Fitter report for portable
Wed Jun 22 12:44:01 2016
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Wed Jun 22 12:44:01 2016      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; portable                                   ;
; Top-level Entity Name              ; portable_shell                             ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C5E144C8                                ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 530 / 5,136 ( 10 % )                       ;
;     Total combinational functions  ; 480 / 5,136 ( 9 % )                        ;
;     Dedicated logic registers      ; 341 / 5,136 ( 7 % )                        ;
; Total registers                    ; 341                                        ;
; Total pins                         ; 59 / 95 ( 62 % )                           ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 423,936 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % )                             ;
; Total PLLs                         ; 2 / 2 ( 100 % )                            ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C5E144C8                           ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+-------------+--------------------------------------+
; Pin Name    ; Reason                               ;
+-------------+--------------------------------------+
; out_1       ; Missing drive strength and slew rate ;
; out_2       ; Missing drive strength and slew rate ;
; out_3       ; Missing drive strength and slew rate ;
; out_4       ; Missing drive strength and slew rate ;
; out_5       ; Missing drive strength and slew rate ;
; tx1         ; Missing drive strength and slew rate ;
; LED_1       ; Missing drive strength and slew rate ;
; adc1_dout   ; Missing drive strength and slew rate ;
; adc1_sclk   ; Missing drive strength and slew rate ;
; adc1_n_cs   ; Missing drive strength and slew rate ;
; adc1_start  ; Missing drive strength and slew rate ;
; adc1_reset  ; Missing drive strength and slew rate ;
; adc1_pwdn   ; Missing drive strength and slew rate ;
; adc2_dout   ; Missing drive strength and slew rate ;
; adc2_sclk   ; Missing drive strength and slew rate ;
; adc2_n_cs   ; Missing drive strength and slew rate ;
; adc2_start  ; Missing drive strength and slew rate ;
; adc2_reset  ; Missing drive strength and slew rate ;
; adc2_pwdn   ; Missing drive strength and slew rate ;
; deMUX_Y[0]  ; Missing drive strength and slew rate ;
; deMUX_Y[1]  ; Missing drive strength and slew rate ;
; deMUX_Y[2]  ; Missing drive strength and slew rate ;
; deMUX_Y[3]  ; Missing drive strength and slew rate ;
; deMUX_Y[4]  ; Missing drive strength and slew rate ;
; deMUX_Y[5]  ; Missing drive strength and slew rate ;
; deMUX_Y[6]  ; Missing drive strength and slew rate ;
; deMUX_Y[7]  ; Missing drive strength and slew rate ;
; deMUX_Y[8]  ; Missing drive strength and slew rate ;
; deMUX_Y[9]  ; Missing drive strength and slew rate ;
; deMUX_Y[10] ; Missing drive strength and slew rate ;
; deMUX_Y[11] ; Missing drive strength and slew rate ;
; deMUX_Y[12] ; Missing drive strength and slew rate ;
; deMUX_Y[13] ; Missing drive strength and slew rate ;
; deMUX_Y[14] ; Missing drive strength and slew rate ;
; deMUX_Y[15] ; Missing drive strength and slew rate ;
; deMUX_Y[16] ; Missing drive strength and slew rate ;
; deMUX_Y[17] ; Missing drive strength and slew rate ;
; deMUX_Y[18] ; Missing drive strength and slew rate ;
; deMUX_Y[19] ; Missing drive strength and slew rate ;
; deMUX_Y[20] ; Missing drive strength and slew rate ;
; deMUX_Y[21] ; Missing drive strength and slew rate ;
; deMUX_Y[22] ; Missing drive strength and slew rate ;
; deMUX_Y[23] ; Missing drive strength and slew rate ;
; deMUX_Y[24] ; Missing drive strength and slew rate ;
; deMUX_Y[25] ; Missing drive strength and slew rate ;
; deMUX_Y[26] ; Missing drive strength and slew rate ;
; deMUX_Y[27] ; Missing drive strength and slew rate ;
; deMUX_Y[28] ; Missing drive strength and slew rate ;
; deMUX_Y[29] ; Missing drive strength and slew rate ;
; deMUX_Y[30] ; Missing drive strength and slew rate ;
; deMUX_Y[31] ; Missing drive strength and slew rate ;
+-------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 961 ) ; 0.00 % ( 0 / 961 )         ; 0.00 % ( 0 / 961 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 961 ) ; 0.00 % ( 0 / 961 )         ; 0.00 % ( 0 / 961 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 945 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 16 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/bzhou/ownCloud/WorkSpace/FPGA/FPGA_portable 2.5 UART/output_files/portable.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 530 / 5,136 ( 10 % ) ;
;     -- Combinational with no register       ; 189                  ;
;     -- Register only                        ; 50                   ;
;     -- Combinational with a register        ; 291                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 175                  ;
;     -- 3 input functions                    ; 51                   ;
;     -- <=2 input functions                  ; 254                  ;
;     -- Register only                        ; 50                   ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 360                  ;
;     -- arithmetic mode                      ; 120                  ;
;                                             ;                      ;
; Total registers*                            ; 341 / 5,560 ( 6 % )  ;
;     -- Dedicated logic registers            ; 341 / 5,136 ( 7 % )  ;
;     -- I/O registers                        ; 0 / 424 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 59 / 321 ( 18 % )    ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 59 / 95 ( 62 % )     ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )       ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )        ;
;                                             ;                      ;
; Global signals                              ; 9                    ;
; M9Ks                                        ; 0 / 46 ( 0 % )       ;
; Total block memory bits                     ; 0 / 423,936 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 423,936 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )       ;
; PLLs                                        ; 2 / 2 ( 100 % )      ;
; Global clocks                               ; 9 / 10 ( 90 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%         ;
; Peak interconnect usage (total/H/V)         ; 3% / 3% / 3%         ;
; Maximum fan-out                             ; 153                  ;
; Highest non-global fan-out                  ; 153                  ;
; Total fan-out                               ; 2547                 ;
; Average fan-out                             ; 2.52                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 530 / 5136 ( 10 % ) ; 0 / 5136 ( 0 % )               ;
;     -- Combinational with no register       ; 189                 ; 0                              ;
;     -- Register only                        ; 50                  ; 0                              ;
;     -- Combinational with a register        ; 291                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 175                 ; 0                              ;
;     -- 3 input functions                    ; 51                  ; 0                              ;
;     -- <=2 input functions                  ; 254                 ; 0                              ;
;     -- Register only                        ; 50                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 360                 ; 0                              ;
;     -- arithmetic mode                      ; 120                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 341                 ; 0                              ;
;     -- Dedicated logic registers            ; 341 / 5136 ( 7 % )  ; 0 / 5136 ( 0 % )               ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 59 / 321 ( 18 % )   ; 0 / 321 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 59                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )      ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )       ; 2 / 2 ( 100 % )                ;
; Clock control block                         ; 5 / 12 ( 41 % )     ; 4 / 12 ( 33 % )                ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 75                  ; 1                              ;
;     -- Registered Input Connections         ; 74                  ; 0                              ;
;     -- Output Connections                   ; 1                   ; 75                             ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2535                ; 88                             ;
;     -- Registered Connections               ; 1311                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 76                             ;
;     -- hard_block:auto_generated_inst       ; 76                  ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 8                   ; 1                              ;
;     -- Output Ports                         ; 51                  ; 3                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                      ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; FTDCLK     ; 39    ; 3        ; 1            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adc1_din   ; 76    ; 5        ; 34           ; 4            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adc1_ndrdy ; 75    ; 5        ; 34           ; 3            ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adc2_din   ; 67    ; 4        ; 30           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adc2_ndrdy ; 66    ; 4        ; 28           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clcck_adc  ; 72    ; 4        ; 32           ; 0            ; 7            ; 124                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clock_in   ; 25    ; 2        ; 0            ; 11           ; 21           ; 10                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rx1        ; 59    ; 4        ; 23           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; LED_1       ; 98    ; 6        ; 34           ; 17           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; adc1_dout   ; 77    ; 5        ; 34           ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; adc1_n_cs   ; 73    ; 5        ; 34           ; 2            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; adc1_pwdn   ; 83    ; 5        ; 34           ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; adc1_reset  ; 80    ; 5        ; 34           ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; adc1_sclk   ; 79    ; 5        ; 34           ; 7            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; adc1_start  ; 74    ; 5        ; 34           ; 2            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; adc2_dout   ; 68    ; 4        ; 30           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; adc2_n_cs   ; 64    ; 4        ; 25           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; adc2_pwdn   ; 71    ; 4        ; 32           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; adc2_reset  ; 70    ; 4        ; 32           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; adc2_sclk   ; 69    ; 4        ; 30           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; adc2_start  ; 65    ; 4        ; 28           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; deMUX_Y[0]  ; 104   ; 6        ; 34           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; deMUX_Y[10] ; 120   ; 7        ; 23           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; deMUX_Y[11] ; 121   ; 7        ; 23           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; deMUX_Y[12] ; 124   ; 7        ; 18           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; deMUX_Y[13] ; 125   ; 7        ; 18           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; deMUX_Y[14] ; 126   ; 7        ; 16           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; deMUX_Y[15] ; 127   ; 7        ; 16           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; deMUX_Y[16] ; 128   ; 8        ; 16           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; deMUX_Y[17] ; 129   ; 8        ; 16           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; deMUX_Y[18] ; 132   ; 8        ; 13           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; deMUX_Y[19] ; 133   ; 8        ; 13           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; deMUX_Y[1]  ; 105   ; 6        ; 34           ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; deMUX_Y[20] ; 135   ; 8        ; 11           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; deMUX_Y[21] ; 136   ; 8        ; 9            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; deMUX_Y[22] ; 137   ; 8        ; 7            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; deMUX_Y[23] ; 138   ; 8        ; 7            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; deMUX_Y[24] ; 141   ; 8        ; 5            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; deMUX_Y[25] ; 142   ; 8        ; 3            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; deMUX_Y[26] ; 143   ; 8        ; 1            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; deMUX_Y[27] ; 144   ; 8        ; 1            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; deMUX_Y[28] ; 1     ; 1        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; deMUX_Y[29] ; 2     ; 1        ; 0            ; 23           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; deMUX_Y[2]  ; 106   ; 6        ; 34           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; deMUX_Y[30] ; 3     ; 1        ; 0            ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; deMUX_Y[31] ; 4     ; 1        ; 0            ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; deMUX_Y[3]  ; 110   ; 7        ; 30           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; deMUX_Y[4]  ; 111   ; 7        ; 30           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; deMUX_Y[5]  ; 112   ; 7        ; 28           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; deMUX_Y[6]  ; 113   ; 7        ; 28           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; deMUX_Y[7]  ; 114   ; 7        ; 28           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; deMUX_Y[8]  ; 115   ; 7        ; 28           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; deMUX_Y[9]  ; 119   ; 7        ; 23           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; out_1       ; 28    ; 2        ; 0            ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; out_2       ; 30    ; 2        ; 0            ; 8            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; out_3       ; 31    ; 2        ; 0            ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; out_4       ; 10    ; 1        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; out_5       ; 11    ; 1        ; 0            ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tx1         ; 58    ; 4        ; 21           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 98       ; DIFFIO_R4n, INIT_DONE       ; Use as regular IO        ; LED_1                   ; Dual Purpose Pin          ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; 132      ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; deMUX_Y[18]             ; Dual Purpose Pin          ;
; 133      ; DIFFIO_T10p, DATA3          ; Use as regular IO        ; deMUX_Y[19]             ; Dual Purpose Pin          ;
; 137      ; DATA5                       ; Use as regular IO        ; deMUX_Y[22]             ; Dual Purpose Pin          ;
; 138      ; DATA6                       ; Use as regular IO        ; deMUX_Y[23]             ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 10 / 13 ( 77 % )  ; 2.5V          ; --           ;
; 2        ; 4 / 8 ( 50 % )    ; 2.5V          ; --           ;
; 3        ; 1 / 11 ( 9 % )    ; 2.5V          ; --           ;
; 4        ; 11 / 14 ( 79 % )  ; 2.5V          ; --           ;
; 5        ; 8 / 14 ( 57 % )   ; 2.5V          ; --           ;
; 6        ; 5 / 10 ( 50 % )   ; 2.5V          ; --           ;
; 7        ; 13 / 13 ( 100 % ) ; 2.5V          ; --           ;
; 8        ; 12 / 12 ( 100 % ) ; 2.5V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; deMUX_Y[28]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 2        ; 1          ; 1        ; deMUX_Y[29]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 3        ; 2          ; 1        ; deMUX_Y[30]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ; 3          ; 1        ; deMUX_Y[31]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; out_4                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 11       ; 14         ; 1        ; out_5                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 23         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; clock_in                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; out_1                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; out_2                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 36         ; 2        ; out_3                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 34       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 39       ; 46         ; 3        ; FTDCLK                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 43       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 44       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 50       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 51       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 52       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 53       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 54       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 55       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; tx1                                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 83         ; 4        ; rx1                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; adc2_n_cs                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 90         ; 4        ; adc2_start                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ; 93         ; 4        ; adc2_ndrdy                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 67       ; 94         ; 4        ; adc2_din                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 96         ; 4        ; adc2_dout                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 97         ; 4        ; adc2_sclk                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 98         ; 4        ; adc2_reset                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 99         ; 4        ; adc2_pwdn                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 100        ; 4        ; clcck_adc                                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 102        ; 5        ; adc1_n_cs                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 103        ; 5        ; adc1_start                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 104        ; 5        ; adc1_ndrdy                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 106        ; 5        ; adc1_din                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ; 107        ; 5        ; adc1_dout                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ; 111        ; 5        ; adc1_sclk                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 80       ; 113        ; 5        ; adc1_reset                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; adc1_pwdn                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 84       ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 85       ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 86       ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 87       ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 88       ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; LED_1                                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 99       ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 101      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 104      ; 141        ; 6        ; deMUX_Y[0]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ; 142        ; 6        ; deMUX_Y[1]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 106      ; 146        ; 6        ; deMUX_Y[2]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; deMUX_Y[3]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 154        ; 7        ; deMUX_Y[4]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 155        ; 7        ; deMUX_Y[5]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 156        ; 7        ; deMUX_Y[6]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 157        ; 7        ; deMUX_Y[7]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 158        ; 7        ; deMUX_Y[8]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; deMUX_Y[9]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 164        ; 7        ; deMUX_Y[10]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 165        ; 7        ; deMUX_Y[11]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; deMUX_Y[12]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 125      ; 174        ; 7        ; deMUX_Y[13]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 175        ; 7        ; deMUX_Y[14]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ; 176        ; 7        ; deMUX_Y[15]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 128      ; 177        ; 8        ; deMUX_Y[16]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 129      ; 178        ; 8        ; deMUX_Y[17]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; deMUX_Y[18]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 182        ; 8        ; deMUX_Y[19]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; deMUX_Y[20]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 187        ; 8        ; deMUX_Y[21]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 190        ; 8        ; deMUX_Y[22]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ; 191        ; 8        ; deMUX_Y[23]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; deMUX_Y[24]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 201        ; 8        ; deMUX_Y[25]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 202        ; 8        ; deMUX_Y[26]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 203        ; 8        ; deMUX_Y[27]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                 ;
+-------------------------------+----------------------------------------------------------------------------+----------------------------------------------------------------+
; Name                          ; pll:u0|pll_altpll_1:altpll_1|pll_altpll_1_altpll_b942:sd1|pll7             ; pll:u0|pll_altpll_0:altpll_0|pll_altpll_0_altpll_1vn2:sd1|pll7 ;
+-------------------------------+----------------------------------------------------------------------------+----------------------------------------------------------------+
; SDC pin name                  ; u0|altpll_1|sd1|pll7                                                       ; u0|altpll_0|sd1|pll7                                           ;
; PLL mode                      ; Normal                                                                     ; Normal                                                         ;
; Compensate clock              ; clock0                                                                     ; clock0                                                         ;
; Compensated input/output pins ; --                                                                         ; --                                                             ;
; Switchover type               ; --                                                                         ; --                                                             ;
; Input frequency 0             ; 100.0 MHz                                                                  ; 50.0 MHz                                                       ;
; Input frequency 1             ; --                                                                         ; --                                                             ;
; Nominal PFD frequency         ; 100.0 MHz                                                                  ; 50.0 MHz                                                       ;
; Nominal VCO frequency         ; 600.0 MHz                                                                  ; 600.0 MHz                                                      ;
; VCO post scale K counter      ; 2                                                                          ; 2                                                              ;
; VCO frequency control         ; Auto                                                                       ; Auto                                                           ;
; VCO phase shift step          ; 208 ps                                                                     ; 208 ps                                                         ;
; VCO multiply                  ; --                                                                         ; --                                                             ;
; VCO divide                    ; --                                                                         ; --                                                             ;
; Freq min lock                 ; 50.01 MHz                                                                  ; 25.0 MHz                                                       ;
; Freq max lock                 ; 108.37 MHz                                                                 ; 54.18 MHz                                                      ;
; M VCO Tap                     ; 0                                                                          ; 0                                                              ;
; M Initial                     ; 1                                                                          ; 1                                                              ;
; M value                       ; 6                                                                          ; 12                                                             ;
; N value                       ; 1                                                                          ; 1                                                              ;
; Charge pump current           ; setting 1                                                                  ; setting 1                                                      ;
; Loop filter resistance        ; setting 27                                                                 ; setting 27                                                     ;
; Loop filter capacitance       ; setting 0                                                                  ; setting 0                                                      ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                       ; 680 kHz to 980 kHz                                             ;
; Bandwidth type                ; Medium                                                                     ; Medium                                                         ;
; Real time reconfigurable      ; Off                                                                        ; Off                                                            ;
; Scan chain MIF file           ; --                                                                         ; --                                                             ;
; Preserve PLL counter order    ; Off                                                                        ; Off                                                            ;
; PLL location                  ; PLL_2                                                                      ; PLL_1                                                          ;
; Inclk0 signal                 ; pll:u0|pll_altpll_0:altpll_0|pll_altpll_0_altpll_1vn2:sd1|wire_pll7_clk[0] ; clock_in                                                       ;
; Inclk1 signal                 ; --                                                                         ; --                                                             ;
; Inclk0 signal type            ; Global Clock                                                               ; Dedicated Pin                                                  ;
; Inclk1 signal type            ; --                                                                         ; --                                                             ;
+-------------------------------+----------------------------------------------------------------------------+----------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------+--------------+------+-------+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+-----------------------------+
; Name                                                                                  ; Output Clock ; Mult ; Div   ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                ;
+---------------------------------------------------------------------------------------+--------------+------+-------+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+-----------------------------+
; pll:u0|pll_altpll_1:altpll_1|pll_altpll_1_altpll_b942:sd1|wire_pll7_clk[0]            ; clock0       ; 1    ; 10000 ; 0.01 MHz         ; 0 (0 ps)    ; 0.09 (208 ps)    ; 50/50      ; C1      ; 500           ; 250/250 Even ; C0            ; 1       ; 0       ; u0|altpll_1|sd1|pll7|clk[0] ;
; pll:u0|pll_altpll_1:altpll_1|pll_altpll_1_altpll_b942:sd1|wire_pll7_clk[0]~cascade_in ; --           ; --   ; --    ; --               ; --          ; --               ; --         ; C0      ; 120           ; 60/60 Even   ; --            ; 1       ; 0       ;                             ;
; pll:u0|pll_altpll_0:altpll_0|pll_altpll_0_altpll_1vn2:sd1|wire_pll7_clk[0]            ; clock0       ; 1    ; 5000  ; 0.01 MHz         ; 0 (0 ps)    ; 0.09 (208 ps)    ; 50/50      ; C1      ; 500           ; 250/250 Even ; C0            ; 1       ; 0       ; u0|altpll_0|sd1|pll7|clk[0] ;
; pll:u0|pll_altpll_0:altpll_0|pll_altpll_0_altpll_1vn2:sd1|wire_pll7_clk[1]            ; clock1       ; 2    ; 25    ; 4.0 MHz          ; 0 (0 ps)    ; 0.30 (208 ps)    ; 50/50      ; C2      ; 150           ; 75/75 Even   ; --            ; 1       ; 0       ; u0|altpll_0|sd1|pll7|clk[1] ;
; pll:u0|pll_altpll_0:altpll_0|pll_altpll_0_altpll_1vn2:sd1|wire_pll7_clk[3]            ; clock3       ; 2    ; 1     ; 100.0 MHz        ; 0 (0 ps)    ; 7.50 (208 ps)    ; 50/50      ; C3      ; 6             ; 3/3 Even     ; --            ; 1       ; 0       ; u0|altpll_0|sd1|pll7|clk[3] ;
; pll:u0|pll_altpll_0:altpll_0|pll_altpll_0_altpll_1vn2:sd1|wire_pll7_clk[0]~cascade_in ; --           ; --   ; --    ; --               ; --          ; --               ; --         ; C0      ; 120           ; 60/60 Even   ; --            ; 1       ; 0       ;                             ;
+---------------------------------------------------------------------------------------+--------------+------+-------+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                       ; Library Name ;
+-----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------+--------------+
; |portable_shell                         ; 530 (12)    ; 341 (9)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 59   ; 0            ; 189 (3)      ; 50 (0)            ; 291 (9)          ; |portable_shell                                                           ; work         ;
;    |pll:u0|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |portable_shell|pll:u0                                                    ; pll          ;
;       |pll_altpll_0:altpll_0|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |portable_shell|pll:u0|pll_altpll_0:altpll_0                              ; pll          ;
;          |pll_altpll_0_altpll_1vn2:sd1| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |portable_shell|pll:u0|pll_altpll_0:altpll_0|pll_altpll_0_altpll_1vn2:sd1 ; pll          ;
;       |pll_altpll_1:altpll_1|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |portable_shell|pll:u0|pll_altpll_1:altpll_1                              ; pll          ;
;          |pll_altpll_1_altpll_b942:sd1| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |portable_shell|pll:u0|pll_altpll_1:altpll_1|pll_altpll_1_altpll_b942:sd1 ; pll          ;
;    |portable:p0|                        ; 518 (0)     ; 332 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 186 (0)      ; 50 (0)            ; 282 (0)          ; |portable_shell|portable:p0                                               ; work         ;
;       |ADCCTL:adcctl1|                  ; 199 (89)    ; 152 (65)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (24)      ; 26 (0)            ; 126 (65)         ; |portable_shell|portable:p0|ADCCTL:adcctl1                                ; work         ;
;          |spi:spi1|                     ; 110 (110)   ; 87 (87)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 26 (26)           ; 61 (61)          ; |portable_shell|portable:p0|ADCCTL:adcctl1|spi:spi1                       ; work         ;
;       |ADCCTL:adcctl2|                  ; 132 (77)    ; 92 (56)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (21)      ; 1 (0)             ; 92 (56)          ; |portable_shell|portable:p0|ADCCTL:adcctl2                                ; work         ;
;          |spi:spi1|                     ; 55 (55)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 1 (1)             ; 36 (36)          ; |portable_shell|portable:p0|ADCCTL:adcctl2|spi:spi1                       ; work         ;
;       |MUX_DECODER:mux_decoder|         ; 48 (48)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (48)      ; 0 (0)             ; 0 (0)            ; |portable_shell|portable:p0|MUX_DECODER:mux_decoder                       ; work         ;
;       |SCANCTL:scan1|                   ; 20 (20)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 13 (13)          ; |portable_shell|portable:p0|SCANCTL:scan1                                 ; work         ;
;       |UARTCTL:uc1|                     ; 84 (84)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 19 (19)           ; 33 (33)          ; |portable_shell|portable:p0|UARTCTL:uc1                                   ; work         ;
;       |rise_to_high:h1|                 ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |portable_shell|portable:p0|rise_to_high:h1                               ; work         ;
;       |uart:u1|                         ; 25 (25)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 3 (3)             ; 11 (11)          ; |portable_shell|portable:p0|uart:u1                                       ; work         ;
+-----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; FTDCLK      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; rx1         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; adc2_din    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; out_1       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_2       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_3       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_4       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_5       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tx1         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED_1       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adc1_dout   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adc1_sclk   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adc1_n_cs   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adc1_start  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adc1_reset  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adc1_pwdn   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adc2_dout   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adc2_sclk   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adc2_n_cs   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adc2_start  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adc2_reset  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adc2_pwdn   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; deMUX_Y[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; deMUX_Y[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; deMUX_Y[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; deMUX_Y[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; deMUX_Y[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; deMUX_Y[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; deMUX_Y[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; deMUX_Y[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; deMUX_Y[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; deMUX_Y[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; deMUX_Y[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; deMUX_Y[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; deMUX_Y[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; deMUX_Y[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; deMUX_Y[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; deMUX_Y[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; deMUX_Y[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; deMUX_Y[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; deMUX_Y[18] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; deMUX_Y[19] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; deMUX_Y[20] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; deMUX_Y[21] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; deMUX_Y[22] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; deMUX_Y[23] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; deMUX_Y[24] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; deMUX_Y[25] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; deMUX_Y[26] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; deMUX_Y[27] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; deMUX_Y[28] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; deMUX_Y[29] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; deMUX_Y[30] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; deMUX_Y[31] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clock_in    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; clcck_adc   ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; adc1_ndrdy  ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; adc2_ndrdy  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; adc1_din    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                       ;
+--------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                    ; Pad To Core Index ; Setting ;
+--------------------------------------------------------+-------------------+---------+
; FTDCLK                                                 ;                   ;         ;
; rx1                                                    ;                   ;         ;
; adc2_din                                               ;                   ;         ;
; clock_in                                               ;                   ;         ;
; clcck_adc                                              ;                   ;         ;
;      - portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|START                ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|n_RST                ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|n_PWDN               ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|START                ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|n_RST                ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|n_PWDN               ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|data_out[0]          ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|data_out[1]          ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|data_out[8]          ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|data_out[15]         ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|data_out[17]         ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|data_out[26]         ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|data_out[0]          ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|data_out[1]          ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|data_out[8]          ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|data_out[15]         ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|data_out[17]         ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|data_out[26]         ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|state.CF_LOAD        ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|state.IDLE           ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|state.CF_SEND        ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|state.CF_WAIT        ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|state.CF_LOAD        ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|state.IDLE           ; 0                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|state.CF_SEND        ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|state.CF_WAIT        ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|state.WAIT           ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|state.WAIT           ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|state.SEND           ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|state.SEND           ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|count_rst[0]         ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|count_rst[1]         ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|count_rst[2]         ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|count_rst[3]         ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|count_rst[4]         ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|count_rst[5]         ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|count_rst[6]         ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|count_rst[7]         ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|count_WAIT[0]        ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|count_WAIT[1]        ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|count_WAIT[2]        ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|count_WAIT[3]        ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|count_WAIT[4]        ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|count_WAIT[5]        ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|count_WAIT[6]        ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|count_WAIT[7]        ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|count_config[1]      ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|count_config[2]      ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|count_config[3]      ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|count_config[4]      ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|count_config[5]      ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|count_config[6]      ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|count_config[7]      ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|count_cfload[0]      ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|count_cfload[1]      ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|count_cfload[2]      ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|count_cfload[3]      ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|count_cfload[4]      ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|count_cfload[5]      ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|count_cfload[6]      ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|count_cfload[7]      ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|count_cfload[8]      ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|count_cfload[9]      ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|count_cfload[10]     ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|count_cfload[11]     ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|count_cfload[12]     ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|count_cfload[13]     ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|count_cfload[14]     ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|count_cfload[15]     ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|count_start[0]       ; 0                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|count_start[1]       ; 0                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|count_start[2]       ; 0                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|count_start[3]       ; 0                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|count_start[4]       ; 0                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|count_start[5]       ; 0                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|count_start[6]       ; 0                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|count_start[7]       ; 0                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|count_WAIT[0]        ; 0                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|count_WAIT[1]        ; 0                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|count_WAIT[2]        ; 0                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|count_WAIT[3]        ; 0                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|count_WAIT[4]        ; 0                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|count_WAIT[5]        ; 0                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|count_WAIT[6]        ; 0                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|count_WAIT[7]        ; 0                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|count_config[1]      ; 0                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|count_config[2]      ; 0                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|count_config[3]      ; 0                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|count_config[4]      ; 0                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|count_config[5]      ; 0                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|count_config[6]      ; 0                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|count_config[7]      ; 0                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|count_cfload[0]      ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|count_cfload[1]      ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|count_cfload[2]      ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|count_cfload[3]      ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|count_cfload[4]      ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|count_cfload[5]      ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|count_cfload[6]      ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|count_cfload[7]      ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|count_cfload[8]      ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|count_cfload[9]      ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|count_cfload[10]     ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|count_cfload[11]     ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|count_cfload[12]     ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|count_cfload[13]     ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|count_cfload[14]     ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|count_cfload[15]     ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|count_start[0]       ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|count_start[1]       ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|count_start[2]       ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|count_start[3]       ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|count_start[4]       ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|count_start[5]       ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|count_start[6]       ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|count_start[7]       ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|state.RESET          ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|spi:spi1|cnt[0]      ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|spi_start            ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|count_config[0]      ; 0                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|spi_start            ; 0                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl2|count_config[0]      ; 0                 ; 0       ;
; adc1_ndrdy                                             ;                   ;         ;
;      - portable:p0|ADCCTL:adcctl1|Selector3~0          ; 1                 ; 0       ;
;      - portable:p0|SCANCTL:scan1|FSO~0                 ; 1                 ; 0       ;
;      - portable:p0|ADCCTL:adcctl1|Selector4~0          ; 1                 ; 0       ;
; adc2_ndrdy                                             ;                   ;         ;
;      - portable:p0|ADCCTL:adcctl2|Selector3~0          ; 0                 ; 6       ;
;      - portable:p0|SCANCTL:scan1|FSO~0                 ; 0                 ; 6       ;
;      - portable:p0|ADCCTL:adcctl2|Selector4~0          ; 0                 ; 6       ;
; adc1_din                                               ;                   ;         ;
;      - portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[0]~0   ; 0                 ; 6       ;
+--------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                ;
+----------------------------------------------------------------------------+--------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                       ; Location           ; Fan-Out ; Usage                                               ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------+--------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; always0~2                                                                  ; LCCOMB_X19_Y8_N28  ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; clcck_adc                                                                  ; PIN_72             ; 124     ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; clock_in                                                                   ; PIN_25             ; 8       ; Clock                                               ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; clock_in                                                                   ; PIN_25             ; 3       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; pll:u0|pll_altpll_0:altpll_0|pll_altpll_0_altpll_1vn2:sd1|wire_pll7_clk[0] ; PLL_1              ; 1       ; Clock                                               ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; pll:u0|pll_altpll_0:altpll_0|pll_altpll_0_altpll_1vn2:sd1|wire_pll7_clk[1] ; PLL_1              ; 70      ; Clock                                               ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; pll:u0|pll_altpll_0:altpll_0|pll_altpll_0_altpll_1vn2:sd1|wire_pll7_clk[3] ; PLL_1              ; 4       ; Clock                                               ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; portable:p0|ADCCTL:adcctl1|always1~2                                       ; LCCOMB_X28_Y7_N26  ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; portable:p0|ADCCTL:adcctl1|always2~2                                       ; LCCOMB_X23_Y7_N2   ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; portable:p0|ADCCTL:adcctl1|always4~0                                       ; LCCOMB_X24_Y7_N26  ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|clr                                    ; FF_X23_Y11_N15     ; 25      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|cnt[0]                                 ; FF_X28_Y8_N31      ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[7]~0                     ; LCCOMB_X23_Y11_N4  ; 24      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.TRANS                       ; FF_X22_Y9_N17      ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk                                   ; LCCOMB_X28_Y8_N26  ; 24      ; Clock                                               ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern                            ; FF_X28_Y8_N13      ; 60      ; Clock                                               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern                            ; FF_X28_Y8_N13      ; 4       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|state.TRANS                            ; FF_X22_Y8_N27      ; 12      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[1]~1                              ; LCCOMB_X26_Y8_N12  ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; portable:p0|ADCCTL:adcctl1|state.CF_LOAD                                   ; FF_X23_Y7_N13      ; 30      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; portable:p0|ADCCTL:adcctl1|state.RESET                                     ; FF_X26_Y4_N9       ; 14      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; portable:p0|ADCCTL:adcctl2|always1~2                                       ; LCCOMB_X29_Y7_N2   ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; portable:p0|ADCCTL:adcctl2|always2~2                                       ; LCCOMB_X28_Y6_N30  ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; portable:p0|ADCCTL:adcctl2|always4~0                                       ; LCCOMB_X24_Y6_N30  ; 7       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS                       ; FF_X25_Y8_N17      ; 8       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern                            ; FF_X28_Y8_N23      ; 35      ; Clock                                               ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS                            ; FF_X23_Y8_N31      ; 12      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[15]~1                             ; LCCOMB_X24_Y8_N14  ; 9       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; portable:p0|ADCCTL:adcctl2|state.CF_LOAD                                   ; FF_X25_Y6_N15      ; 30      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; portable:p0|SCANCTL:scan1|FSO~0                                            ; LCCOMB_X33_Y12_N6  ; 14      ; Clock                                               ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; portable:p0|SCANCTL:scan1|Selector1~0                                      ; LCCOMB_X18_Y15_N12 ; 6       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; portable:p0|SCANCTL:scan1|state.COUNTX                                     ; FF_X18_Y15_N15     ; 7       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; portable:p0|SCANCTL:scan1|state.COUNTY                                     ; FF_X18_Y15_N19     ; 6       ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; portable:p0|UARTCTL:uc1|ADCDATABUFF[7]~0                                   ; LCCOMB_X18_Y15_N20 ; 24      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; portable:p0|UARTCTL:uc1|count_2[3]~10                                      ; LCCOMB_X18_Y15_N0  ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; portable:p0|UARTCTL:uc1|state.DONE                                         ; FF_X21_Y12_N29     ; 12      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; portable:p0|uart:u1|tx_cnt[0]~3                                            ; LCCOMB_X21_Y12_N16 ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; portable:p0|uart:u1|tx_reg[7]~0                                            ; LCCOMB_X21_Y12_N22 ; 8       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; reset                                                                      ; FF_X23_Y8_N29      ; 153     ; Async. clear, Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------+--------------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                           ;
+----------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                       ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clock_in                                                                   ; PIN_25            ; 8       ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; pll:u0|pll_altpll_0:altpll_0|pll_altpll_0_altpll_1vn2:sd1|wire_pll7_clk[0] ; PLL_1             ; 1       ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; pll:u0|pll_altpll_0:altpll_0|pll_altpll_0_altpll_1vn2:sd1|wire_pll7_clk[1] ; PLL_1             ; 70      ; 36                                   ; Global Clock         ; GCLK2            ; --                        ;
; pll:u0|pll_altpll_0:altpll_0|pll_altpll_0_altpll_1vn2:sd1|wire_pll7_clk[3] ; PLL_1             ; 4       ; 2                                    ; Global Clock         ; GCLK3            ; --                        ;
; pll:u0|pll_altpll_1:altpll_1|pll_altpll_1_altpll_b942:sd1|wire_pll7_clk[0] ; PLL_2             ; 1       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk                                   ; LCCOMB_X28_Y8_N26 ; 24      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern                            ; FF_X28_Y8_N13     ; 60      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern                            ; FF_X28_Y8_N23     ; 35      ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; portable:p0|SCANCTL:scan1|FSO~0                                            ; LCCOMB_X33_Y12_N6 ; 14      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
+----------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                     ;
+---------------------------------------------------------------------------+---------+
; Name                                                                      ; Fan-Out ;
+---------------------------------------------------------------------------+---------+
; reset                                                                     ; 153     ;
; clcck_adc~input                                                           ; 124     ;
; portable:p0|SCANCTL:scan1|counter_y[4]                                    ; 37      ;
; portable:p0|ADCCTL:adcctl2|state.CF_LOAD                                  ; 30      ;
; portable:p0|ADCCTL:adcctl1|state.CF_LOAD                                  ; 30      ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|clr                                   ; 25      ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[7]~0                    ; 24      ;
; portable:p0|UARTCTL:uc1|ADCDATABUFF[7]~0                                  ; 24      ;
; portable:p0|SCANCTL:scan1|counter_y[3]                                    ; 17      ;
; portable:p0|SCANCTL:scan1|counter_y[2]                                    ; 17      ;
; portable:p0|SCANCTL:scan1|counter_y[1]                                    ; 17      ;
; portable:p0|SCANCTL:scan1|counter_y[0]                                    ; 17      ;
; portable:p0|ADCCTL:adcctl1|state.RESET                                    ; 14      ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.IDLE                       ; 13      ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.IDLE                       ; 13      ;
; portable:p0|UARTCTL:uc1|state.DONE                                        ; 12      ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|state.TRANS                           ; 12      ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|state.TRANS                           ; 12      ;
; portable:p0|uart:u1|tx_cnt[0]                                             ; 11      ;
; portable:p0|UARTCTL:uc1|state.LD_TX                                       ; 10      ;
; portable:p0|uart:u1|tx_cnt[1]                                             ; 10      ;
; portable:p0|UARTCTL:uc1|state.LOAD                                        ; 10      ;
; portable:p0|UARTCTL:uc1|tx_data_ctr~1                                     ; 9       ;
; portable:p0|UARTCTL:uc1|tx_data_ctr~0                                     ; 9       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[15]~1                            ; 9       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[1]~1                             ; 9       ;
; portable:p0|rise_to_high:h1|state.HIGH                                    ; 9       ;
; portable:p0|ADCCTL:adcctl2|state.IDLE                                     ; 9       ;
; portable:p0|ADCCTL:adcctl1|state.IDLE                                     ; 9       ;
; portable:p0|UARTCTL:uc1|count_2[3]~10                                     ; 8       ;
; portable:p0|ADCCTL:adcctl2|always1~2                                      ; 8       ;
; portable:p0|ADCCTL:adcctl2|always2~2                                      ; 8       ;
; portable:p0|ADCCTL:adcctl1|always1~2                                      ; 8       ;
; portable:p0|ADCCTL:adcctl1|always2~2                                      ; 8       ;
; portable:p0|UARTCTL:uc1|Selector9~0                                       ; 8       ;
; portable:p0|uart:u1|tx_reg[7]~0                                           ; 8       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.TRANS                      ; 8       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.TRANS                      ; 8       ;
; portable:p0|UARTCTL:uc1|tx_enable_ctr                                     ; 8       ;
; portable:p0|ADCCTL:adcctl2|always4~0                                      ; 7       ;
; portable:p0|ADCCTL:adcctl1|always4~0                                      ; 7       ;
; portable:p0|UARTCTL:uc1|Selector9~1                                       ; 7       ;
; always0~2                                                                 ; 7       ;
; portable:p0|SCANCTL:scan1|state.COUNTX                                    ; 7       ;
; portable:p0|ADCCTL:adcctl2|count_config[1]                                ; 7       ;
; portable:p0|ADCCTL:adcctl1|count_config[1]                                ; 7       ;
; portable:p0|UARTCTL:uc1|state.ENABLE                                      ; 7       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[2]                             ; 7       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[1]                             ; 7       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[2]                             ; 7       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[1]                             ; 7       ;
; portable:p0|ADCCTL:adcctl2|count_config[0]                                ; 6       ;
; portable:p0|ADCCTL:adcctl1|count_config[0]                                ; 6       ;
; portable:p0|SCANCTL:scan1|Selector1~0                                     ; 6       ;
; portable:p0|SCANCTL:scan1|state.COUNTY                                    ; 6       ;
; portable:p0|uart:u1|tx_cnt[2]                                             ; 6       ;
; portable:p0|MUX_DECODER:mux_decoder|Equal0~30                             ; 6       ;
; portable:p0|ADCCTL:adcctl2|state.CF_WAIT                                  ; 6       ;
; portable:p0|ADCCTL:adcctl2|state.CF_SEND                                  ; 6       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[0]                             ; 6       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[3]                             ; 6       ;
; portable:p0|ADCCTL:adcctl1|state.CF_WAIT                                  ; 6       ;
; portable:p0|ADCCTL:adcctl1|state.CF_SEND                                  ; 6       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[0]                             ; 6       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[3]                             ; 6       ;
; portable:p0|rise_to_high:h1|count_clk[0]                                  ; 5       ;
; portable:p0|uart:u1|Equal4~0                                              ; 5       ;
; portable:p0|uart:u1|tx_empty                                              ; 5       ;
; portable:p0|UARTCTL:uc1|count_2[1]                                        ; 5       ;
; portable:p0|UARTCTL:uc1|count_2[0]                                        ; 5       ;
; portable:p0|UARTCTL:uc1|count_1[0]                                        ; 4       ;
; portable:p0|UARTCTL:uc1|Equal2~1                                          ; 4       ;
; portable:p0|ADCCTL:adcctl2|Equal2~2                                       ; 4       ;
; portable:p0|ADCCTL:adcctl2|LessThan0~1                                    ; 4       ;
; portable:p0|ADCCTL:adcctl2|Equal3~2                                       ; 4       ;
; portable:p0|ADCCTL:adcctl1|Equal2~2                                       ; 4       ;
; portable:p0|ADCCTL:adcctl1|LessThan0~1                                    ; 4       ;
; portable:p0|ADCCTL:adcctl1|Equal3~2                                       ; 4       ;
; portable:p0|rise_to_high:h1|count_clk[1]                                  ; 4       ;
; portable:p0|uart:u1|tx_cnt[0]~3                                           ; 4       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|state.IDLE                            ; 4       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|state.HALT                            ; 4       ;
; portable:p0|uart:u1|tx_cnt[3]                                             ; 4       ;
; portable:p0|uart:u1|tx_out                                                ; 4       ;
; portable:p0|ADCCTL:adcctl2|state.SEND                                     ; 4       ;
; portable:p0|ADCCTL:adcctl1|state.SEND                                     ; 4       ;
; portable:p0|SCANCTL:scan1|counter_x[4]                                    ; 4       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.CHIPS                      ; 4       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.CHIPS                      ; 4       ;
; counter_rst[7]                                                            ; 4       ;
; adc2_ndrdy~input                                                          ; 3       ;
; adc1_ndrdy~input                                                          ; 3       ;
; portable:p0|UARTCTL:uc1|state.INITIAL                                     ; 3       ;
; portable:p0|UARTCTL:uc1|state.READ                                        ; 3       ;
; portable:p0|UARTCTL:uc1|count_1[1]                                        ; 3       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|state.FINISH                          ; 3       ;
; portable:p0|SCANCTL:scan1|HEAD_UART                                       ; 3       ;
; portable:p0|UARTCTL:uc1|count_1[3]                                        ; 3       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|Selector3~0                           ; 3       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|Selector3~0                           ; 3       ;
; portable:p0|rise_to_high:h1|count_clk[2]                                  ; 3       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|done                                  ; 3       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|state.IDLE                            ; 3       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|cnt[0]                                ; 3       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[0]                               ; 3       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern                           ; 3       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[0]                               ; 3       ;
; always0~1                                                                 ; 3       ;
; always0~0                                                                 ; 3       ;
; counter_rst[0]                                                            ; 3       ;
; portable:p0|SCANCTL:scan1|counter_x[0]                                    ; 3       ;
; portable:p0|SCANCTL:scan1|counter_x[3]                                    ; 3       ;
; portable:p0|SCANCTL:scan1|counter_x[2]                                    ; 3       ;
; portable:p0|SCANCTL:scan1|counter_x[1]                                    ; 3       ;
; portable:p0|ADCCTL:adcctl2|state.WAIT                                     ; 3       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]                               ; 3       ;
; portable:p0|ADCCTL:adcctl2|data_out[15]                                   ; 3       ;
; portable:p0|ADCCTL:adcctl2|data_out[0]                                    ; 3       ;
; portable:p0|ADCCTL:adcctl2|data_out[1]                                    ; 3       ;
; portable:p0|ADCCTL:adcctl1|state.WAIT                                     ; 3       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[4]                               ; 3       ;
; portable:p0|ADCCTL:adcctl1|data_out[15]                                   ; 3       ;
; portable:p0|ADCCTL:adcctl1|data_out[0]                                    ; 3       ;
; portable:p0|ADCCTL:adcctl1|data_out[1]                                    ; 3       ;
; clock_in~input                                                            ; 2       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[20]                              ; 2       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[21]                              ; 2       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[22]                              ; 2       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[16]                              ; 2       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[12]                              ; 2       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[13]                              ; 2       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[14]                              ; 2       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[15]                              ; 2       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[8]                               ; 2       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[18]                              ; 2       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[10]                              ; 2       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[19]                              ; 2       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[11]                              ; 2       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[5]                               ; 2       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[6]                               ; 2       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[7]                               ; 2       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[0]                               ; 2       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[2]                               ; 2       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[3]                               ; 2       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[4]                               ; 2       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[1]                               ; 2       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[17]                              ; 2       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[9]                               ; 2       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.FINISH                     ; 2       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.FINISH                     ; 2       ;
; portable:p0|UARTCTL:uc1|next_state~0                                      ; 2       ;
; portable:p0|UARTCTL:uc1|count_1[2]                                        ; 2       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|LessThan1~2                           ; 2       ;
; portable:p0|ADCCTL:adcctl2|spi_start                                      ; 2       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|LessThan1~2                           ; 2       ;
; portable:p0|ADCCTL:adcctl1|spi_start                                      ; 2       ;
; portable:p0|UARTCTL:uc1|ADCDATABUFF[20]                                   ; 2       ;
; portable:p0|UARTCTL:uc1|ADCDATABUFF[21]                                   ; 2       ;
; portable:p0|UARTCTL:uc1|ADCDATABUFF[22]                                   ; 2       ;
; portable:p0|UARTCTL:uc1|ADCDATABUFF[23]                                   ; 2       ;
; portable:p0|UARTCTL:uc1|ADCDATABUFF[12]                                   ; 2       ;
; portable:p0|UARTCTL:uc1|ADCDATABUFF[13]                                   ; 2       ;
; portable:p0|UARTCTL:uc1|ADCDATABUFF[14]                                   ; 2       ;
; portable:p0|UARTCTL:uc1|ADCDATABUFF[15]                                   ; 2       ;
; portable:p0|UARTCTL:uc1|ADCDATABUFF[18]                                   ; 2       ;
; portable:p0|UARTCTL:uc1|ADCDATABUFF[10]                                   ; 2       ;
; portable:p0|UARTCTL:uc1|ADCDATABUFF[19]                                   ; 2       ;
; portable:p0|UARTCTL:uc1|ADCDATABUFF[11]                                   ; 2       ;
; portable:p0|UARTCTL:uc1|Equal6~1                                          ; 2       ;
; portable:p0|UARTCTL:uc1|ADCDATABUFF[5]                                    ; 2       ;
; portable:p0|UARTCTL:uc1|ADCDATABUFF[6]                                    ; 2       ;
; portable:p0|UARTCTL:uc1|ADCDATABUFF[7]                                    ; 2       ;
; portable:p0|UARTCTL:uc1|ADCDATABUFF[0]                                    ; 2       ;
; portable:p0|UARTCTL:uc1|Equal6~0                                          ; 2       ;
; portable:p0|UARTCTL:uc1|ADCDATABUFF[2]                                    ; 2       ;
; portable:p0|UARTCTL:uc1|ADCDATABUFF[3]                                    ; 2       ;
; portable:p0|UARTCTL:uc1|ADCDATABUFF[4]                                    ; 2       ;
; portable:p0|UARTCTL:uc1|tx_data_ctr~3                                     ; 2       ;
; portable:p0|UARTCTL:uc1|ADCDATABUFF[1]                                    ; 2       ;
; portable:p0|UARTCTL:uc1|ADCDATABUFF[17]                                   ; 2       ;
; portable:p0|SCANCTL:scan1|HEAD_UART~1                                     ; 2       ;
; portable:p0|UARTCTL:uc1|ADCDATABUFF[9]                                    ; 2       ;
; portable:p0|SCANCTL:scan1|Selector0~2                                     ; 2       ;
; portable:p0|SCANCTL:scan1|HEAD_UART~0                                     ; 2       ;
; portable:p0|ADCCTL:adcctl2|Equal1~4                                       ; 2       ;
; portable:p0|ADCCTL:adcctl2|Equal3~1                                       ; 2       ;
; portable:p0|ADCCTL:adcctl2|Equal3~0                                       ; 2       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|LessThan1~1                           ; 2       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|LessThan1~0                           ; 2       ;
; portable:p0|ADCCTL:adcctl1|Equal1~4                                       ; 2       ;
; portable:p0|ADCCTL:adcctl1|Selector0~2                                    ; 2       ;
; portable:p0|ADCCTL:adcctl1|Equal0~1                                       ; 2       ;
; portable:p0|ADCCTL:adcctl1|Equal0~0                                       ; 2       ;
; portable:p0|ADCCTL:adcctl1|Equal3~1                                       ; 2       ;
; portable:p0|ADCCTL:adcctl1|Equal3~0                                       ; 2       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|LessThan1~1                           ; 2       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|LessThan1~0                           ; 2       ;
; portable:p0|rise_to_high:h1|count_clk[3]                                  ; 2       ;
; portable:p0|UARTCTL:uc1|ld_tx_data_ctr                                    ; 2       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|state.HALT                            ; 2       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[16]                              ; 2       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[1]                               ; 2       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[16]                              ; 2       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[1]                               ; 2       ;
; portable:p0|uart:u1|Add3~0                                                ; 2       ;
; portable:p0|MUX_DECODER:mux_decoder|Equal0~28                             ; 2       ;
; portable:p0|MUX_DECODER:mux_decoder|Equal0~26                             ; 2       ;
; portable:p0|MUX_DECODER:mux_decoder|Equal0~24                             ; 2       ;
; portable:p0|MUX_DECODER:mux_decoder|Equal0~22                             ; 2       ;
; portable:p0|MUX_DECODER:mux_decoder|Equal0~20                             ; 2       ;
; portable:p0|MUX_DECODER:mux_decoder|Equal0~18                             ; 2       ;
; portable:p0|MUX_DECODER:mux_decoder|Equal0~16                             ; 2       ;
; portable:p0|MUX_DECODER:mux_decoder|Equal0~14                             ; 2       ;
; portable:p0|MUX_DECODER:mux_decoder|Equal0~12                             ; 2       ;
; portable:p0|MUX_DECODER:mux_decoder|Equal0~10                             ; 2       ;
; portable:p0|MUX_DECODER:mux_decoder|Equal0~8                              ; 2       ;
; portable:p0|MUX_DECODER:mux_decoder|Equal0~6                              ; 2       ;
; portable:p0|MUX_DECODER:mux_decoder|Equal0~4                              ; 2       ;
; portable:p0|MUX_DECODER:mux_decoder|Equal0~2                              ; 2       ;
; portable:p0|MUX_DECODER:mux_decoder|Equal0~0                              ; 2       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern                           ; 2       ;
; portable:p0|rise_to_high:h1|trigger_out~0                                 ; 2       ;
; portable:p0|UARTCTL:uc1|count_2[7]                                        ; 2       ;
; portable:p0|UARTCTL:uc1|count_2[6]                                        ; 2       ;
; portable:p0|UARTCTL:uc1|count_2[5]                                        ; 2       ;
; portable:p0|UARTCTL:uc1|count_2[4]                                        ; 2       ;
; portable:p0|UARTCTL:uc1|count_2[3]                                        ; 2       ;
; portable:p0|UARTCTL:uc1|count_2[2]                                        ; 2       ;
; portable:p0|ADCCTL:adcctl2|count_start[7]                                 ; 2       ;
; portable:p0|ADCCTL:adcctl2|count_start[6]                                 ; 2       ;
; portable:p0|ADCCTL:adcctl2|count_start[4]                                 ; 2       ;
; portable:p0|ADCCTL:adcctl2|count_start[5]                                 ; 2       ;
; portable:p0|ADCCTL:adcctl2|count_start[3]                                 ; 2       ;
; portable:p0|ADCCTL:adcctl2|count_start[2]                                 ; 2       ;
; portable:p0|ADCCTL:adcctl2|count_start[1]                                 ; 2       ;
; portable:p0|ADCCTL:adcctl2|count_start[0]                                 ; 2       ;
; portable:p0|ADCCTL:adcctl2|count_cfload[15]                               ; 2       ;
; portable:p0|ADCCTL:adcctl2|count_cfload[14]                               ; 2       ;
; portable:p0|ADCCTL:adcctl2|count_cfload[13]                               ; 2       ;
; portable:p0|ADCCTL:adcctl2|count_cfload[12]                               ; 2       ;
; portable:p0|ADCCTL:adcctl2|count_cfload[11]                               ; 2       ;
; portable:p0|ADCCTL:adcctl2|count_cfload[10]                               ; 2       ;
; portable:p0|ADCCTL:adcctl2|count_cfload[9]                                ; 2       ;
; portable:p0|ADCCTL:adcctl2|count_cfload[8]                                ; 2       ;
; portable:p0|ADCCTL:adcctl2|count_cfload[7]                                ; 2       ;
; portable:p0|ADCCTL:adcctl2|count_cfload[6]                                ; 2       ;
; portable:p0|ADCCTL:adcctl2|count_cfload[5]                                ; 2       ;
; portable:p0|ADCCTL:adcctl2|count_cfload[4]                                ; 2       ;
; portable:p0|ADCCTL:adcctl2|count_cfload[3]                                ; 2       ;
; portable:p0|ADCCTL:adcctl2|count_cfload[2]                                ; 2       ;
; portable:p0|ADCCTL:adcctl2|count_cfload[1]                                ; 2       ;
; portable:p0|ADCCTL:adcctl2|count_cfload[0]                                ; 2       ;
; portable:p0|ADCCTL:adcctl2|count_config[7]                                ; 2       ;
; portable:p0|ADCCTL:adcctl2|count_config[6]                                ; 2       ;
; portable:p0|ADCCTL:adcctl2|count_config[5]                                ; 2       ;
; portable:p0|ADCCTL:adcctl2|count_config[4]                                ; 2       ;
; portable:p0|ADCCTL:adcctl2|count_config[3]                                ; 2       ;
; portable:p0|ADCCTL:adcctl2|count_config[2]                                ; 2       ;
; portable:p0|ADCCTL:adcctl2|count_WAIT[7]                                  ; 2       ;
; portable:p0|ADCCTL:adcctl2|count_WAIT[6]                                  ; 2       ;
; portable:p0|ADCCTL:adcctl2|count_WAIT[4]                                  ; 2       ;
; portable:p0|ADCCTL:adcctl2|count_WAIT[5]                                  ; 2       ;
; portable:p0|ADCCTL:adcctl2|count_WAIT[3]                                  ; 2       ;
; portable:p0|ADCCTL:adcctl2|count_WAIT[2]                                  ; 2       ;
; portable:p0|ADCCTL:adcctl2|count_WAIT[1]                                  ; 2       ;
; portable:p0|ADCCTL:adcctl2|count_WAIT[0]                                  ; 2       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state.HALT                       ; 2       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]                               ; 2       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]                               ; 2       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]                               ; 2       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]                               ; 2       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]                               ; 2       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]                               ; 2       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]                               ; 2       ;
; portable:p0|ADCCTL:adcctl2|data_out[26]                                   ; 2       ;
; portable:p0|ADCCTL:adcctl2|data_out[17]                                   ; 2       ;
; portable:p0|ADCCTL:adcctl2|data_out[8]                                    ; 2       ;
; portable:p0|ADCCTL:adcctl1|count_start[7]                                 ; 2       ;
; portable:p0|ADCCTL:adcctl1|count_start[6]                                 ; 2       ;
; portable:p0|ADCCTL:adcctl1|count_start[4]                                 ; 2       ;
; portable:p0|ADCCTL:adcctl1|count_start[5]                                 ; 2       ;
; portable:p0|ADCCTL:adcctl1|count_start[3]                                 ; 2       ;
; portable:p0|ADCCTL:adcctl1|count_start[2]                                 ; 2       ;
; portable:p0|ADCCTL:adcctl1|count_start[1]                                 ; 2       ;
; portable:p0|ADCCTL:adcctl1|count_start[0]                                 ; 2       ;
; portable:p0|ADCCTL:adcctl1|count_cfload[15]                               ; 2       ;
; portable:p0|ADCCTL:adcctl1|count_cfload[14]                               ; 2       ;
; portable:p0|ADCCTL:adcctl1|count_cfload[13]                               ; 2       ;
; portable:p0|ADCCTL:adcctl1|count_cfload[12]                               ; 2       ;
; portable:p0|ADCCTL:adcctl1|count_cfload[11]                               ; 2       ;
; portable:p0|ADCCTL:adcctl1|count_cfload[10]                               ; 2       ;
; portable:p0|ADCCTL:adcctl1|count_cfload[9]                                ; 2       ;
; portable:p0|ADCCTL:adcctl1|count_cfload[8]                                ; 2       ;
; portable:p0|ADCCTL:adcctl1|count_cfload[7]                                ; 2       ;
; portable:p0|ADCCTL:adcctl1|count_cfload[6]                                ; 2       ;
; portable:p0|ADCCTL:adcctl1|count_cfload[5]                                ; 2       ;
; portable:p0|ADCCTL:adcctl1|count_cfload[4]                                ; 2       ;
; portable:p0|ADCCTL:adcctl1|count_cfload[3]                                ; 2       ;
; portable:p0|ADCCTL:adcctl1|count_cfload[2]                                ; 2       ;
; portable:p0|ADCCTL:adcctl1|count_cfload[1]                                ; 2       ;
; portable:p0|ADCCTL:adcctl1|count_cfload[0]                                ; 2       ;
; portable:p0|ADCCTL:adcctl1|count_rst[7]                                   ; 2       ;
; portable:p0|ADCCTL:adcctl1|count_rst[6]                                   ; 2       ;
; portable:p0|ADCCTL:adcctl1|count_rst[5]                                   ; 2       ;
; portable:p0|ADCCTL:adcctl1|count_rst[4]                                   ; 2       ;
; portable:p0|ADCCTL:adcctl1|count_rst[1]                                   ; 2       ;
; portable:p0|ADCCTL:adcctl1|count_rst[0]                                   ; 2       ;
; portable:p0|ADCCTL:adcctl1|count_rst[3]                                   ; 2       ;
; portable:p0|ADCCTL:adcctl1|count_rst[2]                                   ; 2       ;
; portable:p0|ADCCTL:adcctl1|count_config[7]                                ; 2       ;
; portable:p0|ADCCTL:adcctl1|count_config[6]                                ; 2       ;
; portable:p0|ADCCTL:adcctl1|count_config[5]                                ; 2       ;
; portable:p0|ADCCTL:adcctl1|count_config[4]                                ; 2       ;
; portable:p0|ADCCTL:adcctl1|count_config[3]                                ; 2       ;
; portable:p0|ADCCTL:adcctl1|count_config[2]                                ; 2       ;
; portable:p0|ADCCTL:adcctl1|count_WAIT[7]                                  ; 2       ;
; portable:p0|ADCCTL:adcctl1|count_WAIT[6]                                  ; 2       ;
; portable:p0|ADCCTL:adcctl1|count_WAIT[4]                                  ; 2       ;
; portable:p0|ADCCTL:adcctl1|count_WAIT[5]                                  ; 2       ;
; portable:p0|ADCCTL:adcctl1|count_WAIT[3]                                  ; 2       ;
; portable:p0|ADCCTL:adcctl1|count_WAIT[2]                                  ; 2       ;
; portable:p0|ADCCTL:adcctl1|count_WAIT[1]                                  ; 2       ;
; portable:p0|ADCCTL:adcctl1|count_WAIT[0]                                  ; 2       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.HALT                       ; 2       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[3]                               ; 2       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[2]                               ; 2       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[1]                               ; 2       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[0]                               ; 2       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[7]                               ; 2       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[6]                               ; 2       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[5]                               ; 2       ;
; portable:p0|ADCCTL:adcctl1|data_out[26]                                   ; 2       ;
; portable:p0|ADCCTL:adcctl1|data_out[17]                                   ; 2       ;
; portable:p0|ADCCTL:adcctl1|data_out[8]                                    ; 2       ;
; portable:p0|UARTCTL:uc1|tx_data_ctr[4]                                    ; 2       ;
; portable:p0|UARTCTL:uc1|tx_data_ctr[6]                                    ; 2       ;
; portable:p0|UARTCTL:uc1|tx_data_ctr[7]                                    ; 2       ;
; portable:p0|UARTCTL:uc1|tx_data_ctr[5]                                    ; 2       ;
; portable:p0|UARTCTL:uc1|tx_data_ctr[0]                                    ; 2       ;
; portable:p0|UARTCTL:uc1|tx_data_ctr[2]                                    ; 2       ;
; portable:p0|UARTCTL:uc1|tx_data_ctr[3]                                    ; 2       ;
; portable:p0|UARTCTL:uc1|tx_data_ctr[1]                                    ; 2       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[4]                             ; 2       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[4]                             ; 2       ;
; counter_rst[6]                                                            ; 2       ;
; counter_rst[5]                                                            ; 2       ;
; counter_rst[4]                                                            ; 2       ;
; counter_rst[3]                                                            ; 2       ;
; counter_rst[2]                                                            ; 2       ;
; counter_rst[1]                                                            ; 2       ;
; portable:p0|ADCCTL:adcctl2|n_PWDN                                         ; 2       ;
; portable:p0|ADCCTL:adcctl2|n_RST                                          ; 2       ;
; portable:p0|ADCCTL:adcctl2|START                                          ; 2       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|ss                                    ; 2       ;
; portable:p0|ADCCTL:adcctl1|n_PWDN                                         ; 2       ;
; portable:p0|ADCCTL:adcctl1|n_RST                                          ; 2       ;
; portable:p0|ADCCTL:adcctl1|START                                          ; 2       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|ss                                    ; 2       ;
; adc1_din~input                                                            ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[0]~0                             ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[20]~24                  ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[21]~23                  ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[22]~22                  ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[23]~21                  ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[16]~20                  ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[12]~19                  ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[13]~18                  ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[14]~17                  ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[15]~16                  ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[8]~15                   ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[18]~14                  ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[10]~13                  ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[19]~12                  ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[11]~11                  ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[5]~10                   ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[6]~9                    ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[7]~8                    ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[0]~7                    ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[2]~6                    ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[3]~5                    ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[4]~4                    ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[1]~3                    ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[17]~2                   ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[9]~1                    ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|cnt[0]~0                              ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern~0                         ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern~0                         ; 1       ;
; portable:p0|uart:u1|tx_out~4                                              ; 1       ;
; portable:p0|uart:u1|tx_out~3                                              ; 1       ;
; portable:p0|SCANCTL:scan1|Selector0~3                                     ; 1       ;
; portable:p0|SCANCTL:scan1|state~11                                        ; 1       ;
; portable:p0|ADCCTL:adcctl2|Selector0~3                                    ; 1       ;
; portable:p0|ADCCTL:adcctl1|Selector0~4                                    ; 1       ;
; portable:p0|uart:u1|tx_empty~2                                            ; 1       ;
; portable:p0|uart:u1|tx_cnt~6                                              ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|Selector4~0                           ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state~16                         ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state~16                         ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|rreg[23]                              ; 1       ;
; portable:p0|UARTCTL:uc1|state~17                                          ; 1       ;
; portable:p0|UARTCTL:uc1|state~16                                          ; 1       ;
; portable:p0|UARTCTL:uc1|state~15                                          ; 1       ;
; portable:p0|UARTCTL:uc1|count_1~3                                         ; 1       ;
; portable:p0|UARTCTL:uc1|count_1~2                                         ; 1       ;
; portable:p0|UARTCTL:uc1|count_1~1                                         ; 1       ;
; portable:p0|ADCCTL:adcctl2|Selector4~0                                    ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|state~21                              ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_config[0]~21                             ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi_start~0                                    ; 1       ;
; portable:p0|ADCCTL:adcctl1|Selector4~0                                    ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|state~21                              ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_config[0]~21                             ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi_start~0                                    ; 1       ;
; portable:p0|rise_to_high:h1|next_state~11                                 ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[20]                     ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[21]                     ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[22]                     ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[23]                     ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[16]                     ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[12]                     ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[13]                     ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[14]                     ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[15]                     ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[8]                      ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[18]                     ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[10]                     ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[19]                     ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[11]                     ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[5]                      ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[6]                      ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[7]                      ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[0]                      ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[2]                      ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[3]                      ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[4]                      ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[1]                      ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[17]                     ; 1       ;
; portable:p0|UARTCTL:uc1|Selector1~0                                       ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|data_received[9]                      ; 1       ;
; portable:p0|UARTCTL:uc1|count_1~0                                         ; 1       ;
; portable:p0|UARTCTL:uc1|Add0~0                                            ; 1       ;
; portable:p0|UARTCTL:uc1|state~14                                          ; 1       ;
; portable:p0|SCANCTL:scan1|Selector1~1                                     ; 1       ;
; portable:p0|ADCCTL:adcctl2|Selector5~0                                    ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|Selector3~1                           ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|state.FINISH                          ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|state~20                              ; 1       ;
; portable:p0|ADCCTL:adcctl2|Selector13~0                                   ; 1       ;
; portable:p0|ADCCTL:adcctl2|Selector22~1                                   ; 1       ;
; portable:p0|ADCCTL:adcctl2|Selector22~0                                   ; 1       ;
; portable:p0|ADCCTL:adcctl2|Selector24~1                                   ; 1       ;
; portable:p0|ADCCTL:adcctl2|Selector24~0                                   ; 1       ;
; portable:p0|ADCCTL:adcctl2|Selector39~1                                   ; 1       ;
; portable:p0|ADCCTL:adcctl2|Selector39~0                                   ; 1       ;
; portable:p0|ADCCTL:adcctl2|Selector31~0                                   ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|Selector1~0                           ; 1       ;
; portable:p0|ADCCTL:adcctl2|Selector38~0                                   ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state~15                         ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|next_state~14                         ; 1       ;
; portable:p0|ADCCTL:adcctl1|Selector5~0                                    ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|Selector3~1                           ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|state~20                              ; 1       ;
; portable:p0|ADCCTL:adcctl1|Selector13~0                                   ; 1       ;
; portable:p0|ADCCTL:adcctl1|Selector22~1                                   ; 1       ;
; portable:p0|ADCCTL:adcctl1|Selector22~0                                   ; 1       ;
; portable:p0|ADCCTL:adcctl1|Selector24~1                                   ; 1       ;
; portable:p0|ADCCTL:adcctl1|Selector24~0                                   ; 1       ;
; portable:p0|ADCCTL:adcctl1|Selector39~1                                   ; 1       ;
; portable:p0|ADCCTL:adcctl1|Selector39~0                                   ; 1       ;
; portable:p0|ADCCTL:adcctl1|Selector31~0                                   ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|Selector1~0                           ; 1       ;
; portable:p0|ADCCTL:adcctl1|Selector38~0                                   ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state~15                         ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state~14                         ; 1       ;
; portable:p0|rise_to_high:h1|count_clk~4                                   ; 1       ;
; portable:p0|rise_to_high:h1|count_clk~3                                   ; 1       ;
; portable:p0|rise_to_high:h1|count_clk~2                                   ; 1       ;
; portable:p0|rise_to_high:h1|count_clk~1                                   ; 1       ;
; portable:p0|rise_to_high:h1|Add0~0                                        ; 1       ;
; portable:p0|rise_to_high:h1|state~15                                      ; 1       ;
; portable:p0|rise_to_high:h1|next_state.LOW                                ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|Selector6~0                           ; 1       ;
; portable:p0|UARTCTL:uc1|Selector6~2                                       ; 1       ;
; portable:p0|UARTCTL:uc1|Selector6~1                                       ; 1       ;
; portable:p0|UARTCTL:uc1|Selector6~0                                       ; 1       ;
; portable:p0|UARTCTL:uc1|Selector4~2                                       ; 1       ;
; portable:p0|UARTCTL:uc1|Selector4~1                                       ; 1       ;
; portable:p0|UARTCTL:uc1|Selector4~0                                       ; 1       ;
; portable:p0|UARTCTL:uc1|Selector3~2                                       ; 1       ;
; portable:p0|UARTCTL:uc1|Selector3~1                                       ; 1       ;
; portable:p0|UARTCTL:uc1|Selector3~0                                       ; 1       ;
; portable:p0|UARTCTL:uc1|Selector5~2                                       ; 1       ;
; portable:p0|UARTCTL:uc1|Selector5~1                                       ; 1       ;
; portable:p0|UARTCTL:uc1|Selector5~0                                       ; 1       ;
; portable:p0|UARTCTL:uc1|Selector10~8                                      ; 1       ;
; portable:p0|UARTCTL:uc1|Selector10~7                                      ; 1       ;
; portable:p0|UARTCTL:uc1|Selector10~6                                      ; 1       ;
; portable:p0|UARTCTL:uc1|Selector10~5                                      ; 1       ;
; portable:p0|UARTCTL:uc1|ADCDATABUFF[16]                                   ; 1       ;
; portable:p0|UARTCTL:uc1|Selector10~4                                      ; 1       ;
; portable:p0|UARTCTL:uc1|Selector10~3                                      ; 1       ;
; portable:p0|UARTCTL:uc1|Selector10~2                                      ; 1       ;
; portable:p0|UARTCTL:uc1|Selector10~1                                      ; 1       ;
; portable:p0|UARTCTL:uc1|ADCDATABUFF[8]                                    ; 1       ;
; portable:p0|UARTCTL:uc1|Selector10~0                                      ; 1       ;
; portable:p0|UARTCTL:uc1|Selector8~2                                       ; 1       ;
; portable:p0|UARTCTL:uc1|Selector8~1                                       ; 1       ;
; portable:p0|UARTCTL:uc1|Selector8~0                                       ; 1       ;
; portable:p0|UARTCTL:uc1|Selector7~2                                       ; 1       ;
; portable:p0|UARTCTL:uc1|Selector7~1                                       ; 1       ;
; portable:p0|UARTCTL:uc1|Selector7~0                                       ; 1       ;
; portable:p0|UARTCTL:uc1|Selector9~4                                       ; 1       ;
; portable:p0|UARTCTL:uc1|Selector9~3                                       ; 1       ;
; portable:p0|UARTCTL:uc1|Selector9~2                                       ; 1       ;
; portable:p0|UARTCTL:uc1|tx_data_ctr~2                                     ; 1       ;
; portable:p0|UARTCTL:uc1|Equal2~0                                          ; 1       ;
; portable:p0|UARTCTL:uc1|Selector2~0                                       ; 1       ;
; portable:p0|UARTCTL:uc1|state~13                                          ; 1       ;
; portable:p0|UARTCTL:uc1|ld_tx_data_ctr~0                                  ; 1       ;
; portable:p0|SCANCTL:scan1|state.IDLE                                      ; 1       ;
; portable:p0|ADCCTL:adcctl2|Selector2~0                                    ; 1       ;
; portable:p0|ADCCTL:adcctl2|Selector1~0                                    ; 1       ;
; portable:p0|ADCCTL:adcctl2|Equal2~1                                       ; 1       ;
; portable:p0|ADCCTL:adcctl2|Equal2~0                                       ; 1       ;
; portable:p0|ADCCTL:adcctl2|Selector0~2                                    ; 1       ;
; portable:p0|ADCCTL:adcctl2|Equal1~3                                       ; 1       ;
; portable:p0|ADCCTL:adcctl2|Equal1~2                                       ; 1       ;
; portable:p0|ADCCTL:adcctl2|Equal1~1                                       ; 1       ;
; portable:p0|ADCCTL:adcctl2|Equal1~0                                       ; 1       ;
; portable:p0|ADCCTL:adcctl2|Selector3~1                                    ; 1       ;
; portable:p0|ADCCTL:adcctl2|LessThan0~0                                    ; 1       ;
; portable:p0|ADCCTL:adcctl2|Selector3~0                                    ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|state~19                              ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|state~18                              ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|Selector2~0                           ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|state.CHIPS                           ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|treg~10                               ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|treg~9                                ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|treg~8                                ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|treg~7                                ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|treg~6                                ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|treg~5                                ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|treg~4                                ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|treg~3                                ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|treg~2                                ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|treg~0                                ; 1       ;
; portable:p0|ADCCTL:adcctl1|Selector2~0                                    ; 1       ;
; portable:p0|ADCCTL:adcctl1|Selector1~0                                    ; 1       ;
; portable:p0|ADCCTL:adcctl1|Equal2~1                                       ; 1       ;
; portable:p0|ADCCTL:adcctl1|Equal2~0                                       ; 1       ;
; portable:p0|ADCCTL:adcctl1|Selector0~3                                    ; 1       ;
; portable:p0|ADCCTL:adcctl1|Equal1~3                                       ; 1       ;
; portable:p0|ADCCTL:adcctl1|Equal1~2                                       ; 1       ;
; portable:p0|ADCCTL:adcctl1|Equal1~1                                       ; 1       ;
; portable:p0|ADCCTL:adcctl1|Equal1~0                                       ; 1       ;
; portable:p0|ADCCTL:adcctl1|state~14                                       ; 1       ;
; portable:p0|ADCCTL:adcctl1|Selector3~1                                    ; 1       ;
; portable:p0|ADCCTL:adcctl1|LessThan0~0                                    ; 1       ;
; portable:p0|ADCCTL:adcctl1|Selector3~0                                    ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|state~19                              ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|state~18                              ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|state~17                              ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|Selector2~0                           ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|state.CHIPS                           ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|treg~10                               ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|treg~9                                ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|treg~8                                ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|treg~7                                ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|treg~6                                ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|treg~5                                ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|treg~4                                ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|treg~3                                ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|treg~2                                ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|treg~0                                ; 1       ;
; portable:p0|rise_to_high:h1|Selector2~1                                   ; 1       ;
; portable:p0|rise_to_high:h1|Selector2~0                                   ; 1       ;
; portable:p0|rise_to_high:h1|state.LOW                                     ; 1       ;
; counter_rst[0]~7                                                          ; 1       ;
; portable:p0|UARTCTL:uc1|tx_enable_ctr~0                                   ; 1       ;
; portable:p0|uart:u1|tx_cnt~5                                              ; 1       ;
; portable:p0|uart:u1|Add3~2                                                ; 1       ;
; portable:p0|uart:u1|tx_cnt~4                                              ; 1       ;
; portable:p0|uart:u1|tx_cnt~2                                              ; 1       ;
; portable:p0|uart:u1|Add3~1                                                ; 1       ;
; portable:p0|ADCCTL:adcctl2|n_PWDN~0                                       ; 1       ;
; portable:p0|ADCCTL:adcctl2|Selector7~0                                    ; 1       ;
; portable:p0|ADCCTL:adcctl2|Selector6~0                                    ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|Selector5~0                           ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|state~17                              ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|dout~6                                ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|dout~5                                ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|dout~4                                ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[28]                              ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|dout~3                                ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[26]                              ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|dout~2                                ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|dout~1                                ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[17]                              ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|dout~0                                ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[25]                              ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[24]                              ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|Mux0~4                                ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|Mux0~3                                ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|Mux0~2                                ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|Mux0~1                                ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[15]                              ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|Mux0~0                                ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|treg[8]                               ; 1       ;
; portable:p0|ADCCTL:adcctl1|n_PWDN~0                                       ; 1       ;
; portable:p0|ADCCTL:adcctl1|Selector7~0                                    ; 1       ;
; portable:p0|ADCCTL:adcctl1|Selector6~0                                    ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|Selector5~0                           ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk                                  ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|dout~6                                ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|dout~5                                ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|dout~4                                ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[28]                              ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|dout~3                                ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[26]                              ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|dout~2                                ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|dout~1                                ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[17]                              ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|dout~0                                ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[25]                              ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[24]                              ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|Mux0~4                                ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|Mux0~3                                ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|Mux0~2                                ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|Mux0~1                                ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[15]                              ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|Mux0~0                                ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|treg[8]                               ; 1       ;
; portable:p0|rise_to_high:h1|state~14                                      ; 1       ;
; reset~0                                                                   ; 1       ;
; portable:p0|uart:u1|tx_out~2                                              ; 1       ;
; portable:p0|uart:u1|Add4~0                                                ; 1       ;
; portable:p0|uart:u1|Mux0~3                                                ; 1       ;
; portable:p0|uart:u1|tx_reg[4]                                             ; 1       ;
; portable:p0|uart:u1|Mux0~2                                                ; 1       ;
; portable:p0|uart:u1|tx_reg[6]                                             ; 1       ;
; portable:p0|uart:u1|tx_reg[7]                                             ; 1       ;
; portable:p0|uart:u1|tx_reg[5]                                             ; 1       ;
; portable:p0|uart:u1|Mux0~1                                                ; 1       ;
; portable:p0|uart:u1|tx_reg[0]                                             ; 1       ;
; portable:p0|uart:u1|Mux0~0                                                ; 1       ;
; portable:p0|uart:u1|tx_reg[2]                                             ; 1       ;
; portable:p0|uart:u1|tx_reg[3]                                             ; 1       ;
; portable:p0|uart:u1|tx_reg[1]                                             ; 1       ;
; portable:p0|uart:u1|tx_out~1                                              ; 1       ;
; portable:p0|uart:u1|always1~0                                             ; 1       ;
; portable:p0|uart:u1|tx_out~0                                              ; 1       ;
; portable:p0|MUX_DECODER:mux_decoder|Equal0~47                             ; 1       ;
; portable:p0|MUX_DECODER:mux_decoder|Equal0~46                             ; 1       ;
; portable:p0|MUX_DECODER:mux_decoder|Equal0~45                             ; 1       ;
; portable:p0|MUX_DECODER:mux_decoder|Equal0~44                             ; 1       ;
; portable:p0|MUX_DECODER:mux_decoder|Equal0~43                             ; 1       ;
; portable:p0|MUX_DECODER:mux_decoder|Equal0~42                             ; 1       ;
; portable:p0|MUX_DECODER:mux_decoder|Equal0~41                             ; 1       ;
; portable:p0|MUX_DECODER:mux_decoder|Equal0~40                             ; 1       ;
; portable:p0|MUX_DECODER:mux_decoder|Equal0~39                             ; 1       ;
; portable:p0|MUX_DECODER:mux_decoder|Equal0~38                             ; 1       ;
; portable:p0|MUX_DECODER:mux_decoder|Equal0~37                             ; 1       ;
; portable:p0|MUX_DECODER:mux_decoder|Equal0~36                             ; 1       ;
; portable:p0|MUX_DECODER:mux_decoder|Equal0~35                             ; 1       ;
; portable:p0|MUX_DECODER:mux_decoder|Equal0~34                             ; 1       ;
; portable:p0|MUX_DECODER:mux_decoder|Equal0~33                             ; 1       ;
; portable:p0|MUX_DECODER:mux_decoder|Equal0~32                             ; 1       ;
; portable:p0|MUX_DECODER:mux_decoder|Equal0~31                             ; 1       ;
; portable:p0|MUX_DECODER:mux_decoder|Equal0~29                             ; 1       ;
; portable:p0|MUX_DECODER:mux_decoder|Equal0~27                             ; 1       ;
; portable:p0|MUX_DECODER:mux_decoder|Equal0~25                             ; 1       ;
; portable:p0|MUX_DECODER:mux_decoder|Equal0~23                             ; 1       ;
; portable:p0|MUX_DECODER:mux_decoder|Equal0~21                             ; 1       ;
; portable:p0|MUX_DECODER:mux_decoder|Equal0~19                             ; 1       ;
; portable:p0|MUX_DECODER:mux_decoder|Equal0~17                             ; 1       ;
; portable:p0|MUX_DECODER:mux_decoder|Equal0~15                             ; 1       ;
; portable:p0|MUX_DECODER:mux_decoder|Equal0~13                             ; 1       ;
; portable:p0|MUX_DECODER:mux_decoder|Equal0~11                             ; 1       ;
; portable:p0|MUX_DECODER:mux_decoder|Equal0~9                              ; 1       ;
; portable:p0|MUX_DECODER:mux_decoder|Equal0~7                              ; 1       ;
; portable:p0|MUX_DECODER:mux_decoder|Equal0~5                              ; 1       ;
; portable:p0|MUX_DECODER:mux_decoder|Equal0~3                              ; 1       ;
; portable:p0|MUX_DECODER:mux_decoder|Equal0~1                              ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk~1                                ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|dout                                  ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|dout                                  ; 1       ;
; portable:p0|UARTCTL:uc1|count_2[7]~23                                     ; 1       ;
; portable:p0|UARTCTL:uc1|count_2[6]~22                                     ; 1       ;
; portable:p0|UARTCTL:uc1|count_2[6]~21                                     ; 1       ;
; portable:p0|UARTCTL:uc1|count_2[5]~20                                     ; 1       ;
; portable:p0|UARTCTL:uc1|count_2[5]~19                                     ; 1       ;
; portable:p0|UARTCTL:uc1|count_2[4]~18                                     ; 1       ;
; portable:p0|UARTCTL:uc1|count_2[4]~17                                     ; 1       ;
; portable:p0|UARTCTL:uc1|count_2[3]~16                                     ; 1       ;
; portable:p0|UARTCTL:uc1|count_2[3]~15                                     ; 1       ;
; portable:p0|UARTCTL:uc1|count_2[2]~14                                     ; 1       ;
; portable:p0|UARTCTL:uc1|count_2[2]~13                                     ; 1       ;
; portable:p0|UARTCTL:uc1|count_2[1]~12                                     ; 1       ;
; portable:p0|UARTCTL:uc1|count_2[1]~11                                     ; 1       ;
; portable:p0|UARTCTL:uc1|count_2[0]~9                                      ; 1       ;
; portable:p0|UARTCTL:uc1|count_2[0]~8                                      ; 1       ;
; portable:p0|SCANCTL:scan1|counter_x[4]~13                                 ; 1       ;
; portable:p0|SCANCTL:scan1|counter_x[3]~12                                 ; 1       ;
; portable:p0|SCANCTL:scan1|counter_x[3]~11                                 ; 1       ;
; portable:p0|SCANCTL:scan1|counter_x[2]~10                                 ; 1       ;
; portable:p0|SCANCTL:scan1|counter_x[2]~9                                  ; 1       ;
; portable:p0|SCANCTL:scan1|counter_x[1]~8                                  ; 1       ;
; portable:p0|SCANCTL:scan1|counter_x[1]~7                                  ; 1       ;
; portable:p0|SCANCTL:scan1|counter_x[0]~6                                  ; 1       ;
; portable:p0|SCANCTL:scan1|counter_x[0]~5                                  ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_start[7]~22                              ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_start[6]~21                              ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_start[6]~20                              ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_start[5]~19                              ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_start[5]~18                              ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_start[4]~17                              ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_start[4]~16                              ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_start[3]~15                              ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_start[3]~14                              ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_start[2]~13                              ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_start[2]~12                              ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_start[1]~11                              ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_start[1]~10                              ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_start[0]~9                               ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_start[0]~8                               ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_cfload[15]~47                            ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_cfload[14]~46                            ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_cfload[14]~45                            ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_cfload[13]~44                            ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_cfload[13]~43                            ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_cfload[12]~42                            ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_cfload[12]~41                            ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_cfload[11]~40                            ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_cfload[11]~39                            ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_cfload[10]~38                            ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_cfload[10]~37                            ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_cfload[9]~36                             ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_cfload[9]~35                             ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_cfload[8]~34                             ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_cfload[8]~33                             ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_cfload[7]~32                             ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_cfload[7]~31                             ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_cfload[6]~30                             ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_cfload[6]~29                             ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_cfload[5]~28                             ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_cfload[5]~27                             ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_cfload[4]~26                             ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_cfload[4]~25                             ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_cfload[3]~24                             ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_cfload[3]~23                             ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_cfload[2]~22                             ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_cfload[2]~21                             ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_cfload[1]~20                             ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_cfload[1]~19                             ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_cfload[0]~18                             ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_cfload[0]~17                             ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_config[7]~19                             ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_config[6]~18                             ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_config[6]~17                             ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_config[5]~16                             ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_config[5]~15                             ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_config[4]~14                             ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_config[4]~13                             ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_config[3]~12                             ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_config[3]~11                             ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_config[2]~10                             ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_config[2]~9                              ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_config[1]~8                              ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_config[1]~7                              ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_WAIT[7]~22                               ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_WAIT[6]~21                               ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_WAIT[6]~20                               ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_WAIT[5]~19                               ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_WAIT[5]~18                               ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_WAIT[4]~17                               ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_WAIT[4]~16                               ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_WAIT[3]~15                               ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_WAIT[3]~14                               ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_WAIT[2]~13                               ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_WAIT[2]~12                               ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_WAIT[1]~11                               ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_WAIT[1]~10                               ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_WAIT[0]~9                                ; 1       ;
; portable:p0|ADCCTL:adcctl2|count_WAIT[0]~8                                ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[7]~22                            ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]~21                            ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[6]~20                            ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]~19                            ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[5]~18                            ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]~17                            ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[4]~16                            ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]~15                            ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[3]~14                            ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]~13                            ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[2]~12                            ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]~11                            ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[1]~10                            ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]~9                             ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|nbit[0]~8                             ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_start[7]~22                              ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_start[6]~21                              ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_start[6]~20                              ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_start[5]~19                              ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_start[5]~18                              ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_start[4]~17                              ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_start[4]~16                              ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_start[3]~15                              ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_start[3]~14                              ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_start[2]~13                              ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_start[2]~12                              ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_start[1]~11                              ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_start[1]~10                              ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_start[0]~9                               ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_start[0]~8                               ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_cfload[15]~47                            ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_cfload[14]~46                            ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_cfload[14]~45                            ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_cfload[13]~44                            ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_cfload[13]~43                            ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_cfload[12]~42                            ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_cfload[12]~41                            ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_cfload[11]~40                            ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_cfload[11]~39                            ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_cfload[10]~38                            ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_cfload[10]~37                            ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_cfload[9]~36                             ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_cfload[9]~35                             ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_cfload[8]~34                             ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_cfload[8]~33                             ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_cfload[7]~32                             ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_cfload[7]~31                             ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_cfload[6]~30                             ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_cfload[6]~29                             ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_cfload[5]~28                             ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_cfload[5]~27                             ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_cfload[4]~26                             ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_cfload[4]~25                             ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_cfload[3]~24                             ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_cfload[3]~23                             ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_cfload[2]~22                             ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_cfload[2]~21                             ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_cfload[1]~20                             ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_cfload[1]~19                             ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_cfload[0]~18                             ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_cfload[0]~17                             ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_rst[7]~23                                ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_rst[6]~22                                ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_rst[6]~21                                ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_rst[5]~20                                ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_rst[5]~19                                ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_rst[4]~18                                ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_rst[4]~17                                ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_rst[3]~16                                ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_rst[3]~15                                ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_rst[2]~14                                ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_rst[2]~13                                ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_rst[1]~12                                ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_rst[1]~11                                ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_rst[0]~10                                ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_rst[0]~9                                 ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_config[7]~19                             ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_config[6]~18                             ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_config[6]~17                             ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_config[5]~16                             ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_config[5]~15                             ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_config[4]~14                             ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_config[4]~13                             ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_config[3]~12                             ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_config[3]~11                             ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_config[2]~10                             ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_config[2]~9                              ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_config[1]~8                              ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_config[1]~7                              ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_WAIT[7]~22                               ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_WAIT[6]~21                               ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_WAIT[6]~20                               ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_WAIT[5]~19                               ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_WAIT[5]~18                               ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_WAIT[4]~17                               ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_WAIT[4]~16                               ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_WAIT[3]~15                               ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_WAIT[3]~14                               ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_WAIT[2]~13                               ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_WAIT[2]~12                               ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_WAIT[1]~11                               ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_WAIT[1]~10                               ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_WAIT[0]~9                                ; 1       ;
; portable:p0|ADCCTL:adcctl1|count_WAIT[0]~8                                ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[7]~22                            ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[6]~21                            ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[6]~20                            ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[5]~19                            ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[5]~18                            ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[4]~17                            ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[4]~16                            ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[3]~15                            ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[3]~14                            ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[2]~13                            ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[2]~12                            ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[1]~11                            ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[1]~10                            ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[0]~9                             ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|nbit[0]~8                             ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[4]~13                          ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[3]~12                          ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[3]~11                          ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[2]~10                          ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[2]~9                           ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[1]~8                           ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[1]~7                           ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[0]~6                           ; 1       ;
; portable:p0|ADCCTL:adcctl2|spi:spi1|tx_cnt[0]~5                           ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[4]~13                          ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[3]~12                          ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[3]~11                          ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[2]~10                          ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[2]~9                           ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[1]~8                           ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[1]~7                           ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[0]~6                           ; 1       ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|tx_cnt[0]~5                           ; 1       ;
; counter_rst[7]~20                                                         ; 1       ;
; counter_rst[6]~19                                                         ; 1       ;
; counter_rst[6]~18                                                         ; 1       ;
; counter_rst[5]~17                                                         ; 1       ;
; counter_rst[5]~16                                                         ; 1       ;
; counter_rst[4]~15                                                         ; 1       ;
; counter_rst[4]~14                                                         ; 1       ;
; counter_rst[3]~13                                                         ; 1       ;
; counter_rst[3]~12                                                         ; 1       ;
; counter_rst[2]~11                                                         ; 1       ;
; counter_rst[2]~10                                                         ; 1       ;
; counter_rst[1]~9                                                          ; 1       ;
; counter_rst[1]~8                                                          ; 1       ;
; portable:p0|SCANCTL:scan1|counter_y[4]~13                                 ; 1       ;
; portable:p0|SCANCTL:scan1|counter_y[3]~12                                 ; 1       ;
; portable:p0|SCANCTL:scan1|counter_y[3]~11                                 ; 1       ;
; portable:p0|SCANCTL:scan1|counter_y[2]~10                                 ; 1       ;
; portable:p0|SCANCTL:scan1|counter_y[2]~9                                  ; 1       ;
; portable:p0|SCANCTL:scan1|counter_y[1]~8                                  ; 1       ;
; portable:p0|SCANCTL:scan1|counter_y[1]~7                                  ; 1       ;
; portable:p0|SCANCTL:scan1|state.HEAD                                      ; 1       ;
; portable:p0|SCANCTL:scan1|counter_y[0]~6                                  ; 1       ;
; portable:p0|SCANCTL:scan1|counter_y[0]~5                                  ; 1       ;
; portable:p0|rise_to_high:h1|next_state.HIGH                               ; 1       ;
; pll:u0|pll_altpll_0:altpll_0|pll_altpll_0_altpll_1vn2:sd1|wire_pll7_fbout ; 1       ;
; pll:u0|pll_altpll_1:altpll_1|pll_altpll_1_altpll_b942:sd1|wire_pll7_fbout ; 1       ;
+---------------------------------------------------------------------------+---------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 560 / 32,401 ( 2 % )   ;
; C16 interconnects     ; 14 / 1,326 ( 1 % )     ;
; C4 interconnects      ; 270 / 21,816 ( 1 % )   ;
; Direct links          ; 128 / 32,401 ( < 1 % ) ;
; Global clocks         ; 9 / 10 ( 90 % )        ;
; Local interconnects   ; 339 / 10,320 ( 3 % )   ;
; R24 interconnects     ; 23 / 1,289 ( 2 % )     ;
; R4 interconnects      ; 338 / 28,186 ( 1 % )   ;
+-----------------------+------------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 8.98) ; Number of LABs  (Total = 59) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 6                            ;
; 2                                          ; 7                            ;
; 3                                          ; 3                            ;
; 4                                          ; 0                            ;
; 5                                          ; 2                            ;
; 6                                          ; 3                            ;
; 7                                          ; 4                            ;
; 8                                          ; 0                            ;
; 9                                          ; 2                            ;
; 10                                         ; 5                            ;
; 11                                         ; 3                            ;
; 12                                         ; 6                            ;
; 13                                         ; 1                            ;
; 14                                         ; 5                            ;
; 15                                         ; 3                            ;
; 16                                         ; 9                            ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.47) ; Number of LABs  (Total = 59) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 10                           ;
; 1 Clock                            ; 35                           ;
; 1 Clock enable                     ; 3                            ;
; 1 Sync. clear                      ; 18                           ;
; 1 Sync. load                       ; 1                            ;
; 2 Clock enables                    ; 6                            ;
; 2 Clocks                           ; 14                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.76) ; Number of LABs  (Total = 59) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 4                            ;
; 2                                            ; 5                            ;
; 3                                            ; 2                            ;
; 4                                            ; 3                            ;
; 5                                            ; 1                            ;
; 6                                            ; 2                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 2                            ;
; 10                                           ; 2                            ;
; 11                                           ; 4                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 3                            ;
; 15                                           ; 1                            ;
; 16                                           ; 1                            ;
; 17                                           ; 0                            ;
; 18                                           ; 3                            ;
; 19                                           ; 2                            ;
; 20                                           ; 5                            ;
; 21                                           ; 3                            ;
; 22                                           ; 2                            ;
; 23                                           ; 1                            ;
; 24                                           ; 3                            ;
; 25                                           ; 1                            ;
; 26                                           ; 2                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
; 32                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 5.20) ; Number of LABs  (Total = 59) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 10                           ;
; 2                                               ; 10                           ;
; 3                                               ; 8                            ;
; 4                                               ; 4                            ;
; 5                                               ; 5                            ;
; 6                                               ; 5                            ;
; 7                                               ; 4                            ;
; 8                                               ; 2                            ;
; 9                                               ; 1                            ;
; 10                                              ; 4                            ;
; 11                                              ; 0                            ;
; 12                                              ; 1                            ;
; 13                                              ; 0                            ;
; 14                                              ; 1                            ;
; 15                                              ; 1                            ;
; 16                                              ; 3                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 7.88) ; Number of LABs  (Total = 59) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 1                            ;
; 2                                           ; 12                           ;
; 3                                           ; 7                            ;
; 4                                           ; 6                            ;
; 5                                           ; 2                            ;
; 6                                           ; 5                            ;
; 7                                           ; 3                            ;
; 8                                           ; 4                            ;
; 9                                           ; 1                            ;
; 10                                          ; 1                            ;
; 11                                          ; 0                            ;
; 12                                          ; 3                            ;
; 13                                          ; 1                            ;
; 14                                          ; 1                            ;
; 15                                          ; 5                            ;
; 16                                          ; 1                            ;
; 17                                          ; 2                            ;
; 18                                          ; 0                            ;
; 19                                          ; 0                            ;
; 20                                          ; 0                            ;
; 21                                          ; 2                            ;
; 22                                          ; 1                            ;
; 23                                          ; 0                            ;
; 24                                          ; 0                            ;
; 25                                          ; 0                            ;
; 26                                          ; 0                            ;
; 27                                          ; 0                            ;
; 28                                          ; 0                            ;
; 29                                          ; 0                            ;
; 30                                          ; 0                            ;
; 31                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 59        ; 0            ; 59        ; 0            ; 0            ; 59        ; 59        ; 0            ; 59        ; 59        ; 0            ; 51           ; 0            ; 0            ; 8            ; 0            ; 51           ; 8            ; 0            ; 0            ; 0            ; 51           ; 0            ; 0            ; 0            ; 0            ; 0            ; 59        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 59           ; 0         ; 59           ; 59           ; 0         ; 0         ; 59           ; 0         ; 0         ; 59           ; 8            ; 59           ; 59           ; 51           ; 59           ; 8            ; 51           ; 59           ; 59           ; 59           ; 8            ; 59           ; 59           ; 59           ; 59           ; 59           ; 0         ; 59           ; 59           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; FTDCLK             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rx1                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc2_din           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; out_1              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; out_2              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; out_3              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; out_4              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; out_5              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tx1                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED_1              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc1_dout          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc1_sclk          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc1_n_cs          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc1_start         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc1_reset         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc1_pwdn          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc2_dout          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc2_sclk          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc2_n_cs          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc2_start         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc2_reset         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc2_pwdn          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; deMUX_Y[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; deMUX_Y[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; deMUX_Y[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; deMUX_Y[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; deMUX_Y[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; deMUX_Y[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; deMUX_Y[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; deMUX_Y[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; deMUX_Y[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; deMUX_Y[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; deMUX_Y[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; deMUX_Y[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; deMUX_Y[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; deMUX_Y[13]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; deMUX_Y[14]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; deMUX_Y[15]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; deMUX_Y[16]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; deMUX_Y[17]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; deMUX_Y[18]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; deMUX_Y[19]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; deMUX_Y[20]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; deMUX_Y[21]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; deMUX_Y[22]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; deMUX_Y[23]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; deMUX_Y[24]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; deMUX_Y[25]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; deMUX_Y[26]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; deMUX_Y[27]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; deMUX_Y[28]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; deMUX_Y[29]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; deMUX_Y[30]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; deMUX_Y[31]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clock_in           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clcck_adc          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc1_ndrdy         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc2_ndrdy         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc1_din           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; I/O             ; clcck_adc            ; 4.4               ;
; clcck_adc       ; clcck_adc            ; 4.1               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                               ;
+-------------------------------------------------+-------------------------------------------------------+-------------------+
; Source Register                                 ; Destination Register                                  ; Delay Added in ns ;
+-------------------------------------------------+-------------------------------------------------------+-------------------+
; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern       ; 2.128             ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern ; portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern       ; 1.958             ;
; adc1_ndrdy                                      ; portable:p0|ADCCTL:adcctl1|state.SEND                 ; 1.112             ;
; clcck_adc                                       ; portable:p0|ADCCTL:adcctl2|state.SEND                 ; 0.536             ;
; reset                                           ; portable:p0|SCANCTL:scan1|state.COUNTY                ; 0.397             ;
; portable:p0|ADCCTL:adcctl1|state.IDLE           ; portable:p0|ADCCTL:adcctl1|state.IDLE                 ; 0.246             ;
; portable:p0|ADCCTL:adcctl1|count_WAIT[6]        ; portable:p0|ADCCTL:adcctl1|state.IDLE                 ; 0.246             ;
; portable:p0|ADCCTL:adcctl1|count_WAIT[5]        ; portable:p0|ADCCTL:adcctl1|state.IDLE                 ; 0.246             ;
; portable:p0|ADCCTL:adcctl1|count_WAIT[4]        ; portable:p0|ADCCTL:adcctl1|state.IDLE                 ; 0.246             ;
; portable:p0|ADCCTL:adcctl1|count_WAIT[3]        ; portable:p0|ADCCTL:adcctl1|state.IDLE                 ; 0.246             ;
; portable:p0|ADCCTL:adcctl1|count_WAIT[2]        ; portable:p0|ADCCTL:adcctl1|state.IDLE                 ; 0.246             ;
; portable:p0|ADCCTL:adcctl1|count_WAIT[1]        ; portable:p0|ADCCTL:adcctl1|state.IDLE                 ; 0.246             ;
; portable:p0|ADCCTL:adcctl1|count_WAIT[0]        ; portable:p0|ADCCTL:adcctl1|state.IDLE                 ; 0.246             ;
; portable:p0|ADCCTL:adcctl1|state.WAIT           ; portable:p0|ADCCTL:adcctl1|state.IDLE                 ; 0.246             ;
; portable:p0|ADCCTL:adcctl1|count_WAIT[7]        ; portable:p0|ADCCTL:adcctl1|state.IDLE                 ; 0.246             ;
; portable:p0|ADCCTL:adcctl1|spi:spi1|state.TRANS ; portable:p0|ADCCTL:adcctl1|spi:spi1|next_state.FINISH ; 0.115             ;
+-------------------------------------------------+-------------------------------------------------------+-------------------+
Note: This table only shows the top 16 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C5E144C8 for design "portable"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll:u0|pll_altpll_1:altpll_1|pll_altpll_1_altpll_b942:sd1|pll7" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 10000, and phase shift of 0 degrees (0 ps) for pll:u0|pll_altpll_1:altpll_1|pll_altpll_1_altpll_b942:sd1|wire_pll7_clk[0] port
Info (15535): Implemented PLL "pll:u0|pll_altpll_0:altpll_0|pll_altpll_0_altpll_1vn2:sd1|pll7" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 5000, and phase shift of 0 degrees (0 ps) for pll:u0|pll_altpll_0:altpll_0|pll_altpll_0_altpll_1vn2:sd1|wire_pll7_clk[0] port
    Info (15099): Implementing clock multiplication of 2, clock division of 25, and phase shift of 0 degrees (0 ps) for pll:u0|pll_altpll_0:altpll_0|pll_altpll_0_altpll_1vn2:sd1|wire_pll7_clk[1] port
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for pll:u0|pll_altpll_0:altpll_0|pll_altpll_0_altpll_1vn2:sd1|wire_pll7_clk[3] port
Critical Warning (15042): The input clock frequency specification of PLL "pll:u0|pll_altpll_1:altpll_1|pll_altpll_1_altpll_b942:sd1|pll7" is different from the output clock frequency specification of the source PLLs that are driving it
    Critical Warning (15043): Input port inclk[0] of PLL "pll:u0|pll_altpll_1:altpll_1|pll_altpll_1_altpll_b942:sd1|pll7" and its source clk[0] (the output port of PLL "pll:u0|pll_altpll_0:altpll_0|pll_altpll_0_altpll_1vn2:sd1|pll7") have different specified frequencies, 100.0 MHz and 0.0 MHz respectively
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C10E144C8 is compatible
    Info (176445): Device EP3C16E144C8 is compatible
    Info (176445): Device EP3C25E144C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 101
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (15535): Implemented PLL "pll:u0|pll_altpll_0:altpll_0|pll_altpll_0_altpll_1vn2:sd1|pll7" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 5000, and phase shift of 0 degrees (0 ps) for pll:u0|pll_altpll_0:altpll_0|pll_altpll_0_altpll_1vn2:sd1|wire_pll7_clk[0] port
    Info (15099): Implementing clock multiplication of 2, clock division of 25, and phase shift of 0 degrees (0 ps) for pll:u0|pll_altpll_0:altpll_0|pll_altpll_0_altpll_1vn2:sd1|wire_pll7_clk[1] port
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for pll:u0|pll_altpll_0:altpll_0|pll_altpll_0_altpll_1vn2:sd1|wire_pll7_clk[3] port
Info (15535): Implemented PLL "pll:u0|pll_altpll_1:altpll_1|pll_altpll_1_altpll_b942:sd1|pll7" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 10000, and phase shift of 0 degrees (0 ps) for pll:u0|pll_altpll_1:altpll_1|pll_altpll_1_altpll_b942:sd1|wire_pll7_clk[0] port
Info (332104): Reading SDC File: 'c:/users/bzhou/owncloud/workspace/fpga/fpga_portable 2.5 uart/db/ip/pll/submodules/altera_reset_controller.sdc'
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Warning (332007): The period, rise edge, or fall edge of clock: u0|altpll_1|sd1|pll7|clk[0] was found to be outside of the range of acceptable time values.  The minimum acceptable time value is -2147483.647 and the maximum acceptable time value is 2147483.647. This clock will be ignored.
Warning (332005): The calculated rise and fall waveform edges for clock: u0|altpll_1|sd1|pll7|clk[0] were found to be identical (rise: -2147483.647, fall: -2147483.647). This clock will be ignored.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u0|altpll_1|sd1|pll7|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 10.000
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clock_in~input (placed in PIN 25 (CLK3, DIFFCLK_1n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node reset
Info (176353): Automatically promoted node pll:u0|pll_altpll_0:altpll_0|pll_altpll_0_altpll_1vn2:sd1|wire_pll7_clk[0] (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node pll:u0|pll_altpll_0:altpll_0|pll_altpll_0_altpll_1vn2:sd1|wire_pll7_clk[1] (placed in counter C2 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node pll:u0|pll_altpll_0:altpll_0|pll_altpll_0_altpll_1vn2:sd1|wire_pll7_clk[3] (placed in counter C3 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node pll:u0|pll_altpll_1:altpll_1|pll_altpll_1_altpll_b942:sd1|wire_pll7_clk[0] (placed in counter C1 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node portable:p0|ADCCTL:adcctl1|spi:spi1|state.TRANS
        Info (176357): Destination node portable:p0|ADCCTL:adcctl1|spi:spi1|sclk
        Info (176357): Destination node portable:p0|ADCCTL:adcctl1|spi:spi1|sclk_intern~0
Info (176353): Automatically promoted node portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node portable:p0|ADCCTL:adcctl2|spi:spi1|sclk~1
        Info (176357): Destination node portable:p0|ADCCTL:adcctl2|spi:spi1|sclk_intern~0
Info (176353): Automatically promoted node portable:p0|ADCCTL:adcctl1|spi:spi1|sclk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node adc1_sclk~output
Info (176353): Automatically promoted node portable:p0|SCANCTL:scan1|FSO~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15055): PLL "pll:u0|pll_altpll_1:altpll_1|pll_altpll_1_altpll_b942:sd1|pll7" input clock inclk[0] is not fully compensated and may have reduced jitter performance because it is fed by a non-dedicated input
    Info (15024): Input port INCLK[0] of node "pll:u0|pll_altpll_1:altpll_1|pll_altpll_1_altpll_b942:sd1|pll7" is driven by pll:u0|pll_altpll_0:altpll_0|pll_altpll_0_altpll_1vn2:sd1|wire_pll7_clk[0]~clkctrl which is OUTCLK output port of Clock control block type node pll:u0|pll_altpll_0:altpll_0|pll_altpll_0_altpll_1vn2:sd1|wire_pll7_clk[0]~clkctrl
Warning (15058): PLL "pll:u0|pll_altpll_1:altpll_1|pll_altpll_1_altpll_b942:sd1|pll7" is in normal or source synchronous mode with output clock "compensate_clock" set to clk[0] that is not fully compensated because it feeds an output pin -- only PLLs in zero delay buffer mode can fully compensate output pins
Warning (15064): PLL "pll:u0|pll_altpll_1:altpll_1|pll_altpll_1_altpll_b942:sd1|pll7" output port clk[0] feeds output pin "out_1~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X23_Y0 to location X34_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.95 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file C:/Users/bzhou/ownCloud/WorkSpace/FPGA/FPGA_portable 2.5 UART/output_files/portable.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 12 warnings
    Info: Peak virtual memory: 843 megabytes
    Info: Processing ended: Wed Jun 22 12:44:01 2016
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:10


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/bzhou/ownCloud/WorkSpace/FPGA/FPGA_portable 2.5 UART/output_files/portable.fit.smsg.


