{{Distinguish|VHD}}

{{expand|time=2011-11-10T11:25:05+00:00}}
{{NoteTA
|G1=Electronics
}}
{{infobox programming language
| name = VHDL
| logo = 
| paradigm = [[并发计算|并发]], [[响应式编程|响应式]], [[数据流程编程|数据流程]]
| family = 
| year = 1980年代
| designer = 
| developer = 
| latest_release_version = IEEE 1076-2019
| latest_release_date = {{start date and age|df=yes|2019|12|23}}
| latest_test_version = 
| latest_test_date = 
| typing = [[类型系统|强类型]]
| implementations = 
| dialects = [[VHDL-AMS|VHDL-AMS]]
| influenced_by = [[Ada|Ada]],<ref name="Coelho1989">{{cite book |author=David R. Coelho |title=The VHDL Handbook |url=https://books.google.com/books?id=IxZqlbYMJCIC&q=Ada |date=30 June 1989 |publisher=Springer Science & Business Media |isbn=978-0-7923-9031-2 |access-date=2021-02-13 |archive-date=2021-07-10 |archive-url=https://web.archive.org/web/20210710063217/https://books.google.com/books?id=IxZqlbYMJCIC&q=Ada }}</ref> [[Pascal_(编程语言)|Pascal]]
| influenced = 
| operating_system = 
| license = 
| File extensions = .vhd
| website = [http://www.eda-twiki.org/cgi-bin/view.cgi/P1076/WebHome IEEE VASG]
| wikibooks = Programmable Logic/VHDL
}}
[[File:Vhdl_signed_adder_source.svg|thumb]]的VHDL源代码。]]
'''VHDL'''，全称'''超高速集成电路硬件描述语言'''（{{lang-en|'''[[VHSIC|VHSIC]] very high-speed hardware description language'''}}），在基于[[複雜可程式邏輯裝置|複雜可程式邏輯裝置]]、[[现场可编程逻辑门阵列|现场可编程逻辑门阵列]]和[[特殊應用積體電路|特殊應用積體電路]]的[[数字电路|数字系统]]设计中有着广泛的应用。

VHDL语言诞生于1983年，1987年被[[美国国防部|美国国防部]]和[[IEEE|IEEE]]确定为标准的硬件描述语言。自从IEEE发布了VHDL的第一个标准版本IEEE 1076-1987后，各大EDA公司都先后推出了自己支援VHDL的EDA工具。VHDL在电子设计行业得到了广泛的认同。此后IEEE又先后发布了IEEE 1076-1993和IEEE 1076-2000版本。

== 程式語言 ==
注：VHDL不区分大小写；
<syntaxhighlight lang="VHDL">
library ieee;--库声明，声明工程中用到的库，这里声明的是IEEE库
use ieee.std_logic_1164.all;--包声明，声明工程中用到的包，这里声明的是IEEE的STD_LOGIC_1164包
</syntaxhighlight>
=== 單體（entity） ===
它負責宣告一個硬體的外部輸入與輸出，一個簡單的範例（尖括號内為必填，方括號内為可選）：
<syntaxhighlight lang="VHDL">
 entity <實體名稱> is
  port(
         a : IN STD_LOGIC;
         b : OUT STD_LOGIC
      );
 end [實體名稱];
</syntaxhighlight>

=== 架構（architecture） ===
它負責實現內部的硬體電路。
<pre>
architecture <结构体名称> of <实体名称> is
begin
  --此处可编写结构体内部操作
end [结构体名称];
</pre>

=== 組態（configuration） ===
配置用来描述各种层与层的连接关系以及实体与结构体之间的关系，此处不赘述

VHDL编写触发器简例：
<syntaxhighlight lang="VHDL">
library ieee;                 	--库声明
use ieee.std_logic_1164.all;  	--包声明
entity test is                 	--实体定义
  port(
       d     : in   std_logic;
       clk   : in   std_logic;
       q     : out  std_logic);
end test;
architecture trigger of test is	--结构体定义
  signal q_temp:std_logic;
begin
  q<=q_temp;
  process(clk)
  begin
    if clk'event and clk='1' then
      q_temp<=d;
    end if;
  end process;
end trigger;
configuration d_trigger of test is--配置，将结构体配置给实体，配置名为d_trigger
  for trigger
  end for;
end d_trigger;
</syntaxhighlight>

== 参见 ==
* [[硬件描述语言|硬件描述语言]]

{{-}}
{{数字电路}}
{{可编程逻辑设备}}

[[Category:硬件描述语言|Category:硬件描述语言]]
[[Category:Ada编程语言家族|Category:Ada编程语言家族]]