  
すべて表示 / すべて隠す
前世代と比較して、
システム性能:最大50%向上! 消費電力:最大30%低減!
アルテラの 28nm Stratix&reg; V FPGA は、業界で最高のバンド幅、最高レベルのシステム・インテグレーション、究極の柔軟性を実現すると同時に、ハイエンド・アプリケーション向けにコスト削減と最少のトータル消費電力を実現します。
Stratix V FPGA の利点
低消費電力トランシーバで画期的なバンド幅を実現
前世代デバイスと比較してトランシーバ消費電力が最大50%低減された、統合 28.05 Gbps および 14.1 Gbps トランシーバ 
933 MHzで動作する最大 6 個の x72 DDR3 メモリ・インタフェース
2.5 TMAC のDSP性能 
PCI Express&reg; Gen3/2/1 ハード IP (Intellectual Property) のサポート 
クリティカル・データパスを強化してシステムのボトルネックを取り除く、コアおよびトランシーバ内の Embedded HardCopy&reg; Block および統合ハード IP 
シングル・チップで高度なインテグレーションを実現し、コストを削減
最大 14.3M ASIC ゲートあるいは最大 1.19M ロジック・エレメント相当のロジックを提供する Embedded HardCopy Block により、コストおよび消費電力を犠牲にすることなく、集積度を 倍増させることが可能。これらのブロックは、PCI Express Gen3/2/1 のようなインタフェース・プロトコルおよび 40G/100G/400G のような特定アプリケーション向けファンクションなどの、標準的ファンクションまたはロジック比率の高いファンクションをハードウェア化します
ボード面積、システム・コストおよび消費電力を最小限に抑え、FPGA を小型化できる、パーシャル・リコンフィギュレーション 
クロックの柔軟性を高め、ボード上の電圧制御水晶オシレータ(VCXO)の置き換えも可能な fPLL (Fractional Phase-Locked Loop) 
外部 PHY が不要で、光モジュールに直接接続することが可能な、トランシーバの統合 EDC (electronic dispersion compensation) 機能
デザインにおける究極の柔軟性
コアの機能をオンザフライに変更することができる、微細で使いやすいパーシャル・リコンフィギュレーション 
複数のプロトコル、データ・レートおよびフィジカル・メディア・アタッチメント(PMA) 設定を簡単にサポートできる、ダイナミック・リコンフィギュレーションが可能なトランシーバ 
アプリケーション内の既存の PCI Express リンクを使用することで、設計の複雑さを軽減できるプロトコルを経由した (CvP) コンフィギュレーション手法
Stratix V FPGA:すべてはバンド幅のために
