# 캐시 구조

- 멀티코어 프로세서의 각각의 물리적인 CPU 코어는 자체 1계층 명령어 캐시와 데이터 개시를 가지며 이캐시는 매우 빠른 SRAM 셀로 구성된다.
- L3 캐시는 칩안에 존재해 모든 코어 사이에 공유된다.
- 메모리 접근 시간은 메모리 크기가 커질수록 비례해서 늘어난다.
- 캐시 메모리는 몇 바이트의 라인 또는 블록으로 구성
    - 각 캐시 라인에는 메인 메모리 주소를 지정하는 태그가 존재

# 변환 색인 버퍼 구조

- 명령어와 데이터용 캐시 외에도 현대 프로세서에는 가상 메모리 매핑과 자주 사용되는 가상 주소를 물리 주소로 변환하는 정보를 저장하는 TLB를 포함한다.

# 무작위가 아닌 DRAM

- 가상 주소 매핑은 패턴을 부정확하게 한다.