{
    "std": [
        "std",
        "reYIK",
        "module",
        1
    ],
    "DualPortRAM_TB": [
        "DualPortRAM_TB",
        "tvtnS",
        "module",
        2
    ],
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module",
        3
    ]
}