# 游대 Biestable JK Asincr칩nico con Reset

Este proyecto implementa un **biestable tipo JK asincr칩nico** con **reset activo en alto**, pensado para funcionar con el software **Libra** y cargarse en una FPGA usando **Apio**.

## 游 쯈u칠 es un biestable JK?

Un **biestable tipo JK** es una evoluci칩n del biestable tipo D, capaz de realizar m칰ltiples operaciones seg칰n el valor de sus dos entradas (`J` y `K`), evaluadas en cada flanco de reloj.

Este dise침o adem치s incorpora un **reset asincr칩nico**, que permite borrar el estado **de forma inmediata**, sin necesidad de esperar al reloj.

## 丘뙖잺 Comportamiento

- El biestable eval칰a sus entradas en el **flanco de subida del reloj** (`rising_edge(clk)`).
- La salida `Q` se comporta seg칰n la siguiente tabla de verdad:

| J   | K   | Resultado           |
| --- | --- | ------------------- |
| 0   | 0   | Mantiene estado     |
| 0   | 1   | `Q` se pone en 0    |
| 1   | 0   | `Q` se pone en 1    |
| 1   | 1   | `Q` cambia (toggle) |

- Si `reset = '1'`, la salida `Q` se pone en `'0'` **inmediatamente**, sin necesidad de esperar al reloj (asincron칤a).

## 游댋 Se침ales del componente

| Se침al   | Direcci칩n | Descripci칩n                                     |
| ------- | --------- | ----------------------------------------------- |
| `J`     | Entrada   | Entrada J                                       |
| `K`     | Entrada   | Entrada K                                       |
| `clk`   | Entrada   | Reloj. Se eval칰an `J` y `K` en flanco de subida |
| `reset` | Entrada   | Reset asincr칩nico. Activo en alto (`'1'`)       |
| `Q`     | Salida    | Estado actual del biestable                     |

## 游 C칩mo cargarlo en la Alhambra II

Para cargar este dise침o en la FPGA utilizando Apio, ejecuta los siguientes comandos:

```sh
./run.sh
apio verify
apio build
apio upload

```
