TimeQuest Timing Analyzer report for Project_Main
Thu Jun 29 20:37:21 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'clk'
 12. Setup: 'ADC:ADC_PORTMAP|temp'
 13. Hold: 'clk'
 14. Hold: 'ADC:ADC_PORTMAP|temp'
 15. Minimum Pulse Width: 'clk'
 16. Minimum Pulse Width: 'ADC:ADC_PORTMAP|temp'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Setup Transfers
 22. Hold Transfers
 23. Report TCCS
 24. Report RSKM
 25. Unconstrained Paths
 26. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Project_Main                                                      ;
; Device Family      ; MAX II                                                            ;
; Device Name        ; EPM240T100A5                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Slow Model                                                        ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                     ;
+----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------+
; Clock Name           ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                  ;
+----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------+
; ADC:ADC_PORTMAP|temp ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ADC:ADC_PORTMAP|temp } ;
; clk                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                  ;
+----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------+


+-----------------------------------------------------------+
; Fmax Summary                                              ;
+-----------+-----------------+----------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name           ; Note ;
+-----------+-----------------+----------------------+------+
; 81.29 MHz ; 81.29 MHz       ; clk                  ;      ;
; 82.94 MHz ; 82.94 MHz       ; ADC:ADC_PORTMAP|temp ;      ;
+-----------+-----------------+----------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------+
; Setup Summary                                  ;
+----------------------+---------+---------------+
; Clock                ; Slack   ; End Point TNS ;
+----------------------+---------+---------------+
; clk                  ; -11.302 ; -610.080      ;
; ADC:ADC_PORTMAP|temp ; -11.057 ; -246.159      ;
+----------------------+---------+---------------+


+-----------------------------------------------+
; Hold Summary                                  ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; clk                  ; -1.825 ; -1.825        ;
; ADC:ADC_PORTMAP|temp ; 2.126  ; 0.000         ;
+----------------------+--------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+-----------------------------------------------+
; Minimum Pulse Width Summary                   ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; clk                  ; -2.289 ; -2.289        ;
; ADC:ADC_PORTMAP|temp ; 0.234  ; 0.000         ;
+----------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clk'                                                                                                                                  ;
+---------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -11.302 ; LCD:LCD_PORTMAP|clk_count[11] ; LCD:LCD_PORTMAP|clk_count[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.969     ;
; -11.302 ; LCD:LCD_PORTMAP|clk_count[11] ; LCD:LCD_PORTMAP|clk_count[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.969     ;
; -11.302 ; LCD:LCD_PORTMAP|clk_count[11] ; LCD:LCD_PORTMAP|clk_count[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.969     ;
; -11.302 ; LCD:LCD_PORTMAP|clk_count[11] ; LCD:LCD_PORTMAP|clk_count[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.969     ;
; -11.302 ; LCD:LCD_PORTMAP|clk_count[11] ; LCD:LCD_PORTMAP|clk_count[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.969     ;
; -11.302 ; LCD:LCD_PORTMAP|clk_count[11] ; LCD:LCD_PORTMAP|clk_count[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.969     ;
; -11.295 ; LCD:LCD_PORTMAP|clk_count[11] ; LCD:LCD_PORTMAP|clk_count[18] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.962     ;
; -11.295 ; LCD:LCD_PORTMAP|clk_count[11] ; LCD:LCD_PORTMAP|clk_count[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.962     ;
; -11.295 ; LCD:LCD_PORTMAP|clk_count[11] ; LCD:LCD_PORTMAP|clk_count[16] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.962     ;
; -11.295 ; LCD:LCD_PORTMAP|clk_count[11] ; LCD:LCD_PORTMAP|clk_count[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.962     ;
; -11.295 ; LCD:LCD_PORTMAP|clk_count[11] ; LCD:LCD_PORTMAP|clk_count[21] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.962     ;
; -11.295 ; LCD:LCD_PORTMAP|clk_count[11] ; LCD:LCD_PORTMAP|clk_count[17] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.962     ;
; -11.292 ; LCD:LCD_PORTMAP|clk_count[0]  ; LCD:LCD_PORTMAP|clk_count[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.959     ;
; -11.292 ; LCD:LCD_PORTMAP|clk_count[0]  ; LCD:LCD_PORTMAP|clk_count[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.959     ;
; -11.292 ; LCD:LCD_PORTMAP|clk_count[0]  ; LCD:LCD_PORTMAP|clk_count[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.959     ;
; -11.292 ; LCD:LCD_PORTMAP|clk_count[0]  ; LCD:LCD_PORTMAP|clk_count[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.959     ;
; -11.292 ; LCD:LCD_PORTMAP|clk_count[0]  ; LCD:LCD_PORTMAP|clk_count[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.959     ;
; -11.292 ; LCD:LCD_PORTMAP|clk_count[0]  ; LCD:LCD_PORTMAP|clk_count[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.959     ;
; -11.285 ; LCD:LCD_PORTMAP|clk_count[11] ; LCD:LCD_PORTMAP|clk_count[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.952     ;
; -11.285 ; LCD:LCD_PORTMAP|clk_count[11] ; LCD:LCD_PORTMAP|clk_count[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.952     ;
; -11.285 ; LCD:LCD_PORTMAP|clk_count[11] ; LCD:LCD_PORTMAP|clk_count[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.952     ;
; -11.285 ; LCD:LCD_PORTMAP|clk_count[11] ; LCD:LCD_PORTMAP|clk_count[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.952     ;
; -11.285 ; LCD:LCD_PORTMAP|clk_count[11] ; LCD:LCD_PORTMAP|clk_count[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.952     ;
; -11.285 ; LCD:LCD_PORTMAP|clk_count[11] ; LCD:LCD_PORTMAP|clk_count[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.952     ;
; -11.285 ; LCD:LCD_PORTMAP|clk_count[11] ; LCD:LCD_PORTMAP|clk_count[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.952     ;
; -11.285 ; LCD:LCD_PORTMAP|clk_count[11] ; LCD:LCD_PORTMAP|clk_count[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.952     ;
; -11.285 ; LCD:LCD_PORTMAP|clk_count[11] ; LCD:LCD_PORTMAP|clk_count[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.952     ;
; -11.285 ; LCD:LCD_PORTMAP|clk_count[11] ; LCD:LCD_PORTMAP|clk_count[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.952     ;
; -11.285 ; LCD:LCD_PORTMAP|clk_count[0]  ; LCD:LCD_PORTMAP|clk_count[18] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.952     ;
; -11.285 ; LCD:LCD_PORTMAP|clk_count[0]  ; LCD:LCD_PORTMAP|clk_count[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.952     ;
; -11.285 ; LCD:LCD_PORTMAP|clk_count[0]  ; LCD:LCD_PORTMAP|clk_count[16] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.952     ;
; -11.285 ; LCD:LCD_PORTMAP|clk_count[0]  ; LCD:LCD_PORTMAP|clk_count[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.952     ;
; -11.285 ; LCD:LCD_PORTMAP|clk_count[0]  ; LCD:LCD_PORTMAP|clk_count[21] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.952     ;
; -11.285 ; LCD:LCD_PORTMAP|clk_count[0]  ; LCD:LCD_PORTMAP|clk_count[17] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.952     ;
; -11.275 ; LCD:LCD_PORTMAP|clk_count[0]  ; LCD:LCD_PORTMAP|clk_count[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.942     ;
; -11.275 ; LCD:LCD_PORTMAP|clk_count[0]  ; LCD:LCD_PORTMAP|clk_count[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.942     ;
; -11.275 ; LCD:LCD_PORTMAP|clk_count[0]  ; LCD:LCD_PORTMAP|clk_count[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.942     ;
; -11.275 ; LCD:LCD_PORTMAP|clk_count[0]  ; LCD:LCD_PORTMAP|clk_count[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.942     ;
; -11.275 ; LCD:LCD_PORTMAP|clk_count[0]  ; LCD:LCD_PORTMAP|clk_count[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.942     ;
; -11.275 ; LCD:LCD_PORTMAP|clk_count[0]  ; LCD:LCD_PORTMAP|clk_count[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.942     ;
; -11.275 ; LCD:LCD_PORTMAP|clk_count[0]  ; LCD:LCD_PORTMAP|clk_count[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.942     ;
; -11.275 ; LCD:LCD_PORTMAP|clk_count[0]  ; LCD:LCD_PORTMAP|clk_count[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.942     ;
; -11.275 ; LCD:LCD_PORTMAP|clk_count[0]  ; LCD:LCD_PORTMAP|clk_count[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.942     ;
; -11.275 ; LCD:LCD_PORTMAP|clk_count[0]  ; LCD:LCD_PORTMAP|clk_count[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.942     ;
; -11.233 ; LCD:LCD_PORTMAP|clk_count[14] ; LCD:LCD_PORTMAP|clk_count[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.900     ;
; -11.233 ; LCD:LCD_PORTMAP|clk_count[14] ; LCD:LCD_PORTMAP|clk_count[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.900     ;
; -11.233 ; LCD:LCD_PORTMAP|clk_count[14] ; LCD:LCD_PORTMAP|clk_count[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.900     ;
; -11.233 ; LCD:LCD_PORTMAP|clk_count[14] ; LCD:LCD_PORTMAP|clk_count[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.900     ;
; -11.233 ; LCD:LCD_PORTMAP|clk_count[14] ; LCD:LCD_PORTMAP|clk_count[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.900     ;
; -11.233 ; LCD:LCD_PORTMAP|clk_count[14] ; LCD:LCD_PORTMAP|clk_count[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.900     ;
; -11.226 ; LCD:LCD_PORTMAP|clk_count[14] ; LCD:LCD_PORTMAP|clk_count[18] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.893     ;
; -11.226 ; LCD:LCD_PORTMAP|clk_count[14] ; LCD:LCD_PORTMAP|clk_count[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.893     ;
; -11.226 ; LCD:LCD_PORTMAP|clk_count[14] ; LCD:LCD_PORTMAP|clk_count[16] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.893     ;
; -11.226 ; LCD:LCD_PORTMAP|clk_count[14] ; LCD:LCD_PORTMAP|clk_count[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.893     ;
; -11.226 ; LCD:LCD_PORTMAP|clk_count[14] ; LCD:LCD_PORTMAP|clk_count[21] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.893     ;
; -11.226 ; LCD:LCD_PORTMAP|clk_count[14] ; LCD:LCD_PORTMAP|clk_count[17] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.893     ;
; -11.216 ; LCD:LCD_PORTMAP|clk_count[14] ; LCD:LCD_PORTMAP|clk_count[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.883     ;
; -11.216 ; LCD:LCD_PORTMAP|clk_count[14] ; LCD:LCD_PORTMAP|clk_count[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.883     ;
; -11.216 ; LCD:LCD_PORTMAP|clk_count[14] ; LCD:LCD_PORTMAP|clk_count[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.883     ;
; -11.216 ; LCD:LCD_PORTMAP|clk_count[14] ; LCD:LCD_PORTMAP|clk_count[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.883     ;
; -11.216 ; LCD:LCD_PORTMAP|clk_count[14] ; LCD:LCD_PORTMAP|clk_count[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.883     ;
; -11.216 ; LCD:LCD_PORTMAP|clk_count[14] ; LCD:LCD_PORTMAP|clk_count[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.883     ;
; -11.216 ; LCD:LCD_PORTMAP|clk_count[14] ; LCD:LCD_PORTMAP|clk_count[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.883     ;
; -11.216 ; LCD:LCD_PORTMAP|clk_count[14] ; LCD:LCD_PORTMAP|clk_count[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.883     ;
; -11.216 ; LCD:LCD_PORTMAP|clk_count[14] ; LCD:LCD_PORTMAP|clk_count[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.883     ;
; -11.216 ; LCD:LCD_PORTMAP|clk_count[14] ; LCD:LCD_PORTMAP|clk_count[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.883     ;
; -11.206 ; LCD:LCD_PORTMAP|clk_count[19] ; LCD:LCD_PORTMAP|clk_count[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.873     ;
; -11.206 ; LCD:LCD_PORTMAP|clk_count[19] ; LCD:LCD_PORTMAP|clk_count[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.873     ;
; -11.206 ; LCD:LCD_PORTMAP|clk_count[19] ; LCD:LCD_PORTMAP|clk_count[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.873     ;
; -11.206 ; LCD:LCD_PORTMAP|clk_count[19] ; LCD:LCD_PORTMAP|clk_count[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.873     ;
; -11.206 ; LCD:LCD_PORTMAP|clk_count[19] ; LCD:LCD_PORTMAP|clk_count[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.873     ;
; -11.206 ; LCD:LCD_PORTMAP|clk_count[19] ; LCD:LCD_PORTMAP|clk_count[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.873     ;
; -11.199 ; LCD:LCD_PORTMAP|clk_count[19] ; LCD:LCD_PORTMAP|clk_count[18] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.866     ;
; -11.199 ; LCD:LCD_PORTMAP|clk_count[19] ; LCD:LCD_PORTMAP|clk_count[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.866     ;
; -11.199 ; LCD:LCD_PORTMAP|clk_count[19] ; LCD:LCD_PORTMAP|clk_count[16] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.866     ;
; -11.199 ; LCD:LCD_PORTMAP|clk_count[19] ; LCD:LCD_PORTMAP|clk_count[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.866     ;
; -11.199 ; LCD:LCD_PORTMAP|clk_count[19] ; LCD:LCD_PORTMAP|clk_count[21] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.866     ;
; -11.199 ; LCD:LCD_PORTMAP|clk_count[19] ; LCD:LCD_PORTMAP|clk_count[17] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.866     ;
; -11.189 ; LCD:LCD_PORTMAP|clk_count[19] ; LCD:LCD_PORTMAP|clk_count[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.856     ;
; -11.189 ; LCD:LCD_PORTMAP|clk_count[19] ; LCD:LCD_PORTMAP|clk_count[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.856     ;
; -11.189 ; LCD:LCD_PORTMAP|clk_count[19] ; LCD:LCD_PORTMAP|clk_count[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.856     ;
; -11.189 ; LCD:LCD_PORTMAP|clk_count[19] ; LCD:LCD_PORTMAP|clk_count[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.856     ;
; -11.189 ; LCD:LCD_PORTMAP|clk_count[19] ; LCD:LCD_PORTMAP|clk_count[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.856     ;
; -11.189 ; LCD:LCD_PORTMAP|clk_count[19] ; LCD:LCD_PORTMAP|clk_count[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.856     ;
; -11.189 ; LCD:LCD_PORTMAP|clk_count[19] ; LCD:LCD_PORTMAP|clk_count[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.856     ;
; -11.189 ; LCD:LCD_PORTMAP|clk_count[19] ; LCD:LCD_PORTMAP|clk_count[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.856     ;
; -11.189 ; LCD:LCD_PORTMAP|clk_count[19] ; LCD:LCD_PORTMAP|clk_count[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.856     ;
; -11.189 ; LCD:LCD_PORTMAP|clk_count[19] ; LCD:LCD_PORTMAP|clk_count[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.856     ;
; -11.039 ; LCD:LCD_PORTMAP|clk_count[18] ; LCD:LCD_PORTMAP|clk_count[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.706     ;
; -11.039 ; LCD:LCD_PORTMAP|clk_count[18] ; LCD:LCD_PORTMAP|clk_count[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.706     ;
; -11.039 ; LCD:LCD_PORTMAP|clk_count[18] ; LCD:LCD_PORTMAP|clk_count[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.706     ;
; -11.039 ; LCD:LCD_PORTMAP|clk_count[18] ; LCD:LCD_PORTMAP|clk_count[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.706     ;
; -11.039 ; LCD:LCD_PORTMAP|clk_count[18] ; LCD:LCD_PORTMAP|clk_count[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.706     ;
; -11.039 ; LCD:LCD_PORTMAP|clk_count[18] ; LCD:LCD_PORTMAP|clk_count[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.706     ;
; -11.032 ; LCD:LCD_PORTMAP|clk_count[18] ; LCD:LCD_PORTMAP|clk_count[18] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.699     ;
; -11.032 ; LCD:LCD_PORTMAP|clk_count[18] ; LCD:LCD_PORTMAP|clk_count[19] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.699     ;
; -11.032 ; LCD:LCD_PORTMAP|clk_count[18] ; LCD:LCD_PORTMAP|clk_count[16] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.699     ;
; -11.032 ; LCD:LCD_PORTMAP|clk_count[18] ; LCD:LCD_PORTMAP|clk_count[20] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.699     ;
; -11.032 ; LCD:LCD_PORTMAP|clk_count[18] ; LCD:LCD_PORTMAP|clk_count[21] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.699     ;
; -11.032 ; LCD:LCD_PORTMAP|clk_count[18] ; LCD:LCD_PORTMAP|clk_count[17] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.699     ;
+---------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'ADC:ADC_PORTMAP|temp'                                                                                                                                           ;
+---------+-----------------------------------+------------------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack   ; From Node                         ; To Node                            ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------+------------------------------------+----------------------+----------------------+--------------+------------+------------+
; -11.057 ; ADC:ADC_PORTMAP|\process_1:cnt[4] ; ADC:ADC_PORTMAP|\process_1:cnt[14] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.724     ;
; -11.043 ; ADC:ADC_PORTMAP|\process_1:cnt[4] ; ADC:ADC_PORTMAP|\process_1:cnt[10] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.710     ;
; -11.038 ; ADC:ADC_PORTMAP|\process_1:cnt[4] ; ADC:ADC_PORTMAP|\process_1:cnt[13] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.705     ;
; -11.007 ; ADC:ADC_PORTMAP|\process_1:cnt[4] ; ADC:ADC_PORTMAP|\process_1:cnt[9]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.674     ;
; -11.006 ; ADC:ADC_PORTMAP|\process_1:cnt[4] ; ADC:ADC_PORTMAP|\process_1:cnt[4]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.673     ;
; -11.005 ; ADC:ADC_PORTMAP|\process_1:cnt[4] ; ADC:ADC_PORTMAP|\process_1:cnt[5]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.672     ;
; -11.004 ; ADC:ADC_PORTMAP|\process_1:cnt[4] ; ADC:ADC_PORTMAP|\process_1:cnt[2]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.671     ;
; -11.000 ; ADC:ADC_PORTMAP|\process_1:cnt[4] ; ADC:ADC_PORTMAP|\process_1:cnt[15] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.667     ;
; -10.998 ; ADC:ADC_PORTMAP|\process_1:cnt[4] ; ADC:ADC_PORTMAP|\process_1:cnt[16] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.665     ;
; -10.998 ; ADC:ADC_PORTMAP|\process_1:cnt[4] ; ADC:ADC_PORTMAP|\process_1:cnt[1]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.665     ;
; -10.993 ; ADC:ADC_PORTMAP|\process_1:cnt[4] ; ADC:ADC_PORTMAP|\process_1:cnt[17] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.660     ;
; -10.987 ; ADC:ADC_PORTMAP|\process_1:cnt[4] ; ADC:ADC_PORTMAP|\process_1:cnt[18] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.654     ;
; -10.970 ; ADC:ADC_PORTMAP|\process_1:cnt[5] ; ADC:ADC_PORTMAP|\process_1:cnt[14] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.637     ;
; -10.956 ; ADC:ADC_PORTMAP|\process_1:cnt[5] ; ADC:ADC_PORTMAP|\process_1:cnt[10] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.623     ;
; -10.954 ; ADC:ADC_PORTMAP|\process_1:cnt[4] ; ADC:ADC_PORTMAP|\process_1:cnt[3]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.621     ;
; -10.951 ; ADC:ADC_PORTMAP|\process_1:cnt[5] ; ADC:ADC_PORTMAP|\process_1:cnt[13] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.618     ;
; -10.943 ; ADC:ADC_PORTMAP|\process_1:cnt[1] ; ADC:ADC_PORTMAP|\process_1:cnt[14] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.610     ;
; -10.929 ; ADC:ADC_PORTMAP|\process_1:cnt[1] ; ADC:ADC_PORTMAP|\process_1:cnt[10] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.596     ;
; -10.924 ; ADC:ADC_PORTMAP|\process_1:cnt[1] ; ADC:ADC_PORTMAP|\process_1:cnt[13] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.591     ;
; -10.920 ; ADC:ADC_PORTMAP|\process_1:cnt[5] ; ADC:ADC_PORTMAP|\process_1:cnt[9]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.587     ;
; -10.919 ; ADC:ADC_PORTMAP|\process_1:cnt[5] ; ADC:ADC_PORTMAP|\process_1:cnt[4]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.586     ;
; -10.918 ; ADC:ADC_PORTMAP|\process_1:cnt[5] ; ADC:ADC_PORTMAP|\process_1:cnt[5]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.585     ;
; -10.917 ; ADC:ADC_PORTMAP|\process_1:cnt[5] ; ADC:ADC_PORTMAP|\process_1:cnt[2]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.584     ;
; -10.917 ; ADC:ADC_PORTMAP|\process_1:cnt[2] ; ADC:ADC_PORTMAP|\process_1:cnt[14] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.584     ;
; -10.913 ; ADC:ADC_PORTMAP|\process_1:cnt[5] ; ADC:ADC_PORTMAP|\process_1:cnt[15] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.580     ;
; -10.911 ; ADC:ADC_PORTMAP|\process_1:cnt[5] ; ADC:ADC_PORTMAP|\process_1:cnt[16] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.578     ;
; -10.911 ; ADC:ADC_PORTMAP|\process_1:cnt[5] ; ADC:ADC_PORTMAP|\process_1:cnt[1]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.578     ;
; -10.906 ; ADC:ADC_PORTMAP|\process_1:cnt[5] ; ADC:ADC_PORTMAP|\process_1:cnt[17] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.573     ;
; -10.903 ; ADC:ADC_PORTMAP|\process_1:cnt[2] ; ADC:ADC_PORTMAP|\process_1:cnt[10] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.570     ;
; -10.900 ; ADC:ADC_PORTMAP|\process_1:cnt[5] ; ADC:ADC_PORTMAP|\process_1:cnt[18] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.567     ;
; -10.898 ; ADC:ADC_PORTMAP|\process_1:cnt[2] ; ADC:ADC_PORTMAP|\process_1:cnt[13] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.565     ;
; -10.893 ; ADC:ADC_PORTMAP|\process_1:cnt[1] ; ADC:ADC_PORTMAP|\process_1:cnt[9]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.560     ;
; -10.892 ; ADC:ADC_PORTMAP|\process_1:cnt[1] ; ADC:ADC_PORTMAP|\process_1:cnt[4]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.559     ;
; -10.891 ; ADC:ADC_PORTMAP|\process_1:cnt[1] ; ADC:ADC_PORTMAP|\process_1:cnt[5]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.558     ;
; -10.890 ; ADC:ADC_PORTMAP|\process_1:cnt[1] ; ADC:ADC_PORTMAP|\process_1:cnt[2]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.557     ;
; -10.886 ; ADC:ADC_PORTMAP|\process_1:cnt[1] ; ADC:ADC_PORTMAP|\process_1:cnt[15] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.553     ;
; -10.884 ; ADC:ADC_PORTMAP|\process_1:cnt[1] ; ADC:ADC_PORTMAP|\process_1:cnt[16] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.551     ;
; -10.884 ; ADC:ADC_PORTMAP|\process_1:cnt[1] ; ADC:ADC_PORTMAP|\process_1:cnt[1]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.551     ;
; -10.879 ; ADC:ADC_PORTMAP|\process_1:cnt[1] ; ADC:ADC_PORTMAP|\process_1:cnt[17] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.546     ;
; -10.873 ; ADC:ADC_PORTMAP|\process_1:cnt[1] ; ADC:ADC_PORTMAP|\process_1:cnt[18] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.540     ;
; -10.867 ; ADC:ADC_PORTMAP|\process_1:cnt[5] ; ADC:ADC_PORTMAP|\process_1:cnt[3]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.534     ;
; -10.867 ; ADC:ADC_PORTMAP|\process_1:cnt[2] ; ADC:ADC_PORTMAP|\process_1:cnt[9]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.534     ;
; -10.866 ; ADC:ADC_PORTMAP|\process_1:cnt[2] ; ADC:ADC_PORTMAP|\process_1:cnt[4]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.533     ;
; -10.865 ; ADC:ADC_PORTMAP|\process_1:cnt[2] ; ADC:ADC_PORTMAP|\process_1:cnt[5]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.532     ;
; -10.864 ; ADC:ADC_PORTMAP|\process_1:cnt[2] ; ADC:ADC_PORTMAP|\process_1:cnt[2]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.531     ;
; -10.860 ; ADC:ADC_PORTMAP|\process_1:cnt[2] ; ADC:ADC_PORTMAP|\process_1:cnt[15] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.527     ;
; -10.858 ; ADC:ADC_PORTMAP|\process_1:cnt[2] ; ADC:ADC_PORTMAP|\process_1:cnt[16] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.525     ;
; -10.858 ; ADC:ADC_PORTMAP|\process_1:cnt[2] ; ADC:ADC_PORTMAP|\process_1:cnt[1]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.525     ;
; -10.853 ; ADC:ADC_PORTMAP|\process_1:cnt[2] ; ADC:ADC_PORTMAP|\process_1:cnt[17] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.520     ;
; -10.847 ; ADC:ADC_PORTMAP|\process_1:cnt[2] ; ADC:ADC_PORTMAP|\process_1:cnt[18] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.514     ;
; -10.840 ; ADC:ADC_PORTMAP|\process_1:cnt[1] ; ADC:ADC_PORTMAP|\process_1:cnt[3]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.507     ;
; -10.828 ; ADC:ADC_PORTMAP|\process_1:cnt[3] ; ADC:ADC_PORTMAP|\process_1:cnt[14] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.495     ;
; -10.814 ; ADC:ADC_PORTMAP|\process_1:cnt[3] ; ADC:ADC_PORTMAP|\process_1:cnt[10] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.481     ;
; -10.814 ; ADC:ADC_PORTMAP|\process_1:cnt[2] ; ADC:ADC_PORTMAP|\process_1:cnt[3]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.481     ;
; -10.809 ; ADC:ADC_PORTMAP|\process_1:cnt[3] ; ADC:ADC_PORTMAP|\process_1:cnt[13] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.476     ;
; -10.778 ; ADC:ADC_PORTMAP|\process_1:cnt[3] ; ADC:ADC_PORTMAP|\process_1:cnt[9]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.445     ;
; -10.777 ; ADC:ADC_PORTMAP|\process_1:cnt[4] ; ADC:ADC_PORTMAP|flag               ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.444     ;
; -10.777 ; ADC:ADC_PORTMAP|\process_1:cnt[3] ; ADC:ADC_PORTMAP|\process_1:cnt[4]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.444     ;
; -10.776 ; ADC:ADC_PORTMAP|\process_1:cnt[4] ; ADC:ADC_PORTMAP|wr                 ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.443     ;
; -10.776 ; ADC:ADC_PORTMAP|\process_1:cnt[3] ; ADC:ADC_PORTMAP|\process_1:cnt[5]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.443     ;
; -10.775 ; ADC:ADC_PORTMAP|\process_1:cnt[3] ; ADC:ADC_PORTMAP|\process_1:cnt[2]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.442     ;
; -10.772 ; ADC:ADC_PORTMAP|\process_1:cnt[4] ; ADC:ADC_PORTMAP|rd                 ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.439     ;
; -10.771 ; ADC:ADC_PORTMAP|\process_1:cnt[3] ; ADC:ADC_PORTMAP|\process_1:cnt[15] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.438     ;
; -10.769 ; ADC:ADC_PORTMAP|\process_1:cnt[3] ; ADC:ADC_PORTMAP|\process_1:cnt[16] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.436     ;
; -10.769 ; ADC:ADC_PORTMAP|\process_1:cnt[3] ; ADC:ADC_PORTMAP|\process_1:cnt[1]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.436     ;
; -10.764 ; ADC:ADC_PORTMAP|\process_1:cnt[3] ; ADC:ADC_PORTMAP|\process_1:cnt[17] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.431     ;
; -10.758 ; ADC:ADC_PORTMAP|\process_1:cnt[3] ; ADC:ADC_PORTMAP|\process_1:cnt[18] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.425     ;
; -10.725 ; ADC:ADC_PORTMAP|\process_1:cnt[3] ; ADC:ADC_PORTMAP|\process_1:cnt[3]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.392     ;
; -10.690 ; ADC:ADC_PORTMAP|\process_1:cnt[5] ; ADC:ADC_PORTMAP|flag               ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.357     ;
; -10.689 ; ADC:ADC_PORTMAP|\process_1:cnt[5] ; ADC:ADC_PORTMAP|wr                 ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.356     ;
; -10.685 ; ADC:ADC_PORTMAP|\process_1:cnt[5] ; ADC:ADC_PORTMAP|rd                 ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.352     ;
; -10.663 ; ADC:ADC_PORTMAP|\process_1:cnt[1] ; ADC:ADC_PORTMAP|flag               ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.330     ;
; -10.662 ; ADC:ADC_PORTMAP|\process_1:cnt[1] ; ADC:ADC_PORTMAP|wr                 ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.329     ;
; -10.658 ; ADC:ADC_PORTMAP|\process_1:cnt[1] ; ADC:ADC_PORTMAP|rd                 ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.325     ;
; -10.637 ; ADC:ADC_PORTMAP|\process_1:cnt[2] ; ADC:ADC_PORTMAP|flag               ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.304     ;
; -10.636 ; ADC:ADC_PORTMAP|\process_1:cnt[2] ; ADC:ADC_PORTMAP|wr                 ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.303     ;
; -10.632 ; ADC:ADC_PORTMAP|\process_1:cnt[2] ; ADC:ADC_PORTMAP|rd                 ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.299     ;
; -10.548 ; ADC:ADC_PORTMAP|\process_1:cnt[3] ; ADC:ADC_PORTMAP|flag               ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.215     ;
; -10.547 ; ADC:ADC_PORTMAP|\process_1:cnt[3] ; ADC:ADC_PORTMAP|wr                 ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.214     ;
; -10.543 ; ADC:ADC_PORTMAP|\process_1:cnt[3] ; ADC:ADC_PORTMAP|rd                 ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.210     ;
; -10.530 ; ADC:ADC_PORTMAP|\process_1:cnt[4] ; ADC:ADC_PORTMAP|start_tx           ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.197     ;
; -10.468 ; ADC:ADC_PORTMAP|\process_1:cnt[0] ; ADC:ADC_PORTMAP|\process_1:cnt[14] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.135     ;
; -10.454 ; ADC:ADC_PORTMAP|\process_1:cnt[0] ; ADC:ADC_PORTMAP|\process_1:cnt[10] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.121     ;
; -10.449 ; ADC:ADC_PORTMAP|\process_1:cnt[0] ; ADC:ADC_PORTMAP|\process_1:cnt[13] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.116     ;
; -10.443 ; ADC:ADC_PORTMAP|\process_1:cnt[5] ; ADC:ADC_PORTMAP|start_tx           ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.110     ;
; -10.418 ; ADC:ADC_PORTMAP|\process_1:cnt[0] ; ADC:ADC_PORTMAP|\process_1:cnt[9]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.085     ;
; -10.417 ; ADC:ADC_PORTMAP|\process_1:cnt[0] ; ADC:ADC_PORTMAP|\process_1:cnt[4]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.084     ;
; -10.416 ; ADC:ADC_PORTMAP|\process_1:cnt[0] ; ADC:ADC_PORTMAP|\process_1:cnt[5]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.083     ;
; -10.416 ; ADC:ADC_PORTMAP|\process_1:cnt[1] ; ADC:ADC_PORTMAP|start_tx           ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.083     ;
; -10.415 ; ADC:ADC_PORTMAP|\process_1:cnt[0] ; ADC:ADC_PORTMAP|\process_1:cnt[2]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.082     ;
; -10.411 ; ADC:ADC_PORTMAP|\process_1:cnt[0] ; ADC:ADC_PORTMAP|\process_1:cnt[15] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.078     ;
; -10.409 ; ADC:ADC_PORTMAP|\process_1:cnt[0] ; ADC:ADC_PORTMAP|\process_1:cnt[16] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.076     ;
; -10.409 ; ADC:ADC_PORTMAP|\process_1:cnt[0] ; ADC:ADC_PORTMAP|\process_1:cnt[1]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.076     ;
; -10.404 ; ADC:ADC_PORTMAP|\process_1:cnt[0] ; ADC:ADC_PORTMAP|\process_1:cnt[17] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.071     ;
; -10.398 ; ADC:ADC_PORTMAP|\process_1:cnt[0] ; ADC:ADC_PORTMAP|\process_1:cnt[18] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.065     ;
; -10.390 ; ADC:ADC_PORTMAP|\process_1:cnt[2] ; ADC:ADC_PORTMAP|start_tx           ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.057     ;
; -10.365 ; ADC:ADC_PORTMAP|\process_1:cnt[0] ; ADC:ADC_PORTMAP|\process_1:cnt[3]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 11.032     ;
; -10.301 ; ADC:ADC_PORTMAP|\process_1:cnt[3] ; ADC:ADC_PORTMAP|start_tx           ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 10.968     ;
; -10.239 ; ADC:ADC_PORTMAP|\process_1:cnt[4] ; ADC:ADC_PORTMAP|\process_1:cnt[6]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 10.906     ;
; -10.188 ; ADC:ADC_PORTMAP|\process_1:cnt[0] ; ADC:ADC_PORTMAP|flag               ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 1.000        ; 0.000      ; 10.855     ;
+---------+-----------------------------------+------------------------------------+----------------------+----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clk'                                                                                                                                                            ;
+--------+----------------------------------------+----------------------------------------+----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+----------------------+-------------+--------------+------------+------------+
; -1.825 ; ADC:ADC_PORTMAP|temp                   ; ADC:ADC_PORTMAP|temp                   ; ADC:ADC_PORTMAP|temp ; clk         ; 0.000        ; 3.348      ; 2.120      ;
; -1.325 ; ADC:ADC_PORTMAP|temp                   ; ADC:ADC_PORTMAP|temp                   ; ADC:ADC_PORTMAP|temp ; clk         ; -0.500       ; 3.348      ; 2.120      ;
; 1.640  ; LCD:LCD_PORTMAP|lcd_rs                 ; LCD:LCD_PORTMAP|lcd_rs                 ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.861      ;
; 1.649  ; LCD:LCD_PORTMAP|data_to_display[7]     ; LCD:LCD_PORTMAP|data_to_display[7]     ; clk                  ; clk         ; 0.000        ; 0.000      ; 1.870      ;
; 1.934  ; UART:UART_PORTMAP|state_uart.INIT      ; UART:UART_PORTMAP|state_uart.INIT      ; clk                  ; clk         ; 0.000        ; 0.000      ; 2.155      ;
; 1.965  ; LCD:LCD_PORTMAP|clk_count[2]           ; LCD:LCD_PORTMAP|lcd_en                 ; clk                  ; clk         ; 0.000        ; 0.000      ; 2.186      ;
; 1.973  ; LCD:LCD_PORTMAP|ptr[0]                 ; LCD:LCD_PORTMAP|ptr[0]                 ; clk                  ; clk         ; 0.000        ; 0.000      ; 2.194      ;
; 1.994  ; UART:UART_PORTMAP|index[3]             ; UART:UART_PORTMAP|index[0]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 2.215      ;
; 2.010  ; UART:UART_PORTMAP|index[3]             ; UART:UART_PORTMAP|index[2]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 2.231      ;
; 2.011  ; UART:UART_PORTMAP|index[3]             ; UART:UART_PORTMAP|index[1]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 2.232      ;
; 2.116  ; LCD:LCD_PORTMAP|clk_count[6]           ; LCD:LCD_PORTMAP|clk_count[6]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.117  ; LCD:LCD_PORTMAP|clk_count[13]          ; LCD:LCD_PORTMAP|clk_count[13]          ; clk                  ; clk         ; 0.000        ; 0.000      ; 2.338      ;
; 2.126  ; LCD:LCD_PORTMAP|lcd_en                 ; LCD:LCD_PORTMAP|lcd_en                 ; clk                  ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; LCD:LCD_PORTMAP|clk_count[8]           ; LCD:LCD_PORTMAP|clk_count[8]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; LCD:LCD_PORTMAP|clk_count[5]           ; LCD:LCD_PORTMAP|clk_count[5]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; LCD:LCD_PORTMAP|clk_count[15]          ; LCD:LCD_PORTMAP|clk_count[15]          ; clk                  ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; LCD:LCD_PORTMAP|clk_count[17]          ; LCD:LCD_PORTMAP|clk_count[17]          ; clk                  ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; LCD:LCD_PORTMAP|clk_count[3]           ; LCD:LCD_PORTMAP|clk_count[3]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; LCD:LCD_PORTMAP|clk_count[7]           ; LCD:LCD_PORTMAP|clk_count[7]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 2.347      ;
; 2.133  ; LCD:LCD_PORTMAP|clk_count[16]          ; LCD:LCD_PORTMAP|clk_count[16]          ; clk                  ; clk         ; 0.000        ; 0.000      ; 2.354      ;
; 2.135  ; LCD:LCD_PORTMAP|clk_count[18]          ; LCD:LCD_PORTMAP|clk_count[18]          ; clk                  ; clk         ; 0.000        ; 0.000      ; 2.356      ;
; 2.136  ; UART:UART_PORTMAP|index[2]             ; UART:UART_PORTMAP|index[2]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 2.357      ;
; 2.144  ; LCD:LCD_PORTMAP|state.lcd_power_up     ; LCD:LCD_PORTMAP|state.lcd_power_up     ; clk                  ; clk         ; 0.000        ; 0.000      ; 2.365      ;
; 2.183  ; UART:UART_PORTMAP|index[1]             ; UART:UART_PORTMAP|index[1]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 2.404      ;
; 2.192  ; LCD:LCD_PORTMAP|ptr[0]                 ; LCD:LCD_PORTMAP|ptr[1]                 ; clk                  ; clk         ; 0.000        ; 0.000      ; 2.413      ;
; 2.200  ; UART:UART_PORTMAP|index[3]             ; UART:UART_PORTMAP|index[3]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 2.421      ;
; 2.221  ; LCD:LCD_PORTMAP|clk_count[14]          ; LCD:LCD_PORTMAP|clk_count[14]          ; clk                  ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.221  ; LCD:LCD_PORTMAP|clk_count[9]           ; LCD:LCD_PORTMAP|clk_count[9]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 2.442      ;
; 2.230  ; LCD:LCD_PORTMAP|clk_count[11]          ; LCD:LCD_PORTMAP|clk_count[11]          ; clk                  ; clk         ; 0.000        ; 0.000      ; 2.451      ;
; 2.231  ; LCD:LCD_PORTMAP|clk_count[12]          ; LCD:LCD_PORTMAP|clk_count[12]          ; clk                  ; clk         ; 0.000        ; 0.000      ; 2.452      ;
; 2.231  ; LCD:LCD_PORTMAP|clk_count[10]          ; LCD:LCD_PORTMAP|clk_count[10]          ; clk                  ; clk         ; 0.000        ; 0.000      ; 2.452      ;
; 2.241  ; LCD:LCD_PORTMAP|clk_count[4]           ; LCD:LCD_PORTMAP|clk_count[4]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 2.462      ;
; 2.248  ; LCD:LCD_PORTMAP|clk_count[4]           ; LCD:LCD_PORTMAP|lcd_en                 ; clk                  ; clk         ; 0.000        ; 0.000      ; 2.469      ;
; 2.250  ; LCD:LCD_PORTMAP|clk_count[19]          ; LCD:LCD_PORTMAP|clk_count[19]          ; clk                  ; clk         ; 0.000        ; 0.000      ; 2.471      ;
; 2.259  ; LCD:LCD_PORTMAP|clk_count[0]           ; LCD:LCD_PORTMAP|clk_count[0]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 2.480      ;
; 2.269  ; LCD:LCD_PORTMAP|clk_count[2]           ; LCD:LCD_PORTMAP|clk_count[2]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 2.490      ;
; 2.273  ; UART:UART_PORTMAP|temp[1]              ; UART:UART_PORTMAP|temp[1]              ; clk                  ; clk         ; 0.000        ; 0.000      ; 2.494      ;
; 2.274  ; UART:UART_PORTMAP|temp[1]              ; UART:UART_PORTMAP|temp[2]              ; clk                  ; clk         ; 0.000        ; 0.000      ; 2.495      ;
; 2.282  ; LCD:LCD_PORTMAP|clk_count[1]           ; LCD:LCD_PORTMAP|clk_count[1]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 2.503      ;
; 2.284  ; LCD:LCD_PORTMAP|ptr[1]                 ; LCD:LCD_PORTMAP|ptr[1]                 ; clk                  ; clk         ; 0.000        ; 0.000      ; 2.505      ;
; 2.314  ; LCD:LCD_PORTMAP|ptr[3]                 ; LCD:LCD_PORTMAP|ptr[3]                 ; clk                  ; clk         ; 0.000        ; 0.000      ; 2.535      ;
; 2.317  ; UART:UART_PORTMAP|index[0]             ; UART:UART_PORTMAP|index[0]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 2.538      ;
; 2.325  ; LCD:LCD_PORTMAP|ptr[2]                 ; LCD:LCD_PORTMAP|ptr[2]                 ; clk                  ; clk         ; 0.000        ; 0.000      ; 2.546      ;
; 2.328  ; UART:UART_PORTMAP|index[0]             ; UART:UART_PORTMAP|index[1]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 2.549      ;
; 2.350  ; LCD:LCD_PORTMAP|data_to_display[6]     ; LCD:LCD_PORTMAP|data_to_display[6]     ; clk                  ; clk         ; 0.000        ; 0.000      ; 2.571      ;
; 2.560  ; LCD:LCD_PORTMAP|clk_count[20]          ; LCD:LCD_PORTMAP|clk_count[20]          ; clk                  ; clk         ; 0.000        ; 0.000      ; 2.781      ;
; 2.618  ; LCD:LCD_PORTMAP|clk_count[21]          ; LCD:LCD_PORTMAP|clk_count[21]          ; clk                  ; clk         ; 0.000        ; 0.000      ; 2.839      ;
; 2.622  ; UART:UART_PORTMAP|index[3]             ; UART:UART_PORTMAP|state_uart.bit_data  ; clk                  ; clk         ; 0.000        ; 0.000      ; 2.843      ;
; 2.661  ; LCD:LCD_PORTMAP|ptr[1]                 ; LCD:LCD_PORTMAP|ptr[3]                 ; clk                  ; clk         ; 0.000        ; 0.000      ; 2.882      ;
; 2.662  ; UART:UART_PORTMAP|state_uart.stop_ok   ; UART:UART_PORTMAP|state_uart.stop_ok   ; clk                  ; clk         ; 0.000        ; 0.000      ; 2.883      ;
; 2.682  ; UART:UART_PORTMAP|state_uart.bit_start ; UART:UART_PORTMAP|state_uart.bit_start ; clk                  ; clk         ; 0.000        ; 0.000      ; 2.903      ;
; 2.853  ; UART:UART_PORTMAP|index[2]             ; UART:UART_PORTMAP|index[3]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 3.074      ;
; 2.928  ; UART:UART_PORTMAP|state_uart.bit_data  ; UART:UART_PORTMAP|index[1]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 3.149      ;
; 2.930  ; UART:UART_PORTMAP|state_uart.bit_data  ; UART:UART_PORTMAP|index[2]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 3.151      ;
; 2.948  ; LCD:LCD_PORTMAP|clk_count[6]           ; LCD:LCD_PORTMAP|clk_count[7]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 3.169      ;
; 2.949  ; LCD:LCD_PORTMAP|clk_count[13]          ; LCD:LCD_PORTMAP|clk_count[14]          ; clk                  ; clk         ; 0.000        ; 0.000      ; 3.170      ;
; 2.958  ; LCD:LCD_PORTMAP|clk_count[3]           ; LCD:LCD_PORTMAP|clk_count[4]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 3.179      ;
; 2.958  ; LCD:LCD_PORTMAP|clk_count[17]          ; LCD:LCD_PORTMAP|clk_count[18]          ; clk                  ; clk         ; 0.000        ; 0.000      ; 3.179      ;
; 2.958  ; LCD:LCD_PORTMAP|clk_count[7]           ; LCD:LCD_PORTMAP|clk_count[8]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 3.179      ;
; 2.958  ; LCD:LCD_PORTMAP|clk_count[8]           ; LCD:LCD_PORTMAP|clk_count[9]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 3.179      ;
; 2.965  ; LCD:LCD_PORTMAP|clk_count[16]          ; LCD:LCD_PORTMAP|clk_count[17]          ; clk                  ; clk         ; 0.000        ; 0.000      ; 3.186      ;
; 2.967  ; LCD:LCD_PORTMAP|clk_count[18]          ; LCD:LCD_PORTMAP|clk_count[19]          ; clk                  ; clk         ; 0.000        ; 0.000      ; 3.188      ;
; 3.059  ; LCD:LCD_PORTMAP|clk_count[6]           ; LCD:LCD_PORTMAP|clk_count[8]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 3.280      ;
; 3.060  ; LCD:LCD_PORTMAP|clk_count[13]          ; LCD:LCD_PORTMAP|clk_count[15]          ; clk                  ; clk         ; 0.000        ; 0.000      ; 3.281      ;
; 3.069  ; LCD:LCD_PORTMAP|clk_count[8]           ; LCD:LCD_PORTMAP|clk_count[10]          ; clk                  ; clk         ; 0.000        ; 0.000      ; 3.290      ;
; 3.069  ; LCD:LCD_PORTMAP|clk_count[3]           ; LCD:LCD_PORTMAP|clk_count[5]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 3.290      ;
; 3.069  ; LCD:LCD_PORTMAP|clk_count[7]           ; LCD:LCD_PORTMAP|clk_count[9]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 3.290      ;
; 3.069  ; LCD:LCD_PORTMAP|clk_count[17]          ; LCD:LCD_PORTMAP|clk_count[19]          ; clk                  ; clk         ; 0.000        ; 0.000      ; 3.290      ;
; 3.075  ; LCD:LCD_PORTMAP|ptr[3]                 ; LCD:LCD_PORTMAP|ptr[1]                 ; clk                  ; clk         ; 0.000        ; 0.000      ; 3.296      ;
; 3.076  ; LCD:LCD_PORTMAP|clk_count[16]          ; LCD:LCD_PORTMAP|clk_count[18]          ; clk                  ; clk         ; 0.000        ; 0.000      ; 3.297      ;
; 3.077  ; LCD:LCD_PORTMAP|ptr[3]                 ; LCD:LCD_PORTMAP|ptr[0]                 ; clk                  ; clk         ; 0.000        ; 0.000      ; 3.298      ;
; 3.078  ; LCD:LCD_PORTMAP|clk_count[18]          ; LCD:LCD_PORTMAP|clk_count[20]          ; clk                  ; clk         ; 0.000        ; 0.000      ; 3.299      ;
; 3.151  ; UART:UART_PORTMAP|index[3]             ; UART:UART_PORTMAP|TX                   ; clk                  ; clk         ; 0.000        ; 0.000      ; 3.372      ;
; 3.161  ; LCD:LCD_PORTMAP|clk_count[14]          ; LCD:LCD_PORTMAP|clk_count[15]          ; clk                  ; clk         ; 0.000        ; 0.000      ; 3.382      ;
; 3.161  ; LCD:LCD_PORTMAP|clk_count[9]           ; LCD:LCD_PORTMAP|clk_count[10]          ; clk                  ; clk         ; 0.000        ; 0.000      ; 3.382      ;
; 3.164  ; LCD:LCD_PORTMAP|ptr[0]                 ; LCD:LCD_PORTMAP|data_to_display[2]     ; clk                  ; clk         ; 0.000        ; 0.000      ; 3.385      ;
; 3.165  ; ADC:ADC_PORTMAP|start_tx               ; UART:UART_PORTMAP|state_uart.INIT      ; ADC:ADC_PORTMAP|temp ; clk         ; 0.000        ; -1.048     ; 2.338      ;
; 3.167  ; LCD:LCD_PORTMAP|state.lcd_power_up     ; LCD:LCD_PORTMAP|lcd_rs                 ; clk                  ; clk         ; 0.000        ; 0.000      ; 3.388      ;
; 3.170  ; LCD:LCD_PORTMAP|clk_count[11]          ; LCD:LCD_PORTMAP|clk_count[12]          ; clk                  ; clk         ; 0.000        ; 0.000      ; 3.391      ;
; 3.170  ; LCD:LCD_PORTMAP|clk_count[6]           ; LCD:LCD_PORTMAP|clk_count[9]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 3.391      ;
; 3.171  ; LCD:LCD_PORTMAP|clk_count[12]          ; LCD:LCD_PORTMAP|clk_count[13]          ; clk                  ; clk         ; 0.000        ; 0.000      ; 3.392      ;
; 3.180  ; LCD:LCD_PORTMAP|clk_count[7]           ; LCD:LCD_PORTMAP|clk_count[10]          ; clk                  ; clk         ; 0.000        ; 0.000      ; 3.401      ;
; 3.180  ; LCD:LCD_PORTMAP|clk_count[17]          ; LCD:LCD_PORTMAP|clk_count[20]          ; clk                  ; clk         ; 0.000        ; 0.000      ; 3.401      ;
; 3.181  ; LCD:LCD_PORTMAP|clk_count[4]           ; LCD:LCD_PORTMAP|clk_count[5]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 3.402      ;
; 3.187  ; LCD:LCD_PORTMAP|clk_count[16]          ; LCD:LCD_PORTMAP|clk_count[19]          ; clk                  ; clk         ; 0.000        ; 0.000      ; 3.408      ;
; 3.190  ; LCD:LCD_PORTMAP|clk_count[19]          ; LCD:LCD_PORTMAP|clk_count[20]          ; clk                  ; clk         ; 0.000        ; 0.000      ; 3.411      ;
; 3.195  ; UART:UART_PORTMAP|temp[0]              ; UART:UART_PORTMAP|temp[0]              ; clk                  ; clk         ; 0.000        ; 0.000      ; 3.416      ;
; 3.201  ; UART:UART_PORTMAP|temp[0]              ; UART:UART_PORTMAP|temp[1]              ; clk                  ; clk         ; 0.000        ; 0.000      ; 3.422      ;
; 3.202  ; UART:UART_PORTMAP|temp[0]              ; UART:UART_PORTMAP|temp[2]              ; clk                  ; clk         ; 0.000        ; 0.000      ; 3.423      ;
; 3.209  ; LCD:LCD_PORTMAP|clk_count[2]           ; LCD:LCD_PORTMAP|clk_count[3]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 3.430      ;
; 3.220  ; LCD:LCD_PORTMAP|ptr[0]                 ; LCD:LCD_PORTMAP|ptr[3]                 ; clk                  ; clk         ; 0.000        ; 0.000      ; 3.441      ;
; 3.222  ; LCD:LCD_PORTMAP|clk_count[1]           ; LCD:LCD_PORTMAP|clk_count[2]           ; clk                  ; clk         ; 0.000        ; 0.000      ; 3.443      ;
; 3.265  ; ADC:ADC_PORTMAP|cnt[6]                 ; ADC:ADC_PORTMAP|cnt[3]                 ; clk                  ; clk         ; 0.000        ; 0.000      ; 3.486      ;
; 3.272  ; ADC:ADC_PORTMAP|cnt[6]                 ; ADC:ADC_PORTMAP|cnt[2]                 ; clk                  ; clk         ; 0.000        ; 0.000      ; 3.493      ;
; 3.281  ; LCD:LCD_PORTMAP|clk_count[11]          ; LCD:LCD_PORTMAP|clk_count[13]          ; clk                  ; clk         ; 0.000        ; 0.000      ; 3.502      ;
; 3.281  ; LCD:LCD_PORTMAP|clk_count[6]           ; LCD:LCD_PORTMAP|clk_count[10]          ; clk                  ; clk         ; 0.000        ; 0.000      ; 3.502      ;
; 3.282  ; LCD:LCD_PORTMAP|clk_count[12]          ; LCD:LCD_PORTMAP|clk_count[14]          ; clk                  ; clk         ; 0.000        ; 0.000      ; 3.503      ;
; 3.298  ; LCD:LCD_PORTMAP|clk_count[16]          ; LCD:LCD_PORTMAP|clk_count[20]          ; clk                  ; clk         ; 0.000        ; 0.000      ; 3.519      ;
; 3.301  ; UART:UART_PORTMAP|index[0]             ; UART:UART_PORTMAP|index[2]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 3.522      ;
; 3.305  ; UART:UART_PORTMAP|index[0]             ; UART:UART_PORTMAP|index[3]             ; clk                  ; clk         ; 0.000        ; 0.000      ; 3.526      ;
+--------+----------------------------------------+----------------------------------------+----------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'ADC:ADC_PORTMAP|temp'                                                                                                                                           ;
+-------+------------------------------------+------------------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+----------------------+----------------------+--------------+------------+------------+
; 2.126 ; ADC:ADC_PORTMAP|wr                 ; ADC:ADC_PORTMAP|wr                 ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 2.347      ;
; 2.142 ; ADC:ADC_PORTMAP|flag               ; ADC:ADC_PORTMAP|flag               ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 2.363      ;
; 2.222 ; ADC:ADC_PORTMAP|rd                 ; ADC:ADC_PORTMAP|rd                 ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 2.443      ;
; 2.248 ; ADC:ADC_PORTMAP|start_tx           ; ADC:ADC_PORTMAP|start_tx           ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 2.469      ;
; 2.954 ; ADC:ADC_PORTMAP|flag               ; ADC:ADC_PORTMAP|start_tx           ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 3.175      ;
; 3.570 ; ADC:ADC_PORTMAP|flag               ; ADC:ADC_PORTMAP|rd                 ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 3.791      ;
; 3.588 ; ADC:ADC_PORTMAP|\process_1:cnt[6]  ; ADC:ADC_PORTMAP|\process_1:cnt[6]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 3.809      ;
; 4.388 ; ADC:ADC_PORTMAP|\process_1:cnt[16] ; ADC:ADC_PORTMAP|\process_1:cnt[16] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 4.609      ;
; 4.439 ; ADC:ADC_PORTMAP|\process_1:cnt[7]  ; ADC:ADC_PORTMAP|\process_1:cnt[7]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 4.660      ;
; 4.555 ; ADC:ADC_PORTMAP|\process_1:cnt[13] ; ADC:ADC_PORTMAP|\process_1:cnt[13] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 4.776      ;
; 4.567 ; ADC:ADC_PORTMAP|\process_1:cnt[8]  ; ADC:ADC_PORTMAP|\process_1:cnt[8]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 4.788      ;
; 4.569 ; ADC:ADC_PORTMAP|\process_1:cnt[15] ; ADC:ADC_PORTMAP|\process_1:cnt[15] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 4.790      ;
; 4.651 ; ADC:ADC_PORTMAP|\process_1:cnt[10] ; ADC:ADC_PORTMAP|\process_1:cnt[10] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 4.872      ;
; 4.684 ; ADC:ADC_PORTMAP|\process_1:cnt[18] ; ADC:ADC_PORTMAP|\process_1:cnt[5]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 4.905      ;
; 4.686 ; ADC:ADC_PORTMAP|\process_1:cnt[18] ; ADC:ADC_PORTMAP|\process_1:cnt[4]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 4.907      ;
; 4.687 ; ADC:ADC_PORTMAP|\process_1:cnt[18] ; ADC:ADC_PORTMAP|\process_1:cnt[14] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 4.908      ;
; 4.688 ; ADC:ADC_PORTMAP|\process_1:cnt[18] ; ADC:ADC_PORTMAP|\process_1:cnt[2]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 4.909      ;
; 4.688 ; ADC:ADC_PORTMAP|\process_1:cnt[18] ; ADC:ADC_PORTMAP|\process_1:cnt[9]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 4.909      ;
; 4.694 ; ADC:ADC_PORTMAP|\process_1:cnt[18] ; ADC:ADC_PORTMAP|\process_1:cnt[16] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 4.915      ;
; 4.696 ; ADC:ADC_PORTMAP|\process_1:cnt[18] ; ADC:ADC_PORTMAP|\process_1:cnt[15] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 4.917      ;
; 4.698 ; ADC:ADC_PORTMAP|\process_1:cnt[18] ; ADC:ADC_PORTMAP|\process_1:cnt[1]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 4.919      ;
; 4.699 ; ADC:ADC_PORTMAP|\process_1:cnt[18] ; ADC:ADC_PORTMAP|\process_1:cnt[10] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 4.920      ;
; 4.700 ; ADC:ADC_PORTMAP|\process_1:cnt[18] ; ADC:ADC_PORTMAP|\process_1:cnt[13] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 4.921      ;
; 4.876 ; ADC:ADC_PORTMAP|\process_1:cnt[6]  ; ADC:ADC_PORTMAP|\process_1:cnt[7]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.097      ;
; 4.894 ; ADC:ADC_PORTMAP|\process_1:cnt[9]  ; ADC:ADC_PORTMAP|\process_1:cnt[9]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.115      ;
; 4.961 ; ADC:ADC_PORTMAP|\process_1:cnt[18] ; ADC:ADC_PORTMAP|\process_1:cnt[8]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.182      ;
; 4.962 ; ADC:ADC_PORTMAP|\process_1:cnt[6]  ; ADC:ADC_PORTMAP|\process_1:cnt[8]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.183      ;
; 4.967 ; ADC:ADC_PORTMAP|\process_1:cnt[18] ; ADC:ADC_PORTMAP|\process_1:cnt[7]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.188      ;
; 4.970 ; ADC:ADC_PORTMAP|\process_1:cnt[18] ; ADC:ADC_PORTMAP|\process_1:cnt[0]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.191      ;
; 5.060 ; ADC:ADC_PORTMAP|\process_1:cnt[18] ; ADC:ADC_PORTMAP|\process_1:cnt[6]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.281      ;
; 5.085 ; ADC:ADC_PORTMAP|\process_1:cnt[18] ; ADC:ADC_PORTMAP|rd                 ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.306      ;
; 5.090 ; ADC:ADC_PORTMAP|\process_1:cnt[11] ; ADC:ADC_PORTMAP|\process_1:cnt[11] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.311      ;
; 5.100 ; ADC:ADC_PORTMAP|\process_1:cnt[0]  ; ADC:ADC_PORTMAP|\process_1:cnt[0]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.321      ;
; 5.209 ; ADC:ADC_PORTMAP|\process_1:cnt[14] ; ADC:ADC_PORTMAP|\process_1:cnt[14] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.430      ;
; 5.221 ; ADC:ADC_PORTMAP|\process_1:cnt[7]  ; ADC:ADC_PORTMAP|\process_1:cnt[8]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.442      ;
; 5.251 ; ADC:ADC_PORTMAP|\process_1:cnt[18] ; ADC:ADC_PORTMAP|\process_1:cnt[17] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.472      ;
; 5.252 ; ADC:ADC_PORTMAP|\process_1:cnt[18] ; ADC:ADC_PORTMAP|\process_1:cnt[3]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.473      ;
; 5.253 ; ADC:ADC_PORTMAP|\process_1:cnt[18] ; ADC:ADC_PORTMAP|\process_1:cnt[18] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.474      ;
; 5.311 ; ADC:ADC_PORTMAP|\process_1:cnt[18] ; ADC:ADC_PORTMAP|start_tx           ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.532      ;
; 5.320 ; ADC:ADC_PORTMAP|\process_1:cnt[9]  ; ADC:ADC_PORTMAP|\process_1:cnt[10] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.541      ;
; 5.408 ; ADC:ADC_PORTMAP|\process_1:cnt[16] ; ADC:ADC_PORTMAP|\process_1:cnt[5]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.629      ;
; 5.410 ; ADC:ADC_PORTMAP|\process_1:cnt[16] ; ADC:ADC_PORTMAP|\process_1:cnt[4]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.631      ;
; 5.411 ; ADC:ADC_PORTMAP|\process_1:cnt[16] ; ADC:ADC_PORTMAP|\process_1:cnt[14] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.632      ;
; 5.412 ; ADC:ADC_PORTMAP|\process_1:cnt[16] ; ADC:ADC_PORTMAP|\process_1:cnt[2]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.633      ;
; 5.412 ; ADC:ADC_PORTMAP|\process_1:cnt[16] ; ADC:ADC_PORTMAP|\process_1:cnt[9]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.633      ;
; 5.413 ; ADC:ADC_PORTMAP|\process_1:cnt[14] ; ADC:ADC_PORTMAP|\process_1:cnt[15] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.634      ;
; 5.414 ; ADC:ADC_PORTMAP|\process_1:cnt[15] ; ADC:ADC_PORTMAP|\process_1:cnt[16] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.635      ;
; 5.420 ; ADC:ADC_PORTMAP|\process_1:cnt[16] ; ADC:ADC_PORTMAP|\process_1:cnt[15] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.641      ;
; 5.422 ; ADC:ADC_PORTMAP|\process_1:cnt[16] ; ADC:ADC_PORTMAP|\process_1:cnt[1]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.643      ;
; 5.423 ; ADC:ADC_PORTMAP|\process_1:cnt[16] ; ADC:ADC_PORTMAP|\process_1:cnt[10] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.644      ;
; 5.424 ; ADC:ADC_PORTMAP|\process_1:cnt[16] ; ADC:ADC_PORTMAP|\process_1:cnt[13] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.645      ;
; 5.431 ; ADC:ADC_PORTMAP|\process_1:cnt[0]  ; ADC:ADC_PORTMAP|\process_1:cnt[6]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.652      ;
; 5.433 ; ADC:ADC_PORTMAP|\process_1:cnt[18] ; ADC:ADC_PORTMAP|\process_1:cnt[11] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.654      ;
; 5.438 ; ADC:ADC_PORTMAP|\process_1:cnt[12] ; ADC:ADC_PORTMAP|\process_1:cnt[12] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.659      ;
; 5.442 ; ADC:ADC_PORTMAP|\process_1:cnt[18] ; ADC:ADC_PORTMAP|\process_1:cnt[12] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.663      ;
; 5.486 ; ADC:ADC_PORTMAP|\process_1:cnt[9]  ; ADC:ADC_PORTMAP|\process_1:cnt[11] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.707      ;
; 5.499 ; ADC:ADC_PORTMAP|\process_1:cnt[5]  ; ADC:ADC_PORTMAP|\process_1:cnt[6]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.720      ;
; 5.506 ; ADC:ADC_PORTMAP|\process_1:cnt[14] ; ADC:ADC_PORTMAP|\process_1:cnt[16] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.727      ;
; 5.541 ; ADC:ADC_PORTMAP|\process_1:cnt[9]  ; ADC:ADC_PORTMAP|\process_1:cnt[13] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.762      ;
; 5.569 ; ADC:ADC_PORTMAP|\process_1:cnt[10] ; ADC:ADC_PORTMAP|\process_1:cnt[11] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.790      ;
; 5.574 ; ADC:ADC_PORTMAP|\process_1:cnt[4]  ; ADC:ADC_PORTMAP|\process_1:cnt[6]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.795      ;
; 5.576 ; ADC:ADC_PORTMAP|\process_1:cnt[17] ; ADC:ADC_PORTMAP|\process_1:cnt[17] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.797      ;
; 5.624 ; ADC:ADC_PORTMAP|\process_1:cnt[10] ; ADC:ADC_PORTMAP|\process_1:cnt[13] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.845      ;
; 5.685 ; ADC:ADC_PORTMAP|\process_1:cnt[16] ; ADC:ADC_PORTMAP|\process_1:cnt[8]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.906      ;
; 5.691 ; ADC:ADC_PORTMAP|\process_1:cnt[16] ; ADC:ADC_PORTMAP|\process_1:cnt[7]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.912      ;
; 5.694 ; ADC:ADC_PORTMAP|\process_1:cnt[16] ; ADC:ADC_PORTMAP|\process_1:cnt[0]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.915      ;
; 5.698 ; ADC:ADC_PORTMAP|\process_1:cnt[13] ; ADC:ADC_PORTMAP|\process_1:cnt[16] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.919      ;
; 5.716 ; ADC:ADC_PORTMAP|\process_1:cnt[13] ; ADC:ADC_PORTMAP|\process_1:cnt[15] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.937      ;
; 5.722 ; ADC:ADC_PORTMAP|\process_1:cnt[6]  ; ADC:ADC_PORTMAP|\process_1:cnt[16] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.943      ;
; 5.726 ; ADC:ADC_PORTMAP|\process_1:cnt[12] ; ADC:ADC_PORTMAP|\process_1:cnt[13] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.947      ;
; 5.730 ; ADC:ADC_PORTMAP|\process_1:cnt[6]  ; ADC:ADC_PORTMAP|\process_1:cnt[13] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.951      ;
; 5.738 ; ADC:ADC_PORTMAP|\process_1:cnt[15] ; ADC:ADC_PORTMAP|\process_1:cnt[5]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.959      ;
; 5.740 ; ADC:ADC_PORTMAP|\process_1:cnt[15] ; ADC:ADC_PORTMAP|\process_1:cnt[4]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.961      ;
; 5.740 ; ADC:ADC_PORTMAP|\process_1:cnt[6]  ; ADC:ADC_PORTMAP|\process_1:cnt[15] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.961      ;
; 5.741 ; ADC:ADC_PORTMAP|\process_1:cnt[15] ; ADC:ADC_PORTMAP|\process_1:cnt[14] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.962      ;
; 5.742 ; ADC:ADC_PORTMAP|\process_1:cnt[15] ; ADC:ADC_PORTMAP|\process_1:cnt[2]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.963      ;
; 5.742 ; ADC:ADC_PORTMAP|\process_1:cnt[15] ; ADC:ADC_PORTMAP|\process_1:cnt[9]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.963      ;
; 5.743 ; ADC:ADC_PORTMAP|\process_1:cnt[16] ; ADC:ADC_PORTMAP|\process_1:cnt[12] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.964      ;
; 5.752 ; ADC:ADC_PORTMAP|\process_1:cnt[15] ; ADC:ADC_PORTMAP|\process_1:cnt[1]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.973      ;
; 5.753 ; ADC:ADC_PORTMAP|\process_1:cnt[15] ; ADC:ADC_PORTMAP|\process_1:cnt[10] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.974      ;
; 5.754 ; ADC:ADC_PORTMAP|\process_1:cnt[15] ; ADC:ADC_PORTMAP|\process_1:cnt[13] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.975      ;
; 5.758 ; ADC:ADC_PORTMAP|\process_1:cnt[16] ; ADC:ADC_PORTMAP|\process_1:cnt[17] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 5.979      ;
; 5.782 ; ADC:ADC_PORTMAP|\process_1:cnt[5]  ; ADC:ADC_PORTMAP|\process_1:cnt[5]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 6.003      ;
; 5.784 ; ADC:ADC_PORTMAP|\process_1:cnt[16] ; ADC:ADC_PORTMAP|\process_1:cnt[6]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 6.005      ;
; 5.793 ; ADC:ADC_PORTMAP|\process_1:cnt[2]  ; ADC:ADC_PORTMAP|\process_1:cnt[2]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 6.014      ;
; 5.800 ; ADC:ADC_PORTMAP|\process_1:cnt[13] ; ADC:ADC_PORTMAP|\process_1:cnt[5]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 6.021      ;
; 5.802 ; ADC:ADC_PORTMAP|\process_1:cnt[13] ; ADC:ADC_PORTMAP|\process_1:cnt[4]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 6.023      ;
; 5.803 ; ADC:ADC_PORTMAP|\process_1:cnt[13] ; ADC:ADC_PORTMAP|\process_1:cnt[14] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 6.024      ;
; 5.804 ; ADC:ADC_PORTMAP|\process_1:cnt[13] ; ADC:ADC_PORTMAP|\process_1:cnt[2]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 6.025      ;
; 5.804 ; ADC:ADC_PORTMAP|\process_1:cnt[13] ; ADC:ADC_PORTMAP|\process_1:cnt[9]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 6.025      ;
; 5.809 ; ADC:ADC_PORTMAP|\process_1:cnt[16] ; ADC:ADC_PORTMAP|rd                 ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 6.030      ;
; 5.814 ; ADC:ADC_PORTMAP|\process_1:cnt[13] ; ADC:ADC_PORTMAP|\process_1:cnt[1]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 6.035      ;
; 5.815 ; ADC:ADC_PORTMAP|\process_1:cnt[13] ; ADC:ADC_PORTMAP|\process_1:cnt[10] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 6.036      ;
; 5.824 ; ADC:ADC_PORTMAP|\process_1:cnt[6]  ; ADC:ADC_PORTMAP|\process_1:cnt[5]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 6.045      ;
; 5.826 ; ADC:ADC_PORTMAP|\process_1:cnt[6]  ; ADC:ADC_PORTMAP|\process_1:cnt[4]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 6.047      ;
; 5.827 ; ADC:ADC_PORTMAP|\process_1:cnt[6]  ; ADC:ADC_PORTMAP|\process_1:cnt[14] ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 6.048      ;
; 5.828 ; ADC:ADC_PORTMAP|\process_1:cnt[3]  ; ADC:ADC_PORTMAP|\process_1:cnt[6]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 6.049      ;
; 5.828 ; ADC:ADC_PORTMAP|\process_1:cnt[6]  ; ADC:ADC_PORTMAP|\process_1:cnt[2]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 6.049      ;
; 5.828 ; ADC:ADC_PORTMAP|\process_1:cnt[6]  ; ADC:ADC_PORTMAP|\process_1:cnt[9]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 6.049      ;
; 5.830 ; ADC:ADC_PORTMAP|\process_1:cnt[14] ; ADC:ADC_PORTMAP|\process_1:cnt[5]  ; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 0.000        ; 0.000      ; 6.051      ;
+-------+------------------------------------+------------------------------------+----------------------+----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'clk'                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; clk   ; Rise       ; clk                                ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ADC:ADC_PORTMAP|cnt[0]             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ADC:ADC_PORTMAP|cnt[0]             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ADC:ADC_PORTMAP|cnt[1]             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ADC:ADC_PORTMAP|cnt[1]             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ADC:ADC_PORTMAP|cnt[2]             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ADC:ADC_PORTMAP|cnt[2]             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ADC:ADC_PORTMAP|cnt[3]             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ADC:ADC_PORTMAP|cnt[3]             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ADC:ADC_PORTMAP|cnt[4]             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ADC:ADC_PORTMAP|cnt[4]             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ADC:ADC_PORTMAP|cnt[5]             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ADC:ADC_PORTMAP|cnt[5]             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ADC:ADC_PORTMAP|cnt[6]             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ADC:ADC_PORTMAP|cnt[6]             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; ADC:ADC_PORTMAP|temp               ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; ADC:ADC_PORTMAP|temp               ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[0]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[0]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[10]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[10]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[11]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[11]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[12]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[12]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[13]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[13]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[14]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[14]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[15]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[15]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[16]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[16]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[17]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[17]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[18]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[18]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[19]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[19]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[1]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[1]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[20]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[20]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[21]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[21]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[2]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[2]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[3]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[3]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[4]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[4]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[5]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[5]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[6]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[6]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[7]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[7]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[8]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[8]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[9]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|clk_count[9]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|data_to_display[0] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|data_to_display[0] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|data_to_display[1] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|data_to_display[1] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|data_to_display[2] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|data_to_display[2] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|data_to_display[3] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|data_to_display[3] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|data_to_display[4] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|data_to_display[4] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|data_to_display[5] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|data_to_display[5] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|data_to_display[6] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|data_to_display[6] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|data_to_display[7] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|data_to_display[7] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|lcd_en             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|lcd_en             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|lcd_rs             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|lcd_rs             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|ptr[0]             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|ptr[0]             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|ptr[1]             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|ptr[1]             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|ptr[2]             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|ptr[2]             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|ptr[3]             ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|ptr[3]             ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|state.lcd_display  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|state.lcd_display  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|state.lcd_init     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|state.lcd_init     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; LCD:LCD_PORTMAP|state.lcd_power_up ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; LCD:LCD_PORTMAP|state.lcd_power_up ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UART:UART_PORTMAP|TX               ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UART:UART_PORTMAP|TX               ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UART:UART_PORTMAP|cnt[0]           ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; UART:UART_PORTMAP|cnt[0]           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; UART:UART_PORTMAP|cnt[1]           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'ADC:ADC_PORTMAP|temp'                                                                                       ;
+-------+--------------+----------------+------------------+----------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+----------------------+------------+------------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC:ADC_PORTMAP|\process_1:cnt[0]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC:ADC_PORTMAP|\process_1:cnt[0]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC:ADC_PORTMAP|\process_1:cnt[10] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC:ADC_PORTMAP|\process_1:cnt[10] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC:ADC_PORTMAP|\process_1:cnt[11] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC:ADC_PORTMAP|\process_1:cnt[11] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC:ADC_PORTMAP|\process_1:cnt[12] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC:ADC_PORTMAP|\process_1:cnt[12] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC:ADC_PORTMAP|\process_1:cnt[13] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC:ADC_PORTMAP|\process_1:cnt[13] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC:ADC_PORTMAP|\process_1:cnt[14] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC:ADC_PORTMAP|\process_1:cnt[14] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC:ADC_PORTMAP|\process_1:cnt[15] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC:ADC_PORTMAP|\process_1:cnt[15] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC:ADC_PORTMAP|\process_1:cnt[16] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC:ADC_PORTMAP|\process_1:cnt[16] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC:ADC_PORTMAP|\process_1:cnt[17] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC:ADC_PORTMAP|\process_1:cnt[17] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC:ADC_PORTMAP|\process_1:cnt[18] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC:ADC_PORTMAP|\process_1:cnt[18] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC:ADC_PORTMAP|\process_1:cnt[1]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC:ADC_PORTMAP|\process_1:cnt[1]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC:ADC_PORTMAP|\process_1:cnt[2]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC:ADC_PORTMAP|\process_1:cnt[2]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC:ADC_PORTMAP|\process_1:cnt[3]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC:ADC_PORTMAP|\process_1:cnt[3]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC:ADC_PORTMAP|\process_1:cnt[4]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC:ADC_PORTMAP|\process_1:cnt[4]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC:ADC_PORTMAP|\process_1:cnt[5]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC:ADC_PORTMAP|\process_1:cnt[5]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC:ADC_PORTMAP|\process_1:cnt[6]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC:ADC_PORTMAP|\process_1:cnt[6]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC:ADC_PORTMAP|\process_1:cnt[7]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC:ADC_PORTMAP|\process_1:cnt[7]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC:ADC_PORTMAP|\process_1:cnt[8]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC:ADC_PORTMAP|\process_1:cnt[8]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC:ADC_PORTMAP|\process_1:cnt[9]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC:ADC_PORTMAP|\process_1:cnt[9]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC:ADC_PORTMAP|flag               ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC:ADC_PORTMAP|flag               ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC:ADC_PORTMAP|rd                 ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC:ADC_PORTMAP|rd                 ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC:ADC_PORTMAP|start_tx           ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC:ADC_PORTMAP|start_tx           ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC:ADC_PORTMAP|wr                 ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC:ADC_PORTMAP|wr                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC_PORTMAP|\process_1:cnt[0]|clk  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC_PORTMAP|\process_1:cnt[0]|clk  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC_PORTMAP|\process_1:cnt[10]|clk ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC_PORTMAP|\process_1:cnt[10]|clk ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC_PORTMAP|\process_1:cnt[11]|clk ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC_PORTMAP|\process_1:cnt[11]|clk ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC_PORTMAP|\process_1:cnt[12]|clk ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC_PORTMAP|\process_1:cnt[12]|clk ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC_PORTMAP|\process_1:cnt[13]|clk ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC_PORTMAP|\process_1:cnt[13]|clk ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC_PORTMAP|\process_1:cnt[14]|clk ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC_PORTMAP|\process_1:cnt[14]|clk ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC_PORTMAP|\process_1:cnt[15]|clk ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC_PORTMAP|\process_1:cnt[15]|clk ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC_PORTMAP|\process_1:cnt[16]|clk ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC_PORTMAP|\process_1:cnt[16]|clk ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC_PORTMAP|\process_1:cnt[17]|clk ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC_PORTMAP|\process_1:cnt[17]|clk ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC_PORTMAP|\process_1:cnt[18]|clk ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC_PORTMAP|\process_1:cnt[18]|clk ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC_PORTMAP|\process_1:cnt[1]|clk  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC_PORTMAP|\process_1:cnt[1]|clk  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC_PORTMAP|\process_1:cnt[2]|clk  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC_PORTMAP|\process_1:cnt[2]|clk  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC_PORTMAP|\process_1:cnt[3]|clk  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC_PORTMAP|\process_1:cnt[3]|clk  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC_PORTMAP|\process_1:cnt[4]|clk  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC_PORTMAP|\process_1:cnt[4]|clk  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC_PORTMAP|\process_1:cnt[5]|clk  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC_PORTMAP|\process_1:cnt[5]|clk  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC_PORTMAP|\process_1:cnt[6]|clk  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC_PORTMAP|\process_1:cnt[6]|clk  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC_PORTMAP|\process_1:cnt[7]|clk  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC_PORTMAP|\process_1:cnt[7]|clk  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC_PORTMAP|\process_1:cnt[8]|clk  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC_PORTMAP|\process_1:cnt[8]|clk  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC_PORTMAP|\process_1:cnt[9]|clk  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC_PORTMAP|\process_1:cnt[9]|clk  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC_PORTMAP|flag|clk               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC_PORTMAP|flag|clk               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC_PORTMAP|rd|clk                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC_PORTMAP|rd|clk                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC_PORTMAP|start_tx|clk           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC_PORTMAP|start_tx|clk           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC_PORTMAP|temp|regout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC_PORTMAP|temp|regout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC_PORTMAP|wr|clk                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ADC:ADC_PORTMAP|temp ; Rise       ; ADC_PORTMAP|wr|clk                 ;
+-------+--------------+----------------+------------------+----------------------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------+
; Setup Times                                                                               ;
+--------------+----------------------+--------+--------+------------+----------------------+
; Data Port    ; Clock Port           ; Rise   ; Fall   ; Clock Edge ; Clock Reference      ;
+--------------+----------------------+--------+--------+------------+----------------------+
; intr         ; ADC:ADC_PORTMAP|temp ; 3.784  ; 3.784  ; Rise       ; ADC:ADC_PORTMAP|temp ;
; data_adc[*]  ; clk                  ; 19.734 ; 19.734 ; Rise       ; clk                  ;
;  data_adc[0] ; clk                  ; 8.595  ; 8.595  ; Rise       ; clk                  ;
;  data_adc[1] ; clk                  ; 11.591 ; 11.591 ; Rise       ; clk                  ;
;  data_adc[2] ; clk                  ; 14.103 ; 14.103 ; Rise       ; clk                  ;
;  data_adc[3] ; clk                  ; 16.097 ; 16.097 ; Rise       ; clk                  ;
;  data_adc[4] ; clk                  ; 19.734 ; 19.734 ; Rise       ; clk                  ;
;  data_adc[5] ; clk                  ; 19.557 ; 19.557 ; Rise       ; clk                  ;
;  data_adc[6] ; clk                  ; 19.054 ; 19.054 ; Rise       ; clk                  ;
;  data_adc[7] ; clk                  ; 19.403 ; 19.403 ; Rise       ; clk                  ;
+--------------+----------------------+--------+--------+------------+----------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+--------------+----------------------+--------+--------+------------+----------------------+
; Data Port    ; Clock Port           ; Rise   ; Fall   ; Clock Edge ; Clock Reference      ;
+--------------+----------------------+--------+--------+------------+----------------------+
; intr         ; ADC:ADC_PORTMAP|temp ; -2.614 ; -2.614 ; Rise       ; ADC:ADC_PORTMAP|temp ;
; data_adc[*]  ; clk                  ; -5.559 ; -5.559 ; Rise       ; clk                  ;
;  data_adc[0] ; clk                  ; -6.479 ; -6.479 ; Rise       ; clk                  ;
;  data_adc[1] ; clk                  ; -5.559 ; -5.559 ; Rise       ; clk                  ;
;  data_adc[2] ; clk                  ; -7.351 ; -7.351 ; Rise       ; clk                  ;
;  data_adc[3] ; clk                  ; -8.482 ; -8.482 ; Rise       ; clk                  ;
;  data_adc[4] ; clk                  ; -7.566 ; -7.566 ; Rise       ; clk                  ;
;  data_adc[5] ; clk                  ; -6.672 ; -6.672 ; Rise       ; clk                  ;
;  data_adc[6] ; clk                  ; -6.347 ; -6.347 ; Rise       ; clk                  ;
;  data_adc[7] ; clk                  ; -5.736 ; -5.736 ; Rise       ; clk                  ;
+--------------+----------------------+--------+--------+------------+----------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+---------------------+----------------------+-------+-------+------------+----------------------+
; Data Port           ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference      ;
+---------------------+----------------------+-------+-------+------------+----------------------+
; clk_adc             ; ADC:ADC_PORTMAP|temp ; 3.777 ;       ; Rise       ; ADC:ADC_PORTMAP|temp ;
; rd                  ; ADC:ADC_PORTMAP|temp ; 9.151 ; 9.151 ; Rise       ; ADC:ADC_PORTMAP|temp ;
; wr                  ; ADC:ADC_PORTMAP|temp ; 9.015 ; 9.015 ; Rise       ; ADC:ADC_PORTMAP|temp ;
; clk_adc             ; ADC:ADC_PORTMAP|temp ;       ; 3.777 ; Fall       ; ADC:ADC_PORTMAP|temp ;
; TX                  ; clk                  ; 6.814 ; 6.814 ; Rise       ; clk                  ;
; data_to_display[*]  ; clk                  ; 8.025 ; 8.025 ; Rise       ; clk                  ;
;  data_to_display[0] ; clk                  ; 7.987 ; 7.987 ; Rise       ; clk                  ;
;  data_to_display[1] ; clk                  ; 7.899 ; 7.899 ; Rise       ; clk                  ;
;  data_to_display[2] ; clk                  ; 7.994 ; 7.994 ; Rise       ; clk                  ;
;  data_to_display[3] ; clk                  ; 6.820 ; 6.820 ; Rise       ; clk                  ;
;  data_to_display[4] ; clk                  ; 7.973 ; 7.973 ; Rise       ; clk                  ;
;  data_to_display[5] ; clk                  ; 7.988 ; 7.988 ; Rise       ; clk                  ;
;  data_to_display[6] ; clk                  ; 8.025 ; 8.025 ; Rise       ; clk                  ;
;  data_to_display[7] ; clk                  ; 7.444 ; 7.444 ; Rise       ; clk                  ;
; lcd_en              ; clk                  ; 8.033 ; 8.033 ; Rise       ; clk                  ;
; lcd_rs              ; clk                  ; 6.813 ; 6.813 ; Rise       ; clk                  ;
+---------------------+----------------------+-------+-------+------------+----------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+---------------------+----------------------+-------+-------+------------+----------------------+
; Data Port           ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference      ;
+---------------------+----------------------+-------+-------+------------+----------------------+
; clk_adc             ; ADC:ADC_PORTMAP|temp ; 3.777 ;       ; Rise       ; ADC:ADC_PORTMAP|temp ;
; rd                  ; ADC:ADC_PORTMAP|temp ; 9.151 ; 9.151 ; Rise       ; ADC:ADC_PORTMAP|temp ;
; wr                  ; ADC:ADC_PORTMAP|temp ; 9.015 ; 9.015 ; Rise       ; ADC:ADC_PORTMAP|temp ;
; clk_adc             ; ADC:ADC_PORTMAP|temp ;       ; 3.777 ; Fall       ; ADC:ADC_PORTMAP|temp ;
; TX                  ; clk                  ; 6.814 ; 6.814 ; Rise       ; clk                  ;
; data_to_display[*]  ; clk                  ; 6.820 ; 6.820 ; Rise       ; clk                  ;
;  data_to_display[0] ; clk                  ; 7.987 ; 7.987 ; Rise       ; clk                  ;
;  data_to_display[1] ; clk                  ; 7.899 ; 7.899 ; Rise       ; clk                  ;
;  data_to_display[2] ; clk                  ; 7.994 ; 7.994 ; Rise       ; clk                  ;
;  data_to_display[3] ; clk                  ; 6.820 ; 6.820 ; Rise       ; clk                  ;
;  data_to_display[4] ; clk                  ; 7.973 ; 7.973 ; Rise       ; clk                  ;
;  data_to_display[5] ; clk                  ; 7.988 ; 7.988 ; Rise       ; clk                  ;
;  data_to_display[6] ; clk                  ; 8.025 ; 8.025 ; Rise       ; clk                  ;
;  data_to_display[7] ; clk                  ; 7.444 ; 7.444 ; Rise       ; clk                  ;
; lcd_en              ; clk                  ; 8.033 ; 8.033 ; Rise       ; clk                  ;
; lcd_rs              ; clk                  ; 6.813 ; 6.813 ; Rise       ; clk                  ;
+---------------------+----------------------+-------+-------+------------+----------------------+


+-----------------------------------------------------------------------------------------+
; Setup Transfers                                                                         ;
+----------------------+----------------------+----------+----------+----------+----------+
; From Clock           ; To Clock             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------+----------------------+----------+----------+----------+----------+
; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 8394     ; 0        ; 0        ; 0        ;
; ADC:ADC_PORTMAP|temp ; clk                  ; 5        ; 1        ; 0        ; 0        ;
; clk                  ; clk                  ; 5260     ; 0        ; 0        ; 0        ;
+----------------------+----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Hold Transfers                                                                          ;
+----------------------+----------------------+----------+----------+----------+----------+
; From Clock           ; To Clock             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------+----------------------+----------+----------+----------+----------+
; ADC:ADC_PORTMAP|temp ; ADC:ADC_PORTMAP|temp ; 8394     ; 0        ; 0        ; 0        ;
; ADC:ADC_PORTMAP|temp ; clk                  ; 5        ; 1        ; 0        ; 0        ;
; clk                  ; clk                  ; 5260     ; 0        ; 0        ; 0        ;
+----------------------+----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 40    ; 40   ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 14    ; 14   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Jun 29 20:37:20 2023
Info: Command: quartus_sta Project_Main -c Project_Main
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Project_Main.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name ADC:ADC_PORTMAP|temp ADC:ADC_PORTMAP|temp
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -11.302
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -11.302      -610.080 clk 
    Info (332119):   -11.057      -246.159 ADC:ADC_PORTMAP|temp 
Info (332146): Worst-case hold slack is -1.825
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.825        -1.825 clk 
    Info (332119):     2.126         0.000 ADC:ADC_PORTMAP|temp 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.289        -2.289 clk 
    Info (332119):     0.234         0.000 ADC:ADC_PORTMAP|temp 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4517 megabytes
    Info: Processing ended: Thu Jun 29 20:37:21 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


