# **工作概述**

学习了CMU14-455数据库系统导论课程  
参考野火Xilinx-Artix7升腾开发板的官方教程以及视频，学习了Vivado开发软件的基本用法，了解了Verilog的语法  
协助了csd中关于axi_dma的部分，整理了dma与其他部分的连线情况以及axi_dma的功能和使用过程  
参与了华为的第一届全国大学生存储技术竞赛，学习了EVENODD纠错码，了解了关于EVENODD纠错码的改良版本STAR+码，学习了利用异步I/O进行文件访问  
学习了RocksDB的基本知识，开始阅读RocksDB的源码  
阅读论文并对阅读内容进行整理  

# **工作内容展示**

**关于axi_dma部分**  
理清了各个部分的接口对应以及相关功能

![1](https://img-blog.csdnimg.cn/0c20560c66d9492889fc0133cbde76f4.png#pic_center)


整理了大致数据传输过程  

![2](https://img-blog.csdnimg.cn/e2b77d639463499db0a705d255947531.png#pic_center)


整理了数个不同编号的axi_dma所担负的职责  
具体结论在后续的讨论过程中经过多次改进

**关于华为的竞赛**  
在最开始还未完全了解赛题要求时，阅读并整理了关于STAR+码的知识，后续由于该码所做的修改不符合赛题要求而作罢  
主要负责了其中的第二个功能，修复部分  
在修改代码过程中协助修改了一些bug  
在最后的优化过程中给代码添加了异步I/O，使用的是aio  

**关于RocksDB的学习**  
大致了解了RocksDB的知识，了解其优势和来源，明白它是在LevelDB基础上改良的  
阅读RocksDB的源码，基本完成了关于cache部分中的lru_cache相关内容的阅读  

![3](https://img-blog.csdnimg.cn/0f0eb6abdf6040a38ec6ccd134fd3ca6.png#pic_center)


并且依据LevelDB的情况，参照RocksDB的代码，初步整理了cache中的各个类的继承情况

![4](https://img-blog.csdnimg.cn/8467f7e3f63b4089a1cb18d6dfea4dd7.png#pic_center)



# **后续计划**

后续会继续看RocksDB的代码，看源码的同时也寻找网上的教程   
继续参照FPGA开发板官方的教程学习FPGA开发  
继续阅读论文 