<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
    <tool name="main"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(320,150)" to="(320,260)"/>
    <wire from="(180,330)" to="(340,330)"/>
    <wire from="(400,430)" to="(470,430)"/>
    <wire from="(160,190)" to="(160,350)"/>
    <wire from="(470,260)" to="(470,430)"/>
    <wire from="(440,170)" to="(440,220)"/>
    <wire from="(110,150)" to="(110,420)"/>
    <wire from="(70,190)" to="(160,190)"/>
    <wire from="(430,230)" to="(430,270)"/>
    <wire from="(180,150)" to="(180,330)"/>
    <wire from="(470,260)" to="(480,260)"/>
    <wire from="(310,170)" to="(360,170)"/>
    <wire from="(220,170)" to="(260,170)"/>
    <wire from="(420,170)" to="(440,170)"/>
    <wire from="(310,170)" to="(310,340)"/>
    <wire from="(200,280)" to="(340,280)"/>
    <wire from="(290,450)" to="(340,450)"/>
    <wire from="(160,350)" to="(340,350)"/>
    <wire from="(400,350)" to="(450,350)"/>
    <wire from="(160,190)" to="(200,190)"/>
    <wire from="(180,150)" to="(260,150)"/>
    <wire from="(90,430)" to="(340,430)"/>
    <wire from="(440,220)" to="(480,220)"/>
    <wire from="(220,270)" to="(340,270)"/>
    <wire from="(290,150)" to="(320,150)"/>
    <wire from="(110,150)" to="(180,150)"/>
    <wire from="(540,240)" to="(580,240)"/>
    <wire from="(90,170)" to="(220,170)"/>
    <wire from="(70,450)" to="(260,450)"/>
    <wire from="(90,170)" to="(90,430)"/>
    <wire from="(70,190)" to="(70,450)"/>
    <wire from="(60,150)" to="(110,150)"/>
    <wire from="(200,190)" to="(360,190)"/>
    <wire from="(400,270)" to="(430,270)"/>
    <wire from="(110,420)" to="(340,420)"/>
    <wire from="(310,340)" to="(340,340)"/>
    <wire from="(60,170)" to="(90,170)"/>
    <wire from="(200,190)" to="(200,280)"/>
    <wire from="(220,170)" to="(220,270)"/>
    <wire from="(290,170)" to="(310,170)"/>
    <wire from="(60,190)" to="(70,190)"/>
    <wire from="(320,150)" to="(360,150)"/>
    <wire from="(430,230)" to="(480,230)"/>
    <wire from="(450,240)" to="(450,350)"/>
    <wire from="(320,260)" to="(340,260)"/>
    <wire from="(450,240)" to="(480,240)"/>
    <comp lib="0" loc="(580,240)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="6" loc="(12,147)" name="Text">
      <a name="text" val="x1"/>
    </comp>
    <comp lib="1" loc="(400,350)" name="NAND Gate"/>
    <comp lib="1" loc="(290,150)" name="NOT Gate"/>
    <comp lib="1" loc="(400,270)" name="NAND Gate"/>
    <comp lib="0" loc="(60,190)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="6" loc="(11,171)" name="Text">
      <a name="text" val="x2"/>
    </comp>
    <comp lib="0" loc="(60,170)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(540,240)" name="NAND Gate"/>
    <comp lib="1" loc="(290,170)" name="NOT Gate"/>
    <comp lib="0" loc="(60,150)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(290,450)" name="NOT Gate"/>
    <comp lib="1" loc="(420,170)" name="NAND Gate"/>
    <comp lib="6" loc="(12,194)" name="Text">
      <a name="text" val="x3"/>
    </comp>
    <comp lib="1" loc="(400,430)" name="NAND Gate"/>
  </circuit>
</project>
