module tb_top_module;

    // Señales de entrada
    logic clk;
    logic rst;
    logic [1:0] alu_a;
    logic [1:0] alu_b;
    logic [1:0] alu_op;
    
    // Señales de salida
    logic motor_pwm;

    // Instancia del top module
    top_module dut (
        .clk(clk),
        .rst(rst),
        .alu_a(alu_a),
        .alu_b(alu_b),
        .alu_op(alu_op),
        .motor_pwm(motor_pwm)
    );

    // Generación del reloj
    always #5 clk = ~clk; // Reloj con periodo de 10 unidades de tiempo

    // Testbench
    initial begin
        // Inicialización de señales
        clk = 0;
        rst = 0;
        alu_a = 2'b00;
        alu_b = 2'b00;
        alu_op = 2'b00;

        // Reset del sistema
        #10 rst = 1;
        #10 rst = 0;

        // Caso de prueba 1: Suma (00) con a = 2, b = 1
        alu_a = 2'b10; 
        alu_b = 2'b01; 
        alu_op = 2'b00; // Suma
        #20;
        $display("ALU Operation: SUM, ALU result: %b, Motor speed: %b", alu_a + alu_b, dut.pwm_inst.motor_speed);

        // Caso de prueba 2: Resta (01) con a = 3, b = 1
        alu_a = 2'b11; 
        alu_b = 2'b01; 
        alu_op = 2'b01; // Resta
        #20;
        $display("ALU Operation: SUBTRACT, ALU result: %b, Motor speed: %b", alu_a - alu_b, dut.pwm_inst.motor_speed);

        // Caso de prueba 3: AND (10) con a = 3, b = 2
        alu_a = 2'b11; 
        alu_b = 2'b10; 
        alu_op = 2'b10; // AND
        #20;
        $display("ALU Operation: AND, ALU result: %b, Motor speed: %b", alu_a & alu_b, dut.pwm_inst.motor_speed);

        // Caso de prueba 4: OR (11) con a = 1, b = 2
        alu_a = 2'b01; 
        alu_b = 2'b10; 
        alu_op = 2'b11; // OR
        #20;
        $display("ALU Operation: OR, ALU result: %b, Motor speed: %b", alu_a | alu_b, dut.pwm_inst.motor_speed);

        // Finalizar simulación
        #100 $finish;
    end

endmodule
