---
title: 08.verilog HDL组合电路之数字加法器
date: 2025-08-06 10:51:00
permalink: /pages/Verilog_08/
---

# **数字加法器：半加器与全加器**

## **1. 半加器（Half Adder）**

**功能**：计算两个1位二进制数的和（sum）和进位（carry）。

### **真值表**

| A    | B    | sum  | carry |
| :--- | :--- | :--- | :---- |
| 0    | 0    | 0    | 0     |
| 0    | 1    | 1    | 0     |
| 1    | 0    | 1    | 0     |
| 1    | 1    | 0    | 1     |

### **逻辑表达式**

- **sum = A ⊕ B**（异或）
- **carry = A & B**（与）

### **Verilog代码**

```verilog
module half_adder (
    input A, B,
    output sum, carry
);
    assign sum = A ^ B;   // 异或
    assign carry = A & B; // 与
endmodule
```

------

## **2. 全加器（Full Adder）**

**功能**：计算两个1位二进制数的和（sum）和进位（carry），并考虑来自低位的进位（c_in）。

### **真值表**

| A    | B    | c_in | sum  | c_out |
| :--- | :--- | :--- | :--- | :---- |
| 0    | 0    | 0    | 0    | 0     |
| 0    | 0    | 1    | 1    | 0     |
| 0    | 1    | 0    | 1    | 0     |
| 0    | 1    | 1    | 0    | 1     |
| 1    | 0    | 0    | 1    | 0     |
| 1    | 0    | 1    | 0    | 1     |
| 1    | 1    | 0    | 0    | 1     |
| 1    | 1    | 1    | 1    | 1     |

### **逻辑表达式**

- **sum = A ⊕ B ⊕ c_in**
- **c_out = (A & B) | ((A ⊕ B) & c_in)**

### **Verilog代码**

```verilog
module full_adder (
    input A, B, c_in,
    output sum, c_out
);
    assign sum = A ^ B ^ c_in;
    assign c_out = (A & B) | ((A ^ B) & c_in);
endmodule
```

