\begin{abstract}
	Στην παρούσα εργασία περιγράφεται σε Verilog ένας πυρήνας RISC-V περιορισμένων λειτουργιών βάσει του RV32I ISA. Στο πρώτο σκέλος περιγράφεται μία μονάδα αριθμητικών και λογικών πράξεων (ALU) η οποία, στο δεύτερο σκέλος, χρησιμοποιείται για την υλοποίηση μίας αριθμομηχανής. Στο τρίτο σκέλος, σχεδιάζεται το αρχείο καταχωρητών της αρχιτεκτονικής. Στο τέταρτο στάδιο, περιγράφεται το data path εντός του επεξεργαστή και τέλος, στο πέμπτο τμήμα, περιγράφεται η μονάδα ελέγχου και προσομοιώνεται η λειτουργία του επεξεργαστή. Η μεταγλώττιση του κώδικα πραγματοποιήθηκε χρήσει του Icarus Verilog\footnote{Github repository: \url{https://github.com/steveicarus/iverilog}} και τα waveforms παρήχθησαν με το λογισμικό GTKWave\footnote{Github repository: \url{https://github.com/gtkwave/gtkwave}}.
\end{abstract}