---
date: 2024-09-02 18:00
aliases: 
tags: 
publish: "true"
---
>[! info]
>《数字集成电路》第 6 章
>

## 静态 CMOS 逻辑电路

每个时间点，门的输出都是连接在 $V_{DD}$ 或者 $V_{SS}$。电路的输出结果只和逻辑电路本身结构有关（不考虑开关期间的瞬态效应）。



