\input{../Informe/Header.tex}

\begin{document}
\subsection{Introducción}

En esta sección se procedió a realizar el análisis de dos compuertas lógicas de distintas tecnologías, las cuales que consisten en una compuerta AND de tecnología TTL y una compuerta OR CMOS, conectadas de la siguiente forma

\begin{figure}[h]
    \centering
    \includegraphics{ImagenesEjercicio5/pend.jpg}
    \caption{circuitos al vacio}
\end{figure}

\subsection{Análisis compuerta AND Open Gate}

Para realizar este análisis se utilizó una de las 4 compuertas que brinda el integrado \href{http://www.ti.com/lit/ds/symlink/sn74s08.pdf}{SN74S08}. Como es una compuerta AND, y una de sus entradas ya esta conectada a $V_{CC}$, la señal de salida dependerá solo del valor que tenga la señal en esa sola entrada. Ahora, dejando al vació esa entrada, se puede observar una tensión continua de valor aproximada $1.45 V$ que corresponde al rango de valores que la compuerta considera como indeterminados obteniendose asi a la salida un 1 lógico. Esto ocurre debido a que se esta dejando al vacío el emisor del transistor al que le corresponde esa entrada, por lo tanto dicho transistor se encuentra al corte, lo que hace que a la salida siempre se vea dicho valor.

\subsection{Análisis compuerta OR Open Gate}

De forma análoga al caso anterior, se utilizó una de las compuertas lógicas que brinda el integrado \href{http://www.ti.com/lit/ds/symlink/cd4071b.pdf}{CD4071}, pero en este cas,o se conecto uno de sus pines de entrada a $GND$, dejando el otro abierto. Es así que el valor que se ve a la salida depende únicamente del valor de la entrada que se dejó abierta. Como esta compuerta es de tecnológia MOS a su entrada esta el GATE de un transistor de este tipo y debido la gran impedancia de entrada que poseen actuán como antena lo que las hace mas susceptibles a cualquier señal de ruido que se encuentre presente. Teóricamente Si dicha señal de ruido llegará a poseer una tensión lo suficientemente alta como para superar la $V_{TH}$ del transistor ocasionaría que este se active y produzca una oscilación a la salida de la compuerta. Las distintas pruebas realizadas para poder observar este fenómeno resultarón inconclusas ya que ni dejando al vacio completamente la entrada ni tocandola con la mano se alcanzó una señal de ruido lo suficientemente grande para que ocasionará dicho fenómeno.

\begin{center}
	\huge{\textcolor{red}{\textbf{Alta impedancia...}}}
\end{center}


\subsection{Análisis ambas compuertas conectadas entre si}

Luego, se conecto los circuitos de la siguienta manera:
\begin{figure}[h]
    \centering
    \includegraphics{ImagenesEjercicio5/pend.jpg}
    \caption{Conexión de la AND con la OR.}
\end{figure}

La salida de este, por lo analizado en los anteriormente, solo depende de la señal de entrada que se utiliza. Analizando las hojas de datos de ambos integrados y utilizando una alimentación $V_{DD}= 4.5 \ V$, se obtiene que la tensión mínima de la salida en estado alto es $V_{OH}=2.5 \ V$, la cual cae en el rango de valores indeterminados para la OR, siendo esta $V_{IL}= 3.15 \ V$ en el peor de los casos. Es así que se puede ocasionar que, a pesar de que la salida de la AND sea HIGH, en la salida total del circuito se vea un 0 lógico.

\subsection{Solución al problema}

Una solución al problema mencionado anteriormente se basa en utilizar un circuito llamado Level Shifter, el cual se puede fabricar utilizando un transistor PNP y un par de resistencias. Este circuito toma la salida de la primer compuerta y, en el caso de que está sea HIGH, lleva dicho valor a un nivel de tensión más alto para que así la compuerta siguiente pueda tomar correctamente el valor que debe recibir. Dicha solución se implemento al circuito anterior y se pudo solucionar el problema.

\begin{figure}[h]
    \centering
    \includegraphics{ImagenesEjercicio5/pend.jpg}
    \caption{Implementación del level shifter}
\end{figure}

\end{document}