TimeQuest Timing Analyzer report for rx_module_demo
Mon May 04 22:06:49 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK'
 12. Slow Model Hold: 'CLK'
 13. Slow Model Minimum Pulse Width: 'CLK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'CLK'
 24. Fast Model Hold: 'CLK'
 25. Fast Model Minimum Pulse Width: 'CLK'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; rx_module_demo                                                     ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C5Q208C8                                                        ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 223.56 MHz ; 223.56 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -3.473 ; -64.906       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.499 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.941 ; -44.977               ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                                                  ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.473 ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.512      ;
; -3.473 ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.512      ;
; -3.444 ; rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.483      ;
; -3.444 ; rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.483      ;
; -3.408 ; rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.447      ;
; -3.408 ; rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.447      ;
; -3.257 ; rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.296      ;
; -3.257 ; rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.296      ;
; -3.239 ; rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.278      ;
; -3.239 ; rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.278      ;
; -3.127 ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.166      ;
; -3.127 ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.166      ;
; -3.125 ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.164      ;
; -3.125 ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.164      ;
; -3.106 ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.145      ;
; -3.106 ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.145      ;
; -3.076 ; rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.115      ;
; -3.076 ; rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.115      ;
; -2.919 ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.959      ;
; -2.919 ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.959      ;
; -2.919 ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.959      ;
; -2.919 ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.959      ;
; -2.919 ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.959      ;
; -2.919 ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.959      ;
; -2.919 ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.959      ;
; -2.919 ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.959      ;
; -2.919 ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.959      ;
; -2.919 ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.959      ;
; -2.919 ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.959      ;
; -2.919 ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.959      ;
; -2.905 ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.944      ;
; -2.905 ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.944      ;
; -2.883 ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; rx_module:U1|rx_control_module:U3|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.922      ;
; -2.873 ; rx_module:U1|rx_control_module:U3|i[1]      ; rx_module:U1|rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.914      ;
; -2.854 ; rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; rx_module:U1|rx_control_module:U3|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.893      ;
; -2.845 ; rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.884      ;
; -2.845 ; rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.884      ;
; -2.824 ; rx_module:U1|rx_control_module:U3|i[2]      ; rx_module:U1|rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.865      ;
; -2.818 ; rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; rx_module:U1|rx_control_module:U3|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.857      ;
; -2.814 ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.854      ;
; -2.814 ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.854      ;
; -2.814 ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.854      ;
; -2.814 ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.854      ;
; -2.814 ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.854      ;
; -2.814 ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.854      ;
; -2.814 ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.854      ;
; -2.814 ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.854      ;
; -2.814 ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.854      ;
; -2.814 ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.854      ;
; -2.814 ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.854      ;
; -2.814 ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.854      ;
; -2.762 ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.802      ;
; -2.762 ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.802      ;
; -2.762 ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.802      ;
; -2.762 ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.802      ;
; -2.762 ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.802      ;
; -2.762 ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.802      ;
; -2.762 ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.802      ;
; -2.762 ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.802      ;
; -2.762 ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.802      ;
; -2.762 ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.802      ;
; -2.762 ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.802      ;
; -2.762 ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.802      ;
; -2.749 ; control_module:U2|isEn                      ; rx_module:U1|rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.789      ;
; -2.739 ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; rx_module:U1|rx_control_module:U3|i[3]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.778      ;
; -2.710 ; rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; rx_module:U1|rx_control_module:U3|i[3]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.749      ;
; -2.674 ; rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; rx_module:U1|rx_control_module:U3|i[3]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.713      ;
; -2.669 ; rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.708      ;
; -2.669 ; rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.708      ;
; -2.667 ; rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; rx_module:U1|rx_control_module:U3|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.706      ;
; -2.649 ; rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; rx_module:U1|rx_control_module:U3|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.688      ;
; -2.627 ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; rx_module:U1|rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.667      ;
; -2.627 ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; rx_module:U1|rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.667      ;
; -2.626 ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; rx_module:U1|rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.666      ;
; -2.624 ; rx_module:U1|rx_control_module:U3|i[1]      ; rx_module:U1|rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.665      ;
; -2.622 ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; rx_module:U1|rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.662      ;
; -2.622 ; rx_module:U1|rx_control_module:U3|i[1]      ; rx_module:U1|rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.663      ;
; -2.620 ; rx_module:U1|rx_control_module:U3|i[1]      ; rx_module:U1|rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.661      ;
; -2.598 ; rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; rx_module:U1|rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.638      ;
; -2.598 ; rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; rx_module:U1|rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.638      ;
; -2.597 ; rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; rx_module:U1|rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.637      ;
; -2.593 ; rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; rx_module:U1|rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.633      ;
; -2.575 ; rx_module:U1|rx_control_module:U3|i[2]      ; rx_module:U1|rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.616      ;
; -2.573 ; rx_module:U1|rx_control_module:U3|i[2]      ; rx_module:U1|rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.614      ;
; -2.571 ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.611      ;
; -2.571 ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.611      ;
; -2.571 ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.611      ;
; -2.571 ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.611      ;
; -2.571 ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.611      ;
; -2.571 ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.611      ;
; -2.571 ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.611      ;
; -2.571 ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.611      ;
; -2.571 ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.611      ;
; -2.571 ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.611      ;
; -2.571 ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.611      ;
; -2.571 ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.611      ;
; -2.571 ; rx_module:U1|rx_control_module:U3|i[2]      ; rx_module:U1|rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.612      ;
; -2.562 ; rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; rx_module:U1|rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.602      ;
; -2.562 ; rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; rx_module:U1|rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.602      ;
; -2.561 ; rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; rx_module:U1|rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.601      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                                  ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; rx_module:U1|rx_control_module:U3|i[1]      ; rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; rx_module:U1|rx_control_module:U3|i[0]      ; rx_module:U1|rx_control_module:U3|i[0]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; rx_module:U1|rx_control_module:U3|i[2]      ; rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; rx_module:U1|rx_control_module:U3|isDone    ; rx_module:U1|rx_control_module:U3|isDone    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; rx_module:U1|rx_control_module:U3|i[3]      ; rx_module:U1|rx_control_module:U3|i[3]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; rx_module:U1|rx_control_module:U3|isCount   ; rx_module:U1|rx_control_module:U3|isCount   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; rx_module:U1|rx_control_module:U3|rData[0]  ; rx_module:U1|rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; rx_module:U1|rx_control_module:U3|rData[1]  ; rx_module:U1|rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; rx_module:U1|rx_control_module:U3|rData[2]  ; rx_module:U1|rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; rx_module:U1|rx_control_module:U3|rData[3]  ; rx_module:U1|rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.739 ; rx_module:U1|rx_control_module:U3|rData[0]  ; control_module:U2|rData[0]                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.045      ;
; 0.741 ; rx_module:U1|rx_control_module:U3|rData[1]  ; control_module:U2|rData[1]                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.047      ;
; 0.918 ; rx_module:U1|rx_control_module:U3|rData[2]  ; control_module:U2|rData[2]                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.224      ;
; 1.055 ; rx_module:U1|rx_control_module:U3|isDone    ; control_module:U2|isEn                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.361      ;
; 1.176 ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.482      ;
; 1.180 ; rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.486      ;
; 1.185 ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.491      ;
; 1.185 ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.491      ;
; 1.196 ; rx_module:U1|rx_control_module:U3|rData[3]  ; control_module:U2|rData[3]                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.502      ;
; 1.218 ; rx_module:U1|detect_module:U1|H2L_F1        ; rx_module:U1|detect_module:U1|H2L_F2        ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.523      ;
; 1.225 ; rx_module:U1|rx_control_module:U3|i[3]      ; rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; rx_module:U1|rx_control_module:U3|i[3]      ; rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.531      ;
; 1.229 ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.535      ;
; 1.231 ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.537      ;
; 1.232 ; rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.538      ;
; 1.244 ; rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.550      ;
; 1.251 ; rx_module:U1|rx_control_module:U3|isDone    ; control_module:U2|rData[0]                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.557      ;
; 1.251 ; rx_module:U1|rx_control_module:U3|isDone    ; control_module:U2|rData[1]                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.557      ;
; 1.251 ; rx_module:U1|rx_control_module:U3|isDone    ; control_module:U2|rData[2]                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.557      ;
; 1.465 ; rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.771      ;
; 1.465 ; rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.771      ;
; 1.466 ; rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.772      ;
; 1.527 ; rx_module:U1|rx_control_module:U3|i[0]      ; rx_module:U1|rx_control_module:U3|isDone    ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.834      ;
; 1.536 ; rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.842      ;
; 1.538 ; rx_module:U1|rx_control_module:U3|i[3]      ; rx_module:U1|rx_control_module:U3|isCount   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.844      ;
; 1.541 ; rx_module:U1|rx_control_module:U3|i[3]      ; rx_module:U1|rx_control_module:U3|i[0]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.847      ;
; 1.557 ; rx_module:U1|rx_control_module:U3|isDone    ; control_module:U2|rData[3]                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.863      ;
; 1.564 ; rx_module:U1|rx_control_module:U3|i[1]      ; rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.870      ;
; 1.655 ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.961      ;
; 1.659 ; rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.965      ;
; 1.664 ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.970      ;
; 1.709 ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.015      ;
; 1.711 ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.017      ;
; 1.712 ; rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.018      ;
; 1.715 ; rx_module:U1|rx_control_module:U3|i[3]      ; rx_module:U1|rx_control_module:U3|isDone    ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.022      ;
; 1.720 ; rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.026      ;
; 1.741 ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.047      ;
; 1.750 ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.056      ;
; 1.774 ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.080      ;
; 1.778 ; rx_module:U1|rx_control_module:U3|i[2]      ; rx_module:U1|rx_control_module:U3|i[0]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.084      ;
; 1.795 ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.101      ;
; 1.797 ; rx_module:U1|rx_control_module:U3|i[0]      ; rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.103      ;
; 1.797 ; rx_module:U1|rx_control_module:U3|i[0]      ; rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.103      ;
; 1.797 ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.103      ;
; 1.806 ; rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.112      ;
; 1.827 ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.133      ;
; 1.830 ; rx_module:U1|rx_control_module:U3|i[2]      ; rx_module:U1|rx_control_module:U3|i[3]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.136      ;
; 1.836 ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.142      ;
; 1.860 ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.166      ;
; 1.883 ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.189      ;
; 1.892 ; rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.198      ;
; 1.893 ; rx_module:U1|rx_control_module:U3|i[2]      ; rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.199      ;
; 1.895 ; rx_module:U1|rx_control_module:U3|i[2]      ; rx_module:U1|rx_control_module:U3|isCount   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.201      ;
; 1.902 ; rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.208      ;
; 1.919 ; control_module:U2|isEn                      ; rx_module:U1|rx_control_module:U3|i[0]      ; CLK          ; CLK         ; 0.000        ; -0.001     ; 2.224      ;
; 1.919 ; control_module:U2|isEn                      ; rx_module:U1|rx_control_module:U3|i[3]      ; CLK          ; CLK         ; 0.000        ; -0.001     ; 2.224      ;
; 1.944 ; rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.250      ;
; 1.944 ; rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.250      ;
; 1.945 ; rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.251      ;
; 1.946 ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.252      ;
; 1.969 ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.275      ;
; 1.978 ; rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.284      ;
; 1.980 ; control_module:U2|isEn                      ; rx_module:U1|rx_control_module:U3|isDone    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.286      ;
; 1.988 ; rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.294      ;
; 1.997 ; rx_module:U1|rx_control_module:U3|i[1]      ; rx_module:U1|rx_control_module:U3|isDone    ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.304      ;
; 2.020 ; rx_module:U1|detect_module:U1|H2L_F2        ; rx_module:U1|rx_control_module:U3|isCount   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.326      ;
; 2.026 ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.332      ;
; 2.030 ; rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.336      ;
; 2.030 ; rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.336      ;
; 2.031 ; rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.337      ;
; 2.032 ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.338      ;
; 2.055 ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.361      ;
; 2.058 ; rx_module:U1|rx_control_module:U3|i[2]      ; rx_module:U1|rx_control_module:U3|isDone    ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.365      ;
; 2.074 ; rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.380      ;
; 2.079 ; rx_module:U1|detect_module:U1|H2L_F2        ; rx_module:U1|rx_control_module:U3|i[0]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.385      ;
; 2.106 ; rx_module:U1|detect_module:U1|H2L_F1        ; rx_module:U1|rx_control_module:U3|isCount   ; CLK          ; CLK         ; 0.000        ; -0.001     ; 2.411      ;
; 2.112 ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.418      ;
; 2.116 ; rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.422      ;
; 2.117 ; rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.423      ;
; 2.118 ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.424      ;
; 2.129 ; rx_module:U1|rx_control_module:U3|i[2]      ; rx_module:U1|rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.436      ;
; 2.133 ; rx_module:U1|rx_control_module:U3|i[1]      ; rx_module:U1|rx_control_module:U3|i[0]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.439      ;
; 2.141 ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.447      ;
; 2.150 ; rx_module:U1|rx_control_module:U3|i[2]      ; rx_module:U1|rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.457      ;
; 2.152 ; rx_module:U1|rx_control_module:U3|i[2]      ; rx_module:U1|rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.459      ;
; 2.155 ; rx_module:U1|rx_control_module:U3|i[2]      ; rx_module:U1|rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.462      ;
; 2.160 ; rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.466      ;
; 2.168 ; rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.474      ;
; 2.181 ; control_module:U2|isEn                      ; rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 0.000        ; -0.001     ; 2.486      ;
; 2.181 ; control_module:U2|isEn                      ; rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 0.000        ; -0.001     ; 2.486      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; CLK   ; Rise       ; CLK                                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; control_module:U2|isEn                      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; control_module:U2|isEn                      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; control_module:U2|rData[0]                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; control_module:U2|rData[0]                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; control_module:U2|rData[1]                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; control_module:U2|rData[1]                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; control_module:U2|rData[2]                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; control_module:U2|rData[2]                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; control_module:U2|rData[3]                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; control_module:U2|rData[3]                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; rx_module:U1|detect_module:U1|H2L_F1        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; rx_module:U1|detect_module:U1|H2L_F1        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; rx_module:U1|detect_module:U1|H2L_F2        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; rx_module:U1|detect_module:U1|H2L_F2        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; rx_module:U1|rx_bps_module:U2|Count_BPS[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; rx_module:U1|rx_bps_module:U2|Count_BPS[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; rx_module:U1|rx_bps_module:U2|Count_BPS[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; rx_module:U1|rx_bps_module:U2|Count_BPS[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; rx_module:U1|rx_control_module:U3|i[0]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; rx_module:U1|rx_control_module:U3|i[0]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; rx_module:U1|rx_control_module:U3|i[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; rx_module:U1|rx_control_module:U3|i[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; rx_module:U1|rx_control_module:U3|i[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; rx_module:U1|rx_control_module:U3|i[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; rx_module:U1|rx_control_module:U3|i[3]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; rx_module:U1|rx_control_module:U3|i[3]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; rx_module:U1|rx_control_module:U3|isCount   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; rx_module:U1|rx_control_module:U3|isCount   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; rx_module:U1|rx_control_module:U3|isDone    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; rx_module:U1|rx_control_module:U3|isDone    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; rx_module:U1|rx_control_module:U3|rData[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; rx_module:U1|rx_control_module:U3|rData[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; rx_module:U1|rx_control_module:U3|rData[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; rx_module:U1|rx_control_module:U3|rData[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; rx_module:U1|rx_control_module:U3|rData[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; rx_module:U1|rx_control_module:U3|rData[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLK   ; Rise       ; rx_module:U1|rx_control_module:U3|rData[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLK   ; Rise       ; rx_module:U1|rx_control_module:U3|rData[3]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; U1|U1|H2L_F1|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U1|H2L_F1|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; U1|U1|H2L_F2|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U1|H2L_F2|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; U1|U2|Count_BPS[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; U1|U2|Count_BPS[10]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[10]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; U1|U2|Count_BPS[11]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[11]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; U1|U2|Count_BPS[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; U1|U2|Count_BPS[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; U1|U2|Count_BPS[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; U1|U2|Count_BPS[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; U1|U2|Count_BPS[5]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[5]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; U1|U2|Count_BPS[6]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[6]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; U1|U2|Count_BPS[7]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[7]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; U1|U2|Count_BPS[8]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[8]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; U1|U2|Count_BPS[9]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[9]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; U1|U3|i[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U3|i[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; U1|U3|i[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U3|i[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; U1|U3|i[2]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U3|i[2]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; U1|U3|i[3]|clk                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RSTn      ; CLK        ; 0.446 ; 0.446 ; Rise       ; CLK             ;
; RX_Pin_In ; CLK        ; 6.350 ; 6.350 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RSTn      ; CLK        ; -0.180 ; -0.180 ; Rise       ; CLK             ;
; RX_Pin_In ; CLK        ; -4.790 ; -4.790 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; Number_Data[*]  ; CLK        ; 7.297 ; 7.297 ; Rise       ; CLK             ;
;  Number_Data[0] ; CLK        ; 7.284 ; 7.284 ; Rise       ; CLK             ;
;  Number_Data[1] ; CLK        ; 7.282 ; 7.282 ; Rise       ; CLK             ;
;  Number_Data[2] ; CLK        ; 7.287 ; 7.287 ; Rise       ; CLK             ;
;  Number_Data[3] ; CLK        ; 7.297 ; 7.297 ; Rise       ; CLK             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; Number_Data[*]  ; CLK        ; 7.282 ; 7.282 ; Rise       ; CLK             ;
;  Number_Data[0] ; CLK        ; 7.284 ; 7.284 ; Rise       ; CLK             ;
;  Number_Data[1] ; CLK        ; 7.282 ; 7.282 ; Rise       ; CLK             ;
;  Number_Data[2] ; CLK        ; 7.287 ; 7.287 ; Rise       ; CLK             ;
;  Number_Data[3] ; CLK        ; 7.297 ; 7.297 ; Rise       ; CLK             ;
+-----------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -0.388 ; -5.421        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.380 ; -30.380               ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                                                  ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.388 ; rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.419      ;
; -0.388 ; rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.419      ;
; -0.381 ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.412      ;
; -0.381 ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.412      ;
; -0.375 ; rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.406      ;
; -0.375 ; rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.406      ;
; -0.308 ; rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.339      ;
; -0.308 ; rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.339      ;
; -0.305 ; rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.336      ;
; -0.305 ; rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.336      ;
; -0.300 ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.332      ;
; -0.300 ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.332      ;
; -0.300 ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.332      ;
; -0.300 ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.332      ;
; -0.300 ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.332      ;
; -0.300 ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.332      ;
; -0.300 ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.332      ;
; -0.300 ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.332      ;
; -0.300 ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.332      ;
; -0.300 ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.332      ;
; -0.300 ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.332      ;
; -0.300 ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.332      ;
; -0.285 ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.316      ;
; -0.285 ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.316      ;
; -0.283 ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.314      ;
; -0.283 ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.314      ;
; -0.264 ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.296      ;
; -0.264 ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.296      ;
; -0.264 ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.296      ;
; -0.264 ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.296      ;
; -0.264 ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.296      ;
; -0.264 ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.296      ;
; -0.264 ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.296      ;
; -0.264 ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.296      ;
; -0.264 ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.296      ;
; -0.264 ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.296      ;
; -0.264 ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.296      ;
; -0.264 ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.296      ;
; -0.259 ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.290      ;
; -0.259 ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.290      ;
; -0.254 ; rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.285      ;
; -0.254 ; rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.285      ;
; -0.247 ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.279      ;
; -0.247 ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.279      ;
; -0.247 ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.279      ;
; -0.247 ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.279      ;
; -0.247 ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.279      ;
; -0.247 ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.279      ;
; -0.247 ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.279      ;
; -0.247 ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.279      ;
; -0.247 ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.279      ;
; -0.247 ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.279      ;
; -0.247 ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.279      ;
; -0.247 ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.279      ;
; -0.235 ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.266      ;
; -0.235 ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.266      ;
; -0.212 ; rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; rx_module:U1|rx_control_module:U3|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.243      ;
; -0.208 ; rx_module:U1|rx_control_module:U3|i[1]      ; rx_module:U1|rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.241      ;
; -0.205 ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; rx_module:U1|rx_control_module:U3|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.236      ;
; -0.199 ; rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; rx_module:U1|rx_control_module:U3|i[0]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.230      ;
; -0.195 ; rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.226      ;
; -0.195 ; rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.226      ;
; -0.193 ; rx_module:U1|rx_control_module:U3|i[2]      ; rx_module:U1|rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.226      ;
; -0.178 ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.210      ;
; -0.178 ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.210      ;
; -0.178 ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.210      ;
; -0.178 ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.210      ;
; -0.178 ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.210      ;
; -0.178 ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.210      ;
; -0.178 ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.210      ;
; -0.178 ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.210      ;
; -0.178 ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.210      ;
; -0.178 ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.210      ;
; -0.178 ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.210      ;
; -0.178 ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.210      ;
; -0.178 ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.210      ;
; -0.178 ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.210      ;
; -0.178 ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.210      ;
; -0.178 ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.210      ;
; -0.178 ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.210      ;
; -0.178 ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.210      ;
; -0.178 ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.210      ;
; -0.178 ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.210      ;
; -0.178 ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.210      ;
; -0.178 ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.210      ;
; -0.178 ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.210      ;
; -0.178 ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.210      ;
; -0.168 ; rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; rx_module:U1|rx_control_module:U3|i[3]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.199      ;
; -0.165 ; rx_module:U1|rx_control_module:U3|i[1]      ; rx_module:U1|rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.198      ;
; -0.161 ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; rx_module:U1|rx_control_module:U3|i[3]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.192      ;
; -0.157 ; rx_module:U1|rx_control_module:U3|i[1]      ; rx_module:U1|rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.190      ;
; -0.155 ; rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; rx_module:U1|rx_control_module:U3|i[3]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.186      ;
; -0.150 ; control_module:U2|isEn                      ; rx_module:U1|rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.182      ;
; -0.150 ; rx_module:U1|rx_control_module:U3|i[2]      ; rx_module:U1|rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.183      ;
; -0.142 ; rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.173      ;
; -0.142 ; rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.173      ;
; -0.142 ; rx_module:U1|rx_control_module:U3|i[2]      ; rx_module:U1|rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.175      ;
; -0.135 ; rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; rx_module:U1|rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.167      ;
; -0.135 ; rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; rx_module:U1|rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.167      ;
; -0.135 ; rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; rx_module:U1|rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.167      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                                  ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; rx_module:U1|rx_control_module:U3|i[1]      ; rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rx_module:U1|rx_control_module:U3|i[0]      ; rx_module:U1|rx_control_module:U3|i[0]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rx_module:U1|rx_control_module:U3|i[2]      ; rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rx_module:U1|rx_control_module:U3|isDone    ; rx_module:U1|rx_control_module:U3|isDone    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rx_module:U1|rx_control_module:U3|i[3]      ; rx_module:U1|rx_control_module:U3|i[3]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rx_module:U1|rx_control_module:U3|isCount   ; rx_module:U1|rx_control_module:U3|isCount   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rx_module:U1|rx_control_module:U3|rData[0]  ; rx_module:U1|rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rx_module:U1|rx_control_module:U3|rData[1]  ; rx_module:U1|rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rx_module:U1|rx_control_module:U3|rData[2]  ; rx_module:U1|rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rx_module:U1|rx_control_module:U3|rData[3]  ; rx_module:U1|rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; rx_module:U1|rx_control_module:U3|rData[0]  ; control_module:U2|rData[0]                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; rx_module:U1|rx_control_module:U3|rData[1]  ; control_module:U2|rData[1]                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.391      ;
; 0.336 ; rx_module:U1|rx_control_module:U3|rData[2]  ; control_module:U2|rData[2]                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.488      ;
; 0.348 ; rx_module:U1|rx_control_module:U3|isDone    ; control_module:U2|isEn                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.500      ;
; 0.360 ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.362 ; rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.514      ;
; 0.365 ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.518      ;
; 0.373 ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.530      ;
; 0.387 ; rx_module:U1|rx_control_module:U3|i[3]      ; rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.539      ;
; 0.387 ; rx_module:U1|rx_control_module:U3|i[3]      ; rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.539      ;
; 0.403 ; rx_module:U1|rx_control_module:U3|rData[3]  ; control_module:U2|rData[3]                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.555      ;
; 0.416 ; rx_module:U1|detect_module:U1|H2L_F1        ; rx_module:U1|detect_module:U1|H2L_F2        ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.567      ;
; 0.436 ; rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.588      ;
; 0.437 ; rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.589      ;
; 0.437 ; rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.589      ;
; 0.459 ; rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.611      ;
; 0.471 ; rx_module:U1|rx_control_module:U3|i[0]      ; rx_module:U1|rx_control_module:U3|isDone    ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.624      ;
; 0.474 ; rx_module:U1|rx_control_module:U3|i[1]      ; rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.626      ;
; 0.480 ; rx_module:U1|rx_control_module:U3|i[3]      ; rx_module:U1|rx_control_module:U3|i[0]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.632      ;
; 0.485 ; rx_module:U1|rx_control_module:U3|i[3]      ; rx_module:U1|rx_control_module:U3|isCount   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.637      ;
; 0.498 ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.650      ;
; 0.500 ; rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.652      ;
; 0.503 ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.655      ;
; 0.511 ; rx_module:U1|rx_control_module:U3|isDone    ; control_module:U2|rData[0]                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; rx_module:U1|rx_control_module:U3|isDone    ; control_module:U2|rData[1]                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; rx_module:U1|rx_control_module:U3|isDone    ; control_module:U2|rData[2]                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.663      ;
; 0.513 ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.665      ;
; 0.514 ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.666      ;
; 0.516 ; rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.668      ;
; 0.518 ; rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.670      ;
; 0.533 ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.685      ;
; 0.538 ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.690      ;
; 0.539 ; rx_module:U1|rx_control_module:U3|i[2]      ; rx_module:U1|rx_control_module:U3|i[0]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.691      ;
; 0.548 ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.700      ;
; 0.549 ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.701      ;
; 0.553 ; rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.705      ;
; 0.556 ; rx_module:U1|rx_control_module:U3|i[0]      ; rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.708      ;
; 0.556 ; rx_module:U1|rx_control_module:U3|i[0]      ; rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.708      ;
; 0.557 ; rx_module:U1|rx_control_module:U3|i[3]      ; rx_module:U1|rx_control_module:U3|isDone    ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.710      ;
; 0.559 ; rx_module:U1|rx_control_module:U3|i[2]      ; rx_module:U1|rx_control_module:U3|i[3]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.711      ;
; 0.559 ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.711      ;
; 0.568 ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.720      ;
; 0.573 ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.725      ;
; 0.574 ; rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.726      ;
; 0.575 ; rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.727      ;
; 0.575 ; rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.727      ;
; 0.584 ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.736      ;
; 0.588 ; rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.740      ;
; 0.590 ; rx_module:U1|rx_control_module:U3|i[2]      ; rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.742      ;
; 0.591 ; rx_module:U1|rx_control_module:U3|i[2]      ; rx_module:U1|rx_control_module:U3|isCount   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.743      ;
; 0.594 ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.746      ;
; 0.594 ; control_module:U2|isEn                      ; rx_module:U1|rx_control_module:U3|isDone    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.746      ;
; 0.595 ; rx_module:U1|rx_control_module:U3|isDone    ; control_module:U2|rData[3]                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.747      ;
; 0.609 ; rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.761      ;
; 0.610 ; rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.762      ;
; 0.610 ; rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.762      ;
; 0.610 ; rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.762      ;
; 0.613 ; rx_module:U1|detect_module:U1|H2L_F2        ; rx_module:U1|rx_control_module:U3|isCount   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.765      ;
; 0.619 ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.771      ;
; 0.623 ; rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.775      ;
; 0.628 ; rx_module:U1|detect_module:U1|H2L_F2        ; rx_module:U1|rx_control_module:U3|i[0]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.780      ;
; 0.629 ; rx_module:U1|detect_module:U1|H2L_F1        ; rx_module:U1|rx_control_module:U3|isCount   ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.780      ;
; 0.629 ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.781      ;
; 0.637 ; rx_module:U1|rx_control_module:U3|i[2]      ; rx_module:U1|rx_control_module:U3|isDone    ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.790      ;
; 0.640 ; rx_module:U1|rx_control_module:U3|i[1]      ; rx_module:U1|rx_control_module:U3|i[0]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.792      ;
; 0.644 ; rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.796      ;
; 0.645 ; rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.797      ;
; 0.645 ; rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.797      ;
; 0.646 ; rx_module:U1|rx_control_module:U3|i[2]      ; rx_module:U1|rx_control_module:U3|rData[3]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.799      ;
; 0.647 ; rx_module:U1|rx_control_module:U3|i[2]      ; rx_module:U1|rx_control_module:U3|rData[2]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.800      ;
; 0.648 ; rx_module:U1|rx_control_module:U3|i[2]      ; rx_module:U1|rx_control_module:U3|rData[0]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.801      ;
; 0.648 ; rx_module:U1|rx_control_module:U3|i[2]      ; rx_module:U1|rx_control_module:U3|rData[1]  ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.801      ;
; 0.649 ; rx_module:U1|rx_control_module:U3|i[1]      ; rx_module:U1|rx_control_module:U3|isDone    ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.802      ;
; 0.654 ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.806      ;
; 0.664 ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.816      ;
; 0.667 ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.819      ;
; 0.679 ; rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[10] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.831      ;
; 0.680 ; rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.832      ;
; 0.680 ; rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.832      ;
; 0.689 ; control_module:U2|isEn                      ; rx_module:U1|rx_control_module:U3|i[1]      ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.840      ;
; 0.689 ; control_module:U2|isEn                      ; rx_module:U1|rx_control_module:U3|i[2]      ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.840      ;
; 0.689 ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[11] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.841      ;
; 0.691 ; rx_module:U1|rx_control_module:U3|i[0]      ; rx_module:U1|rx_control_module:U3|i[3]      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.843      ;
; 0.699 ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.851      ;
; 0.702 ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.854      ;
; 0.704 ; rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.856      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; control_module:U2|isEn                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; control_module:U2|isEn                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; control_module:U2|rData[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; control_module:U2|rData[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; control_module:U2|rData[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; control_module:U2|rData[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; control_module:U2|rData[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; control_module:U2|rData[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; control_module:U2|rData[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; control_module:U2|rData[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; rx_module:U1|detect_module:U1|H2L_F1        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; rx_module:U1|detect_module:U1|H2L_F1        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; rx_module:U1|detect_module:U1|H2L_F2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; rx_module:U1|detect_module:U1|H2L_F2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; rx_module:U1|rx_bps_module:U2|Count_BPS[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; rx_module:U1|rx_bps_module:U2|Count_BPS[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; rx_module:U1|rx_bps_module:U2|Count_BPS[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; rx_module:U1|rx_bps_module:U2|Count_BPS[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; rx_module:U1|rx_bps_module:U2|Count_BPS[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; rx_module:U1|rx_bps_module:U2|Count_BPS[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; rx_module:U1|rx_bps_module:U2|Count_BPS[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; rx_module:U1|rx_bps_module:U2|Count_BPS[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; rx_module:U1|rx_bps_module:U2|Count_BPS[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; rx_module:U1|rx_bps_module:U2|Count_BPS[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; rx_module:U1|rx_bps_module:U2|Count_BPS[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; rx_module:U1|rx_bps_module:U2|Count_BPS[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; rx_module:U1|rx_bps_module:U2|Count_BPS[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; rx_module:U1|rx_bps_module:U2|Count_BPS[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; rx_module:U1|rx_control_module:U3|i[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; rx_module:U1|rx_control_module:U3|i[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; rx_module:U1|rx_control_module:U3|i[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; rx_module:U1|rx_control_module:U3|i[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; rx_module:U1|rx_control_module:U3|i[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; rx_module:U1|rx_control_module:U3|i[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; rx_module:U1|rx_control_module:U3|i[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; rx_module:U1|rx_control_module:U3|i[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; rx_module:U1|rx_control_module:U3|isCount   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; rx_module:U1|rx_control_module:U3|isCount   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; rx_module:U1|rx_control_module:U3|isDone    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; rx_module:U1|rx_control_module:U3|isDone    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; rx_module:U1|rx_control_module:U3|rData[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; rx_module:U1|rx_control_module:U3|rData[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; rx_module:U1|rx_control_module:U3|rData[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; rx_module:U1|rx_control_module:U3|rData[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; rx_module:U1|rx_control_module:U3|rData[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; rx_module:U1|rx_control_module:U3|rData[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; rx_module:U1|rx_control_module:U3|rData[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; rx_module:U1|rx_control_module:U3|rData[3]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; U1|U1|H2L_F1|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U1|H2L_F1|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; U1|U1|H2L_F2|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U1|H2L_F2|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; U1|U2|Count_BPS[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; U1|U2|Count_BPS[10]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[10]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; U1|U2|Count_BPS[11]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[11]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; U1|U2|Count_BPS[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; U1|U2|Count_BPS[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; U1|U2|Count_BPS[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; U1|U2|Count_BPS[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; U1|U2|Count_BPS[5]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[5]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; U1|U2|Count_BPS[6]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[6]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; U1|U2|Count_BPS[7]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[7]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; U1|U2|Count_BPS[8]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[8]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; U1|U2|Count_BPS[9]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U2|Count_BPS[9]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; U1|U3|i[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U3|i[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; U1|U3|i[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U3|i[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; U1|U3|i[2]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; U1|U3|i[2]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; U1|U3|i[3]|clk                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RSTn      ; CLK        ; -0.049 ; -0.049 ; Rise       ; CLK             ;
; RX_Pin_In ; CLK        ; 2.549  ; 2.549  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RSTn      ; CLK        ; 0.169  ; 0.169  ; Rise       ; CLK             ;
; RX_Pin_In ; CLK        ; -2.072 ; -2.072 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; Number_Data[*]  ; CLK        ; 3.520 ; 3.520 ; Rise       ; CLK             ;
;  Number_Data[0] ; CLK        ; 3.502 ; 3.502 ; Rise       ; CLK             ;
;  Number_Data[1] ; CLK        ; 3.498 ; 3.498 ; Rise       ; CLK             ;
;  Number_Data[2] ; CLK        ; 3.500 ; 3.500 ; Rise       ; CLK             ;
;  Number_Data[3] ; CLK        ; 3.520 ; 3.520 ; Rise       ; CLK             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; Number_Data[*]  ; CLK        ; 3.498 ; 3.498 ; Rise       ; CLK             ;
;  Number_Data[0] ; CLK        ; 3.502 ; 3.502 ; Rise       ; CLK             ;
;  Number_Data[1] ; CLK        ; 3.498 ; 3.498 ; Rise       ; CLK             ;
;  Number_Data[2] ; CLK        ; 3.500 ; 3.500 ; Rise       ; CLK             ;
;  Number_Data[3] ; CLK        ; 3.520 ; 3.520 ; Rise       ; CLK             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.473  ; 0.215 ; N/A      ; N/A     ; -1.941              ;
;  CLK             ; -3.473  ; 0.215 ; N/A      ; N/A     ; -1.941              ;
; Design-wide TNS  ; -64.906 ; 0.0   ; 0.0      ; 0.0     ; -44.977             ;
;  CLK             ; -64.906 ; 0.000 ; N/A      ; N/A     ; -44.977             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RSTn      ; CLK        ; 0.446 ; 0.446 ; Rise       ; CLK             ;
; RX_Pin_In ; CLK        ; 6.350 ; 6.350 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RSTn      ; CLK        ; 0.169  ; 0.169  ; Rise       ; CLK             ;
; RX_Pin_In ; CLK        ; -2.072 ; -2.072 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; Number_Data[*]  ; CLK        ; 7.297 ; 7.297 ; Rise       ; CLK             ;
;  Number_Data[0] ; CLK        ; 7.284 ; 7.284 ; Rise       ; CLK             ;
;  Number_Data[1] ; CLK        ; 7.282 ; 7.282 ; Rise       ; CLK             ;
;  Number_Data[2] ; CLK        ; 7.287 ; 7.287 ; Rise       ; CLK             ;
;  Number_Data[3] ; CLK        ; 7.297 ; 7.297 ; Rise       ; CLK             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; Number_Data[*]  ; CLK        ; 3.498 ; 3.498 ; Rise       ; CLK             ;
;  Number_Data[0] ; CLK        ; 3.502 ; 3.502 ; Rise       ; CLK             ;
;  Number_Data[1] ; CLK        ; 3.498 ; 3.498 ; Rise       ; CLK             ;
;  Number_Data[2] ; CLK        ; 3.500 ; 3.500 ; Rise       ; CLK             ;
;  Number_Data[3] ; CLK        ; 3.520 ; 3.520 ; Rise       ; CLK             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 420      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 420      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 34    ; 34   ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 4     ; 4    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Mon May 04 22:06:48 2015
Info: Command: quartus_sta rx_module_demo -c rx_module_demo
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'rx_module_demo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.473
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.473       -64.906 CLK 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941       -44.977 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.388
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.388        -5.421 CLK 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -30.380 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 396 megabytes
    Info: Processing ended: Mon May 04 22:06:49 2015
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


