---
title: 超标量处理器设计
author: lonelywatch
date: 2024-6-04 00:14 +0800
categories: [ARCHTECTURE]
tags: [ARCHTECTURE,PROCESSOR]
---

# 超标量处理器设计

> 以下所有内容来自《超标量处理器设计》。

## 流水线

设单周期处理器周期时间为 $D$，频率为$ \frac{1}{D} $,在设计成$n$级流水线后，周期时间变为$\frac{D}{n} + S$（S为不同阶段流水寄存器的开销）,频率为 $ \frac{1}{\frac{D}{n} + S}$; 设单周期处理器硬件开销为$G$,在设计成流水线后，硬件开销变为$G + n *L$(L 为流水寄存器开销)，则可以得到开销性能比函数为 $\(G + n *L\) * \( \frac{D}{n} + S \)$,则可以得到理论阶段最佳流水线级数。

从实际上看需要注意：

1. 最长的流水段时间决定了整个处理器周期时间，并且不同流水段时间占比可能不均衡。

可以将若干段合并来达到减少流水段的同时尽可能地提高性能，这样做是为了降低处理器能耗，越高流水级往往功耗更高； 也可以将占比大的流水段拆分成更小的流水段，这一方法较前者能获得更高的主频，但如果拆分过多，可能会导致硬件开销大，功耗大，设计复杂等问题。下面的处理器设计采用了后者：

![](https://lonelywatch-1306651324.cos.ap-beijing.myqcloud.com/image-20240924234528927.png)

2. 不同指令对应的操作不同

3. 流水段之间应很难完全独立。

指令相关性根据读写顺序操作可分为三种：先读后写RAW，先写后写WAW，先写后读WAR。这就使得处理器不能完全乱序执行，需要特殊处理。

---

超标量处理器：**每周期可取出多条指令送往流水线，由硬件调度指令**（n路：n-way）。分为顺序执行与乱序执行。从组织上看又可以分为：**Frontend**，**Issue**，**Write back**，**Commit**四部分。

![](https://lonelywatch-1306651324.cos.ap-beijing.myqcloud.com/image-20240924235122593.png)


- Frontend: 取值与解码

- Issue: 发射，将指令送往FU（功能单元）执行

- Write Back: 将指令结果写回寄存器

- Commit: 将指令副作用作用于处理器

下面是书中对顺序执行与乱序执行架构的简要图解：

![](https://lonelywatch-1306651324.cos.ap-beijing.myqcloud.com/image-20240924235827070.png)

![](https://lonelywatch-1306651324.cos.ap-beijing.myqcloud.com/image-20240924235842352.png)


> -  Scoreboard(记分板):用于记录逻辑寄存器的执行状况。 
> -  Bypass network（旁路网络）:







