Copyright 1986-2016 Xilinx, Inc. All Rights Reserved.
--------------------------------------------------------------------------------------
| Tool Version : Vivado v.2016.2 (win64) Build 1577090 Thu Jun  2 16:32:40 MDT 2016
| Date         : Thu Dec 12 10:27:04 2024
| Host         : DESKTOP-D2C712Q running 64-bit major release  (build 9200)
| Command      : report_control_sets -verbose -file board_top_control_sets_placed.rpt
| Design       : board_top
| Device       : xc7a100t
--------------------------------------------------------------------------------------

Control Set Information

Table of Contents
-----------------
1. Summary
2. Flip-Flop Distribution
3. Detailed Control Set Information

1. Summary
----------

+----------------------------------------------------------+-------+
|                          Status                          | Count |
+----------------------------------------------------------+-------+
| Number of unique control sets                            |   136 |
| Unused register locations in slices containing registers |   703 |
+----------------------------------------------------------+-------+


2. Flip-Flop Distribution
-------------------------

+--------------+-----------------------+------------------------+-----------------+--------------+
| Clock Enable | Synchronous Set/Reset | Asynchronous Set/Reset | Total Registers | Total Slices |
+--------------+-----------------------+------------------------+-----------------+--------------+
| No           | No                    | No                     |              34 |           23 |
| No           | No                    | Yes                    |             262 |          113 |
| No           | Yes                   | No                     |              96 |           50 |
| Yes          | No                    | No                     |              32 |            8 |
| Yes          | No                    | Yes                    |            1049 |          420 |
| Yes          | Yes                   | No                     |               0 |            0 |
+--------------+-----------------------+------------------------+-----------------+--------------+


3. Detailed Control Set Information
-----------------------------------

+-------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------------------+------------------+----------------+
|                            Clock Signal                           |                     Enable Signal                    |                         Set/Reset Signal                         | Slice Load Count | Bel Load Count |
+-------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------------------+------------------+----------------+
|  cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][0]_LDC_i_1_n_1  |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][0]_LDC_i_2_n_1  |                1 |              1 |
|  cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][10]_LDC_i_1_n_1 |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][10]_LDC_i_2_n_1 |                1 |              1 |
|  cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][11]_LDC_i_1_n_1 |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][11]_LDC_i_2_n_1 |                1 |              1 |
|  cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][12]_LDC_i_1_n_1 |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][12]_LDC_i_2_n_1 |                1 |              1 |
|  cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][13]_LDC_i_1_n_1 |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][13]_LDC_i_2_n_1 |                1 |              1 |
|  cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][14]_LDC_i_1_n_1 |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][14]_LDC_i_2_n_1 |                1 |              1 |
|  cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][15]_LDC_i_1_n_1 |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][15]_LDC_i_2_n_1 |                1 |              1 |
|  cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][1]_LDC_i_1_n_1  |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][1]_LDC_i_2_n_1  |                1 |              1 |
|  cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][2]_LDC_i_1_n_1  |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][2]_LDC_i_2_n_1  |                1 |              1 |
|  cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][3]_LDC_i_1_n_1  |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][3]_LDC_i_2_n_1  |                1 |              1 |
|  cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][4]_LDC_i_1_n_1  |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][4]_LDC_i_2_n_1  |                1 |              1 |
|  cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][5]_LDC_i_1_n_1  |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][5]_LDC_i_2_n_1  |                1 |              1 |
|  cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][6]_LDC_i_1_n_1  |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][6]_LDC_i_2_n_1  |                1 |              1 |
|  cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][7]_LDC_i_1_n_1  |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][7]_LDC_i_2_n_1  |                1 |              1 |
|  cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][8]_LDC_i_1_n_1  |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][8]_LDC_i_2_n_1  |                1 |              1 |
|  cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][9]_LDC_i_1_n_1  |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][9]_LDC_i_2_n_1  |                1 |              1 |
|  cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][0]_LDC_i_1_n_1  |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][0]_LDC_i_2_n_1  |                1 |              1 |
|  cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][10]_LDC_i_1_n_1 |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][10]_LDC_i_2_n_1 |                1 |              1 |
|  cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][11]_LDC_i_1_n_1 |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][11]_LDC_i_2_n_1 |                1 |              1 |
|  cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][12]_LDC_i_1_n_1 |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][12]_LDC_i_2_n_1 |                1 |              1 |
|  cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][13]_LDC_i_1_n_1 |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][13]_LDC_i_2_n_1 |                1 |              1 |
|  cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][14]_LDC_i_1_n_1 |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][14]_LDC_i_2_n_1 |                1 |              1 |
|  cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][15]_LDC_i_1_n_1 |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][15]_LDC_i_2_n_1 |                1 |              1 |
|  cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][1]_LDC_i_1_n_1  |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][1]_LDC_i_2_n_1  |                1 |              1 |
|  cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][2]_LDC_i_1_n_1  |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][2]_LDC_i_2_n_1  |                1 |              1 |
|  cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][3]_LDC_i_1_n_1  |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][3]_LDC_i_2_n_1  |                1 |              1 |
|  cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][4]_LDC_i_1_n_1  |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][4]_LDC_i_2_n_1  |                1 |              1 |
|  cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][5]_LDC_i_1_n_1  |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][5]_LDC_i_2_n_1  |                1 |              1 |
|  cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][6]_LDC_i_1_n_1  |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][6]_LDC_i_2_n_1  |                1 |              1 |
|  cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][7]_LDC_i_1_n_1  |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][7]_LDC_i_2_n_1  |                1 |              1 |
|  cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][8]_LDC_i_1_n_1  |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][8]_LDC_i_2_n_1  |                1 |              1 |
|  cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][9]_LDC_i_1_n_1  |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][9]_LDC_i_2_n_1  |                1 |              1 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[3][31]         | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][4]_LDC_i_1_n_1  |                1 |              1 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[3][31]         | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][5]_LDC_i_1_n_1  |                1 |              1 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[3][31]         | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][6]_LDC_i_1_n_1  |                1 |              1 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[3][31]         | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][7]_LDC_i_1_n_1  |                1 |              1 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[3][31]         | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][8]_LDC_i_1_n_1  |                1 |              1 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[3][31]         | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][9]_LDC_i_1_n_1  |                1 |              1 |
|  new_clk_BUFG                                                     |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][0]_LDC_i_2_n_1  |                1 |              1 |
|  new_clk_BUFG                                                     |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][10]_LDC_i_2_n_1 |                1 |              1 |
|  new_clk_BUFG                                                     |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][11]_LDC_i_2_n_1 |                1 |              1 |
|  new_clk_BUFG                                                     |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][12]_LDC_i_2_n_1 |                1 |              1 |
|  new_clk_BUFG                                                     |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][13]_LDC_i_2_n_1 |                1 |              1 |
|  new_clk_BUFG                                                     |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][14]_LDC_i_2_n_1 |                1 |              1 |
|  new_clk_BUFG                                                     |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][15]_LDC_i_2_n_1 |                1 |              1 |
|  new_clk_BUFG                                                     |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][1]_LDC_i_2_n_1  |                1 |              1 |
|  new_clk_BUFG                                                     |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][2]_LDC_i_2_n_1  |                1 |              1 |
|  new_clk_BUFG                                                     |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][3]_LDC_i_2_n_1  |                1 |              1 |
|  new_clk_BUFG                                                     |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][4]_LDC_i_2_n_1  |                1 |              1 |
|  new_clk_BUFG                                                     |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][5]_LDC_i_2_n_1  |                1 |              1 |
|  new_clk_BUFG                                                     |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][6]_LDC_i_2_n_1  |                1 |              1 |
|  new_clk_BUFG                                                     |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][7]_LDC_i_2_n_1  |                1 |              1 |
|  new_clk_BUFG                                                     |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][8]_LDC_i_2_n_1  |                1 |              1 |
|  new_clk_BUFG                                                     |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][9]_LDC_i_2_n_1  |                1 |              1 |
|  new_clk_BUFG                                                     |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][0]_LDC_i_2_n_1  |                1 |              1 |
|  new_clk_BUFG                                                     |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][10]_LDC_i_2_n_1 |                1 |              1 |
|  new_clk_BUFG                                                     |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][11]_LDC_i_2_n_1 |                1 |              1 |
|  new_clk_BUFG                                                     |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][12]_LDC_i_2_n_1 |                1 |              1 |
|  new_clk_BUFG                                                     |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][13]_LDC_i_2_n_1 |                1 |              1 |
|  new_clk_BUFG                                                     |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][14]_LDC_i_2_n_1 |                1 |              1 |
|  new_clk_BUFG                                                     |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][15]_LDC_i_2_n_1 |                1 |              1 |
|  new_clk_BUFG                                                     |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][1]_LDC_i_2_n_1  |                1 |              1 |
|  new_clk_BUFG                                                     |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][2]_LDC_i_2_n_1  |                1 |              1 |
|  new_clk_BUFG                                                     |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][3]_LDC_i_2_n_1  |                1 |              1 |
|  new_clk_BUFG                                                     |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][4]_LDC_i_2_n_1  |                1 |              1 |
|  new_clk_BUFG                                                     |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][5]_LDC_i_2_n_1  |                1 |              1 |
|  new_clk_BUFG                                                     |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][6]_LDC_i_2_n_1  |                1 |              1 |
|  new_clk_BUFG                                                     |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][7]_LDC_i_2_n_1  |                1 |              1 |
|  new_clk_BUFG                                                     |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][8]_LDC_i_2_n_1  |                1 |              1 |
|  new_clk_BUFG                                                     |                                                      | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][9]_LDC_i_2_n_1  |                1 |              1 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[2][31]         | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][0]_LDC_i_1_n_1  |                1 |              1 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[2][31]         | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][10]_LDC_i_1_n_1 |                1 |              1 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[2][31]         | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][11]_LDC_i_1_n_1 |                1 |              1 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[2][31]         | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][12]_LDC_i_1_n_1 |                1 |              1 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[2][31]         | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][13]_LDC_i_1_n_1 |                1 |              1 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[2][31]         | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][14]_LDC_i_1_n_1 |                1 |              1 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[2][31]         | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][15]_LDC_i_1_n_1 |                1 |              1 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[2][31]         | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][1]_LDC_i_1_n_1  |                1 |              1 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[2][31]         | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][2]_LDC_i_1_n_1  |                1 |              1 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[2][31]         | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][3]_LDC_i_1_n_1  |                1 |              1 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[2][31]         | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][4]_LDC_i_1_n_1  |                1 |              1 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[2][31]         | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][5]_LDC_i_1_n_1  |                1 |              1 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[2][31]         | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][6]_LDC_i_1_n_1  |                1 |              1 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[2][31]         | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][7]_LDC_i_1_n_1  |                1 |              1 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[2][31]         | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][8]_LDC_i_1_n_1  |                1 |              1 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[2][31]         | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[2][9]_LDC_i_1_n_1  |                1 |              1 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[3][31]         | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][0]_LDC_i_1_n_1  |                1 |              1 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[3][31]         | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][10]_LDC_i_1_n_1 |                1 |              1 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[3][31]         | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][11]_LDC_i_1_n_1 |                1 |              1 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[3][31]         | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][12]_LDC_i_1_n_1 |                1 |              1 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[3][31]         | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][13]_LDC_i_1_n_1 |                1 |              1 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[3][31]         | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][14]_LDC_i_1_n_1 |                1 |              1 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[3][31]         | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][15]_LDC_i_1_n_1 |                1 |              1 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[3][31]         | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][1]_LDC_i_1_n_1  |                1 |              1 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[3][31]         | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][2]_LDC_i_1_n_1  |                1 |              1 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[3][31]         | cpu_uut/pipe_id_uut/regfile_uut/array_reg_reg[3][3]_LDC_i_1_n_1  |                1 |              1 |
|  in_clk_IBUF_BUFG                                                 |                                                      |                                                                  |                1 |              2 |
|  seg7/seg7_clk                                                    |                                                      | in_rst_IBUF                                                      |                1 |              3 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[3][31]         | in_rst_IBUF                                                      |                4 |             16 |
|  in_clk_IBUF_BUFG                                                 | init_resistance                                      |                                                                  |                4 |             16 |
|  in_clk_IBUF_BUFG                                                 | is_init_floors_IBUF                                  |                                                                  |                4 |             16 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[2][31]         | in_rst_IBUF                                                      |                3 |             16 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[7][0]_0[0]     | in_rst_IBUF                                                      |               16 |             32 |
|  n_0_1272_BUFG                                                    |                                                      |                                                                  |               22 |             32 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[8][0][0]       | in_rst_IBUF                                                      |               15 |             32 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[9][0][0]       | in_rst_IBUF                                                      |               18 |             32 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/E[0]                         | in_rst_IBUF                                                      |               12 |             32 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[10][0][0]      | in_rst_IBUF                                                      |               25 |             32 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[11][0][0]      | in_rst_IBUF                                                      |               15 |             32 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[12][0][0]      | in_rst_IBUF                                                      |               11 |             32 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[13][0][0]      | in_rst_IBUF                                                      |                9 |             32 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[14][0][0]      | in_rst_IBUF                                                      |               12 |             32 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[17][0][0]      | in_rst_IBUF                                                      |               12 |             32 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[15][0][0]      | in_rst_IBUF                                                      |               10 |             32 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[16][0][0]      | in_rst_IBUF                                                      |               19 |             32 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[18][0][0]      | in_rst_IBUF                                                      |                9 |             32 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[19][0][0]      | in_rst_IBUF                                                      |               11 |             32 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[1][0][0]       | in_rst_IBUF                                                      |               12 |             32 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[20][0][0]      | in_rst_IBUF                                                      |                7 |             32 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[21][0][0]      | in_rst_IBUF                                                      |                7 |             32 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[22][0][0]      | in_rst_IBUF                                                      |                8 |             32 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[23][0][0]      | in_rst_IBUF                                                      |               10 |             32 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[24][0][0]      | in_rst_IBUF                                                      |                9 |             32 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[25][0][0]      | in_rst_IBUF                                                      |               12 |             32 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[26][0][0]      | in_rst_IBUF                                                      |                8 |             32 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[27][0][0]      | in_rst_IBUF                                                      |               10 |             32 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[28][0][0]      | in_rst_IBUF                                                      |               11 |             32 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[29][0][0]      | in_rst_IBUF                                                      |               16 |             32 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[30][0][0]      | in_rst_IBUF                                                      |               14 |             32 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[31][0][0]      | in_rst_IBUF                                                      |               18 |             32 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[5][0][0]       | in_rst_IBUF                                                      |               15 |             32 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_mem_wb_uut/array_reg_reg[6][0][0]       | in_rst_IBUF                                                      |               11 |             32 |
|  in_clk_IBUF_BUFG                                                 |                                                      | in_rst_IBUF                                                      |               16 |             52 |
|  new_clk_BUFG                                                     | cpu_uut/pipe_id_uut/stall_uut/pc_out_retimed_reg[12] | in_rst_IBUF                                                      |               19 |             57 |
| ~new_clk_BUFG                                                     |                                                      | in_rst_IBUF                                                      |               20 |             66 |
|  new_clk_BUFG                                                     |                                                      | in_rst_IBUF                                                      |               62 |            173 |
+-------------------------------------------------------------------+------------------------------------------------------+------------------------------------------------------------------+------------------+----------------+


