Timing Analyzer report for RAM_2P_Demo
Tue Jun 07 14:50:51 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'ClkDividerN:inst2|clkOut'
 14. Slow 1200mV 85C Model Hold: 'ClkDividerN:inst2|clkOut'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 24. Slow 1200mV 0C Model Setup: 'ClkDividerN:inst2|clkOut'
 25. Slow 1200mV 0C Model Hold: 'ClkDividerN:inst2|clkOut'
 26. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 34. Fast 1200mV 0C Model Setup: 'ClkDividerN:inst2|clkOut'
 35. Fast 1200mV 0C Model Hold: 'ClkDividerN:inst2|clkOut'
 36. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; RAM_2P_Demo                                         ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.08        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ;   0.5%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                             ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; Clock Name               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                      ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; ClkDividerN:inst2|clkOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClkDividerN:inst2|clkOut } ;
; CLOCK_50                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                 ;
; KEY[0]                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[0] }                   ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                       ;
+------------+-----------------+--------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                           ;
+------------+-----------------+--------------------------+------------------------------------------------+
; 217.2 MHz  ; 217.2 MHz       ; CLOCK_50                 ;                                                ;
; 619.58 MHz ; 270.78 MHz      ; ClkDividerN:inst2|clkOut ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+--------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary               ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.604 ; -78.556       ;
; ClkDividerN:inst2|clkOut ; -0.614 ; -1.971        ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary               ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; ClkDividerN:inst2|clkOut ; 0.408 ; 0.000         ;
; CLOCK_50                 ; 0.465 ; 0.000         ;
+--------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.000 ; -37.695       ;
; KEY[0]                   ; -3.000 ; -11.079       ;
; ClkDividerN:inst2|clkOut ; -2.693 ; -7.833        ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.604 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.525      ;
; -3.592 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.513      ;
; -3.549 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.470      ;
; -3.544 ; ClkDividerN:inst2|s_divCounter[25] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.465      ;
; -3.525 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.446      ;
; -3.487 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.408      ;
; -3.437 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.358      ;
; -3.378 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.298      ;
; -3.349 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.270      ;
; -3.344 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.264      ;
; -3.339 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.259      ;
; -3.332 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.252      ;
; -3.329 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.250      ;
; -3.324 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.245      ;
; -3.273 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.194      ;
; -3.272 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.193      ;
; -3.261 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.181      ;
; -3.239 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.159      ;
; -3.149 ; ClkDividerN:inst2|s_divCounter[13] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.066      ;
; -3.066 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.986      ;
; -3.006 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.926      ;
; -2.999 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.917      ;
; -2.999 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.917      ;
; -2.999 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.917      ;
; -2.999 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.917      ;
; -2.999 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.917      ;
; -2.999 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.917      ;
; -2.999 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.917      ;
; -2.999 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.917      ;
; -2.999 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.917      ;
; -2.999 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.917      ;
; -2.999 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.917      ;
; -2.999 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.917      ;
; -2.998 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.918      ;
; -2.982 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.902      ;
; -2.876 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.796      ;
; -2.855 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.773      ;
; -2.855 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.773      ;
; -2.855 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.773      ;
; -2.855 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.773      ;
; -2.855 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.773      ;
; -2.855 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.773      ;
; -2.855 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.773      ;
; -2.855 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.773      ;
; -2.855 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.773      ;
; -2.855 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.773      ;
; -2.855 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.773      ;
; -2.855 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.773      ;
; -2.826 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.744      ;
; -2.826 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.744      ;
; -2.826 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.744      ;
; -2.826 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.744      ;
; -2.826 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.744      ;
; -2.826 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.744      ;
; -2.826 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.744      ;
; -2.826 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.744      ;
; -2.826 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.744      ;
; -2.826 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.744      ;
; -2.826 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.744      ;
; -2.826 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.744      ;
; -2.825 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.743      ;
; -2.825 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.743      ;
; -2.825 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.743      ;
; -2.825 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.743      ;
; -2.825 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.743      ;
; -2.825 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.743      ;
; -2.825 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.743      ;
; -2.825 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.743      ;
; -2.825 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.743      ;
; -2.825 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.743      ;
; -2.825 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.743      ;
; -2.825 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.743      ;
; -2.818 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.738      ;
; -2.813 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.731      ;
; -2.813 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.731      ;
; -2.813 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.731      ;
; -2.813 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.731      ;
; -2.813 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.731      ;
; -2.813 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.731      ;
; -2.813 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.731      ;
; -2.813 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.731      ;
; -2.813 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.731      ;
; -2.813 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.731      ;
; -2.813 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.731      ;
; -2.813 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.731      ;
; -2.792 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.711      ;
; -2.792 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.711      ;
; -2.792 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.711      ;
; -2.792 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.711      ;
; -2.792 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.711      ;
; -2.792 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.711      ;
; -2.792 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.711      ;
; -2.792 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.711      ;
; -2.792 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.711      ;
; -2.792 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.711      ;
; -2.792 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.711      ;
; -2.792 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.711      ;
; -2.792 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.711      ;
; -2.736 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.654      ;
; -2.736 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.654      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClkDividerN:inst2|clkOut'                                                                                                                                                                                    ;
+--------+------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                                                                                   ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.614 ; counter:inst1|count[0] ; counter:inst1|count[0]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.080     ; 1.532      ;
; -0.597 ; counter:inst1|count[3] ; counter:inst1|count[1]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.080     ; 1.515      ;
; -0.572 ; counter:inst1|count[1] ; counter:inst1|count[0]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.080     ; 1.490      ;
; -0.468 ; counter:inst1|count[3] ; counter:inst1|count[2]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.080     ; 1.386      ;
; -0.468 ; counter:inst1|count[3] ; counter:inst1|count[0]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.080     ; 1.386      ;
; -0.447 ; counter:inst1|count[1] ; counter:inst1|count[1]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.080     ; 1.365      ;
; -0.308 ; counter:inst1|count[2] ; counter:inst1|count[1]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.080     ; 1.226      ;
; -0.308 ; counter:inst1|count[2] ; counter:inst1|count[0]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.080     ; 1.226      ;
; -0.308 ; counter:inst1|count[2] ; counter:inst1|count[2]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.080     ; 1.226      ;
; -0.292 ; counter:inst1|count[0] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; 0.211      ; 1.541      ;
; -0.277 ; counter:inst1|count[3] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; 0.211      ; 1.526      ;
; -0.254 ; counter:inst1|count[1] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; 0.211      ; 1.503      ;
; 0.010  ; counter:inst1|count[2] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; 0.211      ; 1.239      ;
; 0.153  ; counter:inst1|count[3] ; counter:inst1|count[3]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.080     ; 0.765      ;
+--------+------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClkDividerN:inst2|clkOut'                                                                                                                                                                                    ;
+-------+------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                                                                                                   ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.408 ; counter:inst1|count[3] ; counter:inst1|count[3]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.080      ; 0.674      ;
; 0.523 ; counter:inst1|count[2] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.367      ; 1.112      ;
; 0.634 ; counter:inst1|count[3] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.367      ; 1.223      ;
; 0.643 ; counter:inst1|count[1] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.367      ; 1.232      ;
; 0.734 ; counter:inst1|count[0] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.367      ; 1.323      ;
; 0.819 ; counter:inst1|count[2] ; counter:inst1|count[0]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.080      ; 1.085      ;
; 0.819 ; counter:inst1|count[2] ; counter:inst1|count[2]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.080      ; 1.085      ;
; 0.820 ; counter:inst1|count[2] ; counter:inst1|count[1]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.080      ; 1.086      ;
; 0.937 ; counter:inst1|count[1] ; counter:inst1|count[1]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.080      ; 1.203      ;
; 0.951 ; counter:inst1|count[3] ; counter:inst1|count[0]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.080      ; 1.217      ;
; 0.951 ; counter:inst1|count[3] ; counter:inst1|count[2]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.080      ; 1.217      ;
; 1.030 ; counter:inst1|count[0] ; counter:inst1|count[0]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.080      ; 1.296      ;
; 1.051 ; counter:inst1|count[3] ; counter:inst1|count[1]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.080      ; 1.317      ;
; 1.054 ; counter:inst1|count[1] ; counter:inst1|count[0]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.080      ; 1.320      ;
+-------+------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.465 ; ClkDividerN:inst2|s_divCounter[25] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.731      ;
; 0.642 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.908      ;
; 0.642 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.908      ;
; 0.642 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.908      ;
; 0.643 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.909      ;
; 0.643 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.909      ;
; 0.644 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.910      ;
; 0.644 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.910      ;
; 0.644 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.910      ;
; 0.644 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.910      ;
; 0.645 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.911      ;
; 0.648 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.914      ;
; 0.648 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.914      ;
; 0.649 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.915      ;
; 0.654 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.920      ;
; 0.657 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.923      ;
; 0.658 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.660 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.926      ;
; 0.667 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.933      ;
; 0.676 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.942      ;
; 0.684 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.950      ;
; 0.827 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.093      ;
; 0.960 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.226      ;
; 0.960 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.226      ;
; 0.960 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.226      ;
; 0.961 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.227      ;
; 0.961 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.227      ;
; 0.961 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.227      ;
; 0.962 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.228      ;
; 0.969 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.235      ;
; 0.970 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.236      ;
; 0.971 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.237      ;
; 0.971 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.237      ;
; 0.974 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.240      ;
; 0.974 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.240      ;
; 0.975 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.241      ;
; 0.975 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.241      ;
; 0.975 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.241      ;
; 0.975 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.241      ;
; 0.976 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.242      ;
; 0.976 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.242      ;
; 0.980 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.246      ;
; 0.980 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.246      ;
; 0.981 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.247      ;
; 0.984 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.250      ;
; 0.985 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.251      ;
; 0.987 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.253      ;
; 0.989 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.255      ;
; 0.990 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.256      ;
; 0.990 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.255      ;
; 0.992 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.258      ;
; 0.994 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.260      ;
; 1.011 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.277      ;
; 1.016 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.282      ;
; 1.047 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.313      ;
; 1.081 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.347      ;
; 1.081 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.347      ;
; 1.081 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.347      ;
; 1.082 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.348      ;
; 1.082 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.348      ;
; 1.082 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.348      ;
; 1.083 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.349      ;
; 1.086 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.352      ;
; 1.086 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.352      ;
; 1.086 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.352      ;
; 1.087 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.353      ;
; 1.087 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.353      ;
; 1.087 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.353      ;
; 1.088 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.354      ;
; 1.092 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.358      ;
; 1.096 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.362      ;
; 1.096 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.362      ;
; 1.097 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.363      ;
; 1.101 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.367      ;
; 1.101 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.366      ;
; 1.101 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.367      ;
; 1.101 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.367      ;
; 1.101 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.367      ;
; 1.101 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.366      ;
; 1.102 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.368      ;
; 1.102 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.368      ;
; 1.106 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.372      ;
; 1.107 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.373      ;
; 1.110 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.376      ;
; 1.111 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.377      ;
; 1.111 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.376      ;
; 1.113 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.379      ;
; 1.115 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.381      ;
; 1.116 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.382      ;
; 1.116 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.381      ;
; 1.118 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.384      ;
; 1.137 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.403      ;
; 1.142 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.408      ;
; 1.145 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.411      ;
; 1.207 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.473      ;
; 1.207 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.473      ;
; 1.208 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.474      ;
; 1.208 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.474      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                        ;
+------------+-----------------+--------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                           ;
+------------+-----------------+--------------------------+------------------------------------------------+
; 237.59 MHz ; 237.59 MHz      ; CLOCK_50                 ;                                                ;
; 689.18 MHz ; 274.05 MHz      ; ClkDividerN:inst2|clkOut ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+--------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.209 ; -69.842       ;
; ClkDividerN:inst2|clkOut ; -0.451 ; -1.404        ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; ClkDividerN:inst2|clkOut ; 0.364 ; 0.000         ;
; CLOCK_50                 ; 0.419 ; 0.000         ;
+--------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.000 ; -37.695       ;
; KEY[0]                   ; -3.000 ; -10.947       ;
; ClkDividerN:inst2|clkOut ; -2.649 ; -7.789        ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                 ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.209 ; ClkDividerN:inst2|s_divCounter[25] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.138      ;
; -3.207 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.136      ;
; -3.151 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.080      ;
; -3.149 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.078      ;
; -3.131 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.060      ;
; -3.078 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.007      ;
; -3.069 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.998      ;
; -3.011 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.940      ;
; -2.980 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.909      ;
; -2.974 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.903      ;
; -2.969 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.898      ;
; -2.960 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.889      ;
; -2.951 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.880      ;
; -2.931 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.860      ;
; -2.919 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.848      ;
; -2.910 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.839      ;
; -2.907 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.836      ;
; -2.833 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.762      ;
; -2.731 ; ClkDividerN:inst2|s_divCounter[13] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.658      ;
; -2.712 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.641      ;
; -2.705 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.634      ;
; -2.699 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.628      ;
; -2.664 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.591      ;
; -2.664 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.591      ;
; -2.664 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.591      ;
; -2.664 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.591      ;
; -2.664 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.591      ;
; -2.664 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.591      ;
; -2.664 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.591      ;
; -2.664 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.591      ;
; -2.664 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.591      ;
; -2.664 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.591      ;
; -2.664 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.591      ;
; -2.664 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.591      ;
; -2.598 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.527      ;
; -2.547 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.476      ;
; -2.544 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.471      ;
; -2.544 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.471      ;
; -2.544 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.471      ;
; -2.544 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.471      ;
; -2.544 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.471      ;
; -2.544 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.471      ;
; -2.544 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.471      ;
; -2.544 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.471      ;
; -2.544 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.471      ;
; -2.544 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.471      ;
; -2.544 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.471      ;
; -2.544 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.471      ;
; -2.524 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.451      ;
; -2.524 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.451      ;
; -2.524 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.451      ;
; -2.524 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.451      ;
; -2.524 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.451      ;
; -2.524 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.451      ;
; -2.524 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.451      ;
; -2.524 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.451      ;
; -2.524 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.451      ;
; -2.524 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.451      ;
; -2.524 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.451      ;
; -2.524 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.451      ;
; -2.522 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.449      ;
; -2.522 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.449      ;
; -2.522 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.449      ;
; -2.522 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.449      ;
; -2.522 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.449      ;
; -2.522 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.449      ;
; -2.522 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.449      ;
; -2.522 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.449      ;
; -2.522 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.449      ;
; -2.522 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.449      ;
; -2.522 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.449      ;
; -2.522 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.449      ;
; -2.519 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.446      ;
; -2.519 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.446      ;
; -2.519 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.446      ;
; -2.519 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.446      ;
; -2.519 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.446      ;
; -2.519 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.446      ;
; -2.519 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.446      ;
; -2.519 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.446      ;
; -2.519 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.446      ;
; -2.519 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.446      ;
; -2.519 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.446      ;
; -2.519 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.446      ;
; -2.496 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.425      ;
; -2.484 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.411      ;
; -2.484 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.411      ;
; -2.484 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.411      ;
; -2.484 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.411      ;
; -2.484 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.411      ;
; -2.484 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.411      ;
; -2.484 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.411      ;
; -2.484 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.411      ;
; -2.484 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.411      ;
; -2.484 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.411      ;
; -2.484 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.411      ;
; -2.484 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.411      ;
; -2.484 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.411      ;
; -2.446 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.373      ;
; -2.446 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.373      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClkDividerN:inst2|clkOut'                                                                                                                                                                                     ;
+--------+------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                                                                                   ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.451 ; counter:inst1|count[0] ; counter:inst1|count[0]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.073     ; 1.377      ;
; -0.448 ; counter:inst1|count[3] ; counter:inst1|count[1]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.073     ; 1.374      ;
; -0.426 ; counter:inst1|count[1] ; counter:inst1|count[0]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.073     ; 1.352      ;
; -0.323 ; counter:inst1|count[3] ; counter:inst1|count[2]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.073     ; 1.249      ;
; -0.323 ; counter:inst1|count[3] ; counter:inst1|count[0]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.073     ; 1.249      ;
; -0.307 ; counter:inst1|count[1] ; counter:inst1|count[1]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.073     ; 1.233      ;
; -0.194 ; counter:inst1|count[2] ; counter:inst1|count[1]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.073     ; 1.120      ;
; -0.193 ; counter:inst1|count[2] ; counter:inst1|count[0]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.073     ; 1.119      ;
; -0.193 ; counter:inst1|count[2] ; counter:inst1|count[2]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.073     ; 1.119      ;
; -0.182 ; counter:inst1|count[3] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; 0.183      ; 1.395      ;
; -0.180 ; counter:inst1|count[0] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; 0.183      ; 1.393      ;
; -0.163 ; counter:inst1|count[1] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; 0.183      ; 1.376      ;
; 0.070  ; counter:inst1|count[2] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; 0.183      ; 1.143      ;
; 0.243  ; counter:inst1|count[3] ; counter:inst1|count[3]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.073     ; 0.683      ;
+--------+------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClkDividerN:inst2|clkOut'                                                                                                                                                                                     ;
+-------+------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                                                                                                   ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.364 ; counter:inst1|count[3] ; counter:inst1|count[3]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.073      ; 0.608      ;
; 0.490 ; counter:inst1|count[2] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.324      ; 1.015      ;
; 0.594 ; counter:inst1|count[3] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.324      ; 1.119      ;
; 0.600 ; counter:inst1|count[1] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.324      ; 1.125      ;
; 0.701 ; counter:inst1|count[0] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.324      ; 1.226      ;
; 0.738 ; counter:inst1|count[2] ; counter:inst1|count[0]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.073      ; 0.982      ;
; 0.738 ; counter:inst1|count[2] ; counter:inst1|count[2]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.073      ; 0.982      ;
; 0.739 ; counter:inst1|count[2] ; counter:inst1|count[1]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.073      ; 0.983      ;
; 0.846 ; counter:inst1|count[1] ; counter:inst1|count[1]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.073      ; 1.090      ;
; 0.858 ; counter:inst1|count[3] ; counter:inst1|count[0]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.073      ; 1.102      ;
; 0.859 ; counter:inst1|count[3] ; counter:inst1|count[2]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.073      ; 1.103      ;
; 0.946 ; counter:inst1|count[0] ; counter:inst1|count[0]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.073      ; 1.190      ;
; 0.962 ; counter:inst1|count[3] ; counter:inst1|count[1]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.073      ; 1.206      ;
; 0.969 ; counter:inst1|count[1] ; counter:inst1|count[0]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.073      ; 1.213      ;
+-------+------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                 ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.419 ; ClkDividerN:inst2|s_divCounter[25] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.662      ;
; 0.585 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.828      ;
; 0.587 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.830      ;
; 0.588 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.831      ;
; 0.589 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.832      ;
; 0.589 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.832      ;
; 0.589 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.832      ;
; 0.590 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.833      ;
; 0.592 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.835      ;
; 0.592 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.835      ;
; 0.592 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.835      ;
; 0.597 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.840      ;
; 0.599 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.600 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.601 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.602 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.845      ;
; 0.604 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.609 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.852      ;
; 0.618 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.861      ;
; 0.623 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.866      ;
; 0.764 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.007      ;
; 0.873 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.116      ;
; 0.873 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.116      ;
; 0.873 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.116      ;
; 0.875 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.118      ;
; 0.875 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.118      ;
; 0.875 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.118      ;
; 0.876 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.876 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.876 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.877 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.120      ;
; 0.880 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.123      ;
; 0.880 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.123      ;
; 0.880 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.123      ;
; 0.884 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.127      ;
; 0.884 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.127      ;
; 0.886 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.129      ;
; 0.886 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.129      ;
; 0.887 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.130      ;
; 0.888 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.131      ;
; 0.888 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.131      ;
; 0.889 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.891 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.134      ;
; 0.891 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.134      ;
; 0.891 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.134      ;
; 0.892 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.897 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.140      ;
; 0.898 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.141      ;
; 0.898 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.141      ;
; 0.899 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.142      ;
; 0.903 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.146      ;
; 0.911 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.154      ;
; 0.922 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.165      ;
; 0.949 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.192      ;
; 0.972 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.215      ;
; 0.972 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.215      ;
; 0.974 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.217      ;
; 0.975 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.218      ;
; 0.975 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.218      ;
; 0.975 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.218      ;
; 0.976 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.219      ;
; 0.983 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.226      ;
; 0.983 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.226      ;
; 0.983 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.226      ;
; 0.985 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.228      ;
; 0.985 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.228      ;
; 0.985 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.228      ;
; 0.986 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.229      ;
; 0.986 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.229      ;
; 0.986 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.229      ;
; 0.987 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.230      ;
; 0.988 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.231      ;
; 0.990 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.233      ;
; 0.990 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.233      ;
; 0.990 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.233      ;
; 0.994 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.237      ;
; 0.996 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.239      ;
; 0.996 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.239      ;
; 0.997 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.240      ;
; 0.997 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.240      ;
; 0.998 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.241      ;
; 0.998 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.241      ;
; 0.999 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.242      ;
; 1.001 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.244      ;
; 1.001 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.244      ;
; 1.002 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.245      ;
; 1.008 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.251      ;
; 1.008 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.251      ;
; 1.009 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.252      ;
; 1.013 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.256      ;
; 1.021 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.264      ;
; 1.032 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.275      ;
; 1.050 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.293      ;
; 1.082 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.325      ;
; 1.082 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.325      ;
; 1.085 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.328      ;
; 1.085 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.328      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -1.382 ; -22.900       ;
; ClkDividerN:inst2|clkOut ; 0.207  ; 0.000         ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; ClkDividerN:inst2|clkOut ; 0.188 ; 0.000         ;
; CLOCK_50                 ; 0.212 ; 0.000         ;
+--------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.000 ; -31.620       ;
; KEY[0]                   ; -3.000 ; -6.610        ;
; ClkDividerN:inst2|clkOut ; -1.000 ; -5.000        ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                 ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.382 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.330      ;
; -1.378 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.326      ;
; -1.330 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.278      ;
; -1.316 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.264      ;
; -1.306 ; ClkDividerN:inst2|s_divCounter[25] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.254      ;
; -1.288 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.236      ;
; -1.252 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.200      ;
; -1.243 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.191      ;
; -1.242 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.190      ;
; -1.228 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.176      ;
; -1.225 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.173      ;
; -1.216 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.164      ;
; -1.213 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.161      ;
; -1.211 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.159      ;
; -1.191 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.139      ;
; -1.184 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.132      ;
; -1.172 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.120      ;
; -1.161 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.109      ;
; -1.126 ; ClkDividerN:inst2|s_divCounter[13] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.072      ;
; -1.091 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.039      ;
; -1.057 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.005      ;
; -1.029 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.977      ;
; -1.029 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.977      ;
; -0.993 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.941      ;
; -0.943 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.891      ;
; -0.886 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.832      ;
; -0.886 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.832      ;
; -0.886 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.832      ;
; -0.886 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.832      ;
; -0.886 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.832      ;
; -0.886 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.832      ;
; -0.886 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.832      ;
; -0.886 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.832      ;
; -0.886 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.832      ;
; -0.886 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.832      ;
; -0.886 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.832      ;
; -0.886 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.832      ;
; -0.885 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.833      ;
; -0.871 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.817      ;
; -0.871 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.817      ;
; -0.871 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.817      ;
; -0.871 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.817      ;
; -0.871 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.817      ;
; -0.871 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.817      ;
; -0.871 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.817      ;
; -0.871 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.817      ;
; -0.871 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.817      ;
; -0.871 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.817      ;
; -0.871 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.817      ;
; -0.871 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.817      ;
; -0.867 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.813      ;
; -0.867 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.813      ;
; -0.867 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.813      ;
; -0.867 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.813      ;
; -0.867 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.813      ;
; -0.867 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.813      ;
; -0.867 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.813      ;
; -0.867 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.813      ;
; -0.867 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.813      ;
; -0.867 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.813      ;
; -0.867 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.813      ;
; -0.867 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.813      ;
; -0.850 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.796      ;
; -0.850 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.796      ;
; -0.850 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.796      ;
; -0.850 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.796      ;
; -0.850 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.796      ;
; -0.850 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.796      ;
; -0.850 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.796      ;
; -0.850 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.796      ;
; -0.850 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.796      ;
; -0.850 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.796      ;
; -0.850 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.796      ;
; -0.850 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.796      ;
; -0.817 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.763      ;
; -0.817 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.763      ;
; -0.817 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.763      ;
; -0.817 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.763      ;
; -0.817 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.763      ;
; -0.817 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.763      ;
; -0.817 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.763      ;
; -0.817 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.763      ;
; -0.817 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.763      ;
; -0.817 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.763      ;
; -0.817 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.763      ;
; -0.817 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.763      ;
; -0.805 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.751      ;
; -0.805 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.751      ;
; -0.805 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.751      ;
; -0.805 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.751      ;
; -0.805 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.751      ;
; -0.805 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.751      ;
; -0.805 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.751      ;
; -0.805 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.751      ;
; -0.805 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.751      ;
; -0.805 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.751      ;
; -0.805 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.751      ;
; -0.805 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.751      ;
; -0.782 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.728      ;
; -0.782 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.728      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClkDividerN:inst2|clkOut'                                                                                                                                                                                    ;
+-------+------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                                                                                                   ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.207 ; counter:inst1|count[0] ; counter:inst1|count[0]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.042     ; 0.738      ;
; 0.216 ; counter:inst1|count[3] ; counter:inst1|count[1]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.042     ; 0.729      ;
; 0.245 ; counter:inst1|count[1] ; counter:inst1|count[0]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.042     ; 0.700      ;
; 0.283 ; counter:inst1|count[3] ; counter:inst1|count[2]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.042     ; 0.662      ;
; 0.283 ; counter:inst1|count[3] ; counter:inst1|count[0]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.042     ; 0.662      ;
; 0.296 ; counter:inst1|count[1] ; counter:inst1|count[1]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.042     ; 0.649      ;
; 0.351 ; counter:inst1|count[0] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; 0.101      ; 0.759      ;
; 0.360 ; counter:inst1|count[3] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; 0.101      ; 0.750      ;
; 0.364 ; counter:inst1|count[2] ; counter:inst1|count[0]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.042     ; 0.581      ;
; 0.366 ; counter:inst1|count[2] ; counter:inst1|count[1]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.042     ; 0.579      ;
; 0.367 ; counter:inst1|count[2] ; counter:inst1|count[2]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.042     ; 0.578      ;
; 0.392 ; counter:inst1|count[1] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; 0.101      ; 0.718      ;
; 0.508 ; counter:inst1|count[2] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; 0.101      ; 0.602      ;
; 0.586 ; counter:inst1|count[3] ; counter:inst1|count[3]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 1.000        ; -0.042     ; 0.359      ;
+-------+------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClkDividerN:inst2|clkOut'                                                                                                                                                                                     ;
+-------+------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                                                                                                   ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.188 ; counter:inst1|count[3] ; counter:inst1|count[3]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.042      ; 0.314      ;
; 0.225 ; counter:inst1|count[2] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.184      ; 0.513      ;
; 0.284 ; counter:inst1|count[1] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.184      ; 0.572      ;
; 0.289 ; counter:inst1|count[3] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.184      ; 0.577      ;
; 0.322 ; counter:inst1|count[0] ; RAM_2P_16_8:inst|altsyncram:s_memory_rtl_0|altsyncram_ssc1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.184      ; 0.610      ;
; 0.371 ; counter:inst1|count[2] ; counter:inst1|count[1]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.042      ; 0.497      ;
; 0.371 ; counter:inst1|count[2] ; counter:inst1|count[2]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.042      ; 0.497      ;
; 0.372 ; counter:inst1|count[2] ; counter:inst1|count[0]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.042      ; 0.498      ;
; 0.428 ; counter:inst1|count[1] ; counter:inst1|count[1]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.042      ; 0.554      ;
; 0.435 ; counter:inst1|count[3] ; counter:inst1|count[2]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.042      ; 0.561      ;
; 0.435 ; counter:inst1|count[3] ; counter:inst1|count[0]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.042      ; 0.561      ;
; 0.466 ; counter:inst1|count[0] ; counter:inst1|count[0]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.042      ; 0.592      ;
; 0.476 ; counter:inst1|count[1] ; counter:inst1|count[0]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.042      ; 0.602      ;
; 0.479 ; counter:inst1|count[3] ; counter:inst1|count[1]                                                                                    ; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 0.000        ; 0.042      ; 0.605      ;
+-------+------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                             ;
+-------+------------------------------------+------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------------------+-------------+--------------+------------+------------+
; 0.212 ; ClkDividerN:inst2|s_divCounter[25] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.337      ;
; 0.293 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.418      ;
; 0.293 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.418      ;
; 0.293 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.418      ;
; 0.293 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.418      ;
; 0.294 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.295 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.420      ;
; 0.300 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.425      ;
; 0.301 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[15] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.426      ;
; 0.307 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.432      ;
; 0.309 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[0]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.434      ;
; 0.313 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.438      ;
; 0.373 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.498      ;
; 0.442 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.567      ;
; 0.442 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.567      ;
; 0.443 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.443 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.443 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.443 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.443 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.568      ;
; 0.449 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.574      ;
; 0.450 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.575      ;
; 0.451 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.576      ;
; 0.451 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.576      ;
; 0.452 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.577      ;
; 0.453 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.578      ;
; 0.453 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.578      ;
; 0.453 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.578      ;
; 0.454 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.579      ;
; 0.454 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.579      ;
; 0.455 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.580      ;
; 0.456 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.581      ;
; 0.456 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.581      ;
; 0.456 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.581      ;
; 0.458 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[1]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.583      ;
; 0.459 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|s_divCounter[15] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.584      ;
; 0.459 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.584      ;
; 0.461 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.586      ;
; 0.461 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[2]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.586      ;
; 0.462 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.587      ;
; 0.462 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.587      ;
; 0.465 ; ClkDividerN:inst2|s_divCounter[24] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.590      ;
; 0.469 ; ClkDividerN:inst2|s_divCounter[18] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.594      ;
; 0.471 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.596      ;
; 0.474 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.599      ;
; 0.476 ; ClkDividerN:inst2|clkOut           ; ClkDividerN:inst2|clkOut           ; ClkDividerN:inst2|clkOut ; CLOCK_50    ; 0.000        ; 1.635      ; 2.330      ;
; 0.505 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.630      ;
; 0.505 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.630      ;
; 0.506 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.631      ;
; 0.506 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.631      ;
; 0.506 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[21] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.631      ;
; 0.506 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.631      ;
; 0.506 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.631      ;
; 0.508 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.633      ;
; 0.508 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.633      ;
; 0.509 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.634      ;
; 0.509 ; ClkDividerN:inst2|s_divCounter[9]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.634      ;
; 0.509 ; ClkDividerN:inst2|s_divCounter[19] ; ClkDividerN:inst2|s_divCounter[22] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.634      ;
; 0.509 ; ClkDividerN:inst2|s_divCounter[21] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.634      ;
; 0.509 ; ClkDividerN:inst2|s_divCounter[5]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.634      ;
; 0.512 ; ClkDividerN:inst2|s_divCounter[23] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.637      ;
; 0.513 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.638      ;
; 0.515 ; ClkDividerN:inst2|s_divCounter[11] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.640      ;
; 0.516 ; ClkDividerN:inst2|s_divCounter[15] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.641      ;
; 0.517 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.642      ;
; 0.518 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.643      ;
; 0.519 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[23] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.644      ;
; 0.519 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.644      ;
; 0.519 ; ClkDividerN:inst2|s_divCounter[22] ; ClkDividerN:inst2|s_divCounter[25] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.644      ;
; 0.520 ; ClkDividerN:inst2|s_divCounter[2]  ; ClkDividerN:inst2|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.645      ;
; 0.520 ; ClkDividerN:inst2|s_divCounter[10] ; ClkDividerN:inst2|s_divCounter[14] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.645      ;
; 0.521 ; ClkDividerN:inst2|s_divCounter[8]  ; ClkDividerN:inst2|s_divCounter[12] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.646      ;
; 0.522 ; ClkDividerN:inst2|s_divCounter[17] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.647      ;
; 0.522 ; ClkDividerN:inst2|s_divCounter[20] ; ClkDividerN:inst2|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.647      ;
; 0.522 ; ClkDividerN:inst2|s_divCounter[4]  ; ClkDividerN:inst2|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.647      ;
; 0.524 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[15] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.649      ;
; 0.524 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[3]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.649      ;
; 0.525 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[19] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.650      ;
; 0.525 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|s_divCounter[17] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.650      ;
; 0.527 ; ClkDividerN:inst2|s_divCounter[12] ; ClkDividerN:inst2|s_divCounter[16] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.652      ;
; 0.527 ; ClkDividerN:inst2|s_divCounter[0]  ; ClkDividerN:inst2|s_divCounter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.652      ;
; 0.528 ; ClkDividerN:inst2|s_divCounter[16] ; ClkDividerN:inst2|s_divCounter[20] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.653      ;
; 0.528 ; ClkDividerN:inst2|s_divCounter[14] ; ClkDividerN:inst2|s_divCounter[18] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.653      ;
; 0.537 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.662      ;
; 0.540 ; ClkDividerN:inst2|s_divCounter[6]  ; ClkDividerN:inst2|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.665      ;
; 0.571 ; ClkDividerN:inst2|s_divCounter[7]  ; ClkDividerN:inst2|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.696      ;
; 0.571 ; ClkDividerN:inst2|s_divCounter[3]  ; ClkDividerN:inst2|s_divCounter[7]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.696      ;
; 0.572 ; ClkDividerN:inst2|s_divCounter[1]  ; ClkDividerN:inst2|s_divCounter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.697      ;
+-------+------------------------------------+------------------------------------+--------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                    ;
+---------------------------+---------+-------+----------+---------+---------------------+
; Clock                     ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack          ; -3.604  ; 0.188 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                 ; -3.604  ; 0.212 ; N/A      ; N/A     ; -3.000              ;
;  ClkDividerN:inst2|clkOut ; -0.614  ; 0.188 ; N/A      ; N/A     ; -2.693              ;
;  KEY[0]                   ; N/A     ; N/A   ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS           ; -80.527 ; 0.0   ; 0.0      ; 0.0     ; -56.607             ;
;  CLOCK_50                 ; -78.556 ; 0.000 ; N/A      ; N/A     ; -37.695             ;
;  ClkDividerN:inst2|clkOut ; -1.971  ; 0.000 ; N/A      ; N/A     ; -7.833              ;
;  KEY[0]                   ; N/A     ; N/A   ; N/A      ; N/A     ; -11.079             ;
+---------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDG[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AUD_ADCDAT              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK2_50               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK3_50               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ENET0_INT_N             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_LINK100           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ENET0_MDIO              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_COL            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_CRS            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DATA[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DATA[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DATA[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DATA[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DV             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_ER             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_TX_CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_INT_N             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_LINK100           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ENET1_MDIO              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_COL            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_CRS            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DATA[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DATA[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DATA[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DATA[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DV             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_ER             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_TX_CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENETCLK_25              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FL_RY                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; HSMC_CLKIN0             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; IRDA_RXD                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OTG_INT                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SD_WP_N                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SMA_CLKIN               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[13]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[14]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[15]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[16]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[17]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TD_CLK27                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[0]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[1]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[2]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[3]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[4]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[5]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[6]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[7]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_HS                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_VS                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; UART_RTS                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; UART_RXD                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.149 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.149 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.96e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.96e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                 ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 20       ; 0        ; 0        ; 0        ;
; ClkDividerN:inst2|clkOut ; CLOCK_50                 ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                 ; CLOCK_50                 ; 1214     ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                  ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; 20       ; 0        ; 0        ; 0        ;
; ClkDividerN:inst2|clkOut ; CLOCK_50                 ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                 ; CLOCK_50                 ; 1214     ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 15    ; 15   ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------+
; Clock Status Summary                                                     ;
+--------------------------+--------------------------+------+-------------+
; Target                   ; Clock                    ; Type ; Status      ;
+--------------------------+--------------------------+------+-------------+
; CLOCK_50                 ; CLOCK_50                 ; Base ; Constrained ;
; ClkDividerN:inst2|clkOut ; ClkDividerN:inst2|clkOut ; Base ; Constrained ;
; KEY[0]                   ; KEY[0]                   ; Base ; Constrained ;
+--------------------------+--------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDG[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDG[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Tue Jun 07 14:50:49 2022
Info: Command: quartus_sta RAM_2P_Demo -c RAM_2P_Demo
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RAM_2P_Demo.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name KEY[0] KEY[0]
    Info (332105): create_clock -period 1.000 -name ClkDividerN:inst2|clkOut ClkDividerN:inst2|clkOut
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.604
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.604             -78.556 CLOCK_50 
    Info (332119):    -0.614              -1.971 ClkDividerN:inst2|clkOut 
Info (332146): Worst-case hold slack is 0.408
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.408               0.000 ClkDividerN:inst2|clkOut 
    Info (332119):     0.465               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 CLOCK_50 
    Info (332119):    -3.000             -11.079 KEY[0] 
    Info (332119):    -2.693              -7.833 ClkDividerN:inst2|clkOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.209
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.209             -69.842 CLOCK_50 
    Info (332119):    -0.451              -1.404 ClkDividerN:inst2|clkOut 
Info (332146): Worst-case hold slack is 0.364
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.364               0.000 ClkDividerN:inst2|clkOut 
    Info (332119):     0.419               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 CLOCK_50 
    Info (332119):    -3.000             -10.947 KEY[0] 
    Info (332119):    -2.649              -7.789 ClkDividerN:inst2|clkOut 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.382
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.382             -22.900 CLOCK_50 
    Info (332119):     0.207               0.000 ClkDividerN:inst2|clkOut 
Info (332146): Worst-case hold slack is 0.188
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.188               0.000 ClkDividerN:inst2|clkOut 
    Info (332119):     0.212               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.620 CLOCK_50 
    Info (332119):    -3.000              -6.610 KEY[0] 
    Info (332119):    -1.000              -5.000 ClkDividerN:inst2|clkOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4990 megabytes
    Info: Processing ended: Tue Jun 07 14:50:51 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


