Fitter report for SG_PnR_proj
Wed Apr 24 12:24:54 2013
Quartus II 64-Bit Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Output Pin Default Load For Reported TCO
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Interconnect Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+------------------------------------+------------------------------------------------+
; Fitter Status                      ; Successful - Wed Apr 24 12:24:54 2013          ;
; Quartus II 64-Bit Version          ; 12.0 Build 263 08/02/2012 SP 2 SJ Full Version ;
; Revision Name                      ; SG_PnR_proj                                    ;
; Top-level Entity Name              ; top_synthesis                                  ;
; Family                             ; Cyclone II                                     ;
; Device                             ; EP2C35F672C6                                   ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 4,321 / 33,216 ( 13 % )                        ;
;     Total combinational functions  ; 3,656 / 33,216 ( 11 % )                        ;
;     Dedicated logic registers      ; 2,409 / 33,216 ( 7 % )                         ;
; Total registers                    ; 2428                                           ;
; Total pins                         ; 142 / 475 ( 30 % )                             ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 121,716 / 483,840 ( 25 % )                     ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                                 ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                 ;
+------------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 2.17        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;  13.8%      ;
;     5-6 processors         ; < 0.1%      ;
;     7-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------+-----------------+------------------+---------------------------------+-----------+----------------+-----------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                  ; Action          ; Operation        ; Reason                          ; Node Port ; Node Port Name ; Destination Node                                                      ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------+-----------------+------------------+---------------------------------+-----------+----------------+-----------------------------------------------------------------------+------------------+-----------------------+
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dram_addr_r[0]         ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; dram_addr[0]                                                          ; DATAIN           ;                       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dram_addr_r[1]         ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; dram_addr[1]                                                          ; DATAIN           ;                       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dram_addr_r[2]         ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; dram_addr[2]                                                          ; DATAIN           ;                       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dram_addr_r[3]         ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; dram_addr[3]                                                          ; DATAIN           ;                       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dram_addr_r[4]         ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; dram_addr[4]                                                          ; DATAIN           ;                       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dram_addr_r[5]         ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; dram_addr[5]                                                          ; DATAIN           ;                       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dram_addr_r[6]         ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; dram_addr[6]                                                          ; DATAIN           ;                       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dram_addr_r[7]         ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; dram_addr[7]                                                          ; DATAIN           ;                       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dram_addr_r[8]         ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; dram_addr[8]                                                          ; DATAIN           ;                       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dram_addr_r[9]         ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; dram_addr[9]                                                          ; DATAIN           ;                       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dram_addr_r[10]        ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; dram_addr[10]                                                         ; DATAIN           ;                       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dram_addr_r[11]        ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; dram_addr[11]                                                         ; DATAIN           ;                       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dram_bank_r[0]         ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; dram_bank[0]                                                          ; DATAIN           ;                       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dram_bank_r[1]         ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; dram_bank[1]                                                          ; DATAIN           ;                       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dram_cas_n_r           ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; dram_cas_n                                                            ; DATAIN           ;                       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dram_cas_n_r           ; Inverted        ; Register Packing ; Fast Output Register assignment ;           ;                ;                                                                       ;                  ;                       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dram_ldqm              ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; dram_ldqm                                                             ; DATAIN           ;                       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dram_ldqm              ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dram_ldqm~_Duplicate_1 ; REGOUT           ;                       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dram_ldqm              ; Inverted        ; Register Packing ; Fast Output Register assignment ;           ;                ;                                                                       ;                  ;                       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dram_ldqm~_Duplicate_1 ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; dram_udqm                                                             ; DATAIN           ;                       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dram_ldqm~_Duplicate_1 ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dram_ldqm~_Duplicate_2 ; REGOUT           ;                       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dram_ldqm~_Duplicate_1 ; Inverted        ; Register Packing ; Fast Output Register assignment ;           ;                ;                                                                       ;                  ;                       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dram_ras_n_r           ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; dram_ras_n                                                            ; DATAIN           ;                       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dram_ras_n_r           ; Inverted        ; Register Packing ; Fast Output Register assignment ;           ;                ;                                                                       ;                  ;                       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dram_we_n_r            ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; dram_we_n                                                             ; DATAIN           ;                       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dram_we_n_r            ; Inverted        ; Register Packing ; Fast Output Register assignment ;           ;                ;                                                                       ;                  ;                       ;
+-----------------------------------------------------------------------+-----------------+------------------+---------------------------------+-----------+----------------+-----------------------------------------------------------------------+------------------+-----------------------+


+-------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                   ;
+----------------------+----------------+--------------+---------------+---------------+----------------+
; Name                 ; Ignored Entity ; Ignored From ; Ignored To    ; Ignored Value ; Ignored Source ;
+----------------------+----------------+--------------+---------------+---------------+----------------+
; Fast Output Register ; top_synthesis  ;              ; clk_sdram_out ; ON            ; QSF Assignment ;
; Fast Output Register ; top_synthesis  ;              ; dram_cke      ; ON            ; QSF Assignment ;
; Fast Output Register ; top_synthesis  ;              ; dram_cs_n     ; ON            ; QSF Assignment ;
+----------------------+----------------+--------------+---------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 6315 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 6315 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 6307    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 8       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in H:/Project/SG_PnR_proj/SG_PnR_proj.pin.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                               ;
+---------------------------------------------+---------------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                         ;
+---------------------------------------------+---------------------------------------------------------------------------------------------------------------+
; Total logic elements                        ; 4,321 / 33,216 ( 13 % )                                                                                       ;
;     -- Combinational with no register       ; 1912                                                                                                          ;
;     -- Register only                        ; 665                                                                                                           ;
;     -- Combinational with a register        ; 1744                                                                                                          ;
;                                             ;                                                                                                               ;
; Logic element usage by number of LUT inputs ;                                                                                                               ;
;     -- 4 input functions                    ; 1510                                                                                                          ;
;     -- 3 input functions                    ; 873                                                                                                           ;
;     -- <=2 input functions                  ; 1273                                                                                                          ;
;     -- Register only                        ; 665                                                                                                           ;
;                                             ;                                                                                                               ;
; Logic elements by mode                      ;                                                                                                               ;
;     -- normal mode                          ; 2756                                                                                                          ;
;     -- arithmetic mode                      ; 900                                                                                                           ;
;                                             ;                                                                                                               ;
; Total registers*                            ; 2,428 / 34,593 ( 7 % )                                                                                        ;
;     -- Dedicated logic registers            ; 2,409 / 33,216 ( 7 % )                                                                                        ;
;     -- I/O registers                        ; 19 / 1,377 ( 1 % )                                                                                            ;
;                                             ;                                                                                                               ;
; Total LABs:  partially or completely used   ; 325 / 2,076 ( 16 % )                                                                                          ;
; User inserted logic elements                ; 0                                                                                                             ;
; Virtual pins                                ; 0                                                                                                             ;
; I/O pins                                    ; 142 / 475 ( 30 % )                                                                                            ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )                                                                                                ;
;                                             ;                                                                                                               ;
; Global signals                              ; 7                                                                                                             ;
; M4Ks                                        ; 34 / 105 ( 32 % )                                                                                             ;
; Total block memory bits                     ; 121,716 / 483,840 ( 25 % )                                                                                    ;
; Total block memory implementation bits      ; 156,672 / 483,840 ( 32 % )                                                                                    ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )                                                                                                ;
; PLLs                                        ; 1 / 4 ( 25 % )                                                                                                ;
; Global clocks                               ; 7 / 16 ( 44 % )                                                                                               ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                                                                                 ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                                                 ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                                                 ;
; Average interconnect usage (total/H/V)      ; 4% / 4% / 3%                                                                                                  ;
; Peak interconnect usage (total/H/V)         ; 21% / 21% / 22%                                                                                               ;
; Maximum fan-out node                        ; global_nets_top:global_nets_inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|_clk1~clkctrl  ;
; Maximum fan-out                             ; 1585                                                                                                          ;
; Highest non-global fan-out signal           ; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|restart_i ;
; Highest non-global fan-out                  ; 99                                                                                                            ;
; Total fan-out                               ; 21766                                                                                                         ;
; Average fan-out                             ; 3.23                                                                                                          ;
+---------------------------------------------+---------------------------------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 4321 / 33216 ( 13 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 1912                  ; 0                              ;
;     -- Register only                        ; 665                   ; 0                              ;
;     -- Combinational with a register        ; 1744                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 1510                  ; 0                              ;
;     -- 3 input functions                    ; 873                   ; 0                              ;
;     -- <=2 input functions                  ; 1273                  ; 0                              ;
;     -- Register only                        ; 665                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 2756                  ; 0                              ;
;     -- arithmetic mode                      ; 900                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 2428                  ; 0                              ;
;     -- Dedicated logic registers            ; 2409 / 33216 ( 7 % )  ; 0 / 33216 ( 0 % )              ;
;     -- I/O registers                        ; 19                    ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 325 / 2076 ( 16 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 142                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 121716                ; 0                              ;
; Total RAM block bits                        ; 156672                ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M4K                                         ; 34 / 105 ( 32 % )     ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 4 / 20 ( 20 % )       ; 4 / 20 ( 20 % )                ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 2471                  ; 1                              ;
;     -- Registered Input Connections         ; 2427                  ; 0                              ;
;     -- Output Connections                   ; 1                     ; 2471                           ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 21778                 ; 2476                           ;
;     -- Registered Connections               ; 10956                 ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 2472                           ;
;     -- hard_block:auto_generated_inst       ; 2472                  ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 3                     ; 1                              ;
;     -- Output Ports                         ; 123                   ; 4                              ;
;     -- Bidir Ports                          ; 16                    ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                           ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; fpga_clk       ; N2    ; 2        ; 0            ; 18           ; 0           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fpga_rst       ; G26   ; 5        ; 65           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; uart_serial_in ; C25   ; 5        ; 65           ; 32           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                              ;
+----------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name                       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; b_out[0]                   ; J13   ; 3        ; 24           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; b_out[1]                   ; J14   ; 3        ; 24           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; b_out[2]                   ; F12   ; 3        ; 27           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; b_out[3]                   ; G12   ; 3        ; 27           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; b_out[4]                   ; J10   ; 3        ; 27           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; b_out[5]                   ; J11   ; 3        ; 27           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; b_out[6]                   ; C11   ; 3        ; 29           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; b_out[7]                   ; B11   ; 3        ; 29           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; b_out[8]                   ; C12   ; 3        ; 29           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; b_out[9]                   ; B12   ; 3        ; 29           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; blank                      ; D6    ; 3        ; 11           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; clk_sdram_out              ; AA7   ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; clk_vesa_out               ; B8    ; 3        ; 16           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_actual_rd_bank         ; AE13  ; 8        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_actual_wr_bank         ; AF13  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_disp_active            ; AB21  ; 7        ; 63           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_icy_bus_taken          ; AC22  ; 7        ; 63           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_icz_bus_taken          ; AD22  ; 7        ; 61           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_rd_bank_val            ; AD12  ; 8        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_rx_path_cyc            ; AE23  ; 7        ; 63           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_sdram_active           ; AF23  ; 7        ; 63           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dbg_wr_bank_val            ; AE12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_addr[0]               ; T6    ; 1        ; 0            ; 11           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_addr[10]              ; Y1    ; 1        ; 0            ; 9            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_addr[11]              ; V5    ; 1        ; 0            ; 8            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_addr[1]               ; V4    ; 1        ; 0            ; 11           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_addr[2]               ; V3    ; 1        ; 0            ; 11           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_addr[3]               ; W2    ; 1        ; 0            ; 10           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_addr[4]               ; W1    ; 1        ; 0            ; 10           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_addr[5]               ; U6    ; 1        ; 0            ; 10           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_addr[6]               ; U7    ; 1        ; 0            ; 10           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_addr[7]               ; U5    ; 1        ; 0            ; 9            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_addr[8]               ; W4    ; 1        ; 0            ; 9            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_addr[9]               ; W3    ; 1        ; 0            ; 9            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_bank[0]               ; AE2   ; 1        ; 0            ; 3            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_bank[1]               ; AE3   ; 1        ; 0            ; 3            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_cas_n                 ; AB3   ; 1        ; 0            ; 3            ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_cke                   ; AA6   ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_cs_n                  ; AC3   ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_ldqm                  ; AD2   ; 1        ; 0            ; 4            ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_ras_n                 ; AB4   ; 1        ; 0            ; 3            ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_udqm                  ; Y5    ; 1        ; 0            ; 4            ; 1           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; dram_we_n                  ; AD3   ; 1        ; 0            ; 4            ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; g_out[0]                   ; B9    ; 3        ; 20           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; g_out[1]                   ; A9    ; 3        ; 20           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; g_out[2]                   ; C10   ; 3        ; 20           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; g_out[3]                   ; D10   ; 3        ; 20           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; g_out[4]                   ; B10   ; 3        ; 22           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; g_out[5]                   ; A10   ; 3        ; 22           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; g_out[6]                   ; G11   ; 3        ; 22           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; g_out[7]                   ; D11   ; 3        ; 22           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; g_out[8]                   ; E12   ; 3        ; 24           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; g_out[9]                   ; D12   ; 3        ; 24           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hsync                      ; A7    ; 3        ; 11           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_disp[0]                ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_disp[1]                ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_disp[2]                ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_disp[3]                ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_disp[4]                ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_disp[5]                ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_disp[6]                ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_mem[0]                 ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_mem[1]                 ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_mem[2]                 ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_mem[3]                 ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_mem[4]                 ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_mem[5]                 ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_mem[6]                 ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_tx[0]                  ; T3    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_tx[1]                  ; R6    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_tx[2]                  ; R7    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_tx[3]                  ; T4    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_tx[4]                  ; U2    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_tx[5]                  ; U1    ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_tx[6]                  ; U9    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_version[0]             ; M4    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_version[1]             ; M5    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_version[2]             ; M3    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_version[3]             ; M2    ; 2        ; 0            ; 23           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_version[4]             ; P3    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_version[5]             ; P4    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lsb_version[6]             ; R2    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_disp[0]                ; W24   ; 6        ; 65           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_disp[1]                ; U22   ; 6        ; 65           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_disp[2]                ; Y25   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_disp[3]                ; Y26   ; 6        ; 65           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_disp[4]                ; AA26  ; 6        ; 65           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_disp[5]                ; AA25  ; 6        ; 65           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_disp[6]                ; Y23   ; 6        ; 65           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_mem[0]                 ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_mem[1]                 ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_mem[2]                 ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_mem[3]                 ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_mem[4]                 ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_mem[5]                 ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_mem[6]                 ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_tx[0]                  ; R3    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_tx[1]                  ; R4    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_tx[2]                  ; R5    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_tx[3]                  ; T9    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_tx[4]                  ; P7    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_tx[5]                  ; P6    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_tx[6]                  ; T2    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_version[0]             ; N9    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_version[1]             ; P9    ; 2        ; 0            ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_version[2]             ; L7    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_version[3]             ; L6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_version[4]             ; L9    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_version[5]             ; L2    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; msb_version[6]             ; L3    ; 2        ; 0            ; 24           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; programming_indication_led ; AE22  ; 7        ; 59           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; r_out[0]                   ; C8    ; 3        ; 14           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; r_out[1]                   ; F10   ; 3        ; 14           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; r_out[2]                   ; G10   ; 3        ; 14           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; r_out[3]                   ; D9    ; 3        ; 16           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; r_out[4]                   ; C9    ; 3        ; 16           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; r_out[5]                   ; A8    ; 3        ; 16           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; r_out[6]                   ; H11   ; 3        ; 18           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; r_out[7]                   ; H12   ; 3        ; 18           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; r_out[8]                   ; F11   ; 3        ; 18           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; r_out[9]                   ; E10   ; 3        ; 18           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; uart_serial_out            ; B25   ; 5        ; 65           ; 32           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vsync                      ; D8    ; 3        ; 14           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+----------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-----------------------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                                ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-----------------------------------------------------+---------------------+
; dram_dq[0]  ; V6    ; 1        ; 0            ; 8            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|oe_r ; -                   ;
; dram_dq[10] ; AB1   ; 1        ; 0            ; 6            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|oe_r ; -                   ;
; dram_dq[11] ; AA4   ; 1        ; 0            ; 5            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|oe_r ; -                   ;
; dram_dq[12] ; AA3   ; 1        ; 0            ; 5            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|oe_r ; -                   ;
; dram_dq[13] ; AC2   ; 1        ; 0            ; 5            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|oe_r ; -                   ;
; dram_dq[14] ; AC1   ; 1        ; 0            ; 5            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|oe_r ; -                   ;
; dram_dq[15] ; AA5   ; 1        ; 0            ; 4            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|oe_r ; -                   ;
; dram_dq[1]  ; AA2   ; 1        ; 0            ; 8            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|oe_r ; -                   ;
; dram_dq[2]  ; AA1   ; 1        ; 0            ; 8            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|oe_r ; -                   ;
; dram_dq[3]  ; Y3    ; 1        ; 0            ; 7            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|oe_r ; -                   ;
; dram_dq[4]  ; Y4    ; 1        ; 0            ; 7            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|oe_r ; -                   ;
; dram_dq[5]  ; R8    ; 1        ; 0            ; 7            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|oe_r ; -                   ;
; dram_dq[6]  ; T8    ; 1        ; 0            ; 7            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|oe_r ; -                   ;
; dram_dq[7]  ; V7    ; 1        ; 0            ; 6            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|oe_r ; -                   ;
; dram_dq[8]  ; W6    ; 1        ; 0            ; 6            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|oe_r ; -                   ;
; dram_dq[9]  ; AB2   ; 1        ; 0            ; 6            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|oe_r ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-----------------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 55 / 64 ( 86 % ) ; 3.3V          ; --           ;
; 2        ; 14 / 59 ( 24 % ) ; 3.3V          ; --           ;
; 3        ; 34 / 56 ( 61 % ) ; 3.3V          ; --           ;
; 4        ; 0 / 58 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 3 / 65 ( 5 % )   ; 3.3V          ; --           ;
; 6        ; 22 / 59 ( 37 % ) ; 3.3V          ; --           ;
; 7        ; 6 / 58 ( 10 % )  ; 3.3V          ; --           ;
; 8        ; 11 / 56 ( 20 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; hsync                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 457        ; 3        ; r_out[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 451        ; 3        ; g_out[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 447        ; 3        ; g_out[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; dram_dq[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ; 106        ; 1        ; dram_dq[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA3      ; 117        ; 1        ; dram_dq[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 116        ; 1        ; dram_dq[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 120        ; 1        ; dram_dq[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 130        ; 1        ; dram_cke                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 129        ; 1        ; clk_sdram_out                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 194        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 197        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; msb_mem[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; msb_mem[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; msb_disp[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 267        ; 6        ; msb_disp[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 115        ; 1        ; dram_dq[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 114        ; 1        ; dram_dq[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 126        ; 1        ; dram_cas_n                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 127        ; 1        ; dram_ras_n                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; lsb_mem[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; dbg_disp_active                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; lsb_disp[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; msb_mem[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; lsb_disp[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; lsb_disp[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; dram_dq[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 118        ; 1        ; dram_dq[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 128        ; 1        ; dram_cs_n                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC8      ; 148        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; lsb_mem[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 199        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC17     ; 207        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; dbg_icy_bus_taken                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ; 245        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; lsb_disp[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; lsb_disp[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; dram_ldqm                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 123        ; 1        ; dram_we_n                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 135        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; lsb_mem[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; dbg_rd_bank_val                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 201        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; dbg_icz_bus_taken                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ; 239        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; dram_bank[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 125        ; 1        ; dram_bank[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 131        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; lsb_mem[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; dbg_wr_bank_val                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 183        ; 8        ; dbg_actual_rd_bank                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 188        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 189        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 200        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; programming_indication_led               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 244        ; 7        ; dbg_rx_path_cyc                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; lsb_mem[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; dbg_actual_wr_bank                       ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; dbg_sdram_active                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; clk_vesa_out                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 452        ; 3        ; g_out[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 448        ; 3        ; g_out[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 435        ; 3        ; b_out[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 433        ; 3        ; b_out[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; uart_serial_out                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; r_out[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 459        ; 3        ; r_out[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 450        ; 3        ; g_out[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 436        ; 3        ; b_out[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 434        ; 3        ; b_out[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 431        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; uart_serial_in                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; blank                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 469        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; vsync                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 460        ; 3        ; r_out[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 449        ; 3        ; g_out[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 445        ; 3        ; g_out[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 443        ; 3        ; g_out[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ; 403        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; r_out[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; g_out[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; r_out[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 454        ; 3        ; r_out[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 440        ; 3        ; b_out[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 423        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; r_out[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 446        ; 3        ; g_out[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 439        ; 3        ; b_out[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 422        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; fpga_rst                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; r_out[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H12      ; 455        ; 3        ; r_out[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 25         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; b_out[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J11      ; 437        ; 3        ; b_out[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; b_out[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J14      ; 441        ; 3        ; b_out[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J23      ; 339        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; msb_version[5]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 51         ; 2        ; msb_version[6]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 44         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; msb_version[3]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 47         ; 2        ; msb_version[2]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; msb_version[4]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L10      ; 52         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L24      ; 324        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; lsb_version[3]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 55         ; 2        ; lsb_version[2]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 53         ; 2        ; lsb_version[0]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 54         ; 2        ; lsb_version[1]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; fpga_clk                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; msb_version[0]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 310        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N26      ; 308        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 68         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P3       ; 69         ; 1        ; lsb_version[4]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 70         ; 1        ; lsb_version[5]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; msb_tx[5]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 77         ; 1        ; msb_tx[4]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; msb_version[1]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 304        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; lsb_version[6]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 72         ; 1        ; msb_tx[0]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 73         ; 1        ; msb_tx[1]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 74         ; 1        ; msb_tx[2]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 81         ; 1        ; lsb_tx[1]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 82         ; 1        ; lsb_tx[2]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 110        ; 1        ; dram_dq[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; msb_tx[6]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 80         ; 1        ; lsb_tx[0]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 83         ; 1        ; lsb_tx[3]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; dram_addr[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 92         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; dram_dq[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ; 76         ; 1        ; msb_tx[3]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ; 75         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 296        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; lsb_tx[5]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 84         ; 1        ; lsb_tx[4]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 88         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; dram_addr[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 98         ; 1        ; dram_addr[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 99         ; 1        ; dram_addr[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; lsb_tx[6]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ; 87         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; msb_disp[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 284        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 91         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 95         ; 1        ; dram_addr[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 94         ; 1        ; dram_addr[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 104        ; 1        ; dram_addr[11]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 105        ; 1        ; dram_dq[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 112        ; 1        ; dram_dq[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; lsb_mem[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; lsb_mem[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; msb_mem[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; msb_mem[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; lsb_disp[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 275        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; dram_addr[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 96         ; 1        ; dram_addr[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 102        ; 1        ; dram_addr[9]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 101        ; 1        ; dram_addr[8]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; dram_dq[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; msb_mem[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; msb_disp[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W25      ; 273        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; dram_addr[10]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; dram_dq[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 109        ; 1        ; dram_dq[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 121        ; 1        ; dram_udqm                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 195        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; msb_mem[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; msb_disp[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 264        ; 6        ; lsb_disp[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; msb_disp[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 268        ; 6        ; msb_disp[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                           ;
+----------------------------------+----------------------------------------------------------------------------------------------------+
; Name                             ; global_nets_top:global_nets_inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|pll ;
+----------------------------------+----------------------------------------------------------------------------------------------------+
; SDC pin name                     ; global_nets_inst|clk_blk_inst|pll_inst|altpll_component|pll                                        ;
; PLL mode                         ; Normal                                                                                             ;
; Compensate clock                 ; clock0                                                                                             ;
; Compensated input/output pins    ; --                                                                                                 ;
; Self reset on gated loss of lock ; Off                                                                                                ;
; Gate lock counter                ; --                                                                                                 ;
; Input frequency 0                ; 50.0 MHz                                                                                           ;
; Input frequency 1                ; --                                                                                                 ;
; Nominal PFD frequency            ; 50.0 MHz                                                                                           ;
; Nominal VCO frequency            ; 800.0 MHz                                                                                          ;
; VCO post scale K counter         ; --                                                                                                 ;
; VCO multiply                     ; --                                                                                                 ;
; VCO divide                       ; --                                                                                                 ;
; Freq min lock                    ; 31.25 MHz                                                                                          ;
; Freq max lock                    ; 62.5 MHz                                                                                           ;
; M VCO Tap                        ; 0                                                                                                  ;
; M Initial                        ; 1                                                                                                  ;
; M value                          ; 16                                                                                                 ;
; N value                          ; 1                                                                                                  ;
; Preserve PLL counter order       ; Off                                                                                                ;
; PLL location                     ; PLL_1                                                                                              ;
; Inclk0 signal                    ; fpga_clk                                                                                           ;
; Inclk1 signal                    ; --                                                                                                 ;
; Inclk0 signal type               ; Dedicated Pin                                                                                      ;
; Inclk1 signal type               ; --                                                                                                 ;
+----------------------------------+----------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+--------------------------------------------------------------------+
; Name                                                                                                 ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                                                       ;
+------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+--------------------------------------------------------------------+
; global_nets_top:global_nets_inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|_clk0 ; clock0       ; 8    ; 3   ; 133.33 MHz       ; 0 (0 ps)    ; 50/50      ; C2      ; 6             ; 3/3 Even   ; 1       ; 0       ; global_nets_inst|clk_blk_inst|pll_inst|altpll_component|pll|clk[0] ;
; global_nets_top:global_nets_inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|_clk1 ; clock1       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)    ; 50/50      ; C0      ; 8             ; 4/4 Even   ; 1       ; 0       ; global_nets_inst|clk_blk_inst|pll_inst|altpll_component|pll|clk[1] ;
; global_nets_top:global_nets_inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|_clk2 ; clock2       ; 4    ; 5   ; 40.0 MHz         ; 0 (0 ps)    ; 50/50      ; C1      ; 20            ; 10/10 Even ; 1       ; 0       ; global_nets_inst|clk_blk_inst|pll_inst|altpll_component|pll|clk[2] ;
+------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+--------------------------------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                        ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                               ; Library Name ;
+-------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |top_synthesis                                                    ; 4321 (1)    ; 2409 (0)                  ; 19 (19)       ; 121716      ; 34   ; 0            ; 0       ; 0         ; 142  ; 0            ; 1912 (1)     ; 665 (0)           ; 1744 (0)         ; |top_synthesis                                                                                                                                                                                                                    ;              ;
;    |global_nets_top:global_nets_inst|                             ; 21 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 10 (0)            ; 10 (0)           ; |top_synthesis|global_nets_top:global_nets_inst                                                                                                                                                                                   ;              ;
;       |clk_blk_top:clk_blk_inst|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|global_nets_top:global_nets_inst|clk_blk_top:clk_blk_inst                                                                                                                                                          ;              ;
;          |pll:pll_inst|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|global_nets_top:global_nets_inst|clk_blk_top:clk_blk_inst|pll:pll_inst                                                                                                                                             ;              ;
;             |altpll:altpll_component|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|global_nets_top:global_nets_inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component                                                                                                                     ;              ;
;       |reset_blk_top:reset_blk_inst|                              ; 21 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 10 (0)            ; 10 (0)           ; |top_synthesis|global_nets_top:global_nets_inst|reset_blk_top:reset_blk_inst                                                                                                                                                      ;              ;
;          |reset_debouncer:rst_deb_inst|                           ; 15 (15)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 9 (9)             ; 5 (5)            ; |top_synthesis|global_nets_top:global_nets_inst|reset_blk_top:reset_blk_inst|reset_debouncer:rst_deb_inst                                                                                                                         ;              ;
;          |sync_rst_gen:sync_rst_sdram_inst|                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top_synthesis|global_nets_top:global_nets_inst|reset_blk_top:reset_blk_inst|sync_rst_gen:sync_rst_sdram_inst                                                                                                                     ;              ;
;          |sync_rst_gen:sync_rst_sys_inst|                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top_synthesis|global_nets_top:global_nets_inst|reset_blk_top:reset_blk_inst|sync_rst_gen:sync_rst_sys_inst                                                                                                                       ;              ;
;          |sync_rst_gen:sync_rst_vesa_inst|                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |top_synthesis|global_nets_top:global_nets_inst|reset_blk_top:reset_blk_inst|sync_rst_gen:sync_rst_vesa_inst                                                                                                                      ;              ;
;    |hexss:lsb_disp_hexss_inst|                                    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|hexss:lsb_disp_hexss_inst                                                                                                                                                                                          ;              ;
;    |hexss:lsb_mem_hexss_inst|                                     ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |top_synthesis|hexss:lsb_mem_hexss_inst                                                                                                                                                                                           ;              ;
;    |hexss:lsb_tx_hexss_inst|                                      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|hexss:lsb_tx_hexss_inst                                                                                                                                                                                            ;              ;
;    |hexss:lsb_version_hexss_inst|                                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|hexss:lsb_version_hexss_inst                                                                                                                                                                                       ;              ;
;    |hexss:msb_disp_hexss_inst|                                    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|hexss:msb_disp_hexss_inst                                                                                                                                                                                          ;              ;
;    |hexss:msb_mem_hexss_inst|                                     ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |top_synthesis|hexss:msb_mem_hexss_inst                                                                                                                                                                                           ;              ;
;    |hexss:msb_tx_hexss_inst|                                      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; |top_synthesis|hexss:msb_tx_hexss_inst                                                                                                                                                                                            ;              ;
;    |hexss:msb_version_hexss_inst|                                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |top_synthesis|hexss:msb_version_hexss_inst                                                                                                                                                                                       ;              ;
;    |mds_top:mds_top_inst|                                         ; 4257 (0)    ; 2389 (0)                  ; 0 (0)         ; 121716      ; 34   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1865 (0)     ; 655 (0)           ; 1737 (0)         ; |top_synthesis|mds_top:mds_top_inst                                                                                                                                                                                               ;              ;
;       |disp_ctrl_top:disp_ctrl_inst|                              ; 1688 (81)   ; 993 (57)                  ; 0 (0)         ; 88876       ; 25   ; 0            ; 0       ; 0         ; 0    ; 0            ; 691 (23)     ; 276 (17)          ; 721 (42)         ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst                                                                                                                                                                  ;              ;
;          |SG_WBM_IF:SG_WBM_IF_inst|                               ; 232 (232)   ; 98 (98)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 133 (133)    ; 1 (1)             ; 98 (98)          ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst                                                                                                                                         ;              ;
;          |Symbol_Generator_Top:Symbol_Generator_Top_inst|         ; 813 (0)     ; 522 (0)                   ; 0 (0)         ; 23340       ; 9    ; 0            ; 0       ; 0         ; 0    ; 0            ; 285 (0)      ; 186 (0)           ; 342 (0)          ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst                                                                                                                   ;              ;
;             |RAM_300:RAM_300_inst|                                ; 63 (63)     ; 49 (49)                   ; 0 (0)         ; 3900        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 26 (26)           ; 24 (24)          ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|RAM_300:RAM_300_inst                                                                                              ;              ;
;                |altsyncram:mem_rtl_0|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3900        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|RAM_300:RAM_300_inst|altsyncram:mem_rtl_0                                                                         ;              ;
;                   |altsyncram_uqg1:auto_generated|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3900        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|RAM_300:RAM_300_inst|altsyncram:mem_rtl_0|altsyncram_uqg1:auto_generated                                          ;              ;
;             |general_fifo:fifo_A|                                 ; 122 (122)   ; 66 (66)                   ; 0 (0)         ; 5120        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 30 (30)           ; 36 (36)          ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_A                                                                                               ;              ;
;                |altsyncram:mem_rtl_0|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_A|altsyncram:mem_rtl_0                                                                          ;              ;
;                   |altsyncram_4rg1:auto_generated|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_A|altsyncram:mem_rtl_0|altsyncram_4rg1:auto_generated                                           ;              ;
;             |general_fifo:fifo_B|                                 ; 118 (118)   ; 66 (66)                   ; 0 (0)         ; 5120        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (52)      ; 26 (26)           ; 40 (40)          ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_B                                                                                               ;              ;
;                |altsyncram:mem_rtl_0|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_B|altsyncram:mem_rtl_0                                                                          ;              ;
;                   |altsyncram_4rg1:auto_generated|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5120        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_B|altsyncram:mem_rtl_0|altsyncram_4rg1:auto_generated                                           ;              ;
;             |manager:manager_inst|                                ; 203 (203)   ; 121 (121)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (81)      ; 12 (12)           ; 110 (110)        ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst                                                                                              ;              ;
;             |mux2:mux2_inst|                                      ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 9 (9)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|mux2:mux2_inst                                                                                                    ;              ;
;             |opcode_store:opcode_store_inst|                      ; 259 (104)   ; 181 (75)                  ; 0 (0)         ; 9200        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (29)      ; 82 (30)           ; 99 (45)          ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst                                                                                    ;              ;
;                |general_fifo:general_fifo_inst|                   ; 155 (155)   ; 106 (106)                 ; 0 (0)         ; 9200        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (49)      ; 52 (52)           ; 54 (54)          ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst                                                     ;              ;
;                   |altsyncram:mem_rtl_0|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 9200        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|altsyncram:mem_rtl_0                                ;              ;
;                      |altsyncram_2rg1:auto_generated|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 9200        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|altsyncram:mem_rtl_0|altsyncram_2rg1:auto_generated ;              ;
;             |opcode_unite:opcode_unite_inst|                      ; 37 (37)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 7 (7)             ; 25 (25)          ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_unite:opcode_unite_inst                                                                                    ;              ;
;          |dc_fifo:dc_fifo_inst|                                   ; 131 (0)     ; 104 (0)                   ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 49 (0)            ; 55 (0)           ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst                                                                                                                                             ;              ;
;             |dcfifo:dcfifo_component|                             ; 131 (0)     ; 104 (0)                   ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 49 (0)            ; 55 (0)           ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component                                                                                                                     ;              ;
;                |dcfifo_k3n1:auto_generated|                       ; 131 (32)    ; 104 (31)                  ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (3)       ; 49 (19)           ; 55 (2)           ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated                                                                                          ;              ;
;                   |a_graycounter_igc:wrptr_gp|                    ; 27 (27)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 19 (19)          ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_igc:wrptr_gp                                                               ;              ;
;                   |a_graycounter_s96:rdptr_g1p|                   ; 27 (27)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 18 (18)          ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_s96:rdptr_g1p                                                              ;              ;
;                   |alt_synch_pipe_0eb:rs_dgwp|                    ; 28 (0)      ; 28 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 25 (0)            ; 3 (0)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|alt_synch_pipe_0eb:rs_dgwp                                                               ;              ;
;                      |dffpipe_ue9:dffpipe5|                       ; 28 (28)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 25 (25)           ; 3 (3)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|alt_synch_pipe_0eb:rs_dgwp|dffpipe_ue9:dffpipe5                                          ;              ;
;                   |altsyncram_1p61:fifo_ram|                      ; 5 (0)       ; 3 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 2 (0)             ; 1 (0)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|altsyncram_1p61:fifo_ram                                                                 ;              ;
;                      |altsyncram_dve1:altsyncram12|               ; 5 (3)       ; 3 (3)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 2 (2)             ; 1 (1)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|altsyncram_1p61:fifo_ram|altsyncram_dve1:altsyncram12                                    ;              ;
;                         |decode_o37:decode15|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|altsyncram_1p61:fifo_ram|altsyncram_dve1:altsyncram12|decode_o37:decode15                ;              ;
;                   |dffpipe_9d9:wraclr|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|dffpipe_9d9:wraclr                                                                       ;              ;
;                   |dffpipe_ahe:rdaclr|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|dffpipe_ahe:rdaclr                                                                       ;              ;
;                   |mux_1u7:rdemp_eq_comp_lsb_mux|                 ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|mux_1u7:rdemp_eq_comp_lsb_mux                                                            ;              ;
;                   |mux_1u7:rdemp_eq_comp_msb_mux|                 ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|mux_1u7:rdemp_eq_comp_msb_mux                                                            ;              ;
;          |gen_reg:gen_reg_lower_frame_inst|                       ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 4 (4)             ; 4 (4)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_reg:gen_reg_lower_frame_inst                                                                                                                                 ;              ;
;          |gen_reg:gen_reg_opcode_unite_inst|                      ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_reg:gen_reg_opcode_unite_inst                                                                                                                                ;              ;
;          |gen_reg:gen_reg_type_inst|                              ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 7 (7)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_reg:gen_reg_type_inst                                                                                                                                        ;              ;
;          |gen_reg:gen_reg_upper_frame_inst|                       ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 4 (4)             ; 4 (4)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_reg:gen_reg_upper_frame_inst                                                                                                                                 ;              ;
;          |gen_reg:gen_reg_version_inst|                           ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 6 (6)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_reg:gen_reg_version_inst                                                                                                                                     ;              ;
;          |synthetic_frame_generator:synth_pic_gen_inst|           ; 125 (125)   ; 79 (79)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 2 (2)             ; 77 (77)          ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst                                                                                                                     ;              ;
;          |vesa_gen_ctrl:vesa_gen_ctrl_inst|                       ; 264 (264)   ; 92 (92)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 172 (172)    ; 10 (10)           ; 82 (82)          ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst                                                                                                                                 ;              ;
;          |wbs_reg:wbs_reg_inst|                                   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |top_synthesis|mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|wbs_reg:wbs_reg_inst                                                                                                                                             ;              ;
;       |intercon:intercon_y_inst|                                  ; 28 (28)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 1 (1)             ; 11 (11)          ; |top_synthesis|mds_top:mds_top_inst|intercon:intercon_y_inst                                                                                                                                                                      ;              ;
;       |intercon:intercon_z_inst|                                  ; 111 (111)   ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 1 (1)             ; 38 (38)          ; |top_synthesis|mds_top:mds_top_inst|intercon:intercon_z_inst                                                                                                                                                                      ;              ;
;       |intercon_mux:intercon_x_inst|                              ; 97 (97)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (54)      ; 0 (0)             ; 43 (43)          ; |top_synthesis|mds_top:mds_top_inst|intercon_mux:intercon_x_inst                                                                                                                                                                  ;              ;
;       |led:led_inst|                                              ; 51 (51)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 1 (1)             ; 28 (28)          ; |top_synthesis|mds_top:mds_top_inst|led:led_inst                                                                                                                                                                                  ;              ;
;       |mem_mng_top:mem_mng_inst|                                  ; 1119 (65)   ; 581 (1)                   ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 508 (51)     ; 202 (0)           ; 409 (18)         ; |top_synthesis|mds_top:mds_top_inst|mem_mng_top:mem_mng_inst                                                                                                                                                                      ;              ;
;          |gen_reg:\dbg_reg_generate:0:gen_reg_dbg_inst|           ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 4 (4)             ; 5 (5)            ; |top_synthesis|mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|gen_reg:\dbg_reg_generate:0:gen_reg_dbg_inst                                                                                                                         ;              ;
;          |gen_reg:\dbg_reg_generate:1:gen_reg_dbg_inst|           ; 13 (13)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 5 (5)             ; 6 (6)            ; |top_synthesis|mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|gen_reg:\dbg_reg_generate:1:gen_reg_dbg_inst                                                                                                                         ;              ;
;          |gen_reg:\dbg_reg_generate:2:gen_reg_dbg_inst|           ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 2 (2)            ; |top_synthesis|mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|gen_reg:\dbg_reg_generate:2:gen_reg_dbg_inst                                                                                                                         ;              ;
;          |gen_reg:gen_reg_type_inst|                              ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 8 (8)            ; |top_synthesis|mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|gen_reg:gen_reg_type_inst                                                                                                                                            ;              ;
;          |mem_ctrl_rd:mem_ctrl_rd_inst|                           ; 544 (69)    ; 290 (83)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 254 (0)      ; 122 (54)          ; 168 (5)          ; |top_synthesis|mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst                                                                                                                                         ;              ;
;             |altera_16to8_dc_ram:ram1_inst|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|altera_16to8_dc_ram:ram1_inst                                                                                                           ;              ;
;                |altsyncram:altsyncram_component|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|altera_16to8_dc_ram:ram1_inst|altsyncram:altsyncram_component                                                                           ;              ;
;                   |altsyncram_b4l1:auto_generated|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|altera_16to8_dc_ram:ram1_inst|altsyncram:altsyncram_component|altsyncram_b4l1:auto_generated                                            ;              ;
;                      |altsyncram_t8l1:altsyncram1|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|altera_16to8_dc_ram:ram1_inst|altsyncram:altsyncram_component|altsyncram_b4l1:auto_generated|altsyncram_t8l1:altsyncram1                ;              ;
;             |mem_ctrl_rd_wbm:wbm_inst|                            ; 406 (406)   ; 153 (153)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 228 (228)    ; 47 (47)           ; 131 (131)        ; |top_synthesis|mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst                                                                                                                ;              ;
;             |mem_ctrl_rd_wbs:wbs_inst|                            ; 81 (81)     ; 54 (54)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 21 (21)           ; 34 (34)          ; |top_synthesis|mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst                                                                                                                ;              ;
;          |mem_ctrl_wr:mem_ctrl_wr_inst|                           ; 428 (25)    ; 251 (27)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 177 (0)      ; 62 (16)           ; 189 (1)          ; |top_synthesis|mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst                                                                                                                                         ;              ;
;             |altera_8to16_dc_ram:ram1_inst|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|altera_8to16_dc_ram:ram1_inst                                                                                                           ;              ;
;                |altsyncram:altsyncram_component|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|altera_8to16_dc_ram:ram1_inst|altsyncram:altsyncram_component                                                                           ;              ;
;                   |altsyncram_a4l1:auto_generated|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|altera_8to16_dc_ram:ram1_inst|altsyncram:altsyncram_component|altsyncram_a4l1:auto_generated                                            ;              ;
;                      |altsyncram_s8l1:altsyncram1|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|altera_8to16_dc_ram:ram1_inst|altsyncram:altsyncram_component|altsyncram_a4l1:auto_generated|altsyncram_s8l1:altsyncram1                ;              ;
;             |mem_ctrl_wr_wbm:wbm_inst|                            ; 327 (327)   ; 186 (186)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 133 (133)    ; 41 (41)           ; 153 (153)        ; |top_synthesis|mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst                                                                                                                ;              ;
;             |mem_ctrl_wr_wbs:wbs_inst|                            ; 84 (84)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 5 (5)             ; 35 (35)          ; |top_synthesis|mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst                                                                                                                ;              ;
;          |mem_mng_arbiter:arbiter_inst|                           ; 38 (38)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 1 (1)             ; 24 (24)          ; |top_synthesis|mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_mng_arbiter:arbiter_inst                                                                                                                                         ;              ;
;          |wbs_reg:wbs_reg_inst|                                   ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 1 (1)            ; |top_synthesis|mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|wbs_reg:wbs_reg_inst                                                                                                                                                 ;              ;
;       |rx_path:rx_path_inst|                                      ; 448 (142)   ; 291 (76)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 157 (65)     ; 94 (0)            ; 197 (77)         ; |top_synthesis|mds_top:mds_top_inst|rx_path:rx_path_inst                                                                                                                                                                          ;              ;
;          |checksum_calc:checksum_inst_dec|                        ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 8 (8)            ; |top_synthesis|mds_top:mds_top_inst|rx_path:rx_path_inst|checksum_calc:checksum_inst_dec                                                                                                                                          ;              ;
;          |mp_dec:mp_dec1|                                         ; 170 (170)   ; 130 (130)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 68 (68)           ; 66 (66)          ; |top_synthesis|mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1                                                                                                                                                           ;              ;
;          |ram_simple:ram_inst1|                                   ; 40 (40)     ; 35 (35)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 21 (21)           ; 14 (14)          ; |top_synthesis|mds_top:mds_top_inst|rx_path:rx_path_inst|ram_simple:ram_inst1                                                                                                                                                     ;              ;
;             |altsyncram:ram_data_rtl_0|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|rx_path:rx_path_inst|ram_simple:ram_inst1|altsyncram:ram_data_rtl_0                                                                                                                           ;              ;
;                |altsyncram_utg1:auto_generated|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|rx_path:rx_path_inst|ram_simple:ram_inst1|altsyncram:ram_data_rtl_0|altsyncram_utg1:auto_generated                                                                                            ;              ;
;          |uart_rx:uart_rx_c|                                      ; 90 (90)     ; 41 (41)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (49)      ; 4 (4)             ; 37 (37)          ; |top_synthesis|mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c                                                                                                                                                        ;              ;
;       |sdram_controller:sdr_ctrl|                                 ; 273 (273)   ; 145 (145)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 125 (125)    ; 15 (15)           ; 133 (133)        ; |top_synthesis|mds_top:mds_top_inst|sdram_controller:sdr_ctrl                                                                                                                                                                     ;              ;
;       |tx_path:tx_path_inst|                                      ; 562 (11)    ; 342 (1)                   ; 0 (0)         ; 8264        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 220 (10)     ; 65 (1)            ; 277 (2)          ; |top_synthesis|mds_top:mds_top_inst|tx_path:tx_path_inst                                                                                                                                                                          ;              ;
;          |checksum_calc:checksum_inst_enc|                        ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 8 (8)            ; |top_synthesis|mds_top:mds_top_inst|tx_path:tx_path_inst|checksum_calc:checksum_inst_enc                                                                                                                                          ;              ;
;          |gen_reg:\rd_burst_reg_generate:0:gen_rd_burst_reg_inst| ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |top_synthesis|mds_top:mds_top_inst|tx_path:tx_path_inst|gen_reg:\rd_burst_reg_generate:0:gen_rd_burst_reg_inst                                                                                                                   ;              ;
;          |gen_reg:\rd_burst_reg_generate:1:gen_rd_burst_reg_inst| ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 6 (6)            ; |top_synthesis|mds_top:mds_top_inst|tx_path:tx_path_inst|gen_reg:\rd_burst_reg_generate:1:gen_rd_burst_reg_inst                                                                                                                   ;              ;
;          |gen_reg:gen_dbg_cmd_reg_inst|                           ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 8 (8)            ; |top_synthesis|mds_top:mds_top_inst|tx_path:tx_path_inst|gen_reg:gen_dbg_cmd_reg_inst                                                                                                                                             ;              ;
;          |gen_reg:gen_reg_addr_reg_inst|                          ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 9 (9)            ; |top_synthesis|mds_top:mds_top_inst|tx_path:tx_path_inst|gen_reg:gen_reg_addr_reg_inst                                                                                                                                            ;              ;
;          |gen_reg:gen_reg_type_inst|                              ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 7 (7)            ; |top_synthesis|mds_top:mds_top_inst|tx_path:tx_path_inst|gen_reg:gen_reg_type_inst                                                                                                                                                ;              ;
;          |general_fifo:fifo_inst1|                                ; 53 (53)     ; 42 (42)                   ; 0 (0)         ; 72          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 18 (18)           ; 24 (24)          ; |top_synthesis|mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifo:fifo_inst1                                                                                                                                                  ;              ;
;             |altsyncram:mem_rtl_0|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 72          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifo:fifo_inst1|altsyncram:mem_rtl_0                                                                                                                             ;              ;
;                |altsyncram_8ig1:auto_generated|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 72          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifo:fifo_inst1|altsyncram:mem_rtl_0|altsyncram_8ig1:auto_generated                                                                                              ;              ;
;          |mp_enc:mp_enc1|                                         ; 204 (204)   ; 106 (106)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (97)      ; 25 (25)           ; 82 (82)          ; |top_synthesis|mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1                                                                                                                                                           ;              ;
;          |ram_simple:ram_inst1|                                   ; 42 (42)     ; 37 (37)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 10 (10)           ; 28 (28)          ; |top_synthesis|mds_top:mds_top_inst|tx_path:tx_path_inst|ram_simple:ram_inst1                                                                                                                                                     ;              ;
;             |altsyncram:ram_data_rtl_0|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|tx_path:tx_path_inst|ram_simple:ram_inst1|altsyncram:ram_data_rtl_0                                                                                                                           ;              ;
;                |altsyncram_5di1:auto_generated|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|tx_path:tx_path_inst|ram_simple:ram_inst1|altsyncram:ram_data_rtl_0|altsyncram_5di1:auto_generated                                                                                            ;              ;
;          |tx_path_wbm:tx_wbm_inst|                                ; 135 (135)   ; 71 (71)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (63)      ; 2 (2)             ; 70 (70)          ; |top_synthesis|mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst                                                                                                                                                  ;              ;
;          |uart_tx:uart_tx_c|                                      ; 53 (53)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 1 (1)             ; 30 (30)          ; |top_synthesis|mds_top:mds_top_inst|tx_path:tx_path_inst|uart_tx:uart_tx_c                                                                                                                                                        ;              ;
;          |wbs_reg:wbs_reg_inst|                                   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |top_synthesis|mds_top:mds_top_inst|tx_path:tx_path_inst|wbs_reg:wbs_reg_inst                                                                                                                                                     ;              ;
+-------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                       ;
+----------------------------+----------+---------------+---------------+-----------------------+-----------+
; Name                       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO       ;
+----------------------------+----------+---------------+---------------+-----------------------+-----------+
; dram_dq[0]                 ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; dram_dq[1]                 ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; dram_dq[2]                 ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; dram_dq[3]                 ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; dram_dq[4]                 ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; dram_dq[5]                 ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; dram_dq[6]                 ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; dram_dq[7]                 ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; dram_dq[8]                 ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; dram_dq[9]                 ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; dram_dq[10]                ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; dram_dq[11]                ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; dram_dq[12]                ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; dram_dq[13]                ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; dram_dq[14]                ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; dram_dq[15]                ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; clk_sdram_out              ; Output   ; --            ; --            ; --                    ; --        ;
; clk_vesa_out               ; Output   ; --            ; --            ; --                    ; --        ;
; uart_serial_out            ; Output   ; --            ; --            ; --                    ; --        ;
; dram_addr[0]               ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; dram_addr[1]               ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; dram_addr[2]               ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; dram_addr[3]               ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; dram_addr[4]               ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; dram_addr[5]               ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; dram_addr[6]               ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; dram_addr[7]               ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; dram_addr[8]               ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; dram_addr[9]               ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; dram_addr[10]              ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; dram_addr[11]              ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; dram_bank[0]               ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; dram_bank[1]               ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; dram_cas_n                 ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; dram_cke                   ; Output   ; --            ; --            ; --                    ; --        ;
; dram_cs_n                  ; Output   ; --            ; --            ; --                    ; --        ;
; dram_ldqm                  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; dram_udqm                  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; dram_ras_n                 ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; dram_we_n                  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; r_out[0]                   ; Output   ; --            ; --            ; --                    ; --        ;
; r_out[1]                   ; Output   ; --            ; --            ; --                    ; --        ;
; r_out[2]                   ; Output   ; --            ; --            ; --                    ; --        ;
; r_out[3]                   ; Output   ; --            ; --            ; --                    ; --        ;
; r_out[4]                   ; Output   ; --            ; --            ; --                    ; --        ;
; r_out[5]                   ; Output   ; --            ; --            ; --                    ; --        ;
; r_out[6]                   ; Output   ; --            ; --            ; --                    ; --        ;
; r_out[7]                   ; Output   ; --            ; --            ; --                    ; --        ;
; r_out[8]                   ; Output   ; --            ; --            ; --                    ; --        ;
; r_out[9]                   ; Output   ; --            ; --            ; --                    ; --        ;
; g_out[0]                   ; Output   ; --            ; --            ; --                    ; --        ;
; g_out[1]                   ; Output   ; --            ; --            ; --                    ; --        ;
; g_out[2]                   ; Output   ; --            ; --            ; --                    ; --        ;
; g_out[3]                   ; Output   ; --            ; --            ; --                    ; --        ;
; g_out[4]                   ; Output   ; --            ; --            ; --                    ; --        ;
; g_out[5]                   ; Output   ; --            ; --            ; --                    ; --        ;
; g_out[6]                   ; Output   ; --            ; --            ; --                    ; --        ;
; g_out[7]                   ; Output   ; --            ; --            ; --                    ; --        ;
; g_out[8]                   ; Output   ; --            ; --            ; --                    ; --        ;
; g_out[9]                   ; Output   ; --            ; --            ; --                    ; --        ;
; b_out[0]                   ; Output   ; --            ; --            ; --                    ; --        ;
; b_out[1]                   ; Output   ; --            ; --            ; --                    ; --        ;
; b_out[2]                   ; Output   ; --            ; --            ; --                    ; --        ;
; b_out[3]                   ; Output   ; --            ; --            ; --                    ; --        ;
; b_out[4]                   ; Output   ; --            ; --            ; --                    ; --        ;
; b_out[5]                   ; Output   ; --            ; --            ; --                    ; --        ;
; b_out[6]                   ; Output   ; --            ; --            ; --                    ; --        ;
; b_out[7]                   ; Output   ; --            ; --            ; --                    ; --        ;
; b_out[8]                   ; Output   ; --            ; --            ; --                    ; --        ;
; b_out[9]                   ; Output   ; --            ; --            ; --                    ; --        ;
; blank                      ; Output   ; --            ; --            ; --                    ; --        ;
; hsync                      ; Output   ; --            ; --            ; --                    ; --        ;
; vsync                      ; Output   ; --            ; --            ; --                    ; --        ;
; dbg_rx_path_cyc            ; Output   ; --            ; --            ; --                    ; --        ;
; dbg_sdram_active           ; Output   ; --            ; --            ; --                    ; --        ;
; dbg_disp_active            ; Output   ; --            ; --            ; --                    ; --        ;
; dbg_icy_bus_taken          ; Output   ; --            ; --            ; --                    ; --        ;
; dbg_icz_bus_taken          ; Output   ; --            ; --            ; --                    ; --        ;
; dbg_wr_bank_val            ; Output   ; --            ; --            ; --                    ; --        ;
; dbg_rd_bank_val            ; Output   ; --            ; --            ; --                    ; --        ;
; dbg_actual_wr_bank         ; Output   ; --            ; --            ; --                    ; --        ;
; dbg_actual_rd_bank         ; Output   ; --            ; --            ; --                    ; --        ;
; programming_indication_led ; Output   ; --            ; --            ; --                    ; --        ;
; lsb_mem[0]                 ; Output   ; --            ; --            ; --                    ; --        ;
; lsb_mem[1]                 ; Output   ; --            ; --            ; --                    ; --        ;
; lsb_mem[2]                 ; Output   ; --            ; --            ; --                    ; --        ;
; lsb_mem[3]                 ; Output   ; --            ; --            ; --                    ; --        ;
; lsb_mem[4]                 ; Output   ; --            ; --            ; --                    ; --        ;
; lsb_mem[5]                 ; Output   ; --            ; --            ; --                    ; --        ;
; lsb_mem[6]                 ; Output   ; --            ; --            ; --                    ; --        ;
; msb_mem[0]                 ; Output   ; --            ; --            ; --                    ; --        ;
; msb_mem[1]                 ; Output   ; --            ; --            ; --                    ; --        ;
; msb_mem[2]                 ; Output   ; --            ; --            ; --                    ; --        ;
; msb_mem[3]                 ; Output   ; --            ; --            ; --                    ; --        ;
; msb_mem[4]                 ; Output   ; --            ; --            ; --                    ; --        ;
; msb_mem[5]                 ; Output   ; --            ; --            ; --                    ; --        ;
; msb_mem[6]                 ; Output   ; --            ; --            ; --                    ; --        ;
; lsb_disp[0]                ; Output   ; --            ; --            ; --                    ; --        ;
; lsb_disp[1]                ; Output   ; --            ; --            ; --                    ; --        ;
; lsb_disp[2]                ; Output   ; --            ; --            ; --                    ; --        ;
; lsb_disp[3]                ; Output   ; --            ; --            ; --                    ; --        ;
; lsb_disp[4]                ; Output   ; --            ; --            ; --                    ; --        ;
; lsb_disp[5]                ; Output   ; --            ; --            ; --                    ; --        ;
; lsb_disp[6]                ; Output   ; --            ; --            ; --                    ; --        ;
; msb_disp[0]                ; Output   ; --            ; --            ; --                    ; --        ;
; msb_disp[1]                ; Output   ; --            ; --            ; --                    ; --        ;
; msb_disp[2]                ; Output   ; --            ; --            ; --                    ; --        ;
; msb_disp[3]                ; Output   ; --            ; --            ; --                    ; --        ;
; msb_disp[4]                ; Output   ; --            ; --            ; --                    ; --        ;
; msb_disp[5]                ; Output   ; --            ; --            ; --                    ; --        ;
; msb_disp[6]                ; Output   ; --            ; --            ; --                    ; --        ;
; lsb_tx[0]                  ; Output   ; --            ; --            ; --                    ; --        ;
; lsb_tx[1]                  ; Output   ; --            ; --            ; --                    ; --        ;
; lsb_tx[2]                  ; Output   ; --            ; --            ; --                    ; --        ;
; lsb_tx[3]                  ; Output   ; --            ; --            ; --                    ; --        ;
; lsb_tx[4]                  ; Output   ; --            ; --            ; --                    ; --        ;
; lsb_tx[5]                  ; Output   ; --            ; --            ; --                    ; --        ;
; lsb_tx[6]                  ; Output   ; --            ; --            ; --                    ; --        ;
; msb_tx[0]                  ; Output   ; --            ; --            ; --                    ; --        ;
; msb_tx[1]                  ; Output   ; --            ; --            ; --                    ; --        ;
; msb_tx[2]                  ; Output   ; --            ; --            ; --                    ; --        ;
; msb_tx[3]                  ; Output   ; --            ; --            ; --                    ; --        ;
; msb_tx[4]                  ; Output   ; --            ; --            ; --                    ; --        ;
; msb_tx[5]                  ; Output   ; --            ; --            ; --                    ; --        ;
; msb_tx[6]                  ; Output   ; --            ; --            ; --                    ; --        ;
; lsb_version[0]             ; Output   ; --            ; --            ; --                    ; --        ;
; lsb_version[1]             ; Output   ; --            ; --            ; --                    ; --        ;
; lsb_version[2]             ; Output   ; --            ; --            ; --                    ; --        ;
; lsb_version[3]             ; Output   ; --            ; --            ; --                    ; --        ;
; lsb_version[4]             ; Output   ; --            ; --            ; --                    ; --        ;
; lsb_version[5]             ; Output   ; --            ; --            ; --                    ; --        ;
; lsb_version[6]             ; Output   ; --            ; --            ; --                    ; --        ;
; msb_version[0]             ; Output   ; --            ; --            ; --                    ; --        ;
; msb_version[1]             ; Output   ; --            ; --            ; --                    ; --        ;
; msb_version[2]             ; Output   ; --            ; --            ; --                    ; --        ;
; msb_version[3]             ; Output   ; --            ; --            ; --                    ; --        ;
; msb_version[4]             ; Output   ; --            ; --            ; --                    ; --        ;
; msb_version[5]             ; Output   ; --            ; --            ; --                    ; --        ;
; msb_version[6]             ; Output   ; --            ; --            ; --                    ; --        ;
; fpga_clk                   ; Input    ; --            ; --            ; --                    ; --        ;
; fpga_rst                   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; uart_serial_in             ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
+----------------------------+----------+---------------+---------------+-----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                           ;
+------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                        ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------+-------------------+---------+
; dram_dq[0]                                                                                                 ;                   ;         ;
;      - mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dat_o_r[0]~feeder                                    ; 1                 ; 6       ;
; dram_dq[1]                                                                                                 ;                   ;         ;
;      - mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dat_o_r[1]                                           ; 0                 ; 6       ;
; dram_dq[2]                                                                                                 ;                   ;         ;
;      - mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dat_o_r[2]~feeder                                    ; 1                 ; 6       ;
; dram_dq[3]                                                                                                 ;                   ;         ;
;      - mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dat_o_r[3]~feeder                                    ; 0                 ; 6       ;
; dram_dq[4]                                                                                                 ;                   ;         ;
;      - mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dat_o_r[4]                                           ; 0                 ; 6       ;
; dram_dq[5]                                                                                                 ;                   ;         ;
;      - mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dat_o_r[5]~feeder                                    ; 0                 ; 6       ;
; dram_dq[6]                                                                                                 ;                   ;         ;
;      - mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dat_o_r[6]                                           ; 0                 ; 6       ;
; dram_dq[7]                                                                                                 ;                   ;         ;
;      - mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dat_o_r[7]                                           ; 1                 ; 6       ;
; dram_dq[8]                                                                                                 ;                   ;         ;
;      - mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dat_o_r[8]                                           ; 0                 ; 6       ;
; dram_dq[9]                                                                                                 ;                   ;         ;
;      - mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dat_o_r[9]~feeder                                    ; 1                 ; 6       ;
; dram_dq[10]                                                                                                ;                   ;         ;
;      - mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dat_o_r[10]                                          ; 0                 ; 6       ;
; dram_dq[11]                                                                                                ;                   ;         ;
;      - mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dat_o_r[11]                                          ; 1                 ; 6       ;
; dram_dq[12]                                                                                                ;                   ;         ;
;      - mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dat_o_r[12]                                          ; 1                 ; 6       ;
; dram_dq[13]                                                                                                ;                   ;         ;
;      - mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dat_o_r[13]~feeder                                   ; 0                 ; 6       ;
; dram_dq[14]                                                                                                ;                   ;         ;
;      - mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dat_o_r[14]~feeder                                   ; 1                 ; 6       ;
; dram_dq[15]                                                                                                ;                   ;         ;
;      - mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dat_o_r[15]                                          ; 0                 ; 6       ;
; fpga_clk                                                                                                   ;                   ;         ;
; fpga_rst                                                                                                   ;                   ;         ;
;      - global_nets_top:global_nets_inst|reset_blk_top:reset_blk_inst|reset_debouncer:rst_deb_inst|reset_d1 ; 1                 ; 6       ;
; uart_serial_in                                                                                             ;                   ;         ;
;      - mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|din_d1~0                                ; 0                 ; 6       ;
+------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                           ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; fpga_clk                                                                                                                                                                                                       ; PIN_N2             ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; fpga_clk                                                                                                                                                                                                       ; PIN_N2             ; 14      ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; global_nets_top:global_nets_inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|_clk0                                                                                                           ; PLL_1              ; 568     ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; global_nets_top:global_nets_inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|_clk1                                                                                                           ; PLL_1              ; 1585    ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; global_nets_top:global_nets_inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|_clk2                                                                                                           ; PLL_1              ; 316     ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; global_nets_top:global_nets_inst|reset_blk_top:reset_blk_inst|reset_debouncer:rst_deb_inst|async_rst_i                                                                                                         ; LCCOMB_X29_Y9_N18  ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; global_nets_top:global_nets_inst|reset_blk_top:reset_blk_inst|reset_debouncer:rst_deb_inst|sync_rst_out                                                                                                        ; LCFF_X29_Y10_N23   ; 6       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; global_nets_top:global_nets_inst|reset_blk_top:reset_blk_inst|sync_rst_gen:sync_rst_sdram_inst|sync_rst_out                                                                                                    ; LCFF_X29_Y10_N25   ; 563     ; Async. clear               ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; global_nets_top:global_nets_inst|reset_blk_top:reset_blk_inst|sync_rst_gen:sync_rst_sys_inst|sync_rst_out                                                                                                      ; LCFF_X21_Y29_N25   ; 1229    ; Async. clear               ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; global_nets_top:global_nets_inst|reset_blk_top:reset_blk_inst|sync_rst_gen:sync_rst_vesa_inst|sync_rst_out                                                                                                     ; LCFF_X29_Y11_N25   ; 228     ; Async. clear               ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|\fsm_proc:cnt[2]~1                                                                                                                  ; LCCOMB_X29_Y19_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|ack_cnt[8]~15                                                                                                                       ; LCCOMB_X32_Y18_N24 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|adr_internal[0]~4                                                                                                                   ; LCCOMB_X34_Y19_N14 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|dbg_adr[16]~2                                                                                                                       ; LCCOMB_X28_Y18_N26 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|err_i_proc~0                                                                                                                        ; LCCOMB_X32_Y18_N14 ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|RAM_300:RAM_300_inst|mem~42                                                                                   ; LCCOMB_X15_Y20_N30 ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|RAM_300:RAM_300_inst|mem~46                                                                                   ; LCCOMB_X15_Y21_N26 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|RAM_300:RAM_300_inst|read_proc~2                                                                              ; LCCOMB_X17_Y20_N26 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|RAM_300:RAM_300_inst|write_proc~1                                                                             ; LCCOMB_X17_Y21_N12 ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_A|count[4]~27                                                                               ; LCCOMB_X51_Y22_N30 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_A|count_proc~0                                                                              ; LCCOMB_X50_Y21_N2  ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_A|mem~34                                                                                    ; LCCOMB_X53_Y21_N6  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_A|mem~38                                                                                    ; LCCOMB_X50_Y21_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_B|count[9]~27                                                                               ; LCCOMB_X48_Y20_N30 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_B|count_proc~0                                                                              ; LCCOMB_X50_Y20_N28 ; 14      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_B|mem~34                                                                                    ; LCCOMB_X50_Y19_N2  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_B|mem~38                                                                                    ; LCCOMB_X50_Y20_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|current_sm.read_b_st                                                                     ; LCFF_X38_Y20_N19   ; 35      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|fifo_a_rd_en                                                                             ; LCFF_X51_Y21_N25   ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|fifo_a_wr_en                                                                             ; LCFF_X36_Y20_N17   ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|fifo_b_rd_en                                                                             ; LCFF_X38_Y20_N25   ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|fifo_b_wr_en                                                                             ; LCFF_X36_Y20_N19   ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|inside_row[0]~18                                                                         ; LCCOMB_X21_Y20_N12 ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|req_cnt[5]~32                                                                            ; LCCOMB_X27_Y19_N2  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|row_count[1]~13                                                                          ; LCCOMB_X38_Y20_N16 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sdram_rd_en                                                                              ; LCFF_X23_Y20_N1    ; 55      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sdram_wait_count_en~0                                                                    ; LCCOMB_X28_Y19_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sdram_wait_counter[2]~10                                                                 ; LCCOMB_X27_Y20_N2  ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sdram_wait_counter[2]~11                                                                 ; LCCOMB_X27_Y20_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sym_col[0]~2                                                                             ; LCCOMB_X20_Y20_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sym_row[2]~1                                                                             ; LCCOMB_X21_Y20_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|counter[5]~14                                                                  ; LCCOMB_X18_Y22_N16 ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|counter[9]~15                                                                  ; LCCOMB_X18_Y21_N2  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|count[6]~0                                      ; LCCOMB_X18_Y22_N22 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|count_proc~0                                    ; LCCOMB_X17_Y22_N14 ; 6       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|mem~63                                          ; LCCOMB_X17_Y22_N0  ; 23      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|mem~66                                          ; LCCOMB_X16_Y22_N0  ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|write_addr[6]~11                                ; LCCOMB_X16_Y22_N4  ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|write_addr[6]~12                                ; LCCOMB_X16_Y22_N30 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|mng_en                                                                         ; LCFF_X19_Y22_N17   ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|rd_en_fifo                                                                     ; LCFF_X18_Y22_N5    ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|rd_en_fifo_i                                                                   ; LCFF_X17_Y22_N25   ; 23      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|read_fifo_proc~1                                                               ; LCCOMB_X18_Y22_N2  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_unite:opcode_unite_inst|current_sm.idle_st                                                             ; LCFF_X18_Y23_N7    ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_unite:opcode_unite_inst|current_sm.mp2_st                                                              ; LCFF_X18_Y23_N31   ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|altsyncram_1p61:fifo_ram|altsyncram_dve1:altsyncram12|decode_o37:decode15|eq_node[0] ; LCCOMB_X24_Y28_N10 ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|altsyncram_1p61:fifo_ram|altsyncram_dve1:altsyncram12|decode_o37:decode15|eq_node[1] ; LCCOMB_X24_Y28_N24 ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|dffpipe_9d9:wraclr|dffe24a[0]                                                        ; LCFF_X24_Y28_N1    ; 37      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|dffpipe_ahe:rdaclr|dffe19a[0]                                                        ; LCFF_X24_Y27_N19   ; 20      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|rdcnt_addr_ena                                                                       ; LCCOMB_X29_Y26_N24 ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|valid_wrreq~0                                                                        ; LCCOMB_X24_Y28_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo_aclr~0                                                                                                                                               ; LCCOMB_X20_Y29_N28 ; 64      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_rd_req~0                                                                                                                                                  ; LCCOMB_X24_Y27_N26 ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_reg:gen_reg_lower_frame_inst|reg_data[0]~0                                                                                                               ; LCCOMB_X30_Y18_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_reg:gen_reg_opcode_unite_inst|din_ack~0                                                                                                                  ; LCCOMB_X32_Y21_N18 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_reg:gen_reg_type_inst|reg_data[3]~0                                                                                                                      ; LCCOMB_X32_Y21_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_reg:gen_reg_upper_frame_inst|reg_data[0]~0                                                                                                               ; LCCOMB_X32_Y21_N20 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_reg:gen_reg_version_inst|reg_data[3]~0                                                                                                                   ; LCCOMB_X29_Y21_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|frame_flag                                                                                                      ; LCFF_X23_Y29_N5    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|hcnt[3]~12                                                                                                      ; LCCOMB_X27_Y33_N8  ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|hcnt[3]~14                                                                                                      ; LCCOMB_X27_Y33_N2  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|vcnt[0]~12                                                                                                      ; LCCOMB_X23_Y33_N28 ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|vcnt[0]~13                                                                                                      ; LCCOMB_X27_Y33_N6  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|g_out[3]~8                                                                                                                  ; LCCOMB_X29_Y28_N6  ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|lower_frame_i[1]~0                                                                                                          ; LCCOMB_X28_Y28_N0  ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|vcnt[2]~1                                                                                                                   ; LCCOMB_X27_Y29_N10 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|vesa_en_i                                                                                                                   ; LCFF_X28_Y28_N17   ; 47      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_mux_d2                                                                                                                                                  ; LCFF_X29_Y26_N23   ; 44      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|intercon:intercon_y_inst|cur_st                                                                                                                                                           ; LCFF_X35_Y19_N31   ; 38      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|intercon:intercon_y_inst|wbm_gnt                                                                                                                                                          ; LCFF_X35_Y19_N3    ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|cur_st                                                                                                                                                           ; LCFF_X34_Y23_N3    ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|intercon_mux:intercon_x_inst|inc_wbm_ack_i~2                                                                                                                                              ; LCCOMB_X31_Y21_N22 ; 7       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|gen_reg:\dbg_reg_generate:0:gen_reg_dbg_inst|din_ack~0                                                                                                           ; LCCOMB_X35_Y20_N20 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|gen_reg:\dbg_reg_generate:1:gen_reg_dbg_inst|din_ack~3                                                                                                           ; LCCOMB_X35_Y20_N6  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|gen_reg:\dbg_reg_generate:2:gen_reg_dbg_inst|din_ack~0                                                                                                           ; LCCOMB_X35_Y20_N28 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|gen_reg:gen_reg_type_inst|reg_data[3]~1                                                                                                                          ; LCCOMB_X34_Y20_N26 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|Selector42~4                                                                                               ; LCCOMB_X32_Y14_N6  ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ack_i_cnt[8]~29                                                                                            ; LCCOMB_X35_Y13_N6  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ack_i_cnt_proc~0                                                                                           ; LCCOMB_X35_Y13_N30 ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|addr_pipe[6]~12                                                                                            ; LCCOMB_X32_Y15_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_addr_in_i[0]~13                                                                                        ; LCCOMB_X27_Y17_N26 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_words_cnt[7]~3                                                                                         ; LCCOMB_X34_Y14_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_words_left[7]~14                                                                                       ; LCCOMB_X32_Y15_N24 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|rd_cnt_i[7]~0                                                                                              ; LCCOMB_X29_Y14_N30 ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|release_arb_proc~0                                                                                         ; LCCOMB_X34_Y13_N28 ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|wbm_cur_st.wbm_bank_st                                                                                     ; LCFF_X32_Y14_N1    ; 45      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|wbm_cur_st.wbm_rx_st                                                                                       ; LCFF_X33_Y13_N1    ; 66      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|wbm_tga_o[7]~21                                                                                            ; LCCOMB_X34_Y14_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|wbm_tga_o~22                                                                                               ; LCCOMB_X34_Y15_N8  ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|ram_expect_adr[5]~14                                                                                       ; LCCOMB_X31_Y17_N24 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|restart_i                                                                                                  ; LCFF_X37_Y17_N1    ; 99      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|wbs_cur_st.wbs_idle_st                                                                                     ; LCFF_X35_Y19_N17   ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|wbs_cur_st.wbs_init_sdram_rx_st                                                                            ; LCFF_X35_Y19_N27   ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|Equal4~0                                                                                                   ; LCCOMB_X28_Y13_N16 ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|Selector26~1                                                                                               ; LCCOMB_X30_Y12_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|WideOr0                                                                                                    ; LCCOMB_X28_Y13_N24 ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ack_i_cnt[5]~11                                                                                            ; LCCOMB_X32_Y12_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|addr_pipe[0]~24                                                                                            ; LCCOMB_X30_Y13_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|bank_switch_proc~12                                                                                        ; LCCOMB_X24_Y12_N28 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|cur_wr_addr[14]~1                                                                                          ; LCCOMB_X32_Y10_N2  ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_1st_data[14]~0                                                                                         ; LCCOMB_X29_Y13_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_addr_out_i[0]~12                                                                                       ; LCCOMB_X25_Y13_N2  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_words_left[0]~13                                                                                       ; LCCOMB_X34_Y12_N0  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|sum_wr_cnt~23                                                                                              ; LCCOMB_X28_Y13_N14 ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wbm_cur_st.wbm_bank_st                                                                                     ; LCFF_X29_Y13_N9    ; 47      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wbm_cur_st.wbm_idle_st                                                                                     ; LCFF_X29_Y13_N23   ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wbm_cur_st.wbm_sum_st                                                                                      ; LCFF_X29_Y13_N19   ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wbm_cur_st.wbm_tx_st                                                                                       ; LCFF_X30_Y13_N9    ; 31      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wbm_tga_o[5]~14                                                                                            ; LCCOMB_X29_Y12_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wr_cnt[17]~23                                                                                              ; LCCOMB_X27_Y13_N0  ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wr_cnt_en                                                                                                  ; LCFF_X24_Y12_N29   ; 40      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|done_cnt~3                                                                                                 ; LCCOMB_X33_Y18_N2  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|ram_din_valid                                                                                              ; LCFF_X34_Y18_N17   ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|wbs_cur_st.wbs_neg_stall_st                                                                                ; LCFF_X33_Y18_N27   ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|wbs_cur_st.wbs_rx_st                                                                                       ; LCFF_X33_Y18_N15   ; 18      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_mng_arbiter:arbiter_inst|rd_wbm_ack_i~0                                                                                                                      ; LCCOMB_X31_Y13_N18 ; 6       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|Selector0~0                                                                                                                                                          ; LCCOMB_X35_Y21_N10 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|ack_i_cnt[6]~13                                                                                                                                                      ; LCCOMB_X36_Y21_N22 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|checksum_calc:checksum_inst_dec|checksum_i[5]~12                                                                                                                     ; LCCOMB_X44_Y22_N16 ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|checksum_calc:checksum_inst_dec|checksum_i[5]~13                                                                                                                     ; LCCOMB_X44_Y22_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|addr_blk[3]~0                                                                                                                                         ; LCCOMB_X44_Y22_N10 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|crc_blk[7]~0                                                                                                                                          ; LCCOMB_X44_Y22_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|len_blk[0]~0                                                                                                                                          ; LCCOMB_X45_Y22_N20 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|reset_crc                                                                                                                                             ; LCFF_X44_Y22_N21   ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|tx_regs                                                                                                                                               ; LCFF_X44_Y21_N5    ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|type_blk[7]~0                                                                                                                                         ; LCCOMB_X43_Y21_N14 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|w_addr[11]~1                                                                                                                                          ; LCCOMB_X44_Y22_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|write_en                                                                                                                                              ; LCFF_X50_Y23_N17   ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|write_en~0                                                                                                                                            ; LCCOMB_X46_Y23_N16 ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|ram_aout_val                                                                                                                                                         ; LCFF_X36_Y23_N11   ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|ram_bytes_left[4]~12                                                                                                                                                 ; LCCOMB_X37_Y22_N2  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|ram_simple:ram_inst1|ram_data~34                                                                                                                                     ; LCCOMB_X50_Y23_N28 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|ram_simple:ram_inst1|ram_data~38                                                                                                                                     ; LCCOMB_X50_Y23_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|cur_st.RX_ST                                                                                                                                       ; LCFF_X44_Y20_N1    ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|cur_st.STOPBIT_ST                                                                                                                                  ; LCFF_X46_Y20_N7    ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|dout[3]~0                                                                                                                                          ; LCCOMB_X46_Y20_N16 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|pos_cnt[3]~0                                                                                                                                       ; LCCOMB_X42_Y20_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|sample_cnt[7]~1                                                                                                                                    ; LCCOMB_X44_Y20_N30 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|valid                                                                                                                                              ; LCFF_X46_Y20_N1    ; 22      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|wbm_adr_internal[3]~5                                                                                                                                                ; LCCOMB_X36_Y23_N8  ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|wbm_adr_internal[3]~7                                                                                                                                                ; LCCOMB_X36_Y23_N0  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|wbm_cur_st.wbm_idle_st                                                                                                                                               ; LCFF_X37_Y23_N25   ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|wbm_cur_st.wbm_neg_st                                                                                                                                                ; LCFF_X37_Y23_N7    ; 50      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|wbm_cur_st.wbm_tx_st                                                                                                                                                 ; LCFF_X36_Y23_N13   ; 30      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|wbm_cur_st.wbm_tx_type_st                                                                                                                                            ; LCFF_X36_Y23_N3    ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|Selector10~0                                                                                                                                                    ; LCCOMB_X30_Y10_N0  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|blen_cnt[1]~16                                                                                                                                                  ; LCCOMB_X28_Y11_N8  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|current_init_state.INIT_IDLE_ST~0                                                                                                                               ; LCCOMB_X25_Y10_N30 ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|current_state.REFRESH_WAIT_ST~0                                                                                                                                 ; LCCOMB_X29_Y9_N0   ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|current_state.WAIT_ACT_ST~0                                                                                                                                     ; LCCOMB_X29_Y10_N16 ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dat_o_r[8]~0                                                                                                                                                    ; LCCOMB_X25_Y9_N0   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|data_proc~2                                                                                                                                                     ; LCCOMB_X28_Y9_N22  ; 20      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dram_bank_r[0]~4                                                                                                                                                ; LCCOMB_X27_Y11_N18 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|next_state~20                                                                                                                                                   ; LCCOMB_X31_Y10_N0  ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|oe_r                                                                                                                                                            ; LCFF_X25_Y9_N19    ; 17      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|rfsh_int_cntr[2]~14                                                                                                                                             ; LCCOMB_X30_Y9_N30  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|wait_200us_cntr[5]~47                                                                                                                                           ; LCCOMB_X25_Y10_N20 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|checksum_calc:checksum_inst_enc|checksum_i[6]~10                                                                                                                     ; LCCOMB_X22_Y21_N10 ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|checksum_calc:checksum_inst_enc|checksum_i[6]~11                                                                                                                     ; LCCOMB_X22_Y21_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_reg:\rd_burst_reg_generate:0:gen_rd_burst_reg_inst|din_ack~0                                                                                                     ; LCCOMB_X33_Y24_N28 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_reg:\rd_burst_reg_generate:1:gen_rd_burst_reg_inst|din_ack~1                                                                                                     ; LCCOMB_X33_Y24_N22 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_reg:gen_dbg_cmd_reg_inst|din_ack~1                                                                                                                               ; LCCOMB_X32_Y24_N16 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_reg:gen_reg_addr_reg_inst|reg_data[0]~0                                                                                                                          ; LCCOMB_X33_Y24_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_reg:gen_reg_type_inst|reg_data[3]~1                                                                                                                              ; LCCOMB_X33_Y24_N8  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifo:fifo_inst1|count_proc~0                                                                                                                                 ; LCCOMB_X27_Y24_N2  ; 6       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifo:fifo_inst1|mem~24                                                                                                                                       ; LCCOMB_X24_Y24_N30 ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifo:fifo_inst1|mem~26                                                                                                                                       ; LCCOMB_X23_Y24_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|crc_blk[4]~1                                                                                                                                          ; LCCOMB_X22_Y24_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|cur_st.idle_st                                                                                                                                        ; LCFF_X24_Y22_N31   ; 18      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|cur_st.reg_crc_st                                                                                                                                     ; LCFF_X24_Y22_N13   ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|cur_st~15                                                                                                                                             ; LCCOMB_X22_Y23_N22 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|dout[0]~0                                                                                                                                             ; LCCOMB_X23_Y23_N20 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|dout[0]~1                                                                                                                                             ; LCCOMB_X23_Y23_N2  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|fsm_proc~0                                                                                                                                            ; LCCOMB_X23_Y24_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|len_blk[8]~8                                                                                                                                          ; LCCOMB_X23_Y22_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|len_data[15]~0                                                                                                                                        ; LCCOMB_X23_Y23_N14 ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|read_addr_en                                                                                                                                          ; LCFF_X24_Y22_N9    ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|reset_crc                                                                                                                                             ; LCFF_X22_Y21_N5    ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|ram_simple:ram_inst1|ram_data~34                                                                                                                                     ; LCCOMB_X25_Y21_N8  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|ram_simple:ram_inst1|ram_data~38                                                                                                                                     ; LCCOMB_X30_Y21_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ack_i_cnt[6]~35                                                                                                                              ; LCCOMB_X31_Y21_N24 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|cur_rd_addr[0]~0                                                                                                                             ; LCCOMB_X30_Y21_N24 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ram_words_left[4]~0                                                                                                                          ; LCCOMB_X30_Y21_N4  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|wbm_cur_st.wbm_idle_st                                                                                                                       ; LCFF_X31_Y23_N11   ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|uart_tx:uart_tx_c|fifo_rd_en                                                                                                                                         ; LCFF_X27_Y24_N31   ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|uart_tx:uart_tx_c|pos_cnt[3]~1                                                                                                                                       ; LCCOMB_X28_Y24_N8  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|uart_tx:uart_tx_c|sr[1]~3                                                                                                                                            ; LCCOMB_X28_Y24_N2  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|uart_tx:uart_tx_c|sr~1                                                                                                                                               ; LCCOMB_X28_Y24_N0  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                        ; Location         ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; fpga_clk                                                                                                    ; PIN_N2           ; 14      ; Global Clock         ; GCLK2            ; --                        ;
; global_nets_top:global_nets_inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|_clk0        ; PLL_1            ; 568     ; Global Clock         ; GCLK1            ; --                        ;
; global_nets_top:global_nets_inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|_clk1        ; PLL_1            ; 1585    ; Global Clock         ; GCLK3            ; --                        ;
; global_nets_top:global_nets_inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|_clk2        ; PLL_1            ; 316     ; Global Clock         ; GCLK0            ; --                        ;
; global_nets_top:global_nets_inst|reset_blk_top:reset_blk_inst|sync_rst_gen:sync_rst_sdram_inst|sync_rst_out ; LCFF_X29_Y10_N25 ; 563     ; Global Clock         ; GCLK12           ; --                        ;
; global_nets_top:global_nets_inst|reset_blk_top:reset_blk_inst|sync_rst_gen:sync_rst_sys_inst|sync_rst_out   ; LCFF_X21_Y29_N25 ; 1229    ; Global Clock         ; GCLK10           ; --                        ;
; global_nets_top:global_nets_inst|reset_blk_top:reset_blk_inst|sync_rst_gen:sync_rst_vesa_inst|sync_rst_out  ; LCFF_X29_Y11_N25 ; 228     ; Global Clock         ; GCLK13           ; --                        ;
+-------------------------------------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                          ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                           ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|restart_i                                                                                                  ; 99      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|wbm_cur_st.wbm_rx_st                                                                                       ; 66      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo_aclr~0                                                                                                                                               ; 64      ;
; global_nets_top:global_nets_inst|reset_blk_top:reset_blk_inst|sync_rst_gen:sync_rst_sdram_inst|sync_rst_out                                                                                                    ; 63      ;
; ~GND                                                                                                                                                                                                           ; 62      ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|wbm_gnt                                                                                                                                                          ; 56      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sdram_rd_en                                                                              ; 55      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|wbm_cur_st.wbm_neg_st                                                                                                                                                ; 50      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wbm_cur_st.wbm_bank_st                                                                                     ; 47      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|wbm_tgc_o                                                                                                                                    ; 47      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_mng_arbiter:arbiter_inst|wr_gnt_i                                                                                                                            ; 47      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|vesa_en_i                                                                                                                   ; 47      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|wbm_cur_st.wbm_bank_st                                                                                     ; 45      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_mux_d2                                                                                                                                                  ; 44      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|cur_st.data_st                                                                                                                                        ; 41      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|adr_internal[5]~1                                                                                                                   ; 41      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wr_cnt_en                                                                                                  ; 40      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|cur_st.end_cyc_st                                                                                                                   ; 38      ;
; mds_top:mds_top_inst|intercon:intercon_y_inst|cur_st                                                                                                                                                           ; 38      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|\fsm_proc:cnt[2]~0                                                                                                                  ; 37      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|wbm_cur_st.wbm_rx_st                                                                                                                         ; 37      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|dffpipe_9d9:wraclr|dffe24a[0]                                                        ; 37      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|wbm_cur_st.wbm_tx_type_st                                                                                                                                            ; 36      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|wbs_cur_st.wbs_init_sdram_rx_st                                                                            ; 35      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|current_sm.read_b_st                                                                     ; 35      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_rd_req~0                                                                                                                                                  ; 35      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|len_data[15]~0                                                                                                                                        ; 33      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|fsm_proc~0                                                                                                                                            ; 32      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|cur_st.len_st                                                                                                                                         ; 32      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|\fsm_proc:cnt[2]~1                                                                                                                  ; 32      ;
; mds_top:mds_top_inst|intercon:intercon_y_inst|wbm_gnt                                                                                                                                                          ; 32      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|type_reg_wbm_d2[0]                                                                                                                  ; 31      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wbm_cur_st.wbm_tx_st                                                                                       ; 31      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|wbm_cur_st.wbm_tx_st                                                                                                                                                 ; 30      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|rd_en_fifo                                                                     ; 29      ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|wbs_gnt[0]                                                                                                                                                       ; 29      ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|cur_st                                                                                                                                                           ; 29      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|tx_regs                                                                                                                                               ; 29      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|fifo_b_rd_en                                                                             ; 28      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_reg:gen_dbg_cmd_reg_inst|reg_data[0]                                                                                                                             ; 28      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_reg:gen_reg_type_inst|reg_data[0]                                                                                                                                ; 28      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|fifo_a_rd_en                                                                             ; 27      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|wbm_cur_st.wbm_idle_st                                                                                                                       ; 27      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|rdcnt_addr_ena                                                                       ; 27      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|cur_st.wbm_idle_st                                                                                                                  ; 26      ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|wbs_gnt[1]                                                                                                                                                       ; 26      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wbm_cur_st.wbm_sum_st                                                                                      ; 25      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|lower_frame_i[1]~0                                                                                                          ; 25      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wbm_cur_st.wbm_req_arb_st                                                                                  ; 25      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|Equal6~2                                                                                 ; 24      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_s96:rdptr_g1p|counter5a[8]                                             ; 24      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_s96:rdptr_g1p|counter5a[5]                                             ; 24      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_s96:rdptr_g1p|counter5a[2]                                             ; 24      ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|next_state~20                                                                                                                                                   ; 24      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|wbm_cur_st.wbm_req_arb_st                                                                                  ; 24      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|g_out[3]~8                                                                                                                  ; 24      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|mem~66                                          ; 23      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|mem~63                                          ; 23      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|rd_en_fifo_i                                                                   ; 23      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|wbs_cur_st.wbs_neg_stall_st                                                                                ; 23      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_igc:wrptr_gp|counter11a[8]                                             ; 23      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_igc:wrptr_gp|counter11a[5]                                             ; 23      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_igc:wrptr_gp|counter11a[2]                                             ; 23      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_igc:wrptr_gp|counter11a[1]                                             ; 23      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_s96:rdptr_g1p|counter5a[9]                                             ; 23      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_s96:rdptr_g1p|counter5a[6]                                             ; 23      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_s96:rdptr_g1p|counter5a[3]                                             ; 23      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_s96:rdptr_g1p|counter5a[0]                                             ; 23      ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbs_stb_i[1]~0                                                                                                                                                ; 23      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_igc:wrptr_gp|counter11a[9]                                             ; 22      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_igc:wrptr_gp|counter11a[6]                                             ; 22      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_igc:wrptr_gp|counter11a[4]                                             ; 22      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_igc:wrptr_gp|counter11a[3]                                             ; 22      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_igc:wrptr_gp|counter11a[0]                                             ; 22      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_s96:rdptr_g1p|counter5a[11]                                            ; 22      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_s96:rdptr_g1p|counter5a[10]                                            ; 22      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_s96:rdptr_g1p|counter5a[7]                                             ; 22      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_s96:rdptr_g1p|counter5a[4]                                             ; 22      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_s96:rdptr_g1p|counter5a[1]                                             ; 22      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|Selector42~4                                                                                               ; 22      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wbm_cur_st.wbm_wait_burst_st                                                                               ; 22      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|valid                                                                                                                                              ; 22      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|cur_wr_addr[14]~1                                                                                          ; 21      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|first_rx_bool                                                                                              ; 21      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_igc:wrptr_gp|counter11a[11]                                            ; 21      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_igc:wrptr_gp|counter11a[10]                                            ; 21      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_igc:wrptr_gp|counter11a[7]                                             ; 21      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|req_data                                                                                                                    ; 21      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|cur_st.data_st                                                                                                                                        ; 20      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|dffpipe_ahe:rdaclr|dffe19a[0]                                                        ; 20      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_words_cnt[0]                                                                                           ; 20      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|bank_switch_proc~12                                                                                        ; 20      ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|data_proc~2                                                                                                                                                     ; 20      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|uart_tx:uart_tx_c|cur_st.TX_ST                                                                                                                                       ; 20      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|rd_wbs_reg_cyc~1                                                                                                                                                 ; 20      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|sdram_data_valid                                                                                                                    ; 19      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|write_en~0                                                                                                                                            ; 19      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wr_cnt[17]~23                                                                                              ; 19      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|sum_wr_cnt~23                                                                                              ; 19      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|Equal4~0                                                                                                   ; 19      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|rd_cnt_i[7]~0                                                                                              ; 19      ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbs_we_i[2]~0                                                                                                                                                 ; 19      ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbs_adr_i[6]~26                                                                                                                                               ; 19      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_mng_arbiter:arbiter_inst|wbm_cyc_o~1                                                                                                                         ; 19      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|LessThan0~30                                                                                                                                          ; 19      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|cur_st.idle_st                                                                                                                                        ; 18      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|dbg_adr[16]~2                                                                                                                       ; 18      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_words_cnt[5]~0                                                                                         ; 18      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|wbs_cur_st.wbs_rx_st                                                                                       ; 18      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|wbm_cur_st.wbm_idle_st                                                                                                                                               ; 18      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|wbm_cur_st.wbm_wait_burst_st                                                                               ; 18      ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbs_dat_i[16]~16                                                                                                                                              ; 18      ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbs_adr_i~24                                                                                                                                                  ; 18      ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbs_adr_i~23                                                                                                                                                  ; 18      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|wbm_cur_st.wbm_wait_type_st                                                                                                                                          ; 18      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|row_count[1]~13                                                                          ; 17      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|ram_simple:ram_inst1|dout_valid                                                                                                                                      ; 17      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|dat_1st_bool                                                                                               ; 17      ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|oe_r                                                                                                                                                            ; 17      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|cur_st.wbm_dbg_adr_st                                                                                                               ; 17      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|restart_rd_bool                                                                                            ; 17      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|altsyncram_1p61:fifo_ram|altsyncram_dve1:altsyncram12|decode_o37:decode15|eq_node[1] ; 16      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|altsyncram_1p61:fifo_ram|altsyncram_dve1:altsyncram12|decode_o37:decode15|eq_node[0] ; 16      ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dat_o_r[8]~0                                                                                                                                                    ; 16      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|w_addr[11]~1                                                                                                                                          ; 16      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_1st_data[14]~0                                                                                         ; 16      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|len_blk[0]~0                                                                                                                                          ; 16      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|wbs_cur_st.wbs_idle_st                                                                                     ; 16      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|ram_rd_en                                                                                ; 16      ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|current_state.WAIT_ACT_ST~0                                                                                                                                     ; 16      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|wbm_tgc_o~2                                                                                                                                                          ; 16      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|wr_wbs_reg_cyc~0                                                                                                                                                 ; 16      ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbs_adr_i~16                                                                                                                                                  ; 16      ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|current_init_state.INIT_IDLE_ST~0                                                                                                                               ; 16      ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|wait_200us_cntr[5]~47                                                                                                                                           ; 15      ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbs_adr_i[13]~29                                                                                                                                              ; 15      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|dout[0]~0                                                                                                                                             ; 15      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|cur_st.reg_crc_st                                                                                                                                     ; 15      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_B|Equal2~0                                                                                  ; 15      ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|current_state.REFRESH_WAIT_ST~0                                                                                                                                 ; 15      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sdram_rd_en~0                                                                            ; 15      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|adr_internal[0]~0                                                                                                                   ; 15      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|wbm_cur_st.wbm_wait_burst_st                                                                                                                 ; 15      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|wr_wbs_reg_cyc~1                                                                                                                                                 ; 15      ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbs_adr_i~25                                                                                                                                                  ; 15      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|hcnt[9]                                                                                                         ; 15      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_reg:gen_reg_opcode_unite_inst|din_ack                                                                                                                    ; 14      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|cur_st.IDLE_ST                                                                                                                                     ; 14      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|one_cnt[0]                                                                                                                                         ; 14      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|one_cnt[1]                                                                                                                                         ; 14      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_B|count_proc~0                                                                              ; 14      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|current_sm.read_a_write_b_st                                                             ; 14      ;
; mds_top:mds_top_inst|led:led_inst|Equal0~8                                                                                                                                                                     ; 14      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|ram_rd_en_i                                                                              ; 14      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|uart_tx:uart_tx_c|cur_st.REGDATA_ST                                                                                                                                  ; 14      ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|next_state.ACT_ST                                                                                                                                               ; 14      ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|next_init_state.INIT_MODE_REG_ST                                                                                                                                ; 14      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_unite:opcode_unite_inst|current_sm.mp2_st                                                              ; 13      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|RAM_300:RAM_300_inst|mem~46                                                                                   ; 13      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|cur_st.crc_st                                                                                                                                         ; 13      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|RAM_300:RAM_300_inst|read_proc~2                                                                              ; 13      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|RAM_300:RAM_300_inst|mem~42                                                                                   ; 13      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_A|count_proc~0                                                                              ; 13      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|fifo_a_wr_en                                                                             ; 13      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|Equal4~1                                                                                                                                           ; 13      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|dout_valid_i                                                                                                                                          ; 13      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|uart_tx:uart_tx_c|fifo_rd_en                                                                                                                                         ; 13      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|err_i_proc~0                                                                                                                        ; 13      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|release_arb_proc~0                                                                                         ; 13      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_cnt_zero_bool                                                                                          ; 13      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|dout[22]                                        ; 13      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_words_left[8]                                                                                          ; 13      ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbs_adr_i[10]~27                                                                                                                                              ; 12      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_unite:opcode_unite_inst|current_sm.mp1_st                                                              ; 12      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|data_crc[0]~1                                                                                                                                         ; 12      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|data_crc[0]~0                                                                                                                                         ; 12      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|end_wbm_rx                                                                                                                                   ; 12      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|cur_st.addr_st                                                                                                                                        ; 12      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|sample_cnt[3]~0                                                                                                                                    ; 12      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|one_cnt[2]                                                                                                                                         ; 12      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|Equal0~8                                                                                                        ; 12      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|fifo_b_wr_en                                                                             ; 12      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|current_sm.write_a_read_b_st                                                             ; 12      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_A|Equal2~0                                                                                  ; 12      ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|rfsh_int_cntr[2]~14                                                                                                                                             ; 12      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|mng_en                                                                         ; 12      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|Selector24~0                                                                                                                                 ; 12      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|Selector81~0                                                                                                                        ; 12      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|err_i_status                                                                                                                        ; 12      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|wr_wbs_reg_cyc~2                                                                                                                                                 ; 12      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ack_i_cnt[6]~35                                                                                                                              ; 11      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|wr_en_fifo                                                                     ; 11      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sym_row[0]                                                                               ; 11      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|cur_st.type_st                                                                                                                                        ; 11      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|cur_st.RX_ST                                                                                                                                       ; 11      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|current_sm.write_a_st                                                                    ; 11      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|dout[3]~0                                                                                                                                          ; 11      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifo:fifo_inst1|Equal3~0                                                                                                                                     ; 11      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|ack_cnt[8]~15                                                                                                                       ; 11      ;
; mds_top:mds_top_inst|intercon:intercon_y_inst|ic_wbm_stall_i[0]~0                                                                                                                                              ; 11      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|ack_i_cnt[6]~13                                                                                                                                                      ; 11      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|hcnt[10]~0                                                                                                                  ; 11      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|wbm_cur_st.wbm_idle_st                                                                                     ; 11      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wbm_cur_st.wbm_idle_st                                                                                     ; 11      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|cur_st.wbm_rx_st                                                                                                                    ; 11      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|wbs_reg_cyc~6                                                                                                                                                ; 11      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|wbm_tga_o~22                                                                                               ; 10      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|reset_crc                                                                                                                                             ; 10      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|counter[9]~15                                                                  ; 10      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|counter[5]~14                                                                  ; 10      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|Equal2~0                                        ; 10      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|reset_crc                                                                                                                                             ; 10      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|wbs_reg_dout[0]~3                                                                                                                                                ; 10      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|sample_cnt[7]~1                                                                                                                                    ; 10      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_B|count[9]~27                                                                               ; 10      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_A|count[4]~27                                                                               ; 10      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_A|Equal3~2                                                                                  ; 10      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|req_cnt[5]~32                                                                            ; 10      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ram_words_left[4]~0                                                                                                                          ; 10      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|addr_blk[3]~0                                                                                                                                         ; 10      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_words_cnt[5]~1                                                                                         ; 10      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|ram_expect_adr[5]~14                                                                                       ; 10      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|ram_bytes_left[4]~12                                                                                                                                                 ; 10      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|hcnt[3]~14                                                                                                      ; 10      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|hcnt[3]~12                                                                                                      ; 10      ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|Selector10~0                                                                                                                                                    ; 10      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|uart_tx:uart_tx_c|Equal0~2                                                                                                                                           ; 10      ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|cur_rd_addr[0]~0                                                                                                                             ; 10      ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|wbm_adr_internal[3]~7                                                                                                                                                ; 10      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|vcnt[2]~1                                                                                                                   ; 10      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|LessThan3~1                                                                                                     ; 10      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ack_i_cnt_proc~0                                                                                           ; 10      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|wbs_we~0                                                                                                                                                         ; 10      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|hcnt[8]                                                                                                                     ; 10      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|hcnt[9]                                                                                                                     ; 10      ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|next_state.WAIT_PRE_ST                                                                                                                                          ; 10      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|gen_reg:gen_reg_type_inst|reg_data[0]                                                                                                                            ; 10      ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|vsync_i                                                                                                                     ; 10      ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|new_blen_n[8]                                                                                                                                                   ; 10      ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|LessThan4~14                                                                                                                                                    ; 10      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_words_left[8]                                                                                          ; 10      ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ack_i_cnt[8]~29                                                                                            ; 9       ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbs_adr_i[0]~32                                                                                                                                               ; 9       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_unite:opcode_unite_inst|current_sm.idle_st                                                             ; 9       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|write_addr[6]~12                                ; 9       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|write_addr[6]~11                                ; 9       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_reg:gen_reg_opcode_unite_inst|din_ack~0                                                                                                                  ; 9       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|WideNor0~0                                                                                                                                            ; 9       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|req_lines_cnt[9]~2                                                                                                          ; 9       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|req_lines_cnt[1]~1                                                                                                          ; 9       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_addr_in_i[0]~13                                                                                        ; 9       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|count[6]~0                                      ; 9       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|read_fifo_proc~1                                                               ; 9       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|Selector0~0                                                                                                                                                          ; 9       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|crc_data_valid_proc~0                                                                                                                                 ; 9       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sym_row[1]                                                                               ; 9       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|ram_words_i[5]~0                                                                                           ; 9       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|read_addr_en                                                                                                                                          ; 9       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_addr_out_i[0]~12                                                                                       ; 9       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|WideOr0                                                                                                    ; 9       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_B|Equal3~2                                                                                  ; 9       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|req_in_trg_dev                                                                           ; 9       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|ram_num_words_d2[8]                                                                                                                 ; 9       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_words_left[0]~13                                                                                       ; 9       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_words_left[7]~14                                                                                       ; 9       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|dout[7]                                                                                                                                            ; 9       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|upper_frame[5]                                                                                                  ; 9       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|vcnt[0]~13                                                                                                      ; 9       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|vcnt[0]~12                                                                                                      ; 9       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|blen_cnt[1]~16                                                                                                                                                  ; 9       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|uart_tx:uart_tx_c|sr[1]~3                                                                                                                                            ; 9       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|wbm_dat_o~0                                                                                                                         ; 9       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|ram_aout_val                                                                                                                                                         ; 9       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ack_i_cnt_proc~0                                                                                           ; 9       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|Selector82~0                                                                                                                        ; 9       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|adr_internal[0]~4                                                                                                                   ; 9       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|LessThan1~9                                                                                                                         ; 9       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|gen_reg:\dbg_reg_generate:0:gen_reg_dbg_inst|din_ack~0                                                                                                           ; 9       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|gen_reg:\dbg_reg_generate:1:gen_reg_dbg_inst|din_ack~3                                                                                                           ; 9       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|gen_reg:\dbg_reg_generate:2:gen_reg_dbg_inst|din_ack~0                                                                                                           ; 9       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_reg:\rd_burst_reg_generate:1:gen_rd_burst_reg_inst|din_ack~1                                                                                                     ; 9       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_reg:gen_dbg_cmd_reg_inst|din_ack~1                                                                                                                               ; 9       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|clear_dbg_reg                                                                                                                                                        ; 9       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_reg:\rd_burst_reg_generate:0:gen_rd_burst_reg_inst|din_ack~0                                                                                                     ; 9       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ram_words_left[10]                                                                                                                           ; 9       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|vcnt[2]~0                                                                                                                   ; 9       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|tRCD_tRP_tRSC_cntr[1]                                                                                                                                           ; 9       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_reg:gen_reg_type_inst|reg_data[3]~1                                                                                                                              ; 9       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|gen_reg:gen_reg_type_inst|reg_data[3]~1                                                                                                                          ; 9       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|dat_1st_bool                                                                                                                                                         ; 9       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|start_trigger                                                                  ; 9       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ack_i_cnt[8]                                                                                               ; 9       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|wbs_reg_cyc~1                                                                                                                                                        ; 9       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|wbs_reg_cyc~4                                                                                                                                                ; 9       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|hcnt[7]                                                                                                                     ; 9       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_reg:gen_reg_type_inst|reg_data[7]                                                                                                                                ; 9       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_reg:gen_reg_type_inst|reg_data[6]                                                                                                                                ; 9       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_reg:gen_reg_type_inst|reg_data[5]                                                                                                                                ; 9       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_reg:gen_reg_type_inst|reg_data[4]                                                                                                                                ; 9       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_reg:gen_reg_type_inst|reg_data[3]                                                                                                                                ; 9       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_reg:gen_reg_type_inst|reg_data[2]                                                                                                                                ; 9       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_reg:gen_reg_type_inst|reg_data[1]                                                                                                                                ; 9       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_reg:gen_reg_type_inst|reg_data[2]                                                                                                                        ; 9       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|gen_reg:gen_reg_type_inst|reg_data[1]                                                                                                                            ; 9       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|inside_row[5]                                                                            ; 9       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|LessThan4~14                                                                                               ; 9       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_words_cnt[7]~3                                                                                         ; 8       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ack_i_cnt[5]~11                                                                                            ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_unite:opcode_unite_inst|Selector15~0                                                                   ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_unite:opcode_unite_inst|Selector6~0                                                                    ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|data_valid_proc~0                               ; 8       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|ram_simple:ram_inst1|ram_data~38                                                                                                                                     ; 8       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|wbs_reg_dout~5                                                                                                                                                       ; 8       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|wbs_reg_dout~4                                                                                                                                                       ; 8       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|wbs_reg_dout~3                                                                                                                                                       ; 8       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|wbs_reg_dout~2                                                                                                                                                       ; 8       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|wbs_reg_dout~1                                                                                                                                                       ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|wbs_reg_dout~3                                                                                                                                               ; 8       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|checksum_calc:checksum_inst_enc|checksum_i[6]~11                                                                                                                     ; 8       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|checksum_calc:checksum_inst_enc|checksum_i[6]~10                                                                                                                     ; 8       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|len_blk[8]~8                                                                                                                                          ; 8       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|ram_simple:ram_inst1|ram_data~34                                                                                                                                     ; 8       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|ram_simple:ram_inst1|ram_data~19                                                                                                                                     ; 8       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|crc_blk[4]~1                                                                                                                                          ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sym_row[2]                                                                               ; 8       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|checksum_calc:checksum_inst_dec|checksum_i[5]~13                                                                                                                     ; 8       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|checksum_calc:checksum_inst_dec|checksum_i[5]~12                                                                                                                     ; 8       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|crc_blk[7]~0                                                                                                                                          ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_reg:gen_reg_lower_frame_inst|reg_data[0]~0                                                                                                               ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_reg:gen_reg_upper_frame_inst|reg_data[0]~0                                                                                                               ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sdram_wait_counter[2]~11                                                                 ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sdram_wait_counter[2]~10                                                                 ; 8       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|Selector2~1                                                                                                                                        ; 8       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|Selector2~0                                                                                                                                        ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_B|mem~38                                                                                    ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_A|mem~38                                                                                    ; 8       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifo:fifo_inst1|mem~26                                                                                                                                       ; 8       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|cur_st.STOPBIT_ST                                                                                                                                  ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_B|mem~34                                                                                    ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_A|mem~34                                                                                    ; 8       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wbm_tga_o[5]~14                                                                                            ; 8       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|wbm_tga_o[7]~21                                                                                            ; 8       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifo:fifo_inst1|mem~24                                                                                                                                       ; 8       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|ram_simple:ram_inst1|ram_data~38                                                                                                                                     ; 8       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|Selector26~1                                                                                               ; 8       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|WideOr0~0                                                                                                  ; 8       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|addr_pipe[0]~24                                                                                            ; 8       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|addr_pipe[6]~12                                                                                            ; 8       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|dout[5]                                                                                                                                            ; 8       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|dout[2]                                                                                                                                            ; 8       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|dout[6]                                                                                                                                            ; 8       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|dout[3]                                                                                                                                            ; 8       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|blk_pos[0]                                                                                                                                            ; 8       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|blk_pos[1]                                                                                                                                            ; 8       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|type_blk[7]~0                                                                                                                                         ; 8       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_reg:gen_reg_addr_reg_inst|reg_data[0]~0                                                                                                                          ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|valid_wrreq~0                                                                        ; 8       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifo:fifo_inst1|Equal2~0                                                                                                                                     ; 8       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|ram_simple:ram_inst1|ram_data~34                                                                                                                                     ; 8       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|wbm_tga_o~6                                                                                                ; 8       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|Selector20~0                                                                                               ; 8       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|wbm_tga_o~3                                                                                                ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|g_out~1                                                                                                         ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|r_out~2                                                                                                         ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_reg:gen_reg_version_inst|reg_data[3]~0                                                                                                                   ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_reg:gen_reg_type_inst|reg_data[3]~0                                                                                                                      ; 8       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|wbs_dat_i[3]~1                                                                                                                                                   ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|cur_st.wbm_init_rx_st                                                                                                               ; 8       ;
; mds_top:mds_top_inst|intercon:intercon_y_inst|ic_wbs_tgc_i[0]~0                                                                                                                                                ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|hcnt[1]                                                                                                                     ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|vcnt[5]                                                                                                                     ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|vcnt[3]                                                                                                                     ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|vcnt[4]                                                                                                                     ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|hcnt[5]                                                                                                                     ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|hcnt[6]                                                                                                                     ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|altsyncram_1p61:fifo_ram|altsyncram_dve1:altsyncram12|out_address_reg_a[0]           ; 8       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dram_addr_r~1                                                                                                                                                   ; 8       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|next_state.WRITE0_ST                                                                                                                                            ; 8       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|next_init_state.INIT_PRECHARGE_ST                                                                                                                               ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_reg:gen_reg_version_inst|reg_data[7]                                                                                                                     ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_reg:gen_reg_version_inst|reg_data[6]                                                                                                                     ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_reg:gen_reg_version_inst|reg_data[5]                                                                                                                     ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_reg:gen_reg_version_inst|reg_data[4]                                                                                                                     ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_reg:gen_reg_version_inst|reg_data[3]                                                                                                                     ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_reg:gen_reg_version_inst|reg_data[2]                                                                                                                     ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_reg:gen_reg_version_inst|reg_data[1]                                                                                                                     ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_reg:gen_reg_version_inst|reg_data[0]                                                                                                                     ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_reg:gen_reg_type_inst|reg_data[7]                                                                                                                        ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_reg:gen_reg_type_inst|reg_data[6]                                                                                                                        ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_reg:gen_reg_type_inst|reg_data[5]                                                                                                                        ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_reg:gen_reg_type_inst|reg_data[4]                                                                                                                        ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_reg:gen_reg_type_inst|reg_data[3]                                                                                                                        ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_reg:gen_reg_type_inst|reg_data[1]                                                                                                                        ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|gen_reg:gen_reg_type_inst|reg_data[0]                                                                                                                        ; 8       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|gen_reg:gen_reg_type_inst|reg_data[7]                                                                                                                            ; 8       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|gen_reg:gen_reg_type_inst|reg_data[6]                                                                                                                            ; 8       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|gen_reg:gen_reg_type_inst|reg_data[5]                                                                                                                            ; 8       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|gen_reg:gen_reg_type_inst|reg_data[4]                                                                                                                            ; 8       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|gen_reg:gen_reg_type_inst|reg_data[3]                                                                                                                            ; 8       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|gen_reg:gen_reg_type_inst|reg_data[2]                                                                                                                            ; 8       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|LessThan0~14                                                                                               ; 8       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|LessThan1~14                                                                                               ; 8       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|release_arb_cnt[12]                                                                                        ; 8       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|Equal3~2                                        ; 7       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|cur_st.STARTBIT_ST                                                                                                                                 ; 7       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|blk_pos[0]                                                                                                                                            ; 7       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|dout[0]~1                                                                                                                                             ; 7       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|wbs_cur_st.wbs_done_st                                                                                     ; 7       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifo:fifo_inst1|write_addr[1]                                                                                                                                ; 7       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifo:fifo_inst1|write_addr[0]                                                                                                                                ; 7       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|frame_flag                                                                                                      ; 7       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|frame_state[0]                                                                                                  ; 7       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|dout[0]                                                                                                                                            ; 7       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|dout[1]                                                                                                                                            ; 7       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|dout[4]                                                                                                                                            ; 7       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|cur_st.eof_st                                                                                                                                         ; 7       ;
; mds_top:mds_top_inst|intercon_mux:intercon_x_inst|inc_wbm_ack_i~2                                                                                                                                              ; 7       ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbm_stall_i[0]~6                                                                                                                                              ; 7       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|Equal0~2                                                                                                                                                             ; 7       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|Equal4~0                                                                                                                                                        ; 7       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|tRC_cntr[0]                                                                                                                                                     ; 7       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|Equal0~2                                                                                                   ; 7       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_mng_arbiter:arbiter_inst|rd_wbm_stall_i~0                                                                                                                    ; 7       ;
; mds_top:mds_top_inst|intercon:intercon_y_inst|ic_wbs_tgc_i[0]~1                                                                                                                                                ; 7       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|cur_st.wbm_dbg_type_st                                                                                                              ; 7       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|wbs_reg:wbs_reg_inst|cyc_active~2                                                                                                                                    ; 7       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|wbm_stb_internal                                                                                                                                                     ; 7       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|type_reg[7]                                                                                                                                           ; 7       ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbs_cyc_i[0]~1                                                                                                                                                ; 7       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|hcnt[0]                                                                                                                     ; 7       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|vcnt[0]                                                                                                                     ; 7       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|vcnt[2]                                                                                                                     ; 7       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|vcnt[8]                                                                                                                     ; 7       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|vcnt[9]                                                                                                                     ; 7       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|init_done                                                                                                                                                       ; 7       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|next_init_state.INIT_AUTO_REF_ST                                                                                                                                ; 7       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|write_addr[8]                                   ; 7       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|write_addr[7]                                   ; 7       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|write_addr[3]                                   ; 7       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|write_addr[2]                                   ; 7       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|write_addr[1]                                   ; 7       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|write_addr[6]                                   ; 7       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|write_addr[5]                                   ; 7       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|write_addr[4]                                   ; 7       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|write_addr[0]                                   ; 7       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|ram_expect_adr[8]                                                                                          ; 7       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|ram_expect_adr[9]                                                                                          ; 7       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|ram_expect_adr[6]                                                                                          ; 7       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|ram_expect_adr[7]                                                                                          ; 7       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|ram_expect_adr[4]                                                                                          ; 7       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|ram_expect_adr[5]                                                                                          ; 7       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|ram_expect_adr[1]                                                                                          ; 7       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|ram_expect_adr[2]                                                                                          ; 7       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|ram_expect_adr[3]                                                                                          ; 7       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|hcnt[7]                                                                                                         ; 7       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|blen_cnt[0]                                                                                                                                                     ; 7       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|blen_cnt[1]                                                                                                                                                     ; 7       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|cur_rd_addr[0]                                                                                             ; 7       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|cur_rd_addr[1]                                                                                             ; 7       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|cur_rd_addr[2]                                                                                             ; 7       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|cur_rd_addr[3]                                                                                             ; 7       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|cur_rd_addr[4]                                                                                             ; 7       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|cur_rd_addr[5]                                                                                             ; 7       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|cur_rd_addr[6]                                                                                             ; 7       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|cur_rd_addr[7]                                                                                             ; 7       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|err_i_status                                                                                                                                                         ; 7       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|wbs_reg_dout[0]~16                                                                                                                                               ; 6       ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbs_adr_i[3]~31                                                                                                                                               ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_delay_cnt[0]                                                                                           ; 6       ;
; mds_top:mds_top_inst|intercon_mux:intercon_x_inst|inc_wbm_dat_i[0]~10                                                                                                                                          ; 6       ;
; mds_top:mds_top_inst|intercon_mux:intercon_x_inst|inc_wbm_dat_i[1]~6                                                                                                                                           ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|count_proc~0                                    ; 6       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|cur_st.sof_st                                                                                                                                         ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sym_row[3]                                                                               ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|wbs_reg_dout[0]~5                                                                                                                                                ; 6       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|blk_pos[1]                                                                                                                                            ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|inside_row[0]~18                                                                         ; 6       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|Equal1~2                                                                                                                                           ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_B|write_addr[0]                                                                             ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_B|write_addr[1]                                                                             ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_B|write_addr[2]                                                                             ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_B|write_addr[3]                                                                             ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_B|write_addr[4]                                                                             ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_B|write_addr[5]                                                                             ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_B|write_addr[6]                                                                             ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_B|write_addr[9]                                                                             ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_B|write_addr[7]                                                                             ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_B|write_addr[8]                                                                             ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_A|write_addr[0]                                                                             ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_A|write_addr[1]                                                                             ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_A|write_addr[2]                                                                             ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_A|write_addr[3]                                                                             ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_A|write_addr[4]                                                                             ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_A|write_addr[5]                                                                             ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_A|write_addr[6]                                                                             ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_A|write_addr[9]                                                                             ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_A|write_addr[7]                                                                             ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_A|write_addr[8]                                                                             ; 6       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifo:fifo_inst1|write_addr[2]                                                                                                                                ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|Equal4~1                                                                                 ; 6       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|sample_cnt[1]                                                                                                                                      ; 6       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|sample_cnt[2]                                                                                                                                      ; 6       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|din_d2                                                                                                                                             ; 6       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifo:fifo_inst1|count_proc~0                                                                                                                                 ; 6       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifo:fifo_inst1|read_addr_dup[0]                                                                                                                             ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wbm_cur_st.wbm_wait_sum_st                                                                                 ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|counters_proc~1                                                                          ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|mng_en_internal                                                                          ; 6       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_reg:\rd_burst_reg_generate:1:gen_rd_burst_reg_inst|reg_data[1]                                                                                                   ; 6       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_reg:\rd_burst_reg_generate:1:gen_rd_burst_reg_inst|reg_data[0]                                                                                                   ; 6       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_reg:\rd_burst_reg_generate:0:gen_rd_burst_reg_inst|reg_data[7]                                                                                                   ; 6       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_reg:\rd_burst_reg_generate:0:gen_rd_burst_reg_inst|reg_data[6]                                                                                                   ; 6       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_reg:\rd_burst_reg_generate:0:gen_rd_burst_reg_inst|reg_data[5]                                                                                                   ; 6       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_reg:\rd_burst_reg_generate:0:gen_rd_burst_reg_inst|reg_data[4]                                                                                                   ; 6       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_reg:\rd_burst_reg_generate:0:gen_rd_burst_reg_inst|reg_data[3]                                                                                                   ; 6       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_reg:\rd_burst_reg_generate:0:gen_rd_burst_reg_inst|reg_data[2]                                                                                                   ; 6       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_reg:\rd_burst_reg_generate:0:gen_rd_burst_reg_inst|reg_data[1]                                                                                                   ; 6       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifo:fifo_inst1|count[1]                                                                                                                                     ; 6       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifo:fifo_inst1|count[0]                                                                                                                                     ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_words_left[0]~9                                                                                        ; 6       ;
; mds_top:mds_top_inst|intercon:intercon_y_inst|ic_wbs_cyc_i[0]~2                                                                                                                                                ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|right_frame[5]                                                                                                                                               ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|left_frame[4]                                                                                                                                                ; 6       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|LessThan6~0                                                                                                                                                     ; 6       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|next_state.READ5_ST                                                                                                                                             ; 6       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|current_state.IDLE_ST~0                                                                                                                                         ; 6       ;
; global_nets_top:global_nets_inst|reset_blk_top:reset_blk_inst|reset_debouncer:rst_deb_inst|sync_rst_out                                                                                                        ; 6       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|wbs_err_o~0                                                                                                                                                     ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|cur_st.wbm_undbg_type_st                                                                                                            ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_mng_arbiter:arbiter_inst|rd_wbm_ack_i~0                                                                                                                      ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|wbm_cur_st.wbm_wait2_switch_st                                                                             ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_mng_arbiter:arbiter_inst|rd_gnt                                                                                                                              ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|Equal7~6                                                                                                   ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|Equal2~2                                                                                                   ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|Selector8~0                                                                                                ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|wbs_reg:wbs_reg_inst|cyc_active~1                                                                                                                                ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|wbs_adr[0]~9                                                                                                                                                     ; 6       ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbm_err_i[0]~1                                                                                                                                                ; 6       ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbs_cyc_i~0                                                                                                                                                   ; 6       ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbs_adr_i~19                                                                                                                                                  ; 6       ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbm_err_i[0]~0                                                                                                                                                ; 6       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|wbm_adr_internal[3]~5                                                                                                                                                ; 6       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|wbm_cur_st.wbm_wait_burst_st                                                                                                                                         ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|hcnt[2]                                                                                                                     ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|vcnt[1]                                                                                                                     ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|vcnt[7]                                                                                                                     ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|vcnt[6]                                                                                                                     ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|hcnt[4]                                                                                                                     ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|left_frame_i[4]                                                                                                             ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|left_frame_i[5]                                                                                                             ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|hcnt[10]                                                                                                                    ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|right_frame_i[9]                                                                                                            ; 6       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|next_state.WRITE_BST_STOP_ST                                                                                                                                    ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sym_col[4]                                                                               ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_words_left[2]                                                                                          ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_words_left[3]                                                                                          ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_words_left[4]                                                                                          ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_words_left[5]                                                                                          ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_words_left[6]                                                                                          ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_words_left[7]                                                                                          ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_words_left[0]                                                                                          ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_words_left[1]                                                                                          ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|ram_expect_adr[0]                                                                                          ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|hcnt[6]                                                                                                         ; 6       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|hcnt[8]                                                                                                         ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|rd_cnt_i[4]                                                                                                ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|rd_cnt_i[5]                                                                                                ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|rd_cnt_i[6]                                                                                                ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|rd_cnt_i[7]                                                                                                ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|rd_cnt_i[0]                                                                                                ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|rd_cnt_i[1]                                                                                                ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|rd_cnt_i[2]                                                                                                ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|rd_cnt_i[3]                                                                                                ; 6       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|rd_wbs_ack_o~6                                                                                                                                                   ; 5       ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbs_adr_i[12]~28                                                                                                                                              ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_delay_cnt[1]                                                                                           ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_delay_cnt[2]                                                                                           ; 5       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|eof_blk[3]                                                                                                                                            ; 5       ;
; mds_top:mds_top_inst|intercon_mux:intercon_x_inst|inc_wbm_dat_i[1]~20                                                                                                                                          ; 5       ;
; mds_top:mds_top_inst|intercon_mux:intercon_x_inst|inc_wbm_dat_i[1]~15                                                                                                                                          ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|wbs_reg_dout~7                                                                                                                                               ; 5       ;
; mds_top:mds_top_inst|intercon_mux:intercon_x_inst|inc_wbm_dat_i[1]~4                                                                                                                                           ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|wbs_reg_dout~5                                                                                                                                               ; 5       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|cur_st.eof_st                                                                                                                                         ; 5       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|cur_st~14                                                                                                                                          ; 5       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|pos_cnt[0]                                                                                                                                         ; 5       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifo:fifo_inst1|write_addr[3]                                                                                                                                ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|current_sm.idle_st                                                                       ; 5       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|cur_st.crc_st                                                                                                                                         ; 5       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|cur_st.sof_st                                                                                                                                         ; 5       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifo:fifo_inst1|read_addr_dup[1]                                                                                                                             ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|wbs_cur_st.wbs_wait_ram_rdy_st                                                                             ; 5       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|Equal3~1                                                                                                                                              ; 5       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_reg:\rd_burst_reg_generate:0:gen_rd_burst_reg_inst|reg_data[0]                                                                                                   ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|wbs_cur_st.wbs_tx_st                                                                                       ; 5       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|uart_tx:uart_tx_c|cur_st~7                                                                                                                                           ; 5       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|uart_tx:uart_tx_c|pos_cnt[0]                                                                                                                                         ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sym_col[3]                                                                               ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sym_col[2]                                                                               ; 5       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|next_state.WRITE1_ST                                                                                                                                            ; 5       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|Equal2~0                                                                                                                                                             ; 5       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|Equal1~0                                                                                                                                                             ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_s96:rdptr_g1p|counter5a[12]                                            ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_s96:rdptr_g1p|counter5a[13]                                            ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_igc:wrptr_gp|counter11a[12]                                            ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_igc:wrptr_gp|counter11a[13]                                            ; 5       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|Equal2~0                                                                                                                                                        ; 5       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|tRC_cntr[1]                                                                                                                                                     ; 5       ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbs_dat_i[15]~32                                                                                                                                              ; 5       ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbs_dat_i[14]~31                                                                                                                                              ; 5       ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbs_dat_i[13]~30                                                                                                                                              ; 5       ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbs_dat_i[12]~29                                                                                                                                              ; 5       ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbs_dat_i[11]~28                                                                                                                                              ; 5       ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbs_dat_i[10]~27                                                                                                                                              ; 5       ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbs_dat_i[9]~26                                                                                                                                               ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|wbs_reg_cyc~7                                                                                                                                                ; 5       ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbs_dat_i[8]~25                                                                                                                                               ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|init_rd_bool                                                                                               ; 5       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|stall_r                                                                                                                                                         ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|cur_st.wbm_undbg_type_end_cyc_st                                                                                                    ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|cur_st.wbm_dbg_type_end_cyc_st                                                                                                      ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|rd_wbs_ack_o~3                                                                                                                                                   ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|cur_st.wbm_dbg_adr_end_cyc_st                                                                                                       ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_mng_arbiter:arbiter_inst|wr_gnt                                                                                                                              ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|Equal0~1                                                                                                                                                         ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|adr_internal[1]                                                                                                                     ; 5       ;
; mds_top:mds_top_inst|intercon:intercon_y_inst|ic_wbs_cyc_i~1                                                                                                                                                   ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|wbs_reg:wbs_reg_inst|wbs_ack_o~0                                                                                                                             ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Equal0~1                                                                                                                                                     ; 5       ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbs_adr_i~22                                                                                                                                                  ; 5       ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbs_adr_i~20                                                                                                                                                  ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Equal0~0                                                                                                                                                     ; 5       ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbs_adr_i~18                                                                                                                                                  ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|hcnt[3]                                                                                                                     ; 5       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|next_state.READ_BST_STOP_ST                                                                                                                                     ; 5       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|next_state.REFRESH_ST                                                                                                                                           ; 5       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|current_state.ACT_ST~0                                                                                                                                          ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|wr_bank_val                                                                                                                                                      ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|vsync_en                                                                                                                            ; 5       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|neg_cyc_bool                                                                                                                                                         ; 5       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|wbm_cyc_internal                                                                                                                                                     ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|dout[5]                                         ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|dout[7]                                         ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|dout[8]                                         ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|count[4]                                        ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|count[7]                                        ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|count[8]                                        ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|req_cnt[6]                                                                               ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|ram_expect_adr[8]                                                                                          ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|ram_expect_adr[9]                                                                                          ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|ram_expect_adr[6]                                                                                          ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|ram_expect_adr[7]                                                                                          ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|ram_expect_adr[4]                                                                                          ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|ram_expect_adr[5]                                                                                          ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|ram_expect_adr[3]                                                                                          ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|ram_expect_adr[2]                                                                                          ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|ram_expect_adr[0]                                                                                          ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|ram_expect_adr[1]                                                                                          ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_words_left[1]                                                                                          ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_words_left[2]                                                                                          ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_words_left[3]                                                                                          ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_words_left[4]                                                                                          ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_words_left[5]                                                                                          ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_words_left[6]                                                                                          ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_words_left[0]                                                                                          ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|addr_pipe[2]                                                                                               ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|addr_pipe[3]                                                                                               ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|addr_pipe[4]                                                                                               ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|addr_pipe[5]                                                                                               ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|addr_pipe[6]                                                                                               ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|addr_pipe[7]                                                                                               ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|addr_pipe[0]                                                                                               ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|addr_pipe[1]                                                                                               ; 5       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ack_i_cnt[0]                                                                                                                                 ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|hcnt[4]                                                                                                         ; 5       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|hcnt[5]                                                                                                         ; 5       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|err_i_status                                                                                               ; 5       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|ack_i_cnt[0]                                                                                                                                                         ; 5       ;
; mds_top:mds_top_inst|intercon_mux:intercon_x_inst|inc_wbm_dat_i[4]~90                                                                                                                                          ; 4       ;
; mds_top:mds_top_inst|intercon_mux:intercon_x_inst|inc_wbm_dat_i[6]~89                                                                                                                                          ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|ram_delay_cnt[3]                                                                                           ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|dout[6]                                                                                                                                               ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|read_addr_dup~12                                ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|read_addr_dup~10                                ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|read_addr_dup~8                                 ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|read_addr_dup~7                                 ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|read_addr_dup~6                                 ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|read_addr_dup~3                                 ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|read_addr_dup~2                                 ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|read_addr_dup~1                                 ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|read_addr_dup~0                                 ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|read_addr_dup[8]                                ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|read_addr_dup[7]                                ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|read_addr_dup[6]                                ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|read_addr_dup[5]                                ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|read_addr_dup[4]                                ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|read_addr_dup[3]                                ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|read_addr_dup[2]                                ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|read_addr_dup[1]                                ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|read_addr_dup[0]                                ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|req_lines_cnt[0]~0                                                                                                          ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ram_addr_in[9]~9                                                                                                                             ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ram_in_addr_i[9]                                                                                                                             ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ram_addr_in[8]~8                                                                                                                             ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ram_in_addr_i[8]                                                                                                                             ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ram_addr_in[7]~7                                                                                                                             ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ram_in_addr_i[7]                                                                                                                             ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ram_addr_in[6]~6                                                                                                                             ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ram_in_addr_i[6]                                                                                                                             ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ram_addr_in[5]~5                                                                                                                             ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ram_in_addr_i[5]                                                                                                                             ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ram_addr_in[4]~4                                                                                                                             ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ram_in_addr_i[4]                                                                                                                             ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ram_addr_in[3]~3                                                                                                                             ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ram_in_addr_i[3]                                                                                                                             ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ram_addr_in[2]~2                                                                                                                             ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ram_in_addr_i[2]                                                                                                                             ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ram_addr_in[1]~1                                                                                                                             ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ram_in_addr_i[1]                                                                                                                             ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ram_addr_in[0]~0                                                                                                                             ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ram_in_addr_i[0]                                                                                                                             ; 4       ;
; mds_top:mds_top_inst|intercon_mux:intercon_x_inst|inc_wbm_dat_i[1]~21                                                                                                                                          ; 4       ;
; mds_top:mds_top_inst|intercon_mux:intercon_x_inst|inc_wbm_dat_i[1]~12                                                                                                                                          ; 4       ;
; mds_top:mds_top_inst|intercon_mux:intercon_x_inst|inc_wbm_dat_i[1]~8                                                                                                                                           ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|wbs_reg_dout~1                                                                                                                                               ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sym_row[2]~1                                                                             ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|Equal4~2                                                                                                                    ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|req_lines_trigger_proc~3                                                                                                    ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|RAM_300:RAM_300_inst|write_proc~1                                                                             ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|pos_cnt[3]~0                                                                                                                                       ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|wbs_reg_dout[5]                                                                                                                                                  ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|stop_bit_err~1                                                                                                                                     ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|done_cnt[2]                                                                                                ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|ram_din_valid                                                                                              ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|Selector12~0                                                                             ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sdram_wait_count_en                                                                      ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|sample_cnt[0]                                                                                                                                      ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|sample_cnt[4]                                                                                                                                      ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|sample_cnt[7]                                                                                                                                      ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|sample_cnt[6]                                                                                                                                      ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|sample_cnt[9]                                                                                                                                      ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|cur_st.addr_st                                                                                                                                        ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|wbs_cur_st.wbs_idle_st                                                                                     ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|cur_st.len_st                                                                                                                                         ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|frame_state[2]                                                                                                  ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_B|read_addr_dup[9]                                                                          ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_B|read_addr_dup[8]                                                                          ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_B|read_addr_dup[7]                                                                          ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_B|read_addr_dup[6]                                                                          ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_B|read_addr_dup[5]                                                                          ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_B|read_addr_dup[4]                                                                          ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_B|read_addr_dup[3]                                                                          ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_B|read_addr_dup[2]                                                                          ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_B|read_addr_dup[1]                                                                          ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_B|read_addr_dup[0]                                                                          ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_A|read_addr_dup[9]                                                                          ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_A|read_addr_dup[8]                                                                          ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_A|read_addr_dup[7]                                                                          ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_A|read_addr_dup[6]                                                                          ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_A|read_addr_dup[5]                                                                          ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_A|read_addr_dup[4]                                                                          ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_A|read_addr_dup[3]                                                                          ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_A|read_addr_dup[2]                                                                          ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_A|read_addr_dup[1]                                                                          ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_A|read_addr_dup[0]                                                                          ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|uart_tx:uart_tx_c|pos_cnt[3]~1                                                                                                                                       ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifo:fifo_inst1|read_addr_dup[3]                                                                                                                             ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifo:fifo_inst1|read_addr_dup[2]                                                                                                                             ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|write_addr[0]                                                                                                                                         ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|write_addr[1]                                                                                                                                         ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|write_addr[2]                                                                                                                                         ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|write_addr[3]                                                                                                                                         ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|write_addr[4]                                                                                                                                         ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|write_addr[5]                                                                                                                                         ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|write_addr[6]                                                                                                                                         ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|write_addr[7]                                                                                                                                         ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|write_addr[8]                                                                                                                                         ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|write_addr[9]                                                                                                                                         ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|write_en                                                                                                                                              ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sym_col[0]~2                                                                             ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|cur_st.type_st                                                                                                                                        ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|mp_dec:mp_dec1|mp_done                                                                                                                                               ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|synthetic_frame_generator:synth_pic_gen_inst|lower_frame[5]                                                                                                  ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_s96:rdptr_g1p|_~6                                                      ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_s96:rdptr_g1p|_~4                                                      ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_s96:rdptr_g1p|_~2                                                      ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_s96:rdptr_g1p|parity3                                                  ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_igc:wrptr_gp|_~1                                                       ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|a_graycounter_igc:wrptr_gp|parity9                                                   ; 4       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|counter_proc~0                                                                                                                                                  ; 4       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|Equal2~1                                                                                                                                                        ; 4       ;
; global_nets_top:global_nets_inst|reset_blk_top:reset_blk_inst|reset_debouncer:rst_deb_inst|async_rst_i                                                                                                         ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|uart_tx:uart_tx_c|pos_cnt[1]                                                                                                                                         ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifo:fifo_inst1|count[2]                                                                                                                                     ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|wbm_dat_o~1                                                                                                                         ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|Selector74~0                                                                                                                        ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|wbs_cur_st.wbs_wait_end_cyc_st                                                                             ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sym_col[1]                                                                               ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sym_col[0]                                                                               ; 4       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|data_proc~0                                                                                                                                                     ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_ready_der                                                                                              ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|Equal3~2                                                                                                   ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|stb_internal~10                                                                                                                     ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|\fsm_proc:cnt[1]                                                                                                                    ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbs:wbs_inst|Selector0~0                                                                                                ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|ack_cnt_zero_b                                                                                                                               ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|Equal1~2                                                                                                                                     ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|wbs_stall_o_int                                                                                            ; 4       ;
; mds_top:mds_top_inst|intercon_mux:intercon_x_inst|inc_wbm_ack_i~1                                                                                                                                              ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|type_reg_offset[0]                                                                                                                                                   ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|mux2:mux2_inst|mux_dout_valid~0                                                                               ; 4       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|next_state.REFRESH_WAIT_ST                                                                                                                                      ; 4       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|next_state.READ4_ST                                                                                                                                             ; 4       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|cyc_i_internal                                                                                                                                                  ; 4       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|tRCD_tRP_tRSC_cntr[0]                                                                                                                                           ; 4       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|we_i_r                                                                                                                                                          ; 4       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|do_refresh                                                                                                                                                      ; 4       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|init_pre_cntr[0]                                                                                                                                                ; 4       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|tRC_cntr[2]                                                                                                                                                     ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|uart_tx:uart_tx_c|uart_clk                                                                                                                                           ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifo:fifo_inst1|dout_valid                                                                                                                                   ; 4       ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbs_dat_i[23]~40                                                                                                                                              ; 4       ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbs_dat_i[22]~39                                                                                                                                              ; 4       ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbs_dat_i[21]~38                                                                                                                                              ; 4       ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbs_dat_i[20]~37                                                                                                                                              ; 4       ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbs_dat_i[19]~36                                                                                                                                              ; 4       ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbs_dat_i[18]~35                                                                                                                                              ; 4       ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbs_dat_i[17]~34                                                                                                                                              ; 4       ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbs_dat_i[16]~33                                                                                                                                              ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|wbs_dat_i[7]~9                                                                                                                                                   ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|wbs_dat_i[6]~8                                                                                                                                                   ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|wbs_dat_i[5]~7                                                                                                                                                   ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|wbs_dat_i[4]~6                                                                                                                                                   ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|wbs_dat_i[3]~5                                                                                                                                                   ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|wbs_dat_i[2]~4                                                                                                                                                   ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|wbs_dat_i[1]~3                                                                                                                                                   ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|wbs_dat_i[0]~2                                                                                                                                                   ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_mng_arbiter:arbiter_inst|wr_wbm_ack_i~0                                                                                                                      ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbs:wbs_inst|wbs_stall_o_int_proc~1                                                                                     ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|wbs_reg:wbs_reg_inst|wbs_ack_o~1                                                                                                                                 ; 4       ;
; mds_top:mds_top_inst|intercon:intercon_y_inst|ic_wbs_adr_i[1]~3                                                                                                                                                ; 4       ;
; mds_top:mds_top_inst|intercon:intercon_y_inst|ic_wbs_adr_i[3]~2                                                                                                                                                ; 4       ;
; mds_top:mds_top_inst|intercon:intercon_y_inst|ic_wbs_adr_i[2]~1                                                                                                                                                ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|wbs_we~1                                                                                                                                                         ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|wbm_tgc_o                                                                                                                           ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|wbs_reg_dout[0]~2                                                                                                                                                ; 4       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|tx_path_wbm:tx_wbm_inst|wbm_cyc_internal                                                                                                                             ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Equal5~0                                                                                                                                                     ; 4       ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbs_adr_i~21                                                                                                                                                  ; 4       ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbs_adr_i~17                                                                                                                                                  ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|neg_cyc_bool~2                                                                                                                                                       ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|vsync_proc~1                                                                                                                ; 4       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|next_init_state.INIT_IDLE_ST                                                                                                                                    ; 4       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|next_state.READ0_ST                                                                                                                                             ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|cur_rd_addr[21]                                                                                            ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|cur_wr_addr[21]                                                                                            ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|hsync                                                                                                                       ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|dout[6]                                         ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|Add8~10                                                                                  ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|ram_addr_wr[7]                                                                 ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|ram_addr_wr[6]                                                                 ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|ram_addr_wr[3]                                                                 ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|ram_addr_wr[2]                                                                 ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|ram_addr_wr[4]                                                                 ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|ram_addr_wr[5]                                                                 ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|ram_addr_wr[8]                                                                 ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|count[0]                                        ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|count[1]                                        ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|count[2]                                        ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|count[3]                                        ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|count[5]                                        ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|count[6]                                        ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|counter[8]                                                                     ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|counter[6]                                                                     ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|counter[7]                                                                     ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|counter[4]                                                                     ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|counter[5]                                                                     ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|counter[2]                                                                     ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|counter[3]                                                                     ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|counter[0]                                                                     ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|counter[1]                                                                     ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|uart_rx:uart_rx_c|pos_cnt[1]                                                                                                                                         ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|inside_row[4]                                                                            ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_B|count[9]                                                                                  ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_B|count[7]                                                                                  ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_A|count[9]                                                                                  ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_A|count[7]                                                                                  ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|req_cnt[4]                                                                               ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|req_cnt[1]                                                                               ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|req_cnt[0]                                                                               ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|req_cnt[5]                                                                               ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|addr_pipe[0]                                                                                               ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|addr_pipe[1]                                                                                               ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|addr_pipe[2]                                                                                               ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|addr_pipe[3]                                                                                               ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|addr_pipe[4]                                                                                               ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|addr_pipe[5]                                                                                               ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|addr_pipe[6]                                                                                               ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|addr_pipe[7]                                                                                               ; 4       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|mem_ctrl_wr_wbm:wbm_inst|ram_words_left[7]                                                                                          ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|Add1~2                                                                                                                              ; 4       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|SG_WBM_IF:SG_WBM_IF_inst|Add1~0                                                                                                                              ; 4       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|type_reg_offset[1]                                                                                                                                                   ; 4       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|blen_cnt[2]                                                                                                                                                     ; 4       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|wait_200us_cntr[0]                                                                                                                                              ; 4       ;
; mds_top:mds_top_inst|intercon_mux:intercon_x_inst|inc_wbm_dat_i[7]~92                                                                                                                                          ; 3       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|cur_st~15                                                                                                                                             ; 3       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|Selector39~5                                                                                               ; 3       ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbs_dat_i~56                                                                                                                                                  ; 3       ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbs_dat_i~55                                                                                                                                                  ; 3       ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbs_dat_i~54                                                                                                                                                  ; 3       ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbs_dat_i~53                                                                                                                                                  ; 3       ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbs_dat_i~52                                                                                                                                                  ; 3       ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbs_dat_i~51                                                                                                                                                  ; 3       ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbs_dat_i~50                                                                                                                                                  ; 3       ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbs_dat_i~49                                                                                                                                                  ; 3       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|wbs_adr[1]~18                                                                                                                                                    ; 3       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|wbs_adr[2]~17                                                                                                                                                    ; 3       ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|ic_wbs_adr_i[11]~30                                                                                                                                              ; 3       ;
; mds_top:mds_top_inst|sdram_controller:sdr_ctrl|sig_proc~7                                                                                                                                                      ; 3       ;
; mds_top:mds_top_inst|intercon_mux:intercon_x_inst|inc_wbm_dat_i[6]~80                                                                                                                                          ; 3       ;
; mds_top:mds_top_inst|intercon_mux:intercon_x_inst|inc_wbm_dat_i[5]~72                                                                                                                                          ; 3       ;
; mds_top:mds_top_inst|intercon_mux:intercon_x_inst|inc_wbm_dat_i[5]~65                                                                                                                                          ; 3       ;
; mds_top:mds_top_inst|intercon_mux:intercon_x_inst|inc_wbm_dat_i[5]~61                                                                                                                                          ; 3       ;
; mds_top:mds_top_inst|intercon_mux:intercon_x_inst|inc_wbm_dat_i[5]~60                                                                                                                                          ; 3       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|mem_ctrl_rd_wbm:wbm_inst|Equal6~1                                                                                                   ; 3       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|dout[7]                                                                                                                                               ; 3       ;
; mds_top:mds_top_inst|intercon_mux:intercon_x_inst|inc_wbm_dat_i[4]~58                                                                                                                                          ; 3       ;
; mds_top:mds_top_inst|intercon_mux:intercon_x_inst|inc_wbm_dat_i[4]~57                                                                                                                                          ; 3       ;
; mds_top:mds_top_inst|intercon_mux:intercon_x_inst|inc_wbm_dat_i[6]~50                                                                                                                                          ; 3       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_unite:opcode_unite_inst|opcode~6                                                                       ; 3       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_unite:opcode_unite_inst|opcode~5                                                                       ; 3       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_unite:opcode_unite_inst|opcode~4                                                                       ; 3       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_unite:opcode_unite_inst|opcode~3                                                                       ; 3       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_unite:opcode_unite_inst|opcode~2                                                                       ; 3       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_unite:opcode_unite_inst|opcode~1                                                                       ; 3       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_unite:opcode_unite_inst|opcode~0                                                                       ; 3       ;
; mds_top:mds_top_inst|intercon_mux:intercon_x_inst|inc_wbm_dat_i[3]                                                                                                                                             ; 3       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|dout[5]                                                                                                                                               ; 3       ;
; mds_top:mds_top_inst|intercon_mux:intercon_x_inst|inc_wbm_dat_i[2]                                                                                                                                             ; 3       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|din_fifo[15]                                                                   ; 3       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|din_fifo[14]                                                                   ; 3       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|din_fifo[13]                                                                   ; 3       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|din_fifo[21]                                                                   ; 3       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|din_fifo[12]                                                                   ; 3       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|din_fifo[20]                                                                   ; 3       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|din_fifo[11]                                                                   ; 3       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|din_fifo[19]                                                                   ; 3       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|din_fifo[10]                                                                   ; 3       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|din_fifo[18]                                                                   ; 3       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|din_fifo[9]                                                                    ; 3       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|din_fifo[17]                                                                   ; 3       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|din_fifo[0]                                                                    ; 3       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|din_fifo[1]                                                                    ; 3       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|din_fifo[2]                                                                    ; 3       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|din_fifo[3]                                                                    ; 3       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|din_fifo[4]                                                                    ; 3       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|din_fifo[5]                                                                    ; 3       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|din_fifo[6]                                                                    ; 3       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|din_fifo[7]                                                                    ; 3       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|din_fifo[8]                                                                    ; 3       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|din_fifo[16]                                                                   ; 3       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|read_addr_dup~5                                 ; 3       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|din_fifo[22]                                                                   ; 3       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|dout[4]                                                                                                                                               ; 3       ;
; mds_top:mds_top_inst|intercon_mux:intercon_x_inst|inc_wbm_dat_i[1]                                                                                                                                             ; 3       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|dout[3]                                                                                                                                               ; 3       ;
; mds_top:mds_top_inst|intercon_mux:intercon_x_inst|inc_wbm_dat_i[0]                                                                                                                                             ; 3       ;
; mds_top:mds_top_inst|intercon:intercon_z_inst|Equal16~0                                                                                                                                                        ; 3       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|wbs_reg_dout~2                                                                                                                                               ; 3       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|manager:manager_inst|sym_row[2]~2                                                                             ; 3       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|req_lines_cnt[0]                                                                                                            ; 3       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|req_lines_cnt[1]                                                                                                            ; 3       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|req_lines_cnt[2]                                                                                                            ; 3       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|req_lines_cnt[3]                                                                                                            ; 3       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|req_lines_cnt[4]                                                                                                            ; 3       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|req_lines_cnt[5]                                                                                                            ; 3       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|req_lines_cnt[6]                                                                                                            ; 3       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|req_lines_cnt[7]                                                                                                            ; 3       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|req_lines_cnt[8]                                                                                                            ; 3       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|vesa_gen_ctrl:vesa_gen_ctrl_inst|req_lines_cnt[9]                                                                                                            ; 3       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_reg:\rd_burst_reg_generate:1:gen_rd_burst_reg_inst|reg_data[2]                                                                                                   ; 3       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_reg:\rd_burst_reg_generate:1:gen_rd_burst_reg_inst|reg_data[3]                                                                                                   ; 3       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_reg:\rd_burst_reg_generate:1:gen_rd_burst_reg_inst|reg_data[4]                                                                                                   ; 3       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_reg:\rd_burst_reg_generate:1:gen_rd_burst_reg_inst|reg_data[5]                                                                                                   ; 3       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_reg:\rd_burst_reg_generate:1:gen_rd_burst_reg_inst|reg_data[6]                                                                                                   ; 3       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|ram_addr_i~25                                                                                                                                         ; 3       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|ram_addr_i~23                                                                                                                                         ; 3       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|ram_addr_i~21                                                                                                                                         ; 3       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|ram_addr_i~19                                                                                                                                         ; 3       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|ram_addr_i~17                                                                                                                                         ; 3       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|ram_addr_i~15                                                                                                                                         ; 3       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|ram_addr_i~13                                                                                                                                         ; 3       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|ram_addr_i~11                                                                                                                                         ; 3       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|ram_addr_i~9                                                                                                                                          ; 3       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|ram_addr_i~7                                                                                                                                          ; 3       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|gen_reg:\rd_burst_reg_generate:1:gen_rd_burst_reg_inst|reg_data[7]                                                                                                   ; 3       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|mp_enc:mp_enc1|dout[2]                                                                                                                                               ; 3       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|ram_data[6]                                                                    ; 3       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|ram_data[5]                                                                    ; 3       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                          ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|RAM_300:RAM_300_inst|altsyncram:mem_rtl_0|altsyncram_uqg1:auto_generated|ALTSYNCRAM                                          ; AUTO ; Simple Dual Port ; Single Clock ; 300          ; 13           ; 300          ; 13           ; yes                    ; no                      ; yes                    ; no                      ; 3900  ; 300                         ; 13                          ; 300                         ; 13                          ; 3900                ; 2    ; None ; M4K_X13_Y20, M4K_X13_Y21                                                                                                                                                                                       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_A|altsyncram:mem_rtl_0|altsyncram_4rg1:auto_generated|ALTSYNCRAM                                           ; AUTO ; Simple Dual Port ; Single Clock ; 640          ; 8            ; 640          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 5120  ; 640                         ; 8                           ; 640                         ; 8                           ; 5120                ; 2    ; None ; M4K_X52_Y22, M4K_X52_Y21                                                                                                                                                                                       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|general_fifo:fifo_B|altsyncram:mem_rtl_0|altsyncram_4rg1:auto_generated|ALTSYNCRAM                                           ; AUTO ; Simple Dual Port ; Single Clock ; 640          ; 8            ; 640          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 5120  ; 640                         ; 8                           ; 640                         ; 8                           ; 5120                ; 2    ; None ; M4K_X52_Y19, M4K_X52_Y20                                                                                                                                                                                       ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|Symbol_Generator_Top:Symbol_Generator_Top_inst|opcode_store:opcode_store_inst|general_fifo:general_fifo_inst|altsyncram:mem_rtl_0|altsyncram_2rg1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 400          ; 23           ; 400          ; 23           ; yes                    ; no                      ; yes                    ; no                      ; 9200  ; 400                         ; 23                          ; 400                         ; 23                          ; 9200                ; 3    ; None ; M4K_X13_Y23, M4K_X13_Y22, M4K_X13_Y24                                                                                                                                                                          ;
; mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo:dc_fifo_inst|dcfifo:dcfifo_component|dcfifo_k3n1:auto_generated|altsyncram_1p61:fifo_ram|altsyncram_dve1:altsyncram12|ALTSYNCRAM                                    ; AUTO ; True Dual Port   ; Dual Clocks  ; 8192         ; 8            ; 8192         ; 8            ; yes                    ; yes                     ; yes                    ; no                      ; 65536 ; 8192                        ; 8                           ; 8192                        ; 8                           ; 65536               ; 16   ; None ; M4K_X13_Y33, M4K_X13_Y32, M4K_X13_Y28, M4K_X13_Y27, M4K_X13_Y30, M4K_X13_Y31, M4K_X26_Y31, M4K_X26_Y30, M4K_X13_Y29, M4K_X13_Y26, M4K_X26_Y33, M4K_X26_Y32, M4K_X26_Y28, M4K_X26_Y27, M4K_X26_Y29, M4K_X26_Y26 ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_rd:mem_ctrl_rd_inst|altera_16to8_dc_ram:ram1_inst|altsyncram:altsyncram_component|altsyncram_b4l1:auto_generated|altsyncram_t8l1:altsyncram1|ALTSYNCRAM                ; AUTO ; True Dual Port   ; Dual Clocks  ; 1024         ; 8            ; 512          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 512                         ; 16                          ; 8192                ; 2    ; None ; M4K_X26_Y16, M4K_X26_Y17                                                                                                                                                                                       ;
; mds_top:mds_top_inst|mem_mng_top:mem_mng_inst|mem_ctrl_wr:mem_ctrl_wr_inst|altera_8to16_dc_ram:ram1_inst|altsyncram:altsyncram_component|altsyncram_a4l1:auto_generated|altsyncram_s8l1:altsyncram1|ALTSYNCRAM                ; AUTO ; True Dual Port   ; Dual Clocks  ; 512          ; 16           ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 512                         ; 16                          ; 1024                        ; 8                           ; 8192                ; 2    ; None ; M4K_X26_Y13, M4K_X26_Y14                                                                                                                                                                                       ;
; mds_top:mds_top_inst|rx_path:rx_path_inst|ram_simple:ram_inst1|altsyncram:ram_data_rtl_0|altsyncram_utg1:auto_generated|ALTSYNCRAM                                                                                            ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 2    ; None ; M4K_X52_Y23, M4K_X52_Y24                                                                                                                                                                                       ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|general_fifo:fifo_inst1|altsyncram:mem_rtl_0|altsyncram_8ig1:auto_generated|ALTSYNCRAM                                                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 9            ; 8            ; 9            ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 72    ; 9                           ; 8                           ; 9                           ; 8                           ; 72                  ; 1    ; None ; M4K_X26_Y24                                                                                                                                                                                                    ;
; mds_top:mds_top_inst|tx_path:tx_path_inst|ram_simple:ram_inst1|altsyncram:ram_data_rtl_0|altsyncram_5di1:auto_generated|ALTSYNCRAM                                                                                            ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 2    ; None ; M4K_X26_Y21, M4K_X26_Y22                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 6,026 / 94,460 ( 6 % ) ;
; C16 interconnects          ; 40 / 3,315 ( 1 % )     ;
; C4 interconnects           ; 2,450 / 60,840 ( 4 % ) ;
; Direct links               ; 1,547 / 94,460 ( 2 % ) ;
; Global clocks              ; 7 / 16 ( 44 % )        ;
; Local interconnects        ; 2,342 / 33,216 ( 7 % ) ;
; R24 interconnects          ; 138 / 3,091 ( 4 % )    ;
; R4 interconnects           ; 3,349 / 81,294 ( 4 % ) ;
+----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.30) ; Number of LABs  (Total = 325) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 13                            ;
; 2                                           ; 8                             ;
; 3                                           ; 6                             ;
; 4                                           ; 5                             ;
; 5                                           ; 5                             ;
; 6                                           ; 3                             ;
; 7                                           ; 10                            ;
; 8                                           ; 9                             ;
; 9                                           ; 2                             ;
; 10                                          ; 7                             ;
; 11                                          ; 6                             ;
; 12                                          ; 5                             ;
; 13                                          ; 12                            ;
; 14                                          ; 11                            ;
; 15                                          ; 23                            ;
; 16                                          ; 200                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.50) ; Number of LABs  (Total = 325) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 274                           ;
; 1 Clock                            ; 283                           ;
; 1 Clock enable                     ; 135                           ;
; 1 Sync. clear                      ; 29                            ;
; 1 Sync. load                       ; 35                            ;
; 2 Async. clears                    ; 13                            ;
; 2 Clock enables                    ; 29                            ;
; 2 Clocks                           ; 16                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.75) ; Number of LABs  (Total = 325) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 8                             ;
; 2                                            ; 9                             ;
; 3                                            ; 3                             ;
; 4                                            ; 7                             ;
; 5                                            ; 2                             ;
; 6                                            ; 2                             ;
; 7                                            ; 5                             ;
; 8                                            ; 4                             ;
; 9                                            ; 3                             ;
; 10                                           ; 6                             ;
; 11                                           ; 6                             ;
; 12                                           ; 6                             ;
; 13                                           ; 4                             ;
; 14                                           ; 3                             ;
; 15                                           ; 6                             ;
; 16                                           ; 15                            ;
; 17                                           ; 7                             ;
; 18                                           ; 15                            ;
; 19                                           ; 15                            ;
; 20                                           ; 20                            ;
; 21                                           ; 19                            ;
; 22                                           ; 19                            ;
; 23                                           ; 13                            ;
; 24                                           ; 29                            ;
; 25                                           ; 23                            ;
; 26                                           ; 21                            ;
; 27                                           ; 17                            ;
; 28                                           ; 9                             ;
; 29                                           ; 6                             ;
; 30                                           ; 3                             ;
; 31                                           ; 5                             ;
; 32                                           ; 15                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.36) ; Number of LABs  (Total = 325) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 22                            ;
; 2                                               ; 17                            ;
; 3                                               ; 13                            ;
; 4                                               ; 8                             ;
; 5                                               ; 11                            ;
; 6                                               ; 16                            ;
; 7                                               ; 21                            ;
; 8                                               ; 33                            ;
; 9                                               ; 25                            ;
; 10                                              ; 23                            ;
; 11                                              ; 28                            ;
; 12                                              ; 22                            ;
; 13                                              ; 20                            ;
; 14                                              ; 15                            ;
; 15                                              ; 14                            ;
; 16                                              ; 18                            ;
; 17                                              ; 9                             ;
; 18                                              ; 2                             ;
; 19                                              ; 2                             ;
; 20                                              ; 2                             ;
; 21                                              ; 0                             ;
; 22                                              ; 3                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 15.78) ; Number of LABs  (Total = 325) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 4                             ;
; 3                                            ; 13                            ;
; 4                                            ; 13                            ;
; 5                                            ; 13                            ;
; 6                                            ; 10                            ;
; 7                                            ; 12                            ;
; 8                                            ; 12                            ;
; 9                                            ; 10                            ;
; 10                                           ; 15                            ;
; 11                                           ; 13                            ;
; 12                                           ; 12                            ;
; 13                                           ; 10                            ;
; 14                                           ; 19                            ;
; 15                                           ; 11                            ;
; 16                                           ; 15                            ;
; 17                                           ; 12                            ;
; 18                                           ; 10                            ;
; 19                                           ; 14                            ;
; 20                                           ; 14                            ;
; 21                                           ; 5                             ;
; 22                                           ; 6                             ;
; 23                                           ; 12                            ;
; 24                                           ; 7                             ;
; 25                                           ; 6                             ;
; 26                                           ; 12                            ;
; 27                                           ; 9                             ;
; 28                                           ; 8                             ;
; 29                                           ; 7                             ;
; 30                                           ; 6                             ;
; 31                                           ; 10                            ;
; 32                                           ; 3                             ;
; 33                                           ; 1                             ;
; 34                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As input tri-stated      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Full Version
    Info: Processing started: Wed Apr 24 12:24:23 2013
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off SG_PnR_proj -c SG_PnR_proj
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device EP2C35F672C6 for design "SG_PnR_proj"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "global_nets_top:global_nets_inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 8, clock division of 3, and phase shift of 0 degrees (0 ps) for global_nets_top:global_nets_inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|_clk0 port
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for global_nets_top:global_nets_inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|_clk1 port
    Info (15099): Implementing clock multiplication of 4, clock division of 5, and phase shift of 0 degrees (0 ps) for global_nets_top:global_nets_inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|_clk2 port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_k3n1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_ve9:dffpipe9|dffe10a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_ue9:dffpipe5|dffe6a* 
Warning (332173): Ignored filter: *ws_dgrp|dffpipe_ve9:dffpipe9|dffe10a* could not be matched with a clock or keeper or register or port or pin or cell or partition
Warning (332048): Ignored set_false_path: Argument <to> is not an object ID
Info (332104): Reading SDC File: 'SDC1.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {global_nets_inst|clk_blk_inst|pll_inst|altpll_component|pll|inclk[0]} -divide_by 3 -multiply_by 8 -duty_cycle 50.00 -name {global_nets_inst|clk_blk_inst|pll_inst|altpll_component|pll|clk[0]} {global_nets_inst|clk_blk_inst|pll_inst|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {global_nets_inst|clk_blk_inst|pll_inst|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {global_nets_inst|clk_blk_inst|pll_inst|altpll_component|pll|clk[1]} {global_nets_inst|clk_blk_inst|pll_inst|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {global_nets_inst|clk_blk_inst|pll_inst|altpll_component|pll|inclk[0]} -divide_by 5 -multiply_by 4 -duty_cycle 50.00 -name {global_nets_inst|clk_blk_inst|pll_inst|altpll_component|pll|clk[2]} {global_nets_inst|clk_blk_inst|pll_inst|altpll_component|pll|clk[2]}
Warning (332153): Family doesn't support jitter analysis.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000     fpga_clk
    Info (332111):    7.500 global_nets_inst|clk_blk_inst|pll_inst|altpll_component|pll|clk[0]
    Info (332111):   10.000 global_nets_inst|clk_blk_inst|pll_inst|altpll_component|pll|clk[1]
    Info (332111):   25.000 global_nets_inst|clk_blk_inst|pll_inst|altpll_component|pll|clk[2]
Info (176353): Automatically promoted node fpga_clk (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node global_nets_top:global_nets_inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|_clk0 (placed in counter C2 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_X0_Y1_N1
Info (176353): Automatically promoted node global_nets_top:global_nets_inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|_clk1 (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node global_nets_top:global_nets_inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|_clk2 (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
Info (176353): Automatically promoted node global_nets_top:global_nets_inst|reset_blk_top:reset_blk_inst|sync_rst_gen:sync_rst_sys_inst|sync_rst_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node mds_top:mds_top_inst|disp_ctrl_top:disp_ctrl_inst|dc_fifo_aclr~0
Info (176353): Automatically promoted node global_nets_top:global_nets_inst|reset_blk_top:reset_blk_inst|sync_rst_gen:sync_rst_sdram_inst|sync_rst_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dram_addr_r~0
        Info (176357): Destination node mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dram_bank_r[0]~2
        Info (176357): Destination node mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dram_addr_r~2
        Info (176357): Destination node mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dram_addr_r~3
        Info (176357): Destination node mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dram_addr_r~4
        Info (176357): Destination node mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dram_addr_r~5
        Info (176357): Destination node mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dram_addr_r~6
        Info (176357): Destination node mds_top:mds_top_inst|sdram_controller:sdr_ctrl|current_state.ACT_ST~0
        Info (176357): Destination node mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dram_addr_r~8
        Info (176357): Destination node mds_top:mds_top_inst|sdram_controller:sdr_ctrl|dram_addr_r~9
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node global_nets_top:global_nets_inst|reset_blk_top:reset_blk_inst|sync_rst_gen:sync_rst_vesa_inst|sync_rst_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (176235): Finished register packing
    Extra Info (176218): Packed 19 registers into blocks of type I/O
    Extra Info (176220): Created 2 register duplicates
Warning (15064): PLL "global_nets_top:global_nets_inst|clk_blk_top:clk_blk_inst|pll:pll_inst|altpll:altpll_component|pll" output port clk[2] feeds output pin "clk_vesa_out" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:08
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 19% of the available device resources in the region that extends from location X22_Y12 to location X32_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:07
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 139 output pins without output pin load capacitance assignment
    Info (306007): Pin "dram_dq[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_dq[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "clk_sdram_out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "clk_vesa_out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "uart_serial_out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_addr[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_bank[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_bank[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_cas_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_cke" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_cs_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_ldqm" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_udqm" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_ras_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dram_we_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "r_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "r_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "r_out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "r_out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "r_out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "r_out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "r_out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "r_out[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "r_out[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "r_out[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "g_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "g_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "g_out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "g_out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "g_out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "g_out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "g_out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "g_out[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "g_out[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "g_out[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "b_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "b_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "b_out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "b_out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "b_out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "b_out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "b_out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "b_out[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "b_out[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "b_out[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "blank" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hsync" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vsync" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_rx_path_cyc" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_sdram_active" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_disp_active" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_icy_bus_taken" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_icz_bus_taken" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_wr_bank_val" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_rd_bank_val" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_actual_wr_bank" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "dbg_actual_rd_bank" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "programming_indication_led" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lsb_mem[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lsb_mem[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lsb_mem[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lsb_mem[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lsb_mem[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lsb_mem[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lsb_mem[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "msb_mem[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "msb_mem[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "msb_mem[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "msb_mem[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "msb_mem[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "msb_mem[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "msb_mem[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lsb_disp[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lsb_disp[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lsb_disp[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lsb_disp[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lsb_disp[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lsb_disp[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lsb_disp[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "msb_disp[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "msb_disp[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "msb_disp[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "msb_disp[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "msb_disp[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "msb_disp[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "msb_disp[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lsb_tx[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lsb_tx[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lsb_tx[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lsb_tx[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lsb_tx[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lsb_tx[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lsb_tx[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "msb_tx[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "msb_tx[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "msb_tx[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "msb_tx[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "msb_tx[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "msb_tx[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "msb_tx[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lsb_version[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lsb_version[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lsb_version[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lsb_version[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lsb_version[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lsb_version[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lsb_version[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "msb_version[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "msb_version[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "msb_version[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "msb_version[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "msb_version[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "msb_version[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "msb_version[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file H:/Project/SG_PnR_proj/SG_PnR_proj.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 652 megabytes
    Info: Processing ended: Wed Apr 24 12:24:57 2013
    Info: Elapsed time: 00:00:34
    Info: Total CPU time (on all processors): 00:00:42


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in H:/Project/SG_PnR_proj/SG_PnR_proj.fit.smsg.


