---
runme:
  id: 01HSZCD7MKBBAZF1HNVAKSXJMM
  version: v3
---

# 设计指令集

在开始设计指令集之前，我们需要先了解一下计算机体系结构的相关知识。在本系列中，我们只介绍与本项目相关的知识，且会较为简化。如果你想要深入了解计算机体系结构，可以参考其它教科书。

## 计算机体系结构概要

狭义的计算机体系结构是指计算机硬件系统的结构。现代计算机中，计算机体系结构主要包括以下几个部分：

- **运算器**：负责执行算术运算和逻辑运算。
- **控制器**：负责控制计算机的工作流程。
- **存储器**：存储数据和指令。
- **输入设备**：接收用户输入。
- **输出设备**：输出计算结果。

其中，系统最核心的运算器和控制器合称为**中央处理器**(Central Processing Unit，简称 CPU)。

现代计算机的存储器主要有两种：**主存储器**(Main Memory)和**辅助存储器**(Auxiliary Memory)。主存储器是计算机中最重要的存储器，用于存储数据和指令。辅助存储器用于存储大量的数据和程序，如硬盘、U盘等。

**工作内存**(Working Memory)是指的动态随机存取存储器(Dynamic Random Access Memory，简称 DRAM)，其硬件实体就是内存条(传统PC机中)。它可以存储数据和指令，但是断电后数据会丢失。因此，我们需要辅助存储器来存储需要持久化的数据。下文中我们将使用“内存”来指代工作内存。

在执行程序时，CPU会从内存中读取二进制指令，然后执行这些指令。指令是CPU的工作单位，每个指令都会执行一个操作。指令集(instruction set)是CPU能够识别和执行的指令的集合。不同的CPU有不同的指令集，如x86、ARM、RISC-V等。本文将模仿arm指令集设计一个简化的指令集。

我们有时也称汇编语言的语句为指令。但这是一种混淆的用法，因为汇编语言的语句是对指令的文本描述。指令是CPU能够识别和执行的二进制代码。

每条指令都有两部分：**操作码**(opcode)和**操作数**(operand)。操作码指定了指令的操作类型，操作数指定了操作的对象。例如，`add r0, r1, r2`可能会汇编成`0001 0000 0001 0010`，`0001`代表`add`，称为操作码，表示具体的操作是什么；`0000`代表`r0`，是零号寄存器，其它的二进制也类似，代表被操作的对象，称为操作数。操作数可以是**寄存器**(register)、**内存**(memory)或**立即数**(immediate)。

寄存器是CPU内部的存储单元(静态随机存取存储器，Static Random Access Memory，简称 SRAM)，用于存储数据和指令。内存是工作内存，用于存储大量的数据和指令。立即数是指定的常数。寄存器是CPU内部的存储单元，用于存储数据和指令。寄存器的数量和位数是固定的，不同的CPU有不同的寄存器数量和位数。在本文中，我们将使用64位寄存器。

在硬件中，通常有立即数寄存器(immediate register)用于存储立即数。在指令执行时，立即数寄存器会将立即数传递给指令执行单元。然后，立即数寄存器会生成立即数，并假装是一个寄存器，参与后续的指令执行。

内存存取通常是单独的指令，其存取也是由专门的硬件完成的。

设计指令集即是设计CPU能完成的任务，并确定这些任务的操作对象，然后把它们编码成二进制。当然，你可以随便写一写，比如`0000 0000 0000 0000`代表把所有寄存器清零，`0000 0000 0000 0001`代表一号寄存器的值变成二号寄存器的值。但为了方便，我们通常会按照一定的规则设计指令集，使得指令集更加易于理解和使用，~~对自己善良点，你还要写汇编器呢~~。

## 指令集设计

设计指令集是一个很复杂的过程，需要考虑很多因素。为了节省位，现实中的指令集通常会设计得很复杂，这会使得指令解码的过程变得复杂。

然而我们的宗旨是浪费，因此，我们使用64位指令，且所有指令都遵循相同的结构。

### 操作数

通常而言，一个指令最多有三个操作数，即`add r0, r1, r2`，代表`r0 = r1 + r2`。不过，在内存存取指令中，操作数会多于三个(本系列中是四个)。我们通常会把操作数分为源操作数(source operand)和目的操作数(destination operand)。源操作数是指令的输入，目的操作数是指令的输出。在`add r0, r1, r2`中，`r1`和`r2`是源操作数，`r0`是目的操作数，这意味着，运算结果将会写入`r0`。

在设计我们的指令集时，我们讲会预留四个操作数的位置——在现实中，通常会把指令进行分类，对于不同的指令，操作数的个数是不同的。例如，`add r0, r1, r2`是三个操作数的指令，`mov r0, r1`是两个操作数的指令。这样，可以节省一些位，可以用这些位来表示指令的类型，或者是其它信息。不过，为了方便，我们预留四个操作数的位置。

这四个操作数被称为`rdm`, `ra`, `rb`, `rc`。`rdm`是一个寄存器，对于一般的指令，它都是目的寄存器，但对于写内存指令，它将是源操作数；`ra`，`rb`是源操作数；`rc`也是源操作数，但它可以是立即数。

我们设计的CPU将会有16个寄存器——当然如果你喜欢，你可以增加或减少寄存器的数量。这16个寄存器的编号是0到15。这样，我们就可以用4位来表示寄存器的编号。

对于立即数，我们将支持32位立即数。

对于操作数，我们放在二进制的低位。在本系列中，我们设计的指令将会总符合以下结构，

|其它|rdm|ra|rb|rc|
|---|---|---|---|---|
|63-44|43-40|39-36|35-32|31-0|

所有的指令都会遵循这个结构，这方便了我们解码。当然，这样的设计会浪费很多位。

### 操作码

规定好了操作数的格式，现在我们来设计操作码。或者说，设计CPU支持的运算。

尽管我们能随意取一些指令，但我们并不能保证我们的指令集是**图灵完备**(Turing Complete)的。图灵完备是指一个系统能够模拟图灵机，即能够计算任何可计算的问题。但即使我们随意设计了一种图灵完备的指令集，我们设计的指令集也可能很难用——你当然可以只支持位操作，然后用位操作来模拟加法，但这样的指令集会很难用。

我们讲参考arm指令集设计我们的指令集。当然，arm指令集有很多特性，例如**SIMD**(Single Instruction, Multiple Data)等，我们不会实现这些特性，只会实现一些基本的指令。

arm汇编，或者说一般的汇编，一般会有以下几种指令：

1. **空指令**，即什么都不做的指令。例如，`nop`。这类指令通常是为了填充，调试，或延时。空指令也不止一种，例如`bkpt`，即断点指令，用于调试。此外，我们运行在**裸机**(bare-metal)上，没有操作系统，我们也设计一个`hlt`指令，用于停止CPU的运行。这类指令通常没有任何操作数。
2. **数据处理指令**，即对数据进行处理的指令。例如，算数逻辑运算，移位，比较等。这类指令通常有两个源操作数和一个目的操作数。例如，`add r0, r1, r2`。同时，**数据传输指令**，即将数据从CPU一个位置传输到另一个位置的指令。例如，`mov r0, r1`。注意，内存读取通常不认为是数据传输指令，因为数据传输指令是在CPU内部进行的，而内存读取是在CPU和内存之间进行的。
3. **分支指令**，即改变**程序计数器**(PC, program counter)的指令。红能类似于底层高级语言的`goto`。PC是一个特殊的寄存器，它存储下一条指令的地址。
4. **内存存取指令**，即读写内存的指令。这类指令通常有多个操作数。
5. **中断指令**，即触发中断的指令，以及与中断有关的一些功能，如获取中断号等。

在我们设计的指令集中，由于我们设计的中断机制十分简单，中断指令将作为数据处理指令的一部分。此外，在真实的CPU中，还有一些特殊的指令，如**协处理器指令**(Coprocessor Instructions)，即与CPU并行工作的处理器的指令，**特权指令**(Privileged Instructions)，即只有在特权模式下才能执行的指令，**异常指令**(Exception Instructions)，即在异常发生时执行的指令等。我们也不会实现这些指令。

此外，arm指令集还有两个重要的特性，它们将会出现在我们的指令集中。**条件执行**(Conditional Execution)，即对所有的指令都可以加上条件，只有在条件满足时才会执行。**可选的标志位更新**(Optional Flags Update)，即对所有的指令都可以选择是否更新标志位。

当然，如果你不了解计算机体系结构，你可能不知道什么是**标志位**。标志位是CPU内部的一些寄存器，用于存储一些状态信息。在汇编中，分支结构的实现不是通过直接比较——因为CPU中只有一个**算数逻辑单元**(ALU, arithmetic & logic unity)，而分支指令本质上是一个特殊的位移指令——也需要ALU的参与。但是，一条指令应当只完成一个操作，因此，我们需要把比较和分支分开。而这个过程，我们需要暂存比较的结果，这就是标志位的作用。标志位通常有**零标志位**(Zero Flag)，即上一条指令的结果是否为零；**负标志位**(Negative Flag)，即上一条指令的结果是否为负；**进位标志位**(Carry Flag)，即上一条指令的进位是否发生；**溢出标志位**(Overflow Flag)，即上一条指令的结果是否溢出。这些标志位通常是由ALU计算得到的，然后存储在标志位寄存器中。在我们的指令集中，我们将会支持这些标志位。

当然，尽管我们可以设计一些特殊的硬件，然后再加上新的指令来用一条指令实现分支，但这样的设计会使得指令集变得复杂。

回到正题，可选的标志位更新即指，我们的所有指令默认不会更新标志位，除非人为指定。例如，如果现在有一条`add r0, r1, r2`指令，它会把`r1`和`r2`相加，然后把结果写入`r0`，但不会更新标志位。如果我们想要更新标志位，我们可以使用`adds r0, r1, r2`，这样，`r0`会被赋值为`r1 + r2`，然后标志位会被更新，在这个例子中，如果运算结果是0，零标志位会被置位(在二进制视角下，额外添加的`s`后缀实际上是二进制的一位)。

但是这只是分支指令的第一步，即计算跳转条件，设置标志位。对于指令的选择执行，arm采取了如下的机制——在指令中添加**条件码**(Condition Code)。条件码是一个4位的字段，用于指定条件。例如，`beq`，即`branch if equal`(`eq`在二进制视角下即是一串数字，在arm中是4位二进制数，`eq`即`0000`)。

在综合考虑后，我们的指令集操作码结构如下，

|条件码|是否更新标志位|是否使用立即数|操作类型|具体操作|
|---|---|---|---|---|
|63-60|59|58|57-56|55-44|

操作类型分为4类，

| 0000 | 0001 | 0010 | 0011 |
|---|---|---|---|
|其它指令|数据处理指令|分支指令|内存存取指令|

综上，我们的指令结构如下，

|条件码|是否更新标志位|是否使用立即数|操作类型|具体操作|rdm|ra|rb|rc|
|---|---|---|---|---|---|---|---|---|
|63-60|59|58|57-56|55-44|43-40|39-36|35-32|31-0|

现在，我们只需要编码具体操作即可。为了避免重复，我们将具体操作的编码放在下一部分。

### 指令集表

现在我们只需要指定我们指令集的编码规则及具体操作即可。我们将会使用一个表格来表示我们的指令集。

我们的指令结构如下，

|条件码|是否更新标志位|是否使用立即数|操作类型|具体操作|rdm|ra|rb|rc|
|---|---|---|---|---|---|---|---|---|
|63-60|59|58|57-56|55-44|43-40|39-36|35-32|31-0|

对于`rdm`，`ra`, `rb`，将会使用4位二进制数表示寄存器编号。

对于`rc`，如果第58位是1，那么`rc`是立即数，否则，将会将`rc`识别为寄存器编号。

对于条件码，我们编码如下，

|后缀| 条件码 | 描述 | 符号寄存器 |
|----|---|---|---|
|eq| 0000 | 等于 | Z |
|ne| 0001 | 不等于 | !Z |
|hs| 0010 | 大于等于(无符号) | C |
|lo| 0011 | 小于(无符号) | !C |
|mi| 0100 | 负数 | N |
|pl| 0101 | 正数 | !N |
|vs| 0110 | 溢出 | V |
|vc| 0111 | 无溢出 | !V |
|hi| 1000 | 大于(无符号) | C && !Z |
|ls| 1001 | 小于等于(无符号) | !C || Z |
|ge| 1010 | 大于等于(有符号) | N == V |
|lt| 1011 | 小于(有符号) | N != V |
|gt| 1100 | 大于(有符号) | !Z && N == V |
|le| 1101 | 小于等于(有符号) | Z || N != V |
|al| 1110 | 总是 | 无 |

对于操作类型和具体操作，我们编码如下，以下可能会有些前文没有介绍的概念，我们将会在后文实现CPU时介绍。

pub enum Operation {
Nop = 0b00_0000_0000_0000,
Hlt = 0b00_0000_0000_0001,
Mov = 0b01_0000_0000_0000,
Add = 0b01_0000_0000_0001,
Sub = 0b01_0000_0000_0010,
Mul = 0b01_0000_0000_0011,
Div = 0b01_0000_0000_0100,
SMul = 0b01_0000_0000_0101,
SDiv = 0b01_0000_0000_0110,
Modu = 0b01_0000_0000_0111,
SModu = 0b01_0000_0000_1000,
Mvn = 0b01_0000_0000_1001,
And = 0b01_0000_0000_1010,
Orr = 0b01_0000_0000_1011,
Eor = 0b01_0000_0000_1100,

    Cmp = 0b01_0000_0001_0101,
    Cmn = 0b01_0000_0001_0110,
    Tst = 0b01_0000_0001_0111,
    Teq = 0b01_0000_0001_1000,
    
    Lsl = 0b01_0000_0010_0000,
    Lsr = 0b01_0000_0010_0001,
    Asr = 0b01_0000_0010_0010,
    Rol = 0b01_0000_0010_0011,
    Ror = 0b01_0000_0010_0100,
    
    Mvi = 0b01_0000_0011_0000,
    Qry = 0b01_0000_0011_0001,
    Int = 0b01_0000_0011_0010,
    
    Ldr = 0b10_0000_0000_0000,
    Str = 0b10_0000_0000_0001,
    Pop = 0b10_0000_0000_0010,
    Push = 0b10_0000_0000_0011,
    
    B = 0b11_0000_0000_0000,
    Bl = 0b11_0000_0000_0001,

}

|操作类型|具体操作|描述|编码|使用寄存器|
|---|---|---|---|--|
|其它指令|nop|什么都不做|00_0000_0000_0000|无|
|其它指令|hlt|停止CPU|00_0000_0000_0001|无|
|数据处理指令|mov|移动|01_0000_0000_0000|rdm, rc|
|数据处理指令|add|加法|01_0000_0000_0001|rdm, rb, rc|
|数据处理指令|sub|减法|01_0000_0000_0010|rdm, rb, rc|
|数据处理指令|mul|乘法|01_0000_0000_0011|rdm, rb, rc|
|数据处理指令|div|除法|01_0000_0000_0100|rdm, rb, rc|
|数据处理指令|smul|有符号乘法|01_0000_0000_0101|rdm, rb, rc|
|数据处理指令|sdiv|有符号除法|01_0000_0000_0110|rdm, rb, rc|
|数据处理指令|modu|无符号取模|01_0000_0000_0111|rdm, rb, rc|
|数据处理指令|smodu|有符号取模|01_0000_0000_1000|rdm, rb, rc|
|数据处理指令|mvn|取反|01_0000_0000_1001|rdm, rb, rc|
|数据处理指令|and|与|01_0000_0000_1010|rdm, rb, rc|
|数据处理指令|orr|或|01_0000_0000_1011|rdm, rb, rc|
|数据处理指令|eor|异或|01_0000_0000_1100|rdm, rb, rc|
|数据处理指令|cmp|比较|01_0000_0001_0101|无, rb, rc|
|数据处理指令|cmn|比较取反|01_0000_0001_0110|无, rb, rc|
|数据处理指令|tst|与测试|01_0000_0001_0111|无, rb, rc|
|数据处理指令|teq|异或测试|01_0000_0001_1000|无, rb, rc|
|数据处理指令|lsl|逻辑左移|01_0000_0010_0000|rdm, rb, rc|
|数据处理指令|lsr|逻辑右移|01_0000_0010_0001|rdm, rb, rc|
|数据处理指令|asr|算数右移|01_0000_0010_0010|rdm, rb, rc|
|数据处理指令|rol|循环左移|01_0000_0010_0011|rdm, rb, rc|
|数据处理指令|ror|循环右移|01_0000_0010_0100|rdm, rb, rc|
|数据处理指令|mvi|移动中断数据|01_0000_0011_0000|rdm|
|数据处理指令|qry|请求中断数据|01_0000_0011_0001|rc|
|数据处理指令|int|触发中断|01_0000_0011_0010|rb, rc|
|内存存取指令|ldr|读内存|10_0000_0000_0000|rdm, ra, rb, rc|
|内存存取指令|str|写内存|10_0000_0000_0001|rdm, ra, rb, rc|
|内存存取指令|pop|弹栈|10_0000_0000_0010|rdm, ra, rb, rc|
|内存存取指令|push|压栈|10_0000_0000_0011|rdm, ra, rb, rc|
|分支指令|b|跳转|11_0000_0000_0000|rc|
|分支指令|bl|跳转并链接|11_0000_0000_0001|rc|

看起来可能有点overwhelming，这些都是简单的罗列，没有复杂的理解。

例如，如果我们希望计算`1 + 1`，我们首先要把1存入寄存器，即`mov r0, #1`(arm汇编中，一般寄存器均以`r`开头，后跟编号，立即数以`#`开头)。然后，计算`r0 + 1`，即`add r0, r0, #1`。

现在，我们希望得到编码后的指令——即我们的CPU(尽管还没有实现)能够识别的二进制。

例如，对于`mov r0, #1`，首先，它是无条件执行的，因此条件码为`al`，即`1110`，其次，它不更新标志位，因此第59位为`0`，然后，它使用立即数，因此第58位为`1`，接着它是移动数据命令，编码为`01_0000_0000_0000`。对于操作数，`r0`是目的寄存器，因此`rdm`为`0000`，对于`#1`，`#1`是立即数，因此`rc`为`0000 0000 0000 0001`。因此，`mov r0, #1`的编码为`1110 0101 0000 0000 0000 0000 0000 0000 0000 0000 0000 0001`。

### 编码

尽管这是一个设计章节，但是指令集的设计并不难，具体的编码也不必太多介绍——只是一堆if-else。现在，我们设计一个结构体来负责指令的解码等操作。

此外，我们将把rust代码编译到wasm中，因此，我们需要使用`wasm-bindgen`来绑定rust代码到js中。项目的创建请参考[这里](https://rustwasm.github.io/docs/wasm-pack/tutorials/npm-browser-packages/getting-started/manual-setup.html)。

```rust {"id":"01HSZCD7MKBBAZF1HNV8AXCZBX"}
use wasm_bindgen::prelude::*;

#[wasm_bindgen]
#[derive(Clone, Copy, Debug)]
pub struct Instr {
    pub cond_code: u64,
    pub set_flags: bool,
    pub c_is_imm: bool,
    pub op_code: u64,
    pub reg_d_mem: u64,
    pub reg_a: u64,
    pub reg_b: u64,
    pub reg_c: u64,
}

#[wasm_bindgen]
impl Instr {
    #[wasm_bindgen(constructor)]
    pub fn new(v: u64) -> Instr {
        // the first 4 bits of v
        let cond_code = (v & (0xff << (64 - 4))) >> (64 - 4);
        // the next bit
        let set_flags = v & (0x1 << (64 - 5)) != 0;
        // the next bit
        let c_is_imm = v & (0x1 << (64 - 6)) != 0;
        // the next 14 bits
        let op_code = (v & (0x3fff << (64 - 20))) >> (64 - 20);
        // the next 4 bits
        let reg_d_mem = (v & (0xf << (64 - 24))) >> (64 - 24);
        // the next 4 bits
        let reg_a = (v & (0xf << (64 - 28))) >> (64 - 28);
        // the next 4 bits
        let reg_b = (v & (0xf << (64 - 32))) >> (64 - 32);
        // the next four byte
        let reg_c = (v & (0xffff << (64 - 64))) >> (64 - 64);
        Instr {
            cond_code,
            set_flags,
            c_is_imm,
            op_code,
            reg_d_mem,
            reg_a,
            reg_b,
            reg_c,
        }
    }
}

// 2 bits for instr type, 12 bits for instr

#[wasm_bindgen]
#[derive(PartialEq, Debug)]
pub enum Operation {
    Nop = 0b00_0000_0000_0000,
    Hlt = 0b00_0000_0000_0001,
    Mov = 0b01_0000_0000_0000,
    Add = 0b01_0000_0000_0001,
    Sub = 0b01_0000_0000_0010,
    Mul = 0b01_0000_0000_0011,
    Div = 0b01_0000_0000_0100,
    SMul = 0b01_0000_0000_0101,
    SDiv = 0b01_0000_0000_0110,
    Modu = 0b01_0000_0000_0111,
    SModu = 0b01_0000_0000_1000,
    Mvn = 0b01_0000_0000_1001,
    And = 0b01_0000_0000_1010,
    Orr = 0b01_0000_0000_1011,
    Eor = 0b01_0000_0000_1100,

    Cmp = 0b01_0000_0001_0101,
    Cmn = 0b01_0000_0001_0110,
    Tst = 0b01_0000_0001_0111,
    Teq = 0b01_0000_0001_1000,

    Lsl = 0b01_0000_0010_0000,
    Lsr = 0b01_0000_0010_0001,
    Asr = 0b01_0000_0010_0010,
    Rol = 0b01_0000_0010_0011,
    Ror = 0b01_0000_0010_0100,

    Mvi = 0b01_0000_0011_0000,
    Qry = 0b01_0000_0011_0001,
    Int = 0b01_0000_0011_0010,

    Ldr = 0b10_0000_0000_0000,
    Str = 0b10_0000_0000_0001,
    Pop = 0b10_0000_0000_0010,
    Push = 0b10_0000_0000_0011,

    B = 0b11_0000_0000_0000,
    Bl = 0b11_0000_0000_0001,
}

#[wasm_bindgen]
impl Operation {
    #[wasm_bindgen(constructor)]
    pub fn new(op_code: u64) -> Operation {
        match op_code {
            0b00_0000_0000_0000 => Operation::Nop,
            0b00_0000_0000_0001 => Operation::Hlt,
            0b01_0000_0000_0000 => Operation::Mov,
            0b01_0000_0000_0001 => Operation::Add,
            0b01_0000_0000_0010 => Operation::Sub,
            0b01_0000_0000_0011 => Operation::Mul,
            0b01_0000_0000_0100 => Operation::Div,
            0b01_0000_0000_0101 => Operation::SMul,
            0b01_0000_0000_0110 => Operation::SDiv,
            0b01_0000_0000_0111 => Operation::Modu,
            0b01_0000_0000_1000 => Operation::SModu,
            0b01_0000_0000_1001 => Operation::Mvn,
            0b01_0000_0000_1010 => Operation::And,
            0b01_0000_0000_1011 => Operation::Orr,
            0b01_0000_0000_1100 => Operation::Eor,
            0b01_0000_0010_0000 => Operation::Lsl,
            0b01_0000_0010_0001 => Operation::Lsr,
            0b01_0000_0010_0010 => Operation::Asr,
            0b01_0000_0010_0011 => Operation::Rol,
            0b01_0000_0010_0100 => Operation::Ror,
            // cmp cmn tst teq
            0b01_0000_0001_0101 => Operation::Cmp,
            0b01_0000_0001_0110 => Operation::Cmn,
            0b01_0000_0001_0111 => Operation::Tst,
            0b01_0000_0001_1000 => Operation::Teq,

            0b01_0000_0011_0000 => Operation::Mvi,
            0b01_0000_0011_0001 => Operation::Qry,
            0b01_0000_0011_0010 => Operation::Int,

            0b10_0000_0000_0000 => Operation::Ldr,
            0b10_0000_0000_0001 => Operation::Str,
            0b10_0000_0000_0010 => Operation::Pop,
            0b10_0000_0000_0011 => Operation::Push,

            0b11_0000_0000_0000 => Operation::B,
            0b11_0000_0000_0001 => Operation::Bl,
            _ => panic!("invalid instr"),
        }
    }
}

#[wasm_bindgen]
#[derive(PartialEq)]
pub enum OperationType {
    Special = 0b00,
    DataProc = 0b01,
    Mem = 0b10,
    Branch = 0b11,
}

#[wasm_bindgen]
impl OperationType {
    #[wasm_bindgen(constructor)]
    pub fn new(op_code: u64) -> OperationType {
        let type_code = (op_code >> 12) & 0b11;
        match type_code {
            0b00 => OperationType::Special,
            0b01 => OperationType::DataProc,
            0b10 => OperationType::Mem,
            0b11 => OperationType::Branch,
            _ => panic!("invalid instr type"),
        }
    }
}

#[wasm_bindgen]
pub fn decode_op(op_code: u64) -> Operation {
    Operation::new(op_code)
}

#[wasm_bindgen]
pub fn decode_op_type(op_code: u64) -> OperationType {
    OperationType::new(op_code)
}

#[wasm_bindgen]
pub fn cond_code_to_string(cond: u8) -> String {
    match cond {
        0b0000 => String::from("eq"),
        0b0001 => String::from("ne"),
        0b0010 => String::from("hs"),
        0b0011 => String::from("lo"),
        0b0100 => String::from("mi"),
        0b0101 => String::from("pl"),
        0b0110 => String::from("vs"),
        0b0111 => String::from("vc"),
        0b1000 => String::from("hi"),
        0b1001 => String::from("ls"),
        0b1010 => String::from("ge"),
        0b1011 => String::from("lt"),
        0b1100 => String::from("gt"),
        0b1101 => String::from("le"),
        0b1110 => String::from(""),
        _ => panic!("invalid cond code"),
    }
}

fn generate_postfix(decoded: Instr) -> String {
    if decoded.set_flags {
        String::from("s")
    } else {
        cond_code_to_string(decoded.cond_code as u8)
    }
}

fn reg_c_to_string(decoded: Instr) -> String {
    if decoded.c_is_imm {
        format!("#{}", decoded.reg_c)
    } else {
        format!("r{}", decoded.reg_c)
    }
}

fn generate_memo_addr(decoded: Instr) -> String {
    // ra, rb, rc
    if decoded.c_is_imm && decoded.reg_c == 0 {
        format!("r{}", decoded.reg_a)
    } else {
        format!("r{}, r{}, {}", decoded.reg_a, decoded.reg_b, reg_c_to_string(decoded))
    }
}

#[wasm_bindgen]
pub fn instr_to_string(instr: u64) -> String {
    let decoded = Instr::new(instr);
    let op = decode_op(decoded.op_code);
    // convert to string
    match op {
        Operation::Nop => String::from("nop"),
        Operation::Hlt => String::from("hlt"),
        Operation::Mov => format!("mov{} r{}, {}", generate_postfix(decoded), decoded.reg_d_mem, reg_c_to_string(decoded)),
        Operation::Add => format!("add{} r{}, r{}, {}", generate_postfix(decoded), decoded.reg_d_mem, decoded.reg_b, reg_c_to_string(decoded)),
        Operation::Sub => format!("sub{} r{}, r{}, {}", generate_postfix(decoded), decoded.reg_d_mem, decoded.reg_b, reg_c_to_string(decoded)),
        Operation::Mul => format!("mul{} r{}, r{}, {}", generate_postfix(decoded), decoded.reg_d_mem, decoded.reg_b, reg_c_to_string(decoded)),
        Operation::Div => format!("div{} r{}, r{}, {}", generate_postfix(decoded), decoded.reg_d_mem, decoded.reg_b, reg_c_to_string(decoded)),
        Operation::SMul => format!("smul{} r{}, r{}, {}", generate_postfix(decoded), decoded.reg_d_mem, decoded.reg_b, reg_c_to_string(decoded)),
        Operation::SDiv => format!("sdiv{} r{}, r{}, {}", generate_postfix(decoded), decoded.reg_d_mem, decoded.reg_b, reg_c_to_string(decoded)),
        Operation::Modu => format!("modu{} r{}, r{}, {}", generate_postfix(decoded), decoded.reg_d_mem, decoded.reg_b, reg_c_to_string(decoded)),
        Operation::SModu => format!("smodu{} r{}, r{}, {}", generate_postfix(decoded), decoded.reg_d_mem, decoded.reg_b, reg_c_to_string(decoded)),
        Operation::Mvn => format!("mvn{} r{}, {}", generate_postfix(decoded), decoded.reg_d_mem, reg_c_to_string(decoded)),
        Operation::And => format!("and{} r{}, r{}, {}", generate_postfix(decoded), decoded.reg_d_mem, decoded.reg_b, reg_c_to_string(decoded)),
        Operation::Orr => format!("orr{} r{}, r{}, {}", generate_postfix(decoded), decoded.reg_d_mem, decoded.reg_b, reg_c_to_string(decoded)),
        Operation::Eor => format!("eor{} r{}, r{}, {}", generate_postfix(decoded), decoded.reg_d_mem, decoded.reg_b, reg_c_to_string(decoded)),
        Operation::Lsl => format!("lsl{} r{}, r{}, {}", generate_postfix(decoded), decoded.reg_d_mem, decoded.reg_b, reg_c_to_string(decoded)),
        Operation::Lsr => format!("lsr{} r{}, r{}, {}", generate_postfix(decoded), decoded.reg_d_mem, decoded.reg_b, reg_c_to_string(decoded)),
        Operation::Asr => format!("asr{} r{}, r{}, {}", generate_postfix(decoded), decoded.reg_d_mem, decoded.reg_b, reg_c_to_string(decoded)),
        Operation::Rol => format!("rol{} r{}, r{}, {}", generate_postfix(decoded), decoded.reg_d_mem, decoded.reg_b, reg_c_to_string(decoded)),
        Operation::Ror => format!("ror{} r{}, r{}, {}", generate_postfix(decoded), decoded.reg_d_mem, decoded.reg_b, reg_c_to_string(decoded)),
        Operation::Cmp => format!("cmp r{}, {}", decoded.reg_b, reg_c_to_string(decoded)),
        Operation::Cmn => format!("cmn r{}, {}", decoded.reg_b, reg_c_to_string(decoded)),
        Operation::Tst => format!("tst r{}, {}", decoded.reg_b, reg_c_to_string(decoded)),
        Operation::Teq => format!("teq r{}, {}", decoded.reg_b, reg_c_to_string(decoded)),
        
        Operation::Mvi => format!("mvi{} r{}", generate_postfix(decoded), decoded.reg_d_mem),
        Operation::Qry => format!("qry{} {}", generate_postfix(decoded), reg_c_to_string(decoded)),
        Operation::Int => format!("int{} r{}, {}", generate_postfix(decoded), decoded.reg_b, reg_c_to_string(decoded)),

        Operation::Ldr => format!("ldr{} r{}, {}", generate_postfix(decoded), decoded.reg_d_mem, generate_memo_addr(decoded)),
        Operation::Str => format!("str{} r{}, {}", generate_postfix(decoded), decoded.reg_d_mem, generate_memo_addr(decoded)),
        Operation::Pop => format!("pop{} r{}", generate_postfix(decoded), decoded.reg_d_mem),
        Operation::Push => format!("push{} r{}", generate_postfix(decoded), decoded.reg_d_mem),

        Operation::B => format!("b{} {}", generate_postfix(decoded), reg_c_to_string(decoded)),
        Operation::Bl => format!("bl{} {}", generate_postfix(decoded), reg_c_to_string(decoded)),
    }
}
```