# Generated by Yosys 0.58+35 (git sha1 UNKNOWN, g++ 11.4.0-1ubuntu1~22.04.2 -fPIC -O3)
autoidx 1030
attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:11.1-102.10"
attribute \top 1
attribute \hdlname "gcd"
module \gcd
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:20.15-20.23"
  wire output 8 \resp_val
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:19.15-19.23"
  wire input 7 \resp_rdy
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:18.24-18.32"
  wire width 16 output 6 \resp_msg
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:17.15-17.20"
  wire input 5 \reset
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:16.15-16.22"
  wire input 4 \req_val
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:15.15-15.22"
  wire output 3 \req_rdy
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:14.24-14.31"
  wire width 32 input 2 \req_msg
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:24.19-24.33"
  attribute \single_bit_vector 1
  wire \ctrl$is_b_zero
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:27.19-27.33"
  attribute \single_bit_vector 1
  wire \ctrl$is_a_lt_b
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:33.19-33.32"
  attribute \single_bit_vector 1
  wire \ctrl$b_reg_en
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:32.19-32.33"
  attribute \single_bit_vector 1
  wire \ctrl$b_mux_sel
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:34.19-34.32"
  attribute \single_bit_vector 1
  wire \ctrl$a_reg_en
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:30.19-30.33"
  wire width 2 \ctrl$a_mux_sel
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:13.15-13.18"
  wire input 1 \clk
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:66.38-79.4"
  attribute \module_not_derived 1
  cell \GcdUnitDpathRTL_0x4d0fc71ead8d3d9e \dpath
    connect \resp_msg \resp_msg
    connect \reset \reset
    connect \req_msg_b \req_msg [15:0]
    connect \req_msg_a \req_msg [31:16]
    connect \is_b_zero \ctrl$is_b_zero
    connect \is_a_lt_b \ctrl$is_a_lt_b
    connect \clk \clk
    connect \b_reg_en \ctrl$b_reg_en
    connect \b_mux_sel \ctrl$b_mux_sel
    connect \a_reg_en \ctrl$a_reg_en
    connect \a_mux_sel \ctrl$a_mux_sel
  end
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:37.37-51.4"
  attribute \module_not_derived 1
  cell \GcdUnitCtrlRTL_0x4d0fc71ead8d3d9e \ctrl
    connect \resp_val \resp_val
    connect \resp_rdy \resp_rdy
    connect \reset \reset
    connect \req_val \req_val
    connect \req_rdy \req_rdy
    connect \is_b_zero \ctrl$is_b_zero
    connect \is_a_lt_b \ctrl$is_a_lt_b
    connect \clk \clk
    connect \b_reg_en \ctrl$b_reg_en
    connect \b_mux_sel \ctrl$b_mux_sel
    connect \a_reg_en \ctrl$a_reg_en
    connect \a_mux_sel \ctrl$a_mux_sel
  end
end
attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:619.1-641.10"
attribute \hdlname "ZeroComparator_0x422b1f52edd46a85"
module \ZeroComparator_0x422b1f52edd46a85
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:624.24-624.29"
  attribute \single_bit_vector 1
  wire input 4 \reset
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:623.24-623.27"
  attribute \single_bit_vector 1
  wire output 3 \out
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:622.24-622.27"
  wire width 16 input 2 \in_
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:621.24-621.27"
  attribute \single_bit_vector 1
  wire input 1 \clk
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:637.12-637.20"
  wire $eq$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:637$1027_Y
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:636.3-638.6"
  wire $0\out[0:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:637.12-637.20"
  cell $eq $eq$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:637$1027
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 32
    parameter \B_SIGNED 0
    parameter \A_WIDTH 16
    parameter \A_SIGNED 0
    connect \Y $eq$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:637$1027_Y
    connect \B 0
    connect \A \in_
  end
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:636.3-638.6"
  process $proc$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:636$1026
    assign { } { }
    assign $0\out[0:0] $eq$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:637$1027_Y
    sync always
      update \out $0\out[0:0]
  end
end
attribute \whitebox 1
attribute \area "2.394000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \XOR2_X2
  wire output 3 \Z
  attribute \capacitance "4.500935"
  wire input 2 \B
  attribute \capacitance "4.330455"
  wire input 1 \A
  wire $auto$rtlil.cc:3377:XorGate$989
  cell $_XOR_ $auto$liberty.cc:84:parse_func_reduce$988
    connect \Y $auto$rtlil.cc:3377:XorGate$989
    connect \B \B
    connect \A \A
  end
  cell $specify2 $auto$liberty.cc:737:execute$991
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Z
  end
  cell $specify2 $auto$liberty.cc:737:execute$990
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Z
  end
  connect \Z $auto$rtlil.cc:3377:XorGate$989
end
attribute \whitebox 1
attribute \area "1.596000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \XOR2_X1
  wire output 3 \Z
  attribute \capacitance "2.411453"
  wire input 2 \B
  attribute \capacitance "2.232144"
  wire input 1 \A
  wire $auto$rtlil.cc:3377:XorGate$985
  cell $_XOR_ $auto$liberty.cc:84:parse_func_reduce$984
    connect \Y $auto$rtlil.cc:3377:XorGate$985
    connect \B \B
    connect \A \A
  end
  cell $specify2 $auto$liberty.cc:737:execute$987
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Z
  end
  cell $specify2 $auto$liberty.cc:737:execute$986
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Z
  end
  connect \Z $auto$rtlil.cc:3377:XorGate$985
end
attribute \whitebox 1
attribute \area "2.660000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \XNOR2_X2
  wire output 3 \ZN
  attribute \capacitance "4.836936"
  wire input 2 \B
  attribute \capacitance "4.003783"
  wire input 1 \A
  wire $auto$rtlil.cc:3377:XorGate$979
  wire $auto$rtlil.cc:3372:NotGate$981
  cell $_XOR_ $auto$liberty.cc:84:parse_func_reduce$978
    connect \Y $auto$rtlil.cc:3377:XorGate$979
    connect \B \B
    connect \A \A
  end
  cell $specify2 $auto$liberty.cc:737:execute$983
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$982
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$980
    connect \Y $auto$rtlil.cc:3372:NotGate$981
    connect \A $auto$rtlil.cc:3377:XorGate$979
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$981
end
attribute \whitebox 1
attribute \area "1.596000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \XNOR2_X1
  wire output 3 \ZN
  attribute \capacitance "2.573608"
  wire input 2 \B
  attribute \capacitance "2.232754"
  wire input 1 \A
  wire $auto$rtlil.cc:3377:XorGate$973
  wire $auto$rtlil.cc:3372:NotGate$975
  cell $_XOR_ $auto$liberty.cc:84:parse_func_reduce$972
    connect \Y $auto$rtlil.cc:3377:XorGate$973
    connect \B \B
    connect \A \A
  end
  cell $specify2 $auto$liberty.cc:737:execute$977
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$976
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$974
    connect \Y $auto$rtlil.cc:3372:NotGate$975
    connect \A $auto$rtlil.cc:3377:XorGate$973
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$975
end
attribute \whitebox 1
attribute \area "3.458000"
attribute \liberty_cell 1
module \TLAT_X1
  attribute \capacitance "0.791880"
  wire output 3 \Q
  attribute \capacitance "1.497228"
  wire input 4 \OE
  wire \IQN
  wire \IQ
  attribute \capacitance "1.016017"
  wire input 2 \G
  attribute \capacitance "1.139798"
  wire input 1 \D
  wire $auto$rtlil.cc:3372:NotGate$970
  wire $auto$rtlil.cc:3372:NotGate$967
  wire $auto$liberty.cc:190:create_tristate$971
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$966
    connect \Y $auto$rtlil.cc:3372:NotGate$967
    connect \A \OE
  end
  cell $_DLATCH_P_ $auto$liberty.cc:382:create_latch$965
    connect \Q \IQ
    connect \E \G
    connect \D \D
  end
  cell $_NOT_ $auto$liberty.cc:322:create_latch$964
    connect \Y \IQN
    connect \A \IQ
  end
  cell $_NOT_ $auto$liberty.cc:189:create_tristate$969
    connect \Y $auto$rtlil.cc:3372:NotGate$970
    connect \A $auto$rtlil.cc:3372:NotGate$967
  end
  cell $tribuf $auto$liberty.cc:186:create_tristate$968
    parameter \WIDTH 1
    connect \Y $auto$liberty.cc:190:create_tristate$971
    connect \EN $auto$rtlil.cc:3372:NotGate$970
    connect \A \IQ
  end
  connect \Q $auto$liberty.cc:190:create_tristate$971
end
attribute \whitebox 1
attribute \area "1.064000"
attribute \liberty_cell 1
module \TINV_X1
  attribute \capacitance "0.799043"
  wire output 3 \ZN
  attribute \capacitance "1.444645"
  wire input 2 \I
  attribute \capacitance "1.752043"
  wire input 1 \EN
  wire $auto$rtlil.cc:3372:NotGate$962
  wire $auto$rtlil.cc:3372:NotGate$959
  wire $auto$liberty.cc:190:create_tristate$963
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$958
    connect \Y $auto$rtlil.cc:3372:NotGate$959
    connect \A \I
  end
  cell $_NOT_ $auto$liberty.cc:189:create_tristate$961
    connect \Y $auto$rtlil.cc:3372:NotGate$962
    connect \A \EN
  end
  cell $tribuf $auto$liberty.cc:186:create_tristate$960
    parameter \WIDTH 1
    connect \Y $auto$liberty.cc:190:create_tristate$963
    connect \EN $auto$rtlil.cc:3372:NotGate$962
    connect \A $auto$rtlil.cc:3372:NotGate$959
  end
  connect \ZN $auto$liberty.cc:190:create_tristate$963
end
attribute \whitebox 1
attribute \area "4.788000"
attribute \liberty_cell 1
module \TBUF_X8
  attribute \capacitance "6.744279"
  wire output 3 \Z
  attribute \capacitance "4.985662"
  wire input 2 \EN
  attribute \capacitance "6.719670"
  wire input 1 \A
  wire $auto$rtlil.cc:3372:NotGate$952
  wire $auto$liberty.cc:190:create_tristate$953
  cell $_NOT_ $auto$liberty.cc:189:create_tristate$951
    connect \Y $auto$rtlil.cc:3372:NotGate$952
    connect \A \EN
  end
  cell $tribuf $auto$liberty.cc:186:create_tristate$950
    parameter \WIDTH 1
    connect \Y $auto$liberty.cc:190:create_tristate$953
    connect \EN $auto$rtlil.cc:3372:NotGate$952
    connect \A \A
  end
  connect \Z $auto$liberty.cc:190:create_tristate$953
end
attribute \whitebox 1
attribute \area "2.926000"
attribute \liberty_cell 1
module \TBUF_X4
  attribute \capacitance "3.222263"
  wire output 3 \Z
  attribute \capacitance "2.436324"
  wire input 2 \EN
  attribute \capacitance "3.380143"
  wire input 1 \A
  wire $auto$rtlil.cc:3372:NotGate$948
  wire $auto$liberty.cc:190:create_tristate$949
  cell $_NOT_ $auto$liberty.cc:189:create_tristate$947
    connect \Y $auto$rtlil.cc:3372:NotGate$948
    connect \A \EN
  end
  cell $tribuf $auto$liberty.cc:186:create_tristate$946
    parameter \WIDTH 1
    connect \Y $auto$liberty.cc:190:create_tristate$949
    connect \EN $auto$rtlil.cc:3372:NotGate$948
    connect \A \A
  end
  connect \Z $auto$liberty.cc:190:create_tristate$949
end
attribute \whitebox 1
attribute \area "2.394000"
attribute \liberty_cell 1
module \TBUF_X2
  attribute \capacitance "1.636401"
  wire output 3 \Z
  attribute \capacitance "2.737893"
  wire input 2 \EN
  attribute \capacitance "3.325056"
  wire input 1 \A
  wire $auto$rtlil.cc:3372:NotGate$944
  wire $auto$liberty.cc:190:create_tristate$945
  cell $_NOT_ $auto$liberty.cc:189:create_tristate$943
    connect \Y $auto$rtlil.cc:3372:NotGate$944
    connect \A \EN
  end
  cell $tribuf $auto$liberty.cc:186:create_tristate$942
    parameter \WIDTH 1
    connect \Y $auto$liberty.cc:190:create_tristate$945
    connect \EN $auto$rtlil.cc:3372:NotGate$944
    connect \A \A
  end
  connect \Z $auto$liberty.cc:190:create_tristate$945
end
attribute \whitebox 1
attribute \area "6.916000"
attribute \liberty_cell 1
module \TBUF_X16
  attribute \capacitance "13.066705"
  wire output 3 \Z
  attribute \capacitance "4.928340"
  wire input 2 \EN
  attribute \capacitance "6.520519"
  wire input 1 \A
  wire $auto$rtlil.cc:3372:NotGate$956
  wire $auto$liberty.cc:190:create_tristate$957
  cell $_NOT_ $auto$liberty.cc:189:create_tristate$955
    connect \Y $auto$rtlil.cc:3372:NotGate$956
    connect \A \EN
  end
  cell $tribuf $auto$liberty.cc:186:create_tristate$954
    parameter \WIDTH 1
    connect \Y $auto$liberty.cc:190:create_tristate$957
    connect \EN $auto$rtlil.cc:3372:NotGate$956
    connect \A \A
  end
  connect \Z $auto$liberty.cc:190:create_tristate$957
end
attribute \whitebox 1
attribute \area "2.128000"
attribute \liberty_cell 1
module \TBUF_X1
  attribute \capacitance "1.053973"
  wire output 3 \Z
  attribute \capacitance "1.726556"
  wire input 2 \EN
  attribute \capacitance "1.879368"
  wire input 1 \A
  wire $auto$rtlil.cc:3372:NotGate$940
  wire $auto$liberty.cc:190:create_tristate$941
  cell $_NOT_ $auto$liberty.cc:189:create_tristate$939
    connect \Y $auto$rtlil.cc:3372:NotGate$940
    connect \A \EN
  end
  cell $tribuf $auto$liberty.cc:186:create_tristate$938
    parameter \WIDTH 1
    connect \Y $auto$liberty.cc:190:create_tristate$941
    connect \EN $auto$rtlil.cc:3372:NotGate$940
    connect \A \A
  end
  connect \Z $auto$liberty.cc:190:create_tristate$941
end
attribute \whitebox 1
attribute \area "0.266000"
attribute \liberty_cell 1
module \TAPCELL_X1
end
attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:733.1-756.10"
attribute \hdlname "Subtractor_0x422b1f52edd46a85"
module \Subtractor_0x422b1f52edd46a85
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:739.24-739.29"
  attribute \single_bit_vector 1
  wire input 5 \reset
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:738.24-738.27"
  wire width 16 output 4 \out
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:737.24-737.27"
  wire width 16 input 3 \in1
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:736.24-736.27"
  wire width 16 input 2 \in0
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:735.24-735.27"
  attribute \single_bit_vector 1
  wire input 1 \clk
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:752.12-752.19"
  wire width 16 $sub$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:752$1010_Y
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:751.3-753.6"
  wire width 16 $0\out[15:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:752.12-752.19"
  cell $sub $sub$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:752$1010
    parameter \Y_WIDTH 16
    parameter \B_WIDTH 16
    parameter \B_SIGNED 0
    parameter \A_WIDTH 16
    parameter \A_SIGNED 0
    connect \Y $sub$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:752$1010_Y
    connect \B \in1
    connect \A \in0
  end
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:751.3-753.6"
  process $proc$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:751$1009
    assign { } { }
    assign $0\out[15:0] $sub$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:752$1010_Y
    sync always
      update \out $0\out[15:0]
  end
end
attribute \whitebox 1
attribute \area "6.384000"
attribute \liberty_cell 1
module \SDFF_X2
  attribute \capacitance "0.898201"
  wire input 6 \SI
  attribute \capacitance "1.853232"
  wire input 4 \SE
  wire output 5 \QN
  wire output 2 \Q
  wire \IQN
  wire \IQ
  attribute \capacitance "1.126603"
  wire input 1 \D
  attribute \capacitance "0.983853"
  wire input 3 \CK
  wire $auto$rtlil.cc:3375:OrGate$935
  wire $auto$rtlil.cc:3373:AndGate$933
  wire $auto$rtlil.cc:3373:AndGate$929
  wire $auto$rtlil.cc:3372:NotGate$931
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$930
    connect \Y $auto$rtlil.cc:3372:NotGate$931
    connect \A \SE
  end
  cell $_DFF_P_ $auto$liberty.cc:243:create_ff$937
    connect \Q \IQ
    connect \D $auto$rtlil.cc:3375:OrGate$935
    connect \C \CK
  end
  cell $_NOT_ $auto$liberty.cc:239:create_ff$936
    connect \Y \IQN
    connect \A \IQ
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$934
    connect \Y $auto$rtlil.cc:3375:OrGate$935
    connect \B $auto$rtlil.cc:3373:AndGate$933
    connect \A $auto$rtlil.cc:3373:AndGate$929
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$932
    connect \Y $auto$rtlil.cc:3373:AndGate$933
    connect \B $auto$rtlil.cc:3372:NotGate$931
    connect \A \D
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$928
    connect \Y $auto$rtlil.cc:3373:AndGate$929
    connect \B \SI
    connect \A \SE
  end
  connect \Q \IQ
  connect \QN \IQN
end
attribute \whitebox 1
attribute \area "6.118000"
attribute \liberty_cell 1
module \SDFF_X1
  attribute \capacitance "0.918794"
  wire input 6 \SI
  attribute \capacitance "1.889909"
  wire input 4 \SE
  wire output 5 \QN
  wire output 2 \Q
  wire \IQN
  wire \IQ
  attribute \capacitance "1.119679"
  wire input 1 \D
  attribute \capacitance "0.958871"
  wire input 3 \CK
  wire $auto$rtlil.cc:3375:OrGate$925
  wire $auto$rtlil.cc:3373:AndGate$923
  wire $auto$rtlil.cc:3373:AndGate$919
  wire $auto$rtlil.cc:3372:NotGate$921
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$920
    connect \Y $auto$rtlil.cc:3372:NotGate$921
    connect \A \SE
  end
  cell $_DFF_P_ $auto$liberty.cc:243:create_ff$927
    connect \Q \IQ
    connect \D $auto$rtlil.cc:3375:OrGate$925
    connect \C \CK
  end
  cell $_NOT_ $auto$liberty.cc:239:create_ff$926
    connect \Y \IQN
    connect \A \IQ
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$924
    connect \Y $auto$rtlil.cc:3375:OrGate$925
    connect \B $auto$rtlil.cc:3373:AndGate$923
    connect \A $auto$rtlil.cc:3373:AndGate$919
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$922
    connect \Y $auto$rtlil.cc:3373:AndGate$923
    connect \B $auto$rtlil.cc:3372:NotGate$921
    connect \A \D
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$918
    connect \Y $auto$rtlil.cc:3373:AndGate$919
    connect \B \SI
    connect \A \SE
  end
  connect \Q \IQ
  connect \QN \IQN
end
attribute \whitebox 1
attribute \area "7.182000"
attribute \liberty_cell 1
module \SDFFS_X2
  attribute \capacitance "2.224456"
  wire input 5 \SN
  attribute \capacitance "0.912904"
  wire input 7 \SI
  attribute \capacitance "1.912194"
  wire input 4 \SE
  wire output 6 \QN
  wire output 2 \Q
  wire \IQN
  wire \IQ
  attribute \capacitance "1.119363"
  wire input 1 \D
  attribute \capacitance "0.961605"
  wire input 3 \CK
  wire $auto$rtlil.cc:3375:OrGate$913
  wire $auto$rtlil.cc:3373:AndGate$911
  wire $auto$rtlil.cc:3373:AndGate$907
  wire $auto$rtlil.cc:3372:NotGate$915
  wire $auto$rtlil.cc:3372:NotGate$909
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$914
    connect \Y $auto$rtlil.cc:3372:NotGate$915
    connect \A \SN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$908
    connect \Y $auto$rtlil.cc:3372:NotGate$909
    connect \A \SE
  end
  cell $_DFF_PN1_ $auto$liberty.cc:243:create_ff$917
    connect \R \SN
    connect \Q \IQ
    connect \D $auto$rtlil.cc:3375:OrGate$913
    connect \C \CK
  end
  cell $_NOT_ $auto$liberty.cc:239:create_ff$916
    connect \Y \IQN
    connect \A \IQ
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$912
    connect \Y $auto$rtlil.cc:3375:OrGate$913
    connect \B $auto$rtlil.cc:3373:AndGate$911
    connect \A $auto$rtlil.cc:3373:AndGate$907
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$910
    connect \Y $auto$rtlil.cc:3373:AndGate$911
    connect \B $auto$rtlil.cc:3372:NotGate$909
    connect \A \D
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$906
    connect \Y $auto$rtlil.cc:3373:AndGate$907
    connect \B \SI
    connect \A \SE
  end
  connect \Q \IQ
  connect \QN \IQN
end
attribute \whitebox 1
attribute \area "6.650000"
attribute \liberty_cell 1
module \SDFFS_X1
  attribute \capacitance "1.338417"
  wire input 5 \SN
  attribute \capacitance "0.899169"
  wire input 7 \SI
  attribute \capacitance "2.002657"
  wire input 4 \SE
  wire output 6 \QN
  wire output 2 \Q
  wire \IQN
  wire \IQ
  attribute \capacitance "1.149948"
  wire input 1 \D
  attribute \capacitance "0.979064"
  wire input 3 \CK
  wire $auto$rtlil.cc:3375:OrGate$901
  wire $auto$rtlil.cc:3373:AndGate$899
  wire $auto$rtlil.cc:3373:AndGate$895
  wire $auto$rtlil.cc:3372:NotGate$903
  wire $auto$rtlil.cc:3372:NotGate$897
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$902
    connect \Y $auto$rtlil.cc:3372:NotGate$903
    connect \A \SN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$896
    connect \Y $auto$rtlil.cc:3372:NotGate$897
    connect \A \SE
  end
  cell $_DFF_PN1_ $auto$liberty.cc:243:create_ff$905
    connect \R \SN
    connect \Q \IQ
    connect \D $auto$rtlil.cc:3375:OrGate$901
    connect \C \CK
  end
  cell $_NOT_ $auto$liberty.cc:239:create_ff$904
    connect \Y \IQN
    connect \A \IQ
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$900
    connect \Y $auto$rtlil.cc:3375:OrGate$901
    connect \B $auto$rtlil.cc:3373:AndGate$899
    connect \A $auto$rtlil.cc:3373:AndGate$895
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$898
    connect \Y $auto$rtlil.cc:3373:AndGate$899
    connect \B $auto$rtlil.cc:3372:NotGate$897
    connect \A \D
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$894
    connect \Y $auto$rtlil.cc:3373:AndGate$895
    connect \B \SI
    connect \A \SE
  end
  connect \Q \IQ
  connect \QN \IQN
end
attribute \whitebox 1
attribute \area "6.916000"
attribute \liberty_cell 1
module \SDFFR_X2
  attribute \capacitance "0.878615"
  wire input 7 \SI
  attribute \capacitance "1.922469"
  wire input 4 \SE
  attribute \capacitance "1.527906"
  wire input 5 \RN
  wire output 6 \QN
  wire output 2 \Q
  wire \IQN
  wire \IQ
  attribute \capacitance "1.137331"
  wire input 1 \D
  attribute \capacitance "0.962924"
  wire input 3 \CK
  wire $auto$rtlil.cc:3375:OrGate$889
  wire $auto$rtlil.cc:3373:AndGate$887
  wire $auto$rtlil.cc:3373:AndGate$883
  wire $auto$rtlil.cc:3372:NotGate$891
  wire $auto$rtlil.cc:3372:NotGate$885
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$890
    connect \Y $auto$rtlil.cc:3372:NotGate$891
    connect \A \RN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$884
    connect \Y $auto$rtlil.cc:3372:NotGate$885
    connect \A \SE
  end
  cell $_DFF_PN0_ $auto$liberty.cc:243:create_ff$893
    connect \R \RN
    connect \Q \IQ
    connect \D $auto$rtlil.cc:3375:OrGate$889
    connect \C \CK
  end
  cell $_NOT_ $auto$liberty.cc:239:create_ff$892
    connect \Y \IQN
    connect \A \IQ
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$888
    connect \Y $auto$rtlil.cc:3375:OrGate$889
    connect \B $auto$rtlil.cc:3373:AndGate$887
    connect \A $auto$rtlil.cc:3373:AndGate$883
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$886
    connect \Y $auto$rtlil.cc:3373:AndGate$887
    connect \B $auto$rtlil.cc:3372:NotGate$885
    connect \A \D
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$882
    connect \Y $auto$rtlil.cc:3373:AndGate$883
    connect \B \SI
    connect \A \SE
  end
  connect \Q \IQ
  connect \QN \IQN
end
attribute \whitebox 1
attribute \area "6.650000"
attribute \liberty_cell 1
module \SDFFR_X1
  attribute \capacitance "0.875562"
  wire input 7 \SI
  attribute \capacitance "2.000805"
  wire input 4 \SE
  attribute \capacitance "1.490977"
  wire input 5 \RN
  wire output 6 \QN
  wire output 2 \Q
  wire \IQN
  wire \IQ
  attribute \capacitance "1.153532"
  wire input 1 \D
  attribute \capacitance "1.026344"
  wire input 3 \CK
  wire $auto$rtlil.cc:3375:OrGate$877
  wire $auto$rtlil.cc:3373:AndGate$875
  wire $auto$rtlil.cc:3373:AndGate$871
  wire $auto$rtlil.cc:3372:NotGate$879
  wire $auto$rtlil.cc:3372:NotGate$873
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$878
    connect \Y $auto$rtlil.cc:3372:NotGate$879
    connect \A \RN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$872
    connect \Y $auto$rtlil.cc:3372:NotGate$873
    connect \A \SE
  end
  cell $_DFF_PN0_ $auto$liberty.cc:243:create_ff$881
    connect \R \RN
    connect \Q \IQ
    connect \D $auto$rtlil.cc:3375:OrGate$877
    connect \C \CK
  end
  cell $_NOT_ $auto$liberty.cc:239:create_ff$880
    connect \Y \IQN
    connect \A \IQ
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$876
    connect \Y $auto$rtlil.cc:3375:OrGate$877
    connect \B $auto$rtlil.cc:3373:AndGate$875
    connect \A $auto$rtlil.cc:3373:AndGate$871
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$874
    connect \Y $auto$rtlil.cc:3373:AndGate$875
    connect \B $auto$rtlil.cc:3372:NotGate$873
    connect \A \D
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$870
    connect \Y $auto$rtlil.cc:3373:AndGate$871
    connect \B \SI
    connect \A \SE
  end
  connect \Q \IQ
  connect \QN \IQN
end
attribute \whitebox 1
attribute \area "8.246000"
attribute \liberty_cell 1
module \SDFFRS_X2
  attribute \capacitance "1.835024"
  wire input 6 \SN
  attribute \capacitance "0.863432"
  wire input 8 \SI
  attribute \capacitance "2.016430"
  wire input 4 \SE
  attribute \capacitance "2.632774"
  wire input 5 \RN
  wire output 7 \QN
  wire output 2 \Q
  wire \IQN
  wire \IQ
  attribute \capacitance "1.123965"
  wire input 1 \D
  attribute \capacitance "0.938213"
  wire input 3 \CK
  wire $auto$rtlil.cc:3375:OrGate$863
  wire $auto$rtlil.cc:3373:AndGate$861
  wire $auto$rtlil.cc:3373:AndGate$857
  wire $auto$rtlil.cc:3372:NotGate$867
  wire $auto$rtlil.cc:3372:NotGate$865
  wire $auto$rtlil.cc:3372:NotGate$859
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$866
    connect \Y $auto$rtlil.cc:3372:NotGate$867
    connect \A \RN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$864
    connect \Y $auto$rtlil.cc:3372:NotGate$865
    connect \A \SN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$858
    connect \Y $auto$rtlil.cc:3372:NotGate$859
    connect \A \SE
  end
  cell $_DFFSR_PNN_ $auto$liberty.cc:243:create_ff$869
    connect \S \SN
    connect \R \RN
    connect \Q \IQ
    connect \D $auto$rtlil.cc:3375:OrGate$863
    connect \C \CK
  end
  cell $_NOT_ $auto$liberty.cc:239:create_ff$868
    connect \Y \IQN
    connect \A \IQ
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$862
    connect \Y $auto$rtlil.cc:3375:OrGate$863
    connect \B $auto$rtlil.cc:3373:AndGate$861
    connect \A $auto$rtlil.cc:3373:AndGate$857
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$860
    connect \Y $auto$rtlil.cc:3373:AndGate$861
    connect \B $auto$rtlil.cc:3372:NotGate$859
    connect \A \D
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$856
    connect \Y $auto$rtlil.cc:3373:AndGate$857
    connect \B \SI
    connect \A \SE
  end
  connect \Q \IQ
  connect \QN \IQN
end
attribute \whitebox 1
attribute \area "7.714000"
attribute \liberty_cell 1
module \SDFFRS_X1
  attribute \capacitance "1.523381"
  wire input 6 \SN
  attribute \capacitance "0.860252"
  wire input 8 \SI
  attribute \capacitance "2.143806"
  wire input 4 \SE
  attribute \capacitance "2.248538"
  wire input 5 \RN
  wire output 7 \QN
  wire output 2 \Q
  wire \IQN
  wire \IQ
  attribute \capacitance "1.143733"
  wire input 1 \D
  attribute \capacitance "0.954596"
  wire input 3 \CK
  wire $auto$rtlil.cc:3375:OrGate$849
  wire $auto$rtlil.cc:3373:AndGate$847
  wire $auto$rtlil.cc:3373:AndGate$843
  wire $auto$rtlil.cc:3372:NotGate$853
  wire $auto$rtlil.cc:3372:NotGate$851
  wire $auto$rtlil.cc:3372:NotGate$845
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$852
    connect \Y $auto$rtlil.cc:3372:NotGate$853
    connect \A \RN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$850
    connect \Y $auto$rtlil.cc:3372:NotGate$851
    connect \A \SN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$844
    connect \Y $auto$rtlil.cc:3372:NotGate$845
    connect \A \SE
  end
  cell $_DFFSR_PNN_ $auto$liberty.cc:243:create_ff$855
    connect \S \SN
    connect \R \RN
    connect \Q \IQ
    connect \D $auto$rtlil.cc:3375:OrGate$849
    connect \C \CK
  end
  cell $_NOT_ $auto$liberty.cc:239:create_ff$854
    connect \Y \IQN
    connect \A \IQ
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$848
    connect \Y $auto$rtlil.cc:3375:OrGate$849
    connect \B $auto$rtlil.cc:3373:AndGate$847
    connect \A $auto$rtlil.cc:3373:AndGate$843
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$846
    connect \Y $auto$rtlil.cc:3373:AndGate$847
    connect \B $auto$rtlil.cc:3372:NotGate$845
    connect \A \D
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$842
    connect \Y $auto$rtlil.cc:3373:AndGate$843
    connect \B \SI
    connect \A \SE
  end
  connect \Q \IQ
  connect \QN \IQN
end
attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:329.1-362.10"
attribute \hdlname "RegRst_0x9f365fdf6c8998a"
module \RegRst_0x9f365fdf6c8998a
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:334.24-334.29"
  attribute \single_bit_vector 1
  wire input 4 \reset
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:333.24-333.27"
  wire width 2 output 3 \out
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:332.24-332.27"
  wire width 2 input 2 \in_
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:331.24-331.27"
  attribute \single_bit_vector 1
  wire input 1 \clk
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:352.3-359.6"
  wire width 2 $0\out[1:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:352.3-359.6"
  process $proc$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:352$1007
    assign $0\out[1:0] \out
    attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:353.5-358.8"
    switch \reset
    attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:353.9-353.14"
      case 1'1
        assign $0\out[1:0] 2'00
    attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:356.5-356.9"
      case 
        assign $0\out[1:0] \in_
    end
    sync posedge \clk
      update \out $0\out[1:0]
  end
end
attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:552.1-580.10"
attribute \hdlname "RegEn_0x68db79c4ec1d6e5b"
module \RegEn_0x68db79c4ec1d6e5b
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:558.24-558.29"
  attribute \single_bit_vector 1
  wire input 5 \reset
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:557.24-557.27"
  wire width 16 output 4 \out
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:556.24-556.27"
  wire width 16 input 3 \in_
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:555.24-555.26"
  attribute \single_bit_vector 1
  wire input 2 \en
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:554.24-554.27"
  attribute \single_bit_vector 1
  wire input 1 \clk
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:571.3-577.6"
  wire width 16 $0\out[15:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:571.3-577.6"
  process $proc$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:571$1008
    assign $0\out[15:0] \out
    attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:572.5-576.8"
    switch \en
    attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:572.9-572.11"
      case 1'1
        assign $0\out[15:0] \in_
    attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:575.5-575.9"
      case 
    end
    sync posedge \clk
      update \out $0\out[15:0]
  end
end
attribute \whitebox 1
attribute \area "3.458000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \OR4_X4
  wire output 5 \ZN
  attribute \capacitance "3.612474"
  wire input 4 \A4
  attribute \capacitance "3.504744"
  wire input 3 \A3
  attribute \capacitance "3.375615"
  wire input 2 \A2
  attribute \capacitance "3.348292"
  wire input 1 \A1
  wire $auto$rtlil.cc:3375:OrGate$837
  wire $auto$rtlil.cc:3375:OrGate$835
  wire $auto$rtlil.cc:3375:OrGate$833
  cell $specify2 $auto$liberty.cc:737:execute$841
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$840
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$839
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$838
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A4
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$836
    connect \Y $auto$rtlil.cc:3375:OrGate$837
    connect \B \A4
    connect \A $auto$rtlil.cc:3375:OrGate$835
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$834
    connect \Y $auto$rtlil.cc:3375:OrGate$835
    connect \B \A3
    connect \A $auto$rtlil.cc:3375:OrGate$833
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$832
    connect \Y $auto$rtlil.cc:3375:OrGate$833
    connect \B \A2
    connect \A \A1
  end
  connect \ZN $auto$rtlil.cc:3375:OrGate$837
end
attribute \whitebox 1
attribute \area "1.862000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \OR4_X2
  wire output 5 \ZN
  attribute \capacitance "1.636906"
  wire input 4 \A4
  attribute \capacitance "1.648372"
  wire input 3 \A3
  attribute \capacitance "1.675133"
  wire input 2 \A2
  attribute \capacitance "1.723147"
  wire input 1 \A1
  wire $auto$rtlil.cc:3375:OrGate$827
  wire $auto$rtlil.cc:3375:OrGate$825
  wire $auto$rtlil.cc:3375:OrGate$823
  cell $specify2 $auto$liberty.cc:737:execute$831
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$830
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$829
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$828
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A4
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$826
    connect \Y $auto$rtlil.cc:3375:OrGate$827
    connect \B \A4
    connect \A $auto$rtlil.cc:3375:OrGate$825
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$824
    connect \Y $auto$rtlil.cc:3375:OrGate$825
    connect \B \A3
    connect \A $auto$rtlil.cc:3375:OrGate$823
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$822
    connect \Y $auto$rtlil.cc:3375:OrGate$823
    connect \B \A2
    connect \A \A1
  end
  connect \ZN $auto$rtlil.cc:3375:OrGate$827
end
attribute \whitebox 1
attribute \area "1.596000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \OR4_X1
  wire output 5 \ZN
  attribute \capacitance "0.914189"
  wire input 4 \A4
  attribute \capacitance "0.923766"
  wire input 3 \A3
  attribute \capacitance "0.938321"
  wire input 2 \A2
  attribute \capacitance "0.941245"
  wire input 1 \A1
  wire $auto$rtlil.cc:3375:OrGate$817
  wire $auto$rtlil.cc:3375:OrGate$815
  wire $auto$rtlil.cc:3375:OrGate$813
  cell $specify2 $auto$liberty.cc:737:execute$821
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$820
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$819
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$818
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A4
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$816
    connect \Y $auto$rtlil.cc:3375:OrGate$817
    connect \B \A4
    connect \A $auto$rtlil.cc:3375:OrGate$815
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$814
    connect \Y $auto$rtlil.cc:3375:OrGate$815
    connect \B \A3
    connect \A $auto$rtlil.cc:3375:OrGate$813
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$812
    connect \Y $auto$rtlil.cc:3375:OrGate$813
    connect \B \A2
    connect \A \A1
  end
  connect \ZN $auto$rtlil.cc:3375:OrGate$817
end
attribute \whitebox 1
attribute \area "2.926000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \OR3_X4
  wire output 4 \ZN
  attribute \capacitance "3.394655"
  wire input 3 \A3
  attribute \capacitance "3.377189"
  wire input 2 \A2
  attribute \capacitance "3.374939"
  wire input 1 \A1
  wire $auto$rtlil.cc:3375:OrGate$808
  wire $auto$rtlil.cc:3375:OrGate$806
  cell $specify2 $auto$liberty.cc:737:execute$811
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$810
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$809
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$807
    connect \Y $auto$rtlil.cc:3375:OrGate$808
    connect \B \A3
    connect \A $auto$rtlil.cc:3375:OrGate$806
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$805
    connect \Y $auto$rtlil.cc:3375:OrGate$806
    connect \B \A2
    connect \A \A1
  end
  connect \ZN $auto$rtlil.cc:3375:OrGate$808
end
attribute \whitebox 1
attribute \area "1.596000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \OR3_X2
  wire output 4 \ZN
  attribute \capacitance "1.672973"
  wire input 3 \A3
  attribute \capacitance "1.693050"
  wire input 2 \A2
  attribute \capacitance "1.747970"
  wire input 1 \A1
  wire $auto$rtlil.cc:3375:OrGate$801
  wire $auto$rtlil.cc:3375:OrGate$799
  cell $specify2 $auto$liberty.cc:737:execute$804
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$803
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$802
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$800
    connect \Y $auto$rtlil.cc:3375:OrGate$801
    connect \B \A3
    connect \A $auto$rtlil.cc:3375:OrGate$799
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$798
    connect \Y $auto$rtlil.cc:3375:OrGate$799
    connect \B \A2
    connect \A \A1
  end
  connect \ZN $auto$rtlil.cc:3375:OrGate$801
end
attribute \whitebox 1
attribute \area "1.330000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \OR3_X1
  wire output 4 \ZN
  attribute \capacitance "0.921561"
  wire input 3 \A3
  attribute \capacitance "0.940092"
  wire input 2 \A2
  attribute \capacitance "0.959052"
  wire input 1 \A1
  wire $auto$rtlil.cc:3375:OrGate$794
  wire $auto$rtlil.cc:3375:OrGate$792
  cell $specify2 $auto$liberty.cc:737:execute$797
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$796
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$795
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$793
    connect \Y $auto$rtlil.cc:3375:OrGate$794
    connect \B \A3
    connect \A $auto$rtlil.cc:3375:OrGate$792
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$791
    connect \Y $auto$rtlil.cc:3375:OrGate$792
    connect \B \A2
    connect \A \A1
  end
  connect \ZN $auto$rtlil.cc:3375:OrGate$794
end
attribute \whitebox 1
attribute \area "2.394000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \OR2_X4
  wire output 3 \ZN
  attribute \capacitance "3.454664"
  wire input 2 \A2
  attribute \capacitance "3.384966"
  wire input 1 \A1
  wire $auto$rtlil.cc:3375:OrGate$788
  cell $specify2 $auto$liberty.cc:737:execute$790
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$789
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$787
    connect \Y $auto$rtlil.cc:3375:OrGate$788
    connect \B \A2
    connect \A \A1
  end
  connect \ZN $auto$rtlil.cc:3375:OrGate$788
end
attribute \whitebox 1
attribute \area "1.330000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \OR2_X2
  wire output 3 \ZN
  attribute \capacitance "1.694286"
  wire input 2 \A2
  attribute \capacitance "1.745940"
  wire input 1 \A1
  wire $auto$rtlil.cc:3375:OrGate$784
  cell $specify2 $auto$liberty.cc:737:execute$786
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$785
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$783
    connect \Y $auto$rtlil.cc:3375:OrGate$784
    connect \B \A2
    connect \A \A1
  end
  connect \ZN $auto$rtlil.cc:3375:OrGate$784
end
attribute \whitebox 1
attribute \area "1.064000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \OR2_X1
  wire output 3 \ZN
  attribute \capacitance "0.941939"
  wire input 2 \A2
  attribute \capacitance "0.946814"
  wire input 1 \A1
  wire $auto$rtlil.cc:3375:OrGate$780
  cell $specify2 $auto$liberty.cc:737:execute$782
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$781
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$779
    connect \Y $auto$rtlil.cc:3375:OrGate$780
    connect \B \A2
    connect \A \A1
  end
  connect \ZN $auto$rtlil.cc:3375:OrGate$780
end
attribute \whitebox 1
attribute \area "1.862000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \OAI33_X1
  wire output 7 \ZN
  attribute \capacitance "1.581480"
  wire input 6 \B3
  attribute \capacitance "1.611999"
  wire input 5 \B2
  attribute \capacitance "1.651275"
  wire input 4 \B1
  attribute \capacitance "1.573439"
  wire input 3 \A3
  attribute \capacitance "1.617460"
  wire input 2 \A2
  attribute \capacitance "1.679872"
  wire input 1 \A1
  wire $auto$rtlil.cc:3375:OrGate$625
  wire $auto$rtlil.cc:3375:OrGate$623
  wire $auto$rtlil.cc:3375:OrGate$621
  wire $auto$rtlil.cc:3375:OrGate$619
  wire $auto$rtlil.cc:3373:AndGate$627
  wire $auto$rtlil.cc:3372:NotGate$629
  cell $specify2 $auto$liberty.cc:737:execute$635
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$634
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$633
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$632
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$631
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$630
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B3
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$628
    connect \Y $auto$rtlil.cc:3372:NotGate$629
    connect \A $auto$rtlil.cc:3373:AndGate$627
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$624
    connect \Y $auto$rtlil.cc:3375:OrGate$625
    connect \B \B3
    connect \A $auto$rtlil.cc:3375:OrGate$623
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$622
    connect \Y $auto$rtlil.cc:3375:OrGate$623
    connect \B \B2
    connect \A \B1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$620
    connect \Y $auto$rtlil.cc:3375:OrGate$621
    connect \B \A3
    connect \A $auto$rtlil.cc:3375:OrGate$619
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$618
    connect \Y $auto$rtlil.cc:3375:OrGate$619
    connect \B \A2
    connect \A \A1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$626
    connect \Y $auto$rtlil.cc:3373:AndGate$627
    connect \B $auto$rtlil.cc:3375:OrGate$625
    connect \A $auto$rtlil.cc:3375:OrGate$621
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$629
end
attribute \whitebox 1
attribute \area "4.522000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \OAI22_X4
  wire output 5 \ZN
  attribute \capacitance "6.481659"
  wire input 4 \B2
  attribute \capacitance "6.521216"
  wire input 3 \B1
  attribute \capacitance "6.523128"
  wire input 2 \A2
  attribute \capacitance "6.448126"
  wire input 1 \A1
  wire $auto$rtlil.cc:3375:OrGate$609
  wire $auto$rtlil.cc:3375:OrGate$607
  wire $auto$rtlil.cc:3373:AndGate$611
  wire $auto$rtlil.cc:3372:NotGate$613
  cell $specify2 $auto$liberty.cc:737:execute$617
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$616
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$615
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$614
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$612
    connect \Y $auto$rtlil.cc:3372:NotGate$613
    connect \A $auto$rtlil.cc:3373:AndGate$611
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$608
    connect \Y $auto$rtlil.cc:3375:OrGate$609
    connect \B \B2
    connect \A \B1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$606
    connect \Y $auto$rtlil.cc:3375:OrGate$607
    connect \B \A2
    connect \A \A1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$610
    connect \Y $auto$rtlil.cc:3373:AndGate$611
    connect \B $auto$rtlil.cc:3375:OrGate$609
    connect \A $auto$rtlil.cc:3375:OrGate$607
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$613
end
attribute \whitebox 1
attribute \area "2.394000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \OAI22_X2
  wire output 5 \ZN
  attribute \capacitance "3.333146"
  wire input 4 \B2
  attribute \capacitance "3.160700"
  wire input 3 \B1
  attribute \capacitance "3.397133"
  wire input 2 \A2
  attribute \capacitance "3.132973"
  wire input 1 \A1
  wire $auto$rtlil.cc:3375:OrGate$597
  wire $auto$rtlil.cc:3375:OrGate$595
  wire $auto$rtlil.cc:3373:AndGate$599
  wire $auto$rtlil.cc:3372:NotGate$601
  cell $specify2 $auto$liberty.cc:737:execute$605
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$604
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$603
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$602
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$600
    connect \Y $auto$rtlil.cc:3372:NotGate$601
    connect \A $auto$rtlil.cc:3373:AndGate$599
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$596
    connect \Y $auto$rtlil.cc:3375:OrGate$597
    connect \B \B2
    connect \A \B1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$594
    connect \Y $auto$rtlil.cc:3375:OrGate$595
    connect \B \A2
    connect \A \A1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$598
    connect \Y $auto$rtlil.cc:3373:AndGate$599
    connect \B $auto$rtlil.cc:3375:OrGate$597
    connect \A $auto$rtlil.cc:3375:OrGate$595
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$601
end
attribute \whitebox 1
attribute \area "1.330000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \OAI22_X1
  wire output 5 \ZN
  attribute \capacitance "1.615611"
  wire input 4 \B2
  attribute \capacitance "1.665448"
  wire input 3 \B1
  attribute \capacitance "1.584237"
  wire input 2 \A2
  attribute \capacitance "1.671043"
  wire input 1 \A1
  wire $auto$rtlil.cc:3375:OrGate$585
  wire $auto$rtlil.cc:3375:OrGate$583
  wire $auto$rtlil.cc:3373:AndGate$587
  wire $auto$rtlil.cc:3372:NotGate$589
  cell $specify2 $auto$liberty.cc:737:execute$593
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$592
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$591
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$590
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$588
    connect \Y $auto$rtlil.cc:3372:NotGate$589
    connect \A $auto$rtlil.cc:3373:AndGate$587
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$584
    connect \Y $auto$rtlil.cc:3375:OrGate$585
    connect \B \B2
    connect \A \B1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$582
    connect \Y $auto$rtlil.cc:3375:OrGate$583
    connect \B \A2
    connect \A \A1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$586
    connect \Y $auto$rtlil.cc:3373:AndGate$587
    connect \B $auto$rtlil.cc:3375:OrGate$585
    connect \A $auto$rtlil.cc:3375:OrGate$583
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$589
end
attribute \whitebox 1
attribute \area "3.724000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \OAI222_X4
  wire output 5 \ZN
  attribute \capacitance "1.641558"
  wire input 7 \C2
  attribute \capacitance "1.657646"
  wire input 6 \C1
  attribute \capacitance "1.612659"
  wire input 4 \B2
  attribute \capacitance "1.623590"
  wire input 3 \B1
  attribute \capacitance "1.574249"
  wire input 2 \A2
  attribute \capacitance "1.578915"
  wire input 1 \A1
  wire $auto$rtlil.cc:3375:OrGate$764
  wire $auto$rtlil.cc:3375:OrGate$760
  wire $auto$rtlil.cc:3375:OrGate$758
  wire $auto$rtlil.cc:3373:AndGate$766
  wire $auto$rtlil.cc:3373:AndGate$762
  wire $auto$rtlil.cc:3372:NotGate$772
  wire $auto$rtlil.cc:3372:NotGate$770
  wire $auto$rtlil.cc:3372:NotGate$768
  cell $specify2 $auto$liberty.cc:737:execute$778
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$777
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$776
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$775
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$774
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$773
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$771
    connect \Y $auto$rtlil.cc:3372:NotGate$772
    connect \A $auto$rtlil.cc:3372:NotGate$770
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$769
    connect \Y $auto$rtlil.cc:3372:NotGate$770
    connect \A $auto$rtlil.cc:3372:NotGate$768
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$767
    connect \Y $auto$rtlil.cc:3372:NotGate$768
    connect \A $auto$rtlil.cc:3373:AndGate$766
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$763
    connect \Y $auto$rtlil.cc:3375:OrGate$764
    connect \B \C2
    connect \A \C1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$759
    connect \Y $auto$rtlil.cc:3375:OrGate$760
    connect \B \B2
    connect \A \B1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$757
    connect \Y $auto$rtlil.cc:3375:OrGate$758
    connect \B \A2
    connect \A \A1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$765
    connect \Y $auto$rtlil.cc:3373:AndGate$766
    connect \B $auto$rtlil.cc:3375:OrGate$764
    connect \A $auto$rtlil.cc:3373:AndGate$762
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$761
    connect \Y $auto$rtlil.cc:3373:AndGate$762
    connect \B $auto$rtlil.cc:3375:OrGate$760
    connect \A $auto$rtlil.cc:3375:OrGate$758
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$772
end
attribute \whitebox 1
attribute \area "3.724000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \OAI222_X2
  wire output 5 \ZN
  attribute \capacitance "3.074139"
  wire input 7 \C2
  attribute \capacitance "3.363464"
  wire input 6 \C1
  attribute \capacitance "2.999420"
  wire input 4 \B2
  attribute \capacitance "3.303845"
  wire input 3 \B1
  attribute \capacitance "3.000864"
  wire input 2 \A2
  attribute \capacitance "3.228228"
  wire input 1 \A1
  wire $auto$rtlil.cc:3375:OrGate$746
  wire $auto$rtlil.cc:3375:OrGate$742
  wire $auto$rtlil.cc:3375:OrGate$740
  wire $auto$rtlil.cc:3373:AndGate$748
  wire $auto$rtlil.cc:3373:AndGate$744
  wire $auto$rtlil.cc:3372:NotGate$750
  cell $specify2 $auto$liberty.cc:737:execute$756
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$755
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$754
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$753
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$752
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$751
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$749
    connect \Y $auto$rtlil.cc:3372:NotGate$750
    connect \A $auto$rtlil.cc:3373:AndGate$748
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$745
    connect \Y $auto$rtlil.cc:3375:OrGate$746
    connect \B \C2
    connect \A \C1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$741
    connect \Y $auto$rtlil.cc:3375:OrGate$742
    connect \B \B2
    connect \A \B1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$739
    connect \Y $auto$rtlil.cc:3375:OrGate$740
    connect \B \A2
    connect \A \A1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$747
    connect \Y $auto$rtlil.cc:3373:AndGate$748
    connect \B $auto$rtlil.cc:3375:OrGate$746
    connect \A $auto$rtlil.cc:3373:AndGate$744
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$743
    connect \Y $auto$rtlil.cc:3373:AndGate$744
    connect \B $auto$rtlil.cc:3375:OrGate$742
    connect \A $auto$rtlil.cc:3375:OrGate$740
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$750
end
attribute \whitebox 1
attribute \area "2.128000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \OAI222_X1
  wire output 5 \ZN
  attribute \capacitance "1.571112"
  wire input 7 \C2
  attribute \capacitance "1.596415"
  wire input 6 \C1
  attribute \capacitance "1.620241"
  wire input 4 \B2
  attribute \capacitance "1.617471"
  wire input 3 \B1
  attribute \capacitance "1.594615"
  wire input 2 \A2
  attribute \capacitance "1.576587"
  wire input 1 \A1
  wire $auto$rtlil.cc:3375:OrGate$728
  wire $auto$rtlil.cc:3375:OrGate$724
  wire $auto$rtlil.cc:3375:OrGate$722
  wire $auto$rtlil.cc:3373:AndGate$730
  wire $auto$rtlil.cc:3373:AndGate$726
  wire $auto$rtlil.cc:3372:NotGate$732
  cell $specify2 $auto$liberty.cc:737:execute$738
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$737
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$736
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$735
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$734
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$733
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$731
    connect \Y $auto$rtlil.cc:3372:NotGate$732
    connect \A $auto$rtlil.cc:3373:AndGate$730
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$727
    connect \Y $auto$rtlil.cc:3375:OrGate$728
    connect \B \C2
    connect \A \C1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$723
    connect \Y $auto$rtlil.cc:3375:OrGate$724
    connect \B \B2
    connect \A \B1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$721
    connect \Y $auto$rtlil.cc:3375:OrGate$722
    connect \B \A2
    connect \A \A1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$729
    connect \Y $auto$rtlil.cc:3373:AndGate$730
    connect \B $auto$rtlil.cc:3375:OrGate$728
    connect \A $auto$rtlil.cc:3373:AndGate$726
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$725
    connect \Y $auto$rtlil.cc:3373:AndGate$726
    connect \B $auto$rtlil.cc:3375:OrGate$724
    connect \A $auto$rtlil.cc:3375:OrGate$722
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$732
end
attribute \whitebox 1
attribute \area "3.458000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \OAI221_X4
  wire output 4 \ZN
  attribute \capacitance "1.584488"
  wire input 6 \C2
  attribute \capacitance "1.548184"
  wire input 5 \C1
  attribute \capacitance "1.653010"
  wire input 3 \B2
  attribute \capacitance "1.672754"
  wire input 2 \B1
  attribute \capacitance "1.643414"
  wire input 1 \A
  wire $auto$rtlil.cc:3375:OrGate$707
  wire $auto$rtlil.cc:3375:OrGate$703
  wire $auto$rtlil.cc:3373:AndGate$709
  wire $auto$rtlil.cc:3373:AndGate$705
  wire $auto$rtlil.cc:3372:NotGate$715
  wire $auto$rtlil.cc:3372:NotGate$713
  wire $auto$rtlil.cc:3372:NotGate$711
  cell $specify2 $auto$liberty.cc:737:execute$720
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$719
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$718
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$717
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$716
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$714
    connect \Y $auto$rtlil.cc:3372:NotGate$715
    connect \A $auto$rtlil.cc:3372:NotGate$713
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$712
    connect \Y $auto$rtlil.cc:3372:NotGate$713
    connect \A $auto$rtlil.cc:3372:NotGate$711
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$710
    connect \Y $auto$rtlil.cc:3372:NotGate$711
    connect \A $auto$rtlil.cc:3373:AndGate$709
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$706
    connect \Y $auto$rtlil.cc:3375:OrGate$707
    connect \B \B2
    connect \A \B1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$702
    connect \Y $auto$rtlil.cc:3375:OrGate$703
    connect \B \C2
    connect \A \C1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$708
    connect \Y $auto$rtlil.cc:3373:AndGate$709
    connect \B $auto$rtlil.cc:3375:OrGate$707
    connect \A $auto$rtlil.cc:3373:AndGate$705
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$704
    connect \Y $auto$rtlil.cc:3373:AndGate$705
    connect \B \A
    connect \A $auto$rtlil.cc:3375:OrGate$703
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$715
end
attribute \whitebox 1
attribute \area "2.926000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \OAI221_X2
  wire output 4 \ZN
  attribute \capacitance "3.245202"
  wire input 6 \C2
  attribute \capacitance "2.996374"
  wire input 5 \C1
  attribute \capacitance "3.124702"
  wire input 3 \B2
  attribute \capacitance "3.477443"
  wire input 2 \B1
  attribute \capacitance "3.536380"
  wire input 1 \A
  wire $auto$rtlil.cc:3375:OrGate$692
  wire $auto$rtlil.cc:3375:OrGate$688
  wire $auto$rtlil.cc:3373:AndGate$694
  wire $auto$rtlil.cc:3373:AndGate$690
  wire $auto$rtlil.cc:3372:NotGate$696
  cell $specify2 $auto$liberty.cc:737:execute$701
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$700
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$699
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$698
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$697
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$695
    connect \Y $auto$rtlil.cc:3372:NotGate$696
    connect \A $auto$rtlil.cc:3373:AndGate$694
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$691
    connect \Y $auto$rtlil.cc:3375:OrGate$692
    connect \B \B2
    connect \A \B1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$687
    connect \Y $auto$rtlil.cc:3375:OrGate$688
    connect \B \C2
    connect \A \C1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$693
    connect \Y $auto$rtlil.cc:3373:AndGate$694
    connect \B $auto$rtlil.cc:3375:OrGate$692
    connect \A $auto$rtlil.cc:3373:AndGate$690
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$689
    connect \Y $auto$rtlil.cc:3373:AndGate$690
    connect \B \A
    connect \A $auto$rtlil.cc:3375:OrGate$688
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$696
end
attribute \whitebox 1
attribute \area "1.596000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \OAI221_X1
  wire output 4 \ZN
  attribute \capacitance "1.583349"
  wire input 6 \C2
  attribute \capacitance "1.569676"
  wire input 5 \C1
  attribute \capacitance "1.605417"
  wire input 3 \B2
  attribute \capacitance "1.655378"
  wire input 2 \B1
  attribute \capacitance "1.630225"
  wire input 1 \A
  wire $auto$rtlil.cc:3375:OrGate$677
  wire $auto$rtlil.cc:3375:OrGate$673
  wire $auto$rtlil.cc:3373:AndGate$679
  wire $auto$rtlil.cc:3373:AndGate$675
  wire $auto$rtlil.cc:3372:NotGate$681
  cell $specify2 $auto$liberty.cc:737:execute$686
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$685
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$684
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$683
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$682
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$680
    connect \Y $auto$rtlil.cc:3372:NotGate$681
    connect \A $auto$rtlil.cc:3373:AndGate$679
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$676
    connect \Y $auto$rtlil.cc:3375:OrGate$677
    connect \B \B2
    connect \A \B1
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$672
    connect \Y $auto$rtlil.cc:3375:OrGate$673
    connect \B \C2
    connect \A \C1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$678
    connect \Y $auto$rtlil.cc:3373:AndGate$679
    connect \B $auto$rtlil.cc:3375:OrGate$677
    connect \A $auto$rtlil.cc:3373:AndGate$675
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$674
    connect \Y $auto$rtlil.cc:3373:AndGate$675
    connect \B \A
    connect \A $auto$rtlil.cc:3375:OrGate$673
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$681
end
attribute \whitebox 1
attribute \area "3.458000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \OAI21_X4
  wire output 4 \ZN
  attribute \capacitance "6.500426"
  wire input 3 \B2
  attribute \capacitance "6.351550"
  wire input 2 \B1
  attribute \capacitance "6.194658"
  wire input 1 \A
  wire $auto$rtlil.cc:3375:OrGate$574
  wire $auto$rtlil.cc:3373:AndGate$576
  wire $auto$rtlil.cc:3372:NotGate$578
  cell $specify2 $auto$liberty.cc:737:execute$581
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$580
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$579
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$577
    connect \Y $auto$rtlil.cc:3372:NotGate$578
    connect \A $auto$rtlil.cc:3373:AndGate$576
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$573
    connect \Y $auto$rtlil.cc:3375:OrGate$574
    connect \B \B2
    connect \A \B1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$575
    connect \Y $auto$rtlil.cc:3373:AndGate$576
    connect \B $auto$rtlil.cc:3375:OrGate$574
    connect \A \A
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$578
end
attribute \whitebox 1
attribute \area "1.862000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \OAI21_X2
  wire output 4 \ZN
  attribute \capacitance "3.328943"
  wire input 3 \B2
  attribute \capacitance "3.100793"
  wire input 2 \B1
  attribute \capacitance "3.180718"
  wire input 1 \A
  wire $auto$rtlil.cc:3375:OrGate$565
  wire $auto$rtlil.cc:3373:AndGate$567
  wire $auto$rtlil.cc:3372:NotGate$569
  cell $specify2 $auto$liberty.cc:737:execute$572
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$571
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$570
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$568
    connect \Y $auto$rtlil.cc:3372:NotGate$569
    connect \A $auto$rtlil.cc:3373:AndGate$567
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$564
    connect \Y $auto$rtlil.cc:3375:OrGate$565
    connect \B \B2
    connect \A \B1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$566
    connect \Y $auto$rtlil.cc:3373:AndGate$567
    connect \B $auto$rtlil.cc:3375:OrGate$565
    connect \A \A
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$569
end
attribute \whitebox 1
attribute \area "1.064000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \OAI21_X1
  wire output 4 \ZN
  attribute \capacitance "1.571893"
  wire input 3 \B2
  attribute \capacitance "1.662050"
  wire input 2 \B1
  attribute \capacitance "1.670716"
  wire input 1 \A
  wire $auto$rtlil.cc:3375:OrGate$556
  wire $auto$rtlil.cc:3373:AndGate$558
  wire $auto$rtlil.cc:3372:NotGate$560
  cell $specify2 $auto$liberty.cc:737:execute$563
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$562
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$561
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$559
    connect \Y $auto$rtlil.cc:3372:NotGate$560
    connect \A $auto$rtlil.cc:3373:AndGate$558
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$555
    connect \Y $auto$rtlil.cc:3375:OrGate$556
    connect \B \B2
    connect \A \B1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$557
    connect \Y $auto$rtlil.cc:3373:AndGate$558
    connect \B $auto$rtlil.cc:3375:OrGate$556
    connect \A \A
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$560
end
attribute \whitebox 1
attribute \area "4.522000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \OAI211_X4
  wire output 3 \ZN
  attribute \capacitance "6.423357"
  wire input 5 \C2
  attribute \capacitance "6.206207"
  wire input 4 \C1
  attribute \capacitance "6.550739"
  wire input 2 \B
  attribute \capacitance "6.364038"
  wire input 1 \A
  wire $auto$rtlil.cc:3375:OrGate$661
  wire $auto$rtlil.cc:3373:AndGate$665
  wire $auto$rtlil.cc:3373:AndGate$663
  wire $auto$rtlil.cc:3372:NotGate$667
  cell $specify2 $auto$liberty.cc:737:execute$671
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$670
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$669
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$668
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$666
    connect \Y $auto$rtlil.cc:3372:NotGate$667
    connect \A $auto$rtlil.cc:3373:AndGate$665
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$660
    connect \Y $auto$rtlil.cc:3375:OrGate$661
    connect \B \C2
    connect \A \C1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$664
    connect \Y $auto$rtlil.cc:3373:AndGate$665
    connect \B \B
    connect \A $auto$rtlil.cc:3373:AndGate$663
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$662
    connect \Y $auto$rtlil.cc:3373:AndGate$663
    connect \B \A
    connect \A $auto$rtlil.cc:3375:OrGate$661
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$667
end
attribute \whitebox 1
attribute \area "2.394000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \OAI211_X2
  wire output 3 \ZN
  attribute \capacitance "3.220988"
  wire input 5 \C2
  attribute \capacitance "2.995510"
  wire input 4 \C1
  attribute \capacitance "3.207926"
  wire input 2 \B
  attribute \capacitance "3.331182"
  wire input 1 \A
  wire $auto$rtlil.cc:3375:OrGate$649
  wire $auto$rtlil.cc:3373:AndGate$653
  wire $auto$rtlil.cc:3373:AndGate$651
  wire $auto$rtlil.cc:3372:NotGate$655
  cell $specify2 $auto$liberty.cc:737:execute$659
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$658
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$657
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$656
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$654
    connect \Y $auto$rtlil.cc:3372:NotGate$655
    connect \A $auto$rtlil.cc:3373:AndGate$653
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$648
    connect \Y $auto$rtlil.cc:3375:OrGate$649
    connect \B \C2
    connect \A \C1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$652
    connect \Y $auto$rtlil.cc:3373:AndGate$653
    connect \B \B
    connect \A $auto$rtlil.cc:3373:AndGate$651
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$650
    connect \Y $auto$rtlil.cc:3373:AndGate$651
    connect \B \A
    connect \A $auto$rtlil.cc:3375:OrGate$649
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$655
end
attribute \whitebox 1
attribute \area "1.330000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \OAI211_X1
  wire output 3 \ZN
  attribute \capacitance "1.555656"
  wire input 5 \C2
  attribute \capacitance "1.595175"
  wire input 4 \C1
  attribute \capacitance "1.657276"
  wire input 2 \B
  attribute \capacitance "1.614241"
  wire input 1 \A
  wire $auto$rtlil.cc:3375:OrGate$637
  wire $auto$rtlil.cc:3373:AndGate$641
  wire $auto$rtlil.cc:3373:AndGate$639
  wire $auto$rtlil.cc:3372:NotGate$643
  cell $specify2 $auto$liberty.cc:737:execute$647
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$646
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$645
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$644
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$642
    connect \Y $auto$rtlil.cc:3372:NotGate$643
    connect \A $auto$rtlil.cc:3373:AndGate$641
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$636
    connect \Y $auto$rtlil.cc:3375:OrGate$637
    connect \B \C2
    connect \A \C1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$640
    connect \Y $auto$rtlil.cc:3373:AndGate$641
    connect \B \B
    connect \A $auto$rtlil.cc:3373:AndGate$639
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$638
    connect \Y $auto$rtlil.cc:3373:AndGate$639
    connect \B \A
    connect \A $auto$rtlil.cc:3375:OrGate$637
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$643
end
attribute \whitebox 1
attribute \area "4.788000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \NOR4_X4
  wire output 5 \ZN
  attribute \capacitance "6.026564"
  wire input 4 \A4
  attribute \capacitance "6.081284"
  wire input 3 \A3
  attribute \capacitance "6.198845"
  wire input 2 \A2
  attribute \capacitance "6.569444"
  wire input 1 \A1
  wire $auto$rtlil.cc:3375:OrGate$548
  wire $auto$rtlil.cc:3375:OrGate$546
  wire $auto$rtlil.cc:3375:OrGate$544
  wire $auto$rtlil.cc:3372:NotGate$550
  cell $specify2 $auto$liberty.cc:737:execute$554
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$553
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$552
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$551
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A4
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$549
    connect \Y $auto$rtlil.cc:3372:NotGate$550
    connect \A $auto$rtlil.cc:3375:OrGate$548
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$547
    connect \Y $auto$rtlil.cc:3375:OrGate$548
    connect \B \A4
    connect \A $auto$rtlil.cc:3375:OrGate$546
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$545
    connect \Y $auto$rtlil.cc:3375:OrGate$546
    connect \B \A3
    connect \A $auto$rtlil.cc:3375:OrGate$544
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$543
    connect \Y $auto$rtlil.cc:3375:OrGate$544
    connect \B \A2
    connect \A \A1
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$550
end
attribute \whitebox 1
attribute \area "2.394000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \NOR4_X2
  wire output 5 \ZN
  attribute \capacitance "3.614957"
  wire input 4 \A4
  attribute \capacitance "3.519213"
  wire input 3 \A3
  attribute \capacitance "3.409886"
  wire input 2 \A2
  attribute \capacitance "3.390672"
  wire input 1 \A1
  wire $auto$rtlil.cc:3375:OrGate$536
  wire $auto$rtlil.cc:3375:OrGate$534
  wire $auto$rtlil.cc:3375:OrGate$532
  wire $auto$rtlil.cc:3372:NotGate$538
  cell $specify2 $auto$liberty.cc:737:execute$542
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$541
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$540
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$539
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A4
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$537
    connect \Y $auto$rtlil.cc:3372:NotGate$538
    connect \A $auto$rtlil.cc:3375:OrGate$536
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$535
    connect \Y $auto$rtlil.cc:3375:OrGate$536
    connect \B \A4
    connect \A $auto$rtlil.cc:3375:OrGate$534
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$533
    connect \Y $auto$rtlil.cc:3375:OrGate$534
    connect \B \A3
    connect \A $auto$rtlil.cc:3375:OrGate$532
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$531
    connect \Y $auto$rtlil.cc:3375:OrGate$532
    connect \B \A2
    connect \A \A1
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$538
end
attribute \whitebox 1
attribute \area "1.330000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \NOR4_X1
  wire output 5 \ZN
  attribute \capacitance "1.605950"
  wire input 4 \A4
  attribute \capacitance "1.635974"
  wire input 3 \A3
  attribute \capacitance "1.674130"
  wire input 2 \A2
  attribute \capacitance "1.736804"
  wire input 1 \A1
  wire $auto$rtlil.cc:3375:OrGate$524
  wire $auto$rtlil.cc:3375:OrGate$522
  wire $auto$rtlil.cc:3375:OrGate$520
  wire $auto$rtlil.cc:3372:NotGate$526
  cell $specify2 $auto$liberty.cc:737:execute$530
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$529
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$528
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$527
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A4
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$525
    connect \Y $auto$rtlil.cc:3372:NotGate$526
    connect \A $auto$rtlil.cc:3375:OrGate$524
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$523
    connect \Y $auto$rtlil.cc:3375:OrGate$524
    connect \B \A4
    connect \A $auto$rtlil.cc:3375:OrGate$522
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$521
    connect \Y $auto$rtlil.cc:3375:OrGate$522
    connect \B \A3
    connect \A $auto$rtlil.cc:3375:OrGate$520
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$519
    connect \Y $auto$rtlil.cc:3375:OrGate$520
    connect \B \A2
    connect \A \A1
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$526
end
attribute \whitebox 1
attribute \area "3.724000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \NOR3_X4
  wire output 4 \ZN
  attribute \capacitance "6.105358"
  wire input 3 \A3
  attribute \capacitance "6.171360"
  wire input 2 \A2
  attribute \capacitance "6.514946"
  wire input 1 \A1
  wire $auto$rtlil.cc:3375:OrGate$513
  wire $auto$rtlil.cc:3375:OrGate$511
  wire $auto$rtlil.cc:3372:NotGate$515
  cell $specify2 $auto$liberty.cc:737:execute$518
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$517
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$516
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$514
    connect \Y $auto$rtlil.cc:3372:NotGate$515
    connect \A $auto$rtlil.cc:3375:OrGate$513
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$512
    connect \Y $auto$rtlil.cc:3375:OrGate$513
    connect \B \A3
    connect \A $auto$rtlil.cc:3375:OrGate$511
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$510
    connect \Y $auto$rtlil.cc:3375:OrGate$511
    connect \B \A2
    connect \A \A1
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$515
end
attribute \whitebox 1
attribute \area "1.862000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \NOR3_X2
  wire output 4 \ZN
  attribute \capacitance "3.442792"
  wire input 3 \A3
  attribute \capacitance "3.430457"
  wire input 2 \A2
  attribute \capacitance "3.365192"
  wire input 1 \A1
  wire $auto$rtlil.cc:3375:OrGate$504
  wire $auto$rtlil.cc:3375:OrGate$502
  wire $auto$rtlil.cc:3372:NotGate$506
  cell $specify2 $auto$liberty.cc:737:execute$509
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$508
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$507
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$505
    connect \Y $auto$rtlil.cc:3372:NotGate$506
    connect \A $auto$rtlil.cc:3375:OrGate$504
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$503
    connect \Y $auto$rtlil.cc:3375:OrGate$504
    connect \B \A3
    connect \A $auto$rtlil.cc:3375:OrGate$502
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$501
    connect \Y $auto$rtlil.cc:3375:OrGate$502
    connect \B \A2
    connect \A \A1
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$506
end
attribute \whitebox 1
attribute \area "1.064000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \NOR3_X1
  wire output 4 \ZN
  attribute \capacitance "1.616298"
  wire input 3 \A3
  attribute \capacitance "1.663842"
  wire input 2 \A2
  attribute \capacitance "1.763571"
  wire input 1 \A1
  wire $auto$rtlil.cc:3375:OrGate$495
  wire $auto$rtlil.cc:3375:OrGate$493
  wire $auto$rtlil.cc:3372:NotGate$497
  cell $specify2 $auto$liberty.cc:737:execute$500
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$499
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$498
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$496
    connect \Y $auto$rtlil.cc:3372:NotGate$497
    connect \A $auto$rtlil.cc:3375:OrGate$495
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$494
    connect \Y $auto$rtlil.cc:3375:OrGate$495
    connect \B \A3
    connect \A $auto$rtlil.cc:3375:OrGate$493
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$492
    connect \Y $auto$rtlil.cc:3375:OrGate$493
    connect \B \A2
    connect \A \A1
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$497
end
attribute \whitebox 1
attribute \area "2.394000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \NOR2_X4
  wire output 3 \ZN
  attribute \capacitance "6.683366"
  wire input 2 \A2
  attribute \capacitance "6.773059"
  wire input 1 \A1
  wire $auto$rtlil.cc:3375:OrGate$487
  wire $auto$rtlil.cc:3372:NotGate$489
  cell $specify2 $auto$liberty.cc:737:execute$491
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$490
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$488
    connect \Y $auto$rtlil.cc:3372:NotGate$489
    connect \A $auto$rtlil.cc:3375:OrGate$487
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$486
    connect \Y $auto$rtlil.cc:3375:OrGate$487
    connect \B \A2
    connect \A \A1
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$489
end
attribute \whitebox 1
attribute \area "1.330000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \NOR2_X2
  wire output 3 \ZN
  attribute \capacitance "3.346923"
  wire input 2 \A2
  attribute \capacitance "3.293307"
  wire input 1 \A1
  wire $auto$rtlil.cc:3375:OrGate$481
  wire $auto$rtlil.cc:3372:NotGate$483
  cell $specify2 $auto$liberty.cc:737:execute$485
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$484
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$482
    connect \Y $auto$rtlil.cc:3372:NotGate$483
    connect \A $auto$rtlil.cc:3375:OrGate$481
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$480
    connect \Y $auto$rtlil.cc:3375:OrGate$481
    connect \B \A2
    connect \A \A1
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$483
end
attribute \whitebox 1
attribute \area "0.798000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \NOR2_X1
  wire output 3 \ZN
  attribute \capacitance "1.651345"
  wire input 2 \A2
  attribute \capacitance "1.714471"
  wire input 1 \A1
  wire $auto$rtlil.cc:3375:OrGate$475
  wire $auto$rtlil.cc:3372:NotGate$477
  cell $specify2 $auto$liberty.cc:737:execute$479
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$478
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$476
    connect \Y $auto$rtlil.cc:3372:NotGate$477
    connect \A $auto$rtlil.cc:3375:OrGate$475
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$474
    connect \Y $auto$rtlil.cc:3375:OrGate$475
    connect \B \A2
    connect \A \A1
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$477
end
attribute \whitebox 1
attribute \area "4.788000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \NAND4_X4
  wire output 5 \ZN
  attribute \capacitance "6.095535"
  wire input 4 \A4
  attribute \capacitance "5.905165"
  wire input 3 \A3
  attribute \capacitance "5.794997"
  wire input 2 \A2
  attribute \capacitance "5.652047"
  wire input 1 \A1
  wire $auto$rtlil.cc:3373:AndGate$467
  wire $auto$rtlil.cc:3373:AndGate$465
  wire $auto$rtlil.cc:3373:AndGate$463
  wire $auto$rtlil.cc:3372:NotGate$469
  cell $specify2 $auto$liberty.cc:737:execute$473
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$472
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$471
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$470
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A4
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$468
    connect \Y $auto$rtlil.cc:3372:NotGate$469
    connect \A $auto$rtlil.cc:3373:AndGate$467
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$466
    connect \Y $auto$rtlil.cc:3373:AndGate$467
    connect \B \A4
    connect \A $auto$rtlil.cc:3373:AndGate$465
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$464
    connect \Y $auto$rtlil.cc:3373:AndGate$465
    connect \B \A3
    connect \A $auto$rtlil.cc:3373:AndGate$463
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$462
    connect \Y $auto$rtlil.cc:3373:AndGate$463
    connect \B \A2
    connect \A \A1
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$469
end
attribute \whitebox 1
attribute \area "2.394000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \NAND4_X2
  wire output 5 \ZN
  attribute \capacitance "3.821420"
  wire input 4 \A4
  attribute \capacitance "3.476345"
  wire input 3 \A3
  attribute \capacitance "3.274809"
  wire input 2 \A2
  attribute \capacitance "2.922235"
  wire input 1 \A1
  wire $auto$rtlil.cc:3373:AndGate$455
  wire $auto$rtlil.cc:3373:AndGate$453
  wire $auto$rtlil.cc:3373:AndGate$451
  wire $auto$rtlil.cc:3372:NotGate$457
  cell $specify2 $auto$liberty.cc:737:execute$461
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$460
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$459
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$458
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A4
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$456
    connect \Y $auto$rtlil.cc:3372:NotGate$457
    connect \A $auto$rtlil.cc:3373:AndGate$455
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$454
    connect \Y $auto$rtlil.cc:3373:AndGate$455
    connect \B \A4
    connect \A $auto$rtlil.cc:3373:AndGate$453
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$452
    connect \Y $auto$rtlil.cc:3373:AndGate$453
    connect \B \A3
    connect \A $auto$rtlil.cc:3373:AndGate$451
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$450
    connect \Y $auto$rtlil.cc:3373:AndGate$451
    connect \B \A2
    connect \A \A1
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$457
end
attribute \whitebox 1
attribute \area "1.330000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \NAND4_X1
  wire output 5 \ZN
  attribute \capacitance "1.659913"
  wire input 4 \A4
  attribute \capacitance "1.638090"
  wire input 3 \A3
  attribute \capacitance "1.595210"
  wire input 2 \A2
  attribute \capacitance "1.522092"
  wire input 1 \A1
  wire $auto$rtlil.cc:3373:AndGate$443
  wire $auto$rtlil.cc:3373:AndGate$441
  wire $auto$rtlil.cc:3373:AndGate$439
  wire $auto$rtlil.cc:3372:NotGate$445
  cell $specify2 $auto$liberty.cc:737:execute$449
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$448
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$447
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$446
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A4
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$444
    connect \Y $auto$rtlil.cc:3372:NotGate$445
    connect \A $auto$rtlil.cc:3373:AndGate$443
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$442
    connect \Y $auto$rtlil.cc:3373:AndGate$443
    connect \B \A4
    connect \A $auto$rtlil.cc:3373:AndGate$441
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$440
    connect \Y $auto$rtlil.cc:3373:AndGate$441
    connect \B \A3
    connect \A $auto$rtlil.cc:3373:AndGate$439
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$438
    connect \Y $auto$rtlil.cc:3373:AndGate$439
    connect \B \A2
    connect \A \A1
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$445
end
attribute \whitebox 1
attribute \area "3.458000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \NAND3_X4
  wire output 4 \ZN
  attribute \capacitance "7.155898"
  wire input 3 \A3
  attribute \capacitance "6.913977"
  wire input 2 \A2
  attribute \capacitance "6.251026"
  wire input 1 \A1
  wire $auto$rtlil.cc:3373:AndGate$432
  wire $auto$rtlil.cc:3373:AndGate$430
  wire $auto$rtlil.cc:3372:NotGate$434
  cell $specify2 $auto$liberty.cc:737:execute$437
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$436
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$435
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$433
    connect \Y $auto$rtlil.cc:3372:NotGate$434
    connect \A $auto$rtlil.cc:3373:AndGate$432
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$431
    connect \Y $auto$rtlil.cc:3373:AndGate$432
    connect \B \A3
    connect \A $auto$rtlil.cc:3373:AndGate$430
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$429
    connect \Y $auto$rtlil.cc:3373:AndGate$430
    connect \B \A2
    connect \A \A1
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$434
end
attribute \whitebox 1
attribute \area "1.862000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \NAND3_X2
  wire output 4 \ZN
  attribute \capacitance "3.558898"
  wire input 3 \A3
  attribute \capacitance "3.286375"
  wire input 2 \A2
  attribute \capacitance "2.977805"
  wire input 1 \A1
  wire $auto$rtlil.cc:3373:AndGate$423
  wire $auto$rtlil.cc:3373:AndGate$421
  wire $auto$rtlil.cc:3372:NotGate$425
  cell $specify2 $auto$liberty.cc:737:execute$428
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$427
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$426
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$424
    connect \Y $auto$rtlil.cc:3372:NotGate$425
    connect \A $auto$rtlil.cc:3373:AndGate$423
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$422
    connect \Y $auto$rtlil.cc:3373:AndGate$423
    connect \B \A3
    connect \A $auto$rtlil.cc:3373:AndGate$421
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$420
    connect \Y $auto$rtlil.cc:3373:AndGate$421
    connect \B \A2
    connect \A \A1
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$425
end
attribute \whitebox 1
attribute \area "1.064000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \NAND3_X1
  wire output 4 \ZN
  attribute \capacitance "1.650377"
  wire input 3 \A3
  attribute \capacitance "1.621225"
  wire input 2 \A2
  attribute \capacitance "1.590286"
  wire input 1 \A1
  wire $auto$rtlil.cc:3373:AndGate$414
  wire $auto$rtlil.cc:3373:AndGate$412
  wire $auto$rtlil.cc:3372:NotGate$416
  cell $specify2 $auto$liberty.cc:737:execute$419
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$418
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$417
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$415
    connect \Y $auto$rtlil.cc:3372:NotGate$416
    connect \A $auto$rtlil.cc:3373:AndGate$414
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$413
    connect \Y $auto$rtlil.cc:3373:AndGate$414
    connect \B \A3
    connect \A $auto$rtlil.cc:3373:AndGate$412
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$411
    connect \Y $auto$rtlil.cc:3373:AndGate$412
    connect \B \A2
    connect \A \A1
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$416
end
attribute \whitebox 1
attribute \area "2.394000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \NAND2_X4
  wire output 3 \ZN
  attribute \capacitance "6.201850"
  wire input 2 \A2
  attribute \capacitance "5.954965"
  wire input 1 \A1
  wire $auto$rtlil.cc:3373:AndGate$406
  wire $auto$rtlil.cc:3372:NotGate$408
  cell $specify2 $auto$liberty.cc:737:execute$410
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$409
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$407
    connect \Y $auto$rtlil.cc:3372:NotGate$408
    connect \A $auto$rtlil.cc:3373:AndGate$406
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$405
    connect \Y $auto$rtlil.cc:3373:AndGate$406
    connect \B \A2
    connect \A \A1
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$408
end
attribute \whitebox 1
attribute \area "1.330000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \NAND2_X2
  wire output 3 \ZN
  attribute \capacitance "3.450993"
  wire input 2 \A2
  attribute \capacitance "3.053103"
  wire input 1 \A1
  wire $auto$rtlil.cc:3373:AndGate$400
  wire $auto$rtlil.cc:3372:NotGate$402
  cell $specify2 $auto$liberty.cc:737:execute$404
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$403
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$401
    connect \Y $auto$rtlil.cc:3372:NotGate$402
    connect \A $auto$rtlil.cc:3373:AndGate$400
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$399
    connect \Y $auto$rtlil.cc:3373:AndGate$400
    connect \B \A2
    connect \A \A1
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$402
end
attribute \whitebox 1
attribute \area "0.798000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \NAND2_X1
  wire output 3 \ZN
  attribute \capacitance "1.664199"
  wire input 2 \A2
  attribute \capacitance "1.599032"
  wire input 1 \A1
  wire $auto$rtlil.cc:3373:AndGate$394
  wire $auto$rtlil.cc:3372:NotGate$396
  cell $specify2 $auto$liberty.cc:737:execute$398
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$397
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$395
    connect \Y $auto$rtlil.cc:3372:NotGate$396
    connect \A $auto$rtlil.cc:3373:AndGate$394
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$393
    connect \Y $auto$rtlil.cc:3373:AndGate$394
    connect \B \A2
    connect \A \A1
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$396
end
attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:693.1-725.10"
attribute \hdlname "Mux_0xdd6473406d1a99a"
module \Mux_0xdd6473406d1a99a
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:700.24-700.27"
  attribute \single_bit_vector 1
  wire input 6 \sel
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:699.24-699.29"
  attribute \single_bit_vector 1
  wire input 5 \reset
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:698.24-698.27"
  wire width 16 output 4 \out
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:708.19-708.22"
  wire width 16 \in_[1]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:708.19-708.22"
  wire width 16 \in_[0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:697.24-697.31"
  wire width 16 input 3 \in_$001
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:696.24-696.31"
  wire width 16 input 2 \in_$000
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:695.24-695.27"
  attribute \single_bit_vector 1
  wire input 1 \clk
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:721.11-721.14"
  attribute \nosync 1
  wire width 16 $mem2reg_rd$\in_$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:721$1011_DATA
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:721.11-721.14"
  attribute \single_bit_vector 1
  attribute \nosync 1
  wire $mem2reg_rd$\in_$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:721$1011_ADDR
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:720.3-722.6"
  wire width 16 $1$mem2reg_rd$\in_$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:721$1011_DATA[15:0]$1015
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:720.3-722.6"
  wire width 16 $0\out[15:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:710.10-710.28"
  wire width 16 $0\in_[1][15:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:709.10-709.28"
  wire width 16 $0\in_[0][15:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:720.3-722.6"
  wire width 16 $0$mem2reg_rd$\in_$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:721$1011_DATA[15:0]$1014
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:720.3-722.6"
  wire $0$mem2reg_rd$\in_$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:721$1011_ADDR[0:0]$1013
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:720.3-722.6"
  process $proc$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:720$1012
    assign { } { }
    assign { } { }
    assign { } { }
    assign $0$mem2reg_rd$\in_$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:721$1011_ADDR[0:0]$1013 \sel
    assign $0$mem2reg_rd$\in_$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:721$1011_DATA[15:0]$1014 $1$mem2reg_rd$\in_$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:721$1011_DATA[15:0]$1015
    assign $0\out[15:0] $1$mem2reg_rd$\in_$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:721$1011_DATA[15:0]$1015
    attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:721.11-721.14"
    switch \sel
    attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:721.11-721.14"
      case 1'0
        assign { } { }
        assign $1$mem2reg_rd$\in_$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:721$1011_DATA[15:0]$1015 \in_[0]
    attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:721.11-721.14"
      case 1'1
        assign { } { }
        assign $1$mem2reg_rd$\in_$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:721$1011_DATA[15:0]$1015 \in_[1]
    attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:721.11-721.14"
      case 
        assign { } { }
        assign $1$mem2reg_rd$\in_$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:721$1011_DATA[15:0]$1015 16'x
    end
    sync always
      update \out $0\out[15:0]
      update $mem2reg_rd$\in_$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:721$1011_ADDR 1'x
      update $mem2reg_rd$\in_$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:721$1011_DATA 16'x
  end
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:710.10-710.28"
  process $proc$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:710$1017
    assign { } { }
    assign $0\in_[1][15:0] \in_$001
    sync always
      update \in_[1] $0\in_[1][15:0]
  end
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:709.10-709.28"
  process $proc$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:709$1016
    assign { } { }
    assign $0\in_[0][15:0] \in_$000
    sync always
      update \in_[0] $0\in_[0][15:0]
  end
end
attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:650.1-684.10"
attribute \hdlname "Mux_0x683fa1a418b072c9"
module \Mux_0x683fa1a418b072c9
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:658.24-658.27"
  wire width 2 input 7 \sel
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:657.24-657.29"
  attribute \single_bit_vector 1
  wire input 6 \reset
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:656.24-656.27"
  wire width 16 output 5 \out
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:666.19-666.22"
  wire width 16 \in_[2]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:666.19-666.22"
  wire width 16 \in_[1]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:666.19-666.22"
  wire width 16 \in_[0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:655.24-655.31"
  wire width 16 input 4 \in_$002
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:654.24-654.31"
  wire width 16 input 3 \in_$001
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:653.24-653.31"
  wire width 16 input 2 \in_$000
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:652.24-652.27"
  attribute \single_bit_vector 1
  wire input 1 \clk
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:680.11-680.14"
  attribute \nosync 1
  wire width 16 $mem2reg_rd$\in_$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:680$1018_DATA
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:680.11-680.14"
  attribute \nosync 1
  wire width 2 $mem2reg_rd$\in_$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:680$1018_ADDR
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:679.3-681.6"
  wire width 16 $1$mem2reg_rd$\in_$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:680$1018_DATA[15:0]$1022
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:679.3-681.6"
  wire width 16 $0\out[15:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:669.10-669.28"
  wire width 16 $0\in_[2][15:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:668.10-668.28"
  wire width 16 $0\in_[1][15:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:667.10-667.28"
  wire width 16 $0\in_[0][15:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:679.3-681.6"
  wire width 16 $0$mem2reg_rd$\in_$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:680$1018_DATA[15:0]$1021
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:679.3-681.6"
  wire width 2 $0$mem2reg_rd$\in_$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:680$1018_ADDR[1:0]$1020
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:679.3-681.6"
  process $proc$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:679$1019
    assign { } { }
    assign { } { }
    assign { } { }
    assign $0$mem2reg_rd$\in_$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:680$1018_ADDR[1:0]$1020 \sel
    assign $0$mem2reg_rd$\in_$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:680$1018_DATA[15:0]$1021 $1$mem2reg_rd$\in_$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:680$1018_DATA[15:0]$1022
    assign $0\out[15:0] $1$mem2reg_rd$\in_$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:680$1018_DATA[15:0]$1022
    attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:680.11-680.14"
    switch \sel
    attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:680.11-680.14"
      case 2'00
        assign { } { }
        assign $1$mem2reg_rd$\in_$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:680$1018_DATA[15:0]$1022 \in_[0]
    attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:680.11-680.14"
      case 2'01
        assign { } { }
        assign $1$mem2reg_rd$\in_$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:680$1018_DATA[15:0]$1022 \in_[1]
    attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:680.11-680.14"
      case 2'10
        assign { } { }
        assign $1$mem2reg_rd$\in_$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:680$1018_DATA[15:0]$1022 \in_[2]
    attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:680.11-680.14"
      case 
        assign { } { }
        assign $1$mem2reg_rd$\in_$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:680$1018_DATA[15:0]$1022 16'x
    end
    sync always
      update \out $0\out[15:0]
      update $mem2reg_rd$\in_$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:680$1018_ADDR 2'x
      update $mem2reg_rd$\in_$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:680$1018_DATA 16'x
  end
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:669.10-669.28"
  process $proc$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:669$1025
    assign { } { }
    assign $0\in_[2][15:0] \in_$002
    sync always
      update \in_[2] $0\in_[2][15:0]
  end
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:668.10-668.28"
  process $proc$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:668$1024
    assign { } { }
    assign $0\in_[1][15:0] \in_$001
    sync always
      update \in_[1] $0\in_[1][15:0]
  end
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:667.10-667.28"
  process $proc$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:667$1023
    assign { } { }
    assign $0\in_[0][15:0] \in_$000
    sync always
      update \in_[0] $0\in_[0][15:0]
  end
end
attribute \whitebox 1
attribute \area "2.394000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \MUX2_X2
  wire output 4 \Z
  attribute \capacitance "2.624002"
  wire input 3 \S
  attribute \capacitance "1.735083"
  wire input 2 \B
  attribute \capacitance "1.592289"
  wire input 1 \A
  wire $auto$rtlil.cc:3375:OrGate$389
  wire $auto$rtlil.cc:3373:AndGate$387
  wire $auto$rtlil.cc:3373:AndGate$383
  wire $auto$rtlil.cc:3372:NotGate$385
  cell $specify2 $auto$liberty.cc:737:execute$392
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Z
  end
  cell $specify2 $auto$liberty.cc:737:execute$391
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Z
  end
  cell $specify2 $auto$liberty.cc:737:execute$390
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \S
    connect \EN 1'1
    connect \DST \Z
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$384
    connect \Y $auto$rtlil.cc:3372:NotGate$385
    connect \A \S
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$388
    connect \Y $auto$rtlil.cc:3375:OrGate$389
    connect \B $auto$rtlil.cc:3373:AndGate$387
    connect \A $auto$rtlil.cc:3373:AndGate$383
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$386
    connect \Y $auto$rtlil.cc:3373:AndGate$387
    connect \B $auto$rtlil.cc:3372:NotGate$385
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$382
    connect \Y $auto$rtlil.cc:3373:AndGate$383
    connect \B \B
    connect \A \S
  end
  connect \Z $auto$rtlil.cc:3375:OrGate$389
end
attribute \whitebox 1
attribute \area "1.862000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \MUX2_X1
  wire output 4 \Z
  attribute \capacitance "1.919942"
  wire input 3 \S
  attribute \capacitance "0.944775"
  wire input 2 \B
  attribute \capacitance "0.946420"
  wire input 1 \A
  wire $auto$rtlil.cc:3375:OrGate$378
  wire $auto$rtlil.cc:3373:AndGate$376
  wire $auto$rtlil.cc:3373:AndGate$372
  wire $auto$rtlil.cc:3372:NotGate$374
  cell $specify2 $auto$liberty.cc:737:execute$381
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Z
  end
  cell $specify2 $auto$liberty.cc:737:execute$380
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \Z
  end
  cell $specify2 $auto$liberty.cc:737:execute$379
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \S
    connect \EN 1'1
    connect \DST \Z
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$373
    connect \Y $auto$rtlil.cc:3372:NotGate$374
    connect \A \S
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$377
    connect \Y $auto$rtlil.cc:3375:OrGate$378
    connect \B $auto$rtlil.cc:3373:AndGate$376
    connect \A $auto$rtlil.cc:3373:AndGate$372
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$375
    connect \Y $auto$rtlil.cc:3373:AndGate$376
    connect \B $auto$rtlil.cc:3372:NotGate$374
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$371
    connect \Y $auto$rtlil.cc:3373:AndGate$372
    connect \B \B
    connect \A \S
  end
  connect \Z $auto$rtlil.cc:3375:OrGate$378
end
attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:588.1-611.10"
attribute \hdlname "LtComparator_0x422b1f52edd46a85"
module \LtComparator_0x422b1f52edd46a85
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:594.24-594.29"
  attribute \single_bit_vector 1
  wire input 5 \reset
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:593.24-593.27"
  attribute \single_bit_vector 1
  wire output 4 \out
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:592.24-592.27"
  wire width 16 input 3 \in1
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:591.24-591.27"
  wire width 16 input 2 \in0
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:590.24-590.27"
  attribute \single_bit_vector 1
  wire input 1 \clk
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:607.12-607.21"
  wire $lt$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:607$1029_Y
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:606.3-608.6"
  wire $0\out[0:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:607.12-607.21"
  cell $lt $lt$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:607$1029
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 16
    parameter \B_SIGNED 0
    parameter \A_WIDTH 16
    parameter \A_SIGNED 0
    connect \Y $lt$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:607$1029_Y
    connect \B \in1
    connect \A \in0
  end
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:606.3-608.6"
  process $proc$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:606$1028
    assign { } { }
    assign $0\out[0:0] $lt$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:607$1029_Y
    sync always
      update \out $0\out[0:0]
  end
end
attribute \whitebox 1
attribute \area "0.532000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \LOGIC1_X1
  wire output 1 \Z
  connect \Z 1'1
end
attribute \whitebox 1
attribute \area "0.532000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \LOGIC0_X1
  wire output 1 \Z
  connect \Z 1'0
end
attribute \whitebox 1
attribute \area "2.394000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \INV_X8
  wire output 2 \ZN
  attribute \capacitance "11.810652"
  wire input 1 \A
  wire $auto$rtlil.cc:3372:NotGate$363
  cell $specify2 $auto$liberty.cc:737:execute$364
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$362
    connect \Y $auto$rtlil.cc:3372:NotGate$363
    connect \A \A
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$363
end
attribute \whitebox 1
attribute \area "1.330000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \INV_X4
  wire output 2 \ZN
  attribute \capacitance "6.258425"
  wire input 1 \A
  wire $auto$rtlil.cc:3372:NotGate$360
  cell $specify2 $auto$liberty.cc:737:execute$361
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$359
    connect \Y $auto$rtlil.cc:3372:NotGate$360
    connect \A \A
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$360
end
attribute \whitebox 1
attribute \area "8.778000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \INV_X32
  wire output 2 \ZN
  attribute \capacitance "49.191468"
  wire input 1 \A
  wire $auto$rtlil.cc:3372:NotGate$369
  cell $specify2 $auto$liberty.cc:737:execute$370
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$368
    connect \Y $auto$rtlil.cc:3372:NotGate$369
    connect \A \A
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$369
end
attribute \whitebox 1
attribute \area "0.798000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \INV_X2
  wire output 2 \ZN
  attribute \capacitance "3.250891"
  wire input 1 \A
  wire $auto$rtlil.cc:3372:NotGate$357
  cell $specify2 $auto$liberty.cc:737:execute$358
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$356
    connect \Y $auto$rtlil.cc:3372:NotGate$357
    connect \A \A
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$357
end
attribute \whitebox 1
attribute \area "4.522000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \INV_X16
  wire output 2 \ZN
  attribute \capacitance "25.228138"
  wire input 1 \A
  wire $auto$rtlil.cc:3372:NotGate$366
  cell $specify2 $auto$liberty.cc:737:execute$367
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$365
    connect \Y $auto$rtlil.cc:3372:NotGate$366
    connect \A \A
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$366
end
attribute \whitebox 1
attribute \area "0.532000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \INV_X1
  wire output 2 \ZN
  attribute \capacitance "1.700230"
  wire input 1 \A
  wire $auto$rtlil.cc:3372:NotGate$354
  cell $specify2 $auto$liberty.cc:737:execute$355
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$353
    connect \Y $auto$rtlil.cc:3372:NotGate$354
    connect \A \A
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$354
end
attribute \whitebox 1
attribute \area "2.660000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \HA_X1
  wire output 4 \S
  wire output 3 \CO
  attribute \capacitance "3.447793"
  wire input 2 \B
  attribute \capacitance "3.185865"
  wire input 1 \A
  wire $auto$rtlil.cc:3377:XorGate$348
  wire $auto$rtlil.cc:3373:AndGate$346
  cell $_XOR_ $auto$liberty.cc:84:parse_func_reduce$347
    connect \Y $auto$rtlil.cc:3377:XorGate$348
    connect \B \B
    connect \A \A
  end
  cell $specify2 $auto$liberty.cc:737:execute$352
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \CO
  end
  cell $specify2 $auto$liberty.cc:737:execute$351
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \S
  end
  cell $specify2 $auto$liberty.cc:737:execute$350
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \CO
  end
  cell $specify2 $auto$liberty.cc:737:execute$349
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \S
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$345
    connect \Y $auto$rtlil.cc:3373:AndGate$346
    connect \B \B
    connect \A \A
  end
  connect \CO $auto$rtlil.cc:3373:AndGate$346
  connect \S $auto$rtlil.cc:3377:XorGate$348
end
attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:369.1-544.10"
attribute \hdlname "GcdUnitDpathRTL_0x4d0fc71ead8d3d9e"
module \GcdUnitDpathRTL_0x4d0fc71ead8d3d9e
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:381.24-381.32"
  wire width 16 output 11 \resp_msg
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:380.24-380.29"
  attribute \single_bit_vector 1
  wire input 10 \reset
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:379.24-379.33"
  wire width 16 input 9 \req_msg_b
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:378.24-378.33"
  wire width 16 input 8 \req_msg_a
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:377.24-377.33"
  attribute \single_bit_vector 1
  wire output 7 \is_b_zero
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:376.24-376.33"
  attribute \single_bit_vector 1
  wire output 6 \is_a_lt_b
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:375.24-375.27"
  attribute \single_bit_vector 1
  wire input 5 \clk
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:374.24-374.32"
  attribute \single_bit_vector 1
  wire input 4 \b_reg_en
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:373.24-373.33"
  attribute \single_bit_vector 1
  wire input 3 \b_mux_sel
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:461.19-461.28"
  wire width 16 \b_mux$out
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:372.24-372.32"
  attribute \single_bit_vector 1
  wire input 2 \a_reg_en
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:371.24-371.33"
  wire width 2 input 1 \a_mux_sel
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:442.19-442.28"
  wire width 16 \a_mux$out
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:409.19-409.29"
  wire width 16 \a_lt_b$in1
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:408.19-408.29"
  wire width 16 \a_lt_b$in0
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:480.33-487.4"
  attribute \module_not_derived 1
  cell \Subtractor_0x422b1f52edd46a85 \sub
    connect \reset \reset
    connect \out \resp_msg
    connect \in1 \a_lt_b$in1
    connect \in0 \a_lt_b$in0
    connect \clk \clk
  end
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:427.37-433.4"
  attribute \module_not_derived 1
  cell \ZeroComparator_0x422b1f52edd46a85 \b_zero
    connect \reset \reset
    connect \out \is_b_zero
    connect \in_ \a_lt_b$in1
    connect \clk \clk
  end
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:496.28-503.4"
  attribute \module_not_derived 1
  cell \RegEn_0x68db79c4ec1d6e5b \b_reg
    connect \reset \reset
    connect \out \a_lt_b$in1
    connect \in_ \b_mux$out
    connect \en \b_reg_en
    connect \clk \clk
  end
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:463.25-471.4"
  attribute \module_not_derived 1
  cell \Mux_0xdd6473406d1a99a \b_mux
    connect \sel \b_mux_sel
    connect \reset \reset
    connect \out \b_mux$out
    connect \in_$001 \req_msg_b
    connect \in_$000 \a_lt_b$in0
    connect \clk \clk
  end
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:396.28-403.4"
  attribute \module_not_derived 1
  cell \RegEn_0x68db79c4ec1d6e5b \a_reg
    connect \reset \reset
    connect \out \a_lt_b$in0
    connect \in_ \a_mux$out
    connect \en \a_reg_en
    connect \clk \clk
  end
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:444.26-453.4"
  attribute \module_not_derived 1
  cell \Mux_0x683fa1a418b072c9 \a_mux
    connect \sel \a_mux_sel
    connect \reset \reset
    connect \out \a_mux$out
    connect \in_$002 \a_lt_b$in1
    connect \in_$001 \resp_msg
    connect \in_$000 \req_msg_a
    connect \clk \clk
  end
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:412.35-419.4"
  attribute \module_not_derived 1
  cell \LtComparator_0x422b1f52edd46a85 \a_lt_b
    connect \reset \reset
    connect \out \is_a_lt_b
    connect \in1 \a_lt_b$in1
    connect \in0 \a_lt_b$in0
    connect \clk \clk
  end
end
attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:109.1-320.10"
attribute \hdlname "GcdUnitCtrlRTL_0x4d0fc71ead8d3d9e"
module \GcdUnitCtrlRTL_0x4d0fc71ead8d3d9e
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:146.19-146.30"
  attribute \single_bit_vector 1
  wire \state$reset
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:148.19-148.28"
  wire width 2 \state$out
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:131.19-131.28"
  wire width 2 \state$in_
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:147.19-147.28"
  attribute \single_bit_vector 1
  wire \state$clk
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:122.24-122.32"
  attribute \single_bit_vector 1
  wire output 12 \resp_val
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:121.24-121.32"
  attribute \single_bit_vector 1
  wire input 11 \resp_rdy
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:120.24-120.29"
  attribute \single_bit_vector 1
  wire input 10 \reset
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:119.24-119.31"
  attribute \single_bit_vector 1
  wire input 9 \req_val
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:118.24-118.31"
  attribute \single_bit_vector 1
  wire output 8 \req_rdy
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:130.19-130.32"
  wire width 2 \next_state__0
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:117.24-117.33"
  attribute \single_bit_vector 1
  wire input 7 \is_b_zero
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:116.24-116.33"
  attribute \single_bit_vector 1
  wire input 6 \is_a_lt_b
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:129.19-129.26"
  attribute \single_bit_vector 1
  wire \do_swap
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:128.19-128.25"
  attribute \single_bit_vector 1
  wire \do_sub
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:127.19-127.35"
  wire width 2 \current_state__1
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:126.19-126.32"
  wire width 2 \curr_state__0
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:115.24-115.27"
  attribute \single_bit_vector 1
  wire input 5 \clk
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:114.24-114.32"
  attribute \single_bit_vector 1
  wire output 4 \b_reg_en
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:113.24-113.33"
  attribute \single_bit_vector 1
  wire output 3 \b_mux_sel
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:112.24-112.32"
  attribute \single_bit_vector 1
  wire output 2 \a_reg_en
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:111.24-111.33"
  wire width 2 output 1 \a_mux_sel
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:293.21-293.58"
  wire width 32 signed $ternary$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:293$1005_Y
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:290.18-290.28"
  wire $not$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:290$1004_Y
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:205.12-205.22"
  wire $logic_not$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:205$997_Y
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:214.12-214.30"
  wire $logic_and$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:214$1000_Y
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:205.12-205.33"
  wire $logic_and$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:205$998_Y
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:196.12-196.28"
  wire $logic_and$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:196$995_Y
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:299.14-299.44"
  wire $eq$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:299$1006_Y
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:288.12-288.42"
  wire $eq$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:288$1003_Y
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:279.10-279.40"
  wire $eq$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:279$1002_Y
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:213.10-213.37"
  wire $eq$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:213$999_Y
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:204.10-204.37"
  wire $eq$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:204$996_Y
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:195.10-195.37"
  wire $eq$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:195$994_Y
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:192.3-223.6"
  wire width 2 $6\next_state__0[1:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:192.3-223.6"
  wire width 2 $5\next_state__0[1:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:192.3-223.6"
  wire width 2 $4\next_state__0[1:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:277.3-317.6"
  wire $3\resp_val[0:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:277.3-317.6"
  wire $3\req_rdy[0:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:192.3-223.6"
  wire width 2 $3\next_state__0[1:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:277.3-317.6"
  wire $3\b_reg_en[0:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:277.3-317.6"
  wire $3\b_mux_sel[0:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:277.3-317.6"
  wire $3\a_reg_en[0:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:277.3-317.6"
  wire width 2 $3\a_mux_sel[1:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:277.3-317.6"
  wire $2\resp_val[0:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:277.3-317.6"
  wire $2\req_rdy[0:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:192.3-223.6"
  wire width 2 $2\next_state__0[1:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:277.3-317.6"
  wire $2\do_swap[0:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:277.3-317.6"
  wire $2\do_sub[0:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:277.3-317.6"
  wire $2\b_reg_en[0:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:277.3-317.6"
  wire $2\b_mux_sel[0:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:277.3-317.6"
  wire $2\a_reg_en[0:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:277.3-317.6"
  wire width 2 $2\a_mux_sel[1:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:277.3-317.6"
  wire $1\resp_val[0:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:277.3-317.6"
  wire $1\req_rdy[0:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:192.3-223.6"
  wire width 2 $1\next_state__0[1:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:277.3-317.6"
  wire $1\do_swap[0:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:277.3-317.6"
  wire $1\do_sub[0:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:277.3-317.6"
  wire $1\b_reg_en[0:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:277.3-317.6"
  wire $1\b_mux_sel[0:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:277.3-317.6"
  wire $1\a_reg_en[0:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:277.3-317.6"
  wire width 2 $1\a_mux_sel[1:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:192.3-223.6"
  wire width 2 $0\state$in_[1:0]$993
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:277.3-317.6"
  wire $0\resp_val[0:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:277.3-317.6"
  wire $0\req_rdy[0:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:192.3-223.6"
  wire width 2 $0\next_state__0[1:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:277.3-317.6"
  wire $0\do_swap[0:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:277.3-317.6"
  wire $0\do_sub[0:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:277.3-317.6"
  wire width 2 $0\current_state__1[1:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:192.3-223.6"
  wire width 2 $0\curr_state__0[1:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:277.3-317.6"
  wire $0\b_reg_en[0:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:277.3-317.6"
  wire $0\b_mux_sel[0:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:277.3-317.6"
  wire $0\a_reg_en[0:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:277.3-317.6"
  wire width 2 $0\a_mux_sel[1:0]
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:150.28-156.4"
  attribute \module_not_derived 1
  cell \RegRst_0x9f365fdf6c8998a \state
    connect \reset \state$reset
    connect \out \state$out
    connect \in_ \state$in_
    connect \clk \state$clk
  end
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:293.21-293.58"
  cell $mux $ternary$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:293$1005
    parameter \WIDTH 32
    connect \Y $ternary$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:293$1005_Y
    connect \S \is_a_lt_b
    connect \B 2
    connect \A 1
  end
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:290.18-290.28"
  cell $not $not$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:290$1004
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $not$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:290$1004_Y
    connect \A \is_b_zero
  end
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:205.12-205.22"
  cell $logic_not $logic_not$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:205$997
    parameter \Y_WIDTH 1
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $logic_not$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:205$997_Y
    connect \A \is_a_lt_b
  end
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:214.12-214.30"
  cell $logic_and $logic_and$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:214$1000
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $logic_and$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:214$1000_Y
    connect \B \resp_rdy
    connect \A \resp_val
  end
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:205.12-205.33"
  cell $logic_and $logic_and$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:205$998
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $logic_and$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:205$998_Y
    connect \B \is_b_zero
    connect \A $logic_not$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:205$997_Y
  end
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:196.12-196.28"
  cell $logic_and $logic_and$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:196$995
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 1
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \A_SIGNED 0
    connect \Y $logic_and$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:196$995_Y
    connect \B \req_rdy
    connect \A \req_val
  end
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:299.14-299.44"
  cell $eq $eq$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:299$1006
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 32
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $eq$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:299$1006_Y
    connect \B 2
    connect \A \state$out
  end
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:288.12-288.42"
  cell $eq $eq$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:288$1003
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 32
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $eq$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:288$1003_Y
    connect \B 1
    connect \A \state$out
  end
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:279.10-279.40"
  cell $eq $eq$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:279$1002
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 32
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $eq$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:279$1002_Y
    connect \B 0
    connect \A \state$out
  end
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:213.10-213.37"
  cell $eq $eq$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:213$999
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 32
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $eq$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:213$999_Y
    connect \B 2
    connect \A \state$out
  end
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:204.10-204.37"
  cell $eq $eq$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:204$996
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 32
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $eq$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:204$996_Y
    connect \B 1
    connect \A \state$out
  end
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:195.10-195.37"
  cell $eq $eq$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:195$994
    parameter \Y_WIDTH 1
    parameter \B_WIDTH 32
    parameter \B_SIGNED 0
    parameter \A_WIDTH 2
    parameter \A_SIGNED 0
    connect \Y $eq$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:195$994_Y
    connect \B 0
    connect \A \state$out
  end
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:277.3-317.6"
  process $proc$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:277$1001
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign $0\current_state__1[1:0] \state$out
    assign $0\req_rdy[0:0] $1\req_rdy[0:0]
    assign $0\resp_val[0:0] $1\resp_val[0:0]
    assign $0\a_mux_sel[1:0] $1\a_mux_sel[1:0]
    assign $0\b_mux_sel[0:0] $1\b_mux_sel[0:0]
    assign $0\b_reg_en[0:0] $1\b_reg_en[0:0]
    assign $0\a_reg_en[0:0] $1\a_reg_en[0:0]
    assign $0\do_sub[0:0] $1\do_sub[0:0]
    assign $0\do_swap[0:0] $1\do_swap[0:0]
    attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:279.5-316.8"
    switch $eq$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:279$1002_Y
    attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:279.9-279.41"
      case 1'1
        assign { } { }
        assign { } { }
        assign { } { }
        assign { } { }
        assign { } { }
        assign { } { }
        assign $1\do_sub[0:0] \do_sub
        assign $1\do_swap[0:0] \do_swap
        assign $1\req_rdy[0:0] 1'1
        assign $1\resp_val[0:0] 1'0
        assign $1\a_mux_sel[1:0] 2'00
        assign $1\a_reg_en[0:0] 1'1
        assign $1\b_mux_sel[0:0] 1'1
        assign $1\b_reg_en[0:0] 1'1
    attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:287.5-287.9"
      case 
        assign { } { }
        assign { } { }
        assign { } { }
        assign { } { }
        assign { } { }
        assign { } { }
        assign { } { }
        assign { } { }
        assign $1\req_rdy[0:0] $2\req_rdy[0:0]
        assign $1\resp_val[0:0] $2\resp_val[0:0]
        assign $1\a_mux_sel[1:0] $2\a_mux_sel[1:0]
        assign $1\b_mux_sel[0:0] $2\b_mux_sel[0:0]
        assign $1\b_reg_en[0:0] $2\b_reg_en[0:0]
        assign $1\a_reg_en[0:0] $2\a_reg_en[0:0]
        assign $1\do_sub[0:0] $2\do_sub[0:0]
        assign $1\do_swap[0:0] $2\do_swap[0:0]
        attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:288.7-315.10"
        switch $eq$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:288$1003_Y
        attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:288.11-288.43"
          case 1'1
            assign { } { }
            assign { } { }
            assign { } { }
            assign { } { }
            assign { } { }
            assign { } { }
            assign { } { }
            assign { } { }
            assign $2\do_swap[0:0] \is_a_lt_b
            assign $2\do_sub[0:0] $not$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:290$1004_Y
            assign $2\req_rdy[0:0] 1'0
            assign $2\resp_val[0:0] 1'0
            assign $2\a_mux_sel[1:0] $ternary$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:293$1005_Y [1:0]
            assign $2\a_reg_en[0:0] 1'1
            assign $2\b_mux_sel[0:0] 1'0
            assign $2\b_reg_en[0:0] \is_a_lt_b
        attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:298.7-298.11"
          case 
            assign { } { }
            assign { } { }
            assign { } { }
            assign { } { }
            assign { } { }
            assign { } { }
            assign $2\do_sub[0:0] \do_sub
            assign $2\do_swap[0:0] \do_swap
            assign $2\req_rdy[0:0] $3\req_rdy[0:0]
            assign $2\resp_val[0:0] $3\resp_val[0:0]
            assign $2\a_mux_sel[1:0] $3\a_mux_sel[1:0]
            assign $2\b_mux_sel[0:0] $3\b_mux_sel[0:0]
            assign $2\b_reg_en[0:0] $3\b_reg_en[0:0]
            assign $2\a_reg_en[0:0] $3\a_reg_en[0:0]
            attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:299.9-314.12"
            switch $eq$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:299$1006_Y
            attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:299.13-299.45"
              case 1'1
                assign { } { }
                assign { } { }
                assign { } { }
                assign { } { }
                assign { } { }
                assign { } { }
                assign $3\req_rdy[0:0] 1'0
                assign $3\resp_val[0:0] 1'1
                assign $3\a_mux_sel[1:0] 2'00
                assign $3\a_reg_en[0:0] 1'0
                assign $3\b_mux_sel[0:0] 1'0
                assign $3\b_reg_en[0:0] 1'0
            attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:307.9-307.13"
              case 
                assign { } { }
                assign { } { }
                assign { } { }
                assign { } { }
                assign { } { }
                assign { } { }
                assign $3\req_rdy[0:0] 1'0
                assign $3\resp_val[0:0] 1'0
                assign $3\a_mux_sel[1:0] 2'00
                assign $3\a_reg_en[0:0] 1'0
                assign $3\b_mux_sel[0:0] 1'0
                assign $3\b_reg_en[0:0] 1'0
            end
        end
    end
    sync always
      update \req_rdy $0\req_rdy[0:0]
      update \resp_val $0\resp_val[0:0]
      update \a_mux_sel $0\a_mux_sel[1:0]
      update \b_mux_sel $0\b_mux_sel[0:0]
      update \b_reg_en $0\b_reg_en[0:0]
      update \a_reg_en $0\a_reg_en[0:0]
      update \current_state__1 $0\current_state__1[1:0]
      update \do_sub $0\do_sub[0:0]
      update \do_swap $0\do_swap[0:0]
  end
  attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:192.3-223.6"
  process $proc$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:192$992
    assign { } { }
    assign { } { }
    assign { } { }
    assign $0\curr_state__0[1:0] \state$out
    assign { } { }
    assign { } { }
    assign { } { }
    assign $0\next_state__0[1:0] $5\next_state__0[1:0]
    assign $0\state$in_[1:0]$993 $5\next_state__0[1:0]
    attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:195.5-203.8"
    switch $eq$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:195$994_Y
    attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:195.9-195.38"
      case 1'1
        assign { } { }
        assign $1\next_state__0[1:0] $2\next_state__0[1:0]
        attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:196.7-200.10"
        switch $logic_and$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:196$995_Y
        attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:196.11-196.29"
          case 1'1
            assign { } { }
            assign $2\next_state__0[1:0] 2'01
        attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:199.7-199.11"
          case 
            assign $2\next_state__0[1:0] \state$out
        end
    attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:202.5-202.9"
      case 
        assign $1\next_state__0[1:0] \state$out
    end
    attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:204.5-212.8"
    switch $eq$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:204$996_Y
    attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:204.9-204.38"
      case 1'1
        assign { } { }
        assign $3\next_state__0[1:0] $4\next_state__0[1:0]
        attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:205.7-209.10"
        switch $logic_and$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:205$998_Y
        attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:205.11-205.34"
          case 1'1
            assign { } { }
            assign $4\next_state__0[1:0] 2'10
        attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:208.7-208.11"
          case 
            assign $4\next_state__0[1:0] $1\next_state__0[1:0]
        end
    attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:211.5-211.9"
      case 
        assign $3\next_state__0[1:0] $1\next_state__0[1:0]
    end
    attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:213.5-221.8"
    switch $eq$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:213$999_Y
    attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:213.9-213.38"
      case 1'1
        assign { } { }
        assign $5\next_state__0[1:0] $6\next_state__0[1:0]
        attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:214.7-218.10"
        switch $logic_and$/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:214$1000_Y
        attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:214.11-214.31"
          case 1'1
            assign { } { }
            assign $6\next_state__0[1:0] 2'00
        attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:217.7-217.11"
          case 
            assign $6\next_state__0[1:0] $3\next_state__0[1:0]
        end
    attribute \src "/OpenROAD-flow-scripts/flow/designs/src/gcd/gcd.v:220.5-220.9"
      case 
        assign $5\next_state__0[1:0] $3\next_state__0[1:0]
    end
    sync always
      update \curr_state__0 $0\curr_state__0[1:0]
      update \next_state__0 $0\next_state__0[1:0]
      update \state$in_ $0\state$in_[1:0]$993
  end
  connect \state$clk \clk
  connect \state$reset \reset
end
attribute \whitebox 1
attribute \area "2.128000"
attribute \liberty_cell 1
module \FILLCELL_X8
end
attribute \whitebox 1
attribute \area "1.064000"
attribute \liberty_cell 1
module \FILLCELL_X4
end
attribute \whitebox 1
attribute \area "8.512000"
attribute \liberty_cell 1
module \FILLCELL_X32
end
attribute \whitebox 1
attribute \area "0.266000"
attribute \liberty_cell 1
module \FILLCELL_X2
end
attribute \whitebox 1
attribute \area "4.256000"
attribute \liberty_cell 1
module \FILLCELL_X16
end
attribute \whitebox 1
attribute \area "0.266000"
attribute \liberty_cell 1
module \FILLCELL_X1
end
attribute \whitebox 1
attribute \area "4.256000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \FA_X1
  wire output 5 \S
  wire output 4 \CO
  attribute \capacitance "2.762078"
  wire input 3 \CI
  attribute \capacitance "3.471985"
  wire input 2 \B
  attribute \capacitance "3.745709"
  wire input 1 \A
  wire $auto$rtlil.cc:3377:XorGate$338
  wire $auto$rtlil.cc:3377:XorGate$336
  wire $auto$rtlil.cc:3375:OrGate$334
  wire $auto$rtlil.cc:3375:OrGate$330
  wire $auto$rtlil.cc:3373:AndGate$332
  wire $auto$rtlil.cc:3373:AndGate$328
  cell $_XOR_ $auto$liberty.cc:84:parse_func_reduce$337
    connect \Y $auto$rtlil.cc:3377:XorGate$338
    connect \B $auto$rtlil.cc:3377:XorGate$336
    connect \A \CI
  end
  cell $_XOR_ $auto$liberty.cc:84:parse_func_reduce$335
    connect \Y $auto$rtlil.cc:3377:XorGate$336
    connect \B \B
    connect \A \A
  end
  cell $specify2 $auto$liberty.cc:737:execute$344
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \CO
  end
  cell $specify2 $auto$liberty.cc:737:execute$343
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \S
  end
  cell $specify2 $auto$liberty.cc:737:execute$342
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \CO
  end
  cell $specify2 $auto$liberty.cc:737:execute$341
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \S
  end
  cell $specify2 $auto$liberty.cc:737:execute$340
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \CI
    connect \EN 1'1
    connect \DST \CO
  end
  cell $specify2 $auto$liberty.cc:737:execute$339
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \CI
    connect \EN 1'1
    connect \DST \S
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$333
    connect \Y $auto$rtlil.cc:3375:OrGate$334
    connect \B $auto$rtlil.cc:3373:AndGate$332
    connect \A $auto$rtlil.cc:3373:AndGate$328
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$329
    connect \Y $auto$rtlil.cc:3375:OrGate$330
    connect \B \B
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$331
    connect \Y $auto$rtlil.cc:3373:AndGate$332
    connect \B $auto$rtlil.cc:3375:OrGate$330
    connect \A \CI
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$327
    connect \Y $auto$rtlil.cc:3373:AndGate$328
    connect \B \B
    connect \A \A
  end
  connect \CO $auto$rtlil.cc:3375:OrGate$334
  connect \S $auto$rtlil.cc:3377:XorGate$338
end
attribute \whitebox 1
attribute \area "2.926000"
attribute \liberty_cell 1
module \DLL_X2
  wire output 2 \Q
  wire \IQN
  wire \IQ
  attribute \capacitance "0.982609"
  wire input 3 \GN
  attribute \capacitance "1.130534"
  wire input 1 \D
  wire $auto$rtlil.cc:3372:NotGate$324
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$323
    connect \Y $auto$rtlil.cc:3372:NotGate$324
    connect \A \GN
  end
  cell $_DLATCH_N_ $auto$liberty.cc:382:create_latch$326
    connect \Q \IQ
    connect \E \GN
    connect \D \D
  end
  cell $_NOT_ $auto$liberty.cc:322:create_latch$325
    connect \Y \IQN
    connect \A \IQ
  end
  connect \Q \IQ
end
attribute \whitebox 1
attribute \area "2.660000"
attribute \liberty_cell 1
module \DLL_X1
  wire output 2 \Q
  wire \IQN
  wire \IQ
  attribute \capacitance "0.989103"
  wire input 3 \GN
  attribute \capacitance "0.883012"
  wire input 1 \D
  wire $auto$rtlil.cc:3372:NotGate$320
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$319
    connect \Y $auto$rtlil.cc:3372:NotGate$320
    connect \A \GN
  end
  cell $_DLATCH_N_ $auto$liberty.cc:382:create_latch$322
    connect \Q \IQ
    connect \E \GN
    connect \D \D
  end
  cell $_NOT_ $auto$liberty.cc:322:create_latch$321
    connect \Y \IQN
    connect \A \IQ
  end
  connect \Q \IQ
end
attribute \whitebox 1
attribute \area "2.926000"
attribute \liberty_cell 1
module \DLH_X2
  wire output 3 \Q
  wire \IQN
  wire \IQ
  attribute \capacitance "0.987008"
  wire input 2 \G
  attribute \capacitance "1.161008"
  wire input 1 \D
  cell $_DLATCH_P_ $auto$liberty.cc:382:create_latch$318
    connect \Q \IQ
    connect \E \G
    connect \D \D
  end
  cell $_NOT_ $auto$liberty.cc:322:create_latch$317
    connect \Y \IQN
    connect \A \IQ
  end
  connect \Q \IQ
end
attribute \whitebox 1
attribute \area "2.660000"
attribute \liberty_cell 1
module \DLH_X1
  wire output 3 \Q
  wire \IQN
  wire \IQ
  attribute \capacitance "0.985498"
  wire input 2 \G
  attribute \capacitance "0.914139"
  wire input 1 \D
  cell $_DLATCH_P_ $auto$liberty.cc:382:create_latch$316
    connect \Q \IQ
    connect \E \G
    connect \D \D
  end
  cell $_NOT_ $auto$liberty.cc:322:create_latch$315
    connect \Y \IQN
    connect \A \IQ
  end
  connect \Q \IQ
end
attribute \whitebox 1
attribute \area "5.054000"
attribute \liberty_cell 1
module \DFF_X2
  wire output 4 \QN
  wire output 2 \Q
  wire \IQN
  wire \IQ
  attribute \capacitance "1.127600"
  wire input 1 \D
  attribute \capacitance "0.930494"
  wire input 3 \CK
  cell $_DFF_P_ $auto$liberty.cc:243:create_ff$314
    connect \Q \IQ
    connect \D \D
    connect \C \CK
  end
  cell $_NOT_ $auto$liberty.cc:239:create_ff$313
    connect \Y \IQN
    connect \A \IQ
  end
  connect \Q \IQ
  connect \QN \IQN
end
attribute \whitebox 1
attribute \area "4.522000"
attribute \liberty_cell 1
module \DFF_X1
  wire output 4 \QN
  wire output 2 \Q
  wire \IQN
  wire \IQ
  attribute \capacitance "1.140290"
  wire input 1 \D
  attribute \capacitance "0.949653"
  wire input 3 \CK
  cell $_DFF_P_ $auto$liberty.cc:243:create_ff$312
    connect \Q \IQ
    connect \D \D
    connect \C \CK
  end
  cell $_NOT_ $auto$liberty.cc:239:create_ff$311
    connect \Y \IQN
    connect \A \IQ
  end
  connect \Q \IQ
  connect \QN \IQN
end
attribute \whitebox 1
attribute \area "5.586000"
attribute \liberty_cell 1
module \DFFS_X2
  attribute \capacitance "1.333554"
  wire input 4 \SN
  wire output 5 \QN
  wire output 2 \Q
  wire \IQN
  wire \IQ
  attribute \capacitance "1.163041"
  wire input 1 \D
  attribute \capacitance "0.968853"
  wire input 3 \CK
  wire $auto$rtlil.cc:3372:NotGate$308
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$307
    connect \Y $auto$rtlil.cc:3372:NotGate$308
    connect \A \SN
  end
  cell $_DFF_PN1_ $auto$liberty.cc:243:create_ff$310
    connect \R \SN
    connect \Q \IQ
    connect \D \D
    connect \C \CK
  end
  cell $_NOT_ $auto$liberty.cc:239:create_ff$309
    connect \Y \IQN
    connect \A \IQ
  end
  connect \Q \IQ
  connect \QN \IQN
end
attribute \whitebox 1
attribute \area "5.320000"
attribute \liberty_cell 1
module \DFFS_X1
  attribute \capacitance "1.355893"
  wire input 4 \SN
  wire output 5 \QN
  wire output 2 \Q
  wire \IQN
  wire \IQ
  attribute \capacitance "1.163714"
  wire input 1 \D
  attribute \capacitance "0.965214"
  wire input 3 \CK
  wire $auto$rtlil.cc:3372:NotGate$304
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$303
    connect \Y $auto$rtlil.cc:3372:NotGate$304
    connect \A \SN
  end
  cell $_DFF_PN1_ $auto$liberty.cc:243:create_ff$306
    connect \R \SN
    connect \Q \IQ
    connect \D \D
    connect \C \CK
  end
  cell $_NOT_ $auto$liberty.cc:239:create_ff$305
    connect \Y \IQN
    connect \A \IQ
  end
  connect \Q \IQ
  connect \QN \IQN
end
attribute \whitebox 1
attribute \area "5.852000"
attribute \liberty_cell 1
module \DFFR_X2
  attribute \capacitance "2.475099"
  wire input 4 \RN
  wire output 5 \QN
  wire output 2 \Q
  wire \IQN
  wire \IQ
  attribute \capacitance "1.128370"
  wire input 1 \D
  attribute \capacitance "0.965663"
  wire input 3 \CK
  wire $auto$rtlil.cc:3372:NotGate$300
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$299
    connect \Y $auto$rtlil.cc:3372:NotGate$300
    connect \A \RN
  end
  cell $_DFF_PN0_ $auto$liberty.cc:243:create_ff$302
    connect \R \RN
    connect \Q \IQ
    connect \D \D
    connect \C \CK
  end
  cell $_NOT_ $auto$liberty.cc:239:create_ff$301
    connect \Y \IQN
    connect \A \IQ
  end
  connect \Q \IQ
  connect \QN \IQN
end
attribute \whitebox 1
attribute \area "5.320000"
attribute \liberty_cell 1
module \DFFR_X1
  attribute \capacitance "1.778528"
  wire input 4 \RN
  wire output 5 \QN
  wire output 2 \Q
  wire \IQN
  wire \IQ
  attribute \capacitance "1.128277"
  wire input 1 \D
  attribute \capacitance "0.976605"
  wire input 3 \CK
  wire $auto$rtlil.cc:3372:NotGate$296
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$295
    connect \Y $auto$rtlil.cc:3372:NotGate$296
    connect \A \RN
  end
  cell $_DFF_PN0_ $auto$liberty.cc:243:create_ff$298
    connect \R \RN
    connect \Q \IQ
    connect \D \D
    connect \C \CK
  end
  cell $_NOT_ $auto$liberty.cc:239:create_ff$297
    connect \Y \IQN
    connect \A \IQ
  end
  connect \Q \IQ
  connect \QN \IQN
end
attribute \whitebox 1
attribute \area "6.916000"
attribute \liberty_cell 1
module \DFFRS_X2
  attribute \capacitance "2.620929"
  wire input 5 \SN
  attribute \capacitance "1.844314"
  wire input 4 \RN
  wire output 6 \QN
  wire output 2 \Q
  wire \IQN
  wire \IQ
  attribute \capacitance "1.162239"
  wire input 1 \D
  attribute \capacitance "0.940231"
  wire input 3 \CK
  wire $auto$rtlil.cc:3372:NotGate$292
  wire $auto$rtlil.cc:3372:NotGate$290
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$291
    connect \Y $auto$rtlil.cc:3372:NotGate$292
    connect \A \RN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$289
    connect \Y $auto$rtlil.cc:3372:NotGate$290
    connect \A \SN
  end
  cell $_DFFSR_PNN_ $auto$liberty.cc:243:create_ff$294
    connect \S \SN
    connect \R \RN
    connect \Q \IQ
    connect \D \D
    connect \C \CK
  end
  cell $_NOT_ $auto$liberty.cc:239:create_ff$293
    connect \Y \IQN
    connect \A \IQ
  end
  connect \Q \IQ
  connect \QN \IQN
end
attribute \whitebox 1
attribute \area "6.384000"
attribute \liberty_cell 1
module \DFFRS_X1
  attribute \capacitance "2.211875"
  wire input 5 \SN
  attribute \capacitance "1.407088"
  wire input 4 \RN
  wire output 6 \QN
  wire output 2 \Q
  wire \IQN
  wire \IQ
  attribute \capacitance "1.148034"
  wire input 1 \D
  attribute \capacitance "0.963316"
  wire input 3 \CK
  wire $auto$rtlil.cc:3372:NotGate$286
  wire $auto$rtlil.cc:3372:NotGate$284
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$285
    connect \Y $auto$rtlil.cc:3372:NotGate$286
    connect \A \RN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$283
    connect \Y $auto$rtlil.cc:3372:NotGate$284
    connect \A \SN
  end
  cell $_DFFSR_PNN_ $auto$liberty.cc:243:create_ff$288
    connect \S \SN
    connect \R \RN
    connect \Q \IQ
    connect \D \D
    connect \C \CK
  end
  cell $_NOT_ $auto$liberty.cc:239:create_ff$287
    connect \Y \IQN
    connect \A \IQ
  end
  connect \Q \IQ
  connect \QN \IQN
end
attribute \blackbox 1
attribute \area "6.916000"
attribute \liberty_cell 1
module \CLKGATE_X8
  wire output 3 \GCK
  attribute \capacitance "1.162619"
  wire input 1 \E
  attribute \capacitance "7.654296"
  wire input 2 \CK
end
attribute \blackbox 1
attribute \area "4.522000"
attribute \liberty_cell 1
module \CLKGATE_X4
  wire output 3 \GCK
  attribute \capacitance "0.881805"
  wire input 1 \E
  attribute \capacitance "4.253856"
  wire input 2 \CK
end
attribute \blackbox 1
attribute \area "3.724000"
attribute \liberty_cell 1
module \CLKGATE_X2
  wire output 3 \GCK
  attribute \capacitance "0.893230"
  wire input 1 \E
  attribute \capacitance "2.562124"
  wire input 2 \CK
end
attribute \blackbox 1
attribute \area "3.458000"
attribute \liberty_cell 1
module \CLKGATE_X1
  wire output 3 \GCK
  attribute \capacitance "0.915181"
  wire input 1 \E
  attribute \capacitance "1.837892"
  wire input 2 \CK
end
attribute \blackbox 1
attribute \area "7.714000"
attribute \liberty_cell 1
module \CLKGATETST_X8
  attribute \capacitance "0.801331"
  wire input 3 \SE
  wire output 4 \GCK
  attribute \capacitance "0.901507"
  wire input 1 \E
  attribute \capacitance "7.959177"
  wire input 2 \CK
end
attribute \blackbox 1
attribute \area "5.320000"
attribute \liberty_cell 1
module \CLKGATETST_X4
  attribute \capacitance "0.814723"
  wire input 3 \SE
  wire output 4 \GCK
  attribute \capacitance "0.930490"
  wire input 1 \E
  attribute \capacitance "4.438941"
  wire input 2 \CK
end
attribute \blackbox 1
attribute \area "4.256000"
attribute \liberty_cell 1
module \CLKGATETST_X2
  attribute \capacitance "0.810873"
  wire input 3 \SE
  wire output 4 \GCK
  attribute \capacitance "0.872203"
  wire input 1 \E
  attribute \capacitance "2.818591"
  wire input 2 \CK
end
attribute \blackbox 1
attribute \area "3.990000"
attribute \liberty_cell 1
module \CLKGATETST_X1
  attribute \capacitance "0.776756"
  wire input 3 \SE
  wire output 4 \GCK
  attribute \capacitance "0.877980"
  wire input 1 \E
  attribute \capacitance "1.812200"
  wire input 2 \CK
end
attribute \whitebox 1
attribute \area "1.330000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \CLKBUF_X3
  wire output 2 \Z
  attribute \capacitance "1.421162"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:737:execute$282
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Z
  end
  connect \Z \A
end
attribute \whitebox 1
attribute \area "1.064000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \CLKBUF_X2
  wire output 2 \Z
  attribute \capacitance "1.405914"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:737:execute$281
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Z
  end
  connect \Z \A
end
attribute \whitebox 1
attribute \area "0.798000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \CLKBUF_X1
  wire output 2 \Z
  attribute \capacitance "0.779830"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:737:execute$280
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Z
  end
  connect \Z \A
end
attribute \whitebox 1
attribute \area "3.458000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \BUF_X8
  wire output 2 \Z
  attribute \capacitance "6.585178"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:737:execute$277
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Z
  end
  connect \Z \A
end
attribute \whitebox 1
attribute \area "1.862000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \BUF_X4
  wire output 2 \Z
  attribute \capacitance "3.401892"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:737:execute$276
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Z
  end
  connect \Z \A
end
attribute \whitebox 1
attribute \area "13.034000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \BUF_X32
  wire output 2 \Z
  attribute \capacitance "26.703923"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:737:execute$279
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Z
  end
  connect \Z \A
end
attribute \whitebox 1
attribute \area "1.064000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \BUF_X2
  wire output 2 \Z
  attribute \capacitance "1.779209"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:737:execute$275
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Z
  end
  connect \Z \A
end
attribute \whitebox 1
attribute \area "6.650000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \BUF_X16
  wire output 2 \Z
  attribute \capacitance "12.410827"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:737:execute$278
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Z
  end
  connect \Z \A
end
attribute \whitebox 1
attribute \area "0.798000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \BUF_X1
  wire output 2 \Z
  attribute \capacitance "0.974659"
  wire input 1 \A
  cell $specify2 $auto$liberty.cc:737:execute$274
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \Z
  end
  connect \Z \A
end
attribute \whitebox 1
attribute \area "4.522000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \AOI22_X4
  wire output 5 \ZN
  attribute \capacitance "6.605098"
  wire input 4 \B2
  attribute \capacitance "6.090127"
  wire input 3 \B1
  attribute \capacitance "6.780931"
  wire input 2 \A2
  attribute \capacitance "6.418618"
  wire input 1 \A1
  wire $auto$rtlil.cc:3375:OrGate$120
  wire $auto$rtlil.cc:3373:AndGate$118
  wire $auto$rtlil.cc:3373:AndGate$116
  wire $auto$rtlil.cc:3372:NotGate$122
  cell $specify2 $auto$liberty.cc:737:execute$126
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$125
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$124
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$123
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$121
    connect \Y $auto$rtlil.cc:3372:NotGate$122
    connect \A $auto$rtlil.cc:3375:OrGate$120
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$119
    connect \Y $auto$rtlil.cc:3375:OrGate$120
    connect \B $auto$rtlil.cc:3373:AndGate$118
    connect \A $auto$rtlil.cc:3373:AndGate$116
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$117
    connect \Y $auto$rtlil.cc:3373:AndGate$118
    connect \B \B2
    connect \A \B1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$115
    connect \Y $auto$rtlil.cc:3373:AndGate$116
    connect \B \A2
    connect \A \A1
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$122
end
attribute \whitebox 1
attribute \area "2.394000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \AOI22_X2
  wire output 5 \ZN
  attribute \capacitance "3.437290"
  wire input 4 \B2
  attribute \capacitance "2.987578"
  wire input 3 \B1
  attribute \capacitance "3.477477"
  wire input 2 \A2
  attribute \capacitance "3.147425"
  wire input 1 \A1
  wire $auto$rtlil.cc:3375:OrGate$108
  wire $auto$rtlil.cc:3373:AndGate$106
  wire $auto$rtlil.cc:3373:AndGate$104
  wire $auto$rtlil.cc:3372:NotGate$110
  cell $specify2 $auto$liberty.cc:737:execute$114
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$113
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$112
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$111
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$109
    connect \Y $auto$rtlil.cc:3372:NotGate$110
    connect \A $auto$rtlil.cc:3375:OrGate$108
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$107
    connect \Y $auto$rtlil.cc:3375:OrGate$108
    connect \B $auto$rtlil.cc:3373:AndGate$106
    connect \A $auto$rtlil.cc:3373:AndGate$104
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$105
    connect \Y $auto$rtlil.cc:3373:AndGate$106
    connect \B \B2
    connect \A \B1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$103
    connect \Y $auto$rtlil.cc:3373:AndGate$104
    connect \B \A2
    connect \A \A1
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$110
end
attribute \whitebox 1
attribute \area "1.330000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \AOI22_X1
  wire output 5 \ZN
  attribute \capacitance "1.623031"
  wire input 4 \B2
  attribute \capacitance "1.584010"
  wire input 3 \B1
  attribute \capacitance "1.689746"
  wire input 2 \A2
  attribute \capacitance "1.687512"
  wire input 1 \A1
  wire $auto$rtlil.cc:3375:OrGate$96
  wire $auto$rtlil.cc:3373:AndGate$94
  wire $auto$rtlil.cc:3373:AndGate$92
  wire $auto$rtlil.cc:3372:NotGate$98
  cell $specify2 $auto$liberty.cc:737:execute$99
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$102
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$101
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$100
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$97
    connect \Y $auto$rtlil.cc:3372:NotGate$98
    connect \A $auto$rtlil.cc:3375:OrGate$96
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$95
    connect \Y $auto$rtlil.cc:3375:OrGate$96
    connect \B $auto$rtlil.cc:3373:AndGate$94
    connect \A $auto$rtlil.cc:3373:AndGate$92
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$93
    connect \Y $auto$rtlil.cc:3373:AndGate$94
    connect \B \B2
    connect \A \B1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$91
    connect \Y $auto$rtlil.cc:3373:AndGate$92
    connect \B \A2
    connect \A \A1
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$98
end
attribute \whitebox 1
attribute \area "3.724000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \AOI222_X4
  wire output 5 \ZN
  attribute \capacitance "1.650615"
  wire input 7 \C2
  attribute \capacitance "1.578039"
  wire input 6 \C1
  attribute \capacitance "1.677640"
  wire input 4 \B2
  attribute \capacitance "1.596573"
  wire input 3 \B1
  attribute \capacitance "1.701800"
  wire input 2 \A2
  attribute \capacitance "1.596468"
  wire input 1 \A1
  wire $auto$rtlil.cc:3375:OrGate$261
  wire $auto$rtlil.cc:3375:OrGate$257
  wire $auto$rtlil.cc:3373:AndGate$259
  wire $auto$rtlil.cc:3373:AndGate$255
  wire $auto$rtlil.cc:3373:AndGate$253
  wire $auto$rtlil.cc:3372:NotGate$267
  wire $auto$rtlil.cc:3372:NotGate$265
  wire $auto$rtlil.cc:3372:NotGate$263
  cell $specify2 $auto$liberty.cc:737:execute$273
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$272
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$271
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$270
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$269
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$268
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$266
    connect \Y $auto$rtlil.cc:3372:NotGate$267
    connect \A $auto$rtlil.cc:3372:NotGate$265
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$264
    connect \Y $auto$rtlil.cc:3372:NotGate$265
    connect \A $auto$rtlil.cc:3372:NotGate$263
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$262
    connect \Y $auto$rtlil.cc:3372:NotGate$263
    connect \A $auto$rtlil.cc:3375:OrGate$261
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$260
    connect \Y $auto$rtlil.cc:3375:OrGate$261
    connect \B $auto$rtlil.cc:3373:AndGate$259
    connect \A $auto$rtlil.cc:3375:OrGate$257
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$256
    connect \Y $auto$rtlil.cc:3375:OrGate$257
    connect \B $auto$rtlil.cc:3373:AndGate$255
    connect \A $auto$rtlil.cc:3373:AndGate$253
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$258
    connect \Y $auto$rtlil.cc:3373:AndGate$259
    connect \B \C2
    connect \A \C1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$254
    connect \Y $auto$rtlil.cc:3373:AndGate$255
    connect \B \B2
    connect \A \B1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$252
    connect \Y $auto$rtlil.cc:3373:AndGate$253
    connect \B \A2
    connect \A \A1
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$267
end
attribute \whitebox 1
attribute \area "3.724000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \AOI222_X2
  wire output 5 \ZN
  attribute \capacitance "3.315441"
  wire input 7 \C2
  attribute \capacitance "2.964483"
  wire input 6 \C1
  attribute \capacitance "3.400260"
  wire input 4 \B2
  attribute \capacitance "3.026291"
  wire input 3 \B1
  attribute \capacitance "3.216068"
  wire input 2 \A2
  attribute \capacitance "3.164179"
  wire input 1 \A1
  wire $auto$rtlil.cc:3375:OrGate$243
  wire $auto$rtlil.cc:3375:OrGate$239
  wire $auto$rtlil.cc:3373:AndGate$241
  wire $auto$rtlil.cc:3373:AndGate$237
  wire $auto$rtlil.cc:3373:AndGate$235
  wire $auto$rtlil.cc:3372:NotGate$245
  cell $specify2 $auto$liberty.cc:737:execute$251
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$250
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$249
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$248
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$247
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$246
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$244
    connect \Y $auto$rtlil.cc:3372:NotGate$245
    connect \A $auto$rtlil.cc:3375:OrGate$243
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$242
    connect \Y $auto$rtlil.cc:3375:OrGate$243
    connect \B $auto$rtlil.cc:3373:AndGate$241
    connect \A $auto$rtlil.cc:3375:OrGate$239
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$238
    connect \Y $auto$rtlil.cc:3375:OrGate$239
    connect \B $auto$rtlil.cc:3373:AndGate$237
    connect \A $auto$rtlil.cc:3373:AndGate$235
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$240
    connect \Y $auto$rtlil.cc:3373:AndGate$241
    connect \B \C2
    connect \A \C1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$236
    connect \Y $auto$rtlil.cc:3373:AndGate$237
    connect \B \B2
    connect \A \B1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$234
    connect \Y $auto$rtlil.cc:3373:AndGate$235
    connect \B \A2
    connect \A \A1
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$245
end
attribute \whitebox 1
attribute \area "2.128000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \AOI222_X1
  wire output 5 \ZN
  attribute \capacitance "1.586715"
  wire input 7 \C2
  attribute \capacitance "1.547208"
  wire input 6 \C1
  attribute \capacitance "1.621925"
  wire input 4 \B2
  attribute \capacitance "1.579130"
  wire input 3 \B1
  attribute \capacitance "1.695263"
  wire input 2 \A2
  attribute \capacitance "1.636678"
  wire input 1 \A1
  wire $auto$rtlil.cc:3375:OrGate$225
  wire $auto$rtlil.cc:3375:OrGate$221
  wire $auto$rtlil.cc:3373:AndGate$223
  wire $auto$rtlil.cc:3373:AndGate$219
  wire $auto$rtlil.cc:3373:AndGate$217
  wire $auto$rtlil.cc:3372:NotGate$227
  cell $specify2 $auto$liberty.cc:737:execute$233
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$232
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$231
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$230
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$229
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$228
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$226
    connect \Y $auto$rtlil.cc:3372:NotGate$227
    connect \A $auto$rtlil.cc:3375:OrGate$225
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$224
    connect \Y $auto$rtlil.cc:3375:OrGate$225
    connect \B $auto$rtlil.cc:3373:AndGate$223
    connect \A $auto$rtlil.cc:3375:OrGate$221
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$220
    connect \Y $auto$rtlil.cc:3375:OrGate$221
    connect \B $auto$rtlil.cc:3373:AndGate$219
    connect \A $auto$rtlil.cc:3373:AndGate$217
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$222
    connect \Y $auto$rtlil.cc:3373:AndGate$223
    connect \B \C2
    connect \A \C1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$218
    connect \Y $auto$rtlil.cc:3373:AndGate$219
    connect \B \B2
    connect \A \B1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$216
    connect \Y $auto$rtlil.cc:3373:AndGate$217
    connect \B \A2
    connect \A \A1
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$227
end
attribute \whitebox 1
attribute \area "3.458000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \AOI221_X4
  wire output 4 \ZN
  attribute \capacitance "1.681052"
  wire input 6 \C2
  attribute \capacitance "1.600832"
  wire input 5 \C1
  attribute \capacitance "1.649664"
  wire input 3 \B2
  attribute \capacitance "1.557194"
  wire input 2 \B1
  attribute \capacitance "1.649091"
  wire input 1 \A
  wire $auto$rtlil.cc:3375:OrGate$204
  wire $auto$rtlil.cc:3375:OrGate$200
  wire $auto$rtlil.cc:3373:AndGate$202
  wire $auto$rtlil.cc:3373:AndGate$198
  wire $auto$rtlil.cc:3372:NotGate$210
  wire $auto$rtlil.cc:3372:NotGate$208
  wire $auto$rtlil.cc:3372:NotGate$206
  cell $specify2 $auto$liberty.cc:737:execute$215
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$214
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$213
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$212
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$211
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$209
    connect \Y $auto$rtlil.cc:3372:NotGate$210
    connect \A $auto$rtlil.cc:3372:NotGate$208
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$207
    connect \Y $auto$rtlil.cc:3372:NotGate$208
    connect \A $auto$rtlil.cc:3372:NotGate$206
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$205
    connect \Y $auto$rtlil.cc:3372:NotGate$206
    connect \A $auto$rtlil.cc:3375:OrGate$204
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$203
    connect \Y $auto$rtlil.cc:3375:OrGate$204
    connect \B $auto$rtlil.cc:3373:AndGate$202
    connect \A $auto$rtlil.cc:3375:OrGate$200
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$199
    connect \Y $auto$rtlil.cc:3375:OrGate$200
    connect \B \A
    connect \A $auto$rtlil.cc:3373:AndGate$198
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$201
    connect \Y $auto$rtlil.cc:3373:AndGate$202
    connect \B \B2
    connect \A \B1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$197
    connect \Y $auto$rtlil.cc:3373:AndGate$198
    connect \B \C2
    connect \A \C1
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$210
end
attribute \whitebox 1
attribute \area "2.926000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \AOI221_X2
  wire output 4 \ZN
  attribute \capacitance "3.501501"
  wire input 6 \C2
  attribute \capacitance "3.145027"
  wire input 5 \C1
  attribute \capacitance "3.135271"
  wire input 3 \B2
  attribute \capacitance "3.226091"
  wire input 2 \B1
  attribute \capacitance "3.504692"
  wire input 1 \A
  wire $auto$rtlil.cc:3375:OrGate$189
  wire $auto$rtlil.cc:3375:OrGate$185
  wire $auto$rtlil.cc:3373:AndGate$187
  wire $auto$rtlil.cc:3373:AndGate$183
  wire $auto$rtlil.cc:3372:NotGate$191
  cell $specify2 $auto$liberty.cc:737:execute$196
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$195
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$194
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$193
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$192
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$190
    connect \Y $auto$rtlil.cc:3372:NotGate$191
    connect \A $auto$rtlil.cc:3375:OrGate$189
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$188
    connect \Y $auto$rtlil.cc:3375:OrGate$189
    connect \B $auto$rtlil.cc:3373:AndGate$187
    connect \A $auto$rtlil.cc:3375:OrGate$185
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$184
    connect \Y $auto$rtlil.cc:3375:OrGate$185
    connect \B \A
    connect \A $auto$rtlil.cc:3373:AndGate$183
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$186
    connect \Y $auto$rtlil.cc:3373:AndGate$187
    connect \B \B2
    connect \A \B1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$182
    connect \Y $auto$rtlil.cc:3373:AndGate$183
    connect \B \C2
    connect \A \C1
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$191
end
attribute \whitebox 1
attribute \area "1.596000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \AOI221_X1
  wire output 4 \ZN
  attribute \capacitance "1.706745"
  wire input 6 \C2
  attribute \capacitance "1.632251"
  wire input 5 \C1
  attribute \capacitance "1.628297"
  wire input 3 \B2
  attribute \capacitance "1.581620"
  wire input 2 \B1
  attribute \capacitance "1.677530"
  wire input 1 \A
  wire $auto$rtlil.cc:3375:OrGate$174
  wire $auto$rtlil.cc:3375:OrGate$170
  wire $auto$rtlil.cc:3373:AndGate$172
  wire $auto$rtlil.cc:3373:AndGate$168
  wire $auto$rtlil.cc:3372:NotGate$176
  cell $specify2 $auto$liberty.cc:737:execute$181
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$180
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$179
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$178
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$177
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$175
    connect \Y $auto$rtlil.cc:3372:NotGate$176
    connect \A $auto$rtlil.cc:3375:OrGate$174
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$173
    connect \Y $auto$rtlil.cc:3375:OrGate$174
    connect \B $auto$rtlil.cc:3373:AndGate$172
    connect \A $auto$rtlil.cc:3375:OrGate$170
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$169
    connect \Y $auto$rtlil.cc:3375:OrGate$170
    connect \B \A
    connect \A $auto$rtlil.cc:3373:AndGate$168
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$171
    connect \Y $auto$rtlil.cc:3373:AndGate$172
    connect \B \B2
    connect \A \B1
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$167
    connect \Y $auto$rtlil.cc:3373:AndGate$168
    connect \B \C2
    connect \A \C1
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$176
end
attribute \whitebox 1
attribute \area "3.458000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \AOI21_X4
  wire output 4 \ZN
  attribute \capacitance "6.713197"
  wire input 3 \B2
  attribute \capacitance "6.401877"
  wire input 2 \B1
  attribute \capacitance "6.139254"
  wire input 1 \A
  wire $auto$rtlil.cc:3375:OrGate$85
  wire $auto$rtlil.cc:3373:AndGate$83
  wire $auto$rtlil.cc:3372:NotGate$87
  cell $specify2 $auto$liberty.cc:737:execute$90
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$89
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$88
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$86
    connect \Y $auto$rtlil.cc:3372:NotGate$87
    connect \A $auto$rtlil.cc:3375:OrGate$85
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$84
    connect \Y $auto$rtlil.cc:3375:OrGate$85
    connect \B $auto$rtlil.cc:3373:AndGate$83
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$82
    connect \Y $auto$rtlil.cc:3373:AndGate$83
    connect \B \B2
    connect \A \B1
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$87
end
attribute \whitebox 1
attribute \area "1.862000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \AOI21_X2
  wire output 4 \ZN
  attribute \capacitance "3.482455"
  wire input 3 \B2
  attribute \capacitance "3.129761"
  wire input 2 \B1
  attribute \capacitance "3.136406"
  wire input 1 \A
  wire $auto$rtlil.cc:3375:OrGate$76
  wire $auto$rtlil.cc:3373:AndGate$74
  wire $auto$rtlil.cc:3372:NotGate$78
  cell $specify2 $auto$liberty.cc:737:execute$81
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$80
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$79
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$77
    connect \Y $auto$rtlil.cc:3372:NotGate$78
    connect \A $auto$rtlil.cc:3375:OrGate$76
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$75
    connect \Y $auto$rtlil.cc:3375:OrGate$76
    connect \B $auto$rtlil.cc:3373:AndGate$74
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$73
    connect \Y $auto$rtlil.cc:3373:AndGate$74
    connect \B \B2
    connect \A \B1
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$78
end
attribute \whitebox 1
attribute \area "1.064000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \AOI21_X1
  wire output 4 \ZN
  attribute \capacitance "1.676853"
  wire input 3 \B2
  attribute \capacitance "1.647003"
  wire input 2 \B1
  attribute \capacitance "1.626352"
  wire input 1 \A
  wire $auto$rtlil.cc:3375:OrGate$67
  wire $auto$rtlil.cc:3373:AndGate$65
  wire $auto$rtlil.cc:3372:NotGate$69
  cell $specify2 $auto$liberty.cc:737:execute$72
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$71
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$70
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$68
    connect \Y $auto$rtlil.cc:3372:NotGate$69
    connect \A $auto$rtlil.cc:3375:OrGate$67
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$66
    connect \Y $auto$rtlil.cc:3375:OrGate$67
    connect \B $auto$rtlil.cc:3373:AndGate$65
    connect \A \A
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$64
    connect \Y $auto$rtlil.cc:3373:AndGate$65
    connect \B \B2
    connect \A \B1
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$69
end
attribute \whitebox 1
attribute \area "2.926000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \AOI211_X4
  wire output 3 \ZN
  attribute \capacitance "1.749982"
  wire input 5 \C2
  attribute \capacitance "1.632665"
  wire input 4 \C1
  attribute \capacitance "1.696344"
  wire input 2 \B
  attribute \capacitance "1.668945"
  wire input 1 \A
  wire $auto$rtlil.cc:3375:OrGate$156
  wire $auto$rtlil.cc:3375:OrGate$154
  wire $auto$rtlil.cc:3373:AndGate$152
  wire $auto$rtlil.cc:3372:NotGate$162
  wire $auto$rtlil.cc:3372:NotGate$160
  wire $auto$rtlil.cc:3372:NotGate$158
  cell $specify2 $auto$liberty.cc:737:execute$166
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$165
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$164
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$163
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$161
    connect \Y $auto$rtlil.cc:3372:NotGate$162
    connect \A $auto$rtlil.cc:3372:NotGate$160
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$159
    connect \Y $auto$rtlil.cc:3372:NotGate$160
    connect \A $auto$rtlil.cc:3372:NotGate$158
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$157
    connect \Y $auto$rtlil.cc:3372:NotGate$158
    connect \A $auto$rtlil.cc:3375:OrGate$156
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$155
    connect \Y $auto$rtlil.cc:3375:OrGate$156
    connect \B \A
    connect \A $auto$rtlil.cc:3375:OrGate$154
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$153
    connect \Y $auto$rtlil.cc:3375:OrGate$154
    connect \B \B
    connect \A $auto$rtlil.cc:3373:AndGate$152
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$151
    connect \Y $auto$rtlil.cc:3373:AndGate$152
    connect \B \C2
    connect \A \C1
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$162
end
attribute \whitebox 1
attribute \area "2.394000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \AOI211_X2
  wire output 3 \ZN
  attribute \capacitance "3.454374"
  wire input 5 \C2
  attribute \capacitance "3.165257"
  wire input 4 \C1
  attribute \capacitance "3.425452"
  wire input 2 \B
  attribute \capacitance "3.114220"
  wire input 1 \A
  wire $auto$rtlil.cc:3375:OrGate$144
  wire $auto$rtlil.cc:3375:OrGate$142
  wire $auto$rtlil.cc:3373:AndGate$140
  wire $auto$rtlil.cc:3372:NotGate$146
  cell $specify2 $auto$liberty.cc:737:execute$150
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$149
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$148
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$147
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$145
    connect \Y $auto$rtlil.cc:3372:NotGate$146
    connect \A $auto$rtlil.cc:3375:OrGate$144
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$143
    connect \Y $auto$rtlil.cc:3375:OrGate$144
    connect \B \A
    connect \A $auto$rtlil.cc:3375:OrGate$142
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$141
    connect \Y $auto$rtlil.cc:3375:OrGate$142
    connect \B \B
    connect \A $auto$rtlil.cc:3373:AndGate$140
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$139
    connect \Y $auto$rtlil.cc:3373:AndGate$140
    connect \B \C2
    connect \A \C1
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$146
end
attribute \whitebox 1
attribute \area "1.330000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \AOI211_X1
  wire output 3 \ZN
  attribute \capacitance "1.679479"
  wire input 5 \C2
  attribute \capacitance "1.655202"
  wire input 4 \C1
  attribute \capacitance "1.658423"
  wire input 2 \B
  attribute \capacitance "1.620338"
  wire input 1 \A
  wire $auto$rtlil.cc:3375:OrGate$132
  wire $auto$rtlil.cc:3375:OrGate$130
  wire $auto$rtlil.cc:3373:AndGate$128
  wire $auto$rtlil.cc:3372:NotGate$134
  cell $specify2 $auto$liberty.cc:737:execute$138
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$137
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \B
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$136
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$135
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \C2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_NOT_ $auto$liberty.cc:61:parse_func_reduce$133
    connect \Y $auto$rtlil.cc:3372:NotGate$134
    connect \A $auto$rtlil.cc:3375:OrGate$132
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$131
    connect \Y $auto$rtlil.cc:3375:OrGate$132
    connect \B \A
    connect \A $auto$rtlil.cc:3375:OrGate$130
  end
  cell $_OR_ $auto$liberty.cc:124:parse_func_reduce$129
    connect \Y $auto$rtlil.cc:3375:OrGate$130
    connect \B \B
    connect \A $auto$rtlil.cc:3373:AndGate$128
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$127
    connect \Y $auto$rtlil.cc:3373:AndGate$128
    connect \B \C2
    connect \A \C1
  end
  connect \ZN $auto$rtlil.cc:3372:NotGate$134
end
attribute \whitebox 1
attribute \area "0.266000"
attribute \liberty_cell 1
module \ANTENNA_X1
  attribute \capacitance "0.023429"
  wire input 1 \A
end
attribute \whitebox 1
attribute \area "3.458000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \AND4_X4
  wire output 5 \ZN
  attribute \capacitance "3.766184"
  wire input 4 \A4
  attribute \capacitance "3.486019"
  wire input 3 \A3
  attribute \capacitance "3.260554"
  wire input 2 \A2
  attribute \capacitance "3.014616"
  wire input 1 \A1
  wire $auto$rtlil.cc:3373:AndGate$59
  wire $auto$rtlil.cc:3373:AndGate$57
  wire $auto$rtlil.cc:3373:AndGate$55
  cell $specify2 $auto$liberty.cc:737:execute$63
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$62
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$61
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$60
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A4
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$58
    connect \Y $auto$rtlil.cc:3373:AndGate$59
    connect \B \A4
    connect \A $auto$rtlil.cc:3373:AndGate$57
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$56
    connect \Y $auto$rtlil.cc:3373:AndGate$57
    connect \B \A3
    connect \A $auto$rtlil.cc:3373:AndGate$55
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$54
    connect \Y $auto$rtlil.cc:3373:AndGate$55
    connect \B \A2
    connect \A \A1
  end
  connect \ZN $auto$rtlil.cc:3373:AndGate$59
end
attribute \whitebox 1
attribute \area "1.862000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \AND4_X2
  wire output 5 \ZN
  attribute \capacitance "1.684580"
  wire input 4 \A4
  attribute \capacitance "1.649913"
  wire input 3 \A3
  attribute \capacitance "1.605000"
  wire input 2 \A2
  attribute \capacitance "1.550933"
  wire input 1 \A1
  wire $auto$rtlil.cc:3373:AndGate$49
  wire $auto$rtlil.cc:3373:AndGate$47
  wire $auto$rtlil.cc:3373:AndGate$45
  cell $specify2 $auto$liberty.cc:737:execute$53
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$52
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$51
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$50
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A4
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$48
    connect \Y $auto$rtlil.cc:3373:AndGate$49
    connect \B \A4
    connect \A $auto$rtlil.cc:3373:AndGate$47
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$46
    connect \Y $auto$rtlil.cc:3373:AndGate$47
    connect \B \A3
    connect \A $auto$rtlil.cc:3373:AndGate$45
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$44
    connect \Y $auto$rtlil.cc:3373:AndGate$45
    connect \B \A2
    connect \A \A1
  end
  connect \ZN $auto$rtlil.cc:3373:AndGate$49
end
attribute \whitebox 1
attribute \area "1.596000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \AND4_X1
  wire output 5 \ZN
  attribute \capacitance "0.944508"
  wire input 4 \A4
  attribute \capacitance "0.924115"
  wire input 3 \A3
  attribute \capacitance "0.902272"
  wire input 2 \A2
  attribute \capacitance "0.856528"
  wire input 1 \A1
  wire $auto$rtlil.cc:3373:AndGate$39
  wire $auto$rtlil.cc:3373:AndGate$37
  wire $auto$rtlil.cc:3373:AndGate$35
  cell $specify2 $auto$liberty.cc:737:execute$43
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$42
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$41
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$40
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A4
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$38
    connect \Y $auto$rtlil.cc:3373:AndGate$39
    connect \B \A4
    connect \A $auto$rtlil.cc:3373:AndGate$37
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$36
    connect \Y $auto$rtlil.cc:3373:AndGate$37
    connect \B \A3
    connect \A $auto$rtlil.cc:3373:AndGate$35
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$34
    connect \Y $auto$rtlil.cc:3373:AndGate$35
    connect \B \A2
    connect \A \A1
  end
  connect \ZN $auto$rtlil.cc:3373:AndGate$39
end
attribute \whitebox 1
attribute \area "2.926000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \AND3_X4
  wire output 4 \ZN
  attribute \capacitance "3.581806"
  wire input 3 \A3
  attribute \capacitance "3.300701"
  wire input 2 \A2
  attribute \capacitance "3.085124"
  wire input 1 \A1
  wire $auto$rtlil.cc:3373:AndGate$30
  wire $auto$rtlil.cc:3373:AndGate$28
  cell $specify2 $auto$liberty.cc:737:execute$33
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$32
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$31
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$29
    connect \Y $auto$rtlil.cc:3373:AndGate$30
    connect \B \A3
    connect \A $auto$rtlil.cc:3373:AndGate$28
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$27
    connect \Y $auto$rtlil.cc:3373:AndGate$28
    connect \B \A2
    connect \A \A1
  end
  connect \ZN $auto$rtlil.cc:3373:AndGate$30
end
attribute \whitebox 1
attribute \area "1.596000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \AND3_X2
  wire output 4 \ZN
  attribute \capacitance "1.700149"
  wire input 3 \A3
  attribute \capacitance "1.648903"
  wire input 2 \A2
  attribute \capacitance "1.599415"
  wire input 1 \A1
  wire $auto$rtlil.cc:3373:AndGate$23
  wire $auto$rtlil.cc:3373:AndGate$21
  cell $specify2 $auto$liberty.cc:737:execute$26
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$25
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$24
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$22
    connect \Y $auto$rtlil.cc:3373:AndGate$23
    connect \B \A3
    connect \A $auto$rtlil.cc:3373:AndGate$21
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$20
    connect \Y $auto$rtlil.cc:3373:AndGate$21
    connect \B \A2
    connect \A \A1
  end
  connect \ZN $auto$rtlil.cc:3373:AndGate$23
end
attribute \whitebox 1
attribute \area "1.330000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \AND3_X1
  wire output 4 \ZN
  attribute \capacitance "0.964824"
  wire input 3 \A3
  attribute \capacitance "0.927525"
  wire input 2 \A2
  attribute \capacitance "0.879747"
  wire input 1 \A1
  wire $auto$rtlil.cc:3373:AndGate$16
  wire $auto$rtlil.cc:3373:AndGate$14
  cell $specify2 $auto$liberty.cc:737:execute$19
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$18
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$17
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A3
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$15
    connect \Y $auto$rtlil.cc:3373:AndGate$16
    connect \B \A3
    connect \A $auto$rtlil.cc:3373:AndGate$14
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$13
    connect \Y $auto$rtlil.cc:3373:AndGate$14
    connect \B \A2
    connect \A \A1
  end
  connect \ZN $auto$rtlil.cc:3373:AndGate$16
end
attribute \whitebox 1
attribute \area "2.394000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \AND2_X4
  wire output 3 \ZN
  attribute \capacitance "3.536501"
  wire input 2 \A2
  attribute \capacitance "3.195354"
  wire input 1 \A1
  wire $auto$rtlil.cc:3373:AndGate$10
  cell $specify2 $auto$liberty.cc:737:execute$12
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$11
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$9
    connect \Y $auto$rtlil.cc:3373:AndGate$10
    connect \B \A2
    connect \A \A1
  end
  connect \ZN $auto$rtlil.cc:3373:AndGate$10
end
attribute \whitebox 1
attribute \area "1.330000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \AND2_X2
  wire output 3 \ZN
  attribute \capacitance "1.726477"
  wire input 2 \A2
  attribute \capacitance "1.656515"
  wire input 1 \A1
  wire $auto$rtlil.cc:3373:AndGate$6
  cell $specify2 $auto$liberty.cc:737:execute$8
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$7
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$5
    connect \Y $auto$rtlil.cc:3373:AndGate$6
    connect \B \A2
    connect \A \A1
  end
  connect \ZN $auto$rtlil.cc:3373:AndGate$6
end
attribute \whitebox 1
attribute \area "1.064000"
attribute \liberty_cell 1
attribute \abc9_box 1
module \AND2_X1
  wire output 3 \ZN
  attribute \capacitance "0.974630"
  wire input 2 \A2
  attribute \capacitance "0.918145"
  wire input 1 \A1
  wire $auto$rtlil.cc:3373:AndGate$2
  cell $specify2 $auto$liberty.cc:737:execute$4
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A1
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $specify2 $auto$liberty.cc:737:execute$3
    parameter \T_RISE_TYP 1000
    parameter \T_RISE_MIN 1000
    parameter \T_RISE_MAX 1000
    parameter \T_FALL_TYP 1000
    parameter \T_FALL_MIN 1000
    parameter \T_FALL_MAX 1000
    parameter \SRC_WIDTH 1
    parameter \SRC_DST_POL 0
    parameter \SRC_DST_PEN 0
    parameter \FULL 1
    parameter \DST_WIDTH 1
    connect \SRC \A2
    connect \EN 1'1
    connect \DST \ZN
  end
  cell $_AND_ $auto$liberty.cc:108:parse_func_reduce$1
    connect \Y $auto$rtlil.cc:3373:AndGate$2
    connect \B \A2
    connect \A \A1
  end
  connect \ZN $auto$rtlil.cc:3373:AndGate$2
end
