
# 记录


分工

基 2

非基 2 混合积
- 分解因子

验证方式
- 正确性
- 耗时时间比
- 6 个子图


参数调优过程
- 步长学习率
- 窗口

流水线

FPGA 的实现与 matlab 标准 FFT 对比

问题
- 位宽
- 旋转因子的位宽，小数与整数
- 真正的并行
- 相位模糊问题怎么做
	- 判错的点
- 并行 FFT 做 CMA 实现
	- 重叠保留要截
	- PPT 相关的知识要注意，对相位处理之后图片发问，解释图片原因
	- 为什么噪声不是高斯分布 -- A: 频偏残留类高斯噪声导致在星座图上表现为椭圆 


问题
- 输入数据位数
- 旋转因子位宽。整数与小数
- FFT 延迟，时钟延迟，输入的有效数据隔了多少个周期
- 还会比较其他组 CMA 均衡效果
	- 量化差别，半径的标准差比较 -- A: 报告图已有
	- 用数据表示差别 -- A: 报告图已有
	- 和时域的结果做对比 -- A: 报告图已有
- 标准化的指标要给出来的 -- A: 报告图已有（什么指标？）
	- 统计指标的曲线 -- A: 报告图已有（什么指标？）
- 抽头的长度是受什么决定的？物理量，思考 -- A: 已有参数优化过程曲线，恰当的抽头长度决定于信道影响，过短无法补偿，过长收敛慢且资源消耗大，甚至过拟合
- 数据导入和导出 vivado
	- 导出打印
	- 导入用工具
- 要展示/问了
	- 具体运行 fft 的代码 -- A: 已有
	- CMA 抽头更新的代码 -- A: 已有
	- CMA 时域频域的误差计算 -- A: 已有
	- 为什么星座点有噪声 -- A: 见上
- 以友好的方式呈现 -- A: 图表形式
	- 代码做了什么
- 并行和流水线
	- 并行输入？并行输出
	- 用 LUT 之后会增加延迟吗
	- 乘法器和 ip 核的关系

CMA 谱离散现象的原因，考虑过这个问题 -- A: 本质是参数不佳导致的CMA迭代均衡未收敛、收敛过慢、发散或本身信道噪声过大

旋转因子位宽。整数与小数
- 乘法和截取
- 因子乘数据的位宽细节
	- 普通乘法的理解
	- 复乘中，有加减法，怎么处理溢出的情况

不如准备各个模块遇到的问题？
- 也不能跳太快了，要讲自己代码做了什么

CMA 量化的展示

verilog 的时钟与输入和输出
- 流水线的延迟，每一级都有延迟
- 复数乘法的延迟（乘法的延迟）
呈现的东西尽量不冗余
- 25 张

cma 的原理

matlab
- 数组大一点防止溢出
- 初始的补零 -- A: pad系列

为了讲而讲

vivado 具体的难点