\section{Bloc mémoire}

\indent Cette première partie traite de la génération du bloc mémoire fonctionnel.
L'objectif est d'obtenir un bloc contenant un nombre générique de mémoires ainsi qu'un décodeur pour en gérer l'accès, via des signaux \texttt{Chip Select}. \\
\indent Comme indiqué lors de l'introduction, pour chaque sous module du bloc mémoire, des bancs de test ont été réalisé grâce à \textit{Cocotb}, \textit{"COroutine based COsimulation TestBench"}, un environnement de vérification VHDL et SystemVerilog basé sur le langage Python.
C'est un outil open source que nous avons couplé à ghdl pour la compilation du VHDL et à gtkwave pour afficher les résultats.
Il a été spécifiquement pensé pour réduire le temps d'écriture de bancs de tests et prône la réutilisation de designs, philosophie appropriée pour le module ME2. \\
\gap

\noindent\textit{Note: Pour la vue \gls{RTL}, les paramètres génériques définis étaient les suivants:}

\begin{equation}
	\notag
	\begin{cases}
		ABUS SIZE = 12 & \\
		DBUS SIZE = 32 & \\
		NB MSB = 2
	\end{cases}
\end{equation}

\noindent\textit{Les figures montrant les schémas \gls{RTL} auront donc des valeurs en accordance avec ces paramètres.
}

\subsection{Récupération d'une IP de RAM}

\indent Il nous a été fourni un modèle simple de mémoire \gls{RAM}.
La première tâche vise à comprendre son fonctionnement puis à trouver une solution afin de rendre son implémentation générique tant sur la taille des données que sur l'adresse.
Le modèle récupéré génère une \gls{RAM} par un tableau de vecteurs d'une taille variable selon la taille du bus d'adresses.

\begin{figure}[h]
	\centering
	\includegraphics[width=0.97\linewidth]{bloc_ram.png}
	\caption{Bloc RAM niveau RTL}
	\label{fig:synth_bloc_ram}
\end{figure}

\indent En figure \ref{fig:synth_bloc_ram}, nous pouvons voir le bloc RAM synchrone avec les bus de données et d'adresse en entrée.
De plus, des bascules D en parallèle permettent de sauvegarder l'adresse de lecture correspondant au signal \texttt{read\_address}.
Une porte logique AND permet de vérifier la condition sur \texttt{cs} et \texttt{we} pour l'écriture en mémoire.
Enfin, une porte tri-state affecte la valeur au bus de sortie selon l'état dy signal \texttt{cs}.
\indent Après modification du modèle, la lecture et l'écriture sur le bus de données en sortie n'ont lieu que lorsque le signal \texttt{Chip Select (cs)} est à l'état haut.
Nous avons pu générer un banc de test avec \textit{Cocotb} qui consistent à tester l'écriture via le signal \texttt{Write Enable (we)} et l'activation selon le signal \texttt{cs}.

\begin{figure}[h]
	\centering
	\includegraphics[width=0.97\linewidth]{ramchip_wave.draw.png}
	\caption{Simulation du bloc mémoire}
	\label{fig:wave_bloc_ram}
\end{figure}

\indent Sur la figure ci-dessus, nous pouvons vérifier le comportement de la mémoire.
Dans un premier temps, des valeurs sont écrites en mémoire (\texttt{we} = 1) avec des variations du signal \texttt{cs} pour vérifier si les écritures ont lieu ou non.
Dans un deuxième temps, des cycles de lecture s'enchaînent aux mêmes adresses pour vérifier le contenu de la \gls{RAM}.
En jouant également sur la valeur du signal \texttt{cs}, nous pouvons voir que la sortie est indéfinie lorsque \texttt{cs} = 0, que la valeur contenue en adresse 20 de la \gls{RAM} est correctement lue, et que l'adress 339 est indéfinie puisque \texttt{cs} n'était pas actif lors de l'écriture.

\newpage

\subsection{Décodeur d'adresse}

\indent En vue de pouvoir intégrer plusieurs instances de la \gls{RAM}, il est nécessaire de décrire un décodeur d'adresses qui analysera les n-bits de poids fort (n pour la généricité) pour accéder aux différentes \gls{RAM} en lecture ou en écriture.

\begin{figure}[h]
	\centering
	\includegraphics[width=0.84\linewidth]{decodeur.png}
	\caption{Décodeur au niveau RTL}
	\label{fig:synth_bloc_decodeur}
\end{figure}

\indent Le décodeur fonctionne de façon purement combinatoire : le fonctionnement interne est simplement un décalage à gauche d'un bus de taille $ 2^{n} $ et de valeur initiale 1; le nombre de décalages effectués est égal à la valeur des bits d'entrée et il y a $ 2^{n} $ valeurs possibles.
Le banc de test est élémentaire : il suffit de tester les $ 2^{n} $ entrées possibles, n étant le nombre de bits de poids fort pris en considération. Via l'utilisation de \textit{Cocotb}, il est aisé de vérifier les sorties pour des n différents (ci-dessous, les tests pour n = 2 et n = 3). La sortie est affichée directement dans le terminal.

\begin{lstlisting}[frame=single, basicstyle = \ttfamily \footnotesize]
	Decoder entry size: 2
	addr_msb: 00 ; cs_ram = 0001
	addr_msb: 01 ; cs_ram = 0010
	addr_msb: 10 ; cs_ram = 0100
	addr_msb: 11 ; cs_ram = 1000
\end{lstlisting}

\begin{lstlisting}[frame=single, basicstyle = \ttfamily \footnotesize]
	Decoder entry size: 3
	addr_msb: 000 ; cs_ram = 00000001
	addr_msb: 001 ; cs_ram = 00000010
	addr_msb: 010 ; cs_ram = 00000100
	addr_msb: 011 ; cs_ram = 00001000
	addr_msb: 100 ; cs_ram = 00010000
	addr_msb: 101 ; cs_ram = 00100000
	addr_msb: 110 ; cs_ram = 01000000
	addr_msb: 111 ; cs_ram = 10000000
\end{lstlisting}

\begin{figure}[h]
	\centering
	\includegraphics[width=0.97\linewidth]{decoder_entry_2_wave.png}
	\caption{Simulation du décodeur pour 2 bits de poids fort en entrée}
	\label{fig:wave_bloc_decoder}
\end{figure}

\newpage

\subsection{Bloc Quad-ram}

\indent Le bloc Quadram est le top module du bloc mémoire.
Il ne contient en réalité que des générations d'instances de \gls{RAM} et du décodeur, toujours d'une façon générique suivant la taille du bus d'adresse et du bus de données.
Il n'est pas possible de déterminer manuellement le nombre de blocs \gls{RAM} instancié, celui-ci est en effet calculé suivant le nombre de bits de poids forts pris en compte : pour n-bits, il y aura $ 2^{n} $ cellules \gls{RAM}.
Cette implémentation est choisie car calculer un log de 2 avec des composants matériels rajoutent une complexité non souhaitée à l'application.
Les bits de poids fort pris en entrée du décodeur ne sont pas redirigés vers la cellule \gls{RAM} par la suite, ainsi le bus d'adresse réel pris en entrée par la \gls{RAM} est de \texttt{abus\_size - nb\_msb}.

\begin{figure}[h]
	\centering
	\includegraphics[width=0.97\linewidth]{bloc_quadram.png}
	\caption{Bloc mémoire complet niveau RTL}
	\label{fig:synth_bloc_quadram}
\end{figure}

\indent Le décodeur prend en entrée un nombre spécifié en paramètres de bits; ici, 2 bits en entrée.
Il y a donc un bus \texttt{CS\_ram} en sortie qui est décomposé vers 4 cellules \gls{RAM}. 
Le reste des bits du bus d'adresses ainsi que le bus de données sont en entrées des cellules \gls{RAM}.
Nous avons donc pu générer un banc de tests avec \textit{Cocotb} qui consiste à faire un cycle de 5 écritures à des adresses aléatoires en mémoire puis de faire 5 cycles de lecture à ces mêmes adresses pour vérifier le contenu des blocs \gls{RAM} et le fonctionnement des signaux \texttt{Chip Select}.

\newpage

\begin{figure}[h]
	\centering
	\includegraphics[width=0.97\linewidth]{quadram_wave.draw.png}
	\caption{Simulation du bloc mémoire complet}
	\label{fig:wave_bloc_quadram}
\end{figure}

\indent Comme pour tester le comportement d'une cellule \gls{RAM}, 5 cycles d'écritures sont effectués puis 5 cycles de lecture.
Sur la figure ci-dessus, les valeurs contenues aux adresses des \gls{RAM}s correspondent à l'écriture qui a eu lieu au cycle d'horloge précédent.
Pour les lecture, le bon fonctionnement est moins évident puisqu'en effet, à 700 ns, la valeur lue à l'adresse 150 de la \gls{RAM}0 n'est pas 4D comme attendu, mais A1; ceci est dû à la sauvegarde de \texttt{read\_address} qui lors de la dernière activation de la \gls{RAM}0, avait pour valeur 75.
Ainsi, au cycle d'horloge suivant la valeur 4D est lue à l'adresse de lecture 150.
Ce cycle d'horloge supplémentaire vient de notre décision d'affecter la valeur \texttt{address} à \texttt{read\_address} uniquement lorsque le signal \texttt{cs} est à l'état haut; nous trouvions illogique d'avoir une affectation permanente alors que les adresses peuvent être destinées qu'à une seule \gls{RAM} à chaque cycle.
Les valeurs indéfinies sur le bus de sortie correspondent à une lecture à une adresse où aucune valeur n'a été écrite. \\

\indent Le nom donné par défaut au bloc est "Quadram" mais en réalité le modèle pourrait en contenir 1, 2, 8, 16 ...

