# RV与芯片评论.20200816.第三期


<br />
<br />---本周没有什么要紧的事情发生，市场角度来看，RV国际任命市场总监，SiFive和芯来都获得投资，这些事件都展现出RISC-V在市场方面的巨大野心和投资者的信心。<br />不过ISPASS2020要在下周日召开了，RISC-V Global Forum也会在下个月3号召开。值得关注。<br />

<a name="hjoLP"></a>
# 一，重点聚焦


<a name="B54Ds"></a>
### ISPASS2020即将于8月23号召开，Secure RISC-V Workshop
SECRISC-V 2020 International Workshop on Secure RISC-V Architecture Design<br />

<a name="ziPLP"></a>
### 包云岗启动了一生一芯第二期项目
"[第二期“一生一芯”计划正式启动！ ](https://zhuanlan.zhihu.com/p/181755697
)(From zhuanlan.zhihu.com 2020.08.13)"
<a name="PxEBp"></a>
# 二，技术动态


<a name="Iz6GB"></a>
### ![image.png](https://cdn.nlark.com/yuque/0/2020/png/1541992/1596875681420-60eb79ae-38b1-49f6-9c68-8fbbedd35ca2.png#align=left&display=inline&height=24&margin=%5Bobject%20Object%5D&name=image.png&originHeight=74&originWidth=73&size=10748&status=done&style=none&width=24)StarFive陈宏铭：利用RISC-V构建信任方案解决安全性落差
由StarFive上海赛昉科技的技术市场资深总监陈宏铭博士撰写，介绍SiFive如何基于核心RISC-V，由底层构建整个处理器的安全技术。<br />"[利用RISC-V构建信任方案解决安全性落差（上篇）  ](https://mp.weixin.qq.com/s/jeshbP2BIqGmksTbCkps5A
)(陈宏铭 [StarFive]() 2020.08.17)"<br />"[利用RISC-V构建信任方案解决安全性落差（中篇）  ](https://mp.weixin.qq.com/s/6RqsyZIe9T6Bw7IbzRGTvg
)(陈宏铭 [StarFive]() 2020.08.14)"

<a name="TYICK"></a>
# 三，市场新闻
<a name="kIhkO"></a>
### ![image.png](https://cdn.nlark.com/yuque/0/2020/png/1541992/1597396138436-1b77090f-6e3c-4a09-a67c-af81f1da7d38.png#align=left&display=inline&height=29&margin=%5Bobject%20Object%5D&name=image.png&originHeight=289&originWidth=305&size=46486&status=done&style=none&width=31)![](https://cdn.nlark.com/yuque/0/2020/png/1541992/1597396232664-954c6948-c064-41af-b015-6c4a97430b00.png#align=left&display=inline&height=28&margin=%5Bobject%20Object%5D&originHeight=1205&originWidth=1750&size=0&status=done&style=none&width=40)6100万刀：高通，Intel，西部数据，海力士，沙特阿美参投SiFive
> SiFive 的 RISC-V 架构处理器有超过 100 项执照，全球前 10 大半导体业者中、有 6 家是该公司客户，当中包括高通、SK 海力士、英特尔等。SiFive 设计的芯片已应用于商业产品，例如华米科技的智能手表、韩国新创公司 Fadu 旗下一款储存装置。

"[SiFive Secures $61 Million in Series E Funding Led by SK Hynix ](https://www.techpowerup.com/270875/sifive-secures-usd-61-million-in-series-e-funding-led-by-sk-hynix
)(From www.techpowerup.com 2020.08.15)"

<a name="6r9mh"></a>
### ![image.png](https://cdn.nlark.com/yuque/0/2020/png/1541992/1597395600614-9dc04978-e848-4056-9983-454ecb154858.png#align=left&display=inline&height=28&margin=%5Bobject%20Object%5D&name=image.png&originHeight=45&originWidth=51&size=1360&status=done&style=none&width=32)![](https://cdn.nlark.com/yuque/0/2020/jpeg/1541992/1597395836411-2c96582b-c642-4344-8540-8eecf44d372e.jpeg#align=left&display=inline&height=28&margin=%5Bobject%20Object%5D&originHeight=474&originWidth=474&size=0&status=done&style=none&width=28)小米长江产业基金领投芯来科技
> 本轮融资由小米长江产业基金领投，老股东蓝驰创投和新微资本继续追投。
> 此轮融资前芯来科技已获得晶晨股份、芯原微电子、启迪之星创投、蓝驰创投、新微资本等知名投资机构和产业方的投资。
> 此次小米投资芯来科技，将促进小米生态链企业与芯来科技的业务协同，促进国产RISC-V架构产品应用于更多的物联网设备，推进国内RISC-V应用生态的进程。
> 芯来科技本轮融资资金将用于加速技术研发和商业落地，促进RISC-V处理器、专用算法、操作系统等核心技术的深度融合，同时在AIoT领域提供软硬一体化优质解决方案。


<br />"[芯来科技获小米投资，加速RISC-V产业生态布局  ](https://www.nucleisys.com/newsdetail.php?id=212
)(From www.nucleisys.com 2020.08.06)"

<a name="qwUWy"></a>
### ![image.png](https://cdn.nlark.com/yuque/0/2020/png/1541992/1597454185685-6bf1e301-2210-4181-98de-f14be9d37dea.png#align=left&display=inline&height=25&margin=%5Bobject%20Object%5D&name=image.png&originHeight=340&originWidth=339&size=12802&status=done&style=none&width=25)RISC-V International新聘市场总监

<a name="D652W"></a>
# 四，其他动态
<a name="2f24y"></a>
## 博文和讨论
<a name="cEwxu"></a>
### [SCI (UART) Boot Test Based on FPGA VP Board](http://junningwu.haawking.com/tech/2020/08/07/SCI-(UART)-Boot-Test-Based-on-FPGA-VP-Board/
)
对于RISC-V上的自定义指令和独有启动方式的芯片，作者讲了如何通过UART，使用LLVM编译器，codeBlocks下载bootloader到FPGA的流程。
<a name="SIDCZ"></a>
### 博客推荐：[Junning Wu](http://junningwu.haawking.com/
) 吴军宁
中科院自动化研究所高级工程师，博文主要集中在LLVM编译器上

<a name="IJw6F"></a>
### [数字积木：]()[一个小型RISC-V开源处理器核介绍](https://mp.weixin.qq.com/s?__biz=MzI1NDI3MTA0Mg==&mid=2247485549&idx=1&sn=7385782dd1a0d3a0d74c56cc445e572a&scene=21#wechat_redirect
)
> 最近看到了一个开源的RISC-V处理器设计，仅仅5000行左右的verilog代码，功能却非常完善。代码全部为手动设计的verilog代码，可读性非常强。设计者完成了包括CPU内核设计，总线设计，debug模块设计，外设模块设计，以及相关的软件设计，测试模块设计。整个项目的完成度非常高，值得FPGA入门后想要再提高的人来学习。

<a name="XtBsi"></a>
### [数字积木：]()[从零开始写RISC-V处理器](https://mp.weixin.qq.com/s?__biz=MzI1NDI3MTA0Mg==&mid=2247485595&idx=1&sn=f00c89d0528febcb4a3472f3afcc72f0&scene=21#wechat_redirect
)
> 采用三级流水线设计，顺序、单发射、单核的32位RISC-V处理器，Verilog编写

<a name="go8gN"></a>
### [strongwong：]()[关于 RISC-V 架构下 RTOS 的一些知识 ](https://mp.weixin.qq.com/s?__biz=MzI0NDU0NzQ5OA==&mid=2247484193&idx=1&sn=f905a206557ff85d747bc8c6119cfa51&scene=21#wechat_redirect
)
> wujian100 的一些知识，包括综合、测试等。最近就想在 wujian100 上看看能不能移植一下比较常见的一些 **`RTOS`** (**Real Time Operating System,实时操作系统**)上去试试，比如 Free RTOS、RT-Thread等。结果发现这里还是有一些坑的。虽然 FreeRTOS 和 RTT 都支持 RISC-V 的芯片了，但是 wujian100 这个是 RISC-V "E" 基础架构，也就是 **`RV32E`** 就是 **`标准嵌入式扩展`** 指令集（这个版本降低了核心的开销，CPU 寄存器裁剪了一半，为 16 个）。但是 FreeRTOS 和 RTT 目前支持的版本都是 32 个寄存器的，对于任务或者说线程的上下文切换时对栈帧的操作还是有一些差异。然后呢也想对比一下 ARM 架构和 RISC-V 架构下嵌入式实时操作系统处理的一些区别，这里呢就想做一些的简单记录。





---

RISC-V与芯片评论编辑部 - RISC-V和芯片动态周报<br />每周六发布<br />欢迎批评，指正，评论和加入<br />
<br />关于本刊: 

- 非特殊注明，本刊消息均来自于网络，如有版权问题，我们会立刻处理。
- [本刊部分消息来源](https://www.yuque.com/riscv/rvnews/overview#vHVQ5)




| 微信公众号<br />![image.png](https://cdn.nlark.com/yuque/0/2020/png/1541992/1602320139392-1297e86a-ac06-4d76-a000-ad4307cd488c.png#align=left&display=inline&height=187&margin=%5Bobject%20Object%5D&name=image.png&originHeight=440&originWidth=465&size=225442&status=done&style=none&width=198) | Gitee

[https://gitee.com/inspur-risc-v/RVWeekly](https://gitee.com/inspur-risc-v/RVWeekly) | Github

[https://github.com/inspur-risc-v/RVWeekly](https://github.com/inspur-risc-v/RVWeekly) | 语雀

[https://www.yuque.com/riscv/rvnews](https://www.yuque.com/riscv/rvnews) |
| --- | --- | --- | --- |


<br />
<br />本文来自
<a name="Ws40J"></a>
#### [RISC-V和芯片动态简报](https://www.yuque.com/riscv/rvnews)
已关注

- <br />
