<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:15:23.1523</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.08.17</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0102835</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시 패널 및 표시 패널의 제조 방법</inventionTitle><inventionTitleEng>DISPLAY PANEL AND METHOD OF MANUFACTURING THE SAME</inventionTitleEng><openDate>2024.02.27</openDate><openNumber>10-2024-0025121</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.08.08</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 50/80</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 50/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 71/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명은 표시 패널 및 표시 패널 제조 방법에 관한 것이다. 표시 패널은 베이스 기판; 상기 베이스 기판 상에 배치되고, 반도체 패턴 및 게이트 전극을 포함하는 트랜지스터; 상기 반도체 패턴 상에 배치된 게이트 절연 패턴층; 및 상기 게이트 절연 패턴층 상에 배치되고, 컨택홀들을 통해 각각 상기 반도체 패턴에 연결된 연결 전극들을 포함한다. 상기 반도체 패턴은 소스 영역, 드레인 영역, 및 액티브 영역을 포함하고, 상기 게이트 절연 패턴층은 상기 소스 영역 및 상기 드레인 영역 중 적어도 어느 하나에 중첩하는 제1 부분 및 상기 제1 부분으로부터 연장되는 제2 부분을 포함하고, 상기 제1 부분의 두께는 상기 제2 부분의 두께의 50% 이하일 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 베이스 기판; 상기 베이스 기판 상에 배치되고, 반도체 패턴 및 게이트 전극을 포함하는 트랜지스터; 상기 반도체 패턴 상에 배치된 게이트 절연 패턴층; 및 상기 게이트 절연 패턴층 상에 배치되고, 컨택홀들을 통해 각각 상기 반도체 패턴에 연결된 연결 전극들을 포함하고, 상기 반도체 패턴은 소스 영역, 드레인 영역, 및 액티브 영역을 포함하고, 상기 게이트 절연 패턴층은,  상기 소스 영역 및 상기 드레인 영역 중 적어도 어느 하나에 중첩하는 제1 부분; 및 상기 제1 부분으로부터 연장되는 제2 부분을 포함하고, 상기 제1 부분의 두께는 상기 제2 부분의 두께의 50% 이하인 표시 패널.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서, 상기 제1 부분은 상기 소스 영역 및 상기 드레인 영역 중 적어도 어느 하나에 접촉하는 표시 패널. </claim></claimInfo><claimInfo><claim>3. 제1 항에 있어서, 상기 제1 부분의 두께는 500 옹스트롬(Å) 이하인 표시 패널.</claim></claimInfo><claimInfo><claim>4. 제1 항에 있어서, 평면 상에서 상기 제2 부분은 상기 제1 부분으로부터 제1 방향에서 연장되고, 상기 제1 방향에서 상기 제1 부분의 폭은 0.2 마이크로미터(㎛) 이상인 표시 패널.</claim></claimInfo><claimInfo><claim>5. 제1 항에 있어서, 상기 연결 전극들은,  상기 드레인 영역에 연결된 제1 연결 전극; 및 상기 소스 영역에 연결된 제2 연결 전극을 포함하고, 상기 제1 연결 전극 및 상기 제2 연결 전극은 상기 게이트 전극과 동일 층 상에 배치되는 표시 패널.</claim></claimInfo><claimInfo><claim>6. 제5 항에 있어서, 상기 제1 연결 전극 및 상기 제2 연결 전극은 상기 게이트 전극과 동일 물질을 포함하는 표시 패널. </claim></claimInfo><claimInfo><claim>7. 제5 항에 있어서, 상기 베이스 기판과 상기 트랜지스터 사이에 배치되고 평면 상에서 서로 이격된 제1 및 제2 도전 패턴들을 더 포함하고, 상기 제1 도전 패턴은 상기 제1 연결 전극을 통해 상기 드레인 영역과 전기적으로 연결되고, 상기 제2 도전 패턴은 상기 제2 연결 전극을 통해 상기 소스 영역에 전기적으로 연결되는 표시 패널. </claim></claimInfo><claimInfo><claim>8. 제7 항에 있어서, 상기 게이트 절연 패턴층은 상기 평면 상에서 서로 이격된 제1 내지 제3 절연 패턴들을 포함하고, 상기 제1 절연 패턴은 상기 제1 연결 전극과 상기 반도체 패턴 사이에 배치되고, 상기 제2 절연 패턴은 상기 게이트 전극과 상기 반도체 패턴 사이에 배치되며, 상기 제3 절연 패턴은 상기 제2 연결 전극과 상기 반도체 패턴 사이에 배치되는 표시 패널. </claim></claimInfo><claimInfo><claim>9. 제7 항에 있어서, 상기 제1 도전 패턴은 상기 평면 상에서 상기 반도체 패턴에 중첩하는 표시 패널.</claim></claimInfo><claimInfo><claim>10. 제8 항에 있어서, 상기 제1 연결 전극은 상기 제1 절연 패턴을 관통하는 제1 컨택홀을 통해 상기 제1 도전 패턴에 연결되며, 상기 제1 절연 패턴은 상기 제1 컨택홀에 인접한 제1 부분 및 상기 제1 절연패턴의 상기 제1 부분으로부터 연장된 제2 부분을 포함하고, 상기 제1 절연 패턴의 상기 제1 부분의 두께는 상기 제1 절연 패턴의 상기 제2 부분의 두께의 50% 이하인 표시 패널.</claim></claimInfo><claimInfo><claim>11. 제10 항에 있어서, 상기 제1 및 제2 도전 패턴들과 상기 게이트 절연 패턴층 사이에 배치된 버퍼층을 더 포함하고, 상기 제1 컨택홀은 상기 버퍼층 및 상기 제1 절연 패턴을 관통하는 표시 패널. </claim></claimInfo><claimInfo><claim>12. 제11 항에 있어서, 상기 제1 절연 패턴의 상기 제1 부분에 연결된 상기 제1 절연 패턴의 상기 제2 부분의 측면은 상기 버퍼층 상에 배치되는 표시 패널. </claim></claimInfo><claimInfo><claim>13. 제5 항에 있어서, 상기 제1 및 제2 연결 전극들 상에 배치되며, 제1 전극, 발광층, 및 제2 전극을 포함하는 발광 소자를 더 포함하고, 상기 제1 전극은 상기 제1 연결 전극을 통해 상기 트랜지스터에 전기적으로 연결되는 표시 패널. </claim></claimInfo><claimInfo><claim>14. 제1 항에 있어서, 상기 소스 영역 및 상기 드레인 영역 중 적어도 어느 하나는 상기 제1 부분에 인접한 홀이 정의되는 표시 패널. </claim></claimInfo><claimInfo><claim>15. 도전 패턴들 및 상기 도전 패턴들 상에 예비 반도체 패턴이 형성된 베이스 기판을 제공하는 단계; 상기 예비 반도체 패턴 상에 게이트 절연층을 형성하는 단계; 상기 게이트 절연층으로부터 컨택홀들을 형성하는 단계; 및 상기 게이트 절연층 상에 연결 전극 및 게이트 전극을 형성하는 단계를 포함하고, 상기 컨택홀들을 형성하는 단계에서 상기 게이트 절연층에는 상기 컨택홀들에 인접한 제1 부분 및 상기 제1 부분으로부터 연장된 제2 부분이 형성되고,  상기 제1 부분의 두께는 상기 제2 부분의 두께의 50% 이하인 표시 패널 제조 방법.</claim></claimInfo><claimInfo><claim>16. 제15 항에 있어서, 상기 컨택홀들을 형성하는 단계는, 상기 게이트 절연층 상에 개구부들을 포함하는 포토레지스트층을 형성하는 단계; 상기 게이트 절연층에 상기 개구부들에 중첩하는 상기 컨택홀들을 형성하는 제1 에칭 단계; 상기 개구부들의 면적을 확장하여 상기 컨택홀들에 인접한 상기 게이트 절연층의 상면 일부를 노출시키는 애싱 단계; 및 상기 게이트 절연층으로부터 상기 제1 부분을 형성하는 제2 에칭 단계를 포함하는 표시 패널 제조 방법.</claim></claimInfo><claimInfo><claim>17. 제16 항에 있어서, 상기 제1 에칭 단계 및 상기 제2 에칭 단계 각각은 드라이 에칭인 표시 패널 제조 방법.</claim></claimInfo><claimInfo><claim>18. 제16 항에 있어서, 상기 제1 에칭 단계는 테트라플루오르메탄(CF4) 및 아르곤(Ar)을 포함하는 가스를 이용하는 표시 패널 제조 방법.</claim></claimInfo><claimInfo><claim>19. 제16 항에 있어서, 상기 제2 에칭 단계는 트리플루오르화질소(NF3) 및 산소(O2)를 포함하는 가스를 이용하는 표시 패널 제조 방법. </claim></claimInfo><claimInfo><claim>20. 제16 항에 있어서, 상기 애싱 단계는 산소(O2)를 포함하는 가스를 이용하는 표시 패널 제조 방법. </claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM, HYUN</engName><name>김현</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM, SHOYEON</engName><name>김소연</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM, SEUL-KI</engName><name>김슬기</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>YOON, KAP SOO</engName><name>윤갑수</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>LEE, JAEHYUN</engName><name>이재현</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>CHOI, SEUNG-HA</engName><name>최승하</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 테헤란로 *길 ** *층(역삼동)</address><code>920141001819</code><country>대한민국</country><engName>KORYO IP &amp; Law</engName><name>특허법인고려</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.08.17</receiptDate><receiptNumber>1-1-2022-0860012-38</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.08.08</receiptDate><receiptNumber>1-1-2025-0905029-17</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220102835.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93432cad8630d3cd16f772d37ea851d2a19954ff8084307007f790c69c67e7d6f817762854588faf7d3e0e8407f4b6ab48fd14c2c621799031</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf4a66c6f6b16f8606038e68c0ff2e6d9505c42072e1c79af9d3986214d484344accd46d3605f6b52412631ba56b6a41740fabfb7ba7416d23</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>