---
tags:
  - Note_done
  - Informatique
source: UMons - Fonctionnement des ordinateurs
---

Link :
_Fonctionnement des ordinateurs : Eléments de conception logique_
1. [[4.6.6.3 - Modèle de mémoire]]

_Fonctionnement des ordinateurs : Processeur_
1. [[5.4 - Architecture MIPS]]
2. [[5.4.2 - Registre d'usage général (GPR)]]
3. [[5.4.4 - Etiquette (MIPS)]]
4. [[5.4.6 - Jeu d'instructions (MIPS)]]
5. [[5.4.6.3.4 - Instruction Add Word Immediate Unsigned (ADDIU) (MIPS)]]
6. [[5.4.6.6.6 - Instructions Load & Store (MIPS)]]
7. [[5.4.6.6.5 - Adressage indirect indexé (MIPS)]]
8. [[5.4.6.8 - Instruction de contrôle de flux (MIPS)]]
9. [[5.4.6.8.1 - Instruction de Type-J (MIPS)]]
10. [[5.4.6.12.2.1 - Instruction Jump And Link (JAL) (MIPS)]]

**Introduction**
Lorsqu'une procédure doit elle-même effectuer un appel à une autre procédure, l'adresse de retour qui se trouve actuellement dans le registre `ra` doit être sauvegardée ailleurs. 
\
Où sauvegarder le contenu de `ra` ? 
1. dans un autre registre ? (problème, nombre limité de registres) – 
2. en mémoire ? 
# Définition
Une pile (stack) est une structure de données gérée selon la politique d'accès dernier entré, premier sorti (last-in-first-out ou LIFO). 
\
L’adresse du bas de la pile est fixe. L’adresse du sommet de la pile est variable et désigné par un pointeur de pile (stack pointer), typiquement gardé dans un registre. 
\
Deux opérations sont réalisées sur la pile 
1. PUSH (empiler) : ajoute une donnée sur le sommet de la pile 
2. POP (dépiler) : retire une donnée du sommet de la pile

**Illustration** : ![[Pasted image 20240325172302.png]]

La pile d’appels n’est pas gérée par l’architecture MIPS. C’est le programme(ur) ou le compilateur qui en sont responsables !! 
\
L’organisation de données sur une pile n’est pas unique. Afin que des programmes écrits par des personnes / outils différents puissent s'appeler les uns les autres, il est nécessaire d'adopter une convention d'appel (calling convention). 
\
Dans ce cours, nous suivons l'Application Binary Interface (ABI) System V pour MIPS définie par la société SCO
\
_Remarque_ : 
1. Reference : SYSTEM V APPLICATION BINARY INTERFACE - MIPS RISC Processor Supplement (3rd Edition), The Santa Cruz Operation, Inc, February 1996. Cette ABI est parfois désignée par « o32 »
## Convention
1. La pile se situe dans l’espace mémoire entre les adresses `0x10010000` et `0x7FFFFFFF`. Cet espace est partagé avec le tas. 
2. Le bas de la pile se situe à l'adresse `0x80000000`. 
3. La pile croît vers les adresses basses. 
4. L’adresse du sommet de la pile est conservée dans le registre $\mathsf{GPR}$ d'index 29, `sp` (stack pointer)

#### Exemple
L'exemple ci-dessous montre la structure de la pile en mémoire selon l'ABI MIPS System V.
**Illustration** : ![[Pasted image 20240326135129.png]]
Initialisation : La pile est initialisée en plaçant la valeur `0x80000000` (bas de la pile) dans le registre `sp`.
\
_PUSH de $N$ octets_
1. Déplacer le pointeur de pile de $N$ octets en soustrayant $N$ de `sp`. 
2. Copier les données vers la mémoire à partir de l'adresse `sp`.

**Illustration** : ![[Pasted image 20240326135711.png]]
\
_POP de $N$ octets_
1. Copier les données de la mémoire à partir de l'adresse `sp`. 
2. Déplacer le pointeur de pile de $N$ octets vers le bas en ajoutant $N$ à `sp`.

**Illustration** : ![[Pasted image 20240326140226.png]]
\
\
_Remarque_ :
1. Les instructions `LW` et `SW` utilisent le format d’adressage indirect indexé 
## Appel de fonction récursive en MIPS
Une fonction qui souhaite effectuer un appel imbriqué (ou récursif) doit 
1. sauvegarder le registre `ra` au sommet de la pile auparavant 
2. récupérer le registre `ra` sur la pile avant de retourner

**Illustration** : ![[Pasted image 20240326140830.png]]
Les schémas ci-dessous illustrent l'état de la pile d'appels lors des appels de `main`, `fct1` et `fct2` : ![[Pasted image 20240326140941.png]]
