# Lab4  
本次的lab 主要學習如何使用下降電壓方式來降低功耗。  
# 下降power的邏輯
在power公式中電壓(Vdd)會以平方項增加，同理再調整Vdd時會以平方下降對當今0.7V為主流的設計下，若要將功耗下降至50%最快的方式可能是將Vdd降低。
# 降低Vdd可能導致的結果
1. 降低Vdd最大的問題是若下降電壓電晶體無法工作下邏輯會產生錯誤。
# 解決辦法
1. 完成降低電壓工作後應檢查邏輯正確性。
# 參考資料
1. https://www.synopsys.com/zh-tw/taiwan/blog/what-is-low-power-design.html
