# RISC-V RV32I 流水线CPU设计

## 项目简介
这是一个基于RISC-V-32I指令集的32位流水线CPU设计项目。采用SystemVerilog硬件描述语言实现，支持基础指令系统，实现了指令缓存和数据缓存，采用典型五级流水线设计，各模块间均通过请求-响应形式通信。

使用Modelsim进行了仿真验证，验证了算术运算、分支跳转以及内存访问操作。

![image](https://github.com/user-attachments/assets/54cfda25-1927-4999-8334-6e444dc1b8f1)

## **核心特性**
- **流水线执行**: 
  - 整个系统由一个控制单元控制，控制单元含四个子单元，分别控制取指，译码，执行，访存和写回，指令的执行依次经过四个子单元，子单元间采用请求-响应形式通信，首先从上一单元的输出缓存读取数据，处理后再存入本单元的输出缓存，确保单元的设计独立性，并且有较高的可拓展性（例如可以拓展输出缓存）。若遇到冒险，则暂停某些前级单元，直到冒险解决再恢复运行。

- **缓存特性**
  - 实现指令与数据缓存机制
  - 使用AXI协议与存储器通信
  - 指令缓存仅支持读取
  - 数据缓存可读写
  - 数据缓存模块运行描述如下
  <img src="https://github.com/user-attachments/assets/d87043b4-989d-453e-8d69-1aa2a2666901" width="60%">