Classic Timing Analyzer report for acquisition_cap
Fri Jan 07 19:14:53 2022
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk_50M'
  7. Clock Hold: 'clk_50M'
  8. tsu
  9. tco
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                             ;
+------------------------------+------------------------------------------+---------------+----------------------------------+--------------------------------+--------------------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                           ; To                             ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+--------------------------------+--------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 5.633 ns                         ; in_pwm_compas                  ; cap_mae:MAE|etat_present.etat2 ; --         ; clk_50M  ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 10.325 ns                        ; cap_mae:MAE|etat_present.etat2 ; etat_mae[0]                    ; clk_50M    ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; -0.274 ns                        ; continu                        ; cap_mae:MAE|etat_present.etat1 ; --         ; clk_50M  ; 0            ;
; Clock Setup: 'clk_50M'       ; N/A                                      ; None          ; 165.26 MHz ( period = 6.051 ns ) ; cpt:compteur|nombre[1]         ; bascule_D:bascule|Q[8]         ; clk_50M    ; clk_50M  ; 0            ;
; Clock Hold: 'clk_50M'        ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; cap_mae:MAE|etat_present.etat4 ; cpt:compteur|nombre[1]         ; clk_50M    ; clk_50M  ; 27           ;
; Total number of failed paths ;                                          ;               ;                                  ;                                ;                                ;            ;          ; 27           ;
+------------------------------+------------------------------------------+---------------+----------------------------------+--------------------------------+--------------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk_50M         ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk_50M'                                                                                                                                                                                                                                                ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------+-----------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                        ; To                          ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------+-----------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 165.26 MHz ( period = 6.051 ns )                    ; cpt:compteur|nombre[1]      ; bascule_D:bascule|Q[8]      ; clk_50M    ; clk_50M  ; None                        ; None                      ; 1.863 ns                ;
; N/A                                     ; 167.22 MHz ( period = 5.980 ns )                    ; cpt:compteur|nombre[1]      ; bascule_D:bascule|Q[7]      ; clk_50M    ; clk_50M  ; None                        ; None                      ; 1.792 ns                ;
; N/A                                     ; 168.49 MHz ( period = 5.935 ns )                    ; cpt:compteur|nombre[2]      ; bascule_D:bascule|Q[8]      ; clk_50M    ; clk_50M  ; None                        ; None                      ; 1.747 ns                ;
; N/A                                     ; 169.23 MHz ( period = 5.909 ns )                    ; cpt:compteur|nombre[1]      ; bascule_D:bascule|Q[6]      ; clk_50M    ; clk_50M  ; None                        ; None                      ; 1.721 ns                ;
; N/A                                     ; 170.53 MHz ( period = 5.864 ns )                    ; cpt:compteur|nombre[2]      ; bascule_D:bascule|Q[7]      ; clk_50M    ; clk_50M  ; None                        ; None                      ; 1.676 ns                ;
; N/A                                     ; 170.85 MHz ( period = 5.853 ns )                    ; cpt:compteur|nombre[3]      ; bascule_D:bascule|Q[8]      ; clk_50M    ; clk_50M  ; None                        ; None                      ; 1.665 ns                ;
; N/A                                     ; 171.17 MHz ( period = 5.842 ns )                    ; cpt:compteur|nombre[4]      ; bascule_D:bascule|Q[8]      ; clk_50M    ; clk_50M  ; None                        ; None                      ; 1.654 ns                ;
; N/A                                     ; 171.29 MHz ( period = 5.838 ns )                    ; cpt:compteur|nombre[1]      ; bascule_D:bascule|Q[5]      ; clk_50M    ; clk_50M  ; None                        ; None                      ; 1.650 ns                ;
; N/A                                     ; 172.62 MHz ( period = 5.793 ns )                    ; cpt:compteur|nombre[2]      ; bascule_D:bascule|Q[6]      ; clk_50M    ; clk_50M  ; None                        ; None                      ; 1.605 ns                ;
; N/A                                     ; 172.95 MHz ( period = 5.782 ns )                    ; cpt:compteur|nombre[3]      ; bascule_D:bascule|Q[7]      ; clk_50M    ; clk_50M  ; None                        ; None                      ; 1.594 ns                ;
; N/A                                     ; 173.28 MHz ( period = 5.771 ns )                    ; cpt:compteur|nombre[4]      ; bascule_D:bascule|Q[7]      ; clk_50M    ; clk_50M  ; None                        ; None                      ; 1.583 ns                ;
; N/A                                     ; 173.28 MHz ( period = 5.771 ns )                    ; cpt:compteur|nombre[5]      ; bascule_D:bascule|Q[8]      ; clk_50M    ; clk_50M  ; None                        ; None                      ; 1.583 ns                ;
; N/A                                     ; 173.40 MHz ( period = 5.767 ns )                    ; cpt:compteur|nombre[1]      ; bascule_D:bascule|Q[4]      ; clk_50M    ; clk_50M  ; None                        ; None                      ; 1.579 ns                ;
; N/A                                     ; 174.76 MHz ( period = 5.722 ns )                    ; cpt:compteur|nombre[2]      ; bascule_D:bascule|Q[5]      ; clk_50M    ; clk_50M  ; None                        ; None                      ; 1.534 ns                ;
; N/A                                     ; 175.10 MHz ( period = 5.711 ns )                    ; cpt:compteur|nombre[3]      ; bascule_D:bascule|Q[6]      ; clk_50M    ; clk_50M  ; None                        ; None                      ; 1.523 ns                ;
; N/A                                     ; 175.44 MHz ( period = 5.700 ns )                    ; cpt:compteur|nombre[4]      ; bascule_D:bascule|Q[6]      ; clk_50M    ; clk_50M  ; None                        ; None                      ; 1.512 ns                ;
; N/A                                     ; 175.44 MHz ( period = 5.700 ns )                    ; cpt:compteur|nombre[5]      ; bascule_D:bascule|Q[7]      ; clk_50M    ; clk_50M  ; None                        ; None                      ; 1.512 ns                ;
; N/A                                     ; 175.56 MHz ( period = 5.696 ns )                    ; cpt:compteur|nombre[1]      ; bascule_D:bascule|Q[3]      ; clk_50M    ; clk_50M  ; None                        ; None                      ; 1.508 ns                ;
; N/A                                     ; 175.59 MHz ( period = 5.695 ns )                    ; cpt:compteur|nombre[6]      ; bascule_D:bascule|Q[8]      ; clk_50M    ; clk_50M  ; None                        ; None                      ; 1.507 ns                ;
; N/A                                     ; 176.96 MHz ( period = 5.651 ns )                    ; cpt:compteur|nombre[2]      ; bascule_D:bascule|Q[4]      ; clk_50M    ; clk_50M  ; None                        ; None                      ; 1.463 ns                ;
; N/A                                     ; 177.30 MHz ( period = 5.640 ns )                    ; cpt:compteur|nombre[3]      ; bascule_D:bascule|Q[5]      ; clk_50M    ; clk_50M  ; None                        ; None                      ; 1.452 ns                ;
; N/A                                     ; 177.65 MHz ( period = 5.629 ns )                    ; cpt:compteur|nombre[4]      ; bascule_D:bascule|Q[5]      ; clk_50M    ; clk_50M  ; None                        ; None                      ; 1.441 ns                ;
; N/A                                     ; 177.65 MHz ( period = 5.629 ns )                    ; cpt:compteur|nombre[5]      ; bascule_D:bascule|Q[6]      ; clk_50M    ; clk_50M  ; None                        ; None                      ; 1.441 ns                ;
; N/A                                     ; 177.78 MHz ( period = 5.625 ns )                    ; cpt:compteur|nombre[1]      ; bascule_D:bascule|Q[2]      ; clk_50M    ; clk_50M  ; None                        ; None                      ; 1.437 ns                ;
; N/A                                     ; 177.81 MHz ( period = 5.624 ns )                    ; cpt:compteur|nombre[6]      ; bascule_D:bascule|Q[7]      ; clk_50M    ; clk_50M  ; None                        ; None                      ; 1.436 ns                ;
; N/A                                     ; 179.15 MHz ( period = 5.582 ns )                    ; cpt:compteur|nombre[7]      ; bascule_D:bascule|Q[8]      ; clk_50M    ; clk_50M  ; None                        ; None                      ; 1.394 ns                ;
; N/A                                     ; 179.21 MHz ( period = 5.580 ns )                    ; cpt:compteur|nombre[2]      ; bascule_D:bascule|Q[3]      ; clk_50M    ; clk_50M  ; None                        ; None                      ; 1.392 ns                ;
; N/A                                     ; 179.57 MHz ( period = 5.569 ns )                    ; cpt:compteur|nombre[3]      ; bascule_D:bascule|Q[4]      ; clk_50M    ; clk_50M  ; None                        ; None                      ; 1.381 ns                ;
; N/A                                     ; 190.73 MHz ( period = 5.243 ns )                    ; cpt:compteur|nombre[5]      ; bascule_D:bascule|Q[5]      ; clk_50M    ; clk_50M  ; None                        ; None                      ; 1.055 ns                ;
; N/A                                     ; 190.88 MHz ( period = 5.239 ns )                    ; cpt:compteur|nombre[1]      ; bascule_D:bascule|Q[1]      ; clk_50M    ; clk_50M  ; None                        ; None                      ; 1.051 ns                ;
; N/A                                     ; 191.64 MHz ( period = 5.218 ns )                    ; cpt:compteur|nombre[4]      ; bascule_D:bascule|Q[4]      ; clk_50M    ; clk_50M  ; None                        ; None                      ; 1.030 ns                ;
; N/A                                     ; 191.83 MHz ( period = 5.213 ns )                    ; cpt:compteur|nombre[6]      ; bascule_D:bascule|Q[6]      ; clk_50M    ; clk_50M  ; None                        ; None                      ; 1.025 ns                ;
; N/A                                     ; 192.46 MHz ( period = 5.196 ns )                    ; cpt:compteur|nombre[7]      ; bascule_D:bascule|Q[7]      ; clk_50M    ; clk_50M  ; None                        ; None                      ; 1.008 ns                ;
; N/A                                     ; 192.83 MHz ( period = 5.186 ns )                    ; cpt:compteur|nombre[3]      ; bascule_D:bascule|Q[3]      ; clk_50M    ; clk_50M  ; None                        ; None                      ; 0.998 ns                ;
; N/A                                     ; 193.42 MHz ( period = 5.170 ns )                    ; cpt:compteur|nombre[2]      ; bascule_D:bascule|Q[2]      ; clk_50M    ; clk_50M  ; None                        ; None                      ; 0.982 ns                ;
; N/A                                     ; 197.08 MHz ( period = 5.074 ns )                    ; cpt:compteur|nombre[0]      ; bascule_D:bascule|Q[0]      ; clk_50M    ; clk_50M  ; None                        ; None                      ; 0.886 ns                ;
; N/A                                     ; 203.67 MHz ( period = 4.910 ns )                    ; cpt:compteur|nombre[8]      ; bascule_D:bascule|Q[8]      ; clk_50M    ; clk_50M  ; None                        ; None                      ; 0.722 ns                ;
; N/A                                     ; 231.86 MHz ( period = 4.313 ns )                    ; timer_1s:timer|compteur[21] ; timer_1s:timer|compteur[22] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 4.099 ns                ;
; N/A                                     ; 231.86 MHz ( period = 4.313 ns )                    ; timer_1s:timer|compteur[21] ; timer_1s:timer|compteur[21] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 4.099 ns                ;
; N/A                                     ; 231.86 MHz ( period = 4.313 ns )                    ; timer_1s:timer|compteur[21] ; timer_1s:timer|compteur[23] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 4.099 ns                ;
; N/A                                     ; 231.86 MHz ( period = 4.313 ns )                    ; timer_1s:timer|compteur[21] ; timer_1s:timer|compteur[20] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 4.099 ns                ;
; N/A                                     ; 231.86 MHz ( period = 4.313 ns )                    ; timer_1s:timer|compteur[21] ; timer_1s:timer|compteur[19] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 4.099 ns                ;
; N/A                                     ; 231.86 MHz ( period = 4.313 ns )                    ; timer_1s:timer|compteur[21] ; timer_1s:timer|compteur[17] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 4.099 ns                ;
; N/A                                     ; 231.86 MHz ( period = 4.313 ns )                    ; timer_1s:timer|compteur[21] ; timer_1s:timer|compteur[18] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 4.099 ns                ;
; N/A                                     ; 231.86 MHz ( period = 4.313 ns )                    ; timer_1s:timer|compteur[21] ; timer_1s:timer|compteur[16] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 4.099 ns                ;
; N/A                                     ; 231.86 MHz ( period = 4.313 ns )                    ; timer_1s:timer|compteur[21] ; timer_1s:timer|compteur[27] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 4.099 ns                ;
; N/A                                     ; 231.86 MHz ( period = 4.313 ns )                    ; timer_1s:timer|compteur[21] ; timer_1s:timer|compteur[26] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 4.099 ns                ;
; N/A                                     ; 231.86 MHz ( period = 4.313 ns )                    ; timer_1s:timer|compteur[21] ; timer_1s:timer|compteur[24] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 4.099 ns                ;
; N/A                                     ; 231.86 MHz ( period = 4.313 ns )                    ; timer_1s:timer|compteur[21] ; timer_1s:timer|compteur[25] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 4.099 ns                ;
; N/A                                     ; 231.86 MHz ( period = 4.313 ns )                    ; timer_1s:timer|compteur[21] ; timer_1s:timer|compteur[30] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 4.099 ns                ;
; N/A                                     ; 231.86 MHz ( period = 4.313 ns )                    ; timer_1s:timer|compteur[21] ; timer_1s:timer|compteur[29] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 4.099 ns                ;
; N/A                                     ; 231.86 MHz ( period = 4.313 ns )                    ; timer_1s:timer|compteur[21] ; timer_1s:timer|compteur[31] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 4.099 ns                ;
; N/A                                     ; 231.86 MHz ( period = 4.313 ns )                    ; timer_1s:timer|compteur[21] ; timer_1s:timer|compteur[28] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 4.099 ns                ;
; N/A                                     ; 234.63 MHz ( period = 4.262 ns )                    ; timer_1s:timer|compteur[23] ; timer_1s:timer|compteur[22] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 4.048 ns                ;
; N/A                                     ; 234.63 MHz ( period = 4.262 ns )                    ; timer_1s:timer|compteur[23] ; timer_1s:timer|compteur[21] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 4.048 ns                ;
; N/A                                     ; 234.63 MHz ( period = 4.262 ns )                    ; timer_1s:timer|compteur[23] ; timer_1s:timer|compteur[23] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 4.048 ns                ;
; N/A                                     ; 234.63 MHz ( period = 4.262 ns )                    ; timer_1s:timer|compteur[23] ; timer_1s:timer|compteur[20] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 4.048 ns                ;
; N/A                                     ; 234.63 MHz ( period = 4.262 ns )                    ; timer_1s:timer|compteur[23] ; timer_1s:timer|compteur[19] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 4.048 ns                ;
; N/A                                     ; 234.63 MHz ( period = 4.262 ns )                    ; timer_1s:timer|compteur[23] ; timer_1s:timer|compteur[17] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 4.048 ns                ;
; N/A                                     ; 234.63 MHz ( period = 4.262 ns )                    ; timer_1s:timer|compteur[23] ; timer_1s:timer|compteur[18] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 4.048 ns                ;
; N/A                                     ; 234.63 MHz ( period = 4.262 ns )                    ; timer_1s:timer|compteur[23] ; timer_1s:timer|compteur[16] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 4.048 ns                ;
; N/A                                     ; 234.63 MHz ( period = 4.262 ns )                    ; timer_1s:timer|compteur[23] ; timer_1s:timer|compteur[27] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 4.048 ns                ;
; N/A                                     ; 234.63 MHz ( period = 4.262 ns )                    ; timer_1s:timer|compteur[23] ; timer_1s:timer|compteur[26] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 4.048 ns                ;
; N/A                                     ; 234.63 MHz ( period = 4.262 ns )                    ; timer_1s:timer|compteur[23] ; timer_1s:timer|compteur[24] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 4.048 ns                ;
; N/A                                     ; 234.63 MHz ( period = 4.262 ns )                    ; timer_1s:timer|compteur[23] ; timer_1s:timer|compteur[25] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 4.048 ns                ;
; N/A                                     ; 234.63 MHz ( period = 4.262 ns )                    ; timer_1s:timer|compteur[23] ; timer_1s:timer|compteur[30] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 4.048 ns                ;
; N/A                                     ; 234.63 MHz ( period = 4.262 ns )                    ; timer_1s:timer|compteur[23] ; timer_1s:timer|compteur[29] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 4.048 ns                ;
; N/A                                     ; 234.63 MHz ( period = 4.262 ns )                    ; timer_1s:timer|compteur[23] ; timer_1s:timer|compteur[31] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 4.048 ns                ;
; N/A                                     ; 234.63 MHz ( period = 4.262 ns )                    ; timer_1s:timer|compteur[23] ; timer_1s:timer|compteur[28] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 4.048 ns                ;
; N/A                                     ; 235.57 MHz ( period = 4.245 ns )                    ; timer_1s:timer|compteur[27] ; timer_1s:timer|compteur[22] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 4.031 ns                ;
; N/A                                     ; 235.57 MHz ( period = 4.245 ns )                    ; timer_1s:timer|compteur[27] ; timer_1s:timer|compteur[21] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 4.031 ns                ;
; N/A                                     ; 235.57 MHz ( period = 4.245 ns )                    ; timer_1s:timer|compteur[27] ; timer_1s:timer|compteur[23] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 4.031 ns                ;
; N/A                                     ; 235.57 MHz ( period = 4.245 ns )                    ; timer_1s:timer|compteur[27] ; timer_1s:timer|compteur[20] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 4.031 ns                ;
; N/A                                     ; 235.57 MHz ( period = 4.245 ns )                    ; timer_1s:timer|compteur[27] ; timer_1s:timer|compteur[19] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 4.031 ns                ;
; N/A                                     ; 235.57 MHz ( period = 4.245 ns )                    ; timer_1s:timer|compteur[27] ; timer_1s:timer|compteur[17] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 4.031 ns                ;
; N/A                                     ; 235.57 MHz ( period = 4.245 ns )                    ; timer_1s:timer|compteur[27] ; timer_1s:timer|compteur[18] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 4.031 ns                ;
; N/A                                     ; 235.57 MHz ( period = 4.245 ns )                    ; timer_1s:timer|compteur[27] ; timer_1s:timer|compteur[16] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 4.031 ns                ;
; N/A                                     ; 235.57 MHz ( period = 4.245 ns )                    ; timer_1s:timer|compteur[27] ; timer_1s:timer|compteur[27] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 4.031 ns                ;
; N/A                                     ; 235.57 MHz ( period = 4.245 ns )                    ; timer_1s:timer|compteur[27] ; timer_1s:timer|compteur[26] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 4.031 ns                ;
; N/A                                     ; 235.57 MHz ( period = 4.245 ns )                    ; timer_1s:timer|compteur[27] ; timer_1s:timer|compteur[24] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 4.031 ns                ;
; N/A                                     ; 235.57 MHz ( period = 4.245 ns )                    ; timer_1s:timer|compteur[27] ; timer_1s:timer|compteur[25] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 4.031 ns                ;
; N/A                                     ; 235.57 MHz ( period = 4.245 ns )                    ; timer_1s:timer|compteur[27] ; timer_1s:timer|compteur[30] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 4.031 ns                ;
; N/A                                     ; 235.57 MHz ( period = 4.245 ns )                    ; timer_1s:timer|compteur[27] ; timer_1s:timer|compteur[29] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 4.031 ns                ;
; N/A                                     ; 235.57 MHz ( period = 4.245 ns )                    ; timer_1s:timer|compteur[27] ; timer_1s:timer|compteur[31] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 4.031 ns                ;
; N/A                                     ; 235.57 MHz ( period = 4.245 ns )                    ; timer_1s:timer|compteur[27] ; timer_1s:timer|compteur[28] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 4.031 ns                ;
; N/A                                     ; 236.91 MHz ( period = 4.221 ns )                    ; timer_1s:timer|compteur[21] ; timer_1s:timer|var_temp     ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.999 ns                ;
; N/A                                     ; 239.81 MHz ( period = 4.170 ns )                    ; timer_1s:timer|compteur[23] ; timer_1s:timer|var_temp     ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.948 ns                ;
; N/A                                     ; 240.79 MHz ( period = 4.153 ns )                    ; timer_1s:timer|compteur[27] ; timer_1s:timer|var_temp     ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.931 ns                ;
; N/A                                     ; 247.28 MHz ( period = 4.044 ns )                    ; timer_1s:timer|compteur[21] ; timer_1s:timer|compteur[6]  ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.820 ns                ;
; N/A                                     ; 247.28 MHz ( period = 4.044 ns )                    ; timer_1s:timer|compteur[21] ; timer_1s:timer|compteur[7]  ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.820 ns                ;
; N/A                                     ; 247.28 MHz ( period = 4.044 ns )                    ; timer_1s:timer|compteur[21] ; timer_1s:timer|compteur[4]  ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.820 ns                ;
; N/A                                     ; 247.28 MHz ( period = 4.044 ns )                    ; timer_1s:timer|compteur[21] ; timer_1s:timer|compteur[5]  ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.820 ns                ;
; N/A                                     ; 247.28 MHz ( period = 4.044 ns )                    ; timer_1s:timer|compteur[21] ; timer_1s:timer|compteur[0]  ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.820 ns                ;
; N/A                                     ; 247.28 MHz ( period = 4.044 ns )                    ; timer_1s:timer|compteur[21] ; timer_1s:timer|compteur[3]  ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.820 ns                ;
; N/A                                     ; 247.28 MHz ( period = 4.044 ns )                    ; timer_1s:timer|compteur[21] ; timer_1s:timer|compteur[2]  ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.820 ns                ;
; N/A                                     ; 247.28 MHz ( period = 4.044 ns )                    ; timer_1s:timer|compteur[21] ; timer_1s:timer|compteur[1]  ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.820 ns                ;
; N/A                                     ; 247.28 MHz ( period = 4.044 ns )                    ; timer_1s:timer|compteur[21] ; timer_1s:timer|compteur[12] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.820 ns                ;
; N/A                                     ; 247.28 MHz ( period = 4.044 ns )                    ; timer_1s:timer|compteur[21] ; timer_1s:timer|compteur[13] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.820 ns                ;
; N/A                                     ; 247.28 MHz ( period = 4.044 ns )                    ; timer_1s:timer|compteur[21] ; timer_1s:timer|compteur[15] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.820 ns                ;
; N/A                                     ; 247.28 MHz ( period = 4.044 ns )                    ; timer_1s:timer|compteur[21] ; timer_1s:timer|compteur[14] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.820 ns                ;
; N/A                                     ; 247.28 MHz ( period = 4.044 ns )                    ; timer_1s:timer|compteur[21] ; timer_1s:timer|compteur[11] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.820 ns                ;
; N/A                                     ; 247.28 MHz ( period = 4.044 ns )                    ; timer_1s:timer|compteur[21] ; timer_1s:timer|compteur[9]  ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.820 ns                ;
; N/A                                     ; 247.28 MHz ( period = 4.044 ns )                    ; timer_1s:timer|compteur[21] ; timer_1s:timer|compteur[10] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.820 ns                ;
; N/A                                     ; 247.28 MHz ( period = 4.044 ns )                    ; timer_1s:timer|compteur[21] ; timer_1s:timer|compteur[8]  ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.820 ns                ;
; N/A                                     ; 248.02 MHz ( period = 4.032 ns )                    ; timer_1s:timer|compteur[22] ; timer_1s:timer|compteur[22] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.818 ns                ;
; N/A                                     ; 248.02 MHz ( period = 4.032 ns )                    ; timer_1s:timer|compteur[22] ; timer_1s:timer|compteur[21] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.818 ns                ;
; N/A                                     ; 248.02 MHz ( period = 4.032 ns )                    ; timer_1s:timer|compteur[22] ; timer_1s:timer|compteur[23] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.818 ns                ;
; N/A                                     ; 248.02 MHz ( period = 4.032 ns )                    ; timer_1s:timer|compteur[22] ; timer_1s:timer|compteur[20] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.818 ns                ;
; N/A                                     ; 248.02 MHz ( period = 4.032 ns )                    ; timer_1s:timer|compteur[22] ; timer_1s:timer|compteur[19] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.818 ns                ;
; N/A                                     ; 248.02 MHz ( period = 4.032 ns )                    ; timer_1s:timer|compteur[22] ; timer_1s:timer|compteur[17] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.818 ns                ;
; N/A                                     ; 248.02 MHz ( period = 4.032 ns )                    ; timer_1s:timer|compteur[22] ; timer_1s:timer|compteur[18] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.818 ns                ;
; N/A                                     ; 248.02 MHz ( period = 4.032 ns )                    ; timer_1s:timer|compteur[22] ; timer_1s:timer|compteur[16] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.818 ns                ;
; N/A                                     ; 248.02 MHz ( period = 4.032 ns )                    ; timer_1s:timer|compteur[22] ; timer_1s:timer|compteur[27] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.818 ns                ;
; N/A                                     ; 248.02 MHz ( period = 4.032 ns )                    ; timer_1s:timer|compteur[22] ; timer_1s:timer|compteur[26] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.818 ns                ;
; N/A                                     ; 248.02 MHz ( period = 4.032 ns )                    ; timer_1s:timer|compteur[22] ; timer_1s:timer|compteur[24] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.818 ns                ;
; N/A                                     ; 248.02 MHz ( period = 4.032 ns )                    ; timer_1s:timer|compteur[22] ; timer_1s:timer|compteur[25] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.818 ns                ;
; N/A                                     ; 248.02 MHz ( period = 4.032 ns )                    ; timer_1s:timer|compteur[22] ; timer_1s:timer|compteur[30] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.818 ns                ;
; N/A                                     ; 248.02 MHz ( period = 4.032 ns )                    ; timer_1s:timer|compteur[22] ; timer_1s:timer|compteur[29] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.818 ns                ;
; N/A                                     ; 248.02 MHz ( period = 4.032 ns )                    ; timer_1s:timer|compteur[22] ; timer_1s:timer|compteur[31] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.818 ns                ;
; N/A                                     ; 248.02 MHz ( period = 4.032 ns )                    ; timer_1s:timer|compteur[22] ; timer_1s:timer|compteur[28] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.818 ns                ;
; N/A                                     ; 249.63 MHz ( period = 4.006 ns )                    ; timer_1s:timer|compteur[19] ; timer_1s:timer|compteur[22] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.792 ns                ;
; N/A                                     ; 249.63 MHz ( period = 4.006 ns )                    ; timer_1s:timer|compteur[19] ; timer_1s:timer|compteur[21] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.792 ns                ;
; N/A                                     ; 249.63 MHz ( period = 4.006 ns )                    ; timer_1s:timer|compteur[19] ; timer_1s:timer|compteur[23] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.792 ns                ;
; N/A                                     ; 249.63 MHz ( period = 4.006 ns )                    ; timer_1s:timer|compteur[19] ; timer_1s:timer|compteur[20] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.792 ns                ;
; N/A                                     ; 249.63 MHz ( period = 4.006 ns )                    ; timer_1s:timer|compteur[19] ; timer_1s:timer|compteur[19] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.792 ns                ;
; N/A                                     ; 249.63 MHz ( period = 4.006 ns )                    ; timer_1s:timer|compteur[19] ; timer_1s:timer|compteur[17] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.792 ns                ;
; N/A                                     ; 249.63 MHz ( period = 4.006 ns )                    ; timer_1s:timer|compteur[19] ; timer_1s:timer|compteur[18] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.792 ns                ;
; N/A                                     ; 249.63 MHz ( period = 4.006 ns )                    ; timer_1s:timer|compteur[19] ; timer_1s:timer|compteur[16] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.792 ns                ;
; N/A                                     ; 249.63 MHz ( period = 4.006 ns )                    ; timer_1s:timer|compteur[19] ; timer_1s:timer|compteur[27] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.792 ns                ;
; N/A                                     ; 249.63 MHz ( period = 4.006 ns )                    ; timer_1s:timer|compteur[19] ; timer_1s:timer|compteur[26] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.792 ns                ;
; N/A                                     ; 249.63 MHz ( period = 4.006 ns )                    ; timer_1s:timer|compteur[19] ; timer_1s:timer|compteur[24] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.792 ns                ;
; N/A                                     ; 249.63 MHz ( period = 4.006 ns )                    ; timer_1s:timer|compteur[19] ; timer_1s:timer|compteur[25] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.792 ns                ;
; N/A                                     ; 249.63 MHz ( period = 4.006 ns )                    ; timer_1s:timer|compteur[19] ; timer_1s:timer|compteur[30] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.792 ns                ;
; N/A                                     ; 249.63 MHz ( period = 4.006 ns )                    ; timer_1s:timer|compteur[19] ; timer_1s:timer|compteur[29] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.792 ns                ;
; N/A                                     ; 249.63 MHz ( period = 4.006 ns )                    ; timer_1s:timer|compteur[19] ; timer_1s:timer|compteur[31] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.792 ns                ;
; N/A                                     ; 249.63 MHz ( period = 4.006 ns )                    ; timer_1s:timer|compteur[19] ; timer_1s:timer|compteur[28] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.792 ns                ;
; N/A                                     ; 250.44 MHz ( period = 3.993 ns )                    ; timer_1s:timer|compteur[23] ; timer_1s:timer|compteur[6]  ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.769 ns                ;
; N/A                                     ; 250.44 MHz ( period = 3.993 ns )                    ; timer_1s:timer|compteur[23] ; timer_1s:timer|compteur[7]  ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.769 ns                ;
; N/A                                     ; 250.44 MHz ( period = 3.993 ns )                    ; timer_1s:timer|compteur[23] ; timer_1s:timer|compteur[4]  ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.769 ns                ;
; N/A                                     ; 250.44 MHz ( period = 3.993 ns )                    ; timer_1s:timer|compteur[23] ; timer_1s:timer|compteur[5]  ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.769 ns                ;
; N/A                                     ; 250.44 MHz ( period = 3.993 ns )                    ; timer_1s:timer|compteur[23] ; timer_1s:timer|compteur[0]  ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.769 ns                ;
; N/A                                     ; 250.44 MHz ( period = 3.993 ns )                    ; timer_1s:timer|compteur[23] ; timer_1s:timer|compteur[3]  ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.769 ns                ;
; N/A                                     ; 250.44 MHz ( period = 3.993 ns )                    ; timer_1s:timer|compteur[23] ; timer_1s:timer|compteur[2]  ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.769 ns                ;
; N/A                                     ; 250.44 MHz ( period = 3.993 ns )                    ; timer_1s:timer|compteur[23] ; timer_1s:timer|compteur[1]  ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.769 ns                ;
; N/A                                     ; 250.44 MHz ( period = 3.993 ns )                    ; timer_1s:timer|compteur[23] ; timer_1s:timer|compteur[12] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.769 ns                ;
; N/A                                     ; 250.44 MHz ( period = 3.993 ns )                    ; timer_1s:timer|compteur[23] ; timer_1s:timer|compteur[13] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.769 ns                ;
; N/A                                     ; 250.44 MHz ( period = 3.993 ns )                    ; timer_1s:timer|compteur[23] ; timer_1s:timer|compteur[15] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.769 ns                ;
; N/A                                     ; 250.44 MHz ( period = 3.993 ns )                    ; timer_1s:timer|compteur[23] ; timer_1s:timer|compteur[14] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.769 ns                ;
; N/A                                     ; 250.44 MHz ( period = 3.993 ns )                    ; timer_1s:timer|compteur[23] ; timer_1s:timer|compteur[11] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.769 ns                ;
; N/A                                     ; 250.44 MHz ( period = 3.993 ns )                    ; timer_1s:timer|compteur[23] ; timer_1s:timer|compteur[9]  ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.769 ns                ;
; N/A                                     ; 250.44 MHz ( period = 3.993 ns )                    ; timer_1s:timer|compteur[23] ; timer_1s:timer|compteur[10] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.769 ns                ;
; N/A                                     ; 250.44 MHz ( period = 3.993 ns )                    ; timer_1s:timer|compteur[23] ; timer_1s:timer|compteur[8]  ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.769 ns                ;
; N/A                                     ; 250.56 MHz ( period = 3.991 ns )                    ; timer_1s:timer|compteur[26] ; timer_1s:timer|compteur[22] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.777 ns                ;
; N/A                                     ; 250.56 MHz ( period = 3.991 ns )                    ; timer_1s:timer|compteur[26] ; timer_1s:timer|compteur[21] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.777 ns                ;
; N/A                                     ; 250.56 MHz ( period = 3.991 ns )                    ; timer_1s:timer|compteur[26] ; timer_1s:timer|compteur[23] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.777 ns                ;
; N/A                                     ; 250.56 MHz ( period = 3.991 ns )                    ; timer_1s:timer|compteur[26] ; timer_1s:timer|compteur[20] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.777 ns                ;
; N/A                                     ; 250.56 MHz ( period = 3.991 ns )                    ; timer_1s:timer|compteur[26] ; timer_1s:timer|compteur[19] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.777 ns                ;
; N/A                                     ; 250.56 MHz ( period = 3.991 ns )                    ; timer_1s:timer|compteur[26] ; timer_1s:timer|compteur[17] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.777 ns                ;
; N/A                                     ; 250.56 MHz ( period = 3.991 ns )                    ; timer_1s:timer|compteur[26] ; timer_1s:timer|compteur[18] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.777 ns                ;
; N/A                                     ; 250.56 MHz ( period = 3.991 ns )                    ; timer_1s:timer|compteur[26] ; timer_1s:timer|compteur[16] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.777 ns                ;
; N/A                                     ; 250.56 MHz ( period = 3.991 ns )                    ; timer_1s:timer|compteur[26] ; timer_1s:timer|compteur[27] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.777 ns                ;
; N/A                                     ; 250.56 MHz ( period = 3.991 ns )                    ; timer_1s:timer|compteur[26] ; timer_1s:timer|compteur[26] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.777 ns                ;
; N/A                                     ; 250.56 MHz ( period = 3.991 ns )                    ; timer_1s:timer|compteur[26] ; timer_1s:timer|compteur[24] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.777 ns                ;
; N/A                                     ; 250.56 MHz ( period = 3.991 ns )                    ; timer_1s:timer|compteur[26] ; timer_1s:timer|compteur[25] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.777 ns                ;
; N/A                                     ; 250.56 MHz ( period = 3.991 ns )                    ; timer_1s:timer|compteur[26] ; timer_1s:timer|compteur[30] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.777 ns                ;
; N/A                                     ; 250.56 MHz ( period = 3.991 ns )                    ; timer_1s:timer|compteur[26] ; timer_1s:timer|compteur[29] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.777 ns                ;
; N/A                                     ; 250.56 MHz ( period = 3.991 ns )                    ; timer_1s:timer|compteur[26] ; timer_1s:timer|compteur[31] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.777 ns                ;
; N/A                                     ; 250.56 MHz ( period = 3.991 ns )                    ; timer_1s:timer|compteur[26] ; timer_1s:timer|compteur[28] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.777 ns                ;
; N/A                                     ; 251.51 MHz ( period = 3.976 ns )                    ; timer_1s:timer|compteur[27] ; timer_1s:timer|compteur[6]  ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.752 ns                ;
; N/A                                     ; 251.51 MHz ( period = 3.976 ns )                    ; timer_1s:timer|compteur[27] ; timer_1s:timer|compteur[7]  ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.752 ns                ;
; N/A                                     ; 251.51 MHz ( period = 3.976 ns )                    ; timer_1s:timer|compteur[27] ; timer_1s:timer|compteur[4]  ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.752 ns                ;
; N/A                                     ; 251.51 MHz ( period = 3.976 ns )                    ; timer_1s:timer|compteur[27] ; timer_1s:timer|compteur[5]  ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.752 ns                ;
; N/A                                     ; 251.51 MHz ( period = 3.976 ns )                    ; timer_1s:timer|compteur[27] ; timer_1s:timer|compteur[0]  ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.752 ns                ;
; N/A                                     ; 251.51 MHz ( period = 3.976 ns )                    ; timer_1s:timer|compteur[27] ; timer_1s:timer|compteur[3]  ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.752 ns                ;
; N/A                                     ; 251.51 MHz ( period = 3.976 ns )                    ; timer_1s:timer|compteur[27] ; timer_1s:timer|compteur[2]  ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.752 ns                ;
; N/A                                     ; 251.51 MHz ( period = 3.976 ns )                    ; timer_1s:timer|compteur[27] ; timer_1s:timer|compteur[1]  ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.752 ns                ;
; N/A                                     ; 251.51 MHz ( period = 3.976 ns )                    ; timer_1s:timer|compteur[27] ; timer_1s:timer|compteur[12] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.752 ns                ;
; N/A                                     ; 251.51 MHz ( period = 3.976 ns )                    ; timer_1s:timer|compteur[27] ; timer_1s:timer|compteur[13] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.752 ns                ;
; N/A                                     ; 251.51 MHz ( period = 3.976 ns )                    ; timer_1s:timer|compteur[27] ; timer_1s:timer|compteur[15] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.752 ns                ;
; N/A                                     ; 251.51 MHz ( period = 3.976 ns )                    ; timer_1s:timer|compteur[27] ; timer_1s:timer|compteur[14] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.752 ns                ;
; N/A                                     ; 251.51 MHz ( period = 3.976 ns )                    ; timer_1s:timer|compteur[27] ; timer_1s:timer|compteur[11] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.752 ns                ;
; N/A                                     ; 251.51 MHz ( period = 3.976 ns )                    ; timer_1s:timer|compteur[27] ; timer_1s:timer|compteur[9]  ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.752 ns                ;
; N/A                                     ; 251.51 MHz ( period = 3.976 ns )                    ; timer_1s:timer|compteur[27] ; timer_1s:timer|compteur[10] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.752 ns                ;
; N/A                                     ; 251.51 MHz ( period = 3.976 ns )                    ; timer_1s:timer|compteur[27] ; timer_1s:timer|compteur[8]  ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.752 ns                ;
; N/A                                     ; 253.81 MHz ( period = 3.940 ns )                    ; timer_1s:timer|compteur[22] ; timer_1s:timer|var_temp     ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.718 ns                ;
; N/A                                     ; 255.49 MHz ( period = 3.914 ns )                    ; timer_1s:timer|compteur[19] ; timer_1s:timer|var_temp     ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.692 ns                ;
; N/A                                     ; 256.48 MHz ( period = 3.899 ns )                    ; timer_1s:timer|compteur[26] ; timer_1s:timer|var_temp     ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.677 ns                ;
; N/A                                     ; 258.06 MHz ( period = 3.875 ns )                    ; timer_1s:timer|compteur[30] ; timer_1s:timer|compteur[23] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.661 ns                ;
; N/A                                     ; 258.06 MHz ( period = 3.875 ns )                    ; timer_1s:timer|compteur[30] ; timer_1s:timer|compteur[20] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.661 ns                ;
; N/A                                     ; 258.06 MHz ( period = 3.875 ns )                    ; timer_1s:timer|compteur[30] ; timer_1s:timer|compteur[19] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.661 ns                ;
; N/A                                     ; 258.06 MHz ( period = 3.875 ns )                    ; timer_1s:timer|compteur[30] ; timer_1s:timer|compteur[17] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.661 ns                ;
; N/A                                     ; 258.06 MHz ( period = 3.875 ns )                    ; timer_1s:timer|compteur[30] ; timer_1s:timer|compteur[18] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.661 ns                ;
; N/A                                     ; 258.06 MHz ( period = 3.875 ns )                    ; timer_1s:timer|compteur[30] ; timer_1s:timer|compteur[16] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.661 ns                ;
; N/A                                     ; 258.06 MHz ( period = 3.875 ns )                    ; timer_1s:timer|compteur[30] ; timer_1s:timer|compteur[27] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.661 ns                ;
; N/A                                     ; 258.06 MHz ( period = 3.875 ns )                    ; timer_1s:timer|compteur[30] ; timer_1s:timer|compteur[26] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.661 ns                ;
; N/A                                     ; 258.06 MHz ( period = 3.875 ns )                    ; timer_1s:timer|compteur[30] ; timer_1s:timer|compteur[24] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.661 ns                ;
; N/A                                     ; 258.06 MHz ( period = 3.875 ns )                    ; timer_1s:timer|compteur[30] ; timer_1s:timer|compteur[25] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.661 ns                ;
; N/A                                     ; 258.06 MHz ( period = 3.875 ns )                    ; timer_1s:timer|compteur[30] ; timer_1s:timer|compteur[30] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.661 ns                ;
; N/A                                     ; 258.06 MHz ( period = 3.875 ns )                    ; timer_1s:timer|compteur[30] ; timer_1s:timer|compteur[29] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.661 ns                ;
; N/A                                     ; 258.06 MHz ( period = 3.875 ns )                    ; timer_1s:timer|compteur[30] ; timer_1s:timer|compteur[31] ; clk_50M    ; clk_50M  ; None                        ; None                      ; 3.661 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                             ;                             ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------+-----------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk_50M'                                                                                                                                                                                           ;
+------------------------------------------+--------------------------------+------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                           ; To                     ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+--------------------------------+------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; cap_mae:MAE|etat_present.etat4 ; cpt:compteur|nombre[1] ; clk_50M    ; clk_50M  ; None                       ; None                       ; 1.981 ns                 ;
; Not operational: Clock Skew > Data Delay ; cap_mae:MAE|etat_present.etat4 ; cpt:compteur|nombre[8] ; clk_50M    ; clk_50M  ; None                       ; None                       ; 1.981 ns                 ;
; Not operational: Clock Skew > Data Delay ; cap_mae:MAE|etat_present.etat4 ; cpt:compteur|nombre[0] ; clk_50M    ; clk_50M  ; None                       ; None                       ; 1.981 ns                 ;
; Not operational: Clock Skew > Data Delay ; cap_mae:MAE|etat_present.etat4 ; cpt:compteur|nombre[2] ; clk_50M    ; clk_50M  ; None                       ; None                       ; 1.981 ns                 ;
; Not operational: Clock Skew > Data Delay ; cap_mae:MAE|etat_present.etat4 ; cpt:compteur|nombre[3] ; clk_50M    ; clk_50M  ; None                       ; None                       ; 1.981 ns                 ;
; Not operational: Clock Skew > Data Delay ; cap_mae:MAE|etat_present.etat4 ; cpt:compteur|nombre[6] ; clk_50M    ; clk_50M  ; None                       ; None                       ; 1.981 ns                 ;
; Not operational: Clock Skew > Data Delay ; cap_mae:MAE|etat_present.etat4 ; cpt:compteur|nombre[5] ; clk_50M    ; clk_50M  ; None                       ; None                       ; 1.981 ns                 ;
; Not operational: Clock Skew > Data Delay ; cap_mae:MAE|etat_present.etat4 ; cpt:compteur|nombre[4] ; clk_50M    ; clk_50M  ; None                       ; None                       ; 1.981 ns                 ;
; Not operational: Clock Skew > Data Delay ; cap_mae:MAE|etat_present.etat4 ; cpt:compteur|nombre[7] ; clk_50M    ; clk_50M  ; None                       ; None                       ; 1.981 ns                 ;
; Not operational: Clock Skew > Data Delay ; cap_mae:MAE|etat_present.etat3 ; cpt:compteur|nombre[1] ; clk_50M    ; clk_50M  ; None                       ; None                       ; 1.991 ns                 ;
; Not operational: Clock Skew > Data Delay ; cap_mae:MAE|etat_present.etat3 ; cpt:compteur|nombre[8] ; clk_50M    ; clk_50M  ; None                       ; None                       ; 1.991 ns                 ;
; Not operational: Clock Skew > Data Delay ; cap_mae:MAE|etat_present.etat3 ; cpt:compteur|nombre[0] ; clk_50M    ; clk_50M  ; None                       ; None                       ; 1.991 ns                 ;
; Not operational: Clock Skew > Data Delay ; cap_mae:MAE|etat_present.etat3 ; cpt:compteur|nombre[2] ; clk_50M    ; clk_50M  ; None                       ; None                       ; 1.991 ns                 ;
; Not operational: Clock Skew > Data Delay ; cap_mae:MAE|etat_present.etat3 ; cpt:compteur|nombre[3] ; clk_50M    ; clk_50M  ; None                       ; None                       ; 1.991 ns                 ;
; Not operational: Clock Skew > Data Delay ; cap_mae:MAE|etat_present.etat3 ; cpt:compteur|nombre[6] ; clk_50M    ; clk_50M  ; None                       ; None                       ; 1.991 ns                 ;
; Not operational: Clock Skew > Data Delay ; cap_mae:MAE|etat_present.etat3 ; cpt:compteur|nombre[5] ; clk_50M    ; clk_50M  ; None                       ; None                       ; 1.991 ns                 ;
; Not operational: Clock Skew > Data Delay ; cap_mae:MAE|etat_present.etat3 ; cpt:compteur|nombre[4] ; clk_50M    ; clk_50M  ; None                       ; None                       ; 1.991 ns                 ;
; Not operational: Clock Skew > Data Delay ; cap_mae:MAE|etat_present.etat3 ; cpt:compteur|nombre[7] ; clk_50M    ; clk_50M  ; None                       ; None                       ; 1.991 ns                 ;
; Not operational: Clock Skew > Data Delay ; cap_mae:MAE|etat_present.etat2 ; cpt:compteur|nombre[1] ; clk_50M    ; clk_50M  ; None                       ; None                       ; 3.404 ns                 ;
; Not operational: Clock Skew > Data Delay ; cap_mae:MAE|etat_present.etat2 ; cpt:compteur|nombre[8] ; clk_50M    ; clk_50M  ; None                       ; None                       ; 3.404 ns                 ;
; Not operational: Clock Skew > Data Delay ; cap_mae:MAE|etat_present.etat2 ; cpt:compteur|nombre[0] ; clk_50M    ; clk_50M  ; None                       ; None                       ; 3.404 ns                 ;
; Not operational: Clock Skew > Data Delay ; cap_mae:MAE|etat_present.etat2 ; cpt:compteur|nombre[2] ; clk_50M    ; clk_50M  ; None                       ; None                       ; 3.404 ns                 ;
; Not operational: Clock Skew > Data Delay ; cap_mae:MAE|etat_present.etat2 ; cpt:compteur|nombre[3] ; clk_50M    ; clk_50M  ; None                       ; None                       ; 3.404 ns                 ;
; Not operational: Clock Skew > Data Delay ; cap_mae:MAE|etat_present.etat2 ; cpt:compteur|nombre[6] ; clk_50M    ; clk_50M  ; None                       ; None                       ; 3.404 ns                 ;
; Not operational: Clock Skew > Data Delay ; cap_mae:MAE|etat_present.etat2 ; cpt:compteur|nombre[5] ; clk_50M    ; clk_50M  ; None                       ; None                       ; 3.404 ns                 ;
; Not operational: Clock Skew > Data Delay ; cap_mae:MAE|etat_present.etat2 ; cpt:compteur|nombre[4] ; clk_50M    ; clk_50M  ; None                       ; None                       ; 3.404 ns                 ;
; Not operational: Clock Skew > Data Delay ; cap_mae:MAE|etat_present.etat2 ; cpt:compteur|nombre[7] ; clk_50M    ; clk_50M  ; None                       ; None                       ; 3.404 ns                 ;
+------------------------------------------+--------------------------------+------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------+
; tsu                                                                                           ;
+-------+--------------+------------+---------------+--------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From          ; To                             ; To Clock ;
+-------+--------------+------------+---------------+--------------------------------+----------+
; N/A   ; None         ; 5.633 ns   ; in_pwm_compas ; cap_mae:MAE|etat_present.etat2 ; clk_50M  ;
; N/A   ; None         ; 5.626 ns   ; start_stop    ; cap_mae:MAE|etat_present.etat3 ; clk_50M  ;
; N/A   ; None         ; 5.186 ns   ; raz_n         ; timer_1s:timer|var_temp        ; clk_50M  ;
; N/A   ; None         ; 5.016 ns   ; in_pwm_compas ; cap_mae:MAE|etat_present.etat5 ; clk_50M  ;
; N/A   ; None         ; 5.016 ns   ; in_pwm_compas ; cap_mae:MAE|etat_present.etat4 ; clk_50M  ;
; N/A   ; None         ; 5.016 ns   ; in_pwm_compas ; cap_mae:MAE|etat_present.etat3 ; clk_50M  ;
; N/A   ; None         ; 4.970 ns   ; start_stop    ; cap_mae:MAE|etat_present.etat5 ; clk_50M  ;
; N/A   ; None         ; 4.474 ns   ; start_stop    ; cap_mae:MAE|etat_present.etat1 ; clk_50M  ;
; N/A   ; None         ; 1.415 ns   ; continu       ; cap_mae:MAE|etat_present.etat2 ; clk_50M  ;
; N/A   ; None         ; 1.063 ns   ; continu       ; cap_mae:MAE|etat_present.etat3 ; clk_50M  ;
; N/A   ; None         ; 0.886 ns   ; continu       ; cap_mae:MAE|etat_present.etat5 ; clk_50M  ;
; N/A   ; None         ; 0.504 ns   ; continu       ; cap_mae:MAE|etat_present.etat1 ; clk_50M  ;
+-------+--------------+------------+---------------+--------------------------------+----------+


+--------------------------------------------------------------------------------------------------+
; tco                                                                                              ;
+-------+--------------+------------+--------------------------------+----------------+------------+
; Slack ; Required tco ; Actual tco ; From                           ; To             ; From Clock ;
+-------+--------------+------------+--------------------------------+----------------+------------+
; N/A   ; None         ; 10.325 ns  ; cap_mae:MAE|etat_present.etat2 ; etat_mae[0]    ; clk_50M    ;
; N/A   ; None         ; 10.185 ns  ; cap_mae:MAE|etat_present.etat2 ; etat_mae[2]    ; clk_50M    ;
; N/A   ; None         ; 10.158 ns  ; cap_mae:MAE|etat_present.etat2 ; etat_mae[1]    ; clk_50M    ;
; N/A   ; None         ; 9.743 ns   ; cap_mae:MAE|etat_present.etat1 ; etat_mae[0]    ; clk_50M    ;
; N/A   ; None         ; 9.644 ns   ; cap_mae:MAE|etat_present.etat1 ; etat_mae[2]    ; clk_50M    ;
; N/A   ; None         ; 9.638 ns   ; cap_mae:MAE|etat_present.etat3 ; etat_mae[0]    ; clk_50M    ;
; N/A   ; None         ; 9.539 ns   ; cap_mae:MAE|etat_present.etat3 ; etat_mae[2]    ; clk_50M    ;
; N/A   ; None         ; 9.024 ns   ; cap_mae:MAE|etat_present.etat4 ; etat_mae[0]    ; clk_50M    ;
; N/A   ; None         ; 8.918 ns   ; cap_mae:MAE|etat_present.etat4 ; etat_mae[2]    ; clk_50M    ;
; N/A   ; None         ; 8.784 ns   ; cap_mae:MAE|etat_present.etat5 ; etat_mae[0]    ; clk_50M    ;
; N/A   ; None         ; 8.683 ns   ; cap_mae:MAE|etat_present.etat5 ; etat_mae[2]    ; clk_50M    ;
; N/A   ; None         ; 8.646 ns   ; cap_mae:MAE|etat_present.etat3 ; etat_mae[1]    ; clk_50M    ;
; N/A   ; None         ; 7.772 ns   ; timer_1s:timer|var_temp        ; out_1s         ; clk_50M    ;
; N/A   ; None         ; 7.108 ns   ; bascule_D:bascule|Q[8]         ; data_compas[8] ; clk_50M    ;
; N/A   ; None         ; 6.689 ns   ; bascule_D:bascule|Q[1]         ; data_compas[1] ; clk_50M    ;
; N/A   ; None         ; 6.635 ns   ; bascule_D:bascule|Q[0]         ; data_compas[0] ; clk_50M    ;
; N/A   ; None         ; 6.629 ns   ; bascule_D:bascule|Q[5]         ; data_compas[5] ; clk_50M    ;
; N/A   ; None         ; 6.624 ns   ; bascule_D:bascule|Q[4]         ; data_compas[4] ; clk_50M    ;
; N/A   ; None         ; 6.609 ns   ; bascule_D:bascule|Q[2]         ; data_compas[2] ; clk_50M    ;
; N/A   ; None         ; 6.605 ns   ; bascule_D:bascule|Q[3]         ; data_compas[3] ; clk_50M    ;
; N/A   ; None         ; 6.434 ns   ; cap_mae:MAE|etat_present.etat5 ; data_valid     ; clk_50M    ;
; N/A   ; None         ; 6.402 ns   ; bascule_D:bascule|Q[6]         ; data_compas[6] ; clk_50M    ;
; N/A   ; None         ; 6.399 ns   ; bascule_D:bascule|Q[7]         ; data_compas[7] ; clk_50M    ;
+-------+--------------+------------+--------------------------------+----------------+------------+


+-----------------------------------------------------------------------------------------------------+
; th                                                                                                  ;
+---------------+-------------+-----------+---------------+--------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From          ; To                             ; To Clock ;
+---------------+-------------+-----------+---------------+--------------------------------+----------+
; N/A           ; None        ; -0.274 ns ; continu       ; cap_mae:MAE|etat_present.etat1 ; clk_50M  ;
; N/A           ; None        ; -0.656 ns ; continu       ; cap_mae:MAE|etat_present.etat5 ; clk_50M  ;
; N/A           ; None        ; -0.833 ns ; continu       ; cap_mae:MAE|etat_present.etat3 ; clk_50M  ;
; N/A           ; None        ; -1.185 ns ; continu       ; cap_mae:MAE|etat_present.etat2 ; clk_50M  ;
; N/A           ; None        ; -4.244 ns ; start_stop    ; cap_mae:MAE|etat_present.etat1 ; clk_50M  ;
; N/A           ; None        ; -4.740 ns ; start_stop    ; cap_mae:MAE|etat_present.etat5 ; clk_50M  ;
; N/A           ; None        ; -4.786 ns ; in_pwm_compas ; cap_mae:MAE|etat_present.etat5 ; clk_50M  ;
; N/A           ; None        ; -4.786 ns ; in_pwm_compas ; cap_mae:MAE|etat_present.etat4 ; clk_50M  ;
; N/A           ; None        ; -4.786 ns ; in_pwm_compas ; cap_mae:MAE|etat_present.etat3 ; clk_50M  ;
; N/A           ; None        ; -4.956 ns ; raz_n         ; timer_1s:timer|var_temp        ; clk_50M  ;
; N/A           ; None        ; -5.396 ns ; start_stop    ; cap_mae:MAE|etat_present.etat3 ; clk_50M  ;
; N/A           ; None        ; -5.403 ns ; in_pwm_compas ; cap_mae:MAE|etat_present.etat2 ; clk_50M  ;
+---------------+-------------+-----------+---------------+--------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Fri Jan 07 19:14:53 2022
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off acquisition_cap -c acquisition_cap --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk_50M" is an undefined clock
Warning: Found 1 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "prediv_us:prediviseur|var_temp" as buffer
Info: Clock "clk_50M" has Internal fmax of 165.26 MHz between source register "cpt:compteur|nombre[1]" and destination register "bascule_D:bascule|Q[8]" (period= 6.051 ns)
    Info: + Longest register to register delay is 1.863 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X59_Y2_N3; Fanout = 5; REG Node = 'cpt:compteur|nombre[1]'
        Info: 2: + IC(0.529 ns) + CELL(0.414 ns) = 0.943 ns; Loc. = LCCOMB_X60_Y2_N0; Fanout = 2; COMB Node = 'bascule_D:bascule|Q[1]~9'
        Info: 3: + IC(0.000 ns) + CELL(0.071 ns) = 1.014 ns; Loc. = LCCOMB_X60_Y2_N2; Fanout = 2; COMB Node = 'bascule_D:bascule|Q[2]~11'
        Info: 4: + IC(0.000 ns) + CELL(0.071 ns) = 1.085 ns; Loc. = LCCOMB_X60_Y2_N4; Fanout = 2; COMB Node = 'bascule_D:bascule|Q[3]~13'
        Info: 5: + IC(0.000 ns) + CELL(0.071 ns) = 1.156 ns; Loc. = LCCOMB_X60_Y2_N6; Fanout = 2; COMB Node = 'bascule_D:bascule|Q[4]~15'
        Info: 6: + IC(0.000 ns) + CELL(0.071 ns) = 1.227 ns; Loc. = LCCOMB_X60_Y2_N8; Fanout = 2; COMB Node = 'bascule_D:bascule|Q[5]~17'
        Info: 7: + IC(0.000 ns) + CELL(0.071 ns) = 1.298 ns; Loc. = LCCOMB_X60_Y2_N10; Fanout = 2; COMB Node = 'bascule_D:bascule|Q[6]~19'
        Info: 8: + IC(0.000 ns) + CELL(0.071 ns) = 1.369 ns; Loc. = LCCOMB_X60_Y2_N12; Fanout = 1; COMB Node = 'bascule_D:bascule|Q[7]~21'
        Info: 9: + IC(0.000 ns) + CELL(0.410 ns) = 1.779 ns; Loc. = LCCOMB_X60_Y2_N14; Fanout = 1; COMB Node = 'bascule_D:bascule|Q[8]~22'
        Info: 10: + IC(0.000 ns) + CELL(0.084 ns) = 1.863 ns; Loc. = LCFF_X60_Y2_N15; Fanout = 1; REG Node = 'bascule_D:bascule|Q[8]'
        Info: Total cell delay = 1.334 ns ( 71.60 % )
        Info: Total interconnect delay = 0.529 ns ( 28.40 % )
    Info: - Smallest clock skew is -3.974 ns
        Info: + Shortest clock path from clock "clk_50M" to destination register is 2.700 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'clk_50M'
            Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G2; Fanout = 80; COMB Node = 'clk_50M~clkctrl'
            Info: 3: + IC(1.046 ns) + CELL(0.537 ns) = 2.700 ns; Loc. = LCFF_X60_Y2_N15; Fanout = 1; REG Node = 'bascule_D:bascule|Q[8]'
            Info: Total cell delay = 1.536 ns ( 56.89 % )
            Info: Total interconnect delay = 1.164 ns ( 43.11 % )
        Info: - Longest clock path from clock "clk_50M" to source register is 6.674 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'clk_50M'
            Info: 2: + IC(1.364 ns) + CELL(0.787 ns) = 3.150 ns; Loc. = LCFF_X18_Y10_N29; Fanout = 2; REG Node = 'prediv_us:prediviseur|var_temp'
            Info: 3: + IC(1.940 ns) + CELL(0.000 ns) = 5.090 ns; Loc. = CLKCTRL_G0; Fanout = 9; COMB Node = 'prediv_us:prediviseur|var_temp~clkctrl'
            Info: 4: + IC(1.047 ns) + CELL(0.537 ns) = 6.674 ns; Loc. = LCFF_X59_Y2_N3; Fanout = 5; REG Node = 'cpt:compteur|nombre[1]'
            Info: Total cell delay = 2.323 ns ( 34.81 % )
            Info: Total interconnect delay = 4.351 ns ( 65.19 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Micro setup delay of destination is -0.036 ns
Warning: Circuit may not operate. Detected 27 non-operational path(s) clocked by clock "clk_50M" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "cap_mae:MAE|etat_present.etat4" and destination pin or register "cpt:compteur|nombre[1]" for clock "clk_50M" (Hold time is 2.009 ns)
    Info: + Largest clock skew is 3.974 ns
        Info: + Longest clock path from clock "clk_50M" to destination register is 6.674 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'clk_50M'
            Info: 2: + IC(1.364 ns) + CELL(0.787 ns) = 3.150 ns; Loc. = LCFF_X18_Y10_N29; Fanout = 2; REG Node = 'prediv_us:prediviseur|var_temp'
            Info: 3: + IC(1.940 ns) + CELL(0.000 ns) = 5.090 ns; Loc. = CLKCTRL_G0; Fanout = 9; COMB Node = 'prediv_us:prediviseur|var_temp~clkctrl'
            Info: 4: + IC(1.047 ns) + CELL(0.537 ns) = 6.674 ns; Loc. = LCFF_X59_Y2_N3; Fanout = 5; REG Node = 'cpt:compteur|nombre[1]'
            Info: Total cell delay = 2.323 ns ( 34.81 % )
            Info: Total interconnect delay = 4.351 ns ( 65.19 % )
        Info: - Shortest clock path from clock "clk_50M" to source register is 2.700 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'clk_50M'
            Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G2; Fanout = 80; COMB Node = 'clk_50M~clkctrl'
            Info: 3: + IC(1.046 ns) + CELL(0.537 ns) = 2.700 ns; Loc. = LCFF_X59_Y2_N29; Fanout = 4; REG Node = 'cap_mae:MAE|etat_present.etat4'
            Info: Total cell delay = 1.536 ns ( 56.89 % )
            Info: Total interconnect delay = 1.164 ns ( 43.11 % )
    Info: - Micro clock to output delay of source is 0.250 ns
    Info: - Shortest register to register delay is 1.981 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X59_Y2_N29; Fanout = 4; REG Node = 'cap_mae:MAE|etat_present.etat4'
        Info: 2: + IC(0.509 ns) + CELL(0.149 ns) = 0.658 ns; Loc. = LCCOMB_X60_Y2_N30; Fanout = 9; COMB Node = 'cpt:compteur|nombre[0]~12'
        Info: 3: + IC(0.663 ns) + CELL(0.660 ns) = 1.981 ns; Loc. = LCFF_X59_Y2_N3; Fanout = 5; REG Node = 'cpt:compteur|nombre[1]'
        Info: Total cell delay = 0.809 ns ( 40.84 % )
        Info: Total interconnect delay = 1.172 ns ( 59.16 % )
    Info: + Micro hold delay of destination is 0.266 ns
Info: tsu for register "cap_mae:MAE|etat_present.etat2" (data pin = "in_pwm_compas", clock pin = "clk_50M") is 5.633 ns
    Info: + Longest pin to register delay is 8.316 ns
        Info: 1: + IC(0.000 ns) + CELL(0.872 ns) = 0.872 ns; Loc. = PIN_D25; Fanout = 4; PIN Node = 'in_pwm_compas'
        Info: 2: + IC(6.967 ns) + CELL(0.393 ns) = 8.232 ns; Loc. = LCCOMB_X51_Y9_N0; Fanout = 1; COMB Node = 'cap_mae:MAE|Selector1~1'
        Info: 3: + IC(0.000 ns) + CELL(0.084 ns) = 8.316 ns; Loc. = LCFF_X51_Y9_N1; Fanout = 8; REG Node = 'cap_mae:MAE|etat_present.etat2'
        Info: Total cell delay = 1.349 ns ( 16.22 % )
        Info: Total interconnect delay = 6.967 ns ( 83.78 % )
    Info: + Micro setup delay of destination is -0.036 ns
    Info: - Shortest clock path from clock "clk_50M" to destination register is 2.647 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'clk_50M'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G2; Fanout = 80; COMB Node = 'clk_50M~clkctrl'
        Info: 3: + IC(0.993 ns) + CELL(0.537 ns) = 2.647 ns; Loc. = LCFF_X51_Y9_N1; Fanout = 8; REG Node = 'cap_mae:MAE|etat_present.etat2'
        Info: Total cell delay = 1.536 ns ( 58.03 % )
        Info: Total interconnect delay = 1.111 ns ( 41.97 % )
Info: tco from clock "clk_50M" to destination pin "etat_mae[0]" through register "cap_mae:MAE|etat_present.etat2" is 10.325 ns
    Info: + Longest clock path from clock "clk_50M" to source register is 2.647 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'clk_50M'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G2; Fanout = 80; COMB Node = 'clk_50M~clkctrl'
        Info: 3: + IC(0.993 ns) + CELL(0.537 ns) = 2.647 ns; Loc. = LCFF_X51_Y9_N1; Fanout = 8; REG Node = 'cap_mae:MAE|etat_present.etat2'
        Info: Total cell delay = 1.536 ns ( 58.03 % )
        Info: Total interconnect delay = 1.111 ns ( 41.97 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 7.428 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X51_Y9_N1; Fanout = 8; REG Node = 'cap_mae:MAE|etat_present.etat2'
        Info: 2: + IC(1.850 ns) + CELL(0.438 ns) = 2.288 ns; Loc. = LCCOMB_X60_Y2_N16; Fanout = 1; COMB Node = 'cap_mae:MAE|etat_pres[0]~1'
        Info: 3: + IC(2.342 ns) + CELL(2.798 ns) = 7.428 ns; Loc. = PIN_AE13; Fanout = 0; PIN Node = 'etat_mae[0]'
        Info: Total cell delay = 3.236 ns ( 43.56 % )
        Info: Total interconnect delay = 4.192 ns ( 56.44 % )
Info: th for register "cap_mae:MAE|etat_present.etat1" (data pin = "continu", clock pin = "clk_50M") is -0.274 ns
    Info: + Longest clock path from clock "clk_50M" to destination register is 2.700 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 2; CLK Node = 'clk_50M'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G2; Fanout = 80; COMB Node = 'clk_50M~clkctrl'
        Info: 3: + IC(1.046 ns) + CELL(0.537 ns) = 2.700 ns; Loc. = LCFF_X59_Y2_N23; Fanout = 4; REG Node = 'cap_mae:MAE|etat_present.etat1'
        Info: Total cell delay = 1.536 ns ( 56.89 % )
        Info: Total interconnect delay = 1.164 ns ( 43.11 % )
    Info: + Micro hold delay of destination is 0.266 ns
    Info: - Shortest pin to register delay is 3.240 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N25; Fanout = 4; PIN Node = 'continu'
        Info: 2: + IC(1.764 ns) + CELL(0.393 ns) = 3.156 ns; Loc. = LCCOMB_X59_Y2_N22; Fanout = 1; COMB Node = 'cap_mae:MAE|Selector0~0'
        Info: 3: + IC(0.000 ns) + CELL(0.084 ns) = 3.240 ns; Loc. = LCFF_X59_Y2_N23; Fanout = 4; REG Node = 'cap_mae:MAE|etat_present.etat1'
        Info: Total cell delay = 1.476 ns ( 45.56 % )
        Info: Total interconnect delay = 1.764 ns ( 54.44 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 191 megabytes
    Info: Processing ended: Fri Jan 07 19:14:53 2022
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


