<head>
	<meta charset="windows-1251">
</head>
<a href="/" style="text-transform:capitalize; font-size:20px;">содержание</a>
<!--Управление питанием воздуха. Методы каскадного запоминания - Часть I-->
<h3>УПРАВЛЕНИЕ ПИТАНИЕМ ВОЗДУХА. МЕТОДЫ КАСКАДНОГО ЗАПОМИНАНИЯ - ЧАСТЬ I </h3>
<script type="text/javascript" src="../swf/putswf.js"></script>
<span style="padding - left:20px">В предыдущих частях, относящихся к  процедурам устранения блокирующих сигналов, всегда
 рассматривались последовательности с двумя такими сигналами; в случае большего числа, подобные методы требуют:<br>
- устройства: применение распределителей с ломающимся рычагом для всех «блокирующих распределителей конца хода»;<br>
- соединения: "последовательного соединения" (И) между распределителем конца хода с непрерывными сигналами и всех их с 
блокирующими сигналами.<br>
<span style="padding - left:20px">Результат этого - «механическое» решение, а также решение  с использование техники "соединений",
 что не требуют дополнительных элементов.<br>
<span style="padding - left:20px">При использовании техники запоминания число распределителей определяется числом блокирующих
 сигналов, заметим, что несколько сигналов, действующих на одном и том же шаге управляющей программы, могут быть устранены,
 используя один распределитель памяти.<br>
<span style="padding - left:20px">Рациональное соединение нескольких элементов запоминания можно отнести к методу так называемой
 каскадной техникой, которая упрощает построение цикла.<br>
<span style="padding - left:20px">Однако, важно установить взаимосвязь между независимыми сигналами, которые действуют на пилоты
 распределителей памяти и сигналами, производимые ими; то есть должна существовать зависимость между сигналами входа (которые
 будут обозначаться буквой S с последующим номером, указывающим очередность) и сигналами выхода  (которые будут обозначаться
 буквой U с тем же самым номером сигнала, который вызвал его). В качестве примера, будет рассмотрен распределитель памяти на
 фиг.1 (Т.С. 40):<br>
- Сигнал S-1 первый, который действует на распределитель памяти: он поступает на пилот Y для получения выхода U-1.<br>
- Противоположный сигнал S-2 дает выход U-2.<br>
- Наличие U-1 исключает U-2 и наоборот.<br>
<span style="padding - left:20px">При наличии двух элементов запоминания требуемые соединения представлены на фиг. 1 
</span></span></span></span></span></span><div id="swfContainer1"><a href="javascript:putSWF('229.swf', '1')"><b>
фиг.1. T.C. 40</b></a></div> где показана ситуация  покоя  этих двух распределителей; последовательность из трех 
сигналов выхода появляется в следующем порядке:<br>
фиг.2. - Выход U-1: Он разрешается верхним распределителем памяти, когда сигнал S-1 присутствует на пилоте Y нижнего
 распределителя памяти, связанного с сетью.<br>
Фиг.3. - Выход U-2: Это происходит при появлении сигнала S-2 на пилоте Z верхнего распределителя памяти. <br>
Фиг.4. - Выход U-3: Он возникает, когда сигнал S-3 действует на пилоте Z нижнего распределителя: этот  сигнал выхода
 повторно переключает верхний распределитель памяти.<br>
<span style="padding - left:20px">При каждом повторении цикла, ряд независимых сигналов возобновляется согласно 
определенной последовательности S-1, S-2, S-3; сигнал S-3 - тот, который вызывает состояние покоя каскада: при 
перезапуске цикла, первым поступает всегда сигнал S-1, который действует на пилот Y нижнего распределителя памяти.<br>
 На фиг.5 представлен каскад трех запоминающих элементов, и здесь можно заметить, что присутствие элемента ИЛИ на
 входе пилота Z распределителя памяти, связанного с сетью, используется для возвращения каскада к стартовой позиции
 в случае остановки схемы в течение цикла.<br>
<span style="padding - left:20px">Сравнивая схемы фигур 4 и 5, можно заметить некоторые аналогии, которые позволяют
 установить следующие правила:<br>
1) - Число элементов запоминания  всегда меньше на единицу, чем требуемое количество выходов.<br>
2) – При наличии каждого независимого сигнала и согласно последовательности S-1, S-2, и т.д., схема выдает отдельные
 сигналы выхода U-1, U-2, и т.д. и одновременно отключает предыдущий сигнал.<br>
3) - Последовательность независимых сигналов (тех, которые поступают с неблокирующих распределителей конца хода)
 всегда следуют в определенном порядке:<br>
- Сигнал S-1 используется для переключения нижнего распределителя памяти и воздействует на пилот Y.<br>
- Сигнал S-2, имеет такое же действие только на следующий распределитель, воздействуя на пилот Z самого удаленного
 верхнего распределителя памяти, пока не поступит последний сигнал S-4 (как в примере) на пилот Z нижнего 
 распределителя памяти. Он является последним в каждом цикле и переводит  каскад в состояние покоя.<br>
4) - Последовательность выходов имеет следующий порядок:<br>
- U-1 и U-2 от первого верхнего распределителя памяти, сопровождается другими сигналами выхода от  А предшествующего
 элемента запоминания, пока они не достигают того, который связан с сетью.

