onerror {resume}
quietly WaveActivateNextPane {} 0
add wave -noupdate /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE4_RENAME/iFREE_DEFAULT
add wave -noupdate /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE4_RENAME/iFREE_RESTART
add wave -noupdate -radix hexadecimal /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/b0_rs_alu3_exe_pointer
add wave -noupdate -radix hexadecimal -childformat {{{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_info_entry_valid[0]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_info_entry_valid[1]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_info_entry_valid[2]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_info_entry_valid[3]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_info_entry_valid[4]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_info_entry_valid[5]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_info_entry_valid[6]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_info_entry_valid[7]} -radix hexadecimal}} -subitemconfig {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_info_entry_valid[0]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_info_entry_valid[1]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_info_entry_valid[2]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_info_entry_valid[3]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_info_entry_valid[4]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_info_entry_valid[5]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_info_entry_valid[6]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_info_entry_valid[7]} {-radix hexadecimal}} /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_info_entry_valid
add wave -noupdate -radix hexadecimal -childformat {{{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_regist_ex_inorder_regist_pointer[0]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_regist_ex_inorder_regist_pointer[1]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_regist_ex_inorder_regist_pointer[2]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_regist_ex_inorder_regist_pointer[3]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_regist_ex_inorder_regist_pointer[4]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_regist_ex_inorder_regist_pointer[5]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_regist_ex_inorder_regist_pointer[6]} -radix hexadecimal} {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_regist_ex_inorder_regist_pointer[7]} -radix hexadecimal}} -subitemconfig {{/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_regist_ex_inorder_regist_pointer[0]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_regist_ex_inorder_regist_pointer[1]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_regist_ex_inorder_regist_pointer[2]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_regist_ex_inorder_regist_pointer[3]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_regist_ex_inorder_regist_pointer[4]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_regist_ex_inorder_regist_pointer[5]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_regist_ex_inorder_regist_pointer[6]} {-radix hexadecimal} {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_regist_ex_inorder_regist_pointer[7]} {-radix hexadecimal}} /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/rs_alu3_regist_ex_inorder_regist_pointer
add wave -noupdate {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_state}
add wave -noupdate {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0_valid}
add wave -noupdate {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source1_valid}
add wave -noupdate {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_ex_pointer_matching}
add wave -noupdate -radix hexadecimal {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0}
add wave -noupdate {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_source0_sysreg}
add wave -noupdate -radix hexadecimal {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/RS_ALU3[1]/RS_ALU3_0/b0_pc}
add wave -noupdate /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/gr_info_data_valid
add wave -noupdate /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/iPREVIOUS_0_VALID
add wave -noupdate -radix hexadecimal /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/iPREVIOUS_0_SOURCE0
add wave -noupdate -radix hexadecimal /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/iPREVIOUS_PC
add wave -noupdate /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/oPREVIOUS_LOCK
add wave -noupdate /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE5_SCHEDULER1/iPREVIOUS_0_VALID
add wave -noupdate /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE5_SCHEDULER1/iPREVIOUS_0_SOURCE0
add wave -noupdate -radix hexadecimal /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE5_SCHEDULER1/iPREVIOUS_PC
add wave -noupdate /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE5_SCHEDULER1/oPREVIOUS_LOCK
add wave -noupdate /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE4_RENAME/iPREVIOUS_0_VALID
add wave -noupdate -radix hexadecimal /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE4_RENAME/iPREVIOUS_0_SOURCE0
add wave -noupdate -radix hexadecimal /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE4_RENAME/iPREVIOUS_PC
add wave -noupdate -radix hexadecimal /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE4_RENAME/oPREVIOUS_LOCK
add wave -noupdate {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE4_RENAME/GR_RENAME_TABLE[16]/GR_RENAME_TABLE/oINFO_REGNAME}
add wave -noupdate {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/GR_ENTRY[16]/GR_ENTRY/oINFO_DATA_VALID}
add wave -noupdate {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/GR_ENTRY[16]/GR_ENTRY/oINFO_FREELIST_REQ}
add wave -noupdate {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/GR_ENTRY[16]/GR_ENTRY/b_freelist_req}
add wave -noupdate -radix hexadecimal {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/GR_ENTRY[16]/GR_ENTRY/b_state}
add wave -noupdate -radix hexadecimal {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/GR_ENTRY[16]/GR_ENTRY/b_logic_destination}
add wave -noupdate {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/GR_ENTRY[16]/GR_ENTRY/b_data_valid}
add wave -noupdate {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE6_SCHEDULER2/GR_ENTRY[16]/GR_ENTRY/iFREE_RESTART}
add wave -noupdate /tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/exception_restart
add wave -noupdate {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE4_RENAME/GR_RENAME_TABLE[16]/GR_RENAME_TABLE/iROLLBACK_UPDATE_CANDIDATE0_VALID}
add wave -noupdate {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE4_RENAME/GR_RENAME_TABLE[16]/GR_RENAME_TABLE/iROLLBACK_UPDATE_CANDIDATE1_VALID}
add wave -noupdate {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE4_RENAME/GR_RENAME_TABLE[16]/GR_RENAME_TABLE/iROLLBACK_UPDATE_CANDIDATE2_VALID}
add wave -noupdate {/tb_sys_level/TARGET/CORE_IF/CORE_PIPELINE/SATGE4_RENAME/GR_RENAME_TABLE[16]/GR_RENAME_TABLE/iROLLBACK_UPDATE_CANDIDATE3_VALID}
TreeUpdate [SetDefaultTree]
WaveRestoreCursors {{Cursor 1} {16597720 ns} 0}
configure wave -namecolwidth 205
configure wave -valuecolwidth 100
configure wave -justifyvalue left
configure wave -signalnamewidth 1
configure wave -snapdistance 10
configure wave -datasetprefix 0
configure wave -rowmargin 4
configure wave -childrowmargin 2
configure wave -gridoffset 0
configure wave -gridperiod 1
configure wave -griddelta 40
configure wave -timeline 0
configure wave -timelineunits ns
update
WaveRestoreZoom {16594827 ns} {16602837 ns}
