# 组合逻辑设计 - 硬件的语义



## 含有逻辑门电路的设计

1. （可选）画出**真值表**
2. 列出输出与输入之间的**布尔表达式**（POS或与式、SOP与或式）
3. 化简表达式：定理、卡诺图、[在最后电路阶段还可以“推气泡”]
4. 根据表达式设计**逻辑电路**：输入输出各一边、拐角尽可能少。



## 组合逻辑模块

### 复用器 multiplexer（MUX）

+ 控制信号(S)，决定输出哪个输入数据。
+ 可以实现任意N输入逻辑函数，即I0-IN作为指定常量，S1-SM作为输入

![4 to 1 Multiplexer](C:\Users\27628\Desktop\CO-2025\Notes\4-to-1-multiplexer.jpg)

易错题：注意ABC分别对应的是第0、1、2位

![image-20250917215912838](C:\Users\27628\Desktop\CO-2025\Notes\image-20250917215912838.png)

### 分配器 Demultiplexer

+ 多路分配器和多路选择器功能恰好相反
+ 将 1 个输入数据，根据控制信号（S）传送到多个输出端的任何一个输出端。

![Demultiplexer](C:\Users\27628\Desktop\CO-2025\Notes\demultiplexer.jpg)

### 译码器 decoder (DEC) - 电脑内存ROM

+ 每一组输入（密码）对应唯一一个输出为1（独热）

![Block Diagram of a Decoder](C:\Users\27628\Desktop\CO-2025\Notes\block-diagram-decoder.jpg)

**复用器是多输入，单输出，输出取决于输入与选择信号，译码器则是无输入，多输出，输出模式仅取决于选择信号。**

**译码器输出位宽每个信号仅一位，多路选择器可以有多位**

## 时序逻辑设计

+ **这一组和下一组之间的关系**

### 电路分析思路

1. 列出真值表
   1. 假定prev值
   2. 先分析，外部输入能直接决定输出的组合
   3. 再分析，外部输入不能直接决定输出的组合

### 双稳态电路

<img src="C:\Users\27628\Desktop\CO-2025\Notes\image-20250917085907196.png" alt="image-20250917085907196" style="zoom:50%;" />

### SR锁存器 - 控制【按按钮】

<img src="C:\Users\27628\Desktop\CO-2025\Notes\image-20250917091235417.png" alt="image-20250917091235417" style="zoom:50%;" />

+ S-set  R- reset

+ | 功能 | S    | R    | Q            | \(\overline{Q}\)        |
  | ---- | ---- | ---- | ------------ | ----------------------- |
  | 清除 | 0    | 1    | 0            | 1                       |
  | 置位 | 1    | 0    | 1            | 0                       |
  | 保持 | 0    | 0    | \(Q_{prev}\) | \(\overline{Q}_{prev}\) |
  | 非法 | 1    | 1    | 0            | 0                       |

### D 锁存器 - 数据的存储与时序

<img src="C:\Users\27628\Desktop\CO-2025\Notes\image-20250917093538800.png" alt="image-20250917093538800" style="zoom:50%;" />

+ CLK 为 0时，阻塞
+ CLK为1时，D进入锁存器。