TimeQuest Timing Analyzer report for IIR_filter
Tue Oct 20 10:13:29 2020
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'CLK'
 12. Slow 1200mV 85C Model Hold: 'CLK'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Slow 1200mV 85C Model Metastability Report
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'CLK'
 26. Slow 1200mV 0C Model Hold: 'CLK'
 27. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Slow 1200mV 0C Model Metastability Report
 33. Fast 1200mV 0C Model Setup Summary
 34. Fast 1200mV 0C Model Hold Summary
 35. Fast 1200mV 0C Model Recovery Summary
 36. Fast 1200mV 0C Model Removal Summary
 37. Fast 1200mV 0C Model Minimum Pulse Width Summary
 38. Fast 1200mV 0C Model Setup: 'CLK'
 39. Fast 1200mV 0C Model Hold: 'CLK'
 40. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Fast 1200mV 0C Model Metastability Report
 46. Multicorner Timing Analysis Summary
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Signal Integrity Metrics (Slow 1200mv 0c Model)
 54. Signal Integrity Metrics (Slow 1200mv 85c Model)
 55. Signal Integrity Metrics (Fast 1200mv 0c Model)
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition ;
; Revision Name      ; IIR_filter                                                      ;
; Device Family      ; Cyclone IV GX                                                   ;
; Device Name        ; EP4CGX22CF19C6                                                  ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Enabled                                                         ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary             ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 66.6 MHz ; 66.6 MHz        ; CLK        ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; CLK   ; -14.016 ; -233.184          ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.561 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -41.000                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                       ;
+---------+---------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                 ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -14.016 ; RegisterSigned:reg0|Q[3]  ; RegisterSigned:DOUT_reg|Q[4] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 14.950     ;
; -14.009 ; RegisterSigned:reg0|Q[3]  ; RegisterSigned:DOUT_reg|Q[1] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 14.943     ;
; -14.009 ; RegisterSigned:reg0|Q[3]  ; RegisterSigned:DOUT_reg|Q[2] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 14.943     ;
; -14.008 ; RegisterSigned:reg0|Q[3]  ; RegisterSigned:DOUT_reg|Q[0] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 14.942     ;
; -14.008 ; RegisterSigned:reg0|Q[3]  ; RegisterSigned:DOUT_reg|Q[3] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 14.942     ;
; -14.007 ; RegisterSigned:reg0|Q[3]  ; RegisterSigned:DOUT_reg|Q[5] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 14.941     ;
; -13.977 ; RegisterSigned:reg0|Q[7]  ; RegisterSigned:DOUT_reg|Q[4] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 14.913     ;
; -13.970 ; RegisterSigned:reg0|Q[7]  ; RegisterSigned:DOUT_reg|Q[1] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 14.906     ;
; -13.970 ; RegisterSigned:reg0|Q[7]  ; RegisterSigned:DOUT_reg|Q[2] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 14.906     ;
; -13.969 ; RegisterSigned:reg0|Q[7]  ; RegisterSigned:DOUT_reg|Q[0] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 14.905     ;
; -13.969 ; RegisterSigned:reg0|Q[7]  ; RegisterSigned:DOUT_reg|Q[3] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 14.905     ;
; -13.968 ; RegisterSigned:reg0|Q[7]  ; RegisterSigned:DOUT_reg|Q[5] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 14.904     ;
; -13.955 ; RegisterSigned:reg0|Q[8]  ; RegisterSigned:DOUT_reg|Q[4] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 14.891     ;
; -13.951 ; RegisterSigned:reg0|Q[6]  ; RegisterSigned:DOUT_reg|Q[4] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 14.883     ;
; -13.948 ; RegisterSigned:reg0|Q[8]  ; RegisterSigned:DOUT_reg|Q[1] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 14.884     ;
; -13.948 ; RegisterSigned:reg0|Q[8]  ; RegisterSigned:DOUT_reg|Q[2] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 14.884     ;
; -13.947 ; RegisterSigned:reg0|Q[8]  ; RegisterSigned:DOUT_reg|Q[0] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 14.883     ;
; -13.947 ; RegisterSigned:reg0|Q[8]  ; RegisterSigned:DOUT_reg|Q[3] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 14.883     ;
; -13.946 ; RegisterSigned:reg0|Q[8]  ; RegisterSigned:DOUT_reg|Q[5] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 14.882     ;
; -13.944 ; RegisterSigned:reg0|Q[6]  ; RegisterSigned:DOUT_reg|Q[1] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 14.876     ;
; -13.944 ; RegisterSigned:reg0|Q[6]  ; RegisterSigned:DOUT_reg|Q[2] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 14.876     ;
; -13.943 ; RegisterSigned:reg0|Q[6]  ; RegisterSigned:DOUT_reg|Q[0] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 14.875     ;
; -13.943 ; RegisterSigned:reg0|Q[6]  ; RegisterSigned:DOUT_reg|Q[3] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 14.875     ;
; -13.942 ; RegisterSigned:reg0|Q[6]  ; RegisterSigned:DOUT_reg|Q[5] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 14.874     ;
; -13.926 ; RegisterSigned:reg0|Q[4]  ; RegisterSigned:DOUT_reg|Q[4] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 14.862     ;
; -13.926 ; RegisterSigned:reg0|Q[5]  ; RegisterSigned:DOUT_reg|Q[4] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 14.858     ;
; -13.919 ; RegisterSigned:reg0|Q[4]  ; RegisterSigned:DOUT_reg|Q[1] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 14.855     ;
; -13.919 ; RegisterSigned:reg0|Q[4]  ; RegisterSigned:DOUT_reg|Q[2] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 14.855     ;
; -13.919 ; RegisterSigned:reg0|Q[5]  ; RegisterSigned:DOUT_reg|Q[1] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 14.851     ;
; -13.919 ; RegisterSigned:reg0|Q[5]  ; RegisterSigned:DOUT_reg|Q[2] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 14.851     ;
; -13.918 ; RegisterSigned:reg0|Q[4]  ; RegisterSigned:DOUT_reg|Q[0] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 14.854     ;
; -13.918 ; RegisterSigned:reg0|Q[4]  ; RegisterSigned:DOUT_reg|Q[3] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 14.854     ;
; -13.918 ; RegisterSigned:reg0|Q[5]  ; RegisterSigned:DOUT_reg|Q[0] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 14.850     ;
; -13.918 ; RegisterSigned:reg0|Q[5]  ; RegisterSigned:DOUT_reg|Q[3] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 14.850     ;
; -13.917 ; RegisterSigned:reg0|Q[4]  ; RegisterSigned:DOUT_reg|Q[5] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 14.853     ;
; -13.917 ; RegisterSigned:reg0|Q[5]  ; RegisterSigned:DOUT_reg|Q[5] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 14.849     ;
; -13.860 ; RegisterSigned:reg0|Q[3]  ; RegisterSigned:DOUT_reg|Q[7] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 14.793     ;
; -13.835 ; RegisterSigned:reg0|Q[3]  ; RegisterSigned:DOUT_reg|Q[6] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 14.768     ;
; -13.834 ; RegisterSigned:reg0|Q[3]  ; RegisterSigned:DOUT_reg|Q[8] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 14.767     ;
; -13.821 ; RegisterSigned:reg0|Q[7]  ; RegisterSigned:DOUT_reg|Q[7] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 14.756     ;
; -13.799 ; RegisterSigned:reg0|Q[8]  ; RegisterSigned:DOUT_reg|Q[7] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 14.734     ;
; -13.796 ; RegisterSigned:reg0|Q[3]  ; RegisterSigned:DOUT_reg|Q[9] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 14.729     ;
; -13.796 ; RegisterSigned:reg0|Q[7]  ; RegisterSigned:DOUT_reg|Q[6] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 14.731     ;
; -13.795 ; RegisterSigned:reg0|Q[7]  ; RegisterSigned:DOUT_reg|Q[8] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 14.730     ;
; -13.795 ; RegisterSigned:reg0|Q[6]  ; RegisterSigned:DOUT_reg|Q[7] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 14.726     ;
; -13.774 ; RegisterSigned:reg0|Q[8]  ; RegisterSigned:DOUT_reg|Q[6] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 14.709     ;
; -13.773 ; RegisterSigned:reg0|Q[8]  ; RegisterSigned:DOUT_reg|Q[8] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 14.708     ;
; -13.770 ; RegisterSigned:reg0|Q[4]  ; RegisterSigned:DOUT_reg|Q[7] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 14.705     ;
; -13.770 ; RegisterSigned:reg0|Q[5]  ; RegisterSigned:DOUT_reg|Q[7] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 14.701     ;
; -13.770 ; RegisterSigned:reg0|Q[6]  ; RegisterSigned:DOUT_reg|Q[6] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 14.701     ;
; -13.769 ; RegisterSigned:reg0|Q[6]  ; RegisterSigned:DOUT_reg|Q[8] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 14.700     ;
; -13.757 ; RegisterSigned:reg0|Q[7]  ; RegisterSigned:DOUT_reg|Q[9] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 14.692     ;
; -13.745 ; RegisterSigned:reg0|Q[4]  ; RegisterSigned:DOUT_reg|Q[6] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 14.680     ;
; -13.745 ; RegisterSigned:reg0|Q[5]  ; RegisterSigned:DOUT_reg|Q[6] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 14.676     ;
; -13.744 ; RegisterSigned:reg0|Q[4]  ; RegisterSigned:DOUT_reg|Q[8] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 14.679     ;
; -13.744 ; RegisterSigned:reg0|Q[5]  ; RegisterSigned:DOUT_reg|Q[8] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 14.675     ;
; -13.735 ; RegisterSigned:reg0|Q[8]  ; RegisterSigned:DOUT_reg|Q[9] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 14.670     ;
; -13.731 ; RegisterSigned:reg0|Q[6]  ; RegisterSigned:DOUT_reg|Q[9] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 14.662     ;
; -13.706 ; RegisterSigned:reg0|Q[4]  ; RegisterSigned:DOUT_reg|Q[9] ; CLK          ; CLK         ; 1.000        ; -0.060     ; 14.641     ;
; -13.706 ; RegisterSigned:reg0|Q[5]  ; RegisterSigned:DOUT_reg|Q[9] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 14.637     ;
; -13.706 ; RegisterSigned:reg0|Q[9]  ; RegisterSigned:DOUT_reg|Q[4] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 14.643     ;
; -13.699 ; RegisterSigned:reg0|Q[9]  ; RegisterSigned:DOUT_reg|Q[1] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 14.636     ;
; -13.699 ; RegisterSigned:reg0|Q[9]  ; RegisterSigned:DOUT_reg|Q[2] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 14.636     ;
; -13.698 ; RegisterSigned:reg0|Q[9]  ; RegisterSigned:DOUT_reg|Q[0] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 14.635     ;
; -13.698 ; RegisterSigned:reg0|Q[9]  ; RegisterSigned:DOUT_reg|Q[3] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 14.635     ;
; -13.697 ; RegisterSigned:reg0|Q[9]  ; RegisterSigned:DOUT_reg|Q[5] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 14.634     ;
; -13.675 ; RegisterSigned:reg0|Q[11] ; RegisterSigned:DOUT_reg|Q[4] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 14.612     ;
; -13.668 ; RegisterSigned:reg0|Q[11] ; RegisterSigned:DOUT_reg|Q[1] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 14.605     ;
; -13.668 ; RegisterSigned:reg0|Q[11] ; RegisterSigned:DOUT_reg|Q[2] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 14.605     ;
; -13.667 ; RegisterSigned:reg0|Q[11] ; RegisterSigned:DOUT_reg|Q[0] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 14.604     ;
; -13.667 ; RegisterSigned:reg0|Q[11] ; RegisterSigned:DOUT_reg|Q[3] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 14.604     ;
; -13.666 ; RegisterSigned:reg0|Q[11] ; RegisterSigned:DOUT_reg|Q[5] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 14.603     ;
; -13.616 ; RegisterSigned:reg0|Q[10] ; RegisterSigned:DOUT_reg|Q[4] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 14.553     ;
; -13.609 ; RegisterSigned:reg0|Q[10] ; RegisterSigned:DOUT_reg|Q[1] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 14.546     ;
; -13.609 ; RegisterSigned:reg0|Q[10] ; RegisterSigned:DOUT_reg|Q[2] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 14.546     ;
; -13.608 ; RegisterSigned:reg0|Q[10] ; RegisterSigned:DOUT_reg|Q[0] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 14.545     ;
; -13.608 ; RegisterSigned:reg0|Q[10] ; RegisterSigned:DOUT_reg|Q[3] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 14.545     ;
; -13.607 ; RegisterSigned:reg0|Q[10] ; RegisterSigned:DOUT_reg|Q[5] ; CLK          ; CLK         ; 1.000        ; -0.058     ; 14.544     ;
; -13.550 ; RegisterSigned:reg0|Q[9]  ; RegisterSigned:DOUT_reg|Q[7] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 14.486     ;
; -13.525 ; RegisterSigned:reg0|Q[9]  ; RegisterSigned:DOUT_reg|Q[6] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 14.461     ;
; -13.524 ; RegisterSigned:reg0|Q[9]  ; RegisterSigned:DOUT_reg|Q[8] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 14.460     ;
; -13.519 ; RegisterSigned:reg0|Q[11] ; RegisterSigned:DOUT_reg|Q[7] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 14.455     ;
; -13.494 ; RegisterSigned:reg0|Q[11] ; RegisterSigned:DOUT_reg|Q[6] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 14.430     ;
; -13.493 ; RegisterSigned:reg0|Q[11] ; RegisterSigned:DOUT_reg|Q[8] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 14.429     ;
; -13.486 ; RegisterSigned:reg0|Q[9]  ; RegisterSigned:DOUT_reg|Q[9] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 14.422     ;
; -13.460 ; RegisterSigned:reg0|Q[10] ; RegisterSigned:DOUT_reg|Q[7] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 14.396     ;
; -13.455 ; RegisterSigned:reg0|Q[11] ; RegisterSigned:DOUT_reg|Q[9] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 14.391     ;
; -13.435 ; RegisterSigned:reg0|Q[10] ; RegisterSigned:DOUT_reg|Q[6] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 14.371     ;
; -13.434 ; RegisterSigned:reg0|Q[10] ; RegisterSigned:DOUT_reg|Q[8] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 14.370     ;
; -13.403 ; RegisterSigned:reg0|Q[2]  ; RegisterSigned:DOUT_reg|Q[4] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 14.337     ;
; -13.402 ; RegisterSigned:reg0|Q[0]  ; RegisterSigned:DOUT_reg|Q[4] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 14.335     ;
; -13.396 ; RegisterSigned:reg0|Q[2]  ; RegisterSigned:DOUT_reg|Q[1] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 14.330     ;
; -13.396 ; RegisterSigned:reg0|Q[2]  ; RegisterSigned:DOUT_reg|Q[2] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 14.330     ;
; -13.396 ; RegisterSigned:reg0|Q[10] ; RegisterSigned:DOUT_reg|Q[9] ; CLK          ; CLK         ; 1.000        ; -0.059     ; 14.332     ;
; -13.395 ; RegisterSigned:reg0|Q[2]  ; RegisterSigned:DOUT_reg|Q[0] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 14.329     ;
; -13.395 ; RegisterSigned:reg0|Q[2]  ; RegisterSigned:DOUT_reg|Q[3] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 14.329     ;
; -13.395 ; RegisterSigned:reg0|Q[0]  ; RegisterSigned:DOUT_reg|Q[1] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 14.328     ;
; -13.395 ; RegisterSigned:reg0|Q[0]  ; RegisterSigned:DOUT_reg|Q[2] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 14.328     ;
; -13.394 ; RegisterSigned:reg0|Q[2]  ; RegisterSigned:DOUT_reg|Q[5] ; CLK          ; CLK         ; 1.000        ; -0.061     ; 14.328     ;
; -13.394 ; RegisterSigned:reg0|Q[0]  ; RegisterSigned:DOUT_reg|Q[0] ; CLK          ; CLK         ; 1.000        ; -0.062     ; 14.327     ;
+---------+---------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                           ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.561 ; Counter:count|\incProc:cnt[1] ; Counter:count|\incProc:cnt[1] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.782      ;
; 0.563 ; Counter:count|\incProc:cnt[2] ; Counter:count|\incProc:cnt[2] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.784      ;
; 0.563 ; Counter:count|\incProc:cnt[3] ; Counter:count|\incProc:cnt[3] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.784      ;
; 0.571 ; Counter:count|\incProc:cnt[0] ; Counter:count|\incProc:cnt[0] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.792      ;
; 0.677 ; Counter:count|\incProc:cnt[0] ; FF:VOUT_reg|Q                 ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.898      ;
; 0.790 ; Counter:count|\incProc:cnt[1] ; FF:VOUT_reg|Q                 ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.011      ;
; 0.835 ; Counter:count|\incProc:cnt[1] ; Counter:count|\incProc:cnt[2] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.056      ;
; 0.849 ; Counter:count|\incProc:cnt[0] ; Counter:count|\incProc:cnt[1] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.070      ;
; 0.851 ; Counter:count|\incProc:cnt[2] ; Counter:count|\incProc:cnt[3] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.072      ;
; 0.851 ; Counter:count|\incProc:cnt[0] ; Counter:count|\incProc:cnt[2] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.072      ;
; 0.873 ; Counter:count|\incProc:cnt[3] ; FF:VOUT_reg|Q                 ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.094      ;
; 0.908 ; Counter:count|\incProc:cnt[2] ; FF:VOUT_reg|Q                 ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.129      ;
; 0.945 ; Counter:count|\incProc:cnt[1] ; Counter:count|\incProc:cnt[3] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.166      ;
; 0.961 ; Counter:count|\incProc:cnt[0] ; Counter:count|\incProc:cnt[3] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.182      ;
; 0.975 ; FF:VIN_reg|Q                  ; Counter:count|\incProc:cnt[0] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.196      ;
; 1.249 ; FF:VIN_reg|Q                  ; Counter:count|\incProc:cnt[1] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.470      ;
; 1.251 ; FF:VIN_reg|Q                  ; Counter:count|\incProc:cnt[2] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.472      ;
; 1.361 ; FF:VIN_reg|Q                  ; Counter:count|\incProc:cnt[3] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.582      ;
; 1.454 ; FF:VIN_reg|Q                  ; RegisterSigned:DOUT_reg|Q[0]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.675      ;
; 1.454 ; FF:VIN_reg|Q                  ; RegisterSigned:DOUT_reg|Q[1]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.675      ;
; 1.454 ; FF:VIN_reg|Q                  ; RegisterSigned:DOUT_reg|Q[2]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.675      ;
; 1.454 ; FF:VIN_reg|Q                  ; RegisterSigned:DOUT_reg|Q[3]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.675      ;
; 1.454 ; FF:VIN_reg|Q                  ; RegisterSigned:DOUT_reg|Q[4]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.675      ;
; 1.454 ; FF:VIN_reg|Q                  ; RegisterSigned:DOUT_reg|Q[5]  ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.675      ;
; 1.477 ; FF:VIN_reg|Q                  ; RegisterSigned:DOUT_reg|Q[6]  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.697      ;
; 1.477 ; FF:VIN_reg|Q                  ; RegisterSigned:DOUT_reg|Q[7]  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.697      ;
; 1.477 ; FF:VIN_reg|Q                  ; RegisterSigned:DOUT_reg|Q[8]  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.697      ;
; 1.477 ; FF:VIN_reg|Q                  ; RegisterSigned:DOUT_reg|Q[9]  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.697      ;
; 1.494 ; Counter:count|\incProc:cnt[1] ; Counter:count|\incProc:cnt[0] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.715      ;
; 1.572 ; Counter:count|\incProc:cnt[3] ; Counter:count|\incProc:cnt[0] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.793      ;
; 1.612 ; Counter:count|\incProc:cnt[2] ; Counter:count|\incProc:cnt[0] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.833      ;
; 1.755 ; FF:VIN_reg|Q                  ; RegisterSigned:reg0|Q[11]     ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.970      ;
; 1.755 ; FF:VIN_reg|Q                  ; RegisterSigned:reg0|Q[9]      ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.970      ;
; 1.755 ; FF:VIN_reg|Q                  ; RegisterSigned:reg0|Q[10]     ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.970      ;
; 1.784 ; RegisterSigned:DIN_reg|Q[5]   ; RegisterSigned:reg0|Q[5]      ; CLK          ; CLK         ; 0.000        ; 0.067      ; 2.008      ;
; 1.802 ; RegisterSigned:DIN_reg|Q[1]   ; RegisterSigned:reg0|Q[1]      ; CLK          ; CLK         ; 0.000        ; 0.065      ; 2.024      ;
; 1.825 ; Counter:count|\incProc:cnt[3] ; Counter:count|\incProc:cnt[1] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 2.046      ;
; 1.842 ; RegisterSigned:DIN_reg|Q[0]   ; RegisterSigned:reg0|Q[0]      ; CLK          ; CLK         ; 0.000        ; 0.066      ; 2.065      ;
; 1.846 ; RegisterSigned:DIN_reg|Q[7]   ; RegisterSigned:reg0|Q[7]      ; CLK          ; CLK         ; 0.000        ; 0.063      ; 2.066      ;
; 1.886 ; Counter:count|\incProc:cnt[2] ; Counter:count|\incProc:cnt[1] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 2.107      ;
; 1.889 ; RegisterSigned:DIN_reg|Q[4]   ; RegisterSigned:reg0|Q[4]      ; CLK          ; CLK         ; 0.000        ; 0.063      ; 2.109      ;
; 1.924 ; Counter:count|\incProc:cnt[3] ; Counter:count|\incProc:cnt[2] ; CLK          ; CLK         ; 0.000        ; 0.064      ; 2.145      ;
; 1.934 ; FF:VIN_reg|Q                  ; RegisterSigned:reg0|Q[5]      ; CLK          ; CLK         ; 0.000        ; 0.063      ; 2.154      ;
; 1.934 ; FF:VIN_reg|Q                  ; RegisterSigned:reg0|Q[6]      ; CLK          ; CLK         ; 0.000        ; 0.063      ; 2.154      ;
; 1.954 ; RegisterSigned:DIN_reg|Q[7]   ; RegisterSigned:reg0|Q[10]     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 2.173      ;
; 1.963 ; FF:VIN_reg|Q                  ; RegisterSigned:reg0|Q[1]      ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.181      ;
; 1.963 ; FF:VIN_reg|Q                  ; RegisterSigned:reg0|Q[2]      ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.181      ;
; 1.963 ; FF:VIN_reg|Q                  ; RegisterSigned:reg0|Q[3]      ; CLK          ; CLK         ; 0.000        ; 0.061      ; 2.181      ;
; 1.971 ; FF:VIN_reg|Q                  ; RegisterSigned:reg0|Q[0]      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 2.190      ;
; 2.002 ; RegisterSigned:DIN_reg|Q[2]   ; RegisterSigned:reg0|Q[2]      ; CLK          ; CLK         ; 0.000        ; 0.065      ; 2.224      ;
; 2.012 ; RegisterSigned:DIN_reg|Q[7]   ; RegisterSigned:reg0|Q[8]      ; CLK          ; CLK         ; 0.000        ; 0.063      ; 2.232      ;
; 2.043 ; RegisterSigned:DIN_reg|Q[6]   ; RegisterSigned:reg0|Q[6]      ; CLK          ; CLK         ; 0.000        ; 0.067      ; 2.267      ;
; 2.067 ; RegisterSigned:DIN_reg|Q[5]   ; RegisterSigned:reg0|Q[10]     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 2.286      ;
; 2.071 ; RegisterSigned:DIN_reg|Q[4]   ; RegisterSigned:reg0|Q[5]      ; CLK          ; CLK         ; 0.000        ; 0.067      ; 2.295      ;
; 2.083 ; RegisterSigned:DIN_reg|Q[4]   ; RegisterSigned:reg0|Q[10]     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 2.302      ;
; 2.089 ; RegisterSigned:DIN_reg|Q[0]   ; RegisterSigned:reg0|Q[1]      ; CLK          ; CLK         ; 0.000        ; 0.065      ; 2.311      ;
; 2.099 ; RegisterSigned:DIN_reg|Q[6]   ; RegisterSigned:reg0|Q[10]     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 2.318      ;
; 2.125 ; RegisterSigned:DIN_reg|Q[5]   ; RegisterSigned:reg0|Q[8]      ; CLK          ; CLK         ; 0.000        ; 0.063      ; 2.345      ;
; 2.138 ; RegisterSigned:DIN_reg|Q[10]  ; RegisterSigned:reg0|Q[11]     ; CLK          ; CLK         ; 0.000        ; 0.064      ; 2.359      ;
; 2.141 ; RegisterSigned:DIN_reg|Q[4]   ; RegisterSigned:reg0|Q[8]      ; CLK          ; CLK         ; 0.000        ; 0.063      ; 2.361      ;
; 2.146 ; RegisterSigned:DIN_reg|Q[1]   ; RegisterSigned:reg0|Q[2]      ; CLK          ; CLK         ; 0.000        ; 0.065      ; 2.368      ;
; 2.149 ; RegisterSigned:DIN_reg|Q[7]   ; RegisterSigned:reg0|Q[9]      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 2.368      ;
; 2.157 ; RegisterSigned:DIN_reg|Q[6]   ; RegisterSigned:reg0|Q[8]      ; CLK          ; CLK         ; 0.000        ; 0.063      ; 2.377      ;
; 2.162 ; RegisterSigned:DIN_reg|Q[0]   ; RegisterSigned:reg0|Q[2]      ; CLK          ; CLK         ; 0.000        ; 0.065      ; 2.384      ;
; 2.171 ; RegisterSigned:DIN_reg|Q[7]   ; RegisterSigned:reg0|Q[11]     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 2.390      ;
; 2.190 ; RegisterSigned:DIN_reg|Q[5]   ; RegisterSigned:reg0|Q[6]      ; CLK          ; CLK         ; 0.000        ; 0.067      ; 2.414      ;
; 2.198 ; FF:VIN_reg|Q                  ; RegisterSigned:reg0|Q[4]      ; CLK          ; CLK         ; 0.000        ; 0.059      ; 2.414      ;
; 2.198 ; FF:VIN_reg|Q                  ; RegisterSigned:reg0|Q[8]      ; CLK          ; CLK         ; 0.000        ; 0.059      ; 2.414      ;
; 2.198 ; FF:VIN_reg|Q                  ; RegisterSigned:reg0|Q[7]      ; CLK          ; CLK         ; 0.000        ; 0.059      ; 2.414      ;
; 2.206 ; RegisterSigned:DIN_reg|Q[4]   ; RegisterSigned:reg0|Q[6]      ; CLK          ; CLK         ; 0.000        ; 0.067      ; 2.430      ;
; 2.228 ; RegisterSigned:DIN_reg|Q[10]  ; RegisterSigned:reg0|Q[9]      ; CLK          ; CLK         ; 0.000        ; 0.064      ; 2.449      ;
; 2.230 ; RegisterSigned:DIN_reg|Q[5]   ; RegisterSigned:reg0|Q[7]      ; CLK          ; CLK         ; 0.000        ; 0.063      ; 2.450      ;
; 2.246 ; RegisterSigned:DIN_reg|Q[4]   ; RegisterSigned:reg0|Q[7]      ; CLK          ; CLK         ; 0.000        ; 0.063      ; 2.466      ;
; 2.262 ; RegisterSigned:DIN_reg|Q[5]   ; RegisterSigned:reg0|Q[9]      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 2.481      ;
; 2.262 ; RegisterSigned:DIN_reg|Q[6]   ; RegisterSigned:reg0|Q[7]      ; CLK          ; CLK         ; 0.000        ; 0.063      ; 2.482      ;
; 2.274 ; RegisterSigned:DIN_reg|Q[1]   ; RegisterSigned:reg0|Q[4]      ; CLK          ; CLK         ; 0.000        ; 0.063      ; 2.494      ;
; 2.277 ; RegisterSigned:DIN_reg|Q[1]   ; RegisterSigned:reg0|Q[5]      ; CLK          ; CLK         ; 0.000        ; 0.067      ; 2.501      ;
; 2.278 ; RegisterSigned:DIN_reg|Q[4]   ; RegisterSigned:reg0|Q[9]      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 2.497      ;
; 2.284 ; RegisterSigned:DIN_reg|Q[5]   ; RegisterSigned:reg0|Q[11]     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 2.503      ;
; 2.289 ; RegisterSigned:DIN_reg|Q[1]   ; RegisterSigned:reg0|Q[10]     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 2.508      ;
; 2.290 ; RegisterSigned:DIN_reg|Q[0]   ; RegisterSigned:reg0|Q[4]      ; CLK          ; CLK         ; 0.000        ; 0.063      ; 2.510      ;
; 2.293 ; RegisterSigned:DIN_reg|Q[0]   ; RegisterSigned:reg0|Q[5]      ; CLK          ; CLK         ; 0.000        ; 0.067      ; 2.517      ;
; 2.294 ; RegisterSigned:DIN_reg|Q[6]   ; RegisterSigned:reg0|Q[9]      ; CLK          ; CLK         ; 0.000        ; 0.062      ; 2.513      ;
; 2.300 ; RegisterSigned:DIN_reg|Q[4]   ; RegisterSigned:reg0|Q[11]     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 2.519      ;
; 2.304 ; RegisterSigned:DIN_reg|Q[10]  ; RegisterSigned:reg0|Q[10]     ; CLK          ; CLK         ; 0.000        ; 0.064      ; 2.525      ;
; 2.305 ; RegisterSigned:DIN_reg|Q[0]   ; RegisterSigned:reg0|Q[10]     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 2.524      ;
; 2.309 ; RegisterSigned:DIN_reg|Q[2]   ; RegisterSigned:reg0|Q[4]      ; CLK          ; CLK         ; 0.000        ; 0.063      ; 2.529      ;
; 2.312 ; RegisterSigned:DIN_reg|Q[2]   ; RegisterSigned:reg0|Q[5]      ; CLK          ; CLK         ; 0.000        ; 0.067      ; 2.536      ;
; 2.316 ; RegisterSigned:DIN_reg|Q[6]   ; RegisterSigned:reg0|Q[11]     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 2.535      ;
; 2.324 ; RegisterSigned:DIN_reg|Q[2]   ; RegisterSigned:reg0|Q[10]     ; CLK          ; CLK         ; 0.000        ; 0.062      ; 2.543      ;
; 2.344 ; RegisterSigned:DIN_reg|Q[1]   ; RegisterSigned:reg0|Q[3]      ; CLK          ; CLK         ; 0.000        ; 0.065      ; 2.566      ;
; 2.347 ; RegisterSigned:DIN_reg|Q[1]   ; RegisterSigned:reg0|Q[8]      ; CLK          ; CLK         ; 0.000        ; 0.063      ; 2.567      ;
; 2.360 ; RegisterSigned:DIN_reg|Q[0]   ; RegisterSigned:reg0|Q[3]      ; CLK          ; CLK         ; 0.000        ; 0.065      ; 2.582      ;
; 2.363 ; RegisterSigned:DIN_reg|Q[0]   ; RegisterSigned:reg0|Q[8]      ; CLK          ; CLK         ; 0.000        ; 0.063      ; 2.583      ;
; 2.379 ; RegisterSigned:DIN_reg|Q[2]   ; RegisterSigned:reg0|Q[3]      ; CLK          ; CLK         ; 0.000        ; 0.065      ; 2.601      ;
; 2.382 ; RegisterSigned:DIN_reg|Q[2]   ; RegisterSigned:reg0|Q[8]      ; CLK          ; CLK         ; 0.000        ; 0.063      ; 2.602      ;
; 2.412 ; RegisterSigned:DIN_reg|Q[1]   ; RegisterSigned:reg0|Q[6]      ; CLK          ; CLK         ; 0.000        ; 0.067      ; 2.636      ;
; 2.428 ; RegisterSigned:DIN_reg|Q[0]   ; RegisterSigned:reg0|Q[6]      ; CLK          ; CLK         ; 0.000        ; 0.067      ; 2.652      ;
; 2.447 ; RegisterSigned:DIN_reg|Q[2]   ; RegisterSigned:reg0|Q[6]      ; CLK          ; CLK         ; 0.000        ; 0.067      ; 2.671      ;
; 2.452 ; RegisterSigned:DIN_reg|Q[1]   ; RegisterSigned:reg0|Q[7]      ; CLK          ; CLK         ; 0.000        ; 0.063      ; 2.672      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Counter:count|\incProc:cnt[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Counter:count|\incProc:cnt[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Counter:count|\incProc:cnt[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Counter:count|\incProc:cnt[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; FF:VIN_reg|Q                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; FF:VOUT_reg|Q                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:reg0|Q[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:reg0|Q[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:reg0|Q[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:reg0|Q[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:reg0|Q[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:reg0|Q[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:reg0|Q[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:reg0|Q[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:reg0|Q[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:reg0|Q[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:reg0|Q[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:reg0|Q[9]      ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[10]  ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[6]  ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[7]  ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[8]  ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[9]  ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:reg0|Q[0]      ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:reg0|Q[10]     ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:reg0|Q[11]     ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:reg0|Q[1]      ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:reg0|Q[2]      ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:reg0|Q[3]      ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:reg0|Q[4]      ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:reg0|Q[5]      ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:reg0|Q[6]      ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:reg0|Q[7]      ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:reg0|Q[8]      ;
; 0.213  ; 0.397        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:reg0|Q[9]      ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Counter:count|\incProc:cnt[0] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Counter:count|\incProc:cnt[1] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Counter:count|\incProc:cnt[2] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Counter:count|\incProc:cnt[3] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; FF:VIN_reg|Q                  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; FF:VOUT_reg|Q                 ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[0]   ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[1]   ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[2]   ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[3]   ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[4]   ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[5]   ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[6]   ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[7]   ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[8]   ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[0]  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[1]  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[2]  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[3]  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[4]  ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[5]  ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; CLK~input|o                   ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]     ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk       ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; reg0|Q[0]|clk                 ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; reg0|Q[10]|clk                ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; reg0|Q[11]|clk                ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; reg0|Q[1]|clk                 ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; reg0|Q[2]|clk                 ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; reg0|Q[3]|clk                 ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; reg0|Q[9]|clk                 ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; DIN_reg|Q[0]|clk              ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; DIN_reg|Q[10]|clk             ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; DIN_reg|Q[1]|clk              ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; DIN_reg|Q[2]|clk              ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; DIN_reg|Q[3]|clk              ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; DIN_reg|Q[4]|clk              ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; DIN_reg|Q[5]|clk              ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; DIN_reg|Q[6]|clk              ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; DIN_reg|Q[7]|clk              ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; DIN_reg|Q[8]|clk              ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; DOUT_reg|Q[6]|clk             ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; DOUT_reg|Q[7]|clk             ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; DOUT_reg|Q[8]|clk             ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DIN[*]    ; CLK        ; 3.573  ; 4.064  ; Rise       ; CLK             ;
;  DIN[0]   ; CLK        ; 3.006  ; 3.548  ; Rise       ; CLK             ;
;  DIN[1]   ; CLK        ; 2.653  ; 3.124  ; Rise       ; CLK             ;
;  DIN[2]   ; CLK        ; 3.417  ; 3.892  ; Rise       ; CLK             ;
;  DIN[3]   ; CLK        ; 3.014  ; 3.503  ; Rise       ; CLK             ;
;  DIN[4]   ; CLK        ; 3.573  ; 4.064  ; Rise       ; CLK             ;
;  DIN[5]   ; CLK        ; 2.667  ; 3.126  ; Rise       ; CLK             ;
;  DIN[6]   ; CLK        ; 2.854  ; 3.368  ; Rise       ; CLK             ;
;  DIN[7]   ; CLK        ; 2.708  ; 3.185  ; Rise       ; CLK             ;
;  DIN[8]   ; CLK        ; 3.332  ; 3.815  ; Rise       ; CLK             ;
;  DIN[9]   ; CLK        ; 1.946  ; 2.455  ; Rise       ; CLK             ;
; RST_n     ; CLK        ; 4.217  ; 4.745  ; Rise       ; CLK             ;
; VIN       ; CLK        ; 2.510  ; 3.062  ; Rise       ; CLK             ;
; a1[*]     ; CLK        ; 17.910 ; 18.452 ; Rise       ; CLK             ;
;  a1[0]    ; CLK        ; 16.248 ; 16.760 ; Rise       ; CLK             ;
;  a1[1]    ; CLK        ; 17.910 ; 18.452 ; Rise       ; CLK             ;
;  a1[2]    ; CLK        ; 17.849 ; 18.325 ; Rise       ; CLK             ;
;  a1[3]    ; CLK        ; 17.863 ; 18.373 ; Rise       ; CLK             ;
;  a1[4]    ; CLK        ; 17.455 ; 17.926 ; Rise       ; CLK             ;
;  a1[5]    ; CLK        ; 17.201 ; 17.697 ; Rise       ; CLK             ;
;  a1[6]    ; CLK        ; 16.467 ; 16.996 ; Rise       ; CLK             ;
;  a1[7]    ; CLK        ; 15.989 ; 16.460 ; Rise       ; CLK             ;
;  a1[8]    ; CLK        ; 15.368 ; 15.833 ; Rise       ; CLK             ;
;  a1[9]    ; CLK        ; 15.603 ; 16.029 ; Rise       ; CLK             ;
; b0[*]     ; CLK        ; 11.285 ; 11.802 ; Rise       ; CLK             ;
;  b0[0]    ; CLK        ; 9.090  ; 9.517  ; Rise       ; CLK             ;
;  b0[1]    ; CLK        ; 11.157 ; 11.632 ; Rise       ; CLK             ;
;  b0[2]    ; CLK        ; 11.285 ; 11.802 ; Rise       ; CLK             ;
;  b0[3]    ; CLK        ; 10.789 ; 11.267 ; Rise       ; CLK             ;
;  b0[4]    ; CLK        ; 10.229 ; 10.726 ; Rise       ; CLK             ;
;  b0[5]    ; CLK        ; 10.183 ; 10.672 ; Rise       ; CLK             ;
;  b0[6]    ; CLK        ; 10.161 ; 10.688 ; Rise       ; CLK             ;
;  b0[7]    ; CLK        ; 9.870  ; 10.321 ; Rise       ; CLK             ;
;  b0[8]    ; CLK        ; 8.641  ; 9.160  ; Rise       ; CLK             ;
;  b0[9]    ; CLK        ; 8.939  ; 9.423  ; Rise       ; CLK             ;
; b1[*]     ; CLK        ; 11.924 ; 12.484 ; Rise       ; CLK             ;
;  b1[0]    ; CLK        ; 10.233 ; 10.739 ; Rise       ; CLK             ;
;  b1[1]    ; CLK        ; 11.882 ; 12.427 ; Rise       ; CLK             ;
;  b1[2]    ; CLK        ; 11.924 ; 12.484 ; Rise       ; CLK             ;
;  b1[3]    ; CLK        ; 11.924 ; 12.445 ; Rise       ; CLK             ;
;  b1[4]    ; CLK        ; 11.618 ; 12.135 ; Rise       ; CLK             ;
;  b1[5]    ; CLK        ; 10.848 ; 11.321 ; Rise       ; CLK             ;
;  b1[6]    ; CLK        ; 10.238 ; 10.774 ; Rise       ; CLK             ;
;  b1[7]    ; CLK        ; 10.113 ; 10.628 ; Rise       ; CLK             ;
;  b1[8]    ; CLK        ; 8.820  ; 9.302  ; Rise       ; CLK             ;
;  b1[9]    ; CLK        ; 9.019  ; 9.838  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DIN[*]    ; CLK        ; -1.531 ; -2.017 ; Rise       ; CLK             ;
;  DIN[0]   ; CLK        ; -2.558 ; -3.086 ; Rise       ; CLK             ;
;  DIN[1]   ; CLK        ; -2.221 ; -2.678 ; Rise       ; CLK             ;
;  DIN[2]   ; CLK        ; -2.957 ; -3.418 ; Rise       ; CLK             ;
;  DIN[3]   ; CLK        ; -2.569 ; -3.043 ; Rise       ; CLK             ;
;  DIN[4]   ; CLK        ; -3.104 ; -3.583 ; Rise       ; CLK             ;
;  DIN[5]   ; CLK        ; -2.234 ; -2.681 ; Rise       ; CLK             ;
;  DIN[6]   ; CLK        ; -2.414 ; -2.913 ; Rise       ; CLK             ;
;  DIN[7]   ; CLK        ; -2.272 ; -2.736 ; Rise       ; CLK             ;
;  DIN[8]   ; CLK        ; -2.874 ; -3.343 ; Rise       ; CLK             ;
;  DIN[9]   ; CLK        ; -1.531 ; -2.017 ; Rise       ; CLK             ;
; RST_n     ; CLK        ; -1.691 ; -2.190 ; Rise       ; CLK             ;
; VIN       ; CLK        ; -2.057 ; -2.574 ; Rise       ; CLK             ;
; a1[*]     ; CLK        ; -4.764 ; -5.299 ; Rise       ; CLK             ;
;  a1[0]    ; CLK        ; -4.973 ; -5.489 ; Rise       ; CLK             ;
;  a1[1]    ; CLK        ; -4.764 ; -5.343 ; Rise       ; CLK             ;
;  a1[2]    ; CLK        ; -4.954 ; -5.416 ; Rise       ; CLK             ;
;  a1[3]    ; CLK        ; -4.856 ; -5.299 ; Rise       ; CLK             ;
;  a1[4]    ; CLK        ; -5.997 ; -6.474 ; Rise       ; CLK             ;
;  a1[5]    ; CLK        ; -5.791 ; -6.240 ; Rise       ; CLK             ;
;  a1[6]    ; CLK        ; -6.032 ; -6.575 ; Rise       ; CLK             ;
;  a1[7]    ; CLK        ; -5.843 ; -6.324 ; Rise       ; CLK             ;
;  a1[8]    ; CLK        ; -5.410 ; -5.858 ; Rise       ; CLK             ;
;  a1[9]    ; CLK        ; -5.292 ; -5.797 ; Rise       ; CLK             ;
; b0[*]     ; CLK        ; -3.846 ; -4.314 ; Rise       ; CLK             ;
;  b0[0]    ; CLK        ; -4.361 ; -4.826 ; Rise       ; CLK             ;
;  b0[1]    ; CLK        ; -3.846 ; -4.314 ; Rise       ; CLK             ;
;  b0[2]    ; CLK        ; -4.670 ; -5.189 ; Rise       ; CLK             ;
;  b0[3]    ; CLK        ; -4.359 ; -4.833 ; Rise       ; CLK             ;
;  b0[4]    ; CLK        ; -4.418 ; -4.856 ; Rise       ; CLK             ;
;  b0[5]    ; CLK        ; -4.424 ; -4.869 ; Rise       ; CLK             ;
;  b0[6]    ; CLK        ; -4.402 ; -4.895 ; Rise       ; CLK             ;
;  b0[7]    ; CLK        ; -4.383 ; -4.824 ; Rise       ; CLK             ;
;  b0[8]    ; CLK        ; -4.604 ; -5.118 ; Rise       ; CLK             ;
;  b0[9]    ; CLK        ; -4.591 ; -5.124 ; Rise       ; CLK             ;
; b1[*]     ; CLK        ; -3.988 ; -4.479 ; Rise       ; CLK             ;
;  b1[0]    ; CLK        ; -4.561 ; -5.065 ; Rise       ; CLK             ;
;  b1[1]    ; CLK        ; -4.161 ; -4.694 ; Rise       ; CLK             ;
;  b1[2]    ; CLK        ; -4.463 ; -4.991 ; Rise       ; CLK             ;
;  b1[3]    ; CLK        ; -4.325 ; -4.790 ; Rise       ; CLK             ;
;  b1[4]    ; CLK        ; -5.066 ; -5.545 ; Rise       ; CLK             ;
;  b1[5]    ; CLK        ; -4.581 ; -5.042 ; Rise       ; CLK             ;
;  b1[6]    ; CLK        ; -4.180 ; -4.659 ; Rise       ; CLK             ;
;  b1[7]    ; CLK        ; -4.059 ; -4.502 ; Rise       ; CLK             ;
;  b1[8]    ; CLK        ; -4.752 ; -5.205 ; Rise       ; CLK             ;
;  b1[9]    ; CLK        ; -3.988 ; -4.479 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DOUT[*]   ; CLK        ; 8.113 ; 8.081 ; Rise       ; CLK             ;
;  DOUT[0]  ; CLK        ; 7.150 ; 7.129 ; Rise       ; CLK             ;
;  DOUT[1]  ; CLK        ; 7.316 ; 7.279 ; Rise       ; CLK             ;
;  DOUT[2]  ; CLK        ; 7.299 ; 7.262 ; Rise       ; CLK             ;
;  DOUT[3]  ; CLK        ; 7.556 ; 7.633 ; Rise       ; CLK             ;
;  DOUT[4]  ; CLK        ; 7.797 ; 7.769 ; Rise       ; CLK             ;
;  DOUT[5]  ; CLK        ; 6.850 ; 6.851 ; Rise       ; CLK             ;
;  DOUT[6]  ; CLK        ; 8.113 ; 8.081 ; Rise       ; CLK             ;
;  DOUT[7]  ; CLK        ; 6.848 ; 6.810 ; Rise       ; CLK             ;
;  DOUT[8]  ; CLK        ; 7.694 ; 7.762 ; Rise       ; CLK             ;
;  DOUT[9]  ; CLK        ; 6.969 ; 6.916 ; Rise       ; CLK             ;
; VOUT      ; CLK        ; 6.863 ; 6.865 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DOUT[*]   ; CLK        ; 6.620 ; 6.580 ; Rise       ; CLK             ;
;  DOUT[0]  ; CLK        ; 6.911 ; 6.888 ; Rise       ; CLK             ;
;  DOUT[1]  ; CLK        ; 7.073 ; 7.034 ; Rise       ; CLK             ;
;  DOUT[2]  ; CLK        ; 7.055 ; 7.015 ; Rise       ; CLK             ;
;  DOUT[3]  ; CLK        ; 7.304 ; 7.373 ; Rise       ; CLK             ;
;  DOUT[4]  ; CLK        ; 7.534 ; 7.502 ; Rise       ; CLK             ;
;  DOUT[5]  ; CLK        ; 6.625 ; 6.622 ; Rise       ; CLK             ;
;  DOUT[6]  ; CLK        ; 7.837 ; 7.803 ; Rise       ; CLK             ;
;  DOUT[7]  ; CLK        ; 6.620 ; 6.580 ; Rise       ; CLK             ;
;  DOUT[8]  ; CLK        ; 7.433 ; 7.495 ; Rise       ; CLK             ;
;  DOUT[9]  ; CLK        ; 6.738 ; 6.683 ; Rise       ; CLK             ;
; VOUT      ; CLK        ; 6.637 ; 6.634 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 74.98 MHz ; 74.98 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; CLK   ; -12.337 ; -204.579         ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.506 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -41.000                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                        ;
+---------+---------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                 ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -12.337 ; RegisterSigned:reg0|Q[3]  ; RegisterSigned:DOUT_reg|Q[4] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 13.280     ;
; -12.332 ; RegisterSigned:reg0|Q[3]  ; RegisterSigned:DOUT_reg|Q[1] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 13.275     ;
; -12.332 ; RegisterSigned:reg0|Q[3]  ; RegisterSigned:DOUT_reg|Q[2] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 13.275     ;
; -12.332 ; RegisterSigned:reg0|Q[3]  ; RegisterSigned:DOUT_reg|Q[3] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 13.275     ;
; -12.331 ; RegisterSigned:reg0|Q[3]  ; RegisterSigned:DOUT_reg|Q[0] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 13.274     ;
; -12.331 ; RegisterSigned:reg0|Q[3]  ; RegisterSigned:DOUT_reg|Q[5] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 13.274     ;
; -12.311 ; RegisterSigned:reg0|Q[7]  ; RegisterSigned:DOUT_reg|Q[4] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 13.255     ;
; -12.310 ; RegisterSigned:reg0|Q[8]  ; RegisterSigned:DOUT_reg|Q[4] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 13.254     ;
; -12.306 ; RegisterSigned:reg0|Q[7]  ; RegisterSigned:DOUT_reg|Q[1] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 13.250     ;
; -12.306 ; RegisterSigned:reg0|Q[7]  ; RegisterSigned:DOUT_reg|Q[2] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 13.250     ;
; -12.306 ; RegisterSigned:reg0|Q[7]  ; RegisterSigned:DOUT_reg|Q[3] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 13.250     ;
; -12.305 ; RegisterSigned:reg0|Q[8]  ; RegisterSigned:DOUT_reg|Q[1] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 13.249     ;
; -12.305 ; RegisterSigned:reg0|Q[8]  ; RegisterSigned:DOUT_reg|Q[2] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 13.249     ;
; -12.305 ; RegisterSigned:reg0|Q[8]  ; RegisterSigned:DOUT_reg|Q[3] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 13.249     ;
; -12.305 ; RegisterSigned:reg0|Q[7]  ; RegisterSigned:DOUT_reg|Q[0] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 13.249     ;
; -12.305 ; RegisterSigned:reg0|Q[7]  ; RegisterSigned:DOUT_reg|Q[5] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 13.249     ;
; -12.304 ; RegisterSigned:reg0|Q[8]  ; RegisterSigned:DOUT_reg|Q[0] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 13.248     ;
; -12.304 ; RegisterSigned:reg0|Q[8]  ; RegisterSigned:DOUT_reg|Q[5] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 13.248     ;
; -12.297 ; RegisterSigned:reg0|Q[6]  ; RegisterSigned:DOUT_reg|Q[4] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 13.237     ;
; -12.292 ; RegisterSigned:reg0|Q[6]  ; RegisterSigned:DOUT_reg|Q[1] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 13.232     ;
; -12.292 ; RegisterSigned:reg0|Q[6]  ; RegisterSigned:DOUT_reg|Q[2] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 13.232     ;
; -12.292 ; RegisterSigned:reg0|Q[6]  ; RegisterSigned:DOUT_reg|Q[3] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 13.232     ;
; -12.291 ; RegisterSigned:reg0|Q[6]  ; RegisterSigned:DOUT_reg|Q[0] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 13.231     ;
; -12.291 ; RegisterSigned:reg0|Q[6]  ; RegisterSigned:DOUT_reg|Q[5] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 13.231     ;
; -12.264 ; RegisterSigned:reg0|Q[3]  ; RegisterSigned:DOUT_reg|Q[7] ; CLK          ; CLK         ; 1.000        ; -0.053     ; 13.206     ;
; -12.259 ; RegisterSigned:reg0|Q[5]  ; RegisterSigned:DOUT_reg|Q[4] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 13.199     ;
; -12.257 ; RegisterSigned:reg0|Q[4]  ; RegisterSigned:DOUT_reg|Q[4] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 13.201     ;
; -12.254 ; RegisterSigned:reg0|Q[5]  ; RegisterSigned:DOUT_reg|Q[1] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 13.194     ;
; -12.254 ; RegisterSigned:reg0|Q[5]  ; RegisterSigned:DOUT_reg|Q[2] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 13.194     ;
; -12.254 ; RegisterSigned:reg0|Q[5]  ; RegisterSigned:DOUT_reg|Q[3] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 13.194     ;
; -12.253 ; RegisterSigned:reg0|Q[5]  ; RegisterSigned:DOUT_reg|Q[0] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 13.193     ;
; -12.253 ; RegisterSigned:reg0|Q[5]  ; RegisterSigned:DOUT_reg|Q[5] ; CLK          ; CLK         ; 1.000        ; -0.055     ; 13.193     ;
; -12.252 ; RegisterSigned:reg0|Q[4]  ; RegisterSigned:DOUT_reg|Q[1] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 13.196     ;
; -12.252 ; RegisterSigned:reg0|Q[4]  ; RegisterSigned:DOUT_reg|Q[2] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 13.196     ;
; -12.252 ; RegisterSigned:reg0|Q[4]  ; RegisterSigned:DOUT_reg|Q[3] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 13.196     ;
; -12.251 ; RegisterSigned:reg0|Q[4]  ; RegisterSigned:DOUT_reg|Q[0] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 13.195     ;
; -12.251 ; RegisterSigned:reg0|Q[4]  ; RegisterSigned:DOUT_reg|Q[5] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 13.195     ;
; -12.238 ; RegisterSigned:reg0|Q[7]  ; RegisterSigned:DOUT_reg|Q[7] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 13.181     ;
; -12.237 ; RegisterSigned:reg0|Q[8]  ; RegisterSigned:DOUT_reg|Q[7] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 13.180     ;
; -12.224 ; RegisterSigned:reg0|Q[6]  ; RegisterSigned:DOUT_reg|Q[7] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 13.163     ;
; -12.186 ; RegisterSigned:reg0|Q[5]  ; RegisterSigned:DOUT_reg|Q[7] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 13.125     ;
; -12.184 ; RegisterSigned:reg0|Q[4]  ; RegisterSigned:DOUT_reg|Q[7] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 13.127     ;
; -12.150 ; RegisterSigned:reg0|Q[3]  ; RegisterSigned:DOUT_reg|Q[6] ; CLK          ; CLK         ; 1.000        ; -0.053     ; 13.092     ;
; -12.149 ; RegisterSigned:reg0|Q[3]  ; RegisterSigned:DOUT_reg|Q[8] ; CLK          ; CLK         ; 1.000        ; -0.053     ; 13.091     ;
; -12.143 ; RegisterSigned:reg0|Q[8]  ; RegisterSigned:DOUT_reg|Q[6] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 13.086     ;
; -12.142 ; RegisterSigned:reg0|Q[8]  ; RegisterSigned:DOUT_reg|Q[8] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 13.085     ;
; -12.139 ; RegisterSigned:reg0|Q[7]  ; RegisterSigned:DOUT_reg|Q[6] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 13.082     ;
; -12.138 ; RegisterSigned:reg0|Q[7]  ; RegisterSigned:DOUT_reg|Q[8] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 13.081     ;
; -12.125 ; RegisterSigned:reg0|Q[3]  ; RegisterSigned:DOUT_reg|Q[9] ; CLK          ; CLK         ; 1.000        ; -0.053     ; 13.067     ;
; -12.123 ; RegisterSigned:reg0|Q[9]  ; RegisterSigned:DOUT_reg|Q[4] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 13.068     ;
; -12.118 ; RegisterSigned:reg0|Q[9]  ; RegisterSigned:DOUT_reg|Q[1] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 13.063     ;
; -12.118 ; RegisterSigned:reg0|Q[9]  ; RegisterSigned:DOUT_reg|Q[2] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 13.063     ;
; -12.118 ; RegisterSigned:reg0|Q[9]  ; RegisterSigned:DOUT_reg|Q[3] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 13.063     ;
; -12.117 ; RegisterSigned:reg0|Q[9]  ; RegisterSigned:DOUT_reg|Q[0] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 13.062     ;
; -12.117 ; RegisterSigned:reg0|Q[9]  ; RegisterSigned:DOUT_reg|Q[5] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 13.062     ;
; -12.116 ; RegisterSigned:reg0|Q[8]  ; RegisterSigned:DOUT_reg|Q[9] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 13.059     ;
; -12.112 ; RegisterSigned:reg0|Q[7]  ; RegisterSigned:DOUT_reg|Q[9] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 13.055     ;
; -12.110 ; RegisterSigned:reg0|Q[6]  ; RegisterSigned:DOUT_reg|Q[6] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 13.049     ;
; -12.109 ; RegisterSigned:reg0|Q[6]  ; RegisterSigned:DOUT_reg|Q[8] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 13.048     ;
; -12.085 ; RegisterSigned:reg0|Q[6]  ; RegisterSigned:DOUT_reg|Q[9] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 13.024     ;
; -12.072 ; RegisterSigned:reg0|Q[5]  ; RegisterSigned:DOUT_reg|Q[6] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 13.011     ;
; -12.071 ; RegisterSigned:reg0|Q[5]  ; RegisterSigned:DOUT_reg|Q[8] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 13.010     ;
; -12.070 ; RegisterSigned:reg0|Q[4]  ; RegisterSigned:DOUT_reg|Q[6] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 13.013     ;
; -12.069 ; RegisterSigned:reg0|Q[4]  ; RegisterSigned:DOUT_reg|Q[8] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 13.012     ;
; -12.063 ; RegisterSigned:reg0|Q[11] ; RegisterSigned:DOUT_reg|Q[4] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 13.008     ;
; -12.058 ; RegisterSigned:reg0|Q[11] ; RegisterSigned:DOUT_reg|Q[1] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 13.003     ;
; -12.058 ; RegisterSigned:reg0|Q[11] ; RegisterSigned:DOUT_reg|Q[2] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 13.003     ;
; -12.058 ; RegisterSigned:reg0|Q[11] ; RegisterSigned:DOUT_reg|Q[3] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 13.003     ;
; -12.057 ; RegisterSigned:reg0|Q[11] ; RegisterSigned:DOUT_reg|Q[0] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 13.002     ;
; -12.057 ; RegisterSigned:reg0|Q[11] ; RegisterSigned:DOUT_reg|Q[5] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 13.002     ;
; -12.050 ; RegisterSigned:reg0|Q[9]  ; RegisterSigned:DOUT_reg|Q[7] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 12.994     ;
; -12.047 ; RegisterSigned:reg0|Q[5]  ; RegisterSigned:DOUT_reg|Q[9] ; CLK          ; CLK         ; 1.000        ; -0.056     ; 12.986     ;
; -12.045 ; RegisterSigned:reg0|Q[4]  ; RegisterSigned:DOUT_reg|Q[9] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 12.988     ;
; -12.042 ; RegisterSigned:reg0|Q[10] ; RegisterSigned:DOUT_reg|Q[4] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 12.987     ;
; -12.037 ; RegisterSigned:reg0|Q[10] ; RegisterSigned:DOUT_reg|Q[1] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 12.982     ;
; -12.037 ; RegisterSigned:reg0|Q[10] ; RegisterSigned:DOUT_reg|Q[2] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 12.982     ;
; -12.037 ; RegisterSigned:reg0|Q[10] ; RegisterSigned:DOUT_reg|Q[3] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 12.982     ;
; -12.036 ; RegisterSigned:reg0|Q[10] ; RegisterSigned:DOUT_reg|Q[0] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 12.981     ;
; -12.036 ; RegisterSigned:reg0|Q[10] ; RegisterSigned:DOUT_reg|Q[5] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 12.981     ;
; -11.990 ; RegisterSigned:reg0|Q[11] ; RegisterSigned:DOUT_reg|Q[7] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 12.934     ;
; -11.969 ; RegisterSigned:reg0|Q[10] ; RegisterSigned:DOUT_reg|Q[7] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 12.913     ;
; -11.956 ; RegisterSigned:reg0|Q[9]  ; RegisterSigned:DOUT_reg|Q[6] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 12.900     ;
; -11.955 ; RegisterSigned:reg0|Q[9]  ; RegisterSigned:DOUT_reg|Q[8] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 12.899     ;
; -11.929 ; RegisterSigned:reg0|Q[9]  ; RegisterSigned:DOUT_reg|Q[9] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 12.873     ;
; -11.896 ; RegisterSigned:reg0|Q[11] ; RegisterSigned:DOUT_reg|Q[6] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 12.840     ;
; -11.895 ; RegisterSigned:reg0|Q[11] ; RegisterSigned:DOUT_reg|Q[8] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 12.839     ;
; -11.875 ; RegisterSigned:reg0|Q[10] ; RegisterSigned:DOUT_reg|Q[6] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 12.819     ;
; -11.874 ; RegisterSigned:reg0|Q[10] ; RegisterSigned:DOUT_reg|Q[8] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 12.818     ;
; -11.869 ; RegisterSigned:reg0|Q[11] ; RegisterSigned:DOUT_reg|Q[9] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 12.813     ;
; -11.853 ; RegisterSigned:reg0|Q[2]  ; RegisterSigned:DOUT_reg|Q[4] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 12.796     ;
; -11.848 ; RegisterSigned:reg0|Q[2]  ; RegisterSigned:DOUT_reg|Q[1] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 12.791     ;
; -11.848 ; RegisterSigned:reg0|Q[2]  ; RegisterSigned:DOUT_reg|Q[2] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 12.791     ;
; -11.848 ; RegisterSigned:reg0|Q[2]  ; RegisterSigned:DOUT_reg|Q[3] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 12.791     ;
; -11.848 ; RegisterSigned:reg0|Q[10] ; RegisterSigned:DOUT_reg|Q[9] ; CLK          ; CLK         ; 1.000        ; -0.051     ; 12.792     ;
; -11.847 ; RegisterSigned:reg0|Q[2]  ; RegisterSigned:DOUT_reg|Q[0] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 12.790     ;
; -11.847 ; RegisterSigned:reg0|Q[2]  ; RegisterSigned:DOUT_reg|Q[5] ; CLK          ; CLK         ; 1.000        ; -0.052     ; 12.790     ;
; -11.817 ; RegisterSigned:reg0|Q[0]  ; RegisterSigned:DOUT_reg|Q[4] ; CLK          ; CLK         ; 1.000        ; -0.053     ; 12.759     ;
; -11.812 ; RegisterSigned:reg0|Q[0]  ; RegisterSigned:DOUT_reg|Q[1] ; CLK          ; CLK         ; 1.000        ; -0.053     ; 12.754     ;
; -11.812 ; RegisterSigned:reg0|Q[0]  ; RegisterSigned:DOUT_reg|Q[2] ; CLK          ; CLK         ; 1.000        ; -0.053     ; 12.754     ;
; -11.812 ; RegisterSigned:reg0|Q[0]  ; RegisterSigned:DOUT_reg|Q[3] ; CLK          ; CLK         ; 1.000        ; -0.053     ; 12.754     ;
+---------+---------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                            ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.506 ; Counter:count|\incProc:cnt[1] ; Counter:count|\incProc:cnt[1] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.707      ;
; 0.508 ; Counter:count|\incProc:cnt[3] ; Counter:count|\incProc:cnt[3] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.709      ;
; 0.509 ; Counter:count|\incProc:cnt[2] ; Counter:count|\incProc:cnt[2] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.710      ;
; 0.517 ; Counter:count|\incProc:cnt[0] ; Counter:count|\incProc:cnt[0] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.718      ;
; 0.616 ; Counter:count|\incProc:cnt[0] ; FF:VOUT_reg|Q                 ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.817      ;
; 0.704 ; Counter:count|\incProc:cnt[1] ; FF:VOUT_reg|Q                 ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.905      ;
; 0.751 ; Counter:count|\incProc:cnt[1] ; Counter:count|\incProc:cnt[2] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.952      ;
; 0.756 ; Counter:count|\incProc:cnt[0] ; Counter:count|\incProc:cnt[1] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.957      ;
; 0.758 ; Counter:count|\incProc:cnt[2] ; Counter:count|\incProc:cnt[3] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.959      ;
; 0.763 ; Counter:count|\incProc:cnt[0] ; Counter:count|\incProc:cnt[2] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.964      ;
; 0.794 ; Counter:count|\incProc:cnt[3] ; FF:VOUT_reg|Q                 ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.995      ;
; 0.808 ; Counter:count|\incProc:cnt[2] ; FF:VOUT_reg|Q                 ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.009      ;
; 0.840 ; Counter:count|\incProc:cnt[1] ; Counter:count|\incProc:cnt[3] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.041      ;
; 0.852 ; Counter:count|\incProc:cnt[0] ; Counter:count|\incProc:cnt[3] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.053      ;
; 0.884 ; FF:VIN_reg|Q                  ; Counter:count|\incProc:cnt[0] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.085      ;
; 1.119 ; FF:VIN_reg|Q                  ; Counter:count|\incProc:cnt[1] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.320      ;
; 1.126 ; FF:VIN_reg|Q                  ; Counter:count|\incProc:cnt[2] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.327      ;
; 1.215 ; FF:VIN_reg|Q                  ; Counter:count|\incProc:cnt[3] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.416      ;
; 1.319 ; FF:VIN_reg|Q                  ; RegisterSigned:DOUT_reg|Q[0]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.520      ;
; 1.319 ; FF:VIN_reg|Q                  ; RegisterSigned:DOUT_reg|Q[1]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.520      ;
; 1.319 ; FF:VIN_reg|Q                  ; RegisterSigned:DOUT_reg|Q[2]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.520      ;
; 1.319 ; FF:VIN_reg|Q                  ; RegisterSigned:DOUT_reg|Q[3]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.520      ;
; 1.319 ; FF:VIN_reg|Q                  ; RegisterSigned:DOUT_reg|Q[4]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.520      ;
; 1.319 ; FF:VIN_reg|Q                  ; RegisterSigned:DOUT_reg|Q[5]  ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.520      ;
; 1.341 ; FF:VIN_reg|Q                  ; RegisterSigned:DOUT_reg|Q[6]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.541      ;
; 1.341 ; FF:VIN_reg|Q                  ; RegisterSigned:DOUT_reg|Q[7]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.541      ;
; 1.341 ; FF:VIN_reg|Q                  ; RegisterSigned:DOUT_reg|Q[8]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.541      ;
; 1.341 ; FF:VIN_reg|Q                  ; RegisterSigned:DOUT_reg|Q[9]  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.541      ;
; 1.343 ; Counter:count|\incProc:cnt[1] ; Counter:count|\incProc:cnt[0] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.544      ;
; 1.413 ; Counter:count|\incProc:cnt[3] ; Counter:count|\incProc:cnt[0] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.614      ;
; 1.447 ; Counter:count|\incProc:cnt[2] ; Counter:count|\incProc:cnt[0] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.648      ;
; 1.594 ; FF:VIN_reg|Q                  ; RegisterSigned:reg0|Q[11]     ; CLK          ; CLK         ; 0.000        ; 0.050      ; 1.788      ;
; 1.594 ; FF:VIN_reg|Q                  ; RegisterSigned:reg0|Q[9]      ; CLK          ; CLK         ; 0.000        ; 0.050      ; 1.788      ;
; 1.594 ; FF:VIN_reg|Q                  ; RegisterSigned:reg0|Q[10]     ; CLK          ; CLK         ; 0.000        ; 0.050      ; 1.788      ;
; 1.615 ; RegisterSigned:DIN_reg|Q[5]   ; RegisterSigned:reg0|Q[5]      ; CLK          ; CLK         ; 0.000        ; 0.058      ; 1.817      ;
; 1.644 ; Counter:count|\incProc:cnt[3] ; Counter:count|\incProc:cnt[1] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.845      ;
; 1.651 ; RegisterSigned:DIN_reg|Q[1]   ; RegisterSigned:reg0|Q[1]      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.850      ;
; 1.682 ; Counter:count|\incProc:cnt[2] ; Counter:count|\incProc:cnt[1] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.883      ;
; 1.695 ; RegisterSigned:DIN_reg|Q[7]   ; RegisterSigned:reg0|Q[7]      ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.893      ;
; 1.698 ; RegisterSigned:DIN_reg|Q[0]   ; RegisterSigned:reg0|Q[0]      ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.898      ;
; 1.714 ; Counter:count|\incProc:cnt[3] ; Counter:count|\incProc:cnt[2] ; CLK          ; CLK         ; 0.000        ; 0.057      ; 1.915      ;
; 1.716 ; RegisterSigned:DIN_reg|Q[4]   ; RegisterSigned:reg0|Q[4]      ; CLK          ; CLK         ; 0.000        ; 0.054      ; 1.914      ;
; 1.765 ; FF:VIN_reg|Q                  ; RegisterSigned:reg0|Q[5]      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.964      ;
; 1.765 ; FF:VIN_reg|Q                  ; RegisterSigned:reg0|Q[6]      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.964      ;
; 1.775 ; RegisterSigned:DIN_reg|Q[7]   ; RegisterSigned:reg0|Q[10]     ; CLK          ; CLK         ; 0.000        ; 0.053      ; 1.972      ;
; 1.786 ; FF:VIN_reg|Q                  ; RegisterSigned:reg0|Q[1]      ; CLK          ; CLK         ; 0.000        ; 0.052      ; 1.982      ;
; 1.786 ; FF:VIN_reg|Q                  ; RegisterSigned:reg0|Q[2]      ; CLK          ; CLK         ; 0.000        ; 0.052      ; 1.982      ;
; 1.786 ; FF:VIN_reg|Q                  ; RegisterSigned:reg0|Q[3]      ; CLK          ; CLK         ; 0.000        ; 0.052      ; 1.982      ;
; 1.796 ; FF:VIN_reg|Q                  ; RegisterSigned:reg0|Q[0]      ; CLK          ; CLK         ; 0.000        ; 0.053      ; 1.993      ;
; 1.831 ; RegisterSigned:DIN_reg|Q[7]   ; RegisterSigned:reg0|Q[8]      ; CLK          ; CLK         ; 0.000        ; 0.054      ; 2.029      ;
; 1.841 ; RegisterSigned:DIN_reg|Q[2]   ; RegisterSigned:reg0|Q[2]      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.040      ;
; 1.851 ; RegisterSigned:DIN_reg|Q[4]   ; RegisterSigned:reg0|Q[5]      ; CLK          ; CLK         ; 0.000        ; 0.058      ; 2.053      ;
; 1.863 ; RegisterSigned:DIN_reg|Q[6]   ; RegisterSigned:reg0|Q[6]      ; CLK          ; CLK         ; 0.000        ; 0.058      ; 2.065      ;
; 1.869 ; RegisterSigned:DIN_reg|Q[5]   ; RegisterSigned:reg0|Q[10]     ; CLK          ; CLK         ; 0.000        ; 0.053      ; 2.066      ;
; 1.884 ; RegisterSigned:DIN_reg|Q[4]   ; RegisterSigned:reg0|Q[10]     ; CLK          ; CLK         ; 0.000        ; 0.053      ; 2.081      ;
; 1.891 ; RegisterSigned:DIN_reg|Q[0]   ; RegisterSigned:reg0|Q[1]      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.090      ;
; 1.912 ; RegisterSigned:DIN_reg|Q[6]   ; RegisterSigned:reg0|Q[10]     ; CLK          ; CLK         ; 0.000        ; 0.053      ; 2.109      ;
; 1.920 ; RegisterSigned:DIN_reg|Q[7]   ; RegisterSigned:reg0|Q[9]      ; CLK          ; CLK         ; 0.000        ; 0.053      ; 2.117      ;
; 1.925 ; RegisterSigned:DIN_reg|Q[5]   ; RegisterSigned:reg0|Q[8]      ; CLK          ; CLK         ; 0.000        ; 0.054      ; 2.123      ;
; 1.940 ; RegisterSigned:DIN_reg|Q[4]   ; RegisterSigned:reg0|Q[8]      ; CLK          ; CLK         ; 0.000        ; 0.054      ; 2.138      ;
; 1.958 ; RegisterSigned:DIN_reg|Q[7]   ; RegisterSigned:reg0|Q[11]     ; CLK          ; CLK         ; 0.000        ; 0.053      ; 2.155      ;
; 1.960 ; RegisterSigned:DIN_reg|Q[1]   ; RegisterSigned:reg0|Q[2]      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.159      ;
; 1.961 ; RegisterSigned:DIN_reg|Q[10]  ; RegisterSigned:reg0|Q[11]     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.160      ;
; 1.968 ; RegisterSigned:DIN_reg|Q[6]   ; RegisterSigned:reg0|Q[8]      ; CLK          ; CLK         ; 0.000        ; 0.054      ; 2.166      ;
; 1.972 ; RegisterSigned:DIN_reg|Q[0]   ; RegisterSigned:reg0|Q[2]      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.171      ;
; 1.982 ; RegisterSigned:DIN_reg|Q[5]   ; RegisterSigned:reg0|Q[6]      ; CLK          ; CLK         ; 0.000        ; 0.058      ; 2.184      ;
; 1.997 ; RegisterSigned:DIN_reg|Q[4]   ; RegisterSigned:reg0|Q[6]      ; CLK          ; CLK         ; 0.000        ; 0.058      ; 2.199      ;
; 2.003 ; FF:VIN_reg|Q                  ; RegisterSigned:reg0|Q[4]      ; CLK          ; CLK         ; 0.000        ; 0.051      ; 2.198      ;
; 2.003 ; FF:VIN_reg|Q                  ; RegisterSigned:reg0|Q[8]      ; CLK          ; CLK         ; 0.000        ; 0.051      ; 2.198      ;
; 2.003 ; FF:VIN_reg|Q                  ; RegisterSigned:reg0|Q[7]      ; CLK          ; CLK         ; 0.000        ; 0.051      ; 2.198      ;
; 2.014 ; RegisterSigned:DIN_reg|Q[5]   ; RegisterSigned:reg0|Q[9]      ; CLK          ; CLK         ; 0.000        ; 0.053      ; 2.211      ;
; 2.019 ; RegisterSigned:DIN_reg|Q[5]   ; RegisterSigned:reg0|Q[7]      ; CLK          ; CLK         ; 0.000        ; 0.054      ; 2.217      ;
; 2.029 ; RegisterSigned:DIN_reg|Q[1]   ; RegisterSigned:reg0|Q[5]      ; CLK          ; CLK         ; 0.000        ; 0.058      ; 2.231      ;
; 2.029 ; RegisterSigned:DIN_reg|Q[4]   ; RegisterSigned:reg0|Q[9]      ; CLK          ; CLK         ; 0.000        ; 0.053      ; 2.226      ;
; 2.034 ; RegisterSigned:DIN_reg|Q[4]   ; RegisterSigned:reg0|Q[7]      ; CLK          ; CLK         ; 0.000        ; 0.054      ; 2.232      ;
; 2.035 ; RegisterSigned:DIN_reg|Q[10]  ; RegisterSigned:reg0|Q[9]      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.234      ;
; 2.041 ; RegisterSigned:DIN_reg|Q[0]   ; RegisterSigned:reg0|Q[5]      ; CLK          ; CLK         ; 0.000        ; 0.058      ; 2.243      ;
; 2.052 ; RegisterSigned:DIN_reg|Q[5]   ; RegisterSigned:reg0|Q[11]     ; CLK          ; CLK         ; 0.000        ; 0.053      ; 2.249      ;
; 2.056 ; RegisterSigned:DIN_reg|Q[1]   ; RegisterSigned:reg0|Q[4]      ; CLK          ; CLK         ; 0.000        ; 0.054      ; 2.254      ;
; 2.057 ; RegisterSigned:DIN_reg|Q[6]   ; RegisterSigned:reg0|Q[9]      ; CLK          ; CLK         ; 0.000        ; 0.053      ; 2.254      ;
; 2.062 ; RegisterSigned:DIN_reg|Q[1]   ; RegisterSigned:reg0|Q[10]     ; CLK          ; CLK         ; 0.000        ; 0.053      ; 2.259      ;
; 2.062 ; RegisterSigned:DIN_reg|Q[6]   ; RegisterSigned:reg0|Q[7]      ; CLK          ; CLK         ; 0.000        ; 0.054      ; 2.260      ;
; 2.067 ; RegisterSigned:DIN_reg|Q[4]   ; RegisterSigned:reg0|Q[11]     ; CLK          ; CLK         ; 0.000        ; 0.053      ; 2.264      ;
; 2.068 ; RegisterSigned:DIN_reg|Q[0]   ; RegisterSigned:reg0|Q[4]      ; CLK          ; CLK         ; 0.000        ; 0.054      ; 2.266      ;
; 2.071 ; RegisterSigned:DIN_reg|Q[2]   ; RegisterSigned:reg0|Q[5]      ; CLK          ; CLK         ; 0.000        ; 0.058      ; 2.273      ;
; 2.074 ; RegisterSigned:DIN_reg|Q[0]   ; RegisterSigned:reg0|Q[10]     ; CLK          ; CLK         ; 0.000        ; 0.053      ; 2.271      ;
; 2.094 ; RegisterSigned:DIN_reg|Q[6]   ; RegisterSigned:reg0|Q[11]     ; CLK          ; CLK         ; 0.000        ; 0.053      ; 2.291      ;
; 2.098 ; RegisterSigned:DIN_reg|Q[2]   ; RegisterSigned:reg0|Q[4]      ; CLK          ; CLK         ; 0.000        ; 0.054      ; 2.296      ;
; 2.104 ; RegisterSigned:DIN_reg|Q[2]   ; RegisterSigned:reg0|Q[10]     ; CLK          ; CLK         ; 0.000        ; 0.053      ; 2.301      ;
; 2.110 ; RegisterSigned:DIN_reg|Q[10]  ; RegisterSigned:reg0|Q[10]     ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.309      ;
; 2.111 ; RegisterSigned:DIN_reg|Q[1]   ; RegisterSigned:reg0|Q[3]      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.310      ;
; 2.118 ; RegisterSigned:DIN_reg|Q[1]   ; RegisterSigned:reg0|Q[8]      ; CLK          ; CLK         ; 0.000        ; 0.054      ; 2.316      ;
; 2.123 ; RegisterSigned:DIN_reg|Q[0]   ; RegisterSigned:reg0|Q[3]      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.322      ;
; 2.130 ; RegisterSigned:DIN_reg|Q[0]   ; RegisterSigned:reg0|Q[8]      ; CLK          ; CLK         ; 0.000        ; 0.054      ; 2.328      ;
; 2.153 ; RegisterSigned:DIN_reg|Q[2]   ; RegisterSigned:reg0|Q[3]      ; CLK          ; CLK         ; 0.000        ; 0.055      ; 2.352      ;
; 2.160 ; RegisterSigned:DIN_reg|Q[2]   ; RegisterSigned:reg0|Q[8]      ; CLK          ; CLK         ; 0.000        ; 0.054      ; 2.358      ;
; 2.175 ; RegisterSigned:DIN_reg|Q[1]   ; RegisterSigned:reg0|Q[6]      ; CLK          ; CLK         ; 0.000        ; 0.058      ; 2.377      ;
; 2.187 ; RegisterSigned:DIN_reg|Q[0]   ; RegisterSigned:reg0|Q[6]      ; CLK          ; CLK         ; 0.000        ; 0.058      ; 2.389      ;
; 2.207 ; RegisterSigned:DIN_reg|Q[1]   ; RegisterSigned:reg0|Q[9]      ; CLK          ; CLK         ; 0.000        ; 0.053      ; 2.404      ;
; 2.212 ; RegisterSigned:DIN_reg|Q[1]   ; RegisterSigned:reg0|Q[7]      ; CLK          ; CLK         ; 0.000        ; 0.054      ; 2.410      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Counter:count|\incProc:cnt[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Counter:count|\incProc:cnt[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Counter:count|\incProc:cnt[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; Counter:count|\incProc:cnt[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; FF:VIN_reg|Q                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; FF:VOUT_reg|Q                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; RegisterSigned:reg0|Q[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; RegisterSigned:reg0|Q[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; RegisterSigned:reg0|Q[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; RegisterSigned:reg0|Q[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; RegisterSigned:reg0|Q[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; RegisterSigned:reg0|Q[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; RegisterSigned:reg0|Q[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; RegisterSigned:reg0|Q[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; RegisterSigned:reg0|Q[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; RegisterSigned:reg0|Q[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; RegisterSigned:reg0|Q[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; CLK   ; Rise       ; RegisterSigned:reg0|Q[9]      ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterSigned:reg0|Q[0]      ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterSigned:reg0|Q[1]      ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterSigned:reg0|Q[2]      ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterSigned:reg0|Q[3]      ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterSigned:reg0|Q[5]      ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterSigned:reg0|Q[6]      ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Counter:count|\incProc:cnt[0] ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Counter:count|\incProc:cnt[1] ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Counter:count|\incProc:cnt[2] ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; Counter:count|\incProc:cnt[3] ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; FF:VIN_reg|Q                  ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; FF:VOUT_reg|Q                 ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[0]  ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[1]  ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[2]  ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[3]  ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[4]  ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[5]  ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[6]  ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[7]  ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[8]  ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[9]  ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterSigned:reg0|Q[10]     ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterSigned:reg0|Q[11]     ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterSigned:reg0|Q[4]      ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterSigned:reg0|Q[7]      ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterSigned:reg0|Q[8]      ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterSigned:reg0|Q[9]      ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[0]   ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[10]  ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[1]   ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[2]   ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[3]   ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[4]   ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[5]   ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[6]   ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[7]   ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[8]   ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~input|o                   ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]     ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~inputclkctrl|outclk       ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[0]   ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[1]   ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[2]   ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[3]   ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[4]   ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[5]   ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[6]   ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[7]   ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[8]   ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; RegisterSigned:reg0|Q[10]     ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; RegisterSigned:reg0|Q[11]     ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; RegisterSigned:reg0|Q[4]      ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; RegisterSigned:reg0|Q[7]      ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; RegisterSigned:reg0|Q[8]      ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; RegisterSigned:reg0|Q[9]      ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Counter:count|\incProc:cnt[0] ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Counter:count|\incProc:cnt[1] ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Counter:count|\incProc:cnt[2] ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; Counter:count|\incProc:cnt[3] ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; FF:VIN_reg|Q                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DIN[*]    ; CLK        ; 3.176  ; 3.515  ; Rise       ; CLK             ;
;  DIN[0]   ; CLK        ; 2.651  ; 3.066  ; Rise       ; CLK             ;
;  DIN[1]   ; CLK        ; 2.336  ; 2.674  ; Rise       ; CLK             ;
;  DIN[2]   ; CLK        ; 3.018  ; 3.370  ; Rise       ; CLK             ;
;  DIN[3]   ; CLK        ; 2.661  ; 3.016  ; Rise       ; CLK             ;
;  DIN[4]   ; CLK        ; 3.176  ; 3.515  ; Rise       ; CLK             ;
;  DIN[5]   ; CLK        ; 2.345  ; 2.669  ; Rise       ; CLK             ;
;  DIN[6]   ; CLK        ; 2.512  ; 2.898  ; Rise       ; CLK             ;
;  DIN[7]   ; CLK        ; 2.378  ; 2.732  ; Rise       ; CLK             ;
;  DIN[8]   ; CLK        ; 2.959  ; 3.301  ; Rise       ; CLK             ;
;  DIN[9]   ; CLK        ; 1.676  ; 2.068  ; Rise       ; CLK             ;
; RST_n     ; CLK        ; 3.727  ; 4.155  ; Rise       ; CLK             ;
; VIN       ; CLK        ; 2.191  ; 2.625  ; Rise       ; CLK             ;
; a1[*]     ; CLK        ; 15.874 ; 16.293 ; Rise       ; CLK             ;
;  a1[0]    ; CLK        ; 14.397 ; 14.805 ; Rise       ; CLK             ;
;  a1[1]    ; CLK        ; 15.874 ; 16.293 ; Rise       ; CLK             ;
;  a1[2]    ; CLK        ; 15.814 ; 16.183 ; Rise       ; CLK             ;
;  a1[3]    ; CLK        ; 15.834 ; 16.218 ; Rise       ; CLK             ;
;  a1[4]    ; CLK        ; 15.445 ; 15.816 ; Rise       ; CLK             ;
;  a1[5]    ; CLK        ; 15.228 ; 15.626 ; Rise       ; CLK             ;
;  a1[6]    ; CLK        ; 14.565 ; 14.983 ; Rise       ; CLK             ;
;  a1[7]    ; CLK        ; 14.139 ; 14.503 ; Rise       ; CLK             ;
;  a1[8]    ; CLK        ; 13.642 ; 14.008 ; Rise       ; CLK             ;
;  a1[9]    ; CLK        ; 13.797 ; 14.140 ; Rise       ; CLK             ;
; b0[*]     ; CLK        ; 9.995  ; 10.408 ; Rise       ; CLK             ;
;  b0[0]    ; CLK        ; 8.020  ; 8.345  ; Rise       ; CLK             ;
;  b0[1]    ; CLK        ; 9.881  ; 10.244 ; Rise       ; CLK             ;
;  b0[2]    ; CLK        ; 9.995  ; 10.408 ; Rise       ; CLK             ;
;  b0[3]    ; CLK        ; 9.537  ; 9.923  ; Rise       ; CLK             ;
;  b0[4]    ; CLK        ; 9.034  ; 9.422  ; Rise       ; CLK             ;
;  b0[5]    ; CLK        ; 8.991  ; 9.361  ; Rise       ; CLK             ;
;  b0[6]    ; CLK        ; 8.988  ; 9.386  ; Rise       ; CLK             ;
;  b0[7]    ; CLK        ; 8.703  ; 9.071  ; Rise       ; CLK             ;
;  b0[8]    ; CLK        ; 7.674  ; 8.090  ; Rise       ; CLK             ;
;  b0[9]    ; CLK        ; 7.944  ; 8.309  ; Rise       ; CLK             ;
; b1[*]     ; CLK        ; 10.616 ; 11.005 ; Rise       ; CLK             ;
;  b1[0]    ; CLK        ; 9.053  ; 9.436  ; Rise       ; CLK             ;
;  b1[1]    ; CLK        ; 10.571 ; 10.957 ; Rise       ; CLK             ;
;  b1[2]    ; CLK        ; 10.616 ; 11.005 ; Rise       ; CLK             ;
;  b1[3]    ; CLK        ; 10.613 ; 10.968 ; Rise       ; CLK             ;
;  b1[4]    ; CLK        ; 10.329 ; 10.704 ; Rise       ; CLK             ;
;  b1[5]    ; CLK        ; 9.621  ; 10.008 ; Rise       ; CLK             ;
;  b1[6]    ; CLK        ; 9.098  ; 9.505  ; Rise       ; CLK             ;
;  b1[7]    ; CLK        ; 8.987  ; 9.370  ; Rise       ; CLK             ;
;  b1[8]    ; CLK        ; 7.799  ; 8.184  ; Rise       ; CLK             ;
;  b1[9]    ; CLK        ; 8.059  ; 8.677  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DIN[*]    ; CLK        ; -1.307 ; -1.684 ; Rise       ; CLK             ;
;  DIN[0]   ; CLK        ; -2.252 ; -2.656 ; Rise       ; CLK             ;
;  DIN[1]   ; CLK        ; -1.951 ; -2.282 ; Rise       ; CLK             ;
;  DIN[2]   ; CLK        ; -2.606 ; -2.949 ; Rise       ; CLK             ;
;  DIN[3]   ; CLK        ; -2.262 ; -2.609 ; Rise       ; CLK             ;
;  DIN[4]   ; CLK        ; -2.756 ; -3.089 ; Rise       ; CLK             ;
;  DIN[5]   ; CLK        ; -1.960 ; -2.277 ; Rise       ; CLK             ;
;  DIN[6]   ; CLK        ; -2.120 ; -2.498 ; Rise       ; CLK             ;
;  DIN[7]   ; CLK        ; -1.990 ; -2.337 ; Rise       ; CLK             ;
;  DIN[8]   ; CLK        ; -2.551 ; -2.886 ; Rise       ; CLK             ;
;  DIN[9]   ; CLK        ; -1.307 ; -1.684 ; Rise       ; CLK             ;
; RST_n     ; CLK        ; -1.462 ; -1.832 ; Rise       ; CLK             ;
; VIN       ; CLK        ; -1.786 ; -2.194 ; Rise       ; CLK             ;
; a1[*]     ; CLK        ; -4.241 ; -4.689 ; Rise       ; CLK             ;
;  a1[0]    ; CLK        ; -4.432 ; -4.854 ; Rise       ; CLK             ;
;  a1[1]    ; CLK        ; -4.241 ; -4.689 ; Rise       ; CLK             ;
;  a1[2]    ; CLK        ; -4.421 ; -4.792 ; Rise       ; CLK             ;
;  a1[3]    ; CLK        ; -4.338 ; -4.690 ; Rise       ; CLK             ;
;  a1[4]    ; CLK        ; -5.373 ; -5.740 ; Rise       ; CLK             ;
;  a1[5]    ; CLK        ; -5.186 ; -5.555 ; Rise       ; CLK             ;
;  a1[6]    ; CLK        ; -5.399 ; -5.795 ; Rise       ; CLK             ;
;  a1[7]    ; CLK        ; -5.228 ; -5.568 ; Rise       ; CLK             ;
;  a1[8]    ; CLK        ; -4.827 ; -5.215 ; Rise       ; CLK             ;
;  a1[9]    ; CLK        ; -4.690 ; -5.090 ; Rise       ; CLK             ;
; b0[*]     ; CLK        ; -3.367 ; -3.753 ; Rise       ; CLK             ;
;  b0[0]    ; CLK        ; -3.832 ; -4.205 ; Rise       ; CLK             ;
;  b0[1]    ; CLK        ; -3.367 ; -3.753 ; Rise       ; CLK             ;
;  b0[2]    ; CLK        ; -4.128 ; -4.531 ; Rise       ; CLK             ;
;  b0[3]    ; CLK        ; -3.834 ; -4.218 ; Rise       ; CLK             ;
;  b0[4]    ; CLK        ; -3.892 ; -4.263 ; Rise       ; CLK             ;
;  b0[5]    ; CLK        ; -3.896 ; -4.263 ; Rise       ; CLK             ;
;  b0[6]    ; CLK        ; -3.889 ; -4.267 ; Rise       ; CLK             ;
;  b0[7]    ; CLK        ; -3.858 ; -4.214 ; Rise       ; CLK             ;
;  b0[8]    ; CLK        ; -4.091 ; -4.453 ; Rise       ; CLK             ;
;  b0[9]    ; CLK        ; -4.058 ; -4.486 ; Rise       ; CLK             ;
; b1[*]     ; CLK        ; -3.549 ; -3.945 ; Rise       ; CLK             ;
;  b1[0]    ; CLK        ; -4.062 ; -4.449 ; Rise       ; CLK             ;
;  b1[1]    ; CLK        ; -3.694 ; -4.121 ; Rise       ; CLK             ;
;  b1[2]    ; CLK        ; -3.983 ; -4.380 ; Rise       ; CLK             ;
;  b1[3]    ; CLK        ; -3.852 ; -4.214 ; Rise       ; CLK             ;
;  b1[4]    ; CLK        ; -4.541 ; -4.902 ; Rise       ; CLK             ;
;  b1[5]    ; CLK        ; -4.091 ; -4.437 ; Rise       ; CLK             ;
;  b1[6]    ; CLK        ; -3.720 ; -4.083 ; Rise       ; CLK             ;
;  b1[7]    ; CLK        ; -3.598 ; -3.959 ; Rise       ; CLK             ;
;  b1[8]    ; CLK        ; -4.244 ; -4.603 ; Rise       ; CLK             ;
;  b1[9]    ; CLK        ; -3.549 ; -3.945 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DOUT[*]   ; CLK        ; 7.321 ; 7.227 ; Rise       ; CLK             ;
;  DOUT[0]  ; CLK        ; 6.440 ; 6.349 ; Rise       ; CLK             ;
;  DOUT[1]  ; CLK        ; 6.581 ; 6.504 ; Rise       ; CLK             ;
;  DOUT[2]  ; CLK        ; 6.561 ; 6.487 ; Rise       ; CLK             ;
;  DOUT[3]  ; CLK        ; 6.825 ; 6.808 ; Rise       ; CLK             ;
;  DOUT[4]  ; CLK        ; 7.037 ; 6.939 ; Rise       ; CLK             ;
;  DOUT[5]  ; CLK        ; 6.172 ; 6.099 ; Rise       ; CLK             ;
;  DOUT[6]  ; CLK        ; 7.321 ; 7.227 ; Rise       ; CLK             ;
;  DOUT[7]  ; CLK        ; 6.159 ; 6.060 ; Rise       ; CLK             ;
;  DOUT[8]  ; CLK        ; 6.940 ; 6.921 ; Rise       ; CLK             ;
;  DOUT[9]  ; CLK        ; 6.258 ; 6.170 ; Rise       ; CLK             ;
; VOUT      ; CLK        ; 6.177 ; 6.122 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DOUT[*]   ; CLK        ; 5.955 ; 5.856 ; Rise       ; CLK             ;
;  DOUT[0]  ; CLK        ; 6.225 ; 6.135 ; Rise       ; CLK             ;
;  DOUT[1]  ; CLK        ; 6.360 ; 6.282 ; Rise       ; CLK             ;
;  DOUT[2]  ; CLK        ; 6.339 ; 6.265 ; Rise       ; CLK             ;
;  DOUT[3]  ; CLK        ; 6.595 ; 6.574 ; Rise       ; CLK             ;
;  DOUT[4]  ; CLK        ; 6.797 ; 6.699 ; Rise       ; CLK             ;
;  DOUT[5]  ; CLK        ; 5.967 ; 5.893 ; Rise       ; CLK             ;
;  DOUT[6]  ; CLK        ; 7.070 ; 6.975 ; Rise       ; CLK             ;
;  DOUT[7]  ; CLK        ; 5.955 ; 5.856 ; Rise       ; CLK             ;
;  DOUT[8]  ; CLK        ; 6.705 ; 6.684 ; Rise       ; CLK             ;
;  DOUT[9]  ; CLK        ; 6.049 ; 5.960 ; Rise       ; CLK             ;
; VOUT      ; CLK        ; 5.972 ; 5.914 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -7.495 ; -120.911          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.301 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -42.021                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                       ;
+--------+---------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -7.495 ; RegisterSigned:reg0|Q[3]  ; RegisterSigned:DOUT_reg|Q[4] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 8.449      ;
; -7.488 ; RegisterSigned:reg0|Q[3]  ; RegisterSigned:DOUT_reg|Q[1] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 8.442      ;
; -7.488 ; RegisterSigned:reg0|Q[3]  ; RegisterSigned:DOUT_reg|Q[2] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 8.442      ;
; -7.487 ; RegisterSigned:reg0|Q[3]  ; RegisterSigned:DOUT_reg|Q[3] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 8.441      ;
; -7.486 ; RegisterSigned:reg0|Q[3]  ; RegisterSigned:DOUT_reg|Q[0] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 8.440      ;
; -7.486 ; RegisterSigned:reg0|Q[3]  ; RegisterSigned:DOUT_reg|Q[5] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 8.440      ;
; -7.475 ; RegisterSigned:reg0|Q[7]  ; RegisterSigned:DOUT_reg|Q[4] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 8.431      ;
; -7.468 ; RegisterSigned:reg0|Q[7]  ; RegisterSigned:DOUT_reg|Q[1] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 8.424      ;
; -7.468 ; RegisterSigned:reg0|Q[7]  ; RegisterSigned:DOUT_reg|Q[2] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 8.424      ;
; -7.467 ; RegisterSigned:reg0|Q[7]  ; RegisterSigned:DOUT_reg|Q[3] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 8.423      ;
; -7.466 ; RegisterSigned:reg0|Q[7]  ; RegisterSigned:DOUT_reg|Q[0] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 8.422      ;
; -7.466 ; RegisterSigned:reg0|Q[7]  ; RegisterSigned:DOUT_reg|Q[5] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 8.422      ;
; -7.449 ; RegisterSigned:reg0|Q[8]  ; RegisterSigned:DOUT_reg|Q[4] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 8.405      ;
; -7.448 ; RegisterSigned:reg0|Q[5]  ; RegisterSigned:DOUT_reg|Q[4] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 8.400      ;
; -7.442 ; RegisterSigned:reg0|Q[8]  ; RegisterSigned:DOUT_reg|Q[1] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 8.398      ;
; -7.442 ; RegisterSigned:reg0|Q[8]  ; RegisterSigned:DOUT_reg|Q[2] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 8.398      ;
; -7.441 ; RegisterSigned:reg0|Q[5]  ; RegisterSigned:DOUT_reg|Q[1] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 8.393      ;
; -7.441 ; RegisterSigned:reg0|Q[5]  ; RegisterSigned:DOUT_reg|Q[2] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 8.393      ;
; -7.441 ; RegisterSigned:reg0|Q[8]  ; RegisterSigned:DOUT_reg|Q[3] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 8.397      ;
; -7.440 ; RegisterSigned:reg0|Q[5]  ; RegisterSigned:DOUT_reg|Q[3] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 8.392      ;
; -7.440 ; RegisterSigned:reg0|Q[8]  ; RegisterSigned:DOUT_reg|Q[0] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 8.396      ;
; -7.440 ; RegisterSigned:reg0|Q[8]  ; RegisterSigned:DOUT_reg|Q[5] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 8.396      ;
; -7.439 ; RegisterSigned:reg0|Q[5]  ; RegisterSigned:DOUT_reg|Q[0] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 8.391      ;
; -7.439 ; RegisterSigned:reg0|Q[5]  ; RegisterSigned:DOUT_reg|Q[5] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 8.391      ;
; -7.433 ; RegisterSigned:reg0|Q[4]  ; RegisterSigned:DOUT_reg|Q[4] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 8.389      ;
; -7.427 ; RegisterSigned:reg0|Q[6]  ; RegisterSigned:DOUT_reg|Q[4] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 8.379      ;
; -7.426 ; RegisterSigned:reg0|Q[4]  ; RegisterSigned:DOUT_reg|Q[1] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 8.382      ;
; -7.426 ; RegisterSigned:reg0|Q[4]  ; RegisterSigned:DOUT_reg|Q[2] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 8.382      ;
; -7.425 ; RegisterSigned:reg0|Q[4]  ; RegisterSigned:DOUT_reg|Q[3] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 8.381      ;
; -7.424 ; RegisterSigned:reg0|Q[4]  ; RegisterSigned:DOUT_reg|Q[0] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 8.380      ;
; -7.424 ; RegisterSigned:reg0|Q[4]  ; RegisterSigned:DOUT_reg|Q[5] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 8.380      ;
; -7.420 ; RegisterSigned:reg0|Q[6]  ; RegisterSigned:DOUT_reg|Q[1] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 8.372      ;
; -7.420 ; RegisterSigned:reg0|Q[6]  ; RegisterSigned:DOUT_reg|Q[2] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 8.372      ;
; -7.419 ; RegisterSigned:reg0|Q[6]  ; RegisterSigned:DOUT_reg|Q[3] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 8.371      ;
; -7.418 ; RegisterSigned:reg0|Q[6]  ; RegisterSigned:DOUT_reg|Q[0] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 8.370      ;
; -7.418 ; RegisterSigned:reg0|Q[6]  ; RegisterSigned:DOUT_reg|Q[5] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 8.370      ;
; -7.386 ; RegisterSigned:reg0|Q[3]  ; RegisterSigned:DOUT_reg|Q[6] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 8.340      ;
; -7.386 ; RegisterSigned:reg0|Q[3]  ; RegisterSigned:DOUT_reg|Q[7] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 8.340      ;
; -7.385 ; RegisterSigned:reg0|Q[3]  ; RegisterSigned:DOUT_reg|Q[8] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 8.339      ;
; -7.366 ; RegisterSigned:reg0|Q[7]  ; RegisterSigned:DOUT_reg|Q[6] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 8.322      ;
; -7.366 ; RegisterSigned:reg0|Q[7]  ; RegisterSigned:DOUT_reg|Q[7] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 8.322      ;
; -7.365 ; RegisterSigned:reg0|Q[7]  ; RegisterSigned:DOUT_reg|Q[8] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 8.321      ;
; -7.358 ; RegisterSigned:reg0|Q[3]  ; RegisterSigned:DOUT_reg|Q[9] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 8.312      ;
; -7.340 ; RegisterSigned:reg0|Q[8]  ; RegisterSigned:DOUT_reg|Q[6] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 8.296      ;
; -7.340 ; RegisterSigned:reg0|Q[8]  ; RegisterSigned:DOUT_reg|Q[7] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 8.296      ;
; -7.339 ; RegisterSigned:reg0|Q[5]  ; RegisterSigned:DOUT_reg|Q[6] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 8.291      ;
; -7.339 ; RegisterSigned:reg0|Q[5]  ; RegisterSigned:DOUT_reg|Q[7] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 8.291      ;
; -7.339 ; RegisterSigned:reg0|Q[8]  ; RegisterSigned:DOUT_reg|Q[8] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 8.295      ;
; -7.338 ; RegisterSigned:reg0|Q[5]  ; RegisterSigned:DOUT_reg|Q[8] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 8.290      ;
; -7.338 ; RegisterSigned:reg0|Q[7]  ; RegisterSigned:DOUT_reg|Q[9] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 8.294      ;
; -7.324 ; RegisterSigned:reg0|Q[4]  ; RegisterSigned:DOUT_reg|Q[6] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 8.280      ;
; -7.324 ; RegisterSigned:reg0|Q[4]  ; RegisterSigned:DOUT_reg|Q[7] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 8.280      ;
; -7.323 ; RegisterSigned:reg0|Q[4]  ; RegisterSigned:DOUT_reg|Q[8] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 8.279      ;
; -7.318 ; RegisterSigned:reg0|Q[6]  ; RegisterSigned:DOUT_reg|Q[6] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 8.270      ;
; -7.318 ; RegisterSigned:reg0|Q[6]  ; RegisterSigned:DOUT_reg|Q[7] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 8.270      ;
; -7.317 ; RegisterSigned:reg0|Q[6]  ; RegisterSigned:DOUT_reg|Q[8] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 8.269      ;
; -7.312 ; RegisterSigned:reg0|Q[8]  ; RegisterSigned:DOUT_reg|Q[9] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 8.268      ;
; -7.311 ; RegisterSigned:reg0|Q[5]  ; RegisterSigned:DOUT_reg|Q[9] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 8.263      ;
; -7.296 ; RegisterSigned:reg0|Q[4]  ; RegisterSigned:DOUT_reg|Q[9] ; CLK          ; CLK         ; 1.000        ; -0.031     ; 8.252      ;
; -7.290 ; RegisterSigned:reg0|Q[6]  ; RegisterSigned:DOUT_reg|Q[9] ; CLK          ; CLK         ; 1.000        ; -0.035     ; 8.242      ;
; -7.238 ; RegisterSigned:reg0|Q[9]  ; RegisterSigned:DOUT_reg|Q[4] ; CLK          ; CLK         ; 1.000        ; -0.030     ; 8.195      ;
; -7.236 ; RegisterSigned:reg0|Q[11] ; RegisterSigned:DOUT_reg|Q[4] ; CLK          ; CLK         ; 1.000        ; -0.030     ; 8.193      ;
; -7.231 ; RegisterSigned:reg0|Q[9]  ; RegisterSigned:DOUT_reg|Q[1] ; CLK          ; CLK         ; 1.000        ; -0.030     ; 8.188      ;
; -7.231 ; RegisterSigned:reg0|Q[9]  ; RegisterSigned:DOUT_reg|Q[2] ; CLK          ; CLK         ; 1.000        ; -0.030     ; 8.188      ;
; -7.230 ; RegisterSigned:reg0|Q[9]  ; RegisterSigned:DOUT_reg|Q[3] ; CLK          ; CLK         ; 1.000        ; -0.030     ; 8.187      ;
; -7.229 ; RegisterSigned:reg0|Q[9]  ; RegisterSigned:DOUT_reg|Q[0] ; CLK          ; CLK         ; 1.000        ; -0.030     ; 8.186      ;
; -7.229 ; RegisterSigned:reg0|Q[9]  ; RegisterSigned:DOUT_reg|Q[5] ; CLK          ; CLK         ; 1.000        ; -0.030     ; 8.186      ;
; -7.229 ; RegisterSigned:reg0|Q[11] ; RegisterSigned:DOUT_reg|Q[1] ; CLK          ; CLK         ; 1.000        ; -0.030     ; 8.186      ;
; -7.229 ; RegisterSigned:reg0|Q[11] ; RegisterSigned:DOUT_reg|Q[2] ; CLK          ; CLK         ; 1.000        ; -0.030     ; 8.186      ;
; -7.228 ; RegisterSigned:reg0|Q[11] ; RegisterSigned:DOUT_reg|Q[3] ; CLK          ; CLK         ; 1.000        ; -0.030     ; 8.185      ;
; -7.227 ; RegisterSigned:reg0|Q[11] ; RegisterSigned:DOUT_reg|Q[0] ; CLK          ; CLK         ; 1.000        ; -0.030     ; 8.184      ;
; -7.227 ; RegisterSigned:reg0|Q[11] ; RegisterSigned:DOUT_reg|Q[5] ; CLK          ; CLK         ; 1.000        ; -0.030     ; 8.184      ;
; -7.223 ; RegisterSigned:reg0|Q[10] ; RegisterSigned:DOUT_reg|Q[4] ; CLK          ; CLK         ; 1.000        ; -0.030     ; 8.180      ;
; -7.222 ; RegisterSigned:reg0|Q[1]  ; RegisterSigned:DOUT_reg|Q[4] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 8.176      ;
; -7.216 ; RegisterSigned:reg0|Q[10] ; RegisterSigned:DOUT_reg|Q[1] ; CLK          ; CLK         ; 1.000        ; -0.030     ; 8.173      ;
; -7.216 ; RegisterSigned:reg0|Q[10] ; RegisterSigned:DOUT_reg|Q[2] ; CLK          ; CLK         ; 1.000        ; -0.030     ; 8.173      ;
; -7.215 ; RegisterSigned:reg0|Q[1]  ; RegisterSigned:DOUT_reg|Q[1] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 8.169      ;
; -7.215 ; RegisterSigned:reg0|Q[1]  ; RegisterSigned:DOUT_reg|Q[2] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 8.169      ;
; -7.215 ; RegisterSigned:reg0|Q[10] ; RegisterSigned:DOUT_reg|Q[3] ; CLK          ; CLK         ; 1.000        ; -0.030     ; 8.172      ;
; -7.214 ; RegisterSigned:reg0|Q[1]  ; RegisterSigned:DOUT_reg|Q[3] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 8.168      ;
; -7.214 ; RegisterSigned:reg0|Q[10] ; RegisterSigned:DOUT_reg|Q[0] ; CLK          ; CLK         ; 1.000        ; -0.030     ; 8.171      ;
; -7.214 ; RegisterSigned:reg0|Q[10] ; RegisterSigned:DOUT_reg|Q[5] ; CLK          ; CLK         ; 1.000        ; -0.030     ; 8.171      ;
; -7.213 ; RegisterSigned:reg0|Q[1]  ; RegisterSigned:DOUT_reg|Q[0] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 8.167      ;
; -7.213 ; RegisterSigned:reg0|Q[1]  ; RegisterSigned:DOUT_reg|Q[5] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 8.167      ;
; -7.206 ; RegisterSigned:reg0|Q[0]  ; RegisterSigned:DOUT_reg|Q[4] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 8.159      ;
; -7.199 ; RegisterSigned:reg0|Q[0]  ; RegisterSigned:DOUT_reg|Q[1] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 8.152      ;
; -7.199 ; RegisterSigned:reg0|Q[0]  ; RegisterSigned:DOUT_reg|Q[2] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 8.152      ;
; -7.198 ; RegisterSigned:reg0|Q[0]  ; RegisterSigned:DOUT_reg|Q[3] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 8.151      ;
; -7.197 ; RegisterSigned:reg0|Q[0]  ; RegisterSigned:DOUT_reg|Q[0] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 8.150      ;
; -7.197 ; RegisterSigned:reg0|Q[0]  ; RegisterSigned:DOUT_reg|Q[5] ; CLK          ; CLK         ; 1.000        ; -0.034     ; 8.150      ;
; -7.176 ; RegisterSigned:reg0|Q[2]  ; RegisterSigned:DOUT_reg|Q[4] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 8.130      ;
; -7.169 ; RegisterSigned:reg0|Q[2]  ; RegisterSigned:DOUT_reg|Q[1] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 8.123      ;
; -7.169 ; RegisterSigned:reg0|Q[2]  ; RegisterSigned:DOUT_reg|Q[2] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 8.123      ;
; -7.168 ; RegisterSigned:reg0|Q[2]  ; RegisterSigned:DOUT_reg|Q[3] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 8.122      ;
; -7.167 ; RegisterSigned:reg0|Q[2]  ; RegisterSigned:DOUT_reg|Q[0] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 8.121      ;
; -7.167 ; RegisterSigned:reg0|Q[2]  ; RegisterSigned:DOUT_reg|Q[5] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 8.121      ;
; -7.129 ; RegisterSigned:reg0|Q[9]  ; RegisterSigned:DOUT_reg|Q[6] ; CLK          ; CLK         ; 1.000        ; -0.030     ; 8.086      ;
; -7.129 ; RegisterSigned:reg0|Q[9]  ; RegisterSigned:DOUT_reg|Q[7] ; CLK          ; CLK         ; 1.000        ; -0.030     ; 8.086      ;
; -7.128 ; RegisterSigned:reg0|Q[9]  ; RegisterSigned:DOUT_reg|Q[8] ; CLK          ; CLK         ; 1.000        ; -0.030     ; 8.085      ;
; -7.127 ; RegisterSigned:reg0|Q[11] ; RegisterSigned:DOUT_reg|Q[6] ; CLK          ; CLK         ; 1.000        ; -0.030     ; 8.084      ;
+--------+---------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                            ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.301 ; Counter:count|\incProc:cnt[3] ; Counter:count|\incProc:cnt[3] ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.423      ;
; 0.301 ; Counter:count|\incProc:cnt[1] ; Counter:count|\incProc:cnt[1] ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.423      ;
; 0.303 ; Counter:count|\incProc:cnt[2] ; Counter:count|\incProc:cnt[2] ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.425      ;
; 0.306 ; Counter:count|\incProc:cnt[0] ; Counter:count|\incProc:cnt[0] ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.428      ;
; 0.354 ; Counter:count|\incProc:cnt[0] ; FF:VOUT_reg|Q                 ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.476      ;
; 0.431 ; Counter:count|\incProc:cnt[1] ; FF:VOUT_reg|Q                 ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.553      ;
; 0.450 ; Counter:count|\incProc:cnt[1] ; Counter:count|\incProc:cnt[2] ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.572      ;
; 0.459 ; Counter:count|\incProc:cnt[0] ; Counter:count|\incProc:cnt[1] ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.581      ;
; 0.461 ; Counter:count|\incProc:cnt[2] ; Counter:count|\incProc:cnt[3] ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.583      ;
; 0.462 ; Counter:count|\incProc:cnt[0] ; Counter:count|\incProc:cnt[2] ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.584      ;
; 0.465 ; Counter:count|\incProc:cnt[3] ; FF:VOUT_reg|Q                 ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.587      ;
; 0.497 ; Counter:count|\incProc:cnt[2] ; FF:VOUT_reg|Q                 ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.619      ;
; 0.513 ; Counter:count|\incProc:cnt[1] ; Counter:count|\incProc:cnt[3] ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.635      ;
; 0.520 ; FF:VIN_reg|Q                  ; Counter:count|\incProc:cnt[0] ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.642      ;
; 0.525 ; Counter:count|\incProc:cnt[0] ; Counter:count|\incProc:cnt[3] ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.647      ;
; 0.672 ; FF:VIN_reg|Q                  ; Counter:count|\incProc:cnt[1] ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.794      ;
; 0.675 ; FF:VIN_reg|Q                  ; Counter:count|\incProc:cnt[2] ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.797      ;
; 0.738 ; FF:VIN_reg|Q                  ; Counter:count|\incProc:cnt[3] ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.860      ;
; 0.778 ; FF:VIN_reg|Q                  ; RegisterSigned:DOUT_reg|Q[0]  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.900      ;
; 0.778 ; FF:VIN_reg|Q                  ; RegisterSigned:DOUT_reg|Q[1]  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.900      ;
; 0.778 ; FF:VIN_reg|Q                  ; RegisterSigned:DOUT_reg|Q[2]  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.900      ;
; 0.778 ; FF:VIN_reg|Q                  ; RegisterSigned:DOUT_reg|Q[3]  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.900      ;
; 0.778 ; FF:VIN_reg|Q                  ; RegisterSigned:DOUT_reg|Q[4]  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.900      ;
; 0.778 ; FF:VIN_reg|Q                  ; RegisterSigned:DOUT_reg|Q[5]  ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.900      ;
; 0.790 ; FF:VIN_reg|Q                  ; RegisterSigned:DOUT_reg|Q[6]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.911      ;
; 0.790 ; FF:VIN_reg|Q                  ; RegisterSigned:DOUT_reg|Q[7]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.911      ;
; 0.790 ; FF:VIN_reg|Q                  ; RegisterSigned:DOUT_reg|Q[8]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.911      ;
; 0.790 ; FF:VIN_reg|Q                  ; RegisterSigned:DOUT_reg|Q[9]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.911      ;
; 0.814 ; Counter:count|\incProc:cnt[1] ; Counter:count|\incProc:cnt[0] ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.936      ;
; 0.856 ; Counter:count|\incProc:cnt[3] ; Counter:count|\incProc:cnt[0] ; CLK          ; CLK         ; 0.000        ; 0.038      ; 0.978      ;
; 0.880 ; Counter:count|\incProc:cnt[2] ; Counter:count|\incProc:cnt[0] ; CLK          ; CLK         ; 0.000        ; 0.038      ; 1.002      ;
; 0.952 ; FF:VIN_reg|Q                  ; RegisterSigned:reg0|Q[11]     ; CLK          ; CLK         ; 0.000        ; 0.030      ; 1.066      ;
; 0.952 ; FF:VIN_reg|Q                  ; RegisterSigned:reg0|Q[9]      ; CLK          ; CLK         ; 0.000        ; 0.030      ; 1.066      ;
; 0.952 ; FF:VIN_reg|Q                  ; RegisterSigned:reg0|Q[10]     ; CLK          ; CLK         ; 0.000        ; 0.030      ; 1.066      ;
; 0.963 ; RegisterSigned:DIN_reg|Q[5]   ; RegisterSigned:reg0|Q[5]      ; CLK          ; CLK         ; 0.000        ; 0.038      ; 1.085      ;
; 0.984 ; RegisterSigned:DIN_reg|Q[1]   ; RegisterSigned:reg0|Q[1]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.104      ;
; 0.994 ; Counter:count|\incProc:cnt[3] ; Counter:count|\incProc:cnt[1] ; CLK          ; CLK         ; 0.000        ; 0.038      ; 1.116      ;
; 1.005 ; RegisterSigned:DIN_reg|Q[0]   ; RegisterSigned:reg0|Q[0]      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 1.126      ;
; 1.006 ; RegisterSigned:DIN_reg|Q[7]   ; RegisterSigned:reg0|Q[7]      ; CLK          ; CLK         ; 0.000        ; 0.034      ; 1.124      ;
; 1.032 ; Counter:count|\incProc:cnt[2] ; Counter:count|\incProc:cnt[1] ; CLK          ; CLK         ; 0.000        ; 0.038      ; 1.154      ;
; 1.033 ; RegisterSigned:DIN_reg|Q[4]   ; RegisterSigned:reg0|Q[4]      ; CLK          ; CLK         ; 0.000        ; 0.034      ; 1.151      ;
; 1.041 ; FF:VIN_reg|Q                  ; RegisterSigned:reg0|Q[5]      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 1.160      ;
; 1.041 ; FF:VIN_reg|Q                  ; RegisterSigned:reg0|Q[6]      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 1.160      ;
; 1.057 ; FF:VIN_reg|Q                  ; RegisterSigned:reg0|Q[1]      ; CLK          ; CLK         ; 0.000        ; 0.033      ; 1.174      ;
; 1.057 ; FF:VIN_reg|Q                  ; RegisterSigned:reg0|Q[2]      ; CLK          ; CLK         ; 0.000        ; 0.033      ; 1.174      ;
; 1.057 ; FF:VIN_reg|Q                  ; RegisterSigned:reg0|Q[3]      ; CLK          ; CLK         ; 0.000        ; 0.033      ; 1.174      ;
; 1.057 ; Counter:count|\incProc:cnt[3] ; Counter:count|\incProc:cnt[2] ; CLK          ; CLK         ; 0.000        ; 0.038      ; 1.179      ;
; 1.067 ; FF:VIN_reg|Q                  ; RegisterSigned:reg0|Q[0]      ; CLK          ; CLK         ; 0.000        ; 0.034      ; 1.185      ;
; 1.072 ; RegisterSigned:DIN_reg|Q[7]   ; RegisterSigned:reg0|Q[10]     ; CLK          ; CLK         ; 0.000        ; 0.033      ; 1.189      ;
; 1.081 ; RegisterSigned:DIN_reg|Q[2]   ; RegisterSigned:reg0|Q[2]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.201      ;
; 1.095 ; RegisterSigned:DIN_reg|Q[7]   ; RegisterSigned:reg0|Q[8]      ; CLK          ; CLK         ; 0.000        ; 0.034      ; 1.213      ;
; 1.104 ; RegisterSigned:DIN_reg|Q[6]   ; RegisterSigned:reg0|Q[6]      ; CLK          ; CLK         ; 0.000        ; 0.038      ; 1.226      ;
; 1.121 ; RegisterSigned:DIN_reg|Q[4]   ; RegisterSigned:reg0|Q[5]      ; CLK          ; CLK         ; 0.000        ; 0.038      ; 1.243      ;
; 1.138 ; RegisterSigned:DIN_reg|Q[5]   ; RegisterSigned:reg0|Q[10]     ; CLK          ; CLK         ; 0.000        ; 0.033      ; 1.255      ;
; 1.142 ; RegisterSigned:DIN_reg|Q[0]   ; RegisterSigned:reg0|Q[1]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.262      ;
; 1.148 ; RegisterSigned:DIN_reg|Q[6]   ; RegisterSigned:reg0|Q[10]     ; CLK          ; CLK         ; 0.000        ; 0.033      ; 1.265      ;
; 1.151 ; RegisterSigned:DIN_reg|Q[4]   ; RegisterSigned:reg0|Q[10]     ; CLK          ; CLK         ; 0.000        ; 0.033      ; 1.268      ;
; 1.161 ; RegisterSigned:DIN_reg|Q[5]   ; RegisterSigned:reg0|Q[8]      ; CLK          ; CLK         ; 0.000        ; 0.034      ; 1.279      ;
; 1.164 ; RegisterSigned:DIN_reg|Q[7]   ; RegisterSigned:reg0|Q[9]      ; CLK          ; CLK         ; 0.000        ; 0.033      ; 1.281      ;
; 1.166 ; RegisterSigned:DIN_reg|Q[10]  ; RegisterSigned:reg0|Q[11]     ; CLK          ; CLK         ; 0.000        ; 0.035      ; 1.285      ;
; 1.166 ; RegisterSigned:DIN_reg|Q[1]   ; RegisterSigned:reg0|Q[2]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.286      ;
; 1.171 ; RegisterSigned:DIN_reg|Q[6]   ; RegisterSigned:reg0|Q[8]      ; CLK          ; CLK         ; 0.000        ; 0.034      ; 1.289      ;
; 1.174 ; RegisterSigned:DIN_reg|Q[4]   ; RegisterSigned:reg0|Q[8]      ; CLK          ; CLK         ; 0.000        ; 0.034      ; 1.292      ;
; 1.179 ; RegisterSigned:DIN_reg|Q[0]   ; RegisterSigned:reg0|Q[2]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.299      ;
; 1.190 ; RegisterSigned:DIN_reg|Q[5]   ; RegisterSigned:reg0|Q[6]      ; CLK          ; CLK         ; 0.000        ; 0.038      ; 1.312      ;
; 1.193 ; FF:VIN_reg|Q                  ; RegisterSigned:reg0|Q[4]      ; CLK          ; CLK         ; 0.000        ; 0.031      ; 1.308      ;
; 1.193 ; FF:VIN_reg|Q                  ; RegisterSigned:reg0|Q[8]      ; CLK          ; CLK         ; 0.000        ; 0.031      ; 1.308      ;
; 1.193 ; FF:VIN_reg|Q                  ; RegisterSigned:reg0|Q[7]      ; CLK          ; CLK         ; 0.000        ; 0.031      ; 1.308      ;
; 1.193 ; RegisterSigned:DIN_reg|Q[7]   ; RegisterSigned:reg0|Q[11]     ; CLK          ; CLK         ; 0.000        ; 0.033      ; 1.310      ;
; 1.203 ; RegisterSigned:DIN_reg|Q[4]   ; RegisterSigned:reg0|Q[6]      ; CLK          ; CLK         ; 0.000        ; 0.038      ; 1.325      ;
; 1.204 ; RegisterSigned:DIN_reg|Q[10]  ; RegisterSigned:reg0|Q[9]      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 1.323      ;
; 1.217 ; RegisterSigned:DIN_reg|Q[5]   ; RegisterSigned:reg0|Q[7]      ; CLK          ; CLK         ; 0.000        ; 0.034      ; 1.335      ;
; 1.227 ; RegisterSigned:DIN_reg|Q[6]   ; RegisterSigned:reg0|Q[7]      ; CLK          ; CLK         ; 0.000        ; 0.034      ; 1.345      ;
; 1.230 ; RegisterSigned:DIN_reg|Q[5]   ; RegisterSigned:reg0|Q[9]      ; CLK          ; CLK         ; 0.000        ; 0.033      ; 1.347      ;
; 1.230 ; RegisterSigned:DIN_reg|Q[4]   ; RegisterSigned:reg0|Q[7]      ; CLK          ; CLK         ; 0.000        ; 0.034      ; 1.348      ;
; 1.239 ; RegisterSigned:DIN_reg|Q[1]   ; RegisterSigned:reg0|Q[5]      ; CLK          ; CLK         ; 0.000        ; 0.038      ; 1.361      ;
; 1.240 ; RegisterSigned:DIN_reg|Q[6]   ; RegisterSigned:reg0|Q[9]      ; CLK          ; CLK         ; 0.000        ; 0.033      ; 1.357      ;
; 1.243 ; RegisterSigned:DIN_reg|Q[4]   ; RegisterSigned:reg0|Q[9]      ; CLK          ; CLK         ; 0.000        ; 0.033      ; 1.360      ;
; 1.247 ; RegisterSigned:DIN_reg|Q[1]   ; RegisterSigned:reg0|Q[4]      ; CLK          ; CLK         ; 0.000        ; 0.034      ; 1.365      ;
; 1.250 ; RegisterSigned:DIN_reg|Q[2]   ; RegisterSigned:reg0|Q[5]      ; CLK          ; CLK         ; 0.000        ; 0.038      ; 1.372      ;
; 1.252 ; RegisterSigned:DIN_reg|Q[0]   ; RegisterSigned:reg0|Q[5]      ; CLK          ; CLK         ; 0.000        ; 0.038      ; 1.374      ;
; 1.257 ; RegisterSigned:DIN_reg|Q[10]  ; RegisterSigned:reg0|Q[10]     ; CLK          ; CLK         ; 0.000        ; 0.035      ; 1.376      ;
; 1.258 ; RegisterSigned:DIN_reg|Q[2]   ; RegisterSigned:reg0|Q[4]      ; CLK          ; CLK         ; 0.000        ; 0.034      ; 1.376      ;
; 1.259 ; RegisterSigned:DIN_reg|Q[5]   ; RegisterSigned:reg0|Q[11]     ; CLK          ; CLK         ; 0.000        ; 0.033      ; 1.376      ;
; 1.260 ; RegisterSigned:DIN_reg|Q[0]   ; RegisterSigned:reg0|Q[4]      ; CLK          ; CLK         ; 0.000        ; 0.034      ; 1.378      ;
; 1.269 ; RegisterSigned:DIN_reg|Q[1]   ; RegisterSigned:reg0|Q[10]     ; CLK          ; CLK         ; 0.000        ; 0.033      ; 1.386      ;
; 1.269 ; RegisterSigned:DIN_reg|Q[6]   ; RegisterSigned:reg0|Q[11]     ; CLK          ; CLK         ; 0.000        ; 0.033      ; 1.386      ;
; 1.272 ; RegisterSigned:DIN_reg|Q[4]   ; RegisterSigned:reg0|Q[11]     ; CLK          ; CLK         ; 0.000        ; 0.033      ; 1.389      ;
; 1.280 ; RegisterSigned:DIN_reg|Q[2]   ; RegisterSigned:reg0|Q[10]     ; CLK          ; CLK         ; 0.000        ; 0.033      ; 1.397      ;
; 1.282 ; RegisterSigned:DIN_reg|Q[0]   ; RegisterSigned:reg0|Q[10]     ; CLK          ; CLK         ; 0.000        ; 0.033      ; 1.399      ;
; 1.285 ; RegisterSigned:DIN_reg|Q[1]   ; RegisterSigned:reg0|Q[3]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.405      ;
; 1.292 ; RegisterSigned:DIN_reg|Q[1]   ; RegisterSigned:reg0|Q[8]      ; CLK          ; CLK         ; 0.000        ; 0.034      ; 1.410      ;
; 1.296 ; RegisterSigned:DIN_reg|Q[2]   ; RegisterSigned:reg0|Q[3]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.416      ;
; 1.298 ; RegisterSigned:DIN_reg|Q[0]   ; RegisterSigned:reg0|Q[3]      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 1.418      ;
; 1.303 ; RegisterSigned:DIN_reg|Q[2]   ; RegisterSigned:reg0|Q[8]      ; CLK          ; CLK         ; 0.000        ; 0.034      ; 1.421      ;
; 1.305 ; RegisterSigned:DIN_reg|Q[0]   ; RegisterSigned:reg0|Q[8]      ; CLK          ; CLK         ; 0.000        ; 0.034      ; 1.423      ;
; 1.321 ; RegisterSigned:DIN_reg|Q[1]   ; RegisterSigned:reg0|Q[6]      ; CLK          ; CLK         ; 0.000        ; 0.038      ; 1.443      ;
; 1.332 ; RegisterSigned:DIN_reg|Q[2]   ; RegisterSigned:reg0|Q[6]      ; CLK          ; CLK         ; 0.000        ; 0.038      ; 1.454      ;
; 1.334 ; RegisterSigned:DIN_reg|Q[0]   ; RegisterSigned:reg0|Q[6]      ; CLK          ; CLK         ; 0.000        ; 0.038      ; 1.456      ;
; 1.348 ; RegisterSigned:DIN_reg|Q[1]   ; RegisterSigned:reg0|Q[7]      ; CLK          ; CLK         ; 0.000        ; 0.034      ; 1.466      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                               ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Counter:count|\incProc:cnt[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Counter:count|\incProc:cnt[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Counter:count|\incProc:cnt[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Counter:count|\incProc:cnt[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; FF:VIN_reg|Q                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; FF:VOUT_reg|Q                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:reg0|Q[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:reg0|Q[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:reg0|Q[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:reg0|Q[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:reg0|Q[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:reg0|Q[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:reg0|Q[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:reg0|Q[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:reg0|Q[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:reg0|Q[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:reg0|Q[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; RegisterSigned:reg0|Q[9]      ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:reg0|Q[0]      ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:reg0|Q[10]     ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:reg0|Q[11]     ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:reg0|Q[1]      ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:reg0|Q[2]      ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:reg0|Q[3]      ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:reg0|Q[4]      ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:reg0|Q[5]      ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:reg0|Q[6]      ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:reg0|Q[7]      ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:reg0|Q[8]      ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:reg0|Q[9]      ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[0]   ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[1]   ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[2]   ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[3]   ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[4]   ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[5]   ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[6]   ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[7]   ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[8]   ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Counter:count|\incProc:cnt[0] ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Counter:count|\incProc:cnt[1] ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Counter:count|\incProc:cnt[2] ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; Counter:count|\incProc:cnt[3] ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; FF:VIN_reg|Q                  ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; FF:VOUT_reg|Q                 ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:DIN_reg|Q[10]  ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[0]  ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[1]  ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[2]  ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[3]  ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[4]  ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[5]  ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[6]  ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[7]  ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[8]  ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; RegisterSigned:DOUT_reg|Q[9]  ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; CLK~input|o                   ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|inclk[0]     ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; CLK~inputclkctrl|outclk       ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; reg0|Q[5]|clk                 ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; reg0|Q[6]|clk                 ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; reg0|Q[0]|clk                 ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; reg0|Q[10]|clk                ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; reg0|Q[11]|clk                ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; reg0|Q[1]|clk                 ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; reg0|Q[2]|clk                 ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; reg0|Q[3]|clk                 ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; reg0|Q[4]|clk                 ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; reg0|Q[7]|clk                 ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; reg0|Q[8]|clk                 ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; reg0|Q[9]|clk                 ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; DIN_reg|Q[0]|clk              ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; DIN_reg|Q[1]|clk              ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; DIN_reg|Q[2]|clk              ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; DIN_reg|Q[3]|clk              ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; DIN_reg|Q[4]|clk              ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; DIN_reg|Q[5]|clk              ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; DIN_reg|Q[6]|clk              ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; DIN_reg|Q[7]|clk              ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DIN[*]    ; CLK        ; 1.955  ; 2.663  ; Rise       ; CLK             ;
;  DIN[0]   ; CLK        ; 1.658  ; 2.359  ; Rise       ; CLK             ;
;  DIN[1]   ; CLK        ; 1.448  ; 2.092  ; Rise       ; CLK             ;
;  DIN[2]   ; CLK        ; 1.868  ; 2.553  ; Rise       ; CLK             ;
;  DIN[3]   ; CLK        ; 1.647  ; 2.316  ; Rise       ; CLK             ;
;  DIN[4]   ; CLK        ; 1.955  ; 2.663  ; Rise       ; CLK             ;
;  DIN[5]   ; CLK        ; 1.440  ; 2.078  ; Rise       ; CLK             ;
;  DIN[6]   ; CLK        ; 1.573  ; 2.257  ; Rise       ; CLK             ;
;  DIN[7]   ; CLK        ; 1.476  ; 2.128  ; Rise       ; CLK             ;
;  DIN[8]   ; CLK        ; 1.844  ; 2.547  ; Rise       ; CLK             ;
;  DIN[9]   ; CLK        ; 1.082  ; 1.718  ; Rise       ; CLK             ;
; RST_n     ; CLK        ; 2.411  ; 3.019  ; Rise       ; CLK             ;
; VIN       ; CLK        ; 1.412  ; 2.112  ; Rise       ; CLK             ;
; a1[*]     ; CLK        ; 10.159 ; 10.834 ; Rise       ; CLK             ;
;  a1[0]    ; CLK        ; 9.183  ; 9.835  ; Rise       ; CLK             ;
;  a1[1]    ; CLK        ; 10.159 ; 10.834 ; Rise       ; CLK             ;
;  a1[2]    ; CLK        ; 10.112 ; 10.749 ; Rise       ; CLK             ;
;  a1[3]    ; CLK        ; 10.125 ; 10.772 ; Rise       ; CLK             ;
;  a1[4]    ; CLK        ; 9.890  ; 10.520 ; Rise       ; CLK             ;
;  a1[5]    ; CLK        ; 9.766  ; 10.390 ; Rise       ; CLK             ;
;  a1[6]    ; CLK        ; 9.420  ; 10.059 ; Rise       ; CLK             ;
;  a1[7]    ; CLK        ; 9.095  ; 9.697  ; Rise       ; CLK             ;
;  a1[8]    ; CLK        ; 8.685  ; 9.306  ; Rise       ; CLK             ;
;  a1[9]    ; CLK        ; 8.847  ; 9.411  ; Rise       ; CLK             ;
; b0[*]     ; CLK        ; 6.368  ; 7.048  ; Rise       ; CLK             ;
;  b0[0]    ; CLK        ; 5.095  ; 5.705  ; Rise       ; CLK             ;
;  b0[1]    ; CLK        ; 6.259  ; 6.907  ; Rise       ; CLK             ;
;  b0[2]    ; CLK        ; 6.368  ; 7.048  ; Rise       ; CLK             ;
;  b0[3]    ; CLK        ; 6.093  ; 6.735  ; Rise       ; CLK             ;
;  b0[4]    ; CLK        ; 5.745  ; 6.383  ; Rise       ; CLK             ;
;  b0[5]    ; CLK        ; 5.729  ; 6.354  ; Rise       ; CLK             ;
;  b0[6]    ; CLK        ; 5.736  ; 6.392  ; Rise       ; CLK             ;
;  b0[7]    ; CLK        ; 5.575  ; 6.197  ; Rise       ; CLK             ;
;  b0[8]    ; CLK        ; 4.892  ; 5.546  ; Rise       ; CLK             ;
;  b0[9]    ; CLK        ; 5.022  ; 5.697  ; Rise       ; CLK             ;
; b1[*]     ; CLK        ; 6.754  ; 7.455  ; Rise       ; CLK             ;
;  b1[0]    ; CLK        ; 5.794  ; 6.438  ; Rise       ; CLK             ;
;  b1[1]    ; CLK        ; 6.738  ; 7.437  ; Rise       ; CLK             ;
;  b1[2]    ; CLK        ; 6.754  ; 7.455  ; Rise       ; CLK             ;
;  b1[3]    ; CLK        ; 6.741  ; 7.417  ; Rise       ; CLK             ;
;  b1[4]    ; CLK        ; 6.602  ; 7.269  ; Rise       ; CLK             ;
;  b1[5]    ; CLK        ; 6.169  ; 6.776  ; Rise       ; CLK             ;
;  b1[6]    ; CLK        ; 5.725  ; 6.434  ; Rise       ; CLK             ;
;  b1[7]    ; CLK        ; 5.657  ; 6.350  ; Rise       ; CLK             ;
;  b1[8]    ; CLK        ; 4.951  ; 5.559  ; Rise       ; CLK             ;
;  b1[9]    ; CLK        ; 5.062  ; 5.896  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DIN[*]    ; CLK        ; -0.846 ; -1.466 ; Rise       ; CLK             ;
;  DIN[0]   ; CLK        ; -1.405 ; -2.095 ; Rise       ; CLK             ;
;  DIN[1]   ; CLK        ; -1.202 ; -1.837 ; Rise       ; CLK             ;
;  DIN[2]   ; CLK        ; -1.606 ; -2.279 ; Rise       ; CLK             ;
;  DIN[3]   ; CLK        ; -1.394 ; -2.052 ; Rise       ; CLK             ;
;  DIN[4]   ; CLK        ; -1.692 ; -2.386 ; Rise       ; CLK             ;
;  DIN[5]   ; CLK        ; -1.195 ; -1.824 ; Rise       ; CLK             ;
;  DIN[6]   ; CLK        ; -1.323 ; -1.996 ; Rise       ; CLK             ;
;  DIN[7]   ; CLK        ; -1.230 ; -1.871 ; Rise       ; CLK             ;
;  DIN[8]   ; CLK        ; -1.584 ; -2.275 ; Rise       ; CLK             ;
;  DIN[9]   ; CLK        ; -0.846 ; -1.466 ; Rise       ; CLK             ;
; RST_n     ; CLK        ; -0.931 ; -1.558 ; Rise       ; CLK             ;
; VIN       ; CLK        ; -1.156 ; -1.828 ; Rise       ; CLK             ;
; a1[*]     ; CLK        ; -2.658 ; -3.269 ; Rise       ; CLK             ;
;  a1[0]    ; CLK        ; -2.762 ; -3.403 ; Rise       ; CLK             ;
;  a1[1]    ; CLK        ; -2.658 ; -3.331 ; Rise       ; CLK             ;
;  a1[2]    ; CLK        ; -2.740 ; -3.342 ; Rise       ; CLK             ;
;  a1[3]    ; CLK        ; -2.687 ; -3.269 ; Rise       ; CLK             ;
;  a1[4]    ; CLK        ; -3.256 ; -3.889 ; Rise       ; CLK             ;
;  a1[5]    ; CLK        ; -3.157 ; -3.751 ; Rise       ; CLK             ;
;  a1[6]    ; CLK        ; -3.282 ; -3.944 ; Rise       ; CLK             ;
;  a1[7]    ; CLK        ; -3.168 ; -3.799 ; Rise       ; CLK             ;
;  a1[8]    ; CLK        ; -2.942 ; -3.531 ; Rise       ; CLK             ;
;  a1[9]    ; CLK        ; -2.912 ; -3.545 ; Rise       ; CLK             ;
; b0[*]     ; CLK        ; -2.115 ; -2.735 ; Rise       ; CLK             ;
;  b0[0]    ; CLK        ; -2.396 ; -3.000 ; Rise       ; CLK             ;
;  b0[1]    ; CLK        ; -2.115 ; -2.735 ; Rise       ; CLK             ;
;  b0[2]    ; CLK        ; -2.592 ; -3.246 ; Rise       ; CLK             ;
;  b0[3]    ; CLK        ; -2.410 ; -3.023 ; Rise       ; CLK             ;
;  b0[4]    ; CLK        ; -2.384 ; -2.981 ; Rise       ; CLK             ;
;  b0[5]    ; CLK        ; -2.401 ; -2.995 ; Rise       ; CLK             ;
;  b0[6]    ; CLK        ; -2.377 ; -3.015 ; Rise       ; CLK             ;
;  b0[7]    ; CLK        ; -2.387 ; -2.981 ; Rise       ; CLK             ;
;  b0[8]    ; CLK        ; -2.492 ; -3.186 ; Rise       ; CLK             ;
;  b0[9]    ; CLK        ; -2.485 ; -3.157 ; Rise       ; CLK             ;
; b1[*]     ; CLK        ; -2.170 ; -2.786 ; Rise       ; CLK             ;
;  b1[0]    ; CLK        ; -2.516 ; -3.157 ; Rise       ; CLK             ;
;  b1[1]    ; CLK        ; -2.311 ; -2.960 ; Rise       ; CLK             ;
;  b1[2]    ; CLK        ; -2.462 ; -3.110 ; Rise       ; CLK             ;
;  b1[3]    ; CLK        ; -2.369 ; -2.979 ; Rise       ; CLK             ;
;  b1[4]    ; CLK        ; -2.772 ; -3.393 ; Rise       ; CLK             ;
;  b1[5]    ; CLK        ; -2.487 ; -3.127 ; Rise       ; CLK             ;
;  b1[6]    ; CLK        ; -2.273 ; -2.898 ; Rise       ; CLK             ;
;  b1[7]    ; CLK        ; -2.214 ; -2.802 ; Rise       ; CLK             ;
;  b1[8]    ; CLK        ; -2.567 ; -3.168 ; Rise       ; CLK             ;
;  b1[9]    ; CLK        ; -2.170 ; -2.786 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DOUT[*]   ; CLK        ; 4.756 ; 4.944 ; Rise       ; CLK             ;
;  DOUT[0]  ; CLK        ; 4.252 ; 4.325 ; Rise       ; CLK             ;
;  DOUT[1]  ; CLK        ; 4.301 ; 4.441 ; Rise       ; CLK             ;
;  DOUT[2]  ; CLK        ; 4.278 ; 4.421 ; Rise       ; CLK             ;
;  DOUT[3]  ; CLK        ; 4.458 ; 4.648 ; Rise       ; CLK             ;
;  DOUT[4]  ; CLK        ; 4.563 ; 4.740 ; Rise       ; CLK             ;
;  DOUT[5]  ; CLK        ; 4.011 ; 4.125 ; Rise       ; CLK             ;
;  DOUT[6]  ; CLK        ; 4.756 ; 4.944 ; Rise       ; CLK             ;
;  DOUT[7]  ; CLK        ; 4.065 ; 4.113 ; Rise       ; CLK             ;
;  DOUT[8]  ; CLK        ; 4.585 ; 4.732 ; Rise       ; CLK             ;
;  DOUT[9]  ; CLK        ; 4.078 ; 4.192 ; Rise       ; CLK             ;
; VOUT      ; CLK        ; 4.029 ; 4.155 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DOUT[*]   ; CLK        ; 3.874 ; 3.972 ; Rise       ; CLK             ;
;  DOUT[0]  ; CLK        ; 4.108 ; 4.176 ; Rise       ; CLK             ;
;  DOUT[1]  ; CLK        ; 4.153 ; 4.287 ; Rise       ; CLK             ;
;  DOUT[2]  ; CLK        ; 4.130 ; 4.267 ; Rise       ; CLK             ;
;  DOUT[3]  ; CLK        ; 4.304 ; 4.486 ; Rise       ; CLK             ;
;  DOUT[4]  ; CLK        ; 4.403 ; 4.573 ; Rise       ; CLK             ;
;  DOUT[5]  ; CLK        ; 3.874 ; 3.983 ; Rise       ; CLK             ;
;  DOUT[6]  ; CLK        ; 4.590 ; 4.770 ; Rise       ; CLK             ;
;  DOUT[7]  ; CLK        ; 3.928 ; 3.972 ; Rise       ; CLK             ;
;  DOUT[8]  ; CLK        ; 4.428 ; 4.567 ; Rise       ; CLK             ;
;  DOUT[9]  ; CLK        ; 3.938 ; 4.047 ; Rise       ; CLK             ;
; VOUT      ; CLK        ; 3.891 ; 4.011 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -14.016  ; 0.301 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -14.016  ; 0.301 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -233.184 ; 0.0   ; 0.0      ; 0.0     ; -42.021             ;
;  CLK             ; -233.184 ; 0.000 ; N/A      ; N/A     ; -42.021             ;
+------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DIN[*]    ; CLK        ; 3.573  ; 4.064  ; Rise       ; CLK             ;
;  DIN[0]   ; CLK        ; 3.006  ; 3.548  ; Rise       ; CLK             ;
;  DIN[1]   ; CLK        ; 2.653  ; 3.124  ; Rise       ; CLK             ;
;  DIN[2]   ; CLK        ; 3.417  ; 3.892  ; Rise       ; CLK             ;
;  DIN[3]   ; CLK        ; 3.014  ; 3.503  ; Rise       ; CLK             ;
;  DIN[4]   ; CLK        ; 3.573  ; 4.064  ; Rise       ; CLK             ;
;  DIN[5]   ; CLK        ; 2.667  ; 3.126  ; Rise       ; CLK             ;
;  DIN[6]   ; CLK        ; 2.854  ; 3.368  ; Rise       ; CLK             ;
;  DIN[7]   ; CLK        ; 2.708  ; 3.185  ; Rise       ; CLK             ;
;  DIN[8]   ; CLK        ; 3.332  ; 3.815  ; Rise       ; CLK             ;
;  DIN[9]   ; CLK        ; 1.946  ; 2.455  ; Rise       ; CLK             ;
; RST_n     ; CLK        ; 4.217  ; 4.745  ; Rise       ; CLK             ;
; VIN       ; CLK        ; 2.510  ; 3.062  ; Rise       ; CLK             ;
; a1[*]     ; CLK        ; 17.910 ; 18.452 ; Rise       ; CLK             ;
;  a1[0]    ; CLK        ; 16.248 ; 16.760 ; Rise       ; CLK             ;
;  a1[1]    ; CLK        ; 17.910 ; 18.452 ; Rise       ; CLK             ;
;  a1[2]    ; CLK        ; 17.849 ; 18.325 ; Rise       ; CLK             ;
;  a1[3]    ; CLK        ; 17.863 ; 18.373 ; Rise       ; CLK             ;
;  a1[4]    ; CLK        ; 17.455 ; 17.926 ; Rise       ; CLK             ;
;  a1[5]    ; CLK        ; 17.201 ; 17.697 ; Rise       ; CLK             ;
;  a1[6]    ; CLK        ; 16.467 ; 16.996 ; Rise       ; CLK             ;
;  a1[7]    ; CLK        ; 15.989 ; 16.460 ; Rise       ; CLK             ;
;  a1[8]    ; CLK        ; 15.368 ; 15.833 ; Rise       ; CLK             ;
;  a1[9]    ; CLK        ; 15.603 ; 16.029 ; Rise       ; CLK             ;
; b0[*]     ; CLK        ; 11.285 ; 11.802 ; Rise       ; CLK             ;
;  b0[0]    ; CLK        ; 9.090  ; 9.517  ; Rise       ; CLK             ;
;  b0[1]    ; CLK        ; 11.157 ; 11.632 ; Rise       ; CLK             ;
;  b0[2]    ; CLK        ; 11.285 ; 11.802 ; Rise       ; CLK             ;
;  b0[3]    ; CLK        ; 10.789 ; 11.267 ; Rise       ; CLK             ;
;  b0[4]    ; CLK        ; 10.229 ; 10.726 ; Rise       ; CLK             ;
;  b0[5]    ; CLK        ; 10.183 ; 10.672 ; Rise       ; CLK             ;
;  b0[6]    ; CLK        ; 10.161 ; 10.688 ; Rise       ; CLK             ;
;  b0[7]    ; CLK        ; 9.870  ; 10.321 ; Rise       ; CLK             ;
;  b0[8]    ; CLK        ; 8.641  ; 9.160  ; Rise       ; CLK             ;
;  b0[9]    ; CLK        ; 8.939  ; 9.423  ; Rise       ; CLK             ;
; b1[*]     ; CLK        ; 11.924 ; 12.484 ; Rise       ; CLK             ;
;  b1[0]    ; CLK        ; 10.233 ; 10.739 ; Rise       ; CLK             ;
;  b1[1]    ; CLK        ; 11.882 ; 12.427 ; Rise       ; CLK             ;
;  b1[2]    ; CLK        ; 11.924 ; 12.484 ; Rise       ; CLK             ;
;  b1[3]    ; CLK        ; 11.924 ; 12.445 ; Rise       ; CLK             ;
;  b1[4]    ; CLK        ; 11.618 ; 12.135 ; Rise       ; CLK             ;
;  b1[5]    ; CLK        ; 10.848 ; 11.321 ; Rise       ; CLK             ;
;  b1[6]    ; CLK        ; 10.238 ; 10.774 ; Rise       ; CLK             ;
;  b1[7]    ; CLK        ; 10.113 ; 10.628 ; Rise       ; CLK             ;
;  b1[8]    ; CLK        ; 8.820  ; 9.302  ; Rise       ; CLK             ;
;  b1[9]    ; CLK        ; 9.019  ; 9.838  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DIN[*]    ; CLK        ; -0.846 ; -1.466 ; Rise       ; CLK             ;
;  DIN[0]   ; CLK        ; -1.405 ; -2.095 ; Rise       ; CLK             ;
;  DIN[1]   ; CLK        ; -1.202 ; -1.837 ; Rise       ; CLK             ;
;  DIN[2]   ; CLK        ; -1.606 ; -2.279 ; Rise       ; CLK             ;
;  DIN[3]   ; CLK        ; -1.394 ; -2.052 ; Rise       ; CLK             ;
;  DIN[4]   ; CLK        ; -1.692 ; -2.386 ; Rise       ; CLK             ;
;  DIN[5]   ; CLK        ; -1.195 ; -1.824 ; Rise       ; CLK             ;
;  DIN[6]   ; CLK        ; -1.323 ; -1.996 ; Rise       ; CLK             ;
;  DIN[7]   ; CLK        ; -1.230 ; -1.871 ; Rise       ; CLK             ;
;  DIN[8]   ; CLK        ; -1.584 ; -2.275 ; Rise       ; CLK             ;
;  DIN[9]   ; CLK        ; -0.846 ; -1.466 ; Rise       ; CLK             ;
; RST_n     ; CLK        ; -0.931 ; -1.558 ; Rise       ; CLK             ;
; VIN       ; CLK        ; -1.156 ; -1.828 ; Rise       ; CLK             ;
; a1[*]     ; CLK        ; -2.658 ; -3.269 ; Rise       ; CLK             ;
;  a1[0]    ; CLK        ; -2.762 ; -3.403 ; Rise       ; CLK             ;
;  a1[1]    ; CLK        ; -2.658 ; -3.331 ; Rise       ; CLK             ;
;  a1[2]    ; CLK        ; -2.740 ; -3.342 ; Rise       ; CLK             ;
;  a1[3]    ; CLK        ; -2.687 ; -3.269 ; Rise       ; CLK             ;
;  a1[4]    ; CLK        ; -3.256 ; -3.889 ; Rise       ; CLK             ;
;  a1[5]    ; CLK        ; -3.157 ; -3.751 ; Rise       ; CLK             ;
;  a1[6]    ; CLK        ; -3.282 ; -3.944 ; Rise       ; CLK             ;
;  a1[7]    ; CLK        ; -3.168 ; -3.799 ; Rise       ; CLK             ;
;  a1[8]    ; CLK        ; -2.942 ; -3.531 ; Rise       ; CLK             ;
;  a1[9]    ; CLK        ; -2.912 ; -3.545 ; Rise       ; CLK             ;
; b0[*]     ; CLK        ; -2.115 ; -2.735 ; Rise       ; CLK             ;
;  b0[0]    ; CLK        ; -2.396 ; -3.000 ; Rise       ; CLK             ;
;  b0[1]    ; CLK        ; -2.115 ; -2.735 ; Rise       ; CLK             ;
;  b0[2]    ; CLK        ; -2.592 ; -3.246 ; Rise       ; CLK             ;
;  b0[3]    ; CLK        ; -2.410 ; -3.023 ; Rise       ; CLK             ;
;  b0[4]    ; CLK        ; -2.384 ; -2.981 ; Rise       ; CLK             ;
;  b0[5]    ; CLK        ; -2.401 ; -2.995 ; Rise       ; CLK             ;
;  b0[6]    ; CLK        ; -2.377 ; -3.015 ; Rise       ; CLK             ;
;  b0[7]    ; CLK        ; -2.387 ; -2.981 ; Rise       ; CLK             ;
;  b0[8]    ; CLK        ; -2.492 ; -3.186 ; Rise       ; CLK             ;
;  b0[9]    ; CLK        ; -2.485 ; -3.157 ; Rise       ; CLK             ;
; b1[*]     ; CLK        ; -2.170 ; -2.786 ; Rise       ; CLK             ;
;  b1[0]    ; CLK        ; -2.516 ; -3.157 ; Rise       ; CLK             ;
;  b1[1]    ; CLK        ; -2.311 ; -2.960 ; Rise       ; CLK             ;
;  b1[2]    ; CLK        ; -2.462 ; -3.110 ; Rise       ; CLK             ;
;  b1[3]    ; CLK        ; -2.369 ; -2.979 ; Rise       ; CLK             ;
;  b1[4]    ; CLK        ; -2.772 ; -3.393 ; Rise       ; CLK             ;
;  b1[5]    ; CLK        ; -2.487 ; -3.127 ; Rise       ; CLK             ;
;  b1[6]    ; CLK        ; -2.273 ; -2.898 ; Rise       ; CLK             ;
;  b1[7]    ; CLK        ; -2.214 ; -2.802 ; Rise       ; CLK             ;
;  b1[8]    ; CLK        ; -2.567 ; -3.168 ; Rise       ; CLK             ;
;  b1[9]    ; CLK        ; -2.170 ; -2.786 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DOUT[*]   ; CLK        ; 8.113 ; 8.081 ; Rise       ; CLK             ;
;  DOUT[0]  ; CLK        ; 7.150 ; 7.129 ; Rise       ; CLK             ;
;  DOUT[1]  ; CLK        ; 7.316 ; 7.279 ; Rise       ; CLK             ;
;  DOUT[2]  ; CLK        ; 7.299 ; 7.262 ; Rise       ; CLK             ;
;  DOUT[3]  ; CLK        ; 7.556 ; 7.633 ; Rise       ; CLK             ;
;  DOUT[4]  ; CLK        ; 7.797 ; 7.769 ; Rise       ; CLK             ;
;  DOUT[5]  ; CLK        ; 6.850 ; 6.851 ; Rise       ; CLK             ;
;  DOUT[6]  ; CLK        ; 8.113 ; 8.081 ; Rise       ; CLK             ;
;  DOUT[7]  ; CLK        ; 6.848 ; 6.810 ; Rise       ; CLK             ;
;  DOUT[8]  ; CLK        ; 7.694 ; 7.762 ; Rise       ; CLK             ;
;  DOUT[9]  ; CLK        ; 6.969 ; 6.916 ; Rise       ; CLK             ;
; VOUT      ; CLK        ; 6.863 ; 6.865 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DOUT[*]   ; CLK        ; 3.874 ; 3.972 ; Rise       ; CLK             ;
;  DOUT[0]  ; CLK        ; 4.108 ; 4.176 ; Rise       ; CLK             ;
;  DOUT[1]  ; CLK        ; 4.153 ; 4.287 ; Rise       ; CLK             ;
;  DOUT[2]  ; CLK        ; 4.130 ; 4.267 ; Rise       ; CLK             ;
;  DOUT[3]  ; CLK        ; 4.304 ; 4.486 ; Rise       ; CLK             ;
;  DOUT[4]  ; CLK        ; 4.403 ; 4.573 ; Rise       ; CLK             ;
;  DOUT[5]  ; CLK        ; 3.874 ; 3.983 ; Rise       ; CLK             ;
;  DOUT[6]  ; CLK        ; 4.590 ; 4.770 ; Rise       ; CLK             ;
;  DOUT[7]  ; CLK        ; 3.928 ; 3.972 ; Rise       ; CLK             ;
;  DOUT[8]  ; CLK        ; 4.428 ; 4.567 ; Rise       ; CLK             ;
;  DOUT[9]  ; CLK        ; 3.938 ; 4.047 ; Rise       ; CLK             ;
; VOUT      ; CLK        ; 3.891 ; 4.011 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DOUT[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DOUT[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DOUT[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DOUT[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DOUT[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DOUT[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DOUT[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DOUT[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DOUT[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DOUT[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VOUT          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; a0[0]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a0[1]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a0[2]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a0[3]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a0[4]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a0[5]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a0[6]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a0[7]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a0[8]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a0[9]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b0[5]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b0[4]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b0[3]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b0[1]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b0[2]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b0[7]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b0[6]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b0[9]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b1[5]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b1[4]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b1[3]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b1[1]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b1[2]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b1[7]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b1[6]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b1[9]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RST_n          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a1[5]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a1[4]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a1[3]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a1[1]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a1[2]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a1[7]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a1[6]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a1[9]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b0[0]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b0[8]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b1[0]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b1[8]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VIN            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a1[0]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; a1[8]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN[9]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN[8]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN[7]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN[6]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN[5]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DOUT[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; DOUT[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; DOUT[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; DOUT[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; DOUT[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; DOUT[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; DOUT[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; DOUT[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; DOUT[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; DOUT[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; VOUT          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.034 V            ; 0.156 V                              ; 0.09 V                               ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.034 V           ; 0.156 V                             ; 0.09 V                              ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DOUT[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; DOUT[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; DOUT[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; DOUT[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; DOUT[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; DOUT[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; DOUT[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; DOUT[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; DOUT[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; DOUT[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; VOUT          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00527 V          ; 0.088 V                              ; 0.006 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00527 V         ; 0.088 V                             ; 0.006 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DOUT[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; DOUT[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; DOUT[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; DOUT[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; DOUT[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; DOUT[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; DOUT[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; DOUT[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; DOUT[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; DOUT[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; VOUT          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0533 V           ; 0.144 V                              ; 0.088 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0533 V          ; 0.144 V                             ; 0.088 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; CLK        ; CLK      ; 636347670 ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; CLK        ; CLK      ; 636347670 ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 42    ; 42   ;
; Unconstrained Input Port Paths  ; 467   ; 467  ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Oct 20 10:13:19 2020
Info: Command: quartus_sta IIR_filter -c IIR_filter
Info: qsta_default_script.tcl version: #1
Warning: Parallel compilation is not licensed and has been disabled
Info: High junction temperature operating condition is not set. Assuming a default value of '85'.
Info: Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning: Synopsys Design Constraints File file not found: 'IIR_filter.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name CLK CLK
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -14.016
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -14.016      -233.184 CLK 
Info: Worst-case hold slack is 0.561
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.561         0.000 CLK 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -41.000 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -12.337
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -12.337      -204.579 CLK 
Info: Worst-case hold slack is 0.506
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.506         0.000 CLK 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -41.000 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -rise_to [get_clocks {CLK}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {CLK}] -fall_to [get_clocks {CLK}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -7.495
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -7.495      -120.911 CLK 
Info: Worst-case hold slack is 0.301
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.301         0.000 CLK 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -42.021 CLK 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 316 megabytes
    Info: Processing ended: Tue Oct 20 10:13:29 2020
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:07


