# Generated by Yosys 0.62+39 (git sha1 131911291-dirty, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 35
attribute \top 1
attribute \src "dut.sv:4.1-71.10"
attribute \dynports 1
module \asym_ram_sdp_write_wider
  parameter \WIDTHB 4
  parameter \SIZEB 1024
  parameter \ADDRWIDTHB 10
  parameter \WIDTHA 16
  parameter \SIZEA 256
  parameter \ADDRWIDTHA 8
  attribute \src "dut.sv:4.34-4.38"
  wire input 1 \clkA
  attribute \src "dut.sv:4.40-4.44"
  wire input 2 \clkB
  attribute \src "dut.sv:4.46-4.49"
  wire input 3 \weA
  attribute \src "dut.sv:4.51-4.55"
  wire input 4 \enaA
  attribute \src "dut.sv:4.57-4.61"
  wire input 5 \enaB
  attribute \src "dut.sv:4.63-4.68"
  wire width 8 input 6 \addrA
  attribute \src "dut.sv:4.70-4.75"
  wire width 10 input 7 \addrB
  attribute \src "dut.sv:4.77-4.80"
  wire width 16 input 8 \diA
  attribute \src "dut.sv:4.82-4.85"
  wire width 4 output 9 \doB
  attribute \src "dut.sv:50.19-50.24"
  attribute \reg 1
  wire width 4 \readB
  wire width 4 $memwr$\RAM$1_DATA
  wire width 4 \memrd_RAM_DATA
  wire width 4 $memwr$\RAM$0_EN
  wire width 4 $memwr$\RAM$2_DATA
  wire width 4 $memwr$\RAM$3_DATA
  wire $auto$rtlil.cc:3386:And$10
  wire width 10 $memwr$\RAM$0_ADDR
  wire width 4 $memwr$\RAM$0_DATA
  attribute \src "dut.sv:49.21-49.24"
  memory width 4 size 1024 \RAM
  attribute \src "dut.sv:54.17-54.22"
  cell $memrd \memrd_RAM
    parameter \MEMID "\\RAM"
    parameter \ABITS 10
    parameter \WIDTH 4
    parameter \CLK_ENABLE 0
    parameter \CLK_POLARITY 0
    parameter \TRANSPARENT 0
    connect \CLK 1'x
    connect \EN 1'1
    connect \ADDR \addrB
    connect \DATA \memrd_RAM_DATA
  end
  cell $memwr_v2 $auto$proc_memwr.cc:45:proc_memwr$27
    parameter \MEMID "\\RAM"
    parameter \ABITS 10
    parameter \WIDTH 4
    parameter \PORTID 1
    parameter \PRIORITY_MASK 1'1
    parameter \CLK_ENABLE 1'1
    parameter \CLK_POLARITY 1'1
    connect \ADDR { $memwr$\RAM$0_ADDR [9:2] 2'01 }
    connect \DATA $memwr$\RAM$1_DATA
    connect \EN $memwr$\RAM$0_EN
    connect \CLK \clkA
  end
  cell $memwr_v2 $auto$proc_memwr.cc:45:proc_memwr$28
    parameter \MEMID "\\RAM"
    parameter \ABITS 10
    parameter \WIDTH 4
    parameter \PORTID 2
    parameter \PRIORITY_MASK 2'10
    parameter \CLK_ENABLE 1'1
    parameter \CLK_POLARITY 1'1
    connect \ADDR { $memwr$\RAM$0_ADDR [9:2] 2'10 }
    connect \DATA $memwr$\RAM$2_DATA
    connect \EN $memwr$\RAM$0_EN
    connect \CLK \clkA
  end
  cell $memwr_v2 $auto$proc_memwr.cc:45:proc_memwr$29
    parameter \MEMID "\\RAM"
    parameter \ABITS 10
    parameter \WIDTH 4
    parameter \PORTID 3
    parameter \PRIORITY_MASK 3'011
    parameter \CLK_ENABLE 1'1
    parameter \CLK_POLARITY 1'1
    connect \ADDR { $memwr$\RAM$0_ADDR [9:2] 2'11 }
    connect \DATA $memwr$\RAM$3_DATA
    connect \EN $memwr$\RAM$0_EN
    connect \CLK \clkA
  end
  cell $and $auto$process.cpp:2595:import_statement_with_loop_vars$9
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \enaA
    connect \B \weA
    connect \Y $auto$rtlil.cc:3386:And$10
  end
  attribute \src "dut.sv:59.2-70.5"
  attribute \always_ff 1
  cell $dff $procdff$20
    parameter \WIDTH 4
    parameter \CLK_POLARITY 1'1
    connect \D \diA [11:8]
    connect \Q $memwr$\RAM$2_DATA
    connect \CLK \clkA
  end
  cell $memwr_v2 $auto$proc_memwr.cc:45:proc_memwr$26
    parameter \MEMID "\\RAM"
    parameter \ABITS 10
    parameter \WIDTH 4
    parameter \PORTID 0
    parameter \PRIORITY_MASK 0'x
    parameter \CLK_ENABLE 1'1
    parameter \CLK_POLARITY 1'1
    connect \ADDR { $memwr$\RAM$0_ADDR [9:2] 2'00 }
    connect \DATA $memwr$\RAM$0_DATA
    connect \EN $memwr$\RAM$0_EN
    connect \CLK \clkA
  end
  attribute \src "dut.sv:59.2-70.5"
  attribute \always_ff 1
  cell $dff $procdff$14
    parameter \WIDTH 4
    parameter \CLK_POLARITY 1'1
    connect \D \diA [3:0]
    connect \Q $memwr$\RAM$0_DATA
    connect \CLK \clkA
  end
  attribute \src "dut.sv:59.2-70.5"
  attribute \always_ff 1
  cell $dff $procdff$24
    parameter \WIDTH 4
    parameter \CLK_POLARITY 1'1
    connect \D { $auto$rtlil.cc:3386:And$10 $auto$rtlil.cc:3386:And$10 $auto$rtlil.cc:3386:And$10 $auto$rtlil.cc:3386:And$10 }
    connect \Q $memwr$\RAM$0_EN
    connect \CLK \clkA
  end
  attribute \src "dut.sv:59.2-70.5"
  attribute \always_ff 1
  cell $dff $procdff$23
    parameter \WIDTH 4
    parameter \CLK_POLARITY 1'1
    connect \D \diA [15:12]
    connect \Q $memwr$\RAM$3_DATA
    connect \CLK \clkA
  end
  attribute \src "dut.sv:59.2-70.5"
  attribute \always_ff 1
  cell $dff $procdff$17
    parameter \WIDTH 4
    parameter \CLK_POLARITY 1'1
    connect \D \diA [7:4]
    connect \Q $memwr$\RAM$1_DATA
    connect \CLK \clkA
  end
  attribute \src "dut.sv:52.2-56.5"
  attribute \always_ff 1
  cell $dffe $auto$ff.cc:337:slice$30
    parameter \CLK_POLARITY 1
    parameter \EN_POLARITY 1
    parameter \WIDTH 4
    connect \CLK \clkB
    connect \EN \enaB
    connect \D \memrd_RAM_DATA
    connect \Q \readB
  end
  attribute \src "dut.sv:59.2-70.5"
  attribute \always_ff 1
  cell $dff $auto$ff.cc:337:slice$31
    parameter \CLK_POLARITY 1
    parameter \WIDTH 8
    connect \CLK \clkA
    connect \D \addrA
    connect \Q $memwr$\RAM$0_ADDR [9:2]
  end
  connect $memwr$\RAM$0_ADDR [1:0] 2'00
  connect \doB \readB
end
