### 流水线的实现

#### 非流水通路

MIPS（子集）数据通路（非流水）实例

<img src="https://img-blog.csdnimg.cn/20201225153804174.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80MzkzNDYwNw==,size_16,color_FFFFFF,t_70" width="55%" />



指令周期

* 取指令周期（IF）

  * 主要操作

    ```
    IR←Mem[PC]
    NPC←PC+4
    ```

* 指令译码/读寄存器周期（ID）

  * 主要操作

    ```
    A ← Regs[rs]
    B ← Regs[rt]
    指令译码
    Imm ← （（IR16）16##IR16..31）
    ```

  * 备注

    * 指令的译码操作和读寄存器操作是并行进行的：在MIPS指令格式中，操作码字段以及rs、rt字段都是在固定的位置。这种技术称为固定字段译码技术。

* 执行/有效地址计算周期（EX）

  * 主要操作（不同指令进行的操作不同）

    ```
    • load指令和store指令
    –ALUo←A + Imm
    
    • 寄存器－寄存器ALU指令
    – ALUo←A funct B
    
    • 寄存器－立即值ALU指令
    – ALUo←A op Imm
    
    • 分支指令
    – ALUo←NPC+（Imm<<2）
    – cond←（A = = 0）
    ```

  * 备注

    * 将有效地址计算周期和执行周期合并为一个时钟周期，这是因为MIPS指令集采用load／store结构，没有任何指令需要同时进行数据有效地址的计算、转移目标地址的计算和对数据进行运算

* 存储器访问/分支完成周期（MEM）

  * 主要操作（不同指令进行的操作不同）

    ```
    • 所有指令都要在该周期对PC进行更新
    –非分支指令：
       PC←NPC
    –分支指令：
       if （cond） PC ←ALUo else PC←NPC
    
    • 该周期内需要处理的MIPS指令仅包含load、store和分支三种
    –load指令和store指令：
        LMD←Mem[ALUo] 或者 Mem[ALUo]←B
    – 分支指令：
        如上所述，更新PC
    ```

* 写回周期（WB）

  * 主要操作（不同指令进行的操作不同）

    ```
    • 寄存器－寄存器ALU指令
    –Regs[rd]← ALUo
    
    • 寄存器－立即数ALU指令
    –Regs[rt]← ALUo
    
    • load指令
    –Regs[rt]← LMD
    ```

  

#### MIPS的流水化

<img src="https://img-blog.csdnimg.cn/20201225153659520.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80MzkzNDYwNw==,size_16,color_FFFFFF,t_70" width="55%" />



流水寄存器

* 位置与作用

  * 位置
    * 段与段之间设置流水寄存器
  * 作用
    * 将各段的工作隔开，使得它们不会互相干扰。
    * 保存相应段的处理结果。例如：EX/MEM.ALUo：保存EX段ALU的运算结果。
    * 向后传递后面将要用到的数据或者控制信息：所有有用的数据和控制信息每个时钟周期会随着指令在流水线中的流动往后流动一段

* 命名规则

  * 流水寄存器名.子寄存器名[字段名]

  * 流水寄存器名
    * 用其相邻的两个段的名称拼合而成，例如：ID段与EX段之间的流水寄存器用ID/EX表示
    * 每个流水寄存器是由若干个子寄存器构成的
  * 子寄存器名
    * 基本寄存器，如IR
  * 字段名
    * 基本寄存器的某字段
  * 例子
    * ID/EX.IR[op]：流水寄存器ID/EX中的子寄存器IR的op字段（即操作码字段）

多路选择器

* MUX1的功能

  ```
  if （（EX/MEM.IR[op]==“分支指令”）& EX/MEM.cond）{
  	MUX1_output＝EX/MEM.ALUo
  }
  else
  	MUX1_output＝PC+4；//MUX1_output表示MUX1的输出
  ```

* MUX2的功能

  ```
  if （ID/EX.IR[op]==“分支指令”）{
  	MUX2_output＝ID/EX.NPC
  }
  else
  	MUX2_output＝ID/EX.A；//MUX2_output表示MUX2的输出
  ```

* MUX3的功能

  ```
  if （ID/EX.IR[op]==“寄存器－寄存器型ALU指令”）{
  	MUX3_output＝ID/EX.B
  }
  else
  	MUX3_output＝ID/EX.Imm；//MUX3_output表示MUX3的输出
  ```

* MUX4的功能

  ```
  if （MEM/WB.IR[op]==“load”）{
  	MUX4_output＝MEM/WB.LMD
  }；
  else
  	MUX4_output＝MEM/WB.ALUo //MUX4_output表示MUX4的输出
  ```

* MUX5功能

  * MEM/WB.IR[rd]和MEM/WB.IR[rt]二选一
  * 寄存器－寄存器型ALU指令：选择MEM/WB.IR[rd]
  * 寄存器－立即数型ALU指令和load指令：选择MEM/WB.IR[rt]



其它数据通路改动

* 增加了向后传递IR和从MEM/WB.IR回送到通用寄存器组的连接。（中途可能出现跳转指令）
* 将对PC的修改移到了IF段，以便PC能及时地加4，为取下一条指令做好准备。






数据冲突检测

* 所有的数据冲突均可以在ID段检测到
  * 如果存在数据冲突，就在相应的指令流出ID段之前将之暂停。
  * 完成该工作的硬件称为流水线的互锁机制。
* 在ID段确定需要什么样的定向，并设置相应的控制
  * 降低流水线的硬件复杂度。（不必挂起已经改变了机器状态的指令）
  * 也可以在使用操作数的那个时钟周期的开始检测冲突和确定必需的定向
* 检测冲突是通过比较寄存器地址是否相等来实现的

数据冲突实例（Load）
* Load引起的流水线冲突

  <img src="https://img-blog.csdnimg.cn/20210102121020754.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80MzkzNDYwNw==,size_16,color_FFFFFF,t_70" width="45%" />
* 实现load互锁

	* 检测已经完成取指的指令是否依赖正在执行的指令的数据，然后加入暂停气泡
	
	* 检测
	
	  * 由于使用load的结果而引起的流水线互锁称为load互锁
	  * 在ID段检测是否存在RAW冲突（这时load指令在EX段）
	
	  <img src="https://img-blog.csdnimg.cn/20201225153720763.png?x-oss-process=image/watermark,type_ZmFuZ3poZW5naGVpdGk,shadow_10,text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3dlaXhpbl80MzkzNDYwNw==,size_16,color_FFFFFF,t_7" width="45%" />

	* 停顿
	
	  * 若检测到RAW冲突，流水线互锁机制必须在流水线中插入停顿，并使当前正处于IF段和ID段的指令不再前进
	    * 将ID/EX.IR中的操作码改为全0（全0表示空操作）
	    * IF/ID寄存器的内容回送到自己的入口

  

  

控制冲突

* 分支指令的条件测试和分支目标地址计算是在EX段完成，对PC的修改是在MEM段完成。
* 它所带来的分支延迟是3个时钟周期。
* 减少分支延迟（把上述工作提前到ID段进行）
  * 在ID段增设一个加法器：计算分支目标地址
  * 把条件测试“=0？”的逻辑电路移到ID段
  * 这些结果直接回送到IF段的MUX1
