

================================================================
== Vivado HLS Report for 'opcionA'
================================================================
* Date:           Wed Feb  1 16:42:51 2023

* Version:        2017.1 (Build 1846317 on Fri Apr 14 19:19:38 MDT 2017)
* Project:        opcionA
* Solution:       solution1
* Product family: zynq
* Target device:  xc7z020clg484-1


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  10.00|      4.14|        1.25|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-----+-----+-----+-----+---------+
    |  Latency  |  Interval | Pipeline|
    | min | max | min | max |   Type  |
    +-----+-----+-----+-----+---------+
    |    9|    9|   10|   10|   none  |
    +-----+-----+-----+-----+---------+

    + Detail: 
        * Instance: 
        +-----------------------------+------------+-----+-----+-----+-----+----------+
        |                             |            |  Latency  |  Interval | Pipeline |
        |           Instance          |   Module   | min | max | min | max |   Type   |
        +-----------------------------+------------+-----+-----+-----+-----+----------+
        |grp_write_data_fu_96         |write_data  |    6|    6|    6|    6|   none   |
        |dedo0_0_V_read_data_fu_118   |read_data   |    0|    0|    1|    1| function |
        |palma0_0_V_read_data_fu_137  |read_data   |    0|    0|    1|    1| function |
        |dedo1_0_V_read_data_fu_156   |read_data   |    0|    0|    1|    1| function |
        |palma1_0_V_read_data_fu_175  |read_data   |    0|    0|    1|    1| function |
        +-----------------------------+------------+-----+-----+-----+-----+----------+

        * Loop: 
        N/A



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-------+--------+-------+
|       Name      | BRAM_18K| DSP48E|   FF   |  LUT  |
+-----------------+---------+-------+--------+-------+
|DSP              |        -|      -|       -|      -|
|Expression       |        -|      -|       0|    187|
|FIFO             |        -|      -|       -|      -|
|Instance         |        -|      -|     132|    153|
|Memory           |        -|      -|       -|      -|
|Multiplexer      |        -|      -|       -|    903|
|Register         |        -|      -|     823|      -|
+-----------------+---------+-------+--------+-------+
|Total            |        0|      0|     955|   1243|
+-----------------+---------+-------+--------+-------+
|Available        |      280|    220|  106400|  53200|
+-----------------+---------+-------+--------+-------+
|Utilization (%)  |        0|      0|   ~0   |      2|
+-----------------+---------+-------+--------+-------+

+ Detail: 
    * Instance: 
    +-----------------------------+------------+---------+-------+-----+-----+
    |           Instance          |   Module   | BRAM_18K| DSP48E|  FF | LUT |
    +-----------------------------+------------+---------+-------+-----+-----+
    |dedo0_0_V_read_data_fu_118   |read_data   |        0|      0|    1|   11|
    |palma0_0_V_read_data_fu_137  |read_data   |        0|      0|    1|   11|
    |dedo1_0_V_read_data_fu_156   |read_data   |        0|      0|    1|   11|
    |palma1_0_V_read_data_fu_175  |read_data   |        0|      0|    1|   11|
    |grp_write_data_fu_96         |write_data  |        0|      0|  128|  109|
    +-----------------------------+------------+---------+-------+-----+-----+
    |Total                        |            |        0|      0|  132|  153|
    +-----------------------------+------------+---------+-------+-----+-----+

    * DSP48: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +--------------------------------------------+----------+-------+---+----+------------+------------+
    |                Variable Name               | Operation| DSP48E| FF| LUT| Bitwidth P0| Bitwidth P1|
    +--------------------------------------------+----------+-------+---+----+------------+------------+
    |input_AX_ALGdedo0_data_V_0_load_A           |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGdedo0_data_V_0_load_B           |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGdedo0_dest_V_0_load_A           |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGdedo0_dest_V_0_load_B           |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGdedo0_id_V_0_load_A             |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGdedo0_id_V_0_load_B             |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGdedo0_keep_V_0_load_A           |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGdedo0_keep_V_0_load_B           |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGdedo0_last_V_0_load_A           |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGdedo0_last_V_0_load_B           |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGdedo0_strb_V_0_load_A           |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGdedo0_strb_V_0_load_B           |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGdedo0_user_V_0_load_A           |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGdedo0_user_V_0_load_B           |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGdedo1_data_V_0_load_A           |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGdedo1_data_V_0_load_B           |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGdedo1_dest_V_0_load_A           |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGdedo1_dest_V_0_load_B           |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGdedo1_id_V_0_load_A             |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGdedo1_id_V_0_load_B             |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGdedo1_keep_V_0_load_A           |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGdedo1_keep_V_0_load_B           |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGdedo1_last_V_0_load_A           |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGdedo1_last_V_0_load_B           |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGdedo1_strb_V_0_load_A           |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGdedo1_strb_V_0_load_B           |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGdedo1_user_V_0_load_A           |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGdedo1_user_V_0_load_B           |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGpalma0_data_V_0_load_A          |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGpalma0_data_V_0_load_B          |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGpalma0_dest_V_0_load_A          |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGpalma0_dest_V_0_load_B          |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGpalma0_id_V_0_load_A            |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGpalma0_id_V_0_load_B            |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGpalma0_keep_V_0_load_A          |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGpalma0_keep_V_0_load_B          |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGpalma0_last_V_0_load_A          |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGpalma0_last_V_0_load_B          |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGpalma0_strb_V_0_load_A          |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGpalma0_strb_V_0_load_B          |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGpalma0_user_V_0_load_A          |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGpalma0_user_V_0_load_B          |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGpalma1_data_V_0_load_A          |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGpalma1_data_V_0_load_B          |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGpalma1_dest_V_0_load_A          |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGpalma1_dest_V_0_load_B          |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGpalma1_id_V_0_load_A            |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGpalma1_id_V_0_load_B            |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGpalma1_keep_V_0_load_A          |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGpalma1_keep_V_0_load_B          |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGpalma1_last_V_0_load_A          |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGpalma1_last_V_0_load_B          |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGpalma1_strb_V_0_load_A          |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGpalma1_strb_V_0_load_B          |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGpalma1_user_V_0_load_A          |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGpalma1_user_V_0_load_B          |    and   |      0|  0|   2|           1|           1|
    |output_AX_ALG_data_V_1_load_A               |    and   |      0|  0|   2|           1|           1|
    |output_AX_ALG_data_V_1_load_B               |    and   |      0|  0|   2|           1|           1|
    |output_AX_ALG_dest_V_1_load_A               |    and   |      0|  0|   2|           1|           1|
    |output_AX_ALG_dest_V_1_load_B               |    and   |      0|  0|   2|           1|           1|
    |output_AX_ALG_id_V_1_load_A                 |    and   |      0|  0|   2|           1|           1|
    |output_AX_ALG_id_V_1_load_B                 |    and   |      0|  0|   2|           1|           1|
    |output_AX_ALG_keep_V_1_load_A               |    and   |      0|  0|   2|           1|           1|
    |output_AX_ALG_keep_V_1_load_B               |    and   |      0|  0|   2|           1|           1|
    |output_AX_ALG_last_V_1_load_A               |    and   |      0|  0|   2|           1|           1|
    |output_AX_ALG_last_V_1_load_B               |    and   |      0|  0|   2|           1|           1|
    |output_AX_ALG_strb_V_1_load_A               |    and   |      0|  0|   2|           1|           1|
    |output_AX_ALG_strb_V_1_load_B               |    and   |      0|  0|   2|           1|           1|
    |output_AX_ALG_user_V_1_load_A               |    and   |      0|  0|   2|           1|           1|
    |output_AX_ALG_user_V_1_load_B               |    and   |      0|  0|   2|           1|           1|
    |input_AX_ALGdedo0_data_V_0_state_cmp_full   |   icmp   |      0|  0|   1|           2|           1|
    |input_AX_ALGdedo0_dest_V_0_state_cmp_full   |   icmp   |      0|  0|   1|           2|           1|
    |input_AX_ALGdedo0_id_V_0_state_cmp_full     |   icmp   |      0|  0|   1|           2|           1|
    |input_AX_ALGdedo0_keep_V_0_state_cmp_full   |   icmp   |      0|  0|   1|           2|           1|
    |input_AX_ALGdedo0_last_V_0_state_cmp_full   |   icmp   |      0|  0|   1|           2|           1|
    |input_AX_ALGdedo0_strb_V_0_state_cmp_full   |   icmp   |      0|  0|   1|           2|           1|
    |input_AX_ALGdedo0_user_V_0_state_cmp_full   |   icmp   |      0|  0|   1|           2|           1|
    |input_AX_ALGdedo1_data_V_0_state_cmp_full   |   icmp   |      0|  0|   1|           2|           1|
    |input_AX_ALGdedo1_dest_V_0_state_cmp_full   |   icmp   |      0|  0|   1|           2|           1|
    |input_AX_ALGdedo1_id_V_0_state_cmp_full     |   icmp   |      0|  0|   1|           2|           1|
    |input_AX_ALGdedo1_keep_V_0_state_cmp_full   |   icmp   |      0|  0|   1|           2|           1|
    |input_AX_ALGdedo1_last_V_0_state_cmp_full   |   icmp   |      0|  0|   1|           2|           1|
    |input_AX_ALGdedo1_strb_V_0_state_cmp_full   |   icmp   |      0|  0|   1|           2|           1|
    |input_AX_ALGdedo1_user_V_0_state_cmp_full   |   icmp   |      0|  0|   1|           2|           1|
    |input_AX_ALGpalma0_data_V_0_state_cmp_full  |   icmp   |      0|  0|   1|           2|           1|
    |input_AX_ALGpalma0_dest_V_0_state_cmp_full  |   icmp   |      0|  0|   1|           2|           1|
    |input_AX_ALGpalma0_id_V_0_state_cmp_full    |   icmp   |      0|  0|   1|           2|           1|
    |input_AX_ALGpalma0_keep_V_0_state_cmp_full  |   icmp   |      0|  0|   1|           2|           1|
    |input_AX_ALGpalma0_last_V_0_state_cmp_full  |   icmp   |      0|  0|   1|           2|           1|
    |input_AX_ALGpalma0_strb_V_0_state_cmp_full  |   icmp   |      0|  0|   1|           2|           1|
    |input_AX_ALGpalma0_user_V_0_state_cmp_full  |   icmp   |      0|  0|   1|           2|           1|
    |input_AX_ALGpalma1_data_V_0_state_cmp_full  |   icmp   |      0|  0|   1|           2|           1|
    |input_AX_ALGpalma1_dest_V_0_state_cmp_full  |   icmp   |      0|  0|   1|           2|           1|
    |input_AX_ALGpalma1_id_V_0_state_cmp_full    |   icmp   |      0|  0|   1|           2|           1|
    |input_AX_ALGpalma1_keep_V_0_state_cmp_full  |   icmp   |      0|  0|   1|           2|           1|
    |input_AX_ALGpalma1_last_V_0_state_cmp_full  |   icmp   |      0|  0|   1|           2|           1|
    |input_AX_ALGpalma1_strb_V_0_state_cmp_full  |   icmp   |      0|  0|   1|           2|           1|
    |input_AX_ALGpalma1_user_V_0_state_cmp_full  |   icmp   |      0|  0|   1|           2|           1|
    |output_AX_ALG_data_V_1_state_cmp_full       |   icmp   |      0|  0|   1|           2|           1|
    |output_AX_ALG_dest_V_1_state_cmp_full       |   icmp   |      0|  0|   1|           2|           1|
    |output_AX_ALG_id_V_1_state_cmp_full         |   icmp   |      0|  0|   1|           2|           1|
    |output_AX_ALG_keep_V_1_state_cmp_full       |   icmp   |      0|  0|   1|           2|           1|
    |output_AX_ALG_last_V_1_state_cmp_full       |   icmp   |      0|  0|   1|           2|           1|
    |output_AX_ALG_strb_V_1_state_cmp_full       |   icmp   |      0|  0|   1|           2|           1|
    |output_AX_ALG_user_V_1_state_cmp_full       |   icmp   |      0|  0|   1|           2|           1|
    |ap_block_state2                             |    or    |      0|  0|   2|           1|           1|
    |ap_block_state2_ignore_call42               |    or    |      0|  0|   2|           1|           1|
    |ap_block_state2_ignore_call43               |    or    |      0|  0|   2|           1|           1|
    |ap_block_state2_ignore_call44               |    or    |      0|  0|   2|           1|           1|
    |ap_block_state2_ignore_call45               |    or    |      0|  0|   2|           1|           1|
    |ap_block_state4                             |    or    |      0|  0|   2|           1|           1|
    +--------------------------------------------+----------+-------+---+----+------------+------------+
    |Total                                       |          |      0|  0| 187|         146|         111|
    +--------------------------------------------+----------+-------+---+----+------------+------------+

    * Multiplexer: 
    +--------------------------------------+----+-----------+-----+-----------+
    |                 Name                 | LUT| Input Size| Bits| Total Bits|
    +--------------------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                             |  27|          5|    1|          5|
    |input_AX_ALGdedo0_TDATA_blk_n         |   9|          2|    1|          2|
    |input_AX_ALGdedo0_data_V_0_data_out   |   9|          2|   32|         64|
    |input_AX_ALGdedo0_data_V_0_state      |  15|          3|    2|          6|
    |input_AX_ALGdedo0_dest_V_0_data_out   |   9|          2|    5|         10|
    |input_AX_ALGdedo0_dest_V_0_state      |  15|          3|    2|          6|
    |input_AX_ALGdedo0_id_V_0_data_out     |   9|          2|    5|         10|
    |input_AX_ALGdedo0_id_V_0_state        |  15|          3|    2|          6|
    |input_AX_ALGdedo0_keep_V_0_data_out   |   9|          2|    4|          8|
    |input_AX_ALGdedo0_keep_V_0_state      |  15|          3|    2|          6|
    |input_AX_ALGdedo0_last_V_0_data_out   |   9|          2|    1|          2|
    |input_AX_ALGdedo0_last_V_0_state      |  15|          3|    2|          6|
    |input_AX_ALGdedo0_strb_V_0_data_out   |   9|          2|    4|          8|
    |input_AX_ALGdedo0_strb_V_0_state      |  15|          3|    2|          6|
    |input_AX_ALGdedo0_user_V_0_data_out   |   9|          2|    4|          8|
    |input_AX_ALGdedo0_user_V_0_state      |  15|          3|    2|          6|
    |input_AX_ALGdedo1_TDATA_blk_n         |   9|          2|    1|          2|
    |input_AX_ALGdedo1_data_V_0_data_out   |   9|          2|   32|         64|
    |input_AX_ALGdedo1_data_V_0_state      |  15|          3|    2|          6|
    |input_AX_ALGdedo1_dest_V_0_data_out   |   9|          2|    5|         10|
    |input_AX_ALGdedo1_dest_V_0_state      |  15|          3|    2|          6|
    |input_AX_ALGdedo1_id_V_0_data_out     |   9|          2|    5|         10|
    |input_AX_ALGdedo1_id_V_0_state        |  15|          3|    2|          6|
    |input_AX_ALGdedo1_keep_V_0_data_out   |   9|          2|    4|          8|
    |input_AX_ALGdedo1_keep_V_0_state      |  15|          3|    2|          6|
    |input_AX_ALGdedo1_last_V_0_data_out   |   9|          2|    1|          2|
    |input_AX_ALGdedo1_last_V_0_state      |  15|          3|    2|          6|
    |input_AX_ALGdedo1_strb_V_0_data_out   |   9|          2|    4|          8|
    |input_AX_ALGdedo1_strb_V_0_state      |  15|          3|    2|          6|
    |input_AX_ALGdedo1_user_V_0_data_out   |   9|          2|    4|          8|
    |input_AX_ALGdedo1_user_V_0_state      |  15|          3|    2|          6|
    |input_AX_ALGpalma0_TDATA_blk_n        |   9|          2|    1|          2|
    |input_AX_ALGpalma0_data_V_0_data_out  |   9|          2|   32|         64|
    |input_AX_ALGpalma0_data_V_0_state     |  15|          3|    2|          6|
    |input_AX_ALGpalma0_dest_V_0_data_out  |   9|          2|    5|         10|
    |input_AX_ALGpalma0_dest_V_0_state     |  15|          3|    2|          6|
    |input_AX_ALGpalma0_id_V_0_data_out    |   9|          2|    5|         10|
    |input_AX_ALGpalma0_id_V_0_state       |  15|          3|    2|          6|
    |input_AX_ALGpalma0_keep_V_0_data_out  |   9|          2|    4|          8|
    |input_AX_ALGpalma0_keep_V_0_state     |  15|          3|    2|          6|
    |input_AX_ALGpalma0_last_V_0_data_out  |   9|          2|    1|          2|
    |input_AX_ALGpalma0_last_V_0_state     |  15|          3|    2|          6|
    |input_AX_ALGpalma0_strb_V_0_data_out  |   9|          2|    4|          8|
    |input_AX_ALGpalma0_strb_V_0_state     |  15|          3|    2|          6|
    |input_AX_ALGpalma0_user_V_0_data_out  |   9|          2|    4|          8|
    |input_AX_ALGpalma0_user_V_0_state     |  15|          3|    2|          6|
    |input_AX_ALGpalma1_TDATA_blk_n        |   9|          2|    1|          2|
    |input_AX_ALGpalma1_data_V_0_data_out  |   9|          2|   32|         64|
    |input_AX_ALGpalma1_data_V_0_state     |  15|          3|    2|          6|
    |input_AX_ALGpalma1_dest_V_0_data_out  |   9|          2|    5|         10|
    |input_AX_ALGpalma1_dest_V_0_state     |  15|          3|    2|          6|
    |input_AX_ALGpalma1_id_V_0_data_out    |   9|          2|    5|         10|
    |input_AX_ALGpalma1_id_V_0_state       |  15|          3|    2|          6|
    |input_AX_ALGpalma1_keep_V_0_data_out  |   9|          2|    4|          8|
    |input_AX_ALGpalma1_keep_V_0_state     |  15|          3|    2|          6|
    |input_AX_ALGpalma1_last_V_0_data_out  |   9|          2|    1|          2|
    |input_AX_ALGpalma1_last_V_0_state     |  15|          3|    2|          6|
    |input_AX_ALGpalma1_strb_V_0_data_out  |   9|          2|    4|          8|
    |input_AX_ALGpalma1_strb_V_0_state     |  15|          3|    2|          6|
    |input_AX_ALGpalma1_user_V_0_data_out  |   9|          2|    4|          8|
    |input_AX_ALGpalma1_user_V_0_state     |  15|          3|    2|          6|
    |output_AX_ALG_data_V_1_data_out       |   9|          2|   32|         64|
    |output_AX_ALG_data_V_1_state          |  15|          3|    2|          6|
    |output_AX_ALG_dest_V_1_data_out       |   9|          2|    5|         10|
    |output_AX_ALG_dest_V_1_state          |  15|          3|    2|          6|
    |output_AX_ALG_id_V_1_data_out         |   9|          2|    5|         10|
    |output_AX_ALG_id_V_1_state            |  15|          3|    2|          6|
    |output_AX_ALG_keep_V_1_data_out       |   9|          2|    4|          8|
    |output_AX_ALG_keep_V_1_state          |  15|          3|    2|          6|
    |output_AX_ALG_last_V_1_data_out       |   9|          2|    1|          2|
    |output_AX_ALG_last_V_1_state          |  15|          3|    2|          6|
    |output_AX_ALG_strb_V_1_data_out       |   9|          2|    4|          8|
    |output_AX_ALG_strb_V_1_state          |  15|          3|    2|          6|
    |output_AX_ALG_user_V_1_data_out       |   9|          2|    4|          8|
    |output_AX_ALG_user_V_1_state          |  15|          3|    2|          6|
    +--------------------------------------+----+-----------+-----+-----------+
    |Total                                 | 903|        188|  350|        773|
    +--------------------------------------+----+-----------+-----+-----------+

    * Register: 
    +---------------------------------------+----+----+-----+-----------+
    |                  Name                 | FF | LUT| Bits| Const Bits|
    +---------------------------------------+----+----+-----+-----------+
    |ap_CS_fsm                              |   4|   0|    4|          0|
    |ap_reg_grp_write_data_fu_96_ap_start   |   1|   0|    1|          0|
    |dedo0_0_V_reg_194                      |  32|   0|   32|          0|
    |dedo1_0_V_reg_204                      |  32|   0|   32|          0|
    |input_AX_ALGdedo0_data_V_0_payload_A   |  32|   0|   32|          0|
    |input_AX_ALGdedo0_data_V_0_payload_B   |  32|   0|   32|          0|
    |input_AX_ALGdedo0_data_V_0_sel_rd      |   1|   0|    1|          0|
    |input_AX_ALGdedo0_data_V_0_sel_wr      |   1|   0|    1|          0|
    |input_AX_ALGdedo0_data_V_0_state       |   2|   0|    2|          0|
    |input_AX_ALGdedo0_dest_V_0_payload_A   |   5|   0|    5|          0|
    |input_AX_ALGdedo0_dest_V_0_payload_B   |   5|   0|    5|          0|
    |input_AX_ALGdedo0_dest_V_0_sel_rd      |   1|   0|    1|          0|
    |input_AX_ALGdedo0_dest_V_0_sel_wr      |   1|   0|    1|          0|
    |input_AX_ALGdedo0_dest_V_0_state       |   2|   0|    2|          0|
    |input_AX_ALGdedo0_id_V_0_payload_A     |   5|   0|    5|          0|
    |input_AX_ALGdedo0_id_V_0_payload_B     |   5|   0|    5|          0|
    |input_AX_ALGdedo0_id_V_0_sel_rd        |   1|   0|    1|          0|
    |input_AX_ALGdedo0_id_V_0_sel_wr        |   1|   0|    1|          0|
    |input_AX_ALGdedo0_id_V_0_state         |   2|   0|    2|          0|
    |input_AX_ALGdedo0_keep_V_0_payload_A   |   4|   0|    4|          0|
    |input_AX_ALGdedo0_keep_V_0_payload_B   |   4|   0|    4|          0|
    |input_AX_ALGdedo0_keep_V_0_sel_rd      |   1|   0|    1|          0|
    |input_AX_ALGdedo0_keep_V_0_sel_wr      |   1|   0|    1|          0|
    |input_AX_ALGdedo0_keep_V_0_state       |   2|   0|    2|          0|
    |input_AX_ALGdedo0_last_V_0_payload_A   |   1|   0|    1|          0|
    |input_AX_ALGdedo0_last_V_0_payload_B   |   1|   0|    1|          0|
    |input_AX_ALGdedo0_last_V_0_sel_rd      |   1|   0|    1|          0|
    |input_AX_ALGdedo0_last_V_0_sel_wr      |   1|   0|    1|          0|
    |input_AX_ALGdedo0_last_V_0_state       |   2|   0|    2|          0|
    |input_AX_ALGdedo0_strb_V_0_payload_A   |   4|   0|    4|          0|
    |input_AX_ALGdedo0_strb_V_0_payload_B   |   4|   0|    4|          0|
    |input_AX_ALGdedo0_strb_V_0_sel_rd      |   1|   0|    1|          0|
    |input_AX_ALGdedo0_strb_V_0_sel_wr      |   1|   0|    1|          0|
    |input_AX_ALGdedo0_strb_V_0_state       |   2|   0|    2|          0|
    |input_AX_ALGdedo0_user_V_0_payload_A   |   4|   0|    4|          0|
    |input_AX_ALGdedo0_user_V_0_payload_B   |   4|   0|    4|          0|
    |input_AX_ALGdedo0_user_V_0_sel_rd      |   1|   0|    1|          0|
    |input_AX_ALGdedo0_user_V_0_sel_wr      |   1|   0|    1|          0|
    |input_AX_ALGdedo0_user_V_0_state       |   2|   0|    2|          0|
    |input_AX_ALGdedo1_data_V_0_payload_A   |  32|   0|   32|          0|
    |input_AX_ALGdedo1_data_V_0_payload_B   |  32|   0|   32|          0|
    |input_AX_ALGdedo1_data_V_0_sel_rd      |   1|   0|    1|          0|
    |input_AX_ALGdedo1_data_V_0_sel_wr      |   1|   0|    1|          0|
    |input_AX_ALGdedo1_data_V_0_state       |   2|   0|    2|          0|
    |input_AX_ALGdedo1_dest_V_0_payload_A   |   5|   0|    5|          0|
    |input_AX_ALGdedo1_dest_V_0_payload_B   |   5|   0|    5|          0|
    |input_AX_ALGdedo1_dest_V_0_sel_rd      |   1|   0|    1|          0|
    |input_AX_ALGdedo1_dest_V_0_sel_wr      |   1|   0|    1|          0|
    |input_AX_ALGdedo1_dest_V_0_state       |   2|   0|    2|          0|
    |input_AX_ALGdedo1_id_V_0_payload_A     |   5|   0|    5|          0|
    |input_AX_ALGdedo1_id_V_0_payload_B     |   5|   0|    5|          0|
    |input_AX_ALGdedo1_id_V_0_sel_rd        |   1|   0|    1|          0|
    |input_AX_ALGdedo1_id_V_0_sel_wr        |   1|   0|    1|          0|
    |input_AX_ALGdedo1_id_V_0_state         |   2|   0|    2|          0|
    |input_AX_ALGdedo1_keep_V_0_payload_A   |   4|   0|    4|          0|
    |input_AX_ALGdedo1_keep_V_0_payload_B   |   4|   0|    4|          0|
    |input_AX_ALGdedo1_keep_V_0_sel_rd      |   1|   0|    1|          0|
    |input_AX_ALGdedo1_keep_V_0_sel_wr      |   1|   0|    1|          0|
    |input_AX_ALGdedo1_keep_V_0_state       |   2|   0|    2|          0|
    |input_AX_ALGdedo1_last_V_0_payload_A   |   1|   0|    1|          0|
    |input_AX_ALGdedo1_last_V_0_payload_B   |   1|   0|    1|          0|
    |input_AX_ALGdedo1_last_V_0_sel_rd      |   1|   0|    1|          0|
    |input_AX_ALGdedo1_last_V_0_sel_wr      |   1|   0|    1|          0|
    |input_AX_ALGdedo1_last_V_0_state       |   2|   0|    2|          0|
    |input_AX_ALGdedo1_strb_V_0_payload_A   |   4|   0|    4|          0|
    |input_AX_ALGdedo1_strb_V_0_payload_B   |   4|   0|    4|          0|
    |input_AX_ALGdedo1_strb_V_0_sel_rd      |   1|   0|    1|          0|
    |input_AX_ALGdedo1_strb_V_0_sel_wr      |   1|   0|    1|          0|
    |input_AX_ALGdedo1_strb_V_0_state       |   2|   0|    2|          0|
    |input_AX_ALGdedo1_user_V_0_payload_A   |   4|   0|    4|          0|
    |input_AX_ALGdedo1_user_V_0_payload_B   |   4|   0|    4|          0|
    |input_AX_ALGdedo1_user_V_0_sel_rd      |   1|   0|    1|          0|
    |input_AX_ALGdedo1_user_V_0_sel_wr      |   1|   0|    1|          0|
    |input_AX_ALGdedo1_user_V_0_state       |   2|   0|    2|          0|
    |input_AX_ALGpalma0_data_V_0_payload_A  |  32|   0|   32|          0|
    |input_AX_ALGpalma0_data_V_0_payload_B  |  32|   0|   32|          0|
    |input_AX_ALGpalma0_data_V_0_sel_rd     |   1|   0|    1|          0|
    |input_AX_ALGpalma0_data_V_0_sel_wr     |   1|   0|    1|          0|
    |input_AX_ALGpalma0_data_V_0_state      |   2|   0|    2|          0|
    |input_AX_ALGpalma0_dest_V_0_payload_A  |   5|   0|    5|          0|
    |input_AX_ALGpalma0_dest_V_0_payload_B  |   5|   0|    5|          0|
    |input_AX_ALGpalma0_dest_V_0_sel_rd     |   1|   0|    1|          0|
    |input_AX_ALGpalma0_dest_V_0_sel_wr     |   1|   0|    1|          0|
    |input_AX_ALGpalma0_dest_V_0_state      |   2|   0|    2|          0|
    |input_AX_ALGpalma0_id_V_0_payload_A    |   5|   0|    5|          0|
    |input_AX_ALGpalma0_id_V_0_payload_B    |   5|   0|    5|          0|
    |input_AX_ALGpalma0_id_V_0_sel_rd       |   1|   0|    1|          0|
    |input_AX_ALGpalma0_id_V_0_sel_wr       |   1|   0|    1|          0|
    |input_AX_ALGpalma0_id_V_0_state        |   2|   0|    2|          0|
    |input_AX_ALGpalma0_keep_V_0_payload_A  |   4|   0|    4|          0|
    |input_AX_ALGpalma0_keep_V_0_payload_B  |   4|   0|    4|          0|
    |input_AX_ALGpalma0_keep_V_0_sel_rd     |   1|   0|    1|          0|
    |input_AX_ALGpalma0_keep_V_0_sel_wr     |   1|   0|    1|          0|
    |input_AX_ALGpalma0_keep_V_0_state      |   2|   0|    2|          0|
    |input_AX_ALGpalma0_last_V_0_payload_A  |   1|   0|    1|          0|
    |input_AX_ALGpalma0_last_V_0_payload_B  |   1|   0|    1|          0|
    |input_AX_ALGpalma0_last_V_0_sel_rd     |   1|   0|    1|          0|
    |input_AX_ALGpalma0_last_V_0_sel_wr     |   1|   0|    1|          0|
    |input_AX_ALGpalma0_last_V_0_state      |   2|   0|    2|          0|
    |input_AX_ALGpalma0_strb_V_0_payload_A  |   4|   0|    4|          0|
    |input_AX_ALGpalma0_strb_V_0_payload_B  |   4|   0|    4|          0|
    |input_AX_ALGpalma0_strb_V_0_sel_rd     |   1|   0|    1|          0|
    |input_AX_ALGpalma0_strb_V_0_sel_wr     |   1|   0|    1|          0|
    |input_AX_ALGpalma0_strb_V_0_state      |   2|   0|    2|          0|
    |input_AX_ALGpalma0_user_V_0_payload_A  |   4|   0|    4|          0|
    |input_AX_ALGpalma0_user_V_0_payload_B  |   4|   0|    4|          0|
    |input_AX_ALGpalma0_user_V_0_sel_rd     |   1|   0|    1|          0|
    |input_AX_ALGpalma0_user_V_0_sel_wr     |   1|   0|    1|          0|
    |input_AX_ALGpalma0_user_V_0_state      |   2|   0|    2|          0|
    |input_AX_ALGpalma1_data_V_0_payload_A  |  32|   0|   32|          0|
    |input_AX_ALGpalma1_data_V_0_payload_B  |  32|   0|   32|          0|
    |input_AX_ALGpalma1_data_V_0_sel_rd     |   1|   0|    1|          0|
    |input_AX_ALGpalma1_data_V_0_sel_wr     |   1|   0|    1|          0|
    |input_AX_ALGpalma1_data_V_0_state      |   2|   0|    2|          0|
    |input_AX_ALGpalma1_dest_V_0_payload_A  |   5|   0|    5|          0|
    |input_AX_ALGpalma1_dest_V_0_payload_B  |   5|   0|    5|          0|
    |input_AX_ALGpalma1_dest_V_0_sel_rd     |   1|   0|    1|          0|
    |input_AX_ALGpalma1_dest_V_0_sel_wr     |   1|   0|    1|          0|
    |input_AX_ALGpalma1_dest_V_0_state      |   2|   0|    2|          0|
    |input_AX_ALGpalma1_id_V_0_payload_A    |   5|   0|    5|          0|
    |input_AX_ALGpalma1_id_V_0_payload_B    |   5|   0|    5|          0|
    |input_AX_ALGpalma1_id_V_0_sel_rd       |   1|   0|    1|          0|
    |input_AX_ALGpalma1_id_V_0_sel_wr       |   1|   0|    1|          0|
    |input_AX_ALGpalma1_id_V_0_state        |   2|   0|    2|          0|
    |input_AX_ALGpalma1_keep_V_0_payload_A  |   4|   0|    4|          0|
    |input_AX_ALGpalma1_keep_V_0_payload_B  |   4|   0|    4|          0|
    |input_AX_ALGpalma1_keep_V_0_sel_rd     |   1|   0|    1|          0|
    |input_AX_ALGpalma1_keep_V_0_sel_wr     |   1|   0|    1|          0|
    |input_AX_ALGpalma1_keep_V_0_state      |   2|   0|    2|          0|
    |input_AX_ALGpalma1_last_V_0_payload_A  |   1|   0|    1|          0|
    |input_AX_ALGpalma1_last_V_0_payload_B  |   1|   0|    1|          0|
    |input_AX_ALGpalma1_last_V_0_sel_rd     |   1|   0|    1|          0|
    |input_AX_ALGpalma1_last_V_0_sel_wr     |   1|   0|    1|          0|
    |input_AX_ALGpalma1_last_V_0_state      |   2|   0|    2|          0|
    |input_AX_ALGpalma1_strb_V_0_payload_A  |   4|   0|    4|          0|
    |input_AX_ALGpalma1_strb_V_0_payload_B  |   4|   0|    4|          0|
    |input_AX_ALGpalma1_strb_V_0_sel_rd     |   1|   0|    1|          0|
    |input_AX_ALGpalma1_strb_V_0_sel_wr     |   1|   0|    1|          0|
    |input_AX_ALGpalma1_strb_V_0_state      |   2|   0|    2|          0|
    |input_AX_ALGpalma1_user_V_0_payload_A  |   4|   0|    4|          0|
    |input_AX_ALGpalma1_user_V_0_payload_B  |   4|   0|    4|          0|
    |input_AX_ALGpalma1_user_V_0_sel_rd     |   1|   0|    1|          0|
    |input_AX_ALGpalma1_user_V_0_sel_wr     |   1|   0|    1|          0|
    |input_AX_ALGpalma1_user_V_0_state      |   2|   0|    2|          0|
    |output_AX_ALG_data_V_1_payload_A       |  32|   0|   32|          0|
    |output_AX_ALG_data_V_1_payload_B       |  32|   0|   32|          0|
    |output_AX_ALG_data_V_1_sel_rd          |   1|   0|    1|          0|
    |output_AX_ALG_data_V_1_sel_wr          |   1|   0|    1|          0|
    |output_AX_ALG_data_V_1_state           |   2|   0|    2|          0|
    |output_AX_ALG_dest_V_1_payload_A       |   5|   0|    5|          0|
    |output_AX_ALG_dest_V_1_payload_B       |   5|   0|    5|          0|
    |output_AX_ALG_dest_V_1_sel_rd          |   1|   0|    1|          0|
    |output_AX_ALG_dest_V_1_sel_wr          |   1|   0|    1|          0|
    |output_AX_ALG_dest_V_1_state           |   2|   0|    2|          0|
    |output_AX_ALG_id_V_1_payload_A         |   5|   0|    5|          0|
    |output_AX_ALG_id_V_1_payload_B         |   5|   0|    5|          0|
    |output_AX_ALG_id_V_1_sel_rd            |   1|   0|    1|          0|
    |output_AX_ALG_id_V_1_sel_wr            |   1|   0|    1|          0|
    |output_AX_ALG_id_V_1_state             |   2|   0|    2|          0|
    |output_AX_ALG_keep_V_1_payload_A       |   4|   0|    4|          0|
    |output_AX_ALG_keep_V_1_payload_B       |   4|   0|    4|          0|
    |output_AX_ALG_keep_V_1_sel_rd          |   1|   0|    1|          0|
    |output_AX_ALG_keep_V_1_sel_wr          |   1|   0|    1|          0|
    |output_AX_ALG_keep_V_1_state           |   2|   0|    2|          0|
    |output_AX_ALG_last_V_1_payload_A       |   1|   0|    1|          0|
    |output_AX_ALG_last_V_1_payload_B       |   1|   0|    1|          0|
    |output_AX_ALG_last_V_1_sel_rd          |   1|   0|    1|          0|
    |output_AX_ALG_last_V_1_sel_wr          |   1|   0|    1|          0|
    |output_AX_ALG_last_V_1_state           |   2|   0|    2|          0|
    |output_AX_ALG_strb_V_1_payload_A       |   4|   0|    4|          0|
    |output_AX_ALG_strb_V_1_payload_B       |   4|   0|    4|          0|
    |output_AX_ALG_strb_V_1_sel_rd          |   1|   0|    1|          0|
    |output_AX_ALG_strb_V_1_sel_wr          |   1|   0|    1|          0|
    |output_AX_ALG_strb_V_1_state           |   2|   0|    2|          0|
    |output_AX_ALG_user_V_1_payload_A       |   4|   0|    4|          0|
    |output_AX_ALG_user_V_1_payload_B       |   4|   0|    4|          0|
    |output_AX_ALG_user_V_1_sel_rd          |   1|   0|    1|          0|
    |output_AX_ALG_user_V_1_sel_wr          |   1|   0|    1|          0|
    |output_AX_ALG_user_V_1_state           |   2|   0|    2|          0|
    |palma0_0_V_reg_199                     |  32|   0|   32|          0|
    |palma1_0_V_reg_209                     |  32|   0|   32|          0|
    +---------------------------------------+----+----+-----+-----------+
    |Total                                  | 823|   0|  823|          0|
    +---------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+---------------------------+-----+-----+--------------+---------------------------+--------------+
|         RTL Ports         | Dir | Bits|   Protocol   |       Source Object       |    C Type    |
+---------------------------+-----+-----+--------------+---------------------------+--------------+
|ap_clk                     |  in |    1| ap_ctrl_none |          opcionA          | return value |
|ap_rst_n                   |  in |    1| ap_ctrl_none |          opcionA          | return value |
|input_AX_ALGdedo0_TDATA    |  in |   32|     axis     |  input_AX_ALGdedo0_data_V |    pointer   |
|input_AX_ALGdedo0_TVALID   |  in |    1|     axis     |  input_AX_ALGdedo0_dest_V |    pointer   |
|input_AX_ALGdedo0_TREADY   | out |    1|     axis     |  input_AX_ALGdedo0_dest_V |    pointer   |
|input_AX_ALGdedo0_TDEST    |  in |    5|     axis     |  input_AX_ALGdedo0_dest_V |    pointer   |
|input_AX_ALGdedo0_TKEEP    |  in |    4|     axis     |  input_AX_ALGdedo0_keep_V |    pointer   |
|input_AX_ALGdedo0_TSTRB    |  in |    4|     axis     |  input_AX_ALGdedo0_strb_V |    pointer   |
|input_AX_ALGdedo0_TUSER    |  in |    4|     axis     |  input_AX_ALGdedo0_user_V |    pointer   |
|input_AX_ALGdedo0_TLAST    |  in |    1|     axis     |  input_AX_ALGdedo0_last_V |    pointer   |
|input_AX_ALGdedo0_TID      |  in |    5|     axis     |   input_AX_ALGdedo0_id_V  |    pointer   |
|input_AX_ALGpalma0_TDATA   |  in |   32|     axis     | input_AX_ALGpalma0_data_V |    pointer   |
|input_AX_ALGpalma0_TVALID  |  in |    1|     axis     | input_AX_ALGpalma0_dest_V |    pointer   |
|input_AX_ALGpalma0_TREADY  | out |    1|     axis     | input_AX_ALGpalma0_dest_V |    pointer   |
|input_AX_ALGpalma0_TDEST   |  in |    5|     axis     | input_AX_ALGpalma0_dest_V |    pointer   |
|input_AX_ALGpalma0_TKEEP   |  in |    4|     axis     | input_AX_ALGpalma0_keep_V |    pointer   |
|input_AX_ALGpalma0_TSTRB   |  in |    4|     axis     | input_AX_ALGpalma0_strb_V |    pointer   |
|input_AX_ALGpalma0_TUSER   |  in |    4|     axis     | input_AX_ALGpalma0_user_V |    pointer   |
|input_AX_ALGpalma0_TLAST   |  in |    1|     axis     | input_AX_ALGpalma0_last_V |    pointer   |
|input_AX_ALGpalma0_TID     |  in |    5|     axis     |  input_AX_ALGpalma0_id_V  |    pointer   |
|input_AX_ALGdedo1_TDATA    |  in |   32|     axis     |  input_AX_ALGdedo1_data_V |    pointer   |
|input_AX_ALGdedo1_TVALID   |  in |    1|     axis     |  input_AX_ALGdedo1_dest_V |    pointer   |
|input_AX_ALGdedo1_TREADY   | out |    1|     axis     |  input_AX_ALGdedo1_dest_V |    pointer   |
|input_AX_ALGdedo1_TDEST    |  in |    5|     axis     |  input_AX_ALGdedo1_dest_V |    pointer   |
|input_AX_ALGdedo1_TKEEP    |  in |    4|     axis     |  input_AX_ALGdedo1_keep_V |    pointer   |
|input_AX_ALGdedo1_TSTRB    |  in |    4|     axis     |  input_AX_ALGdedo1_strb_V |    pointer   |
|input_AX_ALGdedo1_TUSER    |  in |    4|     axis     |  input_AX_ALGdedo1_user_V |    pointer   |
|input_AX_ALGdedo1_TLAST    |  in |    1|     axis     |  input_AX_ALGdedo1_last_V |    pointer   |
|input_AX_ALGdedo1_TID      |  in |    5|     axis     |   input_AX_ALGdedo1_id_V  |    pointer   |
|input_AX_ALGpalma1_TDATA   |  in |   32|     axis     | input_AX_ALGpalma1_data_V |    pointer   |
|input_AX_ALGpalma1_TVALID  |  in |    1|     axis     | input_AX_ALGpalma1_dest_V |    pointer   |
|input_AX_ALGpalma1_TREADY  | out |    1|     axis     | input_AX_ALGpalma1_dest_V |    pointer   |
|input_AX_ALGpalma1_TDEST   |  in |    5|     axis     | input_AX_ALGpalma1_dest_V |    pointer   |
|input_AX_ALGpalma1_TKEEP   |  in |    4|     axis     | input_AX_ALGpalma1_keep_V |    pointer   |
|input_AX_ALGpalma1_TSTRB   |  in |    4|     axis     | input_AX_ALGpalma1_strb_V |    pointer   |
|input_AX_ALGpalma1_TUSER   |  in |    4|     axis     | input_AX_ALGpalma1_user_V |    pointer   |
|input_AX_ALGpalma1_TLAST   |  in |    1|     axis     | input_AX_ALGpalma1_last_V |    pointer   |
|input_AX_ALGpalma1_TID     |  in |    5|     axis     |  input_AX_ALGpalma1_id_V  |    pointer   |
|output_AX_ALG_TDATA        | out |   32|     axis     |    output_AX_ALG_data_V   |    pointer   |
|output_AX_ALG_TVALID       | out |    1|     axis     |    output_AX_ALG_dest_V   |    pointer   |
|output_AX_ALG_TREADY       |  in |    1|     axis     |    output_AX_ALG_dest_V   |    pointer   |
|output_AX_ALG_TDEST        | out |    5|     axis     |    output_AX_ALG_dest_V   |    pointer   |
|output_AX_ALG_TKEEP        | out |    4|     axis     |    output_AX_ALG_keep_V   |    pointer   |
|output_AX_ALG_TSTRB        | out |    4|     axis     |    output_AX_ALG_strb_V   |    pointer   |
|output_AX_ALG_TUSER        | out |    4|     axis     |    output_AX_ALG_user_V   |    pointer   |
|output_AX_ALG_TLAST        | out |    1|     axis     |    output_AX_ALG_last_V   |    pointer   |
|output_AX_ALG_TID          | out |    5|     axis     |     output_AX_ALG_id_V    |    pointer   |
+---------------------------+-----+-----+--------------+---------------------------+--------------+

