<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:05:49.549</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.12.12</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0179661</applicationNumber><claimCount>19</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>온-패키지 상호접속으로서의 3차원 범용 칩렛 상호접속</inventionTitle><inventionTitleEng>THREE DIMENSIONAL UNIVERSAL CHIPLET INTERCONNECT AS  ON-PACKAGE INTERCONNECT</inventionTitleEng><openDate>2025.01.20</openDate><openNumber>10-2025-0009885</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 15/78</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 15/173</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 13/38</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 온-패키지 상호접속으로 활용될 수 있는 UCIe-3D™(UCIe™(Universal Chiplet Interconnect express™)-Three Dimensional) 상호접속과 관련된 방법 및 장치가 설명된다. 일 실시예에서, 상호접속은 반도체 패키지 상의 제1 칩렛의 제1 물리 계층 모듈을 반도체 패키지 상의 제2 칩렛의 제2 물리 계층 모듈에 통신 가능하게 결합시킨다. 제1 네트워크 온 칩 제어기(Network-on-Chip Controller: NoC) 로직 회로부는 제1 물리 계층 모듈을 제어한다. 제2 NoC 로직 회로부는 제2 물리 계층 모듈을 제어한다. 다른 실시예도 청구되고 개시된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 장치로서, 반도체 패키지 상의 제1 칩렛의 제1 물리 계층 모듈을 상기 반도체 패키지 상의 제2 칩렛의 제2 물리 계층 모듈에 통신 가능하게 결합시키는 상호접속과, 상기 제1 물리 계층 모듈을 제어하는 제1 네트워크 온 칩 제어기(Network-on-Chip Controller: NoC) 로직 회로부와, 상기 제2 물리 계층 모듈을 제어하는 제2 NoC 로직 회로부를 포함하되, 상기 제1 물리 계층 모듈과 상기 제2 물리 계층 모듈 중 적어도 하나는 경화된(hardened) IP(Intellectual Property) 모듈인, 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 경화된 IP 모듈은 고정된 위치의 구성요소들을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>3. 제1항 또는 제2항에 있어서, 상기 경화된 IP 모듈은 IP 공급업체에 의해서만 수정될 수 있는 고정된 위치의 구성요소들을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 경화된 IP 모듈은 고정된 위치의 구성요소들을 포함하고, 상기 구성요소들은 적어도 하나 이상의 트랜지스터 및 하나 이상의 와이어를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 제1 NoC 로직 회로부와 상기 제2 NoC 로직 회로부 중 적어도 하나는 상기 상호접속에 대해 하나 이상의 레인 복구 동작을 수행할 수 있는, 장치.</claim></claimInfo><claimInfo><claim>6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 제1 NoC 로직 회로부와 상기 제2 NoC 로직 회로부 중 적어도 하나는 클러스터 전체 복구(cluster-wide repair)로서 상기 상호접속에 대해 하나 이상의 레인 복구를 수행할 수 있는, 장치.</claim></claimInfo><claimInfo><claim>7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 제1 칩렛 및 상기 제2 칩렛 상의 상기 물리 계층 모듈들은 데이터 신호 및 비-데이터 신호의 전송을 위한 전용 서브-클러스터들로 배열되는 것인, 장치.</claim></claimInfo><claimInfo><claim>8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 비-데이터 신호는 주소 신호, 제어 신호, 오류 정정 코드 신호, 부대역 신호, 클록 신호, 스페어(spare) 신호, 및 잡다한(miscellaneous) 신호 중 적어도 하나를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 제1 NoC 로직 회로부와 상기 제2 NoC 로직 회로부 중 적어도 하나는 복수의 전용 서브-클러스터에 대해 스페어를 배치할 수 있는, 장치.</claim></claimInfo><claimInfo><claim>10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 제1 NoC 로직 회로부와 상기 제2 NoC 로직 회로부 중 적어도 하나는 상기 상호접속의 링크에서의 통신 결함을, 상기 링크의 폭을 감소시키는 것 또는 결함 있는 링크를 우회하여 통신을 라우팅하는 것 중 하나에 의해 처리할 수 있는, 장치.</claim></claimInfo><claimInfo><claim>11. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 제1 칩렛과 상기 제2 칩렛 중 적어도 하나는, 하나 이상의 NoC 로직 회로부에 결합되어 상기 상호접속의 하나 이상의 링크에 걸쳐 훈련, 테스트 및/또는 디버그를 수행하는 공통 로직 회로부를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>12. 제1항 내지 제11항 중 어느 한 항에 있어서, 상기 제1 칩렛 및 상기 제2 칩렛은 대략 25 미크론과 1 미크론 사이의 범프 피치(bump pitch)를 갖는, 장치.</claim></claimInfo><claimInfo><claim>13. 제1항 내지 제12항 중 어느 한 항에 있어서, 대략 3 미크론 이하의 범프 피치를 갖는 상기 반도체 패키지의 칩렛에 대해서는 정전기 방전(ESD) 회로가 생략되는, 장치.</claim></claimInfo><claimInfo><claim>14. 제1항 내지 제13항 중 어느 한 항에 있어서, 상기 상호접속은 대략 10-27과 대략 10-30 사이의 비트 오류율(bit error rate: BER)을 지원하는, 장치.</claim></claimInfo><claimInfo><claim>15. 시스템 온 칩(SoC)으로서, 다이-대-다이 상호접속(die-to-die interconnect)에 결합된 프로세서와, 복수의 칩렛 사이의 통신을 가능하게 하는 상기 다이-대-다이 상호접속과, 상기 다이-대-다이 상호접속과 인터페이싱하고 제1 물리 계층 모듈을 제어하는 제1 네트워크 온 칩 제어기(Network-on-chip Controller: NoC) 로직 회로부와, 상기 다이-대-다이 상호접속과 인터페이싱하고 제2 물리 계층 모듈을 제어하는 제2 NoC 로직 회로부를 포함하되,상기 제1 물리 계층 모듈과 상기 제2 물리 계층 모듈 중 적어도 하나는 경화된 IP(Intellectual Property) 모듈인, 시스템 온 칩(SoC).</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서, 상기 제1 NoC 로직 회로부와 상기 제2 NoC 로직 회로부 중 적어도 하나는 클러스터 전체 복구로서 상기 상호접속에 대해 하나 이상의 레인 복구를 수행할 수 있는, 시스템 온 칩(SoC).</claim></claimInfo><claimInfo><claim>17. 제15항 또는 제16항 중 어느 한 항에 있어서, 상기 제1 칩렛 및 상기 제2 칩렛 상의 상기 물리 계층 모듈들은 데이터 산호 및 비-데이터 신호의 전송을 위한 전용 서브-클러스터들로 배열되는 것인, 시스템 온 칩(SoC).</claim></claimInfo><claimInfo><claim>18. 프로세서에서 실행될 때 제1항 내지 제17항 중 어느 한 항의 하나 이상의 동작을 수행하도록 상기 프로세서를 구성하는 하나 이상의 명령어을 포함하는 컴퓨터 판독가능 매체.</claim></claimInfo><claimInfo><claim>19. 제1항 내지 제17항 중 어느 한 항에 제시된 방법을 수행하는 수단을 포함하는 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미합중국 캘리포니아 ***** 산타클라라 미션 칼리지 블러바드 ****</address><code>520000333491</code><country>미국</country><engName>Intel Corporation</engName><name>인텔 코포레이션</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 캘리포니아주 ***...</address><code> </code><country> </country><engName>DAS SHARMA, Debendra</engName><name>다스 샤르마 데벤드라</name></inventorInfo><inventorInfo><address>미국 뉴저지주 *****...</address><code> </code><country> </country><engName>ONUFRYK, Peter Z.</engName><name>오누프릭 피터 지</name></inventorInfo><inventorInfo><address>미국 캘리포니아주 ***** ...</address><code> </code><country> </country><engName>PASDAST, Gerald S.</engName><name>패스다스트 제럴드 에스</name></inventorInfo><inventorInfo><address>미국 캘리포니아주 ***...</address><code> </code><country> </country><engName>TIAGARAJ, Sathya Narasimman</engName><name>티아가라즈 사티아 나라심만</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 서초구 마방로 ** (양재동, 동원F&amp;B빌딩)</address><code>920101000812</code><country>대한민국</country><engName>FirstLaw P.C.</engName><name>제일특허법인(유)</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.07.11</priorityApplicationDate><priorityApplicationNumber>63/513,069</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.09.30</priorityApplicationDate><priorityApplicationNumber>18/479,014</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.12.12</receiptDate><receiptNumber>1-1-2023-1391666-67</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2023.12.21</receiptDate><receiptNumber>9-1-2023-9014331-64</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2023.12.21</receiptDate><receiptNumber>9-1-2023-9014351-77</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230179661.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93101a960faad0067ea421804e799fafef0bece3649876d1208d21f1d0ffa5437768aa9a0fe7bf402bc2a635adc9e111089c1c4fae59c26d4e</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfb01f402a23ea7b0458fe47b5c36053f2bcb1fc508890927c6c3aeecc0966575d3730b5a81802e3d6725670c00fb482af8d07b268d46efcb4</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>