001000: CLR     R0                              000000 000000 000000 000000 000000 000000 000000 001000 000000  ......... opc: 005000 opc_clr  @6a26
001002: BIS     #000200, R0                     000000 000000 000000 000000 000000 000000 000000 001002 000004  ......Z.. opc: 052700 opc_bis  @6c81
001006: BIS     #100000, R0                     000200 000000 000000 000000 000000 000000 000000 001006 000000  ......... opc: 052700 opc_bis  @6c81
001012: BIC     #100000, R0                     100200 000000 000000 000000 000000 000000 000000 001012 000010  .....N... opc: 042700 opc_bic  @6c68
001016: BIT     #000100, R0                     000200 000000 000000 000000 000000 000000 000000 001016 000000  ......... opc: 032700 opc_bit  @6c3f
001022: BIT     #000200, R0                     000200 000000 000000 000000 000000 000000 000000 001022 000004  ......Z.. opc: 032700 opc_bit  @6c3f
001026: BIC     #000200, R0                     000200 000000 000000 000000 000000 000000 000000 001026 000000  ......... opc: 042700 opc_bic  @6c68
001032: HALT                                    000000 000000 000000 000000 000000 000000 000000 001032 000004  ......Z.. opc: 000000 opc_halt @692f0000 opcode not implemented
