# 期末复习

此条为做题目的时候碰到的错误以及注意点汇总



## 1. Binary

一个2's complement num 取负: nor 自身之后再 +1; 相对地, nor 自身的行为等价于取负后 -1.

两个数的 nor 在二进制表示位宽足够的情况下不受位宽影响.















## 2. Assembly

















## 3. Linking









## 4. Digital Logic

#### Float num

mux: 0上1下

表示 float num: 

1. most sig 0表示+, 1表示-; 

2. exponential bits 表示 数字乘以 2 的多少次方. 偏移量 -127

   ex: 1000101 = 133, exponential = 133-127 = 6

3. 后面 Bits 表示 1.xxxx 的 xxxx 

   ex: 6.67，6 = 110, 67= 101...

   0.67 × 2 = 1.34 → 1，余 0.34 

   0.34 × 2 = 0.68 → 0，余 0.68 

   0.68 × 2 = 1.36 → 1，余 0.36

   因而得到 110.101....., = 1.10101 * 2^2

   因而需要用 exponential bits 表示 129, 129-127=2

   







## 5. Single/MultiCycle Datapath











## 6. Pipelining



Stage 1 Fetch: 

(1) index memory by PC address; 
(2) PC++，把 PC和 instruction 写入 IF/ID



Stage 2 Decode: 提出 instruction 信息放入 ID/EX reg

(1) 根据 regA, regB 在 regfile 里提取 regA, B value；
(2) 提取 offsetfield (for beq,lw,sw)；
(3) 提取 dest reg（16-18regB for lw, 0-2regC for add, nor）
(4) 提取 opcode, 继承PC



Stage 3 Execute: 计算: 

(1) target = PC+offset ; 
ALU = regA val + regB val/offset
(for beq) equal = (regA val == regB val)

(2) target, eq, ALU result 传入 Ex/Mem. valB(for sw). dest, op 继续继承入 Ex/Mem



Stage 4 Mem Op

(1) if beq equal, 传 target 入 IF/ID (即mux 选择target 而非 #1) 

(2) sw: 直接把 valB 写入 ALU result address
for lw: 在 data mem 中取出 ALU result address 上的 data （memData）
把 ALU result. opcode, destReg(for lw, add, nor) 继承下来，放入 Mem/WB stage



Stage 5: WriteBack:
lw: 把 Mdata write back **to destReg**
add,nor: 把 ALU result write back **to destReg**
(remember that destReg is maintained)





关键步骤：
Stage 2 Decode 从 regFile 读取 regs
Stage 3 Ex 对 regs, offset 进行运算
Stage 4 传 target，sw write into memory
Stage 5 Write back into Regfile(faster than Stage 2).



#### 6.2 Data Hazard

Stall: 

Decode 结束后, 发现前 1/2 Stage 上有 dependency 则留在 ID. dependency 在前1, 插入 2 noops. Dependency 在前2，插入 1 noop. 等到 depency 在 Stage 5

Forward:

lw 需要 regA value；sw 需要 regB value；add, nor 需要 regA,B value；**需要位置都在 Stage 3.** 

True Result 会被 add, nor, lw 的结果修改. add,nor true resule 存在 Stage 4 ALU result (Stage 5保留)；lw true result 存在 Stage 5 MData.

因而 add, nor, lw 从 Stage 4,5 导回 Stage 3；lw 从 Stage 5 导回 Stage 3. 如果 lw 后面紧跟一个 dependent，不得不让它 decode 时 stall 一回合. 



#### 6.3 Control Hazard

beq: Stage 1 Fetch 就需要信息, Stage 4 结束才获得
Stall 策略: beq 在 Stage 2,3,4, 分别向 Stage 1 插入一个 Noop
Squash 策略: 如果 Stage 3 结束查看 Eq 发现预测错误, 就在 beq stage 4 向 Stage 2,3,4 分别插入一个 Noop，它导回后重新执行正确 beq 后的指令. 一共多执行了 3 cycles. 









Control Hazard: 

predict and speculate，错误停 3 cycles. 策略会记住某个指令的地址, 针对过去的回答 predict

branch predictor: in lec, discussed direction predicter, predict take or not; 针对 functions 还有 target predicter, predict function return 的 target











## 7. Cache

speed: flip flop(reg) > SRAM(cache) > DRAM(memory) > disk

计算 latency: aver latency = cache latency + mem latecy * missrate
temporal locality: 变量在同一段时间会多次使用;

spatial locality: 离得近的变量很可能接连被使用

#### 7.1 write back & allocation

overhead: non-data in a block / block size

write back: sw 不直接 save 而是取所在 block, 如果期间被使用则更改则加上 dirty bit, 被 evict 时有 dirty bit 则放回 memory; write through m

write back 的劣势: overhead +1 dirty bit; 在 spatial, temporal locality 不好的 program 上 memory access 反而多于 write through





tag, set index, offset. 

如果 inf length fully asso 仍 Miss: compulsory

Else: 如果 fully asso 仍 Miss: capacity；Else: Conflict

**Note: 更换 inf length 和 fully asso 时 set index 无, tag 长度改变.**







## 8. VM (finished)

address: virtual L1 index, virtual L2 index, page offset

Page table Base reg: 指向 L1 Start 所在 PAddress

L1 n^th^ entry: virtual n^th^ L1 index 对应的 L2 table 的 physical page num

找到这一 page num 上的 L2 table 后: 

L2 m^th^ entry: virtual m^th^ L2 index 对应的 page 的 physical page num

这一 physical page num 对应 page 上的 offset^th^ entry 就是 PAddress of this address

上面内容是这一 VAddress 对应的真实内容



page offset: log_2(pageSize)

Virtual Page num bits: rest address

Physical Page num: physicalMemory / PageSize

Physical Page num index range: log_2(Physical Page num)

