`timescale 1ns / 1ps

module xor_nbits_synth_tb ();
    logic [15:0] a_s;
    logic [15:0] b_s;
    logic [15:0] s_s;


    //instance du circuit de test (DUT = Device Under Test)
    xor_nbits_nb_g16 DUT (
        .a_i(a_s),
        .b_i(b_s),
        .s_o(s_s)
    );


    //d√©crire les stimulis
    initial begin
        a_s = 16'h0000;  //a est est une variable de taille 16 : en hexa (h), sa valeur est 0000
        b_s = 16'hffff;  //idem mais en hexa 

        repeat (5) begin
            #7 a_s = ~a_s;
            #13 b_s = ~b_s;
        end
    end

endmodule : xor_nbits_synth_tb