TimeQuest Timing Analyzer report for UART_INTERFACE
Sun Nov 20 22:30:52 2016
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'CLK'
 12. Slow 1200mV 85C Model Hold: 'CLK'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Slow 1200mV 85C Model Metastability Report
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'CLK'
 26. Slow 1200mV 0C Model Hold: 'CLK'
 27. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Slow 1200mV 0C Model Metastability Report
 33. Fast 1200mV 0C Model Setup Summary
 34. Fast 1200mV 0C Model Hold Summary
 35. Fast 1200mV 0C Model Recovery Summary
 36. Fast 1200mV 0C Model Removal Summary
 37. Fast 1200mV 0C Model Minimum Pulse Width Summary
 38. Fast 1200mV 0C Model Setup: 'CLK'
 39. Fast 1200mV 0C Model Hold: 'CLK'
 40. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Fast 1200mV 0C Model Metastability Report
 46. Multicorner Timing Analysis Summary
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Signal Integrity Metrics (Slow 1200mv 0c Model)
 54. Signal Integrity Metrics (Slow 1200mv 85c Model)
 55. Signal Integrity Metrics (Fast 1200mv 0c Model)
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name      ; UART_INTERFACE                                    ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE15F17C8                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                         ;
+------------+-----------------+------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                           ;
+------------+-----------------+------------+------------------------------------------------+
; 263.37 MHz ; 238.04 MHz      ; CLK        ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -2.797 ; -242.403           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.433 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.201 ; -235.959                         ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                                                                                                                                                                                                                                          ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                         ; To Node                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.797 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[8]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[2]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.720      ;
; -2.794 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[8]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[3]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.717      ;
; -2.792 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[8]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[6]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.715      ;
; -2.791 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[8]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[7]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.714      ;
; -2.748 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[7]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[2]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.671      ;
; -2.745 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[7]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[3]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.668      ;
; -2.743 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[7]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[6]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.666      ;
; -2.742 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[7]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[7]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.665      ;
; -2.703 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[0]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.625      ;
; -2.703 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.625      ;
; -2.703 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[2]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.625      ;
; -2.703 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[5]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.625      ;
; -2.703 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.625      ;
; -2.703 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[8]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.625      ;
; -2.703 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[9]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.625      ;
; -2.703 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[10]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.625      ;
; -2.703 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[11]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.625      ;
; -2.703 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[12]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.625      ;
; -2.703 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[3]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.625      ;
; -2.697 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[0]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.619      ;
; -2.697 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.619      ;
; -2.697 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[2]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.619      ;
; -2.697 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[5]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.619      ;
; -2.697 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.619      ;
; -2.697 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[8]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.619      ;
; -2.697 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[9]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.619      ;
; -2.697 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[10]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.619      ;
; -2.697 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[11]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.619      ;
; -2.697 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[12]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.619      ;
; -2.697 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[3]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.619      ;
; -2.675 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[5]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[2]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.598      ;
; -2.672 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[5]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[3]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.595      ;
; -2.670 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[5]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[6]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.593      ;
; -2.669 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[5]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[7]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.592      ;
; -2.654 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[11]                                                                                                     ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[2]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.577      ;
; -2.651 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[11]                                                                                                     ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[3]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.574      ;
; -2.649 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[10]                                                                                                       ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|state_index[2]                                                                             ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.571      ;
; -2.649 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[11]                                                                                                     ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[6]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.572      ;
; -2.648 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[11]                                                                                                     ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[7]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.571      ;
; -2.641 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~portb_address_reg0 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|q_b[7] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.476      ;
; -2.641 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~portb_address_reg0 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|q_b[6] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.476      ;
; -2.641 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~portb_address_reg0 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|q_b[5] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.476      ;
; -2.641 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~portb_address_reg0 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|q_b[4] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.476      ;
; -2.641 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~portb_address_reg0 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|q_b[3] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.476      ;
; -2.641 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~portb_address_reg0 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|q_b[2] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.476      ;
; -2.641 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~portb_address_reg0 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|q_b[1] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.476      ;
; -2.641 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~portb_address_reg0 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|q_b[0] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.476      ;
; -2.641 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|ram_block1a0~portb_address_reg0 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|q_b[7] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.476      ;
; -2.641 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|ram_block1a0~portb_address_reg0 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|q_b[6] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.476      ;
; -2.641 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|ram_block1a0~portb_address_reg0 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|q_b[5] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.476      ;
; -2.641 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|ram_block1a0~portb_address_reg0 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|q_b[4] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.476      ;
; -2.641 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|ram_block1a0~portb_address_reg0 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|q_b[3] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.476      ;
; -2.641 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|ram_block1a0~portb_address_reg0 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|q_b[2] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.476      ;
; -2.641 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|ram_block1a0~portb_address_reg0 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|q_b[1] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.476      ;
; -2.641 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|ram_block1a0~portb_address_reg0 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|q_b[0] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.476      ;
; -2.595 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[11]                                                                                                       ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|state_index[2]                                                                             ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.517      ;
; -2.576 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[2]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[2]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.499      ;
; -2.573 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[2]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[3]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.496      ;
; -2.571 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[2]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[6]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.494      ;
; -2.570 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[2]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[7]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.493      ;
; -2.558 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[10]                                                                                                     ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[2]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.481      ;
; -2.556 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[0]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[0]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.478      ;
; -2.556 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[0]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.478      ;
; -2.556 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[0]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[2]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.478      ;
; -2.556 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[0]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[5]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.478      ;
; -2.556 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[0]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.478      ;
; -2.556 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[0]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[8]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.478      ;
; -2.556 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[0]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[9]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.478      ;
; -2.556 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[0]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[10]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.478      ;
; -2.556 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[0]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[11]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.478      ;
; -2.556 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[0]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[12]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.478      ;
; -2.556 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[0]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[3]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.478      ;
; -2.555 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[10]                                                                                                     ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[3]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.478      ;
; -2.553 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[10]                                                                                                     ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[6]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.476      ;
; -2.552 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[2]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[0]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.474      ;
; -2.552 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[2]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.474      ;
; -2.552 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[2]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[2]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.474      ;
; -2.552 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[2]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[5]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.474      ;
; -2.552 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[2]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.474      ;
; -2.552 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[2]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[8]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.474      ;
; -2.552 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[2]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[9]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.474      ;
; -2.552 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[2]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[10]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.474      ;
; -2.552 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[2]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[11]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.474      ;
; -2.552 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[2]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[12]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.474      ;
; -2.552 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[2]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[3]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.474      ;
; -2.552 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[10]                                                                                                     ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[7]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.475      ;
; -2.551 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[6]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[2]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.474      ;
; -2.548 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[6]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[3]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.471      ;
; -2.546 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[6]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[6]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.469      ;
; -2.545 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[6]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[7]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.468      ;
; -2.529 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[8]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|state_index[0]                                                                             ; CLK          ; CLK         ; 1.000        ; 0.365      ; 3.895      ;
; -2.499 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[4]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.421      ;
; -2.499 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[6]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.421      ;
; -2.493 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[4]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.415      ;
; -2.493 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[6]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.415      ;
; -2.480 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[7]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|state_index[0]                                                                             ; CLK          ; CLK         ; 1.000        ; 0.365      ; 3.846      ;
; -2.448 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[9]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|state_index[2]                                                                             ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.370      ;
; -2.438 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|state_index[2]                                                                             ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.360      ;
; -2.432 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|state_index[2]                                                                             ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.354      ;
; -2.428 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[0]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[2]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.351      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                                                                                                                                                                                                                     ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                           ; To Node                                                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.433 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[1]        ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.472      ; 1.159      ;
; 0.434 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|state_index[2]                                                                                        ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|state_index[2]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|state_index[1]                                                                                        ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|state_index[1]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|isCount                                                                                               ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|isCount                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[5]                                                                                              ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[5]                                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[4]                                                                                              ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[4]                                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[1]                                                                                              ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[1]                                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[0]                                                                                              ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[0]                                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.100      ; 0.746      ;
; 0.435 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|rTX                                                                                                   ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|rTX                                                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.099      ; 0.746      ;
; 0.436 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|state_index[0]                                                                                        ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|state_index[0]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.098      ; 0.746      ;
; 0.449 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[3]        ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.472      ; 1.175      ;
; 0.452 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_t9b:wr_ptr|counter_reg_bit[1]        ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.472      ; 1.178      ;
; 0.454 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|state_index[2]                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|state_index[2]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|state_index[3]                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|state_index[3]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|isDone                                                                                                ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|isDone                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; RX_INTERFACE:U1|RX_TOP_CTL_MODULE:U2|isRX                                                                                                           ; RX_INTERFACE:U1|RX_TOP_CTL_MODULE:U2|isRX                                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; RX_INTERFACE:U1|RX_TOP_CTL_MODULE:U2|state_index[0]                                                                                                 ; RX_INTERFACE:U1|RX_TOP_CTL_MODULE:U2|state_index[0]                                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; RX_INTERFACE:U1|RX_TOP_CTL_MODULE:U2|state_index[1]                                                                                                 ; RX_INTERFACE:U1|RX_TOP_CTL_MODULE:U2|state_index[1]                                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|usedw_is_0_dff                            ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|usedw_is_0_dff                                          ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; inter_ctl_module:U2|state_index[1]                                                                                                                  ; inter_ctl_module:U2|state_index[1]                                                                                                                                ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; inter_ctl_module:U2|isWrite                                                                                                                         ; inter_ctl_module:U2|isWrite                                                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; TX_INTERFACE:U3|TX_TOP_CTL_MODULE:U2|isRead                                                                                                         ; TX_INTERFACE:U3|TX_TOP_CTL_MODULE:U2|isRead                                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|full_dff                                  ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|full_dff                                                ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[7]                                                                                              ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[7]                                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[6]                                                                                              ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[6]                                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[3]                                                                                              ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[3]                                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[2]                                                                                              ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[2]                                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.746      ;
; 0.455 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|state_index[1]                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|state_index[1]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|state_index[0]                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|state_index[0]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|full_dff                                  ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|full_dff                                                ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; RX_INTERFACE:U1|RX_TOP_CTL_MODULE:U2|isWrite                                                                                                        ; RX_INTERFACE:U1|RX_TOP_CTL_MODULE:U2|isWrite                                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; inter_ctl_module:U2|state_index[0]                                                                                                                  ; inter_ctl_module:U2|state_index[0]                                                                                                                                ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; inter_ctl_module:U2|state_index[2]                                                                                                                  ; inter_ctl_module:U2|state_index[2]                                                                                                                                ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; TX_INTERFACE:U3|TX_TOP_CTL_MODULE:U2|state_index[1]                                                                                                 ; TX_INTERFACE:U3|TX_TOP_CTL_MODULE:U2|state_index[1]                                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; TX_INTERFACE:U3|TX_TOP_CTL_MODULE:U2|isTX                                                                                                           ; TX_INTERFACE:U3|TX_TOP_CTL_MODULE:U2|isTX                                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[4]                           ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[4]                                         ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[3]                           ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[3]                                         ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[2]                           ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[2]                                         ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[1]                           ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[1]                                         ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[0]                           ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[0]                                         ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[2]        ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.472      ; 1.181      ;
; 0.455 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[3]                           ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[3]                                         ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[2]                           ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[2]                                         ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[1]                           ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[1]                                         ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[0]                           ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[0]                                         ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.746      ;
; 0.466 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|rd_ptr_lsb                                ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|rd_ptr_lsb                                              ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.758      ;
; 0.466 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|rd_ptr_lsb                                ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|rd_ptr_lsb                                              ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.758      ;
; 0.467 ; TX_INTERFACE:U3|TX_TOP_CTL_MODULE:U2|state_index[0]                                                                                                 ; TX_INTERFACE:U3|TX_TOP_CTL_MODULE:U2|state_index[0]                                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.758      ;
; 0.479 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[4]        ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.472      ; 1.205      ;
; 0.480 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_t9b:wr_ptr|counter_reg_bit[2]        ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.472      ; 1.206      ;
; 0.487 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_t9b:wr_ptr|counter_reg_bit[0]        ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.472      ; 1.213      ;
; 0.490 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[0]        ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.472      ; 1.216      ;
; 0.491 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_t9b:wr_ptr|counter_reg_bit[3]        ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.472      ; 1.217      ;
; 0.500 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[2]                           ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.397      ; 1.151      ;
; 0.505 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[4]                           ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.397      ; 1.156      ;
; 0.506 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[3]                           ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.397      ; 1.157      ;
; 0.508 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[0]                           ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.397      ; 1.159      ;
; 0.510 ; RX_INTERFACE:U1|RX_TOP_CTL_MODULE:U2|state_index[1]                                                                                                 ; RX_INTERFACE:U1|RX_TOP_CTL_MODULE:U2|state_index[0]                                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.802      ;
; 0.513 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[1]                           ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.397      ; 1.164      ;
; 0.691 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|full_dff                                  ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|empty_dff                                               ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.983      ;
; 0.695 ; inter_ctl_module:U2|state_index[1]                                                                                                                  ; inter_ctl_module:U2|isWrite                                                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.987      ;
; 0.698 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[4] ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[4]               ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.989      ;
; 0.701 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_9a7:usedw_counter|counter_reg_bit[3] ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|full_dff                                                ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.993      ;
; 0.705 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[12]                                                                                         ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[12]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.996      ;
; 0.709 ; RX_INTERFACE:U1|RX_MODULE:U1|H2L_DETECT_MODULE:U1|H2L_F1                                                                                            ; RX_INTERFACE:U1|RX_MODULE:U1|H2L_DETECT_MODULE:U1|H2L_F2                                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.001      ;
; 0.710 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[0]    ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[1]                                         ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.001      ;
; 0.729 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[6]                                                                                              ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.478      ; 1.461      ;
; 0.730 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|rd_ptr_lsb                                ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[0]                                         ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.022      ;
; 0.746 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                                          ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.037      ;
; 0.747 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[3]                                                                                          ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[3]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.038      ;
; 0.747 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_s9b:rd_ptr_msb|counter_reg_bit[1]    ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_s9b:rd_ptr_msb|counter_reg_bit[1]                  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.038      ;
; 0.748 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                                          ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.039      ;
; 0.748 ; TX_INTERFACE:U3|TX_TOP_CTL_MODULE:U2|state_index[1]                                                                                                 ; TX_INTERFACE:U3|TX_TOP_CTL_MODULE:U2|isRead                                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.040      ;
; 0.749 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[1]    ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[1]                  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.040      ;
; 0.749 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_s9b:rd_ptr_msb|counter_reg_bit[2]    ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[3]                                         ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.040      ;
; 0.749 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_s9b:rd_ptr_msb|counter_reg_bit[0]    ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[1]                                         ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.040      ;
; 0.750 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[3]    ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[4]                                         ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.041      ;
; 0.750 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[2]    ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[3]                                         ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.041      ;
; 0.750 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[1]    ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[2]                                         ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.041      ;
; 0.751 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[2]    ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[2]                  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.042      ;
; 0.751 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[3]    ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[3]                  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.042      ;
; 0.752 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_s9b:rd_ptr_msb|counter_reg_bit[2]    ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_s9b:rd_ptr_msb|counter_reg_bit[2]                  ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.043      ;
; 0.752 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_s9b:rd_ptr_msb|counter_reg_bit[1]    ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[2]                                         ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.043      ;
; 0.754 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[11]                                                                                         ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[11]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.045      ;
; 0.754 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[3] ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[3]               ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.045      ;
; 0.755 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[9]                                                                                          ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[9]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.046      ;
; 0.755 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_9a7:usedw_counter|counter_reg_bit[2] ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_9a7:usedw_counter|counter_reg_bit[2]               ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.047      ;
; 0.757 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|empty_dff                                 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[2]                                         ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.048      ;
; 0.758 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[10]                                                                                         ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[10]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.049      ;
; 0.759 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[2] ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[2]               ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.050      ;
; 0.759 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|empty_dff                                 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[3]                                         ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.050      ;
; 0.759 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|empty_dff                                 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[1]                                         ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.050      ;
; 0.759 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|empty_dff                                 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[0]                                         ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.050      ;
; 0.764 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_t9b:wr_ptr|counter_reg_bit[1]        ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_t9b:wr_ptr|counter_reg_bit[1]                      ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.056      ;
; 0.765 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[2]                                                                                        ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[2]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[7]                                                                                        ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[7]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[8]                                                                                        ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[8]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[3]        ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[3]                      ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.056      ;
; 0.766 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[5]                                                                                          ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[5]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[12]                                                                                       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[12]                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.058      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                                                                                                                             ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                                                            ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|q_b[0]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|q_b[1]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|q_b[2]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|q_b[3]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|q_b[4]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|q_b[5]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|q_b[6]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|q_b[7]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|q_b[0]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|q_b[1]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|q_b[2]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|q_b[3]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|q_b[4]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|q_b[5]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|q_b[6]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|q_b[7]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|ram_block1a0~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|ram_block1a0~portb_address_reg0 ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[1]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[2]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[3]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[4]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[3]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[0]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[1]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[2]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[3]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[4]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|empty_dff                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|full_dff                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[0]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[1]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[2]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[3]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[4]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|rd_ptr_lsb                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|usedw_is_0_dff                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|usedw_is_1_dff                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|H2L_DETECT_MODULE:U1|H2L_F1                                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|H2L_DETECT_MODULE:U1|H2L_F2                                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[0]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[10]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[11]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[12]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[1]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[2]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[3]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[4]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[5]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[6]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[7]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[8]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[9]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|isCount                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|isDone                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[0]                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[1]                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[2]                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[3]                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[4]                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[5]                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[6]                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[7]                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|state_index[0]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|state_index[1]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|state_index[2]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|state_index[3]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_TOP_CTL_MODULE:U2|isRX                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_TOP_CTL_MODULE:U2|isWrite                                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_TOP_CTL_MODULE:U2|state_index[0]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_TOP_CTL_MODULE:U2|state_index[1]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_9a7:usedw_counter|counter_reg_bit[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_9a7:usedw_counter|counter_reg_bit[1]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_9a7:usedw_counter|counter_reg_bit[2]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_9a7:usedw_counter|counter_reg_bit[3]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_s9b:rd_ptr_msb|counter_reg_bit[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_s9b:rd_ptr_msb|counter_reg_bit[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_s9b:rd_ptr_msb|counter_reg_bit[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_t9b:wr_ptr|counter_reg_bit[0]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_t9b:wr_ptr|counter_reg_bit[1]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_t9b:wr_ptr|counter_reg_bit[2]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_t9b:wr_ptr|counter_reg_bit[3]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|empty_dff                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|full_dff                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[0]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[1]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[2]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[3]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|rd_ptr_lsb                                              ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RX_Pin_In ; CLK        ; 0.001 ; 0.185 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RX_Pin_In ; CLK        ; 0.837 ; 0.720 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; LED_OUT[*]  ; CLK        ; 11.116 ; 11.085 ; Rise       ; CLK             ;
;  LED_OUT[0] ; CLK        ; 11.116 ; 11.085 ; Rise       ; CLK             ;
;  LED_OUT[1] ; CLK        ; 10.480 ; 10.341 ; Rise       ; CLK             ;
;  LED_OUT[2] ; CLK        ; 10.014 ; 9.877  ; Rise       ; CLK             ;
;  LED_OUT[3] ; CLK        ; 9.361  ; 9.263  ; Rise       ; CLK             ;
; TX_Pin_Out  ; CLK        ; 9.361  ; 9.583  ; Rise       ; CLK             ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; LED_OUT[*]  ; CLK        ; 9.033  ; 8.936  ; Rise       ; CLK             ;
;  LED_OUT[0] ; CLK        ; 10.772 ; 10.744 ; Rise       ; CLK             ;
;  LED_OUT[1] ; CLK        ; 10.107 ; 9.971  ; Rise       ; CLK             ;
;  LED_OUT[2] ; CLK        ; 9.659  ; 9.525  ; Rise       ; CLK             ;
;  LED_OUT[3] ; CLK        ; 9.033  ; 8.936  ; Rise       ; CLK             ;
; TX_Pin_Out  ; CLK        ; 9.030  ; 9.246  ; Rise       ; CLK             ;
+-------------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                          ;
+------------+-----------------+------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                           ;
+------------+-----------------+------------+------------------------------------------------+
; 278.55 MHz ; 238.04 MHz      ; CLK        ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -2.590 ; -216.352          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.384 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.201 ; -235.959                        ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                                                                                                                                                           ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                         ; To Node                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.590 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[8]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[2]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.523      ;
; -2.587 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[8]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[3]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.520      ;
; -2.584 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[8]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[7]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.517      ;
; -2.584 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[8]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[6]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.517      ;
; -2.538 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[7]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[2]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.471      ;
; -2.535 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[7]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[3]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.468      ;
; -2.532 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[7]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[7]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.465      ;
; -2.532 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[7]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[6]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.465      ;
; -2.470 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[0]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.402      ;
; -2.470 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.402      ;
; -2.470 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[2]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.402      ;
; -2.470 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[5]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.402      ;
; -2.470 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.402      ;
; -2.470 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[8]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.402      ;
; -2.470 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[9]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.402      ;
; -2.470 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[10]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.402      ;
; -2.470 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[11]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.402      ;
; -2.470 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[12]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.402      ;
; -2.470 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[3]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.402      ;
; -2.466 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[0]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.398      ;
; -2.466 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.398      ;
; -2.466 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[2]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.398      ;
; -2.466 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[5]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.398      ;
; -2.466 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.398      ;
; -2.466 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[8]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.398      ;
; -2.466 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[9]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.398      ;
; -2.466 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[10]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.398      ;
; -2.466 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[11]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.398      ;
; -2.466 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[12]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.398      ;
; -2.466 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[3]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.398      ;
; -2.429 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[11]                                                                                                     ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[2]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.362      ;
; -2.426 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[11]                                                                                                     ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[3]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.359      ;
; -2.423 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[11]                                                                                                     ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[7]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.356      ;
; -2.423 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[11]                                                                                                     ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[6]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.356      ;
; -2.405 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[10]                                                                                                       ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|state_index[2]                                                                             ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.337      ;
; -2.396 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[5]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[2]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.329      ;
; -2.393 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[5]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[3]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.326      ;
; -2.390 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[5]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[7]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.323      ;
; -2.390 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[5]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[6]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.323      ;
; -2.370 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[10]                                                                                                     ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[2]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.303      ;
; -2.367 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[10]                                                                                                     ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[3]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.300      ;
; -2.364 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[10]                                                                                                     ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[7]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.297      ;
; -2.364 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[10]                                                                                                     ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[6]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.297      ;
; -2.360 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[6]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[2]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.293      ;
; -2.357 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[6]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[3]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.290      ;
; -2.354 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[6]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[7]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.287      ;
; -2.354 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[6]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[6]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.287      ;
; -2.348 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[0]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[0]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.280      ;
; -2.348 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[0]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.280      ;
; -2.348 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[0]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[2]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.280      ;
; -2.348 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[0]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[5]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.280      ;
; -2.348 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[0]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.280      ;
; -2.348 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[0]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[8]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.280      ;
; -2.348 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[0]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[9]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.280      ;
; -2.348 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[0]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[10]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.280      ;
; -2.348 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[0]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[11]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.280      ;
; -2.348 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[0]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[12]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.280      ;
; -2.348 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[0]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[3]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.280      ;
; -2.347 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[11]                                                                                                       ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|state_index[2]                                                                             ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.279      ;
; -2.335 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[2]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[2]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.268      ;
; -2.332 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[2]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[3]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.265      ;
; -2.329 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[2]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[7]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.262      ;
; -2.329 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[2]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[6]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.262      ;
; -2.328 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[8]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|state_index[0]                                                                             ; CLK          ; CLK         ; 1.000        ; 0.340      ; 3.670      ;
; -2.302 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~portb_address_reg0 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|q_b[7] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.157      ;
; -2.302 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~portb_address_reg0 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|q_b[6] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.157      ;
; -2.302 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~portb_address_reg0 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|q_b[5] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.157      ;
; -2.302 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~portb_address_reg0 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|q_b[4] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.157      ;
; -2.302 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~portb_address_reg0 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|q_b[3] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.157      ;
; -2.302 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~portb_address_reg0 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|q_b[2] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.157      ;
; -2.302 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~portb_address_reg0 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|q_b[1] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.157      ;
; -2.302 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~portb_address_reg0 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|q_b[0] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.157      ;
; -2.302 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|ram_block1a0~portb_address_reg0 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|q_b[7] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.157      ;
; -2.302 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|ram_block1a0~portb_address_reg0 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|q_b[6] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.157      ;
; -2.302 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|ram_block1a0~portb_address_reg0 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|q_b[5] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.157      ;
; -2.302 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|ram_block1a0~portb_address_reg0 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|q_b[4] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.157      ;
; -2.302 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|ram_block1a0~portb_address_reg0 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|q_b[3] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.157      ;
; -2.302 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|ram_block1a0~portb_address_reg0 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|q_b[2] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.157      ;
; -2.302 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|ram_block1a0~portb_address_reg0 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|q_b[1] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.157      ;
; -2.302 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|ram_block1a0~portb_address_reg0 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|q_b[0] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.157      ;
; -2.289 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[2]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[0]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.221      ;
; -2.289 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[2]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.221      ;
; -2.289 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[2]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[2]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.221      ;
; -2.289 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[2]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[5]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.221      ;
; -2.289 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[2]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.221      ;
; -2.289 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[2]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[8]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.221      ;
; -2.289 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[2]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[9]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.221      ;
; -2.289 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[2]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[10]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.221      ;
; -2.289 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[2]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[11]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.221      ;
; -2.289 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[2]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[12]                                                                              ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.221      ;
; -2.289 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[2]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[3]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.221      ;
; -2.276 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[7]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|state_index[0]                                                                             ; CLK          ; CLK         ; 1.000        ; 0.340      ; 3.618      ;
; -2.265 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[4]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.197      ;
; -2.265 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[6]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.197      ;
; -2.261 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[4]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.193      ;
; -2.261 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[6]                                                                               ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.193      ;
; -2.239 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[0]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[2]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.172      ;
; -2.236 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[0]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[3]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.169      ;
; -2.233 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[0]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[7]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.166      ;
; -2.233 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[0]                                                                                                      ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[6]                                                                                   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.166      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                                                                                                                                                                      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                           ; To Node                                                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.384 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|rTX                                                                                                   ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|rTX                                                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.090      ; 0.669      ;
; 0.385 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|state_index[2]                                                                                        ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|state_index[2]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|state_index[1]                                                                                        ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|state_index[1]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|isCount                                                                                               ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|isCount                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[5]                                                                                              ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[5]                                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[4]                                                                                              ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[4]                                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[1]                                                                                              ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[1]                                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[0]                                                                                              ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[0]                                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.089      ; 0.669      ;
; 0.387 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|state_index[0]                                                                                        ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|state_index[0]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.087      ; 0.669      ;
; 0.403 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|state_index[1]                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|state_index[1]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|state_index[2]                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|state_index[2]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|state_index[3]                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|state_index[3]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|state_index[0]                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|state_index[0]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|isDone                                                                                                ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|isDone                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; RX_INTERFACE:U1|RX_TOP_CTL_MODULE:U2|isRX                                                                                                           ; RX_INTERFACE:U1|RX_TOP_CTL_MODULE:U2|isRX                                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; RX_INTERFACE:U1|RX_TOP_CTL_MODULE:U2|state_index[0]                                                                                                 ; RX_INTERFACE:U1|RX_TOP_CTL_MODULE:U2|state_index[0]                                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; RX_INTERFACE:U1|RX_TOP_CTL_MODULE:U2|state_index[1]                                                                                                 ; RX_INTERFACE:U1|RX_TOP_CTL_MODULE:U2|state_index[1]                                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|usedw_is_0_dff                            ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|usedw_is_0_dff                                          ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; inter_ctl_module:U2|state_index[0]                                                                                                                  ; inter_ctl_module:U2|state_index[0]                                                                                                                                ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; inter_ctl_module:U2|state_index[2]                                                                                                                  ; inter_ctl_module:U2|state_index[2]                                                                                                                                ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; TX_INTERFACE:U3|TX_TOP_CTL_MODULE:U2|state_index[1]                                                                                                 ; TX_INTERFACE:U3|TX_TOP_CTL_MODULE:U2|state_index[1]                                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; TX_INTERFACE:U3|TX_TOP_CTL_MODULE:U2|isTX                                                                                                           ; TX_INTERFACE:U3|TX_TOP_CTL_MODULE:U2|isTX                                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[7]                                                                                              ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[7]                                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[6]                                                                                              ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[6]                                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[3]                                                                                              ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[3]                                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[2]                                                                                              ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[2]                                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[4]                           ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[4]                                         ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[3]                           ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[3]                                         ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[2]                           ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[2]                                         ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[1]                           ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[1]                                         ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[0]                           ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[0]                                         ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[3]                           ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[3]                                         ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[2]                           ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[2]                                         ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[1]                           ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[1]                                         ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[0]                           ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[0]                                         ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.669      ;
; 0.404 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|full_dff                                  ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|full_dff                                                ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; RX_INTERFACE:U1|RX_TOP_CTL_MODULE:U2|isWrite                                                                                                        ; RX_INTERFACE:U1|RX_TOP_CTL_MODULE:U2|isWrite                                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; inter_ctl_module:U2|state_index[1]                                                                                                                  ; inter_ctl_module:U2|state_index[1]                                                                                                                                ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; inter_ctl_module:U2|isWrite                                                                                                                         ; inter_ctl_module:U2|isWrite                                                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; TX_INTERFACE:U3|TX_TOP_CTL_MODULE:U2|isRead                                                                                                         ; TX_INTERFACE:U3|TX_TOP_CTL_MODULE:U2|isRead                                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|full_dff                                  ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|full_dff                                                ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.669      ;
; 0.409 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[1]        ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.417      ; 1.056      ;
; 0.418 ; TX_INTERFACE:U3|TX_TOP_CTL_MODULE:U2|state_index[0]                                                                                                 ; TX_INTERFACE:U3|TX_TOP_CTL_MODULE:U2|state_index[0]                                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.684      ;
; 0.418 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|rd_ptr_lsb                                ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|rd_ptr_lsb                                              ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.684      ;
; 0.419 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|rd_ptr_lsb                                ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|rd_ptr_lsb                                              ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.684      ;
; 0.428 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[3]        ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.417      ; 1.075      ;
; 0.431 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_t9b:wr_ptr|counter_reg_bit[1]        ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.416      ; 1.077      ;
; 0.432 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[2]        ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.417      ; 1.079      ;
; 0.451 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[4]        ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.417      ; 1.098      ;
; 0.455 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_t9b:wr_ptr|counter_reg_bit[2]        ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.416      ; 1.101      ;
; 0.463 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[0]        ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.417      ; 1.110      ;
; 0.463 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_t9b:wr_ptr|counter_reg_bit[0]        ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.416      ; 1.109      ;
; 0.465 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[2]                           ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.348      ; 1.043      ;
; 0.467 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_t9b:wr_ptr|counter_reg_bit[3]        ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.416      ; 1.113      ;
; 0.470 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[4]                           ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.348      ; 1.048      ;
; 0.471 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[0]                           ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.348      ; 1.049      ;
; 0.471 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[3]                           ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.348      ; 1.049      ;
; 0.471 ; RX_INTERFACE:U1|RX_TOP_CTL_MODULE:U2|state_index[1]                                                                                                 ; RX_INTERFACE:U1|RX_TOP_CTL_MODULE:U2|state_index[0]                                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.737      ;
; 0.475 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[1]                           ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.348      ; 1.053      ;
; 0.624 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_9a7:usedw_counter|counter_reg_bit[3] ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|full_dff                                                ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.889      ;
; 0.629 ; inter_ctl_module:U2|state_index[1]                                                                                                                  ; inter_ctl_module:U2|isWrite                                                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.894      ;
; 0.632 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[4] ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[4]               ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.897      ;
; 0.632 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[0]    ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[1]                                         ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.898      ;
; 0.635 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[12]                                                                                         ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[12]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.900      ;
; 0.647 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|full_dff                                  ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|empty_dff                                               ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.912      ;
; 0.658 ; RX_INTERFACE:U1|RX_MODULE:U1|H2L_DETECT_MODULE:U1|H2L_F1                                                                                            ; RX_INTERFACE:U1|RX_MODULE:U1|H2L_DETECT_MODULE:U1|H2L_F2                                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.924      ;
; 0.677 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[6]                                                                                              ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.423      ; 1.330      ;
; 0.680 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|empty_dff                                 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[2]                                         ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.945      ;
; 0.682 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|empty_dff                                 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[3]                                         ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.947      ;
; 0.682 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|empty_dff                                 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[1]                                         ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.947      ;
; 0.682 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|empty_dff                                 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[0]                                         ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.947      ;
; 0.682 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|empty_dff                                 ; TX_INTERFACE:U3|TX_TOP_CTL_MODULE:U2|state_index[0]                                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.947      ;
; 0.683 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|rd_ptr_lsb                                ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[0]                                         ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.950      ;
; 0.694 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[3]                                                                                          ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[3]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.959      ;
; 0.695 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_s9b:rd_ptr_msb|counter_reg_bit[1]    ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_s9b:rd_ptr_msb|counter_reg_bit[1]                  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.961      ;
; 0.696 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                                          ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.961      ;
; 0.696 ; TX_INTERFACE:U3|TX_TOP_CTL_MODULE:U2|state_index[1]                                                                                                 ; TX_INTERFACE:U3|TX_TOP_CTL_MODULE:U2|isRead                                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.962      ;
; 0.698 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                                          ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.963      ;
; 0.698 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[1]    ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[1]                  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.964      ;
; 0.698 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_s9b:rd_ptr_msb|counter_reg_bit[2]    ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[3]                                         ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.964      ;
; 0.698 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_s9b:rd_ptr_msb|counter_reg_bit[0]    ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[1]                                         ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.964      ;
; 0.699 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[3]    ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[4]                                         ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.965      ;
; 0.699 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[2]    ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[3]                                         ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.965      ;
; 0.699 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[1]    ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[2]                                         ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.965      ;
; 0.700 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[3]    ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[3]                  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.966      ;
; 0.701 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[2]    ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[2]                  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.967      ;
; 0.701 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_s9b:rd_ptr_msb|counter_reg_bit[1]    ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[2]                                         ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.967      ;
; 0.702 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_s9b:rd_ptr_msb|counter_reg_bit[2]    ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_s9b:rd_ptr_msb|counter_reg_bit[2]                  ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.968      ;
; 0.703 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[9]                                                                                          ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[9]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.968      ;
; 0.703 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[3] ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[3]               ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.968      ;
; 0.704 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[11]                                                                                         ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[11]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.969      ;
; 0.704 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[0]    ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.348      ; 1.282      ;
; 0.707 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[2] ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[2]               ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.972      ;
; 0.707 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_9a7:usedw_counter|counter_reg_bit[2] ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_9a7:usedw_counter|counter_reg_bit[2]               ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.972      ;
; 0.708 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[10]                                                                                         ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[10]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.973      ;
; 0.708 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[3]        ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[3]                      ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.974      ;
; 0.709 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_t9b:wr_ptr|counter_reg_bit[1]        ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_t9b:wr_ptr|counter_reg_bit[1]                      ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.974      ;
; 0.710 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[2]                                                                                        ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[2]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.975      ;
; 0.710 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[1]        ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[1]                      ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.976      ;
; 0.710 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[2]        ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[2]                      ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.976      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                                                                                              ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                                                            ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|q_b[0]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|q_b[1]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|q_b[2]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|q_b[3]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|q_b[4]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|q_b[5]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|q_b[6]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|q_b[7]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|q_b[0]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|q_b[1]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|q_b[2]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|q_b[3]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|q_b[4]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|q_b[5]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|q_b[6]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|q_b[7]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|ram_block1a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|ram_block1a0~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|ram_block1a0~portb_address_reg0 ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[1]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[2]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[3]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[4]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[3]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[0]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[1]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[2]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[3]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[4]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|empty_dff                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|full_dff                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[0]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[1]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[2]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[3]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[4]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|rd_ptr_lsb                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|usedw_is_0_dff                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|usedw_is_1_dff                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|H2L_DETECT_MODULE:U1|H2L_F1                                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|H2L_DETECT_MODULE:U1|H2L_F2                                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[0]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[10]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[11]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[12]                                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[1]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[2]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[3]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[4]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[5]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[6]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[7]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[8]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[9]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|isCount                                                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|isDone                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[0]                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[1]                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[2]                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[3]                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[4]                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[5]                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[6]                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[7]                                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|state_index[0]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|state_index[1]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|state_index[2]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|state_index[3]                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_TOP_CTL_MODULE:U2|isRX                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_TOP_CTL_MODULE:U2|isWrite                                                                                                                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_TOP_CTL_MODULE:U2|state_index[0]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_TOP_CTL_MODULE:U2|state_index[1]                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_9a7:usedw_counter|counter_reg_bit[0]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_9a7:usedw_counter|counter_reg_bit[1]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_9a7:usedw_counter|counter_reg_bit[2]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_9a7:usedw_counter|counter_reg_bit[3]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_s9b:rd_ptr_msb|counter_reg_bit[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_s9b:rd_ptr_msb|counter_reg_bit[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_s9b:rd_ptr_msb|counter_reg_bit[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_t9b:wr_ptr|counter_reg_bit[0]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_t9b:wr_ptr|counter_reg_bit[1]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_t9b:wr_ptr|counter_reg_bit[2]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_t9b:wr_ptr|counter_reg_bit[3]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|empty_dff                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|full_dff                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[0]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[1]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[2]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[3]                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|rd_ptr_lsb                                              ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RX_Pin_In ; CLK        ; 0.011 ; 0.256 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RX_Pin_In ; CLK        ; 0.759 ; 0.575 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+-------------+------------+--------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+-------+------------+-----------------+
; LED_OUT[*]  ; CLK        ; 10.182 ; 9.908 ; Rise       ; CLK             ;
;  LED_OUT[0] ; CLK        ; 10.182 ; 9.908 ; Rise       ; CLK             ;
;  LED_OUT[1] ; CLK        ; 9.694  ; 9.304 ; Rise       ; CLK             ;
;  LED_OUT[2] ; CLK        ; 9.242  ; 8.861 ; Rise       ; CLK             ;
;  LED_OUT[3] ; CLK        ; 8.620  ; 8.321 ; Rise       ; CLK             ;
; TX_Pin_Out  ; CLK        ; 8.428  ; 8.837 ; Rise       ; CLK             ;
+-------------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; LED_OUT[*]  ; CLK        ; 8.299 ; 8.010 ; Rise       ; CLK             ;
;  LED_OUT[0] ; CLK        ; 9.847 ; 9.584 ; Rise       ; CLK             ;
;  LED_OUT[1] ; CLK        ; 9.332 ; 8.955 ; Rise       ; CLK             ;
;  LED_OUT[2] ; CLK        ; 8.896 ; 8.528 ; Rise       ; CLK             ;
;  LED_OUT[3] ; CLK        ; 8.299 ; 8.010 ; Rise       ; CLK             ;
; TX_Pin_Out  ; CLK        ; 8.112 ; 8.506 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -0.644 ; -32.196           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.152 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -140.478                        ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                                                                                                             ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                ; To Node                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.644 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[8]                                                                             ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[2]                                                              ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.598      ;
; -0.641 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[8]                                                                             ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[3]                                                              ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.595      ;
; -0.638 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[7]                                                                             ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[2]                                                              ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.592      ;
; -0.637 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[8]                                                                             ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[6]                                                              ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.591      ;
; -0.636 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[8]                                                                             ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[7]                                                              ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.590      ;
; -0.635 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[7]                                                                             ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[3]                                                              ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.589      ;
; -0.631 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[7]                                                                             ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[6]                                                              ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.585      ;
; -0.630 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[7]                                                                             ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[7]                                                              ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.584      ;
; -0.576 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[11]                                                                              ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|state_index[2]                                                        ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.528      ;
; -0.563 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[5]                                                                             ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[2]                                                              ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.517      ;
; -0.561 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[5]                                                                             ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[3]                                                              ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.515      ;
; -0.557 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[5]                                                                             ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[6]                                                              ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.511      ;
; -0.556 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[10]                                                                            ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[2]                                                              ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.510      ;
; -0.556 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[5]                                                                             ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[7]                                                              ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.510      ;
; -0.553 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[10]                                                                            ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[3]                                                              ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.507      ;
; -0.549 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[10]                                                                            ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[6]                                                              ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.503      ;
; -0.548 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[10]                                                                            ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[7]                                                              ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.502      ;
; -0.545 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[10]                                                                              ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|state_index[2]                                                        ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.497      ;
; -0.542 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[6]                                                                             ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[2]                                                              ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.496      ;
; -0.539 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[6]                                                                             ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[3]                                                              ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.493      ;
; -0.535 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[6]                                                                             ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[6]                                                              ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.489      ;
; -0.534 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[6]                                                                             ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[7]                                                              ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.488      ;
; -0.533 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[11]                                                                            ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[2]                                                              ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.487      ;
; -0.530 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[11]                                                                            ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[3]                                                              ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.484      ;
; -0.526 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[11]                                                                            ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[6]                                                              ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.480      ;
; -0.525 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[11]                                                                            ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[7]                                                              ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.479      ;
; -0.518 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[8]                                                                             ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|state_index[0]                                                        ; CLK          ; CLK         ; 1.000        ; 0.146      ; 1.651      ;
; -0.512 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[7]                                                                             ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|state_index[0]                                                        ; CLK          ; CLK         ; 1.000        ; 0.146      ; 1.645      ;
; -0.506 ; RX_INTERFACE:U1|RX_TOP_CTL_MODULE:U2|isWrite                                                                                             ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|empty_dff ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.458      ;
; -0.506 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[9]                                                                               ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|state_index[2]                                                        ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.458      ;
; -0.501 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[2]                                                                             ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[2]                                                              ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.455      ;
; -0.498 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[2]                                                                             ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[3]                                                              ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.452      ;
; -0.494 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[2]                                                                             ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[6]                                                              ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.448      ;
; -0.493 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[2]                                                                             ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[7]                                                              ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.447      ;
; -0.489 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[0]                                                                             ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[2]                                                              ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.443      ;
; -0.486 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[0]                                                                             ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[3]                                                              ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.440      ;
; -0.482 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                               ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[0]                                                          ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.433      ;
; -0.482 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                               ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                          ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.433      ;
; -0.482 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                               ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[2]                                                          ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.433      ;
; -0.482 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                               ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[5]                                                          ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.433      ;
; -0.482 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                               ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                          ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.433      ;
; -0.482 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                               ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[8]                                                          ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.433      ;
; -0.482 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                               ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[9]                                                          ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.433      ;
; -0.482 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                               ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[10]                                                         ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.433      ;
; -0.482 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                               ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[11]                                                         ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.433      ;
; -0.482 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                               ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[12]                                                         ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.433      ;
; -0.482 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                               ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[3]                                                          ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.433      ;
; -0.482 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[0]                                                                             ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[6]                                                              ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.436      ;
; -0.481 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[0]                                                                             ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[7]                                                              ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.435      ;
; -0.479 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[1]                                                                             ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[2]                                                              ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.433      ;
; -0.478 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                               ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[0]                                                          ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.429      ;
; -0.478 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                               ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                          ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.429      ;
; -0.478 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                               ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[2]                                                          ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.429      ;
; -0.478 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                               ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[5]                                                          ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.429      ;
; -0.478 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                               ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                          ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.429      ;
; -0.478 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                               ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[8]                                                          ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.429      ;
; -0.478 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                               ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[9]                                                          ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.429      ;
; -0.478 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                               ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[10]                                                         ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.429      ;
; -0.478 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                               ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[11]                                                         ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.429      ;
; -0.478 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                               ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[12]                                                         ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.429      ;
; -0.478 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                               ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[3]                                                          ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.429      ;
; -0.477 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                               ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[6]                                                          ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.429      ;
; -0.476 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[1]                                                                             ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[3]                                                              ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.430      ;
; -0.473 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|state_index[1]                                                                             ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[1]                                                              ; CLK          ; CLK         ; 1.000        ; -0.049     ; 1.411      ;
; -0.472 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|state_index[1]                                                                             ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[0]                                                              ; CLK          ; CLK         ; 1.000        ; -0.049     ; 1.410      ;
; -0.472 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                               ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|state_index[2]                                                        ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.424      ;
; -0.472 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[1]                                                                             ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[6]                                                              ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.426      ;
; -0.471 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[1]                                                                             ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[7]                                                              ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.425      ;
; -0.469 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                               ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|state_index[2]                                                        ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.421      ;
; -0.462 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[8]                                                                             ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|isDone                                                                ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.416      ;
; -0.460 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[2]                                                                               ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[0]                                                          ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.411      ;
; -0.460 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[2]                                                                               ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                          ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.411      ;
; -0.460 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[2]                                                                               ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[2]                                                          ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.411      ;
; -0.460 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[2]                                                                               ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[5]                                                          ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.411      ;
; -0.460 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[2]                                                                               ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                          ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.411      ;
; -0.460 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[2]                                                                               ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[8]                                                          ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.411      ;
; -0.460 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[2]                                                                               ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[9]                                                          ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.411      ;
; -0.460 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[2]                                                                               ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[10]                                                         ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.411      ;
; -0.460 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[2]                                                                               ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[11]                                                         ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.411      ;
; -0.460 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[2]                                                                               ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[12]                                                         ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.411      ;
; -0.460 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[2]                                                                               ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[3]                                                          ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.411      ;
; -0.456 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[7]                                                                             ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|isDone                                                                ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.410      ;
; -0.453 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|state_index[1]                                                                             ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|state_index[2]                                                        ; CLK          ; CLK         ; 1.000        ; -0.044     ; 1.396      ;
; -0.453 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[5]                                                                             ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|state_index[0]                                                        ; CLK          ; CLK         ; 1.000        ; 0.146      ; 1.586      ;
; -0.452 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|q_b[7] ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|rTX                                                                   ; CLK          ; CLK         ; 1.000        ; 0.011      ; 1.450      ;
; -0.451 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[5]                                                                               ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|state_index[2]                                                        ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.403      ;
; -0.447 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[11]                                                                              ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|state_index[0]                                                        ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.400      ;
; -0.435 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[8]                                                                             ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|state_index[2]                                                        ; CLK          ; CLK         ; 1.000        ; 0.160      ; 1.582      ;
; -0.432 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[0]                                                                               ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[6]                                                          ; CLK          ; CLK         ; 1.000        ; -0.035     ; 1.384      ;
; -0.430 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[10]                                                                            ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|state_index[0]                                                        ; CLK          ; CLK         ; 1.000        ; 0.146      ; 1.563      ;
; -0.429 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[7]                                                                             ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|state_index[2]                                                        ; CLK          ; CLK         ; 1.000        ; 0.160      ; 1.576      ;
; -0.428 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[11]                                                                              ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|rTX                                                                   ; CLK          ; CLK         ; 1.000        ; 0.155      ; 1.570      ;
; -0.425 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|state_index[3]                                                                             ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[1]                                                              ; CLK          ; CLK         ; 1.000        ; -0.028     ; 1.384      ;
; -0.424 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|state_index[3]                                                                             ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[0]                                                              ; CLK          ; CLK         ; 1.000        ; -0.028     ; 1.383      ;
; -0.422 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[3]                                                                             ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[2]                                                              ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.376      ;
; -0.420 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[3]                                                                             ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[3]                                                              ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.374      ;
; -0.419 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|q_b[0] ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|rTX                                                                   ; CLK          ; CLK         ; 1.000        ; 0.011      ; 1.417      ;
; -0.416 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[3]                                                                             ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[6]                                                              ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.370      ;
; -0.416 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[4]                                                                             ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[2]                                                              ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.370      ;
; -0.416 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[10]                                                                              ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|state_index[0]                                                        ; CLK          ; CLK         ; 1.000        ; -0.034     ; 1.369      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                                                                                                                                                                      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                           ; To Node                                                                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.152 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[1]        ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.218      ; 0.474      ;
; 0.163 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[3]        ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.218      ; 0.485      ;
; 0.166 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[2]        ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.218      ; 0.488      ;
; 0.166 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_t9b:wr_ptr|counter_reg_bit[1]        ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.217      ; 0.487      ;
; 0.171 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[4]        ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.218      ; 0.493      ;
; 0.174 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_t9b:wr_ptr|counter_reg_bit[2]        ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.217      ; 0.495      ;
; 0.178 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[0]        ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.218      ; 0.500      ;
; 0.179 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|state_index[2]                                                                                        ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|state_index[2]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|state_index[1]                                                                                        ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|state_index[1]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_t9b:wr_ptr|counter_reg_bit[0]        ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.217      ; 0.500      ;
; 0.180 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|state_index[0]                                                                                        ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|state_index[0]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|isCount                                                                                               ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|isCount                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[5]                                                                                              ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[5]                                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[4]                                                                                              ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[4]                                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[1]                                                                                              ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[1]                                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[0]                                                                                              ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[0]                                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|rTX                                                                                                   ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|rTX                                                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.043      ; 0.307      ;
; 0.181 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_t9b:wr_ptr|counter_reg_bit[3]        ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.217      ; 0.502      ;
; 0.187 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|full_dff                                  ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|full_dff                                                ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; RX_INTERFACE:U1|RX_TOP_CTL_MODULE:U2|isWrite                                                                                                        ; RX_INTERFACE:U1|RX_TOP_CTL_MODULE:U2|isWrite                                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; TX_INTERFACE:U3|TX_TOP_CTL_MODULE:U2|state_index[1]                                                                                                 ; TX_INTERFACE:U3|TX_TOP_CTL_MODULE:U2|state_index[1]                                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; TX_INTERFACE:U3|TX_TOP_CTL_MODULE:U2|isTX                                                                                                           ; TX_INTERFACE:U3|TX_TOP_CTL_MODULE:U2|isTX                                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[3]                           ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[3]                                         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[2]                           ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[2]                                         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[1]                           ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[1]                                         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[0]                           ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[0]                                         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|state_index[1]                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|state_index[1]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|state_index[2]                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|state_index[2]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|state_index[3]                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|state_index[3]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|state_index[0]                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|state_index[0]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|isDone                                                                                                ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|isDone                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; RX_INTERFACE:U1|RX_TOP_CTL_MODULE:U2|isRX                                                                                                           ; RX_INTERFACE:U1|RX_TOP_CTL_MODULE:U2|isRX                                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; RX_INTERFACE:U1|RX_TOP_CTL_MODULE:U2|state_index[0]                                                                                                 ; RX_INTERFACE:U1|RX_TOP_CTL_MODULE:U2|state_index[0]                                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; RX_INTERFACE:U1|RX_TOP_CTL_MODULE:U2|state_index[1]                                                                                                 ; RX_INTERFACE:U1|RX_TOP_CTL_MODULE:U2|state_index[1]                                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|usedw_is_0_dff                            ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|usedw_is_0_dff                                          ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; inter_ctl_module:U2|state_index[0]                                                                                                                  ; inter_ctl_module:U2|state_index[0]                                                                                                                                ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; inter_ctl_module:U2|state_index[2]                                                                                                                  ; inter_ctl_module:U2|state_index[2]                                                                                                                                ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; inter_ctl_module:U2|state_index[1]                                                                                                                  ; inter_ctl_module:U2|state_index[1]                                                                                                                                ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; inter_ctl_module:U2|isWrite                                                                                                                         ; inter_ctl_module:U2|isWrite                                                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; TX_INTERFACE:U3|TX_TOP_CTL_MODULE:U2|isRead                                                                                                         ; TX_INTERFACE:U3|TX_TOP_CTL_MODULE:U2|isRead                                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|full_dff                                  ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|full_dff                                                ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[7]                                                                                              ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[7]                                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[6]                                                                                              ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[6]                                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[3]                                                                                              ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[3]                                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[2]                                                                                              ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[2]                                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[4]                           ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[4]                                         ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[3]                           ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[3]                                         ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[2]                           ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[2]                                         ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[1]                           ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[1]                                         ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[0]                           ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[0]                                         ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.307      ;
; 0.192 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[2]                           ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.179      ; 0.475      ;
; 0.193 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[0]                           ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.179      ; 0.476      ;
; 0.194 ; TX_INTERFACE:U3|TX_TOP_CTL_MODULE:U2|state_index[0]                                                                                                 ; TX_INTERFACE:U3|TX_TOP_CTL_MODULE:U2|state_index[0]                                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|rd_ptr_lsb                                ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|rd_ptr_lsb                                              ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[1]                           ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.179      ; 0.478      ;
; 0.195 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[3]                           ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.179      ; 0.478      ;
; 0.195 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[4]                           ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.179      ; 0.478      ;
; 0.195 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|rd_ptr_lsb                                ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|rd_ptr_lsb                                              ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.314      ;
; 0.206 ; RX_INTERFACE:U1|RX_TOP_CTL_MODULE:U2|state_index[1]                                                                                                 ; RX_INTERFACE:U1|RX_TOP_CTL_MODULE:U2|state_index[0]                                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.325      ;
; 0.266 ; inter_ctl_module:U2|state_index[1]                                                                                                                  ; inter_ctl_module:U2|isWrite                                                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.385      ;
; 0.268 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[4] ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[4]               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_9a7:usedw_counter|counter_reg_bit[3] ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|full_dff                                                ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.388      ;
; 0.271 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[12]                                                                                         ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[12]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.391      ;
; 0.275 ; RX_INTERFACE:U1|RX_MODULE:U1|H2L_DETECT_MODULE:U1|H2L_F1                                                                                            ; RX_INTERFACE:U1|RX_MODULE:U1|H2L_DETECT_MODULE:U1|H2L_F2                                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.394      ;
; 0.275 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[0]    ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[1]                                         ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.394      ;
; 0.279 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|full_dff                                  ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|empty_dff                                               ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.398      ;
; 0.282 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[0]    ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.179      ; 0.565      ;
; 0.283 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[6]                                                                                              ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.220      ; 0.607      ;
; 0.283 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|rd_ptr_lsb                                ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[0]                                         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.403      ;
; 0.289 ; TX_INTERFACE:U3|TX_TOP_CTL_MODULE:U2|state_index[1]                                                                                                 ; TX_INTERFACE:U3|TX_TOP_CTL_MODULE:U2|isRead                                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.409      ;
; 0.295 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|empty_dff                                 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[2]                                         ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.414      ;
; 0.295 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|empty_dff                                 ; TX_INTERFACE:U3|TX_TOP_CTL_MODULE:U2|state_index[0]                                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.414      ;
; 0.296 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|empty_dff                                 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[3]                                         ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.415      ;
; 0.296 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|empty_dff                                 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[0]                                         ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.415      ;
; 0.297 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|empty_dff                                 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[1]                                         ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.416      ;
; 0.298 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[3]                                                                                          ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[3]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_s9b:rd_ptr_msb|counter_reg_bit[1]    ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_s9b:rd_ptr_msb|counter_reg_bit[1]                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                                          ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[1]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                                          ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[7]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[2]                                                                                              ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.220      ; 0.624      ;
; 0.300 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_s9b:rd_ptr_msb|counter_reg_bit[2]    ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[3]                                         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_s9b:rd_ptr_msb|counter_reg_bit[0]    ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[1]                                         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[1]    ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[1]                  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.420      ;
; 0.301 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[3]    ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[3]                  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.420      ;
; 0.301 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_s9b:rd_ptr_msb|counter_reg_bit[2]    ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_s9b:rd_ptr_msb|counter_reg_bit[2]                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.421      ;
; 0.301 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[3]    ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[4]                                         ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.420      ;
; 0.301 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[1]    ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[2]                                         ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.420      ;
; 0.302 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[2]    ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[2]                  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.421      ;
; 0.302 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[2]    ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[3]                                         ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.421      ;
; 0.303 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[11]                                                                                         ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[11]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.423      ;
; 0.303 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[3] ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[3]               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.423      ;
; 0.303 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_s9b:rd_ptr_msb|counter_reg_bit[1]    ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[2]                                         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.423      ;
; 0.303 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|state_index[3]                                                                                        ; TX_INTERFACE:U3|TX_MODULE:U3|TX_CTL_MODULE:U2|state_index[0]                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[9]                                                                                          ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[9]                                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[2] ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[2]               ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[10]                                                                                         ; TX_INTERFACE:U3|TX_MODULE:U3|TX_BPS_MODULE:U1|Count_BPS[10]                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_9a7:usedw_counter|counter_reg_bit[2] ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_9a7:usedw_counter|counter_reg_bit[2]               ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[3]        ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[3]                      ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[7]                                                                                              ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~porta_datain_reg0  ; CLK          ; CLK         ; 0.000        ; 0.220      ; 0.629      ;
; 0.305 ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[1]    ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.179      ; 0.588      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                                                                                              ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                                                            ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|q_b[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|q_b[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|q_b[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|q_b[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|q_b[4]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|q_b[5]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|q_b[6]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|q_b[7]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|altsyncram_knf1:FIFOram|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_aa7:usedw_counter|counter_reg_bit[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_t9b:rd_ptr_msb|counter_reg_bit[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[2]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[3]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|cntr_u9b:wr_ptr|counter_reg_bit[4]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|empty_dff                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|full_dff                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[0]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[1]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[2]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[3]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|low_addressa[4]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|rd_ptr_lsb                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|usedw_is_0_dff                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_FIFO_MODULE:U3|scfifo:scfifo_component|scfifo_uj71:auto_generated|a_dpfifo_5q71:dpfifo|usedw_is_1_dff                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|H2L_DETECT_MODULE:U1|H2L_F1                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|H2L_DETECT_MODULE:U1|H2L_F2                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[0]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[10]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[11]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[12]                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[1]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[2]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[3]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[4]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[5]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[6]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[7]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[8]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_BPS_MODULE:U10|rCount_BPS[9]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|isCount                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|isDone                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[0]                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[1]                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[2]                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[3]                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[4]                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[5]                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[6]                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|rData[7]                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|state_index[0]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|state_index[1]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|state_index[2]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_MODULE:U1|RX_CTL_MODULE:U2|state_index[3]                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_TOP_CTL_MODULE:U2|isRX                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_TOP_CTL_MODULE:U2|isWrite                                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_TOP_CTL_MODULE:U2|state_index[0]                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; RX_INTERFACE:U1|RX_TOP_CTL_MODULE:U2|state_index[1]                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|q_b[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|q_b[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|q_b[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|q_b[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|q_b[4]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|q_b[5]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|q_b[6]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|q_b[7]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|altsyncram_mnf1:FIFOram|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_9a7:usedw_counter|counter_reg_bit[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_9a7:usedw_counter|counter_reg_bit[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_9a7:usedw_counter|counter_reg_bit[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_9a7:usedw_counter|counter_reg_bit[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_s9b:rd_ptr_msb|counter_reg_bit[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_s9b:rd_ptr_msb|counter_reg_bit[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_s9b:rd_ptr_msb|counter_reg_bit[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_t9b:wr_ptr|counter_reg_bit[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_t9b:wr_ptr|counter_reg_bit[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_t9b:wr_ptr|counter_reg_bit[2]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|cntr_t9b:wr_ptr|counter_reg_bit[3]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|empty_dff                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|full_dff                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[0]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[1]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[2]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|low_addressa[3]                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; TX_INTERFACE:U3|TX_FIFO_MODULE:U1|scfifo:scfifo_component|scfifo_vj71:auto_generated|a_dpfifo_6q71:dpfifo|rd_ptr_lsb                                              ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RX_Pin_In ; CLK        ; 0.041 ; 0.347 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RX_Pin_In ; CLK        ; 0.299 ; 0.019 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; LED_OUT[*]  ; CLK        ; 5.322 ; 5.628 ; Rise       ; CLK             ;
;  LED_OUT[0] ; CLK        ; 5.322 ; 5.628 ; Rise       ; CLK             ;
;  LED_OUT[1] ; CLK        ; 4.840 ; 5.054 ; Rise       ; CLK             ;
;  LED_OUT[2] ; CLK        ; 4.628 ; 4.847 ; Rise       ; CLK             ;
;  LED_OUT[3] ; CLK        ; 4.360 ; 4.541 ; Rise       ; CLK             ;
; TX_Pin_Out  ; CLK        ; 4.532 ; 4.396 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; LED_OUT[*]  ; CLK        ; 4.220 ; 4.392 ; Rise       ; CLK             ;
;  LED_OUT[0] ; CLK        ; 5.175 ; 5.473 ; Rise       ; CLK             ;
;  LED_OUT[1] ; CLK        ; 4.680 ; 4.885 ; Rise       ; CLK             ;
;  LED_OUT[2] ; CLK        ; 4.477 ; 4.686 ; Rise       ; CLK             ;
;  LED_OUT[3] ; CLK        ; 4.220 ; 4.392 ; Rise       ; CLK             ;
; TX_Pin_Out  ; CLK        ; 4.383 ; 4.254 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.797   ; 0.152 ; N/A      ; N/A     ; -3.201              ;
;  CLK             ; -2.797   ; 0.152 ; N/A      ; N/A     ; -3.201              ;
; Design-wide TNS  ; -242.403 ; 0.0   ; 0.0      ; 0.0     ; -235.959            ;
;  CLK             ; -242.403 ; 0.000 ; N/A      ; N/A     ; -235.959            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RX_Pin_In ; CLK        ; 0.041 ; 0.347 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RX_Pin_In ; CLK        ; 0.837 ; 0.720 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; LED_OUT[*]  ; CLK        ; 11.116 ; 11.085 ; Rise       ; CLK             ;
;  LED_OUT[0] ; CLK        ; 11.116 ; 11.085 ; Rise       ; CLK             ;
;  LED_OUT[1] ; CLK        ; 10.480 ; 10.341 ; Rise       ; CLK             ;
;  LED_OUT[2] ; CLK        ; 10.014 ; 9.877  ; Rise       ; CLK             ;
;  LED_OUT[3] ; CLK        ; 9.361  ; 9.263  ; Rise       ; CLK             ;
; TX_Pin_Out  ; CLK        ; 9.361  ; 9.583  ; Rise       ; CLK             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; LED_OUT[*]  ; CLK        ; 4.220 ; 4.392 ; Rise       ; CLK             ;
;  LED_OUT[0] ; CLK        ; 5.175 ; 5.473 ; Rise       ; CLK             ;
;  LED_OUT[1] ; CLK        ; 4.680 ; 4.885 ; Rise       ; CLK             ;
;  LED_OUT[2] ; CLK        ; 4.477 ; 4.686 ; Rise       ; CLK             ;
;  LED_OUT[3] ; CLK        ; 4.220 ; 4.392 ; Rise       ; CLK             ;
; TX_Pin_Out  ; CLK        ; 4.383 ; 4.254 ; Rise       ; CLK             ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; TX_Pin_Out    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_OUT[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_OUT[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_OUT[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_OUT[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RSTn                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RX_Pin_In               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX_Pin_Out    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; LED_OUT[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.33 V              ; -0.00386 V          ; 0.159 V                              ; 0.063 V                              ; 3.32e-09 s                  ; 3.1e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.33 V             ; -0.00386 V         ; 0.159 V                             ; 0.063 V                             ; 3.32e-09 s                 ; 3.1e-09 s                  ; Yes                       ; Yes                       ;
; LED_OUT[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; LED_OUT[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; LED_OUT[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.51e-09 V                   ; 2.37 V              ; -0.0161 V           ; 0.162 V                              ; 0.02 V                               ; 4.95e-10 s                  ; 4.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.51e-09 V                  ; 2.37 V             ; -0.0161 V          ; 0.162 V                             ; 0.02 V                              ; 4.95e-10 s                 ; 4.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.83e-09 V                   ; 2.35 V              ; -0.00181 V          ; 0.151 V                              ; 0.007 V                              ; 6.94e-10 s                  ; 8.74e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.83e-09 V                  ; 2.35 V             ; -0.00181 V         ; 0.151 V                             ; 0.007 V                             ; 6.94e-10 s                 ; 8.74e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX_Pin_Out    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; LED_OUT[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.33 V              ; -0.00196 V          ; 0.092 V                              ; 0.052 V                              ; 3.98e-09 s                  ; 3.76e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.33 V             ; -0.00196 V         ; 0.092 V                             ; 0.052 V                             ; 3.98e-09 s                 ; 3.76e-09 s                 ; Yes                       ; Yes                       ;
; LED_OUT[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; LED_OUT[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; LED_OUT[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.34 V              ; -0.008 V            ; 0.104 V                              ; 0.015 V                              ; 6.53e-10 s                  ; 5.55e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.34 V             ; -0.008 V           ; 0.104 V                             ; 0.015 V                             ; 6.53e-10 s                 ; 5.55e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-07 V                   ; 2.34 V              ; -0.0032 V           ; 0.057 V                              ; 0.016 V                              ; 8.65e-10 s                  ; 1.08e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-07 V                  ; 2.34 V             ; -0.0032 V          ; 0.057 V                             ; 0.016 V                             ; 8.65e-10 s                 ; 1.08e-09 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX_Pin_Out    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; LED_OUT[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0107 V           ; 0.241 V                              ; 0.161 V                              ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0107 V          ; 0.241 V                             ; 0.161 V                             ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; LED_OUT[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; LED_OUT[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; LED_OUT[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.19e-08 V                   ; 2.71 V              ; -0.0718 V           ; 0.277 V                              ; 0.167 V                              ; 3.12e-10 s                  ; 3.02e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.19e-08 V                  ; 2.71 V             ; -0.0718 V          ; 0.277 V                             ; 0.167 V                             ; 3.12e-10 s                 ; 3.02e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0198 V           ; 0.2 V                                ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0198 V          ; 0.2 V                               ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 1615     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 1615     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 70    ; 70   ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Full Version
    Info: Processing started: Sun Nov 20 22:30:50 2016
Info: Command: quartus_sta UART_INTERFACE -c UART_INTERFACE
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'UART_INTERFACE.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.797
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.797      -242.403 CLK 
Info (332146): Worst-case hold slack is 0.433
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.433         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.201      -235.959 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.590
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.590      -216.352 CLK 
Info (332146): Worst-case hold slack is 0.384
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.384         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.201      -235.959 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.644
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.644       -32.196 CLK 
Info (332146): Worst-case hold slack is 0.152
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.152         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -140.478 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 461 megabytes
    Info: Processing ended: Sun Nov 20 22:30:52 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


