# compile vhdl design source files
vhdl xil_defaultlib  \
"../../../../Generator_szumu.srcs/sources_1/new/liczenie_sredniej.vhd" \
"../../../../Generator_szumu.srcs/sim_1/new/srednia_tb.vhd" \

# Do not sort compile order
nosort
