core system. 
 
英文關鍵詞： multi-core system, multi-port SRAM testing, network-
on-chip testing 
 
 2
 
中文摘要 
一直以來，平行化一向是增加系統生產量的最重要原則之一。隨著半導體晶片的效能不斷增加， 
價格不斷減低，將多個處理器 (或核心) 整合進單一系統中，以增進計算平行化與系統生產量，變成 
一個更容易可實現、更有效率、並更符合成本之技巧。多核心系統的效能，會嚴重的取決於以下兩點: 
(1) 記憶體的頻寬，以及 (2) 多核心之間通訊頻寬。為了要分別改善記憶體頻寬與通訊頻寬，過去有 
許多的研究在討論多埠靜態記憶體 (multi-port SRAM，以及晶片網路 (network-on-chip)。隨著多埠靜 
態記憶體與晶片網路的技術演進，其所衍生之錯誤模型與測試方法都必須得隨之調整，然而現今文獻 
中對此並無具體研究成果。因此，本子計畫之主題，將會圍繞在多核心系統中，多埠靜態記憶體測試 
以及晶片網路測試之上。 
 
關鍵字 
多核心系統；多埠靜態記憶體測試；晶片網路測試； 
 4
一、前言 
 平行運算一直是過去增加了系統的吞吐量最重要原則之一。晶片納入一個系統的多個處理器的先
進技術為不斷降低價格和增加的性能一種比較可行，有效，經濟的解決方案。進一步探索計算並行系
統以及吞吐量，由以下兩個主要因素：（1）其內存帶寬和（2）其不同的內核之間的通信帶寬的多核心
系統的性能。為了提高內存帶寬和通信帶寬，許多研究工作已投入多端口 SRAM 設計和片上網絡（NOC）。
在過去的設計領域，分別為在多端口 SRAM 和 NOC 技術的不斷推進，其相應的故障模式以及測試方法也
需要作相應的調整。因此，本次項目的重點將是測試多核心系統的多端口 SRAM 和 NOC。 
 
二、研究目的 
實現高吞吐量的多核心系統是由一個大任務分成多個子任務可以由不同的處理器並行執行。這樣
一個多核心系統的一個關鍵問題是保持不同的處理器之間的數據一致性，因為它們可能同時經營相同
的相互依存的數據。作為一個結果，不同的處理器可能經常需要在同一時間訪問相同的內存內核和系
統的吞吐量，在很大程度上取決於這個內存和處理器之間的數據傳輸效率。從軟體的角度來看，我們
希望可以與各個核之間的數據依賴降低。從硬體的角度來看，我們希望該內存可以提供更高的帶寬。 
設計一個多端口 SRAM 提供多個並行訪問相同的數據陣列，是一種有效的解決方案，以提高內存帶
寬。雙端口 SRAM 是最常用的多端口 SRAM，提供兩個單獨的端口執行讀或寫操作單獨的。圖 1顯示了
傳統的（也是最流行的）雙端口 SRAM 設計，每個端口（端口 A和端口 B）有自己的字線（WL_A 和 WL_B）
和對位線（BL_A，BLB_A，BL_B ，BLB_B）。 
 
圖 1 
 
這種傳統的雙端口 SRAM 設計已使用多年。然而，由於設備不斷縮小特徵尺寸，Vth 變化也大大增
加，這反過來又降低細胞的操作能力在存取、讀、寫，並保持一個雙端口 SRAM。此外，先進的設計，
以減少功耗，雙端口 SRAM 可能需要運行在低電源電壓（由於使用 DVFS 的設計理念），從而進一步損害
的可讀性，可寫，靜態噪聲容限（SNM 一個雙端口 SRAM）。 
 
為了提高可讀性，可寫，SNM，過去的研究工作，多端口 SRAM 可以分為兩個方向：（1）提出新的
設計技術，以改善傳統的雙端口 SRAM，（2）提出新的多端口 SRAM 位的細胞結構。我們將介紹和總結
過去的研究工作，分別在上述兩個方向。 
 
 
 6
 
圖 3 
 
設計 3：圖 4 顯示了用於讀取和其他對使用寫通晶體管只設計 3 位單元設計，這是類似傳統的雙
端口 SRAM，其導通晶體管，除了一對。讀端口使用單端檢測，因此設計提供了 1個寫端口和兩個港口。 
 
Read1
Read0
Write
Read0_data_bar
Write_data_bar Write_data
Read1_data
QB Q
 
圖 4 
 
設計 4：圖 5顯示了設計 4位的細胞結構，它提供了 1寫端口和 1個讀端口。讀（RBL，RBL），位
線分開寫位線（維信，維信），並通過四個 NMOS 晶體管（N5，N6，N7 的形成額外的路徑進行讀操作， 
N8 的），這是從它的寫路徑分隔。由於讀取的路徑將不能直接訪問存儲的數據（Q和 QB），設計可避免
在傳統的雙端口 SRAM 讀擾亂寫的效果。 
 
圖 5 
 8
第三個方向是多端口 SRAM 的地址解碼器故障檢測。首先測試單端口 SRAM 的地址解碼器故障，在
雙端口 SRAM 的概念。屬於每個地址解碼器節點之間的討論可能的短褲。然而，其故障模式是建基於解
碼器的等級，這可能是不現實的。 
 
第四內置的自我修復（BISR）多端口 SRAM 計劃發展方向的重點。 首先提出了一個的 BISR 方案，
可以有效地找到一個多端口 SRAM 的端口間的缺陷，通過其專門的缺陷定位算法。第二提出了 BISR 單
端口和多端口存儲器的內核，從而節省面積開銷計劃，可以共享。在過去的方向側重於多端口 SRAM，
其中發展有效率的測試算法來識別位線和字線之間的橋樑缺陷的診斷。 
 
然而，上述工程已覆蓋測試相關的問題，對於新的設計技術的雙端口 SRAM 和新近提出的多端口
SRAM，這是需要經營的先進技術的多端口 SRAM。 
 
四、研究方法 
後多端口 SRAM 設計領域，在過去已投入大量的研究工作，然而，新的故障模型，新近提出的設計
技術，或位的細胞結構還沒有得到充分的討論。在本計畫中，我們將討論從四個方面為先進的多端口
SRAM 的測試有關的問題和可能的解決方案。首先，我們將討論使用新的設計技術，為傳統的雙端口
SRAM。造成新的故障模式。第二，我們將討論使用新的位單元結構的多端口 SRAM。造成新的故障模式。
第三，我們將討論不同的端口的字線和此偏移可能影響的最壞情況下，在測試過程中同步和異步的多
端口 SRAM 的操作之間的歪斜的影響。最後，我們將討論新的地址位新細胞結構的多端口 SRAM。 
 
WL_A(n)=1
BL_A=1(f)
Q<0 QB=1
BL_B=1
WL_B(n)=0
BLB_A=1(f)
BLB_B=1
WL_A(m)=0
Q=1 QB<0
WL_B(m)=0
Negative VSS
Negative VSS
I1
I2
Unselected cell
Selected-for-read cell
M1
Leakage 
current
Normal 
read 
current
 
(a)                                (b) 
圖 8 
 
故障模式 1 
當設計技術 T1（負列 VSS 為只讀）提高細胞的可讀性應用，兩種類型的最壞情況下的模式需要進
行測試。首先，負列 VSS 可以提供讀更多的驅動性能拉下位線下的細胞。然而，這樣的配置也將增加
 10
五、結果與討論 
我們已提出多端口 SRAM 在新開發的位單元結構錯誤模型，接著的研究方向我們將討論測試相關的
問題，從不同的位的細胞結構，導致在使用中。我們的討論可以分為三種觀點基於以下三個問題： 
1。每個端口的差分或單端類型？ 
2。可以讀位線直接進入 Q和 QB？ 
3。端口分配使用：只讀，只寫或讀寫端口？ 
根據以上的分析，相對應之測試演算法將被提出來。 
 
六、參考文獻 
[1] Shibata, N.; Kiya, H.; Kurita, S.; Okamoto, H.; Tan'no, M.; Douseki, T.; “A 0.5-V 25-MHz 1-mW 
256-kb MTCMOS/SOI SRAM for solar-power-operated portable personal digital equipment - sure write 
operation by using step-down negatively overdriven bitline scheme,” IEEE Journal of Solid-State 
Circuits, Volume: 41 , Issue: 3, Page(s): 728-742, 2006. 
[2] Noguchi, H.; Okumura, S.; Iguchi, Y.; Fujiwara, H.; Morita, Y.; Nii, K.; Kawaguchi, H.; Yoshimoto, M.; 
“Which is the best dual-port SRAM in 45-nm process technology? — 8T, 10T single end, and 10T 
differential —,” IEEE International Conference on Integrated Circuit Design and Technology and 
Tutorial, Page(s): 55 – 58, 2008. 
[3] Nii, K.; Yabuuchi, M.; Tsukamoto, Y.; Ohbayashi, S.; Oda, Y.; Usui, K.; Kawamura, T.; Tsuboi, N.; 
Iwasaki, T.; Hashimoto, K.; Makino, H.; Shinohara, H.; “A 45-nm single-port and dual-port SRAM 
family with robust read/write stabilizing circuitry under DVFS environment,” IEEE Symposium on 
VLSI Circuits, Page(s): 212 – 213, 2008. 
[4] Ishii, Y.; Fujiwara, H.; Nii, K.; Chigasaki, H.; Kuromiya, O.; Saiki, T.; Miyanishi, A.; Kihara, Y.; “A 
28-nm dual-port SRAM macro with active bitline equalizing circuitry against write disturb issue,” IEEE 
Symposium on VLSI Circuits (VLSIC), Page(s): 99 – 100, 2010. 
[5] Nii, K.; Tsukamoto, Y.; Yabuuchi, M.; Masuda, Y.; Imaoka, S.; Usui, K.; Ohbayashi, S.; Makino, H.; 
Shinohara, H.; “Synchronous Ultra-High-Density 2RW Dual-Port 8T-SRAM With Circumvention of 
Simultaneous Common-Row-Access,” IEEE Journal of Solid-State Circuits, Volume: 44 , Issue: 3, 
Page(s): 977 – 986, 2009. 
[6] Zhao, J.; Irrinki, S.; Puri, M.; Lombardi, F.; “Detection of inter-port faults in multi-port static RAMs,” 
IEEE VLSI Test Symposium, Page(s): 297 – 302, 2000. 
[7] Karimi, F.; Lombardi, F.; “Parallel testing of multi-port static random access memories for BIST,” IEEE 
Defect and Fault Tolerance in VLSI Systems, Page(s): 271 – 279, 2001. 
[8] Nagaraj, P.; Upadhyaya, S.; Zarrineh, K.; Adams, D.; “Defect analysis and a new fault model for 
multi-port SRAMs,” IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems, 
Page(s): 366 – 374, 2001. 
[9] Karimi, F.; Irrinki, S.; Crosbuy, T.; Lombardi, F.; “A parallel approach for testing multi-port static 
random access memories,” IEEE International Workshop on Memory Technology, Design and Testing, 
Page(s): 73 - 81, 2001. 
[10] You Li; Xiangqing He; “A novel area-efficient and full current-mode dual-port SRAM,” International 
Conference on Communications, Circuits and Systems, Page(s): 1079 – 1082, 2008. 
[11] Phuong, H.V.; Yee, M.D.; “High performance CMOS dual-port SRAM compiler,” IEEE ASIC Seminar 
and Exhibit, Page(s): P3 - 2/1-4, 1989. 
[12] Nii, K.; Masuda, Y.; Yabuuchi, M.; Tsukamoto, Y.; Ohbayashi, S.; Imaoka, S.; Igarashi, M.; Tomita, K.; 
Tsuboi, N.; Makino, H.; Ishibashi, K.; Shinohara, H.; “A 65 nm Ultra-High-Density Dual-Port SRAM 
with 0.71um2 8T-Cell for SoC,” Symposium on VLSI Circuits, Page(s): 130 – 131, 2006. 
[13] Nii, K.; Tsukamoto, Y.; Yoshizawa, T.; Imaolka, S.; Makino, H.; “A 90nm dual-port SRAM with 2.04 
μm2 8T-thin cell using dynamically-controlled column bias scheme,” IEEE International Solid-State 
Circuits Conference, Page(s): 508 – 543, 2004. 
[14] Shibata, N.; Watanabe, M.; Tanabe, Y.; “A current-sensed high-speed and low-power first-in-first-out 
 12
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■達成目標 
□ 未達成目標（請說明，以 100 字為限） 
□ 實驗失敗 
□ 因故實驗中斷 
□ 其他原因 
說明： 
 
 
 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：□已發表 □未發表之文稿 ■撰寫中 □無 
專利：□已獲得 □申請中 ■無 
技轉：□已技轉 □洽談中 ■無 
其他：（以 100 字為限） 
 
 
 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500 字為限） 
在多核心系統中，multi-port SRAM 之應用日趨重要，各大晶圓代工廠與 IC
設計公司皆有各自之multi-port SRAM設計。然而近年所提出支新型multi-port 
SRAM，其測試方法尚未明確，也需要更進一步之研究，以降低整體多和新
系統之生產成本，對於現今半導體產業而言，將有實際之影響。 
 
 
 
 
 
 
 14
 
 
五、攜回資料名稱及內容 
    
ASPDAC2012 會議論文集，會議光碟，塑膠提盒。 
 
六、其他 
 
上台報告的會議室 
 
 
與會議主持人合影 
 
 2
五、攜回資料名稱及內容 
    
ASPDAC2012 會議論文集，會議光碟，塑膠提盒。 
 
六、其他 
 
上台報告的會議室 
 
 
與會議主持人合影 
 
 
100 年度專題研究計畫研究成果彙整表 
計畫主持人：趙家佐 計畫編號：100-2220-E-009-049- 
計畫名稱：平行運算電子設計自動化技術研究--子計畫六：平行化多核心系統測試方法(1/3) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 6 6 100%  
博士生 2 2 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 1 1 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
