# Prova Finale di Reti Logiche - A.A. 2023/2024
### Panoramica
- Questo progetto ha come obiettivo la progettazione e l’implementazione, in linguaggio VHDL, di un modulo HW che elabora sequenze di dati memorizzate in una memoria, secondo una logica di filtraggio e gestione della "credibilità" dei dati. Per eventuali dettagli sulle specifiche del progetto si faccia riferimento al file dentro la cartella Specifica&Regole.
### Descrizione Aggiuntiva
- Testbench/: Contiene i testbench utilizzati per verificare la correttezza del design in VHDL.

- Images/ e TestImages/: Includono immagini impiegate nel report finale e immagini che illustrano i risultati dei test.

#### Voto Finale: 30L/30L
