# 实验概述


!!! 勘误说明
	- 实验下发项目文件中，`cache.v`文件第28行中的`req_to_mem`应为`rreq_to_mem`，**错误的端口名会造成实例化不正确，导致无法通过测试**，请自行修改，端口定义是否为`reg`类型取决于你的设计，可自由选择。（2020/3/30 上午9:38）
	- **“实验准备”**部分**"熟悉存储系统“**小节第二段**”连续读取4个块“**应为**”连续读取4个字“**。（2020/3/30 上午9:20）

## 实验目标

掌握直接相联Cache的基本结构及其设计方法，实现直接相连地址映射的机制，读命中和读缺失两种情况的处理。

## 实验内容

为主存容量2KB的存储系统，设计直接相联Cache，参数如下：

* Cache的总容量为256B
* 每块4个字节
* 包括64个Cache块

实现在CPU发出读操作请求后的取数据操作，包括读命中和读缺失两种情况。


