module Universal_Shift_Register (
    input clk,              // Saat sinyali
    input rst,              // Sıfırlama sinyali
    input shift_right,      // Sağa kaydırma işlemi sinyali
    input shift_left,       // Sola kaydırma işlemi sinyali
    input [3:0] data_in,    // Giriş verisi (4-bit)
    output [3:0] data_out   // Çıkış verisi (4-bit)
);

    reg [3:0] shift_reg;  // 4-bit kaydırma kaydı

    always @(posedge clk or posedge rst) begin
        if (rst)
            shift_reg <= 4'b0000; // Sıfırlama etkinleştirildiğinde kaydırma kaydını sıfırla
        else if (shift_right)
            shift_reg <= {1'b0, shift_reg[3:1]}; // Sağa kaydırma işlemi
        else if (shift_left)
            shift_reg <= {shift_reg[2:0], 1'b0}; // Sola kaydırma işlemi
        else
            shift_reg <= data_in; // Yeni veriyi kaydırma kaydına yükle
    end

    assign data_out = shift_reg; // Çıkış verisi, kaydırma kaydının içeriğidir

endmodule

