0.6
2019.1
May 24 2019
15:06:07
<<<<<<< HEAD
C:/__Programowanie__/Repozytoria/SDUP_laboratory/lab_1/lab_1.sim/sim_1/behav/xsim/glbl.v,1558713910,verilog,,,,glbl,,,,,,,,
C:/__Programowanie__/Repozytoria/SDUP_laboratory/lab_1/lab_1.srcs/sim_1/new/cordic_rtl_TB.sv,1647184781,systemVerilog,,,,cordic_rtl_TB,,,,,,,,
C:/__Programowanie__/Repozytoria/SDUP_laboratory/lab_1/lab_1.srcs/sources_1/new/cordic_beh.sv,1647173852,systemVerilog,,,,cordic_beh,,,,,,,,
C:/__Programowanie__/Repozytoria/SDUP_laboratory/lab_1/lab_1.srcs/sources_1/new/cordic_beh_fixedpoint.sv,1647184369,systemVerilog,,,,cordic_beh_fixedpoint,,,,,,,,
C:/__Programowanie__/Repozytoria/SDUP_laboratory/lab_1/lab_1.srcs/sources_1/new/cordic_rtl.sv,1647184877,systemVerilog,,C:/__Programowanie__/Repozytoria/SDUP_laboratory/lab_1/lab_1.srcs/sim_1/new/cordic_rtl_TB.sv,,cordic_rtl,,,,,,,,
=======
C:/Users/dzial/Documents/Mikroelektronika_AGH/mgr/1_semestr/systemy_dedykowane_w_ukladach_programowalnych/1_lab/SDUP_laboratory/lab_1/lab_1.sim/sim_1/behav/xsim/glbl.v,1647175111,verilog,,,,glbl,,,,,,,,
C:/Users/dzial/Documents/Mikroelektronika_AGH/mgr/1_semestr/systemy_dedykowane_w_ukladach_programowalnych/1_lab/SDUP_laboratory/lab_1/lab_1.srcs/sim_1/new/cordic_rtl_TB.sv,1647177508,systemVerilog,,,,cordic_rtl_TB,,,,,,,,
C:/Users/dzial/Documents/Mikroelektronika_AGH/mgr/1_semestr/systemy_dedykowane_w_ukladach_programowalnych/1_lab/SDUP_laboratory/lab_1/lab_1.srcs/sources_1/new/cordic_rtl.sv,1647178351,systemVerilog,,C:/Users/dzial/Documents/Mikroelektronika_AGH/mgr/1_semestr/systemy_dedykowane_w_ukladach_programowalnych/1_lab/SDUP_laboratory/lab_1/lab_1.srcs/sim_1/new/cordic_rtl_TB.sv,,cordic_rtl,,,,,,,,
>>>>>>> 5429148f5d7d99561ab25a3e0c55c8b084439dde
