# 1. Tổng quan về hệ thống nhớ
## 1.1 Các đặc trưng của hệ thống nhớ
- Vị trí
	- Trong CPU : tập thanh ghi
	- Bộ nhớ trong: bộ nhớ chính, cache
	- Bộ nhớ ngoài: các thiết bị nhớ
- Dung lượng
	- Độ dài từ nhớ (tính bằng 16bit, 32bit)
	- Số lượng từ nhớ
- Đơn vị truyền
	- Từ nhớ (word)
	- Khối nhớ (block)
- Phương pháp truy cập
	- Truy cập tuần tự - băng từ
	- Truy cập trực tiếp - các loại đĩa
	- Truy cập ngẫu nhiên - bộ nhớ bán dẫn
	- Truy cập liên kết - cache
- Hiệu năng
	- Thời gian truy cập
	- Chu kì nhớ
	- Tốc độ truyền
- Kiểu vật lý
	- Bộ nhớ bán dẫn
	- Bộ nhớ từ
	- Bộ nhớ quang
- Đặc trưng vật lý
	- Khả biến / Không khả biến (volatile / nonvolatile)
	- Xóa được / Không xóa được
	
## 1.2 Phân cấp hệ thống nhớ
![[phancaphethongnho.png]]
```
Từ trái sang phải:
	- dung lượng tăng dần
	- tốc độ giảm dần
	- giá thành / 1bit giảm dần
```

- Mức thanh ghi là mức trao đổi nhanh nhất
- Mức cache chia thành 2 mức, là mức gần thanh ghi nhất
- Từ bộ nhớ ngoài đến thanh ghi, dung lượng giảm dần

# 2. Bộ nhớ bán dẫn
## 2.1 Phân loại

![[phanloaibonhobandan.png]]

- **ROM** (Read Only Memory)
	- Bộ nhớ **không khả biến**
	- Lưu trữ các thông tin:
		- Thư viện các chương trình con
		- Các chương trình điều khiển hệ thống BIOS
		- Các bảng chức năng
		- Các vi chương trình
	- 5 loại:
		- ROM mặt nạ: thông tin được ghi khi sản xuất, đắt
		- PROM: chỉ ghi đc 1 lần
		- EPROM: ghi được nhiều lần, xóa bằng **tia cực tím**
		- EEPROM: ghi theo từng byte, xóa bằng điện
		- Flash Memory: ghi theo khối, xóa bằng điện
	- Được chế tạo từ transitor hoặc diode

- **RAM** (Random Access Memory)
	- Bộ nhớ đọc ghi
	- Khả biến
	- Lưu trữ thông tin tạm thời
	- Có 2 loại

		| SRAM                                                             | DRAM                                                                         |
		| ---------------------------------------------------------------- | ---------------------------------------------------------------------------- |
		| Các bit được lưu trữ bằng các **FLip-Flop** (mạch lật) -> thông tin ổn định | Các bit được lưu trữ trên **tụ điện** -> cần phải có mạch làm tươi (refresh) |
		| Cấu trúc phức tạp      | Cấu trúc đơn giản      |
		| Tốc độ nhanh     | Tốc độ chậm hơn      |
		| Đắt        | Rẻ hơn       |
		| Dùng làm **bộ nhớ cache**          | Dùng làm bộ nhớ chính      |

## 2.2 Tổ chức của chip nhớ
#### SRAM
- Sơ đồ cơ bản
	![[sodochipnho.png]]


- Các tín hiệu 
	- Đường địa chỉ: $A_0 \to A_{n-1}$    có $2^n$ từ nhớ
	- Đường dữ liệu: $D_0 \to D_{m-1}$   độ dài từ nhớ = m bit
	- Dung lượng chip nhớ = $2^n \times m$ bit
	- Đường điều khiển
		- `CS` (chip select) : tín hiệu chọn chip
		- `RD`,`OE` (output enable) : tín hiệu điều khiển đọc
		- `WE` (write enable) : tín hiệu điều khiển ghi
		Các tín hiệu điều khiển tích cực với mức 0

- `VD 5.7: Cho chip nhớ SRAM có dung lượng 64K x 4bit ``
	=> dung lượng địa chỉ: $64K = 2^6.2^{10} = 2^{16}$ => $A_0 \to A_{15}$
	=> dung lượng dữ liệu: 4bit => $D_0 \to D_3$ 

#### DRAM
- Sơ đồ
	![[dram.png]]

- Dùng n đương bit địa chỉ dồn kênh -> cho phép truyền 2n bit địa chỉ
- `RAS` - Row Address Select : tín hiệu chọn địa chỉ hàng
- `CAS` - Column Address Select
- Dung lượng DRAM = $2^{2n} \times m$ bit => tiết kiệm số chân địa chỉ
- VD: DRAM có 14 chân địa chỉ dồn kênh, 8 chân dữ liệu
	=> dung lượng = $2^{28} \times 8 = 2^8 \times 2^{20} \times 8$ bit = 256M x 8bit 
### 2.3. Thiết kế modun nhớ bán dẫn
Dung lượng chip nhớ = $2^n \times m$ bit
Cần thiết kế để tăng dung lượng
#### Tăng độ dài từ nhớ
- hay tăng dung lượng của 1 ô nhớ hay tăng số lượng của đường dữ liệu
- Thiết kế modun nhớ $2^n \times (k.m)$ bit -> dùng k chíp nhớ
	tăng lần dùng bấy nhiêu chip nhớ
	vd: tăng 4bit -> 12bit => dùng 3 con ram
		tăng 4bit -> 16 => dùng 4 con
	=> Không xảy ra xung đột

```
VD: Chip nhớ SRAM 4K x 4bit. Thiết kế mô đun nhớ 4k x 8bit

-> ghép 2 con ram 4bit
	số đường địa chỉ giống nhau, dùng 1 địa chỉ
	dùng ram 1 để chứa 4bit cao của dữ liệu
	dùng ram 2 để chứa 4bit thấp của dữ liệu

```
![[tangdodaitunho.png]]

```
VD1: Cho chip nhớ SRAM 4K x 4bit. Thiết kế modul nhớ 4K x 8bit

Giải
- 2^12 x 4bit -> 2^12 x 8bit 
	12 chân địa chỉ, 4 chân dữ liệu -> 8 chân dữ liệu

- Khi CS = 0 thì cả 2 chip này cùng làm việc
- WE, OE chung nhau -> ghi cùng ghi, đọc cùng đọc
```

![[tnagdodaitunho2.png]]

`5.50`
![[tangtunho5.50.png]]
```
A0 -> A12 -> 8K -> chung
D0 -> D3 -> 4bit -> 2 cái
-> 8K x 4bit -> 8k x 8bit
```

`5.51`
![[tangtunho5.51.png]]
```
A0 -> A14 = 2^5 x 2^10 => 32k  => chung
D0 -> D7 = 8bit  => có 2 đường
=> 32K x 8bit -> 32k x 16bit
```

`5.52`
![[tangdodaitunho.4.png]]
```
A0 -> A13 => 2^4 x 2^10 => 16K chung
D0 -> D3 => 4 bit có 4 đường
=> 16k x 4bit -> 16k x 16bit
```

#### Tăng số lượng từ nhớ
- tăng số lượng ô nhớ

```
VD: Cho chip nhớ SRAM 4k x 8bit. Thiết kế modul nhớ 8k x 8bit
	2^12 x 8bit -> 2^13 x 8bit
	12 chân địa chỉ -> 13 chân địa chỉ, 8 chân dữ liệu

=> sử dụng 2 ram, số đường dữ liệu là giống nhau
	số lượng địa chỉ theo thứ tự tăng dần -> thành 1 bộ nhớ 
	ram 1 quản lý địa chỉ từ 0 -> 4k
	ram 2 quản lý vùng nhớ từ 4k -> 8k
	ghép 12 chân địa chỉ lại
	chân địa chỉ thứ 13 dùng chip select

	Bản đồ vùng nhớ
	1 1111 1111 1111 (vùng nhớ thứ 2)
	1 0000 0000 0000

	0 1111 1111 1111 (vùng nhớ thứ 1)
	0 0000 0000 0000

	A12     Y1     Y0
	0       1      0
	1       0      1

=> quy luật: khi muốn tăng số lượng ô nhớ, ta nối dung đường dữ liệu -> vẽ bản đồ vùng nhớ tìm quy luật -> thêm các chân địa chỉ -> chân địa chỉ thêm đóng vai trò điều khiển việc cho phép từng vùng địa chỉ

```
![[tangsoluongtunho.png]]

```
VD: 4K x 8bit -> 16k x 8bit
	2^12 A0->A11 => 2^14 A0->A13, 8data
```

![[tangsoluongtunho2.png]]

Bộ giải mã 2 -> 4
![[bogiama24.png]]
`5.54`
![[tangsoluongtunho3.png]]
```
D0 -> D3 : 4bit chung
A0 -> A10 : 2K  -> A0->A11: 4k
=> 2k x 4bit -> 4k x 4bit
```

`5.55`
![[tangsoluongtunho4.png]]
```
A0 -> A14 : 2^5 x 2^10 = 32k
A0 -> A15 : 2^6 x 2^10 = 64k
=> 32k -> 64k
```

`5.56`
![[tangsoluongtunho6.png]]
```
D0 -> D3 : 4bit dữ liệu
A0 -> A9 : 2^0 x 2^10 = 1K 
(9 -> 11 thì phải có thêm 10 chứ k nhảy 1 phát lên 11 đc)
A0 -> A11 : 2^2 x 2^10 = 4K
-> 1k x 4bit -> 4k x 4bit
```

`5.57`
![[tangsoluongtunho7.png]]
```
D0 -> D7 : 8bit chung
A0 -> A12 : 2^3 x 2^10 = 8K
A0 -> A14 : 2^5 x 2^10 = 32k
=> 8k x 8bit -> 32k x 8bit
```

#### Kết hợp
vừa tăng dung lượng ô nhớ, vừa tăng số lượng ô nhớ

```
VD: cho chip nhớ SRAM 4k x 4bit. Thiết kế modul nhớ 8k x 8bit
```

`5.58`
![[tangkethop1.png]]
```
A0 -> A12 = 8K
A0 -> A13 = 16K
D0 -> D3 = 4bit, 2 cái
=> 8k x 4bit -> 16k x 8bit
```

`5.59`
![[tangkethop2.png]]
```
A0 -> A11 : 4K
A0 -> A12 : 8K
D0 -> D3 : 4bit, có 2 cái
=> 4k x 4bit -> 8k x 8bit
```

# 3. Bộ nhớ chính
## 3.1 Các đặc trưng cơ bản
- Chứa các chương trình đang được thực hiện và các dữ liệu đang được sử dụng
- Tồn tại trên mọi hệ thống máy tính
- Bao gồm các ngăn nhớ **được đánh địa chỉ trực tiếp bởi CPU**
- Dung lượng của bộ nhớ chính nhỏ hơn không gian địa chỉ bộ nhớ mà CPU quản lý
- Việc **quản lý logic** bộ nhớ chính tùy thuộc vào **hệ điều hành**
- Về nguyên tắc, người lập trình có thể can thiệp vào toàn bộ BNC

## 3.2 Tổ chức bộ nhớ đan xen
- Độ rộng của bus dữ liệu để trao đổi với bộ nhớ: m = 8, 16, 32, 64... bit
- Các ngăn nhớ được tổ chức theo byte -> tổ chức bộ nhớ vật lý khác nhau

# 4. Bộ nhớ cache
## 4.1 Nguyên tắc chung
- Cache có **tốc độ nhanh** hơn bộ nhớ chính
- Cache được đặt giữa CPU và bộ nhớ chính => tăng tốc độ CPU truy cập bộ nhớ
- Cache **có thể được đặt trên chip CPU**
- ![[cache.png]]
- cache hoạt động nhờ vào nguyên lý **định vị tham số bộ nhớ**

- Cấu trúc chung cache và bộ nhớ chính
	- Bộ nhớ chính có $2^N$ byte nhớ
	- Bộ nhớ chính và cache được chia thành các khối có kích thước bằng nhau
	- Một số Block của bộ nhớ chính được nạp vào các line của cache
	- **Tag**: cho biết block nào của bộ nhớ chính hiện đang được chứa line đó
	- Khi CPU truy cập một từ nhớ, có 2 khả năng
		- **cache hit**
		- **cache miss**
	- Số line của cache ít hơn số block của bộ nhớ chính => cần có thuật giải ánh xạ thông tin
	- Bộ nhớ chính chia thành các block nhớ
	- Cache chia thành các line nhớ
	- KÍch thước line bằng kích thước block

- Nguyên lý định vị về **thời gian**: **thông tin vừa truy nhập** thì xác suất lớn là sau đó nó sẽ được **truy nhập lại**
- Nguyên lý định vị về **không gian**: mục **thông tin vừa truy nhập** thì xác suất lớn là sau đó các **mục lân cận được truy nhập**

>Bộ nhớ chính chia thành các block, từng block đc ánh xạ vào cache theo thuật toán định vị về thời gian và k gian
>Các line trong cache tương ứng với line trong block

## 4.2 Các phương pháp ánh xạ
là các phương pháp tổ chức bộ nhớ cache
#### 4.2.1 Ánh xạ trực tiếp - Direct mapping
Mỗi block của bộ nhớ chính chỉ có thể được **nạp vào 1 line duy nhất** của cache

Thứ tự tìm block trong cache được thực hiện dựa theo các trường trong địa chỉ do CPU phát ra: `Tag + Line + Byte (Word)`

Khi truy cập cache, thứ tự tìm block trong cache được thực hiện dựa theo các trường trong địa chỉ do CPU phát ra: `line -> tag -> word`

```
Tag: địa chỉ của block đc nạp vào cache
Line: địa chỉ của line trong block đc nạp vào cache
Byte: địa chỉ của ô nhớ trong line được nạp vào cache
```

Quy ước nạp
- $L_0: B_0, B_m, B_{2m}...$
- $L_1: B_1, B_{m+1}, B_{2m+1}...$
-> $B_j$ chỉ có thể được nạp vào $L_{j \space mod \space m}$ 

Địa chỉ CPU phát ra có N bit, được chia thành 3 trường
- Byte (có $n_1$ bit) xác định byte nhớ trong Line : $2^{n_1}$ = kích thước 1 line
- Line (có $n_2$ bit) xác định Line trong Cache 
	- $2^{n_2}$ = số line trong cache
	- dung lượng cache = $2^{n_1 + n_2}$ 
- Tag: số bit còn lại: $n_3 = N -(n_1 + n_2) > 0$ 

Chú ý:
- 1KB = $2^{10}$ = 1024 byte
- 1MB = $2^{20}$ byte

```
VD: Cho máy tính có dung lương bộ nhớ chính: 256MB, cache: 128KB, line: 16B, độ dài ngăn nhớ: 2B. Trong trường hợp kỹ thuật ánh xạ trực tiếp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là như thế nào ? 
```
Giải:
- $2^N = 256 \times 2^{20} / 2$ (vì mỗi ngăn nhớ 2B) = $2^8 \times 2^{20} / 2$ = $2^{27}$  => N = 27bit
- trường Byte: Kích thước line = 16B / 2 = $2^3B$ => $n_1$ = 3bit
- trường Line: Số line trong cache = $128 \times 2^{10} / 16 = 2^{17} / 2^4 = 2^{13}$ => $n_2$ = 13
- trường Tag: $n_3 = N - n_1 - n_2 = 27 - 3 - 13 = 11$
- KL: $n_3 + n_2 + n_1 = 11 + 13 + 3$

```
VD 5.32: Cho máy tính có dung lương bộ nhớ chính: 128MB, cache: 64KB, line: 8byte, độ dài ngăn nhớ: 1byte. Trong trường hợp kỹ thuật ánh xạ trực tiếp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là 
```
Giải:
- $2^N = 128 \times 2^{20} = 2^7 \times 2^{20} = 2^{27}$ => N = 27bit
- Byte: 8 = $2^3$ => $n_1$ = 3bit
- Line: $64 \times 2^{10} / 8 = 2^{16} / 2^3 = 2^{13}$ => $n_2$ = 13
- Tag: 27 - 3 - 13 = 11
- KL: 11 + 13 + 3
- đáp án d. 14 + 10 + 3
	- Trong thực tế, cấu trúc địa chỉ phụ thuộc vào quy ước thiết kế phần cứng của hệ thống. Một số hệ thống có thể phân bổ số bit khác nhau giữa **Tag**, **Index**, và **Offset** để tối ưu hóa hiệu suất.
	- Hệ thống giả định điều chỉnh lại **Index** và **Tag** theo thiết kế thực tế.

```
5.33: Cho máy tính có dung lương bộ nhớ chính: 256MB, cache: 128KB, line: 16byte, độ dài ngăn nhớ: 2byte. Trong trường hợp kỹ thuật ánh xạ trực tiếp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là
```
Giải
- $2^N = 256 \times 2^{20} / 2 = 2^8 \times 2^{20}/2 =2^{27}$ => N = 27bit
- byte: 16 / 2 = 8 = $2^3$ => $n_1 = 3$
- line: $128 \times 2^{10} / 16 = 2^{17} / 2^4 = 2^{13}$ => $n_2 = 13$
- tag: $n-3 = 27 - 3 - 13 = 11$
=> n3 + n2 + n1 = 11 + 13 + 3

```
5.34: Cho máy tính có dung lương bộ nhớ chính: 512MB, cache: 128KB, line: 64byte, độ dài ngăn nhớ: 4byte. Trong trường hợp kỹ thuật ánh xạ trực tiếp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là
```

Giải
- $2^N = 512 \times 2^{20} / 4 = 2^9 \times 2^{20}/2^2 =2^{27}$ => N = 27bit
- byte: 64 / 4 = 16 = $2^4$ => $n_1 = 4$
- line: $128 \times 2^{10} / 64 = 2^{17} / 2^6 = 2^{11}$ => $n_2 = 11$
- tag: $n-3 = 27 - 4 - 11 = 12$
=> n3 + n2 + n1 = 12 + 11 + 4

#### 4.2.2 Ánh xạ liên kết toàn phần - Fully associative mapping
- Mỗi block (dòng) có thể được nạp **bất kì line** nào của cache
- Địa chỉ do CPU phát ra chia thành 2 phần: `tag + byte (word)`
- Để kiểm tra xem một block có trong cache hay không, phải đồng thời kiểm tra tất cả tag của các line trong cache -> cần các mạch phức tạp để ktra
- 
- Bộ nhớ chính chỉ được **chia thành m dòng**: 0 -> (m-1)
- Cache được chia **thành n line**: 0 -> (n-1)
- **tag**: n2 địa chỉ hóa cho **dòng trong bộ nhớ chính**
- **byte**: n1 địa chỉ hóa cho **ô nhớ trong line**
=> tránh việc đưa nhiều dữ liệu vào 1 dòng -> **mỗi dòng của BNC lưu 1 dòng của cache** -> cái nào xác suất truy cập ít thì bị cook và thay bằng cái xác suất cao hơn theo thuật toán


```
VD: Bộ nhớ chính (RAM) có dung lượng 4GB, dung lượng cache 1MB, CPU 32bit địa chỉ. Xác định n1, n2 với pp ánh xạ toàn phần

Giải
- CPU 32bit = số ô nhớ trên 1 line = 2^5 => n1 = 5: dùng 5bit để địa chỉ hóa số ô nhớ trên 1 line
- RAM = 4GB = 2^32 -> N = 32
- Số line: n2 = 32 - 5 = 27 => có 2^27 line dùng 27bit để địa chỉ hóa số line trên RAM
```

```
5.35 Cho máy tính có dung lương bộ nhớ chính: 256MB, cache: 64KB, line: 16byte, độ dài ngăn nhớ: 4byte. Trong trường hợp kỹ thuật ánh xạ liên kết hoàn toàn, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là

Giải
2^N = 256 x 2^20 / 4 = 2^26 => N = 26
byte: 16/4 = 4 = 2^2 => n1 = 2
tag: n2 = 26 - 2 = 24
=> n2 + n1 = 24 + 2
```


```
5.36 Cho máy tính có dung lương bộ nhớ chính: 256MB, cache: 128KB, line: 32byte, độ dài ngăn nhớ: 4byte. Trong trường hợp kỹ thuật ánh xạ liên kết hoàn toàn, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là

Giải
2^N = 256 x 2^20 / 4 = 2^26 => N = 26
byte: 32 / 4 = 8 = 2^3 => n1 = 3
line: n2 = 26 - 3 = 23
=> n2 + n1 = 23 + 3
```

#### 4.2.3 Ánh xạ liên kết tập hợp - Set associative mapping 
- Là pp dung hòa của 2 pp trên
- Chia cache thành các tập(set): $S_0, S_1, S_2...$
- Mỗi set có 1 số line (2, 4, 8, 16 line)
- Mỗi block được nạp vào 1 line nào đó trong set nhất định
- Địa chỉ do CPU phát ra có 3 trường: `Tag + Set + Byte (Word)`
- Đặc điểm
	- Kích thước `block` = $2^W$ Word
	- Trường `set` có `s bit` dùng để xác định một trong số V = $2^S$ Set
	- Trường `tag` có `t bit`: T = N - (W + S)
- 
- Bộ nhớ cache đươc chia thành k set(way) 0 -> (k-1), mỗi set có n dòng
- Bộ nhớ chính chia m block, mỗi block có n dòng
- Mỗi block của BNC **ánh xạ đến 1 set bất kì** của cache (toàn phần)
- Mỗi dòng của 1 block BNC **ánh xạ đến dòng tương ứng của set** (trực tiếp)

```
tag: địa chỉ của block bộ nhớ chính nạp vào cache
set: địa chỉ của dòng trong block
byte: địa chỉ của ô nhớ trong line
```

- Thứ tự tìm block trong cache được thực hiện dựa theo các giá trị trong địa chỉ do CPU phát ra: `set -> tag -> word`
- Mỗi block 
	- có thể ánh xạ vào 1 line bất kì trong 1 tập line xác định
	- không chỉ được ánh xạ vào 1 line duy nhất
	- chỉ được ánh xạ duy nhất vào 1 tập line xác định


```
VD: Hệ thống có: bộ nhớ chính = 256MB, cache = 128kb, line = 16byte, set = 4 line. Xác định số bit của cac trường địa chỉ khi ánh xạ liên kết tập hợp

Giải
2^N = 256 x 2^20 = 2^28 => N = 28bit
byte: 16 = 2^4 => n1 = 4
line: 128 x 2^10 / 16 = 2^17 / 2^4 = 2^13
set: số line / set =  2^13 / 4 = 2^11 => n2 = 11
tag: n3 = N - n1 - n2 = 28 - 4 - 11 = 13
```

```
5.37 Cho máy tính có dung lương bộ nhớ chính: 128MB, cache: 64KB, line: 16byte, độ dài ngăn nhớ: 1byte, set: 4 line. Trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là

Giải
2^N = 128 x 2^20 = 2^27 => N = 27
byte: 16 = 2^4 => n1 = 4
line = 64 x 2^10 / 16 = 2^16 / 2^4 = 2^12
set: 2^12 / 4 = 2^10 => n2 = 10
tag: n3 = 27 - 4 - 10 = 13
=> n3 + n2 + n1 = 13 + 10 + 4

```

```
5.38 Cho máy tính có dung lương bộ nhớ chính: 512MB, cache: 128KB, line: 32byte, độ dài ngăn nhớ: 2byte, set: 4 line. Trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là

Giải

```

```
5.39 Cho máy tính có dung lương bộ nhớ chính: 256MB, cache: 128KB, line: 128byte, độ dài ngăn nhớ: 4byte, set: 8 line. Trong trường hợp kỹ thuật ánh xạ liên kết tập hợp, dạng địa chỉ do bộ xử lý phát ra để truy nhập cache là

Giải
2^N = 256 x 2^20 / 4 = 2^28 / 2^2 = 2^26 => N = 26
byte: 128 / 4 = 32 = 2^5 => n1 = 5
line: 128 x 2^10 / 128 = 2^10 
set: 2^10 / 8 = 2^10 / 2^3 = 2^7 => n2 = 7
tag: n3 = 26 - 7 - 5 = 14
=> n3 + n2 + n1 = 14 + 7 + 5
```

## 4.3 Các thuật giải thay thế block trong cache
- Khi CPU truy nhập 1 thông tin mà không có trong cache (cache miss) -> nạp block chứa thông tin đó vào trong cache để thay thế block cũ
- **Ánh xạ trực tiếp** -> chỉ có 1 cách nạp -> **không cần thuật giải để nạp**
- Ánh xa liên kết -> cần thuật giải để lựa chọn thay thế block:
	- **Random** : thay block ngẫu nhiên -> tỉ lệ cache hit thấp nhât
	- **FIFO** (First In, First Out): thay thế block đã tồn tại lâu nhất
	- **LFU** (Least Frequently Used): thay block có **số lần** truy cập ít nhất -> tỉ lệ cache hit tương đối cao
	- **LRU** (Least Recently Used): thay block có khoảng **thời gian** dài **nhất** không được truy cập -> hiệu quả nhất, tỉ lệ cache hit cao nhất

## 4.4 Phương pháp ghi dữ liệu khi cache hit
- **Write through** - ghi xuyeen qua
	- **ghi cả cache và bộ nhớ chính**
	- tốc độ chậm
- **Write back** - ghi trả sau
	- **chỉ ghi ra cache**
	- tốc độ nhanh
	- **khi block trong cache bị thay thế cần phải ghi trả cả block về bộ nhớ chính**

## 4.5 Cache trên các bộ xử lý Intel

# 5. Bộ nhớ ngoài
## 5.1 Đĩa từ - Platter
- Đặc tính đĩa từ
	- Đầu từ cố định hay đầu từ di động
	- Đĩa cố định hay thay đổi
	- Một mặt hay hai mặt
	- Một đĩa hay nhiều đĩa
	- Cơ chế đầu từ
		- Tiếp xúc (đĩa mềm)
		- Không tiếp xúc
- Cấu trúc vật lý
	- Hình tròn, gồm nhiều mặt gọi là head
	- Mỗi mặt có nhiều đường tròn đồng tâm gọi là track
	- Trên cách track được chia thành các cung tròn gọi là sector
	- Tập các track đồng tâm gọi là cylinder
	- Mỗi cung tròn chứa 4096 điểm từ (4096bit = 512 bytes)
	- Mỗi mặt có 1 đầu đọc để đọc ghi dữ liệu
	- Mỗi lần đọc / ghi có ít nhaadt 1 cung tròn (512B)
	- ![[diatu.png]]
- Ổ đĩa cứng HHD (Hard disk drive)
## 5.2 Đĩa quang - Optical disk
- CD-ROM
- CD-R
- CD-RW
- Dung lượng thông dụng 700MB
- Ổ đĩa CD
	- Ổ đĩa CD-ROM
	- Ổ CD-Writer : ghi 1 phiên hoặc nhiều phiên
	- Ổ CD-RW
- Tốc độ đọc cơ sở 150KB/s
- Tốc độ bội, vd: 48x, 52x...
- DVD

## 5.3 Flash disk
- Bộ nhớ bán dẫn cực nhanh
- Thường kết nối qua cổng ÚM
- Không phải dạng đĩa
- Dung lượng tăng nhanh
- Tuận tiện
- SSD, USB flash, thẻ nhớ

## 5.4 Băng từ - Magnetic tape
ít sử dụng

# 6. Hệ thống nhớ trên máy tính cá nhân


## Ôn tập 
- 5.1 -> 5.6 : [[#2.1 Phân loại]]
- 5.7 -> 5.10, 5.18, 5.19 : [[#2.2 Tổ chức của chip nhớ]]
- 5.11 ->  5.15 : [[#1.1 Các đặc trưng của hệ thống nhớ]] 
- 5.16  5.17 : [[#2.2 Tổ chức của chip nhớ]]
- 5.20 5.21 : [[#3. Bộ nhớ chính]]
- 5.22-> 5.27 : [[#4.1 Nguyên tắc chung]]
- 5.28 -> 5.42: [[#4.2 Các phương pháp ánh xạ]]
- 5.43, 5.46 -> 5.49: [[#4.3 Các thuật giải thay thế block trong cache]]
- 5.44 5.45: [[#4.4 Phương pháp ghi dữ liệu khi cache hit]]

