vhdl xil_defaultlib "AESL_sim_pkg.vhd"
sv xil_defaultlib "ip/xil_defaultlib/histogram_fadd_32ns_32ns_32_7_full_dsp_1_ip.v"
sv xil_defaultlib "ip/xil_defaultlib/histogram_fcmp_32ns_32ns_1_2_no_dsp_1_ip.v"
sv xil_defaultlib "ip/xil_defaultlib/histogram_sitofp_32ns_32_5_no_dsp_1_ip.v"
sv work "glbl.v"
vhdl xil_defaultlib "AESL_automem_feature.vhd"
vhdl xil_defaultlib "AESL_automem_hist.vhd"
vhdl xil_defaultlib "AESL_automem_out_r.vhd"
vhdl xil_defaultlib "AESL_automem_weight.vhd"
vhdl xil_defaultlib "histogram.autotb.vhd"
vhdl xil_defaultlib "histogram.vhd"
vhdl xil_defaultlib "histogram_fadd_32ns_32ns_32_7_full_dsp_1.vhd"
vhdl xil_defaultlib "histogram_fcmp_32ns_32ns_1_2_no_dsp_1.vhd"
vhdl xil_defaultlib "histogram_flow_control_loop_pipe_sequential_init.vhd"
vhdl xil_defaultlib "histogram_histogram_Pipeline_LOOP_END.vhd"
vhdl xil_defaultlib "histogram_histogram_Pipeline_LOOP_I.vhd"
vhdl xil_defaultlib "histogram_histogram_Pipeline_LOOP_INIT.vhd"
vhdl xil_defaultlib "histogram_hist_local_RAM_AUTO_1R1W.vhd"
vhdl xil_defaultlib "histogram_sitofp_32ns_32_5_no_dsp_1.vhd"

