---
layout : single
title: "Investigation on Artificial Intelligence Hardware Architecture Design Based on Logic-in-Memory Ferroelectric Fin Field-Effect Transistor at Sub-3nm Technology Nodes"   
categories: 
  - Device Paper Review
tags:
  - FeFET  
  - FinFET   
  - Neuromorphic        
  - PIM   
  - CNN   
toc: true
toc_sticky: true
use_math: true
---


[논문 링크](https://advanced.onlinelibrary.wiley.com/doi/full/10.1002/aisy.202400370)         

- [Advanced Intelligent Systems](https://advanced.onlinelibrary.wiley.com/journal/26404567)
  - **Volume: 7, Issue: 2**   
  - **First published: 04 September 2024**   
  - **DOI: 10.1002/aisy.202400370**     
- **Department of Electrical and Computer Engineering, Sungkyunkwan University, Suwon, Republic of Korea**   
  - [Changho Ra](https://ieeexplore.ieee.org/author/37392967000), [Juhwan Park](https://ieeexplore.ieee.org/author/37085994434), [Jongwook Jeon](https://ieeexplore.ieee.org/author/37090091123)    
- **Department of Semiconductor Convergence Engineering, Sungkyunkwan University, Suwon, Republic of Korea**   
  - [Huijun Kim](https://ieeexplore.ieee.org/author/37088068778)   
- **Department of Electrical and Electronics Engineering, Konkuk University, Seoul, Republic of Korea**   
  - Gwanoh Youn, [Uyong Lee](https://ieeexplore.ieee.org/author/833196797175790), [Junsu Heo](https://ieeexplore.ieee.org/author/37089860724), [Chester Sungchung Park](https://ieeexplore.ieee.org/author/37086921810)   


## 0. Abstract   

&nbsp;

- **Fe-FinFET based LiM 연구**   
  - 본 논문에서는 강유전체 기반 FinFET(Fe-FinFET)을 활용한 Logic-in-Memory(LiM) 연구를 수행함    
  - 연구의 과정은 다음과 같음    
    - Verilog-A를 이용해 Ferroelectric Capacitor Compact Model 개발    
    - 원자 단위 시뮬레이션을 기반으로 Silicon-doped Fe-FinFET 제작    
    - Fe-FinFET 특성을 통해 1bit Full Adder, TCAM, Flip-Flop 등의 LiM 회로 동작 분석   
  - 실험 결과, 강유전체 소자를 적용함으로써 CNN 가속기에서 전력 소비를 85.2%까지 감소시킬수 있음이 확인됨    

&nbsp;

## 1. Introduction   

&nbsp;

- **LiM 기술의 필요성과 강유전체 Device의 이점**   
  - 기존의 폰 노이만 아키텍쳐는 연산 모듈과 메모리 모듈이 분리되어 있어 데이터 병목 현상이 발생하는데, 이는 데이터 처리 능력을 제한시키고 전력 소모를 증가시킴    
    - 이러한 병목 현상을 해결하기 위해 제시된 것이 **Logic-in-Memory(LIM)** 기술이며, 이는 **System memory와 Computing core 간의 데이터 전송 횟수를 줄이는 것**을 목표로 함   
  - LiM 기술을 구현하기 위한 Device 중에서 최근 대두되고 있는 기술이 FeFET으로 Gate Stack에 강유전체를 포함한다는 점을 제외하면 구조 자체는 MOSFET과 유사함    
    - 특히, HZO나 Si-doped HfO2(HSO)의 경우 CMOS 공정과의 높은 호환성을 보이는 동시에 대면적 공정에 용이하기 때문에 양산성이 매우 높음   

&nbsp;

- **Fe-FinFET LiM 기술**    
  - sun-3nm node의 FinFET을 기반으로 고성능의 Fe-FinFET을 구현할 경우, Scaling factor가 높은 회로에서도 더 빠른 동작 속도와 저전력 성능을 가능케 함    
    - 다만, 이를 LiM 회로 설계에 적용하기 위해서는 강유전체의 PV 특성과 Fe-FinFET의 Memory & Logic 특성을 표현할 수 있는 Compact Model이 필요함    
    - 또한, LiM 소자의 성능이 향상되더라도 전체 시스템에 미치는 영향이 미미할 수 있기 때문에 이를 위해서는 시스템 레벨에서의 성능 평가가 필요함    
  - FinFET의 Scaling을 통해 얻은 전력/속도 향상과 FeFET을 통해 얻은 LiM 회로의 면적 효율성 향상은 데이터 병목 현상을 해결할 수 있을 것으로 기대됨   

&nbsp;

- **Fe-FinFET LiM 연구**   
  - 본 논문에서는 전체적으로 다음의 연구를 수행함    
    - Verilog-A를 사용하여 Nonsaturated P-E Inner Loop-capable Fe-FinFET Compact Model 개발, 이를 LiM 회로 설계에 적용     
    - 원자 단위 시뮬레이션을 통해 추출한 전기적 특성과 HSO의 강유전성을 결합하여 sub-3nm Fe-FinFET 전용 PDK 개발    
    - 해당 PDK를 기반으로 Full Adder, TCAM, Flip-Flop 등의 다양한 LiM 회로 설계를 수행    
    - 설계한 LiM 회로를 기반으로 CNN 가속기 시스템에서 성능을 평가   

&nbsp;

## 2. Simulation Environment of Sub-3nm Fe-FinFET    

