TimeQuest Timing Analyzer report for i2c
Sun Sep 27 21:27:59 2015
Quartus II Version 11.0 Build 157 04/27/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Hold: 'clk'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clk'
 30. Slow 1200mV 0C Model Hold: 'clk'
 31. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Output Enable Times
 37. Minimum Output Enable Times
 38. Output Disable Times
 39. Minimum Output Disable Times
 40. Slow 1200mV 0C Model Metastability Report
 41. Fast 1200mV 0C Model Setup Summary
 42. Fast 1200mV 0C Model Hold Summary
 43. Fast 1200mV 0C Model Recovery Summary
 44. Fast 1200mV 0C Model Removal Summary
 45. Fast 1200mV 0C Model Minimum Pulse Width Summary
 46. Fast 1200mV 0C Model Setup: 'clk'
 47. Fast 1200mV 0C Model Hold: 'clk'
 48. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Output Enable Times
 54. Minimum Output Enable Times
 55. Output Disable Times
 56. Minimum Output Disable Times
 57. Fast 1200mV 0C Model Metastability Report
 58. Multicorner Timing Analysis Summary
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Board Trace Model Assignments
 64. Input Transition Times
 65. Signal Integrity Metrics (Slow 1200mv 0c Model)
 66. Signal Integrity Metrics (Slow 1200mv 85c Model)
 67. Signal Integrity Metrics (Fast 1200mv 0c Model)
 68. Setup Transfers
 69. Hold Transfers
 70. Report TCCS
 71. Report RSKM
 72. Unconstrained Paths
 73. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 157 04/27/2011 SJ Full Version ;
; Revision Name      ; i2c                                               ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE6E22C8                                       ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 189.07 MHz ; 189.07 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -4.289 ; -149.105           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.453 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -104.116                         ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                               ;
+--------+------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+----------------+--------------+-------------+--------------+------------+------------+
; -4.289 ; inner_state[0]   ; sda_buf        ; clk          ; clk         ; 1.000        ; -0.079     ; 5.211      ;
; -3.989 ; sda_buf          ; sda_buf        ; clk          ; clk         ; 1.000        ; -0.081     ; 4.909      ;
; -3.971 ; inner_state[2]   ; sda_buf        ; clk          ; clk         ; 1.000        ; -0.079     ; 4.893      ;
; -3.924 ; phase1           ; sda_buf        ; clk          ; clk         ; 1.000        ; -0.080     ; 4.845      ;
; -3.920 ; cnt_delay[5]     ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.840      ;
; -3.919 ; cnt_delay[5]     ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.839      ;
; -3.911 ; cnt_delay[2]     ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.831      ;
; -3.910 ; cnt_delay[2]     ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.830      ;
; -3.901 ; inner_state[1]   ; sda_buf        ; clk          ; clk         ; 1.000        ; -0.079     ; 4.823      ;
; -3.881 ; cnt_delay[4]     ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.801      ;
; -3.880 ; cnt_delay[4]     ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.800      ;
; -3.851 ; phase0           ; sda_buf        ; clk          ; clk         ; 1.000        ; -0.080     ; 4.772      ;
; -3.722 ; cnt_delay[11]    ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.643      ;
; -3.721 ; cnt_delay[11]    ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.642      ;
; -3.720 ; link             ; sda_buf        ; clk          ; clk         ; 1.000        ; -0.080     ; 4.641      ;
; -3.713 ; phase3           ; sda_buf        ; clk          ; clk         ; 1.000        ; -0.080     ; 4.634      ;
; -3.625 ; inner_state[3]   ; sda_buf        ; clk          ; clk         ; 1.000        ; -0.078     ; 4.548      ;
; -3.577 ; cnt_delay[3]     ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.497      ;
; -3.576 ; cnt_delay[3]     ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.496      ;
; -3.556 ; cnt_delay[9]     ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.476      ;
; -3.555 ; cnt_delay[9]     ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.475      ;
; -3.546 ; phase1           ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.079     ; 4.468      ;
; -3.545 ; cnt_delay[6]     ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.465      ;
; -3.545 ; phase1           ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.079     ; 4.467      ;
; -3.544 ; phase3           ; link           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.464      ;
; -3.544 ; cnt_delay[6]     ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.464      ;
; -3.518 ; inner_state[0]   ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.078     ; 4.441      ;
; -3.517 ; inner_state[0]   ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.078     ; 4.440      ;
; -3.475 ; cnt_delay[5]     ; cnt_delay[0]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.395      ;
; -3.474 ; cnt_delay[5]     ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.394      ;
; -3.467 ; inner_state[1]   ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.078     ; 4.390      ;
; -3.466 ; inner_state[1]   ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.078     ; 4.389      ;
; -3.466 ; cnt_delay[2]     ; cnt_delay[0]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.386      ;
; -3.465 ; cnt_delay[2]     ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.385      ;
; -3.452 ; inner_state[2]   ; link           ; clk          ; clk         ; 1.000        ; -0.080     ; 4.373      ;
; -3.444 ; writeData_reg[0] ; sda_buf        ; clk          ; clk         ; 1.000        ; -0.079     ; 4.366      ;
; -3.442 ; cnt_delay[1]     ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.362      ;
; -3.441 ; cnt_delay[1]     ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.361      ;
; -3.437 ; i2c_state[0]     ; inner_state[0] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.356      ;
; -3.436 ; cnt_delay[4]     ; cnt_delay[0]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.356      ;
; -3.435 ; cnt_delay[4]     ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.355      ;
; -3.434 ; inner_state[0]   ; inner_state[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.354      ;
; -3.422 ; phase3           ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.079     ; 4.344      ;
; -3.421 ; phase3           ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.079     ; 4.343      ;
; -3.418 ; writeData_reg[1] ; sda_buf        ; clk          ; clk         ; 1.000        ; -0.079     ; 4.340      ;
; -3.416 ; inner_state[3]   ; inner_state[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.337      ;
; -3.413 ; inner_state[2]   ; inner_state[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.333      ;
; -3.397 ; inner_state[2]   ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.078     ; 4.320      ;
; -3.396 ; inner_state[2]   ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.078     ; 4.319      ;
; -3.394 ; cnt_delay[5]     ; cnt_delay[12]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.314      ;
; -3.385 ; cnt_delay[2]     ; cnt_delay[12]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.305      ;
; -3.382 ; inner_state[1]   ; link           ; clk          ; clk         ; 1.000        ; -0.080     ; 4.303      ;
; -3.355 ; cnt_delay[4]     ; cnt_delay[12]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.275      ;
; -3.345 ; cnt_delay[7]     ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.265      ;
; -3.344 ; cnt_delay[7]     ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.264      ;
; -3.343 ; inner_state[1]   ; inner_state[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.263      ;
; -3.316 ; cnt_delay[16]    ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.237      ;
; -3.315 ; cnt_delay[16]    ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.236      ;
; -3.308 ; cnt_delay[0]     ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.228      ;
; -3.307 ; cnt_delay[0]     ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.227      ;
; -3.307 ; phase3           ; inner_state[0] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.226      ;
; -3.307 ; cnt_delay[14]    ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.228      ;
; -3.306 ; cnt_delay[14]    ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.227      ;
; -3.291 ; main_state[1]    ; inner_state[3] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.208      ;
; -3.289 ; inner_state[0]   ; i2c_state[0]   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.210      ;
; -3.282 ; inner_state[0]   ; link           ; clk          ; clk         ; 1.000        ; -0.080     ; 4.203      ;
; -3.277 ; cnt_delay[11]    ; cnt_delay[0]   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.198      ;
; -3.276 ; cnt_delay[11]    ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.197      ;
; -3.270 ; main_state[1]    ; inner_state[1] ; clk          ; clk         ; 1.000        ; -0.083     ; 4.188      ;
; -3.270 ; main_state[1]    ; inner_state[2] ; clk          ; clk         ; 1.000        ; -0.083     ; 4.188      ;
; -3.264 ; inner_state[3]   ; link           ; clk          ; clk         ; 1.000        ; -0.079     ; 4.186      ;
; -3.238 ; inner_state[1]   ; i2c_state[0]   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.159      ;
; -3.233 ; i2c_state[2]     ; inner_state[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 4.154      ;
; -3.212 ; i2c_state[2]     ; inner_state[1] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.134      ;
; -3.212 ; i2c_state[2]     ; inner_state[2] ; clk          ; clk         ; 1.000        ; -0.079     ; 4.134      ;
; -3.196 ; cnt_delay[11]    ; cnt_delay[12]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.117      ;
; -3.191 ; inner_state[3]   ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.077     ; 4.115      ;
; -3.190 ; inner_state[3]   ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.077     ; 4.114      ;
; -3.180 ; cnt_delay[13]    ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.101      ;
; -3.179 ; cnt_delay[13]    ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.100      ;
; -3.168 ; inner_state[2]   ; i2c_state[0]   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.089      ;
; -3.155 ; cnt_delay[5]     ; cnt_delay[18]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.075      ;
; -3.155 ; cnt_delay[5]     ; cnt_delay[19]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.075      ;
; -3.154 ; cnt_delay[5]     ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.074      ;
; -3.154 ; cnt_delay[5]     ; cnt_delay[13]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.074      ;
; -3.146 ; cnt_delay[2]     ; cnt_delay[18]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.066      ;
; -3.146 ; cnt_delay[2]     ; cnt_delay[19]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.066      ;
; -3.145 ; cnt_delay[2]     ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.065      ;
; -3.145 ; cnt_delay[2]     ; cnt_delay[13]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.065      ;
; -3.132 ; cnt_delay[3]     ; cnt_delay[0]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.052      ;
; -3.131 ; cnt_delay[3]     ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.051      ;
; -3.130 ; phase1           ; link           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.050      ;
; -3.125 ; i2c_state[1]     ; inner_state[0] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.044      ;
; -3.116 ; cnt_delay[4]     ; cnt_delay[18]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.036      ;
; -3.116 ; cnt_delay[4]     ; cnt_delay[19]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.036      ;
; -3.115 ; cnt_delay[4]     ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.035      ;
; -3.115 ; cnt_delay[4]     ; cnt_delay[13]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.035      ;
; -3.111 ; cnt_delay[9]     ; cnt_delay[0]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.031      ;
; -3.110 ; cnt_delay[9]     ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.030      ;
; -3.106 ; cnt_delay[17]    ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.027      ;
+--------+------------------+----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                               ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; i2c_state[0]    ; i2c_state[0]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; i2c_state[1]    ; i2c_state[1]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; inner_state[2]  ; inner_state[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; start_delaycnt  ; start_delaycnt  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; i2c_state[2]    ; i2c_state[2]    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; main_state[1]   ; main_state[1]   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; main_state[0]   ; main_state[0]   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; phase1          ; phase1          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; cnt_scan[0]     ; cnt_scan[0]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; phase0          ; phase0          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; en_xhdl3[0]     ; en_xhdl3[0]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.466 ; phase2          ; phase2          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.758      ;
; 0.491 ; clk_div[7]      ; clk_div[7]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.783      ;
; 0.503 ; readData_reg[3] ; readData_reg[4] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.796      ;
; 0.509 ; readData_reg[0] ; readData_reg[1] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.802      ;
; 0.511 ; readData_reg[4] ; readData_reg[5] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.804      ;
; 0.527 ; readData_reg[5] ; readData_reg[6] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.820      ;
; 0.698 ; readData_reg[2] ; readData_reg[3] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.991      ;
; 0.707 ; readData_reg[6] ; readData_reg[7] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.000      ;
; 0.726 ; readData_reg[1] ; readData_reg[2] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.019      ;
; 0.742 ; cnt_delay[9]    ; cnt_delay[9]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.035      ;
; 0.742 ; cnt_delay[7]    ; cnt_delay[7]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.035      ;
; 0.743 ; cnt_delay[5]    ; cnt_delay[5]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.036      ;
; 0.745 ; cnt_scan[4]     ; cnt_scan[4]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; cnt_scan[6]     ; cnt_scan[6]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; cnt_delay[15]   ; cnt_delay[15]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.037      ;
; 0.746 ; cnt_scan[2]     ; cnt_scan[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; cnt_delay[3]    ; cnt_delay[3]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; cnt_delay[6]    ; cnt_delay[6]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; cnt_delay[1]    ; cnt_delay[1]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.747 ; cnt_scan[3]     ; cnt_scan[3]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; cnt_scan[5]     ; cnt_scan[5]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; cnt_scan[8]     ; cnt_scan[8]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; cnt_delay[2]    ; cnt_delay[2]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; cnt_delay[17]   ; cnt_delay[17]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.039      ;
; 0.748 ; cnt_scan[10]    ; cnt_scan[10]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.041      ;
; 0.748 ; cnt_delay[16]   ; cnt_delay[16]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; cnt_delay[14]   ; cnt_delay[14]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.040      ;
; 0.749 ; cnt_scan[7]     ; cnt_scan[7]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.042      ;
; 0.749 ; cnt_scan[11]    ; cnt_scan[11]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.042      ;
; 0.755 ; clk_div[4]      ; clk_div[4]      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.047      ;
; 0.757 ; clk_div[3]      ; clk_div[3]      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.049      ;
; 0.763 ; cnt_delay[11]   ; cnt_delay[11]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.765 ; cnt_delay[4]    ; cnt_delay[4]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; cnt_scan[9]     ; cnt_scan[9]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.791 ; cnt_scan[1]     ; cnt_scan[1]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.084      ;
; 0.978 ; phase0          ; scl_xhdl1       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.272      ;
; 0.982 ; cnt_scan[0]     ; cnt_scan[1]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.275      ;
; 1.084 ; clk_div[6]      ; clk_div[2]      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.376      ;
; 1.085 ; clk_div[6]      ; clk_div[6]      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.377      ;
; 1.098 ; cnt_delay[5]    ; cnt_delay[6]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.391      ;
; 1.099 ; cnt_scan[4]     ; cnt_scan[5]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.392      ;
; 1.100 ; cnt_scan[2]     ; cnt_scan[3]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; cnt_delay[1]    ; cnt_delay[2]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; cnt_delay[15]   ; cnt_delay[16]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.392      ;
; 1.100 ; cnt_scan[6]     ; cnt_scan[7]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; cnt_delay[3]    ; cnt_delay[4]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.101 ; clk_div[2]      ; clk_div[3]      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.393      ;
; 1.101 ; cnt_scan[8]     ; cnt_scan[9]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.394      ;
; 1.102 ; cnt_scan[10]    ; cnt_scan[11]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.395      ;
; 1.107 ; cnt_delay[6]    ; cnt_delay[7]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.400      ;
; 1.107 ; cnt_delay[0]    ; cnt_delay[1]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.400      ;
; 1.108 ; cnt_scan[5]     ; cnt_scan[6]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.401      ;
; 1.108 ; cnt_scan[3]     ; cnt_scan[4]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.401      ;
; 1.108 ; cnt_delay[2]    ; cnt_delay[3]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.401      ;
; 1.109 ; cnt_delay[14]   ; cnt_delay[15]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.401      ;
; 1.109 ; cnt_delay[16]   ; cnt_delay[17]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.401      ;
; 1.110 ; cnt_scan[7]     ; cnt_scan[8]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.403      ;
; 1.111 ; clk_div[6]      ; clk_div[7]      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.403      ;
; 1.116 ; cnt_delay[0]    ; cnt_delay[2]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; cnt_scan[3]     ; cnt_scan[5]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; cnt_scan[5]     ; cnt_scan[7]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; cnt_delay[2]    ; cnt_delay[4]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; clk_div[3]      ; clk_div[4]      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; cnt_delay[14]   ; cnt_delay[16]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.410      ;
; 1.119 ; cnt_scan[7]     ; cnt_scan[9]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.412      ;
; 1.120 ; cnt_delay[13]   ; cnt_delay[14]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.412      ;
; 1.126 ; cnt_delay[4]    ; cnt_delay[5]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.419      ;
; 1.127 ; cnt_delay[8]    ; cnt_delay[9]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; cnt_scan[9]     ; cnt_scan[10]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.128 ; cnt_delay[10]   ; cnt_delay[11]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.420      ;
; 1.134 ; cnt_scan[1]     ; cnt_scan[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.427      ;
; 1.135 ; cnt_delay[4]    ; cnt_delay[6]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.428      ;
; 1.136 ; cnt_scan[9]     ; cnt_scan[11]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.429      ;
; 1.136 ; clk_div[5]      ; clk_div[7]      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.428      ;
; 1.138 ; cnt_delay[12]   ; cnt_delay[14]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.430      ;
; 1.143 ; cnt_delay[0]    ; cnt_delay[0]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.436      ;
; 1.143 ; cnt_scan[1]     ; cnt_scan[3]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.436      ;
; 1.162 ; cnt_delay[19]   ; cnt_delay[19]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.454      ;
; 1.164 ; clk_div[5]      ; clk_div[5]      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.456      ;
; 1.165 ; cnt_delay[18]   ; cnt_delay[18]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.457      ;
; 1.166 ; cnt_delay[8]    ; cnt_delay[8]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.459      ;
; 1.166 ; cnt_delay[13]   ; cnt_delay[13]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.458      ;
; 1.168 ; cnt_delay[10]   ; cnt_delay[10]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.460      ;
; 1.178 ; main_state[1]   ; i2c_state[0]    ; clk          ; clk         ; 0.000        ; 0.079      ; 1.469      ;
; 1.181 ; cnt_scan[1]     ; clk_div[2]      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.473      ;
; 1.182 ; cnt_scan[1]     ; clk_div[6]      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.474      ;
; 1.183 ; phase3          ; phase3          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.476      ;
; 1.212 ; main_state[0]   ; scl_xhdl1       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.504      ;
; 1.217 ; inner_state[1]  ; inner_state[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.510      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target           ;
+--------+--------------+----------------+-----------------+-------+------------+------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; clk_div[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; clk_div[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; clk_div[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; clk_div[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; clk_div[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; clk_div[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[10]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[11]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[12]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[13]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[14]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[15]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[16]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[17]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[18]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[19]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[8]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[9]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[10]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[11]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[8]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[9]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; en_xhdl3[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; i2c_state[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; i2c_state[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; i2c_state[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; inner_state[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; inner_state[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; inner_state[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; inner_state[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; link             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; main_state[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; main_state[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; phase0           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; phase1           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; phase2           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; phase3           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; readData_reg[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; readData_reg[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; readData_reg[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; readData_reg[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; readData_reg[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; readData_reg[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; readData_reg[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; readData_reg[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; scl_xhdl1        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sda_buf          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; start_delaycnt   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; writeData_reg[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; writeData_reg[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; writeData_reg[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; writeData_reg[3] ;
; 0.240  ; 0.428        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cnt_scan[0]      ;
; 0.240  ; 0.428        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cnt_scan[10]     ;
; 0.240  ; 0.428        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cnt_scan[11]     ;
; 0.240  ; 0.428        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cnt_scan[1]      ;
; 0.240  ; 0.428        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cnt_scan[2]      ;
; 0.240  ; 0.428        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cnt_scan[3]      ;
; 0.240  ; 0.428        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cnt_scan[4]      ;
; 0.240  ; 0.428        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cnt_scan[5]      ;
; 0.240  ; 0.428        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cnt_scan[6]      ;
; 0.240  ; 0.428        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cnt_scan[7]      ;
; 0.240  ; 0.428        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cnt_scan[8]      ;
; 0.240  ; 0.428        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cnt_scan[9]      ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; clk_div[2]       ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; clk_div[3]       ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; clk_div[4]       ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; clk_div[5]       ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; clk_div[6]       ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; clk_div[7]       ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[0]     ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[1]     ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[2]     ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[3]     ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[4]     ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[5]     ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[6]     ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[7]     ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[8]     ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[9]     ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; en_xhdl3[0]      ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_state[0]     ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; i2c_state[1]     ;
+--------+--------------+----------------+-----------------+-------+------------+------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; data_in[*]  ; clk        ; 3.278 ; 3.677 ; Rise       ; clk             ;
;  data_in[0] ; clk        ; 3.278 ; 3.677 ; Rise       ; clk             ;
;  data_in[1] ; clk        ; 2.786 ; 3.131 ; Rise       ; clk             ;
;  data_in[2] ; clk        ; 2.335 ; 2.707 ; Rise       ; clk             ;
;  data_in[3] ; clk        ; 2.717 ; 3.063 ; Rise       ; clk             ;
; rd_input    ; clk        ; 4.839 ; 5.034 ; Rise       ; clk             ;
; sda         ; clk        ; 7.168 ; 7.473 ; Rise       ; clk             ;
; wr_input    ; clk        ; 5.318 ; 5.500 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; data_in[*]  ; clk        ; -1.848 ; -2.219 ; Rise       ; clk             ;
;  data_in[0] ; clk        ; -2.780 ; -3.167 ; Rise       ; clk             ;
;  data_in[1] ; clk        ; -2.308 ; -2.642 ; Rise       ; clk             ;
;  data_in[2] ; clk        ; -1.848 ; -2.219 ; Rise       ; clk             ;
;  data_in[3] ; clk        ; -2.242 ; -2.577 ; Rise       ; clk             ;
; rd_input    ; clk        ; -3.641 ; -3.923 ; Rise       ; clk             ;
; sda         ; clk        ; -2.437 ; -2.746 ; Rise       ; clk             ;
; wr_input    ; clk        ; -3.600 ; -3.850 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; en[*]        ; clk        ; 7.661  ; 7.661  ; Rise       ; clk             ;
;  en[0]       ; clk        ; 7.661  ; 7.378  ; Rise       ; clk             ;
;  en[1]       ; clk        ; 7.378  ; 7.661  ; Rise       ; clk             ;
; scl          ; clk        ; 7.001  ; 7.176  ; Rise       ; clk             ;
; sda          ; clk        ; 8.668  ; 8.883  ; Rise       ; clk             ;
; seg_data[*]  ; clk        ; 13.150 ; 12.657 ; Rise       ; clk             ;
;  seg_data[0] ; clk        ; 10.622 ; 10.489 ; Rise       ; clk             ;
;  seg_data[1] ; clk        ; 11.186 ; 11.021 ; Rise       ; clk             ;
;  seg_data[2] ; clk        ; 10.720 ; 10.477 ; Rise       ; clk             ;
;  seg_data[3] ; clk        ; 10.514 ; 10.368 ; Rise       ; clk             ;
;  seg_data[4] ; clk        ; 10.710 ; 10.556 ; Rise       ; clk             ;
;  seg_data[5] ; clk        ; 10.550 ; 10.354 ; Rise       ; clk             ;
;  seg_data[6] ; clk        ; 13.150 ; 12.657 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; en[*]        ; clk        ; 7.114 ; 7.114 ; Rise       ; clk             ;
;  en[0]       ; clk        ; 7.390 ; 7.114 ; Rise       ; clk             ;
;  en[1]       ; clk        ; 7.114 ; 7.390 ; Rise       ; clk             ;
; scl          ; clk        ; 6.752 ; 6.925 ; Rise       ; clk             ;
; sda          ; clk        ; 8.353 ; 8.564 ; Rise       ; clk             ;
; seg_data[*]  ; clk        ; 8.124 ; 7.805 ; Rise       ; clk             ;
;  seg_data[0] ; clk        ; 8.223 ; 7.932 ; Rise       ; clk             ;
;  seg_data[1] ; clk        ; 8.564 ; 8.252 ; Rise       ; clk             ;
;  seg_data[2] ; clk        ; 8.124 ; 7.816 ; Rise       ; clk             ;
;  seg_data[3] ; clk        ; 8.127 ; 7.817 ; Rise       ; clk             ;
;  seg_data[4] ; clk        ; 8.133 ; 7.805 ; Rise       ; clk             ;
;  seg_data[5] ; clk        ; 8.153 ; 7.845 ; Rise       ; clk             ;
;  seg_data[6] ; clk        ; 9.948 ; 9.381 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 9.032 ; 8.862 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 8.680 ; 8.510 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; sda       ; clk        ; 8.689     ; 8.859     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; sda       ; clk        ; 8.343     ; 8.513     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 205.25 MHz ; 205.25 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.872 ; -133.629          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.401 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -104.116                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                ;
+--------+------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+----------------+--------------+-------------+--------------+------------+------------+
; -3.872 ; inner_state[0]   ; sda_buf        ; clk          ; clk         ; 1.000        ; -0.071     ; 4.803      ;
; -3.637 ; sda_buf          ; sda_buf        ; clk          ; clk         ; 1.000        ; -0.073     ; 4.566      ;
; -3.636 ; inner_state[2]   ; sda_buf        ; clk          ; clk         ; 1.000        ; -0.071     ; 4.567      ;
; -3.627 ; cnt_delay[5]     ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.556      ;
; -3.626 ; cnt_delay[5]     ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.555      ;
; -3.619 ; cnt_delay[2]     ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.548      ;
; -3.618 ; cnt_delay[2]     ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.547      ;
; -3.600 ; cnt_delay[4]     ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.529      ;
; -3.599 ; cnt_delay[4]     ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.528      ;
; -3.579 ; inner_state[1]   ; sda_buf        ; clk          ; clk         ; 1.000        ; -0.071     ; 4.510      ;
; -3.576 ; phase1           ; sda_buf        ; clk          ; clk         ; 1.000        ; -0.072     ; 4.506      ;
; -3.522 ; phase0           ; sda_buf        ; clk          ; clk         ; 1.000        ; -0.072     ; 4.452      ;
; -3.444 ; link             ; sda_buf        ; clk          ; clk         ; 1.000        ; -0.072     ; 4.374      ;
; -3.430 ; phase3           ; sda_buf        ; clk          ; clk         ; 1.000        ; -0.072     ; 4.360      ;
; -3.415 ; cnt_delay[11]    ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.345      ;
; -3.414 ; cnt_delay[11]    ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.344      ;
; -3.367 ; inner_state[3]   ; sda_buf        ; clk          ; clk         ; 1.000        ; -0.070     ; 4.299      ;
; -3.325 ; cnt_delay[3]     ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.254      ;
; -3.324 ; cnt_delay[3]     ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.253      ;
; -3.268 ; cnt_delay[9]     ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.197      ;
; -3.267 ; cnt_delay[9]     ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.196      ;
; -3.259 ; cnt_delay[6]     ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.188      ;
; -3.258 ; cnt_delay[6]     ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.187      ;
; -3.233 ; phase1           ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.071     ; 4.164      ;
; -3.232 ; phase1           ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.071     ; 4.163      ;
; -3.221 ; inner_state[0]   ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.070     ; 4.153      ;
; -3.220 ; inner_state[0]   ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.070     ; 4.152      ;
; -3.218 ; phase3           ; link           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.147      ;
; -3.214 ; cnt_delay[5]     ; cnt_delay[0]   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.144      ;
; -3.213 ; cnt_delay[5]     ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.143      ;
; -3.210 ; inner_state[1]   ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.070     ; 4.142      ;
; -3.209 ; inner_state[1]   ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.070     ; 4.141      ;
; -3.206 ; cnt_delay[2]     ; cnt_delay[0]   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.136      ;
; -3.205 ; cnt_delay[2]     ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.135      ;
; -3.200 ; cnt_delay[1]     ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.129      ;
; -3.199 ; cnt_delay[1]     ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.128      ;
; -3.194 ; inner_state[2]   ; inner_state[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.124      ;
; -3.187 ; cnt_delay[4]     ; cnt_delay[0]   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.117      ;
; -3.186 ; cnt_delay[4]     ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.116      ;
; -3.173 ; i2c_state[0]     ; inner_state[0] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.102      ;
; -3.160 ; writeData_reg[0] ; sda_buf        ; clk          ; clk         ; 1.000        ; -0.071     ; 4.091      ;
; -3.134 ; cnt_delay[5]     ; cnt_delay[12]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.063      ;
; -3.126 ; inner_state[1]   ; inner_state[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.056      ;
; -3.126 ; cnt_delay[2]     ; cnt_delay[12]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.055      ;
; -3.121 ; phase3           ; inner_state[0] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.050      ;
; -3.120 ; writeData_reg[1] ; sda_buf        ; clk          ; clk         ; 1.000        ; -0.071     ; 4.051      ;
; -3.116 ; phase3           ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.071     ; 4.047      ;
; -3.115 ; phase3           ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.071     ; 4.046      ;
; -3.107 ; cnt_delay[4]     ; cnt_delay[12]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.036      ;
; -3.102 ; inner_state[2]   ; link           ; clk          ; clk         ; 1.000        ; -0.072     ; 4.032      ;
; -3.098 ; inner_state[3]   ; inner_state[0] ; clk          ; clk         ; 1.000        ; -0.071     ; 4.029      ;
; -3.091 ; cnt_delay[7]     ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.020      ;
; -3.090 ; cnt_delay[7]     ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.019      ;
; -3.076 ; cnt_delay[0]     ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.005      ;
; -3.075 ; cnt_delay[0]     ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.004      ;
; -3.074 ; inner_state[0]   ; inner_state[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.004      ;
; -3.040 ; inner_state[2]   ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.972      ;
; -3.039 ; inner_state[2]   ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.070     ; 3.971      ;
; -3.037 ; inner_state[0]   ; i2c_state[0]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.967      ;
; -3.034 ; inner_state[0]   ; link           ; clk          ; clk         ; 1.000        ; -0.072     ; 3.964      ;
; -3.034 ; inner_state[1]   ; link           ; clk          ; clk         ; 1.000        ; -0.072     ; 3.964      ;
; -3.032 ; cnt_delay[16]    ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.962      ;
; -3.031 ; cnt_delay[16]    ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.961      ;
; -3.025 ; cnt_delay[14]    ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.955      ;
; -3.024 ; cnt_delay[14]    ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.954      ;
; -3.002 ; main_state[1]    ; inner_state[3] ; clk          ; clk         ; 1.000        ; -0.077     ; 3.927      ;
; -3.002 ; cnt_delay[11]    ; cnt_delay[0]   ; clk          ; clk         ; 1.000        ; -0.071     ; 3.933      ;
; -3.001 ; cnt_delay[11]    ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.071     ; 3.932      ;
; -2.975 ; main_state[1]    ; inner_state[1] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.902      ;
; -2.975 ; main_state[1]    ; inner_state[2] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.902      ;
; -2.958 ; cnt_delay[13]    ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.888      ;
; -2.957 ; cnt_delay[13]    ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.887      ;
; -2.950 ; i2c_state[2]     ; inner_state[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.880      ;
; -2.946 ; inner_state[3]   ; link           ; clk          ; clk         ; 1.000        ; -0.071     ; 3.877      ;
; -2.923 ; i2c_state[2]     ; inner_state[1] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.855      ;
; -2.923 ; i2c_state[2]     ; inner_state[2] ; clk          ; clk         ; 1.000        ; -0.070     ; 3.855      ;
; -2.922 ; cnt_delay[11]    ; cnt_delay[12]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.852      ;
; -2.920 ; inner_state[1]   ; i2c_state[0]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.850      ;
; -2.915 ; cnt_delay[5]     ; cnt_delay[18]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.844      ;
; -2.914 ; cnt_delay[5]     ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.843      ;
; -2.914 ; cnt_delay[5]     ; cnt_delay[19]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.843      ;
; -2.914 ; cnt_delay[5]     ; cnt_delay[13]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.843      ;
; -2.912 ; cnt_delay[3]     ; cnt_delay[0]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.842      ;
; -2.911 ; cnt_delay[3]     ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.841      ;
; -2.907 ; cnt_delay[2]     ; cnt_delay[18]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.836      ;
; -2.906 ; cnt_delay[2]     ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.835      ;
; -2.906 ; cnt_delay[2]     ; cnt_delay[19]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.835      ;
; -2.906 ; cnt_delay[2]     ; cnt_delay[13]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.835      ;
; -2.900 ; inner_state[0]   ; i2c_state[2]   ; clk          ; clk         ; 1.000        ; -0.075     ; 3.827      ;
; -2.894 ; inner_state[3]   ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.069     ; 3.827      ;
; -2.893 ; inner_state[3]   ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.069     ; 3.826      ;
; -2.888 ; cnt_delay[4]     ; cnt_delay[18]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.817      ;
; -2.887 ; cnt_delay[4]     ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.816      ;
; -2.887 ; cnt_delay[4]     ; cnt_delay[19]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.816      ;
; -2.887 ; cnt_delay[4]     ; cnt_delay[13]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.816      ;
; -2.877 ; i2c_state[1]     ; inner_state[0] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.806      ;
; -2.870 ; link             ; inner_state[0] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.799      ;
; -2.868 ; link             ; link           ; clk          ; clk         ; 1.000        ; -0.073     ; 3.797      ;
; -2.855 ; cnt_delay[17]    ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.785      ;
; -2.855 ; cnt_delay[9]     ; cnt_delay[0]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.785      ;
+--------+------------------+----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; i2c_state[2]    ; i2c_state[2]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; main_state[1]   ; main_state[1]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; main_state[0]   ; main_state[0]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; i2c_state[0]    ; i2c_state[0]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; i2c_state[1]    ; i2c_state[1]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; start_delaycnt  ; start_delaycnt  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; inner_state[2]  ; inner_state[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; phase1          ; phase1          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; cnt_scan[0]     ; cnt_scan[0]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.416 ; phase0          ; phase0          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.416 ; en_xhdl3[0]     ; en_xhdl3[0]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.684      ;
; 0.417 ; phase2          ; phase2          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.684      ;
; 0.454 ; clk_div[7]      ; clk_div[7]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.721      ;
; 0.471 ; readData_reg[3] ; readData_reg[4] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.739      ;
; 0.479 ; readData_reg[0] ; readData_reg[1] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.747      ;
; 0.479 ; readData_reg[4] ; readData_reg[5] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.747      ;
; 0.492 ; readData_reg[5] ; readData_reg[6] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.760      ;
; 0.645 ; readData_reg[2] ; readData_reg[3] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.913      ;
; 0.654 ; readData_reg[6] ; readData_reg[7] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.922      ;
; 0.669 ; readData_reg[1] ; readData_reg[2] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.937      ;
; 0.690 ; cnt_delay[7]    ; cnt_delay[7]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.957      ;
; 0.691 ; cnt_delay[15]   ; cnt_delay[15]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.691 ; cnt_delay[9]    ; cnt_delay[9]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.693 ; cnt_scan[5]     ; cnt_scan[5]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.961      ;
; 0.693 ; cnt_scan[6]     ; cnt_scan[6]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.961      ;
; 0.693 ; cnt_delay[5]    ; cnt_delay[5]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.960      ;
; 0.694 ; cnt_scan[4]     ; cnt_scan[4]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; cnt_delay[3]    ; cnt_delay[3]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.961      ;
; 0.695 ; cnt_scan[2]     ; cnt_scan[2]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.963      ;
; 0.695 ; cnt_scan[3]     ; cnt_scan[3]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.963      ;
; 0.695 ; cnt_scan[10]    ; cnt_scan[10]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.963      ;
; 0.695 ; cnt_delay[1]    ; cnt_delay[1]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.962      ;
; 0.696 ; cnt_scan[8]     ; cnt_scan[8]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.964      ;
; 0.696 ; cnt_delay[16]   ; cnt_delay[16]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.696 ; cnt_delay[17]   ; cnt_delay[17]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.697 ; cnt_scan[11]    ; cnt_scan[11]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.965      ;
; 0.697 ; cnt_delay[6]    ; cnt_delay[6]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.964      ;
; 0.698 ; cnt_delay[2]    ; cnt_delay[2]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.965      ;
; 0.698 ; cnt_delay[14]   ; cnt_delay[14]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.965      ;
; 0.699 ; cnt_scan[7]     ; cnt_scan[7]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.967      ;
; 0.704 ; clk_div[4]      ; clk_div[4]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.971      ;
; 0.707 ; clk_div[3]      ; clk_div[3]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; cnt_delay[11]   ; cnt_delay[11]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.711 ; cnt_delay[4]    ; cnt_delay[4]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; cnt_scan[9]     ; cnt_scan[9]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.736 ; cnt_scan[1]     ; cnt_scan[1]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.004      ;
; 0.873 ; cnt_scan[0]     ; cnt_scan[1]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.141      ;
; 0.876 ; phase0          ; scl_xhdl1       ; clk          ; clk         ; 0.000        ; 0.074      ; 1.145      ;
; 1.011 ; clk_div[6]      ; clk_div[2]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.278      ;
; 1.012 ; clk_div[6]      ; clk_div[6]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.279      ;
; 1.012 ; cnt_scan[5]     ; cnt_scan[6]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.280      ;
; 1.012 ; cnt_delay[0]    ; cnt_delay[1]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.279      ;
; 1.013 ; cnt_delay[15]   ; cnt_delay[16]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.280      ;
; 1.014 ; cnt_scan[3]     ; cnt_scan[4]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.282      ;
; 1.015 ; cnt_delay[5]    ; cnt_delay[6]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.282      ;
; 1.015 ; cnt_scan[6]     ; cnt_scan[7]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.283      ;
; 1.015 ; cnt_delay[16]   ; cnt_delay[17]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.282      ;
; 1.016 ; cnt_delay[6]    ; cnt_delay[7]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.283      ;
; 1.017 ; cnt_delay[14]   ; cnt_delay[15]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.284      ;
; 1.017 ; cnt_delay[2]    ; cnt_delay[3]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.284      ;
; 1.018 ; cnt_scan[4]     ; cnt_scan[5]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.286      ;
; 1.018 ; cnt_scan[7]     ; cnt_scan[8]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.286      ;
; 1.018 ; cnt_delay[3]    ; cnt_delay[4]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.285      ;
; 1.019 ; cnt_scan[2]     ; cnt_scan[3]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.287      ;
; 1.019 ; cnt_scan[10]    ; cnt_scan[11]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.287      ;
; 1.019 ; cnt_delay[1]    ; cnt_delay[2]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.286      ;
; 1.019 ; clk_div[2]      ; clk_div[3]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.286      ;
; 1.020 ; cnt_scan[8]     ; cnt_scan[9]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.288      ;
; 1.026 ; clk_div[3]      ; clk_div[4]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.293      ;
; 1.027 ; cnt_scan[5]     ; cnt_scan[7]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; cnt_delay[0]    ; cnt_delay[2]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.294      ;
; 1.029 ; clk_div[6]      ; clk_div[7]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; cnt_delay[4]    ; cnt_delay[5]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; cnt_delay[8]    ; cnt_delay[9]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; cnt_scan[3]     ; cnt_scan[5]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.030 ; cnt_scan[9]     ; cnt_scan[10]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.298      ;
; 1.030 ; cnt_delay[13]   ; cnt_delay[14]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; cnt_delay[10]   ; cnt_delay[11]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.032 ; cnt_delay[14]   ; cnt_delay[16]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.299      ;
; 1.032 ; cnt_delay[2]    ; cnt_delay[4]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.299      ;
; 1.033 ; cnt_scan[7]     ; cnt_scan[9]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.301      ;
; 1.036 ; cnt_scan[1]     ; cnt_scan[2]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.304      ;
; 1.045 ; cnt_delay[4]    ; cnt_delay[6]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.312      ;
; 1.046 ; cnt_scan[9]     ; cnt_scan[11]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.314      ;
; 1.046 ; clk_div[5]      ; clk_div[7]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.313      ;
; 1.048 ; cnt_delay[12]   ; cnt_delay[14]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.315      ;
; 1.051 ; cnt_scan[1]     ; cnt_scan[3]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.319      ;
; 1.054 ; main_state[1]   ; i2c_state[0]    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.320      ;
; 1.056 ; cnt_delay[0]    ; cnt_delay[0]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.323      ;
; 1.072 ; cnt_delay[19]   ; cnt_delay[19]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.339      ;
; 1.074 ; clk_div[5]      ; clk_div[5]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.341      ;
; 1.075 ; cnt_delay[18]   ; cnt_delay[18]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.342      ;
; 1.075 ; cnt_delay[13]   ; cnt_delay[13]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.342      ;
; 1.080 ; cnt_delay[8]    ; cnt_delay[8]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.347      ;
; 1.082 ; cnt_delay[10]   ; cnt_delay[10]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.349      ;
; 1.082 ; main_state[0]   ; scl_xhdl1       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.349      ;
; 1.085 ; cnt_scan[1]     ; clk_div[2]      ; clk          ; clk         ; 0.000        ; 0.071      ; 1.351      ;
; 1.087 ; cnt_scan[1]     ; clk_div[6]      ; clk          ; clk         ; 0.000        ; 0.071      ; 1.353      ;
; 1.098 ; phase3          ; phase3          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.366      ;
; 1.107 ; cnt_delay[7]    ; cnt_delay[9]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.374      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                  ;
+--------+--------------+----------------+-----------------+-------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target           ;
+--------+--------------+----------------+-----------------+-------+------------+------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; clk_div[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; clk_div[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; clk_div[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; clk_div[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; clk_div[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; clk_div[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[10]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[11]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[12]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[13]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[14]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[15]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[16]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[17]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[18]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[19]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[8]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_delay[9]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[10]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[11]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[8]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; cnt_scan[9]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; en_xhdl3[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; i2c_state[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; i2c_state[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; i2c_state[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; inner_state[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; inner_state[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; inner_state[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; inner_state[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; link             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; main_state[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; main_state[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; phase0           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; phase1           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; phase2           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; phase3           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; readData_reg[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; readData_reg[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; readData_reg[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; readData_reg[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; readData_reg[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; readData_reg[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; readData_reg[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; readData_reg[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; scl_xhdl1        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; sda_buf          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; start_delaycnt   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; writeData_reg[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; writeData_reg[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; writeData_reg[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; writeData_reg[3] ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; inner_state[3]   ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; phase0           ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; phase3           ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sda_buf          ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_div[2]       ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_div[3]       ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_div[4]       ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_div[5]       ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_div[6]       ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_div[7]       ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[0]     ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[1]     ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[2]     ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[3]     ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[4]     ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[5]     ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[6]     ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[7]     ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[8]     ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[9]     ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_scan[0]      ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_scan[10]     ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_scan[11]     ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_scan[1]      ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_scan[2]      ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_scan[3]      ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_scan[4]      ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_scan[5]      ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_scan[6]      ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_scan[7]      ;
; 0.251  ; 0.435        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_scan[8]      ;
+--------+--------------+----------------+-----------------+-------+------------+------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; data_in[*]  ; clk        ; 2.940 ; 3.195 ; Rise       ; clk             ;
;  data_in[0] ; clk        ; 2.940 ; 3.195 ; Rise       ; clk             ;
;  data_in[1] ; clk        ; 2.493 ; 2.677 ; Rise       ; clk             ;
;  data_in[2] ; clk        ; 2.058 ; 2.296 ; Rise       ; clk             ;
;  data_in[3] ; clk        ; 2.432 ; 2.614 ; Rise       ; clk             ;
; rd_input    ; clk        ; 4.464 ; 4.359 ; Rise       ; clk             ;
; sda         ; clk        ; 6.657 ; 6.596 ; Rise       ; clk             ;
; wr_input    ; clk        ; 4.934 ; 4.771 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; data_in[*]  ; clk        ; -1.621 ; -1.863 ; Rise       ; clk             ;
;  data_in[0] ; clk        ; -2.493 ; -2.741 ; Rise       ; clk             ;
;  data_in[1] ; clk        ; -2.064 ; -2.244 ; Rise       ; clk             ;
;  data_in[2] ; clk        ; -1.621 ; -1.863 ; Rise       ; clk             ;
;  data_in[3] ; clk        ; -2.005 ; -2.184 ; Rise       ; clk             ;
; rd_input    ; clk        ; -3.291 ; -3.398 ; Rise       ; clk             ;
; sda         ; clk        ; -2.201 ; -2.317 ; Rise       ; clk             ;
; wr_input    ; clk        ; -3.240 ; -3.291 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; en[*]        ; clk        ; 7.098  ; 7.098  ; Rise       ; clk             ;
;  en[0]       ; clk        ; 7.098  ; 6.677  ; Rise       ; clk             ;
;  en[1]       ; clk        ; 6.677  ; 7.098  ; Rise       ; clk             ;
; scl          ; clk        ; 6.348  ; 6.574  ; Rise       ; clk             ;
; sda          ; clk        ; 7.822  ; 8.266  ; Rise       ; clk             ;
; seg_data[*]  ; clk        ; 12.064 ; 11.588 ; Rise       ; clk             ;
;  seg_data[0] ; clk        ; 9.940  ; 9.717  ; Rise       ; clk             ;
;  seg_data[1] ; clk        ; 10.459 ; 10.208 ; Rise       ; clk             ;
;  seg_data[2] ; clk        ; 10.035 ; 9.704  ; Rise       ; clk             ;
;  seg_data[3] ; clk        ; 9.830  ; 9.603  ; Rise       ; clk             ;
;  seg_data[4] ; clk        ; 10.003 ; 9.771  ; Rise       ; clk             ;
;  seg_data[5] ; clk        ; 9.873  ; 9.597  ; Rise       ; clk             ;
;  seg_data[6] ; clk        ; 12.064 ; 11.588 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; en[*]        ; clk        ; 6.420 ; 6.420 ; Rise       ; clk             ;
;  en[0]       ; clk        ; 6.828 ; 6.420 ; Rise       ; clk             ;
;  en[1]       ; clk        ; 6.420 ; 6.828 ; Rise       ; clk             ;
; scl          ; clk        ; 6.104 ; 6.326 ; Rise       ; clk             ;
; sda          ; clk        ; 7.519 ; 7.950 ; Rise       ; clk             ;
; seg_data[*]  ; clk        ; 7.518 ; 7.032 ; Rise       ; clk             ;
;  seg_data[0] ; clk        ; 7.607 ; 7.149 ; Rise       ; clk             ;
;  seg_data[1] ; clk        ; 7.921 ; 7.446 ; Rise       ; clk             ;
;  seg_data[2] ; clk        ; 7.518 ; 7.040 ; Rise       ; clk             ;
;  seg_data[3] ; clk        ; 7.521 ; 7.041 ; Rise       ; clk             ;
;  seg_data[4] ; clk        ; 7.521 ; 7.032 ; Rise       ; clk             ;
;  seg_data[5] ; clk        ; 7.543 ; 7.064 ; Rise       ; clk             ;
;  seg_data[6] ; clk        ; 8.997 ; 8.300 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 8.351 ; 8.185 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 8.015 ; 7.849 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; sda       ; clk        ; 7.839     ; 8.005     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; sda       ; clk        ; 7.517     ; 7.683     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.278 ; -26.533           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -90.826                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                ;
+--------+------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+----------------+--------------+-------------+--------------+------------+------------+
; -1.278 ; inner_state[0]   ; sda_buf        ; clk          ; clk         ; 1.000        ; -0.034     ; 2.231      ;
; -1.120 ; sda_buf          ; sda_buf        ; clk          ; clk         ; 1.000        ; -0.036     ; 2.071      ;
; -1.084 ; phase0           ; sda_buf        ; clk          ; clk         ; 1.000        ; -0.035     ; 2.036      ;
; -1.080 ; inner_state[2]   ; sda_buf        ; clk          ; clk         ; 1.000        ; -0.034     ; 2.033      ;
; -1.074 ; cnt_delay[5]     ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.024      ;
; -1.073 ; cnt_delay[2]     ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.023      ;
; -1.072 ; cnt_delay[5]     ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.022      ;
; -1.071 ; cnt_delay[2]     ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.021      ;
; -1.066 ; cnt_delay[4]     ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.016      ;
; -1.064 ; cnt_delay[4]     ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 2.014      ;
; -1.055 ; phase1           ; sda_buf        ; clk          ; clk         ; 1.000        ; -0.036     ; 2.006      ;
; -1.054 ; inner_state[1]   ; sda_buf        ; clk          ; clk         ; 1.000        ; -0.034     ; 2.007      ;
; -1.042 ; phase3           ; sda_buf        ; clk          ; clk         ; 1.000        ; -0.035     ; 1.994      ;
; -1.035 ; link             ; sda_buf        ; clk          ; clk         ; 1.000        ; -0.035     ; 1.987      ;
; -0.995 ; inner_state[3]   ; sda_buf        ; clk          ; clk         ; 1.000        ; -0.032     ; 1.950      ;
; -0.987 ; cnt_delay[11]    ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.938      ;
; -0.985 ; cnt_delay[11]    ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.936      ;
; -0.948 ; inner_state[1]   ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.901      ;
; -0.947 ; inner_state[1]   ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.900      ;
; -0.929 ; cnt_delay[3]     ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.879      ;
; -0.927 ; cnt_delay[3]     ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.877      ;
; -0.925 ; phase3           ; link           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.876      ;
; -0.914 ; i2c_state[0]     ; inner_state[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.863      ;
; -0.911 ; inner_state[0]   ; link           ; clk          ; clk         ; 1.000        ; -0.035     ; 1.863      ;
; -0.909 ; cnt_delay[9]     ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.859      ;
; -0.908 ; cnt_delay[6]     ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.858      ;
; -0.907 ; cnt_delay[9]     ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.857      ;
; -0.907 ; inner_state[2]   ; inner_state[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.857      ;
; -0.906 ; cnt_delay[6]     ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.856      ;
; -0.902 ; phase1           ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.853      ;
; -0.902 ; inner_state[0]   ; inner_state[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.852      ;
; -0.900 ; phase1           ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.851      ;
; -0.894 ; inner_state[0]   ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.847      ;
; -0.893 ; inner_state[0]   ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.846      ;
; -0.889 ; writeData_reg[0] ; sda_buf        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.842      ;
; -0.888 ; writeData_reg[1] ; sda_buf        ; clk          ; clk         ; 1.000        ; -0.034     ; 1.841      ;
; -0.888 ; phase3           ; inner_state[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.837      ;
; -0.884 ; cnt_delay[5]     ; cnt_delay[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.835      ;
; -0.883 ; cnt_delay[5]     ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.834      ;
; -0.883 ; cnt_delay[2]     ; cnt_delay[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.834      ;
; -0.882 ; cnt_delay[2]     ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.833      ;
; -0.876 ; inner_state[0]   ; i2c_state[0]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.828      ;
; -0.876 ; cnt_delay[4]     ; cnt_delay[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.827      ;
; -0.876 ; inner_state[2]   ; link           ; clk          ; clk         ; 1.000        ; -0.035     ; 1.828      ;
; -0.875 ; cnt_delay[4]     ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.826      ;
; -0.873 ; inner_state[2]   ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.826      ;
; -0.872 ; inner_state[2]   ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.034     ; 1.825      ;
; -0.855 ; cnt_delay[5]     ; cnt_delay[12]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.805      ;
; -0.854 ; cnt_delay[2]     ; cnt_delay[12]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.804      ;
; -0.852 ; phase3           ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.804      ;
; -0.852 ; inner_state[1]   ; link           ; clk          ; clk         ; 1.000        ; -0.035     ; 1.804      ;
; -0.850 ; phase3           ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.802      ;
; -0.847 ; cnt_delay[1]     ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.797      ;
; -0.847 ; cnt_delay[4]     ; cnt_delay[12]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.797      ;
; -0.846 ; inner_state[3]   ; inner_state[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.798      ;
; -0.845 ; cnt_delay[1]     ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.795      ;
; -0.822 ; cnt_delay[7]     ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.772      ;
; -0.821 ; main_state[1]    ; inner_state[3] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.767      ;
; -0.820 ; cnt_delay[7]     ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.770      ;
; -0.815 ; cnt_delay[13]    ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.766      ;
; -0.813 ; cnt_delay[13]    ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.764      ;
; -0.807 ; main_state[1]    ; inner_state[1] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.754      ;
; -0.807 ; main_state[1]    ; inner_state[2] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.754      ;
; -0.801 ; i2c_state[2]     ; inner_state[3] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.753      ;
; -0.800 ; cnt_delay[16]    ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.751      ;
; -0.800 ; cnt_delay[14]    ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.751      ;
; -0.799 ; inner_state[1]   ; inner_state[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.749      ;
; -0.798 ; cnt_delay[16]    ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.749      ;
; -0.798 ; cnt_delay[14]    ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.749      ;
; -0.797 ; cnt_delay[11]    ; cnt_delay[0]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.749      ;
; -0.796 ; cnt_delay[11]    ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.748      ;
; -0.790 ; inner_state[1]   ; i2c_state[0]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.742      ;
; -0.790 ; cnt_delay[0]     ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.740      ;
; -0.788 ; cnt_delay[0]     ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.738      ;
; -0.787 ; i2c_state[2]     ; inner_state[1] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.740      ;
; -0.787 ; i2c_state[2]     ; inner_state[2] ; clk          ; clk         ; 1.000        ; -0.034     ; 1.740      ;
; -0.785 ; i2c_state[1]     ; inner_state[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.734      ;
; -0.775 ; link             ; link           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.726      ;
; -0.773 ; inner_state[3]   ; link           ; clk          ; clk         ; 1.000        ; -0.033     ; 1.727      ;
; -0.768 ; cnt_delay[11]    ; cnt_delay[12]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.719      ;
; -0.764 ; link             ; inner_state[0] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.713      ;
; -0.760 ; inner_state[2]   ; i2c_state[0]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.712      ;
; -0.759 ; inner_state[0]   ; i2c_state[2]   ; clk          ; clk         ; 1.000        ; -0.039     ; 1.707      ;
; -0.752 ; main_state[1]    ; sda_buf        ; clk          ; clk         ; 1.000        ; -0.037     ; 1.702      ;
; -0.752 ; i2c_state[0]     ; inner_state[3] ; clk          ; clk         ; 1.000        ; -0.039     ; 1.700      ;
; -0.750 ; inner_state[3]   ; main_state[0]  ; clk          ; clk         ; 1.000        ; -0.032     ; 1.705      ;
; -0.748 ; inner_state[3]   ; i2c_state[0]   ; clk          ; clk         ; 1.000        ; -0.033     ; 1.702      ;
; -0.748 ; inner_state[3]   ; main_state[1]  ; clk          ; clk         ; 1.000        ; -0.032     ; 1.703      ;
; -0.746 ; cnt_delay[5]     ; cnt_delay[18]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.696      ;
; -0.746 ; cnt_delay[5]     ; cnt_delay[19]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.696      ;
; -0.745 ; cnt_delay[5]     ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.695      ;
; -0.745 ; cnt_delay[5]     ; cnt_delay[13]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.695      ;
; -0.745 ; cnt_delay[2]     ; cnt_delay[18]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.695      ;
; -0.745 ; cnt_delay[2]     ; cnt_delay[19]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.695      ;
; -0.744 ; cnt_delay[2]     ; cnt_delay[10]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.694      ;
; -0.744 ; cnt_delay[2]     ; cnt_delay[13]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.694      ;
; -0.740 ; phase1           ; link           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.690      ;
; -0.739 ; cnt_delay[3]     ; cnt_delay[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.690      ;
; -0.738 ; cnt_delay[3]     ; cnt_delay[8]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.689      ;
; -0.738 ; i2c_state[0]     ; inner_state[1] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.687      ;
+--------+------------------+----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; main_state[1]   ; main_state[1]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; main_state[0]   ; main_state[0]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; inner_state[2]  ; inner_state[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; start_delaycnt  ; start_delaycnt  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; phase1          ; phase1          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; i2c_state[2]    ; i2c_state[2]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_state[0]    ; i2c_state[0]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_state[1]    ; i2c_state[1]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; phase2          ; phase2          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; cnt_scan[0]     ; cnt_scan[0]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; phase0          ; phase0          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; en_xhdl3[0]     ; en_xhdl3[0]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; readData_reg[3] ; readData_reg[4] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.196 ; clk_div[7]      ; clk_div[7]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.317      ;
; 0.199 ; readData_reg[0] ; readData_reg[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.319      ;
; 0.200 ; readData_reg[4] ; readData_reg[5] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.320      ;
; 0.206 ; readData_reg[5] ; readData_reg[6] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.326      ;
; 0.267 ; readData_reg[2] ; readData_reg[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.272 ; readData_reg[6] ; readData_reg[7] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.392      ;
; 0.281 ; readData_reg[1] ; readData_reg[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.401      ;
; 0.296 ; cnt_delay[9]    ; cnt_delay[9]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; cnt_delay[15]   ; cnt_delay[15]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; cnt_delay[7]    ; cnt_delay[7]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; cnt_delay[5]    ; cnt_delay[5]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; cnt_delay[3]    ; cnt_delay[3]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; cnt_scan[4]     ; cnt_scan[4]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; cnt_scan[5]     ; cnt_scan[5]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; cnt_scan[6]     ; cnt_scan[6]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; cnt_delay[17]   ; cnt_delay[17]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; cnt_delay[6]    ; cnt_delay[6]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; cnt_delay[1]    ; cnt_delay[1]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; cnt_scan[2]     ; cnt_scan[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; cnt_scan[3]     ; cnt_scan[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; cnt_scan[8]     ; cnt_scan[8]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; cnt_scan[10]    ; cnt_scan[10]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; cnt_scan[11]    ; cnt_scan[11]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; cnt_delay[2]    ; cnt_delay[2]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; cnt_delay[16]   ; cnt_delay[16]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; cnt_delay[14]   ; cnt_delay[14]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; cnt_scan[7]     ; cnt_scan[7]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.421      ;
; 0.303 ; clk_div[4]      ; clk_div[4]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; clk_div[3]      ; clk_div[3]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; cnt_delay[11]   ; cnt_delay[11]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.307 ; cnt_delay[4]    ; cnt_delay[4]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; cnt_scan[9]     ; cnt_scan[9]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.316 ; cnt_scan[1]     ; cnt_scan[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.436      ;
; 0.382 ; cnt_scan[0]     ; cnt_scan[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.502      ;
; 0.386 ; phase0          ; scl_xhdl1       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.507      ;
; 0.439 ; clk_div[6]      ; clk_div[2]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.560      ;
; 0.440 ; clk_div[6]      ; clk_div[6]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.561      ;
; 0.446 ; cnt_delay[15]   ; cnt_delay[16]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.566      ;
; 0.447 ; cnt_delay[5]    ; cnt_delay[6]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.567      ;
; 0.447 ; cnt_delay[3]    ; cnt_delay[4]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.567      ;
; 0.448 ; cnt_scan[4]     ; cnt_scan[5]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.448 ; cnt_delay[1]    ; cnt_delay[2]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.448 ; cnt_scan[6]     ; cnt_scan[7]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.448 ; clk_div[2]      ; clk_div[3]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.569      ;
; 0.449 ; cnt_scan[2]     ; cnt_scan[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.569      ;
; 0.449 ; cnt_scan[10]    ; cnt_scan[11]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.569      ;
; 0.449 ; cnt_scan[8]     ; cnt_scan[9]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.569      ;
; 0.454 ; clk_div[6]      ; clk_div[7]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.456 ; cnt_delay[0]    ; cnt_delay[1]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.457 ; cnt_delay[6]    ; cnt_delay[7]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.457 ; cnt_scan[5]     ; cnt_scan[6]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.457 ; cnt_delay[13]   ; cnt_delay[14]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.458 ; cnt_delay[19]   ; cnt_delay[19]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; cnt_delay[14]   ; cnt_delay[15]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; cnt_delay[2]    ; cnt_delay[3]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; cnt_scan[3]     ; cnt_scan[4]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; cnt_delay[16]   ; cnt_delay[17]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.459 ; clk_div[5]      ; clk_div[5]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.580      ;
; 0.459 ; cnt_scan[7]     ; cnt_scan[8]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.579      ;
; 0.459 ; cnt_delay[0]    ; cnt_delay[2]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.579      ;
; 0.460 ; phase3          ; phase3          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.580      ;
; 0.460 ; cnt_delay[18]   ; cnt_delay[18]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.580      ;
; 0.460 ; cnt_scan[5]     ; cnt_scan[7]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.580      ;
; 0.461 ; cnt_delay[14]   ; cnt_delay[16]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.581      ;
; 0.461 ; cnt_delay[2]    ; cnt_delay[4]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.581      ;
; 0.461 ; cnt_scan[3]     ; cnt_scan[5]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.581      ;
; 0.462 ; cnt_delay[8]    ; cnt_delay[8]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.582      ;
; 0.462 ; cnt_delay[13]   ; cnt_delay[13]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.582      ;
; 0.462 ; clk_div[3]      ; clk_div[4]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.583      ;
; 0.462 ; cnt_scan[1]     ; clk_div[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.582      ;
; 0.462 ; cnt_scan[7]     ; cnt_scan[9]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.582      ;
; 0.463 ; cnt_scan[1]     ; clk_div[6]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.583      ;
; 0.464 ; cnt_delay[10]   ; cnt_delay[10]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; cnt_delay[4]    ; cnt_delay[5]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; cnt_delay[8]    ; cnt_delay[9]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; cnt_scan[9]     ; cnt_scan[10]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; cnt_delay[10]   ; cnt_delay[11]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; cnt_delay[4]    ; cnt_delay[6]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; clk_div[5]      ; clk_div[7]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.589      ;
; 0.469 ; cnt_scan[1]     ; cnt_scan[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; cnt_scan[9]     ; cnt_scan[11]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.471 ; cnt_delay[0]    ; cnt_delay[0]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.591      ;
; 0.471 ; cnt_delay[12]   ; cnt_delay[14]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.591      ;
; 0.472 ; cnt_scan[1]     ; cnt_scan[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.592      ;
; 0.475 ; main_state[1]   ; i2c_state[0]    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.594      ;
; 0.477 ; main_state[0]   ; scl_xhdl1       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.597      ;
; 0.484 ; inner_state[1]  ; inner_state[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.605      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                  ;
+--------+--------------+----------------+-----------------+-------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target           ;
+--------+--------------+----------------+-----------------+-------+------------+------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_div[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_div[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_div[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_div[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_div[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_div[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[16]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[17]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[18]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[19]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_delay[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_scan[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_scan[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_scan[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_scan[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_scan[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_scan[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_scan[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_scan[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_scan[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_scan[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_scan[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; cnt_scan[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; en_xhdl3[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; i2c_state[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; i2c_state[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; i2c_state[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; inner_state[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; inner_state[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; inner_state[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; inner_state[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; link             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; main_state[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; main_state[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; phase0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; phase1           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; phase2           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; phase3           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; readData_reg[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; readData_reg[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; readData_reg[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; readData_reg[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; readData_reg[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; readData_reg[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; readData_reg[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; readData_reg[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; scl_xhdl1        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sda_buf          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; start_delaycnt   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeData_reg[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeData_reg[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeData_reg[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; writeData_reg[3] ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; i2c_state[2]     ;
; -0.236 ; -0.052       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; inner_state[3]   ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[0]     ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[10]    ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[11]    ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[12]    ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[13]    ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[14]    ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[15]    ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[16]    ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[17]    ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[18]    ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[19]    ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[1]     ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[2]     ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[3]     ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[4]     ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[5]     ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[6]     ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[7]     ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[8]     ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_delay[9]     ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_scan[0]      ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_scan[10]     ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_scan[11]     ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_scan[1]      ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_scan[2]      ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_scan[3]      ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_scan[4]      ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_scan[5]      ;
; -0.235 ; -0.051       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; cnt_scan[6]      ;
+--------+--------------+----------------+-----------------+-------+------------+------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; data_in[*]  ; clk        ; 1.503 ; 2.282 ; Rise       ; clk             ;
;  data_in[0] ; clk        ; 1.503 ; 2.282 ; Rise       ; clk             ;
;  data_in[1] ; clk        ; 1.288 ; 2.095 ; Rise       ; clk             ;
;  data_in[2] ; clk        ; 1.137 ; 1.934 ; Rise       ; clk             ;
;  data_in[3] ; clk        ; 1.254 ; 2.051 ; Rise       ; clk             ;
; rd_input    ; clk        ; 2.086 ; 2.969 ; Rise       ; clk             ;
; sda         ; clk        ; 3.041 ; 4.029 ; Rise       ; clk             ;
; wr_input    ; clk        ; 2.266 ; 3.182 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; data_in[*]  ; clk        ; -0.923 ; -1.716 ; Rise       ; clk             ;
;  data_in[0] ; clk        ; -1.287 ; -2.055 ; Rise       ; clk             ;
;  data_in[1] ; clk        ; -1.080 ; -1.876 ; Rise       ; clk             ;
;  data_in[2] ; clk        ; -0.923 ; -1.716 ; Rise       ; clk             ;
;  data_in[3] ; clk        ; -1.047 ; -1.833 ; Rise       ; clk             ;
; rd_input    ; clk        ; -1.636 ; -2.423 ; Rise       ; clk             ;
; sda         ; clk        ; -1.145 ; -1.959 ; Rise       ; clk             ;
; wr_input    ; clk        ; -1.614 ; -2.399 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; en[*]        ; clk        ; 3.581 ; 3.581 ; Rise       ; clk             ;
;  en[0]       ; clk        ; 3.542 ; 3.581 ; Rise       ; clk             ;
;  en[1]       ; clk        ; 3.581 ; 3.542 ; Rise       ; clk             ;
; scl          ; clk        ; 3.404 ; 3.384 ; Rise       ; clk             ;
; sda          ; clk        ; 4.215 ; 4.086 ; Rise       ; clk             ;
; seg_data[*]  ; clk        ; 6.563 ; 6.273 ; Rise       ; clk             ;
;  seg_data[0] ; clk        ; 4.901 ; 4.905 ; Rise       ; clk             ;
;  seg_data[1] ; clk        ; 5.145 ; 5.222 ; Rise       ; clk             ;
;  seg_data[2] ; clk        ; 4.873 ; 4.935 ; Rise       ; clk             ;
;  seg_data[3] ; clk        ; 4.840 ; 4.813 ; Rise       ; clk             ;
;  seg_data[4] ; clk        ; 4.906 ; 4.896 ; Rise       ; clk             ;
;  seg_data[5] ; clk        ; 4.829 ; 4.846 ; Rise       ; clk             ;
;  seg_data[6] ; clk        ; 6.563 ; 6.273 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; en[*]        ; clk        ; 3.426 ; 3.426 ; Rise       ; clk             ;
;  en[0]       ; clk        ; 3.426 ; 3.461 ; Rise       ; clk             ;
;  en[1]       ; clk        ; 3.461 ; 3.426 ; Rise       ; clk             ;
; scl          ; clk        ; 3.290 ; 3.273 ; Rise       ; clk             ;
; sda          ; clk        ; 4.070 ; 3.948 ; Rise       ; clk             ;
; seg_data[*]  ; clk        ; 3.708 ; 3.783 ; Rise       ; clk             ;
;  seg_data[0] ; clk        ; 3.774 ; 3.864 ; Rise       ; clk             ;
;  seg_data[1] ; clk        ; 3.937 ; 4.059 ; Rise       ; clk             ;
;  seg_data[2] ; clk        ; 3.715 ; 3.792 ; Rise       ; clk             ;
;  seg_data[3] ; clk        ; 3.717 ; 3.796 ; Rise       ; clk             ;
;  seg_data[4] ; clk        ; 3.708 ; 3.783 ; Rise       ; clk             ;
;  seg_data[5] ; clk        ; 3.727 ; 3.810 ; Rise       ; clk             ;
;  seg_data[6] ; clk        ; 5.098 ; 4.888 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 4.191 ; 4.117 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 4.048 ; 3.974 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; sda       ; clk        ; 4.284     ; 4.358     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; sda       ; clk        ; 4.134     ; 4.208     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.289   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -4.289   ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -149.105 ; 0.0   ; 0.0      ; 0.0     ; -104.116            ;
;  clk             ; -149.105 ; 0.000 ; N/A      ; N/A     ; -104.116            ;
+------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; data_in[*]  ; clk        ; 3.278 ; 3.677 ; Rise       ; clk             ;
;  data_in[0] ; clk        ; 3.278 ; 3.677 ; Rise       ; clk             ;
;  data_in[1] ; clk        ; 2.786 ; 3.131 ; Rise       ; clk             ;
;  data_in[2] ; clk        ; 2.335 ; 2.707 ; Rise       ; clk             ;
;  data_in[3] ; clk        ; 2.717 ; 3.063 ; Rise       ; clk             ;
; rd_input    ; clk        ; 4.839 ; 5.034 ; Rise       ; clk             ;
; sda         ; clk        ; 7.168 ; 7.473 ; Rise       ; clk             ;
; wr_input    ; clk        ; 5.318 ; 5.500 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; data_in[*]  ; clk        ; -0.923 ; -1.716 ; Rise       ; clk             ;
;  data_in[0] ; clk        ; -1.287 ; -2.055 ; Rise       ; clk             ;
;  data_in[1] ; clk        ; -1.080 ; -1.876 ; Rise       ; clk             ;
;  data_in[2] ; clk        ; -0.923 ; -1.716 ; Rise       ; clk             ;
;  data_in[3] ; clk        ; -1.047 ; -1.833 ; Rise       ; clk             ;
; rd_input    ; clk        ; -1.636 ; -2.423 ; Rise       ; clk             ;
; sda         ; clk        ; -1.145 ; -1.959 ; Rise       ; clk             ;
; wr_input    ; clk        ; -1.614 ; -2.399 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; en[*]        ; clk        ; 7.661  ; 7.661  ; Rise       ; clk             ;
;  en[0]       ; clk        ; 7.661  ; 7.378  ; Rise       ; clk             ;
;  en[1]       ; clk        ; 7.378  ; 7.661  ; Rise       ; clk             ;
; scl          ; clk        ; 7.001  ; 7.176  ; Rise       ; clk             ;
; sda          ; clk        ; 8.668  ; 8.883  ; Rise       ; clk             ;
; seg_data[*]  ; clk        ; 13.150 ; 12.657 ; Rise       ; clk             ;
;  seg_data[0] ; clk        ; 10.622 ; 10.489 ; Rise       ; clk             ;
;  seg_data[1] ; clk        ; 11.186 ; 11.021 ; Rise       ; clk             ;
;  seg_data[2] ; clk        ; 10.720 ; 10.477 ; Rise       ; clk             ;
;  seg_data[3] ; clk        ; 10.514 ; 10.368 ; Rise       ; clk             ;
;  seg_data[4] ; clk        ; 10.710 ; 10.556 ; Rise       ; clk             ;
;  seg_data[5] ; clk        ; 10.550 ; 10.354 ; Rise       ; clk             ;
;  seg_data[6] ; clk        ; 13.150 ; 12.657 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; en[*]        ; clk        ; 3.426 ; 3.426 ; Rise       ; clk             ;
;  en[0]       ; clk        ; 3.426 ; 3.461 ; Rise       ; clk             ;
;  en[1]       ; clk        ; 3.461 ; 3.426 ; Rise       ; clk             ;
; scl          ; clk        ; 3.290 ; 3.273 ; Rise       ; clk             ;
; sda          ; clk        ; 4.070 ; 3.948 ; Rise       ; clk             ;
; seg_data[*]  ; clk        ; 3.708 ; 3.783 ; Rise       ; clk             ;
;  seg_data[0] ; clk        ; 3.774 ; 3.864 ; Rise       ; clk             ;
;  seg_data[1] ; clk        ; 3.937 ; 4.059 ; Rise       ; clk             ;
;  seg_data[2] ; clk        ; 3.715 ; 3.792 ; Rise       ; clk             ;
;  seg_data[3] ; clk        ; 3.717 ; 3.796 ; Rise       ; clk             ;
;  seg_data[4] ; clk        ; 3.708 ; 3.783 ; Rise       ; clk             ;
;  seg_data[5] ; clk        ; 3.727 ; 3.810 ; Rise       ; clk             ;
;  seg_data[6] ; clk        ; 5.098 ; 4.888 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; scl           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; lowbit        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en[0]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en[1]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg_data[7]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sda           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sda                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rst                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_in[0]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_in[1]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_in[2]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_in[3]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; wr_input                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rd_input                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; scl           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; lowbit        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; en[0]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; en[1]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg_data[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg_data[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg_data[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg_data[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg_data[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg_data[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg_data[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; seg_data[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sda           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.156 V            ; 0.147 V                              ; 0.26 V                               ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.156 V           ; 0.147 V                             ; 0.26 V                              ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; scl           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; lowbit        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; en[0]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; en[1]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg_data[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; seg_data[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sda           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.165 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.165 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; scl           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; lowbit        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; en[0]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; en[1]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg_data[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg_data[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg_data[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg_data[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg_data[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg_data[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg_data[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; seg_data[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sda           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.258 V            ; 0.41 V                               ; 0.318 V                              ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.258 V           ; 0.41 V                              ; 0.318 V                             ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1268     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1268     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 80    ; 80   ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 96    ; 96   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 157 04/27/2011 SJ Full Version
    Info: Processing started: Sun Sep 27 21:27:54 2015
Info: Command: quartus_sta i2c -c i2c
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Setting INCREMENTAL_COMPILATION to "OFF" is no longer supported. Assignment is ignored. To disable partitions, set the IGNORE_PARTITIONS global assignment to "ON" instead.
Critical Warning: Synopsys Design Constraints File file not found: 'i2c.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk clk
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -4.289
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.289      -149.105 clk 
Info: Worst-case hold slack is 0.453
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.453         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -104.116 clk 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.872
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.872      -133.629 clk 
Info: Worst-case hold slack is 0.401
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.401         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -104.116 clk 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.278
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.278       -26.533 clk 
Info: Worst-case hold slack is 0.186
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.186         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -90.826 clk 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 259 megabytes
    Info: Processing ended: Sun Sep 27 21:27:59 2015
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


