/* Generated by Yosys 0.45+139 (git sha1 8e1e2b9a3, g++ 12.2.0-14 -fPIC -O3) */

module NR_4_2(IN1, IN2, Out);
  wire _00_;
  wire _01_;
  wire _02_;
  wire _03_;
  wire _04_;
  wire _05_;
  wire _06_;
  wire _07_;
  wire _08_;
  wire _09_;
  wire _10_;
  wire _11_;
  wire _12_;
  wire _13_;
  wire _14_;
  wire _15_;
  wire _16_;
  wire _17_;
  wire _18_;
  input [3:0] IN1;
  wire [3:0] IN1;
  input [1:0] IN2;
  wire [1:0] IN2;
  output [5:0] Out;
  wire [5:0] Out;
  AND _19_ (
    .A(IN2[0]),
    .B(IN1[2]),
    .Y(_00_)
  );
  NAND _20_ (
    .A(IN2[0]),
    .B(IN1[2]),
    .Y(_01_)
  );
  AND _21_ (
    .A(IN2[1]),
    .B(IN1[1]),
    .Y(_02_)
  );
  NAND _22_ (
    .A(IN1[1]),
    .B(IN2[0]),
    .Y(_03_)
  );
  NAND _23_ (
    .A(IN2[1]),
    .B(IN1[2]),
    .Y(_04_)
  );
  NAND _24_ (
    .A(_00_),
    .B(_02_),
    .Y(_05_)
  );
  XNOR _25_ (
    .A(_01_),
    .B(_02_),
    .Y(_06_)
  );
  AND _26_ (
    .A(IN1[0]),
    .B(IN2[1]),
    .Y(_07_)
  );
  AND _27_ (
    .A(IN1[0]),
    .B(IN2[0]),
    .Y(Out[0])
  );
  AND _28_ (
    .A(_02_),
    .B(Out[0]),
    .Y(_08_)
  );
  NAND _29_ (
    .A(_06_),
    .B(_08_),
    .Y(_09_)
  );
  XOR _30_ (
    .A(_06_),
    .B(_08_),
    .Y(Out[2])
  );
  AND _31_ (
    .A(IN2[0]),
    .B(IN1[3]),
    .Y(_10_)
  );
  AND _32_ (
    .A(IN2[1]),
    .B(IN1[3]),
    .Y(_11_)
  );
  NAND _33_ (
    .A(_00_),
    .B(_11_),
    .Y(_12_)
  );
  XNOR _34_ (
    .A(_04_),
    .B(_10_),
    .Y(_13_)
  );
  NAND _35_ (
    .A(_05_),
    .B(_09_),
    .Y(_14_)
  );
  AND _36_ (
    .A(_13_),
    .B(_14_),
    .Y(_15_)
  );
  XOR _37_ (
    .A(_13_),
    .B(_14_),
    .Y(Out[3])
  );
  NAND _38_ (
    .A(_11_),
    .B(_15_),
    .Y(_16_)
  );
  AND _39_ (
    .A(_01_),
    .B(_11_),
    .Y(_17_)
  );
  OR _40_ (
    .A(_15_),
    .B(_17_),
    .Y(_18_)
  );
  AND _41_ (
    .A(_16_),
    .B(_18_),
    .Y(Out[4])
  );
  NAND _42_ (
    .A(_12_),
    .B(_16_),
    .Y(Out[5])
  );
  XNOR _43_ (
    .A(_03_),
    .B(_07_),
    .Y(Out[1])
  );
endmodule
