TimeQuest Timing Analyzer report for vga_test
Sat Feb 10 15:41:11 2018
Quartus II Version 11.0 Build 157 04/27/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 12. Slow 1200mV 85C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 27. Slow 1200mV 0C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Slow 1200mV 0C Model Metastability Report
 35. Fast 1200mV 0C Model Setup Summary
 36. Fast 1200mV 0C Model Hold Summary
 37. Fast 1200mV 0C Model Recovery Summary
 38. Fast 1200mV 0C Model Removal Summary
 39. Fast 1200mV 0C Model Minimum Pulse Width Summary
 40. Fast 1200mV 0C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 41. Fast 1200mV 0C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 42. Fast 1200mV 0C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'
 43. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Fast 1200mV 0C Model Metastability Report
 49. Multicorner Timing Analysis Summary
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Board Trace Model Assignments
 55. Input Transition Times
 56. Signal Integrity Metrics (Slow 1200mv 0c Model)
 57. Signal Integrity Metrics (Slow 1200mv 85c Model)
 58. Signal Integrity Metrics (Fast 1200mv 0c Model)
 59. Setup Transfers
 60. Hold Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 157 04/27/2011 SJ Full Version ;
; Revision Name      ; vga_test                                          ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE22F17C8                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------------+----------------------------------------------------------+
; Clock Name                                           ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                                 ; Targets                                                  ;
+------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------------+----------------------------------------------------------+
; clk                                                  ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                        ; { clk }                                                  ;
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 15.384 ; 65.0 MHz  ; 0.000 ; 7.692  ; 50.00      ; 10        ; 13          ;       ;        ;           ;            ; false    ; clk    ; pll_inst|altpll_component|auto_generated|pll1|inclk[0] ; { pll_inst|altpll_component|auto_generated|pll1|clk[0] } ;
+------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                        ;
+-----------+-----------------+------------------------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                                           ; Note ;
+-----------+-----------------+------------------------------------------------------+------+
; 87.17 MHz ; 87.17 MHz       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;      ;
+-----------+-----------------+------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                          ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.956 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                           ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.454 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                            ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.384 ; 0.000         ;
; clk                                                  ; 9.864 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                           ;
+-------+-----------------+--------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node      ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+--------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 1.956 ; x_cnt[2]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.115     ; 5.622      ;
; 1.968 ; x_cnt[2]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.115     ; 5.610      ;
; 1.968 ; x_cnt[2]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.115     ; 5.610      ;
; 1.968 ; x_cnt[2]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.115     ; 5.610      ;
; 2.268 ; x_cnt[1]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.115     ; 5.310      ;
; 2.280 ; x_cnt[1]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.115     ; 5.298      ;
; 2.280 ; x_cnt[1]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.115     ; 5.298      ;
; 2.280 ; x_cnt[1]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.115     ; 5.298      ;
; 2.367 ; vga_dis_mode[3] ; vga_b_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.132     ; 5.194      ;
; 2.375 ; x_cnt[5]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.115     ; 5.203      ;
; 2.375 ; x_cnt[5]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.115     ; 5.203      ;
; 2.375 ; x_cnt[5]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.115     ; 5.203      ;
; 2.375 ; x_cnt[5]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.115     ; 5.203      ;
; 2.445 ; x_cnt[4]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.115     ; 5.133      ;
; 2.453 ; x_cnt[4]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.115     ; 5.125      ;
; 2.453 ; x_cnt[4]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.115     ; 5.125      ;
; 2.453 ; x_cnt[4]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.115     ; 5.125      ;
; 2.674 ; x_cnt[8]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.115     ; 4.904      ;
; 2.674 ; x_cnt[8]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.115     ; 4.904      ;
; 2.674 ; x_cnt[8]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.115     ; 4.904      ;
; 2.674 ; x_cnt[8]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.115     ; 4.904      ;
; 2.776 ; x_cnt[6]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.115     ; 4.802      ;
; 2.788 ; x_cnt[6]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.115     ; 4.790      ;
; 2.788 ; x_cnt[6]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.115     ; 4.790      ;
; 2.788 ; x_cnt[6]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.115     ; 4.790      ;
; 2.861 ; vga_dis_mode[0] ; vga_b_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.131     ; 4.701      ;
; 2.888 ; vga_dis_mode[3] ; vga_b_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.132     ; 4.673      ;
; 2.959 ; x_cnt[3]        ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.608      ;
; 2.974 ; vga_dis_mode[2] ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.121     ; 4.598      ;
; 2.979 ; x_cnt[7]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.115     ; 4.599      ;
; 2.979 ; x_cnt[7]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.115     ; 4.599      ;
; 2.979 ; x_cnt[7]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.115     ; 4.599      ;
; 2.979 ; x_cnt[7]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.115     ; 4.599      ;
; 2.990 ; vga_dis_mode[3] ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.118     ; 4.585      ;
; 3.002 ; x_cnt[0]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.115     ; 4.576      ;
; 3.012 ; vga_dis_mode[3] ; vga_b_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.122     ; 4.559      ;
; 3.043 ; x_cnt[9]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.115     ; 4.535      ;
; 3.043 ; x_cnt[9]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.115     ; 4.535      ;
; 3.043 ; x_cnt[9]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.115     ; 4.535      ;
; 3.043 ; x_cnt[9]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.115     ; 4.535      ;
; 3.065 ; vga_dis_mode[3] ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.132     ; 4.496      ;
; 3.069 ; vga_dis_mode[3] ; vga_g_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.132     ; 4.492      ;
; 3.073 ; y_cnt[4]        ; vga_b_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.129     ; 4.491      ;
; 3.078 ; vga_dis_mode[3] ; vga_b_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.489      ;
; 3.083 ; vga_dis_mode[0] ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.117     ; 4.493      ;
; 3.150 ; x_cnt[3]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.115     ; 4.428      ;
; 3.156 ; vga_dis_mode[1] ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.121     ; 4.416      ;
; 3.162 ; x_cnt[3]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.115     ; 4.416      ;
; 3.162 ; x_cnt[3]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.115     ; 4.416      ;
; 3.162 ; x_cnt[3]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.115     ; 4.416      ;
; 3.257 ; x_cnt[0]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.115     ; 4.321      ;
; 3.257 ; x_cnt[0]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.115     ; 4.321      ;
; 3.257 ; x_cnt[0]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.115     ; 4.321      ;
; 3.280 ; y_cnt[3]        ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.129     ; 4.284      ;
; 3.317 ; vga_dis_mode[2] ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.135     ; 4.241      ;
; 3.327 ; vga_dis_mode[3] ; vga_r_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.120     ; 4.246      ;
; 3.327 ; vga_dis_mode[3] ; vga_r_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.120     ; 4.246      ;
; 3.339 ; vga_dis_mode[1] ; vga_r_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.123     ; 4.231      ;
; 3.339 ; vga_dis_mode[1] ; vga_r_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.123     ; 4.231      ;
; 3.345 ; vga_dis_mode[0] ; vga_b_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.131     ; 4.217      ;
; 3.370 ; vga_dis_mode[0] ; vga_g_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.131     ; 4.192      ;
; 3.380 ; vga_dis_mode[3] ; vga_b_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.117     ; 4.196      ;
; 3.417 ; x_cnt[10]       ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.115     ; 4.161      ;
; 3.417 ; x_cnt[10]       ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.115     ; 4.161      ;
; 3.417 ; x_cnt[10]       ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.115     ; 4.161      ;
; 3.417 ; x_cnt[10]       ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.115     ; 4.161      ;
; 3.435 ; vga_dis_mode[0] ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.131     ; 4.127      ;
; 3.467 ; vga_dis_mode[2] ; vga_g_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.135     ; 4.091      ;
; 3.468 ; vga_dis_mode[1] ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.135     ; 4.090      ;
; 3.512 ; vga_dis_mode[3] ; vga_r_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.120     ; 4.061      ;
; 3.516 ; x_cnt[2]        ; vga_b_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.051      ;
; 3.521 ; vga_dis_mode[2] ; vga_r_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.123     ; 4.049      ;
; 3.521 ; vga_dis_mode[2] ; vga_r_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.123     ; 4.049      ;
; 3.524 ; vga_dis_mode[1] ; vga_r_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.123     ; 4.046      ;
; 3.535 ; vga_dis_mode[0] ; vga_b_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 4.033      ;
; 3.599 ; y_cnt[3]        ; vga_b_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.114     ; 3.980      ;
; 3.619 ; vga_dis_mode[1] ; vga_b_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.135     ; 3.939      ;
; 3.632 ; vga_dis_mode[1] ; vga_g_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.135     ; 3.926      ;
; 3.639 ; vga_dis_mode[2] ; vga_b_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.135     ; 3.919      ;
; 3.655 ; vga_dis_mode[0] ; vga_b_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.121     ; 3.917      ;
; 3.675 ; vga_dis_mode[3] ; vga_r_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.120     ; 3.898      ;
; 3.687 ; vga_dis_mode[1] ; vga_r_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.123     ; 3.883      ;
; 3.697 ; vga_dis_mode[3] ; vga_r_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.120     ; 3.876      ;
; 3.699 ; y_cnt[5]        ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.115     ; 3.879      ;
; 3.706 ; vga_dis_mode[2] ; vga_r_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.123     ; 3.864      ;
; 3.709 ; vga_dis_mode[1] ; vga_r_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.123     ; 3.861      ;
; 3.716 ; y_cnt[2]        ; vga_b_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.129     ; 3.848      ;
; 3.764 ; y_cnt[4]        ; vga_g_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.129     ; 3.800      ;
; 3.809 ; vga_dis_mode[3] ; vga_g_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.132     ; 3.752      ;
; 3.822 ; y_cnt[5]        ; vga_b_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.119     ; 3.752      ;
; 3.845 ; y_cnt[6]        ; vga_r_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.117     ; 3.731      ;
; 3.847 ; y_cnt[6]        ; vga_b_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.123     ; 3.723      ;
; 3.859 ; vga_dis_mode[2] ; vga_g_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.135     ; 3.699      ;
; 3.860 ; vga_dis_mode[0] ; vga_b_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.116     ; 3.717      ;
; 3.869 ; vga_dis_mode[2] ; vga_r_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.123     ; 3.701      ;
; 3.891 ; vga_dis_mode[2] ; vga_r_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.123     ; 3.679      ;
; 3.906 ; x_cnt[5]        ; vga_b_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.116     ; 3.671      ;
; 3.930 ; x_cnt[5]        ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.112     ; 3.651      ;
; 3.942 ; x_cnt[3]        ; vga_b_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.111     ; 3.640      ;
; 4.010 ; vga_dis_mode[0] ; vga_g_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.131     ; 3.552      ;
+-------+-----------------+--------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                 ;
+-------+------------------+------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.454 ; vsync_r          ; vsync_r          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; hsync_de         ; hsync_de         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; vga_dis_mode[1]  ; vga_dis_mode[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.455 ; hsync_r          ; hsync_r          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.746      ;
; 0.466 ; vga_dis_mode[0]  ; vga_dis_mode[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.758      ;
; 0.508 ; y_cnt[9]         ; y_cnt[9]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.800      ;
; 0.748 ; y_cnt[7]         ; y_cnt[7]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.040      ;
; 0.761 ; key1_counter[11] ; key1_counter[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.053      ;
; 0.762 ; key1_counter[7]  ; key1_counter[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; key1_counter[1]  ; key1_counter[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; key1_counter[9]  ; key1_counter[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.054      ;
; 0.763 ; key1_counter[0]  ; key1_counter[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.055      ;
; 0.764 ; y_cnt[1]         ; y_cnt[1]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; key1_counter[3]  ; key1_counter[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; key1_counter[2]  ; key1_counter[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; key1_counter[13] ; key1_counter[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.055      ;
; 0.764 ; key1_counter[17] ; key1_counter[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.055      ;
; 0.764 ; key1_counter[15] ; key1_counter[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.055      ;
; 0.764 ; key1_counter[5]  ; key1_counter[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.056      ;
; 0.765 ; key1_counter[10] ; key1_counter[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.766 ; x_cnt[5]         ; x_cnt[5]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; key1_counter[19] ; key1_counter[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; key1_counter[18] ; key1_counter[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; key1_counter[12] ; key1_counter[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; key1_counter[8]  ; key1_counter[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; key1_counter[4]  ; key1_counter[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; key1_counter[21] ; key1_counter[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; key1_counter[6]  ; key1_counter[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.058      ;
; 0.767 ; key1_counter[23] ; key1_counter[23] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.058      ;
; 0.767 ; key1_counter[16] ; key1_counter[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.058      ;
; 0.767 ; key1_counter[14] ; key1_counter[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.058      ;
; 0.768 ; x_cnt[4]         ; x_cnt[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.059      ;
; 0.768 ; y_cnt[8]         ; y_cnt[8]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.060      ;
; 0.768 ; key1_counter[20] ; key1_counter[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.059      ;
; 0.768 ; key1_counter[22] ; key1_counter[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.059      ;
; 0.771 ; y_cnt[5]         ; y_cnt[5]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.063      ;
; 0.773 ; y_cnt[4]         ; y_cnt[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.065      ;
; 0.775 ; y_cnt[6]         ; y_cnt[6]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.067      ;
; 0.787 ; y_cnt[0]         ; y_cnt[0]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.079      ;
; 0.789 ; x_cnt[1]         ; x_cnt[1]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.080      ;
; 0.790 ; x_cnt[8]         ; x_cnt[8]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.081      ;
; 0.790 ; x_cnt[2]         ; x_cnt[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.081      ;
; 0.792 ; x_cnt[6]         ; x_cnt[6]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.083      ;
; 0.804 ; x_cnt[3]         ; x_cnt[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.095      ;
; 0.804 ; y_cnt[2]         ; y_cnt[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.096      ;
; 0.806 ; x_cnt[7]         ; x_cnt[7]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.097      ;
; 0.806 ; x_cnt[10]        ; x_cnt[10]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.097      ;
; 0.813 ; x_cnt[9]         ; x_cnt[9]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.104      ;
; 0.830 ; x_cnt[0]         ; x_cnt[0]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.121      ;
; 1.043 ; y_cnt[5]         ; vsync_de         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.336      ;
; 1.071 ; x_cnt[3]         ; hsync_r          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.363      ;
; 1.094 ; vga_dis_mode[0]  ; vga_dis_mode[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 1.390      ;
; 1.102 ; y_cnt[7]         ; y_cnt[8]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.394      ;
; 1.117 ; key1_counter[1]  ; key1_counter[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.409      ;
; 1.117 ; key1_counter[9]  ; key1_counter[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.409      ;
; 1.117 ; key1_counter[7]  ; key1_counter[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.409      ;
; 1.118 ; key1_counter[3]  ; key1_counter[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; key1_counter[5]  ; key1_counter[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; key1_counter[13] ; key1_counter[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.409      ;
; 1.118 ; y_cnt[1]         ; y_cnt[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.410      ;
; 1.119 ; key1_counter[17] ; key1_counter[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.410      ;
; 1.119 ; key1_counter[15] ; key1_counter[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.410      ;
; 1.120 ; key1_counter[19] ; key1_counter[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.411      ;
; 1.120 ; key1_counter[21] ; key1_counter[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.411      ;
; 1.120 ; x_cnt[5]         ; x_cnt[6]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.411      ;
; 1.124 ; x_cnt[6]         ; hsync_r          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.416      ;
; 1.125 ; key1_counter[2]  ; key1_counter[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.417      ;
; 1.126 ; key1_counter[11] ; key1_counter[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.408      ;
; 1.126 ; y_cnt[5]         ; y_cnt[6]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.418      ;
; 1.126 ; key1_counter[10] ; key1_counter[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.418      ;
; 1.126 ; key1_counter[0]  ; key1_counter[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.418      ;
; 1.127 ; key1_counter[6]  ; key1_counter[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.419      ;
; 1.127 ; key1_counter[8]  ; key1_counter[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.419      ;
; 1.127 ; key1_counter[12] ; key1_counter[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.418      ;
; 1.127 ; key1_counter[4]  ; key1_counter[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.419      ;
; 1.127 ; key1_counter[18] ; key1_counter[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.418      ;
; 1.128 ; key1_counter[16] ; key1_counter[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.419      ;
; 1.128 ; key1_counter[14] ; key1_counter[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.419      ;
; 1.129 ; y_cnt[8]         ; y_cnt[9]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.421      ;
; 1.129 ; key1_counter[22] ; key1_counter[23] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.420      ;
; 1.129 ; x_cnt[4]         ; x_cnt[5]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.420      ;
; 1.129 ; key1_counter[20] ; key1_counter[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.420      ;
; 1.134 ; y_cnt[4]         ; y_cnt[5]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.426      ;
; 1.134 ; key1_counter[2]  ; key1_counter[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.426      ;
; 1.135 ; key1_counter[0]  ; key1_counter[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.427      ;
; 1.136 ; y_cnt[6]         ; y_cnt[7]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.428      ;
; 1.136 ; key1_counter[8]  ; key1_counter[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.428      ;
; 1.136 ; key1_counter[6]  ; key1_counter[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.428      ;
; 1.136 ; key1_counter[4]  ; key1_counter[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.428      ;
; 1.136 ; key1_counter[12] ; key1_counter[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.427      ;
; 1.136 ; key1_counter[18] ; key1_counter[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.427      ;
; 1.137 ; key1_counter[16] ; key1_counter[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.428      ;
; 1.137 ; key1_counter[14] ; key1_counter[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.428      ;
; 1.138 ; key1_counter[20] ; key1_counter[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.429      ;
; 1.138 ; x_cnt[4]         ; x_cnt[6]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.429      ;
; 1.143 ; x_cnt[1]         ; x_cnt[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.434      ;
; 1.143 ; y_cnt[4]         ; y_cnt[6]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.435      ;
; 1.145 ; y_cnt[6]         ; y_cnt[8]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.437      ;
; 1.145 ; key1_counter[10] ; key1_counter[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.427      ;
; 1.150 ; y_cnt[0]         ; y_cnt[1]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.442      ;
+-------+------------------+------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                               ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target           ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+------------------+
; 7.384 ; 7.604        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[12] ;
; 7.384 ; 7.604        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[13] ;
; 7.384 ; 7.604        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[14] ;
; 7.384 ; 7.604        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[15] ;
; 7.384 ; 7.604        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[16] ;
; 7.384 ; 7.604        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[17] ;
; 7.384 ; 7.604        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[18] ;
; 7.384 ; 7.604        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[19] ;
; 7.384 ; 7.604        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[20] ;
; 7.384 ; 7.604        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[21] ;
; 7.384 ; 7.604        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[22] ;
; 7.384 ; 7.604        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[23] ;
; 7.390 ; 7.610        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hsync_r          ;
; 7.390 ; 7.610        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[0]  ;
; 7.390 ; 7.610        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[10] ;
; 7.390 ; 7.610        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[11] ;
; 7.390 ; 7.610        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[1]  ;
; 7.390 ; 7.610        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[2]  ;
; 7.390 ; 7.610        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[3]  ;
; 7.390 ; 7.610        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[4]  ;
; 7.390 ; 7.610        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[5]  ;
; 7.390 ; 7.610        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[6]  ;
; 7.390 ; 7.610        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[7]  ;
; 7.390 ; 7.610        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[8]  ;
; 7.390 ; 7.610        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[9]  ;
; 7.390 ; 7.610        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_dis_mode[0]  ;
; 7.390 ; 7.610        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vsync_r          ;
; 7.390 ; 7.610        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[0]         ;
; 7.390 ; 7.610        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[10]        ;
; 7.390 ; 7.610        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[1]         ;
; 7.390 ; 7.610        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[2]         ;
; 7.390 ; 7.610        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[3]         ;
; 7.390 ; 7.610        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[4]         ;
; 7.390 ; 7.610        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[5]         ;
; 7.390 ; 7.610        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[6]         ;
; 7.390 ; 7.610        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[7]         ;
; 7.390 ; 7.610        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[8]         ;
; 7.390 ; 7.610        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[9]         ;
; 7.390 ; 7.610        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[0]         ;
; 7.390 ; 7.610        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[1]         ;
; 7.390 ; 7.610        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[2]         ;
; 7.390 ; 7.610        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[3]         ;
; 7.390 ; 7.610        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[4]         ;
; 7.390 ; 7.610        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[5]         ;
; 7.390 ; 7.610        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[6]         ;
; 7.390 ; 7.610        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[7]         ;
; 7.390 ; 7.610        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[8]         ;
; 7.390 ; 7.610        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[9]         ;
; 7.391 ; 7.611        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hsync_de         ;
; 7.391 ; 7.611        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_dis_mode[1]  ;
; 7.391 ; 7.611        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_dis_mode[2]  ;
; 7.391 ; 7.611        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_dis_mode[3]  ;
; 7.391 ; 7.611        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vsync_de         ;
; 7.444 ; 7.632        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[2]     ;
; 7.445 ; 7.633        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; grid_data_1[0]   ;
; 7.445 ; 7.633        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; grid_data_2[0]   ;
; 7.445 ; 7.633        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[0]     ;
; 7.445 ; 7.633        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[2]     ;
; 7.445 ; 7.633        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[1]     ;
; 7.445 ; 7.633        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[3]     ;
; 7.450 ; 7.638        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[0]      ;
; 7.450 ; 7.638        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[10]     ;
; 7.450 ; 7.638        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[11]     ;
; 7.450 ; 7.638        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[5]      ;
; 7.450 ; 7.638        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[4]     ;
; 7.451 ; 7.639        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[1]     ;
; 7.451 ; 7.639        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[3]     ;
; 7.451 ; 7.639        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[0]     ;
; 7.451 ; 7.639        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[4]     ;
; 7.451 ; 7.639        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[5]     ;
; 7.451 ; 7.639        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[0]     ;
; 7.451 ; 7.639        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[1]     ;
; 7.451 ; 7.639        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[2]     ;
; 7.451 ; 7.639        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[3]     ;
; 7.451 ; 7.639        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[4]     ;
; 7.523 ; 7.743        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[1]     ;
; 7.523 ; 7.743        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[3]     ;
; 7.523 ; 7.743        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[5]     ;
; 7.524 ; 7.744        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[0]      ;
; 7.524 ; 7.744        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[10]     ;
; 7.524 ; 7.744        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[11]     ;
; 7.524 ; 7.744        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[5]      ;
; 7.524 ; 7.744        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[0]     ;
; 7.524 ; 7.744        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[4]     ;
; 7.524 ; 7.744        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[0]     ;
; 7.524 ; 7.744        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[1]     ;
; 7.524 ; 7.744        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[2]     ;
; 7.524 ; 7.744        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[3]     ;
; 7.524 ; 7.744        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[4]     ;
; 7.525 ; 7.745        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[4]     ;
; 7.529 ; 7.749        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; grid_data_1[0]   ;
; 7.529 ; 7.749        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; grid_data_2[0]   ;
; 7.529 ; 7.749        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[0]     ;
; 7.529 ; 7.749        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[2]     ;
; 7.529 ; 7.749        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[1]     ;
; 7.529 ; 7.749        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[2]     ;
; 7.529 ; 7.749        ; 0.220          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[3]     ;
; 7.582 ; 7.770        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hsync_de         ;
; 7.582 ; 7.770        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_dis_mode[0]  ;
; 7.582 ; 7.770        ; 0.188          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_dis_mode[1]  ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+
; 9.864  ; 9.864        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.864  ; 9.864        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.891  ; 9.891        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                    ;
; 9.923  ; 9.923        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                    ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                    ;
; 10.076 ; 10.076       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.109 ; 10.109       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                    ;
; 10.134 ; 10.134       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.134 ; 10.134       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; key1      ; clk        ; 6.245 ; 6.526 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rstn      ; clk        ; 6.086 ; 6.497 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rstn      ; clk        ; 4.022 ; 4.393 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+
; key1      ; clk        ; -3.211 ; -3.297 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rstn      ; clk        ; -1.722 ; -1.848 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rstn      ; clk        ; -1.898 ; -2.048 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+
; vga_b[*]  ; clk        ; 10.072 ; 9.566  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[0] ; clk        ; 9.627  ; 9.191  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[1] ; clk        ; 9.795  ; 9.508  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[2] ; clk        ; 9.607  ; 9.231  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[3] ; clk        ; 10.072 ; 9.566  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[4] ; clk        ; 7.929  ; 7.804  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_g[*]  ; clk        ; 10.777 ; 10.357 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[0] ; clk        ; 8.026  ; 7.853  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[1] ; clk        ; 10.777 ; 10.357 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[2] ; clk        ; 9.058  ; 8.729  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[3] ; clk        ; 10.122 ; 9.649  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[4] ; clk        ; 8.986  ; 8.679  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[5] ; clk        ; 9.697  ; 9.280  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_hs    ; clk        ; 7.022  ; 6.653  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_r[*]  ; clk        ; 9.342  ; 9.202  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[0] ; clk        ; 8.280  ; 8.135  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[1] ; clk        ; 8.186  ; 7.987  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[2] ; clk        ; 7.615  ; 7.490  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[3] ; clk        ; 9.342  ; 9.202  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[4] ; clk        ; 9.181  ; 8.808  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_vs    ; clk        ; 7.322  ; 7.020  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_b[*]  ; clk        ; 9.844  ; 9.297  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[0] ; clk        ; 9.169  ; 8.700  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[1] ; clk        ; 9.436  ; 9.116  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[2] ; clk        ; 9.177  ; 8.768  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[3] ; clk        ; 9.844  ; 9.297  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[4] ; clk        ; 8.207  ; 7.948  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_g[*]  ; clk        ; 9.780  ; 9.376  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[0] ; clk        ; 7.770  ; 7.540  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[1] ; clk        ; 9.780  ; 9.376  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[2] ; clk        ; 8.074  ; 7.790  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[3] ; clk        ; 9.406  ; 8.923  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[4] ; clk        ; 8.954  ; 8.591  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[5] ; clk        ; 9.220  ; 8.764  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_r[*]  ; clk        ; 9.140  ; 8.947  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[0] ; clk        ; 7.930  ; 7.737  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[1] ; clk        ; 7.842  ; 7.632  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[2] ; clk        ; 7.574  ; 7.384  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[3] ; clk        ; 9.140  ; 8.947  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[4] ; clk        ; 8.554  ; 8.180  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; vga_b[*]  ; clk        ; 7.026 ; 6.897 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[0] ; clk        ; 8.627 ; 8.157 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[1] ; clk        ; 8.788 ; 8.461 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[2] ; clk        ; 8.609 ; 8.196 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[3] ; clk        ; 9.159 ; 8.643 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[4] ; clk        ; 7.026 ; 6.897 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_g[*]  ; clk        ; 6.950 ; 6.747 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[0] ; clk        ; 6.950 ; 6.747 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[1] ; clk        ; 9.592 ; 9.151 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[2] ; clk        ; 8.074 ; 7.708 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[3] ; clk        ; 8.964 ; 8.472 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[4] ; clk        ; 8.013 ; 7.668 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[5] ; clk        ; 8.724 ; 8.356 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_hs    ; clk        ; 6.283 ; 5.925 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_r[*]  ; clk        ; 6.696 ; 6.525 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[0] ; clk        ; 7.335 ; 7.144 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[1] ; clk        ; 7.245 ; 7.003 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[2] ; clk        ; 6.696 ; 6.525 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[3] ; clk        ; 8.234 ; 8.042 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[4] ; clk        ; 8.053 ; 7.660 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_vs    ; clk        ; 6.571 ; 6.276 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_b[*]  ; clk        ; 7.421 ; 7.167 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[0] ; clk        ; 8.325 ; 7.867 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[1] ; clk        ; 8.581 ; 8.259 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[2] ; clk        ; 8.334 ; 7.926 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[3] ; clk        ; 8.989 ; 8.461 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[4] ; clk        ; 7.421 ; 7.167 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_g[*]  ; clk        ; 7.002 ; 6.776 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[0] ; clk        ; 7.002 ; 6.776 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[1] ; clk        ; 8.932 ; 8.538 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[2] ; clk        ; 7.267 ; 6.988 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[3] ; clk        ; 8.573 ; 8.103 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[4] ; clk        ; 8.118 ; 7.756 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[5] ; clk        ; 8.394 ; 7.950 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_r[*]  ; clk        ; 6.795 ; 6.597 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[0] ; clk        ; 7.135 ; 6.943 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[1] ; clk        ; 7.051 ; 6.836 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[2] ; clk        ; 6.795 ; 6.597 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[3] ; clk        ; 8.315 ; 8.119 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[4] ; clk        ; 7.747 ; 7.384 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                         ;
+-----------+-----------------+------------------------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                                           ; Note ;
+-----------+-----------------+------------------------------------------------------+------+
; 93.77 MHz ; 93.77 MHz       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;      ;
+-----------+-----------------+------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                           ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.360 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                            ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.403 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                             ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.385 ; 0.000         ;
; clk                                                  ; 9.866 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                            ;
+-------+-----------------+--------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node      ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+--------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 2.360 ; x_cnt[2]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.116     ; 5.218      ;
; 2.414 ; x_cnt[2]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.116     ; 5.164      ;
; 2.414 ; x_cnt[2]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.116     ; 5.164      ;
; 2.414 ; x_cnt[2]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.116     ; 5.164      ;
; 2.672 ; x_cnt[1]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.116     ; 4.906      ;
; 2.675 ; x_cnt[5]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.116     ; 4.903      ;
; 2.675 ; x_cnt[5]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.116     ; 4.903      ;
; 2.675 ; x_cnt[5]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.116     ; 4.903      ;
; 2.675 ; x_cnt[5]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.116     ; 4.903      ;
; 2.678 ; x_cnt[1]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.116     ; 4.900      ;
; 2.678 ; x_cnt[1]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.116     ; 4.900      ;
; 2.678 ; x_cnt[1]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.116     ; 4.900      ;
; 2.705 ; vga_dis_mode[3] ; vga_b_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.130     ; 4.859      ;
; 2.809 ; x_cnt[4]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.116     ; 4.769      ;
; 2.809 ; x_cnt[4]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.116     ; 4.769      ;
; 2.809 ; x_cnt[4]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.116     ; 4.769      ;
; 2.809 ; x_cnt[4]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.116     ; 4.769      ;
; 3.043 ; x_cnt[8]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.116     ; 4.535      ;
; 3.043 ; x_cnt[8]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.116     ; 4.535      ;
; 3.043 ; x_cnt[8]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.116     ; 4.535      ;
; 3.043 ; x_cnt[8]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.116     ; 4.535      ;
; 3.088 ; vga_dis_mode[0] ; vga_b_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.129     ; 4.477      ;
; 3.102 ; vga_dis_mode[3] ; vga_b_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.130     ; 4.462      ;
; 3.103 ; x_cnt[6]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.116     ; 4.475      ;
; 3.157 ; x_cnt[6]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.116     ; 4.421      ;
; 3.157 ; x_cnt[6]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.116     ; 4.421      ;
; 3.157 ; x_cnt[6]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.116     ; 4.421      ;
; 3.181 ; x_cnt[3]        ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.123     ; 4.390      ;
; 3.231 ; vga_dis_mode[3] ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.120     ; 4.343      ;
; 3.236 ; vga_dis_mode[3] ; vga_b_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.124     ; 4.334      ;
; 3.258 ; x_cnt[7]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.116     ; 4.320      ;
; 3.258 ; x_cnt[7]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.116     ; 4.320      ;
; 3.258 ; x_cnt[7]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.116     ; 4.320      ;
; 3.258 ; x_cnt[7]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.116     ; 4.320      ;
; 3.289 ; vga_dis_mode[3] ; vga_b_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.279      ;
; 3.303 ; y_cnt[4]        ; vga_b_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.127     ; 4.264      ;
; 3.354 ; x_cnt[0]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.116     ; 4.224      ;
; 3.354 ; vga_dis_mode[0] ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.119     ; 4.221      ;
; 3.356 ; vga_dis_mode[2] ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.123     ; 4.215      ;
; 3.365 ; x_cnt[9]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.116     ; 4.213      ;
; 3.365 ; x_cnt[9]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.116     ; 4.213      ;
; 3.365 ; x_cnt[9]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.116     ; 4.213      ;
; 3.365 ; x_cnt[9]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.116     ; 4.213      ;
; 3.382 ; vga_dis_mode[3] ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.129     ; 4.183      ;
; 3.411 ; vga_dis_mode[3] ; vga_g_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.130     ; 4.153      ;
; 3.423 ; vga_dis_mode[1] ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.123     ; 4.148      ;
; 3.474 ; x_cnt[3]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.116     ; 4.104      ;
; 3.474 ; x_cnt[3]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.116     ; 4.104      ;
; 3.474 ; x_cnt[3]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.116     ; 4.104      ;
; 3.474 ; x_cnt[3]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.116     ; 4.104      ;
; 3.475 ; y_cnt[3]        ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.126     ; 4.093      ;
; 3.539 ; vga_dis_mode[0] ; vga_b_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.129     ; 4.026      ;
; 3.594 ; vga_dis_mode[2] ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.132     ; 3.968      ;
; 3.598 ; x_cnt[0]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.116     ; 3.980      ;
; 3.598 ; x_cnt[0]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.116     ; 3.980      ;
; 3.598 ; x_cnt[0]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.116     ; 3.980      ;
; 3.611 ; vga_dis_mode[0] ; vga_g_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.129     ; 3.954      ;
; 3.625 ; vga_dis_mode[1] ; vga_r_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.124     ; 3.945      ;
; 3.632 ; vga_dis_mode[1] ; vga_r_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.124     ; 3.938      ;
; 3.697 ; vga_dis_mode[3] ; vga_b_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.119     ; 3.878      ;
; 3.715 ; vga_dis_mode[3] ; vga_r_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.121     ; 3.858      ;
; 3.718 ; x_cnt[2]        ; vga_b_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.124     ; 3.852      ;
; 3.722 ; vga_dis_mode[3] ; vga_r_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.121     ; 3.851      ;
; 3.726 ; vga_dis_mode[0] ; vga_b_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.125     ; 3.843      ;
; 3.730 ; x_cnt[10]       ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.116     ; 3.848      ;
; 3.730 ; x_cnt[10]       ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.116     ; 3.848      ;
; 3.730 ; x_cnt[10]       ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.116     ; 3.848      ;
; 3.730 ; x_cnt[10]       ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.116     ; 3.848      ;
; 3.732 ; vga_dis_mode[0] ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.128     ; 3.834      ;
; 3.786 ; vga_dis_mode[1] ; vga_r_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.124     ; 3.784      ;
; 3.793 ; y_cnt[3]        ; vga_b_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.116     ; 3.785      ;
; 3.801 ; vga_dis_mode[1] ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.132     ; 3.761      ;
; 3.809 ; vga_dis_mode[2] ; vga_g_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.133     ; 3.752      ;
; 3.820 ; vga_dis_mode[2] ; vga_r_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.124     ; 3.750      ;
; 3.827 ; vga_dis_mode[2] ; vga_r_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.124     ; 3.743      ;
; 3.829 ; vga_dis_mode[1] ; vga_b_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.133     ; 3.732      ;
; 3.839 ; vga_dis_mode[0] ; vga_b_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.123     ; 3.732      ;
; 3.876 ; vga_dis_mode[3] ; vga_r_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.121     ; 3.697      ;
; 3.899 ; y_cnt[2]        ; vga_b_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.127     ; 3.668      ;
; 3.900 ; vga_dis_mode[2] ; vga_b_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.133     ; 3.661      ;
; 3.943 ; vga_dis_mode[1] ; vga_r_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.124     ; 3.627      ;
; 3.945 ; vga_dis_mode[1] ; vga_r_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.124     ; 3.625      ;
; 3.957 ; vga_dis_mode[1] ; vga_g_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.133     ; 3.604      ;
; 3.981 ; vga_dis_mode[2] ; vga_r_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.124     ; 3.589      ;
; 3.988 ; vga_dis_mode[3] ; vga_g_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.130     ; 3.576      ;
; 4.009 ; y_cnt[4]        ; vga_g_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.127     ; 3.558      ;
; 4.010 ; y_cnt[6]        ; vga_r_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.118     ; 3.566      ;
; 4.012 ; y_cnt[6]        ; vga_b_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.123     ; 3.559      ;
; 4.033 ; vga_dis_mode[3] ; vga_r_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.121     ; 3.540      ;
; 4.035 ; y_cnt[5]        ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.117     ; 3.542      ;
; 4.035 ; vga_dis_mode[3] ; vga_r_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.121     ; 3.538      ;
; 4.040 ; y_cnt[5]        ; vga_b_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.121     ; 3.533      ;
; 4.051 ; vga_dis_mode[0] ; vga_b_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.118     ; 3.525      ;
; 4.073 ; x_cnt[5]        ; vga_b_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.118     ; 3.503      ;
; 4.124 ; x_cnt[5]        ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.114     ; 3.456      ;
; 4.134 ; x_cnt[3]        ; vga_b_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.113     ; 3.447      ;
; 4.138 ; vga_dis_mode[2] ; vga_r_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.124     ; 3.432      ;
; 4.140 ; vga_dis_mode[2] ; vga_r_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.124     ; 3.430      ;
; 4.149 ; vga_dis_mode[2] ; vga_g_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.133     ; 3.412      ;
; 4.212 ; x_cnt[5]        ; vga_r_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.115     ; 3.367      ;
+-------+-----------------+--------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                  ;
+-------+------------------+------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.403 ; hsync_r          ; hsync_r          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; vsync_r          ; vsync_r          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; hsync_de         ; hsync_de         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; vga_dis_mode[1]  ; vga_dis_mode[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.418 ; vga_dis_mode[0]  ; vga_dis_mode[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.684      ;
; 0.474 ; y_cnt[9]         ; y_cnt[9]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.740      ;
; 0.698 ; y_cnt[7]         ; y_cnt[7]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.964      ;
; 0.705 ; key1_counter[9]  ; key1_counter[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; key1_counter[11] ; key1_counter[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.972      ;
; 0.706 ; key1_counter[7]  ; key1_counter[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; key1_counter[1]  ; key1_counter[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; key1_counter[15] ; key1_counter[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.973      ;
; 0.708 ; key1_counter[0]  ; key1_counter[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; key1_counter[2]  ; key1_counter[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; key1_counter[17] ; key1_counter[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.974      ;
; 0.709 ; y_cnt[1]         ; y_cnt[1]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.975      ;
; 0.709 ; key1_counter[3]  ; key1_counter[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; key1_counter[13] ; key1_counter[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.975      ;
; 0.709 ; key1_counter[5]  ; key1_counter[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; key1_counter[23] ; key1_counter[23] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.976      ;
; 0.710 ; key1_counter[18] ; key1_counter[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.976      ;
; 0.711 ; x_cnt[5]         ; x_cnt[5]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.977      ;
; 0.711 ; key1_counter[19] ; key1_counter[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.977      ;
; 0.711 ; key1_counter[12] ; key1_counter[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.977      ;
; 0.711 ; key1_counter[8]  ; key1_counter[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; key1_counter[10] ; key1_counter[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; key1_counter[21] ; key1_counter[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.977      ;
; 0.712 ; key1_counter[4]  ; key1_counter[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; key1_counter[14] ; key1_counter[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.978      ;
; 0.712 ; key1_counter[6]  ; key1_counter[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; key1_counter[16] ; key1_counter[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.979      ;
; 0.714 ; x_cnt[4]         ; x_cnt[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.980      ;
; 0.714 ; key1_counter[20] ; key1_counter[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.980      ;
; 0.714 ; key1_counter[22] ; key1_counter[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.980      ;
; 0.715 ; y_cnt[8]         ; y_cnt[8]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.981      ;
; 0.716 ; y_cnt[4]         ; y_cnt[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.982      ;
; 0.716 ; y_cnt[5]         ; y_cnt[5]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.982      ;
; 0.722 ; y_cnt[6]         ; y_cnt[6]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.988      ;
; 0.731 ; x_cnt[2]         ; x_cnt[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.997      ;
; 0.731 ; y_cnt[0]         ; y_cnt[0]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.997      ;
; 0.732 ; x_cnt[8]         ; x_cnt[8]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.998      ;
; 0.732 ; x_cnt[1]         ; x_cnt[1]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.998      ;
; 0.738 ; x_cnt[6]         ; x_cnt[6]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.004      ;
; 0.744 ; x_cnt[3]         ; x_cnt[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.010      ;
; 0.747 ; x_cnt[7]         ; x_cnt[7]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.013      ;
; 0.748 ; x_cnt[10]        ; x_cnt[10]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.014      ;
; 0.749 ; y_cnt[2]         ; y_cnt[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.015      ;
; 0.757 ; x_cnt[9]         ; x_cnt[9]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.023      ;
; 0.779 ; x_cnt[0]         ; x_cnt[0]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.045      ;
; 0.923 ; y_cnt[5]         ; vsync_de         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.190      ;
; 0.973 ; vga_dis_mode[0]  ; vga_dis_mode[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.075      ; 1.243      ;
; 0.985 ; x_cnt[3]         ; hsync_r          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.252      ;
; 1.022 ; y_cnt[7]         ; y_cnt[8]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.288      ;
; 1.027 ; key1_counter[9]  ; key1_counter[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; key1_counter[2]  ; key1_counter[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.294      ;
; 1.028 ; key1_counter[10] ; key1_counter[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; key1_counter[1]  ; key1_counter[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; key1_counter[7]  ; key1_counter[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.295      ;
; 1.029 ; key1_counter[8]  ; key1_counter[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; key1_counter[6]  ; key1_counter[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; key1_counter[0]  ; key1_counter[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; key1_counter[12] ; key1_counter[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.295      ;
; 1.029 ; key1_counter[15] ; key1_counter[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.295      ;
; 1.029 ; key1_counter[18] ; key1_counter[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.295      ;
; 1.030 ; key1_counter[14] ; key1_counter[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.296      ;
; 1.030 ; key1_counter[4]  ; key1_counter[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; key1_counter[17] ; key1_counter[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.296      ;
; 1.031 ; key1_counter[16] ; key1_counter[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.297      ;
; 1.032 ; key1_counter[22] ; key1_counter[23] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.298      ;
; 1.032 ; x_cnt[4]         ; x_cnt[5]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.298      ;
; 1.032 ; key1_counter[20] ; key1_counter[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.298      ;
; 1.033 ; key1_counter[11] ; key1_counter[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 1.294      ;
; 1.033 ; key1_counter[3]  ; key1_counter[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.300      ;
; 1.033 ; key1_counter[13] ; key1_counter[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.299      ;
; 1.033 ; key1_counter[5]  ; key1_counter[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.300      ;
; 1.033 ; y_cnt[1]         ; y_cnt[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.299      ;
; 1.034 ; y_cnt[8]         ; y_cnt[9]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.300      ;
; 1.035 ; key1_counter[19] ; key1_counter[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.301      ;
; 1.035 ; key1_counter[21] ; key1_counter[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.301      ;
; 1.035 ; x_cnt[5]         ; x_cnt[6]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.301      ;
; 1.035 ; y_cnt[4]         ; y_cnt[5]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.301      ;
; 1.038 ; y_cnt[5]         ; y_cnt[6]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.304      ;
; 1.041 ; y_cnt[6]         ; y_cnt[7]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.307      ;
; 1.042 ; key1_counter[2]  ; key1_counter[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.309      ;
; 1.043 ; x_cnt[6]         ; hsync_r          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.310      ;
; 1.044 ; key1_counter[18] ; key1_counter[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.310      ;
; 1.045 ; key1_counter[8]  ; key1_counter[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.312      ;
; 1.045 ; key1_counter[0]  ; key1_counter[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.312      ;
; 1.045 ; key1_counter[12] ; key1_counter[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.311      ;
; 1.046 ; key1_counter[6]  ; key1_counter[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.313      ;
; 1.046 ; key1_counter[14] ; key1_counter[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.312      ;
; 1.046 ; key1_counter[4]  ; key1_counter[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.313      ;
; 1.047 ; key1_counter[16] ; key1_counter[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.313      ;
; 1.048 ; key1_counter[20] ; key1_counter[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.314      ;
; 1.048 ; x_cnt[4]         ; x_cnt[6]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.314      ;
; 1.050 ; x_cnt[2]         ; x_cnt[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.316      ;
; 1.050 ; y_cnt[4]         ; y_cnt[6]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.316      ;
; 1.051 ; y_cnt[0]         ; y_cnt[1]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.317      ;
; 1.051 ; x_cnt[8]         ; x_cnt[9]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.317      ;
; 1.051 ; key1_counter[10] ; key1_counter[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 1.312      ;
+-------+------------------+------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target           ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+------------------+
; 7.385 ; 7.601        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[12] ;
; 7.385 ; 7.601        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[13] ;
; 7.385 ; 7.601        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[14] ;
; 7.385 ; 7.601        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[15] ;
; 7.385 ; 7.601        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[16] ;
; 7.385 ; 7.601        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[17] ;
; 7.385 ; 7.601        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[18] ;
; 7.385 ; 7.601        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[19] ;
; 7.385 ; 7.601        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[20] ;
; 7.385 ; 7.601        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[21] ;
; 7.385 ; 7.601        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[22] ;
; 7.385 ; 7.601        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[23] ;
; 7.390 ; 7.606        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_dis_mode[0]  ;
; 7.390 ; 7.606        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vsync_r          ;
; 7.391 ; 7.607        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hsync_de         ;
; 7.391 ; 7.607        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hsync_r          ;
; 7.391 ; 7.607        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[0]  ;
; 7.391 ; 7.607        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[10] ;
; 7.391 ; 7.607        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[11] ;
; 7.391 ; 7.607        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[1]  ;
; 7.391 ; 7.607        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[2]  ;
; 7.391 ; 7.607        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[3]  ;
; 7.391 ; 7.607        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[4]  ;
; 7.391 ; 7.607        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[5]  ;
; 7.391 ; 7.607        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[6]  ;
; 7.391 ; 7.607        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[7]  ;
; 7.391 ; 7.607        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[8]  ;
; 7.391 ; 7.607        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[9]  ;
; 7.391 ; 7.607        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_dis_mode[1]  ;
; 7.391 ; 7.607        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_dis_mode[2]  ;
; 7.391 ; 7.607        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_dis_mode[3]  ;
; 7.391 ; 7.607        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vsync_de         ;
; 7.391 ; 7.607        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[0]         ;
; 7.391 ; 7.607        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[10]        ;
; 7.391 ; 7.607        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[1]         ;
; 7.391 ; 7.607        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[2]         ;
; 7.391 ; 7.607        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[3]         ;
; 7.391 ; 7.607        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[4]         ;
; 7.391 ; 7.607        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[5]         ;
; 7.391 ; 7.607        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[6]         ;
; 7.391 ; 7.607        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[7]         ;
; 7.391 ; 7.607        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[8]         ;
; 7.391 ; 7.607        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[9]         ;
; 7.391 ; 7.607        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[0]         ;
; 7.391 ; 7.607        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[1]         ;
; 7.391 ; 7.607        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[2]         ;
; 7.391 ; 7.607        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[3]         ;
; 7.391 ; 7.607        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[4]         ;
; 7.391 ; 7.607        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[5]         ;
; 7.391 ; 7.607        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[6]         ;
; 7.391 ; 7.607        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[7]         ;
; 7.391 ; 7.607        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[8]         ;
; 7.391 ; 7.607        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[9]         ;
; 7.431 ; 7.615        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; grid_data_1[0]   ;
; 7.431 ; 7.615        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; grid_data_2[0]   ;
; 7.431 ; 7.615        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[0]     ;
; 7.431 ; 7.615        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[2]     ;
; 7.431 ; 7.615        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[1]     ;
; 7.431 ; 7.615        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[2]     ;
; 7.431 ; 7.615        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[3]     ;
; 7.437 ; 7.621        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[0]      ;
; 7.437 ; 7.621        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[10]     ;
; 7.437 ; 7.621        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[11]     ;
; 7.437 ; 7.621        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[5]      ;
; 7.437 ; 7.621        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[1]     ;
; 7.437 ; 7.621        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[3]     ;
; 7.437 ; 7.621        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[4]     ;
; 7.437 ; 7.621        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[0]     ;
; 7.437 ; 7.621        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[4]     ;
; 7.437 ; 7.621        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[5]     ;
; 7.437 ; 7.621        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[0]     ;
; 7.437 ; 7.621        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[1]     ;
; 7.437 ; 7.621        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[2]     ;
; 7.437 ; 7.621        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[3]     ;
; 7.437 ; 7.621        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[4]     ;
; 7.542 ; 7.758        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[0]      ;
; 7.542 ; 7.758        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[10]     ;
; 7.542 ; 7.758        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[11]     ;
; 7.542 ; 7.758        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[5]      ;
; 7.542 ; 7.758        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[4]     ;
; 7.542 ; 7.758        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[0]     ;
; 7.542 ; 7.758        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[1]     ;
; 7.542 ; 7.758        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[2]     ;
; 7.542 ; 7.758        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[3]     ;
; 7.542 ; 7.758        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[4]     ;
; 7.543 ; 7.759        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[1]     ;
; 7.543 ; 7.759        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[3]     ;
; 7.543 ; 7.759        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[0]     ;
; 7.543 ; 7.759        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[4]     ;
; 7.543 ; 7.759        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[5]     ;
; 7.547 ; 7.763        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[0]     ;
; 7.547 ; 7.763        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[2]     ;
; 7.547 ; 7.763        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[1]     ;
; 7.547 ; 7.763        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[2]     ;
; 7.547 ; 7.763        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[3]     ;
; 7.548 ; 7.764        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; grid_data_1[0]   ;
; 7.548 ; 7.764        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; grid_data_2[0]   ;
; 7.588 ; 7.772        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hsync_r          ;
; 7.588 ; 7.772        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[0]  ;
; 7.588 ; 7.772        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[10] ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+
; 9.866  ; 9.866        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.866  ; 9.866        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.904  ; 9.904        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                    ;
; 9.928  ; 9.928        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                    ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                    ;
; 10.071 ; 10.071       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.096 ; 10.096       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                    ;
; 10.132 ; 10.132       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.132 ; 10.132       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; key1      ; clk        ; 5.561 ; 5.834 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rstn      ; clk        ; 5.406 ; 6.101 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rstn      ; clk        ; 3.590 ; 4.103 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+
; key1      ; clk        ; -2.899 ; -2.998 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rstn      ; clk        ; -1.489 ; -1.700 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rstn      ; clk        ; -1.667 ; -1.899 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+-----------+------------+--------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+--------+-------+------------+------------------------------------------------------+
; vga_b[*]  ; clk        ; 9.598  ; 8.675 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[0] ; clk        ; 9.173  ; 8.351 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[1] ; clk        ; 9.313  ; 8.629 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[2] ; clk        ; 9.139  ; 8.396 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[3] ; clk        ; 9.598  ; 8.675 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[4] ; clk        ; 7.508  ; 7.092 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_g[*]  ; clk        ; 10.284 ; 9.388 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[0] ; clk        ; 7.605  ; 7.140 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[1] ; clk        ; 10.284 ; 9.388 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[2] ; clk        ; 8.624  ; 7.944 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[3] ; clk        ; 9.652  ; 8.752 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[4] ; clk        ; 8.495  ; 7.834 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[5] ; clk        ; 9.164  ; 8.344 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_hs    ; clk        ; 6.622  ; 6.087 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_r[*]  ; clk        ; 8.843  ; 8.292 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[0] ; clk        ; 7.826  ; 7.329 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[1] ; clk        ; 7.735  ; 7.200 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[2] ; clk        ; 7.174  ; 6.759 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[3] ; clk        ; 8.843  ; 8.292 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[4] ; clk        ; 8.753  ; 8.011 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_vs    ; clk        ; 6.966  ; 6.385 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_b[*]  ; clk        ; 9.375  ; 8.422 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[0] ; clk        ; 8.710  ; 7.880 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[1] ; clk        ; 8.942  ; 8.249 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[2] ; clk        ; 8.715  ; 7.955 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[3] ; clk        ; 9.375  ; 8.422 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[4] ; clk        ; 7.786  ; 7.196 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_g[*]  ; clk        ; 9.307  ; 8.499 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[0] ; clk        ; 7.339  ; 6.849 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[1] ; clk        ; 9.307  ; 8.499 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[2] ; clk        ; 7.641  ; 7.087 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[3] ; clk        ; 8.948  ; 8.086 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[4] ; clk        ; 8.448  ; 7.722 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[5] ; clk        ; 8.717  ; 7.870 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_r[*]  ; clk        ; 8.628  ; 8.041 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[0] ; clk        ; 7.461  ; 6.946 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[1] ; clk        ; 7.380  ; 6.857 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[2] ; clk        ; 7.114  ; 6.627 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[3] ; clk        ; 8.628  ; 8.041 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[4] ; clk        ; 8.130  ; 7.436 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+-------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; vga_b[*]  ; clk        ; 6.670 ; 6.276 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[0] ; clk        ; 8.227 ; 7.397 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[1] ; clk        ; 8.361 ; 7.666 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[2] ; clk        ; 8.196 ; 7.444 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[3] ; clk        ; 8.753 ; 7.836 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[4] ; clk        ; 6.670 ; 6.276 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_g[*]  ; clk        ; 6.591 ; 6.129 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[0] ; clk        ; 6.591 ; 6.129 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[1] ; clk        ; 9.165 ; 8.288 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[2] ; clk        ; 7.697 ; 7.006 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[3] ; clk        ; 8.558 ; 7.679 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[4] ; clk        ; 7.580 ; 6.905 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[5] ; clk        ; 8.282 ; 7.528 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_hs    ; clk        ; 5.942 ; 5.423 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_r[*]  ; clk        ; 6.309 ; 5.870 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[0] ; clk        ; 6.935 ; 6.418 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[1] ; clk        ; 6.850 ; 6.296 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[2] ; clk        ; 6.309 ; 5.870 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[3] ; clk        ; 7.807 ; 7.236 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[4] ; clk        ; 7.691 ; 6.965 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_vs    ; clk        ; 6.272 ; 5.709 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_b[*]  ; clk        ; 7.062 ; 6.491 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[0] ; clk        ; 7.926 ; 7.125 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[1] ; clk        ; 8.145 ; 7.474 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[2] ; clk        ; 7.928 ; 7.191 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[3] ; clk        ; 8.583 ; 7.665 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[4] ; clk        ; 7.062 ; 6.491 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_g[*]  ; clk        ; 6.632 ; 6.157 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[0] ; clk        ; 6.632 ; 6.157 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[1] ; clk        ; 8.523 ; 7.741 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[2] ; clk        ; 6.896 ; 6.362 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[3] ; clk        ; 8.177 ; 7.344 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[4] ; clk        ; 7.671 ; 6.966 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[5] ; clk        ; 7.955 ; 7.135 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_r[*]  ; clk        ; 6.392 ; 5.917 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[0] ; clk        ; 6.728 ; 6.228 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[1] ; clk        ; 6.648 ; 6.138 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[2] ; clk        ; 6.392 ; 5.917 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[3] ; clk        ; 7.867 ; 7.295 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[4] ; clk        ; 7.388 ; 6.718 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                           ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.286 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                            ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.187 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                             ;
+------------------------------------------------------+-------+---------------+
; Clock                                                ; Slack ; End Point TNS ;
+------------------------------------------------------+-------+---------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.462 ; 0.000         ;
; clk                                                  ; 9.413 ; 0.000         ;
+------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                            ;
+-------+-----------------+--------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node       ; To Node      ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+--------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 5.286 ; x_cnt[2]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 2.378      ;
; 5.292 ; x_cnt[2]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 2.372      ;
; 5.292 ; x_cnt[2]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 2.372      ;
; 5.292 ; x_cnt[2]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 2.372      ;
; 5.386 ; x_cnt[5]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 2.278      ;
; 5.386 ; x_cnt[5]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 2.278      ;
; 5.386 ; x_cnt[5]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 2.278      ;
; 5.386 ; x_cnt[5]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 2.278      ;
; 5.398 ; vga_dis_mode[3] ; vga_b_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 2.260      ;
; 5.424 ; x_cnt[1]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 2.240      ;
; 5.424 ; x_cnt[1]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 2.240      ;
; 5.424 ; x_cnt[1]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 2.240      ;
; 5.424 ; x_cnt[1]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 2.240      ;
; 5.488 ; x_cnt[4]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 2.176      ;
; 5.488 ; x_cnt[4]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 2.176      ;
; 5.488 ; x_cnt[4]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 2.176      ;
; 5.488 ; x_cnt[4]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 2.176      ;
; 5.586 ; vga_dis_mode[3] ; vga_b_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 2.072      ;
; 5.605 ; vga_dis_mode[0] ; vga_b_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 2.053      ;
; 5.616 ; vga_dis_mode[3] ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 2.048      ;
; 5.616 ; x_cnt[8]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 2.048      ;
; 5.616 ; x_cnt[8]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 2.048      ;
; 5.616 ; x_cnt[8]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 2.048      ;
; 5.616 ; x_cnt[8]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 2.048      ;
; 5.622 ; x_cnt[6]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 2.042      ;
; 5.625 ; x_cnt[3]        ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.016     ; 2.038      ;
; 5.644 ; x_cnt[6]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 2.020      ;
; 5.644 ; x_cnt[6]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 2.020      ;
; 5.644 ; x_cnt[6]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 2.020      ;
; 5.646 ; vga_dis_mode[3] ; vga_b_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.017     ; 2.016      ;
; 5.660 ; vga_dis_mode[3] ; vga_b_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 1.998      ;
; 5.661 ; vga_dis_mode[0] ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 2.003      ;
; 5.669 ; vga_dis_mode[2] ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.017     ; 1.993      ;
; 5.675 ; vga_dis_mode[3] ; vga_g_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 1.983      ;
; 5.694 ; vga_dis_mode[1] ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.017     ; 1.968      ;
; 5.695 ; x_cnt[7]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 1.969      ;
; 5.695 ; x_cnt[7]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 1.969      ;
; 5.695 ; x_cnt[7]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 1.969      ;
; 5.695 ; x_cnt[7]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 1.969      ;
; 5.701 ; y_cnt[4]        ; vga_b_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.019     ; 1.959      ;
; 5.702 ; vga_dis_mode[3] ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.020     ; 1.957      ;
; 5.744 ; x_cnt[9]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 1.920      ;
; 5.744 ; x_cnt[3]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 1.920      ;
; 5.744 ; x_cnt[9]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 1.920      ;
; 5.744 ; x_cnt[3]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 1.920      ;
; 5.744 ; x_cnt[9]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 1.920      ;
; 5.744 ; x_cnt[3]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 1.920      ;
; 5.744 ; x_cnt[9]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 1.920      ;
; 5.744 ; x_cnt[3]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 1.920      ;
; 5.745 ; x_cnt[0]        ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 1.919      ;
; 5.783 ; vga_dis_mode[1] ; vga_r_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.020     ; 1.876      ;
; 5.784 ; vga_dis_mode[1] ; vga_r_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.020     ; 1.875      ;
; 5.787 ; vga_dis_mode[0] ; vga_g_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 1.871      ;
; 5.794 ; y_cnt[3]        ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.018     ; 1.867      ;
; 5.796 ; vga_dis_mode[2] ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.022     ; 1.861      ;
; 5.820 ; vga_dis_mode[0] ; vga_b_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 1.838      ;
; 5.823 ; vga_dis_mode[3] ; vga_b_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 1.841      ;
; 5.833 ; vga_dis_mode[3] ; vga_r_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.018     ; 1.828      ;
; 5.834 ; vga_dis_mode[3] ; vga_r_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.018     ; 1.827      ;
; 5.844 ; x_cnt[2]        ; vga_b_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.017     ; 1.818      ;
; 5.845 ; vga_dis_mode[0] ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.020     ; 1.814      ;
; 5.846 ; vga_dis_mode[2] ; vga_g_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.023     ; 1.810      ;
; 5.866 ; x_cnt[0]        ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 1.798      ;
; 5.866 ; x_cnt[0]        ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 1.798      ;
; 5.866 ; x_cnt[0]        ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 1.798      ;
; 5.868 ; vga_dis_mode[1] ; vga_r_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.020     ; 1.791      ;
; 5.870 ; vga_dis_mode[2] ; vga_r_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.020     ; 1.789      ;
; 5.871 ; vga_dis_mode[2] ; vga_r_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.020     ; 1.788      ;
; 5.878 ; vga_dis_mode[1] ; vga_g_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.022     ; 1.779      ;
; 5.894 ; vga_dis_mode[0] ; vga_b_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 1.764      ;
; 5.915 ; y_cnt[3]        ; vga_b_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.013     ; 1.751      ;
; 5.918 ; vga_dis_mode[3] ; vga_r_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.018     ; 1.743      ;
; 5.919 ; x_cnt[10]       ; bar_data[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 1.745      ;
; 5.919 ; x_cnt[10]       ; bar_data[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 1.745      ;
; 5.919 ; x_cnt[10]       ; bar_data[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 1.745      ;
; 5.919 ; x_cnt[10]       ; bar_data[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 1.745      ;
; 5.927 ; vga_dis_mode[1] ; vga_g_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.023     ; 1.729      ;
; 5.928 ; vga_dis_mode[1] ; vga_r_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.020     ; 1.731      ;
; 5.939 ; vga_dis_mode[1] ; vga_b_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.023     ; 1.717      ;
; 5.943 ; vga_dis_mode[1] ; vga_r_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.020     ; 1.716      ;
; 5.951 ; vga_dis_mode[0] ; vga_b_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.017     ; 1.711      ;
; 5.955 ; vga_dis_mode[2] ; vga_r_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.020     ; 1.704      ;
; 5.965 ; y_cnt[5]        ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.013     ; 1.701      ;
; 5.978 ; y_cnt[4]        ; vga_g_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.019     ; 1.682      ;
; 5.978 ; vga_dis_mode[3] ; vga_r_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.018     ; 1.683      ;
; 5.980 ; vga_dis_mode[2] ; vga_b_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.023     ; 1.676      ;
; 5.983 ; y_cnt[2]        ; vga_b_reg[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.019     ; 1.677      ;
; 5.987 ; vga_dis_mode[3] ; vga_g_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 1.671      ;
; 5.993 ; vga_dis_mode[3] ; vga_r_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.018     ; 1.668      ;
; 5.995 ; y_cnt[5]        ; vga_b_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 1.669      ;
; 6.007 ; y_cnt[6]        ; vga_r_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.016     ; 1.656      ;
; 6.012 ; vga_dis_mode[0] ; vga_b_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.015     ; 1.652      ;
; 6.015 ; vga_dis_mode[2] ; vga_r_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.020     ; 1.644      ;
; 6.017 ; vga_dis_mode[2] ; vga_g_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.023     ; 1.639      ;
; 6.030 ; vga_dis_mode[2] ; vga_r_reg[2] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.020     ; 1.629      ;
; 6.036 ; x_cnt[5]        ; vga_g_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.011     ; 1.632      ;
; 6.044 ; x_cnt[5]        ; vga_b_reg[3] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.013     ; 1.622      ;
; 6.053 ; y_cnt[6]        ; vga_b_reg[4] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.019     ; 1.607      ;
; 6.060 ; vga_dis_mode[0] ; vga_g_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.021     ; 1.598      ;
; 6.073 ; x_cnt[3]        ; vga_b_reg[1] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 7.692        ; -0.011     ; 1.595      ;
+-------+-----------------+--------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                  ;
+-------+------------------+------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock                                         ; Latch Clock                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+
; 0.187 ; hsync_r          ; hsync_r          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vsync_r          ; vsync_r          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; hsync_de         ; hsync_de         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga_dis_mode[1]  ; vga_dis_mode[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; vga_dis_mode[0]  ; vga_dis_mode[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.207 ; y_cnt[9]         ; y_cnt[9]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.327      ;
; 0.299 ; y_cnt[7]         ; y_cnt[7]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.419      ;
; 0.304 ; key1_counter[1]  ; key1_counter[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; key1_counter[9]  ; key1_counter[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; key1_counter[11] ; key1_counter[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; key1_counter[23] ; key1_counter[23] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; key1_counter[7]  ; key1_counter[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; key1_counter[3]  ; key1_counter[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; key1_counter[2]  ; key1_counter[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; key1_counter[13] ; key1_counter[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; key1_counter[17] ; key1_counter[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; key1_counter[15] ; key1_counter[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; x_cnt[5]         ; x_cnt[5]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; y_cnt[1]         ; y_cnt[1]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; key1_counter[19] ; key1_counter[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; key1_counter[18] ; key1_counter[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; key1_counter[12] ; key1_counter[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; key1_counter[0]  ; key1_counter[0]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; key1_counter[10] ; key1_counter[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; key1_counter[5]  ; key1_counter[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; x_cnt[4]         ; x_cnt[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; key1_counter[20] ; key1_counter[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; key1_counter[8]  ; key1_counter[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; key1_counter[4]  ; key1_counter[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; key1_counter[16] ; key1_counter[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; key1_counter[21] ; key1_counter[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; key1_counter[14] ; key1_counter[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; key1_counter[6]  ; key1_counter[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; key1_counter[22] ; key1_counter[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.428      ;
; 0.309 ; y_cnt[8]         ; y_cnt[8]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.429      ;
; 0.310 ; y_cnt[4]         ; y_cnt[4]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; y_cnt[5]         ; y_cnt[5]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.430      ;
; 0.312 ; y_cnt[6]         ; y_cnt[6]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.432      ;
; 0.317 ; y_cnt[0]         ; y_cnt[0]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.437      ;
; 0.318 ; x_cnt[8]         ; x_cnt[8]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.438      ;
; 0.318 ; x_cnt[2]         ; x_cnt[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.438      ;
; 0.318 ; x_cnt[1]         ; x_cnt[1]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.438      ;
; 0.321 ; x_cnt[6]         ; x_cnt[6]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.441      ;
; 0.325 ; x_cnt[3]         ; x_cnt[3]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.445      ;
; 0.326 ; x_cnt[7]         ; x_cnt[7]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.446      ;
; 0.327 ; x_cnt[10]        ; x_cnt[10]        ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.447      ;
; 0.328 ; y_cnt[2]         ; y_cnt[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.448      ;
; 0.333 ; x_cnt[9]         ; x_cnt[9]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.453      ;
; 0.342 ; x_cnt[0]         ; x_cnt[0]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.462      ;
; 0.407 ; y_cnt[5]         ; vsync_de         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.528      ;
; 0.415 ; x_cnt[3]         ; hsync_r          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.536      ;
; 0.441 ; vga_dis_mode[0]  ; vga_dis_mode[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.563      ;
; 0.448 ; y_cnt[7]         ; y_cnt[8]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.568      ;
; 0.453 ; key1_counter[1]  ; key1_counter[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; key1_counter[9]  ; key1_counter[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; key1_counter[17] ; key1_counter[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; key1_counter[7]  ; key1_counter[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; key1_counter[3]  ; key1_counter[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; key1_counter[15] ; key1_counter[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; key1_counter[13] ; key1_counter[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; key1_counter[19] ; key1_counter[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; key1_counter[5]  ; key1_counter[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; x_cnt[5]         ; x_cnt[6]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; y_cnt[1]         ; y_cnt[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; key1_counter[11] ; key1_counter[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.033      ; 0.573      ;
; 0.456 ; key1_counter[21] ; key1_counter[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.576      ;
; 0.458 ; x_cnt[6]         ; hsync_r          ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.579      ;
; 0.459 ; y_cnt[5]         ; y_cnt[6]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.579      ;
; 0.463 ; key1_counter[2]  ; key1_counter[3]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.583      ;
; 0.464 ; key1_counter[10] ; key1_counter[11] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; key1_counter[12] ; key1_counter[13] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; key1_counter[18] ; key1_counter[19] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; key1_counter[0]  ; key1_counter[1]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; key1_counter[8]  ; key1_counter[9]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; key1_counter[6]  ; key1_counter[7]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; key1_counter[16] ; key1_counter[17] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; key1_counter[14] ; key1_counter[15] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; x_cnt[4]         ; x_cnt[5]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; key1_counter[4]  ; key1_counter[5]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; key1_counter[20] ; key1_counter[21] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; key1_counter[22] ; key1_counter[23] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; key1_counter[2]  ; key1_counter[4]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; y_cnt[8]         ; y_cnt[9]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; x_cnt[1]         ; x_cnt[2]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; key1_counter[12] ; key1_counter[14] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; key1_counter[18] ; key1_counter[20] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; y_cnt[4]         ; y_cnt[5]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; key1_counter[0]  ; key1_counter[2]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; key1_counter[8]  ; key1_counter[10] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; key1_counter[16] ; key1_counter[18] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; key1_counter[6]  ; key1_counter[8]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; key1_counter[14] ; key1_counter[16] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; key1_counter[4]  ; key1_counter[6]  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; x_cnt[4]         ; x_cnt[6]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; key1_counter[20] ; key1_counter[22] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.470 ; y_cnt[6]         ; y_cnt[7]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.590      ;
; 0.470 ; vsync_de         ; vsync_de         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.590      ;
; 0.470 ; key1_counter[10] ; key1_counter[12] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.033      ; 0.587      ;
; 0.471 ; y_cnt[4]         ; y_cnt[6]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.591      ;
; 0.473 ; y_cnt[6]         ; y_cnt[8]         ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.593      ;
+-------+------------------+------------------+------------------------------------------------------+------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pll_inst|altpll_component|auto_generated|pll1|clk[0]'                                                ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                ; Clock Edge ; Target           ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+------------------+
; 7.462 ; 7.678        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[3]     ;
; 7.462 ; 7.678        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[0]     ;
; 7.462 ; 7.678        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[4]     ;
; 7.462 ; 7.678        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[5]     ;
; 7.463 ; 7.679        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[1]     ;
; 7.464 ; 7.680        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[0]      ;
; 7.464 ; 7.680        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[10]     ;
; 7.464 ; 7.680        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[11]     ;
; 7.464 ; 7.680        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; bar_data[5]      ;
; 7.464 ; 7.680        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[4]     ;
; 7.464 ; 7.680        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[2]     ;
; 7.464 ; 7.680        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[0]     ;
; 7.464 ; 7.680        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[1]     ;
; 7.464 ; 7.680        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[2]     ;
; 7.464 ; 7.680        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[3]     ;
; 7.464 ; 7.680        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_r_reg[4]     ;
; 7.465 ; 7.681        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; grid_data_1[0]   ;
; 7.465 ; 7.681        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; grid_data_2[0]   ;
; 7.465 ; 7.681        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[0]     ;
; 7.465 ; 7.681        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_b_reg[2]     ;
; 7.465 ; 7.681        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[1]     ;
; 7.465 ; 7.681        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; vga_g_reg[3]     ;
; 7.475 ; 7.691        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[12] ;
; 7.475 ; 7.691        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[13] ;
; 7.475 ; 7.691        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[14] ;
; 7.475 ; 7.691        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[15] ;
; 7.475 ; 7.691        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[16] ;
; 7.475 ; 7.691        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[17] ;
; 7.475 ; 7.691        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[18] ;
; 7.475 ; 7.691        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[19] ;
; 7.475 ; 7.691        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[20] ;
; 7.475 ; 7.691        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[21] ;
; 7.475 ; 7.691        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[22] ;
; 7.475 ; 7.691        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[23] ;
; 7.476 ; 7.692        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hsync_r          ;
; 7.476 ; 7.692        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_dis_mode[3]  ;
; 7.476 ; 7.692        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[0]         ;
; 7.476 ; 7.692        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[10]        ;
; 7.476 ; 7.692        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[1]         ;
; 7.476 ; 7.692        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[2]         ;
; 7.476 ; 7.692        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[3]         ;
; 7.476 ; 7.692        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[4]         ;
; 7.476 ; 7.692        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[5]         ;
; 7.476 ; 7.692        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[6]         ;
; 7.476 ; 7.692        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[7]         ;
; 7.476 ; 7.692        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[8]         ;
; 7.476 ; 7.692        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; x_cnt[9]         ;
; 7.477 ; 7.693        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_dis_mode[0]  ;
; 7.477 ; 7.693        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_dis_mode[1]  ;
; 7.477 ; 7.693        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_dis_mode[2]  ;
; 7.477 ; 7.693        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vsync_r          ;
; 7.477 ; 7.693        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[0]         ;
; 7.477 ; 7.693        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[1]         ;
; 7.477 ; 7.693        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[2]         ;
; 7.477 ; 7.693        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[3]         ;
; 7.477 ; 7.693        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[4]         ;
; 7.477 ; 7.693        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[5]         ;
; 7.477 ; 7.693        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[6]         ;
; 7.477 ; 7.693        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[7]         ;
; 7.477 ; 7.693        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[8]         ;
; 7.477 ; 7.693        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[9]         ;
; 7.478 ; 7.694        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hsync_de         ;
; 7.478 ; 7.694        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[0]  ;
; 7.478 ; 7.694        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[10] ;
; 7.478 ; 7.694        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[11] ;
; 7.478 ; 7.694        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[1]  ;
; 7.478 ; 7.694        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[2]  ;
; 7.478 ; 7.694        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[3]  ;
; 7.478 ; 7.694        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[4]  ;
; 7.478 ; 7.694        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[5]  ;
; 7.478 ; 7.694        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[6]  ;
; 7.478 ; 7.694        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[7]  ;
; 7.478 ; 7.694        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[8]  ;
; 7.478 ; 7.694        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[9]  ;
; 7.478 ; 7.694        ; 0.216          ; High Pulse Width ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vsync_de         ;
; 7.503 ; 7.687        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[0]  ;
; 7.503 ; 7.687        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[10] ;
; 7.503 ; 7.687        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[11] ;
; 7.503 ; 7.687        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[1]  ;
; 7.503 ; 7.687        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[2]  ;
; 7.503 ; 7.687        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[3]  ;
; 7.503 ; 7.687        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[4]  ;
; 7.503 ; 7.687        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[5]  ;
; 7.503 ; 7.687        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[6]  ;
; 7.503 ; 7.687        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[7]  ;
; 7.503 ; 7.687        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[8]  ;
; 7.503 ; 7.687        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; key1_counter[9]  ;
; 7.504 ; 7.688        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hsync_de         ;
; 7.504 ; 7.688        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_dis_mode[0]  ;
; 7.504 ; 7.688        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_dis_mode[1]  ;
; 7.504 ; 7.688        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_dis_mode[2]  ;
; 7.504 ; 7.688        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vsync_de         ;
; 7.504 ; 7.688        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vsync_r          ;
; 7.504 ; 7.688        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[0]         ;
; 7.504 ; 7.688        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[1]         ;
; 7.504 ; 7.688        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[2]         ;
; 7.504 ; 7.688        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[3]         ;
; 7.504 ; 7.688        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[4]         ;
; 7.504 ; 7.688        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[5]         ;
; 7.504 ; 7.688        ; 0.184          ; Low Pulse Width  ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; y_cnt[6]         ;
+-------+--------------+----------------+------------------+------------------------------------------------------+------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+
; 9.413  ; 9.413        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.413  ; 9.413        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.448  ; 9.448        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                    ;
; 9.456  ; 9.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                    ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                    ;
; 10.544 ; 10.544       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.552 ; 10.552       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                    ;
; 10.585 ; 10.585       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.585 ; 10.585       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; key1      ; clk        ; 2.865 ; 3.452 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rstn      ; clk        ; 3.024 ; 3.302 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rstn      ; clk        ; 2.019 ; 2.404 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+
; key1      ; clk        ; -1.495 ; -1.990 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rstn      ; clk        ; -0.931 ; -1.379 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rstn      ; clk        ; -0.970 ; -1.425 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; vga_b[*]  ; clk        ; 4.365 ; 4.658 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[0] ; clk        ; 4.210 ; 4.496 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[1] ; clk        ; 4.289 ; 4.624 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[2] ; clk        ; 4.189 ; 4.511 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[3] ; clk        ; 4.365 ; 4.658 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[4] ; clk        ; 3.502 ; 3.722 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_g[*]  ; clk        ; 4.694 ; 5.080 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[0] ; clk        ; 3.551 ; 3.782 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[1] ; clk        ; 4.694 ; 5.080 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[2] ; clk        ; 3.945 ; 4.228 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[3] ; clk        ; 4.399 ; 4.711 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[4] ; clk        ; 3.929 ; 4.187 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[5] ; clk        ; 4.209 ; 4.483 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_hs    ; clk        ; 3.102 ; 3.215 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_r[*]  ; clk        ; 4.133 ; 4.470 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[0] ; clk        ; 3.649 ; 3.888 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[1] ; clk        ; 3.595 ; 3.818 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[2] ; clk        ; 3.368 ; 3.567 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[3] ; clk        ; 4.133 ; 4.470 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[4] ; clk        ; 3.973 ; 4.271 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_vs    ; clk        ; 3.198 ; 3.362 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_b[*]  ; clk        ; 4.302 ; 4.573 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[0] ; clk        ; 4.028 ; 4.267 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[1] ; clk        ; 4.148 ; 4.443 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[2] ; clk        ; 4.012 ; 4.289 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[3] ; clk        ; 4.302 ; 4.573 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[4] ; clk        ; 3.624 ; 3.852 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_g[*]  ; clk        ; 4.294 ; 4.609 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[0] ; clk        ; 3.456 ; 3.650 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[1] ; clk        ; 4.294 ; 4.609 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[2] ; clk        ; 3.572 ; 3.786 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[3] ; clk        ; 4.116 ; 4.362 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[4] ; clk        ; 3.930 ; 4.164 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[5] ; clk        ; 4.040 ; 4.277 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_r[*]  ; clk        ; 4.054 ; 4.362 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[0] ; clk        ; 3.515 ; 3.716 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[1] ; clk        ; 3.473 ; 3.670 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[2] ; clk        ; 3.355 ; 3.527 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[3] ; clk        ; 4.054 ; 4.362 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[4] ; clk        ; 3.738 ; 3.987 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; vga_b[*]  ; clk        ; 3.089 ; 3.283 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[0] ; clk        ; 3.750 ; 3.997 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[1] ; clk        ; 3.825 ; 4.122 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[2] ; clk        ; 3.730 ; 4.013 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[3] ; clk        ; 3.945 ; 4.221 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[4] ; clk        ; 3.089 ; 3.283 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_g[*]  ; clk        ; 3.057 ; 3.247 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[0] ; clk        ; 3.057 ; 3.247 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[1] ; clk        ; 4.157 ; 4.495 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[2] ; clk        ; 3.496 ; 3.742 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[3] ; clk        ; 3.875 ; 4.142 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[4] ; clk        ; 3.486 ; 3.708 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[5] ; clk        ; 3.779 ; 4.044 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_hs    ; clk        ; 2.757 ; 2.864 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_r[*]  ; clk        ; 2.945 ; 3.110 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[0] ; clk        ; 3.215 ; 3.419 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[1] ; clk        ; 3.165 ; 3.353 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[2] ; clk        ; 2.945 ; 3.110 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[3] ; clk        ; 3.630 ; 3.914 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[4] ; clk        ; 3.467 ; 3.723 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_vs    ; clk        ; 2.850 ; 3.005 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_b[*]  ; clk        ; 3.257 ; 3.475 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[0] ; clk        ; 3.641 ; 3.855 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[1] ; clk        ; 3.753 ; 4.026 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[2] ; clk        ; 3.624 ; 3.878 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[3] ; clk        ; 3.908 ; 4.167 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[4] ; clk        ; 3.257 ; 3.475 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_g[*]  ; clk        ; 3.096 ; 3.280 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[0] ; clk        ; 3.096 ; 3.280 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[1] ; clk        ; 3.901 ; 4.200 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[2] ; clk        ; 3.202 ; 3.395 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[3] ; clk        ; 3.731 ; 3.964 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[4] ; clk        ; 3.549 ; 3.762 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[5] ; clk        ; 3.660 ; 3.886 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_r[*]  ; clk        ; 2.997 ; 3.150 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[0] ; clk        ; 3.151 ; 3.331 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[1] ; clk        ; 3.110 ; 3.287 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[2] ; clk        ; 2.997 ; 3.150 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[3] ; clk        ; 3.674 ; 3.965 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[4] ; clk        ; 3.368 ; 3.606 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                              ;
+-------------------------------------------------------+-------+-------+----------+---------+---------------------+
; Clock                                                 ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack                                      ; 1.956 ; 0.187 ; N/A      ; N/A     ; 7.384               ;
;  clk                                                  ; N/A   ; N/A   ; N/A      ; N/A     ; 9.413               ;
;  pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.956 ; 0.187 ; N/A      ; N/A     ; 7.384               ;
; Design-wide TNS                                       ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk                                                  ; N/A   ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-------------------------------------------------------+-------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; key1      ; clk        ; 6.245 ; 6.526 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rstn      ; clk        ; 6.086 ; 6.497 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rstn      ; clk        ; 4.022 ; 4.393 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+
; key1      ; clk        ; -1.495 ; -1.990 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rstn      ; clk        ; -0.931 ; -1.379 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; rstn      ; clk        ; -0.970 ; -1.425 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+
; vga_b[*]  ; clk        ; 10.072 ; 9.566  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[0] ; clk        ; 9.627  ; 9.191  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[1] ; clk        ; 9.795  ; 9.508  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[2] ; clk        ; 9.607  ; 9.231  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[3] ; clk        ; 10.072 ; 9.566  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[4] ; clk        ; 7.929  ; 7.804  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_g[*]  ; clk        ; 10.777 ; 10.357 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[0] ; clk        ; 8.026  ; 7.853  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[1] ; clk        ; 10.777 ; 10.357 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[2] ; clk        ; 9.058  ; 8.729  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[3] ; clk        ; 10.122 ; 9.649  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[4] ; clk        ; 8.986  ; 8.679  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[5] ; clk        ; 9.697  ; 9.280  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_hs    ; clk        ; 7.022  ; 6.653  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_r[*]  ; clk        ; 9.342  ; 9.202  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[0] ; clk        ; 8.280  ; 8.135  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[1] ; clk        ; 8.186  ; 7.987  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[2] ; clk        ; 7.615  ; 7.490  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[3] ; clk        ; 9.342  ; 9.202  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[4] ; clk        ; 9.181  ; 8.808  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_vs    ; clk        ; 7.322  ; 7.020  ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_b[*]  ; clk        ; 9.844  ; 9.297  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[0] ; clk        ; 9.169  ; 8.700  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[1] ; clk        ; 9.436  ; 9.116  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[2] ; clk        ; 9.177  ; 8.768  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[3] ; clk        ; 9.844  ; 9.297  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[4] ; clk        ; 8.207  ; 7.948  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_g[*]  ; clk        ; 9.780  ; 9.376  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[0] ; clk        ; 7.770  ; 7.540  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[1] ; clk        ; 9.780  ; 9.376  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[2] ; clk        ; 8.074  ; 7.790  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[3] ; clk        ; 9.406  ; 8.923  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[4] ; clk        ; 8.954  ; 8.591  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[5] ; clk        ; 9.220  ; 8.764  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_r[*]  ; clk        ; 9.140  ; 8.947  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[0] ; clk        ; 7.930  ; 7.737  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[1] ; clk        ; 7.842  ; 7.632  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[2] ; clk        ; 7.574  ; 7.384  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[3] ; clk        ; 9.140  ; 8.947  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[4] ; clk        ; 8.554  ; 8.180  ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                      ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+
; vga_b[*]  ; clk        ; 3.089 ; 3.283 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[0] ; clk        ; 3.750 ; 3.997 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[1] ; clk        ; 3.825 ; 4.122 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[2] ; clk        ; 3.730 ; 4.013 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[3] ; clk        ; 3.945 ; 4.221 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[4] ; clk        ; 3.089 ; 3.283 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_g[*]  ; clk        ; 3.057 ; 3.247 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[0] ; clk        ; 3.057 ; 3.247 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[1] ; clk        ; 4.157 ; 4.495 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[2] ; clk        ; 3.496 ; 3.742 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[3] ; clk        ; 3.875 ; 4.142 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[4] ; clk        ; 3.486 ; 3.708 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[5] ; clk        ; 3.779 ; 4.044 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_hs    ; clk        ; 2.757 ; 2.864 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_r[*]  ; clk        ; 2.945 ; 3.110 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[0] ; clk        ; 3.215 ; 3.419 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[1] ; clk        ; 3.165 ; 3.353 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[2] ; clk        ; 2.945 ; 3.110 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[3] ; clk        ; 3.630 ; 3.914 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[4] ; clk        ; 3.467 ; 3.723 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_vs    ; clk        ; 2.850 ; 3.005 ; Rise       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_b[*]  ; clk        ; 3.257 ; 3.475 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[0] ; clk        ; 3.641 ; 3.855 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[1] ; clk        ; 3.753 ; 4.026 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[2] ; clk        ; 3.624 ; 3.878 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[3] ; clk        ; 3.908 ; 4.167 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_b[4] ; clk        ; 3.257 ; 3.475 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_g[*]  ; clk        ; 3.096 ; 3.280 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[0] ; clk        ; 3.096 ; 3.280 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[1] ; clk        ; 3.901 ; 4.200 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[2] ; clk        ; 3.202 ; 3.395 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[3] ; clk        ; 3.731 ; 3.964 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[4] ; clk        ; 3.549 ; 3.762 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_g[5] ; clk        ; 3.660 ; 3.886 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; vga_r[*]  ; clk        ; 2.997 ; 3.150 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[0] ; clk        ; 3.151 ; 3.331 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[1] ; clk        ; 3.110 ; 3.287 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[2] ; clk        ; 2.997 ; 3.150 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[3] ; clk        ; 3.674 ; 3.965 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
;  vga_r[4] ; clk        ; 3.368 ; 3.606 ; Fall       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                               ;
+----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin      ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; vga_hs   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_vs   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r[0] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r[1] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r[2] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r[3] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_r[4] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g[0] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g[1] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g[2] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g[3] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g[4] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_g[5] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b[0] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b[1] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b[2] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b[3] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vga_b[4] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+---------------------------------------------------------+
; Input Transition Times                                  ;
+------+--------------+-----------------+-----------------+
; Pin  ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+------+--------------+-----------------+-----------------+
; rstn ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; key1 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin      ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_hs   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; vga_vs   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; vga_r[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; vga_r[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; vga_r[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; vga_r[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; vga_r[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_g[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; vga_g[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; vga_g[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; vga_g[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; vga_g[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; vga_g[5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; vga_b[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; vga_b[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; vga_b[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; vga_b[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; vga_b[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin      ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_hs   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; vga_vs   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; vga_r[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; vga_r[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; vga_r[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; vga_r[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; vga_r[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; vga_g[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; vga_g[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; vga_g[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; vga_g[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; vga_g[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; vga_g[5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; vga_b[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; vga_b[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; vga_b[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; vga_b[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; vga_b[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin      ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; vga_hs   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_vs   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_r[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; vga_r[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; vga_r[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; vga_r[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; vga_r[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; vga_g[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_g[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_g[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; vga_g[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_g[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; vga_g[5] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; vga_b[0] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_b[1] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_b[2] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_b[3] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; vga_b[4] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
+----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                         ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                           ; To Clock                                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 1519     ; 0        ; 746      ; 48       ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                          ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                           ; To Clock                                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 1519     ; 0        ; 746      ; 48       ;
+------------------------------------------------------+------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 93    ; 93   ;
; Unconstrained Output Ports      ; 18    ; 18   ;
; Unconstrained Output Port Paths ; 50    ; 50   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 157 04/27/2011 SJ Full Version
    Info: Processing started: Sat Feb 10 15:41:08 2018
Info: Command: quartus_sta vga_test -c vga_test
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'vga_test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info: Deriving PLL Clocks
    Info: create_clock -period 20.000 -waveform {0.000 10.000} -name clk clk
    Info: create_generated_clock -source {pll_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 10 -multiply_by 13 -duty_cycle 50.00 -name {pll_inst|altpll_component|auto_generated|pll1|clk[0]} {pll_inst|altpll_component|auto_generated|pll1|clk[0]}
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Info: Worst-case setup slack is 1.956
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     1.956         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case hold slack is 0.454
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.454         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 7.384
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     7.384         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info:     9.864         0.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
Info: Worst-case setup slack is 2.360
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     2.360         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case hold slack is 0.403
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.403         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 7.385
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     7.385         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info:     9.866         0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
Info: Worst-case setup slack is 5.286
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     5.286         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case hold slack is 0.187
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.187         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 7.462
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     7.462         0.000 pll_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info:     9.413         0.000 clk 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 258 megabytes
    Info: Processing ended: Sat Feb 10 15:41:11 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


