# RTL設計ソースコード

このディレクトリには、AITL構想に基づいたSoC制御系PoCのハードウェア設計コード（主にVerilog/SystemVerilog）が格納されています。

---

## 役割

- 制御ロジックのRTL記述
- FSM、制御回路、データパスの実装
- AITL層構造に対応したモジュール分割と階層設計

---

## 開発ルール

- 各モジュールは機能単位で分割管理
- 命名規則・コメント規約はプロジェクト共通基準に準拠
- テストベンチは `eval/` 以下で管理（リンク参照）

---

## 参考

- [PoCマニュアル（docs/manual/）](../docs/manual/README.md)
- [評価データ（eval/）](../../eval/)
