<use f='llvm/llvm/lib/CodeGen/RegAllocGreedy.cpp' l='2803' u='c' c='_ZN12_GLOBAL__N_18RAGreedy21tryAssignCSRFirstTimeERN4llvm12LiveIntervalERNS1_15AllocationOrderENS1_10MCRegisterERjRNS1_15SmallVectorImplINS1_8RegisterEEE'/>
<use f='llvm/llvm/lib/CodeGen/RegAllocGreedy.cpp' l='2820' u='c' c='_ZN12_GLOBAL__N_18RAGreedy21tryAssignCSRFirstTimeERN4llvm12LiveIntervalERNS1_15AllocationOrderENS1_10MCRegisterERjRNS1_15SmallVectorImplINS1_8RegisterEEE'/>
<use f='llvm/llvm/lib/CodeGen/RegAllocGreedy.cpp' l='2826' u='c' c='_ZN12_GLOBAL__N_18RAGreedy21tryAssignCSRFirstTimeERN4llvm12LiveIntervalERNS1_15AllocationOrderENS1_10MCRegisterERjRNS1_15SmallVectorImplINS1_8RegisterEEE'/>
<use f='llvm/llvm/lib/Target/AMDGPU/SIRegisterInfo.cpp' l='200' u='c' c='_ZNK4llvm14SIRegisterInfo31reservedPrivateSegmentBufferRegERKNS_15MachineFunctionE'/>
