package cuda

/*
 THIS FILE IS AUTO-GENERATED BY CUDA2GO.
 EDITING IS FUTILE.
*/

import (
	"github.com/mumax/3/cuda/cu"
	"github.com/mumax/3/timer"
	"sync"
	"unsafe"
)

// CUDA handle for adddmitensor kernel
var adddmitensor_code cu.Function

// Stores the arguments for adddmitensor kernel invocation
type adddmitensor_args_t struct {
	arg_Hx      unsafe.Pointer
	arg_Hy      unsafe.Pointer
	arg_Hz      unsafe.Pointer
	arg_mx      unsafe.Pointer
	arg_my      unsafe.Pointer
	arg_mz      unsafe.Pointer
	arg_Ms_     unsafe.Pointer
	arg_Ms_mul  float32
	arg_D       unsafe.Pointer
	arg_regions unsafe.Pointer
	arg_cx      float32
	arg_cy      float32
	arg_cz      float32
	arg_Nx      int
	arg_Ny      int
	arg_Nz      int
	arg_PBC     byte
	argptr      [17]unsafe.Pointer
	sync.Mutex
}

// Stores the arguments for adddmitensor kernel invocation
var adddmitensor_args adddmitensor_args_t

func init() {
	// CUDA driver kernel call wants pointers to arguments, set them up once.
	adddmitensor_args.argptr[0] = unsafe.Pointer(&adddmitensor_args.arg_Hx)
	adddmitensor_args.argptr[1] = unsafe.Pointer(&adddmitensor_args.arg_Hy)
	adddmitensor_args.argptr[2] = unsafe.Pointer(&adddmitensor_args.arg_Hz)
	adddmitensor_args.argptr[3] = unsafe.Pointer(&adddmitensor_args.arg_mx)
	adddmitensor_args.argptr[4] = unsafe.Pointer(&adddmitensor_args.arg_my)
	adddmitensor_args.argptr[5] = unsafe.Pointer(&adddmitensor_args.arg_mz)
	adddmitensor_args.argptr[6] = unsafe.Pointer(&adddmitensor_args.arg_Ms_)
	adddmitensor_args.argptr[7] = unsafe.Pointer(&adddmitensor_args.arg_Ms_mul)
	adddmitensor_args.argptr[8] = unsafe.Pointer(&adddmitensor_args.arg_D)
	adddmitensor_args.argptr[9] = unsafe.Pointer(&adddmitensor_args.arg_regions)
	adddmitensor_args.argptr[10] = unsafe.Pointer(&adddmitensor_args.arg_cx)
	adddmitensor_args.argptr[11] = unsafe.Pointer(&adddmitensor_args.arg_cy)
	adddmitensor_args.argptr[12] = unsafe.Pointer(&adddmitensor_args.arg_cz)
	adddmitensor_args.argptr[13] = unsafe.Pointer(&adddmitensor_args.arg_Nx)
	adddmitensor_args.argptr[14] = unsafe.Pointer(&adddmitensor_args.arg_Ny)
	adddmitensor_args.argptr[15] = unsafe.Pointer(&adddmitensor_args.arg_Nz)
	adddmitensor_args.argptr[16] = unsafe.Pointer(&adddmitensor_args.arg_PBC)
}

// Wrapper for adddmitensor CUDA kernel, asynchronous.
func k_adddmitensor_async(Hx unsafe.Pointer, Hy unsafe.Pointer, Hz unsafe.Pointer, mx unsafe.Pointer, my unsafe.Pointer, mz unsafe.Pointer, Ms_ unsafe.Pointer, Ms_mul float32, D unsafe.Pointer, regions unsafe.Pointer, cx float32, cy float32, cz float32, Nx int, Ny int, Nz int, PBC byte, cfg *config) {
	if Synchronous { // debug
		Sync()
		timer.Start("adddmitensor")
	}

	adddmitensor_args.Lock()
	defer adddmitensor_args.Unlock()

	if adddmitensor_code == 0 {
		adddmitensor_code = fatbinLoad(adddmitensor_map, "adddmitensor")
	}

	adddmitensor_args.arg_Hx = Hx
	adddmitensor_args.arg_Hy = Hy
	adddmitensor_args.arg_Hz = Hz
	adddmitensor_args.arg_mx = mx
	adddmitensor_args.arg_my = my
	adddmitensor_args.arg_mz = mz
	adddmitensor_args.arg_Ms_ = Ms_
	adddmitensor_args.arg_Ms_mul = Ms_mul
	adddmitensor_args.arg_D = D
	adddmitensor_args.arg_regions = regions
	adddmitensor_args.arg_cx = cx
	adddmitensor_args.arg_cy = cy
	adddmitensor_args.arg_cz = cz
	adddmitensor_args.arg_Nx = Nx
	adddmitensor_args.arg_Ny = Ny
	adddmitensor_args.arg_Nz = Nz
	adddmitensor_args.arg_PBC = PBC

	args := adddmitensor_args.argptr[:]
	cu.LaunchKernel(adddmitensor_code, cfg.Grid.X, cfg.Grid.Y, cfg.Grid.Z, cfg.Block.X, cfg.Block.Y, cfg.Block.Z, 0, stream0, args)

	if Synchronous { // debug
		Sync()
		timer.Stop("adddmitensor")
	}
}

// maps compute capability on PTX code for adddmitensor kernel.
var adddmitensor_map = map[int]string{0: "",
	30: adddmitensor_ptx_30,
	35: adddmitensor_ptx_35,
	37: adddmitensor_ptx_37,
	50: adddmitensor_ptx_50,
	52: adddmitensor_ptx_52,
	53: adddmitensor_ptx_53,
	60: adddmitensor_ptx_60,
	61: adddmitensor_ptx_61,
	70: adddmitensor_ptx_70}

// adddmitensor PTX code for various compute capabilities.
const (
	adddmitensor_ptx_30 = `
.version 6.2
.target sm_30
.address_size 64

	// .globl	adddmitensor

.visible .entry adddmitensor(
	.param .u64 adddmitensor_param_0,
	.param .u64 adddmitensor_param_1,
	.param .u64 adddmitensor_param_2,
	.param .u64 adddmitensor_param_3,
	.param .u64 adddmitensor_param_4,
	.param .u64 adddmitensor_param_5,
	.param .u64 adddmitensor_param_6,
	.param .f32 adddmitensor_param_7,
	.param .u64 adddmitensor_param_8,
	.param .u64 adddmitensor_param_9,
	.param .f32 adddmitensor_param_10,
	.param .f32 adddmitensor_param_11,
	.param .f32 adddmitensor_param_12,
	.param .u32 adddmitensor_param_13,
	.param .u32 adddmitensor_param_14,
	.param .u32 adddmitensor_param_15,
	.param .u8 adddmitensor_param_16
)
{
	.reg .pred 	%p<41>;
	.reg .b16 	%rs<18>;
	.reg .f32 	%f<286>;
	.reg .b32 	%r<199>;
	.reg .b64 	%rd<71>;


	ld.param.u64 	%rd1, [adddmitensor_param_0];
	ld.param.u64 	%rd2, [adddmitensor_param_1];
	ld.param.u64 	%rd3, [adddmitensor_param_2];
	ld.param.u64 	%rd4, [adddmitensor_param_3];
	ld.param.u64 	%rd5, [adddmitensor_param_4];
	ld.param.u64 	%rd6, [adddmitensor_param_5];
	ld.param.u64 	%rd7, [adddmitensor_param_6];
	ld.param.f32 	%f284, [adddmitensor_param_7];
	ld.param.u64 	%rd8, [adddmitensor_param_8];
	ld.param.f32 	%f54, [adddmitensor_param_10];
	ld.param.f32 	%f55, [adddmitensor_param_11];
	ld.param.f32 	%f56, [adddmitensor_param_12];
	ld.param.u32 	%r25, [adddmitensor_param_13];
	ld.param.u32 	%r26, [adddmitensor_param_14];
	ld.param.u32 	%r27, [adddmitensor_param_15];
	ld.param.u8 	%rs3, [adddmitensor_param_16];
	mov.u32 	%r28, %ntid.x;
	mov.u32 	%r29, %ctaid.x;
	mov.u32 	%r30, %tid.x;
	mad.lo.s32 	%r1, %r28, %r29, %r30;
	mov.u32 	%r31, %ntid.y;
	mov.u32 	%r32, %ctaid.y;
	mov.u32 	%r33, %tid.y;
	mad.lo.s32 	%r2, %r31, %r32, %r33;
	mov.u32 	%r34, %ntid.z;
	mov.u32 	%r35, %ctaid.z;
	mov.u32 	%r36, %tid.z;
	mad.lo.s32 	%r3, %r34, %r35, %r36;
	setp.ge.s32	%p1, %r2, %r26;
	setp.ge.s32	%p2, %r1, %r25;
	or.pred  	%p3, %p1, %p2;
	setp.ge.s32	%p4, %r3, %r27;
	or.pred  	%p5, %p3, %p4;
	@%p5 bra 	BB0_37;

	cvta.to.global.u64 	%rd9, %rd6;
	cvta.to.global.u64 	%rd10, %rd5;
	cvta.to.global.u64 	%rd11, %rd4;
	mad.lo.s32 	%r37, %r3, %r26, %r2;
	mad.lo.s32 	%r4, %r37, %r25, %r1;
	mul.wide.s32 	%rd12, %r4, 4;
	add.s64 	%rd13, %rd11, %rd12;
	add.s64 	%rd14, %rd10, %rd12;
	add.s64 	%rd15, %rd9, %rd12;
	ld.global.f32 	%f1, [%rd13];
	ld.global.f32 	%f2, [%rd14];
	mul.f32 	%f57, %f2, %f2;
	fma.rn.f32 	%f58, %f1, %f1, %f57;
	ld.global.f32 	%f3, [%rd15];
	fma.rn.f32 	%f59, %f3, %f3, %f58;
	setp.eq.f32	%p6, %f59, 0f00000000;
	@%p6 bra 	BB0_37;

	add.s32 	%r42, %r1, -1;
	setp.gt.s32	%p7, %r42, -1;
	and.b16  	%rs4, %rs3, 1;
	setp.eq.b16	%p8, %rs4, 1;
	or.pred  	%p9, %p7, %p8;
	mov.f32 	%f281, 0f00000000;
	mov.f32 	%f266, %f281;
	mov.f32 	%f267, %f281;
	mov.f32 	%f268, %f281;
	@!%p9 bra 	BB0_7;
	bra.uni 	BB0_3;

BB0_3:
	setp.eq.b16	%p10, %rs4, 1;
	@!%p10 bra 	BB0_5;
	bra.uni 	BB0_4;

BB0_4:
	rem.s32 	%r48, %r42, %r25;
	add.s32 	%r49, %r48, %r25;
	rem.s32 	%r193, %r49, %r25;
	bra.uni 	BB0_6;

BB0_5:
	mov.u32 	%r55, 0;
	max.s32 	%r193, %r42, %r55;

BB0_6:
	mad.lo.s32 	%r65, %r37, %r25, %r193;
	mul.wide.s32 	%rd17, %r65, 4;
	add.s64 	%rd18, %rd11, %rd17;
	ld.global.f32 	%f266, [%rd18];
	add.s64 	%rd20, %rd10, %rd17;
	ld.global.f32 	%f267, [%rd20];
	add.s64 	%rd22, %rd9, %rd17;
	ld.global.f32 	%f268, [%rd22];

BB0_7:
	setp.eq.b16	%p11, %rs4, 1;
	add.s32 	%r70, %r1, 1;
	setp.lt.s32	%p12, %r70, %r25;
	or.pred  	%p13, %p12, %p11;
	mov.f32 	%f269, %f281;
	mov.f32 	%f270, %f281;
	mov.f32 	%f271, %f281;
	@!%p13 bra 	BB0_12;
	bra.uni 	BB0_8;

BB0_8:
	setp.eq.b16	%p14, %rs4, 1;
	@!%p14 bra 	BB0_10;
	bra.uni 	BB0_9;

BB0_9:
	rem.s32 	%r76, %r70, %r25;
	add.s32 	%r77, %r76, %r25;
	rem.s32 	%r194, %r77, %r25;
	bra.uni 	BB0_11;

BB0_10:
	add.s32 	%r78, %r25, -1;
	min.s32 	%r194, %r70, %r78;

BB0_11:
	mad.lo.s32 	%r93, %r37, %r25, %r194;
	mul.wide.s32 	%rd24, %r93, 4;
	add.s64 	%rd25, %rd11, %rd24;
	ld.global.f32 	%f269, [%rd25];
	add.s64 	%rd27, %rd10, %rd24;
	ld.global.f32 	%f270, [%rd27];
	add.s64 	%rd29, %rd9, %rd24;
	ld.global.f32 	%f271, [%rd29];

BB0_12:
	cvta.to.global.u64 	%rd30, %rd8;
	ld.global.f32 	%f69, [%rd30+12];
	ld.global.f32 	%f70, [%rd30+4];
	sub.f32 	%f71, %f70, %f69;
	sub.f32 	%f72, %f267, %f270;
	ld.global.f32 	%f73, [%rd30+24];
	ld.global.f32 	%f74, [%rd30+8];
	sub.f32 	%f75, %f74, %f73;
	sub.f32 	%f76, %f268, %f271;
	mul.f32 	%f77, %f76, %f75;
	fma.rn.f32 	%f78, %f72, %f71, %f77;
	add.f32 	%f79, %f54, %f54;
	div.rn.f32 	%f80, %f78, %f79;
	add.f32 	%f81, %f80, 0f00000000;
	ld.global.f32 	%f82, [%rd30+28];
	ld.global.f32 	%f83, [%rd30+20];
	sub.f32 	%f84, %f83, %f82;
	sub.f32 	%f85, %f69, %f70;
	sub.f32 	%f86, %f266, %f269;
	mul.f32 	%f87, %f86, %f85;
	fma.rn.f32 	%f88, %f76, %f84, %f87;
	div.rn.f32 	%f89, %f88, %f79;
	add.f32 	%f90, %f89, 0f00000000;
	sub.f32 	%f91, %f73, %f74;
	sub.f32 	%f92, %f82, %f83;
	mul.f32 	%f93, %f72, %f92;
	fma.rn.f32 	%f94, %f86, %f91, %f93;
	div.rn.f32 	%f95, %f94, %f79;
	add.f32 	%f96, %f95, 0f00000000;
	mul.f32 	%f97, %f267, %f267;
	fma.rn.f32 	%f98, %f266, %f266, %f97;
	fma.rn.f32 	%f99, %f268, %f268, %f98;
	setp.neu.f32	%p15, %f99, 0f00000000;
	selp.u32	%r94, 1, 0, %p15;
	mul.f32 	%f100, %f270, %f270;
	fma.rn.f32 	%f101, %f269, %f269, %f100;
	fma.rn.f32 	%f102, %f271, %f271, %f101;
	setp.neu.f32	%p16, %f102, 0f00000000;
	selp.u32	%r95, 1, 0, %p16;
	sub.s32 	%r96, %r94, %r95;
	cvt.rn.f32.s32	%f103, %r96;
	ld.global.f32 	%f104, [%rd30];
	add.f32 	%f105, %f104, %f104;
	add.f32 	%f106, %f70, %f69;
	mul.f32 	%f107, %f2, %f106;
	fma.rn.f32 	%f108, %f1, %f105, %f107;
	add.f32 	%f109, %f74, %f73;
	fma.rn.f32 	%f110, %f3, %f109, %f108;
	mul.f32 	%f111, %f103, %f110;
	div.rn.f32 	%f112, %f111, %f79;
	add.f32 	%f16, %f81, %f112;
	ld.global.f32 	%f113, [%rd30+16];
	add.f32 	%f114, %f113, %f113;
	add.f32 	%f115, %f83, %f82;
	mul.f32 	%f116, %f3, %f115;
	fma.rn.f32 	%f117, %f2, %f114, %f116;
	fma.rn.f32 	%f118, %f1, %f106, %f117;
	mul.f32 	%f119, %f103, %f118;
	div.rn.f32 	%f120, %f119, %f79;
	add.f32 	%f17, %f90, %f120;
	ld.global.f32 	%f121, [%rd30+32];
	add.f32 	%f122, %f121, %f121;
	mul.f32 	%f123, %f1, %f109;
	fma.rn.f32 	%f124, %f3, %f122, %f123;
	fma.rn.f32 	%f125, %f2, %f115, %f124;
	mul.f32 	%f126, %f103, %f125;
	div.rn.f32 	%f127, %f126, %f79;
	add.f32 	%f18, %f96, %f127;
	add.s32 	%r11, %r2, -1;
	setp.lt.s32	%p17, %r11, 0;
	and.b16  	%rs1, %rs3, 2;
	shr.u16 	%rs8, %rs1, 1;
	and.b16  	%rs9, %rs8, 1;
	setp.eq.b16	%p18, %rs9, 1;
	not.pred 	%p19, %p18;
	and.pred  	%p20, %p17, %p19;
	mov.f32 	%f272, %f281;
	mov.f32 	%f273, %f281;
	mov.f32 	%f274, %f281;
	@%p20 bra 	BB0_17;

	setp.eq.s16	%p21, %rs1, 0;
	@%p21 bra 	BB0_15;

	rem.s32 	%r101, %r11, %r26;
	add.s32 	%r102, %r101, %r26;
	rem.s32 	%r195, %r102, %r26;
	bra.uni 	BB0_16;

BB0_15:
	mov.u32 	%r103, 0;
	max.s32 	%r195, %r11, %r103;

BB0_16:
	mad.lo.s32 	%r108, %r3, %r26, %r195;
	mad.lo.s32 	%r113, %r108, %r25, %r1;
	mul.wide.s32 	%rd32, %r113, 4;
	add.s64 	%rd33, %rd11, %rd32;
	ld.global.f32 	%f272, [%rd33];
	add.s64 	%rd35, %rd10, %rd32;
	ld.global.f32 	%f273, [%rd35];
	add.s64 	%rd37, %rd9, %rd32;
	ld.global.f32 	%f274, [%rd37];

BB0_17:
	add.s32 	%r118, %r2, 1;
	setp.ge.s32	%p22, %r118, %r26;
	setp.eq.s16	%p23, %rs1, 0;
	and.pred  	%p24, %p22, %p23;
	mov.f32 	%f275, %f281;
	mov.f32 	%f276, %f281;
	mov.f32 	%f277, %f281;
	@%p24 bra 	BB0_22;

	@%p23 bra 	BB0_20;

	rem.s32 	%r124, %r118, %r26;
	add.s32 	%r125, %r124, %r26;
	rem.s32 	%r196, %r125, %r26;
	bra.uni 	BB0_21;

BB0_20:
	add.s32 	%r126, %r26, -1;
	min.s32 	%r196, %r118, %r126;

BB0_21:
	mad.lo.s32 	%r136, %r3, %r26, %r196;
	mad.lo.s32 	%r141, %r136, %r25, %r1;
	mul.wide.s32 	%rd39, %r141, 4;
	add.s64 	%rd40, %rd11, %rd39;
	ld.global.f32 	%f275, [%rd40];
	add.s64 	%rd42, %rd10, %rd39;
	ld.global.f32 	%f276, [%rd42];
	add.s64 	%rd44, %rd9, %rd39;
	ld.global.f32 	%f277, [%rd44];

BB0_22:
	ld.global.f32 	%f134, [%rd30+48];
	ld.global.f32 	%f135, [%rd30+40];
	sub.f32 	%f136, %f135, %f134;
	sub.f32 	%f137, %f273, %f276;
	ld.global.f32 	%f138, [%rd30+60];
	ld.global.f32 	%f139, [%rd30+44];
	sub.f32 	%f140, %f139, %f138;
	sub.f32 	%f141, %f274, %f277;
	mul.f32 	%f142, %f141, %f140;
	fma.rn.f32 	%f143, %f137, %f136, %f142;
	add.f32 	%f144, %f55, %f55;
	div.rn.f32 	%f145, %f143, %f144;
	add.f32 	%f146, %f16, %f145;
	ld.global.f32 	%f147, [%rd30+64];
	ld.global.f32 	%f148, [%rd30+56];
	sub.f32 	%f149, %f148, %f147;
	sub.f32 	%f150, %f134, %f135;
	sub.f32 	%f151, %f272, %f275;
	mul.f32 	%f152, %f151, %f150;
	fma.rn.f32 	%f153, %f141, %f149, %f152;
	div.rn.f32 	%f154, %f153, %f144;
	add.f32 	%f155, %f17, %f154;
	sub.f32 	%f156, %f138, %f139;
	sub.f32 	%f157, %f147, %f148;
	mul.f32 	%f158, %f137, %f157;
	fma.rn.f32 	%f159, %f151, %f156, %f158;
	div.rn.f32 	%f160, %f159, %f144;
	add.f32 	%f161, %f18, %f160;
	mul.f32 	%f162, %f276, %f276;
	fma.rn.f32 	%f163, %f275, %f275, %f162;
	fma.rn.f32 	%f164, %f277, %f277, %f163;
	setp.neu.f32	%p26, %f164, 0f00000000;
	selp.u32	%r142, 1, 0, %p26;
	mul.f32 	%f165, %f273, %f273;
	fma.rn.f32 	%f166, %f272, %f272, %f165;
	fma.rn.f32 	%f167, %f274, %f274, %f166;
	setp.neu.f32	%p27, %f167, 0f00000000;
	selp.u32	%r143, 1, 0, %p27;
	sub.s32 	%r144, %r142, %r143;
	cvt.rn.f32.s32	%f168, %r144;
	ld.global.f32 	%f169, [%rd30+36];
	add.f32 	%f170, %f169, %f169;
	add.f32 	%f171, %f135, %f134;
	mul.f32 	%f172, %f2, %f171;
	fma.rn.f32 	%f173, %f1, %f170, %f172;
	add.f32 	%f174, %f139, %f138;
	fma.rn.f32 	%f175, %f3, %f174, %f173;
	mul.f32 	%f176, %f168, %f175;
	div.rn.f32 	%f177, %f176, %f144;
	add.f32 	%f31, %f146, %f177;
	ld.global.f32 	%f178, [%rd30+52];
	add.f32 	%f179, %f178, %f178;
	add.f32 	%f180, %f148, %f147;
	mul.f32 	%f181, %f3, %f180;
	fma.rn.f32 	%f182, %f2, %f179, %f181;
	fma.rn.f32 	%f183, %f1, %f171, %f182;
	mul.f32 	%f184, %f168, %f183;
	div.rn.f32 	%f185, %f184, %f144;
	add.f32 	%f32, %f155, %f185;
	ld.global.f32 	%f186, [%rd30+68];
	add.f32 	%f187, %f186, %f186;
	mul.f32 	%f188, %f1, %f174;
	fma.rn.f32 	%f189, %f3, %f187, %f188;
	fma.rn.f32 	%f190, %f2, %f180, %f189;
	mul.f32 	%f191, %f168, %f190;
	div.rn.f32 	%f192, %f191, %f144;
	add.f32 	%f33, %f161, %f192;
	add.s32 	%r18, %r3, -1;
	setp.lt.s32	%p28, %r18, 0;
	and.b16  	%rs2, %rs3, 4;
	shr.u16 	%rs13, %rs2, 2;
	and.b16  	%rs14, %rs13, 1;
	setp.eq.b16	%p29, %rs14, 1;
	not.pred 	%p30, %p29;
	and.pred  	%p31, %p28, %p30;
	mov.f32 	%f278, %f281;
	mov.f32 	%f279, %f281;
	mov.f32 	%f280, %f281;
	@%p31 bra 	BB0_27;

	setp.eq.s16	%p32, %rs2, 0;
	@%p32 bra 	BB0_25;

	rem.s32 	%r149, %r18, %r27;
	add.s32 	%r150, %r149, %r27;
	rem.s32 	%r197, %r150, %r27;
	bra.uni 	BB0_26;

BB0_25:
	mov.u32 	%r151, 0;
	max.s32 	%r197, %r18, %r151;

BB0_26:
	mad.lo.s32 	%r156, %r197, %r26, %r2;
	mad.lo.s32 	%r161, %r156, %r25, %r1;
	mul.wide.s32 	%rd47, %r161, 4;
	add.s64 	%rd48, %rd11, %rd47;
	ld.global.f32 	%f280, [%rd48];
	add.s64 	%rd50, %rd10, %rd47;
	ld.global.f32 	%f279, [%rd50];
	add.s64 	%rd52, %rd9, %rd47;
	ld.global.f32 	%f278, [%rd52];

BB0_27:
	add.s32 	%r166, %r3, 1;
	setp.ge.s32	%p33, %r166, %r27;
	setp.eq.s16	%p34, %rs2, 0;
	and.pred  	%p35, %p33, %p34;
	mov.f32 	%f282, %f281;
	mov.f32 	%f283, %f281;
	@%p35 bra 	BB0_32;

	@%p34 bra 	BB0_30;

	rem.s32 	%r172, %r166, %r27;
	add.s32 	%r173, %r172, %r27;
	rem.s32 	%r198, %r173, %r27;
	bra.uni 	BB0_31;

BB0_30:
	add.s32 	%r174, %r27, -1;
	min.s32 	%r198, %r166, %r174;

BB0_31:
	mad.lo.s32 	%r184, %r198, %r26, %r2;
	mad.lo.s32 	%r189, %r184, %r25, %r1;
	mul.wide.s32 	%rd54, %r189, 4;
	add.s64 	%rd55, %rd11, %rd54;
	ld.global.f32 	%f283, [%rd55];
	add.s64 	%rd57, %rd10, %rd54;
	ld.global.f32 	%f282, [%rd57];
	add.s64 	%rd59, %rd9, %rd54;
	ld.global.f32 	%f281, [%rd59];

BB0_32:
	ld.global.f32 	%f196, [%rd30+84];
	ld.global.f32 	%f197, [%rd30+76];
	sub.f32 	%f198, %f197, %f196;
	sub.f32 	%f199, %f279, %f282;
	ld.global.f32 	%f200, [%rd30+96];
	ld.global.f32 	%f201, [%rd30+80];
	sub.f32 	%f202, %f201, %f200;
	sub.f32 	%f203, %f278, %f281;
	mul.f32 	%f204, %f203, %f202;
	fma.rn.f32 	%f205, %f199, %f198, %f204;
	add.f32 	%f206, %f56, %f56;
	div.rn.f32 	%f207, %f205, %f206;
	add.f32 	%f208, %f31, %f207;
	ld.global.f32 	%f209, [%rd30+100];
	ld.global.f32 	%f210, [%rd30+92];
	sub.f32 	%f211, %f210, %f209;
	sub.f32 	%f212, %f196, %f197;
	sub.f32 	%f213, %f280, %f283;
	mul.f32 	%f214, %f213, %f212;
	fma.rn.f32 	%f215, %f203, %f211, %f214;
	div.rn.f32 	%f216, %f215, %f206;
	add.f32 	%f217, %f32, %f216;
	sub.f32 	%f218, %f200, %f201;
	sub.f32 	%f219, %f209, %f210;
	mul.f32 	%f220, %f199, %f219;
	fma.rn.f32 	%f221, %f213, %f218, %f220;
	div.rn.f32 	%f222, %f221, %f206;
	add.f32 	%f223, %f33, %f222;
	mul.f32 	%f224, %f280, %f280;
	fma.rn.f32 	%f225, %f279, %f279, %f224;
	fma.rn.f32 	%f226, %f278, %f278, %f225;
	setp.neu.f32	%p37, %f226, 0f00000000;
	selp.u32	%r190, 1, 0, %p37;
	mul.f32 	%f227, %f283, %f283;
	fma.rn.f32 	%f228, %f282, %f282, %f227;
	fma.rn.f32 	%f229, %f281, %f281, %f228;
	setp.neu.f32	%p38, %f229, 0f00000000;
	selp.u32	%r191, 1, 0, %p38;
	sub.s32 	%r192, %r190, %r191;
	cvt.rn.f32.s32	%f230, %r192;
	ld.global.f32 	%f231, [%rd30+72];
	add.f32 	%f232, %f231, %f231;
	add.f32 	%f233, %f197, %f196;
	mul.f32 	%f234, %f2, %f233;
	fma.rn.f32 	%f235, %f1, %f232, %f234;
	add.f32 	%f236, %f201, %f200;
	fma.rn.f32 	%f237, %f3, %f236, %f235;
	mul.f32 	%f238, %f230, %f237;
	div.rn.f32 	%f239, %f238, %f206;
	add.f32 	%f46, %f208, %f239;
	ld.global.f32 	%f240, [%rd30+88];
	add.f32 	%f241, %f240, %f240;
	add.f32 	%f242, %f210, %f209;
	mul.f32 	%f243, %f3, %f242;
	fma.rn.f32 	%f244, %f2, %f241, %f243;
	fma.rn.f32 	%f245, %f1, %f233, %f244;
	mul.f32 	%f246, %f230, %f245;
	div.rn.f32 	%f247, %f246, %f206;
	add.f32 	%f47, %f217, %f247;
	ld.global.f32 	%f248, [%rd30+104];
	add.f32 	%f249, %f248, %f248;
	mul.f32 	%f250, %f1, %f236;
	fma.rn.f32 	%f251, %f3, %f249, %f250;
	fma.rn.f32 	%f252, %f2, %f242, %f251;
	mul.f32 	%f253, %f230, %f252;
	div.rn.f32 	%f254, %f253, %f206;
	add.f32 	%f48, %f223, %f254;
	setp.eq.s64	%p39, %rd7, 0;
	@%p39 bra 	BB0_34;

	cvta.to.global.u64 	%rd61, %rd7;
	add.s64 	%rd63, %rd61, %rd12;
	ld.global.f32 	%f255, [%rd63];
	mul.f32 	%f284, %f255, %f284;

BB0_34:
	setp.eq.f32	%p40, %f284, 0f00000000;
	mov.f32 	%f285, 0f00000000;
	@%p40 bra 	BB0_36;

	rcp.rn.f32 	%f285, %f284;

BB0_36:
	cvta.to.global.u64 	%rd64, %rd1;
	add.s64 	%rd66, %rd64, %rd12;
	ld.global.f32 	%f257, [%rd66];
	mul.f32 	%f258, %f46, %f285;
	sub.f32 	%f259, %f257, %f258;
	st.global.f32 	[%rd66], %f259;
	cvta.to.global.u64 	%rd67, %rd2;
	add.s64 	%rd68, %rd67, %rd12;
	ld.global.f32 	%f260, [%rd68];
	mul.f32 	%f261, %f47, %f285;
	sub.f32 	%f262, %f260, %f261;
	st.global.f32 	[%rd68], %f262;
	cvta.to.global.u64 	%rd69, %rd3;
	add.s64 	%rd70, %rd69, %rd12;
	ld.global.f32 	%f263, [%rd70];
	mul.f32 	%f264, %f48, %f285;
	sub.f32 	%f265, %f263, %f264;
	st.global.f32 	[%rd70], %f265;

BB0_37:
	ret;
}


`
	adddmitensor_ptx_35 = `
.version 6.2
.target sm_35
.address_size 64

	// .globl	adddmitensor

.visible .entry adddmitensor(
	.param .u64 adddmitensor_param_0,
	.param .u64 adddmitensor_param_1,
	.param .u64 adddmitensor_param_2,
	.param .u64 adddmitensor_param_3,
	.param .u64 adddmitensor_param_4,
	.param .u64 adddmitensor_param_5,
	.param .u64 adddmitensor_param_6,
	.param .f32 adddmitensor_param_7,
	.param .u64 adddmitensor_param_8,
	.param .u64 adddmitensor_param_9,
	.param .f32 adddmitensor_param_10,
	.param .f32 adddmitensor_param_11,
	.param .f32 adddmitensor_param_12,
	.param .u32 adddmitensor_param_13,
	.param .u32 adddmitensor_param_14,
	.param .u32 adddmitensor_param_15,
	.param .u8 adddmitensor_param_16
)
{
	.reg .pred 	%p<41>;
	.reg .b16 	%rs<15>;
	.reg .f32 	%f<286>;
	.reg .b32 	%r<87>;
	.reg .b64 	%rd<51>;


	ld.param.u64 	%rd9, [adddmitensor_param_0];
	ld.param.u64 	%rd10, [adddmitensor_param_1];
	ld.param.u64 	%rd11, [adddmitensor_param_2];
	ld.param.u64 	%rd14, [adddmitensor_param_3];
	ld.param.u64 	%rd15, [adddmitensor_param_4];
	ld.param.u64 	%rd16, [adddmitensor_param_5];
	ld.param.u64 	%rd12, [adddmitensor_param_6];
	ld.param.f32 	%f284, [adddmitensor_param_7];
	ld.param.u64 	%rd13, [adddmitensor_param_8];
	ld.param.f32 	%f54, [adddmitensor_param_10];
	ld.param.f32 	%f55, [adddmitensor_param_11];
	ld.param.f32 	%f56, [adddmitensor_param_12];
	ld.param.u32 	%r31, [adddmitensor_param_13];
	ld.param.u32 	%r32, [adddmitensor_param_14];
	ld.param.u32 	%r33, [adddmitensor_param_15];
	ld.param.u8 	%rs4, [adddmitensor_param_16];
	cvta.to.global.u64 	%rd1, %rd16;
	cvta.to.global.u64 	%rd2, %rd15;
	cvta.to.global.u64 	%rd3, %rd14;
	mov.u32 	%r34, %ntid.x;
	mov.u32 	%r35, %ctaid.x;
	mov.u32 	%r36, %tid.x;
	mad.lo.s32 	%r1, %r34, %r35, %r36;
	mov.u32 	%r37, %ntid.y;
	mov.u32 	%r38, %ctaid.y;
	mov.u32 	%r39, %tid.y;
	mad.lo.s32 	%r2, %r37, %r38, %r39;
	mov.u32 	%r40, %ntid.z;
	mov.u32 	%r41, %ctaid.z;
	mov.u32 	%r42, %tid.z;
	mad.lo.s32 	%r3, %r40, %r41, %r42;
	setp.ge.s32	%p1, %r2, %r32;
	setp.ge.s32	%p2, %r1, %r31;
	or.pred  	%p3, %p1, %p2;
	setp.ge.s32	%p4, %r3, %r33;
	or.pred  	%p5, %p3, %p4;
	@%p5 bra 	BB0_37;

	mul.lo.s32 	%r4, %r3, %r32;
	add.s32 	%r43, %r4, %r2;
	mul.lo.s32 	%r5, %r43, %r31;
	add.s32 	%r6, %r5, %r1;
	mul.wide.s32 	%rd17, %r6, 4;
	add.s64 	%rd18, %rd3, %rd17;
	add.s64 	%rd19, %rd2, %rd17;
	add.s64 	%rd20, %rd1, %rd17;
	ld.global.nc.f32 	%f1, [%rd18];
	ld.global.nc.f32 	%f2, [%rd19];
	mul.f32 	%f57, %f2, %f2;
	fma.rn.f32 	%f58, %f1, %f1, %f57;
	ld.global.nc.f32 	%f3, [%rd20];
	fma.rn.f32 	%f59, %f3, %f3, %f58;
	setp.eq.f32	%p6, %f59, 0f00000000;
	@%p6 bra 	BB0_37;

	add.s32 	%r7, %r1, -1;
	setp.gt.s32	%p7, %r7, -1;
	and.b16  	%rs1, %rs4, 1;
	setp.eq.b16	%p8, %rs1, 1;
	or.pred  	%p9, %p7, %p8;
	mov.f32 	%f281, 0f00000000;
	mov.f32 	%f266, %f281;
	mov.f32 	%f267, %f281;
	mov.f32 	%f268, %f281;
	@!%p9 bra 	BB0_7;
	bra.uni 	BB0_3;

BB0_3:
	setp.eq.s16	%p10, %rs1, 0;
	@%p10 bra 	BB0_5;

	rem.s32 	%r44, %r7, %r31;
	add.s32 	%r45, %r44, %r31;
	rem.s32 	%r81, %r45, %r31;
	bra.uni 	BB0_6;

BB0_5:
	mov.u32 	%r46, 0;
	max.s32 	%r81, %r7, %r46;

BB0_6:
	add.s32 	%r47, %r81, %r5;
	mul.wide.s32 	%rd21, %r47, 4;
	add.s64 	%rd22, %rd3, %rd21;
	ld.global.nc.f32 	%f266, [%rd22];
	add.s64 	%rd23, %rd2, %rd21;
	ld.global.nc.f32 	%f267, [%rd23];
	add.s64 	%rd24, %rd1, %rd21;
	ld.global.nc.f32 	%f268, [%rd24];

BB0_7:
	add.s32 	%r11, %r1, 1;
	setp.ge.s32	%p11, %r11, %r31;
	setp.eq.s16	%p12, %rs1, 0;
	and.pred  	%p13, %p11, %p12;
	mov.f32 	%f269, %f281;
	mov.f32 	%f270, %f281;
	mov.f32 	%f271, %f281;
	@%p13 bra 	BB0_12;

	@%p12 bra 	BB0_10;

	rem.s32 	%r48, %r11, %r31;
	add.s32 	%r49, %r48, %r31;
	rem.s32 	%r82, %r49, %r31;
	bra.uni 	BB0_11;

BB0_10:
	add.s32 	%r50, %r31, -1;
	min.s32 	%r82, %r11, %r50;

BB0_11:
	add.s32 	%r51, %r82, %r5;
	mul.wide.s32 	%rd25, %r51, 4;
	add.s64 	%rd26, %rd3, %rd25;
	ld.global.nc.f32 	%f269, [%rd26];
	add.s64 	%rd27, %rd2, %rd25;
	ld.global.nc.f32 	%f270, [%rd27];
	add.s64 	%rd28, %rd1, %rd25;
	ld.global.nc.f32 	%f271, [%rd28];

BB0_12:
	cvta.to.global.u64 	%rd4, %rd11;
	cvta.to.global.u64 	%rd5, %rd10;
	cvta.to.global.u64 	%rd6, %rd9;
	cvta.to.global.u64 	%rd7, %rd12;
	cvta.to.global.u64 	%rd8, %rd13;
	ld.global.nc.f32 	%f69, [%rd8+12];
	ld.global.nc.f32 	%f70, [%rd8+4];
	sub.f32 	%f71, %f70, %f69;
	sub.f32 	%f72, %f267, %f270;
	ld.global.nc.f32 	%f73, [%rd8+24];
	ld.global.nc.f32 	%f74, [%rd8+8];
	sub.f32 	%f75, %f74, %f73;
	sub.f32 	%f76, %f268, %f271;
	mul.f32 	%f77, %f76, %f75;
	fma.rn.f32 	%f78, %f72, %f71, %f77;
	add.f32 	%f79, %f54, %f54;
	div.rn.f32 	%f80, %f78, %f79;
	add.f32 	%f81, %f80, 0f00000000;
	ld.global.nc.f32 	%f82, [%rd8+28];
	ld.global.nc.f32 	%f83, [%rd8+20];
	sub.f32 	%f84, %f83, %f82;
	sub.f32 	%f85, %f69, %f70;
	sub.f32 	%f86, %f266, %f269;
	mul.f32 	%f87, %f86, %f85;
	fma.rn.f32 	%f88, %f76, %f84, %f87;
	div.rn.f32 	%f89, %f88, %f79;
	add.f32 	%f90, %f89, 0f00000000;
	sub.f32 	%f91, %f73, %f74;
	sub.f32 	%f92, %f82, %f83;
	mul.f32 	%f93, %f72, %f92;
	fma.rn.f32 	%f94, %f86, %f91, %f93;
	div.rn.f32 	%f95, %f94, %f79;
	add.f32 	%f96, %f95, 0f00000000;
	mul.f32 	%f97, %f267, %f267;
	fma.rn.f32 	%f98, %f266, %f266, %f97;
	fma.rn.f32 	%f99, %f268, %f268, %f98;
	setp.neu.f32	%p15, %f99, 0f00000000;
	selp.u32	%r52, 1, 0, %p15;
	mul.f32 	%f100, %f270, %f270;
	fma.rn.f32 	%f101, %f269, %f269, %f100;
	fma.rn.f32 	%f102, %f271, %f271, %f101;
	setp.neu.f32	%p16, %f102, 0f00000000;
	selp.u32	%r53, 1, 0, %p16;
	sub.s32 	%r54, %r52, %r53;
	cvt.rn.f32.s32	%f103, %r54;
	ld.global.nc.f32 	%f104, [%rd8];
	add.f32 	%f105, %f104, %f104;
	add.f32 	%f106, %f70, %f69;
	mul.f32 	%f107, %f2, %f106;
	fma.rn.f32 	%f108, %f1, %f105, %f107;
	add.f32 	%f109, %f74, %f73;
	fma.rn.f32 	%f110, %f3, %f109, %f108;
	mul.f32 	%f111, %f103, %f110;
	div.rn.f32 	%f112, %f111, %f79;
	add.f32 	%f16, %f81, %f112;
	ld.global.nc.f32 	%f113, [%rd8+16];
	add.f32 	%f114, %f113, %f113;
	add.f32 	%f115, %f83, %f82;
	mul.f32 	%f116, %f3, %f115;
	fma.rn.f32 	%f117, %f2, %f114, %f116;
	fma.rn.f32 	%f118, %f1, %f106, %f117;
	mul.f32 	%f119, %f103, %f118;
	div.rn.f32 	%f120, %f119, %f79;
	add.f32 	%f17, %f90, %f120;
	ld.global.nc.f32 	%f121, [%rd8+32];
	add.f32 	%f122, %f121, %f121;
	mul.f32 	%f123, %f1, %f109;
	fma.rn.f32 	%f124, %f3, %f122, %f123;
	fma.rn.f32 	%f125, %f2, %f115, %f124;
	mul.f32 	%f126, %f103, %f125;
	div.rn.f32 	%f127, %f126, %f79;
	add.f32 	%f18, %f96, %f127;
	add.s32 	%r15, %r2, -1;
	setp.lt.s32	%p17, %r15, 0;
	and.b16  	%rs2, %rs4, 2;
	shr.u16 	%rs5, %rs2, 1;
	and.b16  	%rs6, %rs5, 1;
	setp.eq.b16	%p18, %rs6, 1;
	not.pred 	%p19, %p18;
	and.pred  	%p20, %p17, %p19;
	mov.f32 	%f272, %f281;
	mov.f32 	%f273, %f281;
	mov.f32 	%f274, %f281;
	@%p20 bra 	BB0_17;

	setp.eq.s16	%p21, %rs2, 0;
	@%p21 bra 	BB0_15;

	rem.s32 	%r55, %r15, %r32;
	add.s32 	%r56, %r55, %r32;
	rem.s32 	%r83, %r56, %r32;
	bra.uni 	BB0_16;

BB0_15:
	mov.u32 	%r57, 0;
	max.s32 	%r83, %r15, %r57;

BB0_16:
	add.s32 	%r58, %r83, %r4;
	mad.lo.s32 	%r59, %r58, %r31, %r1;
	mul.wide.s32 	%rd29, %r59, 4;
	add.s64 	%rd30, %rd3, %rd29;
	ld.global.nc.f32 	%f272, [%rd30];
	add.s64 	%rd31, %rd2, %rd29;
	ld.global.nc.f32 	%f273, [%rd31];
	add.s64 	%rd32, %rd1, %rd29;
	ld.global.nc.f32 	%f274, [%rd32];

BB0_17:
	add.s32 	%r19, %r2, 1;
	setp.ge.s32	%p22, %r19, %r32;
	setp.eq.s16	%p23, %rs2, 0;
	and.pred  	%p24, %p22, %p23;
	mov.f32 	%f275, %f281;
	mov.f32 	%f276, %f281;
	mov.f32 	%f277, %f281;
	@%p24 bra 	BB0_22;

	@%p23 bra 	BB0_20;

	rem.s32 	%r60, %r19, %r32;
	add.s32 	%r61, %r60, %r32;
	rem.s32 	%r84, %r61, %r32;
	bra.uni 	BB0_21;

BB0_20:
	add.s32 	%r62, %r32, -1;
	min.s32 	%r84, %r19, %r62;

BB0_21:
	add.s32 	%r63, %r84, %r4;
	mad.lo.s32 	%r64, %r63, %r31, %r1;
	mul.wide.s32 	%rd33, %r64, 4;
	add.s64 	%rd34, %rd3, %rd33;
	ld.global.nc.f32 	%f275, [%rd34];
	add.s64 	%rd35, %rd2, %rd33;
	ld.global.nc.f32 	%f276, [%rd35];
	add.s64 	%rd36, %rd1, %rd33;
	ld.global.nc.f32 	%f277, [%rd36];

BB0_22:
	ld.global.nc.f32 	%f134, [%rd8+48];
	ld.global.nc.f32 	%f135, [%rd8+40];
	sub.f32 	%f136, %f135, %f134;
	sub.f32 	%f137, %f273, %f276;
	ld.global.nc.f32 	%f138, [%rd8+60];
	ld.global.nc.f32 	%f139, [%rd8+44];
	sub.f32 	%f140, %f139, %f138;
	sub.f32 	%f141, %f274, %f277;
	mul.f32 	%f142, %f141, %f140;
	fma.rn.f32 	%f143, %f137, %f136, %f142;
	add.f32 	%f144, %f55, %f55;
	div.rn.f32 	%f145, %f143, %f144;
	add.f32 	%f146, %f16, %f145;
	ld.global.nc.f32 	%f147, [%rd8+64];
	ld.global.nc.f32 	%f148, [%rd8+56];
	sub.f32 	%f149, %f148, %f147;
	sub.f32 	%f150, %f134, %f135;
	sub.f32 	%f151, %f272, %f275;
	mul.f32 	%f152, %f151, %f150;
	fma.rn.f32 	%f153, %f141, %f149, %f152;
	div.rn.f32 	%f154, %f153, %f144;
	add.f32 	%f155, %f17, %f154;
	sub.f32 	%f156, %f138, %f139;
	sub.f32 	%f157, %f147, %f148;
	mul.f32 	%f158, %f137, %f157;
	fma.rn.f32 	%f159, %f151, %f156, %f158;
	div.rn.f32 	%f160, %f159, %f144;
	add.f32 	%f161, %f18, %f160;
	mul.f32 	%f162, %f276, %f276;
	fma.rn.f32 	%f163, %f275, %f275, %f162;
	fma.rn.f32 	%f164, %f277, %f277, %f163;
	setp.neu.f32	%p26, %f164, 0f00000000;
	selp.u32	%r65, 1, 0, %p26;
	mul.f32 	%f165, %f273, %f273;
	fma.rn.f32 	%f166, %f272, %f272, %f165;
	fma.rn.f32 	%f167, %f274, %f274, %f166;
	setp.neu.f32	%p27, %f167, 0f00000000;
	selp.u32	%r66, 1, 0, %p27;
	sub.s32 	%r67, %r65, %r66;
	cvt.rn.f32.s32	%f168, %r67;
	ld.global.nc.f32 	%f169, [%rd8+36];
	add.f32 	%f170, %f169, %f169;
	add.f32 	%f171, %f135, %f134;
	mul.f32 	%f172, %f2, %f171;
	fma.rn.f32 	%f173, %f1, %f170, %f172;
	add.f32 	%f174, %f139, %f138;
	fma.rn.f32 	%f175, %f3, %f174, %f173;
	mul.f32 	%f176, %f168, %f175;
	div.rn.f32 	%f177, %f176, %f144;
	add.f32 	%f31, %f146, %f177;
	ld.global.nc.f32 	%f178, [%rd8+52];
	add.f32 	%f179, %f178, %f178;
	add.f32 	%f180, %f148, %f147;
	mul.f32 	%f181, %f3, %f180;
	fma.rn.f32 	%f182, %f2, %f179, %f181;
	fma.rn.f32 	%f183, %f1, %f171, %f182;
	mul.f32 	%f184, %f168, %f183;
	div.rn.f32 	%f185, %f184, %f144;
	add.f32 	%f32, %f155, %f185;
	ld.global.nc.f32 	%f186, [%rd8+68];
	add.f32 	%f187, %f186, %f186;
	mul.f32 	%f188, %f1, %f174;
	fma.rn.f32 	%f189, %f3, %f187, %f188;
	fma.rn.f32 	%f190, %f2, %f180, %f189;
	mul.f32 	%f191, %f168, %f190;
	div.rn.f32 	%f192, %f191, %f144;
	add.f32 	%f33, %f161, %f192;
	add.s32 	%r23, %r3, -1;
	setp.lt.s32	%p28, %r23, 0;
	and.b16  	%rs3, %rs4, 4;
	shr.u16 	%rs10, %rs3, 2;
	and.b16  	%rs11, %rs10, 1;
	setp.eq.b16	%p29, %rs11, 1;
	not.pred 	%p30, %p29;
	and.pred  	%p31, %p28, %p30;
	mov.f32 	%f278, %f281;
	mov.f32 	%f279, %f281;
	mov.f32 	%f280, %f281;
	@%p31 bra 	BB0_27;

	setp.eq.s16	%p32, %rs3, 0;
	@%p32 bra 	BB0_25;

	rem.s32 	%r68, %r23, %r33;
	add.s32 	%r69, %r68, %r33;
	rem.s32 	%r85, %r69, %r33;
	bra.uni 	BB0_26;

BB0_25:
	mov.u32 	%r70, 0;
	max.s32 	%r85, %r23, %r70;

BB0_26:
	mad.lo.s32 	%r71, %r85, %r32, %r2;
	mad.lo.s32 	%r72, %r71, %r31, %r1;
	mul.wide.s32 	%rd37, %r72, 4;
	add.s64 	%rd38, %rd3, %rd37;
	ld.global.nc.f32 	%f280, [%rd38];
	add.s64 	%rd39, %rd2, %rd37;
	ld.global.nc.f32 	%f279, [%rd39];
	add.s64 	%rd40, %rd1, %rd37;
	ld.global.nc.f32 	%f278, [%rd40];

BB0_27:
	add.s32 	%r27, %r3, 1;
	setp.ge.s32	%p33, %r27, %r33;
	setp.eq.s16	%p34, %rs3, 0;
	and.pred  	%p35, %p33, %p34;
	mov.f32 	%f282, %f281;
	mov.f32 	%f283, %f281;
	@%p35 bra 	BB0_32;

	@%p34 bra 	BB0_30;

	rem.s32 	%r73, %r27, %r33;
	add.s32 	%r74, %r73, %r33;
	rem.s32 	%r86, %r74, %r33;
	bra.uni 	BB0_31;

BB0_30:
	add.s32 	%r75, %r33, -1;
	min.s32 	%r86, %r27, %r75;

BB0_31:
	mad.lo.s32 	%r76, %r86, %r32, %r2;
	mad.lo.s32 	%r77, %r76, %r31, %r1;
	mul.wide.s32 	%rd41, %r77, 4;
	add.s64 	%rd42, %rd3, %rd41;
	ld.global.nc.f32 	%f283, [%rd42];
	add.s64 	%rd43, %rd2, %rd41;
	ld.global.nc.f32 	%f282, [%rd43];
	add.s64 	%rd44, %rd1, %rd41;
	ld.global.nc.f32 	%f281, [%rd44];

BB0_32:
	ld.global.nc.f32 	%f196, [%rd8+84];
	ld.global.nc.f32 	%f197, [%rd8+76];
	sub.f32 	%f198, %f197, %f196;
	sub.f32 	%f199, %f279, %f282;
	ld.global.nc.f32 	%f200, [%rd8+96];
	ld.global.nc.f32 	%f201, [%rd8+80];
	sub.f32 	%f202, %f201, %f200;
	sub.f32 	%f203, %f278, %f281;
	mul.f32 	%f204, %f203, %f202;
	fma.rn.f32 	%f205, %f199, %f198, %f204;
	add.f32 	%f206, %f56, %f56;
	div.rn.f32 	%f207, %f205, %f206;
	add.f32 	%f208, %f31, %f207;
	ld.global.nc.f32 	%f209, [%rd8+100];
	ld.global.nc.f32 	%f210, [%rd8+92];
	sub.f32 	%f211, %f210, %f209;
	sub.f32 	%f212, %f196, %f197;
	sub.f32 	%f213, %f280, %f283;
	mul.f32 	%f214, %f213, %f212;
	fma.rn.f32 	%f215, %f203, %f211, %f214;
	div.rn.f32 	%f216, %f215, %f206;
	add.f32 	%f217, %f32, %f216;
	sub.f32 	%f218, %f200, %f201;
	sub.f32 	%f219, %f209, %f210;
	mul.f32 	%f220, %f199, %f219;
	fma.rn.f32 	%f221, %f213, %f218, %f220;
	div.rn.f32 	%f222, %f221, %f206;
	add.f32 	%f223, %f33, %f222;
	mul.f32 	%f224, %f280, %f280;
	fma.rn.f32 	%f225, %f279, %f279, %f224;
	fma.rn.f32 	%f226, %f278, %f278, %f225;
	setp.neu.f32	%p37, %f226, 0f00000000;
	selp.u32	%r78, 1, 0, %p37;
	mul.f32 	%f227, %f283, %f283;
	fma.rn.f32 	%f228, %f282, %f282, %f227;
	fma.rn.f32 	%f229, %f281, %f281, %f228;
	setp.neu.f32	%p38, %f229, 0f00000000;
	selp.u32	%r79, 1, 0, %p38;
	sub.s32 	%r80, %r78, %r79;
	cvt.rn.f32.s32	%f230, %r80;
	ld.global.nc.f32 	%f231, [%rd8+72];
	add.f32 	%f232, %f231, %f231;
	add.f32 	%f233, %f197, %f196;
	mul.f32 	%f234, %f2, %f233;
	fma.rn.f32 	%f235, %f1, %f232, %f234;
	add.f32 	%f236, %f201, %f200;
	fma.rn.f32 	%f237, %f3, %f236, %f235;
	mul.f32 	%f238, %f230, %f237;
	div.rn.f32 	%f239, %f238, %f206;
	add.f32 	%f46, %f208, %f239;
	ld.global.nc.f32 	%f240, [%rd8+88];
	add.f32 	%f241, %f240, %f240;
	add.f32 	%f242, %f210, %f209;
	mul.f32 	%f243, %f3, %f242;
	fma.rn.f32 	%f244, %f2, %f241, %f243;
	fma.rn.f32 	%f245, %f1, %f233, %f244;
	mul.f32 	%f246, %f230, %f245;
	div.rn.f32 	%f247, %f246, %f206;
	add.f32 	%f47, %f217, %f247;
	ld.global.nc.f32 	%f248, [%rd8+104];
	add.f32 	%f249, %f248, %f248;
	mul.f32 	%f250, %f1, %f236;
	fma.rn.f32 	%f251, %f3, %f249, %f250;
	fma.rn.f32 	%f252, %f2, %f242, %f251;
	mul.f32 	%f253, %f230, %f252;
	div.rn.f32 	%f254, %f253, %f206;
	add.f32 	%f48, %f223, %f254;
	setp.eq.s64	%p39, %rd12, 0;
	@%p39 bra 	BB0_34;

	add.s64 	%rd46, %rd7, %rd17;
	ld.global.nc.f32 	%f255, [%rd46];
	mul.f32 	%f284, %f255, %f284;

BB0_34:
	setp.eq.f32	%p40, %f284, 0f00000000;
	mov.f32 	%f285, 0f00000000;
	@%p40 bra 	BB0_36;

	rcp.rn.f32 	%f285, %f284;

BB0_36:
	add.s64 	%rd48, %rd6, %rd17;
	ld.global.f32 	%f257, [%rd48];
	mul.f32 	%f258, %f46, %f285;
	sub.f32 	%f259, %f257, %f258;
	st.global.f32 	[%rd48], %f259;
	add.s64 	%rd49, %rd5, %rd17;
	ld.global.f32 	%f260, [%rd49];
	mul.f32 	%f261, %f47, %f285;
	sub.f32 	%f262, %f260, %f261;
	st.global.f32 	[%rd49], %f262;
	add.s64 	%rd50, %rd4, %rd17;
	ld.global.f32 	%f263, [%rd50];
	mul.f32 	%f264, %f48, %f285;
	sub.f32 	%f265, %f263, %f264;
	st.global.f32 	[%rd50], %f265;

BB0_37:
	ret;
}


`
	adddmitensor_ptx_37 = `
.version 6.2
.target sm_37
.address_size 64

	// .globl	adddmitensor

.visible .entry adddmitensor(
	.param .u64 adddmitensor_param_0,
	.param .u64 adddmitensor_param_1,
	.param .u64 adddmitensor_param_2,
	.param .u64 adddmitensor_param_3,
	.param .u64 adddmitensor_param_4,
	.param .u64 adddmitensor_param_5,
	.param .u64 adddmitensor_param_6,
	.param .f32 adddmitensor_param_7,
	.param .u64 adddmitensor_param_8,
	.param .u64 adddmitensor_param_9,
	.param .f32 adddmitensor_param_10,
	.param .f32 adddmitensor_param_11,
	.param .f32 adddmitensor_param_12,
	.param .u32 adddmitensor_param_13,
	.param .u32 adddmitensor_param_14,
	.param .u32 adddmitensor_param_15,
	.param .u8 adddmitensor_param_16
)
{
	.reg .pred 	%p<41>;
	.reg .b16 	%rs<15>;
	.reg .f32 	%f<286>;
	.reg .b32 	%r<87>;
	.reg .b64 	%rd<51>;


	ld.param.u64 	%rd9, [adddmitensor_param_0];
	ld.param.u64 	%rd10, [adddmitensor_param_1];
	ld.param.u64 	%rd11, [adddmitensor_param_2];
	ld.param.u64 	%rd14, [adddmitensor_param_3];
	ld.param.u64 	%rd15, [adddmitensor_param_4];
	ld.param.u64 	%rd16, [adddmitensor_param_5];
	ld.param.u64 	%rd12, [adddmitensor_param_6];
	ld.param.f32 	%f284, [adddmitensor_param_7];
	ld.param.u64 	%rd13, [adddmitensor_param_8];
	ld.param.f32 	%f54, [adddmitensor_param_10];
	ld.param.f32 	%f55, [adddmitensor_param_11];
	ld.param.f32 	%f56, [adddmitensor_param_12];
	ld.param.u32 	%r31, [adddmitensor_param_13];
	ld.param.u32 	%r32, [adddmitensor_param_14];
	ld.param.u32 	%r33, [adddmitensor_param_15];
	ld.param.u8 	%rs4, [adddmitensor_param_16];
	cvta.to.global.u64 	%rd1, %rd16;
	cvta.to.global.u64 	%rd2, %rd15;
	cvta.to.global.u64 	%rd3, %rd14;
	mov.u32 	%r34, %ntid.x;
	mov.u32 	%r35, %ctaid.x;
	mov.u32 	%r36, %tid.x;
	mad.lo.s32 	%r1, %r34, %r35, %r36;
	mov.u32 	%r37, %ntid.y;
	mov.u32 	%r38, %ctaid.y;
	mov.u32 	%r39, %tid.y;
	mad.lo.s32 	%r2, %r37, %r38, %r39;
	mov.u32 	%r40, %ntid.z;
	mov.u32 	%r41, %ctaid.z;
	mov.u32 	%r42, %tid.z;
	mad.lo.s32 	%r3, %r40, %r41, %r42;
	setp.ge.s32	%p1, %r2, %r32;
	setp.ge.s32	%p2, %r1, %r31;
	or.pred  	%p3, %p1, %p2;
	setp.ge.s32	%p4, %r3, %r33;
	or.pred  	%p5, %p3, %p4;
	@%p5 bra 	BB0_37;

	mul.lo.s32 	%r4, %r3, %r32;
	add.s32 	%r43, %r4, %r2;
	mul.lo.s32 	%r5, %r43, %r31;
	add.s32 	%r6, %r5, %r1;
	mul.wide.s32 	%rd17, %r6, 4;
	add.s64 	%rd18, %rd3, %rd17;
	add.s64 	%rd19, %rd2, %rd17;
	add.s64 	%rd20, %rd1, %rd17;
	ld.global.nc.f32 	%f1, [%rd18];
	ld.global.nc.f32 	%f2, [%rd19];
	mul.f32 	%f57, %f2, %f2;
	fma.rn.f32 	%f58, %f1, %f1, %f57;
	ld.global.nc.f32 	%f3, [%rd20];
	fma.rn.f32 	%f59, %f3, %f3, %f58;
	setp.eq.f32	%p6, %f59, 0f00000000;
	@%p6 bra 	BB0_37;

	add.s32 	%r7, %r1, -1;
	setp.gt.s32	%p7, %r7, -1;
	and.b16  	%rs1, %rs4, 1;
	setp.eq.b16	%p8, %rs1, 1;
	or.pred  	%p9, %p7, %p8;
	mov.f32 	%f281, 0f00000000;
	mov.f32 	%f266, %f281;
	mov.f32 	%f267, %f281;
	mov.f32 	%f268, %f281;
	@!%p9 bra 	BB0_7;
	bra.uni 	BB0_3;

BB0_3:
	setp.eq.s16	%p10, %rs1, 0;
	@%p10 bra 	BB0_5;

	rem.s32 	%r44, %r7, %r31;
	add.s32 	%r45, %r44, %r31;
	rem.s32 	%r81, %r45, %r31;
	bra.uni 	BB0_6;

BB0_5:
	mov.u32 	%r46, 0;
	max.s32 	%r81, %r7, %r46;

BB0_6:
	add.s32 	%r47, %r81, %r5;
	mul.wide.s32 	%rd21, %r47, 4;
	add.s64 	%rd22, %rd3, %rd21;
	ld.global.nc.f32 	%f266, [%rd22];
	add.s64 	%rd23, %rd2, %rd21;
	ld.global.nc.f32 	%f267, [%rd23];
	add.s64 	%rd24, %rd1, %rd21;
	ld.global.nc.f32 	%f268, [%rd24];

BB0_7:
	add.s32 	%r11, %r1, 1;
	setp.ge.s32	%p11, %r11, %r31;
	setp.eq.s16	%p12, %rs1, 0;
	and.pred  	%p13, %p11, %p12;
	mov.f32 	%f269, %f281;
	mov.f32 	%f270, %f281;
	mov.f32 	%f271, %f281;
	@%p13 bra 	BB0_12;

	@%p12 bra 	BB0_10;

	rem.s32 	%r48, %r11, %r31;
	add.s32 	%r49, %r48, %r31;
	rem.s32 	%r82, %r49, %r31;
	bra.uni 	BB0_11;

BB0_10:
	add.s32 	%r50, %r31, -1;
	min.s32 	%r82, %r11, %r50;

BB0_11:
	add.s32 	%r51, %r82, %r5;
	mul.wide.s32 	%rd25, %r51, 4;
	add.s64 	%rd26, %rd3, %rd25;
	ld.global.nc.f32 	%f269, [%rd26];
	add.s64 	%rd27, %rd2, %rd25;
	ld.global.nc.f32 	%f270, [%rd27];
	add.s64 	%rd28, %rd1, %rd25;
	ld.global.nc.f32 	%f271, [%rd28];

BB0_12:
	cvta.to.global.u64 	%rd4, %rd11;
	cvta.to.global.u64 	%rd5, %rd10;
	cvta.to.global.u64 	%rd6, %rd9;
	cvta.to.global.u64 	%rd7, %rd12;
	cvta.to.global.u64 	%rd8, %rd13;
	ld.global.nc.f32 	%f69, [%rd8+12];
	ld.global.nc.f32 	%f70, [%rd8+4];
	sub.f32 	%f71, %f70, %f69;
	sub.f32 	%f72, %f267, %f270;
	ld.global.nc.f32 	%f73, [%rd8+24];
	ld.global.nc.f32 	%f74, [%rd8+8];
	sub.f32 	%f75, %f74, %f73;
	sub.f32 	%f76, %f268, %f271;
	mul.f32 	%f77, %f76, %f75;
	fma.rn.f32 	%f78, %f72, %f71, %f77;
	add.f32 	%f79, %f54, %f54;
	div.rn.f32 	%f80, %f78, %f79;
	add.f32 	%f81, %f80, 0f00000000;
	ld.global.nc.f32 	%f82, [%rd8+28];
	ld.global.nc.f32 	%f83, [%rd8+20];
	sub.f32 	%f84, %f83, %f82;
	sub.f32 	%f85, %f69, %f70;
	sub.f32 	%f86, %f266, %f269;
	mul.f32 	%f87, %f86, %f85;
	fma.rn.f32 	%f88, %f76, %f84, %f87;
	div.rn.f32 	%f89, %f88, %f79;
	add.f32 	%f90, %f89, 0f00000000;
	sub.f32 	%f91, %f73, %f74;
	sub.f32 	%f92, %f82, %f83;
	mul.f32 	%f93, %f72, %f92;
	fma.rn.f32 	%f94, %f86, %f91, %f93;
	div.rn.f32 	%f95, %f94, %f79;
	add.f32 	%f96, %f95, 0f00000000;
	mul.f32 	%f97, %f267, %f267;
	fma.rn.f32 	%f98, %f266, %f266, %f97;
	fma.rn.f32 	%f99, %f268, %f268, %f98;
	setp.neu.f32	%p15, %f99, 0f00000000;
	selp.u32	%r52, 1, 0, %p15;
	mul.f32 	%f100, %f270, %f270;
	fma.rn.f32 	%f101, %f269, %f269, %f100;
	fma.rn.f32 	%f102, %f271, %f271, %f101;
	setp.neu.f32	%p16, %f102, 0f00000000;
	selp.u32	%r53, 1, 0, %p16;
	sub.s32 	%r54, %r52, %r53;
	cvt.rn.f32.s32	%f103, %r54;
	ld.global.nc.f32 	%f104, [%rd8];
	add.f32 	%f105, %f104, %f104;
	add.f32 	%f106, %f70, %f69;
	mul.f32 	%f107, %f2, %f106;
	fma.rn.f32 	%f108, %f1, %f105, %f107;
	add.f32 	%f109, %f74, %f73;
	fma.rn.f32 	%f110, %f3, %f109, %f108;
	mul.f32 	%f111, %f103, %f110;
	div.rn.f32 	%f112, %f111, %f79;
	add.f32 	%f16, %f81, %f112;
	ld.global.nc.f32 	%f113, [%rd8+16];
	add.f32 	%f114, %f113, %f113;
	add.f32 	%f115, %f83, %f82;
	mul.f32 	%f116, %f3, %f115;
	fma.rn.f32 	%f117, %f2, %f114, %f116;
	fma.rn.f32 	%f118, %f1, %f106, %f117;
	mul.f32 	%f119, %f103, %f118;
	div.rn.f32 	%f120, %f119, %f79;
	add.f32 	%f17, %f90, %f120;
	ld.global.nc.f32 	%f121, [%rd8+32];
	add.f32 	%f122, %f121, %f121;
	mul.f32 	%f123, %f1, %f109;
	fma.rn.f32 	%f124, %f3, %f122, %f123;
	fma.rn.f32 	%f125, %f2, %f115, %f124;
	mul.f32 	%f126, %f103, %f125;
	div.rn.f32 	%f127, %f126, %f79;
	add.f32 	%f18, %f96, %f127;
	add.s32 	%r15, %r2, -1;
	setp.lt.s32	%p17, %r15, 0;
	and.b16  	%rs2, %rs4, 2;
	shr.u16 	%rs5, %rs2, 1;
	and.b16  	%rs6, %rs5, 1;
	setp.eq.b16	%p18, %rs6, 1;
	not.pred 	%p19, %p18;
	and.pred  	%p20, %p17, %p19;
	mov.f32 	%f272, %f281;
	mov.f32 	%f273, %f281;
	mov.f32 	%f274, %f281;
	@%p20 bra 	BB0_17;

	setp.eq.s16	%p21, %rs2, 0;
	@%p21 bra 	BB0_15;

	rem.s32 	%r55, %r15, %r32;
	add.s32 	%r56, %r55, %r32;
	rem.s32 	%r83, %r56, %r32;
	bra.uni 	BB0_16;

BB0_15:
	mov.u32 	%r57, 0;
	max.s32 	%r83, %r15, %r57;

BB0_16:
	add.s32 	%r58, %r83, %r4;
	mad.lo.s32 	%r59, %r58, %r31, %r1;
	mul.wide.s32 	%rd29, %r59, 4;
	add.s64 	%rd30, %rd3, %rd29;
	ld.global.nc.f32 	%f272, [%rd30];
	add.s64 	%rd31, %rd2, %rd29;
	ld.global.nc.f32 	%f273, [%rd31];
	add.s64 	%rd32, %rd1, %rd29;
	ld.global.nc.f32 	%f274, [%rd32];

BB0_17:
	add.s32 	%r19, %r2, 1;
	setp.ge.s32	%p22, %r19, %r32;
	setp.eq.s16	%p23, %rs2, 0;
	and.pred  	%p24, %p22, %p23;
	mov.f32 	%f275, %f281;
	mov.f32 	%f276, %f281;
	mov.f32 	%f277, %f281;
	@%p24 bra 	BB0_22;

	@%p23 bra 	BB0_20;

	rem.s32 	%r60, %r19, %r32;
	add.s32 	%r61, %r60, %r32;
	rem.s32 	%r84, %r61, %r32;
	bra.uni 	BB0_21;

BB0_20:
	add.s32 	%r62, %r32, -1;
	min.s32 	%r84, %r19, %r62;

BB0_21:
	add.s32 	%r63, %r84, %r4;
	mad.lo.s32 	%r64, %r63, %r31, %r1;
	mul.wide.s32 	%rd33, %r64, 4;
	add.s64 	%rd34, %rd3, %rd33;
	ld.global.nc.f32 	%f275, [%rd34];
	add.s64 	%rd35, %rd2, %rd33;
	ld.global.nc.f32 	%f276, [%rd35];
	add.s64 	%rd36, %rd1, %rd33;
	ld.global.nc.f32 	%f277, [%rd36];

BB0_22:
	ld.global.nc.f32 	%f134, [%rd8+48];
	ld.global.nc.f32 	%f135, [%rd8+40];
	sub.f32 	%f136, %f135, %f134;
	sub.f32 	%f137, %f273, %f276;
	ld.global.nc.f32 	%f138, [%rd8+60];
	ld.global.nc.f32 	%f139, [%rd8+44];
	sub.f32 	%f140, %f139, %f138;
	sub.f32 	%f141, %f274, %f277;
	mul.f32 	%f142, %f141, %f140;
	fma.rn.f32 	%f143, %f137, %f136, %f142;
	add.f32 	%f144, %f55, %f55;
	div.rn.f32 	%f145, %f143, %f144;
	add.f32 	%f146, %f16, %f145;
	ld.global.nc.f32 	%f147, [%rd8+64];
	ld.global.nc.f32 	%f148, [%rd8+56];
	sub.f32 	%f149, %f148, %f147;
	sub.f32 	%f150, %f134, %f135;
	sub.f32 	%f151, %f272, %f275;
	mul.f32 	%f152, %f151, %f150;
	fma.rn.f32 	%f153, %f141, %f149, %f152;
	div.rn.f32 	%f154, %f153, %f144;
	add.f32 	%f155, %f17, %f154;
	sub.f32 	%f156, %f138, %f139;
	sub.f32 	%f157, %f147, %f148;
	mul.f32 	%f158, %f137, %f157;
	fma.rn.f32 	%f159, %f151, %f156, %f158;
	div.rn.f32 	%f160, %f159, %f144;
	add.f32 	%f161, %f18, %f160;
	mul.f32 	%f162, %f276, %f276;
	fma.rn.f32 	%f163, %f275, %f275, %f162;
	fma.rn.f32 	%f164, %f277, %f277, %f163;
	setp.neu.f32	%p26, %f164, 0f00000000;
	selp.u32	%r65, 1, 0, %p26;
	mul.f32 	%f165, %f273, %f273;
	fma.rn.f32 	%f166, %f272, %f272, %f165;
	fma.rn.f32 	%f167, %f274, %f274, %f166;
	setp.neu.f32	%p27, %f167, 0f00000000;
	selp.u32	%r66, 1, 0, %p27;
	sub.s32 	%r67, %r65, %r66;
	cvt.rn.f32.s32	%f168, %r67;
	ld.global.nc.f32 	%f169, [%rd8+36];
	add.f32 	%f170, %f169, %f169;
	add.f32 	%f171, %f135, %f134;
	mul.f32 	%f172, %f2, %f171;
	fma.rn.f32 	%f173, %f1, %f170, %f172;
	add.f32 	%f174, %f139, %f138;
	fma.rn.f32 	%f175, %f3, %f174, %f173;
	mul.f32 	%f176, %f168, %f175;
	div.rn.f32 	%f177, %f176, %f144;
	add.f32 	%f31, %f146, %f177;
	ld.global.nc.f32 	%f178, [%rd8+52];
	add.f32 	%f179, %f178, %f178;
	add.f32 	%f180, %f148, %f147;
	mul.f32 	%f181, %f3, %f180;
	fma.rn.f32 	%f182, %f2, %f179, %f181;
	fma.rn.f32 	%f183, %f1, %f171, %f182;
	mul.f32 	%f184, %f168, %f183;
	div.rn.f32 	%f185, %f184, %f144;
	add.f32 	%f32, %f155, %f185;
	ld.global.nc.f32 	%f186, [%rd8+68];
	add.f32 	%f187, %f186, %f186;
	mul.f32 	%f188, %f1, %f174;
	fma.rn.f32 	%f189, %f3, %f187, %f188;
	fma.rn.f32 	%f190, %f2, %f180, %f189;
	mul.f32 	%f191, %f168, %f190;
	div.rn.f32 	%f192, %f191, %f144;
	add.f32 	%f33, %f161, %f192;
	add.s32 	%r23, %r3, -1;
	setp.lt.s32	%p28, %r23, 0;
	and.b16  	%rs3, %rs4, 4;
	shr.u16 	%rs10, %rs3, 2;
	and.b16  	%rs11, %rs10, 1;
	setp.eq.b16	%p29, %rs11, 1;
	not.pred 	%p30, %p29;
	and.pred  	%p31, %p28, %p30;
	mov.f32 	%f278, %f281;
	mov.f32 	%f279, %f281;
	mov.f32 	%f280, %f281;
	@%p31 bra 	BB0_27;

	setp.eq.s16	%p32, %rs3, 0;
	@%p32 bra 	BB0_25;

	rem.s32 	%r68, %r23, %r33;
	add.s32 	%r69, %r68, %r33;
	rem.s32 	%r85, %r69, %r33;
	bra.uni 	BB0_26;

BB0_25:
	mov.u32 	%r70, 0;
	max.s32 	%r85, %r23, %r70;

BB0_26:
	mad.lo.s32 	%r71, %r85, %r32, %r2;
	mad.lo.s32 	%r72, %r71, %r31, %r1;
	mul.wide.s32 	%rd37, %r72, 4;
	add.s64 	%rd38, %rd3, %rd37;
	ld.global.nc.f32 	%f280, [%rd38];
	add.s64 	%rd39, %rd2, %rd37;
	ld.global.nc.f32 	%f279, [%rd39];
	add.s64 	%rd40, %rd1, %rd37;
	ld.global.nc.f32 	%f278, [%rd40];

BB0_27:
	add.s32 	%r27, %r3, 1;
	setp.ge.s32	%p33, %r27, %r33;
	setp.eq.s16	%p34, %rs3, 0;
	and.pred  	%p35, %p33, %p34;
	mov.f32 	%f282, %f281;
	mov.f32 	%f283, %f281;
	@%p35 bra 	BB0_32;

	@%p34 bra 	BB0_30;

	rem.s32 	%r73, %r27, %r33;
	add.s32 	%r74, %r73, %r33;
	rem.s32 	%r86, %r74, %r33;
	bra.uni 	BB0_31;

BB0_30:
	add.s32 	%r75, %r33, -1;
	min.s32 	%r86, %r27, %r75;

BB0_31:
	mad.lo.s32 	%r76, %r86, %r32, %r2;
	mad.lo.s32 	%r77, %r76, %r31, %r1;
	mul.wide.s32 	%rd41, %r77, 4;
	add.s64 	%rd42, %rd3, %rd41;
	ld.global.nc.f32 	%f283, [%rd42];
	add.s64 	%rd43, %rd2, %rd41;
	ld.global.nc.f32 	%f282, [%rd43];
	add.s64 	%rd44, %rd1, %rd41;
	ld.global.nc.f32 	%f281, [%rd44];

BB0_32:
	ld.global.nc.f32 	%f196, [%rd8+84];
	ld.global.nc.f32 	%f197, [%rd8+76];
	sub.f32 	%f198, %f197, %f196;
	sub.f32 	%f199, %f279, %f282;
	ld.global.nc.f32 	%f200, [%rd8+96];
	ld.global.nc.f32 	%f201, [%rd8+80];
	sub.f32 	%f202, %f201, %f200;
	sub.f32 	%f203, %f278, %f281;
	mul.f32 	%f204, %f203, %f202;
	fma.rn.f32 	%f205, %f199, %f198, %f204;
	add.f32 	%f206, %f56, %f56;
	div.rn.f32 	%f207, %f205, %f206;
	add.f32 	%f208, %f31, %f207;
	ld.global.nc.f32 	%f209, [%rd8+100];
	ld.global.nc.f32 	%f210, [%rd8+92];
	sub.f32 	%f211, %f210, %f209;
	sub.f32 	%f212, %f196, %f197;
	sub.f32 	%f213, %f280, %f283;
	mul.f32 	%f214, %f213, %f212;
	fma.rn.f32 	%f215, %f203, %f211, %f214;
	div.rn.f32 	%f216, %f215, %f206;
	add.f32 	%f217, %f32, %f216;
	sub.f32 	%f218, %f200, %f201;
	sub.f32 	%f219, %f209, %f210;
	mul.f32 	%f220, %f199, %f219;
	fma.rn.f32 	%f221, %f213, %f218, %f220;
	div.rn.f32 	%f222, %f221, %f206;
	add.f32 	%f223, %f33, %f222;
	mul.f32 	%f224, %f280, %f280;
	fma.rn.f32 	%f225, %f279, %f279, %f224;
	fma.rn.f32 	%f226, %f278, %f278, %f225;
	setp.neu.f32	%p37, %f226, 0f00000000;
	selp.u32	%r78, 1, 0, %p37;
	mul.f32 	%f227, %f283, %f283;
	fma.rn.f32 	%f228, %f282, %f282, %f227;
	fma.rn.f32 	%f229, %f281, %f281, %f228;
	setp.neu.f32	%p38, %f229, 0f00000000;
	selp.u32	%r79, 1, 0, %p38;
	sub.s32 	%r80, %r78, %r79;
	cvt.rn.f32.s32	%f230, %r80;
	ld.global.nc.f32 	%f231, [%rd8+72];
	add.f32 	%f232, %f231, %f231;
	add.f32 	%f233, %f197, %f196;
	mul.f32 	%f234, %f2, %f233;
	fma.rn.f32 	%f235, %f1, %f232, %f234;
	add.f32 	%f236, %f201, %f200;
	fma.rn.f32 	%f237, %f3, %f236, %f235;
	mul.f32 	%f238, %f230, %f237;
	div.rn.f32 	%f239, %f238, %f206;
	add.f32 	%f46, %f208, %f239;
	ld.global.nc.f32 	%f240, [%rd8+88];
	add.f32 	%f241, %f240, %f240;
	add.f32 	%f242, %f210, %f209;
	mul.f32 	%f243, %f3, %f242;
	fma.rn.f32 	%f244, %f2, %f241, %f243;
	fma.rn.f32 	%f245, %f1, %f233, %f244;
	mul.f32 	%f246, %f230, %f245;
	div.rn.f32 	%f247, %f246, %f206;
	add.f32 	%f47, %f217, %f247;
	ld.global.nc.f32 	%f248, [%rd8+104];
	add.f32 	%f249, %f248, %f248;
	mul.f32 	%f250, %f1, %f236;
	fma.rn.f32 	%f251, %f3, %f249, %f250;
	fma.rn.f32 	%f252, %f2, %f242, %f251;
	mul.f32 	%f253, %f230, %f252;
	div.rn.f32 	%f254, %f253, %f206;
	add.f32 	%f48, %f223, %f254;
	setp.eq.s64	%p39, %rd12, 0;
	@%p39 bra 	BB0_34;

	add.s64 	%rd46, %rd7, %rd17;
	ld.global.nc.f32 	%f255, [%rd46];
	mul.f32 	%f284, %f255, %f284;

BB0_34:
	setp.eq.f32	%p40, %f284, 0f00000000;
	mov.f32 	%f285, 0f00000000;
	@%p40 bra 	BB0_36;

	rcp.rn.f32 	%f285, %f284;

BB0_36:
	add.s64 	%rd48, %rd6, %rd17;
	ld.global.f32 	%f257, [%rd48];
	mul.f32 	%f258, %f46, %f285;
	sub.f32 	%f259, %f257, %f258;
	st.global.f32 	[%rd48], %f259;
	add.s64 	%rd49, %rd5, %rd17;
	ld.global.f32 	%f260, [%rd49];
	mul.f32 	%f261, %f47, %f285;
	sub.f32 	%f262, %f260, %f261;
	st.global.f32 	[%rd49], %f262;
	add.s64 	%rd50, %rd4, %rd17;
	ld.global.f32 	%f263, [%rd50];
	mul.f32 	%f264, %f48, %f285;
	sub.f32 	%f265, %f263, %f264;
	st.global.f32 	[%rd50], %f265;

BB0_37:
	ret;
}


`
	adddmitensor_ptx_50 = `
.version 6.2
.target sm_50
.address_size 64

	// .globl	adddmitensor

.visible .entry adddmitensor(
	.param .u64 adddmitensor_param_0,
	.param .u64 adddmitensor_param_1,
	.param .u64 adddmitensor_param_2,
	.param .u64 adddmitensor_param_3,
	.param .u64 adddmitensor_param_4,
	.param .u64 adddmitensor_param_5,
	.param .u64 adddmitensor_param_6,
	.param .f32 adddmitensor_param_7,
	.param .u64 adddmitensor_param_8,
	.param .u64 adddmitensor_param_9,
	.param .f32 adddmitensor_param_10,
	.param .f32 adddmitensor_param_11,
	.param .f32 adddmitensor_param_12,
	.param .u32 adddmitensor_param_13,
	.param .u32 adddmitensor_param_14,
	.param .u32 adddmitensor_param_15,
	.param .u8 adddmitensor_param_16
)
{
	.reg .pred 	%p<41>;
	.reg .b16 	%rs<15>;
	.reg .f32 	%f<286>;
	.reg .b32 	%r<87>;
	.reg .b64 	%rd<51>;


	ld.param.u64 	%rd9, [adddmitensor_param_0];
	ld.param.u64 	%rd10, [adddmitensor_param_1];
	ld.param.u64 	%rd11, [adddmitensor_param_2];
	ld.param.u64 	%rd14, [adddmitensor_param_3];
	ld.param.u64 	%rd15, [adddmitensor_param_4];
	ld.param.u64 	%rd16, [adddmitensor_param_5];
	ld.param.u64 	%rd12, [adddmitensor_param_6];
	ld.param.f32 	%f284, [adddmitensor_param_7];
	ld.param.u64 	%rd13, [adddmitensor_param_8];
	ld.param.f32 	%f54, [adddmitensor_param_10];
	ld.param.f32 	%f55, [adddmitensor_param_11];
	ld.param.f32 	%f56, [adddmitensor_param_12];
	ld.param.u32 	%r31, [adddmitensor_param_13];
	ld.param.u32 	%r32, [adddmitensor_param_14];
	ld.param.u32 	%r33, [adddmitensor_param_15];
	ld.param.u8 	%rs4, [adddmitensor_param_16];
	cvta.to.global.u64 	%rd1, %rd16;
	cvta.to.global.u64 	%rd2, %rd15;
	cvta.to.global.u64 	%rd3, %rd14;
	mov.u32 	%r34, %ntid.x;
	mov.u32 	%r35, %ctaid.x;
	mov.u32 	%r36, %tid.x;
	mad.lo.s32 	%r1, %r34, %r35, %r36;
	mov.u32 	%r37, %ntid.y;
	mov.u32 	%r38, %ctaid.y;
	mov.u32 	%r39, %tid.y;
	mad.lo.s32 	%r2, %r37, %r38, %r39;
	mov.u32 	%r40, %ntid.z;
	mov.u32 	%r41, %ctaid.z;
	mov.u32 	%r42, %tid.z;
	mad.lo.s32 	%r3, %r40, %r41, %r42;
	setp.ge.s32	%p1, %r2, %r32;
	setp.ge.s32	%p2, %r1, %r31;
	or.pred  	%p3, %p1, %p2;
	setp.ge.s32	%p4, %r3, %r33;
	or.pred  	%p5, %p3, %p4;
	@%p5 bra 	BB0_37;

	mul.lo.s32 	%r4, %r3, %r32;
	add.s32 	%r43, %r4, %r2;
	mul.lo.s32 	%r5, %r43, %r31;
	add.s32 	%r6, %r5, %r1;
	mul.wide.s32 	%rd17, %r6, 4;
	add.s64 	%rd18, %rd3, %rd17;
	add.s64 	%rd19, %rd2, %rd17;
	add.s64 	%rd20, %rd1, %rd17;
	ld.global.nc.f32 	%f1, [%rd18];
	ld.global.nc.f32 	%f2, [%rd19];
	mul.f32 	%f57, %f2, %f2;
	fma.rn.f32 	%f58, %f1, %f1, %f57;
	ld.global.nc.f32 	%f3, [%rd20];
	fma.rn.f32 	%f59, %f3, %f3, %f58;
	setp.eq.f32	%p6, %f59, 0f00000000;
	@%p6 bra 	BB0_37;

	add.s32 	%r7, %r1, -1;
	setp.gt.s32	%p7, %r7, -1;
	and.b16  	%rs1, %rs4, 1;
	setp.eq.b16	%p8, %rs1, 1;
	or.pred  	%p9, %p7, %p8;
	mov.f32 	%f281, 0f00000000;
	mov.f32 	%f266, %f281;
	mov.f32 	%f267, %f281;
	mov.f32 	%f268, %f281;
	@!%p9 bra 	BB0_7;
	bra.uni 	BB0_3;

BB0_3:
	setp.eq.s16	%p10, %rs1, 0;
	@%p10 bra 	BB0_5;

	rem.s32 	%r44, %r7, %r31;
	add.s32 	%r45, %r44, %r31;
	rem.s32 	%r81, %r45, %r31;
	bra.uni 	BB0_6;

BB0_5:
	mov.u32 	%r46, 0;
	max.s32 	%r81, %r7, %r46;

BB0_6:
	add.s32 	%r47, %r81, %r5;
	mul.wide.s32 	%rd21, %r47, 4;
	add.s64 	%rd22, %rd3, %rd21;
	ld.global.nc.f32 	%f266, [%rd22];
	add.s64 	%rd23, %rd2, %rd21;
	ld.global.nc.f32 	%f267, [%rd23];
	add.s64 	%rd24, %rd1, %rd21;
	ld.global.nc.f32 	%f268, [%rd24];

BB0_7:
	add.s32 	%r11, %r1, 1;
	setp.ge.s32	%p11, %r11, %r31;
	setp.eq.s16	%p12, %rs1, 0;
	and.pred  	%p13, %p11, %p12;
	mov.f32 	%f269, %f281;
	mov.f32 	%f270, %f281;
	mov.f32 	%f271, %f281;
	@%p13 bra 	BB0_12;

	@%p12 bra 	BB0_10;

	rem.s32 	%r48, %r11, %r31;
	add.s32 	%r49, %r48, %r31;
	rem.s32 	%r82, %r49, %r31;
	bra.uni 	BB0_11;

BB0_10:
	add.s32 	%r50, %r31, -1;
	min.s32 	%r82, %r11, %r50;

BB0_11:
	add.s32 	%r51, %r82, %r5;
	mul.wide.s32 	%rd25, %r51, 4;
	add.s64 	%rd26, %rd3, %rd25;
	ld.global.nc.f32 	%f269, [%rd26];
	add.s64 	%rd27, %rd2, %rd25;
	ld.global.nc.f32 	%f270, [%rd27];
	add.s64 	%rd28, %rd1, %rd25;
	ld.global.nc.f32 	%f271, [%rd28];

BB0_12:
	cvta.to.global.u64 	%rd4, %rd11;
	cvta.to.global.u64 	%rd5, %rd10;
	cvta.to.global.u64 	%rd6, %rd9;
	cvta.to.global.u64 	%rd7, %rd12;
	cvta.to.global.u64 	%rd8, %rd13;
	ld.global.nc.f32 	%f69, [%rd8+12];
	ld.global.nc.f32 	%f70, [%rd8+4];
	sub.f32 	%f71, %f70, %f69;
	sub.f32 	%f72, %f267, %f270;
	ld.global.nc.f32 	%f73, [%rd8+24];
	ld.global.nc.f32 	%f74, [%rd8+8];
	sub.f32 	%f75, %f74, %f73;
	sub.f32 	%f76, %f268, %f271;
	mul.f32 	%f77, %f76, %f75;
	fma.rn.f32 	%f78, %f72, %f71, %f77;
	add.f32 	%f79, %f54, %f54;
	div.rn.f32 	%f80, %f78, %f79;
	add.f32 	%f81, %f80, 0f00000000;
	ld.global.nc.f32 	%f82, [%rd8+28];
	ld.global.nc.f32 	%f83, [%rd8+20];
	sub.f32 	%f84, %f83, %f82;
	sub.f32 	%f85, %f69, %f70;
	sub.f32 	%f86, %f266, %f269;
	mul.f32 	%f87, %f86, %f85;
	fma.rn.f32 	%f88, %f76, %f84, %f87;
	div.rn.f32 	%f89, %f88, %f79;
	add.f32 	%f90, %f89, 0f00000000;
	sub.f32 	%f91, %f73, %f74;
	sub.f32 	%f92, %f82, %f83;
	mul.f32 	%f93, %f72, %f92;
	fma.rn.f32 	%f94, %f86, %f91, %f93;
	div.rn.f32 	%f95, %f94, %f79;
	add.f32 	%f96, %f95, 0f00000000;
	mul.f32 	%f97, %f267, %f267;
	fma.rn.f32 	%f98, %f266, %f266, %f97;
	fma.rn.f32 	%f99, %f268, %f268, %f98;
	setp.neu.f32	%p15, %f99, 0f00000000;
	selp.u32	%r52, 1, 0, %p15;
	mul.f32 	%f100, %f270, %f270;
	fma.rn.f32 	%f101, %f269, %f269, %f100;
	fma.rn.f32 	%f102, %f271, %f271, %f101;
	setp.neu.f32	%p16, %f102, 0f00000000;
	selp.u32	%r53, 1, 0, %p16;
	sub.s32 	%r54, %r52, %r53;
	cvt.rn.f32.s32	%f103, %r54;
	ld.global.nc.f32 	%f104, [%rd8];
	add.f32 	%f105, %f104, %f104;
	add.f32 	%f106, %f70, %f69;
	mul.f32 	%f107, %f2, %f106;
	fma.rn.f32 	%f108, %f1, %f105, %f107;
	add.f32 	%f109, %f74, %f73;
	fma.rn.f32 	%f110, %f3, %f109, %f108;
	mul.f32 	%f111, %f103, %f110;
	div.rn.f32 	%f112, %f111, %f79;
	add.f32 	%f16, %f81, %f112;
	ld.global.nc.f32 	%f113, [%rd8+16];
	add.f32 	%f114, %f113, %f113;
	add.f32 	%f115, %f83, %f82;
	mul.f32 	%f116, %f3, %f115;
	fma.rn.f32 	%f117, %f2, %f114, %f116;
	fma.rn.f32 	%f118, %f1, %f106, %f117;
	mul.f32 	%f119, %f103, %f118;
	div.rn.f32 	%f120, %f119, %f79;
	add.f32 	%f17, %f90, %f120;
	ld.global.nc.f32 	%f121, [%rd8+32];
	add.f32 	%f122, %f121, %f121;
	mul.f32 	%f123, %f1, %f109;
	fma.rn.f32 	%f124, %f3, %f122, %f123;
	fma.rn.f32 	%f125, %f2, %f115, %f124;
	mul.f32 	%f126, %f103, %f125;
	div.rn.f32 	%f127, %f126, %f79;
	add.f32 	%f18, %f96, %f127;
	add.s32 	%r15, %r2, -1;
	setp.lt.s32	%p17, %r15, 0;
	and.b16  	%rs2, %rs4, 2;
	shr.u16 	%rs5, %rs2, 1;
	and.b16  	%rs6, %rs5, 1;
	setp.eq.b16	%p18, %rs6, 1;
	not.pred 	%p19, %p18;
	and.pred  	%p20, %p17, %p19;
	mov.f32 	%f272, %f281;
	mov.f32 	%f273, %f281;
	mov.f32 	%f274, %f281;
	@%p20 bra 	BB0_17;

	setp.eq.s16	%p21, %rs2, 0;
	@%p21 bra 	BB0_15;

	rem.s32 	%r55, %r15, %r32;
	add.s32 	%r56, %r55, %r32;
	rem.s32 	%r83, %r56, %r32;
	bra.uni 	BB0_16;

BB0_15:
	mov.u32 	%r57, 0;
	max.s32 	%r83, %r15, %r57;

BB0_16:
	add.s32 	%r58, %r83, %r4;
	mad.lo.s32 	%r59, %r58, %r31, %r1;
	mul.wide.s32 	%rd29, %r59, 4;
	add.s64 	%rd30, %rd3, %rd29;
	ld.global.nc.f32 	%f272, [%rd30];
	add.s64 	%rd31, %rd2, %rd29;
	ld.global.nc.f32 	%f273, [%rd31];
	add.s64 	%rd32, %rd1, %rd29;
	ld.global.nc.f32 	%f274, [%rd32];

BB0_17:
	add.s32 	%r19, %r2, 1;
	setp.ge.s32	%p22, %r19, %r32;
	setp.eq.s16	%p23, %rs2, 0;
	and.pred  	%p24, %p22, %p23;
	mov.f32 	%f275, %f281;
	mov.f32 	%f276, %f281;
	mov.f32 	%f277, %f281;
	@%p24 bra 	BB0_22;

	@%p23 bra 	BB0_20;

	rem.s32 	%r60, %r19, %r32;
	add.s32 	%r61, %r60, %r32;
	rem.s32 	%r84, %r61, %r32;
	bra.uni 	BB0_21;

BB0_20:
	add.s32 	%r62, %r32, -1;
	min.s32 	%r84, %r19, %r62;

BB0_21:
	add.s32 	%r63, %r84, %r4;
	mad.lo.s32 	%r64, %r63, %r31, %r1;
	mul.wide.s32 	%rd33, %r64, 4;
	add.s64 	%rd34, %rd3, %rd33;
	ld.global.nc.f32 	%f275, [%rd34];
	add.s64 	%rd35, %rd2, %rd33;
	ld.global.nc.f32 	%f276, [%rd35];
	add.s64 	%rd36, %rd1, %rd33;
	ld.global.nc.f32 	%f277, [%rd36];

BB0_22:
	ld.global.nc.f32 	%f134, [%rd8+48];
	ld.global.nc.f32 	%f135, [%rd8+40];
	sub.f32 	%f136, %f135, %f134;
	sub.f32 	%f137, %f273, %f276;
	ld.global.nc.f32 	%f138, [%rd8+60];
	ld.global.nc.f32 	%f139, [%rd8+44];
	sub.f32 	%f140, %f139, %f138;
	sub.f32 	%f141, %f274, %f277;
	mul.f32 	%f142, %f141, %f140;
	fma.rn.f32 	%f143, %f137, %f136, %f142;
	add.f32 	%f144, %f55, %f55;
	div.rn.f32 	%f145, %f143, %f144;
	add.f32 	%f146, %f16, %f145;
	ld.global.nc.f32 	%f147, [%rd8+64];
	ld.global.nc.f32 	%f148, [%rd8+56];
	sub.f32 	%f149, %f148, %f147;
	sub.f32 	%f150, %f134, %f135;
	sub.f32 	%f151, %f272, %f275;
	mul.f32 	%f152, %f151, %f150;
	fma.rn.f32 	%f153, %f141, %f149, %f152;
	div.rn.f32 	%f154, %f153, %f144;
	add.f32 	%f155, %f17, %f154;
	sub.f32 	%f156, %f138, %f139;
	sub.f32 	%f157, %f147, %f148;
	mul.f32 	%f158, %f137, %f157;
	fma.rn.f32 	%f159, %f151, %f156, %f158;
	div.rn.f32 	%f160, %f159, %f144;
	add.f32 	%f161, %f18, %f160;
	mul.f32 	%f162, %f276, %f276;
	fma.rn.f32 	%f163, %f275, %f275, %f162;
	fma.rn.f32 	%f164, %f277, %f277, %f163;
	setp.neu.f32	%p26, %f164, 0f00000000;
	selp.u32	%r65, 1, 0, %p26;
	mul.f32 	%f165, %f273, %f273;
	fma.rn.f32 	%f166, %f272, %f272, %f165;
	fma.rn.f32 	%f167, %f274, %f274, %f166;
	setp.neu.f32	%p27, %f167, 0f00000000;
	selp.u32	%r66, 1, 0, %p27;
	sub.s32 	%r67, %r65, %r66;
	cvt.rn.f32.s32	%f168, %r67;
	ld.global.nc.f32 	%f169, [%rd8+36];
	add.f32 	%f170, %f169, %f169;
	add.f32 	%f171, %f135, %f134;
	mul.f32 	%f172, %f2, %f171;
	fma.rn.f32 	%f173, %f1, %f170, %f172;
	add.f32 	%f174, %f139, %f138;
	fma.rn.f32 	%f175, %f3, %f174, %f173;
	mul.f32 	%f176, %f168, %f175;
	div.rn.f32 	%f177, %f176, %f144;
	add.f32 	%f31, %f146, %f177;
	ld.global.nc.f32 	%f178, [%rd8+52];
	add.f32 	%f179, %f178, %f178;
	add.f32 	%f180, %f148, %f147;
	mul.f32 	%f181, %f3, %f180;
	fma.rn.f32 	%f182, %f2, %f179, %f181;
	fma.rn.f32 	%f183, %f1, %f171, %f182;
	mul.f32 	%f184, %f168, %f183;
	div.rn.f32 	%f185, %f184, %f144;
	add.f32 	%f32, %f155, %f185;
	ld.global.nc.f32 	%f186, [%rd8+68];
	add.f32 	%f187, %f186, %f186;
	mul.f32 	%f188, %f1, %f174;
	fma.rn.f32 	%f189, %f3, %f187, %f188;
	fma.rn.f32 	%f190, %f2, %f180, %f189;
	mul.f32 	%f191, %f168, %f190;
	div.rn.f32 	%f192, %f191, %f144;
	add.f32 	%f33, %f161, %f192;
	add.s32 	%r23, %r3, -1;
	setp.lt.s32	%p28, %r23, 0;
	and.b16  	%rs3, %rs4, 4;
	shr.u16 	%rs10, %rs3, 2;
	and.b16  	%rs11, %rs10, 1;
	setp.eq.b16	%p29, %rs11, 1;
	not.pred 	%p30, %p29;
	and.pred  	%p31, %p28, %p30;
	mov.f32 	%f278, %f281;
	mov.f32 	%f279, %f281;
	mov.f32 	%f280, %f281;
	@%p31 bra 	BB0_27;

	setp.eq.s16	%p32, %rs3, 0;
	@%p32 bra 	BB0_25;

	rem.s32 	%r68, %r23, %r33;
	add.s32 	%r69, %r68, %r33;
	rem.s32 	%r85, %r69, %r33;
	bra.uni 	BB0_26;

BB0_25:
	mov.u32 	%r70, 0;
	max.s32 	%r85, %r23, %r70;

BB0_26:
	mad.lo.s32 	%r71, %r85, %r32, %r2;
	mad.lo.s32 	%r72, %r71, %r31, %r1;
	mul.wide.s32 	%rd37, %r72, 4;
	add.s64 	%rd38, %rd3, %rd37;
	ld.global.nc.f32 	%f280, [%rd38];
	add.s64 	%rd39, %rd2, %rd37;
	ld.global.nc.f32 	%f279, [%rd39];
	add.s64 	%rd40, %rd1, %rd37;
	ld.global.nc.f32 	%f278, [%rd40];

BB0_27:
	add.s32 	%r27, %r3, 1;
	setp.ge.s32	%p33, %r27, %r33;
	setp.eq.s16	%p34, %rs3, 0;
	and.pred  	%p35, %p33, %p34;
	mov.f32 	%f282, %f281;
	mov.f32 	%f283, %f281;
	@%p35 bra 	BB0_32;

	@%p34 bra 	BB0_30;

	rem.s32 	%r73, %r27, %r33;
	add.s32 	%r74, %r73, %r33;
	rem.s32 	%r86, %r74, %r33;
	bra.uni 	BB0_31;

BB0_30:
	add.s32 	%r75, %r33, -1;
	min.s32 	%r86, %r27, %r75;

BB0_31:
	mad.lo.s32 	%r76, %r86, %r32, %r2;
	mad.lo.s32 	%r77, %r76, %r31, %r1;
	mul.wide.s32 	%rd41, %r77, 4;
	add.s64 	%rd42, %rd3, %rd41;
	ld.global.nc.f32 	%f283, [%rd42];
	add.s64 	%rd43, %rd2, %rd41;
	ld.global.nc.f32 	%f282, [%rd43];
	add.s64 	%rd44, %rd1, %rd41;
	ld.global.nc.f32 	%f281, [%rd44];

BB0_32:
	ld.global.nc.f32 	%f196, [%rd8+84];
	ld.global.nc.f32 	%f197, [%rd8+76];
	sub.f32 	%f198, %f197, %f196;
	sub.f32 	%f199, %f279, %f282;
	ld.global.nc.f32 	%f200, [%rd8+96];
	ld.global.nc.f32 	%f201, [%rd8+80];
	sub.f32 	%f202, %f201, %f200;
	sub.f32 	%f203, %f278, %f281;
	mul.f32 	%f204, %f203, %f202;
	fma.rn.f32 	%f205, %f199, %f198, %f204;
	add.f32 	%f206, %f56, %f56;
	div.rn.f32 	%f207, %f205, %f206;
	add.f32 	%f208, %f31, %f207;
	ld.global.nc.f32 	%f209, [%rd8+100];
	ld.global.nc.f32 	%f210, [%rd8+92];
	sub.f32 	%f211, %f210, %f209;
	sub.f32 	%f212, %f196, %f197;
	sub.f32 	%f213, %f280, %f283;
	mul.f32 	%f214, %f213, %f212;
	fma.rn.f32 	%f215, %f203, %f211, %f214;
	div.rn.f32 	%f216, %f215, %f206;
	add.f32 	%f217, %f32, %f216;
	sub.f32 	%f218, %f200, %f201;
	sub.f32 	%f219, %f209, %f210;
	mul.f32 	%f220, %f199, %f219;
	fma.rn.f32 	%f221, %f213, %f218, %f220;
	div.rn.f32 	%f222, %f221, %f206;
	add.f32 	%f223, %f33, %f222;
	mul.f32 	%f224, %f280, %f280;
	fma.rn.f32 	%f225, %f279, %f279, %f224;
	fma.rn.f32 	%f226, %f278, %f278, %f225;
	setp.neu.f32	%p37, %f226, 0f00000000;
	selp.u32	%r78, 1, 0, %p37;
	mul.f32 	%f227, %f283, %f283;
	fma.rn.f32 	%f228, %f282, %f282, %f227;
	fma.rn.f32 	%f229, %f281, %f281, %f228;
	setp.neu.f32	%p38, %f229, 0f00000000;
	selp.u32	%r79, 1, 0, %p38;
	sub.s32 	%r80, %r78, %r79;
	cvt.rn.f32.s32	%f230, %r80;
	ld.global.nc.f32 	%f231, [%rd8+72];
	add.f32 	%f232, %f231, %f231;
	add.f32 	%f233, %f197, %f196;
	mul.f32 	%f234, %f2, %f233;
	fma.rn.f32 	%f235, %f1, %f232, %f234;
	add.f32 	%f236, %f201, %f200;
	fma.rn.f32 	%f237, %f3, %f236, %f235;
	mul.f32 	%f238, %f230, %f237;
	div.rn.f32 	%f239, %f238, %f206;
	add.f32 	%f46, %f208, %f239;
	ld.global.nc.f32 	%f240, [%rd8+88];
	add.f32 	%f241, %f240, %f240;
	add.f32 	%f242, %f210, %f209;
	mul.f32 	%f243, %f3, %f242;
	fma.rn.f32 	%f244, %f2, %f241, %f243;
	fma.rn.f32 	%f245, %f1, %f233, %f244;
	mul.f32 	%f246, %f230, %f245;
	div.rn.f32 	%f247, %f246, %f206;
	add.f32 	%f47, %f217, %f247;
	ld.global.nc.f32 	%f248, [%rd8+104];
	add.f32 	%f249, %f248, %f248;
	mul.f32 	%f250, %f1, %f236;
	fma.rn.f32 	%f251, %f3, %f249, %f250;
	fma.rn.f32 	%f252, %f2, %f242, %f251;
	mul.f32 	%f253, %f230, %f252;
	div.rn.f32 	%f254, %f253, %f206;
	add.f32 	%f48, %f223, %f254;
	setp.eq.s64	%p39, %rd12, 0;
	@%p39 bra 	BB0_34;

	add.s64 	%rd46, %rd7, %rd17;
	ld.global.nc.f32 	%f255, [%rd46];
	mul.f32 	%f284, %f255, %f284;

BB0_34:
	setp.eq.f32	%p40, %f284, 0f00000000;
	mov.f32 	%f285, 0f00000000;
	@%p40 bra 	BB0_36;

	rcp.rn.f32 	%f285, %f284;

BB0_36:
	add.s64 	%rd48, %rd6, %rd17;
	ld.global.f32 	%f257, [%rd48];
	mul.f32 	%f258, %f46, %f285;
	sub.f32 	%f259, %f257, %f258;
	st.global.f32 	[%rd48], %f259;
	add.s64 	%rd49, %rd5, %rd17;
	ld.global.f32 	%f260, [%rd49];
	mul.f32 	%f261, %f47, %f285;
	sub.f32 	%f262, %f260, %f261;
	st.global.f32 	[%rd49], %f262;
	add.s64 	%rd50, %rd4, %rd17;
	ld.global.f32 	%f263, [%rd50];
	mul.f32 	%f264, %f48, %f285;
	sub.f32 	%f265, %f263, %f264;
	st.global.f32 	[%rd50], %f265;

BB0_37:
	ret;
}


`
	adddmitensor_ptx_52 = `
.version 6.2
.target sm_52
.address_size 64

	// .globl	adddmitensor

.visible .entry adddmitensor(
	.param .u64 adddmitensor_param_0,
	.param .u64 adddmitensor_param_1,
	.param .u64 adddmitensor_param_2,
	.param .u64 adddmitensor_param_3,
	.param .u64 adddmitensor_param_4,
	.param .u64 adddmitensor_param_5,
	.param .u64 adddmitensor_param_6,
	.param .f32 adddmitensor_param_7,
	.param .u64 adddmitensor_param_8,
	.param .u64 adddmitensor_param_9,
	.param .f32 adddmitensor_param_10,
	.param .f32 adddmitensor_param_11,
	.param .f32 adddmitensor_param_12,
	.param .u32 adddmitensor_param_13,
	.param .u32 adddmitensor_param_14,
	.param .u32 adddmitensor_param_15,
	.param .u8 adddmitensor_param_16
)
{
	.reg .pred 	%p<41>;
	.reg .b16 	%rs<15>;
	.reg .f32 	%f<286>;
	.reg .b32 	%r<87>;
	.reg .b64 	%rd<51>;


	ld.param.u64 	%rd9, [adddmitensor_param_0];
	ld.param.u64 	%rd10, [adddmitensor_param_1];
	ld.param.u64 	%rd11, [adddmitensor_param_2];
	ld.param.u64 	%rd14, [adddmitensor_param_3];
	ld.param.u64 	%rd15, [adddmitensor_param_4];
	ld.param.u64 	%rd16, [adddmitensor_param_5];
	ld.param.u64 	%rd12, [adddmitensor_param_6];
	ld.param.f32 	%f284, [adddmitensor_param_7];
	ld.param.u64 	%rd13, [adddmitensor_param_8];
	ld.param.f32 	%f54, [adddmitensor_param_10];
	ld.param.f32 	%f55, [adddmitensor_param_11];
	ld.param.f32 	%f56, [adddmitensor_param_12];
	ld.param.u32 	%r31, [adddmitensor_param_13];
	ld.param.u32 	%r32, [adddmitensor_param_14];
	ld.param.u32 	%r33, [adddmitensor_param_15];
	ld.param.u8 	%rs4, [adddmitensor_param_16];
	cvta.to.global.u64 	%rd1, %rd16;
	cvta.to.global.u64 	%rd2, %rd15;
	cvta.to.global.u64 	%rd3, %rd14;
	mov.u32 	%r34, %ntid.x;
	mov.u32 	%r35, %ctaid.x;
	mov.u32 	%r36, %tid.x;
	mad.lo.s32 	%r1, %r34, %r35, %r36;
	mov.u32 	%r37, %ntid.y;
	mov.u32 	%r38, %ctaid.y;
	mov.u32 	%r39, %tid.y;
	mad.lo.s32 	%r2, %r37, %r38, %r39;
	mov.u32 	%r40, %ntid.z;
	mov.u32 	%r41, %ctaid.z;
	mov.u32 	%r42, %tid.z;
	mad.lo.s32 	%r3, %r40, %r41, %r42;
	setp.ge.s32	%p1, %r2, %r32;
	setp.ge.s32	%p2, %r1, %r31;
	or.pred  	%p3, %p1, %p2;
	setp.ge.s32	%p4, %r3, %r33;
	or.pred  	%p5, %p3, %p4;
	@%p5 bra 	BB0_37;

	mul.lo.s32 	%r4, %r3, %r32;
	add.s32 	%r43, %r4, %r2;
	mul.lo.s32 	%r5, %r43, %r31;
	add.s32 	%r6, %r5, %r1;
	mul.wide.s32 	%rd17, %r6, 4;
	add.s64 	%rd18, %rd3, %rd17;
	add.s64 	%rd19, %rd2, %rd17;
	add.s64 	%rd20, %rd1, %rd17;
	ld.global.nc.f32 	%f1, [%rd18];
	ld.global.nc.f32 	%f2, [%rd19];
	mul.f32 	%f57, %f2, %f2;
	fma.rn.f32 	%f58, %f1, %f1, %f57;
	ld.global.nc.f32 	%f3, [%rd20];
	fma.rn.f32 	%f59, %f3, %f3, %f58;
	setp.eq.f32	%p6, %f59, 0f00000000;
	@%p6 bra 	BB0_37;

	add.s32 	%r7, %r1, -1;
	setp.gt.s32	%p7, %r7, -1;
	and.b16  	%rs1, %rs4, 1;
	setp.eq.b16	%p8, %rs1, 1;
	or.pred  	%p9, %p7, %p8;
	mov.f32 	%f281, 0f00000000;
	mov.f32 	%f266, %f281;
	mov.f32 	%f267, %f281;
	mov.f32 	%f268, %f281;
	@!%p9 bra 	BB0_7;
	bra.uni 	BB0_3;

BB0_3:
	setp.eq.s16	%p10, %rs1, 0;
	@%p10 bra 	BB0_5;

	rem.s32 	%r44, %r7, %r31;
	add.s32 	%r45, %r44, %r31;
	rem.s32 	%r81, %r45, %r31;
	bra.uni 	BB0_6;

BB0_5:
	mov.u32 	%r46, 0;
	max.s32 	%r81, %r7, %r46;

BB0_6:
	add.s32 	%r47, %r81, %r5;
	mul.wide.s32 	%rd21, %r47, 4;
	add.s64 	%rd22, %rd3, %rd21;
	ld.global.nc.f32 	%f266, [%rd22];
	add.s64 	%rd23, %rd2, %rd21;
	ld.global.nc.f32 	%f267, [%rd23];
	add.s64 	%rd24, %rd1, %rd21;
	ld.global.nc.f32 	%f268, [%rd24];

BB0_7:
	add.s32 	%r11, %r1, 1;
	setp.ge.s32	%p11, %r11, %r31;
	setp.eq.s16	%p12, %rs1, 0;
	and.pred  	%p13, %p11, %p12;
	mov.f32 	%f269, %f281;
	mov.f32 	%f270, %f281;
	mov.f32 	%f271, %f281;
	@%p13 bra 	BB0_12;

	@%p12 bra 	BB0_10;

	rem.s32 	%r48, %r11, %r31;
	add.s32 	%r49, %r48, %r31;
	rem.s32 	%r82, %r49, %r31;
	bra.uni 	BB0_11;

BB0_10:
	add.s32 	%r50, %r31, -1;
	min.s32 	%r82, %r11, %r50;

BB0_11:
	add.s32 	%r51, %r82, %r5;
	mul.wide.s32 	%rd25, %r51, 4;
	add.s64 	%rd26, %rd3, %rd25;
	ld.global.nc.f32 	%f269, [%rd26];
	add.s64 	%rd27, %rd2, %rd25;
	ld.global.nc.f32 	%f270, [%rd27];
	add.s64 	%rd28, %rd1, %rd25;
	ld.global.nc.f32 	%f271, [%rd28];

BB0_12:
	cvta.to.global.u64 	%rd4, %rd11;
	cvta.to.global.u64 	%rd5, %rd10;
	cvta.to.global.u64 	%rd6, %rd9;
	cvta.to.global.u64 	%rd7, %rd12;
	cvta.to.global.u64 	%rd8, %rd13;
	ld.global.nc.f32 	%f69, [%rd8+12];
	ld.global.nc.f32 	%f70, [%rd8+4];
	sub.f32 	%f71, %f70, %f69;
	sub.f32 	%f72, %f267, %f270;
	ld.global.nc.f32 	%f73, [%rd8+24];
	ld.global.nc.f32 	%f74, [%rd8+8];
	sub.f32 	%f75, %f74, %f73;
	sub.f32 	%f76, %f268, %f271;
	mul.f32 	%f77, %f76, %f75;
	fma.rn.f32 	%f78, %f72, %f71, %f77;
	add.f32 	%f79, %f54, %f54;
	div.rn.f32 	%f80, %f78, %f79;
	add.f32 	%f81, %f80, 0f00000000;
	ld.global.nc.f32 	%f82, [%rd8+28];
	ld.global.nc.f32 	%f83, [%rd8+20];
	sub.f32 	%f84, %f83, %f82;
	sub.f32 	%f85, %f69, %f70;
	sub.f32 	%f86, %f266, %f269;
	mul.f32 	%f87, %f86, %f85;
	fma.rn.f32 	%f88, %f76, %f84, %f87;
	div.rn.f32 	%f89, %f88, %f79;
	add.f32 	%f90, %f89, 0f00000000;
	sub.f32 	%f91, %f73, %f74;
	sub.f32 	%f92, %f82, %f83;
	mul.f32 	%f93, %f72, %f92;
	fma.rn.f32 	%f94, %f86, %f91, %f93;
	div.rn.f32 	%f95, %f94, %f79;
	add.f32 	%f96, %f95, 0f00000000;
	mul.f32 	%f97, %f267, %f267;
	fma.rn.f32 	%f98, %f266, %f266, %f97;
	fma.rn.f32 	%f99, %f268, %f268, %f98;
	setp.neu.f32	%p15, %f99, 0f00000000;
	selp.u32	%r52, 1, 0, %p15;
	mul.f32 	%f100, %f270, %f270;
	fma.rn.f32 	%f101, %f269, %f269, %f100;
	fma.rn.f32 	%f102, %f271, %f271, %f101;
	setp.neu.f32	%p16, %f102, 0f00000000;
	selp.u32	%r53, 1, 0, %p16;
	sub.s32 	%r54, %r52, %r53;
	cvt.rn.f32.s32	%f103, %r54;
	ld.global.nc.f32 	%f104, [%rd8];
	add.f32 	%f105, %f104, %f104;
	add.f32 	%f106, %f70, %f69;
	mul.f32 	%f107, %f2, %f106;
	fma.rn.f32 	%f108, %f1, %f105, %f107;
	add.f32 	%f109, %f74, %f73;
	fma.rn.f32 	%f110, %f3, %f109, %f108;
	mul.f32 	%f111, %f103, %f110;
	div.rn.f32 	%f112, %f111, %f79;
	add.f32 	%f16, %f81, %f112;
	ld.global.nc.f32 	%f113, [%rd8+16];
	add.f32 	%f114, %f113, %f113;
	add.f32 	%f115, %f83, %f82;
	mul.f32 	%f116, %f3, %f115;
	fma.rn.f32 	%f117, %f2, %f114, %f116;
	fma.rn.f32 	%f118, %f1, %f106, %f117;
	mul.f32 	%f119, %f103, %f118;
	div.rn.f32 	%f120, %f119, %f79;
	add.f32 	%f17, %f90, %f120;
	ld.global.nc.f32 	%f121, [%rd8+32];
	add.f32 	%f122, %f121, %f121;
	mul.f32 	%f123, %f1, %f109;
	fma.rn.f32 	%f124, %f3, %f122, %f123;
	fma.rn.f32 	%f125, %f2, %f115, %f124;
	mul.f32 	%f126, %f103, %f125;
	div.rn.f32 	%f127, %f126, %f79;
	add.f32 	%f18, %f96, %f127;
	add.s32 	%r15, %r2, -1;
	setp.lt.s32	%p17, %r15, 0;
	and.b16  	%rs2, %rs4, 2;
	shr.u16 	%rs5, %rs2, 1;
	and.b16  	%rs6, %rs5, 1;
	setp.eq.b16	%p18, %rs6, 1;
	not.pred 	%p19, %p18;
	and.pred  	%p20, %p17, %p19;
	mov.f32 	%f272, %f281;
	mov.f32 	%f273, %f281;
	mov.f32 	%f274, %f281;
	@%p20 bra 	BB0_17;

	setp.eq.s16	%p21, %rs2, 0;
	@%p21 bra 	BB0_15;

	rem.s32 	%r55, %r15, %r32;
	add.s32 	%r56, %r55, %r32;
	rem.s32 	%r83, %r56, %r32;
	bra.uni 	BB0_16;

BB0_15:
	mov.u32 	%r57, 0;
	max.s32 	%r83, %r15, %r57;

BB0_16:
	add.s32 	%r58, %r83, %r4;
	mad.lo.s32 	%r59, %r58, %r31, %r1;
	mul.wide.s32 	%rd29, %r59, 4;
	add.s64 	%rd30, %rd3, %rd29;
	ld.global.nc.f32 	%f272, [%rd30];
	add.s64 	%rd31, %rd2, %rd29;
	ld.global.nc.f32 	%f273, [%rd31];
	add.s64 	%rd32, %rd1, %rd29;
	ld.global.nc.f32 	%f274, [%rd32];

BB0_17:
	add.s32 	%r19, %r2, 1;
	setp.ge.s32	%p22, %r19, %r32;
	setp.eq.s16	%p23, %rs2, 0;
	and.pred  	%p24, %p22, %p23;
	mov.f32 	%f275, %f281;
	mov.f32 	%f276, %f281;
	mov.f32 	%f277, %f281;
	@%p24 bra 	BB0_22;

	@%p23 bra 	BB0_20;

	rem.s32 	%r60, %r19, %r32;
	add.s32 	%r61, %r60, %r32;
	rem.s32 	%r84, %r61, %r32;
	bra.uni 	BB0_21;

BB0_20:
	add.s32 	%r62, %r32, -1;
	min.s32 	%r84, %r19, %r62;

BB0_21:
	add.s32 	%r63, %r84, %r4;
	mad.lo.s32 	%r64, %r63, %r31, %r1;
	mul.wide.s32 	%rd33, %r64, 4;
	add.s64 	%rd34, %rd3, %rd33;
	ld.global.nc.f32 	%f275, [%rd34];
	add.s64 	%rd35, %rd2, %rd33;
	ld.global.nc.f32 	%f276, [%rd35];
	add.s64 	%rd36, %rd1, %rd33;
	ld.global.nc.f32 	%f277, [%rd36];

BB0_22:
	ld.global.nc.f32 	%f134, [%rd8+48];
	ld.global.nc.f32 	%f135, [%rd8+40];
	sub.f32 	%f136, %f135, %f134;
	sub.f32 	%f137, %f273, %f276;
	ld.global.nc.f32 	%f138, [%rd8+60];
	ld.global.nc.f32 	%f139, [%rd8+44];
	sub.f32 	%f140, %f139, %f138;
	sub.f32 	%f141, %f274, %f277;
	mul.f32 	%f142, %f141, %f140;
	fma.rn.f32 	%f143, %f137, %f136, %f142;
	add.f32 	%f144, %f55, %f55;
	div.rn.f32 	%f145, %f143, %f144;
	add.f32 	%f146, %f16, %f145;
	ld.global.nc.f32 	%f147, [%rd8+64];
	ld.global.nc.f32 	%f148, [%rd8+56];
	sub.f32 	%f149, %f148, %f147;
	sub.f32 	%f150, %f134, %f135;
	sub.f32 	%f151, %f272, %f275;
	mul.f32 	%f152, %f151, %f150;
	fma.rn.f32 	%f153, %f141, %f149, %f152;
	div.rn.f32 	%f154, %f153, %f144;
	add.f32 	%f155, %f17, %f154;
	sub.f32 	%f156, %f138, %f139;
	sub.f32 	%f157, %f147, %f148;
	mul.f32 	%f158, %f137, %f157;
	fma.rn.f32 	%f159, %f151, %f156, %f158;
	div.rn.f32 	%f160, %f159, %f144;
	add.f32 	%f161, %f18, %f160;
	mul.f32 	%f162, %f276, %f276;
	fma.rn.f32 	%f163, %f275, %f275, %f162;
	fma.rn.f32 	%f164, %f277, %f277, %f163;
	setp.neu.f32	%p26, %f164, 0f00000000;
	selp.u32	%r65, 1, 0, %p26;
	mul.f32 	%f165, %f273, %f273;
	fma.rn.f32 	%f166, %f272, %f272, %f165;
	fma.rn.f32 	%f167, %f274, %f274, %f166;
	setp.neu.f32	%p27, %f167, 0f00000000;
	selp.u32	%r66, 1, 0, %p27;
	sub.s32 	%r67, %r65, %r66;
	cvt.rn.f32.s32	%f168, %r67;
	ld.global.nc.f32 	%f169, [%rd8+36];
	add.f32 	%f170, %f169, %f169;
	add.f32 	%f171, %f135, %f134;
	mul.f32 	%f172, %f2, %f171;
	fma.rn.f32 	%f173, %f1, %f170, %f172;
	add.f32 	%f174, %f139, %f138;
	fma.rn.f32 	%f175, %f3, %f174, %f173;
	mul.f32 	%f176, %f168, %f175;
	div.rn.f32 	%f177, %f176, %f144;
	add.f32 	%f31, %f146, %f177;
	ld.global.nc.f32 	%f178, [%rd8+52];
	add.f32 	%f179, %f178, %f178;
	add.f32 	%f180, %f148, %f147;
	mul.f32 	%f181, %f3, %f180;
	fma.rn.f32 	%f182, %f2, %f179, %f181;
	fma.rn.f32 	%f183, %f1, %f171, %f182;
	mul.f32 	%f184, %f168, %f183;
	div.rn.f32 	%f185, %f184, %f144;
	add.f32 	%f32, %f155, %f185;
	ld.global.nc.f32 	%f186, [%rd8+68];
	add.f32 	%f187, %f186, %f186;
	mul.f32 	%f188, %f1, %f174;
	fma.rn.f32 	%f189, %f3, %f187, %f188;
	fma.rn.f32 	%f190, %f2, %f180, %f189;
	mul.f32 	%f191, %f168, %f190;
	div.rn.f32 	%f192, %f191, %f144;
	add.f32 	%f33, %f161, %f192;
	add.s32 	%r23, %r3, -1;
	setp.lt.s32	%p28, %r23, 0;
	and.b16  	%rs3, %rs4, 4;
	shr.u16 	%rs10, %rs3, 2;
	and.b16  	%rs11, %rs10, 1;
	setp.eq.b16	%p29, %rs11, 1;
	not.pred 	%p30, %p29;
	and.pred  	%p31, %p28, %p30;
	mov.f32 	%f278, %f281;
	mov.f32 	%f279, %f281;
	mov.f32 	%f280, %f281;
	@%p31 bra 	BB0_27;

	setp.eq.s16	%p32, %rs3, 0;
	@%p32 bra 	BB0_25;

	rem.s32 	%r68, %r23, %r33;
	add.s32 	%r69, %r68, %r33;
	rem.s32 	%r85, %r69, %r33;
	bra.uni 	BB0_26;

BB0_25:
	mov.u32 	%r70, 0;
	max.s32 	%r85, %r23, %r70;

BB0_26:
	mad.lo.s32 	%r71, %r85, %r32, %r2;
	mad.lo.s32 	%r72, %r71, %r31, %r1;
	mul.wide.s32 	%rd37, %r72, 4;
	add.s64 	%rd38, %rd3, %rd37;
	ld.global.nc.f32 	%f280, [%rd38];
	add.s64 	%rd39, %rd2, %rd37;
	ld.global.nc.f32 	%f279, [%rd39];
	add.s64 	%rd40, %rd1, %rd37;
	ld.global.nc.f32 	%f278, [%rd40];

BB0_27:
	add.s32 	%r27, %r3, 1;
	setp.ge.s32	%p33, %r27, %r33;
	setp.eq.s16	%p34, %rs3, 0;
	and.pred  	%p35, %p33, %p34;
	mov.f32 	%f282, %f281;
	mov.f32 	%f283, %f281;
	@%p35 bra 	BB0_32;

	@%p34 bra 	BB0_30;

	rem.s32 	%r73, %r27, %r33;
	add.s32 	%r74, %r73, %r33;
	rem.s32 	%r86, %r74, %r33;
	bra.uni 	BB0_31;

BB0_30:
	add.s32 	%r75, %r33, -1;
	min.s32 	%r86, %r27, %r75;

BB0_31:
	mad.lo.s32 	%r76, %r86, %r32, %r2;
	mad.lo.s32 	%r77, %r76, %r31, %r1;
	mul.wide.s32 	%rd41, %r77, 4;
	add.s64 	%rd42, %rd3, %rd41;
	ld.global.nc.f32 	%f283, [%rd42];
	add.s64 	%rd43, %rd2, %rd41;
	ld.global.nc.f32 	%f282, [%rd43];
	add.s64 	%rd44, %rd1, %rd41;
	ld.global.nc.f32 	%f281, [%rd44];

BB0_32:
	ld.global.nc.f32 	%f196, [%rd8+84];
	ld.global.nc.f32 	%f197, [%rd8+76];
	sub.f32 	%f198, %f197, %f196;
	sub.f32 	%f199, %f279, %f282;
	ld.global.nc.f32 	%f200, [%rd8+96];
	ld.global.nc.f32 	%f201, [%rd8+80];
	sub.f32 	%f202, %f201, %f200;
	sub.f32 	%f203, %f278, %f281;
	mul.f32 	%f204, %f203, %f202;
	fma.rn.f32 	%f205, %f199, %f198, %f204;
	add.f32 	%f206, %f56, %f56;
	div.rn.f32 	%f207, %f205, %f206;
	add.f32 	%f208, %f31, %f207;
	ld.global.nc.f32 	%f209, [%rd8+100];
	ld.global.nc.f32 	%f210, [%rd8+92];
	sub.f32 	%f211, %f210, %f209;
	sub.f32 	%f212, %f196, %f197;
	sub.f32 	%f213, %f280, %f283;
	mul.f32 	%f214, %f213, %f212;
	fma.rn.f32 	%f215, %f203, %f211, %f214;
	div.rn.f32 	%f216, %f215, %f206;
	add.f32 	%f217, %f32, %f216;
	sub.f32 	%f218, %f200, %f201;
	sub.f32 	%f219, %f209, %f210;
	mul.f32 	%f220, %f199, %f219;
	fma.rn.f32 	%f221, %f213, %f218, %f220;
	div.rn.f32 	%f222, %f221, %f206;
	add.f32 	%f223, %f33, %f222;
	mul.f32 	%f224, %f280, %f280;
	fma.rn.f32 	%f225, %f279, %f279, %f224;
	fma.rn.f32 	%f226, %f278, %f278, %f225;
	setp.neu.f32	%p37, %f226, 0f00000000;
	selp.u32	%r78, 1, 0, %p37;
	mul.f32 	%f227, %f283, %f283;
	fma.rn.f32 	%f228, %f282, %f282, %f227;
	fma.rn.f32 	%f229, %f281, %f281, %f228;
	setp.neu.f32	%p38, %f229, 0f00000000;
	selp.u32	%r79, 1, 0, %p38;
	sub.s32 	%r80, %r78, %r79;
	cvt.rn.f32.s32	%f230, %r80;
	ld.global.nc.f32 	%f231, [%rd8+72];
	add.f32 	%f232, %f231, %f231;
	add.f32 	%f233, %f197, %f196;
	mul.f32 	%f234, %f2, %f233;
	fma.rn.f32 	%f235, %f1, %f232, %f234;
	add.f32 	%f236, %f201, %f200;
	fma.rn.f32 	%f237, %f3, %f236, %f235;
	mul.f32 	%f238, %f230, %f237;
	div.rn.f32 	%f239, %f238, %f206;
	add.f32 	%f46, %f208, %f239;
	ld.global.nc.f32 	%f240, [%rd8+88];
	add.f32 	%f241, %f240, %f240;
	add.f32 	%f242, %f210, %f209;
	mul.f32 	%f243, %f3, %f242;
	fma.rn.f32 	%f244, %f2, %f241, %f243;
	fma.rn.f32 	%f245, %f1, %f233, %f244;
	mul.f32 	%f246, %f230, %f245;
	div.rn.f32 	%f247, %f246, %f206;
	add.f32 	%f47, %f217, %f247;
	ld.global.nc.f32 	%f248, [%rd8+104];
	add.f32 	%f249, %f248, %f248;
	mul.f32 	%f250, %f1, %f236;
	fma.rn.f32 	%f251, %f3, %f249, %f250;
	fma.rn.f32 	%f252, %f2, %f242, %f251;
	mul.f32 	%f253, %f230, %f252;
	div.rn.f32 	%f254, %f253, %f206;
	add.f32 	%f48, %f223, %f254;
	setp.eq.s64	%p39, %rd12, 0;
	@%p39 bra 	BB0_34;

	add.s64 	%rd46, %rd7, %rd17;
	ld.global.nc.f32 	%f255, [%rd46];
	mul.f32 	%f284, %f255, %f284;

BB0_34:
	setp.eq.f32	%p40, %f284, 0f00000000;
	mov.f32 	%f285, 0f00000000;
	@%p40 bra 	BB0_36;

	rcp.rn.f32 	%f285, %f284;

BB0_36:
	add.s64 	%rd48, %rd6, %rd17;
	ld.global.f32 	%f257, [%rd48];
	mul.f32 	%f258, %f46, %f285;
	sub.f32 	%f259, %f257, %f258;
	st.global.f32 	[%rd48], %f259;
	add.s64 	%rd49, %rd5, %rd17;
	ld.global.f32 	%f260, [%rd49];
	mul.f32 	%f261, %f47, %f285;
	sub.f32 	%f262, %f260, %f261;
	st.global.f32 	[%rd49], %f262;
	add.s64 	%rd50, %rd4, %rd17;
	ld.global.f32 	%f263, [%rd50];
	mul.f32 	%f264, %f48, %f285;
	sub.f32 	%f265, %f263, %f264;
	st.global.f32 	[%rd50], %f265;

BB0_37:
	ret;
}


`
	adddmitensor_ptx_53 = `
.version 6.2
.target sm_53
.address_size 64

	// .globl	adddmitensor

.visible .entry adddmitensor(
	.param .u64 adddmitensor_param_0,
	.param .u64 adddmitensor_param_1,
	.param .u64 adddmitensor_param_2,
	.param .u64 adddmitensor_param_3,
	.param .u64 adddmitensor_param_4,
	.param .u64 adddmitensor_param_5,
	.param .u64 adddmitensor_param_6,
	.param .f32 adddmitensor_param_7,
	.param .u64 adddmitensor_param_8,
	.param .u64 adddmitensor_param_9,
	.param .f32 adddmitensor_param_10,
	.param .f32 adddmitensor_param_11,
	.param .f32 adddmitensor_param_12,
	.param .u32 adddmitensor_param_13,
	.param .u32 adddmitensor_param_14,
	.param .u32 adddmitensor_param_15,
	.param .u8 adddmitensor_param_16
)
{
	.reg .pred 	%p<41>;
	.reg .b16 	%rs<15>;
	.reg .f32 	%f<286>;
	.reg .b32 	%r<87>;
	.reg .b64 	%rd<51>;


	ld.param.u64 	%rd9, [adddmitensor_param_0];
	ld.param.u64 	%rd10, [adddmitensor_param_1];
	ld.param.u64 	%rd11, [adddmitensor_param_2];
	ld.param.u64 	%rd14, [adddmitensor_param_3];
	ld.param.u64 	%rd15, [adddmitensor_param_4];
	ld.param.u64 	%rd16, [adddmitensor_param_5];
	ld.param.u64 	%rd12, [adddmitensor_param_6];
	ld.param.f32 	%f284, [adddmitensor_param_7];
	ld.param.u64 	%rd13, [adddmitensor_param_8];
	ld.param.f32 	%f54, [adddmitensor_param_10];
	ld.param.f32 	%f55, [adddmitensor_param_11];
	ld.param.f32 	%f56, [adddmitensor_param_12];
	ld.param.u32 	%r31, [adddmitensor_param_13];
	ld.param.u32 	%r32, [adddmitensor_param_14];
	ld.param.u32 	%r33, [adddmitensor_param_15];
	ld.param.u8 	%rs4, [adddmitensor_param_16];
	cvta.to.global.u64 	%rd1, %rd16;
	cvta.to.global.u64 	%rd2, %rd15;
	cvta.to.global.u64 	%rd3, %rd14;
	mov.u32 	%r34, %ntid.x;
	mov.u32 	%r35, %ctaid.x;
	mov.u32 	%r36, %tid.x;
	mad.lo.s32 	%r1, %r34, %r35, %r36;
	mov.u32 	%r37, %ntid.y;
	mov.u32 	%r38, %ctaid.y;
	mov.u32 	%r39, %tid.y;
	mad.lo.s32 	%r2, %r37, %r38, %r39;
	mov.u32 	%r40, %ntid.z;
	mov.u32 	%r41, %ctaid.z;
	mov.u32 	%r42, %tid.z;
	mad.lo.s32 	%r3, %r40, %r41, %r42;
	setp.ge.s32	%p1, %r2, %r32;
	setp.ge.s32	%p2, %r1, %r31;
	or.pred  	%p3, %p1, %p2;
	setp.ge.s32	%p4, %r3, %r33;
	or.pred  	%p5, %p3, %p4;
	@%p5 bra 	BB0_37;

	mul.lo.s32 	%r4, %r3, %r32;
	add.s32 	%r43, %r4, %r2;
	mul.lo.s32 	%r5, %r43, %r31;
	add.s32 	%r6, %r5, %r1;
	mul.wide.s32 	%rd17, %r6, 4;
	add.s64 	%rd18, %rd3, %rd17;
	add.s64 	%rd19, %rd2, %rd17;
	add.s64 	%rd20, %rd1, %rd17;
	ld.global.nc.f32 	%f1, [%rd18];
	ld.global.nc.f32 	%f2, [%rd19];
	mul.f32 	%f57, %f2, %f2;
	fma.rn.f32 	%f58, %f1, %f1, %f57;
	ld.global.nc.f32 	%f3, [%rd20];
	fma.rn.f32 	%f59, %f3, %f3, %f58;
	setp.eq.f32	%p6, %f59, 0f00000000;
	@%p6 bra 	BB0_37;

	add.s32 	%r7, %r1, -1;
	setp.gt.s32	%p7, %r7, -1;
	and.b16  	%rs1, %rs4, 1;
	setp.eq.b16	%p8, %rs1, 1;
	or.pred  	%p9, %p7, %p8;
	mov.f32 	%f281, 0f00000000;
	mov.f32 	%f266, %f281;
	mov.f32 	%f267, %f281;
	mov.f32 	%f268, %f281;
	@!%p9 bra 	BB0_7;
	bra.uni 	BB0_3;

BB0_3:
	setp.eq.s16	%p10, %rs1, 0;
	@%p10 bra 	BB0_5;

	rem.s32 	%r44, %r7, %r31;
	add.s32 	%r45, %r44, %r31;
	rem.s32 	%r81, %r45, %r31;
	bra.uni 	BB0_6;

BB0_5:
	mov.u32 	%r46, 0;
	max.s32 	%r81, %r7, %r46;

BB0_6:
	add.s32 	%r47, %r81, %r5;
	mul.wide.s32 	%rd21, %r47, 4;
	add.s64 	%rd22, %rd3, %rd21;
	ld.global.nc.f32 	%f266, [%rd22];
	add.s64 	%rd23, %rd2, %rd21;
	ld.global.nc.f32 	%f267, [%rd23];
	add.s64 	%rd24, %rd1, %rd21;
	ld.global.nc.f32 	%f268, [%rd24];

BB0_7:
	add.s32 	%r11, %r1, 1;
	setp.ge.s32	%p11, %r11, %r31;
	setp.eq.s16	%p12, %rs1, 0;
	and.pred  	%p13, %p11, %p12;
	mov.f32 	%f269, %f281;
	mov.f32 	%f270, %f281;
	mov.f32 	%f271, %f281;
	@%p13 bra 	BB0_12;

	@%p12 bra 	BB0_10;

	rem.s32 	%r48, %r11, %r31;
	add.s32 	%r49, %r48, %r31;
	rem.s32 	%r82, %r49, %r31;
	bra.uni 	BB0_11;

BB0_10:
	add.s32 	%r50, %r31, -1;
	min.s32 	%r82, %r11, %r50;

BB0_11:
	add.s32 	%r51, %r82, %r5;
	mul.wide.s32 	%rd25, %r51, 4;
	add.s64 	%rd26, %rd3, %rd25;
	ld.global.nc.f32 	%f269, [%rd26];
	add.s64 	%rd27, %rd2, %rd25;
	ld.global.nc.f32 	%f270, [%rd27];
	add.s64 	%rd28, %rd1, %rd25;
	ld.global.nc.f32 	%f271, [%rd28];

BB0_12:
	cvta.to.global.u64 	%rd4, %rd11;
	cvta.to.global.u64 	%rd5, %rd10;
	cvta.to.global.u64 	%rd6, %rd9;
	cvta.to.global.u64 	%rd7, %rd12;
	cvta.to.global.u64 	%rd8, %rd13;
	ld.global.nc.f32 	%f69, [%rd8+12];
	ld.global.nc.f32 	%f70, [%rd8+4];
	sub.f32 	%f71, %f70, %f69;
	sub.f32 	%f72, %f267, %f270;
	ld.global.nc.f32 	%f73, [%rd8+24];
	ld.global.nc.f32 	%f74, [%rd8+8];
	sub.f32 	%f75, %f74, %f73;
	sub.f32 	%f76, %f268, %f271;
	mul.f32 	%f77, %f76, %f75;
	fma.rn.f32 	%f78, %f72, %f71, %f77;
	add.f32 	%f79, %f54, %f54;
	div.rn.f32 	%f80, %f78, %f79;
	add.f32 	%f81, %f80, 0f00000000;
	ld.global.nc.f32 	%f82, [%rd8+28];
	ld.global.nc.f32 	%f83, [%rd8+20];
	sub.f32 	%f84, %f83, %f82;
	sub.f32 	%f85, %f69, %f70;
	sub.f32 	%f86, %f266, %f269;
	mul.f32 	%f87, %f86, %f85;
	fma.rn.f32 	%f88, %f76, %f84, %f87;
	div.rn.f32 	%f89, %f88, %f79;
	add.f32 	%f90, %f89, 0f00000000;
	sub.f32 	%f91, %f73, %f74;
	sub.f32 	%f92, %f82, %f83;
	mul.f32 	%f93, %f72, %f92;
	fma.rn.f32 	%f94, %f86, %f91, %f93;
	div.rn.f32 	%f95, %f94, %f79;
	add.f32 	%f96, %f95, 0f00000000;
	mul.f32 	%f97, %f267, %f267;
	fma.rn.f32 	%f98, %f266, %f266, %f97;
	fma.rn.f32 	%f99, %f268, %f268, %f98;
	setp.neu.f32	%p15, %f99, 0f00000000;
	selp.u32	%r52, 1, 0, %p15;
	mul.f32 	%f100, %f270, %f270;
	fma.rn.f32 	%f101, %f269, %f269, %f100;
	fma.rn.f32 	%f102, %f271, %f271, %f101;
	setp.neu.f32	%p16, %f102, 0f00000000;
	selp.u32	%r53, 1, 0, %p16;
	sub.s32 	%r54, %r52, %r53;
	cvt.rn.f32.s32	%f103, %r54;
	ld.global.nc.f32 	%f104, [%rd8];
	add.f32 	%f105, %f104, %f104;
	add.f32 	%f106, %f70, %f69;
	mul.f32 	%f107, %f2, %f106;
	fma.rn.f32 	%f108, %f1, %f105, %f107;
	add.f32 	%f109, %f74, %f73;
	fma.rn.f32 	%f110, %f3, %f109, %f108;
	mul.f32 	%f111, %f103, %f110;
	div.rn.f32 	%f112, %f111, %f79;
	add.f32 	%f16, %f81, %f112;
	ld.global.nc.f32 	%f113, [%rd8+16];
	add.f32 	%f114, %f113, %f113;
	add.f32 	%f115, %f83, %f82;
	mul.f32 	%f116, %f3, %f115;
	fma.rn.f32 	%f117, %f2, %f114, %f116;
	fma.rn.f32 	%f118, %f1, %f106, %f117;
	mul.f32 	%f119, %f103, %f118;
	div.rn.f32 	%f120, %f119, %f79;
	add.f32 	%f17, %f90, %f120;
	ld.global.nc.f32 	%f121, [%rd8+32];
	add.f32 	%f122, %f121, %f121;
	mul.f32 	%f123, %f1, %f109;
	fma.rn.f32 	%f124, %f3, %f122, %f123;
	fma.rn.f32 	%f125, %f2, %f115, %f124;
	mul.f32 	%f126, %f103, %f125;
	div.rn.f32 	%f127, %f126, %f79;
	add.f32 	%f18, %f96, %f127;
	add.s32 	%r15, %r2, -1;
	setp.lt.s32	%p17, %r15, 0;
	and.b16  	%rs2, %rs4, 2;
	shr.u16 	%rs5, %rs2, 1;
	and.b16  	%rs6, %rs5, 1;
	setp.eq.b16	%p18, %rs6, 1;
	not.pred 	%p19, %p18;
	and.pred  	%p20, %p17, %p19;
	mov.f32 	%f272, %f281;
	mov.f32 	%f273, %f281;
	mov.f32 	%f274, %f281;
	@%p20 bra 	BB0_17;

	setp.eq.s16	%p21, %rs2, 0;
	@%p21 bra 	BB0_15;

	rem.s32 	%r55, %r15, %r32;
	add.s32 	%r56, %r55, %r32;
	rem.s32 	%r83, %r56, %r32;
	bra.uni 	BB0_16;

BB0_15:
	mov.u32 	%r57, 0;
	max.s32 	%r83, %r15, %r57;

BB0_16:
	add.s32 	%r58, %r83, %r4;
	mad.lo.s32 	%r59, %r58, %r31, %r1;
	mul.wide.s32 	%rd29, %r59, 4;
	add.s64 	%rd30, %rd3, %rd29;
	ld.global.nc.f32 	%f272, [%rd30];
	add.s64 	%rd31, %rd2, %rd29;
	ld.global.nc.f32 	%f273, [%rd31];
	add.s64 	%rd32, %rd1, %rd29;
	ld.global.nc.f32 	%f274, [%rd32];

BB0_17:
	add.s32 	%r19, %r2, 1;
	setp.ge.s32	%p22, %r19, %r32;
	setp.eq.s16	%p23, %rs2, 0;
	and.pred  	%p24, %p22, %p23;
	mov.f32 	%f275, %f281;
	mov.f32 	%f276, %f281;
	mov.f32 	%f277, %f281;
	@%p24 bra 	BB0_22;

	@%p23 bra 	BB0_20;

	rem.s32 	%r60, %r19, %r32;
	add.s32 	%r61, %r60, %r32;
	rem.s32 	%r84, %r61, %r32;
	bra.uni 	BB0_21;

BB0_20:
	add.s32 	%r62, %r32, -1;
	min.s32 	%r84, %r19, %r62;

BB0_21:
	add.s32 	%r63, %r84, %r4;
	mad.lo.s32 	%r64, %r63, %r31, %r1;
	mul.wide.s32 	%rd33, %r64, 4;
	add.s64 	%rd34, %rd3, %rd33;
	ld.global.nc.f32 	%f275, [%rd34];
	add.s64 	%rd35, %rd2, %rd33;
	ld.global.nc.f32 	%f276, [%rd35];
	add.s64 	%rd36, %rd1, %rd33;
	ld.global.nc.f32 	%f277, [%rd36];

BB0_22:
	ld.global.nc.f32 	%f134, [%rd8+48];
	ld.global.nc.f32 	%f135, [%rd8+40];
	sub.f32 	%f136, %f135, %f134;
	sub.f32 	%f137, %f273, %f276;
	ld.global.nc.f32 	%f138, [%rd8+60];
	ld.global.nc.f32 	%f139, [%rd8+44];
	sub.f32 	%f140, %f139, %f138;
	sub.f32 	%f141, %f274, %f277;
	mul.f32 	%f142, %f141, %f140;
	fma.rn.f32 	%f143, %f137, %f136, %f142;
	add.f32 	%f144, %f55, %f55;
	div.rn.f32 	%f145, %f143, %f144;
	add.f32 	%f146, %f16, %f145;
	ld.global.nc.f32 	%f147, [%rd8+64];
	ld.global.nc.f32 	%f148, [%rd8+56];
	sub.f32 	%f149, %f148, %f147;
	sub.f32 	%f150, %f134, %f135;
	sub.f32 	%f151, %f272, %f275;
	mul.f32 	%f152, %f151, %f150;
	fma.rn.f32 	%f153, %f141, %f149, %f152;
	div.rn.f32 	%f154, %f153, %f144;
	add.f32 	%f155, %f17, %f154;
	sub.f32 	%f156, %f138, %f139;
	sub.f32 	%f157, %f147, %f148;
	mul.f32 	%f158, %f137, %f157;
	fma.rn.f32 	%f159, %f151, %f156, %f158;
	div.rn.f32 	%f160, %f159, %f144;
	add.f32 	%f161, %f18, %f160;
	mul.f32 	%f162, %f276, %f276;
	fma.rn.f32 	%f163, %f275, %f275, %f162;
	fma.rn.f32 	%f164, %f277, %f277, %f163;
	setp.neu.f32	%p26, %f164, 0f00000000;
	selp.u32	%r65, 1, 0, %p26;
	mul.f32 	%f165, %f273, %f273;
	fma.rn.f32 	%f166, %f272, %f272, %f165;
	fma.rn.f32 	%f167, %f274, %f274, %f166;
	setp.neu.f32	%p27, %f167, 0f00000000;
	selp.u32	%r66, 1, 0, %p27;
	sub.s32 	%r67, %r65, %r66;
	cvt.rn.f32.s32	%f168, %r67;
	ld.global.nc.f32 	%f169, [%rd8+36];
	add.f32 	%f170, %f169, %f169;
	add.f32 	%f171, %f135, %f134;
	mul.f32 	%f172, %f2, %f171;
	fma.rn.f32 	%f173, %f1, %f170, %f172;
	add.f32 	%f174, %f139, %f138;
	fma.rn.f32 	%f175, %f3, %f174, %f173;
	mul.f32 	%f176, %f168, %f175;
	div.rn.f32 	%f177, %f176, %f144;
	add.f32 	%f31, %f146, %f177;
	ld.global.nc.f32 	%f178, [%rd8+52];
	add.f32 	%f179, %f178, %f178;
	add.f32 	%f180, %f148, %f147;
	mul.f32 	%f181, %f3, %f180;
	fma.rn.f32 	%f182, %f2, %f179, %f181;
	fma.rn.f32 	%f183, %f1, %f171, %f182;
	mul.f32 	%f184, %f168, %f183;
	div.rn.f32 	%f185, %f184, %f144;
	add.f32 	%f32, %f155, %f185;
	ld.global.nc.f32 	%f186, [%rd8+68];
	add.f32 	%f187, %f186, %f186;
	mul.f32 	%f188, %f1, %f174;
	fma.rn.f32 	%f189, %f3, %f187, %f188;
	fma.rn.f32 	%f190, %f2, %f180, %f189;
	mul.f32 	%f191, %f168, %f190;
	div.rn.f32 	%f192, %f191, %f144;
	add.f32 	%f33, %f161, %f192;
	add.s32 	%r23, %r3, -1;
	setp.lt.s32	%p28, %r23, 0;
	and.b16  	%rs3, %rs4, 4;
	shr.u16 	%rs10, %rs3, 2;
	and.b16  	%rs11, %rs10, 1;
	setp.eq.b16	%p29, %rs11, 1;
	not.pred 	%p30, %p29;
	and.pred  	%p31, %p28, %p30;
	mov.f32 	%f278, %f281;
	mov.f32 	%f279, %f281;
	mov.f32 	%f280, %f281;
	@%p31 bra 	BB0_27;

	setp.eq.s16	%p32, %rs3, 0;
	@%p32 bra 	BB0_25;

	rem.s32 	%r68, %r23, %r33;
	add.s32 	%r69, %r68, %r33;
	rem.s32 	%r85, %r69, %r33;
	bra.uni 	BB0_26;

BB0_25:
	mov.u32 	%r70, 0;
	max.s32 	%r85, %r23, %r70;

BB0_26:
	mad.lo.s32 	%r71, %r85, %r32, %r2;
	mad.lo.s32 	%r72, %r71, %r31, %r1;
	mul.wide.s32 	%rd37, %r72, 4;
	add.s64 	%rd38, %rd3, %rd37;
	ld.global.nc.f32 	%f280, [%rd38];
	add.s64 	%rd39, %rd2, %rd37;
	ld.global.nc.f32 	%f279, [%rd39];
	add.s64 	%rd40, %rd1, %rd37;
	ld.global.nc.f32 	%f278, [%rd40];

BB0_27:
	add.s32 	%r27, %r3, 1;
	setp.ge.s32	%p33, %r27, %r33;
	setp.eq.s16	%p34, %rs3, 0;
	and.pred  	%p35, %p33, %p34;
	mov.f32 	%f282, %f281;
	mov.f32 	%f283, %f281;
	@%p35 bra 	BB0_32;

	@%p34 bra 	BB0_30;

	rem.s32 	%r73, %r27, %r33;
	add.s32 	%r74, %r73, %r33;
	rem.s32 	%r86, %r74, %r33;
	bra.uni 	BB0_31;

BB0_30:
	add.s32 	%r75, %r33, -1;
	min.s32 	%r86, %r27, %r75;

BB0_31:
	mad.lo.s32 	%r76, %r86, %r32, %r2;
	mad.lo.s32 	%r77, %r76, %r31, %r1;
	mul.wide.s32 	%rd41, %r77, 4;
	add.s64 	%rd42, %rd3, %rd41;
	ld.global.nc.f32 	%f283, [%rd42];
	add.s64 	%rd43, %rd2, %rd41;
	ld.global.nc.f32 	%f282, [%rd43];
	add.s64 	%rd44, %rd1, %rd41;
	ld.global.nc.f32 	%f281, [%rd44];

BB0_32:
	ld.global.nc.f32 	%f196, [%rd8+84];
	ld.global.nc.f32 	%f197, [%rd8+76];
	sub.f32 	%f198, %f197, %f196;
	sub.f32 	%f199, %f279, %f282;
	ld.global.nc.f32 	%f200, [%rd8+96];
	ld.global.nc.f32 	%f201, [%rd8+80];
	sub.f32 	%f202, %f201, %f200;
	sub.f32 	%f203, %f278, %f281;
	mul.f32 	%f204, %f203, %f202;
	fma.rn.f32 	%f205, %f199, %f198, %f204;
	add.f32 	%f206, %f56, %f56;
	div.rn.f32 	%f207, %f205, %f206;
	add.f32 	%f208, %f31, %f207;
	ld.global.nc.f32 	%f209, [%rd8+100];
	ld.global.nc.f32 	%f210, [%rd8+92];
	sub.f32 	%f211, %f210, %f209;
	sub.f32 	%f212, %f196, %f197;
	sub.f32 	%f213, %f280, %f283;
	mul.f32 	%f214, %f213, %f212;
	fma.rn.f32 	%f215, %f203, %f211, %f214;
	div.rn.f32 	%f216, %f215, %f206;
	add.f32 	%f217, %f32, %f216;
	sub.f32 	%f218, %f200, %f201;
	sub.f32 	%f219, %f209, %f210;
	mul.f32 	%f220, %f199, %f219;
	fma.rn.f32 	%f221, %f213, %f218, %f220;
	div.rn.f32 	%f222, %f221, %f206;
	add.f32 	%f223, %f33, %f222;
	mul.f32 	%f224, %f280, %f280;
	fma.rn.f32 	%f225, %f279, %f279, %f224;
	fma.rn.f32 	%f226, %f278, %f278, %f225;
	setp.neu.f32	%p37, %f226, 0f00000000;
	selp.u32	%r78, 1, 0, %p37;
	mul.f32 	%f227, %f283, %f283;
	fma.rn.f32 	%f228, %f282, %f282, %f227;
	fma.rn.f32 	%f229, %f281, %f281, %f228;
	setp.neu.f32	%p38, %f229, 0f00000000;
	selp.u32	%r79, 1, 0, %p38;
	sub.s32 	%r80, %r78, %r79;
	cvt.rn.f32.s32	%f230, %r80;
	ld.global.nc.f32 	%f231, [%rd8+72];
	add.f32 	%f232, %f231, %f231;
	add.f32 	%f233, %f197, %f196;
	mul.f32 	%f234, %f2, %f233;
	fma.rn.f32 	%f235, %f1, %f232, %f234;
	add.f32 	%f236, %f201, %f200;
	fma.rn.f32 	%f237, %f3, %f236, %f235;
	mul.f32 	%f238, %f230, %f237;
	div.rn.f32 	%f239, %f238, %f206;
	add.f32 	%f46, %f208, %f239;
	ld.global.nc.f32 	%f240, [%rd8+88];
	add.f32 	%f241, %f240, %f240;
	add.f32 	%f242, %f210, %f209;
	mul.f32 	%f243, %f3, %f242;
	fma.rn.f32 	%f244, %f2, %f241, %f243;
	fma.rn.f32 	%f245, %f1, %f233, %f244;
	mul.f32 	%f246, %f230, %f245;
	div.rn.f32 	%f247, %f246, %f206;
	add.f32 	%f47, %f217, %f247;
	ld.global.nc.f32 	%f248, [%rd8+104];
	add.f32 	%f249, %f248, %f248;
	mul.f32 	%f250, %f1, %f236;
	fma.rn.f32 	%f251, %f3, %f249, %f250;
	fma.rn.f32 	%f252, %f2, %f242, %f251;
	mul.f32 	%f253, %f230, %f252;
	div.rn.f32 	%f254, %f253, %f206;
	add.f32 	%f48, %f223, %f254;
	setp.eq.s64	%p39, %rd12, 0;
	@%p39 bra 	BB0_34;

	add.s64 	%rd46, %rd7, %rd17;
	ld.global.nc.f32 	%f255, [%rd46];
	mul.f32 	%f284, %f255, %f284;

BB0_34:
	setp.eq.f32	%p40, %f284, 0f00000000;
	mov.f32 	%f285, 0f00000000;
	@%p40 bra 	BB0_36;

	rcp.rn.f32 	%f285, %f284;

BB0_36:
	add.s64 	%rd48, %rd6, %rd17;
	ld.global.f32 	%f257, [%rd48];
	mul.f32 	%f258, %f46, %f285;
	sub.f32 	%f259, %f257, %f258;
	st.global.f32 	[%rd48], %f259;
	add.s64 	%rd49, %rd5, %rd17;
	ld.global.f32 	%f260, [%rd49];
	mul.f32 	%f261, %f47, %f285;
	sub.f32 	%f262, %f260, %f261;
	st.global.f32 	[%rd49], %f262;
	add.s64 	%rd50, %rd4, %rd17;
	ld.global.f32 	%f263, [%rd50];
	mul.f32 	%f264, %f48, %f285;
	sub.f32 	%f265, %f263, %f264;
	st.global.f32 	[%rd50], %f265;

BB0_37:
	ret;
}


`
	adddmitensor_ptx_60 = `
.version 6.2
.target sm_60
.address_size 64

	// .globl	adddmitensor

.visible .entry adddmitensor(
	.param .u64 adddmitensor_param_0,
	.param .u64 adddmitensor_param_1,
	.param .u64 adddmitensor_param_2,
	.param .u64 adddmitensor_param_3,
	.param .u64 adddmitensor_param_4,
	.param .u64 adddmitensor_param_5,
	.param .u64 adddmitensor_param_6,
	.param .f32 adddmitensor_param_7,
	.param .u64 adddmitensor_param_8,
	.param .u64 adddmitensor_param_9,
	.param .f32 adddmitensor_param_10,
	.param .f32 adddmitensor_param_11,
	.param .f32 adddmitensor_param_12,
	.param .u32 adddmitensor_param_13,
	.param .u32 adddmitensor_param_14,
	.param .u32 adddmitensor_param_15,
	.param .u8 adddmitensor_param_16
)
{
	.reg .pred 	%p<41>;
	.reg .b16 	%rs<15>;
	.reg .f32 	%f<286>;
	.reg .b32 	%r<87>;
	.reg .b64 	%rd<51>;


	ld.param.u64 	%rd9, [adddmitensor_param_0];
	ld.param.u64 	%rd10, [adddmitensor_param_1];
	ld.param.u64 	%rd11, [adddmitensor_param_2];
	ld.param.u64 	%rd14, [adddmitensor_param_3];
	ld.param.u64 	%rd15, [adddmitensor_param_4];
	ld.param.u64 	%rd16, [adddmitensor_param_5];
	ld.param.u64 	%rd12, [adddmitensor_param_6];
	ld.param.f32 	%f284, [adddmitensor_param_7];
	ld.param.u64 	%rd13, [adddmitensor_param_8];
	ld.param.f32 	%f54, [adddmitensor_param_10];
	ld.param.f32 	%f55, [adddmitensor_param_11];
	ld.param.f32 	%f56, [adddmitensor_param_12];
	ld.param.u32 	%r31, [adddmitensor_param_13];
	ld.param.u32 	%r32, [adddmitensor_param_14];
	ld.param.u32 	%r33, [adddmitensor_param_15];
	ld.param.u8 	%rs4, [adddmitensor_param_16];
	cvta.to.global.u64 	%rd1, %rd16;
	cvta.to.global.u64 	%rd2, %rd15;
	cvta.to.global.u64 	%rd3, %rd14;
	mov.u32 	%r34, %ntid.x;
	mov.u32 	%r35, %ctaid.x;
	mov.u32 	%r36, %tid.x;
	mad.lo.s32 	%r1, %r34, %r35, %r36;
	mov.u32 	%r37, %ntid.y;
	mov.u32 	%r38, %ctaid.y;
	mov.u32 	%r39, %tid.y;
	mad.lo.s32 	%r2, %r37, %r38, %r39;
	mov.u32 	%r40, %ntid.z;
	mov.u32 	%r41, %ctaid.z;
	mov.u32 	%r42, %tid.z;
	mad.lo.s32 	%r3, %r40, %r41, %r42;
	setp.ge.s32	%p1, %r2, %r32;
	setp.ge.s32	%p2, %r1, %r31;
	or.pred  	%p3, %p1, %p2;
	setp.ge.s32	%p4, %r3, %r33;
	or.pred  	%p5, %p3, %p4;
	@%p5 bra 	BB0_37;

	mul.lo.s32 	%r4, %r3, %r32;
	add.s32 	%r43, %r4, %r2;
	mul.lo.s32 	%r5, %r43, %r31;
	add.s32 	%r6, %r5, %r1;
	mul.wide.s32 	%rd17, %r6, 4;
	add.s64 	%rd18, %rd3, %rd17;
	add.s64 	%rd19, %rd2, %rd17;
	add.s64 	%rd20, %rd1, %rd17;
	ld.global.nc.f32 	%f1, [%rd18];
	ld.global.nc.f32 	%f2, [%rd19];
	mul.f32 	%f57, %f2, %f2;
	fma.rn.f32 	%f58, %f1, %f1, %f57;
	ld.global.nc.f32 	%f3, [%rd20];
	fma.rn.f32 	%f59, %f3, %f3, %f58;
	setp.eq.f32	%p6, %f59, 0f00000000;
	@%p6 bra 	BB0_37;

	add.s32 	%r7, %r1, -1;
	setp.gt.s32	%p7, %r7, -1;
	and.b16  	%rs1, %rs4, 1;
	setp.eq.b16	%p8, %rs1, 1;
	or.pred  	%p9, %p7, %p8;
	mov.f32 	%f281, 0f00000000;
	mov.f32 	%f266, %f281;
	mov.f32 	%f267, %f281;
	mov.f32 	%f268, %f281;
	@!%p9 bra 	BB0_7;
	bra.uni 	BB0_3;

BB0_3:
	setp.eq.s16	%p10, %rs1, 0;
	@%p10 bra 	BB0_5;

	rem.s32 	%r44, %r7, %r31;
	add.s32 	%r45, %r44, %r31;
	rem.s32 	%r81, %r45, %r31;
	bra.uni 	BB0_6;

BB0_5:
	mov.u32 	%r46, 0;
	max.s32 	%r81, %r7, %r46;

BB0_6:
	add.s32 	%r47, %r81, %r5;
	mul.wide.s32 	%rd21, %r47, 4;
	add.s64 	%rd22, %rd3, %rd21;
	ld.global.nc.f32 	%f266, [%rd22];
	add.s64 	%rd23, %rd2, %rd21;
	ld.global.nc.f32 	%f267, [%rd23];
	add.s64 	%rd24, %rd1, %rd21;
	ld.global.nc.f32 	%f268, [%rd24];

BB0_7:
	add.s32 	%r11, %r1, 1;
	setp.ge.s32	%p11, %r11, %r31;
	setp.eq.s16	%p12, %rs1, 0;
	and.pred  	%p13, %p11, %p12;
	mov.f32 	%f269, %f281;
	mov.f32 	%f270, %f281;
	mov.f32 	%f271, %f281;
	@%p13 bra 	BB0_12;

	@%p12 bra 	BB0_10;

	rem.s32 	%r48, %r11, %r31;
	add.s32 	%r49, %r48, %r31;
	rem.s32 	%r82, %r49, %r31;
	bra.uni 	BB0_11;

BB0_10:
	add.s32 	%r50, %r31, -1;
	min.s32 	%r82, %r11, %r50;

BB0_11:
	add.s32 	%r51, %r82, %r5;
	mul.wide.s32 	%rd25, %r51, 4;
	add.s64 	%rd26, %rd3, %rd25;
	ld.global.nc.f32 	%f269, [%rd26];
	add.s64 	%rd27, %rd2, %rd25;
	ld.global.nc.f32 	%f270, [%rd27];
	add.s64 	%rd28, %rd1, %rd25;
	ld.global.nc.f32 	%f271, [%rd28];

BB0_12:
	cvta.to.global.u64 	%rd4, %rd11;
	cvta.to.global.u64 	%rd5, %rd10;
	cvta.to.global.u64 	%rd6, %rd9;
	cvta.to.global.u64 	%rd7, %rd12;
	cvta.to.global.u64 	%rd8, %rd13;
	ld.global.nc.f32 	%f69, [%rd8+12];
	ld.global.nc.f32 	%f70, [%rd8+4];
	sub.f32 	%f71, %f70, %f69;
	sub.f32 	%f72, %f267, %f270;
	ld.global.nc.f32 	%f73, [%rd8+24];
	ld.global.nc.f32 	%f74, [%rd8+8];
	sub.f32 	%f75, %f74, %f73;
	sub.f32 	%f76, %f268, %f271;
	mul.f32 	%f77, %f76, %f75;
	fma.rn.f32 	%f78, %f72, %f71, %f77;
	add.f32 	%f79, %f54, %f54;
	div.rn.f32 	%f80, %f78, %f79;
	add.f32 	%f81, %f80, 0f00000000;
	ld.global.nc.f32 	%f82, [%rd8+28];
	ld.global.nc.f32 	%f83, [%rd8+20];
	sub.f32 	%f84, %f83, %f82;
	sub.f32 	%f85, %f69, %f70;
	sub.f32 	%f86, %f266, %f269;
	mul.f32 	%f87, %f86, %f85;
	fma.rn.f32 	%f88, %f76, %f84, %f87;
	div.rn.f32 	%f89, %f88, %f79;
	add.f32 	%f90, %f89, 0f00000000;
	sub.f32 	%f91, %f73, %f74;
	sub.f32 	%f92, %f82, %f83;
	mul.f32 	%f93, %f72, %f92;
	fma.rn.f32 	%f94, %f86, %f91, %f93;
	div.rn.f32 	%f95, %f94, %f79;
	add.f32 	%f96, %f95, 0f00000000;
	mul.f32 	%f97, %f267, %f267;
	fma.rn.f32 	%f98, %f266, %f266, %f97;
	fma.rn.f32 	%f99, %f268, %f268, %f98;
	setp.neu.f32	%p15, %f99, 0f00000000;
	selp.u32	%r52, 1, 0, %p15;
	mul.f32 	%f100, %f270, %f270;
	fma.rn.f32 	%f101, %f269, %f269, %f100;
	fma.rn.f32 	%f102, %f271, %f271, %f101;
	setp.neu.f32	%p16, %f102, 0f00000000;
	selp.u32	%r53, 1, 0, %p16;
	sub.s32 	%r54, %r52, %r53;
	cvt.rn.f32.s32	%f103, %r54;
	ld.global.nc.f32 	%f104, [%rd8];
	add.f32 	%f105, %f104, %f104;
	add.f32 	%f106, %f70, %f69;
	mul.f32 	%f107, %f2, %f106;
	fma.rn.f32 	%f108, %f1, %f105, %f107;
	add.f32 	%f109, %f74, %f73;
	fma.rn.f32 	%f110, %f3, %f109, %f108;
	mul.f32 	%f111, %f103, %f110;
	div.rn.f32 	%f112, %f111, %f79;
	add.f32 	%f16, %f81, %f112;
	ld.global.nc.f32 	%f113, [%rd8+16];
	add.f32 	%f114, %f113, %f113;
	add.f32 	%f115, %f83, %f82;
	mul.f32 	%f116, %f3, %f115;
	fma.rn.f32 	%f117, %f2, %f114, %f116;
	fma.rn.f32 	%f118, %f1, %f106, %f117;
	mul.f32 	%f119, %f103, %f118;
	div.rn.f32 	%f120, %f119, %f79;
	add.f32 	%f17, %f90, %f120;
	ld.global.nc.f32 	%f121, [%rd8+32];
	add.f32 	%f122, %f121, %f121;
	mul.f32 	%f123, %f1, %f109;
	fma.rn.f32 	%f124, %f3, %f122, %f123;
	fma.rn.f32 	%f125, %f2, %f115, %f124;
	mul.f32 	%f126, %f103, %f125;
	div.rn.f32 	%f127, %f126, %f79;
	add.f32 	%f18, %f96, %f127;
	add.s32 	%r15, %r2, -1;
	setp.lt.s32	%p17, %r15, 0;
	and.b16  	%rs2, %rs4, 2;
	shr.u16 	%rs5, %rs2, 1;
	and.b16  	%rs6, %rs5, 1;
	setp.eq.b16	%p18, %rs6, 1;
	not.pred 	%p19, %p18;
	and.pred  	%p20, %p17, %p19;
	mov.f32 	%f272, %f281;
	mov.f32 	%f273, %f281;
	mov.f32 	%f274, %f281;
	@%p20 bra 	BB0_17;

	setp.eq.s16	%p21, %rs2, 0;
	@%p21 bra 	BB0_15;

	rem.s32 	%r55, %r15, %r32;
	add.s32 	%r56, %r55, %r32;
	rem.s32 	%r83, %r56, %r32;
	bra.uni 	BB0_16;

BB0_15:
	mov.u32 	%r57, 0;
	max.s32 	%r83, %r15, %r57;

BB0_16:
	add.s32 	%r58, %r83, %r4;
	mad.lo.s32 	%r59, %r58, %r31, %r1;
	mul.wide.s32 	%rd29, %r59, 4;
	add.s64 	%rd30, %rd3, %rd29;
	ld.global.nc.f32 	%f272, [%rd30];
	add.s64 	%rd31, %rd2, %rd29;
	ld.global.nc.f32 	%f273, [%rd31];
	add.s64 	%rd32, %rd1, %rd29;
	ld.global.nc.f32 	%f274, [%rd32];

BB0_17:
	add.s32 	%r19, %r2, 1;
	setp.ge.s32	%p22, %r19, %r32;
	setp.eq.s16	%p23, %rs2, 0;
	and.pred  	%p24, %p22, %p23;
	mov.f32 	%f275, %f281;
	mov.f32 	%f276, %f281;
	mov.f32 	%f277, %f281;
	@%p24 bra 	BB0_22;

	@%p23 bra 	BB0_20;

	rem.s32 	%r60, %r19, %r32;
	add.s32 	%r61, %r60, %r32;
	rem.s32 	%r84, %r61, %r32;
	bra.uni 	BB0_21;

BB0_20:
	add.s32 	%r62, %r32, -1;
	min.s32 	%r84, %r19, %r62;

BB0_21:
	add.s32 	%r63, %r84, %r4;
	mad.lo.s32 	%r64, %r63, %r31, %r1;
	mul.wide.s32 	%rd33, %r64, 4;
	add.s64 	%rd34, %rd3, %rd33;
	ld.global.nc.f32 	%f275, [%rd34];
	add.s64 	%rd35, %rd2, %rd33;
	ld.global.nc.f32 	%f276, [%rd35];
	add.s64 	%rd36, %rd1, %rd33;
	ld.global.nc.f32 	%f277, [%rd36];

BB0_22:
	ld.global.nc.f32 	%f134, [%rd8+48];
	ld.global.nc.f32 	%f135, [%rd8+40];
	sub.f32 	%f136, %f135, %f134;
	sub.f32 	%f137, %f273, %f276;
	ld.global.nc.f32 	%f138, [%rd8+60];
	ld.global.nc.f32 	%f139, [%rd8+44];
	sub.f32 	%f140, %f139, %f138;
	sub.f32 	%f141, %f274, %f277;
	mul.f32 	%f142, %f141, %f140;
	fma.rn.f32 	%f143, %f137, %f136, %f142;
	add.f32 	%f144, %f55, %f55;
	div.rn.f32 	%f145, %f143, %f144;
	add.f32 	%f146, %f16, %f145;
	ld.global.nc.f32 	%f147, [%rd8+64];
	ld.global.nc.f32 	%f148, [%rd8+56];
	sub.f32 	%f149, %f148, %f147;
	sub.f32 	%f150, %f134, %f135;
	sub.f32 	%f151, %f272, %f275;
	mul.f32 	%f152, %f151, %f150;
	fma.rn.f32 	%f153, %f141, %f149, %f152;
	div.rn.f32 	%f154, %f153, %f144;
	add.f32 	%f155, %f17, %f154;
	sub.f32 	%f156, %f138, %f139;
	sub.f32 	%f157, %f147, %f148;
	mul.f32 	%f158, %f137, %f157;
	fma.rn.f32 	%f159, %f151, %f156, %f158;
	div.rn.f32 	%f160, %f159, %f144;
	add.f32 	%f161, %f18, %f160;
	mul.f32 	%f162, %f276, %f276;
	fma.rn.f32 	%f163, %f275, %f275, %f162;
	fma.rn.f32 	%f164, %f277, %f277, %f163;
	setp.neu.f32	%p26, %f164, 0f00000000;
	selp.u32	%r65, 1, 0, %p26;
	mul.f32 	%f165, %f273, %f273;
	fma.rn.f32 	%f166, %f272, %f272, %f165;
	fma.rn.f32 	%f167, %f274, %f274, %f166;
	setp.neu.f32	%p27, %f167, 0f00000000;
	selp.u32	%r66, 1, 0, %p27;
	sub.s32 	%r67, %r65, %r66;
	cvt.rn.f32.s32	%f168, %r67;
	ld.global.nc.f32 	%f169, [%rd8+36];
	add.f32 	%f170, %f169, %f169;
	add.f32 	%f171, %f135, %f134;
	mul.f32 	%f172, %f2, %f171;
	fma.rn.f32 	%f173, %f1, %f170, %f172;
	add.f32 	%f174, %f139, %f138;
	fma.rn.f32 	%f175, %f3, %f174, %f173;
	mul.f32 	%f176, %f168, %f175;
	div.rn.f32 	%f177, %f176, %f144;
	add.f32 	%f31, %f146, %f177;
	ld.global.nc.f32 	%f178, [%rd8+52];
	add.f32 	%f179, %f178, %f178;
	add.f32 	%f180, %f148, %f147;
	mul.f32 	%f181, %f3, %f180;
	fma.rn.f32 	%f182, %f2, %f179, %f181;
	fma.rn.f32 	%f183, %f1, %f171, %f182;
	mul.f32 	%f184, %f168, %f183;
	div.rn.f32 	%f185, %f184, %f144;
	add.f32 	%f32, %f155, %f185;
	ld.global.nc.f32 	%f186, [%rd8+68];
	add.f32 	%f187, %f186, %f186;
	mul.f32 	%f188, %f1, %f174;
	fma.rn.f32 	%f189, %f3, %f187, %f188;
	fma.rn.f32 	%f190, %f2, %f180, %f189;
	mul.f32 	%f191, %f168, %f190;
	div.rn.f32 	%f192, %f191, %f144;
	add.f32 	%f33, %f161, %f192;
	add.s32 	%r23, %r3, -1;
	setp.lt.s32	%p28, %r23, 0;
	and.b16  	%rs3, %rs4, 4;
	shr.u16 	%rs10, %rs3, 2;
	and.b16  	%rs11, %rs10, 1;
	setp.eq.b16	%p29, %rs11, 1;
	not.pred 	%p30, %p29;
	and.pred  	%p31, %p28, %p30;
	mov.f32 	%f278, %f281;
	mov.f32 	%f279, %f281;
	mov.f32 	%f280, %f281;
	@%p31 bra 	BB0_27;

	setp.eq.s16	%p32, %rs3, 0;
	@%p32 bra 	BB0_25;

	rem.s32 	%r68, %r23, %r33;
	add.s32 	%r69, %r68, %r33;
	rem.s32 	%r85, %r69, %r33;
	bra.uni 	BB0_26;

BB0_25:
	mov.u32 	%r70, 0;
	max.s32 	%r85, %r23, %r70;

BB0_26:
	mad.lo.s32 	%r71, %r85, %r32, %r2;
	mad.lo.s32 	%r72, %r71, %r31, %r1;
	mul.wide.s32 	%rd37, %r72, 4;
	add.s64 	%rd38, %rd3, %rd37;
	ld.global.nc.f32 	%f280, [%rd38];
	add.s64 	%rd39, %rd2, %rd37;
	ld.global.nc.f32 	%f279, [%rd39];
	add.s64 	%rd40, %rd1, %rd37;
	ld.global.nc.f32 	%f278, [%rd40];

BB0_27:
	add.s32 	%r27, %r3, 1;
	setp.ge.s32	%p33, %r27, %r33;
	setp.eq.s16	%p34, %rs3, 0;
	and.pred  	%p35, %p33, %p34;
	mov.f32 	%f282, %f281;
	mov.f32 	%f283, %f281;
	@%p35 bra 	BB0_32;

	@%p34 bra 	BB0_30;

	rem.s32 	%r73, %r27, %r33;
	add.s32 	%r74, %r73, %r33;
	rem.s32 	%r86, %r74, %r33;
	bra.uni 	BB0_31;

BB0_30:
	add.s32 	%r75, %r33, -1;
	min.s32 	%r86, %r27, %r75;

BB0_31:
	mad.lo.s32 	%r76, %r86, %r32, %r2;
	mad.lo.s32 	%r77, %r76, %r31, %r1;
	mul.wide.s32 	%rd41, %r77, 4;
	add.s64 	%rd42, %rd3, %rd41;
	ld.global.nc.f32 	%f283, [%rd42];
	add.s64 	%rd43, %rd2, %rd41;
	ld.global.nc.f32 	%f282, [%rd43];
	add.s64 	%rd44, %rd1, %rd41;
	ld.global.nc.f32 	%f281, [%rd44];

BB0_32:
	ld.global.nc.f32 	%f196, [%rd8+84];
	ld.global.nc.f32 	%f197, [%rd8+76];
	sub.f32 	%f198, %f197, %f196;
	sub.f32 	%f199, %f279, %f282;
	ld.global.nc.f32 	%f200, [%rd8+96];
	ld.global.nc.f32 	%f201, [%rd8+80];
	sub.f32 	%f202, %f201, %f200;
	sub.f32 	%f203, %f278, %f281;
	mul.f32 	%f204, %f203, %f202;
	fma.rn.f32 	%f205, %f199, %f198, %f204;
	add.f32 	%f206, %f56, %f56;
	div.rn.f32 	%f207, %f205, %f206;
	add.f32 	%f208, %f31, %f207;
	ld.global.nc.f32 	%f209, [%rd8+100];
	ld.global.nc.f32 	%f210, [%rd8+92];
	sub.f32 	%f211, %f210, %f209;
	sub.f32 	%f212, %f196, %f197;
	sub.f32 	%f213, %f280, %f283;
	mul.f32 	%f214, %f213, %f212;
	fma.rn.f32 	%f215, %f203, %f211, %f214;
	div.rn.f32 	%f216, %f215, %f206;
	add.f32 	%f217, %f32, %f216;
	sub.f32 	%f218, %f200, %f201;
	sub.f32 	%f219, %f209, %f210;
	mul.f32 	%f220, %f199, %f219;
	fma.rn.f32 	%f221, %f213, %f218, %f220;
	div.rn.f32 	%f222, %f221, %f206;
	add.f32 	%f223, %f33, %f222;
	mul.f32 	%f224, %f280, %f280;
	fma.rn.f32 	%f225, %f279, %f279, %f224;
	fma.rn.f32 	%f226, %f278, %f278, %f225;
	setp.neu.f32	%p37, %f226, 0f00000000;
	selp.u32	%r78, 1, 0, %p37;
	mul.f32 	%f227, %f283, %f283;
	fma.rn.f32 	%f228, %f282, %f282, %f227;
	fma.rn.f32 	%f229, %f281, %f281, %f228;
	setp.neu.f32	%p38, %f229, 0f00000000;
	selp.u32	%r79, 1, 0, %p38;
	sub.s32 	%r80, %r78, %r79;
	cvt.rn.f32.s32	%f230, %r80;
	ld.global.nc.f32 	%f231, [%rd8+72];
	add.f32 	%f232, %f231, %f231;
	add.f32 	%f233, %f197, %f196;
	mul.f32 	%f234, %f2, %f233;
	fma.rn.f32 	%f235, %f1, %f232, %f234;
	add.f32 	%f236, %f201, %f200;
	fma.rn.f32 	%f237, %f3, %f236, %f235;
	mul.f32 	%f238, %f230, %f237;
	div.rn.f32 	%f239, %f238, %f206;
	add.f32 	%f46, %f208, %f239;
	ld.global.nc.f32 	%f240, [%rd8+88];
	add.f32 	%f241, %f240, %f240;
	add.f32 	%f242, %f210, %f209;
	mul.f32 	%f243, %f3, %f242;
	fma.rn.f32 	%f244, %f2, %f241, %f243;
	fma.rn.f32 	%f245, %f1, %f233, %f244;
	mul.f32 	%f246, %f230, %f245;
	div.rn.f32 	%f247, %f246, %f206;
	add.f32 	%f47, %f217, %f247;
	ld.global.nc.f32 	%f248, [%rd8+104];
	add.f32 	%f249, %f248, %f248;
	mul.f32 	%f250, %f1, %f236;
	fma.rn.f32 	%f251, %f3, %f249, %f250;
	fma.rn.f32 	%f252, %f2, %f242, %f251;
	mul.f32 	%f253, %f230, %f252;
	div.rn.f32 	%f254, %f253, %f206;
	add.f32 	%f48, %f223, %f254;
	setp.eq.s64	%p39, %rd12, 0;
	@%p39 bra 	BB0_34;

	add.s64 	%rd46, %rd7, %rd17;
	ld.global.nc.f32 	%f255, [%rd46];
	mul.f32 	%f284, %f255, %f284;

BB0_34:
	setp.eq.f32	%p40, %f284, 0f00000000;
	mov.f32 	%f285, 0f00000000;
	@%p40 bra 	BB0_36;

	rcp.rn.f32 	%f285, %f284;

BB0_36:
	add.s64 	%rd48, %rd6, %rd17;
	ld.global.f32 	%f257, [%rd48];
	mul.f32 	%f258, %f46, %f285;
	sub.f32 	%f259, %f257, %f258;
	st.global.f32 	[%rd48], %f259;
	add.s64 	%rd49, %rd5, %rd17;
	ld.global.f32 	%f260, [%rd49];
	mul.f32 	%f261, %f47, %f285;
	sub.f32 	%f262, %f260, %f261;
	st.global.f32 	[%rd49], %f262;
	add.s64 	%rd50, %rd4, %rd17;
	ld.global.f32 	%f263, [%rd50];
	mul.f32 	%f264, %f48, %f285;
	sub.f32 	%f265, %f263, %f264;
	st.global.f32 	[%rd50], %f265;

BB0_37:
	ret;
}


`
	adddmitensor_ptx_61 = `
.version 6.2
.target sm_61
.address_size 64

	// .globl	adddmitensor

.visible .entry adddmitensor(
	.param .u64 adddmitensor_param_0,
	.param .u64 adddmitensor_param_1,
	.param .u64 adddmitensor_param_2,
	.param .u64 adddmitensor_param_3,
	.param .u64 adddmitensor_param_4,
	.param .u64 adddmitensor_param_5,
	.param .u64 adddmitensor_param_6,
	.param .f32 adddmitensor_param_7,
	.param .u64 adddmitensor_param_8,
	.param .u64 adddmitensor_param_9,
	.param .f32 adddmitensor_param_10,
	.param .f32 adddmitensor_param_11,
	.param .f32 adddmitensor_param_12,
	.param .u32 adddmitensor_param_13,
	.param .u32 adddmitensor_param_14,
	.param .u32 adddmitensor_param_15,
	.param .u8 adddmitensor_param_16
)
{
	.reg .pred 	%p<41>;
	.reg .b16 	%rs<15>;
	.reg .f32 	%f<286>;
	.reg .b32 	%r<87>;
	.reg .b64 	%rd<51>;


	ld.param.u64 	%rd9, [adddmitensor_param_0];
	ld.param.u64 	%rd10, [adddmitensor_param_1];
	ld.param.u64 	%rd11, [adddmitensor_param_2];
	ld.param.u64 	%rd14, [adddmitensor_param_3];
	ld.param.u64 	%rd15, [adddmitensor_param_4];
	ld.param.u64 	%rd16, [adddmitensor_param_5];
	ld.param.u64 	%rd12, [adddmitensor_param_6];
	ld.param.f32 	%f284, [adddmitensor_param_7];
	ld.param.u64 	%rd13, [adddmitensor_param_8];
	ld.param.f32 	%f54, [adddmitensor_param_10];
	ld.param.f32 	%f55, [adddmitensor_param_11];
	ld.param.f32 	%f56, [adddmitensor_param_12];
	ld.param.u32 	%r31, [adddmitensor_param_13];
	ld.param.u32 	%r32, [adddmitensor_param_14];
	ld.param.u32 	%r33, [adddmitensor_param_15];
	ld.param.u8 	%rs4, [adddmitensor_param_16];
	cvta.to.global.u64 	%rd1, %rd16;
	cvta.to.global.u64 	%rd2, %rd15;
	cvta.to.global.u64 	%rd3, %rd14;
	mov.u32 	%r34, %ntid.x;
	mov.u32 	%r35, %ctaid.x;
	mov.u32 	%r36, %tid.x;
	mad.lo.s32 	%r1, %r34, %r35, %r36;
	mov.u32 	%r37, %ntid.y;
	mov.u32 	%r38, %ctaid.y;
	mov.u32 	%r39, %tid.y;
	mad.lo.s32 	%r2, %r37, %r38, %r39;
	mov.u32 	%r40, %ntid.z;
	mov.u32 	%r41, %ctaid.z;
	mov.u32 	%r42, %tid.z;
	mad.lo.s32 	%r3, %r40, %r41, %r42;
	setp.ge.s32	%p1, %r2, %r32;
	setp.ge.s32	%p2, %r1, %r31;
	or.pred  	%p3, %p1, %p2;
	setp.ge.s32	%p4, %r3, %r33;
	or.pred  	%p5, %p3, %p4;
	@%p5 bra 	BB0_37;

	mul.lo.s32 	%r4, %r3, %r32;
	add.s32 	%r43, %r4, %r2;
	mul.lo.s32 	%r5, %r43, %r31;
	add.s32 	%r6, %r5, %r1;
	mul.wide.s32 	%rd17, %r6, 4;
	add.s64 	%rd18, %rd3, %rd17;
	add.s64 	%rd19, %rd2, %rd17;
	add.s64 	%rd20, %rd1, %rd17;
	ld.global.nc.f32 	%f1, [%rd18];
	ld.global.nc.f32 	%f2, [%rd19];
	mul.f32 	%f57, %f2, %f2;
	fma.rn.f32 	%f58, %f1, %f1, %f57;
	ld.global.nc.f32 	%f3, [%rd20];
	fma.rn.f32 	%f59, %f3, %f3, %f58;
	setp.eq.f32	%p6, %f59, 0f00000000;
	@%p6 bra 	BB0_37;

	add.s32 	%r7, %r1, -1;
	setp.gt.s32	%p7, %r7, -1;
	and.b16  	%rs1, %rs4, 1;
	setp.eq.b16	%p8, %rs1, 1;
	or.pred  	%p9, %p7, %p8;
	mov.f32 	%f281, 0f00000000;
	mov.f32 	%f266, %f281;
	mov.f32 	%f267, %f281;
	mov.f32 	%f268, %f281;
	@!%p9 bra 	BB0_7;
	bra.uni 	BB0_3;

BB0_3:
	setp.eq.s16	%p10, %rs1, 0;
	@%p10 bra 	BB0_5;

	rem.s32 	%r44, %r7, %r31;
	add.s32 	%r45, %r44, %r31;
	rem.s32 	%r81, %r45, %r31;
	bra.uni 	BB0_6;

BB0_5:
	mov.u32 	%r46, 0;
	max.s32 	%r81, %r7, %r46;

BB0_6:
	add.s32 	%r47, %r81, %r5;
	mul.wide.s32 	%rd21, %r47, 4;
	add.s64 	%rd22, %rd3, %rd21;
	ld.global.nc.f32 	%f266, [%rd22];
	add.s64 	%rd23, %rd2, %rd21;
	ld.global.nc.f32 	%f267, [%rd23];
	add.s64 	%rd24, %rd1, %rd21;
	ld.global.nc.f32 	%f268, [%rd24];

BB0_7:
	add.s32 	%r11, %r1, 1;
	setp.ge.s32	%p11, %r11, %r31;
	setp.eq.s16	%p12, %rs1, 0;
	and.pred  	%p13, %p11, %p12;
	mov.f32 	%f269, %f281;
	mov.f32 	%f270, %f281;
	mov.f32 	%f271, %f281;
	@%p13 bra 	BB0_12;

	@%p12 bra 	BB0_10;

	rem.s32 	%r48, %r11, %r31;
	add.s32 	%r49, %r48, %r31;
	rem.s32 	%r82, %r49, %r31;
	bra.uni 	BB0_11;

BB0_10:
	add.s32 	%r50, %r31, -1;
	min.s32 	%r82, %r11, %r50;

BB0_11:
	add.s32 	%r51, %r82, %r5;
	mul.wide.s32 	%rd25, %r51, 4;
	add.s64 	%rd26, %rd3, %rd25;
	ld.global.nc.f32 	%f269, [%rd26];
	add.s64 	%rd27, %rd2, %rd25;
	ld.global.nc.f32 	%f270, [%rd27];
	add.s64 	%rd28, %rd1, %rd25;
	ld.global.nc.f32 	%f271, [%rd28];

BB0_12:
	cvta.to.global.u64 	%rd4, %rd11;
	cvta.to.global.u64 	%rd5, %rd10;
	cvta.to.global.u64 	%rd6, %rd9;
	cvta.to.global.u64 	%rd7, %rd12;
	cvta.to.global.u64 	%rd8, %rd13;
	ld.global.nc.f32 	%f69, [%rd8+12];
	ld.global.nc.f32 	%f70, [%rd8+4];
	sub.f32 	%f71, %f70, %f69;
	sub.f32 	%f72, %f267, %f270;
	ld.global.nc.f32 	%f73, [%rd8+24];
	ld.global.nc.f32 	%f74, [%rd8+8];
	sub.f32 	%f75, %f74, %f73;
	sub.f32 	%f76, %f268, %f271;
	mul.f32 	%f77, %f76, %f75;
	fma.rn.f32 	%f78, %f72, %f71, %f77;
	add.f32 	%f79, %f54, %f54;
	div.rn.f32 	%f80, %f78, %f79;
	add.f32 	%f81, %f80, 0f00000000;
	ld.global.nc.f32 	%f82, [%rd8+28];
	ld.global.nc.f32 	%f83, [%rd8+20];
	sub.f32 	%f84, %f83, %f82;
	sub.f32 	%f85, %f69, %f70;
	sub.f32 	%f86, %f266, %f269;
	mul.f32 	%f87, %f86, %f85;
	fma.rn.f32 	%f88, %f76, %f84, %f87;
	div.rn.f32 	%f89, %f88, %f79;
	add.f32 	%f90, %f89, 0f00000000;
	sub.f32 	%f91, %f73, %f74;
	sub.f32 	%f92, %f82, %f83;
	mul.f32 	%f93, %f72, %f92;
	fma.rn.f32 	%f94, %f86, %f91, %f93;
	div.rn.f32 	%f95, %f94, %f79;
	add.f32 	%f96, %f95, 0f00000000;
	mul.f32 	%f97, %f267, %f267;
	fma.rn.f32 	%f98, %f266, %f266, %f97;
	fma.rn.f32 	%f99, %f268, %f268, %f98;
	setp.neu.f32	%p15, %f99, 0f00000000;
	selp.u32	%r52, 1, 0, %p15;
	mul.f32 	%f100, %f270, %f270;
	fma.rn.f32 	%f101, %f269, %f269, %f100;
	fma.rn.f32 	%f102, %f271, %f271, %f101;
	setp.neu.f32	%p16, %f102, 0f00000000;
	selp.u32	%r53, 1, 0, %p16;
	sub.s32 	%r54, %r52, %r53;
	cvt.rn.f32.s32	%f103, %r54;
	ld.global.nc.f32 	%f104, [%rd8];
	add.f32 	%f105, %f104, %f104;
	add.f32 	%f106, %f70, %f69;
	mul.f32 	%f107, %f2, %f106;
	fma.rn.f32 	%f108, %f1, %f105, %f107;
	add.f32 	%f109, %f74, %f73;
	fma.rn.f32 	%f110, %f3, %f109, %f108;
	mul.f32 	%f111, %f103, %f110;
	div.rn.f32 	%f112, %f111, %f79;
	add.f32 	%f16, %f81, %f112;
	ld.global.nc.f32 	%f113, [%rd8+16];
	add.f32 	%f114, %f113, %f113;
	add.f32 	%f115, %f83, %f82;
	mul.f32 	%f116, %f3, %f115;
	fma.rn.f32 	%f117, %f2, %f114, %f116;
	fma.rn.f32 	%f118, %f1, %f106, %f117;
	mul.f32 	%f119, %f103, %f118;
	div.rn.f32 	%f120, %f119, %f79;
	add.f32 	%f17, %f90, %f120;
	ld.global.nc.f32 	%f121, [%rd8+32];
	add.f32 	%f122, %f121, %f121;
	mul.f32 	%f123, %f1, %f109;
	fma.rn.f32 	%f124, %f3, %f122, %f123;
	fma.rn.f32 	%f125, %f2, %f115, %f124;
	mul.f32 	%f126, %f103, %f125;
	div.rn.f32 	%f127, %f126, %f79;
	add.f32 	%f18, %f96, %f127;
	add.s32 	%r15, %r2, -1;
	setp.lt.s32	%p17, %r15, 0;
	and.b16  	%rs2, %rs4, 2;
	shr.u16 	%rs5, %rs2, 1;
	and.b16  	%rs6, %rs5, 1;
	setp.eq.b16	%p18, %rs6, 1;
	not.pred 	%p19, %p18;
	and.pred  	%p20, %p17, %p19;
	mov.f32 	%f272, %f281;
	mov.f32 	%f273, %f281;
	mov.f32 	%f274, %f281;
	@%p20 bra 	BB0_17;

	setp.eq.s16	%p21, %rs2, 0;
	@%p21 bra 	BB0_15;

	rem.s32 	%r55, %r15, %r32;
	add.s32 	%r56, %r55, %r32;
	rem.s32 	%r83, %r56, %r32;
	bra.uni 	BB0_16;

BB0_15:
	mov.u32 	%r57, 0;
	max.s32 	%r83, %r15, %r57;

BB0_16:
	add.s32 	%r58, %r83, %r4;
	mad.lo.s32 	%r59, %r58, %r31, %r1;
	mul.wide.s32 	%rd29, %r59, 4;
	add.s64 	%rd30, %rd3, %rd29;
	ld.global.nc.f32 	%f272, [%rd30];
	add.s64 	%rd31, %rd2, %rd29;
	ld.global.nc.f32 	%f273, [%rd31];
	add.s64 	%rd32, %rd1, %rd29;
	ld.global.nc.f32 	%f274, [%rd32];

BB0_17:
	add.s32 	%r19, %r2, 1;
	setp.ge.s32	%p22, %r19, %r32;
	setp.eq.s16	%p23, %rs2, 0;
	and.pred  	%p24, %p22, %p23;
	mov.f32 	%f275, %f281;
	mov.f32 	%f276, %f281;
	mov.f32 	%f277, %f281;
	@%p24 bra 	BB0_22;

	@%p23 bra 	BB0_20;

	rem.s32 	%r60, %r19, %r32;
	add.s32 	%r61, %r60, %r32;
	rem.s32 	%r84, %r61, %r32;
	bra.uni 	BB0_21;

BB0_20:
	add.s32 	%r62, %r32, -1;
	min.s32 	%r84, %r19, %r62;

BB0_21:
	add.s32 	%r63, %r84, %r4;
	mad.lo.s32 	%r64, %r63, %r31, %r1;
	mul.wide.s32 	%rd33, %r64, 4;
	add.s64 	%rd34, %rd3, %rd33;
	ld.global.nc.f32 	%f275, [%rd34];
	add.s64 	%rd35, %rd2, %rd33;
	ld.global.nc.f32 	%f276, [%rd35];
	add.s64 	%rd36, %rd1, %rd33;
	ld.global.nc.f32 	%f277, [%rd36];

BB0_22:
	ld.global.nc.f32 	%f134, [%rd8+48];
	ld.global.nc.f32 	%f135, [%rd8+40];
	sub.f32 	%f136, %f135, %f134;
	sub.f32 	%f137, %f273, %f276;
	ld.global.nc.f32 	%f138, [%rd8+60];
	ld.global.nc.f32 	%f139, [%rd8+44];
	sub.f32 	%f140, %f139, %f138;
	sub.f32 	%f141, %f274, %f277;
	mul.f32 	%f142, %f141, %f140;
	fma.rn.f32 	%f143, %f137, %f136, %f142;
	add.f32 	%f144, %f55, %f55;
	div.rn.f32 	%f145, %f143, %f144;
	add.f32 	%f146, %f16, %f145;
	ld.global.nc.f32 	%f147, [%rd8+64];
	ld.global.nc.f32 	%f148, [%rd8+56];
	sub.f32 	%f149, %f148, %f147;
	sub.f32 	%f150, %f134, %f135;
	sub.f32 	%f151, %f272, %f275;
	mul.f32 	%f152, %f151, %f150;
	fma.rn.f32 	%f153, %f141, %f149, %f152;
	div.rn.f32 	%f154, %f153, %f144;
	add.f32 	%f155, %f17, %f154;
	sub.f32 	%f156, %f138, %f139;
	sub.f32 	%f157, %f147, %f148;
	mul.f32 	%f158, %f137, %f157;
	fma.rn.f32 	%f159, %f151, %f156, %f158;
	div.rn.f32 	%f160, %f159, %f144;
	add.f32 	%f161, %f18, %f160;
	mul.f32 	%f162, %f276, %f276;
	fma.rn.f32 	%f163, %f275, %f275, %f162;
	fma.rn.f32 	%f164, %f277, %f277, %f163;
	setp.neu.f32	%p26, %f164, 0f00000000;
	selp.u32	%r65, 1, 0, %p26;
	mul.f32 	%f165, %f273, %f273;
	fma.rn.f32 	%f166, %f272, %f272, %f165;
	fma.rn.f32 	%f167, %f274, %f274, %f166;
	setp.neu.f32	%p27, %f167, 0f00000000;
	selp.u32	%r66, 1, 0, %p27;
	sub.s32 	%r67, %r65, %r66;
	cvt.rn.f32.s32	%f168, %r67;
	ld.global.nc.f32 	%f169, [%rd8+36];
	add.f32 	%f170, %f169, %f169;
	add.f32 	%f171, %f135, %f134;
	mul.f32 	%f172, %f2, %f171;
	fma.rn.f32 	%f173, %f1, %f170, %f172;
	add.f32 	%f174, %f139, %f138;
	fma.rn.f32 	%f175, %f3, %f174, %f173;
	mul.f32 	%f176, %f168, %f175;
	div.rn.f32 	%f177, %f176, %f144;
	add.f32 	%f31, %f146, %f177;
	ld.global.nc.f32 	%f178, [%rd8+52];
	add.f32 	%f179, %f178, %f178;
	add.f32 	%f180, %f148, %f147;
	mul.f32 	%f181, %f3, %f180;
	fma.rn.f32 	%f182, %f2, %f179, %f181;
	fma.rn.f32 	%f183, %f1, %f171, %f182;
	mul.f32 	%f184, %f168, %f183;
	div.rn.f32 	%f185, %f184, %f144;
	add.f32 	%f32, %f155, %f185;
	ld.global.nc.f32 	%f186, [%rd8+68];
	add.f32 	%f187, %f186, %f186;
	mul.f32 	%f188, %f1, %f174;
	fma.rn.f32 	%f189, %f3, %f187, %f188;
	fma.rn.f32 	%f190, %f2, %f180, %f189;
	mul.f32 	%f191, %f168, %f190;
	div.rn.f32 	%f192, %f191, %f144;
	add.f32 	%f33, %f161, %f192;
	add.s32 	%r23, %r3, -1;
	setp.lt.s32	%p28, %r23, 0;
	and.b16  	%rs3, %rs4, 4;
	shr.u16 	%rs10, %rs3, 2;
	and.b16  	%rs11, %rs10, 1;
	setp.eq.b16	%p29, %rs11, 1;
	not.pred 	%p30, %p29;
	and.pred  	%p31, %p28, %p30;
	mov.f32 	%f278, %f281;
	mov.f32 	%f279, %f281;
	mov.f32 	%f280, %f281;
	@%p31 bra 	BB0_27;

	setp.eq.s16	%p32, %rs3, 0;
	@%p32 bra 	BB0_25;

	rem.s32 	%r68, %r23, %r33;
	add.s32 	%r69, %r68, %r33;
	rem.s32 	%r85, %r69, %r33;
	bra.uni 	BB0_26;

BB0_25:
	mov.u32 	%r70, 0;
	max.s32 	%r85, %r23, %r70;

BB0_26:
	mad.lo.s32 	%r71, %r85, %r32, %r2;
	mad.lo.s32 	%r72, %r71, %r31, %r1;
	mul.wide.s32 	%rd37, %r72, 4;
	add.s64 	%rd38, %rd3, %rd37;
	ld.global.nc.f32 	%f280, [%rd38];
	add.s64 	%rd39, %rd2, %rd37;
	ld.global.nc.f32 	%f279, [%rd39];
	add.s64 	%rd40, %rd1, %rd37;
	ld.global.nc.f32 	%f278, [%rd40];

BB0_27:
	add.s32 	%r27, %r3, 1;
	setp.ge.s32	%p33, %r27, %r33;
	setp.eq.s16	%p34, %rs3, 0;
	and.pred  	%p35, %p33, %p34;
	mov.f32 	%f282, %f281;
	mov.f32 	%f283, %f281;
	@%p35 bra 	BB0_32;

	@%p34 bra 	BB0_30;

	rem.s32 	%r73, %r27, %r33;
	add.s32 	%r74, %r73, %r33;
	rem.s32 	%r86, %r74, %r33;
	bra.uni 	BB0_31;

BB0_30:
	add.s32 	%r75, %r33, -1;
	min.s32 	%r86, %r27, %r75;

BB0_31:
	mad.lo.s32 	%r76, %r86, %r32, %r2;
	mad.lo.s32 	%r77, %r76, %r31, %r1;
	mul.wide.s32 	%rd41, %r77, 4;
	add.s64 	%rd42, %rd3, %rd41;
	ld.global.nc.f32 	%f283, [%rd42];
	add.s64 	%rd43, %rd2, %rd41;
	ld.global.nc.f32 	%f282, [%rd43];
	add.s64 	%rd44, %rd1, %rd41;
	ld.global.nc.f32 	%f281, [%rd44];

BB0_32:
	ld.global.nc.f32 	%f196, [%rd8+84];
	ld.global.nc.f32 	%f197, [%rd8+76];
	sub.f32 	%f198, %f197, %f196;
	sub.f32 	%f199, %f279, %f282;
	ld.global.nc.f32 	%f200, [%rd8+96];
	ld.global.nc.f32 	%f201, [%rd8+80];
	sub.f32 	%f202, %f201, %f200;
	sub.f32 	%f203, %f278, %f281;
	mul.f32 	%f204, %f203, %f202;
	fma.rn.f32 	%f205, %f199, %f198, %f204;
	add.f32 	%f206, %f56, %f56;
	div.rn.f32 	%f207, %f205, %f206;
	add.f32 	%f208, %f31, %f207;
	ld.global.nc.f32 	%f209, [%rd8+100];
	ld.global.nc.f32 	%f210, [%rd8+92];
	sub.f32 	%f211, %f210, %f209;
	sub.f32 	%f212, %f196, %f197;
	sub.f32 	%f213, %f280, %f283;
	mul.f32 	%f214, %f213, %f212;
	fma.rn.f32 	%f215, %f203, %f211, %f214;
	div.rn.f32 	%f216, %f215, %f206;
	add.f32 	%f217, %f32, %f216;
	sub.f32 	%f218, %f200, %f201;
	sub.f32 	%f219, %f209, %f210;
	mul.f32 	%f220, %f199, %f219;
	fma.rn.f32 	%f221, %f213, %f218, %f220;
	div.rn.f32 	%f222, %f221, %f206;
	add.f32 	%f223, %f33, %f222;
	mul.f32 	%f224, %f280, %f280;
	fma.rn.f32 	%f225, %f279, %f279, %f224;
	fma.rn.f32 	%f226, %f278, %f278, %f225;
	setp.neu.f32	%p37, %f226, 0f00000000;
	selp.u32	%r78, 1, 0, %p37;
	mul.f32 	%f227, %f283, %f283;
	fma.rn.f32 	%f228, %f282, %f282, %f227;
	fma.rn.f32 	%f229, %f281, %f281, %f228;
	setp.neu.f32	%p38, %f229, 0f00000000;
	selp.u32	%r79, 1, 0, %p38;
	sub.s32 	%r80, %r78, %r79;
	cvt.rn.f32.s32	%f230, %r80;
	ld.global.nc.f32 	%f231, [%rd8+72];
	add.f32 	%f232, %f231, %f231;
	add.f32 	%f233, %f197, %f196;
	mul.f32 	%f234, %f2, %f233;
	fma.rn.f32 	%f235, %f1, %f232, %f234;
	add.f32 	%f236, %f201, %f200;
	fma.rn.f32 	%f237, %f3, %f236, %f235;
	mul.f32 	%f238, %f230, %f237;
	div.rn.f32 	%f239, %f238, %f206;
	add.f32 	%f46, %f208, %f239;
	ld.global.nc.f32 	%f240, [%rd8+88];
	add.f32 	%f241, %f240, %f240;
	add.f32 	%f242, %f210, %f209;
	mul.f32 	%f243, %f3, %f242;
	fma.rn.f32 	%f244, %f2, %f241, %f243;
	fma.rn.f32 	%f245, %f1, %f233, %f244;
	mul.f32 	%f246, %f230, %f245;
	div.rn.f32 	%f247, %f246, %f206;
	add.f32 	%f47, %f217, %f247;
	ld.global.nc.f32 	%f248, [%rd8+104];
	add.f32 	%f249, %f248, %f248;
	mul.f32 	%f250, %f1, %f236;
	fma.rn.f32 	%f251, %f3, %f249, %f250;
	fma.rn.f32 	%f252, %f2, %f242, %f251;
	mul.f32 	%f253, %f230, %f252;
	div.rn.f32 	%f254, %f253, %f206;
	add.f32 	%f48, %f223, %f254;
	setp.eq.s64	%p39, %rd12, 0;
	@%p39 bra 	BB0_34;

	add.s64 	%rd46, %rd7, %rd17;
	ld.global.nc.f32 	%f255, [%rd46];
	mul.f32 	%f284, %f255, %f284;

BB0_34:
	setp.eq.f32	%p40, %f284, 0f00000000;
	mov.f32 	%f285, 0f00000000;
	@%p40 bra 	BB0_36;

	rcp.rn.f32 	%f285, %f284;

BB0_36:
	add.s64 	%rd48, %rd6, %rd17;
	ld.global.f32 	%f257, [%rd48];
	mul.f32 	%f258, %f46, %f285;
	sub.f32 	%f259, %f257, %f258;
	st.global.f32 	[%rd48], %f259;
	add.s64 	%rd49, %rd5, %rd17;
	ld.global.f32 	%f260, [%rd49];
	mul.f32 	%f261, %f47, %f285;
	sub.f32 	%f262, %f260, %f261;
	st.global.f32 	[%rd49], %f262;
	add.s64 	%rd50, %rd4, %rd17;
	ld.global.f32 	%f263, [%rd50];
	mul.f32 	%f264, %f48, %f285;
	sub.f32 	%f265, %f263, %f264;
	st.global.f32 	[%rd50], %f265;

BB0_37:
	ret;
}


`
	adddmitensor_ptx_70 = `
.version 6.2
.target sm_70
.address_size 64

	// .globl	adddmitensor

.visible .entry adddmitensor(
	.param .u64 adddmitensor_param_0,
	.param .u64 adddmitensor_param_1,
	.param .u64 adddmitensor_param_2,
	.param .u64 adddmitensor_param_3,
	.param .u64 adddmitensor_param_4,
	.param .u64 adddmitensor_param_5,
	.param .u64 adddmitensor_param_6,
	.param .f32 adddmitensor_param_7,
	.param .u64 adddmitensor_param_8,
	.param .u64 adddmitensor_param_9,
	.param .f32 adddmitensor_param_10,
	.param .f32 adddmitensor_param_11,
	.param .f32 adddmitensor_param_12,
	.param .u32 adddmitensor_param_13,
	.param .u32 adddmitensor_param_14,
	.param .u32 adddmitensor_param_15,
	.param .u8 adddmitensor_param_16
)
{
	.reg .pred 	%p<41>;
	.reg .b16 	%rs<15>;
	.reg .f32 	%f<286>;
	.reg .b32 	%r<87>;
	.reg .b64 	%rd<51>;


	ld.param.u64 	%rd9, [adddmitensor_param_0];
	ld.param.u64 	%rd10, [adddmitensor_param_1];
	ld.param.u64 	%rd11, [adddmitensor_param_2];
	ld.param.u64 	%rd14, [adddmitensor_param_3];
	ld.param.u64 	%rd15, [adddmitensor_param_4];
	ld.param.u64 	%rd16, [adddmitensor_param_5];
	ld.param.u64 	%rd12, [adddmitensor_param_6];
	ld.param.f32 	%f284, [adddmitensor_param_7];
	ld.param.u64 	%rd13, [adddmitensor_param_8];
	ld.param.f32 	%f54, [adddmitensor_param_10];
	ld.param.f32 	%f55, [adddmitensor_param_11];
	ld.param.f32 	%f56, [adddmitensor_param_12];
	ld.param.u32 	%r31, [adddmitensor_param_13];
	ld.param.u32 	%r32, [adddmitensor_param_14];
	ld.param.u32 	%r33, [adddmitensor_param_15];
	ld.param.u8 	%rs4, [adddmitensor_param_16];
	cvta.to.global.u64 	%rd1, %rd16;
	cvta.to.global.u64 	%rd2, %rd15;
	cvta.to.global.u64 	%rd3, %rd14;
	mov.u32 	%r34, %ntid.x;
	mov.u32 	%r35, %ctaid.x;
	mov.u32 	%r36, %tid.x;
	mad.lo.s32 	%r1, %r34, %r35, %r36;
	mov.u32 	%r37, %ntid.y;
	mov.u32 	%r38, %ctaid.y;
	mov.u32 	%r39, %tid.y;
	mad.lo.s32 	%r2, %r37, %r38, %r39;
	mov.u32 	%r40, %ntid.z;
	mov.u32 	%r41, %ctaid.z;
	mov.u32 	%r42, %tid.z;
	mad.lo.s32 	%r3, %r40, %r41, %r42;
	setp.ge.s32	%p1, %r2, %r32;
	setp.ge.s32	%p2, %r1, %r31;
	or.pred  	%p3, %p1, %p2;
	setp.ge.s32	%p4, %r3, %r33;
	or.pred  	%p5, %p3, %p4;
	@%p5 bra 	BB0_37;

	mul.lo.s32 	%r4, %r3, %r32;
	add.s32 	%r43, %r4, %r2;
	mul.lo.s32 	%r5, %r43, %r31;
	add.s32 	%r6, %r5, %r1;
	mul.wide.s32 	%rd17, %r6, 4;
	add.s64 	%rd18, %rd3, %rd17;
	add.s64 	%rd19, %rd2, %rd17;
	add.s64 	%rd20, %rd1, %rd17;
	ld.global.nc.f32 	%f1, [%rd18];
	ld.global.nc.f32 	%f2, [%rd19];
	mul.f32 	%f57, %f2, %f2;
	fma.rn.f32 	%f58, %f1, %f1, %f57;
	ld.global.nc.f32 	%f3, [%rd20];
	fma.rn.f32 	%f59, %f3, %f3, %f58;
	setp.eq.f32	%p6, %f59, 0f00000000;
	@%p6 bra 	BB0_37;

	add.s32 	%r7, %r1, -1;
	setp.gt.s32	%p7, %r7, -1;
	and.b16  	%rs1, %rs4, 1;
	setp.eq.b16	%p8, %rs1, 1;
	or.pred  	%p9, %p7, %p8;
	mov.f32 	%f281, 0f00000000;
	mov.f32 	%f266, %f281;
	mov.f32 	%f267, %f281;
	mov.f32 	%f268, %f281;
	@!%p9 bra 	BB0_7;
	bra.uni 	BB0_3;

BB0_3:
	setp.eq.s16	%p10, %rs1, 0;
	@%p10 bra 	BB0_5;

	rem.s32 	%r44, %r7, %r31;
	add.s32 	%r45, %r44, %r31;
	rem.s32 	%r81, %r45, %r31;
	bra.uni 	BB0_6;

BB0_5:
	mov.u32 	%r46, 0;
	max.s32 	%r81, %r7, %r46;

BB0_6:
	add.s32 	%r47, %r81, %r5;
	mul.wide.s32 	%rd21, %r47, 4;
	add.s64 	%rd22, %rd3, %rd21;
	ld.global.nc.f32 	%f266, [%rd22];
	add.s64 	%rd23, %rd2, %rd21;
	ld.global.nc.f32 	%f267, [%rd23];
	add.s64 	%rd24, %rd1, %rd21;
	ld.global.nc.f32 	%f268, [%rd24];

BB0_7:
	add.s32 	%r11, %r1, 1;
	setp.ge.s32	%p11, %r11, %r31;
	setp.eq.s16	%p12, %rs1, 0;
	and.pred  	%p13, %p11, %p12;
	mov.f32 	%f269, %f281;
	mov.f32 	%f270, %f281;
	mov.f32 	%f271, %f281;
	@%p13 bra 	BB0_12;

	@%p12 bra 	BB0_10;

	rem.s32 	%r48, %r11, %r31;
	add.s32 	%r49, %r48, %r31;
	rem.s32 	%r82, %r49, %r31;
	bra.uni 	BB0_11;

BB0_10:
	add.s32 	%r50, %r31, -1;
	min.s32 	%r82, %r11, %r50;

BB0_11:
	add.s32 	%r51, %r82, %r5;
	mul.wide.s32 	%rd25, %r51, 4;
	add.s64 	%rd26, %rd3, %rd25;
	ld.global.nc.f32 	%f269, [%rd26];
	add.s64 	%rd27, %rd2, %rd25;
	ld.global.nc.f32 	%f270, [%rd27];
	add.s64 	%rd28, %rd1, %rd25;
	ld.global.nc.f32 	%f271, [%rd28];

BB0_12:
	cvta.to.global.u64 	%rd4, %rd11;
	cvta.to.global.u64 	%rd5, %rd10;
	cvta.to.global.u64 	%rd6, %rd9;
	cvta.to.global.u64 	%rd7, %rd12;
	cvta.to.global.u64 	%rd8, %rd13;
	ld.global.nc.f32 	%f69, [%rd8+12];
	ld.global.nc.f32 	%f70, [%rd8+4];
	sub.f32 	%f71, %f70, %f69;
	sub.f32 	%f72, %f267, %f270;
	ld.global.nc.f32 	%f73, [%rd8+24];
	ld.global.nc.f32 	%f74, [%rd8+8];
	sub.f32 	%f75, %f74, %f73;
	sub.f32 	%f76, %f268, %f271;
	mul.f32 	%f77, %f76, %f75;
	fma.rn.f32 	%f78, %f72, %f71, %f77;
	add.f32 	%f79, %f54, %f54;
	div.rn.f32 	%f80, %f78, %f79;
	add.f32 	%f81, %f80, 0f00000000;
	ld.global.nc.f32 	%f82, [%rd8+28];
	ld.global.nc.f32 	%f83, [%rd8+20];
	sub.f32 	%f84, %f83, %f82;
	sub.f32 	%f85, %f69, %f70;
	sub.f32 	%f86, %f266, %f269;
	mul.f32 	%f87, %f86, %f85;
	fma.rn.f32 	%f88, %f76, %f84, %f87;
	div.rn.f32 	%f89, %f88, %f79;
	add.f32 	%f90, %f89, 0f00000000;
	sub.f32 	%f91, %f73, %f74;
	sub.f32 	%f92, %f82, %f83;
	mul.f32 	%f93, %f72, %f92;
	fma.rn.f32 	%f94, %f86, %f91, %f93;
	div.rn.f32 	%f95, %f94, %f79;
	add.f32 	%f96, %f95, 0f00000000;
	mul.f32 	%f97, %f267, %f267;
	fma.rn.f32 	%f98, %f266, %f266, %f97;
	fma.rn.f32 	%f99, %f268, %f268, %f98;
	setp.neu.f32	%p15, %f99, 0f00000000;
	selp.u32	%r52, 1, 0, %p15;
	mul.f32 	%f100, %f270, %f270;
	fma.rn.f32 	%f101, %f269, %f269, %f100;
	fma.rn.f32 	%f102, %f271, %f271, %f101;
	setp.neu.f32	%p16, %f102, 0f00000000;
	selp.u32	%r53, 1, 0, %p16;
	sub.s32 	%r54, %r52, %r53;
	cvt.rn.f32.s32	%f103, %r54;
	ld.global.nc.f32 	%f104, [%rd8];
	add.f32 	%f105, %f104, %f104;
	add.f32 	%f106, %f70, %f69;
	mul.f32 	%f107, %f2, %f106;
	fma.rn.f32 	%f108, %f1, %f105, %f107;
	add.f32 	%f109, %f74, %f73;
	fma.rn.f32 	%f110, %f3, %f109, %f108;
	mul.f32 	%f111, %f103, %f110;
	div.rn.f32 	%f112, %f111, %f79;
	add.f32 	%f16, %f81, %f112;
	ld.global.nc.f32 	%f113, [%rd8+16];
	add.f32 	%f114, %f113, %f113;
	add.f32 	%f115, %f83, %f82;
	mul.f32 	%f116, %f3, %f115;
	fma.rn.f32 	%f117, %f2, %f114, %f116;
	fma.rn.f32 	%f118, %f1, %f106, %f117;
	mul.f32 	%f119, %f103, %f118;
	div.rn.f32 	%f120, %f119, %f79;
	add.f32 	%f17, %f90, %f120;
	ld.global.nc.f32 	%f121, [%rd8+32];
	add.f32 	%f122, %f121, %f121;
	mul.f32 	%f123, %f1, %f109;
	fma.rn.f32 	%f124, %f3, %f122, %f123;
	fma.rn.f32 	%f125, %f2, %f115, %f124;
	mul.f32 	%f126, %f103, %f125;
	div.rn.f32 	%f127, %f126, %f79;
	add.f32 	%f18, %f96, %f127;
	add.s32 	%r15, %r2, -1;
	setp.lt.s32	%p17, %r15, 0;
	and.b16  	%rs2, %rs4, 2;
	shr.u16 	%rs5, %rs2, 1;
	and.b16  	%rs6, %rs5, 1;
	setp.eq.b16	%p18, %rs6, 1;
	not.pred 	%p19, %p18;
	and.pred  	%p20, %p17, %p19;
	mov.f32 	%f272, %f281;
	mov.f32 	%f273, %f281;
	mov.f32 	%f274, %f281;
	@%p20 bra 	BB0_17;

	setp.eq.s16	%p21, %rs2, 0;
	@%p21 bra 	BB0_15;

	rem.s32 	%r55, %r15, %r32;
	add.s32 	%r56, %r55, %r32;
	rem.s32 	%r83, %r56, %r32;
	bra.uni 	BB0_16;

BB0_15:
	mov.u32 	%r57, 0;
	max.s32 	%r83, %r15, %r57;

BB0_16:
	add.s32 	%r58, %r83, %r4;
	mad.lo.s32 	%r59, %r58, %r31, %r1;
	mul.wide.s32 	%rd29, %r59, 4;
	add.s64 	%rd30, %rd3, %rd29;
	ld.global.nc.f32 	%f272, [%rd30];
	add.s64 	%rd31, %rd2, %rd29;
	ld.global.nc.f32 	%f273, [%rd31];
	add.s64 	%rd32, %rd1, %rd29;
	ld.global.nc.f32 	%f274, [%rd32];

BB0_17:
	add.s32 	%r19, %r2, 1;
	setp.ge.s32	%p22, %r19, %r32;
	setp.eq.s16	%p23, %rs2, 0;
	and.pred  	%p24, %p22, %p23;
	mov.f32 	%f275, %f281;
	mov.f32 	%f276, %f281;
	mov.f32 	%f277, %f281;
	@%p24 bra 	BB0_22;

	@%p23 bra 	BB0_20;

	rem.s32 	%r60, %r19, %r32;
	add.s32 	%r61, %r60, %r32;
	rem.s32 	%r84, %r61, %r32;
	bra.uni 	BB0_21;

BB0_20:
	add.s32 	%r62, %r32, -1;
	min.s32 	%r84, %r19, %r62;

BB0_21:
	add.s32 	%r63, %r84, %r4;
	mad.lo.s32 	%r64, %r63, %r31, %r1;
	mul.wide.s32 	%rd33, %r64, 4;
	add.s64 	%rd34, %rd3, %rd33;
	ld.global.nc.f32 	%f275, [%rd34];
	add.s64 	%rd35, %rd2, %rd33;
	ld.global.nc.f32 	%f276, [%rd35];
	add.s64 	%rd36, %rd1, %rd33;
	ld.global.nc.f32 	%f277, [%rd36];

BB0_22:
	ld.global.nc.f32 	%f134, [%rd8+48];
	ld.global.nc.f32 	%f135, [%rd8+40];
	sub.f32 	%f136, %f135, %f134;
	sub.f32 	%f137, %f273, %f276;
	ld.global.nc.f32 	%f138, [%rd8+60];
	ld.global.nc.f32 	%f139, [%rd8+44];
	sub.f32 	%f140, %f139, %f138;
	sub.f32 	%f141, %f274, %f277;
	mul.f32 	%f142, %f141, %f140;
	fma.rn.f32 	%f143, %f137, %f136, %f142;
	add.f32 	%f144, %f55, %f55;
	div.rn.f32 	%f145, %f143, %f144;
	add.f32 	%f146, %f16, %f145;
	ld.global.nc.f32 	%f147, [%rd8+64];
	ld.global.nc.f32 	%f148, [%rd8+56];
	sub.f32 	%f149, %f148, %f147;
	sub.f32 	%f150, %f134, %f135;
	sub.f32 	%f151, %f272, %f275;
	mul.f32 	%f152, %f151, %f150;
	fma.rn.f32 	%f153, %f141, %f149, %f152;
	div.rn.f32 	%f154, %f153, %f144;
	add.f32 	%f155, %f17, %f154;
	sub.f32 	%f156, %f138, %f139;
	sub.f32 	%f157, %f147, %f148;
	mul.f32 	%f158, %f137, %f157;
	fma.rn.f32 	%f159, %f151, %f156, %f158;
	div.rn.f32 	%f160, %f159, %f144;
	add.f32 	%f161, %f18, %f160;
	mul.f32 	%f162, %f276, %f276;
	fma.rn.f32 	%f163, %f275, %f275, %f162;
	fma.rn.f32 	%f164, %f277, %f277, %f163;
	setp.neu.f32	%p26, %f164, 0f00000000;
	selp.u32	%r65, 1, 0, %p26;
	mul.f32 	%f165, %f273, %f273;
	fma.rn.f32 	%f166, %f272, %f272, %f165;
	fma.rn.f32 	%f167, %f274, %f274, %f166;
	setp.neu.f32	%p27, %f167, 0f00000000;
	selp.u32	%r66, 1, 0, %p27;
	sub.s32 	%r67, %r65, %r66;
	cvt.rn.f32.s32	%f168, %r67;
	ld.global.nc.f32 	%f169, [%rd8+36];
	add.f32 	%f170, %f169, %f169;
	add.f32 	%f171, %f135, %f134;
	mul.f32 	%f172, %f2, %f171;
	fma.rn.f32 	%f173, %f1, %f170, %f172;
	add.f32 	%f174, %f139, %f138;
	fma.rn.f32 	%f175, %f3, %f174, %f173;
	mul.f32 	%f176, %f168, %f175;
	div.rn.f32 	%f177, %f176, %f144;
	add.f32 	%f31, %f146, %f177;
	ld.global.nc.f32 	%f178, [%rd8+52];
	add.f32 	%f179, %f178, %f178;
	add.f32 	%f180, %f148, %f147;
	mul.f32 	%f181, %f3, %f180;
	fma.rn.f32 	%f182, %f2, %f179, %f181;
	fma.rn.f32 	%f183, %f1, %f171, %f182;
	mul.f32 	%f184, %f168, %f183;
	div.rn.f32 	%f185, %f184, %f144;
	add.f32 	%f32, %f155, %f185;
	ld.global.nc.f32 	%f186, [%rd8+68];
	add.f32 	%f187, %f186, %f186;
	mul.f32 	%f188, %f1, %f174;
	fma.rn.f32 	%f189, %f3, %f187, %f188;
	fma.rn.f32 	%f190, %f2, %f180, %f189;
	mul.f32 	%f191, %f168, %f190;
	div.rn.f32 	%f192, %f191, %f144;
	add.f32 	%f33, %f161, %f192;
	add.s32 	%r23, %r3, -1;
	setp.lt.s32	%p28, %r23, 0;
	and.b16  	%rs3, %rs4, 4;
	shr.u16 	%rs10, %rs3, 2;
	and.b16  	%rs11, %rs10, 1;
	setp.eq.b16	%p29, %rs11, 1;
	not.pred 	%p30, %p29;
	and.pred  	%p31, %p28, %p30;
	mov.f32 	%f278, %f281;
	mov.f32 	%f279, %f281;
	mov.f32 	%f280, %f281;
	@%p31 bra 	BB0_27;

	setp.eq.s16	%p32, %rs3, 0;
	@%p32 bra 	BB0_25;

	rem.s32 	%r68, %r23, %r33;
	add.s32 	%r69, %r68, %r33;
	rem.s32 	%r85, %r69, %r33;
	bra.uni 	BB0_26;

BB0_25:
	mov.u32 	%r70, 0;
	max.s32 	%r85, %r23, %r70;

BB0_26:
	mad.lo.s32 	%r71, %r85, %r32, %r2;
	mad.lo.s32 	%r72, %r71, %r31, %r1;
	mul.wide.s32 	%rd37, %r72, 4;
	add.s64 	%rd38, %rd3, %rd37;
	ld.global.nc.f32 	%f280, [%rd38];
	add.s64 	%rd39, %rd2, %rd37;
	ld.global.nc.f32 	%f279, [%rd39];
	add.s64 	%rd40, %rd1, %rd37;
	ld.global.nc.f32 	%f278, [%rd40];

BB0_27:
	add.s32 	%r27, %r3, 1;
	setp.ge.s32	%p33, %r27, %r33;
	setp.eq.s16	%p34, %rs3, 0;
	and.pred  	%p35, %p33, %p34;
	mov.f32 	%f282, %f281;
	mov.f32 	%f283, %f281;
	@%p35 bra 	BB0_32;

	@%p34 bra 	BB0_30;

	rem.s32 	%r73, %r27, %r33;
	add.s32 	%r74, %r73, %r33;
	rem.s32 	%r86, %r74, %r33;
	bra.uni 	BB0_31;

BB0_30:
	add.s32 	%r75, %r33, -1;
	min.s32 	%r86, %r27, %r75;

BB0_31:
	mad.lo.s32 	%r76, %r86, %r32, %r2;
	mad.lo.s32 	%r77, %r76, %r31, %r1;
	mul.wide.s32 	%rd41, %r77, 4;
	add.s64 	%rd42, %rd3, %rd41;
	ld.global.nc.f32 	%f283, [%rd42];
	add.s64 	%rd43, %rd2, %rd41;
	ld.global.nc.f32 	%f282, [%rd43];
	add.s64 	%rd44, %rd1, %rd41;
	ld.global.nc.f32 	%f281, [%rd44];

BB0_32:
	ld.global.nc.f32 	%f196, [%rd8+84];
	ld.global.nc.f32 	%f197, [%rd8+76];
	sub.f32 	%f198, %f197, %f196;
	sub.f32 	%f199, %f279, %f282;
	ld.global.nc.f32 	%f200, [%rd8+96];
	ld.global.nc.f32 	%f201, [%rd8+80];
	sub.f32 	%f202, %f201, %f200;
	sub.f32 	%f203, %f278, %f281;
	mul.f32 	%f204, %f203, %f202;
	fma.rn.f32 	%f205, %f199, %f198, %f204;
	add.f32 	%f206, %f56, %f56;
	div.rn.f32 	%f207, %f205, %f206;
	add.f32 	%f208, %f31, %f207;
	ld.global.nc.f32 	%f209, [%rd8+100];
	ld.global.nc.f32 	%f210, [%rd8+92];
	sub.f32 	%f211, %f210, %f209;
	sub.f32 	%f212, %f196, %f197;
	sub.f32 	%f213, %f280, %f283;
	mul.f32 	%f214, %f213, %f212;
	fma.rn.f32 	%f215, %f203, %f211, %f214;
	div.rn.f32 	%f216, %f215, %f206;
	add.f32 	%f217, %f32, %f216;
	sub.f32 	%f218, %f200, %f201;
	sub.f32 	%f219, %f209, %f210;
	mul.f32 	%f220, %f199, %f219;
	fma.rn.f32 	%f221, %f213, %f218, %f220;
	div.rn.f32 	%f222, %f221, %f206;
	add.f32 	%f223, %f33, %f222;
	mul.f32 	%f224, %f280, %f280;
	fma.rn.f32 	%f225, %f279, %f279, %f224;
	fma.rn.f32 	%f226, %f278, %f278, %f225;
	setp.neu.f32	%p37, %f226, 0f00000000;
	selp.u32	%r78, 1, 0, %p37;
	mul.f32 	%f227, %f283, %f283;
	fma.rn.f32 	%f228, %f282, %f282, %f227;
	fma.rn.f32 	%f229, %f281, %f281, %f228;
	setp.neu.f32	%p38, %f229, 0f00000000;
	selp.u32	%r79, 1, 0, %p38;
	sub.s32 	%r80, %r78, %r79;
	cvt.rn.f32.s32	%f230, %r80;
	ld.global.nc.f32 	%f231, [%rd8+72];
	add.f32 	%f232, %f231, %f231;
	add.f32 	%f233, %f197, %f196;
	mul.f32 	%f234, %f2, %f233;
	fma.rn.f32 	%f235, %f1, %f232, %f234;
	add.f32 	%f236, %f201, %f200;
	fma.rn.f32 	%f237, %f3, %f236, %f235;
	mul.f32 	%f238, %f230, %f237;
	div.rn.f32 	%f239, %f238, %f206;
	add.f32 	%f46, %f208, %f239;
	ld.global.nc.f32 	%f240, [%rd8+88];
	add.f32 	%f241, %f240, %f240;
	add.f32 	%f242, %f210, %f209;
	mul.f32 	%f243, %f3, %f242;
	fma.rn.f32 	%f244, %f2, %f241, %f243;
	fma.rn.f32 	%f245, %f1, %f233, %f244;
	mul.f32 	%f246, %f230, %f245;
	div.rn.f32 	%f247, %f246, %f206;
	add.f32 	%f47, %f217, %f247;
	ld.global.nc.f32 	%f248, [%rd8+104];
	add.f32 	%f249, %f248, %f248;
	mul.f32 	%f250, %f1, %f236;
	fma.rn.f32 	%f251, %f3, %f249, %f250;
	fma.rn.f32 	%f252, %f2, %f242, %f251;
	mul.f32 	%f253, %f230, %f252;
	div.rn.f32 	%f254, %f253, %f206;
	add.f32 	%f48, %f223, %f254;
	setp.eq.s64	%p39, %rd12, 0;
	@%p39 bra 	BB0_34;

	add.s64 	%rd46, %rd7, %rd17;
	ld.global.nc.f32 	%f255, [%rd46];
	mul.f32 	%f284, %f255, %f284;

BB0_34:
	setp.eq.f32	%p40, %f284, 0f00000000;
	mov.f32 	%f285, 0f00000000;
	@%p40 bra 	BB0_36;

	rcp.rn.f32 	%f285, %f284;

BB0_36:
	add.s64 	%rd48, %rd6, %rd17;
	ld.global.f32 	%f257, [%rd48];
	mul.f32 	%f258, %f46, %f285;
	sub.f32 	%f259, %f257, %f258;
	st.global.f32 	[%rd48], %f259;
	add.s64 	%rd49, %rd5, %rd17;
	ld.global.f32 	%f260, [%rd49];
	mul.f32 	%f261, %f47, %f285;
	sub.f32 	%f262, %f260, %f261;
	st.global.f32 	[%rd49], %f262;
	add.s64 	%rd50, %rd4, %rd17;
	ld.global.f32 	%f263, [%rd50];
	mul.f32 	%f264, %f48, %f285;
	sub.f32 	%f265, %f263, %f264;
	st.global.f32 	[%rd50], %f265;

BB0_37:
	ret;
}


`
)
