$date
	Sat May 17 15:39:44 2025
$end
$version
	Icarus Verilog
$end
$timescale
	1s
$end
$scope module ALU_tb $end
$var wire 32 ! out_data [31:0] $end
$var parameter 4 " ADD $end
$var parameter 4 # AND $end
$var parameter 4 $ OR $end
$var parameter 4 % SET_LESS $end
$var parameter 4 & SET_LESS_UNSIGNED $end
$var parameter 4 ' SHIFT_LEFT $end
$var parameter 4 ( SHIFT_RIGHT_ARITHMETIC $end
$var parameter 4 ) SHIFT_RIGHT_LOGICAL $end
$var parameter 4 * SUB $end
$var parameter 4 + XOR $end
$var reg 32 , in_data1 [31:0] $end
$var reg 32 - in_data2 [31:0] $end
$var reg 4 . in_select [3:0] $end
$scope module DUT $end
$var wire 32 / in_data1 [31:0] $end
$var wire 32 0 in_data2 [31:0] $end
$var wire 4 1 in_select [3:0] $end
$var parameter 4 2 ADD $end
$var parameter 4 3 AND $end
$var parameter 4 4 OR $end
$var parameter 4 5 SET_LESS $end
$var parameter 4 6 SET_LESS_UNSIGNED $end
$var parameter 4 7 SHIFT_LEFT $end
$var parameter 4 8 SHIFT_RIGHT_ARITHMETIC $end
$var parameter 4 9 SHIFT_RIGHT_LOGICAL $end
$var parameter 4 : SUB $end
$var parameter 4 ; XOR $end
$var reg 32 < out_data [31:0] $end
$upscope $end
$upscope $end
$enddefinitions $end
$comment Show the parameter values. $end
$dumpall
b1000 ;
b0 :
b1010 9
b1011 8
b10 7
b110 6
b100 5
b1100 4
b1110 3
b0 2
b1000 +
b1 *
b1010 )
b1011 (
b10 '
b110 &
b100 %
b1100 $
b1110 #
b0 "
$end
#0
$dumpvars
b0 <
b0 1
b0 0
b0 /
b0 .
b0 -
b0 ,
b0 !
$end
#10
b11 !
b11 <
b10 -
b10 0
b1 ,
b1 /
#20
b0 !
b0 <
b1 .
b1 1
#30
b110 !
b110 <
b1000 .
b1000 1
b100 -
b100 0
b10 ,
b10 /
#40
b111 !
b111 <
b1100 .
b1100 1
b11 ,
b11 /
#50
b10 !
b10 <
b1110 .
b1110 1
b10 -
b10 0
#60
b100000 !
b100000 <
b10 .
b10 1
b101 -
b101 0
b1 ,
b1 /
#70
b1000 !
b1000 <
b1010 .
b1010 1
b1 -
b1 0
b10001 ,
b10001 /
#80
b11111111111111111111111111111111 !
b11111111111111111111111111111111 <
b1011 .
b1011 1
b10 -
b10 0
b11111111111111111111111111111111 ,
b11111111111111111111111111111111 /
#90
b1 !
b1 <
b100 .
b100 1
b101 -
b101 0
b11111111111111111111111111110110 ,
b11111111111111111111111111110110 /
#100
b0 !
b0 <
b1010 ,
b1010 /
#110
b110 .
b110 1
b11111111111111111111111111110110 ,
b11111111111111111111111111110110 /
#120
b1010 ,
b1010 /
#130
b1000 .
b1000 1
b1001 -
b1001 0
b1001 ,
b1001 /
#200
