+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                           ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+---------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; u_debug_uart_tx|u_uart_tx                                           ; 11    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_debug_uart_tx                                                     ; 51    ; 12             ; 0            ; 12             ; 1      ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_top_temp|u_max30102_Init|u_I2C_Init_Dev|i2c_control|i2c_bit_shift ; 17    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; u_top_temp|u_max30102_Init|u_I2C_Init_Dev|i2c_control               ; 38    ; 21             ; 0            ; 21             ; 64     ; 21              ; 21            ; 21              ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; u_top_temp|u_max30102_Init|u_I2C_Init_Dev|u_max30102_init_table     ; 10    ; 16             ; 0            ; 16             ; 32     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_top_temp|u_max30102_Init|u_I2C_Init_Dev                           ; 5     ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; u_top_temp|u_max30102_Init                                          ; 4     ; 4              ; 0            ; 4              ; 42     ; 4               ; 4             ; 4               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; u_top_temp                                                          ; 3     ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; spo_inst|u_Integer_ratio                                            ; 38    ; 8              ; 0            ; 8              ; 18     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spo_inst|u_Integer_spo                                              ; 38    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spo_inst                                                            ; 39    ; 1              ; 0            ; 1              ; 17     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; alarm_inst                                                          ; 11    ; 7              ; 1            ; 7              ; 2      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dht11_inst                                                          ; 2     ; 14             ; 0            ; 14             ; 20     ; 14              ; 14            ; 14              ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; rst_inst                                                            ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+---------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
