// Generated by CIRCT firtool-1.62.1
module Im2ColStreamerNCHW(
  input        clock,
               reset,
  input  [7:0] io_in_0,
               io_in_1,
               io_in_2,
               io_in_3,
               io_in_4,
               io_in_5,
               io_in_6,
               io_in_7,
               io_in_8,
               io_in_9,
               io_in_10,
               io_in_11,
               io_in_12,
               io_in_13,
               io_in_14,
               io_in_15,
               io_in_16,
               io_in_17,
               io_in_18,
               io_in_19,
               io_in_20,
               io_in_21,
               io_in_22,
               io_in_23,
               io_in_24,
               io_in_25,
               io_in_26,
               io_in_27,
               io_in_28,
               io_in_29,
               io_in_30,
               io_in_31,
               io_in_32,
               io_in_33,
               io_in_34,
               io_in_35,
               io_in_36,
               io_in_37,
               io_in_38,
               io_in_39,
               io_in_40,
               io_in_41,
               io_in_42,
               io_in_43,
               io_in_44,
               io_in_45,
               io_in_46,
               io_in_47,
               io_in_48,
               io_in_49,
               io_in_50,
               io_in_51,
               io_in_52,
               io_in_53,
               io_in_54,
               io_in_55,
               io_in_56,
               io_in_57,
               io_in_58,
               io_in_59,
               io_in_60,
               io_in_61,
               io_in_62,
               io_in_63,
               io_in_64,
               io_in_65,
               io_in_66,
               io_in_67,
               io_in_68,
               io_in_69,
               io_in_70,
               io_in_71,
               io_in_72,
               io_in_73,
               io_in_74,
               io_in_75,
               io_in_76,
               io_in_77,
               io_in_78,
               io_in_79,
               io_in_80,
               io_in_81,
               io_in_82,
               io_in_83,
               io_in_84,
               io_in_85,
               io_in_86,
               io_in_87,
               io_in_88,
               io_in_89,
               io_in_90,
               io_in_91,
               io_in_92,
               io_in_93,
               io_in_94,
               io_in_95,
               io_in_96,
               io_in_97,
               io_in_98,
               io_in_99,
               io_in_100,
               io_in_101,
               io_in_102,
               io_in_103,
               io_in_104,
               io_in_105,
               io_in_106,
               io_in_107,
               io_in_108,
               io_in_109,
               io_in_110,
               io_in_111,
               io_in_112,
               io_in_113,
               io_in_114,
               io_in_115,
               io_in_116,
               io_in_117,
               io_in_118,
               io_in_119,
               io_in_120,
               io_in_121,
               io_in_122,
               io_in_123,
               io_in_124,
               io_in_125,
               io_in_126,
               io_in_127,
               io_in_128,
               io_in_129,
               io_in_130,
               io_in_131,
               io_in_132,
               io_in_133,
               io_in_134,
               io_in_135,
               io_in_136,
               io_in_137,
               io_in_138,
               io_in_139,
               io_in_140,
               io_in_141,
               io_in_142,
               io_in_143,
  input  [2:0] io_oh,
               io_ow,
  input        io_start,
  output [7:0] io_a_out,
  output       io_valid
);

  reg               running;
  reg  [5:0]        kIdx;
  wire [5:0]        rem = kIdx % 6'h9;
  wire [3:0]        kwIdx = rem[3:0] % 4'h3;
  wire [255:0][7:0] _GEN =
    {{io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_0},
     {io_in_143},
     {io_in_142},
     {io_in_141},
     {io_in_140},
     {io_in_139},
     {io_in_138},
     {io_in_137},
     {io_in_136},
     {io_in_135},
     {io_in_134},
     {io_in_133},
     {io_in_132},
     {io_in_131},
     {io_in_130},
     {io_in_129},
     {io_in_128},
     {io_in_127},
     {io_in_126},
     {io_in_125},
     {io_in_124},
     {io_in_123},
     {io_in_122},
     {io_in_121},
     {io_in_120},
     {io_in_119},
     {io_in_118},
     {io_in_117},
     {io_in_116},
     {io_in_115},
     {io_in_114},
     {io_in_113},
     {io_in_112},
     {io_in_111},
     {io_in_110},
     {io_in_109},
     {io_in_108},
     {io_in_107},
     {io_in_106},
     {io_in_105},
     {io_in_104},
     {io_in_103},
     {io_in_102},
     {io_in_101},
     {io_in_100},
     {io_in_99},
     {io_in_98},
     {io_in_97},
     {io_in_96},
     {io_in_95},
     {io_in_94},
     {io_in_93},
     {io_in_92},
     {io_in_91},
     {io_in_90},
     {io_in_89},
     {io_in_88},
     {io_in_87},
     {io_in_86},
     {io_in_85},
     {io_in_84},
     {io_in_83},
     {io_in_82},
     {io_in_81},
     {io_in_80},
     {io_in_79},
     {io_in_78},
     {io_in_77},
     {io_in_76},
     {io_in_75},
     {io_in_74},
     {io_in_73},
     {io_in_72},
     {io_in_71},
     {io_in_70},
     {io_in_69},
     {io_in_68},
     {io_in_67},
     {io_in_66},
     {io_in_65},
     {io_in_64},
     {io_in_63},
     {io_in_62},
     {io_in_61},
     {io_in_60},
     {io_in_59},
     {io_in_58},
     {io_in_57},
     {io_in_56},
     {io_in_55},
     {io_in_54},
     {io_in_53},
     {io_in_52},
     {io_in_51},
     {io_in_50},
     {io_in_49},
     {io_in_48},
     {io_in_47},
     {io_in_46},
     {io_in_45},
     {io_in_44},
     {io_in_43},
     {io_in_42},
     {io_in_41},
     {io_in_40},
     {io_in_39},
     {io_in_38},
     {io_in_37},
     {io_in_36},
     {io_in_35},
     {io_in_34},
     {io_in_33},
     {io_in_32},
     {io_in_31},
     {io_in_30},
     {io_in_29},
     {io_in_28},
     {io_in_27},
     {io_in_26},
     {io_in_25},
     {io_in_24},
     {io_in_23},
     {io_in_22},
     {io_in_21},
     {io_in_20},
     {io_in_19},
     {io_in_18},
     {io_in_17},
     {io_in_16},
     {io_in_15},
     {io_in_14},
     {io_in_13},
     {io_in_12},
     {io_in_11},
     {io_in_10},
     {io_in_9},
     {io_in_8},
     {io_in_7},
     {io_in_6},
     {io_in_5},
     {io_in_4},
     {io_in_3},
     {io_in_2},
     {io_in_1},
     {io_in_0}};
  always @(posedge clock) begin
    if (reset) begin
      running <= 1'h0;
      kIdx <= 6'h0;
    end
    else begin
      automatic logic _GEN_0;
      _GEN_0 = kIdx == 6'h23;
      running <= io_start | ~(running & _GEN_0) & running;
      if (io_start)
        kIdx <= 6'h0;
      else if (~running | _GEN_0) begin
      end
      else
        kIdx <= kIdx + 6'h1;
    end
  end // always @(posedge)
  assign io_a_out =
    running
      ? _GEN[({2'h0, kIdx / 6'h9} * 8'h6 + {4'h0, {1'h0, io_oh} + rem[3:0] / 4'h3}) * 8'h6
        + {5'h0, io_ow + {1'h0, kwIdx[1:0]}}]
      : 8'h0;
  assign io_valid = running;
endmodule

module PEFixed(
  input  [7:0]  io_a_in,
                io_b_in,
  input  [31:0] io_psum_in,
  output [31:0] io_psum_out
);

  wire [15:0] prod = {{8{io_a_in[7]}}, io_a_in} * {{8{io_b_in[7]}}, io_b_in};
  assign io_psum_out = io_psum_in + {{16{prod[15]}}, prod};
endmodule

module SystolicArrayMatVecFixed(
  input  [7:0]  io_a_in_0_0,
                io_a_in_0_1,
                io_a_in_0_2,
                io_a_in_0_3,
                io_a_in_0_4,
                io_a_in_0_5,
                io_a_in_0_6,
                io_a_in_0_7,
                io_a_in_1_0,
                io_a_in_1_1,
                io_a_in_1_2,
                io_a_in_1_3,
                io_a_in_1_4,
                io_a_in_1_5,
                io_a_in_1_6,
                io_a_in_1_7,
                io_a_in_2_0,
                io_a_in_2_1,
                io_a_in_2_2,
                io_a_in_2_3,
                io_a_in_2_4,
                io_a_in_2_5,
                io_a_in_2_6,
                io_a_in_2_7,
                io_a_in_3_0,
                io_a_in_3_1,
                io_a_in_3_2,
                io_a_in_3_3,
                io_a_in_3_4,
                io_a_in_3_5,
                io_a_in_3_6,
                io_a_in_3_7,
                io_b_in_0,
                io_b_in_1,
                io_b_in_2,
                io_b_in_3,
                io_b_in_4,
                io_b_in_5,
                io_b_in_6,
                io_b_in_7,
  input  [31:0] io_psum_in_0,
                io_psum_in_1,
                io_psum_in_2,
                io_psum_in_3,
  output [31:0] io_psum_out_0,
                io_psum_out_1,
                io_psum_out_2,
                io_psum_out_3
);

  wire [31:0] _pe_30_io_psum_out;
  wire [31:0] _pe_29_io_psum_out;
  wire [31:0] _pe_28_io_psum_out;
  wire [31:0] _pe_27_io_psum_out;
  wire [31:0] _pe_26_io_psum_out;
  wire [31:0] _pe_25_io_psum_out;
  wire [31:0] _pe_24_io_psum_out;
  wire [31:0] _pe_22_io_psum_out;
  wire [31:0] _pe_21_io_psum_out;
  wire [31:0] _pe_20_io_psum_out;
  wire [31:0] _pe_19_io_psum_out;
  wire [31:0] _pe_18_io_psum_out;
  wire [31:0] _pe_17_io_psum_out;
  wire [31:0] _pe_16_io_psum_out;
  wire [31:0] _pe_14_io_psum_out;
  wire [31:0] _pe_13_io_psum_out;
  wire [31:0] _pe_12_io_psum_out;
  wire [31:0] _pe_11_io_psum_out;
  wire [31:0] _pe_10_io_psum_out;
  wire [31:0] _pe_9_io_psum_out;
  wire [31:0] _pe_8_io_psum_out;
  wire [31:0] _pe_6_io_psum_out;
  wire [31:0] _pe_5_io_psum_out;
  wire [31:0] _pe_4_io_psum_out;
  wire [31:0] _pe_3_io_psum_out;
  wire [31:0] _pe_2_io_psum_out;
  wire [31:0] _pe_1_io_psum_out;
  wire [31:0] _pe_io_psum_out;
  PEFixed pe (
    .io_a_in     (io_a_in_0_0),
    .io_b_in     (io_b_in_0),
    .io_psum_in  (io_psum_in_0),
    .io_psum_out (_pe_io_psum_out)
  );
  PEFixed pe_1 (
    .io_a_in     (io_a_in_0_1),
    .io_b_in     (io_b_in_1),
    .io_psum_in  (_pe_io_psum_out),
    .io_psum_out (_pe_1_io_psum_out)
  );
  PEFixed pe_2 (
    .io_a_in     (io_a_in_0_2),
    .io_b_in     (io_b_in_2),
    .io_psum_in  (_pe_1_io_psum_out),
    .io_psum_out (_pe_2_io_psum_out)
  );
  PEFixed pe_3 (
    .io_a_in     (io_a_in_0_3),
    .io_b_in     (io_b_in_3),
    .io_psum_in  (_pe_2_io_psum_out),
    .io_psum_out (_pe_3_io_psum_out)
  );
  PEFixed pe_4 (
    .io_a_in     (io_a_in_0_4),
    .io_b_in     (io_b_in_4),
    .io_psum_in  (_pe_3_io_psum_out),
    .io_psum_out (_pe_4_io_psum_out)
  );
  PEFixed pe_5 (
    .io_a_in     (io_a_in_0_5),
    .io_b_in     (io_b_in_5),
    .io_psum_in  (_pe_4_io_psum_out),
    .io_psum_out (_pe_5_io_psum_out)
  );
  PEFixed pe_6 (
    .io_a_in     (io_a_in_0_6),
    .io_b_in     (io_b_in_6),
    .io_psum_in  (_pe_5_io_psum_out),
    .io_psum_out (_pe_6_io_psum_out)
  );
  PEFixed pe_7 (
    .io_a_in     (io_a_in_0_7),
    .io_b_in     (io_b_in_7),
    .io_psum_in  (_pe_6_io_psum_out),
    .io_psum_out (io_psum_out_0)
  );
  PEFixed pe_8 (
    .io_a_in     (io_a_in_1_0),
    .io_b_in     (io_b_in_0),
    .io_psum_in  (io_psum_in_1),
    .io_psum_out (_pe_8_io_psum_out)
  );
  PEFixed pe_9 (
    .io_a_in     (io_a_in_1_1),
    .io_b_in     (io_b_in_1),
    .io_psum_in  (_pe_8_io_psum_out),
    .io_psum_out (_pe_9_io_psum_out)
  );
  PEFixed pe_10 (
    .io_a_in     (io_a_in_1_2),
    .io_b_in     (io_b_in_2),
    .io_psum_in  (_pe_9_io_psum_out),
    .io_psum_out (_pe_10_io_psum_out)
  );
  PEFixed pe_11 (
    .io_a_in     (io_a_in_1_3),
    .io_b_in     (io_b_in_3),
    .io_psum_in  (_pe_10_io_psum_out),
    .io_psum_out (_pe_11_io_psum_out)
  );
  PEFixed pe_12 (
    .io_a_in     (io_a_in_1_4),
    .io_b_in     (io_b_in_4),
    .io_psum_in  (_pe_11_io_psum_out),
    .io_psum_out (_pe_12_io_psum_out)
  );
  PEFixed pe_13 (
    .io_a_in     (io_a_in_1_5),
    .io_b_in     (io_b_in_5),
    .io_psum_in  (_pe_12_io_psum_out),
    .io_psum_out (_pe_13_io_psum_out)
  );
  PEFixed pe_14 (
    .io_a_in     (io_a_in_1_6),
    .io_b_in     (io_b_in_6),
    .io_psum_in  (_pe_13_io_psum_out),
    .io_psum_out (_pe_14_io_psum_out)
  );
  PEFixed pe_15 (
    .io_a_in     (io_a_in_1_7),
    .io_b_in     (io_b_in_7),
    .io_psum_in  (_pe_14_io_psum_out),
    .io_psum_out (io_psum_out_1)
  );
  PEFixed pe_16 (
    .io_a_in     (io_a_in_2_0),
    .io_b_in     (io_b_in_0),
    .io_psum_in  (io_psum_in_2),
    .io_psum_out (_pe_16_io_psum_out)
  );
  PEFixed pe_17 (
    .io_a_in     (io_a_in_2_1),
    .io_b_in     (io_b_in_1),
    .io_psum_in  (_pe_16_io_psum_out),
    .io_psum_out (_pe_17_io_psum_out)
  );
  PEFixed pe_18 (
    .io_a_in     (io_a_in_2_2),
    .io_b_in     (io_b_in_2),
    .io_psum_in  (_pe_17_io_psum_out),
    .io_psum_out (_pe_18_io_psum_out)
  );
  PEFixed pe_19 (
    .io_a_in     (io_a_in_2_3),
    .io_b_in     (io_b_in_3),
    .io_psum_in  (_pe_18_io_psum_out),
    .io_psum_out (_pe_19_io_psum_out)
  );
  PEFixed pe_20 (
    .io_a_in     (io_a_in_2_4),
    .io_b_in     (io_b_in_4),
    .io_psum_in  (_pe_19_io_psum_out),
    .io_psum_out (_pe_20_io_psum_out)
  );
  PEFixed pe_21 (
    .io_a_in     (io_a_in_2_5),
    .io_b_in     (io_b_in_5),
    .io_psum_in  (_pe_20_io_psum_out),
    .io_psum_out (_pe_21_io_psum_out)
  );
  PEFixed pe_22 (
    .io_a_in     (io_a_in_2_6),
    .io_b_in     (io_b_in_6),
    .io_psum_in  (_pe_21_io_psum_out),
    .io_psum_out (_pe_22_io_psum_out)
  );
  PEFixed pe_23 (
    .io_a_in     (io_a_in_2_7),
    .io_b_in     (io_b_in_7),
    .io_psum_in  (_pe_22_io_psum_out),
    .io_psum_out (io_psum_out_2)
  );
  PEFixed pe_24 (
    .io_a_in     (io_a_in_3_0),
    .io_b_in     (io_b_in_0),
    .io_psum_in  (io_psum_in_3),
    .io_psum_out (_pe_24_io_psum_out)
  );
  PEFixed pe_25 (
    .io_a_in     (io_a_in_3_1),
    .io_b_in     (io_b_in_1),
    .io_psum_in  (_pe_24_io_psum_out),
    .io_psum_out (_pe_25_io_psum_out)
  );
  PEFixed pe_26 (
    .io_a_in     (io_a_in_3_2),
    .io_b_in     (io_b_in_2),
    .io_psum_in  (_pe_25_io_psum_out),
    .io_psum_out (_pe_26_io_psum_out)
  );
  PEFixed pe_27 (
    .io_a_in     (io_a_in_3_3),
    .io_b_in     (io_b_in_3),
    .io_psum_in  (_pe_26_io_psum_out),
    .io_psum_out (_pe_27_io_psum_out)
  );
  PEFixed pe_28 (
    .io_a_in     (io_a_in_3_4),
    .io_b_in     (io_b_in_4),
    .io_psum_in  (_pe_27_io_psum_out),
    .io_psum_out (_pe_28_io_psum_out)
  );
  PEFixed pe_29 (
    .io_a_in     (io_a_in_3_5),
    .io_b_in     (io_b_in_5),
    .io_psum_in  (_pe_28_io_psum_out),
    .io_psum_out (_pe_29_io_psum_out)
  );
  PEFixed pe_30 (
    .io_a_in     (io_a_in_3_6),
    .io_b_in     (io_b_in_6),
    .io_psum_in  (_pe_29_io_psum_out),
    .io_psum_out (_pe_30_io_psum_out)
  );
  PEFixed pe_31 (
    .io_a_in     (io_a_in_3_7),
    .io_b_in     (io_b_in_7),
    .io_psum_in  (_pe_30_io_psum_out),
    .io_psum_out (io_psum_out_3)
  );
endmodule

module RegularConvFull_SA_KTile(
  input  [7:0]  io_x_tile_0,
                io_x_tile_1,
                io_x_tile_2,
                io_x_tile_3,
                io_x_tile_4,
                io_x_tile_5,
                io_x_tile_6,
                io_x_tile_7,
                io_w_tile_0_0,
                io_w_tile_0_1,
                io_w_tile_0_2,
                io_w_tile_0_3,
                io_w_tile_0_4,
                io_w_tile_0_5,
                io_w_tile_0_6,
                io_w_tile_0_7,
                io_w_tile_1_0,
                io_w_tile_1_1,
                io_w_tile_1_2,
                io_w_tile_1_3,
                io_w_tile_1_4,
                io_w_tile_1_5,
                io_w_tile_1_6,
                io_w_tile_1_7,
                io_w_tile_2_0,
                io_w_tile_2_1,
                io_w_tile_2_2,
                io_w_tile_2_3,
                io_w_tile_2_4,
                io_w_tile_2_5,
                io_w_tile_2_6,
                io_w_tile_2_7,
                io_w_tile_3_0,
                io_w_tile_3_1,
                io_w_tile_3_2,
                io_w_tile_3_3,
                io_w_tile_3_4,
                io_w_tile_3_5,
                io_w_tile_3_6,
                io_w_tile_3_7,
  input  [31:0] io_psum_in_0,
                io_psum_in_1,
                io_psum_in_2,
                io_psum_in_3,
  output [31:0] io_psum_out_0,
                io_psum_out_1,
                io_psum_out_2,
                io_psum_out_3
);

  SystolicArrayMatVecFixed sa (
    .io_a_in_0_0   (io_w_tile_0_0),
    .io_a_in_0_1   (io_w_tile_0_1),
    .io_a_in_0_2   (io_w_tile_0_2),
    .io_a_in_0_3   (io_w_tile_0_3),
    .io_a_in_0_4   (io_w_tile_0_4),
    .io_a_in_0_5   (io_w_tile_0_5),
    .io_a_in_0_6   (io_w_tile_0_6),
    .io_a_in_0_7   (io_w_tile_0_7),
    .io_a_in_1_0   (io_w_tile_1_0),
    .io_a_in_1_1   (io_w_tile_1_1),
    .io_a_in_1_2   (io_w_tile_1_2),
    .io_a_in_1_3   (io_w_tile_1_3),
    .io_a_in_1_4   (io_w_tile_1_4),
    .io_a_in_1_5   (io_w_tile_1_5),
    .io_a_in_1_6   (io_w_tile_1_6),
    .io_a_in_1_7   (io_w_tile_1_7),
    .io_a_in_2_0   (io_w_tile_2_0),
    .io_a_in_2_1   (io_w_tile_2_1),
    .io_a_in_2_2   (io_w_tile_2_2),
    .io_a_in_2_3   (io_w_tile_2_3),
    .io_a_in_2_4   (io_w_tile_2_4),
    .io_a_in_2_5   (io_w_tile_2_5),
    .io_a_in_2_6   (io_w_tile_2_6),
    .io_a_in_2_7   (io_w_tile_2_7),
    .io_a_in_3_0   (io_w_tile_3_0),
    .io_a_in_3_1   (io_w_tile_3_1),
    .io_a_in_3_2   (io_w_tile_3_2),
    .io_a_in_3_3   (io_w_tile_3_3),
    .io_a_in_3_4   (io_w_tile_3_4),
    .io_a_in_3_5   (io_w_tile_3_5),
    .io_a_in_3_6   (io_w_tile_3_6),
    .io_a_in_3_7   (io_w_tile_3_7),
    .io_b_in_0     (io_x_tile_0),
    .io_b_in_1     (io_x_tile_1),
    .io_b_in_2     (io_x_tile_2),
    .io_b_in_3     (io_x_tile_3),
    .io_b_in_4     (io_x_tile_4),
    .io_b_in_5     (io_x_tile_5),
    .io_b_in_6     (io_x_tile_6),
    .io_b_in_7     (io_x_tile_7),
    .io_psum_in_0  (io_psum_in_0),
    .io_psum_in_1  (io_psum_in_1),
    .io_psum_in_2  (io_psum_in_2),
    .io_psum_in_3  (io_psum_in_3),
    .io_psum_out_0 (io_psum_out_0),
    .io_psum_out_1 (io_psum_out_1),
    .io_psum_out_2 (io_psum_out_2),
    .io_psum_out_3 (io_psum_out_3)
  );
endmodule

module RegularConvFull_SA_Tiled(
  input         clock,
                reset,
                io_start,
  input  [7:0]  io_x_in_0_0,
                io_x_in_0_1,
                io_x_in_0_2,
                io_x_in_0_3,
                io_x_in_0_4,
                io_x_in_0_5,
                io_x_in_0_6,
                io_x_in_0_7,
                io_x_in_0_8,
                io_x_in_0_9,
                io_x_in_0_10,
                io_x_in_0_11,
                io_x_in_0_12,
                io_x_in_0_13,
                io_x_in_0_14,
                io_x_in_0_15,
                io_x_in_0_16,
                io_x_in_0_17,
                io_x_in_0_18,
                io_x_in_0_19,
                io_x_in_0_20,
                io_x_in_0_21,
                io_x_in_0_22,
                io_x_in_0_23,
                io_x_in_0_24,
                io_x_in_0_25,
                io_x_in_0_26,
                io_x_in_0_27,
                io_x_in_0_28,
                io_x_in_0_29,
                io_x_in_0_30,
                io_x_in_0_31,
                io_x_in_0_32,
                io_x_in_0_33,
                io_x_in_0_34,
                io_x_in_0_35,
                io_x_in_1_0,
                io_x_in_1_1,
                io_x_in_1_2,
                io_x_in_1_3,
                io_x_in_1_4,
                io_x_in_1_5,
                io_x_in_1_6,
                io_x_in_1_7,
                io_x_in_1_8,
                io_x_in_1_9,
                io_x_in_1_10,
                io_x_in_1_11,
                io_x_in_1_12,
                io_x_in_1_13,
                io_x_in_1_14,
                io_x_in_1_15,
                io_x_in_1_16,
                io_x_in_1_17,
                io_x_in_1_18,
                io_x_in_1_19,
                io_x_in_1_20,
                io_x_in_1_21,
                io_x_in_1_22,
                io_x_in_1_23,
                io_x_in_1_24,
                io_x_in_1_25,
                io_x_in_1_26,
                io_x_in_1_27,
                io_x_in_1_28,
                io_x_in_1_29,
                io_x_in_1_30,
                io_x_in_1_31,
                io_x_in_1_32,
                io_x_in_1_33,
                io_x_in_1_34,
                io_x_in_1_35,
                io_x_in_2_0,
                io_x_in_2_1,
                io_x_in_2_2,
                io_x_in_2_3,
                io_x_in_2_4,
                io_x_in_2_5,
                io_x_in_2_6,
                io_x_in_2_7,
                io_x_in_2_8,
                io_x_in_2_9,
                io_x_in_2_10,
                io_x_in_2_11,
                io_x_in_2_12,
                io_x_in_2_13,
                io_x_in_2_14,
                io_x_in_2_15,
                io_x_in_2_16,
                io_x_in_2_17,
                io_x_in_2_18,
                io_x_in_2_19,
                io_x_in_2_20,
                io_x_in_2_21,
                io_x_in_2_22,
                io_x_in_2_23,
                io_x_in_2_24,
                io_x_in_2_25,
                io_x_in_2_26,
                io_x_in_2_27,
                io_x_in_2_28,
                io_x_in_2_29,
                io_x_in_2_30,
                io_x_in_2_31,
                io_x_in_2_32,
                io_x_in_2_33,
                io_x_in_2_34,
                io_x_in_2_35,
                io_x_in_3_0,
                io_x_in_3_1,
                io_x_in_3_2,
                io_x_in_3_3,
                io_x_in_3_4,
                io_x_in_3_5,
                io_x_in_3_6,
                io_x_in_3_7,
                io_x_in_3_8,
                io_x_in_3_9,
                io_x_in_3_10,
                io_x_in_3_11,
                io_x_in_3_12,
                io_x_in_3_13,
                io_x_in_3_14,
                io_x_in_3_15,
                io_x_in_3_16,
                io_x_in_3_17,
                io_x_in_3_18,
                io_x_in_3_19,
                io_x_in_3_20,
                io_x_in_3_21,
                io_x_in_3_22,
                io_x_in_3_23,
                io_x_in_3_24,
                io_x_in_3_25,
                io_x_in_3_26,
                io_x_in_3_27,
                io_x_in_3_28,
                io_x_in_3_29,
                io_x_in_3_30,
                io_x_in_3_31,
                io_x_in_3_32,
                io_x_in_3_33,
                io_x_in_3_34,
                io_x_in_3_35,
                io_w_in_0_0,
                io_w_in_0_1,
                io_w_in_0_2,
                io_w_in_0_3,
                io_w_in_0_4,
                io_w_in_0_5,
                io_w_in_0_6,
                io_w_in_0_7,
                io_w_in_0_8,
                io_w_in_0_9,
                io_w_in_0_10,
                io_w_in_0_11,
                io_w_in_0_12,
                io_w_in_0_13,
                io_w_in_0_14,
                io_w_in_0_15,
                io_w_in_0_16,
                io_w_in_0_17,
                io_w_in_0_18,
                io_w_in_0_19,
                io_w_in_0_20,
                io_w_in_0_21,
                io_w_in_0_22,
                io_w_in_0_23,
                io_w_in_0_24,
                io_w_in_0_25,
                io_w_in_0_26,
                io_w_in_0_27,
                io_w_in_0_28,
                io_w_in_0_29,
                io_w_in_0_30,
                io_w_in_0_31,
                io_w_in_0_32,
                io_w_in_0_33,
                io_w_in_0_34,
                io_w_in_0_35,
                io_w_in_1_0,
                io_w_in_1_1,
                io_w_in_1_2,
                io_w_in_1_3,
                io_w_in_1_4,
                io_w_in_1_5,
                io_w_in_1_6,
                io_w_in_1_7,
                io_w_in_1_8,
                io_w_in_1_9,
                io_w_in_1_10,
                io_w_in_1_11,
                io_w_in_1_12,
                io_w_in_1_13,
                io_w_in_1_14,
                io_w_in_1_15,
                io_w_in_1_16,
                io_w_in_1_17,
                io_w_in_1_18,
                io_w_in_1_19,
                io_w_in_1_20,
                io_w_in_1_21,
                io_w_in_1_22,
                io_w_in_1_23,
                io_w_in_1_24,
                io_w_in_1_25,
                io_w_in_1_26,
                io_w_in_1_27,
                io_w_in_1_28,
                io_w_in_1_29,
                io_w_in_1_30,
                io_w_in_1_31,
                io_w_in_1_32,
                io_w_in_1_33,
                io_w_in_1_34,
                io_w_in_1_35,
                io_w_in_2_0,
                io_w_in_2_1,
                io_w_in_2_2,
                io_w_in_2_3,
                io_w_in_2_4,
                io_w_in_2_5,
                io_w_in_2_6,
                io_w_in_2_7,
                io_w_in_2_8,
                io_w_in_2_9,
                io_w_in_2_10,
                io_w_in_2_11,
                io_w_in_2_12,
                io_w_in_2_13,
                io_w_in_2_14,
                io_w_in_2_15,
                io_w_in_2_16,
                io_w_in_2_17,
                io_w_in_2_18,
                io_w_in_2_19,
                io_w_in_2_20,
                io_w_in_2_21,
                io_w_in_2_22,
                io_w_in_2_23,
                io_w_in_2_24,
                io_w_in_2_25,
                io_w_in_2_26,
                io_w_in_2_27,
                io_w_in_2_28,
                io_w_in_2_29,
                io_w_in_2_30,
                io_w_in_2_31,
                io_w_in_2_32,
                io_w_in_2_33,
                io_w_in_2_34,
                io_w_in_2_35,
                io_w_in_3_0,
                io_w_in_3_1,
                io_w_in_3_2,
                io_w_in_3_3,
                io_w_in_3_4,
                io_w_in_3_5,
                io_w_in_3_6,
                io_w_in_3_7,
                io_w_in_3_8,
                io_w_in_3_9,
                io_w_in_3_10,
                io_w_in_3_11,
                io_w_in_3_12,
                io_w_in_3_13,
                io_w_in_3_14,
                io_w_in_3_15,
                io_w_in_3_16,
                io_w_in_3_17,
                io_w_in_3_18,
                io_w_in_3_19,
                io_w_in_3_20,
                io_w_in_3_21,
                io_w_in_3_22,
                io_w_in_3_23,
                io_w_in_3_24,
                io_w_in_3_25,
                io_w_in_3_26,
                io_w_in_3_27,
                io_w_in_3_28,
                io_w_in_3_29,
                io_w_in_3_30,
                io_w_in_3_31,
                io_w_in_3_32,
                io_w_in_3_33,
                io_w_in_3_34,
                io_w_in_3_35,
  output [31:0] io_y_out_0_0,
                io_y_out_0_1,
                io_y_out_0_2,
                io_y_out_0_3,
                io_y_out_0_4,
                io_y_out_0_5,
                io_y_out_0_6,
                io_y_out_0_7,
                io_y_out_0_8,
                io_y_out_0_9,
                io_y_out_0_10,
                io_y_out_0_11,
                io_y_out_0_12,
                io_y_out_0_13,
                io_y_out_0_14,
                io_y_out_0_15,
                io_y_out_1_0,
                io_y_out_1_1,
                io_y_out_1_2,
                io_y_out_1_3,
                io_y_out_1_4,
                io_y_out_1_5,
                io_y_out_1_6,
                io_y_out_1_7,
                io_y_out_1_8,
                io_y_out_1_9,
                io_y_out_1_10,
                io_y_out_1_11,
                io_y_out_1_12,
                io_y_out_1_13,
                io_y_out_1_14,
                io_y_out_1_15,
                io_y_out_2_0,
                io_y_out_2_1,
                io_y_out_2_2,
                io_y_out_2_3,
                io_y_out_2_4,
                io_y_out_2_5,
                io_y_out_2_6,
                io_y_out_2_7,
                io_y_out_2_8,
                io_y_out_2_9,
                io_y_out_2_10,
                io_y_out_2_11,
                io_y_out_2_12,
                io_y_out_2_13,
                io_y_out_2_14,
                io_y_out_2_15,
                io_y_out_3_0,
                io_y_out_3_1,
                io_y_out_3_2,
                io_y_out_3_3,
                io_y_out_3_4,
                io_y_out_3_5,
                io_y_out_3_6,
                io_y_out_3_7,
                io_y_out_3_8,
                io_y_out_3_9,
                io_y_out_3_10,
                io_y_out_3_11,
                io_y_out_3_12,
                io_y_out_3_13,
                io_y_out_3_14,
                io_y_out_3_15,
  output [7:0]  io_y_post_0_0,
                io_y_post_0_1,
                io_y_post_0_2,
                io_y_post_0_3,
                io_y_post_0_4,
                io_y_post_0_5,
                io_y_post_0_6,
                io_y_post_0_7,
                io_y_post_0_8,
                io_y_post_0_9,
                io_y_post_0_10,
                io_y_post_0_11,
                io_y_post_0_12,
                io_y_post_0_13,
                io_y_post_0_14,
                io_y_post_0_15,
                io_y_post_1_0,
                io_y_post_1_1,
                io_y_post_1_2,
                io_y_post_1_3,
                io_y_post_1_4,
                io_y_post_1_5,
                io_y_post_1_6,
                io_y_post_1_7,
                io_y_post_1_8,
                io_y_post_1_9,
                io_y_post_1_10,
                io_y_post_1_11,
                io_y_post_1_12,
                io_y_post_1_13,
                io_y_post_1_14,
                io_y_post_1_15,
                io_y_post_2_0,
                io_y_post_2_1,
                io_y_post_2_2,
                io_y_post_2_3,
                io_y_post_2_4,
                io_y_post_2_5,
                io_y_post_2_6,
                io_y_post_2_7,
                io_y_post_2_8,
                io_y_post_2_9,
                io_y_post_2_10,
                io_y_post_2_11,
                io_y_post_2_12,
                io_y_post_2_13,
                io_y_post_2_14,
                io_y_post_2_15,
                io_y_post_3_0,
                io_y_post_3_1,
                io_y_post_3_2,
                io_y_post_3_3,
                io_y_post_3_4,
                io_y_post_3_5,
                io_y_post_3_6,
                io_y_post_3_7,
                io_y_post_3_8,
                io_y_post_3_9,
                io_y_post_3_10,
                io_y_post_3_11,
                io_y_post_3_12,
                io_y_post_3_13,
                io_y_post_3_14,
                io_y_post_3_15,
  output        io_done
);

  wire [31:0]      _core_io_psum_out_0;
  wire [31:0]      _core_io_psum_out_1;
  wire [31:0]      _core_io_psum_out_2;
  wire [31:0]      _core_io_psum_out_3;
  wire [7:0]       _im2col_io_a_out;
  wire             _im2col_io_valid;
  reg  [31:0]      yReg_0_0;
  reg  [31:0]      yReg_0_1;
  reg  [31:0]      yReg_0_2;
  reg  [31:0]      yReg_0_3;
  reg  [31:0]      yReg_0_4;
  reg  [31:0]      yReg_0_5;
  reg  [31:0]      yReg_0_6;
  reg  [31:0]      yReg_0_7;
  reg  [31:0]      yReg_0_8;
  reg  [31:0]      yReg_0_9;
  reg  [31:0]      yReg_0_10;
  reg  [31:0]      yReg_0_11;
  reg  [31:0]      yReg_0_12;
  reg  [31:0]      yReg_0_13;
  reg  [31:0]      yReg_0_14;
  reg  [31:0]      yReg_0_15;
  reg  [31:0]      yReg_1_0;
  reg  [31:0]      yReg_1_1;
  reg  [31:0]      yReg_1_2;
  reg  [31:0]      yReg_1_3;
  reg  [31:0]      yReg_1_4;
  reg  [31:0]      yReg_1_5;
  reg  [31:0]      yReg_1_6;
  reg  [31:0]      yReg_1_7;
  reg  [31:0]      yReg_1_8;
  reg  [31:0]      yReg_1_9;
  reg  [31:0]      yReg_1_10;
  reg  [31:0]      yReg_1_11;
  reg  [31:0]      yReg_1_12;
  reg  [31:0]      yReg_1_13;
  reg  [31:0]      yReg_1_14;
  reg  [31:0]      yReg_1_15;
  reg  [31:0]      yReg_2_0;
  reg  [31:0]      yReg_2_1;
  reg  [31:0]      yReg_2_2;
  reg  [31:0]      yReg_2_3;
  reg  [31:0]      yReg_2_4;
  reg  [31:0]      yReg_2_5;
  reg  [31:0]      yReg_2_6;
  reg  [31:0]      yReg_2_7;
  reg  [31:0]      yReg_2_8;
  reg  [31:0]      yReg_2_9;
  reg  [31:0]      yReg_2_10;
  reg  [31:0]      yReg_2_11;
  reg  [31:0]      yReg_2_12;
  reg  [31:0]      yReg_2_13;
  reg  [31:0]      yReg_2_14;
  reg  [31:0]      yReg_2_15;
  reg  [31:0]      yReg_3_0;
  reg  [31:0]      yReg_3_1;
  reg  [31:0]      yReg_3_2;
  reg  [31:0]      yReg_3_3;
  reg  [31:0]      yReg_3_4;
  reg  [31:0]      yReg_3_5;
  reg  [31:0]      yReg_3_6;
  reg  [31:0]      yReg_3_7;
  reg  [31:0]      yReg_3_8;
  reg  [31:0]      yReg_3_9;
  reg  [31:0]      yReg_3_10;
  reg  [31:0]      yReg_3_11;
  reg  [31:0]      yReg_3_12;
  reg  [31:0]      yReg_3_13;
  reg  [31:0]      yReg_3_14;
  reg  [31:0]      yReg_3_15;
  wire [32:0]      _io_y_post_0_0_rounded_T =
    {1'h0, $signed(yReg_0_0) < 32'sh0 ? 32'h0 : yReg_0_0} + 33'h2;
  wire [32:0]      _io_y_post_0_1_rounded_T =
    {1'h0, $signed(yReg_0_1) < 32'sh0 ? 32'h0 : yReg_0_1} + 33'h2;
  wire [32:0]      _io_y_post_0_2_rounded_T =
    {1'h0, $signed(yReg_0_2) < 32'sh0 ? 32'h0 : yReg_0_2} + 33'h2;
  wire [32:0]      _io_y_post_0_3_rounded_T =
    {1'h0, $signed(yReg_0_3) < 32'sh0 ? 32'h0 : yReg_0_3} + 33'h2;
  wire [32:0]      _io_y_post_0_4_rounded_T =
    {1'h0, $signed(yReg_0_4) < 32'sh0 ? 32'h0 : yReg_0_4} + 33'h2;
  wire [32:0]      _io_y_post_0_5_rounded_T =
    {1'h0, $signed(yReg_0_5) < 32'sh0 ? 32'h0 : yReg_0_5} + 33'h2;
  wire [32:0]      _io_y_post_0_6_rounded_T =
    {1'h0, $signed(yReg_0_6) < 32'sh0 ? 32'h0 : yReg_0_6} + 33'h2;
  wire [32:0]      _io_y_post_0_7_rounded_T =
    {1'h0, $signed(yReg_0_7) < 32'sh0 ? 32'h0 : yReg_0_7} + 33'h2;
  wire [32:0]      _io_y_post_0_8_rounded_T =
    {1'h0, $signed(yReg_0_8) < 32'sh0 ? 32'h0 : yReg_0_8} + 33'h2;
  wire [32:0]      _io_y_post_0_9_rounded_T =
    {1'h0, $signed(yReg_0_9) < 32'sh0 ? 32'h0 : yReg_0_9} + 33'h2;
  wire [32:0]      _io_y_post_0_10_rounded_T =
    {1'h0, $signed(yReg_0_10) < 32'sh0 ? 32'h0 : yReg_0_10} + 33'h2;
  wire [32:0]      _io_y_post_0_11_rounded_T =
    {1'h0, $signed(yReg_0_11) < 32'sh0 ? 32'h0 : yReg_0_11} + 33'h2;
  wire [32:0]      _io_y_post_0_12_rounded_T =
    {1'h0, $signed(yReg_0_12) < 32'sh0 ? 32'h0 : yReg_0_12} + 33'h2;
  wire [32:0]      _io_y_post_0_13_rounded_T =
    {1'h0, $signed(yReg_0_13) < 32'sh0 ? 32'h0 : yReg_0_13} + 33'h2;
  wire [32:0]      _io_y_post_0_14_rounded_T =
    {1'h0, $signed(yReg_0_14) < 32'sh0 ? 32'h0 : yReg_0_14} + 33'h2;
  wire [32:0]      _io_y_post_0_15_rounded_T =
    {1'h0, $signed(yReg_0_15) < 32'sh0 ? 32'h0 : yReg_0_15} + 33'h2;
  wire [32:0]      _io_y_post_1_0_rounded_T =
    {1'h0, $signed(yReg_1_0) < 32'sh0 ? 32'h0 : yReg_1_0} + 33'h2;
  wire [32:0]      _io_y_post_1_1_rounded_T =
    {1'h0, $signed(yReg_1_1) < 32'sh0 ? 32'h0 : yReg_1_1} + 33'h2;
  wire [32:0]      _io_y_post_1_2_rounded_T =
    {1'h0, $signed(yReg_1_2) < 32'sh0 ? 32'h0 : yReg_1_2} + 33'h2;
  wire [32:0]      _io_y_post_1_3_rounded_T =
    {1'h0, $signed(yReg_1_3) < 32'sh0 ? 32'h0 : yReg_1_3} + 33'h2;
  wire [32:0]      _io_y_post_1_4_rounded_T =
    {1'h0, $signed(yReg_1_4) < 32'sh0 ? 32'h0 : yReg_1_4} + 33'h2;
  wire [32:0]      _io_y_post_1_5_rounded_T =
    {1'h0, $signed(yReg_1_5) < 32'sh0 ? 32'h0 : yReg_1_5} + 33'h2;
  wire [32:0]      _io_y_post_1_6_rounded_T =
    {1'h0, $signed(yReg_1_6) < 32'sh0 ? 32'h0 : yReg_1_6} + 33'h2;
  wire [32:0]      _io_y_post_1_7_rounded_T =
    {1'h0, $signed(yReg_1_7) < 32'sh0 ? 32'h0 : yReg_1_7} + 33'h2;
  wire [32:0]      _io_y_post_1_8_rounded_T =
    {1'h0, $signed(yReg_1_8) < 32'sh0 ? 32'h0 : yReg_1_8} + 33'h2;
  wire [32:0]      _io_y_post_1_9_rounded_T =
    {1'h0, $signed(yReg_1_9) < 32'sh0 ? 32'h0 : yReg_1_9} + 33'h2;
  wire [32:0]      _io_y_post_1_10_rounded_T =
    {1'h0, $signed(yReg_1_10) < 32'sh0 ? 32'h0 : yReg_1_10} + 33'h2;
  wire [32:0]      _io_y_post_1_11_rounded_T =
    {1'h0, $signed(yReg_1_11) < 32'sh0 ? 32'h0 : yReg_1_11} + 33'h2;
  wire [32:0]      _io_y_post_1_12_rounded_T =
    {1'h0, $signed(yReg_1_12) < 32'sh0 ? 32'h0 : yReg_1_12} + 33'h2;
  wire [32:0]      _io_y_post_1_13_rounded_T =
    {1'h0, $signed(yReg_1_13) < 32'sh0 ? 32'h0 : yReg_1_13} + 33'h2;
  wire [32:0]      _io_y_post_1_14_rounded_T =
    {1'h0, $signed(yReg_1_14) < 32'sh0 ? 32'h0 : yReg_1_14} + 33'h2;
  wire [32:0]      _io_y_post_1_15_rounded_T =
    {1'h0, $signed(yReg_1_15) < 32'sh0 ? 32'h0 : yReg_1_15} + 33'h2;
  wire [32:0]      _io_y_post_2_0_rounded_T =
    {1'h0, $signed(yReg_2_0) < 32'sh0 ? 32'h0 : yReg_2_0} + 33'h2;
  wire [32:0]      _io_y_post_2_1_rounded_T =
    {1'h0, $signed(yReg_2_1) < 32'sh0 ? 32'h0 : yReg_2_1} + 33'h2;
  wire [32:0]      _io_y_post_2_2_rounded_T =
    {1'h0, $signed(yReg_2_2) < 32'sh0 ? 32'h0 : yReg_2_2} + 33'h2;
  wire [32:0]      _io_y_post_2_3_rounded_T =
    {1'h0, $signed(yReg_2_3) < 32'sh0 ? 32'h0 : yReg_2_3} + 33'h2;
  wire [32:0]      _io_y_post_2_4_rounded_T =
    {1'h0, $signed(yReg_2_4) < 32'sh0 ? 32'h0 : yReg_2_4} + 33'h2;
  wire [32:0]      _io_y_post_2_5_rounded_T =
    {1'h0, $signed(yReg_2_5) < 32'sh0 ? 32'h0 : yReg_2_5} + 33'h2;
  wire [32:0]      _io_y_post_2_6_rounded_T =
    {1'h0, $signed(yReg_2_6) < 32'sh0 ? 32'h0 : yReg_2_6} + 33'h2;
  wire [32:0]      _io_y_post_2_7_rounded_T =
    {1'h0, $signed(yReg_2_7) < 32'sh0 ? 32'h0 : yReg_2_7} + 33'h2;
  wire [32:0]      _io_y_post_2_8_rounded_T =
    {1'h0, $signed(yReg_2_8) < 32'sh0 ? 32'h0 : yReg_2_8} + 33'h2;
  wire [32:0]      _io_y_post_2_9_rounded_T =
    {1'h0, $signed(yReg_2_9) < 32'sh0 ? 32'h0 : yReg_2_9} + 33'h2;
  wire [32:0]      _io_y_post_2_10_rounded_T =
    {1'h0, $signed(yReg_2_10) < 32'sh0 ? 32'h0 : yReg_2_10} + 33'h2;
  wire [32:0]      _io_y_post_2_11_rounded_T =
    {1'h0, $signed(yReg_2_11) < 32'sh0 ? 32'h0 : yReg_2_11} + 33'h2;
  wire [32:0]      _io_y_post_2_12_rounded_T =
    {1'h0, $signed(yReg_2_12) < 32'sh0 ? 32'h0 : yReg_2_12} + 33'h2;
  wire [32:0]      _io_y_post_2_13_rounded_T =
    {1'h0, $signed(yReg_2_13) < 32'sh0 ? 32'h0 : yReg_2_13} + 33'h2;
  wire [32:0]      _io_y_post_2_14_rounded_T =
    {1'h0, $signed(yReg_2_14) < 32'sh0 ? 32'h0 : yReg_2_14} + 33'h2;
  wire [32:0]      _io_y_post_2_15_rounded_T =
    {1'h0, $signed(yReg_2_15) < 32'sh0 ? 32'h0 : yReg_2_15} + 33'h2;
  wire [32:0]      _io_y_post_3_0_rounded_T =
    {1'h0, $signed(yReg_3_0) < 32'sh0 ? 32'h0 : yReg_3_0} + 33'h2;
  wire [32:0]      _io_y_post_3_1_rounded_T =
    {1'h0, $signed(yReg_3_1) < 32'sh0 ? 32'h0 : yReg_3_1} + 33'h2;
  wire [32:0]      _io_y_post_3_2_rounded_T =
    {1'h0, $signed(yReg_3_2) < 32'sh0 ? 32'h0 : yReg_3_2} + 33'h2;
  wire [32:0]      _io_y_post_3_3_rounded_T =
    {1'h0, $signed(yReg_3_3) < 32'sh0 ? 32'h0 : yReg_3_3} + 33'h2;
  wire [32:0]      _io_y_post_3_4_rounded_T =
    {1'h0, $signed(yReg_3_4) < 32'sh0 ? 32'h0 : yReg_3_4} + 33'h2;
  wire [32:0]      _io_y_post_3_5_rounded_T =
    {1'h0, $signed(yReg_3_5) < 32'sh0 ? 32'h0 : yReg_3_5} + 33'h2;
  wire [32:0]      _io_y_post_3_6_rounded_T =
    {1'h0, $signed(yReg_3_6) < 32'sh0 ? 32'h0 : yReg_3_6} + 33'h2;
  wire [32:0]      _io_y_post_3_7_rounded_T =
    {1'h0, $signed(yReg_3_7) < 32'sh0 ? 32'h0 : yReg_3_7} + 33'h2;
  wire [32:0]      _io_y_post_3_8_rounded_T =
    {1'h0, $signed(yReg_3_8) < 32'sh0 ? 32'h0 : yReg_3_8} + 33'h2;
  wire [32:0]      _io_y_post_3_9_rounded_T =
    {1'h0, $signed(yReg_3_9) < 32'sh0 ? 32'h0 : yReg_3_9} + 33'h2;
  wire [32:0]      _io_y_post_3_10_rounded_T =
    {1'h0, $signed(yReg_3_10) < 32'sh0 ? 32'h0 : yReg_3_10} + 33'h2;
  wire [32:0]      _io_y_post_3_11_rounded_T =
    {1'h0, $signed(yReg_3_11) < 32'sh0 ? 32'h0 : yReg_3_11} + 33'h2;
  wire [32:0]      _io_y_post_3_12_rounded_T =
    {1'h0, $signed(yReg_3_12) < 32'sh0 ? 32'h0 : yReg_3_12} + 33'h2;
  wire [32:0]      _io_y_post_3_13_rounded_T =
    {1'h0, $signed(yReg_3_13) < 32'sh0 ? 32'h0 : yReg_3_13} + 33'h2;
  wire [32:0]      _io_y_post_3_14_rounded_T =
    {1'h0, $signed(yReg_3_14) < 32'sh0 ? 32'h0 : yReg_3_14} + 33'h2;
  wire [32:0]      _io_y_post_3_15_rounded_T =
    {1'h0, $signed(yReg_3_15) < 32'sh0 ? 32'h0 : yReg_3_15} + 33'h2;
  reg              doneReg;
  reg  [3:0]       posReg;
  wire [3:0]       _im2col_io_oh_T = posReg / 4'h4;
  wire [3:0]       _im2col_io_ow_T = posReg % 4'h4;
  reg  [31:0]      psumReg_0;
  reg  [31:0]      psumReg_1;
  reg  [31:0]      psumReg_2;
  reg  [31:0]      psumReg_3;
  reg  [7:0]       buf0_0;
  reg  [7:0]       buf0_1;
  reg  [7:0]       buf0_2;
  reg  [7:0]       buf0_3;
  reg  [7:0]       buf0_4;
  reg  [7:0]       buf0_5;
  reg  [7:0]       buf0_6;
  reg  [7:0]       buf0_7;
  reg  [7:0]       buf1_0;
  reg  [7:0]       buf1_1;
  reg  [7:0]       buf1_2;
  reg  [7:0]       buf1_3;
  reg  [7:0]       buf1_4;
  reg  [7:0]       buf1_5;
  reg  [7:0]       buf1_6;
  reg  [7:0]       buf1_7;
  reg              bufSel;
  reg  [5:0]       gkIdx;
  reg  [2:0]       capIdx;
  reg  [2:0]       tileIdx;
  reg              compValid;
  reg              compBufSel;
  reg  [2:0]       compTileIdx;
  reg              compLastTile;
  wire [6:0]       _GEN = {1'h0, compTileIdx, 3'h0};
  wire [63:0][7:0] _GEN_0 =
    {{io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_0},
     {io_w_in_0_35},
     {io_w_in_0_34},
     {io_w_in_0_33},
     {io_w_in_0_32},
     {io_w_in_0_31},
     {io_w_in_0_30},
     {io_w_in_0_29},
     {io_w_in_0_28},
     {io_w_in_0_27},
     {io_w_in_0_26},
     {io_w_in_0_25},
     {io_w_in_0_24},
     {io_w_in_0_23},
     {io_w_in_0_22},
     {io_w_in_0_21},
     {io_w_in_0_20},
     {io_w_in_0_19},
     {io_w_in_0_18},
     {io_w_in_0_17},
     {io_w_in_0_16},
     {io_w_in_0_15},
     {io_w_in_0_14},
     {io_w_in_0_13},
     {io_w_in_0_12},
     {io_w_in_0_11},
     {io_w_in_0_10},
     {io_w_in_0_9},
     {io_w_in_0_8},
     {io_w_in_0_7},
     {io_w_in_0_6},
     {io_w_in_0_5},
     {io_w_in_0_4},
     {io_w_in_0_3},
     {io_w_in_0_2},
     {io_w_in_0_1},
     {io_w_in_0_0}};
  wire [6:0]       _idx_T_1 = _GEN + 7'h1;
  wire [6:0]       _idx_T_2 = _GEN + 7'h2;
  wire [6:0]       _idx_T_3 = _GEN + 7'h3;
  wire [6:0]       _idx_T_4 = _GEN + 7'h4;
  wire [6:0]       _idx_T_5 = _GEN + 7'h5;
  wire [6:0]       _idx_T_6 = _GEN + 7'h6;
  wire [6:0]       _idx_T_7 = _GEN + 7'h7;
  wire [63:0][7:0] _GEN_1 =
    {{io_w_in_1_0},
     {io_w_in_1_0},
     {io_w_in_1_0},
     {io_w_in_1_0},
     {io_w_in_1_0},
     {io_w_in_1_0},
     {io_w_in_1_0},
     {io_w_in_1_0},
     {io_w_in_1_0},
     {io_w_in_1_0},
     {io_w_in_1_0},
     {io_w_in_1_0},
     {io_w_in_1_0},
     {io_w_in_1_0},
     {io_w_in_1_0},
     {io_w_in_1_0},
     {io_w_in_1_0},
     {io_w_in_1_0},
     {io_w_in_1_0},
     {io_w_in_1_0},
     {io_w_in_1_0},
     {io_w_in_1_0},
     {io_w_in_1_0},
     {io_w_in_1_0},
     {io_w_in_1_0},
     {io_w_in_1_0},
     {io_w_in_1_0},
     {io_w_in_1_0},
     {io_w_in_1_35},
     {io_w_in_1_34},
     {io_w_in_1_33},
     {io_w_in_1_32},
     {io_w_in_1_31},
     {io_w_in_1_30},
     {io_w_in_1_29},
     {io_w_in_1_28},
     {io_w_in_1_27},
     {io_w_in_1_26},
     {io_w_in_1_25},
     {io_w_in_1_24},
     {io_w_in_1_23},
     {io_w_in_1_22},
     {io_w_in_1_21},
     {io_w_in_1_20},
     {io_w_in_1_19},
     {io_w_in_1_18},
     {io_w_in_1_17},
     {io_w_in_1_16},
     {io_w_in_1_15},
     {io_w_in_1_14},
     {io_w_in_1_13},
     {io_w_in_1_12},
     {io_w_in_1_11},
     {io_w_in_1_10},
     {io_w_in_1_9},
     {io_w_in_1_8},
     {io_w_in_1_7},
     {io_w_in_1_6},
     {io_w_in_1_5},
     {io_w_in_1_4},
     {io_w_in_1_3},
     {io_w_in_1_2},
     {io_w_in_1_1},
     {io_w_in_1_0}};
  wire [6:0]       _idx_T_9 = _GEN + 7'h1;
  wire [6:0]       _idx_T_10 = _GEN + 7'h2;
  wire [6:0]       _idx_T_11 = _GEN + 7'h3;
  wire [6:0]       _idx_T_12 = _GEN + 7'h4;
  wire [6:0]       _idx_T_13 = _GEN + 7'h5;
  wire [6:0]       _idx_T_14 = _GEN + 7'h6;
  wire [6:0]       _idx_T_15 = _GEN + 7'h7;
  wire [63:0][7:0] _GEN_2 =
    {{io_w_in_2_0},
     {io_w_in_2_0},
     {io_w_in_2_0},
     {io_w_in_2_0},
     {io_w_in_2_0},
     {io_w_in_2_0},
     {io_w_in_2_0},
     {io_w_in_2_0},
     {io_w_in_2_0},
     {io_w_in_2_0},
     {io_w_in_2_0},
     {io_w_in_2_0},
     {io_w_in_2_0},
     {io_w_in_2_0},
     {io_w_in_2_0},
     {io_w_in_2_0},
     {io_w_in_2_0},
     {io_w_in_2_0},
     {io_w_in_2_0},
     {io_w_in_2_0},
     {io_w_in_2_0},
     {io_w_in_2_0},
     {io_w_in_2_0},
     {io_w_in_2_0},
     {io_w_in_2_0},
     {io_w_in_2_0},
     {io_w_in_2_0},
     {io_w_in_2_0},
     {io_w_in_2_35},
     {io_w_in_2_34},
     {io_w_in_2_33},
     {io_w_in_2_32},
     {io_w_in_2_31},
     {io_w_in_2_30},
     {io_w_in_2_29},
     {io_w_in_2_28},
     {io_w_in_2_27},
     {io_w_in_2_26},
     {io_w_in_2_25},
     {io_w_in_2_24},
     {io_w_in_2_23},
     {io_w_in_2_22},
     {io_w_in_2_21},
     {io_w_in_2_20},
     {io_w_in_2_19},
     {io_w_in_2_18},
     {io_w_in_2_17},
     {io_w_in_2_16},
     {io_w_in_2_15},
     {io_w_in_2_14},
     {io_w_in_2_13},
     {io_w_in_2_12},
     {io_w_in_2_11},
     {io_w_in_2_10},
     {io_w_in_2_9},
     {io_w_in_2_8},
     {io_w_in_2_7},
     {io_w_in_2_6},
     {io_w_in_2_5},
     {io_w_in_2_4},
     {io_w_in_2_3},
     {io_w_in_2_2},
     {io_w_in_2_1},
     {io_w_in_2_0}};
  wire [6:0]       _idx_T_17 = _GEN + 7'h1;
  wire [6:0]       _idx_T_18 = _GEN + 7'h2;
  wire [6:0]       _idx_T_19 = _GEN + 7'h3;
  wire [6:0]       _idx_T_20 = _GEN + 7'h4;
  wire [6:0]       _idx_T_21 = _GEN + 7'h5;
  wire [6:0]       _idx_T_22 = _GEN + 7'h6;
  wire [6:0]       _idx_T_23 = _GEN + 7'h7;
  wire [63:0][7:0] _GEN_3 =
    {{io_w_in_3_0},
     {io_w_in_3_0},
     {io_w_in_3_0},
     {io_w_in_3_0},
     {io_w_in_3_0},
     {io_w_in_3_0},
     {io_w_in_3_0},
     {io_w_in_3_0},
     {io_w_in_3_0},
     {io_w_in_3_0},
     {io_w_in_3_0},
     {io_w_in_3_0},
     {io_w_in_3_0},
     {io_w_in_3_0},
     {io_w_in_3_0},
     {io_w_in_3_0},
     {io_w_in_3_0},
     {io_w_in_3_0},
     {io_w_in_3_0},
     {io_w_in_3_0},
     {io_w_in_3_0},
     {io_w_in_3_0},
     {io_w_in_3_0},
     {io_w_in_3_0},
     {io_w_in_3_0},
     {io_w_in_3_0},
     {io_w_in_3_0},
     {io_w_in_3_0},
     {io_w_in_3_35},
     {io_w_in_3_34},
     {io_w_in_3_33},
     {io_w_in_3_32},
     {io_w_in_3_31},
     {io_w_in_3_30},
     {io_w_in_3_29},
     {io_w_in_3_28},
     {io_w_in_3_27},
     {io_w_in_3_26},
     {io_w_in_3_25},
     {io_w_in_3_24},
     {io_w_in_3_23},
     {io_w_in_3_22},
     {io_w_in_3_21},
     {io_w_in_3_20},
     {io_w_in_3_19},
     {io_w_in_3_18},
     {io_w_in_3_17},
     {io_w_in_3_16},
     {io_w_in_3_15},
     {io_w_in_3_14},
     {io_w_in_3_13},
     {io_w_in_3_12},
     {io_w_in_3_11},
     {io_w_in_3_10},
     {io_w_in_3_9},
     {io_w_in_3_8},
     {io_w_in_3_7},
     {io_w_in_3_6},
     {io_w_in_3_5},
     {io_w_in_3_4},
     {io_w_in_3_3},
     {io_w_in_3_2},
     {io_w_in_3_1},
     {io_w_in_3_0}};
  wire [6:0]       _idx_T_25 = _GEN + 7'h1;
  wire [6:0]       _idx_T_26 = _GEN + 7'h2;
  wire [6:0]       _idx_T_27 = _GEN + 7'h3;
  wire [6:0]       _idx_T_28 = _GEN + 7'h4;
  wire [6:0]       _idx_T_29 = _GEN + 7'h5;
  wire [6:0]       _idx_T_30 = _GEN + 7'h6;
  wire [6:0]       _idx_T_31 = _GEN + 7'h7;
  reg  [2:0]       state;
  wire             _GEN_4 = state == 3'h0;
  wire             _GEN_5 = state == 3'h1;
  always @(posedge clock) begin
    if (reset) begin
      yReg_0_0 <= 32'h0;
      yReg_0_1 <= 32'h0;
      yReg_0_2 <= 32'h0;
      yReg_0_3 <= 32'h0;
      yReg_0_4 <= 32'h0;
      yReg_0_5 <= 32'h0;
      yReg_0_6 <= 32'h0;
      yReg_0_7 <= 32'h0;
      yReg_0_8 <= 32'h0;
      yReg_0_9 <= 32'h0;
      yReg_0_10 <= 32'h0;
      yReg_0_11 <= 32'h0;
      yReg_0_12 <= 32'h0;
      yReg_0_13 <= 32'h0;
      yReg_0_14 <= 32'h0;
      yReg_0_15 <= 32'h0;
      yReg_1_0 <= 32'h0;
      yReg_1_1 <= 32'h0;
      yReg_1_2 <= 32'h0;
      yReg_1_3 <= 32'h0;
      yReg_1_4 <= 32'h0;
      yReg_1_5 <= 32'h0;
      yReg_1_6 <= 32'h0;
      yReg_1_7 <= 32'h0;
      yReg_1_8 <= 32'h0;
      yReg_1_9 <= 32'h0;
      yReg_1_10 <= 32'h0;
      yReg_1_11 <= 32'h0;
      yReg_1_12 <= 32'h0;
      yReg_1_13 <= 32'h0;
      yReg_1_14 <= 32'h0;
      yReg_1_15 <= 32'h0;
      yReg_2_0 <= 32'h0;
      yReg_2_1 <= 32'h0;
      yReg_2_2 <= 32'h0;
      yReg_2_3 <= 32'h0;
      yReg_2_4 <= 32'h0;
      yReg_2_5 <= 32'h0;
      yReg_2_6 <= 32'h0;
      yReg_2_7 <= 32'h0;
      yReg_2_8 <= 32'h0;
      yReg_2_9 <= 32'h0;
      yReg_2_10 <= 32'h0;
      yReg_2_11 <= 32'h0;
      yReg_2_12 <= 32'h0;
      yReg_2_13 <= 32'h0;
      yReg_2_14 <= 32'h0;
      yReg_2_15 <= 32'h0;
      yReg_3_0 <= 32'h0;
      yReg_3_1 <= 32'h0;
      yReg_3_2 <= 32'h0;
      yReg_3_3 <= 32'h0;
      yReg_3_4 <= 32'h0;
      yReg_3_5 <= 32'h0;
      yReg_3_6 <= 32'h0;
      yReg_3_7 <= 32'h0;
      yReg_3_8 <= 32'h0;
      yReg_3_9 <= 32'h0;
      yReg_3_10 <= 32'h0;
      yReg_3_11 <= 32'h0;
      yReg_3_12 <= 32'h0;
      yReg_3_13 <= 32'h0;
      yReg_3_14 <= 32'h0;
      yReg_3_15 <= 32'h0;
      doneReg <= 1'h0;
      posReg <= 4'h0;
      psumReg_0 <= 32'h0;
      psumReg_1 <= 32'h0;
      psumReg_2 <= 32'h0;
      psumReg_3 <= 32'h0;
      buf0_0 <= 8'h0;
      buf0_1 <= 8'h0;
      buf0_2 <= 8'h0;
      buf0_3 <= 8'h0;
      buf0_4 <= 8'h0;
      buf0_5 <= 8'h0;
      buf0_6 <= 8'h0;
      buf0_7 <= 8'h0;
      buf1_0 <= 8'h0;
      buf1_1 <= 8'h0;
      buf1_2 <= 8'h0;
      buf1_3 <= 8'h0;
      buf1_4 <= 8'h0;
      buf1_5 <= 8'h0;
      buf1_6 <= 8'h0;
      buf1_7 <= 8'h0;
      bufSel <= 1'h0;
      gkIdx <= 6'h0;
      capIdx <= 3'h0;
      tileIdx <= 3'h0;
      compValid <= 1'h0;
      compBufSel <= 1'h0;
      compTileIdx <= 3'h0;
      compLastTile <= 1'h0;
      state <= 3'h0;
    end
    else begin
      automatic logic _GEN_6;
      automatic logic _GEN_7 = _GEN_4 | _GEN_5;
      automatic logic _GEN_8;
      automatic logic _GEN_9;
      automatic logic _GEN_10;
      automatic logic _GEN_11;
      automatic logic _GEN_12;
      automatic logic _GEN_13;
      automatic logic _GEN_14;
      automatic logic _GEN_15;
      automatic logic _GEN_16;
      automatic logic _GEN_17;
      automatic logic _GEN_18;
      automatic logic _GEN_19;
      automatic logic _GEN_20;
      automatic logic _GEN_21;
      automatic logic _GEN_22;
      automatic logic _GEN_23;
      automatic logic _GEN_24 = capIdx == 3'h0;
      automatic logic _GEN_25 = capIdx == 3'h1;
      automatic logic _GEN_26 = capIdx == 3'h2;
      automatic logic _GEN_27 = capIdx == 3'h3;
      automatic logic _GEN_28 = capIdx == 3'h4;
      automatic logic _GEN_29 = capIdx == 3'h5;
      automatic logic _GEN_30 = capIdx == 3'h6;
      automatic logic _GEN_31;
      automatic logic isLastGlobal;
      automatic logic isTileEnd;
      automatic logic _GEN_32;
      automatic logic _GEN_33;
      automatic logic _GEN_34;
      automatic logic _GEN_35;
      _GEN_6 = state == 3'h2;
      _GEN_8 = _GEN_7 | ~(_GEN_6 & compValid & compLastTile & posReg == 4'h0);
      _GEN_9 = _GEN_7 | ~(_GEN_6 & compValid & compLastTile & posReg == 4'h1);
      _GEN_10 = _GEN_7 | ~(_GEN_6 & compValid & compLastTile & posReg == 4'h2);
      _GEN_11 = _GEN_7 | ~(_GEN_6 & compValid & compLastTile & posReg == 4'h3);
      _GEN_12 = _GEN_7 | ~(_GEN_6 & compValid & compLastTile & posReg == 4'h4);
      _GEN_13 = _GEN_7 | ~(_GEN_6 & compValid & compLastTile & posReg == 4'h5);
      _GEN_14 = _GEN_7 | ~(_GEN_6 & compValid & compLastTile & posReg == 4'h6);
      _GEN_15 = _GEN_7 | ~(_GEN_6 & compValid & compLastTile & posReg == 4'h7);
      _GEN_16 = _GEN_7 | ~(_GEN_6 & compValid & compLastTile & posReg == 4'h8);
      _GEN_17 = _GEN_7 | ~(_GEN_6 & compValid & compLastTile & posReg == 4'h9);
      _GEN_18 = _GEN_7 | ~(_GEN_6 & compValid & compLastTile & posReg == 4'hA);
      _GEN_19 = _GEN_7 | ~(_GEN_6 & compValid & compLastTile & posReg == 4'hB);
      _GEN_20 = _GEN_7 | ~(_GEN_6 & compValid & compLastTile & posReg == 4'hC);
      _GEN_21 = _GEN_7 | ~(_GEN_6 & compValid & compLastTile & posReg == 4'hD);
      _GEN_22 = _GEN_7 | ~(_GEN_6 & compValid & compLastTile & posReg == 4'hE);
      _GEN_23 = _GEN_7 | ~(_GEN_6 & compValid & compLastTile & (&posReg));
      _GEN_31 = _GEN_6 & _im2col_io_valid;
      isLastGlobal = gkIdx == 6'h23;
      isTileEnd = (&capIdx) | isLastGlobal;
      _GEN_32 = _im2col_io_valid & isTileEnd;
      _GEN_33 = _GEN_6 & _GEN_32;
      _GEN_34 = state == 3'h3;
      _GEN_35 = state == 3'h4;
      if (_GEN_8) begin
      end
      else
        yReg_0_0 <= _core_io_psum_out_0;
      if (_GEN_9) begin
      end
      else
        yReg_0_1 <= _core_io_psum_out_0;
      if (_GEN_10) begin
      end
      else
        yReg_0_2 <= _core_io_psum_out_0;
      if (_GEN_11) begin
      end
      else
        yReg_0_3 <= _core_io_psum_out_0;
      if (_GEN_12) begin
      end
      else
        yReg_0_4 <= _core_io_psum_out_0;
      if (_GEN_13) begin
      end
      else
        yReg_0_5 <= _core_io_psum_out_0;
      if (_GEN_14) begin
      end
      else
        yReg_0_6 <= _core_io_psum_out_0;
      if (_GEN_15) begin
      end
      else
        yReg_0_7 <= _core_io_psum_out_0;
      if (_GEN_16) begin
      end
      else
        yReg_0_8 <= _core_io_psum_out_0;
      if (_GEN_17) begin
      end
      else
        yReg_0_9 <= _core_io_psum_out_0;
      if (_GEN_18) begin
      end
      else
        yReg_0_10 <= _core_io_psum_out_0;
      if (_GEN_19) begin
      end
      else
        yReg_0_11 <= _core_io_psum_out_0;
      if (_GEN_20) begin
      end
      else
        yReg_0_12 <= _core_io_psum_out_0;
      if (_GEN_21) begin
      end
      else
        yReg_0_13 <= _core_io_psum_out_0;
      if (_GEN_22) begin
      end
      else
        yReg_0_14 <= _core_io_psum_out_0;
      if (_GEN_23) begin
      end
      else
        yReg_0_15 <= _core_io_psum_out_0;
      if (_GEN_8) begin
      end
      else
        yReg_1_0 <= _core_io_psum_out_1;
      if (_GEN_9) begin
      end
      else
        yReg_1_1 <= _core_io_psum_out_1;
      if (_GEN_10) begin
      end
      else
        yReg_1_2 <= _core_io_psum_out_1;
      if (_GEN_11) begin
      end
      else
        yReg_1_3 <= _core_io_psum_out_1;
      if (_GEN_12) begin
      end
      else
        yReg_1_4 <= _core_io_psum_out_1;
      if (_GEN_13) begin
      end
      else
        yReg_1_5 <= _core_io_psum_out_1;
      if (_GEN_14) begin
      end
      else
        yReg_1_6 <= _core_io_psum_out_1;
      if (_GEN_15) begin
      end
      else
        yReg_1_7 <= _core_io_psum_out_1;
      if (_GEN_16) begin
      end
      else
        yReg_1_8 <= _core_io_psum_out_1;
      if (_GEN_17) begin
      end
      else
        yReg_1_9 <= _core_io_psum_out_1;
      if (_GEN_18) begin
      end
      else
        yReg_1_10 <= _core_io_psum_out_1;
      if (_GEN_19) begin
      end
      else
        yReg_1_11 <= _core_io_psum_out_1;
      if (_GEN_20) begin
      end
      else
        yReg_1_12 <= _core_io_psum_out_1;
      if (_GEN_21) begin
      end
      else
        yReg_1_13 <= _core_io_psum_out_1;
      if (_GEN_22) begin
      end
      else
        yReg_1_14 <= _core_io_psum_out_1;
      if (_GEN_23) begin
      end
      else
        yReg_1_15 <= _core_io_psum_out_1;
      if (_GEN_8) begin
      end
      else
        yReg_2_0 <= _core_io_psum_out_2;
      if (_GEN_9) begin
      end
      else
        yReg_2_1 <= _core_io_psum_out_2;
      if (_GEN_10) begin
      end
      else
        yReg_2_2 <= _core_io_psum_out_2;
      if (_GEN_11) begin
      end
      else
        yReg_2_3 <= _core_io_psum_out_2;
      if (_GEN_12) begin
      end
      else
        yReg_2_4 <= _core_io_psum_out_2;
      if (_GEN_13) begin
      end
      else
        yReg_2_5 <= _core_io_psum_out_2;
      if (_GEN_14) begin
      end
      else
        yReg_2_6 <= _core_io_psum_out_2;
      if (_GEN_15) begin
      end
      else
        yReg_2_7 <= _core_io_psum_out_2;
      if (_GEN_16) begin
      end
      else
        yReg_2_8 <= _core_io_psum_out_2;
      if (_GEN_17) begin
      end
      else
        yReg_2_9 <= _core_io_psum_out_2;
      if (_GEN_18) begin
      end
      else
        yReg_2_10 <= _core_io_psum_out_2;
      if (_GEN_19) begin
      end
      else
        yReg_2_11 <= _core_io_psum_out_2;
      if (_GEN_20) begin
      end
      else
        yReg_2_12 <= _core_io_psum_out_2;
      if (_GEN_21) begin
      end
      else
        yReg_2_13 <= _core_io_psum_out_2;
      if (_GEN_22) begin
      end
      else
        yReg_2_14 <= _core_io_psum_out_2;
      if (_GEN_23) begin
      end
      else
        yReg_2_15 <= _core_io_psum_out_2;
      if (_GEN_8) begin
      end
      else
        yReg_3_0 <= _core_io_psum_out_3;
      if (_GEN_9) begin
      end
      else
        yReg_3_1 <= _core_io_psum_out_3;
      if (_GEN_10) begin
      end
      else
        yReg_3_2 <= _core_io_psum_out_3;
      if (_GEN_11) begin
      end
      else
        yReg_3_3 <= _core_io_psum_out_3;
      if (_GEN_12) begin
      end
      else
        yReg_3_4 <= _core_io_psum_out_3;
      if (_GEN_13) begin
      end
      else
        yReg_3_5 <= _core_io_psum_out_3;
      if (_GEN_14) begin
      end
      else
        yReg_3_6 <= _core_io_psum_out_3;
      if (_GEN_15) begin
      end
      else
        yReg_3_7 <= _core_io_psum_out_3;
      if (_GEN_16) begin
      end
      else
        yReg_3_8 <= _core_io_psum_out_3;
      if (_GEN_17) begin
      end
      else
        yReg_3_9 <= _core_io_psum_out_3;
      if (_GEN_18) begin
      end
      else
        yReg_3_10 <= _core_io_psum_out_3;
      if (_GEN_19) begin
      end
      else
        yReg_3_11 <= _core_io_psum_out_3;
      if (_GEN_20) begin
      end
      else
        yReg_3_12 <= _core_io_psum_out_3;
      if (_GEN_21) begin
      end
      else
        yReg_3_13 <= _core_io_psum_out_3;
      if (_GEN_22) begin
      end
      else
        yReg_3_14 <= _core_io_psum_out_3;
      if (_GEN_23) begin
      end
      else
        yReg_3_15 <= _core_io_psum_out_3;
      doneReg <= ~_GEN_4 & (~(_GEN_5 | _GEN_6 | _GEN_34) & _GEN_35 | doneReg);
      if (_GEN_4) begin
        posReg <= 4'h0;
        if (io_start)
          state <= 3'h1;
      end
      else begin
        automatic logic _GEN_36;
        _GEN_36 = compValid & compLastTile;
        if (_GEN_5 | ~(_GEN_6 & _GEN_36) | (&posReg)) begin
        end
        else
          posReg <= posReg + 4'h1;
        if (_GEN_5) begin
          if (_im2col_io_valid) begin
          end
          else
            state <= 3'h2;
        end
        else if (_GEN_6) begin
          if (_GEN_36)
            state <= (&posReg) ? 3'h4 : 3'h3;
        end
        else if (_GEN_34) begin
          if (_im2col_io_valid) begin
          end
          else
            state <= 3'h1;
        end
        else if (_GEN_35 & ~io_start)
          state <= 3'h0;
      end
      if (_GEN_7) begin
        psumReg_0 <= 32'h0;
        psumReg_1 <= 32'h0;
        psumReg_2 <= 32'h0;
        psumReg_3 <= 32'h0;
        gkIdx <= 6'h0;
        capIdx <= 3'h0;
        tileIdx <= 3'h0;
      end
      else begin
        if (_GEN_6 & compValid) begin
          psumReg_0 <= _core_io_psum_out_0;
          psumReg_1 <= _core_io_psum_out_1;
          psumReg_2 <= _core_io_psum_out_2;
          psumReg_3 <= _core_io_psum_out_3;
        end
        if (_GEN_31) begin
          gkIdx <= gkIdx + 6'h1;
          if (isTileEnd)
            capIdx <= 3'h0;
          else
            capIdx <= capIdx + 3'h1;
        end
        if (_GEN_33)
          tileIdx <= tileIdx + 3'h1;
      end
      if (_GEN_7 | ~(_GEN_6 & _im2col_io_valid & ~bufSel & _GEN_24)) begin
      end
      else
        buf0_0 <= _im2col_io_a_out;
      if (_GEN_7 | ~(_GEN_6 & _im2col_io_valid & ~bufSel & _GEN_25)) begin
      end
      else
        buf0_1 <= _im2col_io_a_out;
      if (_GEN_7 | ~(_GEN_6 & _im2col_io_valid & ~bufSel & _GEN_26)) begin
      end
      else
        buf0_2 <= _im2col_io_a_out;
      if (_GEN_7 | ~(_GEN_6 & _im2col_io_valid & ~bufSel & _GEN_27)) begin
      end
      else
        buf0_3 <= _im2col_io_a_out;
      if (_GEN_7 | ~(_GEN_6 & _im2col_io_valid & ~bufSel & _GEN_28)) begin
      end
      else
        buf0_4 <= _im2col_io_a_out;
      if (_GEN_7 | ~(_GEN_6 & _im2col_io_valid & ~bufSel & _GEN_29)) begin
      end
      else
        buf0_5 <= _im2col_io_a_out;
      if (_GEN_7 | ~(_GEN_6 & _im2col_io_valid & ~bufSel & _GEN_30)) begin
      end
      else
        buf0_6 <= _im2col_io_a_out;
      if (_GEN_7 | ~(_GEN_6 & _im2col_io_valid & ~bufSel & (&capIdx))) begin
      end
      else
        buf0_7 <= _im2col_io_a_out;
      if (_GEN_7 | ~(_GEN_31 & bufSel & _GEN_24)) begin
      end
      else
        buf1_0 <= _im2col_io_a_out;
      if (_GEN_7 | ~(_GEN_31 & bufSel & _GEN_25)) begin
      end
      else
        buf1_1 <= _im2col_io_a_out;
      if (_GEN_7 | ~(_GEN_31 & bufSel & _GEN_26)) begin
      end
      else
        buf1_2 <= _im2col_io_a_out;
      if (_GEN_7 | ~(_GEN_31 & bufSel & _GEN_27)) begin
      end
      else
        buf1_3 <= _im2col_io_a_out;
      if (_GEN_7 | ~(_GEN_31 & bufSel & _GEN_28)) begin
      end
      else
        buf1_4 <= _im2col_io_a_out;
      if (_GEN_7 | ~(_GEN_31 & bufSel & _GEN_29)) begin
      end
      else
        buf1_5 <= _im2col_io_a_out;
      if (_GEN_7 | ~(_GEN_31 & bufSel & _GEN_30)) begin
      end
      else
        buf1_6 <= _im2col_io_a_out;
      if (_GEN_7 | ~(_GEN_31 & bufSel & (&capIdx))) begin
      end
      else
        buf1_7 <= _im2col_io_a_out;
      bufSel <= ~_GEN_7 & (_GEN_33 ^ bufSel);
      compValid <= ~_GEN_7 & (_GEN_6 ? _GEN_32 : compValid);
      if (_GEN_7 | ~_GEN_33) begin
      end
      else begin
        compBufSel <= bufSel;
        compTileIdx <= tileIdx;
        compLastTile <= isLastGlobal;
      end
    end
  end // always @(posedge)
  Im2ColStreamerNCHW im2col (
    .clock     (clock),
    .reset     (reset),
    .io_in_0   (io_x_in_0_0),
    .io_in_1   (io_x_in_0_1),
    .io_in_2   (io_x_in_0_2),
    .io_in_3   (io_x_in_0_3),
    .io_in_4   (io_x_in_0_4),
    .io_in_5   (io_x_in_0_5),
    .io_in_6   (io_x_in_0_6),
    .io_in_7   (io_x_in_0_7),
    .io_in_8   (io_x_in_0_8),
    .io_in_9   (io_x_in_0_9),
    .io_in_10  (io_x_in_0_10),
    .io_in_11  (io_x_in_0_11),
    .io_in_12  (io_x_in_0_12),
    .io_in_13  (io_x_in_0_13),
    .io_in_14  (io_x_in_0_14),
    .io_in_15  (io_x_in_0_15),
    .io_in_16  (io_x_in_0_16),
    .io_in_17  (io_x_in_0_17),
    .io_in_18  (io_x_in_0_18),
    .io_in_19  (io_x_in_0_19),
    .io_in_20  (io_x_in_0_20),
    .io_in_21  (io_x_in_0_21),
    .io_in_22  (io_x_in_0_22),
    .io_in_23  (io_x_in_0_23),
    .io_in_24  (io_x_in_0_24),
    .io_in_25  (io_x_in_0_25),
    .io_in_26  (io_x_in_0_26),
    .io_in_27  (io_x_in_0_27),
    .io_in_28  (io_x_in_0_28),
    .io_in_29  (io_x_in_0_29),
    .io_in_30  (io_x_in_0_30),
    .io_in_31  (io_x_in_0_31),
    .io_in_32  (io_x_in_0_32),
    .io_in_33  (io_x_in_0_33),
    .io_in_34  (io_x_in_0_34),
    .io_in_35  (io_x_in_0_35),
    .io_in_36  (io_x_in_1_0),
    .io_in_37  (io_x_in_1_1),
    .io_in_38  (io_x_in_1_2),
    .io_in_39  (io_x_in_1_3),
    .io_in_40  (io_x_in_1_4),
    .io_in_41  (io_x_in_1_5),
    .io_in_42  (io_x_in_1_6),
    .io_in_43  (io_x_in_1_7),
    .io_in_44  (io_x_in_1_8),
    .io_in_45  (io_x_in_1_9),
    .io_in_46  (io_x_in_1_10),
    .io_in_47  (io_x_in_1_11),
    .io_in_48  (io_x_in_1_12),
    .io_in_49  (io_x_in_1_13),
    .io_in_50  (io_x_in_1_14),
    .io_in_51  (io_x_in_1_15),
    .io_in_52  (io_x_in_1_16),
    .io_in_53  (io_x_in_1_17),
    .io_in_54  (io_x_in_1_18),
    .io_in_55  (io_x_in_1_19),
    .io_in_56  (io_x_in_1_20),
    .io_in_57  (io_x_in_1_21),
    .io_in_58  (io_x_in_1_22),
    .io_in_59  (io_x_in_1_23),
    .io_in_60  (io_x_in_1_24),
    .io_in_61  (io_x_in_1_25),
    .io_in_62  (io_x_in_1_26),
    .io_in_63  (io_x_in_1_27),
    .io_in_64  (io_x_in_1_28),
    .io_in_65  (io_x_in_1_29),
    .io_in_66  (io_x_in_1_30),
    .io_in_67  (io_x_in_1_31),
    .io_in_68  (io_x_in_1_32),
    .io_in_69  (io_x_in_1_33),
    .io_in_70  (io_x_in_1_34),
    .io_in_71  (io_x_in_1_35),
    .io_in_72  (io_x_in_2_0),
    .io_in_73  (io_x_in_2_1),
    .io_in_74  (io_x_in_2_2),
    .io_in_75  (io_x_in_2_3),
    .io_in_76  (io_x_in_2_4),
    .io_in_77  (io_x_in_2_5),
    .io_in_78  (io_x_in_2_6),
    .io_in_79  (io_x_in_2_7),
    .io_in_80  (io_x_in_2_8),
    .io_in_81  (io_x_in_2_9),
    .io_in_82  (io_x_in_2_10),
    .io_in_83  (io_x_in_2_11),
    .io_in_84  (io_x_in_2_12),
    .io_in_85  (io_x_in_2_13),
    .io_in_86  (io_x_in_2_14),
    .io_in_87  (io_x_in_2_15),
    .io_in_88  (io_x_in_2_16),
    .io_in_89  (io_x_in_2_17),
    .io_in_90  (io_x_in_2_18),
    .io_in_91  (io_x_in_2_19),
    .io_in_92  (io_x_in_2_20),
    .io_in_93  (io_x_in_2_21),
    .io_in_94  (io_x_in_2_22),
    .io_in_95  (io_x_in_2_23),
    .io_in_96  (io_x_in_2_24),
    .io_in_97  (io_x_in_2_25),
    .io_in_98  (io_x_in_2_26),
    .io_in_99  (io_x_in_2_27),
    .io_in_100 (io_x_in_2_28),
    .io_in_101 (io_x_in_2_29),
    .io_in_102 (io_x_in_2_30),
    .io_in_103 (io_x_in_2_31),
    .io_in_104 (io_x_in_2_32),
    .io_in_105 (io_x_in_2_33),
    .io_in_106 (io_x_in_2_34),
    .io_in_107 (io_x_in_2_35),
    .io_in_108 (io_x_in_3_0),
    .io_in_109 (io_x_in_3_1),
    .io_in_110 (io_x_in_3_2),
    .io_in_111 (io_x_in_3_3),
    .io_in_112 (io_x_in_3_4),
    .io_in_113 (io_x_in_3_5),
    .io_in_114 (io_x_in_3_6),
    .io_in_115 (io_x_in_3_7),
    .io_in_116 (io_x_in_3_8),
    .io_in_117 (io_x_in_3_9),
    .io_in_118 (io_x_in_3_10),
    .io_in_119 (io_x_in_3_11),
    .io_in_120 (io_x_in_3_12),
    .io_in_121 (io_x_in_3_13),
    .io_in_122 (io_x_in_3_14),
    .io_in_123 (io_x_in_3_15),
    .io_in_124 (io_x_in_3_16),
    .io_in_125 (io_x_in_3_17),
    .io_in_126 (io_x_in_3_18),
    .io_in_127 (io_x_in_3_19),
    .io_in_128 (io_x_in_3_20),
    .io_in_129 (io_x_in_3_21),
    .io_in_130 (io_x_in_3_22),
    .io_in_131 (io_x_in_3_23),
    .io_in_132 (io_x_in_3_24),
    .io_in_133 (io_x_in_3_25),
    .io_in_134 (io_x_in_3_26),
    .io_in_135 (io_x_in_3_27),
    .io_in_136 (io_x_in_3_28),
    .io_in_137 (io_x_in_3_29),
    .io_in_138 (io_x_in_3_30),
    .io_in_139 (io_x_in_3_31),
    .io_in_140 (io_x_in_3_32),
    .io_in_141 (io_x_in_3_33),
    .io_in_142 (io_x_in_3_34),
    .io_in_143 (io_x_in_3_35),
    .io_oh     (_im2col_io_oh_T[2:0]),
    .io_ow     (_im2col_io_ow_T[2:0]),
    .io_start  (~_GEN_4 & _GEN_5 & ~_im2col_io_valid),
    .io_a_out  (_im2col_io_a_out),
    .io_valid  (_im2col_io_valid)
  );
  RegularConvFull_SA_KTile core (
    .io_x_tile_0   (compBufSel ? buf1_0 : buf0_0),
    .io_x_tile_1   (compBufSel ? buf1_1 : buf0_1),
    .io_x_tile_2   (compBufSel ? buf1_2 : buf0_2),
    .io_x_tile_3   (compBufSel ? buf1_3 : buf0_3),
    .io_x_tile_4   (compBufSel ? buf1_4 : buf0_4),
    .io_x_tile_5   (compBufSel ? buf1_5 : buf0_5),
    .io_x_tile_6   (compBufSel ? buf1_6 : buf0_6),
    .io_x_tile_7   (compBufSel ? buf1_7 : buf0_7),
    .io_w_tile_0_0 (_GEN < 7'h24 ? _GEN_0[{compTileIdx, 3'h0}] : 8'h0),
    .io_w_tile_0_1 (_idx_T_1 < 7'h24 ? _GEN_0[_idx_T_1[5:0]] : 8'h0),
    .io_w_tile_0_2 (_idx_T_2 < 7'h24 ? _GEN_0[_idx_T_2[5:0]] : 8'h0),
    .io_w_tile_0_3 (_idx_T_3 < 7'h24 ? _GEN_0[_idx_T_3[5:0]] : 8'h0),
    .io_w_tile_0_4 (_idx_T_4 < 7'h24 ? _GEN_0[_idx_T_4[5:0]] : 8'h0),
    .io_w_tile_0_5 (_idx_T_5 < 7'h24 ? _GEN_0[_idx_T_5[5:0]] : 8'h0),
    .io_w_tile_0_6 (_idx_T_6 < 7'h24 ? _GEN_0[_idx_T_6[5:0]] : 8'h0),
    .io_w_tile_0_7 (_idx_T_7 < 7'h24 ? _GEN_0[_idx_T_7[5:0]] : 8'h0),
    .io_w_tile_1_0 (_GEN < 7'h24 ? _GEN_1[{compTileIdx, 3'h0}] : 8'h0),
    .io_w_tile_1_1 (_idx_T_9 < 7'h24 ? _GEN_1[_idx_T_9[5:0]] : 8'h0),
    .io_w_tile_1_2 (_idx_T_10 < 7'h24 ? _GEN_1[_idx_T_10[5:0]] : 8'h0),
    .io_w_tile_1_3 (_idx_T_11 < 7'h24 ? _GEN_1[_idx_T_11[5:0]] : 8'h0),
    .io_w_tile_1_4 (_idx_T_12 < 7'h24 ? _GEN_1[_idx_T_12[5:0]] : 8'h0),
    .io_w_tile_1_5 (_idx_T_13 < 7'h24 ? _GEN_1[_idx_T_13[5:0]] : 8'h0),
    .io_w_tile_1_6 (_idx_T_14 < 7'h24 ? _GEN_1[_idx_T_14[5:0]] : 8'h0),
    .io_w_tile_1_7 (_idx_T_15 < 7'h24 ? _GEN_1[_idx_T_15[5:0]] : 8'h0),
    .io_w_tile_2_0 (_GEN < 7'h24 ? _GEN_2[{compTileIdx, 3'h0}] : 8'h0),
    .io_w_tile_2_1 (_idx_T_17 < 7'h24 ? _GEN_2[_idx_T_17[5:0]] : 8'h0),
    .io_w_tile_2_2 (_idx_T_18 < 7'h24 ? _GEN_2[_idx_T_18[5:0]] : 8'h0),
    .io_w_tile_2_3 (_idx_T_19 < 7'h24 ? _GEN_2[_idx_T_19[5:0]] : 8'h0),
    .io_w_tile_2_4 (_idx_T_20 < 7'h24 ? _GEN_2[_idx_T_20[5:0]] : 8'h0),
    .io_w_tile_2_5 (_idx_T_21 < 7'h24 ? _GEN_2[_idx_T_21[5:0]] : 8'h0),
    .io_w_tile_2_6 (_idx_T_22 < 7'h24 ? _GEN_2[_idx_T_22[5:0]] : 8'h0),
    .io_w_tile_2_7 (_idx_T_23 < 7'h24 ? _GEN_2[_idx_T_23[5:0]] : 8'h0),
    .io_w_tile_3_0 (_GEN < 7'h24 ? _GEN_3[{compTileIdx, 3'h0}] : 8'h0),
    .io_w_tile_3_1 (_idx_T_25 < 7'h24 ? _GEN_3[_idx_T_25[5:0]] : 8'h0),
    .io_w_tile_3_2 (_idx_T_26 < 7'h24 ? _GEN_3[_idx_T_26[5:0]] : 8'h0),
    .io_w_tile_3_3 (_idx_T_27 < 7'h24 ? _GEN_3[_idx_T_27[5:0]] : 8'h0),
    .io_w_tile_3_4 (_idx_T_28 < 7'h24 ? _GEN_3[_idx_T_28[5:0]] : 8'h0),
    .io_w_tile_3_5 (_idx_T_29 < 7'h24 ? _GEN_3[_idx_T_29[5:0]] : 8'h0),
    .io_w_tile_3_6 (_idx_T_30 < 7'h24 ? _GEN_3[_idx_T_30[5:0]] : 8'h0),
    .io_w_tile_3_7 (_idx_T_31 < 7'h24 ? _GEN_3[_idx_T_31[5:0]] : 8'h0),
    .io_psum_in_0  (psumReg_0),
    .io_psum_in_1  (psumReg_1),
    .io_psum_in_2  (psumReg_2),
    .io_psum_in_3  (psumReg_3),
    .io_psum_out_0 (_core_io_psum_out_0),
    .io_psum_out_1 (_core_io_psum_out_1),
    .io_psum_out_2 (_core_io_psum_out_2),
    .io_psum_out_3 (_core_io_psum_out_3)
  );
  assign io_y_out_0_0 = yReg_0_0;
  assign io_y_out_0_1 = yReg_0_1;
  assign io_y_out_0_2 = yReg_0_2;
  assign io_y_out_0_3 = yReg_0_3;
  assign io_y_out_0_4 = yReg_0_4;
  assign io_y_out_0_5 = yReg_0_5;
  assign io_y_out_0_6 = yReg_0_6;
  assign io_y_out_0_7 = yReg_0_7;
  assign io_y_out_0_8 = yReg_0_8;
  assign io_y_out_0_9 = yReg_0_9;
  assign io_y_out_0_10 = yReg_0_10;
  assign io_y_out_0_11 = yReg_0_11;
  assign io_y_out_0_12 = yReg_0_12;
  assign io_y_out_0_13 = yReg_0_13;
  assign io_y_out_0_14 = yReg_0_14;
  assign io_y_out_0_15 = yReg_0_15;
  assign io_y_out_1_0 = yReg_1_0;
  assign io_y_out_1_1 = yReg_1_1;
  assign io_y_out_1_2 = yReg_1_2;
  assign io_y_out_1_3 = yReg_1_3;
  assign io_y_out_1_4 = yReg_1_4;
  assign io_y_out_1_5 = yReg_1_5;
  assign io_y_out_1_6 = yReg_1_6;
  assign io_y_out_1_7 = yReg_1_7;
  assign io_y_out_1_8 = yReg_1_8;
  assign io_y_out_1_9 = yReg_1_9;
  assign io_y_out_1_10 = yReg_1_10;
  assign io_y_out_1_11 = yReg_1_11;
  assign io_y_out_1_12 = yReg_1_12;
  assign io_y_out_1_13 = yReg_1_13;
  assign io_y_out_1_14 = yReg_1_14;
  assign io_y_out_1_15 = yReg_1_15;
  assign io_y_out_2_0 = yReg_2_0;
  assign io_y_out_2_1 = yReg_2_1;
  assign io_y_out_2_2 = yReg_2_2;
  assign io_y_out_2_3 = yReg_2_3;
  assign io_y_out_2_4 = yReg_2_4;
  assign io_y_out_2_5 = yReg_2_5;
  assign io_y_out_2_6 = yReg_2_6;
  assign io_y_out_2_7 = yReg_2_7;
  assign io_y_out_2_8 = yReg_2_8;
  assign io_y_out_2_9 = yReg_2_9;
  assign io_y_out_2_10 = yReg_2_10;
  assign io_y_out_2_11 = yReg_2_11;
  assign io_y_out_2_12 = yReg_2_12;
  assign io_y_out_2_13 = yReg_2_13;
  assign io_y_out_2_14 = yReg_2_14;
  assign io_y_out_2_15 = yReg_2_15;
  assign io_y_out_3_0 = yReg_3_0;
  assign io_y_out_3_1 = yReg_3_1;
  assign io_y_out_3_2 = yReg_3_2;
  assign io_y_out_3_3 = yReg_3_3;
  assign io_y_out_3_4 = yReg_3_4;
  assign io_y_out_3_5 = yReg_3_5;
  assign io_y_out_3_6 = yReg_3_6;
  assign io_y_out_3_7 = yReg_3_7;
  assign io_y_out_3_8 = yReg_3_8;
  assign io_y_out_3_9 = yReg_3_9;
  assign io_y_out_3_10 = yReg_3_10;
  assign io_y_out_3_11 = yReg_3_11;
  assign io_y_out_3_12 = yReg_3_12;
  assign io_y_out_3_13 = yReg_3_13;
  assign io_y_out_3_14 = yReg_3_14;
  assign io_y_out_3_15 = yReg_3_15;
  assign io_y_post_0_0 =
    _io_y_post_0_0_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_0_0_rounded_T[9:2];
  assign io_y_post_0_1 =
    _io_y_post_0_1_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_0_1_rounded_T[9:2];
  assign io_y_post_0_2 =
    _io_y_post_0_2_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_0_2_rounded_T[9:2];
  assign io_y_post_0_3 =
    _io_y_post_0_3_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_0_3_rounded_T[9:2];
  assign io_y_post_0_4 =
    _io_y_post_0_4_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_0_4_rounded_T[9:2];
  assign io_y_post_0_5 =
    _io_y_post_0_5_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_0_5_rounded_T[9:2];
  assign io_y_post_0_6 =
    _io_y_post_0_6_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_0_6_rounded_T[9:2];
  assign io_y_post_0_7 =
    _io_y_post_0_7_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_0_7_rounded_T[9:2];
  assign io_y_post_0_8 =
    _io_y_post_0_8_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_0_8_rounded_T[9:2];
  assign io_y_post_0_9 =
    _io_y_post_0_9_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_0_9_rounded_T[9:2];
  assign io_y_post_0_10 =
    _io_y_post_0_10_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_0_10_rounded_T[9:2];
  assign io_y_post_0_11 =
    _io_y_post_0_11_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_0_11_rounded_T[9:2];
  assign io_y_post_0_12 =
    _io_y_post_0_12_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_0_12_rounded_T[9:2];
  assign io_y_post_0_13 =
    _io_y_post_0_13_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_0_13_rounded_T[9:2];
  assign io_y_post_0_14 =
    _io_y_post_0_14_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_0_14_rounded_T[9:2];
  assign io_y_post_0_15 =
    _io_y_post_0_15_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_0_15_rounded_T[9:2];
  assign io_y_post_1_0 =
    _io_y_post_1_0_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_1_0_rounded_T[9:2];
  assign io_y_post_1_1 =
    _io_y_post_1_1_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_1_1_rounded_T[9:2];
  assign io_y_post_1_2 =
    _io_y_post_1_2_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_1_2_rounded_T[9:2];
  assign io_y_post_1_3 =
    _io_y_post_1_3_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_1_3_rounded_T[9:2];
  assign io_y_post_1_4 =
    _io_y_post_1_4_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_1_4_rounded_T[9:2];
  assign io_y_post_1_5 =
    _io_y_post_1_5_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_1_5_rounded_T[9:2];
  assign io_y_post_1_6 =
    _io_y_post_1_6_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_1_6_rounded_T[9:2];
  assign io_y_post_1_7 =
    _io_y_post_1_7_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_1_7_rounded_T[9:2];
  assign io_y_post_1_8 =
    _io_y_post_1_8_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_1_8_rounded_T[9:2];
  assign io_y_post_1_9 =
    _io_y_post_1_9_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_1_9_rounded_T[9:2];
  assign io_y_post_1_10 =
    _io_y_post_1_10_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_1_10_rounded_T[9:2];
  assign io_y_post_1_11 =
    _io_y_post_1_11_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_1_11_rounded_T[9:2];
  assign io_y_post_1_12 =
    _io_y_post_1_12_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_1_12_rounded_T[9:2];
  assign io_y_post_1_13 =
    _io_y_post_1_13_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_1_13_rounded_T[9:2];
  assign io_y_post_1_14 =
    _io_y_post_1_14_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_1_14_rounded_T[9:2];
  assign io_y_post_1_15 =
    _io_y_post_1_15_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_1_15_rounded_T[9:2];
  assign io_y_post_2_0 =
    _io_y_post_2_0_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_2_0_rounded_T[9:2];
  assign io_y_post_2_1 =
    _io_y_post_2_1_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_2_1_rounded_T[9:2];
  assign io_y_post_2_2 =
    _io_y_post_2_2_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_2_2_rounded_T[9:2];
  assign io_y_post_2_3 =
    _io_y_post_2_3_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_2_3_rounded_T[9:2];
  assign io_y_post_2_4 =
    _io_y_post_2_4_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_2_4_rounded_T[9:2];
  assign io_y_post_2_5 =
    _io_y_post_2_5_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_2_5_rounded_T[9:2];
  assign io_y_post_2_6 =
    _io_y_post_2_6_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_2_6_rounded_T[9:2];
  assign io_y_post_2_7 =
    _io_y_post_2_7_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_2_7_rounded_T[9:2];
  assign io_y_post_2_8 =
    _io_y_post_2_8_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_2_8_rounded_T[9:2];
  assign io_y_post_2_9 =
    _io_y_post_2_9_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_2_9_rounded_T[9:2];
  assign io_y_post_2_10 =
    _io_y_post_2_10_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_2_10_rounded_T[9:2];
  assign io_y_post_2_11 =
    _io_y_post_2_11_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_2_11_rounded_T[9:2];
  assign io_y_post_2_12 =
    _io_y_post_2_12_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_2_12_rounded_T[9:2];
  assign io_y_post_2_13 =
    _io_y_post_2_13_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_2_13_rounded_T[9:2];
  assign io_y_post_2_14 =
    _io_y_post_2_14_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_2_14_rounded_T[9:2];
  assign io_y_post_2_15 =
    _io_y_post_2_15_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_2_15_rounded_T[9:2];
  assign io_y_post_3_0 =
    _io_y_post_3_0_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_3_0_rounded_T[9:2];
  assign io_y_post_3_1 =
    _io_y_post_3_1_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_3_1_rounded_T[9:2];
  assign io_y_post_3_2 =
    _io_y_post_3_2_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_3_2_rounded_T[9:2];
  assign io_y_post_3_3 =
    _io_y_post_3_3_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_3_3_rounded_T[9:2];
  assign io_y_post_3_4 =
    _io_y_post_3_4_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_3_4_rounded_T[9:2];
  assign io_y_post_3_5 =
    _io_y_post_3_5_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_3_5_rounded_T[9:2];
  assign io_y_post_3_6 =
    _io_y_post_3_6_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_3_6_rounded_T[9:2];
  assign io_y_post_3_7 =
    _io_y_post_3_7_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_3_7_rounded_T[9:2];
  assign io_y_post_3_8 =
    _io_y_post_3_8_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_3_8_rounded_T[9:2];
  assign io_y_post_3_9 =
    _io_y_post_3_9_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_3_9_rounded_T[9:2];
  assign io_y_post_3_10 =
    _io_y_post_3_10_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_3_10_rounded_T[9:2];
  assign io_y_post_3_11 =
    _io_y_post_3_11_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_3_11_rounded_T[9:2];
  assign io_y_post_3_12 =
    _io_y_post_3_12_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_3_12_rounded_T[9:2];
  assign io_y_post_3_13 =
    _io_y_post_3_13_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_3_13_rounded_T[9:2];
  assign io_y_post_3_14 =
    _io_y_post_3_14_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_3_14_rounded_T[9:2];
  assign io_y_post_3_15 =
    _io_y_post_3_15_rounded_T[32:2] > 31'hFE ? 8'hFF : _io_y_post_3_15_rounded_T[9:2];
  assign io_done = doneReg;
endmodule

