TimeQuest Timing Analyzer report for RAM_2P_Demo
Tue May 16 19:22:53 2017
Quartus Prime Version 15.1.1 Build 189 12/02/2015 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'ClkDividerN:inst1|clkOut'
 14. Slow 1200mV 85C Model Hold: 'ClkDividerN:inst1|clkOut'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 24. Slow 1200mV 0C Model Setup: 'ClkDividerN:inst1|clkOut'
 25. Slow 1200mV 0C Model Hold: 'ClkDividerN:inst1|clkOut'
 26. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 34. Fast 1200mV 0C Model Setup: 'ClkDividerN:inst1|clkOut'
 35. Fast 1200mV 0C Model Hold: 'ClkDividerN:inst1|clkOut'
 36. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 15.1.1 Build 189 12/02/2015 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; RAM_2P_Demo                                         ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                             ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; Clock Name               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                      ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; ClkDividerN:inst1|clkOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClkDividerN:inst1|clkOut } ;
; CLOCK_50                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                 ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                       ;
+------------+-----------------+--------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                           ;
+------------+-----------------+--------------------------+------------------------------------------------+
; 189.25 MHz ; 189.25 MHz      ; CLOCK_50                 ;                                                ;
; 558.97 MHz ; 270.78 MHz      ; ClkDividerN:inst1|clkOut ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+--------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary               ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -4.284 ; -66.833       ;
; ClkDividerN:inst1|clkOut ; -0.789 ; -3.538        ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary               ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; ClkDividerN:inst1|clkOut ; 0.399 ; 0.000         ;
; CLOCK_50                 ; 0.640 ; 0.000         ;
+--------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.000 ; -44.120       ;
; ClkDividerN:inst1|clkOut ; -2.693 ; -37.757       ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.284 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 5.201      ;
; -4.126 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 5.043      ;
; -4.115 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 5.032      ;
; -4.092 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 5.009      ;
; -4.080 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.997      ;
; -4.065 ; ClkDividerN:inst1|s_divCounter[30] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.983      ;
; -3.967 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.884      ;
; -3.945 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.863      ;
; -3.934 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.852      ;
; -3.933 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.851      ;
; -3.910 ; ClkDividerN:inst1|s_divCounter[12] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.828      ;
; -3.905 ; ClkDividerN:inst1|s_divCounter[27] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.823      ;
; -3.895 ; ClkDividerN:inst1|s_divCounter[14] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.813      ;
; -3.824 ; ClkDividerN:inst1|s_divCounter[29] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.742      ;
; -3.814 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.731      ;
; -3.799 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.717      ;
; -3.785 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.703      ;
; -3.771 ; ClkDividerN:inst1|s_divCounter[26] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.689      ;
; -3.630 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.548      ;
; -3.596 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.513      ;
; -3.587 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.504      ;
; -3.545 ; ClkDividerN:inst1|s_divCounter[28] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.463      ;
; -3.435 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.353      ;
; -3.422 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.512     ; 3.908      ;
; -3.342 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.259      ;
; -3.328 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.246      ;
; -3.272 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.190      ;
; -3.225 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.143      ;
; -3.197 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.114      ;
; -3.059 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.975      ;
; -2.964 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.881      ;
; -2.960 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.876      ;
; -2.947 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.864      ;
; -2.936 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.852      ;
; -2.891 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.807      ;
; -2.887 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.804      ;
; -2.869 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.786      ;
; -2.865 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.781      ;
; -2.851 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.767      ;
; -2.842 ; ClkDividerN:inst1|s_divCounter[30] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.759      ;
; -2.828 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.745      ;
; -2.824 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.740      ;
; -2.822 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.738      ;
; -2.820 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.738      ;
; -2.810 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.726      ;
; -2.795 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.711      ;
; -2.784 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.701      ;
; -2.760 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.676      ;
; -2.756 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.673      ;
; -2.749 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.666      ;
; -2.746 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.663      ;
; -2.744 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.660      ;
; -2.736 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.652      ;
; -2.733 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.649      ;
; -2.718 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.634      ;
; -2.717 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.633      ;
; -2.716 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.632      ;
; -2.716 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.632      ;
; -2.715 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.631      ;
; -2.715 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.631      ;
; -2.714 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.630      ;
; -2.714 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.630      ;
; -2.710 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.626      ;
; -2.704 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.620      ;
; -2.689 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.605      ;
; -2.685 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.601      ;
; -2.685 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.601      ;
; -2.682 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.599      ;
; -2.682 ; ClkDividerN:inst1|s_divCounter[27] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.599      ;
; -2.678 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.594      ;
; -2.675 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.592      ;
; -2.675 ; ClkDividerN:inst1|s_divCounter[12] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.593      ;
; -2.671 ; ClkDividerN:inst1|s_divCounter[12] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.588      ;
; -2.664 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.581      ;
; -2.664 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.580      ;
; -2.663 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.580      ;
; -2.662 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.578      ;
; -2.658 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.574      ;
; -2.640 ; ClkDividerN:inst1|s_divCounter[12] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.557      ;
; -2.637 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.554      ;
; -2.635 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.551      ;
; -2.625 ; ClkDividerN:inst1|s_divCounter[14] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.542      ;
; -2.622 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.539      ;
; -2.618 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.535      ;
; -2.618 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.535      ;
; -2.609 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.526      ;
; -2.606 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.523      ;
; -2.601 ; ClkDividerN:inst1|s_divCounter[29] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.518      ;
; -2.601 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.517      ;
; -2.598 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.514      ;
; -2.597 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.513      ;
; -2.597 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.514      ;
; -2.595 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.512      ;
; -2.594 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.510      ;
; -2.581 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.498      ;
; -2.573 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.489      ;
; -2.573 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.489      ;
; -2.572 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.488      ;
; -2.571 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 3.487      ;
; -2.570 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.487      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClkDividerN:inst1|clkOut'                                                                                                                                                                                             ;
+--------+---------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                                                                                                   ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.789 ; CounterUpDownN:inst2|s_count[1] ; CounterUpDownN:inst2|s_count[1]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.078     ; 1.709      ;
; -0.781 ; CounterUpDownN:inst2|s_count[2] ; CounterUpDownN:inst2|s_count[2]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.078     ; 1.701      ;
; -0.729 ; CounterUpDownN:inst2|s_count[0] ; CounterUpDownN:inst2|s_count[2]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.078     ; 1.649      ;
; -0.586 ; CounterUpDownN:inst2|s_count[0] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[8]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.078     ; 1.506      ;
; -0.554 ; CounterUpDownN:inst2|s_count[2] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[8]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.078     ; 1.474      ;
; -0.469 ; CounterUpDownN:inst2|s_count[0] ; CounterUpDownN:inst2|s_count[1]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.078     ; 1.389      ;
; -0.448 ; CounterUpDownN:inst2|s_count[1] ; CounterUpDownN:inst2|s_count[2]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.078     ; 1.368      ;
; -0.398 ; CounterUpDownN:inst2|s_count[1] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[4]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; 0.333      ; 1.729      ;
; -0.388 ; CounterUpDownN:inst2|s_count[2] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[6]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; 0.333      ; 1.719      ;
; -0.350 ; CounterUpDownN:inst2|s_count[0] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[6]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; 0.333      ; 1.681      ;
; -0.286 ; CounterUpDownN:inst2|s_count[1] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[8]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.078     ; 1.206      ;
; -0.223 ; CounterUpDownN:inst2|s_count[1] ; RAM_2P_16_8:RAM1|altsyncram:s_memory_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; 0.282      ; 1.543      ;
; -0.223 ; CounterUpDownN:inst2|s_count[3] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[8]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.078     ; 1.143      ;
; -0.206 ; CounterUpDownN:inst2|s_count[2] ; RAM_2P_16_8:RAM1|altsyncram:s_memory_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; 0.282      ; 1.526      ;
; -0.201 ; CounterUpDownN:inst2|s_count[0] ; CounterUpDownN:inst2|s_count[3]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.078     ; 1.121      ;
; -0.196 ; CounterUpDownN:inst2|s_count[0] ; RAM_2P_16_8:RAM1|altsyncram:s_memory_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; 0.282      ; 1.516      ;
; -0.172 ; CounterUpDownN:inst2|s_count[0] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[2]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.078     ; 1.092      ;
; -0.169 ; CounterUpDownN:inst2|s_count[2] ; CounterUpDownN:inst2|s_count[3]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.078     ; 1.089      ;
; -0.078 ; CounterUpDownN:inst2|s_count[0] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[4]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; 0.333      ; 1.409      ;
; -0.055 ; CounterUpDownN:inst2|s_count[1] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[6]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; 0.333      ; 1.386      ;
; 0.099  ; CounterUpDownN:inst2|s_count[1] ; CounterUpDownN:inst2|s_count[3]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.078     ; 0.821      ;
; 0.155  ; CounterUpDownN:inst2|s_count[0] ; CounterUpDownN:inst2|s_count[0]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.078     ; 0.765      ;
; 0.155  ; CounterUpDownN:inst2|s_count[3] ; CounterUpDownN:inst2|s_count[3]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.078     ; 0.765      ;
; 0.177  ; CounterUpDownN:inst2|s_count[3] ; RAM_2P_16_8:RAM1|altsyncram:s_memory_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; 0.282      ; 1.143      ;
+--------+---------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClkDividerN:inst1|clkOut'                                                                                                                                                                                             ;
+-------+---------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                                                                                   ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.399 ; CounterUpDownN:inst2|s_count[3] ; RAM_2P_16_8:RAM1|altsyncram:s_memory_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.434      ; 1.055      ;
; 0.405 ; CounterUpDownN:inst2|s_count[3] ; CounterUpDownN:inst2|s_count[3]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.078      ; 0.669      ;
; 0.410 ; CounterUpDownN:inst2|s_count[0] ; CounterUpDownN:inst2|s_count[0]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.078      ; 0.674      ;
; 0.432 ; CounterUpDownN:inst2|s_count[1] ; RAM_2P_16_8:RAM1|altsyncram:s_memory_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.434      ; 1.088      ;
; 0.438 ; CounterUpDownN:inst2|s_count[1] ; CounterUpDownN:inst2|s_count[3]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.078      ; 0.702      ;
; 0.458 ; CounterUpDownN:inst2|s_count[0] ; RAM_2P_16_8:RAM1|altsyncram:s_memory_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.434      ; 1.114      ;
; 0.571 ; CounterUpDownN:inst2|s_count[1] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[6]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.505      ; 1.262      ;
; 0.590 ; CounterUpDownN:inst2|s_count[0] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[4]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.505      ; 1.281      ;
; 0.647 ; CounterUpDownN:inst2|s_count[2] ; RAM_2P_16_8:RAM1|altsyncram:s_memory_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.434      ; 1.303      ;
; 0.649 ; CounterUpDownN:inst2|s_count[2] ; CounterUpDownN:inst2|s_count[3]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.078      ; 0.913      ;
; 0.676 ; CounterUpDownN:inst2|s_count[0] ; CounterUpDownN:inst2|s_count[3]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.078      ; 0.940      ;
; 0.745 ; CounterUpDownN:inst2|s_count[0] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[2]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.078      ; 1.009      ;
; 0.768 ; CounterUpDownN:inst2|s_count[3] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[8]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.078      ; 1.032      ;
; 0.791 ; CounterUpDownN:inst2|s_count[2] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[6]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.505      ; 1.482      ;
; 0.801 ; CounterUpDownN:inst2|s_count[1] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[8]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.078      ; 1.065      ;
; 0.818 ; CounterUpDownN:inst2|s_count[1] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[4]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.505      ; 1.509      ;
; 0.819 ; CounterUpDownN:inst2|s_count[0] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[6]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.505      ; 1.510      ;
; 0.950 ; CounterUpDownN:inst2|s_count[1] ; CounterUpDownN:inst2|s_count[2]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.078      ; 1.214      ;
; 0.966 ; CounterUpDownN:inst2|s_count[0] ; CounterUpDownN:inst2|s_count[1]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.078      ; 1.230      ;
; 1.019 ; CounterUpDownN:inst2|s_count[2] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[8]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.078      ; 1.283      ;
; 1.046 ; CounterUpDownN:inst2|s_count[0] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[8]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.078      ; 1.310      ;
; 1.170 ; CounterUpDownN:inst2|s_count[2] ; CounterUpDownN:inst2|s_count[2]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.078      ; 1.434      ;
; 1.195 ; CounterUpDownN:inst2|s_count[1] ; CounterUpDownN:inst2|s_count[1]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.078      ; 1.459      ;
; 1.198 ; CounterUpDownN:inst2|s_count[0] ; CounterUpDownN:inst2|s_count[2]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.078      ; 1.462      ;
+-------+---------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                            ;
+-------+------------------------------------+------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------------------+-------------+--------------+------------+------------+
; 0.640 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 0.907      ;
; 0.643 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 0.910      ;
; 0.656 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[1]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 0.923      ;
; 0.657 ; ClkDividerN:inst1|s_divCounter[28] ; ClkDividerN:inst1|s_divCounter[28] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.658 ; ClkDividerN:inst1|s_divCounter[29] ; ClkDividerN:inst1|s_divCounter[29] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; ClkDividerN:inst1|s_divCounter[27] ; ClkDividerN:inst1|s_divCounter[27] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 0.925      ;
; 0.658 ; ClkDividerN:inst1|s_divCounter[26] ; ClkDividerN:inst1|s_divCounter[26] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 0.925      ;
; 0.659 ; ClkDividerN:inst1|s_divCounter[30] ; ClkDividerN:inst1|s_divCounter[30] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 0.926      ;
; 0.660 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 0.927      ;
; 0.661 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 0.928      ;
; 0.681 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[0]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 0.948      ;
; 0.958 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.225      ;
; 0.960 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.227      ;
; 0.970 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.237      ;
; 0.973 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.240      ;
; 0.974 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.975 ; ClkDividerN:inst1|s_divCounter[27] ; ClkDividerN:inst1|s_divCounter[28] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; ClkDividerN:inst1|s_divCounter[29] ; ClkDividerN:inst1|s_divCounter[30] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.975 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.242      ;
; 0.983 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.250      ;
; 0.983 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.250      ;
; 0.984 ; ClkDividerN:inst1|s_divCounter[28] ; ClkDividerN:inst1|s_divCounter[29] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.251      ;
; 0.985 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[1]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.252      ;
; 0.985 ; ClkDividerN:inst1|s_divCounter[26] ; ClkDividerN:inst1|s_divCounter[27] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.252      ;
; 0.987 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.254      ;
; 0.988 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.255      ;
; 0.989 ; ClkDividerN:inst1|s_divCounter[28] ; ClkDividerN:inst1|s_divCounter[30] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.256      ;
; 0.990 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.257      ;
; 0.990 ; ClkDividerN:inst1|s_divCounter[26] ; ClkDividerN:inst1|s_divCounter[28] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.257      ;
; 0.991 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.258      ;
; 0.992 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.259      ;
; 0.992 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.259      ;
; 0.993 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[26] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.260      ;
; 1.081 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.348      ;
; 1.084 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.351      ;
; 1.086 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.353      ;
; 1.094 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.361      ;
; 1.095 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.362      ;
; 1.096 ; ClkDividerN:inst1|clkOut           ; ClkDividerN:inst1|clkOut           ; ClkDividerN:inst1|clkOut ; CLOCK_50    ; 0.000        ; 3.083      ; 4.627      ;
; 1.096 ; ClkDividerN:inst1|s_divCounter[27] ; ClkDividerN:inst1|s_divCounter[29] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.363      ;
; 1.099 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.366      ;
; 1.101 ; ClkDividerN:inst1|s_divCounter[27] ; ClkDividerN:inst1|s_divCounter[30] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.368      ;
; 1.101 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.368      ;
; 1.109 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.376      ;
; 1.111 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.378      ;
; 1.111 ; ClkDividerN:inst1|s_divCounter[26] ; ClkDividerN:inst1|s_divCounter[29] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.378      ;
; 1.113 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.380      ;
; 1.113 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.380      ;
; 1.114 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[27] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.381      ;
; 1.114 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.381      ;
; 1.116 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.383      ;
; 1.116 ; ClkDividerN:inst1|s_divCounter[26] ; ClkDividerN:inst1|s_divCounter[30] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.383      ;
; 1.118 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.385      ;
; 1.119 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[28] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.386      ;
; 1.131 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|s_divCounter[26] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.398      ;
; 1.154 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.421      ;
; 1.191 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.512      ; 1.889      ;
; 1.205 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.472      ;
; 1.210 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.477      ;
; 1.212 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.479      ;
; 1.220 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.487      ;
; 1.222 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.489      ;
; 1.225 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.492      ;
; 1.227 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.080      ; 1.493      ;
; 1.227 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.494      ;
; 1.237 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.504      ;
; 1.239 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.506      ;
; 1.240 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[29] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.507      ;
; 1.240 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.507      ;
; 1.240 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.507      ;
; 1.241 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.080      ; 1.507      ;
; 1.242 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.509      ;
; 1.245 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[30] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.512      ;
; 1.245 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|s_divCounter[27] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.512      ;
; 1.257 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|s_divCounter[28] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.524      ;
; 1.265 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.532      ;
; 1.280 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[26] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.547      ;
; 1.318 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.585      ;
; 1.331 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.598      ;
; 1.333 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.600      ;
; 1.337 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.080      ; 1.603      ;
; 1.338 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.605      ;
; 1.342 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.082      ; 1.610      ;
; 1.348 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.615      ;
; 1.351 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.618      ;
; 1.353 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.080      ; 1.619      ;
; 1.353 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.080      ; 1.619      ;
; 1.361 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.628      ;
; 1.366 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[26] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.633      ;
; 1.366 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.081      ; 1.633      ;
; 1.367 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.080      ; 1.633      ;
; 1.368 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.512      ; 2.066      ;
+-------+------------------------------------+------------------------------------+--------------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                        ;
+------------+-----------------+--------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                           ;
+------------+-----------------+--------------------------+------------------------------------------------+
; 206.06 MHz ; 206.06 MHz      ; CLOCK_50                 ;                                                ;
; 622.28 MHz ; 274.05 MHz      ; ClkDividerN:inst1|clkOut ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+--------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.853 ; -57.120       ;
; ClkDividerN:inst1|clkOut ; -0.607 ; -2.418        ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; ClkDividerN:inst1|clkOut ; 0.356 ; 0.000         ;
; CLOCK_50                 ; 0.585 ; 0.000         ;
+--------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.000 ; -44.120       ;
; ClkDividerN:inst1|clkOut ; -2.649 ; -37.581       ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                 ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.853 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.779      ;
; -3.699 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.625      ;
; -3.684 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.610      ;
; -3.652 ; ClkDividerN:inst1|s_divCounter[30] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.580      ;
; -3.634 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.560      ;
; -3.621 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.547      ;
; -3.548 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.474      ;
; -3.504 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.431      ;
; -3.495 ; ClkDividerN:inst1|s_divCounter[27] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.423      ;
; -3.494 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.421      ;
; -3.492 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.419      ;
; -3.471 ; ClkDividerN:inst1|s_divCounter[12] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.398      ;
; -3.457 ; ClkDividerN:inst1|s_divCounter[14] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.384      ;
; -3.398 ; ClkDividerN:inst1|s_divCounter[29] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.326      ;
; -3.387 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.313      ;
; -3.378 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.305      ;
; -3.364 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.291      ;
; -3.361 ; ClkDividerN:inst1|s_divCounter[26] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.289      ;
; -3.223 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.150      ;
; -3.188 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.114      ;
; -3.172 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.098      ;
; -3.133 ; ClkDividerN:inst1|s_divCounter[28] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 4.061      ;
; -3.067 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.995      ;
; -3.050 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.469     ; 3.580      ;
; -3.019 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.945      ;
; -3.000 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.928      ;
; -2.911 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.839      ;
; -2.858 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.785      ;
; -2.840 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.766      ;
; -2.715 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.641      ;
; -2.619 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.545      ;
; -2.605 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.531      ;
; -2.576 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.502      ;
; -2.572 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.498      ;
; -2.561 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.487      ;
; -2.513 ; ClkDividerN:inst1|s_divCounter[30] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.441      ;
; -2.503 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.429      ;
; -2.500 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.426      ;
; -2.496 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.422      ;
; -2.488 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.414      ;
; -2.461 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.387      ;
; -2.456 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.382      ;
; -2.452 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.379      ;
; -2.442 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.368      ;
; -2.441 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.367      ;
; -2.437 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.364      ;
; -2.436 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.362      ;
; -2.414 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.340      ;
; -2.402 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.329      ;
; -2.399 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.325      ;
; -2.399 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.325      ;
; -2.398 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.324      ;
; -2.397 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.323      ;
; -2.396 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.322      ;
; -2.396 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.322      ;
; -2.395 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.321      ;
; -2.395 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.321      ;
; -2.395 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.321      ;
; -2.382 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.308      ;
; -2.381 ; ClkDividerN:inst1|s_divCounter[27] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.309      ;
; -2.372 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.298      ;
; -2.366 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.292      ;
; -2.364 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.290      ;
; -2.360 ; ClkDividerN:inst1|s_divCounter[12] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.287      ;
; -2.345 ; ClkDividerN:inst1|s_divCounter[12] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.272      ;
; -2.337 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.264      ;
; -2.337 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.263      ;
; -2.329 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.255      ;
; -2.315 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.241      ;
; -2.314 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.240      ;
; -2.312 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.238      ;
; -2.309 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.235      ;
; -2.306 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.232      ;
; -2.301 ; ClkDividerN:inst1|s_divCounter[29] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.229      ;
; -2.297 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.223      ;
; -2.292 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.219      ;
; -2.292 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.219      ;
; -2.289 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.215      ;
; -2.289 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.215      ;
; -2.288 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.215      ;
; -2.288 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.214      ;
; -2.287 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.213      ;
; -2.286 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.212      ;
; -2.286 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.212      ;
; -2.285 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.211      ;
; -2.285 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.211      ;
; -2.271 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 3.196      ;
; -2.271 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.197      ;
; -2.271 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.197      ;
; -2.259 ; ClkDividerN:inst1|s_divCounter[26] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.187      ;
; -2.259 ; ClkDividerN:inst1|s_divCounter[12] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.186      ;
; -2.256 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.182      ;
; -2.256 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.182      ;
; -2.255 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.181      ;
; -2.254 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.180      ;
; -2.253 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.179      ;
; -2.253 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.179      ;
; -2.253 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.180      ;
; -2.252 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.178      ;
; -2.252 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.178      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClkDividerN:inst1|clkOut'                                                                                                                                                                                              ;
+--------+---------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                                                                                                   ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.607 ; CounterUpDownN:inst2|s_count[1] ; CounterUpDownN:inst2|s_count[1]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.070     ; 1.536      ;
; -0.601 ; CounterUpDownN:inst2|s_count[2] ; CounterUpDownN:inst2|s_count[2]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.070     ; 1.530      ;
; -0.566 ; CounterUpDownN:inst2|s_count[0] ; CounterUpDownN:inst2|s_count[2]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.070     ; 1.495      ;
; -0.439 ; CounterUpDownN:inst2|s_count[0] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[8]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.070     ; 1.368      ;
; -0.410 ; CounterUpDownN:inst2|s_count[2] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[8]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.070     ; 1.339      ;
; -0.324 ; CounterUpDownN:inst2|s_count[0] ; CounterUpDownN:inst2|s_count[1]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.070     ; 1.253      ;
; -0.305 ; CounterUpDownN:inst2|s_count[1] ; CounterUpDownN:inst2|s_count[2]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.070     ; 1.234      ;
; -0.260 ; CounterUpDownN:inst2|s_count[1] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[4]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; 0.307      ; 1.566      ;
; -0.251 ; CounterUpDownN:inst2|s_count[2] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[6]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; 0.307      ; 1.557      ;
; -0.216 ; CounterUpDownN:inst2|s_count[0] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[6]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; 0.307      ; 1.522      ;
; -0.174 ; CounterUpDownN:inst2|s_count[1] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[8]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.070     ; 1.103      ;
; -0.118 ; CounterUpDownN:inst2|s_count[1] ; RAM_2P_16_8:RAM1|altsyncram:s_memory_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; 0.246      ; 1.394      ;
; -0.111 ; CounterUpDownN:inst2|s_count[0] ; RAM_2P_16_8:RAM1|altsyncram:s_memory_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; 0.246      ; 1.387      ;
; -0.103 ; CounterUpDownN:inst2|s_count[2] ; RAM_2P_16_8:RAM1|altsyncram:s_memory_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; 0.246      ; 1.379      ;
; -0.095 ; CounterUpDownN:inst2|s_count[3] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[8]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.070     ; 1.024      ;
; -0.083 ; CounterUpDownN:inst2|s_count[0] ; CounterUpDownN:inst2|s_count[3]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.070     ; 1.012      ;
; -0.059 ; CounterUpDownN:inst2|s_count[0] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[2]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.070     ; 0.988      ;
; -0.054 ; CounterUpDownN:inst2|s_count[2] ; CounterUpDownN:inst2|s_count[3]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.070     ; 0.983      ;
; 0.023  ; CounterUpDownN:inst2|s_count[0] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[4]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; 0.307      ; 1.283      ;
; 0.045  ; CounterUpDownN:inst2|s_count[1] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[6]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; 0.307      ; 1.261      ;
; 0.182  ; CounterUpDownN:inst2|s_count[1] ; CounterUpDownN:inst2|s_count[3]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.070     ; 0.747      ;
; 0.244  ; CounterUpDownN:inst2|s_count[3] ; RAM_2P_16_8:RAM1|altsyncram:s_memory_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; 0.246      ; 1.032      ;
; 0.246  ; CounterUpDownN:inst2|s_count[0] ; CounterUpDownN:inst2|s_count[0]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.070     ; 0.683      ;
; 0.246  ; CounterUpDownN:inst2|s_count[3] ; CounterUpDownN:inst2|s_count[3]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.070     ; 0.683      ;
+--------+---------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClkDividerN:inst1|clkOut'                                                                                                                                                                                              ;
+-------+---------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                                                                                   ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.356 ; CounterUpDownN:inst2|s_count[3] ; CounterUpDownN:inst2|s_count[3]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.070      ; 0.597      ;
; 0.366 ; CounterUpDownN:inst2|s_count[3] ; RAM_2P_16_8:RAM1|altsyncram:s_memory_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.387      ; 0.954      ;
; 0.367 ; CounterUpDownN:inst2|s_count[0] ; CounterUpDownN:inst2|s_count[0]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.070      ; 0.608      ;
; 0.397 ; CounterUpDownN:inst2|s_count[1] ; CounterUpDownN:inst2|s_count[3]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.070      ; 0.638      ;
; 0.407 ; CounterUpDownN:inst2|s_count[1] ; RAM_2P_16_8:RAM1|altsyncram:s_memory_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.387      ; 0.995      ;
; 0.432 ; CounterUpDownN:inst2|s_count[0] ; RAM_2P_16_8:RAM1|altsyncram:s_memory_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.387      ; 1.020      ;
; 0.524 ; CounterUpDownN:inst2|s_count[1] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[6]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.463      ; 1.158      ;
; 0.542 ; CounterUpDownN:inst2|s_count[0] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[4]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.463      ; 1.176      ;
; 0.594 ; CounterUpDownN:inst2|s_count[2] ; CounterUpDownN:inst2|s_count[3]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.070      ; 0.835      ;
; 0.618 ; CounterUpDownN:inst2|s_count[0] ; CounterUpDownN:inst2|s_count[3]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.070      ; 0.859      ;
; 0.620 ; CounterUpDownN:inst2|s_count[2] ; RAM_2P_16_8:RAM1|altsyncram:s_memory_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.387      ; 1.208      ;
; 0.683 ; CounterUpDownN:inst2|s_count[3] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[8]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.070      ; 0.924      ;
; 0.687 ; CounterUpDownN:inst2|s_count[0] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[2]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.070      ; 0.928      ;
; 0.722 ; CounterUpDownN:inst2|s_count[2] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[6]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.463      ; 1.356      ;
; 0.724 ; CounterUpDownN:inst2|s_count[1] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[8]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.070      ; 0.965      ;
; 0.745 ; CounterUpDownN:inst2|s_count[1] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[4]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.463      ; 1.379      ;
; 0.750 ; CounterUpDownN:inst2|s_count[0] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[6]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.463      ; 1.384      ;
; 0.875 ; CounterUpDownN:inst2|s_count[1] ; CounterUpDownN:inst2|s_count[2]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.070      ; 1.116      ;
; 0.891 ; CounterUpDownN:inst2|s_count[0] ; CounterUpDownN:inst2|s_count[1]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.070      ; 1.132      ;
; 0.936 ; CounterUpDownN:inst2|s_count[2] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[8]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.070      ; 1.177      ;
; 0.960 ; CounterUpDownN:inst2|s_count[0] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[8]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.070      ; 1.201      ;
; 1.073 ; CounterUpDownN:inst2|s_count[2] ; CounterUpDownN:inst2|s_count[2]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.070      ; 1.314      ;
; 1.093 ; CounterUpDownN:inst2|s_count[1] ; CounterUpDownN:inst2|s_count[1]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.070      ; 1.334      ;
; 1.101 ; CounterUpDownN:inst2|s_count[0] ; CounterUpDownN:inst2|s_count[2]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.070      ; 1.342      ;
+-------+---------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                             ;
+-------+------------------------------------+------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------------------+-------------+--------------+------------+------------+
; 0.585 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 0.828      ;
; 0.588 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 0.831      ;
; 0.589 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 0.832      ;
; 0.599 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.600 ; ClkDividerN:inst1|s_divCounter[28] ; ClkDividerN:inst1|s_divCounter[28] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.601 ; ClkDividerN:inst1|s_divCounter[30] ; ClkDividerN:inst1|s_divCounter[30] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; ClkDividerN:inst1|s_divCounter[26] ; ClkDividerN:inst1|s_divCounter[26] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[1]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.602 ; ClkDividerN:inst1|s_divCounter[29] ; ClkDividerN:inst1|s_divCounter[29] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 0.845      ;
; 0.603 ; ClkDividerN:inst1|s_divCounter[27] ; ClkDividerN:inst1|s_divCounter[27] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 0.846      ;
; 0.604 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.605 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 0.848      ;
; 0.623 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[0]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 0.866      ;
; 0.871 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.114      ;
; 0.876 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.876 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.887 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.130      ;
; 0.887 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.130      ;
; 0.888 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.131      ;
; 0.888 ; ClkDividerN:inst1|s_divCounter[28] ; ClkDividerN:inst1|s_divCounter[29] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.131      ;
; 0.888 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.131      ;
; 0.889 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.889 ; ClkDividerN:inst1|s_divCounter[29] ; ClkDividerN:inst1|s_divCounter[30] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.889 ; ClkDividerN:inst1|s_divCounter[26] ; ClkDividerN:inst1|s_divCounter[27] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.890 ; ClkDividerN:inst1|s_divCounter[27] ; ClkDividerN:inst1|s_divCounter[28] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.133      ;
; 0.890 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[1]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.133      ;
; 0.892 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.898 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.141      ;
; 0.899 ; ClkDividerN:inst1|s_divCounter[28] ; ClkDividerN:inst1|s_divCounter[30] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.142      ;
; 0.900 ; ClkDividerN:inst1|s_divCounter[26] ; ClkDividerN:inst1|s_divCounter[28] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.143      ;
; 0.901 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.144      ;
; 0.902 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.145      ;
; 0.903 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.146      ;
; 0.903 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.146      ;
; 0.904 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[26] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.147      ;
; 0.975 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.218      ;
; 0.981 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.224      ;
; 0.986 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.229      ;
; 0.987 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.230      ;
; 0.988 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.231      ;
; 0.989 ; ClkDividerN:inst1|s_divCounter[27] ; ClkDividerN:inst1|s_divCounter[29] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.232      ;
; 0.997 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.240      ;
; 0.997 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.240      ;
; 0.998 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.241      ;
; 0.999 ; ClkDividerN:inst1|s_divCounter[26] ; ClkDividerN:inst1|s_divCounter[29] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.242      ;
; 1.000 ; ClkDividerN:inst1|s_divCounter[27] ; ClkDividerN:inst1|s_divCounter[30] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.243      ;
; 1.000 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.243      ;
; 1.002 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.245      ;
; 1.002 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.245      ;
; 1.003 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[27] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.246      ;
; 1.008 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.251      ;
; 1.010 ; ClkDividerN:inst1|s_divCounter[26] ; ClkDividerN:inst1|s_divCounter[30] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.253      ;
; 1.011 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.254      ;
; 1.013 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.256      ;
; 1.014 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[28] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.257      ;
; 1.040 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|s_divCounter[26] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.282      ;
; 1.064 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.306      ;
; 1.080 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.323      ;
; 1.091 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.334      ;
; 1.096 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.339      ;
; 1.096 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.339      ;
; 1.097 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.469      ; 1.737      ;
; 1.097 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.340      ;
; 1.107 ; ClkDividerN:inst1|clkOut           ; ClkDividerN:inst1|clkOut           ; ClkDividerN:inst1|clkOut ; CLOCK_50    ; 0.000        ; 2.800      ; 4.321      ;
; 1.107 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.350      ;
; 1.108 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.351      ;
; 1.110 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.353      ;
; 1.111 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.070      ; 1.352      ;
; 1.112 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.355      ;
; 1.113 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[29] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.356      ;
; 1.114 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|s_divCounter[27] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.356      ;
; 1.118 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.361      ;
; 1.119 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.362      ;
; 1.121 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.364      ;
; 1.121 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.070      ; 1.362      ;
; 1.124 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[30] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.367      ;
; 1.150 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|s_divCounter[28] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.392      ;
; 1.159 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.401      ;
; 1.174 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[26] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.416      ;
; 1.190 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.433      ;
; 1.195 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.438      ;
; 1.206 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.449      ;
; 1.206 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.449      ;
; 1.209 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.451      ;
; 1.217 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.460      ;
; 1.218 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.461      ;
; 1.221 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.070      ; 1.462      ;
; 1.221 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.070      ; 1.462      ;
; 1.224 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|s_divCounter[29] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.466      ;
; 1.228 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.471      ;
; 1.229 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[26] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.472      ;
; 1.231 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.474      ;
; 1.231 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.070      ; 1.472      ;
; 1.232 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.072      ; 1.475      ;
+-------+------------------------------------+------------------------------------+--------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -1.694 ; -17.595       ;
; ClkDividerN:inst1|clkOut ; 0.129  ; 0.000         ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; ClkDividerN:inst1|clkOut ; 0.158 ; 0.000         ;
; CLOCK_50                 ; 0.291 ; 0.000         ;
+--------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.000 ; -37.059       ;
; ClkDividerN:inst1|clkOut ; -1.000 ; -25.000       ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                 ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.694 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.639      ;
; -1.637 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.582      ;
; -1.622 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.567      ;
; -1.619 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.564      ;
; -1.604 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.549      ;
; -1.573 ; ClkDividerN:inst1|s_divCounter[30] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.519      ;
; -1.536 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.481      ;
; -1.518 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.464      ;
; -1.516 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.462      ;
; -1.513 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.459      ;
; -1.502 ; ClkDividerN:inst1|s_divCounter[12] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.448      ;
; -1.496 ; ClkDividerN:inst1|s_divCounter[14] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.442      ;
; -1.492 ; ClkDividerN:inst1|s_divCounter[27] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.438      ;
; -1.485 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.430      ;
; -1.447 ; ClkDividerN:inst1|s_divCounter[29] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.393      ;
; -1.438 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.384      ;
; -1.428 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.374      ;
; -1.419 ; ClkDividerN:inst1|s_divCounter[26] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.365      ;
; -1.391 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.336      ;
; -1.383 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.328      ;
; -1.363 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.309      ;
; -1.332 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.278      ;
; -1.308 ; ClkDividerN:inst1|s_divCounter[28] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.254      ;
; -1.288 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.233      ;
; -1.255 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.201      ;
; -1.245 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.191      ;
; -1.211 ; ClkDividerN:inst1|s_divCounter[17] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.954      ;
; -1.175 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.121      ;
; -1.161 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.106      ;
; -0.988 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.933      ;
; -0.970 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.914      ;
; -0.959 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.904      ;
; -0.955 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.899      ;
; -0.946 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.890      ;
; -0.945 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.889      ;
; -0.944 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.889      ;
; -0.939 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.884      ;
; -0.937 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.882      ;
; -0.931 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.875      ;
; -0.928 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.874      ;
; -0.928 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.872      ;
; -0.914 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.858      ;
; -0.897 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.841      ;
; -0.888 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.832      ;
; -0.886 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.831      ;
; -0.883 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.828      ;
; -0.877 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.822      ;
; -0.866 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.810      ;
; -0.865 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.809      ;
; -0.861 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.805      ;
; -0.851 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.795      ;
; -0.846 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.790      ;
; -0.843 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.787      ;
; -0.841 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.785      ;
; -0.836 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.780      ;
; -0.832 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.776      ;
; -0.831 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.775      ;
; -0.830 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.775      ;
; -0.829 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.773      ;
; -0.829 ; ClkDividerN:inst1|s_divCounter[30] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.774      ;
; -0.827 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.772      ;
; -0.825 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.770      ;
; -0.823 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.767      ;
; -0.822 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.767      ;
; -0.820 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.765      ;
; -0.814 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.758      ;
; -0.812 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.757      ;
; -0.812 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.757      ;
; -0.811 ; ClkDividerN:inst1|s_divCounter[12] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.756      ;
; -0.805 ; ClkDividerN:inst1|s_divCounter[14] ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.750      ;
; -0.803 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.748      ;
; -0.801 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.746      ;
; -0.800 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.745      ;
; -0.799 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.743      ;
; -0.798 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.743      ;
; -0.797 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.741      ;
; -0.796 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.741      ;
; -0.794 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.738      ;
; -0.794 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.738      ;
; -0.790 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.735      ;
; -0.785 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.729      ;
; -0.785 ; ClkDividerN:inst1|s_divCounter[13] ; ClkDividerN:inst1|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.731      ;
; -0.784 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.728      ;
; -0.784 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.728      ;
; -0.783 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.727      ;
; -0.783 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.727      ;
; -0.783 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.727      ;
; -0.783 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.727      ;
; -0.783 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.727      ;
; -0.782 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.726      ;
; -0.782 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.726      ;
; -0.782 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.726      ;
; -0.782 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.726      ;
; -0.781 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.726      ;
; -0.781 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.725      ;
; -0.780 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.724      ;
; -0.780 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.724      ;
; -0.780 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.724      ;
; -0.780 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.724      ;
; -0.779 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 1.723      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClkDividerN:inst1|clkOut'                                                                                                                                                                                             ;
+-------+---------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                                                                                   ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.129 ; CounterUpDownN:inst2|s_count[2] ; CounterUpDownN:inst2|s_count[2]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.039     ; 0.819      ;
; 0.132 ; CounterUpDownN:inst2|s_count[1] ; CounterUpDownN:inst2|s_count[1]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.039     ; 0.816      ;
; 0.157 ; CounterUpDownN:inst2|s_count[0] ; CounterUpDownN:inst2|s_count[2]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.039     ; 0.791      ;
; 0.227 ; CounterUpDownN:inst2|s_count[0] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[8]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.039     ; 0.721      ;
; 0.245 ; CounterUpDownN:inst2|s_count[2] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[8]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.039     ; 0.703      ;
; 0.285 ; CounterUpDownN:inst2|s_count[0] ; CounterUpDownN:inst2|s_count[1]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.039     ; 0.663      ;
; 0.293 ; CounterUpDownN:inst2|s_count[1] ; CounterUpDownN:inst2|s_count[2]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.039     ; 0.655      ;
; 0.331 ; CounterUpDownN:inst2|s_count[2] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[6]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; 0.155      ; 0.811      ;
; 0.331 ; CounterUpDownN:inst2|s_count[1] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[4]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; 0.155      ; 0.811      ;
; 0.355 ; CounterUpDownN:inst2|s_count[0] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[6]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; 0.155      ; 0.787      ;
; 0.378 ; CounterUpDownN:inst2|s_count[1] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[8]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.039     ; 0.570      ;
; 0.391 ; CounterUpDownN:inst2|s_count[1] ; RAM_2P_16_8:RAM1|altsyncram:s_memory_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; 0.138      ; 0.756      ;
; 0.394 ; CounterUpDownN:inst2|s_count[2] ; RAM_2P_16_8:RAM1|altsyncram:s_memory_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; 0.138      ; 0.753      ;
; 0.405 ; CounterUpDownN:inst2|s_count[3] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[8]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.039     ; 0.543      ;
; 0.409 ; CounterUpDownN:inst2|s_count[0] ; RAM_2P_16_8:RAM1|altsyncram:s_memory_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; 0.138      ; 0.738      ;
; 0.411 ; CounterUpDownN:inst2|s_count[0] ; CounterUpDownN:inst2|s_count[3]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.039     ; 0.537      ;
; 0.427 ; CounterUpDownN:inst2|s_count[2] ; CounterUpDownN:inst2|s_count[3]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.039     ; 0.521      ;
; 0.433 ; CounterUpDownN:inst2|s_count[0] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[2]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.039     ; 0.515      ;
; 0.484 ; CounterUpDownN:inst2|s_count[0] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[4]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; 0.155      ; 0.658      ;
; 0.495 ; CounterUpDownN:inst2|s_count[1] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[6]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; 0.155      ; 0.647      ;
; 0.562 ; CounterUpDownN:inst2|s_count[1] ; CounterUpDownN:inst2|s_count[3]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.039     ; 0.386      ;
; 0.587 ; CounterUpDownN:inst2|s_count[3] ; RAM_2P_16_8:RAM1|altsyncram:s_memory_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; 0.138      ; 0.560      ;
; 0.589 ; CounterUpDownN:inst2|s_count[0] ; CounterUpDownN:inst2|s_count[0]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.039     ; 0.359      ;
; 0.589 ; CounterUpDownN:inst2|s_count[3] ; CounterUpDownN:inst2|s_count[3]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 1.000        ; -0.039     ; 0.359      ;
+-------+---------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClkDividerN:inst1|clkOut'                                                                                                                                                                                              ;
+-------+---------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                                                                                   ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.158 ; CounterUpDownN:inst2|s_count[3] ; RAM_2P_16_8:RAM1|altsyncram:s_memory_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.224      ; 0.486      ;
; 0.173 ; CounterUpDownN:inst2|s_count[1] ; RAM_2P_16_8:RAM1|altsyncram:s_memory_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.224      ; 0.501      ;
; 0.184 ; CounterUpDownN:inst2|s_count[3] ; CounterUpDownN:inst2|s_count[3]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.039      ; 0.307      ;
; 0.187 ; CounterUpDownN:inst2|s_count[0] ; RAM_2P_16_8:RAM1|altsyncram:s_memory_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.224      ; 0.515      ;
; 0.191 ; CounterUpDownN:inst2|s_count[0] ; CounterUpDownN:inst2|s_count[0]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.039      ; 0.314      ;
; 0.199 ; CounterUpDownN:inst2|s_count[1] ; CounterUpDownN:inst2|s_count[3]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.039      ; 0.322      ;
; 0.243 ; CounterUpDownN:inst2|s_count[1] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[6]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.241      ; 0.568      ;
; 0.254 ; CounterUpDownN:inst2|s_count[0] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[4]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.241      ; 0.579      ;
; 0.273 ; CounterUpDownN:inst2|s_count[2] ; RAM_2P_16_8:RAM1|altsyncram:s_memory_rtl_0|altsyncram_u9c1:auto_generated|ram_block1a0~portb_address_reg0 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.224      ; 0.601      ;
; 0.299 ; CounterUpDownN:inst2|s_count[2] ; CounterUpDownN:inst2|s_count[3]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.039      ; 0.422      ;
; 0.312 ; CounterUpDownN:inst2|s_count[0] ; CounterUpDownN:inst2|s_count[3]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.039      ; 0.435      ;
; 0.335 ; CounterUpDownN:inst2|s_count[0] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[2]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.039      ; 0.458      ;
; 0.349 ; CounterUpDownN:inst2|s_count[3] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[8]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.039      ; 0.472      ;
; 0.349 ; CounterUpDownN:inst2|s_count[2] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[6]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.241      ; 0.674      ;
; 0.363 ; CounterUpDownN:inst2|s_count[0] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[6]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.241      ; 0.688      ;
; 0.364 ; CounterUpDownN:inst2|s_count[1] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[4]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.241      ; 0.689      ;
; 0.364 ; CounterUpDownN:inst2|s_count[1] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[8]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.039      ; 0.487      ;
; 0.431 ; CounterUpDownN:inst2|s_count[1] ; CounterUpDownN:inst2|s_count[2]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.039      ; 0.554      ;
; 0.439 ; CounterUpDownN:inst2|s_count[0] ; CounterUpDownN:inst2|s_count[1]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.039      ; 0.562      ;
; 0.464 ; CounterUpDownN:inst2|s_count[2] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[8]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.039      ; 0.587      ;
; 0.477 ; CounterUpDownN:inst2|s_count[0] ; RAM_2P_16_8:RAM1|s_memory_rtl_0_bypass[8]                                                                 ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.039      ; 0.600      ;
; 0.537 ; CounterUpDownN:inst2|s_count[2] ; CounterUpDownN:inst2|s_count[2]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.039      ; 0.660      ;
; 0.549 ; CounterUpDownN:inst2|s_count[1] ; CounterUpDownN:inst2|s_count[1]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.039      ; 0.672      ;
; 0.551 ; CounterUpDownN:inst2|s_count[0] ; CounterUpDownN:inst2|s_count[2]                                                                           ; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 0.000        ; 0.039      ; 0.674      ;
+-------+---------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                             ;
+-------+------------------------------------+------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------------------+-------------+--------------+------------+------------+
; 0.291 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.417      ;
; 0.293 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.299 ; ClkDividerN:inst1|s_divCounter[30] ; ClkDividerN:inst1|s_divCounter[30] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[1]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; ClkDividerN:inst1|s_divCounter[29] ; ClkDividerN:inst1|s_divCounter[29] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:inst1|s_divCounter[28] ; ClkDividerN:inst1|s_divCounter[28] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:inst1|s_divCounter[26] ; ClkDividerN:inst1|s_divCounter[26] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.301 ; ClkDividerN:inst1|s_divCounter[27] ; ClkDividerN:inst1|s_divCounter[27] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.310 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[0]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.436      ;
; 0.347 ; ClkDividerN:inst1|clkOut           ; ClkDividerN:inst1|clkOut           ; ClkDividerN:inst1|clkOut ; CLOCK_50    ; 0.000        ; 1.650      ; 2.216      ;
; 0.440 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.566      ;
; 0.442 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.448 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.449 ; ClkDividerN:inst1|s_divCounter[29] ; ClkDividerN:inst1|s_divCounter[30] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.575      ;
; 0.450 ; ClkDividerN:inst1|s_divCounter[27] ; ClkDividerN:inst1|s_divCounter[28] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.576      ;
; 0.451 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.577      ;
; 0.454 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.580      ;
; 0.457 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.583      ;
; 0.457 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[1]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.583      ;
; 0.457 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.583      ;
; 0.458 ; ClkDividerN:inst1|s_divCounter[28] ; ClkDividerN:inst1|s_divCounter[29] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.584      ;
; 0.458 ; ClkDividerN:inst1|s_divCounter[26] ; ClkDividerN:inst1|s_divCounter[27] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.584      ;
; 0.459 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.585      ;
; 0.460 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.460 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[2]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.461 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[18] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; ClkDividerN:inst1|s_divCounter[28] ; ClkDividerN:inst1|s_divCounter[30] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; ClkDividerN:inst1|s_divCounter[26] ; ClkDividerN:inst1|s_divCounter[28] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.462 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[26] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.588      ;
; 0.462 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.588      ;
; 0.505 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.631      ;
; 0.506 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.632      ;
; 0.508 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.634      ;
; 0.511 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.637      ;
; 0.512 ; ClkDividerN:inst1|s_divCounter[9]  ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.638      ;
; 0.513 ; ClkDividerN:inst1|s_divCounter[27] ; ClkDividerN:inst1|s_divCounter[29] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.639      ;
; 0.514 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.640      ;
; 0.515 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|s_divCounter[26] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.641      ;
; 0.516 ; ClkDividerN:inst1|s_divCounter[27] ; ClkDividerN:inst1|s_divCounter[30] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.642      ;
; 0.520 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.646      ;
; 0.523 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.649      ;
; 0.523 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[3]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.649      ;
; 0.524 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.650      ;
; 0.524 ; ClkDividerN:inst1|s_divCounter[26] ; ClkDividerN:inst1|s_divCounter[29] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.650      ;
; 0.525 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[27] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.651      ;
; 0.525 ; ClkDividerN:inst1|s_divCounter[8]  ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.651      ;
; 0.526 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.652      ;
; 0.526 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[4]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.652      ;
; 0.527 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.653      ;
; 0.527 ; ClkDividerN:inst1|s_divCounter[26] ; ClkDividerN:inst1|s_divCounter[30] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.653      ;
; 0.528 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.654      ;
; 0.528 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[28] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.654      ;
; 0.539 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.244      ; 0.867      ;
; 0.569 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.695      ;
; 0.572 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.698      ;
; 0.574 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.700      ;
; 0.577 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.703      ;
; 0.578 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|s_divCounter[27] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.704      ;
; 0.580 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.706      ;
; 0.581 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|s_divCounter[28] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.707      ;
; 0.582 ; ClkDividerN:inst1|s_divCounter[11] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.707      ;
; 0.582 ; ClkDividerN:inst1|s_divCounter[21] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.708      ;
; 0.583 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.709      ;
; 0.586 ; ClkDividerN:inst1|s_divCounter[4]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.712      ;
; 0.589 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[5]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.715      ;
; 0.590 ; ClkDividerN:inst1|s_divCounter[6]  ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.716      ;
; 0.591 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[29] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.717      ;
; 0.592 ; ClkDividerN:inst1|s_divCounter[2]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.718      ;
; 0.592 ; ClkDividerN:inst1|s_divCounter[0]  ; ClkDividerN:inst1|s_divCounter[6]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.718      ;
; 0.593 ; ClkDividerN:inst1|s_divCounter[10] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.718      ;
; 0.593 ; ClkDividerN:inst1|s_divCounter[18] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.719      ;
; 0.594 ; ClkDividerN:inst1|s_divCounter[22] ; ClkDividerN:inst1|s_divCounter[26] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.720      ;
; 0.594 ; ClkDividerN:inst1|s_divCounter[24] ; ClkDividerN:inst1|s_divCounter[30] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.720      ;
; 0.607 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.732      ;
; 0.608 ; ClkDividerN:inst1|s_divCounter[7]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.043      ; 0.735      ;
; 0.610 ; ClkDividerN:inst1|s_divCounter[20] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.736      ;
; 0.626 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[16] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.041      ; 0.751      ;
; 0.627 ; ClkDividerN:inst1|s_divCounter[15] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.244      ; 0.955      ;
; 0.635 ; ClkDividerN:inst1|s_divCounter[5]  ; ClkDividerN:inst1|s_divCounter[11] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.761      ;
; 0.636 ; ClkDividerN:inst1|s_divCounter[23] ; ClkDividerN:inst1|s_divCounter[15] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.762      ;
; 0.637 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[9]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.763      ;
; 0.640 ; ClkDividerN:inst1|s_divCounter[3]  ; ClkDividerN:inst1|s_divCounter[10] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.766      ;
; 0.644 ; ClkDividerN:inst1|s_divCounter[16] ; ClkDividerN:inst1|s_divCounter[17] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.245      ; 0.973      ;
; 0.644 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|s_divCounter[29] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.770      ;
; 0.646 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|s_divCounter[25] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.772      ;
; 0.646 ; ClkDividerN:inst1|s_divCounter[1]  ; ClkDividerN:inst1|s_divCounter[8]  ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.772      ;
; 0.646 ; ClkDividerN:inst1|s_divCounter[19] ; ClkDividerN:inst1|s_divCounter[24] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.772      ;
; 0.647 ; ClkDividerN:inst1|s_divCounter[25] ; ClkDividerN:inst1|s_divCounter[30] ; CLOCK_50                 ; CLOCK_50    ; 0.000        ; 0.042      ; 0.773      ;
+-------+------------------------------------+------------------------------------+--------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                    ;
+---------------------------+---------+-------+----------+---------+---------------------+
; Clock                     ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack          ; -4.284  ; 0.158 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                 ; -4.284  ; 0.291 ; N/A      ; N/A     ; -3.000              ;
;  ClkDividerN:inst1|clkOut ; -0.789  ; 0.158 ; N/A      ; N/A     ; -2.693              ;
; Design-wide TNS           ; -70.371 ; 0.0   ; 0.0      ; 0.0     ; -81.877             ;
;  CLOCK_50                 ; -66.833 ; 0.000 ; N/A      ; N/A     ; -44.120             ;
;  ClkDividerN:inst1|clkOut ; -3.538  ; 0.000 ; N/A      ; N/A     ; -37.757             ;
+---------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDG[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AUD_ADCDAT              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK2_50               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK3_50               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ENET0_INT_N             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_LINK100           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ENET0_MDIO              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_COL            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_CRS            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DATA[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DATA[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DATA[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DATA[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_DV             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_RX_ER             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET0_TX_CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_INT_N             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_LINK100           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ENET1_MDIO              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_COL            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_CRS            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DATA[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DATA[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DATA[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DATA[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_DV             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_RX_ER             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENET1_TX_CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ENETCLK_25              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; FL_RY                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; HSMC_CLKIN0             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; IRDA_RXD                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OTG_INT                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SD_WP_N                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SMA_CLKIN               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[13]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[14]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[15]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[16]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[17]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; TD_CLK27                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[0]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[1]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[2]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[3]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[4]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[5]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[6]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_DATA[7]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_HS                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; TD_VS                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; UART_RTS                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; UART_RXD                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.149 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.149 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.96e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.96e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                 ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 30       ; 0        ; 0        ; 0        ;
; ClkDividerN:inst1|clkOut ; CLOCK_50                 ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                 ; CLOCK_50                 ; 930      ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                  ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; 30       ; 0        ; 0        ; 0        ;
; ClkDividerN:inst1|clkOut ; CLOCK_50                 ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                 ; CLOCK_50                 ; 930      ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 26    ; 26   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 88    ; 88   ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------+
; Clock Status Summary                                                     ;
+--------------------------+--------------------------+------+-------------+
; Target                   ; Clock                    ; Type ; Status      ;
+--------------------------+--------------------------+------+-------------+
; CLOCK_50                 ; CLOCK_50                 ; Base ; Constrained ;
; ClkDividerN:inst1|clkOut ; ClkDividerN:inst1|clkOut ; Base ; Constrained ;
+--------------------------+--------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDG[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDG[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 15.1.1 Build 189 12/02/2015 SJ Lite Edition
    Info: Processing started: Tue May 16 19:22:51 2017
Info: Command: quartus_sta RAM_2P_Demo -c RAM_2P_Demo
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RAM_2P_Demo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name ClkDividerN:inst1|clkOut ClkDividerN:inst1|clkOut
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.284
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.284             -66.833 CLOCK_50 
    Info (332119):    -0.789              -3.538 ClkDividerN:inst1|clkOut 
Info (332146): Worst-case hold slack is 0.399
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.399               0.000 ClkDividerN:inst1|clkOut 
    Info (332119):     0.640               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -44.120 CLOCK_50 
    Info (332119):    -2.693             -37.757 ClkDividerN:inst1|clkOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.853
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.853             -57.120 CLOCK_50 
    Info (332119):    -0.607              -2.418 ClkDividerN:inst1|clkOut 
Info (332146): Worst-case hold slack is 0.356
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.356               0.000 ClkDividerN:inst1|clkOut 
    Info (332119):     0.585               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -44.120 CLOCK_50 
    Info (332119):    -2.649             -37.581 ClkDividerN:inst1|clkOut 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.694
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.694             -17.595 CLOCK_50 
    Info (332119):     0.129               0.000 ClkDividerN:inst1|clkOut 
Info (332146): Worst-case hold slack is 0.158
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.158               0.000 ClkDividerN:inst1|clkOut 
    Info (332119):     0.291               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.059 CLOCK_50 
    Info (332119):    -1.000             -25.000 ClkDividerN:inst1|clkOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 879 megabytes
    Info: Processing ended: Tue May 16 19:22:53 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


