<?xml version="1.0" encoding="UTF-8"?>
<patent-document ucid="EP-2216817-B1" country="EP" doc-number="2216817" kind="B1" date="20140108" family-id="41020967" file-reference-id="315045" date-produced="20180826" status="corrected" lang="FR"><bibliographic-data><publication-reference fvid="146588164" ucid="EP-2216817-B1"><document-id><country>EP</country><doc-number>2216817</doc-number><kind>B1</kind><date>20140108</date><lang>FR</lang></document-id></publication-reference><application-reference ucid="EP-10151480-A" is-representative="YES"><document-id mxw-id="PAPP154850356" load-source="docdb" format="epo"><country>EP</country><doc-number>10151480</doc-number><kind>A</kind><date>20100122</date><lang>FR</lang></document-id><document-id mxw-id="PAPP220294772" load-source="docdb" format="original"><country>EP</country><doc-number>10151480.0</doc-number><date>20100122</date></document-id></application-reference><priority-claims><priority-claim mxw-id="PPC140549518" ucid="FR-0950723-A" load-source="docdb"><document-id format="epo"><country>FR</country><doc-number>0950723</doc-number><kind>A</kind><date>20090205</date></document-id></priority-claim></priority-claims><dates-of-public-availability><intention-to-grant-date><date>20130801</date></intention-to-grant-date></dates-of-public-availability><technical-data><classifications-ipcr><classification-ipcr mxw-id="PCL1989324874" load-source="docdb">H01L  27/146       20060101AFI20100505BHEP        </classification-ipcr></classifications-ipcr><classifications-cpc><classification-cpc mxw-id="PCL-2102653415" load-source="docdb" scheme="CPC">H01L  27/14679     20130101 LA20150126BHEP        </classification-cpc><classification-cpc mxw-id="PCL-2102655704" load-source="docdb" scheme="CPC">H01L  27/1463      20130101 FI20150126BHEP        </classification-cpc><classification-cpc mxw-id="PCL-2102661335" load-source="docdb" scheme="CPC">H01L  27/14689     20130101 LA20150126BHEP        </classification-cpc><classification-cpc mxw-id="PCL-2102661352" load-source="docdb" scheme="CPC">H01L  31/112       20130101 LA20150126BHEP        </classification-cpc><classification-cpc mxw-id="PCL-2102664508" load-source="docdb" scheme="CPC">H01L  27/14632     20130101 LA20150126BHEP        </classification-cpc><classification-cpc mxw-id="PCL-2102666896" load-source="docdb" scheme="CPC">H01L  27/14643     20130101 LA20150126BHEP        </classification-cpc><classification-cpc mxw-id="PCL-2107958265" load-source="docdb" scheme="CPC">H01L  27/1464      20130101 LI20150120BHEP        </classification-cpc></classifications-cpc><invention-title mxw-id="PT132369125" lang="DE" load-source="patent-office">VON HINTEN BELEUCHTETER HALBLEITER-BILDSENSOR</invention-title><invention-title mxw-id="PT132369126" lang="EN" load-source="patent-office">BACK SIDE ILLUMINATED IMAGE SENSOR</invention-title><invention-title mxw-id="PT132369127" lang="FR" load-source="patent-office">Capteur d'images à semiconducteur à éclairement par la face arrière</invention-title><citations><patent-citations><patcit mxw-id="PCIT370816387" load-source="docdb" ucid="JP-2005353994-A"><document-id format="epo"><country>JP</country><doc-number>2005353994</doc-number><kind>A</kind><date>20051222</date></document-id><sources><source name="EXA" created-by-npl="N"/></sources></patcit><patcit mxw-id="PCIT370810248" load-source="docdb" ucid="WO-2007063192-A1"><document-id format="epo"><country>WO</country><doc-number>2007063192</doc-number><kind>A1</kind><date>20070607</date></document-id><sources><source name="EXA" created-by-npl="N"/></sources></patcit></patent-citations></citations></technical-data><parties><applicants><applicant mxw-id="PPAR919524248" load-source="docdb" sequence="1" format="epo"><addressbook><last-name>ST MICROELECTRONICS CROLLES 2</last-name><address><country>FR</country></address></addressbook></applicant><applicant mxw-id="PPAR919518444" load-source="docdb" sequence="1" format="intermediate"><addressbook><last-name>STMICROELECTRONICS (CROLLES 2) SAS</last-name></addressbook></applicant><applicant mxw-id="PPAR919536054" load-source="docdb" sequence="2" format="epo"><addressbook><last-name>ST MICROELECTRONICS GRENOBLE</last-name><address><country>FR</country></address></addressbook></applicant><applicant mxw-id="PPAR919543599" load-source="docdb" sequence="2" format="intermediate"><addressbook><last-name>STMICROELECTRONICS (GRENOBLE) SAS</last-name></addressbook></applicant></applicants><inventors><inventor mxw-id="PPAR919508024" load-source="docdb" sequence="1" format="epo"><addressbook><last-name>ROY FRANCOIS</last-name><address><country>FR</country></address></addressbook></inventor><inventor mxw-id="PPAR919526213" load-source="docdb" sequence="1" format="intermediate"><addressbook><last-name>ROY, FRANCOIS</last-name></addressbook></inventor><inventor mxw-id="PPAR919021804" load-source="patent-office" sequence="1" format="original"><addressbook><last-name>Roy, François</last-name><address><street>35, Rue des Fenouillères</street><city>38180 Seyssins</city><country>FR</country></address></addressbook></inventor><inventor mxw-id="PPAR919540785" load-source="docdb" sequence="2" format="epo"><addressbook><last-name>DESCURE PIERRICK</last-name><address><country>FR</country></address></addressbook></inventor><inventor mxw-id="PPAR919520426" load-source="docdb" sequence="2" format="intermediate"><addressbook><last-name>DESCURE, PIERRICK</last-name></addressbook></inventor><inventor mxw-id="PPAR919021803" load-source="patent-office" sequence="2" format="original"><addressbook><last-name>DESCURE, PIERRICK</last-name><address><street>110, Allée Chantoiseau</street><city>38330 Saint Ismier</city><country>FR</country></address></addressbook></inventor></inventors><assignees><assignee mxw-id="PPAR919021806" load-source="patent-office" sequence="1" format="original"><addressbook><last-name>STMicroelectronics (Crolles 2) SAS</last-name><iid>100227936</iid><address><street>850, rue Jean Monnet</street><city>38920 Crolles</city><country>FR</country></address></addressbook></assignee><assignee mxw-id="PPAR919021807" load-source="patent-office" sequence="2" format="original"><addressbook><last-name>STMicroelectronics (Grenoble) SAS</last-name><iid>100997665</iid><address><street>12, Rue Jules Horowitz B.P. 217</street><city>38000 Grenoble</city><country>FR</country></address></addressbook></assignee></assignees><agents><agent mxw-id="PPAR919021805" load-source="patent-office" sequence="1" format="original"><addressbook><last-name>de Beaumont, Michel</last-name><iid>100781885</iid><address><street>Cabinet Beaumont 1, rue Champollion</street><city>38000 Grenoble</city><country>FR</country></address></addressbook></agent></agents></parties><international-convention-data><designated-states><ep-contracting-states><country mxw-id="DS549889991" load-source="docdb">AT</country><country mxw-id="DS549867748" load-source="docdb">BE</country><country mxw-id="DS549783271" load-source="docdb">BG</country><country mxw-id="DS549782102" load-source="docdb">CH</country><country mxw-id="DS549874455" load-source="docdb">CY</country><country mxw-id="DS549889992" load-source="docdb">CZ</country><country mxw-id="DS549867749" load-source="docdb">DE</country><country mxw-id="DS549874456" load-source="docdb">DK</country><country mxw-id="DS549874457" load-source="docdb">EE</country><country mxw-id="DS549922954" load-source="docdb">ES</country><country mxw-id="DS549783272" load-source="docdb">FI</country><country mxw-id="DS549783277" load-source="docdb">FR</country><country mxw-id="DS549867762" load-source="docdb">GB</country><country mxw-id="DS549874458" load-source="docdb">GR</country><country mxw-id="DS549867763" load-source="docdb">HR</country><country mxw-id="DS549890013" load-source="docdb">HU</country><country mxw-id="DS549782103" load-source="docdb">IE</country><country mxw-id="DS549867764" load-source="docdb">IS</country><country mxw-id="DS549783278" load-source="docdb">IT</country><country mxw-id="DS549874459" load-source="docdb">LI</country><country mxw-id="DS549870549" load-source="docdb">LT</country><country mxw-id="DS549890014" load-source="docdb">LU</country><country mxw-id="DS549870554" load-source="docdb">LV</country><country mxw-id="DS549870555" load-source="docdb">MC</country><country mxw-id="DS549799205" load-source="docdb">MK</country><country mxw-id="DS549799206" load-source="docdb">MT</country><country mxw-id="DS549783279" load-source="docdb">NL</country><country mxw-id="DS549922955" load-source="docdb">NO</country><country mxw-id="DS549782104" load-source="docdb">PL</country><country mxw-id="DS549799207" load-source="docdb">PT</country><country mxw-id="DS549783280" load-source="docdb">RO</country><country mxw-id="DS549783285" load-source="docdb">SE</country><country mxw-id="DS549799208" load-source="docdb">SI</country><country mxw-id="DS549922956" load-source="docdb">SK</country><country mxw-id="DS549782109" load-source="docdb">SM</country><country mxw-id="DS549870556" load-source="docdb">TR</country></ep-contracting-states></designated-states></international-convention-data></bibliographic-data><description mxw-id="PDES63960592" lang="FR" load-source="patent-office"><!-- EPO <DP n="1"> --><heading id="h0001"><u>Domaine de l'invention</u></heading><p id="p0001" num="0001">La présente invention concerne un capteur d'images à semiconducteur à éclairement par la face arrière.</p><heading id="h0002"><u>Exposé de l'art antérieur</u></heading><p id="p0002" num="0002">La <figref idrefs="f0001">figure 1</figref> illustre schématiquement le circuit d'une cellule photosensible d'une matrice de cellules photosensibles d'un capteur d'images. A chaque cellule photosensible de la matrice sont associés un transistor de transfert de charges TR, un dispositif de précharge et un dispositif de lecture. Le dispositif de précharge est constitué d'un transistor MOS à canal N RST, interposé entre un rail d'alimentation Vdd et un noeud de lecture S. Le dispositif de lecture est constitué de la connexion en série de premier et second transistors MOS à canal N SF et RD. Le drain du transistor SF est connecté au rail d'alimentation Vdd. La source du transistor RD est connectée à une borne d'entrée P d'un circuit de traitement (non représenté). La grille du transistor de lecture SF, monté en suiveur (source follower), est reliée au noeud de lecture S. La cellule photosensible comprend une photodiode D dont l'anode est reliée au rail d'alimentation de référence GND et la cathode est reliée au noeud S par l'intermédiaire du transistor de transfert de<!-- EPO <DP n="2"> --> charges TR. De façon générale, les signaux de commande de grille des transistors RD, RST, et TR sont fournis par des circuits de commande non représentés en <figref idrefs="f0001">figure 1</figref> et peuvent être fournis à l'ensemble des cellules photosensibles d'une même rangée de la matrice de cellules. On notera qu'une photodiode est toujours associée à un transistor de transfert TR, mais qu'il peut n'exister qu'un seul dispositif de précharge et un seul dispositif de lecture pour un groupe de photodiodes, les drains des transistors de transfert de ces photodiodes étant alors inter-connectés à un même noeud S.</p><p id="p0003" num="0003">Des modes de lecture de la cellule photosensible de la <figref idrefs="f0001">figure 1</figref> sont bien connus et on en trouvera un exemple repris ci-après dans le brevet <patcit id="pcit0001" dnum="US7067792B"><text>US 7067792</text></patcit> (B5666).</p><p id="p0004" num="0004">La <figref idrefs="f0001">figure 2</figref> représente un exemple de chronogramme des signaux RD, RST, TR appliqués aux grilles des transistors de même référence et de la tension V<sub>S</sub> au noeud S du circuit de la <figref idrefs="f0001">figure 1</figref> pour un cycle de lecture. Les signaux RD, RST et TR sont des signaux binaires variant entre des niveaux hauts et bas qui peuvent être différents pour chacun des signaux.</p><p id="p0005" num="0005">Entre deux cycles de lecture de la cellule photosensible, le signal TR est au niveau bas et le transistor de transfert est bloqué. Un éclairement entraîne la formation et le stockage de charges au niveau de la photodiode D. De plus, le signal RST est à l'état haut. Le transistor de précharge est donc passant. La tension V<sub>S</sub> est alors sensiblement égale à la tension Vdd.</p><p id="p0006" num="0006">A un instant t<sub>0</sub>, la rangée de la matrice contenant la cellule photosensible à lire est sélectionnée en mettant au niveau haut le signal RD. La précharge du noeud de lecture S est interrompue en mettant à un instant t1 le signal RST à l'état bas, bloquant ainsi le transistor de précharge. La tension V<sub>S</sub> au noeud de lecture S est alors fixée à un niveau de précharge V<sub>RST</sub> qui peut être inférieur à la tension Vdd en raison d'un couplage avec le transistor de précharge RST. Le niveau de précharge V<sub>RST</sub> est généralement perturbé par un bruit provenant essentiellement du bruit thermique du canal du transistor de précharge. Ce bruit<!-- EPO <DP n="3"> --> est échantillonné et maintenu sur la capacité du noeud S lors du blocage du transistor de précharge. Le niveau de précharge V<sub>RST</sub> est alors mémorisé à l'extérieur de la cellule photosensible par le circuit de lecture.</p><p id="p0007" num="0007">A un instant t<sub>2</sub>, le signal TR est mis à l'état haut. Le transistor de transfert est alors passant ce qui permet le transfert des charges stockées dans la photodiode D vers le noeud de lecture S. La tension V<sub>S</sub> diminue alors jusqu'à un niveau de signal utile V<sub>RD</sub>. Le transfert de charges effectué, le signal TR est mis à un instant t<sub>3</sub> au niveau bas, permettant ainsi d'isoler à nouveau la photodiode D et de recommencer un cycle de formation et de stockage de charges provenant de l'éclairement lumineux. Le niveau de signal utile V<sub>RD</sub> est alors lu par le circuit de lecture. Comme le niveau de précharge V<sub>RST</sub>, le niveau de signal utile V<sub>RD</sub> est perturbé notamment par le bruit thermique du canal du transistor de précharge qui a été échantillonné et maintenu sur la capacité du noeud S. La soustraction des signaux V<sub>RD</sub> et V<sub>RST</sub> par le circuit de traitement permet l'élimination du bruit par un double échantillonnage corrélé. La lecture étant achevée, le signal RST est mis à l'état haut à un instant t<sub>4</sub> pour précharger à nouveau le noeud de lecture S. Finalement, à un instant t<sub>5</sub>, le signal RD est mis à l'état bas pour désélectionner la cellule photosensible.</p><p id="p0008" num="0008">La <figref idrefs="f0001">figure 3</figref> illustre, en vue en coupe partielle et schématique, une réalisation sous forme monolithique de l'ensemble de la photodiode D et du transistor de transfert TR de la <figref idrefs="f0001">figure 1</figref>. Ces éléments sont réalisés dans une même zone active d'un substrat semiconducteur 1 d'un premier type de conductivité, par exemple de type P, faiblement dopé (P<sup>-</sup>). Ce substrat correspond par exemple à une couche épitaxiée sur une plaquette de silicium qui forme le rail d'alimentation de référence GND. La zone active est délimitée par des zones d'isolement de champ 2 par exemple en oxyde de silicium (SiO<sub>2</sub>) et correspond à un caisson 3 de même type de conductivité que le substrat 1 sous-jacent, mais plus fortement dopé. Au-dessus de la surface du caisson 3 est formée une structure de grille isolée 4 éventuellement<!-- EPO <DP n="4"> --> munie d'espaceurs latéraux. De part et d'autre de la grille 4, à la surface du caisson 3, se trouvent des régions de source 5 et de drain 6 du type de conductivité opposé, par exemple N. La région de drain 6, à droite de la grille 4, est fortement dopée (N<sup>+</sup>). La région de source 5 est réalisée sur une surface beaucoup plus importante que la région de drain 6 et forme avec le caisson 3 sous-jacent la jonction de la photodiode D. La grille 4 et le drain 6 sont solidaires de métallisations (non représentées) qui permettent de mettre en contact ces régions respectivement avec le signal de commande de transfert TR et avec la grille du transistor SF (noeud S), respectivement. La structure est complétée par des régions de type P 8 et 9 fortement dopées (P<sup>+</sup>). Les régions 8 et 9, sous-jacentes aux zones 2, sont connectées au potentiel de référence ou masse par l'intermédiaire du caisson 3 et du substrat 1. La photodiode D est du type dit complètement déplété et comporte, à la surface de sa source 5, une région de type P 7, peu profonde et plus fortement dopée (P<sup>+</sup>) que le caisson 3. Cette région 7 est en contact latéral (vertical) avec la région 8. Elle est donc maintenue en permanence au niveau de tension de référence.</p><p id="p0009" num="0009">Sur la face supérieure ou face avant de la structure est formé un empilement d'interconnexions. La lumière arrivant sur les photodiodes arrive du côté de l'empilement d'interconnexions et doit passer à travers une succession de couches isolantes de cet empilement tandis que les positions des parties métalliques de l'empilement doivent être sélectionnées pour ne pas gêner la propagation lumineuse. Ceci pose divers problèmes et on a proposé des dispositifs à éclairement par la face arrière (BSI - acronyme du terme anglo-saxon Back Side Illumination) dans lesquels le dispositif est aminci du côté de sa face arrière et utilisé de sorte que la lumière arrive sur les photodiodes à partir de cette face arrière, c'est-à-dire du côté opposé au côté sur lequel l'empilement d'interconnexions est formé. Dans de tels dispositifs BSI, il n'est généralement pas nécessaire d'associer une microlentille à chaque pixel.<!-- EPO <DP n="5"> --></p><p id="p0010" num="0010">Il existe diverses variantes de structures à éclairement par la face avant et à éclairement par la face arrière. Un point commun à beaucoup de ces structures est, comme cela est représenté en <figref idrefs="f0001">figure 3</figref>, que le transistor de transfert, occupe une certaine surface de silicium en plus de la surface occupée par les dispositifs de précharge et de lecture. Ainsi, la surface utile de photoconversion est limitée par la surface nécessaire au positionnement du transistor de transfert et des dispositifs de précharge et de lecture. En d'autres termes, pour une surface donnée de cellule, il faut ajouter à la surface occupée par la diode de photoconversion, la surface nécessaire au placement des divers transistors associés à la cellule.</p><p id="p0011" num="0011">Les documents <patcit id="pcit0002" dnum="EP1995783A"><text>EP 1 995 783</text></patcit>, <patcit id="pcit0003" dnum="US20080083940A"><text>US 2008/0083940</text></patcit>, <patcit id="pcit0004" dnum="JP2005353994B"><text>JP2005353994</text></patcit> et <patcit id="pcit0005" dnum="US20070052056A"><text>US 2007/0052056</text></patcit> décrivent des capteur d'images à semiconducteur à éclairement par la face arrière.</p><p id="p0012" num="0012">Un autre problème de certains dispositifs de l'art antérieur réside dans la collection de charges, c'est-à-dire le transfert des charges créées dans la zone de photoconversion vers la surface (généralement la cathode d'une diode) à partir de laquelle ces charges doivent être transférées.</p><p id="p0013" num="0013">Un autre problème de certains dispositifs de l'art antérieur réside dans l'existence de courants d'obscurité non négligeables.</p><p id="p0014" num="0014">Un autre problème de certains dispositifs de l'art antérieur réside dans l'impossibilité de stocker des charges en grand nombre lors de chaque période de photoconversion, d'où il résulte notamment des problèmes de saturation.</p><heading id="h0003"><u>Résumé</u></heading><p id="p0015" num="0015">Un objet de modes de réalisation de la présente invention est de prévoir un dispositif qui pallie un ou plusieurs inconvénients des dispositifs de l'art antérieur.</p><p id="p0016" num="0016">Un objet de modes de réalisation de la présente invention est de prévoir un capteur d'images qui ait une surface réduite.</p><p id="p0017" num="0017">Un objet de modes de réalisation de la présente invention est de prévoir un capteur d'images qui présente un faible courant d'obscurité.<!-- EPO <DP n="6"> --></p><p id="p0018" num="0018">Un objet de modes de réalisation de la présente invention est de prévoir un capteur d'images qui optimise la collecte des charges générées dans le photodétecteur.</p><p id="p0019" num="0019">Un objet de modes de réalisation de la présente invention est de prévoir un capteur d'images qui présente un niveau élevé de stockage de charges.</p><p id="p0020" num="0020">Un capteur d'images selon l'invention comprend un capteur selon la revendication 1. D'autres modes de réalisation sont définis dans les revendications dépendantes 2 à 5.<!-- EPO <DP n="7"> --></p><heading id="h0004"><u>Brève description des dessins</u></heading><p id="p0021" num="0021">Ces objets, caractéristiques et avantages, ainsi que d'autres seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles :
<ul><li>la <figref idrefs="f0001">figure 1</figref>, précédemment décrite, représente un schéma électrique de cellule photosensible ;</li><li>la <figref idrefs="f0001">figure 2</figref>, précédemment décrite, illustre un chronogramme de tensions caractéristiques du circuit de la <figref idrefs="f0001">figure 1</figref> ;</li><li>la <figref idrefs="f0001">figure 3</figref>, précédemment décrite, est une vue en coupe partielle et schématique d'une partie du circuit de la <figref idrefs="f0001">figure 1</figref> réalisée sous forme monolithique ;</li><li>la <figref idrefs="f0002">figure 4</figref> est une vue en coupe d'un exemple de réalisation d'un capteur d'images ;</li><li>la <figref idrefs="f0002">figure 5</figref> est une vue en coupe d'un mode de réalisation d'un capteur d'images selon la présente invention;<!-- EPO <DP n="8"> --></li><li>les <figref idrefs="f0003">figures 6A et 6B</figref> illustrent la distribution de potentiel électrostatique le long d'une ligne A-A pour deux états des dispositifs des <figref idrefs="f0002">figures 4 et 5</figref> ;</li><li>la <figref idrefs="f0004">figure 7</figref> est une vue en coupe d'un exemple de réalisation d'un capteur d'images ;</li><li>la <figref idrefs="f0004">figure 8</figref> est une vue en coupe illustrant une variante de réalisation d'un capteur d'images selon un autre exemple; et</li><li>les <figref idrefs="f0005">figures 9A et 9B</figref> illustrent la distribution de potentiel électrostatique le long d'une ligne A-A pour deux états des dispositifs des <figref idrefs="f0004">figures 7 et 8</figref>.</li></ul></p><heading id="h0005"><u>Description détaillée</u></heading><p id="p0022" num="0022">La <figref idrefs="f0002">figure 4</figref> est une vue en coupe d'un exemple de réalisation d'une cellule d'un capteur d'images. Cette cellule est fabriquée à partir d'une portion d'une couche de silicium ou corps 11 faiblement dopé de type N, par exemple à un niveau de dopage de l'ordre de 10<sup>14</sup> à 10<sup>16</sup> atomes/cm<sup>3</sup>. Cette couche a une épaisseur inférieure à 10 µm, de préférence de l'ordre de 3 à 5 µm. Il s'agit d'un dispositif à éclairement par la face arrière, c'est-à-dire que la couche 11 aura initialement constitué la partie supérieure d'un substrat de silicium épais, éventuellement la couche de silicium supérieure d'une structure de type silicium sur isolant (SOI). Un mur d'isolement fortement dopé de type P 12 entoure la cellule et la sépare des cellules voisines. Un caisson annulaire 13 est formé du côté de la face avant de la cellule et définit une partie sensiblement centrale de type N entourée d'une tranchée isolée (isolant 15) remplie d'un matériau conducteur 16 relié à une borne TG. La partie centrale comprend une partie inférieure faiblement dopée de type N 17 et une partie supérieure fortement dopée de type N 18. Dans le caisson 13 sont formés divers transistors, par exemple les transistors RST et SF de la <figref idrefs="f0001">figure 1</figref> (le transistor RD n'est pas représenté). On rappellera que les transistors de précharge et de lecture peuvent être communs à plusieurs cellules voisines, couramment à un groupe de quatre cellules. Divers niveaux de<!-- EPO <DP n="9"> --> métallisation sont formés sur la face supérieure, pour assurer les connexions aux drains, sources et grilles des divers transistors. En particulier il est prévu une interconnexion correspondant au noeud de lecture S de la <figref idrefs="f0001">figure 1</figref> entre la région N<sup>+</sup> 18, le drain du transistor de précharge RST et la grille du transistor suiveur. De façon classique, une fois ces diverses couches et connexions formées, une tranche de silicium formant poignée est collée sur la surface supérieure de l'empilement de métallisations et le dispositif est aminci du côté de la face arrière pour présenter la structure représentée.</p><p id="p0023" num="0023">Après cela, sur toute la face arrière, on forme une fine couche 19 du deuxième type de conductivité (cette couche peut être réalisée à un autre stade de fabrication, par exemple initialement dans le cas d'un substrat SOI). La couche 19 a une fonction d'inversion du type de porteurs majoritaires contenu dans le corps 11. Cette inversion de la concentration du type de porteurs pourrait aussi être réalisée par une capacité MOS en face arrière munie d'une électrode (métallique, semiconductrice ou diélectrique), transparente dans le spectre de sensibilité utile du capteur, qui crée un canal d'inversion de porteurs libres (effet MOS).</p><p id="p0024" num="0024">Enfin, la face arrière de chaque cellule est recouverte d'un filtre 20 ayant la couleur désirée pour la cellule considérée, par exemple rouge, vert ou bleu. Eventuellement, bien que cela soit optionnel dans ce type de structure, une lentille 21 recouvre le filtre 20. Comme on l'a indiqué précédemment, la structure semiconductrice peut avoir une épaisseur de l'ordre de 3 à 10 micromètres. En outre, l'étendue latérale de chaque cellule peut être inférieure au micromètre.</p><p id="p0025" num="0025">La <figref idrefs="f0002">figure 5</figref> est une vue en coupe d'un mode de réalisation d'une cellule d'un capteur d'images. En <figref idrefs="f0002">figure 5</figref> de mêmes éléments sont désignés par de mêmes références qu'en <figref idrefs="f0002">figure 4</figref>. La différence principale entre les cellules des <figref idrefs="f0002">figures 5 et 4</figref> est que le mur d'isolement entourant la cellule est constitué d'une tranchée remplie d'un conducteur 24 entouré<!-- EPO <DP n="10"> --> d'un isolant 23 au lieu d'être une région de type P. Le conducteur 24 est relié à une borne V<sub>wall</sub>.</p><p id="p0026" num="0026">Les cellules des <figref idrefs="f0002">figures 4 et 5</figref> fonctionnent de façon similaire. Dans les deux cas, on distingue une phase de photoconversion ou d'intégration au cours de laquelle les faces arrière sont éclairées et des électrons s'accumulent dans le corps 11 et une phase de transfert au cours de laquelle les électrons sont transférés du corps 11 à la couche 18 et au noeud de lecture S.</p><p id="p0027" num="0027">Pendant la phase d'intégration, la conduction entre le corps semiconducteur 11 et la région fortement dopée de type N 18 est interrompue par action sur la borne de commande TG couplée à la région conductrice isolée 16. En effet, si cette électrode TG est mise à un potentiel négatif, par exemple -1 volt, la région 17 se trouve complètement déplétée en électrons et le passage des porteurs de charge est inhibé par la barrière de potentiel ainsi créée entre la région 17 et la zone de corps 11. Ainsi, la région 17 joue le même rôle que la région de canal du transistor TR des <figref idrefs="f0001">figures 1 et 3</figref> et la région 18 correspond à la région de drain de ce transistor connectée au noeud de lecture S.</p><p id="p0028" num="0028">Les <figref idrefs="f0003">figures 6A et 6B</figref> représentent la distribution des potentiels électrostatiques pris le long de la ligne A-A des <figref idrefs="f0002">figures 4 et 5</figref>, respectivement pendant une phase d'intégration et pendant une phase de transfert.</p><p id="p0029" num="0029">Comme le représente la <figref idrefs="f0003">figure 6A</figref>, pendant une phase d'intégration, le corps 11 correspond à un puits de potentiel dont le potentiel positif maximum V1 décroît progressivement tandis que des électrons (représentés par des croix) s'accumulent dans ce corps. Selon une coupe, non représentée, dans un plan perpendiculaire à l'axe A-A le potentiel électrostatique de la zone de corps 11 est maximum au point d'intersection avec l'axe A-A et diminue tandis que l'on s'éloigne de ce point d'intersection en direction de la paroi isolante 23 du mur d'isolement (<figref idrefs="f0002">figure 5</figref>) ou en direction du mur P<sup>+</sup> 12 (<figref idrefs="f0002">figure 4</figref>) qui est au potentiel électrostatique de référence du caisson 13.<!-- EPO <DP n="11"> --> Le potentiel sur l'électrode 16 est tel que la région centrale 17 est complètement déplétée et que son maximum de potentiel électrostatique est inférieur au maximum de potentiel du corps 11 hors accumulation des charges. Tant que le potentiel électrostatique du corps 11 reste supérieur à celui de la région 17, les électrons ne peuvent pas transiter vers la région 18 à fort niveau de dopage N<sup>+</sup>, cette région 18 étant à un potentiel électrostatique fortement positif V2, proche de Vdd (voir <figref idrefs="f0001">figure 2</figref>). Si, par suite de l'accumulation des électrons, le potentiel électrostatique dans le corps atteint le potentiel de la région 17, les électrons en excédent peuvent transiter vers la région 18 et sont évacués dans la zone de drain. Ceci constitue une protection anti-éblouissement (antiblooming). Pendant cette phase d'intégration, dans un exemple de la <figref idrefs="f0002">figure 4</figref> et un mode de réalisation de la <figref idrefs="f0002">figure 5</figref>, le mur périphérique est mis à une tension V<sub>wall</sub> nulle ou faiblement négative pour éliminer les trous. Dans le cas de la <figref idrefs="f0002">figure 4</figref>, si le mur P<sup>+</sup> 12 est au potentiel de la masse, les trous créés dans le corps 11 traverseront la jonction N<sup>-</sup>/P<sup>+</sup> et seront envoyés vers la connexion de masse V<sub>wall</sub>. Dans le cas de la <figref idrefs="f0002">figure 5</figref>, le potentiel V<sub>wall</sub> est de préférence légèrement négatif, par exemple -1 volt. Alors, les trous tapisseront la paroi du mur et il s'établira une circulation de trous vers le haut, vers le caisson P<sup>+</sup> qui se trouve généralement au potentiel de la masse.</p><p id="p0030" num="0030">Comme le représente la <figref idrefs="f0003">figure 6B</figref>, pendant une phase de transfert, un potentiel positif est appliqué à la borne TG. Ainsi, la déplétion de la région N- 17 cesse et les électrons accumulés dans cette région pendant la phase d'intégration sont attirés vers la région N<sup>+</sup> qui est à un potentiel électrostatique plus élevé que le corps 11. En raison de l'arrivée de ces électrons, le potentiel V<sub>S</sub> du noeud de lecture S baisse de V2 à V3 et cette variation de potentiel est mesurée par les circuits de lecture et de traitement.</p><p id="p0031" num="0031">La mise en oeuvre des étapes ci-dessus assure un très bon transfert d'électrons du corps semiconducteur 11 vers la région 18 correspondant au noeud S. Etant donné qu'il n'y pratiquement<!-- EPO <DP n="12"> --> pas de place perdue pour le corps 11 dans lequel se produit un phénomène de photoconversion, on pourra accumuler des niveaux de charge importants. De plus, la façon dont la périphérie du corps 11 dans lequel se produit la photoconversion est constituée entraîne que l'on a des courants d'obscurité extrêmement bas. En effet, cette périphérie est ou bien complètement entourée de régions P<sup>+</sup> dans le cas de la <figref idrefs="f0002">figure 4</figref>, ou bien entourée partiellement d'une région P<sup>+</sup> et partiellement d'une structure capacitive à accumulation de trous dans le cas de la <figref idrefs="f0002">figure 5</figref>. Enfin, et bien évidemment, le dispositif selon la présente invention permet que pratiquement toute la surface disponible (excepté la surface occupée par les murs d'isolement) soit utilisée pour la photoconversion.</p><p id="p0032" num="0032">En résumé et de façon imagée, dans le cas des <figref idrefs="f0002">figures 4 et 5</figref>, on peut considérer que, pendant la phase d'intégration, on est en présence d'une bouteille dont le corps 11 se remplit progressivement d'électrons tandis que son goulot 17 est fermé et que, pendant la phase de transfert, on ouvre le goulot et on retourne la bouteille pour entraîner les électrons vers la sortie 18 de la bouteille.</p><p id="p0033" num="0033">Les <figref idrefs="f0004">figures 7 et 8</figref> représentent deux variantes d'un autre exemple de réalisation. L'exemple de réalisation de la <figref idrefs="f0004">figure 7</figref> est analogue à celui de la <figref idrefs="f0002">figure 5</figref> et de mêmes éléments y ont été désignés par de mêmes références. La différence essentielle est que dans l'exemple de réalisation de la <figref idrefs="f0004">figure 7</figref>, la grille 15-16 de fermeture du goulot est absente. Dans cet exemple de réalisation, pendant la phase d'intégration, la borne V<sub>wall</sub> est mise à une tension fortement positive pour créer un puits de potentiel dans la région de corps 11 et stocker ainsi les électrons à l'intérieur des parois isolantes 23. Dans un plan perpendiculaire à l'axe A-A le potentiel électrostatique de la région de corps 11 est maximum selon l'axe A-A et minimum au niveau des parois isolantes 23. Le potentiel électrostatique de la couche P<sup>+</sup> 19 est contrôlé par la quantité de trous stockés dans cette zone. Pour un potentiel de couche 19 inférieur au potentiel au niveau des parois 23, il est possible de stocker<!-- EPO <DP n="13"> --> des trous. Ce déficit de trous sera comblé par apport de trous issus des photocourants. Pour un potentiel de couche 19 tendant à être supérieur au potentiel au niveau des parois il y a un excédent de trous qui sera immédiatement évacué vers le caisson P<sup>+</sup> 13 via le canal électrostatique au niveau des parois 23. Le potentiel au niveau des parois 23 variant entre le mode d'intégration et le mode de transfert de charges, le potentiel de la couche P<sup>+</sup> 19 s'ajustera en fonction du cycle et du niveau d'éclairement. La borne V<sub>wall</sub> est mise à une valeur nulle ou faiblement négative quand on veut effectuer le transfert d'électrons vers la région N<sup>+</sup> 18 et alors les électrons sont repoussés à travers le goulot vers la région N<sup>+</sup> 18.</p><p id="p0034" num="0034">La <figref idrefs="f0004">figure 8</figref> représente une variante de réalisation de la <figref idrefs="f0004">figure 7</figref>. Cette fois-ci, le mur latéral entourant le corps semiconducteur 11 est creusé à partir de la face arrière de la structure et non pas comme précédemment à partir de la face avant. Cet exemple de réalisation nécessite des étapes de fabrication différentes mais le résultat obtenu est similaire. L'avantage est que les caissons P<sup>+</sup> peuvent occuper une plus grande surface étant donné qu'ils s'étendent également au-dessus du mur d'isolement. Pour mieux illustrer cette augmentation de surface des caissons, on a représenté en <figref idrefs="f0004">figure 8</figref> un transistor RD disposé latéralement à côté du transistor SF.</p><p id="p0035" num="0035">Les <figref idrefs="f0005">figures 9A et 9B</figref> représentent la distribution des potentiels électrostatiques le long de la ligne A-A des <figref idrefs="f0004">figures 7 et 8</figref>, respectivement pendant une phase d'intégration et pendant une phase de transfert.</p><p id="p0036" num="0036">Comme le représente la <figref idrefs="f0005">figure 9A</figref>, pendant une phase d'intégration, le potentiel du corps 11 est à un potentiel électrostatique élevé (V4) en raison du couplage électrostatique avec le potentiel élevé du mur conducteur isolé périphérique. Ce potentiel est plus élevé que celui de la région centrale 17 (à 0 V ou à un potentiel légèrement positif) et la région 18 se trouve à un potentiel encore plus élevé. Ainsi des électrons (représentés par des croix) s'accumulant dans le corps 11 ne peuvent pas transiter vers la région 18 du fait de la barrière<!-- EPO <DP n="14"> --> de potentiel constituée par la région 17, sauf si le potentiel de la zone 11 approche la valeur du potentiel de la zone 17. Dans ce cas l'excédent d'électrons est évacué vers la zone de drain 18 N<sup>+</sup> (antiblooming).</p><p id="p0037" num="0037">Comme le représente la <figref idrefs="f0005">figure 9B</figref>, pendant une phase de transfert, le maximum de potentiel du corps 11 est ramené par couplage électrostatique avec le conducteur isolé du mur d'isolement à une valeur faible (V5), plus faible que celle de la région 17. Ainsi, les électrons débordent au-dessus de la région 17 pour venir s'accumuler au niveau du noeud de lecture, et diminuer son potentiel de V2 à V3.</p><p id="p0038" num="0038">En reprenant l'image précédente, dans cet exemple de réalisation, pendant la phase de remplissage de la bouteille, bien que le goulot de la bouteille soit ouvert, les électrons sont maintenus contre les parois de la bouteille par attraction électrostatique. Au moment où l'on veut effectuer un transfert, on retourne la bouteille et on appuie sur les parois de sorte que les électrons sont repoussés à travers le goulot vers la sortie 18 de la bouteille.</p><p id="p0039" num="0039">Le dispositif de saisie d'images fait, par exemple, partie d'un téléphone mobile, d'un appareil photographique numérique, d'une console de jeux portable, ou autre dispositif comprenant un appareil numérique.</p><p id="p0040" num="0040">On a décrit à titre d'exemple un mode de réalisation dans lequel on détecte, stocke et transfère un signal correspondant à des électrons. L'homme de l'art saura réaliser un système similaire dans lequel les charges sont des trous, en inversant tous les types de conductivité et en adaptant les tensions de mise en oeuvre.</p></description><claims mxw-id="PCLM56984513" lang="DE" load-source="patent-office"><!-- EPO <DP n="17"> --><claim id="c-de-01-0001" num="0001"><claim-text>Halbleiterbildsensor mit rückwärtiger Belichtung, wobei jede Fotodetektionszelle einen Halbleiterkörper (11) eines ersten Leitfähigkeitstyps eines ersten Dotierpegels begrenzt durch eine erste Isolationswand (23, 24) aufweist, wobei sich Elektronen-Loch-Paare mit Wahrscheinlichkeit in dem Körper nach einer rückwärtigen Belichtung bilden;<br/>
wobei jede Fotodetektionszelle ferner an der vorderen Oberflächenseite entgegengesetzt zur Rückseite des Körpers eine ringförmige Vertiefung (13) des zweiten Halbleitertyps aufweist, wobei diese Vertiefung eine im Wesentlichen zentrale Region (17) mit ihrem oberen Teil (18) des ersten Leitfähigkeitstyps eines zweiten Dotierniveaus größer als das erste Dotierniveau begrenzt, und wobei jede Fotodetektionszelle ferner Mittel (V<sub>TG</sub>, V<sub>wall</sub>) aufweist, um den Transfer der Ladungsträger von dem bewegten Körper zu dem erwähnten oberen Teil durch elektrostatische Steuerung der erwähnten im Wesentlichen zentralen Region zu steuern,<br/>
<b>dadurch gekennzeichnet, dass</b> die erwähnten Mittel folgendes aufweisen:
<claim-text>eine erste Isolationswand hergestellt aus einem Graben gefüllt mit einem Leiter (24) umgeben mit einem Isolator (23), der die Tiefe des erwähnten Körpers besitzt, wobei die leitende Wand mit einem Vorspann- und Steueranschluss (V<sub>wall</sub>) verbunden ist, und wobei eine zweite isolierte leitende Wand (15, 16) aus einem Graben gefüllt mit einem Leiter (16) hergestellt ist, und zwar isoliert durch einen Isolator (15) mit der Tiefe der erwähnten Vertiefung, die erwähnte im Wesentlichen zentrale Region (17) begrenzend, wobei die zweite Wand mit einem Steueranschluss (V<sub>TG</sub>) gekoppelt ist.</claim-text><!-- EPO <DP n="18"> --></claim-text></claim><claim id="c-de-01-0002" num="0002"><claim-text>Der Bildsensor nach Anspruch 1, wobei eine dotierte Region (19) des zweiten Leitfähigkeitstyps über der gesamten hinteren Oberfläche des Körpers gebildet ist.</claim-text></claim><claim id="c-de-01-0003" num="0003"><claim-text>Der Bildsensor nach Anspruch 1, wobei der erste Leitfähigkeitstyp N ist und der Vorspann- und Steueranschluss (V<sub>wall</sub>) geeignet ist, um mit einer positiven Spannung während der Fotokonversionsphase und einer negativen oder Null-Spannung während einer Transferphase verbunden zu sein.</claim-text></claim><claim id="c-de-01-0004" num="0004"><claim-text>Der Bildsensor nach Anspruch 1, wobei der erste Leitfähigkeitstyp Typ N ist und der Steueranschluss (V<sub>TG</sub>) geeignet ist, um mit einer negativen Spannung während einer Fotokonversionsphase und mit einer positiven oder Null-Spannung während einer Transferphase verbunden zu sein.</claim-text></claim><claim id="c-de-01-0005" num="0005"><claim-text>Der Bildsensor nach Anspruch 1, wobei der erste Leitfähigkeitstyp Typ N ist und der Steueranschluss (V<sub>TG</sub>) geeignet ist, um verbunden zu sein mit einer Niedrigpegelspannung, während einer Fotokonversionsphase und mit einer Hochpegelspannung während einer Transferphase.</claim-text></claim></claims><claims mxw-id="PCLM56984514" lang="EN" load-source="patent-office"><!-- EPO <DP n="19"> --><claim id="c-en-01-0001" num="0001"><claim-text>A backside illumination semiconductor image sensor, wherein each photodetection cell comprises a semiconductor body (11) of a first conductivity type of a first doping level delimited by a first insulation wall (23, 24), electron-hole pairs being likely to form in said body after a backside illumination;<br/>
wherein each photodetection cell further comprises, on the front surface side, opposed to the backside, of said body, a ring-shaped well (13) of the second conductivity type, this well delimiting a substantially central region (17) having its upper portion (18) of the first conductivity type of a second doping level greater than the first doping level, and wherein each photodetection cell further comprises means (V<sub>TG</sub>, V<sub>wall</sub>) for controlling the transfer of charge carriers from said body to said upper portion by electrostatic control of said substantially central region,<br/>
<b>characterized in that</b> said means comprise:
<claim-text>the first insulation wall made of a trench filled with a conductor (24) surrounded with an insulator (23) having the depth of said body, the conductive wall being connected to a bias and control terminal (V<sub>wall</sub>), and</claim-text>
<claim-text>a second insulated conductive wall (15, 16) made of a trench filled with a conductor (16) insulated by an insulator (15) having the depth of said well delimiting said substantially central region (17), said second wall being coupled to a control terminal (V<sub>TG</sub>).</claim-text></claim-text></claim><claim id="c-en-01-0002" num="0002"><claim-text>The image sensor of claim 1, wherein a doped region (19) of the second conductivity type is formed over the entire rear surface of said body.</claim-text></claim><claim id="c-en-01-0003" num="0003"><claim-text>The image sensor of claim 1, wherein the first conductivity type is type N and the bias and control terminal (V<sub>wall</sub>) is adapted to be connected to a positive voltage during a photoconversion phase and to a negative or zero voltage during a transfer phase.</claim-text></claim><claim id="c-en-01-0004" num="0004"><claim-text>The image sensor of claim 1, wherein the first conductivity type is type N and the control terminal (V<sub>TG</sub>) is<!-- EPO <DP n="20"> --> adapted to be connected to a negative voltage during a photoconversion phase and to a positive or zero voltage during a transfer phase.</claim-text></claim><claim id="c-en-01-0005" num="0005"><claim-text>The image sensor of claim 1, wherein the first conductivity type is type N and the control terminal (V<sub>TG</sub>) is adapted to be connected to a low-level voltage during a photoconversion phase and to a high-level voltage during a transfer phase.</claim-text></claim></claims><claims mxw-id="PCLM56984515" lang="FR" load-source="patent-office"><!-- EPO <DP n="15"> --><claim id="c-fr-01-0001" num="0001"><claim-text>Capteur d'images à semiconducteur à éclairement par la face arrière, dans lequel chaque cellule de photodétection comprend un corps semiconducteur (11) d'un premier type de conductivité d'un premier niveau de dopage entouré par un premier mur d'isolement (23, 24), des paires électronstrous étant susceptibles de se former dans ledit corps par suite d'un éclairement par la face arrière,<br/>
dans lequel chaque cellule de photodétection comprend, en outre, du côté de la face avant, opposé à la face arrière, dudit corps, un caisson annulaire (13) du deuxième type de conductivité, ce caisson délimitant une région sensiblement centrale (17) dont la partie supérieure (18) est du premier type de conductivité d'un second niveau de dopage supérieur au premier niveau de dopage, et dans lequel<br/>
chaque cellule de photodétection comprend, en outre, des moyens (V<sub>TG</sub> ; V<sub>wall</sub>) de contrôle du transfert de porteurs de charge dudit corps vers ladite partie supérieure par contrôle électrostatique de ladite région sensiblement centrale <b>caractérisé en ce que</b> ces moyens comprennent le premier mur d'isolement constitué d'une tranchée remplie d'un conducteur (24) bordé d'un isolant (23) ayant la profondeur dudit corps, le mur conducteur étant connecté à une borne de polarisation et de commande (V<sub>wall</sub>),<br/>
et un second mur conducteur isolé (15, 16) constitué d'une tranchée remplie d'un conducteur (16) isolé par un isolant (15) ayant la profondeur dudit caisson délimitant ladite région sensiblement centrale (17), ledit second mur étant relié à une borne de commande (V<sub>TG</sub>).</claim-text></claim><claim id="c-fr-01-0002" num="0002"><claim-text>Capteur d'images selon la revendication 1, dans lequel une région (19) dopée du second type de conductivité est formée sur toute la face arrière dudit corps.<!-- EPO <DP n="16"> --></claim-text></claim><claim id="c-fr-01-0003" num="0003"><claim-text>Capteur d'images selon la revendication 1, dans lequel le premier type de conductivité est le type N et la borne de polarisation et de commande (V<sub>wall</sub>) est adaptée à être connectée à un potentiel positif pendant une phase de photoconversion et à un potentiel négatif ou nul pendant une phase de transfert.</claim-text></claim><claim id="c-fr-01-0004" num="0004"><claim-text>Capteur d'images selon la revendication 1, dans lequel le premier type de conductivité est le type N et la borne de commande (V<sub>TG</sub>) est adaptée à être connectée à un potentiel négatif pendant une phase de photoconversion et à un potentiel positif ou nul pendant une phase de transfert.</claim-text></claim><claim id="c-fr-01-0005" num="0005"><claim-text>Capteur d'images selon la revendication 1, dans lequel le premier type de conductivité est le type N et la borne de commande (V<sub>TG</sub>) est adaptée à être connectée à un potentiel de niveau bas pendant une phase de photoconversion et à un potentiel de niveau haut pendant une phase de transfert.</claim-text></claim></claims><drawings mxw-id="PDW16671879" load-source="patent-office"><!-- EPO <DP n="21"> --><figure id="f0001" num="1,2,3"><img id="if0001" file="imgf0001.tif" wi="165" he="225" img-content="drawing" img-format="tif"/></figure><!-- EPO <DP n="22"> --><figure id="f0002" num="4,5"><img id="if0002" file="imgf0002.tif" wi="129" he="233" img-content="drawing" img-format="tif"/></figure><!-- EPO <DP n="23"> --><figure id="f0003" num="6A,6B"><img id="if0003" file="imgf0003.tif" wi="108" he="200" img-content="drawing" img-format="tif"/></figure><!-- EPO <DP n="24"> --><figure id="f0004" num="7,8"><img id="if0004" file="imgf0004.tif" wi="127" he="233" img-content="drawing" img-format="tif"/></figure><!-- EPO <DP n="25"> --><figure id="f0005" num="9A,9B"><img id="if0005" file="imgf0005.tif" wi="106" he="187" img-content="drawing" img-format="tif"/></figure></drawings><copyright>User acknowledges that Fairview Research LLC and its third party providers retain all right, title and interest in and to this xml under applicable copyright laws.  User acquires no ownership rights to this xml including but not limited to its format.  User hereby accepts the terms and conditions of the Licence Agreement</copyright></patent-document>
