<head>
  <style>
    .log { font-family: "Courier New", Consolas, monospace; font-size: 80%; }
    .test-failed { background-color: #ffaaaa; }
    .test-passed { background-color: #aaffaa; }
  </style>
</head>
<body>
<h3><a href="http://llhd.io/" target="_blank">moore</a></h3>
<pre class="test-passed">
description: Tests imported from yosys
rc: 0 (means success: 1)
should_fail: 0
tags: yosys
incdirs: /tmpfs/src/github/sv-tests/third_party/tools/yosys/tests/simple
top_module: 
type: parsing
mode: parsing
files: <a href="../../../../third_party/tools/yosys/tests/simple/fsm.v.html" target="file-frame">third_party/tools/yosys/tests/simple/fsm.v</a>
time_elapsed: 0.004s
ram usage: 9596 KB
</pre>
<pre class="log">

moore -I /tmpfs/src/github/sv-tests/third_party/tools/yosys/tests/simple -e fsm_test <a href="../../../../third_party/tools/yosys/tests/simple/fsm.v.html" target="file-frame">third_party/tools/yosys/tests/simple/fsm.v</a>
proc %fsm_test.always.251.0 (i1$ %clk, i1$ %button_a, i1$ %button_b, i1$ %reset) -&gt; (i1$ %red_a, i1$ %green_a, i1$ %red_b, i1$ %green_b, i32$ %state, i4$ %cnt) {
0:
    br %init
init:
    %clk1 = prb i1$ %clk
    wait %check, %clk
check:
    %clk2 = prb i1$ %clk
    %1 = const i1 0
    %2 = eq i1 %clk1, %1
    %3 = neq i1 %clk2, %1
    %posedge = and i1 %2, %3
    br %posedge, %init, %event
event:
    %4 = const i32 0
    %5 = exts i4, i32 %4, 0, 4
    %6 = const time 0s 1d
    drv i4$ %cnt, %5, %6
    %7 = const i32 1
    %8 = exts i1, i32 %7, 0, 1
    %9 = const time 0s 1d
    drv i1$ %red_a, %8, %9
    %10 = const i32 1
    %11 = exts i1, i32 %10, 0, 1
    %12 = const time 0s 1d
    drv i1$ %red_b, %11, %12
    %13 = const i32 0
    %14 = exts i1, i32 %13, 0, 1
    %15 = const time 0s 1d
    drv i1$ %green_a, %14, %15
    %16 = const i32 0
    %17 = exts i1, i32 %16, 0, 1
    %18 = const time 0s 1d
    drv i1$ %green_b, %17, %18
    %reset1 = prb i1$ %reset
    br %reset1, %if_false, %if_true
if_true:
    %19 = const i32 100
    %20 = const time 0s 1d
    drv i32$ %state, %19, %20
    br %if_exit
if_false:
    %state1 = prb i32$ %state
    %21 = const i1 0
    %22 = const i32 100
    %23 = eq i32 %state1, %22
    %24 = or i1 %21, %23
    br %24, %25, %case_body
if_exit:
    br %0
case_exit:
    br %if_exit
case_body:
    %button_a1 = prb i1$ %button_a
    %button_b1 = prb i1$ %button_b
    %26 = not i1 %button_b1
    %27 = and i1 %button_a1, %26
    br %27, %if_false1, %if_true1
25:
    %28 = const i1 0
    %29 = const i32 200
    %30 = eq i32 %state1, %29
    %31 = or i1 %28, %30
    br %31, %32, %case_body1
if_true1:
    %33 = const i32 200
    %34 = const time 0s 1d
    drv i32$ %state, %33, %34
    br %if_exit1
if_false1:
    br %if_exit1
if_exit1:
    %button_a2 = prb i1$ %button_a
    %35 = not i1 %button_a2
    %button_b2 = prb i1$ %button_b
    %36 = and i1 %35, %button_b2
    br %36, %if_false2, %if_true2
if_true2:
    %37 = const i32 300
    %38 = const time 0s 1d
    drv i32$ %state, %37, %38
    br %if_exit2
if_false2:
    br %if_exit2
if_exit2:
    br %case_exit
case_body1:
    %39 = const i32 0
    %40 = exts i1, i32 %39, 0, 1
    %41 = const time 0s 1d
    drv i1$ %red_a, %40, %41
    %42 = const i32 1
    %43 = exts i1, i32 %42, 0, 1
    %44 = const time 0s 1d
    drv i1$ %green_a, %43, %44
    %45 = const i32 0
    %cnt1 = prb i4$ %cnt
    %46 = inss i32 %45, i4 %cnt1, 0, 4
    %47 = const i32 1
    %48 = add i32 %46, %47
    %49 = exts i4, i32 %48, 0, 4
    %50 = const time 0s 1d
    drv i4$ %cnt, %49, %50
    %51 = const i32 0
    %cnt2 = prb i4$ %cnt
    %52 = inss i32 %51, i4 %cnt2, 0, 4
    %53 = const i32 5
    %54 = eq i32 %52, %53
    br %54, %if_false3, %if_true3
32:
    %55 = const i1 0
    %56 = const i32 210
    %57 = eq i32 %state1, %56
    %58 = or i1 %55, %57
    br %58, %59, %case_body2
if_true3:
    %60 = const i32 210
    %61 = const time 0s 1d
    drv i32$ %state, %60, %61
    br %if_exit3
if_false3:
    br %if_exit3
if_exit3:
    br %case_exit
case_body2:
    %62 = const i32 0
    %63 = exts i1, i32 %62, 0, 1
    %64 = const time 0s 1d
    drv i1$ %red_a, %63, %64
    %cnt3 = prb i4$ %cnt
    %65 = const i32 0
    %66 = const i4 0
    %67 = shr i4 %cnt3, i4 %66, i32 %65
    %68 = exts i1, i4 %67, 0, 1
    %69 = const time 0s 1d
    drv i1$ %green_a, %68, %69
    %70 = const i32 0
    %cnt4 = prb i4$ %cnt
    %71 = inss i32 %70, i4 %cnt4, 0, 4
    %72 = const i32 1
    %73 = add i32 %71, %72
    %74 = exts i4, i32 %73, 0, 4
    %75 = const time 0s 1d
    drv i4$ %cnt, %74, %75
    %76 = const i32 0
    %cnt5 = prb i4$ %cnt
    %77 = inss i32 %76, i4 %cnt5, 0, 4
    %78 = const i32 10
    %79 = eq i32 %77, %78
    br %79, %if_false4, %if_true4
59:
    %80 = const i1 0
    %81 = const i32 300
    %82 = eq i32 %state1, %81
    %83 = or i1 %80, %82
    br %83, %84, %case_body3
if_true4:
    %85 = const i32 100
    %86 = const time 0s 1d
    drv i32$ %state, %85, %86
    br %if_exit4
if_false4:
    br %if_exit4
if_exit4:
    br %case_exit
case_body3:
    %87 = const i32 0
    %88 = exts i1, i32 %87, 0, 1
    %89 = const time 0s 1d
    drv i1$ %red_b, %88, %89
    %90 = const i32 1
    %91 = exts i1, i32 %90, 0, 1
    %92 = const time 0s 1d
    drv i1$ %green_b, %91, %92
    %93 = const i32 0
    %cnt6 = prb i4$ %cnt
    %94 = inss i32 %93, i4 %cnt6, 0, 4
    %95 = const i32 1
    %96 = add i32 %94, %95
    %97 = exts i4, i32 %96, 0, 4
    %98 = const time 0s 1d
    drv i4$ %cnt, %97, %98
    %99 = const i32 0
    %cnt7 = prb i4$ %cnt
    %100 = inss i32 %99, i4 %cnt7, 0, 4
    %101 = const i32 5
    %102 = eq i32 %100, %101
    br %102, %if_false5, %if_true5
84:
    %103 = const i1 0
    %104 = const i32 310
    %105 = eq i32 %state1, %104
    %106 = or i1 %103, %105
    br %106, %107, %case_body4
if_true5:
    %108 = const i32 310
    %109 = const time 0s 1d
    drv i32$ %state, %108, %109
    br %if_exit5
if_false5:
    br %if_exit5
if_exit5:
    br %case_exit
case_body4:
    %110 = const i32 0
    %111 = exts i1, i32 %110, 0, 1
    %112 = const time 0s 1d
    drv i1$ %red_b, %111, %112
    %cnt8 = prb i4$ %cnt
    %113 = const i32 0
    %114 = const i4 0
    %115 = shr i4 %cnt8, i4 %114, i32 %113
    %116 = exts i1, i4 %115, 0, 1
    %117 = const time 0s 1d
    drv i1$ %green_b, %116, %117
    %118 = const i32 0
    %cnt9 = prb i4$ %cnt
    %119 = inss i32 %118, i4 %cnt9, 0, 4
    %120 = const i32 1
    %121 = add i32 %119, %120
    %122 = exts i4, i32 %121, 0, 4
    %123 = const time 0s 1d
    drv i4$ %cnt, %122, %123
    %124 = const i32 0
    %cnt10 = prb i4$ %cnt
    %125 = inss i32 %124, i4 %cnt10, 0, 4
    %126 = const i32 10
    %127 = eq i32 %125, %126
    br %127, %if_false6, %if_true6
107:
    br %case_exit
if_true6:
    %128 = const i32 100
    %129 = const time 0s 1d
    drv i32$ %state, %128, %129
    br %if_exit6
if_false6:
    br %if_exit6
if_exit6:
    br %case_exit
}

entity @fsm_test (i1$ %clk, i1$ %reset, i1$ %button_a, i1$ %button_b) -&gt; (i1$ %red_a, i1$ %green_a, i1$ %red_b, i1$ %green_b) {
    %0 = const i1 0
    %reset1 = sig i1 %0
    %1 = const i32 0
    %state = sig i32 %1
    %2 = const i4 0
    %cnt = sig i4 %2
    inst %fsm_test.always.251.0 (i1$ %clk, i1$ %button_a, i1$ %button_b, i1$ %reset1) -&gt; (i1$ %red_a, i1$ %green_a, i1$ %red_b, i1$ %green_b, i32$ %state, i4$ %cnt)
}

</pre>
</body>