
wyswietlacz.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .text         0000043c  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  1 .data         00000006  00800060  0000043c  000004d0  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  2 .bss          00000006  00800066  00800066  000004d6  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  000004d6  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 0000003c  00000000  00000000  00000508  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000200  00000000  00000000  00000544  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   000022c5  00000000  00000000  00000744  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000dd9  00000000  00000000  00002a09  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00001860  00000000  00000000  000037e2  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000688  00000000  00000000  00005044  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    000008d8  00000000  00000000  000056cc  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    000019de  00000000  00000000  00005fa4  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000210  00000000  00000000  00007982  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	12 c0       	rjmp	.+36     	; 0x26 <__ctors_end>
   2:	2c c0       	rjmp	.+88     	; 0x5c <__bad_interrupt>
   4:	2b c0       	rjmp	.+86     	; 0x5c <__bad_interrupt>
   6:	2a c0       	rjmp	.+84     	; 0x5c <__bad_interrupt>
   8:	29 c0       	rjmp	.+82     	; 0x5c <__bad_interrupt>
   a:	28 c0       	rjmp	.+80     	; 0x5c <__bad_interrupt>
   c:	27 c0       	rjmp	.+78     	; 0x5c <__bad_interrupt>
   e:	26 c0       	rjmp	.+76     	; 0x5c <__bad_interrupt>
  10:	71 c0       	rjmp	.+226    	; 0xf4 <__vector_8>
  12:	24 c0       	rjmp	.+72     	; 0x5c <__bad_interrupt>
  14:	23 c0       	rjmp	.+70     	; 0x5c <__bad_interrupt>
  16:	2b c0       	rjmp	.+86     	; 0x6e <__vector_11>
  18:	21 c0       	rjmp	.+66     	; 0x5c <__bad_interrupt>
  1a:	20 c0       	rjmp	.+64     	; 0x5c <__bad_interrupt>
  1c:	1f c0       	rjmp	.+62     	; 0x5c <__bad_interrupt>
  1e:	1e c0       	rjmp	.+60     	; 0x5c <__bad_interrupt>
  20:	1d c0       	rjmp	.+58     	; 0x5c <__bad_interrupt>
  22:	1c c0       	rjmp	.+56     	; 0x5c <__bad_interrupt>
  24:	1b c0       	rjmp	.+54     	; 0x5c <__bad_interrupt>

00000026 <__ctors_end>:
  26:	11 24       	eor	r1, r1
  28:	1f be       	out	0x3f, r1	; 63
  2a:	cf e5       	ldi	r28, 0x5F	; 95
  2c:	d4 e0       	ldi	r29, 0x04	; 4
  2e:	de bf       	out	0x3e, r29	; 62
  30:	cd bf       	out	0x3d, r28	; 61

00000032 <__do_copy_data>:
  32:	10 e0       	ldi	r17, 0x00	; 0
  34:	a0 e6       	ldi	r26, 0x60	; 96
  36:	b0 e0       	ldi	r27, 0x00	; 0
  38:	ec e3       	ldi	r30, 0x3C	; 60
  3a:	f4 e0       	ldi	r31, 0x04	; 4
  3c:	02 c0       	rjmp	.+4      	; 0x42 <__SREG__+0x3>
  3e:	05 90       	lpm	r0, Z+
  40:	0d 92       	st	X+, r0
  42:	a6 36       	cpi	r26, 0x66	; 102
  44:	b1 07       	cpc	r27, r17
  46:	d9 f7       	brne	.-10     	; 0x3e <__SP_H__>

00000048 <__do_clear_bss>:
  48:	20 e0       	ldi	r18, 0x00	; 0
  4a:	a6 e6       	ldi	r26, 0x66	; 102
  4c:	b0 e0       	ldi	r27, 0x00	; 0
  4e:	01 c0       	rjmp	.+2      	; 0x52 <.do_clear_bss_start>

00000050 <.do_clear_bss_loop>:
  50:	1d 92       	st	X+, r1

00000052 <.do_clear_bss_start>:
  52:	ac 36       	cpi	r26, 0x6C	; 108
  54:	b2 07       	cpc	r27, r18
  56:	e1 f7       	brne	.-8      	; 0x50 <.do_clear_bss_loop>
  58:	cd d0       	rcall	.+410    	; 0x1f4 <main>
  5a:	ee c1       	rjmp	.+988    	; 0x438 <_exit>

0000005c <__bad_interrupt>:
  5c:	d1 cf       	rjmp	.-94     	; 0x0 <__vectors>

0000005e <Wlacz_glosnik>:
	while (EECR & (1<<EEWE));
	
	EEAR = adres;
	EECR |= (1<<EERE);
	return EEDR;
}
  5e:	8e b5       	in	r24, 0x2e	; 46
  60:	81 60       	ori	r24, 0x01	; 1
  62:	8e bd       	out	0x2e, r24	; 46
  64:	08 95       	ret

00000066 <wylacz_glosnik>:
  66:	8e b5       	in	r24, 0x2e	; 46
  68:	8e 7f       	andi	r24, 0xFE	; 254
  6a:	8e bd       	out	0x2e, r24	; 46
  6c:	08 95       	ret

0000006e <__vector_11>:
  6e:	1f 92       	push	r1
  70:	0f 92       	push	r0
  72:	0f b6       	in	r0, 0x3f	; 63
  74:	0f 92       	push	r0
  76:	11 24       	eor	r1, r1
  78:	2f 93       	push	r18
  7a:	3f 93       	push	r19
  7c:	4f 93       	push	r20
  7e:	5f 93       	push	r21
  80:	6f 93       	push	r22
  82:	7f 93       	push	r23
  84:	8f 93       	push	r24
  86:	9f 93       	push	r25
  88:	af 93       	push	r26
  8a:	bf 93       	push	r27
  8c:	ef 93       	push	r30
  8e:	ff 93       	push	r31
  90:	4c b1       	in	r20, 0x0c	; 12
  92:	4c b9       	out	0x0c, r20	; 12
  94:	60 91 68 00 	lds	r22, 0x0068	; 0x800068 <W25Q32BV_adres>
  98:	70 91 69 00 	lds	r23, 0x0069	; 0x800069 <W25Q32BV_adres+0x1>
  9c:	80 91 6a 00 	lds	r24, 0x006A	; 0x80006a <W25Q32BV_adres+0x2>
  a0:	90 91 6b 00 	lds	r25, 0x006B	; 0x80006b <W25Q32BV_adres+0x3>
  a4:	5e d1       	rcall	.+700    	; 0x362 <W25Q32BV_page_program>
  a6:	80 91 68 00 	lds	r24, 0x0068	; 0x800068 <W25Q32BV_adres>
  aa:	90 91 69 00 	lds	r25, 0x0069	; 0x800069 <W25Q32BV_adres+0x1>
  ae:	a0 91 6a 00 	lds	r26, 0x006A	; 0x80006a <W25Q32BV_adres+0x2>
  b2:	b0 91 6b 00 	lds	r27, 0x006B	; 0x80006b <W25Q32BV_adres+0x3>
  b6:	01 96       	adiw	r24, 0x01	; 1
  b8:	a1 1d       	adc	r26, r1
  ba:	b1 1d       	adc	r27, r1
  bc:	80 93 68 00 	sts	0x0068, r24	; 0x800068 <W25Q32BV_adres>
  c0:	90 93 69 00 	sts	0x0069, r25	; 0x800069 <W25Q32BV_adres+0x1>
  c4:	a0 93 6a 00 	sts	0x006A, r26	; 0x80006a <W25Q32BV_adres+0x2>
  c8:	b0 93 6b 00 	sts	0x006B, r27	; 0x80006b <W25Q32BV_adres+0x3>
  cc:	82 b3       	in	r24, 0x12	; 18
  ce:	80 58       	subi	r24, 0x80	; 128
  d0:	82 bb       	out	0x12, r24	; 18
  d2:	ff 91       	pop	r31
  d4:	ef 91       	pop	r30
  d6:	bf 91       	pop	r27
  d8:	af 91       	pop	r26
  da:	9f 91       	pop	r25
  dc:	8f 91       	pop	r24
  de:	7f 91       	pop	r23
  e0:	6f 91       	pop	r22
  e2:	5f 91       	pop	r21
  e4:	4f 91       	pop	r20
  e6:	3f 91       	pop	r19
  e8:	2f 91       	pop	r18
  ea:	0f 90       	pop	r0
  ec:	0f be       	out	0x3f, r0	; 63
  ee:	0f 90       	pop	r0
  f0:	1f 90       	pop	r1
  f2:	18 95       	reti

000000f4 <__vector_8>:
  f4:	1f 92       	push	r1
  f6:	0f 92       	push	r0
  f8:	0f b6       	in	r0, 0x3f	; 63
  fa:	0f 92       	push	r0
  fc:	11 24       	eor	r1, r1
  fe:	2f 93       	push	r18
 100:	3f 93       	push	r19
 102:	4f 93       	push	r20
 104:	5f 93       	push	r21
 106:	6f 93       	push	r22
 108:	7f 93       	push	r23
 10a:	8f 93       	push	r24
 10c:	9f 93       	push	r25
 10e:	af 93       	push	r26
 110:	bf 93       	push	r27
 112:	ef 93       	push	r30
 114:	ff 93       	push	r31
 116:	92 9a       	sbi	0x12, 2	; 18
 118:	80 91 66 00 	lds	r24, 0x0066	; 0x800066 <__data_end>
 11c:	90 91 67 00 	lds	r25, 0x0067	; 0x800067 <__data_end+0x1>
 120:	04 97       	sbiw	r24, 0x04	; 4
 122:	08 f4       	brcc	.+2      	; 0x126 <__vector_8+0x32>
 124:	4c c0       	rjmp	.+152    	; 0x1be <__vector_8+0xca>
 126:	97 9a       	sbi	0x12, 7	; 18
 128:	10 92 67 00 	sts	0x0067, r1	; 0x800067 <__data_end+0x1>
 12c:	10 92 66 00 	sts	0x0066, r1	; 0x800066 <__data_end>
 130:	60 91 68 00 	lds	r22, 0x0068	; 0x800068 <W25Q32BV_adres>
 134:	70 91 69 00 	lds	r23, 0x0069	; 0x800069 <W25Q32BV_adres+0x1>
 138:	80 91 6a 00 	lds	r24, 0x006A	; 0x80006a <W25Q32BV_adres+0x2>
 13c:	90 91 6b 00 	lds	r25, 0x006B	; 0x80006b <W25Q32BV_adres+0x3>
 140:	21 e0       	ldi	r18, 0x01	; 1
 142:	30 e0       	ldi	r19, 0x00	; 0
 144:	40 e0       	ldi	r20, 0x00	; 0
 146:	50 e0       	ldi	r21, 0x00	; 0
 148:	46 d1       	rcall	.+652    	; 0x3d6 <W25Q32BV_read_data>
 14a:	80 91 68 00 	lds	r24, 0x0068	; 0x800068 <W25Q32BV_adres>
 14e:	90 91 69 00 	lds	r25, 0x0069	; 0x800069 <W25Q32BV_adres+0x1>
 152:	a0 91 6a 00 	lds	r26, 0x006A	; 0x80006a <W25Q32BV_adres+0x2>
 156:	b0 91 6b 00 	lds	r27, 0x006B	; 0x80006b <W25Q32BV_adres+0x3>
 15a:	01 96       	adiw	r24, 0x01	; 1
 15c:	a1 1d       	adc	r26, r1
 15e:	b1 1d       	adc	r27, r1
 160:	80 93 68 00 	sts	0x0068, r24	; 0x800068 <W25Q32BV_adres>
 164:	90 93 69 00 	sts	0x0069, r25	; 0x800069 <W25Q32BV_adres+0x1>
 168:	a0 93 6a 00 	sts	0x006A, r26	; 0x80006a <W25Q32BV_adres+0x2>
 16c:	b0 93 6b 00 	sts	0x006B, r27	; 0x80006b <W25Q32BV_adres+0x3>
 170:	80 91 64 00 	lds	r24, 0x0064	; 0x800064 <dzwiek_play>
 174:	90 e0       	ldi	r25, 0x00	; 0
 176:	9b bd       	out	0x2b, r25	; 43
 178:	8a bd       	out	0x2a, r24	; 42
 17a:	40 91 68 00 	lds	r20, 0x0068	; 0x800068 <W25Q32BV_adres>
 17e:	50 91 69 00 	lds	r21, 0x0069	; 0x800069 <W25Q32BV_adres+0x1>
 182:	60 91 6a 00 	lds	r22, 0x006A	; 0x80006a <W25Q32BV_adres+0x2>
 186:	70 91 6b 00 	lds	r23, 0x006B	; 0x80006b <W25Q32BV_adres+0x3>
 18a:	80 91 60 00 	lds	r24, 0x0060	; 0x800060 <__data_start>
 18e:	90 91 61 00 	lds	r25, 0x0061	; 0x800061 <__data_start+0x1>
 192:	a0 91 62 00 	lds	r26, 0x0062	; 0x800062 <__data_start+0x2>
 196:	b0 91 63 00 	lds	r27, 0x0063	; 0x800063 <__data_start+0x3>
 19a:	84 17       	cp	r24, r20
 19c:	95 07       	cpc	r25, r21
 19e:	a6 07       	cpc	r26, r22
 1a0:	b7 07       	cpc	r27, r23
 1a2:	60 f4       	brcc	.+24     	; 0x1bc <__vector_8+0xc8>
 1a4:	89 b7       	in	r24, 0x39	; 57
 1a6:	8b 7f       	andi	r24, 0xFB	; 251
 1a8:	89 bf       	out	0x39, r24	; 57
 1aa:	5d df       	rcall	.-326    	; 0x66 <wylacz_glosnik>
 1ac:	10 92 68 00 	sts	0x0068, r1	; 0x800068 <W25Q32BV_adres>
 1b0:	10 92 69 00 	sts	0x0069, r1	; 0x800069 <W25Q32BV_adres+0x1>
 1b4:	10 92 6a 00 	sts	0x006A, r1	; 0x80006a <W25Q32BV_adres+0x2>
 1b8:	10 92 6b 00 	sts	0x006B, r1	; 0x80006b <W25Q32BV_adres+0x3>
 1bc:	97 98       	cbi	0x12, 7	; 18
 1be:	80 91 66 00 	lds	r24, 0x0066	; 0x800066 <__data_end>
 1c2:	90 91 67 00 	lds	r25, 0x0067	; 0x800067 <__data_end+0x1>
 1c6:	01 96       	adiw	r24, 0x01	; 1
 1c8:	90 93 67 00 	sts	0x0067, r25	; 0x800067 <__data_end+0x1>
 1cc:	80 93 66 00 	sts	0x0066, r24	; 0x800066 <__data_end>
 1d0:	92 98       	cbi	0x12, 2	; 18
 1d2:	ff 91       	pop	r31
 1d4:	ef 91       	pop	r30
 1d6:	bf 91       	pop	r27
 1d8:	af 91       	pop	r26
 1da:	9f 91       	pop	r25
 1dc:	8f 91       	pop	r24
 1de:	7f 91       	pop	r23
 1e0:	6f 91       	pop	r22
 1e2:	5f 91       	pop	r21
 1e4:	4f 91       	pop	r20
 1e6:	3f 91       	pop	r19
 1e8:	2f 91       	pop	r18
 1ea:	0f 90       	pop	r0
 1ec:	0f be       	out	0x3f, r0	; 63
 1ee:	0f 90       	pop	r0
 1f0:	1f 90       	pop	r1
 1f2:	18 95       	reti

000001f4 <main>:


int main(void)
{
	//dioda testowa
	DDRB |= (1<<PB0);	
 1f4:	b8 9a       	sbi	0x17, 0	; 23
	PORTB |= (1<<PB0);
 1f6:	c0 9a       	sbi	0x18, 0	; 24
	DDRD |= (1<<PD7);
 1f8:	8f 9a       	sbi	0x11, 7	; 17
	PORTD |= (1<<PD7);
 1fa:	97 9a       	sbi	0x12, 7	; 18
	DDRD |= (1<<PD2);
 1fc:	8a 9a       	sbi	0x11, 2	; 17
	PORTD |= (1<<PD2);
 1fe:	92 9a       	sbi	0x12, 2	; 18
	
	
	

	
	ustaw_master();	
 200:	7b d0       	rcall	.+246    	; 0x2f8 <ustaw_master>
	inicjuj_usart();
 202:	89 d0       	rcall	.+274    	; 0x316 <inicjuj_usart>
	
	W25Q32BV_ustaw_piny();
 204:	a7 d0       	rcall	.+334    	; 0x354 <W25Q32BV_ustaw_piny>
	MFRC522_inicjuj();
 206:	5b d0       	rcall	.+182    	; 0x2be <MFRC522_inicjuj>



/////////////////////wartosci testowe/////////////////////////
	
	while (!(UCSRA & (1<<UDRE)));
 208:	5d 9b       	sbis	0x0b, 5	; 11
 20a:	fe cf       	rjmp	.-4      	; 0x208 <main+0x14>
	UDR = dzwiek_play;
 20c:	80 91 64 00 	lds	r24, 0x0064	; 0x800064 <dzwiek_play>
 210:	8c b9       	out	0x0c, r24	; 12
  
	sei();
 212:	78 94       	sei
	UCSRB &=~ (1<<RXEN);
 214:	54 98       	cbi	0x0a, 4	; 10
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 216:	2f ef       	ldi	r18, 0xFF	; 255
 218:	8f ef       	ldi	r24, 0xFF	; 255
 21a:	9c e2       	ldi	r25, 0x2C	; 44
 21c:	21 50       	subi	r18, 0x01	; 1
 21e:	80 40       	sbci	r24, 0x00	; 0
 220:	90 40       	sbci	r25, 0x00	; 0
 222:	e1 f7       	brne	.-8      	; 0x21c <main+0x28>
 224:	00 c0       	rjmp	.+0      	; 0x226 <main+0x32>
 226:	00 00       	nop
	*/
////////////mfrc522/////////////////////
	
	
	_delay_ms(1000);
	while(!(UCSRA & (1<<UDRE)));
 228:	5d 9b       	sbis	0x0b, 5	; 11
 22a:	fe cf       	rjmp	.-4      	; 0x228 <main+0x34>
	UDR = MFRC522_Read_data(ComIEnReg);
 22c:	82 e0       	ldi	r24, 0x02	; 2
 22e:	1b d0       	rcall	.+54     	; 0x266 <MFRC522_Read_data>
 230:	8c b9       	out	0x0c, r24	; 12
	while(!(UCSRA & (1<<UDRE)));
 232:	5d 9b       	sbis	0x0b, 5	; 11
 234:	fe cf       	rjmp	.-4      	; 0x232 <main+0x3e>
	UDR = MFRC522_Read_data(DivIEnReg);
 236:	83 e0       	ldi	r24, 0x03	; 3
 238:	16 d0       	rcall	.+44     	; 0x266 <MFRC522_Read_data>
 23a:	8c b9       	out	0x0c, r24	; 12

////////////		wlaczanie buzzera		//////////////////////
	
	
	//TCCR1B |= (1<<CS10);
	TIMSK |= (1<<TOIE1);			//wlacz przepelnienia
 23c:	89 b7       	in	r24, 0x39	; 57
 23e:	84 60       	ori	r24, 0x04	; 4
 240:	89 bf       	out	0x39, r24	; 57
	Wlacz_glosnik();
 242:	0d df       	rcall	.-486    	; 0x5e <Wlacz_glosnik>
 244:	2f ef       	ldi	r18, 0xFF	; 255
 246:	8f ef       	ldi	r24, 0xFF	; 255
 248:	90 ee       	ldi	r25, 0xE0	; 224
 24a:	21 50       	subi	r18, 0x01	; 1
 24c:	80 40       	sbci	r24, 0x00	; 0
 24e:	90 40       	sbci	r25, 0x00	; 0
 250:	e1 f7       	brne	.-8      	; 0x24a <main+0x56>
 252:	00 c0       	rjmp	.+0      	; 0x254 <main+0x60>
 254:	00 00       	nop
 256:	f2 cf       	rjmp	.-28     	; 0x23c <main+0x48>

00000258 <MFRC522_Ustaw_piny>:
		MFRC522_write_data(FIFODataReg, data+i);
	}
	
	MFRC522_write_data(CommandReg, Transmit_CMD);
	
}
 258:	a5 9a       	sbi	0x14, 5	; 20
 25a:	ad 9a       	sbi	0x15, 5	; 21
 25c:	08 95       	ret

0000025e <MFRC522_High>:
 25e:	ad 9a       	sbi	0x15, 5	; 21
 260:	08 95       	ret

00000262 <MFRC522_low>:
 262:	ad 98       	cbi	0x15, 5	; 21
 264:	08 95       	ret

00000266 <MFRC522_Read_data>:
 266:	cf 93       	push	r28
 268:	df 93       	push	r29
 26a:	1f 92       	push	r1
 26c:	cd b7       	in	r28, 0x3d	; 61
 26e:	de b7       	in	r29, 0x3e	; 62
 270:	89 83       	std	Y+1, r24	; 0x01
 272:	f7 df       	rcall	.-18     	; 0x262 <MFRC522_low>
 274:	89 81       	ldd	r24, Y+1	; 0x01
 276:	88 0f       	add	r24, r24
 278:	80 68       	ori	r24, 0x80	; 128
 27a:	8f b9       	out	0x0f, r24	; 15
 27c:	77 9b       	sbis	0x0e, 7	; 14
 27e:	fe cf       	rjmp	.-4      	; 0x27c <MFRC522_Read_data+0x16>
 280:	1f b8       	out	0x0f, r1	; 15
 282:	77 9b       	sbis	0x0e, 7	; 14
 284:	fe cf       	rjmp	.-4      	; 0x282 <MFRC522_Read_data+0x1c>
 286:	eb df       	rcall	.-42     	; 0x25e <MFRC522_High>
 288:	8f b1       	in	r24, 0x0f	; 15
 28a:	0f 90       	pop	r0
 28c:	df 91       	pop	r29
 28e:	cf 91       	pop	r28
 290:	08 95       	ret

00000292 <MFRC522_write_data>:
 292:	cf 93       	push	r28
 294:	df 93       	push	r29
 296:	00 d0       	rcall	.+0      	; 0x298 <MFRC522_write_data+0x6>
 298:	cd b7       	in	r28, 0x3d	; 61
 29a:	de b7       	in	r29, 0x3e	; 62
 29c:	6a 83       	std	Y+2, r22	; 0x02
 29e:	89 83       	std	Y+1, r24	; 0x01
 2a0:	e0 df       	rcall	.-64     	; 0x262 <MFRC522_low>
 2a2:	89 81       	ldd	r24, Y+1	; 0x01
 2a4:	88 0f       	add	r24, r24
 2a6:	8f b9       	out	0x0f, r24	; 15
 2a8:	6a 81       	ldd	r22, Y+2	; 0x02
 2aa:	77 9b       	sbis	0x0e, 7	; 14
 2ac:	fe cf       	rjmp	.-4      	; 0x2aa <MFRC522_write_data+0x18>
 2ae:	6f b9       	out	0x0f, r22	; 15
 2b0:	77 9b       	sbis	0x0e, 7	; 14
 2b2:	fe cf       	rjmp	.-4      	; 0x2b0 <MFRC522_write_data+0x1e>
 2b4:	0f 90       	pop	r0
 2b6:	0f 90       	pop	r0
 2b8:	df 91       	pop	r29
 2ba:	cf 91       	pop	r28
 2bc:	d0 cf       	rjmp	.-96     	; 0x25e <MFRC522_High>

000002be <MFRC522_inicjuj>:


void MFRC522_inicjuj (void)
{
	
	MFRC522_Ustaw_piny();	
 2be:	cc df       	rcall	.-104    	; 0x258 <MFRC522_Ustaw_piny>
	
	MFRC522_write_data (TModeReg,0x8D);				//w³¹cz timer autpomatyczny 0x80 oraz 0X0d to czêœæ preskalera
 2c0:	6d e8       	ldi	r22, 0x8D	; 141
 2c2:	8a e2       	ldi	r24, 0x2A	; 42
 2c4:	e6 df       	rcall	.-52     	; 0x292 <MFRC522_write_data>
	MFRC522_write_data (TPrescalerReg, 0x3E);		//pozosta³a czêœæ presklera z rozkazu powy¿ej - st¹ preskaler jest ustawiony na 0xd3e czyli 3390
 2c6:	6e e3       	ldi	r22, 0x3E	; 62
 2c8:	8b e2       	ldi	r24, 0x2B	; 43
 2ca:	e3 df       	rcall	.-58     	; 0x292 <MFRC522_write_data>
	MFRC522_write_data (TReloadReg_1, 30);			//wartoœæ reload timera bajt High
 2cc:	6e e1       	ldi	r22, 0x1E	; 30
 2ce:	8c e2       	ldi	r24, 0x2C	; 44
 2d0:	e0 df       	rcall	.-64     	; 0x292 <MFRC522_write_data>
	MFRC522_write_data (TReloadReg_2, 0);			//wartoœæ reload timera bajt Low czyli Reload ustawione na 30*256 + 0 = 0x3000
 2d2:	60 e0       	ldi	r22, 0x00	; 0
 2d4:	8d e2       	ldi	r24, 0x2D	; 45
 2d6:	dd df       	rcall	.-70     	; 0x292 <MFRC522_write_data>
	MFRC522_write_data (TxASKReg, 0x40);			//w³¹cza Force100ASK
 2d8:	60 e4       	ldi	r22, 0x40	; 64
 2da:	85 e1       	ldi	r24, 0x15	; 21
 2dc:	da df       	rcall	.-76     	; 0x292 <MFRC522_write_data>
	MFRC522_write_data (ModeReg, 0x3D);			
 2de:	6d e3       	ldi	r22, 0x3D	; 61
 2e0:	81 e1       	ldi	r24, 0x11	; 17
 2e2:	d7 df       	rcall	.-82     	; 0x292 <MFRC522_write_data>

	char dana = MFRC522_Read_data(TxControlReg);
 2e4:	84 e1       	ldi	r24, 0x14	; 20
 2e6:	bf df       	rcall	.-130    	; 0x266 <MFRC522_Read_data>
	if(!(dana & 0x03))								//jesli ani tx1 ani tx2 nie jest wlaczony to wlacz oba
 2e8:	98 2f       	mov	r25, r24
 2ea:	93 70       	andi	r25, 0x03	; 3
 2ec:	21 f4       	brne	.+8      	; 0x2f6 <MFRC522_inicjuj+0x38>
	{
		MFRC522_write_data(TxControlReg, dana | 0x03);	// w³¹cz wyjœcia TX1 i TX2
 2ee:	68 2f       	mov	r22, r24
 2f0:	63 60       	ori	r22, 0x03	; 3
 2f2:	84 e1       	ldi	r24, 0x14	; 20
 2f4:	ce cf       	rjmp	.-100    	; 0x292 <MFRC522_write_data>
 2f6:	08 95       	ret

000002f8 <ustaw_master>:

char napis[] = "cokolwiek";

void ustaw_master (void)
{
	DDRB |= (1<<SSD1306_PIN_DC);
 2f8:	b9 9a       	sbi	0x17, 1	; 23
	DDRB |= (1<<SSD1306_PIN_CS);	//ustaw pin SS na wyjscie
 2fa:	ba 9a       	sbi	0x17, 2	; 23
	PORTB |= (1<<SSD1306_PIN_CS);	//ustaw stan wysoki SS
 2fc:	c2 9a       	sbi	0x18, 2	; 24
	DDRB |= (1<<PB3);	//ustaw pin MOSI
 2fe:	bb 9a       	sbi	0x17, 3	; 23
	DDRB |= (1<<PB5);	//ustaw pin SCK
 300:	bd 9a       	sbi	0x17, 5	; 23
	DDRB &=~ (1<<PB4);	//ustaw miso
 302:	bc 98       	cbi	0x17, 4	; 23
	SPCR |= (1<<MSTR);	//ustaw tryb MASTER
 304:	6c 9a       	sbi	0x0d, 4	; 13
	SPCR |= (1<<CPHA) | (1<<CPOL);	//ustaw przesyl  domyslnie 1 zbocze narastajace
 306:	8d b1       	in	r24, 0x0d	; 13
 308:	8c 60       	ori	r24, 0x0C	; 12
 30a:	8d b9       	out	0x0d, r24	; 13
	//wysyl MSB nie trzeba ustawiac
	//Preskaler 4 nie trzeba ustawaic
	//SPCR |= (1<<SPR1) | (1<<SPR0);	//preskaler 128
	SPSR |= (1<<SPI2X);	//2 razy szybciej
 30c:	70 9a       	sbi	0x0e, 0	; 14
	SPCR |= (1<<SPE);	//wlacz SPI
 30e:	6e 9a       	sbi	0x0d, 6	; 13
	SPSR;
 310:	8e b1       	in	r24, 0x0e	; 14
	SPDR;
 312:	8f b1       	in	r24, 0x0f	; 15
 314:	08 95       	ret

00000316 <inicjuj_usart>:
#include "stdlib.h"


void inicjuj_usart (void)
{
	UCSRB |= (1<<RXEN) | (1<<TXEN);						//wlacz tranmisje i odbior
 316:	8a b1       	in	r24, 0x0a	; 10
 318:	88 61       	ori	r24, 0x18	; 24
 31a:	8a b9       	out	0x0a, r24	; 10
	UCSRA |= (1<<U2X);
 31c:	59 9a       	sbi	0x0b, 1	; 11
	UBRRH = (767>>8);	
 31e:	82 e0       	ldi	r24, 0x02	; 2
 320:	80 bd       	out	0x20, r24	; 32
	UBRRL = (unsigned char)767;									//2400 na 14,7456 mHz
 322:	8f ef       	ldi	r24, 0xFF	; 255
 324:	89 b9       	out	0x09, r24	; 9
	//transmisja asynchroniczna nie trzeba
	//brak parzystosci nie trzeba
	//ilosc bitow stop nie trzeba
	UCSRC |= (1<<UCSZ0) | (1<<UCSZ1) | (1<<URSEL);		//8 bitow danych
 326:	80 b5       	in	r24, 0x20	; 32
 328:	86 68       	ori	r24, 0x86	; 134
 32a:	80 bd       	out	0x20, r24	; 32
	UCSRB |= (1<<RXCIE);								//wlacz przerwania odbioru
 32c:	57 9a       	sbi	0x0a, 7	; 10
 32e:	08 95       	ret

00000330 <W25Q32BV_write_eneable>:

void W25Q32BV_read_status_register_both (void)
{
	
	W25Q32BV_read_status_register1();
	W25Q32BV_read_status_register2();
 330:	c0 98       	cbi	0x18, 0	; 24
 332:	86 e0       	ldi	r24, 0x06	; 6
 334:	8f b9       	out	0x0f, r24	; 15
 336:	77 9b       	sbis	0x0e, 7	; 14
 338:	fe cf       	rjmp	.-4      	; 0x336 <W25Q32BV_write_eneable+0x6>
 33a:	c0 9a       	sbi	0x18, 0	; 24
 33c:	08 95       	ret

0000033e <W25Q32BV_read_status_register1>:
 33e:	c0 98       	cbi	0x18, 0	; 24
 340:	85 e0       	ldi	r24, 0x05	; 5
 342:	8f b9       	out	0x0f, r24	; 15
 344:	77 9b       	sbis	0x0e, 7	; 14
 346:	fe cf       	rjmp	.-4      	; 0x344 <W25Q32BV_read_status_register1+0x6>
 348:	1f b8       	out	0x0f, r1	; 15
 34a:	77 9b       	sbis	0x0e, 7	; 14
 34c:	fe cf       	rjmp	.-4      	; 0x34a <W25Q32BV_read_status_register1+0xc>
 34e:	8f b1       	in	r24, 0x0f	; 15
 350:	c0 9a       	sbi	0x18, 0	; 24
 352:	08 95       	ret

00000354 <W25Q32BV_ustaw_piny>:
 354:	8d 9a       	sbi	0x11, 5	; 17
 356:	b8 9a       	sbi	0x17, 0	; 23
 358:	bf 9a       	sbi	0x17, 7	; 23
 35a:	c0 9a       	sbi	0x18, 0	; 24
 35c:	95 9a       	sbi	0x12, 5	; 18
 35e:	c7 9a       	sbi	0x18, 7	; 24
 360:	08 95       	ret

00000362 <W25Q32BV_page_program>:




void W25Q32BV_page_program (unsigned long adres, char dana)
{
 362:	0f 93       	push	r16
 364:	1f 93       	push	r17
 366:	cf 93       	push	r28
 368:	df 93       	push	r29
 36a:	00 d0       	rcall	.+0      	; 0x36c <W25Q32BV_page_program+0xa>
 36c:	00 d0       	rcall	.+0      	; 0x36e <W25Q32BV_page_program+0xc>
 36e:	1f 92       	push	r1
 370:	cd b7       	in	r28, 0x3d	; 61
 372:	de b7       	in	r29, 0x3e	; 62


	W25Q32BV_write_eneable();
 374:	4d 83       	std	Y+5, r20	; 0x05
 376:	69 83       	std	Y+1, r22	; 0x01
 378:	7a 83       	std	Y+2, r23	; 0x02
 37a:	8b 83       	std	Y+3, r24	; 0x03
 37c:	9c 83       	std	Y+4, r25	; 0x04
 37e:	d8 df       	rcall	.-80     	; 0x330 <W25Q32BV_write_eneable>

char napis[10];

inline void W25Q32BV_CE_low (void)
{
	PORTB &=~ (1<<W25Q32BV_PIN_CE);
 380:	c0 98       	cbi	0x18, 0	; 24
	W25Q32BV_write_eneable();
	
	W25Q32BV_CE_low();
	
		//wymuszone otwieranie adresu 0
	SPDR = 0x02;
 382:	22 e0       	ldi	r18, 0x02	; 2
 384:	2f b9       	out	0x0f, r18	; 15
 386:	9c 81       	ldd	r25, Y+4	; 0x04
 388:	8b 81       	ldd	r24, Y+3	; 0x03
 38a:	7a 81       	ldd	r23, Y+2	; 0x02
 38c:	69 81       	ldd	r22, Y+1	; 0x01
 38e:	4d 81       	ldd	r20, Y+5	; 0x05
	while(!(SPSR & (1<<SPIF)));
 390:	77 9b       	sbis	0x0e, 7	; 14
 392:	fe cf       	rjmp	.-4      	; 0x390 <W25Q32BV_page_program+0x2e>
	SPDR = (adres>>16);
 394:	8c 01       	movw	r16, r24
 396:	22 27       	eor	r18, r18
 398:	33 27       	eor	r19, r19
 39a:	0f b9       	out	0x0f, r16	; 15
	while(!(SPSR & (1<<SPIF)));
 39c:	77 9b       	sbis	0x0e, 7	; 14
 39e:	fe cf       	rjmp	.-4      	; 0x39c <W25Q32BV_page_program+0x3a>
	SPDR = (adres>>8);
 3a0:	07 2f       	mov	r16, r23
 3a2:	18 2f       	mov	r17, r24
 3a4:	29 2f       	mov	r18, r25
 3a6:	33 27       	eor	r19, r19
 3a8:	0f b9       	out	0x0f, r16	; 15
	while(!(SPSR & (1<<SPIF)));
 3aa:	77 9b       	sbis	0x0e, 7	; 14
 3ac:	fe cf       	rjmp	.-4      	; 0x3aa <W25Q32BV_page_program+0x48>
	SPDR = adres;
 3ae:	6f b9       	out	0x0f, r22	; 15
	while(!(SPSR & (1<<SPIF)));
 3b0:	77 9b       	sbis	0x0e, 7	; 14
 3b2:	fe cf       	rjmp	.-4      	; 0x3b0 <W25Q32BV_page_program+0x4e>
	

	
	SPDR = dana;
 3b4:	4f b9       	out	0x0f, r20	; 15
	while(!(SPSR & (1<<SPIF)));
 3b6:	77 9b       	sbis	0x0e, 7	; 14
 3b8:	fe cf       	rjmp	.-4      	; 0x3b6 <W25Q32BV_page_program+0x54>
	PORTB &=~ (1<<W25Q32BV_PIN_CE);
}

inline void W25Q32BV_CE_high (void)
{
	PORTB |= (1<<W25Q32BV_PIN_CE);
 3ba:	c0 9a       	sbi	0x18, 0	; 24
	SPDR = 10;
	while(!(SPSR & (1<<SPIF)));
	*/
	W25Q32BV_CE_high();
	
	while(W25Q32BV_read_status_register1() & 0x01);			//czekaj na zakonczenie zapisu
 3bc:	c0 df       	rcall	.-128    	; 0x33e <W25Q32BV_read_status_register1>
 3be:	80 fd       	sbrc	r24, 0
 3c0:	fd cf       	rjmp	.-6      	; 0x3bc <W25Q32BV_page_program+0x5a>
}
 3c2:	0f 90       	pop	r0
 3c4:	0f 90       	pop	r0
 3c6:	0f 90       	pop	r0
 3c8:	0f 90       	pop	r0
 3ca:	0f 90       	pop	r0
 3cc:	df 91       	pop	r29
 3ce:	cf 91       	pop	r28
 3d0:	1f 91       	pop	r17
 3d2:	0f 91       	pop	r16
 3d4:	08 95       	ret

000003d6 <W25Q32BV_read_data>:

void W25Q32BV_read_data (unsigned long adres, long liczba_danych)
{
 3d6:	cf 92       	push	r12
 3d8:	df 92       	push	r13
 3da:	ef 92       	push	r14
 3dc:	ff 92       	push	r15

char napis[10];

inline void W25Q32BV_CE_low (void)
{
	PORTB &=~ (1<<W25Q32BV_PIN_CE);
 3de:	c0 98       	cbi	0x18, 0	; 24
	char dana1[10];
	int index1 = 0;
	
	
	W25Q32BV_CE_low();
	SPDR = 0x03;
 3e0:	e3 e0       	ldi	r30, 0x03	; 3
 3e2:	ef b9       	out	0x0f, r30	; 15
	while(!(SPSR & (1<<SPIF)));
 3e4:	77 9b       	sbis	0x0e, 7	; 14
 3e6:	fe cf       	rjmp	.-4      	; 0x3e4 <W25Q32BV_read_data+0xe>
	SPDR = (adres>>16);
 3e8:	6c 01       	movw	r12, r24
 3ea:	ee 24       	eor	r14, r14
 3ec:	ff 24       	eor	r15, r15
 3ee:	cf b8       	out	0x0f, r12	; 15
	while(!(SPSR & (1<<SPIF)));
 3f0:	77 9b       	sbis	0x0e, 7	; 14
 3f2:	fe cf       	rjmp	.-4      	; 0x3f0 <W25Q32BV_read_data+0x1a>
	SPDR = (adres>>8);
 3f4:	c7 2e       	mov	r12, r23
 3f6:	d8 2e       	mov	r13, r24
 3f8:	e9 2e       	mov	r14, r25
 3fa:	ff 24       	eor	r15, r15
 3fc:	cf b8       	out	0x0f, r12	; 15
	while(!(SPSR & (1<<SPIF)));
 3fe:	77 9b       	sbis	0x0e, 7	; 14
 400:	fe cf       	rjmp	.-4      	; 0x3fe <W25Q32BV_read_data+0x28>
	SPDR = adres;
 402:	6f b9       	out	0x0f, r22	; 15
	while(!(SPSR & (1<<SPIF)));
 404:	77 9b       	sbis	0x0e, 7	; 14
 406:	fe cf       	rjmp	.-4      	; 0x404 <__LOCK_REGION_LENGTH__+0x4>
 408:	80 e0       	ldi	r24, 0x00	; 0
 40a:	90 e0       	ldi	r25, 0x00	; 0
 40c:	dc 01       	movw	r26, r24
	
	
	for (long n=0; n<liczba_danych; n++)
 40e:	82 17       	cp	r24, r18
 410:	93 07       	cpc	r25, r19
 412:	a4 07       	cpc	r26, r20
 414:	b5 07       	cpc	r27, r21
 416:	54 f4       	brge	.+20     	; 0x42c <__LOCK_REGION_LENGTH__+0x2c>
	{
		SPDR = 0;
 418:	1f b8       	out	0x0f, r1	; 15
		while(!(SPSR & (1<<SPIF)));
 41a:	77 9b       	sbis	0x0e, 7	; 14
 41c:	fe cf       	rjmp	.-4      	; 0x41a <__LOCK_REGION_LENGTH__+0x1a>
		//dana1[index1] = SPDR;
		dzwiek_play = SPDR;
 41e:	6f b1       	in	r22, 0x0f	; 15
 420:	60 93 64 00 	sts	0x0064, r22	; 0x800064 <dzwiek_play>
	while(!(SPSR & (1<<SPIF)));
	SPDR = adres;
	while(!(SPSR & (1<<SPIF)));
	
	
	for (long n=0; n<liczba_danych; n++)
 424:	01 96       	adiw	r24, 0x01	; 1
 426:	a1 1d       	adc	r26, r1
 428:	b1 1d       	adc	r27, r1
 42a:	f1 cf       	rjmp	.-30     	; 0x40e <__LOCK_REGION_LENGTH__+0xe>
	PORTB &=~ (1<<W25Q32BV_PIN_CE);
}

inline void W25Q32BV_CE_high (void)
{
	PORTB |= (1<<W25Q32BV_PIN_CE);
 42c:	c0 9a       	sbi	0x18, 0	; 24
		_delay_ms(1000);
		
	}
	*/
	
}
 42e:	ff 90       	pop	r15
 430:	ef 90       	pop	r14
 432:	df 90       	pop	r13
 434:	cf 90       	pop	r12
 436:	08 95       	ret

00000438 <_exit>:
 438:	f8 94       	cli

0000043a <__stop_program>:
 43a:	ff cf       	rjmp	.-2      	; 0x43a <__stop_program>
