Partition Merge report for rvfpga
Tue Jan 26 08:18:06 2021
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Partition Merge Rapid Recompile Summary
  5. Partition Merge Rapid Recompile Table of Changed Logic Entities
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------------+
; Partition Merge Summary                                                           ;
+---------------------------------+-------------------------------------------------+
; Partition Merge Status          ; Successful - Tue Jan 26 08:18:06 2021           ;
; Quartus Prime Version           ; 20.1.0 Build 711 06/05/2020 SJ Standard Edition ;
; Revision Name                   ; rvfpga                                          ;
; Top-level Entity Name           ; rvfpga                                          ;
; Family                          ; Cyclone V                                       ;
; Logic utilization (in ALMs)     ; N/A                                             ;
; Total registers                 ; 1877                                            ;
; Total pins                      ; 168                                             ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 32,768                                          ;
; Total DSP Blocks                ; 0                                               ;
; Total HSSI RX PCSs              ; 0                                               ;
; Total HSSI PMA RX Deserializers ; 0                                               ;
; Total HSSI TX PCSs              ; 0                                               ;
; Total HSSI PMA TX Serializers   ; 0                                               ;
; Total PLLs                      ; 1                                               ;
; Total DLLs                      ; 0                                               ;
+---------------------------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Rapid Recompile Summary                                                                                                                                                                                   ;
+----------------+------------------------+--------------------------------+-------------------------------+----------------------------------------------------------------------------------------------------------------+
; Partition Name ; Rapid Recompile Status ; Netlist Preservation Requested ; Netlist Preservation Achieved ; Notes                                                                                                          ;
+----------------+------------------------+--------------------------------+-------------------------------+----------------------------------------------------------------------------------------------------------------+
; Top            ; Disengaged             ; 7.62% (286 / 3753)             ; 0.00% (0 / 3753)              ; Rapid Recompile disengaged: Design change is too large for Rapid Recompile, full compilation performed instead ;
+----------------+------------------------+--------------------------------+-------------------------------+----------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Rapid Recompile Table of Changed Logic Entities                                                        ;
+----------------------------------------------------------------------------------------------+-------------------------+
; Changed Logic Entities                                                                       ; Number of Changed Nodes ;
+----------------------------------------------------------------------------------------------+-------------------------+
; |rvfpga|kronos_core:U_CORE|kronos_IF:u_if|kronos_RF:u_rf                                     ; 1792                    ;
; |rvfpga|kronos_core:U_CORE|kronos_EX:u_ex|kronos_csr:u_csr                                   ; 423                     ;
; |rvfpga|kronos_core:U_CORE|kronos_ID:u_id                                                    ; 401                     ;
; |rvfpga|kronos_core:U_CORE|kronos_IF:u_if                                                    ; 281                     ;
; |rvfpga|kronos_core:U_CORE|kronos_EX:u_ex                                                    ; 228                     ;
; |rvfpga|kronos_core:U_CORE|kronos_EX:u_ex|kronos_alu:u_alu                                   ; 110                     ;
; |rvfpga|kronos_core:U_CORE|kronos_EX:u_ex|kronos_csr:u_csr|kronos_counter64:u_hpmcounter0    ; 64                      ;
; |rvfpga|kronos_core:U_CORE|kronos_EX:u_ex|kronos_csr:u_csr|kronos_counter64:u_hpmcounter1    ; 64                      ;
; |rvfpga|kronos_core:U_CORE|kronos_ID:u_id|kronos_branch:u_branch                             ; 41                      ;
; |rvfpga|instr_rom:U_ROM_INSTR|altsyncram:altsyncram_component|altsyncram_5lg1:auto_generated ; 40                      ;
; |rvfpga|kronos_core:U_CORE|kronos_ID:u_id|kronos_agu:u_agu                                   ; 33                      ;
; |rvfpga                                                                                      ; 21                      ;
; |rvfpga|kronos_core:U_CORE|kronos_ID:u_id|kronos_hcu:u_hcu                                   ; 12                      ;
; |rvfpga|hexdd:U_SEG5                                                                         ; 10                      ;
; |rvfpga|hexdd:U_SEG4                                                                         ; 4                       ;
+----------------------------------------------------------------------------------------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                        ;
+-----------------------------+-----------+---------------+----------+--------------------------------------------+
; Name                        ; Partition ; Type          ; Location ; Status                                     ;
+-----------------------------+-----------+---------------+----------+--------------------------------------------+
; ADC_CONVST                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ADC_CONVST           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ADC_CONVST~output    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; ADC_DIN                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ADC_DIN              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ADC_DIN~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; ADC_DOUT                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ADC_DOUT             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ADC_DOUT~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; ADC_SCLK                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ADC_SCLK             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ADC_SCLK~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; AUD_ADCDAT                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- AUD_ADCDAT           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- AUD_ADCDAT~input     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; AUD_ADCLRCK                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- AUD_ADCLRCK          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- AUD_ADCLRCK~output   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                             ;           ;               ;          ;                                            ;
; AUD_BCLK                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- AUD_BCLK             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- AUD_BCLK~output      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                             ;           ;               ;          ;                                            ;
; AUD_DACDAT                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AUD_DACDAT           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AUD_DACDAT~output    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; AUD_DACLRCK                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- AUD_DACLRCK          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- AUD_DACLRCK~output   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                             ;           ;               ;          ;                                            ;
; AUD_XCK                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- AUD_XCK              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AUD_XCK~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; CLOCK2_50                   ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK2_50            ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK2_50~input      ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; CLOCK3_50                   ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK3_50            ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK3_50~input      ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; CLOCK4_50                   ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK4_50            ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK4_50~input      ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; CLOCK_50                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK_50             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK_50~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; DRAM_ADDR[0]                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[0]         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[0]~output  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; DRAM_ADDR[10]               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[10]        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[10]~output ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; DRAM_ADDR[11]               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[11]        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[11]~output ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; DRAM_ADDR[12]               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[12]        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[12]~output ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; DRAM_ADDR[1]                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[1]         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[1]~output  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; DRAM_ADDR[2]                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[2]         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[2]~output  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; DRAM_ADDR[3]                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[3]         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[3]~output  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; DRAM_ADDR[4]                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[4]         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[4]~output  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; DRAM_ADDR[5]                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[5]         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[5]~output  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; DRAM_ADDR[6]                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[6]         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[6]~output  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; DRAM_ADDR[7]                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[7]         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[7]~output  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; DRAM_ADDR[8]                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[8]         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[8]~output  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; DRAM_ADDR[9]                ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[9]         ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[9]~output  ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; DRAM_BA[0]                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[0]           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[0]~output    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; DRAM_BA[1]                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[1]           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[1]~output    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; DRAM_CAS_N                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CAS_N           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CAS_N~output    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; DRAM_CKE                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CKE             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CKE~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; DRAM_CLK                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CLK             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CLK~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; DRAM_CS_N                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CS_N            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CS_N~output     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; DRAM_DQ[0]                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[0]           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[0]~output    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                             ;           ;               ;          ;                                            ;
; DRAM_DQ[10]                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[10]          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[10]~output   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                             ;           ;               ;          ;                                            ;
; DRAM_DQ[11]                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[11]          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[11]~output   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                             ;           ;               ;          ;                                            ;
; DRAM_DQ[12]                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[12]          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[12]~output   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                             ;           ;               ;          ;                                            ;
; DRAM_DQ[13]                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[13]          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[13]~output   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                             ;           ;               ;          ;                                            ;
; DRAM_DQ[14]                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[14]          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[14]~output   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                             ;           ;               ;          ;                                            ;
; DRAM_DQ[15]                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[15]          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[15]~output   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                             ;           ;               ;          ;                                            ;
; DRAM_DQ[1]                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[1]           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[1]~output    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                             ;           ;               ;          ;                                            ;
; DRAM_DQ[2]                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[2]           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[2]~output    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                             ;           ;               ;          ;                                            ;
; DRAM_DQ[3]                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[3]           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[3]~output    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                             ;           ;               ;          ;                                            ;
; DRAM_DQ[4]                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[4]           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[4]~output    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                             ;           ;               ;          ;                                            ;
; DRAM_DQ[5]                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[5]           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[5]~output    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                             ;           ;               ;          ;                                            ;
; DRAM_DQ[6]                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[6]           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[6]~output    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                             ;           ;               ;          ;                                            ;
; DRAM_DQ[7]                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[7]           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[7]~output    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                             ;           ;               ;          ;                                            ;
; DRAM_DQ[8]                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[8]           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[8]~output    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                             ;           ;               ;          ;                                            ;
; DRAM_DQ[9]                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[9]           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQ[9]~output    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                             ;           ;               ;          ;                                            ;
; DRAM_LDQM                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_LDQM            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_LDQM~output     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; DRAM_RAS_N                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_RAS_N           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_RAS_N~output    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; DRAM_UDQM                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_UDQM            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_UDQM~output     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; DRAM_WE_N                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_WE_N            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_WE_N~output     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; FPGA_I2C_SCLK               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- FPGA_I2C_SCLK        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FPGA_I2C_SCLK~output ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; FPGA_I2C_SDAT               ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- FPGA_I2C_SDAT        ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- FPGA_I2C_SDAT~output ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                             ;           ;               ;          ;                                            ;
; HEX0[0]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[0]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[0]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; HEX0[1]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[1]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[1]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; HEX0[2]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[2]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[2]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; HEX0[3]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[3]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[3]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; HEX0[4]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[4]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[4]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; HEX0[5]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[5]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[5]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; HEX0[6]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[6]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[6]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; HEX1[0]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[0]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[0]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; HEX1[1]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[1]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[1]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; HEX1[2]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[2]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[2]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; HEX1[3]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[3]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[3]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; HEX1[4]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[4]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[4]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; HEX1[5]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[5]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[5]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; HEX1[6]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[6]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[6]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; HEX2[0]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[0]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[0]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; HEX2[1]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[1]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[1]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; HEX2[2]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[2]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[2]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; HEX2[3]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[3]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[3]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; HEX2[4]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[4]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[4]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; HEX2[5]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[5]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[5]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; HEX2[6]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[6]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[6]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; HEX3[0]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[0]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[0]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; HEX3[1]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[1]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[1]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; HEX3[2]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[2]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[2]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; HEX3[3]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[3]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[3]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; HEX3[4]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[4]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[4]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; HEX3[5]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[5]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[5]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; HEX3[6]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[6]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[6]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; HEX4[0]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[0]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[0]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; HEX4[1]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[1]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[1]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; HEX4[2]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[2]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[2]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; HEX4[3]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[3]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[3]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; HEX4[4]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[4]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[4]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; HEX4[5]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[5]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[5]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; HEX4[6]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[6]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[6]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; HEX5[0]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[0]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[0]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; HEX5[1]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[1]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[1]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; HEX5[2]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[2]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[2]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; HEX5[3]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[3]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[3]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; HEX5[4]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[4]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[4]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; HEX5[5]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[5]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[5]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; HEX5[6]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[6]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[6]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; IRDA_RXD                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- IRDA_RXD             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- IRDA_RXD~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; IRDA_TXD                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- IRDA_TXD             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- IRDA_TXD~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; KEY[0]                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[0]               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[0]~input         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; KEY[1]                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[1]               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[1]~input         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; KEY[2]                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[2]               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[2]~input         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; KEY[3]                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- KEY[3]               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- KEY[3]~input         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; LEDR[0]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[0]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[0]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; LEDR[1]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[1]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[1]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; LEDR[2]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[2]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[2]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; LEDR[3]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[3]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[3]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; LEDR[4]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[4]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[4]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; LEDR[5]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[5]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[5]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; LEDR[6]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[6]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[6]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; LEDR[7]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[7]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[7]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; LEDR[8]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[8]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[8]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; LEDR[9]                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[9]              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[9]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; PS2_CLK                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- PS2_CLK              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- PS2_CLK~output       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                             ;           ;               ;          ;                                            ;
; PS2_CLK2                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- PS2_CLK2             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- PS2_CLK2~output      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                             ;           ;               ;          ;                                            ;
; PS2_DAT                     ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- PS2_DAT              ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- PS2_DAT~output       ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                             ;           ;               ;          ;                                            ;
; PS2_DAT2                    ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- PS2_DAT2             ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- PS2_DAT2~output      ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                             ;           ;               ;          ;                                            ;
; SW[0]                       ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[0]                ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[0]~input          ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; SW[1]                       ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[1]                ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[1]~input          ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; SW[2]                       ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[2]                ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[2]~input          ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; SW[3]                       ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[3]                ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[3]~input          ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; SW[4]                       ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[4]                ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[4]~input          ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; SW[5]                       ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[5]                ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[5]~input          ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; SW[6]                       ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[6]                ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[6]~input          ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; SW[7]                       ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[7]                ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[7]~input          ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; SW[8]                       ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[8]                ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[8]~input          ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; SW[9]                       ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SW[9]                ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[9]~input          ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; TD_CLK27                    ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- TD_CLK27             ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- TD_CLK27~input       ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; TD_DATA[0]                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- TD_DATA[0]           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- TD_DATA[0]~input     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; TD_DATA[1]                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- TD_DATA[1]           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- TD_DATA[1]~input     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; TD_DATA[2]                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- TD_DATA[2]           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- TD_DATA[2]~input     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; TD_DATA[3]                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- TD_DATA[3]           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- TD_DATA[3]~input     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; TD_DATA[4]                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- TD_DATA[4]           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- TD_DATA[4]~input     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; TD_DATA[5]                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- TD_DATA[5]           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- TD_DATA[5]~input     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; TD_DATA[6]                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- TD_DATA[6]           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- TD_DATA[6]~input     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; TD_DATA[7]                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- TD_DATA[7]           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- TD_DATA[7]~input     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; TD_HS                       ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- TD_HS                ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- TD_HS~input          ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; TD_RESET_N                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- TD_RESET_N           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- TD_RESET_N~output    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; TD_VS                       ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- TD_VS                ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- TD_VS~input          ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; VGA_BLANK_N                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_BLANK_N          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_BLANK_N~output   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; VGA_B[0]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[0]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[0]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; VGA_B[1]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[1]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[1]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; VGA_B[2]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[2]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[2]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; VGA_B[3]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[3]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[3]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; VGA_B[4]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[4]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[4]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; VGA_B[5]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[5]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[5]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; VGA_B[6]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[6]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[6]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; VGA_B[7]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_B[7]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_B[7]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; VGA_CLK                     ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_CLK              ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_CLK~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; VGA_G[0]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[0]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[0]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; VGA_G[1]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[1]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[1]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; VGA_G[2]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[2]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[2]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; VGA_G[3]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[3]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[3]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; VGA_G[4]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[4]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[4]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; VGA_G[5]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[5]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[5]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; VGA_G[6]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[6]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[6]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; VGA_G[7]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_G[7]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_G[7]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; VGA_HS                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_HS               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_HS~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; VGA_R[0]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[0]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[0]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; VGA_R[1]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[1]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[1]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; VGA_R[2]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[2]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[2]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; VGA_R[3]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[3]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[3]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; VGA_R[4]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[4]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[4]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; VGA_R[5]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[5]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[5]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; VGA_R[6]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[6]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[6]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; VGA_R[7]                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_R[7]             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_R[7]~output      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; VGA_SYNC_N                  ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_SYNC_N           ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_SYNC_N~output    ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
; VGA_VS                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- VGA_VS               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- VGA_VS~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                             ;           ;               ;          ;                                            ;
+-----------------------------+-----------+---------------+----------+--------------------------------------------+


+-----------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                                ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Estimate of Logic utilization (ALMs needed) ; 1694                    ;
;                                             ;                         ;
; Combinational ALUT usage for logic          ; 1645                    ;
;     -- 7 input functions                    ; 521                     ;
;     -- 6 input functions                    ; 401                     ;
;     -- 5 input functions                    ; 188                     ;
;     -- 4 input functions                    ; 198                     ;
;     -- <=3 input functions                  ; 337                     ;
;                                             ;                         ;
; Dedicated logic registers                   ; 1877                    ;
;                                             ;                         ;
; I/O pins                                    ; 168                     ;
; Total MLAB memory bits                      ; 0                       ;
; Total block memory bits                     ; 32768                   ;
;                                             ;                         ;
; Total DSP Blocks                            ; 0                       ;
;                                             ;                         ;
; Total PLLs                                  ; 1                       ;
;     -- PLLs                                 ; 1                       ;
;                                             ;                         ;
; Maximum fan-out node                        ; clkdiv:U_CLKDIV|clk_out ;
; Maximum fan-out                             ; 1878                    ;
; Total fan-out                               ; 15993                   ;
; Average fan-out                             ; 4.09                    ;
+---------------------------------------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                         ;
+-------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+-------+-----------------+
; Name                                                                                            ; Type ; Mode ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size  ; MIF             ;
+-------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+-------+-----------------+
; instr_rom:U_ROM_INSTR|altsyncram:altsyncram_component|altsyncram_5lg1:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; 1024         ; 32           ; --           ; --           ; 32768 ; ./pgm/instr.mif ;
+-------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+-------+-----------------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Standard Edition
    Info: Processing started: Tue Jan 26 08:18:04 2021
Info: Command: quartus_cdb --read_settings_files=on --write_settings_files=off rvfpga -c rvfpga --merge=on --recompile=on
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (35007): Using synthesis netlist for partition "Top"
Info (35002): Resolved and merged 1 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 5 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Warning (21074): Design contains 29 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "CLOCK2_50" File: C:/Users/Will/Documents/GitHub/riscv-fpga/rtl/top.sv Line: 10
    Warning (15610): No output dependent on input pin "CLOCK3_50" File: C:/Users/Will/Documents/GitHub/riscv-fpga/rtl/top.sv Line: 10
    Warning (15610): No output dependent on input pin "CLOCK4_50" File: C:/Users/Will/Documents/GitHub/riscv-fpga/rtl/top.sv Line: 10
    Warning (15610): No output dependent on input pin "KEY[2]" File: C:/Users/Will/Documents/GitHub/riscv-fpga/rtl/top.sv Line: 11
    Warning (15610): No output dependent on input pin "KEY[3]" File: C:/Users/Will/Documents/GitHub/riscv-fpga/rtl/top.sv Line: 11
    Warning (15610): No output dependent on input pin "SW[0]" File: C:/Users/Will/Documents/GitHub/riscv-fpga/rtl/top.sv Line: 11
    Warning (15610): No output dependent on input pin "SW[1]" File: C:/Users/Will/Documents/GitHub/riscv-fpga/rtl/top.sv Line: 11
    Warning (15610): No output dependent on input pin "SW[2]" File: C:/Users/Will/Documents/GitHub/riscv-fpga/rtl/top.sv Line: 11
    Warning (15610): No output dependent on input pin "SW[3]" File: C:/Users/Will/Documents/GitHub/riscv-fpga/rtl/top.sv Line: 11
    Warning (15610): No output dependent on input pin "SW[4]" File: C:/Users/Will/Documents/GitHub/riscv-fpga/rtl/top.sv Line: 11
    Warning (15610): No output dependent on input pin "SW[5]" File: C:/Users/Will/Documents/GitHub/riscv-fpga/rtl/top.sv Line: 11
    Warning (15610): No output dependent on input pin "SW[6]" File: C:/Users/Will/Documents/GitHub/riscv-fpga/rtl/top.sv Line: 11
    Warning (15610): No output dependent on input pin "SW[7]" File: C:/Users/Will/Documents/GitHub/riscv-fpga/rtl/top.sv Line: 11
    Warning (15610): No output dependent on input pin "SW[8]" File: C:/Users/Will/Documents/GitHub/riscv-fpga/rtl/top.sv Line: 11
    Warning (15610): No output dependent on input pin "SW[9]" File: C:/Users/Will/Documents/GitHub/riscv-fpga/rtl/top.sv Line: 11
    Warning (15610): No output dependent on input pin "TD_CLK27" File: C:/Users/Will/Documents/GitHub/riscv-fpga/rtl/top.sv Line: 17
    Warning (15610): No output dependent on input pin "TD_DATA[0]" File: C:/Users/Will/Documents/GitHub/riscv-fpga/rtl/top.sv Line: 17
    Warning (15610): No output dependent on input pin "TD_DATA[1]" File: C:/Users/Will/Documents/GitHub/riscv-fpga/rtl/top.sv Line: 17
    Warning (15610): No output dependent on input pin "TD_DATA[2]" File: C:/Users/Will/Documents/GitHub/riscv-fpga/rtl/top.sv Line: 17
    Warning (15610): No output dependent on input pin "TD_DATA[3]" File: C:/Users/Will/Documents/GitHub/riscv-fpga/rtl/top.sv Line: 17
    Warning (15610): No output dependent on input pin "TD_DATA[4]" File: C:/Users/Will/Documents/GitHub/riscv-fpga/rtl/top.sv Line: 17
    Warning (15610): No output dependent on input pin "TD_DATA[5]" File: C:/Users/Will/Documents/GitHub/riscv-fpga/rtl/top.sv Line: 17
    Warning (15610): No output dependent on input pin "TD_DATA[6]" File: C:/Users/Will/Documents/GitHub/riscv-fpga/rtl/top.sv Line: 17
    Warning (15610): No output dependent on input pin "TD_DATA[7]" File: C:/Users/Will/Documents/GitHub/riscv-fpga/rtl/top.sv Line: 17
    Warning (15610): No output dependent on input pin "TD_HS" File: C:/Users/Will/Documents/GitHub/riscv-fpga/rtl/top.sv Line: 17
    Warning (15610): No output dependent on input pin "TD_VS" File: C:/Users/Will/Documents/GitHub/riscv-fpga/rtl/top.sv Line: 17
    Warning (15610): No output dependent on input pin "AUD_ADCDAT" File: C:/Users/Will/Documents/GitHub/riscv-fpga/rtl/top.sv Line: 19
    Warning (15610): No output dependent on input pin "ADC_DOUT" File: C:/Users/Will/Documents/GitHub/riscv-fpga/rtl/top.sv Line: 21
    Warning (15610): No output dependent on input pin "IRDA_RXD" File: C:/Users/Will/Documents/GitHub/riscv-fpga/rtl/top.sv Line: 23
Info (21057): Implemented 3354 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 32 input pins
    Info (21059): Implemented 112 output pins
    Info (21060): Implemented 24 bidirectional pins
    Info (21061): Implemented 3153 logic cells
    Info (21064): Implemented 32 RAM segments
    Info (21065): Implemented 1 PLLs
Info: Quartus Prime Partition Merge was successful. 0 errors, 31 warnings
    Info: Peak virtual memory: 4793 megabytes
    Info: Processing ended: Tue Jan 26 08:18:06 2021
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


