




課程大綱










異質平行計算HETEROGENEOUS PARALLEL COMPUTING






開課系所 Department/Institute:  資訊所          Computer Science and Information Engineering
開課教師 Instructor:   塗嘉�� Tu, Chia-Heng                 
開課學年 Academic Year:   0105
開課學期 Semester:    1
開課序號 Serial Number:   115

課程屬性碼 Attribute Code:   CSIE7212 
課程碼 Course Number:   P76G700 
分班碼 Class Code: 
學分數 No. of Credits:           3
課程語言 Medium of Instruction:   中文


課程網址 Course Website: 

先修課程或先備能力 Prerequisite Course(s):   C programming,  computer architecture, operating systems      

教師聯絡資訊 Contact with Teacher
  	    chiaheng@mail.ncku.edu.tw      

助教資訊 Contact with Tutor


學習規範 Course Policy


評量方式 Grading


方法百分比%

出席 Participation
10作業 Assignments
30個人口頭報告 Presentations
10小組報告 Group Projects
50




教學方法 Teaching Strategies


方法百分比%
講授 Lecture
70報告 Presentation
15實作 Workshop
15




		※請遵守智慧財產權觀念  不得不法影印
		 Please follow the Intellectual Property instruction and No illegal copy
	

課程教材 Course Material
	    –Introduction to Parallel Computing. https://computing.llnl.gov/tutorials/parallel_comp/
–Parallel Computer Architecture and Programming (CMU 15-418/618), Spring 2016, CMU. 
–Peter Pacheco, An Introduction to Parallel Programming, Elsevier, 2011. ISBN: 9780123742605.
–Hesham El-Rewini and Mostafa Abo-El-Barr, Advanced Computer Architecture and Parallel Processing, Wiley, 2005
–Jason Sanders and Edward Kandrot, CUDA by Example: An Introduction to General-Purpose GPU Programming, Addison-Wesley, 2011
–Designing and Building Parallel Programs, by Ian Foster
–Lizy Kurian John, Lieven Eeckhout, Performance Evaluation and Benchmarking, September 12, 2005 by CRC Press, ISBN 9780849336225
–OpenCL resources. https://www.khronos.org/opencl/resources
–Hands On OpenCL. https://handsonopencl.github.io/
     

參考書目 References


備註 Remarks





基本素養 Basic Literacy
■ 畢業生應具備科技人文素養、資訊工程倫理與終身學習的態度
 graduates should equip with the attitude of technological/cultural literacy, information engineering ethics, and life-long learning
□ 畢業生應具備專業外語能力及良好國際觀
 graduates should equip with both the professional foreign language proficiency and excellent global view
 

核心能力 Competence
□ 畢業生應具備資訊專業理論知識
 graduates should equip with professional theoretical knowledge in informatics
□ 畢業生應具備資訊專業理論推導、分析、歸納之能力
 graduates should equip with the capability of professional theory derivation, analysis, and induction in informatics
■ 畢業生應具備資訊領域獨立發掘問題、策劃實驗、解決問題之能力
 graduates should equip with the informatics ability to identify problems independently, to implement experiments, and to solve problems
■ 畢業生應具備資訊領域設計、驗證及實作整合之能力
 graduates should equip with the informatics ability in designing, verification, and integrating engineering practices
■ 畢業生應具備資訊領域創新思考之能力
 graduates should equip with the informatics capability in innovative planning
□ 畢業生應具備專業簡報及論文撰寫之能力
 graduates should equip with the ability in professional presentation and thesis writing
■ 畢業生應具備良好溝通協調與團隊合作之能力
 graduates should equip with fair ability in communication, coordination, and team-work collaboration
 

課程概述 Course Description
       This course introduces the fundamentals of parallel computing, and performance analysis and optimization techniques for heterogeneous systems. It covers heterogeneous computing architectures, task- & data-parallel programming models, and practices of performance analysis/optimization for parallel programs on the heterogeneous systems.This course introduces the fundamentals of parallel computing, and performance analysis and optimization techniques for heterogeneous systems. It covers heterogeneous computing architectures, task- & data-parallel programming models, and practices of performance analysis/optimization for parallel programs on the heterogeneous systems.    

課程學習目標 Course Objectives
教育學生具備資訊專業知識及終身學習之能力教育學生具備獨立研究、設計及創新之能力教育學生優質團隊合作及國際觀之能力 

課程進度 Course Outline


週次 Week進度說明 Progress Description
1Introduction2Multicore Processor Architecture3Memory Architecture for Multiprocessing4GPU & Reconfigurable Architecture5Designing Parallel Programs6Communication & Synchronization7Parallel Programming (Pthreads)8Parallel Programming (OpenCL)9Parallel Programming (MPI)10Performance Profiling11Homework Presentation12Performance Modeling and Measurement Techniques13Term Project Proposal Presentation14Programming for Performance15Project Progress Review 16Programming for Heterogeneous Multicore Systems-on-Chips17New Applications 18Term Project Presentation 

　以上每週進度教師可依上課情況做適度調整。The schedule may be subject to change.


有關課程其他調查 Other Surveys of Courses
                   1.本課程是否規劃業界教師參與教學或演講?   否            
Is there any industry specialist invited in this course? How many times? No
			
           2.本課程是否規劃內含校外實習 (並非參訪)?   否		   
Is there any in (out of) school practicum involved in this course? How many hours?  No









實現CPU/GPU無縫切換運算　HSA催生下世代處理器 - 技術頻道 - 新電子科技雜誌 Micro-electronics



















 







會員登入
|
註冊會員
|
加入粉絲團
|
設成首頁
|
加入我的最愛
|
前往新通訊
2017年07月21日星期五





 



        熱門關鍵字：機器視覺 | 穿戴式 | 工業4.0 | IoT 



















 

首頁

追新聞

懂市場

學技術

查圖表

探商情

瘋研討

找廠商

訂雜誌

白皮書

影音專區

 









會員



紅利點數



收藏文章



訂閱電子報















登入








訂閱電子報

立刻輸入Email，獲取最新的資訊：

訂閱












首頁 》技術頻道 》文章內容





收藏功能：



分享報新知：






其他功能：








實現CPU/GPU無縫切換運算　HSA催生下世代處理器

文‧曾紹崟 發布日期：2013/12/30

關鍵字：NVIDIA．Apple．Microsoft．Samsung．Qualcomm


異質系統架構(HSA)標準正迅速在IC設計產業中崛起。為兼顧晶片效能與功耗表現，超微(AMD)、高通(Qualcomm)、聯發科等晶片業者近來大力推廣HSA架構，期達成CPU、GPU甚至是DSP等異質核心無縫切換與協同運算，以打造更高效省電的新一代處理器。

    最初GPU主要負責圖形繪製，隨著時間推移，GPU效能愈來愈強，吸引需大量運算能力的研究人員開發可在GPU上進行科學計算和模擬的解決方案，也就是把CPU運算工作部分轉移到GPU的通用型繪圖處理器(GPGPU)概念。       目前，統一計算架構(CUDA)、開放運算語言(OpenCL)、DirectCompute等利用GPU運算函式庫及應用程式介面(API)的方法，已分別被輝達(NVIDIA)、蘋果(Apple)和微軟(Microsoft)等處理器、品牌和作業系統廠商所提出，成為新一代異質系統架構(Heterogeneous System Architecture, HSA)標準中的多核心處理器之初步設計架構。   》想看更多內容？快來【免費加入會員】或【登入會員】，享受更多閱讀文章的權限喔！ 







相關文章


GPU實現車外場景比對　自駕車學習力大增
GPU模型推論效能升級　邊緣運算裝置AI更強大
Google揭露自家TPU技術細節　效能遠勝CPU/GPU
加快自駕車上路腳步　高解析地圖不可或缺
人工智慧晶片助陣　物聯網逐步升級AIoT











研討會專區


近期研討會
精彩回顧














主題式電子報





                        穿戴式裝置特輯                    



                        傳輸介面特輯                    















下載白皮書





                        《工業4.0實戰寶典》特刊網路精選版                    



                        2017年量測儀器產業特輯                    



(立即下載 好禮等你來拿)掌握最新連網汽車技術測試解決方案                    



                        2017年智慧城市產業關鍵報告                    






熱門文章


熱門點擊
編輯推薦








 



RSS訂閱
|
關於新電子
|
About Microelectronics
|
廣告委刊
|
聯絡編輯部
|
聯絡發行部
|
隱私權政策

城邦文化事業股份有限公司版權所有、轉載必究．Copyright(c) 2016 Cite Publishing Ltd.
 








CAD Lab



Computer Aided Design Laboratory (CAD Lab)

CAD實驗室歡迎大學部專題生加入團隊。  (更新日期: 2017/07/02) 











HPCA 2017, Austin, Texas, USA.
(Short visit with Prof. David Pan@UT Austin)







[Research Essay]
[General Information]
[Honor and Activity]
[Alumni]
[Project]
[Publication]
[Faculty]
[Teaching]
[Appendix]


Research Essay



資訊工程的專業領域相當廣泛，如同大家所耳熟能詳的，有網路、多媒體、軟體工程、生物資訊、系統軟體、資訊擷取...等。
電腦輔助晶片系統設計 (Computer-Aided Design for VLSI System, VLSI/CAD)
或電子設計自動化 (Electronic Design Automation, EDA) 亦是目前蓬勃發展的領域之一。

有些同學可能會誤以為CAD/EDA偏向電子電機並不適合資訊工程背景，其實這個觀念並不正確。
CAD/EDA是以資訊工程的技術來協助電子資訊產業正確而有效率地完成系統設計。

同學們在大學部已學習過Digital Design及Computer Organization這些課程，我們知道要設計一個電子資訊系統需要從
architectural level, functional level, logic level, gate level 一步一步由上而下的完成系統開發流程。
然而，隨著電子資訊產業技術的進展，現在電子資訊系統的複雜程度已經無法只憑人力來完成設計。
因此，具備資訊工程背景的我們可以透過電腦的強大運算能力來協助新一代電子資訊系統的開發。
簡單的說，就是以現在的電腦技術來輔助設計未來的電子資訊產品為目標。


身為資訊工程領域的我們都知道，資訊及通訊技術 (Information and Communications Technology, ICT) 的蓬勃發展，持續地推動全球各種產業向上提昇。
然而，促成資訊及通訊技術不斷向前邁進的核心是電子資訊系統的持續進步。
至於前面跟大家介紹的CAD/EDA，正是新世代電子資訊系統開發成功的關鍵。
從上面的說明，我們可以理解CAD/EDA是一個有挑戰性且應用價值高的領域，更是促進全球各種產業發展的推手。
在這個橫跨電子、資訊及應用領域的學科裡，除了需要具備資訊工程的專業能力外，也需要學習一些新領域的基礎知識。
具備資訊工程背景的同學大約需要一個學期的課程就可以慢慢上手。
在眾多的資訊工程領域裡，只有非常少數的學科能像CAD/EDA一般，同時整合軟硬體的理論基礎及實務應用。


在電子資訊系統設計的領域中，我們的團隊目前對於電子設計自動化、多核心計算機架構及異質平行計算有濃厚的興趣。
由於實驗室著重紮實的訓練，每一位實驗室團隊的成員都可以學習當一位成功的工程師所應該具備最關鍵的態度與能力。
更重要的是，我們實驗室的軟硬體資源充足，有很多的學習機會可以讓團隊的成員更上一層樓。
在現今應用領域廣泛、實用價值高的電子資訊產業裡，我們實驗室畢業生的出路非常亮眼，薪資水準也相當令人滿意。

CAD實驗室歡迎有學習動力及意願的同學加入我們的行列。
在這裡，我們可以一起營造一個良好的學習環境，好好地投資自己、開創未來！
有意願加入CAD實驗室的專題生、碩士班、博士班同學請先『完整閱讀』本網頁的內容後，
再以e-mail與老師預約時間面談。碩士班及博士班同學，請附上個人的自傳及簡歷。
CAD/EDA領域介紹短片: 15分鐘完整介紹版 (讓你瞭解晶片系統的完整設計流程)






Recent research interests

Electronic design automation (電子設計自動化)
Multicore computer architecture design (多核心計算機架構)
Heterogeneous parallel computing (異質平行計算)




General information about CAD Lab
What is RISC and IPR?
R.I.S.C. is our ultimate expectation for all lab members.
I.P.R. is our lab training focus.


RISC: Toward professional engineering road

Responsibility
Integrity
Self-discipline
Collaboration


IPR: Technical strength

Implementation
Presentation
Research


Fundamental knowledge/abilities (prerequisite)

Hardware

Digital Logic Design
Computer Organization

Software

Data Structure
Algorithm

System

Operating System

Implementation

C/C++ programming
Linux-based environment



Routine schedules

Joint group meeting (with Prof. Tseng's and Prof. Chen's research groups)

Paper presentation
90min~120min, weekly (10:00AM Wednesday in R1309, YZU)

Lab meeting

Research discussion
30min~90min, weekly (RB-309, NTUST)





If you don't have a strong willing to learn and just want to have a so-so training experience,
you are DEFINITELY NOT suitable to join our CAD Lab.



Academic honors and activities


Honors

劉一宇, Excellent Presentation Award, International PhD Student Workshop on SOC, 2006.
盧炳全, 96學年度優秀教學助理, 2008.
Shu-Ting Lee, "Buffer design for structured ASIC", Student Forum at Asia and South Pacific Design Automation Conference (ASP-DAC), 2009.
Chien-Feng Liao, "Cell legalization by density-controlled clustering", Student Forum at Asia and South Pacific Design Automation Conference (ASP-DAC), 2009.
蔡梅香、詹久儀、張至, 教育部『九十七學年度大學校院積體電路電腦輔助設計(CAD)軟體製作競賽』佳作 - Design partitioning for 3D IC, 2009.
孫昱人、林俊利, 教育部『九十八學年度大學校院積體電路電腦輔助設計(CAD)軟體製作競賽』佳作 - Isolation cell insertion for low power design, 2010.
蔡梅香、何慧珊、沈之龢, 教育部『九十八學年度大學校院積體電路電腦輔助設計(CAD)軟體製作競賽』佳作 - Static timing analysis with exception paths, 2010.
林俊利, "以CUDA技術發展合適於VLSI實體設計之演算法", 國科會大專生專題研究計畫, NSC-99-2815-C-155-013-E, 2010.
陳衍昊、許智皓, 教育部『九十九學年度大學校院積體電路電腦輔助設計(CAD)軟體製作競賽』佳作 - Numerical optimization on photo-mask - model-based optical proximity correction, 2011.
吳季恆, "以異質計算環境開發之光罩資料處理平臺", 國科會大專生專題研究計畫, NSC-100-2815-C-155-017-E, 2011.
Tian-Shiang Lu, Yen-Hao Chen, Ming-Hsuan Tu, ACM-ICPC Asia Taiwan National Contest for Private Universities (NCPU), First Place Award, 2011.
何慧珊, Synopsys summer internship, 2011/07 - 2011/08.
Tian-Shiang Lu, Yen-Hao Chen, Ming-Hsuan Tu, ACM-ICPC Asia Taiwan National Contest for Private Universities (NCPU), First Place Award, 2012.
蘇珮涵, "以即時和歷史路況實現行車規劃及時間推估之交通雲服務", 科技部大專生專題研究計畫, MOST-103-2815-C-155-020-E, 2014.
索晨華、洪庭偉、徐瑋均, 『2014助教提升線上學習討論競賽』季軍, 2014.
洪奕文, MediaTek internship, 2014/06 - 2014/09.

莊博堯, MediaTek internship, 2014/06 - 2014/09.

索晨華, MediaTek internship, 2014/11 - 2015/06.

徐瑋均, MediaTek internship, 2014/11 - 2015/12.

洪奕文, MediaTek internship, 2014/11 - 2015/12.

劉一宇, 元智大學102學年度教學傑出獎, 2014.
梁書萍, "低功率無線感測器之資料壓縮演算法評估、設計與實作", 科技部大專生專題研究計畫, MOST-104-2815-C-155-034-E, 2015.
徐瑋均, 104學年度優秀教學助理, 2016.
陳世翔, "以區段廣播掃描架構減少測試資料量", 科技部大專生專題研究計畫, MOST-106-2813-C-155-021-E, 2016.





Activities

教育部『大學校院積體電路電腦輔助設計軟體製作競賽』, Committee Member, 2007-2011.
EDA Forum, Title: Wire sizing alternative: A uniform dual-rail routing architecture, Speaker, 2007.
VLSI/CAD Symposium, Session: Physical Design Automation, Co-chair, 2008.
International Symposium on VLSI Design, Automation, and Test (VLSI-DAT), Tutorial Session: Challenges and Potentials in 3D IC Design, Chair, 2009. 
EDA Workshop, Session: 頂尖國際研討會論文摘要報告與poster討論, Co-chair, 2009.
International Symposium on VLSI Design, Automation, and Test (VLSI-DAT), Session: Physical Design for Emerging Technologies, Chair, 2010.
TMUE-CS Seminar, Title: Computer Aided Design for Structured ASIC, Speaker, 2010.
DAT學程核心課程精進計畫成果推廣發表會, Session: 實體設計自動化, Speaker, 2010.
EDA Workshop, Session: 頂尖國際研討會論文摘要報告, Co-chair, 2010.
KMU Invited Talk, Title: 研究生寶典：我要平安度過研究生生涯, Speaker, 2010.
FJU-EE Seminar, Title: Electronic Design Automation in Nano-scale Era, Speaker, 2010.
EDA Forum, Host, 2011, 2012.
CYCU-EL Seminar, Title: Electronic Design Automation in Nano-scale Era, Speaker, 2011.
KMU Invited Talk, Title: 教授沒有教的事：研究生的成功生存之道, Speaker, 2011.
CAD Contest at ICCAD, Committee Member, 2012-2017.
FJU-CSIE Seminar, Title: General-purpose GPU Computing for Electronic Design Automation, Speaker, 2012.
CYCU-ICE Seminar, Title: General-purpose GPU Computing for Electronic Design Automation, Speaker, 2012.
FJU-CSIE Short Course, Title: From Chip Multiprocessor to Heterogeneous Computing, Speaker, 2012.
International Symposium on VLSI Design, Automation, and Test (VLSI-DAT), Session: EDA for Circuit Analysis & Design, Co-chair, 2013.
NTNU-AET Seminar, Title: Dual-addressing Memory Architecture Design for Two-dimensional Memory Access Optimization, Speaker, 2013.
NCUE-EEDEPT Seminar, Title: From Chip Multiprocessor to Heterogeneous Computing, Speaker, 2013.
Intelligent Electronics Summer Camp, Co-host, 2013-2014.
VLSI/CAD Symposium, Poster Session: EDA, Testing, and Power Management, Chair, 2013.
NTUST-CSIE Seminar, Title: Dual-addressing Memory Architecture Design for Two-dimensional Memory Access Optimization, Speaker, 2013.
南昌大學移地教學, Course: Electronic Design Automation, Lecturer, 2013.
National Computer Symposium - Computer Systems Workshop, Technical Program Committee Member, 2013.
CYCU-EL Seminar, Title: Dual-addressing Memory Architecture Design for Two-dimensional Memory Access Optimization, Speaker, 2014.
International Symposium on VLSI Design, Automation, and Test (VLSI-DAT), Session: Advances in Circuit Optimization, Co-chair, 2014.
EDA Workshop, Session: 頂尖國際研討會論文摘要報告, Co-chair, 2014.
Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI), Organizing Committee Secretary, 2015.
教育部『ICCAD CADathlon Training』, Co-chair, 2015
PU-CI Seminar, Title: Dual-addressing Memory Architecture Design for Two-dimensional Memory Access Optimization, Speaker, 2015.
EDA Workshop, Session: 頂尖國際研討會論文摘要報告, Co-chair, 2015.
Asia and South Pacific Design Automation Conference (ASP-DAC), Technical Program Committee Secretary, 2016.
勞動部勞動力發展署『雙軌訓練旗艦計畫』職類檢核課程規劃小組 ─ IC工程, Committee Member, 2016.
VLSI/CAD Symposium, Session: Professor 2.0: 智慧電子領域教授教學之挑戰與策略, Speaker, 2016.
Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI), Technical Program Committee Member, 2016.

International Symposium on VLSI Design, Automation, and Test (VLSI-DAT), Tutorial Session: Flash Memory Design and Management, Chair, 2017. 
YZU-CSIE Seminar, Title: Dual-addressing Memory Architecture Design for Two-dimensional Memory Access Optimization, Speaker, 2017. 
CYCU-ICE Seminar, Title: Simultaneous Signal I/O Pad and Flip-Chip Bump Placement, Speaker, 2017. 
FJU-CSIE Seminar, Title: Simultaneous Signal I/O Pad and Flip-Chip Bump Placement, Speaker, 2017. 
YZU-CSIE Seminar, Title: Simultaneous Signal I/O Pad and Flip-Chip Bump Placement, Speaker, 2017. 
VLSI/CAD Symposium, Technical Program Committee Member, 2017.


Reviewer: ASP-DAC, DAC, DATE, ICCAD, ISCAS, ISQED, JCIE, JISE, SASIMI, TCAD, TCAS-I, TODAES, TVLSI, VLSI/CAD Symposium.






Alumni

Last update: 2017

陳福偉: 清華資工博士 / 聯發科技 / 益華電腦 
黃一哲: 凌陽科技 / 台灣積體電路製造 / 聯發科技 
鄭安深: 力晶科技 
李淑婷: 瑞昱半導體 
盧炳全: 矽統科技 / 聯發科技 
許博揚: 清華資工博士 / 聯發科技 
李泓毅: 群聯電子 
洪郼艎: 公職 
蔡梅香: 晨星半導體 
何慧珊: 晨星半導體 
蕭元佾: 奇碼科技 
詹久儀: 聯詠科技 / 創意電子 / 聯發科技 
許登傑: 同致電子 
洪庭偉: 威綸科技 
索晨華: 英華達 
徐瑋均: 知億科技 
吳宇庭: 服役 




Projects


MOST 科技部

Crosstalk-aware performance-driven routing / 效能導向低電磁雜訊繞線演算法之研究
2006/10/01-2007/07/31, NSC-95-2218-E-155-005
Development of logic and physical synthesis tools for structured ASICs (I) / 結構化客製積體電路邏輯合成及實體合成之研究 (I)
2007/08/01-2008/07/31, NSC-96-2221-E-155-070
Development of logic and physical synthesis tools for structured ASICs (II) / 結構化客製積體電路邏輯合成及實體合成之研究 (II)
2008/08/01-2010/07/31, NSC-97-2221-E-155-071-MY2
GPU accelerated computing framework for electronic design automation (I) / 以圖形處理器加速之運算架構應用於電子設計自動化 (I)
2011/08/01-2012/07/31, NSC-100-2221-E-155-052
GPU accelerated computing framework for electronic design automation (II) / 以圖形處理器加速之運算架構應用於電子設計自動化 (II)
2012/08/01-2013/07/31, NSC-101-2221-E-155-075
Dual-addressing memory architecture design and optimization (I) / 雙地址記憶體設計及應用最佳化 (I)
2013/08/01-2014/07/31, NSC-102-2221-E-155-089
Dual-addressing memory architecture design and optimization (II) / 雙地址記憶體設計及應用最佳化 (II)
2014/08/01-2015/07/31, MOST-103-2221-E-155-074
PIE: Development of power integrity enhancement methodology for reliable 3D chip integration / 應用於三維積體電路整合之電源完整性強化技術
2015/05/01-2016/07/31, MOST-104-2220-E-155-002
Design-for-reliability techniques for power/ground networks of 2.5D/3D ICs / 2.5D/3D積體電路電源網路可靠性設計技術
2016/08/01-2017/07/31, MOST-105-2221-E-011-166


MOE 教育部

前瞻晶片系統設計SOC學程計畫 ─ 電子設計自動化與測試學程
2007/03/01-2009/02/28
晶片系統設計跨校聯盟中心計畫 ─ DAT學程核心課程精進計畫 ─ 實體設計自動化
2009/03/01-2010/08/31
前瞻晶片系統設計SOC學程計畫 ─ 電子設計自動化與測試學程
2009/03/01-2011/01/31
智慧電子整合性人才培育計畫 ─ 電子設計自動化論壇
2011/04/01-2012/03/31
智慧電子整合性人才培育計畫 ─ 電子設計自動化論壇
2012/04/01-2013/02/28
智慧電子整合性人才培育計畫 ─ 智慧電子跨領域應用專題系列課程計畫 ─ 4C電子
2012/07/01-2014/01/31
智慧電子整合性人才培育計畫 ─ 高階應用處理器NoC記憶體系統 ─ 快取記憶體組織模組課程發展計畫, 實驗模組教學影片集
2012/12/01-2014/02/28
智慧電子整合性人才培育計畫 ─ 智慧電子前瞻技術發展夏令營
2013/03/01-2014/02/28
智慧電子前瞻技術精進課程推廣計畫 ─ 處理器設計與實作
2013/09/01-2014/08/31
智慧電子整合性人才培育計畫 ─ 高階應用處理器NoC記憶體系統 ─ 快取記憶體一致性協定模組課程發展計畫, 實驗模組教學影片集
2014/03/01-2015/02/28
智慧電子整合性人才培育計畫 ─ 智慧電子前瞻技術發展研習營
2014/03/01-2015/02/28
智慧電子前瞻技術精進課程推廣計畫 ─ 處理器設計與實作
2014/09/01-2015/08/31
智慧電子整合性人才培育計畫 ─ 高階應用處理器NoC記憶體系統 ─ 進階快取記憶體系統模組課程發展計畫, 實驗模組教學影片集
2015/03/01-2016/02/28
智慧電子整合性人才培育計畫 ─ 智慧電子前瞻技術發展研習營
2015/03/01-2016/05/31
智慧電子前瞻技術精進課程推廣計畫 ─ 處理器設計與實作
2015/09/01-2016/08/31
產業創新提升人才培育計畫 ─ IC領域之跨校教學聯盟中心專題課程計畫 ─ 計算機組織, 翻轉教學影片集
2016/05/01-2017/04/30



Others

Synopsys: Comparison of EDA Tools on Layer Operations (I)
2010/10/01-2011/10/31
Synopsys: Comparison of EDA Tools on Layer Operations (II)
2011/11/01-2012/10/31




Publications



Journal papers

Yi-Yu Liu, Kuo-Hua Wang, TingTing Hwang, "Crosstalk minimization in logic synthesis for PLA", in ACM Transactions on Design Automation of Electronic Systems (TODAES), Vol. 11, I. 4, pp. 890-915, 2006.
Yi-Yu Liu, TingTing Hwang, "Crosstalk-aware domino logic synthesis", in IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems (TCAD), Vol. 26, I. 6, pp. 1155-1161, 2007.
Fu-Wei Chen, Yi-Yu Liu, "Performance-driven dual-rail routing architecture for structured ASIC design style", in IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems (TCAD), Vol. 29, I. 12, pp. 2046-2050, 2010.
Mei-Hsiang Tsai, Po-Yang Hsu, Hung-Yi Li, Yi-Huang Hung, Yi-Yu Liu, "Routability optimization for crossbar-switch structured ASIC design", in ACM Transactions on Design Automation of Electronic Systems (TODAES), Vol. 18, I. 3, pp. 39:1-39:28, 2013.
Ting-Wei Hung, Yen-Hao Chen, Yi-Yu Liu, "Memory management for dual-addressing memory architecture", in IEICE Electronics Express (ELEX), Vol. 10, I. 15, pp. 1-10, 2013.
Po-Yang Hsu, Yung-Chih Chen, Yi-Yu Liu, "Hybrid LUT and SOP reconfigurable architecture", in Academia Sinica Journal of Information Science and Engineering (JISE), Vol. 30, I. 1, pp. 65-84, 2014.
Po-Yang Hsu, Yi-Yu Liu, "Buffer design and assignment algorithm for structured ASIC optimization", in Academia Sinica Journal of Information Science and Engineering (JISE), Vol. 30, I. 1, pp. 107-124, 2014.
Yen-Hao Chen, Yi-Lun Tang, Yi-Yu Liu, Chung-Hao Wu, TingTing Hwang, "A novel cache-utilization based dynamic voltage frequency scaling (DVFS) mechanism for reliability enhancements", in IEEE Transactions on Very Large Scale Integration Systems (TVLSI), Vol. 25, I. 3, pp. 820-832, 2017.


Conference papers


Yi-Yu Liu, Kuo-Hua Wang, TingTing Hwang, Chung-Laung Liu, "Binary decision diagram with minimum expected path length", in Proceedings of ACM/IEEE Design, Automation and Test in Europe (DATE), pp. 708-712, 2001.
Yi-Yu Liu, Kuo-Hua Wang, TingTing Hwang, "Crosstalk minimization in logic synthesis for PLA", in Proceedings of ACM/IEEE Design, Automation and Test in Europe (DATE), pp. 790-795, 2004.
Yi-Yu Liu, TingTing Hwang, "Crosstalk-aware domino logic synthesis", in Proceedings of ACM/IEEE Design, Automation and Test in Europe (DATE), pp. 1312-1317, 2006.
Fu-Wei Chen, Yi-Yu Liu, "Wire sizing alternative - An uniform dual-rail routing architecture", in Proceedings of ACM/IEEE Design, Automation and Test in Europe (DATE), pp. 796-799, 2008.
Fu-Wei Chen, Yi-Yu Liu, "Performance-driven dual-rail insertion for chip-level pre-fabricated design", in Proceedings of ACM/IEEE Design, Automation and Test in Europe (DATE), pp. 308-311, 2009.
Po-Yang Hsu, Shu-Ting Lee, Fu-Wei Chen, Yi-Yu Liu, "Buffer design and optimization for LUT-based structured ASIC design styles", in Proceedings of ACM Great Lakes Symposium on VLSI (GLSVLSI), pp. 377-380, 2009.
Po-Yang Hsu, Ping-Chuan Lu, Yi-Yu Liu, "An efficient hybrid LUT/SOP reconfigurable architecture", in Proceedings of IEEE International Symposium on VLSI Design, Automation, and Test (VLSI-DAT), pp. 173-176, 2010.
Yi-Huang Hung, Hung-Yi Li, Po-Yang Hsu, Yi-Yu Liu, "Dangling-wire avoidance routing for crossbar switch structured ASIC design style", in Proceedings of IEEE International Symposium on VLSI Design, Automation, and Test (VLSI-DAT), pp. 177-180, 2010.
Chiu-Yi Chan, Jiun-Li Lin, Lung-Sheng Chien, Tsung-Yi Ho, Yi-Yu Liu, "GPU-based line probing techniques for Mikami routing algorithm", in Proceedings of Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI), pp. 340-344, 2012.
Yen-Hao Chen, Yi-Yu Liu, "Dual-addressing memory architecture for two-dimensional memory access patterns", in Proceedings of ACM/IEEE Design, Automation and Test in Europe (DATE), pp. 71-76, 2013.
Ting-Wei Hung, Yen-Hao Chen, Yi-Yu Liu, "Memory management for dual-addressing memory architecture", in Proceedings of Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI), pp. 50-55, 2013.
Li-Yen Chang, Chen-Hua Suo, Yi-Yu Liu, "Counter-based victim cache hit rate optimization", in Proceedings of Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI), pp. 317-318, 2015.
Yen-Hao Chen, Yi-Lun Tang, Yi-Yu Liu, Allen C. H. Wu, TingTing Hwang, "A novel cache-utilization based dynamic voltage frequency scaling (DVFS) mechanism for reliability enhancements", in Proceedings of ACM/IEEE Design, Automation and Test in Europe (DATE), pp. 79-84, 2016.
Shu-Ping Liang, Yi-Yu Liu, "Symmetric segmented delta encoding for wireless sensor data compression", in Proceedings of Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI), pp. 4-9, 2016.



The DBLP Computer Science Bibliography








Faculty: Yi-Yu Liu 劉一宇

Associate Professor
Department of Computer Science and Information Engineering
National Taiwan University of Science and Technology
台灣科技大學 資訊工程系 副教授






Education


BS: Department of Physics, National Tsing Hua University, 1997
MS: Department of Computer Science, National Tsing Hua University, 2000
PhD: Department of Computer Science, National Tsing Hua University, 2006


Contact

E-mail: yyliu@mail.ntust.edu.tw
TEL: +886-2-2730-3664
FAX: +886-2-2730-1081





Office: E1-222-4
Address: No.43, Keelung Road, Sec.4, Taipei City 10607, Taiwan (R.O.C.)
10607 臺北市大安區基隆路四段43號




CAD實驗室歡迎有學習動力及意願的同學加入我們的研究團隊。請以e-mail與老師預約時間面談。



Teaching

Class materials are available on request or by accessing the moodle or virtual class portal

Graduate courses (National Taiwan University of Science and Technology)

Computer Architecture Simulation and Optimization, 計算機架構模擬與優化 (CS5139, 3-credit)
2017-Spring
Computer-Aided Design for VLSI System, 電腦輔助晶片系統設計 (CS, 3-credit)
2017-Fall


Undergraduate courses (National Taiwan University of Science and Technology)

Electronic Circuits, 電子電路 (CS2007, 3-credit)
[2017-2018]-Spring
Digital Logic Design, 數位邏輯設計 (CS, 3-credit)
2017-Fall
Computer Organization, 計算機組織 (CS, 3-credit)
2018-Spring



Graduate courses (Yuan Ze University)


Introduction to VLSI Design, 超大型積體電路設計 (CS653, 3-credit)
[2006-2007]-Fall
VLSI CAD I - High-level Synthesis, 超大型積體電路電腦輔助設計（一） (CS654, 3-credit)
[2007-2010]-Fall
VLSI CAD II - Physical Synthesis, 超大型積體電路電腦輔助設計（二） (CS655, 3-credit)
[2007-2011]-Spring
Special Topics on Electronic Design Automation, 電子設計自動化專題 (CS683, 3-credit)
2008-Spring, 2009-Fall, 2011-Fall, 2013-Fall, 2015-Fall
Parallel Programming for EDA Software, 平行化ＥＤＡ軟體實作 (CS518, 3-credit) (joint lecture - mainly on GPU programming)
[2009-2012]-Fall
Electronic Design Automation, 積體電路設計自動化 (CS650, 3-credit)
[2011-2016]-Fall
Introduction to Autotronics System Design, 車用電子系統導論 (CS520, 3-credit) (joint lecture - mainly on VLSI reliability)
2013-Spring
IC Design and Verification Laboratory, 晶片設計與驗證實習 (CS525, 3-credit) (joint lecture - mainly on Verilog design)
2014-Fall
IC Design Automation Laboratory, 晶片設計自動化實習 (CS526, 3-credit) (joint lecture - mainly on IC design automation)
2015-Spring
IC Testing and Automatic Control Laboratory, 晶片測試與自動化控制實習 (CS530, 3-credit) (joint lecture - mainly on Intel Galileo board and SECS/GEM implementation on WinSECS)
2015-Fall


Undergraduate courses (Yuan Ze University)

Physics, 普通物理學 (CS141, 4-credit)
2006-Fall
Computer Organization, 組合語言與計算機組織 (CS250, 3-credit), 計算機組織翻轉教學影片集 
[2007-2017]-Spring
Physics I, 普通物理（一） (CS149, 2-credit)
[2007-2012]-Fall
Physics II, 普通物理（二） (CS150, 2-credit)
[2008-2013]-Spring
Digital System Design, 數位系統設計 (CS204, 3-credit)
[2011-2016]-Fall
Microprocessor System, 微處理機系統設計 (CS320, 3-credit)
[2012-2016]-Spring



Undergraduate courses (National Open University)

電腦語言 - Visual Basic (Computer Language: Visual Basic)
2000-Fall
資料庫系統 (Database System)
2000-Fall
程式語言 (C/C++ Programming Language)
2001-Spring
作業系統 (Operating System)
2001-Fall, 2002-Fall
電腦網路 (Computer Network)
2002-Spring, 2003-Fall
電子商務系統應用 (E-commerce)
2002-Fall
軟體工程 (Software Engineering)
2004-Spring
資料結構與演算法 (Data Structure and Algorithm using Java)
2004-Fall
知識管理與資訊科技 (Introduction to Knowledge Management)
2005-Spring
電腦科學的理論基礎 (Fundamental Theory in Computer Science)
2005-Fall
資訊管理導論 (Management of Information System)
2006-Spring









Appendix


讓我們的心永遠保持明亮 (香港城市大學校長郭位)
No Risk, No Gain：專訪清大資工張世傑教授 (Ref: chickencutcut)
把握當下，盡力而為 (黃婷婷教授)
比爾蓋茲：在學校學不到的11件事
從UIUC看臺灣學生-胡文美教授夫婦專訪
職場成功術π型人
時間管理 (天下雜誌)
研究生應有的學習態度 (張慶元教授)
如果讓我重做一次研究生 (王汎森教授)
Advice for graduate student (給研究新鮮人的經驗談)
Advice for graduate student (給研究新鮮人的經驗談2) - updated on 2007/09/26
求知若飢，虛心若愚 (Apple CEO Steve Jobs 對史丹佛畢業生演講全文)
「只想求溫飽」的想法也許只會阻礙自己變得更好 (電子時報)
鍛練五力，讓世界搶著要你 (天下雜誌)
Great just isn't good enough (我的未來我的夢 ─ 一個二一學生的轉變) (林伯寰同學)
我國教育上的重大問題 (李家同教授)
Nine key attributes necessary for today's workplace

Leadership
Teamwork
Problem solving
Time management
Self-management
Adaptability
Analytical thinking
Global consciousness
Strong communication skills (listening, speaking, reading, and writing)

At a crossroads: plagiarism









分而治之的程式算法平行計算 











 排行統計
 精華導讀 
簡體



 


·本站提供學術論文翻譯服務

·本站提供meta分析服務

·本站提供matlab程式設計

·本站提供SCI發表支援

·本站提供SCI論文修改

· 本站提供軟體程式設計



  




首頁
統計
數據
問捲
程式
算法
代碼
翻譯
圖表
潤色
問捲樣本
問捲設計
問捲調查
科研協助
全程發表
期刊投稿

留學
 



程式
遺傳演算法
神經網路
系統仿真
程式語言
資料庫
影像技術
嵌入式系統
dsp
c++
web
java
c++builder
vc
vb
matlab



如果有潤色、修改、翻譯、發表、問捲、統計、程式等委託，請發email諮詢：haobole99@yahoo.com.tw，編輯12小時內回復！

















  文華軒 » 算法 » 分而治之的程式算法平行計算
分而治之的程式算法平行計算
 來源:文華軒網  作者: admin  時間:2015-12-03 09:04:29   字體:[大 中 小] 


這幾年來，所謂的「異構計算（Heterogeneous Computing）」，開始流行起來，得到愈來愈多人的關註，原因在於它是由CPU協同GPU一同進行計算工作、藉以提升運算效能的方式，而且，的確也能對計算效能的提升，明顯地發揮作用。
在未來，異構計算這種計算模式，勢必還有不少發展的潛力，在這一回中，就讓我們對「異構計算」話說從頭吧。
異構計算的起源
「異構計算」的想法，大概從80年代左右就產生了，一直發展至今，逐漸成為許多人研究的焦點，也開始實際落實在很多日常的軟體開發中。所謂的「異構」其實指的是相異的指令集架構，而「異構計算」指的便是，利用多個不同指令集架構的計算單元，組成一個計算系統的計算式。
在目前，許多人在談的異構計算，其中的異質架構的計算單元，就像是CPU、GPU、DSP、FPGA、ASIC等等。
就像現在很常見到的異構計算，便是運用原本電腦的CPU再加上繪圖卡的GPU一起構成計算系統，有些計算工作由通用性的CPU來處理，而有些特定的計算工作、適合運用GPU特性的，便交由GPU完成計算工作。由於CPU和GPU的指令集不同，計算架構也不同，因此，這種由CPU和GPU組成的計算系統，便屬於所謂的異構計算。
不過，異構計算並不單指這種由CPU和GPU構成的計算系統，正如前段中所說明的，凡是由多種不同指令集架構的計算系統皆為異構計算，異構的計算單元不見得要位在同一臺實體的電腦上，它們甚至可以是透過網路，彼此相連通訊進行溝通。
所以，像「網格計算（Grid Computing）」，便是利用網路將數量龐大的異質性電腦彼此相連，藉以提高龐大的計算能力來解決需要大規模計算的任務。
而像現在大家廣為討論的雲端計算，在未來的發展，也可以朝向異構的方式，來提供更豐富的計算方式。
異構計算的好處
不過，為什麼人們會開始採用異構的方式，來組成計算系統？
尤其是這幾年，開始流行CPU加上GPU的異構計算系統，究竟異構計算能為人們在計算工作上，帶來什麼優點呢？
對循序式的計算來說，指令是循序執行的，在執行完一個指令後才能執行下一個指令。因此，如果想要提升計算的速度，最主要的方式就是提升時脈速度。藉由減少每個指令執行所需的時間，來加快執行的速度。
但時脈速度的提升終究有極限。在過去的幾十年來，根據半導體的從業人員奉為圭臬的「摩爾定律（Moore’s Law）」，便預言每十八個月積體電路上所能容納的電晶體個數，就能變為原來的兩倍，而且成本不變。這使得人們有機會每隔十八個月用同樣的價錢，買到兩倍計算效能的電腦。
不過，即使摩爾定律在過去幾十年來如此準確，在短期內看起來也會依然有效，但是，還是開始有愈來愈多的人預言摩爾定律的時代即將結束。摩爾定律被預言即將結束的原因像是，半導體終有其物理極限，以及隨著技術不斷精進，需要的研發投資愈來愈高等等。
另一方面，除了循序計算的模式之外，人們很早以前也開始發展一些可以平行計算的架構及方法。所謂的平行計算，正是改變同時僅執行一個指令的方式。
在過去，人們分別試著在時間上，以及在空間上試著同時執行一個以上的指令。
在時間上同時執行多個指令的例子，便是我們都知道的管線化技術（pipeline）。管線化的技術，將多個指令的執行重疊在一起，使得CPU可以像是在同時間執行多個指令。
而在空間上同時執行多個指令，則是跳出同一處理器的限制，試著將計算工作畫分成若干個子工作，再利用多個處理器分別來處理這些子工作。如此一來，在同一時間裡，仍然可以同時執行多個指令。
而在多處理器的平行處理上，可以有非常多種的架構，而不同的處理器之間，需要相互溝通，聯結處理器的通訊方式也不盡相同、大異其趣。
多處理器的系統，從處理器間共享主記憶體的架構，到利用區域網路相連的多臺電腦，到利用網際網路相連的多臺電腦都有。適合的計算任務和規模也都不同。
例如像前段文中提到的網格計算，便是利用網際網路將各種電腦連接起來，並且運用它們平行執行來解決計算問題。因為連接處理器的通訊模式差異，以及處理器是否為相同的架構，就可以衍生出多種不同的方式。
在採用多個處理器的平行計算方式之後，計算的效能就不再直接相依於單一處理器的運算效能，而是可以運用數量眾多的電腦，藉此組成強大的計算能力，即使個別的電腦計算能力都十分平凡，但是因為螞蟻雄兵、以量取勝，加總起來的計算力還是十分可觀。
因為，平行計算的基本哲學就是：「分而治之（divide and conquer）」。將一個大的問題，拆解成若干較小的問題，甚至可以不斷遞迴拆解，直到問題的規模適合在單一處理器或電腦上解決。
像之前我們談到雲端計算這個主題時，即提到所謂MapReduce的解題方法。MapReduce即是一種將問題拆解成若干個小問題，再將問題發送到多個節點上進行計算，之後再合併計算結果的一種處理方法。
而這種解題的方式，就是一種平行計算的方式。
平行計算的興起
只不過，平行計算並不是完全不需要付出任何代價的。
首先，在平行計算模式下的演算方法，和循序計算模式下的演算法本質就不同，必須另行設計有效的平行計算演算法。
另外，將一個大型的任務拆解成為若干個較小型的任務，分別交付多個處理器或甚至個別電腦計算，在其過程及獲得計算結果後，多個處理器或電腦間勢必進行通訊，不論是基於溝通協調或是交換彼此的計算結果。而這溝通協調的通訊，就會帶來額外的負擔。通訊的代價愈大、所帶來的額外負擔就愈沉重。
即使通訊會為平行的計算帶來額外負擔，但只要計算的模式，以及所用的演算方法本身具備規模可擴充性（scalability），平行計算還是能夠具備相當大的優勢。因為具備規模可擴充性的意義在於，可以透過加入更多的處理器或計算節點，來持續增加計算力。
我們並不擔心個別的處理器或節點計算能力弱，因為只要增加處理器或節點就能帶來效能。需要擔心的，是不具規模可擴充性的情況，因為那意謂著，即使你增加處理器或節點，都無法持續得到更多的效能，這才是糟糕的事情。
當已經有愈來愈多人預言摩爾定律的時代即將結束的此時，單純倚靠個別處理器的效能，不斷以指數方式成長來解決計算問題的方式，也似乎看到了界限。
因此，具有規模可擴充性的平行計算方式，成了人們愈來愈重視的一條道路。而異構的平行計算，則是其中一種開始普及的方式。








來頂一下







返迴首頁









發表評論
共有條評論




電子郵件地址及聯繫電話不會被公開。必填項已用*標註*標註




姓名*



郵箱*



聯系電話*




評論


驗證碼*

  
匿名發表















新聞排行



15日 問捲資料分析協助服務16日 關於我們16日 聯繫我們13日 SCI資料分析結果修改協助服務31日 問捲設計的回收率問題16日 如何計算市場佔有率？20日 科研問捲協助和問捲分析服務01日 SCI科研實驗問捲分析協助服務11日 如何使用spss進行效度和信度分析23日 文獻引用：et al.的正確用法15日 解決方案


 精華導讀



30日 審稿人談論文審稿意見30日 審稿專家談怎麼撰寫好論文？30日 審稿專家給出的論文修改建議30日 符合預期的研究結果往往是最危險的結果30日 慎用垃圾論文30日 像論文一樣絕大多數突變都毫無作用30日 報告稱合著論文品質更高 心理學論文合著率30日 學術界啥水準工業界就啥水準30日 多數學術論文毫無作用29日 統計中的回歸分析29日 平均場方法及其他





關於我們-
  聯繫我們-
  解決方案-
  公告-
  提交訂單-
  線上諮詢-
  
閩ICP備16008971號-4  公安備案號35058202000168

  Copyright© 2004-2011 www.gotome.com.tw All Rights Reserved 
  






















異構計算─ 分而治之的平行計算 | iThome





















移至主內容















































 










程式人｜王建興


 

異構計算─ 分而治之的平行計算
 異構計算所指的不光是CPU協同GPU一起執行計算，而是利用多個不同指令集架構的計算單元，組成一個計算系統

 






 
按讚加入iThome粉絲團









 




 
文/王建興
|
2012-11-09發表
  

 









  
這幾年來，所謂的「異構計算（Heterogeneous Computing）」，開始流行起來，得到愈來愈多人的關註，原因在於它是由CPU協同GPU一同進行計算工作、藉以提升運算效能的方式，而且，的確也能對計算效能的提升，明顯地發揮作用。
在未來，異構計算這種計算模式，勢必還有不少發展的潛力，在這一回中，就讓我們對「異構計算」話說從頭吧。
異構計算的起源
「異構計算」的想法，大概從80年代左右就產生了，一直發展至今，逐漸成為許多人研究的焦點，也開始實際落實在很多日常的軟體開發中。所謂的「異構」其實指的是相異的指令集架構，而「異構計算」指的便是，利用多個不同指令集架構的計算單元，組成一個計算系統的計算式。
在目前，許多人在談的異構計算，其中的異質架構的計算單元，就像是CPU、GPU、DSP、FPGA、ASIC等等。
就像現在很常見到的異構計算，便是運用原本電腦的CPU再加上繪圖卡的GPU一起構成計算系統，有些計算工作由通用性的CPU來處理，而有些特定的計算工作、適合運用GPU特性的，便交由GPU完成計算工作。由於CPU和GPU的指令集不同，計算架構也不同，因此，這種由CPU和GPU組成的計算系統，便屬於所謂的異構計算。
不過，異構計算並不單指這種由CPU和GPU構成的計算系統，正如前段中所說明的，凡是由多種不同指令集架構的計算系統皆為異構計算，異構的計算單元不見得要位在同一臺實體的電腦上，它們甚至可以是透過網路，彼此相連通訊進行溝通。
所以，像「網格計算（Grid Computing）」，便是利用網路將數量龐大的異質性電腦彼此相連，藉以提高龐大的計算能力來解決需要大規模計算的任務。
而像現在大家廣為討論的雲端計算，在未來的發展，也可以朝向異構的方式，來提供更豐富的計算方式。
異構計算的好處
不過，為什麼人們會開始採用異構的方式，來組成計算系統？
尤其是這幾年，開始流行CPU加上GPU的異構計算系統，究竟異構計算能為人們在計算工作上，帶來什麼優點呢？
對循序式的計算來說，指令是循序執行的，在執行完一個指令後才能執行下一個指令。因此，如果想要提升計算的速度，最主要的方式就是提升時脈速度。藉由減少每個指令執行所需的時間，來加快執行的速度。
但時脈速度的提升終究有極限。在過去的幾十年來，根據半導體的從業人員奉為圭臬的「摩爾定律（Moore’s Law）」，便預言每十八個月積體電路上所能容納的電晶體個數，就能變為原來的兩倍，而且成本不變。這使得人們有機會每隔十八個月用同樣的價錢，買到兩倍計算效能的電腦。
不過，即使摩爾定律在過去幾十年來如此準確，在短期內看起來也會依然有效，但是，還是開始有愈來愈多的人預言摩爾定律的時代即將結束。摩爾定律被預言即將結束的原因像是，半導體終有其物理極限，以及隨著技術不斷精進，需要的研發投資愈來愈高等等。
另一方面，除了循序計算的模式之外，人們很早以前也開始發展一些可以平行計算的架構及方法。所謂的平行計算，正是改變同時僅執行一個指令的方式。
在過去，人們分別試著在時間上，以及在空間上試著同時執行一個以上的指令。
在時間上同時執行多個指令的例子，便是我們都知道的管線化技術（pipeline）。管線化的技術，將多個指令的執行重疊在一起，使得CPU可以像是在同時間執行多個指令。
而在空間上同時執行多個指令，則是跳出同一處理器的限制，試著將計算工作畫分成若干個子工作，再利用多個處理器分別來處理這些子工作。如此一來，在同一時間裡，仍然可以同時執行多個指令。
而在多處理器的平行處理上，可以有非常多種的架構，而不同的處理器之間，需要相互溝通，聯結處理器的通訊方式也不盡相同、大異其趣。
多處理器的系統，從處理器間共享主記憶體的架構，到利用區域網路相連的多臺電腦，到利用網際網路相連的多臺電腦都有。適合的計算任務和規模也都不同。
例如像前段文中提到的網格計算，便是利用網際網路將各種電腦連接起來，並且運用它們平行執行來解決計算問題。因為連接處理器的通訊模式差異，以及處理器是否為相同的架構，就可以衍生出多種不同的方式。
在採用多個處理器的平行計算方式之後，計算的效能就不再直接相依於單一處理器的運算效能，而是可以運用數量眾多的電腦，藉此組成強大的計算能力，即使個別的電腦計算能力都十分平凡，但是因為螞蟻雄兵、以量取勝，加總起來的計算力還是十分可觀。
因為，平行計算的基本哲學就是：「分而治之（divide and conquer）」。將一個大的問題，拆解成若干較小的問題，甚至可以不斷遞迴拆解，直到問題的規模適合在單一處理器或電腦上解決。
像之前我們談到雲端計算這個主題時，即提到所謂MapReduce的解題方法。MapReduce即是一種將問題拆解成若干個小問題，再將問題發送到多個節點上進行計算，之後再合併計算結果的一種處理方法。
而這種解題的方式，就是一種平行計算的方式。
平行計算的興起
只不過，平行計算並不是完全不需要付出任何代價的。
首先，在平行計算模式下的演算方法，和循序計算模式下的演算法本質就不同，必須另行設計有效的平行計算演算法。
另外，將一個大型的任務拆解成為若干個較小型的任務，分別交付多個處理器或甚至個別電腦計算，在其過程及獲得計算結果後，多個處理器或電腦間勢必進行通訊，不論是基於溝通協調或是交換彼此的計算結果。而這溝通協調的通訊，就會帶來額外的負擔。通訊的代價愈大、所帶來的額外負擔就愈沉重。
即使通訊會為平行的計算帶來額外負擔，但只要計算的模式，以及所用的演算方法本身具備規模可擴充性（scalability），平行計算還是能夠具備相當大的優勢。因為具備規模可擴充性的意義在於，可以透過加入更多的處理器或計算節點，來持續增加計算力。
我們並不擔心個別的處理器或節點計算能力弱，因為只要增加處理器或節點就能帶來效能。需要擔心的，是不具規模可擴充性的情況，因為那意謂著，即使你增加處理器或節點，都無法持續得到更多的效能，這才是糟糕的事情。
當已經有愈來愈多人預言摩爾定律的時代即將結束的此時，單純倚靠個別處理器的效能，不斷以指數方式成長來解決計算問題的方式，也似乎看到了界限。
因此，具有規模可擴充性的平行計算方式，成了人們愈來愈重視的一條道路。而異構的平行計算，則是其中一種開始普及的方式。
 
 



作者簡介



 
 
 

王建興
目前在一家網路應用軟體公司擔任技術長的工作，專長是物件導向設計以及Internet應用系統的開發。他過去的研究興趣包括：點對點網路、分散式網路管理、行動式代理人、感知網路。從企業應用軟體系統，到個人行動裝置上的應用，他都有一些開發的經驗。並且對於網路創業及網路應用的發展趨勢，持續保持高度的關心。

  

 
































 







 Advertisement


 




 

 

更多 iThome相關內容


  
 老鳥反而飛得慢？ 

 從搜尋引擎到文字探勘（上） 

 從搜尋引擎到文字探勘（中） 

 從搜尋引擎到文字探勘（下） 

 成為一位CTO 

 技術寫作記錄成長的軌跡 
 
 






 







 

熱門新聞






 


英國Wi-Fi業者使壞，讓2.2萬名用戶無意中同意去掃流動廁所

2017-07-18
 
 






 


Google 兩步驟驗證將以手機提示取代簡訊

2017-07-17
 
 






 


【AI關鍵技術】三大熱門深度學習框架新進展

2017-07-19
 
 






 


硬體不相容，部份英特爾Atom裝置無法升級Windows 10 Creators Update

2017-07-18
 
 






 


災難！CoinDash首度發行貨幣當天就被駭，損失近700萬美元

2017-07-18
 
 






 


微軟亞洲研究院院長洪小文：越複雜越不管用，AI最適合封閉型的高重複性任務

2017-07-17
 
 






 


安撫使用者不滿情緒，Skype聯絡人狀態顯示功能回來了!

2017-07-17
 
 






 


南韓代管業者Nayana遭勒索軟體攻擊，與駭客達成協議將支付110萬美元贖金

2017-06-21
 
 






 


2017年AI開始普及化，技術競賽白熱化

2017-07-15
 
 






 


國際警方聯手關閉暗網市集AlphaBay

2017-07-17
 
 



 

專題報導




企業行動化管理解決方案採購大特輯 


AI 100（上） 


公有雲儲存服務大盤點 


富士通AI新戰略 


企業身分驗證雲端服務採購特輯 

更多專題報導
 

 



























Laboratory of Electronic Design Automation (EDA Lab)




 








Laboratory of Electronic Design Automation (EDA Lab)












HomeGeneral InformationPublicationsHonors and activitiesProjectsAlumniFacultyTeaching



 



Home







資訊工程的專業領域相當廣泛，如同大家所耳熟能詳的，有網路、多媒體、軟體工程、生物資訊、系統軟體、資訊擷取...等。
電子設計自動化(Electronic Design Automation, EDA)亦是目前蓬勃發展的領域之一。
有些同學可能會誤以為EDA偏向電子電機並不適合資訊工程背景，其實這個觀念並不正確。
EDA是以資訊工程的技術來協助電子資訊產業正確而有效率地完成系統設計。

同學們在大學部已學習過Digital Design及Computer Architecture這些課程，我們知道要設計一個電子資訊系統需要從
architectural level, functional level, logic level, gate level 一步一步由上而下的完成系統開發流程。
然而，隨著電子資訊產業技術的進展，現在電子資訊系統的複雜程度已經無法只憑人力來完成設計。
因此，具備資訊工程背景的我們可以透過電腦的強大運算能力來協助新一代電子資訊系統的開發。
簡單的說，就是以現在的電腦技術來輔助設計未來的電子資訊產品為目標。



身為資訊工程領域的我們都知道，資訊及通訊技術(Information and Communications Technology, ICT)的蓬勃發展，持續地推動全球各種產業向上提昇。
然而，促成資訊及通訊技術不斷向前邁進的核心是電子資訊系統的持續進步。
至於前面跟大家介紹的EDA，正是新世代電子資訊系統開發成功的關鍵。
從上面的說明，我們可以理解EDA是一個有挑戰性且應用價值高的領域，更是促進全球各種產業發展的推手。
在這個橫跨電子、資訊及應用領域的學科裡，除了需要具備資訊工程的專業能力外，也需要學習一些新領域的基礎知識。
具備資訊工程背景的同學大約需要一個學期的課程就可以慢慢上手。
在眾多的資訊工程領域裡，只有非常少數的學科能像EDA一般，同時整合軟硬體的理論背景及實務應用。



在電子資訊系統設計的領域中，我們的團隊目前對於電子設計自動化、多核心計算機架構及異質平行計算有濃厚的興趣。
由於實驗室著重紮實的訓練，每一位實驗室團隊的成員都可以學習當一位成功的工程師所應該具備最關鍵的態度與能力。
在現今應用領域廣泛、實用價值高的電子資訊產業裡，我們實驗室畢業生的出路非常亮眼，薪資水準也相當令人滿意。

EDA實驗室歡迎有學習動力及意願的同學加入我們的行列。
在這裡，我們可以一起營造一個良好的學習環境，好好地投資自己、開創未來！
有意願加入EDA實驗室的專題生、碩士班、博士班同學請先『完整閱讀』本網頁的內容後，
再以e-mail與老師預約時間面談。碩士班及博士班同學，請附上個人的自傳及簡歷。






Recent research interests

Electronic design automation (電子設計自動化)
Multicore computer architecture design (多核心計算機架構)
Heterogeneous parallel computing (異質平行計算)






 


















Sign in|Recent Site Activity|Report Abuse|Print Page|Powered By Google Sites



















 





國立交通大學機構典藏：於異質平行化平臺之現代廣域繞線設計





























































Please click here if you are not redirected within a few seconds.
Skip navigation
















目前位置：國立交通大學機構典藏
學術出版
畢業論文






















標題: 於異質平行化平臺之現代廣域繞線設計Globally Routing Modern Designs on Heterogeneous Parallel Platform
作者: 田珂帆李毅郎Li, Yih-Lang資訊科學與工程研究所
關鍵字: 廣域繞線;統一運算裝置架構;平行化演算法;電子設計自動化;VLSI實體設計自動化;Global Routing;CUDA;Parallel Algorithm;Electronic Design Automation;VLSI Physical Design Automation
公開日期: 2012
摘要: 近年來因積體電路製程技術的快速發展，在越來越複雜的設計需求和加速構思新產品上市的緊迫壓力下，繞線的計算速度更加地受到重視。本論文實現於由CPU和GPU處理器組成之異質平行平臺。我們使用以處理速度為導向的CPU進行軟體的串行部分，以吞吐量為導向的GPU處理軟體的平行部分。
當多條連線同時取用相同的繞線資源時就會發生資源競爭的問題，並導致平行繞線產生不可預期的溢出。本論文提出一個於GPU上針對個別連線的繞線資源成本評估演算法，使在平行繞線下的連線能夠有較佳廣域觀點並改善上述所提之資源競爭現象。我們提出在GPU平臺上進行的平行化拓撲結構重建方法。經實驗顯示本拓鋪結構重建法在多次完成重建後能夠有效幫助設計改善擁擠區域，其執行時間僅佔整體時間的 0.09%~1.81%。As integrated circuit technology rapidly advanced, the runtime of routing gains much more attention due to the elaborate design requirements and time-to-market pressure. This thesis is implemented on the heterogeneous parallel platform, which is build up by hybrid CPU and GPU processors. We use the latency oriented CPU to compute the sequential part of the program and the throughput oriented GPU to execute the parallel part.
When more than one net queries the same routing resource, the race condition occurs and leads to unexpected overflow after the parallel routing. In this thesis, a GPU-based algorithm is proposed to evaluate the cost of routing resources for each net separately with a good global view and the algorithm can efficiently relieve the phenomenon mentioned above. The GPU-based topology reconstruction is proposed to reconstruct the topology of a multi-pin net in parallel and fix the overflow edges. Experimental result shows that the proposed algorithm can iteratively relieve the over-congested areas efficiently in 0.09% to 1.81% of the total runtime.
URI: http://140.113.39.130/cdrfb3/record/nctu/#GT079955522http://hdl.handle.net/11536/50438
顯示於類別：畢業論文




















IR@NCTUTAIRCrossRefGPU平臺下的高度平行化繞線演算法與其應用 / 羅勻鍵;Lo, Yun-Jian;李毅郎;Li, Yih-Lang考慮設計階層之可繞度導向平面擺置器 / 吳宗翰;Wu, Tsung-Han;李毅郎;Li, Yih-Lang針對3D整合之電子設計自動化技術開發---子計畫二：三維電路整合之實體設計系統(II) / 李毅郎;Li Yih-LangNCTU-GR: Efficient Simulated Evolution-Based Rerouting and Congestion-Relaxed Layer Assignment on 3-D Global Routing / Dai, Ke-Ren;Liu, Wen-Hao;Li, Yih-LangMR: A new framework for multilevel full-chip routing / Chang, YW;Lin, SP針對3D整合之電子設計自動化技術開發---總計畫(II) / 陳宏明;Chen Hung-Ming國立成功大學 - 於分散式運算平臺上使用非同步階段推進技術之平行化細部繞線 / 畢玉泉; Pi, Yu-Chuanempty 國立中山大學 - 在異質工作站群之最佳化平行BLAS設計 / 蕭勝夫 國立中正大學 - 異質平臺之多線程影音串流同步方案設計與實現 / Xue Yu-yao 國立臺灣科技大學 - 現代無線系統之三種小型化平面天線設計 / 吳松融 國立臺灣科技大學 - 現代無線系統之三種小型化平面天線設計 / 吳松融 國立清華大學 - 一個針對現代設計之嶄新的全域繞線器 / 高芷溶; Jhih-Rong Gao 國立臺灣師範大學 - 後現代敘事設計理論應用於平面廣告設計之影像創作研究 / 李沂霏 Loading...












國立交通大學機構典藏：學術出版































Please click here if you are not redirected within a few seconds.
Skip navigation
















目前位置：國立交通大學機構典藏






學術出版
: [108112]




























類別


專利資料

技術報告

教師專書

會議論文

期刊論文

畢業論文

研究計畫




探索


作者
570 
楊千495 
Kuo, Hao-Chung446 
陳光華374 
張翼349 
林進燈327 
Lin, Chin-Teng322 
陳安斌320 
吳重雨318 
李榮貴317 
孫春在.
下一步 >

關鍵字
449 
類神經網路424 
GaN423 
INFORMATION422 
電子工程419 
ELECTRONIC-ENGINEERING408 
 329 
氮化鎵301 
薄膜電晶體293 
OFDM275 
電腦.
下一步 >

公開日期
83654 
2000 - 201724454 
1911 - 1999









國立交通大學機構典藏：畢業論文































Please click here if you are not redirected within a few seconds.
Skip navigation
















目前位置：國立交通大學機構典藏
學術出版






畢業論文
: [47103]


























類別內的文件 (依公開日期由降冪排序排序)： 從 1 到 20 筆，總共 47103 筆


 下一頁 >




公開日期標題作者2016基於位置感知非侵入式負載監測之建築能源管理系統簡子陽; Chien, Tzu-Yang; 曹孝櫟; Tsao, Shiao-Li; 資訊科學與工程研究所
2016以網格為基礎的鄰近密集區域查詢之研究蘇庭昱; Su,Ting-Yu; 黃俊龍; 資訊科學與工程研究所
2016標記有根樹的計數問題楊凱帆; Yang, Kai-Fan; 傅恆霖; 劉樹忠; Fu, Hung-Lin; Liu, Shu-Chung; 應用數學系所
2015元件佈局相關之寄生效應和參數萃取方法應用於奈米射頻CMOS模擬及雜訊分析羅毅人; Lou, Yi-Jen; 郭治群; Guo, Jyh-Chyurn; 電子工程學系 電子研究所
2015整合Kinect與加速規量化臨床Tinetti量表參數黃巖閔; Huang, Yan-Min; 楊秉祥; Yang, Bing-Shiang; 機械工程系所
2015錶面氧化層對鍺化鎳奈米線錶面形貌的影響陳佩玟; Chen, Pei-Wen; 周苡嘉; Chou, Yi-Chia; 電子物理系所
2015高效率平面式微光學聚光器李勝儀; 潘瑞文; 光電科技學程
2015兩岸服務貿易協議對台灣電影產業影響-以文化例外出發討論洪灝淩; Hung, Hao-Ling; 陳在方; Chen, Tsai-Fang; 科技法律研究所
2015漢語「人家」的語意解釋李靜汶; Li, Ching-Wen; 林若望; Lin, Jo-Wang; 外國語文學系外國文學與語言學碩士班
2015浴缸內外高低差對進出浴缸動作跌倒風險的影響黃健祐; 楊秉祥; 機械工程系所
2015耗散奈米線中接近量子相變點的非平衡電子傳輸行為林照蘊; Lin, Chao-Yun; 仲崇厚; Chung, Hou-Chung; 電子物理系所
2015新竹市水源里地方守護的形成與轉化（1980-2014）林威廷; Lin, Wei-Ting; 莊雅仲; Chuang,Ya-Chung; 人文社會學系族群與文化碩士班
2015氧化鋅奈米柱陣列長度與液晶預傾角關係之研究陳睦哲; Chen, Mu-Zhe; 鄭協昌; Jeng, Shie-Chang; 影像與生醫光電研究所
2015藉由解剖學治療學及化學分類系統與同源藥理揭露非癌症藥物於癌症治療曾仁琥; Tseng, Jen-Hu; 楊進木; Yang, Jinn-Moon; 生物資訊及系統生物研究所
2015整合薄膜電晶體及非揮發性浮動閘極記憶體的記憶體電晶體製備研究彭子瑄; Peng, Tzu-Hsuan; 謝宗雍; Hsieh,Tsung-Eong; 材料科學與工程學系所
2015標準制定組織之專利集管型態與授權爭議分析葉家齊; Yeh, Chia-Chi; 劉尚志; Liu, Shang-Jyh; 科技法律研究所
2015設計專利侵權判斷之研究—以美國法為中心陳盈如; Chen, Ying-Ju; 劉尚志; Liu, Shang-Jyh; 科技法律研究所
2015台灣北部三個空品測站大氣超細微粒的特性李國瑞; Lee, Guo-Rui; 蔡春進; Tsai,Chuen-Jinn; 環境工程系所
2015美國後eBay時代專利侵權案件永久禁制令之研究李玄; 王立達; 科技法律研究所
2015拉普拉斯變換及其應用江培華; Chiang, Pei-Hua; 林琦焜; Lin, C. K.; 應用數學系所


類別內的文件 (依公開日期由降冪排序排序)： 從 1 到 20 筆，總共 47103 筆


 下一頁 >




探索


作者
547 
楊千443 
陳光華298 
李榮貴297 
唐瓔璋294 
黃仁宏292 
陳安斌267 
鍾惠民260 
虞孝成249 
朱博湧248 
孫春在.
下一步 >

關鍵字
423 
INFORMATION419 
ELECTRONIC-ENGINEERING419 
電子工程335 
類神經網路282 
氮化鎵272 
電腦270 
MANAGEMENT268 
GaN265 
管理260 
薄膜電晶體.
下一步 >

公開日期
33253 
2000 - 201613850 
1911 - 1999











應用於異質計算以工作複製為基礎的高效能排程演算法__國立清華大學博碩士論文全文影像系統





















































資料載入處理中...



















網站地圖|
首頁|

本站說明|
聯絡我們|
圖書館首頁|
相關資源|
台聯大論文系統|
操作說明

|
OpenSearch
|
English



















簡易查詢
進階查詢
論文瀏覽
熱門排行
我的研究室
上傳論文
建檔說明
常見問題






帳號：guest(104.199.203.235)          離開系統


字體大小：

 

 

 













詳目顯示










 第 1 筆 /
      共 1 筆   









 
/1頁
















以作者查詢圖書館館藏、以作者查詢臺灣博碩士論文系統、以作者查詢全國書目、勘誤回報




論文基本資料
摘要
外文摘要
論文目次
參考文獻
電子全文



作者(中文):鄭仰評作者(外文):Yang-Ping Cheng論文名稱(中文):應用於異質計算以工作複製為基礎的高效能排程演算法論文名稱(外文):A Performance-Efficient Task Duplication-Based Scheduling Algorithm for Heterogeneous Computing指導教授(中文):鍾葉青指導教授(外文):Yeh-Ching Chung學位類別:碩士校院名稱:國立清華大學系所名稱:資訊工程學系學號:924382出版年(民國):94畢業學年度:94語文別:英文論文頁數:36中文關鍵詞:平行處理、排程、異質系統、工作複製、工作圖形外文關鍵詞:parallel processing、scheduling、heterogeneous systems、task duplication、task graphs相關次數:

推薦:0點閱:13評分:下載:42收藏:0



利用高速網路連接不同的資源提供了一個新的計算平臺，稱為異質計算系統，異質計算系統可以提供執行平行和分散式的密集計算。為了在異質系統中達到高效能，有效率的排程是非常關鍵性的。雖然已經有許多排程演算法在文獻中被提出，但大部分主要是針對同質系統。在這篇論文中，我們提出了一個可以達到高效能，運用在有限異質運算元環境中的神奇演算法，此演算法稱為異質工作複製排程 (heterogeneous task duplication scheduling (HTDS))。HTDS利用工作複製的方法來減少資料傳送的負擔，進而達到最小化排程長度。為了評價HTDS演算法的效能，我們製作了一個模擬器，這個模擬器包含了一個可以產生不同特性加權的有向無迴圈圖形(DAG)的參數化圖形產生器。在這個模擬器上，我們嵌入了HTDS，HEFT，LDBS1 和LDBS2四個演算法。模擬結果顯示我們的排程演算法在效能方面優於其他演算法。

Diverse sets of resources interconnected with a high-speed network provide a new computing platform, called the heterogeneous computing system, which can support the execution of computationally intensive parallel and distributed application programs.  Efficient task scheduling algorithm is critical for application programs to achieve high performance in heterogeneous computing systems.  Although a large number of scheduling heuristics have been presented in the literature, most of them are mainly for the systems with homogeneous processors.  In this thesis, we present a novel task scheduling algorithm, heterogeneous task duplication scheduling (HTDS), for a bounded number of heterogeneous processors with an objective to meet high performance.  The HTDS algorithm uses task duplication method to decrease the communication overhead and to minimize the schedule length of application programs.  To evaluate the performance of the proposed task scheduling algorithm, we have developed a simulator that contains a parametric graph generator for generating weighted directed acyclic graphs with various characteristics.  We have implemented the HTDS along with three task scheduling algorithms, HEFT, LDBS1, and LDBS2, on the simulator.  The simulation results show that our task scheduling algorithm outperforms other algorithms in terms of speedup.

1 Introduction2 Related Work  2.1 The Heterogeneous Earliest Finish Time (HEFT) Algorithm  2.2 The Levelized Duplication Based Scheduling (LDBS) Algorithm3 The Computational and the Architectural Model4 The HTDS Algorithm  4.1 Definitions and Rule used by HTDS  4.2 HTDS Algorithm5 Performance Evaluation and Simulation Results  5.1 GPP < 1  5.2 GPP = 1  5.3 GPP > 1  5.4 Comparisons of Execution Time of Scheduling Algorithms6 ConclusionsReferencesAppendix

[1]  T.L. Adam, K.M. Chandy, and J.R. Diskson, “A Comparison of List Schedules for Processing Systems,“ Communication of ACM, Vol.17 , No. 12, pp. 685-690, 1974.[2]  I. Ahmad and Y.-K. Kwok, “On Exploiting Task Duplication in Parallel Program Scheduling,” IEEE Transactions on Parallel and Distributed Systems, Vol. 9, No. 9 September 1998.[3]  Y.C. Chung and S. Ranka, “Applications and Performance Analysis of a Compile-Time Optimization Approach for List Scheduling Algorithms on Distributed Memory Multiprocessors,” Proc. Supercomputing, pp. 512-521, Nov. 1992.[4]  Atakan Dogan and Fusun Ozguner, “LDBS: A Duplication Based Scheduling Algorithm for Heterogeneous Computing Systems,” Proceedings of the International Conference on Parallel Processing (ICPP’02), 2002.[5]  H. El-Rewini and T.G. Lewis, “Scheduling Parallel Program Tasks onto Arbitrary Target Machines,” Journal of Parallel and Distributed Computing, Vol. 9, pp.138-153, 1990.[6]  A. Gerasoulis and T. Yang, “A Comparison of Clustering Heuristics for Scheduling DAGs on Multiprocessor,” J. Parallel and Distributed Computing, Vol. 16, No. 4, pp. 276-291, December 1992.[7]  T. Hagras, J. Janecek, “A High Performance Low Complexity Algorithm for Compile-Time Task Scheduling in Heterogeneous Systems,” Proceedings of the 18th International Parallel and Distributed Processing Symposium (IPDPS’04), 2004.[8]  J.J. Hwang Y.C Chou, F.D. Anger, and C.Y. Lee, “Scheduling Precedence Graphs in Systems with Interprocessor Communication Times,” SIAM Journal of Computing, Vol. 18. pp. 244-257, 1989.[9]  M. Iverson, F. Ozguner, and G. Follen, “Parallelizing Existing Applications in a Distributed Heterogeneous Environment,” Proc. Heterogeneous Computing Workshop, pp. 93-100, 1995.[10] S.J. Kim and J.C. Browne, “A General Approach to Mapping of Parallel Computation upon Multiprocessor Architectures,“ Proc. Int’l Conf. Parallel Processing, Vol. 2, pp. 1-8,1998.[11] B. Kruatrachue and T.G. Lewis, “Grain Size Determination for Parallel Processing,” IEEE Software, pp. 23-32, Jan. 1988[12] Y.-K. Kwok and I. Ahmad, “Static Scheduling Algorithms for Allocating Directed Task Graphs to Multiprocessors,” ACM Computing Surveys, Vol. 31, No. 4, December 1999.[13] Y.-K. Kwok and I. Ahmad, “Dynamic Critical-Path Scheduling: An Effective Technique for Allocating Task Graphs to Multiprocessors,” IEEE Transactions on Parallel and Distributed Systems, Vol. 7, No. 5, pp. 506-521, May 1996.[14] G.-L. Park, B. Shirazi, and J. Marquis, “DFRN: A new approach for duplication based scheduling for distributed memory multiprocessor systems,” Proc. Int’l Conf. Parallel Processing Symposium, pp. 157-166, 1997.[15] A. Radulescu and A.J.C. Van Gemund, “Fast and Effective Task Scheduling in Heterogeneous Systems,”  Proc. Of HCW, pp. 229-238, MAY 2000.[16] S. Ranaweera and D.P. Agrawal, “A Task Duplication based Algorithm for Heterogeneous Systems,” Proc. Of IPDPS, pp. 445-450, May 2000.[17] R. Sakellariou, H. Zhao, “A Hybrid Heuristic for DAG Scheduling on Heterogeneous Systems,” Proceedings of the 18th International Parallel and Distributed Processing Symposium (IPDPS’04), 2004.[18] G.C. Sih and E.A. Lee, “Scheduling to Account for Interprocessor Communication within Interconnection-Constrained Processor Networks,” ICPP, Vol. 1, pp. 9-16, 1990.[19] G.C. Sih and E.A. Lee, “A Compile-Time Scheduling Heuristic for Interconnection-Constrained Heterogeneous Processor Architectures,” IEEE Transactions on Parallel and Distributed Systems, Vol. 4, No. 2, pp. 175-186, Feb. 1993.[20] H. Topcuoglu, S. Hariri, and M.-Y. Wu, “Performance-Effective and Low-Complexity Task Scheduling for Heterogeneous Computing,” IEEE Transactions on Parallel and Distributed Systems, Vol. 13, No. 3, March 2002.[21] M. Wu and D. Gajski, “Hypertool: A Programming Aid for Message Passing Systems,” IEEE Transactions on Parallel and Distributed Systems, Vol. 1, pp. 330-343, July 1990.[22] T. Yang and A. Gerasoulis, “DSC: Scheduling Parallel Tasks on an unbounded Number of Processors,” IEEE Transactions on Parallel and Distributed Systems, Vol. 5, No. 9, pp.951-967, Sept. 1994.
封面摘要序言或致謝辭目錄Chapter 1Chapter 2Chapter 3Chapter 4Chapter 5Chapter 6ReferencesAppendix電子全文連結







推文當script無法執行時可按︰推文
推薦當script無法執行時可按︰推薦
評分當script無法執行時可按︰評分
引用網址當script無法執行時可按︰引用網址
轉寄當script無法執行時可按︰轉寄





 
 
 
 






















top















相關論文





1.
平行處理上的兩個系統軟體技術


2.
軟體分散式共享記憶體系統中適應的遷移家協定


3.
InfiniBand網路中Fat-Tree拓樸上的多點傳播機制


4.
嵌入式印表機伺服器


5.
在任意連接蟲洞網路下基於轉動模組所建立的有效率無死結以樹為基礎的繞徑演算法


6.
無線感測網路之佈建策略


7.
在InfiniBand網路上利用緒遷移達到記憶體區域性的多緒分散式共享記憶體系統


8.
在低位元率聲音編碼器上一個基於多重描述編碼的可延展與強健的方法


9.
一個在InfiniBand網路上使用無死結路由演算法來建造隨機轉送表且有效率低負擔的方法


10.
在無線感測器網路中以德洛內三角形為基礎的感測器佈置方式


11.
SPE:用於無線感測器網路的程式開發環境


12.
InfiniBand上一個有效率處理不連續輸入輸出的MPI-IO


13.
暫存器配置演算法於共有與叢集混合式暫存器架構


14.
基於具彈性的地域感知性之覆蓋式網路建立同儕式串流系統


15.
CFR: 同儕互助式檔案存放系統





 










 


簡易查詢 |
進階查詢 |
論文瀏覽 |
熱門排行 |
管理/審核者登入










本系統共收集：論文全文：28721 筆、摘要：43115 筆目前上線人數：29 ／ 訪客人次（自104年7月）：7265715國立清華大學圖書館著作權聲明 Copyright © 2010 All rights reserved.本館地址：30013 新竹市光復路二段101號 電話：03-5742995本網站最佳瀏覽解析度為 1024 x 768，建議瀏覽器 FireFox、Google Chrome、 IE7.0以上版本






















