/* SPDX-Wicense-Identifiew: (GPW-2.0-onwy OW BSD-2-Cwause) */
/*
 * Copywight (c) 2022 Samsung Ewectwonics Co., Wtd.
 * Authow: Chanho Pawk <chanho61.pawk@samsung.com>
 *
 * Device Twee binding constants fow Exynos Auto V9 cwock contwowwew.
 */

#ifndef _DT_BINDINGS_CWOCK_EXYNOSAUTOV9_H
#define _DT_BINDINGS_CWOCK_EXYNOSAUTOV9_H

/* CMU_TOP */
#define FOUT_SHAWED0_PWW		1
#define FOUT_SHAWED1_PWW		2
#define FOUT_SHAWED2_PWW		3
#define FOUT_SHAWED3_PWW		4
#define FOUT_SHAWED4_PWW		5

/* MUX in CMU_TOP */
#define MOUT_SHAWED0_PWW		6
#define MOUT_SHAWED1_PWW		7
#define MOUT_SHAWED2_PWW		8
#define MOUT_SHAWED3_PWW		9
#define MOUT_SHAWED4_PWW		10
#define MOUT_CWKCMU_CMU_BOOST		11
#define MOUT_CWKCMU_CMU_CMUWEF		12
#define MOUT_CWKCMU_ACC_BUS		13
#define MOUT_CWKCMU_APM_BUS		14
#define MOUT_CWKCMU_AUD_CPU		15
#define MOUT_CWKCMU_AUD_BUS		16
#define MOUT_CWKCMU_BUSC_BUS		17
#define MOUT_CWKCMU_BUSMC_BUS		19
#define MOUT_CWKCMU_COWE_BUS		20
#define MOUT_CWKCMU_CPUCW0_SWITCH	21
#define MOUT_CWKCMU_CPUCW0_CWUSTEW	22
#define MOUT_CWKCMU_CPUCW1_SWITCH	24
#define MOUT_CWKCMU_CPUCW1_CWUSTEW	25
#define MOUT_CWKCMU_DPTX_BUS		26
#define MOUT_CWKCMU_DPTX_DPGTC		27
#define MOUT_CWKCMU_DPUM_BUS		28
#define MOUT_CWKCMU_DPUS0_BUS		29
#define MOUT_CWKCMU_DPUS1_BUS		30
#define MOUT_CWKCMU_FSYS0_BUS		31
#define MOUT_CWKCMU_FSYS0_PCIE		32
#define MOUT_CWKCMU_FSYS1_BUS		33
#define MOUT_CWKCMU_FSYS1_USBDWD	34
#define MOUT_CWKCMU_FSYS1_MMC_CAWD	35
#define MOUT_CWKCMU_FSYS2_BUS		36
#define MOUT_CWKCMU_FSYS2_UFS_EMBD	37
#define MOUT_CWKCMU_FSYS2_ETHEWNET	38
#define MOUT_CWKCMU_G2D_G2D		39
#define MOUT_CWKCMU_G2D_MSCW		40
#define MOUT_CWKCMU_G3D00_SWITCH	41
#define MOUT_CWKCMU_G3D01_SWITCH	42
#define MOUT_CWKCMU_G3D1_SWITCH		43
#define MOUT_CWKCMU_ISPB_BUS		44
#define MOUT_CWKCMU_MFC_MFC		45
#define MOUT_CWKCMU_MFC_WFD		46
#define MOUT_CWKCMU_MIF_SWITCH		47
#define MOUT_CWKCMU_MIF_BUSP		48
#define MOUT_CWKCMU_NPU_BUS		49
#define MOUT_CWKCMU_PEWIC0_BUS		50
#define MOUT_CWKCMU_PEWIC0_IP		51
#define MOUT_CWKCMU_PEWIC1_BUS		52
#define MOUT_CWKCMU_PEWIC1_IP		53
#define MOUT_CWKCMU_PEWIS_BUS		54

/* DIV in CMU_TOP */
#define DOUT_SHAWED0_DIV3		101
#define DOUT_SHAWED0_DIV2		102
#define DOUT_SHAWED1_DIV3		103
#define DOUT_SHAWED1_DIV2		104
#define DOUT_SHAWED1_DIV4		105
#define DOUT_SHAWED2_DIV3		106
#define DOUT_SHAWED2_DIV2		107
#define DOUT_SHAWED2_DIV4		108
#define DOUT_SHAWED4_DIV2		109
#define DOUT_SHAWED4_DIV4		110
#define DOUT_CWKCMU_CMU_BOOST		111
#define DOUT_CWKCMU_ACC_BUS		112
#define DOUT_CWKCMU_APM_BUS		113
#define DOUT_CWKCMU_AUD_CPU		114
#define DOUT_CWKCMU_AUD_BUS		115
#define DOUT_CWKCMU_BUSC_BUS		116
#define DOUT_CWKCMU_BUSMC_BUS		118
#define DOUT_CWKCMU_COWE_BUS		119
#define DOUT_CWKCMU_CPUCW0_SWITCH	120
#define DOUT_CWKCMU_CPUCW0_CWUSTEW	121
#define DOUT_CWKCMU_CPUCW1_SWITCH	123
#define DOUT_CWKCMU_CPUCW1_CWUSTEW	124
#define DOUT_CWKCMU_DPTX_BUS		125
#define DOUT_CWKCMU_DPTX_DPGTC		126
#define DOUT_CWKCMU_DPUM_BUS		127
#define DOUT_CWKCMU_DPUS0_BUS		128
#define DOUT_CWKCMU_DPUS1_BUS		129
#define DOUT_CWKCMU_FSYS0_BUS		130
#define DOUT_CWKCMU_FSYS0_PCIE		131
#define DOUT_CWKCMU_FSYS1_BUS		132
#define DOUT_CWKCMU_FSYS1_USBDWD	133
#define DOUT_CWKCMU_FSYS2_BUS		134
#define DOUT_CWKCMU_FSYS2_UFS_EMBD	135
#define DOUT_CWKCMU_FSYS2_ETHEWNET	136
#define DOUT_CWKCMU_G2D_G2D		137
#define DOUT_CWKCMU_G2D_MSCW		138
#define DOUT_CWKCMU_G3D00_SWITCH	139
#define DOUT_CWKCMU_G3D01_SWITCH	140
#define DOUT_CWKCMU_G3D1_SWITCH		141
#define DOUT_CWKCMU_ISPB_BUS		142
#define DOUT_CWKCMU_MFC_MFC		143
#define DOUT_CWKCMU_MFC_WFD		144
#define DOUT_CWKCMU_MIF_SWITCH		145
#define DOUT_CWKCMU_MIF_BUSP		146
#define DOUT_CWKCMU_NPU_BUS		147
#define DOUT_CWKCMU_PEWIC0_BUS		148
#define DOUT_CWKCMU_PEWIC0_IP		149
#define DOUT_CWKCMU_PEWIC1_BUS		150
#define DOUT_CWKCMU_PEWIC1_IP		151
#define DOUT_CWKCMU_PEWIS_BUS		152

/* GAT in CMU_TOP */
#define GOUT_CWKCMU_CMU_BOOST		201
#define GOUT_CWKCMU_CPUCW0_BOOST	202
#define GOUT_CWKCMU_CPUCW1_BOOST	203
#define GOUT_CWKCMU_COWE_BOOST		204
#define GOUT_CWKCMU_BUSC_BOOST		205
#define GOUT_CWKCMU_BUSMC_BOOST		206
#define GOUT_CWKCMU_MIF_BOOST		207
#define GOUT_CWKCMU_ACC_BUS		208
#define GOUT_CWKCMU_APM_BUS		209
#define GOUT_CWKCMU_AUD_CPU		210
#define GOUT_CWKCMU_AUD_BUS		211
#define GOUT_CWKCMU_BUSC_BUS		212
#define GOUT_CWKCMU_BUSMC_BUS		214
#define GOUT_CWKCMU_COWE_BUS		215
#define GOUT_CWKCMU_CPUCW0_SWITCH	216
#define GOUT_CWKCMU_CPUCW0_CWUSTEW	217
#define GOUT_CWKCMU_CPUCW1_SWITCH	219
#define GOUT_CWKCMU_CPUCW1_CWUSTEW	220
#define GOUT_CWKCMU_DPTX_BUS		221
#define GOUT_CWKCMU_DPTX_DPGTC		222
#define GOUT_CWKCMU_DPUM_BUS		223
#define GOUT_CWKCMU_DPUS0_BUS		224
#define GOUT_CWKCMU_DPUS1_BUS		225
#define GOUT_CWKCMU_FSYS0_BUS		226
#define GOUT_CWKCMU_FSYS0_PCIE		227
#define GOUT_CWKCMU_FSYS1_BUS		228
#define GOUT_CWKCMU_FSYS1_USBDWD	229
#define GOUT_CWKCMU_FSYS1_MMC_CAWD	230
#define GOUT_CWKCMU_FSYS2_BUS		231
#define GOUT_CWKCMU_FSYS2_UFS_EMBD	232
#define GOUT_CWKCMU_FSYS2_ETHEWNET	233
#define GOUT_CWKCMU_G2D_G2D		234
#define GOUT_CWKCMU_G2D_MSCW		235
#define GOUT_CWKCMU_G3D00_SWITCH	236
#define GOUT_CWKCMU_G3D01_SWITCH	237
#define GOUT_CWKCMU_G3D1_SWITCH		238
#define GOUT_CWKCMU_ISPB_BUS		239
#define GOUT_CWKCMU_MFC_MFC		240
#define GOUT_CWKCMU_MFC_WFD		241
#define GOUT_CWKCMU_MIF_SWITCH		242
#define GOUT_CWKCMU_MIF_BUSP		243
#define GOUT_CWKCMU_NPU_BUS		244
#define GOUT_CWKCMU_PEWIC0_BUS		245
#define GOUT_CWKCMU_PEWIC0_IP		246
#define GOUT_CWKCMU_PEWIC1_BUS		247
#define GOUT_CWKCMU_PEWIC1_IP		248
#define GOUT_CWKCMU_PEWIS_BUS		249

/* CMU_BUSMC */
#define CWK_MOUT_BUSMC_BUS_USEW		1
#define CWK_DOUT_BUSMC_BUSP		2
#define CWK_GOUT_BUSMC_PDMA0_PCWK	3
#define CWK_GOUT_BUSMC_SPDMA_PCWK	4

/* CMU_COWE */
#define CWK_MOUT_COWE_BUS_USEW		1
#define CWK_DOUT_COWE_BUSP		2
#define CWK_GOUT_COWE_CCI_CWK		3
#define CWK_GOUT_COWE_CCI_PCWK		4
#define CWK_GOUT_COWE_CMU_COWE_PCWK	5

/* CMU_FSYS0 */
#define CWK_MOUT_FSYS0_BUS_USEW		1
#define CWK_MOUT_FSYS0_PCIE_USEW	2
#define CWK_GOUT_FSYS0_BUS_PCWK		3

#define CWK_GOUT_FSYS0_PCIE_GEN3_2W0_X1_WEFCWK		4
#define CWK_GOUT_FSYS0_PCIE_GEN3_2W0_X2_WEFCWK		5
#define CWK_GOUT_FSYS0_PCIE_GEN3_2W0_X1_DBI_ACWK	6
#define CWK_GOUT_FSYS0_PCIE_GEN3_2W0_X1_MSTW_ACWK	7
#define CWK_GOUT_FSYS0_PCIE_GEN3_2W0_X1_SWV_ACWK	8
#define CWK_GOUT_FSYS0_PCIE_GEN3_2W0_X2_DBI_ACWK	9
#define CWK_GOUT_FSYS0_PCIE_GEN3_2W0_X2_MSTW_ACWK	10
#define CWK_GOUT_FSYS0_PCIE_GEN3_2W0_X2_SWV_ACWK	11
#define CWK_GOUT_FSYS0_PCIE_GEN3_2W0_X2_PIPE_CWK	12
#define CWK_GOUT_FSYS0_PCIE_GEN3A_2W0_CWK		13
#define CWK_GOUT_FSYS0_PCIE_GEN3B_2W0_CWK		14

#define CWK_GOUT_FSYS0_PCIE_GEN3_2W1_X1_WEFCWK		15
#define CWK_GOUT_FSYS0_PCIE_GEN3_2W1_X2_WEFCWK		16
#define CWK_GOUT_FSYS0_PCIE_GEN3_2W1_X1_DBI_ACWK	17
#define CWK_GOUT_FSYS0_PCIE_GEN3_2W1_X1_MSTW_ACWK	18
#define CWK_GOUT_FSYS0_PCIE_GEN3_2W1_X1_SWV_ACWK	19
#define CWK_GOUT_FSYS0_PCIE_GEN3_2W1_X2_DBI_ACWK	20
#define CWK_GOUT_FSYS0_PCIE_GEN3_2W1_X2_MSTW_ACWK	21
#define CWK_GOUT_FSYS0_PCIE_GEN3_2W1_X2_SWV_ACWK	22
#define CWK_GOUT_FSYS0_PCIE_GEN3_2W1_X2_PIPE_CWK	23
#define CWK_GOUT_FSYS0_PCIE_GEN3A_2W1_CWK		24
#define CWK_GOUT_FSYS0_PCIE_GEN3B_2W1_CWK		25

#define CWK_GOUT_FSYS0_PCIE_GEN3_4W_X2_WEFCWK		26
#define CWK_GOUT_FSYS0_PCIE_GEN3_4W_X4_WEFCWK		27
#define CWK_GOUT_FSYS0_PCIE_GEN3_4W_X2_DBI_ACWK		28
#define CWK_GOUT_FSYS0_PCIE_GEN3_4W_X2_MSTW_ACWK	29
#define CWK_GOUT_FSYS0_PCIE_GEN3_4W_X2_SWV_ACWK		30
#define CWK_GOUT_FSYS0_PCIE_GEN3_4W_X4_DBI_ACWK		31
#define CWK_GOUT_FSYS0_PCIE_GEN3_4W_X4_MSTW_ACWK	32
#define CWK_GOUT_FSYS0_PCIE_GEN3_4W_X4_SWV_ACWK		33
#define CWK_GOUT_FSYS0_PCIE_GEN3_4W_X4_PIPE_CWK		34
#define CWK_GOUT_FSYS0_PCIE_GEN3A_4W_CWK		35
#define CWK_GOUT_FSYS0_PCIE_GEN3B_4W_CWK		36

/* CMU_FSYS1 */
#define FOUT_MMC_PWW				1

#define CWK_MOUT_FSYS1_BUS_USEW			2
#define CWK_MOUT_FSYS1_MMC_PWW			3
#define CWK_MOUT_FSYS1_MMC_CAWD_USEW		4
#define CWK_MOUT_FSYS1_USBDWD_USEW		5
#define CWK_MOUT_FSYS1_MMC_CAWD			6

#define CWK_DOUT_FSYS1_MMC_CAWD			7

#define CWK_GOUT_FSYS1_PCWK			8
#define CWK_GOUT_FSYS1_MMC_CAWD_SDCWKIN		9
#define CWK_GOUT_FSYS1_MMC_CAWD_ACWK		10
#define CWK_GOUT_FSYS1_USB20DWD_0_WEFCWK	11
#define CWK_GOUT_FSYS1_USB20DWD_1_WEFCWK	12
#define CWK_GOUT_FSYS1_USB30DWD_0_WEFCWK	13
#define CWK_GOUT_FSYS1_USB30DWD_1_WEFCWK	14
#define CWK_GOUT_FSYS1_USB20_0_ACWK		15
#define CWK_GOUT_FSYS1_USB20_1_ACWK		16
#define CWK_GOUT_FSYS1_USB30_0_ACWK		17
#define CWK_GOUT_FSYS1_USB30_1_ACWK		18

/* CMU_FSYS2 */
#define CWK_MOUT_FSYS2_BUS_USEW		1
#define CWK_MOUT_FSYS2_UFS_EMBD_USEW	2
#define CWK_MOUT_FSYS2_ETHEWNET_USEW	3
#define CWK_GOUT_FSYS2_UFS_EMBD0_ACWK	4
#define CWK_GOUT_FSYS2_UFS_EMBD0_UNIPWO	5
#define CWK_GOUT_FSYS2_UFS_EMBD1_ACWK	6
#define CWK_GOUT_FSYS2_UFS_EMBD1_UNIPWO	7

/* CMU_PEWIC0 */
#define CWK_MOUT_PEWIC0_BUS_USEW	1
#define CWK_MOUT_PEWIC0_IP_USEW		2
#define CWK_MOUT_PEWIC0_USI00_USI	3
#define CWK_MOUT_PEWIC0_USI01_USI	4
#define CWK_MOUT_PEWIC0_USI02_USI	5
#define CWK_MOUT_PEWIC0_USI03_USI	6
#define CWK_MOUT_PEWIC0_USI04_USI	7
#define CWK_MOUT_PEWIC0_USI05_USI	8
#define CWK_MOUT_PEWIC0_USI_I2C		9

#define CWK_DOUT_PEWIC0_USI00_USI	10
#define CWK_DOUT_PEWIC0_USI01_USI	11
#define CWK_DOUT_PEWIC0_USI02_USI	12
#define CWK_DOUT_PEWIC0_USI03_USI	13
#define CWK_DOUT_PEWIC0_USI04_USI	14
#define CWK_DOUT_PEWIC0_USI05_USI	15
#define CWK_DOUT_PEWIC0_USI_I2C		16

#define CWK_GOUT_PEWIC0_IPCWK_0		20
#define CWK_GOUT_PEWIC0_IPCWK_1		21
#define CWK_GOUT_PEWIC0_IPCWK_2		22
#define CWK_GOUT_PEWIC0_IPCWK_3		23
#define CWK_GOUT_PEWIC0_IPCWK_4		24
#define CWK_GOUT_PEWIC0_IPCWK_5		25
#define CWK_GOUT_PEWIC0_IPCWK_6		26
#define CWK_GOUT_PEWIC0_IPCWK_7		27
#define CWK_GOUT_PEWIC0_IPCWK_8		28
#define CWK_GOUT_PEWIC0_IPCWK_9		29
#define CWK_GOUT_PEWIC0_IPCWK_10	30
#define CWK_GOUT_PEWIC0_IPCWK_11	31
#define CWK_GOUT_PEWIC0_PCWK_0		32
#define CWK_GOUT_PEWIC0_PCWK_1		33
#define CWK_GOUT_PEWIC0_PCWK_2		34
#define CWK_GOUT_PEWIC0_PCWK_3		35
#define CWK_GOUT_PEWIC0_PCWK_4		36
#define CWK_GOUT_PEWIC0_PCWK_5		37
#define CWK_GOUT_PEWIC0_PCWK_6		38
#define CWK_GOUT_PEWIC0_PCWK_7		39
#define CWK_GOUT_PEWIC0_PCWK_8		40
#define CWK_GOUT_PEWIC0_PCWK_9		41
#define CWK_GOUT_PEWIC0_PCWK_10		42
#define CWK_GOUT_PEWIC0_PCWK_11		43

/* CMU_PEWIC1 */
#define CWK_MOUT_PEWIC1_BUS_USEW	1
#define CWK_MOUT_PEWIC1_IP_USEW		2
#define CWK_MOUT_PEWIC1_USI06_USI	3
#define CWK_MOUT_PEWIC1_USI07_USI	4
#define CWK_MOUT_PEWIC1_USI08_USI	5
#define CWK_MOUT_PEWIC1_USI09_USI	6
#define CWK_MOUT_PEWIC1_USI10_USI	7
#define CWK_MOUT_PEWIC1_USI11_USI	8
#define CWK_MOUT_PEWIC1_USI_I2C		9

#define CWK_DOUT_PEWIC1_USI06_USI	10
#define CWK_DOUT_PEWIC1_USI07_USI	11
#define CWK_DOUT_PEWIC1_USI08_USI	12
#define CWK_DOUT_PEWIC1_USI09_USI	13
#define CWK_DOUT_PEWIC1_USI10_USI	14
#define CWK_DOUT_PEWIC1_USI11_USI	15
#define CWK_DOUT_PEWIC1_USI_I2C		16

#define CWK_GOUT_PEWIC1_IPCWK_0		20
#define CWK_GOUT_PEWIC1_IPCWK_1		21
#define CWK_GOUT_PEWIC1_IPCWK_2		22
#define CWK_GOUT_PEWIC1_IPCWK_3		23
#define CWK_GOUT_PEWIC1_IPCWK_4		24
#define CWK_GOUT_PEWIC1_IPCWK_5		25
#define CWK_GOUT_PEWIC1_IPCWK_6		26
#define CWK_GOUT_PEWIC1_IPCWK_7		27
#define CWK_GOUT_PEWIC1_IPCWK_8		28
#define CWK_GOUT_PEWIC1_IPCWK_9		29
#define CWK_GOUT_PEWIC1_IPCWK_10	30
#define CWK_GOUT_PEWIC1_IPCWK_11	31
#define CWK_GOUT_PEWIC1_PCWK_0		32
#define CWK_GOUT_PEWIC1_PCWK_1		33
#define CWK_GOUT_PEWIC1_PCWK_2		34
#define CWK_GOUT_PEWIC1_PCWK_3		35
#define CWK_GOUT_PEWIC1_PCWK_4		36
#define CWK_GOUT_PEWIC1_PCWK_5		37
#define CWK_GOUT_PEWIC1_PCWK_6		38
#define CWK_GOUT_PEWIC1_PCWK_7		39
#define CWK_GOUT_PEWIC1_PCWK_8		40
#define CWK_GOUT_PEWIC1_PCWK_9		41
#define CWK_GOUT_PEWIC1_PCWK_10		42
#define CWK_GOUT_PEWIC1_PCWK_11		43

/* CMU_PEWIS */
#define CWK_MOUT_PEWIS_BUS_USEW		1
#define CWK_GOUT_SYSWEG_PEWIS_PCWK	2
#define CWK_GOUT_WDT_CWUSTEW0		3
#define CWK_GOUT_WDT_CWUSTEW1		4

#endif /* _DT_BINDINGS_CWOCK_EXYNOSAUTOV9_H */
