INFO: [VRFC 10-163] Analyzing VHDL file "D:/Universidad/4. Cuarto curso/Sistemas Electronicos Digitales/Trabajos SED/Trabajo VHDL/TrabajoCafetera/TrabajoCafetera.srcs/sources_1/new/clk_divider.vhd" into library xil_defaultlib
INFO: [VRFC 10-3107] analyzing entity 'clk_divider'
INFO: [VRFC 10-163] Analyzing VHDL file "D:/Universidad/4. Cuarto curso/Sistemas Electronicos Digitales/Trabajos SED/Trabajo VHDL/TrabajoCafetera/TrabajoCafetera.srcs/sim_1/new/clk_divider_tb.vhd" into library xil_defaultlib
INFO: [VRFC 10-3107] analyzing entity 'clk_divider_tb'
