TimeQuest Timing Analyzer report for MikroP
Tue Dec 10 17:48:52 2019
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'ramDisp:RAMeDISP|clk_div'
 12. Slow Model Setup: 'CLK_H_HW'
 13. Slow Model Hold: 'ramDisp:RAMeDISP|clk_div'
 14. Slow Model Hold: 'CLK_H_HW'
 15. Slow Model Minimum Pulse Width: 'ramDisp:RAMeDISP|clk_div'
 16. Slow Model Minimum Pulse Width: 'CLK_H_HW'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'ramDisp:RAMeDISP|clk_div'
 27. Fast Model Setup: 'CLK_H_HW'
 28. Fast Model Hold: 'ramDisp:RAMeDISP|clk_div'
 29. Fast Model Hold: 'CLK_H_HW'
 30. Fast Model Minimum Pulse Width: 'ramDisp:RAMeDISP|clk_div'
 31. Fast Model Minimum Pulse Width: 'CLK_H_HW'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; MikroP                                             ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C20F484C7                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                             ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; Clock Name               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                      ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; CLK_H_HW                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_H_HW }                 ;
; ramDisp:RAMeDISP|clk_div ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ramDisp:RAMeDISP|clk_div } ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+


+----------------------------------------------------------------+
; Slow Model Fmax Summary                                        ;
+------------+-----------------+--------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note ;
+------------+-----------------+--------------------------+------+
; 59.33 MHz  ; 59.33 MHz       ; ramDisp:RAMeDISP|clk_div ;      ;
; 192.72 MHz ; 192.72 MHz      ; CLK_H_HW                 ;      ;
+------------+-----------------+--------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------+
; Slow Model Setup Summary                           ;
+--------------------------+---------+---------------+
; Clock                    ; Slack   ; End Point TNS ;
+--------------------------+---------+---------------+
; ramDisp:RAMeDISP|clk_div ; -15.856 ; -16880.910    ;
; CLK_H_HW                 ; -4.189  ; -87.752       ;
+--------------------------+---------+---------------+


+--------------------------------------------------+
; Slow Model Hold Summary                          ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; ramDisp:RAMeDISP|clk_div ; 0.445 ; 0.000         ;
; CLK_H_HW                 ; 0.624 ; 0.000         ;
+--------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------+
; Slow Model Minimum Pulse Width Summary            ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; ramDisp:RAMeDISP|clk_div ; -1.814 ; -1617.624     ;
; CLK_H_HW                 ; -1.631 ; -30.959       ;
+--------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'ramDisp:RAMeDISP|clk_div'                                                                                                                                                                                                                         ;
+---------+----------------------------------------------------------------------------------------------------+--------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack   ; From Node                                                                                          ; To Node                                                ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------------------------------------------------------+--------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -15.856 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg0 ; register_file:regfile_final|reg8bits:reg4|registro[5]  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.095     ; 16.799     ;
; -15.856 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg1 ; register_file:regfile_final|reg8bits:reg4|registro[5]  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.095     ; 16.799     ;
; -15.856 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg2 ; register_file:regfile_final|reg8bits:reg4|registro[5]  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.095     ; 16.799     ;
; -15.856 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg3 ; register_file:regfile_final|reg8bits:reg4|registro[5]  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.095     ; 16.799     ;
; -15.856 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg4 ; register_file:regfile_final|reg8bits:reg4|registro[5]  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.095     ; 16.799     ;
; -15.856 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg5 ; register_file:regfile_final|reg8bits:reg4|registro[5]  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.095     ; 16.799     ;
; -15.856 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg6 ; register_file:regfile_final|reg8bits:reg4|registro[5]  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.095     ; 16.799     ;
; -15.856 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg7 ; register_file:regfile_final|reg8bits:reg4|registro[5]  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.095     ; 16.799     ;
; -15.795 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg0 ; register_file:regfile_final|reg8bits:reg26|registro[2] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.083     ; 16.750     ;
; -15.795 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg1 ; register_file:regfile_final|reg8bits:reg26|registro[2] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.083     ; 16.750     ;
; -15.795 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg2 ; register_file:regfile_final|reg8bits:reg26|registro[2] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.083     ; 16.750     ;
; -15.795 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg3 ; register_file:regfile_final|reg8bits:reg26|registro[2] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.083     ; 16.750     ;
; -15.795 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg4 ; register_file:regfile_final|reg8bits:reg26|registro[2] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.083     ; 16.750     ;
; -15.795 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg5 ; register_file:regfile_final|reg8bits:reg26|registro[2] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.083     ; 16.750     ;
; -15.795 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg6 ; register_file:regfile_final|reg8bits:reg26|registro[2] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.083     ; 16.750     ;
; -15.795 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg7 ; register_file:regfile_final|reg8bits:reg26|registro[2] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.083     ; 16.750     ;
; -15.782 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg0 ; register_file:regfile_final|reg8bits:reg17|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.084     ; 16.736     ;
; -15.782 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg0 ; register_file:regfile_final|reg8bits:reg19|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.084     ; 16.736     ;
; -15.782 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg1 ; register_file:regfile_final|reg8bits:reg17|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.084     ; 16.736     ;
; -15.782 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg2 ; register_file:regfile_final|reg8bits:reg17|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.084     ; 16.736     ;
; -15.782 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg3 ; register_file:regfile_final|reg8bits:reg17|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.084     ; 16.736     ;
; -15.782 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg4 ; register_file:regfile_final|reg8bits:reg17|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.084     ; 16.736     ;
; -15.782 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg5 ; register_file:regfile_final|reg8bits:reg17|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.084     ; 16.736     ;
; -15.782 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg6 ; register_file:regfile_final|reg8bits:reg17|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.084     ; 16.736     ;
; -15.782 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg7 ; register_file:regfile_final|reg8bits:reg17|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.084     ; 16.736     ;
; -15.782 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg1 ; register_file:regfile_final|reg8bits:reg19|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.084     ; 16.736     ;
; -15.782 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg2 ; register_file:regfile_final|reg8bits:reg19|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.084     ; 16.736     ;
; -15.782 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg3 ; register_file:regfile_final|reg8bits:reg19|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.084     ; 16.736     ;
; -15.782 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg4 ; register_file:regfile_final|reg8bits:reg19|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.084     ; 16.736     ;
; -15.782 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg5 ; register_file:regfile_final|reg8bits:reg19|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.084     ; 16.736     ;
; -15.782 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg6 ; register_file:regfile_final|reg8bits:reg19|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.084     ; 16.736     ;
; -15.782 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg7 ; register_file:regfile_final|reg8bits:reg19|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.084     ; 16.736     ;
; -15.754 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg0 ; register_file:regfile_final|reg8bits:reg27|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.087     ; 16.705     ;
; -15.754 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg1 ; register_file:regfile_final|reg8bits:reg27|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.087     ; 16.705     ;
; -15.754 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg2 ; register_file:regfile_final|reg8bits:reg27|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.087     ; 16.705     ;
; -15.754 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg3 ; register_file:regfile_final|reg8bits:reg27|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.087     ; 16.705     ;
; -15.754 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg4 ; register_file:regfile_final|reg8bits:reg27|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.087     ; 16.705     ;
; -15.754 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg5 ; register_file:regfile_final|reg8bits:reg27|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.087     ; 16.705     ;
; -15.754 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg6 ; register_file:regfile_final|reg8bits:reg27|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.087     ; 16.705     ;
; -15.754 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg7 ; register_file:regfile_final|reg8bits:reg27|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.087     ; 16.705     ;
; -15.753 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg0 ; register_file:regfile_final|reg8bits:reg5|registro[5]  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.090     ; 16.701     ;
; -15.753 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg1 ; register_file:regfile_final|reg8bits:reg5|registro[5]  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.090     ; 16.701     ;
; -15.753 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg2 ; register_file:regfile_final|reg8bits:reg5|registro[5]  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.090     ; 16.701     ;
; -15.753 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg3 ; register_file:regfile_final|reg8bits:reg5|registro[5]  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.090     ; 16.701     ;
; -15.753 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg4 ; register_file:regfile_final|reg8bits:reg5|registro[5]  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.090     ; 16.701     ;
; -15.753 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg5 ; register_file:regfile_final|reg8bits:reg5|registro[5]  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.090     ; 16.701     ;
; -15.753 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg6 ; register_file:regfile_final|reg8bits:reg5|registro[5]  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.090     ; 16.701     ;
; -15.753 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg7 ; register_file:regfile_final|reg8bits:reg5|registro[5]  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.090     ; 16.701     ;
; -15.750 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg0 ; register_file:regfile_final|reg8bits:reg25|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.087     ; 16.701     ;
; -15.750 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg1 ; register_file:regfile_final|reg8bits:reg25|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.087     ; 16.701     ;
; -15.750 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg2 ; register_file:regfile_final|reg8bits:reg25|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.087     ; 16.701     ;
; -15.750 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg3 ; register_file:regfile_final|reg8bits:reg25|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.087     ; 16.701     ;
; -15.750 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg4 ; register_file:regfile_final|reg8bits:reg25|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.087     ; 16.701     ;
; -15.750 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg5 ; register_file:regfile_final|reg8bits:reg25|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.087     ; 16.701     ;
; -15.750 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg6 ; register_file:regfile_final|reg8bits:reg25|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.087     ; 16.701     ;
; -15.750 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg7 ; register_file:regfile_final|reg8bits:reg25|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.087     ; 16.701     ;
; -15.735 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg0 ; register_file:regfile_final|reg8bits:reg13|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.087     ; 16.686     ;
; -15.735 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg1 ; register_file:regfile_final|reg8bits:reg13|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.087     ; 16.686     ;
; -15.735 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg2 ; register_file:regfile_final|reg8bits:reg13|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.087     ; 16.686     ;
; -15.735 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg3 ; register_file:regfile_final|reg8bits:reg13|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.087     ; 16.686     ;
; -15.735 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg4 ; register_file:regfile_final|reg8bits:reg13|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.087     ; 16.686     ;
; -15.735 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg5 ; register_file:regfile_final|reg8bits:reg13|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.087     ; 16.686     ;
; -15.735 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg6 ; register_file:regfile_final|reg8bits:reg13|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.087     ; 16.686     ;
; -15.735 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg7 ; register_file:regfile_final|reg8bits:reg13|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.087     ; 16.686     ;
; -15.713 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg0 ; register_file:regfile_final|reg8bits:reg10|registro[2] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.094     ; 16.657     ;
; -15.713 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg1 ; register_file:regfile_final|reg8bits:reg10|registro[2] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.094     ; 16.657     ;
; -15.713 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg2 ; register_file:regfile_final|reg8bits:reg10|registro[2] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.094     ; 16.657     ;
; -15.713 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg3 ; register_file:regfile_final|reg8bits:reg10|registro[2] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.094     ; 16.657     ;
; -15.713 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg4 ; register_file:regfile_final|reg8bits:reg10|registro[2] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.094     ; 16.657     ;
; -15.713 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg5 ; register_file:regfile_final|reg8bits:reg10|registro[2] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.094     ; 16.657     ;
; -15.713 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg6 ; register_file:regfile_final|reg8bits:reg10|registro[2] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.094     ; 16.657     ;
; -15.713 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg7 ; register_file:regfile_final|reg8bits:reg10|registro[2] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.094     ; 16.657     ;
; -15.708 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg0 ; register_file:regfile_final|reg8bits:reg28|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.078     ; 16.668     ;
; -15.708 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg1 ; register_file:regfile_final|reg8bits:reg28|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.078     ; 16.668     ;
; -15.708 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg2 ; register_file:regfile_final|reg8bits:reg28|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.078     ; 16.668     ;
; -15.708 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg3 ; register_file:regfile_final|reg8bits:reg28|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.078     ; 16.668     ;
; -15.708 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg4 ; register_file:regfile_final|reg8bits:reg28|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.078     ; 16.668     ;
; -15.708 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg5 ; register_file:regfile_final|reg8bits:reg28|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.078     ; 16.668     ;
; -15.708 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg6 ; register_file:regfile_final|reg8bits:reg28|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.078     ; 16.668     ;
; -15.708 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg7 ; register_file:regfile_final|reg8bits:reg28|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.078     ; 16.668     ;
; -15.684 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg0 ; register_file:regfile_final|reg8bits:reg20|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.077     ; 16.645     ;
; -15.684 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg1 ; register_file:regfile_final|reg8bits:reg20|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.077     ; 16.645     ;
; -15.684 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg2 ; register_file:regfile_final|reg8bits:reg20|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.077     ; 16.645     ;
; -15.684 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg3 ; register_file:regfile_final|reg8bits:reg20|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.077     ; 16.645     ;
; -15.684 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg4 ; register_file:regfile_final|reg8bits:reg20|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.077     ; 16.645     ;
; -15.684 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg5 ; register_file:regfile_final|reg8bits:reg20|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.077     ; 16.645     ;
; -15.684 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg6 ; register_file:regfile_final|reg8bits:reg20|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.077     ; 16.645     ;
; -15.684 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg7 ; register_file:regfile_final|reg8bits:reg20|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.077     ; 16.645     ;
; -15.681 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg0 ; register_file:regfile_final|reg8bits:reg12|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.095     ; 16.624     ;
; -15.681 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg1 ; register_file:regfile_final|reg8bits:reg12|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.095     ; 16.624     ;
; -15.681 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg2 ; register_file:regfile_final|reg8bits:reg12|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.095     ; 16.624     ;
; -15.681 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg3 ; register_file:regfile_final|reg8bits:reg12|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.095     ; 16.624     ;
; -15.681 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg4 ; register_file:regfile_final|reg8bits:reg12|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.095     ; 16.624     ;
; -15.681 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg5 ; register_file:regfile_final|reg8bits:reg12|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.095     ; 16.624     ;
; -15.681 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg6 ; register_file:regfile_final|reg8bits:reg12|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.095     ; 16.624     ;
; -15.681 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg7 ; register_file:regfile_final|reg8bits:reg12|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.095     ; 16.624     ;
; -15.680 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg0 ; register_file:regfile_final|reg8bits:reg4|registro[2]  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.095     ; 16.623     ;
; -15.680 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg1 ; register_file:regfile_final|reg8bits:reg4|registro[2]  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.095     ; 16.623     ;
; -15.680 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg2 ; register_file:regfile_final|reg8bits:reg4|registro[2]  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.095     ; 16.623     ;
; -15.680 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg3 ; register_file:regfile_final|reg8bits:reg4|registro[2]  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.095     ; 16.623     ;
+---------+----------------------------------------------------------------------------------------------------+--------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK_H_HW'                                                                                                                 ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -4.189 ; ramDisp:RAMeDISP|contador[0]  ; ramDisp:RAMeDISP|contador[22] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 5.229      ;
; -4.110 ; ramDisp:RAMeDISP|contador[1]  ; ramDisp:RAMeDISP|contador[22] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 5.150      ;
; -4.102 ; ramDisp:RAMeDISP|contador[0]  ; ramDisp:RAMeDISP|contador[21] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 5.142      ;
; -4.062 ; ramDisp:RAMeDISP|contador[2]  ; ramDisp:RAMeDISP|contador[22] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 5.102      ;
; -4.027 ; ramDisp:RAMeDISP|contador[0]  ; ramDisp:RAMeDISP|contador[20] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 5.067      ;
; -4.023 ; ramDisp:RAMeDISP|contador[1]  ; ramDisp:RAMeDISP|contador[21] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 5.063      ;
; -3.975 ; ramDisp:RAMeDISP|contador[2]  ; ramDisp:RAMeDISP|contador[21] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 5.015      ;
; -3.973 ; ramDisp:RAMeDISP|contador[9]  ; ramDisp:RAMeDISP|contador[0]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.000      ; 5.011      ;
; -3.973 ; ramDisp:RAMeDISP|contador[9]  ; ramDisp:RAMeDISP|contador[1]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.000      ; 5.011      ;
; -3.973 ; ramDisp:RAMeDISP|contador[9]  ; ramDisp:RAMeDISP|contador[2]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.000      ; 5.011      ;
; -3.948 ; ramDisp:RAMeDISP|contador[1]  ; ramDisp:RAMeDISP|contador[20] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.988      ;
; -3.928 ; ramDisp:RAMeDISP|contador[6]  ; ramDisp:RAMeDISP|contador[0]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.000      ; 4.966      ;
; -3.928 ; ramDisp:RAMeDISP|contador[6]  ; ramDisp:RAMeDISP|contador[1]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.000      ; 4.966      ;
; -3.928 ; ramDisp:RAMeDISP|contador[6]  ; ramDisp:RAMeDISP|contador[2]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.000      ; 4.966      ;
; -3.900 ; ramDisp:RAMeDISP|contador[2]  ; ramDisp:RAMeDISP|contador[20] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.940      ;
; -3.737 ; ramDisp:RAMeDISP|contador[9]  ; ramDisp:RAMeDISP|contador[13] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.777      ;
; -3.737 ; ramDisp:RAMeDISP|contador[9]  ; ramDisp:RAMeDISP|contador[14] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.777      ;
; -3.737 ; ramDisp:RAMeDISP|contador[9]  ; ramDisp:RAMeDISP|contador[15] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.777      ;
; -3.737 ; ramDisp:RAMeDISP|contador[9]  ; ramDisp:RAMeDISP|contador[16] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.777      ;
; -3.737 ; ramDisp:RAMeDISP|contador[9]  ; ramDisp:RAMeDISP|contador[17] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.777      ;
; -3.737 ; ramDisp:RAMeDISP|contador[9]  ; ramDisp:RAMeDISP|contador[18] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.777      ;
; -3.737 ; ramDisp:RAMeDISP|contador[9]  ; ramDisp:RAMeDISP|contador[19] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.777      ;
; -3.737 ; ramDisp:RAMeDISP|contador[9]  ; ramDisp:RAMeDISP|contador[20] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.777      ;
; -3.737 ; ramDisp:RAMeDISP|contador[9]  ; ramDisp:RAMeDISP|contador[21] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.777      ;
; -3.737 ; ramDisp:RAMeDISP|contador[9]  ; ramDisp:RAMeDISP|contador[22] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.777      ;
; -3.735 ; ramDisp:RAMeDISP|contador[7]  ; ramDisp:RAMeDISP|contador[0]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.000      ; 4.773      ;
; -3.735 ; ramDisp:RAMeDISP|contador[7]  ; ramDisp:RAMeDISP|contador[1]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.000      ; 4.773      ;
; -3.735 ; ramDisp:RAMeDISP|contador[7]  ; ramDisp:RAMeDISP|contador[2]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.000      ; 4.773      ;
; -3.692 ; ramDisp:RAMeDISP|contador[6]  ; ramDisp:RAMeDISP|contador[13] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.732      ;
; -3.692 ; ramDisp:RAMeDISP|contador[6]  ; ramDisp:RAMeDISP|contador[14] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.732      ;
; -3.692 ; ramDisp:RAMeDISP|contador[6]  ; ramDisp:RAMeDISP|contador[15] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.732      ;
; -3.692 ; ramDisp:RAMeDISP|contador[6]  ; ramDisp:RAMeDISP|contador[16] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.732      ;
; -3.692 ; ramDisp:RAMeDISP|contador[6]  ; ramDisp:RAMeDISP|contador[17] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.732      ;
; -3.692 ; ramDisp:RAMeDISP|contador[6]  ; ramDisp:RAMeDISP|contador[18] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.732      ;
; -3.692 ; ramDisp:RAMeDISP|contador[6]  ; ramDisp:RAMeDISP|contador[19] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.732      ;
; -3.692 ; ramDisp:RAMeDISP|contador[6]  ; ramDisp:RAMeDISP|contador[20] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.732      ;
; -3.692 ; ramDisp:RAMeDISP|contador[6]  ; ramDisp:RAMeDISP|contador[21] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.732      ;
; -3.692 ; ramDisp:RAMeDISP|contador[6]  ; ramDisp:RAMeDISP|contador[22] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.732      ;
; -3.686 ; ramDisp:RAMeDISP|contador[0]  ; ramDisp:RAMeDISP|contador[19] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.726      ;
; -3.645 ; ramDisp:RAMeDISP|contador[3]  ; ramDisp:RAMeDISP|contador[22] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.685      ;
; -3.641 ; ramDisp:RAMeDISP|contador[0]  ; ramDisp:RAMeDISP|contador[12] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.000      ; 4.679      ;
; -3.607 ; ramDisp:RAMeDISP|contador[1]  ; ramDisp:RAMeDISP|contador[19] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.647      ;
; -3.580 ; ramDisp:RAMeDISP|contador[8]  ; ramDisp:RAMeDISP|contador[0]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.000      ; 4.618      ;
; -3.580 ; ramDisp:RAMeDISP|contador[8]  ; ramDisp:RAMeDISP|contador[1]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.000      ; 4.618      ;
; -3.580 ; ramDisp:RAMeDISP|contador[8]  ; ramDisp:RAMeDISP|contador[2]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.000      ; 4.618      ;
; -3.562 ; ramDisp:RAMeDISP|contador[1]  ; ramDisp:RAMeDISP|contador[12] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.000      ; 4.600      ;
; -3.559 ; ramDisp:RAMeDISP|contador[2]  ; ramDisp:RAMeDISP|contador[19] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.599      ;
; -3.558 ; ramDisp:RAMeDISP|contador[3]  ; ramDisp:RAMeDISP|contador[21] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.598      ;
; -3.514 ; ramDisp:RAMeDISP|contador[2]  ; ramDisp:RAMeDISP|contador[12] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.000      ; 4.552      ;
; -3.506 ; ramDisp:RAMeDISP|contador[4]  ; ramDisp:RAMeDISP|contador[22] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.546      ;
; -3.499 ; ramDisp:RAMeDISP|contador[7]  ; ramDisp:RAMeDISP|contador[13] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.539      ;
; -3.499 ; ramDisp:RAMeDISP|contador[7]  ; ramDisp:RAMeDISP|contador[14] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.539      ;
; -3.499 ; ramDisp:RAMeDISP|contador[7]  ; ramDisp:RAMeDISP|contador[15] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.539      ;
; -3.499 ; ramDisp:RAMeDISP|contador[7]  ; ramDisp:RAMeDISP|contador[16] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.539      ;
; -3.499 ; ramDisp:RAMeDISP|contador[7]  ; ramDisp:RAMeDISP|contador[17] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.539      ;
; -3.499 ; ramDisp:RAMeDISP|contador[7]  ; ramDisp:RAMeDISP|contador[18] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.539      ;
; -3.499 ; ramDisp:RAMeDISP|contador[7]  ; ramDisp:RAMeDISP|contador[19] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.539      ;
; -3.499 ; ramDisp:RAMeDISP|contador[7]  ; ramDisp:RAMeDISP|contador[20] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.539      ;
; -3.499 ; ramDisp:RAMeDISP|contador[7]  ; ramDisp:RAMeDISP|contador[21] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.539      ;
; -3.499 ; ramDisp:RAMeDISP|contador[7]  ; ramDisp:RAMeDISP|contador[22] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.539      ;
; -3.483 ; ramDisp:RAMeDISP|contador[3]  ; ramDisp:RAMeDISP|contador[20] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.523      ;
; -3.465 ; ramDisp:RAMeDISP|contador[0]  ; ramDisp:RAMeDISP|contador[18] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.505      ;
; -3.460 ; ramDisp:RAMeDISP|contador[0]  ; ramDisp:RAMeDISP|contador[14] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.500      ;
; -3.448 ; ramDisp:RAMeDISP|contador[11] ; ramDisp:RAMeDISP|contador[0]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.000      ; 4.486      ;
; -3.448 ; ramDisp:RAMeDISP|contador[11] ; ramDisp:RAMeDISP|contador[1]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.000      ; 4.486      ;
; -3.448 ; ramDisp:RAMeDISP|contador[11] ; ramDisp:RAMeDISP|contador[2]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.000      ; 4.486      ;
; -3.436 ; ramDisp:RAMeDISP|contador[0]  ; ramDisp:RAMeDISP|contador[17] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.476      ;
; -3.434 ; ramDisp:RAMeDISP|contador[5]  ; ramDisp:RAMeDISP|contador[22] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.474      ;
; -3.419 ; ramDisp:RAMeDISP|contador[4]  ; ramDisp:RAMeDISP|contador[21] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.459      ;
; -3.415 ; ramDisp:RAMeDISP|contador[15] ; ramDisp:RAMeDISP|contador[0]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; -0.002     ; 4.451      ;
; -3.415 ; ramDisp:RAMeDISP|contador[15] ; ramDisp:RAMeDISP|contador[1]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; -0.002     ; 4.451      ;
; -3.415 ; ramDisp:RAMeDISP|contador[15] ; ramDisp:RAMeDISP|contador[2]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; -0.002     ; 4.451      ;
; -3.408 ; ramDisp:RAMeDISP|contador[9]  ; ramDisp:RAMeDISP|contador[3]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.000      ; 4.446      ;
; -3.408 ; ramDisp:RAMeDISP|contador[9]  ; ramDisp:RAMeDISP|contador[4]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.000      ; 4.446      ;
; -3.408 ; ramDisp:RAMeDISP|contador[9]  ; ramDisp:RAMeDISP|contador[5]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.000      ; 4.446      ;
; -3.408 ; ramDisp:RAMeDISP|contador[9]  ; ramDisp:RAMeDISP|contador[6]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.000      ; 4.446      ;
; -3.408 ; ramDisp:RAMeDISP|contador[9]  ; ramDisp:RAMeDISP|contador[7]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.000      ; 4.446      ;
; -3.408 ; ramDisp:RAMeDISP|contador[9]  ; ramDisp:RAMeDISP|contador[9]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.000      ; 4.446      ;
; -3.408 ; ramDisp:RAMeDISP|contador[9]  ; ramDisp:RAMeDISP|contador[10] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.000      ; 4.446      ;
; -3.408 ; ramDisp:RAMeDISP|contador[9]  ; ramDisp:RAMeDISP|contador[11] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.000      ; 4.446      ;
; -3.408 ; ramDisp:RAMeDISP|contador[9]  ; ramDisp:RAMeDISP|contador[12] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.000      ; 4.446      ;
; -3.408 ; ramDisp:RAMeDISP|contador[9]  ; ramDisp:RAMeDISP|contador[8]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.000      ; 4.446      ;
; -3.386 ; ramDisp:RAMeDISP|contador[1]  ; ramDisp:RAMeDISP|contador[18] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.426      ;
; -3.381 ; ramDisp:RAMeDISP|contador[1]  ; ramDisp:RAMeDISP|contador[14] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.421      ;
; -3.379 ; ramDisp:RAMeDISP|contador[0]  ; ramDisp:RAMeDISP|contador[13] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.419      ;
; -3.363 ; ramDisp:RAMeDISP|contador[10] ; ramDisp:RAMeDISP|contador[22] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.403      ;
; -3.363 ; ramDisp:RAMeDISP|contador[6]  ; ramDisp:RAMeDISP|contador[3]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.000      ; 4.401      ;
; -3.363 ; ramDisp:RAMeDISP|contador[6]  ; ramDisp:RAMeDISP|contador[4]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.000      ; 4.401      ;
; -3.363 ; ramDisp:RAMeDISP|contador[6]  ; ramDisp:RAMeDISP|contador[5]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.000      ; 4.401      ;
; -3.363 ; ramDisp:RAMeDISP|contador[6]  ; ramDisp:RAMeDISP|contador[6]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.000      ; 4.401      ;
; -3.363 ; ramDisp:RAMeDISP|contador[6]  ; ramDisp:RAMeDISP|contador[7]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.000      ; 4.401      ;
; -3.363 ; ramDisp:RAMeDISP|contador[6]  ; ramDisp:RAMeDISP|contador[9]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.000      ; 4.401      ;
; -3.363 ; ramDisp:RAMeDISP|contador[6]  ; ramDisp:RAMeDISP|contador[10] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.000      ; 4.401      ;
; -3.363 ; ramDisp:RAMeDISP|contador[6]  ; ramDisp:RAMeDISP|contador[11] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.000      ; 4.401      ;
; -3.363 ; ramDisp:RAMeDISP|contador[6]  ; ramDisp:RAMeDISP|contador[12] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.000      ; 4.401      ;
; -3.363 ; ramDisp:RAMeDISP|contador[6]  ; ramDisp:RAMeDISP|contador[8]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.000      ; 4.401      ;
; -3.357 ; ramDisp:RAMeDISP|contador[0]  ; ramDisp:RAMeDISP|contador[16] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.397      ;
; -3.357 ; ramDisp:RAMeDISP|contador[1]  ; ramDisp:RAMeDISP|contador[17] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.397      ;
; -3.347 ; ramDisp:RAMeDISP|contador[5]  ; ramDisp:RAMeDISP|contador[21] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.387      ;
; -3.344 ; ramDisp:RAMeDISP|contador[4]  ; ramDisp:RAMeDISP|contador[20] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 4.384      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'ramDisp:RAMeDISP|clk_div'                                                                                                                                                                                                                               ;
+-------+---------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                                                     ; To Node                                                                                            ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.445 ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[0] ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[0]                                      ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[1] ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[1]                                      ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 0.731      ;
; 0.621 ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[0] ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[1]                                      ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 0.907      ;
; 1.177 ; pc:pc_final|registro[4]                                       ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg4 ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.079      ; 1.506      ;
; 1.178 ; pc:pc_final|registro[2]                                       ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg2 ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.079      ; 1.507      ;
; 1.198 ; pc:pc_final|registro[6]                                       ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg6 ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.079      ; 1.527      ;
; 1.478 ; pc:pc_final|registro[1]                                       ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg1 ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.079      ; 1.807      ;
; 1.488 ; pc:pc_final|registro[5]                                       ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg5 ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.078      ; 1.816      ;
; 1.489 ; pc:pc_final|registro[0]                                       ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg0 ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.079      ; 1.818      ;
; 1.508 ; pc:pc_final|registro[7]                                       ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg7 ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.078      ; 1.836      ;
; 1.747 ; pc:pc_final|registro[3]                                       ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg3 ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.079      ; 2.076      ;
; 1.794 ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[1] ; pc:pc_final|registro[5]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.001     ; 2.079      ;
; 1.794 ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[1] ; pc:pc_final|registro[7]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.001     ; 2.079      ;
; 1.804 ; pc:pc_final|registro[4]                                       ; pc:pc_final|registro[4]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 2.090      ;
; 1.808 ; pc:pc_final|registro[1]                                       ; pc:pc_final|registro[1]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 2.094      ;
; 1.835 ; pc:pc_final|registro[3]                                       ; pc:pc_final|registro[3]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 2.121      ;
; 1.844 ; pc:pc_final|registro[2]                                       ; pc:pc_final|registro[2]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 2.130      ;
; 1.848 ; pc:pc_final|registro[6]                                       ; pc:pc_final|registro[6]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 2.134      ;
; 2.009 ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[0] ; pc:pc_final|registro[5]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.001     ; 2.294      ;
; 2.009 ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[0] ; pc:pc_final|registro[7]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.001     ; 2.294      ;
; 2.017 ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[1] ; pc:pc_final|registro[1]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.002     ; 2.301      ;
; 2.017 ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[1] ; pc:pc_final|registro[2]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.002     ; 2.301      ;
; 2.017 ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[1] ; pc:pc_final|registro[3]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.002     ; 2.301      ;
; 2.017 ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[1] ; pc:pc_final|registro[6]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.002     ; 2.301      ;
; 2.017 ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[1] ; pc:pc_final|registro[4]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.002     ; 2.301      ;
; 2.017 ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[1] ; pc:pc_final|registro[0]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.002     ; 2.301      ;
; 2.129 ; pc:pc_final|registro[0]                                       ; pc:pc_final|registro[0]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 2.415      ;
; 2.223 ; pc:pc_final|registro[3]                                       ; pc:pc_final|registro[4]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 2.509      ;
; 2.232 ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[0] ; pc:pc_final|registro[1]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.002     ; 2.516      ;
; 2.232 ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[0] ; pc:pc_final|registro[2]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.002     ; 2.516      ;
; 2.232 ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[0] ; pc:pc_final|registro[3]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.002     ; 2.516      ;
; 2.232 ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[0] ; pc:pc_final|registro[6]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.002     ; 2.516      ;
; 2.232 ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[0] ; pc:pc_final|registro[4]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.002     ; 2.516      ;
; 2.232 ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[0] ; pc:pc_final|registro[0]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.002     ; 2.516      ;
; 2.240 ; pc:pc_final|registro[1]                                       ; pc:pc_final|registro[2]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 2.526      ;
; 2.278 ; pc:pc_final|registro[0]                                       ; pc:pc_final|registro[1]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 2.564      ;
; 2.320 ; pc:pc_final|registro[2]                                       ; pc:pc_final|registro[3]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 2.606      ;
; 2.356 ; pc:pc_final|registro[2]                                       ; pc:pc_final|registro[4]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 2.642      ;
; 2.358 ; pc:pc_final|registro[4]                                       ; pc:pc_final|registro[6]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 2.644      ;
; 2.358 ; pc:pc_final|registro[0]                                       ; pc:pc_final|registro[2]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 2.644      ;
; 2.363 ; pc:pc_final|registro[1]                                       ; pc:pc_final|registro[3]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 2.649      ;
; 2.386 ; pc:pc_final|registro[7]                                       ; pc:pc_final|registro[7]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 2.672      ;
; 2.399 ; pc:pc_final|registro[1]                                       ; pc:pc_final|registro[4]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 2.685      ;
; 2.425 ; pc:pc_final|registro[3]                                       ; pc:pc_final|registro[6]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 2.711      ;
; 2.447 ; rom:rom_final|dado[7]                                         ; pc:pc_final|registro[7]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.001      ; 2.734      ;
; 2.481 ; pc:pc_final|registro[0]                                       ; pc:pc_final|registro[3]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 2.767      ;
; 2.507 ; pc:pc_final|registro[5]                                       ; pc:pc_final|registro[6]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.001     ; 2.792      ;
; 2.515 ; register_file:regfile_final|reg8bits:reg27|registro[0]        ; ramDisp:RAMeDISP|conteudo_ram~552                                                                  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.004      ; 2.805      ;
; 2.517 ; pc:pc_final|registro[0]                                       ; pc:pc_final|registro[4]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 2.803      ;
; 2.558 ; pc:pc_final|registro[2]                                       ; pc:pc_final|registro[6]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 2.844      ;
; 2.562 ; pc:pc_final|registro[5]                                       ; pc:pc_final|registro[5]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 2.848      ;
; 2.601 ; pc:pc_final|registro[1]                                       ; pc:pc_final|registro[6]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 2.887      ;
; 2.602 ; register_file:regfile_final|reg8bits:reg26|registro[5]        ; ramDisp:RAMeDISP|conteudo_ram~1029                                                                 ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.002      ; 2.890      ;
; 2.636 ; register_file:regfile_final|reg8bits:reg14|registro[2]        ; ramDisp:RAMeDISP|conteudo_reg[2]                                                                   ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.003     ; 2.919      ;
; 2.701 ; register_file:regfile_final|reg8bits:reg12|registro[6]        ; ramDisp:RAMeDISP|conteudo_ram~1046                                                                 ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.001      ; 2.988      ;
; 2.714 ; pc:pc_final|registro[1]                                       ; rom:rom_final|dado[7]                                                                              ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 3.000      ;
; 2.719 ; pc:pc_final|registro[0]                                       ; pc:pc_final|registro[6]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 3.005      ;
; 2.719 ; register_file:regfile_final|reg8bits:reg5|registro[5]         ; ramDisp:RAMeDISP|conteudo_ram~1029                                                                 ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.004      ; 3.009      ;
; 2.765 ; pc:pc_final|registro[4]                                       ; pc:pc_final|registro[5]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.001      ; 3.052      ;
; 2.773 ; register_file:regfile_final|reg8bits:reg27|registro[1]        ; ramDisp:RAMeDISP|conteudo_reg[1]                                                                   ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.002      ; 3.061      ;
; 2.832 ; pc:pc_final|registro[3]                                       ; pc:pc_final|registro[5]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.001      ; 3.119      ;
; 2.859 ; pc:pc_final|registro[2]                                       ; rom:rom_final|dado[7]                                                                              ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 3.145      ;
; 2.878 ; register_file:regfile_final|reg8bits:reg15|registro[1]        ; ramDisp:RAMeDISP|conteudo_reg[1]                                                                   ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.002     ; 3.162      ;
; 2.896 ; register_file:regfile_final|reg8bits:reg14|registro[0]        ; ramDisp:RAMeDISP|conteudo_ram~552                                                                  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.001     ; 3.181      ;
; 2.906 ; register_file:regfile_final|reg8bits:reg7|registro[1]         ; ramDisp:RAMeDISP|conteudo_reg[1]                                                                   ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.005      ; 3.197      ;
; 2.957 ; pc:pc_final|registro[6]                                       ; pc:pc_final|registro[7]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.001      ; 3.244      ;
; 2.961 ; pc:pc_final|registro[6]                                       ; rom:rom_final|dado[7]                                                                              ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 3.247      ;
; 2.965 ; pc:pc_final|registro[2]                                       ; pc:pc_final|registro[5]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.001      ; 3.252      ;
; 2.967 ; rom:rom_final|dado[7]                                         ; register_file:regfile_final|reg8bits:reg6|registro[1]                                              ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.003     ; 3.250      ;
; 2.967 ; rom:rom_final|dado[7]                                         ; register_file:regfile_final|reg8bits:reg6|registro[4]                                              ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.003     ; 3.250      ;
; 2.967 ; rom:rom_final|dado[7]                                         ; register_file:regfile_final|reg8bits:reg6|registro[3]                                              ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.003     ; 3.250      ;
; 2.967 ; rom:rom_final|dado[7]                                         ; register_file:regfile_final|reg8bits:reg6|registro[7]                                              ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.003     ; 3.250      ;
; 2.976 ; register_file:regfile_final|reg8bits:reg27|registro[5]        ; ramDisp:RAMeDISP|conteudo_ram~1029                                                                 ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.001      ; 3.263      ;
; 2.977 ; register_file:regfile_final|reg8bits:reg25|registro[0]        ; ramDisp:RAMeDISP|conteudo_ram~552                                                                  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.004      ; 3.267      ;
; 2.996 ; register_file:regfile_final|reg8bits:reg30|registro[0]        ; ramDisp:RAMeDISP|conteudo_ram~552                                                                  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.001     ; 3.281      ;
; 3.004 ; register_file:regfile_final|reg8bits:reg26|registro[1]        ; ramDisp:RAMeDISP|conteudo_reg[1]                                                                   ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.003      ; 3.293      ;
; 3.008 ; pc:pc_final|registro[1]                                       ; pc:pc_final|registro[5]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.001      ; 3.295      ;
; 3.015 ; register_file:regfile_final|reg8bits:reg14|registro[6]        ; ramDisp:RAMeDISP|conteudo_ram~1046                                                                 ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.006     ; 3.295      ;
; 3.031 ; register_file:regfile_final|reg8bits:reg12|registro[2]        ; ramDisp:RAMeDISP|conteudo_reg[2]                                                                   ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.010      ; 3.327      ;
; 3.059 ; pc:pc_final|registro[0]                                       ; rom:rom_final|dado[7]                                                                              ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 3.345      ;
; 3.083 ; register_file:regfile_final|reg8bits:reg22|registro[5]        ; ramDisp:RAMeDISP|conteudo_ram~1029                                                                 ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.008     ; 3.361      ;
; 3.115 ; register_file:regfile_final|reg8bits:reg5|registro[3]         ; ramDisp:RAMeDISP|conteudo_ram~243                                                                  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.005      ; 3.406      ;
; 3.115 ; pc:pc_final|registro[4]                                       ; pc:pc_final|registro[7]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.001      ; 3.402      ;
; 3.120 ; register_file:regfile_final|reg8bits:reg19|registro[1]        ; ramDisp:RAMeDISP|conteudo_reg[1]                                                                   ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.001     ; 3.405      ;
; 3.126 ; pc:pc_final|registro[0]                                       ; pc:pc_final|registro[5]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.001      ; 3.413      ;
; 3.135 ; register_file:regfile_final|reg8bits:reg27|registro[0]        ; ramDisp:RAMeDISP|conteudo_ram~560                                                                  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.004      ; 3.425      ;
; 3.148 ; register_file:regfile_final|reg8bits:reg31|registro[2]        ; ramDisp:RAMeDISP|conteudo_reg[2]                                                                   ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.004     ; 3.430      ;
; 3.161 ; register_file:regfile_final|reg8bits:reg13|registro[5]        ; ramDisp:RAMeDISP|conteudo_ram~1029                                                                 ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.001      ; 3.448      ;
; 3.177 ; register_file:regfile_final|reg8bits:reg15|registro[6]        ; ramDisp:RAMeDISP|conteudo_ram~1046                                                                 ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.005     ; 3.458      ;
; 3.182 ; pc:pc_final|registro[3]                                       ; pc:pc_final|registro[7]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.001      ; 3.469      ;
; 3.194 ; register_file:regfile_final|reg8bits:reg26|registro[0]        ; ramDisp:RAMeDISP|conteudo_ram~552                                                                  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.007     ; 3.473      ;
; 3.207 ; register_file:regfile_final|reg8bits:reg7|registro[0]         ; ramDisp:RAMeDISP|conteudo_ram~552                                                                  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.007      ; 3.500      ;
; 3.212 ; register_file:regfile_final|reg8bits:reg30|registro[2]        ; ramDisp:RAMeDISP|conteudo_reg[2]                                                                   ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.003     ; 3.495      ;
; 3.223 ; register_file:regfile_final|reg8bits:reg17|registro[2]        ; ramDisp:RAMeDISP|conteudo_reg[2]                                                                   ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.001     ; 3.508      ;
; 3.246 ; register_file:regfile_final|reg8bits:reg25|registro[1]        ; ramDisp:RAMeDISP|conteudo_reg[1]                                                                   ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.002      ; 3.534      ;
; 3.264 ; pc:pc_final|registro[5]                                       ; pc:pc_final|registro[7]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 3.550      ;
; 3.269 ; register_file:regfile_final|reg8bits:reg15|registro[3]        ; ramDisp:RAMeDISP|conteudo_ram~243                                                                  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.002     ; 3.553      ;
; 3.274 ; register_file:regfile_final|reg8bits:reg26|registro[3]        ; ramDisp:RAMeDISP|conteudo_ram~243                                                                  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.003      ; 3.563      ;
; 3.276 ; register_file:regfile_final|reg8bits:reg13|registro[0]        ; ramDisp:RAMeDISP|conteudo_ram~552                                                                  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.004      ; 3.566      ;
; 3.281 ; register_file:regfile_final|reg8bits:reg7|registro[5]         ; ramDisp:RAMeDISP|conteudo_ram~1029                                                                 ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.004      ; 3.571      ;
+-------+---------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK_H_HW'                                                                                                                 ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.624 ; ramDisp:RAMeDISP|contador[22] ; ramDisp:RAMeDISP|contador[22] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.910      ;
; 0.953 ; ramDisp:RAMeDISP|contador[6]  ; ramDisp:RAMeDISP|contador[6]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.239      ;
; 0.968 ; ramDisp:RAMeDISP|contador[4]  ; ramDisp:RAMeDISP|contador[4]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; ramDisp:RAMeDISP|contador[13] ; ramDisp:RAMeDISP|contador[13] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.254      ;
; 0.977 ; ramDisp:RAMeDISP|contador[10] ; ramDisp:RAMeDISP|contador[10] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.263      ;
; 0.980 ; ramDisp:RAMeDISP|contador[14] ; ramDisp:RAMeDISP|contador[14] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.266      ;
; 0.984 ; ramDisp:RAMeDISP|contador[8]  ; ramDisp:RAMeDISP|contador[8]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.270      ;
; 0.985 ; ramDisp:RAMeDISP|contador[20] ; ramDisp:RAMeDISP|contador[20] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.271      ;
; 0.986 ; ramDisp:RAMeDISP|contador[11] ; ramDisp:RAMeDISP|contador[11] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.272      ;
; 0.986 ; ramDisp:RAMeDISP|contador[12] ; ramDisp:RAMeDISP|contador[12] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.272      ;
; 0.988 ; ramDisp:RAMeDISP|contador[15] ; ramDisp:RAMeDISP|contador[15] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.274      ;
; 0.989 ; ramDisp:RAMeDISP|contador[17] ; ramDisp:RAMeDISP|contador[17] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.275      ;
; 1.010 ; ramDisp:RAMeDISP|contador[3]  ; ramDisp:RAMeDISP|contador[3]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.296      ;
; 1.015 ; ramDisp:RAMeDISP|contador[21] ; ramDisp:RAMeDISP|contador[21] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.301      ;
; 1.020 ; ramDisp:RAMeDISP|contador[18] ; ramDisp:RAMeDISP|contador[18] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.306      ;
; 1.023 ; ramDisp:RAMeDISP|contador[5]  ; ramDisp:RAMeDISP|contador[5]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.309      ;
; 1.023 ; ramDisp:RAMeDISP|contador[16] ; ramDisp:RAMeDISP|contador[16] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.309      ;
; 1.027 ; ramDisp:RAMeDISP|contador[9]  ; ramDisp:RAMeDISP|contador[9]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.313      ;
; 1.029 ; ramDisp:RAMeDISP|contador[19] ; ramDisp:RAMeDISP|contador[19] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.315      ;
; 1.030 ; ramDisp:RAMeDISP|contador[7]  ; ramDisp:RAMeDISP|contador[7]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.316      ;
; 1.400 ; ramDisp:RAMeDISP|contador[13] ; ramDisp:RAMeDISP|contador[14] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.686      ;
; 1.409 ; ramDisp:RAMeDISP|contador[10] ; ramDisp:RAMeDISP|contador[11] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.695      ;
; 1.412 ; ramDisp:RAMeDISP|contador[14] ; ramDisp:RAMeDISP|contador[15] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.698      ;
; 1.415 ; ramDisp:RAMeDISP|contador[6]  ; ramDisp:RAMeDISP|contador[7]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.701      ;
; 1.416 ; ramDisp:RAMeDISP|contador[8]  ; ramDisp:RAMeDISP|contador[9]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.702      ;
; 1.418 ; ramDisp:RAMeDISP|contador[11] ; ramDisp:RAMeDISP|contador[12] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.704      ;
; 1.420 ; ramDisp:RAMeDISP|contador[15] ; ramDisp:RAMeDISP|contador[16] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.706      ;
; 1.421 ; ramDisp:RAMeDISP|contador[17] ; ramDisp:RAMeDISP|contador[18] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.707      ;
; 1.440 ; ramDisp:RAMeDISP|contador[3]  ; ramDisp:RAMeDISP|contador[4]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.726      ;
; 1.448 ; ramDisp:RAMeDISP|contador[21] ; ramDisp:RAMeDISP|contador[22] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.734      ;
; 1.453 ; ramDisp:RAMeDISP|contador[18] ; ramDisp:RAMeDISP|contador[19] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.739      ;
; 1.456 ; ramDisp:RAMeDISP|contador[5]  ; ramDisp:RAMeDISP|contador[6]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.742      ;
; 1.456 ; ramDisp:RAMeDISP|contador[16] ; ramDisp:RAMeDISP|contador[17] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.742      ;
; 1.460 ; ramDisp:RAMeDISP|contador[9]  ; ramDisp:RAMeDISP|contador[10] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.746      ;
; 1.460 ; ramDisp:RAMeDISP|contador[7]  ; ramDisp:RAMeDISP|contador[8]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.746      ;
; 1.462 ; ramDisp:RAMeDISP|contador[19] ; ramDisp:RAMeDISP|contador[20] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.748      ;
; 1.480 ; ramDisp:RAMeDISP|contador[13] ; ramDisp:RAMeDISP|contador[15] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.766      ;
; 1.489 ; ramDisp:RAMeDISP|contador[10] ; ramDisp:RAMeDISP|contador[12] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.775      ;
; 1.492 ; ramDisp:RAMeDISP|contador[14] ; ramDisp:RAMeDISP|contador[16] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.778      ;
; 1.495 ; ramDisp:RAMeDISP|contador[6]  ; ramDisp:RAMeDISP|contador[8]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.781      ;
; 1.496 ; ramDisp:RAMeDISP|contador[8]  ; ramDisp:RAMeDISP|contador[10] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.782      ;
; 1.500 ; ramDisp:RAMeDISP|contador[15] ; ramDisp:RAMeDISP|contador[17] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.786      ;
; 1.501 ; ramDisp:RAMeDISP|contador[4]  ; ramDisp:RAMeDISP|contador[5]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.787      ;
; 1.501 ; ramDisp:RAMeDISP|contador[17] ; ramDisp:RAMeDISP|contador[19] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.787      ;
; 1.516 ; ramDisp:RAMeDISP|contador[12] ; ramDisp:RAMeDISP|contador[13] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.002      ; 1.804      ;
; 1.518 ; ramDisp:RAMeDISP|contador[20] ; ramDisp:RAMeDISP|contador[21] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.804      ;
; 1.533 ; ramDisp:RAMeDISP|contador[18] ; ramDisp:RAMeDISP|contador[20] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.819      ;
; 1.536 ; ramDisp:RAMeDISP|contador[5]  ; ramDisp:RAMeDISP|contador[7]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.822      ;
; 1.536 ; ramDisp:RAMeDISP|contador[16] ; ramDisp:RAMeDISP|contador[18] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.822      ;
; 1.540 ; ramDisp:RAMeDISP|contador[9]  ; ramDisp:RAMeDISP|contador[11] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.826      ;
; 1.540 ; ramDisp:RAMeDISP|contador[7]  ; ramDisp:RAMeDISP|contador[9]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.826      ;
; 1.560 ; ramDisp:RAMeDISP|contador[13] ; ramDisp:RAMeDISP|contador[16] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.846      ;
; 1.572 ; ramDisp:RAMeDISP|contador[14] ; ramDisp:RAMeDISP|contador[17] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.858      ;
; 1.575 ; ramDisp:RAMeDISP|contador[6]  ; ramDisp:RAMeDISP|contador[9]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.861      ;
; 1.576 ; ramDisp:RAMeDISP|contador[8]  ; ramDisp:RAMeDISP|contador[11] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.862      ;
; 1.577 ; ramDisp:RAMeDISP|contador[11] ; ramDisp:RAMeDISP|contador[13] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.002      ; 1.865      ;
; 1.580 ; ramDisp:RAMeDISP|contador[15] ; ramDisp:RAMeDISP|contador[18] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.866      ;
; 1.581 ; ramDisp:RAMeDISP|contador[4]  ; ramDisp:RAMeDISP|contador[6]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.867      ;
; 1.581 ; ramDisp:RAMeDISP|contador[17] ; ramDisp:RAMeDISP|contador[20] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.867      ;
; 1.596 ; ramDisp:RAMeDISP|contador[12] ; ramDisp:RAMeDISP|contador[14] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.002      ; 1.884      ;
; 1.598 ; ramDisp:RAMeDISP|contador[20] ; ramDisp:RAMeDISP|contador[22] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.884      ;
; 1.614 ; ramDisp:RAMeDISP|contador[3]  ; ramDisp:RAMeDISP|contador[5]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.900      ;
; 1.616 ; ramDisp:RAMeDISP|contador[5]  ; ramDisp:RAMeDISP|contador[8]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.902      ;
; 1.616 ; ramDisp:RAMeDISP|contador[16] ; ramDisp:RAMeDISP|contador[19] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.902      ;
; 1.620 ; ramDisp:RAMeDISP|contador[9]  ; ramDisp:RAMeDISP|contador[12] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.906      ;
; 1.620 ; ramDisp:RAMeDISP|contador[7]  ; ramDisp:RAMeDISP|contador[10] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.906      ;
; 1.636 ; ramDisp:RAMeDISP|contador[19] ; ramDisp:RAMeDISP|contador[21] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.922      ;
; 1.640 ; ramDisp:RAMeDISP|contador[13] ; ramDisp:RAMeDISP|contador[17] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.926      ;
; 1.648 ; ramDisp:RAMeDISP|contador[10] ; ramDisp:RAMeDISP|contador[13] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.002      ; 1.936      ;
; 1.652 ; ramDisp:RAMeDISP|contador[14] ; ramDisp:RAMeDISP|contador[18] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.938      ;
; 1.655 ; ramDisp:RAMeDISP|contador[6]  ; ramDisp:RAMeDISP|contador[10] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.941      ;
; 1.656 ; ramDisp:RAMeDISP|contador[8]  ; ramDisp:RAMeDISP|contador[12] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.942      ;
; 1.657 ; ramDisp:RAMeDISP|contador[11] ; ramDisp:RAMeDISP|contador[14] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.002      ; 1.945      ;
; 1.660 ; ramDisp:RAMeDISP|contador[15] ; ramDisp:RAMeDISP|contador[19] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.946      ;
; 1.661 ; ramDisp:RAMeDISP|contador[4]  ; ramDisp:RAMeDISP|contador[7]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.947      ;
; 1.672 ; ramDisp:RAMeDISP|contador[22] ; ramDisp:RAMeDISP|contador[2]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; -0.002     ; 1.956      ;
; 1.673 ; ramDisp:RAMeDISP|contador[22] ; ramDisp:RAMeDISP|contador[1]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; -0.002     ; 1.957      ;
; 1.674 ; ramDisp:RAMeDISP|contador[22] ; ramDisp:RAMeDISP|contador[0]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; -0.002     ; 1.958      ;
; 1.676 ; ramDisp:RAMeDISP|contador[12] ; ramDisp:RAMeDISP|contador[15] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.002      ; 1.964      ;
; 1.694 ; ramDisp:RAMeDISP|contador[3]  ; ramDisp:RAMeDISP|contador[6]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.980      ;
; 1.696 ; ramDisp:RAMeDISP|contador[5]  ; ramDisp:RAMeDISP|contador[9]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.982      ;
; 1.696 ; ramDisp:RAMeDISP|contador[16] ; ramDisp:RAMeDISP|contador[20] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.982      ;
; 1.700 ; ramDisp:RAMeDISP|contador[7]  ; ramDisp:RAMeDISP|contador[11] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.986      ;
; 1.707 ; ramDisp:RAMeDISP|contador[18] ; ramDisp:RAMeDISP|contador[21] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 1.993      ;
; 1.716 ; ramDisp:RAMeDISP|contador[19] ; ramDisp:RAMeDISP|contador[22] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 2.002      ;
; 1.720 ; ramDisp:RAMeDISP|contador[13] ; ramDisp:RAMeDISP|contador[18] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 2.006      ;
; 1.728 ; ramDisp:RAMeDISP|contador[10] ; ramDisp:RAMeDISP|contador[14] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.002      ; 2.016      ;
; 1.732 ; ramDisp:RAMeDISP|contador[14] ; ramDisp:RAMeDISP|contador[19] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 2.018      ;
; 1.735 ; ramDisp:RAMeDISP|contador[6]  ; ramDisp:RAMeDISP|contador[11] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 2.021      ;
; 1.737 ; ramDisp:RAMeDISP|contador[11] ; ramDisp:RAMeDISP|contador[15] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.002      ; 2.025      ;
; 1.740 ; ramDisp:RAMeDISP|contador[15] ; ramDisp:RAMeDISP|contador[20] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 2.026      ;
; 1.741 ; ramDisp:RAMeDISP|contador[4]  ; ramDisp:RAMeDISP|contador[8]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 2.027      ;
; 1.755 ; ramDisp:RAMeDISP|contador[17] ; ramDisp:RAMeDISP|contador[21] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 2.041      ;
; 1.756 ; ramDisp:RAMeDISP|contador[12] ; ramDisp:RAMeDISP|contador[16] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.002      ; 2.044      ;
; 1.774 ; ramDisp:RAMeDISP|contador[3]  ; ramDisp:RAMeDISP|contador[7]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 2.060      ;
; 1.776 ; ramDisp:RAMeDISP|contador[5]  ; ramDisp:RAMeDISP|contador[10] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 2.062      ;
; 1.779 ; ramDisp:RAMeDISP|contador[9]  ; ramDisp:RAMeDISP|contador[13] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.002      ; 2.067      ;
; 1.780 ; ramDisp:RAMeDISP|contador[7]  ; ramDisp:RAMeDISP|contador[12] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 2.066      ;
; 1.787 ; ramDisp:RAMeDISP|contador[18] ; ramDisp:RAMeDISP|contador[22] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 2.073      ;
; 1.800 ; ramDisp:RAMeDISP|contador[13] ; ramDisp:RAMeDISP|contador[19] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 2.086      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ramDisp:RAMeDISP|clk_div'                                                                                                                                             ;
+--------+--------------+----------------+------------------+--------------------------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+--------------------------+------------+----------------------------------------------------------------------------------------------------+
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[0]                                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[0]                                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[1]                                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[1]                                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; pc:pc_final|registro[0]                                                                            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; pc:pc_final|registro[0]                                                                            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; pc:pc_final|registro[1]                                                                            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; pc:pc_final|registro[1]                                                                            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; pc:pc_final|registro[2]                                                                            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; pc:pc_final|registro[2]                                                                            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; pc:pc_final|registro[3]                                                                            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; pc:pc_final|registro[3]                                                                            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; pc:pc_final|registro[4]                                                                            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; pc:pc_final|registro[4]                                                                            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; pc:pc_final|registro[5]                                                                            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; pc:pc_final|registro[5]                                                                            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; pc:pc_final|registro[6]                                                                            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; pc:pc_final|registro[6]                                                                            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; pc:pc_final|registro[7]                                                                            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; pc:pc_final|registro[7]                                                                            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~100                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~100                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1000                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1000                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1001                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1001                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1002                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1002                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1003                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1003                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1004                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1004                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1005                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1005                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1006                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1006                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1007                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1007                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1008                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1008                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1009                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1009                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~101                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~101                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1010                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1010                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1011                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1011                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1012                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1012                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1013                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1013                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1014                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1014                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1015                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1015                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1016                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1016                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1017                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1017                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1018                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1018                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1019                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1019                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~102                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~102                                                                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1020                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1020                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1021                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1021                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1022                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1022                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1023                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1023                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1024                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1024                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1025                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1025                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1026                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1026                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1027                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1027                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1028                                                                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1028                                                                 ;
+--------+--------------+----------------+------------------+--------------------------+------------+----------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK_H_HW'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLK_H_HW ; Rise       ; CLK_H_HW                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|clk_div      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|clk_div      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[10] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[10] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[11] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[11] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[12] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[12] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[13] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[13] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[14] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[14] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[15] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[15] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[16] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[16] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[17] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[17] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[18] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[18] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[19] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[19] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[20] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[20] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[21] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[21] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[22] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[22] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[9]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; CLK_H_HW|combout              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; CLK_H_HW|combout              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; CLK_H_HW~clkctrl|inclk[0]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; CLK_H_HW~clkctrl|inclk[0]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; CLK_H_HW~clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; CLK_H_HW~clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; RAMeDISP|clk_div|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; RAMeDISP|clk_div|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; RAMeDISP|contador[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; RAMeDISP|contador[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; RAMeDISP|contador[10]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; RAMeDISP|contador[10]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; RAMeDISP|contador[11]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; RAMeDISP|contador[11]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; RAMeDISP|contador[12]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; RAMeDISP|contador[12]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; RAMeDISP|contador[13]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; RAMeDISP|contador[13]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; RAMeDISP|contador[14]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; RAMeDISP|contador[14]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; RAMeDISP|contador[15]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; RAMeDISP|contador[15]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; RAMeDISP|contador[16]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; RAMeDISP|contador[16]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; RAMeDISP|contador[17]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; RAMeDISP|contador[17]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; RAMeDISP|contador[18]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; RAMeDISP|contador[18]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; RAMeDISP|contador[19]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; RAMeDISP|contador[19]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; RAMeDISP|contador[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; RAMeDISP|contador[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; RAMeDISP|contador[20]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; RAMeDISP|contador[20]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; RAMeDISP|contador[21]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; RAMeDISP|contador[21]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; RAMeDISP|contador[22]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; RAMeDISP|contador[22]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; RAMeDISP|contador[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; RAMeDISP|contador[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; RAMeDISP|contador[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; RAMeDISP|contador[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; RAMeDISP|contador[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; RAMeDISP|contador[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; RAMeDISP|contador[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; RAMeDISP|contador[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; RAMeDISP|contador[6]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; RAMeDISP|contador[6]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; RAMeDISP|contador[7]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; RAMeDISP|contador[7]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; RAMeDISP|contador[8]|clk      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; HALT_KEY_HW ; CLK_H_HW   ; 1.052 ; 1.052 ; Rise       ; CLK_H_HW        ;
; TURBO_EN_HW ; CLK_H_HW   ; 1.145 ; 1.145 ; Rise       ; CLK_H_HW        ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; HALT_KEY_HW ; CLK_H_HW   ; -0.024 ; -0.024 ; Rise       ; CLK_H_HW        ;
; TURBO_EN_HW ; CLK_H_HW   ; 0.155  ; 0.155  ; Rise       ; CLK_H_HW        ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port   ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-------------+--------------------------+--------+--------+------------+--------------------------+
; HEX0_HW[*]  ; ramDisp:RAMeDISP|clk_div ; 16.797 ; 16.797 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX0_HW[0] ; ramDisp:RAMeDISP|clk_div ; 16.042 ; 16.042 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX0_HW[1] ; ramDisp:RAMeDISP|clk_div ; 16.766 ; 16.766 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX0_HW[2] ; ramDisp:RAMeDISP|clk_div ; 15.331 ; 15.331 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX0_HW[3] ; ramDisp:RAMeDISP|clk_div ; 15.939 ; 15.939 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX0_HW[4] ; ramDisp:RAMeDISP|clk_div ; 14.920 ; 14.920 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX0_HW[5] ; ramDisp:RAMeDISP|clk_div ; 16.784 ; 16.784 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX0_HW[6] ; ramDisp:RAMeDISP|clk_div ; 16.797 ; 16.797 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
; HEX1_HW[*]  ; ramDisp:RAMeDISP|clk_div ; 14.739 ; 14.739 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX1_HW[0] ; ramDisp:RAMeDISP|clk_div ; 14.739 ; 14.739 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX1_HW[1] ; ramDisp:RAMeDISP|clk_div ; 14.567 ; 14.567 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX1_HW[2] ; ramDisp:RAMeDISP|clk_div ; 13.321 ; 13.321 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX1_HW[3] ; ramDisp:RAMeDISP|clk_div ; 14.691 ; 14.691 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX1_HW[4] ; ramDisp:RAMeDISP|clk_div ; 14.636 ; 14.636 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX1_HW[5] ; ramDisp:RAMeDISP|clk_div ; 13.783 ; 13.783 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX1_HW[6] ; ramDisp:RAMeDISP|clk_div ; 13.602 ; 13.602 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
; LED_HW[*]   ; ramDisp:RAMeDISP|clk_div ; 8.977  ; 8.977  ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  LED_HW[6]  ; ramDisp:RAMeDISP|clk_div ; 8.977  ; 8.977  ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  LED_HW[7]  ; ramDisp:RAMeDISP|clk_div ; 8.897  ; 8.897  ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  LED_HW[8]  ; ramDisp:RAMeDISP|clk_div ; 8.399  ; 8.399  ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  LED_HW[9]  ; ramDisp:RAMeDISP|clk_div ; 8.736  ; 8.736  ; Rise       ; ramDisp:RAMeDISP|clk_div ;
+-------------+--------------------------+--------+--------+------------+--------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port   ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-------------+--------------------------+--------+--------+------------+--------------------------+
; HEX0_HW[*]  ; ramDisp:RAMeDISP|clk_div ; 8.824  ; 8.824  ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX0_HW[0] ; ramDisp:RAMeDISP|clk_div ; 8.941  ; 8.941  ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX0_HW[1] ; ramDisp:RAMeDISP|clk_div ; 9.665  ; 9.665  ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX0_HW[2] ; ramDisp:RAMeDISP|clk_div ; 9.849  ; 9.849  ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX0_HW[3] ; ramDisp:RAMeDISP|clk_div ; 8.824  ; 8.824  ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX0_HW[4] ; ramDisp:RAMeDISP|clk_div ; 9.432  ; 9.432  ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX0_HW[5] ; ramDisp:RAMeDISP|clk_div ; 9.674  ; 9.674  ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX0_HW[6] ; ramDisp:RAMeDISP|clk_div ; 9.696  ; 9.696  ; Rise       ; ramDisp:RAMeDISP|clk_div ;
; HEX1_HW[*]  ; ramDisp:RAMeDISP|clk_div ; 10.159 ; 10.159 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX1_HW[0] ; ramDisp:RAMeDISP|clk_div ; 10.806 ; 10.806 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX1_HW[1] ; ramDisp:RAMeDISP|clk_div ; 10.638 ; 10.638 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX1_HW[2] ; ramDisp:RAMeDISP|clk_div ; 10.178 ; 10.178 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX1_HW[3] ; ramDisp:RAMeDISP|clk_div ; 10.757 ; 10.757 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX1_HW[4] ; ramDisp:RAMeDISP|clk_div ; 10.720 ; 10.720 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX1_HW[5] ; ramDisp:RAMeDISP|clk_div ; 10.463 ; 10.463 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX1_HW[6] ; ramDisp:RAMeDISP|clk_div ; 10.159 ; 10.159 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
; LED_HW[*]   ; ramDisp:RAMeDISP|clk_div ; 8.399  ; 8.399  ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  LED_HW[6]  ; ramDisp:RAMeDISP|clk_div ; 8.977  ; 8.977  ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  LED_HW[7]  ; ramDisp:RAMeDISP|clk_div ; 8.897  ; 8.897  ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  LED_HW[8]  ; ramDisp:RAMeDISP|clk_div ; 8.399  ; 8.399  ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  LED_HW[9]  ; ramDisp:RAMeDISP|clk_div ; 8.736  ; 8.736  ; Rise       ; ramDisp:RAMeDISP|clk_div ;
+-------------+--------------------------+--------+--------+------------+--------------------------+


+---------------------------------------------------+
; Fast Model Setup Summary                          ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; ramDisp:RAMeDISP|clk_div ; -6.037 ; -6484.974     ;
; CLK_H_HW                 ; -1.121 ; -19.315       ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Fast Model Hold Summary                          ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; ramDisp:RAMeDISP|clk_div ; 0.215 ; 0.000         ;
; CLK_H_HW                 ; 0.240 ; 0.000         ;
+--------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------+
; Fast Model Minimum Pulse Width Summary            ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; ramDisp:RAMeDISP|clk_div ; -1.423 ; -1322.768     ;
; CLK_H_HW                 ; -1.380 ; -25.380       ;
+--------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'ramDisp:RAMeDISP|clk_div'                                                                                                                                                                                                                        ;
+--------+----------------------------------------------------------------------------------------------------+--------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                          ; To Node                                                ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------+--------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -6.037 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg0 ; register_file:regfile_final|reg8bits:reg4|registro[5]  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.083     ; 6.986      ;
; -6.037 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg1 ; register_file:regfile_final|reg8bits:reg4|registro[5]  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.083     ; 6.986      ;
; -6.037 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg2 ; register_file:regfile_final|reg8bits:reg4|registro[5]  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.083     ; 6.986      ;
; -6.037 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg3 ; register_file:regfile_final|reg8bits:reg4|registro[5]  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.083     ; 6.986      ;
; -6.037 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg4 ; register_file:regfile_final|reg8bits:reg4|registro[5]  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.083     ; 6.986      ;
; -6.037 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg5 ; register_file:regfile_final|reg8bits:reg4|registro[5]  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.083     ; 6.986      ;
; -6.037 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg6 ; register_file:regfile_final|reg8bits:reg4|registro[5]  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.083     ; 6.986      ;
; -6.037 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg7 ; register_file:regfile_final|reg8bits:reg4|registro[5]  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.083     ; 6.986      ;
; -6.000 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg0 ; register_file:regfile_final|reg8bits:reg17|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.072     ; 6.960      ;
; -6.000 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg0 ; register_file:regfile_final|reg8bits:reg19|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.072     ; 6.960      ;
; -6.000 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg1 ; register_file:regfile_final|reg8bits:reg17|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.072     ; 6.960      ;
; -6.000 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg2 ; register_file:regfile_final|reg8bits:reg17|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.072     ; 6.960      ;
; -6.000 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg3 ; register_file:regfile_final|reg8bits:reg17|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.072     ; 6.960      ;
; -6.000 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg4 ; register_file:regfile_final|reg8bits:reg17|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.072     ; 6.960      ;
; -6.000 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg5 ; register_file:regfile_final|reg8bits:reg17|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.072     ; 6.960      ;
; -6.000 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg6 ; register_file:regfile_final|reg8bits:reg17|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.072     ; 6.960      ;
; -6.000 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg7 ; register_file:regfile_final|reg8bits:reg17|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.072     ; 6.960      ;
; -6.000 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg1 ; register_file:regfile_final|reg8bits:reg19|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.072     ; 6.960      ;
; -6.000 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg2 ; register_file:regfile_final|reg8bits:reg19|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.072     ; 6.960      ;
; -6.000 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg3 ; register_file:regfile_final|reg8bits:reg19|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.072     ; 6.960      ;
; -6.000 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg4 ; register_file:regfile_final|reg8bits:reg19|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.072     ; 6.960      ;
; -6.000 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg5 ; register_file:regfile_final|reg8bits:reg19|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.072     ; 6.960      ;
; -6.000 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg6 ; register_file:regfile_final|reg8bits:reg19|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.072     ; 6.960      ;
; -6.000 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg7 ; register_file:regfile_final|reg8bits:reg19|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.072     ; 6.960      ;
; -5.992 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg0 ; register_file:regfile_final|reg8bits:reg26|registro[2] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.071     ; 6.953      ;
; -5.992 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg1 ; register_file:regfile_final|reg8bits:reg26|registro[2] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.071     ; 6.953      ;
; -5.992 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg2 ; register_file:regfile_final|reg8bits:reg26|registro[2] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.071     ; 6.953      ;
; -5.992 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg3 ; register_file:regfile_final|reg8bits:reg26|registro[2] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.071     ; 6.953      ;
; -5.992 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg4 ; register_file:regfile_final|reg8bits:reg26|registro[2] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.071     ; 6.953      ;
; -5.992 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg5 ; register_file:regfile_final|reg8bits:reg26|registro[2] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.071     ; 6.953      ;
; -5.992 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg6 ; register_file:regfile_final|reg8bits:reg26|registro[2] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.071     ; 6.953      ;
; -5.992 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg7 ; register_file:regfile_final|reg8bits:reg26|registro[2] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.071     ; 6.953      ;
; -5.981 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg0 ; register_file:regfile_final|reg8bits:reg4|registro[2]  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.083     ; 6.930      ;
; -5.981 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg1 ; register_file:regfile_final|reg8bits:reg4|registro[2]  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.083     ; 6.930      ;
; -5.981 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg2 ; register_file:regfile_final|reg8bits:reg4|registro[2]  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.083     ; 6.930      ;
; -5.981 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg3 ; register_file:regfile_final|reg8bits:reg4|registro[2]  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.083     ; 6.930      ;
; -5.981 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg4 ; register_file:regfile_final|reg8bits:reg4|registro[2]  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.083     ; 6.930      ;
; -5.981 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg5 ; register_file:regfile_final|reg8bits:reg4|registro[2]  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.083     ; 6.930      ;
; -5.981 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg6 ; register_file:regfile_final|reg8bits:reg4|registro[2]  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.083     ; 6.930      ;
; -5.981 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg7 ; register_file:regfile_final|reg8bits:reg4|registro[2]  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.083     ; 6.930      ;
; -5.980 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg0 ; register_file:regfile_final|reg8bits:reg12|registro[2] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.083     ; 6.929      ;
; -5.980 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg1 ; register_file:regfile_final|reg8bits:reg12|registro[2] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.083     ; 6.929      ;
; -5.980 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg2 ; register_file:regfile_final|reg8bits:reg12|registro[2] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.083     ; 6.929      ;
; -5.980 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg3 ; register_file:regfile_final|reg8bits:reg12|registro[2] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.083     ; 6.929      ;
; -5.980 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg4 ; register_file:regfile_final|reg8bits:reg12|registro[2] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.083     ; 6.929      ;
; -5.980 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg5 ; register_file:regfile_final|reg8bits:reg12|registro[2] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.083     ; 6.929      ;
; -5.980 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg6 ; register_file:regfile_final|reg8bits:reg12|registro[2] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.083     ; 6.929      ;
; -5.980 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg7 ; register_file:regfile_final|reg8bits:reg12|registro[2] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.083     ; 6.929      ;
; -5.978 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg0 ; register_file:regfile_final|reg8bits:reg5|registro[5]  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.078     ; 6.932      ;
; -5.978 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg1 ; register_file:regfile_final|reg8bits:reg5|registro[5]  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.078     ; 6.932      ;
; -5.978 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg2 ; register_file:regfile_final|reg8bits:reg5|registro[5]  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.078     ; 6.932      ;
; -5.978 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg3 ; register_file:regfile_final|reg8bits:reg5|registro[5]  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.078     ; 6.932      ;
; -5.978 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg4 ; register_file:regfile_final|reg8bits:reg5|registro[5]  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.078     ; 6.932      ;
; -5.978 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg5 ; register_file:regfile_final|reg8bits:reg5|registro[5]  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.078     ; 6.932      ;
; -5.978 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg6 ; register_file:regfile_final|reg8bits:reg5|registro[5]  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.078     ; 6.932      ;
; -5.978 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg7 ; register_file:regfile_final|reg8bits:reg5|registro[5]  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.078     ; 6.932      ;
; -5.977 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg0 ; register_file:regfile_final|reg8bits:reg27|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.075     ; 6.934      ;
; -5.977 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg1 ; register_file:regfile_final|reg8bits:reg27|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.075     ; 6.934      ;
; -5.977 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg2 ; register_file:regfile_final|reg8bits:reg27|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.075     ; 6.934      ;
; -5.977 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg3 ; register_file:regfile_final|reg8bits:reg27|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.075     ; 6.934      ;
; -5.977 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg4 ; register_file:regfile_final|reg8bits:reg27|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.075     ; 6.934      ;
; -5.977 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg5 ; register_file:regfile_final|reg8bits:reg27|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.075     ; 6.934      ;
; -5.977 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg6 ; register_file:regfile_final|reg8bits:reg27|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.075     ; 6.934      ;
; -5.977 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg7 ; register_file:regfile_final|reg8bits:reg27|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.075     ; 6.934      ;
; -5.976 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg0 ; register_file:regfile_final|reg8bits:reg20|registro[3] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.066     ; 6.942      ;
; -5.976 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg1 ; register_file:regfile_final|reg8bits:reg20|registro[3] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.066     ; 6.942      ;
; -5.976 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg2 ; register_file:regfile_final|reg8bits:reg20|registro[3] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.066     ; 6.942      ;
; -5.976 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg3 ; register_file:regfile_final|reg8bits:reg20|registro[3] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.066     ; 6.942      ;
; -5.976 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg4 ; register_file:regfile_final|reg8bits:reg20|registro[3] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.066     ; 6.942      ;
; -5.976 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg5 ; register_file:regfile_final|reg8bits:reg20|registro[3] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.066     ; 6.942      ;
; -5.976 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg6 ; register_file:regfile_final|reg8bits:reg20|registro[3] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.066     ; 6.942      ;
; -5.976 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg7 ; register_file:regfile_final|reg8bits:reg20|registro[3] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.066     ; 6.942      ;
; -5.973 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg0 ; register_file:regfile_final|reg8bits:reg25|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.075     ; 6.930      ;
; -5.973 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg1 ; register_file:regfile_final|reg8bits:reg25|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.075     ; 6.930      ;
; -5.973 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg2 ; register_file:regfile_final|reg8bits:reg25|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.075     ; 6.930      ;
; -5.973 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg3 ; register_file:regfile_final|reg8bits:reg25|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.075     ; 6.930      ;
; -5.973 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg4 ; register_file:regfile_final|reg8bits:reg25|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.075     ; 6.930      ;
; -5.973 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg5 ; register_file:regfile_final|reg8bits:reg25|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.075     ; 6.930      ;
; -5.973 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg6 ; register_file:regfile_final|reg8bits:reg25|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.075     ; 6.930      ;
; -5.973 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg7 ; register_file:regfile_final|reg8bits:reg25|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.075     ; 6.930      ;
; -5.961 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg0 ; register_file:regfile_final|reg8bits:reg16|registro[3] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.074     ; 6.919      ;
; -5.961 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg1 ; register_file:regfile_final|reg8bits:reg16|registro[3] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.074     ; 6.919      ;
; -5.961 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg2 ; register_file:regfile_final|reg8bits:reg16|registro[3] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.074     ; 6.919      ;
; -5.961 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg3 ; register_file:regfile_final|reg8bits:reg16|registro[3] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.074     ; 6.919      ;
; -5.961 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg4 ; register_file:regfile_final|reg8bits:reg16|registro[3] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.074     ; 6.919      ;
; -5.961 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg5 ; register_file:regfile_final|reg8bits:reg16|registro[3] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.074     ; 6.919      ;
; -5.961 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg6 ; register_file:regfile_final|reg8bits:reg16|registro[3] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.074     ; 6.919      ;
; -5.961 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg7 ; register_file:regfile_final|reg8bits:reg16|registro[3] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.074     ; 6.919      ;
; -5.960 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg0 ; register_file:regfile_final|reg8bits:reg13|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.075     ; 6.917      ;
; -5.960 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg1 ; register_file:regfile_final|reg8bits:reg13|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.075     ; 6.917      ;
; -5.960 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg2 ; register_file:regfile_final|reg8bits:reg13|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.075     ; 6.917      ;
; -5.960 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg3 ; register_file:regfile_final|reg8bits:reg13|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.075     ; 6.917      ;
; -5.960 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg4 ; register_file:regfile_final|reg8bits:reg13|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.075     ; 6.917      ;
; -5.960 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg5 ; register_file:regfile_final|reg8bits:reg13|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.075     ; 6.917      ;
; -5.960 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg6 ; register_file:regfile_final|reg8bits:reg13|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.075     ; 6.917      ;
; -5.960 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg7 ; register_file:regfile_final|reg8bits:reg13|registro[5] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.075     ; 6.917      ;
; -5.959 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg0 ; register_file:regfile_final|reg8bits:reg24|registro[3] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.074     ; 6.917      ;
; -5.959 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg1 ; register_file:regfile_final|reg8bits:reg24|registro[3] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.074     ; 6.917      ;
; -5.959 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg2 ; register_file:regfile_final|reg8bits:reg24|registro[3] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.074     ; 6.917      ;
; -5.959 ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg3 ; register_file:regfile_final|reg8bits:reg24|registro[3] ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 1.000        ; -0.074     ; 6.917      ;
+--------+----------------------------------------------------------------------------------------------------+--------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK_H_HW'                                                                                                                 ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.121 ; ramDisp:RAMeDISP|contador[0]  ; ramDisp:RAMeDISP|contador[22] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.003      ; 2.156      ;
; -1.087 ; ramDisp:RAMeDISP|contador[1]  ; ramDisp:RAMeDISP|contador[22] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.003      ; 2.122      ;
; -1.083 ; ramDisp:RAMeDISP|contador[0]  ; ramDisp:RAMeDISP|contador[21] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.003      ; 2.118      ;
; -1.058 ; ramDisp:RAMeDISP|contador[2]  ; ramDisp:RAMeDISP|contador[22] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.003      ; 2.093      ;
; -1.050 ; ramDisp:RAMeDISP|contador[0]  ; ramDisp:RAMeDISP|contador[20] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.003      ; 2.085      ;
; -1.049 ; ramDisp:RAMeDISP|contador[1]  ; ramDisp:RAMeDISP|contador[21] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.003      ; 2.084      ;
; -1.020 ; ramDisp:RAMeDISP|contador[2]  ; ramDisp:RAMeDISP|contador[21] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.003      ; 2.055      ;
; -1.016 ; ramDisp:RAMeDISP|contador[1]  ; ramDisp:RAMeDISP|contador[20] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.003      ; 2.051      ;
; -0.987 ; ramDisp:RAMeDISP|contador[2]  ; ramDisp:RAMeDISP|contador[20] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.003      ; 2.022      ;
; -0.923 ; ramDisp:RAMeDISP|contador[0]  ; ramDisp:RAMeDISP|contador[19] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.003      ; 1.958      ;
; -0.906 ; ramDisp:RAMeDISP|contador[9]  ; ramDisp:RAMeDISP|contador[0]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; -0.001     ; 1.937      ;
; -0.906 ; ramDisp:RAMeDISP|contador[9]  ; ramDisp:RAMeDISP|contador[1]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; -0.001     ; 1.937      ;
; -0.906 ; ramDisp:RAMeDISP|contador[9]  ; ramDisp:RAMeDISP|contador[2]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; -0.001     ; 1.937      ;
; -0.894 ; ramDisp:RAMeDISP|contador[6]  ; ramDisp:RAMeDISP|contador[0]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; -0.001     ; 1.925      ;
; -0.894 ; ramDisp:RAMeDISP|contador[6]  ; ramDisp:RAMeDISP|contador[1]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; -0.001     ; 1.925      ;
; -0.894 ; ramDisp:RAMeDISP|contador[6]  ; ramDisp:RAMeDISP|contador[2]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; -0.001     ; 1.925      ;
; -0.889 ; ramDisp:RAMeDISP|contador[1]  ; ramDisp:RAMeDISP|contador[19] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.003      ; 1.924      ;
; -0.880 ; ramDisp:RAMeDISP|contador[3]  ; ramDisp:RAMeDISP|contador[22] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.914      ;
; -0.860 ; ramDisp:RAMeDISP|contador[2]  ; ramDisp:RAMeDISP|contador[19] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.003      ; 1.895      ;
; -0.843 ; ramDisp:RAMeDISP|contador[0]  ; ramDisp:RAMeDISP|contador[12] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.001      ; 1.876      ;
; -0.842 ; ramDisp:RAMeDISP|contador[3]  ; ramDisp:RAMeDISP|contador[21] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.876      ;
; -0.833 ; ramDisp:RAMeDISP|contador[4]  ; ramDisp:RAMeDISP|contador[22] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.867      ;
; -0.828 ; ramDisp:RAMeDISP|contador[7]  ; ramDisp:RAMeDISP|contador[0]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; -0.001     ; 1.859      ;
; -0.828 ; ramDisp:RAMeDISP|contador[7]  ; ramDisp:RAMeDISP|contador[1]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; -0.001     ; 1.859      ;
; -0.828 ; ramDisp:RAMeDISP|contador[7]  ; ramDisp:RAMeDISP|contador[2]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; -0.001     ; 1.859      ;
; -0.823 ; ramDisp:RAMeDISP|contador[0]  ; ramDisp:RAMeDISP|contador[18] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.003      ; 1.858      ;
; -0.809 ; ramDisp:RAMeDISP|contador[9]  ; ramDisp:RAMeDISP|contador[13] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.843      ;
; -0.809 ; ramDisp:RAMeDISP|contador[9]  ; ramDisp:RAMeDISP|contador[14] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.843      ;
; -0.809 ; ramDisp:RAMeDISP|contador[9]  ; ramDisp:RAMeDISP|contador[15] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.843      ;
; -0.809 ; ramDisp:RAMeDISP|contador[9]  ; ramDisp:RAMeDISP|contador[16] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.843      ;
; -0.809 ; ramDisp:RAMeDISP|contador[9]  ; ramDisp:RAMeDISP|contador[17] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.843      ;
; -0.809 ; ramDisp:RAMeDISP|contador[9]  ; ramDisp:RAMeDISP|contador[18] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.843      ;
; -0.809 ; ramDisp:RAMeDISP|contador[9]  ; ramDisp:RAMeDISP|contador[19] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.843      ;
; -0.809 ; ramDisp:RAMeDISP|contador[9]  ; ramDisp:RAMeDISP|contador[20] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.843      ;
; -0.809 ; ramDisp:RAMeDISP|contador[9]  ; ramDisp:RAMeDISP|contador[21] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.843      ;
; -0.809 ; ramDisp:RAMeDISP|contador[9]  ; ramDisp:RAMeDISP|contador[22] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.843      ;
; -0.809 ; ramDisp:RAMeDISP|contador[3]  ; ramDisp:RAMeDISP|contador[20] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.843      ;
; -0.809 ; ramDisp:RAMeDISP|contador[1]  ; ramDisp:RAMeDISP|contador[12] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.001      ; 1.842      ;
; -0.797 ; ramDisp:RAMeDISP|contador[6]  ; ramDisp:RAMeDISP|contador[13] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.831      ;
; -0.797 ; ramDisp:RAMeDISP|contador[6]  ; ramDisp:RAMeDISP|contador[14] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.831      ;
; -0.797 ; ramDisp:RAMeDISP|contador[6]  ; ramDisp:RAMeDISP|contador[15] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.831      ;
; -0.797 ; ramDisp:RAMeDISP|contador[6]  ; ramDisp:RAMeDISP|contador[16] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.831      ;
; -0.797 ; ramDisp:RAMeDISP|contador[6]  ; ramDisp:RAMeDISP|contador[17] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.831      ;
; -0.797 ; ramDisp:RAMeDISP|contador[6]  ; ramDisp:RAMeDISP|contador[18] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.831      ;
; -0.797 ; ramDisp:RAMeDISP|contador[6]  ; ramDisp:RAMeDISP|contador[19] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.831      ;
; -0.797 ; ramDisp:RAMeDISP|contador[6]  ; ramDisp:RAMeDISP|contador[20] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.831      ;
; -0.797 ; ramDisp:RAMeDISP|contador[6]  ; ramDisp:RAMeDISP|contador[21] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.831      ;
; -0.797 ; ramDisp:RAMeDISP|contador[6]  ; ramDisp:RAMeDISP|contador[22] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.831      ;
; -0.795 ; ramDisp:RAMeDISP|contador[0]  ; ramDisp:RAMeDISP|contador[17] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.003      ; 1.830      ;
; -0.795 ; ramDisp:RAMeDISP|contador[4]  ; ramDisp:RAMeDISP|contador[21] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.829      ;
; -0.794 ; ramDisp:RAMeDISP|contador[8]  ; ramDisp:RAMeDISP|contador[0]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; -0.001     ; 1.825      ;
; -0.794 ; ramDisp:RAMeDISP|contador[8]  ; ramDisp:RAMeDISP|contador[1]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; -0.001     ; 1.825      ;
; -0.794 ; ramDisp:RAMeDISP|contador[8]  ; ramDisp:RAMeDISP|contador[2]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; -0.001     ; 1.825      ;
; -0.789 ; ramDisp:RAMeDISP|contador[5]  ; ramDisp:RAMeDISP|contador[22] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.823      ;
; -0.789 ; ramDisp:RAMeDISP|contador[1]  ; ramDisp:RAMeDISP|contador[18] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.003      ; 1.824      ;
; -0.783 ; ramDisp:RAMeDISP|contador[0]  ; ramDisp:RAMeDISP|contador[14] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.003      ; 1.818      ;
; -0.780 ; ramDisp:RAMeDISP|contador[2]  ; ramDisp:RAMeDISP|contador[12] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.001      ; 1.813      ;
; -0.762 ; ramDisp:RAMeDISP|contador[4]  ; ramDisp:RAMeDISP|contador[20] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.796      ;
; -0.761 ; ramDisp:RAMeDISP|contador[1]  ; ramDisp:RAMeDISP|contador[17] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.003      ; 1.796      ;
; -0.760 ; ramDisp:RAMeDISP|contador[0]  ; ramDisp:RAMeDISP|contador[16] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.003      ; 1.795      ;
; -0.760 ; ramDisp:RAMeDISP|contador[2]  ; ramDisp:RAMeDISP|contador[18] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.003      ; 1.795      ;
; -0.751 ; ramDisp:RAMeDISP|contador[5]  ; ramDisp:RAMeDISP|contador[21] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.785      ;
; -0.749 ; ramDisp:RAMeDISP|contador[15] ; ramDisp:RAMeDISP|contador[0]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; -0.003     ; 1.778      ;
; -0.749 ; ramDisp:RAMeDISP|contador[15] ; ramDisp:RAMeDISP|contador[1]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; -0.003     ; 1.778      ;
; -0.749 ; ramDisp:RAMeDISP|contador[15] ; ramDisp:RAMeDISP|contador[2]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; -0.003     ; 1.778      ;
; -0.749 ; ramDisp:RAMeDISP|contador[1]  ; ramDisp:RAMeDISP|contador[14] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.003      ; 1.784      ;
; -0.748 ; ramDisp:RAMeDISP|contador[0]  ; ramDisp:RAMeDISP|contador[13] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.003      ; 1.783      ;
; -0.734 ; ramDisp:RAMeDISP|contador[7]  ; ramDisp:RAMeDISP|contador[22] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.768      ;
; -0.732 ; ramDisp:RAMeDISP|contador[2]  ; ramDisp:RAMeDISP|contador[17] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.003      ; 1.767      ;
; -0.731 ; ramDisp:RAMeDISP|contador[7]  ; ramDisp:RAMeDISP|contador[13] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.765      ;
; -0.731 ; ramDisp:RAMeDISP|contador[7]  ; ramDisp:RAMeDISP|contador[14] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.765      ;
; -0.731 ; ramDisp:RAMeDISP|contador[7]  ; ramDisp:RAMeDISP|contador[15] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.765      ;
; -0.731 ; ramDisp:RAMeDISP|contador[7]  ; ramDisp:RAMeDISP|contador[16] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.765      ;
; -0.731 ; ramDisp:RAMeDISP|contador[7]  ; ramDisp:RAMeDISP|contador[17] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.765      ;
; -0.731 ; ramDisp:RAMeDISP|contador[7]  ; ramDisp:RAMeDISP|contador[18] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.765      ;
; -0.731 ; ramDisp:RAMeDISP|contador[7]  ; ramDisp:RAMeDISP|contador[19] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.765      ;
; -0.731 ; ramDisp:RAMeDISP|contador[7]  ; ramDisp:RAMeDISP|contador[20] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.765      ;
; -0.731 ; ramDisp:RAMeDISP|contador[7]  ; ramDisp:RAMeDISP|contador[21] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.765      ;
; -0.726 ; ramDisp:RAMeDISP|contador[1]  ; ramDisp:RAMeDISP|contador[16] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.003      ; 1.761      ;
; -0.725 ; ramDisp:RAMeDISP|contador[0]  ; ramDisp:RAMeDISP|contador[15] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.003      ; 1.760      ;
; -0.725 ; ramDisp:RAMeDISP|contador[10] ; ramDisp:RAMeDISP|contador[22] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.759      ;
; -0.724 ; ramDisp:RAMeDISP|contador[11] ; ramDisp:RAMeDISP|contador[0]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; -0.001     ; 1.755      ;
; -0.724 ; ramDisp:RAMeDISP|contador[11] ; ramDisp:RAMeDISP|contador[1]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; -0.001     ; 1.755      ;
; -0.724 ; ramDisp:RAMeDISP|contador[11] ; ramDisp:RAMeDISP|contador[2]  ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; -0.001     ; 1.755      ;
; -0.720 ; ramDisp:RAMeDISP|contador[2]  ; ramDisp:RAMeDISP|contador[14] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.003      ; 1.755      ;
; -0.718 ; ramDisp:RAMeDISP|contador[5]  ; ramDisp:RAMeDISP|contador[20] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.752      ;
; -0.714 ; ramDisp:RAMeDISP|contador[1]  ; ramDisp:RAMeDISP|contador[13] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.003      ; 1.749      ;
; -0.704 ; ramDisp:RAMeDISP|contador[0]  ; ramDisp:RAMeDISP|contador[11] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.001      ; 1.737      ;
; -0.697 ; ramDisp:RAMeDISP|contador[8]  ; ramDisp:RAMeDISP|contador[13] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.731      ;
; -0.697 ; ramDisp:RAMeDISP|contador[8]  ; ramDisp:RAMeDISP|contador[14] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.731      ;
; -0.697 ; ramDisp:RAMeDISP|contador[8]  ; ramDisp:RAMeDISP|contador[15] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.731      ;
; -0.697 ; ramDisp:RAMeDISP|contador[8]  ; ramDisp:RAMeDISP|contador[16] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.731      ;
; -0.697 ; ramDisp:RAMeDISP|contador[8]  ; ramDisp:RAMeDISP|contador[17] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.731      ;
; -0.697 ; ramDisp:RAMeDISP|contador[8]  ; ramDisp:RAMeDISP|contador[18] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.731      ;
; -0.697 ; ramDisp:RAMeDISP|contador[8]  ; ramDisp:RAMeDISP|contador[19] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.731      ;
; -0.697 ; ramDisp:RAMeDISP|contador[8]  ; ramDisp:RAMeDISP|contador[20] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.731      ;
; -0.697 ; ramDisp:RAMeDISP|contador[8]  ; ramDisp:RAMeDISP|contador[21] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.731      ;
; -0.697 ; ramDisp:RAMeDISP|contador[8]  ; ramDisp:RAMeDISP|contador[22] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.002      ; 1.731      ;
; -0.697 ; ramDisp:RAMeDISP|contador[2]  ; ramDisp:RAMeDISP|contador[16] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.003      ; 1.732      ;
; -0.691 ; ramDisp:RAMeDISP|contador[1]  ; ramDisp:RAMeDISP|contador[15] ; CLK_H_HW     ; CLK_H_HW    ; 1.000        ; 0.003      ; 1.726      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'ramDisp:RAMeDISP|clk_div'                                                                                                                                                                                                                               ;
+-------+---------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                                                     ; To Node                                                                                            ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.215 ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[0] ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[0]                                      ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[1] ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[1]                                      ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[0] ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[1]                                      ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 0.391      ;
; 0.432 ; pc:pc_final|registro[2]                                       ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg2 ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.068      ; 0.638      ;
; 0.433 ; pc:pc_final|registro[4]                                       ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg4 ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.068      ; 0.639      ;
; 0.443 ; pc:pc_final|registro[6]                                       ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg6 ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.068      ; 0.649      ;
; 0.542 ; pc:pc_final|registro[1]                                       ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg1 ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.068      ; 0.748      ;
; 0.551 ; pc:pc_final|registro[5]                                       ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg5 ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.067      ; 0.756      ;
; 0.553 ; pc:pc_final|registro[0]                                       ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg0 ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.068      ; 0.759      ;
; 0.568 ; pc:pc_final|registro[7]                                       ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg7 ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.067      ; 0.773      ;
; 0.647 ; pc:pc_final|registro[3]                                       ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg3 ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.068      ; 0.853      ;
; 0.653 ; pc:pc_final|registro[4]                                       ; pc:pc_final|registro[4]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 0.805      ;
; 0.655 ; pc:pc_final|registro[1]                                       ; pc:pc_final|registro[1]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 0.807      ;
; 0.655 ; pc:pc_final|registro[3]                                       ; pc:pc_final|registro[3]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 0.807      ;
; 0.661 ; pc:pc_final|registro[6]                                       ; pc:pc_final|registro[6]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 0.813      ;
; 0.666 ; pc:pc_final|registro[2]                                       ; pc:pc_final|registro[2]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 0.818      ;
; 0.762 ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[1] ; pc:pc_final|registro[5]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.001     ; 0.913      ;
; 0.762 ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[1] ; pc:pc_final|registro[7]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.001     ; 0.913      ;
; 0.763 ; pc:pc_final|registro[0]                                       ; pc:pc_final|registro[0]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 0.915      ;
; 0.784 ; pc:pc_final|registro[3]                                       ; pc:pc_final|registro[4]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 0.936      ;
; 0.793 ; pc:pc_final|registro[1]                                       ; pc:pc_final|registro[2]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 0.945      ;
; 0.807 ; pc:pc_final|registro[0]                                       ; pc:pc_final|registro[1]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 0.959      ;
; 0.814 ; pc:pc_final|registro[2]                                       ; pc:pc_final|registro[3]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 0.966      ;
; 0.833 ; pc:pc_final|registro[4]                                       ; pc:pc_final|registro[6]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 0.985      ;
; 0.836 ; pc:pc_final|registro[1]                                       ; pc:pc_final|registro[3]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 0.988      ;
; 0.840 ; pc:pc_final|registro[2]                                       ; pc:pc_final|registro[4]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 0.992      ;
; 0.841 ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[1] ; pc:pc_final|registro[1]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.002     ; 0.991      ;
; 0.841 ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[1] ; pc:pc_final|registro[2]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.002     ; 0.991      ;
; 0.841 ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[1] ; pc:pc_final|registro[3]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.002     ; 0.991      ;
; 0.841 ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[1] ; pc:pc_final|registro[6]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.002     ; 0.991      ;
; 0.841 ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[1] ; pc:pc_final|registro[4]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.002     ; 0.991      ;
; 0.841 ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[1] ; pc:pc_final|registro[0]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.002     ; 0.991      ;
; 0.842 ; pc:pc_final|registro[0]                                       ; pc:pc_final|registro[2]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 0.994      ;
; 0.861 ; pc:pc_final|registro[3]                                       ; pc:pc_final|registro[6]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 1.013      ;
; 0.862 ; pc:pc_final|registro[1]                                       ; pc:pc_final|registro[4]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 1.014      ;
; 0.870 ; pc:pc_final|registro[7]                                       ; pc:pc_final|registro[7]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 1.022      ;
; 0.877 ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[0] ; pc:pc_final|registro[5]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.001     ; 1.028      ;
; 0.877 ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[0] ; pc:pc_final|registro[7]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.001     ; 1.028      ;
; 0.882 ; pc:pc_final|registro[5]                                       ; pc:pc_final|registro[6]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.001     ; 1.033      ;
; 0.885 ; pc:pc_final|registro[0]                                       ; pc:pc_final|registro[3]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 1.037      ;
; 0.911 ; pc:pc_final|registro[0]                                       ; pc:pc_final|registro[4]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 1.063      ;
; 0.914 ; pc:pc_final|registro[5]                                       ; pc:pc_final|registro[5]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 1.066      ;
; 0.917 ; pc:pc_final|registro[2]                                       ; pc:pc_final|registro[6]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 1.069      ;
; 0.928 ; rom:rom_final|dado[7]                                         ; pc:pc_final|registro[7]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 1.080      ;
; 0.939 ; pc:pc_final|registro[1]                                       ; pc:pc_final|registro[6]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 1.091      ;
; 0.945 ; register_file:regfile_final|reg8bits:reg27|registro[0]        ; ramDisp:RAMeDISP|conteudo_ram~552                                                                  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.004      ; 1.101      ;
; 0.956 ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[0] ; pc:pc_final|registro[1]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.002     ; 1.106      ;
; 0.956 ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[0] ; pc:pc_final|registro[2]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.002     ; 1.106      ;
; 0.956 ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[0] ; pc:pc_final|registro[3]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.002     ; 1.106      ;
; 0.956 ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[0] ; pc:pc_final|registro[6]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.002     ; 1.106      ;
; 0.956 ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[0] ; pc:pc_final|registro[4]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.002     ; 1.106      ;
; 0.956 ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[0] ; pc:pc_final|registro[0]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.002     ; 1.106      ;
; 0.968 ; pc:pc_final|registro[4]                                       ; pc:pc_final|registro[5]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.001      ; 1.121      ;
; 0.977 ; register_file:regfile_final|reg8bits:reg14|registro[2]        ; ramDisp:RAMeDISP|conteudo_reg[2]                                                                   ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.003     ; 1.126      ;
; 0.982 ; register_file:regfile_final|reg8bits:reg26|registro[5]        ; ramDisp:RAMeDISP|conteudo_ram~1029                                                                 ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.003      ; 1.137      ;
; 0.988 ; pc:pc_final|registro[0]                                       ; pc:pc_final|registro[6]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 1.140      ;
; 0.996 ; pc:pc_final|registro[3]                                       ; pc:pc_final|registro[5]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.001      ; 1.149      ;
; 1.004 ; register_file:regfile_final|reg8bits:reg12|registro[6]        ; ramDisp:RAMeDISP|conteudo_ram~1046                                                                 ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.001      ; 1.157      ;
; 1.032 ; register_file:regfile_final|reg8bits:reg27|registro[1]        ; ramDisp:RAMeDISP|conteudo_reg[1]                                                                   ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.003      ; 1.187      ;
; 1.034 ; register_file:regfile_final|reg8bits:reg5|registro[5]         ; ramDisp:RAMeDISP|conteudo_ram~1029                                                                 ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.005      ; 1.191      ;
; 1.046 ; pc:pc_final|registro[1]                                       ; rom:rom_final|dado[7]                                                                              ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.001      ; 1.199      ;
; 1.052 ; pc:pc_final|registro[2]                                       ; pc:pc_final|registro[5]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.001      ; 1.205      ;
; 1.054 ; pc:pc_final|registro[6]                                       ; pc:pc_final|registro[7]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.001      ; 1.207      ;
; 1.074 ; pc:pc_final|registro[1]                                       ; pc:pc_final|registro[5]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.001      ; 1.227      ;
; 1.076 ; register_file:regfile_final|reg8bits:reg30|registro[0]        ; ramDisp:RAMeDISP|conteudo_ram~552                                                                  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.002     ; 1.226      ;
; 1.084 ; register_file:regfile_final|reg8bits:reg14|registro[0]        ; ramDisp:RAMeDISP|conteudo_ram~552                                                                  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.002     ; 1.234      ;
; 1.090 ; register_file:regfile_final|reg8bits:reg7|registro[1]         ; ramDisp:RAMeDISP|conteudo_reg[1]                                                                   ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.006      ; 1.248      ;
; 1.092 ; pc:pc_final|registro[2]                                       ; rom:rom_final|dado[7]                                                                              ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.001      ; 1.245      ;
; 1.097 ; register_file:regfile_final|reg8bits:reg15|registro[1]        ; ramDisp:RAMeDISP|conteudo_reg[1]                                                                   ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 1.249      ;
; 1.105 ; register_file:regfile_final|reg8bits:reg25|registro[0]        ; ramDisp:RAMeDISP|conteudo_ram~552                                                                  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.004      ; 1.261      ;
; 1.117 ; register_file:regfile_final|reg8bits:reg27|registro[5]        ; ramDisp:RAMeDISP|conteudo_ram~1029                                                                 ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.002      ; 1.271      ;
; 1.121 ; register_file:regfile_final|reg8bits:reg26|registro[1]        ; ramDisp:RAMeDISP|conteudo_reg[1]                                                                   ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.004      ; 1.277      ;
; 1.123 ; pc:pc_final|registro[4]                                       ; pc:pc_final|registro[7]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.001      ; 1.276      ;
; 1.123 ; pc:pc_final|registro[0]                                       ; pc:pc_final|registro[5]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.001      ; 1.276      ;
; 1.132 ; register_file:regfile_final|reg8bits:reg12|registro[2]        ; ramDisp:RAMeDISP|conteudo_reg[2]                                                                   ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.011      ; 1.295      ;
; 1.137 ; register_file:regfile_final|reg8bits:reg30|registro[2]        ; ramDisp:RAMeDISP|conteudo_reg[2]                                                                   ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.003     ; 1.286      ;
; 1.144 ; register_file:regfile_final|reg8bits:reg5|registro[3]         ; ramDisp:RAMeDISP|conteudo_ram~243                                                                  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.006      ; 1.302      ;
; 1.151 ; pc:pc_final|registro[3]                                       ; pc:pc_final|registro[7]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.001      ; 1.304      ;
; 1.154 ; register_file:regfile_final|reg8bits:reg31|registro[2]        ; ramDisp:RAMeDISP|conteudo_reg[2]                                                                   ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.003     ; 1.303      ;
; 1.156 ; register_file:regfile_final|reg8bits:reg14|registro[6]        ; ramDisp:RAMeDISP|conteudo_ram~1046                                                                 ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.006     ; 1.302      ;
; 1.166 ; pc:pc_final|registro[6]                                       ; rom:rom_final|dado[7]                                                                              ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.001      ; 1.319      ;
; 1.172 ; pc:pc_final|registro[5]                                       ; pc:pc_final|registro[7]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 1.324      ;
; 1.175 ; register_file:regfile_final|reg8bits:reg19|registro[1]        ; ramDisp:RAMeDISP|conteudo_reg[1]                                                                   ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 1.327      ;
; 1.177 ; pc:pc_final|registro[0]                                       ; rom:rom_final|dado[7]                                                                              ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.001      ; 1.330      ;
; 1.187 ; register_file:regfile_final|reg8bits:reg7|registro[5]         ; ramDisp:RAMeDISP|conteudo_ram~1029                                                                 ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.005      ; 1.344      ;
; 1.196 ; register_file:regfile_final|reg8bits:reg27|registro[0]        ; ramDisp:RAMeDISP|conteudo_ram~560                                                                  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.004      ; 1.352      ;
; 1.199 ; register_file:regfile_final|reg8bits:reg25|registro[1]        ; ramDisp:RAMeDISP|conteudo_reg[1]                                                                   ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.003      ; 1.354      ;
; 1.200 ; rom:rom_final|dado[7]                                         ; register_file:regfile_final|reg8bits:reg6|registro[1]                                              ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.003     ; 1.349      ;
; 1.200 ; rom:rom_final|dado[7]                                         ; register_file:regfile_final|reg8bits:reg6|registro[4]                                              ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.003     ; 1.349      ;
; 1.200 ; rom:rom_final|dado[7]                                         ; register_file:regfile_final|reg8bits:reg6|registro[3]                                              ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.003     ; 1.349      ;
; 1.200 ; rom:rom_final|dado[7]                                         ; register_file:regfile_final|reg8bits:reg6|registro[7]                                              ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.003     ; 1.349      ;
; 1.200 ; register_file:regfile_final|reg8bits:reg7|registro[0]         ; ramDisp:RAMeDISP|conteudo_ram~552                                                                  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.007      ; 1.359      ;
; 1.203 ; register_file:regfile_final|reg8bits:reg17|registro[2]        ; ramDisp:RAMeDISP|conteudo_reg[2]                                                                   ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 1.355      ;
; 1.206 ; register_file:regfile_final|reg8bits:reg22|registro[5]        ; ramDisp:RAMeDISP|conteudo_ram~1029                                                                 ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.007     ; 1.351      ;
; 1.207 ; pc:pc_final|registro[2]                                       ; pc:pc_final|registro[7]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.001      ; 1.360      ;
; 1.212 ; register_file:regfile_final|reg8bits:reg15|registro[6]        ; ramDisp:RAMeDISP|conteudo_ram~1046                                                                 ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; -0.003     ; 1.361      ;
; 1.216 ; register_file:regfile_final|reg8bits:reg26|registro[3]        ; ramDisp:RAMeDISP|conteudo_ram~243                                                                  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.004      ; 1.372      ;
; 1.220 ; register_file:regfile_final|reg8bits:reg13|registro[5]        ; ramDisp:RAMeDISP|conteudo_ram~1029                                                                 ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.002      ; 1.374      ;
; 1.229 ; pc:pc_final|registro[1]                                       ; pc:pc_final|registro[7]                                                                            ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.001      ; 1.382      ;
; 1.236 ; register_file:regfile_final|reg8bits:reg15|registro[3]        ; ramDisp:RAMeDISP|conteudo_ram~243                                                                  ; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 0.000        ; 0.000      ; 1.388      ;
+-------+---------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK_H_HW'                                                                                                                 ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.240 ; ramDisp:RAMeDISP|contador[22] ; ramDisp:RAMeDISP|contador[22] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.392      ;
; 0.355 ; ramDisp:RAMeDISP|contador[13] ; ramDisp:RAMeDISP|contador[13] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; ramDisp:RAMeDISP|contador[4]  ; ramDisp:RAMeDISP|contador[4]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.508      ;
; 0.360 ; ramDisp:RAMeDISP|contador[14] ; ramDisp:RAMeDISP|contador[14] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; ramDisp:RAMeDISP|contador[10] ; ramDisp:RAMeDISP|contador[10] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; ramDisp:RAMeDISP|contador[6]  ; ramDisp:RAMeDISP|contador[6]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; ramDisp:RAMeDISP|contador[11] ; ramDisp:RAMeDISP|contador[11] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; ramDisp:RAMeDISP|contador[12] ; ramDisp:RAMeDISP|contador[12] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; ramDisp:RAMeDISP|contador[8]  ; ramDisp:RAMeDISP|contador[8]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.516      ;
; 0.366 ; ramDisp:RAMeDISP|contador[15] ; ramDisp:RAMeDISP|contador[15] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; ramDisp:RAMeDISP|contador[20] ; ramDisp:RAMeDISP|contador[20] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; ramDisp:RAMeDISP|contador[3]  ; ramDisp:RAMeDISP|contador[3]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; ramDisp:RAMeDISP|contador[17] ; ramDisp:RAMeDISP|contador[17] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; ramDisp:RAMeDISP|contador[21] ; ramDisp:RAMeDISP|contador[21] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.521      ;
; 0.374 ; ramDisp:RAMeDISP|contador[18] ; ramDisp:RAMeDISP|contador[18] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; ramDisp:RAMeDISP|contador[5]  ; ramDisp:RAMeDISP|contador[5]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; ramDisp:RAMeDISP|contador[16] ; ramDisp:RAMeDISP|contador[16] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.527      ;
; 0.377 ; ramDisp:RAMeDISP|contador[19] ; ramDisp:RAMeDISP|contador[19] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; ramDisp:RAMeDISP|contador[7]  ; ramDisp:RAMeDISP|contador[7]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; ramDisp:RAMeDISP|contador[9]  ; ramDisp:RAMeDISP|contador[9]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.530      ;
; 0.493 ; ramDisp:RAMeDISP|contador[13] ; ramDisp:RAMeDISP|contador[14] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.645      ;
; 0.498 ; ramDisp:RAMeDISP|contador[14] ; ramDisp:RAMeDISP|contador[15] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; ramDisp:RAMeDISP|contador[10] ; ramDisp:RAMeDISP|contador[11] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.651      ;
; 0.501 ; ramDisp:RAMeDISP|contador[6]  ; ramDisp:RAMeDISP|contador[7]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; ramDisp:RAMeDISP|contador[11] ; ramDisp:RAMeDISP|contador[12] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; ramDisp:RAMeDISP|contador[8]  ; ramDisp:RAMeDISP|contador[9]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.654      ;
; 0.504 ; ramDisp:RAMeDISP|contador[15] ; ramDisp:RAMeDISP|contador[16] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.656      ;
; 0.506 ; ramDisp:RAMeDISP|contador[17] ; ramDisp:RAMeDISP|contador[18] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.658      ;
; 0.507 ; ramDisp:RAMeDISP|contador[3]  ; ramDisp:RAMeDISP|contador[4]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.659      ;
; 0.509 ; ramDisp:RAMeDISP|contador[21] ; ramDisp:RAMeDISP|contador[22] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.661      ;
; 0.514 ; ramDisp:RAMeDISP|contador[18] ; ramDisp:RAMeDISP|contador[19] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.666      ;
; 0.515 ; ramDisp:RAMeDISP|contador[5]  ; ramDisp:RAMeDISP|contador[6]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.667      ;
; 0.515 ; ramDisp:RAMeDISP|contador[16] ; ramDisp:RAMeDISP|contador[17] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.667      ;
; 0.517 ; ramDisp:RAMeDISP|contador[19] ; ramDisp:RAMeDISP|contador[20] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; ramDisp:RAMeDISP|contador[9]  ; ramDisp:RAMeDISP|contador[10] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; ramDisp:RAMeDISP|contador[7]  ; ramDisp:RAMeDISP|contador[8]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.670      ;
; 0.528 ; ramDisp:RAMeDISP|contador[13] ; ramDisp:RAMeDISP|contador[15] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.680      ;
; 0.533 ; ramDisp:RAMeDISP|contador[14] ; ramDisp:RAMeDISP|contador[16] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; ramDisp:RAMeDISP|contador[10] ; ramDisp:RAMeDISP|contador[12] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.686      ;
; 0.536 ; ramDisp:RAMeDISP|contador[6]  ; ramDisp:RAMeDISP|contador[8]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.688      ;
; 0.537 ; ramDisp:RAMeDISP|contador[8]  ; ramDisp:RAMeDISP|contador[10] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.689      ;
; 0.539 ; ramDisp:RAMeDISP|contador[15] ; ramDisp:RAMeDISP|contador[17] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.691      ;
; 0.541 ; ramDisp:RAMeDISP|contador[17] ; ramDisp:RAMeDISP|contador[19] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.693      ;
; 0.547 ; ramDisp:RAMeDISP|contador[12] ; ramDisp:RAMeDISP|contador[13] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.002      ; 0.701      ;
; 0.549 ; ramDisp:RAMeDISP|contador[4]  ; ramDisp:RAMeDISP|contador[5]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.701      ;
; 0.549 ; ramDisp:RAMeDISP|contador[18] ; ramDisp:RAMeDISP|contador[20] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.701      ;
; 0.550 ; ramDisp:RAMeDISP|contador[5]  ; ramDisp:RAMeDISP|contador[7]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.702      ;
; 0.550 ; ramDisp:RAMeDISP|contador[16] ; ramDisp:RAMeDISP|contador[18] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.702      ;
; 0.553 ; ramDisp:RAMeDISP|contador[9]  ; ramDisp:RAMeDISP|contador[11] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; ramDisp:RAMeDISP|contador[7]  ; ramDisp:RAMeDISP|contador[9]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.705      ;
; 0.559 ; ramDisp:RAMeDISP|contador[20] ; ramDisp:RAMeDISP|contador[21] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.711      ;
; 0.563 ; ramDisp:RAMeDISP|contador[13] ; ramDisp:RAMeDISP|contador[16] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.715      ;
; 0.568 ; ramDisp:RAMeDISP|contador[14] ; ramDisp:RAMeDISP|contador[17] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.720      ;
; 0.571 ; ramDisp:RAMeDISP|contador[6]  ; ramDisp:RAMeDISP|contador[9]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.723      ;
; 0.572 ; ramDisp:RAMeDISP|contador[8]  ; ramDisp:RAMeDISP|contador[11] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.724      ;
; 0.574 ; ramDisp:RAMeDISP|contador[15] ; ramDisp:RAMeDISP|contador[18] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.726      ;
; 0.576 ; ramDisp:RAMeDISP|contador[17] ; ramDisp:RAMeDISP|contador[20] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.728      ;
; 0.582 ; ramDisp:RAMeDISP|contador[12] ; ramDisp:RAMeDISP|contador[14] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.002      ; 0.736      ;
; 0.584 ; ramDisp:RAMeDISP|contador[4]  ; ramDisp:RAMeDISP|contador[6]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.736      ;
; 0.585 ; ramDisp:RAMeDISP|contador[5]  ; ramDisp:RAMeDISP|contador[8]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.737      ;
; 0.585 ; ramDisp:RAMeDISP|contador[16] ; ramDisp:RAMeDISP|contador[19] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.737      ;
; 0.587 ; ramDisp:RAMeDISP|contador[11] ; ramDisp:RAMeDISP|contador[13] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.002      ; 0.741      ;
; 0.588 ; ramDisp:RAMeDISP|contador[9]  ; ramDisp:RAMeDISP|contador[12] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.740      ;
; 0.588 ; ramDisp:RAMeDISP|contador[7]  ; ramDisp:RAMeDISP|contador[10] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.740      ;
; 0.594 ; ramDisp:RAMeDISP|contador[20] ; ramDisp:RAMeDISP|contador[22] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.746      ;
; 0.598 ; ramDisp:RAMeDISP|contador[13] ; ramDisp:RAMeDISP|contador[17] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.750      ;
; 0.601 ; ramDisp:RAMeDISP|contador[3]  ; ramDisp:RAMeDISP|contador[5]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.753      ;
; 0.603 ; ramDisp:RAMeDISP|contador[14] ; ramDisp:RAMeDISP|contador[18] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.755      ;
; 0.606 ; ramDisp:RAMeDISP|contador[6]  ; ramDisp:RAMeDISP|contador[10] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.758      ;
; 0.607 ; ramDisp:RAMeDISP|contador[8]  ; ramDisp:RAMeDISP|contador[12] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.759      ;
; 0.609 ; ramDisp:RAMeDISP|contador[15] ; ramDisp:RAMeDISP|contador[19] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.761      ;
; 0.611 ; ramDisp:RAMeDISP|contador[19] ; ramDisp:RAMeDISP|contador[21] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.763      ;
; 0.617 ; ramDisp:RAMeDISP|contador[12] ; ramDisp:RAMeDISP|contador[15] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.002      ; 0.771      ;
; 0.619 ; ramDisp:RAMeDISP|contador[4]  ; ramDisp:RAMeDISP|contador[7]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.771      ;
; 0.619 ; ramDisp:RAMeDISP|contador[10] ; ramDisp:RAMeDISP|contador[13] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.002      ; 0.773      ;
; 0.620 ; ramDisp:RAMeDISP|contador[5]  ; ramDisp:RAMeDISP|contador[9]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.772      ;
; 0.620 ; ramDisp:RAMeDISP|contador[16] ; ramDisp:RAMeDISP|contador[20] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.772      ;
; 0.622 ; ramDisp:RAMeDISP|contador[11] ; ramDisp:RAMeDISP|contador[14] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.002      ; 0.776      ;
; 0.623 ; ramDisp:RAMeDISP|contador[7]  ; ramDisp:RAMeDISP|contador[11] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.775      ;
; 0.633 ; ramDisp:RAMeDISP|contador[13] ; ramDisp:RAMeDISP|contador[18] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.785      ;
; 0.635 ; ramDisp:RAMeDISP|contador[22] ; ramDisp:RAMeDISP|contador[2]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; -0.003     ; 0.784      ;
; 0.636 ; ramDisp:RAMeDISP|contador[3]  ; ramDisp:RAMeDISP|contador[6]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.788      ;
; 0.637 ; ramDisp:RAMeDISP|contador[22] ; ramDisp:RAMeDISP|contador[1]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; -0.003     ; 0.786      ;
; 0.638 ; ramDisp:RAMeDISP|contador[22] ; ramDisp:RAMeDISP|contador[0]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; -0.003     ; 0.787      ;
; 0.638 ; ramDisp:RAMeDISP|contador[14] ; ramDisp:RAMeDISP|contador[19] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.790      ;
; 0.641 ; ramDisp:RAMeDISP|contador[6]  ; ramDisp:RAMeDISP|contador[11] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.793      ;
; 0.643 ; ramDisp:RAMeDISP|contador[18] ; ramDisp:RAMeDISP|contador[21] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.795      ;
; 0.644 ; ramDisp:RAMeDISP|contador[15] ; ramDisp:RAMeDISP|contador[20] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.796      ;
; 0.646 ; ramDisp:RAMeDISP|contador[19] ; ramDisp:RAMeDISP|contador[22] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.798      ;
; 0.652 ; ramDisp:RAMeDISP|contador[12] ; ramDisp:RAMeDISP|contador[16] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.002      ; 0.806      ;
; 0.654 ; ramDisp:RAMeDISP|contador[4]  ; ramDisp:RAMeDISP|contador[8]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.806      ;
; 0.654 ; ramDisp:RAMeDISP|contador[10] ; ramDisp:RAMeDISP|contador[14] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.002      ; 0.808      ;
; 0.655 ; ramDisp:RAMeDISP|contador[5]  ; ramDisp:RAMeDISP|contador[10] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.807      ;
; 0.657 ; ramDisp:RAMeDISP|contador[11] ; ramDisp:RAMeDISP|contador[15] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.002      ; 0.811      ;
; 0.658 ; ramDisp:RAMeDISP|contador[7]  ; ramDisp:RAMeDISP|contador[12] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.810      ;
; 0.668 ; ramDisp:RAMeDISP|contador[13] ; ramDisp:RAMeDISP|contador[19] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.820      ;
; 0.670 ; ramDisp:RAMeDISP|contador[17] ; ramDisp:RAMeDISP|contador[21] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.822      ;
; 0.671 ; ramDisp:RAMeDISP|contador[3]  ; ramDisp:RAMeDISP|contador[7]  ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.823      ;
; 0.673 ; ramDisp:RAMeDISP|contador[9]  ; ramDisp:RAMeDISP|contador[13] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.002      ; 0.827      ;
; 0.673 ; ramDisp:RAMeDISP|contador[14] ; ramDisp:RAMeDISP|contador[20] ; CLK_H_HW     ; CLK_H_HW    ; 0.000        ; 0.000      ; 0.825      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ramDisp:RAMeDISP|clk_div'                                                                                                                                             ;
+--------+--------------+----------------+------------------+--------------------------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+--------------------------+------------+----------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; rom:rom_final|altsyncram:Mux14_rtl_0|altsyncram_mav:auto_generated|ram_block1a0~porta_address_reg7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[0]                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[0]                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[1]                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; Control_Unit:uc_final|Maquina_Estados:Maq_estados|estado_s[1]                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; pc:pc_final|registro[0]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; pc:pc_final|registro[0]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; pc:pc_final|registro[1]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; pc:pc_final|registro[1]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; pc:pc_final|registro[2]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; pc:pc_final|registro[2]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; pc:pc_final|registro[3]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; pc:pc_final|registro[3]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; pc:pc_final|registro[4]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; pc:pc_final|registro[4]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; pc:pc_final|registro[5]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; pc:pc_final|registro[5]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; pc:pc_final|registro[6]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; pc:pc_final|registro[6]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; pc:pc_final|registro[7]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; pc:pc_final|registro[7]                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~100                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~100                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1000                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1000                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1001                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1001                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1002                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1002                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1003                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1003                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1004                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1004                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1005                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1005                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1006                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1006                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1007                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1007                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1008                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1008                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1009                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1009                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~101                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~101                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1010                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1010                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1011                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1011                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1012                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1012                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1013                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1013                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1014                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1014                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1015                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1015                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1016                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1016                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1017                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1017                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1018                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1018                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1019                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1019                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~102                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~102                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1020                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1020                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1021                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1021                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1022                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1022                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1023                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1023                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1024                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1024                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1025                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1025                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1026                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1026                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1027                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1027                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1028                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ramDisp:RAMeDISP|clk_div ; Rise       ; ramDisp:RAMeDISP|conteudo_ram~1028                                                                 ;
+--------+--------------+----------------+------------------+--------------------------+------------+----------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK_H_HW'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK_H_HW ; Rise       ; CLK_H_HW                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|clk_div      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|clk_div      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; ramDisp:RAMeDISP|contador[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; CLK_H_HW|combout              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; CLK_H_HW|combout              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; CLK_H_HW~clkctrl|inclk[0]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; CLK_H_HW~clkctrl|inclk[0]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; CLK_H_HW~clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; CLK_H_HW~clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; RAMeDISP|clk_div|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; RAMeDISP|clk_div|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; RAMeDISP|contador[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; RAMeDISP|contador[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; RAMeDISP|contador[10]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; RAMeDISP|contador[10]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; RAMeDISP|contador[11]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; RAMeDISP|contador[11]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; RAMeDISP|contador[12]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; RAMeDISP|contador[12]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; RAMeDISP|contador[13]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; RAMeDISP|contador[13]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; RAMeDISP|contador[14]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; RAMeDISP|contador[14]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; RAMeDISP|contador[15]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; RAMeDISP|contador[15]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; RAMeDISP|contador[16]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; RAMeDISP|contador[16]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; RAMeDISP|contador[17]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; RAMeDISP|contador[17]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; RAMeDISP|contador[18]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; RAMeDISP|contador[18]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; RAMeDISP|contador[19]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; RAMeDISP|contador[19]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; RAMeDISP|contador[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; RAMeDISP|contador[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; RAMeDISP|contador[20]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; RAMeDISP|contador[20]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; RAMeDISP|contador[21]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; RAMeDISP|contador[21]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; RAMeDISP|contador[22]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; RAMeDISP|contador[22]|clk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; RAMeDISP|contador[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; RAMeDISP|contador[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; RAMeDISP|contador[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; RAMeDISP|contador[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; RAMeDISP|contador[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; RAMeDISP|contador[4]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; RAMeDISP|contador[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; RAMeDISP|contador[5]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; RAMeDISP|contador[6]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; RAMeDISP|contador[6]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; RAMeDISP|contador[7]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_H_HW ; Rise       ; RAMeDISP|contador[7]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_H_HW ; Rise       ; RAMeDISP|contador[8]|clk      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; HALT_KEY_HW ; CLK_H_HW   ; -0.055 ; -0.055 ; Rise       ; CLK_H_HW        ;
; TURBO_EN_HW ; CLK_H_HW   ; -0.038 ; -0.038 ; Rise       ; CLK_H_HW        ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; HALT_KEY_HW ; CLK_H_HW   ; 0.487 ; 0.487 ; Rise       ; CLK_H_HW        ;
; TURBO_EN_HW ; CLK_H_HW   ; 0.550 ; 0.550 ; Rise       ; CLK_H_HW        ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port   ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-------------+--------------------------+-------+-------+------------+--------------------------+
; HEX0_HW[*]  ; ramDisp:RAMeDISP|clk_div ; 7.329 ; 7.329 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX0_HW[0] ; ramDisp:RAMeDISP|clk_div ; 7.034 ; 7.034 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX0_HW[1] ; ramDisp:RAMeDISP|clk_div ; 7.303 ; 7.303 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX0_HW[2] ; ramDisp:RAMeDISP|clk_div ; 6.779 ; 6.779 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX0_HW[3] ; ramDisp:RAMeDISP|clk_div ; 7.046 ; 7.046 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX0_HW[4] ; ramDisp:RAMeDISP|clk_div ; 6.666 ; 6.666 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX0_HW[5] ; ramDisp:RAMeDISP|clk_div ; 7.329 ; 7.329 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX0_HW[6] ; ramDisp:RAMeDISP|clk_div ; 7.327 ; 7.327 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
; HEX1_HW[*]  ; ramDisp:RAMeDISP|clk_div ; 6.603 ; 6.603 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX1_HW[0] ; ramDisp:RAMeDISP|clk_div ; 6.603 ; 6.603 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX1_HW[1] ; ramDisp:RAMeDISP|clk_div ; 6.531 ; 6.531 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX1_HW[2] ; ramDisp:RAMeDISP|clk_div ; 6.049 ; 6.049 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX1_HW[3] ; ramDisp:RAMeDISP|clk_div ; 6.563 ; 6.563 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX1_HW[4] ; ramDisp:RAMeDISP|clk_div ; 6.563 ; 6.563 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX1_HW[5] ; ramDisp:RAMeDISP|clk_div ; 6.271 ; 6.271 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX1_HW[6] ; ramDisp:RAMeDISP|clk_div ; 6.204 ; 6.204 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
; LED_HW[*]   ; ramDisp:RAMeDISP|clk_div ; 4.472 ; 4.472 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  LED_HW[6]  ; ramDisp:RAMeDISP|clk_div ; 4.472 ; 4.472 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  LED_HW[7]  ; ramDisp:RAMeDISP|clk_div ; 4.464 ; 4.464 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  LED_HW[8]  ; ramDisp:RAMeDISP|clk_div ; 4.205 ; 4.205 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  LED_HW[9]  ; ramDisp:RAMeDISP|clk_div ; 4.341 ; 4.341 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
+-------------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port   ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-------------+--------------------------+-------+-------+------------+--------------------------+
; HEX0_HW[*]  ; ramDisp:RAMeDISP|clk_div ; 4.396 ; 4.396 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX0_HW[0] ; ramDisp:RAMeDISP|clk_div ; 4.396 ; 4.396 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX0_HW[1] ; ramDisp:RAMeDISP|clk_div ; 4.662 ; 4.662 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX0_HW[2] ; ramDisp:RAMeDISP|clk_div ; 4.758 ; 4.758 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX0_HW[3] ; ramDisp:RAMeDISP|clk_div ; 4.396 ; 4.396 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX0_HW[4] ; ramDisp:RAMeDISP|clk_div ; 4.635 ; 4.635 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX0_HW[5] ; ramDisp:RAMeDISP|clk_div ; 4.676 ; 4.676 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX0_HW[6] ; ramDisp:RAMeDISP|clk_div ; 4.689 ; 4.689 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
; HEX1_HW[*]  ; ramDisp:RAMeDISP|clk_div ; 4.889 ; 4.889 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX1_HW[0] ; ramDisp:RAMeDISP|clk_div ; 5.124 ; 5.124 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX1_HW[1] ; ramDisp:RAMeDISP|clk_div ; 5.052 ; 5.052 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX1_HW[2] ; ramDisp:RAMeDISP|clk_div ; 4.889 ; 4.889 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX1_HW[3] ; ramDisp:RAMeDISP|clk_div ; 5.084 ; 5.084 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX1_HW[4] ; ramDisp:RAMeDISP|clk_div ; 5.086 ; 5.086 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX1_HW[5] ; ramDisp:RAMeDISP|clk_div ; 4.993 ; 4.993 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX1_HW[6] ; ramDisp:RAMeDISP|clk_div ; 4.906 ; 4.906 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
; LED_HW[*]   ; ramDisp:RAMeDISP|clk_div ; 4.205 ; 4.205 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  LED_HW[6]  ; ramDisp:RAMeDISP|clk_div ; 4.472 ; 4.472 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  LED_HW[7]  ; ramDisp:RAMeDISP|clk_div ; 4.464 ; 4.464 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  LED_HW[8]  ; ramDisp:RAMeDISP|clk_div ; 4.205 ; 4.205 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  LED_HW[9]  ; ramDisp:RAMeDISP|clk_div ; 4.341 ; 4.341 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
+-------------+--------------------------+-------+-------+------------+--------------------------+


+-------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                       ;
+---------------------------+------------+-------+----------+---------+---------------------+
; Clock                     ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack          ; -15.856    ; 0.215 ; N/A      ; N/A     ; -1.814              ;
;  CLK_H_HW                 ; -4.189     ; 0.240 ; N/A      ; N/A     ; -1.631              ;
;  ramDisp:RAMeDISP|clk_div ; -15.856    ; 0.215 ; N/A      ; N/A     ; -1.814              ;
; Design-wide TNS           ; -16968.662 ; 0.0   ; 0.0      ; 0.0     ; -1648.583           ;
;  CLK_H_HW                 ; -87.752    ; 0.000 ; N/A      ; N/A     ; -30.959             ;
;  ramDisp:RAMeDISP|clk_div ; -16880.910 ; 0.000 ; N/A      ; N/A     ; -1617.624           ;
+---------------------------+------------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; HALT_KEY_HW ; CLK_H_HW   ; 1.052 ; 1.052 ; Rise       ; CLK_H_HW        ;
; TURBO_EN_HW ; CLK_H_HW   ; 1.145 ; 1.145 ; Rise       ; CLK_H_HW        ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; HALT_KEY_HW ; CLK_H_HW   ; 0.487 ; 0.487 ; Rise       ; CLK_H_HW        ;
; TURBO_EN_HW ; CLK_H_HW   ; 0.550 ; 0.550 ; Rise       ; CLK_H_HW        ;
+-------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port   ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-------------+--------------------------+--------+--------+------------+--------------------------+
; HEX0_HW[*]  ; ramDisp:RAMeDISP|clk_div ; 16.797 ; 16.797 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX0_HW[0] ; ramDisp:RAMeDISP|clk_div ; 16.042 ; 16.042 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX0_HW[1] ; ramDisp:RAMeDISP|clk_div ; 16.766 ; 16.766 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX0_HW[2] ; ramDisp:RAMeDISP|clk_div ; 15.331 ; 15.331 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX0_HW[3] ; ramDisp:RAMeDISP|clk_div ; 15.939 ; 15.939 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX0_HW[4] ; ramDisp:RAMeDISP|clk_div ; 14.920 ; 14.920 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX0_HW[5] ; ramDisp:RAMeDISP|clk_div ; 16.784 ; 16.784 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX0_HW[6] ; ramDisp:RAMeDISP|clk_div ; 16.797 ; 16.797 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
; HEX1_HW[*]  ; ramDisp:RAMeDISP|clk_div ; 14.739 ; 14.739 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX1_HW[0] ; ramDisp:RAMeDISP|clk_div ; 14.739 ; 14.739 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX1_HW[1] ; ramDisp:RAMeDISP|clk_div ; 14.567 ; 14.567 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX1_HW[2] ; ramDisp:RAMeDISP|clk_div ; 13.321 ; 13.321 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX1_HW[3] ; ramDisp:RAMeDISP|clk_div ; 14.691 ; 14.691 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX1_HW[4] ; ramDisp:RAMeDISP|clk_div ; 14.636 ; 14.636 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX1_HW[5] ; ramDisp:RAMeDISP|clk_div ; 13.783 ; 13.783 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX1_HW[6] ; ramDisp:RAMeDISP|clk_div ; 13.602 ; 13.602 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
; LED_HW[*]   ; ramDisp:RAMeDISP|clk_div ; 8.977  ; 8.977  ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  LED_HW[6]  ; ramDisp:RAMeDISP|clk_div ; 8.977  ; 8.977  ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  LED_HW[7]  ; ramDisp:RAMeDISP|clk_div ; 8.897  ; 8.897  ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  LED_HW[8]  ; ramDisp:RAMeDISP|clk_div ; 8.399  ; 8.399  ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  LED_HW[9]  ; ramDisp:RAMeDISP|clk_div ; 8.736  ; 8.736  ; Rise       ; ramDisp:RAMeDISP|clk_div ;
+-------------+--------------------------+--------+--------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port   ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-------------+--------------------------+-------+-------+------------+--------------------------+
; HEX0_HW[*]  ; ramDisp:RAMeDISP|clk_div ; 4.396 ; 4.396 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX0_HW[0] ; ramDisp:RAMeDISP|clk_div ; 4.396 ; 4.396 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX0_HW[1] ; ramDisp:RAMeDISP|clk_div ; 4.662 ; 4.662 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX0_HW[2] ; ramDisp:RAMeDISP|clk_div ; 4.758 ; 4.758 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX0_HW[3] ; ramDisp:RAMeDISP|clk_div ; 4.396 ; 4.396 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX0_HW[4] ; ramDisp:RAMeDISP|clk_div ; 4.635 ; 4.635 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX0_HW[5] ; ramDisp:RAMeDISP|clk_div ; 4.676 ; 4.676 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX0_HW[6] ; ramDisp:RAMeDISP|clk_div ; 4.689 ; 4.689 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
; HEX1_HW[*]  ; ramDisp:RAMeDISP|clk_div ; 4.889 ; 4.889 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX1_HW[0] ; ramDisp:RAMeDISP|clk_div ; 5.124 ; 5.124 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX1_HW[1] ; ramDisp:RAMeDISP|clk_div ; 5.052 ; 5.052 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX1_HW[2] ; ramDisp:RAMeDISP|clk_div ; 4.889 ; 4.889 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX1_HW[3] ; ramDisp:RAMeDISP|clk_div ; 5.084 ; 5.084 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX1_HW[4] ; ramDisp:RAMeDISP|clk_div ; 5.086 ; 5.086 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX1_HW[5] ; ramDisp:RAMeDISP|clk_div ; 4.993 ; 4.993 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  HEX1_HW[6] ; ramDisp:RAMeDISP|clk_div ; 4.906 ; 4.906 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
; LED_HW[*]   ; ramDisp:RAMeDISP|clk_div ; 4.205 ; 4.205 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  LED_HW[6]  ; ramDisp:RAMeDISP|clk_div ; 4.472 ; 4.472 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  LED_HW[7]  ; ramDisp:RAMeDISP|clk_div ; 4.464 ; 4.464 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  LED_HW[8]  ; ramDisp:RAMeDISP|clk_div ; 4.205 ; 4.205 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
;  LED_HW[9]  ; ramDisp:RAMeDISP|clk_div ; 4.341 ; 4.341 ; Rise       ; ramDisp:RAMeDISP|clk_div ;
+-------------+--------------------------+-------+-------+------------+--------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                 ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; CLK_H_HW                 ; CLK_H_HW                 ; 945      ; 0        ; 0        ; 0        ;
; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 7530790  ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                  ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; CLK_H_HW                 ; CLK_H_HW                 ; 945      ; 0        ; 0        ; 0        ;
; ramDisp:RAMeDISP|clk_div ; ramDisp:RAMeDISP|clk_div ; 7530790  ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 339   ; 339  ;
; Unconstrained Output Ports      ; 18    ; 18   ;
; Unconstrained Output Port Paths ; 94    ; 94   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Tue Dec 10 17:48:50 2019
Info: Command: quartus_sta MikroP -c MikroP
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MikroP.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name ramDisp:RAMeDISP|clk_div ramDisp:RAMeDISP|clk_div
    Info (332105): create_clock -period 1.000 -name CLK_H_HW CLK_H_HW
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -15.856
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -15.856    -16880.910 ramDisp:RAMeDISP|clk_div 
    Info (332119):    -4.189       -87.752 CLK_H_HW 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 ramDisp:RAMeDISP|clk_div 
    Info (332119):     0.624         0.000 CLK_H_HW 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.814
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.814     -1617.624 ramDisp:RAMeDISP|clk_div 
    Info (332119):    -1.631       -30.959 CLK_H_HW 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.037
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.037     -6484.974 ramDisp:RAMeDISP|clk_div 
    Info (332119):    -1.121       -19.315 CLK_H_HW 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 ramDisp:RAMeDISP|clk_div 
    Info (332119):     0.240         0.000 CLK_H_HW 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423     -1322.768 ramDisp:RAMeDISP|clk_div 
    Info (332119):    -1.380       -25.380 CLK_H_HW 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 416 megabytes
    Info: Processing ended: Tue Dec 10 17:48:52 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


