* 第一行定义了时延单位和时间精度

* 约束文件绑定了设计电路端口和引脚位置
* <=用于时序电路非阻塞赋值，=用于组合逻辑