## 1.2 Introducción
## 1.3 Procesadores RISC frente a procesadores CISC
- CISC -> Complex Instruction Set Computer
- RISC -> Reduced Instruction Set Computer
	- Se observó que en CISC el 80% de las operaciones correspondían sólo al 20% de las instrucciones del repertorio
	- Mayor rapidez de procesadores (respecto a acceso a memoria) requería más eficiencia
	- Objetivo, reducir accesos a memoria
	- Conjunto de instrucciones simplificado
	- Ventajas:
		- Reduce tamaño CPU -> espacio para más registros y memoria caché
		- Lógica de control más simple
		- Máquinas más compactas y con menor consumo
		- Segmentación y paralelismo
		- Reducción accesos a memoria
## 1.4 Clasificación de las arquitecturas paralelas
- Dos lineas de implementación del paralelismo:
	- Replicación de elementos
		- Múltiples procesadores
		- Uso de varias unidades funcionales
		- Procesadores superescalares y VLIW
	- Segmentación de cauce (o simplemente segmentación, pipelining)
		- Un elementos e divide en etapas que funcionan de forma independiente y por las que van pasando los operandos e instrucciones
		- De esta forma se simultanean operaciones en las distintas etapas
- Clasificación (Michael Flynn, años 60)
	- SISD - Single Instruction, Single Data
	- SIMD - Single Instruction, Multiple Data. Cada instrucción codifica realmente varias operaciones iguales, cada una actúa sobre operandos distintos
	- MIMD - Multiple Instruction, Multiple Data. Un flujo de datos por cada flujo de instrucciones.
	- MISD - Multiple Instruction, Single Data. Varios flujos de isntrucciones sobre el mismo flujo de datos
## 1.5 Evaluación y mejora del rendimiento de un computador
## 1.6 Características de los procesadores segmentados
## 1.7 Arquitectura segmentada genérica (ASG)
### 1.7.1 Repertorio de instrucciones de la ASG
### 1.7.2 Implementación de la segmentación de instrucciones en la ASG
## 1.8 Riesgos en la segmentación
### 1.8.1 Riesgos estructurales
### 1.8.2 Riesgos por dependencias de datos
#### 1.8.2.1 La reorganización del código
#### 1.8.2.2 El interbloqueo entre etapas
#### 1.8.2.3 El adelantamiento (camios de bypass o forwarding)
### 1.8.3 Riesgos de control
## 1.9 Planificación dinámica: Algoritmo de Tomasulo