# 组合逻辑电路和时序逻辑电路的区别

组合逻辑电路的输出只和输入有关，无记忆元件

时序逻辑电路的输出和输入以及电路前一刻的状态有关，有记忆元件

# 组合逻辑的时序特招

存在延时，以及毛刺

# 设计方法

- 第一步：确定输入输出信号
- 第二部：确定输入和输出的逻辑状态关系
- 第三步：用verilog代码正确描述