module ltl2dba_C2 (
  input p_0,
  input p_1,
  input p_2,
  input p_3,
  input p_4,
  input p_5,
  input p_6,
  input p_7,
  input p_8,
  input p_9,
  input p_10,
  input p_11,
  input p_12,
  input p_13,
  input p_14,
  input p_15,
  output reg acc
);
  reg l0;
  reg l1;
  reg l2;
  reg l3;
  reg l4;
  initial begin
    l0 = 0;
    l1 = 0;
    l2 = 0;
    l3 = 0;
    l4 = 0;
  end
  assign acc = ((!l3) & ((!l0) & (!l2))) & ((!l4) & (!((l1) & (!p_1))));
  always @(posedge $global_clock) begin
    l0 <= (!((!((p_15) & (((!l3) & ((!l0) & (!l2))) & (!l1)))) & (l4))) & (!((!((!((!((!((!((!((l3) & (p_8))) & ((!((!l3) & (p_0))) & (!l2)))) & (!((!((!((!l3) & (!p_4))) & (!((l3) & (!p_12))))) & (l2))))) & (l0))) & (!(((!((!((!((!p_3) & (!l3))) & (!((l3) & (!p_11))))) & (l2))) & (!((l3) & ((!p_7) & (!l2))))) & ((!l0) & (!(((!l3) & (p_0)) & (!l2)))))))) & (!l1))) & ((!l4) & (!(((l1) & (!((!((!((!((!l3) & (!p_2))) & (!((l3) & (!p_10))))) & (!l2))) & ((l0) & (!(((!((!l3) & (p_6))) & (l2)) & (!((l3) & (p_14))))))))) & (!((!((!((!((!l3) & (p_1))) & (!((l3) & (p_9))))) & (!l2))) & ((!((l2) & (!((!((l3) & (p_13))) & (!((!l3) & (p_5))))))) & (!l0)))))))));
    l1 <= (!l4) & (!((!((l1) & (!((!((!((!((!l3) & (!p_2))) & (!((l3) & (!p_10))))) & (!l2))) & ((l0) & (!(((!((!l3) & (p_6))) & (l2)) & (!((l3) & (p_14)))))))))) & (!(((!l1) & (!((!l0) & (!(((!l3) & (p_0)) & (!l2)))))) & (!((!((!((!((l3) & (p_8))) & ((!((!l3) & (p_0))) & (!l2)))) & (!((!((!((!l3) & (!p_4))) & (!((l3) & (!p_12))))) & (l2))))) & (l0)))))));
    l2 <= (!((!(((!((!l3) & (p_6))) & (l2)) & (!((l3) & (p_14))))) & (!((!((!((!((!l3) & (!p_2))) & (!((l3) & (!p_10))))) & (!l2))) & (!(((l0) & (l1)) & (l2))))))) & ((!l4) & (!((!((l0) & (l1))) & (!l2))));
    l3 <= (!((!l3) & (!((((l0) & (l1)) & (l2)) & (p_6))))) & ((!l4) & (!((((l0) & (l1)) & (l2)) & ((l3) & (p_14)))));
    l4 <= (!((l4) & (!((!p_15) & (((!l3) & ((!l0) & (!l2))) & (!l1)))))) & (!((!l4) & (!((((l0) & (l1)) & (l2)) & ((l3) & (p_14))))));
  end
endmodule