## VDDL
### lab 2-1

- 描述了一個 4輸入、1輸出組合邏輯電路
- 使用 and, or, not 三種基本邏輯運算

### lab 2-2
- 描述了一個 4 輸入 1 輸出組合邏輯電路
- 輸出 y 是四個 OR 條件的 AND 結果
- 透過 NOT、AND、OR 運算決定輸出

### lab 2-3
- 8-to-3 priority encoder with enable
- 輸入 8 個訊號，輸出其二進位表示，EN 控制是否有效。

### lab 3-1
- 一個 8-bit 串入並出 (SIPO) 移位暫存器：每個時脈上升沿，輸入 DIN 的資料依序經由八個 D 型正緣觸發器依次傳遞
- 最先輸入的資料最後會出現在 S0，最新輸入的資料在 S7，因此可以將連續的串列資料轉換為平行輸出。

### lab 3-2
