TimeQuest Timing Analyzer report for newthings
Tue Dec  1 19:36:01 2015
Quartus II 64-Bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'State_Machine:inst4|inst'
 12. Slow Model Setup: 'w1'
 13. Slow Model Hold: 'w1'
 14. Slow Model Hold: 'State_Machine:inst4|inst'
 15. Slow Model Minimum Pulse Width: 'w1'
 16. Slow Model Minimum Pulse Width: 'State_Machine:inst4|inst'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'State_Machine:inst4|inst'
 27. Fast Model Setup: 'w1'
 28. Fast Model Hold: 'w1'
 29. Fast Model Hold: 'State_Machine:inst4|inst'
 30. Fast Model Minimum Pulse Width: 'w1'
 31. Fast Model Minimum Pulse Width: 'State_Machine:inst4|inst'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; newthings                                                        ;
; Device Family      ; Cyclone II                                                       ;
; Device Name        ; EP2C35F672C6                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
;     5-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                             ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; Clock Name               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                      ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; State_Machine:inst4|inst ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { State_Machine:inst4|inst } ;
; w1                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { w1 }                       ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                 ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                                          ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; INF MHz    ; 208.07 MHz      ; State_Machine:inst4|inst ; limit due to hold check                                       ;
; 930.23 MHz ; 450.05 MHz      ; w1                       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------+
; Slow Model Setup Summary                          ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; State_Machine:inst4|inst ; -0.658 ; -6.720        ;
; w1                       ; -0.075 ; -0.075        ;
+--------------------------+--------+---------------+


+---------------------------------------------------+
; Slow Model Hold Summary                           ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; w1                       ; -2.650 ; -4.821        ;
; State_Machine:inst4|inst ; -2.403 ; -36.116       ;
+--------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------+
; Slow Model Minimum Pulse Width Summary            ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; w1                       ; -1.222 ; -4.222        ;
; State_Machine:inst4|inst ; -0.500 ; -16.000       ;
+--------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'State_Machine:inst4|inst'                                                                                                                              ;
+--------+----------------------------+--------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                              ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.658 ; State_Machine:inst4|inst26 ; 4bitregister:inst|onebit:inst3|inst  ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 1.006      ; 2.200      ;
; -0.658 ; State_Machine:inst4|inst26 ; 4bitregister:inst|onebit:inst2|inst  ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 1.006      ; 2.200      ;
; -0.658 ; State_Machine:inst4|inst26 ; 4bitregister:inst|onebit:inst1|inst  ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 1.006      ; 2.200      ;
; -0.658 ; State_Machine:inst4|inst26 ; 4bitregister:inst|onebit:inst|inst   ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 1.006      ; 2.200      ;
; -0.637 ; State_Machine:inst4|inst1  ; 4bitregister:inst|onebit:inst3|inst  ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 1.006      ; 2.179      ;
; -0.637 ; State_Machine:inst4|inst1  ; 4bitregister:inst|onebit:inst2|inst  ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 1.006      ; 2.179      ;
; -0.637 ; State_Machine:inst4|inst1  ; 4bitregister:inst|onebit:inst1|inst  ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 1.006      ; 2.179      ;
; -0.637 ; State_Machine:inst4|inst1  ; 4bitregister:inst|onebit:inst|inst   ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 1.006      ; 2.179      ;
; -0.451 ; State_Machine:inst4|inst26 ; 4bitregister:inst2|onebit:inst3|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 1.101      ; 2.088      ;
; -0.451 ; State_Machine:inst4|inst26 ; 4bitregister:inst2|onebit:inst2|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 1.101      ; 2.088      ;
; -0.451 ; State_Machine:inst4|inst26 ; 4bitregister:inst2|onebit:inst1|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 1.101      ; 2.088      ;
; -0.451 ; State_Machine:inst4|inst26 ; 4bitregister:inst2|onebit:inst|inst  ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 1.101      ; 2.088      ;
; -0.361 ; State_Machine:inst4|inst26 ; 4bitregister:inst1|onebit:inst3|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 1.031      ; 1.928      ;
; -0.361 ; State_Machine:inst4|inst26 ; 4bitregister:inst1|onebit:inst2|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 1.031      ; 1.928      ;
; -0.361 ; State_Machine:inst4|inst26 ; 4bitregister:inst1|onebit:inst1|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 1.031      ; 1.928      ;
; -0.361 ; State_Machine:inst4|inst26 ; 4bitregister:inst1|onebit:inst|inst  ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 1.031      ; 1.928      ;
; -0.317 ; State_Machine:inst4|inst1  ; 4bitregister:inst2|onebit:inst3|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 1.101      ; 1.954      ;
; -0.317 ; State_Machine:inst4|inst1  ; 4bitregister:inst2|onebit:inst2|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 1.101      ; 1.954      ;
; -0.317 ; State_Machine:inst4|inst1  ; 4bitregister:inst2|onebit:inst1|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 1.101      ; 1.954      ;
; -0.317 ; State_Machine:inst4|inst1  ; 4bitregister:inst2|onebit:inst|inst  ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 1.101      ; 1.954      ;
; -0.256 ; State_Machine:inst4|inst1  ; 4bitregister:inst1|onebit:inst3|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 1.031      ; 1.823      ;
; -0.256 ; State_Machine:inst4|inst1  ; 4bitregister:inst1|onebit:inst2|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 1.031      ; 1.823      ;
; -0.256 ; State_Machine:inst4|inst1  ; 4bitregister:inst1|onebit:inst1|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 1.031      ; 1.823      ;
; -0.256 ; State_Machine:inst4|inst1  ; 4bitregister:inst1|onebit:inst|inst  ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 1.031      ; 1.823      ;
; -0.210 ; State_Machine:inst4|inst26 ; 4bitregister:inst3|onebit:inst3|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 1.338      ; 2.084      ;
; -0.210 ; State_Machine:inst4|inst26 ; 4bitregister:inst3|onebit:inst2|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 1.338      ; 2.084      ;
; -0.210 ; State_Machine:inst4|inst26 ; 4bitregister:inst3|onebit:inst1|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 1.338      ; 2.084      ;
; -0.210 ; State_Machine:inst4|inst26 ; 4bitregister:inst3|onebit:inst|inst  ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 1.338      ; 2.084      ;
; -0.078 ; State_Machine:inst4|inst1  ; 4bitregister:inst3|onebit:inst3|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 1.338      ; 1.952      ;
; -0.078 ; State_Machine:inst4|inst1  ; 4bitregister:inst3|onebit:inst2|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 1.338      ; 1.952      ;
; -0.078 ; State_Machine:inst4|inst1  ; 4bitregister:inst3|onebit:inst1|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 1.338      ; 1.952      ;
; -0.078 ; State_Machine:inst4|inst1  ; 4bitregister:inst3|onebit:inst|inst  ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 1.338      ; 1.952      ;
; 2.425  ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst3|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 3.892      ; 2.253      ;
; 2.425  ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst2|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 3.892      ; 2.253      ;
; 2.425  ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst1|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 3.892      ; 2.253      ;
; 2.425  ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 3.892      ; 2.253      ;
; 2.491  ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst3|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 3.797      ; 2.092      ;
; 2.491  ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst2|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 3.797      ; 2.092      ;
; 2.491  ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst1|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 3.797      ; 2.092      ;
; 2.491  ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst|inst   ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 3.797      ; 2.092      ;
; 2.520  ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst3|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 3.822      ; 2.088      ;
; 2.520  ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst2|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 3.822      ; 2.088      ;
; 2.520  ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst1|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 3.822      ; 2.088      ;
; 2.520  ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 3.822      ; 2.088      ;
; 2.673  ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst3|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 4.129      ; 2.242      ;
; 2.673  ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst2|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 4.129      ; 2.242      ;
; 2.673  ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst1|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 4.129      ; 2.242      ;
; 2.673  ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 4.129      ; 2.242      ;
; 2.925  ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst3|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 3.892      ; 2.253      ;
; 2.925  ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst2|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 3.892      ; 2.253      ;
; 2.925  ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst1|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 3.892      ; 2.253      ;
; 2.925  ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 3.892      ; 2.253      ;
; 2.991  ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst3|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 3.797      ; 2.092      ;
; 2.991  ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst2|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 3.797      ; 2.092      ;
; 2.991  ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst1|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 3.797      ; 2.092      ;
; 2.991  ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst|inst   ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 3.797      ; 2.092      ;
; 3.020  ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst3|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 3.822      ; 2.088      ;
; 3.020  ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst2|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 3.822      ; 2.088      ;
; 3.020  ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst1|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 3.822      ; 2.088      ;
; 3.020  ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 3.822      ; 2.088      ;
; 3.173  ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst3|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 4.129      ; 2.242      ;
; 3.173  ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst2|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 4.129      ; 2.242      ;
; 3.173  ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst1|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 4.129      ; 2.242      ;
; 3.173  ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 4.129      ; 2.242      ;
+--------+----------------------------+--------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'w1'                                                                                                                             ;
+--------+----------------------------+----------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------------------+-------------+--------------+------------+------------+
; -0.075 ; State_Machine:inst4|inst1  ; State_Machine:inst4|inst   ; w1                       ; w1          ; 1.000        ; 0.000      ; 1.111      ;
; 0.116  ; w1                         ; State_Machine:inst4|inst26 ; w1                       ; w1          ; 0.500        ; 2.791      ; 3.211      ;
; 0.214  ; State_Machine:inst4|inst26 ; State_Machine:inst4|inst   ; w1                       ; w1          ; 1.000        ; 0.000      ; 0.822      ;
; 0.219  ; State_Machine:inst4|inst26 ; State_Machine:inst4|inst1  ; w1                       ; w1          ; 1.000        ; 0.000      ; 0.817      ;
; 0.379  ; State_Machine:inst4|inst1  ; State_Machine:inst4|inst1  ; w1                       ; w1          ; 1.000        ; 0.000      ; 0.657      ;
; 0.616  ; w1                         ; State_Machine:inst4|inst26 ; w1                       ; w1          ; 1.000        ; 2.791      ; 3.211      ;
; 2.441  ; State_Machine:inst4|inst   ; State_Machine:inst4|inst1  ; State_Machine:inst4|inst ; w1          ; 0.500        ; 2.791      ; 1.136      ;
; 2.920  ; State_Machine:inst4|inst   ; State_Machine:inst4|inst   ; State_Machine:inst4|inst ; w1          ; 0.500        ; 2.791      ; 0.657      ;
; 2.941  ; State_Machine:inst4|inst   ; State_Machine:inst4|inst1  ; State_Machine:inst4|inst ; w1          ; 1.000        ; 2.791      ; 1.136      ;
; 3.420  ; State_Machine:inst4|inst   ; State_Machine:inst4|inst   ; State_Machine:inst4|inst ; w1          ; 1.000        ; 2.791      ; 0.657      ;
+--------+----------------------------+----------------------------+--------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'w1'                                                                                                                              ;
+--------+----------------------------+----------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------------------+-------------+--------------+------------+------------+
; -2.650 ; State_Machine:inst4|inst   ; State_Machine:inst4|inst   ; State_Machine:inst4|inst ; w1          ; 0.000        ; 2.791      ; 0.657      ;
; -2.171 ; State_Machine:inst4|inst   ; State_Machine:inst4|inst1  ; State_Machine:inst4|inst ; w1          ; 0.000        ; 2.791      ; 1.136      ;
; -2.150 ; State_Machine:inst4|inst   ; State_Machine:inst4|inst   ; State_Machine:inst4|inst ; w1          ; -0.500       ; 2.791      ; 0.657      ;
; -1.671 ; State_Machine:inst4|inst   ; State_Machine:inst4|inst1  ; State_Machine:inst4|inst ; w1          ; -0.500       ; 2.791      ; 1.136      ;
; 0.154  ; w1                         ; State_Machine:inst4|inst26 ; w1                       ; w1          ; 0.000        ; 2.791      ; 3.211      ;
; 0.391  ; State_Machine:inst4|inst1  ; State_Machine:inst4|inst1  ; w1                       ; w1          ; 0.000        ; 0.000      ; 0.657      ;
; 0.551  ; State_Machine:inst4|inst26 ; State_Machine:inst4|inst1  ; w1                       ; w1          ; 0.000        ; 0.000      ; 0.817      ;
; 0.556  ; State_Machine:inst4|inst26 ; State_Machine:inst4|inst   ; w1                       ; w1          ; 0.000        ; 0.000      ; 0.822      ;
; 0.654  ; w1                         ; State_Machine:inst4|inst26 ; w1                       ; w1          ; -0.500       ; 2.791      ; 3.211      ;
; 0.845  ; State_Machine:inst4|inst1  ; State_Machine:inst4|inst   ; w1                       ; w1          ; 0.000        ; 0.000      ; 1.111      ;
+--------+----------------------------+----------------------------+--------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'State_Machine:inst4|inst'                                                                                                                               ;
+--------+----------------------------+--------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                              ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -2.403 ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst3|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 4.129      ; 2.242      ;
; -2.403 ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst2|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 4.129      ; 2.242      ;
; -2.403 ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst1|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 4.129      ; 2.242      ;
; -2.403 ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 4.129      ; 2.242      ;
; -2.250 ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst3|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 3.822      ; 2.088      ;
; -2.250 ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst2|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 3.822      ; 2.088      ;
; -2.250 ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst1|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 3.822      ; 2.088      ;
; -2.250 ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 3.822      ; 2.088      ;
; -2.221 ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst3|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 3.797      ; 2.092      ;
; -2.221 ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst2|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 3.797      ; 2.092      ;
; -2.221 ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst1|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 3.797      ; 2.092      ;
; -2.221 ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst|inst   ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 3.797      ; 2.092      ;
; -2.155 ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst3|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 3.892      ; 2.253      ;
; -2.155 ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst2|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 3.892      ; 2.253      ;
; -2.155 ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst1|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 3.892      ; 2.253      ;
; -2.155 ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 3.892      ; 2.253      ;
; -1.903 ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst3|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 4.129      ; 2.242      ;
; -1.903 ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst2|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 4.129      ; 2.242      ;
; -1.903 ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst1|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 4.129      ; 2.242      ;
; -1.903 ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 4.129      ; 2.242      ;
; -1.750 ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst3|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 3.822      ; 2.088      ;
; -1.750 ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst2|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 3.822      ; 2.088      ;
; -1.750 ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst1|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 3.822      ; 2.088      ;
; -1.750 ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 3.822      ; 2.088      ;
; -1.721 ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst3|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 3.797      ; 2.092      ;
; -1.721 ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst2|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 3.797      ; 2.092      ;
; -1.721 ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst1|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 3.797      ; 2.092      ;
; -1.721 ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst|inst   ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 3.797      ; 2.092      ;
; -1.655 ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst3|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 3.892      ; 2.253      ;
; -1.655 ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst2|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 3.892      ; 2.253      ;
; -1.655 ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst1|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 3.892      ; 2.253      ;
; -1.655 ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 3.892      ; 2.253      ;
; 0.848  ; State_Machine:inst4|inst1  ; 4bitregister:inst3|onebit:inst3|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 1.338      ; 1.952      ;
; 0.848  ; State_Machine:inst4|inst1  ; 4bitregister:inst3|onebit:inst2|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 1.338      ; 1.952      ;
; 0.848  ; State_Machine:inst4|inst1  ; 4bitregister:inst3|onebit:inst1|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 1.338      ; 1.952      ;
; 0.848  ; State_Machine:inst4|inst1  ; 4bitregister:inst3|onebit:inst|inst  ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 1.338      ; 1.952      ;
; 0.980  ; State_Machine:inst4|inst26 ; 4bitregister:inst3|onebit:inst3|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 1.338      ; 2.084      ;
; 0.980  ; State_Machine:inst4|inst26 ; 4bitregister:inst3|onebit:inst2|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 1.338      ; 2.084      ;
; 0.980  ; State_Machine:inst4|inst26 ; 4bitregister:inst3|onebit:inst1|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 1.338      ; 2.084      ;
; 0.980  ; State_Machine:inst4|inst26 ; 4bitregister:inst3|onebit:inst|inst  ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 1.338      ; 2.084      ;
; 1.026  ; State_Machine:inst4|inst1  ; 4bitregister:inst1|onebit:inst3|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 1.031      ; 1.823      ;
; 1.026  ; State_Machine:inst4|inst1  ; 4bitregister:inst1|onebit:inst2|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 1.031      ; 1.823      ;
; 1.026  ; State_Machine:inst4|inst1  ; 4bitregister:inst1|onebit:inst1|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 1.031      ; 1.823      ;
; 1.026  ; State_Machine:inst4|inst1  ; 4bitregister:inst1|onebit:inst|inst  ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 1.031      ; 1.823      ;
; 1.087  ; State_Machine:inst4|inst1  ; 4bitregister:inst2|onebit:inst3|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 1.101      ; 1.954      ;
; 1.087  ; State_Machine:inst4|inst1  ; 4bitregister:inst2|onebit:inst2|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 1.101      ; 1.954      ;
; 1.087  ; State_Machine:inst4|inst1  ; 4bitregister:inst2|onebit:inst1|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 1.101      ; 1.954      ;
; 1.087  ; State_Machine:inst4|inst1  ; 4bitregister:inst2|onebit:inst|inst  ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 1.101      ; 1.954      ;
; 1.131  ; State_Machine:inst4|inst26 ; 4bitregister:inst1|onebit:inst3|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 1.031      ; 1.928      ;
; 1.131  ; State_Machine:inst4|inst26 ; 4bitregister:inst1|onebit:inst2|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 1.031      ; 1.928      ;
; 1.131  ; State_Machine:inst4|inst26 ; 4bitregister:inst1|onebit:inst1|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 1.031      ; 1.928      ;
; 1.131  ; State_Machine:inst4|inst26 ; 4bitregister:inst1|onebit:inst|inst  ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 1.031      ; 1.928      ;
; 1.221  ; State_Machine:inst4|inst26 ; 4bitregister:inst2|onebit:inst3|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 1.101      ; 2.088      ;
; 1.221  ; State_Machine:inst4|inst26 ; 4bitregister:inst2|onebit:inst2|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 1.101      ; 2.088      ;
; 1.221  ; State_Machine:inst4|inst26 ; 4bitregister:inst2|onebit:inst1|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 1.101      ; 2.088      ;
; 1.221  ; State_Machine:inst4|inst26 ; 4bitregister:inst2|onebit:inst|inst  ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 1.101      ; 2.088      ;
; 1.407  ; State_Machine:inst4|inst1  ; 4bitregister:inst|onebit:inst3|inst  ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 1.006      ; 2.179      ;
; 1.407  ; State_Machine:inst4|inst1  ; 4bitregister:inst|onebit:inst2|inst  ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 1.006      ; 2.179      ;
; 1.407  ; State_Machine:inst4|inst1  ; 4bitregister:inst|onebit:inst1|inst  ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 1.006      ; 2.179      ;
; 1.407  ; State_Machine:inst4|inst1  ; 4bitregister:inst|onebit:inst|inst   ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 1.006      ; 2.179      ;
; 1.428  ; State_Machine:inst4|inst26 ; 4bitregister:inst|onebit:inst3|inst  ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 1.006      ; 2.200      ;
; 1.428  ; State_Machine:inst4|inst26 ; 4bitregister:inst|onebit:inst2|inst  ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 1.006      ; 2.200      ;
; 1.428  ; State_Machine:inst4|inst26 ; 4bitregister:inst|onebit:inst1|inst  ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 1.006      ; 2.200      ;
; 1.428  ; State_Machine:inst4|inst26 ; 4bitregister:inst|onebit:inst|inst   ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 1.006      ; 2.200      ;
+--------+----------------------------+--------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'w1'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; w1    ; Rise       ; w1                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w1    ; Fall       ; State_Machine:inst4|inst   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w1    ; Fall       ; State_Machine:inst4|inst   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w1    ; Fall       ; State_Machine:inst4|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w1    ; Fall       ; State_Machine:inst4|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w1    ; Fall       ; State_Machine:inst4|inst26 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w1    ; Fall       ; State_Machine:inst4|inst26 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w1    ; Fall       ; inst4|inst1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w1    ; Fall       ; inst4|inst1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w1    ; Fall       ; inst4|inst25|combout       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w1    ; Fall       ; inst4|inst25|combout       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w1    ; Rise       ; inst4|inst25|datad         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w1    ; Rise       ; inst4|inst25|datad         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w1    ; Fall       ; inst4|inst26|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w1    ; Fall       ; inst4|inst26|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w1    ; Fall       ; inst4|inst|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w1    ; Fall       ; inst4|inst|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w1    ; Rise       ; w1|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w1    ; Rise       ; w1|combout                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'State_Machine:inst4|inst'                                                                               ;
+--------+--------------+----------------+------------------+--------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+--------------------------+------------+--------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst1|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst1|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst1|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst1|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst1|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst1|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst1|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst1|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst2|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst2|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst2|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst2|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst2|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst2|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst2|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst2|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst3|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst3|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst3|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst3|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst3|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst3|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst3|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst3|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst|onebit:inst1|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst|onebit:inst1|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst|onebit:inst2|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst|onebit:inst2|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst|onebit:inst3|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst|onebit:inst3|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst|onebit:inst|inst   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst|onebit:inst|inst   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst13|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst13|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst13|datab                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst13|datab                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst13~clkctrl|inclk[0]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst13~clkctrl|inclk[0]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst13~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst13~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst14|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst14|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst14|datab                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst14|datab                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst14~clkctrl|inclk[0]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst14~clkctrl|inclk[0]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst14~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst14~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst15|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst15|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst15|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst15|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst15~clkctrl|inclk[0]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst15~clkctrl|inclk[0]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst15~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst15~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst1|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst1|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst1|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst1|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst1|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst1|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst1|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst1|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst2|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst2|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst2|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst2|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst2|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst2|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst2|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst2|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst3|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst3|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst3|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst3|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst3|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst3|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst3|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst3|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst4|inst|regout                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst4|inst|regout                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst5|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst5|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst5|datab                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst5|datab                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst5~clkctrl|inclk[0]               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst5~clkctrl|inclk[0]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst5~clkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst5~clkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst|inst1|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst|inst1|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst|inst2|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst|inst2|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst|inst3|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst|inst3|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst|inst|inst|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst|inst|inst|clk                   ;
+--------+--------------+----------------+------------------+--------------------------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; D[*]      ; State_Machine:inst4|inst ; 3.880 ; 3.880 ; Rise       ; State_Machine:inst4|inst ;
;  D[0]     ; State_Machine:inst4|inst ; 3.732 ; 3.732 ; Rise       ; State_Machine:inst4|inst ;
;  D[1]     ; State_Machine:inst4|inst ; 3.737 ; 3.737 ; Rise       ; State_Machine:inst4|inst ;
;  D[2]     ; State_Machine:inst4|inst ; 3.880 ; 3.880 ; Rise       ; State_Machine:inst4|inst ;
;  D[3]     ; State_Machine:inst4|inst ; 3.675 ; 3.675 ; Rise       ; State_Machine:inst4|inst ;
; w1        ; w1                       ; 0.384 ; 0.384 ; Fall       ; w1                       ;
; w2        ; w1                       ; 4.528 ; 4.528 ; Fall       ; w1                       ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; D[*]      ; State_Machine:inst4|inst ; -2.932 ; -2.932 ; Rise       ; State_Machine:inst4|inst ;
;  D[0]     ; State_Machine:inst4|inst ; -3.185 ; -3.185 ; Rise       ; State_Machine:inst4|inst ;
;  D[1]     ; State_Machine:inst4|inst ; -3.209 ; -3.209 ; Rise       ; State_Machine:inst4|inst ;
;  D[2]     ; State_Machine:inst4|inst ; -3.162 ; -3.162 ; Rise       ; State_Machine:inst4|inst ;
;  D[3]     ; State_Machine:inst4|inst ; -2.932 ; -2.932 ; Rise       ; State_Machine:inst4|inst ;
; w1        ; w1                       ; -0.154 ; -0.154 ; Fall       ; w1                       ;
; w2        ; w1                       ; -4.298 ; -4.298 ; Fall       ; w1                       ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; F0n0      ; State_Machine:inst4|inst ; 9.145  ; 9.145  ; Rise       ; State_Machine:inst4|inst ;
; F0n1      ; State_Machine:inst4|inst ; 10.394 ; 10.394 ; Rise       ; State_Machine:inst4|inst ;
; F0n2      ; State_Machine:inst4|inst ; 10.234 ; 10.234 ; Rise       ; State_Machine:inst4|inst ;
; F0n3      ; State_Machine:inst4|inst ; 10.284 ; 10.284 ; Rise       ; State_Machine:inst4|inst ;
; F0n4      ; State_Machine:inst4|inst ; 9.137  ; 9.137  ; Rise       ; State_Machine:inst4|inst ;
; F0n5      ; State_Machine:inst4|inst ; 9.571  ; 9.571  ; Rise       ; State_Machine:inst4|inst ;
; F0n6      ; State_Machine:inst4|inst ; 9.645  ; 9.645  ; Rise       ; State_Machine:inst4|inst ;
; F1n0      ; State_Machine:inst4|inst ; 9.972  ; 9.972  ; Rise       ; State_Machine:inst4|inst ;
; F1n1      ; State_Machine:inst4|inst ; 9.392  ; 9.392  ; Rise       ; State_Machine:inst4|inst ;
; F1n2      ; State_Machine:inst4|inst ; 9.441  ; 9.441  ; Rise       ; State_Machine:inst4|inst ;
; F1n3      ; State_Machine:inst4|inst ; 9.359  ; 9.359  ; Rise       ; State_Machine:inst4|inst ;
; F1n4      ; State_Machine:inst4|inst ; 9.455  ; 9.455  ; Rise       ; State_Machine:inst4|inst ;
; F1n5      ; State_Machine:inst4|inst ; 9.505  ; 9.505  ; Rise       ; State_Machine:inst4|inst ;
; F1n6      ; State_Machine:inst4|inst ; 9.734  ; 9.734  ; Rise       ; State_Machine:inst4|inst ;
; F2n0      ; State_Machine:inst4|inst ; 10.164 ; 10.164 ; Rise       ; State_Machine:inst4|inst ;
; F2n1      ; State_Machine:inst4|inst ; 9.564  ; 9.564  ; Rise       ; State_Machine:inst4|inst ;
; F2n2      ; State_Machine:inst4|inst ; 9.829  ; 9.829  ; Rise       ; State_Machine:inst4|inst ;
; F2n3      ; State_Machine:inst4|inst ; 9.855  ; 9.855  ; Rise       ; State_Machine:inst4|inst ;
; F2n4      ; State_Machine:inst4|inst ; 9.884  ; 9.884  ; Rise       ; State_Machine:inst4|inst ;
; F2n5      ; State_Machine:inst4|inst ; 9.780  ; 9.780  ; Rise       ; State_Machine:inst4|inst ;
; F2n6      ; State_Machine:inst4|inst ; 9.140  ; 9.140  ; Rise       ; State_Machine:inst4|inst ;
; F3n0      ; State_Machine:inst4|inst ; 11.943 ; 11.943 ; Rise       ; State_Machine:inst4|inst ;
; F3n1      ; State_Machine:inst4|inst ; 11.047 ; 11.047 ; Rise       ; State_Machine:inst4|inst ;
; F3n2      ; State_Machine:inst4|inst ; 10.943 ; 10.943 ; Rise       ; State_Machine:inst4|inst ;
; F3n3      ; State_Machine:inst4|inst ; 11.026 ; 11.026 ; Rise       ; State_Machine:inst4|inst ;
; F3n4      ; State_Machine:inst4|inst ; 11.798 ; 11.798 ; Rise       ; State_Machine:inst4|inst ;
; F3n5      ; State_Machine:inst4|inst ; 11.692 ; 11.692 ; Rise       ; State_Machine:inst4|inst ;
; F3n6      ; State_Machine:inst4|inst ; 11.682 ; 11.682 ; Rise       ; State_Machine:inst4|inst ;
; pin_name1 ; State_Machine:inst4|inst ; 12.397 ; 12.397 ; Rise       ; State_Machine:inst4|inst ;
; pin_name2 ; State_Machine:inst4|inst ; 12.359 ; 12.359 ; Rise       ; State_Machine:inst4|inst ;
; pin_name3 ; State_Machine:inst4|inst ; 10.965 ; 10.965 ; Rise       ; State_Machine:inst4|inst ;
; pin_name4 ; State_Machine:inst4|inst ; 10.835 ; 10.835 ; Rise       ; State_Machine:inst4|inst ;
; z0        ; State_Machine:inst4|inst ; 5.058  ;        ; Rise       ; State_Machine:inst4|inst ;
; z1        ; State_Machine:inst4|inst ; 5.637  ; 5.637  ; Rise       ; State_Machine:inst4|inst ;
; z2        ; State_Machine:inst4|inst ; 5.413  ;        ; Rise       ; State_Machine:inst4|inst ;
; F0n0      ; State_Machine:inst4|inst ; 4.174  ;        ; Fall       ; State_Machine:inst4|inst ;
; F0n1      ; State_Machine:inst4|inst ; 4.732  ;        ; Fall       ; State_Machine:inst4|inst ;
; F0n2      ; State_Machine:inst4|inst ; 4.563  ;        ; Fall       ; State_Machine:inst4|inst ;
; F0n3      ; State_Machine:inst4|inst ; 4.775  ;        ; Fall       ; State_Machine:inst4|inst ;
; F0n4      ; State_Machine:inst4|inst ; 4.177  ;        ; Fall       ; State_Machine:inst4|inst ;
; F0n5      ; State_Machine:inst4|inst ; 4.244  ;        ; Fall       ; State_Machine:inst4|inst ;
; F0n6      ; State_Machine:inst4|inst ; 4.221  ;        ; Fall       ; State_Machine:inst4|inst ;
; F1n0      ; State_Machine:inst4|inst ; 4.660  ;        ; Fall       ; State_Machine:inst4|inst ;
; F1n1      ; State_Machine:inst4|inst ; 4.509  ;        ; Fall       ; State_Machine:inst4|inst ;
; F1n2      ; State_Machine:inst4|inst ; 4.560  ;        ; Fall       ; State_Machine:inst4|inst ;
; F1n3      ; State_Machine:inst4|inst ; 4.499  ;        ; Fall       ; State_Machine:inst4|inst ;
; F1n4      ; State_Machine:inst4|inst ; 4.572  ;        ; Fall       ; State_Machine:inst4|inst ;
; F1n5      ; State_Machine:inst4|inst ; 5.226  ;        ; Fall       ; State_Machine:inst4|inst ;
; F1n6      ; State_Machine:inst4|inst ; 4.579  ;        ; Fall       ; State_Machine:inst4|inst ;
; F2n0      ; State_Machine:inst4|inst ; 5.397  ;        ; Fall       ; State_Machine:inst4|inst ;
; F2n1      ; State_Machine:inst4|inst ; 5.023  ;        ; Fall       ; State_Machine:inst4|inst ;
; F2n2      ; State_Machine:inst4|inst ; 5.021  ;        ; Fall       ; State_Machine:inst4|inst ;
; F2n3      ; State_Machine:inst4|inst ; 5.058  ;        ; Fall       ; State_Machine:inst4|inst ;
; F2n4      ; State_Machine:inst4|inst ; 5.080  ;        ; Fall       ; State_Machine:inst4|inst ;
; F2n5      ; State_Machine:inst4|inst ; 5.011  ;        ; Fall       ; State_Machine:inst4|inst ;
; F2n6      ; State_Machine:inst4|inst ; 4.603  ;        ; Fall       ; State_Machine:inst4|inst ;
; F3n0      ; State_Machine:inst4|inst ; 8.148  ; 8.141  ; Fall       ; State_Machine:inst4|inst ;
; F3n1      ; State_Machine:inst4|inst ; 7.218  ; 7.211  ; Fall       ; State_Machine:inst4|inst ;
; F3n2      ; State_Machine:inst4|inst ; 7.179  ; 7.174  ; Fall       ; State_Machine:inst4|inst ;
; F3n3      ; State_Machine:inst4|inst ; 7.220  ; 7.219  ; Fall       ; State_Machine:inst4|inst ;
; F3n4      ; State_Machine:inst4|inst ; 7.969  ; 7.967  ; Fall       ; State_Machine:inst4|inst ;
; F3n5      ; State_Machine:inst4|inst ; 7.884  ; 7.876  ; Fall       ; State_Machine:inst4|inst ;
; F3n6      ; State_Machine:inst4|inst ; 7.861  ; 7.857  ; Fall       ; State_Machine:inst4|inst ;
; pin_name1 ; State_Machine:inst4|inst ; 9.037  ; 9.037  ; Fall       ; State_Machine:inst4|inst ;
; pin_name2 ; State_Machine:inst4|inst ; 8.999  ; 8.999  ; Fall       ; State_Machine:inst4|inst ;
; pin_name3 ; State_Machine:inst4|inst ; 7.605  ; 7.605  ; Fall       ; State_Machine:inst4|inst ;
; pin_name4 ; State_Machine:inst4|inst ; 7.475  ; 7.475  ; Fall       ; State_Machine:inst4|inst ;
; z0        ; State_Machine:inst4|inst ;        ; 5.058  ; Fall       ; State_Machine:inst4|inst ;
; z1        ; State_Machine:inst4|inst ; 5.637  ; 5.637  ; Fall       ; State_Machine:inst4|inst ;
; z2        ; State_Machine:inst4|inst ;        ; 5.413  ; Fall       ; State_Machine:inst4|inst ;
; F0n0      ; w1                       ; 7.368  ; 7.368  ; Fall       ; w1                       ;
; F0n1      ; w1                       ; 7.864  ; 7.864  ; Fall       ; w1                       ;
; F0n2      ; w1                       ; 8.204  ; 8.204  ; Fall       ; w1                       ;
; F0n3      ; w1                       ; 7.901  ; 7.901  ; Fall       ; w1                       ;
; F0n4      ; w1                       ; 7.374  ; 7.374  ; Fall       ; w1                       ;
; F0n5      ; w1                       ; 8.186  ; 8.186  ; Fall       ; w1                       ;
; F0n6      ; w1                       ; 8.179  ; 8.179  ; Fall       ; w1                       ;
; F1n0      ; w1                       ; 7.642  ; 7.642  ; Fall       ; w1                       ;
; F1n1      ; w1                       ; 8.451  ; 8.451  ; Fall       ; w1                       ;
; F1n2      ; w1                       ; 8.502  ; 8.502  ; Fall       ; w1                       ;
; F1n3      ; w1                       ; 7.682  ; 7.682  ; Fall       ; w1                       ;
; F1n4      ; w1                       ; 8.493  ; 8.493  ; Fall       ; w1                       ;
; F1n5      ; w1                       ; 8.219  ; 8.219  ; Fall       ; w1                       ;
; F1n6      ; w1                       ; 8.539  ; 8.539  ; Fall       ; w1                       ;
; F2n0      ; w1                       ; 8.517  ; 8.517  ; Fall       ; w1                       ;
; F2n1      ; w1                       ; 8.990  ; 8.990  ; Fall       ; w1                       ;
; F2n2      ; w1                       ; 8.426  ; 8.426  ; Fall       ; w1                       ;
; F2n3      ; w1                       ; 8.181  ; 8.181  ; Fall       ; w1                       ;
; F2n4      ; w1                       ; 8.214  ; 8.214  ; Fall       ; w1                       ;
; F2n5      ; w1                       ; 8.144  ; 8.144  ; Fall       ; w1                       ;
; F2n6      ; w1                       ; 8.549  ; 8.549  ; Fall       ; w1                       ;
; F3n0      ; w1                       ; 12.161 ; 12.161 ; Fall       ; w1                       ;
; F3n1      ; w1                       ; 11.231 ; 11.231 ; Fall       ; w1                       ;
; F3n2      ; w1                       ; 11.192 ; 11.192 ; Fall       ; w1                       ;
; F3n3      ; w1                       ; 11.233 ; 11.233 ; Fall       ; w1                       ;
; F3n4      ; w1                       ; 11.982 ; 11.982 ; Fall       ; w1                       ;
; F3n5      ; w1                       ; 11.897 ; 11.897 ; Fall       ; w1                       ;
; F3n6      ; w1                       ; 11.874 ; 11.874 ; Fall       ; w1                       ;
; pin_name1 ; w1                       ; 12.667 ; 12.667 ; Fall       ; w1                       ;
; pin_name2 ; w1                       ; 12.629 ; 12.629 ; Fall       ; w1                       ;
; pin_name3 ; w1                       ; 11.235 ; 11.235 ; Fall       ; w1                       ;
; pin_name4 ; w1                       ; 11.105 ; 11.105 ; Fall       ; w1                       ;
; z0        ; w1                       ; 9.074  ; 9.074  ; Fall       ; w1                       ;
; z1        ; w1                       ; 8.589  ; 8.589  ; Fall       ; w1                       ;
; z2        ; w1                       ; 9.426  ; 9.426  ; Fall       ; w1                       ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; F0n0      ; State_Machine:inst4|inst ; 8.864  ; 4.174  ; Rise       ; State_Machine:inst4|inst ;
; F0n1      ; State_Machine:inst4|inst ; 10.082 ; 4.732  ; Rise       ; State_Machine:inst4|inst ;
; F0n2      ; State_Machine:inst4|inst ; 9.912  ; 4.563  ; Rise       ; State_Machine:inst4|inst ;
; F0n3      ; State_Machine:inst4|inst ; 9.427  ; 4.775  ; Rise       ; State_Machine:inst4|inst ;
; F0n4      ; State_Machine:inst4|inst ; 8.681  ; 4.177  ; Rise       ; State_Machine:inst4|inst ;
; F0n5      ; State_Machine:inst4|inst ; 9.240  ; 4.244  ; Rise       ; State_Machine:inst4|inst ;
; F0n6      ; State_Machine:inst4|inst ; 9.328  ; 4.221  ; Rise       ; State_Machine:inst4|inst ;
; F1n0      ; State_Machine:inst4|inst ; 9.329  ; 4.660  ; Rise       ; State_Machine:inst4|inst ;
; F1n1      ; State_Machine:inst4|inst ; 9.085  ; 4.509  ; Rise       ; State_Machine:inst4|inst ;
; F1n2      ; State_Machine:inst4|inst ; 9.136  ; 4.560  ; Rise       ; State_Machine:inst4|inst ;
; F1n3      ; State_Machine:inst4|inst ; 8.741  ; 4.499  ; Rise       ; State_Machine:inst4|inst ;
; F1n4      ; State_Machine:inst4|inst ; 9.138  ; 4.572  ; Rise       ; State_Machine:inst4|inst ;
; F1n5      ; State_Machine:inst4|inst ; 9.221  ; 5.226  ; Rise       ; State_Machine:inst4|inst ;
; F1n6      ; State_Machine:inst4|inst ; 9.415  ; 4.579  ; Rise       ; State_Machine:inst4|inst ;
; F2n0      ; State_Machine:inst4|inst ; 9.924  ; 5.397  ; Rise       ; State_Machine:inst4|inst ;
; F2n1      ; State_Machine:inst4|inst ; 9.306  ; 5.023  ; Rise       ; State_Machine:inst4|inst ;
; F2n2      ; State_Machine:inst4|inst ; 9.585  ; 5.021  ; Rise       ; State_Machine:inst4|inst ;
; F2n3      ; State_Machine:inst4|inst ; 9.614  ; 5.058  ; Rise       ; State_Machine:inst4|inst ;
; F2n4      ; State_Machine:inst4|inst ; 9.648  ; 5.080  ; Rise       ; State_Machine:inst4|inst ;
; F2n5      ; State_Machine:inst4|inst ; 9.535  ; 5.011  ; Rise       ; State_Machine:inst4|inst ;
; F2n6      ; State_Machine:inst4|inst ; 8.880  ; 4.603  ; Rise       ; State_Machine:inst4|inst ;
; F3n0      ; State_Machine:inst4|inst ; 8.141  ; 8.141  ; Rise       ; State_Machine:inst4|inst ;
; F3n1      ; State_Machine:inst4|inst ; 7.211  ; 7.211  ; Rise       ; State_Machine:inst4|inst ;
; F3n2      ; State_Machine:inst4|inst ; 7.174  ; 7.174  ; Rise       ; State_Machine:inst4|inst ;
; F3n3      ; State_Machine:inst4|inst ; 7.219  ; 7.219  ; Rise       ; State_Machine:inst4|inst ;
; F3n4      ; State_Machine:inst4|inst ; 7.967  ; 7.967  ; Rise       ; State_Machine:inst4|inst ;
; F3n5      ; State_Machine:inst4|inst ; 7.876  ; 7.876  ; Rise       ; State_Machine:inst4|inst ;
; F3n6      ; State_Machine:inst4|inst ; 7.857  ; 7.857  ; Rise       ; State_Machine:inst4|inst ;
; pin_name1 ; State_Machine:inst4|inst ; 5.779  ; 5.779  ; Rise       ; State_Machine:inst4|inst ;
; pin_name2 ; State_Machine:inst4|inst ; 5.753  ; 5.753  ; Rise       ; State_Machine:inst4|inst ;
; pin_name3 ; State_Machine:inst4|inst ; 5.482  ; 5.482  ; Rise       ; State_Machine:inst4|inst ;
; pin_name4 ; State_Machine:inst4|inst ; 5.385  ; 5.385  ; Rise       ; State_Machine:inst4|inst ;
; z0        ; State_Machine:inst4|inst ; 5.058  ;        ; Rise       ; State_Machine:inst4|inst ;
; z1        ; State_Machine:inst4|inst ; 5.637  ; 5.637  ; Rise       ; State_Machine:inst4|inst ;
; z2        ; State_Machine:inst4|inst ; 5.413  ;        ; Rise       ; State_Machine:inst4|inst ;
; F0n0      ; State_Machine:inst4|inst ; 4.174  ;        ; Fall       ; State_Machine:inst4|inst ;
; F0n1      ; State_Machine:inst4|inst ; 4.732  ;        ; Fall       ; State_Machine:inst4|inst ;
; F0n2      ; State_Machine:inst4|inst ; 4.563  ;        ; Fall       ; State_Machine:inst4|inst ;
; F0n3      ; State_Machine:inst4|inst ; 4.775  ;        ; Fall       ; State_Machine:inst4|inst ;
; F0n4      ; State_Machine:inst4|inst ; 4.177  ;        ; Fall       ; State_Machine:inst4|inst ;
; F0n5      ; State_Machine:inst4|inst ; 4.244  ;        ; Fall       ; State_Machine:inst4|inst ;
; F0n6      ; State_Machine:inst4|inst ; 4.221  ;        ; Fall       ; State_Machine:inst4|inst ;
; F1n0      ; State_Machine:inst4|inst ; 4.660  ;        ; Fall       ; State_Machine:inst4|inst ;
; F1n1      ; State_Machine:inst4|inst ; 4.509  ;        ; Fall       ; State_Machine:inst4|inst ;
; F1n2      ; State_Machine:inst4|inst ; 4.560  ;        ; Fall       ; State_Machine:inst4|inst ;
; F1n3      ; State_Machine:inst4|inst ; 4.499  ;        ; Fall       ; State_Machine:inst4|inst ;
; F1n4      ; State_Machine:inst4|inst ; 4.572  ;        ; Fall       ; State_Machine:inst4|inst ;
; F1n5      ; State_Machine:inst4|inst ; 5.226  ;        ; Fall       ; State_Machine:inst4|inst ;
; F1n6      ; State_Machine:inst4|inst ; 4.579  ;        ; Fall       ; State_Machine:inst4|inst ;
; F2n0      ; State_Machine:inst4|inst ; 5.397  ;        ; Fall       ; State_Machine:inst4|inst ;
; F2n1      ; State_Machine:inst4|inst ; 5.023  ;        ; Fall       ; State_Machine:inst4|inst ;
; F2n2      ; State_Machine:inst4|inst ; 5.021  ;        ; Fall       ; State_Machine:inst4|inst ;
; F2n3      ; State_Machine:inst4|inst ; 5.058  ;        ; Fall       ; State_Machine:inst4|inst ;
; F2n4      ; State_Machine:inst4|inst ; 5.080  ;        ; Fall       ; State_Machine:inst4|inst ;
; F2n5      ; State_Machine:inst4|inst ; 5.011  ;        ; Fall       ; State_Machine:inst4|inst ;
; F2n6      ; State_Machine:inst4|inst ; 4.603  ;        ; Fall       ; State_Machine:inst4|inst ;
; F3n0      ; State_Machine:inst4|inst ; 8.141  ; 8.141  ; Fall       ; State_Machine:inst4|inst ;
; F3n1      ; State_Machine:inst4|inst ; 7.211  ; 7.211  ; Fall       ; State_Machine:inst4|inst ;
; F3n2      ; State_Machine:inst4|inst ; 7.174  ; 7.174  ; Fall       ; State_Machine:inst4|inst ;
; F3n3      ; State_Machine:inst4|inst ; 7.219  ; 7.219  ; Fall       ; State_Machine:inst4|inst ;
; F3n4      ; State_Machine:inst4|inst ; 7.967  ; 7.967  ; Fall       ; State_Machine:inst4|inst ;
; F3n5      ; State_Machine:inst4|inst ; 7.876  ; 7.876  ; Fall       ; State_Machine:inst4|inst ;
; F3n6      ; State_Machine:inst4|inst ; 7.857  ; 7.857  ; Fall       ; State_Machine:inst4|inst ;
; pin_name1 ; State_Machine:inst4|inst ; 5.779  ; 5.779  ; Fall       ; State_Machine:inst4|inst ;
; pin_name2 ; State_Machine:inst4|inst ; 5.753  ; 5.753  ; Fall       ; State_Machine:inst4|inst ;
; pin_name3 ; State_Machine:inst4|inst ; 5.482  ; 5.482  ; Fall       ; State_Machine:inst4|inst ;
; pin_name4 ; State_Machine:inst4|inst ; 5.385  ; 5.385  ; Fall       ; State_Machine:inst4|inst ;
; z0        ; State_Machine:inst4|inst ;        ; 5.058  ; Fall       ; State_Machine:inst4|inst ;
; z1        ; State_Machine:inst4|inst ; 5.637  ; 5.637  ; Fall       ; State_Machine:inst4|inst ;
; z2        ; State_Machine:inst4|inst ;        ; 5.413  ; Fall       ; State_Machine:inst4|inst ;
; F0n0      ; w1                       ; 7.072  ; 7.072  ; Fall       ; w1                       ;
; F0n1      ; w1                       ; 7.838  ; 7.838  ; Fall       ; w1                       ;
; F0n2      ; w1                       ; 8.135  ; 8.135  ; Fall       ; w1                       ;
; F0n3      ; w1                       ; 7.882  ; 7.882  ; Fall       ; w1                       ;
; F0n4      ; w1                       ; 7.077  ; 7.077  ; Fall       ; w1                       ;
; F0n5      ; w1                       ; 7.874  ; 7.874  ; Fall       ; w1                       ;
; F0n6      ; w1                       ; 7.873  ; 7.873  ; Fall       ; w1                       ;
; F1n0      ; w1                       ; 7.222  ; 7.222  ; Fall       ; w1                       ;
; F1n1      ; w1                       ; 8.162  ; 8.162  ; Fall       ; w1                       ;
; F1n2      ; w1                       ; 8.213  ; 8.213  ; Fall       ; w1                       ;
; F1n3      ; w1                       ; 7.361  ; 7.361  ; Fall       ; w1                       ;
; F1n4      ; w1                       ; 8.214  ; 8.214  ; Fall       ; w1                       ;
; F1n5      ; w1                       ; 8.154  ; 8.154  ; Fall       ; w1                       ;
; F1n6      ; w1                       ; 7.959  ; 7.959  ; Fall       ; w1                       ;
; F2n0      ; w1                       ; 8.503  ; 8.503  ; Fall       ; w1                       ;
; F2n1      ; w1                       ; 8.680  ; 8.680  ; Fall       ; w1                       ;
; F2n2      ; w1                       ; 8.146  ; 8.146  ; Fall       ; w1                       ;
; F2n3      ; w1                       ; 8.165  ; 8.165  ; Fall       ; w1                       ;
; F2n4      ; w1                       ; 8.189  ; 8.189  ; Fall       ; w1                       ;
; F2n5      ; w1                       ; 8.118  ; 8.118  ; Fall       ; w1                       ;
; F2n6      ; w1                       ; 8.245  ; 8.245  ; Fall       ; w1                       ;
; F3n0      ; w1                       ; 10.999 ; 10.999 ; Fall       ; w1                       ;
; F3n1      ; w1                       ; 10.069 ; 10.069 ; Fall       ; w1                       ;
; F3n2      ; w1                       ; 10.032 ; 10.032 ; Fall       ; w1                       ;
; F3n3      ; w1                       ; 10.077 ; 10.077 ; Fall       ; w1                       ;
; F3n4      ; w1                       ; 10.825 ; 10.825 ; Fall       ; w1                       ;
; F3n5      ; w1                       ; 10.734 ; 10.734 ; Fall       ; w1                       ;
; F3n6      ; w1                       ; 10.715 ; 10.715 ; Fall       ; w1                       ;
; pin_name1 ; w1                       ; 9.144  ; 9.144  ; Fall       ; w1                       ;
; pin_name2 ; w1                       ; 9.118  ; 9.118  ; Fall       ; w1                       ;
; pin_name3 ; w1                       ; 8.340  ; 8.340  ; Fall       ; w1                       ;
; pin_name4 ; w1                       ; 8.243  ; 8.243  ; Fall       ; w1                       ;
; z0        ; w1                       ; 8.386  ; 8.386  ; Fall       ; w1                       ;
; z1        ; w1                       ; 8.495  ; 8.495  ; Fall       ; w1                       ;
; z2        ; w1                       ; 8.772  ; 8.772  ; Fall       ; w1                       ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


+--------------------------------------------------+
; Fast Model Setup Summary                         ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; State_Machine:inst4|inst ; 0.041 ; 0.000         ;
; w1                       ; 0.429 ; 0.000         ;
+--------------------------+-------+---------------+


+---------------------------------------------------+
; Fast Model Hold Summary                           ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; w1                       ; -1.414 ; -2.701        ;
; State_Machine:inst4|inst ; -1.405 ; -21.416       ;
+--------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------+
; Fast Model Minimum Pulse Width Summary            ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; w1                       ; -1.222 ; -4.222        ;
; State_Machine:inst4|inst ; -0.500 ; -16.000       ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'State_Machine:inst4|inst'                                                                                                                             ;
+-------+----------------------------+--------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                              ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+--------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.041 ; State_Machine:inst4|inst26 ; 4bitregister:inst|onebit:inst3|inst  ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.625      ; 1.116      ;
; 0.041 ; State_Machine:inst4|inst26 ; 4bitregister:inst|onebit:inst2|inst  ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.625      ; 1.116      ;
; 0.041 ; State_Machine:inst4|inst26 ; 4bitregister:inst|onebit:inst1|inst  ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.625      ; 1.116      ;
; 0.041 ; State_Machine:inst4|inst26 ; 4bitregister:inst|onebit:inst|inst   ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.625      ; 1.116      ;
; 0.067 ; State_Machine:inst4|inst1  ; 4bitregister:inst|onebit:inst3|inst  ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.625      ; 1.090      ;
; 0.067 ; State_Machine:inst4|inst1  ; 4bitregister:inst|onebit:inst2|inst  ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.625      ; 1.090      ;
; 0.067 ; State_Machine:inst4|inst1  ; 4bitregister:inst|onebit:inst1|inst  ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.625      ; 1.090      ;
; 0.067 ; State_Machine:inst4|inst1  ; 4bitregister:inst|onebit:inst|inst   ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.625      ; 1.090      ;
; 0.115 ; State_Machine:inst4|inst26 ; 4bitregister:inst2|onebit:inst3|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.631      ; 1.048      ;
; 0.115 ; State_Machine:inst4|inst26 ; 4bitregister:inst2|onebit:inst2|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.631      ; 1.048      ;
; 0.115 ; State_Machine:inst4|inst26 ; 4bitregister:inst2|onebit:inst1|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.631      ; 1.048      ;
; 0.115 ; State_Machine:inst4|inst26 ; 4bitregister:inst2|onebit:inst|inst  ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.631      ; 1.048      ;
; 0.164 ; State_Machine:inst4|inst26 ; 4bitregister:inst1|onebit:inst3|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.614      ; 0.982      ;
; 0.164 ; State_Machine:inst4|inst26 ; 4bitregister:inst1|onebit:inst2|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.614      ; 0.982      ;
; 0.164 ; State_Machine:inst4|inst26 ; 4bitregister:inst1|onebit:inst1|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.614      ; 0.982      ;
; 0.164 ; State_Machine:inst4|inst26 ; 4bitregister:inst1|onebit:inst|inst  ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.614      ; 0.982      ;
; 0.171 ; State_Machine:inst4|inst1  ; 4bitregister:inst2|onebit:inst3|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.631      ; 0.992      ;
; 0.171 ; State_Machine:inst4|inst1  ; 4bitregister:inst2|onebit:inst2|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.631      ; 0.992      ;
; 0.171 ; State_Machine:inst4|inst1  ; 4bitregister:inst2|onebit:inst1|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.631      ; 0.992      ;
; 0.171 ; State_Machine:inst4|inst1  ; 4bitregister:inst2|onebit:inst|inst  ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.631      ; 0.992      ;
; 0.216 ; State_Machine:inst4|inst1  ; 4bitregister:inst1|onebit:inst3|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.614      ; 0.930      ;
; 0.216 ; State_Machine:inst4|inst1  ; 4bitregister:inst1|onebit:inst2|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.614      ; 0.930      ;
; 0.216 ; State_Machine:inst4|inst1  ; 4bitregister:inst1|onebit:inst1|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.614      ; 0.930      ;
; 0.216 ; State_Machine:inst4|inst1  ; 4bitregister:inst1|onebit:inst|inst  ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.614      ; 0.930      ;
; 0.229 ; State_Machine:inst4|inst26 ; 4bitregister:inst3|onebit:inst3|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.749      ; 1.052      ;
; 0.229 ; State_Machine:inst4|inst26 ; 4bitregister:inst3|onebit:inst2|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.749      ; 1.052      ;
; 0.229 ; State_Machine:inst4|inst26 ; 4bitregister:inst3|onebit:inst1|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.749      ; 1.052      ;
; 0.229 ; State_Machine:inst4|inst26 ; 4bitregister:inst3|onebit:inst|inst  ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.749      ; 1.052      ;
; 0.288 ; State_Machine:inst4|inst1  ; 4bitregister:inst3|onebit:inst3|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.749      ; 0.993      ;
; 0.288 ; State_Machine:inst4|inst1  ; 4bitregister:inst3|onebit:inst2|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.749      ; 0.993      ;
; 0.288 ; State_Machine:inst4|inst1  ; 4bitregister:inst3|onebit:inst1|inst ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.749      ; 0.993      ;
; 0.288 ; State_Machine:inst4|inst1  ; 4bitregister:inst3|onebit:inst|inst  ; w1                       ; State_Machine:inst4|inst ; 0.500        ; 0.749      ; 0.993      ;
; 1.667 ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst3|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 2.119      ; 1.125      ;
; 1.667 ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst2|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 2.119      ; 1.125      ;
; 1.667 ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst1|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 2.119      ; 1.125      ;
; 1.667 ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 2.119      ; 1.125      ;
; 1.710 ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst3|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 2.102      ; 1.065      ;
; 1.710 ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst2|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 2.102      ; 1.065      ;
; 1.710 ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst1|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 2.102      ; 1.065      ;
; 1.710 ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 2.102      ; 1.065      ;
; 1.712 ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst3|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 2.113      ; 1.074      ;
; 1.712 ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst2|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 2.113      ; 1.074      ;
; 1.712 ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst1|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 2.113      ; 1.074      ;
; 1.712 ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst|inst   ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 2.113      ; 1.074      ;
; 1.785 ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst3|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 2.237      ; 1.125      ;
; 1.785 ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst2|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 2.237      ; 1.125      ;
; 1.785 ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst1|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 2.237      ; 1.125      ;
; 1.785 ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.500        ; 2.237      ; 1.125      ;
; 2.167 ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst3|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 2.119      ; 1.125      ;
; 2.167 ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst2|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 2.119      ; 1.125      ;
; 2.167 ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst1|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 2.119      ; 1.125      ;
; 2.167 ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 2.119      ; 1.125      ;
; 2.210 ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst3|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 2.102      ; 1.065      ;
; 2.210 ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst2|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 2.102      ; 1.065      ;
; 2.210 ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst1|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 2.102      ; 1.065      ;
; 2.210 ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 2.102      ; 1.065      ;
; 2.212 ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst3|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 2.113      ; 1.074      ;
; 2.212 ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst2|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 2.113      ; 1.074      ;
; 2.212 ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst1|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 2.113      ; 1.074      ;
; 2.212 ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst|inst   ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 2.113      ; 1.074      ;
; 2.285 ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst3|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 2.237      ; 1.125      ;
; 2.285 ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst2|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 2.237      ; 1.125      ;
; 2.285 ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst1|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 2.237      ; 1.125      ;
; 2.285 ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 1.000        ; 2.237      ; 1.125      ;
+-------+----------------------------+--------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'w1'                                                                                                                            ;
+-------+----------------------------+----------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------------------+-------------+--------------+------------+------------+
; 0.429 ; w1                         ; State_Machine:inst4|inst26 ; w1                       ; w1          ; 0.500        ; 1.488      ; 1.591      ;
; 0.494 ; State_Machine:inst4|inst1  ; State_Machine:inst4|inst   ; w1                       ; w1          ; 1.000        ; 0.000      ; 0.538      ;
; 0.621 ; State_Machine:inst4|inst26 ; State_Machine:inst4|inst   ; w1                       ; w1          ; 1.000        ; 0.000      ; 0.411      ;
; 0.625 ; State_Machine:inst4|inst26 ; State_Machine:inst4|inst1  ; w1                       ; w1          ; 1.000        ; 0.000      ; 0.407      ;
; 0.665 ; State_Machine:inst4|inst1  ; State_Machine:inst4|inst1  ; w1                       ; w1          ; 1.000        ; 0.000      ; 0.367      ;
; 0.929 ; w1                         ; State_Machine:inst4|inst26 ; w1                       ; w1          ; 1.000        ; 1.488      ; 1.591      ;
; 1.618 ; State_Machine:inst4|inst   ; State_Machine:inst4|inst1  ; State_Machine:inst4|inst ; w1          ; 0.500        ; 1.488      ; 0.543      ;
; 1.794 ; State_Machine:inst4|inst   ; State_Machine:inst4|inst   ; State_Machine:inst4|inst ; w1          ; 0.500        ; 1.488      ; 0.367      ;
; 2.118 ; State_Machine:inst4|inst   ; State_Machine:inst4|inst1  ; State_Machine:inst4|inst ; w1          ; 1.000        ; 1.488      ; 0.543      ;
; 2.294 ; State_Machine:inst4|inst   ; State_Machine:inst4|inst   ; State_Machine:inst4|inst ; w1          ; 1.000        ; 1.488      ; 0.367      ;
+-------+----------------------------+----------------------------+--------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'w1'                                                                                                                              ;
+--------+----------------------------+----------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------------------+-------------+--------------+------------+------------+
; -1.414 ; State_Machine:inst4|inst   ; State_Machine:inst4|inst   ; State_Machine:inst4|inst ; w1          ; 0.000        ; 1.488      ; 0.367      ;
; -1.238 ; State_Machine:inst4|inst   ; State_Machine:inst4|inst1  ; State_Machine:inst4|inst ; w1          ; 0.000        ; 1.488      ; 0.543      ;
; -0.914 ; State_Machine:inst4|inst   ; State_Machine:inst4|inst   ; State_Machine:inst4|inst ; w1          ; -0.500       ; 1.488      ; 0.367      ;
; -0.738 ; State_Machine:inst4|inst   ; State_Machine:inst4|inst1  ; State_Machine:inst4|inst ; w1          ; -0.500       ; 1.488      ; 0.543      ;
; -0.049 ; w1                         ; State_Machine:inst4|inst26 ; w1                       ; w1          ; 0.000        ; 1.488      ; 1.591      ;
; 0.215  ; State_Machine:inst4|inst1  ; State_Machine:inst4|inst1  ; w1                       ; w1          ; 0.000        ; 0.000      ; 0.367      ;
; 0.255  ; State_Machine:inst4|inst26 ; State_Machine:inst4|inst1  ; w1                       ; w1          ; 0.000        ; 0.000      ; 0.407      ;
; 0.259  ; State_Machine:inst4|inst26 ; State_Machine:inst4|inst   ; w1                       ; w1          ; 0.000        ; 0.000      ; 0.411      ;
; 0.386  ; State_Machine:inst4|inst1  ; State_Machine:inst4|inst   ; w1                       ; w1          ; 0.000        ; 0.000      ; 0.538      ;
; 0.451  ; w1                         ; State_Machine:inst4|inst26 ; w1                       ; w1          ; -0.500       ; 1.488      ; 1.591      ;
+--------+----------------------------+----------------------------+--------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'State_Machine:inst4|inst'                                                                                                                               ;
+--------+----------------------------+--------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                              ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -1.405 ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst3|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 2.237      ; 1.125      ;
; -1.405 ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst2|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 2.237      ; 1.125      ;
; -1.405 ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst1|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 2.237      ; 1.125      ;
; -1.405 ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 2.237      ; 1.125      ;
; -1.332 ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst3|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 2.113      ; 1.074      ;
; -1.332 ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst2|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 2.113      ; 1.074      ;
; -1.332 ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst1|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 2.113      ; 1.074      ;
; -1.332 ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst|inst   ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 2.113      ; 1.074      ;
; -1.330 ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst3|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 2.102      ; 1.065      ;
; -1.330 ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst2|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 2.102      ; 1.065      ;
; -1.330 ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst1|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 2.102      ; 1.065      ;
; -1.330 ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 2.102      ; 1.065      ;
; -1.287 ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst3|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 2.119      ; 1.125      ;
; -1.287 ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst2|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 2.119      ; 1.125      ;
; -1.287 ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst1|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 2.119      ; 1.125      ;
; -1.287 ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 0.000        ; 2.119      ; 1.125      ;
; -0.905 ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst3|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 2.237      ; 1.125      ;
; -0.905 ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst2|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 2.237      ; 1.125      ;
; -0.905 ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst1|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 2.237      ; 1.125      ;
; -0.905 ; State_Machine:inst4|inst   ; 4bitregister:inst3|onebit:inst|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 2.237      ; 1.125      ;
; -0.832 ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst3|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 2.113      ; 1.074      ;
; -0.832 ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst2|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 2.113      ; 1.074      ;
; -0.832 ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst1|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 2.113      ; 1.074      ;
; -0.832 ; State_Machine:inst4|inst   ; 4bitregister:inst|onebit:inst|inst   ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 2.113      ; 1.074      ;
; -0.830 ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst3|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 2.102      ; 1.065      ;
; -0.830 ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst2|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 2.102      ; 1.065      ;
; -0.830 ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst1|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 2.102      ; 1.065      ;
; -0.830 ; State_Machine:inst4|inst   ; 4bitregister:inst1|onebit:inst|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 2.102      ; 1.065      ;
; -0.787 ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst3|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 2.119      ; 1.125      ;
; -0.787 ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst2|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 2.119      ; 1.125      ;
; -0.787 ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst1|inst ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 2.119      ; 1.125      ;
; -0.787 ; State_Machine:inst4|inst   ; 4bitregister:inst2|onebit:inst|inst  ; State_Machine:inst4|inst ; State_Machine:inst4|inst ; -0.500       ; 2.119      ; 1.125      ;
; 0.592  ; State_Machine:inst4|inst1  ; 4bitregister:inst3|onebit:inst3|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.749      ; 0.993      ;
; 0.592  ; State_Machine:inst4|inst1  ; 4bitregister:inst3|onebit:inst2|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.749      ; 0.993      ;
; 0.592  ; State_Machine:inst4|inst1  ; 4bitregister:inst3|onebit:inst1|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.749      ; 0.993      ;
; 0.592  ; State_Machine:inst4|inst1  ; 4bitregister:inst3|onebit:inst|inst  ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.749      ; 0.993      ;
; 0.651  ; State_Machine:inst4|inst26 ; 4bitregister:inst3|onebit:inst3|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.749      ; 1.052      ;
; 0.651  ; State_Machine:inst4|inst26 ; 4bitregister:inst3|onebit:inst2|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.749      ; 1.052      ;
; 0.651  ; State_Machine:inst4|inst26 ; 4bitregister:inst3|onebit:inst1|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.749      ; 1.052      ;
; 0.651  ; State_Machine:inst4|inst26 ; 4bitregister:inst3|onebit:inst|inst  ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.749      ; 1.052      ;
; 0.664  ; State_Machine:inst4|inst1  ; 4bitregister:inst1|onebit:inst3|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.614      ; 0.930      ;
; 0.664  ; State_Machine:inst4|inst1  ; 4bitregister:inst1|onebit:inst2|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.614      ; 0.930      ;
; 0.664  ; State_Machine:inst4|inst1  ; 4bitregister:inst1|onebit:inst1|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.614      ; 0.930      ;
; 0.664  ; State_Machine:inst4|inst1  ; 4bitregister:inst1|onebit:inst|inst  ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.614      ; 0.930      ;
; 0.709  ; State_Machine:inst4|inst1  ; 4bitregister:inst2|onebit:inst3|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.631      ; 0.992      ;
; 0.709  ; State_Machine:inst4|inst1  ; 4bitregister:inst2|onebit:inst2|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.631      ; 0.992      ;
; 0.709  ; State_Machine:inst4|inst1  ; 4bitregister:inst2|onebit:inst1|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.631      ; 0.992      ;
; 0.709  ; State_Machine:inst4|inst1  ; 4bitregister:inst2|onebit:inst|inst  ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.631      ; 0.992      ;
; 0.716  ; State_Machine:inst4|inst26 ; 4bitregister:inst1|onebit:inst3|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.614      ; 0.982      ;
; 0.716  ; State_Machine:inst4|inst26 ; 4bitregister:inst1|onebit:inst2|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.614      ; 0.982      ;
; 0.716  ; State_Machine:inst4|inst26 ; 4bitregister:inst1|onebit:inst1|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.614      ; 0.982      ;
; 0.716  ; State_Machine:inst4|inst26 ; 4bitregister:inst1|onebit:inst|inst  ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.614      ; 0.982      ;
; 0.765  ; State_Machine:inst4|inst26 ; 4bitregister:inst2|onebit:inst3|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.631      ; 1.048      ;
; 0.765  ; State_Machine:inst4|inst26 ; 4bitregister:inst2|onebit:inst2|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.631      ; 1.048      ;
; 0.765  ; State_Machine:inst4|inst26 ; 4bitregister:inst2|onebit:inst1|inst ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.631      ; 1.048      ;
; 0.765  ; State_Machine:inst4|inst26 ; 4bitregister:inst2|onebit:inst|inst  ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.631      ; 1.048      ;
; 0.813  ; State_Machine:inst4|inst1  ; 4bitregister:inst|onebit:inst3|inst  ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.625      ; 1.090      ;
; 0.813  ; State_Machine:inst4|inst1  ; 4bitregister:inst|onebit:inst2|inst  ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.625      ; 1.090      ;
; 0.813  ; State_Machine:inst4|inst1  ; 4bitregister:inst|onebit:inst1|inst  ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.625      ; 1.090      ;
; 0.813  ; State_Machine:inst4|inst1  ; 4bitregister:inst|onebit:inst|inst   ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.625      ; 1.090      ;
; 0.839  ; State_Machine:inst4|inst26 ; 4bitregister:inst|onebit:inst3|inst  ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.625      ; 1.116      ;
; 0.839  ; State_Machine:inst4|inst26 ; 4bitregister:inst|onebit:inst2|inst  ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.625      ; 1.116      ;
; 0.839  ; State_Machine:inst4|inst26 ; 4bitregister:inst|onebit:inst1|inst  ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.625      ; 1.116      ;
; 0.839  ; State_Machine:inst4|inst26 ; 4bitregister:inst|onebit:inst|inst   ; w1                       ; State_Machine:inst4|inst ; -0.500       ; 0.625      ; 1.116      ;
+--------+----------------------------+--------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'w1'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; w1    ; Rise       ; w1                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w1    ; Fall       ; State_Machine:inst4|inst   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w1    ; Fall       ; State_Machine:inst4|inst   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w1    ; Fall       ; State_Machine:inst4|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w1    ; Fall       ; State_Machine:inst4|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w1    ; Fall       ; State_Machine:inst4|inst26 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w1    ; Fall       ; State_Machine:inst4|inst26 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w1    ; Fall       ; inst4|inst1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w1    ; Fall       ; inst4|inst1|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w1    ; Fall       ; inst4|inst25|combout       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w1    ; Fall       ; inst4|inst25|combout       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w1    ; Rise       ; inst4|inst25|datad         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w1    ; Rise       ; inst4|inst25|datad         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w1    ; Fall       ; inst4|inst26|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w1    ; Fall       ; inst4|inst26|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w1    ; Fall       ; inst4|inst|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w1    ; Fall       ; inst4|inst|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w1    ; Rise       ; w1|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w1    ; Rise       ; w1|combout                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'State_Machine:inst4|inst'                                                                               ;
+--------+--------------+----------------+------------------+--------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+--------------------------+------------+--------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst1|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst1|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst1|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst1|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst1|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst1|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst1|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst1|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst2|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst2|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst2|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst2|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst2|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst2|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst2|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst2|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst3|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst3|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst3|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst3|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst3|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst3|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst3|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst3|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst|onebit:inst1|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst|onebit:inst1|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst|onebit:inst2|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst|onebit:inst2|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst|onebit:inst3|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst|onebit:inst3|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst|onebit:inst|inst   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; 4bitregister:inst|onebit:inst|inst   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst13|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst13|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst13|datab                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst13|datab                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst13~clkctrl|inclk[0]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst13~clkctrl|inclk[0]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst13~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst13~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst14|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst14|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst14|datab                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst14|datab                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst14~clkctrl|inclk[0]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst14~clkctrl|inclk[0]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst14~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst14~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst15|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst15|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst15|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst15|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst15~clkctrl|inclk[0]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst15~clkctrl|inclk[0]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst15~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst15~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst1|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst1|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst1|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst1|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst1|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst1|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst1|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst1|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst2|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst2|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst2|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst2|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst2|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst2|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst2|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst2|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst3|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst3|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst3|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst3|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst3|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst3|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst3|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst3|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst4|inst|regout                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst4|inst|regout                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst5|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst5|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst5|datab                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst5|datab                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst5~clkctrl|inclk[0]               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst5~clkctrl|inclk[0]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst5~clkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst5~clkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst|inst1|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst|inst1|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst|inst2|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst|inst2|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst|inst3|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst|inst3|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; State_Machine:inst4|inst ; Rise       ; inst|inst|inst|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; State_Machine:inst4|inst ; Rise       ; inst|inst|inst|clk                   ;
+--------+--------------+----------------+------------------+--------------------------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; D[*]      ; State_Machine:inst4|inst ; 2.255 ; 2.255 ; Rise       ; State_Machine:inst4|inst ;
;  D[0]     ; State_Machine:inst4|inst ; 2.187 ; 2.187 ; Rise       ; State_Machine:inst4|inst ;
;  D[1]     ; State_Machine:inst4|inst ; 2.196 ; 2.196 ; Rise       ; State_Machine:inst4|inst ;
;  D[2]     ; State_Machine:inst4|inst ; 2.255 ; 2.255 ; Rise       ; State_Machine:inst4|inst ;
;  D[3]     ; State_Machine:inst4|inst ; 2.177 ; 2.177 ; Rise       ; State_Machine:inst4|inst ;
; w1        ; w1                       ; 0.071 ; 0.071 ; Fall       ; w1                       ;
; w2        ; w1                       ; 2.591 ; 2.591 ; Fall       ; w1                       ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; D[*]      ; State_Machine:inst4|inst ; -1.834 ; -1.834 ; Rise       ; State_Machine:inst4|inst ;
;  D[0]     ; State_Machine:inst4|inst ; -1.933 ; -1.933 ; Rise       ; State_Machine:inst4|inst ;
;  D[1]     ; State_Machine:inst4|inst ; -1.947 ; -1.947 ; Rise       ; State_Machine:inst4|inst ;
;  D[2]     ; State_Machine:inst4|inst ; -1.923 ; -1.923 ; Rise       ; State_Machine:inst4|inst ;
;  D[3]     ; State_Machine:inst4|inst ; -1.834 ; -1.834 ; Rise       ; State_Machine:inst4|inst ;
; w1        ; w1                       ; 0.049  ; 0.049  ; Fall       ; w1                       ;
; w2        ; w1                       ; -2.471 ; -2.471 ; Fall       ; w1                       ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; F0n0      ; State_Machine:inst4|inst ; 4.749 ; 4.749 ; Rise       ; State_Machine:inst4|inst ;
; F0n1      ; State_Machine:inst4|inst ; 5.305 ; 5.305 ; Rise       ; State_Machine:inst4|inst ;
; F0n2      ; State_Machine:inst4|inst ; 5.249 ; 5.249 ; Rise       ; State_Machine:inst4|inst ;
; F0n3      ; State_Machine:inst4|inst ; 5.254 ; 5.254 ; Rise       ; State_Machine:inst4|inst ;
; F0n4      ; State_Machine:inst4|inst ; 4.752 ; 4.752 ; Rise       ; State_Machine:inst4|inst ;
; F0n5      ; State_Machine:inst4|inst ; 4.941 ; 4.941 ; Rise       ; State_Machine:inst4|inst ;
; F0n6      ; State_Machine:inst4|inst ; 5.000 ; 5.000 ; Rise       ; State_Machine:inst4|inst ;
; F1n0      ; State_Machine:inst4|inst ; 5.117 ; 5.117 ; Rise       ; State_Machine:inst4|inst ;
; F1n1      ; State_Machine:inst4|inst ; 4.850 ; 4.850 ; Rise       ; State_Machine:inst4|inst ;
; F1n2      ; State_Machine:inst4|inst ; 4.904 ; 4.904 ; Rise       ; State_Machine:inst4|inst ;
; F1n3      ; State_Machine:inst4|inst ; 4.870 ; 4.870 ; Rise       ; State_Machine:inst4|inst ;
; F1n4      ; State_Machine:inst4|inst ; 4.902 ; 4.902 ; Rise       ; State_Machine:inst4|inst ;
; F1n5      ; State_Machine:inst4|inst ; 4.947 ; 4.947 ; Rise       ; State_Machine:inst4|inst ;
; F1n6      ; State_Machine:inst4|inst ; 5.014 ; 5.014 ; Rise       ; State_Machine:inst4|inst ;
; F2n0      ; State_Machine:inst4|inst ; 5.278 ; 5.278 ; Rise       ; State_Machine:inst4|inst ;
; F2n1      ; State_Machine:inst4|inst ; 5.000 ; 5.000 ; Rise       ; State_Machine:inst4|inst ;
; F2n2      ; State_Machine:inst4|inst ; 5.070 ; 5.070 ; Rise       ; State_Machine:inst4|inst ;
; F2n3      ; State_Machine:inst4|inst ; 5.078 ; 5.078 ; Rise       ; State_Machine:inst4|inst ;
; F2n4      ; State_Machine:inst4|inst ; 5.099 ; 5.099 ; Rise       ; State_Machine:inst4|inst ;
; F2n5      ; State_Machine:inst4|inst ; 5.045 ; 5.045 ; Rise       ; State_Machine:inst4|inst ;
; F2n6      ; State_Machine:inst4|inst ; 4.788 ; 4.788 ; Rise       ; State_Machine:inst4|inst ;
; F3n0      ; State_Machine:inst4|inst ; 6.125 ; 6.125 ; Rise       ; State_Machine:inst4|inst ;
; F3n1      ; State_Machine:inst4|inst ; 5.757 ; 5.757 ; Rise       ; State_Machine:inst4|inst ;
; F3n2      ; State_Machine:inst4|inst ; 5.745 ; 5.745 ; Rise       ; State_Machine:inst4|inst ;
; F3n3      ; State_Machine:inst4|inst ; 5.746 ; 5.746 ; Rise       ; State_Machine:inst4|inst ;
; F3n4      ; State_Machine:inst4|inst ; 6.075 ; 6.075 ; Rise       ; State_Machine:inst4|inst ;
; F3n5      ; State_Machine:inst4|inst ; 6.010 ; 6.010 ; Rise       ; State_Machine:inst4|inst ;
; F3n6      ; State_Machine:inst4|inst ; 5.973 ; 5.973 ; Rise       ; State_Machine:inst4|inst ;
; pin_name1 ; State_Machine:inst4|inst ; 6.183 ; 6.183 ; Rise       ; State_Machine:inst4|inst ;
; pin_name2 ; State_Machine:inst4|inst ; 6.144 ; 6.144 ; Rise       ; State_Machine:inst4|inst ;
; pin_name3 ; State_Machine:inst4|inst ; 5.534 ; 5.534 ; Rise       ; State_Machine:inst4|inst ;
; pin_name4 ; State_Machine:inst4|inst ; 5.480 ; 5.480 ; Rise       ; State_Machine:inst4|inst ;
; z0        ; State_Machine:inst4|inst ; 2.629 ;       ; Rise       ; State_Machine:inst4|inst ;
; z1        ; State_Machine:inst4|inst ; 2.865 ; 2.865 ; Rise       ; State_Machine:inst4|inst ;
; z2        ; State_Machine:inst4|inst ; 2.757 ;       ; Rise       ; State_Machine:inst4|inst ;
; F0n0      ; State_Machine:inst4|inst ; 2.129 ;       ; Fall       ; State_Machine:inst4|inst ;
; F0n1      ; State_Machine:inst4|inst ; 2.382 ;       ; Fall       ; State_Machine:inst4|inst ;
; F0n2      ; State_Machine:inst4|inst ; 2.318 ;       ; Fall       ; State_Machine:inst4|inst ;
; F0n3      ; State_Machine:inst4|inst ; 2.406 ;       ; Fall       ; State_Machine:inst4|inst ;
; F0n4      ; State_Machine:inst4|inst ; 2.139 ;       ; Fall       ; State_Machine:inst4|inst ;
; F0n5      ; State_Machine:inst4|inst ; 2.158 ;       ; Fall       ; State_Machine:inst4|inst ;
; F0n6      ; State_Machine:inst4|inst ; 2.148 ;       ; Fall       ; State_Machine:inst4|inst ;
; F1n0      ; State_Machine:inst4|inst ; 2.349 ;       ; Fall       ; State_Machine:inst4|inst ;
; F1n1      ; State_Machine:inst4|inst ; 2.280 ;       ; Fall       ; State_Machine:inst4|inst ;
; F1n2      ; State_Machine:inst4|inst ; 2.327 ;       ; Fall       ; State_Machine:inst4|inst ;
; F1n3      ; State_Machine:inst4|inst ; 2.287 ;       ; Fall       ; State_Machine:inst4|inst ;
; F1n4      ; State_Machine:inst4|inst ; 2.331 ;       ; Fall       ; State_Machine:inst4|inst ;
; F1n5      ; State_Machine:inst4|inst ; 2.601 ;       ; Fall       ; State_Machine:inst4|inst ;
; F1n6      ; State_Machine:inst4|inst ; 2.324 ;       ; Fall       ; State_Machine:inst4|inst ;
; F2n0      ; State_Machine:inst4|inst ; 2.732 ;       ; Fall       ; State_Machine:inst4|inst ;
; F2n1      ; State_Machine:inst4|inst ; 2.580 ;       ; Fall       ; State_Machine:inst4|inst ;
; F2n2      ; State_Machine:inst4|inst ; 2.509 ;       ; Fall       ; State_Machine:inst4|inst ;
; F2n3      ; State_Machine:inst4|inst ; 2.527 ;       ; Fall       ; State_Machine:inst4|inst ;
; F2n4      ; State_Machine:inst4|inst ; 2.545 ;       ; Fall       ; State_Machine:inst4|inst ;
; F2n5      ; State_Machine:inst4|inst ; 2.504 ;       ; Fall       ; State_Machine:inst4|inst ;
; F2n6      ; State_Machine:inst4|inst ; 2.347 ;       ; Fall       ; State_Machine:inst4|inst ;
; F3n0      ; State_Machine:inst4|inst ; 4.028 ; 4.021 ; Fall       ; State_Machine:inst4|inst ;
; F3n1      ; State_Machine:inst4|inst ; 3.640 ; 3.631 ; Fall       ; State_Machine:inst4|inst ;
; F3n2      ; State_Machine:inst4|inst ; 3.649 ; 3.645 ; Fall       ; State_Machine:inst4|inst ;
; F3n3      ; State_Machine:inst4|inst ; 3.648 ; 3.644 ; Fall       ; State_Machine:inst4|inst ;
; F3n4      ; State_Machine:inst4|inst ; 3.956 ; 3.953 ; Fall       ; State_Machine:inst4|inst ;
; F3n5      ; State_Machine:inst4|inst ; 3.899 ; 3.890 ; Fall       ; State_Machine:inst4|inst ;
; F3n6      ; State_Machine:inst4|inst ; 3.882 ; 3.879 ; Fall       ; State_Machine:inst4|inst ;
; pin_name1 ; State_Machine:inst4|inst ; 4.272 ; 4.272 ; Fall       ; State_Machine:inst4|inst ;
; pin_name2 ; State_Machine:inst4|inst ; 4.233 ; 4.233 ; Fall       ; State_Machine:inst4|inst ;
; pin_name3 ; State_Machine:inst4|inst ; 3.623 ; 3.623 ; Fall       ; State_Machine:inst4|inst ;
; pin_name4 ; State_Machine:inst4|inst ; 3.569 ; 3.569 ; Fall       ; State_Machine:inst4|inst ;
; z0        ; State_Machine:inst4|inst ;       ; 2.629 ; Fall       ; State_Machine:inst4|inst ;
; z1        ; State_Machine:inst4|inst ; 2.865 ; 2.865 ; Fall       ; State_Machine:inst4|inst ;
; z2        ; State_Machine:inst4|inst ;       ; 2.757 ; Fall       ; State_Machine:inst4|inst ;
; F0n0      ; w1                       ; 3.833 ; 3.833 ; Fall       ; w1                       ;
; F0n1      ; w1                       ; 4.057 ; 4.057 ; Fall       ; w1                       ;
; F0n2      ; w1                       ; 4.212 ; 4.212 ; Fall       ; w1                       ;
; F0n3      ; w1                       ; 4.080 ; 4.080 ; Fall       ; w1                       ;
; F0n4      ; w1                       ; 3.847 ; 3.847 ; Fall       ; w1                       ;
; F0n5      ; w1                       ; 4.198 ; 4.198 ; Fall       ; w1                       ;
; F0n6      ; w1                       ; 4.183 ; 4.183 ; Fall       ; w1                       ;
; F1n0      ; w1                       ; 3.966 ; 3.966 ; Fall       ; w1                       ;
; F1n1      ; w1                       ; 4.320 ; 4.320 ; Fall       ; w1                       ;
; F1n2      ; w1                       ; 4.367 ; 4.367 ; Fall       ; w1                       ;
; F1n3      ; w1                       ; 3.984 ; 3.984 ; Fall       ; w1                       ;
; F1n4      ; w1                       ; 4.350 ; 4.350 ; Fall       ; w1                       ;
; F1n5      ; w1                       ; 4.224 ; 4.224 ; Fall       ; w1                       ;
; F1n6      ; w1                       ; 4.360 ; 4.360 ; Fall       ; w1                       ;
; F2n0      ; w1                       ; 4.419 ; 4.419 ; Fall       ; w1                       ;
; F2n1      ; w1                       ; 4.616 ; 4.616 ; Fall       ; w1                       ;
; F2n2      ; w1                       ; 4.295 ; 4.295 ; Fall       ; w1                       ;
; F2n3      ; w1                       ; 4.216 ; 4.216 ; Fall       ; w1                       ;
; F2n4      ; w1                       ; 4.243 ; 4.243 ; Fall       ; w1                       ;
; F2n5      ; w1                       ; 4.200 ; 4.200 ; Fall       ; w1                       ;
; F2n6      ; w1                       ; 4.370 ; 4.370 ; Fall       ; w1                       ;
; F3n0      ; w1                       ; 6.081 ; 6.081 ; Fall       ; w1                       ;
; F3n1      ; w1                       ; 5.693 ; 5.693 ; Fall       ; w1                       ;
; F3n2      ; w1                       ; 5.702 ; 5.702 ; Fall       ; w1                       ;
; F3n3      ; w1                       ; 5.701 ; 5.701 ; Fall       ; w1                       ;
; F3n4      ; w1                       ; 6.009 ; 6.009 ; Fall       ; w1                       ;
; F3n5      ; w1                       ; 5.952 ; 5.952 ; Fall       ; w1                       ;
; F3n6      ; w1                       ; 5.935 ; 5.935 ; Fall       ; w1                       ;
; pin_name1 ; w1                       ; 6.160 ; 6.160 ; Fall       ; w1                       ;
; pin_name2 ; w1                       ; 6.121 ; 6.121 ; Fall       ; w1                       ;
; pin_name3 ; w1                       ; 5.511 ; 5.511 ; Fall       ; w1                       ;
; pin_name4 ; w1                       ; 5.457 ; 5.457 ; Fall       ; w1                       ;
; z0        ; w1                       ; 4.675 ; 4.675 ; Fall       ; w1                       ;
; z1        ; w1                       ; 4.459 ; 4.459 ; Fall       ; w1                       ;
; z2        ; w1                       ; 4.810 ; 4.810 ; Fall       ; w1                       ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; F0n0      ; State_Machine:inst4|inst ; 4.635 ; 2.129 ; Rise       ; State_Machine:inst4|inst ;
; F0n1      ; State_Machine:inst4|inst ; 5.174 ; 2.382 ; Rise       ; State_Machine:inst4|inst ;
; F0n2      ; State_Machine:inst4|inst ; 5.113 ; 2.318 ; Rise       ; State_Machine:inst4|inst ;
; F0n3      ; State_Machine:inst4|inst ; 4.915 ; 2.406 ; Rise       ; State_Machine:inst4|inst ;
; F0n4      ; State_Machine:inst4|inst ; 4.590 ; 2.139 ; Rise       ; State_Machine:inst4|inst ;
; F0n5      ; State_Machine:inst4|inst ; 4.805 ; 2.158 ; Rise       ; State_Machine:inst4|inst ;
; F0n6      ; State_Machine:inst4|inst ; 4.860 ; 2.148 ; Rise       ; State_Machine:inst4|inst ;
; F1n0      ; State_Machine:inst4|inst ; 4.863 ; 2.349 ; Rise       ; State_Machine:inst4|inst ;
; F1n1      ; State_Machine:inst4|inst ; 4.721 ; 2.280 ; Rise       ; State_Machine:inst4|inst ;
; F1n2      ; State_Machine:inst4|inst ; 4.769 ; 2.327 ; Rise       ; State_Machine:inst4|inst ;
; F1n3      ; State_Machine:inst4|inst ; 4.616 ; 2.287 ; Rise       ; State_Machine:inst4|inst ;
; F1n4      ; State_Machine:inst4|inst ; 4.764 ; 2.331 ; Rise       ; State_Machine:inst4|inst ;
; F1n5      ; State_Machine:inst4|inst ; 4.814 ; 2.601 ; Rise       ; State_Machine:inst4|inst ;
; F1n6      ; State_Machine:inst4|inst ; 4.873 ; 2.324 ; Rise       ; State_Machine:inst4|inst ;
; F2n0      ; State_Machine:inst4|inst ; 5.191 ; 2.732 ; Rise       ; State_Machine:inst4|inst ;
; F2n1      ; State_Machine:inst4|inst ; 4.899 ; 2.580 ; Rise       ; State_Machine:inst4|inst ;
; F2n2      ; State_Machine:inst4|inst ; 4.979 ; 2.509 ; Rise       ; State_Machine:inst4|inst ;
; F2n3      ; State_Machine:inst4|inst ; 4.988 ; 2.527 ; Rise       ; State_Machine:inst4|inst ;
; F2n4      ; State_Machine:inst4|inst ; 5.018 ; 2.545 ; Rise       ; State_Machine:inst4|inst ;
; F2n5      ; State_Machine:inst4|inst ; 4.961 ; 2.504 ; Rise       ; State_Machine:inst4|inst ;
; F2n6      ; State_Machine:inst4|inst ; 4.686 ; 2.347 ; Rise       ; State_Machine:inst4|inst ;
; F3n0      ; State_Machine:inst4|inst ; 4.021 ; 4.021 ; Rise       ; State_Machine:inst4|inst ;
; F3n1      ; State_Machine:inst4|inst ; 3.631 ; 3.631 ; Rise       ; State_Machine:inst4|inst ;
; F3n2      ; State_Machine:inst4|inst ; 3.645 ; 3.645 ; Rise       ; State_Machine:inst4|inst ;
; F3n3      ; State_Machine:inst4|inst ; 3.644 ; 3.644 ; Rise       ; State_Machine:inst4|inst ;
; F3n4      ; State_Machine:inst4|inst ; 3.953 ; 3.953 ; Rise       ; State_Machine:inst4|inst ;
; F3n5      ; State_Machine:inst4|inst ; 3.890 ; 3.890 ; Rise       ; State_Machine:inst4|inst ;
; F3n6      ; State_Machine:inst4|inst ; 3.879 ; 3.879 ; Rise       ; State_Machine:inst4|inst ;
; pin_name1 ; State_Machine:inst4|inst ; 2.823 ; 2.823 ; Rise       ; State_Machine:inst4|inst ;
; pin_name2 ; State_Machine:inst4|inst ; 2.798 ; 2.798 ; Rise       ; State_Machine:inst4|inst ;
; pin_name3 ; State_Machine:inst4|inst ; 2.662 ; 2.662 ; Rise       ; State_Machine:inst4|inst ;
; pin_name4 ; State_Machine:inst4|inst ; 2.629 ; 2.629 ; Rise       ; State_Machine:inst4|inst ;
; z0        ; State_Machine:inst4|inst ; 2.629 ;       ; Rise       ; State_Machine:inst4|inst ;
; z1        ; State_Machine:inst4|inst ; 2.865 ; 2.865 ; Rise       ; State_Machine:inst4|inst ;
; z2        ; State_Machine:inst4|inst ; 2.757 ;       ; Rise       ; State_Machine:inst4|inst ;
; F0n0      ; State_Machine:inst4|inst ; 2.129 ;       ; Fall       ; State_Machine:inst4|inst ;
; F0n1      ; State_Machine:inst4|inst ; 2.382 ;       ; Fall       ; State_Machine:inst4|inst ;
; F0n2      ; State_Machine:inst4|inst ; 2.318 ;       ; Fall       ; State_Machine:inst4|inst ;
; F0n3      ; State_Machine:inst4|inst ; 2.406 ;       ; Fall       ; State_Machine:inst4|inst ;
; F0n4      ; State_Machine:inst4|inst ; 2.139 ;       ; Fall       ; State_Machine:inst4|inst ;
; F0n5      ; State_Machine:inst4|inst ; 2.158 ;       ; Fall       ; State_Machine:inst4|inst ;
; F0n6      ; State_Machine:inst4|inst ; 2.148 ;       ; Fall       ; State_Machine:inst4|inst ;
; F1n0      ; State_Machine:inst4|inst ; 2.349 ;       ; Fall       ; State_Machine:inst4|inst ;
; F1n1      ; State_Machine:inst4|inst ; 2.280 ;       ; Fall       ; State_Machine:inst4|inst ;
; F1n2      ; State_Machine:inst4|inst ; 2.327 ;       ; Fall       ; State_Machine:inst4|inst ;
; F1n3      ; State_Machine:inst4|inst ; 2.287 ;       ; Fall       ; State_Machine:inst4|inst ;
; F1n4      ; State_Machine:inst4|inst ; 2.331 ;       ; Fall       ; State_Machine:inst4|inst ;
; F1n5      ; State_Machine:inst4|inst ; 2.601 ;       ; Fall       ; State_Machine:inst4|inst ;
; F1n6      ; State_Machine:inst4|inst ; 2.324 ;       ; Fall       ; State_Machine:inst4|inst ;
; F2n0      ; State_Machine:inst4|inst ; 2.732 ;       ; Fall       ; State_Machine:inst4|inst ;
; F2n1      ; State_Machine:inst4|inst ; 2.580 ;       ; Fall       ; State_Machine:inst4|inst ;
; F2n2      ; State_Machine:inst4|inst ; 2.509 ;       ; Fall       ; State_Machine:inst4|inst ;
; F2n3      ; State_Machine:inst4|inst ; 2.527 ;       ; Fall       ; State_Machine:inst4|inst ;
; F2n4      ; State_Machine:inst4|inst ; 2.545 ;       ; Fall       ; State_Machine:inst4|inst ;
; F2n5      ; State_Machine:inst4|inst ; 2.504 ;       ; Fall       ; State_Machine:inst4|inst ;
; F2n6      ; State_Machine:inst4|inst ; 2.347 ;       ; Fall       ; State_Machine:inst4|inst ;
; F3n0      ; State_Machine:inst4|inst ; 4.021 ; 4.021 ; Fall       ; State_Machine:inst4|inst ;
; F3n1      ; State_Machine:inst4|inst ; 3.631 ; 3.631 ; Fall       ; State_Machine:inst4|inst ;
; F3n2      ; State_Machine:inst4|inst ; 3.645 ; 3.645 ; Fall       ; State_Machine:inst4|inst ;
; F3n3      ; State_Machine:inst4|inst ; 3.644 ; 3.644 ; Fall       ; State_Machine:inst4|inst ;
; F3n4      ; State_Machine:inst4|inst ; 3.953 ; 3.953 ; Fall       ; State_Machine:inst4|inst ;
; F3n5      ; State_Machine:inst4|inst ; 3.890 ; 3.890 ; Fall       ; State_Machine:inst4|inst ;
; F3n6      ; State_Machine:inst4|inst ; 3.879 ; 3.879 ; Fall       ; State_Machine:inst4|inst ;
; pin_name1 ; State_Machine:inst4|inst ; 2.823 ; 2.823 ; Fall       ; State_Machine:inst4|inst ;
; pin_name2 ; State_Machine:inst4|inst ; 2.798 ; 2.798 ; Fall       ; State_Machine:inst4|inst ;
; pin_name3 ; State_Machine:inst4|inst ; 2.662 ; 2.662 ; Fall       ; State_Machine:inst4|inst ;
; pin_name4 ; State_Machine:inst4|inst ; 2.629 ; 2.629 ; Fall       ; State_Machine:inst4|inst ;
; z0        ; State_Machine:inst4|inst ;       ; 2.629 ; Fall       ; State_Machine:inst4|inst ;
; z1        ; State_Machine:inst4|inst ; 2.865 ; 2.865 ; Fall       ; State_Machine:inst4|inst ;
; z2        ; State_Machine:inst4|inst ;       ; 2.757 ; Fall       ; State_Machine:inst4|inst ;
; F0n0      ; w1                       ; 3.687 ; 3.687 ; Fall       ; w1                       ;
; F0n1      ; w1                       ; 4.055 ; 4.055 ; Fall       ; w1                       ;
; F0n2      ; w1                       ; 4.171 ; 4.171 ; Fall       ; w1                       ;
; F0n3      ; w1                       ; 4.077 ; 4.077 ; Fall       ; w1                       ;
; F0n4      ; w1                       ; 3.700 ; 3.700 ; Fall       ; w1                       ;
; F0n5      ; w1                       ; 4.061 ; 4.061 ; Fall       ; w1                       ;
; F0n6      ; w1                       ; 4.046 ; 4.046 ; Fall       ; w1                       ;
; F1n0      ; w1                       ; 3.802 ; 3.802 ; Fall       ; w1                       ;
; F1n1      ; w1                       ; 4.183 ; 4.183 ; Fall       ; w1                       ;
; F1n2      ; w1                       ; 4.230 ; 4.230 ; Fall       ; w1                       ;
; F1n3      ; w1                       ; 3.834 ; 3.834 ; Fall       ; w1                       ;
; F1n4      ; w1                       ; 4.223 ; 4.223 ; Fall       ; w1                       ;
; F1n5      ; w1                       ; 4.184 ; 4.184 ; Fall       ; w1                       ;
; F1n6      ; w1                       ; 4.105 ; 4.105 ; Fall       ; w1                       ;
; F2n0      ; w1                       ; 4.404 ; 4.404 ; Fall       ; w1                       ;
; F2n1      ; w1                       ; 4.480 ; 4.480 ; Fall       ; w1                       ;
; F2n2      ; w1                       ; 4.199 ; 4.199 ; Fall       ; w1                       ;
; F2n3      ; w1                       ; 4.198 ; 4.198 ; Fall       ; w1                       ;
; F2n4      ; w1                       ; 4.219 ; 4.219 ; Fall       ; w1                       ;
; F2n5      ; w1                       ; 4.175 ; 4.175 ; Fall       ; w1                       ;
; F2n6      ; w1                       ; 4.239 ; 4.239 ; Fall       ; w1                       ;
; F3n0      ; w1                       ; 5.567 ; 5.567 ; Fall       ; w1                       ;
; F3n1      ; w1                       ; 5.177 ; 5.177 ; Fall       ; w1                       ;
; F3n2      ; w1                       ; 5.191 ; 5.191 ; Fall       ; w1                       ;
; F3n3      ; w1                       ; 5.190 ; 5.190 ; Fall       ; w1                       ;
; F3n4      ; w1                       ; 5.499 ; 5.499 ; Fall       ; w1                       ;
; F3n5      ; w1                       ; 5.436 ; 5.436 ; Fall       ; w1                       ;
; F3n6      ; w1                       ; 5.425 ; 5.425 ; Fall       ; w1                       ;
; pin_name1 ; w1                       ; 4.598 ; 4.598 ; Fall       ; w1                       ;
; pin_name2 ; w1                       ; 4.573 ; 4.573 ; Fall       ; w1                       ;
; pin_name3 ; w1                       ; 4.208 ; 4.208 ; Fall       ; w1                       ;
; pin_name4 ; w1                       ; 4.175 ; 4.175 ; Fall       ; w1                       ;
; z0        ; w1                       ; 4.397 ; 4.397 ; Fall       ; w1                       ;
; z1        ; w1                       ; 4.411 ; 4.411 ; Fall       ; w1                       ;
; z2        ; w1                       ; 4.525 ; 4.525 ; Fall       ; w1                       ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+-----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                     ;
+---------------------------+--------+---------+----------+---------+---------------------+
; Clock                     ; Setup  ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------+--------+---------+----------+---------+---------------------+
; Worst-case Slack          ; -0.658 ; -2.650  ; N/A      ; N/A     ; -1.222              ;
;  State_Machine:inst4|inst ; -0.658 ; -2.403  ; N/A      ; N/A     ; -0.500              ;
;  w1                       ; -0.075 ; -2.650  ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS           ; -6.795 ; -40.937 ; 0.0      ; 0.0     ; -20.222             ;
;  State_Machine:inst4|inst ; -6.720 ; -36.116 ; N/A      ; N/A     ; -16.000             ;
;  w1                       ; -0.075 ; -4.821  ; N/A      ; N/A     ; -4.222              ;
+---------------------------+--------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; D[*]      ; State_Machine:inst4|inst ; 3.880 ; 3.880 ; Rise       ; State_Machine:inst4|inst ;
;  D[0]     ; State_Machine:inst4|inst ; 3.732 ; 3.732 ; Rise       ; State_Machine:inst4|inst ;
;  D[1]     ; State_Machine:inst4|inst ; 3.737 ; 3.737 ; Rise       ; State_Machine:inst4|inst ;
;  D[2]     ; State_Machine:inst4|inst ; 3.880 ; 3.880 ; Rise       ; State_Machine:inst4|inst ;
;  D[3]     ; State_Machine:inst4|inst ; 3.675 ; 3.675 ; Rise       ; State_Machine:inst4|inst ;
; w1        ; w1                       ; 0.384 ; 0.384 ; Fall       ; w1                       ;
; w2        ; w1                       ; 4.528 ; 4.528 ; Fall       ; w1                       ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; D[*]      ; State_Machine:inst4|inst ; -1.834 ; -1.834 ; Rise       ; State_Machine:inst4|inst ;
;  D[0]     ; State_Machine:inst4|inst ; -1.933 ; -1.933 ; Rise       ; State_Machine:inst4|inst ;
;  D[1]     ; State_Machine:inst4|inst ; -1.947 ; -1.947 ; Rise       ; State_Machine:inst4|inst ;
;  D[2]     ; State_Machine:inst4|inst ; -1.923 ; -1.923 ; Rise       ; State_Machine:inst4|inst ;
;  D[3]     ; State_Machine:inst4|inst ; -1.834 ; -1.834 ; Rise       ; State_Machine:inst4|inst ;
; w1        ; w1                       ; 0.049  ; 0.049  ; Fall       ; w1                       ;
; w2        ; w1                       ; -2.471 ; -2.471 ; Fall       ; w1                       ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; F0n0      ; State_Machine:inst4|inst ; 9.145  ; 9.145  ; Rise       ; State_Machine:inst4|inst ;
; F0n1      ; State_Machine:inst4|inst ; 10.394 ; 10.394 ; Rise       ; State_Machine:inst4|inst ;
; F0n2      ; State_Machine:inst4|inst ; 10.234 ; 10.234 ; Rise       ; State_Machine:inst4|inst ;
; F0n3      ; State_Machine:inst4|inst ; 10.284 ; 10.284 ; Rise       ; State_Machine:inst4|inst ;
; F0n4      ; State_Machine:inst4|inst ; 9.137  ; 9.137  ; Rise       ; State_Machine:inst4|inst ;
; F0n5      ; State_Machine:inst4|inst ; 9.571  ; 9.571  ; Rise       ; State_Machine:inst4|inst ;
; F0n6      ; State_Machine:inst4|inst ; 9.645  ; 9.645  ; Rise       ; State_Machine:inst4|inst ;
; F1n0      ; State_Machine:inst4|inst ; 9.972  ; 9.972  ; Rise       ; State_Machine:inst4|inst ;
; F1n1      ; State_Machine:inst4|inst ; 9.392  ; 9.392  ; Rise       ; State_Machine:inst4|inst ;
; F1n2      ; State_Machine:inst4|inst ; 9.441  ; 9.441  ; Rise       ; State_Machine:inst4|inst ;
; F1n3      ; State_Machine:inst4|inst ; 9.359  ; 9.359  ; Rise       ; State_Machine:inst4|inst ;
; F1n4      ; State_Machine:inst4|inst ; 9.455  ; 9.455  ; Rise       ; State_Machine:inst4|inst ;
; F1n5      ; State_Machine:inst4|inst ; 9.505  ; 9.505  ; Rise       ; State_Machine:inst4|inst ;
; F1n6      ; State_Machine:inst4|inst ; 9.734  ; 9.734  ; Rise       ; State_Machine:inst4|inst ;
; F2n0      ; State_Machine:inst4|inst ; 10.164 ; 10.164 ; Rise       ; State_Machine:inst4|inst ;
; F2n1      ; State_Machine:inst4|inst ; 9.564  ; 9.564  ; Rise       ; State_Machine:inst4|inst ;
; F2n2      ; State_Machine:inst4|inst ; 9.829  ; 9.829  ; Rise       ; State_Machine:inst4|inst ;
; F2n3      ; State_Machine:inst4|inst ; 9.855  ; 9.855  ; Rise       ; State_Machine:inst4|inst ;
; F2n4      ; State_Machine:inst4|inst ; 9.884  ; 9.884  ; Rise       ; State_Machine:inst4|inst ;
; F2n5      ; State_Machine:inst4|inst ; 9.780  ; 9.780  ; Rise       ; State_Machine:inst4|inst ;
; F2n6      ; State_Machine:inst4|inst ; 9.140  ; 9.140  ; Rise       ; State_Machine:inst4|inst ;
; F3n0      ; State_Machine:inst4|inst ; 11.943 ; 11.943 ; Rise       ; State_Machine:inst4|inst ;
; F3n1      ; State_Machine:inst4|inst ; 11.047 ; 11.047 ; Rise       ; State_Machine:inst4|inst ;
; F3n2      ; State_Machine:inst4|inst ; 10.943 ; 10.943 ; Rise       ; State_Machine:inst4|inst ;
; F3n3      ; State_Machine:inst4|inst ; 11.026 ; 11.026 ; Rise       ; State_Machine:inst4|inst ;
; F3n4      ; State_Machine:inst4|inst ; 11.798 ; 11.798 ; Rise       ; State_Machine:inst4|inst ;
; F3n5      ; State_Machine:inst4|inst ; 11.692 ; 11.692 ; Rise       ; State_Machine:inst4|inst ;
; F3n6      ; State_Machine:inst4|inst ; 11.682 ; 11.682 ; Rise       ; State_Machine:inst4|inst ;
; pin_name1 ; State_Machine:inst4|inst ; 12.397 ; 12.397 ; Rise       ; State_Machine:inst4|inst ;
; pin_name2 ; State_Machine:inst4|inst ; 12.359 ; 12.359 ; Rise       ; State_Machine:inst4|inst ;
; pin_name3 ; State_Machine:inst4|inst ; 10.965 ; 10.965 ; Rise       ; State_Machine:inst4|inst ;
; pin_name4 ; State_Machine:inst4|inst ; 10.835 ; 10.835 ; Rise       ; State_Machine:inst4|inst ;
; z0        ; State_Machine:inst4|inst ; 5.058  ;        ; Rise       ; State_Machine:inst4|inst ;
; z1        ; State_Machine:inst4|inst ; 5.637  ; 5.637  ; Rise       ; State_Machine:inst4|inst ;
; z2        ; State_Machine:inst4|inst ; 5.413  ;        ; Rise       ; State_Machine:inst4|inst ;
; F0n0      ; State_Machine:inst4|inst ; 4.174  ;        ; Fall       ; State_Machine:inst4|inst ;
; F0n1      ; State_Machine:inst4|inst ; 4.732  ;        ; Fall       ; State_Machine:inst4|inst ;
; F0n2      ; State_Machine:inst4|inst ; 4.563  ;        ; Fall       ; State_Machine:inst4|inst ;
; F0n3      ; State_Machine:inst4|inst ; 4.775  ;        ; Fall       ; State_Machine:inst4|inst ;
; F0n4      ; State_Machine:inst4|inst ; 4.177  ;        ; Fall       ; State_Machine:inst4|inst ;
; F0n5      ; State_Machine:inst4|inst ; 4.244  ;        ; Fall       ; State_Machine:inst4|inst ;
; F0n6      ; State_Machine:inst4|inst ; 4.221  ;        ; Fall       ; State_Machine:inst4|inst ;
; F1n0      ; State_Machine:inst4|inst ; 4.660  ;        ; Fall       ; State_Machine:inst4|inst ;
; F1n1      ; State_Machine:inst4|inst ; 4.509  ;        ; Fall       ; State_Machine:inst4|inst ;
; F1n2      ; State_Machine:inst4|inst ; 4.560  ;        ; Fall       ; State_Machine:inst4|inst ;
; F1n3      ; State_Machine:inst4|inst ; 4.499  ;        ; Fall       ; State_Machine:inst4|inst ;
; F1n4      ; State_Machine:inst4|inst ; 4.572  ;        ; Fall       ; State_Machine:inst4|inst ;
; F1n5      ; State_Machine:inst4|inst ; 5.226  ;        ; Fall       ; State_Machine:inst4|inst ;
; F1n6      ; State_Machine:inst4|inst ; 4.579  ;        ; Fall       ; State_Machine:inst4|inst ;
; F2n0      ; State_Machine:inst4|inst ; 5.397  ;        ; Fall       ; State_Machine:inst4|inst ;
; F2n1      ; State_Machine:inst4|inst ; 5.023  ;        ; Fall       ; State_Machine:inst4|inst ;
; F2n2      ; State_Machine:inst4|inst ; 5.021  ;        ; Fall       ; State_Machine:inst4|inst ;
; F2n3      ; State_Machine:inst4|inst ; 5.058  ;        ; Fall       ; State_Machine:inst4|inst ;
; F2n4      ; State_Machine:inst4|inst ; 5.080  ;        ; Fall       ; State_Machine:inst4|inst ;
; F2n5      ; State_Machine:inst4|inst ; 5.011  ;        ; Fall       ; State_Machine:inst4|inst ;
; F2n6      ; State_Machine:inst4|inst ; 4.603  ;        ; Fall       ; State_Machine:inst4|inst ;
; F3n0      ; State_Machine:inst4|inst ; 8.148  ; 8.141  ; Fall       ; State_Machine:inst4|inst ;
; F3n1      ; State_Machine:inst4|inst ; 7.218  ; 7.211  ; Fall       ; State_Machine:inst4|inst ;
; F3n2      ; State_Machine:inst4|inst ; 7.179  ; 7.174  ; Fall       ; State_Machine:inst4|inst ;
; F3n3      ; State_Machine:inst4|inst ; 7.220  ; 7.219  ; Fall       ; State_Machine:inst4|inst ;
; F3n4      ; State_Machine:inst4|inst ; 7.969  ; 7.967  ; Fall       ; State_Machine:inst4|inst ;
; F3n5      ; State_Machine:inst4|inst ; 7.884  ; 7.876  ; Fall       ; State_Machine:inst4|inst ;
; F3n6      ; State_Machine:inst4|inst ; 7.861  ; 7.857  ; Fall       ; State_Machine:inst4|inst ;
; pin_name1 ; State_Machine:inst4|inst ; 9.037  ; 9.037  ; Fall       ; State_Machine:inst4|inst ;
; pin_name2 ; State_Machine:inst4|inst ; 8.999  ; 8.999  ; Fall       ; State_Machine:inst4|inst ;
; pin_name3 ; State_Machine:inst4|inst ; 7.605  ; 7.605  ; Fall       ; State_Machine:inst4|inst ;
; pin_name4 ; State_Machine:inst4|inst ; 7.475  ; 7.475  ; Fall       ; State_Machine:inst4|inst ;
; z0        ; State_Machine:inst4|inst ;        ; 5.058  ; Fall       ; State_Machine:inst4|inst ;
; z1        ; State_Machine:inst4|inst ; 5.637  ; 5.637  ; Fall       ; State_Machine:inst4|inst ;
; z2        ; State_Machine:inst4|inst ;        ; 5.413  ; Fall       ; State_Machine:inst4|inst ;
; F0n0      ; w1                       ; 7.368  ; 7.368  ; Fall       ; w1                       ;
; F0n1      ; w1                       ; 7.864  ; 7.864  ; Fall       ; w1                       ;
; F0n2      ; w1                       ; 8.204  ; 8.204  ; Fall       ; w1                       ;
; F0n3      ; w1                       ; 7.901  ; 7.901  ; Fall       ; w1                       ;
; F0n4      ; w1                       ; 7.374  ; 7.374  ; Fall       ; w1                       ;
; F0n5      ; w1                       ; 8.186  ; 8.186  ; Fall       ; w1                       ;
; F0n6      ; w1                       ; 8.179  ; 8.179  ; Fall       ; w1                       ;
; F1n0      ; w1                       ; 7.642  ; 7.642  ; Fall       ; w1                       ;
; F1n1      ; w1                       ; 8.451  ; 8.451  ; Fall       ; w1                       ;
; F1n2      ; w1                       ; 8.502  ; 8.502  ; Fall       ; w1                       ;
; F1n3      ; w1                       ; 7.682  ; 7.682  ; Fall       ; w1                       ;
; F1n4      ; w1                       ; 8.493  ; 8.493  ; Fall       ; w1                       ;
; F1n5      ; w1                       ; 8.219  ; 8.219  ; Fall       ; w1                       ;
; F1n6      ; w1                       ; 8.539  ; 8.539  ; Fall       ; w1                       ;
; F2n0      ; w1                       ; 8.517  ; 8.517  ; Fall       ; w1                       ;
; F2n1      ; w1                       ; 8.990  ; 8.990  ; Fall       ; w1                       ;
; F2n2      ; w1                       ; 8.426  ; 8.426  ; Fall       ; w1                       ;
; F2n3      ; w1                       ; 8.181  ; 8.181  ; Fall       ; w1                       ;
; F2n4      ; w1                       ; 8.214  ; 8.214  ; Fall       ; w1                       ;
; F2n5      ; w1                       ; 8.144  ; 8.144  ; Fall       ; w1                       ;
; F2n6      ; w1                       ; 8.549  ; 8.549  ; Fall       ; w1                       ;
; F3n0      ; w1                       ; 12.161 ; 12.161 ; Fall       ; w1                       ;
; F3n1      ; w1                       ; 11.231 ; 11.231 ; Fall       ; w1                       ;
; F3n2      ; w1                       ; 11.192 ; 11.192 ; Fall       ; w1                       ;
; F3n3      ; w1                       ; 11.233 ; 11.233 ; Fall       ; w1                       ;
; F3n4      ; w1                       ; 11.982 ; 11.982 ; Fall       ; w1                       ;
; F3n5      ; w1                       ; 11.897 ; 11.897 ; Fall       ; w1                       ;
; F3n6      ; w1                       ; 11.874 ; 11.874 ; Fall       ; w1                       ;
; pin_name1 ; w1                       ; 12.667 ; 12.667 ; Fall       ; w1                       ;
; pin_name2 ; w1                       ; 12.629 ; 12.629 ; Fall       ; w1                       ;
; pin_name3 ; w1                       ; 11.235 ; 11.235 ; Fall       ; w1                       ;
; pin_name4 ; w1                       ; 11.105 ; 11.105 ; Fall       ; w1                       ;
; z0        ; w1                       ; 9.074  ; 9.074  ; Fall       ; w1                       ;
; z1        ; w1                       ; 8.589  ; 8.589  ; Fall       ; w1                       ;
; z2        ; w1                       ; 9.426  ; 9.426  ; Fall       ; w1                       ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; F0n0      ; State_Machine:inst4|inst ; 4.635 ; 2.129 ; Rise       ; State_Machine:inst4|inst ;
; F0n1      ; State_Machine:inst4|inst ; 5.174 ; 2.382 ; Rise       ; State_Machine:inst4|inst ;
; F0n2      ; State_Machine:inst4|inst ; 5.113 ; 2.318 ; Rise       ; State_Machine:inst4|inst ;
; F0n3      ; State_Machine:inst4|inst ; 4.915 ; 2.406 ; Rise       ; State_Machine:inst4|inst ;
; F0n4      ; State_Machine:inst4|inst ; 4.590 ; 2.139 ; Rise       ; State_Machine:inst4|inst ;
; F0n5      ; State_Machine:inst4|inst ; 4.805 ; 2.158 ; Rise       ; State_Machine:inst4|inst ;
; F0n6      ; State_Machine:inst4|inst ; 4.860 ; 2.148 ; Rise       ; State_Machine:inst4|inst ;
; F1n0      ; State_Machine:inst4|inst ; 4.863 ; 2.349 ; Rise       ; State_Machine:inst4|inst ;
; F1n1      ; State_Machine:inst4|inst ; 4.721 ; 2.280 ; Rise       ; State_Machine:inst4|inst ;
; F1n2      ; State_Machine:inst4|inst ; 4.769 ; 2.327 ; Rise       ; State_Machine:inst4|inst ;
; F1n3      ; State_Machine:inst4|inst ; 4.616 ; 2.287 ; Rise       ; State_Machine:inst4|inst ;
; F1n4      ; State_Machine:inst4|inst ; 4.764 ; 2.331 ; Rise       ; State_Machine:inst4|inst ;
; F1n5      ; State_Machine:inst4|inst ; 4.814 ; 2.601 ; Rise       ; State_Machine:inst4|inst ;
; F1n6      ; State_Machine:inst4|inst ; 4.873 ; 2.324 ; Rise       ; State_Machine:inst4|inst ;
; F2n0      ; State_Machine:inst4|inst ; 5.191 ; 2.732 ; Rise       ; State_Machine:inst4|inst ;
; F2n1      ; State_Machine:inst4|inst ; 4.899 ; 2.580 ; Rise       ; State_Machine:inst4|inst ;
; F2n2      ; State_Machine:inst4|inst ; 4.979 ; 2.509 ; Rise       ; State_Machine:inst4|inst ;
; F2n3      ; State_Machine:inst4|inst ; 4.988 ; 2.527 ; Rise       ; State_Machine:inst4|inst ;
; F2n4      ; State_Machine:inst4|inst ; 5.018 ; 2.545 ; Rise       ; State_Machine:inst4|inst ;
; F2n5      ; State_Machine:inst4|inst ; 4.961 ; 2.504 ; Rise       ; State_Machine:inst4|inst ;
; F2n6      ; State_Machine:inst4|inst ; 4.686 ; 2.347 ; Rise       ; State_Machine:inst4|inst ;
; F3n0      ; State_Machine:inst4|inst ; 4.021 ; 4.021 ; Rise       ; State_Machine:inst4|inst ;
; F3n1      ; State_Machine:inst4|inst ; 3.631 ; 3.631 ; Rise       ; State_Machine:inst4|inst ;
; F3n2      ; State_Machine:inst4|inst ; 3.645 ; 3.645 ; Rise       ; State_Machine:inst4|inst ;
; F3n3      ; State_Machine:inst4|inst ; 3.644 ; 3.644 ; Rise       ; State_Machine:inst4|inst ;
; F3n4      ; State_Machine:inst4|inst ; 3.953 ; 3.953 ; Rise       ; State_Machine:inst4|inst ;
; F3n5      ; State_Machine:inst4|inst ; 3.890 ; 3.890 ; Rise       ; State_Machine:inst4|inst ;
; F3n6      ; State_Machine:inst4|inst ; 3.879 ; 3.879 ; Rise       ; State_Machine:inst4|inst ;
; pin_name1 ; State_Machine:inst4|inst ; 2.823 ; 2.823 ; Rise       ; State_Machine:inst4|inst ;
; pin_name2 ; State_Machine:inst4|inst ; 2.798 ; 2.798 ; Rise       ; State_Machine:inst4|inst ;
; pin_name3 ; State_Machine:inst4|inst ; 2.662 ; 2.662 ; Rise       ; State_Machine:inst4|inst ;
; pin_name4 ; State_Machine:inst4|inst ; 2.629 ; 2.629 ; Rise       ; State_Machine:inst4|inst ;
; z0        ; State_Machine:inst4|inst ; 2.629 ;       ; Rise       ; State_Machine:inst4|inst ;
; z1        ; State_Machine:inst4|inst ; 2.865 ; 2.865 ; Rise       ; State_Machine:inst4|inst ;
; z2        ; State_Machine:inst4|inst ; 2.757 ;       ; Rise       ; State_Machine:inst4|inst ;
; F0n0      ; State_Machine:inst4|inst ; 2.129 ;       ; Fall       ; State_Machine:inst4|inst ;
; F0n1      ; State_Machine:inst4|inst ; 2.382 ;       ; Fall       ; State_Machine:inst4|inst ;
; F0n2      ; State_Machine:inst4|inst ; 2.318 ;       ; Fall       ; State_Machine:inst4|inst ;
; F0n3      ; State_Machine:inst4|inst ; 2.406 ;       ; Fall       ; State_Machine:inst4|inst ;
; F0n4      ; State_Machine:inst4|inst ; 2.139 ;       ; Fall       ; State_Machine:inst4|inst ;
; F0n5      ; State_Machine:inst4|inst ; 2.158 ;       ; Fall       ; State_Machine:inst4|inst ;
; F0n6      ; State_Machine:inst4|inst ; 2.148 ;       ; Fall       ; State_Machine:inst4|inst ;
; F1n0      ; State_Machine:inst4|inst ; 2.349 ;       ; Fall       ; State_Machine:inst4|inst ;
; F1n1      ; State_Machine:inst4|inst ; 2.280 ;       ; Fall       ; State_Machine:inst4|inst ;
; F1n2      ; State_Machine:inst4|inst ; 2.327 ;       ; Fall       ; State_Machine:inst4|inst ;
; F1n3      ; State_Machine:inst4|inst ; 2.287 ;       ; Fall       ; State_Machine:inst4|inst ;
; F1n4      ; State_Machine:inst4|inst ; 2.331 ;       ; Fall       ; State_Machine:inst4|inst ;
; F1n5      ; State_Machine:inst4|inst ; 2.601 ;       ; Fall       ; State_Machine:inst4|inst ;
; F1n6      ; State_Machine:inst4|inst ; 2.324 ;       ; Fall       ; State_Machine:inst4|inst ;
; F2n0      ; State_Machine:inst4|inst ; 2.732 ;       ; Fall       ; State_Machine:inst4|inst ;
; F2n1      ; State_Machine:inst4|inst ; 2.580 ;       ; Fall       ; State_Machine:inst4|inst ;
; F2n2      ; State_Machine:inst4|inst ; 2.509 ;       ; Fall       ; State_Machine:inst4|inst ;
; F2n3      ; State_Machine:inst4|inst ; 2.527 ;       ; Fall       ; State_Machine:inst4|inst ;
; F2n4      ; State_Machine:inst4|inst ; 2.545 ;       ; Fall       ; State_Machine:inst4|inst ;
; F2n5      ; State_Machine:inst4|inst ; 2.504 ;       ; Fall       ; State_Machine:inst4|inst ;
; F2n6      ; State_Machine:inst4|inst ; 2.347 ;       ; Fall       ; State_Machine:inst4|inst ;
; F3n0      ; State_Machine:inst4|inst ; 4.021 ; 4.021 ; Fall       ; State_Machine:inst4|inst ;
; F3n1      ; State_Machine:inst4|inst ; 3.631 ; 3.631 ; Fall       ; State_Machine:inst4|inst ;
; F3n2      ; State_Machine:inst4|inst ; 3.645 ; 3.645 ; Fall       ; State_Machine:inst4|inst ;
; F3n3      ; State_Machine:inst4|inst ; 3.644 ; 3.644 ; Fall       ; State_Machine:inst4|inst ;
; F3n4      ; State_Machine:inst4|inst ; 3.953 ; 3.953 ; Fall       ; State_Machine:inst4|inst ;
; F3n5      ; State_Machine:inst4|inst ; 3.890 ; 3.890 ; Fall       ; State_Machine:inst4|inst ;
; F3n6      ; State_Machine:inst4|inst ; 3.879 ; 3.879 ; Fall       ; State_Machine:inst4|inst ;
; pin_name1 ; State_Machine:inst4|inst ; 2.823 ; 2.823 ; Fall       ; State_Machine:inst4|inst ;
; pin_name2 ; State_Machine:inst4|inst ; 2.798 ; 2.798 ; Fall       ; State_Machine:inst4|inst ;
; pin_name3 ; State_Machine:inst4|inst ; 2.662 ; 2.662 ; Fall       ; State_Machine:inst4|inst ;
; pin_name4 ; State_Machine:inst4|inst ; 2.629 ; 2.629 ; Fall       ; State_Machine:inst4|inst ;
; z0        ; State_Machine:inst4|inst ;       ; 2.629 ; Fall       ; State_Machine:inst4|inst ;
; z1        ; State_Machine:inst4|inst ; 2.865 ; 2.865 ; Fall       ; State_Machine:inst4|inst ;
; z2        ; State_Machine:inst4|inst ;       ; 2.757 ; Fall       ; State_Machine:inst4|inst ;
; F0n0      ; w1                       ; 3.687 ; 3.687 ; Fall       ; w1                       ;
; F0n1      ; w1                       ; 4.055 ; 4.055 ; Fall       ; w1                       ;
; F0n2      ; w1                       ; 4.171 ; 4.171 ; Fall       ; w1                       ;
; F0n3      ; w1                       ; 4.077 ; 4.077 ; Fall       ; w1                       ;
; F0n4      ; w1                       ; 3.700 ; 3.700 ; Fall       ; w1                       ;
; F0n5      ; w1                       ; 4.061 ; 4.061 ; Fall       ; w1                       ;
; F0n6      ; w1                       ; 4.046 ; 4.046 ; Fall       ; w1                       ;
; F1n0      ; w1                       ; 3.802 ; 3.802 ; Fall       ; w1                       ;
; F1n1      ; w1                       ; 4.183 ; 4.183 ; Fall       ; w1                       ;
; F1n2      ; w1                       ; 4.230 ; 4.230 ; Fall       ; w1                       ;
; F1n3      ; w1                       ; 3.834 ; 3.834 ; Fall       ; w1                       ;
; F1n4      ; w1                       ; 4.223 ; 4.223 ; Fall       ; w1                       ;
; F1n5      ; w1                       ; 4.184 ; 4.184 ; Fall       ; w1                       ;
; F1n6      ; w1                       ; 4.105 ; 4.105 ; Fall       ; w1                       ;
; F2n0      ; w1                       ; 4.404 ; 4.404 ; Fall       ; w1                       ;
; F2n1      ; w1                       ; 4.480 ; 4.480 ; Fall       ; w1                       ;
; F2n2      ; w1                       ; 4.199 ; 4.199 ; Fall       ; w1                       ;
; F2n3      ; w1                       ; 4.198 ; 4.198 ; Fall       ; w1                       ;
; F2n4      ; w1                       ; 4.219 ; 4.219 ; Fall       ; w1                       ;
; F2n5      ; w1                       ; 4.175 ; 4.175 ; Fall       ; w1                       ;
; F2n6      ; w1                       ; 4.239 ; 4.239 ; Fall       ; w1                       ;
; F3n0      ; w1                       ; 5.567 ; 5.567 ; Fall       ; w1                       ;
; F3n1      ; w1                       ; 5.177 ; 5.177 ; Fall       ; w1                       ;
; F3n2      ; w1                       ; 5.191 ; 5.191 ; Fall       ; w1                       ;
; F3n3      ; w1                       ; 5.190 ; 5.190 ; Fall       ; w1                       ;
; F3n4      ; w1                       ; 5.499 ; 5.499 ; Fall       ; w1                       ;
; F3n5      ; w1                       ; 5.436 ; 5.436 ; Fall       ; w1                       ;
; F3n6      ; w1                       ; 5.425 ; 5.425 ; Fall       ; w1                       ;
; pin_name1 ; w1                       ; 4.598 ; 4.598 ; Fall       ; w1                       ;
; pin_name2 ; w1                       ; 4.573 ; 4.573 ; Fall       ; w1                       ;
; pin_name3 ; w1                       ; 4.208 ; 4.208 ; Fall       ; w1                       ;
; pin_name4 ; w1                       ; 4.175 ; 4.175 ; Fall       ; w1                       ;
; z0        ; w1                       ; 4.397 ; 4.397 ; Fall       ; w1                       ;
; z1        ; w1                       ; 4.411 ; 4.411 ; Fall       ; w1                       ;
; z2        ; w1                       ; 4.525 ; 4.525 ; Fall       ; w1                       ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                 ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 16       ; 16       ; 0        ; 0        ;
; w1                       ; State_Machine:inst4|inst ; 0        ; 32       ; 0        ; 0        ;
; State_Machine:inst4|inst ; w1                       ; 0        ; 0        ; 2        ; 2        ;
; w1                       ; w1                       ; 0        ; 0        ; 1        ; 5        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                  ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; State_Machine:inst4|inst ; State_Machine:inst4|inst ; 16       ; 16       ; 0        ; 0        ;
; w1                       ; State_Machine:inst4|inst ; 0        ; 32       ; 0        ; 0        ;
; State_Machine:inst4|inst ; w1                       ; 0        ; 0        ; 2        ; 2        ;
; w1                       ; w1                       ; 0        ; 0        ; 1        ; 5        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 17    ; 17   ;
; Unconstrained Output Ports      ; 35    ; 35   ;
; Unconstrained Output Port Paths ; 257   ; 257  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Tue Dec  1 19:35:59 2015
Info: Command: quartus_sta newthings -c newthings
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'newthings.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name State_Machine:inst4|inst State_Machine:inst4|inst
    Info (332105): create_clock -period 1.000 -name w1 w1
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst13  from: datab  to: combout
    Info (332098): Cell: inst14  from: datab  to: combout
    Info (332098): Cell: inst5  from: datab  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.658
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.658        -6.720 State_Machine:inst4|inst 
    Info (332119):    -0.075        -0.075 w1 
Info (332146): Worst-case hold slack is -2.650
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.650        -4.821 w1 
    Info (332119):    -2.403       -36.116 State_Machine:inst4|inst 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222        -4.222 w1 
    Info (332119):    -0.500       -16.000 State_Machine:inst4|inst 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst13  from: datab  to: combout
    Info (332098): Cell: inst14  from: datab  to: combout
    Info (332098): Cell: inst5  from: datab  to: combout
Info (332146): Worst-case setup slack is 0.041
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.041         0.000 State_Machine:inst4|inst 
    Info (332119):     0.429         0.000 w1 
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case hold slack is -1.414
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.414        -2.701 w1 
    Info (332119):    -1.405       -21.416 State_Machine:inst4|inst 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222        -4.222 w1 
    Info (332119):    -0.500       -16.000 State_Machine:inst4|inst 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 589 megabytes
    Info: Processing ended: Tue Dec  1 19:36:01 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


