TimeQuest Timing Analyzer report for ALU
Tue Jul 21 22:35:00 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK'
 12. Slow Model Hold: 'CLOCK'
 13. Slow Model Minimum Pulse Width: 'CLOCK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'CLOCK'
 26. Fast Model Hold: 'CLOCK'
 27. Fast Model Minimum Pulse Width: 'CLOCK'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; ALU                                                               ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; CLOCK      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 98.15 MHz ; 98.15 MHz       ; CLOCK      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -9.188 ; -14743.681    ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLOCK ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -1.423 ; -7067.060             ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK'                                                                                                                                                                                                                    ;
+--------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                     ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.188 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 10.223     ;
; -9.107 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; 0.040      ; 10.183     ;
; -9.083 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 10.118     ;
; -9.032 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 10.067     ;
; -9.019 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 10.054     ;
; -9.019 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; 0.040      ; 10.095     ;
; -8.951 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; 0.040      ; 10.027     ;
; -8.943 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.978      ;
; -8.927 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.962      ;
; -8.863 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.898      ;
; -8.863 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; 0.040      ; 9.939      ;
; -8.860 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.895      ;
; -8.836 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.871      ;
; -8.822 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.857      ;
; -8.787 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.822      ;
; -8.737 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.772      ;
; -8.704 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.739      ;
; -8.691 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.726      ;
; -8.684 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.719      ;
; -8.680 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.715      ;
; -8.666 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.701      ;
; -8.603 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 1.000        ; 0.040      ; 9.679      ;
; -8.599 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.634      ;
; -8.581 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.616      ;
; -8.579 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.614      ;
; -8.535 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.570      ;
; -8.515 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.550      ;
; -8.515 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 1.000        ; 0.040      ; 9.591      ;
; -8.443 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.478      ;
; -8.439 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.474      ;
; -8.359 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.394      ;
; -8.356 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.391      ;
; -8.332 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.367      ;
; -8.318 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.353      ;
; -8.233 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.268      ;
; -8.203 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.238      ;
; -8.187 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.222      ;
; -8.106 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.141      ;
; -8.095 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.130      ;
; -8.093 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.128      ;
; -8.025 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; CLOCK        ; CLOCK       ; 1.000        ; 0.040      ; 9.101      ;
; -8.012 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; 0.040      ; 9.088      ;
; -8.007 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.042      ;
; -8.001 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.036      ;
; -7.988 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 9.023      ;
; -7.937 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.972      ;
; -7.937 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; CLOCK        ; CLOCK       ; 1.000        ; 0.040      ; 9.013      ;
; -7.924 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.959      ;
; -7.924 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; 0.040      ; 9.000      ;
; -7.861 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.896      ;
; -7.855 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.890      ;
; -7.851 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.886      ;
; -7.848 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.883      ;
; -7.778 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.813      ;
; -7.765 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.800      ;
; -7.754 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.789      ;
; -7.741 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.776      ;
; -7.740 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.775      ;
; -7.727 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.762      ;
; -7.655 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.690      ;
; -7.642 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.677      ;
; -7.609 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.644      ;
; -7.596 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.631      ;
; -7.570 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.605      ;
; -7.517 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.552      ;
; -7.504 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.539      ;
; -7.503 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.538      ;
; -7.466 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.501      ;
; -7.429 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.464      ;
; -7.414 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.449      ;
; -7.385 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; CLOCK        ; CLOCK       ; 1.000        ; 0.040      ; 8.461      ;
; -7.370 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.405      ;
; -7.361 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.396      ;
; -7.335 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.370      ;
; -7.297 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.332      ;
; -7.297 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; CLOCK        ; CLOCK       ; 1.000        ; 0.040      ; 8.373      ;
; -7.277 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.312      ;
; -7.273 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.308      ;
; -7.264 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.299      ;
; -7.254 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; CLOCK        ; CLOCK       ; 1.000        ; 0.040      ; 8.330      ;
; -7.230 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.265      ;
; -7.221 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.256      ;
; -7.214 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[16] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.249      ;
; -7.172 ; lpm_dff:A_REG|dffs[3]                                                         ; lpm_dff:ALU_OUT|dffs[29]                                                      ; CLOCK        ; CLOCK       ; 1.000        ; 0.007      ; 8.215      ;
; -7.166 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.201      ;
; -7.166 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; CLOCK        ; CLOCK       ; 1.000        ; 0.040      ; 8.242      ;
; -7.138 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.173      ;
; -7.114 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.149      ;
; -7.106 ; lpm_dff:A_REG|dffs[3]                                                         ; lpm_dff:ALU_OUT|dffs[11]                                                      ; CLOCK        ; CLOCK       ; 1.000        ; 0.014      ; 8.156      ;
; -7.102 ; lpm_dff:IR|dffs[5]                                                            ; lpm_dff:ALU_OUT|dffs[18]                                                      ; CLOCK        ; CLOCK       ; 1.000        ; -0.024     ; 8.114      ;
; -7.100 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.135      ;
; -7.090 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.125      ;
; -7.066 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.101      ;
; -7.029 ; lpm_dff:A_REG|dffs[18]                                                        ; lpm_dff:ALU_OUT|dffs[18]                                                      ; CLOCK        ; CLOCK       ; 1.000        ; -0.026     ; 8.039      ;
; -7.015 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.050      ;
; -7.007 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.042      ;
; -6.983 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.018      ;
; -6.969 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.004      ;
; -6.969 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 8.004      ;
; -6.968 ; lpm_dff:IR|dffs[5]                                                            ; lpm_dff:ALU_OUT|dffs[8]                                                       ; CLOCK        ; CLOCK       ; 1.000        ; -0.027     ; 7.977      ;
+--------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK'                                                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                     ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.657      ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0                       ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0                       ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg0    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg0    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg1    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg1    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg10   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg10   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg11   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg11   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg2    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg2    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg3    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg3    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg4    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg4    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg5    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg5    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg6    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg6    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg7    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg7    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg8    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg8    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg9    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg9    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a1                       ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a1                       ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a10                      ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a10                      ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RESET     ; CLOCK      ; 5.242 ; 5.242 ; Rise       ; CLOCK           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RESET     ; CLOCK      ; 0.259 ; 0.259 ; Rise       ; CLOCK           ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; ReadDataOne[*]   ; CLOCK      ; 15.229 ; 15.229 ; Rise       ; CLOCK           ;
;  ReadDataOne[0]  ; CLOCK      ; 14.418 ; 14.418 ; Rise       ; CLOCK           ;
;  ReadDataOne[1]  ; CLOCK      ; 14.222 ; 14.222 ; Rise       ; CLOCK           ;
;  ReadDataOne[2]  ; CLOCK      ; 14.322 ; 14.322 ; Rise       ; CLOCK           ;
;  ReadDataOne[3]  ; CLOCK      ; 14.344 ; 14.344 ; Rise       ; CLOCK           ;
;  ReadDataOne[4]  ; CLOCK      ; 13.218 ; 13.218 ; Rise       ; CLOCK           ;
;  ReadDataOne[5]  ; CLOCK      ; 12.300 ; 12.300 ; Rise       ; CLOCK           ;
;  ReadDataOne[6]  ; CLOCK      ; 12.841 ; 12.841 ; Rise       ; CLOCK           ;
;  ReadDataOne[7]  ; CLOCK      ; 14.185 ; 14.185 ; Rise       ; CLOCK           ;
;  ReadDataOne[8]  ; CLOCK      ; 13.793 ; 13.793 ; Rise       ; CLOCK           ;
;  ReadDataOne[9]  ; CLOCK      ; 15.229 ; 15.229 ; Rise       ; CLOCK           ;
;  ReadDataOne[10] ; CLOCK      ; 13.741 ; 13.741 ; Rise       ; CLOCK           ;
;  ReadDataOne[11] ; CLOCK      ; 14.196 ; 14.196 ; Rise       ; CLOCK           ;
;  ReadDataOne[12] ; CLOCK      ; 13.622 ; 13.622 ; Rise       ; CLOCK           ;
;  ReadDataOne[13] ; CLOCK      ; 12.910 ; 12.910 ; Rise       ; CLOCK           ;
;  ReadDataOne[14] ; CLOCK      ; 13.778 ; 13.778 ; Rise       ; CLOCK           ;
;  ReadDataOne[15] ; CLOCK      ; 14.019 ; 14.019 ; Rise       ; CLOCK           ;
;  ReadDataOne[16] ; CLOCK      ; 13.343 ; 13.343 ; Rise       ; CLOCK           ;
;  ReadDataOne[17] ; CLOCK      ; 14.614 ; 14.614 ; Rise       ; CLOCK           ;
;  ReadDataOne[18] ; CLOCK      ; 13.427 ; 13.427 ; Rise       ; CLOCK           ;
;  ReadDataOne[19] ; CLOCK      ; 14.013 ; 14.013 ; Rise       ; CLOCK           ;
;  ReadDataOne[20] ; CLOCK      ; 13.855 ; 13.855 ; Rise       ; CLOCK           ;
;  ReadDataOne[21] ; CLOCK      ; 13.502 ; 13.502 ; Rise       ; CLOCK           ;
;  ReadDataOne[22] ; CLOCK      ; 14.683 ; 14.683 ; Rise       ; CLOCK           ;
;  ReadDataOne[23] ; CLOCK      ; 13.672 ; 13.672 ; Rise       ; CLOCK           ;
;  ReadDataOne[24] ; CLOCK      ; 14.659 ; 14.659 ; Rise       ; CLOCK           ;
;  ReadDataOne[25] ; CLOCK      ; 14.867 ; 14.867 ; Rise       ; CLOCK           ;
;  ReadDataOne[26] ; CLOCK      ; 14.413 ; 14.413 ; Rise       ; CLOCK           ;
;  ReadDataOne[27] ; CLOCK      ; 13.305 ; 13.305 ; Rise       ; CLOCK           ;
;  ReadDataOne[28] ; CLOCK      ; 13.910 ; 13.910 ; Rise       ; CLOCK           ;
;  ReadDataOne[29] ; CLOCK      ; 14.750 ; 14.750 ; Rise       ; CLOCK           ;
;  ReadDataOne[30] ; CLOCK      ; 14.109 ; 14.109 ; Rise       ; CLOCK           ;
;  ReadDataOne[31] ; CLOCK      ; 12.734 ; 12.734 ; Rise       ; CLOCK           ;
; ReadDataTwo[*]   ; CLOCK      ; 15.122 ; 15.122 ; Rise       ; CLOCK           ;
;  ReadDataTwo[0]  ; CLOCK      ; 14.099 ; 14.099 ; Rise       ; CLOCK           ;
;  ReadDataTwo[1]  ; CLOCK      ; 13.952 ; 13.952 ; Rise       ; CLOCK           ;
;  ReadDataTwo[2]  ; CLOCK      ; 15.122 ; 15.122 ; Rise       ; CLOCK           ;
;  ReadDataTwo[3]  ; CLOCK      ; 12.433 ; 12.433 ; Rise       ; CLOCK           ;
;  ReadDataTwo[4]  ; CLOCK      ; 14.010 ; 14.010 ; Rise       ; CLOCK           ;
;  ReadDataTwo[5]  ; CLOCK      ; 13.944 ; 13.944 ; Rise       ; CLOCK           ;
;  ReadDataTwo[6]  ; CLOCK      ; 14.779 ; 14.779 ; Rise       ; CLOCK           ;
;  ReadDataTwo[7]  ; CLOCK      ; 13.800 ; 13.800 ; Rise       ; CLOCK           ;
;  ReadDataTwo[8]  ; CLOCK      ; 13.974 ; 13.974 ; Rise       ; CLOCK           ;
;  ReadDataTwo[9]  ; CLOCK      ; 14.615 ; 14.615 ; Rise       ; CLOCK           ;
;  ReadDataTwo[10] ; CLOCK      ; 13.714 ; 13.714 ; Rise       ; CLOCK           ;
;  ReadDataTwo[11] ; CLOCK      ; 13.638 ; 13.638 ; Rise       ; CLOCK           ;
;  ReadDataTwo[12] ; CLOCK      ; 13.667 ; 13.667 ; Rise       ; CLOCK           ;
;  ReadDataTwo[13] ; CLOCK      ; 14.385 ; 14.385 ; Rise       ; CLOCK           ;
;  ReadDataTwo[14] ; CLOCK      ; 13.791 ; 13.791 ; Rise       ; CLOCK           ;
;  ReadDataTwo[15] ; CLOCK      ; 13.651 ; 13.651 ; Rise       ; CLOCK           ;
;  ReadDataTwo[16] ; CLOCK      ; 14.316 ; 14.316 ; Rise       ; CLOCK           ;
;  ReadDataTwo[17] ; CLOCK      ; 14.036 ; 14.036 ; Rise       ; CLOCK           ;
;  ReadDataTwo[18] ; CLOCK      ; 14.375 ; 14.375 ; Rise       ; CLOCK           ;
;  ReadDataTwo[19] ; CLOCK      ; 13.031 ; 13.031 ; Rise       ; CLOCK           ;
;  ReadDataTwo[20] ; CLOCK      ; 13.529 ; 13.529 ; Rise       ; CLOCK           ;
;  ReadDataTwo[21] ; CLOCK      ; 12.722 ; 12.722 ; Rise       ; CLOCK           ;
;  ReadDataTwo[22] ; CLOCK      ; 13.881 ; 13.881 ; Rise       ; CLOCK           ;
;  ReadDataTwo[23] ; CLOCK      ; 13.126 ; 13.126 ; Rise       ; CLOCK           ;
;  ReadDataTwo[24] ; CLOCK      ; 14.435 ; 14.435 ; Rise       ; CLOCK           ;
;  ReadDataTwo[25] ; CLOCK      ; 13.717 ; 13.717 ; Rise       ; CLOCK           ;
;  ReadDataTwo[26] ; CLOCK      ; 14.679 ; 14.679 ; Rise       ; CLOCK           ;
;  ReadDataTwo[27] ; CLOCK      ; 13.895 ; 13.895 ; Rise       ; CLOCK           ;
;  ReadDataTwo[28] ; CLOCK      ; 14.508 ; 14.508 ; Rise       ; CLOCK           ;
;  ReadDataTwo[29] ; CLOCK      ; 14.626 ; 14.626 ; Rise       ; CLOCK           ;
;  ReadDataTwo[30] ; CLOCK      ; 13.794 ; 13.794 ; Rise       ; CLOCK           ;
;  ReadDataTwo[31] ; CLOCK      ; 13.930 ; 13.930 ; Rise       ; CLOCK           ;
; do_update        ; CLOCK      ; 8.643  ; 8.643  ; Rise       ; CLOCK           ;
; eq               ; CLOCK      ; 12.287 ; 12.287 ; Rise       ; CLOCK           ;
; inst_cache_en    ; CLOCK      ; 9.914  ; 9.914  ; Rise       ; CLOCK           ;
; instr[*]         ; CLOCK      ; 9.477  ; 9.477  ; Rise       ; CLOCK           ;
;  instr[0]        ; CLOCK      ; 8.794  ; 8.794  ; Rise       ; CLOCK           ;
;  instr[1]        ; CLOCK      ; 8.106  ; 8.106  ; Rise       ; CLOCK           ;
;  instr[2]        ; CLOCK      ; 8.863  ; 8.863  ; Rise       ; CLOCK           ;
;  instr[3]        ; CLOCK      ; 8.205  ; 8.205  ; Rise       ; CLOCK           ;
;  instr[4]        ; CLOCK      ; 9.477  ; 9.477  ; Rise       ; CLOCK           ;
;  instr[5]        ; CLOCK      ; 8.208  ; 8.208  ; Rise       ; CLOCK           ;
;  instr[6]        ; CLOCK      ; 8.298  ; 8.298  ; Rise       ; CLOCK           ;
;  instr[7]        ; CLOCK      ; 7.989  ; 7.989  ; Rise       ; CLOCK           ;
;  instr[8]        ; CLOCK      ; 8.220  ; 8.220  ; Rise       ; CLOCK           ;
;  instr[9]        ; CLOCK      ; 8.903  ; 8.903  ; Rise       ; CLOCK           ;
;  instr[10]       ; CLOCK      ; 8.268  ; 8.268  ; Rise       ; CLOCK           ;
;  instr[11]       ; CLOCK      ; 7.746  ; 7.746  ; Rise       ; CLOCK           ;
;  instr[12]       ; CLOCK      ; 8.327  ; 8.327  ; Rise       ; CLOCK           ;
;  instr[13]       ; CLOCK      ; 7.704  ; 7.704  ; Rise       ; CLOCK           ;
;  instr[14]       ; CLOCK      ; 7.602  ; 7.602  ; Rise       ; CLOCK           ;
;  instr[15]       ; CLOCK      ; 8.866  ; 8.866  ; Rise       ; CLOCK           ;
;  instr[16]       ; CLOCK      ; 8.588  ; 8.588  ; Rise       ; CLOCK           ;
;  instr[17]       ; CLOCK      ; 8.396  ; 8.396  ; Rise       ; CLOCK           ;
;  instr[18]       ; CLOCK      ; 8.087  ; 8.087  ; Rise       ; CLOCK           ;
;  instr[19]       ; CLOCK      ; 8.949  ; 8.949  ; Rise       ; CLOCK           ;
; is_shamt_load    ; CLOCK      ; 12.186 ; 12.186 ; Rise       ; CLOCK           ;
; overflow         ; CLOCK      ; 14.271 ; 14.271 ; Rise       ; CLOCK           ;
; pc[*]            ; CLOCK      ; 11.925 ; 11.925 ; Rise       ; CLOCK           ;
;  pc[2]           ; CLOCK      ; 10.860 ; 10.860 ; Rise       ; CLOCK           ;
;  pc[3]           ; CLOCK      ; 10.316 ; 10.316 ; Rise       ; CLOCK           ;
;  pc[4]           ; CLOCK      ; 11.126 ; 11.126 ; Rise       ; CLOCK           ;
;  pc[5]           ; CLOCK      ; 11.592 ; 11.592 ; Rise       ; CLOCK           ;
;  pc[6]           ; CLOCK      ; 10.442 ; 10.442 ; Rise       ; CLOCK           ;
;  pc[7]           ; CLOCK      ; 9.362  ; 9.362  ; Rise       ; CLOCK           ;
;  pc[8]           ; CLOCK      ; 11.443 ; 11.443 ; Rise       ; CLOCK           ;
;  pc[9]           ; CLOCK      ; 11.925 ; 11.925 ; Rise       ; CLOCK           ;
;  pc[10]          ; CLOCK      ; 8.987  ; 8.987  ; Rise       ; CLOCK           ;
;  pc[11]          ; CLOCK      ; 11.047 ; 11.047 ; Rise       ; CLOCK           ;
;  pc[12]          ; CLOCK      ; 11.295 ; 11.295 ; Rise       ; CLOCK           ;
;  pc[13]          ; CLOCK      ; 8.126  ; 8.126  ; Rise       ; CLOCK           ;
;  pc[14]          ; CLOCK      ; 8.181  ; 8.181  ; Rise       ; CLOCK           ;
;  pc[15]          ; CLOCK      ; 7.313  ; 7.313  ; Rise       ; CLOCK           ;
;  pc[16]          ; CLOCK      ; 7.989  ; 7.989  ; Rise       ; CLOCK           ;
;  pc[17]          ; CLOCK      ; 8.501  ; 8.501  ; Rise       ; CLOCK           ;
;  pc[18]          ; CLOCK      ; 6.978  ; 6.978  ; Rise       ; CLOCK           ;
;  pc[19]          ; CLOCK      ; 8.466  ; 8.466  ; Rise       ; CLOCK           ;
;  pc[20]          ; CLOCK      ; 8.058  ; 8.058  ; Rise       ; CLOCK           ;
;  pc[21]          ; CLOCK      ; 8.373  ; 8.373  ; Rise       ; CLOCK           ;
;  pc[22]          ; CLOCK      ; 7.270  ; 7.270  ; Rise       ; CLOCK           ;
;  pc[23]          ; CLOCK      ; 8.093  ; 8.093  ; Rise       ; CLOCK           ;
;  pc[24]          ; CLOCK      ; 7.848  ; 7.848  ; Rise       ; CLOCK           ;
;  pc[25]          ; CLOCK      ; 8.091  ; 8.091  ; Rise       ; CLOCK           ;
;  pc[26]          ; CLOCK      ; 7.759  ; 7.759  ; Rise       ; CLOCK           ;
;  pc[27]          ; CLOCK      ; 7.743  ; 7.743  ; Rise       ; CLOCK           ;
;  pc[28]          ; CLOCK      ; 7.974  ; 7.974  ; Rise       ; CLOCK           ;
;  pc[29]          ; CLOCK      ; 8.572  ; 8.572  ; Rise       ; CLOCK           ;
;  pc[30]          ; CLOCK      ; 8.284  ; 8.284  ; Rise       ; CLOCK           ;
;  pc[31]          ; CLOCK      ; 8.008  ; 8.008  ; Rise       ; CLOCK           ;
; reg_write        ; CLOCK      ; 9.007  ; 9.007  ; Rise       ; CLOCK           ;
; sgn              ; CLOCK      ; 14.805 ; 14.805 ; Rise       ; CLOCK           ;
; write_date[*]    ; CLOCK      ; 14.186 ; 14.186 ; Rise       ; CLOCK           ;
;  write_date[0]   ; CLOCK      ; 12.457 ; 12.457 ; Rise       ; CLOCK           ;
;  write_date[1]   ; CLOCK      ; 12.183 ; 12.183 ; Rise       ; CLOCK           ;
;  write_date[2]   ; CLOCK      ; 11.995 ; 11.995 ; Rise       ; CLOCK           ;
;  write_date[3]   ; CLOCK      ; 14.186 ; 14.186 ; Rise       ; CLOCK           ;
;  write_date[4]   ; CLOCK      ; 13.129 ; 13.129 ; Rise       ; CLOCK           ;
;  write_date[5]   ; CLOCK      ; 12.427 ; 12.427 ; Rise       ; CLOCK           ;
;  write_date[6]   ; CLOCK      ; 13.077 ; 13.077 ; Rise       ; CLOCK           ;
;  write_date[7]   ; CLOCK      ; 12.442 ; 12.442 ; Rise       ; CLOCK           ;
;  write_date[8]   ; CLOCK      ; 12.879 ; 12.879 ; Rise       ; CLOCK           ;
;  write_date[9]   ; CLOCK      ; 11.932 ; 11.932 ; Rise       ; CLOCK           ;
;  write_date[10]  ; CLOCK      ; 11.526 ; 11.526 ; Rise       ; CLOCK           ;
;  write_date[11]  ; CLOCK      ; 11.310 ; 11.310 ; Rise       ; CLOCK           ;
;  write_date[12]  ; CLOCK      ; 11.328 ; 11.328 ; Rise       ; CLOCK           ;
;  write_date[13]  ; CLOCK      ; 11.951 ; 11.951 ; Rise       ; CLOCK           ;
;  write_date[14]  ; CLOCK      ; 13.042 ; 13.042 ; Rise       ; CLOCK           ;
;  write_date[15]  ; CLOCK      ; 11.826 ; 11.826 ; Rise       ; CLOCK           ;
;  write_date[16]  ; CLOCK      ; 12.098 ; 12.098 ; Rise       ; CLOCK           ;
;  write_date[17]  ; CLOCK      ; 12.239 ; 12.239 ; Rise       ; CLOCK           ;
;  write_date[18]  ; CLOCK      ; 11.091 ; 11.091 ; Rise       ; CLOCK           ;
;  write_date[19]  ; CLOCK      ; 12.580 ; 12.580 ; Rise       ; CLOCK           ;
;  write_date[20]  ; CLOCK      ; 10.241 ; 10.241 ; Rise       ; CLOCK           ;
;  write_date[21]  ; CLOCK      ; 12.733 ; 12.733 ; Rise       ; CLOCK           ;
;  write_date[22]  ; CLOCK      ; 11.211 ; 11.211 ; Rise       ; CLOCK           ;
;  write_date[23]  ; CLOCK      ; 11.340 ; 11.340 ; Rise       ; CLOCK           ;
;  write_date[24]  ; CLOCK      ; 10.558 ; 10.558 ; Rise       ; CLOCK           ;
;  write_date[25]  ; CLOCK      ; 11.363 ; 11.363 ; Rise       ; CLOCK           ;
;  write_date[26]  ; CLOCK      ; 11.818 ; 11.818 ; Rise       ; CLOCK           ;
;  write_date[27]  ; CLOCK      ; 13.131 ; 13.131 ; Rise       ; CLOCK           ;
;  write_date[28]  ; CLOCK      ; 10.999 ; 10.999 ; Rise       ; CLOCK           ;
;  write_date[29]  ; CLOCK      ; 12.423 ; 12.423 ; Rise       ; CLOCK           ;
;  write_date[30]  ; CLOCK      ; 11.452 ; 11.452 ; Rise       ; CLOCK           ;
;  write_date[31]  ; CLOCK      ; 10.535 ; 10.535 ; Rise       ; CLOCK           ;
; zero             ; CLOCK      ; 18.649 ; 18.649 ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; ReadDataOne[*]   ; CLOCK      ; 9.062  ; 9.062  ; Rise       ; CLOCK           ;
;  ReadDataOne[0]  ; CLOCK      ; 11.601 ; 11.601 ; Rise       ; CLOCK           ;
;  ReadDataOne[1]  ; CLOCK      ; 10.251 ; 10.251 ; Rise       ; CLOCK           ;
;  ReadDataOne[2]  ; CLOCK      ; 11.109 ; 11.109 ; Rise       ; CLOCK           ;
;  ReadDataOne[3]  ; CLOCK      ; 10.873 ; 10.873 ; Rise       ; CLOCK           ;
;  ReadDataOne[4]  ; CLOCK      ; 10.107 ; 10.107 ; Rise       ; CLOCK           ;
;  ReadDataOne[5]  ; CLOCK      ; 9.137  ; 9.137  ; Rise       ; CLOCK           ;
;  ReadDataOne[6]  ; CLOCK      ; 9.401  ; 9.401  ; Rise       ; CLOCK           ;
;  ReadDataOne[7]  ; CLOCK      ; 11.016 ; 11.016 ; Rise       ; CLOCK           ;
;  ReadDataOne[8]  ; CLOCK      ; 10.315 ; 10.315 ; Rise       ; CLOCK           ;
;  ReadDataOne[9]  ; CLOCK      ; 10.638 ; 10.638 ; Rise       ; CLOCK           ;
;  ReadDataOne[10] ; CLOCK      ; 10.680 ; 10.680 ; Rise       ; CLOCK           ;
;  ReadDataOne[11] ; CLOCK      ; 10.796 ; 10.796 ; Rise       ; CLOCK           ;
;  ReadDataOne[12] ; CLOCK      ; 10.545 ; 10.545 ; Rise       ; CLOCK           ;
;  ReadDataOne[13] ; CLOCK      ; 9.450  ; 9.450  ; Rise       ; CLOCK           ;
;  ReadDataOne[14] ; CLOCK      ; 9.527  ; 9.527  ; Rise       ; CLOCK           ;
;  ReadDataOne[15] ; CLOCK      ; 10.716 ; 10.716 ; Rise       ; CLOCK           ;
;  ReadDataOne[16] ; CLOCK      ; 9.708  ; 9.708  ; Rise       ; CLOCK           ;
;  ReadDataOne[17] ; CLOCK      ; 9.540  ; 9.540  ; Rise       ; CLOCK           ;
;  ReadDataOne[18] ; CLOCK      ; 9.581  ; 9.581  ; Rise       ; CLOCK           ;
;  ReadDataOne[19] ; CLOCK      ; 10.740 ; 10.740 ; Rise       ; CLOCK           ;
;  ReadDataOne[20] ; CLOCK      ; 10.618 ; 10.618 ; Rise       ; CLOCK           ;
;  ReadDataOne[21] ; CLOCK      ; 9.805  ; 9.805  ; Rise       ; CLOCK           ;
;  ReadDataOne[22] ; CLOCK      ; 11.322 ; 11.322 ; Rise       ; CLOCK           ;
;  ReadDataOne[23] ; CLOCK      ; 10.126 ; 10.126 ; Rise       ; CLOCK           ;
;  ReadDataOne[24] ; CLOCK      ; 11.402 ; 11.402 ; Rise       ; CLOCK           ;
;  ReadDataOne[25] ; CLOCK      ; 11.159 ; 11.159 ; Rise       ; CLOCK           ;
;  ReadDataOne[26] ; CLOCK      ; 10.782 ; 10.782 ; Rise       ; CLOCK           ;
;  ReadDataOne[27] ; CLOCK      ; 10.454 ; 10.454 ; Rise       ; CLOCK           ;
;  ReadDataOne[28] ; CLOCK      ; 10.207 ; 10.207 ; Rise       ; CLOCK           ;
;  ReadDataOne[29] ; CLOCK      ; 10.891 ; 10.891 ; Rise       ; CLOCK           ;
;  ReadDataOne[30] ; CLOCK      ; 10.391 ; 10.391 ; Rise       ; CLOCK           ;
;  ReadDataOne[31] ; CLOCK      ; 9.062  ; 9.062  ; Rise       ; CLOCK           ;
; ReadDataTwo[*]   ; CLOCK      ; 9.366  ; 9.366  ; Rise       ; CLOCK           ;
;  ReadDataTwo[0]  ; CLOCK      ; 10.762 ; 10.762 ; Rise       ; CLOCK           ;
;  ReadDataTwo[1]  ; CLOCK      ; 10.426 ; 10.426 ; Rise       ; CLOCK           ;
;  ReadDataTwo[2]  ; CLOCK      ; 10.123 ; 10.123 ; Rise       ; CLOCK           ;
;  ReadDataTwo[3]  ; CLOCK      ; 9.562  ; 9.562  ; Rise       ; CLOCK           ;
;  ReadDataTwo[4]  ; CLOCK      ; 10.009 ; 10.009 ; Rise       ; CLOCK           ;
;  ReadDataTwo[5]  ; CLOCK      ; 10.302 ; 10.302 ; Rise       ; CLOCK           ;
;  ReadDataTwo[6]  ; CLOCK      ; 11.436 ; 11.436 ; Rise       ; CLOCK           ;
;  ReadDataTwo[7]  ; CLOCK      ; 10.291 ; 10.291 ; Rise       ; CLOCK           ;
;  ReadDataTwo[8]  ; CLOCK      ; 10.075 ; 10.075 ; Rise       ; CLOCK           ;
;  ReadDataTwo[9]  ; CLOCK      ; 11.449 ; 11.449 ; Rise       ; CLOCK           ;
;  ReadDataTwo[10] ; CLOCK      ; 10.540 ; 10.540 ; Rise       ; CLOCK           ;
;  ReadDataTwo[11] ; CLOCK      ; 10.150 ; 10.150 ; Rise       ; CLOCK           ;
;  ReadDataTwo[12] ; CLOCK      ; 9.752  ; 9.752  ; Rise       ; CLOCK           ;
;  ReadDataTwo[13] ; CLOCK      ; 11.116 ; 11.116 ; Rise       ; CLOCK           ;
;  ReadDataTwo[14] ; CLOCK      ; 10.284 ; 10.284 ; Rise       ; CLOCK           ;
;  ReadDataTwo[15] ; CLOCK      ; 9.892  ; 9.892  ; Rise       ; CLOCK           ;
;  ReadDataTwo[16] ; CLOCK      ; 10.719 ; 10.719 ; Rise       ; CLOCK           ;
;  ReadDataTwo[17] ; CLOCK      ; 10.868 ; 10.868 ; Rise       ; CLOCK           ;
;  ReadDataTwo[18] ; CLOCK      ; 10.689 ; 10.689 ; Rise       ; CLOCK           ;
;  ReadDataTwo[19] ; CLOCK      ; 9.366  ; 9.366  ; Rise       ; CLOCK           ;
;  ReadDataTwo[20] ; CLOCK      ; 9.996  ; 9.996  ; Rise       ; CLOCK           ;
;  ReadDataTwo[21] ; CLOCK      ; 9.974  ; 9.974  ; Rise       ; CLOCK           ;
;  ReadDataTwo[22] ; CLOCK      ; 10.404 ; 10.404 ; Rise       ; CLOCK           ;
;  ReadDataTwo[23] ; CLOCK      ; 10.026 ; 10.026 ; Rise       ; CLOCK           ;
;  ReadDataTwo[24] ; CLOCK      ; 10.444 ; 10.444 ; Rise       ; CLOCK           ;
;  ReadDataTwo[25] ; CLOCK      ; 10.676 ; 10.676 ; Rise       ; CLOCK           ;
;  ReadDataTwo[26] ; CLOCK      ; 10.205 ; 10.205 ; Rise       ; CLOCK           ;
;  ReadDataTwo[27] ; CLOCK      ; 10.267 ; 10.267 ; Rise       ; CLOCK           ;
;  ReadDataTwo[28] ; CLOCK      ; 10.180 ; 10.180 ; Rise       ; CLOCK           ;
;  ReadDataTwo[29] ; CLOCK      ; 10.847 ; 10.847 ; Rise       ; CLOCK           ;
;  ReadDataTwo[30] ; CLOCK      ; 10.432 ; 10.432 ; Rise       ; CLOCK           ;
;  ReadDataTwo[31] ; CLOCK      ; 10.662 ; 10.662 ; Rise       ; CLOCK           ;
; do_update        ; CLOCK      ; 8.555  ; 8.555  ; Rise       ; CLOCK           ;
; eq               ; CLOCK      ; 9.300  ; 9.300  ; Rise       ; CLOCK           ;
; inst_cache_en    ; CLOCK      ; 9.472  ; 9.472  ; Rise       ; CLOCK           ;
; instr[*]         ; CLOCK      ; 7.602  ; 7.602  ; Rise       ; CLOCK           ;
;  instr[0]        ; CLOCK      ; 8.794  ; 8.794  ; Rise       ; CLOCK           ;
;  instr[1]        ; CLOCK      ; 8.106  ; 8.106  ; Rise       ; CLOCK           ;
;  instr[2]        ; CLOCK      ; 8.863  ; 8.863  ; Rise       ; CLOCK           ;
;  instr[3]        ; CLOCK      ; 8.205  ; 8.205  ; Rise       ; CLOCK           ;
;  instr[4]        ; CLOCK      ; 9.477  ; 9.477  ; Rise       ; CLOCK           ;
;  instr[5]        ; CLOCK      ; 8.208  ; 8.208  ; Rise       ; CLOCK           ;
;  instr[6]        ; CLOCK      ; 8.298  ; 8.298  ; Rise       ; CLOCK           ;
;  instr[7]        ; CLOCK      ; 7.989  ; 7.989  ; Rise       ; CLOCK           ;
;  instr[8]        ; CLOCK      ; 8.220  ; 8.220  ; Rise       ; CLOCK           ;
;  instr[9]        ; CLOCK      ; 8.903  ; 8.903  ; Rise       ; CLOCK           ;
;  instr[10]       ; CLOCK      ; 8.268  ; 8.268  ; Rise       ; CLOCK           ;
;  instr[11]       ; CLOCK      ; 7.746  ; 7.746  ; Rise       ; CLOCK           ;
;  instr[12]       ; CLOCK      ; 8.327  ; 8.327  ; Rise       ; CLOCK           ;
;  instr[13]       ; CLOCK      ; 7.704  ; 7.704  ; Rise       ; CLOCK           ;
;  instr[14]       ; CLOCK      ; 7.602  ; 7.602  ; Rise       ; CLOCK           ;
;  instr[15]       ; CLOCK      ; 8.866  ; 8.866  ; Rise       ; CLOCK           ;
;  instr[16]       ; CLOCK      ; 8.588  ; 8.588  ; Rise       ; CLOCK           ;
;  instr[17]       ; CLOCK      ; 8.396  ; 8.396  ; Rise       ; CLOCK           ;
;  instr[18]       ; CLOCK      ; 8.087  ; 8.087  ; Rise       ; CLOCK           ;
;  instr[19]       ; CLOCK      ; 8.949  ; 8.949  ; Rise       ; CLOCK           ;
; is_shamt_load    ; CLOCK      ; 11.062 ; 11.062 ; Rise       ; CLOCK           ;
; overflow         ; CLOCK      ; 9.784  ; 9.784  ; Rise       ; CLOCK           ;
; pc[*]            ; CLOCK      ; 6.978  ; 6.978  ; Rise       ; CLOCK           ;
;  pc[2]           ; CLOCK      ; 10.860 ; 10.860 ; Rise       ; CLOCK           ;
;  pc[3]           ; CLOCK      ; 10.316 ; 10.316 ; Rise       ; CLOCK           ;
;  pc[4]           ; CLOCK      ; 11.126 ; 11.126 ; Rise       ; CLOCK           ;
;  pc[5]           ; CLOCK      ; 11.592 ; 11.592 ; Rise       ; CLOCK           ;
;  pc[6]           ; CLOCK      ; 10.442 ; 10.442 ; Rise       ; CLOCK           ;
;  pc[7]           ; CLOCK      ; 9.362  ; 9.362  ; Rise       ; CLOCK           ;
;  pc[8]           ; CLOCK      ; 11.443 ; 11.443 ; Rise       ; CLOCK           ;
;  pc[9]           ; CLOCK      ; 11.925 ; 11.925 ; Rise       ; CLOCK           ;
;  pc[10]          ; CLOCK      ; 8.987  ; 8.987  ; Rise       ; CLOCK           ;
;  pc[11]          ; CLOCK      ; 11.047 ; 11.047 ; Rise       ; CLOCK           ;
;  pc[12]          ; CLOCK      ; 11.295 ; 11.295 ; Rise       ; CLOCK           ;
;  pc[13]          ; CLOCK      ; 8.126  ; 8.126  ; Rise       ; CLOCK           ;
;  pc[14]          ; CLOCK      ; 8.181  ; 8.181  ; Rise       ; CLOCK           ;
;  pc[15]          ; CLOCK      ; 7.313  ; 7.313  ; Rise       ; CLOCK           ;
;  pc[16]          ; CLOCK      ; 7.989  ; 7.989  ; Rise       ; CLOCK           ;
;  pc[17]          ; CLOCK      ; 8.501  ; 8.501  ; Rise       ; CLOCK           ;
;  pc[18]          ; CLOCK      ; 6.978  ; 6.978  ; Rise       ; CLOCK           ;
;  pc[19]          ; CLOCK      ; 8.466  ; 8.466  ; Rise       ; CLOCK           ;
;  pc[20]          ; CLOCK      ; 8.058  ; 8.058  ; Rise       ; CLOCK           ;
;  pc[21]          ; CLOCK      ; 8.373  ; 8.373  ; Rise       ; CLOCK           ;
;  pc[22]          ; CLOCK      ; 7.270  ; 7.270  ; Rise       ; CLOCK           ;
;  pc[23]          ; CLOCK      ; 8.093  ; 8.093  ; Rise       ; CLOCK           ;
;  pc[24]          ; CLOCK      ; 7.848  ; 7.848  ; Rise       ; CLOCK           ;
;  pc[25]          ; CLOCK      ; 8.091  ; 8.091  ; Rise       ; CLOCK           ;
;  pc[26]          ; CLOCK      ; 7.759  ; 7.759  ; Rise       ; CLOCK           ;
;  pc[27]          ; CLOCK      ; 7.743  ; 7.743  ; Rise       ; CLOCK           ;
;  pc[28]          ; CLOCK      ; 7.974  ; 7.974  ; Rise       ; CLOCK           ;
;  pc[29]          ; CLOCK      ; 8.572  ; 8.572  ; Rise       ; CLOCK           ;
;  pc[30]          ; CLOCK      ; 8.284  ; 8.284  ; Rise       ; CLOCK           ;
;  pc[31]          ; CLOCK      ; 8.008  ; 8.008  ; Rise       ; CLOCK           ;
; reg_write        ; CLOCK      ; 8.893  ; 8.893  ; Rise       ; CLOCK           ;
; sgn              ; CLOCK      ; 9.570  ; 9.570  ; Rise       ; CLOCK           ;
; write_date[*]    ; CLOCK      ; 8.150  ; 8.150  ; Rise       ; CLOCK           ;
;  write_date[0]   ; CLOCK      ; 9.183  ; 9.183  ; Rise       ; CLOCK           ;
;  write_date[1]   ; CLOCK      ; 8.916  ; 8.916  ; Rise       ; CLOCK           ;
;  write_date[2]   ; CLOCK      ; 9.620  ; 9.620  ; Rise       ; CLOCK           ;
;  write_date[3]   ; CLOCK      ; 11.226 ; 11.226 ; Rise       ; CLOCK           ;
;  write_date[4]   ; CLOCK      ; 9.874  ; 9.874  ; Rise       ; CLOCK           ;
;  write_date[5]   ; CLOCK      ; 9.086  ; 9.086  ; Rise       ; CLOCK           ;
;  write_date[6]   ; CLOCK      ; 9.609  ; 9.609  ; Rise       ; CLOCK           ;
;  write_date[7]   ; CLOCK      ; 9.127  ; 9.127  ; Rise       ; CLOCK           ;
;  write_date[8]   ; CLOCK      ; 9.103  ; 9.103  ; Rise       ; CLOCK           ;
;  write_date[9]   ; CLOCK      ; 8.150  ; 8.150  ; Rise       ; CLOCK           ;
;  write_date[10]  ; CLOCK      ; 8.912  ; 8.912  ; Rise       ; CLOCK           ;
;  write_date[11]  ; CLOCK      ; 8.691  ; 8.691  ; Rise       ; CLOCK           ;
;  write_date[12]  ; CLOCK      ; 8.689  ; 8.689  ; Rise       ; CLOCK           ;
;  write_date[13]  ; CLOCK      ; 9.227  ; 9.227  ; Rise       ; CLOCK           ;
;  write_date[14]  ; CLOCK      ; 10.322 ; 10.322 ; Rise       ; CLOCK           ;
;  write_date[15]  ; CLOCK      ; 9.176  ; 9.176  ; Rise       ; CLOCK           ;
;  write_date[16]  ; CLOCK      ; 9.943  ; 9.943  ; Rise       ; CLOCK           ;
;  write_date[17]  ; CLOCK      ; 10.175 ; 10.175 ; Rise       ; CLOCK           ;
;  write_date[18]  ; CLOCK      ; 8.465  ; 8.465  ; Rise       ; CLOCK           ;
;  write_date[19]  ; CLOCK      ; 9.323  ; 9.323  ; Rise       ; CLOCK           ;
;  write_date[20]  ; CLOCK      ; 8.368  ; 8.368  ; Rise       ; CLOCK           ;
;  write_date[21]  ; CLOCK      ; 10.052 ; 10.052 ; Rise       ; CLOCK           ;
;  write_date[22]  ; CLOCK      ; 9.376  ; 9.376  ; Rise       ; CLOCK           ;
;  write_date[23]  ; CLOCK      ; 8.617  ; 8.617  ; Rise       ; CLOCK           ;
;  write_date[24]  ; CLOCK      ; 9.021  ; 9.021  ; Rise       ; CLOCK           ;
;  write_date[25]  ; CLOCK      ; 8.905  ; 8.905  ; Rise       ; CLOCK           ;
;  write_date[26]  ; CLOCK      ; 8.873  ; 8.873  ; Rise       ; CLOCK           ;
;  write_date[27]  ; CLOCK      ; 10.180 ; 10.180 ; Rise       ; CLOCK           ;
;  write_date[28]  ; CLOCK      ; 9.212  ; 9.212  ; Rise       ; CLOCK           ;
;  write_date[29]  ; CLOCK      ; 9.991  ; 9.991  ; Rise       ; CLOCK           ;
;  write_date[30]  ; CLOCK      ; 8.834  ; 8.834  ; Rise       ; CLOCK           ;
;  write_date[31]  ; CLOCK      ; 8.883  ; 8.883  ; Rise       ; CLOCK           ;
; zero             ; CLOCK      ; 10.132 ; 10.132 ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+---------------+----+-------+-------+----+
; Input Port ; Output Port   ; RR ; RF    ; FR    ; FF ;
+------------+---------------+----+-------+-------+----+
; RESET      ; inst_cache_en ;    ; 8.994 ; 8.994 ;    ;
+------------+---------------+----+-------+-------+----+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+---------------+----+-------+-------+----+
; Input Port ; Output Port   ; RR ; RF    ; FR    ; FF ;
+------------+---------------+----+-------+-------+----+
; RESET      ; inst_cache_en ;    ; 8.994 ; 8.994 ;    ;
+------------+---------------+----+-------+-------+----+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -3.324 ; -5571.049     ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLOCK ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -1.423 ; -7067.060             ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK'                                                                                                                                                                                                                                                     ;
+--------+-------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                     ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.324 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 4.355      ;
; -3.282 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 4.313      ;
; -3.275 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.038      ; 4.345      ;
; -3.253 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.038      ; 4.323      ;
; -3.247 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 4.279      ;
; -3.240 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 4.271      ;
; -3.223 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 4.254      ;
; -3.205 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 4.237      ;
; -3.204 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 4.235      ;
; -3.198 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.039      ; 4.269      ;
; -3.178 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 4.209      ;
; -3.176 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.039      ; 4.247      ;
; -3.173 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 4.204      ;
; -3.163 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 4.195      ;
; -3.159 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 4.190      ;
; -3.157 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 4.188      ;
; -3.146 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 4.178      ;
; -3.127 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 4.159      ;
; -3.113 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 4.145      ;
; -3.101 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 4.133      ;
; -3.099 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 4.130      ;
; -3.096 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 4.128      ;
; -3.082 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 4.114      ;
; -3.080 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 4.112      ;
; -3.071 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 4.103      ;
; -3.064 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.039      ; 4.135      ;
; -3.042 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.039      ; 4.113      ;
; -3.029 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 4.061      ;
; -3.022 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 4.054      ;
; -3.012 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 4.044      ;
; -2.999 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 4.030      ;
; -2.993 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 4.025      ;
; -2.967 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.999      ;
; -2.962 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.994      ;
; -2.948 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.980      ;
; -2.946 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.978      ;
; -2.922 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.954      ;
; -2.888 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.920      ;
; -2.876 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 3.907      ;
; -2.863 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.895      ;
; -2.838 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.002     ; 3.868      ;
; -2.834 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 3.865      ;
; -2.827 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.038      ; 3.897      ;
; -2.821 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.853      ;
; -2.814 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.039      ; 3.885      ;
; -2.805 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.038      ; 3.875      ;
; -2.792 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 3.823      ;
; -2.792 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.039      ; 3.863      ;
; -2.788 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.820      ;
; -2.784 ; lpm_dff:A_REG|dffs[3]                                                         ; lpm_dff:ALU_OUT|dffs[29]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.012      ; 3.828      ;
; -2.779 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.811      ;
; -2.775 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 3.806      ;
; -2.762 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[11] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.794      ;
; -2.761 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 3.792      ;
; -2.756 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 3.787      ;
; -2.743 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[2]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.775      ;
; -2.730 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 3.761      ;
; -2.725 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 3.756      ;
; -2.717 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.749      ;
; -2.712 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.744      ;
; -2.711 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 3.742      ;
; -2.709 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 3.740      ;
; -2.698 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[8]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.730      ;
; -2.696 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[6]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.728      ;
; -2.680 ; lpm_dff:A_REG|dffs[3]                                                         ; lpm_dff:ALU_OUT|dffs[11]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.018      ; 3.730      ;
; -2.653 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a55~porta_address_reg10 ; CLOCK        ; CLOCK       ; 1.000        ; -0.006     ; 3.646      ;
; -2.651 ; lpm_dff:IR|dffs[5]                                                            ; lpm_dff:ALU_OUT|dffs[18]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; -0.017     ; 3.666      ;
; -2.651 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 3.682      ;
; -2.650 ; lpm_dff:B_REG|dffs[3]                                                         ; lpm_dff:ALU_OUT|dffs[29]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.018      ; 3.700      ;
; -2.646 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a71~porta_address_reg7  ; CLOCK        ; CLOCK       ; 1.000        ; -0.022     ; 3.623      ;
; -2.644 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.002     ; 3.674      ;
; -2.639 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a54~porta_address_reg7  ; CLOCK        ; CLOCK       ; 1.000        ; 0.003      ; 3.641      ;
; -2.638 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[10] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28]                                  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.670      ;
; -2.631 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a48~porta_address_reg10 ; CLOCK        ; CLOCK       ; 1.000        ; 0.035      ; 3.665      ;
; -2.630 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a51~porta_address_reg10 ; CLOCK        ; CLOCK       ; 1.000        ; 0.016      ; 3.645      ;
; -2.627 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[13] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 3.658      ;
; -2.626 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a49~porta_address_reg10 ; CLOCK        ; CLOCK       ; 1.000        ; 0.026      ; 3.651      ;
; -2.624 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[12] ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a94~porta_address_reg10 ; CLOCK        ; CLOCK       ; 1.000        ; 0.042      ; 3.665      ;
; -2.624 ; lpm_dff:IR|dffs[15]                                                           ; lpm_dff:ALU_OUT|dffs[22]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; -0.015     ; 3.641      ;
; -2.623 ; lpm_dff:A_REG|dffs[2]                                                         ; lpm_dff:ALU_OUT|dffs[29]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; -0.032     ; 3.623      ;
; -2.622 ; lpm_dff:B_REG|dffs[2]                                                         ; lpm_dff:ALU_OUT|dffs[29]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; -0.033     ; 3.621      ;
; -2.606 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a11~porta_address_reg7  ; CLOCK        ; CLOCK       ; 1.000        ; 0.034      ; 3.639      ;
; -2.602 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[4]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 3.633      ;
; -2.600 ; lpm_dff:A_REG|dffs[6]                                                         ; lpm_dff:ALU_OUT|dffs[29]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.018      ; 3.650      ;
; -2.600 ; lpm_dff:IR|dffs[15]                                                           ; lpm_dff:ALU_OUT|dffs[11]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; -0.009     ; 3.623      ;
; -2.599 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a12~porta_address_reg7  ; CLOCK        ; CLOCK       ; 1.000        ; 0.041      ; 3.639      ;
; -2.598 ; lpm_dff:A_REG|dffs[18]                                                        ; lpm_dff:ALU_OUT|dffs[18]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; -0.023     ; 3.607      ;
; -2.596 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a32~porta_address_reg7  ; CLOCK        ; CLOCK       ; 1.000        ; 0.025      ; 3.620      ;
; -2.592 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]  ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a16~porta_address_reg7  ; CLOCK        ; CLOCK       ; 1.000        ; 0.015      ; 3.606      ;
; -2.590 ; lpm_dff:IR|dffs[5]                                                            ; lpm_dff:ALU_OUT|dffs[1]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; -0.037     ; 3.585      ;
; -2.589 ; lpm_dff:IR|dffs[5]                                                            ; lpm_dff:ALU_OUT|dffs[19]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; -0.007     ; 3.614      ;
; -2.589 ; lpm_dff:A_REG|dffs[3]                                                         ; lpm_dff:ALU_OUT|dffs[23]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.006      ; 3.627      ;
; -2.583 ; lpm_dff:A_REG|dffs[3]                                                         ; lpm_dff:ALU_OUT|dffs[22]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.012      ; 3.627      ;
; -2.576 ; lpm_dff:IR|dffs[5]                                                            ; lpm_dff:ALU_OUT|dffs[8]                                                                                        ; CLOCK        ; CLOCK       ; 1.000        ; -0.019     ; 3.589      ;
; -2.576 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[15] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[31]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.002     ; 3.606      ;
; -2.575 ; lpm_dff:A_REG|dffs[1]                                                         ; lpm_dff:ALU_OUT|dffs[29]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; 0.013      ; 3.620      ;
; -2.567 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[14] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30]                                  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 3.598      ;
; -2.565 ; lpm_dff:A_REG|dffs[19]                                                        ; lpm_dff:ALU_OUT|dffs[19]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; -0.035     ; 3.562      ;
; -2.563 ; lpm_dff:IR|dffs[6]                                                            ; lpm_dff:ALU_OUT|dffs[12]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; -0.009     ; 3.586      ;
; -2.560 ; lpm_dff:B_REG|dffs[7]                                                         ; lpm_dff:ALU_OUT|dffs[29]                                                                                       ; CLOCK        ; CLOCK       ; 1.000        ; -0.034     ; 3.558      ;
+--------+-------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK'                                                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                     ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]   ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; CU:inst3|lpm_shiftreg2:inst1000|lpm_shiftreg:LPM_SHIFTREG_component|dffs[1]   ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[3]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[5]  ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[18] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[19] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[20] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[21] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[22] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[23] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[24] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[25] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[26] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[27] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[28] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[29] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; NEW_PC:inst1|lpm_shiftreg5:inst9|lpm_shiftreg:LPM_SHIFTREG_component|dffs[30] ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[0]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst40|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst41|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst42|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst37|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst38|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst36|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst35|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst27|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[9]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; HW7:RF|lpm_shiftreg0:inst23|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; HW7:RF|lpm_shiftreg0:inst24|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; HW7:RF|lpm_shiftreg0:inst25|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; HW7:RF|lpm_shiftreg0:inst26|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; HW7:RF|lpm_shiftreg0:inst21|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; HW7:RF|lpm_shiftreg0:inst22|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; HW7:RF|lpm_shiftreg0:inst53|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; HW7:RF|lpm_shiftreg0:inst28|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; HW7:RF|lpm_shiftreg0:inst34|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; HW7:RF|lpm_shiftreg0:inst33|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; HW7:RF|lpm_shiftreg0:inst31|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; HW7:RF|lpm_shiftreg0:inst32|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; HW7:RF|lpm_shiftreg0:inst30|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; HW7:RF|lpm_shiftreg0:inst29|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; HW7:RF|lpm_shiftreg0:inst54|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; HW7:RF|lpm_shiftreg0:inst48|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; HW7:RF|lpm_shiftreg0:inst46|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; HW7:RF|lpm_shiftreg0:inst45|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; HW7:RF|lpm_shiftreg0:inst44|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; HW7:RF|lpm_shiftreg0:inst43|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; HW7:RF|lpm_shiftreg0:inst50|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; HW7:RF|lpm_shiftreg0:inst49|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; HW7:RF|lpm_shiftreg0:inst39|lpm_shiftreg:LPM_SHIFTREG_component|dffs[7]       ; CLOCK        ; CLOCK       ; 0.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0                       ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0                       ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg0    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg0    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg1    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg1    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg10   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg10   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg11   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg11   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg2    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg2    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg3    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg3    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg4    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg4    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg5    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg5    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg6    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg6    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg7    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg7    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg8    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg8    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg9    ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a0~porta_address_reg9    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a1                       ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a1                       ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a10                      ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a10                      ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a100~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a101~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102                     ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102                     ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Rise       ; ICACHE20:inst|altsyncram:altsyncram_component|altsyncram_4071:auto_generated|ram_block1a102~porta_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RESET     ; CLOCK      ; 2.245 ; 2.245 ; Rise       ; CLOCK           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RESET     ; CLOCK      ; 0.419 ; 0.419 ; Rise       ; CLOCK           ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; ReadDataOne[*]   ; CLOCK      ; 7.737 ; 7.737 ; Rise       ; CLOCK           ;
;  ReadDataOne[0]  ; CLOCK      ; 7.318 ; 7.318 ; Rise       ; CLOCK           ;
;  ReadDataOne[1]  ; CLOCK      ; 7.220 ; 7.220 ; Rise       ; CLOCK           ;
;  ReadDataOne[2]  ; CLOCK      ; 7.313 ; 7.313 ; Rise       ; CLOCK           ;
;  ReadDataOne[3]  ; CLOCK      ; 7.293 ; 7.293 ; Rise       ; CLOCK           ;
;  ReadDataOne[4]  ; CLOCK      ; 6.833 ; 6.833 ; Rise       ; CLOCK           ;
;  ReadDataOne[5]  ; CLOCK      ; 6.343 ; 6.343 ; Rise       ; CLOCK           ;
;  ReadDataOne[6]  ; CLOCK      ; 6.617 ; 6.617 ; Rise       ; CLOCK           ;
;  ReadDataOne[7]  ; CLOCK      ; 7.279 ; 7.279 ; Rise       ; CLOCK           ;
;  ReadDataOne[8]  ; CLOCK      ; 7.106 ; 7.106 ; Rise       ; CLOCK           ;
;  ReadDataOne[9]  ; CLOCK      ; 7.737 ; 7.737 ; Rise       ; CLOCK           ;
;  ReadDataOne[10] ; CLOCK      ; 6.920 ; 6.920 ; Rise       ; CLOCK           ;
;  ReadDataOne[11] ; CLOCK      ; 7.222 ; 7.222 ; Rise       ; CLOCK           ;
;  ReadDataOne[12] ; CLOCK      ; 6.955 ; 6.955 ; Rise       ; CLOCK           ;
;  ReadDataOne[13] ; CLOCK      ; 6.739 ; 6.739 ; Rise       ; CLOCK           ;
;  ReadDataOne[14] ; CLOCK      ; 7.045 ; 7.045 ; Rise       ; CLOCK           ;
;  ReadDataOne[15] ; CLOCK      ; 7.097 ; 7.097 ; Rise       ; CLOCK           ;
;  ReadDataOne[16] ; CLOCK      ; 6.792 ; 6.792 ; Rise       ; CLOCK           ;
;  ReadDataOne[17] ; CLOCK      ; 7.437 ; 7.437 ; Rise       ; CLOCK           ;
;  ReadDataOne[18] ; CLOCK      ; 6.894 ; 6.894 ; Rise       ; CLOCK           ;
;  ReadDataOne[19] ; CLOCK      ; 7.191 ; 7.191 ; Rise       ; CLOCK           ;
;  ReadDataOne[20] ; CLOCK      ; 7.085 ; 7.085 ; Rise       ; CLOCK           ;
;  ReadDataOne[21] ; CLOCK      ; 6.924 ; 6.924 ; Rise       ; CLOCK           ;
;  ReadDataOne[22] ; CLOCK      ; 7.456 ; 7.456 ; Rise       ; CLOCK           ;
;  ReadDataOne[23] ; CLOCK      ; 7.071 ; 7.071 ; Rise       ; CLOCK           ;
;  ReadDataOne[24] ; CLOCK      ; 7.509 ; 7.509 ; Rise       ; CLOCK           ;
;  ReadDataOne[25] ; CLOCK      ; 7.550 ; 7.550 ; Rise       ; CLOCK           ;
;  ReadDataOne[26] ; CLOCK      ; 7.382 ; 7.382 ; Rise       ; CLOCK           ;
;  ReadDataOne[27] ; CLOCK      ; 6.882 ; 6.882 ; Rise       ; CLOCK           ;
;  ReadDataOne[28] ; CLOCK      ; 7.112 ; 7.112 ; Rise       ; CLOCK           ;
;  ReadDataOne[29] ; CLOCK      ; 7.478 ; 7.478 ; Rise       ; CLOCK           ;
;  ReadDataOne[30] ; CLOCK      ; 7.269 ; 7.269 ; Rise       ; CLOCK           ;
;  ReadDataOne[31] ; CLOCK      ; 6.530 ; 6.530 ; Rise       ; CLOCK           ;
; ReadDataTwo[*]   ; CLOCK      ; 7.625 ; 7.625 ; Rise       ; CLOCK           ;
;  ReadDataTwo[0]  ; CLOCK      ; 7.210 ; 7.210 ; Rise       ; CLOCK           ;
;  ReadDataTwo[1]  ; CLOCK      ; 7.074 ; 7.074 ; Rise       ; CLOCK           ;
;  ReadDataTwo[2]  ; CLOCK      ; 7.625 ; 7.625 ; Rise       ; CLOCK           ;
;  ReadDataTwo[3]  ; CLOCK      ; 6.349 ; 6.349 ; Rise       ; CLOCK           ;
;  ReadDataTwo[4]  ; CLOCK      ; 7.184 ; 7.184 ; Rise       ; CLOCK           ;
;  ReadDataTwo[5]  ; CLOCK      ; 7.051 ; 7.051 ; Rise       ; CLOCK           ;
;  ReadDataTwo[6]  ; CLOCK      ; 7.520 ; 7.520 ; Rise       ; CLOCK           ;
;  ReadDataTwo[7]  ; CLOCK      ; 7.021 ; 7.021 ; Rise       ; CLOCK           ;
;  ReadDataTwo[8]  ; CLOCK      ; 7.168 ; 7.168 ; Rise       ; CLOCK           ;
;  ReadDataTwo[9]  ; CLOCK      ; 7.458 ; 7.458 ; Rise       ; CLOCK           ;
;  ReadDataTwo[10] ; CLOCK      ; 6.943 ; 6.943 ; Rise       ; CLOCK           ;
;  ReadDataTwo[11] ; CLOCK      ; 7.014 ; 7.014 ; Rise       ; CLOCK           ;
;  ReadDataTwo[12] ; CLOCK      ; 6.952 ; 6.952 ; Rise       ; CLOCK           ;
;  ReadDataTwo[13] ; CLOCK      ; 7.295 ; 7.295 ; Rise       ; CLOCK           ;
;  ReadDataTwo[14] ; CLOCK      ; 7.056 ; 7.056 ; Rise       ; CLOCK           ;
;  ReadDataTwo[15] ; CLOCK      ; 6.922 ; 6.922 ; Rise       ; CLOCK           ;
;  ReadDataTwo[16] ; CLOCK      ; 7.236 ; 7.236 ; Rise       ; CLOCK           ;
;  ReadDataTwo[17] ; CLOCK      ; 7.278 ; 7.278 ; Rise       ; CLOCK           ;
;  ReadDataTwo[18] ; CLOCK      ; 7.300 ; 7.300 ; Rise       ; CLOCK           ;
;  ReadDataTwo[19] ; CLOCK      ; 6.676 ; 6.676 ; Rise       ; CLOCK           ;
;  ReadDataTwo[20] ; CLOCK      ; 6.963 ; 6.963 ; Rise       ; CLOCK           ;
;  ReadDataTwo[21] ; CLOCK      ; 6.527 ; 6.527 ; Rise       ; CLOCK           ;
;  ReadDataTwo[22] ; CLOCK      ; 6.989 ; 6.989 ; Rise       ; CLOCK           ;
;  ReadDataTwo[23] ; CLOCK      ; 6.740 ; 6.740 ; Rise       ; CLOCK           ;
;  ReadDataTwo[24] ; CLOCK      ; 7.343 ; 7.343 ; Rise       ; CLOCK           ;
;  ReadDataTwo[25] ; CLOCK      ; 6.919 ; 6.919 ; Rise       ; CLOCK           ;
;  ReadDataTwo[26] ; CLOCK      ; 7.525 ; 7.525 ; Rise       ; CLOCK           ;
;  ReadDataTwo[27] ; CLOCK      ; 7.020 ; 7.020 ; Rise       ; CLOCK           ;
;  ReadDataTwo[28] ; CLOCK      ; 7.309 ; 7.309 ; Rise       ; CLOCK           ;
;  ReadDataTwo[29] ; CLOCK      ; 7.410 ; 7.410 ; Rise       ; CLOCK           ;
;  ReadDataTwo[30] ; CLOCK      ; 7.032 ; 7.032 ; Rise       ; CLOCK           ;
;  ReadDataTwo[31] ; CLOCK      ; 7.020 ; 7.020 ; Rise       ; CLOCK           ;
; do_update        ; CLOCK      ; 4.638 ; 4.638 ; Rise       ; CLOCK           ;
; eq               ; CLOCK      ; 6.368 ; 6.368 ; Rise       ; CLOCK           ;
; inst_cache_en    ; CLOCK      ; 5.336 ; 5.336 ; Rise       ; CLOCK           ;
; instr[*]         ; CLOCK      ; 5.322 ; 5.322 ; Rise       ; CLOCK           ;
;  instr[0]        ; CLOCK      ; 4.747 ; 4.747 ; Rise       ; CLOCK           ;
;  instr[1]        ; CLOCK      ; 4.467 ; 4.467 ; Rise       ; CLOCK           ;
;  instr[2]        ; CLOCK      ; 4.777 ; 4.777 ; Rise       ; CLOCK           ;
;  instr[3]        ; CLOCK      ; 4.524 ; 4.524 ; Rise       ; CLOCK           ;
;  instr[4]        ; CLOCK      ; 5.322 ; 5.322 ; Rise       ; CLOCK           ;
;  instr[5]        ; CLOCK      ; 4.604 ; 4.604 ; Rise       ; CLOCK           ;
;  instr[6]        ; CLOCK      ; 4.572 ; 4.572 ; Rise       ; CLOCK           ;
;  instr[7]        ; CLOCK      ; 4.515 ; 4.515 ; Rise       ; CLOCK           ;
;  instr[8]        ; CLOCK      ; 4.562 ; 4.562 ; Rise       ; CLOCK           ;
;  instr[9]        ; CLOCK      ; 4.901 ; 4.901 ; Rise       ; CLOCK           ;
;  instr[10]       ; CLOCK      ; 4.637 ; 4.637 ; Rise       ; CLOCK           ;
;  instr[11]       ; CLOCK      ; 4.371 ; 4.371 ; Rise       ; CLOCK           ;
;  instr[12]       ; CLOCK      ; 4.670 ; 4.670 ; Rise       ; CLOCK           ;
;  instr[13]       ; CLOCK      ; 4.362 ; 4.362 ; Rise       ; CLOCK           ;
;  instr[14]       ; CLOCK      ; 4.306 ; 4.306 ; Rise       ; CLOCK           ;
;  instr[15]       ; CLOCK      ; 4.940 ; 4.940 ; Rise       ; CLOCK           ;
;  instr[16]       ; CLOCK      ; 4.736 ; 4.736 ; Rise       ; CLOCK           ;
;  instr[17]       ; CLOCK      ; 4.643 ; 4.643 ; Rise       ; CLOCK           ;
;  instr[18]       ; CLOCK      ; 4.506 ; 4.506 ; Rise       ; CLOCK           ;
;  instr[19]       ; CLOCK      ; 4.837 ; 4.837 ; Rise       ; CLOCK           ;
; is_shamt_load    ; CLOCK      ; 6.397 ; 6.397 ; Rise       ; CLOCK           ;
; overflow         ; CLOCK      ; 7.360 ; 7.360 ; Rise       ; CLOCK           ;
; pc[*]            ; CLOCK      ; 6.352 ; 6.352 ; Rise       ; CLOCK           ;
;  pc[2]           ; CLOCK      ; 5.972 ; 5.972 ; Rise       ; CLOCK           ;
;  pc[3]           ; CLOCK      ; 5.699 ; 5.699 ; Rise       ; CLOCK           ;
;  pc[4]           ; CLOCK      ; 6.073 ; 6.073 ; Rise       ; CLOCK           ;
;  pc[5]           ; CLOCK      ; 6.184 ; 6.184 ; Rise       ; CLOCK           ;
;  pc[6]           ; CLOCK      ; 5.744 ; 5.744 ; Rise       ; CLOCK           ;
;  pc[7]           ; CLOCK      ; 5.238 ; 5.238 ; Rise       ; CLOCK           ;
;  pc[8]           ; CLOCK      ; 6.309 ; 6.309 ; Rise       ; CLOCK           ;
;  pc[9]           ; CLOCK      ; 6.352 ; 6.352 ; Rise       ; CLOCK           ;
;  pc[10]          ; CLOCK      ; 4.984 ; 4.984 ; Rise       ; CLOCK           ;
;  pc[11]          ; CLOCK      ; 6.083 ; 6.083 ; Rise       ; CLOCK           ;
;  pc[12]          ; CLOCK      ; 6.172 ; 6.172 ; Rise       ; CLOCK           ;
;  pc[13]          ; CLOCK      ; 4.592 ; 4.592 ; Rise       ; CLOCK           ;
;  pc[14]          ; CLOCK      ; 4.470 ; 4.470 ; Rise       ; CLOCK           ;
;  pc[15]          ; CLOCK      ; 4.121 ; 4.121 ; Rise       ; CLOCK           ;
;  pc[16]          ; CLOCK      ; 4.400 ; 4.400 ; Rise       ; CLOCK           ;
;  pc[17]          ; CLOCK      ; 4.669 ; 4.669 ; Rise       ; CLOCK           ;
;  pc[18]          ; CLOCK      ; 3.957 ; 3.957 ; Rise       ; CLOCK           ;
;  pc[19]          ; CLOCK      ; 4.646 ; 4.646 ; Rise       ; CLOCK           ;
;  pc[20]          ; CLOCK      ; 4.429 ; 4.429 ; Rise       ; CLOCK           ;
;  pc[21]          ; CLOCK      ; 4.582 ; 4.582 ; Rise       ; CLOCK           ;
;  pc[22]          ; CLOCK      ; 4.094 ; 4.094 ; Rise       ; CLOCK           ;
;  pc[23]          ; CLOCK      ; 4.499 ; 4.499 ; Rise       ; CLOCK           ;
;  pc[24]          ; CLOCK      ; 4.380 ; 4.380 ; Rise       ; CLOCK           ;
;  pc[25]          ; CLOCK      ; 4.490 ; 4.490 ; Rise       ; CLOCK           ;
;  pc[26]          ; CLOCK      ; 4.288 ; 4.288 ; Rise       ; CLOCK           ;
;  pc[27]          ; CLOCK      ; 4.268 ; 4.268 ; Rise       ; CLOCK           ;
;  pc[28]          ; CLOCK      ; 4.405 ; 4.405 ; Rise       ; CLOCK           ;
;  pc[29]          ; CLOCK      ; 4.669 ; 4.669 ; Rise       ; CLOCK           ;
;  pc[30]          ; CLOCK      ; 4.538 ; 4.538 ; Rise       ; CLOCK           ;
;  pc[31]          ; CLOCK      ; 4.475 ; 4.475 ; Rise       ; CLOCK           ;
; reg_write        ; CLOCK      ; 4.973 ; 4.973 ; Rise       ; CLOCK           ;
; sgn              ; CLOCK      ; 7.451 ; 7.451 ; Rise       ; CLOCK           ;
; write_date[*]    ; CLOCK      ; 7.323 ; 7.323 ; Rise       ; CLOCK           ;
;  write_date[0]   ; CLOCK      ; 6.520 ; 6.520 ; Rise       ; CLOCK           ;
;  write_date[1]   ; CLOCK      ; 6.366 ; 6.366 ; Rise       ; CLOCK           ;
;  write_date[2]   ; CLOCK      ; 6.321 ; 6.321 ; Rise       ; CLOCK           ;
;  write_date[3]   ; CLOCK      ; 7.323 ; 7.323 ; Rise       ; CLOCK           ;
;  write_date[4]   ; CLOCK      ; 6.853 ; 6.853 ; Rise       ; CLOCK           ;
;  write_date[5]   ; CLOCK      ; 6.501 ; 6.501 ; Rise       ; CLOCK           ;
;  write_date[6]   ; CLOCK      ; 6.821 ; 6.821 ; Rise       ; CLOCK           ;
;  write_date[7]   ; CLOCK      ; 6.504 ; 6.504 ; Rise       ; CLOCK           ;
;  write_date[8]   ; CLOCK      ; 6.690 ; 6.690 ; Rise       ; CLOCK           ;
;  write_date[9]   ; CLOCK      ; 6.256 ; 6.256 ; Rise       ; CLOCK           ;
;  write_date[10]  ; CLOCK      ; 6.050 ; 6.050 ; Rise       ; CLOCK           ;
;  write_date[11]  ; CLOCK      ; 5.960 ; 5.960 ; Rise       ; CLOCK           ;
;  write_date[12]  ; CLOCK      ; 5.970 ; 5.970 ; Rise       ; CLOCK           ;
;  write_date[13]  ; CLOCK      ; 6.257 ; 6.257 ; Rise       ; CLOCK           ;
;  write_date[14]  ; CLOCK      ; 6.780 ; 6.780 ; Rise       ; CLOCK           ;
;  write_date[15]  ; CLOCK      ; 6.277 ; 6.277 ; Rise       ; CLOCK           ;
;  write_date[16]  ; CLOCK      ; 6.356 ; 6.356 ; Rise       ; CLOCK           ;
;  write_date[17]  ; CLOCK      ; 6.416 ; 6.416 ; Rise       ; CLOCK           ;
;  write_date[18]  ; CLOCK      ; 5.858 ; 5.858 ; Rise       ; CLOCK           ;
;  write_date[19]  ; CLOCK      ; 6.579 ; 6.579 ; Rise       ; CLOCK           ;
;  write_date[20]  ; CLOCK      ; 5.478 ; 5.478 ; Rise       ; CLOCK           ;
;  write_date[21]  ; CLOCK      ; 6.657 ; 6.657 ; Rise       ; CLOCK           ;
;  write_date[22]  ; CLOCK      ; 5.948 ; 5.948 ; Rise       ; CLOCK           ;
;  write_date[23]  ; CLOCK      ; 6.000 ; 6.000 ; Rise       ; CLOCK           ;
;  write_date[24]  ; CLOCK      ; 5.612 ; 5.612 ; Rise       ; CLOCK           ;
;  write_date[25]  ; CLOCK      ; 6.070 ; 6.070 ; Rise       ; CLOCK           ;
;  write_date[26]  ; CLOCK      ; 6.228 ; 6.228 ; Rise       ; CLOCK           ;
;  write_date[27]  ; CLOCK      ; 6.851 ; 6.851 ; Rise       ; CLOCK           ;
;  write_date[28]  ; CLOCK      ; 5.888 ; 5.888 ; Rise       ; CLOCK           ;
;  write_date[29]  ; CLOCK      ; 6.595 ; 6.595 ; Rise       ; CLOCK           ;
;  write_date[30]  ; CLOCK      ; 6.090 ; 6.090 ; Rise       ; CLOCK           ;
;  write_date[31]  ; CLOCK      ; 5.619 ; 5.619 ; Rise       ; CLOCK           ;
; zero             ; CLOCK      ; 9.130 ; 9.130 ; Rise       ; CLOCK           ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; ReadDataOne[*]   ; CLOCK      ; 4.874 ; 4.874 ; Rise       ; CLOCK           ;
;  ReadDataOne[0]  ; CLOCK      ; 6.050 ; 6.050 ; Rise       ; CLOCK           ;
;  ReadDataOne[1]  ; CLOCK      ; 5.371 ; 5.371 ; Rise       ; CLOCK           ;
;  ReadDataOne[2]  ; CLOCK      ; 5.825 ; 5.825 ; Rise       ; CLOCK           ;
;  ReadDataOne[3]  ; CLOCK      ; 5.752 ; 5.752 ; Rise       ; CLOCK           ;
;  ReadDataOne[4]  ; CLOCK      ; 5.309 ; 5.309 ; Rise       ; CLOCK           ;
;  ReadDataOne[5]  ; CLOCK      ; 4.882 ; 4.882 ; Rise       ; CLOCK           ;
;  ReadDataOne[6]  ; CLOCK      ; 4.995 ; 4.995 ; Rise       ; CLOCK           ;
;  ReadDataOne[7]  ; CLOCK      ; 5.761 ; 5.761 ; Rise       ; CLOCK           ;
;  ReadDataOne[8]  ; CLOCK      ; 5.478 ; 5.478 ; Rise       ; CLOCK           ;
;  ReadDataOne[9]  ; CLOCK      ; 5.630 ; 5.630 ; Rise       ; CLOCK           ;
;  ReadDataOne[10] ; CLOCK      ; 5.524 ; 5.524 ; Rise       ; CLOCK           ;
;  ReadDataOne[11] ; CLOCK      ; 5.669 ; 5.669 ; Rise       ; CLOCK           ;
;  ReadDataOne[12] ; CLOCK      ; 5.502 ; 5.502 ; Rise       ; CLOCK           ;
;  ReadDataOne[13] ; CLOCK      ; 5.136 ; 5.136 ; Rise       ; CLOCK           ;
;  ReadDataOne[14] ; CLOCK      ; 5.113 ; 5.113 ; Rise       ; CLOCK           ;
;  ReadDataOne[15] ; CLOCK      ; 5.538 ; 5.538 ; Rise       ; CLOCK           ;
;  ReadDataOne[16] ; CLOCK      ; 5.162 ; 5.162 ; Rise       ; CLOCK           ;
;  ReadDataOne[17] ; CLOCK      ; 5.105 ; 5.105 ; Rise       ; CLOCK           ;
;  ReadDataOne[18] ; CLOCK      ; 5.085 ; 5.085 ; Rise       ; CLOCK           ;
;  ReadDataOne[19] ; CLOCK      ; 5.663 ; 5.663 ; Rise       ; CLOCK           ;
;  ReadDataOne[20] ; CLOCK      ; 5.568 ; 5.568 ; Rise       ; CLOCK           ;
;  ReadDataOne[21] ; CLOCK      ; 5.311 ; 5.311 ; Rise       ; CLOCK           ;
;  ReadDataOne[22] ; CLOCK      ; 5.961 ; 5.961 ; Rise       ; CLOCK           ;
;  ReadDataOne[23] ; CLOCK      ; 5.414 ; 5.414 ; Rise       ; CLOCK           ;
;  ReadDataOne[24] ; CLOCK      ; 5.975 ; 5.975 ; Rise       ; CLOCK           ;
;  ReadDataOne[25] ; CLOCK      ; 5.904 ; 5.904 ; Rise       ; CLOCK           ;
;  ReadDataOne[26] ; CLOCK      ; 5.658 ; 5.658 ; Rise       ; CLOCK           ;
;  ReadDataOne[27] ; CLOCK      ; 5.570 ; 5.570 ; Rise       ; CLOCK           ;
;  ReadDataOne[28] ; CLOCK      ; 5.359 ; 5.359 ; Rise       ; CLOCK           ;
;  ReadDataOne[29] ; CLOCK      ; 5.704 ; 5.704 ; Rise       ; CLOCK           ;
;  ReadDataOne[30] ; CLOCK      ; 5.500 ; 5.500 ; Rise       ; CLOCK           ;
;  ReadDataOne[31] ; CLOCK      ; 4.874 ; 4.874 ; Rise       ; CLOCK           ;
; ReadDataTwo[*]   ; CLOCK      ; 5.014 ; 5.014 ; Rise       ; CLOCK           ;
;  ReadDataTwo[0]  ; CLOCK      ; 5.735 ; 5.735 ; Rise       ; CLOCK           ;
;  ReadDataTwo[1]  ; CLOCK      ; 5.407 ; 5.407 ; Rise       ; CLOCK           ;
;  ReadDataTwo[2]  ; CLOCK      ; 5.340 ; 5.340 ; Rise       ; CLOCK           ;
;  ReadDataTwo[3]  ; CLOCK      ; 5.109 ; 5.109 ; Rise       ; CLOCK           ;
;  ReadDataTwo[4]  ; CLOCK      ; 5.251 ; 5.251 ; Rise       ; CLOCK           ;
;  ReadDataTwo[5]  ; CLOCK      ; 5.399 ; 5.399 ; Rise       ; CLOCK           ;
;  ReadDataTwo[6]  ; CLOCK      ; 5.948 ; 5.948 ; Rise       ; CLOCK           ;
;  ReadDataTwo[7]  ; CLOCK      ; 5.426 ; 5.426 ; Rise       ; CLOCK           ;
;  ReadDataTwo[8]  ; CLOCK      ; 5.361 ; 5.361 ; Rise       ; CLOCK           ;
;  ReadDataTwo[9]  ; CLOCK      ; 6.054 ; 6.054 ; Rise       ; CLOCK           ;
;  ReadDataTwo[10] ; CLOCK      ; 5.474 ; 5.474 ; Rise       ; CLOCK           ;
;  ReadDataTwo[11] ; CLOCK      ; 5.473 ; 5.473 ; Rise       ; CLOCK           ;
;  ReadDataTwo[12] ; CLOCK      ; 5.173 ; 5.173 ; Rise       ; CLOCK           ;
;  ReadDataTwo[13] ; CLOCK      ; 5.809 ; 5.809 ; Rise       ; CLOCK           ;
;  ReadDataTwo[14] ; CLOCK      ; 5.477 ; 5.477 ; Rise       ; CLOCK           ;
;  ReadDataTwo[15] ; CLOCK      ; 5.205 ; 5.205 ; Rise       ; CLOCK           ;
;  ReadDataTwo[16] ; CLOCK      ; 5.622 ; 5.622 ; Rise       ; CLOCK           ;
;  ReadDataTwo[17] ; CLOCK      ; 5.767 ; 5.767 ; Rise       ; CLOCK           ;
;  ReadDataTwo[18] ; CLOCK      ; 5.600 ; 5.600 ; Rise       ; CLOCK           ;
;  ReadDataTwo[19] ; CLOCK      ; 5.014 ; 5.014 ; Rise       ; CLOCK           ;
;  ReadDataTwo[20] ; CLOCK      ; 5.333 ; 5.333 ; Rise       ; CLOCK           ;
;  ReadDataTwo[21] ; CLOCK      ; 5.250 ; 5.250 ; Rise       ; CLOCK           ;
;  ReadDataTwo[22] ; CLOCK      ; 5.448 ; 5.448 ; Rise       ; CLOCK           ;
;  ReadDataTwo[23] ; CLOCK      ; 5.310 ; 5.310 ; Rise       ; CLOCK           ;
;  ReadDataTwo[24] ; CLOCK      ; 5.534 ; 5.534 ; Rise       ; CLOCK           ;
;  ReadDataTwo[25] ; CLOCK      ; 5.571 ; 5.571 ; Rise       ; CLOCK           ;
;  ReadDataTwo[26] ; CLOCK      ; 5.512 ; 5.512 ; Rise       ; CLOCK           ;
;  ReadDataTwo[27] ; CLOCK      ; 5.365 ; 5.365 ; Rise       ; CLOCK           ;
;  ReadDataTwo[28] ; CLOCK      ; 5.303 ; 5.303 ; Rise       ; CLOCK           ;
;  ReadDataTwo[29] ; CLOCK      ; 5.713 ; 5.713 ; Rise       ; CLOCK           ;
;  ReadDataTwo[30] ; CLOCK      ; 5.493 ; 5.493 ; Rise       ; CLOCK           ;
;  ReadDataTwo[31] ; CLOCK      ; 5.512 ; 5.512 ; Rise       ; CLOCK           ;
; do_update        ; CLOCK      ; 4.616 ; 4.616 ; Rise       ; CLOCK           ;
; eq               ; CLOCK      ; 4.996 ; 4.996 ; Rise       ; CLOCK           ;
; inst_cache_en    ; CLOCK      ; 5.127 ; 5.127 ; Rise       ; CLOCK           ;
; instr[*]         ; CLOCK      ; 4.306 ; 4.306 ; Rise       ; CLOCK           ;
;  instr[0]        ; CLOCK      ; 4.747 ; 4.747 ; Rise       ; CLOCK           ;
;  instr[1]        ; CLOCK      ; 4.467 ; 4.467 ; Rise       ; CLOCK           ;
;  instr[2]        ; CLOCK      ; 4.777 ; 4.777 ; Rise       ; CLOCK           ;
;  instr[3]        ; CLOCK      ; 4.524 ; 4.524 ; Rise       ; CLOCK           ;
;  instr[4]        ; CLOCK      ; 5.322 ; 5.322 ; Rise       ; CLOCK           ;
;  instr[5]        ; CLOCK      ; 4.604 ; 4.604 ; Rise       ; CLOCK           ;
;  instr[6]        ; CLOCK      ; 4.572 ; 4.572 ; Rise       ; CLOCK           ;
;  instr[7]        ; CLOCK      ; 4.515 ; 4.515 ; Rise       ; CLOCK           ;
;  instr[8]        ; CLOCK      ; 4.562 ; 4.562 ; Rise       ; CLOCK           ;
;  instr[9]        ; CLOCK      ; 4.901 ; 4.901 ; Rise       ; CLOCK           ;
;  instr[10]       ; CLOCK      ; 4.637 ; 4.637 ; Rise       ; CLOCK           ;
;  instr[11]       ; CLOCK      ; 4.371 ; 4.371 ; Rise       ; CLOCK           ;
;  instr[12]       ; CLOCK      ; 4.670 ; 4.670 ; Rise       ; CLOCK           ;
;  instr[13]       ; CLOCK      ; 4.362 ; 4.362 ; Rise       ; CLOCK           ;
;  instr[14]       ; CLOCK      ; 4.306 ; 4.306 ; Rise       ; CLOCK           ;
;  instr[15]       ; CLOCK      ; 4.940 ; 4.940 ; Rise       ; CLOCK           ;
;  instr[16]       ; CLOCK      ; 4.736 ; 4.736 ; Rise       ; CLOCK           ;
;  instr[17]       ; CLOCK      ; 4.643 ; 4.643 ; Rise       ; CLOCK           ;
;  instr[18]       ; CLOCK      ; 4.506 ; 4.506 ; Rise       ; CLOCK           ;
;  instr[19]       ; CLOCK      ; 4.837 ; 4.837 ; Rise       ; CLOCK           ;
; is_shamt_load    ; CLOCK      ; 5.846 ; 5.846 ; Rise       ; CLOCK           ;
; overflow         ; CLOCK      ; 5.207 ; 5.207 ; Rise       ; CLOCK           ;
; pc[*]            ; CLOCK      ; 3.957 ; 3.957 ; Rise       ; CLOCK           ;
;  pc[2]           ; CLOCK      ; 5.972 ; 5.972 ; Rise       ; CLOCK           ;
;  pc[3]           ; CLOCK      ; 5.699 ; 5.699 ; Rise       ; CLOCK           ;
;  pc[4]           ; CLOCK      ; 6.073 ; 6.073 ; Rise       ; CLOCK           ;
;  pc[5]           ; CLOCK      ; 6.184 ; 6.184 ; Rise       ; CLOCK           ;
;  pc[6]           ; CLOCK      ; 5.744 ; 5.744 ; Rise       ; CLOCK           ;
;  pc[7]           ; CLOCK      ; 5.238 ; 5.238 ; Rise       ; CLOCK           ;
;  pc[8]           ; CLOCK      ; 6.309 ; 6.309 ; Rise       ; CLOCK           ;
;  pc[9]           ; CLOCK      ; 6.352 ; 6.352 ; Rise       ; CLOCK           ;
;  pc[10]          ; CLOCK      ; 4.984 ; 4.984 ; Rise       ; CLOCK           ;
;  pc[11]          ; CLOCK      ; 6.083 ; 6.083 ; Rise       ; CLOCK           ;
;  pc[12]          ; CLOCK      ; 6.172 ; 6.172 ; Rise       ; CLOCK           ;
;  pc[13]          ; CLOCK      ; 4.592 ; 4.592 ; Rise       ; CLOCK           ;
;  pc[14]          ; CLOCK      ; 4.470 ; 4.470 ; Rise       ; CLOCK           ;
;  pc[15]          ; CLOCK      ; 4.121 ; 4.121 ; Rise       ; CLOCK           ;
;  pc[16]          ; CLOCK      ; 4.400 ; 4.400 ; Rise       ; CLOCK           ;
;  pc[17]          ; CLOCK      ; 4.669 ; 4.669 ; Rise       ; CLOCK           ;
;  pc[18]          ; CLOCK      ; 3.957 ; 3.957 ; Rise       ; CLOCK           ;
;  pc[19]          ; CLOCK      ; 4.646 ; 4.646 ; Rise       ; CLOCK           ;
;  pc[20]          ; CLOCK      ; 4.429 ; 4.429 ; Rise       ; CLOCK           ;
;  pc[21]          ; CLOCK      ; 4.582 ; 4.582 ; Rise       ; CLOCK           ;
;  pc[22]          ; CLOCK      ; 4.094 ; 4.094 ; Rise       ; CLOCK           ;
;  pc[23]          ; CLOCK      ; 4.499 ; 4.499 ; Rise       ; CLOCK           ;
;  pc[24]          ; CLOCK      ; 4.380 ; 4.380 ; Rise       ; CLOCK           ;
;  pc[25]          ; CLOCK      ; 4.490 ; 4.490 ; Rise       ; CLOCK           ;
;  pc[26]          ; CLOCK      ; 4.288 ; 4.288 ; Rise       ; CLOCK           ;
;  pc[27]          ; CLOCK      ; 4.268 ; 4.268 ; Rise       ; CLOCK           ;
;  pc[28]          ; CLOCK      ; 4.405 ; 4.405 ; Rise       ; CLOCK           ;
;  pc[29]          ; CLOCK      ; 4.669 ; 4.669 ; Rise       ; CLOCK           ;
;  pc[30]          ; CLOCK      ; 4.538 ; 4.538 ; Rise       ; CLOCK           ;
;  pc[31]          ; CLOCK      ; 4.475 ; 4.475 ; Rise       ; CLOCK           ;
; reg_write        ; CLOCK      ; 4.909 ; 4.909 ; Rise       ; CLOCK           ;
; sgn              ; CLOCK      ; 5.141 ; 5.141 ; Rise       ; CLOCK           ;
; write_date[*]    ; CLOCK      ; 4.470 ; 4.470 ; Rise       ; CLOCK           ;
;  write_date[0]   ; CLOCK      ; 4.957 ; 4.957 ; Rise       ; CLOCK           ;
;  write_date[1]   ; CLOCK      ; 4.808 ; 4.808 ; Rise       ; CLOCK           ;
;  write_date[2]   ; CLOCK      ; 5.188 ; 5.188 ; Rise       ; CLOCK           ;
;  write_date[3]   ; CLOCK      ; 5.918 ; 5.918 ; Rise       ; CLOCK           ;
;  write_date[4]   ; CLOCK      ; 5.309 ; 5.309 ; Rise       ; CLOCK           ;
;  write_date[5]   ; CLOCK      ; 4.920 ; 4.920 ; Rise       ; CLOCK           ;
;  write_date[6]   ; CLOCK      ; 5.178 ; 5.178 ; Rise       ; CLOCK           ;
;  write_date[7]   ; CLOCK      ; 4.942 ; 4.942 ; Rise       ; CLOCK           ;
;  write_date[8]   ; CLOCK      ; 4.910 ; 4.910 ; Rise       ; CLOCK           ;
;  write_date[9]   ; CLOCK      ; 4.470 ; 4.470 ; Rise       ; CLOCK           ;
;  write_date[10]  ; CLOCK      ; 4.844 ; 4.844 ; Rise       ; CLOCK           ;
;  write_date[11]  ; CLOCK      ; 4.754 ; 4.754 ; Rise       ; CLOCK           ;
;  write_date[12]  ; CLOCK      ; 4.753 ; 4.753 ; Rise       ; CLOCK           ;
;  write_date[13]  ; CLOCK      ; 4.970 ; 4.970 ; Rise       ; CLOCK           ;
;  write_date[14]  ; CLOCK      ; 5.493 ; 5.493 ; Rise       ; CLOCK           ;
;  write_date[15]  ; CLOCK      ; 5.034 ; 5.034 ; Rise       ; CLOCK           ;
;  write_date[16]  ; CLOCK      ; 5.321 ; 5.321 ; Rise       ; CLOCK           ;
;  write_date[17]  ; CLOCK      ; 5.414 ; 5.414 ; Rise       ; CLOCK           ;
;  write_date[18]  ; CLOCK      ; 4.643 ; 4.643 ; Rise       ; CLOCK           ;
;  write_date[19]  ; CLOCK      ; 5.095 ; 5.095 ; Rise       ; CLOCK           ;
;  write_date[20]  ; CLOCK      ; 4.602 ; 4.602 ; Rise       ; CLOCK           ;
;  write_date[21]  ; CLOCK      ; 5.407 ; 5.407 ; Rise       ; CLOCK           ;
;  write_date[22]  ; CLOCK      ; 5.051 ; 5.051 ; Rise       ; CLOCK           ;
;  write_date[23]  ; CLOCK      ; 4.701 ; 4.701 ; Rise       ; CLOCK           ;
;  write_date[24]  ; CLOCK      ; 4.865 ; 4.865 ; Rise       ; CLOCK           ;
;  write_date[25]  ; CLOCK      ; 4.887 ; 4.887 ; Rise       ; CLOCK           ;
;  write_date[26]  ; CLOCK      ; 4.855 ; 4.855 ; Rise       ; CLOCK           ;
;  write_date[27]  ; CLOCK      ; 5.473 ; 5.473 ; Rise       ; CLOCK           ;
;  write_date[28]  ; CLOCK      ; 5.017 ; 5.017 ; Rise       ; CLOCK           ;
;  write_date[29]  ; CLOCK      ; 5.422 ; 5.422 ; Rise       ; CLOCK           ;
;  write_date[30]  ; CLOCK      ; 4.873 ; 4.873 ; Rise       ; CLOCK           ;
;  write_date[31]  ; CLOCK      ; 4.837 ; 4.837 ; Rise       ; CLOCK           ;
; zero             ; CLOCK      ; 5.353 ; 5.353 ; Rise       ; CLOCK           ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+---------------+----+-------+-------+----+
; Input Port ; Output Port   ; RR ; RF    ; FR    ; FF ;
+------------+---------------+----+-------+-------+----+
; RESET      ; inst_cache_en ;    ; 4.568 ; 4.568 ;    ;
+------------+---------------+----+-------+-------+----+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+---------------+----+-------+-------+----+
; Input Port ; Output Port   ; RR ; RF    ; FR    ; FF ;
+------------+---------------+----+-------+-------+----+
; RESET      ; inst_cache_en ;    ; 4.568 ; 4.568 ;    ;
+------------+---------------+----+-------+-------+----+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -9.188     ; 0.215 ; N/A      ; N/A     ; -1.423              ;
;  CLOCK           ; -9.188     ; 0.215 ; N/A      ; N/A     ; -1.423              ;
; Design-wide TNS  ; -14743.681 ; 0.0   ; 0.0      ; 0.0     ; -7067.06            ;
;  CLOCK           ; -14743.681 ; 0.000 ; N/A      ; N/A     ; -7067.060           ;
+------------------+------------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RESET     ; CLOCK      ; 5.242 ; 5.242 ; Rise       ; CLOCK           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RESET     ; CLOCK      ; 0.419 ; 0.419 ; Rise       ; CLOCK           ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; ReadDataOne[*]   ; CLOCK      ; 15.229 ; 15.229 ; Rise       ; CLOCK           ;
;  ReadDataOne[0]  ; CLOCK      ; 14.418 ; 14.418 ; Rise       ; CLOCK           ;
;  ReadDataOne[1]  ; CLOCK      ; 14.222 ; 14.222 ; Rise       ; CLOCK           ;
;  ReadDataOne[2]  ; CLOCK      ; 14.322 ; 14.322 ; Rise       ; CLOCK           ;
;  ReadDataOne[3]  ; CLOCK      ; 14.344 ; 14.344 ; Rise       ; CLOCK           ;
;  ReadDataOne[4]  ; CLOCK      ; 13.218 ; 13.218 ; Rise       ; CLOCK           ;
;  ReadDataOne[5]  ; CLOCK      ; 12.300 ; 12.300 ; Rise       ; CLOCK           ;
;  ReadDataOne[6]  ; CLOCK      ; 12.841 ; 12.841 ; Rise       ; CLOCK           ;
;  ReadDataOne[7]  ; CLOCK      ; 14.185 ; 14.185 ; Rise       ; CLOCK           ;
;  ReadDataOne[8]  ; CLOCK      ; 13.793 ; 13.793 ; Rise       ; CLOCK           ;
;  ReadDataOne[9]  ; CLOCK      ; 15.229 ; 15.229 ; Rise       ; CLOCK           ;
;  ReadDataOne[10] ; CLOCK      ; 13.741 ; 13.741 ; Rise       ; CLOCK           ;
;  ReadDataOne[11] ; CLOCK      ; 14.196 ; 14.196 ; Rise       ; CLOCK           ;
;  ReadDataOne[12] ; CLOCK      ; 13.622 ; 13.622 ; Rise       ; CLOCK           ;
;  ReadDataOne[13] ; CLOCK      ; 12.910 ; 12.910 ; Rise       ; CLOCK           ;
;  ReadDataOne[14] ; CLOCK      ; 13.778 ; 13.778 ; Rise       ; CLOCK           ;
;  ReadDataOne[15] ; CLOCK      ; 14.019 ; 14.019 ; Rise       ; CLOCK           ;
;  ReadDataOne[16] ; CLOCK      ; 13.343 ; 13.343 ; Rise       ; CLOCK           ;
;  ReadDataOne[17] ; CLOCK      ; 14.614 ; 14.614 ; Rise       ; CLOCK           ;
;  ReadDataOne[18] ; CLOCK      ; 13.427 ; 13.427 ; Rise       ; CLOCK           ;
;  ReadDataOne[19] ; CLOCK      ; 14.013 ; 14.013 ; Rise       ; CLOCK           ;
;  ReadDataOne[20] ; CLOCK      ; 13.855 ; 13.855 ; Rise       ; CLOCK           ;
;  ReadDataOne[21] ; CLOCK      ; 13.502 ; 13.502 ; Rise       ; CLOCK           ;
;  ReadDataOne[22] ; CLOCK      ; 14.683 ; 14.683 ; Rise       ; CLOCK           ;
;  ReadDataOne[23] ; CLOCK      ; 13.672 ; 13.672 ; Rise       ; CLOCK           ;
;  ReadDataOne[24] ; CLOCK      ; 14.659 ; 14.659 ; Rise       ; CLOCK           ;
;  ReadDataOne[25] ; CLOCK      ; 14.867 ; 14.867 ; Rise       ; CLOCK           ;
;  ReadDataOne[26] ; CLOCK      ; 14.413 ; 14.413 ; Rise       ; CLOCK           ;
;  ReadDataOne[27] ; CLOCK      ; 13.305 ; 13.305 ; Rise       ; CLOCK           ;
;  ReadDataOne[28] ; CLOCK      ; 13.910 ; 13.910 ; Rise       ; CLOCK           ;
;  ReadDataOne[29] ; CLOCK      ; 14.750 ; 14.750 ; Rise       ; CLOCK           ;
;  ReadDataOne[30] ; CLOCK      ; 14.109 ; 14.109 ; Rise       ; CLOCK           ;
;  ReadDataOne[31] ; CLOCK      ; 12.734 ; 12.734 ; Rise       ; CLOCK           ;
; ReadDataTwo[*]   ; CLOCK      ; 15.122 ; 15.122 ; Rise       ; CLOCK           ;
;  ReadDataTwo[0]  ; CLOCK      ; 14.099 ; 14.099 ; Rise       ; CLOCK           ;
;  ReadDataTwo[1]  ; CLOCK      ; 13.952 ; 13.952 ; Rise       ; CLOCK           ;
;  ReadDataTwo[2]  ; CLOCK      ; 15.122 ; 15.122 ; Rise       ; CLOCK           ;
;  ReadDataTwo[3]  ; CLOCK      ; 12.433 ; 12.433 ; Rise       ; CLOCK           ;
;  ReadDataTwo[4]  ; CLOCK      ; 14.010 ; 14.010 ; Rise       ; CLOCK           ;
;  ReadDataTwo[5]  ; CLOCK      ; 13.944 ; 13.944 ; Rise       ; CLOCK           ;
;  ReadDataTwo[6]  ; CLOCK      ; 14.779 ; 14.779 ; Rise       ; CLOCK           ;
;  ReadDataTwo[7]  ; CLOCK      ; 13.800 ; 13.800 ; Rise       ; CLOCK           ;
;  ReadDataTwo[8]  ; CLOCK      ; 13.974 ; 13.974 ; Rise       ; CLOCK           ;
;  ReadDataTwo[9]  ; CLOCK      ; 14.615 ; 14.615 ; Rise       ; CLOCK           ;
;  ReadDataTwo[10] ; CLOCK      ; 13.714 ; 13.714 ; Rise       ; CLOCK           ;
;  ReadDataTwo[11] ; CLOCK      ; 13.638 ; 13.638 ; Rise       ; CLOCK           ;
;  ReadDataTwo[12] ; CLOCK      ; 13.667 ; 13.667 ; Rise       ; CLOCK           ;
;  ReadDataTwo[13] ; CLOCK      ; 14.385 ; 14.385 ; Rise       ; CLOCK           ;
;  ReadDataTwo[14] ; CLOCK      ; 13.791 ; 13.791 ; Rise       ; CLOCK           ;
;  ReadDataTwo[15] ; CLOCK      ; 13.651 ; 13.651 ; Rise       ; CLOCK           ;
;  ReadDataTwo[16] ; CLOCK      ; 14.316 ; 14.316 ; Rise       ; CLOCK           ;
;  ReadDataTwo[17] ; CLOCK      ; 14.036 ; 14.036 ; Rise       ; CLOCK           ;
;  ReadDataTwo[18] ; CLOCK      ; 14.375 ; 14.375 ; Rise       ; CLOCK           ;
;  ReadDataTwo[19] ; CLOCK      ; 13.031 ; 13.031 ; Rise       ; CLOCK           ;
;  ReadDataTwo[20] ; CLOCK      ; 13.529 ; 13.529 ; Rise       ; CLOCK           ;
;  ReadDataTwo[21] ; CLOCK      ; 12.722 ; 12.722 ; Rise       ; CLOCK           ;
;  ReadDataTwo[22] ; CLOCK      ; 13.881 ; 13.881 ; Rise       ; CLOCK           ;
;  ReadDataTwo[23] ; CLOCK      ; 13.126 ; 13.126 ; Rise       ; CLOCK           ;
;  ReadDataTwo[24] ; CLOCK      ; 14.435 ; 14.435 ; Rise       ; CLOCK           ;
;  ReadDataTwo[25] ; CLOCK      ; 13.717 ; 13.717 ; Rise       ; CLOCK           ;
;  ReadDataTwo[26] ; CLOCK      ; 14.679 ; 14.679 ; Rise       ; CLOCK           ;
;  ReadDataTwo[27] ; CLOCK      ; 13.895 ; 13.895 ; Rise       ; CLOCK           ;
;  ReadDataTwo[28] ; CLOCK      ; 14.508 ; 14.508 ; Rise       ; CLOCK           ;
;  ReadDataTwo[29] ; CLOCK      ; 14.626 ; 14.626 ; Rise       ; CLOCK           ;
;  ReadDataTwo[30] ; CLOCK      ; 13.794 ; 13.794 ; Rise       ; CLOCK           ;
;  ReadDataTwo[31] ; CLOCK      ; 13.930 ; 13.930 ; Rise       ; CLOCK           ;
; do_update        ; CLOCK      ; 8.643  ; 8.643  ; Rise       ; CLOCK           ;
; eq               ; CLOCK      ; 12.287 ; 12.287 ; Rise       ; CLOCK           ;
; inst_cache_en    ; CLOCK      ; 9.914  ; 9.914  ; Rise       ; CLOCK           ;
; instr[*]         ; CLOCK      ; 9.477  ; 9.477  ; Rise       ; CLOCK           ;
;  instr[0]        ; CLOCK      ; 8.794  ; 8.794  ; Rise       ; CLOCK           ;
;  instr[1]        ; CLOCK      ; 8.106  ; 8.106  ; Rise       ; CLOCK           ;
;  instr[2]        ; CLOCK      ; 8.863  ; 8.863  ; Rise       ; CLOCK           ;
;  instr[3]        ; CLOCK      ; 8.205  ; 8.205  ; Rise       ; CLOCK           ;
;  instr[4]        ; CLOCK      ; 9.477  ; 9.477  ; Rise       ; CLOCK           ;
;  instr[5]        ; CLOCK      ; 8.208  ; 8.208  ; Rise       ; CLOCK           ;
;  instr[6]        ; CLOCK      ; 8.298  ; 8.298  ; Rise       ; CLOCK           ;
;  instr[7]        ; CLOCK      ; 7.989  ; 7.989  ; Rise       ; CLOCK           ;
;  instr[8]        ; CLOCK      ; 8.220  ; 8.220  ; Rise       ; CLOCK           ;
;  instr[9]        ; CLOCK      ; 8.903  ; 8.903  ; Rise       ; CLOCK           ;
;  instr[10]       ; CLOCK      ; 8.268  ; 8.268  ; Rise       ; CLOCK           ;
;  instr[11]       ; CLOCK      ; 7.746  ; 7.746  ; Rise       ; CLOCK           ;
;  instr[12]       ; CLOCK      ; 8.327  ; 8.327  ; Rise       ; CLOCK           ;
;  instr[13]       ; CLOCK      ; 7.704  ; 7.704  ; Rise       ; CLOCK           ;
;  instr[14]       ; CLOCK      ; 7.602  ; 7.602  ; Rise       ; CLOCK           ;
;  instr[15]       ; CLOCK      ; 8.866  ; 8.866  ; Rise       ; CLOCK           ;
;  instr[16]       ; CLOCK      ; 8.588  ; 8.588  ; Rise       ; CLOCK           ;
;  instr[17]       ; CLOCK      ; 8.396  ; 8.396  ; Rise       ; CLOCK           ;
;  instr[18]       ; CLOCK      ; 8.087  ; 8.087  ; Rise       ; CLOCK           ;
;  instr[19]       ; CLOCK      ; 8.949  ; 8.949  ; Rise       ; CLOCK           ;
; is_shamt_load    ; CLOCK      ; 12.186 ; 12.186 ; Rise       ; CLOCK           ;
; overflow         ; CLOCK      ; 14.271 ; 14.271 ; Rise       ; CLOCK           ;
; pc[*]            ; CLOCK      ; 11.925 ; 11.925 ; Rise       ; CLOCK           ;
;  pc[2]           ; CLOCK      ; 10.860 ; 10.860 ; Rise       ; CLOCK           ;
;  pc[3]           ; CLOCK      ; 10.316 ; 10.316 ; Rise       ; CLOCK           ;
;  pc[4]           ; CLOCK      ; 11.126 ; 11.126 ; Rise       ; CLOCK           ;
;  pc[5]           ; CLOCK      ; 11.592 ; 11.592 ; Rise       ; CLOCK           ;
;  pc[6]           ; CLOCK      ; 10.442 ; 10.442 ; Rise       ; CLOCK           ;
;  pc[7]           ; CLOCK      ; 9.362  ; 9.362  ; Rise       ; CLOCK           ;
;  pc[8]           ; CLOCK      ; 11.443 ; 11.443 ; Rise       ; CLOCK           ;
;  pc[9]           ; CLOCK      ; 11.925 ; 11.925 ; Rise       ; CLOCK           ;
;  pc[10]          ; CLOCK      ; 8.987  ; 8.987  ; Rise       ; CLOCK           ;
;  pc[11]          ; CLOCK      ; 11.047 ; 11.047 ; Rise       ; CLOCK           ;
;  pc[12]          ; CLOCK      ; 11.295 ; 11.295 ; Rise       ; CLOCK           ;
;  pc[13]          ; CLOCK      ; 8.126  ; 8.126  ; Rise       ; CLOCK           ;
;  pc[14]          ; CLOCK      ; 8.181  ; 8.181  ; Rise       ; CLOCK           ;
;  pc[15]          ; CLOCK      ; 7.313  ; 7.313  ; Rise       ; CLOCK           ;
;  pc[16]          ; CLOCK      ; 7.989  ; 7.989  ; Rise       ; CLOCK           ;
;  pc[17]          ; CLOCK      ; 8.501  ; 8.501  ; Rise       ; CLOCK           ;
;  pc[18]          ; CLOCK      ; 6.978  ; 6.978  ; Rise       ; CLOCK           ;
;  pc[19]          ; CLOCK      ; 8.466  ; 8.466  ; Rise       ; CLOCK           ;
;  pc[20]          ; CLOCK      ; 8.058  ; 8.058  ; Rise       ; CLOCK           ;
;  pc[21]          ; CLOCK      ; 8.373  ; 8.373  ; Rise       ; CLOCK           ;
;  pc[22]          ; CLOCK      ; 7.270  ; 7.270  ; Rise       ; CLOCK           ;
;  pc[23]          ; CLOCK      ; 8.093  ; 8.093  ; Rise       ; CLOCK           ;
;  pc[24]          ; CLOCK      ; 7.848  ; 7.848  ; Rise       ; CLOCK           ;
;  pc[25]          ; CLOCK      ; 8.091  ; 8.091  ; Rise       ; CLOCK           ;
;  pc[26]          ; CLOCK      ; 7.759  ; 7.759  ; Rise       ; CLOCK           ;
;  pc[27]          ; CLOCK      ; 7.743  ; 7.743  ; Rise       ; CLOCK           ;
;  pc[28]          ; CLOCK      ; 7.974  ; 7.974  ; Rise       ; CLOCK           ;
;  pc[29]          ; CLOCK      ; 8.572  ; 8.572  ; Rise       ; CLOCK           ;
;  pc[30]          ; CLOCK      ; 8.284  ; 8.284  ; Rise       ; CLOCK           ;
;  pc[31]          ; CLOCK      ; 8.008  ; 8.008  ; Rise       ; CLOCK           ;
; reg_write        ; CLOCK      ; 9.007  ; 9.007  ; Rise       ; CLOCK           ;
; sgn              ; CLOCK      ; 14.805 ; 14.805 ; Rise       ; CLOCK           ;
; write_date[*]    ; CLOCK      ; 14.186 ; 14.186 ; Rise       ; CLOCK           ;
;  write_date[0]   ; CLOCK      ; 12.457 ; 12.457 ; Rise       ; CLOCK           ;
;  write_date[1]   ; CLOCK      ; 12.183 ; 12.183 ; Rise       ; CLOCK           ;
;  write_date[2]   ; CLOCK      ; 11.995 ; 11.995 ; Rise       ; CLOCK           ;
;  write_date[3]   ; CLOCK      ; 14.186 ; 14.186 ; Rise       ; CLOCK           ;
;  write_date[4]   ; CLOCK      ; 13.129 ; 13.129 ; Rise       ; CLOCK           ;
;  write_date[5]   ; CLOCK      ; 12.427 ; 12.427 ; Rise       ; CLOCK           ;
;  write_date[6]   ; CLOCK      ; 13.077 ; 13.077 ; Rise       ; CLOCK           ;
;  write_date[7]   ; CLOCK      ; 12.442 ; 12.442 ; Rise       ; CLOCK           ;
;  write_date[8]   ; CLOCK      ; 12.879 ; 12.879 ; Rise       ; CLOCK           ;
;  write_date[9]   ; CLOCK      ; 11.932 ; 11.932 ; Rise       ; CLOCK           ;
;  write_date[10]  ; CLOCK      ; 11.526 ; 11.526 ; Rise       ; CLOCK           ;
;  write_date[11]  ; CLOCK      ; 11.310 ; 11.310 ; Rise       ; CLOCK           ;
;  write_date[12]  ; CLOCK      ; 11.328 ; 11.328 ; Rise       ; CLOCK           ;
;  write_date[13]  ; CLOCK      ; 11.951 ; 11.951 ; Rise       ; CLOCK           ;
;  write_date[14]  ; CLOCK      ; 13.042 ; 13.042 ; Rise       ; CLOCK           ;
;  write_date[15]  ; CLOCK      ; 11.826 ; 11.826 ; Rise       ; CLOCK           ;
;  write_date[16]  ; CLOCK      ; 12.098 ; 12.098 ; Rise       ; CLOCK           ;
;  write_date[17]  ; CLOCK      ; 12.239 ; 12.239 ; Rise       ; CLOCK           ;
;  write_date[18]  ; CLOCK      ; 11.091 ; 11.091 ; Rise       ; CLOCK           ;
;  write_date[19]  ; CLOCK      ; 12.580 ; 12.580 ; Rise       ; CLOCK           ;
;  write_date[20]  ; CLOCK      ; 10.241 ; 10.241 ; Rise       ; CLOCK           ;
;  write_date[21]  ; CLOCK      ; 12.733 ; 12.733 ; Rise       ; CLOCK           ;
;  write_date[22]  ; CLOCK      ; 11.211 ; 11.211 ; Rise       ; CLOCK           ;
;  write_date[23]  ; CLOCK      ; 11.340 ; 11.340 ; Rise       ; CLOCK           ;
;  write_date[24]  ; CLOCK      ; 10.558 ; 10.558 ; Rise       ; CLOCK           ;
;  write_date[25]  ; CLOCK      ; 11.363 ; 11.363 ; Rise       ; CLOCK           ;
;  write_date[26]  ; CLOCK      ; 11.818 ; 11.818 ; Rise       ; CLOCK           ;
;  write_date[27]  ; CLOCK      ; 13.131 ; 13.131 ; Rise       ; CLOCK           ;
;  write_date[28]  ; CLOCK      ; 10.999 ; 10.999 ; Rise       ; CLOCK           ;
;  write_date[29]  ; CLOCK      ; 12.423 ; 12.423 ; Rise       ; CLOCK           ;
;  write_date[30]  ; CLOCK      ; 11.452 ; 11.452 ; Rise       ; CLOCK           ;
;  write_date[31]  ; CLOCK      ; 10.535 ; 10.535 ; Rise       ; CLOCK           ;
; zero             ; CLOCK      ; 18.649 ; 18.649 ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; ReadDataOne[*]   ; CLOCK      ; 4.874 ; 4.874 ; Rise       ; CLOCK           ;
;  ReadDataOne[0]  ; CLOCK      ; 6.050 ; 6.050 ; Rise       ; CLOCK           ;
;  ReadDataOne[1]  ; CLOCK      ; 5.371 ; 5.371 ; Rise       ; CLOCK           ;
;  ReadDataOne[2]  ; CLOCK      ; 5.825 ; 5.825 ; Rise       ; CLOCK           ;
;  ReadDataOne[3]  ; CLOCK      ; 5.752 ; 5.752 ; Rise       ; CLOCK           ;
;  ReadDataOne[4]  ; CLOCK      ; 5.309 ; 5.309 ; Rise       ; CLOCK           ;
;  ReadDataOne[5]  ; CLOCK      ; 4.882 ; 4.882 ; Rise       ; CLOCK           ;
;  ReadDataOne[6]  ; CLOCK      ; 4.995 ; 4.995 ; Rise       ; CLOCK           ;
;  ReadDataOne[7]  ; CLOCK      ; 5.761 ; 5.761 ; Rise       ; CLOCK           ;
;  ReadDataOne[8]  ; CLOCK      ; 5.478 ; 5.478 ; Rise       ; CLOCK           ;
;  ReadDataOne[9]  ; CLOCK      ; 5.630 ; 5.630 ; Rise       ; CLOCK           ;
;  ReadDataOne[10] ; CLOCK      ; 5.524 ; 5.524 ; Rise       ; CLOCK           ;
;  ReadDataOne[11] ; CLOCK      ; 5.669 ; 5.669 ; Rise       ; CLOCK           ;
;  ReadDataOne[12] ; CLOCK      ; 5.502 ; 5.502 ; Rise       ; CLOCK           ;
;  ReadDataOne[13] ; CLOCK      ; 5.136 ; 5.136 ; Rise       ; CLOCK           ;
;  ReadDataOne[14] ; CLOCK      ; 5.113 ; 5.113 ; Rise       ; CLOCK           ;
;  ReadDataOne[15] ; CLOCK      ; 5.538 ; 5.538 ; Rise       ; CLOCK           ;
;  ReadDataOne[16] ; CLOCK      ; 5.162 ; 5.162 ; Rise       ; CLOCK           ;
;  ReadDataOne[17] ; CLOCK      ; 5.105 ; 5.105 ; Rise       ; CLOCK           ;
;  ReadDataOne[18] ; CLOCK      ; 5.085 ; 5.085 ; Rise       ; CLOCK           ;
;  ReadDataOne[19] ; CLOCK      ; 5.663 ; 5.663 ; Rise       ; CLOCK           ;
;  ReadDataOne[20] ; CLOCK      ; 5.568 ; 5.568 ; Rise       ; CLOCK           ;
;  ReadDataOne[21] ; CLOCK      ; 5.311 ; 5.311 ; Rise       ; CLOCK           ;
;  ReadDataOne[22] ; CLOCK      ; 5.961 ; 5.961 ; Rise       ; CLOCK           ;
;  ReadDataOne[23] ; CLOCK      ; 5.414 ; 5.414 ; Rise       ; CLOCK           ;
;  ReadDataOne[24] ; CLOCK      ; 5.975 ; 5.975 ; Rise       ; CLOCK           ;
;  ReadDataOne[25] ; CLOCK      ; 5.904 ; 5.904 ; Rise       ; CLOCK           ;
;  ReadDataOne[26] ; CLOCK      ; 5.658 ; 5.658 ; Rise       ; CLOCK           ;
;  ReadDataOne[27] ; CLOCK      ; 5.570 ; 5.570 ; Rise       ; CLOCK           ;
;  ReadDataOne[28] ; CLOCK      ; 5.359 ; 5.359 ; Rise       ; CLOCK           ;
;  ReadDataOne[29] ; CLOCK      ; 5.704 ; 5.704 ; Rise       ; CLOCK           ;
;  ReadDataOne[30] ; CLOCK      ; 5.500 ; 5.500 ; Rise       ; CLOCK           ;
;  ReadDataOne[31] ; CLOCK      ; 4.874 ; 4.874 ; Rise       ; CLOCK           ;
; ReadDataTwo[*]   ; CLOCK      ; 5.014 ; 5.014 ; Rise       ; CLOCK           ;
;  ReadDataTwo[0]  ; CLOCK      ; 5.735 ; 5.735 ; Rise       ; CLOCK           ;
;  ReadDataTwo[1]  ; CLOCK      ; 5.407 ; 5.407 ; Rise       ; CLOCK           ;
;  ReadDataTwo[2]  ; CLOCK      ; 5.340 ; 5.340 ; Rise       ; CLOCK           ;
;  ReadDataTwo[3]  ; CLOCK      ; 5.109 ; 5.109 ; Rise       ; CLOCK           ;
;  ReadDataTwo[4]  ; CLOCK      ; 5.251 ; 5.251 ; Rise       ; CLOCK           ;
;  ReadDataTwo[5]  ; CLOCK      ; 5.399 ; 5.399 ; Rise       ; CLOCK           ;
;  ReadDataTwo[6]  ; CLOCK      ; 5.948 ; 5.948 ; Rise       ; CLOCK           ;
;  ReadDataTwo[7]  ; CLOCK      ; 5.426 ; 5.426 ; Rise       ; CLOCK           ;
;  ReadDataTwo[8]  ; CLOCK      ; 5.361 ; 5.361 ; Rise       ; CLOCK           ;
;  ReadDataTwo[9]  ; CLOCK      ; 6.054 ; 6.054 ; Rise       ; CLOCK           ;
;  ReadDataTwo[10] ; CLOCK      ; 5.474 ; 5.474 ; Rise       ; CLOCK           ;
;  ReadDataTwo[11] ; CLOCK      ; 5.473 ; 5.473 ; Rise       ; CLOCK           ;
;  ReadDataTwo[12] ; CLOCK      ; 5.173 ; 5.173 ; Rise       ; CLOCK           ;
;  ReadDataTwo[13] ; CLOCK      ; 5.809 ; 5.809 ; Rise       ; CLOCK           ;
;  ReadDataTwo[14] ; CLOCK      ; 5.477 ; 5.477 ; Rise       ; CLOCK           ;
;  ReadDataTwo[15] ; CLOCK      ; 5.205 ; 5.205 ; Rise       ; CLOCK           ;
;  ReadDataTwo[16] ; CLOCK      ; 5.622 ; 5.622 ; Rise       ; CLOCK           ;
;  ReadDataTwo[17] ; CLOCK      ; 5.767 ; 5.767 ; Rise       ; CLOCK           ;
;  ReadDataTwo[18] ; CLOCK      ; 5.600 ; 5.600 ; Rise       ; CLOCK           ;
;  ReadDataTwo[19] ; CLOCK      ; 5.014 ; 5.014 ; Rise       ; CLOCK           ;
;  ReadDataTwo[20] ; CLOCK      ; 5.333 ; 5.333 ; Rise       ; CLOCK           ;
;  ReadDataTwo[21] ; CLOCK      ; 5.250 ; 5.250 ; Rise       ; CLOCK           ;
;  ReadDataTwo[22] ; CLOCK      ; 5.448 ; 5.448 ; Rise       ; CLOCK           ;
;  ReadDataTwo[23] ; CLOCK      ; 5.310 ; 5.310 ; Rise       ; CLOCK           ;
;  ReadDataTwo[24] ; CLOCK      ; 5.534 ; 5.534 ; Rise       ; CLOCK           ;
;  ReadDataTwo[25] ; CLOCK      ; 5.571 ; 5.571 ; Rise       ; CLOCK           ;
;  ReadDataTwo[26] ; CLOCK      ; 5.512 ; 5.512 ; Rise       ; CLOCK           ;
;  ReadDataTwo[27] ; CLOCK      ; 5.365 ; 5.365 ; Rise       ; CLOCK           ;
;  ReadDataTwo[28] ; CLOCK      ; 5.303 ; 5.303 ; Rise       ; CLOCK           ;
;  ReadDataTwo[29] ; CLOCK      ; 5.713 ; 5.713 ; Rise       ; CLOCK           ;
;  ReadDataTwo[30] ; CLOCK      ; 5.493 ; 5.493 ; Rise       ; CLOCK           ;
;  ReadDataTwo[31] ; CLOCK      ; 5.512 ; 5.512 ; Rise       ; CLOCK           ;
; do_update        ; CLOCK      ; 4.616 ; 4.616 ; Rise       ; CLOCK           ;
; eq               ; CLOCK      ; 4.996 ; 4.996 ; Rise       ; CLOCK           ;
; inst_cache_en    ; CLOCK      ; 5.127 ; 5.127 ; Rise       ; CLOCK           ;
; instr[*]         ; CLOCK      ; 4.306 ; 4.306 ; Rise       ; CLOCK           ;
;  instr[0]        ; CLOCK      ; 4.747 ; 4.747 ; Rise       ; CLOCK           ;
;  instr[1]        ; CLOCK      ; 4.467 ; 4.467 ; Rise       ; CLOCK           ;
;  instr[2]        ; CLOCK      ; 4.777 ; 4.777 ; Rise       ; CLOCK           ;
;  instr[3]        ; CLOCK      ; 4.524 ; 4.524 ; Rise       ; CLOCK           ;
;  instr[4]        ; CLOCK      ; 5.322 ; 5.322 ; Rise       ; CLOCK           ;
;  instr[5]        ; CLOCK      ; 4.604 ; 4.604 ; Rise       ; CLOCK           ;
;  instr[6]        ; CLOCK      ; 4.572 ; 4.572 ; Rise       ; CLOCK           ;
;  instr[7]        ; CLOCK      ; 4.515 ; 4.515 ; Rise       ; CLOCK           ;
;  instr[8]        ; CLOCK      ; 4.562 ; 4.562 ; Rise       ; CLOCK           ;
;  instr[9]        ; CLOCK      ; 4.901 ; 4.901 ; Rise       ; CLOCK           ;
;  instr[10]       ; CLOCK      ; 4.637 ; 4.637 ; Rise       ; CLOCK           ;
;  instr[11]       ; CLOCK      ; 4.371 ; 4.371 ; Rise       ; CLOCK           ;
;  instr[12]       ; CLOCK      ; 4.670 ; 4.670 ; Rise       ; CLOCK           ;
;  instr[13]       ; CLOCK      ; 4.362 ; 4.362 ; Rise       ; CLOCK           ;
;  instr[14]       ; CLOCK      ; 4.306 ; 4.306 ; Rise       ; CLOCK           ;
;  instr[15]       ; CLOCK      ; 4.940 ; 4.940 ; Rise       ; CLOCK           ;
;  instr[16]       ; CLOCK      ; 4.736 ; 4.736 ; Rise       ; CLOCK           ;
;  instr[17]       ; CLOCK      ; 4.643 ; 4.643 ; Rise       ; CLOCK           ;
;  instr[18]       ; CLOCK      ; 4.506 ; 4.506 ; Rise       ; CLOCK           ;
;  instr[19]       ; CLOCK      ; 4.837 ; 4.837 ; Rise       ; CLOCK           ;
; is_shamt_load    ; CLOCK      ; 5.846 ; 5.846 ; Rise       ; CLOCK           ;
; overflow         ; CLOCK      ; 5.207 ; 5.207 ; Rise       ; CLOCK           ;
; pc[*]            ; CLOCK      ; 3.957 ; 3.957 ; Rise       ; CLOCK           ;
;  pc[2]           ; CLOCK      ; 5.972 ; 5.972 ; Rise       ; CLOCK           ;
;  pc[3]           ; CLOCK      ; 5.699 ; 5.699 ; Rise       ; CLOCK           ;
;  pc[4]           ; CLOCK      ; 6.073 ; 6.073 ; Rise       ; CLOCK           ;
;  pc[5]           ; CLOCK      ; 6.184 ; 6.184 ; Rise       ; CLOCK           ;
;  pc[6]           ; CLOCK      ; 5.744 ; 5.744 ; Rise       ; CLOCK           ;
;  pc[7]           ; CLOCK      ; 5.238 ; 5.238 ; Rise       ; CLOCK           ;
;  pc[8]           ; CLOCK      ; 6.309 ; 6.309 ; Rise       ; CLOCK           ;
;  pc[9]           ; CLOCK      ; 6.352 ; 6.352 ; Rise       ; CLOCK           ;
;  pc[10]          ; CLOCK      ; 4.984 ; 4.984 ; Rise       ; CLOCK           ;
;  pc[11]          ; CLOCK      ; 6.083 ; 6.083 ; Rise       ; CLOCK           ;
;  pc[12]          ; CLOCK      ; 6.172 ; 6.172 ; Rise       ; CLOCK           ;
;  pc[13]          ; CLOCK      ; 4.592 ; 4.592 ; Rise       ; CLOCK           ;
;  pc[14]          ; CLOCK      ; 4.470 ; 4.470 ; Rise       ; CLOCK           ;
;  pc[15]          ; CLOCK      ; 4.121 ; 4.121 ; Rise       ; CLOCK           ;
;  pc[16]          ; CLOCK      ; 4.400 ; 4.400 ; Rise       ; CLOCK           ;
;  pc[17]          ; CLOCK      ; 4.669 ; 4.669 ; Rise       ; CLOCK           ;
;  pc[18]          ; CLOCK      ; 3.957 ; 3.957 ; Rise       ; CLOCK           ;
;  pc[19]          ; CLOCK      ; 4.646 ; 4.646 ; Rise       ; CLOCK           ;
;  pc[20]          ; CLOCK      ; 4.429 ; 4.429 ; Rise       ; CLOCK           ;
;  pc[21]          ; CLOCK      ; 4.582 ; 4.582 ; Rise       ; CLOCK           ;
;  pc[22]          ; CLOCK      ; 4.094 ; 4.094 ; Rise       ; CLOCK           ;
;  pc[23]          ; CLOCK      ; 4.499 ; 4.499 ; Rise       ; CLOCK           ;
;  pc[24]          ; CLOCK      ; 4.380 ; 4.380 ; Rise       ; CLOCK           ;
;  pc[25]          ; CLOCK      ; 4.490 ; 4.490 ; Rise       ; CLOCK           ;
;  pc[26]          ; CLOCK      ; 4.288 ; 4.288 ; Rise       ; CLOCK           ;
;  pc[27]          ; CLOCK      ; 4.268 ; 4.268 ; Rise       ; CLOCK           ;
;  pc[28]          ; CLOCK      ; 4.405 ; 4.405 ; Rise       ; CLOCK           ;
;  pc[29]          ; CLOCK      ; 4.669 ; 4.669 ; Rise       ; CLOCK           ;
;  pc[30]          ; CLOCK      ; 4.538 ; 4.538 ; Rise       ; CLOCK           ;
;  pc[31]          ; CLOCK      ; 4.475 ; 4.475 ; Rise       ; CLOCK           ;
; reg_write        ; CLOCK      ; 4.909 ; 4.909 ; Rise       ; CLOCK           ;
; sgn              ; CLOCK      ; 5.141 ; 5.141 ; Rise       ; CLOCK           ;
; write_date[*]    ; CLOCK      ; 4.470 ; 4.470 ; Rise       ; CLOCK           ;
;  write_date[0]   ; CLOCK      ; 4.957 ; 4.957 ; Rise       ; CLOCK           ;
;  write_date[1]   ; CLOCK      ; 4.808 ; 4.808 ; Rise       ; CLOCK           ;
;  write_date[2]   ; CLOCK      ; 5.188 ; 5.188 ; Rise       ; CLOCK           ;
;  write_date[3]   ; CLOCK      ; 5.918 ; 5.918 ; Rise       ; CLOCK           ;
;  write_date[4]   ; CLOCK      ; 5.309 ; 5.309 ; Rise       ; CLOCK           ;
;  write_date[5]   ; CLOCK      ; 4.920 ; 4.920 ; Rise       ; CLOCK           ;
;  write_date[6]   ; CLOCK      ; 5.178 ; 5.178 ; Rise       ; CLOCK           ;
;  write_date[7]   ; CLOCK      ; 4.942 ; 4.942 ; Rise       ; CLOCK           ;
;  write_date[8]   ; CLOCK      ; 4.910 ; 4.910 ; Rise       ; CLOCK           ;
;  write_date[9]   ; CLOCK      ; 4.470 ; 4.470 ; Rise       ; CLOCK           ;
;  write_date[10]  ; CLOCK      ; 4.844 ; 4.844 ; Rise       ; CLOCK           ;
;  write_date[11]  ; CLOCK      ; 4.754 ; 4.754 ; Rise       ; CLOCK           ;
;  write_date[12]  ; CLOCK      ; 4.753 ; 4.753 ; Rise       ; CLOCK           ;
;  write_date[13]  ; CLOCK      ; 4.970 ; 4.970 ; Rise       ; CLOCK           ;
;  write_date[14]  ; CLOCK      ; 5.493 ; 5.493 ; Rise       ; CLOCK           ;
;  write_date[15]  ; CLOCK      ; 5.034 ; 5.034 ; Rise       ; CLOCK           ;
;  write_date[16]  ; CLOCK      ; 5.321 ; 5.321 ; Rise       ; CLOCK           ;
;  write_date[17]  ; CLOCK      ; 5.414 ; 5.414 ; Rise       ; CLOCK           ;
;  write_date[18]  ; CLOCK      ; 4.643 ; 4.643 ; Rise       ; CLOCK           ;
;  write_date[19]  ; CLOCK      ; 5.095 ; 5.095 ; Rise       ; CLOCK           ;
;  write_date[20]  ; CLOCK      ; 4.602 ; 4.602 ; Rise       ; CLOCK           ;
;  write_date[21]  ; CLOCK      ; 5.407 ; 5.407 ; Rise       ; CLOCK           ;
;  write_date[22]  ; CLOCK      ; 5.051 ; 5.051 ; Rise       ; CLOCK           ;
;  write_date[23]  ; CLOCK      ; 4.701 ; 4.701 ; Rise       ; CLOCK           ;
;  write_date[24]  ; CLOCK      ; 4.865 ; 4.865 ; Rise       ; CLOCK           ;
;  write_date[25]  ; CLOCK      ; 4.887 ; 4.887 ; Rise       ; CLOCK           ;
;  write_date[26]  ; CLOCK      ; 4.855 ; 4.855 ; Rise       ; CLOCK           ;
;  write_date[27]  ; CLOCK      ; 5.473 ; 5.473 ; Rise       ; CLOCK           ;
;  write_date[28]  ; CLOCK      ; 5.017 ; 5.017 ; Rise       ; CLOCK           ;
;  write_date[29]  ; CLOCK      ; 5.422 ; 5.422 ; Rise       ; CLOCK           ;
;  write_date[30]  ; CLOCK      ; 4.873 ; 4.873 ; Rise       ; CLOCK           ;
;  write_date[31]  ; CLOCK      ; 4.837 ; 4.837 ; Rise       ; CLOCK           ;
; zero             ; CLOCK      ; 5.353 ; 5.353 ; Rise       ; CLOCK           ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------+
; Progagation Delay                                    ;
+------------+---------------+----+-------+-------+----+
; Input Port ; Output Port   ; RR ; RF    ; FR    ; FF ;
+------------+---------------+----+-------+-------+----+
; RESET      ; inst_cache_en ;    ; 8.994 ; 8.994 ;    ;
+------------+---------------+----+-------+-------+----+


+------------------------------------------------------+
; Minimum Progagation Delay                            ;
+------------+---------------+----+-------+-------+----+
; Input Port ; Output Port   ; RR ; RF    ; FR    ; FF ;
+------------+---------------+----+-------+-------+----+
; RESET      ; inst_cache_en ;    ; 4.568 ; 4.568 ;    ;
+------------+---------------+----+-------+-------+----+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 42288    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 42288    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1045  ; 1045 ;
; Unconstrained Output Ports      ; 154   ; 154  ;
; Unconstrained Output Port Paths ; 2880  ; 2880 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Jul 21 22:34:58 2020
Info: Command: quartus_sta CPU -c ALU
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ALU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK CLOCK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.188
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.188    -14743.681 CLOCK 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423     -7067.060 CLOCK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.324
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.324     -5571.049 CLOCK 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423     -7067.060 CLOCK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4612 megabytes
    Info: Processing ended: Tue Jul 21 22:35:00 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


