
Postlab3_Master.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  0000039e  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         0000032a  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          0000000a  00800100  00800100  0000039e  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  0000039e  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  000003d0  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 000000c0  00000000  00000000  00000410  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000c4b  00000000  00000000  000004d0  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000950  00000000  00000000  0000111b  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   0000079b  00000000  00000000  00001a6b  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000180  00000000  00000000  00002208  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000523  00000000  00000000  00002388  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    0000033f  00000000  00000000  000028ab  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 000000a8  00000000  00000000  00002bea  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 3b 00 	jmp	0x76	; 0x76 <__ctors_end>
   4:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
   8:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
   c:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  10:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  14:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  18:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  1c:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  20:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  24:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  28:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  2c:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  30:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  34:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  38:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  3c:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  40:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  44:	0c 94 90 00 	jmp	0x120	; 0x120 <__vector_17>
  48:	0c 94 b5 00 	jmp	0x16a	; 0x16a <__vector_18>
  4c:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  50:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  54:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  58:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  5c:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  60:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  64:	0c 94 4d 00 	jmp	0x9a	; 0x9a <__bad_interrupt>
  68:	16 01       	movw	r2, r12
  6a:	1d 01       	movw	r2, r26
  6c:	24 01       	movw	r4, r8
  6e:	2e 01       	movw	r4, r28
  70:	38 01       	movw	r6, r16
  72:	42 01       	movw	r8, r4
  74:	4c 01       	movw	r8, r24

00000076 <__ctors_end>:
  76:	11 24       	eor	r1, r1
  78:	1f be       	out	0x3f, r1	; 63
  7a:	cf ef       	ldi	r28, 0xFF	; 255
  7c:	d8 e0       	ldi	r29, 0x08	; 8
  7e:	de bf       	out	0x3e, r29	; 62
  80:	cd bf       	out	0x3d, r28	; 61

00000082 <__do_clear_bss>:
  82:	21 e0       	ldi	r18, 0x01	; 1
  84:	a0 e0       	ldi	r26, 0x00	; 0
  86:	b1 e0       	ldi	r27, 0x01	; 1
  88:	01 c0       	rjmp	.+2      	; 0x8c <.do_clear_bss_start>

0000008a <.do_clear_bss_loop>:
  8a:	1d 92       	st	X+, r1

0000008c <.do_clear_bss_start>:
  8c:	aa 30       	cpi	r26, 0x0A	; 10
  8e:	b2 07       	cpc	r27, r18
  90:	e1 f7       	brne	.-8      	; 0x8a <.do_clear_bss_loop>
  92:	0e 94 66 00 	call	0xcc	; 0xcc <main>
  96:	0c 94 93 01 	jmp	0x326	; 0x326 <_exit>

0000009a <__bad_interrupt>:
  9a:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

0000009e <setup>:
void refresh_PORT(uint8_t bus_data){	
	// Bits D0 y D1 --> PORTB0 y PORTB1
	PORTB = (PORTB & 0xFC) | (bus_data & 0x03);

	// Bits D2?D7 ? PORTD2?PORTD7
	PORTD = (PORTD & 0x03) | (bus_data & 0xFC);
  9e:	f8 94       	cli
  a0:	0e 94 72 01 	call	0x2e4	; 0x2e4 <initUART_9600>
  a4:	22 e0       	ldi	r18, 0x02	; 2
  a6:	41 e0       	ldi	r20, 0x01	; 1
  a8:	60 e0       	ldi	r22, 0x00	; 0
  aa:	81 e0       	ldi	r24, 0x01	; 1
  ac:	0e 94 ca 00 	call	0x194	; 0x194 <SPI_init>
  b0:	8a b1       	in	r24, 0x0a	; 10
  b2:	8c 6f       	ori	r24, 0xFC	; 252
  b4:	8a b9       	out	0x0a, r24	; 10
  b6:	8b b1       	in	r24, 0x0b	; 11
  b8:	83 70       	andi	r24, 0x03	; 3
  ba:	8b b9       	out	0x0b, r24	; 11
  bc:	84 b1       	in	r24, 0x04	; 4
  be:	83 60       	ori	r24, 0x03	; 3
  c0:	84 b9       	out	0x04, r24	; 4
  c2:	85 b1       	in	r24, 0x05	; 5
  c4:	8c 7f       	andi	r24, 0xFC	; 252
  c6:	85 b9       	out	0x05, r24	; 5
  c8:	78 94       	sei
  ca:	08 95       	ret

000000cc <main>:
  cc:	0e 94 4f 00 	call	0x9e	; 0x9e <setup>
  d0:	81 e6       	ldi	r24, 0x61	; 97
  d2:	0e 94 56 01 	call	0x2ac	; 0x2ac <SPI_write>
  d6:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <length>
  da:	84 30       	cpi	r24, 0x04	; 4
  dc:	b8 f4       	brcc	.+46     	; 0x10c <main+0x40>
  de:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <caracter>
  e2:	0e 94 58 01 	call	0x2b0	; 0x2b0 <write>
  e6:	e0 91 02 01 	lds	r30, 0x0102	; 0x800102 <length>
  ea:	f0 e0       	ldi	r31, 0x00	; 0
  ec:	80 91 01 01 	lds	r24, 0x0101	; 0x800101 <caracter>
  f0:	ea 5f       	subi	r30, 0xFA	; 250
  f2:	fe 4f       	sbci	r31, 0xFE	; 254
  f4:	80 83       	st	Z, r24
  f6:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <length>
  fa:	83 30       	cpi	r24, 0x03	; 3
  fc:	39 f4       	brne	.+14     	; 0x10c <main+0x40>
  fe:	81 e0       	ldi	r24, 0x01	; 1
 100:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
 104:	87 e0       	ldi	r24, 0x07	; 7
 106:	91 e0       	ldi	r25, 0x01	; 1
 108:	0e 94 5f 01 	call	0x2be	; 0x2be <writeString>
 10c:	2f ef       	ldi	r18, 0xFF	; 255
 10e:	81 ee       	ldi	r24, 0xE1	; 225
 110:	94 e0       	ldi	r25, 0x04	; 4
 112:	21 50       	subi	r18, 0x01	; 1
 114:	80 40       	sbci	r24, 0x00	; 0
 116:	90 40       	sbci	r25, 0x00	; 0
 118:	e1 f7       	brne	.-8      	; 0x112 <main+0x46>
 11a:	00 c0       	rjmp	.+0      	; 0x11c <main+0x50>
 11c:	00 00       	nop
 11e:	db cf       	rjmp	.-74     	; 0xd6 <main+0xa>

00000120 <__vector_17>:
}


//******* Subrutinas INterrupt ******//
ISR(SPI_STC_vect){
 120:	1f 92       	push	r1
 122:	0f 92       	push	r0
 124:	0f b6       	in	r0, 0x3f	; 63
 126:	0f 92       	push	r0
 128:	11 24       	eor	r1, r1
 12a:	8f 93       	push	r24
	if (POTX==0){
 12c:	80 91 06 01 	lds	r24, 0x0106	; 0x800106 <POTX>
 130:	81 11       	cpse	r24, r1
 132:	09 c0       	rjmp	.+18     	; 0x146 <__vector_17+0x26>
		POT1=SPDR;		//En el primer ciclo se va recibir el pot1
 134:	8e b5       	in	r24, 0x2e	; 46
 136:	80 93 05 01 	sts	0x0105, r24	; 0x800105 <POT1>
		POTX=1;			//Cambiar de pot
 13a:	81 e0       	ldi	r24, 0x01	; 1
 13c:	80 93 06 01 	sts	0x0106, r24	; 0x800106 <POTX>
		imprimir=1;		//Imprimir el valor del pot1
 140:	80 93 03 01 	sts	0x0103, r24	; 0x800103 <imprimir>
 144:	0c c0       	rjmp	.+24     	; 0x15e <__vector_17+0x3e>
	}
	else if (POTX==1){
 146:	80 91 06 01 	lds	r24, 0x0106	; 0x800106 <POTX>
 14a:	81 30       	cpi	r24, 0x01	; 1
 14c:	41 f4       	brne	.+16     	; 0x15e <__vector_17+0x3e>
		POT2=SPDR;		//En el segundo ciclo se va recibir el pot2
 14e:	8e b5       	in	r24, 0x2e	; 46
 150:	80 93 04 01 	sts	0x0104, r24	; 0x800104 <POT2>
		POTX=0;			//cambiar de pot
 154:	10 92 06 01 	sts	0x0106, r1	; 0x800106 <POTX>
		imprimir=2;		//Imprimir el valor del pot2
 158:	82 e0       	ldi	r24, 0x02	; 2
 15a:	80 93 03 01 	sts	0x0103, r24	; 0x800103 <imprimir>
	}
}
 15e:	8f 91       	pop	r24
 160:	0f 90       	pop	r0
 162:	0f be       	out	0x3f, r0	; 63
 164:	0f 90       	pop	r0
 166:	1f 90       	pop	r1
 168:	18 95       	reti

0000016a <__vector_18>:

ISR(USART_RX_vect){
 16a:	1f 92       	push	r1
 16c:	0f 92       	push	r0
 16e:	0f b6       	in	r0, 0x3f	; 63
 170:	0f 92       	push	r0
 172:	11 24       	eor	r1, r1
 174:	8f 93       	push	r24
	caracter = UDR0;	// Leer caracter enviado desde la terminal
 176:	80 91 c6 00 	lds	r24, 0x00C6	; 0x8000c6 <__TEXT_REGION_LENGTH__+0x7f80c6>
 17a:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <caracter>
	length++;			//contador de caracteres
 17e:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <length>
 182:	8f 5f       	subi	r24, 0xFF	; 255
 184:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <length>
}
 188:	8f 91       	pop	r24
 18a:	0f 90       	pop	r0
 18c:	0f be       	out	0x3f, r0	; 63
 18e:	0f 90       	pop	r0
 190:	1f 90       	pop	r1
 192:	18 95       	reti

00000194 <SPI_init>:


void SPI_init(uint8_t ena_inter, uint8_t data_order, uint8_t Master_slave, uint8_t CLOCK ){
	
	//Interrupciones (casi siempre activadas)
	if (ena_inter==1){
 194:	81 30       	cpi	r24, 0x01	; 1
 196:	21 f4       	brne	.+8      	; 0x1a0 <SPI_init+0xc>
		//Interrupciones de SPI activadas
		SPCR |= (1<<SPIE);
 198:	8c b5       	in	r24, 0x2c	; 44
 19a:	80 68       	ori	r24, 0x80	; 128
 19c:	8c bd       	out	0x2c, r24	; 44
 19e:	03 c0       	rjmp	.+6      	; 0x1a6 <SPI_init+0x12>
		}
	else{
		//Interrupciones deshabilitadas
		SPCR &= ~((1<<SPIE));
 1a0:	8c b5       	in	r24, 0x2c	; 44
 1a2:	8f 77       	andi	r24, 0x7F	; 127
 1a4:	8c bd       	out	0x2c, r24	; 44
		}
	
	//Configurar el orden de data (No se en que influye)
	if (data_order==1){
 1a6:	61 30       	cpi	r22, 0x01	; 1
 1a8:	21 f4       	brne	.+8      	; 0x1b2 <SPI_init+0x1e>
		SPCR |= (1<<DORD); //first LSB
 1aa:	8c b5       	in	r24, 0x2c	; 44
 1ac:	80 62       	ori	r24, 0x20	; 32
 1ae:	8c bd       	out	0x2c, r24	; 44
 1b0:	03 c0       	rjmp	.+6      	; 0x1b8 <SPI_init+0x24>
	}else {
		SPCR &= ~(1<<DORD); //first MSB
 1b2:	8c b5       	in	r24, 0x2c	; 44
 1b4:	8f 7d       	andi	r24, 0xDF	; 223
 1b6:	8c bd       	out	0x2c, r24	; 44
	}
	
	//Master/slave selector
	if (Master_slave==1){
 1b8:	41 30       	cpi	r20, 0x01	; 1
 1ba:	69 f4       	brne	.+26     	; 0x1d6 <SPI_init+0x42>
		//ATmega sera master
		SPCR |= (1<<MSTR);
 1bc:	8c b5       	in	r24, 0x2c	; 44
 1be:	80 61       	ori	r24, 0x10	; 16
 1c0:	8c bd       	out	0x2c, r24	; 44
		//Configurar los pines para master
		DDRB &= ~(1 << DDB4);  // MISO como entrada
 1c2:	84 b1       	in	r24, 0x04	; 4
 1c4:	8f 7e       	andi	r24, 0xEF	; 239
 1c6:	84 b9       	out	0x04, r24	; 4
		DDRB |= ((1 << DDB2) | (1 << DDB3) | (1 << DDB5));  // SS, MOSI, y SCK como salidas
 1c8:	84 b1       	in	r24, 0x04	; 4
 1ca:	8c 62       	ori	r24, 0x2C	; 44
 1cc:	84 b9       	out	0x04, r24	; 4
		
		PORTB &= ~(1<<PORTB2); // SS LOW ? esclavo seleccionado
 1ce:	85 b1       	in	r24, 0x05	; 5
 1d0:	8b 7f       	andi	r24, 0xFB	; 251
 1d2:	85 b9       	out	0x05, r24	; 5
 1d4:	09 c0       	rjmp	.+18     	; 0x1e8 <SPI_init+0x54>

		
	}else{
		//ATMega sera esclavo
		SPCR &= ~(1<<MSTR);
 1d6:	8c b5       	in	r24, 0x2c	; 44
 1d8:	8f 7e       	andi	r24, 0xEF	; 239
 1da:	8c bd       	out	0x2c, r24	; 44
		
		//Configurar los pines para slave
		DDRB |= (1 << DDB4);  // MISO como salida
 1dc:	84 b1       	in	r24, 0x04	; 4
 1de:	80 61       	ori	r24, 0x10	; 16
 1e0:	84 b9       	out	0x04, r24	; 4
		DDRB &= ~((1 << DDB2) | (1 << DDB3) | (1 << DDB5));  // SS, MOSI, y SCK como entradas
 1e2:	84 b1       	in	r24, 0x04	; 4
 1e4:	83 7d       	andi	r24, 0xD3	; 211
 1e6:	84 b9       	out	0x04, r24	; 4
	}
	
	
	
	//Selecionar la velocidad de transmisión con los primeros bits de CLOCK
	if (Master_slave==1){
 1e8:	41 30       	cpi	r20, 0x01	; 1
 1ea:	09 f0       	breq	.+2      	; 0x1ee <SPI_init+0x5a>
 1ec:	5b c0       	rjmp	.+182    	; 0x2a4 <SPI_init+0x110>
		
		if ((CLOCK & 0b00001000) == 0b00001000){
 1ee:	23 ff       	sbrs	r18, 3
 1f0:	04 c0       	rjmp	.+8      	; 0x1fa <SPI_init+0x66>
			SPCR |= (1<<CPOL); //Polaridad del reloj inicia arriba o en HIGH
 1f2:	8c b5       	in	r24, 0x2c	; 44
 1f4:	88 60       	ori	r24, 0x08	; 8
 1f6:	8c bd       	out	0x2c, r24	; 44
 1f8:	03 c0       	rjmp	.+6      	; 0x200 <SPI_init+0x6c>
			}else{
			SPCR &= ~(1<<CPOL); //Polaridad del reloj inicia en LOW
 1fa:	8c b5       	in	r24, 0x2c	; 44
 1fc:	87 7f       	andi	r24, 0xF7	; 247
 1fe:	8c bd       	out	0x2c, r24	; 44
		}
		
		if ((CLOCK & 0b00010000) == 0b00010000){
 200:	24 ff       	sbrs	r18, 4
 202:	04 c0       	rjmp	.+8      	; 0x20c <SPI_init+0x78>
			SPCR |= (1<<CPHA); //phase del reloj segundo flanco
 204:	8c b5       	in	r24, 0x2c	; 44
 206:	84 60       	ori	r24, 0x04	; 4
 208:	8c bd       	out	0x2c, r24	; 44
 20a:	03 c0       	rjmp	.+6      	; 0x212 <SPI_init+0x7e>
			}else{
			SPCR &= ~(1<<CPHA); //Phase del reloj primer flanco
 20c:	8c b5       	in	r24, 0x2c	; 44
 20e:	8b 7f       	andi	r24, 0xFB	; 251
 210:	8c bd       	out	0x2c, r24	; 44
		}
		
		switch((CLOCK&0b00000111)){
 212:	e2 2f       	mov	r30, r18
 214:	e7 70       	andi	r30, 0x07	; 7
 216:	8e 2f       	mov	r24, r30
 218:	90 e0       	ldi	r25, 0x00	; 0
 21a:	87 30       	cpi	r24, 0x07	; 7
 21c:	91 05       	cpc	r25, r1
 21e:	08 f0       	brcs	.+2      	; 0x222 <SPI_init+0x8e>
 220:	41 c0       	rjmp	.+130    	; 0x2a4 <SPI_init+0x110>
 222:	fc 01       	movw	r30, r24
 224:	ec 5c       	subi	r30, 0xCC	; 204
 226:	ff 4f       	sbci	r31, 0xFF	; 255
 228:	0c 94 8d 01 	jmp	0x31a	; 0x31a <__tablejump2__>
			//DIV2
			case 0:
			SPSR |= (1<<SPI2X);
 22c:	8d b5       	in	r24, 0x2d	; 45
 22e:	81 60       	ori	r24, 0x01	; 1
 230:	8d bd       	out	0x2d, r24	; 45
			SPCR &= ~((1<<SPR0)|(1<<SPR1));
 232:	8c b5       	in	r24, 0x2c	; 44
 234:	8c 7f       	andi	r24, 0xFC	; 252
 236:	8c bd       	out	0x2c, r24	; 44
			break;
 238:	35 c0       	rjmp	.+106    	; 0x2a4 <SPI_init+0x110>
			
			//DIV4
			case 1:
			SPSR &= ~(1<<SPI2X);
 23a:	8d b5       	in	r24, 0x2d	; 45
 23c:	8e 7f       	andi	r24, 0xFE	; 254
 23e:	8d bd       	out	0x2d, r24	; 45
			SPCR &= ~((1<<SPR0)|(1<<SPR1));
 240:	8c b5       	in	r24, 0x2c	; 44
 242:	8c 7f       	andi	r24, 0xFC	; 252
 244:	8c bd       	out	0x2c, r24	; 44
			break;
 246:	2e c0       	rjmp	.+92     	; 0x2a4 <SPI_init+0x110>
			
			//DIV8
			case 2:
			SPSR |= (1<<SPI2X);
 248:	8d b5       	in	r24, 0x2d	; 45
 24a:	81 60       	ori	r24, 0x01	; 1
 24c:	8d bd       	out	0x2d, r24	; 45
			SPCR &= ~((1<<SPR1));
 24e:	8c b5       	in	r24, 0x2c	; 44
 250:	8d 7f       	andi	r24, 0xFD	; 253
 252:	8c bd       	out	0x2c, r24	; 44
			SPCR |= (1<<SPR0);
 254:	8c b5       	in	r24, 0x2c	; 44
 256:	81 60       	ori	r24, 0x01	; 1
 258:	8c bd       	out	0x2c, r24	; 44
			break;
 25a:	24 c0       	rjmp	.+72     	; 0x2a4 <SPI_init+0x110>
			
			//DIV16
			case 3:
			SPSR &= ~(1<<SPI2X);
 25c:	8d b5       	in	r24, 0x2d	; 45
 25e:	8e 7f       	andi	r24, 0xFE	; 254
 260:	8d bd       	out	0x2d, r24	; 45
			SPCR &= ~((1<<SPR1));
 262:	8c b5       	in	r24, 0x2c	; 44
 264:	8d 7f       	andi	r24, 0xFD	; 253
 266:	8c bd       	out	0x2c, r24	; 44
			SPCR |= (1<<SPR0);
 268:	8c b5       	in	r24, 0x2c	; 44
 26a:	81 60       	ori	r24, 0x01	; 1
 26c:	8c bd       	out	0x2c, r24	; 44
			break;
 26e:	1a c0       	rjmp	.+52     	; 0x2a4 <SPI_init+0x110>
			
			//DIV32
			case 4:
			SPSR |= (1<<SPI2X);
 270:	8d b5       	in	r24, 0x2d	; 45
 272:	81 60       	ori	r24, 0x01	; 1
 274:	8d bd       	out	0x2d, r24	; 45
			SPCR &= ~((1<<SPR0));
 276:	8c b5       	in	r24, 0x2c	; 44
 278:	8e 7f       	andi	r24, 0xFE	; 254
 27a:	8c bd       	out	0x2c, r24	; 44
			SPCR |= (1<<SPR1);
 27c:	8c b5       	in	r24, 0x2c	; 44
 27e:	82 60       	ori	r24, 0x02	; 2
 280:	8c bd       	out	0x2c, r24	; 44
			break;
 282:	10 c0       	rjmp	.+32     	; 0x2a4 <SPI_init+0x110>
			
			//DIV64
			case 5:
			SPSR &= ~(1<<SPI2X);
 284:	8d b5       	in	r24, 0x2d	; 45
 286:	8e 7f       	andi	r24, 0xFE	; 254
 288:	8d bd       	out	0x2d, r24	; 45
			SPCR &= ~((1<<SPR0));
 28a:	8c b5       	in	r24, 0x2c	; 44
 28c:	8e 7f       	andi	r24, 0xFE	; 254
 28e:	8c bd       	out	0x2c, r24	; 44
			SPCR |= (1<<SPR1);
 290:	8c b5       	in	r24, 0x2c	; 44
 292:	82 60       	ori	r24, 0x02	; 2
 294:	8c bd       	out	0x2c, r24	; 44
			break;
 296:	06 c0       	rjmp	.+12     	; 0x2a4 <SPI_init+0x110>
			
			//DIV128
			case 6:
			SPSR &= ~(1<<SPI2X);
 298:	8d b5       	in	r24, 0x2d	; 45
 29a:	8e 7f       	andi	r24, 0xFE	; 254
 29c:	8d bd       	out	0x2d, r24	; 45
			SPCR |= (1<<SPR0)|(1<<SPR1);
 29e:	8c b5       	in	r24, 0x2c	; 44
 2a0:	83 60       	ori	r24, 0x03	; 3
 2a2:	8c bd       	out	0x2c, r24	; 44
		}
		
	}
	
	//Habilitar el modo SPI
	SPCR |= (1<<SPE);
 2a4:	8c b5       	in	r24, 0x2c	; 44
 2a6:	80 64       	ori	r24, 0x40	; 64
 2a8:	8c bd       	out	0x2c, r24	; 44
 2aa:	08 95       	ret

000002ac <SPI_write>:
}

//Función para cargar datos al bus y enviarlas al esclavo.
void SPI_write(uint8_t data_bus){
	SPDR = data_bus;
 2ac:	8e bd       	out	0x2e, r24	; 46
 2ae:	08 95       	ret

000002b0 <write>:

	// Enviar en orden correcto
	while (i > 0) {
		write(buffer[--i]);
	}
}
 2b0:	90 91 c0 00 	lds	r25, 0x00C0	; 0x8000c0 <__TEXT_REGION_LENGTH__+0x7f80c0>
 2b4:	95 ff       	sbrs	r25, 5
 2b6:	fc cf       	rjmp	.-8      	; 0x2b0 <write>
 2b8:	80 93 c6 00 	sts	0x00C6, r24	; 0x8000c6 <__TEXT_REGION_LENGTH__+0x7f80c6>
 2bc:	08 95       	ret

000002be <writeString>:
 2be:	0f 93       	push	r16
 2c0:	1f 93       	push	r17
 2c2:	cf 93       	push	r28
 2c4:	8c 01       	movw	r16, r24
 2c6:	c0 e0       	ldi	r28, 0x00	; 0
 2c8:	03 c0       	rjmp	.+6      	; 0x2d0 <writeString+0x12>
 2ca:	0e 94 58 01 	call	0x2b0	; 0x2b0 <write>
 2ce:	cf 5f       	subi	r28, 0xFF	; 255
 2d0:	f8 01       	movw	r30, r16
 2d2:	ec 0f       	add	r30, r28
 2d4:	f1 1d       	adc	r31, r1
 2d6:	80 81       	ld	r24, Z
 2d8:	81 11       	cpse	r24, r1
 2da:	f7 cf       	rjmp	.-18     	; 0x2ca <writeString+0xc>
 2dc:	cf 91       	pop	r28
 2de:	1f 91       	pop	r17
 2e0:	0f 91       	pop	r16
 2e2:	08 95       	ret

000002e4 <initUART_9600>:


//Inicializa el USART a 9600 baudios, 8 bits, sin paridad, 1 bit de parada.
void initUART_9600(){
	//Configurar los pines PD1 Tx y PD0 Rx
	DDRD |= (1<<PORTD1);
 2e4:	8a b1       	in	r24, 0x0a	; 10
 2e6:	82 60       	ori	r24, 0x02	; 2
 2e8:	8a b9       	out	0x0a, r24	; 10
	DDRD &= ~(1<<PORTD0);
 2ea:	8a b1       	in	r24, 0x0a	; 10
 2ec:	8e 7f       	andi	r24, 0xFE	; 254
 2ee:	8a b9       	out	0x0a, r24	; 10
	UCSR0A = 0;		//No se utiliza doble speed.
 2f0:	10 92 c0 00 	sts	0x00C0, r1	; 0x8000c0 <__TEXT_REGION_LENGTH__+0x7f80c0>
	UCSR0B = 0;
 2f4:	e1 ec       	ldi	r30, 0xC1	; 193
 2f6:	f0 e0       	ldi	r31, 0x00	; 0
 2f8:	10 82       	st	Z, r1
	UCSR0B |= (1<<RXCIE0)|(1<<RXEN0)|(1<<TXEN0);  //Habilitamos interrupciones al recibir, habilitar recepcion y transmision
 2fa:	80 81       	ld	r24, Z
 2fc:	88 69       	ori	r24, 0x98	; 152
 2fe:	80 83       	st	Z, r24
	UCSR0C = 0;
 300:	e2 ec       	ldi	r30, 0xC2	; 194
 302:	f0 e0       	ldi	r31, 0x00	; 0
 304:	10 82       	st	Z, r1
	UCSR0C |= (1<<UCSZ00)|(1<<UCSZ01);	//Asincrono, deshabilitado el bit de paridad, un stop bit, 8 bits de datos.
 306:	80 81       	ld	r24, Z
 308:	86 60       	ori	r24, 0x06	; 6
 30a:	80 83       	st	Z, r24
	UBRR0=103;	//UBBRR0=103; -> 9600 con frecuencia de 16MHz
 30c:	87 e6       	ldi	r24, 0x67	; 103
 30e:	90 e0       	ldi	r25, 0x00	; 0
 310:	90 93 c5 00 	sts	0x00C5, r25	; 0x8000c5 <__TEXT_REGION_LENGTH__+0x7f80c5>
 314:	80 93 c4 00 	sts	0x00C4, r24	; 0x8000c4 <__TEXT_REGION_LENGTH__+0x7f80c4>
 318:	08 95       	ret

0000031a <__tablejump2__>:
 31a:	ee 0f       	add	r30, r30
 31c:	ff 1f       	adc	r31, r31
 31e:	05 90       	lpm	r0, Z+
 320:	f4 91       	lpm	r31, Z
 322:	e0 2d       	mov	r30, r0
 324:	09 94       	ijmp

00000326 <_exit>:
 326:	f8 94       	cli

00000328 <__stop_program>:
 328:	ff cf       	rjmp	.-2      	; 0x328 <__stop_program>
