## 笔记
## [[U1二进制编码]]

## [[U2数字逻辑电路基础]]

## [[U3组合逻辑电路]]

## [[U4时序逻辑电路]]

## [[U6 运算]]

## [[U7 指令系统]]

## [[U8 中央处理器]]

## 考试内容

- 题目组成：
	- （概念）选择判断：20 '
	- 组合逻辑设计：10‘
	- 时序逻辑设计：10‘
	- （半开放）论述：10‘
	- 指令与 CPU：40’

## 重要概念

- 组成部件：
	- **存储器**存放数据、指令，都是二进制，但能区分；
	- **控制器**自动取出指令来执行；
	- **运算器**进行算术逻辑等运算；
	- 通过**输入设备、输出设备**和主机进行通信。
	- ![image.png|500](https://thdlrt.oss-cn-beijing.aliyuncs.com/20240107195556.png)

- 工作方式：**存储程序**

- ISA 指令集体系结构
- 规定了如何使用硬件
	- 核心是**指令系统**，包括**指令格式、操作种类**以及每种操作对应的操作数的相应规定；指令可以接受的**操作数的类型**；指令中操作数的**寻址方式**；
	- 操作数所能存放的寄存器的名称、编号、长度和用途；
	- 操作数所能存放的存储空间的大小和编址方式；
	- 操作数在存储空间存放时按照大端还是小端方式存放；
	- 指令执行过程的控制方式，包括程序计数器、条件码定义等。

- 在机器内部编码后的数称为**机器数**，其值称为**真值**
- 定义数值数据有三个要素：**进制、定点/浮点、编码**

- **逻辑门**是最基础的数字电路，可通过**CMOS 晶体** 管实现

- 无关项指输出取值可**任意的项**，真值表中用 d 表示，可用于化简
- 非法值指**同时被高、低电平驱动**的输出结点的值。
- 高阻态是三态门输出结点的一种非正常逻辑态，相当于“**断开**”

- 组合逻辑电路可以是两级电路或多级电路，两级电路的传输时间短，但占用集成电路物理空间更多，需进行**时空权衡**

- 传输延迟：**关键路径**上所有元件的传输延迟之和
- 最小延迟：**最短路径**上所有元件的最小延迟之和

![[U4时序逻辑电路#存储器]]

- 寻址方式：**立即 / 寄存器 / 寄间 / 直接 / 间接 / 偏移 **/ 堆栈
- 复杂指令集计算机 CISC、精简指令集计算机 RISC

- 需要了解的指令
	- ![image.png|500](https://thdlrt.oss-cn-beijing.aliyuncs.com/20240108145906.png)

- CPU 设计直接决定了**时钟周期宽度和 CPI**，对计算机性能非常重要！

- CPU 主要由数据通路和控制器组成
	- **数据通路**：实现指令集中所有指令的操作功能
		- **操作元件**（组合电路）：ALU、MUX、扩展器、Adder、Reg/Mem Read 等
		- **状态 / 存储元件**（时序电路）：PC、Reg/Mem Write
	- **控制器**：控制数据通路中各部件进行正确操作
		- 汇总每条指令控制信号的取值，生成真值表，写出逻辑表达式，设计控制器逻辑——控制单元对指令进行译码，与指令执行得到的条件码或当前机器的状态、时序信号（时钟）等组合，生成对数据通路进行控制的控制信号。

- **用户可见寄存器（用户可使用）** 
	- **通用寄存器**：用来存放地址或数据，需在指令中明显给出 
	- **专用寄存器**：用来存放特定的地址或数据，无需在指令中明显给出 
	- 标志 (条件码)寄存器、程序计数器 **PC**：部分可见。由 CPU 根据指令执行结果设定，只能以隐含方式读出其中若干位，用户程序（非内核程序）不能改变
- **控制和状态寄存器（用户不可使用）** 
	- 指令寄存器 IR 
	- 存储器地址寄存器 MAR 
	- 存储器缓冲 (数据)寄存器 MBR / MDR 
	- 程序状态字寄存器 PSWR 
	- 临时寄存器：用于存放指令执行过程中的临时信息 
	- 其他寄存器：如，进程控制块指针、系统堆栈指针、页表指针等

- 三种下地址情况
	- ![image.png|475](https://thdlrt.oss-cn-beijing.aliyuncs.com/20240108163736.png)


## 重要题目

### 卡诺图化简

### 组合逻辑电路设计

### 时序逻辑电路设计

### [[数电样卷.pdf]]