https://www.asic-world.com/verilog/

1. [[#Introduction]]
2. [[#Verilog In One Day]]
3. 

## Introduction

Verilog — это **Язык Описания Аппаратных Средств (HDL)**. Язык описания аппаратных средств используется для описания цифровой системы, такой как сетевой коммутатор, микропроцессор, память или простой триггер. Это означает, что с помощью HDL можно описать любое цифровое аппаратное обеспечение на любом уровне.

Verilog поддерживает проектирование на многих различных уровнях абстракции. Три из них являются очень важными: **Поведенческий уровень (Behavioral level)**, **Уровень Регистровых Передач (Register-Transfer Level - RTL)** и **Вентильный уровень (Gate Level)**.

- На **Поведенческом уровне** система описывается с помощью параллельных алгоритмов. Каждый алгоритм сам по себе является последовательным и состоит из набора инструкций, выполняемых одна за другой. Основными элементами являются функции (Functions), задачи (Tasks) и блоки `always`. На этом уровне нет учета структурной реализации проекта.
- На **Уровне Регистровых Передач (RTL)** характеристики схемы определяются операциями и передачей данных между регистрами. Используется явный тактовый сигнал. RTL проектирование содержит точные временные границы: операции планируются к выполнению в определенное время. Современное определение RTL кода — "любой синтезируемый код называется RTL кодом".
- На **Вентильном уровне (Gate Level)** характеристики системы описываются логическими связями и их временными свойствами. Все сигналы являются дискретными и могут принимать только определенные логические значения (`0`, `1`, `X`, `Z`). Используемые операции — предопределенные логические примитивы (вентили AND, OR, NOT и т.д.). Использование вентильного моделирования может быть не лучшей идеей для любого уровня логического проектирования; код на вентильном уровне обычно генерируется инструментами синтеза и используется для симуляции на вентильном уровне и для бэкенда.

Verilog, как и любой другой язык описания аппаратных средств, допускает проектирование как по методологии **снизу-вверх (Bottom-up)**, так и **сверху-вниз (Top-down)**. Традиционный метод снизу-вверх, выполняемый на уровне вентилей, становится почти невозможным при возрастающей сложности новых проектов. Желаемым стилем проектирования является метод сверху-вниз, который обеспечивает раннее тестирование, легкую смену технологий и структурированное проектирование. Из-за трудностей полного следования чистому методу сверху-вниз, большинство проектов представляют собой смешение обоих подходов.

## Verilog In One Day

