---
typora-root-url: ./
---

# P6设计文档

------

------

## 设计概述

本文设计的CPU为Verilog实现的流水线CPU，

是在P5CPU基础上翻译添加而来。

## 数据通路模块定义

### ALU 

运算器，可执行的运算有，加法，减法，或，lui。

- **端口定义**

  | 端口名     | 位宽 | 方向 | 描述             |
  | ---------- | ---- | ---- | ---------------- |
  | S1         | 32   | I    | 第一个操作数     |
  | S2         | 32   | I    | 第二个操作数     |
  | ALUControl | 2    | I    | 控制ALU运算      |
  | Zero       | 1    | O    | 判断S1是否等于S2 |
  | ALUResult  | 32   | O    | 运算结果         |
### DM
数据存储器
- **端口定义**

  | 端口名   | 位宽 | 方向 | 描述                     |
  | -------- | ---- | ---- | ------------------------ |
  | Addr_DM  | 32   | I    | 将要写入的DM地址         |
  | Dm_in    | 32   | I    | 将要写入的数据           |
  | clk      | 1    | I    | 时钟信号                 |
  | MemWrite | 1    | I    | 写使能信号               |
  | Reset    | 1    | I    | 复位信号                 |
  | Pc       | 32   | I    | 当前Pc                   |
  | Dm_out   | 32   | O    | DM输出的数,地址为Addr_DM |

  

### IFU

取指令模块

- **端口定义**

  | 端口名      | 位宽 | 方向 | 描述       |
  | ----------- | ---- | ---- | ---------- |
  | clk         | 1    | I    | 时钟信号   |
  | reset       | 1    | I    | 复位信号   |
  | NPc         | 32   | o    | 下一PC地址 |
  | Pc          | 32   | o    | 当前Pc     |
  | Instruction | 32   | o    | 当前指令   |
  
  

### RF

寄存器堆

- **端口定义**

  | 端口名      | 位宽 | 方向 | 描述           |
  | ----------- | ---- | ---- | -------------- |
  | A1          | 5    | I    | 第一个读数地址 |
  | A2          | 5    | I    | 第二个读数地址 |
  | instruction | 32   | I    | 当前指令       |
  | A3          | 5    | I    | 写地址         |
  | WD          | 32   | I    | 写数据         |
  | jal_sel     | 1    | I    | 是否为jal      |
  | Pc          | 32   | I    | 当前Pc         |
  | clk         | 1    | I    | 时钟           |
  | Reset       | 1    | I    | 复位指令       |
  | RegWrite    | 1    | I    | 写使能         |
  | Pc_4        | 32   | I    | PC+4           |
  | RD1         | 32   | O    | A1寄存器数据   |
  | RD2         | 32   | O    | A2寄存器数据   |

### MUX

寄存器堆

- **端口定义**

  | 端口名      | 位宽 | 方向 | 描述                |
  | ----------- | ---- | ---- | ------------------- |
  | ALUResult   | 32   | I    | ALU运算结果         |
  | Dm_out      | 32   | I    | Dm输出的数据        |
  | MemtoReg    | 1    | I    | 是否由Dm写入寄存器  |
  | Extop       | 1    | I    | 位扩展符号选择      |
  | Instruction | 32   | I    | 当前指令            |
  | RegDst      | 1    | I    | 寄存器写入位置选择  |
  | Rd2         | 32   | I    | A2寄存器的值        |
  | ALUsrc      | 1    | I    | ALU第二个操作数来源 |
  | A3          | 5    | O    | 寄存器写入地址      |
  | WD          | 32   | O    | Dm写入数据          |
  | S2          | 32   | O    | ALU第二个操作数     |

### Npcmodule

计算下一个Pc

- **端口定义**

  | 端口名      | 位宽 | 方向 | 描述                        |
  | ----------- | ---- | ---- | --------------------------- |
  | Pc          | 32   | I    | 当前pc                      |
  | Instruction | 32   | I    | 当前指令                    |
  | Rdata       | 32   | I    | 31号寄存器的值              |
  | Npc_op      | 3    | I    | 下一PC选择信号              |
  | Zero        | 1    | I    | Beq中判断S1是否等于S2的信号 |
  | Npc         | 32   | o    | 下一Pc                      |
  | pc_4        | 32   | o    | pc+4                        |

### 控制器

根据指令生成控制信号

- **端口定义**

  | 端口名      | 位宽 | 方向 | 描述                |
  | ----------- | ---- | ---- | ------------------- |
  | Instruction | 32   | I    | 当前指令            |
  | Regdst      | 1    | o    | 目的寄存器选择      |
  | Regwrite    | 1    | o    | 寄存器写使能        |
  | Extop       | 1    | o    | 位扩展选择信号      |
  | ALUControl  | 2    | o    | ALU操作选择         |
  | MemtoReg    | 1    | o    | 是否由Dm写入寄存器  |
  | MemWrite    | 1    | o    | Dm写使能            |
  | ALUSrc      | 1    | o    | ALU第二个操作数来源 |
  | NPcop       | 3    | o    | 下一Pc选择          |
  | jal_sel     | 1    | o    | 是否为jal指令       |

### 转发与暂停：

转发：

采用AT法,对于每条指令，确定T_USE_RT,T_USE_RS ,T_NEW

```verilog
assign D_V1=(RsD==0)?0://0寄存器恒为零
            //E级转发
				//(RsD==A3E&&(MDUOpE==4'd5||MDUOpE==4'd6))?MDUOutE:
            (RsD==31&&jalselE==1)?PcE+8://E级为JAL且RsD为31号寄存器
				//M级转发
				(RsD==31&&jalselM==1)?PcM+8://M级为JAL且RsD为31号寄存器
				(RsD==A3M&&(MDUOpM==4'd5||MDUOpM==4'd6))?MDUOutM:
				(RsD==A3M&&RegWriteEnableM==1&&MemtoRegM==0&&jalselM==0)?ALUOutM://M级为非jal写入寄存器且写入地址为RsD
				//W级转发
            (RsD==A3W&&RegWriteEnableW==1)?ResultW://W级为写入寄存器且写入地址为RsD
				//不转发
				RD1;
assign D_V2=(RtD==0)?0://0寄存器恒为零
            //E级转发
				//(RtD==A3E&&(MDUOpE==4'd5||MDUOpE==4'd6))?MDUOutE:
            (RtD==31&&jalselE==1)?PcE+8:
				//M级转发
				(RtD==31&&jalselM==1)?PcM+8:
				(RtD==A3M&&(MDUOpM==4'd5||MDUOpM==4'd6))?MDUOutM:
				(RtD==A3M&&RegWriteEnableM==1&&MemtoRegM==0&&jalselM==0)?ALUOutM:
				//W级转发
            (RtD==A3W&&RegWriteEnableW==1)?ResultW:
				//不转发
				RD2;
```

E级：

```verilog
assign S2=(ALUSrcE==1)?imm32E:
          (RtE==0)?0://0寄存器恒为0
			 //M级转发
			 (RtE==31&&jalselM==1)?PcM+8://M级为jal且RsE为31号寄存器
			 (RtE==A3M&&(MDUOpM==4'd5||MDUOpM==4'd6))?MDUOutM:
          (RtE==A3M&&RegWriteEnableM==1&&MemtoRegM==0&&jalselM==0)?ALUOutM://M级为非jal写入寄存器且写入地址为RtE
			 //W级转发
          (RtE==A3W&&RegWriteEnableW==1)?ResultW://W级为写寄存器且写入为RtE
			 //不转发
			 E_V2;
```

M级：

```verilog
assign Dm_in= (RtM==0)?0://0寄存器恒为零
              //W级转发
              (RtM==A3W&&RegWriteEnableW==1)?ResultW://W级为写入寄存器且写入RtM
				  //不转发
              WriteDataM;
				  
assign m_data_addr=ALUOutM;
assign m_data_wdata=(InstrM[31:26]==6'b101011)?Dm_in:
                    (InstrM[31:26]==6'b101001)?{2{Dm_in[15:0]}}:
						                             {4{Dm_in[7:0]}};
```

暂停：

当数据来不及转发则暂停

```verilog
// control stall
wire stall;//stop control sign
wire Stall_rs_E = (A3E != 5'b0 && RsD == A3E) && (T_new_E > T_use_rs);//E级为寄存器RsD写入，且RsD非0，且E级产生新数据用时大于rs将要使用的时间
wire Stall_rs_M = (A3M != 5'b0 && RsD == A3M) && (T_new_M > T_use_rs);//M级为寄存器RsD写入，且RsD非0，且M级产生新数据用时大于rs将要使用的时间
wire Stall_rs = Stall_rs_E || Stall_rs_M;
wire Stall_rt_E = (A3E != 5'b0 && RtD == A3E) && (T_new_E > T_use_rt);//E级为寄存器RtD写入，且RtD非0，且E级产生新数据用时大于rt将要使用的时间
wire Stall_rt_M = (A3M != 5'b0 && RtD == A3M) && (T_new_M > T_use_rt);//M级为寄存器RtD写入，且RtD非0，且M级产生新数据用时大于rt将要使用的时间
wire Stall_rt = Stall_rt_E || Stall_rt_M;
wire Stall_mdu;
assign stall= Stall_rt||Stall_rs||Stall_mdu;
//
```



### MDU：

 

```verilog
 module MDU(
    input clk,
	 input reset,
	 input [3:0] MDUOpD,
	 input [3:0] MDUOp,
	 input [31:0] Data1,
	 input [31:0] Data2,
	 output [31:0] out,
	 output stall_mdu
    );
```

   将D级的指令和E级的指令的MDUOP同时传入MDU，方便对stall-mdu的设置，对于一般的指令，MDUOp设置为0（和nop指令相和），对于使用MDU的指令，按使用方式设置MDUOp的值，根据MDUOp的值确定不同的操作。对于模拟的10周期和5周期延迟，则采用HI-temp和LO-temp，在E级指令刚进入MDU就把结果计算出存入temp中，等到对应周期再写入HI和LO中。

## 测试数据：

每条指令分类进行测试。

总体进行测试。





## 思考题汇总

1. 为什么需要有单独的乘除法部件而不是整合进 ALU？为何需要有独立的 HI、LO 寄存器？

   因为实际运算过程中乘除法的耗时远大于ALU的其他运算，如果整合进ALU，根据流水线的木桶原理，就会大大拖慢流水线的效率，所以使用单独的乘除法部件，在后续指令用不到乘除法的数据的时候，ALU可继续运算，不用阻塞流水线。

2. 真实的流水线 CPU 是如何使用实现乘除法的？请查阅相关资料进行简单说明。

   乘法所用到的存储器与初始化存储内容：

   ​        32位被乘数寄存器(简称A)------初始化为乘法运算的被乘数

   ​        64位积寄存器 (简称B)-----------高32位置零，用来存放乘积，低32位初始化为乘数

   ![1](/1.png)

   除法所用到的存储器与初始化存储内容：

   ​        32位商寄存器-----------全部置零

   ​        32位除数寄存器 -------填充32位除数

   ​        65位余数寄存器 -------左半部分置零，右半部分填充32位被除数

   处理结构图：

   ![2](/2.png)

3. 请结合自己的实现分析，你是如何处理 Busy 信号带来的周期阻塞的？

   若Busy信号为1，表明MDU正在进行乘除法计算，如果后续的任何指令要用到MDU模块，则阻塞

4. 请问采用字节使能信号的方式处理写指令有什么好处？（提示：从清晰性、统一性等角度考虑）

   清晰性：明确的知道要写的字节有哪些，不要写的有哪些，防止错误写入。

   统一性：采用字节使能可以统一写入字，半字，字节的控制信号，在具体写入的时候再进行判断，

   减少了代码量和复杂度。

5. 请思考，我们在按字节读和按字节写时，实际从 DM 获得的数据和向 DM 写入的数据是否是一字节？在什么情况下我们按字节读和按字节写的效率会高于按字读和按字写呢？

   按字节写的时候，实际上写的是对应的字节，从DM中获得的是整个字

   按字节读的时候，从DM中获得的是DM的整个字，通过DMEXT模块进行选择后获得对应字节的符号扩展。

   在只需要对某一个字节操作的时候，按字节读取和按字节写的效率会高于按字读和写，因为按字读和写还要从字中取出对应字节进行修改，再拼接回去。按字节在访问内存性能上更有优势。

6. 为了对抗复杂性你采取了哪些抽象和规范手段？这些手段在译码和处理数据冲突的时候有什么样的特点与帮助？

   指令分成了几类——calc_R、calc_I、shift、shiftv、load、store、B类、J类、md类、mf类、mt类， 并设置对应信号帮助译码。此外，将Instr指令进行流水，通过对Instr【31：26】的指令部分进行判断整合了大部分的指令，从而减少了为某个特定指令而单独增加的控制信号。从而降低复杂度。

7. 在本实验中你遇到了哪些不同指令类型组合产生的冲突？你又是如何解决的？相应的测试样例是什么样的？

   1.D级为slt，E级为mflo 解决方式：采用转发，流水MDUOut，因为mfhi指令建立在hi中元素已经存在的情况下，所以T—new为0，无需阻塞可直接转发。

   测试样例：

   ​    ori $a1, $a1,100

   ​    ori $a2, $a2, 2

      mult $a1, $a2

      mflo $a3

      slt $a1, $a3, $a1

   2.D级为使用乘除法单元的指令，E级为mult、div指令

   检验是否按要求模拟了5周期，10周期阻塞

   测试样例：

      ori $a1, $a2,100

     ori $a3, $a3,234

     mult $a1, $a3

     mfhi $t1

     mult $a1, $a1

     mult $a2, $a2

     mthi $a1

   根据输出的时间戳判断

8. 如果你是手动构造的样例，请说明构造策略，说明你的测试程序如何保证**覆盖**了所有需要测试的情况；如果你是**完全随机**生成的测试样例，请思考完全随机的测试程序有何不足之处；如果你在生成测试样例时采用了**特殊的策略**，比如构造连续数据冒险序列，请你描述一下你使用的策略如何**结合了随机性**达到强测的效果。

​       我主要是一边提交一边根据出现的bug进行对应的测试，比如在测试过程中遇到了高位本应全是0但是出现了部分1的情况，就针对可能出现该种情况编写了对应的测试，最后发现是andi错误进行了符   号扩展。还有遇到了sb指令对【7：0】位有效，对高位无效的问题，经过检查发现课程组要求的m_data_wdata对lb，lh指令应该是要求复制扩展的到32位，即lb的8位复制4遍，lh复制两遍。

对于之前已有的模块。采用P5的测试数据测试，对于新加入的MDU模块，主要测试了mult，multu，div，divu关于符号位的处理是否符合要求。还有就是结合P6的testcode和课程组提供的MARS输出进行对比。

