---
layout: post
title: "verilog里同一个寄存器问什么不能在不同的always里分别操作"
date: 2023-09-18 08:29:54 +0800
description: "﻿﻿为什么不让多个always里对同一个变量赋值呢，是如果允许会引起矛盾吗？先明白Verilog 是"
keywords: "1个reg只能在1个always里赋值"
categories: ['Fpga']
tags: ['无标签']
artid: "78261865"
image:
    path: https://api.vvhan.com/api/bing?rand=sj&artid=78261865
    alt: "verilog里同一个寄存器问什么不能在不同的always里分别操作"
render_with_liquid: false
featuredImage: https://bing.ee123.net/img/rand?artid=78261865
featuredImagePreview: https://bing.ee123.net/img/rand?artid=78261865
---

<div class="blog-content-box">
 <div class="article-header-box">
  <div class="article-header">
   <div class="article-title-box">
    <h1 class="title-article" id="articleContentId">
     verilog里同一个寄存器问什么不能在不同的always里分别操作？
    </h1>
   </div>
  </div>
 </div>
 <article class="baidu_pl">
  <div class="article_content clearfix" id="article_content">
   <link href="../../assets/css/kdoc_html_views-1a98987dfd.css" rel="stylesheet"/>
   <link href="../../assets/css/ck_htmledit_views-704d5b9767.css" rel="stylesheet"/>
   <div class="htmledit_views" id="content_views">
    <div style="top:0px">
     ﻿﻿
    </div>
    <p>
     为什么不让多个always里对同一个变量赋值呢，是如果允许会引起矛盾吗？
    </p>
    <p>
     <br/>
    </p>
    <p>
     先明白Verilog 是HDL ～
    </p>
    <p>
     verilog是一门硬件描述语言，请把它和软件编程语言区分开；
     <br/>
     写的代码不是逻辑，是电路。
     <br/>
     在遇到问题时，请从电路角度开始思考～
    </p>
    <p>
     <br/>
    </p>
    <div>
     always 语块是并行执行。简单想想： 它们Always哥几个一起同时去喂同一个女神吃东西，她吃什么？如何同时吃？如何都照顾到各个always？（数电里的竞争与冒险）
     <br/>
     所以～ 要把这类任务交个一个always去做就好啦。 那么，交给一个always 兄弟去伺候女神，所以它只能一步一步地做。（always内顺序执行）
    </div>
    <p>
     <br/>
    </p>
   </div>
  </div>
 </article>
 <p alt="6874747073:3a2f2f626c6f672e6373646e2e6e65742f6368696c64626f72:2f61727469636c652f64657461696c732f3738323631383635" class_="artid" style="display:none">
 </p>
</div>


