Fitter report for testVGA
Sun Jan 23 22:59:55 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Other Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Sun Jan 23 22:59:55 2022           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; testVGA                                         ;
; Top-level Entity Name              ; testVGA                                         ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C5T144C8                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 528 / 4,608 ( 11 % )                            ;
;     Total combinational functions  ; 438 / 4,608 ( 10 % )                            ;
;     Dedicated logic registers      ; 300 / 4,608 ( 7 % )                             ;
; Total registers                    ; 300                                             ;
; Total pins                         ; 19 / 89 ( 21 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 119,808 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C5T144C8                    ;                                ;
; Use smart compilation                                                      ; On                             ; Off                            ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 763 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 763 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 760     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/13.0sp1/testVGA/output_files/testVGA.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 528 / 4,608 ( 11 % ) ;
;     -- Combinational with no register       ; 228                  ;
;     -- Register only                        ; 90                   ;
;     -- Combinational with a register        ; 210                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 304                  ;
;     -- 3 input functions                    ; 66                   ;
;     -- <=2 input functions                  ; 68                   ;
;     -- Register only                        ; 90                   ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 395                  ;
;     -- arithmetic mode                      ; 43                   ;
;                                             ;                      ;
; Total registers*                            ; 300 / 4,851 ( 6 % )  ;
;     -- Dedicated logic registers            ; 300 / 4,608 ( 7 % )  ;
;     -- I/O registers                        ; 0 / 243 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 43 / 288 ( 15 % )    ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 19 / 89 ( 21 % )     ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )       ;
;                                             ;                      ;
; Global signals                              ; 2                    ;
; M4Ks                                        ; 0 / 26 ( 0 % )       ;
; Total block memory bits                     ; 0 / 119,808 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 119,808 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )       ;
; PLLs                                        ; 0 / 2 ( 0 % )        ;
; Global clocks                               ; 2 / 8 ( 25 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 3% / 3% / 3%         ;
; Peak interconnect usage (total/H/V)         ; 5% / 4% / 6%         ;
; Maximum fan-out                             ; 252                  ;
; Highest non-global fan-out                  ; 163                  ;
; Total fan-out                               ; 2505                 ;
; Average fan-out                             ; 3.04                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 528 / 4608 ( 11 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 228                 ; 0                              ;
;     -- Register only                        ; 90                  ; 0                              ;
;     -- Combinational with a register        ; 210                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 304                 ; 0                              ;
;     -- 3 input functions                    ; 66                  ; 0                              ;
;     -- <=2 input functions                  ; 68                  ; 0                              ;
;     -- Register only                        ; 90                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 395                 ; 0                              ;
;     -- arithmetic mode                      ; 43                  ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 300                 ; 0                              ;
;     -- Dedicated logic registers            ; 300 / 4608 ( 7 % )  ; 0 / 4608 ( 0 % )               ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 43 / 288 ( 15 % )   ; 0 / 288 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 19                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )      ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 2 / 10 ( 20 % )     ; 0 / 10 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2505                ; 0                              ;
;     -- Registered Connections               ; 1135                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 14                  ; 0                              ;
;     -- Output Ports                         ; 5                   ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk_50 ; 17    ; 1        ; 0            ; 6            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw_b   ; 72    ; 4        ; 26           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw_cc  ; 64    ; 4        ; 21           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw_cp  ; 63    ; 4        ; 19           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw_g   ; 71    ; 4        ; 26           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw_p1  ; 69    ; 4        ; 26           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw_p2  ; 67    ; 4        ; 24           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw_p3  ; 65    ; 4        ; 21           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw_p4  ; 60    ; 4        ; 14           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw_p5  ; 59    ; 4        ; 14           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw_p6  ; 58    ; 4        ; 12           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw_p7  ; 57    ; 4        ; 12           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw_p8  ; 55    ; 4        ; 9            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw_r   ; 70    ; 4        ; 26           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                             ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; hsync_out ; 41    ; 4        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; pixel[0]  ; 43    ; 4        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; pixel[1]  ; 42    ; 4        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; pixel[2]  ; 44    ; 4        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; vsync_out ; 45    ; 4        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 3 / 19 ( 16 % )  ; 3.3V          ; --           ;
; 2        ; 0 / 23 ( 0 % )   ; 3.3V          ; --           ;
; 3        ; 1 / 23 ( 4 % )   ; 3.3V          ; --           ;
; 4        ; 18 / 24 ( 75 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 11         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ; 12         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 10       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 20         ; 1        ; clk_50                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 21         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 23         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 22       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 25         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 25       ; 26         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 26       ; 27         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 27       ; 28         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 28       ; 32         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 40         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 41         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 42         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 43         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 41       ; 44         ; 4        ; hsync_out                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 42       ; 45         ; 4        ; pixel[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 46         ; 4        ; pixel[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 47         ; 4        ; pixel[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ; 48         ; 4        ; vsync_out                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 49         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 48       ; 50         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 52         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 52       ; 53         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 57         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 58         ; 4        ; sw_p8                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 59         ; 4        ; sw_p7                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 60         ; 4        ; sw_p6                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 63         ; 4        ; sw_p5                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 64         ; 4        ; sw_p4                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 72         ; 4        ; sw_cp                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 75         ; 4        ; sw_cc                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 76         ; 4        ; sw_p3                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 79         ; 4        ; sw_p2                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 80         ; 4        ; sw_p1                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 81         ; 4        ; sw_r                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 82         ; 4        ; sw_g                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 83         ; 4        ; sw_b                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 84         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 85         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 86         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 87         ; 3        ; ~LVDS41p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 95         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 80       ; 97         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 81       ; 98         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 82       ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 103        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 87       ; 104        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 88       ; 105        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 106        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 107        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 108        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 109        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 93       ; 110        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 94       ; 111        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 112        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 97       ; 113        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 119        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 100      ; 120        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 101      ; 121        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 125        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 126        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 127        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 128        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 129        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 130        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 134        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 135        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 137        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 121      ; 138        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 122      ; 139        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 123      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 144        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 126      ; 145        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 148        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 130      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 153        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 133      ; 154        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 134      ; 155        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 135      ; 162        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 136      ; 163        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 137      ; 164        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 165        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 166        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 167        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 168        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 169        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                           ;
+------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------+--------------+
; Compilation Hierarchy Node   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                               ; Library Name ;
+------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------+--------------+
; |testVGA                     ; 528 (4)     ; 300 (4)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 19   ; 0            ; 228 (0)      ; 90 (3)            ; 210 (1)          ; |testVGA                                          ; work         ;
;    |hvsync_generator:hvsync| ; 524 (500)   ; 296 (277)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 228 (223)    ; 87 (87)           ; 209 (190)        ; |testVGA|hvsync_generator:hvsync                  ; work         ;
;       |Debouncer:Deboun|     ; 24 (24)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 19 (19)          ; |testVGA|hvsync_generator:hvsync|Debouncer:Deboun ; work         ;
+------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; sw_r      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; sw_g      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; sw_b      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; sw_p1     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; sw_p2     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; sw_p3     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; sw_p4     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; sw_p5     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; sw_p6     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; sw_p7     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; sw_p8     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; sw_cc     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; pixel[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; pixel[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; pixel[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; hsync_out ; Output   ; --            ; --            ; --                    ; --  ;
; vsync_out ; Output   ; --            ; --            ; --                    ; --  ;
; clk_50    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; sw_cp     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
+-----------+----------+---------------+---------------+-----------------------+-----+


+-------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                            ;
+-------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                         ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------+-------------------+---------+
; sw_r                                                        ;                   ;         ;
; sw_g                                                        ;                   ;         ;
; sw_b                                                        ;                   ;         ;
; sw_p1                                                       ;                   ;         ;
; sw_p2                                                       ;                   ;         ;
; sw_p3                                                       ;                   ;         ;
; sw_p4                                                       ;                   ;         ;
; sw_p5                                                       ;                   ;         ;
; sw_p6                                                       ;                   ;         ;
; sw_p7                                                       ;                   ;         ;
; sw_p8                                                       ;                   ;         ;
; sw_cc                                                       ;                   ;         ;
; clk_50                                                      ;                   ;         ;
; sw_cp                                                       ;                   ;         ;
;      - hvsync_generator:hvsync|Debouncer:Deboun|PB_sync_0~0 ; 1                 ; 6       ;
+-------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                             ;
+---------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                              ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; clk                                               ; LCFF_X1_Y6_N1      ; 47      ; Clock                     ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; clk_50                                            ; PIN_17             ; 1       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; LCFF_X1_Y5_N1      ; 252     ; Clock                     ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; hvsync_generator:hvsync|Debouncer:Deboun|comb~0   ; LCCOMB_X1_Y5_N20   ; 16      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; hvsync_generator:hvsync|Equal0~2                  ; LCCOMB_X18_Y9_N20  ; 20      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; hvsync_generator:hvsync|Equal1~2                  ; LCCOMB_X12_Y8_N22  ; 10      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; hvsync_generator:hvsync|Equal2~1                  ; LCCOMB_X19_Y10_N0  ; 50      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; hvsync_generator:hvsync|cury[0]~1                 ; LCCOMB_X19_Y10_N30 ; 12      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; hvsync_generator:hvsync|framebuffer[15][13]~1     ; LCCOMB_X18_Y10_N18 ; 48      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; hvsync_generator:hvsync|framebuffer[15][27]~0     ; LCCOMB_X19_Y10_N24 ; 48      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; hvsync_generator:hvsync|framebuffer[15][34]~3     ; LCCOMB_X18_Y7_N22  ; 48      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; hvsync_generator:hvsync|framebuffer[15][6]~2      ; LCCOMB_X19_Y7_N2   ; 48      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                       ;
+---------------------------------------------------+---------------+---------+----------------------+------------------+---------------------------+
; Name                                              ; Location      ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------+---------------+---------+----------------------+------------------+---------------------------+
; clk                                               ; LCFF_X1_Y6_N1 ; 47      ; Global Clock         ; GCLK3            ; --                        ;
; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; LCFF_X1_Y5_N1 ; 252     ; Global Clock         ; GCLK2            ; --                        ;
+---------------------------------------------------+---------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                ;
+------------------------------------------------------+---------+
; Name                                                 ; Fan-Out ;
+------------------------------------------------------+---------+
; hvsync_generator:hvsync|CounterX[1]                  ; 163     ;
; hvsync_generator:hvsync|CounterX[2]                  ; 132     ;
; hvsync_generator:hvsync|CounterX[4]                  ; 68      ;
; hvsync_generator:hvsync|cury[0]                      ; 51      ;
; hvsync_generator:hvsync|cury[1]                      ; 51      ;
; hvsync_generator:hvsync|cury[3]                      ; 51      ;
; hvsync_generator:hvsync|Equal2~1                     ; 50      ;
; hvsync_generator:hvsync|framebuffer[15][34]~3        ; 48      ;
; hvsync_generator:hvsync|framebuffer[15][6]~2         ; 48      ;
; hvsync_generator:hvsync|framebuffer[15][13]~1        ; 48      ;
; hvsync_generator:hvsync|framebuffer[15][27]~0        ; 48      ;
; hvsync_generator:hvsync|cury[2]                      ; 44      ;
; hvsync_generator:hvsync|CounterX[5]                  ; 37      ;
; hvsync_generator:hvsync|CounterX[3]                  ; 36      ;
; hvsync_generator:hvsync|CounterX[6]                  ; 35      ;
; hvsync_generator:hvsync|CounterX[0]                  ; 21      ;
; hvsync_generator:hvsync|Equal0~2                     ; 20      ;
; hvsync_generator:hvsync|CounterX[7]                  ; 20      ;
; hvsync_generator:hvsync|Equal0~0                     ; 17      ;
; hvsync_generator:hvsync|Debouncer:Deboun|comb~0      ; 16      ;
; hvsync_generator:hvsync|Mux134~15                    ; 16      ;
; hvsync_generator:hvsync|cury[0]~1                    ; 12      ;
; hvsync_generator:hvsync|Equal1~2                     ; 10      ;
; hvsync_generator:hvsync|CounterY[1]                  ; 9       ;
; hvsync_generator:hvsync|CounterY[0]                  ; 9       ;
; hvsync_generator:hvsync|always4~1                    ; 6       ;
; hvsync_generator:hvsync|Mux3~0                       ; 6       ;
; hvsync_generator:hvsync|curx[0]                      ; 6       ;
; hvsync_generator:hvsync|curx[1]                      ; 6       ;
; hvsync_generator:hvsync|curx[2]                      ; 6       ;
; hvsync_generator:hvsync|Mux124~0                     ; 5       ;
; hvsync_generator:hvsync|Mux123~0                     ; 5       ;
; hvsync_generator:hvsync|Mux122~0                     ; 5       ;
; hvsync_generator:hvsync|Mux100~0                     ; 5       ;
; hvsync_generator:hvsync|Mux99~0                      ; 5       ;
; hvsync_generator:hvsync|Mux98~0                      ; 5       ;
; hvsync_generator:hvsync|Mux116~0                     ; 5       ;
; hvsync_generator:hvsync|Mux115~0                     ; 5       ;
; hvsync_generator:hvsync|Mux114~0                     ; 5       ;
; hvsync_generator:hvsync|Mux108~0                     ; 5       ;
; hvsync_generator:hvsync|Mux107~0                     ; 5       ;
; hvsync_generator:hvsync|Mux106~0                     ; 5       ;
; hvsync_generator:hvsync|Mux28~0                      ; 5       ;
; hvsync_generator:hvsync|Mux27~0                      ; 5       ;
; hvsync_generator:hvsync|Mux26~0                      ; 5       ;
; hvsync_generator:hvsync|Mux20~0                      ; 5       ;
; hvsync_generator:hvsync|Mux19~0                      ; 5       ;
; hvsync_generator:hvsync|Mux18~0                      ; 5       ;
; hvsync_generator:hvsync|Mux12~0                      ; 5       ;
; hvsync_generator:hvsync|Mux11~0                      ; 5       ;
; hvsync_generator:hvsync|Mux10~0                      ; 5       ;
; hvsync_generator:hvsync|Mux4~0                       ; 5       ;
; hvsync_generator:hvsync|Mux2~0                       ; 5       ;
; hvsync_generator:hvsync|Mux60~0                      ; 5       ;
; hvsync_generator:hvsync|Mux59~0                      ; 5       ;
; hvsync_generator:hvsync|Mux58~0                      ; 5       ;
; hvsync_generator:hvsync|Mux44~0                      ; 5       ;
; hvsync_generator:hvsync|Mux43~0                      ; 5       ;
; hvsync_generator:hvsync|Mux42~0                      ; 5       ;
; hvsync_generator:hvsync|Mux52~0                      ; 5       ;
; hvsync_generator:hvsync|Mux51~0                      ; 5       ;
; hvsync_generator:hvsync|Mux50~0                      ; 5       ;
; hvsync_generator:hvsync|Mux36~0                      ; 5       ;
; hvsync_generator:hvsync|Mux35~0                      ; 5       ;
; hvsync_generator:hvsync|Mux34~0                      ; 5       ;
; hvsync_generator:hvsync|Mux92~0                      ; 5       ;
; hvsync_generator:hvsync|Mux91~0                      ; 5       ;
; hvsync_generator:hvsync|Mux90~0                      ; 5       ;
; hvsync_generator:hvsync|Mux68~0                      ; 5       ;
; hvsync_generator:hvsync|Mux67~0                      ; 5       ;
; hvsync_generator:hvsync|Mux66~0                      ; 5       ;
; hvsync_generator:hvsync|Mux76~0                      ; 5       ;
; hvsync_generator:hvsync|Mux75~0                      ; 5       ;
; hvsync_generator:hvsync|Mux74~0                      ; 5       ;
; hvsync_generator:hvsync|Mux84~0                      ; 5       ;
; hvsync_generator:hvsync|Mux83~0                      ; 5       ;
; hvsync_generator:hvsync|Equal2~0                     ; 5       ;
; hvsync_generator:hvsync|Mux82~0                      ; 5       ;
; hvsync_generator:hvsync|CounterY[3]                  ; 5       ;
; hvsync_generator:hvsync|CounterX[9]                  ; 5       ;
; hvsync_generator:hvsync|CounterX[8]                  ; 5       ;
; hvsync_generator:hvsync|cury[4]                      ; 4       ;
; hvsync_generator:hvsync|CounterY[8]                  ; 4       ;
; hvsync_generator:hvsync|CounterY[2]                  ; 4       ;
; hvsync_generator:hvsync|CounterY[9]                  ; 4       ;
; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; 3       ;
; hvsync_generator:hvsync|inDisplayArea                ; 3       ;
; hvsync_generator:hvsync|CounterY[7]                  ; 3       ;
; hvsync_generator:hvsync|CounterY[6]                  ; 3       ;
; hvsync_generator:hvsync|CounterY[5]                  ; 3       ;
; hvsync_generator:hvsync|CounterY[4]                  ; 3       ;
; hvsync_generator:hvsync|Debouncer:Deboun|PB_sync_1   ; 2       ;
; hvsync_generator:hvsync|framebuffer[15][34]          ; 2       ;
; hvsync_generator:hvsync|framebuffer[15][31]          ; 2       ;
; hvsync_generator:hvsync|framebuffer[15][27]          ; 2       ;
; hvsync_generator:hvsync|framebuffer[12][34]          ; 2       ;
; hvsync_generator:hvsync|framebuffer[12][31]          ; 2       ;
; hvsync_generator:hvsync|framebuffer[12][27]          ; 2       ;
; hvsync_generator:hvsync|framebuffer[14][34]          ; 2       ;
; hvsync_generator:hvsync|framebuffer[14][31]          ; 2       ;
; hvsync_generator:hvsync|framebuffer[14][27]          ; 2       ;
; hvsync_generator:hvsync|framebuffer[13][34]          ; 2       ;
; hvsync_generator:hvsync|framebuffer[13][31]          ; 2       ;
; hvsync_generator:hvsync|framebuffer[13][27]          ; 2       ;
; hvsync_generator:hvsync|framebuffer[3][34]           ; 2       ;
; hvsync_generator:hvsync|framebuffer[3][31]           ; 2       ;
; hvsync_generator:hvsync|framebuffer[3][27]           ; 2       ;
; hvsync_generator:hvsync|framebuffer[2][34]           ; 2       ;
; hvsync_generator:hvsync|framebuffer[2][31]           ; 2       ;
; hvsync_generator:hvsync|framebuffer[2][27]           ; 2       ;
; hvsync_generator:hvsync|framebuffer[1][34]           ; 2       ;
; hvsync_generator:hvsync|framebuffer[1][31]           ; 2       ;
; hvsync_generator:hvsync|framebuffer[1][27]           ; 2       ;
; hvsync_generator:hvsync|framebuffer[0][34]           ; 2       ;
; hvsync_generator:hvsync|framebuffer[0][33]           ; 2       ;
; hvsync_generator:hvsync|framebuffer[0][27]           ; 2       ;
; hvsync_generator:hvsync|framebuffer[7][34]           ; 2       ;
; hvsync_generator:hvsync|framebuffer[7][31]           ; 2       ;
; hvsync_generator:hvsync|framebuffer[7][27]           ; 2       ;
; hvsync_generator:hvsync|framebuffer[5][34]           ; 2       ;
; hvsync_generator:hvsync|framebuffer[5][31]           ; 2       ;
; hvsync_generator:hvsync|framebuffer[5][27]           ; 2       ;
; hvsync_generator:hvsync|framebuffer[6][34]           ; 2       ;
; hvsync_generator:hvsync|framebuffer[6][31]           ; 2       ;
; hvsync_generator:hvsync|framebuffer[6][27]           ; 2       ;
; hvsync_generator:hvsync|framebuffer[4][34]           ; 2       ;
; hvsync_generator:hvsync|framebuffer[4][31]           ; 2       ;
; hvsync_generator:hvsync|framebuffer[4][27]           ; 2       ;
; hvsync_generator:hvsync|framebuffer[11][34]          ; 2       ;
; hvsync_generator:hvsync|framebuffer[11][31]          ; 2       ;
; hvsync_generator:hvsync|framebuffer[11][27]          ; 2       ;
; hvsync_generator:hvsync|framebuffer[8][34]           ; 2       ;
; hvsync_generator:hvsync|framebuffer[8][31]           ; 2       ;
; hvsync_generator:hvsync|framebuffer[8][27]           ; 2       ;
; hvsync_generator:hvsync|framebuffer[9][34]           ; 2       ;
; hvsync_generator:hvsync|framebuffer[9][31]           ; 2       ;
; hvsync_generator:hvsync|framebuffer[9][27]           ; 2       ;
; hvsync_generator:hvsync|framebuffer[10][34]          ; 2       ;
; hvsync_generator:hvsync|framebuffer[10][31]          ; 2       ;
; hvsync_generator:hvsync|framebuffer[10][27]          ; 2       ;
; hvsync_generator:hvsync|Equal1~0                     ; 2       ;
; hvsync_generator:hvsync|LessThan5~0                  ; 2       ;
; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[3]   ; 2       ;
; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[2]   ; 2       ;
; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[1]   ; 2       ;
; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[0]   ; 2       ;
; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[14]  ; 2       ;
; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[15]  ; 2       ;
; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[13]  ; 2       ;
; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[11]  ; 2       ;
; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[12]  ; 2       ;
; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[6]   ; 2       ;
; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[5]   ; 2       ;
; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[7]   ; 2       ;
; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[8]   ; 2       ;
; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[9]   ; 2       ;
; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[10]  ; 2       ;
; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[4]   ; 2       ;
; hvsync_generator:hvsync|curx[6]                      ; 2       ;
; hvsync_generator:hvsync|curx[5]                      ; 2       ;
; hvsync_generator:hvsync|curx[4]                      ; 2       ;
; hvsync_generator:hvsync|curx[3]                      ; 2       ;
; sw_cp                                                ; 1       ;
; clk_50                                               ; 1       ;
; hvsync_generator:hvsync|Debouncer:Deboun|PB_sync_0~0 ; 1       ;
; clk~0                                                ; 1       ;
; hvsync_generator:hvsync|Debouncer:Deboun|PB_sync_0   ; 1       ;
; hvsync_generator:hvsync|cury[4]~6                    ; 1       ;
; hvsync_generator:hvsync|Debouncer:Deboun|PB_state~5  ; 1       ;
; hvsync_generator:hvsync|Debouncer:Deboun|PB_state~4  ; 1       ;
; hvsync_generator:hvsync|Debouncer:Deboun|PB_state~3  ; 1       ;
; hvsync_generator:hvsync|Debouncer:Deboun|PB_state~2  ; 1       ;
; hvsync_generator:hvsync|Debouncer:Deboun|PB_state~1  ; 1       ;
; hvsync_generator:hvsync|Debouncer:Deboun|PB_state~0  ; 1       ;
; hvsync_generator:hvsync|cury[0]~5                    ; 1       ;
; hvsync_generator:hvsync|cury[1]~4                    ; 1       ;
; hvsync_generator:hvsync|cury[2]~3                    ; 1       ;
; hvsync_generator:hvsync|cury[3]~2                    ; 1       ;
; hvsync_generator:hvsync|cury[0]~0                    ; 1       ;
; hvsync_generator:hvsync|always4~0                    ; 1       ;
; hvsync_generator:hvsync|Mux145~25                    ; 1       ;
; hvsync_generator:hvsync|Mux145~24                    ; 1       ;
; hvsync_generator:hvsync|Mux145~23                    ; 1       ;
; hvsync_generator:hvsync|Mux129~17                    ; 1       ;
; hvsync_generator:hvsync|Mux129~16                    ; 1       ;
; hvsync_generator:hvsync|Mux129~15                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[15][32]          ; 1       ;
; hvsync_generator:hvsync|Mux129~14                    ; 1       ;
; hvsync_generator:hvsync|Mux129~13                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[15][24]          ; 1       ;
; hvsync_generator:hvsync|Mux129~12                    ; 1       ;
; hvsync_generator:hvsync|Mux129~11                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[15][4]           ; 1       ;
; hvsync_generator:hvsync|framebuffer[15][6]           ; 1       ;
; hvsync_generator:hvsync|Mux129~10                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[15][10]          ; 1       ;
; hvsync_generator:hvsync|Mux129~9                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[15][18]          ; 1       ;
; hvsync_generator:hvsync|framebuffer[15][20]          ; 1       ;
; hvsync_generator:hvsync|Mux129~8                     ; 1       ;
; hvsync_generator:hvsync|Mux129~7                     ; 1       ;
; hvsync_generator:hvsync|Mux129~6                     ; 1       ;
; hvsync_generator:hvsync|Mux129~5                     ; 1       ;
; hvsync_generator:hvsync|Mux129~4                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[15][25]          ; 1       ;
; hvsync_generator:hvsync|Mux129~3                     ; 1       ;
; hvsync_generator:hvsync|Mux129~2                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[15][3]           ; 1       ;
; hvsync_generator:hvsync|Mux129~1                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[15][11]          ; 1       ;
; hvsync_generator:hvsync|framebuffer[15][13]          ; 1       ;
; hvsync_generator:hvsync|Mux129~0                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[15][17]          ; 1       ;
; hvsync_generator:hvsync|Mux145~22                    ; 1       ;
; hvsync_generator:hvsync|Mux132~17                    ; 1       ;
; hvsync_generator:hvsync|Mux132~16                    ; 1       ;
; hvsync_generator:hvsync|Mux132~15                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[12][32]          ; 1       ;
; hvsync_generator:hvsync|Mux132~14                    ; 1       ;
; hvsync_generator:hvsync|Mux132~13                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[12][24]          ; 1       ;
; hvsync_generator:hvsync|Mux132~12                    ; 1       ;
; hvsync_generator:hvsync|Mux132~11                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[12][4]           ; 1       ;
; hvsync_generator:hvsync|framebuffer[12][6]           ; 1       ;
; hvsync_generator:hvsync|Mux132~10                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[12][10]          ; 1       ;
; hvsync_generator:hvsync|Mux132~9                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[12][18]          ; 1       ;
; hvsync_generator:hvsync|framebuffer[12][20]          ; 1       ;
; hvsync_generator:hvsync|Mux132~8                     ; 1       ;
; hvsync_generator:hvsync|Mux132~7                     ; 1       ;
; hvsync_generator:hvsync|Mux132~6                     ; 1       ;
; hvsync_generator:hvsync|Mux132~5                     ; 1       ;
; hvsync_generator:hvsync|Mux132~4                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[12][25]          ; 1       ;
; hvsync_generator:hvsync|Mux132~3                     ; 1       ;
; hvsync_generator:hvsync|Mux132~2                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[12][3]           ; 1       ;
; hvsync_generator:hvsync|Mux132~1                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[12][11]          ; 1       ;
; hvsync_generator:hvsync|framebuffer[12][13]          ; 1       ;
; hvsync_generator:hvsync|Mux132~0                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[12][17]          ; 1       ;
; hvsync_generator:hvsync|Mux130~17                    ; 1       ;
; hvsync_generator:hvsync|Mux130~16                    ; 1       ;
; hvsync_generator:hvsync|Mux130~15                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[14][32]          ; 1       ;
; hvsync_generator:hvsync|Mux130~14                    ; 1       ;
; hvsync_generator:hvsync|Mux130~13                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[14][24]          ; 1       ;
; hvsync_generator:hvsync|Mux130~12                    ; 1       ;
; hvsync_generator:hvsync|Mux130~11                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[14][4]           ; 1       ;
; hvsync_generator:hvsync|framebuffer[14][6]           ; 1       ;
; hvsync_generator:hvsync|Mux130~10                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[14][10]          ; 1       ;
; hvsync_generator:hvsync|Mux130~9                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[14][18]          ; 1       ;
; hvsync_generator:hvsync|framebuffer[14][20]          ; 1       ;
; hvsync_generator:hvsync|Mux130~8                     ; 1       ;
; hvsync_generator:hvsync|Mux130~7                     ; 1       ;
; hvsync_generator:hvsync|Mux130~6                     ; 1       ;
; hvsync_generator:hvsync|Mux130~5                     ; 1       ;
; hvsync_generator:hvsync|Mux130~4                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[14][25]          ; 1       ;
; hvsync_generator:hvsync|Mux130~3                     ; 1       ;
; hvsync_generator:hvsync|Mux130~2                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[14][3]           ; 1       ;
; hvsync_generator:hvsync|Mux130~1                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[14][11]          ; 1       ;
; hvsync_generator:hvsync|framebuffer[14][13]          ; 1       ;
; hvsync_generator:hvsync|Mux130~0                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[14][17]          ; 1       ;
; hvsync_generator:hvsync|Mux131~17                    ; 1       ;
; hvsync_generator:hvsync|Mux131~16                    ; 1       ;
; hvsync_generator:hvsync|Mux131~15                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[13][32]          ; 1       ;
; hvsync_generator:hvsync|Mux131~14                    ; 1       ;
; hvsync_generator:hvsync|Mux131~13                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[13][24]          ; 1       ;
; hvsync_generator:hvsync|Mux131~12                    ; 1       ;
; hvsync_generator:hvsync|Mux131~11                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[13][4]           ; 1       ;
; hvsync_generator:hvsync|framebuffer[13][6]           ; 1       ;
; hvsync_generator:hvsync|Mux131~10                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[13][10]          ; 1       ;
; hvsync_generator:hvsync|Mux131~9                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[13][18]          ; 1       ;
; hvsync_generator:hvsync|framebuffer[13][20]          ; 1       ;
; hvsync_generator:hvsync|Mux131~8                     ; 1       ;
; hvsync_generator:hvsync|Mux131~7                     ; 1       ;
; hvsync_generator:hvsync|Mux131~6                     ; 1       ;
; hvsync_generator:hvsync|Mux131~5                     ; 1       ;
; hvsync_generator:hvsync|Mux131~4                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[13][25]          ; 1       ;
; hvsync_generator:hvsync|Mux131~3                     ; 1       ;
; hvsync_generator:hvsync|Mux131~2                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[13][3]           ; 1       ;
; hvsync_generator:hvsync|Mux131~1                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[13][11]          ; 1       ;
; hvsync_generator:hvsync|framebuffer[13][13]          ; 1       ;
; hvsync_generator:hvsync|Mux131~0                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[13][17]          ; 1       ;
; hvsync_generator:hvsync|Mux145~21                    ; 1       ;
; hvsync_generator:hvsync|Mux145~20                    ; 1       ;
; hvsync_generator:hvsync|Mux145~19                    ; 1       ;
; hvsync_generator:hvsync|Mux145~18                    ; 1       ;
; hvsync_generator:hvsync|Mux141~16                    ; 1       ;
; hvsync_generator:hvsync|Mux141~15                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[3][32]           ; 1       ;
; hvsync_generator:hvsync|Mux141~14                    ; 1       ;
; hvsync_generator:hvsync|Mux141~13                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[3][24]           ; 1       ;
; hvsync_generator:hvsync|Mux141~12                    ; 1       ;
; hvsync_generator:hvsync|Mux141~11                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[3][4]            ; 1       ;
; hvsync_generator:hvsync|framebuffer[3][6]            ; 1       ;
; hvsync_generator:hvsync|Mux141~10                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[3][10]           ; 1       ;
; hvsync_generator:hvsync|Mux141~9                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[3][18]           ; 1       ;
; hvsync_generator:hvsync|framebuffer[3][20]           ; 1       ;
; hvsync_generator:hvsync|Mux141~8                     ; 1       ;
; hvsync_generator:hvsync|Mux141~7                     ; 1       ;
; hvsync_generator:hvsync|Mux141~6                     ; 1       ;
; hvsync_generator:hvsync|Mux141~5                     ; 1       ;
; hvsync_generator:hvsync|Mux141~4                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[3][25]           ; 1       ;
; hvsync_generator:hvsync|Mux141~3                     ; 1       ;
; hvsync_generator:hvsync|Mux141~2                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[3][3]            ; 1       ;
; hvsync_generator:hvsync|Mux141~1                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[3][11]           ; 1       ;
; hvsync_generator:hvsync|framebuffer[3][13]           ; 1       ;
; hvsync_generator:hvsync|Mux141~0                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[3][17]           ; 1       ;
; hvsync_generator:hvsync|Mux145~17                    ; 1       ;
; hvsync_generator:hvsync|Mux145~16                    ; 1       ;
; hvsync_generator:hvsync|Mux142~14                    ; 1       ;
; hvsync_generator:hvsync|Mux142~13                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[2][32]           ; 1       ;
; hvsync_generator:hvsync|Mux142~12                    ; 1       ;
; hvsync_generator:hvsync|Mux142~11                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[2][24]           ; 1       ;
; hvsync_generator:hvsync|Mux142~10                    ; 1       ;
; hvsync_generator:hvsync|Mux142~9                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[2][4]            ; 1       ;
; hvsync_generator:hvsync|framebuffer[2][6]            ; 1       ;
; hvsync_generator:hvsync|Mux142~8                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[2][10]           ; 1       ;
; hvsync_generator:hvsync|Mux142~7                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[2][18]           ; 1       ;
; hvsync_generator:hvsync|framebuffer[2][20]           ; 1       ;
; hvsync_generator:hvsync|Mux145~15                    ; 1       ;
; hvsync_generator:hvsync|Mux142~6                     ; 1       ;
; hvsync_generator:hvsync|Mux142~5                     ; 1       ;
; hvsync_generator:hvsync|Mux142~4                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[2][25]           ; 1       ;
; hvsync_generator:hvsync|Mux142~3                     ; 1       ;
; hvsync_generator:hvsync|Mux142~2                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[2][3]            ; 1       ;
; hvsync_generator:hvsync|Mux142~1                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[2][11]           ; 1       ;
; hvsync_generator:hvsync|framebuffer[2][13]           ; 1       ;
; hvsync_generator:hvsync|Mux142~0                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[2][17]           ; 1       ;
; hvsync_generator:hvsync|Mux145~14                    ; 1       ;
; hvsync_generator:hvsync|Mux145~13                    ; 1       ;
; hvsync_generator:hvsync|Mux143~16                    ; 1       ;
; hvsync_generator:hvsync|Mux143~15                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[1][32]           ; 1       ;
; hvsync_generator:hvsync|Mux143~14                    ; 1       ;
; hvsync_generator:hvsync|Mux143~13                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[1][24]           ; 1       ;
; hvsync_generator:hvsync|Mux143~12                    ; 1       ;
; hvsync_generator:hvsync|Mux143~11                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[1][4]            ; 1       ;
; hvsync_generator:hvsync|framebuffer[1][6]            ; 1       ;
; hvsync_generator:hvsync|Mux143~10                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[1][10]           ; 1       ;
; hvsync_generator:hvsync|Mux143~9                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[1][18]           ; 1       ;
; hvsync_generator:hvsync|framebuffer[1][20]           ; 1       ;
; hvsync_generator:hvsync|Mux143~8                     ; 1       ;
; hvsync_generator:hvsync|Mux143~7                     ; 1       ;
; hvsync_generator:hvsync|Mux143~6                     ; 1       ;
; hvsync_generator:hvsync|Mux143~5                     ; 1       ;
; hvsync_generator:hvsync|Mux143~4                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[1][25]           ; 1       ;
; hvsync_generator:hvsync|Mux143~3                     ; 1       ;
; hvsync_generator:hvsync|Mux143~2                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[1][3]            ; 1       ;
; hvsync_generator:hvsync|Mux143~1                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[1][11]           ; 1       ;
; hvsync_generator:hvsync|framebuffer[1][13]           ; 1       ;
; hvsync_generator:hvsync|Mux143~0                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[1][17]           ; 1       ;
; hvsync_generator:hvsync|Mux145~12                    ; 1       ;
; hvsync_generator:hvsync|Mux144~16                    ; 1       ;
; hvsync_generator:hvsync|Mux144~15                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[0][32]           ; 1       ;
; hvsync_generator:hvsync|Mux144~14                    ; 1       ;
; hvsync_generator:hvsync|Mux144~13                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[0][26]           ; 1       ;
; hvsync_generator:hvsync|Mux144~12                    ; 1       ;
; hvsync_generator:hvsync|Mux144~11                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[0][4]            ; 1       ;
; hvsync_generator:hvsync|framebuffer[0][6]            ; 1       ;
; hvsync_generator:hvsync|Mux144~10                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[0][12]           ; 1       ;
; hvsync_generator:hvsync|Mux144~9                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[0][18]           ; 1       ;
; hvsync_generator:hvsync|framebuffer[0][20]           ; 1       ;
; hvsync_generator:hvsync|Mux144~8                     ; 1       ;
; hvsync_generator:hvsync|Mux144~7                     ; 1       ;
; hvsync_generator:hvsync|Mux144~6                     ; 1       ;
; hvsync_generator:hvsync|Mux144~5                     ; 1       ;
; hvsync_generator:hvsync|Mux144~4                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[0][25]           ; 1       ;
; hvsync_generator:hvsync|Mux144~3                     ; 1       ;
; hvsync_generator:hvsync|Mux144~2                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[0][5]            ; 1       ;
; hvsync_generator:hvsync|Mux144~1                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[0][11]           ; 1       ;
; hvsync_generator:hvsync|framebuffer[0][13]           ; 1       ;
; hvsync_generator:hvsync|Mux144~0                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[0][19]           ; 1       ;
; hvsync_generator:hvsync|Mux145~11                    ; 1       ;
; hvsync_generator:hvsync|Mux145~10                    ; 1       ;
; hvsync_generator:hvsync|Mux145~9                     ; 1       ;
; hvsync_generator:hvsync|Mux137~16                    ; 1       ;
; hvsync_generator:hvsync|Mux137~15                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[7][32]           ; 1       ;
; hvsync_generator:hvsync|Mux137~14                    ; 1       ;
; hvsync_generator:hvsync|Mux137~13                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[7][24]           ; 1       ;
; hvsync_generator:hvsync|Mux137~12                    ; 1       ;
; hvsync_generator:hvsync|Mux137~11                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[7][4]            ; 1       ;
; hvsync_generator:hvsync|framebuffer[7][6]            ; 1       ;
; hvsync_generator:hvsync|Mux137~10                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[7][10]           ; 1       ;
; hvsync_generator:hvsync|Mux137~9                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[7][18]           ; 1       ;
; hvsync_generator:hvsync|framebuffer[7][20]           ; 1       ;
; hvsync_generator:hvsync|Mux137~8                     ; 1       ;
; hvsync_generator:hvsync|Mux137~7                     ; 1       ;
; hvsync_generator:hvsync|Mux137~6                     ; 1       ;
; hvsync_generator:hvsync|Mux137~5                     ; 1       ;
; hvsync_generator:hvsync|Mux137~4                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[7][25]           ; 1       ;
; hvsync_generator:hvsync|Mux137~3                     ; 1       ;
; hvsync_generator:hvsync|Mux137~2                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[7][3]            ; 1       ;
; hvsync_generator:hvsync|Mux137~1                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[7][11]           ; 1       ;
; hvsync_generator:hvsync|framebuffer[7][13]           ; 1       ;
; hvsync_generator:hvsync|Mux137~0                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[7][17]           ; 1       ;
; hvsync_generator:hvsync|Mux145~8                     ; 1       ;
; hvsync_generator:hvsync|Mux145~7                     ; 1       ;
; hvsync_generator:hvsync|Mux139~14                    ; 1       ;
; hvsync_generator:hvsync|Mux139~13                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[5][32]           ; 1       ;
; hvsync_generator:hvsync|Mux139~12                    ; 1       ;
; hvsync_generator:hvsync|Mux139~11                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[5][24]           ; 1       ;
; hvsync_generator:hvsync|Mux139~10                    ; 1       ;
; hvsync_generator:hvsync|Mux139~9                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[5][4]            ; 1       ;
; hvsync_generator:hvsync|framebuffer[5][6]            ; 1       ;
; hvsync_generator:hvsync|Mux139~8                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[5][10]           ; 1       ;
; hvsync_generator:hvsync|Mux139~7                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[5][18]           ; 1       ;
; hvsync_generator:hvsync|framebuffer[5][20]           ; 1       ;
; hvsync_generator:hvsync|Mux145~6                     ; 1       ;
; hvsync_generator:hvsync|Mux139~6                     ; 1       ;
; hvsync_generator:hvsync|Mux139~5                     ; 1       ;
; hvsync_generator:hvsync|Mux139~4                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[5][25]           ; 1       ;
; hvsync_generator:hvsync|Mux139~3                     ; 1       ;
; hvsync_generator:hvsync|Mux139~2                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[5][3]            ; 1       ;
; hvsync_generator:hvsync|Mux139~1                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[5][11]           ; 1       ;
; hvsync_generator:hvsync|framebuffer[5][13]           ; 1       ;
; hvsync_generator:hvsync|Mux139~0                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[5][17]           ; 1       ;
; hvsync_generator:hvsync|Mux145~5                     ; 1       ;
; hvsync_generator:hvsync|Mux145~4                     ; 1       ;
; hvsync_generator:hvsync|Mux138~16                    ; 1       ;
; hvsync_generator:hvsync|Mux138~15                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[6][32]           ; 1       ;
; hvsync_generator:hvsync|Mux138~14                    ; 1       ;
; hvsync_generator:hvsync|Mux138~13                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[6][24]           ; 1       ;
; hvsync_generator:hvsync|Mux138~12                    ; 1       ;
; hvsync_generator:hvsync|Mux138~11                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[6][4]            ; 1       ;
; hvsync_generator:hvsync|framebuffer[6][6]            ; 1       ;
; hvsync_generator:hvsync|Mux138~10                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[6][10]           ; 1       ;
; hvsync_generator:hvsync|Mux138~9                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[6][18]           ; 1       ;
; hvsync_generator:hvsync|framebuffer[6][20]           ; 1       ;
; hvsync_generator:hvsync|Mux138~8                     ; 1       ;
; hvsync_generator:hvsync|Mux138~7                     ; 1       ;
; hvsync_generator:hvsync|Mux138~6                     ; 1       ;
; hvsync_generator:hvsync|Mux138~5                     ; 1       ;
; hvsync_generator:hvsync|Mux138~4                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[6][25]           ; 1       ;
; hvsync_generator:hvsync|Mux138~3                     ; 1       ;
; hvsync_generator:hvsync|Mux138~2                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[6][3]            ; 1       ;
; hvsync_generator:hvsync|Mux138~1                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[6][11]           ; 1       ;
; hvsync_generator:hvsync|framebuffer[6][13]           ; 1       ;
; hvsync_generator:hvsync|Mux138~0                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[6][17]           ; 1       ;
; hvsync_generator:hvsync|Mux145~3                     ; 1       ;
; hvsync_generator:hvsync|Mux140~16                    ; 1       ;
; hvsync_generator:hvsync|Mux140~15                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[4][32]           ; 1       ;
; hvsync_generator:hvsync|Mux140~14                    ; 1       ;
; hvsync_generator:hvsync|Mux140~13                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[4][24]           ; 1       ;
; hvsync_generator:hvsync|Mux140~12                    ; 1       ;
; hvsync_generator:hvsync|Mux140~11                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[4][4]            ; 1       ;
; hvsync_generator:hvsync|framebuffer[4][6]            ; 1       ;
; hvsync_generator:hvsync|Mux140~10                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[4][10]           ; 1       ;
; hvsync_generator:hvsync|Mux140~9                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[4][18]           ; 1       ;
; hvsync_generator:hvsync|framebuffer[4][20]           ; 1       ;
; hvsync_generator:hvsync|Mux140~8                     ; 1       ;
; hvsync_generator:hvsync|Mux140~7                     ; 1       ;
; hvsync_generator:hvsync|Mux140~6                     ; 1       ;
; hvsync_generator:hvsync|Mux140~5                     ; 1       ;
; hvsync_generator:hvsync|Mux140~4                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[4][25]           ; 1       ;
; hvsync_generator:hvsync|Mux140~3                     ; 1       ;
; hvsync_generator:hvsync|Mux140~2                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[4][3]            ; 1       ;
; hvsync_generator:hvsync|Mux140~1                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[4][11]           ; 1       ;
; hvsync_generator:hvsync|framebuffer[4][13]           ; 1       ;
; hvsync_generator:hvsync|Mux140~0                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[4][17]           ; 1       ;
; hvsync_generator:hvsync|Mux145~2                     ; 1       ;
; hvsync_generator:hvsync|Mux133~17                    ; 1       ;
; hvsync_generator:hvsync|Mux133~16                    ; 1       ;
; hvsync_generator:hvsync|Mux133~15                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[11][32]          ; 1       ;
; hvsync_generator:hvsync|Mux133~14                    ; 1       ;
; hvsync_generator:hvsync|Mux133~13                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[11][24]          ; 1       ;
; hvsync_generator:hvsync|Mux133~12                    ; 1       ;
; hvsync_generator:hvsync|Mux133~11                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[11][4]           ; 1       ;
; hvsync_generator:hvsync|framebuffer[11][6]           ; 1       ;
; hvsync_generator:hvsync|Mux133~10                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[11][10]          ; 1       ;
; hvsync_generator:hvsync|Mux133~9                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[11][18]          ; 1       ;
; hvsync_generator:hvsync|framebuffer[11][20]          ; 1       ;
; hvsync_generator:hvsync|Mux133~8                     ; 1       ;
; hvsync_generator:hvsync|Mux133~7                     ; 1       ;
; hvsync_generator:hvsync|Mux133~6                     ; 1       ;
; hvsync_generator:hvsync|Mux133~5                     ; 1       ;
; hvsync_generator:hvsync|Mux133~4                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[11][25]          ; 1       ;
; hvsync_generator:hvsync|Mux133~3                     ; 1       ;
; hvsync_generator:hvsync|Mux133~2                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[11][3]           ; 1       ;
; hvsync_generator:hvsync|Mux133~1                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[11][11]          ; 1       ;
; hvsync_generator:hvsync|framebuffer[11][13]          ; 1       ;
; hvsync_generator:hvsync|Mux133~0                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[11][17]          ; 1       ;
; hvsync_generator:hvsync|Mux145~1                     ; 1       ;
; hvsync_generator:hvsync|Mux136~17                    ; 1       ;
; hvsync_generator:hvsync|Mux136~16                    ; 1       ;
; hvsync_generator:hvsync|Mux136~15                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[8][32]           ; 1       ;
; hvsync_generator:hvsync|Mux136~14                    ; 1       ;
; hvsync_generator:hvsync|Mux136~13                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[8][24]           ; 1       ;
; hvsync_generator:hvsync|Mux136~12                    ; 1       ;
; hvsync_generator:hvsync|Mux136~11                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[8][4]            ; 1       ;
; hvsync_generator:hvsync|framebuffer[8][6]            ; 1       ;
; hvsync_generator:hvsync|Mux136~10                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[8][10]           ; 1       ;
; hvsync_generator:hvsync|Mux136~9                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[8][18]           ; 1       ;
; hvsync_generator:hvsync|framebuffer[8][20]           ; 1       ;
; hvsync_generator:hvsync|Mux136~8                     ; 1       ;
; hvsync_generator:hvsync|Mux136~7                     ; 1       ;
; hvsync_generator:hvsync|Mux136~6                     ; 1       ;
; hvsync_generator:hvsync|Mux136~5                     ; 1       ;
; hvsync_generator:hvsync|Mux136~4                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[8][25]           ; 1       ;
; hvsync_generator:hvsync|Mux136~3                     ; 1       ;
; hvsync_generator:hvsync|Mux136~2                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[8][3]            ; 1       ;
; hvsync_generator:hvsync|Mux136~1                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[8][11]           ; 1       ;
; hvsync_generator:hvsync|framebuffer[8][13]           ; 1       ;
; hvsync_generator:hvsync|Mux136~0                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[8][17]           ; 1       ;
; hvsync_generator:hvsync|Mux135~17                    ; 1       ;
; hvsync_generator:hvsync|Mux135~16                    ; 1       ;
; hvsync_generator:hvsync|Mux135~15                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[9][32]           ; 1       ;
; hvsync_generator:hvsync|Mux135~14                    ; 1       ;
; hvsync_generator:hvsync|Mux135~13                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[9][24]           ; 1       ;
; hvsync_generator:hvsync|Mux135~12                    ; 1       ;
; hvsync_generator:hvsync|Mux135~11                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[9][4]            ; 1       ;
; hvsync_generator:hvsync|framebuffer[9][6]            ; 1       ;
; hvsync_generator:hvsync|Mux135~10                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[9][10]           ; 1       ;
; hvsync_generator:hvsync|Mux135~9                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[9][18]           ; 1       ;
; hvsync_generator:hvsync|framebuffer[9][20]           ; 1       ;
; hvsync_generator:hvsync|Mux135~8                     ; 1       ;
; hvsync_generator:hvsync|Mux135~7                     ; 1       ;
; hvsync_generator:hvsync|Mux135~6                     ; 1       ;
; hvsync_generator:hvsync|Mux135~5                     ; 1       ;
; hvsync_generator:hvsync|Mux135~4                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[9][25]           ; 1       ;
; hvsync_generator:hvsync|Mux135~3                     ; 1       ;
; hvsync_generator:hvsync|Mux135~2                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[9][3]            ; 1       ;
; hvsync_generator:hvsync|Mux135~1                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[9][11]           ; 1       ;
; hvsync_generator:hvsync|framebuffer[9][13]           ; 1       ;
; hvsync_generator:hvsync|Mux135~0                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[9][17]           ; 1       ;
; hvsync_generator:hvsync|Mux134~18                    ; 1       ;
; hvsync_generator:hvsync|Mux134~17                    ; 1       ;
; hvsync_generator:hvsync|Mux134~16                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[10][32]          ; 1       ;
; hvsync_generator:hvsync|Mux134~14                    ; 1       ;
; hvsync_generator:hvsync|Mux134~13                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[10][24]          ; 1       ;
; hvsync_generator:hvsync|Mux134~12                    ; 1       ;
; hvsync_generator:hvsync|Mux134~11                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[10][4]           ; 1       ;
; hvsync_generator:hvsync|framebuffer[10][6]           ; 1       ;
; hvsync_generator:hvsync|Mux134~10                    ; 1       ;
; hvsync_generator:hvsync|framebuffer[10][10]          ; 1       ;
; hvsync_generator:hvsync|Mux134~9                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[10][18]          ; 1       ;
; hvsync_generator:hvsync|framebuffer[10][20]          ; 1       ;
; hvsync_generator:hvsync|Mux134~8                     ; 1       ;
; hvsync_generator:hvsync|Mux134~7                     ; 1       ;
; hvsync_generator:hvsync|Mux134~6                     ; 1       ;
; hvsync_generator:hvsync|Mux134~5                     ; 1       ;
; hvsync_generator:hvsync|Mux134~4                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[10][25]          ; 1       ;
; hvsync_generator:hvsync|Mux134~3                     ; 1       ;
; hvsync_generator:hvsync|Mux134~2                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[10][3]           ; 1       ;
; hvsync_generator:hvsync|Mux134~1                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[10][11]          ; 1       ;
; hvsync_generator:hvsync|framebuffer[10][13]          ; 1       ;
; hvsync_generator:hvsync|Mux134~0                     ; 1       ;
; hvsync_generator:hvsync|framebuffer[10][17]          ; 1       ;
; hvsync_generator:hvsync|Mux145~0                     ; 1       ;
; hvsync_generator:hvsync|inDisplaySelect~1            ; 1       ;
; hvsync_generator:hvsync|inDisplaySelect~0            ; 1       ;
; hvsync_generator:hvsync|Equal1~1                     ; 1       ;
; hvsync_generator:hvsync|Equal0~1                     ; 1       ;
; hvsync_generator:hvsync|inDisplayArea~0              ; 1       ;
; hvsync_generator:hvsync|dis                          ; 1       ;
; hvsync_generator:hvsync|inDisplaySelect              ; 1       ;
; hvsync_generator:hvsync|vga_VS~1                     ; 1       ;
; hvsync_generator:hvsync|vga_VS~0                     ; 1       ;
; hvsync_generator:hvsync|vga_HS~2                     ; 1       ;
; hvsync_generator:hvsync|vga_HS~1                     ; 1       ;
; hvsync_generator:hvsync|vga_HS~0                     ; 1       ;
; clk                                                  ; 1       ;
; hvsync_generator:hvsync|vga_VS                       ; 1       ;
; hvsync_generator:hvsync|vga_HS                       ; 1       ;
; pixel[2]~reg0                                        ; 1       ;
; pixel[1]~reg0                                        ; 1       ;
; pixel[0]~reg0                                        ; 1       ;
; hvsync_generator:hvsync|Debouncer:Deboun|Add0~30     ; 1       ;
; hvsync_generator:hvsync|Debouncer:Deboun|Add0~29     ; 1       ;
; hvsync_generator:hvsync|Debouncer:Deboun|Add0~28     ; 1       ;
; hvsync_generator:hvsync|Debouncer:Deboun|Add0~27     ; 1       ;
; hvsync_generator:hvsync|Debouncer:Deboun|Add0~26     ; 1       ;
; hvsync_generator:hvsync|Debouncer:Deboun|Add0~25     ; 1       ;
; hvsync_generator:hvsync|Debouncer:Deboun|Add0~24     ; 1       ;
; hvsync_generator:hvsync|Debouncer:Deboun|Add0~23     ; 1       ;
; hvsync_generator:hvsync|Debouncer:Deboun|Add0~22     ; 1       ;
; hvsync_generator:hvsync|Debouncer:Deboun|Add0~21     ; 1       ;
; hvsync_generator:hvsync|Debouncer:Deboun|Add0~20     ; 1       ;
; hvsync_generator:hvsync|Debouncer:Deboun|Add0~19     ; 1       ;
; hvsync_generator:hvsync|Debouncer:Deboun|Add0~18     ; 1       ;
; hvsync_generator:hvsync|Debouncer:Deboun|Add0~17     ; 1       ;
; hvsync_generator:hvsync|Debouncer:Deboun|Add0~16     ; 1       ;
; hvsync_generator:hvsync|Debouncer:Deboun|Add0~15     ; 1       ;
; hvsync_generator:hvsync|Debouncer:Deboun|Add0~14     ; 1       ;
; hvsync_generator:hvsync|Debouncer:Deboun|Add0~13     ; 1       ;
; hvsync_generator:hvsync|Debouncer:Deboun|Add0~12     ; 1       ;
; hvsync_generator:hvsync|Debouncer:Deboun|Add0~11     ; 1       ;
; hvsync_generator:hvsync|Debouncer:Deboun|Add0~10     ; 1       ;
; hvsync_generator:hvsync|Debouncer:Deboun|Add0~9      ; 1       ;
; hvsync_generator:hvsync|Debouncer:Deboun|Add0~8      ; 1       ;
; hvsync_generator:hvsync|Debouncer:Deboun|Add0~7      ; 1       ;
; hvsync_generator:hvsync|Debouncer:Deboun|Add0~6      ; 1       ;
; hvsync_generator:hvsync|Debouncer:Deboun|Add0~5      ; 1       ;
; hvsync_generator:hvsync|Debouncer:Deboun|Add0~4      ; 1       ;
; hvsync_generator:hvsync|Debouncer:Deboun|Add0~3      ; 1       ;
; hvsync_generator:hvsync|Debouncer:Deboun|Add0~2      ; 1       ;
; hvsync_generator:hvsync|Debouncer:Deboun|Add0~1      ; 1       ;
; hvsync_generator:hvsync|Debouncer:Deboun|Add0~0      ; 1       ;
; hvsync_generator:hvsync|Add2~8                       ; 1       ;
; hvsync_generator:hvsync|curx[6]~19                   ; 1       ;
; hvsync_generator:hvsync|curx[5]~18                   ; 1       ;
; hvsync_generator:hvsync|curx[5]~17                   ; 1       ;
; hvsync_generator:hvsync|curx[4]~16                   ; 1       ;
; hvsync_generator:hvsync|curx[4]~15                   ; 1       ;
; hvsync_generator:hvsync|curx[3]~14                   ; 1       ;
; hvsync_generator:hvsync|curx[3]~13                   ; 1       ;
; hvsync_generator:hvsync|curx[2]~12                   ; 1       ;
; hvsync_generator:hvsync|curx[2]~11                   ; 1       ;
; hvsync_generator:hvsync|curx[1]~10                   ; 1       ;
; hvsync_generator:hvsync|curx[1]~9                    ; 1       ;
; hvsync_generator:hvsync|curx[0]~8                    ; 1       ;
; hvsync_generator:hvsync|curx[0]~7                    ; 1       ;
; hvsync_generator:hvsync|Add2~7                       ; 1       ;
; hvsync_generator:hvsync|Add2~6                       ; 1       ;
; hvsync_generator:hvsync|Add2~5                       ; 1       ;
; hvsync_generator:hvsync|Add2~4                       ; 1       ;
; hvsync_generator:hvsync|Add2~3                       ; 1       ;
; hvsync_generator:hvsync|Add2~2                       ; 1       ;
; hvsync_generator:hvsync|Add2~1                       ; 1       ;
; hvsync_generator:hvsync|Add2~0                       ; 1       ;
; hvsync_generator:hvsync|Add1~18                      ; 1       ;
; hvsync_generator:hvsync|Add1~17                      ; 1       ;
; hvsync_generator:hvsync|Add1~16                      ; 1       ;
; hvsync_generator:hvsync|Add1~15                      ; 1       ;
; hvsync_generator:hvsync|Add1~14                      ; 1       ;
; hvsync_generator:hvsync|Add1~13                      ; 1       ;
; hvsync_generator:hvsync|Add1~12                      ; 1       ;
; hvsync_generator:hvsync|Add1~11                      ; 1       ;
; hvsync_generator:hvsync|Add1~10                      ; 1       ;
; hvsync_generator:hvsync|Add1~9                       ; 1       ;
; hvsync_generator:hvsync|Add1~8                       ; 1       ;
; hvsync_generator:hvsync|Add1~7                       ; 1       ;
; hvsync_generator:hvsync|Add1~6                       ; 1       ;
; hvsync_generator:hvsync|Add1~5                       ; 1       ;
; hvsync_generator:hvsync|Add1~4                       ; 1       ;
; hvsync_generator:hvsync|Add1~3                       ; 1       ;
; hvsync_generator:hvsync|Add1~2                       ; 1       ;
; hvsync_generator:hvsync|Add1~1                       ; 1       ;
; hvsync_generator:hvsync|Add1~0                       ; 1       ;
; hvsync_generator:hvsync|Add0~18                      ; 1       ;
; hvsync_generator:hvsync|Add0~17                      ; 1       ;
; hvsync_generator:hvsync|Add0~16                      ; 1       ;
; hvsync_generator:hvsync|Add0~15                      ; 1       ;
; hvsync_generator:hvsync|Add0~14                      ; 1       ;
; hvsync_generator:hvsync|Add0~13                      ; 1       ;
; hvsync_generator:hvsync|Add0~12                      ; 1       ;
; hvsync_generator:hvsync|Add0~11                      ; 1       ;
; hvsync_generator:hvsync|Add0~10                      ; 1       ;
; hvsync_generator:hvsync|Add0~9                       ; 1       ;
; hvsync_generator:hvsync|Add0~8                       ; 1       ;
; hvsync_generator:hvsync|Add0~7                       ; 1       ;
; hvsync_generator:hvsync|Add0~6                       ; 1       ;
; hvsync_generator:hvsync|Add0~5                       ; 1       ;
; hvsync_generator:hvsync|Add0~4                       ; 1       ;
; hvsync_generator:hvsync|Add0~3                       ; 1       ;
; hvsync_generator:hvsync|Add0~2                       ; 1       ;
; hvsync_generator:hvsync|Add0~1                       ; 1       ;
; hvsync_generator:hvsync|Add0~0                       ; 1       ;
+------------------------------------------------------+---------+


+-----------------------------------------------------+
; Other Routing Usage Summary                         ;
+-----------------------------+-----------------------+
; Other Routing Resource Type ; Usage                 ;
+-----------------------------+-----------------------+
; Block interconnects         ; 803 / 15,666 ( 5 % )  ;
; C16 interconnects           ; 1 / 812 ( < 1 % )     ;
; C4 interconnects            ; 366 / 11,424 ( 3 % )  ;
; Direct links                ; 92 / 15,666 ( < 1 % ) ;
; Global clocks               ; 2 / 8 ( 25 % )        ;
; Local interconnects         ; 321 / 4,608 ( 7 % )   ;
; R24 interconnects           ; 2 / 652 ( < 1 % )     ;
; R4 interconnects            ; 424 / 13,328 ( 3 % )  ;
+-----------------------------+-----------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.28) ; Number of LABs  (Total = 43) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 3                            ;
; 3                                           ; 1                            ;
; 4                                           ; 2                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 1                            ;
; 8                                           ; 3                            ;
; 9                                           ; 1                            ;
; 10                                          ; 1                            ;
; 11                                          ; 0                            ;
; 12                                          ; 2                            ;
; 13                                          ; 2                            ;
; 14                                          ; 2                            ;
; 15                                          ; 2                            ;
; 16                                          ; 22                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.86) ; Number of LABs  (Total = 43) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 43                           ;
; 1 Clock enable                     ; 7                            ;
; 1 Sync. clear                      ; 2                            ;
; 2 Clock enables                    ; 28                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 18.60) ; Number of LABs  (Total = 43) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 3                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 2                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 1                            ;
; 18                                           ; 2                            ;
; 19                                           ; 2                            ;
; 20                                           ; 3                            ;
; 21                                           ; 2                            ;
; 22                                           ; 3                            ;
; 23                                           ; 3                            ;
; 24                                           ; 4                            ;
; 25                                           ; 2                            ;
; 26                                           ; 0                            ;
; 27                                           ; 3                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 1                            ;
; 31                                           ; 1                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.00) ; Number of LABs  (Total = 43) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 4                            ;
; 2                                               ; 5                            ;
; 3                                               ; 3                            ;
; 4                                               ; 5                            ;
; 5                                               ; 3                            ;
; 6                                               ; 1                            ;
; 7                                               ; 3                            ;
; 8                                               ; 2                            ;
; 9                                               ; 4                            ;
; 10                                              ; 1                            ;
; 11                                              ; 3                            ;
; 12                                              ; 5                            ;
; 13                                              ; 0                            ;
; 14                                              ; 1                            ;
; 15                                              ; 1                            ;
; 16                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 17.79) ; Number of LABs  (Total = 43) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 3                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 2                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 1                            ;
; 10                                           ; 1                            ;
; 11                                           ; 3                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 1                            ;
; 17                                           ; 1                            ;
; 18                                           ; 2                            ;
; 19                                           ; 3                            ;
; 20                                           ; 2                            ;
; 21                                           ; 3                            ;
; 22                                           ; 2                            ;
; 23                                           ; 2                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 2                            ;
; 27                                           ; 0                            ;
; 28                                           ; 3                            ;
; 29                                           ; 1                            ;
; 30                                           ; 2                            ;
; 31                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C5T144C8 for design "testVGA"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5T144I8 is compatible
    Info (176445): Device EP2C8T144C8 is compatible
    Info (176445): Device EP2C8T144I8 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS41p/nCEO~ is reserved at location 76
Critical Warning (332012): Synopsys Design Constraints File file not found: 'testVGA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node hvsync_generator:hvsync|Debouncer:Deboun|PB_state 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node hvsync_generator:hvsync|Debouncer:Deboun|PB_state~0
        Info (176357): Destination node hvsync_generator:hvsync|Debouncer:Deboun|PB_state~5
        Info (176357): Destination node hvsync_generator:hvsync|Debouncer:Deboun|comb~0
Info (176353): Automatically promoted node clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clk~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X14_Y0 to location X28_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.52 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 5 output pins without output pin load capacitance assignment
    Info (306007): Pin "pixel[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pixel[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "pixel[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hsync_out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "vsync_out" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/altera/13.0sp1/testVGA/output_files/testVGA.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4800 megabytes
    Info: Processing ended: Sun Jan 23 22:59:55 2022
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/altera/13.0sp1/testVGA/output_files/testVGA.fit.smsg.


