

================================================================
== Synthesis Summary Report of 'fcc_combined'
================================================================
+ General Information: 
    * Date:           Wed May 25 01:48:24 2022
    * Version:        2020.2 (Build 3064766 on Wed Nov 18 09:12:47 MST 2020)
    * Project:        fcc_combined
    * Solution:       solution1 (Vivado IP Flow Target)
    * Product family: zynq
    * Target device:  xc7z020-clg400-1
    

+ Performance & Resource Estimates: 
    
    PS: '+' for module; 'o' for loop; '*' for dataflow
    +-------------------------------------+--------+-------+---------+--------+----------+---------+------+----------+-----------+--------+-----------+------------+-----+
    |               Modules               |  Issue |       | Latency | Latency| Iteration|         | Trip |          |           |        |           |            |     |
    |               & Loops               |  Type  | Slack | (cycles)|  (ns)  |  Latency | Interval| Count| Pipelined|   BRAM    |   DSP  |     FF    |     LUT    | URAM|
    +-------------------------------------+--------+-------+---------+--------+----------+---------+------+----------+-----------+--------+-----------+------------+-----+
    |+ fcc_combined                       |  Timing|   0.00|        -|       -|         -|        -|     -|        no|  134 (47%)|  8 (3%)|  5793 (5%)|  5331 (10%)|    -|
    | o VITIS_LOOP_43_1                   |       -|  -7.30|        -|       -|         3|        1|     -|       yes|          -|       -|          -|           -|    -|
    | o VITIS_LOOP_49_2                   |       -|  -7.30|        -|       -|         -|        -|     -|        no|          -|       -|          -|           -|    -|
    |  o VITIS_LOOP_65_3                  |       -|  -7.30|        -|       -|         -|        -|     -|        no|          -|       -|          -|           -|    -|
    |   o VITIS_LOOP_66_4                 |       -|  -7.30|        -|       -|         3|        1|     -|       yes|          -|       -|          -|           -|    -|
    |  o LOOP1                            |       -|  -7.30|        -|       -|         -|        -|     -|        no|          -|       -|          -|           -|    -|
    |   o LOOP2                           |       -|  -7.30|        -|       -|         6|        1|     -|       yes|          -|       -|          -|           -|    -|
    |  o VITIS_LOOP_86_5                  |       -|  -7.30|        -|       -|         -|        -|     -|        no|          -|       -|          -|           -|    -|
    |   o VITIS_LOOP_87_6                 |       -|  -7.30|        -|       -|         3|        1|     -|       yes|          -|       -|          -|           -|    -|
    |  o VITIS_LOOP_92_7_VITIS_LOOP_93_8  |      II|  -7.30|        -|       -|         8|        2|     -|       yes|          -|       -|          -|           -|    -|
    |  o VITIS_LOOP_99_9                  |       -|  -7.30|        -|       -|         3|        1|     -|       yes|          -|       -|          -|           -|    -|
    |  o VITIS_LOOP_103_10                |       -|  -7.30|        -|       -|         -|        -|     -|        no|          -|       -|          -|           -|    -|
    |   o VITIS_LOOP_104_11               |       -|  -7.30|        -|       -|         3|        1|     -|       yes|          -|       -|          -|           -|    -|
    | o VITIS_LOOP_115_12                 |      II|  -7.30|        -|       -|        10|        2|     -|       yes|          -|       -|          -|           -|    -|
    +-------------------------------------+--------+-------+---------+--------+----------+---------+------+----------+-----------+--------+-----------+------------+-----+

