#Задание по теме "FIFO-буфер"

[Код](https://github.com/einmpei/course_vlsidesign/tree/main/ASIC%20design/FIFO/rtl) для асинхронного FIFO-буфера.

Сформируйте топ-модуль.

## Проведите следующие тестирования

## Проверка одинаковых тактовых частот

1. Скорость чтения и записи одинаковые, но имеют разную фазу.
2. Скорость чтения превышает скорость записи.
    - Скорость чтения немного выше скорости записи, продемонстрируйте появление флага пустого FIFO.
    - Скорость чтения существенно выше скорости записи, продемонстрируете появление флага пустого FIFO.
3. Скорость чтения ниже скорости записи.
    - Скорость чтения немного выше скорости записи, продемонстрируйте появление флага заполненного FIFO.
    - Скорость чтения существенно выше скорости записи, продемонстрируете появление флага заполненного FIFO.
