Fitter report for PND_top
Sat Oct 21 17:57:13 2017
Quartus Prime Version 17.0.2 Build 602 07/19/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Routing Usage Summary
 22. I/O Rules Summary
 23. I/O Rules Details
 24. I/O Rules Matrix
 25. Fitter Device Options
 26. Operating Settings and Conditions
 27. Fitter Messages
 28. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Sat Oct 21 17:57:13 2017       ;
; Quartus Prime Version           ; 17.0.2 Build 602 07/19/2017 SJ Lite Edition ;
; Revision Name                   ; PND_top                                     ;
; Top-level Entity Name           ; PND_top                                     ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CEBA4F23C7                                 ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 3,129 / 18,480 ( 17 % )                     ;
; Total registers                 ; 0                                           ;
; Total pins                      ; 186 / 224 ( 83 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0 / 3,153,920 ( 0 % )                       ;
; Total RAM Blocks                ; 0 / 308 ( 0 % )                             ;
; Total DSP Blocks                ; 0 / 66 ( 0 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0 / 4 ( 0 % )                               ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CEBA4F23C7                           ;                                       ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Fitter Effort                                                              ; Standard Fit                          ; Auto Fit                              ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.08        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   7.6%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                        ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Location     ;                ;              ; GPIO_1[16] ; PIN_H14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[17] ; PIN_A15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[18] ; PIN_J13       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[19] ; PIN_L8        ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[20] ; PIN_A14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[21] ; PIN_B15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[22] ; PIN_C15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[23] ; PIN_E14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[24] ; PIN_E15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[25] ; PIN_E16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[26] ; PIN_F14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[27] ; PIN_F15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[28] ; PIN_F13       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[29] ; PIN_F12       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[30] ; PIN_G16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[31] ; PIN_G15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[32] ; PIN_G13       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[33] ; PIN_G12       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[34] ; PIN_J17       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_1[35] ; PIN_K16       ; QSF Assignment ;
; I/O Standard ; PND_top        ;              ; GPIO_1[16] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; PND_top        ;              ; GPIO_1[17] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; PND_top        ;              ; GPIO_1[18] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; PND_top        ;              ; GPIO_1[19] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; PND_top        ;              ; GPIO_1[20] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; PND_top        ;              ; GPIO_1[21] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; PND_top        ;              ; GPIO_1[22] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; PND_top        ;              ; GPIO_1[23] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; PND_top        ;              ; GPIO_1[24] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; PND_top        ;              ; GPIO_1[25] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; PND_top        ;              ; GPIO_1[26] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; PND_top        ;              ; GPIO_1[27] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; PND_top        ;              ; GPIO_1[28] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; PND_top        ;              ; GPIO_1[29] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; PND_top        ;              ; GPIO_1[30] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; PND_top        ;              ; GPIO_1[31] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; PND_top        ;              ; GPIO_1[32] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; PND_top        ;              ; GPIO_1[33] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; PND_top        ;              ; GPIO_1[34] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; PND_top        ;              ; GPIO_1[35] ; 3.3-V LVTTL   ; QSF Assignment ;
+--------------+----------------+--------------+------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 6359 ) ; 0.00 % ( 0 / 6359 )        ; 0.00 % ( 0 / 6359 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 6359 ) ; 0.00 % ( 0 / 6359 )        ; 0.00 % ( 0 / 6359 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 6359 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Quartus Projects/Prime_Number_Detection/output_files/PND_top.pin.


+--------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                              ;
+-------------------------------------------------------------+----------------------+-------+
; Resource                                                    ; Usage                ; %     ;
+-------------------------------------------------------------+----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3,129 / 18,480       ; 17 %  ;
; ALMs needed [=A-B+C]                                        ; 3,129                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3,148 / 18,480       ; 17 %  ;
;         [a] ALMs used for LUT logic and registers           ; 0                    ;       ;
;         [b] ALMs used for LUT logic                         ; 3,148                ;       ;
;         [c] ALMs used for registers                         ; 0                    ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                    ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 52 / 18,480          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 33 / 18,480          ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                    ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                    ;       ;
;         [c] Due to LAB input limits                         ; 33                   ;       ;
;         [d] Due to virtual I/Os                             ; 0                    ;       ;
;                                                             ;                      ;       ;
; Difficulty packing design                                   ; Low                  ;       ;
;                                                             ;                      ;       ;
; Total LABs:  partially or completely used                   ; 362 / 1,848          ; 20 %  ;
;     -- Logic LABs                                           ; 362                  ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                    ;       ;
;                                                             ;                      ;       ;
; Combinational ALUT usage for logic                          ; 5,910                ;       ;
;     -- 7 input functions                                    ; 0                    ;       ;
;     -- 6 input functions                                    ; 276                  ;       ;
;     -- 5 input functions                                    ; 810                  ;       ;
;     -- 4 input functions                                    ; 1,515                ;       ;
;     -- <=3 input functions                                  ; 3,309                ;       ;
; Combinational ALUT usage for route-throughs                 ; 0                    ;       ;
;                                                             ;                      ;       ;
; Dedicated logic registers                                   ; 0                    ;       ;
;     -- By type:                                             ;                      ;       ;
;         -- Primary logic registers                          ; 0 / 36,960           ; 0 %   ;
;         -- Secondary logic registers                        ; 0 / 36,960           ; 0 %   ;
;     -- By function:                                         ;                      ;       ;
;         -- Design implementation registers                  ; 0                    ;       ;
;         -- Routing optimization registers                   ; 0                    ;       ;
;                                                             ;                      ;       ;
; Virtual pins                                                ; 0                    ;       ;
; I/O pins                                                    ; 186 / 224            ; 83 %  ;
;     -- Clock pins                                           ; 8 / 9                ; 89 %  ;
;     -- Dedicated input pins                                 ; 0 / 11               ; 0 %   ;
;                                                             ;                      ;       ;
; M10K blocks                                                 ; 0 / 308              ; 0 %   ;
; Total MLAB memory bits                                      ; 0                    ;       ;
; Total block memory bits                                     ; 0 / 3,153,920        ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 3,153,920        ; 0 %   ;
;                                                             ;                      ;       ;
; Total DSP Blocks                                            ; 0 / 66               ; 0 %   ;
;                                                             ;                      ;       ;
; Fractional PLLs                                             ; 0 / 4                ; 0 %   ;
; Global signals                                              ; 0                    ;       ;
;     -- Global clocks                                        ; 0 / 16               ; 0 %   ;
;     -- Quadrant clocks                                      ; 0 / 88               ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 3.0% / 3.2% / 2.4%   ;       ;
; Peak interconnect usage (total/H/V)                         ; 13.0% / 14.4% / 9.6% ;       ;
; Maximum fan-out                                             ; 94                   ;       ;
; Highest non-global fan-out                                  ; 94                   ;       ;
; Total fan-out                                               ; 19613                ;       ;
; Average fan-out                                             ; 3.08                 ;       ;
+-------------------------------------------------------------+----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3129 / 18480 ( 17 % ) ; 0 / 18480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 3129                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3148 / 18480 ( 17 % ) ; 0 / 18480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 0                     ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 3148                  ; 0                              ;
;         [c] ALMs used for registers                         ; 0                     ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 52 / 18480 ( < 1 % )  ; 0 / 18480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 33 / 18480 ( < 1 % )  ; 0 / 18480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 33                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 362 / 1848 ( 20 % )   ; 0 / 1848 ( 0 % )               ;
;     -- Logic LABs                                           ; 362                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 5910                  ; 0                              ;
;     -- 7 input functions                                    ; 0                     ; 0                              ;
;     -- 6 input functions                                    ; 276                   ; 0                              ;
;     -- 5 input functions                                    ; 810                   ; 0                              ;
;     -- 4 input functions                                    ; 1515                  ; 0                              ;
;     -- <=3 input functions                                  ; 3309                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 0                     ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 0 / 36960 ( 0 % )     ; 0 / 36960 ( 0 % )              ;
;         -- Secondary logic registers                        ; 0 / 36960 ( 0 % )     ; 0 / 36960 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 0                     ; 0                              ;
;         -- Routing optimization registers                   ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 186                   ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 77                    ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 77                    ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 19674                 ; 0                              ;
;     -- Registered Connections                               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 154                   ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 19                    ; 0                              ;
;     -- Output Ports                                         ; 90                    ; 0                              ;
;     -- Bidir Ports                                          ; 77                    ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                               ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLOCK2_50 ; H13   ; 7A       ; 38           ; 45           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK3_50 ; E10   ; 8A       ; 14           ; 45           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK4_50 ; V15   ; 4A       ; 38           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK_50  ; M9    ; 3B       ; 22           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]    ; U7    ; 3A       ; 10           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]    ; W9    ; 3A       ; 11           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[2]    ; M7    ; 3A       ; 14           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[3]    ; M6    ; 3A       ; 14           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; RESET_N   ; P22   ; 5A       ; 54           ; 16           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[0]     ; U13   ; 4A       ; 33           ; 0            ; 40           ; 28                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[1]     ; V13   ; 4A       ; 33           ; 0            ; 57           ; 54                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[2]     ; T13   ; 4A       ; 34           ; 0            ; 0            ; 79                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[3]     ; T12   ; 4A       ; 34           ; 0            ; 17           ; 94                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[4]     ; AA15  ; 4A       ; 36           ; 0            ; 34           ; 93                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[5]     ; AB15  ; 4A       ; 36           ; 0            ; 51           ; 94                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[6]     ; AA14  ; 4A       ; 34           ; 0            ; 51           ; 93                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[7]     ; AA13  ; 4A       ; 34           ; 0            ; 34           ; 92                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[8]     ; AB13  ; 4A       ; 33           ; 0            ; 91           ; 88                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[9]     ; AB12  ; 4A       ; 33           ; 0            ; 74           ; 74                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; DRAM_ADDR[0]  ; W8    ; 3A       ; 11           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; U8    ; 3A       ; 10           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; P6    ; 3A       ; 11           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; R7    ; 3A       ; 14           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; T8    ; 3A       ; 12           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; U11   ; 3B       ; 24           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; Y10   ; 3B       ; 23           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; N6    ; 3A       ; 11           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; AB10  ; 3B       ; 25           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; P12   ; 3B       ; 24           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; P7    ; 3A       ; 14           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; P8    ; 3B       ; 18           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; R5    ; 3A       ; 10           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; T7    ; 3A       ; 12           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; AB7   ; 3B       ; 18           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; V6    ; 3A       ; 12           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; R6    ; 3A       ; 10           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; AB11  ; 3B       ; 25           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; U6    ; 3A       ; 12           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_LDQM     ; U12   ; 3B       ; 24           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; AB6   ; 3B       ; 16           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_UDQM     ; N8    ; 3B       ; 18           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; AB5   ; 3B       ; 16           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[0]       ; U21   ; 4A       ; 52           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1]       ; V21   ; 4A       ; 51           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2]       ; W22   ; 4A       ; 48           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3]       ; W21   ; 4A       ; 50           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4]       ; Y22   ; 4A       ; 48           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5]       ; Y21   ; 4A       ; 50           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6]       ; AA22  ; 4A       ; 46           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0]       ; AA20  ; 4A       ; 44           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1]       ; AB20  ; 4A       ; 40           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2]       ; AA19  ; 4A       ; 44           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3]       ; AA18  ; 4A       ; 43           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4]       ; AB18  ; 4A       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5]       ; AA17  ; 4A       ; 43           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6]       ; U22   ; 4A       ; 51           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0]       ; Y19   ; 4A       ; 48           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1]       ; AB17  ; 4A       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2]       ; AA10  ; 3B       ; 22           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3]       ; Y14   ; 4A       ; 36           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4]       ; V14   ; 4A       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5]       ; AB22  ; 4A       ; 46           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6]       ; AB21  ; 4A       ; 40           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0]       ; Y16   ; 4A       ; 40           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1]       ; W16   ; 4A       ; 46           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2]       ; Y17   ; 4A       ; 40           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3]       ; V16   ; 4A       ; 46           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4]       ; U17   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5]       ; V18   ; 4A       ; 51           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6]       ; V19   ; 4A       ; 51           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[0]       ; U20   ; 4A       ; 52           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[1]       ; Y20   ; 4A       ; 48           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[2]       ; V20   ; 4A       ; 44           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[3]       ; U16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[4]       ; U15   ; 4A       ; 43           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[5]       ; Y15   ; 4A       ; 36           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[6]       ; P9    ; 3B       ; 29           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[0]       ; N9    ; 3B       ; 29           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[1]       ; M8    ; 3B       ; 22           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[2]       ; T14   ; 4A       ; 43           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[3]       ; P14   ; 4A       ; 50           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[4]       ; C1    ; 2A       ; 0            ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[5]       ; C2    ; 2A       ; 0            ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[6]       ; W19   ; 4A       ; 44           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0]       ; AA2   ; 2A       ; 0            ; 18           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1]       ; AA1   ; 2A       ; 0            ; 18           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2]       ; W2    ; 2A       ; 0            ; 18           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3]       ; Y3    ; 2A       ; 0            ; 18           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4]       ; N2    ; 2A       ; 0            ; 19           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5]       ; N1    ; 2A       ; 0            ; 19           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6]       ; U2    ; 2A       ; 0            ; 19           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7]       ; U1    ; 2A       ; 0            ; 19           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8]       ; L2    ; 2A       ; 0            ; 20           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9]       ; L1    ; 2A       ; 0            ; 20           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SD_CLK        ; H11   ; 7A       ; 34           ; 45           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[0]      ; B6    ; 8A       ; 14           ; 45           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1]      ; B7    ; 8A       ; 14           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2]      ; A8    ; 8A       ; 12           ; 45           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3]      ; A7    ; 8A       ; 12           ; 45           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[0]      ; L7    ; 8A       ; 22           ; 45           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1]      ; K7    ; 8A       ; 22           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2]      ; J7    ; 8A       ; 20           ; 45           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3]      ; J8    ; 8A       ; 20           ; 45           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_HS        ; H8    ; 8A       ; 20           ; 45           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0]      ; A9    ; 8A       ; 18           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1]      ; B10   ; 8A       ; 16           ; 45           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2]      ; C9    ; 8A       ; 16           ; 45           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3]      ; A5    ; 8A       ; 16           ; 45           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_VS        ; G8    ; 8A       ; 20           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; DRAM_DQ[0]  ; Y9    ; 3B       ; 23           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[10] ; AA8   ; 3B       ; 19           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[11] ; AA7   ; 3B       ; 18           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[12] ; V10   ; 3B       ; 16           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[13] ; V9    ; 3B       ; 16           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[14] ; U10   ; 3B       ; 19           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[15] ; T9    ; 3B       ; 19           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[1]  ; T10   ; 3B       ; 23           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[2]  ; R9    ; 3B       ; 23           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[3]  ; Y11   ; 3B       ; 29           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[4]  ; R10   ; 3B       ; 25           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[5]  ; R11   ; 3B       ; 25           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[6]  ; R12   ; 3B       ; 24           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[7]  ; AA12  ; 3B       ; 29           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[8]  ; AA9   ; 3B       ; 22           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; DRAM_DQ[9]  ; AB8   ; 3B       ; 19           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[0]   ; N16   ; 5B       ; 54           ; 18           ; 43           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[10]  ; N21   ; 5B       ; 54           ; 18           ; 94           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[11]  ; R22   ; 5A       ; 54           ; 15           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[12]  ; R21   ; 5A       ; 54           ; 16           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[13]  ; T22   ; 5A       ; 54           ; 15           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[14]  ; N20   ; 5B       ; 54           ; 18           ; 77           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[15]  ; N19   ; 5B       ; 54           ; 19           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[16]  ; M22   ; 5B       ; 54           ; 19           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[17]  ; P19   ; 5A       ; 54           ; 17           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[18]  ; L22   ; 5B       ; 54           ; 19           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[19]  ; P17   ; 5A       ; 54           ; 17           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[1]   ; B16   ; 7A       ; 52           ; 45           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[20]  ; P16   ; 5A       ; 54           ; 17           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[21]  ; M18   ; 5B       ; 54           ; 19           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[22]  ; L18   ; 5B       ; 54           ; 21           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[23]  ; L17   ; 5B       ; 54           ; 20           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[24]  ; L19   ; 5B       ; 54           ; 21           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[25]  ; K17   ; 5B       ; 54           ; 20           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[26]  ; K19   ; 7A       ; 52           ; 45           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[27]  ; P18   ; 5A       ; 54           ; 17           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[28]  ; R15   ; 5A       ; 54           ; 15           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[29]  ; R17   ; 5A       ; 54           ; 16           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[2]   ; M16   ; 5B       ; 54           ; 18           ; 60           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[30]  ; R16   ; 5A       ; 54           ; 16           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[31]  ; T20   ; 5A       ; 54           ; 14           ; 94           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[32]  ; T19   ; 5A       ; 54           ; 14           ; 77           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[33]  ; T18   ; 5A       ; 54           ; 14           ; 43           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[34]  ; T17   ; 5A       ; 54           ; 14           ; 60           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[35]  ; T15   ; 5A       ; 54           ; 15           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[3]   ; C16   ; 7A       ; 52           ; 45           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[4]   ; D17   ; 7A       ; 50           ; 45           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[5]   ; K20   ; 7A       ; 52           ; 45           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[6]   ; K21   ; 5B       ; 54           ; 21           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[7]   ; K22   ; 5B       ; 54           ; 21           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[8]   ; M20   ; 5B       ; 54           ; 20           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_0[9]   ; M21   ; 5B       ; 54           ; 20           ; 54           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[0]   ; H16   ; 7A       ; 44           ; 45           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[10]  ; H18   ; 7A       ; 48           ; 45           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[11]  ; J18   ; 7A       ; 48           ; 45           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[12]  ; J19   ; 7A       ; 48           ; 45           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[13]  ; G11   ; 7A       ; 38           ; 45           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[14]  ; H10   ; 7A       ; 40           ; 45           ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[15]  ; J11   ; 7A       ; 40           ; 45           ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[1]   ; A12   ; 7A       ; 36           ; 45           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[2]   ; H15   ; 7A       ; 44           ; 45           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[3]   ; B12   ; 7A       ; 36           ; 45           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[4]   ; A13   ; 7A       ; 42           ; 45           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[5]   ; B13   ; 7A       ; 42           ; 45           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[6]   ; C13   ; 7A       ; 36           ; 45           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[7]   ; D13   ; 7A       ; 36           ; 45           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[8]   ; G18   ; 7A       ; 48           ; 45           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; GPIO_1[9]   ; G17   ; 7A       ; 50           ; 45           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; PS2_CLK     ; D3    ; 2A       ; 0            ; 20           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; PS2_CLK2    ; E2    ; 2A       ; 0            ; 20           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; PS2_DAT     ; G2    ; 2A       ; 0            ; 21           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; PS2_DAT2    ; G1    ; 2A       ; 0            ; 21           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; SD_CMD      ; B11   ; 7A       ; 32           ; 45           ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; SD_DATA[0]  ; K9    ; 7A       ; 34           ; 45           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; SD_DATA[1]  ; D12   ; 7A       ; 32           ; 45           ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; SD_DATA[2]  ; E12   ; 7A       ; 32           ; 45           ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
; SD_DATA[3]  ; C11   ; 7A       ; 32           ; 45           ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; 2A       ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 3A       ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 32 / 32 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 47 / 48 ( 98 % )  ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 7A       ; 28 / 48 ( 58 % )  ; 3.3V          ; --           ; 3.3V          ;
; 8A       ; 15 / 32 ( 47 % )  ; 3.3V          ; --           ; 3.3V          ;
+----------+-------------------+---------------+--------------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                  ;
+----------+------------+----------+---------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage   ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; VGA_R[3]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; VGA_B[3]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A8       ; 271        ; 8A       ; VGA_B[2]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A9       ; 262        ; 8A       ; VGA_R[0]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; GPIO_1[1]                       ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A13      ; 230        ; 7A       ; GPIO_1[4]                       ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; LEDR[1]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AA2      ; 31         ; 2A       ; LEDR[0]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; DRAM_DQ[11]                     ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA8      ; 82         ; 3B       ; DRAM_DQ[10]                     ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA9      ; 89         ; 3B       ; DRAM_DQ[8]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA10     ; 87         ; 3B       ; HEX2[2]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; DRAM_DQ[7]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA13     ; 113        ; 4A       ; SW[7]                           ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 111        ; 4A       ; SW[6]                           ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 116        ; 4A       ; SW[4]                           ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; HEX1[5]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA18     ; 129        ; 4A       ; HEX1[3]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 130        ; 4A       ; HEX1[2]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 132        ; 4A       ; HEX1[0]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; HEX0[6]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; DRAM_WE_N                       ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB6      ; 74         ; 3B       ; DRAM_RAS_N                      ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB7      ; 81         ; 3B       ; DRAM_BA[1]                      ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB8      ; 84         ; 3B       ; DRAM_DQ[9]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; DRAM_ADDR[5]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB11     ; 100        ; 3B       ; DRAM_CLK                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB12     ; 108        ; 4A       ; SW[9]                           ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 106        ; 4A       ; SW[8]                           ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; SW[5]                           ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; HEX2[1]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB18     ; 121        ; 4A       ; HEX1[4]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; HEX1[1]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB21     ; 124        ; 4A       ; HEX2[6]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB22     ; 135        ; 4A       ; HEX2[5]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 268        ; 8A       ; VGA_B[0]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B7       ; 270        ; 8A       ; VGA_B[1]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; VGA_R[1]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B11      ; 250        ; 7A       ; SD_CMD                          ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B12      ; 240        ; 7A       ; GPIO_1[3]                       ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B13      ; 228        ; 7A       ; GPIO_1[5]                       ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 204        ; 7A       ; GPIO_0[1]                       ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B17      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; HEX5[4]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; C2       ; 18         ; 2A       ; HEX5[5]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 265        ; 8A       ; VGA_R[2]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; SD_DATA[3]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; GPIO_1[6]                       ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 206        ; 7A       ; GPIO_0[3]                       ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; PS2_CLK                         ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; SD_DATA[1]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ; 239        ; 7A       ; GPIO_1[7]                       ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; GPIO_0[4]                       ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E1       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; PS2_CLK2                        ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; CLOCK3_50                       ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; SD_DATA[2]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 209        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 233        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; PS2_DAT2                        ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; G2       ; 19         ; 2A       ; PS2_DAT                         ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; VGA_VS                          ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 236        ; 7A       ; GPIO_1[13]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; G12      ; 245        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 208        ; 7A       ; GPIO_1[9]                       ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; G18      ; 211        ; 7A       ; GPIO_1[8]                       ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; VGA_HS                          ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 234        ; 7A       ; GPIO_1[14]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; H11      ; 243        ; 7A       ; SD_CLK                          ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; CLOCK2_50                       ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 221        ; 7A       ; GPIO_1[2]                       ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; H16      ; 219        ; 7A       ; GPIO_1[0]                       ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; GPIO_1[10]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; J2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; VGA_G[2]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; J8       ; 257        ; 8A       ; VGA_G[3]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; GPIO_1[15]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; GPIO_1[11]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; J19      ; 212        ; 7A       ; GPIO_1[12]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ;        ;              ;           ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; VGA_G[1]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; SD_DATA[0]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 178        ; 5B       ; GPIO_0[25]                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; GPIO_0[26]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; K20      ; 203        ; 7A       ; GPIO_0[5]                       ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; K21      ; 183        ; 5B       ; GPIO_0[6]                       ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; K22      ; 185        ; 5B       ; GPIO_0[7]                       ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; L1       ; 21         ; 2A       ; LEDR[9]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; L2       ; 23         ; 2A       ; LEDR[8]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; VGA_G[0]                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; GPIO_0[23]                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; L18      ; 184        ; 5B       ; GPIO_0[22]                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; L19      ; 182        ; 5B       ; GPIO_0[24]                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; GPIO_0[18]                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; #TDO                            ; output ;              ;           ; --           ;                 ; --       ; --           ;
; M6       ; 70         ; 3A       ; KEY[3]                          ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; M7       ; 72         ; 3A       ; KEY[2]                          ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; M8       ; 86         ; 3B       ; HEX5[1]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; M9       ; 88         ; 3B       ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; GPIO_0[2]                       ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; GPIO_0[21]                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; GPIO_0[8]                       ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; M21      ; 181        ; 5B       ; GPIO_0[9]                       ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; M22      ; 175        ; 5B       ; GPIO_0[16]                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; N1       ; 24         ; 2A       ; LEDR[5]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; N2       ; 26         ; 2A       ; LEDR[4]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; DRAM_ADDR[4]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; DRAM_UDQM                       ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; N9       ; 104        ; 3B       ; HEX5[0]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; GPIO_0[0]                       ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; GPIO_0[15]                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; N20      ; 171        ; 5B       ; GPIO_0[14]                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; N21      ; 173        ; 5B       ; GPIO_0[10]                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; #TMS                            ; input  ;              ;           ; --           ;                 ; --       ; --           ;
; P6       ; 62         ; 3A       ; DRAM_ADDR[11]                   ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; P7       ; 73         ; 3A       ; DRAM_ADDR[7]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; P8       ; 78         ; 3B       ; DRAM_ADDR[8]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; P9       ; 102        ; 3B       ; HEX4[6]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; DRAM_ADDR[6]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; HEX5[3]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; GPIO_0[20]                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; P17      ; 169        ; 5A       ; GPIO_0[19]                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; P18      ; 168        ; 5A       ; GPIO_0[27]                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; P19      ; 166        ; 5A       ; GPIO_0[17]                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; RESET_N                         ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; R2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; DRAM_ADDR[9]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; R6       ; 58         ; 3A       ; DRAM_CKE                        ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; R7       ; 71         ; 3A       ; DRAM_ADDR[12]                   ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; DRAM_DQ[2]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; R10      ; 99         ; 3B       ; DRAM_DQ[4]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; R11      ; 101        ; 3B       ; DRAM_DQ[5]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; R12      ; 95         ; 3B       ; DRAM_DQ[6]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 161        ; 5A       ; GPIO_0[28]                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; R16      ; 163        ; 5A       ; GPIO_0[30]                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; R17      ; 165        ; 5A       ; GPIO_0[29]                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; GPIO_0[12]                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; R22      ; 160        ; 5A       ; GPIO_0[11]                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; DRAM_BA[0]                      ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; T8       ; 68         ; 3A       ; DRAM_ADDR[1]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; T9       ; 83         ; 3B       ; DRAM_DQ[15]                     ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; T10      ; 91         ; 3B       ; DRAM_DQ[1]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; SW[3]                           ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; T13      ; 112        ; 4A       ; SW[2]                           ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; T14      ; 126        ; 4A       ; HEX5[2]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; T15      ; 159        ; 5A       ; GPIO_0[35]                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; GPIO_0[34]                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; T18      ; 155        ; 5A       ; GPIO_0[33]                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; T19      ; 154        ; 5A       ; GPIO_0[32]                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; T20      ; 156        ; 5A       ; GPIO_0[31]                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; GPIO_0[13]                      ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; U1       ; 25         ; 2A       ; LEDR[7]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; U2       ; 27         ; 2A       ; LEDR[6]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; DRAM_CS_N                       ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U7       ; 59         ; 3A       ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U8       ; 61         ; 3A       ; DRAM_ADDR[10]                   ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; DRAM_DQ[14]                     ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U11      ; 94         ; 3B       ; DRAM_ADDR[2]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U12      ; 96         ; 3B       ; DRAM_LDQM                       ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U13      ; 109        ; 4A       ; SW[0]                           ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; HEX4[4]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U16      ; 150        ; 4A       ; HEX4[3]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U17      ; 152        ; 4A       ; HEX3[4]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; HEX4[0]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U21      ; 151        ; 4A       ; HEX0[0]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U22      ; 146        ; 4A       ; HEX1[6]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; #TCK                            ; input  ;              ;           ; --           ;                 ; --       ; --           ;
; V6       ; 69         ; 3A       ; DRAM_CAS_N                      ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; DRAM_DQ[13]                     ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V10      ; 77         ; 3B       ; DRAM_DQ[12]                     ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V11      ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; SW[1]                           ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V14      ; 118        ; 4A       ; HEX2[4]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V15      ; 120        ; 4A       ; CLOCK4_50                       ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V16      ; 134        ; 4A       ; HEX3[3]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; HEX3[5]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ; 147        ; 4A       ; HEX3[6]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V20      ; 131        ; 4A       ; HEX4[2]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V21      ; 148        ; 4A       ; HEX0[1]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; LEDR[2]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; #TDI                            ; input  ;              ;           ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; DRAM_ADDR[0]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W9       ; 65         ; 3A       ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; HEX3[1]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; HEX5[6]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; HEX0[3]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W22      ; 140        ; 4A       ; HEX0[2]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; LEDR[3]                         ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;           ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; DRAM_DQ[0]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y10      ; 90         ; 3B       ; DRAM_ADDR[3]                    ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y11      ; 103        ; 3B       ; DRAM_DQ[3]                      ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; HEX2[3]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y15      ; 117        ; 4A       ; HEX4[5]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y16      ; 123        ; 4A       ; HEX3[0]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 125        ; 4A       ; HEX3[2]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; HEX2[0]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ; 139        ; 4A       ; HEX4[1]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y21      ; 143        ; 4A       ; HEX0[5]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y22      ; 138        ; 4A       ; HEX0[4]                         ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; LEDR[0]       ; Missing drive strength and slew rate ;
; LEDR[1]       ; Missing drive strength and slew rate ;
; LEDR[2]       ; Missing drive strength and slew rate ;
; LEDR[3]       ; Missing drive strength and slew rate ;
; LEDR[4]       ; Missing drive strength and slew rate ;
; LEDR[5]       ; Missing drive strength and slew rate ;
; LEDR[6]       ; Missing drive strength and slew rate ;
; LEDR[7]       ; Missing drive strength and slew rate ;
; LEDR[8]       ; Missing drive strength and slew rate ;
; LEDR[9]       ; Missing drive strength and slew rate ;
; HEX0[0]       ; Missing drive strength and slew rate ;
; HEX0[1]       ; Missing drive strength and slew rate ;
; HEX0[2]       ; Missing drive strength and slew rate ;
; HEX0[3]       ; Missing drive strength and slew rate ;
; HEX0[4]       ; Missing drive strength and slew rate ;
; HEX0[5]       ; Missing drive strength and slew rate ;
; HEX0[6]       ; Missing drive strength and slew rate ;
; HEX1[0]       ; Missing drive strength and slew rate ;
; HEX1[1]       ; Missing drive strength and slew rate ;
; HEX1[2]       ; Missing drive strength and slew rate ;
; HEX1[3]       ; Missing drive strength and slew rate ;
; HEX1[4]       ; Missing drive strength and slew rate ;
; HEX1[5]       ; Missing drive strength and slew rate ;
; HEX1[6]       ; Missing drive strength and slew rate ;
; HEX2[0]       ; Missing drive strength and slew rate ;
; HEX2[1]       ; Missing drive strength and slew rate ;
; HEX2[2]       ; Missing drive strength and slew rate ;
; HEX2[3]       ; Missing drive strength and slew rate ;
; HEX2[4]       ; Missing drive strength and slew rate ;
; HEX2[5]       ; Missing drive strength and slew rate ;
; HEX2[6]       ; Missing drive strength and slew rate ;
; HEX3[0]       ; Missing drive strength and slew rate ;
; HEX3[1]       ; Missing drive strength and slew rate ;
; HEX3[2]       ; Missing drive strength and slew rate ;
; HEX3[3]       ; Missing drive strength and slew rate ;
; HEX3[4]       ; Missing drive strength and slew rate ;
; HEX3[5]       ; Missing drive strength and slew rate ;
; HEX3[6]       ; Missing drive strength and slew rate ;
; HEX4[0]       ; Missing drive strength and slew rate ;
; HEX4[1]       ; Missing drive strength and slew rate ;
; HEX4[2]       ; Missing drive strength and slew rate ;
; HEX4[3]       ; Missing drive strength and slew rate ;
; HEX4[4]       ; Missing drive strength and slew rate ;
; HEX4[5]       ; Missing drive strength and slew rate ;
; HEX4[6]       ; Missing drive strength and slew rate ;
; HEX5[0]       ; Missing drive strength and slew rate ;
; HEX5[1]       ; Missing drive strength and slew rate ;
; HEX5[2]       ; Missing drive strength and slew rate ;
; HEX5[3]       ; Missing drive strength and slew rate ;
; HEX5[4]       ; Missing drive strength and slew rate ;
; HEX5[5]       ; Missing drive strength and slew rate ;
; HEX5[6]       ; Missing drive strength and slew rate ;
; DRAM_ADDR[0]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[1]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[2]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[3]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[4]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[5]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[6]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[7]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[8]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[9]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[10] ; Missing drive strength and slew rate ;
; DRAM_ADDR[11] ; Missing drive strength and slew rate ;
; DRAM_ADDR[12] ; Missing drive strength and slew rate ;
; DRAM_BA[0]    ; Missing drive strength and slew rate ;
; DRAM_BA[1]    ; Missing drive strength and slew rate ;
; DRAM_CAS_N    ; Missing drive strength and slew rate ;
; DRAM_CKE      ; Missing drive strength and slew rate ;
; DRAM_CLK      ; Missing drive strength and slew rate ;
; DRAM_CS_N     ; Missing drive strength and slew rate ;
; DRAM_LDQM     ; Missing drive strength and slew rate ;
; DRAM_RAS_N    ; Missing drive strength and slew rate ;
; DRAM_UDQM     ; Missing drive strength and slew rate ;
; DRAM_WE_N     ; Missing drive strength and slew rate ;
; SD_CLK        ; Missing drive strength and slew rate ;
; VGA_B[0]      ; Missing drive strength and slew rate ;
; VGA_B[1]      ; Missing drive strength and slew rate ;
; VGA_B[2]      ; Missing drive strength and slew rate ;
; VGA_B[3]      ; Missing drive strength and slew rate ;
; VGA_G[0]      ; Missing drive strength and slew rate ;
; VGA_G[1]      ; Missing drive strength and slew rate ;
; VGA_G[2]      ; Missing drive strength and slew rate ;
; VGA_G[3]      ; Missing drive strength and slew rate ;
; VGA_HS        ; Missing drive strength and slew rate ;
; VGA_R[0]      ; Missing drive strength and slew rate ;
; VGA_R[1]      ; Missing drive strength and slew rate ;
; VGA_R[2]      ; Missing drive strength and slew rate ;
; VGA_R[3]      ; Missing drive strength and slew rate ;
; VGA_VS        ; Missing drive strength and slew rate ;
; DRAM_DQ[0]    ; Missing drive strength and slew rate ;
; DRAM_DQ[1]    ; Missing drive strength and slew rate ;
; DRAM_DQ[2]    ; Missing drive strength and slew rate ;
; DRAM_DQ[3]    ; Missing drive strength and slew rate ;
; DRAM_DQ[4]    ; Missing drive strength and slew rate ;
; DRAM_DQ[5]    ; Missing drive strength and slew rate ;
; DRAM_DQ[6]    ; Missing drive strength and slew rate ;
; DRAM_DQ[7]    ; Missing drive strength and slew rate ;
; DRAM_DQ[8]    ; Missing drive strength and slew rate ;
; DRAM_DQ[9]    ; Missing drive strength and slew rate ;
; DRAM_DQ[10]   ; Missing drive strength and slew rate ;
; DRAM_DQ[11]   ; Missing drive strength and slew rate ;
; DRAM_DQ[12]   ; Missing drive strength and slew rate ;
; DRAM_DQ[13]   ; Missing drive strength and slew rate ;
; DRAM_DQ[14]   ; Missing drive strength and slew rate ;
; DRAM_DQ[15]   ; Missing drive strength and slew rate ;
; GPIO_0[0]     ; Missing drive strength and slew rate ;
; GPIO_0[1]     ; Missing drive strength and slew rate ;
; GPIO_0[2]     ; Missing drive strength and slew rate ;
; GPIO_0[3]     ; Missing drive strength and slew rate ;
; GPIO_0[4]     ; Missing drive strength and slew rate ;
; GPIO_0[5]     ; Missing drive strength and slew rate ;
; GPIO_0[6]     ; Missing drive strength and slew rate ;
; GPIO_0[7]     ; Missing drive strength and slew rate ;
; GPIO_0[8]     ; Missing drive strength and slew rate ;
; GPIO_0[9]     ; Missing drive strength and slew rate ;
; GPIO_0[10]    ; Missing drive strength and slew rate ;
; GPIO_0[11]    ; Missing drive strength and slew rate ;
; GPIO_0[12]    ; Missing drive strength and slew rate ;
; GPIO_0[13]    ; Missing drive strength and slew rate ;
; GPIO_0[14]    ; Missing drive strength and slew rate ;
; GPIO_0[15]    ; Missing drive strength and slew rate ;
; GPIO_0[16]    ; Missing drive strength and slew rate ;
; GPIO_0[17]    ; Missing drive strength and slew rate ;
; GPIO_0[18]    ; Missing drive strength and slew rate ;
; GPIO_0[19]    ; Missing drive strength and slew rate ;
; GPIO_0[20]    ; Missing drive strength and slew rate ;
; GPIO_0[21]    ; Missing drive strength and slew rate ;
; GPIO_0[22]    ; Missing drive strength and slew rate ;
; GPIO_0[23]    ; Missing drive strength and slew rate ;
; GPIO_0[24]    ; Missing drive strength and slew rate ;
; GPIO_0[25]    ; Missing drive strength and slew rate ;
; GPIO_0[26]    ; Missing drive strength and slew rate ;
; GPIO_0[27]    ; Missing drive strength and slew rate ;
; GPIO_0[28]    ; Missing drive strength and slew rate ;
; GPIO_0[29]    ; Missing drive strength and slew rate ;
; GPIO_0[30]    ; Missing drive strength and slew rate ;
; GPIO_0[31]    ; Missing drive strength and slew rate ;
; GPIO_0[32]    ; Missing drive strength and slew rate ;
; GPIO_0[33]    ; Missing drive strength and slew rate ;
; GPIO_0[34]    ; Missing drive strength and slew rate ;
; GPIO_0[35]    ; Missing drive strength and slew rate ;
; GPIO_1[0]     ; Missing drive strength and slew rate ;
; GPIO_1[1]     ; Missing drive strength and slew rate ;
; GPIO_1[2]     ; Missing drive strength and slew rate ;
; GPIO_1[3]     ; Missing drive strength and slew rate ;
; GPIO_1[4]     ; Missing drive strength and slew rate ;
; GPIO_1[5]     ; Missing drive strength and slew rate ;
; GPIO_1[6]     ; Missing drive strength and slew rate ;
; GPIO_1[7]     ; Missing drive strength and slew rate ;
; GPIO_1[8]     ; Missing drive strength and slew rate ;
; GPIO_1[9]     ; Missing drive strength and slew rate ;
; GPIO_1[10]    ; Missing drive strength and slew rate ;
; GPIO_1[11]    ; Missing drive strength and slew rate ;
; GPIO_1[12]    ; Missing drive strength and slew rate ;
; GPIO_1[13]    ; Missing drive strength and slew rate ;
; GPIO_1[14]    ; Missing drive strength and slew rate ;
; GPIO_1[15]    ; Missing drive strength and slew rate ;
; PS2_CLK       ; Missing drive strength and slew rate ;
; PS2_CLK2      ; Missing drive strength and slew rate ;
; PS2_DAT       ; Missing drive strength and slew rate ;
; PS2_DAT2      ; Missing drive strength and slew rate ;
; SD_CMD        ; Missing drive strength and slew rate ;
; SD_DATA[0]    ; Missing drive strength and slew rate ;
; SD_DATA[1]    ; Missing drive strength and slew rate ;
; SD_DATA[2]    ; Missing drive strength and slew rate ;
; SD_DATA[3]    ; Missing drive strength and slew rate ;
+---------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------+-------------------+--------------+
; Compilation Hierarchy Node               ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                  ; Entity Name       ; Library Name ;
+------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------+-------------------+--------------+
; |PND_top                                 ; 3129.0 (0.5)         ; 3148.0 (0.5)                     ; 51.5 (0.0)                                        ; 32.5 (0.0)                       ; 0.0 (0.0)            ; 5910 (1)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 186  ; 0            ; |PND_top                                                                                                                             ; PND_top           ; work         ;
;    |PND_TrialDivision:primeTester1|      ; 3128.5 (139.4)       ; 3147.5 (120.5)                   ; 51.5 (2.0)                                        ; 32.5 (20.9)                      ; 0.0 (0.0)            ; 5909 (137)          ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1                                                                                              ; PND_TrialDivision ; work         ;
;       |lpm_divide:Mod0|                  ; 99.0 (0.0)           ; 99.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 192 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod0                                                                              ; lpm_divide        ; work         ;
;          |lpm_divide_uio:auto_generated| ; 99.0 (0.0)           ; 99.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 192 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod0|lpm_divide_uio:auto_generated                                                ; lpm_divide_uio    ; work         ;
;             |abs_divider_4dg:divider|    ; 99.0 (0.0)           ; 99.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 192 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod0|lpm_divide_uio:auto_generated|abs_divider_4dg:divider                        ; abs_divider_4dg   ; work         ;
;                |alt_u_div_o2f:divider|   ; 99.0 (99.0)          ; 99.0 (99.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 192 (192)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod0|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider  ; alt_u_div_o2f     ; work         ;
;       |lpm_divide:Mod1|                  ; 108.3 (0.0)          ; 108.0 (0.0)                      ; 0.5 (0.0)                                         ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 208 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod1                                                                              ; lpm_divide        ; work         ;
;          |lpm_divide_uio:auto_generated| ; 108.3 (0.0)          ; 108.0 (0.0)                      ; 0.5 (0.0)                                         ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 208 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod1|lpm_divide_uio:auto_generated                                                ; lpm_divide_uio    ; work         ;
;             |abs_divider_4dg:divider|    ; 108.3 (0.0)          ; 108.0 (0.0)                      ; 0.5 (0.0)                                         ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 208 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod1|lpm_divide_uio:auto_generated|abs_divider_4dg:divider                        ; abs_divider_4dg   ; work         ;
;                |alt_u_div_o2f:divider|   ; 108.3 (108.3)        ; 108.0 (108.0)                    ; 0.5 (0.5)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 208 (208)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod1|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider  ; alt_u_div_o2f     ; work         ;
;       |lpm_divide:Mod10|                 ; 119.7 (0.0)          ; 120.5 (0.0)                      ; 2.5 (0.0)                                         ; 1.7 (0.0)                        ; 0.0 (0.0)            ; 229 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod10                                                                             ; lpm_divide        ; work         ;
;          |lpm_divide_uio:auto_generated| ; 119.7 (0.0)          ; 120.5 (0.0)                      ; 2.5 (0.0)                                         ; 1.7 (0.0)                        ; 0.0 (0.0)            ; 229 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod10|lpm_divide_uio:auto_generated                                               ; lpm_divide_uio    ; work         ;
;             |abs_divider_4dg:divider|    ; 119.7 (0.0)          ; 120.5 (0.0)                      ; 2.5 (0.0)                                         ; 1.7 (0.0)                        ; 0.0 (0.0)            ; 229 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod10|lpm_divide_uio:auto_generated|abs_divider_4dg:divider                       ; abs_divider_4dg   ; work         ;
;                |alt_u_div_o2f:divider|   ; 119.7 (119.7)        ; 120.5 (120.5)                    ; 2.5 (2.5)                                         ; 1.7 (1.7)                        ; 0.0 (0.0)            ; 229 (229)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod10|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider ; alt_u_div_o2f     ; work         ;
;       |lpm_divide:Mod11|                 ; 127.0 (0.0)          ; 129.5 (0.0)                      ; 3.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 245 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod11                                                                             ; lpm_divide        ; work         ;
;          |lpm_divide_uio:auto_generated| ; 127.0 (0.0)          ; 129.5 (0.0)                      ; 3.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 245 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod11|lpm_divide_uio:auto_generated                                               ; lpm_divide_uio    ; work         ;
;             |abs_divider_4dg:divider|    ; 127.0 (0.0)          ; 129.5 (0.0)                      ; 3.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 245 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod11|lpm_divide_uio:auto_generated|abs_divider_4dg:divider                       ; abs_divider_4dg   ; work         ;
;                |alt_u_div_o2f:divider|   ; 127.0 (127.0)        ; 129.5 (129.5)                    ; 3.0 (3.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 245 (245)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod11|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider ; alt_u_div_o2f     ; work         ;
;       |lpm_divide:Mod12|                 ; 137.5 (0.0)          ; 140.0 (0.0)                      ; 2.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 267 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod12                                                                             ; lpm_divide        ; work         ;
;          |lpm_divide_uio:auto_generated| ; 137.5 (0.0)          ; 140.0 (0.0)                      ; 2.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 267 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod12|lpm_divide_uio:auto_generated                                               ; lpm_divide_uio    ; work         ;
;             |abs_divider_4dg:divider|    ; 137.5 (0.0)          ; 140.0 (0.0)                      ; 2.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 267 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod12|lpm_divide_uio:auto_generated|abs_divider_4dg:divider                       ; abs_divider_4dg   ; work         ;
;                |alt_u_div_o2f:divider|   ; 137.5 (137.5)        ; 140.0 (140.0)                    ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 267 (267)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod12|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider ; alt_u_div_o2f     ; work         ;
;       |lpm_divide:Mod13|                 ; 126.9 (0.0)          ; 132.5 (0.0)                      ; 6.0 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 245 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod13                                                                             ; lpm_divide        ; work         ;
;          |lpm_divide_uio:auto_generated| ; 126.9 (0.0)          ; 132.5 (0.0)                      ; 6.0 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 245 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod13|lpm_divide_uio:auto_generated                                               ; lpm_divide_uio    ; work         ;
;             |abs_divider_4dg:divider|    ; 126.9 (0.0)          ; 132.5 (0.0)                      ; 6.0 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 245 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod13|lpm_divide_uio:auto_generated|abs_divider_4dg:divider                       ; abs_divider_4dg   ; work         ;
;                |alt_u_div_o2f:divider|   ; 126.9 (126.9)        ; 132.5 (132.5)                    ; 6.0 (6.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 245 (245)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod13|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider ; alt_u_div_o2f     ; work         ;
;       |lpm_divide:Mod14|                 ; 113.6 (0.0)          ; 112.0 (0.0)                      ; 0.0 (0.0)                                         ; 1.6 (0.0)                        ; 0.0 (0.0)            ; 218 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod14                                                                             ; lpm_divide        ; work         ;
;          |lpm_divide_uio:auto_generated| ; 113.6 (0.0)          ; 112.0 (0.0)                      ; 0.0 (0.0)                                         ; 1.6 (0.0)                        ; 0.0 (0.0)            ; 218 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod14|lpm_divide_uio:auto_generated                                               ; lpm_divide_uio    ; work         ;
;             |abs_divider_4dg:divider|    ; 113.6 (0.0)          ; 112.0 (0.0)                      ; 0.0 (0.0)                                         ; 1.6 (0.0)                        ; 0.0 (0.0)            ; 218 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod14|lpm_divide_uio:auto_generated|abs_divider_4dg:divider                       ; abs_divider_4dg   ; work         ;
;                |alt_u_div_o2f:divider|   ; 113.6 (113.6)        ; 112.0 (112.0)                    ; 0.0 (0.0)                                         ; 1.6 (1.6)                        ; 0.0 (0.0)            ; 218 (218)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod14|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider ; alt_u_div_o2f     ; work         ;
;       |lpm_divide:Mod15|                 ; 126.5 (0.0)          ; 131.5 (0.0)                      ; 5.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 245 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod15                                                                             ; lpm_divide        ; work         ;
;          |lpm_divide_uio:auto_generated| ; 126.5 (0.0)          ; 131.5 (0.0)                      ; 5.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 245 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod15|lpm_divide_uio:auto_generated                                               ; lpm_divide_uio    ; work         ;
;             |abs_divider_4dg:divider|    ; 126.5 (0.0)          ; 131.5 (0.0)                      ; 5.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 245 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod15|lpm_divide_uio:auto_generated|abs_divider_4dg:divider                       ; abs_divider_4dg   ; work         ;
;                |alt_u_div_o2f:divider|   ; 126.5 (126.5)        ; 131.5 (131.5)                    ; 5.0 (5.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 245 (245)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod15|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider ; alt_u_div_o2f     ; work         ;
;       |lpm_divide:Mod16|                 ; 113.3 (0.0)          ; 114.0 (0.0)                      ; 1.5 (0.0)                                         ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 218 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod16                                                                             ; lpm_divide        ; work         ;
;          |lpm_divide_uio:auto_generated| ; 113.3 (0.0)          ; 114.0 (0.0)                      ; 1.5 (0.0)                                         ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 218 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod16|lpm_divide_uio:auto_generated                                               ; lpm_divide_uio    ; work         ;
;             |abs_divider_4dg:divider|    ; 113.3 (0.0)          ; 114.0 (0.0)                      ; 1.5 (0.0)                                         ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 218 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod16|lpm_divide_uio:auto_generated|abs_divider_4dg:divider                       ; abs_divider_4dg   ; work         ;
;                |alt_u_div_o2f:divider|   ; 113.3 (113.3)        ; 114.0 (114.0)                    ; 1.5 (1.5)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 218 (218)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod16|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider ; alt_u_div_o2f     ; work         ;
;       |lpm_divide:Mod17|                 ; 127.0 (0.0)          ; 129.5 (0.0)                      ; 3.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 245 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod17                                                                             ; lpm_divide        ; work         ;
;          |lpm_divide_uio:auto_generated| ; 127.0 (0.0)          ; 129.5 (0.0)                      ; 3.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 245 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod17|lpm_divide_uio:auto_generated                                               ; lpm_divide_uio    ; work         ;
;             |abs_divider_4dg:divider|    ; 127.0 (0.0)          ; 129.5 (0.0)                      ; 3.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 245 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod17|lpm_divide_uio:auto_generated|abs_divider_4dg:divider                       ; abs_divider_4dg   ; work         ;
;                |alt_u_div_o2f:divider|   ; 127.0 (127.0)        ; 129.5 (129.5)                    ; 3.0 (3.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 245 (245)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod17|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider ; alt_u_div_o2f     ; work         ;
;       |lpm_divide:Mod18|                 ; 69.0 (0.0)           ; 69.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 135 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod18                                                                             ; lpm_divide        ; work         ;
;          |lpm_divide_uio:auto_generated| ; 69.0 (0.0)           ; 69.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 135 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod18|lpm_divide_uio:auto_generated                                               ; lpm_divide_uio    ; work         ;
;             |abs_divider_4dg:divider|    ; 69.0 (0.0)           ; 69.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 135 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod18|lpm_divide_uio:auto_generated|abs_divider_4dg:divider                       ; abs_divider_4dg   ; work         ;
;                |alt_u_div_o2f:divider|   ; 69.0 (69.0)          ; 69.0 (69.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 135 (135)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod18|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider ; alt_u_div_o2f     ; work         ;
;       |lpm_divide:Mod19|                 ; 126.8 (0.0)          ; 129.0 (0.0)                      ; 2.5 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 245 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod19                                                                             ; lpm_divide        ; work         ;
;          |lpm_divide_uio:auto_generated| ; 126.8 (0.0)          ; 129.0 (0.0)                      ; 2.5 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 245 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod19|lpm_divide_uio:auto_generated                                               ; lpm_divide_uio    ; work         ;
;             |abs_divider_4dg:divider|    ; 126.8 (0.0)          ; 129.0 (0.0)                      ; 2.5 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 245 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod19|lpm_divide_uio:auto_generated|abs_divider_4dg:divider                       ; abs_divider_4dg   ; work         ;
;                |alt_u_div_o2f:divider|   ; 126.8 (126.8)        ; 129.0 (129.0)                    ; 2.5 (2.5)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 245 (245)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod19|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider ; alt_u_div_o2f     ; work         ;
;       |lpm_divide:Mod2|                  ; 95.0 (0.0)           ; 95.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 186 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod2                                                                              ; lpm_divide        ; work         ;
;          |lpm_divide_uio:auto_generated| ; 95.0 (0.0)           ; 95.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 186 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod2|lpm_divide_uio:auto_generated                                                ; lpm_divide_uio    ; work         ;
;             |abs_divider_4dg:divider|    ; 95.0 (0.0)           ; 95.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 186 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod2|lpm_divide_uio:auto_generated|abs_divider_4dg:divider                        ; abs_divider_4dg   ; work         ;
;                |alt_u_div_o2f:divider|   ; 95.0 (95.0)          ; 95.0 (95.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 186 (186)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod2|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider  ; alt_u_div_o2f     ; work         ;
;       |lpm_divide:Mod20|                 ; 137.5 (0.0)          ; 140.5 (0.0)                      ; 3.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 267 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod20                                                                             ; lpm_divide        ; work         ;
;          |lpm_divide_uio:auto_generated| ; 137.5 (0.0)          ; 140.5 (0.0)                      ; 3.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 267 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod20|lpm_divide_uio:auto_generated                                               ; lpm_divide_uio    ; work         ;
;             |abs_divider_4dg:divider|    ; 137.5 (0.0)          ; 140.5 (0.0)                      ; 3.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 267 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod20|lpm_divide_uio:auto_generated|abs_divider_4dg:divider                       ; abs_divider_4dg   ; work         ;
;                |alt_u_div_o2f:divider|   ; 137.5 (137.5)        ; 140.5 (140.5)                    ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 267 (267)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod20|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider ; alt_u_div_o2f     ; work         ;
;       |lpm_divide:Mod21|                 ; 126.9 (0.0)          ; 130.0 (0.0)                      ; 3.5 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 245 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod21                                                                             ; lpm_divide        ; work         ;
;          |lpm_divide_uio:auto_generated| ; 126.9 (0.0)          ; 130.0 (0.0)                      ; 3.5 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 245 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod21|lpm_divide_uio:auto_generated                                               ; lpm_divide_uio    ; work         ;
;             |abs_divider_4dg:divider|    ; 126.9 (0.0)          ; 130.0 (0.0)                      ; 3.5 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 245 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod21|lpm_divide_uio:auto_generated|abs_divider_4dg:divider                       ; abs_divider_4dg   ; work         ;
;                |alt_u_div_o2f:divider|   ; 126.9 (126.9)        ; 130.0 (130.0)                    ; 3.5 (3.5)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 245 (245)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod21|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider ; alt_u_div_o2f     ; work         ;
;       |lpm_divide:Mod22|                 ; 90.0 (0.0)           ; 90.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 174 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod22                                                                             ; lpm_divide        ; work         ;
;          |lpm_divide_uio:auto_generated| ; 90.0 (0.0)           ; 90.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 174 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod22|lpm_divide_uio:auto_generated                                               ; lpm_divide_uio    ; work         ;
;             |abs_divider_4dg:divider|    ; 90.0 (0.0)           ; 90.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 174 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod22|lpm_divide_uio:auto_generated|abs_divider_4dg:divider                       ; abs_divider_4dg   ; work         ;
;                |alt_u_div_o2f:divider|   ; 90.0 (90.0)          ; 90.0 (90.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 174 (174)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod22|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider ; alt_u_div_o2f     ; work         ;
;       |lpm_divide:Mod23|                 ; 127.0 (0.0)          ; 128.5 (0.0)                      ; 2.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 245 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod23                                                                             ; lpm_divide        ; work         ;
;          |lpm_divide_uio:auto_generated| ; 127.0 (0.0)          ; 128.5 (0.0)                      ; 2.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 245 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod23|lpm_divide_uio:auto_generated                                               ; lpm_divide_uio    ; work         ;
;             |abs_divider_4dg:divider|    ; 127.0 (0.0)          ; 128.5 (0.0)                      ; 2.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 245 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod23|lpm_divide_uio:auto_generated|abs_divider_4dg:divider                       ; abs_divider_4dg   ; work         ;
;                |alt_u_div_o2f:divider|   ; 127.0 (127.0)        ; 128.5 (128.5)                    ; 2.0 (2.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 245 (245)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod23|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider ; alt_u_div_o2f     ; work         ;
;       |lpm_divide:Mod24|                 ; 112.5 (0.0)          ; 113.0 (0.0)                      ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 218 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod24                                                                             ; lpm_divide        ; work         ;
;          |lpm_divide_uio:auto_generated| ; 112.5 (0.0)          ; 113.0 (0.0)                      ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 218 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod24|lpm_divide_uio:auto_generated                                               ; lpm_divide_uio    ; work         ;
;             |abs_divider_4dg:divider|    ; 112.5 (0.0)          ; 113.0 (0.0)                      ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 218 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod24|lpm_divide_uio:auto_generated|abs_divider_4dg:divider                       ; abs_divider_4dg   ; work         ;
;                |alt_u_div_o2f:divider|   ; 112.5 (112.5)        ; 113.0 (113.0)                    ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 218 (218)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod24|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider ; alt_u_div_o2f     ; work         ;
;       |lpm_divide:Mod25|                 ; 127.2 (0.0)          ; 128.5 (0.0)                      ; 2.0 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 245 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod25                                                                             ; lpm_divide        ; work         ;
;          |lpm_divide_uio:auto_generated| ; 127.2 (0.0)          ; 128.5 (0.0)                      ; 2.0 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 245 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod25|lpm_divide_uio:auto_generated                                               ; lpm_divide_uio    ; work         ;
;             |abs_divider_4dg:divider|    ; 127.2 (0.0)          ; 128.5 (0.0)                      ; 2.0 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 245 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod25|lpm_divide_uio:auto_generated|abs_divider_4dg:divider                       ; abs_divider_4dg   ; work         ;
;                |alt_u_div_o2f:divider|   ; 127.2 (127.2)        ; 128.5 (128.5)                    ; 2.0 (2.0)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 245 (245)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod25|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider ; alt_u_div_o2f     ; work         ;
;       |lpm_divide:Mod3|                  ; 108.3 (0.0)          ; 108.5 (0.0)                      ; 1.0 (0.0)                                         ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 208 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod3                                                                              ; lpm_divide        ; work         ;
;          |lpm_divide_uio:auto_generated| ; 108.3 (0.0)          ; 108.5 (0.0)                      ; 1.0 (0.0)                                         ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 208 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod3|lpm_divide_uio:auto_generated                                                ; lpm_divide_uio    ; work         ;
;             |abs_divider_4dg:divider|    ; 108.3 (0.0)          ; 108.5 (0.0)                      ; 1.0 (0.0)                                         ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 208 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod3|lpm_divide_uio:auto_generated|abs_divider_4dg:divider                        ; abs_divider_4dg   ; work         ;
;                |alt_u_div_o2f:divider|   ; 108.3 (108.3)        ; 108.5 (108.5)                    ; 1.0 (1.0)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 208 (208)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod3|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider  ; alt_u_div_o2f     ; work         ;
;       |lpm_divide:Mod4|                  ; 118.0 (0.0)          ; 121.0 (0.0)                      ; 3.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 229 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod4                                                                              ; lpm_divide        ; work         ;
;          |lpm_divide_uio:auto_generated| ; 118.0 (0.0)          ; 121.0 (0.0)                      ; 3.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 229 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod4|lpm_divide_uio:auto_generated                                                ; lpm_divide_uio    ; work         ;
;             |abs_divider_4dg:divider|    ; 118.0 (0.0)          ; 121.0 (0.0)                      ; 3.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 229 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod4|lpm_divide_uio:auto_generated|abs_divider_4dg:divider                        ; abs_divider_4dg   ; work         ;
;                |alt_u_div_o2f:divider|   ; 118.0 (118.0)        ; 121.0 (121.0)                    ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 229 (229)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod4|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider  ; alt_u_div_o2f     ; work         ;
;       |lpm_divide:Mod5|                  ; 127.5 (0.0)          ; 128.5 (0.0)                      ; 1.5 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 246 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod5                                                                              ; lpm_divide        ; work         ;
;          |lpm_divide_uio:auto_generated| ; 127.5 (0.0)          ; 128.5 (0.0)                      ; 1.5 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 246 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod5|lpm_divide_uio:auto_generated                                                ; lpm_divide_uio    ; work         ;
;             |abs_divider_4dg:divider|    ; 127.5 (0.0)          ; 128.5 (0.0)                      ; 1.5 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 246 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod5|lpm_divide_uio:auto_generated|abs_divider_4dg:divider                        ; abs_divider_4dg   ; work         ;
;                |alt_u_div_o2f:divider|   ; 127.5 (127.5)        ; 128.5 (128.5)                    ; 1.5 (1.5)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 246 (246)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod5|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider  ; alt_u_div_o2f     ; work         ;
;       |lpm_divide:Mod6|                  ; 118.0 (0.0)          ; 122.5 (0.0)                      ; 4.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 229 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod6                                                                              ; lpm_divide        ; work         ;
;          |lpm_divide_uio:auto_generated| ; 118.0 (0.0)          ; 122.5 (0.0)                      ; 4.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 229 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod6|lpm_divide_uio:auto_generated                                                ; lpm_divide_uio    ; work         ;
;             |abs_divider_4dg:divider|    ; 118.0 (0.0)          ; 122.5 (0.0)                      ; 4.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 229 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod6|lpm_divide_uio:auto_generated|abs_divider_4dg:divider                        ; abs_divider_4dg   ; work         ;
;                |alt_u_div_o2f:divider|   ; 118.0 (118.0)        ; 122.5 (122.5)                    ; 4.5 (4.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 229 (229)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod6|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider  ; alt_u_div_o2f     ; work         ;
;       |lpm_divide:Mod7|                  ; 83.1 (0.0)           ; 82.5 (0.0)                       ; 0.5 (0.0)                                         ; 1.1 (0.0)                        ; 0.0 (0.0)            ; 159 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod7                                                                              ; lpm_divide        ; work         ;
;          |lpm_divide_uio:auto_generated| ; 83.1 (0.0)           ; 82.5 (0.0)                       ; 0.5 (0.0)                                         ; 1.1 (0.0)                        ; 0.0 (0.0)            ; 159 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod7|lpm_divide_uio:auto_generated                                                ; lpm_divide_uio    ; work         ;
;             |abs_divider_4dg:divider|    ; 83.1 (0.0)           ; 82.5 (0.0)                       ; 0.5 (0.0)                                         ; 1.1 (0.0)                        ; 0.0 (0.0)            ; 159 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod7|lpm_divide_uio:auto_generated|abs_divider_4dg:divider                        ; abs_divider_4dg   ; work         ;
;                |alt_u_div_o2f:divider|   ; 83.1 (83.1)          ; 82.5 (82.5)                      ; 0.5 (0.5)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 159 (159)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod7|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider  ; alt_u_div_o2f     ; work         ;
;       |lpm_divide:Mod8|                  ; 119.0 (0.0)          ; 119.0 (0.0)                      ; 1.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 229 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod8                                                                              ; lpm_divide        ; work         ;
;          |lpm_divide_uio:auto_generated| ; 119.0 (0.0)          ; 119.0 (0.0)                      ; 1.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 229 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod8|lpm_divide_uio:auto_generated                                                ; lpm_divide_uio    ; work         ;
;             |abs_divider_4dg:divider|    ; 119.0 (0.0)          ; 119.0 (0.0)                      ; 1.0 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 229 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod8|lpm_divide_uio:auto_generated|abs_divider_4dg:divider                        ; abs_divider_4dg   ; work         ;
;                |alt_u_div_o2f:divider|   ; 119.0 (119.0)        ; 119.0 (119.0)                    ; 1.0 (1.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 229 (229)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod8|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider  ; alt_u_div_o2f     ; work         ;
;       |lpm_divide:Mod9|                  ; 103.5 (0.0)          ; 105.0 (0.0)                      ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 200 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod9                                                                              ; lpm_divide        ; work         ;
;          |lpm_divide_uio:auto_generated| ; 103.5 (0.0)          ; 105.0 (0.0)                      ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 200 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod9|lpm_divide_uio:auto_generated                                                ; lpm_divide_uio    ; work         ;
;             |abs_divider_4dg:divider|    ; 103.5 (0.0)          ; 105.0 (0.0)                      ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 200 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod9|lpm_divide_uio:auto_generated|abs_divider_4dg:divider                        ; abs_divider_4dg   ; work         ;
;                |alt_u_div_o2f:divider|   ; 103.5 (103.5)        ; 105.0 (105.0)                    ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 200 (200)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |PND_top|PND_TrialDivision:primeTester1|lpm_divide:Mod9|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider  ; alt_u_div_o2f     ; work         ;
+------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------+-------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                          ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; CLOCK_50      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK2_50     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK3_50     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK4_50     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; RESET_N       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[2]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LEDR[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_BA[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_BA[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CAS_N    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CKE      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CLK      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CS_N     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_LDQM     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_RAS_N    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_UDQM     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_WE_N     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_CLK        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_HS        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_VS        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[0]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[1]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[2]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[3]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[4]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[5]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[6]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[7]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[8]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[9]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[10]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[11]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[12]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[13]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[14]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[15]   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[0]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[1]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[2]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[3]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[4]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[5]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[6]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[7]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[8]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[9]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[10]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[11]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[12]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[13]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[14]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[15]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[16]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[17]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[18]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[19]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[20]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[21]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[22]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[23]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[24]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[25]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[26]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[27]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[28]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[29]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[30]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[31]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[32]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[33]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[34]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_0[35]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[0]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[1]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[2]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[3]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[4]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[5]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[6]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[7]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[8]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[9]     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[10]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[11]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[12]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[13]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[14]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO_1[15]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_CLK       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_CLK2      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_DAT       ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_DAT2      ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_CMD        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_DATA[0]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_DATA[1]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_DATA[2]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SD_DATA[3]    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[0]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                  ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; CLOCK_50                                                                                                                                             ;                   ;         ;
; CLOCK2_50                                                                                                                                            ;                   ;         ;
; CLOCK3_50                                                                                                                                            ;                   ;         ;
; CLOCK4_50                                                                                                                                            ;                   ;         ;
; RESET_N                                                                                                                                              ;                   ;         ;
; KEY[0]                                                                                                                                               ;                   ;         ;
; KEY[1]                                                                                                                                               ;                   ;         ;
; KEY[2]                                                                                                                                               ;                   ;         ;
; KEY[3]                                                                                                                                               ;                   ;         ;
; DRAM_DQ[0]                                                                                                                                           ;                   ;         ;
; DRAM_DQ[1]                                                                                                                                           ;                   ;         ;
; DRAM_DQ[2]                                                                                                                                           ;                   ;         ;
; DRAM_DQ[3]                                                                                                                                           ;                   ;         ;
; DRAM_DQ[4]                                                                                                                                           ;                   ;         ;
; DRAM_DQ[5]                                                                                                                                           ;                   ;         ;
; DRAM_DQ[6]                                                                                                                                           ;                   ;         ;
; DRAM_DQ[7]                                                                                                                                           ;                   ;         ;
; DRAM_DQ[8]                                                                                                                                           ;                   ;         ;
; DRAM_DQ[9]                                                                                                                                           ;                   ;         ;
; DRAM_DQ[10]                                                                                                                                          ;                   ;         ;
; DRAM_DQ[11]                                                                                                                                          ;                   ;         ;
; DRAM_DQ[12]                                                                                                                                          ;                   ;         ;
; DRAM_DQ[13]                                                                                                                                          ;                   ;         ;
; DRAM_DQ[14]                                                                                                                                          ;                   ;         ;
; DRAM_DQ[15]                                                                                                                                          ;                   ;         ;
; GPIO_0[0]                                                                                                                                            ;                   ;         ;
; GPIO_0[1]                                                                                                                                            ;                   ;         ;
; GPIO_0[2]                                                                                                                                            ;                   ;         ;
; GPIO_0[3]                                                                                                                                            ;                   ;         ;
; GPIO_0[4]                                                                                                                                            ;                   ;         ;
; GPIO_0[5]                                                                                                                                            ;                   ;         ;
; GPIO_0[6]                                                                                                                                            ;                   ;         ;
; GPIO_0[7]                                                                                                                                            ;                   ;         ;
; GPIO_0[8]                                                                                                                                            ;                   ;         ;
; GPIO_0[9]                                                                                                                                            ;                   ;         ;
; GPIO_0[10]                                                                                                                                           ;                   ;         ;
; GPIO_0[11]                                                                                                                                           ;                   ;         ;
; GPIO_0[12]                                                                                                                                           ;                   ;         ;
; GPIO_0[13]                                                                                                                                           ;                   ;         ;
; GPIO_0[14]                                                                                                                                           ;                   ;         ;
; GPIO_0[15]                                                                                                                                           ;                   ;         ;
; GPIO_0[16]                                                                                                                                           ;                   ;         ;
; GPIO_0[17]                                                                                                                                           ;                   ;         ;
; GPIO_0[18]                                                                                                                                           ;                   ;         ;
; GPIO_0[19]                                                                                                                                           ;                   ;         ;
; GPIO_0[20]                                                                                                                                           ;                   ;         ;
; GPIO_0[21]                                                                                                                                           ;                   ;         ;
; GPIO_0[22]                                                                                                                                           ;                   ;         ;
; GPIO_0[23]                                                                                                                                           ;                   ;         ;
; GPIO_0[24]                                                                                                                                           ;                   ;         ;
; GPIO_0[25]                                                                                                                                           ;                   ;         ;
; GPIO_0[26]                                                                                                                                           ;                   ;         ;
; GPIO_0[27]                                                                                                                                           ;                   ;         ;
; GPIO_0[28]                                                                                                                                           ;                   ;         ;
; GPIO_0[29]                                                                                                                                           ;                   ;         ;
; GPIO_0[30]                                                                                                                                           ;                   ;         ;
; GPIO_0[31]                                                                                                                                           ;                   ;         ;
; GPIO_0[32]                                                                                                                                           ;                   ;         ;
; GPIO_0[33]                                                                                                                                           ;                   ;         ;
; GPIO_0[34]                                                                                                                                           ;                   ;         ;
; GPIO_0[35]                                                                                                                                           ;                   ;         ;
; GPIO_1[0]                                                                                                                                            ;                   ;         ;
; GPIO_1[1]                                                                                                                                            ;                   ;         ;
; GPIO_1[2]                                                                                                                                            ;                   ;         ;
; GPIO_1[3]                                                                                                                                            ;                   ;         ;
; GPIO_1[4]                                                                                                                                            ;                   ;         ;
; GPIO_1[5]                                                                                                                                            ;                   ;         ;
; GPIO_1[6]                                                                                                                                            ;                   ;         ;
; GPIO_1[7]                                                                                                                                            ;                   ;         ;
; GPIO_1[8]                                                                                                                                            ;                   ;         ;
; GPIO_1[9]                                                                                                                                            ;                   ;         ;
; GPIO_1[10]                                                                                                                                           ;                   ;         ;
; GPIO_1[11]                                                                                                                                           ;                   ;         ;
; GPIO_1[12]                                                                                                                                           ;                   ;         ;
; GPIO_1[13]                                                                                                                                           ;                   ;         ;
; GPIO_1[14]                                                                                                                                           ;                   ;         ;
; GPIO_1[15]                                                                                                                                           ;                   ;         ;
; PS2_CLK                                                                                                                                              ;                   ;         ;
; PS2_CLK2                                                                                                                                             ;                   ;         ;
; PS2_DAT                                                                                                                                              ;                   ;         ;
; PS2_DAT2                                                                                                                                             ;                   ;         ;
; SD_CMD                                                                                                                                               ;                   ;         ;
; SD_DATA[0]                                                                                                                                           ;                   ;         ;
; SD_DATA[1]                                                                                                                                           ;                   ;         ;
; SD_DATA[2]                                                                                                                                           ;                   ;         ;
; SD_DATA[3]                                                                                                                                           ;                   ;         ;
; SW[0]                                                                                                                                                ;                   ;         ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod18|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_26~49          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod22|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_26~29          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod24|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_26~21          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod16|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_26~21          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod14|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_26~21          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod7|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_26~37           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod25|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_26~85          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod20|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_26~69          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod12|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_26~69          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod9|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_26~29           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod23|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_26~85          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod21|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_26~85          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod19|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_26~85          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod17|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_26~85          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod15|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_26~85          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod13|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_26~85          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod11|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_26~85          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod10|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_26~45          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod5|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_26~65           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod2|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_26~37           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod8|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_26~45           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod6|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_26~45           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod4|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_26~45           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod3|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_26~41           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod1|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_26~41           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod0|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_26~37           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|isPrime~3                                                                                                      ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|isPrime~13                                                                                                     ; 1                 ; 0       ;
; SW[1]                                                                                                                                                ;                   ;         ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod18|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_25~45          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod22|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_25~25          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod24|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_25~25          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod16|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_25~25          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod14|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_25~25          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod7|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_25~33           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod25|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_25~81          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod20|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_25~65          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod12|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_25~65          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod9|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_25~25           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod23|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_25~81          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod21|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_25~81          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod19|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_25~81          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod17|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_25~81          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod15|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_25~81          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod13|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_25~81          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod11|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_25~81          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod10|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_25~45          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod5|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_25~61           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod2|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_25~33           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod25|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_26~89          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod8|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_25~45           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod6|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_25~45           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod4|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_25~45           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod3|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_25~45           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod23|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_26~89          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod21|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_26~89          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod19|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_26~89          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod17|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_26~89          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod15|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_26~89          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod13|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_26~89          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod11|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_26~89          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod10|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_26~49          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod1|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_25~45           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod0|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_25~33           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod8|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_26~49           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod6|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_26~49           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod4|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_26~49           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod3|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_26~45           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod1|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_26~45           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod0|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_26~41           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|isPrime~3                                                                                                      ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|isPrime~13                                                                                                     ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod20|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[960]~55  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod12|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[960]~55  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod14|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[960]~18  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod16|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[960]~18  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod24|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[960]~18  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod9|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[960]~10   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod2|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[960]~16   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod22|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[960]~13  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod7|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[960]~11   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod18|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[960]~35  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod5|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[960]~43   ; 0                 ; 0       ;
; SW[6]                                                                                                                                                ;                   ;         ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod22|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~9           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod18|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~5           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod7|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~5            ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod24|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~17          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod16|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~17          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod14|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~17          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod25|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~41          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod22|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~17          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod20|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~17          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod12|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~17          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod9|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~25           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod23|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~41          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod21|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~41          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod19|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~41          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod17|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~41          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod15|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~41          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod13|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~41          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod11|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~41          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod10|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~17          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod7|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~13           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod5|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~9            ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod2|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~9            ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod25|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~49          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod8|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~17           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod6|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~17           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod4|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~17           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod3|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~13           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod23|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~49          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod21|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~49          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod19|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~49          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod17|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~49          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod15|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~49          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod13|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~49          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod11|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~49          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod10|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~25          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod1|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~13           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod0|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~5            ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod8|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~25           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod6|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~25           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod4|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~25           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod3|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~21           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod1|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~21           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod0|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~5            ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|Equal0~1                                                                                                       ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod20|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[800]~20  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod12|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[800]~20  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod15|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[833]~49  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod17|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[833]~49  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod8|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[833]~28   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod10|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[833]~28  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod1|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[833]~18   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod14|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[800]~33  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod16|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[800]~33  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod3|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[833]~18   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod24|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[800]~33  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod0|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[833]~0    ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod9|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[800]~38   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod2|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[800]~25   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod22|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[800]~26  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod7|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[800]~18   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod18|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[833]~3   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod4|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[833]~28   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod6|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[833]~28   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod11|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[833]~49  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod13|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[833]~49  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod23|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[833]~49  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod25|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[833]~49  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod5|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[800]~8    ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod19|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[833]~49  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod21|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[833]~49  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod20|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[800]~83  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod12|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[800]~83  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod15|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[833]~107 ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod17|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[833]~107 ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod8|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[833]~73   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod10|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[833]~73  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod1|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[833]~61   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod14|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[800]~80  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod16|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[800]~80  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod3|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[833]~61   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod24|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[800]~80  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod0|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[833]~49   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod9|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[800]~84   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod2|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[800]~66   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod4|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[833]~73   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod6|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[833]~73   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod11|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[833]~107 ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod13|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[833]~107 ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod23|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[833]~107 ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod25|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[833]~107 ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod5|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[800]~65   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod19|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[833]~107 ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod21|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[833]~107 ; 1                 ; 0       ;
; SW[7]                                                                                                                                                ;                   ;         ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod24|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~13          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod16|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~13          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod14|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~13          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod22|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~13          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod9|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~21           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod18|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~9           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod7|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~9            ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod2|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~5            ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod25|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~5           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod20|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~13          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod12|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~13          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod23|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~5           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod21|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~17          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod19|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~17          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod17|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~5           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod15|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~5           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod13|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~5           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod11|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~5           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod10|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~17          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod24|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~21          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod16|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~21          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod14|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~21          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod5|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~9            ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod25|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~5           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod8|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~17           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod6|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~17           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod4|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~17           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod3|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~13           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod9|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~29           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod23|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~5           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod21|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~17          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod19|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~17          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod17|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~5           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod15|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~5           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod13|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~5           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod11|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~5           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod10|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~25          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod1|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~13           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod0|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~5            ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod18|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_21~9           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod2|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~13           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod8|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~25           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod6|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~25           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod4|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~25           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod3|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~21           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod1|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~21           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod0|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~13           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|Equal0~1                                                                                                       ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod20|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[768]~23  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod12|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[768]~23  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod15|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[801]~4   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod17|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[801]~4   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod8|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[801]~39   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod10|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[801]~39  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod1|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[801]~27   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod14|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[768]~37  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod16|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[768]~37  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod3|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[801]~27   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod24|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[768]~37  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod0|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[801]~25   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod9|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[768]~42   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod2|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[768]~29   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod22|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[801]~30  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod7|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[801]~22   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod18|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[834]~8   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod4|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[801]~39   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod6|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[801]~39   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod11|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[801]~4   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod13|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[801]~4   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod23|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[801]~4   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod25|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[801]~4   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod5|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[768]~11   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod19|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[801]~18  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod21|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[801]~18  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod20|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[768]~85  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod12|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[768]~85  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod15|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[801]~58  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod17|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[801]~58  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod8|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[801]~85   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod10|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[801]~85  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod1|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[801]~73   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod3|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[801]~73   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod0|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[801]~65   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod4|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[801]~85   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod6|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[801]~85   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod11|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[801]~58  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod13|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[801]~58  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod23|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[801]~58  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod25|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[801]~58  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod5|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[768]~67   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod19|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[801]~74  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod21|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[801]~74  ; 0                 ; 0       ;
; SW[8]                                                                                                                                                ;                   ;         ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod20|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_17~13          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod12|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_17~13          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod24|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~17          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod16|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~17          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod14|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~17          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod5|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_17~9            ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod22|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~17          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod9|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~9            ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod18|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~13          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod7|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~13           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod2|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~9            ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod25|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_17~5           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod23|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_17~5           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod21|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_17~17          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod19|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_17~17          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod17|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_17~5           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod15|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_17~5           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod13|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_17~5           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod11|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_17~5           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod10|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_17~13          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod25|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~9           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod8|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_17~13           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod6|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_17~13           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod4|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_17~13           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod3|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_17~9            ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod20|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~17          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod12|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~17          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod23|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~9           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod21|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~21          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod19|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~21          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod17|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~9           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod15|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~9           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod13|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~9           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod11|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~9           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod10|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~21          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod1|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_17~9            ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod0|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_17~5            ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod5|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~13           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod8|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~21           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod6|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~21           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod4|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~21           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod3|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~17           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod22|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~25          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod1|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~17           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod0|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~9            ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod7|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~21           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|Equal0~1                                                                                                       ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod20|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[736]~29  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod12|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[736]~29  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod15|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[769]~7   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod17|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[769]~7   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod8|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[769]~42   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod10|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[769]~42  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod1|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[769]~30   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod14|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[769]~43  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod16|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[769]~43  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod3|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[769]~30   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod24|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[769]~43  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod0|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[769]~28   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod9|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[769]~23   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod2|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[769]~35   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod22|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[802]~36  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod7|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[802]~28   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod18|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[835]~14  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod4|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[769]~42   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod6|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[769]~42   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod11|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[769]~7   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod13|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[769]~7   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod23|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[769]~7   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod25|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[769]~7   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod5|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[736]~17   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod19|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[769]~21  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod21|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[769]~21  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod15|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[769]~60  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod17|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[769]~60  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod8|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[769]~87   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod10|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[769]~87  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod1|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[769]~75   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod3|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[769]~75   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod0|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[769]~67   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod4|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[769]~87   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod6|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[769]~87   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod11|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[769]~60  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod13|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[769]~60  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod23|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[769]~60  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod25|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[769]~60  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod19|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[769]~76  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod21|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[769]~76  ; 1                 ; 0       ;
; SW[9]                                                                                                                                                ;                   ;         ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod20|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_17~5           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod12|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_17~5           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod24|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~21          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod16|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~21          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod14|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~21          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod5|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_17~13           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod22|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~21          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod9|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~13           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod18|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~17          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod7|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~17           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod2|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~13           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod25|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_17~9           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod23|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_17~9           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod21|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_17~5           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod19|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_17~5           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod17|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_17~9           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod15|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_17~9           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod13|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_17~9           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod11|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_17~9           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod10|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_17~17          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod25|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~13          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod8|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_17~17           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod6|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_17~17           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod4|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_17~17           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod3|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_17~13           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod23|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~13          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod21|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~5           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod19|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~5           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod17|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~13          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod15|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~13          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod13|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~13          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod11|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~13          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod10|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~25          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod1|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_17~13           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod0|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_17~9            ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod24|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~29          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod16|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~29          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod14|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~29          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod8|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~25           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod6|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~25           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod4|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~25           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod3|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~21           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod9|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~17           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod1|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~21           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod0|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_18~13           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod18|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_21~17          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod2|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_19~21           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|Equal0~1                                                                                                       ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod20|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[737]~1   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod12|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[737]~1   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod15|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[737]~13  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod17|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[737]~13  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod8|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[737]~48   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod10|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[737]~48  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod1|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[737]~36   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod14|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[770]~48  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod16|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[770]~48  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod3|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[737]~36   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod24|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[770]~48  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod0|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[737]~34   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod9|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[770]~28   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod2|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[770]~40   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod22|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[803]~40  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod7|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[803]~32   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod18|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[836]~19  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod4|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[737]~48   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod6|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[737]~48   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod11|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[737]~13  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod13|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[737]~13  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod23|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[737]~13  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod25|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[737]~13  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod5|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[737]~22   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod19|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[737]~2   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod21|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[737]~2   ; 0                 ; 0       ;
; SW[2]                                                                                                                                                ;                   ;         ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod18|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_23~41          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod22|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_23~21          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod24|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_23~25          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod16|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_23~25          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod14|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_23~25          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod7|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_23~29           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod25|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_23~57          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod20|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_23~61          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod12|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_23~61          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod9|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_23~25           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod23|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_23~57          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod21|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_23~57          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod19|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_23~57          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod17|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_23~57          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod15|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_23~57          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod13|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_23~57          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod11|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_23~57          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod10|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_23~25          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod5|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_23~57           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod2|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_23~29           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod25|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_25~61          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod8|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_23~25           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod6|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_23~25           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod4|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_23~25           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod3|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_23~25           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod23|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_25~61          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod21|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_25~61          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod19|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_25~61          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod17|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_25~61          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod15|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_25~61          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod13|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_25~61          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod11|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_25~61          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod10|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_25~25          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod1|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_23~25           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod0|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_23~29           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod8|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_25~25           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod6|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_25~25           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod4|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_25~25           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod3|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_25~25           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod1|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_25~25           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod0|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_25~37           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|Equal0~0                                                                                                       ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod20|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[928]~57  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod12|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[928]~57  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod15|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[961]~41  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod17|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[961]~41  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod8|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[961]~20   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod10|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[961]~20  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod1|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[961]~10   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod14|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[928]~20  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod16|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[928]~20  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod3|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[961]~10   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod24|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[928]~20  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod0|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[961]~16   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod9|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[928]~12   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod2|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[928]~18   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod22|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[928]~15  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod7|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[928]~13   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod18|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[928]~37  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod4|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[961]~20   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod6|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[961]~20   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod11|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[961]~41  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod13|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[961]~41  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod23|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[961]~41  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod25|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[961]~41  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod5|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[928]~45   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod19|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[961]~41  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod21|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[961]~41  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod20|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[928]~114 ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod12|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[928]~114 ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod14|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[928]~66  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod16|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[928]~66  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod24|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[928]~66  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod9|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[928]~56   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod2|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[928]~56   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod22|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[928]~50  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod7|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[928]~49   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod18|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[928]~54  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod5|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[928]~102  ; 1                 ; 0       ;
; SW[3]                                                                                                                                                ;                   ;         ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod18|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_22~37          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod22|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_22~21          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod24|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_22~25          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod16|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_22~25          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod14|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_22~25          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod7|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_22~25           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod25|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_22~53          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod20|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_22~57          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod12|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_22~57          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod9|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_22~21           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod23|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_22~53          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod21|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_22~53          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod19|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_22~53          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod17|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_22~53          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod15|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_22~53          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod13|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_22~53          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod11|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_22~53          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod10|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_22~25          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod5|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_22~53           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod2|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_22~25           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod25|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_23~61          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod8|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_22~25           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod6|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_22~25           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod4|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_22~25           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod3|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_22~21           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod23|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_23~61          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod21|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_23~61          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod19|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_23~61          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod17|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_23~61          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod15|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_23~61          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod13|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_23~61          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod11|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_23~61          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod10|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_23~29          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod1|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_22~21           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod0|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_22~25           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod8|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_23~29           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod6|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_23~29           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod4|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_23~29           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod3|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_23~29           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod1|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_23~29           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod0|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_23~33           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|Equal0~0                                                                                                       ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod20|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[896]~58  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod12|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[896]~58  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod15|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[929]~43  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod17|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[929]~43  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod8|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[929]~22   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod10|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[929]~22  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod1|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[929]~12   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod14|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[896]~21  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod16|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[896]~21  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod3|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[929]~12   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod24|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[896]~21  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod0|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[929]~18   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod9|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[896]~13   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod2|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[896]~19   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod22|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[896]~16  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod7|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[896]~14   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod18|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[896]~38  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod4|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[929]~22   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod6|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[929]~22   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod11|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[929]~43  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod13|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[929]~43  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod23|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[929]~43  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod25|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[929]~43  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod5|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[896]~46   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod19|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[929]~43  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod21|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[929]~43  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod20|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[896]~116 ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod12|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[896]~116 ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod15|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[929]~100 ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod17|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[929]~100 ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod8|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[929]~66   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod10|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[929]~66  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod1|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[929]~54   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod14|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[896]~68  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod16|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[896]~68  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod3|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[929]~54   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod24|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[896]~68  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod0|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[929]~55   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod9|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[896]~58   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod2|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[896]~58   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod22|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[896]~52  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod7|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[896]~51   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod18|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[896]~56  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod4|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[929]~66   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod6|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[929]~66   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod11|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[929]~100 ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod13|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[929]~100 ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod23|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[929]~100 ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod25|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[929]~100 ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod5|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[896]~104  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod19|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[929]~100 ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod21|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[929]~100 ; 0                 ; 0       ;
; SW[4]                                                                                                                                                ;                   ;         ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod18|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_21~33          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod22|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_21~17          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod24|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_21~21          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod16|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_21~21          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod14|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_21~21          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod7|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_21~5            ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod25|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_21~49          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod20|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_21~53          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod12|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_21~53          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod9|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_21~21           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod23|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_21~49          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod21|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_21~49          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod19|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_21~49          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod17|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_21~49          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod15|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_21~49          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod13|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_21~49          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod11|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_21~49          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod10|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_21~21          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod5|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_21~49           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod2|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_21~21           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod25|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_22~57          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod8|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_21~21           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod6|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_21~21           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod4|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_21~21           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod3|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_21~21           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod23|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_22~57          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod21|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_22~57          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod19|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_22~57          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod17|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_22~57          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod15|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_22~57          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod13|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_22~57          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod11|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_22~57          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod10|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_22~29          ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod1|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_21~21           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod0|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_21~21           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod8|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_22~29           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod6|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_22~29           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod4|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_22~29           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod3|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_22~25           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod1|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_22~25           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod0|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_22~29           ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|Equal0~0                                                                                                       ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod20|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[864]~61  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod12|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[864]~61  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod15|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[897]~44  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod17|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[897]~44  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod8|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[897]~23   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod10|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[897]~23  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod1|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[897]~13   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod14|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[864]~24  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod16|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[864]~24  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod3|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[897]~13   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod24|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[864]~24  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod0|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[897]~19   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod9|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[864]~16   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod2|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[864]~22   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod22|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[864]~19  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod7|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[864]~1    ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod18|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[864]~41  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod4|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[897]~23   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod6|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[897]~23   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod11|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[897]~44  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod13|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[897]~44  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod23|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[897]~44  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod25|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[897]~44  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod5|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[864]~49   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod19|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[897]~44  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod21|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[897]~44  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod20|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[864]~118 ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod12|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[864]~118 ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod15|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[897]~102 ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod17|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[897]~102 ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod8|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[897]~68   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod10|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[897]~68  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod1|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[897]~56   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod14|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[864]~70  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod16|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[864]~70  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod3|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[897]~56   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod24|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[864]~70  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod0|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[897]~57   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod9|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[864]~60   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod2|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[864]~60   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod22|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[864]~54  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod7|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[864]~40   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod4|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[897]~68   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod6|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[897]~68   ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod11|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[897]~102 ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod13|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[897]~102 ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod23|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[897]~102 ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod25|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[897]~102 ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod5|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[864]~106  ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod19|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[897]~102 ; 0                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod21|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[897]~102 ; 0                 ; 0       ;
; SW[5]                                                                                                                                                ;                   ;         ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod18|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~25          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod22|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~13          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod24|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~21          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod18|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_21~25          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod16|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~21          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod14|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~21          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod7|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~5            ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod25|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~45          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod20|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~49          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod12|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~49          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod9|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~17           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod23|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~45          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod21|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~45          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod19|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~45          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod17|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~45          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod15|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~45          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod13|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~45          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod11|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~45          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod10|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~21          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod5|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~45           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod2|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~5            ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod25|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_21~53          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod8|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~21           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod6|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~21           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod4|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~21           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod3|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~17           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod23|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_21~53          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod21|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_21~53          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod19|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_21~53          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod17|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_21~53          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod15|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_21~53          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod13|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_21~53          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod11|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_21~53          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod10|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_21~25          ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod1|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~17           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod0|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_20~17           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod8|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_21~25           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod6|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_21~25           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod4|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_21~25           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod3|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_21~25           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod1|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_21~25           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod0|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|op_21~25           ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|Equal0~0                                                                                                       ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod20|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[832]~63  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod12|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[832]~63  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod15|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[865]~47  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod17|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[865]~47  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod8|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[865]~26   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod10|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[865]~26  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod1|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[865]~16   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod14|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[832]~26  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod16|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[832]~26  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod3|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[865]~16   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod24|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[832]~26  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod0|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[865]~22   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod9|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[832]~18   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod2|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[832]~0    ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod22|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[832]~21  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod7|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[832]~3    ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod18|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[832]~27  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod4|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[865]~26   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod6|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[865]~26   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod11|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[865]~47  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod13|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[865]~47  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod23|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[865]~47  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod25|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[865]~47  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod5|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[832]~51   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod19|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[865]~47  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod21|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[865]~47  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod20|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[832]~121 ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod12|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[832]~121 ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod15|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[865]~104 ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod17|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[865]~104 ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod8|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[865]~70   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod10|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[865]~70  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod1|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[865]~58   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod14|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[832]~73  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod16|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[832]~73  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod3|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[865]~58   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod24|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[832]~73  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod0|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[865]~59   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod9|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[832]~63   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod2|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[832]~50   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod22|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[832]~57  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod7|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[832]~43   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod4|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[865]~70   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod6|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[865]~70   ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod11|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[865]~104 ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod13|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[865]~104 ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod23|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[865]~104 ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod25|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[865]~104 ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod5|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[832]~109  ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod19|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[865]~104 ; 1                 ; 0       ;
;      - PND_TrialDivision:primeTester1|lpm_divide:Mod21|lpm_divide_uio:auto_generated|abs_divider_4dg:divider|alt_u_div_o2f:divider|StageOut[865]~104 ; 1                 ; 0       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------+
; Routing Usage Summary                                  ;
+------------------------------+-------------------------+
; Routing Resource Type        ; Usage                   ;
+------------------------------+-------------------------+
; Block interconnects          ; 8,034 / 140,056 ( 6 % ) ;
; C12 interconnects            ; 32 / 6,048 ( < 1 % )    ;
; C2 interconnects             ; 1,740 / 54,648 ( 3 % )  ;
; C4 interconnects             ; 660 / 25,920 ( 3 % )    ;
; DQS bus muxes                ; 0 / 17 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )          ;
; Direct links                 ; 1,530 / 140,056 ( 1 % ) ;
; Global clocks                ; 0 / 16 ( 0 % )          ;
; Local interconnects          ; 1,355 / 36,960 ( 4 % )  ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14 interconnects            ; 42 / 5,984 ( < 1 % )    ;
; R14/C12 interconnect drivers ; 38 / 9,504 ( < 1 % )    ;
; R3 interconnects             ; 2,633 / 60,192 ( 4 % )  ;
; R6 interconnects             ; 3,383 / 127,072 ( 3 % ) ;
; Spine clocks                 ; 0 / 120 ( 0 % )         ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )       ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 7     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 186       ; 0            ; 186       ; 0            ; 0            ; 186       ; 186       ; 0            ; 186       ; 186       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 77           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 186          ; 0         ; 186          ; 186          ; 0         ; 0         ; 186          ; 0         ; 0         ; 186          ; 186          ; 186          ; 186          ; 186          ; 186          ; 186          ; 186          ; 186          ; 186          ; 109          ; 186          ; 186          ; 186          ; 186          ; 186          ; 186          ; 186          ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK2_50          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK3_50          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK4_50          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RESET_N            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CKE           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CS_N          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_LDQM          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_UDQM          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_WE_N          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_CLK             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_HS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_VS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[8]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[9]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[10]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[11]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[12]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[13]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[14]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[15]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[16]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[17]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[18]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[19]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[20]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[21]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[22]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[23]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[24]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[25]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[26]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[27]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[28]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[29]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[30]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[31]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[32]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[33]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[34]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_0[35]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[8]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[9]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[10]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[11]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[12]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[13]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[14]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO_1[15]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_CLK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_CLK2           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_DAT            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_DAT2           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_CMD             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_DATA[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_DATA[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_DATA[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SD_DATA[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Active Serial x1            ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 5CEBA4F23C7 for design "PND_top"
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Critical Warning (11114): Active serial configuration mode is selected with the INIT_DONE pin disabled. Depending on the configuration setup and board design, the INIT_DONE pin may need to be enabled in the design. For more information, refer to the Intel FPGA Knowledge Database solution number rd05092012_239
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (184020): Starting Fitter periphery placement operations
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "GPIO_1[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[35]" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:08
Critical Warning (332012): Synopsys Design Constraints File file not found: 'PND_top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Warning (332068): No clocks defined in design.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332128): Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info (332127): Assuming a default timing requirement
Info (332159): No clocks to report
Warning (332068): No clocks defined in design.
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:33
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:07
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 11% of the available device resources in the region that extends from location X33_Y0 to location X43_Y10
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (11888): Total time spent on timing analysis during the Fitter is 0.83 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:24
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 77 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin DRAM_DQ[0] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 40
    Info (169065): Pin DRAM_DQ[1] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 40
    Info (169065): Pin DRAM_DQ[2] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 40
    Info (169065): Pin DRAM_DQ[3] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 40
    Info (169065): Pin DRAM_DQ[4] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 40
    Info (169065): Pin DRAM_DQ[5] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 40
    Info (169065): Pin DRAM_DQ[6] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 40
    Info (169065): Pin DRAM_DQ[7] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 40
    Info (169065): Pin DRAM_DQ[8] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 40
    Info (169065): Pin DRAM_DQ[9] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 40
    Info (169065): Pin DRAM_DQ[10] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 40
    Info (169065): Pin DRAM_DQ[11] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 40
    Info (169065): Pin DRAM_DQ[12] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 40
    Info (169065): Pin DRAM_DQ[13] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 40
    Info (169065): Pin DRAM_DQ[14] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 40
    Info (169065): Pin DRAM_DQ[15] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 40
    Info (169065): Pin GPIO_0[0] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 47
    Info (169065): Pin GPIO_0[1] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 47
    Info (169065): Pin GPIO_0[2] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 47
    Info (169065): Pin GPIO_0[3] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 47
    Info (169065): Pin GPIO_0[4] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 47
    Info (169065): Pin GPIO_0[5] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 47
    Info (169065): Pin GPIO_0[6] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 47
    Info (169065): Pin GPIO_0[7] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 47
    Info (169065): Pin GPIO_0[8] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 47
    Info (169065): Pin GPIO_0[9] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 47
    Info (169065): Pin GPIO_0[10] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 47
    Info (169065): Pin GPIO_0[11] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 47
    Info (169065): Pin GPIO_0[12] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 47
    Info (169065): Pin GPIO_0[13] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 47
    Info (169065): Pin GPIO_0[14] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 47
    Info (169065): Pin GPIO_0[15] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 47
    Info (169065): Pin GPIO_0[16] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 47
    Info (169065): Pin GPIO_0[17] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 47
    Info (169065): Pin GPIO_0[18] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 47
    Info (169065): Pin GPIO_0[19] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 47
    Info (169065): Pin GPIO_0[20] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 47
    Info (169065): Pin GPIO_0[21] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 47
    Info (169065): Pin GPIO_0[22] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 47
    Info (169065): Pin GPIO_0[23] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 47
    Info (169065): Pin GPIO_0[24] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 47
    Info (169065): Pin GPIO_0[25] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 47
    Info (169065): Pin GPIO_0[26] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 47
    Info (169065): Pin GPIO_0[27] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 47
    Info (169065): Pin GPIO_0[28] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 47
    Info (169065): Pin GPIO_0[29] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 47
    Info (169065): Pin GPIO_0[30] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 47
    Info (169065): Pin GPIO_0[31] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 47
    Info (169065): Pin GPIO_0[32] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 47
    Info (169065): Pin GPIO_0[33] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 47
    Info (169065): Pin GPIO_0[34] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 47
    Info (169065): Pin GPIO_0[35] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 47
    Info (169065): Pin GPIO_1[0] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 48
    Info (169065): Pin GPIO_1[1] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 48
    Info (169065): Pin GPIO_1[2] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 48
    Info (169065): Pin GPIO_1[3] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 48
    Info (169065): Pin GPIO_1[4] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 48
    Info (169065): Pin GPIO_1[5] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 48
    Info (169065): Pin GPIO_1[6] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 48
    Info (169065): Pin GPIO_1[7] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 48
    Info (169065): Pin GPIO_1[8] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 48
    Info (169065): Pin GPIO_1[9] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 48
    Info (169065): Pin GPIO_1[10] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 48
    Info (169065): Pin GPIO_1[11] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 48
    Info (169065): Pin GPIO_1[12] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 48
    Info (169065): Pin GPIO_1[13] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 48
    Info (169065): Pin GPIO_1[14] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 48
    Info (169065): Pin GPIO_1[15] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 48
    Info (169065): Pin PS2_CLK has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 51
    Info (169065): Pin PS2_CLK2 has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 52
    Info (169065): Pin PS2_DAT has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 53
    Info (169065): Pin PS2_DAT2 has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 54
    Info (169065): Pin SD_CMD has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 58
    Info (169065): Pin SD_DATA[0] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 59
    Info (169065): Pin SD_DATA[1] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 59
    Info (169065): Pin SD_DATA[2] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 59
    Info (169065): Pin SD_DATA[3] has a permanently disabled output enable File: D:/Quartus Projects/Prime_Number_Detection/PND_top.vhd Line: 59
Info (144001): Generated suppressed messages file D:/Quartus Projects/Prime_Number_Detection/output_files/PND_top.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 30 warnings
    Info: Peak virtual memory: 1893 megabytes
    Info: Processing ended: Sat Oct 21 17:57:15 2017
    Info: Elapsed time: 00:02:23
    Info: Total CPU time (on all processors): 00:04:22


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Quartus Projects/Prime_Number_Detection/output_files/PND_top.fit.smsg.


