-- phpMyAdmin SQL Dump
-- version 5.0.2
-- https://www.phpmyadmin.net/
--
-- Host: 127.0.0.1
-- Generation Time: Apr 13, 2022 at 10:30 AM
-- Server version: 10.4.14-MariaDB
-- PHP Version: 7.2.33

SET SQL_MODE = "NO_AUTO_VALUE_ON_ZERO";
START TRANSACTION;
SET time_zone = "+00:00";


/*!40101 SET @OLD_CHARACTER_SET_CLIENT=@@CHARACTER_SET_CLIENT */;
/*!40101 SET @OLD_CHARACTER_SET_RESULTS=@@CHARACTER_SET_RESULTS */;
/*!40101 SET @OLD_COLLATION_CONNECTION=@@COLLATION_CONNECTION */;
/*!40101 SET NAMES utf8mb4 */;

--
-- Database: `websitelab`
--

-- --------------------------------------------------------

--
-- Table structure for table `plagiator_postmodel`
--

CREATE TABLE `plagiator_postmodel` (
  `id` int(11) NOT NULL,
  `nim` varchar(100) NOT NULL,
  `isi_laprak` longtext NOT NULL,
  `nama` varchar(100) NOT NULL,
  `unit` varchar(100) NOT NULL
) ENGINE=InnoDB DEFAULT CHARSET=utf8mb4;

--
-- Dumping data for table `plagiator_postmodel`
--

INSERT INTO `plagiator_postmodel` (`id`, `nim`, `isi_laprak`, `nama`, `unit`) VALUES
(375, '3332210045', 'Pada percobaan ini, kita mengetahui bahwa ada multivibrator astabil dan\r\nbistabil. Multivibrator astabil memiliki dua keadaan tapi tidak ada\r\nkestabilan diantara salah satu, bisa dibilang bahwa multivibrator akan\r\nberada disalah satu keadaan selama sesaat kemudian akan berpindah.\r\nSedangkan multivibrator bistabil merupakan sebuah rangkaian yang\r\nmemiliki dua buah inputan yang stabil. Pada rangkaian multivibrator\r\nbistabil ini akan bisa berada pada salah satu keadaan selama berapa lama\r\napabila pulsa pemicunya tidak diterapkan, apabila pulsa pemicu diterapkan\r\nmaka multivibrator akan berpindah ke keadaan yang lain secara stabil\r\nhingga pulsa pemicu diterapkan kembali.\r\n3.2.2 Flip-flop\r\nPada percobaan flip flop ini yang kita coba pertama adalah RS flip\r\nflop dengan data sebagai berikut:\r\nTabel 3.2. RS Flip-Flop dengan Gerbang NAND\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 0 1\r\n1 0 0 1\r\n\r\nSetelah kita mendapatkannya kita bisa melihat bahwa pada RS flip-flop\r\nini terdapat sebuah forbidden, forbidden yang dimaksud adalah aoabila\r\ninputannya 0 0 maka rangkaian tersebut akan mengalami forbidden. Hal\r\ntersebut bisa terjadi dikarenakan memori atau latch dari kedua inputan\r\nmemiliki nilai yang sama\r\nSetelah kita mendapatkan data dan analisis dari RS flip-flop, berikut\r\nini adalah data dari\r\n\r\n10\r\n\r\nTabel 3.3. JK Master Slave Flip-Flop\r\nJ K C1 Q Q̅ Kondisi\r\n1 0 1 0 SET\r\n1 1 0 1 TOGGLE\r\n1 0 1 0 SET\r\n0 0 1 0 MEMORI\r\n0 1 0 1 RESET\r\n0 0 0 1\r\n1 0 1 0 SET\r\n1 1 0 1 TGGLE\r\n1 0 1 0 SET\r\n0 0 1 0\r\n0 1 0 1 RESET\r\n\r\nPada percobaan JK flip flop ini kita mengetahui bahwa JK flip-flop ini\r\nadalah sebuah pengembangan dari RS flip-flop. Pada JK fli-flop ini kita\r\ntidak menemukan adanya forbidden sehingga JK flip-flop ini lebih baik\r\ndaripada RS flip-flop\r\nKemudian setelah kita melihat data dari JK flip flop kita kemudian\r\nmelihat data dari D flip flop\r\n\r\nTabel 3.4. D Flip-Flop\r\n\r\nS R I/O C1 Q Q̅\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n\r\n11\r\n\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n\r\nKemudian kita membahas mengenai tentang D flip flop. D flip-flop ini\r\nadalah flip-flop yang dibangun menggunakan flip-flop RS. Tetapi pada\r\nD flip-flop ini pada inputan awal R diberikan gerbang NOT. Maka pada\r\nflip-flop ini akan memberikan keadaan yang berbeda kenapa inputan RS\r\ndengan demikian hanya terdapat 2 keadaan “SET” dan “RESET” S=0\r\ndan R=1 atau S=1 dan R=0\r\nYang terakhir kita bahas adalah T flip-flop dengan data sebagai\r\nberikut:\r\n\r\nTabel 3.5. T Flip-Flop\r\n\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nPada percobaan T flip-flop ini kita mengetahui bahwa T flip-flop ini\r\ndibentuk menggunakan flip-flop JK. Kedua dari inputan JK tersebut\r\ndijadikan satu sehingga diperoleh flip-flop yang memiliki sifat\r\nmembalik output sebelumnya jika outputan tinggi dan jika outputan\r\nrendah akan memiliki nilai tetep\r\n\r\n12\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nSetelah kita melakukan beberapa percobaan kita bisa mendaptkan kesimpulan\r\nsebagai berikut,\r\n1. Flip-flop memiliki banyak jenis, yaitu fli-flop RS, flip-flop JK, D flip-flop,\r\ndan T flip-flop.\r\n2. Pada JK flip flop tidak adanya kondisi terlarang atau bisa diartikan bahwa\r\napabila diberi inputan berapapun salakan terdapat clock maka akan terjadi\r\n\r\nsebuah perubahan pada outputnya. Jika RS flip-flop adalah dasar dari flip-\r\nflop yang ada, pada RS flip-flop ada RS yaitu “RESET” dan “SET”. D flip-\r\nflop adalah salah satu flip-flop yang dibentuk dari RS flip-flop. Perbedaanya\r\n\r\nadalah di innputan R, jika di D flip-flop input R diberi Gerbang NOT. Jika\r\nT flip-flop adalah flip-flop yang dibentuk dari JK flip-flop, dimana dua\r\ninputannya dijadikan satu sehinnga memiliki sifat membalik input apabila\r\ninputan tinggi dan akan tetep apabila inputan rendah\r\n3. Pada percobaan ini kita mempelajari multivibrator astabil dan bistabil.\r\nMultivibrator astabil memiliki dua keadaan tetpi tidak stabil sedangan\r\nmultivibrator bistabil memiliki 2 buah keadaan yang stabil yang berubah\r\napabila pulsa pemicu diterapkan', 'KHOIRUN NUFAIL RAMADHAN', 'UNIT 1'),
(376, '3332210019', 'Gambar diatas merupakan hasil dari percobaan multivibrator astabil,\r\nMultivibrator Astabil sendiri adalah suatu rangkaian logika sekuensial yang\r\nakan menghasilkan signal berbentuk segiempat, dan setelah mendapatkan\r\nsignal berbentuk segiempat dapat dihitung amplitudo dan perioda sinyal nya\r\ndengan cara sebagai berikut:\r\nDik: t/div = 20 ms = 0,02s\r\n1 gel = 2 kotak\r\nt = 2 × 0,002 = 0,04 s\r\nn = 16\r\nT = t\r\nn\r\n=\r\n0,004\r\n16\r\n= 0,0025s\r\nA = 1,7 × 2V = 3,4 V\r\nSehinga dari hasil perhitunggan yang telah dilakukan didapatkan nilai\r\namplitude nya yaitu 3,4 V dan nilai dari priode gelombang tersebut adalah\r\n0,0025s\r\n2. Analisis Multivibrator Bistabil\r\nBerikut ini merupakan tabel percobaan Multivibrator Bistabil :\r\nC1 Q Q\r\n1 0\r\n0 1\r\n\r\n1 0\r\n0 1\r\n\r\nMultivibrator Bistabil adalah Multivibrator yang outputan yang dihasilkan\r\nterdiri dari dua keadaan yang stabil. Pada rangkaian Multivibrator Bistabil\r\nini Ketika diberikan pulsa (clock) maka akan beralih dari keadaan yang\r\nstabil ke keadaan yang lainnya, yang berarti satu keadaan yang stabil dapat\r\nakan tetap bertahan sampai diberikannya pulsa (clock), seperti pada hasil\r\npercobaan pada tabel diatas pada saat output yang dihasilkan yaitu 1 dan 0\r\nsetelah diberi pulsa (clock) maka output yang hasilnya 1dan 0 akan berubah\r\nmenjadi 0 dan satu begitujuga seterus nya Ketika diberi clock, Multivibrator\r\nBistabil juga dapat disebut rangkaian flip-flop karna dapat dilihat dari hasil\r\npercobaan Ketika diberikan pulsa maka output akan berubah dan setelah\r\ndiberikan pulsa Kembali maka outputnya akan berubah Kembali kebantuk\r\nsemula.\r\n\r\n3. Analisis RS Flip-Flop dengan Gerbang NAND\r\nBerikut ini adalah tabel kebenaran dari percobaan RS Flip-Flop dengan\r\nGerbang NAND :\r\n\r\nR S Q Q kondisi\r\n0 1 1 0 Reset\r\n0 0 1 1 Terlarang\r\n1 1 1 0 Lest\r\n1 0 0 1 Set\r\n\r\nR dan S pada RS flip-flop berarti Reset dan Set, pada rangkaina RS flip-flop\r\nterdapat 4 kondisi yaitu kondisi Reset, kondisi Set, kondisi terlarang dan\r\n\r\nkondisi lest atau memori, kondisi Reset pada tabel kebenaran diatas yaitu\r\npada kondisi 0 dan 1 sedangkan kondisi Reset yaitu pada saat 1 dan 0 pada\r\nkondisi ini nilai output yang dihasilkan merupakan kebalikan dari nilai input\r\nR dan S nya Ketika R dan S nya 0 dan 1 maka output atau kondisi Reset nya\r\nadalah 1 dan 0 sedangkan untuk kondisi terlarang sendiri merupakan kondisi\r\nyang dimana kondisi tersebut tidak sesuai, seperti pada tabel kebenran yang\r\ntermasuk dalam kondisi terlarang yaitu pada saat R dan S nya itu 0 dan 0\r\ndan untuk kondisi lest atau memori yaitu kondisi yang dimana hasil\r\noutputnya akan mengambil hasil sebelumnya atau sama dengan hasil\r\nsebelum nya pada tebel kebenaran yang merupakan kondisi last adalah 1\r\ndan 1 yang dimana hasil otpunya menyimpan atau mengambil dari hasil\r\nkondisi Reset dikarnakan kondidsi sebelum nya merupakan kondisi\r\nterlarang sehingga output dari kondisi lest adalah 1 dan 0.\r\n\r\n4. Analisis RS Flip-Flop dengan Gerbang NOR\r\nBerikut ini merupakan tabel kebenaran dari percobaan RS Flip-Flop dengan\r\nGerbang NOR:\r\n\r\nR S Q Q kondisi\r\n0 1 1 0 Reset\r\n0 0 1 0 Lest\r\n1 1 0 0 Terlarang\r\n1 0 0 1 Set\r\n\r\nPada rangkaian RS Flip-Flop dengan Gerbang NOR hampir sama dengan\r\nRS Flip-Flop dengan Gerbang NAND pada rangkaian ini juga terdapat 4\r\n\r\nkondisi yaitu Reset, Set, Lest dan kondisi terlarang, pada rangkaian RS Flip-\r\nFlop dengan Gerbang NOR untuk kondisi Reset dan Set yaitu pada saat 0\r\n\r\ndan 1 serta 1 dan 0 sama saja seperti rangkaian RS Flip-Flop dengan\r\nGerbang NAND yang membedakan adalah padasaat kondisi terlarang dan\r\nkondisi Lest, untuk kondisi terlarang pada rangkaian ini yaitu pada saat 1\r\ndan 1 sedangkan untuk kondisi Lest yaitu padasaat 0 dan 0 yang dimana\r\npadasaat 0 dan 0 hasil outputannya menyimpan atau mengambil dari hasil\r\noutputan kondisi sebelum nya sehingga hasil outputan nya yaitu 1 dan 0.\r\n\r\n5. Analisis JK Master Slave Flip-Flop\r\nBerikut ini merupakan tabel kebenaran dari percobaan JK Master Slave\r\nFlip-Flop :\r\n\r\nJ\r\nK\r\nC1 Q Q Kondisi\r\n\r\n1 0 1 0 NC\r\n1 1 0 1 Toggel\r\n1 0 1 0 NC\r\n0 0 1 0 Lest\r\n0 1 0 1 NC\r\n0 0 0 1 Lest\r\n1 0 1 0 NC\r\n1 1 0 1 Toggel\r\n1 0 1 0 NC\r\n0 0 1 0 Lest\r\n0 1 0 1 NC\r\n\r\nJK Master Slave Flip-Flop pada dasarnya adalah merupakan gabungan dari dua\r\nrangkaian RS Flip-Flop, pada rangkaian ini terdapat 3 kondisi yaitu kondisi\r\nLest, kondisi Toggel dan kondisi no change, pada rangkaian ini dapat dilihat\r\npada tabel yang termasuk rangkaian Lest yaitu padasaat kondisi 0 dan 0,\r\nyang dimana hasil otputnya menyimpan atau mengambil dari hasil sebelum\r\nnya sehingga hasil daril Last 0 dan 0 adalah 1 dan 0 mengambil atau\r\nmenyimpan dari output sebelum nya, pada kondisi toggel yaitu kondisi yang\r\ndimana kondisi tersebut mengubah hasil output sebelum nya, yaitu pada\r\nkondisi 1 dan 1 yang dimana hasil dari outputnya akan membalik dari hasil\r\noutput sebelumnya sehingga hasil dari outputnya yaitu 1 dan 0, untuk NC\r\n(No Change) adalah kondisi dimana nilai input dan outputnya tidak berubah\r\nsama sekali sehingga NC yaitu pada kondisi 0 dan 1 dengan 1 dan 0 karan\r\ndapat dilihat pada tabel kebenaran nilai J dan K yang diinputkan akan sama\r\ndengan nilai dari outputan nya.\r\n\r\n6. Analisis D Flip-Flop\r\nBerikut ini merupakan tabel kebenaran dari percobaan D Flip-Flop:\r\n\r\nS\r\nR\r\nI/O C1 Q Q\r\n\r\n1\r\n0\r\nX 0 1\r\n\r\n0\r\n1\r\nX 1 0\r\n\r\n1\r\n1\r\n1 1 0\r\n\r\n1\r\n1\r\n1 1 0\r\n\r\n1\r\n1\r\n0 0 1\r\n\r\n1\r\n1\r\n0 0 1\r\n\r\n1\r\n1\r\n1 1 0\r\n\r\n1\r\n1\r\n0 0 1\r\n\r\nD Flip-Flop adalah rangkaian yang terdiri dari tiga inputan yaitu R,S dan\r\nI/O. pada rangkaian D Flip-Flop output yang dihasilkan dipengaruhi dengan\r\ninputan I/O nya, dapat dilihat pada tabel kebenraan pada saat R dan S nya 1\r\ndan 1 dan dinpukan I/O nya yaitu 1 maka hasil outputanya yaitu 1 dan 0\r\nsedangkan Ketika inputan I/O nya adalah 0 maka hasil dari output nya yaitu\r\n\r\n0 dan 1 maka inputan I/O mempengaruhi hasil dari output rangkaian D Flip-\r\nFlop tetapi ketika kondisi R dan S nya 0 dan 1 serta 1 dan 0 hasil ouputnya\r\n\r\nmerupakan kebalikan dari hasil input R dan S nya sehingga hasil nya yaitu\r\n1 dan 0 serta 0 dan 1.\r\n\r\n7. Analisi T Flip-Flop\r\nBerikut ini merupakan tabel kebenaran dari percobaan T Flip-Flop\r\n\r\nC1 Q Q\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nT Flip-Flop atau Toggel Flip-Flop, seperti sebelum nya toggle merupakan\r\nkondisi yang dimana kondisi tersebut mengubah hasil output sebelum\r\n\r\nseperti pada tabel kebenaran nilai output pada rangkaian T Flip-Flop akan\r\nberubah Ketika diberi clock sehingga pada saat outputnya 0 dan 1 maka\r\nsetelah di clock nilai outputnya akan berubah menjadi 1 dan 0 perubahan\r\nyang terjadi akan tetap seperti itu Ketika diberi clock.\r\n\r\nBAB IV\r\nKESIMPULAN\r\n\r\n4.1 Kesimpulan\r\nDari percobaan yang telah dilakukan mengenai rangkaian flip-flop dapat\r\nditarik kesimpulan sebagi berikut :\r\n1. Flip-flop merupakan suatau rangkaian elektronika yang terdiri dari\r\ndua kondisi stabil, flip-flop juga memiliki berbagai jenis, Jenis –\r\njenis flip – flop terdiri dari 4 yaitu RS Flip-Flop, JK Flip-Flop, D\r\nFlip-Flop dan T Flip-Flop\r\n2. Setiap jenis flip-flop memiliki cara kerja dan sifat yang berbeda\r\nbeda berikut ini merupakan cara kerja dari setiap jenis flip-flop:\r\n• RS Flip-Flop ini adalah dasar dari semua Flip-flop yang\r\nmemiliki 2 gerbang inputan / masukan yaitu R dan S. R artinya\r\n“RESET” dan S artinya “SET”. Flip-flop yang satu ini\r\nmempunyai 2 keluaran / outputyaitu Q dan Q`,Bila S diberi\r\nlogika 1 dan R diberi logika 0, maka output Q akan berada pada\r\nlogika 0 dan Q not pada logika 1. Bila R diberi logika 1 dan S\r\ndiberi logika 0 maka keadaan output akan berubah menjadi Q\r\nberada pada logik 1 dan Q not pada logika 0. Sifat paling penting\r\ndari Flip-Flop adalah bahwa sistem ini dapat menempati salah\r\nsatu dari dua keadaan stabil yaitu stabil I diperoleh saat Q =1 dan\r\nQ not = 0, stabil ke II diperoleh saat Q=0 dan Q not [4].\r\n• JK Flip-Flop, Kelebihan JK Flip-flop adalah tidak adanya\r\nkondisi terlarang atau yang berarti di beri berapapun inputan\r\nasalkan terdapat clock maka akan terjadi perubahan pada\r\nkeluarannya / outputnya. berikut adalah symbol dan tabel\r\nkebenaran dari JK Flip-Flop [4].', 'TUBAGUS LINGGA QOLBUWASI', 'UNIT 1'),
(377, '3332200089', 'Pada percobaan gelombang di atas tidak menstabilkan keadaan stabil multi-vibrator, dapat\r\ndilihat bahwa hanya gelombang pengulangan yang ditampilkan pada tegangan maksimum yang\r\ndihasilkan oleh 2 volt. Pada resistor 1K ohm dan resistor 10k ohm, gelombang kurang dari 10k\r\nohm, sehingga muncul dalam bentuk frekuensi untuk terhubung ketika poros ohm 1k sempit.\r\n.\r\n3.2.2 Multivibrator Bistabil\r\n\r\nTabel 4.7. Multivibrator Bistabil\r\nC1 Q Q’\r\n∏ 0 1\r\n∏ 1 0\r\n∏ 0 1\r\n∏ 1 0\r\n\r\nPada percobaan Multivibrator bistabil pada dasarnya berperilaku sama dengan flip-\r\nflop T, jadi hanya clocknya yang diperiksa. Jika Q adalah 1, gelombang Q stabil di puncak\r\n\r\ndan jika Q adalah 0, gelombang Q stabil pada nilai rendah. Q` adalah kebalikan dari\r\ngelombang Q .\r\n\r\n3.2.3 RS Flip-Flop dengan Gerbang NAND\r\nTabel 3.1. RS Flip - Flop\r\n\r\nR S Q Q’ Kondisi\r\n0 1 1 0 Set\r\n0 0 1 1 Terlarang\r\n1 1 NC NC Memori\r\n1 0 0 1 Reset\r\nPada tabel di atas dapat dijelaskan bahwa R adalah reset dan S adalah set. Oleh\r\nkarena itu, jika R adalah 1 dan S adalah 0, maka Q adalah output yang ditetapkan dan Q`\r\n\r\nadalah output reset. Cara kerja flip-flop RS dengan gerbang NAND adalah dengan\r\nmengubah variabel R menjadi NOT, menggabungkannya dengan Q, dan kemudian\r\nmenggabungkan Q dengan variabel S. Demikian pula, menentukan variabel S\r\nmenghasilkan Q` yang bekerja dengan variabel R. Jadi, dari dua kondisi di atas dimana\r\ntidak ada clock untuk mengatur perubahan input ketika ada kondisi di memori, jika R dan\r\nS adalah 1, kondisinya adalah: Outputnya bisa 1 atau 0, jadi tambahkan ke memori atau\r\nikuti output Q dan Q sebelumnya. Sementara itu, jika kedua input adalah 0, setup dan reset\r\naktif, maka dihasilkan kondisi larangan dan kondisi tidak valid.\r\n\r\n.\r\n3.2.4 RS Flip-Flop dengan Gerbang NOR\r\nTabel 3.2. RS Flip - Flop\r\n\r\nR S Q Q’\r\n0 1 1 0\r\n0 0 NC NC\r\n1 1 0 0\r\n1 0 0 1\r\n\r\nPada tabel di atas, metode operasi setting dan reset pada dasarnya sama, tetapi pada\r\nflip-flop RS ini, metode operasinya menggunakan gerbang NOR, sehingga kondisi terlarang\r\ndan penentuan input memori berlawanan dengan gerbang NAND.\r\n\r\n3.2.5 JK Master Slave Flip-Flop\r\n\r\nTabel 3.3. JK Master Slave Flip - Flop\r\nJ K C1 Q1 Q1’ Kondisi\r\n1 1 ∏ 0 1\r\n1 1 ∏ 1 0 Toogle\r\n1 1 ∏ 0 1\r\n0 0 ∏ 0 1\r\n0 0 ∏ 0 1 Memori\r\n0 0 ∏ 0 1\r\n1 0 ∏ 1 0\r\n\r\nSet\r\n\r\n1 0 ∏ 1 0\r\n0 1 ∏ 0 1\r\n\r\nReset\r\n\r\n0 1 ∏ 0 1\r\nDari tabel di atas, kita dapat menyimpulkan bahwa flip-flop JK berperilaku sama\r\ndengan flip-flop RS, tetapi perbedaannya adalah clock untuk mencegah terjadinya kondisi\r\nterlarang dan menjadi kondisi toogle.\r\n\r\n3.2.6 D Flip-Flop\r\n\r\nTabel 3.4. D Flip – Flop\r\nS R I/O C1 Q Q’\r\n1 0 X ∏ 0 1\r\n0 1 X ∏ 1 0\r\n1 1 1 ∏\r\n\r\n1 0\r\n1 1 1 ∏ 1 0\r\n1 1 0 ∏ 0 1\r\n1 1 0 ∏ 0 1\r\n1 1 1 ∏ 1 0\r\n1 1 0 ∏ 0 1\r\nDari tabel di atas, kita dapat menyimpulkan bahwa D flip-flop merupakan evolusi\r\ndari RS flip-flop dengan menggabungkan beberapa RS flip-flop dengan cara meningkatkan\r\nclock dan D atau I/O. Jika nilai R dan S adalah 1 dan 0, output akan menjadi 0 dan 1 terlepas\r\ndari nilai D, dan jika R dan S adalah 0 dan 1, nilai D akan menjadi 1 dan 0 terlepas dari\r\ninput / keluaran. RS adalah 1 dan nilai D adalah 1 dan 0. Hasilnya diperiksa dengan melihat\r\nnilai D. Jika D bernilai 1 maka keluarannya adalah 1 dan 0, dan jika D bernilai 0 maka\r\nkeluarannya adalah 0 dan 1.\r\n\r\n3.2.7 T Flip – Flop\r\n\r\nTabel 3.5. T Flip – Flop\r\nC1 Q Q’\r\n∏ 0 1\r\n∏ 1 0\r\n∏ 0 1\r\n∏ 1 0\r\n\r\nPada tabel di atas, flip-flop T pada dasarnya merupakan evolusi dari flip-flop JK,\r\ndan jika input J dan K dihubungkan menjadi satu, satu-satunya masalah adalah clocknya,\r\ndan input J dan K tidak memengaruhi rangkaian. Oleh karena itu, ketika clock ditekan,\r\noutput beralih antara 0 dan 1 atau 1 dan 0.\r\n\r\nBAB IV PENUTUP\r\n\r\n4.1 Kesimpulan\r\nPada percobaan flip-flop ini dapat ditarik kesimpulan seperti berikut\r\n1. Flip-flop dapat dibagi dalam beberapa jenis umum yaitu SR (\"set-reset\"), D (\"data\" atau\r\n\"delay\"), T (\"toggle\"), dan jenis JK semua jenis tersebut merupakan pengembangan dari SR\r\nflip-flop.\r\n2. Sifat dan kegunaan masing-masing flip-flop yaitu untuk menyimpan memori.\r\n3. Terdapat multivibrator astabil yang dimana keadaannya tidak stabil sehingga keadannya\r\nselalu berubah dan multivibrator bistabil yang dimana dua keadaannya stabil sehingga\r\ngelombangnya biasa diatur dan ada juga multivibrator monostabil yang dimana keadaannya\r\nhanya satu saja yang stabil,', 'Muhammad Grahito Ramadhan', 'UNIT 1'),
(378, '3332210040', 'Berikut merupakan hasil yang telah diperoleh dari percobaan\r\nmultivibrator bistabil.\r\n\r\nTabel 3.1 Multivibrator Bistabil\r\nC1 Q Q̅\r\n1 0\r\n0 1\r\n1 0\r\n0 1\r\n\r\nBerdasarkan tabel 3.1, diperoleh kesimpulan bahwa nilai dari Q dan Q’\r\nselalu berbeda, yang mana jika Q-nya bernilai 0 maka Q’-nya bernilai 1, begitu\r\njuga sebaliknya\r\n\r\n11\r\n\r\n3.2.2 RS Flip-flop dengan gerbang NAND\r\nBerikut merupakan hasil yang telah diperoleh dari percobaan RS flip-flop\r\ndengan gerbang NAND.\r\n\r\nTabel 3.2. RS Flip-Flop dengan Gerbang NAND\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 0 1\r\n1 0 0 1\r\nBerdasarkan tabel 3.2, bahwa ketika R-nya 0 dan S-nya 1, maka diperoleh\r\nQ = 1, dan Q̅= 0, ini disebut kondisi Set. Jika R dan S-nya sama-sama 0, maka\r\nQ dan Q̅sama-sama bernilai 1 atau disebut kondisi terlarang. Namun jika R dan\r\nS-nya sama bernilai 1, maka akan terjadi kondisi memori. Dan jika R-nya 1 dan\r\nS-nya 0, maka akan didapat kondisi Reset yang menghasilkan Q = 0 dan Q̅= 1.\r\n\r\n3.2.3 RS Flip-flop dengan gerbang NOR\r\nBerikut merupakan hasil yang telah diperoleh dari percobaan RS flip-flop\r\ndengan gerbang NOR.\r\n\r\nTabel 3.3. RS Flip-Flop dengan Gerbang NOR\r\n\r\nBerdasarkan tabel 3.3, diketahui jika R-nya 0 dan S-nya 1 maka Q = 1 dan\r\nQ̅= 0 yang mana ini bernama kondisi Set. Jika R dan S-nya sama-sama bernilai\r\n0, maka didapatkan Q = 1 dan Q̅= 0 yaitu kondisi memori. Namun jika R dan\r\nS-nya sama-sama bernilai 1, maka didapatkan kondisi terlarang yang mana Q\r\ndan Q̅bernilai 0. Terakhir jika R-nya 1 dan S-nya 0 maka akan mendapat Q =\r\n0 dan Q̅= 1 yang disebut kondisi Reset.\r\n\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 0\r\n1 1 0 0\r\n1 0 0 1\r\n\r\n12\r\n\r\n3.2.4 JK Master Slave Flip – Flop\r\nBerikut merupakan hasil yang telah diperoleh dari percobaan JK Master\r\nSlave Flip-flop.\r\n\r\nTabel 3.4 JK Master Slave Flip-Flop\r\n\r\nJ K C1 Q Q̅ Kondisi\r\n1 0 1 0 Set\r\n1 1 0 1 Toggle\r\n1 0 1 0 Set\r\n0 0 1 0 Memori\r\n0 1 0 1 Reset\r\n0 0 0 1 Memori\r\n1 0 1 0 Set\r\n1 1 1 0 Toggle\r\n1 0 1 0 Set\r\n0 0 1 0 Memori\r\n0 1 0 1 Reset\r\nBerdasarkan tabel 3.4, diperoleh disimpulkan jika J dan K-nya bernilai 0,\r\n\r\nmaka kondisinya mengambil output sebelumnya. Namun jika J dan K sama-\r\nsama bernilai 1 maka, kondisinya Toggle dari clock.\r\n\r\n3.2.5 D Flip-flop\r\n\r\nBerikut merupakan hasil-hasil yang telah diperoleh dari percobaan D flip-\r\nflop.\r\n\r\nTabel 3.5 D Flip-Flop\r\n\r\nS R I/O C1 Q Q̅\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n\r\n13\r\n\r\n1 1 1 1 0\r\n1 1 0 0 1\r\nBerdasarkan tabel 3.4, jika S-nya 1 dan R-nya 0, maka Q = 0 dan Q̅ = 1\r\ndan sebaliknya jika S-nya 0 dan R-nya 1 maka Q = 1 dan Q̅ = 0, dari sini bisa\r\ndisimpulkan bahwa output D flip-flop berlawanan dengan RS flip-flop. Yang\r\nmana itu disebabkan karena pada input terdapat inverter yang membuat nilainya\r\nterbaik meski I/O dan clocknya diabaikan.\r\nKetika S, R dan I/O bernilai 1 lalu diberikan clock maka didapatkan output\r\nQ = 1 dan Q̅ = 0, dan namun S dan R bernilai 1, dan I/O bernilai 0 serta\r\ndiberikan clock didapatkan output Q = 0 dan Q̅ = 1. Dari sini diperoleh karena\r\ninput resetnya diinverskan lalu diclock-an rangkaian tersebut jadi ketika S dan\r\nR bernilai 1 dan R-nya diinvers-kan, maka R menjadi 0 lalu inputnyapun\r\nberubah menjadi S = 1 dan R = 0 dan kemudian diclock-an sehingga S = 0 dan\r\nR = 1 dan didapatkan hasil outputnya Q = 0 dan Q̅ = 1 dan begitu juga\r\nsebaliknya.\r\n\r\n3.2.6 T Flip-flop\r\n\r\nBerikut merupakan hasil-hasil yang telah diperoleh dari percobaan D flip-\r\nflop.\r\n\r\nTabel T Flip-Flop\r\n\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nBerdasarkan tabel 3.6, jika S dan R-nya 1, maka pada clock pertama\r\ndidpatkan output Q = 0 dan Q̅ = 1, hal itu disebabkan karena pada dasarnya T\r\n\r\nflip-flop ini dibentuk dengan D flip-flop, maka input resetnya akan di-invers-\r\nkan oleh inverter menjadi S = 1 dan R = 0 selanjutnya rangkaian TFF akan\r\n\r\ndiclock-an sehingga output yang diperoleh menjadi Q = 0 dan Q̅ = 1 dan pada\r\nclock seterusnya akan dibalik-balik hasil outputnya.\r\n\r\n14\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\n\r\n1. Ada beberapa jenis-jenis flip-flop diantarnya yaitu RS flip-flop, JK flip-\r\nflop, D flip-flop, dan T flip-flop.\r\n\r\n2. Pada dasarnya RS flip-flop berguna untuk menentukan suatu kondisi set dan\r\n\r\nreset, JK flip-flop berguna untuk menentukan kondisi toogle, lalu D flip-\r\nflop ialah RS flip-flop yang di invers atau NOT, terakhir T flip-flop itu untuk\r\n\r\nmengetahui nilai toogle.\r\n3. Multivibrator pada flip-flop yang mana sircuit elektronik menghasilkan\r\ngelombang atau pulsa.', 'MUHAMMAD FARHAN ZULKARNAIN', 'UNIT 1'),
(379, '3332200115', 'Pada praktikum ini kita mengetahui bahwa perbedaan antara\r\nMultivibrator Astabil dengan Multivibrator Bistabil, Multivibrator\r\nAstabil merupakan Multivibrator yang nilai outputnya tidak bisa kita\r\nkendalikan, sedangkan Multivibrator Bistabil merupakan Multivibrator\r\nyang nilai outputnya dapat kita kendalikan.berikut adalah tabel\r\npercobaan pada percobaan multivibrator bistabil:\r\n\r\n10\r\n\r\nTabel 3.1. Percobaan Multivibrator Bistabil\r\nC1 Q Q̅\r\n1 0\r\n0 1\r\n1 0\r\n0 1\r\n\r\nPada tabel diatas dapat kita lihat jika kita ingin mendapatkan nilai 0\r\nmaka kita bisa melakukan clock untuk mengubahnya, lalu jika kita ingin\r\nmendapatkan nilai 1 lagi maka kita bisa melakukan clock kembali untuk\r\nmendapatkan nilai 1.\r\n3.2.2. RS Flip-Flop dengan Gerbang NAND\r\n\r\nPada praktikum ini dapat kita mengetahui bahwa penerapan flip-flop\r\ndalam kehidupan sehari-hari terjadi pada lampu lalu lintas, pada\r\npercobaan ini kita memiliki 4 kondisi yaitu, kondisi terlarang adalah\r\nkondisi yang sebenernya tidak boleh terjadi atau meminimalisirkan\r\nterjadi, kondisi Latch (memory) adalah kondisi yang menyimpan data,\r\nkondisi set dan kondisi reset adalah kondisi yang menghapus nilai output\r\nsebelumnya, dapat kita ketahui juga bahwa kondisi set dan reset\r\nmerupakan Active High, pada percobaan ini nilai Q dan Q̅ harus berbeda.\r\nBerikut adalah tabel percobaan dan gambar rangkaian pada percobaan\r\nRS Flip-Flop dengan Gerbang NAND:\r\n\r\n(i) (ii)\r\n\r\n11\r\n\r\n(iii) (iv)\r\n\r\nGambar 3.1 Gambar Rangkaian RS Flip-Flop dengan Gerbang\r\n\r\nNAND pada proteus\r\n\r\nTabel 3.2. Percobaan RS Flip-Flop dengan Gerbang NAND\r\nR S Q Q̅ Kondisi\r\n0 1 1 0 Set\r\n0 0 1 1 Terlarang\r\n1 1 0 1 Memory\r\n1 0 0 1 Reset\r\nPada tabel diatas dapat kita ketahui bahwa kondisi terlarang pada\r\nsaat R = 0 dan S = 0 karena sesuai penjelasan diatas bahwa nilai Q dan\r\nQ̅ harus berbeda dapat kita lihat pada gambar rangkaian (ii), pada tabel\r\ndiatas, jika R = 1 dan S = 1 merupakan kondisi Latch (memory) yang\r\ndimana output yang dikeluarkan merupakan hasil output dari sebelumnya\r\ndapat kita lihat pada gambar ranngkaian (iii), untuk kondisi set dan reset\r\nmerupakan active high yang dimana pin set dan reset dapat berkerja\r\napabila diinputkan dengan nilai 1, untuk kondisi set dan kondisi reset\r\ndapa kita lihat pada gambar rangkaian (i) dan (iv).\r\n3.2.3. RS Flip-Flop dengan Gerbang NOR\r\n\r\nPada percobaan ini kita memiliki 4 kondisi yaitu, kondisi terlarang\r\nadalah kondisi yang sebenernya tidak boleh terjadi atau meminimalisirkan\r\nterjadi, kondisi Latch (memory) adalah kondisi yang menyimpan data,\r\nkondisi set dan kondisi reset adalah kondisi yang menghapus nilai output\r\nsebelumnya, dapat kita ketahui juga bahwa kondisi set dan reset merupakan\r\nActive High, pada percobaan ini nilai Q dan Q̅ harus berbeda. Berikut\r\nadalah tabel percobaan dan gambar rangkaian pada percobaan RS Flip-Flop\r\n\r\n12\r\n\r\ndengan Gerbang NOR:\r\n\r\n(i) (ii)\r\n\r\n(iii) (iv)\r\nGambar 3.2. Gambar Rangkaian RS Flip-Flop dengan Gerbang\r\n\r\nNOR pada Proteus\r\n\r\nTabel 3.3. Percobaan RS Flip-Flop dengan Gerbang NOR\r\nR S Q Q̅ Kondisi\r\n0 1 1 0 Set\r\n0 0 1 0 Memory\r\n1 1 0 0 Terlarang\r\n1 0 0 1 Reset\r\nPada tabel diatas dapat kita ketahui bahwa kondisi terlarang pada\r\nsaat R = 1 dan S = 1 karena sesuai penjelasan diatas bahwa nilai Q dan\r\nQ̅ harus berbeda dapat kita lihat pada gambar rangkaian (ii), pada tabel\r\ndiatas, jika R = 0 dan S = 0 merupakan kondisi Latch (memory) yang\r\ndimana output yang dikeluarkan merupakan hasil output dari sebelumnya\r\ndapat kita lihat pada gambar ranngkaian (iii), untuk kondisi set dan reset\r\nmerupakan active high yang dimana pin set dan reset dapat berkerja\r\napabila diinputkan dengan nilai 1, untuk kondisi set dan kondisi reset\r\ndapat kita lihat pada gambar rangkaian (i) dan (iv).\r\n3.2.4. JK Master Slave Flip-Flop\r\n\r\nPada percobaan ini kita mengetahui bahwa JK Master Slave dapat\r\n\r\n13\r\n\r\nmenghilangkan efek racing, pada percobaan ini memiliki 5 kondisi yaitu,\r\nkondisi Set, kondisi Reset, Kondisi Toggle dan Kondisi Memory. Berikut\r\nadalah gambar rangkaian dan tabel percobaan JK Master Slave Flip-Flop:\r\n\r\n(i)\r\n\r\n(ii)\r\n\r\n(iii) (iv)\r\n\r\nGambar 3.3. Gambar Rangkaian JK Master Slave Flip-Flop pada\r\n\r\nProteus\r\n\r\nTabel 3.4. Percobaan JK Master Slave Flip-Flop\r\nJ K C1 Q Q̅ Kondisi\r\n1 0 1 0 Set\r\n1 1 0 1 Toggle\r\n1\r\n0\r\n0 1 0 Set\r\n0\r\n0\r\n0\r\n0\r\n0 1 0 Memory\r\n0 1 0 1 Reset\r\n0 0 0 1 Memory\r\n1 0 1 0 Set\r\n1 1 0 1 Toggle\r\n1 0 1 0 Set\r\n\r\n14\r\n\r\n0 0 1 0 Memory\r\n0 1 0 1 Reset\r\nPada tabel diatas kita mengetahui jika J = 1 dan K = 0 maka\r\nkondisinya adalah set dapat kita lihat pada gambar rangkaian (i), jika J =\r\n0 dan K = 0 maka kondisinya adalah memory yang dimana output yang\r\ndikeluarkan merupakan hasil output sebelumnya dapat kita lihat pada\r\ngambar rangkaian (iii), jika J = 0 dan K = 1 maka kondisinya adalah reset\r\ndapat kita lihat pada gambar rangkaian (iv), dan yang terakhir jika J = 1\r\ndan K = 1 maka kondisinya adalah Toggle yang dimana toggle ini adalah\r\nkekurangan dari JK Master Slave karena output yang keluar tidak stabil\r\ndapat kita lihat pada gambar (ii).\r\n3.2.5. D Flip-Flop\r\n\r\nPada percobaan ini kita mengetahui bahwa kita memiliki 3 inputan\r\nyaitu S, R dan I/O atau D. Clock berfungsi untuk memproses inputan,\r\npada percobaan ini kita mengetahui nilai D atau I/O dapat mempengaruhi\r\noutput Q atau output Q akan bergantung pada nilai D atau I/Onya dan\r\nnilai D akan bekerja jika nilai S dan Rnya bernilai 1. Berikut adalah\r\ngambar rangkaian dan tabel percobaan dari D Flip-Flop:\r\n\r\nGambar 3.4. Gambar Rangkaian D Flip-Flop pada Proteus\r\n\r\nTabel 3.5. Percobaan D Flip-Flop\r\n\r\nS R I/O C1 Q Q̅\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n\r\n15\r\n\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\nPada tabel diatas dapat kita lihat bahwa nilai dari I/O atau D\r\ndiabaikan karena nilai S dan Rnya tidak sama dengan 1 dan kita lihat\r\npercobaan selanjutnya bahwa nilai I/O atau D tidak diabaikan lagi karena\r\nkarena nilai S dan Rnya sama dengan 1 dan kita lihat output Q setelah\r\nI/O atau Dnya aktif, hasil dari output nilai Q sama seperti nilai inputan\r\ndari I/O atau D dan nilai Q̅ nya perubahan dari nilai Q.\r\n3.2.6. T Flip-Flop\r\n\r\nGambar 3.5. Gambar Rangkaian T Flip-Flop\r\n\r\nTabel 3.6. T Flip-Flop\r\n\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nPada tabel diatas kita mengetahui jika nilai Q selanjutnya akan\r\nberubah menjadi nilai Q̅ sebelumnya dan akan terus terjadi seperti itu\r\nselanjutnya karena kita melakukan Clock pada percobaan ini.\r\n\r\n16\r\nBAB IV\r\nPENUTUPAN\r\n\r\n4.1.Kesimpulan\r\n1. - RS Flip-Flop\r\n- JK Flip-Flop\r\n- JK Master Slave Flip-Flop\r\n- T Flip-Flop\r\n- D Flip-Flop\r\n2. – RS Flip-Flop\r\nRS Flip-Flop memiliki 4 kondisi yaitu, kondisi terlarang adalah kondisi\r\nyang sebenernya tidak boleh terjadi atau meminimalisirkan terjadi,\r\nkondisi Latch (memory) adalah kondisi yang menyimpan data, kondisi\r\nset dan kondisi reset adalah kondisi yang menghapus nilai output\r\nsebelumnya.\r\n- JK Flip-Flop\r\nPada JK Flip-Flop memiliki kekurangan yaitu kondisi racing yang\r\ndimana nilai Q dan Clocknya berbalapan\r\n- JK Master Slave Flip-Flop\r\nJK Master Slave dapat menghilangkan efek racing dan JK Master Slave\r\nFlip-Flop memiliki 5 kondisi yaitu, kondisi Set, kondisi Reset, Kondisi\r\nToggle dan Kondisi Memory.\r\n-T Flip-Flop\r\nNilai Q selanjutnya berasal dari nilai Q̅ sebelumnya apabila kita\r\nmelakukan Clock\r\n-D Flip-Flop\r\nD Flip-Flop memiliki 3 inputan yaitu S, R dan I/O atau D. Clock\r\nberfungsi untuk memproses inputan, nilai D atau I/O dapat\r\nmempengaruhi output Q atau output Q akan bergantung pada nilai D atau\r\nI/Onya dan nilai D akan bekerja jika nilai S dan Rnya bernilai 1\r\n3. -Multivibrator Astabil\r\nPada multivibrator ini nilai outputnya tidak bisa kita kendalikan\r\n\r\n17\r\n\r\n-Multivibrator Bistabil\r\nPada multivibrator ini nilai outputnya dapat kita kendalikan.', 'Wilbert Manzo Paian', 'UNIT 1'),
(380, '3332210079', 'Adapun hasil analisis percobaan dalam praktikum Flip-Flop adalah\r\nsebagai berikut.\r\n\r\n3.2.1 Percobaan Multivibrator dengan Resistor 1K Ohm\r\n\r\nBerikut ini adalah periode sinyal yang dikeluarkan osiloskop pada\r\nMultivibrator Astabil menggunakan resistor 1K Ohm.\r\n\r\nGambar 3. 1 Percobaan Multivibrator 1K Ohm\r\n\r\n10\r\n\r\nPada percobaan tersebut diatur Volt/ DIV nya sebesar 2V/DV dan\r\ntime/DIV nya 20ms, sehingga kita dapat menghitung frekuensi dan\r\namplitude nya sebagai berikut.\r\n\r\nT = Time/DIV X DIV\r\n= 20ms X 1,2\r\nT = 24 ms\r\nF = 1/T = 1/0,024 = 41,6\r\n\r\n3.2.2 Percobaan Multivibrator dengan Resistor 10K Ohm\r\n\r\nBerikut ini adalah periode sinyal yang dikeluarkan osiloskop pada\r\nMultivibrator Astabil menggunakan resistor 10K Ohm.\r\n\r\nGambar 3. 2 Percobaan Multivibrator 10K Ohm\r\n\r\nPada percobaan selanjutnya, diatur Volt/ DIV nya sebesar 2V/DV\r\ndan time/DIV nya 20ms, sehingga kita dapat menghitung frekuensi dan\r\namplitude nya sebagai berikut.\r\n\r\nT = Time/DIV X DIV\r\n= 20ms X 11\r\nT = 220 ms\r\nF = 1/T = 1/0,22 = 4,5\r\n\r\n11\r\n\r\nDari hasil percobaan diatas nilai frekuensi output pada resistor 1K\r\nOhm lebih tinggi dibandingkan dengan percobaan dengan menggunakan\r\nresistor sebesar 10K Ohm. Hal ini disebabkan oleh besarnya nilai\r\nhambatan yang diberikan oleh resistor tersebut. Sehingga semakin besar\r\nnilai hambatan pada resistor (10K Ohm) maka output sinyal nya akan\r\nrendah, seperti pada gambar 3.2. Dan begitupun sebaliknya, jika\r\ndiberikan nilai hambatan resistor itu kecil (1K Ohm) maka frekuensi\r\noutput sinyal tinggi seperti pada gambar 3.1.\r\n\r\n3.2.3 RS Flip-Flop dengan Gerbang NAND\r\n\r\nBerikut ini adalah bentuk rangkaian RS Flip-Flop dengan Gerbang\r\nNAND.\r\n\r\nGambar 3. 3 Rangkaian RS Flip-Flop dengan Gerbang NAND\r\n\r\nPada percobaan ini terdapat masukan SET (S) dan RESET (R) serta\r\nmempunyai 2 keluaran Q dan Q’. Pada percobaan ini juga terdapat\r\nkondisi SET, kondisi RESET, kondisi terlarang, serta kondisi memori.\r\nPada saat inputan bernilai 1 dan 0 maka akan terjadi kondisi RESET\r\ndengan keluaran Q = 0 dan Q’= 1. Lalu ada kondisi SET dimana saat\r\ninputan bernilai 0 dan 1 dan output Q bernilai 1 dan output Q’ bernilai 0,\r\nselanjutnya ada kondisi memori disaat inputnya bernilai 1 dan 1 lalu\r\nkeluarannya bernilai 0 dan 1, serta kondisi terlarang saat kedua\r\ninputannya bernilai 0 dan 0 dan outputnya bernilai 1 dan 1. Jika keluaran\r\n\r\n12\r\n\r\nQ bernilai 1 maka keluaran Q’ akan bernilai 0, dan begitupun sebaliknya\r\nkarena keluaran Q’ akan selalu berkebalikan dengan keluaran Q.\r\n\r\n3.2.4 RS Flip-Flop dengan Gerbang NOR\r\n\r\nBerikut ini adalah rangkaian RS Flip-Flop dengan menggunakan\r\nGerbang NOR\r\n\r\nGambar 3. 4 Rangkaian RS Flip-Flop menggunakan Gerbang NOR\r\n\r\nPada percobaan ini terdapat masukan SET (S) dan RESET (R) serta\r\nmempunyai 2 keluaran Q dan Q’. Pada percobaan ini juga terdapat\r\nkondisi SET, kondisi RESET, kondisi terlarang, serta kondisi memori\r\n(latch). Pada saat inputan bernilai 0 dan 1 maka akan terjadi kondisi SET\r\ndengan keluaran Q = 1 dan Q’= 0. Lalu ada kondisi RESET dimana saat\r\ninputan bernilai 1 dan 0 dan output Q bernilai 0 dan output Q’ bernilai 1,\r\nselanjutnya ada kondisi memori (latch) disaat inputannya bernilai 0 dan\r\n0 lalu keluarannya bernilai 1 dan 0, serta kondisi terlarang saat kedua\r\ninputannya bernilai 1 dan 1 dan outputnya bernilai 0 dan 0. Jika keluaran\r\nQ bernilai 1 maka keluaran Q’ akan bernilai 0, dan begitupun sebaliknya\r\nkarena keluaran Q’ akan selalu berkebalikan dengan keluaran Q.\r\n\r\nDari kedua percobaan di atas, terdapat perbedaan cara kerja sebagai\r\nberikut.\r\n\r\n13\r\n\r\na. Kondisi latch untuk RS Flip-Flop gerbang NAND adalah R=1\r\nS=1\r\nb. Kondisi latch untuk RS Flip-Flop gerbang NOR adalah R=0 S=0\r\nc. Kondisi terlarang untuk RS Flip-Flop gerbang NAND adalah\r\nR=0 S=0\r\nd. Kondisi terlarang untuk RS Flip-Flop gerbang NOR adalah R=1\r\nS=1\r\n\r\n3.2.5 JK Master Slave Flip-Flop\r\nBerikut ini adalah gambar rangkaian JK Master Slave Flip-Flop.\r\n\r\nGambar 3. 5 Rangkaian JK Master Slave Flip-Flop\r\nPada percobaan ini terdapat masukan J dan K serta mempunyai 2\r\nkeluaran Q dan Q’. Pada percobaan ini juga terdapat kondisi SET,\r\nkondisi RESET, kondisi memori (latch), serta kondisi TOGGLE. Pada\r\nsaat inputan bernilai 0 dan 1 maka akan terjadi kondisi RESET dengan\r\nkeluaran Q = 0 dan Q’= 1. Lalu ada kondisi SET dimana saat inputan\r\nbernilai 1 dan 0 dan output Q bernilai 1 dan output Q’ bernilai 0,\r\nselanjutnya ada kondisi memori (latch) disaat inputannya bernilai 0 dan\r\n0 lalu keluarannya bernilai 1 dan 0, serta kondisi TOGGLE saat kedua\r\ninputannya bernilai 1 dan 1 dan outputnya bernilai 0 dan 1. Jika keluaran\r\nQ bernilai 1 maka keluaran Q’ akan bernilai 0, dan begitupun sebaliknya\r\nkarena keluaran Q’ akan selalu berkebalikan dengan keluaran Q.\r\nPada JK FF dan RS FF sama sama memiliki dua masukan dan dua\r\nkeluaran. Dikarenakan JK FF merupakan perbaikan dari system RS FF.\r\nAkan tetapi yang membedakannya adalah pada JK FF menambahkan\r\nsaluran clock.\r\n\r\n14\r\n\r\n3.2.6 D Flip-Flop\r\n\r\nD Flip-flop pada dasarnya merupakan modifikasi dari S-R Flip-flip\r\nyaitu dengan menambahkan gerbang logika NOT (Inverter) dari Input S\r\nke Input R. Berbeda dengan S-R Flip-flop, D Flip-flop hanya mempunyai\r\nsatu Input yaitu Input atau Masukan D.\r\n\r\nGambar 3. 6 Rangkaian D Flip-Flop\r\n\r\nPada percobaan ini terdapat masukan S, R dan I/O serta mempunyai\r\n2 keluaran Q dan Q’. Berdasarkan tabel diatas jika masukkan S dan R\r\nbernilai 1 dan 0 serta I/O nya diabaikan maka keluarannya akan bernilai\r\nQ = 0 dan Q’ = 1, Jika inputannya bernilai 0 dan 1 serta I/O nya diabaikan\r\nmaka outputnya akan bernilai 1 dan 0. Lalu saat nilai masukkan S dan R\r\nsama dengan 1 dan 1 dengan nilai I/O bernilai 1 dan clock pertama maka\r\nnilai output Q dan Q’ sama dengan 1 dan 0. Jika nilai inputan S dan R\r\nsama dengan 1 dan 1 dengan nilai I/O sama dengan 1 dan clock kedua\r\nmaka nilai output Q dan Q’ sama dengan 1 dan 0. Lalu nilai inputan S\r\ndan R sama dengan 1 dan 1 dengan nilai I/O sama dengan 0 dan clock\r\npertama maka nilai output Q dan Q’ sama dengan 0 dan 1. Selanjutnya\r\njika nilai inputan S dan R sama dengan 1 dan 1 dengan I/O bernilai 0 dan\r\nclock kedua maka nilai output Q dan Q’ sama dengan 0 dan 1.\r\nDari pernyataan diatas dapat diketahui bahwa I/O mempengaruhi\r\nnilai output Q dan Q’. Clock tidak berpengaruh dalam perubahan nilai\r\noutput Q dan Q’. Dapat dilihat dari tabel jika S dan R sama dengan 1 dan\r\n\r\n15\r\n\r\n1 dengan I/O sama dengan 1 maka nilai Q dan Q’ sama dengan 1 dan 0,\r\nsetelah diberi clock sekalipun nilainya tidak berubah. Tetapi saat I/O\r\ndiganti nilainya jadi 0, nilai output Q dan Q’ nya berubah menjadi 0 dan\r\n1.\r\n\r\n3.2.7 T Flip-Flop\r\nBerikut ini adalah gambar rangkaian T Flip-Flop.\r\n\r\nGambar 3. 7 Rangkaian T Flip-Flop.\r\nT Flip-flop merupakan bentuk sederhana dari J-K Flip-flop. Kedua\r\nInput J dan K dihubungkan sehingga sering disebut juga dengan Single\r\nJ-K Flip-Flop. Berikut ini adalah diagram logika T flip-flop\r\n\r\n16\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nBerdasarkan pada praktikum yang telah dilakukan mengenai Flip-Flop\r\ndidapatkan kesimpulan sebagai berikut.\r\n1. Multivibrator adalah rangkaian elektronik terpadu yang digunakan\r\nuntuk menerapkan variasi dari sistem dua keadaan (two state system)\r\nyang dapat menghasilkan suatu sinyal kontinu, yang dapat digunakan\r\nsebagai pewaktu (timer) dari rangkaian-rangkaian sekuensial.\r\n2. Jenis – jenis multivibrator adalah Multivibrator Astabil, Multivibrator\r\nMonostabil, Multivibrator Bistabil.\r\n3. Flip-Flop memiliki berbagai jenis, diantaranya adalah RS Flip-Flop\r\nNAND, RS Flip-Flop NOR, JK Master Slave Flip-Flop, D Flip-Flop, T\r\nFlip-Flop, dan lain sebagainya.', 'SAID RAHMAN AZIZI', 'UNIT 1'),
(381, '3332200004', 'Pada Percobaan unit 5 telah kita lakukan beberapa percobaan seperti\r\nflipflop dan Multivibrator, selanjutnya kita akan menganalisishasil dari percobaan\r\ntersebut\r\nPercobaan pertama yaitu Multivibrator Astabil, pada percobaan ini kita\r\nakan membandingkan hasil sinyal yang keluar pada osiloskop ketika multivibrator\r\ndi berikan resistor 1k dan 10k Ohm. Berikut hasil sinyal yang ditampilkan.\r\n\r\nGambar 3. 1 Astabil 1k Ohm\r\n\r\nGambar 3. 2 Astabil 10k Ohm\r\n\r\n11\r\nDari hasil grafik sinyal diatas di dapatkan ketika nilai resistor semakin besar maka\r\nsemakin besar pula hambatan pada suatu rangkaian astabil sehingga menghasilkan\r\njarak yang cukup jauh terhadap gelombang sinusoida diatas.\r\n\r\nPercobaan kedua yaitu multivibrator bistabil. berikut merupakan tabel dari\r\nhasil percobaan Multivibrator bisatbil.\r\n\r\nTabel 3. 1 Multivibrator Bistabil\r\nC1 Q Q’\r\nπ 0 1\r\nπ 1 0\r\nπ 0 1\r\nπ 1 0\r\n\r\nPada Multivibrator bistabil didapatkan nilai q dan q’ yang berubah ubah setiap\r\nkali diberi clock. multivibrator ini memiliki dua keadaan set dan reset. berfungsi\r\nsebagai sistem memori dalam bentuk RS atau JK Flip-flop. pada multivibrator\r\nbistabil mempunyai karakteristik dengan nilai tetap apabila tidak diberikan sebuah\r\nclock.\r\n\r\nPercobaan Ketiga yaitu RS flip flop gerbang NAND. Rangkaian ini\r\nmerupakan rangkaian mendasar. yang mempunyai dua buah input dan dua buah\r\noutput. untuk lebih jelasnya dapat kita lihat pada tabel dan gambar berikut ini:\r\n\r\nTabel 3. 2 RS FF gerbang NAND\r\nR S Q Q’\r\n0 1\r\n\r\n1 0\r\n\r\n0 0\r\n\r\n1 1\r\n\r\n1 1\r\n\r\n0 1\r\n\r\n1 0\r\n\r\n0 1\r\n\r\n12\r\n\r\nGambar 3. 3 RS FF gerbang NAND\r\n\r\nDalam percobaan ketiga ini diketahui jika diberikan nilai masukan 0 dan 0 akan\r\nmenghasilkan keluaran nilai q dan q \'1 dan 1, nilai ini dapat diabaikan atau tidak\r\nditentukan karena pada flip flop set harus diperoleh dan reset nilai set yang\r\nberbeda antara 1 dan 0 atau 1 dan 1. Kemudian ketika kondisi tanah bernilai 1 dan\r\nbernilai 0, maka nilai keluaran dari q akan bernilai 1 dan q \'bernilai 0 maka\r\nkeluaran dari q akan pergi ke gerbang nand sekunder dan itu akan menghasilkan 0\r\ndan begitu akan sebaliknya. Jika pada saat s dan adalah memiliki masukan yang\r\n\r\nsama yang bernilai 1, keluaran q akan mengikuti kondisi sebelumnya. Gerbang r-\r\nnand dapat disebut tinggi aktif karena dapat menyimpan data pada kondisi\r\n\r\nmasukan 1 dan 1\r\n\r\nPercobaan Keempat yaitu RS Flip Flop dengan gerbang NOR. Percobaan\r\nini sama seperti percobaan sebelumnya hanya saja pada percobaan ini\r\nmenggunakan gerbang NOR. Berikut adalah tabel hasil percobaan dan gambar\r\nrangkaiannya.\r\n\r\nTabel 3. 3 RS FF dengan NOR\r\n\r\nR S Q Q’\r\n0 1\r\n\r\n1 0\r\n\r\n0 0\r\n\r\n1 0\r\n\r\n1 1\r\n\r\n0 0\r\n\r\n1 0\r\n\r\n0 1\r\n\r\n13\r\n\r\nGambar 3. 4 RS FF dengan NOR\r\n\r\nDalam percobaan ini kita dapat melihat bahwa flip r-s menggunakan gerbang juga\r\nakan menghasilkan keluaran q bernilai 1. Jika masukan diberikan kondisi logis 1\r\ndan s = 0, maka keluaran q akan menghasilkan 1. Karena pintu output pertama\r\nterhubung Inputan NOR kedua maka ketika output Q bernilai 1maka keluarann Q’\r\nakan memilikikondisi sebaliknya. Jika inputan R diberikan logika 0 dan S bernilai\r\n1, maka keluaran q akan berubah menjadi 0 dan q \'akan bernilai 1. Tetapi\r\nmengingat nilai adalah sama dengan 1, keluaran q akan sama dengan q \'yang\r\nbernilai 0, itu akan jelas atau ambigu. Di gerbang juga data akan disimpan di nol\r\ndan nol isi bahan bakar. Kondisi ini disebut active low.\r\n\r\nPercobaan kelima yaitu JK Master Slave Flip Flop. Jk flip-flop dibentuk\r\ndari dua buah RS flip-flop clock yang digabungkan menjadi satu. Dimana kedua\r\noutputan Flip-flop pertama akan dihubungkan dengan inputam FF kedua.\r\nSedangkan output flip-flop yang kedua diberikan kepada input FF yang pertama\r\nsehingga flip-flop yang pertama disebut sebagai master , dan flip-flopkedua disebut\r\nsebagai slave (pembantu). Berikut Tabel dan gambar rangkaian JK master slave\r\nFlip flop.\r\n\r\nTabel 3. 4 JK Master Slave Flip Flop\r\n\r\nJ K C1 Q Q’ Kondisi\r\n1 0 π\r\n\r\n1 0 Toggle\r\n\r\n1 1 π\r\n\r\n0 1 Toggle\r\n\r\n1 0 π\r\n\r\n1 0 Toggle\r\n\r\n0 0 π\r\n\r\n1 0 Reset\r\n\r\n0 1 π\r\n\r\n0 1 Reset\r\n\r\n14\r\n\r\n0 0 π\r\n\r\n0 1 Reset\r\n\r\n1 0 π\r\n\r\n1 0 Set\r\n1 1 π 0 1 Set\r\n1 0 π\r\n\r\n1 0 Set\r\n\r\n0 0 π\r\n\r\n1 0 Memori\r\n\r\n0 1 π\r\n\r\n0 1 Memori\r\n\r\nGambar 3. 5 JK Master Slave Flip Flop\r\n\r\nPada tabel diatas di dapatkan jika inputan J = 1 dan K = 0 maka kondisi Q akan\r\nbernilai set, kemudian jika inputan J = 0 dan K = 0 maka kondisi nilai Q berada\r\npada kondisi memori atau menyimpan data, pada saat J = 0 dan K = 1 maka kondisi\r\nakanreset pada clock yang pertama. dan jika j dan k bernilai 1 maka kondisi akan\r\ntoggel. kelebihan dari rangkaian ini dibandingkan dengan rangkaian RS Flip-flop\r\nadalah tidak memiliki kondisi yang terlarang jika diberikan inputan apapun.\r\n\r\nPercobaan keenam yaitu D Flip Flop atau Data flip flop. D flip flop\r\nmempunyai fungsi untuk menyimpan data sebanyak 1 bit untuk sementara waktu.\r\natau biasa disebut dengan delay flip-flop atau D-Latch. Rangkaian D Flip-flop ini\r\nmemiliki karakteristik yang hamper sama dengan RS Flip-flop menggunakan\r\nclock, hanya saja terdapat perbedaan pada input S dan R dijadikan input D yang\r\nditambahkan gerbangNOT. Berikut adalah tabel percobaan D flip Flop\r\n\r\n15\r\n\r\nTabel 3. 5 D Flip Flop\r\n\r\nDapat kita ketahui inputan D dan Pulsa bernilai 1 maka Q akanbernilai 1. D flip-\r\nflop merupakan data yang berada pada inputan akan disimpan pada keluaran Q,\r\n\r\ndan jika clock berkondisi 0 maka input tidak mempunyai pengaruh pada kondisi\r\noutput Q.\r\n\r\nPercobaan ketujuh yaitu T Flip flop. Didapatkan hasil dari percobaan T\r\nFlip Flop pada tabel sebagai berikut.\r\n\r\nTabel 3. 6 T Flip Flop\r\n\r\nC1 Q Q’\r\nπ 0 1\r\nπ 1 0\r\nπ 0 1\r\nπ 1 0\r\n\r\nSeperti yang kita ketahui bahwa jenis flip-flop dapat dibangun dengan sisa flip-\r\nflop, r-s flip-flop, dan flip-flop jk dan sebagainya, dalam percobaan ini dilakukan\r\n\r\ndengan set t flop d. Padahal gumpalan pertama mencapai q - nol, yang berarti\r\nkondisi pengaturan ulang dan clock kemudian.\r\n\r\nS R I/O C1 Q Q’\r\n1 0 X x 0 1\r\n0 1 X x 1 0\r\n1 1 1 π\r\n\r\n1 0\r\n1 1 1 π 1 0\r\n1 1 0 π\r\n\r\n0 1\r\n\r\n1 1 0 π\r\n\r\n0 1\r\n\r\n1 1 1 π\r\n\r\n1 0\r\n\r\n1 1 0 π\r\n\r\n0 1\r\n\r\n16\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nBerdasarkan pada praktikum unit 4 yang telah dilakukan, mengenai\r\nRangkaian Flip-Flop dapat diambil kesimpulan sebagai berikut:\r\n1. Flip Flop memiliki berbagai jenis diantaranya adalah R-S flip flop, JK\r\nflip-flop, D flip-flop dan T flip-flop\r\n2. Flip-flop memiliki sifat dan karakteristik yang berbeda-beda serta\r\nkegunaan dari masing-masing flip-flop itu sendiri, namun secara\r\numum semua flip-flop digunakan untuk menyimpan suatu data atau\r\nmemori.\r\n3. Multivibrator adalah suatu alat yang berfungsi guna membangkitkan\r\nsinyal. terdapat 2 jenis multivibrator yaitu Astabil dan Bistabil dimana\r\nAstabil memiliki gelombang yang tidak dalam kondisi tetap atau\r\nmemiliki pengaruh oleh inputan, sedangkan bistabil memiliki\r\ngelombang yang konstan dan tergantung inputan.', 'PANDU ARIAN WIRA WINATA', 'UNIT 1'),
(382, '3332210063', 'Multivibrator Bistabil adalah multivibrator yang mempunyai dua keadaan\r\nstabil atau lebih dikenal dengan sebutan flip-flop T (Toggle). 3.2.2 RS Flip-Flop dengan Gerbang NAND\r\n\r\nTabel 3.2 RS Flip-Flop dengan Gerbang NAND\r\nR S Q �\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 0 1\r\n1 0 0 1\r\n\r\nRS Flip-Flop dengan Gerbang NAND : gerbang NAND prinsip kerjanya\r\nsama dengan NOR. Perbedaannya terletak pada keadaan level atau tingkat\r\nlogikanya gerbang NAND Berkebalikan dengan gerbang NOR. Masukan – masukan SET dan RESET dari gerbang NAND bekerja dari keadaan 1 menjadi 0\r\nsewaktu mengubah keadaan.Berikut adalah gambar RS Flip-Flop dengan gerbang\r\nNOR:\r\n\r\n12\r\n\r\nGambar 3.1 RS Flip-Flop dengan Gerbang NAND\r\n\r\n3.2.3 RS Flip-Flop dengan Gerbang NOR\r\n\r\nTabel 3.3 RS Flip-Flop dengan Gerbang NOR\r\nR S Q �\r\n0 1 1 0\r\n0 0 1 0\r\n1 1 0 0\r\n1 0 0 1\r\n\r\nRS FF ini adalah dasar/inti dari semua Flip-flop yang memiliki 2\r\ngerbang inputan yaitu R dan S. R artinya \"RESET\" dan S artinya\r\n\"SET\". Flip-flop yang satu ini mempunyai 2 output yaitu Q dan\r\n�\r\n. Berikut adalah gambar dari RS Flip-Flop dengan gerbang NOR:\r\n\r\nGambar 3.2 RS Flip-Flop dengan Gerbang NOR\r\n\r\n13\r\n3.2.4 JK Master Slave Flip-Flop\r\n\r\nTabel 3.4 JK Master Slave Flip-Flop\r\nJ K C1 Q �\r\nKondisi\r\n1 1 1 0 Toggle\r\n1 1 0 1 Toggle\r\n1 1 1 0 Toggle\r\n0 0 1 0 Memory\r\n0 0 0 1 Memory\r\n0 0 0 1 Memory\r\n1 0 1 0 Normal\r\n1 0 0 1 Normal\r\n1 0 1 0 Normal\r\n0 1 1 0 Normal\r\n0 1 0 1 Normal\r\nBerdasarkan hasil diatas kondisi J K sama dengan nol adalah kondisi\r\nmemory. Kondisi memory adalah kondisi penyimpanan data. Sedangkan\r\nketika J K bernilai 1 ialah kondisi Toggle. Toggle merupakan kondisi\r\ndimana output menjadi berlawanan dengan output sebelumnya. Kalau\r\nnilai J K merupakan 1 dan 0 atau 0 dan 1 adalah kondisi normal. 3.2.5 D Flip – flop\r\nTabel 3.5 D Flip-Flop\r\n\r\nS R I/O C1 Q �\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n\r\n14\r\n\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n\r\nRangkaian D flip-flop tersusun atas SR flip-flop yang\r\ndimodifikasi dengan menambah gerbang NOT (inverter) yang\r\nmenghasilkan input baru D. Informasi data yang berada pada\r\nmasukan D akan disimpan pada output Q hanya apabila input\r\nclock Cp dalam keadaan 1 pulsa. Namun, ketika clock Cp\r\nberkondisi 0, maka perubahan informasi pada input D tidak akan\r\nberpengaruh pada output Q sampai kondisi Cp 1 kembali seperti\r\nsemula. 3.2.6 T Flip-Flop\r\n\r\nTabel 3.6 T Flip-Flop\r\n\r\nC1 Q �\r\n\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nT Flip-flip merupakan salah satu jenis flip-flop yang kedua outputnya di\r\numpan balikan kembali (feedback) ke bagian input SR flip-flop.\r\n\r\n15\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nDari seluruh percobaan bisa diambil beberapa kesimpulan yang penting\r\nyaitu:\r\n1. Mengenal jenis-jenis flip-flop. 2. Mengetahui sifat dan kegunaan masing-masing flip-flop. 3. Mengenali jenis-jenis multivibrator dan memahami cara\r\nkerjanya.', 'AHMAD BUKHARI', 'UNIT 1');
INSERT INTO `plagiator_postmodel` (`id`, `nim`, `isi_laprak`, `nama`, `unit`) VALUES
(383, '3332210053', 'Multivibrator bistabil merupakan multivibrator yang memiliki state pada kedua\r\nbagian yang membangunnya, satu bagian bisa berkondisi high terus menerus, atau\r\nlow terus, begitu juga bagian lainnya. Dan untuk merubah kondisi dari low ke high\r\npada suatu bagian dengan cara memberikan pulsa low di jalan inputannya.\r\n\r\n10\r\n\r\nMultivibrator bistabil ialah SR flip-flop dan sirkuit elemen dalam sistem memori.\r\nBerikut ini merupakan hasil dari percobaan praktikum yang ada pada tabel\r\nkebenaran dibawah ini :\r\n\r\nTabel 3 1 Hasil Multivibrator Bistabil\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nPada tabel diatas hasil dari multivibrator bistabil akan tetap dalam kondisi\r\ntersebut sampai ada pulsa trigger untuk merubahnya. Dan memiliki dua gerbang\r\nmasukan J dan K yang memiliki nilai 1 dan 1 juga clock yang didapat yaitu clock\r\npertama mempunyai nilai keluaran Q dan Q’ = 0 dan 1, clock yang kedua mempunyai\r\nnilai keluaran 1 dan 0, clock ketiga mempunyai keluaran 0 dan 1 dan clock ke empat\r\nmempunyai nilai keluaran 1 dan 0.\r\n3.2.2 RS Flip-flop Menggunakan Gerbang NAND\r\n\r\nRs flip-flop dengan gerbang nand bisa dinyatakan pada berikut ini, keluaran dari RS-\r\nFF yang dibangung menggunakan gerbang NAND akan berlogika 1 bila S=1 dan R=0,\r\n\r\ndan sebaliknya bila S= 0 dan R=0 maka keluarannya dapat berada dalam salah satu dari\r\nkeadaan logika 0 atau 1 sehingga bisa disebut keaadan tidak menentu. Jika S = R = 1,\r\nmaka keluaran tidak akan berubah atau sama dengan keadaan sebelumnya, keaadan\r\ninilah yang disebut memory dari flip-flop. Berikut ini tabel kebenaran dari percobaan\r\npraktikum yang ada pada dibawah ini :\r\n\r\nTabel 3 2 Hasil RS Flip-Flop dengan Gerbang NAND\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 0 1\r\n1 0 0 1\r\n\r\n11\r\n\r\nPada tabel dari hasil percobaan praktikum ini bisa diketahui hasilnya, pada RS\r\nFF mempunyai dua buah masukan yaitu R dan S , jika kondisinya set = RS FF akan\r\nberhitung dan bekerja sesuai pada gerbangnya, jika kondisinya terlarang maka kondisi\r\nini tidak boleh terjadi dikarenakan RS FF akan mengalamin kondisi terlarang, jika\r\nkondisinya Reset = maka RS FF akan mengulangi hitungan mulai dari 0 dan\r\nmengulangi programnya, jika kondisinya memory = dimana kondisi Q tidak berubah\r\ndan RS FF akan memakai masukan sebelumnya dan dimulai dari 0 atau program\r\ndiulangi.\r\nPada percobaan praktikum ini yang dimana pada percobaan pertama masukannya yaitu\r\nR= 0 dan S =1 maka akan menghasilkan Q = 1 dan Q’ = 0 yang dimana akan\r\nmenghasilkan kondisi berupa set, pada percobaan kedua dimana masukannya R = 0,\r\nS= 0 maka akan menghasilkan Q= 1 Q’ = 1 yang dimana mempunyai keadaan kondisi\r\nberupa terlarang, lalu Q dan Q’ akan mengalami 2 kondisi yaitu set dan reset, pada\r\npercobaan ketiga dimana masukannya R=1, S= 1 maka akan menghasilkan Q=0 , Q’=\r\n1 yang dimana mempunyai keadaan kondisi berupa memory, lalu pada perocobaan\r\nterakhir dimana R=1, S=0 maka akan menghasilkan dimana Q= 0 dan Q’=1 yang\r\ndimana mempunyai kondisi reset.\r\n3.2.3 RS Flip-flop menggunakan Gerbang NOR\r\nRs Flip flop yang dibangun menggunakan gerbang NOR akan diperoleh keaadan\r\noperassi logika keluaran yang berbeda. Yang dimana apabila CLK dalam keadaan 1\r\nmaka outputnya tidak berubah atau sama dengan memory. Sedangkan bila diberi\r\nmasukan 0 keluarannya akan bergantung pada nilai R dan S. Berikut ini tabel kebenaran\r\ndari percobaan praktikum yang ada pada dibawah ini :\r\n\r\nTabel 3 3 Hasil Flip-Flop dengan Gerbang NOR\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 0\r\n1 1 0 0\r\n1 0 0 1\r\n\r\n12\r\n\r\nPada percobaan praktikum ini berikut analisis yaitu RS FF mempunyai dua buah\r\ngerbang inputan R dan S, yang dimana kondisi terlarang terjadi ketika R dan S bernilai\r\n= 1 dan akan mengalami kondisi memory jika masukan R dan S = 0. dari tabel\r\nkebenaran yang dimana jika pada percobaan pertama R=0, S=1 Maka akan didapatkan\r\nhasil Q=1, Q’=0 yang dimana menandakan kondisi berupa Set. Lalu pada percobaan\r\nkedua R=0, S=0 Maka akan didapatkan hasil Q=1, Q’=0 yang dimana menandakan\r\nkondisi berupa memori atau mengulang dari keluaran sebelumnya. Lalu pada\r\npercobaan ketiga R=1, S=1 Maka akan didapatkan hasil Q=0, Q’=0 yang dimana\r\nmenandakan kondisi berupa terlarang. Lalu pada percobaan terakhir R=1, S=0 maka\r\nakan didapatkan hasil Q=0, Q’=1 yang dimana menandakan kondisi berupa Reset.\r\n\r\n3.2.4 JK Master Slave Flip-Flop\r\nJK Master slave FF adalah pengembangan dari RS FF dan JK FF yang dimana pada JK\r\nmaster slave FF ini dibangung dari dua bagian yaitu Master dan Slave, kedua bagian\r\npada JK Master slave FF pada dasarnya ialah RS FF atau JK FF , gerbang ini dapat\r\ndibuat menggunakan dua buah RS FF maupun JK FF yang dimana memiliki keluaran\r\nyang sama apabila diberikan masukan yang sama, keluaran nya akan berubah sesuai\r\npada jalur masukan J dan K pada saat diberikan pulsa clock dari puncak positif ke\r\nnegatif. Berikut ini tabel kebenaran dari percobaan praktikum yang ada pada dibawah\r\nini :\r\n\r\nTabel 3 4 Hasil JK Master Slave Flip-Flop\r\nJ K C1 Q Q̅ Kondisi\r\n1 0 1 0 Set/lach\r\n1 1 0 1 Toggle\r\n1 0 1 0 Set/lach\r\n0 0 1 0 No Change\r\n0 1 0 1 Reset\r\n0 0 0 1 No change\r\n1 0 1 0 Reser\r\n\r\n13\r\n\r\n1 1 0 1 No change\r\n1 0 1 0 Set/lach\r\n0 0 1 0 No change\r\n0 1 0 1 reset\r\nPada percobaan praktikum ini berikut analisis yaitu JK master slave FF mempunyai\r\ntiga masukan yaitu J,K, Dan CL atau clock , yang dimana Q=1 , Q’= 0 yang dimana\r\nmenandakan kondisi berupa set, lalu jika Q=0, Q’=1 yang dimana menandakan kondisi\r\nberupa reset, yang dimana pada kondisi berupa memory terjadi ketika Q dan Q’ sama\r\nseperti sebelmnya yaitu menandakan kondisi berupa memory, kondisi memory sendiri\r\nditandai yang dimana J dan K memiliki nilai 0. Dan kondisi toggle ketika Q dan Q’\r\nterbalik dengan sebelumnya maka menandakan kondisi berupa toggle, yaitu toggle\r\nsendiri diartikan dengan J dan K memiliki nilai 1. Jika keduanya bernilai nol, maka\r\nkeluarannya akan mengambil dari keluaran yang sebelumnya atau bisa disebut tidak\r\nberubah.\r\n\r\n3.2.5 D Flip-Flop\r\nD FF adalah salah satu jenis FF yang dibangun menggunakan RS FF, perbedaannya\r\nada pada masukan R, yang dimana D FF masukan R terlebih dahulu diberikan gerbang\r\nNOT, setiap masukan ke D FF ini akan memberi eadaan yang berbeda pada input RS,\r\nyang dimana hanya terdapat 2 keadaan yaitu SET dan RESET S=0, R=1 atau S=1, R=0.\r\nBerikut ini tabel kebenaran dari percobaan praktikum yang ada pada dibawah ini :\r\n\r\nTabel 3 5 Hasil D Flip-Flop\r\n\r\nS R I/O C1 Q Q̅\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n\r\n14\r\n\r\n1 1 1 1 0\r\n1 1 0 0 1\r\nPada percobaan praktikum berikut ini analisis dari D Flip-flop hanya berfokus kepada\r\n1 parameter yaitu I/O atau biasa disebut variabel. Ketika S=1, R=0 hasilnya ialah\r\nQ=0,Q’=1 lalu jika S=0, R=1 hasilnya ialah Q=1, Q’=0 yang dimana pada kedua kasus\r\nini yaitu D FF menghasilkan keluaran yang terbalik dari RS FF\r\n\r\n3.2.6 T Flip-Flop\r\nT FlipFlop adalah rangkaian FF yang dibuat menggunakan Jk FF yang kedua\r\nmasukannya dihubungkan menjadi satu yang dimana mendapatakan FF yang memiliki\r\nsifat membalik keluaran sebelumnya jika masukannya tinggi dan keluarannya akan\r\ntetap rendah. Berikut ini tabel kebenaran dari percobaan praktikum yang ada pada\r\ndibawah ini :\r\n\r\nTabel 3 6 Hasil T Flip-Flop\r\n\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nPada tabel percobaan praktikum ini didapatkan hasil yaitu S=1, R=1 ,\r\nmenghasilkan keluaran Q=0, Q’= 1 dikarenakan T FF ini dibuat dengan menggunaakn\r\nD FF maka masukan reset akan di inverskan menjadi S=1,R=0 lalu rangkaian T FF\r\nseterusnya akan dibolakbalik hasil keluarannya.\r\n\r\n15\r\nBAB IV\r\nPENUTUP\r\n\r\n4. 1. Kesimpulan\r\nSetelah melakukan percobaan praktikum ini dapat ditarik beberapa\r\nkesimpulan yaitu :\r\n1. Para praktikan dapat mengenali jenis jenis dari Flip-Flop\r\n2. Mampu mengetahui sidat dan kegunaan dari masing masing\r\nFlip-flop\r\n3. Dapat mengenali jenis jenis multivibrator dan mampu\r\nmemahami cara kerjanya.', 'M. RAMADHAN AKBARI', 'UNIT 1'),
(384, '3332210043', 'Multivibrator bistabil adalah jenis multivibrator yang memiliki output\r\ndengan dua keadaan stabil. Multivibrator bistabil ini hanya akan berubah\r\nkeadaan jika diberi pulsa triger sebagai input. Multivibrator bistable ini\r\nsering disebut sebagai flip-flop. Output rangkaian multivibrator bistabil\r\nakan lompat ke satu kondisi (flip) saat dipicu dan bergeser kembali ke\r\nkondisi lain (flop) jika dipicu dengan pulsa triger berikutnya. Dari tabel\r\ndiatas bisa diambil kesimpulan dari percobaannya adalah jika multivibrator\r\nbistabil yang memiliki dua buah gerbang inputan J dan K yang bernilai 1\r\ndan 1 dan juga clock didapat bahwa, clock pertama memiliki nilai output Q\r\ndan Q’ sama dengan 0 dan 1. clock kedua memiliki nilai output Q dan Q’\r\nsama dengan 1 dan 0. clock ketiga memiliki nilai output Q dan Q’ sama\r\ndengan 0 dan 1. clock keempat memiliki nilai output Q dan Q’ sama dengan\r\n0 dan 1. Selanjutnya dilakukan percobaan RS Flip – Flop dengan gerbang\r\nNAND. Didapat data sebagai berikut :\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 0 1\r\n1 0 0 1\r\n\r\nRS Flip – Flop merupakan dasar dari semua Flip – Flop yang memiliki 2\r\ngerbang inputan dan masukan yang merupakan R dan S, R memiliki arti\r\nreset dan S berarti set. RS Flip – Flop ini memiliki 2 keluaran yaitu Q dan\r\nQ’. dari data yang ada di tabel 3.2.2 diketahui bahwa ketika R = 0 dan S =\r\n0 maka didapatkan Q = Q’ = 1 ini menandakan kondisi Terlarang. R = 1 dan\r\nS = 0 maka didapatkan Q = 0 dan Q’ = 1 ini menandakan kondisi Reset. R\r\n= 0 dan S = 1 maka didapatkan Q = 1 dan Q’ = 0 ini menandakan kondisi\r\nSet. R = 1 dan S = 1 maka didapatkan Q = 1 dan Q’ = 0 ini menandakan\r\n\r\n11\r\n\r\nkondisi Memori atau mengulangi output sebelumnya. Lalu ada percobaan\r\nRS flip – flop dengan gerbang NOR, didapat data sebagai berikut :\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 0\r\n1 1 0 0\r\n1 0 0 1\r\n\r\nMenggunakan RS Flip – Flop yang pengertiannya sama dengan diatas\r\nbedanya kali ini menggunakan gerbang NOR. Diketahui bahwa R = 0 dan\r\nS = 1 maka didapatkan Q = 1 dan Q̅= 0 ini menandakan kondisi Set. R = 1\r\ndan S = 0 maka didapatkan Q = 0 dan Q̅= 1 ini menandakan kondisi Reset.\r\nR = 0 dan S = 0 maka didapatkan Q = 0 dan Q̅= 1 ini menandakan kondisi\r\nMemori atau mengulangi output sebelumnya. R = 1 dan S = 1 maka\r\ndidapatkan Q = Q̅= 0 ini menandakan kondisi Terlarang. Berikutnya\r\npercobaan JK Master Slave Flip – Flop didapat data sebagai berikut :\r\nJ K C1 Q Q̅ Kondisi\r\n1 0 1 0 Set/lach\r\n1 1 0 1 Toggle\r\n1 0 1 0 Set/lach\r\n0 0 1 0 No change\r\n0 1 0 1 Reset\r\n0 0 0 1 No change\r\n1 0 1 0 Reset\r\n1 1 0 1 No change\r\n1 0 1 0 Set/lach\r\n0 0 1 0 No change\r\n0 1 0 1 Reset\r\n\r\nDari data tersebut dapat dilihat pola outputnya adalah Jika inputan J bernilai\r\nsatu dan K nol, maka akan keluar kondisi Set, jika inputan K bernilai satu\r\ndan J-nya nol, akan keluar Reset, jika kedua inputan bernilai satu, maka\r\n\r\n12\r\n\r\nakan keluar kondisi Toggle, dan jika keduanya bernilai nol, maka\r\nkeluarannya akan mengambil dari keluaran yang sebelumnya, atau tidak\r\nberubah. Selanjutnya percobaan D flip – flop didapat data sebagai berikut :\r\nS R I/O C1 Q Q̅\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\nDari data yang didapat dari percobaan bisa diketahui jika bahwa ketika S =\r\n1 dan R = 0 maka, didapatkan Q = 0 dan Q̅ = 1 dan sebaliknya ketika S = 0\r\ndan R = 1 maka, didapatkan output Q = 1 dan Q̅ = 0, pada 2 kasus ini bisa\r\ndilihat bahwa D Flip-Flop menghasilkan output yang terbalik dari RS Flip\r\nFlop. Hal itu dikarenakan pada input resetnya diberi suatu inverter sehingga\r\nnilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S, R dan I/O\r\nbernilai 1 serta diberikan clock didapatkan output Q = 1 dan Q̅ = 0, dan pada\r\nsaat S dan R bernilai 1, dan I/O bernilai 0 serta diberikan clock didapatkan\r\noutput Q = 0 dan Q̅ = 1. Dari kedua kasus tersebut didapatkan hasil seperti\r\nitu karena input resetny a di-invers-kan dan kemudian di-clock-an rangkaian\r\ntersebut sehingga, pada saat S dan R bernilai 1 dan R-nya di-invers-kan\r\nmaka, R menjadi 0 lalu inputnya berubah menjadi S = 1 dan R = 0 dan\r\nkemudian di-clock-an sehingga S = 0 dan R = 1 dan didapatkan hasil\r\noutputnya Q = 0 dan Q̅ = 1 dan sebaliknya. Dan yang terakhir adalah\r\npercobaan T Flip – Flop didapat data sebagai berikut.\r\n\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n\r\n13\r\n1 0\r\n\r\nDari data yang telah didapatkan dari percobaan bisa diketahui bahwa S = 1\r\ndan R = 1, pada clock pertama menghasilkan output Q = 0 dan Q̅ = 1 karena\r\n\r\nT flip-flop ini dibentuk dengan D Flip Flop maka, input resetnya akan di-\r\ninvers-kan oleh inverter menjadi S = 1 dan R = 0 kemudian rangkaian TFF\r\n\r\ndi-clock-an sehingga output yang didapatkan menjadi Q = 0 dan Q̅ = 1 dan\r\npada clock seterusnya akan dibalik-balik hasil outputnya seperti yang bisa\r\nkita lihat pada tabel diatas\r\n\r\n14\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\n\r\nDari praktikum yang telah dilakukan dapat diambil kesimpulan kita\r\ndapat mengenal jenis – jenis flip – flop, dapat mengetahui sifat dan\r\nkegunaan masing – masing flip – flop, dan bisa paham cara kerja dari jenis\r\n– jenis multivibrator. Rangkaian SOP dan POS merupakan turunan dari\r\nhukum Boolean, terdapat dua analisis percobaan rangkaian SOP dan POS\r\nyaitu minor dan mayor, Kita hanya perlu menghitung yang outputnya 1\r\nunntuk menggunakan bentuk minor dan menghitung yang outputnya 0\r\nuntuk menggunakan bentuk mayor', 'ACHMAD ADAM YOGASWARA', 'UNIT 1'),
(385, '3332210017', 'Gambar 3. 1 Bentuk Gelombang Multivibrator Astabil 1K Ω [4]\r\nResistor 1 K Ω, diatur VOLT/DIV yaitu 2 V dengan TIME/DIV 20 ms\r\n\r\nGambar 3. 2 Bentuk Gelombang Multivibrator Astabil 10K Ω [4]\r\nResistor 10 K Ω, diatur VOLT/DIV yaitu 2 V dengan TIME/DIV 20 ms.\r\nDari kedua gambar gelombang yang dihasilkan multivibrator astabil\r\nmenggunakan resistor 1 K Ω dan 10 K Ω dapat dianalisis dan diambil kesimpulan\r\nbahwa jika diberikan resistansi yang lebih besar, gelombang yang dihasilkan akan\r\nsemakin renggang dan tidak terlalu cepat memflip 0 1\r\n3.2.2 Multivibrator Bistabil\r\n\r\nTabel 3.1 Analisis Multivibrator Bistabil\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nMultivibrator bistabil adalah salah satu jenis multivibrator yang outputnya\r\nbisa dikendalikan dan diatur. Flip-Flop sendiri merupakan jenis dari multivibrator\r\n\r\n11\r\n\r\nbistabil. Seperti terlihat pada blangko jika diberi clock akan menflip 0 1, 1 0 dan\r\nseterusnya.\r\n\r\nGambar 3.3 Rangkaian Multivibrator bistabil [1]\r\n\r\n3.2.3 RS Flip-Flop dengan Gerbang NAND\r\n\r\nTabel 3.2 Analisis RS FF Gerbang NAND\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 0 1\r\n1 0 0 1\r\nPada RS Flip-Flop dengan gerbang NAND memiliki input R (reset) dan S\r\n(set) dan outputnya yaitu Q dan Q not. Pada kondisi 0 1 (Posisi SET) jika\r\ndimisalkan Q (output atas) adalah sebuah LED, maka LED 1 akan menyala. Jika\r\ndiubah inputnya menjadi 1 0 (posisi RESET), maka yang menyala adalah LED ke\r\n2 (output bawah). Terjadi kondisi FLIP atau bolak-balik. Kondisi stabil untuk RS\r\nFF NAND yaitu saat input bernilai 1 1, dan kondisi terlarangnya saat input\r\nbernilai 0 0, LED akan menyala dua-duanya (output invalid)\r\n\r\n12\r\n\r\nGambar 3.4 Rangkaian RS FF Gerbang NAND [1]\r\n\r\n3.2.4 RS Flip-Flop dengan Gerbang NOR\r\n\r\nTabel 3.3 Analisis RS FF Gerbang NOR\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 0\r\n1 1 0 0\r\n1 0 0 1\r\nPada RS Flip-flop dengan gerbang NOR memiliki input R (reset) dan S\r\n(set) dan outputnya yaitu Q dan Q not. Pada kondisi 0 1 (Posisi SET) jika\r\ndimisalkan Q (output atas) adalah sebuah LED, maka LED 1 akan menyala. Jika\r\ndiubah inputnya menjadi 1 0 (posisi RESET), maka yang menyala adalah LED ke\r\n2 (output bawah). Terjadi kondisi FLIP atau bolak-balik. Kondisi stabil untuk RS\r\nFF NOR yaitu saat input bernilai 0 0, dan kondisi terlarangnya saat input bernilai\r\n1 1, LED akan mati dua-duanya (output invalid)\r\n\r\n13\r\n\r\nGambar 3.5 Rangkaian RS FF Gerbang NOR [1]\r\n\r\n3.2.5 JK Master Slave Fip-Flop\r\n\r\nTabel 3.4 Analisis JK Master Slave Flip-Flop\r\nJ K C1 Q Q̅ Kondisi\r\n1 0 1 0\r\n1 1 0 1\r\n1 0 1 0\r\n0 0 1 0\r\n0 1 0 1\r\n0 0 0 1\r\n1 0 1 0\r\n1 1 0 1\r\n1 0 1 0\r\n0 0 1 0\r\n0 1 0 1\r\nJK Master Slave Flip-Flop merupakan gerbang universal atau bisa disebut\r\nsebagai induk dari Flip-Flop lainnya. Dari Flip-Flop ini juga dapat dirangkai T\r\nFlip-Flop dan D Flip-Flop pada dasarnya, Flip-Flop ini sama dengan RS FF, ada\r\nkondisi SET RESET dan MEMORI. Perbedaan terdapat pada kondisi TOOGLE\r\n(saklar) dimana kondisi ini digunakan untuk mengatasi kondisi invalid yang ada\r\npada RS Flip-Flop. JK Master Slave FF mempunyai 3 input yaitu J, K, dan Clock\r\n\r\n14\r\n\r\nGambar 3. 6 Rangkaian JK Master Slave Flip-Flop [1]\r\n\r\n3.2.6 D Flip-Flop\r\n\r\nTabel 3. 5 Analisis D Flip-Flop\r\n\r\nS R I/O C1 Q Q̅\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\nTerdapat gerbang NOT atau inverter pada inputannya. Kalau input J dan K\r\nnya tidak sama, akan don’t care. Input akan aktif apabila berlogika 1 1\r\n\r\nGambar 3.7 Rangkaian D Flip-Flop [1]\r\n\r\n15\r\n\r\n3.2.7 T Flip-Flop\r\n\r\nTabel 3.6 Analisis T Flip-Flop\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nT FF tidak mempunyai input R dan S, hanya mempunyai clock, jadi T\r\nFlip-Flop hanya akan melakukan flip 0 1, 1 0 dan seterusnya apabila clocknya\r\nditekan\r\n\r\nGambar 3. 8 Rangkaian T Flip-Flop [1]\r\n\r\n16\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nBerdasarkan pada praktikum yang telah dilakukan mengenai Flip-Flop\r\ndidapatkan kesimpulan sebagai berikut\r\n1. Jenis jenis flip-flop ada JK Flip-flop, RS Flip-flop, D Flip-flop, T\r\nFlip-flop, CRS Flip-flop\r\n2. Sifat masing-masing flip-flop Kondisi stabil untuk RS FF NAND\r\nyaitu saat input bernilai 1 1, dan kondisi terlarangnya saat input\r\nbernilai 0 0 berlaku sebaliknya untuk RS FF NOR; JK Master Slave\r\n\r\nFF memiliki TOOGLE untuk mengatasi kondisi invalid pada RS Flip-\r\nFlop; D FF punya inverter di inputnya, Jika input J dan K nya tidak\r\n\r\nsama, akan don’t care dan input akan aktif apabila berlogika 1 1; T FF\r\nhanya mempunyai clock, jadi T Flip-Flop hanya akan melakukan flip\r\n0 1, 1 0 dan seterusnya apabila clock ditekan.\r\n3. Multivibrator ada 3, astabil, bistabil, dan monostabil. Cara kerja\r\nastabil adalah dengan beralih di antara dua kondisi tanpa henti,\r\nbistabil outputnya bisa dikendalikan, dan monostabil menghasilkan\r\noutput saat dipicu dengan denyut dan durasi yang ditentukan\r\nsebelumnya.', 'VALENTINO WAHYU PRATAMA', 'UNIT 1'),
(386, '3332210067', 'Dalam analisis eksperimen ini, praktikan akan berusaha menganalisis\r\nhasil eksperimen dari latihan “flip-flop” yang dilakukan oleh praktikan, kemudian\r\npraktikan akan mencoba menganalisis hasil praktik yang dilakukan, antara lain\r\nsebagai berikut. 3.2.1 Multivibrator Astabil\r\nMultivibrator astabil adalah kondisi tidak stabil atau variabel yang\r\nfungsinya untuk menghasilkan pulsa atau sinyal clock. Pada percobaan ini, dua\r\npercobaan dilakukan dalam percobaan ini. Percobaan pertama dengan resistor 10K\r\ndan percobaan kedua dengan 100K. Saat diatur ke 10K, bentuk gelombang\r\nberubah dengan cepat, menciptakan beberapa 12 bentuk gelombang. Dengan\r\npengaturan 100 K, sebaliknya, bentuk sinyal hanya berubah sedikit, sehingga\r\nhanya sedikit sinyal yang dihasilkan.. Pada hasil data praktikum yang dihasilkan masih adanya kesalahan\r\natau ketidaksesuaian pada analisis perhitungan, yaitu adanya selisih walaupun\r\nnilainya sangat kecil. Hal ini bisa disebabkan karena kurangnya kalibrasi alat, kesalahan perhitungan, maupun kelalaian praktikan. 3.2.2 Multivibrator Bistabil\r\nMultivibrator bistabil umumnya dikenal sebagai multivibrator dengan dua\r\nkeadaan stabil, atau T-flip-flop (saklar). Bistabilitas juga merupakan multivibrator\r\nyang keadaannya selalu berubah-ubah (tidak stabil), atau multivibrator yang biasa\r\ndisebut sebagai osilator. Berikut adalah tabel hasil praktikum pada multivibrator\r\nbistabil. Tabel 3.1. Multivibrator Bistabil\r\n\r\nC1 Q �\r\n1 0\r\n0 1\r\n1 0\r\n\r\n12\r\n0 1\r\n\r\nPada hasil data praktikum yang dihasilkan masih adanya kesalahan\r\natau ketidaksesuaian pada analisis perhitungan, yaitu adanya selisih walaupun\r\nnilainya sangat kecil. Hal ini bisa disebabkan karena kurangnya kalibrasi alat, kesalahan perhitungan, maupun kelalaian praktikan.Misalnya kesalahan praktikan\r\nmenghasilkan data praktikum berupa 0,0049 yang seharusnya secara teoritis\r\nnilainya adalah 0. 3.2.3 RS Flip-Flop dengan Gerbang NAND\r\nFlip-flop RS dengan gerbang NAND: Resistan NAND beroperasi dengan\r\nprinsip yang sama seperti NOR. Perbedaannya terletak pada status atau level\r\nlogika dari resistansi NAND, bukan gerbang NOR. Input SET dan RESET latch\r\nNAND beroperasi pada perubahan status dari status 1 ke 0. Di bawah ini adalah\r\ngambar dan tabel kebenaran flip-flop RS dengan gerbang NOR.\r\n\r\n0\r\n\r\n0\r\n\r\nU1\r\n\r\nNAND\r\n\r\nU2\r\n\r\nNAND\r\n\r\n?\r\n\r\n?\r\n\r\nGambar 3.1 RS Flip-Flop dengan Gerbang NAND\r\n\r\nTabel 3.2. RS Flip-Flop dengan Gerbang NAND\r\nR S Q �\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 0 1\r\n1 0 0 1\r\n\r\n13\r\n\r\nKeluaran RS-FF yang dibangun dengan gerbang NAND berlogika 1 untuk\r\nS = 1 dan R = 0. Sebaliknya, jika S = 0 dan R = 0, output akan berada dalam\r\nkeadaan logika \"0\" atau \"1\". , Jadi hal ini berbicara tentang keadaan\r\nketidakpastian. Jika S = R = 1, output tetap tidak berubah atau sama seperti\r\nsebelumnya. Kondisi ini disebut memori flip-flop. 3.2.4 RS Flip-Flop dengan Gerbang NOR\r\nRS FF adalah basis untuk semua flip-flop dengan dua gerbang input, R dan\r\nS. R singkatan dari \"RESET\" dan S singkatan dari \"SET\". Flip-flop ini memiliki\r\ndua keluaran, Q dan Q\r\n\r\n. Di bawah ini adalah gambar dan tabel kebenaran flip-flop\r\n\r\nRS dengan gerbang NOR.\r\n\r\n0\r\n\r\n0\r\n\r\nU1\r\n\r\nNAND\r\n\r\nU2\r\n\r\nNAND\r\n\r\n?\r\n\r\n?\r\n\r\nGambar 3.2 RS Flip-Flop dengan Gerbang NOR\r\n\r\nTabel 3.3. RS Flip-Flop dengan Gerbang NOR\r\nR S Q �\r\n0 1 1 0\r\n0 0 1 0\r\n1 1 0 0\r\n1 0 0 1\r\nJika S menerima logika 1 dan R menerima logika 0, maka keluaran dari Q\r\nadalah logika 0 dan Q tidak berlogika 1. Jika R menerima logika 1 dan S\r\nmenerima logika 0, keadaan keluaran berubah. Q untuk logika 1, bukan logika 0. Karakteristik terpenting dari flip-flop adalah bahwa sistem dapat mengasumsikan\r\nsalah satu dari dua keadaan stabil. Artinya, I yang stabil diperoleh ketika Q = 1\r\ndan Q tidak = 0. II diperoleh ketika Q = 0, bukan Q.\r\n\r\n14\r\n\r\nKesimpulannya Flip-flop RS terdiri dari gerbang logika NAND (NOT- AND) dan NOR. Pemegang NAND beroperasi dengan prinsip yang sama seperti\r\nNOR. Perbedaannya ada pada level state atau level logika. Jika Anda mengubah\r\nstatus saat penahan NAND dibalik, input SET dan RESET penahan NOR\r\nberoperasi dari status 0 ke 1. Input NAND SET dan RESET terus beroperasi saat\r\nstatus berubah dari status 1 ke status 0. 3.2.5 JK Master Slave Flip-Flop\r\nJK Flip-flop master-slave terdiri dari dua flip-flop rantai. Flip-flop kedua\r\n(slave) mengikuti keadaan yang ditentukan oleh flip-flop pertama (master). Transisi hanya dapat dilakukan pada clock penuh.\r\n\r\nJ\r\nCLK\r\nQ\r\nQ\r\n\r\nK\r\nU5\r\n\r\nJKFF\r\n\r\n?\r\n\r\n?\r\n\r\n0\r\n0\r\n0\r\nGambar 3.3 JK Flip-flop Master-Slave\r\n\r\nTabel 3.4. JK Master Slave Flip-Flop\r\nJ K C1 Q �\r\nKondisi\r\n\r\n1 0 1 0 ((NC) NO CHANGE\r\n1 1 0 1 TOGGLE\r\n1 0 1 0 RSFF\r\n0 0 1 0 LATCH MEMORI\r\n0 1 0 1 RSFF\r\n0 0 0 1 LATCH\r\n1 0 1 0 RSFF\r\n1 1 0 1 TOGGLE\r\n1 0 1 0 RSFF\r\n0 0 1 0 LATCH\r\n0 1 0 1 RSFF\r\n\r\n15\r\n\r\nBerdasarkan tabel kebenaran di atas, jika JK adalah 0, kondisi memorinya\r\nsama seperti pada percobaan sebelumnya. Jika JK adalah 1, output akan berubah\r\nsetiap jam karena kondisi toggle disertakan. Jika J adalah 1 dan K adalah 0, atau\r\nsebaliknya. Oleh karena itu, keadaan normal dimana nilai Q bergantung pada nilai\r\nJ. 3.2.6 D Flip-Flop\r\nRangkaian flip-flop D terdiri dari flip-flop SR yang sedikit dimodifikasi\r\ndan penambahan gerbang NOT (terbalik) untuk membuat input D baru. Informasi\r\ndata input D disimpan dalam output Q hanya ketika input clock Cp dalam keadaan\r\n1 pulsa. Namun, jika clock Cp adalah 0, setiap perubahan informasi pada input D\r\ntidak akan mempengaruhi output Q sampai keadaan Cp1 kembali.\r\n\r\nJ\r\nCLK\r\nQ\r\nQ\r\nK\r\nU5\r\n\r\nJKFF\r\n\r\n?\r\n?\r\n\r\nD\r\nCLK\r\nQ\r\nQ\r\nU6\r\n\r\nDTFF\r\n\r\n?\r\n?\r\n\r\nU7\r\nNOT\r\n\r\n0\r\n0\r\n\r\n0\r\n\r\nGambar 3.4 D Flip-flop\r\n\r\nTabel 3.5. D Flip-Flop\r\n\r\nS R I/O C1 Q �\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n\r\n16\r\n\r\nBerdasarkan tabel diatas, jika RS bernilai 1 dan nilai I/O berubah maka\r\nnilai Q akan selalu mengikuti nilai I/O. Dan nilai Q adalah kebalikan dari nilai Q. Output tidak larangan dalam percobaan ini. 3.2.7 T Flip-Flop\r\nFlip-flop T adalah jenis flip-flop di mana kedua output diumpankan\r\nkembali ke input flip-flop SR (umpan balik). Rangkaian T flip-flop adalah\r\nsebagai berikut:\r\n\r\nTabel 1.6. T Flip-Flop\r\nC1 Q �\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\n17\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nBerikut adalah kesimpulan yang didapat dari praktikum Flip-Flop. 1. Flip-flop terbagi menjadi beberapa jenis antara lain SR Flip-Flop, Clocked\r\nSR Flip-Flop, JK Flip-Flop, Master Slave Flip-Flop, Preset and Lear Master\r\nJKFF, D Flip-Flop. 2. Pada rangkaian SR dengan gerbang NOR, jika S = 1 dan R = 1, nilai\r\nkeluarannya adalah Q = Q = 0. Ini disebut syarat larangan (forbidden)\r\nkarena melanggar prinsip bahwa nilai Q harus berlawanan dengan nilai Q. Kondisi terlarang ini diatasi dengan seperangkat flip-flop JK, master-slave\r\nJKFF, dan preset and clear master-slave JKFF. D flip-flop hanya dapat\r\nbertransisi pada clock penuh. 3. Multivibrator terdiri dari astabil yang memiliki pulsa tidak stabil , monostabil yang memiliki kestabilan pulsa secara tunggal, dan bistabil yang\r\nmemiliki kestabilan pulsa secara ganda.', 'ARIE SURYA LESMANA', 'UNIT 1'),
(387, '3332210030', 'Percobaan yang pertama adalah dengan komponen resistor sebesar 1kΩ dan\r\nkapasitor sebesar 10μF dihasilkan bentuk gelombang seperti pada gambar 3.1\r\ndengan pengaturan Time/Div sebesar 20 ms dan Volt/Div sebesar 2V/Div. Berikut\r\nini besarnya periode yang dihasilkan dari rangkaian dengan bentuk gelombang\r\nseperti gambar 3.1.\r\n\r\nGambar 3. 1 Gelombang 1kOhm\r\nPerhitungan periode sinyal :\r\nT =\r\nt\r\nn\r\n=\r\n0,02\r\n16 = 0,00125 s\r\n\r\nDengan menggunakan resistor sebesar 1kΩ dan kapasitor sebesar 10μF dihasilkan\r\nperhitungan periode gelombang sebesar 0,00125 s.\r\nPada percobaan kedua untuk multivibrator astabil digunakan resistor sebesar 10kΩ\r\ndengan kapasitor yang sama dan pengaturan pada Time/Div serta Volt/Div yang\r\nsama seperti percobaan yang sama dan dihasilkan bentuk gelombang seperti pada\r\ngambar 3.2.\r\n\r\nGambar 3. 2 Gelombang 10kOhm\r\n\r\nPerhitungan periode sinyal :\r\n\r\n9\r\n\r\nT =\r\nt\r\nn\r\n=\r\n0,02\r\n2\r\n= 0,01 s\r\n\r\nDengan menggunakan resistor sebesar 10kΩ dan kapasitor sebesar 10μF dihasilkan\r\nperhitungan periode gelombang sebesar 0,01 s. Dari hasil perhitungan periode\r\nsinyal pada kedua percobaan dapat diketahui bahwa semakin besar nilai\r\nhambatannya waktu yang dibutuhkan atau periodenya pun akan semakin banyak\r\ndan sebaliknya.\r\n3.2.2 Multivibrator Bistabil\r\nBerikut merupakan table hasil percobaan multivibrator bistabil dimana multivibrator\r\nbistabil memiliki dua keadaan stabil yang tetap. Seperti yang ditunjukkan pada table 3.1\r\nbahwa kondisi yang dihasilkan akan selalu tetap sampai pulse trigger berubah dan catu\r\ndaya dilepaskan.\r\n\r\nTabel 3. 1 Multivibrator Bistabil\r\nC1 Q Q\r\n\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\n3.2.3 RS Flip-Flop dengan Gerbang NAND\r\nBerikut ini merupakan table hasil percobaan RSFF dengan menggunakan\r\ngerbang NAND. Dapat dikethaui pada saat R=0 dan S=1 maka Q=0 dan\r\ntermasuk kedalam kondisi RESET, saat R=1 dan S=0 maka Q=1 dan\r\ntermasuk kedalam kondisi SET, saat R dan S = 1 maka Q=1 dan termasuk\r\nkedalam kondisi UNDIFINE (terlarang), serta saat R dan S = 0 maka Q =1\r\ndan termasuk kedalam kondisi LATCH (tetap).\r\nTabel 3. 2 Tabel 3. 2 RS Flip-Flop dengan Gerbang NAND\r\nR S Q Q\r\n0 1 0 1\r\n0 0 1 1\r\n1 1 1 1\r\n\r\n10\r\n\r\n1 0 1 0\r\n\r\n3.1.4 RS Flip-Flop dengan Gerbang NOR\r\nBerikut merupakan table hasil percobaan RSFF dengan gerbang NOR.\r\nDapat diketahui pada saat R=0 dan S=1 maka Q=1 dan termasuk kedalam\r\nkondisi SET, saat R=1 dan S=0 maka Q=0 dan termasuk kedalam kondisi\r\nRESET, saat R dan S = 1 maka Q = 0 dan termasuk kedalam kondisi\r\nUNDIFINE (terlarang), serta saat R dan S = 0 maka Q=1 dan termasuk\r\nkedalam kondisi LATCH (tetap).\r\n\r\nTabel 3. 3 RS Flip-Flop dengan Gerbang NOR\r\nR S Q Q\r\n0 1 1 0\r\n0 0 1 0\r\n1 1 0 0\r\n1 0 0 1\r\n\r\n3.1.5 JK Master Slave Flip-Flop\r\nBerikut merupakan table hasil percobaan JK Master Slave FF. dapat\r\ndiketahui pada saat J=1 dan K=0 maka Q=1 termasuk kedalam kondisi SET,\r\nsaat J=0 dan K=1 maka Q=0 dan termasuk kedalam kondisi RESET, pada\r\nsaat J dan K =1 maka Q=0 dan termasuk kedalam kondisi TOGGLE, serta\r\nsaat J dan K = 0 maka Q=1 dan termasuk kedalam kondisi MEMORI.\r\n\r\nTabel 3. 4 JK Master Slave Flip-Flop\r\nJ K C1 Q Q Kondisi\r\n1 0 1 0 Set\r\n1 1 0 1 Toggle\r\n1 0 1 0 Set\r\n0 0 1 0 Memori\r\n\r\n11\r\n\r\n0 1 0 1 Reset\r\n0 0 0 1 Memori\r\n1 0 1 0 Set\r\n1 1 0 1 Toggle\r\n1 0 1 0 Set\r\n0 0 1 0 Memori\r\n0 1 1 0 Reset\r\n\r\n3.2.6 D Flip-Flop\r\nBerikut ini table hasil percobaan DFF. Dalam DFF hanya terdapat dua\r\nkondisi yaitu SET dan RESET. Kondisi SET terjadi apabila Q=1 dan\r\nkondisi RESET terjadi apabila Q=0.\r\nTabel 3. 5 D Flip-Flop\r\n\r\nS R I/O C1 Q Q\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n\r\n3.2.7 T Flip-Flop\r\nBerdasarkan data yang telah didapatkan diketahui bahwa S = 1 dan R = 1,\r\npada clock pertama menghasilkan output Q = 0 dan Q̅ = 1 karena T flip-flop\r\nini dibentuk dengan D Flip Flop maka, input resetnya akan di-invers-kan\r\n\r\n12\r\n\r\noleh inverter menjadi S = 1 dan R = 0 kemudian rangkaian TFF di-clock-an\r\nsehingga output yang didapatkan menjadi Q = 0 dan Q̅ = 1 dan pada clock\r\nseterusnya akan dibalik-balik hasil outputnya.\r\nTabel 3. 6 T Flip-Flop\r\n\r\nC1 Q Q\r\n\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\n13\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nDari hasil percobaan Flip Flop yang telah dilakukan dapat disimpulkan\r\nsebagai berikut.\r\n1. Dalam percobaan kita menggunakan berbagai jenis Flip Flop dengan\r\nkarakteristik yang berbeda-beda diantaranya RS Flip Flop gerbang\r\nNAND dan NOR, JK Master Slave Flip Flop, D Flip Flop, dan T\r\nFlip Flop.\r\n2. Sifat atau karakteristik dari RSFF yaitu memiliki empat kondisi\r\ndiantaranya SET, RESET, LATCH (tetap), dan UNDIFINE\r\n(terlarang) sama halnya JK Master Slave FF juga memiliki 4 kondisi\r\nSET, RESET, LATCH dan TOGGLE namun tidak memliki kondisi\r\nterlarang, serta DFF dan TFF yang memiliki kondisi SET dan\r\nRESET.\r\n3. Multivibrator terbagi menjadi 3 yaitu monostabil yaitu hanya\r\nmemiliki 1 kondisi stabil , bistabil yaitu memiliki 2 kondisi stabil\r\natau lebih, dan astabil yaitu kondisi yang berubah-ubah.', 'TUBAGUS ARYA RUDIANSAH', 'UNIT 1'),
(388, '3332210024', 'Percobaan yang pertama adalah dengan komponen resistor sebesar 1kΩ dan\r\nkapasitor sebesar 10μF dihasilkan bentuk gelombang seperti pada gambar 3.1\r\ndengan pengaturan Time/Div sebesar 20 ms dan Volt/Div sebesar 2V/Div. Berikut\r\nini besarnya periode yang dihasilkan dari rangkaian dengan bentuk gelombang\r\nseperti gambar 3.1.\r\n\r\nGambar 3. 1 Gelombang 1kOhm\r\nPerhitungan periode sinyal :\r\n\r\nDengan menggunakan resistor sebesar 1kΩ dan kapasitor sebesar 10μF dihasilkan\r\nperhitungan periode gelombang sebesar 0,00125 s.\r\nPada percobaan kedua untuk multivibrator astabil digunakan resistor sebesar\r\n10kΩ dengan kapasitor yang sama dan pengaturan pada Time/Div serta Volt/Div\r\nyang sama seperti percobaan yang sama dan dihasilkan bentuk gelombang seperti\r\npada gambar 3.2.\r\n\r\nGambar 3. 2 Gelombang 10kOhm\r\n\r\nPerhitungan periode sinyal :\r\n\r\n9\r\n\r\nDengan menggunakan resistor sebesar 10kΩ dan kapasitor sebesar 10μF dihasilkan\r\nperhitungan periode gelombang sebesar 0,01 s. Dari hasil perhitungan periode\r\nsinyal pada kedua percobaan dapat diketahui bahwa semakin besar nilai\r\nhambatannya waktu yang dibutuhkan atau periodenya pun akan semakin banyak\r\ndan sebaliknya.\r\n3.2.2 Multivibrator Bistabil\r\nBerikut merupakan table hasil percobaan multivibrator bistabil dimana multivibrator\r\nbistabil memiliki dua keadaan stabil yang tetap. Seperti yang ditunjukkan pada table 3.1\r\nbahwa kondisi yang dihasilkan akan selalu tetap sampai pulse trigger berubah dan catu\r\ndaya dilepaskan.\r\n\r\nTabel 3. 1 Multivibrator Bistabil\r\nC1 Q\r\n\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\n3.2.3 RS Flip-Flop dengan Gerbang NAND\r\nBerikut ini merupakan table hasil percobaan RSFF dengan menggunakan\r\ngerbang NAND. Dapat dikethaui pada saat R=0 dan S=1 maka Q=0 dan\r\ntermasuk kedalam kondisi RESET, saat R=1 dan S=0 maka Q=1 dan\r\ntermasuk kedalam kondisi SET, saat R dan S = 1 maka Q=1 dan termasuk\r\nkedalam kondisi UNDIFINE (terlarang), serta saat R dan S = 0 maka Q =1\r\ndan termasuk kedalam kondisi LATCH (tetap).\r\nTabel 3. 2 Tabel 3. 2 RS Flip-Flop dengan Gerbang NAND\r\nR S Q\r\n0 1 0 1\r\n0 0 1 1\r\n1 1 1 1\r\n\r\n10\r\n\r\n1 0 1 0\r\n\r\n3.1.4 RS Flip-Flop dengan Gerbang NOR\r\nBerikut merupakan table hasil percobaan RSFF dengan gerbang NOR.\r\nDapat diketahui pada saat R=0 dan S=1 maka Q=1 dan termasuk kedalam\r\nkondisi SET, saat R=1 dan S=0 maka Q=0 dan termasuk kedalam kondisi\r\nRESET, saat R dan S = 1 maka Q = 0 dan termasuk kedalam kondisi\r\nUNDIFINE (terlarang), serta saat R dan S = 0 maka Q=1 dan termasuk\r\nkedalam kondisi LATCH (tetap).\r\n\r\nTabel 3. 3 RS Flip-Flop dengan Gerbang NOR\r\nR S Q\r\n0 1 1 0\r\n0 0 1 0\r\n1 1 0 0\r\n1 0 0 1\r\n\r\n3.1.5 JK Master Slave Flip-Flop\r\nBerikut merupakan table hasil percobaan JK Master Slave FF. dapat\r\ndiketahui pada saat J=1 dan K=0 maka Q=1 termasuk kedalam kondisi\r\nSET, saat J=0 dan K=1 maka Q=0 dan termasuk kedalam kondisi RESET,\r\npada saat J dan K =1 maka Q=0 dan termasuk kedalam kondisi TOGGLE,\r\nserta saat J dan K = 0 maka Q=1 dan termasuk kedalam kondisi MEMORI.\r\n\r\nTabel 3. 4 JK Master Slave Flip-Flop\r\nJ K C1 Q Kondisi\r\n1 0 1 0 Set\r\n1 1 0 1 Toggle\r\n1 0 1 0 Set\r\n0 0 1 0 Memori\r\n\r\n11\r\n\r\n0 1 0 1 Reset\r\n0 0 0 1 Memori\r\n1 0 1 0 Set\r\n1 1 0 1 Toggle\r\n1 0 1 0 Set\r\n0 0 1 0 Memori\r\n0 1 1 0 Reset\r\n\r\n3.2.6 D Flip-Flop\r\nBerikut ini table hasil percobaan DFF. Dalam DFF hanya terdapat dua\r\nkondisi yaitu SET dan RESET. Kondisi SET terjadi apabila Q=1 dan\r\nkondisi RESET terjadi apabila Q=0.\r\nTabel 3. 5 D Flip-Flop\r\n\r\nS R I/O C1 Q\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n\r\n3.2.7 T Flip-Flop\r\nBerdasarkan data yang telah didapatkan diketahui bahwa S = 1 dan R = 1,\r\n\r\npada clock pertama menghasilkan output Q = 0 dan ̅ = 1 karena T flip-\r\nflop ini dibentuk dengan D Flip Flop maka, input resetnya akan di-invers-\r\n\r\n12\r\n\r\nkan oleh inverter menjadi S = 1 dan R = 0 kemudian rangkaian TFF di-\r\nclock-an sehingga output yang didapatkan menjadi Q = 0 dan ̅ = 1 dan\r\n\r\npada clock seterusnya akan dibalik-balik hasil outputnya.\r\n\r\nTabel 3. 6 T Flip-Flop\r\n\r\nC1 Q\r\n\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\n13\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nDari hasil percobaan Flip Flop yang telah dilakukan dapat disimpulkan\r\nsebagai berikut.\r\n1. Dalam percobaan kita menggunakan berbagai jenis Flip Flop\r\ndengan karakteristik yang berbeda-beda diantaranya RS Flip Flop\r\ngerbang NAND dan NOR, JK Master Slave Flip Flop, D Flip Flop,\r\ndan T Flip Flop.\r\n2. Sifat atau karakteristik dari RSFF yaitu memiliki empat kondisi\r\ndiantaranya SET, RESET, LATCH (tetap), dan UNDIFINE\r\n(terlarang) sama halnya JK Master Slave FF juga memiliki 4\r\nkondisi SET, RESET, LATCH dan TOGGLE namun tidak\r\nmemliki kondisi terlarang, serta DFF dan TFF yang memiliki\r\nkondisi SET dan RESET.\r\n3. Multivibrator terbagi menjadi 3 yaitu monostabil yaitu hanya\r\nmemiliki 1 kondisi stabil , bistabil yaitu memiliki 2 kondisi stabil\r\natau lebih, dan astabil yaitu kondisi yang berubah-ubah.', 'PUTRI AULIA', 'UNIT 1'),
(389, '3332190077', 'Pada praktikum unit 5 tentang flip-flop ini terdiri dari beberapa\r\npercobaan. Berikut adalah masing masing analisa dari percobaan yang telah\r\ndilakukan pada praktikum unit ini.\r\n3.2.1 Multivibrator Astabil\r\n\r\nMultivibrator astabil meruapak suatu rangkaian yang keadaan pada\r\nkeluarannya itu tidak memiliki kestabilan pada satu kondisi saja. Kondisi\r\npada keluarannya berubah secara terus menerus dari keadaan 0 sampai\r\ndengan 1 dan dilakukan secara bergantian.\r\nPada percobaan ini kita melihat bentuk gelombang yang ditampilkan\r\npada osiloskop. Kita melakukan dua percobaan dimana hambatan yang\r\npertama sebesar 1 kOhm dan yang kedua adalah 10 kOhm.\r\n\r\n8\r\n\r\nHasil yang ditunjukkan pada osiloskop dengan kedua besaran\r\nhambatan yang digunakan adalah tidak terlalu banyak perubahan dalam\r\nbentuk gelombangnya sama keduanya, perbedaannya ada pada perubahan\r\nbentuk sinyal dimana semakin kecil hambatannya semakin besar juga\r\nbentuk perubahan sinyal yang tampil pada osiloskop.\r\n3.2.2 Multivibrator Bistabil\r\n\r\nMultivibrator Bistabil adalah suatu rangnaian yang menghasilkan dua\r\nkeadaan stabil. Pada prakttikum unit ini secara keseluruhan menggunakan\r\ncara kerja dari multivibrator bistabil. Pada percobaan kita menggunakan\r\nmultivibrator pada rangkaian T flip-flop.\r\nBerikut adalah tabel percobaan dengan masukan yang sesuai dengan\r\nprosedur percobaan.\r\n\r\nTabel 3. 1 Multivibrator Bistabil\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nDapar dilihat dari percobaan diatas bahwa ketika diberikan masukan\r\nsemua percobaan yang dilakukan merubah masukannya menjadi keluaran\r\nyang berbeda dengan masukannya.\r\n3.2.3 RS Flip-Flop dengan Gerbang NAND\r\n\r\nRS Flip-Flop dengan gerbang NAND memiliki nilai Q yang selalu\r\nsama dengan nilai S sedangkan untuk nilai Q’ selalu sama dengan nilai R.\r\nSetelah melakukan percobaan sesuai dengan prosedur percobaan. Berikut\r\nadalah tabel percobaan yang telah diisi.\r\n\r\n9\r\n\r\nTabel 3. 2 RSFF dengan Gerbang NAND\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 0 1\r\n1 0 0 1\r\n\r\nPada tabel diatas bisa dilihat bahwa kondisi terlarang pada tabel diatas\r\nadalah percobaan kedua disaat Q=Q’=1 yaitu pada percobaan kedua.\r\n3.2.4 RS Flip-Flop dengan Gerbang NOR\r\n\r\nPada percobaan ini tidak terlalu jauh berbeda dibanding percobaan\r\nRSFF dengan menggunakan gerbang NAND, perbedaannya adalah kondisi\r\nRSFF dengan gerbang NOR memiliki nilai Q yang selalu sama dengan nilai\r\nR sedangkan nilai Q’ memiliki nilai yang selalu sama dengan nilai S.\r\nSetelah melakukan peercobaan yang sesuai dengan prosedur\r\npercobaan. Berikut adalah tabel percobaan yang telah diisi dan dapat kita\r\nanalisa dari hasilnya.\r\n\r\nTabel 3. 3 RSFF dengan Gerbang NOR\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 0\r\n1 1 0 0\r\n1 0 0 1\r\n\r\nPada percobaan ini dapat kita lihat bahwa menggunakan gerbang\r\nNOR memiliki kondisi terlarang ketika Q=Q’=0 jadi kondisi terlarang pada\r\npercobaan ini berada pada percobaan ketiga.\r\n3.2.5 JK Master Slave Flip-Flop\r\n\r\nPada percobaan JK Master Slave flip-flop dapat dikatakan flip-flop\r\npengembangan dari RSFF. Perbedaannya dengan RSFF adalah jumlah input\r\npada rangkaiannya. Adapun jumlah input pada yang masuk pada rangkaian\r\nJK Master Slave flip-flop ada 3 yaitu J, K, dan Clock.\r\n\r\n10\r\n\r\nSetelah melakukan percobaan sesuai dengan prosedur percobaan\r\n\r\nberikut adalah tabel hasil percobaan dari percobaan JK Master Slave flip-\r\nflop.\r\n\r\nTabel 3. 4 JK Master Slave Flip-Flop\r\nJ K C1 Q Q̅ Kondisi\r\n1 0 1 0\r\n1 1 0 1\r\n1 0 1 0\r\n0 0 1 0\r\n0 1 0 1\r\n0 0 0 1\r\n1 0 1 0\r\n1 1 0 1\r\n1 0 1 0\r\n0 0 1 0\r\n0 1 0 1\r\n\r\nPada tabel diatas bisa kita lihat bahwa kondisi set didapatkan saat\r\nClock 1 maupun 0 menghasilkan kondisi set saat J=1 dan K=0. Untuk\r\nkondisi reset didapatkan saat nilai J=0 dan K=1 pada saat nilai yang keluar\r\ndari Clock berapapun.\r\n3.2.6 D Flip-Flop\r\n\r\nDFF merupakan flip-flop yang dapat dibentuk dengan JKFF dengan\r\nmenambahkan gerbang NOT yang menghasilkan input D yang baru.\r\nInformasi data pada masuk D akan disimpan akan disimpan pada output Q\r\nhanya apabilan input Clock dalam keadaan 1. Jika Clock berkondisi 0 maka\r\nperubahan data pada masukan Q ridak mempengaruhi hingga masukan\r\nClock Kembali ke 1.\r\nSetelah melakukan percobaan sesuai dengan prosedur percobaan.\r\nBerikut adalah tabel hasil percobaan yang telah diisi.\r\n\r\n11\r\n\r\nTabel 3. 5 D Flip-Flop\r\n\r\nS R I/O C1 Q Q̅\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n\r\nDapat dilihat pada tabel percobaan diatas bahwa ciri dari D flip-flop\r\nadalah nilai Q selalu mengikuti nilai input yang diberikan pada D.\r\n3.2.7 T Flip-Flop\r\n\r\nTFF merupakan rangkaian flip-flop yang dapat dibentuk dari\r\nrangkaian JKFF dengan hanya menyambungkan kedua input pada JKFF\r\nmaka terbentuklah TFF. TFF memiliki sifat membalik output sebelumnya\r\napabila inputnya tinggi dan tetap mempertahankan outputnya apabila\r\ninputnya rendah.\r\nSetelah melakukan percobaan sesuai dengan prosedur percobaan.\r\nBerikut adalah tabel nilai hasil percobaan yang dilakukan.\r\nTabel 3. 6 T Flip-Flop\r\n\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nDapat dilihat pada tabel diatas bahwa rangkaian TFF meruapakan\r\nrangkaian yang digunakan untuk mendapatkan output yang berubah-ubah.\r\nHal tersebut dikarenakan outputnya tidak dapat dikatakan set ataupun reset\r\nakibat Clock yang terus berjalan dan tidak memiliki kepastian yang tetap.\r\n\r\n12\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\n\r\nPada praktikum unit 5 ini tentang flip-flop kita telah melakukan\r\npercobaan sesuai dari prosedur percobaan. Dari percobaan-percobaan yang\r\ntelah dilakukan kita dapat mengambil kesimpulan seperti berikut :\r\n1) Flip-flop ada banyak jenis diantaranya adalah RS Flip-Flop, JK Master\r\nSlave Flip-Flop, T Flip-Flop, dan juga D Flip-Flop\r\n2) Kegunaan flip-flop secara general adalah elemen untuk penyimpanan data.\r\n3) Multivibrator adalah perangkat atau rangkaian elektronik yang\r\nmenghasilkan gelombang non-sinusoidal seperti gelombang persegi,\r\ngelombang persegi panjang dan gelombang gergaji.', 'ATHALLAH ZAIDAN', 'UNIT 1');
INSERT INTO `plagiator_postmodel` (`id`, `nim`, `isi_laprak`, `nama`, `unit`) VALUES
(390, '3332200066', 'Di RS, flip-flop memiliki dua nilai input, \"R\" dan \"S\" juga input.\r\nDimana R adalah RESET dan S adalah SET. Dapat dilihat pada tabel di\r\nbawah untuk lebih jelas dan analisis data percobaan.\r\n\r\nTabel 3.7 RS Flip-Flop dengan Gerbang NAND[2]\r\nE S Q Q̅ Kondisi\r\n0 1 1 0 Set\r\n0 0 1 1 Terlarang\r\n1 0 0 1 Reset\r\n1 1 0 0 Memory\r\nMenggunakan data pada tabel di atas, kita dapat melihat bahwa flip\r\n- flop RS memiliki dua gerbang input R dan S. Jika R = 0 dan S = 1, Anda\r\ndapat melihat bahwa Q = 1 dan = 0 menghasilkan . Hal ini menunjukkan\r\nbahwa kondisi terpenuhi. Ketika kondisi diatur, RS flip-flop menghitung\r\ndan beroperasi sesuai dengan gerbang. Kemudian, jika R = 1 dan S = 0,\r\nkeadaan atau kondisi reset dibangkitkan. Saat kondisi direset, RS FlipFlop\r\nakan mengulang hitungan dari 0 atau mengulang program lagi. Jika input R\r\n\r\n9\r\n\r\n= 0 dan S = 0, Q dan nilai 1 dihasilkan, maka RS FlipFlop dinonaktifkan\r\npada titik ini, tetapi keadaan ini karena RS FlipFlop tidak dapat membaca\r\natau memproses data di input. Hal ini tidak terjadi. Oleh karena itu, kondisi\r\nQ dan 2, yaitu set dan reset, terjadi secara bersamaan. Juga, jika R = 1 dan\r\nS = 1, Q dibangkitkan, bernilai 0, dan RS flip-flop mengalami status\r\nmemori. Kondisi simpan adalah bahwa Q tidak berubah dan RS FlipFlop\r\nmenggunakan kembali input sebelumnya dan memulai ulang dari 0 atau\r\nmengulang program lagi.\r\n3.1.2 RS Flip-Flop dengan Gerbang NOR\r\n\r\nDi RS, flip-flop memiliki dua nilai input, \"R\" dan \"S\" juga input.\r\nDimana R adalah RESET dan S adalah SET. Lihat tabel di bawah untuk\r\ntinjauan yang jelas dan analisis data percobaan.\r\n\r\nTabel 3.8 RS Flip-Flop dengan Gerbang NOR[2]\r\nR S Q Q̅ Kondisi\r\n0 1 1 0 Set\r\n0 0 1 1 Memory\r\n1 1 0 0 Terlarang\r\n1 0 0 1 Reset\r\n\r\nMenggunakan data pada tabel di atas, kita dapat melihat bahwa RS\r\nflip-flop memiliki dua gerbang input R dan S. Anda juga dapat melihat dari\r\ngerbang NOR bahwa keadaan terlarang dapat terjadi ketika R dan S adalah\r\n1. Jika ada nilai input R dan S, keadaan memori akan terjadi. 0\r\n3.2.3 JK Master Slave Flip-Flop\r\n\r\nFlip-flop master-slave JK adalah dua atau lebih flip-flop input dan\r\ntidak memiliki larangan, tetapi larangan ini tidak menghapusnya dan\r\nmenggantinya dengan status yang diaktifkan. Dari kedua input yang\r\ndimaksud, terdapat J dan K yang memiliki fungsi yang sama dengan R dan\r\nS. Saat jam ditemukan atau saat pintu keluar berubah. Di bawah ini adalah\r\ntabel kebenaran JK Master-Slave Flip-Flop.\r\n\r\nTabel 3.9 JK Master Slave Flip-Flop[2]\r\n\r\nJ K C1 Q Q̅ Kondisi\r\n1 0 1 0 Set\r\n1 1 0 1 Toggle\r\n1\r\n0\r\n0 1 0 Set\r\n0\r\n000\r\n0 1 0 Memory\r\n0 1 0 1 Reset\r\n\r\n10\r\n\r\n0 0 0 1 Memory\r\n1 0 1 0 Set\r\n1 1 0 1 Toggle\r\n1 0 1 0 Set\r\n0 0 1 0 Memory\r\n0 1 0 1 Reset\r\n\r\nBerdasarkan data pada tabel flip-flop master-slave JK dengan tiga\r\npin input J, K, dan CL (clock), disebut kondisi set untuk output Q = 1 dan\r\nQ = 0. Jika Q = 0 dan = 1, ini juga dikenal sebagai kondisi reset. Status\r\npenyimpanan terjadi ketika Q sama dengan urutan sebelumnya, yang\r\ndisebut status penyimpanan. Kondisi penitipan ditandai dengan J dan K\r\ndengan nilai 0. Juga, dalam kondisi toggle, jika Q dan adalah kebalikan dari\r\nurutan sebelumnya, itu disebut kondisi toggle. Kondisi switching ditandai\r\ndengan J dan nilai K adalah 1.\r\n\r\n3.2.4 D Flip-Flop\r\n\r\nFlip-flop D tidak lagi terjadi dalam status bebas memori dan beralih,\r\ntetapi flip-flop D hanya fokus pada dua status: set dan reset.\r\nTabel 3.10 D Flip-Flop[2]\r\n\r\nS R I/O C1 Q Q̅\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n\r\nTabel kebenaran di atas hanya berfokus pada satu parameter, yaitu\r\nI/O atau biasa disebut variabel. Perhatikan tabel kebenaran di atas dan\r\nperhatikan I/O. Jika I/O adalah 1 dan Q adalah 1, ini disebut kondisi\r\nkonfigurasi. Sebaliknya, jika I/O bernilai 0, maka Q bernilai 0, yang disebut\r\nkondisi reset.\r\n\r\n11\r\n\r\n3.2.5 T Flip-Flop\r\n\r\nBerikut ini adalah tabel kebenaran dari percobaan T Flip-Flop.\r\nDapat dilihat seperti dibawah ini:\r\n\r\nTabel 3.11 T Flip-Flop[2]\r\n\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\nT-flip-flop hanya memiliki satu syarat: toggle. Oleh karena itu, jika\r\nurutan keluaran sebelumnya memiliki Q = 0 dan = 1, nilai keluaran\r\nberikutnya adalah Q = 1 dan = 0. Kemudian Anda dapat melihat bahwa\r\noutput dari setiap Q adalah kebalikan dari urutan sebelumnya.\r\n3.2.6 Multivibrator Bistabil\r\n\r\nMultivibrator bistabil adalah multivibrator dengan keluaran yang\r\nmemiliki dua keadaan stabil: pulsa pemicu pada input rangkaian\r\nmenganggap rangkaian stabil dan pulsa kedua stabil. Di tempat lain. Ketika\r\ndipicu, output dari rangkaian multivibrator bistabil melompat ke satu\r\nkeadaan (flip) dan kembali ke keadaan berikutnya (gagal) dipicu oleh pulsa\r\npemicu berikutnya.\r\n\r\nTabel 3. 12 Multivibrator Bistabil[2]\r\nC1 Q Q̅\r\n1 0\r\n0 1\r\n1 0\r\n0 1\r\n\r\nBerdasarkan data pada tabel di atas, kita dapat melihat bahwa ia\r\ntetap dalam keadaan ini sampai pulsa pemicu dihasilkan untuk\r\nmengubahnya. Sirkuit stabil dalam kondisi tertentu dan tidak beralih\r\nsampai perintah, atau pulsa, diberikan.\r\n\r\n12\r\nBAB IV\r\nPENUTUP\r\n\r\n4.2 Kesimpulan\r\nPada percobaan praktikum “Flip-Flop” kali ini didapatkan kesimpulannya\r\nsebagaimana seperti berikut ini :\r\n1. Flip-flop meliputi flip-flop RS, flip-flop JK yang merupakan pembaruan\r\n\r\ndari flip-flop RS, flip-flop D yang merupakan bagian dari JKFF, dan flip-\r\nflop T yang merupakan bagian dari JKFF.\r\n\r\n2. Flip-Flop memiliki sifat dan kegunaan antara lain yaitu :\r\na) JK Flip-Flop dipakai menjadi komponen dasar suatu counter atau\r\npencacah naik (up counter) ataupun pencacah turun (down counter).\r\nb) RS Flip-Flop memiliki dua masukan yaitu set & reset, set berfungsi\r\nbuat menyetel keluaran Flip-Flop atau Output Flip-Flop sebagai\r\nberlogika 1.\r\n\r\nc) Dflip-Flop yaitu galat satu Flip-Flop yg bisa menyimpan data, Dflip-\r\nFlop bisa dipakai buat menyimpan data secara tidak aktif & bergerak\r\n\r\nmaju tergantung dalam desain sirkuit.\r\nd) CRS Flip-Flop difungsikan buat mengatur Set & Reset. Jika pulsa\r\nclock berlogika 0, maka perubahan logik dalam input R & S nir akan\r\nmenyebabkan perubahan dalam hasil Q & Qnot. Akan namun bila\r\npulsa clock berlogik 1, maka perubahan dalam input R & S bisa\r\nmenyebabkan perubahan dalam hasil Q & Q not.\r\ne) T Flip-Flop berfungsi buat menyimpan data biner secara semi tetap\r\n& menciptakan rangkaian counter atau pencacah.\r\n3. Multivibrator dapat didasarkan pada jenis multivibrator monostabil,\r\nbistabil, dan tidak stabil dan cara kerjanya. Multivibrator tidak stabil\r\nbekerja dengan memasukkan sinyal input menggunakan sinyal output.\r\nMultivibrator monostabil berfungsi. Artinya, ketika transistor menjadi\r\nstabil, diberikan pulsa pemicu untuk mengubah keadaan. Multivibrator\r\nbistabil membutuhkan pemicu untuk dapat berubah dari satu keadaan\r\nstabil ke keadaan stabil lainnya.', 'KHAIRUNNAS HIDAYATULLAH', 'UNIT 1'),
(391, '3332200099', 'Pada percobaan ini menggunakan data eksperimen bersama dengan\r\nanalisis praktikum tentang flip-flop untuk memahami perilaku jenis\r\nrangkaian flip-flop dan jenis rangkaian multivibrator.\r\n3.2.1 RS Flip-Flop dengan Gerbang NAND\r\n\r\nDi RS flip-flop memiliki dua nilai input, \"R\" dan \"S\" juga input.\r\nDimana R adalah RESET dan S adalah SET. Lihat tabel di bawah untuk\r\ntinjauan yang jelas dan analisis data eksperimen.\r\n\r\nTabel 3.1 RS Flip-Flop dengan Gerbang NAND[2]\r\nR S Q Kondisi\r\n0 1 1 0 Set\r\n0 0 1 1 Terlarang\r\n1 0 0 1 Reset\r\n1 1 0 0 Memory\r\n\r\nBerdasarkan data pada tabel di atas, kita bisa melihat flip-flop RS\r\nmempunyai dua gerbang input R dan S, dan Q = 1 dan = dibangkitkan\r\nketika R = 0 dan S = 1. .. Jika 0, ini menunjukkan kondisi yang diatur,\r\nmaka flip-flop RS menghitung dan beroperasi sesuai dengan gerbang jika\r\nkondisi diatur. Kemudian, jika R = 1 dan S = 0, kondisi reset dibangkitkan.\r\nSaat kondisi direset, RS FlipFlop akan mengulang hitungan dari 0 atau pun\r\nmengulang program lagi. Jika input R = 0 dan S = 0, Q dan nilai 1\r\ndihasilkan, maka RS FlipFlop dinonaktifkan pada saat ini, tetapi keadaan\r\nini karena RS FlipFlop tidak bisa membaca data di input. Hal ini tidak\r\nterjadi. Oleh karena itu, kondisi Q dan 2, yaitu set dan reset, terjadi pada\r\nsaat yang bersamaan. Juga, jika R = 1 dan S = 1, Q dibangkitkan, dan RS\r\n\r\n15\r\n\r\nflip-flop mengalami status memori. Kondisi simpan adalah bahwa Q tidak\r\nberubah dan RS FlipFlop menggunakan kembali input sebelumnya dan\r\nmemulai ulang dari 0 atau mengulang program lagi.\r\n3.1.2 RS Flip-Flop dengan Gerbang NOR\r\nDi RS flip-flop memiliki dua nilai input, \"R\" dan \"S\" juga input.\r\nDimana R adalah RESET dan S adalah SET. Lihat tabel di bawah untuk\r\ntinjauan yang jelas dan analisis data eksperimen.\r\n\r\nTabel 3.2 RS Flip-Flop dengan Gerbang NOR[2]\r\nR S Q Kondisi\r\n0 1 1 0 Set\r\n0 0 1 1 Memory\r\n1 1 0 0 Terlarang\r\n1 0 0 1 Reset\r\n\r\nMenggunakan data pada tabel di atas, kita dapat melihat bahwa flip-flop\r\nRS\r\nmemiliki dua gerbang input R dan S. Anda juga dapat melihat dari\r\ngerbang NOR bahwa larangan dapat terjadi ketika nilai R dan S adalah 1.\r\nKemudian status memori terjadi ketika input R dan S adalah 0\r\n3.2.2 JK Master Slave Flip-Flop\r\n\r\njika flip-flop master-slave adalah flip-flop lebih dari satu input dan\r\ntidak ada kondisi larangan, kondisi larangan tidak dihilangkan dan diganti\r\ndengan keadaan atau kondisi toggle. Dari kedua input yang dimaksud,\r\nterdapat J dan K yang memiliki fungsi yang sama dengan R dan S. Saat\r\njam ditemukan atau saat pintu keluar berubah. Di bawah ini adalah tabel\r\nkebenaran untuk sandal jepit master-slave JK.\r\nTabel 3.3 JK Master Slave Flip-Flop[2]\r\n\r\nJ K C1 Q Kondisi\r\n1 0 1 0 Set\r\n1 1 0 1 Toggle\r\n1\r\n0\r\n0 1 0 Set\r\n\r\n16\r\n\r\n0\r\n0\r\n0\r\n0\r\n0 1 0 Memory\r\n0 1 0 1 Reset\r\n0 0 0 1 Memory\r\n1 0 1 0 Set\r\n1 1 0 1 Toggle\r\n1 0 1 0 Set\r\n0 0 1 0 Memory\r\n0 1 0 1 Reset\r\n\r\nBerdasarkan data pada tabel flip-flop master-slave JK,\r\nmemiliki tiga terminal input , yaitu J, K, dan CL (clock). Output Q Jika Q\r\n= 1 dan = 0, kondisi konfigurasi. Juga, jika Q = 0 dan = 1, disebut kondisi\r\nreset . Status memori terjadi ketika Q dan sama dengan , seperti pada\r\nurutan sebelumnya yang disebut status memori. Kondisi penyimpanan\r\nuntuk ditandai J dan K dengan nilai 0. Juga kondisi toggle , jika Q dan\r\nadalah kebalikan dari urutan sebelumnya, maka disebut kondisi toggle .\r\nKondisi switching ditandai dengan J dan nilai K adalah 1.\r\n3.2.3 D Flip-Flop\r\nFlipFlop D tidak lagi terjadi dalam kondisi pelepasan memori\r\nberalih , tetapi FlipFlop D fokus pada dua kondisi, Set dan Reset.\r\n\r\nTabel 3.4 D Flip-Flop[2]\r\n\r\nS R I/O C1 Q\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n\r\n17\r\n\r\nTabel kebenaran di atas harus fokus hanya pada satu parameter,\r\nyaitu I/O atau biasa disebut variabel. Perhatikan tabel kebenaran di atas\r\ndan perhatikan I/O. Jika I/O adalah 1 dan Q adalah 1, ini kondisi\r\nkonfigurasi. Sebaliknya, jika I/O adalah 0, maka Q 0 adalah , yang\r\ndisebut kondisi reset.\r\n3.2.4 T Flip-Flop\r\n\r\nPada percobaan T Flip-Flop kita bisamelihat pada Tabel kebenaran\r\ndibawah ini:\r\n\r\nTabel 3.5 T Flip-Flop[2]\r\n\r\nC1 Q\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\nPada flip-flop T hanya ada satu syarat yaitu Toggle. Jadi jika\r\nurutan sebelumnya menghasilkan Q = 0 dan = 1, maka nilai keluaran\r\nberikutnya akan menjadi Q = 1 dan = 0. dan Perhatikan bahwa output dari\r\nsetiap Q adalah kebalikan dari pada urutan sebelumnya.\r\n3.2.5 Multivibrator Bistabil\r\n\r\nMultivibrator bistabil adalah multivibrator dengan keluaran yang\r\nmempunyai dua keadaan stabil: pulsa pemicu pada input rangkaian\r\nmenganggap rangkaian stabil dan pulsa kedua stabil. Di tempat lain.\r\nKetika dipicu, output dari rangkaian multivibrator bistabil melompat ke\r\nsatu keadaan (flip) dan kembali keadaan berikutnya (gagal) dipicu oleh\r\npulsa pemicu berikutnya.\r\n\r\nTabel 3. 6 Multivibrator Bistabil[2]\r\nC1 Q ̅\r\n1 0\r\n0 1\r\n1 0\r\n\r\n18\r\n0 1\r\n\r\nBerdasarkan data pada tabel di atas, kita dapat melihat bahwa itu\r\ntetap lingkup keadaan itu sampai pulsa pemicu yang mengubahnya\r\nterjadi. Sirkuit stabil dalam kondisi tertentu, tidak menjadi sakelar\r\nperintahyangditentukan.\r\n\r\n19\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nBerdasarkan pada praktikum \"Flip Flop\" dilakukan, dapat menggambar\r\ndari kesimpulan berikut.\r\n1. Flip-flops termasuk jenis tipe, rumah sakit flip-flop, JK flip flop, D flip flop, D\r\nflip-flop update, bagian dari JKFF, dan T flip-update. Jepit adalah bagian dari\r\njkff..\r\n2. Flip-flop sedang digunakan dan digunakan. A. JK Flipflop telah meningkat\r\nsebagai komponen dasar dari penghitung atau enumerasi (konter) atau turun\r\nkonter. Misalnya, rumah sakit flip-flop membantu mengatur output output flip\r\nflop atau flip-flops ke logika 1. C. DFLIPFLOP adalah salah satu sandal jepit\r\nyang bisa menyimpan data, dan Anda dapat menyimpan statistik data\r\nmenggunakan DFLICPOLOP dan menghemat secara dinamis sesuai dengan\r\ndesain sirkuit. . CRS FlipFlop diaktifkan untuk mengelola set dan reset. Jika pulsa\r\nclock logis 0, maka perubahan logis pada input R dan S tidak akan menyebabkan\r\nperubahan pada output Q dan Qnot. Namun, jika pulsa clock adalah Logika 1,\r\nmengubah input R dan S dapat mengubah output nada Q dan Q. e. T FlipFlop\r\ndigunakan untuk menyimpan data biner secara semi permanen dan membuat\r\nrangkaian pencacah atau counter.\r\n\r\n3. Multivibrit memanfaatkan jenis dan jenis pekerjaan berdasarkan jenis multi-\r\ncreterator monostable, bistable, dan tipe astab. Astad Multivibrital menggunakan\r\n\r\nsinyal output menggunakan sinyal output dalam cara kerjanya. Karena\r\nmultivibrator monostable bekerja, pulsa pemicu diberikan karena transistor adalah\r\nkeadaan yang stabil, sehingga situasi dapat berubah. Multivibrator yang dapat\r\ndibersihkan adalah perlu pemicu untuk membuat perubahan berdasarkan kondisi\r\nyang stabil, karena berhasil.', 'MOCHAMAD IRFAN RIFA’I', 'UNIT 1'),
(392, '3332210088', 'Multivibrator Bistabil yaitu Multivibrator yang memiliki keluaran\r\ndengan dua keadaan stabil, dua keadaannya yaitu Pulsa triger pada\r\nmasukan rangkaian akan menyebabkan rangkaian diasumsikan dengan\r\nkondisi stabil pada salah satu dan Pulsa kedua akan menyebabkan kondisi\r\nstabil pada lainnya. Output pada rangkaian multivibrator Bistabil akan\r\nlompat pada satu kondisi (Flip) pada saat dipicu dan bergeser kembali ke\r\nkondisi (Flop) selanjutnya yang dipicu dengan pulsa triger selanjutnya.\r\n\r\nTabel 3. 1 Multivibrator Bistabil\r\nC1 Q Q̅\r\n1 0\r\n0 1\r\n1 0\r\n0 1\r\n\r\nBerdasarkan data dari tabel diatas dapat diketahui bahwa akan tetap dalam\r\nkondisi tersebut sampai ada pulsa Triger untuk merubah nya. Rangkaian\r\nakan menjadi stabil pada suatu kondisi dan tidak akan berubah menjadi\r\nToggle sampai ada perintah yang diberi yaitu pulsa.\r\n3.2.2 RS Flip-Flop dengan Gerbang NAND\r\n\r\nPada RS Flip-Flop memiliki 2 nilai Masukan dan juga inputan, yaitu\r\n“R” dan “S”, dimana R itu RESET dan S itu SET. Untuk melihat jelas dan\r\nmenganalisis data pada percobaan dapat dilihat pada Tabel dibawah ini.\r\n\r\nTabel 3.2 RS Flip-Flop dengan Gerbang NAND\r\n\r\nBerdasarkan data dari Tabel diatas dapat diketahui bahwa RS Flip-\r\nFlop memiliki dua buah gerbang inputan R dan S, dapat diketahui ketika\r\n\r\nR = 0 dan S = 1, maka akan mengahasilkan Q = 1 dan Q̅= 0 maka ini\r\nmenandakan kondisi Set, jika kondisinya set maka RS Flip-Flop akan\r\nberhitung dan bekerja sesuai dengan gerbangnya. Kemudian selanjutnya\r\nketika R = 1 dan S = 0, maka akan menghasilkan keadaan atau kondisi\r\nReset, Jika kondisinya Reset maka RS Flip-Flop akan mengulangi\r\nhitungannya dari 0 lagi atau mengulangi programnya lagi. Pada saat input\r\nR = 0 dan S = 0, maka akan mengahasilkan Q dan Q̅bernilai 1, pada saat\r\nini RS Flip-Flop akan mengalami kondisi terlarang, kondisi ini tidak boleh\r\nterjadi, karena RS Flip-Flop tidak dapat membaca atau memproses data\r\npada inputan. Oleh sebab itu Q dan Q̅akan mengalami 2 kondisi sekaligus\r\nyaitu Set dan Reset. Selanjutnya ketika R = 1 dan S = 1, maka akan\r\nmenghasilkan Q dan Q̅ bernilai 0, maka RS Flip-Flop akan mengalami\r\nkondisi memory. Kondisi memory yaitu kondisi dimana Q tidak berubah\r\ndan RS Flip-Flop akan menggunakan inputan sebelumnya lagi dimulai\r\ndari 0 lagi atau mengulangi programnya lagi.\r\n3.2.3 RS Flip-Flop dengan Gerbang NOR\r\n\r\nPada RS Flip-Flop memiliki 2 nilai Masukan dan juga inputan, yaitu\r\n“R” dan “S”, dimana R adalah RESET dan S adalah SET. Untuk melihat\r\njelas dan menganalisis data pada percobaan dapat dilihat pada Tabel\r\ndibawah ini.\r\n\r\nTabel 3.3 RS Flip-Flop dengan Gerbang NOR\r\n\r\nBerdasarkan data dari Tabel diatas dapat diketahui bahwa RS Flip-\r\nR S Q Q̅ Kondisi\r\n\r\n0 1 1 0 Set\r\n0 0 1 1 Terlarang\r\n1 0 0 1 Reset\r\n1 1 0 0 Memory\r\n\r\nR S Q Q̅ Kondisi\r\n0 1 1 0 Set\r\n0 0 1 1 Memory\r\n1 1 0 0 Terlarang\r\n1 0 0 1 Reset\r\n\r\nFlop memiliki dua buah gerbang inputan R dan S, dapat diketahui pada\r\nGerbang NOR, kondisi terlarang dapat terjadi ketika R dan S bernilai 1.\r\nSelanjutnya akan mengalami kondisi memory jika memiliki inputan R dan\r\nS bernilai 0.\r\n3.2.4 JK Master Slave Flip-Flop\r\n\r\nJk Master Slave Flip-Flop adalah Flip-Flop yang memiliki 2 inputan\r\natau lebih dan tidak adanya kondisi terlarang, Namu pada kondisi\r\nterlarang tersebut bukan dihilangkan melainkan digantikan dengan\r\nkeadaan atau kondisi toggle. Dari 2 inputan yang dimaksud adalah J dan\r\nK yang memiliki fungsi sama seperti R dan S. Jika ditemukan atau\r\nterdapat clock maka akan terjadi perubahan pada outputnya. Berikut tabel\r\nkebenaran dari JK Master Slave Flip-Flop.\r\n\r\nTabel 3.4 JK Master Slave Flip-Flop\r\nJ K C1 Q Q̅ Kondisi\r\n1 0 1 0 Set\r\n1 1 0 1 Toggle\r\n1\r\n0\r\n0 1 0 Set\r\n0\r\n0\r\n0\r\n0\r\n0 1 0 Memory\r\n0 1 0 1 Reset\r\n0 0 0 1 Memory\r\n1 0 1 0 Set\r\n1 1 0 1 Toggle\r\n1 0 1 0 Set\r\n0 0 1 0 Memory\r\n0 1 0 1 Reset\r\nBerdasarkan data dari tabel JK Master Slave Flip-Flop yang mimiliki\r\ntiga buah terminal inputan yaitu J, K, dan CL(Clock), ketika Output\r\nQ = 1 dan Q̅= 0 maka akan disebut dengan kondisi Set. Selanjutnya ketika\r\nQ = 0 dan Q̅= 1 maka akan disebut dengan kondisi Reset. Pada kondisi\r\nmemory terjadi ketika Q dan Q̅ sama seperti sequense sebelumnya,\r\nmaka ini disebut dengan kondisi memory. Kondisi memory ditandai\r\ndengan J dan K bernilai 0. Dan pada kondisi Toggle ketika Q dan Q̅\r\nberkebalikan dengan sequense sebelumnya, maka dinamakan kondisi\r\ntoggle. Kondisi toggle ditandai dengan J dan K bernilai 1.\r\n\r\n3.2.5 D Flip-Flop\r\n\r\nD Flip-Flop sudah tidak terjadi lagi kondisi output memory dan\r\ntoggle, namun pada D Flip-Flop ini hanya berfokus pada 2 kondisi yaitu\r\nSet dan Reset.\r\n\r\nTabel 3.5 D Flip-Flop\r\n\r\nS R I/O C1 Q Q̅\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\nPada tabel kebenaran diatas hanya perlu berfokus pada 1 parameter\r\nsaja, yaitu I/O atau disebut variabel. Jika kita lihat pada tabel kebenaran\r\ndiatas kita fokuskan para I/O, ketika I/O bernilai 1 maka Q akan bernilai\r\n1, ini disebut dengan kondisi Set. sedangkan ketika I/O bernilai 0 maka\r\npada Q akan memiliki 0 dan ini dinamakan kondisi reset.\r\n3.2.6 T Flip-Flop\r\nPada percobaan T Flip-Flop kita dapat melihat pada Tabel kebenaran\r\ndibawah ini:\r\n\r\nTabel 3.6 T Flip-Flop\r\n\r\nPada T Flip-Flop ini hanya memiliki satu buah kondisi yaitu Toggle,\r\njadi ketika sequense keluaran sebelumnya Q = 0 dan Q̅= 1, maka keluaran\r\nselanjutnya akan memiliki nilai Q =1 dan Q̅= 0. Maka dapat diketahui\r\nkeluaran dari masing-masing Q dan Q̅ hanya berkebalikan dengan\r\nSequense sebelumnya\r\n\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nSetelah dilakukannya percobaan dapat disimpulkan hasil dari percobaan\r\ntersebut, sebagai berikut :\r\n1. Flip-Flop terdiri dari beberapa jenis seperti RS flip-flop, JK Master-slave\r\nFlip-flop, D Flip-Flop dan T flip-flop.\r\n2. Flip-flop tersebut memiliki fungsinya masing-masing seperti salah satu\r\nfungsinya sebagai lampu lalu lintas.\r\n3. Multivibrator terdiri dari 3 jenis yaitu Astabil, Bistabil, dan Monostabil.\r\n4. Multivibrator dapat dirangkai dan dilihat jenis gelombang melalui\r\nosiloskop.', 'SAIF ADITYA RACHMAN', 'UNIT 1'),
(393, '3332210083', 'Berikut ini adalah analisis hasil percobaan\r\nMultivibrator Astabil atau Multivibrator Astabil adalah salah satu\r\njenis multivibrator tanpa keadaan tunak atau disebut juga dengan Standar\r\nStabil (Stable Quasi) karena terus menerus berpindah antara dua kondisi\r\nsetelah jangka waktu tertentu yang ditentukan oleh konstanta jumlah waktu\r\nRC (Resistor Capacitor) . Multivibrator yang luar biasa ini sering disebut\r\nsebagai multivibrator yang berjalan bebas atau multivibrator yang berjalan\r\nbebas karena menghasilkan gelombang persegi sebagai outputnya tanpa\r\nmemerlukan input tambahan atau bantuan eksternal berupa pulsa pemicu\r\nuntuk berosilasi.\r\nSelanjutnya adalah multivibrator Bistabil\r\nMultivibrator Bistabil dapat berubah jika kedua level tegangan\r\noutput yang dihasilkan oleh rangkaian multivibrator stabil dan rangkaian\r\nmultivibrator hanya akan mengubah keadaan level tegangan output ketika\r\ndiaktifkan.\r\n\r\nTabel 3. 1 Mltivibrator Bistabil\r\nC1 Q Q̅\r\n1 0\r\n0 1\r\n1 0\r\n0 1\r\n\r\nMultivibrator Bistabil merupakan rangkaian yang outputnya sama dengan\r\nTFF. Dan didapati hasil percobaan multivibrator bistabil adalah di atas.\r\nSelanjutnya adalah hasil dari percobaan RS Flip-Flop dengan\r\nGerbang NAND, yang hasilnya dapat dilihat dari tabel berikut di bawah\r\nIni\r\nTabel 3. 2 RS Flip-Flop dengan Gerbang NAND\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 1 0\r\n1 0 0 1\r\n\r\nDari data di atas didapati bahwa jika R : 0, S : 1 maka ouputnya adalah 1 di\r\nQ dan 0 di Q not\r\nDan selanjutnya adalah menganalisis hasil percobaan RS Flip-Flop dengan\r\nGerbang NOR.\r\nTabel 3. 3 RS Flip-Flop dengan Gerbang NOR.\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 0\r\n1 1 0 0\r\n1 0 0 1\r\nDari data di atas dapat diketahui bahwa jika diinput R = 0, S = 1 maka\r\noutput Q = 1 dan Q̅ = 0,\r\nDan yang selanjutnya adalah menganalisis hasil percobaan JK Master Slave\r\nFlip-Flop\r\nJ K C1 Q Q̅ Kondisi\r\n1 0 1 0 No Change\r\n1 1 0 1 Toggle\r\n\r\n1\r\n0\r\n\r\n1\r\n\r\n0 No Change\r\n\r\n0\r\n0\r\n\r\n1\r\n\r\n0 Latch\r\n\r\n0\r\n1\r\n\r\n0\r\n\r\n1 No Change\r\n\r\n0\r\n0\r\n\r\n0\r\n\r\n1 Latch\r\n\r\n1\r\n0\r\n\r\n1\r\n\r\n0 No Change\r\n\r\n1\r\n1\r\n\r\n0\r\n\r\n1 Toggle\r\n\r\n1\r\n0\r\n\r\n1\r\n\r\n0 No Change\r\n\r\n0\r\n0\r\n\r\n1\r\n\r\n0 Latch\r\n\r\n0\r\n1\r\n\r\n0\r\n\r\n1 No Change\r\n\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1. Kesimpulan\r\nSetelah melakukan percobaan kesimpulan yang didapat adalah.\r\n1. Mengenal jenis-jenis flip-flop.\r\n2. Mengetahui sifat dan kegunaan masing-masing flip-flop.\r\n3. Mengenali jenis-jenis multivibrator dan memahami cara\r\nkerjanya.', 'IRSYAD AZHAR', 'UNIT 1'),
(394, '3332210060', 'Bistable multivibrator merupakan jenis\r\nmultivibrator yang memiliki output dengan dua keadaan\r\nstabil. Pulsa triger pada input rangkaian akan\r\nmenyebabkan rangkaian diasumsikan pada salah satu\r\n\r\n16\r\n\r\nkondisi stabil. Pulsa kedua akan menyebabkan terjadinya\r\npergeseran ke kondisi stabil lainnya. Multivibrator bistabil\r\nini hanya akan berubah keadaan jika diberi pulsa triger\r\nsebagai input. Multivibrator bistable ini sering disebut\r\nsebagai flip-flop. Output rangkaian multivibrator bistabil\r\nakan lompat ke satu kondisi (flip) saat dipicu dan bergeser\r\nkembali ke kondisi lain (flop) jika dipicu dengan pulsa\r\ntriger berikutnya. Rangkaian kemudian menjadi stabil\r\npada suatu kondisi dan tidak akan berubah atau toggle\r\nsampai ada perintah dengan diberi pulsa triger.\r\nAdapun hasil percobaan pada multivibrator bistabil adalah\r\nsebagai berikut.\r\n\r\nTabel 3.1.Multivibrator Bistabil\r\nC1 Q ̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nBerdasarkan tabel 3.1 multivibrator bistabil yang memiliki dua\r\nbuah gerbang inputan J dan K yang bernilai 1 dan 1 dan juga clock\r\ndidapat bahwa, clock pertama memiliki nilai output Q dan Q’ sama\r\ndengan 0 dan 1. clock kedua memiliki nilai output Q dan Q’ sama\r\ndengan 1 dan 0. clock ketiga memiliki nilai output Q dan Q’ sama\r\ndengan 0 dan 1. clock keempat memiliki nilai output Q dan Q’\r\nsama dengan 0 dan 1.\r\n.\r\n3.2.2 RS Flip – Flop dengan gerbang NAND\r\nRS flip-flop adalah dasar dari semua flip-flop yang memiliki\r\n2 gerbang inputan atau masukan, yaitu R dan S. R artinya\r\n\r\n17\r\n\r\n“RESET” dan S artinya “SET”. Flip-flop yang satu ini\r\nmempunyai 2 keluaran atau output, yaitu Q dan Q’.\r\nAdapun hasil percobaan pada RS Flip – Flop dengan gerbang\r\nNAND adalah sebagai berikut.\r\nTabel 3.2 RS Flip-Flop dengan Gerbang NAND\r\nR S Q ̅\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 1 0\r\n1 0 0 1\r\nDari data yang telah didapatkan diketahui bahwa ketika R = 0\r\ndan S = 0 maka didapatkan Q = = 1 ini menandakan kondisi\r\nTerlarang. R = 1 dan S = 0 maka didapatkan Q = 0 dan = 1 ini\r\nmenandakan kondisi Reset. R = 0 dan S = 1 maka didapatkan Q =\r\n1 dan = 0 ini menandakan kondisi Set. R = 1 dan S = 1 maka\r\ndidapatkan Q = 1 dan = 0 ini menandakan kondisi Memori atau\r\nmengulangi output sebelumnya.\r\n3.2.3 Rs Flip – Flop dengan gerbang NOR\r\nRS flip-flop adalah dasar dari semua flip-flop yang memiliki\r\n2 gerbang inputan atau masukan, yaitu R dan S. R artinya\r\n“RESET” dan S artinya “SET”. Flip-flop yang satu ini\r\nmempunyai 2 keluaran atau output, yaitu Q dan Q’.\r\nAdapun hasil percobaan pada RS Flip – Flop dengan gerbang\r\nNOR adalah sebagai berikut.\r\nTabel 3.3 RS Flip-Flop dengan Gerbang NOR\r\nR S Q ̅\r\n0 1 1 0\r\n\r\n18\r\n\r\n0 0 0 1\r\n1 1 0 0\r\n1 0 0 1\r\nBerdasarkan data yang telah didapatkan, diketahui bahwa R =\r\n0 dan S = 1 maka didapatkan Q = 1 dan = 0 ini menandakan\r\nkondisi Set. R = 1 dan S = 0 maka didapatkan Q = 0 dan = 1 ini\r\nmenandakan kondisi Reset. R = 0 dan S = 0 maka didapatkan Q =\r\n0 dan = 1 ini menandakan kondisi Memori atau mengulangi\r\noutput sebelumnya. R = 1 dan S = 1 maka didapatkan Q = = 0\r\nini menandakan kondisi Terlarang.\r\n3.2.4 JK Master Slave Flip – Flop\r\nRS flip-flop adalah dasar dari semua flip-flop yang memiliki\r\n2 gerbang inputan atau masukan, yaitu R dan S. R artinya\r\n“RESET” dan S artinya “SET”. Flip-flop yang satu ini\r\nmempunyai 2 keluaran atau output, yaitu Q dan Q’.\r\nAdapun hasil percobaan pada JK Master Slave Flip – Flop\r\nadalah sebagai berikut.\r\nTabel 3.4 JK Master Slave Flip-Flop\r\nJ K C1 Q ̅ Kondisi\r\n1 0 1 0 Set/lach\r\n1 1 0 1 Toggle\r\n1 0 1 0 Set/lach\r\n0 0 1 0 No change\r\n0 1 0 1 Reset\r\n0 0 0 1 No change\r\n\r\n19\r\n\r\n1 0 1 0 Reset\r\n1 1 0 1 No change\r\n1 0 1 0 Set/lach\r\n0 0 1 0 No change\r\n0 1 0 1 Reset\r\nBerdasarkan data yang telah didapatkan, diketahui bahwa\r\nsaat J dan K bernilai 0 maka, kondisinya mengambil output\r\nsebelumnya. Sedangkan jika J dan K sama-sama bernilai 1 maka,\r\nkondisinya Toggle dari clock.\r\n\r\n3.2.5 D Flip – Flop\r\nRS flip-flop adalah dasar dari semua flip-flop yang memiliki\r\n2 gerbang inputan atau masukan, yaitu R dan S. R artinya\r\n“RESET” dan S artinya “SET”. Flip-flop yang satu ini\r\nmempunyai 2 keluaran atau output, yaitu Q dan Q’.\r\nAdapun hasil percobaan pada D Flip – Flop adalah sebagai\r\nberikut.\r\n\r\nTabel 3.5 D Flip-Flop\r\n\r\nS R I/O C1 Q ̅\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n\r\n20\r\n\r\n1 1 1 1 0\r\n1 1 0 0 1\r\nBerdasarkan data yang telah didapatkan, diketahui bahwa\r\nketika S = 1 dan R = 0 maka, didapatkan Q = 0 dan ̅ = 1 dan\r\nsebaliknya ketika S = 0 dan R = 1 maka, didapatkan output Q = 1\r\ndan ̅ = 0, pada 2 kasus ini bisa dilihat bahwa D Flip-Flop\r\nmenghasilkan output yang terbalik dari RS Flip Flop. Hal itu\r\ndikarenakan pada input resetnya diberi suatu inverter sehingga\r\nnilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S,\r\nR dan I/O bernilai 1 serta diberikan clock didapatkan output Q = 1\r\ndan ̅ = 0, dan pada saat S dan R bernilai 1, dan I/O bernilai 0\r\nserta diberikan clock didapatkan output Q = 0 dan ̅ = 1. Dari\r\nkedua kasus tersebut didapatkan hasil seperti itu karena input\r\nresetny a di-invers-kan dan kemudian di-clock-an rangkaian\r\n\r\ntersebut sehingga, pada saat S dan R bernilai 1 dan R-nya di-\r\ninvers-kan maka, R menjadi 0 lalu inputnya berubah menjadi S =\r\n\r\n1 dan R = 0 dan kemudian di-clock-an sehingga S = 0 dan R = 1\r\ndan didapatkan hasil outputnya Q = 0 dan ̅ = 1 dan sebaliknya.\r\n\r\n1.2.1 T Flip – Flop\r\nRS flip-flop adalah dasar dari semua flip-flop yang memiliki\r\n2 gerbang inputan atau masukan, yaitu R dan S. R artinya\r\n“RESET” dan S artinya “SET”. Flip-flop yang satu ini\r\nmempunyai 2 keluaran atau output, yaitu Q dan Q’.\r\nAdapun hasil percobaan pada T Flip – Flop adalah sebagai\r\nberikut.\r\n\r\nTabel 3.6 T Flip-Flop\r\nC1 Q ̅\r\n0 1\r\n1 0\r\n\r\n21\r\n\r\n0 1\r\n1 0\r\nBerdasarkan data yang telah didapatkan diketahui bahwa S =\r\n1 dan R = 1, pada clock pertama menghasilkan output Q = 0 dan\r\n̅ = 1 karena T flip-flop ini dibentuk dengan D Flip Flop maka,\r\ninput resetnya akan di-invers-kan oleh inverter menjadi S = 1 dan\r\nR = 0 kemudian rangkaian TFF di-clock-an sehingga output yang\r\ndidapatkan menjadi Q = 0 dan ̅ = 1 dan pada clock seterusnya\r\nakan dibalik-balik hasil outputnya seperti yang bisa kita lihat pada\r\ntabel 3.5 T Flip Flop.\r\n\r\n22\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nBerdasarkan pada praktikum yang telah dilakukan, mengenai “Flip Flop”\r\ndapat diambil kesimpulan sebagai berikut.\r\n1. Flip flop terbagi atas beberapa jenis ada RS flip flop, JK flip flop, D flip\r\nflop, dan T flip flop\r\n2. RS flip flop berguna untuk menentukan kondisi set dan reset, JK flip flop\r\nberguna untuk menentukan kondisi toogle, D flip flop adalah RS flip flop\r\nyang di NOT kan, dan T flip flop adalah flip flop toogle berguna untuk\r\nmengetahui nilai toogle.\r\n3. Multivibrator astabil outputnya selalu berubah-ubah, multivibrator bistabil\r\nmemiliki 2 buah output atau bisa disebut flip flop, dan multivibrator\r\nmonostabil memiliki 1 buah output.\r\n4. Multivibrator dirangkai menggunakan kit percobaan dan dihubungkan\r\ndengan resistor.', 'Faishal Fansuri', 'UNIT 1'),
(395, '3332210099', 'Diatas Merupakan Data dari RS flip flop menggunakan rangkaian gerbang NAND.bisa kita\r\nlihat pada saat input R=0 dan S=1 Output Qnya =1 dan\r\n’nya=0,bila dilihat dari ha i o tp tnya keadaan flip flop pada saat itu sedang Set atau\r\nLatch. Dan bika input R=1 S=0 Hasil output Q=0 Dan\r\n\r\n16\r\n\r\n’=1,dari ha ik o tp t it dapat diketah i bah a keadaan flip flopnya dalam keadaanReset.\r\nDan untuk InputR=1 danS=1maka hasil outputnyaQ=0 dan ’=1,Dilihat dari nilai Input\r\ndapat diketahui bahwa keadaan flip flop tersebut dalam keadaan terlaranga atau\r\nforbidden.\r\n2.JKFF Master Slave\r\n\r\nTabel 3.2 JKFF Master Slave\r\n\r\n1. J K C1 Q ̅ Kondisi\r\n1 0 1 0 Set\r\n1 1 0 1 Toggle\r\n1 0 1 0 Set\r\n0 0 1 0 Not change\r\n0 1 0 1 Reset\r\n0 0 1 0 Not change\r\n1 0 1 0 Set\r\n1 1 0 1 Toggle\r\n1 0 1 0 Set\r\n0 0 1 0 Not change\r\n0 1 0 1 Reset\r\n\r\nPada master JKFF tidak terlalu berbeda dengan RSFF karena JKFF merupakan Pengembangan\r\ndari RSFF seperti yang bisa dilihat untuk JKFF memiliki Clock,untuk keadaan set pada JKFF\r\nadalah R=1 dan S=0,lalu untuk keadaan resetnya adalah R=0 dan S=1.Perbedaa JKFF dan\r\nRSFF ada pada keadaan toggle,di RSFF keadaan tersebut adalah keadaan terlarang tetapi di\r\nJKFF keadaan tersebut tidak terlarang melainkan toggle dan bila diberi clock maka outputnya\r\nakan berubah\r\n3.DFF\r\n\r\nTabel 3. 3 DFF\r\n\r\nJ K C1 Q ̅ Kondisi\r\n1 0 1 0 Set\r\n1 1 0 1 Toggle\r\n1 0 1 0 Set\r\n0 0 1 0 Not change\r\n0 1 0 1 Reset\r\n\r\n17\r\n\r\n0 0 1 0 Not change\r\n1 0 1 0 Set\r\n1 1 0 1 Toggle\r\n1 0 1 0 Set\r\n0 0 1 0 Not change\r\n0 1 0 1 Reset\r\n\r\nPada master JKFF tidak terlalu berbeda dengan RSFF karena JKFF merupakan Pengembangan\r\ndari RSFF seperti yang bisa dilihat untuk JKFF memiliki Clock,untuk keadaan set pada JKFF\r\nadalah R=1 dan S=0,lalu untuk keadaan resetnya adalah R=0 dan S=1.Perbedaa JKFF dan\r\nRSFF ada pada keadaan toggle,di RSFF keadaan tersebut adalah keadaan terlarang tetapi di\r\nJKFF keadaan tersebut tidak terlarang melainkan toggle dan bila diberi clock maka outputnya\r\nakan berubah\r\n\r\n18\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1.Kesimpulan\r\nBerikut adalah kesimpulan untuk percobaan kali ini\r\n1. multivibrator memiliki dua jenis yaitu astabil dan bistabil\r\n2. flip flop mempunyai 4 rangkaian', 'Abdie fadillah', 'UNIT 1'),
(396, '3332210020', 'Penulis membuat rangkaian digital RS flip-flop dan akan\r\nmengujinya sesuai dengan gambar rangkaian dibawah ini.\r\n\r\nGambar 3.1. Rangkaian RS Flip-Flop Gerbang NAND[12]\r\nPada saat input R=0 dan S =1, maka akan menghasilkan\r\nnilai Q= 0 dan Q’= 1 atau dalam kondisi terlaran Set.\r\n\r\nGambar 3.2 RS Flip-Flop Gerbang NAND saat R=0 dan S=1\r\nPada saat input R=0 dan S =0, maka akan menghasilkan\r\nnilai Q= 1 dan Q’= 1atau dalam kondisi terlarang.\r\n\r\nGambar 3.3. RS Flip-Flop Gerbang NAND saat R=0 dan S=0\r\nPada saat input R=1 dan S =1, maka akan menghasilkan\r\n\r\n12\r\n\r\nkondisi memori. Flip- Flop berikut menyimpan kondisi saat R=0\r\ndan S =1.\r\n\r\nGambar 3.4. RS Flip-Flop Gerbang NAND saat R=1 dan S=1\r\nPada saat input R=1 dan S =0, maka akan menghasilkan\r\nnilai Q= 1 dan Q’= 0 atau dalam kondisi terlaran Reset.\r\n\r\nGambar 3.5. RS Flip-Flop Gerbang\r\nNAND saat R=1 dan S=0 Tabel 3.1.\r\nTabel Kebenaran RS Flip-Flop Gerbang NAND\r\n\r\nR S Q Q\r\n0 1\r\n\r\n1 0\r\n\r\n0 0\r\n\r\nTerlarang\r\n\r\n1 1\r\n\r\nMemori\r\n\r\n1 0\r\n\r\n0 1\r\n\r\n13\r\n\r\n3.2.2. RS Flip-Flop dengan Gerbang NOR\r\nPenulis membuat rangkaian digital RS flip-flop dan akan\r\nmengujinya sesuai dengan gambar rangkaian dibawah ini.\r\n\r\nGambar 3.6 Rangkaian RS Flip-Flop[13]\r\nPada saat input R=1 dan S =0, maka akan menghasilkan\r\nnilai Q= 1 dan Q’=0 atau dalam kondisi terlaran Set.\r\n\r\nGambar 3.7. RS Flip-Flop Gerbang NOR saat R=0 dan S =1\r\nPada saat input R=0 dan S =0, maka akan\r\nmenghasilkan kondisi memori dengan menyimpan hasil dari\r\ninput sebelumnya yakni saat . R=1 dan S =0\r\n\r\nGambar 3.8. RS Flip-Flop Gerbang NOR saat R=0 dan S =0\r\n\r\n14\r\n\r\nPada saat input R=1 dan S =1, maka akan menghasilkan kondisi\r\nterlarang\r\ndengan menyimpan hasil dari input sebelumnya yakni saat . R=1 dan S\r\n=0\r\n\r\nGambar 3.9. RS Flip-Flop Gerbang NOR saat R=1 dan S =1\r\n\r\nPada saat input R=0 dan S =1, maka akan menghasilkan\r\nnilai Q= 1 dan Q’= 0 atau dalam kondisi terlaran Reset.\r\n\r\nGambar 3.10. RS Flip-Flop Gerbang NOR saat R=0 dan S =1\r\nTabel 3.2. Tabel Kebenaran RS Flip-Flop Gerbang NOR\r\nR S Q Q\r\n0 1\r\n\r\n1 0\r\n\r\n0 0\r\n\r\nMemori\r\n\r\n1 1\r\n\r\nTerlarang\r\n\r\n1 0\r\n\r\n0 1\r\n\r\n15\r\n\r\n3.2.3. JK Master Slave Flip-Flop\r\nDalam percobaan kali ini penulis menggunakan rangkaian\r\nsebagai berikut.\r\n\r\nGambar 3.11. Rangkaian JK Flip-Flop[14]\r\n\r\nJ K CL Q Q’ Keadaan\r\n1 1 1/0 0/1 Toogle\r\n1 0 1 0 Set\r\n0 1 0 1 Reset\r\n0 0 NC NC Memory\r\nPada saat JK FF mendapaatkan input J=1 dan K=1 maka JK FF\r\ndalam keadaan toogle atau inputnya Q bisa bernilai 1/0 begitupun pada\r\noutput Q’. Jika JKFF diberi input J=1 dan K=0 maka Output yang\r\ndidapatkan berupa Q=1 dan Q’=0 sehingga JKFF dalam kondisi Set. Jika\r\nJKFF memperoleh nilai input J=0 dan K=1 maka output yang dihasilkan\r\nberupa Q=0 dan Q’=1 sehingga JKFF memiliki kondisi Reset. Sedangkan\r\npada saat input yang diberikan adalah J=0 dan K=0, maka nilai yang\r\ndihasilkan berupa NC atau dalam keadaan memory.\r\n\r\n16\r\n\r\n3.2.4. D Flip-Flop\r\n\r\nGambar 3.12. Rangkaian D Flip-Flop[15]\r\nTabel 3.3 Tabel Kebenaran D Flip-Flop\r\n\r\nS R I/O C1 Q Q’\r\n1 0 X X 0 1\r\n0 1 X X 1 0\r\n1 1 1 X 1 0\r\n1 1 1 X 1 0\r\n1 1 0 X 0 1\r\n1 1 0 X 0 1\r\n1 1 1 X 1 0\r\n1 1 0 X 0 1\r\nPada Tabel 3.3 kita dapat melihat bahwa saat input S=1, R=0 dan\r\nI/O= X maka output yang dihasilkan berupa Q=0 dan Q’=1. Selain itu, saat\r\nS=0, R=1, dan I/O= X maka houtput yang dihasilkan berupa Q=1 dan Q’=0.\r\nSaat S=R=I/O=1 maka output yang dihasilkan berupa Q=1 dan Q’=0.\r\nSedangkan pada sasat input S=1, R=1, dan I/O=0 maka output\r\nyangdihasilkan berupa Q=0 dan Q’=1.\r\n\r\n3.2.5. T Flip-Flop\r\n\r\nPenulis melakukan pengamatan pada percobaan T Flip-\r\nFlop sesuai dengan gambar rangkaian dibawah ini.\r\n\r\n17\r\n\r\nGambar 3.13. Rangkaian T Flip-Flop[16] Tabel 3.4. Rangkaian T Flip-flop\r\nC Q Q’\r\n0 0 1\r\n1 1 0\r\n0 0 1\r\n1 1 0\r\n\r\nPada saat input S=R=1yang seharusnya termasuk kedalam kondissi\r\nterlarang dalam RSFF dan clock yang pertama, maka akan dihasilkan output\r\nberupa Q=0 dan Q’=1. Saat clock ditekan untuk yang kedua kalinya, maka\r\noutput yang dihasilkan adalah Q=1 dan Q’=0. Saat clock ditekan untuk\r\nketiga kalinya maka output nyang dihasilkan adalah Q=0 dan Q’=1.\r\nSedangkan saat clock ditekan untuk yang keempat kalinya nilai outputnya\r\nberupa Q=1 dan Q’=0. Melalui hasil percobaan tersebut mka penulis\r\nmenyimpulkan bahwa saat rangkaian JKFF mendapati input R=S=1 maka\r\noutput yang dihasilkan berupa keadaan toogle berbedan dengan RSFF yang\r\ntermasuk dalam keadaan terlarang.\r\n\r\n3.2.6. Multivibrator Stabil.\r\nPada saat 10 K Ohm, bergerak dengan cepat dan Max=3,8 Volt\r\n\r\n18\r\n\r\nGambar 3.14 Sinyal Multivibrator Astabil\r\n\r\nGambar 3.15 Sinyal Multivibrator Astabil 100K Ohm\r\n\r\nPada saat resistor diganti menjadi 100 Kohm maka\r\nsinyal bergerak lebih lambat dan V maks= 3,83 Volt\r\n3.2.7. Multivibrator Bistabil.\r\nBerikut merupakan hasil percobaan rangkaian multivibrator Bistabil\r\nTabel 3.5. Tabel Kebenaran Multivibrator Bistabil\r\nC1 Q Q’\r\n0 0 1\r\n1 1 0\r\n0 0 1\r\n1 1 0\r\n\r\n19\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nDari percobaan yang telah dilakukan mengenai ‘’Flip-Flop’’,\r\ndapat diambil kesimpulan sebagai berikut.\r\n1. Jenis-Jenis Flip-Flop ada 4 yaitu : flip-flop SR,flip-flop D,flip-flop\r\nT, serta flip-flop JK.\r\n2. Pada JKFF tidak terjadi keadaan terlarang seperti RSFF pada saat\r\nkedua inoutnya diber nilaoli 1.\r\n3. Multivibrator adalah osilator untuk sinyal pulsa rangkaian\r\nsedangkan jenisnya dibagi menjadi 3 yaitu: multivibrator astabil,\r\nmultivibrator monostabil, dan multivibrator bistabil.', 'Tartila Dinar Haqiqi', 'UNIT 1'),
(397, '3332210010', 'Multivibrator astabil adalah jenis Multivibrator yang tidak berstatus stabil\r\nkarena berpindah terus menerus antara dua kondisi setelah jangka waktu tertentu\r\nyang ditentukan oleh konstanta waktu RC.\r\n\r\nGambar 3. 1Gelombang Resistor 1k ohm\r\n\r\n11\r\n\r\nPada percobaan resistor 1k ohm dan 10k ohm menunjukan hasil gelombang yang\r\nberbeda, dapat dilihat pada gambar diatas.\r\n3.2.2 Multivibrator Bistabil\r\nMultivibrator bistabil adalah multivibrator yang memiliki dua keadaan stabil\r\natau lebih dikenal dengan flip-flop. Flip flop memiliki beberapa jenis yaitu RS\r\nflip-flop, JK master slave flip-flop, D flip-flop dan T flip-flop. Pada percobaan\r\nkali ini diperoleh hasil seperti pada tabel dibawah ini.\r\n\r\nTabel 3. 1 Data Multivibrator Bistabil\r\nC1 Q Q̅\r\n\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nTerlihat pada tabel diatas apabila nilai Q=0 maka nilai Q̅ = 1 dan sebaliknya. Ini\r\nmembuktikan bahwa rangkaian bistabil akan menghasilkan dua keadaan yaitu 0\r\ndan 1.\r\n3.2.3 RS Flip-Flop dengan Gerbang NAND\r\nRS FF merupakan basis dari semua flip-flop yang memiliki 2 gerbang input\r\nyaitu R dan S. R artinya “RESET” dan S artinya “SET”. Pada percoban kali ini\r\nRS Flip-Flop dibuat dari gerbang NAND.\r\n\r\nGambar 3. 2 Gelombang Resistor 10k ohm\r\n\r\n12\r\n\r\nTabel 3. 2 Data RS Flip-Flop dengan Gerbang NAND\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 0 1\r\n1 0 0 1\r\n\r\nRS Flip-flop memiliki dua kondisi, yaitu kondisi flip flop dan kondisi racing.\r\nKondisi flip flop terjadi apabila nilai S=1 maka nilai Q=1 dan nilai R=0 maka\r\nnilai Q̅ = 1. Pada kondisi racing yaitu apabila masukannya bernilai 1,1. Selain\r\nitu, RS Flip-flop memiliki kondi yang disebut sebagai kondisi terlarang dimana\r\nnilai R dan S adalah 0, serta niai Q dan Q̅ adalah 1.\r\n3.2.4 RS Flip-Flop dengan Gerbang NOR\r\nRS FF merupakan basis dari semua flip-flop yang memiliki 2 gerbang input\r\nyaitu R dan S. R artinya “RESET” dan S artinya “SET”. Pada percoban kali ini\r\nRS Flip-Flop dibuat dari gerbang NOR.\r\n\r\nGambar 3. 3 RS Flip-Flop dengan Gerbang NAND\r\n\r\nGambar 3. 4 RS Flip-Flop dengan Gerbang NOR\r\n\r\n13\r\n\r\nTabel 3. 3 DAta RS Flip-Flop dengan Gerbang NOR\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 0\r\n1 1 0 0\r\n1 0 0 1\r\n\r\nRS flip-flop menggunakan gerbang NOR ini merupakan kebalikan dari\r\nrangkaian RS flip-flop yang menggunakan gerbang NAND dimana kondisi\r\nterlarangnya terjadi ketika R dan S bernilai 1. Kondisi flip flop terjadi apabila\r\nnilai S=1 maka nilai Q=1 dan nilai R=0 maka nilai Q̅ = 1. Sedangkan, untuk\r\nkondisi memori terjadi apabila R dan S bernilai 0, kondisi ini akan membuat\r\nrangkaian menimpai nilai output sebelumnya yang membuat nilai keluaran akan\r\nmemunculkan nilai yang sebelumnya.\r\n3.2.5 JK Master Slave Flip-Flop\r\nFlip-flop JK adalah flip-flop yang dibangun berdasarkan pengembangan\r\nflip-flop RS. Flip-flop JK sering digunakan sebagai komponen dasar pencacah\r\nnaik atau turun. JK Master Slave Flip-Flop memilili dua buah JK yang terdiri\r\ndari JK master dan JK slave. Pada JK master berfungsi sebagai ruang\r\npenyimpanan senangkan JK siave berfungsi untuk mentransfer flip flop.\r\n\r\nGambar 3. 5 JK Master Slave Flip-Flop\r\n\r\n14\r\n\r\nTabel 3. 4 Data JK Master Slave Flip-Flop\r\nJ K C1 Q Q̅ Kondisi\r\n1 0 1 0 Racing\r\n1 1 0 1 toogel\r\n1 0 1 0 Racing\r\n0 0 1 0 memori\r\n0 1 0 1 Racing\r\n0 0 0 1 memori\r\n1 0 1 0 Racing\r\n1 1 0 1 toogel\r\n1 0 1 0 Racing\r\n0 0 1 0 memori\r\n0 1 0 1 Racing\r\n\r\nKondisi rasing terjadi ketika output flip flop telat disampaikan ke dalam\r\ninputnya kembali. Kondisi toogel terjadi ketika J dan K bernilai 1. Sedangkan,\r\nuntuk kondisi memori terjadi apabila J dan K bernilai 0, kondisi ini akan\r\nmembuat rangkaian menimpai nilai output sebelumnya yang membuat nilai\r\nkeluaran akan memunculkan nilai yang sebelumnya. Kelebihan JK Flip-flop\r\nadalah tidak adanya kondisi terlarang atau yang berarti di beri berapapun\r\ninputan asalkan terdapat clock maka akan terjadi perubahan pada keluarannya\r\n/ outputnya.\r\n\r\n15\r\n\r\n3.2.6 D Flip-Flop\r\nD Flip-flop merupakan salah satu jenis Flip-flop yang dibangun dengan\r\nmenggunakan Flip-flop JK, setiap masukan akan memberi keadaan yang berbeda.\r\n\r\nTabel 3. 5 D Flip-Flop\r\nJ K I/O C1 Q Q̅\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n\r\nD flip flop akan aktif ketikan J dan K bernilai 1. Sedangkan, jika nilai J dan K\r\nbernilai beda, maka output akan menunjukan kebalikan inputnya, contohnya ketika\r\nJ=0 dan K=1 maka Q=1 dan nilai Q̅ = 0. .D flipflop dibuat agar mempermudah\r\ninputannya.\r\n\r\nGambar 3. 6 D Flip-flop\r\n\r\n16\r\n\r\n3.2.7 T Flip-Flop\r\nFlip-flop T adalah rangkaian flip-flop yang dibuat dengan menggunakan\r\nflip-flop JK yang dua inputnya dihubungkan secara bersamaan, sehingga akan\r\ndiperoleh flip-flop yang bersifat membalik output sebelumnya jika inputnya tinggi\r\ndan output akan tetap jika inputnya rendah.\r\n\r\nTabel 3. 6 T Flip-Flop\r\n\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nT Flip-flop memiliki kondisi toogel yaitu nilai T=1 berubah menjadi 0 dan\r\nketika nilai T= 0 maka akan berubah menjadi 1. Fungsi dari rangkaian ini\r\nadalah untuk mengatasi kondisi telarang pada rangkaian.\r\nGambar 3. 7 T Flip-Flop\r\n\r\n17\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nBerdasarkan pada praktikum yang telah dilakukan mengenai Flip-Flop\r\ndidapatkan kesimpulan sebagai berikut.\r\n1. Rangkaian Flip-Flop memiliki beberapa jenis, yaitu RS flip-flop, JK master\r\nslave flip-flop, D flip-flop dan T flip-flop.\r\n2. Flip-flop digunakan untuk penyimpan data. RS flip-flop dapat dibuat\r\nmenggunakan gerbang NAND dan NOR. Pada JK master slave flip-flop,\r\nmaster berfungsi sebagai ruang penyimpanan dan JK siave berfungsi untuk\r\nmentransfer flip flop. Sedangkan D flip-flop dan T flip-flop dapat dibuat\r\nmenggunakan JK flip-flop.\r\n3. Multivibrator terbagi menjadi dua, yaitu Astabil dan Bistabil. Multivibrator\r\nbistabil adalah multivibrator yang memiliki dua keadaan stabil atau lebih\r\ndikenal dengan flip-flop, dan astabil adalah multivibrator yang keadaannya\r\nselalu berubah-ubah atau biasa disebut osilator. Multivibrator astabil bekerja\r\nmelalui transistor yang memperkuat sinyal output dan meneruskan muatan ke\r\ninput. Sedangkan, multivibrator bistabil dikenal sebagai flip-flip karena akan\r\nberubah menjadi satu ketika diberikan input 0 dan kemudian kembali ke\r\nkeadaan awal.', 'ISTIANAH', 'UNIT 1');
INSERT INTO `plagiator_postmodel` (`id`, `nim`, `isi_laprak`, `nama`, `unit`) VALUES
(398, '3332190100', 'Setelah melakukan prosedur percobaan didapat hasil sebagai berikut:\r\n3.2.1. Multivibrator Astabil\r\nBerikut hasil yang didapat:\r\n\r\nUniversitas Sultan Ageng Tirtayasa\r\n9\r\n\r\nGambar 3. 1 Gelombang Multivibrator Astabil 1k Ohm\r\n\r\nGambar 3. 2 Gambar 3. 1 Gelombang Multivibrator Astabil 10k Ohm\r\nPada percobaan ini, terdapat gambar yang dimana rangkaian\r\nmultivibrator dengan menggunakan resistor 1k Ohm dengan bentuk gelombang\r\nseperti pada gambar 3.1, terlihat panjang gelombangnya cukup berdekatan\r\ndengan besar amplitude 3,8 dengan periode sebesar 0,03 detik. Selanjutnya\r\nrangkaian multivibrator dengan menggunakan resistor 10k Ohm dengan bentuk\r\ngelombang seperti pada gambar 3.2, terlihat panjang gelombangnya sangat\r\njauh untuk 1 gelombang, gelombang tersebut memiliki periode sebesar 0,48\r\ndengan amplitude sebesar 3,8.\r\n\r\n3.2.2. Multivibrator Bistabil\r\nBerikut hasil yang didapat:\r\n\r\nUniversitas Sultan Ageng Tirtayasa\r\n10\r\n\r\nTabel 3. 1 Rangkaian Multivibrator Bistabil\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nPada percobaan ini, terdapat keadaan yang bernama toggle atau perpindahan\r\natau bergantinya variabel outputnya. Dimana saat diberikan clock atau pulsa\r\nmaka variabel Q dan Q̅ akan saling bertukar secara bergantian seperti 0 menjadi\r\n1 dan 1 menjadi 0.\r\n3.2.3. RS Flip-Flop dengan Gerbang NAND\r\nBerikut hasil yang didapat:\r\n\r\nTabel 3. 2 RSFF Gerbang NAND\r\nR S Q Q̅\r\n0 1 0 1\r\n0 0 1 1\r\n1 1 0 1\r\n1 0 1 0\r\n\r\nPada percoaban ini terdapat 2 kondisi yaitu kondisi terlarang dan kondisi\r\nlatch. Kondisi telarang merupakan suatu kondisi yang dimana inputanya tidak\r\ndiperbolehkan dan kondisi terlarang terdapat pada tabel yang diberi warna\r\nmerah. Adapun kondisi latch yaitu kondisi yang akan mengambil memori\r\noutput yang terakhir sebagai nilai outpunya dan pada tabel kondisi ini di warnai\r\ndengan warna hijau.\r\n3.2.4. RS Flip-Flop dengan Gerbang NOR\r\nBerikut hasil yang didapat:\r\n\r\nTabel 3. 3 RSFF Gerbang NOR\r\nR S Q Q̅\r\n\r\nUniversitas Sultan Ageng Tirtayasa\r\n11\r\n\r\n0 1 1 0\r\n0 0 1 0\r\n1 1 0 0\r\n1 0 0 1\r\n\r\nPada percoaban ini terdapat 2 kondisi yaitu kondisi terlarang dan kondisi\r\nlatch. Kondisi telarang merupakan suatu kondisi yang dimana inputanya tidak\r\ndiperbolehkan dan kondisi terlarang terdapat pada tabel yang diberi warna\r\nmerah. Adapun kondisi latch yaitu kondisi yang akan mengambil memori\r\noutput yang terakhir sebagai nilai outpunya dan pada tabel kondisi ini di warnai\r\ndengan warna hijau.\r\n3.2.5. JK Master Slave Flip-Flop\r\nBerikut salah satu hasil yang didapat:\r\n\r\nTabel 3. 4 JKFF Master Slave\r\n\r\nJ K C1 Q Q̅ Kondisi\r\n1 0 1 0 Toggle\r\n1 1 0 1 Racing\r\n1 0 1 0 Toggle\r\n0 0 1 0 Latch\r\n0 1 0 1 Toggle\r\n0 0 0 1 Latch\r\n1 0 1 0 Toggle\r\n1 1 0 1 Racing\r\n1 0 1 0 Toggle\r\n0 0 1 0 Latch\r\n0 1 0 1 Toggle\r\nBerbeda dengan percobaan sebelumnya, pada percobaan ini terdapat 3\r\nkondisi yaitu kondisi racing atau kondisi terlarang, Toggle yaitu kondisi untuk\r\nberpindah nilai outpunya, dan latch atau kondisi memori. Pada tabel 3.4,\r\nterdapat 6 kondisi Toggle, 3 kondisi latch, dan 2 kondisi racing.\r\n\r\nUniversitas Sultan Ageng Tirtayasa\r\n12\r\n\r\n3.2.6. D Flip-Flop\r\nBerikut salah satu hasil yang didapat:\r\n\r\nTabel 3. 5 D Flip-Flop\r\n\r\nS R I/O C1 Q Q̅\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\nPada percobaan ini, terdapat 1 kondisi aja yaitu kondisi Toggle atau\r\nperpindahan nilai output yang ditandai dengan warna kuning. Untuk yang\r\nlainnya saat S, R, dan I/0 (1,1,1) nilainya akan tetap dan tidak terjadi kondisi\r\nToggle.\r\n3.2.7. T Flip-Flop\r\nBerikut salah satu hasil yang didapat:\r\nTabel 3. 6 T Flip-Flop\r\n\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nPercobaan ini mirip dengan percobaan multivibrator bistabil yang\r\ndimana terdapat keadaan yang bernama toggle atau perpindahan atau\r\nbergantinya variabel outputnya. Dimana saat diberikan clock atau pulsa\r\nmaka variabel Q dan Q̅ akan saling bertukar secara bergantian seperti 0\r\nmenjadi 1 dan 1 menjadi 0.\r\n\r\n13\r\nBAB IV\r\nKESIMPULAN\r\n\r\n4.1. Kesimpulan\r\nAdapun kesimpulan dari praktikum unit 3 ini yaitu:\r\n1. Percobaan multivibrator astabil memiliki 2 keluaran dengan menggunakan\r\n2 resistor yang berbeda dengan bentuk gelombang yang berbeda pula saat\r\nnilai resistor kecil maka panjang gelombangnya akan pendek sedankan saat\r\nnilai resistor nya besar maka semakin panjang pula gelombangnya.\r\n2. Percobaan multivibrator bistabil memiliki keadaan toggle yaitu perpindahan\r\noutput saat diberikan clock atau sinyal pulsa.\r\n3. Percobaan RSFF gerbang NAND dengan RSFF dengan gerbang NOR\r\nmemiliki 2 kondisi yaitu kondisi telarang atau memori dengan kondisi\r\nmemori atau latch.\r\n4. Percobaan JKFF Master Slave memiliki 3 kondisi yaitu kondisi kondisi\r\ntelarang atau memori, kondisi memori atau latch, dan keadaan toggle yaitu\r\nperpindahan output.', 'VERNAND PRASETYO', 'UNIT 1'),
(399, '3332210080', 'Adapun hasil percobaan pada multivibrator bistabil adalah\r\nsebagai berikut.\r\n\r\nTabel 3.1.Multivibrator Bistabil\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nBerdasarkan data yang telah didaptkan, diketahui bahwa akan\r\ntetap pada kondisi tersebut hingga pulsa trigger untuk berubah atau\r\ncatu daya dilepas.\r\n3.2.2 RS Flip – Flop dengan gerbang NAND\r\nAdapun hasil percobaan pada RS Flip – Flop dengan gerbang\r\nNAND adalah sebagai berikut.\r\nTabel 3.2 RS Flip-Flop dengan Gerbang NAND\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 1 0\r\n1 0 0 1\r\nDari data yang telah didapatkan diketahui bahwa ketika R = 0\r\ndan S = 0 maka didapatkan Q = Q̅= 1 ini menandakan kondisi\r\nTerlarang. R = 1 dan S = 0 maka didapatkan Q = 0 dan Q̅= 1 ini\r\nmenandakan kondisi Reset. R = 0 dan S = 1 maka didapatkan Q =\r\n1 dan Q̅= 0 ini menandakan kondisi Set. R = 1 dan S = 1 maka\r\n\r\n17\r\n\r\ndidapatkan Q = 1 dan Q̅= 0 ini menandakan kondisi Memori atau\r\nmengulangi output sebelumnya.\r\n3.2.3 Rs Flip – Flop dengan gerbang NOR\r\nAdapun hasil percobaan pada RS Flip – Flop dengan gerbang\r\nNOR adalah sebagai berikut.\r\nTabel 3.3 RS Flip-Flop dengan Gerbang NOR\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 0 1\r\n1 1 0 0\r\n1 0 0 1\r\nBerdasarkan data yang telah didapatkan, diketahui bahwa R =\r\n0 dan S = 1 maka didapatkan Q = 1 dan Q̅= 0 ini menandakan\r\nkondisi Set. R = 1 dan S = 0 maka didapatkan Q = 0 dan Q̅= 1 ini\r\nmenandakan kondisi Reset. R = 0 dan S = 0 maka didapatkan Q =\r\n0 dan Q̅= 1 ini menandakan kondisi Memori atau mengulangi\r\noutput sebelumnya. R = 1 dan S = 1 maka didapatkan Q = Q̅= 0\r\nini menandakan kondisi Terlarang.\r\n3.2.4 JK Master Slave Flip – Flop\r\nAdapun hasil percobaan pada JK Master Slave Flip – Flop\r\nadalah sebagai berikut.\r\nTabel 3.4 JK Master Slave Flip-Flop\r\nJ K C1 Q Q̅ Kondisi\r\n1 0 1 0 Set/lach\r\n1 1 0 1 Toggle\r\n\r\n18\r\n\r\n1 0 1 0 Set/lach\r\n0 0 1 0 No change\r\n0 1 0 1 Reset\r\n0 0 0 1 No change\r\n1 0 1 0 Reset\r\n1 1 0 1 No change\r\n1 0 1 0 Set/lach\r\n0 0 1 0 No change\r\n0 1 0 1 Reset\r\nBerdasarkan data yang telah didapatkan, diketahui bahwa\r\nsaat J dan K bernilai 0 maka, kondisinya mengambil output\r\nsebelumnya. Sedangkan jika J dan K sama-sama bernilai 1 maka,\r\nkondisinya Toggle dari clock.\r\n\r\n3.2.5 D Flip – Flop\r\nAdapun hasil percobaan pada D Flip – Flop adalah sebagai\r\nberikut.\r\n\r\nTabel 3.5 D Flip-Flop\r\n\r\nS R I/O C1 Q Q̅\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n\r\n19\r\n\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\nBerdasarkan data yang telah didapatkan, diketahui bahwa\r\nketika S = 1 dan R = 0 maka, didapatkan Q = 0 dan Q̅ = 1 dan\r\nsebaliknya ketika S = 0 dan R = 1 maka, didapatkan output Q = 1\r\ndan Q̅ = 0, pada 2 kasus ini bisa dilihat bahwa D Flip-Flop\r\nmenghasilkan output yang terbalik dari RS Flip Flop. Hal itu\r\ndikarenakan pada input resetnya diberi suatu inverter sehingga\r\nnilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S,\r\nR dan I/O bernilai 1 serta diberikan clock didapatkan output Q = 1\r\ndan Q̅ = 0, dan pada saat S dan R bernilai 1, dan I/O bernilai 0\r\nserta diberikan clock didapatkan output Q = 0 dan Q̅ = 1. Dari\r\nkedua kasus tersebut didapatkan hasil seperti itu karena input\r\nresetny a di-invers-kan dan kemudian di-clock-an rangkaian\r\n\r\ntersebut sehingga, pada saat S dan R bernilai 1 dan R-nya di-\r\ninvers-kan maka, R menjadi 0 lalu inputnya berubah menjadi S =\r\n\r\n1 dan R = 0 dan kemudian di-clock-an sehingga S = 0 dan R = 1\r\ndan didapatkan hasil outputnya Q = 0 dan Q̅ = 1 dan sebaliknya.\r\n\r\n1.2.1 T Flip – Flop\r\nAdapun hasil percobaan pada T Flip – Flop adalah sebagai\r\nberikut.\r\n\r\nTabel 3.6 T Flip-Flop\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\n20\r\n\r\nBerdasarkan data yang telah didapatkan diketahui bahwa S =\r\n1 dan R = 1, pada clock pertama menghasilkan output Q = 0 dan\r\nQ̅ = 1 karena T flip-flop ini dibentuk dengan D Flip Flop maka,\r\ninput resetnya akan di-invers-kan oleh inverter menjadi S = 1 dan\r\nR = 0 kemudian rangkaian TFF di-clock-an sehingga output yang\r\ndidapatkan menjadi Q = 0 dan Q̅ = 1 dan pada clock seterusnya\r\nakan dibalik-balik hasil outputnya seperti yang bisa kita lihat pada\r\ntabel 3.5 T Flip Flop.\r\n\r\n21\r\n\r\nBAB IV\r\nKESIMPULAN\r\n\r\n4.1 Kesimpulan\r\nBerdasarkan pada praktikum yang telah dilakukan mengenai\r\nADC/DAC didaptkan kesimpulan sebagai berikut.\r\n1. Jenis – jenis Multivibrator\r\na. Multivibrator Astabil\r\nKeadaan selalu berubah – ubah atau biasa disebut\r\nosilator.\r\nb. Multivibrator Bistabil\r\nMempunyai dua keadaan stabil.\r\nc. Multivibrator Monostabil\r\nMempunyai satu keadaan stabil.\r\n\r\n2. Memahami jenis Multivibrator pada Flip – Flop dimana\r\nsirkuit elektornik yang menghasilkan gelombang atau pulsa.\r\n3. Jenis – jenis Flip – Flop diantara lain adalah.\r\na. RS Flip – Flop\r\nRangkaian Flip – Flop yang mempunyai 2 jalan\r\nkeluar Q dan Q̅ dan memiliki 2 masukan, yaitu Reset\r\ndan Set.\r\nb. CRS Flip – Flop\r\nRangkaian Flip – Flop yang dilengkapi dengan\r\nsebuah terminal pulsa clock. Pulsa Clock berfungsi\r\nmengatur kedaan Set dan Reset.\r\nc. D Flip – Flop\r\nD Flip – Flop adalah RS Flip – Flop yang ditambah\r\ndengan suatu inverter pada reset inputnya.\r\nd. T Flip – Flop\r\n\r\n22\r\n\r\nDapat dibentuk dari modifikasi Clocked RSFF, DFF\r\nmaupun JKFF. TFF mempunyai 2 buah terminal\r\noutput Q dan Q̅. TFF banyak digunakan pada', 'BENI RAMDANI', 'UNIT 1'),
(400, '3332210065', 'pada percobaan Multivibrator Astabil 1K ohm kali ini memiliki nilai\r\nT = Time/DIV X DIV = 20ms X 1,2\r\nT = 24 ms\r\nF = 1/T = 1/0,024 = 41,6\r\n\r\ngambar3.21Multivibrator Astabil\r\n\r\n10K ohm\r\n\r\npada percobaan Multivibrator Astabil 1K ohm kali ini memiliki nilai\r\n\r\n17\r\n\r\nT = Time/DIV X DIV = 20ms X 11\r\nT = 220 ms\r\nF = 1/T = 1/0,22 = 4,5\r\n\r\nTABEL 3.1Multivibrator Bistabil\r\nC1 Q Q̅\r\n0 1\r\n\r\n1 0\r\n\r\n0 1\r\n\r\n1 0\r\n\r\nBisa kita lihat pada frekuensi 1k Ohm dan 10k Ohm ,Jadi pada percobaan kali ini\r\nkesimpulannya jika nilai hambatan kecil maka outputnya lebih lesar\r\n\r\ngambar3.22 RS Flip-Flop dengan Gerbang NAND\r\n\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 0 1\r\n1 0 0 1\r\n\r\nTabel 3.2 RS Flip-Flop dengan Gerbang NAND\r\n\r\n18\r\n\r\n● Kondisi terlarang untuk RS Flip-Flop gerbang NAND adalah R = 0 S = 0\r\nRS Flip-Flop dengan Gerbang NAND memiliki kondisi terlarang dimana resetnya 0 dan\r\nset nya 0 maka outputnya akan bernilai 1 -1\r\n\r\ngambar3.23 RS Flip-Flop dengan Gerbang NOR\r\n\r\nTabel 3.3 gerbang NOR\r\n\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 0\r\n1 1 0 0\r\n1 0 0 1\r\nPada percobaan RS Flip-Flop dengan Gerbang NOR\r\n● Kondisi terlarang untuk RS Flip-Flop gerbang NOR adalah R = 1 S = 1\r\nRS Flip-Flop dengan Gerbang NOR memiliki kondisi terlarang dimana resetnya 1 dan set\r\nnya 1 maka outputnya akan bernilai 0 – 0 ini berbanding terbalik dengan gerbang NAND\r\n\r\ngambat3.24 JK Master Slave Flip-Flop\r\n\r\nTabel 3.4 jk master\r\n\r\nJ K C1 Q Q̅ Kondisi\r\n1 0 1 0 SET\r\n1 1 0 1 TOOGLE\r\n1 0 1 0 SET\r\n0 0 1 0 FORBID\r\n0 1 0 1 RESET\r\n\r\n19\r\n\r\n0 0 0 1 FORBID\r\n1 0 1 0 SET\r\n1 1 0 1 TOOGLE\r\n1 0 1 0 SET\r\n0 0 1 0 FORBID\r\n0 1 0 1 RESET\r\nPada percobaan JK Master Slave Flip-Flop\r\n● Kondisi (latch) untuk JK Master Slave Flip-Flop adalah R = 0 S = 0\r\nJK Master Slave Flip-Flop memiliki kondisi (latch) dimana resetnya 0 dan set nya 0 maka\r\noutputnya akan bernilai 1 – 0\r\n\r\nGambar 3. 25 D Flip-Flop\r\n\r\nTabel 3.5 d flip flop\r\n\r\nS R I/O C1 Q Q̅\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n\r\nPada percobaan D Flip-Flop\r\n\r\n20\r\n\r\nJika dilihat dari percobaan di atas maka Clock tidak berpengaruh dalam perubahan nilai\r\noutput Q dan Q’\r\n\r\nT Flip-Flop\r\n\r\nGambar 3.26 T flipflop\r\n\r\npercobaan T flip flop\r\nT flip flop merupakan bentuk sederhana JK flipflop jadi jika C1 clock\r\nmaka hasil Q dan Q’ akan berbeda ,jika Q 1 maka Q’ 0 begitu pula sebaliknya\r\nC1 Q Q̅\r\n0 1\r\n\r\n1 0\r\n\r\n0 1\r\n\r\n1 0\r\n\r\n21\r\nBAB IV\r\nKESIMPULAN\r\nKesimpulan pada praktikum kali ini yaitu :\r\n1. saya lebih memahami lebih lengkap jenis jenis flip flop dan ini\r\nadalah jenis jenis flip flop secara rinci Flip-flop RS NOR,RS NAND,RS\r\nCLOCK,D TANPA ENABLE DAN CLOCK,D DENGAN ENABLE,D\r\nDENGAN CLOCK,JK PEMICU TEPI,JK MASTER SLAVE,T(TOOGLE)\r\n2. kegunaan flip plop yaitu multivibrator bistabil, yaitu rangkaian yang memiliki\r\ndua kondisi output stabil yang hanya akan berubah ketika diberi trigger (pemicu).\r\nSalah satu dari kedua output flip-flop merupakan komplemen dari output yang lain.\r\n3.kita mengenal lebih banyak multivibrator dan multivibrator ada 3 yaitu : 1.\r\nMultivibrator Astabil (Astable Multivibrator) 2. Multivibrator Monostabil, 3.\r\nMultivibrator Bistabil dan yang kita gunakan adalah Multivibrator Astabil dan\r\nMultivibrator Bistabil', 'MOGA MAKMUR', 'UNIT 1'),
(401, '3332210016', 'Adapun analisis yang akan dilakukan terhadap praktikum unit 3 aritmatika.\r\nBerikut merupakan analisis yang dilakukan :\r\n3.2.1 Multivibrator Astabil\r\nMultivibrator Astabil adalah rangkaian yang secara otomatis beralih di antara\r\ndua keadaan/kondisi secara terus menerus. Rangkaian ini memori dasar yang\r\nmempunyai dua output yang berlawanan yaitu Q dan Q̅. Keluaran gelombang dari\r\nmultivibrator astabil berbentuk persegi yang kontinu atau berubah status/kondisi\r\ndengan sendirinya setelah beberapa interval waktu yang ditentukan.\r\n\r\nGambar 3. 1 Rangkaian Multivibrator Astabil\r\n\r\n11\r\n\r\nGambar 3. 2 Gelombang Multivibrator Astabil\r\n\r\nBerdasarkan gambar di atas dapat terlihat bahwa bentuk gelombangnya\r\ntidak stabil dan selalu berubah – ubah. Hal ini dikarenakan pada multivibrator\r\nastabil tidak dapat dilakukan pengontrolan input terhadap sistem, sehingga yang\r\ntertampilkan tidak dapat sesuai keinginan.\r\n3.2.2 Multivibrator Bistabil\r\nMultivibrator Bistabil adalah rangkaian yang dapat beralih dari satu keadaan\r\nstabil ke keadaan yang lainnya. Dengan kata lain, dalam Multivibrator Bistabil ini,\r\nsatu keadaan stabil dapat dipertahankan hingga sampai diberikannya pulsa atau\r\nsinyal pemicu (trigger). Bentuk gelombang yang dihasilkan tetap diatas atau tetap\r\ndibawah, tidak seperti astabil yang bentuknya tidak tentu. Contoh dari\r\nMultivibrator Bistabil adalah Flip-flip, karena pada flip flop akan berubah ke satu\r\nkondisi (flip) ketika diberikan pulsa pemicu dan kemudian kembali ke kondisi\r\nawalnya (flop) ketika diberikan pulsa pemicu berikutnya.\r\n\r\nGambar 3. 3 Multivibrator Bistabil\r\n\r\n12\r\n\r\nTabel 3. 1 Multivibrator Bistabil\r\nC1 Q Q̅\r\n1 0\r\n0 1\r\n1 0\r\n0 1\r\n\r\n3.2.3 RS Flip - Flop dengan Gerbang NAND\r\nRS flip-flop merupakan rangkaian flip-flop yang terdiri dari reset dan set\r\nsesuai namanya RS. RS flip flop gerbang NAND akan mengeluarkan keluaran\r\nyang berbeda.\r\n\r\nGambar 3. 4 rangkaian RS Flip Flop Gerbang NAND\r\n\r\nTabel 3. 2 RS Flip Flop Gerbang NAND\r\n\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 0 1\r\n1 0 0 1\r\nBerdasarkan hasil percobaan yang dilakukan terdapat hasil yang diperoleh\r\nseperti pada tabel diatas. Pada percobaan pertama ketika R bernilai 0 dan S bernilai\r\n1, menghasilkan Q bernilai 1 dan Q’ bernilai 0. Pada percobaan ini keluaran yang\r\n\r\n13\r\n\r\ndihasilkan merupakan nilai dari masukan yang diberikan. Pada percobaan kedua,\r\ndengan masukan R bernilai 0 dan S juga bernilai 0, menghasilkan suatu hasil\r\nkeluaran Q bernilai 1 dan Q’ bernilai 1. Keluaran seperti ini seharusnya tidak terjadi\r\nkarena dalam flip flop setiap keluaran harus berbeda. Sehingga jika didapatkan hasil\r\nseperti ini dapat disebut dengan kondisi terlarang. Hal ini seharusnya tidak mungkin\r\nterjadi, karena keluarannya harus selalu saling berbeda sebab Q dan Q’, jadi dari\r\nkeluaran Q tidak boleh sama dengan keluaran Q’. Pada percobaan ketiga, masukan\r\nR dan S bernilai 1 dan 1, kemudian mengeluarkan hasil nilai Q 0 dan Q’ 1.\r\nPercobaan ini terdapat kondisi latch yang merupakan kondisi dimana rangkaian\r\nmenyimpan data output sebelumnya.\r\n\r\n3.2.4 RS Flip - Flop dengan Gerbang OR\r\nSama seperti RS flip flop gerbang NAND hanya terdapat perbedaan, yaitu\r\npada rangkaian ini menggunakan gerbang OR.\r\n\r\nGambar 3. 5 Rangkaian RS Flip Flop Gerbang OR\r\nTabel 3. 3 RS Flip Flop Gerbang OR\r\n\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 0\r\n1 1 0 0\r\n1 0 0 1\r\n\r\nPercobaan pertama masukan bernilai 0 dan 1, menghasilkan output nilai 1 dan 0,\r\nartinya keluaran yang dihasilkan adalah komplemen dari masukan yang diberikan.\r\nPada percobaan kedua masukan bernilai 0 dan 0, menghasilkan output bernilai 1\r\ndan 0. Sama seperti percobaan pertama, kondisi ini disebut kondisi latch atau\r\n\r\n14\r\n\r\nmemori, dimana rangkaian mengeluarkan keluaran sebelumnya. Percobaan ketiga\r\nmasukan nilai 1 dan 1, lalu mengeluarkan 0 dan 0, kondisi ini disebut kondisi\r\nterlarang. Pada percobaan keempat, masukan bernilai 1 dan 0, mengeluarkan nilai\r\n0 dan 1. Seperti sebelumnya pada percobaan 1 dan 2.\r\n3.2.5 JK Master Slave Flip-Flop\r\nJK Master Slave Flip-Flop sama seperti JK flip flop tetapi bedanya pada JK\r\nmaster slave terdapat dua JK, yang dimana JK pertama disebut master dan JK kedua\r\ndisebut slave. Master berfungsi sebagai ruang penyimpanan untuk mengolah data\r\ndan slave berfungsi untuk menampilkan input yang diberikan.\r\n\r\nGambar 3. 6 Rangkaian JK Master Slave Flip – Flop\r\nGambar 3. 7 JK Master Slave Flip – flop\r\nJ K C1 Q Q̅ Kondisi\r\n1 0 1 0 No Change\r\n1 1 0 1 Toggle\r\n1 0 1 0 No Change\r\n0 0 1 0 Latch\r\n0 1 0 1 No Change\r\n0 0 0 1 Latch\r\n1 0 1 0 No Change\r\n1 1 0 1 Toggle\r\n1 0 1 0 No Change\r\n0 0 1 0 Latch\r\n\r\n15\r\n\r\n0 1 0 1 No Change\r\n\r\n3.2.6 D Flip – Flop\r\nD flip flop merupakan pengembangan dari RS flip flop, namun pada D flip\r\nflop kondisi output terlarang tidak terjadi pada rangkaian. Pada percobaan ini\r\nterdapat dua masukan atau input, yaitu R dan S. R merupakan reset dan s merupakan\r\nset.\r\n\r\nTabel 3. 4 D Flip - Flop\r\n\r\nS R I/O C1 Q Q̅\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\nBerdasarkan tabel di atas dapat diliat input terbagi menjadi taiga, yaitu S 1\r\ndan R 0 , S 0 dan R 1, serta keduanya 1 1. Keluaran I/O nya beragam. Saat nilai S\r\ndan R tidak sama, maka I/O diabaikan keadaannya (don’t care). Pada saat 1 1 atau\r\nbernilai sama, maka output akhir ditentukan oleh nilai I/O, sehingga nilai I/O\r\nmenjadi nilai output pada Q. Seperti pada SR 1 1 dengan nilai I/O 1 maka hasil\r\npada Q bernilai 1 dan Q̅ akan bernilai 0.\r\n3.2.7 T Flip – Flop\r\nCara kerja dari rangkaian T flip flop atau toggle ini mirip seperti cara kerja\r\nmultivibrator bistabil. Berikut merupakan anlisis rangkaian T flip flop\r\n\r\n16\r\n\r\nTabel 3. 5 T Flip – Flop\r\n\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nBerdasarkan tabel diatas dapat dilihat bahwa output yang dihasilkan oleh T\r\nflip flop ini berkebalikan dari keluaran sebelumnya, sehingga hasil output sangat\r\ndipengaruhi oleh output awal. Seperti contoh pada ooutput Q terdapat nilai output\r\n1 sehingga keluaran akhir atau Q̅ bernilai 0 karena berkebalikan.\r\n\r\n17\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nBerikut merupakan kesimpulan dari beberapa percobaan yang telah\r\ndilakukan pada praktikum artimatika sebagai penutup laporan praktikum ini.\r\nBerikut adalah kesimpulannya :\r\n\r\n1. Terdapat Jenis – jenis flip flop, yaitu : RS Flip-Flop, JK Master Slave Flip-\r\nFlop, D Flip-Flop, dan T Flip-Flop\r\n\r\n2. RS flip flop atau reset dan set mempunyai dua masukan, yaitu set berguna\r\nuntuk mengatur alur dalam memulai tugas. D Flip-flop adalah pembeharuan\r\ndari RS flip flop dengan tambahan inverter not. Rangkaian D flip flop pada\r\nsaat clok naik, maka input D disimpan dalam latch pertama dan latch kedua\r\ntidak akan mengubah keadaan. JK Master Slave Flip-Flop sama seperti JK\r\nflip flop tetapi bedanya pada JK master slave terdapat dua JK, yang dimana\r\nJK pertama disebut master dan JK kedua disebut slave. Master berfungsi\r\nsebagai ruang penyimpanan untuk mengolah data dan slave berfungsi untuk\r\nmenampilkan input yang diberikan.\r\n3. Multivibrator Astabil adalah rangkaian yang secara otomatis beralih\r\ndi antara dua keadaan/kondisi secara terus menerus. Rangkaian ini\r\nmemori dasar yang mempunyai dua output yang berlawanan yaitu\r\nQ dan Q̅. Multivibrator Bistabil adalah rangkaian yang dapat beralih dari\r\nsatu keadaan stabil ke keadaan yang lainnya. Dengan kata lain, dalam\r\nMultivibrator Bistabil ini, satu keadaan stabil dapat dipertahankan hingga\r\nsampai diberikannya pulsa atau sinyal pemicu (trigger).', 'SETIO NINGRUM', 'UNIT 1'),
(402, '3332200113', 'Analisis percobaan flip-flop adalah sebagai berikut.\r\n\r\n17\r\n\r\n3.2.1 Multivibrator Astabil\r\nPercobaan pertama unit 5 flip-flop yaitu mengamati bentuk pulsa pada\r\nosiloskop. Hasil yang ditunjukan osiloskop ditiunjukan pada gambar\r\n3.1 dan 3.2.\r\n\r\nGambar 3. 1 Percobaan Multivibrator Astabil dengan 1 kohm\r\n\r\nGambar 3. 2 Percobaan Multivibrator Astabil dengan 10 kohm\r\nDengan pengaturan osiloskop untuk amplitudo 2V/DIV dan waktu 20\r\nms/DIV. pada gambar 3.1 percobaan multivibrator asatabil dengan\r\ntahanan 1 kohm. Dari grafik yang diperoleh besar periode adalah 0,02\r\ndetik dengan frekuensi 50 Hz. Pada gambar 3.2 dengan menggunakan\r\ntahanan 10 k ohm diperoleh dari grafik dapat ditentukan periode sebesar\r\n0,16 detik sehingga frekuensi yang didapat yaitu 6,25 Hz.\r\n\r\n18\r\n\r\n3.2.2 Multivibrator Bistabil\r\n\r\nTable 3. 1 Multivibrator Bistabil\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nPercobaan multivibrator Bistabil dilakukan dengan input clock pulsa\r\nsatuan positif. Dari tabel diperoleh nilai ketika dilakukan perubahan\r\ndengan menekan perubahan clock maka terjadi perubahan nilai pada\r\noutput Q dan Q’ secara berkebalikan. Ketika clock pertama nilai Q\r\nsamadengan 0 dan Q’ samadengan 1, apabila dilakukan clock berikutnya\r\nmaka akan menghasilkan kebalikanya yaitu Q sama dengan 1 dan Q’\r\nsama dengan 0.\r\n3.2.3 RS Flip-Flop dengan Gerbang NAND\r\n\r\nTable 3. 2 RS Flip-Flop dengan Gerbang NAND\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 0 1\r\n1 0 0 1\r\nTabel 3.2 yaitu hasil percobaan RS flip-flop dengan menggunakan\r\ngerbang NAND. Dari tabel yang diamati diperoleh yaitu ketika\r\ndilakukan nilai set 1 dengan reset 0 maka nilai output Q sama dengan 1\r\ndan Q’ sama dengan 0. Contoh lain ketika nilai set 1 dengan reset 1 nilai\r\nQ sama dengan 0 dan Q’ sama dengan 1 atau dengan RS flip-flop\r\n\r\n19\r\n\r\ngerbang NAND output Q dan Q’ akan sama berlogika 1 jika input S dan\r\nR berlogika 0. Rangkaian RS flip-flop ditunjukan pada gambar 3.3.\r\n\r\nGambar 3. 3 Rangkaian RS Flip-Flop Gerbang NAND\r\n\r\n3.2.4 RS Flip-Flop dengan Gerbang NOR\r\n\r\nTable 3. 3 RS Flip-Flop dengan Gerbanag NOR\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 0\r\n1 1 0 0\r\n1 0 0 1\r\nPercobaan sebelumnya RS flip-flop dengan gerbang NAND pada\r\npercobaan ini dengan menggunakan gerbang NOR. Dari tabel yang\r\ndiperoleh dapat diketahui yaitu rangkaian dibangun dengan 2 input dan\r\nakan menghasilkan output Q bernilai 1 ketika salah satu inputnya\r\nberlogika 1. Hal ini berpengaruh juga dari nilai set dan reset. Apabila\r\nnilai set 1 maka Q sama dengan 1, sedaangkan ketika nilai resetnya\r\nyang 1 maka nilai Q’ yang bernilai 1. Rangkaian RS Flip-flop dengan\r\ngerbang NOR ditunjukan pada gambar berikut.\r\n\r\nGambar 3. 4 Rangkaian RS Flip-Flop dengan Gerbang NOR\r\n\r\nU1\r\nNAND\r\nU2\r\nNAND\r\n\r\n0\r\n\r\n0\r\n\r\n?\r\n\r\n?\r\n\r\n0\r\n\r\n0\r\n\r\n?\r\n\r\n?\r\n\r\nU1\r\nNOR\r\nU2\r\nNOR\r\n\r\n20\r\n\r\n3.2.5 JK Master Slave Flip-Flop\r\n\r\nTable 3. 4 JK Master Slave Flip-Flop\r\nJ K C1 Q Q̅ Kondisi\r\n1 1 0 1 Togle\r\n1 1 1 0 Togle\r\n1 1 0 1 Togle\r\n0 1 0 1 Reset\r\n0 1 0 1 Reset\r\n0 1 0 1 Reset\r\n1 0 1 0 Set\r\n1 0 1 0 Set\r\n1 0 1 0 Set\r\n0 0 0 1 Memory\r\n0 0 0 1 Memory\r\n0 0 0 1 Memory\r\nPercobaan JK Master Slave Flip-Flop memiliki 4 buah kondisi yaitu\r\nTogle atau kondisi masukan mengakibatkan logika keluaran (Q)\r\nberkebalikan dari kondisi sebelumnya saat dipicu. Jadi ketika dilakukan\r\nclock maka output akan mengalami nilai kebalikan dari sebelumnya\r\napabila 1 akan menjadi 0. Kemudian kondisi SET akan menghasilkan\r\nQ 0 dan Q’ sama dengan 1. Kondisi RESET akan menghasilkan Q\r\nsamadengan 1 dan Q’ 0. Kondisi Memory ketika input J dan K 0 akan\r\nmenghasilkan output Q 0 dengan Q’ 1. Rangkaian JK Flip-Flop\r\nditunjukan pada gambar berikut.\r\n\r\nGambar 3. 5 Rangkaian JK Flip-Flop\r\n\r\n9\r\n1\r\n2\r\n8\r\nU1:A\r\n4073\r\n\r\n6\r\n3\r\n4\r\n5\r\nU1:B\r\n4073\r\n\r\n9\r\n1\r\n2\r\n8\r\nU2:A\r\n4025\r\n\r\n6\r\n3\r\n4\r\n5\r\nU2:B\r\n4025\r\n?\r\nQ\r\n\r\n?\r\nQ\'\r\n\r\n0\r\nJ\r\n\r\n0\r\nK\r\n\r\n21\r\n\r\n3.2.6 D Flip-Flop\r\n\r\nTable 3. 5 D Flip-Flop\r\n\r\nS R I/O C1 Q Q̅\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n\r\nPercobaan ke 6 yaitu D Flip-flop. D flip-flop dibangun dengan SR flip-\r\nflop dengan tambahan adanya gerbanag NOT yang masuk pada input\r\n\r\nR. dari tabel diperoleh setiap input yang diumpankan ke input D akan\r\nmemberikan keadaan yang berbeda dengan input S dan R. ketika SET\r\ndan RESET berlogika 1 dengan nilai I/O 1 maka akan membuat nilai Q\r\nsama dengan 1. Dan ketika I/O sama dengan 0 maka nilai Q berlogika\r\n0 dengan Q’ kebalikanya dari nilai Q. Rangkaian D Flip-Flop\r\nditunjukan pada gambar berikut.\r\n\r\nGambar 3. 6 Rangkaian D Flip-Flop\r\n\r\nQ\r\n2\r\nQ\r\n3\r\nD\r\n7\r\nCC 9\r\nCE 6\r\nS\r\n5 R\r\n4\r\nA:A\r\n\r\n10131\r\nD\r\n2 Q\r\n5\r\nCLK 3\r\nQ\r\n6\r\nS\r\n4 R\r\n1\r\nB:A\r\n\r\n7474\r\n\r\nU5\r\nNOT\r\n\r\n22\r\n\r\n3.2.7 T Flip-Flop\r\n\r\nTable 3. 6 T Flip-Flop\r\n\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nPercobaan terakhir unit 5 Flip Flop yaitu T Flip-Flop. Rangkaian T flip-\r\nflop dibangun dengan JK flip-flop dengan kedua input dihubungkan\r\n\r\nmenjadi satu maka akan memperoleh output yang bersifat membalik\r\noutput sebelumnya. Sehingga ketika clock pertama Q bernilai 0 dan Q’\r\nbernilai 1 maka clock berikutnya Q akan bernilai 1 dan Q’ bernilai 0\r\nbegitupun sterusnya. Rangkaian T flip-flop ditunjukan pada gambar\r\nberikut.\r\n\r\nGambar 3. 7 Rangkaian T Flip-Flop\r\n\r\nJ\r\n2 Q\r\n6\r\nCLK 4\r\nK\r\n3 Q\r\n7\r\nS\r\n5 R\r\n1\r\n\r\n23\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nBerdasarkan pada praktikum yang telah dilakukan mengenai flip-flop\r\ndidapatkan kesimpulan sebagai berikut.\r\n\r\n1. Terdapat jenis-jenis flip-flop yaitu diantaranya SR flip-flop, JK Flip-\r\nflop, D flip-flop, dan T Flip-Flop.\r\n\r\n2. Setiap jenis flip-flop memiliki karakteristik pada input dan output\r\nmasing-masing.\r\n3. Multivibrator dibagi menjadi multivibrator monostabil, astabil, dan\r\nmultivibrator bisatbil.', 'REZA APRIATNA', 'UNIT 1'),
(403, '3332210073', 'Setelah melakukan percobaan Rangkaian Flip-Flop pada praktikum\r\nTeknik Digital Unit ke 5 ini, didapatkan hasil percobaan seperti pada Lampiran\r\nbagian Blanko Percobaan. Hasil percobaan tersebut didapatkan dari analisis\r\nataupun analisa percobaan sebagai berikut.\r\n\r\nA. Hasil Analisis Percobaan Multivibrator Astabil\r\nPada percobaan kali ini, rangkaian digunakan adalah rangkaian yang\r\nmemiliki jenis sebagai Multivibrator Astabil. Multivibrator ini memiliki kondisi\r\nyang berubah ubah. Adapun pengaturan pada osiloskop di percobaan ini adalah\r\nAmplitude sebesar 2V/DIV dan Time 20ms/DIV. Sehingga didapatkan\r\nkesimpulan dari Percobaan Multivibrator ini adalah kondisi yang ada pada\r\nMultivibrator Astabil adalah kondisi yang selalu berubah-ubah.\r\n\r\nB. Hasil Analisis Percobaan Multivibrator Bistabil\r\nSesuai dengan namanya, rangkaian Multivibrator Bistabil memiliki\r\nkondisi gelombang yang memiliki dua kondisi. Adapun pada percobaan\r\nMultivibrator Bistabil ini rangkaian yang digunakan adalah JK Flip-Flop.\r\nRangkaian tersebut akan diujikan dengan input clock C1 positif sehingga bentuk\r\noutput akan keluar. Hasil tersebut telah dicatat dalam sebuah tabel berikut ini.\r\n\r\n13\r\n\r\nTabel 3.1 Multivibrator Bistabil\r\n\r\nC1 Q Q`\r\n1 0\r\n0 1\r\n1 0\r\n0 1\r\n\r\nBerdasarkan tabel 3.1, gelombang pada Multivibrator Bistabil akan\r\nmengalami perubahan jika diberikan sebuah trigger. Output dari pulsa yang\r\ndigunakan sebagai deretan pulsa ketika Q nya adalah 1, maka hasil Q` akan\r\nmenjadi 0. Sehingga dapat disimpulkan bahwa Multivibrator Bistabil ini\r\nmerupakan nama lain dari Flip-Flop itu sendiri dan memiliki aturan bahwa hasil\r\noutput tidak boleh sama. Adapun jika hasil output nya sama, maka kondisi\r\ntersebut dinyatakan kondisi terlarang.\r\n\r\nC. Hasil Analisis Percobaan RS Flip-Flop dengan Gerbang NAND\r\nPada percobaan berikut ini, terdapat sebuah rangkaian yang diberikan\r\nnama RS Flip-Flop dengan menggunakan Gerbang NAND. Gerbang NAND\r\ntersebut dapat disusun sehingga membentuk RS Flip-Flop. Berikut ini adalah\r\nRangkaian RS Flip-Flop dengan Gerbang NAND tersebut.\r\n\r\nGambar 3.1 Rangkaian RS Flip-Flop dengan Gerbang NAND\r\nSehingga berdasarkan gambar 3.1 dapat dilihat bahwa hasil dari gerbang\r\nNAND baik input dari S ataupun R akan masuk kembali kepada input gerbang\r\nNAND lainnya, Sehingga didapatkan hasil sebagai berikut.\r\n\r\n14\r\n\r\nTabel 3.2 RS Flip-Flop dengan Gerbang NAND\r\nR S Q Q`\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 0 1\r\n1 0 0 1\r\n\r\nKesimpulan yang dapat diambil berdasarkan tabel di atas, adalah\r\na) Ketika Nilai Q = 1 dan Q` = 0, maka kondisi dari keadaan tersebut adalah\r\nSet\r\nb) Ketika Nilai Q = 0 dan Q` = 1, maka kondisi dari keadaan tersebut adalah\r\nReset\r\nc) Ketika Nilai Q dan Q` sama seperti sebelumnya, maka kondisi dari\r\nkeadaan tersebut adalah Hold\r\nd) Adapun ketika nilai Q dan Q` adalah sama (disini sama sama 1), maka\r\nkondisi dari keadaan tersebut adalah Kondisi Terlarang.\r\n\r\nD. Hasil Analisis Percobaan RS Flip Flop dengan Gerbang NOR\r\nHampir mirip dengan percobaan sebelumnya, disini yang akan diuji adalah\r\nRS Flip-Flop. Akan tetapi, rangkaian tersebut dirangkai menggunakan gerbang\r\nNOR. Berikut ini adalah rangkaian RS Flip Flop dengan menggunakan Gerbang\r\nNOR.\r\n\r\nGambar 3.2 Rangkaian RS Flip Flop dengan Gerbang NOR\r\n\r\n15\r\n\r\nSehingga sama seperti percobaan sebelumnya dan berdasarkan gambar 3.2\r\ndapat dilihat bahwa hasil dari gerbang NOR baik input dari S ataupun R akan\r\nmasuk kembali kepada input gerbang NOR lainnya, Sehingga didapatkan hasil\r\nsebagai berikut.\r\n\r\nTabel 3.3 RS Flip-Flop dengan Gerbang NOR\r\nR S Q Q`\r\n0 1 1 0\r\n0 0 1 0\r\n1 1 0 0\r\n1 0 0 1\r\n\r\nKesimpulan yang didapatkan pada percobaan kali ini adalah sebagai berikut\r\na) Ketika Nilai Q = 1 dan Q` = 0, maka kondisi dari keadaan tersebut adalah\r\nSet\r\nb) Ketika Nilai Q = 0 dan Q` = 1, maka kondisi dari keadaan tersebut adalah\r\nReset\r\nc) Ketika Nilai Q dan Q` sama seperti sebelumnya, maka kondisi dari\r\nkeadaan tersebut adalah Hold\r\nd) Adapun ketika nilai Q dan Q` adalah sama (disini adalah sama sama 0),\r\nmaka kondisi dari keadaan tersebut adalah Kondisi Terlarang.\r\n\r\nE. Hasil Analisis Percobaan JK Master Slave Flip-Flop\r\nHampir mirip dengan percobaan-percobaan sebelumnya, pada percobaan kali ini\r\nbedanya adalah dalam penggunaan rangkaian. Rangkaian yang digunakan adalah\r\nJK Master Slave Flip-Flop, yang memiliki rangkaian seperti berikut ini.\r\n\r\n16\r\n\r\nGambar 3.3 Rangkaian JK Master Slave Flip-Flop\r\nLebih rumit dari sebelumnya, bahwa rangkaian JK Master Slave Flip-Flop\r\nini memiliki input sebanyak 3 dan bagian rangkaian sebanyak 2, yaitu Master\r\n(kanan) dan juga Slave (kiri). Sehingga berdasarkan gambar tersebut didapatkan\r\nhasil sebagai berikut.\r\n\r\nTabel 3.4 JK Master Slave Flip-Flop\r\n\r\nJ K C1 Q Q` Kondisi\r\n1 0 1 0 Set\r\n1 1 0 1 Reset\r\n1 0 1 0 Set\r\n0 0 1 0 Hold\r\n0 1 0 1 Reset\r\n0 0 0 1 Hold\r\n1 0 1 0 Set\r\n1 1 0 1 Reset\r\n1 0 1 0 Set\r\n0 0 1 0 Hold\r\n0 1 0 1 Reset\r\n\r\nSehingga dapat ditarik kesimpulan bahwa pada JK Master Slave telah\r\nterjadi beberapa kondisi yang ada pada saat melakukan percobaan. Akan tetapi\r\npada percobaan JK MS FF ini tidak terdapat kondisi Terlarang. Hal ini\r\n\r\n17\r\n\r\ndikarenakan kelebihan dari JK Master Slave itu sendiri, yaitu tidak memiliki\r\nkondisi terlarang.\r\n\r\nF. Hasil Analisis Percobaan D Flip-Flop\r\nPada percobaan kali ini merupakan percobaan lanjutan dari sebelumnya. D\r\nFlip-flop dapat dirangkai menggunakan JKFF, sehingga rangkaian tersebut\r\nmenjadi sebagai berikut.\r\n\r\nGambar 3.4 Rangkaian D Flip-Flop\r\n\r\nSehingga berdasarkan pada Gambar 3.4, bahwasanya D Flip-Flop yang\r\nmenggunakan rangkaian JKFF hanya menambahkan cabang pada input D yang di\r\nNOT kan menuju input K itu sendiri. Adapun hasil dari percobaan tersebut adalah\r\nsebagai berikut ini.\r\n\r\nTabel 3.5 D Flip-Flop\r\n\r\nS R I/O C1 Q Q`\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n\r\n18\r\n\r\nG. Hasil Analisis Percobaan T Flip-Flop\r\n\r\nPada Percobaan terakhir, yang digunakan sebagai rangkaian adalah T Flip-\r\nFlop dimana rangkaian ini pun sama seperti D Flip Flop sebelumnya. T Flip Flop\r\n\r\ndapat dibuat menggunakan rangkaian JKFF sehingga menjadi sebagai berikut ini.\r\n\r\nGambar 3.5 Rangkaian T Flip Flop\r\n\r\nSehingga berdasarkan pada Gambar 3.4, bahwasanya T Flip-Flop yang\r\nmenggunakan rangkaian JKFF hanya menambahkan NOT pada input clock.\r\nAdapun hasil dari percobaan tersebut adalah sebagai berikut ini.\r\n\r\nTabel 3.6 T Flip-Flop\r\n\r\nC1 Q Q`\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nMaka dapat ditarik kesimpulan bahwa T Flip Flop dapat dibuat ataupun\r\ndirangkaian dengan JKFF yang diberi NOT pada input clock dan juga hal ini tidak\r\nmemberikan perbedaan dengan rangkaian T Flip-flop lainnya.\r\n\r\n19\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\n\r\nAdapun kesimpulan yang dapat diambil berdasarkan praktikum Rangkaian Flip-\r\nFlop adalah sebagai berikut ini.\r\n\r\n1. Bahwasanya jenis jenis dari flip-flop yaitu FF-SR , FF-SR Berdetak, FF-JK , FF-\r\nJKMS, FF-D dan juga FF-T.\r\n\r\n2. Mengetahui berbagai sifat yang ada pada setiap flip flop yang telah diamati pada\r\npercobaan / praktikum.\r\n3. Mengetahui dan memahami jenis jenis dari multivibrator seperti astabil, bistabil\r\ndan monostabil.', 'MUHAMMAD TEGAR ALKAUSAR', 'UNIT 1'),
(404, '3332210021', 'Berikut ini adalah analisis dari percobaan pada Unit 5 yaitu Flip-Flop.\r\n\r\n1. Multivibrator\r\nBerdasarkan pada percobaan di unit 5 kita mengenal 2 jenis multivibrator, yaitu\r\nmultivibrator astabil dan bistabil.\r\nMultivibrator Astabil atau bisa disebut Astable Multivibrator adalah jenis\r\nMultivibrator yang tidak memiliki status stabil atau disebut juga Kuasi Stabil\r\n(Quasi Stable) karena beralih terus-menerus diantara dua kondisi setelah jangka\r\nwaktu tertentu yang ditentukan oleh konstanta waktu RC (Resistor Kapasitor).\r\nPada dasarnya multivibrator astabil adalah rangkaian sakelar yang terdiri dari\r\ntransistor gabungan bersilang yang tidak memiliki status keluaran stabil karena\r\ndapat berubah dari satu keadaan ke keadaan lainnya sepanjang waktu yang\r\nditentukan.\r\n\r\n16\r\n\r\nGambar 3.1 Diagram Rangkaian Multivibrator Astabil\r\nBerdasarkan gambar diatas dapat dilihat bahwa Dua transistor Q1 dan Q2\r\nterhubung dalam umpan balik satu sama lainnya. Kolektor transistor Q1\r\ndihubungkan ke basis transistor Q2 melalui kapasitor C1 dan sebaliknya. Emitor\r\ndari kedua transistor tersebut dihubungkan ke ground. Resistor beban untuk\r\nkolektor R1, R4 dan resistor bias R2, R3 memiliki nilai yang sama. Kapasitor C1\r\ndan C2 juga memiliki nilai yang sama.\r\nMultivibrator Bistabil adalah jenis Multivibrator yang memiliki dua\r\nkondisi stabil. Multivibrator jenis ini membutuhkan dua pulsa pemicu untuk\r\nmengubah status atau keadaannya. Multivibrator ini tidak dapat mengubah status\r\natau keadaannya apabila tidak menerima Input dari pemicu. Multivibrator\r\nBistabil digunakan sebagai pembagi frekuensi (Frequency Divider), penghitung\r\n(Counter), Latches, dan dalam unit penyimpanan memori (Memory Storage\r\nUnits).\r\n\r\nTabel 3.1 Multivibrator Bistabil\r\n\r\n\\C1 Q Q̅\r\n1 0\r\n0 1\r\n1 0\r\n0 1\r\n\r\n2. RS Flip-Flop\r\n\r\nRS adalah singkatan dari Set dan Reset. Sesuai dari namanya, RS Flip-\r\nflop terdiri dari dua masukan (input) yaitu R dan S. RS Flip-flop ini juga memiliki\r\n\r\ndua Keluaran (output) yaitu Q dan Q’. Rangkaian ini umumnya terbuat dari 2\r\ngerbang logika NOR ataupun 2 gerbang logika NAND.\r\nTabel 3.2 RSFF pada gerbang NAND\r\n\r\nINPUT OUTPUT\r\nKondisi R S Q Q’\r\n1 0 1 0 Set\r\n0 1 0 1 Reset\r\n1 1 0 1 Latch\r\n\r\n17\r\n\r\n0 0 1 1 Undefined\r\nBerdasarkan tabel diatas, dapat diketahui RSFF Gerbang NAND\r\nmempunyai 4 kondisi yaitu set, reset, latch, dan undefined. Ketika berada pada\r\nkondisi Set, maka output yang dimiliki adalah Q=1 dan Q’=0 sehingga inputnya\r\nR=1 dan S=0. Ketika berada pada kondisi reset maka output yang dimiliki adalah\r\nQ=0 dan Q’=1 sehingga inputnya R=0 dan S=1. Ketika berada pada kondisi latch\r\nmaka output yang dimiliki adalah Q=0 dan Q’=1 sehingga inputnya R=1 dan S=1.\r\nKetika berada pada kondisi undefined maka output yang dimiliki adalah Q=1 dan\r\nQ’=1 sehingga inputnya R=0 dan S=0.\r\n\r\nGambar 3.2 Kondisi Set pada RSFF NAND\r\n\r\nGambar 3.3 Kondisi Reset RSFF NAND 17\r\n\r\nGambar 3.4 RSFF NAND 17\r\n\r\n18\r\n\r\nGambar 3.5 Kondisi Undefinied RSFF NAND\r\n\r\nTabel 3.3 RSFF pada Gerbang NOR\r\n\r\nINPUT OUTPUT\r\nKondisi R S Q Q’\r\n1 0 1 0 Set\r\n0 0 0 1 Reset\r\n0 1 0 1 Latch\r\n1 1 0 0 Undefined\r\n\r\nBerdasarkan tabel diatas, dapat diketahui RSFF Gerbang NOR mempunyai 4\r\nkondisi yaitu set, reset, latch, dan undefined. Ketika berada pada kondisi Set, maka\r\noutput yang dimiliki adalah Q=1 dan Q’=0 sehingga inputnya R=1 dan S=0. Ketika\r\nberada pada kondisi reset maka output yang dimiliki adalah Q=0 dan Q’=1 sehingga\r\ninputnya R=0 dan S=0. Ketika berada pada kondisi latch maka output yang dimiliki\r\nadalah Q=0 dan Q’=1 sehingga inputnya R=0 dan S=1. Ketika berada pada kondisi\r\nundefined maka output yang dimiliki adalah Q=0 dan Q’=0 sehingga inputnya R=1\r\ndan S=1.\r\n\r\nGambar 3.6 Kondisi Set RSFF NOR\r\n\r\n19\r\n\r\nGambar 3.7. Kondisi Reset RSFF NOR 19\r\n\r\nGambar 3.8 Kondisi Latch RSFF NOR 19\r\n\r\nGambar 3.9 Kondisi Undefinied RSFF NOR 19\r\n\r\n3. JK Flip-Flop\r\nJK Flip-Flop memiliki input J dan K. JK Flip-Flop adalah rangkaian yang hampir\r\n\r\nmirip dengan RS Flip-Flop atau bisa disebut sebagai pengembangan dari RS Flip-\r\nFlop. Tetapi yang menjadi pembeda yaitu dari kondisi yang dimiliki JK Flip-Flop.\r\n\r\nPada RS Flip-Flop memiliki kondisi terlarang atau undefinied sedangkan JK Flip-\r\nFlop memiliki kondisi toggle. Toggle adalah kondisi dimana output Q akan berubah\r\n\r\nterus menerus apabila clock aktif.\r\n\r\nTabel 3.4 JK Flip-Flop\r\n\r\nINPUT OUTPUT\r\nKondisi J K Q Q’\r\n\r\n20\r\n\r\n1 0 1 0 Set\r\n0 1 0 1 Reset\r\n0 0 0 1 Latch\r\n1 1 1 0 Toggle\r\n\r\nBerdasarkan tabel diatas, dapat diketahui JKFF mempunyai 4 kondisi\r\nyaitu set, reset, latch, dan toggle. Ketika berada pada kondisi Set, maka output yang\r\ndimiliki adalah Q=1 dan Q’=0 sehingga inputnya R=1 dan S=0. Ketika berada pada\r\nkondisi reset maka output yang dimiliki adalah Q=0 dan Q’=1 sehingga inputnya\r\nR=0 dan S=1. Ketika berada pada kondisi latch maka output yang dimiliki adalah\r\nQ=0 dan Q’=1 sehingga inputnya R=0 dan S=0. Ketika berada pada kondisi toggle\r\nmaka output yang dimiliki adalah Q=1 dan Q’=0 sehingga inputnya R=1 dan S=1.\r\n\r\nGambar 3.10 Kondisi Set Pada JKFF\r\n\r\nGambar 3.11 Kondisi Reset Pada JKFF\r\n\r\nGambar 3.12 Kondisi Latch Pada JKFF\r\n\r\n21\r\n\r\nGambar 3.13 Kondisi Toggle Pada JKFF\r\n\r\n4. D Flip-Flop\r\nD Flip-Flop memiliki input D dan memiliki kondisi yang sama dengan pada JK\r\nFlip-Flop, tetapi hanya memiliki 2 yaitu kondisi pada saat Set dan Reset.\r\n\r\nTabel 3.5 D Flip-Flop\r\nInput Output Kondisi\r\nD Q Q’\r\n1 1 0 Set\r\n0 0 1 Reset\r\n\r\nBerdasarkan tabel diatas, dapat diketahui DFF mempunyai 2 kondisi yaitu\r\nset dan reset. Ketika berada pada kondisi Set, maka output yang dimiliki adalah\r\nQ=1 dan Q’=0 sehingga inputnya D=1 Ketika berada pada kondisi reset maka\r\noutput yang dimiliki adalah Q=0 dan Q’=1 sehingga inputnya D=0.\r\n\r\nGambar 3.14 Kondisi Set Pada DFF\r\n\r\nGambar 3.15 Kondisi Reset Pada DFF\r\n\r\n5. T Flip-Flop\r\nSama halnya dengan D Flip-Flop, T Flip-Flop juga memiliki kondisi yang mirip\r\ndengan JK Flip-Flop yaitu kondisi Latch dan Toggle.\r\n\r\n22\r\n\r\nTabel 3.6 T Flip – Flop\r\n\r\nInput Output Kondisi\r\nT Q Q’\r\n0 0 1 Latch\r\n0 1 0\r\n1 0 1 Toggle\r\n1 1 0\r\n\r\nPada kondisi latch, ketika clock naik dan turun maka nilai output-nya\r\ntidak berubah karena kondisi ini ouput akan menyesuaikan pada sesuai nilai\r\noutput sebelumnya. Sedangkan, pada kondisi toggle, output Q akan berubah\r\nterus menerus apabila clock aktif. Dapat dilihat pada gambar dibawah ini\r\n\r\nGambar 3.16 Kondisi Latch Pada TFF\r\n\r\nGambar 3.17 Kondisi Toggle Pada TFF\r\n\r\n23\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nSetelah melakukan percobaan pada Unit 5 yaitu Flip-Flop, dapat\r\ndisimpulkan sebagai berikut :\r\n1. Dapat mengenal jenis-jenis flip-flop, yaitu RS Flip-Flop, JK Master Slave\r\nFlip-Flop, D Flip-Flop, dan T Flip-Flop.\r\n2. Dapat mengetahui sifat dan kegunaan masing-masing flip-flop.\r\n3. Dapat mengenali jenis-jenis multivibrator dan memahami cara\r\nkerjanya.', 'YUMNA HUWAIDA', 'UNIT 1'),
(405, '3332200011', 'Multivibrator astabil adalah jenis multivibrator yang tidak memiliki keadaan\r\nstabil, dan disebut juga kuasi stabil (Quasi stable) karena kedua keadaan\r\nberalih terus menerus setelah jangka waktu tertentu yang ditentukan oleh\r\nkonstanta waktu RC (kapasitor resistor). Multivibrator astabil ini sering\r\ndisebut sebagai free-running multivibrator atau multivibrator free-running\r\nkarena menghasilkan gelombang persegi sebagai output berupa pulsa pemicu\r\nuntuk berosilasi tanpa perlu input tambahan atau dukungan eksternal.\r\n\r\nGambar 3.1 Rangakaian Multivibrator Astabil [1]\r\n\r\nBentuk keluaran pada saat Resistor 10K Ohm dan 3,83Volt\r\n\r\nGambar 3.2 Bentuk Keluaran 1\r\n\r\nBentuk pada saat resistor 100K Ohm dan tegangan 3,83Volt\r\n\r\n9\r\n\r\nGambar 3.3 Bentuk Keluaran 2\r\n\r\nDari gambar diatas, ketika kita perbesar resistornya maka sinyal outputnya\r\nsemakin sedikit. Tapi ketika diperkecil sinyal outputnya banyak.\r\n\r\n3.2.2 Multivibrator Bistabil\r\nMultivibrator bistabil adalah jenis multivibrator yang outputnya terdiri dari\r\ndua keadaan stabil. Rangkaian multivibrator bistabil ini beralih dari satu\r\nkeadaan stabil ke keadaan stabil lainnya ketika pulsa pemicu yang sesuai\r\nditerapkan. Dengan kata lain, multivibrator bistabil ini dapat digunakan untuk\r\nmempertahankan keadaan tunak sampai pulsa pemicu atau sinyal diterapkan.\r\n\r\nGambar 3.4 Rangkaian Multivibrator Bistabil [2]\r\nTabel 3.1 Multivibrator Bistabil\r\nC1 Q Q\'\r\n\r\n10\r\n\r\nΠ 0 1\r\nΠ 1 0\r\nΠ 0 1\r\nΠ 1 0\r\n\r\nDari tabel diatas bisa dilihat, multivibrator bistabil ini memiliki sifat seperti\r\nT FF, ketika dikasih clock maka Q = 1 dan Q’= 0, begitu juga sebaliknya.\r\n\r\n3.2.3 RS Flip-Flop dengan gerbang NAND\r\n\r\nGambar 3.5 RS Flip-Flop NAND [3]\r\nTabel 3.2. RS Flip-Flop dengan Gerbang NAND\r\nR S Q Q’\r\n0 1\r\n\r\n1 0\r\n\r\n0 0\r\n\r\n1 1\r\n\r\n1 1\r\n\r\n1 0\r\n\r\n1 0\r\n\r\n0 1\r\n\r\nDari tabel diatas, dapat dilihat ketika input S dan R adalah 1, RS flip-flop\r\nNAND akan stabil. Tapi ketika input S dan R bernilai 0 maka tidak ada\r\nmemori.\r\n\r\n11\r\n\r\n3.2.4 RS Flip-Flop dengan Gerbang NOR\r\n\r\nGambar 3.6 RS Flip-Flop NOR[4]\r\nTabel 3.3. RS Flip-Flop dengan Gerbang NOR\r\nR S Q Q’\r\n0 1\r\n\r\n1 0\r\n\r\n0 0\r\n\r\n0 1\r\n\r\n1 1\r\n\r\n0 0\r\n\r\n1 0\r\n\r\n0 1\r\n\r\nDari tabel diatas, dapat dilihat ketika input S dan R adalah 0, RS flip-flop\r\nNORakan stabil. Tapi ketika input S dan R bernilai 1 maka tidak ada memori.\r\nRSFF NOR kebalikan dari RSFF NAND.\r\n\r\n3.2.5 JK Master Slave Flip-Flop\r\nJK Flip-flop adalah flip-flop dengan dua flip-flop, master flip-flop\r\ndan Slave Flip Flop. Master-Slave Flip Flop memiliki tiga terminal input, J,\r\nK, dan Clock. Tidak ada larangan di JKFF.\r\n\r\n12\r\n\r\nGambar 3.3 Rangkaian JK master slave [5]\r\nTabel 3.4. JK Master Slave Flip-Flop\r\nJ K C1 Q Q\' KONDISI\r\n1 1 Π 0 1\r\n1 1 Π 1 0\r\n1 1 Π 0 1\r\n1 0 Π 1 0\r\n1 0 Π 1 0\r\n1 0 Π 1 0\r\n1 0 Π 0 1\r\n1 0 Π 0 1\r\n1 0 Π 0 1\r\n0 0 Π 0 1\r\n0 0 Π 0 1\r\n\r\nDari tabel diatas, ketika input J dan K bernilai 1, maka outputnya akan\r\nmenjadi toggle. Maka dari itu tidak ada kondisi terlarang pada JKFF. Selagi\r\ninputnya dikasih clock maka outputnya akan memiliki hasil.\r\n\r\n3.2.6 D Flip-Flop\r\nRangkaian DFF ini adalah JKFF yang kedua inputnya dihubungkan dan\r\ninputnya di NOT kan.\r\n\r\n13\r\n\r\nGambar 3.4 Rangkaian D Flip-Flop [6]\r\nTabel 3.5. D Flip-Flop\r\n\r\nS R 1/O C1 Q Q\'\r\n1 0 X X 0 1\r\n0 1 X X 1 0\r\n1 1 1 Π 1 0\r\n1 1 1 Π 1 0\r\n1 1 0 Π 0 1\r\n1 1 0 Π 0 1\r\n1 1 1 Π 1 0\r\n1 1 0 Π 0 1\r\nDari tabel diatas, dapat dilihat ketika input S dan R adalah 1output\r\nQ akan bernilai 1 (Set). Tapi ketika input S dan R bernilai 0 maka\r\noutput Q bernilai 0 (Reset).\r\n3.2.7 T Flip- Flop\r\nRangkaian DFF ini adalah JKFF yang kedua inputnya dihubungkan.\r\n\r\nGambar 3.5 Rangkaian T Flip-Flop [1]\r\n\r\n14\r\n\r\nTabel 3.6. T Flip-Flop\r\nC1 Q Q\'\r\nΠ 0 1\r\nΠ 1 0\r\nΠ 0 1\r\nΠ 1 0\r\n\r\nDari tabel diatas, ketika inputnya dikasih clock maka outputnya Q bernilai 0\r\n(Reset) dan ketika dikasih clock lagi maka outputnya Q bernilai 1 (Set).\r\n\r\n15\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nBerdasarkan pada praktikum yang telah dilakukan, mengenai “Flip-Flop”\r\ndapat diambil kesimpulan sebagai berikut:\r\n\r\n1. Rangkaian flip flop ada banyak jenisnya seperti RSFF, JKFF, DFF,\r\nTFF.\r\n2. Rangkaian flip-flop SR ini biasanya terdiri dari dua gerbang logika\r\nNOR atau dua gerbang logika NAND. Ada juga flip-flop SR yang\r\nmenggabungkan dua gerbang logika NOR dan gerbang logika\r\nNAND. Flip-flop D pada dasarnya adalah modifikasi dari flip-flop\r\nSR dengan menambahkan gerbang NOT (inverter) dari input S ke\r\ninput R. Tidak seperti SR flip-flop, D flip-flop hanya memiliki satu\r\ninput. Masukan atau pintu masuk D Sandal jepit JK juga merupakan\r\npengembangan lebih lanjut dari sandal jepit SR dan merupakan yang\r\npaling umum. Flip-flop JK memiliki tiga terminal input J, K, dan CL\r\n(clock). Flip-flop T adalah bentuk sederhana dari flip-flop JK. Sering\r\ndisebut sebagai flip-flop JK tunggal karena kedua input J dan K\r\nterhubung.\r\n3. Ada tiga jenis multivibrator: Multivibrator Astabil, Multivibrator\r\nMonostabil, dan Multivibrator Bistabil.', 'Ikbaludin', 'UNIT 1');
INSERT INTO `plagiator_postmodel` (`id`, `nim`, `isi_laprak`, `nama`, `unit`) VALUES
(406, '3332210032', 'Berikut adalah analisis pada praktikum kali ini.\r\n1. Multivibrator Bistabil\r\nBerikut adalah tabel kebenaran Hasil multivibrator Bistabil.\r\nTabel 3 1 Hasil multivibrator Bistabil\r\n\r\nC1 Q Q̅\r\n1 0\r\n0 1\r\n\r\n10\r\n\r\n1 0\r\n0 1\r\n\r\nPada tabel diatas dapat disimpulkan bahwa pada setiap kali\r\nmelakukan clock maka akan terjadi perubahan pada nilai output nya. Contoh\r\npada awal nilai output nya 0 1 setelah di penecet clock nya nilai output akan\r\nberubah menjadi 1 0. Dan seperti itu Seterus nya jika clock ditekan berkali”.\r\n2. RS Flip-Flop dengan Gerbang NAND\r\n\r\nGambar 3. 2 RS Flip-Flop dengan Gerbang NAND\r\n\r\nBerikut adalah tabel kebenaran dari RS Flip-Flop dengan Gerbang\r\nNAND.\r\n\r\nTabel 3 2 Hasil RS Flip-Flop dengan Gerbang NAND\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 0 1\r\n1 0 0 1\r\nPada tabel kebenaran diatas dapat diambil kesimpulan bahwa pada\r\nRS FF gerbang NAND didapat beberapa kondisi. Diantara yaitu terlarang\r\npada saat nilai input R = S = 0 dengan nilai output Q = Q’ = 1. Kondisis\r\nreset pada saat nilai input R = 0 dan S = 1 dengan nilai output Q = 0 dan Q’\r\n= 1. Kondisi set pada saat nilai input R = 0 dan S = 1 dengan nilai output Q\r\n= 1 dan Q’ = 0. Dan yang terakhir kondisi memori yang dapat mengulang\r\nnilai pada output sebelumnya, pada saat nilai input R = S = 1 dengan nilai\r\noutput Q = 1 dan Q’ = 0.\r\n3. RS Flip-Flop dengan Gerbang NOR\r\n\r\n11\r\n\r\nGambar 3. 3 Rangkaian RS Flip-Flop dengan Gerbang NOR\r\n\r\nBerikut adalah tabel kebenaran dari RS flip flop dengan gerbang NOR\r\ndidapat data seperti beribuk :\r\n\r\nTabel 3 3 RS Flip-Flop dengan Gerbang NOR\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 0\r\n1 1 0 0\r\n1 0 0 1\r\nBerdasarkan tabel kebenaran diatas dapat diambil kesempulan\r\nbahwa RS FLIP FLOP gerbang NOR sama seperti rangkaian sebelum nya\r\nnamun pada rangkaian ini memiliki nilai kondisi juga. Pada saat nilai\r\ninputan R = 0 dan S = 1 dengan nilai output Q =1 dan Q’ = 0 merupakan\r\nkondisi set. Kondisi rest berada pada nilai input R = S = 0 dengan nilai\r\noutput Q = 1 dan Q’ = 0. Kondisi memori berada pada saat nilai R = S = 1\r\ndengan nilai output Q = Q’ = 0. Dan kondisi terlarang pada saat nilai input\r\nR = 1 dan S = 0 dengan nilai ouput Q = 0 dan Q’ = 1.\r\n\r\n4. JK Master Slave Flip Flop\r\n\r\nGambar 3. 4 Rangkaian JK Master Slave Flip Flop\r\n\r\nPada rangkain JK Master Slave Flip Flop didapat nilai pada tabel\r\nkebenaran berikut ini .\r\n\r\n12\r\n\r\nTabel 3 4 Hasil rangkaian JK Master Slave Flip-Flop\r\nJ K C1 Q Q̅ Kondisi\r\n1 0 1 0\r\n1 1 0 1\r\n1 0 1 0\r\n0 0 1 0\r\n0 1 0 1\r\n0 0 0 1\r\n1 0 1 0\r\n1 1 0 1\r\n1 0 1 0\r\n0 0 1 0\r\n0 1 0 1\r\nBerdasarkan tabel kebenaran JK Master Slave Flip-Flop diatas dapat\r\ndisimpulkan bahwa pada saat nilai input J = K = 0 didapat kondisi memori. Pada\r\nsaat nilai input J = K = 1 didapat kondisi Toggle dari clock kesatu hingga clock\r\nterakhir. Pada saat nilai J dan K tdak sama nilai inputnya maka pada saat clock\r\npertama dalam kondisi toggle lalu pada saat clock berikutnya akan berada pada\r\nkondisi memori dan pada saat nilai input J = K = 1 ataupun 0, tidak menghasilkan\r\nkondisi terlarang.\r\n5. D Flip-Flop\r\n\r\nGambar 3. 5 Rangkaian D Flip-Flop\r\n\r\nPada rangkaian D flip-flop diatas didapat tabel kebenaran seperti\r\nberikut :\r\n\r\nTabel 3 5 Rangkaian D Flip-Flop\r\n\r\nS R I/O C1 Q Q̅\r\n1 0 X 0 1\r\n\r\n13\r\n\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\nBerdasarkan tabel kebenaran D Flip-Flop diatas dapat disimpulkan\r\nbahwa pada saat nilai S =1 dan R =0 dengan nilai output Q = 0 dan Q’ = 1\r\nmerupakan kebalika dari nilai input pada saat S = 0 dan R = 1 dengan nilai\r\noutput Q = 1 dan Q’ = 0 merupakan kebalikan dari RS flip flop. Disebabkan\r\npada nilai input reset ( R ) nya diberi sebuah inverter sehingga nilai output\r\nnya berbalik meski nilai input dan output nya mengabaikan clock. Pada saat\r\nnilai S = R = I/O = 1 dan dikasih clock dengan nilai output Q = 1 dan Q’ =\r\n0. Pada saat nilai input S = R = 1 dan I/O = 0 serta diberikan clock dngan\r\nnilai output Q = 0 dan Q’ = 1. Pada saat 2 kejadian tersebut didapat kondisi\r\nreset.\r\n6. T Flip-Flop\r\n\r\nGambar 3. 6 Rangkaian T Flip-Flop\r\n\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nBerdasarkan tabel kebenaran T Flip-Flop dapat di simpulkan bahwa\r\nS = 1 dan R = 1, pada clock pertama menghasilkan output Q = 0 dan Q̅ = 1\r\n\r\n14\r\n\r\nkarena T flip-flop ini dibentuk dengan D Flip Flop maka, input resetnya\r\nakan di-invers-kan oleh inverter menjadi S = 1 dan R = 0 kemudian\r\nrangkaian TFF di-clock-an sehingga output yang didapatkan menjadi Q = 0\r\ndan Q̅ = 1 dan pada clock seterusnya akan dibalik-balik hasil outputnya\r\nseperti yang bisa kita lihat pada tabel 3.5 T Flip Flop.\r\nPada percobaan multivibrator Astabil didapat data sebagai berikut\r\nR = 1K Ohm\r\n\r\nGambar 3. 7 Multivibrator R = 1K\r\n\r\nR = 10K Ohm\r\n\r\nGambar 3. 8 Multivibrator R = 10k\r\n\r\nPada kedua gambar tersebut dapat disimpulkan bahwa niali resistor 1K\r\nlebih cepat disbanding kan dengan resistor 10K\r\n\r\n15\r\nBAB IV\r\nKESIMPULAN\r\n\r\n4.1.Kesimpulan\r\n\r\nDalam percobaan kali ini didapat kesimpulan sebagai berikut\r\n1. Jenis-jenis flip-flop\r\na. RS FLIP FLOP\r\n\r\nRangkaian flip-flop yang mempunyai 2 jalan keluar Q dan Q̅\r\ndan memiliki 2 masukan, yaitu Reset dan Set.\r\nb. CRS FLIP FLOP\r\n\r\nRangkaian flip-flop yang dilengkapi dengan sebuah terminal\r\npulsa clock. Pulsa clock ini berfungsi mengatur keadaan set dan reset.\r\nc. D FLIP FLOP\r\n\r\nD Flip-Flop adalah RS Flip-Flop yang ditambah dengan suatu\r\ninverter pada reset inputnya.\r\nd. T FLIP FLOP\r\n\r\nToogle Flip-Flop dapat dibentuk dari modifikasi Clocked\r\nRSFF, DFF maupun JKFF. TFF mempunyai 2 buah terminal output Q\r\ndan Q̅. TFF banyak digunakan pada rangkaian counter, frekuensi\r\ndeviden, dan sebagainya.\r\ne. JK FLIP FLOP\r\n\r\nJK Flip-flop adalah flip-flop yang terdiri dari 2 buah flip-flop,\r\nyaitu Master FF dan Slave FF. Master Slave FF ini mempunyai 3 buah\r\nterminal input, yaitu J, K dan Clock.\r\n2. Jenis-jenis Multivibrator\r\na. Monostabil\r\nMempunyai 1 (satu) keadaan satbil.\r\nb. Bistabil\r\nMempuyai 2 (dua) keadaan stabil.\r\nc. Astabil\r\nKeadaannya selalu berubah-ubah atau biasa disebut osilator.', 'HADID HAMBALI', 'UNIT 1'),
(407, '3332210039', 'Berdasarkan pada percaobaan pratikum ini dapat dihasilkan hasil sebagai\r\nberikut:\r\n3.2.1 Multivibrator Bistabil\r\nPada percobaan ini didapatkan hasil sebagai berikut:\r\nTabel 3. 1 Multivibrator bistabil\r\n\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\n11\r\n\r\nPada percobaan diatas dapat disimpulkan bahwa ouptan Q dan Q’ akan terus\r\nmempertahankan nilainya yang stabil sampai diberikan suatu pulsa atau trigger.\r\n\r\n3.2.2 RS FLIP-FLOP dengan Gerbang NAND\r\nBerdasarkan percobaan ini didapatkan hasil sebagai berikut:\r\nTabel 3. 2 RS Flip-Flop dengan Gerbang NAND\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 0 1\r\n1 0 0 1\r\n\r\nPada percobaan ini mendapatkan hasil seperti diatas yang dimana inputan 01akan\r\nmenghasilkan keluaran 10 ini disebut kondisi set ,kemudian R=0,S=0 yang\r\nmenghasilkan Q=Q’=1 disebut kondisi invalid atau terlarang,saat R=1,S=1 yang\r\nterdapat Q=0,Q’=1 yang disebut kondisi reset,dan yang terakahir saat R=S=1,dan\r\nQ=0,Q’=1 ini menglami kondisi stabil.\r\n\r\n3.2.3 RS Flip-Flop dengan Gerbang NOR\r\n\r\nBerdasarkan percobaan ini didapatkan hasil sebagai berikut:\r\n\r\nTabel 3. 3 RS Flip-Flop dengan Gerbang NOR\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 0\r\n1 1 0 0\r\n1 0 0 1\r\n\r\nPada percobaan ini didapatkan hasil yang masing-masing memliki kondisi tertentu\r\npada sata R=0,S=1 maka Q=1,Q’=0 ini adalah kondisi reset,Kemudian saat\r\nR=0,S=0 maka Q=1,Q’=0 ini adalah kondisi stabil kemudian saat R=1,S=1 maka\r\nQ=Q’=0 yang mengalami kondisi terlarang,dan pada R=1,S=0 maka Q=0,Q’=1\r\nakan mengalami kondisi set.\r\n\r\n12\r\n\r\n3.2.4 JK Master Slave Flip-Flop\r\nBerdasarkan Percobaan ini didapatkan hasil tabel kebeneran sebagai\r\nberikut:\r\nTabel 3. 4 JK Master Slave Flip-Flop\r\nJ K C1 Q Q̅ Kondisi\r\n1 0 1 0 Set/lach\r\n1 1 0 1 Toggle\r\n1 0 1 0 Set/lach\r\n0 0 1 0 No change\r\n0 1 0 1 Reset\r\n0 0 0 1 No change\r\n1 0 1 0 Reset\r\n1 1 0 1 No change\r\n1 0 1 0 Set/lach\r\n0 0 1 0 No change\r\n0 1 0 1 Reset\r\n\r\nPada JK Master Slave Flip-Flop adalah suatu penggabungan antara RS flip-flop\r\ndengan JK flip-flop,dari data diatas jika suatu inputan yang berbeda seperti\r\nJ=1,K=0 akan menghasilkan outputan yang sama pada keluarannya yaitu\r\nQ=1,Q’=0,dan jika pada inputannya sama seperti J=0,K=0 akan mengambil\r\noutputan dari sebelumnya.\r\n3.3.5 D Flip-flop\r\nBerdasarkan percobaan ini didapatkan hasil tabel kebenarannya sebagai\r\nberikut:\r\nTabel 3. 5 D Flip-flop\r\nS R I/O C1 Q Q̅\r\n1 0 0 0 1\r\n\r\n13\r\n\r\n0 1 0 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n\r\nPada percobaan ini D flip-flop adalah suatu rangkaian RS flip-flop yang\r\ndiinverterkan pada reset inputnnya.Pada percobaan ini nilai inputan Clock\r\nmempengaruhi suatu outputannya jika O/CLOCK bernilai 0 maka suatu\r\noutputannya yaitu Q akan bernilai 0,sedangkan clock bernilai 1 dan Qnya juga\r\nakan memperoleh outputan 1.\r\n\r\n3.2.6 T flip-flop\r\nPada percobaan kali ini didapatkan hasil tabel kebenarannya sebagai\r\nberikut:\r\nTabel 3. 6 T flip-flop\r\n\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nPada percobaan ini T flip-flop itu adalah bentuk sederhana dari JK flipflop yang\r\nterdapat pada percobaan tersebut bahwa jika suatu Q tedapat suatu pulsa/clock\r\nmaka nilainya akan berubah.\r\n\r\n14\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nBerdasarkan Pratikum kali ini mengenai flip-flop dapat disimpulkan\r\nsebagai berikut:\r\n\r\n1. Flip-flip terdapat banyak jenisnya yaitu RS flip-flop,JK flip-flop,D flip-\r\nflop,T flip-flop,dan CRS flip-flop.\r\n\r\n2. RS flip-flop mempunyai dua masukan yaitu R dan S,yang artinya R itu\r\nReset dan S itu set.\r\nJK flip-flop mempunyai sifat tidak ada kondisi terlarangnya.\r\nD flip-flop suatu rangkaian yang dibangun dengan RS flip-flop yang\r\ndimana inputannya pada R di inverterkan.\r\nT flip-flop ini bentuk sederhana dari JK flip-flop yang menggabungkan\r\ninputannya.\r\nCRS flip-flop adalah untuk mengatur keadaan di saat reset maupun set\r\n\r\n3. Multivibrator astabil tidak memiliki status stabil yang akan terus berubah-\r\nubah keadaanya\r\n\r\nMultivibrator bistabil terdiri dari dua keadaan stabil\r\nMultivibrator Monostabil terdiri dari satu keadaan stabil saja.', 'MUHAMMAD ZAKI HIDAYAT', 'UNIT 1'),
(408, '3332210025', 'Berdasarkan data yang terdapat di tabel, bisa dilihat bahwa hasil akan bergunta-\r\nganti satu sama lain.\r\n\r\n2.RS Flip-Flop dengan Gerbang NAND\r\nHasil data yang didapatkan dari percobaan yang dilakukan terhadap\r\nRS Flip-Flop dengan NAND yaitu :\r\n\r\nTabel 3. 2Hasil Flip-Flop dengan NAND\r\nR S Q Qഥ\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 0 1\r\n1 0 0 1\r\nDapat dilihat pada hasil data yang sudah didapatkan bahwa jika R\r\ndan S nya masing-masing 0, maka akan keluar yaitu 1 dan 1, yang mana\r\nkondisi ini adalah kondisi terlarang, R = 1 dan S = 0 maka didapatkan Q =\r\n0 dan Q̅ = 1 ini menandakan kondisi Reset. R = 0 dan S = 1 maka didapatkan\r\nQ = 1 dan Q̅ = 0 ini menandakan kondisi Set. R = 1 dan S = 1 maka\r\ndidapatkan Q = 1 dan Q̅ = 0 ini menandakan kondisi Memori atau\r\nmengulangi output sebelumnya.\r\n3. RS Flip – Flop dengan gerbang NOR\r\nData yang didapat yaitu :\r\n\r\nTabel 3. 3Hasil RS Flip-Flop dengan NOR\r\nR S Q Qഥ\r\n0 1 1 0\r\n0 0 1 0\r\n1 1 0 0\r\n1 0 0 1\r\nDapat dilihat jika R = 0 dan S = 1 maka didapatkan Q = 1 dan Q̅ = 0 ini\r\nmenandakan kondisi Set. R = 1 dan S = 0 maka didapatkan Q = 0 dan Q̅ = 1 ini\r\nmenandakan kondisi Reset. R = 0 dan S = 0 maka didapatkan Q = 0 dan Q̅ = 1 ini\r\nmenandakan kondisi Memori atau mengulangi output sebelumnya. R = 1 dan S =1\r\nmaka didapatkan Q = Q̅ = 0 ini menandakan kondisi Terlarang.\r\n\r\n10\r\n\r\n4. JK Master Slave Flip – Flop\r\nData yang didapat dari percobaannya adalah :\r\n\r\nTabel 3. 4Hasil JK Master Slave Flip-Flop\r\n\r\nJ K C1 Q Qഥ Kondisi\r\n1 0 1 0 Set/Lach\r\n1 1 0 1 Toggle\r\n1 0 1 0 Set/Lach\r\n0 0 1 0 No Change\r\n0 1 0 1 Reset\r\n0 0 0 1 No Change\r\n1 0 1 0 Set\r\n1 1 0 1 Toggle\r\n1 0 1 0 Set/Lach\r\n0 0 1 0 No Change\r\n0 1 0 1 Reset\r\n\r\nDari data di atas, bisa dlihat pola keluarannya, yaitu :\r\nJika inputan J bernilai satu dan K nol, maka akan keluar kondisi Set, jika inputan K\r\nbernilai satu dan J-nya nol, akan keluar Reset, jika kedua inputan bernilai satu, maka\r\nakan keluar kondisi Toggle, dan jika keduanya bernilai nol, maka keluarannya akan\r\nmengambil dari keluaran yang sebelumnya, atau tidak berubah.\r\n5.D Flip Flop\r\nHasil dari percobaannya adalah :\r\n\r\nTabel 3. 5Hasil D Flip-Flop\r\n\r\nS R I/O C1 Q Qഥ\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n\r\n11\r\n\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n\r\n6.T Flip-Flop\r\nData yang didapat dari percobaan adalah :\r\nTabel 3. 6Hasil T Flip-Flop\r\nC1 Q Qഥ\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\n12\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nSetelah dilakukan percobaan pada kali ini, kesimpulan yang didapatkan\r\nantara lain :\r\n1.Jenis-jenis flip-flop yaitu RS Flip-Flop, CRS,Dc dan T.\r\n2.Jenis jenis multivibrator yaitu Astabil, bistabil, dan monostabil.\r\n3.Mahasiswa telah memahami sifat dan kegunaan jenis jenis flip flop.', 'Ilham Rizki Febriyan', 'UNIT 1'),
(409, '3332210091', 'Berdasarkan data yang telah didaptkan, diketahui bahwa akan\r\ntetap pada kondisi tersebut hingga pulsa trigger untuk berubah atau\r\ncatu daya dilepas.\r\n3.2.2 RS Flip – Flop dengan gerbang NAND\r\nAdapun hasil percobaan pada RS Flip – Flop dengan gerbang\r\nNAND adalah sebagai berikut.\r\nTabel 3.2 RS Flip-Flop dengan Gerbang NAND\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 1 0\r\n1 0 0 1\r\nDari data yang telah didapatkan diketahui bahwa ketika R = 0\r\ndan S = 0 maka didapatkan Q = Q̅= 1 ini menandakan kondisi\r\nTerlarang. R = 1 dan S = 0 maka didapatkan Q = 0 dan Q̅= 1 ini\r\nmenandakan kondisi Reset. R = 0 dan S = 1 maka didapatkan Q =\r\n1 dan Q̅= 0 ini menandakan kondisi Set. R = 1 dan S = 1 maka\r\ndidapatkan Q = 1 dan Q̅= 0 ini menandakan kondisi Memori atau\r\nmengulangi output sebelumnya.\r\n3.2.3 Rs Flip – Flop dengan gerbang NOR\r\nAdapun hasil percobaan pada RS Flip – Flop dengan gerbang\r\nNOR adalah sebagai berikut.\r\n\r\n17\r\n\r\nTabel 3.3 RS Flip-Flop dengan Gerbang NOR\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 0 1\r\n1 1 0 0\r\n1 0 0 1\r\nBerdasarkan data yang telah didapatkan, diketahui bahwa R =\r\n0 dan S = 1 maka didapatkan Q = 1 dan Q̅= 0 ini menandakan\r\nkondisi Set. R = 1 dan S = 0 maka didapatkan Q = 0 dan Q̅= 1 ini\r\nmenandakan kondisi Reset. R = 0 dan S = 0 maka didapatkan Q =\r\n0 dan Q̅= 1 ini menandakan kondisi Memori atau mengulangi\r\noutput sebelumnya. R = 1 dan S = 1 maka didapatkan Q = Q̅= 0\r\nini menandakan kondisi Terlarang.\r\n3.2.4 JK Master Slave Flip – Flop\r\nAdapun hasil percobaan pada JK Master Slave Flip – Flop\r\nadalah sebagai berikut.\r\nTabel 3.4 JK Master Slave Flip-Flop\r\nJ K C1 Q Q̅ Kondisi\r\n1 0 1 0 Set/lach\r\n1 1 0 1 Toggle\r\n1 0 1 0 Set/lach\r\n0 0 1 0 No change\r\n0 1 0 1 Reset\r\n0 0 0 1 No change\r\n\r\n18\r\n\r\n1 0 1 0 Reset\r\n1 1 0 1 No change\r\n1 0 1 0 Set/lach\r\n0 0 1 0 No change\r\n0 1 0 1 Reset\r\nBerdasarkan data yang telah didapatkan, diketahui bahwa\r\nsaat J dan K bernilai 0 maka, kondisinya mengambil output\r\nsebelumnya. Sedangkan jika J dan K sama-sama bernilai 1 maka,\r\nkondisinya Toggle dari clock.\r\n\r\n3.2.5 D Flip – Flop\r\nAdapun hasil percobaan pada D Flip – Flop adalah sebagai\r\nberikut.\r\n\r\nTabel 3.5 D Flip-Flop\r\n\r\nS R I/O C1 Q Q̅\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n\r\n19\r\n\r\nBerdasarkan data yang telah didapatkan, diketahui bahwa\r\nketika S = 1 dan R = 0 maka, didapatkan Q = 0 dan Q̅ = 1 dan\r\nsebaliknya ketika S = 0 dan R = 1 maka, didapatkan output Q = 1\r\ndan Q̅ = 0, pada 2 kasus ini bisa dilihat bahwa D Flip-Flop\r\nmenghasilkan output yang terbalik dari RS Flip Flop. Hal itu\r\ndikarenakan pada input resetnya diberi suatu inverter sehingga\r\nnilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S,\r\nR dan I/O bernilai 1 serta diberikan clock didapatkan output Q = 1\r\ndan Q̅ = 0, dan pada saat S dan R bernilai 1, dan I/O bernilai 0\r\nserta diberikan clock didapatkan output Q = 0 dan Q̅ = 1. Dari\r\nkedua kasus tersebut didapatkan hasil seperti itu karena input\r\nresetny a di-invers-kan dan kemudian di-clock-an rangkaian\r\n\r\ntersebut sehingga, pada saat S dan R bernilai 1 dan R-nya di-\r\ninvers-kan maka, R menjadi 0 lalu inputnya berubah menjadi S =\r\n\r\n1 dan R = 0 dan kemudian di-clock-an sehingga S = 0 dan R = 1\r\ndan didapatkan hasil outputnya Q = 0 dan Q̅ = 1 dan sebaliknya.\r\n\r\n1.2.1 T Flip – Flop\r\nAdapun hasil percobaan pada T Flip – Flop adalah sebagai\r\nberikut.\r\n\r\nTabel 3.6 T Flip-Flop\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\nBerdasarkan data yang telah didapatkan diketahui bahwa S =\r\n1 dan R = 1, pada clock pertama menghasilkan output Q = 0 dan Q̅\r\n= 1 karena T flip-flop ini dibentuk dengan D Flip Flop maka, input\r\nresetnya akan di-invers-kan oleh inverter menjadi S = 1 dan R = 0\r\nkemudian rangkaian TFF di-clock-an sehingga output yang\r\n\r\n20\r\n\r\ndidapatkan menjadi Q = 0 dan Q̅ = 1 dan pada clock seterusnya\r\nakan dibalik-balik hasil outputnya seperti yang bisa kita lihat pada\r\ntabel 3.5 T Flip Flop.\r\n\r\n21\r\nBAB IV\r\nANALISIS\r\n\r\n4.1 Kesimpulan\r\nBerdasarkan pada praktikum yang telah dilakukan mengenai\r\nADC/DAC didaptkan kesimpulan sebagai berikut.\r\n1. Jenis – jenis Multivibrator\r\na. Multivibrator Astabil\r\nKeadaan selalu berubah – ubah atau biasa disebut\r\nosilator.\r\nb. Multivibrator Bistabil\r\nMempunyai dua keadaan stabil.\r\nc. Multivibrator Monostabil\r\nMempunyai satu keadaan stabil.\r\n\r\n2. Memahami jenis Multivibrator pada Flip – Flop dimana\r\nsirkuit elektornik yang menghasilkan gelombang atau pulsa.\r\n3. Jenis – jenis Flip – Flop diantara lain adalah.\r\na. RS Flip – Flop\r\nRangkaian Flip – Flop yang mempunyai 2 jalan\r\nkeluar Q dan Q̅ dan memiliki 2 masukan, yaitu Reset\r\ndan Set.\r\nb. CRS Flip – Flop\r\nRangkaian Flip – Flop yang dilengkapi dengan\r\nsebuah terminal pulsa clock. Pulsa Clock berfungsi\r\nmengatur kedaan Set dan Reset.\r\nc. D Flip – Flop\r\nD Flip – Flop adalah RS Flip – Flop yang ditambah\r\ndengan suatu inverter pada reset inputnya.\r\nd. T Flip – Flop\r\n\r\n22\r\n\r\nDapat dibentuk dari modifikasi Clocked RSFF, DFF\r\nmaupun JKFF. TFF mempunyai 2 buah terminal\r\noutput Q dan Q̅. TFF banyak digunakan pada', 'MUHAMMAD HIFDHI DZAKWAN', 'UNIT 1'),
(410, '3332210084', 'Percobaan praktikum unit 5 flip – flop ini dapat diketahui bahwa\r\nmasingmasing flip – flop mempunyai suatu kondisi sebagaiberikut :\r\n3.2.1 SR Flip – Flop Menggunakan Gerbang NAND\r\nUntuk tabel kebenaran dan diagram logika SR flip – flop ini dapatdilihat sebagai berikut :\r\nTabel 3.1. Tabel Kebenaran SRFF Gerbang Logika NAND\r\nINPUT OUTPUT Kondisi\r\nR S Q Q̅\r\n0 1 1 0 Set\r\n1 1 1 0 Latch\r\n1 0 0 1 Reset\r\n0 0 1 1 Terlarang\r\nPada SR flip – flop ini terdapat 4 kondisi yaitu sebagai berikut :\r\n1. Set, set pada RSFF ini memiliki nilai input R=0 dan S = 1\r\ndannilai output yang dihasilkan Q = 1 dan Q̅ = 0.\r\n2. Reset, reset pada RSFF ini memiliki nilai input R = 1\r\ndan S = 0 dan memiliki hasil output Q = 0 dan Q̅= 1\r\ndalam arti lain reset ini sama saja membalikkan nilai\r\ndariset begitu juga sebaliknya.\r\n3. Latch, pada kondisi latch ini SRFF memiliki nilai output\r\nQnext = Qprev yang dimana maksudnya output tersebut\r\nsama dengan output sebelumnya yaitu pada output\r\nse(atau bisa dibilang mengcopy output sebelumnya\r\nseperti set atau reset kecuali terlarang).t.\r\n\r\n4. Terlarang atau bisa disebut juga tak terdefinisi dalam\r\nkondisi sistem digital yang dimana keluarannya\r\nmempunyai nilai tinggi atau sama\r\n\r\n3.2.2 RS Flip-Flop dengan Gerbang NOR Tabel\r\n3.2 Flip-Flop dengan Gerbang NOR\r\nINPUT OUTPUT Kondisi\r\nR S Q Q̅\r\n0 1 1 0 Set\r\n0 0 1 0 Latch\r\n1 1 0 0 Terlarang\r\n1 0 0 1 Reset\r\nPada SR flip – flop ini terdapat 4 kondisi yaitu sebagai berikut :\r\n1. Set, set pada SRFF ini memiliki nilai input S = 0 dan R = 1 dannilai\r\n\r\noutput yang dihasilkan Q = 1 dan Q̅ = 0.\r\n2. Reset, reset pada SRFF ini memiliki nilai input S = 1 dan R =0 dan\r\nmemiliki hasil output Q = 0 dan Q̅= 1 dalam arti lain reset ini sama\r\nsaja membalikkan nilai dari set begitu juga sebaliknya.\r\n3. Latch, pada kondisi latch ini SRFF memiliki nilai output Qnext =\r\nQprev yang dimana maksudnya output tersebut sama dengan output\r\nsebelumnya yaitu pada output set(atau bisa dibilang mengcopy\r\noutput sebelumnya sepertiset atau reset kecuali terlarang)..\r\n4. Terlarang atau bisa disebut juga tak terdefinisi dalam\r\nkondisi sistem digital yang dimana keluarannya memiliki\r\nnilai tinggi atau sama.\r\n\r\n3.2.3 JK Flip – Flop\r\nDalam JK flip – flop ini terdapat 4 kondisi:\r\nBerikut tabel kebenarannya :\r\n\r\nTabel 3.3. Tabel Kebenaran\r\n\r\nJKFF\r\n\r\nClock\r\n\r\nInput Output\r\n\r\nKondisi Output Saat ini Output Selanjutnya\r\n\r\nJ K Q Q̅ Q Q̅\r\n− X X − − −\r\n0 0 0 1 0 1 Latch\r\n\r\n1 0 1 0\r\n\r\n1 0 0 1 1 0 Set\r\n\r\n1 0 1 0\r\n\r\n0 1 0 1 0 1 Reset\r\n\r\n1 0 0 1\r\n\r\n1 1 0 1 1 0 Toggle\r\n\r\n1 0 0 1\r\n1. Set, pada kondisi set ini JKFF memiliki nilai input J = 1 dan K = 0\r\ndanmemiliki nilai output Q = 1 dan Q̅ = 0.\r\n2. Reset, pada kondisi reset ini JKFF memiliki nilai input J = 0 dan K\r\n= 1dan memiliki nilai output Q = 0 dan Q̅ = 1. dalam arti lain\r\nreset ini sama saja membalikkan nilai dari set begitu juga\r\nsebaliknya.\r\n3. Latch, dalam kondisi latch ini JKFF memiliki nilai output Qnext =\r\nQprev yang dimana maksudnya nilai output-nya sama dengan nilai\r\noutput sebelumnya (atau bisa dibilang mengcopy output\r\nsebelumnya seperti set atau reset kecuali toggle).\r\n4. Toggle, yaitu kondisi dimana output Q akan berubah terus menerus\r\napabila clock aktif, persamaannya yaitu Qn = Q̅−1.\r\n3.2.4 D Flip – Flop\r\n\r\nBerikut tabel kebenarannya :\r\n\r\nTabel 3.4. Tabel Kebenaran\r\n\r\nDFF\r\n\r\nINPUT OUTPUT Kondisi\r\nD Q Q̅\r\n1 1 0 Set\r\n0 0 1 Reset\r\nPada D flip – flop ini hanya terdapat 2 kondisi,\r\nyaitu sebagaiberikut :\r\n1. Set, pada kondisi set ini DFF memiliki nilai input\r\nD = 1 dan memilikinilai output Q = 1\r\n\r\ndan Q̅= 0.\r\n\r\n2. Reset, pada kondisi reset ini DFF memiliki nilai\r\ninput D = 0 danmemiliki nilai output Q = 0 dan Q̅\r\n= 1. dalam arti lain\r\nreset ini sama saja\r\nmembalikkan nilai dari set\r\nbegitu juga sebaliknya.\r\n\r\n3.2.5 T Flip – Flop\r\n\r\nBerikut tabel kebenarannya:\r\nTabel 3.5\r\n\r\nInput Output Kondisi\r\nT Q Q̅\r\n0 0 1 Latch\r\n0 1 0\r\n1 0 1 Toggle\r\n1 1 0\r\n1. Latch, dalam kondisi latch ini\r\nTFF memiliki nilai input = 0\r\ndan memiliki nilai output Qnext\r\n= Qprev yang dimana\r\n\r\nmaksudnya nilai output- nya\r\nsamadengan nilai sebelumnya.\r\n\r\nToggle, yaitu kondisi dimana output Q akan berubah terus\r\nmenerus apabila clock aktif, persamaannya yaitu Qn = Q̅−1.\r\n\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\n\r\nBerikut adalah kesimpulan yang didapatkan dari praktikum ini:\r\n1. Ada 4 jenis flip – flop yaitu sebagai berikut SR\r\nFlip – Flop, JK Flip – Flop, D Flip –Flop, dan T\r\nFlip – Flop.\r\n2. Karakteristik pada flip – flop mempunyai 2\r\nkondisi stabil. Kegunaan flip – flop adalah untuk\r\nmenyimpan data biner, untuk informasi, dan\r\nmembuat rangkaian pencacah.\r\n3. Ada 2 jenis multivbrator, yaitu Multivibrator Astabil dan\r\nMultivibrator Bistabil. Cara kerja dari Multivibrator Astabil yaitu\r\nbergerak melalui transistor yang memperkuat sinyal output dan\r\nditeruskan pada input. Cara kerja pada Multivibrator Bistabil adalah\r\nakan tetap stabil sampai diberi pemicu.', 'HANS UTOMO', 'UNIT 1'),
(411, '3332210042', 'Adapun hasil percobaan pada multivibrator bistabil adalah sebagai\r\nberikut.\r\n\r\nTabel 3.1 Multivibrator Bistabil\r\n\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\nBerdasarkan data yang telah didapatkan, diketahui bahwa nilai\r\ndari Q akan terus berlawanan dengan Q̅setiap kali di clock.\r\n3.2.2 RS Flip – Flop dengan gerbang NAND\r\nAdapun hasil percobaan pada RS Flip – Flop dengan gerbang NAND\r\nadalah sebagai berikut.\r\nTabel 3.2 RS Flip-Flop dengan Gerbang NAND\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 0 1\r\n1 0 0 1\r\nDari data diatas dapat diketahui bahwa ketika R = 0 dan S = 1\r\nmaka didapatkan Q = 1 dan Q̅= 0 ini bekerja kondisi (Set). R = 0 dan\r\nS = 0 maka didapatkan Q = Q̅= 1 ini menandakan kondisi (Terlarang).\r\nR = 1 dan S = 0 maka didapatkan Q = 0 dan Q̅= 1 ini bekerja kondisi\r\n(Reset). R = 1 dan S = 1 maka didapatkan Q = 1 dan Q̅= 0 ini\r\nmenandakan kondisi (Memori) atau mengulangi output yang\r\nsebelumnya.\r\n3.2.3 Rs Flip – Flop dengan gerbang NOR\r\nAdapun hasil percobaan pada RS Flip – Flop dengan gerbang NOR\r\nadalah sebagai berikut.\r\nTabel 3.3 RS Flip-Flop dengan Gerbang NOR\r\n\r\n10\r\n\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 0\r\n1 1 0 0\r\n1 0 0 1\r\nBerdasarkan data yang telah didapatkan, diketahui bahwa R =\r\n0 dan S = 1 maka didapatkan Q = 1 dan Q̅= 0 ini bekerja kondisi (Set).\r\nR = 0 dan S = 0 maka didapatkan Q = 0 dan Q̅= 1 ini menandakan\r\nkondisi (Memori) atau mengulangi output sebelumnya. R = 1 dan S =\r\n1 maka didapatkan Q = Q̅= 0 ini menandakan kondisi (Terlarang). R\r\n= 1 dan S = 0 maka didapatkan Q = 0 dan Q̅= 1 ini bekerja kondisi\r\n(Reset).\r\n3.2.4 JK Master Slave Flip – Flop\r\nAdapun hasil percobaan pada JK Master Slave Flip – Flop adalah\r\nsebagai berikut.\r\n\r\nTabel 3.4 JK Master Slave Flip-Flop\r\n\r\nJ K C1 Q Q̅ Kondisi\r\n1 0 1 0 Set\r\n1 1 0 1 Toggle\r\n1 0 1 0 Set\r\n0 0 1 0 Memori\r\n0 1 0 1 Reset\r\n0 0 0 1 Memori\r\n1 0 1 0 Set\r\n1 1 1 0 Toggle\r\n1 0 1 0 Set\r\n0 0 1 0 Memori\r\n0 1 0 1 Reset\r\n\r\nAda empat kondisi yang terjadi disini yaitu apabila J dan K\r\nbernilai 1 dan 0 didapatkan Q = 1 dan Q̅ = 0 maka akan bekerja kondisi\r\n(Set). J dan K bernilai 0 dan 1 didapatkan Q = 0 dan Q̅ = 1maka akan\r\n\r\n11\r\n\r\nbekerja kondisi (Reset). J dan K bernilai 0 dan 0 didapatkan Q = 0 dan\r\nQ̅ = 1 maka akan bekerja kondisi (Memori) atau mengulang kondisi\r\noutputan sebelumnya. J dan K bernilai 1 dan 0 didapatkan Q = 1 dan\r\nQ̅ = 0 maka akan bekerja kondisi (Toggle) dimana outputan tersebut\r\ntidak stabil dan berubah- ubah.\r\n3.2.5 D Flip – Flop\r\nAdapun hasil percobaan pada D Flip – Flop adalah sebagai berikut.\r\n\r\nTabel 3.5 D Flip-Flop\r\n\r\nS R I/O C1 Q Q̅\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n\r\nPada D flip flop yang memiliki dua buah gerbang inputan S\r\ndan R dan juga I/O didapat bahwa , jika nilai inputan S dan R sama\r\ndengan 1 dan 0 dengan I/O diabaikan maka nilai output Q dan Q’ sama\r\ndengan 0 dan 1. jika nilai inputan S dan R sama dengan 1 dan 0 dengan\r\nI/O diabaikan maka nilai output Q dan Q’ sama dengan 1 dan 0.\r\nJika nilai inputan S dan R sama dengan 1 dan 1 dengan nilai\r\nI/O sama dengan 1 dan clock pertama maka nilai output Q dan Q’ sama\r\ndengan 1 dan 0. Jika nilai inputan S dan R sama dengan 1 dan 1 dengan\r\nnilai I/O sama dengan 1 dan clock kedua maka nilai output Q dan Q’\r\nsama dengan 1 dan 0.\r\nJika nilai inputan S dan R sama dengan 1 dan 1 dengan nilai\r\nI/O sama dengan 0 dan clock pertama maka nilai output Q dan Q’ sama\r\ndengan 0 dan 1. Jika nilai inputan S dan Rsama dengan 1 dan 1 dengan\r\nnilai I/O sama dengan 0 dan clock kedua maka nilai output Q dan Q’\r\nsama dengan 0 dan 1.\r\n\r\n12\r\n\r\nJika nilai inputan S dan R sama dengan 1 dan 1 dengan nilai\r\nI/O sama dengan 1 dan clock pertama maka nilai output Q dan Q’ sama\r\ndengan 1 dan 0. jika nilai inputan S dan R sama dengan 1 dan 1 dengan\r\nnilai I/O sama dengan 0 dan clock kedua maka nilai\r\noutput Q dan Q’ sama dengan 0 dan 1\r\n3.2.6 T Flip – Flop\r\nAdapun hasil percobaan pada T Flip – Flop adalah sebagai berikut.\r\n\r\nTabel 1.6 T Flip-Flop\r\n\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\nBerdasarkan data yang telah didapatkan T flip flop yang\r\nmemiliki dua buah gerbang inputan S dan R yang bernilai 1 dan 1 dan\r\njuga clock didapat bahwa, clock pertama memiliki nilai output Q dan\r\nQ’ sama dengan 0 dan 1. clock kedua memiliki nilai output Q dan Q’\r\nsama dengan 1 dan 0. clock ketiga memiliki nilai output Q dan Q’\r\nsama dengan 0 dan 1. clock keempat memiliki nilai output Q dan Q’\r\nsama dengan 1 dan 0. Dari data tersebut dapat diketahui bahwa,\r\ndengan inputan S dan R sama dengan 1 dan 1 yang harusnya berada\r\ndi kondisi terlarang. Dengan menggunakan clock dapat mengubah\r\nkondisi tersebut dan mendapatkan nilai output Q dan Q’ nya.\r\nWalaupun setiap ganti clock nilai output Q dan Q’ nya berbeda-beda,\r\ntapisetidaknya bisa terbebas dari kondisi terlarang.\r\n\r\n13\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 KESIMPULAN\r\nBerdasarkan pada praktikum yang telah dilakukan, mengenai\r\n“Flip Flop” dapat diambil kesimpulan sebagai berikut.\r\n1. Flip flop terbagi atas beberapa jenis ada RS flip flop, JK flip\r\nflop, D flip flop, dan T flip flop.\r\n2. Memahami kegunaan dari RS flip flop pada kondisi set dan reset, JK flip\r\nflop berguna untuk menentukan kondisi toogle, D flip flop adalah RS\r\nflip flop yang di NOT kan, dan T flip flop adalah flip flop toogle\r\nberguna untuk mengetahui nilai toogle.\r\n3. Memahami jenis Multivibrator pada Flip – Flop dimana sirkuit elektornik\r\nyang menghasilkan gelombang atau pulsa.', 'FAHMI KURNIAWAN', 'UNIT 1'),
(412, '3332210037', 'Berikut ini merupakan tabel kebenaran dari Multivibrator Bistabil.\r\nTabel 3.1.Percobaan Multivibrator Bistabil\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nBerdasarkan pada tabel 3.1 yaitu tabel kebenaran dari Multivibrator\r\nBistabil,rangkaian stabil merupakan rangkaian yang bisa kita kendalikan, bi\r\ndisini merupakan 2 jadi yang dimaksud dengan bistabil yaitu dua keadaan stabil\r\natau lebih dikenal dengan sebutan toogle,keadaan stabil disini yaitu bisa bernilai\r\n0 ataupun 1 pada output Q maupun Q̅.\r\n3.2.2 RS Flip-Flop dengan Gerbang NAND\r\nBerikut ini merupakan tabel kebenaran dari RS Flip-Flop dengan Gerbang\r\nNAND.\r\nTabel 3.2. Percobaan RS Flip-Flop dengan Gerbang NAND\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 0 1\r\n1 0 0 1\r\npada RS flip-flop ini memiliki dua input yaitu R dan S yang dibangun\r\ndengan dua gerbang NAND, pada rs flip flop ini memiliki 4 kondisi.kondisi reset\r\nyaitu kondisi yang nilai outputnya q bernilai 0 dan q’ bernilai 1,sedangkan kondisi\r\nset yaitu kondisi yang nilai output q bernilai 1 dan q’ bernilai 0.kondisi latch\r\nmerupakan kondisi dimana outputnya sama dengan output sebelumnya,dan kondisi\r\nundefined merupakan kondisi pada saat nilai output q dan q’ bernilai sama.dan bila\r\nRS FF menggunakan NAND itu tidak bisa kedua ouputnya bernilai nol.\r\n\r\n11\r\n\r\nGambar 3.1 Pengujian RS Flip-Flop dengan Gerbang NAND\r\nPada gambar 3.1 merupakan pengujian dari RS FF yang input S nya bernilai\r\n1 maka rangkaian ini merupakan kondisi Set karena menghasilkan output q\r\nbernilai 1 dan q’ yang bernilai 0.\r\n\r\n3.2.3 RS Flip-Flop dengan Gerbang NOR\r\nBerikut ini merupakan tabel kebenaran dari RS Flip-Flop dengan\r\nGerbang NOR.\r\nTabel 3.3. Percobaan RS Flip-Flop dengan Gerbang NOR\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 0\r\n1 1 0 0\r\n1 0 0 1\r\nRS Flip flop dengan gerbang NOR sama seperti sebelumnya bahwa RS\r\n\r\nFllip flop memiliki 2 buah input yaitu R dan S dan memiliki 4, dan pada RS Flip-\r\nFlop dengan Gerbang NOR pada kali ini menggunakan 2 gerbang NOR,tetapi\r\n\r\npada RS FF kedua outputnya tidak bisa sama-sama bernilai 1.\r\n\r\nGambar 3.2 Pengujian RS Flip-Flop dengan Gerbang NOR\r\n\r\nPada gambar 3.1 merupakan Pengujian RS Flip-Flop dengan Gerbang NOR yang\r\noutpunya dapat bernilai sama-sama 0,sedangkan kalo dengan gerbang NAND hal\r\nseperti ini tidak bisa.\r\n\r\n12\r\n\r\nDari dua percobaan di atas dapat diambil kesimpulan bahwa kondisi\r\nterlarang untuk RS Flip-Flop dengan Gerbang NAND adalah R=0 dan\r\nS=0,sedangkan kondisi terlarang pada RS Flip-Flop dengan Gerbang NOR adalah\r\ndisaat R=1 dan S=1 kondisi latch pada RS Flip-Flop dengan Gerbang XOR adalah\r\ndisaat R=1,S=1 dan R=0,S=1,sedangkan kondisi latch pada RS Flip-Flop dengan\r\nGerbang NOR adalah disaat R=1,S=0 dan R=0,S=0.\r\n\r\n3.2.4 JK Master Slave Flip-Flop\r\nBerikut ini merupakan tabel kebenaran dari JK Master Slave Flip-Flop.\r\n\r\nTabel 3.4. JK Master Slave Flip-Flop\r\n\r\nJ K C1 Q Q̅ Kondisi\r\n1 0 1 0 Set\r\n1 1 0 1 Toogle\r\n1 0 1 0 Set\r\n0 0 1 0 Latch\r\n0 1 0 1 Reset\r\n0 0 0 1 Latch\r\n1 0 1 0 Set\r\n1 1 0 1 Toogle\r\n1 0 1 0 Set\r\n0 0 1 0 Latch\r\n0 1 0 1 Reset\r\n\r\nPada JK flip-flop tidak memiliki kondisi undefined dan akan\r\nmenggantinya dengan kondisi toogle dimana nilainya akan membalik dengan\r\nkondisi sebelumnya,kalu JK flip-flop master slave merupakan gabungan dari\r\ndua JK flip-flop.JK Master Slave Flip-Flop merupakan gabungan dari dua JK\r\nflip-flop biasa.JK master slave flip-flop dapat menghilangkan race di sekitar\r\nkondisi tersebut,pada JK master slave flip-flop ini terdapat 4 buah kondisi yaitu\r\nset,reset,latch,dan toogle.Toogle merupakan kondisi dimana suatu output akan\r\ndinegasikan.Dan pada JK flip-flop memiliki clock yang berfungsi sebagai\r\npengatur input yang bertujuan untuk merespon apakah keluaran pada rangkaian\r\nflip flop tersebut akan berubah atau tidak,selama clocknya belum ke trigger\r\ninputnya tidak akan diproses.Pada tabel 3.4 apabila Inputan J=1 dan K=0 ini\r\n\r\n13\r\n\r\nmerupakan kondisi set dimana Q=1 dan Q’=0,apabila inputan J=0 dan K=1 ini\r\nmerupakan kondisi reset dimana Q=0 dan Q’=1,apabila J=1 dan K=1 kondisi ini\r\nmerupakan kondisi toogle toogle dimana nilainya akan membalik dengan\r\nkondisi sebelumnya, dan apabila J=0 dan K=0 ini merupakan kondisi latch\r\ndimana outputnya sama dengan output sebelumnya.\r\n3.2.5 . D Flip-Flop\r\nBerikut ini merupakan tabel kebenaran D flip-flop.\r\nTabel 3.5. D Flip-Flop\r\n\r\nS R I/O C1 Q Q̅\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n\r\nD flip-flop hanya memiliki 2 kondisi yaitu set dan reset,apabila I/O\r\natau disebut D bernilai 1 maka akan masuk pada kondisi set dimana Q=1 dan\r\nQ’=0,dan apabila I/Onya bernilai 0 maka akan masuk pada kondisi reset\r\ndimana Q=0 dan Q’=1.apabila S dan R nya bernilai 0 IC ini tidak bisa\r\nbekerja,dan apabila S dan R nya bernilai sama-sama 1 baru IC ini dapat\r\nbekerja.\r\n\r\nGambar 3.3 Pengujian D flip-flop menggunakan JKFF\r\n\r\n14\r\n\r\n3.2.6 T Flip-Flop\r\nBerikut ini merupakan tabel kebenaran dari T flip-flop.\r\nTabel 3.6. Percobaan T Flip-Flop\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nT flip-flop hanya memiliki 2 kondisi yaitu kondisi latch dan toogle,apabila\r\ntmya =0 maka akan berkondisi latch jadi tidak akan berubah atau dikatakan sama\r\nseperti sebelumnya,sedangkan apabila tnya=1 maka akan berkondisi toogle jadi\r\nakan berubah atau dinegasikan atau kebalikannya.\r\n\r\nGambar 3.4 Pengujian Rangkaian TFF Menggunakan JKFF\r\n\r\n15\r\n\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nBerdasarkan pada praktikum yang telah dilakukan mengenai flip-flop\r\ndidapatkan kesimpulan sebagai berikut.\r\n1. Jenis-jenis flip-flop ada 5 yaitu JK Flip-Flop,T Flip-FlopRS Flip-Flop,D\r\nFlip-Flop, CRS Flip-Flop\r\n2. RS FF merupakan dasar dari semua Flip-flop yang mempunyai dua gerbang\r\ninputan yaitu reset dan set, D Flip-flop adalah Flip-flop yang dibangun\r\ndengan memakai Flip-flop RS,CRS FF merupakan clocked RS-FF yang\r\nterdapat sebuah terminal pulsa clock, JK Flip-flop mrtupakan flip-flop yang\r\ntidak memiliki kondisi terlarang, T Flip-flop adalah rangkaian flip-flop yang\r\ntelah di rangkai dengan menggunakan flip-flop J-K diperoleh flip-flop yang\r\nmemiliki kebalikan dari output sebelumnya jika inputannya tinggi dan\r\noutputnya akan tetap jika inputnya rendah.\r\n3. Jenis multivibrator ada 3 yaitu multivibrator saat keadaan astabil,bistabil,dan\r\nmonostabil.multivibrator saat keadaan astabil merupakan multivibrator yang\r\nselalu berubah-ubah atau tidak stabil,multivibrator saat keadaan bistabil\r\nadalah multivibrator yang memiliki 2 keadaan stabil atau sering disebut\r\ntoogle,dan multivibratir saat ke monostabil adalah multivibrator yang\r\nmemiliki 1 keadaan stabil.', 'BAGAS AWANDA', 'UNIT 1'),
(413, '3332210022', 'Multivibrator Astabil berarti multivibrator tidak stabil yang berarti\r\npembangkit pulsa yang memang dasarnya pulsanya tidak sama. Contohnya\r\npada percobaan saat memakai 1K Ohm bentuknya akan rapat yang berarti\r\ntidak stabil karena tidak sama.\r\n3.2.2 Multivibrator Bistabil\r\n\r\n10\r\n\r\nC1 Q Q̅\r\n\r\n1 0\r\n0 1\r\n1 0\r\n0 1\r\n\r\nMultivibratol bistabil adalah multivibartor yang stabil. Bentuk\r\ngelombangnya sama atau stabil. Jadi pada tabel hasilnya berubah dengan\r\nkeluaran sebelumnya. Sehingga hasilnya stabil seperti pada T flip-flop atau\r\ntoogle flip-flop.\r\n3.2.3 RS Flip-Flop dengan Gerbang NAND\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 1 0\r\n1 0 0 1\r\nPada percobaan tersebut dua masukan memakai gerbang AND yang\r\ndirangkai dengan bentuk set dan reset. Pada output Q yang tertera pada tabel\r\npercobaan pun bergantung pada masukan S. Pada Q’ merupakan bentuk\r\nketerbalikan dari Q. Pada nilai output yang tidak seusai atau keduanya sama\r\nmerupakan kondisi terlarang.\r\n3.2.4 RS Flip-Flop dengan Gerbang NOR\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 0\r\n1 1 0 0\r\n1 0 0 1\r\nBerdasarkan tabel diatas dapat diambil kesimpulan sebagai berikut.\r\n• Kondisi terlarang untuk RS Flip-Flop gerbang NAND adalah R=0 S=0\r\n• Kondisi terlarang untuk RS Flip-Flop gerbang NOR adalah R=1 S=1\r\n\r\n11\r\n\r\n• Kondisi latch untuk RS Flip-Flop gerbang NAND adalah R=1 S=1\r\n• Kondisi latch untuk RS Flip-Flop gerbang NOR adalah R=0 S=0\r\n• Kondisi Q dan Q’ selalu berlawanan\r\n3.2.5 JK Master Slave Flip-Flop\r\n\r\nPada percobaan tersebut terdapat beberapa kondisi yang ada pada\r\ntabel seperti No Change, Toggle, dan Latch. Dimana pada No change\r\nkeluaran akan sama atau tidak ada perbedaan dengan masukannya. Pada\r\nToggle kondisi apabila masukan sama dan keluaran berbeda dengan\r\nkeluaran sebelumnya. Dan yang terakhir kondis latch yaitu kondisi dimana\r\nmasukan sama dan keluaran akan sama nilainya dengan keluaran\r\nsebelumnya.\r\n3.2.6 D Flip-Flop\r\nS R I/O C1 Q Q̅\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\nJ K C1 Q Q̅ Kondisi\r\n1 0 1 0 No Change\r\n1 1 0 1 Toggle\r\n1 0 1 0 No Change\r\n0 0 1 0 Latch\r\n0 1 0 1 No Change\r\n0 0 0 1 Latch\r\n1 0 1 0 No Change\r\n1 1 0 1 Toggle\r\n1 0 1 0 No Change\r\n0 0 1 0 Latch\r\n0 1 0 1 No Change\r\n\r\n12\r\n\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n\r\nPada percobaan berikut terdapat dua masukan yang tidak sesuai\r\ndengan flip-flop, yaitu pada dua baris atas yang dikarenakan perbedaan\r\nantara dua masukan. Pada keluaran berikutnya dipengarrhi oleh I/O yang\r\nada.\r\n3.2.7 T Flip-Flop\r\n\r\nC1 Q Q̅\r\n\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nSelanjutnya pada percobaan terakhir yaiut T flip-flop keluaran nya\r\nsama seperti multivibrator bistabil. Jadi pada tabel hasilnya berubah dengan\r\nkeluaran sebelumnya. Sehingga hasilnya stabil seperti pada multivibrator\r\nbistabil.\r\n\r\n13\r\n\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\n1. Flip – Flop ada beberapa jenis diantaranya RS Flip – Flop, JK Flip\r\n– Flop, D Flip Flop dan T Flip – Flop.\r\n2. Masing masing Flip – Flop memiliki sifatnya, misal pada RS Flip –\r\nFlop output bergantung kepada S.\r\n3. Multivibrator ada beberapa jenis, yaitu Monostabil yang memiliki\r\nsatu keadaan stabil, Bistabil yang memiliki du keadaan stabil dan\r\njuga astabil yang tidak memiliki keadaan stabil.', 'ALI RAHMAN HAMID', 'UNIT 1'),
(414, '3332210092', 'Percobaan ini adalah membuat rangkaian digital RS flip-\r\nflop dan akan mengujinya sesuai dengan gambar rangkaian\r\n\r\ndibawah ini.\r\n\r\nGambar 3.1. Rangkaian RS Flip-Flop Gerbang NAND\r\nPada saat input R=0 dan S =1, maka akan menghasilkan nilai Q= 0\r\ndan Q’= 1 atau dalam kondisi terlaran Set.\r\n\r\nGambar 3.2 RS Flip-Flop Gerbang NAND saat R=0 dan S=1\r\n\r\ndigambar berikut saat input R=0 dan S =0, maka dihasilkan nilai Q= 1 dan Q’=\r\n1atau dalam kondisi terlarang\r\nU1\r\n\r\nNAND\r\n\r\nU2\r\n\r\nNAND\r\n\r\n1\r\n\r\n0\r\n\r\n1\r\n0\r\n\r\n12\r\n\r\nGambar 3.3. RS Flip-Flop Gerbang NAND saat R=0 dan S=0\r\nDigambar berikut saat input R=1 dan S =1, maka dihasilkanlah kondisi memori.\r\n\r\nFlip- Flop berikut menyimpan kondisi saat R=0 dan S =1\r\n\r\nGambar 3.4. RS Flip-Flop Gerbang NAND saat R=1 dan S=1\r\n\r\nDigambar berikut saat input R=1 dan S =0, maka dihasilkan nilai Q= 1 dan Q’= 0\r\natau dalam kondisi terlaran Reset\r\n\r\nGambar 3.5. RS Flip-Flop Gerbang NAND saat R=1 dan S=0\r\n\r\nU1\r\n\r\nNAND\r\n\r\nU2\r\n\r\nNAND\r\n\r\n0\r\n\r\n0 ?\r\n?\r\n\r\nU1\r\n\r\nNAND\r\n\r\nU2\r\n\r\nNAND\r\n\r\n1\r\n\r\n1 ?\r\n?\r\n\r\nU1\r\n\r\nNAND\r\n\r\nU2\r\n\r\nNAND\r\n\r\n0\r\n\r\n1 ?\r\n?\r\n\r\n13\r\n\r\nTabel 3.2. Tabel Kebenaran RS\r\nFlip-Flop Gerbang NAND\r\nR S Q Q\r\n0 1\r\n\r\n1 0\r\n\r\n0 0\r\n\r\nTerlarang\r\n1 1 Memori\r\n1 0\r\n\r\n0 1\r\n\r\nDari data yang telah didapatkan diketahui bahwa ketika R = 0\r\ndan S = 0 maka didapatkan Q = Q̅= 1 ini menandakan kondisi\r\nTerlarang. R = 1 dan S = 0 maka didapatkan Q = 0 dan Q̅= 1 ini\r\nmenandakan kondisi Reset. R = 0 dan S = 1 maka didapatkan Q =\r\n1 dan Q̅= 0 ini menandakan kondisi Set. R = 1 dan S = 1 maka\r\ndidapatkan Q = 1 dan Q̅= 0 ini menandakan kondisi Memori atau\r\nmengulangi output sebelumnya.\r\n\r\n3.1.2 RS Flip-Flop dengan Gerbang NOR\r\n\r\nSeperti yang terlihat pada gambar,suatu rangkaian digital\r\nRS flip-flop lalu akan mengujinya sesuai dengan cara tersebut\r\n\r\n14\r\n\r\nTabel 3.7. Tabel Kebenaran RS Flip-Flop Gerbang NOR\r\nKetika input R=1 dan S =0, maka akan menghasilkan\r\nnilai Q= 1 dan Q’=0 atau dalam kondisi terlaran Set.\r\n\r\nGambar 3.8. RS Flip-Flop Gerbang NOR saat R=0 dan S =1\r\nKetika input R=0 dan S =0, maka dihasilkanlah kondisi\r\nmemori dengan menyimpan suatu hasil dari input\r\nsebelumnya yakni saat . R=1 dan S =0\r\n\r\nU3\r\n\r\nNOR\r\nU4\r\nNOR 1\r\n0\r\n\r\n1\r\n\r\n0\r\n\r\nU3\r\n\r\nNOR\r\nU4\r\nNOR 0\r\n0\r\n\r\n1\r\n\r\n0\r\n\r\n15\r\n\r\nGambar 3.9. RS Flip-Flop Gerbang NOR saat R=0 dan S =0\r\n\r\nKetika input R=1 dan S =1, maka akan dihasilkan kondisi\r\nterlarang\r\nyaitu menyimpan hasil dari input sebelumnya yakni saat . R=1 dan S =0\r\n\r\nGambar 3.10. RS Flip-Flop Gerbang NOR saat R=1 dan S =1\r\nketika input R=0 dan S =1, dihasilkanlah nilai Q= 1 dan Q’= 0 atau dalam kondisi\r\n\r\nterlarang Reset\r\n\r\nGambar 3.11. RS Flip-Flop Gerbang NOR saat R=0 dan S =1\r\nTabel 3.3. Tabel Kebenaran RS Flip-Flop Gerbang NOR\r\nR S Q Q\r\n0 1\r\n\r\n1 0\r\n\r\nU3\r\n\r\nNOR\r\nU4\r\nNOR 1\r\n1\r\n\r\n0\r\n\r\n0\r\n\r\nU3\r\n\r\nNOR\r\nU4\r\nNOR 0\r\n1\r\n\r\n0\r\n\r\n1\r\n\r\n16\r\n\r\n0 0 Memori\r\n1 1\r\n\r\nTerlarang\r\n\r\n1 0\r\n\r\n0 1\r\nBerdasarkan data yang telah didapatkan, diketahui bahwa R = 0 dan S = 1 maka\r\ndidapatkan Q = 1 dan Q̅= 0 ini menandakan kondisi Set. R = 1 dan S = 0 maka\r\ndidapatkan Q = 0 dan Q̅= 1 ini menandakan kondisi Reset. R = 0 dan S = 0 maka\r\ndidapatkan Q = 0 dan Q̅= 1 ini menandakan kondisi Memori atau mengulangi\r\noutput sebelumnya. R = 1 dan S = 1 maka didapatkan Q = Q̅= 0 ini menandakan\r\nkondisi Terlarang\r\n\r\n3.2.2. JK Master Slave Flip-Flop\r\nDipercobaan jk master slave ini menggunakan rangkaian\r\nsebagai berikut.\r\n\r\nketika JK FF mendapaatkan input J=1 dan K=1 maka JK FF dalam\r\nkeadaan toogle atau inputnya Q bisa bernilai 1/0 begitupun pada output Q’.\r\nJika JKFF diberi input J=1 dan K=0 maka didapatkan output berupa Q=1\r\ndan Q’=0 sehingga JKFF dalam kondisi Set. apabila JKFF memperoleh nilai\r\ninput J=0 dan K=1 maka output yang dihasilkan yaitu berupa Q=0 dan Q’=1\r\nsehingga JKFF memiliki kondisi Reset. apabila pada saat input yang\r\ndiberikan adalah J=0 dan K=0, maka nilai yang akan dihasilkan berupa NC\r\natau dalam keadaan memory.\r\n\r\n17\r\n\r\n3.2.3. D Flip-Flop\r\n\r\nGambar 3.13. Rangkaian D Flip-Flop\r\n\r\nS R I/O C1 Q Q’\r\n1 0 X X 0 1\r\n0 1 X X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\nPada Tabel 3.4 kita dapat melihat bahwa saat input S=1, R=0 dan I/O= X maka\r\n\r\noutput\r\n\r\nBerdasarkan data yang telah didapatkan, diketahui bahwa ketika S =\r\n1 dan R = 0 maka, didapatkan Q = 0 dan Q̅ = 1 dan sebaliknya ketika S = 0\r\ndan R = 1 maka, didapatkan output Q = 1 dan Q̅ = 0, pada 2 kasus ini bisa\r\ndilihat bahwa D Flip-Flop menghasilkan output yang terbalik dari RS Flip\r\nFlop. Hal itu dikarenakan pada input resetnya diberi suatu inverter sehingga\r\n3.2.2. nilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S,\r\nR dan I/O bernilai 1 serta diberikan clock didapatkan output Q =\r\n\r\n18\r\n\r\n1 dan Q̅ = 0, dan pada saat S dan R bernilai 1, dan I/O bernilai 0\r\n\r\nserta diberikan clock didapatkan output Q = 0 dan Q̅ = 1T Flip-\r\nFlop\r\n\r\nBerikut ini pengamatan pada percobaan T Flip-Flop\r\n\r\nsesuai dengan gambar rangkaian dibawah ini.\r\n\r\nGambar 3.14.\r\n\r\nRangkaian T Flip-\r\nFlop[16] Tabel\r\n\r\n3.5. Rangkaian T\r\nFlip-flop\r\n\r\nC Q Q\r\n’\r\n0 0 1\r\n1 1 0\r\n0 0 1\r\n1 1 0\r\nSetelah dilakukannya percobaan Pada saat input S=R=1yang\r\nseharusnya termasuk kedalam kondissi terlarang dalam RSFF dan clock\r\nyang pertama, maka akan dihasilkan output berupa Q=0 dan Q’=1. Saat\r\nclock ditekan untuk yang kedua kalinya, maka output yang dihasilkan\r\nadalah Q=1 dan Q’=0. Saat clock ditekan untuk ketiga kalinya maka output\r\nnyang dihasilkan adalah Q=0 dan Q’=1. Sedangkan saat clock ditekan untuk\r\n\r\n19\r\n\r\nyang keempat kalinya nilai outputnya berupa Q=1 dan Q’=0. Melalui hasil\r\npercobaan tersebut mka penulis menyimpulkan bahwa saat rangkaian JKFF\r\nmendapati input R=S=1 maka output yang dihasilkan berupa keadaan toogle\r\nberbedan dengan RSFF yang termasuk dalam keadaan terlarang.\r\n3.2.3. Multivibrator Stabil.\r\nPada saat 10 K Ohm, bergerak dengan cepat dan Max=3,8 Volt\r\n\r\nUntuk Mengetahui hasil percobaan rangkaian multivibrator bistabil berikut ini\r\n\r\nadalah contoh tabel kebenarannya\r\nTabel 3.6. Tabel Kebenaran Multivibrator Bistabil\r\nC1 Q Q\r\n’\r\n0 0 1\r\n1 1 0\r\n0 0 1\r\n1 1 0\r\n\r\nBAB IV\r\nKESIMPULAN\r\n\r\n20\r\n\r\nAdapun kesimpulan setelah dilaksanakannya praktikum ini adalah\r\nsebagai berikut :\r\n1. Memahami dan mempelajari apa itu flip flop\r\n2. Mengetahui kegunaan multivirator dan jenis jenisnya\r\n3. Mengetahui sifat dan kegunaan masing masing flip flop\r\n4. Jenis – jenis Flip – Flop diantara lain adalah.\r\n\r\na. RS Flip – Flop\r\nRangkaian Flip – Flop yang mempunyai 2 jalan keluar Q dan Q̅\r\ndan memiliki 2 masukan, yaitu Reset dan Set.\r\nb. CRS Flip – Flop\r\nRangkaian Flip – Flop yang dilengkapi dengan sebuah terminal\r\npulsa clock. Pulsa Clock berfungsi mengatur kedaan Set dan\r\nReset.\r\nc. D Flip – Flop\r\nD Flip – Flop adalah RS Flip – Flop yang ditambah dengan suatu\r\ninverter pada reset inputnya.\r\nd. T Flip – Flop\r\nDapat dibentuk dari modifikasi Clocked RSFF, DFF maupun\r\nJKFF. TFF mempunyai 2 buah terminal output Q dan Q̅. TFF\r\nbanyak digunakan pada', 'Taufik Hidayat', 'UNIT 1');
INSERT INTO `plagiator_postmodel` (`id`, `nim`, `isi_laprak`, `nama`, `unit`) VALUES
(415, '3332210001', 'Praktikan disedikan dua buah hambatan sebesar 1KΩ dan 10 KΩ, dan\r\ndisediakan 10 mikro F kapasitor. Ketika dilakukan percobaan pada resistor benilai\r\n1 KΩ, maka dapat dilihat bahwa nilai dan gelombang yang dihasilkan sangat kecil\r\nnamun banyak. Hal ini dikarenakan hambatan memiliki nilai yang sangat kecil\r\njuga. Kemudian pada percobaan menggunakan hambatan 10KΩ memiliki hasil\r\nnilai dan gelombang yang berbeda dibanding pada percobaan sebelum nya, dimana\r\ngelombang yang dihasilkan sangat lambat dan sedikit, hal ini juga terjadi karena\r\nnilai dari hambatan tersebut memiliki nilai yang besar. Setelah itu praktikan\r\ndiminta untuk mencari amplitudo dna frekuesni pada kedua percobaan tersebut,\r\ndengan perhitungan sebagai berikut\r\nV =\r\nV\r\nDIV\r\nx div = 2 x 1.8 = 3.6 V (Amplitudo)\r\nT =\r\nT\r\ndiv x div → 20 x 11 = 0.22 s (Periode)\r\nF =\r\n1\r\nT\r\n=\r\n1\r\n0.22\r\n= 4.54 Hz (Frekuensi)\r\nSedangkan pada percobaan 2 dilakukan perhitungan sebagai berikut\r\n\r\nV =\r\nV\r\ndiv x Div = 2 x 1.8 = 3.6 V (Amplitudo)\r\nT =\r\nT\r\ndiv x div = 20ms x 11 → 0.024 s (Periode)\r\nF =\r\n1\r\nT\r\n=\r\n1\r\n0.22\r\n= 41,6 Hz (Frekuensi)\r\n3.2.2 RS Flip Flop dengan Gerbang NOR dan NAND\r\nPada percbaan menggunakan gerbang NOR disediakan 2 buah switch input\r\nyaitu S dan R, dimana S (set) berperan sebagai ON dan R (reset) seagai OFF. Dan\r\njuga disediakan 2 buah output yaitu Q dan Q’. Ketika S diberikan nilai 1 dan R\r\ndiberikan nilai 0, maka output nya akan bernilai 1, dan LED nya akan berada dalam\r\nkeadaan menyala. Keadaan ini biasa idsebut sebagai keadaan set (on). Sementara\r\njika S bernilai 0 dan R bernilai 1, maka output yang dikeluarkan adalah 0, dan LED\r\nakan berada pada keadaan mati. Keadaan ini biasa disebut sebagai no change\r\n\r\n11\r\n\r\nkarena tidak ada perubahan dair keadaan awal. Kemudian jika S bernilai 1 dan R\r\nbernilai 1, maka output nya akan bernilai 0. Kondisi ini biasa dinamakan sebagai\r\nkeadaan undefiened, karena terdpaat ketidakpastian, karena swotch on dan off\r\nnyala bersamaan, sedangkan agar didapatkan hasil jelas, kedua output harus saling\r\nberlawanan nilainya. Berikut adalah data tabel nya.\r\n\r\nTabel 3. 1 RS Flip-Flop dengan Gerbang NOR\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 0\r\n1 1 0 0\r\n1 0 0 1\r\n\r\nKemudian pada gerbang NAND memiliki input dan output yang Sama pula\r\nyaitu S, R, Q. daN Q’. adapun cara kerjanya yang mirip dengan gerbang NOT, namun\r\nmemiliki perbedaan yaitu jika S diberikan nilai 1 dan R diberikan nilai 0, maka output\r\nnya akan bernilai 1, dan LED nya akan berada dalam keadaan mati. Dan bila S bernilai\r\n0 dan R bernilai 1 maka LED nya akan menyala. Akan bernilai undefiened jika R dan\r\nS sama sama bernilai 0. Hal ini dikarenakan pada gerbang NAND merupakan gerbang\r\nlow logic atau gerbang dengan nilai 1 adalah mati dan 0 adalah menyala. Berikut adalah\r\ntabel data nya.\r\n\r\nTabel 3. 2 RS Flip-Flop dengan Gerbang NAND\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 0 1\r\n1 0 0 1\r\n\r\n12\r\n3.2.3 JK Master Slave Flip Flop\r\nPada percobaan ini memiliki konsep yang sama dengan percobaan RSFF\r\nnamun peredaan nya adalah pada JKFF Master Slave terdpaat tambahan input\r\nberupa Clock, yang berfungsi untuk mengubah keadaan undefiened menjadi\r\nkeadaan toggle. Cara kerja nya adalah ketika J dan K sama sama bernilai satu,\r\nmaka output yang dihasilkan adalah 1, maka output yang dihasilakan adalah 0 1\r\natau 1 0. Berikut adalah data tabel.\r\n\r\nTabel 3. 3 JK Master Slave Flip-Flop\r\n\r\nJ K C1 Q Q̅ Kondisi\r\n1 0 1 0 SET/ LATCH\r\n1 1 0 1 TOGGLE\r\n1 0 1 0 SET/LATCH\r\n0 0 1 0 NO CHANGE\r\n0 1 0 1 RESET\r\n0 0 0 1 NO CHANGE\r\n1 0 1 0 SET/LATCH\r\n1 1 0 1 TOGGLE\r\n1 0 1 0 SET/LATCH\r\n0 0 1 0 NO CHANGE\r\n0 1 0 1 RESET\r\n\r\n3.2.4 D Flip Flop\r\nD flip flop adalah suatu fungsi delay pada rangkaian flip flop. output yang dihasilkan\r\noleh rangkaian akan di delay selama nilai input tidak berubah. Pada D flip flop ini\r\nterdaoat 3 buah input yaitu S, R, dan I/O, dan 2 output adalah Q dan Q’. ketika nilai S\r\ndan R sama sama bernilai 1 maka D flip flop akan mulai bekerja dengan nilai output\r\ntergantung pada nilai D nya. Sementara apabila S dan R memiliki nilai yang berbeda\r\nmaka bagian I/O akan menunjukkan X yaitu keadaan don’t care.\r\n\r\n13\r\nTabel 3. 4 D Flip-Flop\r\n\r\nS R I/O C1 Q Q̅\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n\r\n3.2.5 T Flip Flop\r\nT flip flop memiliki kesamaan yang besar dengan JKFF dal ini dikarenakan T\r\nflip flop mrupakan perkembangan dari JKFF, namun pada TFF hanya memiliki\r\nsatu input yaitu clock, dimana jika clock tersebut diganti ganti, maka output nya\r\njuga akan berganti ganti.\r\n\r\nTabel 3. 5 T flip flop\r\n\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\n14\r\n\r\nBAB IV\r\nKESIMPULAN\r\n\r\n4.1 Kesimpulan\r\nSetelah melakukan berbagai percbaan diatas, praktikan dapat menyimpulkan bahwa.\r\n1. Flip flop memiliki 4 jenis, yaitu RSFF, JKFF, TFF, dan DFF\r\n2. Pada RSFF memiliki cara kerja seperti switch pada kebanyakan yaitu ketika\r\nswitch on nya dinyalakan, maka LED (output) nya juga menyala, namun dalam\r\nRSFF NAND, ebrlakukebalikannya. Pada JKFF memiliki cara kerja yang mirip\r\ndengan RSFF namun ketika keadaan input sama sama menyala, maka bukan\r\nkonidisi undefiened, namun kondisi toggle. Pada DFF sama seperti JKFF\r\nnamun ditambahkan satu input lagi yaitu I/O yang mana I/O berpengaruh pada\r\nhasil atau output. Dan TFF memiliki cara kerja yang sama dengan JKFF namun\r\nhanya memiliki 1 input yaitu clock.\r\n3. Multivibrator terdapat 3 jenis yaitu multivibrator astabil yang merupakan\r\nrangkaian yang beralih antara 2 keadaan secara terus menerus secara otomatis.\r\nKemudian multivibrator monostabil, dimana transistor akan mengubah status\r\nnyasecara otomatis sedangkan transformator lain akan membutuhkan pemicu.\r\nDan multivibrator bistabil, membutuhka 2 pulsa sebagai pemicu perubahan\r\nstatusnya.', 'Muhamad Bagoes Itsnan', 'UNIT 1'),
(416, '3332210014', 'Diatas Merupakan Data dari RS flip flop menggunakan rangkaian gerbang\r\nNAND.bisa kita lihat pada saat input R=0 dan S=1 Output Qnya =1 dan\r\n’nya=0,bila dilihat dari ha i o tp tnya keadaan flip flop pada saat itu\r\nsedang Set atau Latch. Dan bika input R=1 S=0 Hasil output Q=0 Dan\r\n\r\n13\r\n\r\n’=1,dari ha ik o tp t it dapat diketah i bah a keadaan flip flopnya dalam\r\nkeadaan Reset. Dan untuk Input R=1 dan S=1 maka hasil outputnya Q=0\r\ndan ’=1,Dilihat dari nilai Input dapat diketahui bahwa keadaan flip flop\r\ntersebut dalam keadaan terlaranga atau forbidden.\r\n\r\nGambar 3. 2 RSFF Menggunakan Gerbang NOR\r\nTabel 3. 2 RSFF Mengunakan Gerbang NOR\r\nR S Q ̅ Kondisi\r\n0 1 1 0 Reset\r\n0 0 1 0 Forbiden\r\n1 1 0 0 Not change\r\n1 0 0 1 Set\r\nDiatas merupakan Percobaan pada RS flip flop menggunakan gerbang\r\nlogika NOR pada percobaan ini bisa dilihat sama dengan menggunakan\r\ngerbang NAND,Perbedaanya adalah pada saar keadaan resetnya. Saat\r\nmenggunakan gerbang logika NOR input untuk resetnya adalah R=0 dan\r\nS=1 dan untuk kondisinya set adalah S=0 dan R=1,dan untuk keadaan\r\nforbidden atau keadaan terlarangnya adalah R=0 dan S=0\r\n2. JKFF master Slave\r\n\r\n14\r\n\r\nGambar 3. 3 JKFF Master Slave\r\nTabel 3. 3 JKFF Master Slave\r\n\r\nJ K C1 Q ̅ Kondisi\r\n1 0 1 0 Set\r\n1 1 0 1 Toggle\r\n1 0 1 0 Set\r\n0 0 1 0 Not change\r\n0 1 0 1 Reset\r\n0 0 1 0 Not change\r\n1 0 1 0 Set\r\n1 1 0 1 Toggle\r\n1 0 1 0 Set\r\n0 0 1 0 Not change\r\n0 1 0 1 Reset\r\nPada master JKFF tidak terlalu berbeda dengan RSFF karena JKFF\r\nmerupakan Pengembangan dari RSFF seperti yang bisa dilihat untuk JKFF\r\nmemiliki Clock,untuk keadaan set pada JKFF adalah R=1 dan S=0,lalu\r\nuntuk keadaan resetnya adalah R=0 dan S=1.Perbedaa JKFF dan RSFF ada\r\npada keadaan toggle,di RSFF keadaan tersebut adalah keadaan terlarang\r\ntetapi di JKFF keadaan tersebut tidak terlarang melainkan toggle dan bila\r\ndiberi clock maka outputnya akan berubah.\r\n3. DFF\r\n\r\n15\r\nGambar 3. 4 DFF\r\nTabel 3. 4 DFF\r\n\r\nS R I/O C1 Q ̅\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\nDFF atau D flip flop adalah flip flop yang sama dengan RSFF tetapi pada\r\nDFF terdapat clock dan input data,sehingga DFF dapat menyimpan memori\r\nuntuk outputnya.bila dilihat pada tabel 3.4 bila data dinyalakan dan R=1 dan\r\nS=1 maka hasil Q=1 Dan Q=0 dan bila diberi clock hasilnya tetap sama\r\nkarena pada DFF masih menyimpan data sebelumnya tidak seperti JKFF\r\nbila kedua inputan sama dan diberi clock maka hasil outputnya akan\r\nberubah.\r\n4. TFF\r\n\r\n16\r\nGambar 3. 5 TFF\r\nTabel 3. 5 TFF\r\n\r\nC1 Q ̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nLalu yang terakhir ada TFF atau Togle flip flop,TFF adalah flip flop yang\r\nhanya memiliki 1 input dan clock.bila dilihat JKFF dapat digunakan untuk\r\nmembuat TFF,pada TFF kita hanya akan memberi clock pada rangkaian\r\nuntuk merubah hasil ouput seperti pada tabel 3.5. dan pada TFF tidak\r\nmemiliki keadaan seperti set dan reset karena keadaan pada TFF selalu pada\r\nkeadaan Toggle jadi TFF juga bisa dibilang flip flop yang hanya memiliki 1\r\nkeadaan saja.\r\n\r\n17\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nBerikut adalah kesimpulan yang didapat pada percobaan prakituk kali ini\r\n1. Flip Flop mempunyai 4 jenis rangkaian yaitu Set Reset Flip Flop,JK Flip\r\nFlop master slave,D-Flip Flop,Dan yang terakhir T-Flip Flop\r\n2. Kegunaan untuk flip flop targantung pada kebutuhan dan setipa flip flop\r\nmempunyai keadaan yang berbeda-beda seperti pada T-Flip Flop yang\r\nhanya memilik 1 keadaan yang sangat berbeda dari lainnya\r\n3. Multivibrator mempunnyai 2 jenis yaitu bistabil dan Astabil.', 'SIMEON WILFRED NOVALDI', 'UNIT 1'),
(417, '3332210081', 'Dalam percobaan praktikum unit 5 flip – flop ini dapat diketahui\r\nbahwa masingmasing flip – flop memiliki suatu kondisi yaitu sebagai\r\nberikut :\r\n\r\n3.2.1 SR Flip – Flop Menggunakan Gerbang NAND\r\n\r\nUntuk tabel kebenaran dan diagram logika SR flip – flop ini dapat\r\ndilihatsebagai berikut :\r\nTabel 3.1. Tabel Kebenaran SRFF Gerbang Logika NAND\r\nINPUT OUTPUT Kondisi\r\nR S Q Q̅\r\n0 1 1 0 Set\r\n1 1 1 0 Latch\r\n1 0 0 1 Reset\r\n0 0 1 1 Terlarang\r\nDalam SR flip – flop ini terdapat 4 kondisi yaitu sebagai berikut :\r\n1. Set, set pada RSFF ini memiliki nilai input R=0 dan S = 1\r\ndannilai output yang dihasilkan Q = 1 dan Q̅ = 0.\r\n2. Reset, reset pada RSFF ini memiliki nilai input R = 1\r\ndan S = 0 dan memiliki hasil output Q = 0 dan Q̅= 1\r\ndalam arti lain reset ini sama saja membalikkan nilai\r\ndari set begitu juga sebaliknya.\r\n3. Latch, pada kondisi latch ini SRFF memiliki nilai output\r\nQnext = Qprev yang dimana maksudnya output tersebut\r\nsama dengan output sebelumnya yaitu pada output\r\nse(atau bisa dibilang mengcopy output sebelumnya\r\nseperti set atau reset kecuali terlarang).t.\r\n\r\n11\r\n\r\n4. Terlarang atau bisa disebut juga tak terdefinisi dalam\r\nkondisi sistem digital yang dimana keluarannya\r\nmempunyai nilai tinggi atau sama\r\n\r\n3.2.2 RS Flip-Flop dengan Gerbang NOR\r\nTabel 3.2 Flip-Flop dengan Gerbang NOR\r\n\r\nINPUT OUTPUT Kondisi\r\nR S Q Q̅\r\n0 1 1 0 Set\r\n0 0 1 0 Latch\r\n1 1 0 0 Terlarang\r\n1 0 0 1 Reset\r\nDalam SR flip – flop ini terdapat 4 kondisi yaitu sebagai berikut :\r\n1. Set, set pada SRFF ini memiliki nilai input S = 0 dan R = 1 dannilai\r\noutput yang dihasilkan Q = 1 dan Q̅ = 0.\r\n2. Reset, reset pada SRFF ini memiliki nilai input S = 1 dan R =0 dan\r\nmemiliki hasil output Q = 0 dan Q̅= 1 dalam arti lain reset ini sama\r\nsaja membalikkan nilai dari set begitu juga sebaliknya.\r\n3. Latch, pada kondisi latch ini SRFF memiliki nilai output Qnext =\r\nQprev yang dimana maksudnya output tersebut sama dengan output\r\nsebelumnya yaitu pada output set(atau bisa dibilang mengcopy\r\noutput sebelumnya seperti set atau reset kecuali terlarang)..\r\n4. Terlarang atau bisa disebut juga tak terdefinisi dalam\r\nkondisi sistem digital yang dimana keluarannya memiliki\r\nnilai tinggi atau sama.\r\n\r\n3.2.3 JK Flip – Flop\r\nDalam JK flip – flop ini terdapat 4 kondisi:\r\nBerikut tabel kebenarannya :\r\n\r\n12\r\n\r\nTabel 3.3. Tabel Kebenaran\r\n\r\nJKFF\r\n\r\nClock\r\n\r\nInput Output\r\n\r\nKondisi Output Saat ini Output Selanjutnya\r\n\r\nJ K Q Q̅ Q Q̅\r\n\r\n− X X − − −\r\n0 0 0 1 0 1 Latch\r\n\r\n1 0 1 0\r\n\r\n1 0 0 1 1 0 Set\r\n\r\n1 0 1 0\r\n\r\n0 1 0 1 0 1 Reset\r\n\r\n1 0 0 1\r\n\r\n1 1 0 1 1 0 Toggle\r\n\r\n1 0 0 1\r\n1. Set, pada kondisi set ini JKFF memiliki nilai input J = 1 dan K = 0\r\ndanmemiliki nilai output Q = 1 dan Q̅= 0.\r\n2. Reset, pada kondisi reset ini JKFF memiliki nilai input J = 0 dan K\r\n= 1dan memiliki nilai output Q = 0 dan Q̅= 1. dalam arti lain reset\r\nini sama saja membalikkan nilai dari set begitu juga sebaliknya.\r\n3. Latch, dalam kondisi latch ini JKFF memiliki nilai output Qnext =\r\nQprev yang dimana maksudnya nilai output-nya sama dengan nilai\r\noutput sebelumnya (atau bisa dibilang mengcopy output\r\nsebelumnya seperti set atau reset kecuali toggle).\r\n\r\n4. Toggle, yaitu kondisi dimana output Q akan berubah terus menerus\r\napabila clock aktif, persamaannya yaitu Qn = Q̅−1.\r\n3.2.4 D Flip – Flop\r\n\r\nBerikut tabel kebenarannya :\r\n\r\nTabel 3.4. Tabel Kebenaran\r\n\r\nDFF\r\n\r\n13\r\n\r\nINPUT OUTPUT Kondisi\r\nD Q Q̅\r\n1 1 0 Set\r\n0 0 1 Reset\r\nDalam D flip – flop ini hanya terdapat 2 kondisi, yaitu sebagai\r\nberikut :\r\n1. Set, pada kondisi set ini DFF memiliki nilai input\r\nD = 1 dan memilikinilai output Q = 1 dan Q̅= 0.\r\n2. Reset, pada kondisi reset ini DFF memiliki nilai\r\ninput D = 0 danmemiliki nilai output Q = 0 dan Q̅\r\n= 1. dalam arti lain reset ini sama saja\r\nmembalikkan nilai dari set begitu juga sebaliknya.\r\n\r\n3.2.5 T Flip – Flop\r\n\r\nBerikut tabel kebenarannya:\r\n\r\nTabel 3.5. Tabel Kebenaran T\r\nFlip – Flop\r\n\r\nInput Output Kondisi\r\nT Q Q̅\r\n0 0 1 Latch\r\n0 1 0\r\n1 0 1 Toggle\r\n1 1 0\r\n1. Latch, dalam kondisi latch ini TFF memiliki nilai\r\ninput = 0 dan memiliki nilai output Qnext = Qprev\r\nyang dimana maksudnya nilai output- nya sama\r\ndengan nilai sebelumnya.\r\n2. Toggle, yaitu kondisi dimana output Q akan\r\nberubah terus menerus apabila clock aktif,\r\npersamaannya yaitu Qn = Q̅−1.\r\n\r\n14\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\n\r\nBerikut adalah kesimpulan yang didapatkan dari praktikum ini:\r\n1. Ada 4 jenis flip – flop yaitu SR Flip – Flop, JK Flip – Flop, D Flip –\r\nFlop, dan T Flip – Flop.\r\n2. Karakteristik pada flip – flop yaitu mempunyai 2 kondisi stabil.\r\nKegunaan flip – flop adalah untuk menyimpan data biner dan juga\r\ninformasi, membuat rangkaian pencacah.\r\n3. Ada 2 jenis multivbrator, yaitu Multivibrator Astabil dan\r\nMultivibrator Bistabil. Cara kerja dari Multivibrator Astabil yaitu\r\nbergerak melalui transistor yang memperkuat sinyal output dan\r\nditeruskan pada input. Cara kerja pada Multivibrator Bistabil adalah\r\nakan tetap stabil sampai diberi pemicu.', 'FAIZ IKHWAN FIRMANYSAH', 'UNIT 1'),
(418, '3332210038', 'Dalam percobaan praktikum unit 5 flip – flop ini dapat diketahui bahwa masing\r\nmasing flip – flop memiliki suatu kondisi yaitu sebagai berikut :\r\n\r\n1. SR Flip – Flop Menggunakan Gerbang NAND\r\nUntuk tabel kebenaran dan diagram logika SR flip – flop menggunakan\r\ngerbang logika NAND ini dapat dilihat sebagai berikut :\r\nTabel 3.1. Tabel Kebenaran SRFF Gerbang Logika NAND\r\nINPUT OUTPUT Kondisi\r\nS R Q Q̅\r\n0 0 Output Saat Ini = Output Sebelumnya Latch/No Change\r\n1 0 1 0 Set\r\n0 1 0 1 Reset\r\n1 1 0 0 Invalid (Undefined)\r\n\r\nDalam SR flip – flop gerbang NAND ini terdapat 4 kondisi yaitu sebagai\r\nberikut :\r\n1. Set, pada kondisi set ini SRFF NAND memiliki nilai input S = 0 dan R\r\n= 1 dan nilai output yang dihasilkan Q = 1 dan Q̅ = 0.\r\n\r\n12\r\n\r\nGambar 3.1. Kondisi Set Pada SRFF Gerbang Logika NAND\r\n2. Reset, pada kondisi reset ini SRFF NAND memiliki nilai input S = 1\r\ndan R = 0 dan memiliki hasil output Q = 0 dan Q̅ = 1\r\n\r\nGambar 3.2. Kondisi Reset Pada SRFF Gerbang Logika NAND\r\n3. Latch, pada kondisi latch ini SRFF NOR memiliki nilai output Qn =\r\nQprev yang dimana maksudnya output tersebut sama dengan output\r\nsebelumnya.\r\n\r\nGambar 3.3. Kondisi Latch Pada SRFF Gerbang Logika NAND\r\n4. Undefined, kondisi ini bisa disebut juga sebagai tak terdefinisi atau\r\ndalam sistem digital kondisi tersebut merupakan kondisi terlarang yang\r\ndimana output-nya memiliki nilai tinggi atau sama.\r\n\r\nGambar 3.4. Kondisi Undefined Pada SRFF Gerbang Logika NAND\r\n\r\n2. SR Flip – Flop Menggunakan Gerbang NOR\r\nUntuk tabel kebenaran dan diagram logika SR flip – flop menggunakan\r\ngerbang logika NOR ini dapat dilihat sebagai berikut :\r\n\r\n13\r\n\r\nTabel 3.2. Tabel Kebenaran SRFF Gerbang Logika NOR\r\nINPUT OUTPUT Kondisi\r\nS R Q Q̅\r\n0 1 1 0 Set\r\n0 0 Output Saat Ini = Output Sebelumnya Latch\r\n1 0 0 1 Reset\r\n1 1 X X Invalid (Undefined)\r\n\r\nDalam SR flip – flop gerbang NOR ini terdapat 4 kondisi yaitu sebagai\r\nberikut :\r\n1. Set, pada kondisi set ini SRFF NOR memiliki nilai input S = 0 dan R\r\n= 1 dan nilai output yang dihasilkan Q = 1 dan Q̅ = 0.\r\n\r\nGambar 3.5. Kondisi Set Pada SRFF Gerbang Logika NOR\r\n2. Reset, pada kondisi reset ini SRFF NAND memiliki nilai input S = 1\r\ndan R = 0 dan memiliki hasil output Q = 0 dan Q̅ = 1\r\n\r\nGambar 3.6. Kondisi Reset Pada SRFF Gerbang Logika NOR\r\n\r\n14\r\n\r\n3. Latch, pada kondisi latch ini SRFF NOR memiliki nilai output Qn =\r\nQprev yang dimana maksudnya output tersebut sama dengan output\r\nsebelumnya.\r\n\r\nGambar 3.7. Kondisi Latch Pada SRFF Gerbang Logika NOR\r\n4. Undefined, kondisi ini bisa disebut juga sebagai tak terdefinisi atau\r\ndalam sistem digital kondisi tersebut merupakan kondisi terlarang yang\r\ndimana output-nya memiliki nilai tinggi atau sama.\r\n\r\nGambar 3.8. Kondisi Latch Pada SRFF Gerbang Logika NOR\r\n\r\n3. JK Flip – Flop\r\nDalam JK flip – flop ini terdapat 4 kondisi yang hampir serupa dengan\r\nkondisi RS flip – flop, yaitu sebagai berikut :\r\nUntuk tabel kebenaran pada JKFF ini dapat dilihat pada tabel sebagai\r\nberikut :\r\n\r\n15\r\n\r\nTabel 3.3. Tabel Kebenaran JKFF\r\n\r\nClock\r\n\r\nInput Output\r\n\r\nOutput Saat Ini Output Selanjutnya Kondisi\r\n\r\nJ K Q Q̅ Q Q̅\r\n\r\n− X X − − −\r\n0 0 0 1 0 1 Latch\r\n\r\n1 0 1 0\r\n\r\n1 0 0 1 1 0 Set\r\n\r\n1 0 1 0\r\n\r\n0 1 0 1 0 1 Reset\r\n\r\n1 0 0 1\r\n\r\n1 1 0 1 1 0 Toggle\r\n\r\n1 0 0 1\r\n\r\n1. Set, pada kondisi set ini JKFF memiliki nilai input J = 1 dan K = 0 dan\r\nmemiliki nilai output Q = 1 dan Q̅ = 0.\r\n\r\nGambar 3.9. Kondisi Set Pada JKFF\r\n\r\n2. Reset, pada kondisi reset ini JKFF memiliki nilai input J = 0 dan K = 1\r\ndan memiliki nilai output Q = 0 dan Q̅ = 1.\r\n\r\nGambar 3.10. Kondisi Reset Pada JKFF\r\n\r\n16\r\n\r\n3. Latch, dalam kondisi latch ini JKFF memiliki nilai output Qn = Qprev\r\nyang dimana maksudnya nilai output-nya sama dengan nilai output\r\nsebelumnya.\r\n\r\nGambar 3.11. Kondisi Latch Pada JKFF\r\n\r\n4. Toggle, yaitu kondisi dimana output Q akan berubah terus menerus\r\napabila clock aktif, persamaannya yaitu Qn = Q̅−1.\r\n\r\nGambar 3.12. Kondisi Toggle Pada JKFF\r\n\r\nUntuk tabel kebenaran pada JKFF ini dapat dilihat pada tabel sebagai\r\nberikut :\r\n\r\n4. D Flip – Flop\r\nUntuk tabel kebenaran dan diagram logika DFF ini dapat dilihat sebagai\r\nberikut :\r\n\r\nTabel 3.4. Tabel Kebenaran DFF\r\nINPUT OUTPUT Kondisi\r\nD Q Q̅\r\n1 1 0 Set\r\n0 0 1 Reset\r\n\r\nDalam D flip – flop ini hanya terdapat 2 kondisi, yaitu sebagai berikut :\r\n1. Set, pada kondisi set ini DFF memiliki nilai input D = 1 dan memiliki\r\nnilai output Q = 1 dan Q̅ = 0.\r\n\r\n17\r\n\r\nGambar 3.13. Kondisi Set Pada DFF\r\n\r\n1. Reset, pada kondisi reset ini DFF memiliki nilai input D = 0 dan\r\nmemiliki nilai output Q = 0 dan Q̅ = 1.\r\n\r\nGambar 3.14. Kondisi Reset Pada DFF\r\n\r\n5. T Flip – Flop\r\nUntuk tabel kebenaran dan diagram logika TFF ini dapat dilihat sebagai\r\nberikut :\r\n\r\nTabel 3.5. Tabel Kebenaran T Flip – Flop\r\n\r\nInput Output Kondisi\r\nT Q Q̅\r\n0 0 1 Latch\r\n0 1 0\r\n1 0 1 Toggle\r\n1 1 0\r\n\r\n1. Latch, dalam kondisi latch ini TFF memiliki nilai input = 0 dan\r\n\r\nmemiliki nilai output Qn = Qprev yang dimana maksudnya nilai output-\r\nnya sama dengan nilai output sebelum input-nya diubah.\r\n\r\nPerhatikan pada gambar dibawah ini, ketika clock naik dan turun, nilai\r\noutput-nya tidak berubah sesuai dengan nilai output sebelumnya.\r\n\r\n18\r\n\r\nGambar 3.15. Kondisi Latch Pada TFF\r\n\r\n2. Toggle, yaitu kondisi dimana output Q akan berubah terus menerus\r\napabila clock aktif, persamaannya yaitu Qn = Q̅−1.\r\n\r\nGambar 3.16. Kondisi Toggle Pada TFF\r\n\r\n19\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nPada praktikum percobaan teknik digital unit 5 ini dapat disimpulkan sebagai\r\nberikut:\r\n1. Dalam flip – flop terdiri dari 4 jenis flip – flop yaitu SR Flip – Flop (bisa\r\nmenggunakan Gerbang Logika NAND dan NOR), JK Flip – Flop, D Flip –\r\nFlop, dan T Flip – Flop.\r\n2. Sifat pada flip – flop yaitu salah satu dari dua statusnya dapat mewakili satu\r\ndan yang lainnya mewakili nol. Kegunaan flip – flop adalah untuk\r\nmenyimpan data biner atau informasi, membuat rangkaian pencacah\r\n(counter).\r\n3. Multivibrator terdiri dari 2 jenis yaitu Multivibrator Astabil dan\r\nMultivibrator Bistabil. Cara kerja dari Multivibrator Astabil yaitu bekerja\r\nmelalui transistor yang memperkuat sinyal output dan diteruskan pada\r\ninput. Cara kerja pada Multivibrator Bistabil yaitu dia akan tetap stabil\r\nhingga sampai dia diberikan sinyal pemicu.', 'RIFAT HABIBI ARYA RACHMANDA', 'UNIT 1'),
(419, '3332210008', 'Adapun hasil percobaan pada multivibrator bistabil adalah sebagai berikut.\r\n\r\nTabel 3.1.Multivibrator Bistabil\r\nC1 Q ̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nBerdasarkan data yang telah didaptkan, diketahui bahwa akan tetap\r\npada kondisi tersebut hingga pulsa trigger untuk berubah atau catu daya\r\ndilepas.\r\n3.2.2 RS Flip – Flop dengan gerbang NAND\r\nAdapun hasil percobaan pada RS Flip – Flop dengan gerbang NAND\r\nadalah sebagai berikut.\r\nTabel 3.2 RS Flip-Flop dengan Gerbang NAND\r\nR S Q ̅\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 1 0\r\n1 0 0 1\r\n\r\nDari data yang telah didapatkan diketahui bahwa ketika R = 0 dan S =\r\n0 maka didapatkan Q = = 1 ini menandakan kondisi Terlarang. R = 1\r\ndan S = 0 maka didapatkan Q = 0 dan = 1 ini menandakan kondisi\r\nReset. R = 0 dan S = 1 maka didapatkan Q = 1 dan = 0 ini menandakan\r\nkondisi Set. R = 1 dan S = 1 maka didapatkan Q = 1 dan = 0 ini\r\nmenandakan kondisi Memori atau mengulangi output sebelumnya.\r\n\r\n12\r\n\r\n3.2.3 Rs Flip – Flop dengan gerbang NOR\r\nAdapun hasil percobaan pada RS Flip – Flop dengan gerbang NOR\r\nadalah sebagai berikut.\r\nTabel 3.3 RS Flip-Flop dengan Gerbang NOR\r\nR S Q ̅\r\n0 1 1 0\r\n0 0 0 1\r\n1 1 0 0\r\n1 0 0 1\r\nBerdasarkan data yang telah didapatkan, diketahui bahwa R = 0 dan S\r\n= 1 maka didapatkan Q = 1 dan = 0 ini menandakan kondisi Set. R = 1\r\ndan S = 0 maka didapatkan Q = 0 dan = 1 ini menandakan kondisi\r\nReset. R = 0 dan S = 0 maka didapatkan Q = 0 dan = 1 ini menandakan\r\nkondisi Memori atau mengulangi output sebelumnya. R = 1 dan S = 1\r\nmaka didapatkan Q = = 0 ini menandakan kondisi Terlarang.\r\n\r\n13\r\n\r\n3.2.4 JK Master Slave Flip – Flop\r\nAdapun hasil percobaan pada JK Master Slave Flip – Flop adalah\r\nsebagai berikut.\r\n\r\nTabel 3.4 JK Master Slave Flip-Flop\r\nJ K C1 Q ̅ Kondisi\r\n1 0 1 0 Set/lach\r\n1 1 0 1 Toggle\r\n1 0 1 0 Set/lach\r\n0 0 1 0 No change\r\n0 1 0 1 Reset\r\n0 0 0 1 No change\r\n1 0 1 0 Reset\r\n1 1 0 1 No change\r\n1 0 1 0 Set/lach\r\n0 0 1 0 No change\r\n0 1 0 1 Reset\r\n\r\nBerdasarkan data yang telah didapatkan, diketahui bahwa saat J dan K\r\nbernilai 0 maka, kondisinya mengambil output sebelumnya. Sedangkan\r\njika J dan K sama-sama bernilai 1 maka, kondisinya Toggle dari clock.\r\n\r\n14\r\n\r\n3.2.5 D Flip – Flop\r\nAdapun hasil percobaan pada D Flip – Flop adalah sebagai berikut.\r\n\r\nTabel 3.5 D Flip-Flop\r\n\r\nS R I/O C1 Q ̅\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\nBerdasarkan data yang telah didapatkan, diketahui bahwa ketika S = 1\r\ndan R = 0 maka, didapatkan Q = 0 dan ̅ = 1 dan sebaliknya ketika S = 0\r\ndan R = 1 maka, didapatkan output Q = 1 dan ̅ = 0, pada 2 kasus ini\r\nbisa dilihat bahwa D Flip-Flop menghasilkan output yang terbalik dari\r\nRS Flip Flop. Hal itu dikarenakan pada input resetnya diberi suatu\r\ninverter sehingga\r\nnilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S, R\r\ndan I/O bernilai 1 serta diberikan clock didapatkan output Q = 1 dan ̅ =\r\n0, dan pada saat S dan R bernilai 1, dan I/O bernilai 0 serta diberikan\r\nclock didapatkan output Q = 0 dan ̅ = 1. Dari kedua kasus tersebut\r\ndidapatkan hasil seperti itu karena input resetny a di-invers-kan dan\r\nkemudian di-clock-an rangkaian tersebut sehingga, pada saat S dan R\r\nbernilai 1 dan R-nya di-invers-kan maka, R menjadi 0 lalu inputnya\r\nberubah menjadi S = 1 dan R = 0 dan kemudian di-clock-an sehingga S =\r\n0 dan R = 1 dan didapatkan hasil outputnya Q = 0 dan ̅ = 1 dan\r\nsebaliknya.\r\n\r\n15\r\n\r\n3.2.6. T Flip – Flop\r\nAdapun hasil percobaan pada T Flip – Flop adalah sebagai berikut.\r\n\r\nTabel 3.6 T Flip-Flop\r\n\r\nC1 Q ̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nBerdasarkan data yang telah didapatkan diketahui bahwa S = 1 dan R\r\n= 1, pada clock pertama menghasilkan output Q = 0 dan ̅ = 1 karena T\r\n\r\nflip-flop ini dibentuk dengan D Flip Flop maka, input resetnya akan di-\r\ninvers-kan oleh inverter menjadi S = 1 dan R = 0 kemudian rangkaian\r\n\r\nTFF di-clock-an sehingga output yang didapatkan menjadi Q = 0 dan ̅ =\r\n1 dan pada clock seterusnya akan dibalik-balik hasil outputnya seperti\r\nyang bisa kita lihat pada tabel 3.5 T Flip Flop.\r\n\r\n16\r\nBAB IV\r\nANALISIS\r\n\r\n4.1 Kesimpulan\r\nBerdasarkan pada praktikum yang telah dilakukan mengenai ADC/DAC\r\ndidaptkan kesimpulan sebagai berikut.\r\n1. Multivibrator adalah perangkat atau rangkaian elektronik yang\r\nmenghasilkan gelombang non-sinusoidal seperti gelombang persegi,\r\ngelombang persegi panjang dan gelombang gergaji\r\n2. Jenis – jenis Multivibrator\r\na. Multivibrator Astabil\r\nb. Multivibrator Bistabil\r\nc. Multivibrator Monostabil\r\n3. Memahami jenis Multivibrator pada Flip – Flop dimana sirkuit\r\nelektornik yang menghasilkan gelombang atau pulsa.\r\n4. Jenis – jenis Flip – Flop diantara lain adalah.\r\na. RS Flip – Flop\r\nb. D Flip – Flop .\r\nc. T Flip – Flop\r\nd. JK Flip -- Flop', 'SIROJ AL QURO', 'UNIT 1'),
(420, '3332200103', 'pada praktikum kali ini praktikan memperoleh hasil data dari setiap percobaan\r\nyang terdapat pada modul praktikum, hasil data yang diperoleh tersebut bisa\r\ndilihat dan dilampirkan pada lampiran blanko percobaan dibawah.\r\n\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nKesimpulan yang bisa diambil dalam praktikum unit 1 gerbang logika dasar ini\r\nsebagai berikut.\r\n1. Suatu rangkaian elektronika yang memiliki dua kondisi stabil dan dapat\r\ndigunakan untuk menyimpan informasi. Flip Flop merupakan\r\npengaplikasian gerbang logika yang bersifat Multivibrator Bistabil.\r\nDikatakan Multibrator Bistabil karena kedua tingkat tegangan keluaran\r\npada Multivibrator tersebut adalah stabil dan hanya akan mengubah situasi\r\ntingkat tegangan keluarannya saat dipicu (trigger).', 'PILAR RIF’AT TSAQIF', 'UNIT 1'),
(421, '3332210026', 'Adapun analisis yang dapat kita ambil dari percobaan flip flop yaitu\r\n1. Rs flip flop dengan gerabng NAND\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 0 1\r\n1 0 0 1\r\n\r\nRS Flip Flop Gerbang NAND ada input S ,R dangan output Q dan Q’\r\n\r\n.jika R=0 dan\r\nS=1 makan output Q=1 dan Q’=0 ini disebut set.jika R dan S = 0 makan Q dan Q’=1\r\nini disebut terlarang .jika R dan S =1 maka Q=0 dan Q’=1 disebut memori karena\r\ntak tertentu.terakhir jika R=1 dan S=0 makan Q=0 dan Q’=1 ini disebut reset\r\n2. Rs flip flop pada gerbnag NOR\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 0\r\n1 1 0 0\r\n1 0 0 1\r\n\r\nRS Flip Flop Gerbang NOR cara kerjanya hampir sama seperti gerbang nand yaitu\r\nmemiliki 4 keterangan ,jika R=0 dan S=1 maka Q=1 dan Q’=0 ini disebut set,kedua\r\njika R=0 dan S=0 maka outputnya tak tentu dan disebut memori,ketiga jika R dan\r\nS = 1 maka otuputnya akan sama sama 0 ini disebut terlarang.terakhir jika R=1 dan\r\nS=0 maka Q=0 dan Q’=1 ini disebut reset\r\n\r\n3. Jk Master Slave Flip flop\r\n\r\n11\r\n\r\nJ K C1 Q Q̅ Kondisi\r\n1 0 1 0 Set\r\n1 1 0 1 Toggle\r\n0 1 0 1 Reset\r\n0 0 1 0 Memori\r\n\r\nSet yaitu Bila suatu kondisi masukan mengakibatkan keluaran (Q) bernilai nalar (1)\r\nwaktu pada picu, apapun syarat sebelumnya.\r\nReset yaitu Jika suatu kondisi masukan menyebabkan keluaran (Q) bernilai logika\r\n(0) ketika pada picu, apapun syarat sebelumnya.\r\nMemori yaitu Bila suatu syarat masukan menyebabkan keluaran (Q) tidak berubah\r\nberasal syarat sebelumnya saat di picu.\r\nToggle yaitu Bila suatu kondisi masukan menyebabkan keluaran (Q) berkebalikan\r\nasal kondisi sebelumnya saat di picu\r\n\r\n12\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nAdapun keseimpula yang didapat dalam percobaan ini adalah antara lain\r\nadalah;\r\n1. Jenis-jenis flip flop yang kita pelajari dipraktikum ini ada 4 yaitu RS flip\r\nflop,Jk master slave flip flop,D flip flop, dan T flip flop\r\n2. RS flip flop ini dasar dari semua flip flop yag memiliki 2 gerbang\r\ninputan S dan R dan output Q dan Q’\r\nD flip flop dibangun dengan menggunakan flip flop rs ,perbedaanya\r\nterletak pada inputan R\r\nT flip flop dibangun dengan menggunakan flip flop jk yang keduanya\r\ndihubungkan menjadi Satu\r\nJk master slave flip flop mengatasi keterbatasan sr flip flop\r\n3. Jenis jenis multivibrator ada 3 yaitu yang pertama multivibrator\r\nbistabil atau memiliki 2 kondisi stabil ,kedua multivibrator astabil\r\nrangkaian yang secara otomatis beralih di antara dua keadaan,terakhir\r\nada multivibrator monostabil memiliki status stabil', 'MUHAMMAD YAFI AGUNG', 'UNIT 1'),
(422, '3332210031', 'Multivibrator Astabil tidak memiliki keadaan stabil, kenapa disebut\r\ntidak stabil? Karena output yang dihasilkan terus menerus berubah dan tidak\r\ndapat dikendalikan walau tidak ada parameter yang diubah atau output yang\r\ndihasilkan berubah-ubah secara sendirinya, berbeda dengan multivibrator\r\nbistabil.\r\n3.2.2 Multivibrator Bistabil\r\nMultivibrator Bistabil memiliki keadaan stabil, karena output yang\r\ndihasilkan dapat diprediksi dan diatur dengan pemberian nilai clock.\r\nKeadaan stabil pada multivibrator bistabil adalah ketika Q bernilai 1 dan 0.\r\n\r\nTabel 3. 1 Multivibrator Bistabil\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\n3.2.3 RS Flip-Flop dengan Gerbang NAND\r\nRSFF adalah suatu rangkaian flip-flop yang memiliki input R\r\n(Reset) dan S (Set) dengan menggunakan gerbang NAND memiliki empat\r\nkondisi, yaitu kondisi Set yang dapat terjadi ketika input R = 0 dan S = 1\r\nmenghasilkan output Q = 1 dan Q̅ = 0. Kondisi Reset yang dapat terjadi\r\nketika input R = 1 dan S = 0 menghasilkan output Q = 0 dan Q̅ = 1. Kondisi\r\nLatch yang dapat terjadi ketika input R = 1 dan S = 1 menghasilkan output\r\nQ dan Q̅ yang sama seperti kondisi output pada sebelumnya. Kondisi\r\nUndefined/terlarang yang dapat terjadi ketika input R = 0 dan S = 0\r\nmenghasilkan output Q dan Q̅ yang sama, ini tidak boleh terjadi dalam suatu\r\nrangkaian karena akan membuat kacau perhitungan.\r\n\r\n11\r\n\r\nTabel 3. 2 RSFF dengan Gerbang NAND\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 0 1\r\n1 0 0 1\r\n\r\nGambar 3. 1 Rangkaian RSFF dengan Gerbang NAND\r\n3.2.4 RS Flip-Flop dengan Gerbang NOR\r\nRSFF ini hanya berbeda penggunaan gerbangnya yaitu\r\nmenggunakan gerban NOR dan kondisinya pun sama seperti pada gerbang\r\nNAND, terkecuali untuk kondisi Latch dan Undefined/terlarang. Kondisi\r\nLatch yang dapat terjadi ketika input R = 0 dan S = 0 menghasilkan output\r\nQ dan Q̅ yang sama seperti kondisi output pada sebelumnya. Kondisi\r\nUndefined/terlarang yang dapat terjadi ketika input R = 1 dan S = 1\r\nmenghasilkan output Q dan Q̅ yang sama.\r\n\r\nTabel 3. 3 RSFF dengan Gerbang NOR\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 0\r\n1 1 0 0\r\n1 0 0 1\r\n\r\n12\r\n\r\nGambar 3. 2 Rangkaian RSFF dengan Gerbang NOR\r\n3.2.5 JK Master Slave Flip-Flop\r\nPada JKFF salah satu kelebihannya adalah tidak memiliki kodisi\r\nUndefined/terlarang namun adanya adalah Toggle yaitu pada kondisi input\r\nJ = 1 dan K = 1 dengan output yang dihasilkan berubah-ubah seiring dengan\r\ndiberinya clock namun dengan nilai Q dan Q̅ saling komplemen atau\r\nberbeda. Ini tetap termasuk stabil karena dapat diprediksi output-nya. Ketika\r\nToggle terjadi output-nya akan berkebalikan dengan output sebelumnya.\r\nBegitu seterusnya selama ada clock.\r\n\r\nTabel 3. 4 JKFF Master Slave\r\nJ K C1 Q Q̅ Kondisi\r\n1 0 1 0 Set\r\n1 1 0 1 Toggle\r\n1 0 1 0 Set\r\n0 0 1 0 Latch\r\n0 1 0 1 Reset\r\n0 0 0 1 Latch\r\n1 0 1 0 Set\r\n1 1 0 1 Toggle\r\n1 0 1 0 Set\r\n0 0 1 0 Latch\r\n0 1 0 1 Reset\r\n\r\n13\r\n\r\n3.2.6 D Flip-Flop\r\nDFF dapat dibentuk hanya menggunakan JKFF yaitu dengan\r\nmenggunakan satu input yang menjadi J dan di-NOT-kan untuk menjadi\r\ninput K. DFF adalah suatu flip-flop yang hanya menggunakan satu input\r\ndan memiliki dua kondisi yaitu Set dan Reset. Apabila nilai input (D) benilai\r\n1 maka akan masuk ke kondisi Set dengan output Q = 1 dan Q̅ = 0.\r\nSebaliknya, jika nilai input (D) benilai 0 maka akan masuk ke kondisi Reset\r\ndengan output Q = 0 dan Q̅ = 1. DFF hanya bisa bekerja apabila nilai S dan\r\nR bernilai 1.\r\n\r\nTabel 3. 5 D Flip-Flop\r\n\r\nS R I/O C1 Q Q̅\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n\r\n3.2.7 T Flip-Flop\r\nTFF dapat dibentuk hanya menggunakan JKFF yaitu dengan\r\nmenggunakan satu input yang menjadi J dan K. TFF adalah suatu flip-flop\r\nyang hanya menggunakan satu input dan memiliki dua kondisi yaitu Latch\r\ndan Toggle. Apabila nilai input (T) benilai 1 maka akan masuk ke kondisi\r\nToggle dengan output yang dihasilkan berubah-ubah seiring dengan\r\ndiberinya clock namun dengan nilai Q dan Q̅ saling komplemen atau\r\nberbeda.\r\n\r\n14\r\n\r\nTabel 3. 6 T Flip-Flop\r\n\r\nT C1 Q Q̅\r\n1 0 1\r\n1 1 0\r\n1 0 1\r\n1 1 0\r\n\r\n15\r\nBAB IV\r\nKESIMPULAN\r\n\r\n4.1 Kesimpulan\r\nBerdasarkan pada praktikum yang telah dilakukan mengenai Flip-Flop\r\ndidapatkan kesimpulan sebagai berikut:\r\n1. Flip-flop memiliki banyak jenis seperti RSFF, JKFF, DFF, dan TFF.\r\nRSFF adalah Reset dan Set flip-flop yang memiliki 4 kondisi. JKFF\r\nadalah Jack Kilby flip-flop yang memiliki 4 kondisi termasuk Toggle.\r\nDFF atau Data flip-flop memiliki 2 kondisi yang ada pada JKFF\r\nsehingga DFF dapat dibentuk dari JKFF. TFF atau Toggle flip-flop\r\nmemiliki 2 kondisi yang juga ada pada JKFF sehingga dapat dibentuk\r\ndari JKFF.\r\n2. Setiap jenis flip-flop memiliki kegunaan masing masing, namun pada\r\nJKFF dapat mewakilkan beberapa flip-flop seperti DFF dan TFF serta\r\nJKFF adalah bentuk lanjutan dari RSFF. JKFF memiliki 4 kondisi yaitu\r\nSet, Reset, Latch, dan Toggle. Dan JKFF memiliki keunggulan dari\r\nRSFF yaitu tidak memiliki kondisi Undifined/terlarang.\r\n3. Terdapat 3 macam multivibrator yaitu: Multivibrator Astabil yang\r\nsecara otomatis beralih diantara keadaan secara terus menerus walau\r\ntidak ada parameter yang berubah sebagai pemicu pengoperasiannya.\r\nMultivibrator Monstabil yaitu multivibrator yang memiliki status stabil\r\ndan kuasi-stabil (1 atau 0) pada saat dipicu. Multivibrator Bistabil yaitu\r\nmultivibrator yang memiliki dua kondisi stabil yaitu 1 dan 0 dan tidak\r\ndapat berubah tanpa ada nya pemicu.', 'NUNO DZAKKII MUSYAFFA', 'UNIT 1'),
(423, '3332210027', 'Pada percobaan tabel kebenran di peroleh dapat di lihat sebagai berikut\r\n\r\nTabel 3. 1Multivibrator Bistabil\r\nC1 Q ̅\r\n1 0\r\n0 1\r\n1 0\r\n0 1\r\n\r\nPada Multivibrator bistabil memiliki gelombang yang stabil di bandungkan\r\ndengan mukltivibrator astabil. Berdasarkan pada tabel 3.1 Gelombang akan\r\nberubah jika diberikan trigger. Keluaram dari pembangkit pulsa yang digunakan\r\nsebagai deretan pulsa untuk sinkronasi suatu sistem ketika Qnya adalah 1 lalu di\r\nberikan clock Q’nya 1. Serta nilainya harus berlawanan tidak boleh sama.\r\nRS Flip-Flop\r\n\r\nGambar 3. 1Rangkaian RS-FF Gerbang NAND\r\nTabel 3. 2 RS Flip-Flop dengan Gerbang NAND\r\n\r\n11\r\n\r\nR S Q ̅\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 1 0\r\n1 0 0 1\r\n\r\nRS Flip-Flop dengan Gerbang NOR\r\nPada percobaan tabel kebenran di peroleh dapat di lihat sebagai berikut\r\n\r\nTabel 3. 3. RS Flip-Flop dengan Gerbang NOR\r\nR S Q ̅\r\n0 1 0 1\r\n0 0 0 1\r\n1 1 0 0\r\n1 0 1 0\r\n\r\nGambar 3. 2 RS Flip-Flop dengan Gerbang NOR\r\n\r\nRS flip-flop merupakan rangkaian memiliki 2 jalur yaitu Q dan Q’.sedangkan\r\ninputanya ada reset dan set, ketika inputan pada set di berikan sebuah logika 1\r\nmaka outpunya Q 0 sedangkan untuk Q’ yaitu . pada RFFF meliki kondisi\r\nterlarang pada reset 0 dan set 0 sedangkan pada gerbang RS FF NOR memiliki\r\nkondisi terralang pad reset 1 dan set 1.\r\nJK Master Slave Flip-Flop\r\n\r\n12\r\n\r\nGambar 3. 3JK Master Slave Flip-Flop\r\n\r\nTabel 3. 4 JK Master Slave Flip-Flop\r\nJ K C1 Q ̅ Kondisi\r\n1 0 1 0 R\r\n1 1 0 1 Toggle\r\n1 0 1 0 Toggle\r\n0 0 1 0 Lactl\r\n0 1 0 1 S\r\n0 0 0 1 Lactl\r\n1 0 1 0 R\r\n1 1 0 1 Toggle\r\n1 0 1 0 R\r\n0 0 1 0 Lactl\r\n0 1 0 1 S\r\n\r\nJK Master Slave Flip-Flop terdapat beberapakonduksi memiliki 3 buah terminal\r\nyaitu ada C,D,A di kaeranakan tidak memiliki kondisi terlarang artinya berapapun\r\ninput yang diberikan asal ada clock maka akan terjadi perubahan pada output.\r\nD Flip – Flop\r\n\r\nTabel 3. 5 D Flip-Flop\r\n\r\nS R I/O C1 Q ̅\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n\r\n13\r\n\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n\r\nD Flip – Flop merupkan suatu inverter pada reset masukan dengan di\r\ntambah RS- Flip-flop, ketika inputan dan pulsa cloknya akan bernilai satu jadi\r\nkeluranya Qnya jika inputannya 0, d flip-flop pada keadaan reset dan keluaranya\r\n0.\r\n\r\nGambar 3. 4 D Flip – Flop\r\n\r\nT Flip-Flop\r\nPada percobaan tabel kebenran di peroleh dapat di lihat sebagai berikut\r\n\r\nTabel 3. 6 T Flip-Flop\r\nC1 Q ̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\n14\r\n\r\nPada rangkain t flip flop bentukan dari hasil modifikasi dari JK -FF. RS-FF, dan\r\nD-FF. Memiliki Terminal dan dua buah Q dan Q’. banyak digunakan pada\r\nrangkaian conter dan lain lain.\r\n\r\nGambar 3. 5 T Flip-Flop\r\n\r\n15\r\n\r\nBAB IV\r\nPENUTUP\r\n\r\n4. 1Kesimpulan\r\nDari pratikum yang telah dilakukan flip-flip kesimpulna sebagai berikut:\r\n1. jenis jenis flip flop yaitu . FF-SR , FF-SR Berdetak, FF-JK , FF-JKMS,\r\nFF-D, FF-T\r\n2. Mengetahui sifat-sifat pada setiap flip flop yang telah di amati ketika\r\npratikum\r\n3. Jenis dari multivibartor yaitu astabil tiding stabil dan distabilc stabil', 'Sutan Dikia', 'UNIT 1'),
(424, '3332200101', 'Pada analisa percobaan kali ini diharapkan dapat menjadi dasar pemahaman\r\ndalam praktikum teknik digital untuk unit selanjutnya. Kemudian dapat mampu\r\nmeningkatkan pengaplikasian teknik digital ini sendiri terutama pada sub bab\r\nfilp-flop sendiri. Dari pemaparan yang ada diatas sendiri sedikit dibahas\r\ngambaran umum mengenai flip-flop dan juga jenisnya dan juga menjelaskan\r\nbagaimana hubungan Antara flip-flop dengan multivibrator. Pada analisa yang\r\nakan disampaikan akan di bahas mengenai multivibrator dan dilanjutkan dengan\r\nanalisa dari jenis-jenis Flip-flop.\r\n\r\n11\r\n\r\n3.2.1 Multivibrator Astabil\r\nMultivibator astabil adalah suatu rangkaian yang keadaan pada\r\nkeluaranya tidak mungkis dapat stabil terhadap satu keadaan. Akan tetapi\r\nberubah secara berulang dan terus menerus dari keadan 0 sampai dengan\r\nkeadaan 1 berulang secara bergantian. Multivibrator astabil juga dapat\r\ndigunakan sebagai osilator yang dapat menghasilkan gelombang square atau\r\nkotak.\r\nhal ini bisa kita lihat di dalam percobaan ini yang dimana nilai Q dan\r\nQ’ dapat berubah ubah seperti yang terlihat di dalam osiloskop percobaan.\r\nDisaat percobaan awal memiliki hambatan sebesar 1K ohm dan yang kedua\r\n10K ohm. Ketika diatur sebesar 1K, terjadi perubahan bentuk sinyal yang\r\nsangat banyak. Sedangkan ketika besar hambatan nya 10K, hanya ada\r\nbeberapa perubahan pada bentuk sinyal, jadi sinyal yang dapat dibentuk\r\nsangat sedikit.\r\n3.2.2 Multivibrator Bistabil\r\nMultivibrator bistabil sendiri merupakan jenis multivibrator yang\r\nmemiliki output yang terdiri dari dua keadaan stabil. Rangkaian multivibrator\r\nbistabil sendiri akan berpindah dari keadaan yang satu ke keadaan yang lain\r\nketika pulsa pemicu yang sesuai diterapkan. Yang artinya, pada multivibrator\r\nbistabil ini sendiri, ketika satu keadaan stabil dapat dipertahankan sampai\r\ndiberikan pulsa atau juga sinyal pemicu (trigger). Agar lebih jelas dalam\r\nmemahami multivibrator ini maka kita sajikan data pada tabel dibawah ini.\r\n\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\nTabel 3. 1 tabel multivibrator bistabil\r\n\r\n12\r\n\r\n3.2.3 RS flip-flop NAND dan NOR\r\nRs flip-flop sendiri memiliki dua input diantaranya S (set) dan R (reset)\r\nyang kemudian akan menghasilkan dua output juga yaitu Q dan Q’. seperti\r\nyang terlihat pada gambar 1.3 dan 1.4 yang dimana terdapat dua macam jenis\r\nyang kemudian akan kita uji keduanya. Diantaranta adalah Rs flip-flop\r\ndengan gerbang NOR dan gerbang NAND yang kemudian akan kita analisa\r\nhubungan dari kedua gerbang tersebut. Agar lebih memudahkan dalam\r\nmemahami RS flip-flop sendiri, maka kita berikan simulasi dari rangkaian\r\nlogika dibawah ini.\r\n\r\nGambar 3. 1 Rangkaian RS dengan gerbang logika NAND dan NOR\r\nDari hasil simulasi dan juga saat praktikum diperoleh hasil seperti\r\nyang tertera pada tabel dibawah. Keterangan keadaan a (setting), b (reset),\r\nc (terlarang), dan d adalah (memori).\r\n\r\nINPUT NOR NAND Keadaan\r\nSET RESET Q Q’ Q Q’ NOR NAND\r\n1 0 1 0 0 1 a b\r\n0 1 0 1 1 0 b a\r\n1 1 0 0 1 0 c d\r\n\r\n13\r\n\r\nDari data yang tertera diatas, bisa kita lihat bahwa secara gambaran\r\numum nilai output yang dihasilkan dari RS FF menggunakan gerbang\r\nNOR selalu bernilai sebaliknya dari RSFF dengan gerbang NAND. Hal\r\ntersebut juga berlaku jika kita menganalisa lagi lebih spesifik\r\nmenggunakan output dari NAND dan NOR. Dimana nilai Q selalu\r\nmemiliki nilai yang sama dengan S, akan tetapi Q’ selalu sama dengan\r\nnilai R. namun sedikit berbeda dengan NOR yang dimana Q nilai nya\r\nselalu sama dengan R, sedangkan Q’ nya selalu sama nilainya dengan S.\r\nhal ini dapat dijelaskan menggunakan parameter output dengan situasi\r\nkeadaan yang dimana:\r\nSetting ketika Q = 1 dan Q’= 0\r\nReset ketika Q =1 dan Q’= 0\r\nMemori disaat Q dan Q’ mengikuti nilai output sebelumya\r\nTerlarang jika,\r\no NAND saat Q = Q’=1\r\no NOR saat Q = Q’= 0\r\nDari penijauan diatas jika kita coba tinjau satu demi satu\r\ndapat kita klarifikasikan\r\nKondisi Set jika\r\no S = 1 dan R = 0 (NOR)\r\no S = 0 dan R = 1 (NAND)\r\nKondisi Reset jika\r\no S = 0 dan R = 1 (NOR)\r\no S = 1 dan R = 0 (NAND)\r\n0 0 0 1 1 1 d c\r\n\r\nTabel 3. 2 RS FF\r\n\r\n14\r\n\r\nKondisi Memori jika\r\no S = 0 dan R = 0 (NOR)\r\no S = 1 dan R = 1 (NAND)\r\n- Kondisi Terlarang jika\r\no S = 1 dan R = 1 (NOR)\r\no S = 0 dan R = 0 (NAND)\r\nKetika disaat kondisi memori sendiri pada gerbang logika NAND dalam\r\npercobaan sebelumnya mengujikan kondisi output disaat R = 0 dan S = 1,\r\njadi ketika saat penginputan R = S = 1 hasil keluaranya merupakan nilai yang\r\ndiperoleh ketika R =0 dan S =1 yaitu Q =1 sedangkan Q’ nya bernilai 0.\r\nBegitupun juga pada NOR ketika hasil dari Q = 0 dan Q’ = 1 dikarenakan\r\nsaat percobaan sebelumnya kita mengujikan input saat Q = 0 dan Q’ = 1dan\r\npenginputan R = S = 1 dimasukan.\r\n3.2.4 JK master slave flip-flop\r\nJk flip-flop sendiri bisa dikatakan sebagai pengembangan dari RSFF.\r\nPerbedaan nya terdapat pada jumlah inputan, pada JKFF sendiri jumlah\r\ninputan yang masuk terdapat tiga input, jaitu J,K dan juga Clock. Clock\r\nsendiri berfungsi sebagai pengontrol dalam mengatur proses dari JKFF\r\nsupaya dapat bekerja bersamaan. Akan tetapi secara output JKFF memiliki\r\njumlah yang sama dengan RSFF yaitu dua input. Supaya dapat lebih\r\nmempermudah pemahaman mengenai JKFF maka kita sajikan gambar\r\nsimulasi rangkaian JKFF itu sendiri seperti pada gambar dibawah ini.\r\n\r\nGambar 3. 2 Rangkaian JKFF\r\n\r\n15\r\n\r\nHasil dari simulasi dan juga praktikum diperoleh hasil sebagai berikut ini.\r\nDengan menggunakan keterangan saat keadaan A (setting), B (reset), C\r\n(toogle), dan D (memori).\r\nNo\r\nPercobaan\r\n\r\nINPUT Output Keadaan\r\nJ K Clock Q Q’\r\n1 1 0 1 1 0 A\r\n2 1 0 0 1 0 A\r\n3 1 1 1 0 1 C\r\n4 1 1 0 1 0 C\r\n5 0 0 1 1 0 E\r\n6 0 0 0 1 0 E\r\n7 0 1 1 0 1 B\r\n8 0 1 0 0 1 B\r\n\r\nGambar 3. 3 JK FF\r\n\r\nDalam percobaan ini kondisi set diperoleh disaat clock bernilai 1 ataupun 0\r\nyang menghasilkan kondisi set ketika J = 1 dan K = 0. Sedangkan kondisi reset\r\ndiperoleh disaat J = 0 dan K = 1 disaat nilai berapapun keluar pada clock. Kondisi\r\ntoogle sendiri memiliki nilai yang dapat berubah-ubah disaat nilai clock\r\ndimainkan berapapun, disini ketika J = 1 dan K = 1. Sedangakn kondisi memori\r\natau nilai Q dan Q’ tidak terdapat perubahan disaat clock dengan nilai berapapun\r\nyang ketentuanya J = K = 0.\r\nSesuai dengan rangkaian yang diuji. Ketika kondisi SET dan RESET (tanpa\r\nmelibatkan clock) output yang dihasilkan Q dan Q’ memiliki nilai yang serupa\r\nsecara besar nilai pada output dangan RS FF menggunakan gerbang NOR. Hal\r\ninilah yang menjadi dasar alasan mengapa praktikan menyebutkan bahwa JKFF\r\nsendiri merupakan sebuah pengembangan dari rangkaian RSFF.\r\n3.2.5 D Flip-flop\r\n\r\n16\r\n\r\nD flip-flop dapat dibangun menggunakan JKFF dengan sedikit\r\nmodifikasi penambanhan gerbang NOT sebagai inverter yang akan\r\nmenghasilkan input baru yaitu input D. informasi data yang berada di dalam\r\ninput D akan disimpan di dalam output Q jika input clock Cp hanya memiliki\r\n1 pulsa. Akan tetapi, ketika clock Cp kondisinya 0 maka perubahan informasi\r\nyang ada pada input D tidak akan berpengaruh pada output Q sampai kondisi\r\nCp 1 bisa kembali. Agar lebih memudahkan maka kita sajikan rangkaian\r\nsimulasi seperto gambar dibawah ini.\r\n\r\nGambar 3. 4 D flip-flop\r\n\r\nHasil dari simulasi dan juga praktikum maka diperoleh hasil seperti\r\nberikut. Dengan keterangan keadaan nya A = setting, B = reset, C = memori, dan\r\nD = toogle.\r\n\r\nInput Output Kondisi\r\nD Clock Q Q’\r\n1 1 1 0 A\r\n1 0 1 0 C\r\n0 1 0 1 B\r\n0 0 1 1 C\r\n\r\nTabel 3. 3 D flip-flop\r\n\r\nSesuai dengan table yang ada diatas dapat disimpulkan bahwa terdapat\r\nbeberapa hal yang jadi perhatian yang dapat juga dikatakan sebagai ciri khas dari\r\nD flip-flop. Yang pertama adalah nilai Q selalu mengikuti besar nilai pada input\r\nyang diberikan kepada D. kedua, sesuai dengan tabel yang ada diatas dapat kita\r\npastikan bahwasanya pada D flip-flop sendiri tidak terdapat kondisi terlarang\r\n\r\n17\r\n\r\nyang dimana Q memiliki nilai yang besarnya sama dengan Q’. yang ketiga adalah\r\nketika clock bernilai 0 maka sudah bisa dipastikan bahwa outputnya akan\r\nmenghasilkan keadaan memori.\r\n3.2.6 T flip-flop\r\nT flip-flop sendiri merupakan rangkaian flip-flop yang dibuat menggunakan\r\nJKFF yang kedua input nya disatukan. Hal tersebut akan menghasilkan flip-flop\r\nyang memiliki ciri khas membalik output sebelumnya apabila inputnya tinggi\r\ndan outputnya tetap jika inputnya rendah. Agar dapat lebih mudah dalam\r\nmemahami TFF maka kita sajikan simulasi rangkaian dari T flip flop sendiri.\r\n\r\nGambar 3. 5 T FLIP FLOP\r\n\r\nHasil dari simulasi dan juga praktikum maka diperoleh hasil seperti berikut.\r\nDengan keterangan keadaan nya A = setting, B = reset, C = memori, dan D =\r\ntoogle.\r\n\r\nCL Q Q’ Kondisi\r\n0 1 D\r\n1 0 D\r\n0 1 D\r\n1 0 D\r\nTabel 3. 4 T Flip-flop\r\n\r\nDari table yang ada diatas dapat kita simpulkan bahwa fungsi dari rangkaian\r\nT flip-flop sendiri adalah untuk menghasilkan output toogle atau berubah ubah.\r\n\r\n18\r\n\r\nHal ini dikarenakan outputnya sendiri tidak bisa dikatakan bahwa dapat\r\nmenghasilkan kondisi set dan juga reset dikarenakan ketika clock berjalan output\r\nyang dihasilkan tidak memiliki kepastian tetap.\r\n\r\n19\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nPada praktikum unit 5 ini kita dapat menarik kesimpulan yang akan menjawab\r\ntujuan percobaan sebagai berikut ini:\r\n1. RSFF mempunyai dua macam gerbang logika penyususn Antara lain\r\nNOR dan NAND. Akan tetapi kondisi yang diperoleh tetap sama.\r\n2. JKFF tidak memiliki kondisi terlarang akan tetapi memiliki kondisi\r\ntoogle.\r\n3. DFF memiliki nilai output Q yang bisa kita atur nilainya menggunakan\r\nperaturan input D (D = Q)\r\n4. TFF merupaka flip-flop yang dapat menghasilkan nilai berubah ubah,\r\nyang juga dapat dikatakan output nya menghasilkan kondisi toogle.\r\n5. Multivibrator astabil tidak memiliki kondisi stabil.\r\n6. Multivibrator bistabil memilik dua kondisi stabil yang contoh\r\npenggunaanya terdapat didalam rangkaian flip-flop yang sudah diujicoba.', 'Muhammad Zidan abdillah', 'UNIT 1');
INSERT INTO `plagiator_postmodel` (`id`, `nim`, `isi_laprak`, `nama`, `unit`) VALUES
(425, '3332200042', 'Pada Percobaan tentang flip-flop dilakukan dengan beberapa percobaan\r\ndengan metode yang berbeda-beda, berikut ini adalah hasil percobaan tersebut:\r\n1. Multivibrator Astabil\r\nMultivibrator astabil adalah multivibrator yang bersifat free-running,\r\nyaitu tidak memiliki keadaan stabil yang permanen pada suatu periode\r\ntertentu, oleh sebab itu tidak dibutuhkan suatu masukan(input).\r\nAnalisis :\r\na. Bentuk gelombang (pulsa) multivibrator astabil tidak bangkit, karena\r\ntidak sama gelombang yang keluarnya.\r\nb. Bentuk gelombang yang dihasilkan resistor 100 k Ohm lebih panjang\r\ndibanding gelombang yang dihasilkan resistor 10 k Ohm\r\nc. Perioda sinyal 10k Ohm = T\r\nN\r\n=\r\n500\r\n42\r\n= 11,9 (dibulatkan jadi 12) dan\r\n\r\nperioda sinyal 100 k Ohm = T\r\nN\r\n=\r\n500\r\n50\r\n= 10\r\n\r\nd. Amplitudo rumusnya T =\r\nn\r\nt\r\natau y = A sin ω t\r\n\r\n2. Multivibrator Bistabil\r\n\r\nMultivibrator bistabil adalah multivibrator yang memiliki dua\r\nkeadaan stabil. Dari rangkaian Gambar 1.2 setelah diujikan mendapatkan\r\nhasil sebagai berikut :\r\n\r\nTabel 3.1. Multivibrator Bistabil [1]\r\nC1 Q Q̅\r\n⨅ 0 1\r\n⨅ 1 0\r\n⨅ 0 1\r\n⨅ 1 0\r\nAnalisis :\r\n\r\na. Implementasi gelombang (pulsa) nya nya mirip seperti toogle flip-\r\nflop, sebab bentuk gelombangnya stabil.\r\n\r\nb. Kondisi toogle berarti outputnya merupakan komplemen dari\r\nkeadaan output sebelumnya atau bertukar-tukar seperti halnya pada\r\nsaklar.\r\n\r\n11\r\n\r\n3. RS Flip-Flop dengan Gerbang NAND\r\nRS Flip-Flop dengan Gerbang NAND merupakan RS Flip-Flop dengan\r\nmenggunakan gerbang NAND. RS Flip-Flop merupakan jenis flip flop yang\r\npaling sederhana yang memiliki masukan Reset dan Set. Dari rangkaian\r\npada Gambar 1.3 setelah diujikan mendapatkan hasil sebagai berikut :\r\nTabel 3.2. RS Flip-Flop dengan Gerbang NAND [1]\r\nR S Q Q̅ ’\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 1 0\r\n1 0 0 1\r\nAnalisis :\r\na. Kondisi memori pada RS Flip-Flop dengan gerbang NAND terjadi\r\nketika Reset nya 1 dan Set nya 1\r\nb. Kondisi terlarang pada RS Flip-Flop dengan gerbang NAND terjadi\r\nketika Reset nya 0 dan Set nya 0\r\n4. RS Flip Flop dengan Gerbang NOR\r\nRS Flip-Flop dengan Gerbang NOR merupakan RS Flip-Flop dengan\r\nmenggunakan gerbang NOR. RS Flip-Flop merupakan jenis flip flop yang\r\npaling sederhana yang memiliki masukan Reset dan Set. Dari rangkaian\r\npada Gambar 1.4 setelah diujikan mendapatkan hasil sebagai berikut :\r\nTabel 3.3. RS Flip-Flop dengan Gerbang NOR [1]\r\nR S Q Q̅ ’\r\n0 1 1 0\r\n0 0 0 1\r\n1 1 0 0\r\n1 0 1 1\r\nAnalisis :\r\na. Kondisi terlarang pada RS Flip-Flop dengan gerbang NOR terjadi ketika\r\nReset nya 1 dan Set nya 1\r\nb. Kondisi memori pada RS Flip-Flop dengan gerbang NOR terjadi ketika\r\nReset nya 0 dan Set nya 0\r\n\r\n12\r\n\r\n5. JK Master Slave Flip-Flop\r\nJK Master Slave Flip-Flop merupakan jenis flip-flop yang dibangun\r\ndengan dua buah SR flip-flop clocked yang digabungkan menjadi satu.\r\nYang mana kedua output dari flip-flop yang pertama dihubungkan dengan\r\ninput flip-flop kedua secara berderet. Dari rangkaian pada Gambar 1.5\r\nsetelah diujikan mendapatkan hasil sebagai berikut :\r\nTabel 3.4. JK Master Slave Flip-Flop [1]\r\n\r\nJ K C1 Q Q̅ Kondisi\r\n1 1 ⨅ 0 1 toggle\r\n1 1 ⨅ 1 0 toggle\r\n1 1 ⨅ 0 1 toggle\r\n0 0 ⨅ 0 1 Memori\r\n/Latch\r\n0 0 ⨅ 0 1 Memori\r\n/Latch\r\n0 0 ⨅ 0 1 Memori\r\n/Latch\r\n1 0 ⨅ 1 0 Tetap\r\n1 0 ⨅ 1 0 Tetap\r\n1 0 ⨅ 1 0 Tetap\r\n0 1 ⨅ 0 1 Tetap\r\n0 1 ⨅ 0 1 Tetap\r\nAnalisis :\r\na. Kondisi toogle pada JK Master Slave Flip-Flop terjadi ketika :\r\n1. Ketika J nya 1 dan K nya 1 serta Q nya 0 dan Q’ nya 1\r\n2. Ketika J nya 1 dan K nya 1 serta Q nya 1 dan Q’ nya 0\r\n3. Ketika J nya 1 dan K nya 0 serta Q nya 0 dan Q’ nya 1\r\nb. Kondisi memori pada JK Master Slave Flip-Flop terjadi ketika :\r\n1. Ketika J nya 0 dan K nya 0 serta Q nya 0 dan Q’ nya 1\r\n2. Ketika J nya 0 dan K nya 0 serta Q nya 0 dan Q’ nya 1\r\n3. Ketika J nya 0 dan K nya 0 serta Q nya 0 dan Q’ nya 1\r\nc. Kondisi tetap pada JK Master Slave Flip-Flop terjadi ketika :\r\n1. Ketika J nya 1 dan K nya 0 serta Q nya 1 dan Q’ nya 0\r\n2. Ketika J nya 1 dan K nya 0 serta Q nya 1 dan Q’ nya 0\r\n3. Ketika J nya 1 dan K nya 0 serta Q nya 1 dan Q’ nya 0\r\n\r\n13\r\n\r\n4. Ketika J nya 0 dan K nya 1 serta Q nya 0 dan Q’ nya 1\r\n5. Ketika J nya 0 dan K nya 1 serta Q nya 0 dan Q’ nya 1\r\n6. D Flip-Flop\r\nD Flip-Flop ini hampir sama dengan SR Flip-Flop dengan Clock, hanya\r\nsaja yang membedakannya adalah input S dan R dijadikan input D yang\r\nditambahkan gerbang NOT (inverter). Dari rangkaian pada Gambar 1.6\r\nsetelah diujikan mendapatkan hasil sebagai berikut :\r\nTabel 3.5. D Flip-Flop [1]\r\n\r\nS R I/O C1 Q ̅Q̅̅\r\n1 0 X X 0 1\r\n0 1 X X 1 0\r\n1 1 1 ⨅ 1 0\r\n1 1 1 ⨅ 1 0\r\n1 1 0 ⨅ 0 1\r\n1 1 0 ⨅ 0 1\r\n1 1 1 ⨅ 1 0\r\n1 1 0 ⨅ 0 1\r\nAnalisis :\r\na. Ketika I/O diabaikan C1 tidak di pulse maka :\r\n1) Ketika Set nya 1 dan Reset nya 0 serta Q nya 0 dan Q’ nya 1\r\n2) Ketika Set nya 0 dan Reset nya 1 serta Q nya 1 dan Q’ nya 0\r\nb. Ketika I/O nya 1 dan C1 di pulse maka :\r\n1) Ketika Set nya 1 dan Reset nya 1 serta Q nya 1 dan Q’ nya 0\r\nc. Ketika I/O nya 0 dan C1 di pulse maka :\r\n1) Ketika Set nya 1 dan Reset nya 1 serta Q nya 0 dan Q’ nya 1\r\nd. D Flip-Flop sebenarnya hanya berfungsi sebagai pemindah data\r\n7. T Flip-Flop\r\nT Flip-Flop merupakan salah satu jenis Flip-Flop yang kedua inputnya\r\ndiumpankan kembali (feedback) ke bagian SR Flip-Flop. Dari rangkaian\r\nGambar 1.7 setelah diujikan mendapatkan hasil sebagai berikut :\r\n\r\nTabel 3.6. T Flip-Flop [1]\r\nC1 Q Q̅\r\n⨅ 0 1\r\n⨅ 1 0\r\n⨅ 0 1\r\n⨅ 1 0\r\n\r\n14\r\n\r\nAnalisis :\r\na. Bersifat toogle ketika inputnya di 1 1\r\nb. Selain inputnya 1 1, maka hasilnya akan selalu 0 1\r\n\r\n15\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nBerdasarkan pada praktikum yang telah dilakukan, mengenai “Flip-Flop”\r\ndapat diambil kesimpulan sebagai berikut :\r\n1. Rangkaian Reset dan Set baik dalam bentuk dengan gerbang logika\r\nNAND atau NOR, akan sama-sama mempunyai prinsip kerja yang\r\nrelatif sama. Perbedaanya adalah ketika input R dan S adalah 1/0\r\nsemua.\r\n2. Rangkaian dari JK Flip-Flop adalah suatu rangkaian yang terdiri dari\r\ngabungan dua atau lebih rangkaian RS Flip-Flop. Rangkaian JK\r\nFlip-Flop ini pula adalah suatu dasar berjalannya memori di\r\nsmartphone atau laptop yang kita pergunakan saat ini.\r\n3. Multivibrator astabil memiliki bentuk gelombang (pulsa) tidak\r\nbangkit atau mempunyai bentuk yang tidak sama atas dengan\r\nbawahnya. Sedangkan multivibrator bistabil bentuk gelombangnya\r\nstabil sama seperti toogle flip flop yang outputnya merupakan\r\nkomplemen dari output sebelumnya atau jika dianalogikan seperti\r\nsaklar yang bertukar-tukar\r\n4. Terdapat beberapa kondisi secara umum pada flip-flop seperti\r\nkondisi toogle, kondisi memori, dan juga kondisi terlarang.', 'WIDLA MUHAMMAD ZIDNI MUFTI', 'UNIT 1'),
(426, '3332210085', 'Pada percobaan pertama RS FF dengan gerbang NAND didapatkan data sebagai\r\nberikut:\r\n\r\nTabel 3.1 RS FF dengan gerbang NAND\r\nR S Q\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 1 0\r\n1 0 0 1\r\n\r\nDari data yang telah didapatkan diketahui bahwa ketika R = 0 dan S = 0 maka\r\ndidapatkan Q = = 1 ini menandakan kondisi Terlarang. R = 1 dan S = 0 maka\r\ndidapatkan Q = 0 dan = 1 ini menandakan kondisi Reset. R = 0 dan S = 1 maka\r\ndidapatkan Q = 1 dan = 0 ini menandakan kondisi Set. R = 1 dan S = 1 maka\r\n\r\n11\r\n\r\ndidapatkan Q = 1 dan = 0 ini menandakan kondisi Memori atau mengulangi\r\noutput sebelumnya.\r\nPada percobaan berikutnya RS FF dengan gerbang NOR didapatkan data sebagai\r\nberikut:\r\n\r\nTabel 3.2 Tabel RS FF dengan Gerbang NOR\r\nR S Q\r\n0 1 1 0\r\n0 0 0 1\r\n1 1 0 0\r\n1 0 0 1\r\n\r\nBerdasarkan data yang telah didapatkan, diketahui bahwa R = 0 dan S = 1 maka\r\ndidapatkan Q = 1 dan = 0 ini menandakan kondisi Set. R = 1 dan S = 0 maka\r\ndidapatkan Q = 0 dan = 1 ini menandakan kondisi Reset. R = 0 dan S = 0 maka\r\ndidapatkan Q = 0 dan = 1 ini menandakan kondisi Memori atau mengulangi\r\noutput sebelumnya. R = 1 dan S = 1 maka didapatkan Q = = 0 ini menandakan\r\nkondisi Terlarang.\r\nPada percobaan berikutnya JK Master Slave FF didapatkan data sebagai berikut:\r\n\r\nTabel 3.3 JK Master Slave FF\r\nJ K C1 Q ̅ KONDISI\r\n1 1 Π 0 1 Toggle\r\n1 0 Π 1 0 Toggle\r\n0 0 Π 0 1 Memori\r\n0 1 Π 0 1 Memori\r\n0 0 Π 0 1 Memori\r\n1 0 Π 1 0 Toggle\r\n\r\n12\r\n\r\n1 1 Π 1 0 Memori\r\n1 0 Π 1 0 Memori\r\n0 1 Π 0 1 Toggle\r\n0 0 Π 0 1 Memori\r\n\r\nBerdasarkan data yang telah didapatkan, diketahui bahwa saat J dan K bernilai 0\r\nmaka, kondisinya memori atau mengambil output sebelumnya. Sedangkan jika J\r\ndan K sama-sama bernilai 1 maka, kondisinya Toggle dari clock 1 hingga clock\r\nterakhir dan jika J dan K berlainan nilainya maka, kondisi pada clock pertama\r\nadalah Toggle lalu clock berikutnya akan memunculkan output yang sama pada\r\nsaat clock pertama atau kondisi Memori dan pada saat J dan K bernilai sama-sama\r\n1 ataupun 0, tidak menghasilkan kondisi terlarang.\r\nPada percobaan D Flip-Flop didapatkan data sebagai berikut:\r\nTabel 3.4 D Flip Flop\r\n\r\nS R I/O C1 Q ̅\r\n1 0 X X 0 1\r\n0 1 X X 1 0\r\n1 1 1 Π 1 0\r\n1 1 1 Π 1 0\r\n1 1 0 Π 0 1\r\n1 1 0 Π 0 1\r\n1 1 1 Π 1 0\r\n1 1 0 Π 0 1\r\nBerdasarkan data yang telah didapatkan, diketahui bahwa ketika S = 1 dan R = 0\r\nmaka, didapatkan Q = 0 dan ̅ = 1 dan sebaliknya ketika S = 0 dan R = 1 maka,\r\n\r\ndidapatkan output Q = 1 dan ̅ = 0, pada 2 kasus ini bisa dilihat bahwa D Flip-\r\nFlop menghasilkan output yang terbalik dari RS Flip Flop. Hal itu dikarenakan\r\n\r\npada input resetnya diberi suatu inverter sehingga nilainya terbalik meski I/O dan\r\n\r\n13\r\n\r\nclocknya diabaikan. Pada saat S, R dan I/O bernilai 1 serta diberikan clock\r\ndidapatkan output Q = 1 dan ̅ = 0, dan pada saat S dan R bernilai 1, dan I/O\r\nbernilai 0 serta diberikan clock didapatkan output Q = 0 dan ̅ = 1. Dari kedua\r\nkasus tersebut didapatkan hasil seperti itu karena input resetny a di-invers-kan dan\r\nkemudian di-clock-an rangkaian tersebut sehingga, pada saat S dan R bernilai 1\r\ndan R-nya di-invers-kan maka, R menjadi 0 lalu inputnya berubah menjadi S = 1\r\ndan R = 0 dan kemudian di-clock-an sehingga S = 0 dan R = 1 dan didapatkan\r\nhasil outputnya Q = 0 dan ̅ = 1 dan sebaliknya.\r\nPada percobaan T Flip-Flop didapatkan hasil sebagai berikut:\r\nTabel 3.5 T Flip Flop\r\n\r\nC1 Q ̅\r\nΠ 0 1\r\nΠ 1 0\r\nΠ 0 1\r\nΠ 1 0\r\n\r\nBerdasarkan data yang telah didapatkan diketahui bahwa S = 1 dan R = 1, pada\r\nclock pertama menghasilkan output Q = 0 dan ̅ = 1 karena T flip-flop ini\r\ndibentuk dengan D Flip Flop maka, input resetnya akan di-invers-kan oleh\r\ninverter menjadi S = 1 dan R = 0 kemudian rangkaian TFF di-clock-an sehingga\r\noutput yang didapatkan menjadi Q = 0 dan ̅ = 1 dan pada clock seterusnya akan\r\ndibalik-balik hasil outputnya seperti yang bisa kita lihat pada tabel 3.5 T Flip\r\nFlop.\r\nPerhitungan periode sinyal:\r\n\r\nDengan resistor 10kΩ didapatkan periode sinyal sebesar 0,023s.\r\nResistor 100kΩ:\r\nPerhitungan periode sinyal:\r\n\r\n14\r\n\r\nDengan resistor 100kΩ didapatkan periode sinyal sebesar 0,166s.\r\nDari kedua perhitungan tersebut diketahui bahwa T pada resistor 10kΩ sebesar\r\n0,023s dan pada resistor 100kΩ sebesar 0,166s. Bisa dilihat bahwa pada resistor\r\n10kΩ lebih cepat periodenya dibanding resistor 100kΩ.\r\nPada percobaan Multivibrator Bistabil didapatkan data sebagai berikut:\r\n\r\nTabel 3.6 Multivibrator Bistabil\r\n\r\nC1 Q ̅\r\nΠ 0 1\r\nΠ 1 0\r\nΠ 0 1\r\nΠ 1 0\r\n\r\nBerdasarkan data yang telah didapatkan, diketahui bahwa akan tetap pada kondisi\r\ntersebut hingga pulsa trigger untuk berubah atau catu daya dilepas.\r\n\r\n15\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nAdapun hal-hal yang penulis simpulkan dari praktikum percobaan ini antara\r\nlain sebagai berikut:\r\n1.) Jenis-jenis flip-flop\r\na. RS FLIP FLOP\r\nRangkaian flip-flop yang mempunyai 2 jalan keluar Q dan ̅ dan\r\nmemiliki 2 masukan, yaitu Reset dan Set.\r\nb. CRS FLIP FLOP\r\nRangkaian flip-flop yang dilengkapi dengan sebuah terminal pulsa\r\nclock. Pulsa clock ini berfungsi mengatur keadaan set dan reset.\r\nc. D FLIP FLOP\r\nD Flip-Flop adalah RS Flip-Flop yang ditambah dengan suatu\r\ninverter pada reset inputnya.\r\nd. T FLIP FLOP\r\nToogle Flip-Flop dapat dibentuk dari modifikasi Clocked RSFF,\r\nDFF maupun JKFF. TFF mempunyai 2 buah terminal output Q dan ̅.\r\nTFF banyak digunakan pada rangkaian counter, frekuensi deviden, dan\r\nsebagainya.\r\ne. JK FLIP FLOP\r\nJK Flip-flop adalah flip-flop yang terdiri dari 2 buah flip-flop, yaitu\r\nMaster FF dan Slave FF. Master Slave FF ini mempunyai 3 buah\r\nterminal input, yaitu J, K dan Clock.\r\n2.) Jenis-jenis Multivibrator\r\na. Monostabil\r\nMempunyai 1 (satu) keadaan satbil.\r\nb. Bistabil\r\nMempuyai 2 (dua) keadaan stabil.\r\nc. Astabil\r\nKeadaannya selalu berubah-ubah atau biasa disebut osilator.', 'CHANDRA DWI JULIO', 'UNIT 1'),
(427, '3332210069', 'Dari hasil percobaan dengan keluaran gelombang pada tabel atas, tampilan\r\n\r\ngelombang pada keduanya memiliki bentuk gelombang yang berbeda dan berubah-\r\nubah. Hal ini membuktikan bahwa multivubrator astabil selalu menghasilkan\r\n\r\noutput dengan bentuk gelombang yang berubah. Pada gambar 3.1, multivibrator\r\nastabil disambungkan dengan resistor 1K Ohm, sehingga gelombang yang\r\ndihasilkan memiliki bentuk persegi yang bergerigi. Sedangkan pada gambar 3.2,\r\nmultivibrator astabil disambungkan dengan resistor 10K Ohm, sehingga\r\ngelombang yang dihasilkan memiliki bentuk persegi panjang yang patah.\r\n\r\n11\r\n\r\n3.2.2 Multivibrator Astabil\r\n\r\nTabel 3.1. Multivibrator Bistabil\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nBerdasarkan tabel 3.1, multivibrator bistabil yang memiliki dua buah gerbang\r\ninputan J dan K yang bernilai 1 dan 1 dan juga clock didapat bahwa, clock pertama\r\nmemiliki nilai output Q dan Q’ sama dengan 0 dan 1. clock kedua memiliki nilai\r\noutput Q dan Q’ sama dengan 1 dan 0. clock ketiga memiliki nilai output Q dan\r\nQ’ sama dengan 0 dan 1. clock keempat memiliki nilai output Q dan Q’ sama\r\ndengan 0 dan 1.\r\nDari data tersebut dapat diketahui bahwa, dengan inputan J dan K sama\r\ndengan 1 dan 1 yang harusnya berada di kondisi toogle. Dengan menggunakan\r\nclock dapat mengubah kondisi tersebut dan mendapatkan nilai output Q dan Q’\r\nnya tetap. Walaupun setiap ganti clock nilai output Q dan Q’ nya berbeda-beda,\r\ntapi setidaknya bisa terbebas dari kondisi toogle.\r\n\r\n3.2.3 RS Flip-Flop dengan Gerbang NAND\r\n\r\nTabel 3.2. RS Flip-Flop dengan Gerbang NAND\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 0 1\r\n1 0 0 1\r\n\r\nBerdasarkan tabel 3.1 RS flip flop dengan gerbang NAND yang memiliki dua\r\nbuah gerbang inputan R dan S didapat bahwa , jika nilai inputan R dan S sama\r\n\r\n12\r\ndengan 0 dan 1 maka nilai output Q dan Q’ sama dengan 1 dan 0. Jika nilai inputan\r\nR dan S sama dengan 0 dan 0 maka nilai output Q dan Q’ sama dengan 1 dan 1.\r\njika nilai inputan R dan S sama dengan 1 dan 1 maka nilai output Q dan Q’ sama\r\ndengan 1 dan 1. jika nilai inputan R dan S sama dengan 1 dan 0 maka nilai output\r\nQ dan Q’ sama dengan 0 dan 1\r\nPada saat output Q bernilai 1 dan Q’ bernilai 0 maka RS flip flop akan\r\nmengalami kondisi set. Dan saat output Q bernilai 0 dan Q’ bernilai 1 maka RS flip\r\nflop akan mengalami kondisi reset. Jika kondisinya set maka RS flip flop akan\r\nmulai berhitung atau bekerja sesuai programnya, dan jika kondisinya reset maka\r\nRS flip flop akan mengulangi hitungannya dari 0 lagi atau mengulangi programnya\r\nlagi. Pada saat output Q bernilai 0 dan Q’ bernilai 0 maka RS flip flop akan\r\nmengalami kondisi memory. Kondisi memory adalah kondisi dimana Q tidak\r\nberubah dan RS flip flop akan menggunakan inputan sebelumnya, hitungannya dari\r\n0 lagi atau mengulangi programnya lagi. Pada saat output Q bernilai 1 dan Q’\r\nbernilai 1 maka RS flip flop akan mengalami kondisi terlarang.\r\n\r\n3.2.4 RS Flip-Flop dengan Gerbang NOR\r\n\r\nTabel 3.3. RS Flip-Flop dengan Gerbang NOR\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 0\r\n1 1 0 0\r\n1 0 0 1\r\nBerdasarkan tabel 3.3 RS flip flop dengan gerbang NOR yang\r\nmemiliki dua buah gerbang inputan R dan S didapat bahwa , jika nilai inputan\r\nR dan S sama dengan 0 dan 1 maka nilai output Q dan Q’ sama dengan 0 dan\r\n1. jika nilai inputan R dan S sama dengan 0 dan 0 maka nilai output Q dan Q’\r\nsama dengan 1 dan 1. jika nilai inputan R dan S sama dengan 1 dan 1 maka\r\nnilai output Q dan Q’ sama dengan 1 dan 1. jika nilai inputan R dan S sama\r\ndengan 1 dan 0 maka nilai output Q dan Q’ sama dengan 1 dan 0.\r\n\r\n13\r\nSama saja seperti gerbang NAND pada saat output Q bernilai 1 dan Q’\r\nbernilai 0 maka RS flip flop akan mengalami kondisi set. Dan saat output Q\r\nbernilai 0 dan Q’ bernilai 1 maka RS flip flop akan mengalami kondisi reset.\r\nJika kondisinya set maka RS flip flop akan mulai berhitung atau bekerja sesuai\r\nprogramnya, dan jika kondisinya reset maka RS flip flop akan mengulangi\r\nhitungannya dari 0 lagi atau mengulangi programnya lagi. Pada saat output Q\r\nbernilai 1 dan Q’ bernilai 1 maka RS flip flop akan mengalami kondisi\r\nmemory. Kondisi memory adalah kondisi dimana Q tidak berubah dan RS flip\r\nflop akan menggunakan inputan sebelumnya. hitungannya dari 0 lagi atau\r\nmengulangi programnya lagi. Pada saat output Q bernilai 0 dan Q’ bernilai 0\r\nmaka RS flip flop akan mengalami kondisi terlarang. Kondisi ini tidak boleh\r\nterjadi, karena RS flip flop tidak dapat memproses data pada inputan.\r\n\r\n3.2.5 JK Master Slave Flip-Flop\r\n\r\nTabel 3.4. JK Master Slave Flip-Flop\r\n\r\nJ K C1 Q Q̅’ Kondisi\r\n1 0 1 0 Nilai output 1 pada Q\r\n1 1 0 1 Nilai output 1 pada\r\nQ’\r\n1 0 1 0 Nilai output 1 pada Q\r\n0 0 1 0 Nilai output 1 pada Q\r\n0 1 0 1 Nilai output 1 pada\r\nQ’\r\n0 0 0 1 Nilai output 1 pada\r\nQ’\r\n1 0 1 0 Nilai output 1 pada Q\r\n1 1 0 1 Nilai output 1 pada\r\nQ’\r\n1 0 1 0 Nilai output 1 pada Q\r\n\r\n14\r\n0 0 0 1 Nilai output 1 pada Q\r\n0 1 0 1 Nilai output 1 pada\r\nQ’\r\n\r\nBerdasarkan tabel 3.4 JK master slave flip flop yang memiliki tiga buah\r\ngerbang inputan J, K dan CL. Jika nilai inputan J dan K sama dengan 1 dan 1\r\nmaka nilai output Q dan Q’ sama dengan 0 dan 1. Jika nilai inputan J dan K\r\nsama dengan 1 dan 0 maka nilai output Q dan Q’ sama dengan 1 dan 0. Jika\r\nnilai inputan J dan K sama dengan 0 dan 1 maka nilai output Q dan Q’ sama\r\ndengan 0 dan 1. jika nilai inputan J dan K sama dengan 0 dan 0 maka nilai\r\noutput Q dan Q’ sama dengan 01. Pada saat output Q bernilai 0 dan Q’ bernilai\r\n0 maka JK master slave flip flop akan mengalami kondisi memory. Kondisi\r\nmemory adalah kondisi dimana Q tidak berubah dan JK master flip flop akan\r\nmenggunakan inputan sebelumnya, hitungannya dari 0 lagi atau mengulangi\r\nprogramnya lagi. Pada saat output Q bernilai 1 dan Q’ bernilai 1 maka JK\r\nmaster slave flip flop akan mengalami kondisi toogle. Kondisi toogle adalah\r\nkondisi dimana JK master flip flop mempunyai 2 kondisi output.\r\n\r\n3.2.6 D Flip-Flop\r\n\r\nTabel 3.5. D Flip-Flop\r\n\r\nS R I/O C1 Q Q̅’\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\nBerdasarkan tabel 3.5 D flip flop yang memiliki dua buah gerbang\r\ninputan S dan R dan juga I/O didapat bahwa , jika nilai inputan S dan R sama\r\n\r\n15\r\ndengan 1 dan 0 dengan I/O diabaikan maka nilai output Q dan Q’ sama dengan\r\n0 dan 1. Jika nilai inputan S dan R sama dengan 1 dan 0 dengan I/O diabaikan\r\nmaka nilai output Q dan Q’ sama dengan 1 dan 0. Jika nilai inputan S dan R\r\nsama dengan 1 dan 1 dengan nilai I/O sama dengan 1 dan clock pertama maka\r\nnilai output Q dan Q’ sama dengan 1 dan 0. Jika nilai inputan S dan R sama\r\ndengan 1 dan 1 dengan nilai I/O sama dengan 1 dan clock kedua maka nilai\r\noutput Q dan Q’ sama dengan 1 dan 0. Jika nilai inputan S dan R sama dengan\r\n1 dan 1 dengan nilai I/O sama dengan 0 dan clock pertama maka nilai output\r\nQ dan Q’ sama dengan 0 dan 1. Jika nilai inputan S dan R sama dengan 1 dan\r\n1 dengan nilai I/O sama dengan 0 dan clock kedua maka nilai output Q dan Q’\r\nsama dengan 0 dan 1. jika nilai inputan S dan R sama dengan 1 dan 1 dengan\r\nnilai I/O sama dengan 1 dan clock pertama maka nilai output Q dan Q’ sama\r\ndengan 1 dan 0. jika nilai inputan S dan R sama dengan 1 dan 1 dengan nilai\r\nI/O sama dengan 0 dan clock kedua maka nilai output Q dan Q’ sama dengan\r\n0 dan 1. Hal ini membuktikan bahwa I/O mempengaruhi nilai output Q dan Q’.\r\nDan clock tidak terlalu berpengaruh dalam perubahan nilai output Q dan Q’.\r\nBisa dilihat dari data S dan R sama dengan 1 dan 1 dengan I/O sama dengan 1\r\nmaka nilai Q dan Q’ sama dengan 1 dan 0, setelah diberi clock sekalipun\r\nnilainya tidak berubah.\r\n\r\n3.2.7 T Flip-Flop\r\n\r\nTabel 3.6. T Flip-Flop\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nBerdasarkan tabel 3.6 T flip flop yang memiliki dua buah gerbang\r\ninputan S dan R yang bernilai 1 dan 1 dan juga clock didapat bahwa, clock\r\n\r\n16\r\npertama memiliki nilai output Q dan Q’ sama dengan 0 dan 1. clock kedua\r\nmemiliki nilai output Q dan Q’ sama dengan 1 dan 0. clock ketiga memiliki\r\nnilai output Q dan Q’ sama dengan 0 dan 1. clock keempat memiliki nilai\r\noutput Q dan Q’ sama dengan 0 dan 1. Inputan S dan R sama dengan 1 dan 1\r\nyang harusnya berada di kondisi terlarang. Tetapi dengan menggunakan\r\nclock, dapat mengubah kondisi tersebut dan mendapatkan nilai output Q dan\r\nQ’ nya. Walaupun setiap ganti clock nilai output Q dan Q’ nya berbeda-beda,\r\ntapi setidaknya bisa terbebas dari kondisi terlarang.\r\n\r\n17\r\n\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nBerdasarkan hasil dari percobaan pada praktikum yang telah dilakukan,\r\nmengenai “Flip Flop”, dapat disimpulkan bahwa:\r\n1. Flip-Flop merupakan rangkaian logika yang menghasilkan nilai outputnya\r\nbergantung dari situasi pada proses inputnya, sehingga rangkaian logika\r\ntersebut bersifat sekuensial.\r\n2. Berdasarkan dari jenis Flip-Flop, masing-masing memiliki kegunaannya\r\nsendiri. RS Flip-Flop memiliki fungsi untuk menentukan kondisi set dan reset,\r\nJK Flip-Flop memiliki fungsi untuk menentukan kondisi toogle, D Flip-Flop\r\nmerupakan modifikasi RS Flip-Flop yang di NOT kan, dan T Flip-Flop\r\nmerupakan Flip-Flop yang meenggunakan toogle sebagai trigger dan berfungsi\r\nuntuk menentukan nilai toogle.\r\n3. Multivibrator astabil memiliki nilai output yang selalu berubah-ubah,\r\nmultivibrator bistabil memiliki 2 buah output yang disebut sebagai Flip-Flop.', 'MUHAMMAD ALIEF PRATAMA', 'UNIT 1'),
(428, '3332210033', 'Multivibrator adalah perangkat atau rangkaian elektronik yang\r\nmenghasilkan gelombang non-sinusoidal seperti gelombang persegi,\r\ngelombang persegi panjang dan gelombang gergaji. Multivibrator astabil\r\nadalah jenis multivibrator yang tidak memiliki status stabil atau disebut juga\r\nkuasi stabil, karena beralih terus menerus diantara dua kondisi setelah\r\n\r\n17\r\n\r\njangka waktu tertentu yang ditentukan oleh konstanta waktu RC. Pada\r\nmultivibrator astabil gelombang yang dihasilkan memiliki panjang yang\r\nberbeda antara satu gelombang dengan yang lainya dan antara lembah dan\r\nbukitnya. Periode waktu masing-masing level tegangan keluaranya\r\nditentukan oleh komponen-komponen penyusun rangkaian tersebut.\r\nPada percobaan ini digunakan resistor 1K Ω dan 10K Ω. Pada\r\npercobaan ini didapatkan amplitudo dan periode sinyal sebagai berikut:\r\na. 1K Ω\r\nDiketahui:\r\nt\r\nDIV = 20ms = 0.02 s\r\nP gelombang = 1.5 kotak\r\nH gelombang = 1.7 kotak\r\nn = 16\r\nt = 1.5 × 0.02 = 0.03s\r\nDidapat:\r\nperiode =\r\nt\r\nn\r\n=\r\n0.03\r\n16 = 0.001875s\r\nAmplitudo = 1.7 × 2 = 3.4 volt\r\n\r\nb. 10K Ω\r\nDiketahui:\r\nt\r\nDIV = 20ms = 0.02s\r\nP gelombang = 11 kotak\r\nH gelombang = 1.8 kotak\r\nn = 1.7\r\nt = 11 × 0.02 = 0.22s\r\nDidapat\r\nperiode =\r\nt\r\nn\r\n=\r\n0.22\r\n1.7\r\n= 0.1294117647058s\r\n\r\nAmplitudo = 1.8 × 2 = 3.6 volt\r\n\r\n18\r\n\r\nPada percobaan ini didapatkan bahwa semakin besar nilai hambatan maka\r\nsemakin panjang 1 gelombang. Pada multivibrator astabil panjang antara lembah\r\ndan gunung dalam 1 gelombang berbeda.\r\n\r\n3.1.2 Multivibrator Bistabil\r\n\r\nTabel 3. 1 hasil percobaan multivibrator bistabil\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nMultivibrator bistabil adalah jenis multivibrator yang outputnya\r\nterdiri dari dua keadaan stabil. Multivibrator bistabil akan beralih dari suatu\r\nkeadaan stabil ke keadaan yang lainya ketika pulsa pemicu yang sesuai\r\nditerapkan. Dalam multivibrator ini suatu keadaan stabil dapat\r\ndipertahankan hingga sampai diberikannya pulsa atau sinyal pemicu (C1).\r\nMultivibrator bistabil juga dikenal dengan flip-flop (T flip-flop) karena akan\r\nberubah ke suatu kondisi (flip) ketika diberikan sinyal pemicu dan\r\nkemudian akan kembali ke kondisi awalnya (flop) jika diberikan sinyal\r\npemicu lainya. Kondisi multivibrator bistabil akan tetap stabil dan tidak\r\nakan berubah hingga menerima sinyal pemicu lainya.\r\n\r\n3.1.3 RS Flip-Flop Dengan Gerbang NAND\r\nTabel 3. 2 hasil percobaan RS flip-flop dengan gerbang NAND\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 0 1\r\n1 0 0 1\r\n\r\n19\r\n\r\nRS flip-flop atau reset-set flip-flop adalah rangkaian memori dasar\r\nyang mempunyai 2 input R dan S dan memiliki 2 output yang berlawanan\r\nyaitu Q dan Q’. Operasi logika dari RS flip-flop NAND gate dapat\r\ndinyatakan seperti berikut ini output dari RS flip-flop yang dibangun dengan\r\ngerbang NAND akan berlogika 1 atau nilai Q = 1 dan Q’ = 0 bila masukkan\r\nS = 1 dan masukkan R = 0. Jika masukan S = 0 dan R = 1 maka output yang\r\ndihasilkan adalah Q = 0 dan Q aksen = 1. Apabila S = 0 dan R = 0 maka\r\noutput dapat berada dalam Kondisi Terlarang dan hasil keluarannya adalah\r\nQ = 1 dan Q aksen = 1. Sedangkan bila S = 1 dan R = 1 maka keadaan\r\noutputnya akan sama dengan nilai output terakhir atau keadaan sebelumnya\r\natau memori Keadaan Inilah yang disebut memori dari flip-flop atau latch.\r\n\r\n3.1.4 RS Flip-Flop dengan Gerbang NOR\r\nTabel 3. 3 hasil percobaan RS flip-flop dengan gerbang NOR\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 0\r\n1 1 0 0\r\n1 0 0 1\r\n\r\nRS flip-flop atau reset-set flip-flop adalah rangkaian memori dasar\r\nyang mempunyai 2 input R dan S dan memiliki 2 output yang berlawanan\r\nyaitu Q dan Q’. RS flip-flop yang dibangun dengan gerbang NOR akan\r\nmemperoleh keadaan operasi logika output yang berbeda dari RS flip-flop\r\nyang dibangun dengan gerbang NAND Output dari RS flip-flop yang\r\ndibangun dengan gerbang NOR akan menghasilkan output Q = 1 dan Q’ =\r\n0 apabila input R = 0 dan S = 1. RS flip-flop yang dibangun dengan gerbang\r\nNOR akan menghasilkan output 0 pada Q dan 1 pada Q’ jika input R = 1\r\ndan S = 0. saat input R dan S = 1 maka akan memasuki kondisi Forbidden\r\natau terlarang yang akan menghasilkan output Q = 0 dan Q’ = 0 dan jika S\r\n= 0 dan R = 0 maka output akan sama dengan keadaan sebelumnya atau\r\nmemori atau memasuki kondisi latch.\r\n\r\n20\r\n\r\nDari kedua percobaan di atas, dapat diambil kesimpulan sebagai\r\nberikut.\r\n1. Kondisi terlarang untuk RS Flip-Flop gerbang NAND adalah R\r\n=0 S = 0\r\n2. Kondisi terlarang untuk RS Flip-Flop gerbang NOR adalah R =\r\n1 S = 1\r\n3. Kondisi latch untuk RS Flip-Flop gerbang NAND adalah R = 1\r\nS = 1\r\n4. Kondisi latch untuk RS Flip-Flop gerbang NOR adalah R = 0 S\r\n= 0\r\n5. Kondisi Q dan Q ̅ selalu berlawanan.\r\n\r\n3.1.5 JK Master Slave Flip-Flop\r\n\r\nTabel 3. 4 hasil percobaan JK master salve flip-flop\r\nJ K C1 Q Q̅ Kondisi\r\n1 0 1 0 No Change\r\n1 1 0 1 toggle\r\n1 0 1 0 No Change\r\n0 0 1 0 Latch\r\n0 1 0 1 No Change\r\n0 0 0 1 Latch\r\n1 0 1 0 No Change\r\n1 1 0 1 toggle\r\n1 0 1 0 No Change\r\n0 0 1 0 Latch\r\n0 1 0 1 No Change\r\n\r\nJK Master slave flip-flop memiliki 2 input yaitu J&K yang\r\nmengontrol keadaan output dengan cara yang sama seperti S&R dari RS\r\nflip-flop JK Master slave flip-flop menghilangkan kondisi forbidden dari\r\nRS flip-flop. JK Master slave Flip-flop memiliki dua output yaitu Q dan Q’\r\nsaat input J = 1 dan K = 0 maka akan masuk ke kondisi No Change yang\r\n\r\n21\r\n\r\nmenghasilkan output Q = 1 dan Q’ = 0 atau sama dengan Input masukan\r\nnya. saat J dan K bernilai 1 maka akan masuk ke kondisi Toggle yang\r\nmenghasilkan output kebalikan dari output sebelumnya jika inputan y = 0\r\ndan x = 0 maka akan masuk ke kondisi latch atau memori yang\r\nmenghasilkan output sama dengan output sebelumnya.\r\n\r\n3.1.6 D flip-flop\r\n\r\nTabel 3. 5 hasil percobaan D flip-flop\r\n\r\nS R I/O C1 Q Q̅\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n\r\nD flip flop atau data flip-flop merupakan salah satu variasi rangkaian\r\ndari RS flip-flop. D flip-flop memiliki 3 input yaitu S, R dan I/O atau D.\r\nDari ketiga input tersebut input I/O atau D merupakan yang berpengaruh\r\nterhadap output dari rangkaian D flip flop. Saat input S = 1 dan R = 0\r\nsedangkan I/O tidak ada maka keluarannya adalah Q = 0 dan Q’ = 1\r\nsedangkan saat S = 0 dan R = 1 dengan I/O tidak ada input maka\r\nkeluarannya adalah Q = 1 dan Q’ = 0. Namun saat S dan R bernilai 1 dan\r\nI/O atau D memiliki input maka keluaran Q adalah D atau D = Q.\r\n\r\n3.1.7 T flip-flop\r\n\r\nTabel 3. 6 hasil percobaan T flip-flop\r\nC1 Q Q̅\r\n0 1\r\n\r\n22\r\n\r\n1 0\r\n0 1\r\n1 0\r\n\r\nT flip-flop merupakan rangkaian flip-flop yang telah dibuat dengan\r\nmenggunakan flip-flop JK yang kedua input- nya dihubungkan menjadi satu\r\nmaka akan diperoleh flip-flop yang memiliki watak membalik output\r\nsebelumnya jika input-nya tinggi dan output-nya akan tetap Jika input-ya\r\nrendah. Setiap diberi pulsa maka flip-flop akan menghasilkan kebalikan dari\r\noutput sebelumnya.\r\n\r\n23\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nBerdasarkan pada praktikum yang telah dilakukan mengenai Flip-Flop\r\ndidapatkan kesimpulan sebagai berikut.\r\n1. Flip-flop memiliki beberapa jenis diantaranya SR flip-flop, D flip-flop,\r\nT flip-flop dan JK flip-flop.\r\n2. Jk flip-flop sama sekali tidak mempunyai kondisi terlarang, D flip-flop\r\nmemiliki keluaran yang dipengaruhi oleh nilai D, T flip-flop memiliki\r\nkeluaran yang merupakan kebalikan dari keluaran sebelumnya,\r\nsedangkan SR flip-flop memiliki 2 masukan yaitu S dan R.\r\n3. Multivibrator terdapat 3 jenis yaitu, multivibrator astabil, multivibrator\r\nbistabil dan multivibrator monostabil.', 'ANGGA YULI LENGGONO', 'UNIT 1'),
(429, '3332210003', 'Berikut adalah hasil yang didapat dari percobaan:\r\nMultivibrator pertama dengan menggunakan 1K Ohm menghasilkan\r\ngelombang sebagai berikut:\r\n\r\n16\r\n\r\nGambar 3. 1 Multivibrator Astabil 1K Ohm\r\n\r\nLalu yang kedua menggunakan 10K Ohm dan menghasilkan gelombang\r\nsebagai berikut:\r\n\r\nGambar 3. 2 Multivibrator Astabil 10K Ohm\r\nBesar Amplitudo dari kedua gelombang tersebut adalah\r\nA = 2 x 0,2 x 1 = 0,4 Volt\r\nPerioda sinyalnya adalah\r\nT = 2 x 20ms = 40 → 0,02s\r\nKetika menggunakan 1K Ohm, gelombang yang tertampil yaitu\r\ngelombang persegi dengan interval yang teratur sedangkan ketika\r\nmenggunakan 10K Ohm, gelombang yang tertampil yaitu gelombang\r\nkotak dan memiliki interval naik turun yang tidak teratur.\r\n\r\n17\r\n3.2.2 Multivibrator Bistabil\r\nBerikut adalah hasil yang didapat dari percobaan dan ditulis dalam tabel\r\nkebenaran:\r\n\r\nTabel 3. 1 Percobaan Multivibrator Bistabil\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nSeperti namanya multivibrator bistabil ini merupakan multivibrator yang\r\nstabil, namun ketika pemicunya ditekan (clock) maka keluaran Q maupun\r\nQ’ akan berubah dan keluarannya berkebalikan dari keluaran sebelumnya.\r\n3.2.3 RS Flip Flop Gerbang NAND\r\nBerikut adalah hasil yang didapat dari percobaan dan ditulis dalam tabel\r\nkebenaran:\r\n\r\nTabel 3. 2 RS Flip Flop NAND\r\n\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 0 1\r\n1 0 0 1\r\nBerikut merupakan rangkaian NAND yang menggunakan R berlogika 0\r\ndan S berlogika 1 menghasilkan keluaran Q 1 dan Q’ 0 sudah dibuktikan\r\nmenggunakan proteus dan sesuai tabel kebenaran. Jika masukan S 1 dan\r\nR 0 maka akan mengalami kondisi set sehingga keluaran Q 1 dan Q’\r\nakan 0\r\n\r\n18\r\n\r\nGambar 3. 3 Rangkaian RS Gerbang NAND\r\n3.2.4 RS Flip Flop Gerbang NOR\r\nBerikut adalah hasil yang didapat dari percobaan dan ditulis dalam tabel\r\nkebenaran:\r\n\r\nTabel 3. 3 RS Flip Flop NOR\r\n\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 0 1\r\n1 0 0 1\r\nBerikut merupakan rangkaian NOR yang menggunakan R berlogika 1\r\ndan S berlogika 0 menghasilkan keluaran Q 0 dan Q’ 1 sudah dibuktikan\r\nmenggunakan proteus dan sesuai tabel kebenaran. Jika masukan R 1 dan\r\nS 0 maka akan mengalami kondisi set sehingga keluaran Q 0 dan Q’ akan\r\n1\r\n\r\nGambar 3. 4 Rangkaian RS Gerbang NOR\r\n\r\n19\r\n\r\nDari kedua percobaan RS Flip Flop di atas diambil kesimpulan bahwa\r\n1. Kondiri terlarang untuk RS Flip-Flop gerbang NAND adalah R= 1 S= 1\r\n2. Kondiri terlarang untuk RS Flip-Flop gerbang NOR adalah R= 1 S= 1\r\n3. Kondiri latch untuk RS Flip-Flop gerbang NAND adalah R= 1 S= 0\r\n4. Kondiri latch untuk RS Flip-Flop gerbang NOR adalah R= 0 S= 1\r\n3.2.5 JK Master Slave Flip-Flop\r\nBerikut adalah hasil yang didapat dari percobaan dan ditulis dalam tabel\r\nkebenaran:\r\n\r\nTabel 3. 4 JKFF Master Slave\r\n\r\nJ K C1 Q Q̅ Kondisi\r\n1 0 1 0 Set\r\n1 1 0 1 Toggle\r\n1 0 1 0 Set\r\n0 0 1 0 Memori\r\n0 1 0 1 Reset\r\n0 0 1 0 Memori\r\n1 0 1 0 Set\r\n1 1 0 1 Toggle\r\n1 0 1 0 Set\r\n0 0 1 0 Memori\r\n0 1 0 1 Reset\r\n\r\n20\r\n\r\nGambar 3. 5 Rangkaian JKFF Master Slave\r\na. Ketika masukan S 0 dan R 0 maka keluaran Q dan Q’ akan\r\nmengikuti keluaran sebelumnya yang disebut kondisi memori\r\nb. Ketika masukan S 0 dan R 1 maka akan mengalami kondisi\r\nreset sehingga keluaran Q 0 dan Q’ akan 1\r\nc. Ketika masukan S 1 dan R 0 maka akan mengalami kondisi set\r\nsehingga keluaran Q 1 Q’ 0\r\nd. Ketika S 1 dan R 1 akan mengalami kondisi toggle, apa itu\r\ntoggle? Ketika Q dan Q’ berkedip tidak stabil antara 1 0 dan 0 1\r\n\r\nGambar 3. 6 Rangkaian JKFF Master Slave pada kondisi Toggle\r\n3.2.6 D Flip Flop\r\nBerikut adalah hasil yang didapat dari percobaan dan ditulis dalam tabel\r\nkebenaran:\r\n\r\nTabel 3. 5 D Flip Flop\r\n\r\nS R I/O C1 Q Q̅\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n\r\n21\r\n\r\n1 1 0 0 1\r\n\r\nGambar 3. 7 Rangkaian D Flip Flop dengan Clock Otomatis\r\na. Jika masukannya 1 maka keluaran Q akan 1 karena dalam kondisi set dan\r\nQ’ akan 0\r\nb. Jika masukannya 0 maka keluaran Q akan 0 karena dalam kondisi reset\r\ndan Q’ akan 1\r\nNamun jika menggunakan clock manual dan clocknya 0 maka berapapun\r\nmasukannya akan keluar dengan kondisi keluaran Q yang terakhir seperti di\r\nbawah ini (berlaku untuk semua rangkaian yang menggunakan clock)\r\n\r\nGambar 3. 8 Rangkaian D Flip Flop tanpa Clock Otomatis\r\n\r\n3.2.7 T Flip Flop\r\nBerikut adalah hasil yang didapat dari percobaan dan ditulis dalam tabel\r\nkebenaran:\r\n\r\nTabel 3. 6 T Flip Flop\r\n\r\n22\r\n\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\nMenurut rangkaian berikut, T Flip Flop menggunakan rangkaian JKFF dan\r\ndengan menggabungkan kedua masukannya menjadi satu tak lupa menambah\r\ngerbang not digabungan tersebut, T Flip Flop ini berguna untuk melengkapi\r\nToggle pada T Flip Flop ini keluarannya berupa membalik keluaran sebelumnya\r\njadi jika pada masukan pertama keluarannya Q 1 dan Q’ 0 maka pada masukan\r\nselanjutnya memiliki keluaran Q 0 dan Q’ 1.\r\n\r\nGambar 3. 9 Rangkaian T Flip Flop\r\n\r\n23\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nSetelah melakukan percobaan tentang Flip-Flop, didapat kesimpulan\r\nsebagai berikut:\r\n1. Flip-Flop memiliki beberapa jenis yaitu SR Flip-Flop, JK Flip-Flop\r\nD Flip-Flop, dan T Flip-Flop\r\n2. SR Flip-Flop atau Set dan Reset memliki dua inputan Set yaitu\r\nmemulai alur untuk menjalankan tugas dan reset untuk mengembalikan\r\nfungsi normal, JK Flip-Flop adalah perbaikan dari hasil SR Flip-Flop\r\ndengan menambahkan clock sehingga memiliki 3 inputan, D Flip-Flop\r\nmerupakan hasil modifikasi SR yang ditambah dengan NOT dan posisi\r\nR pada SR diganti clock di D FF ini, T Flip-Flop yang hanya memiliki\r\nsatu input bisa juga dari rangkaian JKFF yang disatukan J dan K nya\r\nlalu diganti T dan bisa juga clock diganti dan ditambah NOT.\r\n3. Multivibrator yang dibahas dalam percobaan di sini ada dua yaitu\r\nmultivibrator astabil dan bistabil. Multivibrator astabil adalah\r\nmultivibrator yang keluarannya berubah-ubah atau tidak stabil,\r\nsedangkan untuk multivibrator bistabil adalah multivibrator yang\r\nkeluarannya stabil dan tidak akan berubah sampai menerima pemicu\r\natau trigger selanjutnya. Rangkaian multivibrator terdiri dari penguat\r\naktif yang digabungkan dengan komponen pasif (resistor dan\r\nkapasitor). Cara kerjanya menggunakan model pengisian dan\r\npengosongan kapasitor berulang-ulang.', 'YASMIN MAULIDA ARRAUFU', 'UNIT 1'),
(430, '3332210035', 'Multivibrator merupakan salah satu komponen elektronika digital\r\nyang berfungsi untuk membangkitkan pulsa. Multivibrator dibagi menjadi\r\ndua macam yaitu multivibrator astabil dan multivibrator bistabil.\r\nMultivibrator astabil merupakan jenis multivibrator yang tidak\r\nmemiliki status stabil atau keadaanya tidak stabil selalu berubah-ubah,\r\nkarena beralih-alih terus-menerus diantara dua kondisi setelah jangka\r\nwaktu tertentu.\r\n\r\nGambar 3 6 Multivibrator Astabil\r\n\r\n7\r\n\r\n7\r\n\r\nMultivibrator astabil ini beralih diantara dua keadaan tanpa henti\r\ndengan menggunakan sinyal keluarannya untuk mengisi ulang sinyal\r\nmasukan. Kondisi ini bekerja melalui transistor yang memperkuat sinyal\r\noutput dan kemudian meneruskan muatan ke input. Multivibrator astabil\r\nbiasanya digunakan dalam peralatan radio amatir untuk menerima dan\r\nmengirimkan sinyal radio.\r\nMultivibrator bistabil merupakan jenis multivibrator yang\r\noutputnya terdiridari dua keadaan stabil. Dalam multivibrator bistabil ini,\r\nsatu keadaan stabil dapat dipertahankan hingga sampai diberikannya pulsa\r\natau sinyal pemicu.\r\n\r\nGambar 3 7 Multivibrator Bistabil\r\n\r\nMultivibrator bistabil ini dikenal dengan flip-flop karena berubah\r\nke satu kondisiketika diberikan pulsa pemicu dan akan Kembali ke kondisi\r\nawal ketika diberikan pulsa pemicu berikutnya.\r\nKeuntungan multivibrator bistabil ini adalah multivibrator ini\r\nmemiliki kemampuan untuk menyimpan keluaran sebelumnya sampai\r\ntidak ada pemicu masukkan yang disediakan. Kekurangannya adalah\r\nmemerlukan pulsa pemisu untuk bisa melakukan transisi dari satu keadaan\r\nstabil ke yang lain.\r\n\r\n8\r\n\r\n8\r\n\r\n3.2.2 RS Flip-Flop dengan Gerbang NAND\r\nRS FF ini merupakan dasar dari semua flip-flop yang memiliki 2\r\ngerbang inputan atau masukan yaitu R dan S. dimana R artinya reset dan S\r\nartinya set. Dan mempunyai dua keluaran yaitu Q dan Q’.\r\nTabel 3 1 RS FF dengan Gerbang NAND\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 0 1\r\n1 0 0 1\r\nDari data diatas, bila S diberi logika 1 dan R diberi logika 0, maka\r\noutput Q akan berada pada angka 1 dan Q’ bernilai 0. Bila R diberi logika\r\n1 dan S bernilai 0 maka keadaan output akan berubah menjadi Q akan\r\nbernilai 0 dan Q’ bernilai 1. Sifat paling penting dari flip-flop adalah\r\nbahwa system ini dapat menempati salah satu dari dua keadaan stabil yaitu\r\nstabil 1 diperoleh saat Q = 1 dan Q’ = 0, stabil kedua diperoleh saat Q=0\r\ndan Q’=1. Pada RS FF dengan gerbang NAND terdapat keadaan yang\r\nterlarang yaitu ketika kedua masukkan atau inputannya sama-sama bernilai\r\n0.\r\n3.2.3 RS Flip-Flop dengan Gerbang NOR\r\n\r\nTabel 3 2 RS FF dengan Gerbang NOR\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 0\r\n1 1 0 0\r\n1 0 0 1\r\nDari data diatas, bila S diberi logika 1 dan R diberi logika 0, maka\r\noutput Q akan berada pada angka 1 dan Q’ bernilai 0. Bila R diberi logika\r\n1 dan S bernilai 0 maka keadaan output akan berubah menjadi Q akan\r\nbernilai 0 dan Q’ bernilai 1. Sifat paling penting dari flip-flop adalah\r\nbahwa system ini dapat menempati salah satu dari dua keadaan stabil yaitu\r\n\r\n9\r\n\r\n9\r\n\r\nstabil 1 diperoleh saat Q = 1 dan Q’ = 0, stabil kedua diperoleh saat Q=0\r\ndan Q’=1. Pada RS FF dengan gerbang NOR terdapat keadaan yang\r\nterlarang yaitu ketika kedua masukkan atau inputannya sama-sama bernilai\r\n1.\r\n3.2.4 JK Master Slave Flip-Flop\r\nJK Master Slave FF adalah pengembangan dari RS FF dan JK FF.\r\npada JK FF master slave dibangun dari dua bagian yaitu bagian master dan\r\nbagian slave. Kedua bagian pada JK FF master slave ini pada dasarnya\r\nadalah RS FF atau JK FF. JK FF Master Slave dapat dibuat menggunakan\r\ndua buah RS FF maupun dua buah JK FF.\r\n\r\nTabel 3 3 JK Master Slave FF\r\n\r\nJ K C1 Q Q̅ Kondisi\r\n1 0 1 0 Set\r\n1 1 0 1 Toggle\r\n1 0 1 0 Set\r\n0 0 1 0 Memory\r\n0 1 0 1 Reset\r\n0 0 0 1 Memory\r\n1 0 1 0 Set\r\n1 1 0 1 Toggle\r\n1 0 1 0 Set\r\n0 0 1 0 Memory\r\n0 1 0 1 Reset\r\nJK Master Slave FF akan berada pada kondisi Set jika masukkan\r\nJ=1 dan masukkan K=0, pada kondisi Reset jika masukkan J=0 dan\r\nmasukkan K=1, pada keadaan memory jika kedua masukkan J dan K\r\nadalah 0, dan akan pada kondisi Toggle jika kedua masukkan J dan K\r\nadalah 1.\r\n\r\n10\r\n\r\n10\r\n\r\nKondisi toggle yaitu jika suatu kondisi masukkan mengakibatkan\r\nlogika keluaran (Q) berkebalikan dari kondisi sebelumnya, toggle juga\r\nbiasa disebut dengan switch.\r\n\r\nJK FF master terpicu-pinggiran-positif dan JK FF slave terpicu-\r\npinggiran-negatif. Oleh karena itu, FF master memberikan tanggapan\r\n\r\nterhadap masukkan-masukkan J dan K sebelum FF slave. Jika J=1 dan\r\nK=0, FF master diset pada saat pinggiran pulsa clock positif diberikan.\r\nKeluaran Q yang tinggi dari FF utama mendrive masukkan J dan FF slave,\r\nmaka pada saat pinggiran pulsa clock negative diberikan, FF slave diset\r\nmenyamai kerja FF master.\r\nJika J=0 dan K=1 , FF master direset pada saat pinggiran naik\r\npulsa clock diberikan. Keluaran Q yang tinggi dari FF master menuju ke\r\nmasukkan K pada FF slave. Oleh karena itu, kedatangan pinggiran turun\r\npulsa clock mendorong FF slave untuk reset.\r\nJika masukkan J dan K tinggi, maka FF ini aka nada pada kondisi\r\ntoggle pada saat pinggiran pulsa clock positif diberikan sedang FF slave\r\ntoggle padaa saat pinggiran pulsa clock negative diberikan. Dengan\r\ndemikian, apapun yang dilakukan oleh FF master, akan dilakukan pula\r\noleh FF slave.\r\nKelebihan dari JK Master Slave FF ini adalah tidak adanya kondisi\r\nterlarang atau yang berarti diberi berapapun inputan asalkan terdapat clock\r\nmaka akan terjadi perubahan pada outputnya.\r\n3.2.5 D Flip-Flop\r\nD FF atau Data Flip-flop adalah pengembangan dari RS FF, pada\r\nD FF kondisi output terlarang tidak lagi terjadi. D FF adalah dasar dari\r\nrangkaian utama sebuah memori menyimpan data digital. Input pada RS\r\nFF di modifikasi pada rangkaian D FF menjadi satu buah inputan yaitu\r\ninputan D saja. Model modifikasi RS FF menjadi D FF adalah dengan\r\nmenambahkannya gerbang NOT dari input S ke input R.\r\n\r\n11\r\n\r\n11\r\nTabel 3 4 D Flip-Flop\r\n\r\nS R I/O C1 Q Q̅\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\nRangkaian D FF tersusun atas SR FF yang sedikit dimodifikasi\r\ndengan tambahan gerbang NOT yang menghasilkan input baru yaitu D.\r\ninformasi data yang berada pada masukkan D akan disimpan pada output\r\nQ hanya apabila input clock Cp berkondisi 0, maka perubahan informasi\r\npada input D tidak akan mempengaruhi output Q sampai kondisi Cp 1\r\nkembali.\r\n3.2.6 T Flip-Flop\r\nT FF adalah salah satu jenis FF yang kedua outputnya diumpan\r\nbalikkan Kembali atau feedback ke bagian input SR FF.\r\nTabel 3 5 T Flip-Flop\r\n\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nApabila diberikan pulsa-pulsa kontinyu pada terminal T input maka\r\npada output-outputna akan diperoleh pulsa-pulsa kontinyu dengan\r\nfrekuensi sebesar setengan dari inputnya. Output dari T FF akan selalu\r\nberubah ketika satu periode clock. Perubahannya terjadi clock melakukan\r\n\r\n12\r\n\r\n12\r\n\r\ntransisi negatifnya, yaitu saat clock berubah dari logika 1 ke logika 0. Saat\r\nclock berlogika 1, T FF akan dalam kondisi menyimpan atau memori.\r\n\r\n13\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\n\r\nAdapun kesimpulan yang dapat diambil dari praktikum percobaan Flip-\r\nFlop ini adalah sebagai berikut:\r\n\r\n1. Flip-flop memiliki beberapa jenis yaitu RS (Reset-Set) Flip-Flop, JK\r\nMaster Slave Flip-Flop, D (Data) Flip-flop, CRS Flip-Flop dan T\r\n(Toggle) Flip-Flop.\r\n2. Pada JK FF tidak adanya kondisi terlarang, pada RS flip-flop gerbang\r\nNAND kondisi terlarangnya adalah ketika masukkannya sama sama\r\nbernilai 0, dan pada RS flip-flop gerbang NOR kondisi terlarangnya\r\nadalah ketika masukkannya sama sama bernilai 1.\r\n3. Multivibrator terdiri dari dua jenis yaitu multivibrator astabil dan\r\nmultivibrator bistabil. Multivibrator astabil merupakan jenis\r\nmultivibrator yang tidak memiliki status stabil atau keadaanya tidak\r\nstabil selalu berubah-ubah, karena beralih-alih terus-menerus diantara\r\ndua kondisi setelah jangka waktu tertentu. Multivibrator bistabil\r\nmerupakan jenis multivibrator yang outputnya terdiridari dua keadaan\r\nstabil.', 'M HOMSI AWALUDIN', 'UNIT 1');
INSERT INTO `plagiator_postmodel` (`id`, `nim`, `isi_laprak`, `nama`, `unit`) VALUES
(431, '3332210009', 'Berikut ini adalah Analisis percobaan pada praktikum Flip Flop sebagai berikut:\r\n\r\n3.2.1 RS Flip flop dengan gerbang NAND\r\nPada Flip flop dengan gerbang NAND ini menggunakan pada dua nilai masukan ialah R\r\ndan S, hasilnya terdapat pada tabel sebagai berikut.\r\n\r\nR S Q Q’\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 0 1\r\n\r\n13\r\nTabel 3. 1 RS\r\nFlip- flop dengan\r\n\r\nGerbang NAND\r\n\r\nUntuk Flip flop pada gerbang NAND ini, ketika R itu 0 dan S itu 1 maka pengeluarannya itu\r\nadalah Q = 1 dan Q = 0 yang pertama itu bisa disebut dengan kondisi set. Namun, pada kedua\r\nnilai tersebut terdapat kondisi terlarang karena kondisi ini terjadi ketika kedua input itu\r\nbernilai sama Q nya 1 dan Q’ nya 1. Setelah itu, terdapat kondisi reset yaitu jika nilainya\r\nadalah Q’ nya 1 dan Q nya 0. Kondisi tersebut terjadi jika R itu bernilai 1 dan S itu bernilai 0.\r\nKondisi memori disini terjadi setelah reset, maka nilai pada keluarannya dari kondisi memori\r\ndan kondisi reset itu sama bernilai 1.\r\n\r\n3.2.2 RS Flip flop dengan Gerbang NOR\r\nPada RS Flip flop ini, terdapat perbedaan di kondisi terlarang dan kondisi memori sebagai\r\nberikut:\r\n\r\nTabel 3. 2 RS Flip flop dengan gerbang NOR\r\nR S Q Q’\r\n0 1 1 0\r\n0 0 1 0\r\n1 1 0 0\r\n1 0 0 1\r\n\r\nPada Rs Flip flop gerbang NOR ini, terdapat kondisi memori itu R dan S bernilai 0 dan\r\nKondisi terlarang ini dengan masukan R dan S bernilai 1. Setelah itu, Kondisi terlarang nya\r\nyaitu R = 1 dan S = 1 . Namun pada kondisi latch ini bernilai R = 0 dan S = 0, sete;ah itu\r\nkondisi pada Q dan Q’ ini berlawanan.\r\n\r\n1 0 0 1\r\n\r\n14\r\n\r\n3.2.3 JK Master Slave Flip flop\r\nPada kondisi JKFF ini tidak ada kondisai terlarang dan kondisi tersebut diganti\r\nmenggunakan Toggle.\r\n\r\nTabel 3. 3 JK Master Slave Flip Flop\r\n\r\nPada\r\nJKFF\r\nMaster\r\nSlave\r\nini,\r\nunutk\r\nkondisi terlarang tersebut digantikan mengunakan Toggle. Tabel diatas, pada kolom kondisi\r\ntidak terdapat kondisi terlarang pada JKFF. Kondisi Toggle ini dapat diartikan sebagai\r\nkeluaran yang berbalik dengan sebelumnya. Jadi jika, sebelumnya itu bernilai Q nya 1 dan\r\nQ’0, maka hasil nya itu Q nya 0 dan Q’ nya 1 itu berkebalikan yang dinamakan dengan\r\nkondisi Toggle. Jadi, jika nilai nya itu Q nya 1 dan Q’ nya 0 maka itu disebut set, jika Q nya\r\n0 dan Q’ nya 1 maka disebut dengan kondisi reset, jika Q dqan Q’ itu sama dengan\r\nsebelumnya maka disebut dengan Memori, jika Q dn Q’ nya itu berbalik maka disebut\r\nToggle.\r\n\r\n3.2.4 D Flip Flop\r\nPada D Flip Flop ini hanya menggunakan 2 kondisi yaitu set dan reset, namun terdapat\r\nvariabel yaitu I/0 sebagai berikut:\r\n\r\nTabel 3. 4 D Flip Flop\r\n\r\nS R I/O C1 Q Q’\r\n1 0 X 0 1\r\n0 1 X 1 0\r\nJ K C1 Q Q’ Kondisi\r\n1 0 1 0 Set\r\n1 1 0 1 Toggle\r\n1 0 1 0 Set\r\n0 0 1 0 Memori\r\n0 1 0 1 Reset\r\n0 0 0 1 Memori\r\n1 0 1 0 Set\r\n1 1 0 1 Toggle\r\n1 0 1 0 Set\r\n0 0 1 0 Memori\r\n0 1 0 1 Reset\r\n\r\n15\r\n\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n\r\nUntuk D Flip Flop ini, terdapat Variabel yaitu I/O. Jika I/O nilainya 1 maka, keluaran\r\npada Q nya itu 1 yang disebut kondisi set. Namun, jika I/O ini bernilai 0 maka keluaran Q\r\nnya ini adalah 0 dan isebut dengan kondisi Reset.\r\n\r\n3.2.5 T Flip flop\r\nUntuk T flip flop ini hanya menggunakan satu kondisi yaitu kondisi Toggle, terdaspat contoh\r\nsebagai berikut:\r\n\r\nTabel 3. 5 T Flip Flop\r\n\r\nC1\r\n\r\nQ Q’\r\n\r\n0 1\r\n1 0\r\n\r\n0 1\r\n1 0\r\n\r\nUntuk T flip flop ini adalah flip flop yang dapat menggunakan satu kondisi yang disebut\r\nkondisi Toggle. Namun, jika keluaran sebelumnya itu bernilai Q nya 0 dan Q’ nya 1, maka\r\nkeluaran setelah itu adalah Q nya 1 dan Q’ nya 0. Jadi dapat disimpuljan bahwa, T Flip flop\r\nini pada keluaran nya hanya berbalik dengan keluaran pada nilai sebelumnya.\r\n\r\n16\r\n\r\n17\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nPada praktikum ini dengan materi Flip Flop, dapat disimpulkan sebagai berikut.\r\n1. Terdapat jenis jenis Flip Flop, yaitu RS Flip Fop , T Flip Flop, D Flip flop dan juga\r\nJK Flip flop.\r\n2. Pada Flip flop ini terdapat berbagai kondisi diantaranyua adalah, Kondisi set, reset,\r\nmemori, terlarang dan juga toggle.\r\n3. Multivibrator Astabil ini adalah rangkaian yang secara otomatis dapat beralih di\r\nantara dua keadaanatau kondisi secara terus menerus tanpa adanya eksternal.\r\nMultivibrator Monostabil ini adalah multivibrator yang memiliki status stabil dan juga\r\nkuastabil. Jadi, pada transistor mengubah statusnya dengan secara otomatis.\r\nMultivibrator Bistabil ini adalah jenis multivibrator yang memiliki dua kondisi stabil\r\nMultivibrator ini membutuhkan dua pemicu untuk mengubah keadaannya.', 'ARIF RAMADHAN', 'UNIT 1'),
(432, '3332210061', 'Dalam percobaan Multivibrator Astabil untuk 1k Ohm menghasilkan suatu\r\ngelombang yang dapat dilihat pada gambar di atas. Dari gelombang tersebut, dapat\r\ndicari amplitudo dan periode gelombangnya. Berikut perhitungan amplitudo dan\r\nperiode untuk multivibrator astabil 1k Ohm.\r\n\r\n10\r\n\r\nPanjang Gelombang = 1.5\r\nt = 1.5 x 0.02 = 0.03 s\r\nn = 16\r\nPeriode =\r\nt\r\nn\r\n\r\nPeriode =\r\n0.03\r\n16 = 0.001875 s\r\nAmplitudo = 2V x 1.7\r\nAmplitudo = 3.4V\r\n\r\nDari hasil perhitungan tersebut, didapati bahwasanya periode dari\r\ngelombang tersebut sebesar 0.001875 s dan amplitudo sebesar 3.4V.\r\n\r\nGambar 3.2 Gelombang Multivibrator Astabil 10k Ohm\r\nSelain untuk 1k Ohm, terdapat juga percobaan multivibrator astabil untuk\r\n10k Ohm yang menghasilkan suatu gelombang seperti pada gambar di atas. Dari\r\ngelombang tersebut, dicari pula amplitudo dan periode gelombangnya. Berikut\r\nperhitungan amplitudo dan periode untuk multivibrator stabil 10k Ohm.\r\n\r\nPanjang Gelombang = 10\r\nt = 10 x 0.02 = 0.2 s\r\nn = 2\r\nPeriode =\r\nt\r\nn\r\nPeriode =\r\n0.2\r\n2\r\n= 0.1 s\r\nAmplitudo = 2V x 2\r\nAmplitudo = 4V\r\n\r\n11\r\n\r\nDari hasil perhitungan tersebut, didapati bahwasanya periode dari\r\ngelombang tersebut sebesar 0.1 s dan amplitudo sebesar 4V.\r\nTabel 3.1 Multivibrator Bistabil\r\n\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nKemudian terdapat hasil percobaan multivibrator bistabil yang dapat dilihat\r\npada tabel di atas. Didapati bahwasanya Q dan Q’ hasil dari percobaan selalu\r\nberkebalikan seperti halnya pada saklar yang on dan off. Dari hasil percobaan\r\ntersebut, didapati pula kalau multivibrator stabil merupakan jenis Toggle Flip-Flop.\r\n\r\nTabel 3.2 RS Flip-Flop dengan Gerbang NAND\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 1 0\r\n1 0 0 1\r\nKemudian terdapat hasil percobaan dari RS Flip-Flop dengan gerbang\r\nNAND yang dapat dilihat pada tabel di atas. Dalam percobaan tersebut ketika input\r\nR atau S tidak sama, maka output Q dan Q’ akan menghasilkan output yang\r\nberkebalikan dari input R dan S. Sebagai contoh, ketika input R bernilai 0 dan input\r\nS bernilai 1, maka output Q akan bernilai 1 dan output Q’ akan bernilai 0. Ketika\r\ninput R dan S bernilai 0, maka output Q dan Q’ akan menghasilkan nilai 1. Output\r\ntersebut disebut dengan kondisi terlarang. Sedangkan ketika input R dan S bernilai\r\n1, maka output Q dan Q’ akan menghasilkan nilai 0. Output tersebut disebut dengan\r\nkondisi latch atau memory. Sebagai contohnya ketika output sebelumnya 1 dan 0,\r\nmaka output di kondisi latch akan sama dengan output sebelumnya yakni 1 dan 0.\r\nNamun, ketika output sebelumnya merupakan kondisi terlarang, maka output yang\r\ndiikuti output sebelum kondisi terlarang tersebut.\r\n\r\n12\r\n\r\nTabel 3.3 RS Flip-Flop dengan Gerbang NOR\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 0\r\n1 1 0 0\r\n1 0 0 1\r\nKemudian terdapat hasil percobaan dari RS Flip-Flop dengan gerbang NOR\r\nyang dapat dilihat pada tabel di atas. Dalam percobaan ini keadaan outputnya tetap\r\nsama seperti pada RS Flip-Flop dengan gerbang NAND. Akan tetapi, kondisi\r\nterlarang dan latchnya terbalik. Pada gerbang NAND, kondisi terlarang terdapat\r\nketika input R dan S bernilai 1 yang menghasilkan output bernilai 0. Sedangkan\r\nkondisi latch terdapat ketika input R dan S bernilai 0.\r\nTabel 3.4 JK Master Slave Flip-Flop\r\n\r\nJ K C1 Q Q̅ Kondisi\r\n1 0 1 0 No Change\r\n1 1 0 1 Toggle\r\n1 0 1 0 No Change\r\n0 0 1 0 Latch\r\n0 1 0 1 No Change\r\n0 0 0 1 Latch\r\n1 0 1 0 No Change\r\n1 1 0 1 Toggle\r\n1 0 1 0 No Change\r\n0 0 1 0 Latch\r\n0 1 0 1 No Change\r\n\r\n13\r\n\r\nKemudian terdapat hasil percobaan dari JK Master Slave Flip-Flop yang\r\ndapat dilihat pada tabel di atas. Dalam percobaan tersebut, terdapat tiga kondisi\r\nyakni No Change, Toggle, dan Latch. Kondisi No Change merupakan kondisi\r\ndimana input dengan outputnya sama atau tidak berubah. Kondisi No Change\r\nterdapat ketika input J dan K yang saling berbeda. Selain itu terdapat kondisi\r\nToggle. Kondisi Toggle merupakan kondisi dimana outputnya seperti output\r\nsebelumnya namun berkebalikan. Kondisi Toggle terdapat ketika input J dan K\r\nbernilai 1. Lalu terdapat kondisi Latch. Kondisi Latch sama seperti percobaan\r\nsebelumnya yaitu kondisi dimana outputnya mengikuti output sebelumnya. Kondisi\r\nLatch terdapat ketika input J dan K bernilai 0.\r\nTabel 3.5 D Flip-Flop\r\n\r\nS R I/O C1 Q Q̅\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\nKemudian terdapat hasil percobaan dari D Flip-Flop yang dapat dilihat pada\r\ntabel di atas. Pada percobaan ini ketika input S dan R nya berbeda nilai dengan I/O\r\nnya 1 ataupun 0, maka outputnya akan berkebalikan dengan inputnya. Ketika input\r\nS dan R sama-sama bernilai 1, maka I/O akan berpengaruh dengan hasil outputnya.\r\nI/O di sini akan menentukan hasil outpur pada Q. Jika I/O bernilai 1, maka output\r\nQ nya akan bernilai 1 dan Q’ akan berkebalikan dengan output Q yaitu 0. Jika I/O\r\nbernilai 0, maka Q nya akan bernilai 0 dan Q’ akan berkebalikan dengan output Q\r\nyaitu 1.\r\n\r\n14\r\n\r\nTabel 3.6 T Flip-Flop\r\n\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nDan yang terakhir terdapat hasil percobaan dari T Flip-Flop yang dapat\r\ndilihat pada tabel di atas. Pada percobaan ini, T Flip-Flop memiliki prinsip yang\r\nsama dengan Multivibrator Bistabil. Prinsipnya seperti dengan saklar yang dimana\r\nketika terjadi penekanan hasilnya akan selalu berbeda. Seperti pada tabel dimana\r\nsetiap peng-clock-an selalu menghasilkan output yang berbeda atau berkebalikan.\r\n\r\n15\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nBerdasarkan dari hasil praktikum yang telah dilakukan mengenai Flip-Flop,\r\ndidapatkan beberapa kesimpulan sebagai berikut:\r\n1. Terdapat beberapa jenis Flip-Flop yakni JK Flip-Flop (Master Slave JK\r\nFlip-Flop), RS Flip-Flop, D Flip-Flop, CRS Flip-Flop, dan T Flip-Flop.\r\n2. Setiap Flip-Flop memiliki sifat dan kegunaannya masing-masing. RS\r\nFlip-Flop terdapat dua keadaan yakni kondisi terlarang dan latch. JK\r\nMaster Slave Flip-Flop terdapat tiga keadaan yakni kondisi no change,\r\ntoggle, dan latch. D Flip-Flop terdapat sifat dimana output ditunda jika\r\ninputnya belum berubah. T Flip-Flop terdapat sifat dimana set dan\r\nresetnya dipengaruhi oleh clock.\r\n3. Terdapat 3 jenis multivibrator yakni astabil, monostabil, dan bistabil.\r\nAstabil keadaannya tidak tetap dan selalu berubah-ubah. Monostabil\r\nhanya terdapat 1 keadaan stabil antara 1 atau 0. Bistabil terdapat 2\r\nkeadaan stabil yakni 1 dan 0 yang diatur dengan trigger.', 'REYHAN NUGRAHA', 'UNIT 1'),
(433, '3332210023', 'Percobaan Multivibrator Bistabil terlihat bahwa ada nilai Clock(Cl)\r\nyaitu befungsi sebagai pengatur input dan bertujuan untuk merespon output\r\npada rangkaian tersebut, Q dan Q not sebagai simbol, pada baris pertama\r\nclock di nyalakan dan output Q bernilai 0 dan Q not bernilai 1, pada baris\r\nkedua kebalikannya yaitu Q bernilai 1 dan Q not bernilai 0, itu disebabkan\r\nkarena multivibrator ini akan selalu stabil, jika Q = 0 maka Qnot maka akan\r\nbernilai = 1 begitupun sebaliknya.\r\n3.2.3 Percobaan R-S Flip Flop dengan Gerbang NAND\r\n\r\nPada percobaan Ketiga terlihat bahwa nilai R-S akan berkebalikan\r\ndengan Q-Qnot, contoh pada baris ke 1, R-S = 0,1; maka Q-Qnot = 1,0; hal\r\nini disebabkan penggunaan Gerbang NAND pada R-S Flip Flop. Di R-S\r\nFlip flop juga ada beberapa keadaan seperti : Jika R-S = 0-0 maka kondisi\r\ntersebut adalah kondisi terlarang, Jika R-S = 1-1 maka kondisi tersbut akan\r\nmenjadi Latch atau kondisi ini akan mengikuti output sebelumnya selain\r\nkondisi terlarang.\r\nR S Q ̅Q\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 1 0\r\n1 0 0 1\r\n\r\nC1 Q ̅Q\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nTabel 3.1 Percobaan Multivibrator\r\nBistabil\r\n\r\nTabel 3.2 Percobaan R-S Flip Flop Gerbang NAND\r\n\r\n11\r\n\r\n3.2.4 Percobaan R-S Flip Flop Gerbang NOR\r\n\r\nPada percobaan Ke-empat terlihat R-S Flip Flop menggunakan\r\nGerbang NOR akan bernilai Keterbalikannya dengan R-S Flip Flop\r\n\r\nmenggunakan Gerbang NAND, nilai R-S akan sebanding dengan nilai Q-\r\nQnot, contoh pada baris ke 1, R-S = 0-1; maka Q-Qnot = 1-0; hal ini\r\n\r\ndisebabkan penggunaan Gerbang NOR pada R-S Flip Flop. Di R-S\r\nFlip flop juga ada beberapa keadaan seperti : Jika R-S = 1-1 maka kondisi\r\ntersebut adalah kondisi terlarang, Jika R-S = 0-0 maka kondisi tersbut akan\r\nmenjadi Latch atau kondisi ini akan mengikuti output sebelumnya selain\r\nkondisi terlarang.\r\n3.2.5 Percobaan JK Master Flip Flop\r\nJ K C1 Q ̅Q Kondisi\r\n1 0 1 0 Reset\r\n1 1 0 1 Toogle\r\n1 0 1 0 Reset\r\n0 0 1 0 latch\r\n0 1 0 1 Set\r\n0 0 0 1 latch\r\n1 0 1 0 Reset\r\n1 1 0 1 Toogle\r\n1 0 1 0 Reset\r\n0 0 1 0 latch\r\n0 1 0 1 Set\r\n\r\nR S Q ̅Q\r\n0 1 0 1\r\n0 0 0 1\r\n1 1 0 0\r\n1 0 0 1\r\nTabel 3.3 Percobaan R-S Flip Flop Gerbang NOR\r\n\r\nTabel 3.4 Percobaan R-S Flip Flop Gerbang NOR\r\n\r\n12\r\nPada tabel diatas dapat disimpulkan bahwa ada beberapa kondisi\r\npada Percobaan JK Master Flip-Flop yaitu : jika J = 1 dan K = 0 maka akan\r\nmenghasilkan kondisi Reset yaitu apapun angka sebelumnya pasti output\r\nakan bernilai Q = 1 dan Qnot = 0, Jika J = 1 dan K = 1 maka akan\r\nmenghasilkan kondisi Toogle yaitu akan meng-inverskan output\r\nsebelumnya. Jika J = 0 dan K = 0 maka akan menghasilkan kondisi latch\r\ndimana output yang akan dikeluarkan akan menghasilkan output yang sama\r\nsebelumnya. Jika J = 0 dan K = 1 maka akan menghasilkan kondisi Set yaitu\r\noutput pasti akan selalu bernilai Q = 0 dan Qnot = 1.\r\n3.2.6 Percobaan D Flip Flop\r\n\r\nPada tabel diatas dapat disimpulkan bahwa, jika I/O = X atau\r\nDefault, maka output Q dan Qnot akan berkebalikan dengan Input S dan R,\r\nContoh pada baris Pertama S - R = 1 - 0 maka Q = 0 dan Qnot = 1\r\nbegitupun pada baris kedua. Jika I/O = 1 maka Outputnya Q dan Qnot\r\nbernilai 1 dan 0, Contoh pada baris ke 3 S =1, R = 1 dan I/O = 1 maka Q =\r\n1 dan Qnot = 1. Jika I/O = 0 maka outputnya Q dan Qnot akan bernilai 0 d\r\nan 1, Contoh pada baris ke 5, S = 1, R = 1 dan I/O = 0 maka Q = 0 dan Qnot\r\n= 1.\r\nS R I/O C1 Q ̅Q\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n\r\nTabel 3.5 Percobaan D Flip-Flop\r\n\r\n13\r\n\r\n3.2.7 Percobaan T Flip-Flop\r\n\r\nPada percobaan terakhir ini, sebenarnya sama seperti multivibrator\r\nbistabil dimana jika Clock (Cl) di tekan maka Q dan Qnot akan selalu\r\nberubah berlawanan angkanya. contoh pada baris pertama dan kedua\r\nbegitupun seterusnya, nilai selalu berubah ketika clock ditekan.\r\nC1 Q ̅Q\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nTabel 3.6 Percobaan T Flip-Flop\r\n\r\n14\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nKesimpulan yang didapat pada percobaan unit 5 ini adalah sebagai berikut :\r\n1. Mengetahui beberapa jenis flipflop, diantaranya ada R-S Flip-Flop\r\nmenggunakan gerbang NOR dan NAND, JK Master Flip-Flop, T Flip-Flop\r\ndan D Flip-Flop.\r\n2. Pada R-S Flip-Flop yaitu R berarti Reset dan S berarti Set, jadi terdapat\r\nbeberapa kondisi yang bisa memunculkan reset dan set tersebut, pada\r\npercobaan ini juga diketahui bahwa T Flip-Flop sama dengan Multivibrator\r\nBistabil.\r\n3. Multivibrator Astabil dan Multivibrator bistabil, Astabil berarti tidak stabil\r\nsedangkan bistabil berarti Stabil, kedua multivibrator ini memiliki fungsi\r\nyang berbeda pula.', 'DIKY AHMAD KAMALUDIN', 'UNIT 1'),
(434, '3332210048', 'Pada percobaan ini, dijelaskan mengenai multivibrator bistabil dan astabil.\r\nMultivibrator astabil mempunyai dua keadaaan namun tidak stabil pada salah\r\nsatu diantaranya, dengan kata lain multivibrator akan berada pada salah satu\r\nkeadaannya selama sesaat dan kemudian berpindah yang lain, disini\r\nmultivibrator menetap untuk sesaat, sebelum berpindah kembali ke keadaan\r\nsemula. Multivibrator bistabil sama seperti Flip-flop T yang akan dibahas\r\nselanjutnya.\r\n3.2.2 Flip-flop\r\n\r\nPada percobaan ini dijelaskan mengenai flip-flop RS dengan NAND,flip-\r\nflop RS dengan NOR, JK flip-flop, D flip-flop, dan T flip-flop. Pada RS flip-\r\nflop terdapat sebuah forbidden atau terlarang, apabila inputannya 0 0 maka\r\n\r\nakan terjadi forbidden atau terlarang. Terjadi seperti itu dikarenakan karena\r\nmemori atau latchnya tersebut kedua output memiliki nilai yang sama. JK\r\nflip-flop adalah flip flop yang tidak mempunyai forbidden yang artinya JK\r\nflip flop ini lebih baik dari RS flip-flop. T flip-flop merupakan rangkaian\r\nflip-flop yang telah di buat dengan menggunakan flip-flop J-K yang kedua\r\ninputnya dihubungkan menjadi satu maka akan diperoleh flip-flop yang\r\nmemiliki watak membalik output sebelumnya jika inputannya tinggi dan\r\noutputnya akan tetap jika inputnya rendah. D flip-flop adalah salah satu jenis\r\nFlip-flop yang dibangun dengan menggunakan Flip-flop RS. Perbedaan\r\ndengan Flip-flop RS terletak pada inputan R, pada D Flip-flop inputan R\r\nterlebih dahulu diberi gerbang NOT. maka setiap masukan ke D FF ini akan\r\nmemberi keadaan yang berbeda pada input RS, dengan demikian hanya\r\nterdapat 2 keadaan “SET” dan “RESET” S=0 dan R=1 atau S=1 dan R=0,\r\njadi dapat disi.\r\n\r\n10\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nSetelah melakukan percobaan praktikum flip-flop, kesimpulannya sebagai berikut.\r\n\r\n1. Flip-flop memiliki banyak jenis.Jenis-jenis flip-flop sebagai yaitu, flip-flop JK flip-\r\nflop, RS flip-flop, D flip-flop dan T flip-flop.\r\n\r\n2. JK Flip-flop adalah tidak adanya kondisi terlarang atau yang berarti di beri\r\nberapapun inputan asalkan terdapat clock maka akan terjadi perubahan pada\r\nkeluarannya / outputnya. RS Flip-Flop ini adalah dasar dari semua Flip-flop yang\r\nmemiliki 2 gerbang inputan / masukan yaitu R dan S. R artinya \"RESET\" dan S\r\nartinya \"SET\". Flip-flop yang satu ini mempunyai 2 keluaran / outputyaitu Q dan\r\nQ`.D Flip-flop merupakan salah satu jenis Flip-flop yang dibangun dengan\r\nmenggunakan Flip-flop RS. Perbedaan dengan Flip-flop RS terletak pada inputan\r\n\r\nR, pada D Flip-flop inputan R terlebih dahulu diberi gerbang NOT. T Flip-\r\nflop merupakan rangkaian flip-flop yang telah di buat dengan menggunakan flip-\r\nflop J-K yang kedua inputnya dihubungkan menjadi satu maka akan diperoleh flip-\r\nflop yang memiliki watak membalik output sebelumnya jika inputannya tinggi dan\r\n\r\noutputnya akan tetap jika inputnya rendah.\r\n3. Multivibrator yang dipelajari pada percobaan ini adalah multivibrator astabil dan\r\nmultivibrator bistabil. Multivibrator astabil mempunyai dua keadaaan namun tidak\r\nstabil pada salah satu diantaranya, dengan kata lain multivibrator akan berada pada\r\nsalah satu keadaannya selama sesaat dan kemudian berpindah yang lain, disini\r\nmultivibrator menetap untuk sesaat, sebelum berpindah kembali ke keadaan semula.\r\nPerpindahan pulang pergi yang berkesinambungan ini menghasilkan suatu\r\ngelombang segi empat. Multivibrator bistabil sistem kerjanya sama seperti T flip-flop.', 'ARJUN SAPUTRA PATURAHMAN', 'UNIT 1'),
(435, '3332210054', 'Pada saat S=0, R= 0, Nilai Q dan Q’ sama yaitu 1. Kondisi ini\r\nmerupakan kondisi terlarang.\r\nb. Pada saat S=0 dan R=1, dibutuhkan Q’=1. Oleh karena itu,\r\nberapapun nilai masukan Q, nilai Q’ tetap 1. Maka kondisi ini di\r\nRESET.\r\nc. Pada saat S=1 dan R=0, diperoleh nilai Q=1, sehingga masukan\r\nuntuk gerbang NAND II adalah 1. Hal ini mengakibatkan nilai Q’=0.\r\n\r\n9\r\n\r\nSehingga kondisi ini di SET.\r\nd. Pada saat S=1 dan R=1, nilai output Q dan Q’ tergantung pada input\r\nQ dan Q’ sebelumnya. Kondisi ini disebut kondisi memori ataupun\r\nlatch. Karena outputnya output berdasarkan masukan aktif, input\r\nsebelumnya, dan keluaran sebelumnya.\r\n\r\n3.2.3 RS Flip-Flop dengan Gerbang NOR\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 0\r\n1 1 0 0\r\n1 0 0 1\r\nTabel 3.2 Percobaan RS Flip-Flop dengan Gerbang NOR\r\n\r\nGambar 3.3 Kondisi Terlarang RS Flip-Flop dengan Gerbang NOR\r\n\r\nGambar 3.4 Kondisi Memori RS Flip-Flop dengan Gerbang NOR\r\na. Pada saat S=1, R= 1, Nilai Q dan Q’ sama yaitu 1. Kondisi ini\r\nmerupakan kondisi terlarang.\r\n\r\n10\r\n\r\nb. Pada saat S=0 dan R=1, dibutuhkan Q’=1. Oleh karena itu,\r\nberapapun nilai masukan Q, nilai Q’ tetap 1. Maka kondisi ini di\r\nRESET.\r\nc. Pada saat S=1 dan R=0, diperoleh nilai Q=1, sehingga masukan\r\nuntuk gerbang NAND II adalah 1. Hal ini mengakibatkan nilai Q’=0.\r\nSehingga kondisi ini di SET.\r\nd. Pada saat S=0 dan R=0, nilai output Q dan Q’ tergantung pada input\r\nQ dan Q’ sebelumnya. Kondisi ini disebut kondisi memori ataupun\r\nlatch. Karena outputnya output berdasarkan masukan aktif, input\r\nsebelumnya, dan keluaran sebelumnya.\r\n\r\n3.2.4 JK Master Slave Flip-Flop\r\nJ K C1 Q Q̅ Kondisi\r\n1 0 1 0 Q Berubah\r\n1 1 0 1 Q Berubah menjadi 0\r\n1 0 1 0 Q Berubah menjadi 1\r\n0 0 1 0 Kondisi memori\r\n0 1 0 1 Q Berubah menjadi 0\r\n0 0 0 1 Kondisi memori\r\n1 0 1 0 Q Berubah menjadi 1\r\n1 1 0 1 Q Berubah menjadi 0\r\n1 0 1 0 Q Berubah menjadi 1\r\n0 0 1 0 Kondisi memori\r\n0 1 0 1 Q Berubah menjadi 0\r\n\r\nTabel 3.3 Percobaan JK Master Slave Flip-Flop\r\n\r\nGambar 3.5 Kondisi memori JK Master Slave Flip-Flop\r\n\r\n11\r\n\r\na. Jika J = 1 dan K = 1, maka ketika terdapat clock, outputnya akan\r\nberganti.\r\nb. Jika J = 0 dan K = 0, maka ketika terdapat clock, outputnya\r\nmengalami kondisi memori dan tidak berubah dari yang\r\nsebelumnya.\r\n\r\n3.2.5 D Flip-Flop\r\nS R I/O C1 Q Q̅\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n\r\nTabel 3.4 Percobaan D Flip-Flop\r\n\r\nGambar 3.6 Percobaan D Flip-Flop\r\n\r\nPada rangkaian D Flip-Flop ini berapapun nilai D asal terjadi clock maka\r\nkeluarannya akan berubah atau bertukar nilai.\r\n\r\n3.2.6 T Flip-Flop\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n\r\n12\r\n\r\n0 1\r\n1 0\r\n\r\nTabel 3.6 Percobaan T Flip-Flop\r\n\r\nPada rangkaian T Flip-Flop jika T = 1, maka Ketika ada clock nilai\r\noutputnya akan bertukar. Sebaliknya, jika T = 0 maka akan terjadi\r\nkondisi memori.\r\n\r\n13\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nBerdasarkan percobaan yang telah dilakukan dapat ditarik kesimpulan\r\nbahwa :\r\n1. RS Flip-Flop dengan Gerbang NAND dan RS Flip-Flop dengan\r\nGerbang NOR mempunyai kondisi terlarang serta kondisi memori.\r\n2. JK Master Slave Flip-Flop tidak mempunyai kondisi terlarang.\r\n3. D Flip-Flop berapapun inputannya asalkan ada clock maka outputnya\r\nakan bertukar nilai.\r\n4. T Flip-Flop jika T = 1, maka Ketika ada clock nilai outputnya akan\r\nbertukar. Sebaliknya, jika T = 0 maka akan terjadi kondisi memori.', 'TRIA OKTAVIANA', 'UNIT 1'),
(436, '3332210087', 'Adapun hasil percobaan pada multivibrator bistabil adalah\r\nsebagai berikut.\r\n\r\nTabel 3.1.Multivibrator Bistabil\r\nC1 Q ̅\r\n\r\n16\r\n\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nBerdasarkan data yang telah didaptkan, diketahui bahwa akan\r\ntetap pada kondisi tersebut hingga pulsa trigger untuk berubah atau\r\ncatu daya dilepas.\r\n3.2.2 RS Flip – Flop dengan gerbang NAND\r\nAdapun hasil percobaan pada RS Flip – Flop dengan gerbang\r\nNAND adalah sebagai berikut.\r\nTabel 3.2 RS Flip-Flop dengan Gerbang NAND\r\nR S Q ̅\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 1 0\r\n1 0 0 1\r\nDari data yang telah didapatkan diketahui bahwa ketika R = 0\r\ndan S = 0 maka didapatkan Q = = 1 ini menandakan kondisi\r\nTerlarang. R = 1 dan S = 0 maka didapatkan Q = 0 dan = 1 ini\r\nmenandakan kondisi Reset. R = 0 dan S = 1 maka didapatkan Q =\r\n1 dan = 0 ini menandakan kondisi Set. R = 1 dan S = 1 maka\r\ndidapatkan Q = 1 dan = 0 ini menandakan kondisi Memori atau\r\nmengulangi output sebelumnya.\r\n3.2.3 Rs Flip – Flop dengan gerbang NOR\r\nAdapun hasil percobaan pada RS Flip – Flop dengan gerbang\r\nNOR adalah sebagai berikut.\r\n\r\n17\r\n\r\nTabel 3.3 RS Flip-Flop dengan Gerbang NOR\r\nR S Q ̅\r\n0 1 1 0\r\n0 0 0 1\r\n1 1 0 0\r\n1 0 0 1\r\nBerdasarkan data yang telah didapatkan, diketahui bahwa R =\r\n0 dan S = 1 maka didapatkan Q = 1 dan = 0 ini menandakan\r\nkondisi Set. R = 1 dan S = 0 maka didapatkan Q = 0 dan = 1 ini\r\nmenandakan kondisi Reset. R = 0 dan S = 0 maka didapatkan Q =\r\n0 dan = 1 ini menandakan kondisi Memori atau mengulangi\r\noutput sebelumnya. R = 1 dan S = 1 maka didapatkan Q = = 0\r\nini menandakan kondisi Terlarang.\r\n3.2.4 JK Master Slave Flip – Flop\r\nAdapun hasil percobaan pada JK Master Slave Flip – Flop\r\nadalah sebagai berikut.\r\nTabel 3.4 JK Master Slave Flip-Flop\r\nJ K C1 Q ̅ Kondisi\r\n1 0 1 0 Set/lach\r\n1 1 0 1 Toggle\r\n1 0 1 0 Set/lach\r\n0 0 1 0 No change\r\n0 1 0 1 Reset\r\n0 0 0 1 No change\r\n\r\n18\r\n\r\n1 0 1 0 Reset\r\n1 1 0 1 No change\r\n1 0 1 0 Set/lach\r\n0 0 1 0 No change\r\n0 1 0 1 Reset\r\nBerdasarkan data yang telah didapatkan, diketahui bahwa\r\nsaat J dan K bernilai 0 maka, kondisinya mengambil output\r\nsebelumnya. Sedangkan jika J dan K sama-sama bernilai 1 maka,\r\nkondisinya Toggle dari clock.\r\n\r\n3.2.5 D Flip – Flop\r\nAdapun hasil percobaan pada D Flip – Flop adalah sebagai\r\nberikut.\r\n\r\nTabel 3.5 D Flip-Flop\r\n\r\nS R I/O C1 Q ̅\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n\r\n19\r\n\r\nBerdasarkan data yang telah didapatkan, diketahui bahwa\r\nketika S = 1 dan R = 0 maka, didapatkan Q = 0 dan ̅ = 1 dan\r\nsebaliknya ketika S = 0 dan R = 1 maka, didapatkan output Q = 1\r\ndan ̅ = 0, pada 2 kasus ini bisa dilihat bahwa D Flip-Flop\r\nmenghasilkan output yang terbalik dari RS Flip Flop. Hal itu\r\ndikarenakan pada input resetnya diberi suatu inverter sehingga\r\nnilainya terbalik meski I/O dan clocknya diabaikan. Pada saat S,\r\nR dan I/O bernilai 1 serta diberikan clock didapatkan output Q = 1\r\ndan ̅ = 0, dan pada saat S dan R bernilai 1, dan I/O bernilai 0\r\nserta diberikan clock didapatkan output Q = 0 dan ̅ = 1. Dari\r\nkedua kasus tersebut didapatkan hasil seperti itu karena input\r\nresetny a di-invers-kan dan kemudian di-clock-an rangkaian\r\n\r\ntersebut sehingga, pada saat S dan R bernilai 1 dan R-nya di-\r\ninvers-kan maka, R menjadi 0 lalu inputnya berubah menjadi S =\r\n\r\n1 dan R = 0 dan kemudian di-clock-an sehingga S = 0 dan R = 1\r\ndan didapatkan hasil outputnya Q = 0 dan ̅ = 1 dan sebaliknya.\r\n\r\n1.2.1 T Flip – Flop\r\nAdapun hasil percobaan pada T Flip – Flop adalah sebagai\r\nberikut.\r\n\r\nTabel 3.6 T Flip-Flop\r\nC1 Q ̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\nBerdasarkan data yang telah didapatkan diketahui bahwa S =\r\n1 dan R = 1, pada clock pertama menghasilkan output Q = 0 dan\r\n̅ = 1 karena T flip-flop ini dibentuk dengan D Flip Flop maka,\r\ninput resetnya akan di-invers-kan oleh inverter menjadi S = 1 dan\r\nR = 0 kemudian rangkaian TFF di-clock-an sehingga output yang\r\n\r\n20\r\n\r\ndidapatkan menjadi Q = 0 dan ̅ = 1 dan pada clock seterusnya\r\nakan dibalik-balik hasil outputnya seperti yang bisa kita lihat pada\r\ntabel 3.5 T Flip Flop.\r\n\r\n21\r\nBAB IV\r\nANALISIS\r\n\r\n4.1 Kesimpulan\r\nBerdasarkan pada praktikum yang telah dilakukan mengenai\r\nADC/DAC didaptkan kesimpulan sebagai berikut.\r\n1. Jenis – jenis Multivibrator\r\na. Multivibrator Astabil\r\nKeadaan selalu berubah – ubah atau biasa disebut\r\nosilator.\r\nb. Multivibrator Bistabil\r\nMempunyai dua keadaan stabil.\r\nc. Multivibrator Monostabil\r\nMempunyai satu keadaan stabil.\r\n\r\n2. Memahami jenis Multivibrator pada Flip – Flop dimana\r\nsirkuit elektornik yang menghasilkan gelombang atau pulsa.\r\n3. Jenis – jenis Flip – Flop diantara lain adalah.\r\na. RS Flip – Flop\r\nRangkaian Flip – Flop yang mempunyai 2 jalan\r\nkeluar Q dan ̅ dan memiliki 2 masukan, yaitu Reset\r\ndan Set.\r\nb. CRS Flip – Flop\r\nRangkaian Flip – Flop yang dilengkapi dengan\r\nsebuah terminal pulsa clock. Pulsa Clock berfungsi\r\nmengatur kedaan Set dan Reset.\r\nc. D Flip – Flop\r\nD Flip – Flop adalah RS Flip – Flop yang ditambah\r\ndengan suatu inverter pada reset inputnya.\r\nd. T Flip – Flop\r\n\r\n22\r\n\r\nDapat dibentuk dari modifikasi Clocked RSFF, DFF\r\nmaupun JKFF. TFF mempunyai 2 buah terminal\r\noutput Q dan ̅. TFF banyak digunakan pada', 'FARHAN RAMADHAN', 'UNIT 1'),
(437, '3332210076', 'Prinsip kerja pada Reset and Set Flip-Flop pada dasarnya adalah akan\r\nmenyimpan data berupa bilangan biner sementara waktu ketika sumber\r\narus rangkaian masih menyala. Fungsi Set adalah digunakan untuk\r\nmemberikan nilai pada Q dari 0 ke 1, sedangkan fungsi reset adalah\r\ndigunakan untuk mereset nilai Q dari 1 ke 0. Nilai pada Q’ akan selalu\r\nberkebalikan dengan Q. Pada tabel hasil percobaan diatas diketahui pada\r\ndata dengan SR (0,0)dan (1,1) aka nada output Tak tentu dan Tak berubah,\r\ntentunya hal ini sudah sesuai dengan rujukan pustaka dan juga diktat\r\npercobaan\r\n\r\nBerdasarkan data dari Tabel diatas dapat diketahui bahwa RS Flip-Flop\r\nmemiliki dua buah gerbang inputan R dan S, dapat diketahui ketika R = 0\r\ndan S = 1, maka akan mengahasilkan Q = 1 dan = 0 maka ini\r\nmenandakan kondisi Set, jika kondisinya set maka RS Flip-Flop akan\r\nberhitung dan bekerja sesuai dengan gerbangnya. Kemudian selanjutnya\r\nketika R = 1 dan S = 0, maka akan menghasilkan keadaan atau kondisi\r\nReset, Jika kondisinya Reset maka RS Flip-Flop akan mengulangi\r\nhitungannya dari 0 lagi atau mengulangi programnya lagi. Pada saat input\r\nR = 0 dan S = 0, maka akan mengahasilkan Q dan bernilai 1, pada saat\r\nini RS Flip-Flop akan mengalami kondisi terlarang, kondisi ini tidak boleh\r\n\r\n12\r\n\r\nterjadi, karena RS Flip-Flop tidak dapat membaca atau memproses data\r\npada inputan. Oleh sebab itu Q dan akan mengalami 2 kondisi sekaligus\r\nyaitu Set dan Reset. Selanjutnya ketika R = 1 dan S = 1, maka akan\r\nmenghasilkan Q dan bernilai 0, maka RS Flip-Flop akan mengalami\r\nkondisi memory. Kondisi memory yaitu kondisi dimana Q tidak berubah\r\ndan RS Flip-Flop akan menggunakan inputan sebelumnya lagi dimulai dari\r\n0 lagi atau mengulangi programnya lagi.\r\n\r\n3.2.2 RS Flip-Flop dengan Gerbang NOR\r\n\r\nTabel 3.2 RS Flip-Flop dengan Gerbang NOR\r\nR S Q Kondisi\r\n0 1 1 0 Set\r\n0 0 1 1 Memory\r\n1 1 0 0 Terlarang\r\n1 0 0 1 Reset\r\nPada dasarnya prinsip kerja dari RS Flip-flop NOR akan sama dengan\r\nNAND, hanya saja yang menjadi perbedaan adalah penggunaan dari\r\ngerbang logikanya. Selain hal tersebut hal yang membedakan berikutnya\r\nadalah nilai output. Sebagaimana yang kita ketahui bahwa pada RSFF\r\nNOR nilai output Q tak tentu akan didapatkan ketika Reset and Set bernilai\r\n(1,1) sedangkan pada RSFF dengan gerbang NAND hal tersebut akan\r\nterjadi ketika input pada Reset and Set bernilai (0,0). Kemudian hal\r\ntersebut juga berlaku pada input Reset and Set pada RSFF NOR (0,0)\r\noutput yang dihasilkan adalah “tidak berubah”, jika pada rangkaian RSFF\r\ndengan NAND output “tidak berubah” akan dihasilkan ketika input dari\r\nReset and Set adalah (0,0).\r\nBerdasarkan data dari Tabel diatas dapat diketahui bahwa RS Flip-Flop\r\nmemiliki dua buah gerbang inputan R dan S, dapat diketahui pada\r\nGerbang NOR, kondisi terlarang dapat terjadi ketika R dan S bernilai 1.\r\nSelanjutnya akan mengalami kondisi memory jika memiliki inputan R dan\r\nS bernilai 0\r\n\r\n13\r\n\r\n3.2.3 JK Master Slave Flip-Flop\r\nJk Master Slave Flip-Flop adalah Flip-Flop yang memiliki 2\r\ninputan atau lebih dan tidak adanya kondisi terlarang, Namu pada kondisi\r\nterlarang tersebut bukan dihilangkan melainkan digantikan dengan\r\nkeadaan atau kondisi toggle. Dari 2 inputan yang dimaksud adalah J dan K\r\nyang memiliki fungsi sama seperti R dan S. Jika ditemukan atau terdapat\r\nclock maka akan terjadi perubahan pada outputnya. Berikut tabel\r\nkebenaran dari JK Master Slave Flip-Flop.\r\nTabel 3.3 JK Master Slave Flip-Flop\r\n\r\nJ K C1 Q Kondisi\r\n1 0 1 0 Set\r\n1 1 0 1 Toggle\r\n1\r\n0\r\n0 1 0 Set\r\n0\r\n0\r\n0\r\n0\r\n0 1 0 Memory\r\n0 1 0 1 Reset\r\n0 0 0 1 Memory\r\n1 0 1 0 Set\r\n1 1 0 1 Toggle\r\n1 0 1 0 Set\r\n0 0 1 0 Memory\r\n0 1 0 1 Reset\r\n\r\nBerdasarkan data dari tabel JK Master Slave Flip-Flop yang mimiliki tiga\r\nbuah terminal inputan yaitu J, K, dan CL(Clock), ketika Output Q = 1 dan =\r\n0 maka akan disebut dengan kondisi Set. Selanjutnya ketika Q = 0 dan =\r\n1 maka akan disebut dengan kondisi Reset. Pada kondisi memory terjadi ketika\r\nQ dan sama seperti sequense sebelumnya, maka ini disebut dengan\r\nkondisi memory. Kondisi memory ditandai dengan J dan K bernilai 0. Dan\r\npada kondisi Toggle ketika Q dan berkebalikan dengan sequense\r\nsebelumnya, maka dinamakan kondisi toggle. Kondisi toggle ditandai\r\ndengan J dan K bernilai 1.\r\n\r\n14\r\n\r\n3.2.4 D Flip-Flop\r\nD Flip-Flop sudah tidak terjadi lagi kondisi output memory dan\r\ntoggle, namun pada D Flip-Flop ini hanya berfokus pada 2 kondisi\r\nyaitu Set dan Reset.\r\n\r\nTabel 3.4 D Flip-Flop\r\n\r\nS R I/O C1 Q\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\nPada tabel kebenaran diatas hanya perlu berfokus pada 1 parameter\r\nsaja, yaitu I/O atau disebut variabel. Jika kita lihat pada tabel\r\nkebenaran diatas kita fokuskan para I/O, ketika I/O bernilai 1 maka\r\nQ akan bernilai 1, ini disebut dengan kondisi Set. sedangkan ketika\r\nI/O bernilai 0 maka pada Q akan memiliki 0 dan ini dinamakan\r\nkondisi reset.\r\n\r\n15\r\n\r\n3.2.5 T Flip-Flop\r\nPada percobaan T Flip-Flop kita dapat melihat pada Tabel\r\nkebenaran dibawah ini:\r\n\r\nTabel 3.5 T Flip-Flop\r\n\r\nC1 Q\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nPada T Flip-Flop ini hanya memiliki satu buah kondisi yaitu Toggle, jadi\r\nketika sequense keluaran sebelumnya Q = 0 dan = 1, maka keluaran\r\nselanjutnya akan memiliki nilai Q =1 dan = 0. Maka dapat diketahui\r\nkeluaran dari masing- masing Q dan hanya berkebalikan dengan Sequense\r\nsebelumnya.\r\n\r\n16\r\n\r\n3.2.6 Multivibrator Bistabil\r\nMultivibrator Bistabil yaitu Multivibrator yang memiliki keluaran\r\ndengan dua keadaan stabil, dua keadaannya yaitu Pulsa triger pada\r\nmasukan rangkaian akan menyebabkan rangkaian diasumsikan dengan\r\nkondisi stabil pada salah satu dan Pulsa kedua akan menyebabkan kondisi\r\nstabil pada lainnya. Output pada rangkaian multivibrator Bistabil akan\r\nlompat pada satu kondisi (Flip) pada saat dipicu dan bergeser kembali ke\r\nkondisi (Flop) selanjutnya yang dipicu dengan pulsa triger selanjutnya.\r\n\r\nTabel 3. 6 Multivibrator Bistabil\r\nC1 Q ̅\r\n1 0\r\n0 1\r\n1 0\r\n0 1\r\n\r\nBerdasarkan data dari tabel diatas dapat diketahui bahwa akan tetap\r\ndalam kondisi tersebut sampai ada pulsa Triger untuk merubah nya.\r\nRangkaian akan menjadi stabil pada suatu kondisi dan tidak akan\r\nberubah menjadi Toggle sampai ada perintah yang diberi yaitu pulsa\r\nTriger.\r\n\r\n17\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nKesimpulan dalam percobaan ini adalah :\r\n1. Jenis flip flop terdiri dari:\r\na. JK Flip-Flop digunakan sebagai komponen dasar suatu counter atau\r\npencacah naik (up counter) ataupun pencacah turun (down counter).\r\nb. RS Flip-Flop mempunyai 2 masukan yaitu set dan reset, set berfungsi\r\nuntuk menyetel keluaran Flip-Flop atau Output Flip-Flop menjadi berlogika 1.\r\n\r\nc. Dflip-Flop yaitu salah satu Flip-Flop yang dapat menyimpan data, Dflip-\r\nFlop dapat digunakan untuk menyimpan data secara statis dan dinamis tergantung\r\n\r\npada desain sirkuit.\r\nd. CRS Flip-Flop difungsikan untuk mengatur Set dan Reset. Bila pulsa\r\nclock berlogika 0, maka perubahan logik pada input R dan S tidak akan\r\nmengakibatkan perubahan pada output Q dan Qnot. Akan tetapi apabila pulsa\r\nclock berlogik 1, maka perubahan pada input R dan S dapat mengakibatkan\r\nperubahan pada output Q dan Q not.\r\ne. T Flip-Flop berfungsi untuk menyimpan data biner secara semi permanen\r\ndan membuat rangkaian counter atau pencacah.\r\n\r\n2. Multivibrator adalah sirkuit yang menghasilkan gelombang\r\nAda 3 macam yaitu\r\n1. Multivibrator astabil\r\n2. Multivibrator bistabil\r\n3. Multivibrator monostabil', 'LINDU SURYA TELAUMBANUA', 'UNIT 1'),
(438, '3332210072', 'Dari data dari percobaan multivibrator bistabil cara kerja dan data yang\r\ndihasilkan juga sama seperti T flip-flop dimana dapat disimpulkan bahwa nilai\r\noutputnya berdasarkan pada input clock yang diberikan. yang berbeda disini\r\ndari T flip flop hanya komponen untuk membangunnya untuk multivibrator\r\nbistabil ini menggunakan JK flip-flop. Saat clock pertama nilai outputnya yaitu\r\nQ=0 dan Q’=1, saat clock kedua nilai outputnya berubah menjadi Q=1 dan Q’=0\r\nbegitupun seterusnya nilai outputnya akan terus berubah seiring dengan clock\r\nyang diberikan.\r\n2. RS Flip-Flop Dengan Gerbang NAND\r\nBerikut adalah data yang didapat pada percobaan RS Flip-Flop dengan\r\ngerbang NAND\r\n\r\nTabel 3.2 RS Flip-Flop Gerbang NAND\r\nR S Q Q ̅\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 0 1\r\n1 0 0 1\r\n\r\ndari data diatas disimpulkan bahwa saat nilai input R = 0 dan input S = 1\r\nmaka output Q = 1 dan Q’ = 0. saat input R dan S nya 0 maka output Q dan\r\nQ’ sama sama 1 dimana dalam flip flop ini merupakan kondisi terlarang.\r\nkemudian saat nilai input R = 1 dan S = 0 maka hasil outputnya yaitu Q = 0\r\ndan Q’ = 1. Saat input R dan S nya sama sama bernilai 1 maka akan terjadi\r\nyang Namanya memory latch dimana hasil outputnya akan mengikuti hasil\r\noutput sebelumnya. contohnya disini output sebelumnya yaitu Q = 1 dan Q’\r\n\r\n11\r\n\r\n= 0 maka output dari memory latch ini akan mengikuti juga yaitu Q =1 dan\r\nQ’= 0.\r\n3. RS Flip Flop Dengan Gerbang NOR\r\nBerikut adalah data yang didapatkan dari percobaan RS flip flop dengan\r\ngerbang NOR.\r\n\r\nTabel 3.3 RS Flip-Flop Dengan Gerbang NOR\r\nR S Q Q ̅\r\n0 1 1 0\r\n0 0 1 0\r\n1 1 0 0\r\n1 0 0 1\r\n\r\nData tabel dari percobaan dengan gerbang NOR menunjukkan bahwa hasil\r\noutputnya berbanding terbalik dengan menggunakan gerbang NAND\r\ndimana pada gerbang NOR untuk keadaan memory terjadi pada saat kedua\r\ninputnya sama sama bernilai 0 dan untuk kondisi terlarang pada gerbang\r\nNOR ini adalah pada saat nilai inputnya sama sama bernilai 1.\r\n4. JK Master Slave Flip-Flop\r\nBerikut adalah data yang didapat dari percobaan JK master slave flip-flop.\r\n\r\nTabel 3.4 JK Master Slave Flip-Flop\r\n\r\nJ K C1 Q Q ̅ Kondisi\r\n1 0\r\n\r\n0 1 Toggle\r\n\r\n1 1\r\n\r\n1 0 Toggle\r\n1 0 0 1 Toggle\r\n0 0\r\n\r\n0 1 Reset\r\n\r\n0 1\r\n\r\n0 1 Reset\r\n\r\n0 0\r\n\r\n0 1 Reset\r\n\r\n1 0\r\n\r\n1 0 Set\r\n\r\n1 1\r\n\r\n1 0 Set\r\n\r\n1 0\r\n\r\n1 0 Set\r\n\r\n12\r\n\r\n0 0\r\n\r\n0 1 Memory\r\n0 1 0 1 Memory\r\n\r\nberikut adalah penjelasan data yang didapatkan dari percobaan diatas.\r\nKetika nilai input J = 1 dan K = 0, ini merupakan kondisi set dimana hasil\r\noutputnya yaitu untuk Q = 1 dan Q’ = 0. Ketika nilai input J = 0 dan K = 1\r\nmaka keadaan ini disebut keadaan reset dengan nilai output yaitu Q = 0 dan\r\nQ’ = 1. Ketika nilai input J dan K sama sama 0 dalam JK flip flop merupakan\r\nkondisi memory dimana nilai outputnya akan mengikuti nilai output\r\nsebelumnya. Contohnya disini nilai output sebelumnya yaitu Q = 0 dan Q’\r\n= 1 maka dalam keadaan memory maka nilai outputnya juga akan mengikuti\r\noutput sebelumnya yaitu Q = 0 dan Q’ = 1. Pada JK flip flop ini tidak ada\r\nyang Namanya kondisi terlarang, akan tetapi diganti menjadi kondisi toggle.\r\nKetika nilai input J dan K sama sama bernilai 1, ini merupakan keadaan\r\ntoggle dimana nilai outputnya akan berubah-ubah sesuai dengan clock yang\r\ndiberikan.\r\n5. D Flip-Flop\r\nBerikut adalah data yang didapat dari percobaan D flip-flop\r\n\r\nTabel 3.5 D Flip-Flop\r\n\r\nS R I/O C1 Q Q ̅\r\n1 0 X\r\n\r\n0 1\r\n\r\n0 1 X\r\n\r\n1 0\r\n\r\n1 1 1\r\n\r\n1 0\r\n\r\n1 1 1\r\n\r\n1 0\r\n\r\n1 1 0\r\n\r\n0 1\r\n\r\n1 1 0\r\n\r\n0 1\r\n\r\n1 1 1\r\n\r\n1 0\r\n\r\n1 1 0\r\n\r\n0 1\r\n\r\nBerikut adalah pembahasan dari D flip flop. Saat S=1 dan R=0, data atau\r\nI/O nya diabaikan sehingga nilai outputnya Q=0 dan Q’=1. Sama juga untuk\r\n\r\n13\r\n\r\nS=0 dan R=1 data I/O nya diabaikan sehingga nilai outputnya Q=1 dan\r\nQ’=0. Kemudian saat nilai input S=1 dan R=1 maka disini data atau I/O nya\r\ndiperhitungkan. saat nilai I/O nya = 1 maka outputnya Q=1 dan Q’=0 dan\r\nuntuk nilai I/O nya = 0 maka outputnya Q=0 dan Q’=1. Saat pergantian\r\nclock nilai outputnya tidak akan berubah.\r\n6. T Flip-Flop\r\nBerikut adalah data yang didapatkan dari percobaan T flip-flop\r\n\r\nTabel 3.6 T Flip-Flop\r\n\r\nC1 Q Q ̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nT flip flop dibangun menggunakan D flip-flop. Dari data dari percobaan T\r\nflip-flop dapat disimpulkan bahwa input pada T flip-flop ini nilai outputnya\r\nberdasarkan pada clock yang diberikan. Saat clock pertama hasil outputnya\r\nyaitu Q=0 Q’=1, saat clock kedua nilai outputnya berubah menjadi Q=1 dan\r\nQ’=0 begitupun seterusnya nilai outputnya akan terus berubah seiring\r\ndengan clock yang diberikan.\r\n\r\n14\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nBerdasarkan praktikum yang telah dilakukan mengenai flip-flop maka dapat\r\ndiambil kesimpulan sebagai berikut:\r\n\r\n1. Rangkaian Flip-flop dibagi menjadi beberapa jenis, yaitu S-R Flip-flop, D Flip-\r\nflop, T Flip-flop dan JK Flip-flop.\r\n\r\n2. Tiap-Tiap jenis flip-flop memliliki sifat dan kegunaannya masing masing\r\ncontohnya JK flip-flop yang mana ia tidak memiliki kondisi terlarang akan\r\ntetapi diganti dengan kondisi toggle\r\n3. Ada tiga tipe multivibrator, yaitu multivibrator monostabil, bistabil, dan astabil.\r\n4. Diketahui cara merangkai multivibrator contohnya pada multivibrator bistabil\r\nia dibangun menggunakan JK flip-flop.', 'MUHAMMAD TAMIR HADID', 'UNIT 1'),
(439, '3332210005', 'Pada percobaan multivibrator astabil, mula mula dibuat rangkaiannya seperti pada\r\ngambar berikut.\r\n\r\n13\r\n\r\nGambar 3.1 rangkaian multivibrator astabil\r\nPada multivibrator astabil dilakukan pengamatan terhadap bentuk sinyal yang\r\ndihasilkan yang dapat dilihat pada osiloskop, dimana yang pertama adalah melihat\r\nbentuk sinyal yang dihasikan dengan menggunakan 1 kilo ohm resistor 10 μF\r\nkapasitor dan didapatkan hasil seperti gambar berikut\r\n\r\nGambar 3.2 multivibrator astabil 1 kilo resistor\r\nPada gambar uji coba diatas didapatkan bentuk sinyal demikian, dengan besar\r\nvolt/div sebesar 2 volt dan time/ div sebesar 20 ms. Selanjutnya dilakukan\r\npercobaan untuk melihat bentuk sinyal yang dihasilkan dengan menggunakan 10k\r\nohm resistor dan 10 μF kapasitor dan didapatkan hasil seperti gambar berikut\r\n\r\n14\r\n\r\nGambar 3.3 Multivibrator astabil 10 kilo resistor\r\nPada gambar uji coba diatas didapatkan bentuk sinyal demikian, dengan besar\r\nvolt/div sebesar 2 volt dan time/ div sebesar 20 ms. Dari kedua gambar diatas dapat\r\ndilihat perbedaanya bahwa dengan berbeda besar dari jumlah resistor yang\r\ndigunakan akan mempengaruhi pada bentuk sinyal yang dihasilkan.\r\n3.2.2 Analisis Percobaan Multivibrator Bistabil\r\nPada percobaan multivibrator bistabil dilakukan dengan Menyusun\r\nrangkaian multivibrator bistabil seperti gambar berikut\r\n\r\nGambar 3.4 Rangkaian Multivibrator Bistabil\r\n\r\nPercobaan pada multivibrator bistabil dilakukan dengan mengoperasikan\r\nrangkaian diatas dengan menekan tombol clock, dan berikut hasil yang didapatkan.\r\n\r\n15\r\n\r\nTable 3.1 Hasil Percobaan Multivibrator Bistabil\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nDari tabel percobaan diatas dapat terlihat bahwa hal ini sejalan dengan teori\r\ndari multivibrator bistabil yaitu multivibrator yang memiliki dua keadaan stabil,\r\ndimana kedua output merupakan output yang stabil, Ketika clock ditekan maka\r\noutput yang tertampil akan bergantian bertukaran posisi seperti pada tabel.\r\n3.2.3 Analisis Percobaan RSFF NAND\r\nPada percobaan ini mula mula dibuat rangkaian dari Reset Set Flip Flop dengan\r\ngerbang NAND menggunakan proteus mengikuti gambar pada prosedur percobaan\r\nsebagai berikut.\r\n\r\nGambar 3.5 RSFF NAND\r\nDalam RSFF NAND berlaku Ketika R = 0 dan S = 1 akan memberikan keadaan\r\nSET (Q = 1 dan Q’ = 0). Ketika R =1 dan S = 0, akan memberikan keadaan reset\r\n(Q = 0 dan Q’ = 1). Namun Ketika R dan S bernilai 0 maka akan berada dalam\r\nkeadaan pacu (racing) sehingga harus dihindari, Ketika R dan S keduanya 1 maka\r\n\r\n16\r\n\r\nakan masuk pada situasi latch yaitu outputnya akan mengulang hasil output\r\nsebelumnya. Berikut merupakan tabel hasil percobaan RSFF NAND\r\nTable 3.2 Hasil Percobaan RSFF NAND\r\nR S Q Q̅ Kondisi\r\n0 1 1 0 SET\r\n0 0 1 1 TERLARANG\r\n1 1 0 1 LATCH\r\n1 0 0 1 RESET\r\n\r\n3.2.4 Analisis Percobaan RSFF NOR\r\nPada percobaan ini mula mula dibuat rangkaian dari Reset Set Flip Flop dengan\r\ngerbang NOR menggunakan proteus mengikuti gambar pada prosedur percobaan\r\nsebagai berikut\r\n\r\nGambar 3.6 RSFF NOR\r\n\r\nDalam RSFF NOR berlaku Ketika R = 0 dan S = 1 akan memberikan keadaan SET\r\n(Q = 1 dan Q’ = 0). Ketika R =1 dan S = 0, akan memberikan keadaan reset (Q =\r\n0 dan Q’ = 1). Namun Ketika R dan S bernilai 1 maka akan berada dalam keadaan\r\npacu (racing) sehingga harus dihindari, Ketika R dan S keduanya 0 maka akan\r\n\r\n17\r\n\r\nmasuk pada situasi latch yaitu outputnya akan mengulang hasil output sebelumnya.\r\nBerikut merupakan tabel hasil percobaan RSFF NOR\r\n\r\nTable 3.3 Hasil Percobaan RSFF NOR\r\nR S Q Q̅ Kondisi\r\n0 1 1 0 SET\r\n0 0 1 0 LATCH\r\n1 1 0 0 TERLARANG\r\n1 0 0 1 RESET\r\n\r\nDari kedua percobaan di atas, yakni RSFF NAND dan RSFF NOR dapat ditarik\r\nkesimpulan sebagai berikut\r\n1. Kondisi terlarang untuk RS Flip-Flop gerbang NAND adalah R = 0 ; S = 0\r\n2. Kondisi terlarang untuk RS Flip-Flop gerbang NOR adalah R = 1 ; S = 1\r\n3. Kondisi latch untuk RS Flip-Flop gerbang NAND adalah R = 1 ; S = 1\r\n4. Kondisi latch untuk RS Flip-Flop gerbang NOR adalah R = 0 ; S = 0\r\n5. Kondisi Q dan Q̅ selalu berlawanan.\r\n\r\n3.2.5 Analisis Percobaan JK Master Slave Flip-Flop\r\nPada percobaan ini mula mula dibuat rangkaian dari JK Master Flip Flop dengan\r\nmenggunakan proteus mengikuti gambar pada prosedur percobaan sebagai berikut\r\n\r\nGambar 3.7 J-K Master Slave Flip Flop\r\n\r\n18\r\n\r\nDalam J-K Master Slave Flip Flop berlaku Ketika CLK = 0, J = 0 dan K = 1 akan\r\nmemberikan keadaan RESET (Q = 0 dan Q’ = 1). Ketika J =1 dan K = 0,, akan\r\nmemberikan keadaan SET (Q = 1 dan Q’ = 0). Namun Ketika R dan S bernilai 1\r\nmaka akan berada dalam keadaan membalik output sebelumnya, R dan S keduanya\r\n0 maka akan masuk pada situasi latch yaitu outputnya akan mengulang hasil output\r\nsebelumnya. Berikut merupakan tabel hasil percobaan J-K Master Slave Flip Flop\r\n\r\nTable 3.4 Hasil Percobaan JKMS Flip Flop\r\nJ K C1 Q Q̅ Kondisi\r\n1 0 1 0 SET\r\n1 1 0 1 MEMBALIK\r\n1 0 1 0 SET\r\n0 0 1 0 LATCH\r\n0 1 0 1 RESET\r\n0 0 0 1 LATCH\r\n1 0 1 0 SET\r\n1 1 0 1 MEMBALIK\r\n1 0 1 0 SET\r\n0 0 1 0 LATCH\r\n0 1 1 0 SET\r\n\r\n3.2.6 Analisis Percobaan D Flip Flop\r\nPada percobaan ini mula mula dibuat rangkaian dari D Flip Flop dengan\r\nmenggunakan proteus mengikuti gambar pada prosedur percobaan sebagai berikut\r\n\r\n19\r\n\r\nGambar 3.8 D Flip Flop\r\nPada percobaan diatas didapatkan hasil sebagai berikut\r\n\r\nTable 3. 5 Hasil Percobaan D FLIP FLOP\r\n\r\nS R I/O C1 Q Q̅\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n\r\nSehingga Ketika inputan diberikan nilai tapi tidak ditekan clock maka output yang\r\nkeluar akan hanya balikan dari nilai tersebut, berbeda halnya Ketika input di\r\ntetapkan sebagai 1 1 dan clock yang diubah ubah maka dapat dilihat pada tabelnya\r\nbahwa Ketika clock 1 maka output akan dalam kondisi SET dan sebaliknya Ketika\r\nclock 0 maka output akan dalam kondisi reset\r\n\r\n20\r\n\r\n3.2.7 Analisis Percobaan T Flip Flop\r\nPada percobaan ini mula mula dibuat rangkaian dari T Flip Flop dengan\r\nJKFFmenggunakan proteus mengikuti gambar pada prosedur percobaan sebagai\r\nberikut\r\n\r\nGambar 3.9 T Flip Flop\r\nBerikut merupakan tabel hasil percobaan rangkaian toggle flip flop\r\nTable 3. 6 Hasil Percobaan T Flip Flop\r\n\r\nC1 Q Q̅\r\n\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nFungsi dari T Flip Flop adalah untuk mengatasi kondisi terlarang pada rangkaian\r\nRSFF , dimana dslsm percobaanya etika clock dalam kondisi 1, maka saat input T\r\nbergantian diberikan sebagai 0, 1 maka hasil yang keluar akan bergantian pula\r\nsebagai SET dan RISET\r\n\r\n21\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 KESIMPULAN\r\nBerdasarkan hasil dan skema percobaan yang telah dilakukan didapatkan\r\nkesimpulan sebagai berikut\r\n1. Dapat mengenal jenis jenis dari flip flop, seperti SR Flip Flop, J-K Flip\r\nFlop, D Flip Flop dan sebagainya\r\n2. Dapat mengetahui suatu sifat serta kegunaan dari masing masing flip flop\r\n3. Mengetahui jenis vibrator dan dapat memahami pula cara kerjanya seperti\r\ncara kerja dari multivibrator astabil dan bistbabil', 'YUSUF BUDI KUSUMA', 'UNIT 1');
INSERT INTO `plagiator_postmodel` (`id`, `nim`, `isi_laprak`, `nama`, `unit`) VALUES
(440, '3332210057', 'Pada praktikum kali ini untuk memahami cara kerja dari jenis-jenis\r\nrangkaian Flip-Flop dan macam-macam rangkaian Multivibrator, Berikut\r\n\r\nini adalah data hasil dari percobaan beserta analisis dari praktikum Flip-\r\nFlop.\r\n\r\n3.2.1 RS Flip-Flop dengan Gerbang NAND\r\n\r\nPada RS Flip-Flop memiliki 2 nilai Masukan dan juga inputan,\r\nyaitu “R” dan “S”, dimana R adalah RESET dan S adalah SET. Untuk\r\nmelihat jelas dan menganalisis data pada percobaan dapat dilihat pada\r\nTabel dibawah ini.\r\nTabel 3.1 RS Flip-Flop dengan Gerbang NAND[2]\r\nR S Q ̅ Kondisi\r\n\r\n16\r\n\r\n0 1 1 0 Set\r\n0 0 1 1 Terlarang\r\n1 0 0 1 Reset\r\n1 1 0 0 Memory\r\n\r\nBerdasarkan data dari Tabel diatas dapat diketahui bahwa RS Flip-Flop\r\nmemiliki dua buah gerbang inputan R dan S, dapat diketahui ketika R = 0\r\ndan S = 1, maka akan mengahasilkan Q = 1 dan ̅ = 0 maka ini\r\nmenandakan kondisi Set, jika kondisinya set maka RS Flip-Flop akan\r\nberhitung dan bekerja sesuai dengan gerbangnya. Kemudian selanjutnya\r\nketika R = 1 dan S = 0, maka akan menghasilkan keadaan atau kondisi\r\nReset, Jika kondisinya Reset maka RS Flip-Flop akan mengulangi\r\nhitungannya dari 0 lagi atau mengulangi programnya lagi. Pada saat input\r\nR = 0 dan S = 0, maka akan mengahasilkan Q dan ̅ bernilai 1, pada saat\r\nini RS Flip-Flop akan mengalami kondisi terlarang, kondisi ini tidak boleh\r\nterjadi, karena RS Flip-Flop tidak dapat membaca atau memproses data\r\npada inputan. Oleh sebab itu Q dan ̅ akan mengalami 2 kondisi sekaligus\r\nyaitu Set dan Reset. Selanjutnya ketika R = 1 dan S = 1, maka akan\r\nmenghasilkan Q dan ̅ bernilai 0, maka RS Flip-Flop akan mengalami\r\nkondisi memory. Kondisi memory yaitu kondisi dimana Q tidak berubah\r\ndan RS Flip-Flop akan menggunakan inputan sebelumnya lagi dimulai dari\r\n0 lagi atau mengulangi programnya lagi.\r\n3.2.2 RS Flip-Flop dengan Gerbang NOR\r\n\r\nPada RS Flip-Flop memiliki 2 nilai Masukan dan juga inputan,\r\nyaitu “R” dan “S”, dimana R adalah RESET dan S adalah SET. Untuk\r\nmelihat jelas dan menganalisis data pada percobaan dapat dilihat pada\r\nTabel dibawah ini.\r\n\r\nTabel 3.2 RS Flip-Flop dengan Gerbang NOR[2]\r\nR S Q ̅ Kondisi\r\n0 1 1 0 Set\r\n0 0 1 1 Memory\r\n\r\n17\r\n\r\n1 1 0 0 Terlarang\r\n1 0 0 1 Reset\r\n\r\nBerdasarkan data dari Tabel diatas dapat diketahui bahwa RS Flip-Flop\r\nmemiliki dua buah gerbang inputan R dan S, dapat diketahui pada\r\nGerbang NOR, kondisi terlarang dapat terjadi ketika R dan S bernilai 1.\r\nSelanjutnya akan mengalami kondisi memory jika memiliki inputan R dan\r\nS bernilai 0\r\n3.2.3 JK Master Slave Flip-Flop\r\n\r\nJk Master Slave Flip-Flop adalah Flip-Flop yang memiliki 2\r\ninputan atau lebih dan tidak adanya kondisi terlarang, Namu pada kondisi\r\nterlarang tersebut bukan dihilangkan melainkan digantikan dengan\r\nkeadaan atau kondisi toggle. Dari 2 inputan yang dimaksud adalah J dan K\r\nyang memiliki fungsi sama seperti R dan S. Jika ditemukan atau terdapat\r\nclock maka akan terjadi perubahan pada outputnya. Berikut tabel\r\nkebenaran dari JK Master Slave Flip-Flop.\r\nTabel 3.3 JK Master Slave Flip-Flop[2]\r\n\r\nJ K C1 Q ̅ Kondisi\r\n1 0 1 0 Set\r\n1 1 0 1 Toggle\r\n1\r\n0\r\n0 1 0 Set\r\n0 0 1 0 Memory\r\n0 1 0 1 Reset\r\n0 0 0 1 Memory\r\n1 0 1 0 Set\r\n1 1 0 1 Toggle\r\n1 0 1 0 Set\r\n0 0 1 0 Memory\r\n0 1 0 1 Reset\r\n\r\n18\r\n\r\nBerdasarkan data dari tabel JK Master Slave Flip-Flop yang\r\nmimiliki tiga buah terminal inputan yaitu J, K, dan CL(Clock), ketika\r\nOutput Q = 1 dan ̅ = 0 maka akan disebut dengan kondisi Set.\r\nSelanjutnya ketika Q = 0 dan ̅ = 1 maka akan disebut dengan\r\nkondisi Reset. Pada kondisi memory terjadi ketika Q dan ̅ sama seperti\r\nsequense sebelumnya, maka ini disebut dengan kondisi memory. Kondisi\r\nmemory ditandai dengan J dan K bernilai 0. Dan pada kondisi Toggle\r\nketika Q dan ̅ berkebalikan dengan sequense sebelumnya, maka\r\ndinamakan kondisi toggle. Kondisi toggle ditandai dengan J dan K\r\nbernilai 1.\r\n3.2.4 D Flip-Flop\r\nD Flip-Flop sudah tidak terjadi lagi kondisi output memory dan\r\ntoggle, namun pada D Flip-Flop ini hanya berfokus pada 2 kondisi\r\nyaitu Set dan Reset.\r\n\r\nTabel 3.4 D Flip-Flop[2]\r\n\r\nS R I/O C1 Q ̅\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n\r\nPada tabel kebenaran diatas hanya perlu berfokus pada 1 parameter\r\nsaja, yaitu I/O atau disebut variabel. Jika kita lihat pada tabel\r\nkebenaran diatas kita fokuskan para I/O, ketika I/O bernilai 1 maka\r\nQ akan bernilai 1, ini disebut dengan kondisi Set. sedangkan ketika\r\nI/O bernilai 0 maka pada Q akan memiliki 0 dan ini dinamakan\r\nkondisi reset.\r\n\r\n19\r\n\r\n3.2.5 T Flip-Flop\r\nPada percobaan T Flip-Flop kita dapat melihat pada Tabel\r\nkebenaran dibawah ini:\r\n\r\nTabel 3.5 T Flip-Flop[2]\r\nC1 Q ̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\nPada T Flip-Flop ini hanya memiliki satu buah kondisi yaitu Toggle, jadi\r\nketika sequense keluaran sebelumnya Q = 0 dan ̅ = 1, maka keluaran\r\nselanjutnya akan memiliki nilai Q =1 dan ̅ = 0. Maka dapat\r\ndiketahui keluaran dari masing-masing Q dan ̅ hanya berkebalikan\r\ndengan Sequense sebelumnya.\r\n3.2.6 Multivibrator Bistabil\r\n\r\nMultivibrator Bistabil yaitu Multivibrator yang memiliki keluaran\r\ndengan dua keadaan stabil, dua keadaannya yaitu Pulsa triger pada\r\nmasukan rangkaian akan menyebabkan rangkaian diasumsikan dengan\r\nkondisi stabil pada salah satu dan Pulsa kedua akan menyebabkan kondisi\r\nstabil pada lainnya. Output pada rangkaian multivibrator Bistabil akan\r\nlompat pada satu kondisi (Flip) pada saat dipicu dan bergeser kembali ke\r\nkondisi (Flop) selanjutnya yang dipicu dengan pulsa triger selanjutnya.\r\n\r\nTabel 3. 6 Multivibrator Bistabil[2]\r\n\r\nC1 Q -\r\n1 0\r\n\r\n0 1\r\n1 0\r\n0 1\r\n\r\nBerdasarkan data dari tabel diatas dapat diketahui bahwa akan tetap\r\n\r\n20\r\n\r\ndalam kondisi tersebut sampai ada pulsa Triger untuk merubah nya.\r\nRangkaian akan menjadi stabil pada suatu kondisi dan tidak akan\r\nberubah menjadi Toggle sampai ada perintah yang diberi yaitu pulsa.\r\n\r\n21\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nBerdasarkan percobaan praktikum “Flip-Flop” yang telah dilaksanakan,\r\nmaka dapat ditarik kesimpulan sebagai berikut\r\n\r\n1. Pada Flip-Flop memiliki Jenis-jenis nya yaitu, RS Flip-Flop, JK Flip-\r\nFlop yang merupakan pembaharuan dari RS Flip-Flop, D Flip-Flop\r\n\r\nyang merupakan pecahan dari JKFF, dan juga T Flip-Flop yang\r\nmerupakan bagian dari JKFF.\r\n2. Flip-Flop memiliki sifat dan kegunaan antara lain yaitu :\r\na. JK Flip-Flop digunakan sebagai komponen dasar suatu counter atau\r\npencacah naik (up counter) ataupun pencacah turun (down\r\ncounter).\r\nb. RS Flip-Flop mempunyai 2 masukan yaitu set dan reset, set\r\nberfungsi untuk menyetel keluaran Flip-Flop atau Output Flip-Flop\r\nmenjadi berlogika 1.\r\nc. Dflip-Flop yaitu salah satu Flip-Flop yang dapat menyimpan data,\r\nDflip-Flop dapat digunakan untuk menyimpan data secara statis\r\ndan dinamis tergantung pada desain sirkuit.\r\nd. CRS Flip-Flop difungsikan untuk mengatur Set dan Reset. Bila\r\npulsa clock berlogika 0, maka perubahan logik pada input R dan S\r\ntidak akan mengakibatkan perubahan pada output Q dan Qnot.\r\nAkan tetapi apabila pulsa clock berlogik 1, maka perubahan pada\r\ninput R dan S dapat mengakibatkan perubahan pada output Q dan\r\nQ not.\r\ne. T Flip-Flop berfungsi untuk menyimpan data biner secara semi\r\npermanen dan membuat rangkaian counter atau pencacah.\r\n3. Multivibrator mempunyai jenis dan cara kerjanya, berdasarkan Jenis\r\nMultibrator Monostabil, bistabil dan astabil. Multivibrator astabil cara\r\nkerjanya yaitu menggunakan sinyal output untuk mengisi sinyal input.\r\nMultivibrator monostabil cara kerjanya yaitu waktu transistor masuk ke\r\n\r\n22\r\n\r\nkeadaan stabil, maka pulsa pemicu akan diberi supaya keadaannya bisa\r\nberubah. Multivibrator bistabil cara kerjanya adalah membutuhkan\r\npemicu supaya bisa melakukan perubahan berdasarkan keadaan stabil\r\nke yang lainnya.', 'RANDY ELEANOR', 'UNIT 1'),
(441, '3332210015', 'Adapun hasil percobaan pada multivibrator bistabil adalah sebagai\r\nberikut.\r\n\r\nTabel 3.1. Multivibrator Bistabil\r\nC1 Q ̅\r\n1 0\r\n0 1\r\n1 0\r\n0 1\r\n\r\nPada percobaan bistabil rangkaian hanya di clock sehingga\r\nmenghasilkan output menjadi 1 atau 0 secara bergantian\r\n\r\n3.2.2 RS Flip Flop dengan gerbang NAND\r\n\r\nTabel 3.2 RS Flip-Flop dengan Gerbang NAND\r\nR S Q ̅\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 0 1\r\n\r\nPada percobaan flip-flop dengan gerbang NAND, apabila input S\r\nberinputkan 1 serta R berinputkan 0, maka output Q akan berlogika\r\n1,dan output Q false akan menjadi 0, serta kebalikannya. Lalu ketika\r\ninput S berinputkan 0 serta R berinputkan 1, maka keadaan output Q\r\nakan berubah menjadi 1. Dan output Q false akan menjadi 1. Tetapi\r\napabila S serta R keduanya diganti menjadi berlogika 1 maka, output Q\r\nakan mengikuti keadaan sebelumnya.\r\n\r\n3.2.3 RS Flip Flop dengan gerbang NOR\r\n\r\nTabel 3.3. RS Flip-Flop dengan Gerbang NOR\r\nR S Q ̅\r\n0 1 1 0\r\n0 0 1 0\r\n1 1 0 0\r\n1 0 0 1\r\n\r\nPada percobaan RS flip- flop gerbang NOR apabila input R diinputkan\r\n1 serta S diinputkan 0, maka output Q akan menghasilkan logika 1.\r\nSebab output gerbang NOR awal dihubungkan dengan input gerbang\r\nNOR yang kedua, maka pada saat output Q bernilai 1 maka output Q’\r\nakan berkondisi kebalikannya..\r\n3.2.4 JK Master Slave Flip Flop\r\n\r\nTabel 3.4. JK Master Slave Flip-Flop\r\nJ K C1 Q ̅ Kondisi\r\n1 0 1 0\r\n1 1 0 1\r\n1 0 1 0\r\n0 0 1 0\r\n0 1 0 1\r\n0 0 0 1\r\n1 0 1 0\r\n1 1 0 1\r\n1 0 1 0\r\n0 0 1 0\r\n0 1 0 1\r\n\r\nPada tabel 3.3 diatas percobaan JK Master Flip Flop dapat dilihat jika\r\nketika J berinputkan 1 dan K berinputkan 0 maka Q akan berada pada\r\n\r\nkondisi set pada clock yang pertama. Lalu ketika Jberinputkan 0 dan K\r\nberinputkan 0 maka Q akan berada pada kondisi terakhir atau dalam\r\nkondisi menyimpan. Ketika J berinputkan 0 dan K berinputkan 1 maka\r\nQ akan dalam kondisi reset pada clock Cp yang pertama dan ketika J\r\nberinputkan 1 dan K berinputkan 1 maka Q akan dalam kondisi toggle.\r\n3.2.5 D Flip Flop\r\n\r\nTabel 3.5. D Flip-Flop\r\n\r\nS R I/O C1 Q ̅\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n\r\nDari data diatas percobaan dapat disimpulkan bahwa rangkaian D flip-\r\nflop tersusun atas RS flip- flop yang sedikit dimodifikasi dengan\r\n\r\ntambahan gerbang NOT (inverter) yang menghasilkan input baru D.\r\n3.2.6 T Flip Flop\r\n\r\nTabel 1.6. T Flip-Flop\r\n\r\nC1 Q ̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nPada percobaan T Flip Flop ketika input T diinputkan logika 0,\r\nsedangkan S dan R juga berkondisi logika 0, maka output Q akan\r\nmenghasilkan logika 0 juga, untuk Q’ tentu akan berkondisi kebalikan\r\n\r\ndari Q, yaitu 1. Pada flip flop jenis ini output nya akan bergantung pada\r\nclock, dimana keluaran outputnya akan saling bergantian.\r\n\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\n\r\nAdapun kesimpulan dalam praktikum gerbang logika dasar yaitu\r\nsebagai berikut:\r\n1. Jenis-jenis flip flop antara lain adalah S-R Flip-flop, D Flip-flop, J-K Flip\r\nFlop, T flip-flop.\r\n2. Memahami sifat sifat multivibrator dimana salah satu nya Pada JK FF\r\nmaster slave yang tidak adanya kondisi terlarang, serta memahami\r\nkegunaan dari multivibrator.\r\n3. Multivibrator memiliki 3 jenis yaitu multivibrator monostabil,\r\nmultivibrator bistabil, dan multivibrator astabil.', 'IMAM MAULANA', 'UNIT 1'),
(442, '3332210041', 'Berikut adalah analisis dari percobaan yang telah dilakukan pada praktikum\r\nFlip-flop.\r\n1.2.1 RS Flip-Flop dengan Gerbang NAND\r\n\r\nRS Flip-Flop dengan gerbang NAND memiliki dua nilai masukan\r\nyaitumasukan R dan juga masukan S.\r\n\r\nTabel 3.1 RS Flip-Flop dengan Gerbang\r\n\r\nNAND\r\n\r\nR S Q Q Kondisi\r\n0 1 1 0 Set\r\n0 0 1 1 Terlarang\r\n1 0 0 1 Reset\r\n1 1 0 1 Memory\r\n\r\nPada table diatas dapat disimpulkan bahwa saat R = 0 dan S = 1 dan\r\nQ = 1 dan Q’ = 0 dapat disebut dengan istilah kondisi set.. maksudnya\r\nkondisi yang terjadi ketika Q bernilai 1. Sedangkan saat kondisi terlarang\r\nadalah kondisi yang terjadi ketika kedua output bernilai sejenis atau\r\nsama.atau bias juga ketika masukan dari R dan S sama sama bernilai 0.\r\nKondisi reset terjadi ketika nilai Q’ = 1 dan Q = 0. Kondisi memori yaitu\r\nkondisi ketika keluaran Q dan Q’ sama seperti sequense sebelumnya.\r\n\r\n11\r\n\r\n3.2.2 RS Flip-Flop dengan Gerbang NOR\r\n\r\nPada RS flip-flop gerbang NOR memiliki kondisi memori dan\r\njuga kondisi terlarangnya berbeda dari pada RS Flip-Flop dengan gerbang\r\nNAND.\r\n\r\nTabel 3.2 RS Flip-Flop dengan Gerbang\r\n\r\nNOR\r\n\r\nR S Q Q Kondisi\r\n0 1 1 0 Set\r\n0 0 1 0 Memori\r\n1 1 0 0 Terlarang\r\n1 0 0 1 Reset\r\n\r\nPada gerbang NOR , kondisi terlarang terjadi ketika masukan\r\nR dan S sama sama bernilai 1. Sedangkan untuk kondisi memori, itu\r\nterjadi ketika R dan S nya sama sama bernilai 0.\r\n\r\nDari percobaan diatas, dapat disimpulkan seperti berikut.\r\n1. Kondisi terlarang pada RS Flip-Flop dengan gerbang NAND adalah R\r\n= 0 dan S = 0\r\n2. Kondisi terlarang untuk RS Flip-Flop dengan gerbang NOR adalah R =\r\n1 dan S = 1\r\n3. Kondisi memori untuk RS Flip-Flop pada gerbang NAND adalah R = 1\r\ndan S = 1\r\n4. Kondisi memori untuk RS Flip-Flop gerbang NOR adalah R = 0 dan S =\r\n0\r\n5. Kondisi Q dan Q selalu berlawanan\r\n\r\n3.1.1 JK Master Slave Flip-Flop\r\nJKFF Master Slave adalah modifikasi dari RSFF, yang artinya\r\n\r\n12\r\n\r\ntidak memiliki kondisi terlarang, yang diganti dengan kondisi toggle.\r\n\r\nTabel 3.3 JK Master Slave Flip-Flop\r\n\r\nJ K C1 Q Q Kondisi\r\n1 0 1 0 Set\r\n\r\n1 1 0 1 Toggle\r\n\r\n1 0 1 0 Set\r\n\r\n0 0 1 0 Memori\r\n\r\n0 1 0 1 Reset\r\n\r\n0 0 0 1 Memori\r\n\r\n1 0 1 0 Set\r\n\r\n1 1 0 1 Toggle\r\n\r\n1 0 1 0 Set\r\n\r\n0 0 1 0 Memori\r\n\r\n0 1 0 1 Reset\r\n\r\nTidak ada kondisi terlarang pada tabel JKFF ini. Kondisi\r\nterlarangnya sudah dapat digantikan dengan kondisi Toggle, yang\r\nartinya keluaran yang dihasilkan akan berkebalikan atau bertolak\r\nbelakang dengan sequense sebelumnya.\r\n\r\n13\r\n\r\nKesimpulan yang dapat diambil adalah jika yang didapatkan Q = 1\r\ndan Q’ = 0, maka dapat disebut dengan kondisi set. Jika yang didapatkan\r\nQ = 0 dan Q’ = 1, maka dapat disebut dengan kondisi reset. Ketika Q dan\r\nQ’ sama seperti sequense sebelumnya,maka dapat disebut dengan kondisi\r\nmemori..\r\n\r\n3.1.2 D Flip-Flop\r\nD flip-flop merupakan bagian kecil dari JKFF, jika pada JKFF\r\nmemiliki 4 kondisi yaitu set, reset, memori, dan toggle. Namun pada D\r\nflip-flop ini hanya memiliki 2 kondisi yaitu set dan reset. Tetapi pada D\r\nflip-flop ini mempunyai nilaiI/O atau biasa disebut sebagai variabel.\r\n\r\nTabel 3.4 D Flip-Flop\r\n\r\nS R I/O C1 Q Q\r\n1 0 X 0 1\r\n\r\n0 1 X 1 0\r\n\r\n1 1 1 1 0\r\n\r\n1 1 1 1 0\r\n\r\n1 1 0 0 1\r\n\r\n1 1 0 0 1\r\n\r\n1 1 1 1 0\r\n\r\n1 1 0 0 1\r\n\r\n14\r\n\r\nPada tabel di atas, ketika I/O bernilai 1, maka keluaran Q\r\ndipastikan juga bernilai 1, dan dinamakan kondisi set.. Pada D flip-flop\r\nini hanya ada 2 kondisi. Maka didapatkan cara untuk dapat membacanya\r\nadalah dengan melihat1 parameter saja..\r\n\r\n3.1.3 T Flip-Flop\r\nPada T flip-flop hanya memanfaatkan satu kondisi yaitu kondisi\r\ntoggle. Untuk hasil percobaannya dapat dilihat pada tabel berikut :\r\n\r\nTabel 3.5 T Flip-Flop\r\n\r\nC1 Q Q\r\n0 1\r\n\r\n1 0\r\n\r\n0 1\r\n\r\n1 0\r\n\r\nPada T flip-flop kali ini hanya menggunakan satu buah kondisi\r\nyaitu toggle. Jadi ketika keluaran sebelumnya didapat bernilai Q = 0 dan\r\nQ’ = 1, maka keluaran selanjutnya adalah Q = 1 dan Q’ = 0. Jika yang\r\ndipakai hanya kondisi toggle saja, maka itu termasuk kedalam T Flip-Flop.\r\n\r\n15\r\n\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\n\r\nAdapun kesimpulan yang dapat diambil dari percobaan praktikum flip-flop ini,\r\nsebagai berikut:\r\n1. Ada beberapa jenis flip-flop seperti, RS Flip-Flop, JK Flip-Flop, D Flip-Flop, dan\r\njuga T Flip-Flop yang merupakan bagian dari JKFF.\r\n2. Pada RS Flip-Flop, memiliki 4 kondisi yaitu set, reset, terlarang, dan memori.\r\nSedangkan pada JK Flip-Flop memiliki 4 kondisi juga, yaitu set, reset, toggle, dan\r\nmemori. Untuk D Flip-Flop hanya memiliki 2 kondisi yaitu set dan reset. Dan T\r\nFlip-Flop hanya memiliki 1 kondisi yaitu toggle..\r\n3. Pada multivibrator astabil, berfungsi untuk menggunakan sinyal output untuk\r\nmengisi sinyal input. Sedangkan pada multivibrator monostabil fungsinya yaitu\r\nketika transistor masuk ke dalam keadaan stabil, maka yang terjadi adalah\r\nkeadaannya dapat berubah. Yang terakhir pada multivibrator bistabil membutuhkan\r\npemicu agar dapat berfungsi untuk melakukan perubahan dari keadaan stabil ke\r\nkeadaan yang lainnya.', 'DILLA ADELIA PRIONO', 'UNIT 1'),
(443, '3332210064', 'Multivibrator adalah rangkaian atau alat elektronik yang bekerja\r\ndengan memberikan kejutan kelombang sinyal listrik / biasa yang disebut\r\npulsa. Multivibrator ini terdapat 2 macam, yaitu multivibrator astabil, dan\r\njuga multivibrator bistabil. Dalam praktikum ini dilakukan percobaan antara\r\nkedua multivibratornya. Yang pertama dicoba multivibrator astabil,\r\nmultivibrator astabil dites menggunakan resistor 1 KΩ dan 10 KΩ\r\nmenghasilkan bentuk gelombang seperti dibawah.\r\n\r\nGambar 3. 1 Gelombang Multivibrator Astabil 1 KΩ\r\n\r\nGambar 3. 2 Gelombang Multivibrator Bistabil 10 KΩ\r\nBisa dilihat bahwa gelombang yang dihasilkan memiliki perbedaan,\r\ndan juga keduanya memiliki perbandingan puncak dan lembah yang tidak\r\nsama. Itulah yang dinamakan astabil / tidak stabil. Dari gelombang ini dapat\r\ndilakukan perhitungan untuk mendapatkan periode dan juga amplitudo.\r\n1. Untuk 1 KΩ\r\nt/DIV = 20ms = 0,02 s\r\nVolt/DIV = 2 V\r\nTinggi gelombang = 2\r\nTinggi gelombang didapatkan dari melihat tinggi gelombang pada\r\nkotak di layar osiloskop.\r\n\r\n12\r\n\r\nP gelombang = 1,7\r\nP gelombang didapatkan dari banyaknya kotak dalam osiloskop\r\nyang dibutuhkan untuk menjadi 1 gelombang.\r\nt = 0,02 x 1,7 = 0,034 s\r\nn = 16\r\nn didapatkan dari melihat banyaknya gelombang yang tertampil\r\npada layar osiloskop.\r\nPeriode = t\r\nn\r\n=\r\n0,034\r\n16\r\n= 0,002125 s\r\n\r\nAmplitudo = Tinggi gelombang x Volt/DIV = 2 x 2 = 4\r\n2. Untuk 10 KΩ\r\nt/DIV = 20ms = 0,02 s\r\nVolt/DIV = 2 V\r\nTinggi gelombang = 2\r\nTinggi gelombang didapatkan dari melihat tinggi gelombang pada\r\nkotak di layar osiloskop.\r\nP gelombang = 11\r\nP gelombang didapatkan dari banyaknya kotak dalam osiloskop\r\nyang dibutuhkan untuk menjadi 1 gelombang.\r\nt = 0,02 x 11 = 0,22 s\r\nn = 2\r\nn didapatkan dari melihat banyaknya gelombang yang tertampil\r\npada layar osiloskop.\r\nPeriode = t\r\nn\r\n=\r\n0,22\r\n2\r\n= 0,11 s\r\n\r\nAmplitudo = Tinggi gelombang x Volt/DIV = 2 x 2 = 4\r\nDari perhitungan periode dan aplitudo diatas yang sudah dihitung,\r\ndidapatkan kesimpulan dari kedua percobaan menggunakan reisistor 1 KΩ\r\ndan 10 KΩ. Yaitu semakin besar resisor yang digunakan dalam percobaan\r\nhasul periode dari gelombang yang dihasilkan juga akan semakin besar,\r\ntetapu amplitudo yang dihasilkan akan sama dari kedua percobaan\r\nmenggunakan resistor yang berbeda.\r\n\r\n13\r\n\r\nSelanjutnya dilakukan percobaan multivibrator bistabil. Multivibrator\r\nbistabil percobaannya dilakukan menggunakan clock atau pulsa yang akan\r\nmengeluarkan nilainya jika pulsa ditekan. Dari percobaan ini didapatkan 2\r\nkeluaran yaitu Q dan Q’. Keluaran dari percobaan ini dapat dilihat di tabel\r\nberikut ini.\r\n\r\nTabel 3. 1 Percobaan Multivibrator Bistabil\r\nC1 Q Q̅\r\n1 0\r\n0 1\r\n1 0\r\n0 1\r\n\r\nBisa dilihat dari tabel diatas dilakukan 4 kali percobaan / 4 kali\r\npemberian pulsa terhadap multivibrator bistabil. Multivibrator ini merupakan\r\nmultivibrator yang stabil, itulah kenapa keluarannya stabil. Jika ditinjau dari\r\nkeluaran percobaan pertama ke yang kedua, maka keluaran percobaan kedua\r\nmerupakan komplemen atau kebalikan dari keluaran pertama, dari 1 0\r\nmenjadi 0 dan 1. Hal ini adalah kondisi yang disebut toggle / kondisi\r\nmembalikan keluaran sebelumnya. Maka jika dilihat keluaran percobaan 3\r\nmerupakan kebalikan / komplemen sebelumnya juga.\r\n3.2.2 RS Flip-Flop\r\nDalam percobaan ini akan dilakukan perangkaian RS flip-flop,\r\nrangkaian ini merupakan rangkaian flip-flop yang berupa reset dan set sesuai\r\nnamanya RS. Dalam RS flip flop ini terdapat dua macam, yaitu yang\r\nmenggunakan gerbang nand dan yang menggunakan gerbang nor. Keduanya\r\nnanti akan mengeluarkan keluaran yang berbeda. Pertama dilakukan\r\npengetesan RS flip flop menggunakan gerbang NAND, dan didapatkan data\r\nhasil percobaan sebagai berikut.\r\n\r\n14\r\n\r\nTabel 3. 2 Percobaan RS Flip-Flop NAND\r\nNo R S Q Q̅\r\n1 0 1 1 0\r\n2 0 0 1 1\r\n3 1 1 0 1\r\n4 1 0 0 1\r\n\r\nDari hasil data diatas, jika kita lihat pada percobaan pertama dimana\r\nR bernilai 0 dan S bernilai 1, dihasilkan Q dan Q’ bernilai 1 dan 0. Ini artinya\r\npada percobaan ini keluarannya merupakan komplemen dari masukan yang\r\ndibarikan, dimana 1 akan menjadi 0 dan sebaliknya 0 akan menjadi 1. Lalu\r\npada percobaan kedua, dengan masukan 0 dan 0, didapatkan hasil keluaran 1\r\ndan 1. Hal ini seharusnya tidak mungkin terjadi, karena keluarannya harus\r\nselalu saling berbeda sebab Q dan Q’, jadi dari keluaran Q tidak boleh sama\r\ndengan keluaran Q’. Hal inilah yang disebut dengan kondisi terlarang,\r\ndimana seharusnya kondisi ini tidak boleh terjadi.\r\nPada percobaan ketiga, dimasukan nilai 1 dan 1, kemudian\r\nmengeluarkan nilai 0 dan 1. Pada percobaan ini terjadi sedikit kesalahan pada\r\nsaat mengganti nilai R dan S, seharusnya kita ganti S menjadi 1 dulu, baru\r\nmerubah R menjadi 1. Jika dilakukan dengan benar, maka akan mengeluarkan\r\nkeluaran bernilai 1 dan 0. Nilai 1 dan 1 ini merupakan kondisi latch.\r\nKondisi latch merupakan kondisi memori dimana rangkaian\r\nmenyimpan data keluaran sebelumnya. Jika dilihat keluaran sebelunya yaitu\r\n2, merupakan kondisi terlarang, jadi rangkaian akan mengingat percobaan\r\nsebelumnya lagi yaitu percobaan 1, yang mengeluarkan 1 dan 0. Jika\r\ndilakukan dengan benar berarti percobaan ketiga ini akan mengeluarkan nilai\r\n1 dan 0. Yang artinya percobaan 3 akan mengeluarkan nilai yang sama\r\ndengan keluaran pada percobaan 1\r\nPada percobaan keempat dimasukan nilai 1 dan 0. Pada percobaan\r\nkeempat ini merupakan kondisi seperti percobaan 1, dimana keluaran adalah\r\nkomplemen dari masukannya. Berarti jika percobaan keempat ini dimasukan\r\nnilai 1 dan 0, maka akan mengeluarkan komplemennya yaitu 0 dan 1.\r\n\r\n15\r\n\r\nSelanjutnya akan dilakukan percobaan RS flip flop dengan\r\nmenggunakan gerbang NOR. Rangkaian flip flop ini sama dengan RS\r\nsebelumnya, hanya saja gerbang logikanya diganti menggunakan gerbang\r\nNOR dari yang sebelumnya NAND. Setelah dilakukan percobaan didapatkan\r\ndata percobaan sebagai berikut.\r\n\r\nTabel 3. 3 Percobaan RS Flip-Flop NOR\r\nNo R S Q Q̅\r\n1 0 1 1 0\r\n2 0 0 1 0\r\n3 1 1 0 0\r\n4 1 0 0 1\r\n\r\nDari hasil diatas hasilnya mirip-mirip dengan percobaan RS\r\nmenggunakan gerbang NAND, hanya saja ada beberapa perbedaan. Dari\r\npercobaan pertama dengan masukan 0 dan 1, dikeluarkan nilai 1 dan 0, yang\r\nartinya keluaran merupakan komplemen dari masukan yang diberikan. Hal\r\nini sama dengan RS sebelumnya. Pada percobaan kedua dimasukan 0 dan 0,\r\nkeluaran yang dihasilkan bernilai 1 dan 0. Jika ditinjau, maka keluaran ini\r\nsama dengan keluaran sebelumnya yaitu percobaan pertama.\r\nKondisi ini disebut kondisi latch atau memori, dimana rangkaian\r\nmengeluarkan keluaran sebelumnya. Pada percobaan ketiga dimasukan nilai\r\n1 dan 1, lalu mengeluarkan 0 dan 0. Sama seperti RS sebelumnya, dalam RS\r\nNOR ini ada keluaran yang sama juga, dimana seharusnya ini tidak boleh\r\nkarena Q dan Q’ harus berbeda. Maka pada percobaan ketiga ini kondisinya\r\nmerupakan kondisi terlarang.\r\nPada percobaan terakhir / keempat, dimasukan masukan bernilai 1 dan\r\n0, dan rangkaian mengeluarkan nilai 0 dan 1. Seperti sebelumnya keluaran ini\r\nnormal yaitu merupakan komplemen dari masukan yang diberikan, dari\r\nmasukan 1 0 dibalik menjadi 0 1.\r\nDari kedua percobana RS yang dilakukan, didapatkan beberapa\r\nkesimpulan. Yaitu pada RSFF NAND kondisi terlarang ada pada saat\r\nmasukan 0 dan 0, lalu kondisi latch ada pada saat masukan 1 dan 1. Pada\r\n\r\n16\r\n\r\nRSFF NOR yaitu kebalikannya, kondisi terlarang ada pada saat masukan 1\r\ndan 1, lalu kondisi latch ada pada saat masukan bernilai 0 dan 0.\r\n3.2.3 JK Master Slave Flip-Flop\r\nJKFF ini merupakan rangkaian yang mirip dengan RSFF, dan\r\nmerupakan perbaruan dari RSFF. Rangkaian JKFF mengeluarkan\r\nkeluarannya dibantu dengan clock, sehingga rangkaian ini memiliki 3\r\nmasukan, yaitu J, K, dan juga clock. Setelah dilakukan percobaan didapatkan\r\ndata percobaan sebagai berikut.\r\n\r\nTabel 3. 4 Percobaan JK Flip-Flop\r\nJ K C1 Q Q̅ Kondisi\r\n1 0 1 0 No Change\r\n1 1 0 1 Toggle\r\n1 0 1 0 No Change\r\n0 0 1 0 Latch\r\n0 1 0 1 No Change\r\n0 0 0 1 Latch\r\n1 0 1 0 No Change\r\n1 1 0 1 Toggle\r\n1 0 1 0 No Change\r\n0 0 1 0 Latch\r\n0 1 0 1 No Change\r\n\r\nDari hasil percobaan diatas dapat dilihat pada percobaan pertama\r\ndengan masukan 1 dan 0 menghasilkan keluaran yaitu 1 dan 0, artinya\r\nkeluaran ini sama dengan masukan yang dimasukan pada J dan K. Kondisi\r\nsaat masukan dan keluaran sama ini dinamakan no change yang artinya tidak\r\nada perubahan antara masukan dan juga keluaran. Pada percobaan kedua\r\ndiberikan masukan 1 dan 1, lalu menghasilkan 0 dan 1. Jika ditinjau, maka\r\nkeluaran ini merupakan komplemen atau kebalikan dari keluaran\r\nsebelumnya, kondisi komplemen keluaran ini dinamakan kondisi toggle,\r\nsama seperti yang ada pada mutivibrator bistabil.\r\n\r\n17\r\n\r\nKemudian pada percobaan keempat, dimasukan nilai 0 dan 0, lalu\r\nmengeluarkan nilai 1 dan 0, dimana keluaran ini sama dengan keluaran yang\r\nada pada percobaan ketiga. Jika keluaran sama dengan keluaran sebelumnya,\r\nmaka kondisi ini disebut dengan latch atau kondisi dimana keluaran\r\nsebelumnya disimpan. Pada percobaan kelima bisa dilihat bahwa masukan\r\ndan keluaran juga tidak ada perbedaan, sama-sama 0 dan 1, kondisi ini sama\r\nseperti kondisi pertama yaitu no change atau tidak ada perubahan antara\r\nmasukan dan keluaran. Dari percobaan JKFF ini dapat disimpulkan bahwa no\r\nchange terdapat pada saat masukan 0 1 dan 1 0, kondisi toggle pada saat\r\nmasukan 1 1, dan kondisi latch pada saat masukan 0 dan 0.\r\n3.2.4 D Flip-Flop\r\nD flip flop ini merupakan rangkaian flip flop yang memiliki 4\r\nmasukan, yaitu S, R, I/O, dan juga clock. Rangkaian ini memiliki cara kerja\r\nyang cukup unik. Setelah dilakukan percobaan didapatkan data percobaan\r\nsebagai berikut.\r\n\r\nTabel 3. 5 Percobaan D Flip-Flop\r\nS R I/O C1 Q Q̅\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n\r\nDari hasil percobaan diatas, dites rangkaian dengan beberapa macam\r\nSR masukan, yaitu 1 0, 0 1, dan 1 1, dengan I/O bermacam macam. Dalam\r\nrangkaian ini ada beberapa hukum / kemungkinan yang dapat terjadi. Yang\r\npertama yaitu pada saat nilai S dan R berbeda. Pada saat kondisi ini, masukan\r\nI/O diabaikan, dan keluaran yang dihasilkan merupakan komplemen dari nilai\r\nS dan juga R.\r\n\r\n18\r\n\r\nJika nilai SR merupakan 1 0, maka keluaran Q dan Q’ menjadi 0 1.\r\nDan jika masukan SR bernilai 0 1, maka keluaran QQ’ akan menjadi 1 dan 0.\r\nKemungkinan yang kedua yaitu saat nilai S dan R sama” bernilai 1, maka\r\nkeluarannya ditentukan dari nilai I/O nya, dimana nilai I/O akan menjadi\r\nkeluaran pada Q. Sebagai contoh masukan SR 1 1 dengan nilai I/O 0, maka\r\nkeluaran Q bernilai 0, dan nilai Q’ sudah pasti kebalikan Q yaitu bernilai 1.\r\nDan jika masukan SR bernilai 1 1 dengan nilai I/O 1, maka keluaran Q\r\nbernilai 1, dan nilai Q’ bernilai 0 karena kebalikannya.\r\n3.2.5 T Flip-Flop\r\nRangkaian ini merupakan rangkaian toggle flip flop yang cara\r\nkerjanya sama persis dengan multivibrator bistabil. Setelah dilakukan\r\npercobaan, didapatkan data percobaan sebagai berikut.\r\nTabel 3. 6 Percobaan T Flip-Flop\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nBisa dilihat dari tabel diatas bahwa cara kerjanya sama persis dengan\r\nkeluaran yang ada pada multivibrator bistabil. Cara kerja rangkaian ini yaitu\r\nsesuai dengan namannya toggle. Yaitu setiap keluarannya ditentukan oleh\r\nkeluaran sebelumnya, dan merupakan komplemen atau kebalikan dari\r\nkeluaran sebelumnya. Seperti contoh percobaan pertama mengeluarkan 0 1,\r\nmaka keluaran setelahnya atau keluaran kedua bernilai komplemen dari 0 1,\r\nyatiu 1 0.\r\n\r\n19\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nDari praktikum yang telah dilakukan mengenai rangkaian Flip-Flop,\r\ndidapatkan beberapa kesimpulan sebagai berikut.\r\n1. Dari praktikum ini didapatkan jenis jenis flip flop, yaitu RSFF dengan\r\ngerbang NAND dan NOR, lalu ada JKFF, ada D flip flop, dan yang\r\nterakhir ada T flip flop\r\n2. RSFF memiliki kondisi terlarang dan juga latch, yang digunakan untuk\r\nmenyimpan data biner.\r\nJKFF memiliki sifat sama dengan RSFF, RSFF memiliki kondisi no\r\nchange, dan toggle, hanya saja tidak ada kondisi terlarangnya.\r\nD Flip-Flop memiliki masukan tambahan yaitu I/O, dimana jika masukan\r\n1 1, maka nilai I/O menjadi nilai Q.\r\nT Flip-Flop memiliki sifat toggle dimana keluarannya merupakan\r\nkomplemen dari keluaran sebelumnya.\r\n3. Multivibrator astabil merupakan multivibratir yang sinyal gelombangnya\r\ntidak stabil / setiap gelombang yang dihasilkan besar puncak dan\r\nlembahnya berbeda.\r\nSedangkan multivibrator astabil merupakan multivibrator yang stabil, dan\r\nbesar puncak dan lembahnya sama. Multivibrator ini juga memiliki sifat\r\ntoggle.', 'TRISTAN NOVELIUS WIBOWO', 'UNIT 1'),
(444, '3332210082', 'Adapun hasil analisis percobaan dalam praktikum Flip-Flop adalah\r\nsebagai berikut.\r\n3.2.1 Percobaan Multivibrator dengan Resistor 1K Ohm\r\nBerikut ini adalah periode sinyal yang dikeluarkan osiloskop pada\r\nMultivibrator Astabil menggunakan resistor 1K Ohm.\r\n\r\nGambar 3.3 Percobaan Multivibrator 1K Ohm\r\n\r\n12\r\n\r\nPada percobaan tersebut diatur Volt/ DIV nya sebesar 2V/DV dan\r\ntime/DIV nya 20ms, sehingga kita dapat menghitung frekuensi dan\r\namplitude nya sebagai berikut.\r\nT = Time/DIV X DIV\r\n= 20ms X 1,2\r\nT = 24 ms\r\nF = 1/T = 1/0,024 = 41,6\r\n3.2.2 Percobaan Multivibrator dengan Resistor 10K Ohm\r\n\r\nGambar 3.4 Percobaan Multivibrator 10K Ohm\r\n\r\nPada percobaan selanjutnya, diatur Volt/ DIV nya sebesar 2V/DV dan\r\ntime/DIV nya 20ms, sehingga kita dapat menghitung frekuensi dan\r\namplitude nya sebagai berikut.\r\nT = Time/DIV X DIV\r\n= 20ms X 11\r\nT = 220 ms\r\nF = 1/T = 1/0,22 = 4,5\r\nDari hasil percobaan diatas nilai frekuensi output pada resistor 1K Ohm\r\nlebih tinggi dibandingkan dengan percobaan dengan menggunakan resistor\r\nsebesar 10K Ohm. Hal ini disebabkan oleh besarnya nilai hambatan yang\r\n\r\n13\r\n\r\ndiberikan oleh resistor tersebut. Sehingga semakin besar nilai hambatan\r\npada resistor (10K Ohm) maka output sinyal nya akan rendah, seperti\r\npada gambar 3.2. Dan begitupun sebaliknya, jika diberikan nilai hambatan\r\nresistor itu kecil (1K Ohm) maka frekuensi output sinyal tinggi seperti\r\npada gambar 3.1.\r\n\r\n3.2.3 RS Flip-Flop dengan Gerbang NAND\r\nBerikut ini adalah bentuk rangkaian RS Flip-Flop dengan Gerbang\r\nNAND.\r\n\r\nGambar 3.5 Rangkaian RS Flip-Flop dengan Gerbang NAND\r\nPada percobaan ini terdapat masukan SET (S) dan RESET (R) serta\r\nmempunyai 2 keluaran Q dan Q’. Pada percobaan ini juga terdapat\r\nkondisi SET, kondisi RESET, kondisi terlarang, serta kondisi memori.\r\nPada saat inputan bernilai 1 dan 0 maka akan terjadi kondisi RESET\r\ndengan keluaran Q = 0 dan Q’= 1. Lalu ada kondisi SET dimana saat\r\ninputan bernilai 0 dan 1 dan output Q bernilai 1 dan output Q’ bernilai\r\n0, selanjutnya ada kondisi memori disaat inputnya bernilai 1 dan 1 lalu\r\nkeluarannya bernilai 0 dan 1, serta kondisi terlarang saat kedua\r\ninputannya bernilai 0 dan 0 dan outputnya bernilai 1 dan 1. Jika\r\nkeluaran Q bernilai 1 maka keluaran Q’ akan bernilai 0, dan begitupun\r\nsebaliknya karena keluaran Q’ akan selalu berkebalikan dengan\r\nkeluaran Q.\r\n\r\n14\r\n\r\n3.2.4 RS Flip-Flop dengan Gerbang NOR\r\nBerikut ini adalah rangkaian RS Flip-Flop dengan menggunakan\r\nGerbang NOR.\r\n\r\nGambar 3.6 Rangkaian RS Flip-Flop menggunakan Gerbang NOR\r\nPada percobaan ini terdapat masukan SET (S) dan RESET (R) serta\r\nmempunyai 2 keluaran Q dan Q’. Pada percobaan ini juga terdapat kondisi\r\nSET, kondisi RESET, kondisi terlarang, serta kondisi memori (latch). Pada\r\nsaat inputan bernilai 0 dan 1 maka akan terjadi kondisi SET dengan\r\nkeluaran Q = 1 dan Q’= 0. Lalu ada kondisi RESET dimana saat inputan\r\nbernilai 1 dan 0 dan output Q bernilai 0 dan output Q’ bernilai 1,\r\nselanjutnya ada kondisi memori (latch) disaat inputannya bernilai 0 dan 0\r\nlalu keluarannya bernilai 1 dan 0, serta kondisi terlarang saat kedua\r\ninputannya bernilai 1 dan 1 dan outputnya bernilai 0 dan 0. Jika keluaran\r\nQ bernilai 1 maka keluaran Q’ akan bernilai 0, dan begitupun sebaliknya\r\nkarena keluaran Q’ akan selalu berkebalikan dengan keluaran Q.\r\nDari kedua percobaan di atas, terdapat perbedaan cara kerja sebagai\r\nberikut.\r\na. Kondisi latch untuk RS Flip-Flop gerbang NAND adalah R = 1 S = 1\r\nb. Kondisi latch untuk RS Flip-Flop gerbang NOR adalah R = 0 S = 0.\r\n\r\n15\r\n\r\n3.2.5 JK Master Slave Flip-Flop\r\nBerikut ini adalah gambar rangkaian JK Master Slave Flip-Flop.\r\n\r\nGambar 3.7 Rangkaian JK Master Slave Flip-Flop\r\nPada percobaan ini terdapat masukan J dan K serta mempunyai 2\r\nkeluaran Q dan Q’. Pada percobaan ini juga terdapat kondisi SET,\r\nkondisi RESET, kondisi memori (latch), serta kondisi TOGGLE. Pada\r\nsaat inputan bernilai 0 dan 1 maka akan terjadi kondisi RESET dengan\r\nkeluaran Q = 0 dan Q’= 1. Lalu ada kondisi SET dimana saat inputan\r\nbernilai 1 dan 0 dan output Q bernilai 1 dan output Q’ bernilai 0,\r\nselanjutnya ada kondisi memori (latch) disaat inputannya bernilai 0 dan\r\n0 lalu keluarannya bernilai 1 dan 0, serta kondisi TOGGLE saat kedua\r\ninputannya bernilai 1 dan 1 dan outputnya bernilai 0 dan 1. Jika\r\nkeluaran Q bernilai 1 maka keluaran Q’ akan bernilai 0, dan begitupun\r\nsebaliknya karena keluaran Q’ akan selalu berkebalikan dengan\r\nkeluaran Q.\r\nPada JK FF dan RS FF sama sama memiliki dua masukan dan dua\r\nkeluaran. Dikarenakan JK FF merupakan perbaikan dari system RS FF.\r\nAkan tetapi yang membedakannya adalah pada JK FF menambahkan\r\nsaluran clock.\r\n3.2.6 D Flip-Flop\r\n\r\nD Flip-flop pada dasarnya merupakan modifikasi dari S-R Flip-flip\r\nyaitu dengan menambahkan gerbang logika NOT (Inverter) dari Input S\r\nke Input R. Berbeda dengan S-R Flip-flop, D Flip-flop hanya mempunyai\r\nsatu Input yaitu Input atau Masukan D.\r\n\r\n16\r\n\r\nGambar 3.8 Rangkaian D Flip-Flop\r\n\r\nPada percobaan ini terdapat masukan S, R dan I/O serta\r\nmempunyai 2 keluaran Q dan Q’. Berdasarkan tabel diatas jika\r\nmasukkan S dan R bernilai 1 dan 0 serta I/O nya diabaikan maka\r\nkeluarannya akan bernilai Q = 0 dan Q’ = 1, Jika inputannya bernilai 0\r\ndan 1 serta I/O nya diabaikan maka outputnya akan bernilai 1 dan 0.\r\nLalu saat nilai masukkan S dan R sama dengan 1 dan 1 dengan nilai I/O\r\nbernilai 1 dan clock pertama maka nilai output Q dan Q’ sama dengan 1\r\ndan 0. Jika nilai inputan S dan R sama dengan 1 dan 1 dengan nilai I/O\r\nsama dengan 1 dan clock kedua maka nilai output Q dan Q’ sama\r\ndengan 1 dan 0. Lalu nilai inputan S dan R sama dengan 1 dan 1 dengan\r\nnilai I/O sama dengan 0 dan clock pertama maka nilai output Q dan Q’\r\nsama dengan 0 dan 1. Selanjutnya jika nilai inputan S dan R sama\r\ndengan 1 dan 1 dengan I/O bernilai 0 dan clock kedua maka nilai output\r\nQ dan Q’ sama dengan 0 dan 1.\r\nDari pernyataan diatas dapat diketahui bahwa I/O mempengaruhi\r\nnilai output Q dan Q’. Clock tidak berpengaruh dalam perubahan nilai\r\noutput Q dan Q’. Dapat dilihat dari tabel jika S dan R sama dengan 1\r\ndan 1 dengan I/O sama dengan 1 maka nilai Q dan Q’ sama dengan 1\r\ndan 0, setelah diberi clock sekalipun nilainya tidak berubah. Tetapi saat\r\nI/O diganti nilainya jadi 0, nilai output Q dan Q’ nya berubah menjadi 0\r\ndan 1.\r\n\r\n17\r\n\r\n3.2.7 T Flip-Flop\r\nBerikut ini adalah gambar rangkaian T Flip-Flop.\r\n\r\nGambar 3.9 Rangkaian T Flip-Flop.\r\n\r\nT Flip-flop merupakan bentuk sederhana dari J-K Flip-flop. Kedua\r\nInput J dan K dihubungkan sehingga sering disebut juga dengan Single\r\nJ-K Flip-Flop. Berikut ini adalah diagram logika T flip-flop\r\n\r\n18\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\n\r\nBerdasarkan pada praktikum yang telah dilakukan mengenai Flip-Flop\r\ndidapatkan kesimpulan sebagai berikut.\r\n1. Multivibrator adalah rangkaian elektronik terpadu yang digunakan\r\nuntuk menerapkan variasi dari sistem dua keadaan (two state system)\r\nyang dapat menghasilkan suatu sinyal kontinu, yang dapat digunakan\r\nsebagai pewaktu (timer) dari rangkaian-rangkaian sekuensial.\r\n2. Jenis – jenis multivibrator adalah Multivibrator Astabil, Multivibrator\r\nMonostabil, Multivibrator Bistabil\r\n3. Flip-Flop memiliki berbagai jenis, diantaranya adalah RS Flip-Flop\r\nNAND, RS Flip-Flop NOR, JK Master Slave Flip-Flop, D Flip-Flop, T\r\nFlip-Flop, dan lain sebagainya.', 'MAULANA ALI AKBAR', 'UNIT 1'),
(446, '3332210051', 'Multivibrator bistabil adalah rangkaian yang output nya sama\r\ndengan TFF, di mana output dari rangkaian ini merupakan invers dari\r\noutput sebelumnya.\r\n\r\n12\r\n\r\nBerikut adalah data hasil percobaan RS FF dengan Gerbang NAND.\r\n\r\nTabel 3.2 RS FF dengan Gerbang NAND\r\nR S Q ̅\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 1 0\r\n1 0 0 1\r\nDari data di atas dapat diketahui bahwa jika diinput R = 0, S = 1\r\nmaka output Q = 1 dan ̅ ini menunjukkan bahwa keadaan tersebut\r\nada dalam kondisi Set. Jika diinput R = 0, S = 0 maka output Q = 1 dan\r\n̅ , ini menunjukkan bahwa keadaan tersebut dalam kondisi terlarang\r\nkarena pada Gerbang NAND tidak boleh ada kondisi input 0 0. Jika\r\ndiinput R = 1, S = 1 maka output Q = 0 dan ̅ , ini menunjukkkan\r\nbahwa keadaan tersebut ada dalam kondisi stabil. Dan jika diinput R = 1, S\r\n= 0 maka output Q = 0 dan ̅ , ini menunjukkan bahwa keadaan\r\ntersebut ada dalam kondisi Reset.\r\n\r\nGambar 3.2 RS FF dengan Gerbang NAND\r\n\r\nBerikut adalah data hasil percobaan RS FF dengan Gerbang NOR.\r\nTabel 3.3 RS FF dengan Gerbang NOR\r\nR S Q ̅\r\n0 1 1 0\r\n0 0 1 0\r\n1 1 0 0\r\n1 0 0 1\r\n\r\n13\r\n\r\nDari data di atas dapat diketahui bahwa jika diinput R = 0, S = 1\r\nmaka output Q = 1 dan ̅ ini menunjukkan bahwa keadaan tersebut\r\nada dalam kondisi Set. Jika diinput R = 0, S = 0 maka output Q = 1 dan\r\n̅ , ini menunjukkan bahwa keadaan tersebut dalam kondisi stabil. Jika\r\ndiinput R = 1, S = 1 maka output Q = 0 dan ̅ , ini menunjukkkan\r\nbahwa keadaan tersebut ada dalam kondisi terlarang karena dalam\r\nGerbang NOR tidak boleh ada kondisi input 1 1. Dan jika diinput R = 1, S\r\n= 0 maka output Q = 0 dan ̅ , ini menunjukkan bahwa keadaan\r\ntersebut ada dalam kondisi Reset.\r\n\r\nGambar 3.3 RS FF dengan Gerbang NOR\r\nBerikut adalah data hasil percobaan JK Master Slave Flip-Flop.\r\nTabel 3.4. JK Master Slave Flip-Flop\r\nJ K C1 Q ̅ Kondisi\r\n1 0 1 0 No Change\r\n1 1 0 1 Toggle\r\n1 0 1 0 No Change\r\n0 0 1 0 Latch\r\n0 1 0 1 No Change\r\n0 0 0 1 Latch\r\n1 0 1 0 No Change\r\n1 1 0 1 Toggle\r\n1 0 1 0 No Change\r\n0 0 1 0 Latch\r\n0 1 0 1 No Change\r\n\r\n14\r\n\r\nDari data di atas, bisa dilihat ketika inputan J dan K adalah 1 0,\r\nmaka output Q dan ̅ adalah 1 0, membuktikan bahwa tidak ada\r\nperubahan antara input dengan output nya, itulah yang dinamakan kondisi\r\nNo Change. Ketika inputan J dan K adalah 1 1, output Q dan ̅ yang\r\ndihasilkan adalah 0 1, membuktikan bahwa output tersebut merupakan\r\ninvers dari output sebelumnya, itulah yang dinamakan kondisi Toggle.\r\nKetika inputan J dan K adalah 0 0, output Q dan ̅ adalah 1 0,\r\nmembuktikan bahwa output tersebut sama dengan output sebelumnya,\r\nartinya kondisi ini menyimpan memori dari output sebelumnya, itulah\r\nyang dinamakan kondisi Latch.\r\nBerikut adalah data hasil percobaan D Flip-Flop.\r\nTabel 3.5 Percobaan D Flip Flop\r\n\r\nS R I/O C1 Q ̅\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\nDari data di atas dapat diketahui bahwa jika diinput S = 1, R = 0 maka\r\noutput Q = 0 dan ̅ Dan jika diinput S = 0. R = 1 maka output Q = 1 dan\r\n̅ . Dapat dilihat bahwa D Flip-Flop menciptakan output terbalik dari RS\r\nFlip- Flop karena pada D Flip-Flop terdapat suatu inverter pada reset input nya\r\nsehingga membuat nilai output nya menjadi terbalik. Jika diberikan clock ketika\r\ninput S, R bernilai 1 dan I/O bernilai 0 maka output nya adalah Q = 0 dan\r\n̅ . Ketika input S, R, I/O nilainya 1 maka output nya adalah Q = 1 dan\r\n̅ jika diberikan clock. Hal itu terjadi karena input R nya di invers terlebih\r\ndahulu. Saat input S dan R 0, maka R nya di invers menjadi 1, menghasilkan\r\ninputan baru S = 0 dan R = 1, setelah itu baru di clock kan sehingga menghasilkan\r\noutput Q = 1 dan ̅ , begitupun sebaliknya ketika input S dan R 1,\r\n\r\n15\r\n\r\nmaka R nya di invers menjadi 0, menghasilkan inputan baru S = 1 dan R = 0,\r\nsetalah di clock kan menghasilkan output Q = 0 dan ̅ .\r\nBerikut adalah data hasil percobaan T Flip-Flop.\r\nTabel 3.6 Percobaan T Flip Flop\r\n\r\nC1 Q ̅\r\nΠ 0 1\r\nΠ 1 0\r\nΠ 0 1\r\nΠ 1 0\r\nKarena T Flip-Flop ini dibentuk dari D Flip-Flop maka dalam percobaan T\r\nFlip-Flop ini input reset (R) nya akan di invers terlebih dahulu oleh inverter dan\r\nsetelah itu akan di clock kan. Dari data di atas dapat dilihat bahwa ketika S = 1, R\r\n= 1 maka output nya Q = 0 dan ̅ . R nya di invers kan menjadi 0, maka\r\ninputan baru nya adalah S = 1 dan R = 0 sehingga output ketika di clock kan\r\nadalah Q = 0 dan ̅ .\r\n\r\nBAB IV\r\nKESIMPULAN\r\n\r\n4.1 Kesimpulan\r\nSetelah melakukan percobaan flip-flop, ada beberapa kesimpulan yang dapat\r\ndiambil, yaitu:\r\n1. Flip-flop terdiri dari beberapa jenis, diantaranya JK Flip-flop, RS Flip-flop, D\r\nFlip-flop, dan T Flip-flop.\r\n2. a. JK Flip-Flop = terdiri 2 FF yaitu, Master FF dan Slave FF.\r\nb. RS Flip-Flop = memiliki 2 inputan dan 2 output\r\nc. D Flip-Flop = ada inverter untuk membalikkan output nya\r\nd. T Flip-Flop = memiliki 1 input dan 2 output.\r\n3. Multivibrator adalah perangkat atau rangkaian elektronik yang menyebabkan\r\nmunculnya gelombang non-sinusoidal. Terdapat 3jenis multivibrator, yaitu:\r\na. Multivibrator monostabil = memiliki satu keadaan stabil\r\nb. Multivibrator bistabil = memiliki dua keadaan stabil\r\nc. Multivibrator astabil = tidak memiliki keadaan stabil (selalu berubah).', 'RUTH ANANDINA', 'UNIT 1'),
(447, '3332210096', 'Adapun hal yang dapat penulis simpulkan bahwa ketika input dari flip-flop\r\nselanjutnya terhubung dengan output Q̅ flip-flop sebelumnya maka rangkaian\r\ntersebut adalah counter up dan jika input dari flip-flop selanjutnya teerhubung\r\ndengan output Q flip-flop sebelumnya maka, rangkaian tersebut adalah counter\r\ndown.\r\n\r\n4.2 Saran\r\nAdapun saran dari penulis, yaitu sebaiknya diberi variasi pada warna kabel\r\npenghubung agar praktikan memahami jalur kabel penghubung pada rangkaian\r\ntersebut dan juga rangkaian counter itu sendiri', 'ARIYA FERDIANSAH', 'UNIT 1');
INSERT INTO `plagiator_postmodel` (`id`, `nim`, `isi_laprak`, `nama`, `unit`) VALUES
(448, '3332210046', 'Berdasarkan percobaan praktikum ini kita mendapatkan data hasil\r\nanalisa sebagai berikut.\r\n\r\nGambar 3. 2 Sinyal Listrik 1Kohm\r\n\r\nGambar 3. 3 Sinyal Listrik 10Kohm\r\n\r\nPada hasil multivibrator astabil percobaan ini dapat disimpulkan, alat ini\r\ntidak memiliki status stabil disebabkan beralih secara terus menerus diantara\r\ndua kondisi setelah jangka waktu yang ditentukan oleh besaran hambatan\r\natau resistor kapasitor.\r\n\r\n11\r\n\r\n3.2.2 Multivibrator bistabil\r\nBerdasarkan percobaan praktikum ini kita mendapatkan data hasil\r\nanalisa sebagai berikut.\r\n\r\nTabel 3. 1 Multivibrator bistabil\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nPada data hasil analisa tersebut dapat disimpulkan multivibrator bistabil\r\ndapat disebut flip flop yang dimana dua kondisinya stabil menghasilkan\r\noutput 0 dan 1 yang nyala dan mati secara bergantian.\r\n\r\n3.2.3 RS Flip flop dengan gerbang NAND\r\nBerdasarkan percobaan praktikum ini kita mendapatkan data hasil\r\nanalisa sebagai berikut.\r\n\r\nTabel 3. 2 RS flip flop dengan Gerbang NAND\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 0 1\r\n1 0 0 1\r\n\r\nPada data hasil analisa tersebut dapat disimpulkan RS Flip flop dengan\r\ngerbang NAND terdapat beberapa kondisi. Kondisi pertama adalah Saat\r\ninput R dan S bernilai 0 maka kedua output akan bernilai 1 dimana kondisi\r\ntersebut merupakan kondisi terlarang yang harus diminimalisir atau\r\ndihindari karena flip flop sendiri seharusnya menghasilkan output 0 dan 1\r\nyang nyala dan mati secara bergantian. Kondisi kedua adalah kondisi latch\r\n\r\n12\r\n\r\natau memori yaitu pada saat kondisi nilai input R adalah 0 dan input S\r\nadalah 1 setelah itu dilihat output pada nilai Q pertama 1 dan Q kedua 0,\r\npada kondisi ini kita lihat dan prioritaskan adalah saat output Q pertama.\r\nKondisi yang ketiga adalah kondisi reset terjadi saat input R bernilai 1 dan\r\nS 0 maka outputnya akan menghasilkan 0 dan 1.\r\n\r\nGambar 3. 4 RS Flip flop kondisi terlarang\r\n\r\nGambar 3. 5 RS flip flop kondisi latch/memori\r\n\r\n3.2.4 RS Flip flop dengan gerbang NOR\r\nBerdasarkan percobaan praktikum ini kita mendapatkan data hasil\r\nanalisa sebagai berikut.\r\n\r\nTabel 3. 3 RS flip flop dengan gerbang NOR\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 0\r\n1 1 0 0\r\n1 0 0 1\r\n\r\n13\r\n\r\nPada data hasil analisa tersebut dapat disimpulkan RS Flip Flop dengan\r\ngerbang NOR terdapat beberapa kondisi yang sama seperti RS Flip Flop\r\ndengan gerbang NAND namun dengan input dan output yang berbeda.\r\nKondisi pertama yaitu kondisi terlarang saat kedua input bernilai 1 maka\r\noutput akan menghaslkan 0 dan 0, hal tersebut adalah kondisi yang harus\r\ndiminimalisir karena tidak sejalan dengan output pengertian dari flip flop itu\r\nsendiri. Kondisi kedua yaitu kondisi memori atau latch saat kedua input\r\nbernilai 0 dan output bernilai 1 dan 0, kita bisa mempriotaskan pada output\r\nQ pertama yang bernilai 1. Kondisi yang ketiga adalah reset saat input R\r\nbernilai 1 dan S bernilai 0 maka output menghasilkan 0 dan 1.\r\n\r\nGambar 3. 6 RS Flip Flop kondisi terlarang\r\n\r\n3.2.5 JK Master Slave Flip Flop\r\nBerdasarkan percobaan praktikum ini kita mendapatkan data hasil\r\nanalisa sebagai berikut.\r\n\r\nTabel 3. 4 JK Master Slave Flip Flop\r\nJ K C1 Q Q̅ Kondisi\r\n1 0 1 0 SET\r\n1 1 0 1 TOGGLE\r\n1 0 1 0\r\n0 0 1 0 MEMORI\r\n0 1 0 1\r\n0 0 0 1\r\n1 0 1 0\r\n1 1 0 1\r\n\r\n14\r\n\r\n1 0 1 0\r\n0 0 1 0\r\n0 1 0 1 RESET\r\nBerdasarkan hasil data analisa tersebut dapat kita ketahui beberapa\r\nkondisi yaitu ketika kita memberikan input J bernilai 1 dan K bernilai 0\r\nmaka akan menyebabkan kondisi set yang menghasilkan output Q bernilai 1\r\ndan Q’ bernilai 0. Lalu saat kita memberikan input J dan K bernilai 1 maka\r\nakan terjadi kondisi toggle yaitu kondisi dimana nilai output menjadi tak\r\ntentu bergerak 0 1 lalu berganti lagi menjadi 1 0 seperti itu terus menerus,\r\npada kondisi ini haruslah diminimalisir. Kemudian terdapat kondisi reset\r\ndimana saat kita memberikan nilai input 0 pada J dan input 1 pada K dengan\r\nmenghasilkan keluaran 0 pada Q dan 1 pada Q’\r\n\r\nGambar 3. 7 Kondisi reset JK Master Flip Flop\r\n\r\n3.2.6 D Flip – Flop\r\nBerdasarkan percobaan praktikum ini kita mendapatkan data hasil\r\nanalisa sebagai berikut.\r\n\r\nTabel 3. 5 D Flip - Flop\r\n\r\nS R I/O C1 Q Q̅\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n\r\n15\r\n\r\n1 1 0 0 1\r\n\r\nBerdasarkan hasil analisa data tersebut dapat dsimpulkan pada D Flip Flop\r\nyaitu ketika kondisi reset dimana outputnya bernilai 0 dan 1 lalu clock\r\nditekan maka rangkaian ini akan menyimpan nilai 1 dan berubah menjadi\r\noutput 1 dan 0. Ketika inputnya berubah maka rangkaian akan menyimpan\r\nnilai output yang baru.\r\n\r\nGambar 3. 8 D Flip Flop\r\n\r\n3.2.7 T Flip Flop\r\nBerdasarkan percobaan praktikum ini kita mendapatkan data hasil\r\nanalisa sebagai berikut.\r\n\r\nTabel 3. 6 T Flip Flop\r\n\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nBerdasarkan hasil analisa data tersebut T Flip Flop bekerja dengan\r\nkondisinya toggle dengan input clock saja dan outputnya akan berganti\r\nselama clocknya masuk.\r\n\r\n16\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nBerdasarkan pada praktikum unit 5 yang telah dilakukan mengenai Flip Flop\r\ndidapatkan kesimpulan sebagai berikut.\r\n1. Mengenal jenis jenis flip flop yaitu terdiri dari RS Flip Flop, JK Master\r\nSlave Flip Flop, D Flip Flop, dan T Flip Flop masing masing memiliki\r\nkondisi set, reset, toggle dan terlarang.\r\n2. Sifat dan kegunaan dari masing masing flip flop berbeda, contoh pada\r\nrangkaian JK Master Slave Flip Flop akan berkondisi set jika outputnya\r\nbernilai 1 dan 0 lalu akan berkondisi toggle saat output bernilai 0 dan 1,\r\nkondisi toggle ini akan menyebabkan hasil output yang tidak menentu\r\nsehingga kondisi ini haruslah dihindari.\r\n3. Multivibrator astabil tidak memiliki status stabil disebabkan beralih\r\nsecara terus menerus diantara dua kondisi setelah jangka waktu yang\r\nditentukan oleh besaran hambatan atau resistor kapasitor. multivibrator\r\nbistabil dapat disebut flip flop yang dimana dua kondisinya stabil\r\nmenghasilkan output 0 dan 1 yang nyala dan mati secara bergantian', 'SALMAN RIFQI ALFARIZ', 'UNIT 1'),
(449, '3332210013', 'Berikut merupakan analisis percobaan dari praktikum Flip-Flop yang telah\r\ndilakukan.\r\n\r\n3.2.1 RS Flip-Flop dengan Gerbang NAND\r\nDidalam RS Flip-Flop gerbang NAND ini memiliki dua nilai masukan yaitu\r\nmasukan R dan juga masukan S. Untuk hasil dari percobaannya dapat dilihat pada\r\ntabel 3.1 di bawah ini.\r\n\r\nTabel 3.1 RS Flip-Flop dengan Gerbang NAND\r\nR S Q Q̅ Kondisi\r\n0 1 1 0 Set\r\n0 0 1 1 Terlarang\r\n1 0 0 1 Reset\r\n1 1 0 1 Memory\r\n\r\nPada RS Flip-flop gerbang NAND dapat disimpulkan bahwa ketika R = 0 dan\r\nS = 1, maka akan dihasilkan Q = 1 dan Q’ = 0 atau disebut dengan kondisi set.\r\nKondisi set terjadi ketika Q bernilai 1. Kemudian yang kedua yaitu ada kondisi\r\nterlarang, kondisi ini terjadi ketika kedua output bernilai sama, Q = 1 dan Q’ = 1.\r\nPada gerbang NAND, kondisi terlarang terjadi ketika masukan dari R dan S bernilai\r\n0. Kemudian kondisi reset terjadi ketika nilai Q’ = 1 dan Q = 0. Pada gerbang\r\nNAND kondisi tersebut terjadi ketika masukan R bernilai 1 dan S bernilai 0. Lalu\r\nyang terakhir yaitu kondisi memori yaitu ketika keluaran Q dan Q’ sama seperti\r\nsequense sebelumnya. Pada tabel terlihat kondisi memori terjadi setelah kondisi\r\nreset, maka hasil keluaran kondisi memori akan sama seperti hasil keluaran kondisi\r\nreset yaitu ketika masukan R dan S bernilai 1.\r\n\r\n12\r\n\r\n3.2.2 RS Flip-Flop dengan Gerbang NOR\r\nPada RS flip-flop gerbang NOR ini sama seperti gerbang NAND, hanya saja\r\nkondisi memori dan juga kondisi terlarangnya berbeda.\r\n\r\nTabel 3.2 RS Flip-Flop dengan Gerbang NOR\r\n\r\nR S Q Q̅ Kondisi\r\n0 1 1 0 Set\r\n0 0 1 0 Memori\r\n1 1 0 0 Terlarang\r\n1 0 0 1 Reset\r\n\r\nPada gerbang NAND, kondisi terlarang terjadi ketika masukan R dan S\r\nbernilai 1. Kemudian untuk kondisi memori terjadi ketika R dan S bernilai 0.\r\n\r\nDari percobaan RS Flip-Flop yang ada pada gerbang NAND dan juga\r\ngerbang NOR, maka dapat disimpulkan seperti dibawah ini.\r\n1. Kondisi terlarang untuk RS Flip-Flop gerbang NAND adalah R = 0 dan S = 0\r\n2. Kondisi terlarang untuk RS Flip-Flop gerbang NOR adalah R = 1 dan S = 1\r\n3. Kondisi latch untuk RS Flip-Flop gerbang NAND adalah R = 1 dan S = 1\r\n4. Kondisi latch untuk RS Flip-Flop gerbang NOR adalah R = 0 dan S = 0\r\n5. Kondisi Q dan Q ̅ selalu berlawanan.\r\n\r\n3.2.3 JK Master Slave Flip-Flop\r\nPada JKFF Master Slave ini merupakan modifikasi dari RSFF, yaitu pada\r\nJKFF ini tidak memiliki kondisi terlarang. Namun kondisi tersebut bukanlah\r\ndihilangkan, tetapi diganti dengan kondisi toggle.\r\n\r\nTabel 3.3 JK Master Slave Flip-Flop\r\n\r\nJ K C1 Q Q̅ Kondisi\r\n1 0 1 0 Set\r\n1 1 0 1 Toggle\r\n\r\n13\r\n\r\n1 0 1 0 Set\r\n0 0 1 0 Memori\r\n0 1 0 1 Reset\r\n0 0 0 1 Memori\r\n1 0 1 0 Set\r\n1 1 0 1 Toggle\r\n1 0 1 0 Set\r\n0 0 1 0 Memori\r\n0 1 0 1 Reset\r\n\r\nDapat dilihat dari tabel di atas, pada kolom kondisi, tidak ada kondisi\r\nterlarang yang tertera pada JKFF ini. Hal ini bisa terjadi karena pada JKFF Master\r\nSlave ini, kondisi terlarang digantikan dengan kondisi Toggle. Kondisi toggle\r\nsendiri artinya yaitu kondisi ketika keluaran yang dihasilkan berkebalikan dengan\r\nsequense sebelumnya. Contoh ketika sequense sebelumnya Q = 1 dan Q’ = 0, maka\r\napabila keluaran sesudah sequense tersebut adalah Q = 0 dan Q’ = 1, maka itu\r\ndinamakan kondisi toggle. Kondisi toggle juga terjadi ketika kedua masukan J dan\r\nK bernilai 1.\r\nKesimpulan yang dapat diambil dari JKFF Master Slave ini adalah ketika\r\noutput Q = 1 dan Q’ = 0, maka dinamakan kondisi set. Ketika Q = 0 dan Q’ = 1,\r\nmaka dinamakan kondisi reset. Ketika Q dan Q’ sama seperti sequense sebelumnya,\r\nmaka dinamakan kondisi memori. Kondisi memori ditandai dengan kedua masukan\r\nJ dan K bernilai 0. Dan ketika Q dan Q’ berkebalikan dengan sequense sebelumnya,\r\nmaka dinamakan kondisi toggle. Kondisi toggle ditandai dengan kedua masukan J\r\ndan K bernilai 1.\r\n\r\n3.2.4 D Flip-Flop\r\nD flip-flop merupakan bagian kecil dari JKFF, jika pada JKFF memiliki 4\r\nkondisi yaitu set, reset, memori, dan toggle. Namun pada D flip-flop ini hanya\r\nmemiliki 2 kondisi yaitu set dan reset. Tetapi pada D flip-flop ini mempunyai nilai\r\nI/O atau biasa disebut sebagai variabel.\r\n\r\n14\r\n\r\nTabel 3.4 D Flip-Flop\r\n\r\nS R I/O C1 Q Q̅\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n\r\nPada D flip-flop ini hanya perlu melihat satu parameter saja, yaitu I/O atau\r\nvariabel. Bisa dilihat pada tabel 3.4 di atas, ketika I/O bernilai 1, maka keluaran Q\r\nsudah pasti bernilai 1, dan dinamakan kondisi set. Sedangkana ketika I/O bernilai\r\n0, maka keluaran Q sudah pasti 0, dan dinamakan kondisi reset. Pada D flip-flop ini\r\nhanya ada 2 kondisi itu saja, maka cara mudah membacanya adalah dengan melihat\r\n1 parameter saja yaitu I/O atau variabel.\r\n\r\n3.2.5 T Flip-Flop\r\nTerakhir merupakan T flip-flop, yaitu pecahan dari JKFF sama seperti D\r\nflip-flop. Namun pada T flip-flop hanya memanfaatkan satu kondisi yaitu kondisi\r\ntoggle. Untuk hasil percobaannya dapat dilihat pada tabel berikut :\r\n\r\nTabel 3.5 T Flip-Flop\r\n\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nPada T flip-flop ini hanya menggunakan satu buah kondisi yaitu toggle. Jadi\r\nketika sequense keluaran sebelumnya bernilai Q = 0 dan Q’ = 1, maka keluaran\r\n\r\n15\r\n\r\nselanjutnya yaitu Q = 1 dan Q’ = 0. Jadi intinya T flip-flop ini keluarannya hanya\r\nberkebalikan dengan keluaran pada sequense sebelumnya.\r\n\r\nSehingga dapat disimpulkan bahwa JKFF Master Slave merupakan induk\r\ndari cabang cabang lainnya. JKFF memiliki 4 kondisi yaitu set, reset, memori, dan\r\ntoggle. Apabila yang dipakai adalah kondisi set dan reset saja, maka itu masuk\r\nkedalam D Flip-Flop, kemudian jika yang dipakai hanya kondisi toggle saja, maka\r\ntermasuk kedalam T Flip-Flop.\r\n\r\n16\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nAdapun kesimpulan yang didapatkan dari percobaan praktikum Flip-Flop\r\nyang sudah dilakukan adalah sebagai berikut.\r\n1. Jenis jenis flip-flop antara lain adalah RS Flip-Flop, JK Flip-Flop yang\r\nmerupakan pembaharuan dari RS Flip-Flop, D Flip-Flop yang merupakan\r\npecahan dari JKFF, dan juga T Flip-Flop yang merupakan bagian dari JKFF.\r\n2. RS Flip-Flop memiliki 4 kondisi yaitu set, reset, memori, dan terlarang. Lalu\r\nJK Flip-Flop merupakan pembaharuan dari RS Flip-Flop dan memiliki 4\r\nkondisi, yaitu set, reset, toggle, dan memori. Kemudian D Flip-Flop\r\nmerupakan bagian kecil dari JKFF yang hanya memakai 2 kondisi yaitu set\r\ndan reset. Yang terakhir yaitu T Flip-Flop yang merupakan pecahan dari\r\nJKFF juga dan hanya memakai 1 kondisi yaitu toggle.\r\n3. Multivibrator monostabil, bistabil, dan astabil. Multivibrator astabil cara\r\nkerjanya yaitu dengan menggunakan sinyal output untuk mengisi sinyal\r\ninput. Multivibrator monostabil cara kerjanya yaitu ketika transistor masuk\r\nke keadaan stabil, maka pulsa pemicu akan diberi agar keadaannya dapat\r\nberubah. Multivibrator bistabil cara kerjanya adalah membutuhkan pemicu\r\nagar dapat melakukan perubahan dari keadaan stabil ke yang lainnya.', 'DESTRA SAE VIANDA', 'UNIT 1'),
(450, '3332210098', 'Adapun hasil analisis percobaan dalam praktikum Flip-Flop adalah\r\nsebagai berikut.\r\n3.2.1 Multivibrator Astabil\r\n\r\nBerikut adalah periode sinyal yang dikeluarkan osiloskop pada\r\nMultivibrator Astabil menggunakan resistor 1K Ohm.\r\n\r\nGambar 3.1 Multivibrator Astabil\r\n\r\n10\r\n\r\n3.2.2 Multivibrator Bistabil\r\n\r\nAdapun hasil keluaran Q dari Multivibrator Astabil adalah sebagai\r\nberikut.\r\nTabel 3.1 Keluaran Q dari Multivibrator Astabil\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nPada percobaan ini keluaran Q dan Q’ adalah selalu berkebalikan\r\nnilainya. Jika, Q bernilai 0 maka Q’ bernilai 1. Sedangkan, jika Q\r\nbernilai 1 maka Q\' bernilai 0.\r\nBerikut adalah periode sinyal yang dikeluarkan oleh osiloskop\r\npada Multivibrator Bitstabil menggunakan resistor 10K Ohm.\r\n\r\nGambar 3.2 Multivibrator Bitstabil\r\n\r\n11\r\n\r\n3.2.3 RS Flip-Flop dengan Gerbang NAND\r\n\r\nBerikut ini adalah bentuk rangkaian RS Flip-Flop dengan Gerbang\r\nNAND.\r\n\r\nGambar 3.3 Rangkaian RS Flip-Flop dengan Gerbang NAND\r\n\r\nBerikut adalah tabel kebenaran dari rangkaian RS Flip-Flop dengan\r\nGerbang NAND.\r\nTabel 3.2 Tabel kebenaran RS Flip-Flop dengan Gerbang NAND\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 0 1\r\n1 0 0 1\r\n\r\nPada percobaan ini terdapat masukan SET (S) dan RESET (R) serta\r\nmempunyai 2 keluaran Q dan Q’. Pada percobaan ini juga terdapat\r\nkondisi SET, kondisi RESET, kondisi terlarang, serta kondisi memori.\r\nPada saat inputan bernilai 1 dan 0 maka akan terjadi kondisi RESET\r\ndengan keluaran Q = 0 dan Q’= 1. Lalu ada kondisi SET dimana saat\r\ninputan bernilai 0 dan 1 dan output Q bernilai 1 dan output Q’ bernilai\r\n0, selanjutnya ada kondisi memori disaat inputnya bernilai 1 dan 1 lalu\r\nkeluarannya bernilai 0 dan 1, serta kondisi terlarang saat kedua\r\ninputannya bernilai 0 dan 0 dan outputnya bernilai 1 dan 1. Jika\r\nkeluaran Q bernilai 1 maka keluaran Q’ akan bernilai 0, dan begitupun\r\nsebaliknya karena keluaran Q’ akan selalu berkebalikan dengan\r\nkeluaran Q.\r\n\r\n12\r\n\r\n3.2.4 RS Flip-Flop dengan Gerbang NOR\r\n\r\nBerikut ini adalah rangkaian RS Flip-Flop dengan menggunakan\r\nGerbang NOR.\r\n\r\nGambar 3.4 Rangkaian RS Flip-Flop menggunakan Gerbang NOR\r\n\r\nBerikut adalah tabel kebenaran dari rangkaian RS Flip-Flop dengan\r\nGerbang NOR.\r\nTabel 3.3 Tabel kebenaran RS Flip-Flop dengan Gerbang NOR\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 0\r\n1 1 0 0\r\n1 0 0 1\r\n\r\nPada percobaan ini terdapat masukan SET (S) dan RESET (R) serta\r\nmempunyai 2 keluaran Q dan Q’. Pada percobaan ini juga terdapat\r\nkondisi SET, kondisi RESET, kondisi terlarang, serta kondisi memori\r\n(latch). Pada saat inputan bernilai 0 dan 1 maka akan terjadi kondisi\r\nSET dengan keluaran Q = 1 dan Q’= 0. Lalu ada kondisi RESET dimana\r\nsaat inputan bernilai 1 dan 0 dan output Q bernilai 0 dan output Q’\r\nbernilai 1, selanjutnya ada kondisi memori (latch) disaat inputannya\r\nbernilai 0 dan 0 lalu keluarannya bernilai 1 dan 0, serta kondisi\r\nterlarang saat kedua inputannya bernilai 1 dan 1 dan outputnya bernilai\r\n0 dan 0. Jika keluaran Q bernilai 1 maka keluaran Q’ akan bernilai 0,\r\ndan begitupun sebaliknya karena keluaran Q’ akan selalu berkebalikan\r\ndengan keluaran Q.\r\n\r\n13\r\n\r\nDari kedua percobaan di atas, terdapat kesimpulan sebagai berikut.\r\na. Kondisi terlarang untuk RS Flip-Flop gerbang NAND adalah R = 0\r\nS = 0\r\nb. Kondisi terlarang untuk RS Flip-Flop gerbang NOR adalah R = 1 S\r\n= 1\r\nc. Kondisi latch untuk RS Flip-Flop gerbang NAND adalah R = 1 S = 1\r\nd. Kondisi latch untuk RS Flip-Flop gerbang NOR adalah R = 0 S = 0.\r\n\r\n3.2.5 JK Master Slave Flip-Flop\r\nBerikut ini adalah gambar rangkaian JK Master Slave Flip-Flop.\r\n\r\nGambar 3.5 Rangkaian JK Master Slave Flip-Flop\r\n\r\nBerikut adalah tabel kebenaran dari rangkaian JK Master Slave\r\nFlip-Flop.\r\nTabel 3.4 Tabel kebenaran JK Master Slave Flip-Flop.\r\nJ K C1 Q Q̅ Kondisi\r\n1 0 1 0 SET\r\n1 1 0 1 TOGGLE\r\n1 0 1 0 SET\r\n0 0 1 0 MEMORI\r\n0 1 0 1 RESET\r\n0 0 0 1 MEMORI\r\n1 0 1 0 SET\r\n1 1 0 1 TOGGLE\r\n\r\n14\r\n\r\n1 0 1 0 SET\r\n0 0 1 0 MEMORI\r\n0 1 0 1 RESET\r\n\r\nPada percobaan ini terdapat masukan J dan K serta mempunyai 2\r\nkeluaran Q dan Q’. Pada percobaan ini juga terdapat kondisi SET,\r\nkondisi RESET, kondisi memori (latch), serta kondisi TOGGLE. Pada\r\nsaat inputan bernilai 0 dan 1 maka akan terjadi kondisi RESET dengan\r\nkeluaran Q = 0 dan Q’= 1. Lalu ada kondisi SET dimana saat inputan\r\nbernilai 1 dan 0 dan output Q bernilai 1 dan output Q’ bernilai 0,\r\nselanjutnya ada kondisi memori (latch) disaat inputannya bernilai 0 dan\r\n0 lalu keluarannya bernilai 1 dan 0, serta kondisi TOGGLE saat kedua\r\ninputannya bernilai 1 dan 1 dan outputnya bernilai 0 dan 1. Jika\r\nkeluaran Q bernilai 1 maka keluaran Q’ akan bernilai 0, dan begitupun\r\nsebaliknya karena keluaran Q’ akan selalu berkebalikan dengan\r\nkeluaran Q.\r\n\r\n3.2.6 D Flip-Flop\r\nBerikut ini adalah gambar rangkaian D Flip-Flop.\r\n\r\nGambar 3.6 Rangkaian D Flip-Flop\r\n\r\nBerikut adalah tabel kebenaran dari rangkaian D Flip-Flop.\r\n\r\n15\r\n\r\nTabel 3.5 Tabel kebenaran dari rangkaian D Flip-Flop\r\nS R I/O C1 Q Q̅\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n\r\nPada percobaan ini terdapat masukan S, R dan I/O serta\r\nmempunyai 2 keluaran Q dan Q’. Berdasarkan tabel diatas jika\r\nmasukkan S dan R bernilai 1 dan 0 serta I/O nya diabaikan maka\r\nkeluarannya akan bernilai Q = 0 dan Q’ = 1, Jika inputannya bernilai 0\r\ndan 1 serta I/O nya diabaikan maka outputnya akan bernilai 1 dan 0.\r\nLalu saat nilai masukkan S dan R sama dengan 1 dan 1 dengan nilai I/O\r\nbernilai 1 dan clock pertama maka nilai output Q dan Q’ sama dengan 1\r\ndan 0. Jika nilai inputan S dan R sama dengan 1 dan 1 dengan nilai I/O\r\nsama dengan 1 dan clock kedua maka nilai output Q dan Q’ sama\r\ndengan 1 dan 0. Lalu nilai inputan S dan R sama dengan 1 dan 1 dengan\r\nnilai I/O sama dengan 0 dan clock pertama maka nilai output Q dan Q’\r\nsama dengan 0 dan 1. Selanjutnya jika nilai inputan S dan R sama\r\ndengan 1 dan 1 dengan I/O bernilai 0 dan clock kedua maka nilai output\r\nQ dan Q’ sama dengan 0 dan 1.\r\nDari pernyataan diatas dapat diketahui bahwa I/O mempengaruhi\r\nnilai output Q dan Q’. Clock tidak berpengaruh dalam perubahan nilai\r\noutput Q dan Q’. Dapat dilihat dari tabel jika S dan R sama dengan 1\r\ndan 1 dengan I/O sama dengan 1 maka nilai Q dan Q’ sama dengan 1\r\ndan 0, setelah diberi clock sekalipun nilainya tidak berubah. Tetapi saat\r\nI/O diganti nilainya jadi 0, nilai output Q dan Q’ nya berubah menjadi 0\r\ndan 1.\r\n\r\n16\r\n\r\n3.2.7 T Flip-Flop\r\nBerikut ini adalah gambar rangkaian T Flip-Flop.\r\n\r\nGambar 3.7 Rangkaian T Flip-Flop.\r\n\r\nBerikut adalah tabel kebenaran dari rangkaian D Flip-Flop.\r\nTabel 3.6 Tabel kebenaran T Flip-Flop\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nPada percobaan diatas terdapat masukan S dan R yang bernilai 1\r\ndan 1 dan juga clock. Pada clock pertama memiliki output Q = 0 dan Q’\r\n= 1. Lalu pada clock kedua memiliki Q = 1 dan Q’ = 0. Selanjutnya\r\npada clock ketiga terdapat output Q = 0 dan Q’ = 1. Kemudian pada\r\nclock keempat memiliki output Q = 1 dan Q’ = 0.\r\n\r\n17\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\n\r\nBerdasarkan pada praktikum yang telah dilakukan mengenai Flip-Flop\r\ndidapatkan kesimpulan sebagai berikut.\r\n1. Flip-Flop memiliki berbagai jenis, diantaranya adalah RS Flip-Flop\r\nNAND, RS Flip-Flop NOR, JK Master Slave Flip-Flop, D Flip-Flop, T\r\nFlip-Flop, dan lain sebagainya.\r\n2. RS Flip-Flop berguna untuk menentukan kondisi SET dan RESET, lalu JK\r\nFlip-Flop berguna untuk menentukan kondisi TOGGLE, D Flip-Flop\r\n\r\nmerupakan RS Flip-Flop yang di NOT kan, dan T Flip-Flop adalah Flip-\r\nFlop TOGGLE berguna untuk mengetahui nilai TOOGLE.\r\n\r\n3. Multivibrator Astabil outputnya selalu berubah-ubah sedangkan,\r\nMultivibrator Bistabil memiliki 2 buah output atau bisa disebut dengan\r\nFlip-Flop.', 'ARINDA KHAIRUNNISA', 'UNIT 1'),
(451, '3332210034', 'Pada percobaan multivibrator astabil diketahui bahwa komponen\r\nyang dipakai pada percobaan ini adalah resistor dengan nilai resistansi\r\nsebesar 1K Ω dan kapasitor sebesar 10 μF. Komponen tersebut dipasangkan\r\ndengan osiloskop untuk diketahui bentuk sinyal yang dikeluarkan. Setelah\r\ndilakukannya percobaan maka hasil dari bentuk sinyalnya sebagai berikut.\r\n\r\nGambar 3.1 Hasil Percobaan Multivibrator Astabil dengan Resistor 1KΩ\r\n\r\n12\r\nDari bentuk gelombang yang ditampilkan, maka dapat dicari\r\namplitudo gelombang, periode gelombang, serta frekuensi gelombangnya.\r\nDikarenakan dalam gelombang yang ditampilkan dengan arah vertikal yang\r\nmenempati 9 garis, maka divnya sebesar 1,8 div, dan dalam setiap\r\ngelombang menempati 6 garis horizontal maka divnya sebesar 1,2 div\r\n\r\ndengan time/div sebesar 20 ms dan volt/div sebesar 2 volt/div. Dari data-\r\ndata tersebut maka dapat dihitung sebagai berikut.\r\n\r\nUntuk amplitudo\r\n\r\nV = volt/div. div\r\nV = 2 x 1,8 = 3,6 V\r\n\r\nUntuk periode\r\nT =\r\ntime\r\ndiv . div\r\nT = 20 x 1,2 = 24 ms = 0,024 s\r\n\r\nUntuk frekuensi\r\n\r\nf =\r\n1\r\nT\r\nf =\r\n1\r\n0.024 = 41,67 Hz\r\n\r\nDari perhitungan tersebut dapat disimpulkan, untuk kapasitor\r\nsebesar 10 μF dan resistor 1KΩ memiliki amplitudo sebesar 3,6 V, periode\r\nsebesar 24 ms, dan memiliki frekuensi sebesar 41,67 Hz.\r\nSelanjutnya, resistor untuk percobaan diganti dengan resistor sebesar\r\n10KΩ dengan nilai kapasitor yang tetap dan bentuk gelombang yang\r\nditampilkan oleh osiloskop seperti berikut.\r\n\r\nGambar 3.2 Hasil Percobaan Multivibrator Astabil dengan Resistor 10KΩ\r\n\r\n13\r\nDari bentuk gelombang yang ditampilkan, maka dapat dicari\r\namplitudo gelombang, periode gelombang, serta frekuensi gelombangnya.\r\nDikarenakan dalam gelombang yang ditampilkan dengan arah vertikal yang\r\nmenempati 9 garis, maka divnya sebesar 1,8 div, dan dalam setiap\r\ngelombang menempati 55 garis horizontal maka divnya sebesar 11 div\r\n\r\ndengan time/div sebesar 20 ms dan volt/div sebesar 2 volt/div. Dari data-\r\ndata tersebut maka dapat dihitung sebagai berikut.\r\n\r\nUntuk amplitudo\r\n\r\nV = volt/div. div\r\nV = 2 x 1,8 = 3,6 V\r\n\r\nUntuk periode\r\nT =\r\ntime\r\ndiv . div\r\nT = 20 x 11 = 220 ms = 0,22 s\r\n\r\nUntuk frekuensi\r\n\r\nf =\r\n1\r\nT\r\nf =\r\n1\r\n0.22 = 4,54 Hz\r\n\r\nDari perhitungan tersebut dapat disimpulkan, untuk kapasitor\r\nsebesar 10 μF dan resistor 10KΩ memiliki amplitudo sebesar 3,6 V, periode\r\nsebesar 220 ms, dan memiliki frekuensi sebesar 4,54 Hz.\r\nDari kedua percobaan tersebut dapat disimpulkan bahwa semakin\r\nkecil nilai hambatannya maka, semakin besar frekuensinya. Hal ini\r\ndikarenakan nilai hambatan pada resistor akan berpengaruh terhadap siklus\r\npengisian energi di kapasitor, semakin tinggi nilai resistor maka akan\r\nsemakin lama energi di kapasitor terisi.\r\n3.2.2.Analisis Percobaan Multivibrator Bistabil\r\n\r\nPada percobaan ini, pada rangkaiannya hanya memainkan clock C1,\r\nsetelah dilakukannya percobaan maka hasilnya didapatkan sebagai berikut.\r\n\r\nTabel 3.1 Hasil Percobaan Multivibrator Bistabil\r\nC1 Q Q̅\r\n0 1\r\n\r\n14\r\n1 0\r\n0 1\r\n1 0\r\n\r\nDari hasil percobaan tersebut dapat diperoleh bahwa multivibrator\r\nbistrabil hanya mengeluarkan angka 0 dan 1 secara bergantian saat clock C1\r\nditekan.\r\n3.2.3.Analisis RS Flip-Flop dengan Gerbang NAND\r\n\r\nPada percobaan ini, rangkaian RS flp-flop dibuat dengan gerbang\r\nNAND. Untuk rangkaian RS flip-flop menggunakan NAND dibutuhkan\r\ndua buah gerbang NAND dan dirangkai seperti berikut.\r\n\r\nGambar 3.3 Rangkaian RSFF dengan Gerbang NAND\r\n\r\nDari percobaan RS flip-flop dengan gerbang NAND diperoleh data-\r\ndata sebagai berikut.\r\n\r\nTabel 3.2 Hasil Percobaan RSFF dengan NAND\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 0 1\r\n1 0 0 1\r\nDari data tersebut dapat diperoleh bahwa jika R memiliki\r\nmasukan 0 dan 1 maka hasil yang dikeluarkan adalah Q bernilai 1 sedangkan\r\nQ’ akan bernilai 0, keadaan ini dapat disebut dengan Reset. Lalu, pada saat\r\nR dan S diberi masukan 0 maka hasil keluaran antara Q dengan Q’ akan\r\nbernilai sama yaitu 1, kondisi ini tidak memungkinkan karena Q merupakan\r\nkeluaran dari RS dan Q’ merupakan kebalikan dari hasilnya, artinya Q’\r\n\r\n15\r\nmerupakan kebalikan dari Q yang mana seharusnya keluaran yang\r\ndihasilkan harus berkebalikan yaitu antara 0 dan 1 atau 1 dan 0, sedangkan\r\npada masukan ini hasilnya sama-sama 0. Maka, kondisi seperti ini\r\ndinamakan kondisi terlarang.\r\n\r\nSelanjutnya jika R diberikan masukan 1 dan S nilai masukannya\r\n0 maka hasilnya untuk Q adalah 0 dan untuk Q’ adalah 1, kondisi ini disebut\r\ndengan Set. Lalu, untuk R dan S diberikan masukan sama yaitu 1 maka\r\nkeluarannya akan sama seperti R = 1 dan S = 0, yaitu untuk Q bernilai 0 dan\r\nQ’ adalah 1, kondisi ini dapat dinamakan sebagai No change. Untuk\r\nmemudahkan dalam melihat kondisinya dapat dilihat pada tabel berikut.\r\nTabel 3.3 Hasil Percobaan RSFF dengan NAND Beserta Keadaannya\r\nR S Q Q̅ Keadaan\r\n0 1 1 0 Reset\r\n0 0 1 1 Terlarang (forbidden)\r\n1 1 0 1 No change\r\n1 0 0 1 Set\r\n\r\n3.2.4.Analisis RS Flip-Flop dengan Gerbang NOR\r\n\r\nPada percobaan ini, RS flip-flop di buat dengan gerbang NOR. Untuk\r\nrangkaian RS flip-flop menggunakan NOR dibutuhkan dua buah gerbang\r\nNOR dan dirangkai seperti berikut.\r\n\r\nGambar 3.4 Rangkaian RSFF dengan Gerbang NOR\r\nDari percobaan RS flip-flop dengan gerbang NOR yang telah\r\ndilakukan maka hasilnya adalah sebagai berikut.\r\nTabel 3.4 Hasil Percobaan RSFF dengan Gerbang NOR\r\n\r\n16\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 0\r\n1 1 0 0\r\n1 0 0 1\r\nDari data-data percobaan tersebut dapat diketahui bahwa saat input S\r\nbernilai 1 dan R bernilai 0, hasil output yang ditampilkan untuk Q adalah 1\r\ndan Q’ adalah 0. Dari hasil keluaran ini dapat diketahui bahwa keadaan saat\r\nS bernilai 1 dan R bernilai 0 adalah keadaan Set. Pada saat S bernilai 0 dan\r\nR bernilai 0, hasil output yang ditampilkan untuk Q adalah 1 dan Q’ adalah\r\n0, hasil yang dikeluarkan oleh inputan ini nilai keluarannya sama dengan\r\nmasukan pertama maka kondisi seperti ini disebut No Change.\r\n\r\nLalu, saat S dan R sama-sama memiliki masukan 1, hasil keluaran\r\nuntuk Q dan Q’ sama-sama bernilai 0. Kondisi ini tidak memungkinkan,\r\nkarena Q merupakan keluaran dari SR dan Q’ merupakan kebalikan dari\r\nhasilnya, artinya Q’ merupakan kebalikan dari Q yang mana seharusnya\r\nkeluaran yang dihasilkan harus berkebalikan, sedangkan pada masukan ini\r\nhasilnya sama-sama 0. Maka, kondisi seperti ini dinamakan kondisi\r\nterlarang.\r\n\r\nSelanjutnya pada saat R memiliki masukan 1 dan S memiliki\r\nmasukan 0 hasil keluarannya untuk Q bernilai 0 dan Q’ bernilai 1. Keluaran\r\nini merupakan kebalikan dari masukan yang pertama, maka dapat\r\ndinyatakan kondisi ini disebut sebagai kondisi Reset. Untuk memudahkan\r\ndalam melihat kondisinya dapat dilihat pada tabel berikut.\r\nTabel 3.5 Hasil Percobaan RSFF dengan Gerbang NOR Beserta\r\n\r\nKeadaannya\r\n\r\nR S Q Q̅ Kondisi\r\n0 1 1 0 Set\r\n0 0 1 0 No change\r\n1 1 0 0 Terlarang (forbidden)\r\n1 0 0 1 Reset\r\nRS flip-flop menggunakan gerbang NOR ini berbeda dengan RS\r\nflip-flop menggunakan gerbang NAND. Jika RS flip-flop menggunakan\r\n\r\n17\r\ngerbang NOR ini memiliki sifat high logic yang artinya aktif saat diberi\r\nmasukan tinggi dalam hal ini 1 merupakan masukan tinggi. Sedangkan\r\ndalam RS flip-flop menggunakan gerbang NAND sifat dari logikanya\r\nadalah low logic yang artinya aktif saat nilainya rendah dalam hal in 0\r\nmerupakan nilai rendahnya. Untuk memudahkan dalam membedakannya,\r\nmaka dapat dilihat dalam tabel berikut.\r\nTabel 3.6 Perbandingan Keadaan RSFF Menggunakan Gerbang NOR dan\r\n\r\nNAND\r\n\r\nRSFF dengan Gerbang NOR\r\n\r\nMasukan\r\n\r\nKeadaan\r\n\r\nForbidden Set Reset No change\r\nR 1 0 1 0\r\nS 1 1 0 0\r\n\r\nRSFF dengan Gerbang NAND\r\n\r\nMasukan\r\n\r\nKeadaan\r\n\r\nForbidden Set Reset No change\r\nR 0 1 0 1\r\nS 0 0 1 1\r\n\r\n3.2.5.Analisis JK Master Slave Flip-Flop\r\n\r\nJK Master Slave flip-flop merupakan perkembangan dari RS flip-\r\nflop. JK flip-flop ini menutupi kekurangan dari RS flip-flop yaitu mengatasi\r\n\r\nkeadaan terlarang pada RS flip-flop dengan menggunakan clock. JK flip-\r\nflop dapat dibuat dengan menggunakan dua buah gerbang AND dan dua\r\n\r\nbuah gerbang NOR, namun terdapat pula modul langsung dari JK flip-flop.\r\n\r\nGambar 3.5 Rangkaian JKFF\r\n\r\nDalam percobaan yang telah dilakukan dengan percobaan JK Master\r\nSlave flip-flop diperoleh data-data sebagai berikut.\r\n\r\n18\r\n\r\nTabel 3.7 Hasil Percobaan JKFF\r\n\r\nJ K C1 Q Q̅\r\n1 0 1 0\r\n1 1 0 1\r\n1 0 1 0\r\n0 0 1 0\r\n0 1 0 1\r\n0 0 0 1\r\n1 0 1 0\r\n1 1 0 1\r\n1 0 1 0\r\n0 0 1 0\r\n0 1 0 1\r\nDari data percobaan yang ada, jika J diberikan masukan 1 dan K\r\nbernilai 0 lalu diberikan clock maka keluarannya untuk Q akan bernilai 1\r\ndan Q’ akan bernilai 0, kondisi ini dapat dinamakan sebagai Set. Kondisi set\r\ndinyatakan apabila masukan yang diberikan kepada J adalah 1 sedangkan\r\nmasukan yang diberikan pada K adalah 0.\r\nSelanjutnya, jika J dan K diberikan masukan 1 dan diberikan clock\r\nmaka keluaran untuk Q akan bernilai 0 sedangkan Q’ akan bernilai 1. Jika\r\npada RS flip-flop kondisi ini akan menghasil kan keluaran yang sama yaitu\r\n0 dan dalam keadaan terlarang. Namun, pada JK flip-flop ini kondisi\r\nterlarang tersebut sudah diatasi dengan adanya clock. Kondisi di mana J dan\r\nK memiliki masukan 1 adalah kondisi Toggle, kondisi seperti ini\r\nmengeluarkan keluaran yang akan berubah setiap clock yang dimainkan.\r\nSelanjutnya, jika J dan K memiliki masukan sama dengan 0 maka,\r\nkeluarannya akan menghasilkan Q bernilai 1 dan Q’ bernilai 0, namun dalam\r\nkondisi lain keluaran yang dihasilkan akan bernilai Q = 0 dan Q’ = 1, kondisi\r\nini dinamakan sebagai No change. Lalu, untuk J yang memiliki masukan 0\r\ndan K memiliki masukan 1 yang akan menghasilkan Q bernilai 0 dan Q’\r\nbernilai 1, kondisi ini dinyatakan sebagai Reset. Untuk lebih jelasnya dapat\r\ndilihat pada tabel berikut.\r\n\r\n19\r\nTabel 3.8 Hasil Percobaan JKFF Beserta Keadaannya\r\nJ K C1 Q Q̅ Kondisi\r\n1 0 1 0 Set\r\n1 1 0 1 Toggle\r\n1 0 1 0 Set\r\n0 0 1 0 No change\r\n0 1 0 1 Reset\r\n0 0 0 1 No change\r\n1 0 1 0 Set\r\n1 1 0 1 Toggle\r\n1 0 1 0 Set\r\n0 0 1 0 Set\r\n0 1 0 1 Reset\r\n\r\n3.2.6.Analisis D Flip-Flop\r\n\r\nD flip-flop merupakan jenis flip-flop yang dapat menyimpan data\r\ndari masukan sebelumnya sampai masukan selanjutnya berubah, atau bisa\r\ndikatakan sebagai penunda keluaran yang dihasilkan sampai masukannya\r\nberubah. D flip-flop ini memiliki modulnya sendiri, namun D flip-flop bisa\r\njuga dibuat menggunakan JK flip-flop.\r\n\r\nGambar 3.6 Rangkaian Modul DFF dan DFF menggunakan JKFF\r\nDalam percobaan yang telah dilakukan dengan percobaan D flip-flop\r\ndiperoleh data-data sebagai berikut.\r\n\r\nTabel 3.9 Hasil Percobaan DFF\r\n\r\nS R I/O C1 Q Q̅\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n\r\n20\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\nDari data percobaan tersebut dapat diperoleh bahwa jika S diberikan\r\nmasukan 1 dan R diberi masukan 0, maka keluarannya adalah Q = 0 dan\r\nQ’ = 1. Namun, pada masukan ini terdapat masukan D tetapi nilai D masih\r\ntidak dianggap sehingga berapapun nilai D yang dimasukan maka tidak akan\r\nmengubah apapun. Lalu, jika S diberikan masukan 0 dan R diberikan\r\nmasukan 1 hasil yang ditampilkan adalah Q = 1 dan Q’ = 0, dalam masukan\r\ninipun terdapat nilai D, namun masih belum dianggap sehingga berapapun\r\nnilai D yang dimasukan maka tidak akan mengubah apapun.\r\n\r\nSelanjutnya, saat keadaan masukan S dan R adalah sama-sama 1\r\nartinya rangkaian D flip-flop ini sudah siap untuk menerima data atau sudah\r\nsiap untuk menyimpan data. Pada masukan inilah nilai D dan clock sangat\r\nberpengaruh. Jika S dan R bernilai 1, lalu nilai D bernilai 1 dan clock\r\ndijalankan maka hasil keluaran untuk Q akan bernilai 1 dan untuk Q’ akan\r\nbernilai 0. Keluaran tersebut akan selalu sama apabila nilai D masih bernilai\r\n1, namun jika nilai D berubah dengan nilai 0 dan clock dijalankan, keluaran\r\nuntuk Q akan bernilai 0 dan untuk Q’ akan bernilai 1 begitupun seterusnya.\r\n3.2.7.Analisis T Flip-Flop\r\n\r\nT flip-flop merupakan jenis flip-flop yang hanya berpengaruh\r\nterhadap clock saja, namun rangkaian T flip-flop ini dapat dibuat dengan\r\nrangkaian JK flip-flop yang input J dan K di satukan dan di set menjadi 1.\r\n\r\nGambar 3.7 Rangkaian TFF dengan Menggunakan JKFF\r\n\r\n21\r\nDalam percobaan yang telah dilakukan dengan percobaan T flip-flop\r\ndiperoleh data-data sebagai berikut.\r\n\r\nTabel 3.10 Hasil Percobaan TFF\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nDari data hasil percobaan T flip-flop ini dapat diketahui bahwa masukannya\r\nhanya tergantung dari clock nya saja dan keluarannya akan selau bergantian.\r\n\r\n22\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1. Kesimpulan\r\n\r\nBerdasarkan pada praktikum yang telah dilakukan mengenai rangkaian\r\narus bolak balik didapatkan kesimpulan sebagai berikut. Multivibrator\r\nmerupakan rangkaian yang membangkitkan gelombang non-sinusoidal\r\nterdapat tiga jenis multivibrator yaitu multivibrator astabil, multivibrator\r\nbistabil dan multivibrator monostabil. Multivibrator bistabil memiliki ini\r\nmemiliki dua kondisi dan memiliki berbagai macamnya salah satunya adalah\r\nrangkaian flip-flop. Rangkaian flip-flop merupakan rangkaian yang termasuk\r\nke dalam multivibrator dan dapat menyimpan suatu data serta memiliki\r\nkarakteristiknya masing-masing. Rangkaian flip-flop memiliki beberapa\r\n\r\njenisnya, diantaranya yaitu RS flip-flop, JK flip-flop, D flip-flop, dan T flip-\r\nflop.', 'Adha Aldiyansyah', 'UNIT 1'),
(452, '3332210011', 'Adapun analisis dari percobaan flip-flop sebagai berikut.\r\n3.2.1 Percobaan Multivibrator Astabil\r\n\r\nGambar 3. 1 1 Gelombang pada Osiloskop Sebelum ditambahkan resistor 10\r\n\r\nKohm\r\n\r\nGambar 3. 2 Gelombang pada Osiloskop Sebelum ditambahkan resistor 10 Kohm\r\n\r\nPada Gambar 3.1 dan Gambar 3.2 menunjukkan bentuk gelombang pada\r\nosiloskop dalam percobaan multivibrator astabil. Multivibrator astabil merupakan\r\nrangkaian gabungan transistor dengan keluaran yang tidak stabil, artinya dapat\r\nberubah dalam rentang waktu tertentu. Pada percobaan multivibrator astabil ini\r\ndidapatkan bentuk gelombang yang tidak proporsional antara fase on dan fase off\r\ndalam panjang gelombang. Pada kedua percobaan menunjukkan ketidkasesuaian\r\nantara panjang dari bukit dan panjang dari lembah. Hal ini yang menunjukkan\r\nadanya ketidakstabilan pada gelombang yang dihasilkan. Ketidakstabilan ini lah\r\nyang menjadi ciri dari multivibrator astabil.\r\nDengan gelombang yang ditampilkan pada osiloskop, dapat ditentukan besar\r\nnilai ampitudo dan periode sinyalnya. Perhitungan amplituda dan periode sinyal\r\npada percobaan pertama sebagai berikut.\r\n\r\n12\r\n\r\n1) Percobaan Pertama\r\nDiketahui: t = 20 ms/DIV, Panjang Gelombang = 1 kotak, n = 16 gelombang,\r\nTingi Gelombang = 0,75 Kotak.\r\nDitanyakan:\r\na. Waktu dalam satu gelombang (t)\r\n\r\nt = Panjang Gelombang × Time Osiloskop\r\n\r\nt = 1 × 0,02 s = 0,02 s\r\n\r\nb. Periode sinyal\r\n\r\nPeriode =\r\nt\r\nn\r\n\r\nPeriode =\r\n0,02 s\r\n16 = 0,00125 s\r\n\r\nc. Amplitudo sinyal\r\n\r\nAmplitudo = Tinggi Gelombang × Volt perDIV\r\nAmplitudo = 0,75 × 2 V = 1,5 V\r\n\r\n2) Percobaan kedua\r\nDiketahui: t = 20 ms/DIV, Panjang Gelombang = 11 kotak, n = 1,75\r\ngelombang, Tingi Gelombang = 0,75 Kotak.\r\nDitanyakan:\r\na. Waktu dalam satu gelombang (t)\r\n\r\nt = Panjang Gelombang × Time Osiloskop\r\n\r\nt = 11 × 0,02 s = 0,22 s\r\n\r\nb. Periode sinyal\r\n\r\nPeriode =\r\nt\r\nn\r\n\r\nPeriode =\r\n0,22 s\r\n1,75 = 0,1257 s\r\n\r\nc. Amplitudo sinyal\r\nAmplitudo = Tinggi Gelombang × Volt perDIV\r\nAmplitudo = 0,75 × 2 V = 1,5 V\r\n\r\n13\r\n\r\nTabel 3. 1 Tabel Perbandingan Percobaan 1 dan Percobaan 2\r\nPercobaan 1 Percobaan 2\r\nPeriode Sinyal 0,00125 s 0,1257 s\r\nAmplitudo 1,5 V 1,5 V\r\n\r\nPada Tabel 3.1 menujukkan perbandingan antara periode dan amplituod\r\nsebelum dan setelah ditambahkan resistor sebesar 10 K Ohm. Pada data tersebut\r\nmenujukkan bahwa saat nilai hambatan atau resistor dinaikkan, maka akan\r\nmenaikkan nilai periode sinyal, namun tidak dengan amplitudo. Nilai periode sinyal\r\nbertambah dikarenakan panjang gelombang setelah ditambahkan resistor\r\nbertambah. Semakin tinggi nilai panjang gelombang, maka akan semakin lama pula\r\nwaktu yang dibutuhkan dalam satu periode. Kemudian, untuk amplitudo tidak\r\nmebgalami perubahan karena pada saat ditambahkan resistor 10 K Ohm tidak\r\nterjadi perubahan tinggi pada gelombang. Sehingga dapat disimpulkan bahwa,\r\ngelombang yang dihasilkan pada percobaan 1 dan 2 ini merupakan gelombang yang\r\ntidak stabil dan menjadi ciri dari multivibrator astabil. Kemudian, penambahan\r\nresistor akan berpengaruh pada periode sinyal suatu gelombang karena adanya\r\nperubahan pada panjang gelombang.\r\n\r\n3.2.2 Multivibrator Bistabil\r\n\r\nTabel 3. 2 Tabel Hasil Percobaan Multivibrator Bistabil\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nPada Tabel 3.2 menunjukkan hasil dari percobaan multivibrator bistabil.\r\nMultivibrator bistabil yaitu rangkaian elektronikan yang pada sinyal keluarannya\r\ntidak terjadi perubahan tingkatan (level) selama tidak dikenai sinyal dari luar[3].\r\nPada multivibrator jenis ini, sinyal keluaran yang dihasilkan atau ditampilkan sudah\r\nstabil baik panjang pada fase on dan fase off. Multivibrator bistabil memiliki\r\n\r\n14\r\n\r\nkarakteristik yang sama dengan flip-flop, dimana pada keduanya dihasilkan sinyal\r\nyang telah stabil, tanpa adanya perbedaan panjang gelombang antara fase off dan\r\nfase on.\r\nBerdasarkan data pada Tabel 3.2 menujukkan bahwa keluaran dari\r\nmultivibrator bistabil saling berkebalikan antara keluaran pertama, kedua dan\r\nseterusnya yang disebabkan karena adanya clock. Clock merupakan sebuah sinyal\r\nyang digunakan dalam menyinkronkan operasi pada suatu sistem elektronik.\r\nApabila clock tidak ditekan, maka keluaran yang dituju akan sama dengan keluaran\r\nsebelumnya. Perubahan berkebalikan ini memiliki kesamaaan ciri dengan togle\r\nflip-flop. Pada T flip-flop juga menghasilkan keluaran yang berkebalikan setiap\r\nditekannnya clock.\r\n\r\n3.2.3 RS Flip-Flop Menggunakan Gerbang NAND\r\nTabel 3. 3 Tabel Hasil Percobaan RS Flip-Flop Menggunakan gerbang NAND\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 1 0\r\n1 0 0 1\r\n\r\nPada Tabel 3.3 menunjukkan tabel kebenaran dari hasil percobaan RS\r\n(Reset-Set) flip-flop menggunakan gerbang NAND. RS flip-flop merupakan\r\nrangkaian yang menjadi dasar dari flip-flop yang ada karena hanya memiliki 2\r\ngerbang masukan atau inputan saja yaitu R dan S, serta memiliki keluaran yaitu Q\r\ndan Q’[2]. RS flip-flop pada percobaan ini menggunakan gerbang NAND sebagai\r\npenyusunnya. Pada Tabel 3.3 menunjukkan beberapa kondisi pada RS flip-flop\r\nyaitu reset, forbidden (terlarang), latch, set. Kondisi reset merupakan kondisi saat\r\nmasukan R bernilai 0 dan masukan S bernilai 1, yang menghasilkan keluaran yaitu\r\nQ bernilai 1 dan Q’ bernilai 0, sedangkan set merupakan kondisi saat masukan R\r\nbernilai 1 dan masukan S bernilai 0, yang menghasilkan keluaran yaitu Q bernilai\r\n0 dan Q’ bernilai 1. Kemudian, untuk kondisi latch yaitu kondisi saat masukan R\r\ndan S sama-sama bernilai 1, maka keluarannya akan sama dengan keluaran\r\n\r\n15\r\n\r\nsebelumnya, selama bukan keluaran forbidden (terlarang). Kondisi forbidden\r\n(terlarang) merupakan kondisi saat masukan R dan S sama-sama bernilai 0, yang\r\nmenghasilkan keluaran bernilai 1 pada Q dan Q’. hal ini disebut terlarang karena\r\nseharusnya keluaran Q dan Q’ berbeda.\r\n\r\n3.2.4 RS Flip-Flop Menggunaka Gerbang NOR\r\nTabel 3. 4 Tabel Hasil Percobaan RS Flip-Flop Menggunakan Gerbang NOR\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 0\r\n1 1 0 0\r\n1 0 0 1\r\n\r\nPada Tabel 3.4 menunjukkan tabel kebenaran dari hasil percobaan RS\r\n(Reset-Set) flip-flop menggunakan gerbang NOR. RS flip-flop merupakan\r\nrangkaian yang menjadi dasar dari flip-flop yang ada karena hanya memiliki 2\r\ngerbang masukan atau inputan saja yaitu R dan S, serta memiliki keluaran yaitu Q\r\ndan Q’[2]. RS flip-flop pada percobaan ini menggunakan gerbang NOR sebagai\r\npenyusunnya. Pada Tabel 3.4 menunjukkan beberapa kondisi pada RS flip-flop\r\nyaitu reset, forbidden (terlarang), latch, set. Kondisi reset merupakan kondisi saat\r\nmasukan R bernilai 0 dan masukan S bernilai 1, yang menghasilkan keluaran yaitu\r\nQ bernilai 1 dan Q’ bernilai 0, sedangkan set merupakan kondisi saat masukan R\r\nbernilai 1 dan masukan S bernilai 0, yang menghasilkan keluaran yaitu Q bernilai\r\n0 dan Q’ bernilai 1. Kemudian, untuk kondisi latch pada RS flip-flop menggunakan\r\ngerbang NOR yaitu kondisi saat masukan R dan S sama-sama bernilai 0, maka\r\nkeluarannya akan sama dengan keluaran sebelumnya, selama bukan keluaran\r\nforbidden (terlarang). Kondisi forbidden (terlarang) pada RS flip-flop\r\nmenggunakan gerbang NOR merupakan kondisi saat masukan R dan S sama-sama\r\nbernilai 1, yang menghasilkan keluaran bernilai 0 pada Q dan Q’. hal ini disebut\r\nterlarang karena seharusnya keluaran Q dan Q’ berbeda.\r\n\r\nPenggunaan gerbang NAND dan gerbang NOR dalam menyusun RS flip-\r\nflop terdapat perbedaan yaitu pada penentuan kondisi latch dan forbidden. Kondisi\r\n\r\n16\r\n\r\nlatch pada gerbang NAND saat semua masukan bernilai 1, maka keluarannya akan\r\nsama seperti keluaran sebelumnya (kecuali keluaran forbidden), sedangkan pada\r\ngerbang NOR saat semua masukan bernilai0, maka keluarannya akan sama seperti\r\nkeluaran sebelumnya (kecuali keluaran forbidden). Kemudian, kondisi forbidden\r\npada gerbang NAND yaitu saat semua masukan bernilai 0 dan menghasilkan semua\r\nkeluaran bernilai 1, sedangkan pada gerbang NOR yaitu saat semua masukan\r\nbernilai 1 dan semua keluaran bernilai 0. Kesamaan antara RS flip-flop\r\nmenggunakan gerbang NAND atau gerbang NOR yaitu pada keluaran yang selalu\r\nberkebalikan dengan masukannya.\r\n\r\n3.2.5 JK Master Slave Flip-Flop\r\n\r\nTabel 3. 5 Tabel Hasil Percobaan JK Master Slave Flip-Flop\r\nJ K C1 Q Q̅ Kondisi\r\n1 0 1 0 NC\r\n1 1 0 1 Togel\r\n1 0 1 0 NC\r\n0 0 1 0 Latch\r\n0 1 0 1 NC\r\n0 0 0 1 Latch\r\n1 0 1 0 NC\r\n1 1 0 1 Togel\r\n1 0 1 0 NC\r\n0 0 1 0 Latch\r\n0 1 0 1 NC\r\n\r\nPada Tabel 3.5 menunjukkan tabel kebenaran dari hasil percobaan JK\r\nmaster slave flip-flop. JK flip-flop merupakan rangkaian flip-flop yang akan terjadi\r\nperubahan pada keluarannya apabila terdapat clock pada masukan yang diberikan\r\natau berarti tidak ada kondisi terlarang baginya[2]. Pada percobaan JK master slave\r\nflip-flop terdapat beberapa kondisi yaitu NC (no change), Latch, dan Togle. Kondisi\r\nNC merupakan kondisi dimana keluaran sama/tidak berubah dengan masukannya,\r\nkondisi ini saat masukan J bernilai 1 dan K bernilai 0, atau saat masukan J bernilai\r\n\r\n17\r\n\r\n0 dan K bernilai 1. Kemudian, kondisi latch merupakan kondisi yang menyebabkan\r\nkeluarannya sama dengan keluaran terdahulunya, kondisi ini saat masukan J dan K\r\nsama-sama bernilai 0. Selanjutnya, kondisi togle merupakan kondisi dimana\r\nkeluarannya sama dengan invers atau kebalikan dari keluaran sebelumnya, kondisi\r\nini saat masukan J dan K sama-sama bernilai 1.\r\n\r\n3.2.6 D Flip-Flop\r\n\r\nTabel 3. 6 Tabel Hasil Percobaan D Flip-Flop\r\nS R I/O C1 Q Q̅\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n\r\nPada Tabel 3.6 menunjukkan tabel kebenaran dari hasil percobaan D Flip-\r\nFlop. D flip-flop merupakan rangkaian flip-flop yang menggunakan konsep\r\n\r\nrangkaian RS flip-flop dengan hanya merubah masukan menjadi R, S dan I/O[2].\r\nPada data hasil percobaan menunjukkan bahwa keluaran pada Q dipengaruhi\r\nsepenuhnya oleh masukan pada I/O saat terdapat masukan bernilai sama yaitu 1.\r\nSehingga pada masukan setelahnya, keluaran dari D flip-flop akan sama dengan\r\nmasukan I/O nya. Namun, saat sebelum diberi masukan semuanya bernilai 1,\r\nkeluaran dari gerbang D flip-flop yaitu kebalikan dari masukan R dan S seperti pada\r\npercobaan RS flip-flop.\r\n3.2.7 T Flip-Flop\r\n\r\nTabel 3. 7 Tabel Hasil Percobaan T Flip-Flop\r\na Q Q̅\r\n0 1\r\n\r\n18\r\n\r\n1 0\r\n0 1\r\n1 0\r\n\r\nPada Tabel 3.7 menunjukkan tabel kebenaran dari hasil percobaan T Flip-\r\nFlop. T flip-flop merupakan rangkaian flip-flop yang menggunakan konsep\r\n\r\nrangkaian JK flip-flop namun menghubungkan masukan menjadi satu yang\r\n\r\nmenyebabkan hasil keluarannya dibalikkan[2]. Karakteristik keluaran dari T flip-\r\nflop yaitu selalu berkebalikan dengan keluaran sebelumnya saat di clock.\r\n\r\nKarakteristik ini sama dengan multivibrator bistabil pada percobaan sebelumnya\r\nyang sama-sama memiliki karakteristik membalikan keluaran saat di clock.\r\n\r\n19\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nBerdasarkan pada praktikum yangtelah dilakukan mengenai flip-flop\r\ndidapatkan kesimpulan sebagai berikut.\r\n1. Flip-flop terbagi dalam beberapa jenis yang didasarkan pada kegunaan\r\nataupun karakteristik keluaran. Jenis-jenis flip-flop yaitu RS flip-flop,\r\nJK master slave flip-flop, D flip-flop, dan T flip-flop.\r\n2. Berbagai jenis flip-flop memiliki sifat dan kegunaannya masing-masing.\r\nSeperti RS flip-flop yang selalu menghasilkan keluaran berkebalika, D\r\nflip-flop yang menghasilkan keluaran sama dengan masukan I/O saat\r\nterdapat nilai masukan semuanya 1. Kemudian, JK flip-flop yang terbagi\r\natas beberapa kondisi, serta T flip-flop yang menghasilkan keluaran\r\nberkebalikan dengan keluaran sebelumnya apabila diclock.\r\n3. Multivibrator terdiri atas banyak jenis, contohnya multivibrator astabil\r\ndan multivibrator bistabil. Multivibrator astabil yang menghasilkan\r\nsinyal keluaran yang tidak stabil karena pada panjang gelombang fase\r\non dan off terdapat perbedaan. Sedangkan, multivibrator bistabil\r\nmenghasilkan sinyal keluaran yang stabil, artinya adanya kesesuaian\r\nantara panjang gelombang fase on dan off.', 'RIZKI MAULA', 'UNIT 1');
INSERT INTO `plagiator_postmodel` (`id`, `nim`, `isi_laprak`, `nama`, `unit`) VALUES
(453, '3332210058', 'Pada analisis mengenai praktikum dengan judul flip-flop, analisisnya adalah\r\nsebagai berikut.\r\nPada sinyal osiloskop menggunakan resistor 10k ohm. Rumus untuk mencari\r\namplitudonya adalah :\r\n\r\n⁄ (3.1)\r\n\r\nPada tegangan amplitudo acuan untuk mengetahui divnya itu menggunakan\r\nsumbu y.\r\nUntuk mencari priodenya adalah :\r\n\r\n⁄ (3.2)\r\n\r\nPada mencari priode acuan untuk mengetahui divnya itu menggunakan sumbu x.\r\nUntuk mencari frekuensinya :\r\n\r\n(3.3)\r\n\r\nPada sinyal osiloskop menggunakan resistor 1k ohm. Rumus untuk mencari\r\namplitudonya adalah :\r\n\r\n12\r\n\r\n⁄ (3.4)\r\n\r\nSama seperti menggunakan 10k ohm karena memang sama-sama menggunakan\r\namplitudo tengangan 3,6V.\r\nUntuk mencari priodenya adalah :\r\n\r\n⁄ (3.2)\r\n\r\nUntuk mencari frekuensinya :\r\n\r\n(3.3)\r\n\r\nDari kedua hasil diatas yang menggunakan resistor 10k ohm dan 1k ohm dapat\r\ndiketahui bahwa saat 1k ohm frekuensinya itu lebih tinggi, karena ada siklus\r\ncharge sama discharge pada kapasistor, saat hambatannya kecil arus yang\r\nmengalir lebih besar, oleh karena itu siklus chare dan discharge nya itu lebih cepat\r\nalhasil mempunyai frekuensi yang lebih tinggi. Dan waktu 10k ohm hambatannya\r\nitu lebih besar, jadi arus yang mengalir itu lebih kecil jadi waktu chargenya lama\r\nkarena arusnya kecil alhasil frekuensinya lebih kecil.\r\nRSFF adalah salah satu jenis flip-flop yang memiliki dua keadaan yaitu set\r\ndan reset. Ada dua macam RSFF yaitu RSFF menggunakan gerbang NOR dan\r\nmenggunakan gerbang NAND. Perbedaannya adalah NAND itu RSFF low logic\r\nmaksudnya adalah logikanya itu terbalik jadi 0 itu nyala dan 1 itu mati, jadi\r\nkebalikan dari RSFF NOR yang logikanya itu standar.\r\nState atau keadaan yang ada pada RSFF ada empat macam. Latch atau set\r\nadalah kondisi ketika set diberi input 1 dan Q sebagai output mengeluarkan 1,\r\nk i i t it k tik t i i i p t 1 ’ g i tp t m g k 1,\r\nkondisi no change adalah kondisi ketika inputnya 00 dan outputnya bergantung\r\npada input sebelumnya jadi outputnya sama seperti pada output pada inputan\r\nsebelumnya, dan forbidden adalah kondisi terlarang karena saat inputnya 11\r\nsistemnya akan bingung karena ga bisa disimpulin.\r\n\r\n13\r\n\r\nPerbedaan JKFF dan RSFF adalah pada JKFF sistemnya itu menggunakan\r\nclock, clock itu berfungsi untuk mencegah dari keadaan forbidden, karena pada\r\nRSFF itu ada kondisi forbidden jadi JKFF mempunyai clock untuk mecegah\r\nterjadinya forbidden jadi ketika ingin diset clock harus ditekan karena nilai setnya\r\ntidak langsung berubah setelah tekan set.\r\nState atau kondisi pada JKFF sama seperti RSFF mempunya empat\r\nkondisi, tetapi di JKFF ada kondisi lain karena tidak ada kondisi forbidden, latch\r\natau set, reset, no change dan toogle. kondisi Toggle yaitu kondisi ketika set dan\r\nreset bernilai 1 kemudian menekan clock, hal yang terjadi adalah outputnya hanya\r\nberpindah-pi h t ’. toggle secara harfiah sama seperti saklar\r\ntoggle.\r\nD Flip-Flop, beberapa literatur D itu berarti Data dan juga Delay. Jadi inti\r\nkerjanya itu menyimpan nilai sebelum inputnya berubah. Pada contoh ketika\r\ndalam kondisi reset dimana outputnya itu 01 pada saat clock dimasukan atau\r\nditekan makan DFF akan menyimpan nilai 1 dan outputnya menjadi 01. Jadi\r\npenjelasan secara singkatnya DFF menunda outputnya selama inputnya masih\r\nbelum berubah dan ketika inputnya berubah maka DFF akan menyimpan nilai\r\noutput yang baru. Cara membuat DFF dan dengan JKFF adalah dengan cara\r\nmenotkan input K nya tapi inputnya hanya satu. Itu juga mengapa DFF menjadi\r\nuniversal karena bisa dibuat menggunakan gerbang yang lain.\r\nTFF adalah toggle flip-flop, jadi cara kerjanya hanya menjadi toggle atau\r\nsaklar dan inputnya hanya clock saja. Outputnya hanya berpindah-pindah saja\r\nselama clocknya masuk. Cara membuat TFF menggunakan JKFF adalah sama\r\nseperti DFF tetapi tidak dinotkan inputnya supaya bisa menjadi kondisi toggle\r\n\r\n14\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nAdapun kesimpulan yang diperoleh dari praktikum kali ini dengan tema\r\nFlip-Flop adalah sebagai berikut :\r\n1. Mengenal jenis jenis flip-flip yaitu RSFF, JKFF, DFF, TFF. RSFF\r\nadalah set dan reset flip-flop, JKFF adalah Jack Kilby Flip-Flop JK\r\nberdasarkan nama penemunya, DFF adalah Data flip-flop atau Delay\r\nflip-flop, dan TFF adalah Toggle flip-flop.\r\n2. Sifat dan kegunaan masing-masing flip-flop berbeda-beda misalnya saja\r\nTFF itu sifatnya memiliki dua keadaan yaitu set dan reset yang\r\ndipengaruhi oleh satu output yaitu clock, pada DFF itu menunda\r\noutputnya jika inputnya belum berubah, pada RSFF hanya memiliki dua\r\nkeadaan yaitu set dan reset, dan pada JKFF itu tingkat lanjut dari RSFF\r\ntetapi memiliki clock supaya tidak mendapatkan kondisi forbidden\r\n3. Monostabil mempunyai 1 (satu) keadaan stabil yaitu hanya bisa 1 atau 0\r\npada saat ditrigger. Bistabil mempuyai 2 (dua) keadaan stabil yaitu 1 dan\r\n\r\n0 bisa diatur menggunakan trigger. Astabil keadaannya selalu berubah-\r\nubah atau biasa disebut osilator pembangkit sinyal.', 'NAFIDZ IZZA AL-ADABI', 'UNIT 1'),
(454, '3332210018', 'Berdasarkan hasil praktikum percobaan tentang multivibrator bistabil\r\ndidapat data sebagai berikut :\r\n\r\n12\r\n\r\nTabel 3.1. Multivibrator Bistabil\r\n\r\nC1 Q Q̅\r\n1 0\r\n0 1\r\n1 0\r\n0 1\r\n\r\nberdasarkan data di atas multivibrator bistabil adalah jenis Multivibrator yang\r\noutputnya terdiri dari dua keadaan stabil. Rangkaian Multivibrator Bistabil ini akan\r\nberalih dari satu keadaan stabil ke keadaan yang lainnya ketika pulsa pemicu yang\r\nsesuai diterapkan. Dengan kata lain, dalam Multivibrator Bistabil ini, satu keadaan\r\nstabil dapat dipertahankan hingga sampai diberikannya pulsa atau sinyal pemicu\r\n(trigger).\r\nseperti data di atas untuk keadaan pertama 1 0 dan setelah itu akan beralih dari satu\r\nkeadan stabil ke keadaan yang lain ketika pulsa pemicu sesuai diterapkan dan\r\nmenjadi 0 1 begitu pun seterusnya.\r\n\r\ngambar 3.1 multivibrator bistabil\r\n\r\n3.2.2 RS Flip-Flop dengan gerbang NAND\r\nBerdasarkan hasil praktikum percobaan tentang RS FF dengan gerbang\r\n\r\n13\r\n\r\nNAND didapat data sebagai berikut :\r\n\r\nTabel 3.2. RS Flip-Flop dengan Gerbang NAND\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 0 1\r\n1 0 0 1\r\n\r\nberdasarkan data diatas RS Flip-Flop adalah rangkain yang memiliki 2 output. RS\r\nFlip-Flop adalah Reset and Set. bisa kita lihat di tabel 3.2 terdapat perbedaan pada\r\nsaat kondisi terlarang. yaitu saat Set = 0 dan Reset adalah 0 karena gerbang\r\nNAND adalah aktif high.\r\n\r\ngambar 3.3 RS-FF dengan Gerbang NAND\r\n\r\n3.2.2 RS Flip-Flop dengan gerbang NOR\r\nBerdasarkan hasil praktikum percobaan tentang RS FF dengan gerbang\r\nNOR didapat data sebagai berikut :\r\n\r\nTabel 3.3. RS Flip-Flop dengan Gerbang NOR\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 0\r\n\r\n14\r\n\r\n1 1 0 0\r\n1 0 0 1\r\n\r\nberdasarkan data diatas RS Flip-Flop adalah rangkain yang memiliki 2 output. RS\r\nFlip-Flop adalah Reset and Set. bisa kita lihat di tabel 3.2 terdapat perbedaan pada\r\nsaat kondisi terlarang. yaitu saat Set =1 dan Reset = 1 karena Gerbang NOR\r\nmerupakan aktif Low.\r\n\r\ngambar 3.3 RS dengan Gerbang NOR\r\n\r\n3.2.3 JK Master Slave Flip-Flop\r\nBerdasarkan hasil praktikum percobaan tentang JK Master Slave FF\r\ndidapat data sebagai berikut :\r\n\r\nTabel 3.4. JK Master Slave Flip-Flop\r\nJ K C1 Q Q̅ Kondisi\r\n1 0 1 0 Set\r\n1 1 0 1 Togle\r\n1 0 1 0 Set\r\n0 0 1 0 Memory\r\n0 1 0 1 Reset\r\n0 0 0 1 Memory\r\n1 0 1 0 Set\r\n1 1 0 1 Togle\r\n1 0 1 0 Set\r\n\r\n15\r\n\r\n0 0 1 0 Memory\r\n0 1 0 1 Reset\r\n\r\nBerdasarkan data diatas JK-FF Terdiri dari 2 flip yaitu master FF dan slave FF.\r\nMster JK FF memiliki 3 input yaitu J,K, dan clock. JK-FF tidak memili kondisi\r\nterlarang artinya berapapun inputan yang diberikan asal ada clock maka akan terjadi\r\nperubahan pada output seperti pada tabel di atas.\r\n\r\ngambar 3.4 JK-FF master slave\r\n\r\n3.2.4 D Flip-Flop\r\nBerdasarkan hasil praktikum percobaan tentang D Flip-Flop didapat data\r\nsebagai berikut :\r\n\r\nTabel 3.5. D Flip-Flop\r\n\r\nS R I/O C1 Q Q̅\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n\r\n16\r\n\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n\r\nBerdasarkan data di atas D Flip-Flop adalah RS-FF yang ditambahkan dengan suatu\r\ninverter pada reset inputnya. Sifat dari D Flip-Flop adalah inputan berlogik 1, maka\r\noutput akan bernilai 1, dan jika input bernilai 0 maka output akan berada pada\r\nkeadaan reset atau bernilai 0 seperti tabel diatas.\r\n\r\ngambar 3.5 D-FF\r\n\r\n3.2.5 T Flip-Flop\r\nBerdasarkan hasil praktikum percobaan tentang T Flip-Flop didapat data\r\nsebagai berikut :\r\n\r\nTabel 3.6. T Flip-Flop\r\n\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nBerdasarkan data di atas T flip-flop atau toggle Flip-Flop dibentuk dari modifikasi\r\nclocked RS, D dan JK-FF yang mempunyai input T dan 2 output Q dan Q’ bisa kita\r\nlihat seperti tabel diatas.\r\n\r\n17\r\n\r\ngambar 3.6 T-FF\r\n\r\n18\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nDari hasil praktikum percobaan tentang Flip-Flop didapat kesimpulan\r\nsebagai berikut :\r\n1. Kita dapat Mengenal jenis-jenis flip-flop diantaranya yaitu SR-FF, D-FF, JK-FF,\r\ndan T-FF.\r\n\r\n2. Kita dapat Mengetahui sifat dan kegunaan masing-masing flip-flop diantaranya\r\nyaitu SR-FF set and reset, D-FF merupakan modifikasi dari S-R Flip-flip yaitu\r\n\r\ndengan menambahkan gerbang logika NOT (Inverter) dari Input S ke Input R, JK-\r\nFF merupakan pengembangan dari S-R Flip-flop dan paling banyak digunakan. J-\r\nK Flip-flop memiliki 3 terminal Input J, K dan CL (Clock), dan T-FF merupakan\r\n\r\nbentuk sederhana dari J-K Flip-flop. Kedua Input J dan K dihubungkan sehingga\r\nsering disebut juga dengan Single J-K Flip-Flop..\r\n\r\n3. Kita dapat Mengenali jenis-jenis multivibrator dan memahami cara kerjanya,\r\nMultivibrator adalah pembangkit sinyal. terdapat jenis multivibrator diantranya\r\nyaitu Multivibrator astabil untuk mengontrol frekuensi sinyal pada output dan juga\r\nuntuk meregenerasi sinyal berdenyut yang tersistorsi, Multivibrator bistabil\r\ndigunakan sebagai pembagi frekuensi, penghitung, latches dan dalam unit\r\npenyimpanan.', 'ANIS FUADI PUTRA', 'UNIT 1'),
(455, '3332190073', 'Berikut ini adalah analisa dari percobaan unit 5 yaitu :\r\n1. Multivibrator Astabil\r\nPada percobaan multivibrator astabil menggunakan osiloskop terdapat ada\r\n16 gelombang dapat dihitung periode dan amplitude.\r\nt/div = 20 ms = 0,02 s\r\n1 gelombang = 1,5 kotak\r\n1,5 x 0,02 s = 0,03\r\nPeriode :\r\nt/n = 0,03 / 16 = 0,48\r\nAmplitude :\r\n1,8 x 2 = 3,6 V\r\n\r\n10\r\n\r\n2. Multivibrator Bistabil\r\n\r\nTabel 3. 1 Multivibrator Astabil\r\nC1 Q Qഥ\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nBerdasarkan tabel percobaan diatas, hasil percobaan multivibrator astabil\r\ndisini adalah keadaan toggle, yang dimana keadaan toggle adalah berubah\r\nubah atau bergantian, ketika diberi clock output Q berlogika nol dan output\r\nQ berlogika 1, dan diberi clock lagi output Q berlogika 1 dan output Q\r\nberlogika nol dan seterusnya.\r\n\r\n3. RS Flip-Flop dengan Gerbang NAND\r\n\r\nTabel 3. 2 RS Flip - Flop dengan Gerbang NAND\r\nR S Q Qഥ\r\n0 1 0 1\r\n0 0 1 1\r\n1 1 0 1\r\n1 0 1 0\r\n\r\nBerdasarkan pada tabel percobaan RS Flip - Flop dengan Gerbang NAND,\r\npada keadaan RS = 0 1 hasil output Q dan Q = 0 1 adalah keadaaan toggle\r\nyang artinya berpindah, pada keadaan RS = 0 0 hasil output Q dan Q = 1 1\r\nadalah keadaan forbidden yang artinya tidak mampu merespons output\r\nberikutnya sehingga output berkebalikan dari inputnya, pada keadaan RS =\r\n\r\n11\r\n\r\n1 1 hasil output Q dan Q = 0 1 adalah keadaaan latch yang artinya\r\nmengambil memori sebelumnya yaitu 0 1, pada keadaan RS = 1 0 adalah\r\nkeadaaan toggle yang artinya berpindah.\r\n\r\n4. RS Flip Flop dengan Gerbang NOR\r\n\r\nTabel 3. 3 RS Flip-Flop dengan Gerbang NOR\r\nR S Q Qഥ\r\n0 1 1 0\r\n0 0 1 0\r\n1 1 0 0\r\n1 0 0 1\r\n\r\nBerdasarkan pada tabel percobaan RS Flip - Flop dengan Gerbang NOR,\r\npada keadaan RS = 0 1 hasil output Q dan Q = 1 0 adalah keadaaan toggle\r\nyang artinya berpindah, pada keadaan RS = 0 0 hasil output Q dan Q = 1 0\r\nadalah keadaan latch yang artinya mengambil memori sebelumnya yaitu 1\r\n0, pada keadaan RS = 1 1 hasil output Q dan Q = 0 0 adalah keadaaan\r\nforbidden yang artinya tidak mampu merespons output berikutnya sehingga\r\noutput berkebalikan dari inputnya, pada keadaan RS = 1 0 adalah keadaaan\r\ntoggle yang artinya berpindah.\r\n\r\n5. JK Master Slave Flip-Flop\r\n\r\nTabel 3. 4 Tabel Percobaan JK Master Slave Flip - Flop\r\nJ K C1 Q Qഥ Kondisi\r\n1 0 1 0 toggle\r\n1 1 0 1 Racing\r\n1 0 1 0 Toggle\r\n0 0 1 0 Latch\r\n\r\n12\r\n\r\n0 1 0 1 Toggle\r\n0 0 0 1 Latch\r\n1 0 1 0 Toggle\r\n1 1 0 1 Racing\r\n1 0 1 0 Toggle\r\n0 0 1 0 Latch\r\n0 1 0 1 toggle\r\n\r\nBerdasarkan pada tabel percobaan JK Master Slave Flip - Flop, keterangan\r\ntoggle untuk berpindah output, racing adalah kondisi terlarang ketika kedua\r\ninput berlogika 1, dan Latch adalah mengambil memori toggle sebelumnya.\r\nBerdasarkan tabel percobaan diatas, T Flip – Flop ini merupakan Toggle rangkaian\r\nflip – flop yang dimana arti kata toggle adalah setiap diberi input clock output\r\nberubah ubah atau bergantian\r\n\r\n13\r\n\r\n6. D Flip – Flop\r\n\r\nTabel 3. 5 Tabel Percobaan D Flip - Flop\r\nS R I/O C1 Q Qഥ\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n\r\nBerdasarkan tabel percobaan diatas, D Flip – Flop ini merupakan dasar dari\r\nrangkaian utama sebuah memori penyimpan data digital, yang dimana pada\r\ntabel ketika S dan R keduanya berlogika 1 dan diberi input 1 output yang\r\ndihasilkan adalah 1 0 begitu juga dengan semua kedua S dan R berlogika 1\r\nyang diberi input 1 saja dan begitu juga pada kedua S dan R berlogika 1\r\nyang diberi input 0.\r\n7. T Flip - Flop\r\n\r\n14\r\n\r\nTabel 3. 6 Tabel Percobaan T Flip -Flop\r\nC1 Q Qഥ\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\nBerdasarkan tabel percobaan diatas, T Flip – Flop ini merupakan Toggle rangkaian\r\nflip – flop yang dimana arti kata toggle adalah setiap diberi input clock output\r\nberubah ubah atau bergantian\r\n\r\n15\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1.Kesimpulan\r\nBerikut ini kesimpulan dapat ditarik pada praktikum teknik digital unit 5\r\nini, yaitu :\r\n\r\n1. Pada praktikum kali ini mengenal jenis flip-flop yaitu : RS Flip Flop, D Flip-\r\nFlop, JK Flip – Flop, dan T Flip Flop.\r\n\r\n2. Pada praktikum kali ini mengetahui sifat dan kegunaan masing masing flip-\r\nflop : S-R adalah singkatan dari “Set” dan “Reset”. Sesuai dengan namanya,\r\n\r\nS-R Flip-flop ini terdiri dari dua masukan (INPUT) yaitu S dan R. S-R Flip-\r\nflop ini juga terdapat dua Keluaran (OUTPUT) yaitu Q dan Q’. D Flip-flop\r\n\r\npada dasarnya merupakan modifikasi dari S-R Flip-flip yaitu dengan\r\nmenambahkan gerbang logika NOT (Inverter) dari Input S ke Input R\r\nfungsi nya menggunakan memori dari input yang sama, J-K Flip-flop juga\r\nmerupakan pengembangan dari S-R Flip-flop dan paling banyak digunakan.\r\nJ-K Flip-flop memiliki 3 terminal Input J, K dan CL (Clock), T Flip-flop\r\nmerupakan bentuk sederhana dari J-K Flip-flop. Kedua Input J dan K\r\ndihubungkan sehingga sering disebut juga dengan Single J-K Flip-Flop..\r\n3. Pada praktikum kali ini jenis multivibrator ada 2 yang multivibrator astabil\r\ndan bistabil, astabil cara kerja nya berpindah di antara 2 kondisi tanpa henti\r\ndengan memakai tanda keluarannya buat memuat balik tanda masukan,\r\nbistabil cara kerja nya seperti T Flip-Flop berubah ubah atau bergantian\r\nsetiap input clock yang diterima.', 'Wahyu Hanafi', 'UNIT 1'),
(456, '3332210002', 'Berikut ini merupakan tabel dari Multivibrator Bistabil. Multivibrator Bistabil\r\nmerupakan mempunyai gelombang yang stabil dengan Flip-flop. Q atau toggle,\r\nmisalnya saat Q dikasih clock 0 pada Q’ maka outpunya 1. Jadi jika Q diberikan\r\nclock dengan inputannya maka outputnya kebalikan dari input. Jika pada tabel Q\r\n1 maka Q’ akan 0, lalu jika Q nya 0 maka Q’ 1.\r\n3.2.2 RS Flip-flop dengan Gerbang NAND\r\n\r\nTabel 3.2. RS Flip-Flop dengan Gerbang NAND\r\nR S Q Q̅\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 1 0\r\n1 0 0 1\r\nBerikut ini merupakan tabel dari RS dengan Gerbang NAND. RS Flip-flop\r\nmerupakan inputan yang terdiri dari 2 input yaitu R dan S serta mempunya dua\r\nkeluaran atau output yaitu Q dan Q’.R yang memiliki arti Riset dan S memiliki\r\narti Set. Pada kolom yang pertama ada inputan R(0),S(1) maka outputnya adalah\r\nkebalikannya jadi Q(1),Q’(1). Pada kolom kedua inputan R(0),S(0) dalam\r\nkeadaan ini adalah kondisi terlarang karena mengunakan input yang sama maka\r\noutputnya Q(1),Q’(1). Pada kolom ketiga inputan R(1),S(1) dalam keadaan ini\r\nadalah kondisi lactl memori yang artinya mengikuti output sebelumnya yang tidak\r\n\r\n16\r\n\r\ndalam kondisi terlarang maka input nya Q(1),Q’(0). Pada kolom keempat inputan\r\nR(1),S(0) maka outputnya adalah kebalikannya jadi Q(0),Q’(1).\r\n3.2.3 RS Flip-flop dengan Gerbang NOR\r\n\r\nTabel 3.3. RS Flip-Flop dengan Gerbang NOR\r\nR S Q Q̅\r\n0 1 0 1\r\n0 0 0 1\r\n1 1 0 0\r\n1 0 1 0\r\nBerikut ini merupakan tabel dari RS dengan Gerbang NOR. RS Flipflop\r\nmerupakan kebalikan dari Gerbang NOR. Pada kolom pertama inputan R(0),S(1)\r\nmaka outputnya tidak dibalik jadi Q(0),Q’(1). Pada kolom kedua inputan\r\nR(0),S(0) dalam keadaan ini adalah kondisi lactl memori yang artinya mengikuti\r\noutput sebelumnya yang tidak dalam kondisi terlarang maka input nya Q(0),Q’(1).\r\nPada kolom ketiga inputan R(1),S(1) dalam keadaan ini adalah kondisi terlarang\r\nkarena menggunakan input yang sama maka outputnya Q(0),Q’(0). Pada kolom\r\nkeempat inputan R(1),S(0) maka outputnya tetap dengan sebelumnya Q(1),Q’(0).\r\n3.2.4 JK Master Slave\r\n\r\nTabel 3.4. JK Master Slave Flip-Flop\r\nJ K C1 Q Q̅ Kondisi\r\n1 0 1 0 R\r\n1 1 0 1 Toggle\r\n1 0 1 0 Toggle\r\n0 0 1 0 Lactl\r\n0 1 0 1 S\r\n0 0 0 1 Lactl\r\n1 0 1 0 R\r\n1 1 0 1 Toggle\r\n1 0 1 0 R\r\n0 0 1 0 Lactl\r\n\r\n17\r\n\r\n0 1 0 1 S\r\nBerikut ini merupakan tabel dari JK Master Slave Flip-flop. JK Master Flip-flop\r\nmerupakan gabungan dari R-S Flip-flop, yang mempunyai input 3 terminal. Pada\r\nJK Master Flip-flop adalah kondisi yang sempurna karena tidak adanya kondisi\r\nterlarang. Pada kolom pertama input J(1),K(0) maka output Q(1),Q’(0) jadi bisa\r\ndisebut kondisi R karena output mengikuti inputnya. Pada kolom kedua input\r\nJ(1),K(1) maka output Q(0),Q’(1) jadi bisa disebut dengan kondisi Toggle karena\r\nmembalik output sebelumnya. Pada kolom ketiga input J(1),K(0) maka output\r\nQ(1),Q’(0) jadi kondisi ini bisa disebut dengan kondisi Toggle karena membalik\r\noutput sebelumnya. Pada kolom keempat input J(0),K(0) maka output Q(1),Q’(0)\r\njadi kondisi ini bisa disebut latcl karena ngebaca memori sehingga mengiktui\r\noutput yang sebelumnya. Pada kolom kelima input J(0),K(1) maka output\r\nQ(0),Q’(1) jadi kondisi ini bisa disebut S karena output mengikuti inputnya. Pada\r\nkolom keenam input J(0)K(0) maka output Q(0)Q’(1) jadi kondisi ini bisa disebut\r\nlatcl karena membaca memori sehingga mengikuti output yang sebelumnya. Pada\r\nkolom ketujuh input J(1)K(0) maka outputnya Q(1)Q’(0) jadi kondisi ini bisa\r\ndisebut R karena output mengikuti input sebelumnya. Pada kolom kedelapan input\r\nJ(1)K(1) maka output (0,1) jadi kondisi ini disebut Toggle karena membalik\r\noutput sebelumnya. Pada kolom kesembilan input J(1)K(0) maka output\r\nQ(1),Q’(0) jadi bisa disebut dengan R karena output ttidak membalik input. Pada\r\nkolom sepuluh input J(0)K(0) maka output Q(1)Q’0) jadi kondisi ini bisa disebut\r\nlatcl karena membaca memori sehingga mengikuti output yang sebelumnya. Pada\r\nkolom kesebelas input J(0)K(1) maka output J(0)K(1) jadi kondisi ini bisa disebut\r\ndengan S karena output mengikuti inputnya.\r\n3.2.5 D Flip-flop\r\n\r\nTabel 3.5. D Flip-Flop\r\n\r\nS R I/O C1 Q Q̅\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n\r\n18\r\n\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\nBerikut ini merupakan tabel dari D Flip-flop. D Flip-flop merupakan gabungan\r\nrangkaian dari RS Flip-flop dengan menambahkan gerbang logika NOT(inverter)\r\npada input R ke S. Pada kolom pertama input S(1),R(0), maka output Q(0),Q’(1)\r\njadi kondisi ini bisa disebut R karena outputnya kebalikan dari inputnya . Pada\r\nkolom kedua input S(0),R(1) maka output Q(1),Q’(0) jadi kondisi ini bisa disebut\r\nS karena outputnya kebalikan dari inputnya. Pada kolom ketiga dan empat input\r\nS(1)R(1), I/O(1) maka output Q(1),Q’(0) jadi hasil output Q mengikuti input dari\r\nI/O sedangkan hasil output Q’ kebalikan dari Q. Pada kolom kelima dan keenam\r\ninput S(1)R(1), I/O(0) maka output Q(0),Q’(1) jadi hasil output Q mengikuti dari\r\nI/O sedangkan hasil output Q’ kebalikan dari Q. Pada kolom ketujuh input\r\nS(1),R(1),I/O(1) maka output Q(1),Q’(0) jadi hasil output Q mengikuti dari I/O\r\nsedangkan hasil Q’ kebalikan dari Q. Pada kolom kedelapan input S(1)R(1),I/O(0)\r\nmaka output Q(0),Q’(1) jadi hasil Q mengikuti dari I/O sedangkan hasil Q’\r\nkebalikan dari Q.\r\n3.2.6 T Flip-flop\r\n\r\nTabel 3.6. T Flip-Flop\r\n\r\nC1 Q Q̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\nBerikut ini merupakan dari T Flip-flop merupakan kedua masukan input J dan K\r\ndihubungkan sehingga bisa disebut juga single JK Flip-flop. Pada kolom kesatu\r\njika input Q(0) jadi outputnya Q’(1). Pada kolom kedua jika input Q(1) jadi\r\noutputnya Q’(0). Pada kolom ketiga input Q(0) jadi outputnya Q’(1). Pada kolom\r\ninput keempat Q(1) jadi outputnya Q’(0). Maka bisa disimpulkan jika menginput\r\nsuatu nilai maka hasilnya kebalikan dari input tersebut\r\n\r\n19\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\n\r\n1. Mengetahui beberapa jenis-jenis Flip-flop yaitu RS Flip-flop, D Flip-\r\nflop, JK Flip-flop, T Flip-flop\r\n\r\n2. Mengetahui sifat dan kegunaan Flip-flop, RS Flip-flop kegunaannya\r\nmempunyai 2output, D Flip-flop untuk gabungan dari RS Flip-flop untuk\r\n\r\nmenambahkan gerbang logika NOT, JK Flip-flop untuk menggabungan RS Flip-\r\nflop dengan 3 terminal, T Flip-flop untuk memasukan kedua input J dan K.\r\n\r\n3. Mengetahui jenis-jenis Multivibrator yaitu Multivibrator Astabil\r\nmerupakan memiliki gelombang yang tidak stabil, maka gelombang kotaknya\r\ntidak stabi. Dan Multivibrator Bistabil merupakan gelombang yang memiliki\r\nstabil pada kotak gelombangmya.', 'Akmal Hakim Wisesa', 'UNIT 1'),
(457, '3332210047', 'Pada percobaan Multivibrator Astabil ini digunakan resistor 1kΩ dan 10kΩ,\r\npada saat menggunakan resistor 1kΩ didapati hasilnya adalah sebagai berikut.\r\n\r\n12\r\n\r\nGambar 3. 1 Osiloskop 1kΩ\r\n\r\nPada gambar di atas didapati.\r\n- Amplitudo = 1.8 x 2 = 3.6 V\r\n- Frekuensi = 1/T\r\n=> T = 1.2 x 0.020 = 0.024\r\n=> ƒ = 1/T\r\n= 1 / 0.024\r\nƒ = 41.6 Hz\r\nSedangkan pada saat R = 10kΩ, didapati hasilnya sebagai berikut.\r\n\r\nGambar 3. 2 Osiloskop 10kΩ\r\n\r\nDidapati bahwa :\r\n- Amplitudo = 1.6 x 2 = 3.2 V\r\n- Frekuensi = 1 / T\r\n\r\n13\r\n\r\n T = 11 x 0.02\r\n T = 0.22\r\nSehingga ƒ = 1 / T\r\nƒ = 1/ 0.22\r\nƒ = 4.51Hz\r\n\r\nDari kedua percobaan diatas dengan menggunakan R1 = 1kΩ dan R2 = 10kΩ,\r\ndidapati bahwa gelombang pada resistor R yang lebih besar akan mengalami siklus\r\nyang lebih sedikit dibandingkan dengan saat resistor R-nya lebih kecil.\r\nHal ini disebabkan karena resistor R menghambat arus listrik sehingga membuat\r\npergerakan listrik terhambat, dan menyebabkan siklusnya berkurang.\r\n\r\n3.2.2 RSFF dengan NAND dan NOR\r\nPada percobaan RSFF dengan NAND dan NOR didapati hasilnya sebagai\r\nberikut.\r\n\r\nTabel 3.1 RSFF NAND\r\nR S Q\r\n0 1 1 0\r\n0 0 0 1\r\n1 1 1 0\r\n1 0 0 1\r\n\r\nTabel 3.2 RSFF NOR\r\nR S Q\r\n0 1 1 0\r\n0 0 0 1\r\n1 1 1 0\r\n1 0 0 1\r\n\r\nTerdapat perbedaan sesungguhnya antara RSFF NAND dan RSFF NOR walaupun\r\nterlihat nilainya sama di dalam tabel kebenarannya.\r\n\r\n14\r\n\r\nPerbedaan dari keduanya adalah, jika RSFF NAND merupakan Low-Active,\r\nsedangkan RSFF NOR merupakan High-Active. Maksudnya adalah RSFF NAND\r\nakan bernilai benar jika nilainya adalah ‘0’, berbeda dengan RSFF NOR yang bernilai\r\nbenar jika nilainya adalah ‘1’.\r\n\r\nTerdapat R sebagai Reset dan S sebagai Set, nilai yang dipakai untuk keaktifan adalah\r\nS (Set).\r\n\r\nPada saat R dan S bernilai benar (‘0’ untuk Low-Active dan ‘1’ untuk High-Active),\r\nakant terdapat kondisi terlarang, karena tidak memungkinkan untuk membuat nilai R\r\ndan S benar disatu waktu. Sedangkan, pada saat R dan S bernilai salah (‘1’ untuk\r\nLow-Active dan ‘0’ untuk High-Active), akant terdapat kondisi latch, yakni kondisi\r\nyang tidak mengubah nilai.\r\n\r\nSehingga terdapat kesimpulan sebagai berikut.\r\na. Kondisi terlarang untuk RS Flip-Flop gerbang NAND adalah R = 0 S = 0\r\nb. Kondisi terlarang untuk RS Flip-Flop gerbang NOR adalah R = 1 S = 1\r\nc. Kondisi latch untuk RS Flip-Flop gerbang NAND adalah R = 1 S = 1\r\nd. Kondisi latch untuk RS Flip-Flop gerbang NOR adalah R = 0 S = 0\r\ne. Kondisi Q dan QQ̅selalu berlawanan.\r\n\r\n3.2.3 JKFF dan RSFF\r\nTerdapat persamaan antara RSFF dan JKFF seperti berikut.\r\n\r\nGambar 3. 3 RSFF\r\n\r\n15\r\n\r\nGambar 3. 4 JKFF\r\n\r\nRangkaian RSFF adalah rangkaian sederhananya, sedangkan JKFF adalah rangakaian\r\nhasil pengembangan dari RSFF yang memperbaiki beberapa kelemahan yang terdapat\r\npada RSFF. Rangkaian JKFF menambahakan 2 gerbang NAND yang disambungkan\r\ndengan RSFF, dan menjadikan J dan K sebagai input. Rangkaian JKFF mencegah\r\nadanya kondisi terlarang pada output, sehingga tidak akan mungkin akan muncul\r\noutput yang berkondisi terlarang.\r\nTerdapat beberapa situasi pada JKFF, diantaranya adalah sebagai berikut:\r\na. Set = Kondisi aktif.\r\nb. Reset = Kondisi non-aktif.\r\nc. Toggle = Sebagai ganti kondisi terlarang pada RSFF, toggle akan\r\nmengubah nilai dari output sebelumnya.\r\nd. Latch = Kondisi yang tidak mengubah nilai output sebelumnya.\r\n\r\nBerikut ini adalah data hasil dari percobaan JKFF Master-Slave, yakni rangkaian\r\nyang terdiri dari 2 buah rangkaian JKFF.\r\n\r\nTabel 3.3 JKFF Master-Slave\r\n\r\nJ K C1 Q Kondisi\r\n1 0 1 0 Set\r\n1 1 0 1 Toggle\r\n1 0 1 0 Set\r\n0 0 1 0 Latch\r\n0 1 0 1 Reset\r\n\r\n16\r\n\r\n0 0 0 1 Latch\r\n1 0 1 0 Set\r\n1 1 0 1 Toggle\r\n1 0 1 0 Set\r\n0 0 1 0 Latch\r\n0 1 0 1 Reset\r\n\r\n3.2.4 DFF dan TFF\r\na. DFF\r\nDFF merupakan rangkaian JKFF yang dimodifikasi sehingga hanya memiliki\r\n1 buah input saja, yaitu ‘D’. Input ‘D’ di yang satu di-invert-kan.\r\n\r\nGambar 3. 5 DFF\r\nBerikut adalah tabel kebenaran dari DFF.\r\n\r\nTabel 3.4 Tabel Kebenaran DFF\r\nS R I/O C1 Q\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n\r\nU1\r\nNAND\r\nU2\r\nNAND\r\n\r\nU3\r\nNAND_3\r\n\r\nU4\r\nNAND_3\r\n\r\nQ\r\n\r\nQ\'\r\n\r\nCl\r\nU5\r\nNOT\r\n\r\nD\r\n\r\n17\r\n\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n\r\nTerlihat bahwa jika kedua input bernilai beda, maka terjadi kondisi don’t care\r\nkarena tidak penting. DFF biasa dipakai untuk memory karena terlihat apda\r\ntabel datas bahwa DFF meng-delay-kan sementera output-nya ketika input\r\nsetelahnya sama dengan input sebelumnya.\r\n\r\nb. TFF\r\nTFF merupakan rangkaian pengembangan dari JKFF, sama halyna dengan\r\nDFF, TFF juga memiliki satu buah input saja. Pada rangkaian TFF input\r\ndisimbolkan dengan huruf ‘T’, perbedaannya dengan DFF adalah kedua input dari\r\nTFF tidak di-invert-kan.\r\nBerikut ini adalah rangkaian dari TFF.\r\n\r\nGambar 3. 6 TFF\r\nBerikut ini adalah tabel kebenaran dari rangkaian TFF.\r\n\r\nTabel 3.5 Tabel Kebenaran Rangkaian TFF\r\nC1 Q\r\n\r\n0 1\r\n1 0\r\nU1\r\nNAND\r\nU2\r\nNAND\r\n\r\nU3\r\nNAND_3\r\n\r\nU4\r\nNAND_3\r\n\r\nQ\r\n\r\nQ\'\r\n\r\nT Cl\r\n\r\n18\r\n\r\n0 1\r\n1 0\r\n\r\nKedua input dari TFF adalah bernilai ‘1’.\r\nPada tabel di atas didapati bahwa, rangkaian TFF hanya mengubah nilai Q\r\nsebelumnya saja, sehingga output setelahnya akan selalu berbeda dengan output\r\nsebelumyna\r\n\r\n19\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\nBerdasarkan pada percobaan praktikum yang telah dilakukan mengenai\r\nRangkaian Flip-Flop, didapati kesimpulan-kesimpulan sebagai berikut.\r\n1. Terdapat berbaagai jenis flip-flop, diantaranya adalah RSFF, JKFF, JK\r\nMaster-Slave FF, DFF, dan TFF.\r\n\r\n2. Berabagai jenis flip-flop memiliki fungsinya tersendiri, misalnya RSFF Low-\r\nActive akan aktif jika output bernilai ‘0’ , sedangkan RSFF High-Active\r\n\r\nberkebalikannya akan aktif jika output bernilai ‘1’.\r\n3. Terdapat tiga jenis multivibrator, diantaranya adalah astabil, monostabil, dan\r\nbistabil. Multivibrator astabil tidak memiliki nilai stabil, monostabil memiliki\r\nsatu nilai stabil, dan bistabil memiliki dua nilai stabil.', 'Gabriel Fernando', 'UNIT 1'),
(458, '3332210004', 'Pada percobaan multivibrator astabil digunakan osiloskop untuk\r\nmenampilkan gelombang dengan hambatan 1000Ω dan 10.000Ω, sehingga\r\ngelombang yang ditampilkan adalah sebagai berikut.\r\n\r\nPada multivibrator astabil selalu berubah-ubah dan tidak stabil, sehingga\r\nmenghasilkan gelombang yang tidak stabil seperti pada gambar di atas. Pada\r\nmultivibrator dengan hambatan 1k Ohm perubahan relatif dekat atau berlangsung\r\nsangat cepat dan pada hambatan 10K Ohm perubahan lebih teratur.\r\n\r\n3.3.2 Multivibrator Bistabil\r\n\r\nGambar 3. 5 Multivibrator astabil 1k Ohm\r\n\r\nGambar 3. 6 Multivibrator astabil R = 10K Ohm\r\n\r\n20\r\n\r\nPada multivibrator bistabil ini bekerja secara stabil sehingga kita dapat\r\nmengatur masukan yang akan diberikan, dan pada percobaan kali ini diperolah\r\ndata sebagai berikut.\r\n\r\nC1 Q ��̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\nTabel 3. 1 data hasil percobaan multivibrator bistabil\r\n\r\nBerdasarkan pada data yang diperoleh diatas, dapat kita lihat perubahan\r\nyang terjadi pada multivibrator stabil ini sangat stabil. Yaitu output Q dan Q’\r\nyang dihasilkan berubah secara stabil dan teratur.\r\n3.3.3 RS Flip-Flop dengan Gerbang NAND\r\nR merupakan reset dan S merupakan Set, pada percobaan RS Flip-Flop\r\ndengan gerbang NAND ini terdapat beberapa kondisi. Yaitu kondisi terlarang,\r\ndan kondisi latch. Adapun rangkaian dari RS flip-flop dengan gerbang NAND\r\nadalah sebagai berikut.\r\n\r\nQ dan Q’ pada RS flip-flop dengan gerbang NAND selalu berlawanan,\r\nyaitu apabila S diberikan nilai 0 dan R diberikan nilai 1 maka output Q\r\n\r\nGambar 3. 7 RS flip-flop dengan gerbang NAND\r\n\r\n21\r\n\r\nakan bernilai 0 dan Q’ bernilai 1. Pada percobaan kali ini diperoleh data\r\nsebagai berikut.\r\n\r\nR S Q ��̅\r\n0 1 1 0\r\n0 0 1 1\r\n1 1 0 1\r\n1 0 0 1\r\nTabel 3. 2 Hasil percobaan flip-flop dengan gerbang NAND\r\n\r\nRS flip-flop ini nilai Q dan Q’nya selalu berlawanan, berdasarkan pada data diatas\r\nkita dapat mengetahui kondisi yang terdapat pada RS flip-flop. Yang pertama\r\nialah kondisi terlarang, kondisi terlarang pada flip-flop gerbang NAND ialah\r\nketika R 0 dan S 0, kondisi stabil pada flip-flop gerbang NAND adalah ketika Q =\r\n0 dan Q’ = 1, dan kondisi latchnya ialah ketika R 1 dan S 1.\r\n3.3.4 RS flip-flop dengan gerbang NOR\r\nCara kerja pada RS flip-flop gerbang NOR ia;ah sama dengan gerbang NAND\r\nhanya saja pada gerbang NOR merupakan kebalikannya. Kondisi terlarang\r\npada RS flip-flop gerbang NOR adalah ketika R 1 dan S 1 dan kondisi latch\r\nnya ialah ketika R 0 dan S 0. Kondisi terlarang flip-flop NOR dapat dilihat\r\npada gambar berikut.\r\n\r\nGambar 3. 8 Kondisi terlarang flip-flop gerbang NOR\r\n\r\n22\r\n\r\nPada kondisi terlarang ini nilai Q tidak akan berubah sehingga akan menyimpan\r\nkondisi yang sebelumnya, kondisi terlarang ini dikenal dengan kondisi memori.\r\nPada percobaan kali ini diperoleh data sebagai berikut.\r\n\r\nR S Q ��̅\r\n0 1 1 0\r\n0 0 1 0\r\n1 1 0 0\r\n1 0 0 1\r\nTabel 3. 3 Data hasil percobaan flip-flop gerbang NOR\r\n\r\n3.3.5 JK Master Slave Flip-flop\r\n\r\nTabel 3. 4 Hasil percobaan JK master slave flip-flop\r\nPada percobaan JK master slave flip-flop, diperoleh data sebagai berikut.\r\n\r\nJ K C1 Q ��̅ Kondisi\r\n1 0 1 0 Q berubah = 1\r\n1 1 0 1 Q berubah = 0\r\n1 0 1 0 Q berubah = 1\r\n0 0 1 0 Q tidak berubah\r\n0 1 0 1 Q berubah = 1\r\n0 0 0 1 Q tidak berubah\r\n1 0 1 0 Q berubah = 1\r\n1 1 0 1 Q berubah = 0\r\n1 0 1 0 Q berubah = 1\r\n0 0 1 0 Q tidak berubah\r\n0 1 0 1 Q berubah = 0\r\nJK master slave flip-flop memiliki dua buah input berupa J dan K dengan\r\n1 buah clok yang dapat digunakan untuk mengatur input. Prinsip kerja\r\npada JK flip-flop ini hampir sama dengan RS flip-flop yaitu untuk set dan\r\nreset nilai Q dan Q’.\r\n\r\n23\r\n\r\n3.3.6 D flip-flop\r\n\r\nTabel 3. 5 Data hasil percobaan D flip-flop\r\nPada percobaan D flip-flop diperoleh data sebagai berikut.\r\n\r\nS R I/O C1 Q ��̅\r\n1 0 X 0 1\r\n0 1 X 1 0\r\n1 1 1 1 0\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n1 1 0 0 1\r\n1 1 1 1 0\r\n1 1 0 0 1\r\n\r\nD flip-flop merupakan rangkaian SR flip-flop yang dinotkan, pada D flip-\r\nflop ini input JK nya disederhanakan dengan cara digabungkan, D flip-flop\r\nberfungsi untuk menyimpan data sebelumnya. D flip-flop hanya akan aktif\r\nketika R nya 1 dan S nya 1.\r\n3.3.7 T Flip-flop\r\n\r\nTabel 3. 6 Data Hasil percobaan T flip-flop\r\nPada percobaan T flip-flop diperoleh data sebagai berikut.\r\n\r\nC1 Q ��̅\r\n0 1\r\n1 0\r\n0 1\r\n1 0\r\n\r\n24\r\n\r\nT flip-flop merupakan rangkaian JK flip-flop yang inputan JK nya\r\ndisatukan, pada T flip-flop ini hanya terdapat satu kondisi yaitu Toggle\r\n\r\n25\r\n\r\nBAB IV\r\nPENUTUP\r\n\r\n4.1 Kesimpulan\r\n\r\nBerdasarkan pada praktikum yang telah dilakukan dapat ditarik\r\nkesimpulan sebagai berikut.\r\n1. Flip-flop terdiri atas SR Flip-flop yaitu set dan reset flip-flop dan\r\njuga JK flip-flop.\r\n2. Flip-flop akan menghasilkan Q dan Q’ yang berlawanan dan\r\ndapat digunakan untuk menyimpan data.\r\n3. Multivibrator terdiri atas multivibrator astabil dan bistabil,\r\nmultivibrator astabil yaitu multivibrator yang terus berubah-ubah\r\ndan bistabil adalah multivibrator yang stabil.', 'NAGA TUNGGAL', 'UNIT 1');

--
-- Indexes for dumped tables
--

--
-- Indexes for table `plagiator_postmodel`
--
ALTER TABLE `plagiator_postmodel`
  ADD PRIMARY KEY (`id`);

--
-- AUTO_INCREMENT for dumped tables
--

--
-- AUTO_INCREMENT for table `plagiator_postmodel`
--
ALTER TABLE `plagiator_postmodel`
  MODIFY `id` int(11) NOT NULL AUTO_INCREMENT, AUTO_INCREMENT=459;
COMMIT;

/*!40101 SET CHARACTER_SET_CLIENT=@OLD_CHARACTER_SET_CLIENT */;
/*!40101 SET CHARACTER_SET_RESULTS=@OLD_CHARACTER_SET_RESULTS */;
/*!40101 SET COLLATION_CONNECTION=@OLD_COLLATION_CONNECTION */;
