module and_gate(A, B, O);

	input A, B;
	output O;

	and(O, A, B);

endmodule
