============================================
core/module/nonansi_0
============================================

module mod (clk);
  input clk;
endmodule

----

(source_file
  (module_declaration
    (module_nonansi_header
      (module_keyword)
      name: (simple_identifier)
      (list_of_ports
        (port
          (simple_identifier))))
    (module_item
      (port_declaration
        (input_declaration
          (list_of_port_identifiers
            (simple_identifier)))))))
