---
title: 数电笔记
date: 2024-12-27
tags: 
mathjax: true
categories: 笔记
---
## 器件
TODO
- BJT：双极性晶体管（英语：bipolar transistor），全称双极性结型[晶体管](https://baike.baidu.com/item/%E6%99%B6%E4%BD%93%E7%AE%A1/569042?fromModule=lemma_inlink)（bipolar junction transistor, BJT），俗称[三极管](https://baike.baidu.com/item/%E4%B8%89%E6%9E%81%E7%AE%A1/148491?fromModule=lemma_inlink)，
### 场效应管

![](/images/shudian/599ce7b85dd00c704ea4cdd01dd808f.jpg)




## 数字逻辑基础
### 数字电路中的编码
#### 二-十进制编码（BCD码）
BCD码是将十进制数中的10个数字分别用一组4位二进制数代替，俗称二-十进制代码（BCD Binary coded number）
常用的二-十进制代码如下表所示：


| 十进制数 | 8421码 | 5421码 | 2421码 | 余3码  | 余3循环码 |     |
| ---- | ----- | ----- | ----- | ---- | ----- | --- |
| 0    | 0000  | 0000  | 0000  | 0011 | 0010  |     |
| 1    | 0001  | 0001  | 0001  | 0100 | 0110  |     |
| 2    | 0010  | 0010  | 0010  | 0101 | 0111  |     |
| 3    | 0011  | 0011  | 0011  | 0110 | 0101  |     |
| 4    | 0100  | 0100  | 0100  | 0111 | 0100  |     |
| 5    | 0101  | 1000  | 1011  | 1000 | 1100  |     |
| 6    | 0110  | 1001  | 1100  | 1001 | 1101  |     |
| 7    | 0111  | 1010  | 1101  | 1010 | 1111  |     |
| 8    | 1000  | 1011  | 1110  | 1011 | 1110  |     |
| 9    | 1001  | 1100  | 1111  | 1100 | 1010  |     |

![](/images/shudian/{1EE37324-22BB-4281-8641-D54EE5D15512}.png)


![](/images/shudian/{63C39188-4A20-4077-8162-3926C63129F3}.png)


#### 符号数的编码表示
1. 原码

$$
(N)_{\text{原}}=
\begin{cases} 
[0] (\text{原数值}) & \text{原数为正数}\\\\  
[1] (\text{原数值}) & \text{原数为负数}
\end{cases}
$$

2. 反码

$$
(N)_{\text{原}}=
\begin{cases} 
\left[0\right] (\text{原数值}) & \text{原数为正数} \\\\  
\left[1\right] (\text{原数取反}) & \text{原数为负数}
\end{cases}
$$
3. 补码

一个4位二进制数，它的最大数是10000，那么在这个最大数以内的任何一个数，如0101，它的最大数之间有以下关系，即


$$
10000-0101=10000+(-0101)=1010,\text{即}1011+0101=10000
$$


此时，最大数10000称为模，而1011和(-0101)对最大数而言，互为补码（对1011的每一位求反后加1，即课构成它的补码）



$$
[{(N)}_{2}]\_{\text{补码}} = \text{最大数} - {(N)}\_{2}
$$



$$
(N)_{\text{补}}=
\begin{cases} 
\left[0\right] (\text{原数值}) & \text{原数为正数} \\\\  
\left[1\right] (\text{原数的补码}) & \text{原数为负数}
\end{cases}
$$

4. 格雷码（Gray code）
任何相邻的两组代码之间只有一位码元不同，其他码元完全相同。

![](/images/shudian/{B88F9D2A-5ECE-4B7D-B355-CFC5338F820B}.png)


格雷码具有循环的效果,所以又有循环码和可靠性编码的叫法。根据格雷码的编码规则,格雷码可以通过反射映射得到,3位格雷码的反射过程如图3.1.6所示。二进制数码0、1经第一次反射,得到2位格雷码。再经第二次反射,得到3位格雷码,依次类推。

![](/images/shudian/{B58C0FF4-158A-43BD-8B0D-FAC661B73725}.png)


### 数字电路中的基本功能电路
#### 1.与逻辑关系

$$
L=f(A,B)=A \cdot B=AB
$$

![](/images/shudian/{7820DA2C-3CB3-4947-A58C-0B8BCD760580}.png)

![](/images/shudian/{6FDB6916-4F2D-4EA1-9346-853A221DA9A3}.png)

#### 2.与逻辑关系


$$
L=f(A,B)=A + B
$$


![](/images/shudian/{50BD04E3-3EE3-4EA1-9153-59EB850243FE}.png)


![](/images/shudian/{6BC410BF-85EE-4487-8FF5-FD8CF0FC3E1D}.png)

#### 3.非逻辑关系

$$
L=\overline{A} 
$$


![](/images/shudian/{4ED461FA-360B-46D7-AEBE-14953F98A0E2}.png)

![](/images/shudian/{89ED8CCA-9D54-4D8B-AF54-6F541CE82EB7}.png)

#### 4.与非逻辑关系


$$
L=(A,B)=\overline{A\cdot B}=\overline{AB}
$$

![](/images/shudian/{7E9B7A7B-2320-4E80-8C84-C562439F86BC}.png)
![](/images/shudian/{329FC6E0-479C-4730-A81A-17C1B628591E}.png)

#### 5.或非逻辑关系

$$
L=(A,B)=\overline{A+B}
$$

![](/images/shudian/{099F7C1A-EB0E-490F-A1BD-BA4CA6CE0798}.png)


![](/images/shudian/{C5ACF35D-BD52-443F-A5AD-5FB331E9364B}.png)


#### 6.与或非逻辑功能

$$
L=(A,B,C,D)=\overline{AB+CD}
$$

![](/images/shudian/{9CE3BBD2-F50A-4856-BBA7-BFC8416910F6}.png)


#### 7.异或逻辑功能

$$
L=(A,B)=A\overline{B}+\overline{A}B=A\oplus B
$$

![](/images/shudian/{8984581E-312A-41E7-BEEE-A133EC40D262}.png)

![](/images/shudian/{BBB2519A-B976-4847-AAFF-D97673CC0FDD}.png)

#### 8.同或逻辑关系

$$
L=(A,B)=\overline{A}\overline{B}+AB=A\odot B
$$


![](/images/shudian/{4A77F8E9-6EC9-4B69-96A9-F7B1AA9A960C}.png)

![](/images/shudian/{AB28F74A-3C65-4BAB-A09D-CC860B765BB9}.png)

### 集成逻辑门电路的结构和特性
#### 逻辑电平与噪声容限
![](/images/shudian/1735269871668.png)

#### TTL集成逻辑门
##### TTL集成逻辑门
以下PPT来自：
【数字电子技术基础】 https://www.bilibili.com/video/BV18Z4y1Q7iq/?share_source=copy_web&vd_source=b8f405787569143d2014d48aac4f8127

![](/images/shudian/Pasted%20image%2020241227112748.png)
![](/images/shudian/Pasted%20image%2020241227112755.png)
![](/images/shudian/Pasted%20image%2020241227112802.png)
![](/images/shudian/Pasted%20image%2020241227112808.png)
![](/images/shudian/Pasted%20image%2020241227112815.png)
![](/images/shudian/Pasted%20image%2020241227112821.png)
![](/images/shudian/Pasted%20image%2020241227112826.png)
![](/images/shudian/Pasted%20image%2020241227112830.png)
![](/images/shudian/Pasted%20image%2020241227112835.png)
![](/images/shudian/Pasted%20image%2020241227112840.png)
![](/images/shudian/Pasted%20image%2020241227112846.png)
![](/images/shudian/Pasted%20image%2020241227112854.png)
![](/images/shudian/Pasted%20image%2020241227112909.png)
![](/images/shudian/Pasted%20image%2020241227112913.png)
![](/images/shudian/Pasted%20image%2020241227112919.png)
![](/images/shudian/Pasted%20image%2020241227112924.png)
![](/images/shudian/Pasted%20image%2020241227112928.png)
![](/images/shudian/Pasted%20image%2020241227112934.png)
![](/images/shudian/Pasted%20image%2020241227112939.png)
![](/images/shudian/Pasted%20image%2020241227112943.png)
![](/images/shudian/Pasted%20image%2020241227112949.png)
![](/images/shudian/Pasted%20image%2020241227112953.png)
![](/images/shudian/Pasted%20image%2020241227112959.png)
![](/images/shudian/Pasted%20image%2020241227113003.png)
![](/images/shudian/Pasted%20image%2020241227113007.png)
![](/images/shudian/Pasted%20image%2020241227113011.png)
![](/images/shudian/Pasted%20image%2020241227113017.png)
后略
以后再加
{% note danger %}TODO 此处未整理完 {% endnote %}

##### TTL集成门电路的三种输出结构
1. 推拉式结构
	![](/images/shudian/1735270965890.png)
2. 集电极开路结构（OC门）
	OC门只有输出逻辑0和开路（或悬空，高阻）两种状态。为了防止0C门输出逻辑状态不确定,使用时0C门输出必须外接上拉电阻$R_{L}$至电源$V_{cc1}$,此时0C门的输出高电平将与所接电源$V_{cc1}$近似相等。
	![](/images/shudian/1735271010145.png)
	OC门的典型应用如下：
	
	- (1)实现**线与**的逻辑功能。0C门的输出端可以直接连在一起,共用上拉电阻和电源,实现线与逻辑功能。线与连接的OC门实现了**与或非**的逻辑功能。如图3.1.39。逻辑表达式为：	
		$$
		L=L_{1}\cdot L_{2}=\overline{A \cdot B} \cdot \overline{C \cdot D}=\overline{A B+CD}
		$$
		
	- (2)实现**两种逻辑电平转换**。0C门外接负载所用的电源可以和门电路的电源Vcc一致,也可采用不同于Vc的另一组电源如图3.1.38(a)中的Vcc,以改变或提高输出高电平值,实现逻辑电平的转换。
	- (3)实现**电平指示**。 如图3.1.40,0C门外接的上拉电阻$R_{L}$中若串联发光二极管,则可作为电平指示。
		
		![](/images/shudian/{8615460D-0478-44A5-A74D-F7D58932F553}.png)
3. 三态输出结构
	除了输出高电平1和低电平0以外，还有高阻态输出。
	$\overline{EN}$是电路的使能控制端。
	$\overline{EN}=0$，使能（工作）状态，输出1或0.
	$\overline{EN}=1$，输出高阻状态。


	![](/images/shudian/Pasted%20image%2020241227120346.png)
	![](/images/shudian/1735272396454.png)
#### CMOS集成逻辑门
{% note danger %}TODO 此处未整理完 {% endnote %}


##### CMOS传输门（TG门（Transmission Gate））
不但能传输逻辑电平,还能够传输模拟电压,常用于构成多路模拟开关。TG门的内部电路和逻辑符号如图3.1.46所示。
$C=1(10V),\overline{C}=0(0V),v_{1}\text{在}0-10V,\text{则}v_{o}=v_{1}$
$C=0(0V),\overline{C}=1(10V),v_{1}\text{在}0-10V,\text{则不能传输}$


![](/images/shudian/{A5F9C21F-8059-4984-9C44-DAC4330F8554}.png)


#### 门电路使用注意事项
1. 多余输出端的处理
	- **与**和**与非**功能，多余输入端接正电源（逻辑1），或与使用端并联
	- **或**和**或非**功能，多余输入端接地（逻辑0），或者和使用端并联
	- 
### 逻辑代数



 