TimeQuest Timing Analyzer report for pratica2
Fri Jul 19 15:54:23 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'controle:ctrl|g_out'
 12. Slow Model Setup: 'clock'
 13. Slow Model Hold: 'clock'
 14. Slow Model Hold: 'controle:ctrl|g_out'
 15. Slow Model Minimum Pulse Width: 'clock'
 16. Slow Model Minimum Pulse Width: 'controle:ctrl|g_out'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'controle:ctrl|g_out'
 27. Fast Model Setup: 'clock'
 28. Fast Model Hold: 'clock'
 29. Fast Model Hold: 'controle:ctrl|g_out'
 30. Fast Model Minimum Pulse Width: 'clock'
 31. Fast Model Minimum Pulse Width: 'controle:ctrl|g_out'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; pratica2                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                   ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; Clock Name          ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                 ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; clock               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }               ;
; controle:ctrl|g_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controle:ctrl|g_out } ;
+---------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 407.0 MHz ; 407.0 MHz       ; clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------+
; Slow Model Setup Summary                     ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; controle:ctrl|g_out ; -4.658 ; -65.883       ;
; clock               ; -2.312 ; -216.450      ;
+---------------------+--------+---------------+


+----------------------------------------------+
; Slow Model Hold Summary                      ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clock               ; -2.541 ; -2.541        ;
; controle:ctrl|g_out ; 0.042  ; 0.000         ;
+---------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------+
; Slow Model Minimum Pulse Width Summary       ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clock               ; -1.380 ; -132.380      ;
; controle:ctrl|g_out ; 0.500  ; 0.000         ;
+---------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'controle:ctrl|g_out'                                                                                                 ;
+--------+----------------------+---------------------------+--------------+---------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                   ; Launch Clock ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------------------------+--------------+---------------------+--------------+------------+------------+
; -4.658 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.408      ; 4.156      ;
; -4.612 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.408      ; 4.110      ;
; -4.577 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.408      ; 4.066      ;
; -4.531 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.408      ; 4.020      ;
; -4.479 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.366      ; 4.189      ;
; -4.462 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.233      ; 4.145      ;
; -4.454 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.408      ; 3.952      ;
; -4.443 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.366      ; 4.153      ;
; -4.416 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.408      ; 3.914      ;
; -4.416 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.233      ; 4.099      ;
; -4.397 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.366      ; 4.107      ;
; -4.373 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.408      ; 3.862      ;
; -4.335 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.408      ; 3.824      ;
; -4.264 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.366      ; 3.974      ;
; -4.258 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.233      ; 3.941      ;
; -4.257 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.366      ; 3.967      ;
; -4.220 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.233      ; 3.903      ;
; -4.201 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.366      ; 3.911      ;
; -4.200 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.408      ; 3.689      ;
; -4.117 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.409      ; 4.044      ;
; -4.112 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.409      ; 4.040      ;
; -4.108 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.245      ; 4.017      ;
; -4.072 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.408      ; 4.035      ;
; -4.071 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.409      ; 3.998      ;
; -4.069 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.224      ; 3.961      ;
; -4.066 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.234      ; 3.725      ;
; -4.066 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.409      ; 3.994      ;
; -4.062 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.245      ; 3.971      ;
; -4.026 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.408      ; 3.989      ;
; -4.003 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.234      ; 3.662      ;
; -3.991 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.409      ; 3.919      ;
; -3.957 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.234      ; 3.616      ;
; -3.939 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.408      ; 3.428      ;
; -3.922 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.245      ; 3.796      ;
; -3.917 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.246      ; 3.827      ;
; -3.913 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.409      ; 3.840      ;
; -3.911 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.408      ; 3.409      ;
; -3.904 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.245      ; 3.813      ;
; -3.899 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.412      ; 3.392      ;
; -3.895 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.408      ; 3.393      ;
; -3.877 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.246      ; 3.787      ;
; -3.876 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.412      ; 3.378      ;
; -3.876 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.245      ; 3.750      ;
; -3.875 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.409      ; 3.802      ;
; -3.870 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.409      ; 3.798      ;
; -3.869 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.233      ; 3.552      ;
; -3.868 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.408      ; 3.831      ;
; -3.866 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.245      ; 3.775      ;
; -3.865 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.222      ; 3.894      ;
; -3.862 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.247      ; 3.791      ;
; -3.855 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.247      ; 3.784      ;
; -3.841 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.233      ; 3.524      ;
; -3.831 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.224      ; 3.723      ;
; -3.831 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.246      ; 3.741      ;
; -3.830 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.408      ; 3.793      ;
; -3.827 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.224      ; 3.719      ;
; -3.826 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.224      ; 3.718      ;
; -3.825 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.234      ; 3.484      ;
; -3.822 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.237      ; 3.509      ;
; -3.819 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.222      ; 3.848      ;
; -3.809 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.247      ; 3.738      ;
; -3.802 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.480      ; 3.665      ;
; -3.795 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.222      ; 3.681      ;
; -3.787 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.234      ; 3.446      ;
; -3.767 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.480      ; 3.630      ;
; -3.762 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.245      ; 3.671      ;
; -3.761 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.234      ; 3.420      ;
; -3.757 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.224      ; 3.649      ;
; -3.756 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.480      ; 3.619      ;
; -3.749 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.222      ; 3.635      ;
; -3.746 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.370      ; 3.460      ;
; -3.746 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.409      ; 3.674      ;
; -3.738 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.409      ; 3.665      ;
; -3.733 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.246      ; 3.643      ;
; -3.718 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.245      ; 3.592      ;
; -3.710 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.480      ; 3.573      ;
; -3.704 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.408      ; 3.667      ;
; -3.686 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.222      ; 3.715      ;
; -3.680 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.245      ; 3.554      ;
; -3.635 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.246      ; 3.545      ;
; -3.623 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.222      ; 3.652      ;
; -3.617 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.222      ; 3.503      ;
; -3.615 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.238      ; 3.278      ;
; -3.613 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.247      ; 3.542      ;
; -3.568 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.247      ; 3.497      ;
; -3.560 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.480      ; 3.423      ;
; -3.559 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.222      ; 3.445      ;
; -3.553 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.245      ; 3.427      ;
; -3.553 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.222      ; 3.439      ;
; -3.534 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.249      ; 3.412      ;
; -3.522 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.222      ; 3.551      ;
; -3.508 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.246      ; 3.418      ;
; -3.504 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.245      ; 3.413      ;
; -3.501 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.245      ; 3.375      ;
; -3.489 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.250      ; 3.403      ;
; -3.489 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.224      ; 3.381      ;
; -3.489 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.480      ; 3.352      ;
; -3.486 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.247      ; 3.415      ;
; -3.485 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.249      ; 3.398      ;
; -3.479 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.409      ; 3.406      ;
+--------+----------------------+---------------------------+--------------+---------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                       ;
+--------+---------------------------+-------------------------------+---------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                       ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-------------------------------+---------------------+-------------+--------------+------------+------------+
; -2.312 ; mux:mux_inst|buswires[14] ; registrador:reg2|data_out[14] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.538     ; 1.310      ;
; -2.228 ; mux:mux_inst|buswires[6]  ; registrador:reg2|data_out[6]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.617     ; 1.147      ;
; -2.228 ; mux:mux_inst|buswires[6]  ; registrador:reg1|data_out[6]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.617     ; 1.147      ;
; -2.143 ; mux:mux_inst|buswires[11] ; registrador:reg4|data_out[11] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.538     ; 1.141      ;
; -2.138 ; mux:mux_inst|buswires[11] ; registrador:reg2|data_out[11] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.538     ; 1.136      ;
; -2.133 ; mux:mux_inst|buswires[6]  ; registrador:reg5|data_out[6]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.615     ; 1.054      ;
; -2.132 ; mux:mux_inst|buswires[6]  ; registrador:reg6|data_out[6]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.615     ; 1.053      ;
; -2.124 ; mux:mux_inst|buswires[6]  ; registrador:reg3|data_out[6]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.615     ; 1.045      ;
; -2.108 ; mux:mux_inst|buswires[10] ; registrador:reg2|data_out[10] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.537     ; 1.107      ;
; -2.105 ; mux:mux_inst|buswires[15] ; registrador:reg2|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.539     ; 1.102      ;
; -2.104 ; mux:mux_inst|buswires[10] ; registrador:reg5|data_out[10] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.540     ; 1.100      ;
; -2.103 ; mux:mux_inst|buswires[10] ; registrador:reg6|data_out[10] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.540     ; 1.099      ;
; -2.100 ; mux:mux_inst|buswires[10] ; registrador:reg4|data_out[10] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.540     ; 1.096      ;
; -2.100 ; mux:mux_inst|buswires[10] ; registrador:reg1|data_out[10] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.540     ; 1.096      ;
; -2.082 ; mux:mux_inst|buswires[7]  ; registrador:reg3|data_out[7]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.499     ; 1.119      ;
; -2.082 ; mux:mux_inst|buswires[7]  ; registrador:reg6|data_out[7]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.499     ; 1.119      ;
; -2.080 ; mux:mux_inst|buswires[15] ; registrador:reg0|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.541     ; 1.075      ;
; -2.079 ; mux:mux_inst|buswires[14] ; registrador:reg0|data_out[14] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.541     ; 1.074      ;
; -2.079 ; mux:mux_inst|buswires[15] ; registrador:reg1|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.541     ; 1.074      ;
; -2.077 ; mux:mux_inst|buswires[12] ; registrador:reg2|data_out[12] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.537     ; 1.076      ;
; -2.077 ; mux:mux_inst|buswires[14] ; registrador:reg1|data_out[14] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.541     ; 1.072      ;
; -2.072 ; mux:mux_inst|buswires[12] ; registrador:reg0|data_out[12] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.540     ; 1.068      ;
; -2.070 ; mux:mux_inst|buswires[12] ; registrador:reg1|data_out[12] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.540     ; 1.066      ;
; -2.056 ; mux:mux_inst|buswires[11] ; registrador:reg1|data_out[11] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.540     ; 1.052      ;
; -2.006 ; mux:mux_inst|buswires[7]  ; registrador:reg5|data_out[7]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.501     ; 1.041      ;
; -1.942 ; mux:mux_inst|buswires[2]  ; registrador:reg6|data_out[2]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.380     ; 1.098      ;
; -1.941 ; mux:mux_inst|buswires[2]  ; registrador:reg5|data_out[2]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.380     ; 1.097      ;
; -1.926 ; mux:mux_inst|buswires[8]  ; registrador:reg0|data_out[8]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.358     ; 1.104      ;
; -1.920 ; mux:mux_inst|buswires[8]  ; registrador:reg2|data_out[8]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.353     ; 1.103      ;
; -1.920 ; mux:mux_inst|buswires[8]  ; registrador:reg1|data_out[8]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.353     ; 1.103      ;
; -1.917 ; mux:mux_inst|buswires[4]  ; registrador:reg5|data_out[4]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.382     ; 1.071      ;
; -1.917 ; mux:mux_inst|buswires[4]  ; registrador:reg6|data_out[4]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.382     ; 1.071      ;
; -1.917 ; mux:mux_inst|buswires[8]  ; registrador:reg5|data_out[8]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.354     ; 1.099      ;
; -1.913 ; mux:mux_inst|buswires[13] ; registrador:reg2|data_out[13] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.363     ; 1.086      ;
; -1.912 ; mux:mux_inst|buswires[5]  ; registrador:reg6|data_out[5]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.380     ; 1.068      ;
; -1.911 ; mux:mux_inst|buswires[5]  ; registrador:reg5|data_out[5]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.380     ; 1.067      ;
; -1.907 ; mux:mux_inst|buswires[3]  ; registrador:reg1|data_out[3]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.383     ; 1.060      ;
; -1.905 ; mux:mux_inst|buswires[3]  ; registrador:reg5|data_out[3]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.381     ; 1.060      ;
; -1.903 ; mux:mux_inst|buswires[3]  ; registrador:reg2|data_out[3]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.383     ; 1.056      ;
; -1.903 ; mux:mux_inst|buswires[3]  ; registrador:reg6|data_out[3]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.381     ; 1.058      ;
; -1.903 ; mux:mux_inst|buswires[4]  ; registrador:reg3|data_out[4]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.382     ; 1.057      ;
; -1.901 ; mux:mux_inst|buswires[15] ; registrador:reg5|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.541     ; 0.896      ;
; -1.899 ; mux:mux_inst|buswires[5]  ; registrador:reg3|data_out[5]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.380     ; 1.055      ;
; -1.899 ; mux:mux_inst|buswires[15] ; registrador:reg6|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.541     ; 0.894      ;
; -1.897 ; mux:mux_inst|buswires[13] ; registrador:reg0|data_out[13] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.365     ; 1.068      ;
; -1.895 ; mux:mux_inst|buswires[13] ; registrador:reg1|data_out[13] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.365     ; 1.066      ;
; -1.892 ; mux:mux_inst|buswires[5]  ; registrador:reg1|data_out[5]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.382     ; 1.046      ;
; -1.888 ; mux:mux_inst|buswires[9]  ; registrador:reg5|data_out[9]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.354     ; 1.070      ;
; -1.886 ; mux:mux_inst|buswires[1]  ; registrador:reg0|data_out[1]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.356     ; 1.066      ;
; -1.885 ; mux:mux_inst|buswires[1]  ; registrador:reg1|data_out[1]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.356     ; 1.065      ;
; -1.876 ; mux:mux_inst|buswires[0]  ; registrador:reg5|data_out[0]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.366     ; 1.046      ;
; -1.875 ; mux:mux_inst|buswires[8]  ; registrador:reg3|data_out[8]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.355     ; 1.056      ;
; -1.867 ; mux:mux_inst|buswires[9]  ; registrador:reg3|data_out[9]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.355     ; 1.048      ;
; -1.854 ; mux:mux_inst|buswires[12] ; registrador:reg6|data_out[12] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.540     ; 0.850      ;
; -1.854 ; mux:mux_inst|buswires[12] ; registrador:reg5|data_out[12] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.540     ; 0.850      ;
; -1.854 ; mux:mux_inst|buswires[14] ; registrador:reg6|data_out[14] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.541     ; 0.849      ;
; -1.854 ; mux:mux_inst|buswires[14] ; registrador:reg5|data_out[14] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.541     ; 0.849      ;
; -1.842 ; mux:mux_inst|buswires[15] ; registrador:reg4|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.541     ; 0.837      ;
; -1.833 ; mux:mux_inst|buswires[12] ; registrador:reg4|data_out[12] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.540     ; 0.829      ;
; -1.822 ; mux:mux_inst|buswires[11] ; registrador:reg5|data_out[11] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.540     ; 0.818      ;
; -1.821 ; mux:mux_inst|buswires[11] ; registrador:reg6|data_out[11] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.540     ; 0.817      ;
; -1.815 ; mux:mux_inst|buswires[7]  ; registrador:reg1|data_out[7]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.503     ; 0.848      ;
; -1.814 ; mux:mux_inst|buswires[7]  ; registrador:reg2|data_out[7]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.503     ; 0.847      ;
; -1.800 ; mux:mux_inst|buswires[7]  ; registrador:reg0|data_out[7]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.502     ; 0.834      ;
; -1.800 ; mux:mux_inst|buswires[7]  ; registrador:reg4|data_out[7]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.502     ; 0.834      ;
; -1.800 ; mux:mux_inst|buswires[9]  ; registrador:reg2|data_out[9]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.353     ; 0.983      ;
; -1.799 ; mux:mux_inst|buswires[9]  ; registrador:reg1|data_out[9]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.353     ; 0.982      ;
; -1.786 ; mux:mux_inst|buswires[2]  ; registrador:reg3|data_out[2]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.380     ; 0.942      ;
; -1.782 ; mux:mux_inst|buswires[9]  ; registrador:reg0|data_out[9]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.354     ; 0.964      ;
; -1.778 ; mux:mux_inst|buswires[0]  ; registrador:reg2|data_out[0]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.365     ; 0.949      ;
; -1.767 ; mux:mux_inst|buswires[0]  ; registrador:reg0|data_out[0]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.366     ; 0.937      ;
; -1.762 ; mux:mux_inst|buswires[0]  ; registrador:reg1|data_out[0]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.366     ; 0.932      ;
; -1.749 ; mux:mux_inst|buswires[3]  ; registrador:reg3|data_out[3]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.381     ; 0.904      ;
; -1.732 ; mux:mux_inst|buswires[1]  ; registrador:reg2|data_out[1]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.356     ; 0.912      ;
; -1.724 ; mux:mux_inst|buswires[6]  ; registrador:reg4|data_out[6]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.616     ; 0.644      ;
; -1.723 ; mux:mux_inst|buswires[6]  ; registrador:reg0|data_out[6]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.616     ; 0.643      ;
; -1.709 ; mux:mux_inst|buswires[10] ; registrador:reg0|data_out[10] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.540     ; 0.705      ;
; -1.700 ; mux:mux_inst|buswires[1]  ; registrador:reg6|data_out[1]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.356     ; 0.880      ;
; -1.699 ; mux:mux_inst|buswires[4]  ; registrador:reg1|data_out[4]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.384     ; 0.851      ;
; -1.697 ; mux:mux_inst|buswires[1]  ; registrador:reg5|data_out[1]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.356     ; 0.877      ;
; -1.696 ; mux:mux_inst|buswires[4]  ; registrador:reg2|data_out[4]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.384     ; 0.848      ;
; -1.682 ; mux:mux_inst|buswires[11] ; registrador:reg0|data_out[11] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.540     ; 0.678      ;
; -1.681 ; mux:mux_inst|buswires[4]  ; registrador:reg0|data_out[4]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.383     ; 0.834      ;
; -1.676 ; mux:mux_inst|buswires[0]  ; registrador:reg6|data_out[0]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.367     ; 0.845      ;
; -1.647 ; mux:mux_inst|buswires[2]  ; registrador:reg1|data_out[2]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.382     ; 0.801      ;
; -1.647 ; mux:mux_inst|buswires[13] ; registrador:reg6|data_out[13] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.366     ; 0.817      ;
; -1.646 ; mux:mux_inst|buswires[2]  ; registrador:reg2|data_out[2]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.382     ; 0.800      ;
; -1.645 ; mux:mux_inst|buswires[9]  ; registrador:reg6|data_out[9]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.356     ; 0.825      ;
; -1.643 ; mux:mux_inst|buswires[13] ; registrador:reg5|data_out[13] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.365     ; 0.814      ;
; -1.633 ; mux:mux_inst|buswires[14] ; registrador:reg4|data_out[14] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.541     ; 0.628      ;
; -1.534 ; mux:mux_inst|buswires[5]  ; registrador:reg2|data_out[5]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.382     ; 0.688      ;
; -1.517 ; mux:mux_inst|buswires[0]  ; registrador:reg4|data_out[0]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.368     ; 0.685      ;
; -1.487 ; mux:mux_inst|buswires[5]  ; registrador:reg0|data_out[5]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.381     ; 0.642      ;
; -1.483 ; mux:mux_inst|buswires[3]  ; registrador:reg0|data_out[3]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.382     ; 0.637      ;
; -1.480 ; mux:mux_inst|buswires[2]  ; registrador:reg0|data_out[2]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.381     ; 0.635      ;
; -1.479 ; mux:mux_inst|buswires[13] ; registrador:reg4|data_out[13] ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.367     ; 0.648      ;
; -1.457 ; controle:ctrl|done        ; controle:ctrl|r2_in           ; clock               ; clock       ; 1.000        ; 0.000      ; 2.493      ;
; -1.455 ; controle:ctrl|done        ; controle:ctrl|r6_in           ; clock               ; clock       ; 1.000        ; 0.000      ; 2.491      ;
; -1.455 ; mux:mux_inst|buswires[8]  ; registrador:reg6|data_out[8]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.356     ; 0.635      ;
; -1.454 ; mux:mux_inst|buswires[8]  ; registrador:reg4|data_out[8]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -1.356     ; 0.634      ;
+--------+---------------------------+-------------------------------+---------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                       ;
+--------+--------------------------+-------------------------------+---------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                       ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-------------------------------+---------------------+-------------+--------------+------------+------------+
; -2.541 ; controle:ctrl|g_out      ; controle:ctrl|g_out           ; controle:ctrl|g_out ; clock       ; 0.000        ; 2.682      ; 0.657      ;
; -2.041 ; controle:ctrl|g_out      ; controle:ctrl|g_out           ; controle:ctrl|g_out ; clock       ; -0.500       ; 2.682      ; 0.657      ;
; 0.185  ; controle:ctrl|done       ; controle:ctrl|r5_out          ; clock               ; clock       ; 0.000        ; 1.128      ; 1.579      ;
; 0.186  ; controle:ctrl|done       ; controle:ctrl|r2_out          ; clock               ; clock       ; 0.000        ; 1.128      ; 1.580      ;
; 0.188  ; controle:ctrl|done       ; controle:ctrl|r4_out          ; clock               ; clock       ; 0.000        ; 1.128      ; 1.582      ;
; 0.191  ; controle:ctrl|done       ; controle:ctrl|r0_out          ; clock               ; clock       ; 0.000        ; 1.128      ; 1.585      ;
; 0.192  ; controle:ctrl|done       ; controle:ctrl|r3_out          ; clock               ; clock       ; 0.000        ; 1.128      ; 1.586      ;
; 0.193  ; controle:ctrl|done       ; controle:ctrl|r1_out          ; clock               ; clock       ; 0.000        ; 1.128      ; 1.587      ;
; 0.391  ; controle:ctrl|r6_in      ; controle:ctrl|r6_in           ; clock               ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; controle:ctrl|r3_in      ; controle:ctrl|r3_in           ; clock               ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; controle:ctrl|r5_in      ; controle:ctrl|r5_in           ; clock               ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; controle:ctrl|r4_in      ; controle:ctrl|r4_in           ; clock               ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; controle:ctrl|r1_in      ; controle:ctrl|r1_in           ; clock               ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; controle:ctrl|r2_in      ; controle:ctrl|r2_in           ; clock               ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; controle:ctrl|r0_in      ; controle:ctrl|r0_in           ; clock               ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; controle:ctrl|r6_out     ; controle:ctrl|r6_out          ; clock               ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; controle:ctrl|r5_out     ; controle:ctrl|r5_out          ; clock               ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; controle:ctrl|r2_out     ; controle:ctrl|r2_out          ; clock               ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; controle:ctrl|r4_out     ; controle:ctrl|r4_out          ; clock               ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; controle:ctrl|r0_out     ; controle:ctrl|r0_out          ; clock               ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; controle:ctrl|r3_out     ; controle:ctrl|r3_out          ; clock               ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; controle:ctrl|r1_out     ; controle:ctrl|r1_out          ; clock               ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.745  ; controle:ctrl|done       ; controle:ctrl|r6_out          ; clock               ; clock       ; 0.000        ; 1.124      ; 2.135      ;
; 0.982  ; controle:ctrl|done       ; controle:ctrl|Tstate.000      ; clock               ; clock       ; 0.000        ; 0.000      ; 1.248      ;
; 1.027  ; controle:ctrl|done       ; controle:ctrl|Tstate.T2       ; clock               ; clock       ; 0.000        ; 0.000      ; 1.293      ;
; 1.106  ; controle:ctrl|Tstate.000 ; controle:ctrl|r3_out          ; clock               ; clock       ; 0.000        ; 1.128      ; 2.500      ;
; 1.122  ; controle:ctrl|Tstate.000 ; controle:ctrl|Tstate.000      ; clock               ; clock       ; 0.000        ; 0.000      ; 1.388      ;
; 1.122  ; controle:ctrl|Tstate.T1  ; controle:ctrl|Tstate.T2       ; clock               ; clock       ; 0.000        ; 0.000      ; 1.388      ;
; 1.191  ; controle:ctrl|done       ; controle:ctrl|Tstate.T1       ; clock               ; clock       ; 0.000        ; 0.000      ; 1.457      ;
; 1.198  ; controle:ctrl|Tstate.000 ; controle:ctrl|r6_out          ; clock               ; clock       ; 0.000        ; 1.124      ; 2.588      ;
; 1.237  ; controle:ctrl|Tstate.T1  ; controle:ctrl|r0_out          ; clock               ; clock       ; 0.000        ; 1.128      ; 2.631      ;
; 1.237  ; controle:ctrl|Tstate.T1  ; controle:ctrl|r3_out          ; clock               ; clock       ; 0.000        ; 1.128      ; 2.631      ;
; 1.237  ; controle:ctrl|Tstate.T1  ; controle:ctrl|r1_out          ; clock               ; clock       ; 0.000        ; 1.128      ; 2.631      ;
; 1.240  ; controle:ctrl|Tstate.T1  ; controle:ctrl|r4_out          ; clock               ; clock       ; 0.000        ; 1.128      ; 2.634      ;
; 1.241  ; controle:ctrl|Tstate.T1  ; controle:ctrl|r2_out          ; clock               ; clock       ; 0.000        ; 1.128      ; 2.635      ;
; 1.242  ; controle:ctrl|Tstate.T1  ; controle:ctrl|r5_out          ; clock               ; clock       ; 0.000        ; 1.128      ; 2.636      ;
; 1.258  ; controle:ctrl|done       ; controle:ctrl|r0_in           ; clock               ; clock       ; 0.000        ; 0.000      ; 1.524      ;
; 1.264  ; controle:ctrl|Tstate.T2  ; controle:ctrl|Tstate.T2       ; clock               ; clock       ; 0.000        ; 0.000      ; 1.530      ;
; 1.273  ; controle:ctrl|done       ; controle:ctrl|r1_in           ; clock               ; clock       ; 0.000        ; 0.000      ; 1.539      ;
; 1.273  ; controle:ctrl|done       ; controle:ctrl|r2_in           ; clock               ; clock       ; 0.000        ; 0.000      ; 1.539      ;
; 1.275  ; controle:ctrl|done       ; controle:ctrl|r6_in           ; clock               ; clock       ; 0.000        ; 0.000      ; 1.541      ;
; 1.278  ; controle:ctrl|done       ; controle:ctrl|r4_in           ; clock               ; clock       ; 0.000        ; 0.000      ; 1.544      ;
; 1.288  ; controle:ctrl|Tstate.000 ; controle:ctrl|r5_out          ; clock               ; clock       ; 0.000        ; 1.128      ; 2.682      ;
; 1.293  ; controle:ctrl|Tstate.000 ; controle:ctrl|r4_out          ; clock               ; clock       ; 0.000        ; 1.128      ; 2.687      ;
; 1.293  ; controle:ctrl|Tstate.000 ; controle:ctrl|r1_out          ; clock               ; clock       ; 0.000        ; 1.128      ; 2.687      ;
; 1.302  ; controle:ctrl|Tstate.T2  ; controle:ctrl|g_out           ; clock               ; clock       ; 0.000        ; -0.002     ; 1.566      ;
; 1.314  ; controle:ctrl|Tstate.T1  ; controle:ctrl|Tstate.T1       ; clock               ; clock       ; 0.000        ; 0.000      ; 1.580      ;
; 1.331  ; controle:ctrl|Tstate.000 ; controle:ctrl|Tstate.T1       ; clock               ; clock       ; 0.000        ; 0.000      ; 1.597      ;
; 1.338  ; controle:ctrl|Tstate.000 ; controle:ctrl|r0_out          ; clock               ; clock       ; 0.000        ; 1.128      ; 2.732      ;
; 1.342  ; controle:ctrl|Tstate.000 ; controle:ctrl|r2_out          ; clock               ; clock       ; 0.000        ; 1.128      ; 2.736      ;
; 1.345  ; controle:ctrl|Tstate.T1  ; controle:ctrl|r6_out          ; clock               ; clock       ; 0.000        ; 1.124      ; 2.735      ;
; 1.351  ; controle:ctrl|Tstate.T2  ; controle:ctrl|Tstate.000      ; clock               ; clock       ; 0.000        ; 0.000      ; 1.617      ;
; 1.361  ; controle:ctrl|done       ; controle:ctrl|done            ; clock               ; clock       ; 0.000        ; 0.000      ; 1.627      ;
; 1.361  ; controle:ctrl|r5_in      ; registrador:reg5|data_out[8]  ; clock               ; clock       ; 0.000        ; -0.004     ; 1.623      ;
; 1.361  ; controle:ctrl|r5_in      ; registrador:reg5|data_out[9]  ; clock               ; clock       ; 0.000        ; -0.004     ; 1.623      ;
; 1.409  ; controle:ctrl|r2_in      ; registrador:reg2|data_out[0]  ; clock               ; clock       ; 0.000        ; -0.003     ; 1.672      ;
; 1.409  ; controle:ctrl|r2_in      ; registrador:reg2|data_out[8]  ; clock               ; clock       ; 0.000        ; -0.003     ; 1.672      ;
; 1.409  ; controle:ctrl|r2_in      ; registrador:reg2|data_out[9]  ; clock               ; clock       ; 0.000        ; -0.003     ; 1.672      ;
; 1.410  ; controle:ctrl|r4_in      ; registrador:reg4|data_out[11] ; clock               ; clock       ; 0.000        ; -0.002     ; 1.674      ;
; 1.433  ; controle:ctrl|r3_in      ; registrador:reg3|data_out[2]  ; clock               ; clock       ; 0.000        ; -0.007     ; 1.692      ;
; 1.433  ; controle:ctrl|r3_in      ; registrador:reg3|data_out[3]  ; clock               ; clock       ; 0.000        ; -0.007     ; 1.692      ;
; 1.433  ; controle:ctrl|r3_in      ; registrador:reg3|data_out[4]  ; clock               ; clock       ; 0.000        ; -0.007     ; 1.692      ;
; 1.433  ; controle:ctrl|r3_in      ; registrador:reg3|data_out[5]  ; clock               ; clock       ; 0.000        ; -0.007     ; 1.692      ;
; 1.433  ; controle:ctrl|r3_in      ; registrador:reg3|data_out[6]  ; clock               ; clock       ; 0.000        ; -0.007     ; 1.692      ;
; 1.438  ; controle:ctrl|r6_in      ; registrador:reg6|data_out[1]  ; clock               ; clock       ; 0.000        ; -0.004     ; 1.700      ;
; 1.438  ; controle:ctrl|r6_in      ; registrador:reg6|data_out[10] ; clock               ; clock       ; 0.000        ; -0.004     ; 1.700      ;
; 1.438  ; controle:ctrl|r6_in      ; registrador:reg6|data_out[11] ; clock               ; clock       ; 0.000        ; -0.004     ; 1.700      ;
; 1.438  ; controle:ctrl|r6_in      ; registrador:reg6|data_out[12] ; clock               ; clock       ; 0.000        ; -0.004     ; 1.700      ;
; 1.438  ; controle:ctrl|r6_in      ; registrador:reg6|data_out[14] ; clock               ; clock       ; 0.000        ; -0.004     ; 1.700      ;
; 1.438  ; controle:ctrl|r6_in      ; registrador:reg6|data_out[15] ; clock               ; clock       ; 0.000        ; -0.004     ; 1.700      ;
; 1.439  ; controle:ctrl|r6_in      ; registrador:reg6|data_out[0]  ; clock               ; clock       ; 0.000        ; -0.005     ; 1.700      ;
; 1.439  ; controle:ctrl|r6_in      ; registrador:reg6|data_out[2]  ; clock               ; clock       ; 0.000        ; -0.007     ; 1.698      ;
; 1.439  ; controle:ctrl|r6_in      ; registrador:reg6|data_out[3]  ; clock               ; clock       ; 0.000        ; -0.007     ; 1.698      ;
; 1.439  ; controle:ctrl|r6_in      ; registrador:reg6|data_out[4]  ; clock               ; clock       ; 0.000        ; -0.007     ; 1.698      ;
; 1.439  ; controle:ctrl|r6_in      ; registrador:reg6|data_out[5]  ; clock               ; clock       ; 0.000        ; -0.007     ; 1.698      ;
; 1.439  ; controle:ctrl|r6_in      ; registrador:reg6|data_out[6]  ; clock               ; clock       ; 0.000        ; -0.007     ; 1.698      ;
; 1.439  ; controle:ctrl|r6_in      ; registrador:reg6|data_out[7]  ; clock               ; clock       ; 0.000        ; -0.005     ; 1.700      ;
; 1.439  ; controle:ctrl|r6_in      ; registrador:reg6|data_out[13] ; clock               ; clock       ; 0.000        ; -0.005     ; 1.700      ;
; 1.444  ; controle:ctrl|r4_in      ; registrador:reg4|data_out[2]  ; clock               ; clock       ; 0.000        ; -0.008     ; 1.702      ;
; 1.444  ; controle:ctrl|r4_in      ; registrador:reg4|data_out[3]  ; clock               ; clock       ; 0.000        ; -0.008     ; 1.702      ;
; 1.444  ; controle:ctrl|r4_in      ; registrador:reg4|data_out[4]  ; clock               ; clock       ; 0.000        ; -0.008     ; 1.702      ;
; 1.444  ; controle:ctrl|r4_in      ; registrador:reg4|data_out[5]  ; clock               ; clock       ; 0.000        ; -0.008     ; 1.702      ;
; 1.444  ; controle:ctrl|r4_in      ; registrador:reg4|data_out[6]  ; clock               ; clock       ; 0.000        ; -0.008     ; 1.702      ;
; 1.444  ; controle:ctrl|r4_in      ; registrador:reg4|data_out[7]  ; clock               ; clock       ; 0.000        ; -0.008     ; 1.702      ;
; 1.449  ; controle:ctrl|r5_in      ; registrador:reg5|data_out[0]  ; clock               ; clock       ; 0.000        ; -0.004     ; 1.711      ;
; 1.449  ; controle:ctrl|r5_in      ; registrador:reg5|data_out[1]  ; clock               ; clock       ; 0.000        ; -0.004     ; 1.711      ;
; 1.449  ; controle:ctrl|r5_in      ; registrador:reg5|data_out[10] ; clock               ; clock       ; 0.000        ; -0.004     ; 1.711      ;
; 1.449  ; controle:ctrl|r5_in      ; registrador:reg5|data_out[11] ; clock               ; clock       ; 0.000        ; -0.004     ; 1.711      ;
; 1.449  ; controle:ctrl|r5_in      ; registrador:reg5|data_out[12] ; clock               ; clock       ; 0.000        ; -0.004     ; 1.711      ;
; 1.449  ; controle:ctrl|r5_in      ; registrador:reg5|data_out[13] ; clock               ; clock       ; 0.000        ; -0.004     ; 1.711      ;
; 1.449  ; controle:ctrl|r5_in      ; registrador:reg5|data_out[14] ; clock               ; clock       ; 0.000        ; -0.004     ; 1.711      ;
; 1.449  ; controle:ctrl|r5_in      ; registrador:reg5|data_out[15] ; clock               ; clock       ; 0.000        ; -0.004     ; 1.711      ;
; 1.465  ; controle:ctrl|r0_in      ; registrador:reg0|data_out[2]  ; clock               ; clock       ; 0.000        ; -0.008     ; 1.723      ;
; 1.465  ; controle:ctrl|r0_in      ; registrador:reg0|data_out[3]  ; clock               ; clock       ; 0.000        ; -0.008     ; 1.723      ;
; 1.465  ; controle:ctrl|r0_in      ; registrador:reg0|data_out[4]  ; clock               ; clock       ; 0.000        ; -0.008     ; 1.723      ;
; 1.465  ; controle:ctrl|r0_in      ; registrador:reg0|data_out[5]  ; clock               ; clock       ; 0.000        ; -0.008     ; 1.723      ;
; 1.465  ; controle:ctrl|r0_in      ; registrador:reg0|data_out[6]  ; clock               ; clock       ; 0.000        ; -0.008     ; 1.723      ;
; 1.465  ; controle:ctrl|r0_in      ; registrador:reg0|data_out[7]  ; clock               ; clock       ; 0.000        ; -0.008     ; 1.723      ;
; 1.465  ; controle:ctrl|r0_in      ; registrador:reg0|data_out[8]  ; clock               ; clock       ; 0.000        ; -0.008     ; 1.723      ;
; 1.470  ; controle:ctrl|done       ; controle:ctrl|r3_in           ; clock               ; clock       ; 0.000        ; 0.000      ; 1.736      ;
+--------+--------------------------+-------------------------------+---------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'controle:ctrl|g_out'                                                                                                          ;
+-------+-------------------------------+---------------------------+--------------+---------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                   ; Launch Clock ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+---------------------------+--------------+---------------------+--------------+------------+------------+
; 0.042 ; registrador:reg6|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.615      ; 1.157      ;
; 0.236 ; registrador:reg6|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.356      ; 1.092      ;
; 0.336 ; registrador:reg3|data_out[11] ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.540      ; 1.376      ;
; 0.364 ; registrador:reg3|data_out[12] ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.540      ; 1.404      ;
; 0.386 ; registrador:reg6|data_out[0]  ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.367      ; 1.253      ;
; 0.399 ; registrador:reg6|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.382      ; 1.281      ;
; 0.404 ; registrador:reg6|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.380      ; 1.284      ;
; 0.404 ; registrador:reg6|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.381      ; 1.285      ;
; 0.442 ; registrador:reg6|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.499      ; 1.441      ;
; 0.463 ; registrador:reg6|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.356      ; 1.319      ;
; 0.509 ; registrador:reg6|data_out[10] ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.540      ; 1.549      ;
; 0.514 ; registrador:reg6|data_out[15] ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.541      ; 1.555      ;
; 0.515 ; registrador:reg6|data_out[14] ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.541      ; 1.556      ;
; 0.520 ; registrador:reg6|data_out[11] ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.540      ; 1.560      ;
; 0.540 ; registrador:reg6|data_out[12] ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.540      ; 1.580      ;
; 0.622 ; registrador:reg6|data_out[13] ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.366      ; 1.488      ;
; 0.635 ; registrador:reg3|data_out[13] ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.366      ; 1.501      ;
; 0.652 ; registrador:reg3|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.615      ; 1.767      ;
; 0.752 ; registrador:reg3|data_out[10] ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.540      ; 1.792      ;
; 0.816 ; registrador:reg3|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.355      ; 1.671      ;
; 0.818 ; registrador:reg6|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.380      ; 1.698      ;
; 0.819 ; registrador:reg1|data_out[11] ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.540      ; 1.859      ;
; 0.909 ; registrador:reg3|data_out[0]  ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.367      ; 1.776      ;
; 0.911 ; registrador:reg0|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.616      ; 2.027      ;
; 0.918 ; registrador:reg5|data_out[11] ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.540      ; 1.958      ;
; 0.979 ; registrador:reg0|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.383      ; 1.862      ;
; 0.983 ; registrador:reg0|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.382      ; 1.865      ;
; 0.989 ; registrador:reg0|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.381      ; 1.870      ;
; 1.000 ; registrador:reg1|data_out[12] ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.540      ; 2.040      ;
; 1.028 ; registrador:reg3|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.355      ; 1.883      ;
; 1.061 ; registrador:reg4|data_out[10] ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.540      ; 2.101      ;
; 1.075 ; registrador:reg3|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.356      ; 1.931      ;
; 1.086 ; registrador:reg0|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.381      ; 1.967      ;
; 1.126 ; registrador:reg0|data_out[12] ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.540      ; 2.166      ;
; 1.133 ; registrador:reg1|data_out[13] ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.365      ; 1.998      ;
; 1.136 ; registrador:reg4|data_out[15] ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.541      ; 2.177      ;
; 1.142 ; registrador:reg3|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.499      ; 2.141      ;
; 1.158 ; registrador:reg4|data_out[12] ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.540      ; 2.198      ;
; 1.166 ; registrador:reg6|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.356      ; 2.022      ;
; 1.206 ; registrador:reg1|data_out[10] ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.540      ; 2.246      ;
; 1.215 ; registrador:reg5|data_out[10] ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.540      ; 2.255      ;
; 1.218 ; registrador:reg5|data_out[15] ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.541      ; 2.259      ;
; 1.220 ; registrador:reg5|data_out[14] ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.541      ; 2.261      ;
; 1.241 ; registrador:reg5|data_out[12] ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.540      ; 2.281      ;
; 1.253 ; registrador:reg0|data_out[11] ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.540      ; 2.293      ;
; 1.320 ; registrador:reg5|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.380      ; 2.200      ;
; 1.333 ; registrador:reg4|data_out[14] ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.541      ; 2.374      ;
; 1.424 ; registrador:reg4|data_out[11] ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.538      ; 2.462      ;
; 1.462 ; registrador:reg3|data_out[14] ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.541      ; 2.503      ;
; 1.498 ; registrador:reg5|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.615      ; 2.613      ;
; 1.521 ; registrador:reg3|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.380      ; 2.401      ;
; 1.531 ; registrador:reg5|data_out[13] ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.365      ; 2.396      ;
; 1.533 ; registrador:reg0|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.358      ; 2.391      ;
; 1.557 ; registrador:reg2|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.382      ; 2.439      ;
; 1.558 ; registrador:reg1|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.384      ; 2.442      ;
; 1.595 ; registrador:reg3|data_out[15] ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.541      ; 2.636      ;
; 1.599 ; registrador:reg5|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.382      ; 2.481      ;
; 1.605 ; registrador:reg0|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.356      ; 2.461      ;
; 1.607 ; registrador:reg0|data_out[10] ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.540      ; 2.647      ;
; 1.631 ; registrador:reg4|data_out[13] ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.367      ; 2.498      ;
; 1.639 ; registrador:reg1|data_out[15] ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.541      ; 2.680      ;
; 1.684 ; registrador:reg5|data_out[0]  ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.366      ; 2.550      ;
; 1.693 ; registrador:reg1|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.503      ; 2.696      ;
; 1.694 ; registrador:reg5|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.354      ; 2.548      ;
; 1.694 ; registrador:reg1|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.382      ; 2.576      ;
; 1.745 ; registrador:reg0|data_out[13] ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.365      ; 2.610      ;
; 1.749 ; registrador:reg5|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.381      ; 2.630      ;
; 1.750 ; registrador:reg3|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.381      ; 2.631      ;
; 1.774 ; registrador:reg5|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.380      ; 2.654      ;
; 1.780 ; registrador:reg1|data_out[14] ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.541      ; 2.821      ;
; 1.841 ; registrador:reg5|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.354      ; 2.695      ;
; 1.859 ; registrador:reg2|data_out[13] ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.363      ; 2.722      ;
; 1.890 ; registrador:reg2|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.617      ; 3.007      ;
; 1.921 ; registrador:reg1|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.617      ; 3.038      ;
; 1.944 ; registrador:reg3|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.382      ; 2.826      ;
; 1.967 ; registrador:reg5|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.356      ; 2.823      ;
; 1.970 ; registrador:reg0|data_out[0]  ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.366      ; 2.836      ;
; 1.979 ; registrador:reg1|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.383      ; 2.862      ;
; 1.988 ; registrador:reg0|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.354      ; 2.842      ;
; 1.992 ; registrador:reg2|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.384      ; 2.876      ;
; 1.993 ; registrador:reg2|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.383      ; 2.876      ;
; 1.995 ; registrador:reg1|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.356      ; 2.851      ;
; 2.034 ; registrador:reg2|data_out[15] ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.539      ; 3.073      ;
; 2.088 ; registrador:reg2|data_out[11] ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.538      ; 3.126      ;
; 2.095 ; registrador:reg2|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.503      ; 3.098      ;
; 2.115 ; registrador:reg3|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.380      ; 2.995      ;
; 2.141 ; registrador:reg2|data_out[10] ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.537      ; 3.178      ;
; 2.147 ; registrador:reg0|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.502      ; 3.149      ;
; 2.170 ; registrador:reg1|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.382      ; 3.052      ;
; 2.219 ; registrador:reg2|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.353      ; 3.072      ;
; 2.228 ; registrador:reg5|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.501      ; 3.229      ;
; 2.238 ; registrador:reg0|data_out[15] ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.541      ; 3.279      ;
; 2.287 ; registrador:reg1|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.353      ; 3.140      ;
; 2.304 ; registrador:reg1|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.353      ; 3.157      ;
; 2.311 ; registrador:reg2|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.382      ; 3.193      ;
; 2.317 ; registrador:reg2|data_out[0]  ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.365      ; 3.182      ;
; 2.341 ; registrador:reg2|data_out[12] ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.537      ; 3.378      ;
; 2.378 ; registrador:reg4|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.616      ; 3.494      ;
; 2.408 ; registrador:reg4|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.381      ; 3.289      ;
; 2.427 ; registrador:reg2|data_out[14] ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; -0.500       ; 1.538      ; 3.465      ;
+-------+-------------------------------+---------------------------+--------------+---------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|Tstate.000      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|Tstate.000      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|Tstate.T1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|Tstate.T1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|Tstate.T2       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|Tstate.T2       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|done            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|done            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|g_out           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|g_out           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r0_in           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r0_in           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r0_out          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r0_out          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r1_in           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r1_in           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r1_out          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r1_out          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r2_in           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r2_in           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r2_out          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r2_out          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r3_in           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r3_in           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r3_out          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r3_out          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r4_in           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r4_in           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r4_out          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r4_out          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r5_in           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r5_in           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r5_out          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r5_out          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r6_in           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r6_in           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r6_out          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r6_out          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[8]  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'controle:ctrl|g_out'                                                                            ;
+-------+--------------+----------------+------------------+---------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+---------------------+------------+------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; ctrl|g_out|regout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; ctrl|g_out|regout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[0]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[0]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[10]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[10]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[11]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[11]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[12]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[12]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[13]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[13]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[14]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[14]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[15]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[15]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[1]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[1]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[2]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[2]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[3]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[3]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[4]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[4]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[5]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[5]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[6]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[6]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[7]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[7]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[8]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[8]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[9]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[9]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~3|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~3|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~4clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~4clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~4clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~4clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~4|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~4|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~4|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~4|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[0]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[0]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[10]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[10]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[11]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[11]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[12]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[12]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[13]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[13]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[14]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[14]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[15]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[15]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[1]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[1]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[2]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[2]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[3]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[3]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[4]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[4]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[5]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[5]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[6]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[6]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[7]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[7]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[8]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[8]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[9]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[9]|datad         ;
+-------+--------------+----------------+------------------+---------------------+------------+------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ir[*]     ; clock      ; 6.121 ; 6.121 ; Rise       ; clock           ;
;  ir[0]    ; clock      ; 4.641 ; 4.641 ; Rise       ; clock           ;
;  ir[1]    ; clock      ; 4.141 ; 4.141 ; Rise       ; clock           ;
;  ir[2]    ; clock      ; 4.308 ; 4.308 ; Rise       ; clock           ;
;  ir[3]    ; clock      ; 5.745 ; 5.745 ; Rise       ; clock           ;
;  ir[4]    ; clock      ; 5.480 ; 5.480 ; Rise       ; clock           ;
;  ir[5]    ; clock      ; 5.343 ; 5.343 ; Rise       ; clock           ;
;  ir[6]    ; clock      ; 5.639 ; 5.639 ; Rise       ; clock           ;
;  ir[7]    ; clock      ; 6.121 ; 6.121 ; Rise       ; clock           ;
;  ir[8]    ; clock      ; 6.005 ; 6.005 ; Rise       ; clock           ;
; resetn    ; clock      ; 4.368 ; 4.368 ; Rise       ; clock           ;
; run       ; clock      ; 4.221 ; 4.221 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ir[*]     ; clock      ; -2.820 ; -2.820 ; Rise       ; clock           ;
;  ir[0]    ; clock      ; -3.310 ; -3.310 ; Rise       ; clock           ;
;  ir[1]    ; clock      ; -2.968 ; -2.968 ; Rise       ; clock           ;
;  ir[2]    ; clock      ; -2.820 ; -2.820 ; Rise       ; clock           ;
;  ir[3]    ; clock      ; -3.515 ; -3.515 ; Rise       ; clock           ;
;  ir[4]    ; clock      ; -3.325 ; -3.325 ; Rise       ; clock           ;
;  ir[5]    ; clock      ; -2.936 ; -2.936 ; Rise       ; clock           ;
;  ir[6]    ; clock      ; -3.106 ; -3.106 ; Rise       ; clock           ;
;  ir[7]    ; clock      ; -3.559 ; -3.559 ; Rise       ; clock           ;
;  ir[8]    ; clock      ; -3.398 ; -3.398 ; Rise       ; clock           ;
; resetn    ; clock      ; -2.834 ; -2.834 ; Rise       ; clock           ;
; run       ; clock      ; -3.040 ; -3.040 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; q[*]      ; controle:ctrl|g_out ; 8.257 ; 8.257 ; Fall       ; controle:ctrl|g_out ;
;  q[0]     ; controle:ctrl|g_out ; 7.470 ; 7.470 ; Fall       ; controle:ctrl|g_out ;
;  q[1]     ; controle:ctrl|g_out ; 7.955 ; 7.955 ; Fall       ; controle:ctrl|g_out ;
;  q[2]     ; controle:ctrl|g_out ; 7.844 ; 7.844 ; Fall       ; controle:ctrl|g_out ;
;  q[3]     ; controle:ctrl|g_out ; 7.762 ; 7.762 ; Fall       ; controle:ctrl|g_out ;
;  q[4]     ; controle:ctrl|g_out ; 8.235 ; 8.235 ; Fall       ; controle:ctrl|g_out ;
;  q[5]     ; controle:ctrl|g_out ; 7.992 ; 7.992 ; Fall       ; controle:ctrl|g_out ;
;  q[6]     ; controle:ctrl|g_out ; 8.218 ; 8.218 ; Fall       ; controle:ctrl|g_out ;
;  q[7]     ; controle:ctrl|g_out ; 8.257 ; 8.257 ; Fall       ; controle:ctrl|g_out ;
;  q[8]     ; controle:ctrl|g_out ; 7.480 ; 7.480 ; Fall       ; controle:ctrl|g_out ;
;  q[9]     ; controle:ctrl|g_out ; 7.704 ; 7.704 ; Fall       ; controle:ctrl|g_out ;
;  q[10]    ; controle:ctrl|g_out ; 7.677 ; 7.677 ; Fall       ; controle:ctrl|g_out ;
;  q[11]    ; controle:ctrl|g_out ; 7.655 ; 7.655 ; Fall       ; controle:ctrl|g_out ;
;  q[12]    ; controle:ctrl|g_out ; 7.875 ; 7.875 ; Fall       ; controle:ctrl|g_out ;
;  q[13]    ; controle:ctrl|g_out ; 7.497 ; 7.497 ; Fall       ; controle:ctrl|g_out ;
;  q[14]    ; controle:ctrl|g_out ; 7.681 ; 7.681 ; Fall       ; controle:ctrl|g_out ;
;  q[15]    ; controle:ctrl|g_out ; 7.901 ; 7.901 ; Fall       ; controle:ctrl|g_out ;
+-----------+---------------------+-------+-------+------------+---------------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; q[*]      ; controle:ctrl|g_out ; 7.470 ; 7.470 ; Fall       ; controle:ctrl|g_out ;
;  q[0]     ; controle:ctrl|g_out ; 7.470 ; 7.470 ; Fall       ; controle:ctrl|g_out ;
;  q[1]     ; controle:ctrl|g_out ; 7.955 ; 7.955 ; Fall       ; controle:ctrl|g_out ;
;  q[2]     ; controle:ctrl|g_out ; 7.844 ; 7.844 ; Fall       ; controle:ctrl|g_out ;
;  q[3]     ; controle:ctrl|g_out ; 7.762 ; 7.762 ; Fall       ; controle:ctrl|g_out ;
;  q[4]     ; controle:ctrl|g_out ; 8.235 ; 8.235 ; Fall       ; controle:ctrl|g_out ;
;  q[5]     ; controle:ctrl|g_out ; 7.992 ; 7.992 ; Fall       ; controle:ctrl|g_out ;
;  q[6]     ; controle:ctrl|g_out ; 8.218 ; 8.218 ; Fall       ; controle:ctrl|g_out ;
;  q[7]     ; controle:ctrl|g_out ; 8.257 ; 8.257 ; Fall       ; controle:ctrl|g_out ;
;  q[8]     ; controle:ctrl|g_out ; 7.480 ; 7.480 ; Fall       ; controle:ctrl|g_out ;
;  q[9]     ; controle:ctrl|g_out ; 7.704 ; 7.704 ; Fall       ; controle:ctrl|g_out ;
;  q[10]    ; controle:ctrl|g_out ; 7.677 ; 7.677 ; Fall       ; controle:ctrl|g_out ;
;  q[11]    ; controle:ctrl|g_out ; 7.655 ; 7.655 ; Fall       ; controle:ctrl|g_out ;
;  q[12]    ; controle:ctrl|g_out ; 7.875 ; 7.875 ; Fall       ; controle:ctrl|g_out ;
;  q[13]    ; controle:ctrl|g_out ; 7.497 ; 7.497 ; Fall       ; controle:ctrl|g_out ;
;  q[14]    ; controle:ctrl|g_out ; 7.681 ; 7.681 ; Fall       ; controle:ctrl|g_out ;
;  q[15]    ; controle:ctrl|g_out ; 7.901 ; 7.901 ; Fall       ; controle:ctrl|g_out ;
+-----------+---------------------+-------+-------+------------+---------------------+


+----------------------------------------------+
; Fast Model Setup Summary                     ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; controle:ctrl|g_out ; -1.861 ; -26.135       ;
; clock               ; -0.588 ; -37.641       ;
+---------------------+--------+---------------+


+----------------------------------------------+
; Fast Model Hold Summary                      ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clock               ; -1.585 ; -1.585        ;
; controle:ctrl|g_out ; 0.519  ; 0.000         ;
+---------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------+
; Fast Model Minimum Pulse Width Summary       ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clock               ; -1.380 ; -132.380      ;
; controle:ctrl|g_out ; 0.500  ; 0.000         ;
+---------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'controle:ctrl|g_out'                                                                                                 ;
+--------+----------------------+---------------------------+--------------+---------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                   ; Launch Clock ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------------------------+--------------+---------------------+--------------+------------+------------+
; -1.861 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.105      ; 1.866      ;
; -1.833 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.105      ; 1.840      ;
; -1.808 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.022      ; 1.877      ;
; -1.807 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.105      ; 1.812      ;
; -1.792 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.074      ; 1.877      ;
; -1.786 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.074      ; 1.871      ;
; -1.779 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.105      ; 1.786      ;
; -1.755 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.105      ; 1.760      ;
; -1.754 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.022      ; 1.823      ;
; -1.732 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.105      ; 1.737      ;
; -1.732 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.074      ; 1.817      ;
; -1.727 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.105      ; 1.734      ;
; -1.704 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.105      ; 1.711      ;
; -1.702 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.022      ; 1.771      ;
; -1.692 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.074      ; 1.777      ;
; -1.689 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.074      ; 1.774      ;
; -1.679 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.022      ; 1.748      ;
; -1.657 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.074      ; 1.742      ;
; -1.640 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.028      ; 1.819      ;
; -1.636 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.105      ; 1.643      ;
; -1.625 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.106      ; 1.828      ;
; -1.619 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.105      ; 1.822      ;
; -1.607 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.104      ; 1.822      ;
; -1.603 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.024      ; 1.674      ;
; -1.586 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.018      ; 1.758      ;
; -1.586 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.028      ; 1.765      ;
; -1.584 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.024      ; 1.655      ;
; -1.571 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.106      ; 1.774      ;
; -1.565 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.105      ; 1.768      ;
; -1.556 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.029      ; 1.724      ;
; -1.553 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.104      ; 1.768      ;
; -1.549 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.024      ; 1.620      ;
; -1.544 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.105      ; 1.747      ;
; -1.543 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.016      ; 1.778      ;
; -1.536 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.029      ; 1.717      ;
; -1.534 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.028      ; 1.713      ;
; -1.533 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.103      ; 1.538      ;
; -1.532 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.029      ; 1.713      ;
; -1.529 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.103      ; 1.532      ;
; -1.527 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.105      ; 1.534      ;
; -1.523 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.030      ; 1.715      ;
; -1.523 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.105      ; 1.528      ;
; -1.519 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.106      ; 1.722      ;
; -1.516 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.022      ; 1.585      ;
; -1.514 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.020      ; 1.581      ;
; -1.512 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.105      ; 1.517      ;
; -1.511 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.028      ; 1.690      ;
; -1.508 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.142      ; 1.668      ;
; -1.508 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.022      ; 1.577      ;
; -1.508 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.030      ; 1.700      ;
; -1.506 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.024      ; 1.577      ;
; -1.503 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.018      ; 1.675      ;
; -1.502 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.029      ; 1.670      ;
; -1.501 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.104      ; 1.716      ;
; -1.496 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.106      ; 1.699      ;
; -1.495 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.016      ; 1.665      ;
; -1.490 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.105      ; 1.693      ;
; -1.489 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.018      ; 1.661      ;
; -1.489 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.016      ; 1.724      ;
; -1.488 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.072      ; 1.571      ;
; -1.482 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.029      ; 1.663      ;
; -1.482 ; controle:ctrl|r0_out ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.018      ; 1.654      ;
; -1.481 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.018      ; 1.653      ;
; -1.478 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.104      ; 1.693      ;
; -1.477 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.142      ; 1.637      ;
; -1.474 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.024      ; 1.545      ;
; -1.469 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.030      ; 1.661      ;
; -1.468 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.024      ; 1.539      ;
; -1.457 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.028      ; 1.636      ;
; -1.456 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.142      ; 1.616      ;
; -1.454 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.142      ; 1.614      ;
; -1.451 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.029      ; 1.632      ;
; -1.450 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.029      ; 1.618      ;
; -1.449 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.016      ; 1.684      ;
; -1.441 ; controle:ctrl|r2_out ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.016      ; 1.611      ;
; -1.434 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.105      ; 1.637      ;
; -1.428 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.022      ; 1.497      ;
; -1.427 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.029      ; 1.595      ;
; -1.426 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.106      ; 1.629      ;
; -1.419 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.104      ; 1.634      ;
; -1.414 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.016      ; 1.649      ;
; -1.407 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.029      ; 1.588      ;
; -1.403 ; controle:ctrl|r1_out ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.016      ; 1.573      ;
; -1.394 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.030      ; 1.586      ;
; -1.381 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.027      ; 1.547      ;
; -1.379 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.142      ; 1.539      ;
; -1.376 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.016      ; 1.546      ;
; -1.375 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.029      ; 1.543      ;
; -1.368 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.030      ; 1.560      ;
; -1.366 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.016      ; 1.536      ;
; -1.361 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.027      ; 1.540      ;
; -1.360 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.016      ; 1.595      ;
; -1.359 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.026      ; 1.536      ;
; -1.355 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.029      ; 1.536      ;
; -1.354 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.142      ; 1.514      ;
; -1.353 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.028      ; 1.532      ;
; -1.348 ; controle:ctrl|r6_out ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.028      ; 1.538      ;
; -1.344 ; controle:ctrl|r4_out ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.029      ; 1.512      ;
; -1.342 ; controle:ctrl|r5_out ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.030      ; 1.534      ;
; -1.341 ; controle:ctrl|r3_out ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; 0.500        ; 0.018      ; 1.513      ;
+--------+----------------------+---------------------------+--------------+---------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                       ;
+--------+---------------------------+-------------------------------+---------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                       ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-------------------------------+---------------------+-------------+--------------+------------+------------+
; -0.588 ; mux:mux_inst|buswires[14] ; registrador:reg2|data_out[14] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.511     ; 0.609      ;
; -0.524 ; mux:mux_inst|buswires[6]  ; registrador:reg1|data_out[6]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.555     ; 0.501      ;
; -0.523 ; mux:mux_inst|buswires[6]  ; registrador:reg2|data_out[6]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.555     ; 0.500      ;
; -0.509 ; mux:mux_inst|buswires[11] ; registrador:reg4|data_out[11] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.511     ; 0.530      ;
; -0.507 ; mux:mux_inst|buswires[6]  ; registrador:reg5|data_out[6]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.553     ; 0.486      ;
; -0.506 ; mux:mux_inst|buswires[6]  ; registrador:reg6|data_out[6]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.553     ; 0.485      ;
; -0.506 ; mux:mux_inst|buswires[11] ; registrador:reg2|data_out[11] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.511     ; 0.527      ;
; -0.500 ; mux:mux_inst|buswires[6]  ; registrador:reg3|data_out[6]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.552     ; 0.480      ;
; -0.496 ; mux:mux_inst|buswires[10] ; registrador:reg5|data_out[10] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.512     ; 0.516      ;
; -0.494 ; mux:mux_inst|buswires[10] ; registrador:reg6|data_out[10] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.512     ; 0.514      ;
; -0.490 ; mux:mux_inst|buswires[10] ; registrador:reg4|data_out[10] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.511     ; 0.511      ;
; -0.488 ; mux:mux_inst|buswires[10] ; registrador:reg2|data_out[10] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.510     ; 0.510      ;
; -0.487 ; mux:mux_inst|buswires[10] ; registrador:reg1|data_out[10] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.511     ; 0.508      ;
; -0.486 ; mux:mux_inst|buswires[15] ; registrador:reg2|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.512     ; 0.506      ;
; -0.480 ; mux:mux_inst|buswires[14] ; registrador:reg0|data_out[14] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.512     ; 0.500      ;
; -0.478 ; mux:mux_inst|buswires[15] ; registrador:reg0|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.513     ; 0.497      ;
; -0.477 ; mux:mux_inst|buswires[15] ; registrador:reg1|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.513     ; 0.496      ;
; -0.476 ; mux:mux_inst|buswires[12] ; registrador:reg0|data_out[12] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.512     ; 0.496      ;
; -0.476 ; mux:mux_inst|buswires[14] ; registrador:reg1|data_out[14] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.512     ; 0.496      ;
; -0.475 ; mux:mux_inst|buswires[12] ; registrador:reg1|data_out[12] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.512     ; 0.495      ;
; -0.472 ; mux:mux_inst|buswires[12] ; registrador:reg2|data_out[12] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.511     ; 0.493      ;
; -0.470 ; mux:mux_inst|buswires[7]  ; registrador:reg3|data_out[7]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.483     ; 0.519      ;
; -0.470 ; mux:mux_inst|buswires[7]  ; registrador:reg6|data_out[7]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.483     ; 0.519      ;
; -0.463 ; mux:mux_inst|buswires[11] ; registrador:reg1|data_out[11] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.512     ; 0.483      ;
; -0.444 ; mux:mux_inst|buswires[7]  ; registrador:reg5|data_out[7]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.485     ; 0.491      ;
; -0.421 ; mux:mux_inst|buswires[2]  ; registrador:reg6|data_out[2]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.439     ; 0.514      ;
; -0.419 ; mux:mux_inst|buswires[2]  ; registrador:reg5|data_out[2]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.439     ; 0.512      ;
; -0.409 ; mux:mux_inst|buswires[15] ; registrador:reg5|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.514     ; 0.427      ;
; -0.407 ; mux:mux_inst|buswires[13] ; registrador:reg0|data_out[13] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.429     ; 0.510      ;
; -0.405 ; mux:mux_inst|buswires[4]  ; registrador:reg5|data_out[4]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.441     ; 0.496      ;
; -0.405 ; mux:mux_inst|buswires[4]  ; registrador:reg6|data_out[4]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.441     ; 0.496      ;
; -0.405 ; mux:mux_inst|buswires[13] ; registrador:reg1|data_out[13] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.429     ; 0.508      ;
; -0.405 ; mux:mux_inst|buswires[15] ; registrador:reg6|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.514     ; 0.423      ;
; -0.403 ; mux:mux_inst|buswires[5]  ; registrador:reg6|data_out[5]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.440     ; 0.495      ;
; -0.403 ; mux:mux_inst|buswires[8]  ; registrador:reg0|data_out[8]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.428     ; 0.507      ;
; -0.402 ; mux:mux_inst|buswires[5]  ; registrador:reg5|data_out[5]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.440     ; 0.494      ;
; -0.401 ; mux:mux_inst|buswires[3]  ; registrador:reg1|data_out[3]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.442     ; 0.491      ;
; -0.401 ; mux:mux_inst|buswires[8]  ; registrador:reg2|data_out[8]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.423     ; 0.510      ;
; -0.401 ; mux:mux_inst|buswires[8]  ; registrador:reg1|data_out[8]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.423     ; 0.510      ;
; -0.398 ; mux:mux_inst|buswires[3]  ; registrador:reg2|data_out[3]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.442     ; 0.488      ;
; -0.397 ; mux:mux_inst|buswires[4]  ; registrador:reg3|data_out[4]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.440     ; 0.489      ;
; -0.397 ; mux:mux_inst|buswires[8]  ; registrador:reg5|data_out[8]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.424     ; 0.505      ;
; -0.396 ; mux:mux_inst|buswires[3]  ; registrador:reg5|data_out[3]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.440     ; 0.488      ;
; -0.395 ; mux:mux_inst|buswires[3]  ; registrador:reg6|data_out[3]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.440     ; 0.487      ;
; -0.394 ; mux:mux_inst|buswires[5]  ; registrador:reg3|data_out[5]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.439     ; 0.487      ;
; -0.394 ; mux:mux_inst|buswires[13] ; registrador:reg2|data_out[13] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.428     ; 0.498      ;
; -0.392 ; mux:mux_inst|buswires[9]  ; registrador:reg5|data_out[9]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.424     ; 0.500      ;
; -0.389 ; mux:mux_inst|buswires[5]  ; registrador:reg1|data_out[5]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.442     ; 0.479      ;
; -0.385 ; mux:mux_inst|buswires[1]  ; registrador:reg0|data_out[1]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.425     ; 0.492      ;
; -0.384 ; mux:mux_inst|buswires[1]  ; registrador:reg1|data_out[1]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.425     ; 0.491      ;
; -0.382 ; mux:mux_inst|buswires[12] ; registrador:reg6|data_out[12] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.513     ; 0.401      ;
; -0.382 ; mux:mux_inst|buswires[12] ; registrador:reg5|data_out[12] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.513     ; 0.401      ;
; -0.381 ; mux:mux_inst|buswires[14] ; registrador:reg5|data_out[14] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.513     ; 0.400      ;
; -0.380 ; mux:mux_inst|buswires[0]  ; registrador:reg5|data_out[0]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.432     ; 0.480      ;
; -0.380 ; mux:mux_inst|buswires[14] ; registrador:reg6|data_out[14] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.513     ; 0.399      ;
; -0.379 ; mux:mux_inst|buswires[8]  ; registrador:reg3|data_out[8]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.425     ; 0.486      ;
; -0.375 ; mux:mux_inst|buswires[11] ; registrador:reg5|data_out[11] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.513     ; 0.394      ;
; -0.374 ; mux:mux_inst|buswires[11] ; registrador:reg6|data_out[11] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.513     ; 0.393      ;
; -0.374 ; mux:mux_inst|buswires[15] ; registrador:reg4|data_out[15] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.513     ; 0.393      ;
; -0.372 ; mux:mux_inst|buswires[9]  ; registrador:reg3|data_out[9]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.425     ; 0.479      ;
; -0.367 ; mux:mux_inst|buswires[12] ; registrador:reg4|data_out[12] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.512     ; 0.387      ;
; -0.354 ; mux:mux_inst|buswires[7]  ; registrador:reg2|data_out[7]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.487     ; 0.399      ;
; -0.352 ; mux:mux_inst|buswires[7]  ; registrador:reg1|data_out[7]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.487     ; 0.397      ;
; -0.344 ; mux:mux_inst|buswires[7]  ; registrador:reg0|data_out[7]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.486     ; 0.390      ;
; -0.344 ; mux:mux_inst|buswires[7]  ; registrador:reg4|data_out[7]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.486     ; 0.390      ;
; -0.328 ; mux:mux_inst|buswires[6]  ; registrador:reg4|data_out[6]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.554     ; 0.306      ;
; -0.327 ; mux:mux_inst|buswires[6]  ; registrador:reg0|data_out[6]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.554     ; 0.305      ;
; -0.323 ; mux:mux_inst|buswires[9]  ; registrador:reg1|data_out[9]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.423     ; 0.432      ;
; -0.323 ; mux:mux_inst|buswires[9]  ; registrador:reg2|data_out[9]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.423     ; 0.432      ;
; -0.322 ; mux:mux_inst|buswires[2]  ; registrador:reg3|data_out[2]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.438     ; 0.416      ;
; -0.313 ; mux:mux_inst|buswires[0]  ; registrador:reg0|data_out[0]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.431     ; 0.414      ;
; -0.313 ; mux:mux_inst|buswires[9]  ; registrador:reg0|data_out[9]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.424     ; 0.421      ;
; -0.312 ; mux:mux_inst|buswires[4]  ; registrador:reg1|data_out[4]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.443     ; 0.401      ;
; -0.311 ; mux:mux_inst|buswires[0]  ; registrador:reg2|data_out[0]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.431     ; 0.412      ;
; -0.310 ; mux:mux_inst|buswires[1]  ; registrador:reg6|data_out[1]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.426     ; 0.416      ;
; -0.308 ; mux:mux_inst|buswires[1]  ; registrador:reg5|data_out[1]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.426     ; 0.414      ;
; -0.308 ; mux:mux_inst|buswires[4]  ; registrador:reg2|data_out[4]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.443     ; 0.397      ;
; -0.307 ; mux:mux_inst|buswires[0]  ; registrador:reg1|data_out[0]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.431     ; 0.408      ;
; -0.301 ; mux:mux_inst|buswires[3]  ; registrador:reg3|data_out[3]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.439     ; 0.394      ;
; -0.301 ; mux:mux_inst|buswires[4]  ; registrador:reg0|data_out[4]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.442     ; 0.391      ;
; -0.298 ; mux:mux_inst|buswires[0]  ; registrador:reg6|data_out[0]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.433     ; 0.397      ;
; -0.292 ; mux:mux_inst|buswires[2]  ; registrador:reg1|data_out[2]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.441     ; 0.383      ;
; -0.292 ; mux:mux_inst|buswires[13] ; registrador:reg6|data_out[13] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.431     ; 0.393      ;
; -0.291 ; mux:mux_inst|buswires[1]  ; registrador:reg2|data_out[1]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.424     ; 0.399      ;
; -0.291 ; mux:mux_inst|buswires[2]  ; registrador:reg2|data_out[2]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.441     ; 0.382      ;
; -0.289 ; mux:mux_inst|buswires[13] ; registrador:reg5|data_out[13] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.430     ; 0.391      ;
; -0.288 ; mux:mux_inst|buswires[10] ; registrador:reg0|data_out[10] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.511     ; 0.309      ;
; -0.287 ; mux:mux_inst|buswires[11] ; registrador:reg0|data_out[11] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.512     ; 0.307      ;
; -0.278 ; mux:mux_inst|buswires[9]  ; registrador:reg6|data_out[9]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.426     ; 0.384      ;
; -0.275 ; mux:mux_inst|buswires[14] ; registrador:reg4|data_out[14] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.512     ; 0.295      ;
; -0.215 ; mux:mux_inst|buswires[5]  ; registrador:reg0|data_out[5]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.441     ; 0.306      ;
; -0.211 ; mux:mux_inst|buswires[3]  ; registrador:reg0|data_out[3]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.441     ; 0.302      ;
; -0.210 ; mux:mux_inst|buswires[5]  ; registrador:reg2|data_out[5]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.442     ; 0.300      ;
; -0.207 ; mux:mux_inst|buswires[2]  ; registrador:reg0|data_out[2]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.440     ; 0.299      ;
; -0.199 ; mux:mux_inst|buswires[0]  ; registrador:reg4|data_out[0]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.434     ; 0.297      ;
; -0.195 ; mux:mux_inst|buswires[8]  ; registrador:reg6|data_out[8]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.426     ; 0.301      ;
; -0.194 ; mux:mux_inst|buswires[8]  ; registrador:reg4|data_out[8]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.426     ; 0.300      ;
; -0.190 ; mux:mux_inst|buswires[1]  ; registrador:reg3|data_out[1]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.425     ; 0.297      ;
; -0.190 ; mux:mux_inst|buswires[13] ; registrador:reg4|data_out[13] ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.432     ; 0.290      ;
; -0.106 ; mux:mux_inst|buswires[9]  ; registrador:reg4|data_out[9]  ; controle:ctrl|g_out ; clock       ; 0.500        ; -0.426     ; 0.212      ;
+--------+---------------------------+-------------------------------+---------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                       ;
+--------+--------------------------+-------------------------------+---------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                       ; Launch Clock        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-------------------------------+---------------------+-------------+--------------+------------+------------+
; -1.585 ; controle:ctrl|g_out      ; controle:ctrl|g_out           ; controle:ctrl|g_out ; clock       ; 0.000        ; 1.659      ; 0.367      ;
; -1.085 ; controle:ctrl|g_out      ; controle:ctrl|g_out           ; controle:ctrl|g_out ; clock       ; -0.500       ; 1.659      ; 0.367      ;
; 0.203  ; controle:ctrl|done       ; controle:ctrl|r5_out          ; clock               ; clock       ; 0.000        ; 0.404      ; 0.759      ;
; 0.204  ; controle:ctrl|done       ; controle:ctrl|r2_out          ; clock               ; clock       ; 0.000        ; 0.404      ; 0.760      ;
; 0.205  ; controle:ctrl|done       ; controle:ctrl|r4_out          ; clock               ; clock       ; 0.000        ; 0.404      ; 0.761      ;
; 0.207  ; controle:ctrl|done       ; controle:ctrl|r0_out          ; clock               ; clock       ; 0.000        ; 0.404      ; 0.763      ;
; 0.209  ; controle:ctrl|done       ; controle:ctrl|r3_out          ; clock               ; clock       ; 0.000        ; 0.404      ; 0.765      ;
; 0.209  ; controle:ctrl|done       ; controle:ctrl|r1_out          ; clock               ; clock       ; 0.000        ; 0.404      ; 0.765      ;
; 0.215  ; controle:ctrl|r6_in      ; controle:ctrl|r6_in           ; clock               ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controle:ctrl|r3_in      ; controle:ctrl|r3_in           ; clock               ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controle:ctrl|r5_in      ; controle:ctrl|r5_in           ; clock               ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controle:ctrl|r4_in      ; controle:ctrl|r4_in           ; clock               ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controle:ctrl|r1_in      ; controle:ctrl|r1_in           ; clock               ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controle:ctrl|r2_in      ; controle:ctrl|r2_in           ; clock               ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controle:ctrl|r0_in      ; controle:ctrl|r0_in           ; clock               ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controle:ctrl|r6_out     ; controle:ctrl|r6_out          ; clock               ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controle:ctrl|r5_out     ; controle:ctrl|r5_out          ; clock               ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controle:ctrl|r2_out     ; controle:ctrl|r2_out          ; clock               ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controle:ctrl|r4_out     ; controle:ctrl|r4_out          ; clock               ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controle:ctrl|r0_out     ; controle:ctrl|r0_out          ; clock               ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controle:ctrl|r3_out     ; controle:ctrl|r3_out          ; clock               ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controle:ctrl|r1_out     ; controle:ctrl|r1_out          ; clock               ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.439  ; controle:ctrl|done       ; controle:ctrl|Tstate.000      ; clock               ; clock       ; 0.000        ; 0.000      ; 0.591      ;
; 0.453  ; controle:ctrl|done       ; controle:ctrl|r6_out          ; clock               ; clock       ; 0.000        ; 0.406      ; 1.011      ;
; 0.480  ; controle:ctrl|done       ; controle:ctrl|Tstate.T2       ; clock               ; clock       ; 0.000        ; 0.000      ; 0.632      ;
; 0.498  ; controle:ctrl|Tstate.T1  ; controle:ctrl|Tstate.T2       ; clock               ; clock       ; 0.000        ; 0.001      ; 0.651      ;
; 0.526  ; controle:ctrl|Tstate.000 ; controle:ctrl|Tstate.000      ; clock               ; clock       ; 0.000        ; 0.000      ; 0.678      ;
; 0.534  ; controle:ctrl|done       ; controle:ctrl|Tstate.T1       ; clock               ; clock       ; 0.000        ; -0.001     ; 0.685      ;
; 0.559  ; controle:ctrl|Tstate.T2  ; controle:ctrl|Tstate.T2       ; clock               ; clock       ; 0.000        ; 0.000      ; 0.711      ;
; 0.573  ; controle:ctrl|done       ; controle:ctrl|r0_in           ; clock               ; clock       ; 0.000        ; -0.001     ; 0.724      ;
; 0.580  ; controle:ctrl|Tstate.000 ; controle:ctrl|r3_out          ; clock               ; clock       ; 0.000        ; 0.404      ; 1.136      ;
; 0.585  ; controle:ctrl|done       ; controle:ctrl|r2_in           ; clock               ; clock       ; 0.000        ; -0.001     ; 0.736      ;
; 0.586  ; controle:ctrl|done       ; controle:ctrl|r1_in           ; clock               ; clock       ; 0.000        ; -0.001     ; 0.737      ;
; 0.588  ; controle:ctrl|done       ; controle:ctrl|r6_in           ; clock               ; clock       ; 0.000        ; -0.001     ; 0.739      ;
; 0.590  ; controle:ctrl|done       ; controle:ctrl|r4_in           ; clock               ; clock       ; 0.000        ; -0.001     ; 0.741      ;
; 0.592  ; controle:ctrl|Tstate.T1  ; controle:ctrl|Tstate.T1       ; clock               ; clock       ; 0.000        ; 0.000      ; 0.744      ;
; 0.593  ; controle:ctrl|Tstate.T2  ; controle:ctrl|g_out           ; clock               ; clock       ; 0.000        ; -0.001     ; 0.744      ;
; 0.596  ; controle:ctrl|done       ; controle:ctrl|done            ; clock               ; clock       ; 0.000        ; 0.000      ; 0.748      ;
; 0.608  ; controle:ctrl|Tstate.000 ; controle:ctrl|r6_out          ; clock               ; clock       ; 0.000        ; 0.406      ; 1.166      ;
; 0.615  ; controle:ctrl|Tstate.T2  ; controle:ctrl|Tstate.000      ; clock               ; clock       ; 0.000        ; 0.000      ; 0.767      ;
; 0.621  ; controle:ctrl|Tstate.000 ; controle:ctrl|Tstate.T1       ; clock               ; clock       ; 0.000        ; -0.001     ; 0.772      ;
; 0.632  ; controle:ctrl|Tstate.T1  ; controle:ctrl|r3_out          ; clock               ; clock       ; 0.000        ; 0.405      ; 1.189      ;
; 0.632  ; controle:ctrl|Tstate.T1  ; controle:ctrl|r1_out          ; clock               ; clock       ; 0.000        ; 0.405      ; 1.189      ;
; 0.633  ; controle:ctrl|Tstate.T1  ; controle:ctrl|r0_out          ; clock               ; clock       ; 0.000        ; 0.405      ; 1.190      ;
; 0.636  ; controle:ctrl|Tstate.T1  ; controle:ctrl|r4_out          ; clock               ; clock       ; 0.000        ; 0.405      ; 1.193      ;
; 0.637  ; controle:ctrl|Tstate.T1  ; controle:ctrl|r2_out          ; clock               ; clock       ; 0.000        ; 0.405      ; 1.194      ;
; 0.638  ; controle:ctrl|Tstate.T1  ; controle:ctrl|r5_out          ; clock               ; clock       ; 0.000        ; 0.405      ; 1.195      ;
; 0.648  ; controle:ctrl|done       ; controle:ctrl|r3_in           ; clock               ; clock       ; 0.000        ; -0.001     ; 0.799      ;
; 0.649  ; controle:ctrl|Tstate.000 ; controle:ctrl|r5_out          ; clock               ; clock       ; 0.000        ; 0.404      ; 1.205      ;
; 0.652  ; controle:ctrl|Tstate.000 ; controle:ctrl|r4_out          ; clock               ; clock       ; 0.000        ; 0.404      ; 1.208      ;
; 0.652  ; controle:ctrl|Tstate.000 ; controle:ctrl|r1_out          ; clock               ; clock       ; 0.000        ; 0.404      ; 1.208      ;
; 0.652  ; controle:ctrl|done       ; controle:ctrl|r5_in           ; clock               ; clock       ; 0.000        ; -0.001     ; 0.803      ;
; 0.660  ; controle:ctrl|Tstate.T2  ; controle:ctrl|done            ; clock               ; clock       ; 0.000        ; 0.000      ; 0.812      ;
; 0.670  ; controle:ctrl|Tstate.000 ; controle:ctrl|r1_in           ; clock               ; clock       ; 0.000        ; -0.001     ; 0.821      ;
; 0.678  ; controle:ctrl|Tstate.T1  ; controle:ctrl|r6_out          ; clock               ; clock       ; 0.000        ; 0.407      ; 1.237      ;
; 0.679  ; controle:ctrl|Tstate.000 ; controle:ctrl|r0_in           ; clock               ; clock       ; 0.000        ; -0.001     ; 0.830      ;
; 0.692  ; controle:ctrl|Tstate.000 ; controle:ctrl|r0_out          ; clock               ; clock       ; 0.000        ; 0.404      ; 1.248      ;
; 0.696  ; controle:ctrl|Tstate.000 ; controle:ctrl|r2_out          ; clock               ; clock       ; 0.000        ; 0.404      ; 1.252      ;
; 0.701  ; controle:ctrl|r5_in      ; registrador:reg5|data_out[8]  ; clock               ; clock       ; 0.000        ; -0.003     ; 0.850      ;
; 0.701  ; controle:ctrl|r5_in      ; registrador:reg5|data_out[9]  ; clock               ; clock       ; 0.000        ; -0.003     ; 0.850      ;
; 0.707  ; controle:ctrl|Tstate.000 ; controle:ctrl|r3_in           ; clock               ; clock       ; 0.000        ; -0.001     ; 0.858      ;
; 0.712  ; controle:ctrl|Tstate.000 ; controle:ctrl|r4_in           ; clock               ; clock       ; 0.000        ; -0.001     ; 0.863      ;
; 0.713  ; controle:ctrl|Tstate.000 ; controle:ctrl|r5_in           ; clock               ; clock       ; 0.000        ; -0.001     ; 0.864      ;
; 0.721  ; controle:ctrl|r2_in      ; registrador:reg2|data_out[0]  ; clock               ; clock       ; 0.000        ; -0.002     ; 0.871      ;
; 0.721  ; controle:ctrl|r2_in      ; registrador:reg2|data_out[8]  ; clock               ; clock       ; 0.000        ; -0.002     ; 0.871      ;
; 0.721  ; controle:ctrl|r2_in      ; registrador:reg2|data_out[9]  ; clock               ; clock       ; 0.000        ; -0.002     ; 0.871      ;
; 0.722  ; controle:ctrl|Tstate.T1  ; controle:ctrl|r0_in           ; clock               ; clock       ; 0.000        ; 0.000      ; 0.874      ;
; 0.723  ; controle:ctrl|Tstate.T1  ; controle:ctrl|r5_in           ; clock               ; clock       ; 0.000        ; 0.000      ; 0.875      ;
; 0.723  ; controle:ctrl|Tstate.T1  ; controle:ctrl|r4_in           ; clock               ; clock       ; 0.000        ; 0.000      ; 0.875      ;
; 0.724  ; controle:ctrl|r4_in      ; registrador:reg4|data_out[11] ; clock               ; clock       ; 0.000        ; -0.001     ; 0.875      ;
; 0.729  ; controle:ctrl|Tstate.T1  ; controle:ctrl|r3_in           ; clock               ; clock       ; 0.000        ; 0.000      ; 0.881      ;
; 0.729  ; controle:ctrl|Tstate.T1  ; controle:ctrl|r1_in           ; clock               ; clock       ; 0.000        ; 0.000      ; 0.881      ;
; 0.742  ; controle:ctrl|r6_in      ; registrador:reg6|data_out[1]  ; clock               ; clock       ; 0.000        ; -0.003     ; 0.891      ;
; 0.742  ; controle:ctrl|r6_in      ; registrador:reg6|data_out[10] ; clock               ; clock       ; 0.000        ; -0.003     ; 0.891      ;
; 0.742  ; controle:ctrl|r6_in      ; registrador:reg6|data_out[11] ; clock               ; clock       ; 0.000        ; -0.003     ; 0.891      ;
; 0.742  ; controle:ctrl|r6_in      ; registrador:reg6|data_out[12] ; clock               ; clock       ; 0.000        ; -0.003     ; 0.891      ;
; 0.742  ; controle:ctrl|r6_in      ; registrador:reg6|data_out[14] ; clock               ; clock       ; 0.000        ; -0.003     ; 0.891      ;
; 0.742  ; controle:ctrl|r6_in      ; registrador:reg6|data_out[15] ; clock               ; clock       ; 0.000        ; -0.003     ; 0.891      ;
; 0.744  ; controle:ctrl|r6_in      ; registrador:reg6|data_out[0]  ; clock               ; clock       ; 0.000        ; -0.004     ; 0.892      ;
; 0.744  ; controle:ctrl|r6_in      ; registrador:reg6|data_out[7]  ; clock               ; clock       ; 0.000        ; -0.004     ; 0.892      ;
; 0.744  ; controle:ctrl|r6_in      ; registrador:reg6|data_out[13] ; clock               ; clock       ; 0.000        ; -0.004     ; 0.892      ;
; 0.747  ; controle:ctrl|r3_in      ; registrador:reg3|data_out[2]  ; clock               ; clock       ; 0.000        ; -0.005     ; 0.894      ;
; 0.747  ; controle:ctrl|r6_in      ; registrador:reg6|data_out[2]  ; clock               ; clock       ; 0.000        ; -0.006     ; 0.893      ;
; 0.747  ; controle:ctrl|r3_in      ; registrador:reg3|data_out[3]  ; clock               ; clock       ; 0.000        ; -0.005     ; 0.894      ;
; 0.747  ; controle:ctrl|r6_in      ; registrador:reg6|data_out[3]  ; clock               ; clock       ; 0.000        ; -0.006     ; 0.893      ;
; 0.747  ; controle:ctrl|r3_in      ; registrador:reg3|data_out[4]  ; clock               ; clock       ; 0.000        ; -0.005     ; 0.894      ;
; 0.747  ; controle:ctrl|r6_in      ; registrador:reg6|data_out[4]  ; clock               ; clock       ; 0.000        ; -0.006     ; 0.893      ;
; 0.747  ; controle:ctrl|r3_in      ; registrador:reg3|data_out[5]  ; clock               ; clock       ; 0.000        ; -0.005     ; 0.894      ;
; 0.747  ; controle:ctrl|r6_in      ; registrador:reg6|data_out[5]  ; clock               ; clock       ; 0.000        ; -0.006     ; 0.893      ;
; 0.747  ; controle:ctrl|r3_in      ; registrador:reg3|data_out[6]  ; clock               ; clock       ; 0.000        ; -0.005     ; 0.894      ;
; 0.747  ; controle:ctrl|r6_in      ; registrador:reg6|data_out[6]  ; clock               ; clock       ; 0.000        ; -0.006     ; 0.893      ;
; 0.751  ; controle:ctrl|r5_in      ; registrador:reg5|data_out[0]  ; clock               ; clock       ; 0.000        ; -0.003     ; 0.900      ;
; 0.751  ; controle:ctrl|r5_in      ; registrador:reg5|data_out[1]  ; clock               ; clock       ; 0.000        ; -0.003     ; 0.900      ;
; 0.751  ; controle:ctrl|r4_in      ; registrador:reg4|data_out[2]  ; clock               ; clock       ; 0.000        ; -0.007     ; 0.896      ;
; 0.751  ; controle:ctrl|r4_in      ; registrador:reg4|data_out[3]  ; clock               ; clock       ; 0.000        ; -0.007     ; 0.896      ;
; 0.751  ; controle:ctrl|r4_in      ; registrador:reg4|data_out[4]  ; clock               ; clock       ; 0.000        ; -0.007     ; 0.896      ;
; 0.751  ; controle:ctrl|r4_in      ; registrador:reg4|data_out[5]  ; clock               ; clock       ; 0.000        ; -0.007     ; 0.896      ;
; 0.751  ; controle:ctrl|r4_in      ; registrador:reg4|data_out[6]  ; clock               ; clock       ; 0.000        ; -0.007     ; 0.896      ;
; 0.751  ; controle:ctrl|r4_in      ; registrador:reg4|data_out[7]  ; clock               ; clock       ; 0.000        ; -0.007     ; 0.896      ;
; 0.751  ; controle:ctrl|r5_in      ; registrador:reg5|data_out[10] ; clock               ; clock       ; 0.000        ; -0.003     ; 0.900      ;
+--------+--------------------------+-------------------------------+---------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'controle:ctrl|g_out'                                                                                                          ;
+-------+-------------------------------+---------------------------+--------------+---------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                   ; Launch Clock ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+---------------------------+--------------+---------------------+--------------+------------+------------+
; 0.519 ; registrador:reg6|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.553      ; 0.572      ;
; 0.613 ; registrador:reg6|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.426      ; 0.539      ;
; 0.622 ; registrador:reg3|data_out[11] ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.512      ; 0.634      ;
; 0.630 ; registrador:reg3|data_out[12] ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.512      ; 0.642      ;
; 0.682 ; registrador:reg6|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.441      ; 0.623      ;
; 0.685 ; registrador:reg6|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.440      ; 0.625      ;
; 0.686 ; registrador:reg6|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.439      ; 0.625      ;
; 0.687 ; registrador:reg6|data_out[0]  ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.433      ; 0.620      ;
; 0.716 ; registrador:reg6|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.483      ; 0.699      ;
; 0.720 ; registrador:reg6|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.426      ; 0.646      ;
; 0.724 ; registrador:reg6|data_out[10] ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.512      ; 0.736      ;
; 0.724 ; registrador:reg6|data_out[15] ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.514      ; 0.738      ;
; 0.727 ; registrador:reg6|data_out[14] ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.513      ; 0.740      ;
; 0.731 ; registrador:reg6|data_out[11] ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.513      ; 0.744      ;
; 0.742 ; registrador:reg6|data_out[12] ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.513      ; 0.755      ;
; 0.753 ; registrador:reg3|data_out[13] ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.431      ; 0.684      ;
; 0.774 ; registrador:reg6|data_out[13] ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.431      ; 0.705      ;
; 0.783 ; registrador:reg3|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.552      ; 0.835      ;
; 0.804 ; registrador:reg3|data_out[10] ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.511      ; 0.815      ;
; 0.832 ; registrador:reg6|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.440      ; 0.772      ;
; 0.854 ; registrador:reg1|data_out[11] ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.512      ; 0.866      ;
; 0.861 ; registrador:reg3|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.425      ; 0.786      ;
; 0.877 ; registrador:reg3|data_out[0]  ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.433      ; 0.810      ;
; 0.888 ; registrador:reg0|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.554      ; 0.942      ;
; 0.898 ; registrador:reg5|data_out[11] ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.513      ; 0.911      ;
; 0.929 ; registrador:reg0|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.442      ; 0.871      ;
; 0.930 ; registrador:reg0|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.441      ; 0.871      ;
; 0.935 ; registrador:reg1|data_out[12] ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.512      ; 0.947      ;
; 0.935 ; registrador:reg0|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.440      ; 0.875      ;
; 0.958 ; registrador:reg0|data_out[12] ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.512      ; 0.970      ;
; 0.966 ; registrador:reg4|data_out[10] ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.511      ; 0.977      ;
; 0.973 ; registrador:reg3|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.425      ; 0.898      ;
; 0.983 ; registrador:reg0|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.441      ; 0.924      ;
; 0.987 ; registrador:reg3|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.425      ; 0.912      ;
; 0.997 ; registrador:reg4|data_out[15] ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.513      ; 1.010      ;
; 1.001 ; registrador:reg6|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.426      ; 0.927      ;
; 1.006 ; registrador:reg1|data_out[13] ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.429      ; 0.935      ;
; 1.006 ; registrador:reg0|data_out[11] ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.512      ; 1.018      ;
; 1.007 ; registrador:reg3|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.483      ; 0.990      ;
; 1.009 ; registrador:reg4|data_out[12] ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.512      ; 1.021      ;
; 1.019 ; registrador:reg5|data_out[15] ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.514      ; 1.033      ;
; 1.020 ; registrador:reg5|data_out[10] ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.512      ; 1.032      ;
; 1.021 ; registrador:reg5|data_out[14] ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.513      ; 1.034      ;
; 1.030 ; registrador:reg1|data_out[10] ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.511      ; 1.041      ;
; 1.033 ; registrador:reg5|data_out[12] ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.513      ; 1.046      ;
; 1.063 ; registrador:reg5|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.440      ; 1.003      ;
; 1.081 ; registrador:reg4|data_out[14] ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.512      ; 1.093      ;
; 1.113 ; registrador:reg3|data_out[14] ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.512      ; 1.125      ;
; 1.116 ; registrador:reg4|data_out[11] ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.511      ; 1.127      ;
; 1.129 ; registrador:reg3|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.438      ; 1.067      ;
; 1.144 ; registrador:reg5|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.553      ; 1.197      ;
; 1.160 ; registrador:reg5|data_out[13] ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.430      ; 1.090      ;
; 1.160 ; registrador:reg0|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.428      ; 1.088      ;
; 1.173 ; registrador:reg1|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.443      ; 1.116      ;
; 1.176 ; registrador:reg0|data_out[10] ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.511      ; 1.187      ;
; 1.180 ; registrador:reg4|data_out[13] ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.432      ; 1.112      ;
; 1.182 ; registrador:reg5|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.441      ; 1.123      ;
; 1.186 ; registrador:reg2|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.441      ; 1.127      ;
; 1.199 ; registrador:reg3|data_out[15] ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.513      ; 1.212      ;
; 1.214 ; registrador:reg0|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.425      ; 1.139      ;
; 1.228 ; registrador:reg3|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.439      ; 1.167      ;
; 1.238 ; registrador:reg5|data_out[0]  ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.432      ; 1.170      ;
; 1.240 ; registrador:reg1|data_out[15] ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.513      ; 1.253      ;
; 1.240 ; registrador:reg5|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.424      ; 1.164      ;
; 1.244 ; registrador:reg1|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.442      ; 1.186      ;
; 1.244 ; registrador:reg0|data_out[13] ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.429      ; 1.173      ;
; 1.246 ; registrador:reg1|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.487      ; 1.233      ;
; 1.255 ; registrador:reg5|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.440      ; 1.195      ;
; 1.258 ; registrador:reg5|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.439      ; 1.197      ;
; 1.277 ; registrador:reg2|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.555      ; 1.332      ;
; 1.292 ; registrador:reg1|data_out[6]  ; mux:mux_inst|buswires[6]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.555      ; 1.347      ;
; 1.293 ; registrador:reg1|data_out[14] ; mux:mux_inst|buswires[14] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.512      ; 1.305      ;
; 1.314 ; registrador:reg2|data_out[13] ; mux:mux_inst|buswires[13] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.428      ; 1.242      ;
; 1.323 ; registrador:reg5|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.424      ; 1.247      ;
; 1.325 ; registrador:reg2|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.443      ; 1.268      ;
; 1.326 ; registrador:reg2|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.442      ; 1.268      ;
; 1.327 ; registrador:reg3|data_out[4]  ; mux:mux_inst|buswires[4]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.440      ; 1.267      ;
; 1.331 ; registrador:reg1|data_out[3]  ; mux:mux_inst|buswires[3]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.442      ; 1.273      ;
; 1.333 ; registrador:reg0|data_out[0]  ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.431      ; 1.264      ;
; 1.339 ; registrador:reg0|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.424      ; 1.263      ;
; 1.362 ; registrador:reg5|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.426      ; 1.288      ;
; 1.375 ; registrador:reg1|data_out[1]  ; mux:mux_inst|buswires[1]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.425      ; 1.300      ;
; 1.387 ; registrador:reg2|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.487      ; 1.374      ;
; 1.389 ; registrador:reg2|data_out[15] ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.512      ; 1.401      ;
; 1.395 ; registrador:reg3|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.439      ; 1.334      ;
; 1.398 ; registrador:reg2|data_out[11] ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.511      ; 1.409      ;
; 1.416 ; registrador:reg0|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.486      ; 1.402      ;
; 1.424 ; registrador:reg1|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.441      ; 1.365      ;
; 1.430 ; registrador:reg2|data_out[10] ; mux:mux_inst|buswires[10] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.510      ; 1.440      ;
; 1.458 ; registrador:reg1|data_out[9]  ; mux:mux_inst|buswires[9]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.423      ; 1.381      ;
; 1.459 ; controle:ctrl|r3_out          ; mux:mux_inst|buswires[11] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.105      ; 1.064      ;
; 1.459 ; registrador:reg2|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.423      ; 1.382      ;
; 1.460 ; controle:ctrl|r3_out          ; mux:mux_inst|buswires[12] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.105      ; 1.065      ;
; 1.463 ; controle:ctrl|r3_out          ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.106      ; 1.069      ;
; 1.471 ; registrador:reg0|data_out[15] ; mux:mux_inst|buswires[15] ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.513      ; 1.484      ;
; 1.473 ; registrador:reg5|data_out[7]  ; mux:mux_inst|buswires[7]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.485      ; 1.458      ;
; 1.476 ; registrador:reg2|data_out[0]  ; mux:mux_inst|buswires[0]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.431      ; 1.407      ;
; 1.480 ; registrador:reg2|data_out[5]  ; mux:mux_inst|buswires[5]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.442      ; 1.422      ;
; 1.494 ; registrador:reg1|data_out[8]  ; mux:mux_inst|buswires[8]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.423      ; 1.417      ;
; 1.500 ; registrador:reg4|data_out[2]  ; mux:mux_inst|buswires[2]  ; clock        ; controle:ctrl|g_out ; -0.500       ; 0.440      ; 1.440      ;
+-------+-------------------------------+---------------------------+--------------+---------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|Tstate.000      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|Tstate.000      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|Tstate.T1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|Tstate.T1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|Tstate.T2       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|Tstate.T2       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|done            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|done            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|g_out           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|g_out           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r0_in           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r0_in           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r0_out          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r0_out          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r1_in           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r1_in           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r1_out          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r1_out          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r2_in           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r2_in           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r2_out          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r2_out          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r3_in           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r3_in           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r3_out          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r3_out          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r4_in           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r4_in           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r4_out          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r4_out          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r5_in           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r5_in           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r5_out          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r5_out          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r6_in           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r6_in           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; controle:ctrl|r6_out          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; controle:ctrl|r6_out          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg0|data_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg0|data_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; registrador:reg1|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; registrador:reg1|data_out[8]  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'controle:ctrl|g_out'                                                                            ;
+-------+--------------+----------------+------------------+---------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+---------------------+------------+------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; ctrl|g_out|regout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; ctrl|g_out|regout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[0]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[0]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[10]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[10]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[11]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[11]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[12]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[12]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[13]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[13]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[14]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[14]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[15]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[15]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[1]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[1]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[2]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[2]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[3]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[3]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[4]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[4]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[5]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[5]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[6]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[6]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[7]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[7]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[8]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[8]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[9]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Fall       ; mux:mux_inst|buswires[9]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~3|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~3|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~3|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~4clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~4clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~4clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~4clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~4|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~4|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~4|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|always0~4|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[0]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[0]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[10]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[10]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[11]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[11]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[12]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[12]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[13]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[13]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[14]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[14]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[15]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[15]|datac        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[1]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[1]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[2]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[2]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[3]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[3]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[4]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[4]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[5]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[5]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[6]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[6]|datab         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[7]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[7]|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[8]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[8]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[9]|datad         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:ctrl|g_out ; Rise       ; mux_inst|buswires[9]|datad         ;
+-------+--------------+----------------+------------------+---------------------+------------+------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ir[*]     ; clock      ; 2.985 ; 2.985 ; Rise       ; clock           ;
;  ir[0]    ; clock      ; 2.436 ; 2.436 ; Rise       ; clock           ;
;  ir[1]    ; clock      ; 2.228 ; 2.228 ; Rise       ; clock           ;
;  ir[2]    ; clock      ; 2.301 ; 2.301 ; Rise       ; clock           ;
;  ir[3]    ; clock      ; 2.832 ; 2.832 ; Rise       ; clock           ;
;  ir[4]    ; clock      ; 2.723 ; 2.723 ; Rise       ; clock           ;
;  ir[5]    ; clock      ; 2.668 ; 2.668 ; Rise       ; clock           ;
;  ir[6]    ; clock      ; 2.782 ; 2.782 ; Rise       ; clock           ;
;  ir[7]    ; clock      ; 2.985 ; 2.985 ; Rise       ; clock           ;
;  ir[8]    ; clock      ; 2.951 ; 2.951 ; Rise       ; clock           ;
; resetn    ; clock      ; 2.249 ; 2.249 ; Rise       ; clock           ;
; run       ; clock      ; 2.181 ; 2.181 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ir[*]     ; clock      ; -1.622 ; -1.622 ; Rise       ; clock           ;
;  ir[0]    ; clock      ; -1.849 ; -1.849 ; Rise       ; clock           ;
;  ir[1]    ; clock      ; -1.686 ; -1.686 ; Rise       ; clock           ;
;  ir[2]    ; clock      ; -1.622 ; -1.622 ; Rise       ; clock           ;
;  ir[3]    ; clock      ; -1.953 ; -1.953 ; Rise       ; clock           ;
;  ir[4]    ; clock      ; -1.874 ; -1.874 ; Rise       ; clock           ;
;  ir[5]    ; clock      ; -1.703 ; -1.703 ; Rise       ; clock           ;
;  ir[6]    ; clock      ; -1.751 ; -1.751 ; Rise       ; clock           ;
;  ir[7]    ; clock      ; -1.953 ; -1.953 ; Rise       ; clock           ;
;  ir[8]    ; clock      ; -1.815 ; -1.815 ; Rise       ; clock           ;
; resetn    ; clock      ; -1.631 ; -1.631 ; Rise       ; clock           ;
; run       ; clock      ; -1.703 ; -1.703 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; q[*]      ; controle:ctrl|g_out ; 4.297 ; 4.297 ; Fall       ; controle:ctrl|g_out ;
;  q[0]     ; controle:ctrl|g_out ; 3.918 ; 3.918 ; Fall       ; controle:ctrl|g_out ;
;  q[1]     ; controle:ctrl|g_out ; 4.137 ; 4.137 ; Fall       ; controle:ctrl|g_out ;
;  q[2]     ; controle:ctrl|g_out ; 4.100 ; 4.100 ; Fall       ; controle:ctrl|g_out ;
;  q[3]     ; controle:ctrl|g_out ; 4.056 ; 4.056 ; Fall       ; controle:ctrl|g_out ;
;  q[4]     ; controle:ctrl|g_out ; 4.266 ; 4.266 ; Fall       ; controle:ctrl|g_out ;
;  q[5]     ; controle:ctrl|g_out ; 4.160 ; 4.160 ; Fall       ; controle:ctrl|g_out ;
;  q[6]     ; controle:ctrl|g_out ; 4.274 ; 4.274 ; Fall       ; controle:ctrl|g_out ;
;  q[7]     ; controle:ctrl|g_out ; 4.297 ; 4.297 ; Fall       ; controle:ctrl|g_out ;
;  q[8]     ; controle:ctrl|g_out ; 3.914 ; 3.914 ; Fall       ; controle:ctrl|g_out ;
;  q[9]     ; controle:ctrl|g_out ; 4.014 ; 4.014 ; Fall       ; controle:ctrl|g_out ;
;  q[10]    ; controle:ctrl|g_out ; 4.018 ; 4.018 ; Fall       ; controle:ctrl|g_out ;
;  q[11]    ; controle:ctrl|g_out ; 3.997 ; 3.997 ; Fall       ; controle:ctrl|g_out ;
;  q[12]    ; controle:ctrl|g_out ; 4.100 ; 4.100 ; Fall       ; controle:ctrl|g_out ;
;  q[13]    ; controle:ctrl|g_out ; 3.921 ; 3.921 ; Fall       ; controle:ctrl|g_out ;
;  q[14]    ; controle:ctrl|g_out ; 4.019 ; 4.019 ; Fall       ; controle:ctrl|g_out ;
;  q[15]    ; controle:ctrl|g_out ; 4.110 ; 4.110 ; Fall       ; controle:ctrl|g_out ;
+-----------+---------------------+-------+-------+------------+---------------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; q[*]      ; controle:ctrl|g_out ; 3.914 ; 3.914 ; Fall       ; controle:ctrl|g_out ;
;  q[0]     ; controle:ctrl|g_out ; 3.918 ; 3.918 ; Fall       ; controle:ctrl|g_out ;
;  q[1]     ; controle:ctrl|g_out ; 4.137 ; 4.137 ; Fall       ; controle:ctrl|g_out ;
;  q[2]     ; controle:ctrl|g_out ; 4.100 ; 4.100 ; Fall       ; controle:ctrl|g_out ;
;  q[3]     ; controle:ctrl|g_out ; 4.056 ; 4.056 ; Fall       ; controle:ctrl|g_out ;
;  q[4]     ; controle:ctrl|g_out ; 4.266 ; 4.266 ; Fall       ; controle:ctrl|g_out ;
;  q[5]     ; controle:ctrl|g_out ; 4.160 ; 4.160 ; Fall       ; controle:ctrl|g_out ;
;  q[6]     ; controle:ctrl|g_out ; 4.274 ; 4.274 ; Fall       ; controle:ctrl|g_out ;
;  q[7]     ; controle:ctrl|g_out ; 4.297 ; 4.297 ; Fall       ; controle:ctrl|g_out ;
;  q[8]     ; controle:ctrl|g_out ; 3.914 ; 3.914 ; Fall       ; controle:ctrl|g_out ;
;  q[9]     ; controle:ctrl|g_out ; 4.014 ; 4.014 ; Fall       ; controle:ctrl|g_out ;
;  q[10]    ; controle:ctrl|g_out ; 4.018 ; 4.018 ; Fall       ; controle:ctrl|g_out ;
;  q[11]    ; controle:ctrl|g_out ; 3.997 ; 3.997 ; Fall       ; controle:ctrl|g_out ;
;  q[12]    ; controle:ctrl|g_out ; 4.100 ; 4.100 ; Fall       ; controle:ctrl|g_out ;
;  q[13]    ; controle:ctrl|g_out ; 3.921 ; 3.921 ; Fall       ; controle:ctrl|g_out ;
;  q[14]    ; controle:ctrl|g_out ; 4.019 ; 4.019 ; Fall       ; controle:ctrl|g_out ;
;  q[15]    ; controle:ctrl|g_out ; 4.110 ; 4.110 ; Fall       ; controle:ctrl|g_out ;
+-----------+---------------------+-------+-------+------------+---------------------+


+-------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                 ;
+----------------------+----------+--------+----------+---------+---------------------+
; Clock                ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack     ; -4.658   ; -2.541 ; N/A      ; N/A     ; -1.380              ;
;  clock               ; -2.312   ; -2.541 ; N/A      ; N/A     ; -1.380              ;
;  controle:ctrl|g_out ; -4.658   ; 0.042  ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS      ; -282.333 ; -2.541 ; 0.0      ; 0.0     ; -132.38             ;
;  clock               ; -216.450 ; -2.541 ; N/A      ; N/A     ; -132.380            ;
;  controle:ctrl|g_out ; -65.883  ; 0.000  ; N/A      ; N/A     ; 0.000               ;
+----------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ir[*]     ; clock      ; 6.121 ; 6.121 ; Rise       ; clock           ;
;  ir[0]    ; clock      ; 4.641 ; 4.641 ; Rise       ; clock           ;
;  ir[1]    ; clock      ; 4.141 ; 4.141 ; Rise       ; clock           ;
;  ir[2]    ; clock      ; 4.308 ; 4.308 ; Rise       ; clock           ;
;  ir[3]    ; clock      ; 5.745 ; 5.745 ; Rise       ; clock           ;
;  ir[4]    ; clock      ; 5.480 ; 5.480 ; Rise       ; clock           ;
;  ir[5]    ; clock      ; 5.343 ; 5.343 ; Rise       ; clock           ;
;  ir[6]    ; clock      ; 5.639 ; 5.639 ; Rise       ; clock           ;
;  ir[7]    ; clock      ; 6.121 ; 6.121 ; Rise       ; clock           ;
;  ir[8]    ; clock      ; 6.005 ; 6.005 ; Rise       ; clock           ;
; resetn    ; clock      ; 4.368 ; 4.368 ; Rise       ; clock           ;
; run       ; clock      ; 4.221 ; 4.221 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ir[*]     ; clock      ; -1.622 ; -1.622 ; Rise       ; clock           ;
;  ir[0]    ; clock      ; -1.849 ; -1.849 ; Rise       ; clock           ;
;  ir[1]    ; clock      ; -1.686 ; -1.686 ; Rise       ; clock           ;
;  ir[2]    ; clock      ; -1.622 ; -1.622 ; Rise       ; clock           ;
;  ir[3]    ; clock      ; -1.953 ; -1.953 ; Rise       ; clock           ;
;  ir[4]    ; clock      ; -1.874 ; -1.874 ; Rise       ; clock           ;
;  ir[5]    ; clock      ; -1.703 ; -1.703 ; Rise       ; clock           ;
;  ir[6]    ; clock      ; -1.751 ; -1.751 ; Rise       ; clock           ;
;  ir[7]    ; clock      ; -1.953 ; -1.953 ; Rise       ; clock           ;
;  ir[8]    ; clock      ; -1.815 ; -1.815 ; Rise       ; clock           ;
; resetn    ; clock      ; -1.631 ; -1.631 ; Rise       ; clock           ;
; run       ; clock      ; -1.703 ; -1.703 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; q[*]      ; controle:ctrl|g_out ; 8.257 ; 8.257 ; Fall       ; controle:ctrl|g_out ;
;  q[0]     ; controle:ctrl|g_out ; 7.470 ; 7.470 ; Fall       ; controle:ctrl|g_out ;
;  q[1]     ; controle:ctrl|g_out ; 7.955 ; 7.955 ; Fall       ; controle:ctrl|g_out ;
;  q[2]     ; controle:ctrl|g_out ; 7.844 ; 7.844 ; Fall       ; controle:ctrl|g_out ;
;  q[3]     ; controle:ctrl|g_out ; 7.762 ; 7.762 ; Fall       ; controle:ctrl|g_out ;
;  q[4]     ; controle:ctrl|g_out ; 8.235 ; 8.235 ; Fall       ; controle:ctrl|g_out ;
;  q[5]     ; controle:ctrl|g_out ; 7.992 ; 7.992 ; Fall       ; controle:ctrl|g_out ;
;  q[6]     ; controle:ctrl|g_out ; 8.218 ; 8.218 ; Fall       ; controle:ctrl|g_out ;
;  q[7]     ; controle:ctrl|g_out ; 8.257 ; 8.257 ; Fall       ; controle:ctrl|g_out ;
;  q[8]     ; controle:ctrl|g_out ; 7.480 ; 7.480 ; Fall       ; controle:ctrl|g_out ;
;  q[9]     ; controle:ctrl|g_out ; 7.704 ; 7.704 ; Fall       ; controle:ctrl|g_out ;
;  q[10]    ; controle:ctrl|g_out ; 7.677 ; 7.677 ; Fall       ; controle:ctrl|g_out ;
;  q[11]    ; controle:ctrl|g_out ; 7.655 ; 7.655 ; Fall       ; controle:ctrl|g_out ;
;  q[12]    ; controle:ctrl|g_out ; 7.875 ; 7.875 ; Fall       ; controle:ctrl|g_out ;
;  q[13]    ; controle:ctrl|g_out ; 7.497 ; 7.497 ; Fall       ; controle:ctrl|g_out ;
;  q[14]    ; controle:ctrl|g_out ; 7.681 ; 7.681 ; Fall       ; controle:ctrl|g_out ;
;  q[15]    ; controle:ctrl|g_out ; 7.901 ; 7.901 ; Fall       ; controle:ctrl|g_out ;
+-----------+---------------------+-------+-------+------------+---------------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+-----------+---------------------+-------+-------+------------+---------------------+
; Data Port ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+-----------+---------------------+-------+-------+------------+---------------------+
; q[*]      ; controle:ctrl|g_out ; 3.914 ; 3.914 ; Fall       ; controle:ctrl|g_out ;
;  q[0]     ; controle:ctrl|g_out ; 3.918 ; 3.918 ; Fall       ; controle:ctrl|g_out ;
;  q[1]     ; controle:ctrl|g_out ; 4.137 ; 4.137 ; Fall       ; controle:ctrl|g_out ;
;  q[2]     ; controle:ctrl|g_out ; 4.100 ; 4.100 ; Fall       ; controle:ctrl|g_out ;
;  q[3]     ; controle:ctrl|g_out ; 4.056 ; 4.056 ; Fall       ; controle:ctrl|g_out ;
;  q[4]     ; controle:ctrl|g_out ; 4.266 ; 4.266 ; Fall       ; controle:ctrl|g_out ;
;  q[5]     ; controle:ctrl|g_out ; 4.160 ; 4.160 ; Fall       ; controle:ctrl|g_out ;
;  q[6]     ; controle:ctrl|g_out ; 4.274 ; 4.274 ; Fall       ; controle:ctrl|g_out ;
;  q[7]     ; controle:ctrl|g_out ; 4.297 ; 4.297 ; Fall       ; controle:ctrl|g_out ;
;  q[8]     ; controle:ctrl|g_out ; 3.914 ; 3.914 ; Fall       ; controle:ctrl|g_out ;
;  q[9]     ; controle:ctrl|g_out ; 4.014 ; 4.014 ; Fall       ; controle:ctrl|g_out ;
;  q[10]    ; controle:ctrl|g_out ; 4.018 ; 4.018 ; Fall       ; controle:ctrl|g_out ;
;  q[11]    ; controle:ctrl|g_out ; 3.997 ; 3.997 ; Fall       ; controle:ctrl|g_out ;
;  q[12]    ; controle:ctrl|g_out ; 4.100 ; 4.100 ; Fall       ; controle:ctrl|g_out ;
;  q[13]    ; controle:ctrl|g_out ; 3.921 ; 3.921 ; Fall       ; controle:ctrl|g_out ;
;  q[14]    ; controle:ctrl|g_out ; 4.019 ; 4.019 ; Fall       ; controle:ctrl|g_out ;
;  q[15]    ; controle:ctrl|g_out ; 4.110 ; 4.110 ; Fall       ; controle:ctrl|g_out ;
+-----------+---------------------+-------+-------+------------+---------------------+


+---------------------------------------------------------------------------------------+
; Setup Transfers                                                                       ;
+---------------------+---------------------+----------+----------+----------+----------+
; From Clock          ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------+---------------------+----------+----------+----------+----------+
; clock               ; clock               ; 249      ; 0        ; 0        ; 0        ;
; controle:ctrl|g_out ; clock               ; 1        ; 113      ; 0        ; 0        ;
; clock               ; controle:ctrl|g_out ; 0        ; 0        ; 474      ; 0        ;
+---------------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------+
; Hold Transfers                                                                        ;
+---------------------+---------------------+----------+----------+----------+----------+
; From Clock          ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------+---------------------+----------+----------+----------+----------+
; clock               ; clock               ; 249      ; 0        ; 0        ; 0        ;
; controle:ctrl|g_out ; clock               ; 1        ; 113      ; 0        ; 0        ;
; clock               ; controle:ctrl|g_out ; 0        ; 0        ; 474      ; 0        ;
+---------------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 149   ; 149  ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Jul 19 15:54:22 2024
Info: Command: quartus_sta pratica2 -c pratica2
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 16 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pratica2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name controle:ctrl|g_out controle:ctrl|g_out
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.658
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.658       -65.883 controle:ctrl|g_out 
    Info (332119):    -2.312      -216.450 clock 
Info (332146): Worst-case hold slack is -2.541
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.541        -2.541 clock 
    Info (332119):     0.042         0.000 controle:ctrl|g_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -132.380 clock 
    Info (332119):     0.500         0.000 controle:ctrl|g_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.861
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.861       -26.135 controle:ctrl|g_out 
    Info (332119):    -0.588       -37.641 clock 
Info (332146): Worst-case hold slack is -1.585
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.585        -1.585 clock 
    Info (332119):     0.519         0.000 controle:ctrl|g_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -132.380 clock 
    Info (332119):     0.500         0.000 controle:ctrl|g_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4555 megabytes
    Info: Processing ended: Fri Jul 19 15:54:23 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


