/*******************************************************************************
*                                 AMetal
*                       ----------------------------
*                       innovating embedded platform
*
* Copyright (c) 2001-2018 Guangzhou ZHIYUAN Electronics Co., Ltd.
* All rights reserved.
*
* Contact information:
* web site:    http://www.zlg.cn/
*******************************************************************************/

/**
 * \file
 * \brief 定时器 CAP 捕获例程，通过 HW 层接口实现
 *
 * - 操作步骤：
 *   1. 使用杜邦线，将 PIOB_6 与 PIOA_6 连接。
 *
 * - 实验现象：
 *   1. TIM4 通过 PIOB_6 引脚输出 2KHz 的 PWM；
 *   2. TIM3 捕获输入通道 1 使用 PIOA_6 引脚捕获；
 *   3. 串口打印出利用捕获功能得到的 PWM 信号的周期和频率。
 *
 * \note
 *    1. 如需观察串口打印的调试信息，需要将 PIOA_10 引脚连接 PC 串口的 TXD，
 *       PIOA_9 引脚连接 PC 串口的 RXD。
 *    2. 由于 TIM4 默认初始化并作为系统滴答使用，使用本 Demo 之前必须在
 *       am_prj_config.h 内将 AM_CFG_KEY_GPIO_ENABLE、AM_CFG_SOFTIMER_ENABLE
 *       和 AM_CFG_SYSTEM_TICK_ENABLE 定义为 0。
 *
 * \par 源代码
 * \snippet demo_zlg217_hw_tim_cap.c src_zlg217_hw_tim_cap
 *
 * \internal
 * \par Modification history
 * - 1.00 17-09-04  zcb, first implementation
 * \endinternal
 */

/**
 * \addtogroup demo_if_zlg217_hw_tim_cap
 * \copydoc demo_zlg217_hw_tim_cap.c
 */

/** [src_zlg217_hw_tim_cap] */
#include "ametal.h"
#include "am_gpio.h"
#include "am_vdebug.h"
#include "am_board.h"
#include "am_zlg217.h"
#include "am_zlg217_clk.h"
#include "am_zlg217_inst_init.h"
#include "demo_zlg_entries.h"

/**
 * \brief 例程入口
 */
void demo_zlg217_core_hw_tim_cap_entry (void)
{
    am_pwm_handle_t tim4_pwm_handle = am_zlg217_tim4_pwm_inst_init();

    AM_DBG_INFO("demo am217_core hw tim cap!\r\n");

    /* TIM4 输出频率为 2KHz 的 PWM */
    am_pwm_config(tim4_pwm_handle, 0, 500000 / 2, 500000);

    am_pwm_enable(tim4_pwm_handle, 0);

    /* 初始化引脚 */
    am_gpio_pin_cfg(PIOA_6, PIOA_6_TIM3_CH1_REMAP0 | PIOA_6_INPUT_FLOAT);

    /* 使能定时器时钟 */
    am_clk_enable(CLK_TIM3);

    /* 复位定时器 */
    am_zlg217_clk_reset(CLK_TIM3);

    demo_zlg_hw_tim_cap_entry(ZLG217_TIM3,
                              AMHW_ZLG_TIM_TYPE1,
                              0,
                              am_clk_rate_get(CLK_TIM3),
                              INUM_TIM3);    
}
/** [src_zlg217_hw_tim_cap] */

/* end of file */
