<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:21:20.2120</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.07.03</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0087544</applicationNumber><claimCount>14</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2025.01.14</openDate><openNumber>10-2025-0007997</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 64/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 12/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 80/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명은 미세화가 가능한 트랜지스터를 제공한다. 산화물 반도체층, 제 1 도전층 내지 제 4 도전층 및 제 1 절연층 내지 제 4 절연층을 가지고, 오목부를 가지는 제 1 도전층 위에 상기 오목부와 중첩되는 제 1 개구부를 가지는 제 1 절연층, 제 2 도전층, 제 2 절연층, 제 3 도전층이 이 순서대로 제공되고, 제 3 절연층은 제 1 개구부 내에서 적어도 제 2 도전층의 측면과 접하고, 산화물 반도체층은 제 3 도전층의 상면 및 오목부의 밑면 및 측면과 접하고, 또한 제 1 개구부 내에서 제 3 절연층과 접하고, 제 4 절연층은 제 1 개구부 내에서 산화물 반도체층보다 내측에 위치하고, 제 4 도전층은 제 1 개구부 내에서 제 4 절연층보다 내측에 위치하고, 단면에서 보았을 때 산화물 반도체층은 제 3 절연층을 개재(介在)하여 제 2 도전층과 중첩되고, 또한 제 4 절연층을 개재하여 제 4 도전층과 중첩되는 영역을 가지는 반도체 장치이다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서,산화물 반도체층;제 1 도전층;제 2 도전층;제 3 도전층;제 4 도전층;제 1 절연층;제 2 절연층;제 3 절연층; 및제 4 절연층을 가지고,상기 제 1 절연층은 상기 제 1 도전층 위에 위치하고,상기 제 2 도전층은 상기 제 1 절연층 위에 위치하고,상기 제 2 절연층은 상기 제 2 도전층 위에 위치하고,상기 제 3 도전층은 상기 제 2 절연층 위에 위치하고,상기 제 1 도전층은 제 1 오목부를 가지고,상기 제 1 절연층, 상기 제 2 도전층, 상기 제 2 절연층, 및 상기 제 3 도전층은 상기 제 1 오목부와 중첩되는 위치에 제 1 개구부를 가지고,상기 제 3 절연층은 상기 제 1 개구부 내에서 적어도 상기 제 2 도전층의 측면과 접하고,상기 산화물 반도체층은 상기 제 3 도전층의 상면 및 상기 제 1 오목부의 밑면 및 측면과 접하고, 또한 상기 제 1 개구부 내에서 상기 제 3 절연층과 접하고,상기 제 4 절연층은 상기 제 1 개구부 내에서 상기 산화물 반도체층보다 내측에 위치하고,상기 제 4 도전층은 상기 제 1 개구부 내에서 상기 제 4 절연층보다 내측에 위치하고,단면에서 보았을 때 상기 산화물 반도체층은 상기 제 3 절연층을 개재(介在)하여 상기 제 2 도전층과 중첩되고, 또한 상기 제 4 절연층을 개재하여 상기 제 4 도전층과 중첩되는 영역을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,제 5 절연층을 더 가지고,상기 제 1 도전층 및 상기 제 2 절연층은 상기 제 5 절연층 위에 위치하고,상기 제 5 절연층의 상면부터 상기 제 1 도전층의 상기 제 1 절연층과 접하는 상면까지의 최단 거리는 상기 제 5 절연층의 상기 상면부터 상기 제 4 절연층의 하면까지의 최단 거리보다 긴, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제 1 항에 있어서,제 5 절연층을 더 가지고,상기 제 1 도전층 및 상기 제 4 도전층은 상기 제 5 절연층 위에 위치하고,상기 제 5 절연층의 상면부터 상기 제 1 도전층의 상기 제 1 절연층과 접하는 상면까지의 최단 거리는 상기 제 5 절연층의 상기 상면부터 상기 제 4 도전층의 하면까지의 최단 거리 이상인, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제 1 항에 있어서,상기 제 1 도전층은 제 5 도전층과, 상기 제 5 도전층 위의 제 6 도전층을 가지고,상기 제 6 도전층은 제 2 오목부를 가지고,상기 제 1 개구부는 상기 제 2 오목부와 중첩되고,상기 산화물 반도체층은 상기 제 2 오목부의 밑면 및 측면과 접하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제 1 항에 있어서,제 6 절연층을 더 가지고,상기 제 4 절연층은 상기 제 2 절연층 위에서 상기 산화물 반도체층의 상면 및 측면을 덮고,상기 제 6 절연층은 상기 제 4 절연층 위에 위치하고, 또한 상기 제 1 개구부와 중첩되는 위치에 제 2 개구부를 가지고,상기 제 4 도전층은 상기 제 1 개구부 내에서 상기 제 4 절연층을 개재하여 상기 산화물 반도체층과 중첩되는 부분과, 상기 제 2 개구부 내에 위치하는 부분을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제 1 항에 있어서,제 6 절연층을 더 가지고,상기 제 6 절연층은 상기 제 2 절연층 위에 위치하고, 상기 제 2 절연층 위에서 상기 산화물 반도체층의 상면 및 측면을 덮고, 또한 상기 제 1 개구부와 중첩되는 위치에 제 2 개구부를 가지고,상기 제 4 절연층은 상기 제 2 개구부 내에 위치하는 부분을 가지고,상기 제 4 도전층은 상기 제 2 개구부 내에서 상기 제 4 절연층보다 내측에 위치하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제 1 항에 있어서,상기 제 3 절연층은 상기 산화물 반도체층과 접하는 제 7 절연층과, 상기 제 1 개구부 내에서 상기 제 7 절연층보다 외측에 위치하는 제 8 절연층을 가지고,상기 제 7 절연층 및 상기 제 8 절연층 중 한쪽은 산화 절연층이고, 다른 쪽은 질화 절연층인, 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 제 1 항에 있어서,제 5 절연층; 및제 5 도전층을 더 가지고,상기 제 5 절연층은 상기 제 4 절연층 위에 위치하고, 또한 상기 제 1 개구부와 중첩되는 위치에 상기 제 4 도전층에 도달하는 제 2 개구부를 가지고,상기 제 5 도전층은 상기 제 2 개구부 내에서 상기 제 4 도전층과 접하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 반도체 장치로서,제 1 층; 및상기 제 1 층 위의 제 2 층을 가지고,상기 제 2 층은 제 1 메모리 셀 어레이 및 제 2 메모리 셀 어레이를 가지고,상기 제 1 메모리 셀 어레이는 제 1 메모리 셀을 복수로 가지고,상기 제 2 메모리 셀 어레이는 제 2 메모리 셀을 복수로 가지고,상기 제 1 층은 채널 형성 영역에 실리콘을 가지는 트랜지스터를 가지고,상기 제 1 메모리 셀 및 상기 제 2 메모리 셀은 각각 수직형 트랜지스터를 가지고,상기 수직형 트랜지스터는 채널 형성 영역에 산화물 반도체를 가지고,상기 제 1 메모리 셀과 상기 제 2 메모리 셀은 서로 다른 구성인, 반도체 장치.</claim></claimInfo><claimInfo><claim>10. 반도체 장치로서,제 1 층;상기 제 1 층 위의 제 2 층; 및상기 제 2 층 위의 제 3 층을 가지고,상기 제 2 층은 제 1 메모리 셀 어레이를 가지고,상기 제 3 층은 제 2 메모리 셀 어레이를 가지고,상기 제 1 메모리 셀 어레이는 제 1 메모리 셀을 복수로 가지고,상기 제 2 메모리 셀 어레이는 제 2 메모리 셀을 복수로 가지고,상기 제 1 층은 채널 형성 영역에 실리콘을 가지는 트랜지스터를 가지고,상기 제 1 메모리 셀 및 상기 제 2 메모리 셀은 각각 수직형 트랜지스터를 가지고,상기 수직형 트랜지스터는 채널 형성 영역에 산화물 반도체를 가지고,상기 제 1 메모리 셀과 상기 제 2 메모리 셀은 서로 다른 구성인, 반도체 장치.</claim></claimInfo><claimInfo><claim>11. 제 9 항에 있어서,상기 제 1 메모리 셀 및 상기 제 2 메모리 셀 중 한쪽은 다른 쪽에 비하여, 전원 공급이 없는 상태로 정보가 유지될 수 있는 기간이 긴, 반도체 장치.</claim></claimInfo><claimInfo><claim>12. 제 10 항에 있어서,상기 제 1 메모리 셀 및 상기 제 2 메모리 셀 중 한쪽은 다른 쪽에 비하여, 전원 공급이 없는 상태로 정보가 유지될 수 있는 기간이 긴, 반도체 장치.</claim></claimInfo><claimInfo><claim>13. 반도체 장치로서,제 1 층; 및상기 제 1 층 위의 제 2 층을 가지고,상기 제 2 층은 제 1 메모리 셀 어레이 및 제 2 메모리 셀 어레이를 가지고,상기 제 1 메모리 셀 어레이는 제 1 메모리 셀을 복수로 가지고,상기 제 2 메모리 셀 어레이는 제 2 메모리 셀을 복수로 가지고,상기 제 1 층은 채널 형성 영역에 실리콘을 가지는 트랜지스터를 가지고,상기 제 1 메모리 셀은 1개의 수직형 트랜지스터와 1개의 용량 소자로 구성되고,상기 제 2 메모리 셀은 2개의 수직형 트랜지스터로 구성되고,상기 제 1 메모리 셀과 상기 제 2 메모리 셀이 가지는 수직형 트랜지스터는 각각 채널 형성 영역에 산화물 반도체를 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>14. 반도체 장치로서,제 1 층;상기 제 1 층 위의 제 2 층; 및상기 제 2 층 위의 제 3 층을 가지고,상기 제 2 층은 제 1 메모리 셀 어레이를 가지고,상기 제 3 층은 제 2 메모리 셀 어레이를 가지고,상기 제 1 메모리 셀 어레이는 제 1 메모리 셀을 복수로 가지고,상기 제 2 메모리 셀 어레이는 제 2 메모리 셀을 복수로 가지고,상기 제 1 층은 채널 형성 영역에 실리콘을 가지는 트랜지스터를 가지고,상기 제 1 메모리 셀 및 상기 제 2 메모리 셀 중 한쪽은 1개의 수직형 트랜지스터와 1개의 용량 소자로 구성되고, 다른 쪽은 2개의 수직형 트랜지스터로 구성되고,상기 제 1 메모리 셀과 상기 제 2 메모리 셀이 가지는 수직형 트랜지스터는 각각 채널 형성 영역에 산화물 반도체를 가지는, 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country> </country><engName>YAMAZAKI, Shunpei</engName><name>야마자키 슌페이</name></inventorInfo><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country> </country><engName>MURAKAWA, Tsutomu</engName><name>무라카와 츠토무</name></inventorInfo><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country> </country><engName>ISAKA, Fumito</engName><name>이사카 후미토</name></inventorInfo><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country> </country><engName>KUNITAKE, Hitoshi</engName><name>구니타케 히토시</name></inventorInfo><inventorInfo><address>일본국 ***-**** 가나가와켄 아쓰기...</address><code> </code><country> </country><engName>JINBO, Yasuhiro</engName><name>진보 야스히로</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001573</code><country>대한민국</country><engName>Kim Jin Hoe</engName><name>김진회</name></agentInfo><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001580</code><country>대한민국</country><engName>Kim Tae Hong</engName><name>김태홍</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2023.07.06</priorityApplicationDate><priorityApplicationNumber>JP-P-2023-111782</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2023.07.06</priorityApplicationDate><priorityApplicationNumber>JP-P-2023-111783</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2023.07.06</priorityApplicationDate><priorityApplicationNumber>JP-P-2023-111802</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2023.08.10</priorityApplicationDate><priorityApplicationNumber>JP-P-2023-131028</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.07.03</receiptDate><receiptNumber>1-1-2024-0722166-26</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(Japan)</documentEngName><documentName>우선권주장증명서류제출서(일본)</documentName><receiptDate>2024.07.08</receiptDate><receiptNumber>9-1-2024-9007171-25</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(Japan)</documentEngName><documentName>우선권주장증명서류제출서(일본)</documentName><receiptDate>2024.07.08</receiptDate><receiptNumber>9-1-2024-9007172-71</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(Japan)</documentEngName><documentName>우선권주장증명서류제출서(일본)</documentName><receiptDate>2024.07.08</receiptDate><receiptNumber>9-1-2024-9007173-16</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(Japan)</documentEngName><documentName>우선권주장증명서류제출서(일본)</documentName><receiptDate>2024.07.08</receiptDate><receiptNumber>9-1-2024-9007174-62</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240087544.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c937264fa64521c39ea31cf92779b521f65e1b288be2597371b91f7d44db871769a9449b38928d46bf88aff2a51239b2233c95632937e2720ba</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf925c59a54655e70e5d228beb83fb69f38011b6a37e29f77c5391f4acc44fa3f19f19745c20e1c9aad21d15556fa35cb9fca5fd3e573fff49</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>