  <!DOCTYPE html>

<html lang="es">

    <head>
	   <meta charset="UTF-8">
	   <meta http-equiv="X-UA-Compatible" content="IE-edge">
	   <meta name="viewport" content="widht=device-widht, initial-scale=1.0">
	   <title> P&aacutegina Principal</title>
	   <link rel="stylesheet" href="style.css">
    </head>

     <body>
	  
	  <section class="header">
	   <h1> ARQUITECTURA DE COMPUTADORAS </h1> 
	  </section>
	  
	 <section class="content1">
	   <article class="contain">
	   <br> <br>
	    <h2 class="title"> UNIDAD 1 </h2>
		<h2 class="nunidad"> ARQUITECTURAS DE C&OacuteMPUTO </h2>
	<h3 class="subgrande"> 1.1 Modelos de Arquitecturas de C&oacutemputo </h3>
         <ul style="list-style: none";>
		 <li>1.1.1 Cl&aacutesicas </li>
		 <li>1.1.2 Segmentadas </li>
		 <li>1.1.3 De Multiprocesamiento </li>
	<h3 class="subgrande"> 1.2 An&aacutelisis de los componentes </h3>
		<li> <h3 class= "subtitle"> 1.2.1 Arquitecturas </h3></li>
		 <li> 1.2.1.1 Unidad Central de Procesamiento </li>
		 <li> 1.2.1.2 Unidad Aritm&eacutetica L&oacutegica </li>
		 <li> 1.2.1.3 Registros </li>
		 <li> 1.2.1.4 Buses </li>
		<li> <h3 class="subtitle"> 1.2.2 Memoria </h3> </li>
		 <li> 1.2.2.1 Conceptos b&aacutesicos del manejo de memoria </li>
		 <li> 1.2.2.2 Memoria principal </li>
		 <li> 1.2.2.3 Memoria cach&eacute </li>
		<li> <h3 class="subtitle"> 1.2.3 Manejo de entrada/salida </h3> </li>
		 <li> 1.2.3.1 M&oacutedulo de entrada/salida </li>
		 <li> 1.2.3.2 Entrada/Salida programada </li> 
		 <li> 1.2.3.3 Entrada/Salida mediante interrupciones </li>
		 <li> 1.2.3.4 Acceso directo a memoria </li>
		 <li> 1.2.3.5 Canales y procesadores de entrada/salida </li>
		<li> <h3 class="subtitle"> 1.2.4 Buses </h3> </li>
		 <li> 1.2.4.1 Tipos de buses </li>
		 <li> 1.2.4.2 Estructura de los buses </li>
		 <li> 1.2.4.3 Jerarqu&iacutea de buses </li>
		<li> <h3 class="subtitle"> 1.2.5 Interrupciones </h3> </li>
		 </ul>
		
		 <a href="Unidad1.html" class="btn"> Ir a la unidad </a>
	   </article>
	  </section>
	  
	  <section class="content2">
	   <article class="contain">
	   <br> <br>
	    <h2 class="title"> UNIDAD 2 </h2>
		<h2 class="nunidad"> ESTRUCTURA Y FUNCIONAMIENTO DE LA UNIDAD CENTRAL DE PROCESAMIENTO (CPU) </h2>
	<h3 class="subgrande"> 2.1 Organizaci&oacuten del procesador </h3>
	 <ul style="list-style:none">
	<h3 class="subgrande"> 2.2 Estructura de los registros </h3>
	 <li> 2.2.1 Registros visibles para el usuario </li>
	 <li> 2.2.2 Registros de control y estados </li>
	 <li> 2.2.3 Conjunto de instrucciones </li>
	  <li> - Caracter&iacutesticas </li>
	  <li> - Funciones </li>
	 <h3 class="subgrande"> 2.3 El ciclo de la instrucci&oacuten </h3>
	  <li> 2.3.1 Ciclo Fatch-Decode </li>
	  <li> 2.3.2 Segmentaci&oacuten </li>
	   <li> - Caracter&iacutesticas </li>
	   <li> - Funciones </li>
	  <li> 2.3.4 Modos de direccionamiento </li>
	 <h3 class="subgrande"> 2.4 Casos de estudio de CPU reales </h3>
	 </ul>
		 <a href="Unidad2.html" class="btn"> Ir a la unidad </a>
	   </article>
	  </section>
	  
	 <section class="content3">
	   <article class="contain">
	    <h2 class="title"> UNIDAD 3 </h2>
		<h2 class="nunidad"> SELECCI&OacuteN DE COMPUTADORAS PARA ENSAMBLE DE EQUIPO DE C&OacuteMPUTO </h2>
	<h3 class="subgrande"> 3.1 Chip set </h3>
	 <ul style="list-style:none">
	  <li> 3.1.1 Unidad Central de Procesamiento </li>
	  <li> 3.1.2 Controlador de bus </li>
	  <li> 3.1.3 Puertos de Entrada/Salida </li>
	  <li> 3.1.4 Controlador de Interrupciones </li>
	  <li> 3.1.5 Controlador de acceso directo a memoria </li>
	  <li> 3.1.6 Circuito de temporizaci&oacuten </li>
	  <li> 3.1.7 Cicruito de control </li>
	  <li> 3.1.8 Controladores de video </li> 
	 <h3 class="subgrande"> 3.2 Aplicaciones </h3>
	  <li> 3.2.1 Entrada/Salida </li>
	  <li> 3.2.2 Almacenamiento </li>
	  <li> Fuentes de Alimentaci&oacuten </li>
	 <h3 class="subgrande"> Ambientes de servicios </h3>
	  <li> 3.3.1 Negocio </li>
	  <li> 3.3.2 Industria </li>
	  <li> 3.3.3 Comercio Electr&oacutenico </li>
	 </ul>
		 <a href="Unidad3.html" class="btn"> Ir a la unidad </a>
	   </article>
	  </section> 
	  
	  <section class="content4">
	   <article class="contain">
	    <h2 class="title"> UNIDAD 4 </h2>
		<h2 class="nunidad"> PROCESAMIENTO PARALELO </h2>
	<h3 class="subgrande"> 4.1 Aspectos b&aacutesicos de la computaci&oacuten paralela </h3>
	 <ul style="list-style:none">
	<h3 class="subgrande"> 4.2 Tipos de computaci&oacuten paralela </h3>
	 <li> 4.2.1 Clasificaci&oacuten </li>
	 <li> 4.2.2 Arquitectura de computadores secuenciales </li>
	 <li> 4.2.3 Organizaci&oacuten de direcciones de memoria </li>
	<h3 class="subgrande"> 4.3 Sistema de memoria compartida: Multiprocesadores </h3>
	 <li> 4.3.1 Redes de interconexi&oacuten din&aacutemica (indirecta) </li>
	  <li> - Medio compartido </li>
	  <li> Conmutadas </li>
	<h3 class="subgrande"> 4.4 Sistemas de memoria distribuida multicomputadores </h3>
	 <li> 4.4.1 Redes de interconexi&oacuten est&aacuteticas </li>
	<h3 class="subgrande"> Casos para estudio </h3>
	 </ul>
		 <a href="Unidad4.html" class="btn"> Ir a la unidad </a>
	   </article>
	  </section>
	 
	 
	 <section class="content5">
	 <ul style="list-style:none">
	 <li> INSTITUTO TECNOL&OacuteGICO DE SALTILLO</li>
	 <li> Arquitectura de Computadoras </li>
	 <li> Nadia Yesenia Tovar Cavazos </li>
	 <li> No. de Control: 21051522 </li>
	 <ul>
	 </section>
	 
	 
	  </body>
	 

</html>