# ai-edge-contest-4th

## 参考リンク
### 高位合成
* [NNgen](https://github.com/NNgen/nngen)
  * PythonでPyTorchのようにモデルを定義すると，そのモデルに適したVerilog HDLとIPコアを生成する
  * 理情の[高前田先生](https://sites.google.com/site/shinyaty/home-japanese)が中心となって制作
  * バックエンドは[Veriloggen](https://github.com/PyHDI/veriloggen)
