data/test_data_base_itensor/common/sym_UT_U1_F64.itensor
data/test_data_base_itensor/common/sym_UT_U1_C128.itensor
data/test_data_base_itensor/common/sym_UT_Z2_C128.itensor
data/test_data_base_itensor/common/sym_UT_Z2_F64.itensor
data/test_data_base_itensor/common/sym_UT_Z3_C128.itensor
data/test_data_base_itensor/common/sym_UT_Z3_F64.itensor
data/test_data_base_itensor/common/sym_UT_U1xZ2_C128.itensor
data/test_data_base_itensor/common/sym_UT_U1xZ2_C64.itensor
data/test_data_base_itensor/common/sym_UT_U1xZ2_F64.itensor
data/test_data_base_itensor/common/sym_UT_U1xZ2_F32.itensor
data/test_data_base_itensor/common/sym_UT_U1xZ2_I64.itensor
data/test_data_base_itensor/common/sym_UT_U1xZ2_U64.itensor
data/test_data_base_itensor/common/sym_UT_U1xZ2_I32.itensor
data/test_data_base_itensor/common/sym_UT_U1xZ2_U32.itensor
data/test_data_base_itensor/common/sym_UT_U1xZ2_I16.itensor
data/test_data_base_itensor/common/sym_UT_U1xZ2_U16.itensor
data/test_data_base_itensor/common/sym_UT_U1_one_elem_F64.itensor
data/test_data_base_itensor/common/sym_UT_U1_zeros_F64.itensor
data/test_data_base_itensor/linalg/Svd/sym_UT_U1_F64.itensor
data/test_data_base_itensor/linalg/Svd/sym_UT_U1_C128.itensor
data/test_data_base_itensor/linalg/Svd/sym_UT_Z2_C128.itensor
data/test_data_base_itensor/linalg/Svd/sym_UT_Z2_F64.itensor
data/test_data_base_itensor/linalg/Svd/sym_UT_Z3_C128.itensor
data/test_data_base_itensor/linalg/Svd/sym_UT_Z3_F64.itensor
data/test_data_base_itensor/linalg/Svd/sym_UT_U1xZ2_C128.itensor
data/test_data_base_itensor/linalg/Svd/sym_UT_U1xZ2_C64.itensor
data/test_data_base_itensor/linalg/Svd/sym_UT_U1xZ2_F64.itensor
data/test_data_base_itensor/linalg/Svd/sym_UT_U1xZ2_F32.itensor
data/test_data_base_itensor/linalg/Svd/sym_UT_U1xZ2_I64.itensor
data/test_data_base_itensor/linalg/Svd/sym_UT_U1xZ2_U64.itensor
data/test_data_base_itensor/linalg/Svd/sym_UT_U1xZ2_I32.itensor
data/test_data_base_itensor/linalg/Svd/sym_UT_U1xZ2_U32.itensor
data/test_data_base_itensor/linalg/Svd/sym_UT_U1xZ2_I16.itensor
data/test_data_base_itensor/linalg/Svd/sym_UT_U1xZ2_U16.itensor
data/test_data_base_itensor/linalg/Svd/sym_UT_U1_zeros_F64.itensor
data/test_data_base_itensor/linalg/Svd/sym_UT_U1_one_elem_F64.itensor
