<!doctype html><html lang=en-us dir=ltr><head><meta charset=utf-8><meta name=viewport content='width=device-width,initial-scale=1'><meta name=description content="做题心得，从做题中学习"><title>Job</title><link rel=canonical href=https://sleepman9.github.io/p/job/><link rel=stylesheet href=/scss/style.min.0782c8da9035a15ea8fda02252cacbb1d7419261ba2832d359eeac2d7926f82a.css><meta property='og:title' content="Job"><meta property='og:description' content="做题心得，从做题中学习"><meta property='og:url' content='https://sleepman9.github.io/p/job/'><meta property='og:site_name' content="UNO's Page"><meta property='og:type' content='article'><meta property='article:section' content='Post'><meta property='article:tag' content><meta property='article:published_time' content='2025-08-04T00:00:00+00:00'><meta property='article:modified_time' content='2025-08-04T00:00:00+00:00'><meta name=twitter:title content="Job"><meta name=twitter:description content="做题心得，从做题中学习"><link rel="shortcut icon" href=/favicon.JPG></head><body class=article-page><script>(function(){const e="StackColorScheme";localStorage.getItem(e)||localStorage.setItem(e,"auto")})()</script><script>(function(){const t="StackColorScheme",e=localStorage.getItem(t),n=window.matchMedia("(prefers-color-scheme: dark)").matches===!0;e=="dark"||e==="auto"&&n?document.documentElement.dataset.scheme="dark":document.documentElement.dataset.scheme="light"})()</script><div class="container main-container flex on-phone--column extended"><aside class="sidebar left-sidebar sticky"><button class="hamburger hamburger--spin" type=button id=toggle-menu aria-label="Toggle Menu">
<span class=hamburger-box><span class=hamburger-inner></span></span></button><header><figure class=site-avatar><a href=/><img src=/img/avatar_hu_4b6771fa97f8ec33.JPG width=300 height=300 class=site-logo loading=lazy alt=Avatar>
</a><span class=emoji>🍥</span></figure><div class=site-meta><h1 class=site-name><a href=/>UNO's Page</a></h1><h2 class=site-description>Everyone starts from zero!</h2></div></header><ol class=menu id=main-menu><li><a href=/><svg class="icon icon-tabler icon-tabler-home" width="24" height="24" viewBox="0 0 24 24" stroke-width="2" stroke="currentColor" fill="none" stroke-linecap="round" stroke-linejoin="round"><path stroke="none" d="M0 0h24v24H0z"/><polyline points="5 12 3 12 12 3 21 12 19 12"/><path d="M5 12v7a2 2 0 002 2h10a2 2 0 002-2v-7"/><path d="M9 21v-6a2 2 0 012-2h2a2 2 0 012 2v6"/></svg>
<span>Home</span></a></li><li><a href=/archives/><svg class="icon icon-tabler icon-tabler-archive" width="24" height="24" viewBox="0 0 24 24" stroke-width="2" stroke="currentColor" fill="none" stroke-linecap="round" stroke-linejoin="round"><path stroke="none" d="M0 0h24v24H0z"/><rect x="3" y="4" width="18" height="4" rx="2"/><path d="M5 8v10a2 2 0 002 2h10a2 2 0 002-2V8"/><line x1="10" y1="12" x2="14" y2="12"/></svg>
<span>Archives</span></a></li><li><a href=/search/><svg class="icon icon-tabler icon-tabler-search" width="24" height="24" viewBox="0 0 24 24" stroke-width="2" stroke="currentColor" fill="none" stroke-linecap="round" stroke-linejoin="round"><path stroke="none" d="M0 0h24v24H0z"/><circle cx="10" cy="10" r="7"/><line x1="21" y1="21" x2="15" y2="15"/></svg>
<span>Search</span></a></li><li><a href=/links/><svg class="icon icon-tabler icon-tabler-link" width="24" height="24" viewBox="0 0 24 24" stroke-width="2" stroke="currentColor" fill="none" stroke-linecap="round" stroke-linejoin="round"><path stroke="none" d="M0 0h24v24H0z"/><path d="M10 14a3.5 3.5.0 005 0l4-4a3.5 3.5.0 00-5-5l-.5.5"/><path d="M14 10a3.5 3.5.0 00-5 0l-4 4a3.5 3.5.0 005 5l.5-.5"/></svg>
<span>Links</span></a></li><li class=menu-bottom-section><ol class=menu><li id=dark-mode-toggle><svg class="icon icon-tabler icon-tabler-toggle-left" width="24" height="24" viewBox="0 0 24 24" stroke-width="2" stroke="currentColor" fill="none" stroke-linecap="round" stroke-linejoin="round"><path stroke="none" d="M0 0h24v24H0z"/><circle cx="8" cy="12" r="2"/><rect x="2" y="6" width="20" height="12" rx="6"/></svg>
<svg class="icon icon-tabler icon-tabler-toggle-right" width="24" height="24" viewBox="0 0 24 24" stroke-width="2" stroke="currentColor" fill="none" stroke-linecap="round" stroke-linejoin="round"><path stroke="none" d="M0 0h24v24H0z"/><circle cx="16" cy="12" r="2"/><rect x="2" y="6" width="20" height="12" rx="6"/></svg>
<span>Dark Mode</span></li></ol></li></ol></aside><aside class="sidebar right-sidebar sticky"><section class="widget archives"><div class=widget-icon><svg class="icon icon-tabler icon-tabler-hash" width="24" height="24" viewBox="0 0 24 24" stroke-width="2" stroke="currentColor" fill="none" stroke-linecap="round" stroke-linejoin="round"><path stroke="none" d="M0 0h24v24H0z"/><line x1="5" y1="9" x2="19" y2="9"/><line x1="5" y1="15" x2="19" y2="15"/><line x1="11" y1="4" x2="7" y2="20"/><line x1="17" y1="4" x2="13" y2="20"/></svg></div><h2 class="widget-title section-title">Table of contents</h2><div class=widget--toc><nav id=TableOfContents><ol><li><a href=#前端>前端</a></li><li><a href=#验证>验证</a></li><li><a href=#后端>后端</a><ol><li><a href=#url>URL</a></li><li><a href=#1什么是天线效应如何修复华为海思>1、什么是天线效应？如何修复？【华为海思】</a></li><li><a href=#2芯片tapeout前要做哪些检查华为海思>2、芯片tapeout前要做哪些检查？【华为海思】</a></li><li><a href=#3闩锁效应是什么怎么产生如何解决格科微>3、闩锁效应是什么，怎么产生如何解决？【格科微】</a></li><li><a href=#4前后端的整个flow以及每一个步骤中会用到的工具芯原>4、前后端的整个flow，以及每一个步骤中会用到的工具【芯原】</a></li><li><a href=#5低功耗设计方法华为海思>5、低功耗设计方法【华为海思】</a></li><li><a href=#6芯片的漏电和下面哪些因素有关bcd-大疆>6、芯片的漏电和下面哪些因素有关（BCD） 【大疆】</a></li><li><a href=#7以下哪些变化存在功耗消耗abcd-大疆>7、以下哪些变化存在功耗消耗（ABCD） 【大疆】</a></li><li><a href=#8消除噪声的方法-amd>8、消除噪声的方法 【AMD】</a></li><li><a href=#9设计门电路实现以下波形-联发科>9、设计门电路实现以下波形。 【联发科】</a></li><li><a href=#10关于跨时钟域电路的设计以下说法正确的是d-乐鑫提前批>10、关于跨时钟域电路的设计，以下说法正确的是（D） 【乐鑫提前批】</a></li><li><a href=#11nand和nor-flash的主要区别是1nand中常存在坏块-2nand容量可以做到很大3nand写入速度比较快-4nor-flash读出速度比较快-乐鑫提前批>11、NAND和NOR Flash的主要区别是1.（NAND）中常存在坏块， 2.（NAND）容量可以做到很大，3.（NAND）写入速度比较快， 4.（NOR Flash）读出速度比较快。 【乐鑫提前批】</a></li><li><a href=#12可以正常工作的数字电路芯片中一定不存在亚稳态-错-大疆创新>12、可以正常工作的数字电路芯片中一定不存在亚稳态 (错) 【大疆创新】</a></li><li><a href=#13关于网表仿真的描述正确的是d--大疆创新>13、关于网表仿真的描述正确的是：（D ） 【大疆创新】</a></li><li><a href=#14sdf文件在ic哪个阶段使用文件包含了哪些信息-复旦微>14、SDF文件在IC哪个阶段使用？文件包含了哪些信息？ 【复旦微】</a></li><li><a href=#15请解释一下d触发器和latch的区别请解释一下同步复位和异步复位的区别及优缺点-联芸>15、请解释一下D触发器和latch的区别。请解释一下同步复位和异步复位的区别及优缺点。 【联芸】</a></li><li><a href=#16已知某种工艺商提供下面四种标准单元库hvt_c30-hvt_c40-lvt_c30-lvt_c40其中hvt表示high-threshold-voltagelvt表示low-threshold-voltagec30和c40表示channel-length数值的大小问哪种器件静态功耗有优势哪种器件的速度有优势-比特大陆>16、已知某种工艺商提供下面四种标准单元库，HVT_C30, HVT_C40, LVT_C30, LVT_C40，其中HVT表示high threshold voltage，LVT表示low threshold voltage，C30和C40表示channel length数值的大小。问：哪种器件静态功耗有优势？哪种器件的速度有优势？ 【比特大陆】</a></li><li><a href=#17why-power-stripes-routed-in-the-top-metal-layers>17.Why power stripes routed in the top metal layers?</a></li><li><a href=#18why-do-you-use-alternate-routing-approach-hvhvhv-horizontal-vertical-horizontal-vertical-horizontal-vertical>18.Why do you use alternate routing approach HVH/VHV (Horizontal-Vertical-Horizontal/ Vertical-Horizontal-Vertical)?</a></li><li><a href=#19-how-to-fix-x-talk-violation>19. How to fix x-talk violation？</a></li><li><a href=#20-what-would-you-do-in-order-to-not-use-certain-cells-from-the-library>20. What would you do in order to not use certain cells from the library?</a></li><li><a href=#21-during-the-synthesis-what-type-of-wire-load-model-are-often-used>21. During the synthesis, what type of wire load model are often used?</a></li><li><a href=#22-what-types-of-delay-model-are-used-in-digital-design-数字ic设计中有多少种类型的delay-model>22. What types of delay model are used in digital design? (数字IC设计中有多少种类型的delay model)</a></li><li><a href=#23-how-delays-are-characterized-using-wlm-wire-load-model>23. How delays are characterized using WLM (Wire Load Model)?</a></li><li><a href=#24there-are-source-clock-clka-create_clock-and-generated-clock-clkb-by-clka>24.There are source clock clka (create_clock), and generated clock clkb by clka.</a></li><li><a href=#25there-are-source-clock-clka-create_clock-and-generated-clock-clkb-by-clka-how-do-you-specify-them-in-cts-spec-file-assume-there-is-real-timing-path-between-clka-and-clkb>25.There are source clock clka (create_clock), and generated clock clkb by clka. how do you specify them in CTS spec file? Assume there is real timing path between clka and clkb.</a></li><li><a href=#26>26.</a></li></ol></li></ol></nav></div></section></aside><main class="main full-width"><article class=main-article><header class=article-header><div class=article-details><header class=article-category><a href=/categories/ic/>IC</a></header><div class=article-title-wrapper><h2 class=article-title><a href=/p/job/>Job</a></h2><h3 class=article-subtitle>做题心得，从做题中学习</h3></div><footer class=article-time><div><svg class="icon icon-tabler icon-tabler-calendar-time" width="56" height="56" viewBox="0 0 24 24" stroke-width="2" stroke="currentColor" fill="none" stroke-linecap="round" stroke-linejoin="round"><path stroke="none" d="M0 0h24v24H0z"/><path d="M11.795 21H5a2 2 0 01-2-2V7a2 2 0 012-2h12a2 2 0 012 2v4"/><circle cx="18" cy="18" r="4"/><path d="M15 3v4"/><path d="M7 3v4"/><path d="M3 11h16"/><path d="M18 16.496V18l1 1"/></svg>
<time class=article-time--published>Aug 04, 2025</time></div><div><svg class="icon icon-tabler icon-tabler-clock" width="24" height="24" viewBox="0 0 24 24" stroke-width="2" stroke="currentColor" fill="none" stroke-linecap="round" stroke-linejoin="round"><path stroke="none" d="M0 0h24v24H0z"/><circle cx="12" cy="12" r="9"/><polyline points="12 7 12 12 15 15"/></svg>
<time class=article-time--reading>6 minute read</time></div></footer></div></header><section class=article-content><h2 id=前端>前端</h2><h2 id=验证>验证</h2><h2 id=后端>后端</h2><h3 id=url>URL</h3><p><a class=link href=https://www.nowcoder.com/discuss/353158032005734400 target=_blank rel=noopener>牛客———【数字IC后端岗】校招笔试如何准备？</a></p><h3 id=1什么是天线效应如何修复华为海思>1、什么是天线效应？如何修复？【华为海思】</h3><p>（生产过程中）由于等离子刻蚀法使金属刻蚀过程中收集大量空间静电电荷，当金属积累的静电电荷超过一定数量，形成的电势超过它所接连门栅所能承受的击穿电压时，晶体管就会被击穿，导致器件损坏，这就是天线效应。</p><p>在芯片生产过程中，暴露的金属线或者多晶硅（polysilicon）等导体，就象是一根根天线，会收集电荷（如等离子刻蚀产生的带电粒子）导致电位升高。天线越长，收集的电荷也就越多，电压就越高。若这片导体碰巧只接了MOS 的栅，那么高电压就可能把薄栅氧化层击穿，使电路失效，这种现象我们称之为“天线效应”。</p><p>修复的方法:核心原理，释放天线上的电荷。<br><a class=link href="https://blog.csdn.net/qq_38328278/article/details/118544550#:~:text=%E4%B8%89%E3%80%81%E8%A7%A3%E5%86%B3%E5%8A%9E%E6%B3%95%20*%203.1%20%E8%B7%B3%E7%BA%BF%E6%B3%95%20%E5%B0%86%E6%9C%89%E5%A4%A9%E7%BA%BF%E6%95%88%E5%BA%94%E7%9A%84%E9%87%91%E5%B1%9E%E7%BA%BF%E6%89%93%E6%96%AD%EF%BC%8C%E9%80%9A%E8%BF%87%E9%80%9A%E5%AD%94%E5%90%91%E4%B8%8A%E6%88%96%E5%90%91%E4%B8%8B%EF%BC%8C%E5%86%8D%E9%80%9A%E8%BF%87%E9%80%9A%E5%AD%94%E5%9B%9E%E5%88%B0%E8%AF%A5%E5%B1%82%E3%80%82%20%E8%B7%B3%E7%BA%BF%E7%BC%A9%E5%B0%8F%E4%BA%86%E9%87%91%E5%B1%9E%E8%BF%9E%E7%BA%BF%E7%9A%84%E9%95%BF%E5%BA%A6%EF%BC%8C%E5%9B%A0%E8%80%8C%E8%B5%B7%E5%88%B0%E5%87%8F%E5%B0%8F%E5%A4%A9%E7%BA%BF%E6%95%88%E5%BA%94%E7%9A%84%E4%BD%9C%E7%94%A8%E3%80%82%20%E4%BD%86%E9%80%9A%E5%AD%94%E7%9A%84%E7%94%B5%E9%98%BB%E8%BE%83%E5%A4%A7%EF%BC%8C%E4%BC%9A%E5%BD%B1%E5%93%8D%E8%8A%AF%E7%89%87%E7%9A%84%E6%97%B6%E5%BA%8F%EF%BC%8C%E5%B9%B6%E4%B8%94%E5%8F%AF%E8%83%BD%E5%9C%A8%E5%85%B6%E4%BB%96%E5%B1%82%E5%B8%A6%E6%9D%A5%E4%B8%B2%E6%89%B0%E7%9A%84%E5%BD%B1%E5%93%8D%E3%80%82,%E7%A7%91%E5%AD%A6%E5%90%88%E7%90%86%E7%9A%84PCB%E8%AE%BE%E8%AE%A1%E9%9C%80%E4%BB%8E%E7%94%B5%E6%BA%90%E6%8E%A7%E5%88%B6%E5%85%A5%E6%89%8B%EF%BC%8C%E7%A1%AE%E4%BF%9D%E5%9B%9E%E6%B5%81%E8%B7%AF%E5%BE%84%E4%BC%98%E5%8C%96%EF%BC%8C%E6%89%8D%E8%83%BD%E5%AE%9E%E7%8E%B0%E9%AB%98%E5%8F%AF%E9%9D%A0%E6%B7%B7%E5%90%88%E4%BF%A1%E5%8F%B7%E7%B3%BB%E7%BB%9F%E3%80%82%20%E7%BB%A7%E7%BB%AD%E8%AE%BF%E9%97%AE%20%E5%A4%A9%E7%BA%BF%E6%95%88%E5%BA%94%E7%9A%84%E4%BA%A7%E7%94%9F%E6%9C%BA%E7%90%86%E5%8F%8A%E6%B6%88%E9%99%A4%E6%96%B9%E6%B3%95%20%E5%AF%BC%E8%AF%BB%EF%BC%9A%E9%9A%8F%E7%9D%80%E5%B7%A5%E8%89%BA%E6%8A%80%E6%9C%AF%E7%9A%84%E5%8F%91%E5%B1%95%EF%BC%8C%E6%A0%85%E7%9A%84%E5%B0%BA%E5%AF%B8%E8%B6%8A%E6%9D%A5%E8%B6%8A%E5%B0%8F%EF%BC%8C%E9%87%91%E5%B1%9E%E7%9A%84%E5%B1%82%E6%95%B0%E8%B6%8A%E6%9D%A5%E8%B6%8A%E5%A4%9A%EF%BC%8C%E5%8F%91%E7%94%9F%E5%A4%A9%E7%BA%BF%E6%95%88%E5%BA%94%E7%9A%84%E5%8F%AF%E8%83%BD%E6%80%A7%E5%B0%B1%E8%B6%8A%E5%A4%A7%E3%80%82%20%E8%80%8C%E5%A4%A9%E7%BA%BF%E6%95%88%E5%BA%94%E5%88%99%E4%BC%9A%E5%AF%B9%E5%B0%8F%E5%9E%8B%E6%8A%80%E6%9C%AF%E9%A2%86%E5%9F%9F%E4%BA%A7%E7%94%9F%E9%9D%9E%E5%B8%B8%E5%A4%A7%E7%9A%84%E5%BD%B1%E5%93%8D%EF%BC%8C%E5%9B%A0%E4%B8%BA%E6%B3%84%E7%94%B5%E6%89%80%E5%B8%A6%E6%9D%A5%E7%9A%84%E6%8D%9F%E5%AE%B3%E5%BE%88%E5%8F%AF%E8%83%BD%E6%B3%A2%E5%8F%8A%E6%95%B4%E4%B8%AA%E6%A0%85%E6%9E%81%E3%80%82%20%E5%9B%A0%E6%AD%A4%EF%BC%8C%E6%9C%AC%E6%96%87%E5%AF%B9%E5%A4%A9%E7%BA%BF%E6%95%88%E5%BA%94%E7%9A%84%E4%BA%A7%E7%94%9F%E6%9C%BA%E7%90%86%E5%8F%8A%E6%B6%88%E9%99%A4%E5%A4%A9%E7%BA%BF%E6%95%88%E5%BA%94%E7%9A%84%E6%96%B9%E6%B3%95%E5%81%9A%E5%87%BA%E4%BA%86%E8%AE%A8%E8%AE%BA%E3%80%82%201.%E5%A4%A9%E7%BA%BF%E6%95%88%E5%BA%94%E7%AE%80%E5%8D%95%E4%BB%8B%E7%BB%8D%E5%A4%A9%E7%BA%BF%E6%95%88%E5%BA%94%E6%88%96%E7%AD%89%E7%A6%BB%E5%AD%90%E5%AF%BC%E8%87%B4%E6%A0%85%E6%B0%A7%E6%8D%9F%E4%BC%A4%E6%98%AF%E6%8C%87%EF%BC%9A%E5%9C%A8MOS%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E7%94%9F%E4%BA%A7%E8%BF%87%E7%A8%8B%E4%B8%AD%EF%BC%8C%E4%B8%80%E7%A7%8D%E5%8F%AF%E6%BD%9C%E5%9C%A8%E5%BD%B1%E5%93%8D%E4%BA%A7%E5%93%81%E4%BA%A7%E9%87%8F%E5%92%8C%E5%8F%AF%E9%9D%A0%E6%80%A7%E7%9A%84%E6%95%88%E5%BA%94%E3%80%82" target=_blank rel=noopener>天线效应产生原因及解决办法</a></p><p>（1）插入Diode二极管（保护二极管，反偏二极管）；
原理:在有天线效应的金属线上插入一个反向偏置的二极管。当金属线上积累的电荷达到一定程度时，二极管会导通(>0.7v)，形成到地的通路，从而释放积累的电荷，减少天线效应。</p><p>优点:可以有效抑制电荷积累，降低天线效应。<br>缺点:增加了芯片面积，不适用于大规模集成电路。</p><p>（2）向上跳线法<br>原理：跳线法通过打断有天线效应的金属线，然后通过通孔将其连接到其他金属层，再回到原层，以此来改变金属布线的长度和路径，从而降低天线效应。<br>类型：跳线法主要分为向上跳线和向下跳线两种方式。向上跳线是将金属线连接到天线层上一层，向下跳线则连接到下一层。</p><p>优点:相对简单，容易实现。<br>缺点:通孔会增加电阻，可能影响芯片的时序和串扰问题。</p><p>（3）size up cell<br>原理：增加 cell 的栅极面积（denominator 增大）→ 减小天线比<br>通过将原先的 cell 替换为更大版本的 cell（比如从 NAND2_X1 换成 NAND2_X4）：</p><p>$ \text{Antenna Ratio} = \frac{\text{未连接金属的面积}}{\text{栅极面积}} $</p><p>栅极面积增加（例如变成原来的 2 倍或 4 倍）；</p><p>天线比自然降低，可能就会小于工艺允许的最大值；</p><p>这样就避免了额外插入天线二极管、或断线、或插入 buffer 的复杂处理。</p><h3 id=2芯片tapeout前要做哪些检查华为海思>2、芯片tapeout前要做哪些检查？【华为海思】</h3><p>时序（setup/hold）检查，后仿，DRC/LVS，电气规则检查ERC，DFM（可制造性设计），LEC（等价性检查）</p><details><summary>点击展开所有详细信息</summary><p>✅ 1. 时序检查（Setup/Hold）</p><p>目的：确保芯片在工作频率下功能正确，不发生时序错误。</p><p>• Setup 检查：确保数据在时钟边沿到来前已稳定，满足 最小建立时间 要求。<br>• Hold 检查：确保数据在时钟边沿后仍保持足够时间不变，满足 保持时间 要求。<br>• 采用 STA 工具（如 PrimeTime），在多个 PVT（工艺、供电、温度）条件下验证时序。<br>• 执行 OCV、cross corner 分析及多模多库（MMMC）分析，增强时序可靠性。</p><p>────────────────────────</p><p>✅ 2. 后仿（Gate-level simulation with SDF）</p><p>目的：验证综合、布局布线后，在真实延迟条件下芯片功能是否正确。</p><p>• 生成 post-layout netlist 和时延文件（SDF）后执行门级仿真。<br>• 验证异步复位、锁存器、启动序列、扫描链、低功耗控制等关键功能。<br>• 检查 glitch、亚稳态及不可预测状态。<br>• 包括 scan chain、ATPG 模式及功能全覆盖仿真。</p><p>────────────────────────</p><p>✅ 3. DRC（Design Rule Check）设计规则检查</p><p>目的：确保芯片物理布局满足 Foundry 提供的制造工艺设计规则。</p><p>• 检查项目：金属宽度、间距、过孔密度、器件间隔、TSV/Pad 限制等。<br>• 通过 PDK 中的规则文件和工具（如 Calibre、IC Validator）自动检查。<br>• 所有 DRC 错误必须 100% 修复，才能提交流片申请。</p><p>────────────────────────</p><p>✅ 4. LVS（Layout Versus Schematic）版图与原理图对比</p><p>目的：确保最终版图与 RTL 描述的功能一致。</p><p>• 核对版图中每个晶体管及连接是否与 netlist 匹配。<br>• 避免误连、漏连和短接等错误。<br>• 工具有 Calibre LVS 和 PVS LVS。<br>• ECO 修改后需重新进行 LVS 校验。</p><p>────────────────────────</p><p>✅ 5. ERC（Electrical Rule Check）电气规则检查</p><p>目的：捕捉常见电气错误，如浮空输入、短路和电压兼容性问题。</p><p>• 常见检查：<br>  – 输入未驱动或浮空；<br>  – 电源与地的短接；<br>  – 跨电压域连接（需使用隔离 cell）；<br>  – IO 驱动中的电压不匹配。<br>• 对低功耗设计（多电压/多电源域）尤为重要。<br>• 常用工具包括 Calibre ERC 和 Synopsys IC Validator。</p><p>────────────────────────</p><p>✅ 6. DFM（Design for Manufacturability）可制造性检查</p><p>目的：提升芯片良率和生产可控性，预防制造缺陷。</p><p>• 包含检查：<br>  – 密度检查（metal density / slotting）；<br>  – 填充检查（dummy fill）；<br>  – 边缘放置错误；<br>  – 光刻热点检测。<br>• 根据 DFM 报告，工厂会反馈是否需要调整设计。</p><p>────────────────────────</p><p>✅ 7. LEC（Logic Equivalence Check）等价性检查</p><p>目的：确保综合后的 gate-level netlist 与 RTL 功能完全等价。</p><p>• 检查流程：<br>  – 比较 RTL（黄金模型）和 gate-level netlist（目标模型）的输入、输出及逻辑路径。<br>• 应用于综合后验证、ECO 及 Scan 插入后验证。<br>• 常用工具：Cadence Conformal、Synopsys Formality。</p><p>────────────────────────</p><p>补充性检查</p><p>检查项 说明<br>────────────────────────<br>IR Drop 分析 检查供电网络是否存在过大的电压下降，防止功能异常。<br>EM（电迁移）分析 检查金属线因电流过大而可能出现的迁移问题。<br>Crosstalk / SI 分析 分析耦合电容引起的时序干扰。<br>Antenna Check 检查天线效应，判断是否需要增加 diode 或断开连接。<br>Package/IO Check 验证 IO 电压、电流是否符合 Pad 规则以及电源完整性。</p><p>────────────────────────</p><p>总结</p><p>华为海思等先进芯片设计公司在 Tapeout 前必须确保以下几点：<br>功能正确（LEC、后仿） + 时序正确（STA） + 物理可靠（DRC/LVS/ERC/DFM） + 电气完整（IR Drop、EM、SI） + 制造可行（DFM）。</p><p>缺一不可，否则可能导致芯片白流（白片）和巨额损失。如果在流程中的任何工具或步骤遇到问题，请提供具体日志或报错信息，以便进一步分析解决。</p></details><h3 id=3闩锁效应是什么怎么产生如何解决格科微>3、闩锁效应是什么，怎么产生如何解决？【格科微】</h3><p>闩锁效应是CMOS工艺所特有的寄生效应，是指在芯片的电源和地之间存在一个低阻抗的通路，产生很大的电流，导致电路无法正常工作，甚至烧毁电路。严重会导致电路的失效，甚至烧毁芯片。闩锁效应是由NMOS的有源区、P衬底、N阱、PMOS的有源区构成的n-p-n-p结构产生的，当其中一个三极管正偏时，就会构成正反馈形成闩锁。避免闩锁的方法就是要减小衬底和N阱的寄生电阻，使寄生的三极管不会处于正偏状态</p><h3 id=4前后端的整个flow以及每一个步骤中会用到的工具芯原>4、前后端的整个flow，以及每一个步骤中会用到的工具【芯原】</h3><p>前端：
（1）规格制定
芯片规格，也就像功能列表一样，是客户向芯片设计公司（称为 Fabless，无晶圆设计公司）提出的设计要求，包括芯片需要达到的具体功能和性能方面的要求。
（2）详细设计
Fabless根据客户提出的规格要求，拿出设计解决方案和具体实现架构，划分模块功能。</p><p>（3）HDL编码
使用硬件描述语言（VHDL，Verilog HDL，业界公司一般都是使用后者）将模块功能以代码来描述实现，也就是将实际的硬件电路功能通过 HDL语言描述出来，形成 RTL（寄存器传输级）代码。</p><p>（4）仿真验证
仿真验证就是检验编码设计的正确性，检验的标准就是（1）中制定的规格。看设计是否精确地满足了规格中的所有要求。规格是设计正确与否的黄金标准，一切违反，不符合规格要求的，就需要重新修改设计和编码。设计和仿真验证是反复迭代的过程，直到验证结果显示完全符合规格标准。
仿真验证工具 Synopsys 的VCS，还有Cadence的NC-Verilog。</p><p>（5）逻辑综合――Design Compiler
仿真验证通过，进行逻辑综合。逻辑综合的结果就是把设计实现的 HDL代码翻译成门级网表 netlist。综合需要设定约束条件，就是你希望综合出来的电路在面积，时序等目标参数上达到的标准。逻辑综合需要基于特定的综合库，不同的库中，门电路基本标准单元（standard cell）的面积，时序参数是不一样的。所以，选用的综合库不一样，综合出来的电路在时序，面积上是有差异的。 一般来说，综合完成后需要再次做仿真验证（这个也称为后仿真，之前的称为前仿真）
逻辑综合工具 Synopsys 的 Design Compiler。</p><p>（6）STA
Static Timing Analysis（STA），静态时序分析，这也属于验证范畴，它主要是在时序上对电路进行验证，检查电路是否存在建立时间（setup time）和保持时间（hold time）的违例（violation） 。这个是数字电路基础知识，一个寄存器出现这两个时序违例时，是没有办法正确采样数据和输出数据的，所以以寄存器为基础的数字芯片功能肯定会出现问题。
STA工具有Synopsys 的Prime Time。</p><p>（7）形式验证
这也是验证范畴，它是从功能上（STA 是时序上）对综合后的网表进行验证。常用的就是等价性检查方法，以功能验证后的 HDL 设计为参考，对比综合后的网表功能，他们是否在功能上存在等价性。这样做是为了保证在逻辑综合过程中没有改变原先 HDL描述的电路功能。
形式验证工具有 Synopsys 的Formality。</p><p>前端设计的流程暂时写到这里。从设计程度上来讲，前端设计的结果就是得到了芯片的门级网表电路。</p><p>后端：
（1）DFT
Design For Test，可测性设计。芯片内部往往都自带测试电路，DFT的目的就是在设计的时候就考虑将来的测试。DFT的常见方法就是，在设计中插入扫描链，将非扫描单元（如寄存器）变为扫描单元。关于 DFT，有些书上有详细介绍，对照图片就好理解一点。 DFT
工具 Synopsys 的DFT Compiler</p><p>（2）布局规划(FloorPlan)
布局规划就是放置芯片的宏单元模块，在总体上确定各种功能电路的摆放位置，如 IP模块，RAM，I/O引脚等等。布局规划能直接影响芯片最终的面积。</p><p>（3）CTS
Clock Tree Synthesis，时钟树综合，简单点说就是时钟的布线。由于时钟信号在数字芯片的全局指挥作用，它的分布应该是对称式的连到各个寄存器单元，从而使时钟从同一个时钟源到达各个寄存器时，时钟延迟差异最小。这也是为什么时钟信号需要单独布线的原因。</p><p>（4）布线(Place & Route)
这里的布线就是普通信号布线了，包括各种标准单元（基本逻辑门电路）之间的走线。比如我们平常听到的 0.13um 工艺，或者说 90nm 工艺，实际上就是这里金属布线可以达到的最小宽度，从微观上看就是MOS管的沟道长度。
2-4的工具有Synopsys的ICC/ICC2和Cadence的Innovus</p><p>（5）版图物理验证
对完成布线的物理版图进行功能和时序上的验证，验证项目很多，如 LVS（Layout Vs Schematic）验证，简单说，就是版图与逻辑综合后的门级电路图的对比验证；DRC（Design Rule Checking） ：设计规则检查，检查连线间距，连线宽度等是否满足工艺要求ERC（Electrical Rule Checking） ：电气规则检查，检查短路和开路等电气 规则违例；等等。
工具为Mentor的calibre</p><p>（6）寄生参数提取
由于导线本身存在的电阻，相邻导线之间的互感,耦合电容在芯片内部会产生信号噪声，串扰和反射。这些效应会产生信号完整性问题，导致信号电压波动和变化，如果严重就会导致信号失真错误。提取寄生参数进行再次的分析验证，分析信号完整性问题是非常重要的。
工具 Synopsys的 Star-RCXT。
（7） STA
（8） post-simulation(前仿是功能仿真，后仿真需要考虑门和线延迟)，动态时序仿真，是对加入了延时信息的网表文件进行的仿真，目的是验证时序以及功能都正确。它主要应用在异步逻辑、多周期路径、错误路径的验证中。需要布局布线后生成的网表文件.v和SDF文件.sdf。</p><details><summary>点击展开所有详细信息</summary>前端和后端设计流程是芯片设计（特别是数字IC）的两个主要阶段。以下是整个 flow 的详细分解，并列出了每一步常用的工具：<hr><p>💡 一、前端设计流程（Front-End）</p><p>前端主要关注芯片的功能实现和时序验证，通常基于 RTL（寄存器传输级）代码。</p><div class=table-wrapper><table><thead><tr><th>阶段</th><th>内容描述</th><th>常用工具</th></tr></thead><tbody><tr><td>1. 规格定义（Spec）</td><td>定义芯片的功能、性能、功耗、接口等需求</td><td>Word / Excel / 文档工具</td></tr><tr><td>2. 架构设计</td><td>定义模块划分、通信方式、时钟域、功耗域等</td><td>手动设计、Visio / Draw.io</td></tr><tr><td>3. RTL 编码</td><td>使用 Verilog / VHDL 进行功能逻辑描述</td><td>VSCode, VIM, Emacs, Vivado, Design Compiler（用于综合前检查）</td></tr><tr><td>4. 功能仿真（Simulation）</td><td>使用 Testbench 验证 RTL 是否符合功能需求</td><td>ModelSim, VCS, XSIM, Riviera-PRO</td></tr><tr><td>5. 形式验证（Formal）</td><td>静态方式验证 RTL 是否存在死锁、冲突等逻辑问题</td><td>JasperGold, VC Formal</td></tr><tr><td>6. 时序约束编写</td><td>编写 .sdc（Synopsys Design Constraints）时序约束</td><td>手写 or 使用工具生成</td></tr><tr><td>7. RTL 综合（Synthesis）</td><td>将 RTL 转换成门级网表（Gate-level Netlist）</td><td>Synopsys Design Compiler, Cadence Genus</td></tr><tr><td>8. 功能等价验证（LEC）</td><td>验证综合后的网表与原始 RTL 是否等价</td><td>Conformal LEC</td></tr></tbody></table></div><p>🛠️ 二、后端设计流程（Back-End）</p><p>后端主要关注芯片物理实现，保证其在物理上可行并满足性能要求。</p><div class=table-wrapper><table><thead><tr><th>阶段</th><th>内容描述</th><th>常用工具</th></tr></thead><tbody><tr><td>1. Floorplan（平面图）</td><td>芯片初始布局，决定核心区域、IO 放置等</td><td>Innovus, ICC2, Aprisa</td></tr><tr><td>2. Power Planning</td><td>电源网络设计，如 VDD/VSS 分布、power ring 等</td><td>Innovus, RedHawk（IR drop 分析）</td></tr><tr><td>3. Placement（布局）</td><td>把门级网表中的单元在芯片上进行物理位置布局</td><td>Innovus, ICC2</td></tr><tr><td>4. CTS（时钟树综合）</td><td>构建稳定的时钟网络，使所有单元得到同步时钟</td><td>Innovus CTS</td></tr><tr><td>5. Routing（布线）</td><td>连接所有逻辑单元引脚，并满足 DRC、timing 等约束</td><td>Innovus, ICC2</td></tr><tr><td>6. 时序分析 STA</td><td>静态时序分析，检查 setup/hold violations</td><td>PrimeTime, Tempus</td></tr><tr><td>7. DRC（版图规则检查）</td><td>确保物理布局满足制造工艺的规则</td><td>Calibre, Pegasus</td></tr><tr><td>8. LVS（电路布局一致性）</td><td>比较网表与版图，确保物理布局和逻辑一致</td><td>Calibre LVS</td></tr><tr><td>9. IR drop / EM 分析</td><td>电源完整性分析，检查电压下降和电迁移等问题</td><td>RedHawk, Voltus</td></tr><tr><td>10. 寄生参数提取（PEX）</td><td>从布线中提取电容、电阻信息，用于后仿和时序分析</td><td>StarRC, QRC</td></tr><tr><td>11. 后仿（Gate-level sim）</td><td>含寄生的门级网表后仿，验证综合后逻辑功能及时序</td><td>VCS, ModelSim</td></tr><tr><td>12. ECO（工程变更）</td><td>在物理设计完成后，对逻辑功能进行修改</td><td>ECO 工具 + 手动 + LEC 校验</td></tr><tr><td>13. GDSII 导出（流片数据）</td><td>生成最终 GDS 文件，提供给 Foundry 进行制造</td><td>Innovus, ICC2</td></tr></tbody></table></div><p>📦 三、Tape-out 前检查清单</p><p>在正式流片之前，需完成：</p><ul><li>✅ STA 时序收敛</li><li>✅ DRC 无错误</li><li>✅ LVS 正确</li><li>✅ 功能仿真通过（后仿）</li><li>✅ ERC 电气规则检查</li><li>✅ LEC 等价性检查</li><li>✅ DFM 检查（可制造性分析）</li><li>✅ Sign-off 签核（IR drop, EM, 功耗）</li></ul><p>如需我为你输出一份“流程图”或“文档版清单”，也可以告诉我。</p></details><h3 id=5低功耗设计方法华为海思>5、低功耗设计方法【华为海思】</h3><p>前端来讲：
（1）采用合适的编码算法<br>（2）门控时钟<br>（3）操作数隔离技术<br>（4）综合中：相位分配，引脚互换，插入缓冲器<br>（5）多阈值单元，非关键路径上采用高阈值器件，对于关键路径上，采用的是低阈值器件。<br>后端上来讲：对于设计中翻转频繁的节点，采用低电容金属层布线。尽量缩短翻转率高的线长。采用低功耗为目的时钟树。<br>（1）静态功耗: a. 在非关键路径用HVT cell； b. power shutfown c. 减少decap cell d. 降温散热；<br>（2）动态功耗：a. 降压；b. 限制transition time c. 非关键时钟降频；d. 高频信号减少线长；e, 体偏置；f. 非关键路径用HVT Cell；g. MSMV；h. power domain；i. DVFS；j. clock gating；k. power gating</p><h3 id=6芯片的漏电和下面哪些因素有关bcd-大疆>6、芯片的漏电和下面哪些因素有关（BCD） 【大疆】</h3><p>A 频率 B 电压 C温度 D 工艺<br>解析：影响漏电流的因素: (1)工艺；(2)电压；(3)温度(温度越高，阈值电压Vth越小)，没有频率(影响动态功耗)</p><h3 id=7以下哪些变化存在功耗消耗abcd-大疆>7、以下哪些变化存在功耗消耗（ABCD） 【大疆】</h3><p>A只有数据信号翻转 B只有复位信号翻转<br>C只有时钟信号翻转 D所以信号都不翻转<br>解析：不翻转也有静态功耗</p><h3 id=8消除噪声的方法-amd>8、消除噪声的方法 【AMD】</h3><p>消除噪声的方法:<br>(1) Shielding (2) Deep n-well (3) Isolating a block (4) guard ring</p><h3 id=9设计门电路实现以下波形-联发科>9、设计门电路实现以下波形。 【联发科】</h3><p><img src=/p/job/assert/image.png width=315 height=80 srcset="/p/job/assert/image_hu_ae61efcb8ce55d63.png 480w, /p/job/assert/image_hu_13c3018923b390ef.png 1024w" loading=lazy alt="alt text" class=gallery-image data-flex-grow=393 data-flex-basis=945px><br><img src=/p/job/assert/image-1.png width=510 height=165 srcset="/p/job/assert/image-1_hu_f15641718ea9cc.png 480w, /p/job/assert/image-1_hu_a5ee1e6582f780fd.png 1024w" loading=lazy alt="alt text" class=gallery-image data-flex-grow=309 data-flex-basis=741px></p><p>解析：先设计一个2分频电路，然后再用clk_in的低电平把二分频的波形过滤一下即可。</p><h3 id=10关于跨时钟域电路的设计以下说法正确的是d-乐鑫提前批>10、关于跨时钟域电路的设计，以下说法正确的是（D） 【乐鑫提前批】</h3><p>A: 信号经两级D触发器同步后即可进行跨时钟域传递
B: 跨时钟域电路存在亚稳态风险，应当避免使用
C: 跨时钟域电路中一定存在亚稳态
D: 采用单一时钟的电路也可能产生亚稳态
解析：单一时钟不满足setup/hold要求也会出现亚稳态的。</p><h3 id=11nand和nor-flash的主要区别是1nand中常存在坏块-2nand容量可以做到很大3nand写入速度比较快-4nor-flash读出速度比较快-乐鑫提前批>11、NAND和NOR Flash的主要区别是1.（NAND）中常存在坏块， 2.（NAND）容量可以做到很大，3.（NAND）写入速度比较快， 4.（NOR Flash）读出速度比较快。 【乐鑫提前批】</h3><p>解析：NOR容量小，NAND容量大;NOR读速度快，NAND擦写速度快;NAND会出现坏区</p><h3 id=12可以正常工作的数字电路芯片中一定不存在亚稳态-错-大疆创新>12、可以正常工作的数字电路芯片中一定不存在亚稳态 (错) 【大疆创新】</h3><p>解析：比如跨时域所用的两级触发器，第一级是会出现亚稳态的，第二级就得到消除。</p><h3 id=13关于网表仿真的描述正确的是d--大疆创新>13、关于网表仿真的描述正确的是：（D ） 【大疆创新】</h3><p>A 为了保证芯片的正常工作，即使在时间和资源紧张的情况下，也需要将所有RTL仿真用例都进行网表仿真并且确保通过<br>B 网表仿真的速度比RTL仿真的速度更快<br>C 网表仿真不能发现实现约束的问题<br>D 网表仿真可以发现电路设计中的异步问题<br>解析：网表仿真：通过网表反标标准延时格式文件（SDF）进行仿真，仿真速度较RTL仿真慢，由于标准延时格式文件通过SDC约束和单元逻辑延时和线网延时而来，可以发现约束问题
如果设计的规模较大的话，网表仿真所耗费的时间就比较长（所以B选项错误），所以常采用形式验证手段来保证门级网表在功能上与RTL设计保持一致（所以A选项错误），配合静态时序分析工具保证门级网表的时序。网表仿真中的门级仿真可以发现异步问题（所以D选项正确）。</p><h3 id=14sdf文件在ic哪个阶段使用文件包含了哪些信息-复旦微>14、SDF文件在IC哪个阶段使用？文件包含了哪些信息？ 【复旦微】</h3><p>答：静态时序分析和后仿真(前仿真是功能仿真，时序为理想；而后仿真包含时序信息，会包含时序验证)。后仿的时候通过反标SDF得到真正的时序信息。
SDF包含了线延时和单元门延时。</p><h3 id=15请解释一下d触发器和latch的区别请解释一下同步复位和异步复位的区别及优缺点-联芸>15、请解释一下D触发器和latch的区别。请解释一下同步复位和异步复位的区别及优缺点。 【联芸】</h3><p>(1) latch锁存器: 电平触发。当使能信号有效时通路，相反无效时保持输出。容易产生毛刺。门级电路latch消耗的资源少。但是如果在FPGA中，没有latch资源(有D触发器)，因此需要多个LE才能实现。<br>(2) D触发器：边沿触发。仅在时钟有效沿到来时传递数据。不会产生毛刺。<br>(3)同步复位：只有在时钟有效沿到来时，复位信号才起作用。优点: a. 有利于仿真器仿真； b. 使电路成为100%的同步时序电路，便于时序分析；c. 过滤毛刺。 缺点: a. 大多数库只有异步DFF，所以需要额外资源搭建同步复位DFF; b. 复位信号的宽度必须大于一个时钟周期。<br>(4)异步复位：只要有复位信号就能马上复位。优点：a. 节省资源；b. 设计相对简单; 缺点: a. 复位信号易受到毛刺; b. 复位释放的时候容易出现亚稳态问题。</p><h3 id=16已知某种工艺商提供下面四种标准单元库hvt_c30-hvt_c40-lvt_c30-lvt_c40其中hvt表示high-threshold-voltagelvt表示low-threshold-voltagec30和c40表示channel-length数值的大小问哪种器件静态功耗有优势哪种器件的速度有优势-比特大陆>16、已知某种工艺商提供下面四种标准单元库，HVT_C30, HVT_C40, LVT_C30, LVT_C40，其中HVT表示high threshold voltage，LVT表示low threshold voltage，C30和C40表示channel length数值的大小。问：哪种器件静态功耗有优势？哪种器件的速度有优势？ 【比特大陆】</h3><p>答：HVT_C40静态功耗有优势。因为阈值电压越高，沟道长度越长，漏电流越小。<br>LVT_C30速度有优势，阈值电压越小，沟道长度越短，饱和电流越高。</p><h3 id=17why-power-stripes-routed-in-the-top-metal-layers>17.Why power stripes routed in the top metal layers?</h3><p>为什么电源走线选用最上面的金属层？</p><blockquote><p>难度：1</p></blockquote><p>难度指数:</p><blockquote><p>1:常识&ndash;无论是否有工作经验，都应该准确回答<br>2:简单&ndash;只要做过一点后端的设计，就应该明白<br>3:一般&ndash;有实际工作经验一年左右，做过2个以上真正的设计，应该可以答上来<br>4:较难&ndash;在这个特定的领域有较多的研究，并积累了一定的经验<br>5:很难&ndash;基本上是专家级的牛人了！</p></blockquote><p>A:</p><ol><li>顶层金属层电阻最小，能承载更大电流，IR drop小。</li><li>布线冲突最少，利于形成大面积电源网络,减少寄生电容和串扰。低层利用率较高，用来做power的话会占用一些有用的资源，比如std cell 通常是m1 Pin</li><li>EM能力不一样，一般顶层是低层的2~3倍。更适合电源布线</li><li>减小延迟（拥挤情况下走线长）与热量积累</li><li>穿越多个模块/IP：上层金属能轻松跨越各个 IP block，实现供电覆盖。
反过来，底层的 IP block 通常不能被穿越，空间也更局限</li></ol><h3 id=18why-do-you-use-alternate-routing-approach-hvhvhv-horizontal-vertical-horizontal-vertical-horizontal-vertical>18.Why do you use alternate routing approach HVH/VHV (Horizontal-Vertical-Horizontal/ Vertical-Horizontal-Vertical)?</h3><p>为什么要使用横竖交替的走线方式？ （感觉这个问题比较弱智，但是号称是intel的面试问题，晕！我憧憬和向往的圣地啊！！！）</p><blockquote><p>难度：1</p></blockquote><p>A:</p><ol><li>减少串扰（Crosstalk）干扰：交替的方向可以降低相邻金属层之间的电容耦合。如果两个相邻层都是同方向（比如都是水平方向），那么它们之间就容易产生电容耦合，导致信号干扰、延迟增加甚至信号完整性问题</li><li>简化布线规则与提升可路由性，便于使用布线工具自动优化</li><li>配合设计规则检查（DRC）更容易通过</li></ol><h3 id=19-how-to-fix-x-talk-violation>19. How to fix x-talk violation？</h3><p>如何解决线间干扰？ (（应该至少有5大类解决办法，wire spacing, shielding, change layer之类的只算其中1类）)</p><blockquote><p>难度：4</p></blockquote><ol><li>upsize victim net driver, downsize aggressor net driver</li><li>increase wire space, shielding, change layer，change wire width</li></ol><p>Increase wire spacing：加大两根线之间的距离，降低寄生电容耦合。</p><p>Shielding：在受害者与攻击者之间加接地/电源线，屏蔽电磁干扰。</p><p>Change layer：换到耦合少的层（如低金属密度、厚介电层的层）。</p><p>Change wire width：增宽导线可降低单位长度上的电阻和提高信号完整性</p><ol start=3><li>insert butter in victim net</li></ol><p>原因：</p><ul><li>长线更易受串扰：导线越长，电容和电感耦合越大，串扰越严重</li><li>插入缓冲器（Buffer）相当于将长导线分割成若干段，每段的耦合电容/电感减小，从而降低耦合强度，限制串扰传播范围。</li><li>缓冲器是有源器件，它会重新驱动输出信号。</li><li>上一级网络受到的串扰不会“直接传递”到下一级，因为缓冲器把其<strong>终止在当前级</strong>，仅把自身输出给后面。</li></ul><ol start=4><li>把与victim net相连的输入端改成Hi-Vth的单元</li></ol><p>高阈值电压单元对电压扰动的灵敏度较低，因此能更好地抗串扰；</p><p>特别在输入端使用 Hi-Vth，可增加 noise margin。</p><ol start=5><li>改变信号的 timing window</li></ol><p>如果 aggressor 和 victim 的信号切换时序错开（即非重叠的时间窗口），即使存在耦合电容，也不会形成严重干扰</p><h3 id=20-what-would-you-do-in-order-to-not-use-certain-cells-from-the-library>20. What would you do in order to not use certain cells from the library?</h3><p>如何禁止使用库里面的某些单元？</p><blockquote><p>难度：1</p></blockquote><p>禁用就用set_dont_use<br>禁止修改就用set_dont_touch</p><h3 id=21-during-the-synthesis-what-type-of-wire-load-model-are-often-used>21. During the synthesis, what type of wire load model are often used?</h3><p>做RTL综合时，经常使用的wire load model有哪几种？</p><blockquote><p>难度：2</p></blockquote><p>在综合时，除了用ZWLM(zero wire load model)[]，或者不同K值的wire load model以外，还有一个基于物理位置（距离）的wire load model，在Cadence的RC中叫PLE，Synopsys叫DC Ultra Topographical</p><p>背景：<br>在数字电路设计中的 RTL 综合（RTL Synthesis） 过程中，Wire Load Models 用于估计信号传输时的延迟和功耗。这些模型通过将布线对电路的影响考虑进去，帮助综合工具做出合理的时序、面积和功耗优化决策。</p><details><summary>详细解释</summary><ol><li>Zero Wire Load Model（ZWLM）</li></ol><p>定义：此模型假设所有的信号线都具有零的电容和延迟，即没有任何布线带来的电容影响。</p><p>应用场景：通常用于早期设计阶段或当设计工具的目标是尽可能地减少信号的布线延迟影响时。由于这种模型没有考虑到布线电容，它适合用来做快速原型设计，但会导致计算出的时序不准确。</p><p>优缺点：</p><p>优点：计算速度快，适用于初步设计。</p><p>缺点：不真实，因为电路中的布线总会带来一定的延迟和功耗。</p><ol start=2><li>Traditional Wire Load Model（基于K值的WLM）</li></ol><p>定义：这种模型通过参数 K（通常是电容与信号长度或连接数量的比例）来估算布线电容。综合工具根据设计中的信号连接数量和布局来估算布线的电容和延迟。</p><p>应用场景：适用于那些信号连接相对简单且布线关系较为规则的设计。这种模型假设电容是与布线长度或连接数量线性相关的。</p><p>优缺点：</p><p>优点：计算比较简单，适合一些常见的、规则化的设计。</p><p>缺点：它不能精确考虑电路中复杂的布线结构，尤其是在设计中存在较大物理差异或布局时。</p><ol start=3><li>Topographical Wire Load Model（基于物理位置的WLM）</li></ol><p>定义：该模型基于电路中的实际物理布局进行建模，考虑了布线的具体物理距离、层次结构和其他布局细节。在 Cadence 中称之为 PLE（Physical Layout Extraction），而在 Synopsys 中称之为 DC Ultra Topographical。</p><p>应用场景：这种模型适用于高精度的设计，尤其是在复杂布局和大规模集成电路中。它能够考虑到每条信号线的具体物理长度、阻抗和电容，提供更为准确的时序分析和功耗估算。</p><p>优缺点：</p><p>优点：提供非常准确的估算，能够反映复杂布局的电容影响。</p><p>缺点：计算开销大，需要更多的资源和时间进行模拟。</p><p>总结：</p><p>ZWLM：假设没有布线影响，适用于快速估算，适合初步设计阶段。</p><p>基于K值的WLM：适合常见的布线情况，计算简单但不精确。</p><p>Topographical WLM：基于物理布局，最精确，但计算复杂，适用于精密设计和布局。</p></details><h3 id=22-what-types-of-delay-model-are-used-in-digital-design-数字ic设计中有多少种类型的delay-model>22. What types of delay model are used in digital design? (数字IC设计中有多少种类型的delay model)</h3><p>答案就是你说的“NLDM，CCS，和ECSM”，还有一个现在基本不用了的&ndash;LDM</p><details>1. NLDM (Non-Linear Delay Model)
定义：非线性延迟模型（NLDM）考虑了信号传播的非线性特性，尤其是在较大负载或较长布线的情况下。它通过对延迟和电容之间的关系进行非线性拟合来计算延迟。<p>特点：NLDM 通常用于高精度的延迟建模，特别是在复杂设计中，能够精确描述延迟与电容、负载的非线性关系。</p><p>应用场景：适用于需要更高精度时序估算的复杂电路，特别是当负载较大或信号传播路径较长时。</p><ol start=2><li>CCS (Constant Current Source Model)
定义：恒定电流源模型（CCS）假设每个门电路的驱动能力是常数，且与输入电压变化无关。CCS 延迟模型以恒定的电流源来描述门电路的电流驱动特性，并根据负载电容来计算延迟。</li></ol><p>特点：这种模型通过一个简化的电流源模型来估算门电路的延迟，适用于一些简单设计中的时序计算。</p><p>应用场景：适用于电流驱动能力较为稳定、较简单的电路。</p><ol start=3><li>ECSM (Elmore Delay Model)
定义：Elmore 延迟模型（ECSM）是一种基于 RC 网络的经典延迟模型，通过对电路中的电阻和电容进行加权计算，给出信号传播延迟的估算值。它通过 RC 等效电路分析信号的传输延迟。</li></ol><p>特点：ECSM 以 RC 网络的等效模型来计算延迟，比较简单并且计算速度较快，适用于较为规则的电路。</p><p>应用场景：适用于大部分常规的数字电路设计，尤其在布线延迟较为均匀时使用广泛。</p><ol start=4><li>LDM (Linear Delay Model) — 已不常用
定义：线性延迟模型（LDM）假设延迟与电容之间的关系是线性的，即延迟与电容成正比。LDM 是最早期的延迟模型之一，已逐渐被更精确的模型所取代。</li></ol><p>特点：LDM 模型计算简单，但没有考虑非线性效应，适用于非常简单的设计或不需要高精度估算的场合。</p><p>应用场景：由于其简化的假设，现在几乎不再使用，特别是在现代复杂的数字设计中。</p><p>总结：
NLDM：精确的非线性延迟模型，适用于复杂电路和高精度要求的设计。</p><p>CCS：基于恒定电流源的模型，适用于简单设计和较为稳定的驱动能力。</p><p>ECSM：基于 RC 网络的经典延迟模型，计算速度快，适用于大多数标准数字电路。</p><p>LDM：已不常用，线性假设使得其在现代设计中精度不够。</p></details><p>Wire Load Model (WLM) 和 Delay Model 都是数字设计中用于评估时序、延迟和功耗的工具，但它们有不同的关注点和计算方式。它们之间有一定的关系，但也有各自独立的作用。<br>WLM 主要关注的是布线的电容特性，而 Delay Model 则更侧重于逻辑元件的延迟。它们相辅相成，WLM 提供了 Delay Model 需要的输入，而 Delay Model 通过这些输入来计算信号传播的延迟。</p><h3 id=23-how-delays-are-characterized-using-wlm-wire-load-model>23. How delays are characterized using WLM (Wire Load Model)?</h3><p>使用一般的WLM （不是zero WLM，也不是按照物理位置算的DCT），DC是如何计算delay的？</p><blockquote><p>难度：2</p></blockquote><p>一条Timing path上的Delay有2部分组成，Cell Delay + NetDelay。<br>在ＤＣ中，Net Delay应该来说就是有ＷＬＭ中得到的，而Cell Delay就是根据WLM中得到的input Tran跟Cell 的output load通过查表得到Cell delay。</p><p>既然问的是如何使用WLM来计算延迟，那一定是net delay了，其实这是一个小坑，看你知道不知道WLM是用来计算什么的延迟。</p><p>现在问题变得直接了，就是考你WLM的具体用法&ndash;如何计算出net的R和C的？</p><p>DC在计算延时的时候，主要根据输出的tansition 和net的RC值来计算。<br>output tansition是由驱动cell的input tansition和load通过查表得到的<br>而net的rc就要根据所选取的wrie load model来计算，计算时和输出的fanout决定</p><p>以smic13的smic13_wl10为例
wire_load(&ldquo;smic13_wl10&rdquo;) {
resistance : 8.5e-8;
capacitance : 1.5e-4;
area : 0.7;
slope : 66.667;
fanout_length (1,66.667);}
根据fanout值，由fanout(1,66.667)可以得出互连线长度为66.667，然后根据resistance和capacitance计算出互连线电容为1.5e-4<em>66.667，互连线电阻为8.5e-8</em>66.667
，当然如果扇出值表中没有，就会用到slope，例如扇出为3时，此时估算的互连线长度为1*66.667+（3-1）*slope，再计算出RC值，然后DC由此计算net的延时</p><h3 id=24there-are-source-clock-clka-create_clock-and-generated-clock-clkb-by-clka>24.There are source clock clka (create_clock), and generated clock clkb by clka.</h3><p>In pre-CTS netlist, there is network latency in clka, how this latency propagates to clkb?
In post-CTS netlist, What you need to do for this network latency?</p><p>假设有两个时钟，原始为clka，生成的时钟为clkb，
在没有时钟树的网表中，clka的network latency会自动传递到clkb上吗？clkb的latency如何描述？<br>在生成时钟树的网表中，如何处理network latency? clkb的latency又如何描述？</p><blockquote><p>难度：3</p></blockquote><p>A：<br>1）latency会自动传到clkb上<br>2）去掉clock network latency，让工具自己算</p><h3 id=25there-are-source-clock-clka-create_clock-and-generated-clock-clkb-by-clka-how-do-you-specify-them-in-cts-spec-file-assume-there-is-real-timing-path-between-clka-and-clkb>25.There are source clock clka (create_clock), and generated clock clkb by clka. how do you specify them in CTS spec file? Assume there is real timing path between clka and clkb.</h3><p>clkb是clka的生成时钟，在CTS的spec文件中如何定义这两个时钟？假设clka和clkb之间的FF有时序收敛的要求。</p><blockquote><p>难度：3</p></blockquote><p>在CTS的spec文件中定义 clka 是 root，clkb 为 through pin，再加上那些应该有的skew，transition，insertion delay等就好了，
其它的事CTS会给你做</p><h3 id=26>26.</h3></section><footer class=article-footer><section class=article-tags></section><section class=article-copyright><svg class="icon icon-tabler icon-tabler-copyright" width="24" height="24" viewBox="0 0 24 24" stroke-width="2" stroke="currentColor" fill="none" stroke-linecap="round" stroke-linejoin="round"><path stroke="none" d="M0 0h24v24H0z"/><circle cx="12" cy="12" r="9"/><path d="M14.5 9a3.5 4 0 100 6"/></svg>
<span>Licensed under CC BY-NC-SA 4.0</span></section></footer><link rel=stylesheet href=https://cdn.jsdelivr.net/npm/katex@0.16.9/dist/katex.min.css integrity=sha384-n8MVd4RsNIU0tAv4ct0nTaAbDJwPJzDEaqSD1odI+WdtXRGWt2kTvGFasHpSy3SV crossorigin=anonymous><script src=https://cdn.jsdelivr.net/npm/katex@0.16.9/dist/katex.min.js integrity=sha384-XjKyOOlGwcjNTAIQHIpgOno0Hl1YQqzUOEleOLALmuqehneUG+vnGctmUb0ZY0l8 crossorigin=anonymous defer></script><script src=https://cdn.jsdelivr.net/npm/katex@0.16.9/dist/contrib/auto-render.min.js integrity=sha384-+VBxd3r6XgURycqtZ117nYw44OOcIax56Z4dCRWbxyPt0Koah1uHoK0o4+/RRE05 crossorigin=anonymous defer></script><script>window.addEventListener("DOMContentLoaded",()=>{const e=document.querySelector(".main-article");renderMathInElement(e,{delimiters:[{left:"$$",right:"$$",display:!0},{left:"$",right:"$",display:!1},{left:"\\(",right:"\\)",display:!1},{left:"\\[",right:"\\]",display:!0}],ignoredClasses:["gist"]})})</script></article><aside class=related-content--wrapper><h2 class=section-title>Related content</h2><div class=related-content><div class="flex article-list--tile"><article class=has-image><a href=/p/asic%E5%85%A8%E6%B5%81%E7%A8%8B/><div class=article-image><img src=/p/asic%E5%85%A8%E6%B5%81%E7%A8%8B/cover.b580b18221da63ab241da531b1bf7b47_hu_ae49fb570b958579.png width=250 height=150 loading=lazy alt="Featured image of post ASIC全流程" data-hash="md5-tYCxgiHaY6skHaUxsb97Rw=="></div><div class=article-details><h2 class=article-title>ASIC全流程</h2></div></a></article><article class=has-image><a href=/p/%E4%B8%80%E4%BA%9B%E8%8A%AF%E7%89%87%E8%AE%BE%E8%AE%A1%E7%9A%84%E5%86%B7%E7%9F%A5%E8%AF%86/><div class=article-image><img src=/p/%E4%B8%80%E4%BA%9B%E8%8A%AF%E7%89%87%E8%AE%BE%E8%AE%A1%E7%9A%84%E5%86%B7%E7%9F%A5%E8%AF%86/cover.cf5c728ff4c7ddcf6d4d9fef31ea879b_hu_692644d76cb307.png width=250 height=150 loading=lazy alt="Featured image of post 一些芯片设计的冷知识" data-hash="md5-z1xyj/TH3c9tTZ/vMeqHmw=="></div><div class=article-details><h2 class=article-title>一些芯片设计的冷知识</h2></div></a></article><article class=has-image><a href=/p/%E6%89%AB%E6%8F%8F%E9%93%BE%E6%B5%8B%E8%AF%95scan-chain/><div class=article-image><img src=/p/%E6%89%AB%E6%8F%8F%E9%93%BE%E6%B5%8B%E8%AF%95scan-chain/cover.5acbaa8fb8283351141d233e0f377202_hu_a0edbd351c29f1fa.png width=250 height=150 loading=lazy alt="Featured image of post 扫描链测试（scan chain）" data-hash="md5-Wsuqj7goM1EUHSM+DzdyAg=="></div><div class=article-details><h2 class=article-title>扫描链测试（scan chain）</h2></div></a></article><article><a href=/p/ic_%E5%90%8E%E7%AB%AF%E8%BE%93%E5%85%A5%E6%96%87%E4%BB%B6/><div class=article-details><h2 class=article-title>IC_后端输入文件</h2></div></a></article><article class=has-image><a href=/p/ic%E5%89%8D%E7%AB%AF%E8%AE%BE%E8%AE%A1%E7%BB%83%E4%B9%A0/><div class=article-image><img src=/p/ic%E5%89%8D%E7%AB%AF%E8%AE%BE%E8%AE%A1%E7%BB%83%E4%B9%A0/cover.f2b72e12907f0ba1d2d1b91cbd507f55_hu_b4d2222fa2fe910.png width=250 height=150 loading=lazy alt="Featured image of post IC前端设计练习" data-hash="md5-8rcuEpB/C6HS0bkcvVB/VQ=="></div><div class=article-details><h2 class=article-title>IC前端设计练习</h2></div></a></article></div></div></aside><div class=disqus-container></div><style>.disqus-container{background-color:var(--card-background);border-radius:var(--card-border-radius);box-shadow:var(--shadow-l1);padding:var(--card-padding)}</style><script>window.addEventListener("onColorSchemeChange",e=>{typeof DISQUS=="object"&&DISQUS.reset({reload:!0})})</script><footer class=site-footer><section class=copyright>&copy;
2020 -
2025 UNO's Page</section><section class=powerby>Built with <a href=https://gohugo.io/ target=_blank rel=noopener>Hugo</a><br>Theme <b><a href=https://github.com/CaiJimmy/hugo-theme-stack target=_blank rel=noopener data-version=3.30.0>Stack</a></b> designed by <a href=https://jimmycai.com target=_blank rel=noopener>Jimmy</a></section></footer><div class=pswp tabindex=-1 role=dialog aria-hidden=true><div class=pswp__bg></div><div class=pswp__scroll-wrap><div class=pswp__container><div class=pswp__item></div><div class=pswp__item></div><div class=pswp__item></div></div><div class="pswp__ui pswp__ui--hidden"><div class=pswp__top-bar><div class=pswp__counter></div><button class="pswp__button pswp__button--close" title="Close (Esc)"></button>
<button class="pswp__button pswp__button--share" title=Share></button>
<button class="pswp__button pswp__button--fs" title="Toggle fullscreen"></button>
<button class="pswp__button pswp__button--zoom" title="Zoom in/out"></button><div class=pswp__preloader><div class=pswp__preloader__icn><div class=pswp__preloader__cut><div class=pswp__preloader__donut></div></div></div></div></div><div class="pswp__share-modal pswp__share-modal--hidden pswp__single-tap"><div class=pswp__share-tooltip></div></div><button class="pswp__button pswp__button--arrow--left" title="Previous (arrow left)">
</button>
<button class="pswp__button pswp__button--arrow--right" title="Next (arrow right)"></button><div class=pswp__caption><div class=pswp__caption__center></div></div></div></div></div><script src=https://cdn.jsdelivr.net/npm/photoswipe@4.1.3/dist/photoswipe.min.js integrity="sha256-ePwmChbbvXbsO02lbM3HoHbSHTHFAeChekF1xKJdleo=" crossorigin=anonymous defer></script><script src=https://cdn.jsdelivr.net/npm/photoswipe@4.1.3/dist/photoswipe-ui-default.min.js integrity="sha256-UKkzOn/w1mBxRmLLGrSeyB4e1xbrp4xylgAWb3M42pU=" crossorigin=anonymous defer></script><link rel=stylesheet href=https://cdn.jsdelivr.net/npm/photoswipe@4.1.3/dist/default-skin/default-skin.min.css crossorigin=anonymous><link rel=stylesheet href=https://cdn.jsdelivr.net/npm/photoswipe@4.1.3/dist/photoswipe.min.css crossorigin=anonymous></main></div><script src=https://cdn.jsdelivr.net/npm/node-vibrant@3.1.6/dist/vibrant.min.js integrity="sha256-awcR2jno4kI5X0zL8ex0vi2z+KMkF24hUW8WePSA9HM=" crossorigin=anonymous></script><script type=text/javascript src=/ts/main.1e9a3bafd846ced4c345d084b355fb8c7bae75701c338f8a1f8a82c780137826.js defer></script><script>(function(){const e=document.createElement("link");e.href="https://fonts.googleapis.com/css2?family=Lato:wght@300;400;700&display=swap",e.type="text/css",e.rel="stylesheet",document.head.appendChild(e)})()</script></body></html>