# üß† TP ‚Äì Circuits Programmables et FPGA
## üéì ISEN ‚Äì AP4 BDX 2024-2025
Sujet : Additionneurs, Composants S√©quentiels, Compteurs et MEF en VHDL sur FPGA Cyclone V GX

## üìÅ Structure du projet
Le projet contient plusieurs fichiers VHDL correspondant aux √©tapes progressives des diff√©rents TP,
chaque fichier est organis√© dans les dossiers nominaux des diff√©rents TP:


### TP1 - Fichiers VHDL	Description
| Fichier              | Description                                                    |
|---------------------:|----------------------------------------------------------------|
| half_adder.vhd       | Demi-additionneur (1 bit) utilisant XOR et AND                 |
| tb_half_adder.vhd    | Testbench pour le demi-additionneur                            |
| full_adder.vhd       | Additionneur complet (1 bit) utilisant deux demi-additionneurs |
| tb_full_adder.vhd    | Testbench pour l‚Äôadditionneur complet                          |
| full_adder_4b.vhd    | Additionneur complet 4 bits via instanciation de 4 full adders |
| tb_full_adder_4b.vhd | Testbench pour l‚Äôadditionneur 4 bits                           |
| toplevel.vhd         | Top-level interfa√ßant le FPGA avec les switches et LEDs        |


### TP2 - Fichiers VHDL	Description
| Fichier                         | Description                                                                   |
|--------------------------------:|-------------------------------------------------------------------------------|
| flipflop_JK.vhd                 | Bascule JK synchrone                                                          |
| tb_flipflopJK.vhd               | Testbench pour la bascule JK synchrone                                        |
| flipflop_JKrs.vhd               | Bascule JK asynchrone                                                         |
| tb_flipflop_JKrs.vhd            | Testbench pour la bascule JK asynchrone                                       |
| shift_register_SISO8.vhd        | Registre √† d√©calage s√©rie simple (SISO)                                       |
| tb_shift_register_SISO8.vhd     | Testbench pour le registre SISO                                               |
| shift_register_universal.vhd    | Registre universel 4, 8 et 16 bits (d√©calage, rotation, chargement parall√®le) |
| tb_shift_register_universal.vhd | Testbench pour le registre universel                                          |
| toplevel                        | Int√©gration sur la carte FGPA                                                 |


### TP3 - Fichiers VHDL	Description
| Fichier               | Description                                                      |
|----------------------:|------------------------------------------------------------------|
| clock_divider.vhd     | Diviseur d‚Äôhorloge param√©trable (fr√©quence visible √† l‚Äô≈ìil nu)   |
| tb_clock_divider.vhd  | Testbench pour le diviseur d'horloge                             |
| chenillard.vhd        | Animation s√©quentielle sur 10 LED                                |
| tb_chenillard.vhd     | Testbench pour le chenillard                                     |
| toplevel.vhd          | Int√©gration sur la carte FPGA                                    |
| tb_toplevel.vhd       | Testbench pour l'int√©gration sur carte                           |


### TP4 - Fichiers VHDL	Description
| Fichier                                    | Description                                                      |
|-------------------------------------------:|------------------------------------------------------------------|
| enter_digits_state.vhd                     | Gestion de la saisie du code via boutons                         |
| idle_state / open_state / error_state.vhd  | √âtats d‚Äôattente, succ√®s et erreur                                |
| writing_code.vhd                           | Logique d'affichage progressif des caract√®res saisis             |
| clock_idle / clock_divider.vhd             | Ralentissement de l‚Äôhorloge pour une visibilit√© humaine          |
| chenillard.vhd                             | Animation visuelle des LED                                       |
| toplevel.vhd                               | Int√©gration sur la carte FPGA                                    |


## ‚úÖ Objectifs r√©alis√©s
* [x] D√©veloppement VHDL de plusieurs dispositifs d'additionneurs
* [x] Simulation des dispositifs
* [x] Interface avec la carte FPGA Cyclone V GX (Switches + LEDs + Keys)
 

## üß™ Simulation
Les fichiers tb_*.vhd sont des testbenchs manuels qui simulent les entr√©es des composants et v√©rifient leur bon comportement √† l‚Äôaide de assert.

Les tests incluent :
- Toutes les combinaisons de bits possibles pour les diff√©rents programmes
- Tests significatifs 

## üßæ Consignes suivies
- Utilisation de Quartus Prime et Questa pour la simulatio
- Instanciation manuelle des composants
- Capture d‚Äô√©cran de simulation disponible dans le dossier captures/
- Utilisation d‚Äôun .gitignore conforme aux recommandations Junia

## üì∑ Captures de simulation
Le dossier /captures contient :

- R√©sultats des simulations avec les signaux d‚Äôentr√©e et de sortie
- Preuves de bon fonctionnement des composants

## üí° Auteurs
Projet r√©alis√© dans le cadre des cours de TP de Circuits Programmables (AP4) ‚Äì ISEN \
Encadr√© par : Dr. Antoine Pirog \
Bin√¥me : Renaud Rozenn, Le Blanc Elo√Øse \
Date de d√©p√¥t : 07 mai 2025
