Timing Analyzer report for M6502_VGA
Sun May 02 15:06:12 2021
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'w_cpuClk'
 13. Slow 1200mV 85C Model Setup: 'i_clk_50'
 14. Slow 1200mV 85C Model Hold: 'w_cpuClk'
 15. Slow 1200mV 85C Model Hold: 'i_clk_50'
 16. Slow 1200mV 85C Model Recovery: 'i_clk_50'
 17. Slow 1200mV 85C Model Recovery: 'w_cpuClk'
 18. Slow 1200mV 85C Model Removal: 'w_cpuClk'
 19. Slow 1200mV 85C Model Removal: 'i_clk_50'
 20. Slow 1200mV 85C Model Metastability Summary
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'w_cpuClk'
 28. Slow 1200mV 0C Model Setup: 'i_clk_50'
 29. Slow 1200mV 0C Model Hold: 'w_cpuClk'
 30. Slow 1200mV 0C Model Hold: 'i_clk_50'
 31. Slow 1200mV 0C Model Recovery: 'i_clk_50'
 32. Slow 1200mV 0C Model Recovery: 'w_cpuClk'
 33. Slow 1200mV 0C Model Removal: 'w_cpuClk'
 34. Slow 1200mV 0C Model Removal: 'i_clk_50'
 35. Slow 1200mV 0C Model Metastability Summary
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'w_cpuClk'
 42. Fast 1200mV 0C Model Setup: 'i_clk_50'
 43. Fast 1200mV 0C Model Hold: 'w_cpuClk'
 44. Fast 1200mV 0C Model Hold: 'i_clk_50'
 45. Fast 1200mV 0C Model Recovery: 'i_clk_50'
 46. Fast 1200mV 0C Model Recovery: 'w_cpuClk'
 47. Fast 1200mV 0C Model Removal: 'w_cpuClk'
 48. Fast 1200mV 0C Model Removal: 'i_clk_50'
 49. Fast 1200mV 0C Model Metastability Summary
 50. Multicorner Timing Analysis Summary
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Signal Integrity Metrics (Slow 1200mv 0c Model)
 54. Signal Integrity Metrics (Slow 1200mv 85c Model)
 55. Signal Integrity Metrics (Fast 1200mv 0c Model)
 56. Setup Transfers
 57. Hold Transfers
 58. Recovery Transfers
 59. Removal Transfers
 60. Report TCCS
 61. Report RSKM
 62. Unconstrained Paths Summary
 63. Clock Status Summary
 64. Unconstrained Input Ports
 65. Unconstrained Output Ports
 66. Unconstrained Input Ports
 67. Unconstrained Output Ports
 68. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; M6502_VGA                                           ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE15F23C8                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.78        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  29.3%      ;
;     Processor 3            ;  25.4%      ;
;     Processor 4            ;  23.2%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; i_clk_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_clk_50 } ;
; w_cpuClk   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { w_cpuClk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 47.56 MHz ; 47.56 MHz       ; w_cpuClk   ;      ;
; 68.04 MHz ; 68.04 MHz       ; i_clk_50   ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+---------+----------------+
; Clock    ; Slack   ; End Point TNS  ;
+----------+---------+----------------+
; w_cpuClk ; -15.249 ; -1879.778      ;
; i_clk_50 ; -13.698 ; -3950.234      ;
+----------+---------+----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; w_cpuClk ; -0.513 ; -4.851         ;
; i_clk_50 ; 0.299  ; 0.000          ;
+----------+--------+----------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; i_clk_50 ; -1.399 ; -48.018            ;
; w_cpuClk ; -0.307 ; -0.614             ;
+----------+--------+--------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; w_cpuClk ; -0.783 ; -2.906            ;
; i_clk_50 ; 1.010  ; 0.000             ;
+----------+--------+-------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; i_clk_50 ; -3.201 ; -1459.303                     ;
; w_cpuClk ; -3.201 ; -330.341                      ;
+----------+--------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'w_cpuClk'                                                                            ;
+---------+-------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node         ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------+----------------+--------------+-------------+--------------+------------+------------+
; -15.249 ; T65:CPU|S[0]      ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.736     ; 13.514     ;
; -15.214 ; T65:CPU|S[0]      ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.736     ; 13.479     ;
; -15.055 ; T65:CPU|AD[0]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.738     ; 13.318     ;
; -15.020 ; T65:CPU|AD[0]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.738     ; 13.283     ;
; -14.895 ; T65:CPU|DL[0]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.072     ; 15.824     ;
; -14.860 ; T65:CPU|DL[0]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.072     ; 15.789     ;
; -14.844 ; T65:CPU|BAL[0]    ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.738     ; 13.107     ;
; -14.840 ; T65:CPU|S[0]      ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.736     ; 13.105     ;
; -14.815 ; T65:CPU|DL[1]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.072     ; 15.744     ;
; -14.809 ; T65:CPU|BAL[0]    ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.738     ; 13.072     ;
; -14.780 ; T65:CPU|DL[1]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.072     ; 15.709     ;
; -14.728 ; T65:CPU|DL[2]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.072     ; 15.657     ;
; -14.726 ; T65:CPU|DL[0]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.059     ; 15.668     ;
; -14.693 ; T65:CPU|DL[2]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.072     ; 15.622     ;
; -14.677 ; T65:CPU|DL[3]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.072     ; 15.606     ;
; -14.663 ; T65:CPU|DL[0]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.059     ; 15.605     ;
; -14.657 ; T65:CPU|DL[0]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.072     ; 15.586     ;
; -14.656 ; T65:CPU|DL[4]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.072     ; 15.585     ;
; -14.654 ; T65:CPU|IR[7]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.749     ; 12.906     ;
; -14.646 ; T65:CPU|IR[3]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.185      ; 15.832     ;
; -14.646 ; T65:CPU|DL[1]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.059     ; 15.588     ;
; -14.646 ; T65:CPU|AD[0]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.738     ; 12.909     ;
; -14.643 ; T65:CPU|IR[0]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.185      ; 15.829     ;
; -14.642 ; T65:CPU|DL[3]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.072     ; 15.571     ;
; -14.621 ; T65:CPU|DL[4]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.072     ; 15.550     ;
; -14.611 ; T65:CPU|IR[3]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.185      ; 15.797     ;
; -14.608 ; T65:CPU|IR[0]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.185      ; 15.794     ;
; -14.606 ; T65:CPU|MCycle[2] ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.189      ; 15.796     ;
; -14.583 ; T65:CPU|DL[1]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.059     ; 15.525     ;
; -14.580 ; T65:CPU|IR[7]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.736     ; 12.845     ;
; -14.577 ; T65:CPU|DL[1]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.072     ; 15.506     ;
; -14.571 ; T65:CPU|MCycle[2] ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.189      ; 15.761     ;
; -14.567 ; T65:CPU|S[0]      ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.723     ; 12.845     ;
; -14.559 ; T65:CPU|DL[6]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.072     ; 15.488     ;
; -14.559 ; T65:CPU|DL[2]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.059     ; 15.501     ;
; -14.556 ; T65:CPU|IR[5]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.749     ; 12.808     ;
; -14.543 ; T65:CPU|P[0]      ; T65:CPU|S[7]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -3.036     ; 12.508     ;
; -14.541 ; T65:CPU|DL[0]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.059     ; 15.483     ;
; -14.524 ; T65:CPU|DL[6]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.072     ; 15.453     ;
; -14.513 ; T65:CPU|IR[1]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.185      ; 15.699     ;
; -14.511 ; T65:CPU|IR[7]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.749     ; 12.763     ;
; -14.508 ; T65:CPU|DL[3]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.059     ; 15.450     ;
; -14.507 ; T65:CPU|MCycle[0] ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.189      ; 15.697     ;
; -14.496 ; T65:CPU|DL[2]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.059     ; 15.438     ;
; -14.490 ; T65:CPU|DL[2]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.072     ; 15.419     ;
; -14.487 ; T65:CPU|DL[4]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.059     ; 15.429     ;
; -14.485 ; T65:CPU|S[0]      ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.723     ; 12.763     ;
; -14.482 ; T65:CPU|IR[5]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.736     ; 12.747     ;
; -14.480 ; T65:CPU|IR[7]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.736     ; 12.745     ;
; -14.478 ; T65:CPU|IR[1]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.185      ; 15.664     ;
; -14.476 ; T65:CPU|DL[5]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.072     ; 15.405     ;
; -14.472 ; T65:CPU|MCycle[0] ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.189      ; 15.662     ;
; -14.461 ; T65:CPU|DL[1]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.059     ; 15.403     ;
; -14.460 ; T65:CPU|IR[7]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.749     ; 12.712     ;
; -14.445 ; T65:CPU|DL[3]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.059     ; 15.387     ;
; -14.445 ; T65:CPU|S[0]      ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.723     ; 12.723     ;
; -14.441 ; T65:CPU|DL[5]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.072     ; 15.370     ;
; -14.439 ; T65:CPU|DL[3]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.072     ; 15.368     ;
; -14.435 ; T65:CPU|BAL[0]    ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.738     ; 12.698     ;
; -14.424 ; T65:CPU|DL[4]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.059     ; 15.366     ;
; -14.418 ; T65:CPU|DL[4]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.072     ; 15.347     ;
; -14.413 ; T65:CPU|IR[5]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.749     ; 12.665     ;
; -14.390 ; T65:CPU|DL[6]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.059     ; 15.332     ;
; -14.386 ; T65:CPU|IR[0]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.198      ; 15.585     ;
; -14.382 ; T65:CPU|IR[5]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.736     ; 12.647     ;
; -14.381 ; T65:CPU|IR[3]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.198      ; 15.580     ;
; -14.374 ; T65:CPU|DL[2]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.059     ; 15.316     ;
; -14.373 ; T65:CPU|AD[0]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.725     ; 12.649     ;
; -14.367 ; T65:CPU|P[0]      ; T65:CPU|S[6]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -3.036     ; 12.332     ;
; -14.362 ; T65:CPU|IR[5]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.749     ; 12.614     ;
; -14.358 ; T65:CPU|IR[7]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.736     ; 12.623     ;
; -14.331 ; T65:CPU|IR[2]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.185      ; 15.517     ;
; -14.327 ; T65:CPU|DL[6]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.059     ; 15.269     ;
; -14.323 ; T65:CPU|IR[0]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.198      ; 15.522     ;
; -14.323 ; T65:CPU|DL[3]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.059     ; 15.265     ;
; -14.321 ; T65:CPU|DL[6]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.072     ; 15.250     ;
; -14.318 ; T65:CPU|IR[3]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.198      ; 15.517     ;
; -14.317 ; T65:CPU|IR[0]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.185      ; 15.503     ;
; -14.312 ; T65:CPU|IR[3]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.185      ; 15.498     ;
; -14.307 ; T65:CPU|DL[5]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.059     ; 15.249     ;
; -14.306 ; T65:CPU|MCycle[1] ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.189      ; 15.496     ;
; -14.305 ; T65:CPU|IR[6]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.749     ; 12.557     ;
; -14.302 ; T65:CPU|DL[4]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.059     ; 15.244     ;
; -14.296 ; T65:CPU|PC[2]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.258      ; 15.555     ;
; -14.296 ; T65:CPU|IR[2]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.185      ; 15.482     ;
; -14.291 ; T65:CPU|AD[0]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.725     ; 12.567     ;
; -14.283 ; T65:CPU|MCycle[2] ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.202      ; 15.486     ;
; -14.271 ; T65:CPU|MCycle[1] ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.189      ; 15.461     ;
; -14.261 ; T65:CPU|PC[2]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.258      ; 15.520     ;
; -14.260 ; T65:CPU|IR[5]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.736     ; 12.525     ;
; -14.256 ; T65:CPU|MCycle[0] ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.202      ; 15.459     ;
; -14.251 ; T65:CPU|AD[0]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.725     ; 12.527     ;
; -14.247 ; T65:CPU|MCycle[2] ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.202      ; 15.450     ;
; -14.244 ; T65:CPU|DL[5]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.059     ; 15.186     ;
; -14.238 ; T65:CPU|DL[5]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.072     ; 15.167     ;
; -14.231 ; T65:CPU|IR[6]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.736     ; 12.496     ;
; -14.214 ; T65:CPU|MCycle[2] ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.189      ; 15.404     ;
; -14.205 ; T65:CPU|DL[6]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.059     ; 15.147     ;
; -14.201 ; T65:CPU|IR[0]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.198      ; 15.400     ;
; -14.201 ; T65:CPU|IR[1]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.198      ; 15.400     ;
+---------+-------------------+----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_clk_50'                                                                                                                                                                                                                                           ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -13.698 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.332      ; 15.078     ;
; -13.689 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.319      ; 15.056     ;
; -13.678 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 15.044     ;
; -13.592 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.332      ; 14.972     ;
; -13.588 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.332      ; 14.968     ;
; -13.583 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.319      ; 14.950     ;
; -13.579 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.319      ; 14.946     ;
; -13.572 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.938     ;
; -13.568 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.934     ;
; -13.564 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.343      ; 14.955     ;
; -13.555 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.330      ; 14.933     ;
; -13.544 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.329      ; 14.921     ;
; -13.543 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.332      ; 14.923     ;
; -13.542 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.332      ; 14.922     ;
; -13.534 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.319      ; 14.901     ;
; -13.533 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.319      ; 14.900     ;
; -13.523 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.889     ;
; -13.522 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.888     ;
; -13.478 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.844     ;
; -13.469 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.305      ; 14.822     ;
; -13.458 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.304      ; 14.810     ;
; -13.426 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.792     ;
; -13.417 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.332      ; 14.797     ;
; -13.416 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.317      ; 14.781     ;
; -13.408 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.319      ; 14.775     ;
; -13.397 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.763     ;
; -13.387 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.753     ;
; -13.376 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.742     ;
; -13.370 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.329      ; 14.747     ;
; -13.366 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.317      ; 14.731     ;
; -13.361 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.316      ; 14.725     ;
; -13.350 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.315      ; 14.713     ;
; -13.337 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.703     ;
; -13.333 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.319      ; 14.700     ;
; -13.304 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.332      ; 14.684     ;
; -13.295 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.319      ; 14.662     ;
; -13.287 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.653     ;
; -13.284 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.650     ;
; -13.282 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.648     ;
; -13.281 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.647     ;
; -13.277 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.317      ; 14.642     ;
; -13.272 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.317      ; 14.637     ;
; -13.271 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.317      ; 14.636     ;
; -13.264 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.331      ; 14.643     ;
; -13.255 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.621     ;
; -13.248 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.614     ;
; -13.245 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.329      ; 14.622     ;
; -13.244 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.317      ; 14.609     ;
; -13.243 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.609     ;
; -13.242 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.608     ;
; -13.236 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.316      ; 14.600     ;
; -13.228 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.594     ;
; -13.227 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.319      ; 14.594     ;
; -13.225 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.315      ; 14.588     ;
; -13.223 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.319      ; 14.590     ;
; -13.218 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.317      ; 14.583     ;
; -13.199 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.330      ; 14.577     ;
; -13.189 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.555     ;
; -13.178 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.319      ; 14.545     ;
; -13.177 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.319      ; 14.544     ;
; -13.165 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.331      ; 14.544     ;
; -13.156 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.522     ;
; -13.149 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.329      ; 14.526     ;
; -13.145 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.317      ; 14.510     ;
; -13.140 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.316      ; 14.504     ;
; -13.129 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.315      ; 14.492     ;
; -13.113 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.305      ; 14.466     ;
; -13.052 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.319      ; 14.419     ;
; -13.015 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.331      ; 14.394     ;
; -13.005 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.316      ; 14.369     ;
; -12.994 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.360     ;
; -12.984 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.317      ; 14.349     ;
; -12.965 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.331      ; 14.344     ;
; -12.955 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.321     ;
; -12.939 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.319      ; 14.306     ;
; -12.899 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.265     ;
; -12.888 ; SBCTextDisplayRGB:VDU|charVert[3]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.314      ; 14.250     ;
; -12.880 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.316      ; 14.244     ;
; -12.878 ; SBCTextDisplayRGB:VDU|charVert[3]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.313      ; 14.239     ;
; -12.876 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.331      ; 14.255     ;
; -12.871 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.331      ; 14.250     ;
; -12.870 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.331      ; 14.249     ;
; -12.852 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.218     ;
; -12.849 ; SBCTextDisplayRGB:VDU|charVert[3]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.314      ; 14.211     ;
; -12.842 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.317      ; 14.207     ;
; -12.817 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.331      ; 14.196     ;
; -12.817 ; SBCTextDisplayRGB:VDU|charVert[2]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.314      ; 14.179     ;
; -12.815 ; SBCTextDisplayRGB:VDU|cursorVert[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.330      ; 14.193     ;
; -12.813 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.179     ;
; -12.807 ; SBCTextDisplayRGB:VDU|charVert[2]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.313      ; 14.168     ;
; -12.806 ; SBCTextDisplayRGB:VDU|cursorVert[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.317      ; 14.171     ;
; -12.800 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.166     ;
; -12.795 ; SBCTextDisplayRGB:VDU|cursorVert[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.316      ; 14.159     ;
; -12.784 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.316      ; 14.148     ;
; -12.778 ; SBCTextDisplayRGB:VDU|charVert[2]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.314      ; 14.140     ;
; -12.761 ; SBCTextDisplayRGB:VDU|charVert[0]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.314      ; 14.123     ;
; -12.758 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.318      ; 14.124     ;
; -12.751 ; SBCTextDisplayRGB:VDU|charVert[0]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.313      ; 14.112     ;
; -12.748 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.317      ; 14.113     ;
; -12.722 ; SBCTextDisplayRGB:VDU|charVert[0]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.314      ; 14.084     ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'w_cpuClk'                                                                                                                       ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.513 ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[7]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.684      ; 1.913      ;
; -0.513 ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.684      ; 1.913      ;
; -0.472 ; SBCTextDisplayRGB:VDU|kbBuffer~57    ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.672      ; 1.942      ;
; -0.428 ; SBCTextDisplayRGB:VDU|kbBuffer~59    ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.672      ; 1.986      ;
; -0.423 ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.672      ; 1.991      ;
; -0.408 ; SBCTextDisplayRGB:VDU|kbBuffer~58    ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.672      ; 2.006      ;
; -0.363 ; SBCTextDisplayRGB:VDU|kbBuffer~43    ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.673      ; 2.052      ;
; -0.344 ; SBCTextDisplayRGB:VDU|kbBuffer~45    ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.673      ; 2.071      ;
; -0.327 ; SBCTextDisplayRGB:VDU|kbInPointer[2] ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.673      ; 2.088      ;
; -0.317 ; SBCTextDisplayRGB:VDU|kbBuffer~41    ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.673      ; 2.098      ;
; -0.306 ; SBCTextDisplayRGB:VDU|kbInPointer[2] ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.673      ; 2.109      ;
; -0.304 ; SBCTextDisplayRGB:VDU|kbInPointer[2] ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.673      ; 2.111      ;
; -0.299 ; SBCTextDisplayRGB:VDU|kbBuffer~16    ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.238      ; 1.681      ;
; -0.295 ; SBCTextDisplayRGB:VDU|kbBuffer~55    ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.672      ; 2.119      ;
; -0.288 ; SBCTextDisplayRGB:VDU|kbBuffer~44    ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.673      ; 2.127      ;
; -0.283 ; SBCTextDisplayRGB:VDU|kbBuffer~50    ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.673      ; 2.132      ;
; -0.264 ; SBCTextDisplayRGB:VDU|kbBuffer~52    ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.673      ; 2.151      ;
; -0.257 ; SBCTextDisplayRGB:VDU|kbBuffer~63    ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.685      ; 2.170      ;
; -0.255 ; SBCTextDisplayRGB:VDU|kbBuffer~14    ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.685      ; 2.172      ;
; -0.236 ; SBCTextDisplayRGB:VDU|kbBuffer~36    ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.672      ; 2.178      ;
; -0.236 ; SBCTextDisplayRGB:VDU|kbBuffer~56    ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.685      ; 2.191      ;
; -0.215 ; SBCTextDisplayRGB:VDU|kbInPointer[1] ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.673      ; 2.200      ;
; -0.208 ; SBCTextDisplayRGB:VDU|kbBuffer~51    ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.673      ; 2.207      ;
; -0.200 ; SBCTextDisplayRGB:VDU|kbInPointer[1] ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.673      ; 2.215      ;
; -0.199 ; SBCTextDisplayRGB:VDU|kbBuffer~11    ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.673      ; 2.216      ;
; -0.198 ; SBCTextDisplayRGB:VDU|kbInPointer[1] ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.673      ; 2.217      ;
; -0.194 ; SBCTextDisplayRGB:VDU|kbBuffer~53    ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.673      ; 2.221      ;
; -0.193 ; SBCTextDisplayRGB:VDU|kbBuffer~32    ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.673      ; 2.222      ;
; -0.189 ; bufferedUART:UART|rxBuffer~14        ; bufferedUART:UART|dataOut[0]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.012      ; 1.565      ;
; -0.186 ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.671      ; 2.227      ;
; -0.186 ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.671      ; 2.227      ;
; -0.186 ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.671      ; 2.227      ;
; -0.186 ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.671      ; 2.227      ;
; -0.145 ; bufferedUART:UART|rxBuffer~21        ; bufferedUART:UART|dataOut[7]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.022      ; 1.619      ;
; -0.142 ; SBCTextDisplayRGB:VDU|kbBuffer~30    ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.672      ; 2.272      ;
; -0.138 ; bufferedUART:UART|rxBuffer~17        ; bufferedUART:UART|dataOut[3]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.022      ; 1.626      ;
; -0.115 ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.680      ; 2.307      ;
; -0.111 ; SBCTextDisplayRGB:VDU|kbBuffer~66    ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.242      ; 1.873      ;
; -0.104 ; bufferedUART:UART|rxBuffer~18        ; bufferedUART:UART|dataOut[4]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.022      ; 1.660      ;
; -0.101 ; SBCTextDisplayRGB:VDU|kbInPointer[2] ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.673      ; 2.314      ;
; -0.083 ; SBCTextDisplayRGB:VDU|kbBuffer~48    ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.673      ; 2.332      ;
; -0.081 ; bufferedUART:UART|rxBuffer~15        ; bufferedUART:UART|dataOut[1]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.022      ; 1.683      ;
; -0.077 ; SBCTextDisplayRGB:VDU|kbBuffer~64    ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.242      ; 1.907      ;
; -0.069 ; SBCTextDisplayRGB:VDU|kbBuffer~65    ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.242      ; 1.915      ;
; -0.068 ; bufferedUART:UART|rxBuffer~20        ; bufferedUART:UART|dataOut[6]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.022      ; 1.696      ;
; -0.061 ; SBCTextDisplayRGB:VDU|kbBuffer~25    ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.673      ; 2.354      ;
; -0.053 ; SBCTextDisplayRGB:VDU|kbBuffer~62    ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.242      ; 1.931      ;
; -0.039 ; SBCTextDisplayRGB:VDU|kbBuffer~39    ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.674      ; 2.377      ;
; -0.032 ; SBCTextDisplayRGB:VDU|kbBuffer~60    ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.243      ; 1.953      ;
; -0.017 ; SBCTextDisplayRGB:VDU|kbBuffer~37    ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.672      ; 2.397      ;
; -0.009 ; SBCTextDisplayRGB:VDU|kbBuffer~22    ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.203      ; 1.936      ;
; -0.005 ; SBCTextDisplayRGB:VDU|kbBuffer~28    ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.685      ; 2.422      ;
; 0.005  ; SBCTextDisplayRGB:VDU|kbInPointer[1] ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.673      ; 2.420      ;
; 0.031  ; SBCTextDisplayRGB:VDU|kbBuffer~24    ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.203      ; 1.976      ;
; 0.033  ; SBCTextDisplayRGB:VDU|kbInPointer[0] ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.673      ; 2.448      ;
; 0.043  ; SBCTextDisplayRGB:VDU|kbBuffer~46    ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.674      ; 2.459      ;
; 0.048  ; SBCTextDisplayRGB:VDU|kbInPointer[0] ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.673      ; 2.463      ;
; 0.050  ; T65:CPU|IR[2]                        ; T65:CPU|ALU_Op_r[3]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.006      ; 3.268      ;
; 0.050  ; SBCTextDisplayRGB:VDU|kbInPointer[0] ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.673      ; 2.465      ;
; 0.051  ; SBCTextDisplayRGB:VDU|kbBuffer~15    ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.238      ; 2.031      ;
; 0.053  ; SBCTextDisplayRGB:VDU|kbBuffer~33    ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.681      ; 2.476      ;
; 0.053  ; SBCTextDisplayRGB:VDU|kbBuffer~34    ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.672      ; 2.467      ;
; 0.060  ; SBCTextDisplayRGB:VDU|kbBuffer~13    ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.238      ; 2.040      ;
; 0.061  ; SBCTextDisplayRGB:VDU|kbBuffer~17    ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.238      ; 2.041      ;
; 0.064  ; SBCTextDisplayRGB:VDU|kbBuffer~38    ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.672      ; 2.478      ;
; 0.082  ; SBCTextDisplayRGB:VDU|kbInPointer[2] ; SBCTextDisplayRGB:VDU|dataOut[7]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.685      ; 2.509      ;
; 0.092  ; SBCTextDisplayRGB:VDU|kbBuffer~21    ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.216      ; 2.050      ;
; 0.094  ; T65:CPU|Set_Addr_To_r[1]             ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 4.194      ; 4.020      ;
; 0.098  ; T65:CPU|Set_Addr_To_r[1]             ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 4.194      ; 4.024      ;
; 0.130  ; T65:CPU|IR[0]                        ; T65:CPU|Write_Data_r[1]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.006      ; 3.348      ;
; 0.133  ; SBCTextDisplayRGB:VDU|kbBuffer~12    ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.681      ; 2.556      ;
; 0.139  ; SBCTextDisplayRGB:VDU|kbBuffer~35    ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.685      ; 2.566      ;
; 0.140  ; T65:CPU|IR[1]                        ; T65:CPU|ALU_Op_r[2]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.004      ; 3.356      ;
; 0.172  ; T65:CPU|IR[3]                        ; T65:CPU|BusA_r[0]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.008      ; 3.392      ;
; 0.188  ; SBCTextDisplayRGB:VDU|kbInPointer[1] ; SBCTextDisplayRGB:VDU|dataOut[7]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.685      ; 2.615      ;
; 0.189  ; T65:CPU|IR[2]                        ; T65:CPU|Write_Data_r[1]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.006      ; 3.407      ;
; 0.192  ; SBCTextDisplayRGB:VDU|kbBuffer~31    ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.672      ; 2.606      ;
; 0.198  ; T65:CPU|IR[0]                        ; T65:CPU|Write_Data_r[0]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.006      ; 3.416      ;
; 0.200  ; SBCTextDisplayRGB:VDU|kbBuffer~27    ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.672      ; 2.614      ;
; 0.205  ; SBCTextDisplayRGB:VDU|kbBuffer~29    ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.672      ; 2.619      ;
; 0.216  ; SBCTextDisplayRGB:VDU|kbBuffer~42    ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.686      ; 2.644      ;
; 0.233  ; T65:CPU|IR[0]                        ; T65:CPU|ALU_Op_r[2]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.004      ; 3.449      ;
; 0.237  ; T65:CPU|IR[1]                        ; T65:CPU|ALU_Op_r[1]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.008      ; 3.457      ;
; 0.253  ; SBCTextDisplayRGB:VDU|kbInPointer[0] ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.673      ; 2.668      ;
; 0.264  ; T65:CPU|MCycle[2]                    ; T65:CPU|Write_Data_r[2]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.021      ; 3.497      ;
; 0.279  ; SBCTextDisplayRGB:VDU|kbBuffer~23    ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.203      ; 2.224      ;
; 0.295  ; SBCTextDisplayRGB:VDU|kbBuffer~20    ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.203      ; 2.240      ;
; 0.297  ; SBCTextDisplayRGB:VDU|kbBuffer~49    ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.686      ; 2.725      ;
; 0.303  ; T65:CPU|IR[2]                        ; T65:CPU|S[0]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.006      ; 3.521      ;
; 0.320  ; T65:CPU|IR[2]                        ; T65:CPU|Write_Data_r[2]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.017      ; 3.549      ;
; 0.336  ; T65:CPU|IR[3]                        ; T65:CPU|ALU_Op_r[3]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.006      ; 3.554      ;
; 0.337  ; bufferedUART:UART|func_reset         ; bufferedUART:UART|dataOut[7]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.024      ; 2.103      ;
; 0.337  ; bufferedUART:UART|func_reset         ; bufferedUART:UART|dataOut[3]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.024      ; 2.103      ;
; 0.337  ; bufferedUART:UART|func_reset         ; bufferedUART:UART|dataOut[4]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.024      ; 2.103      ;
; 0.337  ; bufferedUART:UART|func_reset         ; bufferedUART:UART|dataOut[1]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.024      ; 2.103      ;
; 0.344  ; SBCTextDisplayRGB:VDU|kbBuffer~18    ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.204      ; 2.290      ;
; 0.363  ; T65:CPU|Set_Addr_To_r[1]             ; SBCTextDisplayRGB:VDU|dataOut[2]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 4.193      ; 4.288      ;
; 0.364  ; T65:CPU|Set_Addr_To_r[1]             ; SBCTextDisplayRGB:VDU|dataOut[4]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 4.193      ; 4.289      ;
; 0.384  ; SBCTextDisplayRGB:VDU|kbBuffer~26    ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.681      ; 2.807      ;
; 0.401  ; T65:CPU|Set_Addr_To_r[1]             ; SBCTextDisplayRGB:VDU|dataOut[0]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 4.194      ; 4.327      ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_clk_50'                                                                                                                                                                                                                                                    ;
+-------+-------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                                                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.299 ; sd_controller:sd1|recv_data[30]                 ; sd_controller:sd1|sdhc                                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.530      ; 1.041      ;
; 0.432 ; SBCTextDisplayRGB:VDU|dispState.dispWrite       ; SBCTextDisplayRGB:VDU|dispState.dispWrite                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.102      ; 0.746      ;
; 0.434 ; sd_controller:sd1|data_sig[0]                   ; sd_controller:sd1|data_sig[0]                                                                                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.100      ; 0.746      ;
; 0.435 ; SBCTextDisplayRGB:VDU|n_kbWR                    ; SBCTextDisplayRGB:VDU|n_kbWR                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; SBCTextDisplayRGB:VDU|attInverse                ; SBCTextDisplayRGB:VDU|attInverse                                                                                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; SBCTextDisplayRGB:VDU|dispByteSent              ; SBCTextDisplayRGB:VDU|dispByteSent                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; SBCTextDisplayRGB:VDU|dispState.idle            ; SBCTextDisplayRGB:VDU|dispState.idle                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.099      ; 0.746      ;
; 0.436 ; sd_controller:sd1|sdhc                          ; sd_controller:sd1|sdhc                                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.098      ; 0.746      ;
; 0.446 ; SBCTextDisplayRGB:VDU|ps2ClkCount[0]            ; SBCTextDisplayRGB:VDU|ps2ClkCount[0]                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.100      ; 0.758      ;
; 0.447 ; SBCTextDisplayRGB:VDU|dispAttWRData[6]          ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_datain_reg0 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.488      ; 1.189      ;
; 0.453 ; SBCTextDisplayRGB:VDU|ps2DataOut                ; SBCTextDisplayRGB:VDU|ps2DataOut                                                                                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|kbWRParity                ; SBCTextDisplayRGB:VDU|kbWRParity                                                                                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|ps2ClkCount[1]            ; SBCTextDisplayRGB:VDU|ps2ClkCount[1]                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|hActive                   ; SBCTextDisplayRGB:VDU|hActive                                                                                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|vActive                   ; SBCTextDisplayRGB:VDU|vActive                                                                                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|charScanLine[3]           ; SBCTextDisplayRGB:VDU|charScanLine[3]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|charScanLine[0]           ; SBCTextDisplayRGB:VDU|charScanLine[0]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|charScanLine[1]           ; SBCTextDisplayRGB:VDU|charScanLine[1]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|charScanLine[2]           ; SBCTextDisplayRGB:VDU|charScanLine[2]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|paramCount[2]             ; SBCTextDisplayRGB:VDU|paramCount[2]                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|paramCount[1]             ; SBCTextDisplayRGB:VDU|paramCount[1]                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|paramCount[0]             ; SBCTextDisplayRGB:VDU|paramCount[0]                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|param2[0]                 ; SBCTextDisplayRGB:VDU|param2[0]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; SBCTextDisplayRGB:VDU|param1[0]                 ; SBCTextDisplayRGB:VDU|param1[0]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; bufferedUART:UART|txBuffer[7]                   ; bufferedUART:UART|txBuffer[7]                                                                                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; bufferedUART:UART|txByteSent                    ; bufferedUART:UART|txByteSent                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; bufferedUART:UART|txBitCount[3]                 ; bufferedUART:UART|txBitCount[3]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; bufferedUART:UART|txBitCount[2]                 ; bufferedUART:UART|txBitCount[2]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; bufferedUART:UART|txBitCount[1]                 ; bufferedUART:UART|txBitCount[1]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; bufferedUART:UART|txBitCount[0]                 ; bufferedUART:UART|txBitCount[0]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; bufferedUART:UART|rxBitCount[3]                 ; bufferedUART:UART|rxBitCount[3]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; bufferedUART:UART|rxBitCount[2]                 ; bufferedUART:UART|rxBitCount[2]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; bufferedUART:UART|rxBitCount[1]                 ; bufferedUART:UART|rxBitCount[1]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; bufferedUART:UART|rxdFiltered                   ; bufferedUART:UART|rxdFiltered                                                                                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|ps2ClkOut                 ; SBCTextDisplayRGB:VDU|ps2ClkOut                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|kbInPointer[1]            ; SBCTextDisplayRGB:VDU|kbInPointer[1]                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|kbInPointer[2]            ; SBCTextDisplayRGB:VDU|kbInPointer[2]                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|ps2Ctrl                   ; SBCTextDisplayRGB:VDU|ps2Ctrl                                                                                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|FNkeysSig[1]              ; SBCTextDisplayRGB:VDU|FNkeysSig[1]                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|FNkeysSig[2]              ; SBCTextDisplayRGB:VDU|FNkeysSig[2]                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|ps2Caps                   ; SBCTextDisplayRGB:VDU|ps2Caps                                                                                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|ps2Shift                  ; SBCTextDisplayRGB:VDU|ps2Shift                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|ps2Scroll                 ; SBCTextDisplayRGB:VDU|ps2Scroll                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|ps2Num                    ; SBCTextDisplayRGB:VDU|ps2Num                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|pixelCount[1]             ; SBCTextDisplayRGB:VDU|pixelCount[1]                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|param3[0]                 ; SBCTextDisplayRGB:VDU|param3[0]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|param4[0]                 ; SBCTextDisplayRGB:VDU|param4[0]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|cmd_mode                      ; sd_controller:sd1|cmd_mode                                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[47]                                                                                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|sdCS                          ; sd_controller:sd1|sdCS                                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|cmd_out[7]                    ; sd_controller:sd1|cmd_out[7]                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|cmd_out[4]                    ; sd_controller:sd1|cmd_out[4]                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|cmd_out[3]                    ; sd_controller:sd1|cmd_out[3]                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|cmd_out[2]                    ; sd_controller:sd1|cmd_out[2]                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|cursorVert[4]             ; SBCTextDisplayRGB:VDU|cursorVert[4]                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|cursorVert[3]             ; SBCTextDisplayRGB:VDU|cursorVert[3]                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; SBCTextDisplayRGB:VDU|cursorVert[2]             ; SBCTextDisplayRGB:VDU|cursorVert[2]                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|state.receive_byte            ; sd_controller:sd1|state.receive_byte                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|state.read_block_data                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|\fsm:bit_counter[6]           ; sd_controller:sd1|\fsm:bit_counter[6]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|state.idle                    ; sd_controller:sd1|state.idle                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|state.send_regreq             ; sd_controller:sd1|state.send_regreq                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|state.receive_ocr_wait        ; sd_controller:sd1|state.receive_ocr_wait                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                                                                                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|return_state.cmd8             ; sd_controller:sd1|return_state.cmd8                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|return_state.cardsel          ; sd_controller:sd1|return_state.cardsel                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|return_state.acmd41           ; sd_controller:sd1|return_state.acmd41                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.746      ;
; 0.455 ; Toggle_On_FN_Key:FNKey2Toggle|loopback          ; Toggle_On_FN_Key:FNKey2Toggle|loopback                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SBCTextDisplayRGB:VDU|dispCharWRData[1]         ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_datain_reg0   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.487      ; 1.196      ;
; 0.455 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[45]                                                                                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; sd_controller:sd1|cmd_out[44]                   ; sd_controller:sd1|cmd_out[44]                                                                                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; sd_controller:sd1|cmd_out[43]                   ; sd_controller:sd1|cmd_out[43]                                                                                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; sd_controller:sd1|cmd_out[42]                   ; sd_controller:sd1|cmd_out[42]                                                                                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; sd_controller:sd1|cmd_out[41]                   ; sd_controller:sd1|cmd_out[41]                                                                                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; sd_controller:sd1|cmd_out[40]                   ; sd_controller:sd1|cmd_out[40]                                                                                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; SBCTextDisplayRGB:VDU|dispWR                    ; SBCTextDisplayRGB:VDU|dispWR                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; sd_controller:sd1|\fsm:bit_counter[3]           ; sd_controller:sd1|\fsm:bit_counter[3]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                                                                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 0.746      ;
; 0.465 ; SBCTextDisplayRGB:VDU|dispCharWRData[2]         ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_datain_reg0   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.487      ; 1.206      ;
; 0.466 ; bufferedUART:UART|rxBitCount[0]                 ; bufferedUART:UART|rxBitCount[0]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.758      ;
; 0.466 ; w_serialClkCount[1]                             ; w_serialClkCount[1]                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 0.758      ;
+-------+-------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'i_clk_50'                                                                                                      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.399 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 2.321      ;
; -1.399 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 2.321      ;
; -1.399 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 2.321      ;
; -1.399 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 2.321      ;
; -1.399 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 2.321      ;
; -1.399 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 2.321      ;
; -1.399 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 2.321      ;
; -1.399 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 2.321      ;
; -1.295 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 2.217      ;
; -1.295 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 2.217      ;
; -1.295 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 2.217      ;
; -1.295 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 2.217      ;
; -1.295 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 2.217      ;
; -1.295 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 2.217      ;
; -1.295 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 2.217      ;
; -1.295 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 2.217      ;
; -1.267 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 2.189      ;
; -1.267 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 2.189      ;
; -1.267 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 2.189      ;
; -1.267 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 2.189      ;
; -1.267 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 2.189      ;
; -1.267 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.079     ; 2.189      ;
; -1.209 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.085     ; 2.125      ;
; -1.209 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.085     ; 2.125      ;
; -1.209 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.085     ; 2.125      ;
; -1.209 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.085     ; 2.125      ;
; -1.209 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.085     ; 2.125      ;
; -1.209 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.085     ; 2.125      ;
; -1.189 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.067     ; 2.123      ;
; -1.168 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.068     ; 2.101      ;
; -1.168 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.068     ; 2.101      ;
; -1.168 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.068     ; 2.101      ;
; -1.168 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.068     ; 2.101      ;
; -1.168 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.068     ; 2.101      ;
; -1.168 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.068     ; 2.101      ;
; -1.168 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.068     ; 2.101      ;
; -1.168 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.068     ; 2.101      ;
; -1.168 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.068     ; 2.101      ;
; -1.168 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.068     ; 2.101      ;
; -0.879 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.081     ; 1.799      ;
; -0.879 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.081     ; 1.799      ;
; -0.879 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.081     ; 1.799      ;
; -0.879 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.081     ; 1.799      ;
; -0.879 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.081     ; 1.799      ;
; -0.879 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.081     ; 1.799      ;
; -0.879 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.081     ; 1.799      ;
; -0.752 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.370      ; 2.123      ;
; -0.752 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.370      ; 2.123      ;
; -0.752 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.370      ; 2.123      ;
; -0.692 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.425      ; 2.118      ;
; -0.540 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.425      ; 1.966      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'w_cpuClk'                                                                                                                ;
+--------+-----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.307 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; i_clk_50     ; w_cpuClk    ; 1.000        ; 1.550      ; 2.848      ;
; -0.307 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; i_clk_50     ; w_cpuClk    ; 1.000        ; 1.550      ; 2.848      ;
; -0.287 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; i_clk_50     ; w_cpuClk    ; 1.000        ; 1.534      ; 2.812      ;
; -0.287 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; i_clk_50     ; w_cpuClk    ; 1.000        ; 1.534      ; 2.812      ;
; 0.169  ; bufferedUART:UART|func_reset      ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.713      ; 2.035      ;
; 0.169  ; bufferedUART:UART|func_reset      ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.713      ; 2.035      ;
; 0.399  ; bufferedUART:UART|func_reset      ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.712      ; 1.804      ;
; 0.432  ; bufferedUART:UART|func_reset      ; bufferedUART:UART|rxBuffer~13          ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.711      ; 1.770      ;
; 0.432  ; bufferedUART:UART|func_reset      ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.711      ; 1.770      ;
; 0.432  ; bufferedUART:UART|func_reset      ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.711      ; 1.770      ;
; 0.432  ; bufferedUART:UART|func_reset      ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.711      ; 1.770      ;
; 1.089  ; SBCTextDisplayRGB:VDU|func_reset  ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 2.328      ; 1.730      ;
; 1.089  ; SBCTextDisplayRGB:VDU|func_reset  ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 2.328      ; 1.730      ;
; 1.089  ; SBCTextDisplayRGB:VDU|func_reset  ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 2.328      ; 1.730      ;
+--------+-----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'w_cpuClk'                                                                                                                 ;
+--------+-----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.783 ; SBCTextDisplayRGB:VDU|func_reset  ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.672      ; 1.631      ;
; -0.783 ; SBCTextDisplayRGB:VDU|func_reset  ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.672      ; 1.631      ;
; -0.783 ; SBCTextDisplayRGB:VDU|func_reset  ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.672      ; 1.631      ;
; -0.118 ; bufferedUART:UART|func_reset      ; bufferedUART:UART|rxBuffer~13          ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.029      ; 1.653      ;
; -0.118 ; bufferedUART:UART|func_reset      ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.029      ; 1.653      ;
; -0.118 ; bufferedUART:UART|func_reset      ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.029      ; 1.653      ;
; -0.118 ; bufferedUART:UART|func_reset      ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.029      ; 1.653      ;
; -0.085 ; bufferedUART:UART|func_reset      ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.029      ; 1.686      ;
; 0.173  ; bufferedUART:UART|func_reset      ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.030      ; 1.945      ;
; 0.173  ; bufferedUART:UART|func_reset      ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.030      ; 1.945      ;
; 0.537  ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; i_clk_50     ; w_cpuClk    ; 0.000        ; 1.845      ; 2.624      ;
; 0.537  ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; i_clk_50     ; w_cpuClk    ; 0.000        ; 1.845      ; 2.624      ;
; 0.582  ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; i_clk_50     ; w_cpuClk    ; 0.000        ; 1.860      ; 2.684      ;
; 0.582  ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; i_clk_50     ; w_cpuClk    ; 0.000        ; 1.860      ; 2.684      ;
+--------+-----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'i_clk_50'                                                                                                      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.010 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.605      ; 1.827      ;
; 1.128 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.605      ; 1.945      ;
; 1.264 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.549      ; 2.025      ;
; 1.264 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.549      ; 2.025      ;
; 1.264 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.549      ; 2.025      ;
; 1.392 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.683      ;
; 1.392 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.683      ;
; 1.392 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.683      ;
; 1.392 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.683      ;
; 1.392 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.683      ;
; 1.392 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.683      ;
; 1.392 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.079      ; 1.683      ;
; 1.698 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.092      ; 2.002      ;
; 1.698 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.092      ; 2.002      ;
; 1.698 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.092      ; 2.002      ;
; 1.698 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.092      ; 2.002      ;
; 1.698 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.092      ; 2.002      ;
; 1.698 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.092      ; 2.002      ;
; 1.698 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.092      ; 2.002      ;
; 1.698 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.092      ; 2.002      ;
; 1.698 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.092      ; 2.002      ;
; 1.698 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.092      ; 2.002      ;
; 1.720 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.093      ; 2.025      ;
; 1.731 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 2.023      ;
; 1.731 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 2.023      ;
; 1.731 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 2.023      ;
; 1.731 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 2.023      ;
; 1.731 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 2.023      ;
; 1.731 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 2.023      ;
; 1.731 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 2.023      ;
; 1.731 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 2.023      ;
; 1.741 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.074      ; 2.027      ;
; 1.741 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.074      ; 2.027      ;
; 1.741 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.074      ; 2.027      ;
; 1.741 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.074      ; 2.027      ;
; 1.741 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.074      ; 2.027      ;
; 1.741 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.074      ; 2.027      ;
; 1.787 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 2.080      ;
; 1.787 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 2.080      ;
; 1.787 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 2.080      ;
; 1.787 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 2.080      ;
; 1.787 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 2.080      ;
; 1.787 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 2.080      ;
; 1.894 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 2.186      ;
; 1.894 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 2.186      ;
; 1.894 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 2.186      ;
; 1.894 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 2.186      ;
; 1.894 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 2.186      ;
; 1.894 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 2.186      ;
; 1.894 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 2.186      ;
; 1.894 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.080      ; 2.186      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 51.24 MHz ; 51.24 MHz       ; w_cpuClk   ;      ;
; 73.74 MHz ; 73.74 MHz       ; i_clk_50   ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+---------+---------------+
; Clock    ; Slack   ; End Point TNS ;
+----------+---------+---------------+
; w_cpuClk ; -14.212 ; -1764.091     ;
; i_clk_50 ; -12.561 ; -3663.813     ;
+----------+---------+---------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; w_cpuClk ; -0.464 ; -4.533        ;
; i_clk_50 ; 0.284  ; 0.000         ;
+----------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; i_clk_50 ; -1.177 ; -40.308           ;
; w_cpuClk ; -0.199 ; -0.398            ;
+----------+--------+-------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+----------+--------+------------------+
; Clock    ; Slack  ; End Point TNS    ;
+----------+--------+------------------+
; w_cpuClk ; -0.693 ; -2.266           ;
; i_clk_50 ; 0.909  ; 0.000            ;
+----------+--------+------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; i_clk_50 ; -3.201 ; -1459.303                    ;
; w_cpuClk ; -3.201 ; -330.341                     ;
+----------+--------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'w_cpuClk'                                                                             ;
+---------+-------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node         ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------+----------------+--------------+-------------+--------------+------------+------------+
; -14.212 ; T65:CPU|S[0]      ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.505     ; 12.709     ;
; -14.071 ; T65:CPU|S[0]      ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.505     ; 12.568     ;
; -14.005 ; T65:CPU|DL[0]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.068     ; 14.939     ;
; -13.956 ; T65:CPU|AD[0]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.510     ; 12.448     ;
; -13.950 ; T65:CPU|DL[1]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.068     ; 14.884     ;
; -13.864 ; T65:CPU|DL[0]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.068     ; 14.798     ;
; -13.860 ; T65:CPU|DL[2]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.068     ; 14.794     ;
; -13.826 ; T65:CPU|DL[3]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.068     ; 14.760     ;
; -13.818 ; T65:CPU|S[0]      ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.505     ; 12.315     ;
; -13.815 ; T65:CPU|AD[0]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.510     ; 12.307     ;
; -13.814 ; T65:CPU|DL[0]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.058     ; 14.758     ;
; -13.809 ; T65:CPU|DL[1]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.068     ; 14.743     ;
; -13.796 ; T65:CPU|DL[4]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.068     ; 14.730     ;
; -13.779 ; T65:CPU|BAL[0]    ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.511     ; 12.270     ;
; -13.759 ; T65:CPU|DL[1]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.058     ; 14.703     ;
; -13.724 ; T65:CPU|DL[6]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.068     ; 14.658     ;
; -13.719 ; T65:CPU|DL[2]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.068     ; 14.653     ;
; -13.716 ; T65:CPU|DL[0]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.068     ; 14.650     ;
; -13.715 ; T65:CPU|DL[0]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.058     ; 14.659     ;
; -13.699 ; T65:CPU|IR[0]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.194      ; 14.895     ;
; -13.694 ; T65:CPU|IR[3]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.194      ; 14.890     ;
; -13.685 ; T65:CPU|DL[3]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.068     ; 14.619     ;
; -13.669 ; T65:CPU|DL[2]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.058     ; 14.613     ;
; -13.666 ; T65:CPU|IR[7]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.517     ; 12.151     ;
; -13.661 ; T65:CPU|DL[1]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.068     ; 14.595     ;
; -13.660 ; T65:CPU|DL[1]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.058     ; 14.604     ;
; -13.655 ; T65:CPU|DL[4]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.068     ; 14.589     ;
; -13.651 ; T65:CPU|DL[5]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.068     ; 14.585     ;
; -13.641 ; T65:CPU|IR[7]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.507     ; 12.136     ;
; -13.639 ; T65:CPU|P[0]      ; T65:CPU|S[7]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.800     ; 11.841     ;
; -13.638 ; T65:CPU|BAL[0]    ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.511     ; 12.129     ;
; -13.635 ; T65:CPU|DL[3]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.058     ; 14.579     ;
; -13.617 ; T65:CPU|DL[0]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.058     ; 14.561     ;
; -13.605 ; T65:CPU|DL[4]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.058     ; 14.549     ;
; -13.603 ; T65:CPU|IR[5]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.517     ; 12.088     ;
; -13.601 ; T65:CPU|MCycle[2] ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.195      ; 14.798     ;
; -13.583 ; T65:CPU|DL[6]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.068     ; 14.517     ;
; -13.578 ; T65:CPU|IR[5]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.507     ; 12.073     ;
; -13.571 ; T65:CPU|DL[2]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.068     ; 14.505     ;
; -13.570 ; T65:CPU|DL[2]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.058     ; 14.514     ;
; -13.562 ; T65:CPU|DL[1]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.058     ; 14.506     ;
; -13.562 ; T65:CPU|AD[0]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.510     ; 12.054     ;
; -13.558 ; T65:CPU|IR[0]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.194      ; 14.754     ;
; -13.557 ; T65:CPU|MCycle[0] ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.195      ; 14.754     ;
; -13.553 ; T65:CPU|IR[3]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.194      ; 14.749     ;
; -13.543 ; T65:CPU|IR[7]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.517     ; 12.028     ;
; -13.542 ; T65:CPU|IR[7]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.507     ; 12.037     ;
; -13.537 ; T65:CPU|DL[3]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.068     ; 14.471     ;
; -13.536 ; T65:CPU|DL[3]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.058     ; 14.480     ;
; -13.533 ; T65:CPU|DL[6]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.058     ; 14.477     ;
; -13.528 ; T65:CPU|IR[1]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.194      ; 14.724     ;
; -13.510 ; T65:CPU|DL[5]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.068     ; 14.444     ;
; -13.508 ; T65:CPU|IR[0]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.204      ; 14.714     ;
; -13.507 ; T65:CPU|DL[4]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.068     ; 14.441     ;
; -13.506 ; T65:CPU|DL[4]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.058     ; 14.450     ;
; -13.503 ; T65:CPU|IR[3]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.204      ; 14.709     ;
; -13.480 ; T65:CPU|IR[5]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.517     ; 11.965     ;
; -13.479 ; T65:CPU|IR[5]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.507     ; 11.974     ;
; -13.472 ; T65:CPU|DL[2]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.058     ; 14.416     ;
; -13.469 ; T65:CPU|S[0]      ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.495     ; 11.976     ;
; -13.467 ; T65:CPU|IR[7]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.517     ; 11.952     ;
; -13.460 ; T65:CPU|MCycle[2] ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.195      ; 14.657     ;
; -13.460 ; T65:CPU|DL[5]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.058     ; 14.404     ;
; -13.454 ; T65:CPU|P[0]      ; T65:CPU|S[6]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.800     ; 11.656     ;
; -13.444 ; T65:CPU|IR[7]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.507     ; 11.939     ;
; -13.438 ; T65:CPU|DL[3]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.058     ; 14.382     ;
; -13.436 ; T65:CPU|S[0]      ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.495     ; 11.943     ;
; -13.435 ; T65:CPU|DL[6]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.068     ; 14.369     ;
; -13.434 ; T65:CPU|DL[6]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.058     ; 14.378     ;
; -13.419 ; T65:CPU|PC[2]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.265      ; 14.686     ;
; -13.416 ; T65:CPU|MCycle[0] ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.195      ; 14.613     ;
; -13.410 ; T65:CPU|MCycle[2] ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.205      ; 14.617     ;
; -13.410 ; T65:CPU|IR[0]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.194      ; 14.606     ;
; -13.409 ; T65:CPU|IR[0]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.204      ; 14.615     ;
; -13.408 ; T65:CPU|DL[4]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.058     ; 14.352     ;
; -13.405 ; T65:CPU|IR[3]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.194      ; 14.601     ;
; -13.404 ; T65:CPU|IR[3]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.204      ; 14.610     ;
; -13.404 ; T65:CPU|IR[5]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.517     ; 11.889     ;
; -13.387 ; T65:CPU|IR[1]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.194      ; 14.583     ;
; -13.385 ; T65:CPU|BAL[0]    ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.511     ; 11.876     ;
; -13.381 ; T65:CPU|IR[5]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.507     ; 11.876     ;
; -13.375 ; T65:CPU|MCycle[1] ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.195      ; 14.572     ;
; -13.370 ; T65:CPU|IR[2]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.194      ; 14.566     ;
; -13.366 ; T65:CPU|MCycle[0] ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.205      ; 14.573     ;
; -13.362 ; T65:CPU|DL[5]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.068     ; 14.296     ;
; -13.361 ; T65:CPU|DL[5]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.058     ; 14.305     ;
; -13.341 ; T65:CPU|PC[9]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.112      ; 14.455     ;
; -13.337 ; T65:CPU|IR[1]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.204      ; 14.543     ;
; -13.336 ; T65:CPU|DL[6]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.058     ; 14.280     ;
; -13.316 ; T65:CPU|S[0]      ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.495     ; 11.823     ;
; -13.312 ; T65:CPU|MCycle[2] ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.195      ; 14.509     ;
; -13.311 ; T65:CPU|MCycle[2] ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.205      ; 14.518     ;
; -13.311 ; T65:CPU|IR[0]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.204      ; 14.517     ;
; -13.306 ; T65:CPU|IR[3]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.204      ; 14.512     ;
; -13.304 ; T65:CPU|IR[6]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.517     ; 11.789     ;
; -13.285 ; T65:CPU|AD[0]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.500     ; 11.787     ;
; -13.279 ; T65:CPU|IR[6]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.507     ; 11.774     ;
; -13.278 ; T65:CPU|PC[2]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.265      ; 14.545     ;
; -13.268 ; T65:CPU|MCycle[0] ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.195      ; 14.465     ;
; -13.267 ; T65:CPU|MCycle[0] ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.205      ; 14.474     ;
+---------+-------------------+----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_clk_50'                                                                                                                                                                                                                                            ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -12.561 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.295      ; 13.895     ;
; -12.539 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.860     ;
; -12.534 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.281      ; 13.854     ;
; -12.480 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.295      ; 13.814     ;
; -12.461 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.295      ; 13.795     ;
; -12.460 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.307      ; 13.806     ;
; -12.458 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.779     ;
; -12.453 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.281      ; 13.773     ;
; -12.439 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.760     ;
; -12.438 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.294      ; 13.771     ;
; -12.434 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.281      ; 13.754     ;
; -12.433 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.293      ; 13.765     ;
; -12.427 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.295      ; 13.761     ;
; -12.419 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.295      ; 13.753     ;
; -12.405 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.726     ;
; -12.400 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.281      ; 13.720     ;
; -12.397 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.718     ;
; -12.392 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.281      ; 13.712     ;
; -12.323 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.644     ;
; -12.322 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.295      ; 13.656     ;
; -12.319 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.295      ; 13.653     ;
; -12.301 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.269      ; 13.609     ;
; -12.300 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.621     ;
; -12.297 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.618     ;
; -12.296 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.268      ; 13.603     ;
; -12.295 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.281      ; 13.615     ;
; -12.292 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.281      ; 13.612     ;
; -12.254 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.292      ; 13.585     ;
; -12.244 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.281      ; 13.564     ;
; -12.232 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.279      ; 13.550     ;
; -12.227 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.278      ; 13.544     ;
; -12.219 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.541     ;
; -12.217 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.280      ; 13.536     ;
; -12.187 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.280      ; 13.506     ;
; -12.174 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.495     ;
; -12.170 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.294      ; 13.503     ;
; -12.162 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.483     ;
; -12.152 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.292      ; 13.483     ;
; -12.148 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.281      ; 13.468     ;
; -12.143 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.280      ; 13.462     ;
; -12.141 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.281      ; 13.461     ;
; -12.138 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.280      ; 13.457     ;
; -12.136 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.280      ; 13.455     ;
; -12.130 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.279      ; 13.448     ;
; -12.125 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.278      ; 13.442     ;
; -12.123 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.281      ; 13.443     ;
; -12.117 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.280      ; 13.436     ;
; -12.117 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.281      ; 13.437     ;
; -12.116 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.438     ;
; -12.116 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.292      ; 13.447     ;
; -12.113 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.434     ;
; -12.098 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.283      ; 13.420     ;
; -12.083 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.280      ; 13.402     ;
; -12.075 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.280      ; 13.394     ;
; -12.071 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.392     ;
; -12.070 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.280      ; 13.389     ;
; -12.068 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.281      ; 13.388     ;
; -12.053 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.374     ;
; -12.050 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.292      ; 13.381     ;
; -12.045 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.366     ;
; -12.028 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.279      ; 13.346     ;
; -12.025 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.294      ; 13.358     ;
; -12.023 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.278      ; 13.340     ;
; -12.003 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.281      ; 13.323     ;
; -12.000 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.281      ; 13.320     ;
; -11.998 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.280      ; 13.317     ;
; -11.979 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.267      ; 13.285     ;
; -11.978 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.280      ; 13.297     ;
; -11.975 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.280      ; 13.294     ;
; -11.910 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.277      ; 13.226     ;
; -11.890 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.280      ; 13.209     ;
; -11.865 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.186     ;
; -11.860 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.296      ; 13.195     ;
; -11.826 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.279      ; 13.144     ;
; -11.820 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.281      ; 13.140     ;
; -11.812 ; SBCTextDisplayRGB:VDU|charVert[3]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.277      ; 13.128     ;
; -11.808 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.277      ; 13.124     ;
; -11.803 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.295      ; 13.137     ;
; -11.787 ; SBCTextDisplayRGB:VDU|charVert[3]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.279      ; 13.105     ;
; -11.783 ; SBCTextDisplayRGB:VDU|charVert[2]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.277      ; 13.099     ;
; -11.758 ; SBCTextDisplayRGB:VDU|charVert[2]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.279      ; 13.076     ;
; -11.757 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.296      ; 13.092     ;
; -11.754 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.295      ; 13.088     ;
; -11.742 ; SBCTextDisplayRGB:VDU|charVert[3]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.278      ; 13.059     ;
; -11.739 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.296      ; 13.074     ;
; -11.739 ; SBCTextDisplayRGB:VDU|cursorVert[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.293      ; 13.071     ;
; -11.717 ; SBCTextDisplayRGB:VDU|cursorVert[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.280      ; 13.036     ;
; -11.713 ; SBCTextDisplayRGB:VDU|charVert[2]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.278      ; 13.030     ;
; -11.712 ; SBCTextDisplayRGB:VDU|cursorVert[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.279      ; 13.030     ;
; -11.710 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.280      ; 13.029     ;
; -11.707 ; SBCTextDisplayRGB:VDU|charVert[0]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.277      ; 13.023     ;
; -11.706 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.277      ; 13.022     ;
; -11.686 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.295      ; 13.020     ;
; -11.685 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 13.006     ;
; -11.682 ; SBCTextDisplayRGB:VDU|charVert[0]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.279      ; 13.000     ;
; -11.681 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.279      ; 12.999     ;
; -11.677 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.280      ; 12.996     ;
; -11.652 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.282      ; 12.973     ;
; -11.640 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.281      ; 12.960     ;
; -11.637 ; SBCTextDisplayRGB:VDU|charVert[0]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.278      ; 12.954     ;
+---------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'w_cpuClk'                                                                                                                        ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.464 ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[7]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.476      ; 1.737      ;
; -0.464 ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.476      ; 1.737      ;
; -0.457 ; SBCTextDisplayRGB:VDU|kbBuffer~57    ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.466      ; 1.734      ;
; -0.419 ; SBCTextDisplayRGB:VDU|kbBuffer~59    ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.466      ; 1.772      ;
; -0.400 ; SBCTextDisplayRGB:VDU|kbBuffer~58    ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.466      ; 1.791      ;
; -0.385 ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.465      ; 1.805      ;
; -0.371 ; SBCTextDisplayRGB:VDU|kbBuffer~43    ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.467      ; 1.821      ;
; -0.351 ; SBCTextDisplayRGB:VDU|kbBuffer~45    ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.467      ; 1.841      ;
; -0.331 ; SBCTextDisplayRGB:VDU|kbInPointer[2] ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.467      ; 1.861      ;
; -0.328 ; SBCTextDisplayRGB:VDU|kbBuffer~41    ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.467      ; 1.864      ;
; -0.317 ; SBCTextDisplayRGB:VDU|kbInPointer[2] ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.467      ; 1.875      ;
; -0.315 ; SBCTextDisplayRGB:VDU|kbInPointer[2] ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.467      ; 1.877      ;
; -0.306 ; SBCTextDisplayRGB:VDU|kbBuffer~44    ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.467      ; 1.886      ;
; -0.296 ; SBCTextDisplayRGB:VDU|kbBuffer~55    ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.466      ; 1.895      ;
; -0.295 ; SBCTextDisplayRGB:VDU|kbBuffer~50    ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.467      ; 1.897      ;
; -0.274 ; SBCTextDisplayRGB:VDU|kbBuffer~52    ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.467      ; 1.918      ;
; -0.269 ; SBCTextDisplayRGB:VDU|kbBuffer~16    ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.060      ; 1.516      ;
; -0.260 ; SBCTextDisplayRGB:VDU|kbBuffer~14    ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.476      ; 1.941      ;
; -0.259 ; SBCTextDisplayRGB:VDU|kbBuffer~63    ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.477      ; 1.943      ;
; -0.240 ; SBCTextDisplayRGB:VDU|kbBuffer~36    ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.466      ; 1.951      ;
; -0.240 ; SBCTextDisplayRGB:VDU|kbBuffer~56    ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.477      ; 1.962      ;
; -0.229 ; SBCTextDisplayRGB:VDU|kbBuffer~51    ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.467      ; 1.963      ;
; -0.217 ; SBCTextDisplayRGB:VDU|kbBuffer~11    ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.465      ; 1.973      ;
; -0.208 ; SBCTextDisplayRGB:VDU|kbBuffer~32    ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.466      ; 1.983      ;
; -0.200 ; SBCTextDisplayRGB:VDU|kbBuffer~53    ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.466      ; 1.991      ;
; -0.174 ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.465      ; 2.016      ;
; -0.174 ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.465      ; 2.016      ;
; -0.174 ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.465      ; 2.016      ;
; -0.174 ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.465      ; 2.016      ;
; -0.160 ; SBCTextDisplayRGB:VDU|kbInPointer[1] ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.467      ; 2.032      ;
; -0.158 ; bufferedUART:UART|rxBuffer~14        ; bufferedUART:UART|dataOut[0]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.832      ; 1.399      ;
; -0.152 ; SBCTextDisplayRGB:VDU|kbInPointer[1] ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.467      ; 2.040      ;
; -0.151 ; SBCTextDisplayRGB:VDU|kbBuffer~30    ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.466      ; 2.040      ;
; -0.150 ; SBCTextDisplayRGB:VDU|kbInPointer[1] ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.467      ; 2.042      ;
; -0.118 ; SBCTextDisplayRGB:VDU|kbBuffer~48    ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.467      ; 2.074      ;
; -0.115 ; SBCTextDisplayRGB:VDU|kbInPointer[2] ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.466      ; 2.076      ;
; -0.111 ; bufferedUART:UART|rxBuffer~21        ; bufferedUART:UART|dataOut[7]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.839      ; 1.453      ;
; -0.105 ; bufferedUART:UART|rxBuffer~17        ; bufferedUART:UART|dataOut[3]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.839      ; 1.459      ;
; -0.102 ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.473      ; 2.096      ;
; -0.100 ; SBCTextDisplayRGB:VDU|kbBuffer~25    ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.466      ; 2.091      ;
; -0.088 ; SBCTextDisplayRGB:VDU|kbBuffer~64    ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.066      ; 1.703      ;
; -0.083 ; SBCTextDisplayRGB:VDU|kbBuffer~66    ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.066      ; 1.708      ;
; -0.077 ; bufferedUART:UART|rxBuffer~18        ; bufferedUART:UART|dataOut[4]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.839      ; 1.487      ;
; -0.059 ; SBCTextDisplayRGB:VDU|kbBuffer~62    ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.066      ; 1.732      ;
; -0.057 ; SBCTextDisplayRGB:VDU|kbBuffer~39    ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.467      ; 2.135      ;
; -0.055 ; bufferedUART:UART|rxBuffer~15        ; bufferedUART:UART|dataOut[1]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.839      ; 1.509      ;
; -0.043 ; SBCTextDisplayRGB:VDU|kbBuffer~37    ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.466      ; 2.148      ;
; -0.042 ; bufferedUART:UART|rxBuffer~20        ; bufferedUART:UART|dataOut[6]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.840      ; 1.523      ;
; -0.042 ; SBCTextDisplayRGB:VDU|kbBuffer~28    ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.477      ; 2.160      ;
; -0.041 ; SBCTextDisplayRGB:VDU|kbBuffer~60    ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.066      ; 1.750      ;
; -0.040 ; SBCTextDisplayRGB:VDU|kbBuffer~65    ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.066      ; 1.751      ;
; -0.013 ; SBCTextDisplayRGB:VDU|kbBuffer~22    ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.023      ; 1.735      ;
; -0.003 ; T65:CPU|IR[2]                        ; T65:CPU|ALU_Op_r[3]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.778      ; 2.970      ;
; 0.018  ; SBCTextDisplayRGB:VDU|kbBuffer~33    ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.474      ; 2.217      ;
; 0.021  ; SBCTextDisplayRGB:VDU|kbBuffer~46    ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.467      ; 2.213      ;
; 0.022  ; SBCTextDisplayRGB:VDU|kbBuffer~24    ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.023      ; 1.770      ;
; 0.022  ; SBCTextDisplayRGB:VDU|kbBuffer~34    ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.466      ; 2.213      ;
; 0.027  ; T65:CPU|IR[0]                        ; T65:CPU|Write_Data_r[1]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.778      ; 3.000      ;
; 0.028  ; SBCTextDisplayRGB:VDU|kbBuffer~38    ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.466      ; 2.219      ;
; 0.033  ; SBCTextDisplayRGB:VDU|kbInPointer[2] ; SBCTextDisplayRGB:VDU|dataOut[7]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.477      ; 2.235      ;
; 0.039  ; SBCTextDisplayRGB:VDU|kbBuffer~15    ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.060      ; 1.824      ;
; 0.045  ; SBCTextDisplayRGB:VDU|kbBuffer~13    ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.060      ; 1.830      ;
; 0.050  ; T65:CPU|IR[1]                        ; T65:CPU|ALU_Op_r[2]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.776      ; 3.021      ;
; 0.050  ; SBCTextDisplayRGB:VDU|kbInPointer[1] ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.466      ; 2.241      ;
; 0.056  ; T65:CPU|IR[3]                        ; T65:CPU|BusA_r[0]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.779      ; 3.030      ;
; 0.057  ; SBCTextDisplayRGB:VDU|kbBuffer~17    ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.060      ; 1.842      ;
; 0.058  ; T65:CPU|Set_Addr_To_r[1]             ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.834      ; 3.607      ;
; 0.072  ; SBCTextDisplayRGB:VDU|kbInPointer[0] ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.467      ; 2.264      ;
; 0.073  ; T65:CPU|Set_Addr_To_r[1]             ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.834      ; 3.622      ;
; 0.080  ; SBCTextDisplayRGB:VDU|kbInPointer[0] ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.467      ; 2.272      ;
; 0.081  ; SBCTextDisplayRGB:VDU|kbBuffer~21    ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.034      ; 1.840      ;
; 0.081  ; SBCTextDisplayRGB:VDU|kbBuffer~12    ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.473      ; 2.279      ;
; 0.082  ; SBCTextDisplayRGB:VDU|kbInPointer[0] ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.467      ; 2.274      ;
; 0.084  ; T65:CPU|IR[0]                        ; T65:CPU|Write_Data_r[0]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.778      ; 3.057      ;
; 0.088  ; SBCTextDisplayRGB:VDU|kbBuffer~35    ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.477      ; 2.290      ;
; 0.090  ; T65:CPU|IR[2]                        ; T65:CPU|Write_Data_r[1]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.778      ; 3.063      ;
; 0.118  ; T65:CPU|IR[0]                        ; T65:CPU|ALU_Op_r[2]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.776      ; 3.089      ;
; 0.120  ; T65:CPU|IR[1]                        ; T65:CPU|ALU_Op_r[1]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.780      ; 3.095      ;
; 0.145  ; SBCTextDisplayRGB:VDU|kbBuffer~31    ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.466      ; 2.336      ;
; 0.149  ; SBCTextDisplayRGB:VDU|kbBuffer~27    ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.466      ; 2.340      ;
; 0.157  ; SBCTextDisplayRGB:VDU|kbBuffer~29    ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.466      ; 2.348      ;
; 0.171  ; SBCTextDisplayRGB:VDU|kbBuffer~42    ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.478      ; 2.374      ;
; 0.188  ; T65:CPU|IR[2]                        ; T65:CPU|S[0]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.778      ; 3.161      ;
; 0.198  ; SBCTextDisplayRGB:VDU|kbInPointer[1] ; SBCTextDisplayRGB:VDU|dataOut[7]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.477      ; 2.400      ;
; 0.199  ; T65:CPU|IR[3]                        ; T65:CPU|ALU_Op_r[3]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.778      ; 3.172      ;
; 0.231  ; T65:CPU|MCycle[2]                    ; T65:CPU|Write_Data_r[2]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.789      ; 3.215      ;
; 0.249  ; SBCTextDisplayRGB:VDU|kbBuffer~20    ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.023      ; 1.997      ;
; 0.249  ; SBCTextDisplayRGB:VDU|kbBuffer~49    ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.478      ; 2.452      ;
; 0.252  ; SBCTextDisplayRGB:VDU|kbBuffer~23    ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.023      ; 2.000      ;
; 0.268  ; T65:CPU|IR[2]                        ; T65:CPU|Write_Data_r[2]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.788      ; 3.251      ;
; 0.282  ; SBCTextDisplayRGB:VDU|kbInPointer[0] ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.466      ; 2.473      ;
; 0.293  ; T65:CPU|IR[2]                        ; T65:CPU|RstCycle                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.792      ; 3.280      ;
; 0.296  ; T65:CPU|Set_Addr_To_r[1]             ; SBCTextDisplayRGB:VDU|dataOut[2]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.833      ; 3.844      ;
; 0.297  ; T65:CPU|Set_Addr_To_r[1]             ; SBCTextDisplayRGB:VDU|dataOut[4]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.833      ; 3.845      ;
; 0.301  ; SBCTextDisplayRGB:VDU|kbBuffer~26    ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.474      ; 2.500      ;
; 0.303  ; SBCTextDisplayRGB:VDU|kbBuffer~18    ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.023      ; 2.051      ;
; 0.319  ; T65:CPU|IR[3]                        ; T65:CPU|Write_Data_r[0]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.778      ; 3.292      ;
; 0.327  ; T65:CPU|Set_Addr_To_r[1]             ; SBCTextDisplayRGB:VDU|dataOut[5]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.833      ; 3.875      ;
; 0.327  ; T65:CPU|Set_Addr_To_r[1]             ; SBCTextDisplayRGB:VDU|dataOut[6]       ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 3.833      ; 3.875      ;
; 0.336  ; T65:CPU|IR[0]                        ; T65:CPU|ALU_Op_r[0]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.776      ; 3.307      ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_clk_50'                                                                                                                                                                                                                                                     ;
+-------+-------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                                                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.284 ; sd_controller:sd1|recv_data[30]                 ; sd_controller:sd1|sdhc                                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.486      ; 0.965      ;
; 0.382 ; SBCTextDisplayRGB:VDU|dispState.dispWrite       ; SBCTextDisplayRGB:VDU|dispState.dispWrite                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.092      ; 0.669      ;
; 0.385 ; SBCTextDisplayRGB:VDU|attInverse                ; SBCTextDisplayRGB:VDU|attInverse                                                                                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; sd_controller:sd1|data_sig[0]                   ; sd_controller:sd1|data_sig[0]                                                                                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; SBCTextDisplayRGB:VDU|dispByteSent              ; SBCTextDisplayRGB:VDU|dispByteSent                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; SBCTextDisplayRGB:VDU|dispState.idle            ; SBCTextDisplayRGB:VDU|dispState.idle                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.089      ; 0.669      ;
; 0.385 ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.089      ; 0.669      ;
; 0.386 ; SBCTextDisplayRGB:VDU|n_kbWR                    ; SBCTextDisplayRGB:VDU|n_kbWR                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.088      ; 0.669      ;
; 0.387 ; sd_controller:sd1|sdhc                          ; sd_controller:sd1|sdhc                                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.087      ; 0.669      ;
; 0.399 ; SBCTextDisplayRGB:VDU|ps2ClkCount[0]            ; SBCTextDisplayRGB:VDU|ps2ClkCount[0]                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.090      ; 0.684      ;
; 0.402 ; bufferedUART:UART|txBitCount[3]                 ; bufferedUART:UART|txBitCount[3]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; bufferedUART:UART|txBitCount[2]                 ; bufferedUART:UART|txBitCount[2]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; bufferedUART:UART|txBitCount[1]                 ; bufferedUART:UART|txBitCount[1]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; bufferedUART:UART|txBitCount[0]                 ; bufferedUART:UART|txBitCount[0]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|hActive                   ; SBCTextDisplayRGB:VDU|hActive                                                                                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|vActive                   ; SBCTextDisplayRGB:VDU|vActive                                                                                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|charScanLine[3]           ; SBCTextDisplayRGB:VDU|charScanLine[3]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|charScanLine[0]           ; SBCTextDisplayRGB:VDU|charScanLine[0]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|charScanLine[1]           ; SBCTextDisplayRGB:VDU|charScanLine[1]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|charScanLine[2]           ; SBCTextDisplayRGB:VDU|charScanLine[2]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|paramCount[2]             ; SBCTextDisplayRGB:VDU|paramCount[2]                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|paramCount[0]             ; SBCTextDisplayRGB:VDU|paramCount[0]                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|ps2DataOut                ; SBCTextDisplayRGB:VDU|ps2DataOut                                                                                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|kbWRParity                ; SBCTextDisplayRGB:VDU|kbWRParity                                                                                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; SBCTextDisplayRGB:VDU|ps2ClkOut                 ; SBCTextDisplayRGB:VDU|ps2ClkOut                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|state.send_regreq             ; sd_controller:sd1|state.send_regreq                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                                                                                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.072      ; 0.669      ;
; 0.403 ; bufferedUART:UART|txBuffer[7]                   ; bufferedUART:UART|txBuffer[7]                                                                                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; bufferedUART:UART|txByteSent                    ; bufferedUART:UART|txByteSent                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; bufferedUART:UART|rxBitCount[3]                 ; bufferedUART:UART|rxBitCount[3]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; bufferedUART:UART|rxBitCount[2]                 ; bufferedUART:UART|rxBitCount[2]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; bufferedUART:UART|rxBitCount[1]                 ; bufferedUART:UART|rxBitCount[1]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; Toggle_On_FN_Key:FNKey2Toggle|loopback          ; Toggle_On_FN_Key:FNKey2Toggle|loopback                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|pixelCount[1]             ; SBCTextDisplayRGB:VDU|pixelCount[1]                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|paramCount[1]             ; SBCTextDisplayRGB:VDU|paramCount[1]                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|param3[0]                 ; SBCTextDisplayRGB:VDU|param3[0]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|param2[0]                 ; SBCTextDisplayRGB:VDU|param2[0]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|param1[0]                 ; SBCTextDisplayRGB:VDU|param1[0]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|param4[0]                 ; SBCTextDisplayRGB:VDU|param4[0]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|kbInPointer[1]            ; SBCTextDisplayRGB:VDU|kbInPointer[1]                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|kbInPointer[2]            ; SBCTextDisplayRGB:VDU|kbInPointer[2]                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|ps2Ctrl                   ; SBCTextDisplayRGB:VDU|ps2Ctrl                                                                                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|FNkeysSig[1]              ; SBCTextDisplayRGB:VDU|FNkeysSig[1]                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|FNkeysSig[2]              ; SBCTextDisplayRGB:VDU|FNkeysSig[2]                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|ps2Caps                   ; SBCTextDisplayRGB:VDU|ps2Caps                                                                                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|ps2Shift                  ; SBCTextDisplayRGB:VDU|ps2Shift                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|ps2Scroll                 ; SBCTextDisplayRGB:VDU|ps2Scroll                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|ps2Num                    ; SBCTextDisplayRGB:VDU|ps2Num                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|ps2ClkCount[1]            ; SBCTextDisplayRGB:VDU|ps2ClkCount[1]                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_mode                      ; sd_controller:sd1|cmd_mode                                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[47]                                                                                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[45]                                                                                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_out[44]                   ; sd_controller:sd1|cmd_out[44]                                                                                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_out[43]                   ; sd_controller:sd1|cmd_out[43]                                                                                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_out[42]                   ; sd_controller:sd1|cmd_out[42]                                                                                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_out[41]                   ; sd_controller:sd1|cmd_out[41]                                                                                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_out[40]                   ; sd_controller:sd1|cmd_out[40]                                                                                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|sdCS                          ; sd_controller:sd1|sdCS                                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_out[7]                    ; sd_controller:sd1|cmd_out[7]                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_out[4]                    ; sd_controller:sd1|cmd_out[4]                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_out[3]                    ; sd_controller:sd1|cmd_out[3]                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|cmd_out[2]                    ; sd_controller:sd1|cmd_out[2]                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|cursorVert[4]             ; SBCTextDisplayRGB:VDU|cursorVert[4]                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|cursorVert[3]             ; SBCTextDisplayRGB:VDU|cursorVert[3]                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|cursorVert[2]             ; SBCTextDisplayRGB:VDU|cursorVert[2]                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; SBCTextDisplayRGB:VDU|dispWR                    ; SBCTextDisplayRGB:VDU|dispWR                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|state.receive_byte            ; sd_controller:sd1|state.receive_byte                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|state.read_block_data                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|\fsm:bit_counter[3]           ; sd_controller:sd1|\fsm:bit_counter[3]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|\fsm:bit_counter[6]           ; sd_controller:sd1|\fsm:bit_counter[6]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|state.idle                    ; sd_controller:sd1|state.idle                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|state.receive_ocr_wait        ; sd_controller:sd1|state.receive_ocr_wait                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|return_state.cmd8             ; sd_controller:sd1|return_state.cmd8                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|return_state.cardsel          ; sd_controller:sd1|return_state.cardsel                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|return_state.acmd41           ; sd_controller:sd1|return_state.acmd41                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.404 ; bufferedUART:UART|rxdFiltered                   ; bufferedUART:UART|rxdFiltered                                                                                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                                                                                                                               ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 0.669      ;
; 0.418 ; bufferedUART:UART|rxBitCount[0]                 ; bufferedUART:UART|rxBitCount[0]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.684      ;
; 0.418 ; w_serialClkCount[1]                             ; w_serialClkCount[1]                                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.684      ;
; 0.418 ; SBCTextDisplayRGB:VDU|kbInPointer[0]            ; SBCTextDisplayRGB:VDU|kbInPointer[0]                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 0.684      ;
; 0.427 ; SBCTextDisplayRGB:VDU|dispAttWRData[6]          ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_datain_reg0 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.430      ; 1.087      ;
; 0.430 ; Toggle_On_FN_Key:FNKey1Toggle|loopback          ; Toggle_On_FN_Key:FNKey1Toggle|loopback                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.044      ; 0.669      ;
+-------+-------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'i_clk_50'                                                                                                       ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.177 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.070     ; 2.109      ;
; -1.177 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.070     ; 2.109      ;
; -1.177 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.070     ; 2.109      ;
; -1.177 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.070     ; 2.109      ;
; -1.177 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.070     ; 2.109      ;
; -1.177 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.070     ; 2.109      ;
; -1.177 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.070     ; 2.109      ;
; -1.177 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.070     ; 2.109      ;
; -1.108 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.070     ; 2.040      ;
; -1.108 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.070     ; 2.040      ;
; -1.108 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.070     ; 2.040      ;
; -1.108 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.070     ; 2.040      ;
; -1.108 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.070     ; 2.040      ;
; -1.108 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.070     ; 2.040      ;
; -1.108 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.070     ; 2.040      ;
; -1.108 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.070     ; 2.040      ;
; -1.084 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.069     ; 2.017      ;
; -1.084 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.069     ; 2.017      ;
; -1.084 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.069     ; 2.017      ;
; -1.084 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.069     ; 2.017      ;
; -1.084 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.069     ; 2.017      ;
; -1.084 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.069     ; 2.017      ;
; -1.037 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.077     ; 1.962      ;
; -1.037 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.077     ; 1.962      ;
; -1.037 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.077     ; 1.962      ;
; -1.037 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.077     ; 1.962      ;
; -1.037 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.077     ; 1.962      ;
; -1.037 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.077     ; 1.962      ;
; -1.020 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.061     ; 1.961      ;
; -0.997 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.062     ; 1.937      ;
; -0.997 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.062     ; 1.937      ;
; -0.997 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.062     ; 1.937      ;
; -0.997 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.062     ; 1.937      ;
; -0.997 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.062     ; 1.937      ;
; -0.997 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.062     ; 1.937      ;
; -0.997 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.062     ; 1.937      ;
; -0.997 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.062     ; 1.937      ;
; -0.997 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.062     ; 1.937      ;
; -0.997 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.062     ; 1.937      ;
; -0.690 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.072     ; 1.620      ;
; -0.690 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.072     ; 1.620      ;
; -0.690 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.072     ; 1.620      ;
; -0.690 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.072     ; 1.620      ;
; -0.690 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.072     ; 1.620      ;
; -0.690 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.072     ; 1.620      ;
; -0.690 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.072     ; 1.620      ;
; -0.611 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.348      ; 1.961      ;
; -0.611 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.348      ; 1.961      ;
; -0.611 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.348      ; 1.961      ;
; -0.513 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.407      ; 1.922      ;
; -0.378 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.407      ; 1.787      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'w_cpuClk'                                                                                                                 ;
+--------+-----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.199 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; i_clk_50     ; w_cpuClk    ; 1.000        ; 1.455      ; 2.646      ;
; -0.199 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; i_clk_50     ; w_cpuClk    ; 1.000        ; 1.455      ; 2.646      ;
; -0.142 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; i_clk_50     ; w_cpuClk    ; 1.000        ; 1.472      ; 2.606      ;
; -0.142 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; i_clk_50     ; w_cpuClk    ; 1.000        ; 1.472      ; 2.606      ;
; 0.144  ; bufferedUART:UART|func_reset      ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.562      ; 1.910      ;
; 0.144  ; bufferedUART:UART|func_reset      ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.562      ; 1.910      ;
; 0.425  ; bufferedUART:UART|func_reset      ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.561      ; 1.628      ;
; 0.459  ; bufferedUART:UART|func_reset      ; bufferedUART:UART|rxBuffer~13          ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.560      ; 1.593      ;
; 0.459  ; bufferedUART:UART|func_reset      ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.560      ; 1.593      ;
; 0.459  ; bufferedUART:UART|func_reset      ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.560      ; 1.593      ;
; 0.459  ; bufferedUART:UART|func_reset      ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.560      ; 1.593      ;
; 1.071  ; SBCTextDisplayRGB:VDU|func_reset  ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 2.153      ; 1.574      ;
; 1.071  ; SBCTextDisplayRGB:VDU|func_reset  ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 2.153      ; 1.574      ;
; 1.071  ; SBCTextDisplayRGB:VDU|func_reset  ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 2.153      ; 1.574      ;
+--------+-----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'w_cpuClk'                                                                                                                  ;
+--------+-----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.693 ; SBCTextDisplayRGB:VDU|func_reset  ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.466      ; 1.498      ;
; -0.693 ; SBCTextDisplayRGB:VDU|func_reset  ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.466      ; 1.498      ;
; -0.693 ; SBCTextDisplayRGB:VDU|func_reset  ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 2.466      ; 1.498      ;
; -0.043 ; bufferedUART:UART|func_reset      ; bufferedUART:UART|rxBuffer~13          ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.847      ; 1.529      ;
; -0.043 ; bufferedUART:UART|func_reset      ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.847      ; 1.529      ;
; -0.043 ; bufferedUART:UART|func_reset      ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.847      ; 1.529      ;
; -0.043 ; bufferedUART:UART|func_reset      ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.847      ; 1.529      ;
; -0.015 ; bufferedUART:UART|func_reset      ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.848      ; 1.558      ;
; 0.176  ; bufferedUART:UART|func_reset      ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.848      ; 1.749      ;
; 0.176  ; bufferedUART:UART|func_reset      ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.848      ; 1.749      ;
; 0.391  ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; i_clk_50     ; w_cpuClk    ; 0.000        ; 1.739      ; 2.355      ;
; 0.391  ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; i_clk_50     ; w_cpuClk    ; 0.000        ; 1.739      ; 2.355      ;
; 0.503  ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; i_clk_50     ; w_cpuClk    ; 0.000        ; 1.754      ; 2.482      ;
; 0.503  ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; i_clk_50     ; w_cpuClk    ; 0.000        ; 1.754      ; 2.482      ;
+--------+-----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'i_clk_50'                                                                                                       ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.909 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.567      ; 1.671      ;
; 1.021 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.567      ; 1.783      ;
; 1.131 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.507      ; 1.833      ;
; 1.131 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.507      ; 1.833      ;
; 1.131 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.507      ; 1.833      ;
; 1.290 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 1.555      ;
; 1.290 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 1.555      ;
; 1.290 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 1.555      ;
; 1.290 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 1.555      ;
; 1.290 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 1.555      ;
; 1.290 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 1.555      ;
; 1.290 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.070      ; 1.555      ;
; 1.536 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 1.812      ;
; 1.536 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 1.812      ;
; 1.536 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 1.812      ;
; 1.536 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 1.812      ;
; 1.536 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 1.812      ;
; 1.536 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 1.812      ;
; 1.536 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 1.812      ;
; 1.536 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 1.812      ;
; 1.536 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 1.812      ;
; 1.536 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 1.812      ;
; 1.557 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.081      ; 1.833      ;
; 1.573 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 1.839      ;
; 1.573 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 1.839      ;
; 1.573 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 1.839      ;
; 1.573 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 1.839      ;
; 1.573 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 1.839      ;
; 1.573 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 1.839      ;
; 1.573 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 1.839      ;
; 1.573 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 1.839      ;
; 1.578 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.065      ; 1.838      ;
; 1.578 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.065      ; 1.838      ;
; 1.578 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.065      ; 1.838      ;
; 1.578 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.065      ; 1.838      ;
; 1.578 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.065      ; 1.838      ;
; 1.578 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.065      ; 1.838      ;
; 1.620 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 1.888      ;
; 1.620 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 1.888      ;
; 1.620 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 1.888      ;
; 1.620 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 1.888      ;
; 1.620 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 1.888      ;
; 1.620 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.073      ; 1.888      ;
; 1.746 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 2.012      ;
; 1.746 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 2.012      ;
; 1.746 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 2.012      ;
; 1.746 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 2.012      ;
; 1.746 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 2.012      ;
; 1.746 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 2.012      ;
; 1.746 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 2.012      ;
; 1.746 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.071      ; 2.012      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; w_cpuClk ; -6.244 ; -717.205       ;
; i_clk_50 ; -5.369 ; -1279.111      ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; w_cpuClk ; -0.097 ; -0.737        ;
; i_clk_50 ; 0.119  ; 0.000         ;
+----------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; i_clk_50 ; -0.063 ; -1.022            ;
; w_cpuClk ; 0.374  ; 0.000             ;
+----------+--------+-------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+----------+--------+------------------+
; Clock    ; Slack  ; End Point TNS    ;
+----------+--------+------------------+
; w_cpuClk ; -0.183 ; -0.549           ;
; i_clk_50 ; 0.459  ; 0.000            ;
+----------+--------+------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; i_clk_50 ; -3.000 ; -1035.300                    ;
; w_cpuClk ; -1.000 ; -221.000                     ;
+----------+--------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'w_cpuClk'                                                                            ;
+--------+-------------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+----------------+--------------+-------------+--------------+------------+------------+
; -6.244 ; T65:CPU|S[0]      ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.275     ; 5.956      ;
; -6.241 ; T65:CPU|S[0]      ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.275     ; 5.953      ;
; -6.073 ; T65:CPU|AD[0]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.280     ; 5.780      ;
; -6.070 ; T65:CPU|AD[0]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.280     ; 5.777      ;
; -6.000 ; T65:CPU|BAL[0]    ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.280     ; 5.707      ;
; -5.997 ; T65:CPU|BAL[0]    ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.280     ; 5.704      ;
; -5.958 ; T65:CPU|DL[1]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.031     ; 6.914      ;
; -5.955 ; T65:CPU|DL[1]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.031     ; 6.911      ;
; -5.942 ; T65:CPU|S[0]      ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.275     ; 5.654      ;
; -5.894 ; T65:CPU|S[0]      ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.273     ; 5.608      ;
; -5.893 ; T65:CPU|DL[0]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.031     ; 6.849      ;
; -5.890 ; T65:CPU|DL[0]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.031     ; 6.846      ;
; -5.882 ; T65:CPU|IR[3]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.070      ; 6.939      ;
; -5.882 ; T65:CPU|IR[0]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.070      ; 6.939      ;
; -5.882 ; T65:CPU|DL[3]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.031     ; 6.838      ;
; -5.879 ; T65:CPU|IR[3]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.070      ; 6.936      ;
; -5.879 ; T65:CPU|IR[0]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.070      ; 6.936      ;
; -5.879 ; T65:CPU|DL[3]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.031     ; 6.835      ;
; -5.860 ; T65:CPU|MCycle[2] ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.071      ; 6.918      ;
; -5.857 ; T65:CPU|MCycle[2] ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.071      ; 6.915      ;
; -5.854 ; T65:CPU|IR[7]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.283     ; 5.558      ;
; -5.851 ; T65:CPU|IR[7]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.283     ; 5.555      ;
; -5.844 ; T65:CPU|IR[7]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.281     ; 5.550      ;
; -5.843 ; T65:CPU|S[0]      ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.273     ; 5.557      ;
; -5.839 ; T65:CPU|S[0]      ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.273     ; 5.553      ;
; -5.822 ; T65:CPU|IR[1]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.070      ; 6.879      ;
; -5.819 ; T65:CPU|IR[1]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.070      ; 6.876      ;
; -5.819 ; T65:CPU|DL[2]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.031     ; 6.775      ;
; -5.816 ; T65:CPU|DL[2]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.031     ; 6.772      ;
; -5.806 ; T65:CPU|DL[5]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.031     ; 6.762      ;
; -5.803 ; T65:CPU|DL[5]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.031     ; 6.759      ;
; -5.794 ; T65:CPU|AD[0]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.280     ; 5.501      ;
; -5.793 ; T65:CPU|IR[7]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.281     ; 5.499      ;
; -5.790 ; T65:CPU|DL[1]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.029     ; 6.748      ;
; -5.789 ; T65:CPU|IR[7]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.281     ; 5.495      ;
; -5.781 ; T65:CPU|MCycle[0] ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.071      ; 6.839      ;
; -5.781 ; T65:CPU|AD[0]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.278     ; 5.490      ;
; -5.778 ; T65:CPU|MCycle[0] ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.071      ; 6.836      ;
; -5.778 ; T65:CPU|IR[7]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.283     ; 5.482      ;
; -5.776 ; T65:CPU|DL[4]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.031     ; 6.732      ;
; -5.773 ; T65:CPU|DL[4]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.031     ; 6.729      ;
; -5.743 ; T65:CPU|IR[2]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.070      ; 6.800      ;
; -5.740 ; T65:CPU|IR[2]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.070      ; 6.797      ;
; -5.740 ; T65:CPU|IR[5]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.281     ; 5.446      ;
; -5.739 ; T65:CPU|DL[1]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.029     ; 6.697      ;
; -5.737 ; T65:CPU|IR[5]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.283     ; 5.441      ;
; -5.735 ; T65:CPU|DL[1]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.029     ; 6.693      ;
; -5.734 ; T65:CPU|IR[5]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.283     ; 5.438      ;
; -5.730 ; T65:CPU|AD[0]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.278     ; 5.439      ;
; -5.726 ; T65:CPU|AD[0]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.278     ; 5.435      ;
; -5.725 ; T65:CPU|DL[0]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.029     ; 6.683      ;
; -5.725 ; T65:CPU|PC[12]    ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.147     ; 6.565      ;
; -5.724 ; T65:CPU|DL[1]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.031     ; 6.680      ;
; -5.722 ; T65:CPU|PC[12]    ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.147     ; 6.562      ;
; -5.721 ; T65:CPU|BAL[0]    ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.280     ; 5.428      ;
; -5.717 ; T65:CPU|DL[6]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.031     ; 6.673      ;
; -5.714 ; T65:CPU|DL[6]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.031     ; 6.670      ;
; -5.714 ; T65:CPU|DL[3]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.029     ; 6.672      ;
; -5.708 ; T65:CPU|P[0]      ; T65:CPU|S[7]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.388     ; 5.307      ;
; -5.708 ; T65:CPU|BAL[0]    ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.278     ; 5.417      ;
; -5.704 ; T65:CPU|BAH[0]    ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.108      ; 6.799      ;
; -5.701 ; T65:CPU|BAH[0]    ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.108      ; 6.796      ;
; -5.700 ; T65:CPU|MCycle[1] ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.071      ; 6.758      ;
; -5.697 ; T65:CPU|MCycle[1] ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.071      ; 6.755      ;
; -5.689 ; T65:CPU|IR[5]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.281     ; 5.395      ;
; -5.685 ; T65:CPU|IR[5]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.281     ; 5.391      ;
; -5.674 ; T65:CPU|DL[0]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.029     ; 6.632      ;
; -5.674 ; T65:CPU|IR[5]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.283     ; 5.378      ;
; -5.672 ; T65:CPU|IR[6]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.281     ; 5.378      ;
; -5.670 ; T65:CPU|DL[0]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.029     ; 6.628      ;
; -5.669 ; T65:CPU|IR[6]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.283     ; 5.373      ;
; -5.666 ; T65:CPU|PC[9]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.038      ; 6.691      ;
; -5.666 ; T65:CPU|IR[6]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.283     ; 5.370      ;
; -5.663 ; T65:CPU|DL[3]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.029     ; 6.621      ;
; -5.663 ; T65:CPU|PC[9]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.038      ; 6.688      ;
; -5.659 ; T65:CPU|DL[3]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.029     ; 6.617      ;
; -5.659 ; T65:CPU|DL[0]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.031     ; 6.615      ;
; -5.657 ; T65:CPU|BAL[0]    ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.278     ; 5.366      ;
; -5.655 ; T65:CPU|PC[2]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.098      ; 6.740      ;
; -5.653 ; T65:CPU|BAL[0]    ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.278     ; 5.362      ;
; -5.652 ; T65:CPU|PC[2]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.098      ; 6.737      ;
; -5.651 ; T65:CPU|DL[2]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.029     ; 6.609      ;
; -5.648 ; T65:CPU|DL[3]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.031     ; 6.604      ;
; -5.645 ; T65:CPU|IR[3]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.072      ; 6.704      ;
; -5.645 ; T65:CPU|IR[0]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.072      ; 6.704      ;
; -5.638 ; T65:CPU|DL[5]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.029     ; 6.596      ;
; -5.630 ; T65:CPU|P[0]      ; T65:CPU|S[6]   ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.388     ; 5.229      ;
; -5.623 ; T65:CPU|MCycle[2] ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.073      ; 6.683      ;
; -5.621 ; T65:CPU|IR[6]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.281     ; 5.327      ;
; -5.617 ; T65:CPU|IR[6]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.281     ; 5.323      ;
; -5.610 ; T65:CPU|S[0]      ; T65:CPU|PC[8]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.352     ; 5.245      ;
; -5.608 ; T65:CPU|DL[4]     ; T65:CPU|BAL[4] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.029     ; 6.566      ;
; -5.606 ; T65:CPU|IR[6]     ; T65:CPU|BAL[5] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.283     ; 5.310      ;
; -5.600 ; T65:CPU|DL[2]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.029     ; 6.558      ;
; -5.599 ; T65:CPU|PC[1]     ; T65:CPU|BAL[7] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.114      ; 6.700      ;
; -5.598 ; T65:CPU|DL[1]     ; T65:CPU|PC[8]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.110     ; 6.475      ;
; -5.596 ; T65:CPU|PC[1]     ; T65:CPU|BAL[6] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.114      ; 6.697      ;
; -5.596 ; T65:CPU|DL[2]     ; T65:CPU|BAL[2] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.029     ; 6.554      ;
; -5.594 ; T65:CPU|IR[3]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.072      ; 6.653      ;
; -5.594 ; T65:CPU|IR[0]     ; T65:CPU|BAL[3] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.072      ; 6.653      ;
+--------+-------------------+----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_clk_50'                                                                                                                                                                                                                                           ;
+--------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.369 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.142      ; 6.520      ;
; -5.345 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.142      ; 6.496      ;
; -5.333 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.142      ; 6.484      ;
; -5.328 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.136      ; 6.473      ;
; -5.323 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.142      ; 6.474      ;
; -5.306 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.143      ; 6.458      ;
; -5.304 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.151      ; 6.464      ;
; -5.282 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.143      ; 6.434      ;
; -5.280 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.151      ; 6.440      ;
; -5.273 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.142      ; 6.424      ;
; -5.270 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.143      ; 6.422      ;
; -5.268 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.151      ; 6.428      ;
; -5.267 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.146      ; 6.422      ;
; -5.265 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.137      ; 6.411      ;
; -5.263 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.145      ; 6.417      ;
; -5.260 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.143      ; 6.412      ;
; -5.258 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.151      ; 6.418      ;
; -5.210 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.143      ; 6.362      ;
; -5.208 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.151      ; 6.368      ;
; -5.204 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.147      ; 6.360      ;
; -5.202 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.155      ; 6.366      ;
; -5.201 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.142      ; 6.352      ;
; -5.186 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.139      ; 6.334      ;
; -5.182 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.139      ; 6.330      ;
; -5.180 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.141      ; 6.330      ;
; -5.179 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.142      ; 6.330      ;
; -5.178 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.140      ; 6.327      ;
; -5.177 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.141      ; 6.327      ;
; -5.172 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.141      ; 6.322      ;
; -5.171 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.142      ; 6.322      ;
; -5.170 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.142      ; 6.321      ;
; -5.168 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.141      ; 6.318      ;
; -5.163 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.141      ; 6.313      ;
; -5.162 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.142      ; 6.313      ;
; -5.159 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.140      ; 6.308      ;
; -5.158 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.141      ; 6.308      ;
; -5.149 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.141      ; 6.299      ;
; -5.138 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.143      ; 6.290      ;
; -5.138 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.143      ; 6.290      ;
; -5.136 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.151      ; 6.296      ;
; -5.131 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.141      ; 6.281      ;
; -5.123 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.140      ; 6.272      ;
; -5.121 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.148      ; 6.278      ;
; -5.119 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.140      ; 6.268      ;
; -5.117 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.142      ; 6.268      ;
; -5.117 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.148      ; 6.274      ;
; -5.114 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.143      ; 6.266      ;
; -5.107 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.141      ; 6.257      ;
; -5.106 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.142      ; 6.257      ;
; -5.102 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.143      ; 6.254      ;
; -5.100 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.142      ; 6.251      ;
; -5.098 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.150      ; 6.257      ;
; -5.097 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.142      ; 6.248      ;
; -5.097 ; SBCTextDisplayRGB:VDU|cursorVert[1]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.137      ; 6.243      ;
; -5.094 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.140      ; 6.243      ;
; -5.093 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.141      ; 6.243      ;
; -5.092 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.143      ; 6.244      ;
; -5.091 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.139      ; 6.239      ;
; -5.084 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.141      ; 6.234      ;
; -5.068 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.142      ; 6.219      ;
; -5.066 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.150      ; 6.225      ;
; -5.054 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.143      ; 6.206      ;
; -5.052 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.151      ; 6.212      ;
; -5.045 ; SBCTextDisplayRGB:VDU|charVert[3]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 6.192      ;
; -5.044 ; SBCTextDisplayRGB:VDU|charVert[3]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.139      ; 6.192      ;
; -5.042 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.143      ; 6.194      ;
; -5.038 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.140      ; 6.187      ;
; -5.037 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.141      ; 6.187      ;
; -5.036 ; SBCTextDisplayRGB:VDU|cursorVert[0]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.147      ; 6.192      ;
; -5.035 ; SBCTextDisplayRGB:VDU|charVert[3]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.139      ; 6.183      ;
; -5.028 ; SBCTextDisplayRGB:VDU|startAddr[7]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.141      ; 6.178      ;
; -5.028 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.140      ; 6.177      ;
; -5.026 ; SBCTextDisplayRGB:VDU|cursorHoriz[6] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.148      ; 6.183      ;
; -4.991 ; SBCTextDisplayRGB:VDU|charHoriz[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.150      ; 6.150      ;
; -4.989 ; SBCTextDisplayRGB:VDU|startAddr[5]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.149      ; 6.147      ;
; -4.983 ; SBCTextDisplayRGB:VDU|charHoriz[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.150      ; 6.142      ;
; -4.970 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.143      ; 6.122      ;
; -4.970 ; SBCTextDisplayRGB:VDU|startAddr[4]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.149      ; 6.128      ;
; -4.960 ; SBCTextDisplayRGB:VDU|cursorVert[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.140      ; 6.109      ;
; -4.955 ; SBCTextDisplayRGB:VDU|cursorHoriz[5] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.140      ; 6.104      ;
; -4.951 ; SBCTextDisplayRGB:VDU|cursorHoriz[4] ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.140      ; 6.100      ;
; -4.950 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.140      ; 6.099      ;
; -4.949 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.141      ; 6.099      ;
; -4.940 ; SBCTextDisplayRGB:VDU|startAddr[8]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.141      ; 6.090      ;
; -4.932 ; SBCTextDisplayRGB:VDU|charVert[1]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 6.079      ;
; -4.932 ; SBCTextDisplayRGB:VDU|cursorVert[3]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.142      ; 6.083      ;
; -4.931 ; SBCTextDisplayRGB:VDU|charVert[1]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.139      ; 6.079      ;
; -4.922 ; SBCTextDisplayRGB:VDU|charVert[1]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.139      ; 6.070      ;
; -4.918 ; SBCTextDisplayRGB:VDU|charHoriz[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.150      ; 6.077      ;
; -4.905 ; SBCTextDisplayRGB:VDU|startAddr[6]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.149      ; 6.063      ;
; -4.900 ; SBCTextDisplayRGB:VDU|cursorVert[2]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.142      ; 6.051      ;
; -4.897 ; SBCTextDisplayRGB:VDU|cursorVert[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.141      ; 6.047      ;
; -4.895 ; SBCTextDisplayRGB:VDU|cursorVert[4]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.149      ; 6.053      ;
; -4.894 ; SBCTextDisplayRGB:VDU|charVert[2]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 6.041      ;
; -4.893 ; SBCTextDisplayRGB:VDU|charVert[2]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.139      ; 6.041      ;
; -4.886 ; SBCTextDisplayRGB:VDU|startAddr[10]  ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.143      ; 6.038      ;
; -4.884 ; SBCTextDisplayRGB:VDU|charVert[2]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.139      ; 6.032      ;
; -4.883 ; SBCTextDisplayRGB:VDU|charVert[0]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.138      ; 6.030      ;
; -4.882 ; SBCTextDisplayRGB:VDU|charVert[0]    ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0   ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.139      ; 6.030      ;
; -4.880 ; SBCTextDisplayRGB:VDU|startAddr[9]   ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.140      ; 6.029      ;
+--------+--------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'w_cpuClk'                                                                                                                        ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.097 ; SBCTextDisplayRGB:VDU|kbBuffer~57    ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.251      ; 0.768      ;
; -0.090 ; SBCTextDisplayRGB:VDU|kbBuffer~59    ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.251      ; 0.775      ;
; -0.088 ; SBCTextDisplayRGB:VDU|kbBuffer~58    ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.251      ; 0.777      ;
; -0.080 ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[7]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.256      ; 0.790      ;
; -0.080 ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.256      ; 0.790      ;
; -0.068 ; T65:CPU|IR[0]                        ; T65:CPU|Write_Data_r[0]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.381      ; 1.397      ;
; -0.060 ; T65:CPU|IR[3]                        ; T65:CPU|BusA_r[0]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.383      ; 1.407      ;
; -0.057 ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.250      ; 0.807      ;
; -0.024 ; SBCTextDisplayRGB:VDU|kbBuffer~55    ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.251      ; 0.841      ;
; -0.021 ; T65:CPU|IR[0]                        ; T65:CPU|Write_Data_r[1]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.381      ; 1.444      ;
; -0.020 ; T65:CPU|IR[2]                        ; T65:CPU|ALU_Op_r[3]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.381      ; 1.445      ;
; -0.020 ; SBCTextDisplayRGB:VDU|kbBuffer~43    ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.251      ; 0.845      ;
; -0.018 ; SBCTextDisplayRGB:VDU|kbBuffer~16    ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.075      ; 0.671      ;
; -0.016 ; SBCTextDisplayRGB:VDU|kbBuffer~45    ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.251      ; 0.849      ;
; -0.014 ; SBCTextDisplayRGB:VDU|kbBuffer~50    ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.251      ; 0.851      ;
; -0.012 ; SBCTextDisplayRGB:VDU|kbInPointer[2] ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.252      ; 0.854      ;
; -0.012 ; SBCTextDisplayRGB:VDU|kbInPointer[2] ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.252      ; 0.854      ;
; -0.011 ; T65:CPU|IR[2]                        ; T65:CPU|S[0]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.381      ; 1.454      ;
; -0.011 ; SBCTextDisplayRGB:VDU|kbInPointer[2] ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.252      ; 0.855      ;
; -0.008 ; SBCTextDisplayRGB:VDU|kbBuffer~52    ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.251      ; 0.857      ;
; -0.006 ; T65:CPU|IR[1]                        ; T65:CPU|ALU_Op_r[2]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.379      ; 1.457      ;
; -0.006 ; SBCTextDisplayRGB:VDU|kbBuffer~44    ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.251      ; 0.859      ;
; -0.001 ; SBCTextDisplayRGB:VDU|kbBuffer~36    ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.251      ; 0.864      ;
; 0.001  ; SBCTextDisplayRGB:VDU|kbBuffer~51    ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.251      ; 0.866      ;
; 0.004  ; SBCTextDisplayRGB:VDU|kbBuffer~41    ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.251      ; 0.869      ;
; 0.007  ; SBCTextDisplayRGB:VDU|kbBuffer~63    ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.258      ; 0.879      ;
; 0.010  ; T65:CPU|IR[1]                        ; T65:CPU|ALU_Op_r[1]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.384      ; 1.478      ;
; 0.019  ; T65:CPU|IR[0]                        ; T65:CPU|ALU_Op_r[2]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.379      ; 1.482      ;
; 0.020  ; SBCTextDisplayRGB:VDU|kbBuffer~53    ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.252      ; 0.886      ;
; 0.021  ; T65:CPU|IR[2]                        ; T65:CPU|Write_Data_r[1]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.381      ; 1.486      ;
; 0.022  ; T65:CPU|S[7]                         ; T65:CPU|BusA_r[7]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.385      ; 1.491      ;
; 0.022  ; SBCTextDisplayRGB:VDU|kbBuffer~32    ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.252      ; 0.888      ;
; 0.024  ; T65:CPU|IR[3]                        ; T65:CPU|ALU_Op_r[3]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.381      ; 1.489      ;
; 0.031  ; SBCTextDisplayRGB:VDU|kbBuffer~14    ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.257      ; 0.902      ;
; 0.034  ; SBCTextDisplayRGB:VDU|kbBuffer~30    ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.250      ; 0.898      ;
; 0.040  ; T65:CPU|BAL[1]                       ; T65:CPU|BAL[8]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.277      ; 1.401      ;
; 0.041  ; SBCTextDisplayRGB:VDU|kbBuffer~56    ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.258      ; 0.913      ;
; 0.041  ; SBCTextDisplayRGB:VDU|kbBuffer~11    ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.251      ; 0.906      ;
; 0.046  ; SBCTextDisplayRGB:VDU|kbBuffer~66    ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.078      ; 0.738      ;
; 0.048  ; SBCTextDisplayRGB:VDU|kbBuffer~64    ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.078      ; 0.740      ;
; 0.049  ; T65:CPU|MCycle[2]                    ; T65:CPU|Write_Data_r[2]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.388      ; 1.521      ;
; 0.049  ; SBCTextDisplayRGB:VDU|kbInPointer[2] ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.251      ; 0.914      ;
; 0.053  ; SBCTextDisplayRGB:VDU|kbInPointer[1] ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.252      ; 0.919      ;
; 0.055  ; bufferedUART:UART|rxBuffer~14        ; bufferedUART:UART|dataOut[0]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.965      ; 0.634      ;
; 0.058  ; SBCTextDisplayRGB:VDU|kbBuffer~65    ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.078      ; 0.750      ;
; 0.059  ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.249      ; 0.922      ;
; 0.059  ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.249      ; 0.922      ;
; 0.059  ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.249      ; 0.922      ;
; 0.059  ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.249      ; 0.922      ;
; 0.060  ; SBCTextDisplayRGB:VDU|kbInPointer[1] ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.252      ; 0.926      ;
; 0.061  ; SBCTextDisplayRGB:VDU|kbInPointer[1] ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.252      ; 0.927      ;
; 0.077  ; SBCTextDisplayRGB:VDU|kbBuffer~48    ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.251      ; 0.942      ;
; 0.078  ; SBCTextDisplayRGB:VDU|kbBuffer~62    ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.078      ; 0.770      ;
; 0.080  ; T65:CPU|IR[2]                        ; T65:CPU|RstCycle                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.390      ; 1.554      ;
; 0.081  ; T65:CPU|IR[2]                        ; T65:CPU|Write_Data_r[2]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.387      ; 1.552      ;
; 0.084  ; T65:CPU|IR[4]                        ; T65:CPU|ALU_Op_r[2]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.379      ; 1.547      ;
; 0.090  ; SBCTextDisplayRGB:VDU|kbBuffer~25    ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.251      ; 0.955      ;
; 0.091  ; T65:CPU|IR[1]                        ; T65:CPU|S[0]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.381      ; 1.556      ;
; 0.096  ; SBCTextDisplayRGB:VDU|kbBuffer~37    ; SBCTextDisplayRGB:VDU|dataOut[5]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.251      ; 0.961      ;
; 0.097  ; T65:CPU|IR[0]                        ; T65:CPU|ALU_Op_r[0]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.379      ; 1.560      ;
; 0.101  ; T65:CPU|BAL[6]                       ; T65:CPU|BAL[8]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.279      ; 1.464      ;
; 0.101  ; bufferedUART:UART|rxBuffer~21        ; bufferedUART:UART|dataOut[7]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.968      ; 0.683      ;
; 0.105  ; bufferedUART:UART|rxBuffer~17        ; bufferedUART:UART|dataOut[3]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.968      ; 0.687      ;
; 0.107  ; SBCTextDisplayRGB:VDU|kbBuffer~22    ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.062      ; 0.783      ;
; 0.108  ; SBCTextDisplayRGB:VDU|func_reset     ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.252      ; 0.974      ;
; 0.109  ; SBCTextDisplayRGB:VDU|kbBuffer~28    ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.257      ; 0.980      ;
; 0.111  ; T65:CPU|IR[2]                        ; T65:CPU|Write_Data_r[0]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.381      ; 1.576      ;
; 0.111  ; T65:CPU|IR[0]                        ; T65:CPU|ALU_Op_r[1]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.384      ; 1.579      ;
; 0.112  ; SBCTextDisplayRGB:VDU|kbBuffer~24    ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.062      ; 0.788      ;
; 0.112  ; SBCTextDisplayRGB:VDU|kbBuffer~60    ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.079      ; 0.805      ;
; 0.114  ; T65:CPU|IR[4]                        ; T65:CPU|ALU_Op_r[0]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.379      ; 1.577      ;
; 0.117  ; bufferedUART:UART|rxBuffer~18        ; bufferedUART:UART|dataOut[4]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.968      ; 0.699      ;
; 0.121  ; SBCTextDisplayRGB:VDU|kbInPointer[1] ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.251      ; 0.986      ;
; 0.123  ; T65:CPU|IR[3]                        ; T65:CPU|Write_Data_r[2]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.387      ; 1.594      ;
; 0.125  ; T65:CPU|IR[1]                        ; T65:CPU|ALU_Op_r[3]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.381      ; 1.590      ;
; 0.125  ; T65:CPU|IR[2]                        ; T65:CPU|ALU_Op_r[2]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.379      ; 1.588      ;
; 0.126  ; bufferedUART:UART|rxBuffer~15        ; bufferedUART:UART|dataOut[1]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.968      ; 0.708      ;
; 0.126  ; SBCTextDisplayRGB:VDU|kbBuffer~39    ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.252      ; 0.992      ;
; 0.128  ; SBCTextDisplayRGB:VDU|kbInPointer[2] ; SBCTextDisplayRGB:VDU|dataOut[7]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.257      ; 0.999      ;
; 0.128  ; SBCTextDisplayRGB:VDU|kbBuffer~17    ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.075      ; 0.817      ;
; 0.129  ; bufferedUART:UART|rxBuffer~20        ; bufferedUART:UART|dataOut[6]           ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.968      ; 0.711      ;
; 0.130  ; SBCTextDisplayRGB:VDU|kbBuffer~38    ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.251      ; 0.995      ;
; 0.131  ; T65:CPU|IR[3]                        ; T65:CPU|BAL[8]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.385      ; 1.600      ;
; 0.131  ; T65:CPU|Set_Addr_To_r[1]             ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 1.946      ; 1.681      ;
; 0.131  ; SBCTextDisplayRGB:VDU|kbBuffer~13    ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.075      ; 0.820      ;
; 0.132  ; T65:CPU|IR[3]                        ; T65:CPU|Write_Data_r[0]                ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.381      ; 1.597      ;
; 0.133  ; SBCTextDisplayRGB:VDU|kbBuffer~15    ; SBCTextDisplayRGB:VDU|dataOut[4]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.075      ; 0.822      ;
; 0.133  ; SBCTextDisplayRGB:VDU|kbBuffer~21    ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.069      ; 0.816      ;
; 0.134  ; SBCTextDisplayRGB:VDU|kbBuffer~46    ; SBCTextDisplayRGB:VDU|dataOut[0]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.252      ; 1.000      ;
; 0.135  ; T65:CPU|Set_Addr_To_r[1]             ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; w_cpuClk     ; w_cpuClk    ; -0.500       ; 1.946      ; 1.685      ;
; 0.137  ; SBCTextDisplayRGB:VDU|kbBuffer~34    ; SBCTextDisplayRGB:VDU|dataOut[2]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.251      ; 1.002      ;
; 0.141  ; T65:CPU|IR[0]                        ; T65:CPU|S[0]                           ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.381      ; 1.606      ;
; 0.146  ; T65:CPU|DL[5]                        ; bufferedUART:UART|txByteLatch[5]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.278      ; 1.508      ;
; 0.159  ; T65:CPU|BAL[3]                       ; T65:CPU|BAL[8]                         ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.277      ; 1.520      ;
; 0.162  ; T65:CPU|IR[4]                        ; T65:CPU|RstCycle                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.390      ; 1.636      ;
; 0.162  ; T65:CPU|IR[3]                        ; T65:CPU|ALU_Op_r[2]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.379      ; 1.625      ;
; 0.166  ; SBCTextDisplayRGB:VDU|kbBuffer~33    ; SBCTextDisplayRGB:VDU|dataOut[1]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.254      ; 1.034      ;
; 0.170  ; SBCTextDisplayRGB:VDU|kbBuffer~35    ; SBCTextDisplayRGB:VDU|dataOut[3]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.258      ; 1.042      ;
; 0.170  ; SBCTextDisplayRGB:VDU|kbBuffer~31    ; SBCTextDisplayRGB:VDU|dataOut[6]       ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.250      ; 1.034      ;
; 0.171  ; T65:CPU|S[3]                         ; T65:CPU|BusA_r[3]                      ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.385      ; 1.640      ;
+--------+--------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_clk_50'                                                                                                                                                                                                                                                     ;
+-------+-------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                                                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.119 ; sd_controller:sd1|recv_data[30]                 ; sd_controller:sd1|sdhc                                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.217      ; 0.420      ;
; 0.160 ; SBCTextDisplayRGB:VDU|dispCharWRData[1]         ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_datain_reg0   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.226      ; 0.490      ;
; 0.164 ; SBCTextDisplayRGB:VDU|dispAttWRData[6]          ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a4~portb_datain_reg0 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.226      ; 0.494      ;
; 0.164 ; SBCTextDisplayRGB:VDU|dispCharWRData[2]         ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_datain_reg0   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.226      ; 0.494      ;
; 0.165 ; SBCTextDisplayRGB:VDU|dispCharWRData[3]         ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_datain_reg0   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.226      ; 0.495      ;
; 0.170 ; SBCTextDisplayRGB:VDU|dispCharWRData[0]         ; SBCTextDisplayRGB:VDU|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_shh2:auto_generated|ram_block1a0~portb_datain_reg0   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.226      ; 0.500      ;
; 0.179 ; SBCTextDisplayRGB:VDU|attInverse                ; SBCTextDisplayRGB:VDU|attInverse                                                                                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; SBCTextDisplayRGB:VDU|dispState.dispWrite       ; SBCTextDisplayRGB:VDU|dispState.dispWrite                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.044      ; 0.307      ;
; 0.180 ; SBCTextDisplayRGB:VDU|n_kbWR                    ; SBCTextDisplayRGB:VDU|n_kbWR                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; sd_controller:sd1|data_sig[0]                   ; sd_controller:sd1|data_sig[0]                                                                                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; SBCTextDisplayRGB:VDU|dispByteSent              ; SBCTextDisplayRGB:VDU|dispByteSent                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; SBCTextDisplayRGB:VDU|dispState.idle            ; SBCTextDisplayRGB:VDU|dispState.idle                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; sd_controller:sd1|sdhc                          ; sd_controller:sd1|sdhc                                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.043      ; 0.307      ;
; 0.186 ; SBCTextDisplayRGB:VDU|ps2ClkCount[0]            ; SBCTextDisplayRGB:VDU|ps2ClkCount[0]                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.044      ; 0.314      ;
; 0.187 ; bufferedUART:UART|txBuffer[7]                   ; bufferedUART:UART|txBuffer[7]                                                                                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:UART|txByteSent                    ; bufferedUART:UART|txByteSent                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:UART|txBitCount[3]                 ; bufferedUART:UART|txBitCount[3]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:UART|txBitCount[2]                 ; bufferedUART:UART|txBitCount[2]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:UART|txBitCount[1]                 ; bufferedUART:UART|txBitCount[1]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:UART|txBitCount[0]                 ; bufferedUART:UART|txBitCount[0]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:UART|rxInPointer[1]                ; bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ram_block1a0~porta_address_reg0                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.218      ; 0.509      ;
; 0.187 ; bufferedUART:UART|rxBitCount[3]                 ; bufferedUART:UART|rxBitCount[3]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:UART|rxBitCount[2]                 ; bufferedUART:UART|rxBitCount[2]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:UART|rxBitCount[1]                 ; bufferedUART:UART|rxBitCount[1]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; bufferedUART:UART|rxdFiltered                   ; bufferedUART:UART|rxdFiltered                                                                                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|ps2DataOut                ; SBCTextDisplayRGB:VDU|ps2DataOut                                                                                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|kbWRParity                ; SBCTextDisplayRGB:VDU|kbWRParity                                                                                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|ps2ClkOut                 ; SBCTextDisplayRGB:VDU|ps2ClkOut                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|ps2Ctrl                   ; SBCTextDisplayRGB:VDU|ps2Ctrl                                                                                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|FNkeysSig[1]              ; SBCTextDisplayRGB:VDU|FNkeysSig[1]                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|FNkeysSig[2]              ; SBCTextDisplayRGB:VDU|FNkeysSig[2]                                                                                                                        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|ps2Caps                   ; SBCTextDisplayRGB:VDU|ps2Caps                                                                                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|ps2Shift                  ; SBCTextDisplayRGB:VDU|ps2Shift                                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|ps2Scroll                 ; SBCTextDisplayRGB:VDU|ps2Scroll                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|ps2Num                    ; SBCTextDisplayRGB:VDU|ps2Num                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|ps2ClkCount[1]            ; SBCTextDisplayRGB:VDU|ps2ClkCount[1]                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|hActive                   ; SBCTextDisplayRGB:VDU|hActive                                                                                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|vActive                   ; SBCTextDisplayRGB:VDU|vActive                                                                                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|charScanLine[3]           ; SBCTextDisplayRGB:VDU|charScanLine[3]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|charScanLine[0]           ; SBCTextDisplayRGB:VDU|charScanLine[0]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|charScanLine[1]           ; SBCTextDisplayRGB:VDU|charScanLine[1]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|charScanLine[2]           ; SBCTextDisplayRGB:VDU|charScanLine[2]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|paramCount[2]             ; SBCTextDisplayRGB:VDU|paramCount[2]                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|paramCount[1]             ; SBCTextDisplayRGB:VDU|paramCount[1]                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|paramCount[0]             ; SBCTextDisplayRGB:VDU|paramCount[0]                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|param3[0]                 ; SBCTextDisplayRGB:VDU|param3[0]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|param1[0]                 ; SBCTextDisplayRGB:VDU|param1[0]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|param4[0]                 ; SBCTextDisplayRGB:VDU|param4[0]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|sdCS                          ; sd_controller:sd1|sdCS                                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; SBCTextDisplayRGB:VDU|cursorVert[4]             ; SBCTextDisplayRGB:VDU|cursorVert[4]                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|state.receive_byte            ; sd_controller:sd1|state.receive_byte                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|state.read_block_data                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; Toggle_On_FN_Key:FNKey2Toggle|loopback          ; Toggle_On_FN_Key:FNKey2Toggle|loopback                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SBCTextDisplayRGB:VDU|kbInPointer[1]            ; SBCTextDisplayRGB:VDU|kbInPointer[1]                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SBCTextDisplayRGB:VDU|kbInPointer[2]            ; SBCTextDisplayRGB:VDU|kbInPointer[2]                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SBCTextDisplayRGB:VDU|pixelCount[1]             ; SBCTextDisplayRGB:VDU|pixelCount[1]                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SBCTextDisplayRGB:VDU|param2[0]                 ; SBCTextDisplayRGB:VDU|param2[0]                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sd_controller:sd1|cmd_mode                      ; sd_controller:sd1|cmd_mode                                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[47]                                                                                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[45]                                                                                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sd_controller:sd1|cmd_out[44]                   ; sd_controller:sd1|cmd_out[44]                                                                                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sd_controller:sd1|cmd_out[43]                   ; sd_controller:sd1|cmd_out[43]                                                                                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sd_controller:sd1|cmd_out[42]                   ; sd_controller:sd1|cmd_out[42]                                                                                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sd_controller:sd1|cmd_out[41]                   ; sd_controller:sd1|cmd_out[41]                                                                                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sd_controller:sd1|cmd_out[40]                   ; sd_controller:sd1|cmd_out[40]                                                                                                                             ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sd_controller:sd1|cmd_out[7]                    ; sd_controller:sd1|cmd_out[7]                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sd_controller:sd1|cmd_out[4]                    ; sd_controller:sd1|cmd_out[4]                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sd_controller:sd1|cmd_out[3]                    ; sd_controller:sd1|cmd_out[3]                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sd_controller:sd1|cmd_out[2]                    ; sd_controller:sd1|cmd_out[2]                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SBCTextDisplayRGB:VDU|cursorVert[3]             ; SBCTextDisplayRGB:VDU|cursorVert[3]                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SBCTextDisplayRGB:VDU|cursorVert[2]             ; SBCTextDisplayRGB:VDU|cursorVert[2]                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; SBCTextDisplayRGB:VDU|dispWR                    ; SBCTextDisplayRGB:VDU|dispWR                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                                                                                                                                 ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                                                                                                                                ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sd_controller:sd1|\fsm:bit_counter[3]           ; sd_controller:sd1|\fsm:bit_counter[3]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sd_controller:sd1|\fsm:bit_counter[6]           ; sd_controller:sd1|\fsm:bit_counter[6]                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sd_controller:sd1|state.idle                    ; sd_controller:sd1|state.idle                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                                                                                                                              ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sd_controller:sd1|state.send_regreq             ; sd_controller:sd1|state.send_regreq                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sd_controller:sd1|state.receive_ocr_wait        ; sd_controller:sd1|state.receive_ocr_wait                                                                                                                  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                                                                                                                          ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55                                                                                                                      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sd_controller:sd1|return_state.cmd8             ; sd_controller:sd1|return_state.cmd8                                                                                                                       ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait                                                                                                            ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sd_controller:sd1|return_state.cardsel          ; sd_controller:sd1|return_state.cardsel                                                                                                                    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd                                                                                                                   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sd_controller:sd1|return_state.acmd41           ; sd_controller:sd1|return_state.acmd41                                                                                                                     ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                                                                                                                           ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack                                                                                                                         ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.307      ;
+-------+-------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'i_clk_50'                                                                                                       ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.063 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.034     ; 1.016      ;
; -0.063 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.034     ; 1.016      ;
; -0.063 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.034     ; 1.016      ;
; -0.063 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.034     ; 1.016      ;
; -0.063 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.034     ; 1.016      ;
; -0.063 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.034     ; 1.016      ;
; -0.063 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.034     ; 1.016      ;
; -0.063 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.034     ; 1.016      ;
; -0.050 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.034     ; 1.003      ;
; -0.050 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.034     ; 1.003      ;
; -0.050 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.034     ; 1.003      ;
; -0.050 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.034     ; 1.003      ;
; -0.050 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.034     ; 1.003      ;
; -0.050 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.034     ; 1.003      ;
; -0.033 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.037     ; 0.983      ;
; -0.033 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.037     ; 0.983      ;
; -0.033 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.037     ; 0.983      ;
; -0.033 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.037     ; 0.983      ;
; -0.033 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.037     ; 0.983      ;
; -0.033 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.037     ; 0.983      ;
; -0.010 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.031     ; 0.966      ;
; -0.001 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.031     ; 0.957      ;
; -0.001 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.031     ; 0.957      ;
; -0.001 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.031     ; 0.957      ;
; -0.001 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.031     ; 0.957      ;
; -0.001 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.031     ; 0.957      ;
; -0.001 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.031     ; 0.957      ;
; -0.001 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.031     ; 0.957      ;
; -0.001 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.031     ; 0.957      ;
; -0.001 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.031     ; 0.957      ;
; -0.001 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.031     ; 0.957      ;
; 0.019  ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.034     ; 0.934      ;
; 0.019  ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.034     ; 0.934      ;
; 0.019  ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.034     ; 0.934      ;
; 0.019  ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.034     ; 0.934      ;
; 0.019  ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.034     ; 0.934      ;
; 0.019  ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.034     ; 0.934      ;
; 0.019  ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.034     ; 0.934      ;
; 0.019  ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.034     ; 0.934      ;
; 0.150  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.036     ; 0.801      ;
; 0.150  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.036     ; 0.801      ;
; 0.150  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.036     ; 0.801      ;
; 0.150  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.036     ; 0.801      ;
; 0.150  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.036     ; 0.801      ;
; 0.150  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.036     ; 0.801      ;
; 0.150  ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; i_clk_50     ; i_clk_50    ; 1.000        ; -0.036     ; 0.801      ;
; 0.167  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.146      ; 0.966      ;
; 0.167  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.146      ; 0.966      ;
; 0.167  ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.146      ; 0.966      ;
; 0.235  ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.165      ; 0.917      ;
; 0.303  ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; i_clk_50     ; i_clk_50    ; 1.000        ; 0.165      ; 0.849      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'w_cpuClk'                                                                                                                ;
+-------+-----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.374 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; i_clk_50     ; w_cpuClk    ; 1.000        ; 0.671      ; 1.274      ;
; 0.374 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; i_clk_50     ; w_cpuClk    ; 1.000        ; 0.671      ; 1.274      ;
; 0.388 ; bufferedUART:UART|func_reset      ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.827      ; 0.916      ;
; 0.388 ; bufferedUART:UART|func_reset      ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.827      ; 0.916      ;
; 0.398 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; i_clk_50     ; w_cpuClk    ; 1.000        ; 0.662      ; 1.241      ;
; 0.398 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; i_clk_50     ; w_cpuClk    ; 1.000        ; 0.662      ; 1.241      ;
; 0.500 ; bufferedUART:UART|func_reset      ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.826      ; 0.803      ;
; 0.515 ; bufferedUART:UART|func_reset      ; bufferedUART:UART|rxBuffer~13          ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.826      ; 0.788      ;
; 0.515 ; bufferedUART:UART|func_reset      ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.826      ; 0.788      ;
; 0.515 ; bufferedUART:UART|func_reset      ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.826      ; 0.788      ;
; 0.515 ; bufferedUART:UART|func_reset      ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; w_cpuClk    ; 0.500        ; 0.826      ; 0.788      ;
; 0.805 ; SBCTextDisplayRGB:VDU|func_reset  ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.094      ; 0.766      ;
; 0.805 ; SBCTextDisplayRGB:VDU|func_reset  ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.094      ; 0.766      ;
; 0.805 ; SBCTextDisplayRGB:VDU|func_reset  ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; 0.500        ; 1.094      ; 0.766      ;
+-------+-----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'w_cpuClk'                                                                                                                  ;
+--------+-----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.183 ; SBCTextDisplayRGB:VDU|func_reset  ; SBCTextDisplayRGB:VDU|kbReadPointer[0] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.251      ; 0.682      ;
; -0.183 ; SBCTextDisplayRGB:VDU|func_reset  ; SBCTextDisplayRGB:VDU|kbReadPointer[1] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.251      ; 0.682      ;
; -0.183 ; SBCTextDisplayRGB:VDU|func_reset  ; SBCTextDisplayRGB:VDU|kbReadPointer[2] ; i_clk_50     ; w_cpuClk    ; -0.500       ; 1.251      ; 0.682      ;
; 0.110  ; bufferedUART:UART|func_reset      ; bufferedUART:UART|rxBuffer~13          ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.972      ; 0.696      ;
; 0.110  ; bufferedUART:UART|func_reset      ; bufferedUART:UART|rxReadPointer[4]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.972      ; 0.696      ;
; 0.110  ; bufferedUART:UART|func_reset      ; bufferedUART:UART|rxReadPointer[5]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.972      ; 0.696      ;
; 0.110  ; bufferedUART:UART|func_reset      ; bufferedUART:UART|rxReadPointer[3]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.972      ; 0.696      ;
; 0.121  ; bufferedUART:UART|func_reset      ; bufferedUART:UART|rxReadPointer[1]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.972      ; 0.707      ;
; 0.171  ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; i_clk_50     ; w_cpuClk    ; 0.000        ; 0.801      ; 1.086      ;
; 0.171  ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; i_clk_50     ; w_cpuClk    ; 0.000        ; 0.801      ; 1.086      ;
; 0.222  ; bufferedUART:UART|func_reset      ; bufferedUART:UART|rxReadPointer[2]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.973      ; 0.809      ;
; 0.222  ; bufferedUART:UART|func_reset      ; bufferedUART:UART|rxReadPointer[0]     ; i_clk_50     ; w_cpuClk    ; -0.500       ; 0.973      ; 0.809      ;
; 0.229  ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; i_clk_50     ; w_cpuClk    ; 0.000        ; 0.810      ; 1.153      ;
; 0.229  ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; i_clk_50     ; w_cpuClk    ; 0.000        ; 0.810      ; 1.153      ;
+--------+-----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'i_clk_50'                                                                                                       ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.459 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.243      ; 0.786      ;
; 0.495 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.243      ; 0.822      ;
; 0.540 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.idle    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.224      ; 0.848      ;
; 0.540 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.stopBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.224      ; 0.848      ;
; 0.540 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txState.dataBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.224      ; 0.848      ;
; 0.588 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.idle    ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.707      ;
; 0.588 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.stopBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.707      ;
; 0.588 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[3]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.707      ;
; 0.588 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[2]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.707      ;
; 0.588 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[1]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.707      ;
; 0.588 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxBitCount[0]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.707      ;
; 0.588 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxState.dataBit ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.035      ; 0.707      ;
; 0.716 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[3]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.040      ; 0.840      ;
; 0.716 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[2]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.040      ; 0.840      ;
; 0.716 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[1]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.040      ; 0.840      ;
; 0.716 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txBitCount[0]   ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.040      ; 0.840      ;
; 0.716 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[5] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.040      ; 0.840      ;
; 0.716 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[4] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.040      ; 0.840      ;
; 0.716 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[3] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.040      ; 0.840      ;
; 0.716 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[2] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.040      ; 0.840      ;
; 0.716 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[1] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.040      ; 0.840      ;
; 0.716 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txClockCount[0] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.040      ; 0.840      ;
; 0.724 ; bufferedUART:UART|func_reset ; bufferedUART:UART|txByteSent      ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.040      ; 0.848      ;
; 0.748 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[0]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.033      ; 0.865      ;
; 0.748 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[5]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.033      ; 0.865      ;
; 0.748 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[4]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.033      ; 0.865      ;
; 0.748 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[3]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.033      ; 0.865      ;
; 0.748 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[2]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.033      ; 0.865      ;
; 0.748 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxInPointer[1]  ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.033      ; 0.865      ;
; 0.749 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[3] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.037      ; 0.870      ;
; 0.749 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[5] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.037      ; 0.870      ;
; 0.749 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[4] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.037      ; 0.870      ;
; 0.749 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[2] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.037      ; 0.870      ;
; 0.749 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[1] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.037      ; 0.870      ;
; 0.749 ; bufferedUART:UART|func_reset ; bufferedUART:UART|rxClockCount[0] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.037      ; 0.870      ;
; 0.762 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.882      ;
; 0.762 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.882      ;
; 0.762 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.882      ;
; 0.762 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.882      ;
; 0.762 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.882      ;
; 0.762 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.882      ;
; 0.762 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.882      ;
; 0.762 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.882      ;
; 0.783 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.903      ;
; 0.783 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.903      ;
; 0.783 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.903      ;
; 0.783 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.903      ;
; 0.783 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.903      ;
; 0.783 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.903      ;
; 0.783 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.903      ;
; 0.783 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; i_clk_50     ; i_clk_50    ; 0.000        ; 0.036      ; 0.903      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+-----------+--------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -15.249   ; -0.513 ; -1.399   ; -0.783  ; -3.201              ;
;  i_clk_50        ; -13.698   ; 0.119  ; -1.399   ; 0.459   ; -3.201              ;
;  w_cpuClk        ; -15.249   ; -0.513 ; -0.307   ; -0.783  ; -3.201              ;
; Design-wide TNS  ; -5830.012 ; -4.851 ; -48.632  ; -2.906  ; -1789.644           ;
;  i_clk_50        ; -3950.234 ; 0.000  ; -48.018  ; 0.000   ; -1459.303           ;
;  w_cpuClk        ; -1879.778 ; -4.851 ; -0.614   ; -2.906  ; -330.341            ;
+------------------+-----------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sramAddress[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[7]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[8]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[9]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[10] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[11] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[12] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[13] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[14] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[15] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[16] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[17] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[18] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramAddress[19] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sRamWE        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sRamOE        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_txd           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_n_rts         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vid_red[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vid_red[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vid_grn[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vid_grn[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vid_blu[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vid_blu[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vid_hSync     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vid_vSync     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdCS            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdMOSI          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdClock         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; driveLED        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sdRamCas      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sdRamRas      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sdRamWe       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sdRamCe       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamClk        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamClkEn      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[4]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[5]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[6]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[7]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[8]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[9]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[10]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[11]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[12]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[13]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sdRamAddr[14]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[6]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sramData[7]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sRamCS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io_ps2Clk       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io_ps2Data      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sdRamData[0]            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[1]            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[2]            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[3]            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[4]            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[5]            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[6]            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[7]            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[8]            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[9]            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[10]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[11]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[12]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[13]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[14]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdRamData[15]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[0]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[1]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[2]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[3]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[4]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[5]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[6]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sramData[7]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; n_sRamCS                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; io_ps2Clk               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; io_ps2Data              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; i_n_reset               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; i_clk_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; i_n_cts                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sdMISO                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; i_rxd                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sramAddress[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramAddress[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[18] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramAddress[19] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; n_sRamWE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; n_sRamOE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; o_txd           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; o_n_rts         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; o_vid_red[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; o_vid_red[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; o_vid_grn[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; o_vid_grn[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; o_vid_blu[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; o_vid_blu[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; o_vid_hSync     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; o_vid_vSync     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdCS            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdMOSI          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdClock         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; driveLED        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; n_sdRamCas      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; n_sdRamRas      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; n_sdRamWe       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; n_sdRamCe       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdRamClk        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdRamClkEn      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.14 V              ; -0.0571 V           ; 0.24 V                               ; 0.253 V                              ; 8.86e-10 s                  ; 6.61e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.14 V             ; -0.0571 V          ; 0.24 V                              ; 0.253 V                             ; 8.86e-10 s                 ; 6.61e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.14 V              ; -0.0571 V           ; 0.24 V                               ; 0.253 V                              ; 8.86e-10 s                  ; 6.61e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.14 V             ; -0.0571 V          ; 0.24 V                              ; 0.253 V                             ; 8.86e-10 s                 ; 6.61e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.09 V              ; -0.00919 V          ; 0.272 V                              ; 0.279 V                              ; 4.99e-09 s                  ; 3.74e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.09 V             ; -0.00919 V         ; 0.272 V                             ; 0.279 V                             ; 4.99e-09 s                 ; 3.74e-09 s                 ; No                        ; Yes                       ;
; sdRamAddr[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.45e-09 V                   ; 3.15 V              ; -0.0747 V           ; 0.2 V                                ; 0.271 V                              ; 6.5e-10 s                   ; 4.56e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 9.45e-09 V                  ; 3.15 V             ; -0.0747 V          ; 0.2 V                               ; 0.271 V                             ; 6.5e-10 s                  ; 4.56e-10 s                 ; No                        ; Yes                       ;
; sramData[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; sramData[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; n_sRamCS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; io_ps2Clk       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; io_ps2Data      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.79e-09 V                   ; 3.13 V              ; -0.0451 V           ; 0.284 V                              ; 0.25 V                               ; 1.14e-09 s                  ; 8.82e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.79e-09 V                  ; 3.13 V             ; -0.0451 V          ; 0.284 V                             ; 0.25 V                              ; 1.14e-09 s                 ; 8.82e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.63e-09 V                   ; 3.17 V              ; -0.0323 V           ; 0.146 V                              ; 0.09 V                               ; 4.42e-10 s                  ; 4e-10 s                     ; No                         ; Yes                        ; 3.08 V                      ; 3.63e-09 V                  ; 3.17 V             ; -0.0323 V          ; 0.146 V                             ; 0.09 V                              ; 4.42e-10 s                 ; 4e-10 s                    ; No                        ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sramAddress[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramAddress[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[18] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramAddress[19] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; n_sRamWE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; n_sRamOE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; o_txd           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; o_n_rts         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; o_vid_red[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; o_vid_red[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; o_vid_grn[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; o_vid_grn[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; o_vid_blu[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; o_vid_blu[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; o_vid_hSync     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; o_vid_vSync     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdCS            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdMOSI          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdClock         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; driveLED        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; n_sdRamCas      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; n_sdRamRas      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; n_sdRamWe       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; n_sdRamCe       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdRamClk        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdRamClkEn      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdRamAddr[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdRamAddr[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdRamAddr[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdRamAddr[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdRamAddr[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.12 V              ; -0.0404 V           ; 0.219 V                              ; 0.245 V                              ; 1.09e-09 s                  ; 8.61e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.12 V             ; -0.0404 V          ; 0.219 V                             ; 0.245 V                             ; 1.09e-09 s                 ; 8.61e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.12 V              ; -0.0404 V           ; 0.219 V                              ; 0.245 V                              ; 1.09e-09 s                  ; 8.61e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.12 V             ; -0.0404 V          ; 0.219 V                             ; 0.245 V                             ; 1.09e-09 s                 ; 8.61e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdRamAddr[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdRamAddr[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdRamAddr[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdRamAddr[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdRamAddr[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.08 V              ; -0.00449 V          ; 0.31 V                               ; 0.243 V                              ; 5.79e-09 s                  ; 4.66e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.08 V             ; -0.00449 V         ; 0.31 V                              ; 0.243 V                             ; 5.79e-09 s                 ; 4.66e-09 s                 ; No                        ; Yes                       ;
; sdRamAddr[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sdRamAddr[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sdRamAddr[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.76e-07 V                   ; 3.12 V              ; -0.0504 V           ; 0.296 V                              ; 0.208 V                              ; 6.98e-10 s                  ; 6.34e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.76e-07 V                  ; 3.12 V             ; -0.0504 V          ; 0.296 V                             ; 0.208 V                             ; 6.98e-10 s                 ; 6.34e-10 s                 ; Yes                       ; Yes                       ;
; sramData[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; sramData[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; n_sRamCS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; io_ps2Clk       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; io_ps2Data      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.21e-07 V                   ; 3.11 V              ; -0.0305 V           ; 0.284 V                              ; 0.283 V                              ; 1.36e-09 s                  ; 1.1e-09 s                   ; No                         ; Yes                        ; 3.08 V                      ; 5.21e-07 V                  ; 3.11 V             ; -0.0305 V          ; 0.284 V                             ; 0.283 V                             ; 1.36e-09 s                 ; 1.1e-09 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.58e-07 V                   ; 3.13 V              ; -0.0413 V           ; 0.178 V                              ; 0.078 V                              ; 4.81e-10 s                  ; 4.67e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.58e-07 V                  ; 3.13 V             ; -0.0413 V          ; 0.178 V                             ; 0.078 V                             ; 4.81e-10 s                 ; 4.67e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sramAddress[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramAddress[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[18] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramAddress[19] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; n_sRamWE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; n_sRamOE        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; o_txd           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; o_n_rts         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; o_vid_red[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; o_vid_red[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; o_vid_grn[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; o_vid_grn[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; o_vid_blu[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; o_vid_blu[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; o_vid_hSync     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; o_vid_vSync     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdCS            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdMOSI          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdClock         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; driveLED        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; n_sdRamCas      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; n_sdRamRas      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; n_sdRamWe       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; n_sdRamCe       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdRamClk        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdRamClkEn      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdRamAddr[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdRamAddr[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdRamAddr[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdRamAddr[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.57 V              ; -0.0619 V           ; 0.328 V                              ; 0.166 V                              ; 6.79e-10 s                  ; 6.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.3e-07 V                   ; 3.57 V             ; -0.0619 V          ; 0.328 V                             ; 0.166 V                             ; 6.79e-10 s                 ; 6.2e-10 s                  ; No                        ; Yes                       ;
; sdRamAddr[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.57 V              ; -0.0619 V           ; 0.328 V                              ; 0.166 V                              ; 6.79e-10 s                  ; 6.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.3e-07 V                   ; 3.57 V             ; -0.0619 V          ; 0.328 V                             ; 0.166 V                             ; 6.79e-10 s                 ; 6.2e-10 s                  ; No                        ; Yes                       ;
; sdRamAddr[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdRamAddr[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdRamAddr[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdRamAddr[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.48 V              ; -0.014 V            ; 0.359 V                              ; 0.292 V                              ; 3.93e-09 s                  ; 3.26e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.92e-07 V                  ; 3.48 V             ; -0.014 V           ; 0.359 V                             ; 0.292 V                             ; 3.93e-09 s                 ; 3.26e-09 s                 ; No                        ; No                        ;
; sdRamAddr[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sdRamAddr[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sdRamAddr[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; sramData[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; sramData[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; n_sRamCS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; io_ps2Clk       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; io_ps2Data      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.59e-08 V                   ; 3.58 V              ; -0.0705 V           ; 0.234 V                              ; 0.091 V                              ; 2.93e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 6.59e-08 V                  ; 3.58 V             ; -0.0705 V          ; 0.234 V                             ; 0.091 V                             ; 2.93e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk_50   ; i_clk_50 ; 18008691 ; 0        ; 0        ; 0        ;
; w_cpuClk   ; i_clk_50 ; 27155    ; 106      ; 0        ; 0        ;
; i_clk_50   ; w_cpuClk ; 1669     ; 0        ; 159      ; 0        ;
; w_cpuClk   ; w_cpuClk ; 384627   ; 216      ; 469      ; 244      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk_50   ; i_clk_50 ; 18008691 ; 0        ; 0        ; 0        ;
; w_cpuClk   ; i_clk_50 ; 27155    ; 106      ; 0        ; 0        ;
; i_clk_50   ; w_cpuClk ; 1669     ; 0        ; 159      ; 0        ;
; w_cpuClk   ; w_cpuClk ; 384627   ; 216      ; 469      ; 244      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk_50   ; i_clk_50 ; 51       ; 0        ; 0        ; 0        ;
; i_clk_50   ; w_cpuClk ; 4        ; 0        ; 10       ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk_50   ; i_clk_50 ; 51       ; 0        ; 0        ; 0        ;
; i_clk_50   ; w_cpuClk ; 4        ; 0        ; 10       ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 601   ; 601  ;
; Unconstrained Output Ports      ; 46    ; 46   ;
; Unconstrained Output Port Paths ; 343   ; 343  ;
+---------------------------------+-------+------+


+------------------------------------------+
; Clock Status Summary                     ;
+----------+----------+------+-------------+
; Target   ; Clock    ; Type ; Status      ;
+----------+----------+------+-------------+
; i_clk_50 ; i_clk_50 ; Base ; Constrained ;
; w_cpuClk ; w_cpuClk ; Base ; Constrained ;
+----------+----------+------+-------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; i_n_cts     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_n_reset   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_rxd       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; io_ps2Clk   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; io_ps2Data  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdMISO      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                              ;
+-----------------+---------------------------------------------------------------------------------------+
; Output Port     ; Comment                                                                               ;
+-----------------+---------------------------------------------------------------------------------------+
; driveLED        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; io_ps2Clk       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; io_ps2Data      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; n_sRamCS        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; n_sRamOE        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; n_sRamWE        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_n_rts         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_txd           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_blu[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_blu[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_grn[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_grn[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_hSync     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_red[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_red[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_vSync     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdCS            ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdMOSI          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[16] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[17] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[18] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[19] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; i_n_cts     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_n_reset   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_rxd       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; io_ps2Clk   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; io_ps2Data  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdMISO      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                              ;
+-----------------+---------------------------------------------------------------------------------------+
; Output Port     ; Comment                                                                               ;
+-----------------+---------------------------------------------------------------------------------------+
; driveLED        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; io_ps2Clk       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; io_ps2Data      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; n_sRamCS        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; n_sRamOE        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; n_sRamWE        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_n_rts         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_txd           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_blu[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_blu[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_grn[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_grn[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_hSync     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_red[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_red[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_vid_vSync     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdCS            ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sdMOSI          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[14] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[15] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[16] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[17] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[18] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramAddress[19] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sramData[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Sun May 02 15:06:07 2021
Info: Command: quartus_sta M6502_VGA -c M6502_VGA
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'M6502_VGA.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name w_cpuClk w_cpuClk
    Info (332105): create_clock -period 1.000 -name i_clk_50 i_clk_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -15.249
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -15.249           -1879.778 w_cpuClk 
    Info (332119):   -13.698           -3950.234 i_clk_50 
Info (332146): Worst-case hold slack is -0.513
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.513              -4.851 w_cpuClk 
    Info (332119):     0.299               0.000 i_clk_50 
Info (332146): Worst-case recovery slack is -1.399
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.399             -48.018 i_clk_50 
    Info (332119):    -0.307              -0.614 w_cpuClk 
Info (332146): Worst-case removal slack is -0.783
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.783              -2.906 w_cpuClk 
    Info (332119):     1.010               0.000 i_clk_50 
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201           -1459.303 i_clk_50 
    Info (332119):    -3.201            -330.341 w_cpuClk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -14.212
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -14.212           -1764.091 w_cpuClk 
    Info (332119):   -12.561           -3663.813 i_clk_50 
Info (332146): Worst-case hold slack is -0.464
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.464              -4.533 w_cpuClk 
    Info (332119):     0.284               0.000 i_clk_50 
Info (332146): Worst-case recovery slack is -1.177
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.177             -40.308 i_clk_50 
    Info (332119):    -0.199              -0.398 w_cpuClk 
Info (332146): Worst-case removal slack is -0.693
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.693              -2.266 w_cpuClk 
    Info (332119):     0.909               0.000 i_clk_50 
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201           -1459.303 i_clk_50 
    Info (332119):    -3.201            -330.341 w_cpuClk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -6.244
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.244            -717.205 w_cpuClk 
    Info (332119):    -5.369           -1279.111 i_clk_50 
Info (332146): Worst-case hold slack is -0.097
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.097              -0.737 w_cpuClk 
    Info (332119):     0.119               0.000 i_clk_50 
Info (332146): Worst-case recovery slack is -0.063
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.063              -1.022 i_clk_50 
    Info (332119):     0.374               0.000 w_cpuClk 
Info (332146): Worst-case removal slack is -0.183
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.183              -0.549 w_cpuClk 
    Info (332119):     0.459               0.000 i_clk_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1035.300 i_clk_50 
    Info (332119):    -1.000            -221.000 w_cpuClk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4814 megabytes
    Info: Processing ended: Sun May 02 15:06:12 2021
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:07


