Fitter report for JuliaSetVisualizer
Fri Dec  9 21:00:24 2022
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. I/O Assignment Warnings
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. Fitter DSP Block Usage Summary
 30. DSP Block Details
 31. Routing Usage Summary
 32. LAB Logic Elements
 33. LAB-wide Signals
 34. LAB Signals Sourced
 35. LAB Signals Sourced Out
 36. LAB Distinct Inputs
 37. I/O Rules Summary
 38. I/O Rules Details
 39. I/O Rules Matrix
 40. Fitter Device Options
 41. Operating Settings and Conditions
 42. Estimated Delay Added for Hold Timing Summary
 43. Estimated Delay Added for Hold Timing Details
 44. Fitter Messages
 45. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Fri Dec  9 21:00:24 2022           ;
; Quartus Prime Version              ; 19.1.0 Build 670 09/22/2019 SJ Standard Edition ;
; Revision Name                      ; JuliaSetVisualizer                              ;
; Top-level Entity Name              ; visualizer_top                                  ;
; Family                             ; MAX 10                                          ;
; Device                             ; 10M50DAF484C7G                                  ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 8,644 / 49,760 ( 17 % )                         ;
;     Total combinational functions  ; 7,116 / 49,760 ( 14 % )                         ;
;     Dedicated logic registers      ; 4,682 / 49,760 ( 9 % )                          ;
; Total registers                    ; 4724                                            ;
; Total pins                         ; 140 / 360 ( 39 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 324,352 / 1,677,312 ( 19 % )                    ;
; Embedded Multiplier 9-bit elements ; 6 / 288 ( 2 % )                                 ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                  ;
; UFM blocks                         ; 1 / 1 ( 100 % )                                 ;
; ADC blocks                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C7G                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.43        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  16.0%      ;
;     Processor 3            ;  13.6%      ;
;     Processor 4            ;  13.4%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                              ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                       ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; jsv:main|jsv_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:jsv_jtag_uart_0_alt_jtag_atlantic|rdata[0] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_w:the_jsv_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[0] ; PORTBDATAOUT     ;                       ;
; jsv:main|jsv_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:jsv_jtag_uart_0_alt_jtag_atlantic|rdata[1] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_w:the_jsv_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[1] ; PORTBDATAOUT     ;                       ;
; jsv:main|jsv_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:jsv_jtag_uart_0_alt_jtag_atlantic|rdata[2] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_w:the_jsv_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[2] ; PORTBDATAOUT     ;                       ;
; jsv:main|jsv_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:jsv_jtag_uart_0_alt_jtag_atlantic|rdata[3] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_w:the_jsv_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[3] ; PORTBDATAOUT     ;                       ;
; jsv:main|jsv_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:jsv_jtag_uart_0_alt_jtag_atlantic|rdata[4] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_w:the_jsv_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[4] ; PORTBDATAOUT     ;                       ;
; jsv:main|jsv_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:jsv_jtag_uart_0_alt_jtag_atlantic|rdata[5] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_w:the_jsv_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[5] ; PORTBDATAOUT     ;                       ;
; jsv:main|jsv_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:jsv_jtag_uart_0_alt_jtag_atlantic|rdata[6] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_w:the_jsv_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[6] ; PORTBDATAOUT     ;                       ;
; jsv:main|jsv_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:jsv_jtag_uart_0_alt_jtag_atlantic|rdata[7] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_w:the_jsv_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[7] ; PORTBDATAOUT     ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_addr[0]                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[0]~output                                                                                                                                                                    ; I                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_addr[1]                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[1]~output                                                                                                                                                                    ; I                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_addr[2]                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[2]~output                                                                                                                                                                    ; I                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_addr[3]                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[3]~output                                                                                                                                                                    ; I                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_addr[4]                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[4]~output                                                                                                                                                                    ; I                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_addr[5]                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[5]~output                                                                                                                                                                    ; I                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_addr[6]                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[6]~output                                                                                                                                                                    ; I                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_addr[7]                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[7]~output                                                                                                                                                                    ; I                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_addr[8]                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[8]~output                                                                                                                                                                    ; I                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_addr[9]                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[9]~output                                                                                                                                                                    ; I                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_addr[10]                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[10]~output                                                                                                                                                                   ; I                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_addr[11]                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[11]~output                                                                                                                                                                   ; I                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_cmd[0]                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_cmd[0]~_Duplicate_1                                                                                                              ; Q                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_cmd[0]                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_WE_N~output                                                                                                                                                                       ; I                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_cmd[0]                                      ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                        ;                  ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_cmd[1]                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_cmd[1]~_Duplicate_1                                                                                                              ; Q                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_cmd[1]                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CAS_N~output                                                                                                                                                                      ; I                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_cmd[1]                                      ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                        ;                  ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_cmd[2]                                      ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_cmd[2]~_Duplicate_1                                                                                                              ; Q                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_cmd[2]                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_RAS_N~output                                                                                                                                                                      ; I                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_cmd[2]                                      ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                        ;                  ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_cmd[3]                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CS_N~output                                                                                                                                                                       ; I                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_cmd[3]                                      ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                        ;                  ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_data[0]                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_data[0]~_Duplicate_1                                                                                                             ; Q                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_data[0]                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                      ; I                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_data[1]                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_data[1]~_Duplicate_1                                                                                                             ; Q                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_data[1]                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                      ; I                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_data[2]                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_data[2]~_Duplicate_1                                                                                                             ; Q                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_data[2]                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                      ; I                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_data[3]                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_data[3]~_Duplicate_1                                                                                                             ; Q                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_data[3]                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                      ; I                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_data[4]                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_data[4]~_Duplicate_1                                                                                                             ; Q                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_data[4]                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                      ; I                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_data[5]                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_data[5]~_Duplicate_1                                                                                                             ; Q                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_data[5]                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                      ; I                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_data[6]                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_data[6]~_Duplicate_1                                                                                                             ; Q                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_data[6]                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                      ; I                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_data[7]                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_data[7]~_Duplicate_1                                                                                                             ; Q                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_data[7]                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                      ; I                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_dqm[0]                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_LDQM~output                                                                                                                                                                       ; I                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_dqm[1]                                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_UDQM~output                                                                                                                                                                       ; I                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_1                                                                                                                    ; Q                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                      ; OE               ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                        ;                  ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_1                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_2                                                                                                                    ; Q                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_1                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                      ; OE               ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_1                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                        ;                  ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_2                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_3                                                                                                                    ; Q                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_2                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                      ; OE               ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_2                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                        ;                  ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_3                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_4                                                                                                                    ; Q                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_3                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                      ; OE               ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_3                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                        ;                  ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_4                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_5                                                                                                                    ; Q                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_4                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                      ; OE               ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_4                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                        ;                  ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_5                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_6                                                                                                                    ; Q                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_5                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                      ; OE               ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_5                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                        ;                  ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_6                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_7                                                                                                                    ; Q                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_6                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                      ; OE               ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_6                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                        ;                  ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_7                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_8                                                                                                                    ; Q                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_7                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                      ; OE               ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_7                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                        ;                  ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_8                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_9                                                                                                                    ; Q                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_8                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                      ; OE               ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_8                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                        ;                  ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_9                               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_10                                                                                                                   ; Q                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_9                               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                      ; OE               ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_9                               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                        ;                  ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_10                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_11                                                                                                                   ; Q                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_10                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                     ; OE               ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_10                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                        ;                  ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_11                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_12                                                                                                                   ; Q                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_11                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                     ; OE               ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_11                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                        ;                  ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_12                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_13                                                                                                                   ; Q                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_12                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                     ; OE               ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_12                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                        ;                  ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_13                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_14                                                                                                                   ; Q                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_13                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                     ; OE               ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_13                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                        ;                  ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_14                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_15                                                                                                                   ; Q                ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_14                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                     ; OE               ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_14                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                        ;                  ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_15                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                     ; OE               ;                       ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_15                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                        ;                  ;                       ;
+---------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                               ;
+-----------------------------+------------------------+--------------+----------------+---------------+----------------------------+
; Name                        ; Ignored Entity         ; Ignored From ; Ignored To     ; Ignored Value ; Ignored Source             ;
+-----------------------------+------------------------+--------------+----------------+---------------+----------------------------+
; Location                    ;                        ;              ; ADC_CLK_10     ; PIN_N5        ; QSF Assignment             ;
; Location                    ;                        ;              ; DRAM_ADDR[12]  ; PIN_R20       ; QSF Assignment             ;
; Location                    ;                        ;              ; GPIO[0]        ; PIN_V10       ; QSF Assignment             ;
; Location                    ;                        ;              ; GPIO[10]       ; PIN_W5        ; QSF Assignment             ;
; Location                    ;                        ;              ; GPIO[11]       ; PIN_AA15      ; QSF Assignment             ;
; Location                    ;                        ;              ; GPIO[12]       ; PIN_AA14      ; QSF Assignment             ;
; Location                    ;                        ;              ; GPIO[13]       ; PIN_W13       ; QSF Assignment             ;
; Location                    ;                        ;              ; GPIO[14]       ; PIN_W12       ; QSF Assignment             ;
; Location                    ;                        ;              ; GPIO[15]       ; PIN_AB13      ; QSF Assignment             ;
; Location                    ;                        ;              ; GPIO[16]       ; PIN_AB12      ; QSF Assignment             ;
; Location                    ;                        ;              ; GPIO[17]       ; PIN_Y11       ; QSF Assignment             ;
; Location                    ;                        ;              ; GPIO[18]       ; PIN_AB11      ; QSF Assignment             ;
; Location                    ;                        ;              ; GPIO[19]       ; PIN_W11       ; QSF Assignment             ;
; Location                    ;                        ;              ; GPIO[1]        ; PIN_W10       ; QSF Assignment             ;
; Location                    ;                        ;              ; GPIO[20]       ; PIN_AB10      ; QSF Assignment             ;
; Location                    ;                        ;              ; GPIO[21]       ; PIN_AA10      ; QSF Assignment             ;
; Location                    ;                        ;              ; GPIO[22]       ; PIN_AA9       ; QSF Assignment             ;
; Location                    ;                        ;              ; GPIO[23]       ; PIN_Y8        ; QSF Assignment             ;
; Location                    ;                        ;              ; GPIO[24]       ; PIN_AA8       ; QSF Assignment             ;
; Location                    ;                        ;              ; GPIO[25]       ; PIN_Y7        ; QSF Assignment             ;
; Location                    ;                        ;              ; GPIO[26]       ; PIN_AA7       ; QSF Assignment             ;
; Location                    ;                        ;              ; GPIO[27]       ; PIN_Y6        ; QSF Assignment             ;
; Location                    ;                        ;              ; GPIO[28]       ; PIN_AA6       ; QSF Assignment             ;
; Location                    ;                        ;              ; GPIO[29]       ; PIN_Y5        ; QSF Assignment             ;
; Location                    ;                        ;              ; GPIO[2]        ; PIN_V9        ; QSF Assignment             ;
; Location                    ;                        ;              ; GPIO[30]       ; PIN_AA5       ; QSF Assignment             ;
; Location                    ;                        ;              ; GPIO[31]       ; PIN_Y4        ; QSF Assignment             ;
; Location                    ;                        ;              ; GPIO[32]       ; PIN_AB3       ; QSF Assignment             ;
; Location                    ;                        ;              ; GPIO[33]       ; PIN_Y3        ; QSF Assignment             ;
; Location                    ;                        ;              ; GPIO[34]       ; PIN_AB2       ; QSF Assignment             ;
; Location                    ;                        ;              ; GPIO[35]       ; PIN_AA2       ; QSF Assignment             ;
; Location                    ;                        ;              ; GPIO[3]        ; PIN_W9        ; QSF Assignment             ;
; Location                    ;                        ;              ; GPIO[4]        ; PIN_V8        ; QSF Assignment             ;
; Location                    ;                        ;              ; GPIO[5]        ; PIN_W8        ; QSF Assignment             ;
; Location                    ;                        ;              ; GPIO[6]        ; PIN_V7        ; QSF Assignment             ;
; Location                    ;                        ;              ; GPIO[7]        ; PIN_W7        ; QSF Assignment             ;
; Location                    ;                        ;              ; GPIO[8]        ; PIN_W6        ; QSF Assignment             ;
; Location                    ;                        ;              ; GPIO[9]        ; PIN_V5        ; QSF Assignment             ;
; Location                    ;                        ;              ; GSENSOR_CS_N   ; PIN_AB16      ; QSF Assignment             ;
; Location                    ;                        ;              ; GSENSOR_INT[1] ; PIN_Y14       ; QSF Assignment             ;
; Location                    ;                        ;              ; GSENSOR_INT[2] ; PIN_Y13       ; QSF Assignment             ;
; Location                    ;                        ;              ; GSENSOR_SCLK   ; PIN_AB15      ; QSF Assignment             ;
; Location                    ;                        ;              ; GSENSOR_SDI    ; PIN_V11       ; QSF Assignment             ;
; Location                    ;                        ;              ; GSENSOR_SDO    ; PIN_V12       ; QSF Assignment             ;
; Location                    ;                        ;              ; MAX10_CLK2_50  ; PIN_N14       ; QSF Assignment             ;
; Fast Output Enable Register ; jsv_sdram_bitmap_sdram ;              ; m_data[0]      ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; jsv_sdram_bitmap_sdram ;              ; m_data[1]      ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; jsv_sdram_bitmap_sdram ;              ; m_data[2]      ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; jsv_sdram_bitmap_sdram ;              ; m_data[3]      ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; jsv_sdram_bitmap_sdram ;              ; m_data[4]      ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; jsv_sdram_bitmap_sdram ;              ; m_data[5]      ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; jsv_sdram_bitmap_sdram ;              ; m_data[6]      ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; jsv_sdram_bitmap_sdram ;              ; m_data[7]      ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+------------------------+--------------+----------------+---------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 12476 ) ; 0.00 % ( 0 / 12476 )       ; 0.00 % ( 0 / 12476 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 12476 ) ; 0.00 % ( 0 / 12476 )       ; 0.00 % ( 0 / 12476 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 8078 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 292 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 4095 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 11 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/output_files/JuliaSetVisualizer.pin.


+----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                              ;
+---------------------------------------------+------------------------------+
; Resource                                    ; Usage                        ;
+---------------------------------------------+------------------------------+
; Total logic elements                        ; 8,644 / 49,760 ( 17 % )      ;
;     -- Combinational with no register       ; 3962                         ;
;     -- Register only                        ; 1528                         ;
;     -- Combinational with a register        ; 3154                         ;
;                                             ;                              ;
; Logic element usage by number of LUT inputs ;                              ;
;     -- 4 input functions                    ; 4242                         ;
;     -- 3 input functions                    ; 1575                         ;
;     -- <=2 input functions                  ; 1299                         ;
;     -- Register only                        ; 1528                         ;
;                                             ;                              ;
; Logic elements by mode                      ;                              ;
;     -- normal mode                          ; 6397                         ;
;     -- arithmetic mode                      ; 719                          ;
;                                             ;                              ;
; Total registers*                            ; 4,724 / 51,509 ( 9 % )       ;
;     -- Dedicated logic registers            ; 4,682 / 49,760 ( 9 % )       ;
;     -- I/O registers                        ; 42 / 1,749 ( 2 % )           ;
;                                             ;                              ;
; Total LABs:  partially or completely used   ; 719 / 3,110 ( 23 % )         ;
; Virtual pins                                ; 0                            ;
; I/O pins                                    ; 140 / 360 ( 39 % )           ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )               ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )              ;
;                                             ;                              ;
; M9Ks                                        ; 45 / 182 ( 25 % )            ;
; UFM blocks                                  ; 1 / 1 ( 100 % )              ;
; ADC blocks                                  ; 0 / 2 ( 0 % )                ;
; Total block memory bits                     ; 324,352 / 1,677,312 ( 19 % ) ;
; Total block memory implementation bits      ; 414,720 / 1,677,312 ( 25 % ) ;
; Embedded Multiplier 9-bit elements          ; 6 / 288 ( 2 % )              ;
; PLLs                                        ; 1 / 4 ( 25 % )               ;
; Global signals                              ; 11                           ;
;     -- Global clocks                        ; 11 / 20 ( 55 % )             ;
; JTAGs                                       ; 1 / 1 ( 100 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                ;
; Remote update blocks                        ; 0 / 1 ( 0 % )                ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )                ;
; Average interconnect usage (total/H/V)      ; 5.6% / 5.7% / 5.4%           ;
; Peak interconnect usage (total/H/V)         ; 26.7% / 25.9% / 27.7%        ;
; Maximum fan-out                             ; 3051                         ;
; Highest non-global fan-out                  ; 995                          ;
; Total fan-out                               ; 41979                        ;
; Average fan-out                             ; 3.15                         ;
+---------------------------------------------+------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                    ;
+----------------------------------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+
; Statistic                                    ; Top                   ; sld_hub:auto_hub      ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+----------------------------------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                   ; Low                   ; Low                            ; Low                            ;
;                                              ;                       ;                       ;                                ;                                ;
; Total logic elements                         ; 5631 / 49760 ( 11 % ) ; 199 / 49760 ( < 1 % ) ; 2814 / 49760 ( 6 % )           ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register        ; 3445                  ; 89                    ; 428                            ; 0                              ;
;     -- Register only                         ; 265                   ; 17                    ; 1246                           ; 0                              ;
;     -- Combinational with a register         ; 1921                  ; 93                    ; 1140                           ; 0                              ;
;                                              ;                       ;                       ;                                ;                                ;
; Logic element usage by number of LUT inputs  ;                       ;                       ;                                ;                                ;
;     -- 4 input functions                     ; 3241                  ; 85                    ; 916                            ; 0                              ;
;     -- 3 input functions                     ; 1011                  ; 57                    ; 507                            ; 0                              ;
;     -- <=2 input functions                   ; 1114                  ; 40                    ; 145                            ; 0                              ;
;     -- Register only                         ; 265                   ; 17                    ; 1246                           ; 0                              ;
;                                              ;                       ;                       ;                                ;                                ;
; Logic elements by mode                       ;                       ;                       ;                                ;                                ;
;     -- normal mode                           ; 4975                  ; 173                   ; 1249                           ; 0                              ;
;     -- arithmetic mode                       ; 391                   ; 9                     ; 319                            ; 0                              ;
;                                              ;                       ;                       ;                                ;                                ;
; Total registers                              ; 2228                  ; 110                   ; 2386                           ; 0                              ;
;     -- Dedicated logic registers             ; 2186 / 49760 ( 4 % )  ; 110 / 49760 ( < 1 % ) ; 2386 / 49760 ( 5 % )           ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                         ; 84                    ; 0                     ; 0                              ; 0                              ;
;                                              ;                       ;                       ;                                ;                                ;
; Total LABs:  partially or completely used    ; 490 / 3110 ( 16 % )   ; 16 / 3110 ( < 1 % )   ; 216 / 3110 ( 7 % )             ; 0 / 3110 ( 0 % )               ;
;                                              ;                       ;                       ;                                ;                                ;
; Virtual pins                                 ; 0                     ; 0                     ; 0                              ; 0                              ;
; I/O pins                                     ; 140                   ; 0                     ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 6 / 288 ( 2 % )       ; 0 / 288 ( 0 % )       ; 0 / 288 ( 0 % )                ; 0 / 288 ( 0 % )                ;
; Total memory bits                            ; 306176                ; 0                     ; 18176                          ; 0                              ;
; Total RAM block bits                         ; 377856                ; 0                     ; 36864                          ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )                  ; 1 / 4 ( 25 % )                 ;
; M9K                                          ; 41 / 182 ( 22 % )     ; 0 / 182 ( 0 % )       ; 4 / 182 ( 2 % )                ; 0 / 182 ( 0 % )                ;
; Clock control block                          ; 8 / 24 ( 33 % )       ; 0 / 24 ( 0 % )        ; 1 / 24 ( 4 % )                 ; 2 / 24 ( 8 % )                 ;
; User Flash Memory                            ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; Double Data Rate I/O output circuitry        ; 26 / 500 ( 5 % )      ; 0 / 500 ( 0 % )       ; 0 / 500 ( 0 % )                ; 0 / 500 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 16 / 500 ( 3 % )      ; 0 / 500 ( 0 % )       ; 0 / 500 ( 0 % )                ; 0 / 500 ( 0 % )                ;
; Analog-to-Digital Converter                  ; 2 / 2 ( 100 % )       ; 0 / 2 ( 0 % )         ; 0 / 2 ( 0 % )                  ; 0 / 2 ( 0 % )                  ;
;                                              ;                       ;                       ;                                ;                                ;
; Connections                                  ;                       ;                       ;                                ;                                ;
;     -- Input Connections                     ; 489                   ; 164                   ; 2847                           ; 1                              ;
;     -- Registered Input Connections          ; 321                   ; 118                   ; 2534                           ; 0                              ;
;     -- Output Connections                    ; 2965                  ; 310                   ; 34                             ; 192                            ;
;     -- Registered Output Connections         ; 12                    ; 310                   ; 0                              ; 0                              ;
;                                              ;                       ;                       ;                                ;                                ;
; Internal Connections                         ;                       ;                       ;                                ;                                ;
;     -- Total Connections                     ; 30247                 ; 1284                  ; 13835                          ; 200                            ;
;     -- Registered Connections                ; 9513                  ; 922                   ; 7826                           ; 0                              ;
;                                              ;                       ;                       ;                                ;                                ;
; External Connections                         ;                       ;                       ;                                ;                                ;
;     -- Top                                   ; 258                   ; 319                   ; 2684                           ; 193                            ;
;     -- sld_hub:auto_hub                      ; 319                   ; 22                    ; 133                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0        ; 2684                  ; 133                   ; 64                             ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 193                   ; 0                     ; 0                              ; 0                              ;
;                                              ;                       ;                       ;                                ;                                ;
; Partition Interface                          ;                       ;                       ;                                ;                                ;
;     -- Input Ports                           ; 50                    ; 111                   ; 495                            ; 1                              ;
;     -- Output Ports                          ; 134                   ; 128                   ; 299                            ; 2                              ;
;     -- Bidir Ports                           ; 33                    ; 0                     ; 0                              ; 0                              ;
;                                              ;                       ;                       ;                                ;                                ;
; Registered Ports                             ;                       ;                       ;                                ;                                ;
;     -- Registered Input Ports                ; 0                     ; 3                     ; 130                            ; 0                              ;
;     -- Registered Output Ports               ; 0                     ; 68                    ; 285                            ; 0                              ;
;                                              ;                       ;                       ;                                ;                                ;
; Port Connectivity                            ;                       ;                       ;                                ;                                ;
;     -- Input Ports driven by GND             ; 0                     ; 2                     ; 289                            ; 0                              ;
;     -- Output Ports driven by GND            ; 0                     ; 45                    ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                     ; 0                     ; 19                             ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                     ; 0                     ; 1                              ; 0                              ;
;     -- Input Ports with no Source            ; 0                     ; 84                    ; 146                            ; 0                              ;
;     -- Output Ports with no Source           ; 0                     ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                     ; 89                    ; 160                            ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                     ; 76                    ; 287                            ; 0                              ;
+----------------------------------------------+-----------------------+-----------------------+--------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                     ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; KEY[0]        ; B8    ; 7        ; 46           ; 54           ; 28           ; 52                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; KEY[1]        ; A7    ; 7        ; 49           ; 54           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; MAX10_CLK1_50 ; P11   ; 3        ; 34           ; 0            ; 28           ; 3061                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[0]         ; C10   ; 7        ; 51           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[1]         ; C11   ; 7        ; 51           ; 54           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[2]         ; D12   ; 7        ; 51           ; 54           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[3]         ; C12   ; 7        ; 54           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[4]         ; A12   ; 7        ; 54           ; 54           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[5]         ; B12   ; 7        ; 49           ; 54           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[6]         ; A13   ; 7        ; 54           ; 54           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[7]         ; A14   ; 7        ; 58           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[8]         ; B14   ; 7        ; 56           ; 54           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; SW[9]         ; F15   ; 7        ; 69           ; 54           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DRAM_ADDR[0]  ; U17   ; 5        ; 78           ; 3            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; T20   ; 5        ; 78           ; 20           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; P20   ; 5        ; 78           ; 24           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; W19   ; 5        ; 78           ; 16           ; 22           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; V18   ; 5        ; 78           ; 15           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; U18   ; 5        ; 78           ; 3            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; U19   ; 5        ; 78           ; 15           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; T18   ; 5        ; 78           ; 20           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; T19   ; 5        ; 78           ; 20           ; 22           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; R18   ; 5        ; 78           ; 24           ; 22           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; P18   ; 5        ; 78           ; 24           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; P19   ; 5        ; 78           ; 24           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; T21   ; 5        ; 78           ; 18           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; T22   ; 5        ; 78           ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; U21   ; 5        ; 78           ; 21           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; N22   ; 5        ; 78           ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; L14   ; 6        ; 78           ; 36           ; 22           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; U20   ; 5        ; 78           ; 17           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_LDQM     ; V22   ; 5        ; 78           ; 17           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; U22   ; 5        ; 78           ; 21           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_UDQM     ; J21   ; 6        ; 78           ; 30           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; V20   ; 5        ; 78           ; 17           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[0]       ; C14   ; 7        ; 58           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[1]       ; E15   ; 7        ; 74           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[2]       ; C15   ; 7        ; 60           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[3]       ; C16   ; 7        ; 62           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[4]       ; E16   ; 7        ; 74           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[5]       ; D17   ; 7        ; 74           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[6]       ; C17   ; 7        ; 74           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[7]       ; D15   ; 7        ; 66           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[0]       ; C18   ; 7        ; 69           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[1]       ; D18   ; 6        ; 78           ; 49           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[2]       ; E18   ; 6        ; 78           ; 49           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[3]       ; B16   ; 7        ; 60           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[4]       ; A17   ; 7        ; 64           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[5]       ; A18   ; 7        ; 66           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[6]       ; B17   ; 7        ; 69           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[7]       ; A16   ; 7        ; 60           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[0]       ; B20   ; 6        ; 78           ; 44           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[1]       ; A20   ; 7        ; 66           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[2]       ; B19   ; 7        ; 69           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[3]       ; A21   ; 6        ; 78           ; 44           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[4]       ; B21   ; 6        ; 78           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[5]       ; C22   ; 6        ; 78           ; 35           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[6]       ; B22   ; 6        ; 78           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[7]       ; A19   ; 7        ; 66           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[0]       ; F21   ; 6        ; 78           ; 35           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[1]       ; E22   ; 6        ; 78           ; 33           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[2]       ; E21   ; 6        ; 78           ; 33           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[3]       ; C19   ; 7        ; 69           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[4]       ; C20   ; 6        ; 78           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[5]       ; D19   ; 6        ; 78           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[6]       ; E17   ; 6        ; 78           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[7]       ; D22   ; 6        ; 78           ; 35           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[0]       ; F18   ; 6        ; 78           ; 40           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[1]       ; E20   ; 6        ; 78           ; 40           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[2]       ; E19   ; 6        ; 78           ; 40           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[3]       ; J18   ; 6        ; 78           ; 42           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[4]       ; H19   ; 6        ; 78           ; 45           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[5]       ; F19   ; 6        ; 78           ; 40           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[6]       ; F20   ; 6        ; 78           ; 35           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[7]       ; F17   ; 6        ; 78           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[0]       ; J20   ; 6        ; 78           ; 45           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[1]       ; K20   ; 6        ; 78           ; 42           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[2]       ; L18   ; 6        ; 78           ; 37           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[3]       ; N18   ; 6        ; 78           ; 34           ; 22           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[4]       ; M20   ; 6        ; 78           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[5]       ; N19   ; 6        ; 78           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[6]       ; N20   ; 6        ; 78           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[7]       ; L19   ; 6        ; 78           ; 37           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[0]       ; A8    ; 7        ; 46           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[1]       ; A9    ; 7        ; 46           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[2]       ; A10   ; 7        ; 51           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[3]       ; B10   ; 7        ; 46           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[4]       ; D13   ; 7        ; 56           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[5]       ; C13   ; 7        ; 58           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[6]       ; E14   ; 7        ; 66           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[7]       ; D14   ; 7        ; 56           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[8]       ; A11   ; 7        ; 51           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[9]       ; B11   ; 7        ; 49           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[0]      ; P1    ; 2        ; 0            ; 13           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[1]      ; T1    ; 2        ; 0            ; 15           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[2]      ; P4    ; 2        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[3]      ; N2    ; 2        ; 0            ; 18           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[0]      ; W1    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[1]      ; T2    ; 2        ; 0            ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[2]      ; R2    ; 2        ; 0            ; 3            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[3]      ; R1    ; 2        ; 0            ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_HS        ; N3    ; 2        ; 0            ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[0]      ; AA1   ; 3        ; 18           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[1]      ; V1    ; 2        ; 0            ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[2]      ; Y2    ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[3]      ; Y1    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_VS        ; N1    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------------------------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                  ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------------------------------------+
; ARDUINO_IO[0]   ; AB5   ; 3        ; 29           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                    ;
; ARDUINO_IO[10]  ; AB19  ; 4        ; 56           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                    ;
; ARDUINO_IO[11]  ; AA19  ; 4        ; 58           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                    ;
; ARDUINO_IO[12]  ; Y19   ; 4        ; 62           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                    ;
; ARDUINO_IO[13]  ; AB20  ; 4        ; 56           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                    ;
; ARDUINO_IO[14]  ; AB21  ; 4        ; 62           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                    ;
; ARDUINO_IO[15]  ; AA20  ; 4        ; 62           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                    ;
; ARDUINO_IO[1]   ; AB6   ; 3        ; 29           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                    ;
; ARDUINO_IO[2]   ; AB7   ; 3        ; 29           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                    ;
; ARDUINO_IO[3]   ; AB8   ; 3        ; 31           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                    ;
; ARDUINO_IO[4]   ; AB9   ; 3        ; 34           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                    ;
; ARDUINO_IO[5]   ; Y10   ; 3        ; 34           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                    ;
; ARDUINO_IO[6]   ; AA11  ; 4        ; 40           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                    ;
; ARDUINO_IO[7]   ; AA12  ; 4        ; 40           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                    ;
; ARDUINO_IO[8]   ; AB17  ; 4        ; 69           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                    ;
; ARDUINO_IO[9]   ; AA17  ; 4        ; 58           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                    ;
; ARDUINO_RESET_N ; F16   ; 7        ; 71           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                    ;
; DRAM_DQ[0]      ; Y21   ; 5        ; 78           ; 16           ; 0            ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe               ;
; DRAM_DQ[10]     ; H21   ; 6        ; 78           ; 29           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_10 ;
; DRAM_DQ[11]     ; H22   ; 6        ; 78           ; 29           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_11 ;
; DRAM_DQ[12]     ; G22   ; 6        ; 78           ; 31           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_12 ;
; DRAM_DQ[13]     ; G20   ; 6        ; 78           ; 31           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_13 ;
; DRAM_DQ[14]     ; G19   ; 6        ; 78           ; 31           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_14 ;
; DRAM_DQ[15]     ; F22   ; 6        ; 78           ; 31           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_15 ;
; DRAM_DQ[1]      ; Y20   ; 5        ; 78           ; 16           ; 7            ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_1  ;
; DRAM_DQ[2]      ; AA22  ; 5        ; 78           ; 3            ; 0            ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_2  ;
; DRAM_DQ[3]      ; AA21  ; 5        ; 78           ; 3            ; 7            ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_3  ;
; DRAM_DQ[4]      ; Y22   ; 5        ; 78           ; 15           ; 7            ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_4  ;
; DRAM_DQ[5]      ; W22   ; 5        ; 78           ; 15           ; 0            ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_5  ;
; DRAM_DQ[6]      ; W20   ; 5        ; 78           ; 16           ; 14           ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_6  ;
; DRAM_DQ[7]      ; V21   ; 5        ; 78           ; 17           ; 7            ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_7  ;
; DRAM_DQ[8]      ; P21   ; 5        ; 78           ; 23           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_8  ;
; DRAM_DQ[9]      ; J22   ; 6        ; 78           ; 30           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_9  ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; altera_reserved_tms ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; altera_reserved_tck ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdi ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdo ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )  ; 2.5V          ; --           ;
; 2        ; 11 / 36 ( 31 % ) ; 2.5V          ; --           ;
; 3        ; 10 / 48 ( 21 % ) ; 2.5V          ; --           ;
; 4        ; 10 / 48 ( 21 % ) ; 2.5V          ; --           ;
; 5        ; 29 / 40 ( 73 % ) ; 2.5V          ; --           ;
; 6        ; 39 / 60 ( 65 % ) ; 2.5V          ; --           ;
; 7        ; 41 / 52 ( 79 % ) ; 2.5V          ; --           ;
; 8        ; 4 / 36 ( 11 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                       ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 445        ; 7        ; KEY[1]                               ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 447        ; 7        ; LEDR[0]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 449        ; 7        ; LEDR[1]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 439        ; 7        ; LEDR[2]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 437        ; 7        ; LEDR[8]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 435        ; 7        ; SW[4]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 433        ; 7        ; SW[6]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 425        ; 7        ; SW[7]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; HEX1[7]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 407        ; 7        ; HEX1[4]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 405        ; 7        ; HEX1[5]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 403        ; 7        ; HEX2[7]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 401        ; 7        ; HEX2[1]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ; 371        ; 6        ; HEX2[3]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; A22      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; VGA_R[0]                             ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 180        ; 4        ; ARDUINO_IO[6]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 182        ; 4        ; ARDUINO_IO[7]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; ARDUINO_IO[9]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; ARDUINO_IO[11]                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ; 227        ; 4        ; ARDUINO_IO[15]                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ; 245        ; 5        ; DRAM_DQ[3]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA22     ; 247        ; 5        ; DRAM_DQ[2]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; ARDUINO_IO[0]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ; 161        ; 3        ; ARDUINO_IO[1]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB7      ; 163        ; 3        ; ARDUINO_IO[2]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 167        ; 3        ; ARDUINO_IO[3]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 171        ; 3        ; ARDUINO_IO[4]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 241        ; 4        ; ARDUINO_IO[8]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; ARDUINO_IO[10]                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 215        ; 4        ; ARDUINO_IO[13]                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 225        ; 4        ; ARDUINO_IO[14]                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 451        ; 7        ; KEY[0]                               ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; LEDR[3]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 443        ; 7        ; LEDR[9]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 441        ; 7        ; SW[5]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; SW[8]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; HEX1[3]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 402        ; 7        ; HEX1[6]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; HEX2[2]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 369        ; 6        ; HEX2[0]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B21      ; 367        ; 6        ; HEX2[4]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B22      ; 365        ; 6        ; HEX2[6]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; SW[0]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 440        ; 7        ; SW[1]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 436        ; 7        ; SW[3]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 426        ; 7        ; LEDR[5]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 424        ; 7        ; HEX0[0]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 418        ; 7        ; HEX0[2]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 416        ; 7        ; HEX0[3]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 391        ; 7        ; HEX0[6]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 400        ; 7        ; HEX1[0]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 397        ; 7        ; HEX3[3]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 357        ; 6        ; HEX3[4]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; HEX2[5]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; SW[2]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 431        ; 7        ; LEDR[4]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 428        ; 7        ; LEDR[7]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 404        ; 7        ; HEX0[7]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; HEX0[5]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 385        ; 6        ; HEX1[1]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D19      ; 359        ; 6        ; HEX3[5]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D20      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; HEX3[7]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; LEDR[6]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 390        ; 7        ; HEX0[1]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 388        ; 7        ; HEX0[4]                              ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ; 366        ; 6        ; HEX3[6]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E18      ; 387        ; 6        ; HEX1[2]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E19      ; 352        ; 6        ; HEX4[2]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E20      ; 355        ; 6        ; HEX4[1]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E21      ; 335        ; 6        ; HEX3[2]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E22      ; 333        ; 6        ; HEX3[1]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                                   ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT  ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; SW[9]                                ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 396        ; 7        ; ARDUINO_RESET_N                      ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; F17      ; 364        ; 6        ; HEX4[7]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F18      ; 354        ; 6        ; HEX4[0]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F19      ; 353        ; 6        ; HEX4[5]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F20      ; 342        ; 6        ; HEX4[6]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F21      ; 340        ; 6        ; HEX3[0]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F22      ; 331        ; 6        ; DRAM_DQ[15]                          ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; altera_reserved_tck                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT    ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; DRAM_DQ[14]                          ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G20      ; 328        ; 6        ; DRAM_DQ[13]                          ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; DRAM_DQ[12]                          ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; altera_reserved_tms                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                             ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT    ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; HEX4[4]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; DRAM_DQ[10]                          ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H22      ; 321        ; 6        ; DRAM_DQ[11]                          ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; ANAIN2                               ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                               ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; HEX4[3]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; HEX5[0]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 327        ; 6        ; DRAM_UDQM                            ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 325        ; 6        ; DRAM_DQ[9]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; HEX5[1]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                  ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; altera_reserved_tdi                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; DRAM_CLK                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; HEX5[2]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L19      ; 349        ; 6        ; HEX5[7]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; altera_reserved_tdo                  ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                              ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; HEX5[4]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; VGA_VS                               ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 75         ; 2        ; VGA_B[3]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 73         ; 2        ; VGA_HS                               ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                  ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; HEX5[3]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N19      ; 338        ; 6        ; HEX5[5]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N20      ; 339        ; 6        ; HEX5[6]                              ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N21      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 307        ; 5        ; DRAM_CKE                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 85         ; 2        ; VGA_B[0]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; VGA_B[2]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; MAX10_CLK1_50                        ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; DRAM_ADDR[8]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P19      ; 309        ; 5        ; DRAM_ADDR[9]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P20      ; 311        ; 5        ; DRAM_ADDR[11]                        ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P21      ; 305        ; 5        ; DRAM_DQ[8]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; VGA_G[3]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 123        ; 2        ; VGA_G[2]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; DRAM_ADDR[7]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; VGA_B[1]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 83         ; 2        ; VGA_G[1]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; DRAM_ADDR[5]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ; 296        ; 5        ; DRAM_ADDR[6]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T20      ; 297        ; 5        ; DRAM_ADDR[10]                        ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T21      ; 293        ; 5        ; DRAM_BA[0]                           ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 295        ; 5        ; DRAM_BA[1]                           ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                               ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; DRAM_ADDR[0]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U18      ; 244        ; 5        ; DRAM_ADDR[3]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 282        ; 5        ; DRAM_ADDR[4]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 290        ; 5        ; DRAM_CS_N                            ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ; 300        ; 5        ; DRAM_CAS_N                           ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 302        ; 5        ; DRAM_RAS_N                           ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 91         ; 2        ; VGA_R[1]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; DRAM_ADDR[2]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V19      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; DRAM_WE_N                            ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 289        ; 5        ; DRAM_DQ[7]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 291        ; 5        ; DRAM_LDQM                            ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 97         ; 2        ; VGA_G[0]                             ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; DRAM_ADDR[1]                         ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W20      ; 286        ; 5        ; DRAM_DQ[6]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W21      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; DRAM_DQ[5]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 129        ; 3        ; VGA_R[3]                             ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y2       ; 131        ; 3        ; VGA_R[2]                             ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; ARDUINO_IO[5]                        ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                  ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP      ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; ARDUINO_IO[12]                       ; bidir  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ; 285        ; 5        ; DRAM_DQ[1]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y21      ; 287        ; 5        ; DRAM_DQ[0]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 281        ; 5        ; DRAM_DQ[4]                           ; bidir  ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                            ;
+-------------------------------+----------------------------------------------------------------------------------------+
; Name                          ; jsv_sdram:sdram|jsv_sdram_sdram_pll:sdram_pll|jsv_sdram_sdram_pll_altpll_vg92:sd1|pll7 ;
+-------------------------------+----------------------------------------------------------------------------------------+
; SDC pin name                  ; sdram|sdram_pll|sd1|pll7                                                               ;
; PLL mode                      ; Normal                                                                                 ;
; Compensate clock              ; clock0                                                                                 ;
; Compensated input/output pins ; --                                                                                     ;
; Switchover type               ; --                                                                                     ;
; Input frequency 0             ; 50.0 MHz                                                                               ;
; Input frequency 1             ; --                                                                                     ;
; Nominal PFD frequency         ; 50.0 MHz                                                                               ;
; Nominal VCO frequency         ; 500.0 MHz                                                                              ;
; VCO post scale K counter      ; 2                                                                                      ;
; VCO frequency control         ; Auto                                                                                   ;
; VCO phase shift step          ; 250 ps                                                                                 ;
; VCO multiply                  ; --                                                                                     ;
; VCO divide                    ; --                                                                                     ;
; Freq min lock                 ; 30.0 MHz                                                                               ;
; Freq max lock                 ; 65.02 MHz                                                                              ;
; M VCO Tap                     ; 4                                                                                      ;
; M Initial                     ; 1                                                                                      ;
; M value                       ; 10                                                                                     ;
; N value                       ; 1                                                                                      ;
; Charge pump current           ; setting 1                                                                              ;
; Loop filter resistance        ; setting 27                                                                             ;
; Loop filter capacitance       ; setting 0                                                                              ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                                   ;
; Bandwidth type                ; Medium                                                                                 ;
; Real time reconfigurable      ; Off                                                                                    ;
; Scan chain MIF file           ; --                                                                                     ;
; Preserve PLL counter order    ; Off                                                                                    ;
; PLL location                  ; PLL_1                                                                                  ;
; Inclk0 signal                 ; MAX10_CLK1_50                                                                          ;
; Inclk1 signal                 ; --                                                                                     ;
; Inclk0 signal type            ; Dedicated Pin                                                                          ;
; Inclk1 signal type            ; --                                                                                     ;
+-------------------------------+----------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------+
; Name                                                                                               ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                    ;
+----------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------+
; jsv_sdram:sdram|jsv_sdram_sdram_pll:sdram_pll|jsv_sdram_sdram_pll_altpll_vg92:sd1|wire_pll7_clk[0] ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 4.50 (250 ps)    ; 50/50      ; C0      ; 10            ; 5/5 Even   ; --            ; 1       ; 4       ; sdram|sdram_pll|sd1|pll7|clk[0] ;
; jsv_sdram:sdram|jsv_sdram_sdram_pll:sdram_pll|jsv_sdram_sdram_pll_altpll_vg92:sd1|wire_pll7_clk[1] ; clock1       ; 1    ; 1   ; 50.0 MHz         ; -18 (-1000 ps) ; 4.50 (250 ps)    ; 50/50      ; C1      ; 10            ; 5/5 Even   ; --            ; 1       ; 0       ; sdram|sdram_pll|sd1|pll7|clk[1] ;
+----------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+-----------------+-------------------------------+
; Pin Name        ; Reason                        ;
+-----------------+-------------------------------+
; SW[0]           ; Incomplete set of assignments ;
; SW[1]           ; Incomplete set of assignments ;
; SW[2]           ; Incomplete set of assignments ;
; SW[3]           ; Incomplete set of assignments ;
; SW[4]           ; Incomplete set of assignments ;
; SW[5]           ; Incomplete set of assignments ;
; SW[6]           ; Incomplete set of assignments ;
; SW[7]           ; Incomplete set of assignments ;
; SW[8]           ; Incomplete set of assignments ;
; SW[9]           ; Incomplete set of assignments ;
; LEDR[0]         ; Incomplete set of assignments ;
; LEDR[1]         ; Incomplete set of assignments ;
; LEDR[2]         ; Incomplete set of assignments ;
; LEDR[3]         ; Incomplete set of assignments ;
; LEDR[4]         ; Incomplete set of assignments ;
; LEDR[5]         ; Incomplete set of assignments ;
; LEDR[6]         ; Incomplete set of assignments ;
; LEDR[7]         ; Incomplete set of assignments ;
; LEDR[8]         ; Incomplete set of assignments ;
; LEDR[9]         ; Incomplete set of assignments ;
; HEX0[0]         ; Incomplete set of assignments ;
; HEX0[1]         ; Incomplete set of assignments ;
; HEX0[2]         ; Incomplete set of assignments ;
; HEX0[3]         ; Incomplete set of assignments ;
; HEX0[4]         ; Incomplete set of assignments ;
; HEX0[5]         ; Incomplete set of assignments ;
; HEX0[6]         ; Incomplete set of assignments ;
; HEX0[7]         ; Incomplete set of assignments ;
; HEX1[0]         ; Incomplete set of assignments ;
; HEX1[1]         ; Incomplete set of assignments ;
; HEX1[2]         ; Incomplete set of assignments ;
; HEX1[3]         ; Incomplete set of assignments ;
; HEX1[4]         ; Incomplete set of assignments ;
; HEX1[5]         ; Incomplete set of assignments ;
; HEX1[6]         ; Incomplete set of assignments ;
; HEX1[7]         ; Incomplete set of assignments ;
; HEX2[0]         ; Incomplete set of assignments ;
; HEX2[1]         ; Incomplete set of assignments ;
; HEX2[2]         ; Incomplete set of assignments ;
; HEX2[3]         ; Incomplete set of assignments ;
; HEX2[4]         ; Incomplete set of assignments ;
; HEX2[5]         ; Incomplete set of assignments ;
; HEX2[6]         ; Incomplete set of assignments ;
; HEX2[7]         ; Incomplete set of assignments ;
; HEX3[0]         ; Incomplete set of assignments ;
; HEX3[1]         ; Incomplete set of assignments ;
; HEX3[2]         ; Incomplete set of assignments ;
; HEX3[3]         ; Incomplete set of assignments ;
; HEX3[4]         ; Incomplete set of assignments ;
; HEX3[5]         ; Incomplete set of assignments ;
; HEX3[6]         ; Incomplete set of assignments ;
; HEX3[7]         ; Incomplete set of assignments ;
; HEX4[0]         ; Incomplete set of assignments ;
; HEX4[1]         ; Incomplete set of assignments ;
; HEX4[2]         ; Incomplete set of assignments ;
; HEX4[3]         ; Incomplete set of assignments ;
; HEX4[4]         ; Incomplete set of assignments ;
; HEX4[5]         ; Incomplete set of assignments ;
; HEX4[6]         ; Incomplete set of assignments ;
; HEX4[7]         ; Incomplete set of assignments ;
; HEX5[0]         ; Incomplete set of assignments ;
; HEX5[1]         ; Incomplete set of assignments ;
; HEX5[2]         ; Incomplete set of assignments ;
; HEX5[3]         ; Incomplete set of assignments ;
; HEX5[4]         ; Incomplete set of assignments ;
; HEX5[5]         ; Incomplete set of assignments ;
; HEX5[6]         ; Incomplete set of assignments ;
; HEX5[7]         ; Incomplete set of assignments ;
; DRAM_CLK        ; Incomplete set of assignments ;
; DRAM_CKE        ; Incomplete set of assignments ;
; DRAM_ADDR[0]    ; Incomplete set of assignments ;
; DRAM_ADDR[1]    ; Incomplete set of assignments ;
; DRAM_ADDR[2]    ; Incomplete set of assignments ;
; DRAM_ADDR[3]    ; Incomplete set of assignments ;
; DRAM_ADDR[4]    ; Incomplete set of assignments ;
; DRAM_ADDR[5]    ; Incomplete set of assignments ;
; DRAM_ADDR[6]    ; Incomplete set of assignments ;
; DRAM_ADDR[7]    ; Incomplete set of assignments ;
; DRAM_ADDR[8]    ; Incomplete set of assignments ;
; DRAM_ADDR[9]    ; Incomplete set of assignments ;
; DRAM_ADDR[10]   ; Incomplete set of assignments ;
; DRAM_ADDR[11]   ; Incomplete set of assignments ;
; DRAM_BA[0]      ; Incomplete set of assignments ;
; DRAM_BA[1]      ; Incomplete set of assignments ;
; DRAM_LDQM       ; Incomplete set of assignments ;
; DRAM_UDQM       ; Incomplete set of assignments ;
; DRAM_CS_N       ; Incomplete set of assignments ;
; DRAM_WE_N       ; Incomplete set of assignments ;
; DRAM_CAS_N      ; Incomplete set of assignments ;
; DRAM_RAS_N      ; Incomplete set of assignments ;
; VGA_HS          ; Incomplete set of assignments ;
; VGA_VS          ; Incomplete set of assignments ;
; VGA_R[0]        ; Incomplete set of assignments ;
; VGA_R[1]        ; Incomplete set of assignments ;
; VGA_R[2]        ; Incomplete set of assignments ;
; VGA_R[3]        ; Incomplete set of assignments ;
; VGA_G[0]        ; Incomplete set of assignments ;
; VGA_G[1]        ; Incomplete set of assignments ;
; VGA_G[2]        ; Incomplete set of assignments ;
; VGA_G[3]        ; Incomplete set of assignments ;
; VGA_B[0]        ; Incomplete set of assignments ;
; VGA_B[1]        ; Incomplete set of assignments ;
; VGA_B[2]        ; Incomplete set of assignments ;
; VGA_B[3]        ; Incomplete set of assignments ;
; ARDUINO_IO[0]   ; Incomplete set of assignments ;
; ARDUINO_IO[1]   ; Incomplete set of assignments ;
; ARDUINO_IO[2]   ; Incomplete set of assignments ;
; ARDUINO_IO[3]   ; Incomplete set of assignments ;
; ARDUINO_IO[4]   ; Incomplete set of assignments ;
; ARDUINO_IO[5]   ; Incomplete set of assignments ;
; ARDUINO_IO[14]  ; Incomplete set of assignments ;
; ARDUINO_IO[15]  ; Incomplete set of assignments ;
; DRAM_DQ[0]      ; Incomplete set of assignments ;
; DRAM_DQ[1]      ; Incomplete set of assignments ;
; DRAM_DQ[2]      ; Incomplete set of assignments ;
; DRAM_DQ[3]      ; Incomplete set of assignments ;
; DRAM_DQ[4]      ; Incomplete set of assignments ;
; DRAM_DQ[5]      ; Incomplete set of assignments ;
; DRAM_DQ[6]      ; Incomplete set of assignments ;
; DRAM_DQ[7]      ; Incomplete set of assignments ;
; DRAM_DQ[8]      ; Incomplete set of assignments ;
; DRAM_DQ[9]      ; Incomplete set of assignments ;
; DRAM_DQ[10]     ; Incomplete set of assignments ;
; DRAM_DQ[11]     ; Incomplete set of assignments ;
; DRAM_DQ[12]     ; Incomplete set of assignments ;
; DRAM_DQ[13]     ; Incomplete set of assignments ;
; DRAM_DQ[14]     ; Incomplete set of assignments ;
; DRAM_DQ[15]     ; Incomplete set of assignments ;
; ARDUINO_IO[6]   ; Incomplete set of assignments ;
; ARDUINO_IO[7]   ; Incomplete set of assignments ;
; ARDUINO_IO[8]   ; Incomplete set of assignments ;
; ARDUINO_IO[9]   ; Incomplete set of assignments ;
; ARDUINO_IO[10]  ; Incomplete set of assignments ;
; ARDUINO_IO[11]  ; Incomplete set of assignments ;
; ARDUINO_IO[12]  ; Incomplete set of assignments ;
; ARDUINO_IO[13]  ; Incomplete set of assignments ;
; ARDUINO_RESET_N ; Incomplete set of assignments ;
; MAX10_CLK1_50   ; Incomplete set of assignments ;
; KEY[0]          ; Incomplete set of assignments ;
; KEY[1]          ; Incomplete set of assignments ;
+-----------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                              ; Entity Name                                             ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------+--------------+
; |visualizer_top                                                                                                                         ; 8644 (3)    ; 4682 (0)                  ; 42 (42)       ; 324352      ; 45   ; 1          ; 6            ; 0       ; 3         ; 140  ; 0            ; 3962 (3)     ; 1528 (0)          ; 3154 (0)         ; 0          ; |visualizer_top                                                                                                                                                                                                                                                                                                                                                                                                  ; visualizer_top                                          ; work         ;
;    |HexDriver:hex_driver0|                                                                                                              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|HexDriver:hex_driver0                                                                                                                                                                                                                                                                                                                                                                            ; HexDriver                                               ; work         ;
;    |HexDriver:hex_driver1|                                                                                                              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; 0          ; |visualizer_top|HexDriver:hex_driver1                                                                                                                                                                                                                                                                                                                                                                            ; HexDriver                                               ; work         ;
;    |HexDriver:hex_driver3|                                                                                                              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|HexDriver:hex_driver3                                                                                                                                                                                                                                                                                                                                                                            ; HexDriver                                               ; work         ;
;    |HexDriver:hex_driver4|                                                                                                              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|HexDriver:hex_driver4                                                                                                                                                                                                                                                                                                                                                                            ; HexDriver                                               ; work         ;
;    |ISM:state_machine|                                                                                                                  ; 6 (6)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; 0          ; |visualizer_top|ISM:state_machine                                                                                                                                                                                                                                                                                                                                                                                ; ISM                                                     ; work         ;
;    |fractal_calc:calc|                                                                                                                  ; 642 (46)    ; 41 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 587 (37)     ; 0 (0)             ; 55 (8)           ; 0          ; |visualizer_top|fractal_calc:calc                                                                                                                                                                                                                                                                                                                                                                                ; fractal_calc                                            ; work         ;
;       |iteration_calc:iter_pixel|                                                                                                       ; 597 (140)   ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 550 (98)     ; 0 (0)             ; 47 (42)          ; 0          ; |visualizer_top|fractal_calc:calc|iteration_calc:iter_pixel                                                                                                                                                                                                                                                                                                                                                      ; iteration_calc                                          ; work         ;
;          |absolute_val:abs_0|                                                                                                           ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 0 (0)             ; 2 (2)            ; 0          ; |visualizer_top|fractal_calc:calc|iteration_calc:iter_pixel|absolute_val:abs_0                                                                                                                                                                                                                                                                                                                                   ; absolute_val                                            ; work         ;
;          |lpm_mult:Mult3|                                                                                                               ; 29 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 3 (0)            ; 0          ; |visualizer_top|fractal_calc:calc|iteration_calc:iter_pixel|lpm_mult:Mult3                                                                                                                                                                                                                                                                                                                                       ; lpm_mult                                                ; work         ;
;             |mult_krs:auto_generated|                                                                                                   ; 29 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 3 (3)            ; 0          ; |visualizer_top|fractal_calc:calc|iteration_calc:iter_pixel|lpm_mult:Mult3|mult_krs:auto_generated                                                                                                                                                                                                                                                                                                               ; mult_krs                                                ; work         ;
;          |naturallog:ln_0|                                                                                                              ; 364 (364)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 364 (364)    ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|fractal_calc:calc|iteration_calc:iter_pixel|naturallog:ln_0                                                                                                                                                                                                                                                                                                                                      ; naturallog                                              ; work         ;
;    |jsv:main|                                                                                                                           ; 4693 (0)    ; 1971 (0)                  ; 0 (0)         ; 306176      ; 41   ; 1          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2722 (0)     ; 226 (0)           ; 1745 (0)         ; 0          ; |visualizer_top|jsv:main                                                                                                                                                                                                                                                                                                                                                                                         ; jsv                                                     ; jsv          ;
;       |altera_onchip_flash:onchip_flash_0|                                                                                              ; 487 (0)     ; 262 (0)                   ; 0 (0)         ; 0           ; 0    ; 1          ; 0            ; 0       ; 0         ; 0    ; 0            ; 193 (0)      ; 4 (0)             ; 290 (0)          ; 0          ; |visualizer_top|jsv:main|altera_onchip_flash:onchip_flash_0                                                                                                                                                                                                                                                                                                                                                      ; altera_onchip_flash                                     ; jsv          ;
;          |altera_onchip_flash_avmm_csr_controller:avmm_csr_controller|                                                                  ; 76 (76)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 1 (1)             ; 63 (63)          ; 0          ; |visualizer_top|jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_csr_controller:avmm_csr_controller                                                                                                                                                                                                                                                                                          ; altera_onchip_flash_avmm_csr_controller                 ; jsv          ;
;          |altera_onchip_flash_avmm_data_controller:avmm_data_controller|                                                                ; 411 (372)   ; 229 (193)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 181 (176)    ; 3 (3)             ; 227 (185)        ; 0          ; |visualizer_top|jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller                                                                                                                                                                                                                                                                                        ; altera_onchip_flash_avmm_data_controller                ; jsv          ;
;             |altera_onchip_flash_a_address_write_protection_check:access_address_write_protection_checker|                              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_onchip_flash_a_address_write_protection_check:access_address_write_protection_checker                                                                                                                                                                                           ; altera_onchip_flash_a_address_write_protection_check    ; jsv          ;
;             |altera_onchip_flash_convert_address:address_convertor|                                                                     ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 10 (10)          ; 0          ; |visualizer_top|jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_onchip_flash_convert_address:address_convertor                                                                                                                                                                                                                                  ; altera_onchip_flash_convert_address                     ; jsv          ;
;             |altera_std_synchronizer:stdsync_busy_clear|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |visualizer_top|jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_std_synchronizer:stdsync_busy_clear                                                                                                                                                                                                                                             ; altera_std_synchronizer                                 ; work         ;
;             |altera_std_synchronizer:stdsync_busy|                                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |visualizer_top|jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_std_synchronizer:stdsync_busy                                                                                                                                                                                                                                                   ; altera_std_synchronizer                                 ; work         ;
;             |lpm_shiftreg:ufm_data_shiftreg|                                                                                            ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0          ; |visualizer_top|jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|lpm_shiftreg:ufm_data_shiftreg                                                                                                                                                                                                                                                         ; lpm_shiftreg                                            ; work         ;
;          |altera_onchip_flash_block:altera_onchip_flash_block|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block                                                                                                                                                                                                                                                                                                  ; altera_onchip_flash_block                               ; jsv          ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 17 (11)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (5)             ; 8 (6)            ; 0          ; |visualizer_top|jsv:main|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                  ; altera_reset_controller                                 ; jsv          ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|jsv:main|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                   ; altera_reset_synchronizer                               ; jsv          ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|jsv:main|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                       ; altera_reset_synchronizer                               ; jsv          ;
;       |jsv_color:color|                                                                                                                 ; 9 (9)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 3 (3)             ; 3 (3)            ; 0          ; |visualizer_top|jsv:main|jsv_color:color                                                                                                                                                                                                                                                                                                                                                                         ; jsv_color                                               ; jsv          ;
;       |jsv_hex_digits_pio:hex_digits_pio|                                                                                               ; 35 (35)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 14 (14)           ; 18 (18)          ; 0          ; |visualizer_top|jsv:main|jsv_hex_digits_pio:hex_digits_pio                                                                                                                                                                                                                                                                                                                                                       ; jsv_hex_digits_pio                                      ; jsv          ;
;       |jsv_imag_val:imag_val|                                                                                                           ; 68 (68)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 63 (63)          ; 0          ; |visualizer_top|jsv:main|jsv_imag_val:imag_val                                                                                                                                                                                                                                                                                                                                                                   ; jsv_imag_val                                            ; jsv          ;
;       |jsv_imag_val:real_val|                                                                                                           ; 68 (68)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 63 (63)          ; 0          ; |visualizer_top|jsv:main|jsv_imag_val:real_val                                                                                                                                                                                                                                                                                                                                                                   ; jsv_imag_val                                            ; jsv          ;
;       |jsv_jtag_uart_0:jtag_uart_0|                                                                                                     ; 163 (39)    ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (16)      ; 20 (1)            ; 95 (22)          ; 0          ; |visualizer_top|jsv:main|jsv_jtag_uart_0:jtag_uart_0                                                                                                                                                                                                                                                                                                                                                             ; jsv_jtag_uart_0                                         ; jsv          ;
;          |alt_jtag_atlantic:jsv_jtag_uart_0_alt_jtag_atlantic|                                                                          ; 73 (73)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 19 (19)           ; 33 (33)          ; 0          ; |visualizer_top|jsv:main|jsv_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:jsv_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                         ; alt_jtag_atlantic                                       ; work         ;
;          |jsv_jtag_uart_0_scfifo_r:the_jsv_jtag_uart_0_scfifo_r|                                                                        ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |visualizer_top|jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_r:the_jsv_jtag_uart_0_scfifo_r                                                                                                                                                                                                                                                                                                       ; jsv_jtag_uart_0_scfifo_r                                ; jsv          ;
;             |scfifo:rfifo|                                                                                                              ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |visualizer_top|jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_r:the_jsv_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                          ; scfifo                                                  ; work         ;
;                |scfifo_9621:auto_generated|                                                                                             ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |visualizer_top|jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_r:the_jsv_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated                                                                                                                                                                                                                                                               ; scfifo_9621                                             ; work         ;
;                   |a_dpfifo_bb01:dpfifo|                                                                                                ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |visualizer_top|jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_r:the_jsv_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo                                                                                                                                                                                                                                          ; a_dpfifo_bb01                                           ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; 0          ; |visualizer_top|jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_r:the_jsv_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                  ; a_fefifo_7cf                                            ; work         ;
;                         |cntr_337:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |visualizer_top|jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_r:the_jsv_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|cntr_337:count_usedw                                                                                                                                                                                             ; cntr_337                                                ; work         ;
;                      |altsyncram_dtn1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_r:the_jsv_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram                                                                                                                                                                                                                  ; altsyncram_dtn1                                         ; work         ;
;                      |cntr_n2b:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |visualizer_top|jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_r:the_jsv_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count                                                                                                                                                                                                                    ; cntr_n2b                                                ; work         ;
;                      |cntr_n2b:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |visualizer_top|jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_r:the_jsv_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr                                                                                                                                                                                                                          ; cntr_n2b                                                ; work         ;
;          |jsv_jtag_uart_0_scfifo_w:the_jsv_jtag_uart_0_scfifo_w|                                                                        ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |visualizer_top|jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_w:the_jsv_jtag_uart_0_scfifo_w                                                                                                                                                                                                                                                                                                       ; jsv_jtag_uart_0_scfifo_w                                ; jsv          ;
;             |scfifo:wfifo|                                                                                                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |visualizer_top|jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_w:the_jsv_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                          ; scfifo                                                  ; work         ;
;                |scfifo_9621:auto_generated|                                                                                             ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |visualizer_top|jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_w:the_jsv_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated                                                                                                                                                                                                                                                               ; scfifo_9621                                             ; work         ;
;                   |a_dpfifo_bb01:dpfifo|                                                                                                ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |visualizer_top|jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_w:the_jsv_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo                                                                                                                                                                                                                                          ; a_dpfifo_bb01                                           ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; 0          ; |visualizer_top|jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_w:the_jsv_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                  ; a_fefifo_7cf                                            ; work         ;
;                         |cntr_337:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |visualizer_top|jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_w:the_jsv_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|cntr_337:count_usedw                                                                                                                                                                                             ; cntr_337                                                ; work         ;
;                      |altsyncram_dtn1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_w:the_jsv_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram                                                                                                                                                                                                                  ; altsyncram_dtn1                                         ; work         ;
;                      |cntr_n2b:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |visualizer_top|jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_w:the_jsv_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count                                                                                                                                                                                                                    ; cntr_n2b                                                ; work         ;
;                      |cntr_n2b:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |visualizer_top|jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_w:the_jsv_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr                                                                                                                                                                                                                          ; cntr_n2b                                                ; work         ;
;       |jsv_key:key|                                                                                                                     ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |visualizer_top|jsv:main|jsv_key:key                                                                                                                                                                                                                                                                                                                                                                             ; jsv_key                                                 ; jsv          ;
;       |jsv_keycode:keycode|                                                                                                             ; 19 (19)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 8 (8)             ; 8 (8)            ; 0          ; |visualizer_top|jsv:main|jsv_keycode:keycode                                                                                                                                                                                                                                                                                                                                                                     ; jsv_keycode                                             ; jsv          ;
;       |jsv_leds_pio:leds_pio|                                                                                                           ; 31 (31)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 13 (13)           ; 15 (15)          ; 0          ; |visualizer_top|jsv:main|jsv_leds_pio:leds_pio                                                                                                                                                                                                                                                                                                                                                                   ; jsv_leds_pio                                            ; jsv          ;
;       |jsv_mm_interconnect_0:mm_interconnect_0|                                                                                         ; 1352 (0)    ; 519 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 752 (0)      ; 13 (0)            ; 587 (0)          ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                 ; jsv_mm_interconnect_0                                   ; jsv          ;
;          |altera_avalon_sc_fifo:color_s1_agent_rsp_fifo|                                                                                ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:color_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                                   ; jsv          ;
;          |altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo|                                                                       ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                                   ; jsv          ;
;          |altera_avalon_sc_fifo:imag_val_s1_agent_rsp_fifo|                                                                             ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 5 (5)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:imag_val_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                                   ; jsv          ;
;          |altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|                                                           ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                                   ; jsv          ;
;          |altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|                                                                                  ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                                   ; jsv          ;
;          |altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo|                                                                              ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                                   ; jsv          ;
;          |altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo|                                                                             ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 4 (4)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                                   ; jsv          ;
;          |altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|                                                            ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 5 (5)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                                   ; jsv          ;
;          |altera_avalon_sc_fifo:onchip_flash_0_csr_agent_rsp_fifo|                                                                      ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_flash_0_csr_agent_rsp_fifo                                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                                   ; jsv          ;
;          |altera_avalon_sc_fifo:onchip_flash_0_data_agent_rsp_fifo|                                                                     ; 12 (12)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 5 (5)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_flash_0_data_agent_rsp_fifo                                                                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                                   ; jsv          ;
;          |altera_avalon_sc_fifo:onchip_memory2_1_s1_agent_rsp_fifo|                                                                     ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 5 (5)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_1_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                                   ; jsv          ;
;          |altera_avalon_sc_fifo:real_val_s1_agent_rsp_fifo|                                                                             ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:real_val_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                                   ; jsv          ;
;          |altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo|                                                                  ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 5 (5)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo                                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                                   ; jsv          ;
;          |altera_avalon_sc_fifo:state_s1_agent_rsp_fifo|                                                                                ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:state_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                                   ; jsv          ;
;          |altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|                                                              ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 4 (4)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                                   ; jsv          ;
;          |altera_avalon_sc_fifo:timer_0_s1_agent_rsp_fifo|                                                                              ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                                   ; jsv          ;
;          |altera_avalon_sc_fifo:transition_s1_agent_rsp_fifo|                                                                           ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:transition_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                                   ; jsv          ;
;          |altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo|                                                                              ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                                   ; jsv          ;
;          |altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo|                                                                              ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                                   ; jsv          ;
;          |altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo|                                                                              ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                                   ; jsv          ;
;          |altera_avalon_sc_fifo:vga_interface_0_avalon_slave_0_agent_rsp_fifo|                                                          ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:vga_interface_0_avalon_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                                   ; jsv          ;
;          |altera_merlin_master_agent:nios2_gen2_0_data_master_agent|                                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_data_master_agent                                                                                                                                                                                                                                                                                       ; altera_merlin_master_agent                              ; jsv          ;
;          |altera_merlin_master_agent:nios2_gen2_0_instruction_master_agent|                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_instruction_master_agent                                                                                                                                                                                                                                                                                ; altera_merlin_master_agent                              ; jsv          ;
;          |altera_merlin_master_translator:nios2_gen2_0_data_master_translator|                                                          ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator                                                                                                                                                                                                                                                                             ; altera_merlin_master_translator                         ; jsv          ;
;          |altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator|                                                   ; 32 (32)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator                                                                                                                                                                                                                                                                      ; altera_merlin_master_translator                         ; jsv          ;
;          |altera_merlin_slave_agent:color_s1_agent|                                                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:color_s1_agent                                                                                                                                                                                                                                                                                                        ; altera_merlin_slave_agent                               ; jsv          ;
;          |altera_merlin_slave_agent:hex_digits_pio_s1_agent|                                                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:hex_digits_pio_s1_agent                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_agent                               ; jsv          ;
;          |altera_merlin_slave_agent:imag_val_s1_agent|                                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:imag_val_s1_agent                                                                                                                                                                                                                                                                                                     ; altera_merlin_slave_agent                               ; jsv          ;
;          |altera_merlin_slave_agent:key_s1_agent|                                                                                       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:key_s1_agent                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_agent                               ; jsv          ;
;          |altera_merlin_slave_agent:keycode_s1_agent|                                                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:keycode_s1_agent                                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_agent                               ; jsv          ;
;          |altera_merlin_slave_agent:leds_pio_s1_agent|                                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:leds_pio_s1_agent                                                                                                                                                                                                                                                                                                     ; altera_merlin_slave_agent                               ; jsv          ;
;          |altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent|                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_agent                               ; jsv          ;
;          |altera_merlin_slave_agent:onchip_flash_0_csr_agent|                                                                           ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_flash_0_csr_agent                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                               ; jsv          ;
;          |altera_merlin_slave_agent:onchip_flash_0_data_agent|                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_flash_0_data_agent                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_agent                               ; jsv          ;
;          |altera_merlin_slave_agent:real_val_s1_agent|                                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:real_val_s1_agent                                                                                                                                                                                                                                                                                                     ; altera_merlin_slave_agent                               ; jsv          ;
;          |altera_merlin_slave_agent:state_s1_agent|                                                                                     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:state_s1_agent                                                                                                                                                                                                                                                                                                        ; altera_merlin_slave_agent                               ; jsv          ;
;          |altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent|                                                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_agent                               ; jsv          ;
;          |altera_merlin_slave_agent:timer_0_s1_agent|                                                                                   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer_0_s1_agent                                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_agent                               ; jsv          ;
;          |altera_merlin_slave_agent:transition_s1_agent|                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:transition_s1_agent                                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_agent                               ; jsv          ;
;          |altera_merlin_slave_agent:usb_gpx_s1_agent|                                                                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_gpx_s1_agent                                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_agent                               ; jsv          ;
;          |altera_merlin_slave_agent:usb_irq_s1_agent|                                                                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_irq_s1_agent                                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_agent                               ; jsv          ;
;          |altera_merlin_slave_agent:usb_rst_s1_agent|                                                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:usb_rst_s1_agent                                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_agent                               ; jsv          ;
;          |altera_merlin_slave_agent:vga_interface_0_avalon_slave_0_agent|                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:vga_interface_0_avalon_slave_0_agent                                                                                                                                                                                                                                                                                  ; altera_merlin_slave_agent                               ; jsv          ;
;          |altera_merlin_slave_translator:color_s1_translator|                                                                           ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:color_s1_translator                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                          ; jsv          ;
;          |altera_merlin_slave_translator:hex_digits_pio_s1_translator|                                                                  ; 22 (22)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 19 (19)          ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:hex_digits_pio_s1_translator                                                                                                                                                                                                                                                                                     ; altera_merlin_slave_translator                          ; jsv          ;
;          |altera_merlin_slave_translator:imag_val_s1_translator|                                                                        ; 38 (38)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 35 (35)          ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:imag_val_s1_translator                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_translator                          ; jsv          ;
;          |altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|                                                      ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                         ; altera_merlin_slave_translator                          ; jsv          ;
;          |altera_merlin_slave_translator:key_s1_translator|                                                                             ; 9 (9)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:key_s1_translator                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_translator                          ; jsv          ;
;          |altera_merlin_slave_translator:keycode_s1_translator|                                                                         ; 13 (13)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 11 (11)          ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:keycode_s1_translator                                                                                                                                                                                                                                                                                            ; altera_merlin_slave_translator                          ; jsv          ;
;          |altera_merlin_slave_translator:leds_pio_s1_translator|                                                                        ; 20 (20)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 17 (17)          ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_pio_s1_translator                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_translator                          ; jsv          ;
;          |altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|                                                       ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator                                                                                                                                                                                                                                                                          ; altera_merlin_slave_translator                          ; jsv          ;
;          |altera_merlin_slave_translator:onchip_flash_0_csr_translator|                                                                 ; 35 (35)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 33 (33)          ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_flash_0_csr_translator                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                          ; jsv          ;
;          |altera_merlin_slave_translator:onchip_memory2_1_s1_translator|                                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_1_s1_translator                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_translator                          ; jsv          ;
;          |altera_merlin_slave_translator:real_val_s1_translator|                                                                        ; 37 (37)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 34 (34)          ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:real_val_s1_translator                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_translator                          ; jsv          ;
;          |altera_merlin_slave_translator:spi_0_spi_control_port_translator|                                                             ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 19 (19)          ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:spi_0_spi_control_port_translator                                                                                                                                                                                                                                                                                ; altera_merlin_slave_translator                          ; jsv          ;
;          |altera_merlin_slave_translator:state_s1_translator|                                                                           ; 8 (8)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:state_s1_translator                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                          ; jsv          ;
;          |altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|                                                         ; 9 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator                                                                                                                                                                                                                                                                            ; altera_merlin_slave_translator                          ; jsv          ;
;          |altera_merlin_slave_translator:timer_0_s1_translator|                                                                         ; 22 (22)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 19 (19)          ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_0_s1_translator                                                                                                                                                                                                                                                                                            ; altera_merlin_slave_translator                          ; jsv          ;
;          |altera_merlin_slave_translator:transition_s1_translator|                                                                      ; 8 (8)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:transition_s1_translator                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_translator                          ; jsv          ;
;          |altera_merlin_slave_translator:usb_gpx_s1_translator|                                                                         ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_gpx_s1_translator                                                                                                                                                                                                                                                                                            ; altera_merlin_slave_translator                          ; jsv          ;
;          |altera_merlin_slave_translator:usb_irq_s1_translator|                                                                         ; 9 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_irq_s1_translator                                                                                                                                                                                                                                                                                            ; altera_merlin_slave_translator                          ; jsv          ;
;          |altera_merlin_slave_translator:usb_rst_s1_translator|                                                                         ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:usb_rst_s1_translator                                                                                                                                                                                                                                                                                            ; altera_merlin_slave_translator                          ; jsv          ;
;          |altera_merlin_slave_translator:vga_interface_0_avalon_slave_0_translator|                                                     ; 7 (7)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:vga_interface_0_avalon_slave_0_translator                                                                                                                                                                                                                                                                        ; altera_merlin_slave_translator                          ; jsv          ;
;          |jsv_mm_interconnect_0_cmd_demux:cmd_demux_001|                                                                                ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_demux:cmd_demux_001                                                                                                                                                                                                                                                                                                   ; jsv_mm_interconnect_0_cmd_demux                         ; jsv          ;
;          |jsv_mm_interconnect_0_cmd_demux:cmd_demux|                                                                                    ; 29 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                       ; jsv_mm_interconnect_0_cmd_demux                         ; jsv          ;
;          |jsv_mm_interconnect_0_cmd_mux:cmd_mux_001|                                                                                    ; 56 (54)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (51)      ; 0 (0)             ; 5 (1)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_001                                                                                                                                                                                                                                                                                                       ; jsv_mm_interconnect_0_cmd_mux                           ; jsv          ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                          ; altera_merlin_arbitrator                                ; jsv          ;
;          |jsv_mm_interconnect_0_cmd_mux:cmd_mux_002|                                                                                    ; 11 (9)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 6 (2)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_002                                                                                                                                                                                                                                                                                                       ; jsv_mm_interconnect_0_cmd_mux                           ; jsv          ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                          ; altera_merlin_arbitrator                                ; jsv          ;
;          |jsv_mm_interconnect_0_cmd_mux:cmd_mux_003|                                                                                    ; 12 (10)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 5 (1)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_003                                                                                                                                                                                                                                                                                                       ; jsv_mm_interconnect_0_cmd_mux                           ; jsv          ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                          ; altera_merlin_arbitrator                                ; jsv          ;
;          |jsv_mm_interconnect_0_cmd_mux:cmd_mux_004|                                                                                    ; 10 (8)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 5 (1)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_004                                                                                                                                                                                                                                                                                                       ; jsv_mm_interconnect_0_cmd_mux                           ; jsv          ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_004|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                          ; altera_merlin_arbitrator                                ; jsv          ;
;          |jsv_mm_interconnect_0_cmd_mux:cmd_mux_005|                                                                                    ; 56 (53)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 1 (1)             ; 49 (46)          ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_005                                                                                                                                                                                                                                                                                                       ; jsv_mm_interconnect_0_cmd_mux                           ; jsv          ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_005|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                          ; altera_merlin_arbitrator                                ; jsv          ;
;          |jsv_mm_interconnect_0_cmd_mux:cmd_mux_006|                                                                                    ; 10 (8)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 5 (1)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_006                                                                                                                                                                                                                                                                                                       ; jsv_mm_interconnect_0_cmd_mux                           ; jsv          ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_006|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                          ; altera_merlin_arbitrator                                ; jsv          ;
;          |jsv_mm_interconnect_0_cmd_mux:cmd_mux_007|                                                                                    ; 10 (8)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 5 (1)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_007                                                                                                                                                                                                                                                                                                       ; jsv_mm_interconnect_0_cmd_mux                           ; jsv          ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_007|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                          ; altera_merlin_arbitrator                                ; jsv          ;
;          |jsv_mm_interconnect_0_cmd_mux:cmd_mux_008|                                                                                    ; 10 (8)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 5 (1)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_008                                                                                                                                                                                                                                                                                                       ; jsv_mm_interconnect_0_cmd_mux                           ; jsv          ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_008|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                          ; altera_merlin_arbitrator                                ; jsv          ;
;          |jsv_mm_interconnect_0_cmd_mux:cmd_mux_009|                                                                                    ; 10 (8)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 5 (1)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_009                                                                                                                                                                                                                                                                                                       ; jsv_mm_interconnect_0_cmd_mux                           ; jsv          ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_009|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                          ; altera_merlin_arbitrator                                ; jsv          ;
;          |jsv_mm_interconnect_0_cmd_mux:cmd_mux_010|                                                                                    ; 10 (8)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 5 (1)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_010                                                                                                                                                                                                                                                                                                       ; jsv_mm_interconnect_0_cmd_mux                           ; jsv          ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_010|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                          ; altera_merlin_arbitrator                                ; jsv          ;
;          |jsv_mm_interconnect_0_cmd_mux:cmd_mux_011|                                                                                    ; 10 (7)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 0 (0)             ; 5 (2)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_011                                                                                                                                                                                                                                                                                                       ; jsv_mm_interconnect_0_cmd_mux                           ; jsv          ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_011|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                          ; altera_merlin_arbitrator                                ; jsv          ;
;          |jsv_mm_interconnect_0_cmd_mux:cmd_mux_012|                                                                                    ; 11 (9)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 5 (1)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_012                                                                                                                                                                                                                                                                                                       ; jsv_mm_interconnect_0_cmd_mux                           ; jsv          ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_012|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                          ; altera_merlin_arbitrator                                ; jsv          ;
;          |jsv_mm_interconnect_0_cmd_mux:cmd_mux_013|                                                                                    ; 30 (28)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 19 (15)          ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_013                                                                                                                                                                                                                                                                                                       ; jsv_mm_interconnect_0_cmd_mux                           ; jsv          ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_013|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                          ; altera_merlin_arbitrator                                ; jsv          ;
;          |jsv_mm_interconnect_0_cmd_mux:cmd_mux_014|                                                                                    ; 58 (56)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (53)      ; 0 (0)             ; 5 (1)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_014                                                                                                                                                                                                                                                                                                       ; jsv_mm_interconnect_0_cmd_mux                           ; jsv          ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_014|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                          ; altera_merlin_arbitrator                                ; jsv          ;
;          |jsv_mm_interconnect_0_cmd_mux:cmd_mux_015|                                                                                    ; 10 (8)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 5 (1)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_015                                                                                                                                                                                                                                                                                                       ; jsv_mm_interconnect_0_cmd_mux                           ; jsv          ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_015|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                          ; altera_merlin_arbitrator                                ; jsv          ;
;          |jsv_mm_interconnect_0_cmd_mux:cmd_mux_016|                                                                                    ; 11 (9)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 5 (1)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_016                                                                                                                                                                                                                                                                                                       ; jsv_mm_interconnect_0_cmd_mux                           ; jsv          ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_016|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                          ; altera_merlin_arbitrator                                ; jsv          ;
;          |jsv_mm_interconnect_0_cmd_mux:cmd_mux_017|                                                                                    ; 10 (8)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 5 (1)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_017                                                                                                                                                                                                                                                                                                       ; jsv_mm_interconnect_0_cmd_mux                           ; jsv          ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_017|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                          ; altera_merlin_arbitrator                                ; jsv          ;
;          |jsv_mm_interconnect_0_cmd_mux:cmd_mux_018|                                                                                    ; 10 (8)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 5 (1)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_018                                                                                                                                                                                                                                                                                                       ; jsv_mm_interconnect_0_cmd_mux                           ; jsv          ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_018|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                          ; altera_merlin_arbitrator                                ; jsv          ;
;          |jsv_mm_interconnect_0_cmd_mux:cmd_mux_019|                                                                                    ; 13 (11)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 5 (1)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_019                                                                                                                                                                                                                                                                                                       ; jsv_mm_interconnect_0_cmd_mux                           ; jsv          ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_019|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                          ; altera_merlin_arbitrator                                ; jsv          ;
;          |jsv_mm_interconnect_0_cmd_mux:cmd_mux_020|                                                                                    ; 29 (27)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 21 (17)          ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_020                                                                                                                                                                                                                                                                                                       ; jsv_mm_interconnect_0_cmd_mux                           ; jsv          ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_020|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                          ; altera_merlin_arbitrator                                ; jsv          ;
;          |jsv_mm_interconnect_0_cmd_mux:cmd_mux|                                                                                        ; 20 (17)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (11)      ; 1 (1)             ; 7 (4)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux                                                                                                                                                                                                                                                                                                           ; jsv_mm_interconnect_0_cmd_mux                           ; jsv          ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                              ; altera_merlin_arbitrator                                ; jsv          ;
;          |jsv_mm_interconnect_0_router:router_001|                                                                                      ; 42 (42)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 2 (2)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_router:router_001                                                                                                                                                                                                                                                                                                         ; jsv_mm_interconnect_0_router                            ; jsv          ;
;          |jsv_mm_interconnect_0_router:router|                                                                                          ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                                             ; jsv_mm_interconnect_0_router                            ; jsv          ;
;          |jsv_mm_interconnect_0_rsp_demux:rsp_demux_001|                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_rsp_demux:rsp_demux_001                                                                                                                                                                                                                                                                                                   ; jsv_mm_interconnect_0_rsp_demux                         ; jsv          ;
;          |jsv_mm_interconnect_0_rsp_demux:rsp_demux_003|                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_rsp_demux:rsp_demux_003                                                                                                                                                                                                                                                                                                   ; jsv_mm_interconnect_0_rsp_demux                         ; jsv          ;
;          |jsv_mm_interconnect_0_rsp_demux:rsp_demux_004|                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_rsp_demux:rsp_demux_004                                                                                                                                                                                                                                                                                                   ; jsv_mm_interconnect_0_rsp_demux                         ; jsv          ;
;          |jsv_mm_interconnect_0_rsp_demux:rsp_demux_005|                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_rsp_demux:rsp_demux_005                                                                                                                                                                                                                                                                                                   ; jsv_mm_interconnect_0_rsp_demux                         ; jsv          ;
;          |jsv_mm_interconnect_0_rsp_demux:rsp_demux_006|                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_rsp_demux:rsp_demux_006                                                                                                                                                                                                                                                                                                   ; jsv_mm_interconnect_0_rsp_demux                         ; jsv          ;
;          |jsv_mm_interconnect_0_rsp_demux:rsp_demux_007|                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_rsp_demux:rsp_demux_007                                                                                                                                                                                                                                                                                                   ; jsv_mm_interconnect_0_rsp_demux                         ; jsv          ;
;          |jsv_mm_interconnect_0_rsp_demux:rsp_demux_008|                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_rsp_demux:rsp_demux_008                                                                                                                                                                                                                                                                                                   ; jsv_mm_interconnect_0_rsp_demux                         ; jsv          ;
;          |jsv_mm_interconnect_0_rsp_demux:rsp_demux_010|                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_rsp_demux:rsp_demux_010                                                                                                                                                                                                                                                                                                   ; jsv_mm_interconnect_0_rsp_demux                         ; jsv          ;
;          |jsv_mm_interconnect_0_rsp_demux:rsp_demux_011|                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_rsp_demux:rsp_demux_011                                                                                                                                                                                                                                                                                                   ; jsv_mm_interconnect_0_rsp_demux                         ; jsv          ;
;          |jsv_mm_interconnect_0_rsp_demux:rsp_demux_012|                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_rsp_demux:rsp_demux_012                                                                                                                                                                                                                                                                                                   ; jsv_mm_interconnect_0_rsp_demux                         ; jsv          ;
;          |jsv_mm_interconnect_0_rsp_demux:rsp_demux_013|                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_rsp_demux:rsp_demux_013                                                                                                                                                                                                                                                                                                   ; jsv_mm_interconnect_0_rsp_demux                         ; jsv          ;
;          |jsv_mm_interconnect_0_rsp_demux:rsp_demux_014|                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_rsp_demux:rsp_demux_014                                                                                                                                                                                                                                                                                                   ; jsv_mm_interconnect_0_rsp_demux                         ; jsv          ;
;          |jsv_mm_interconnect_0_rsp_demux:rsp_demux_015|                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_rsp_demux:rsp_demux_015                                                                                                                                                                                                                                                                                                   ; jsv_mm_interconnect_0_rsp_demux                         ; jsv          ;
;          |jsv_mm_interconnect_0_rsp_demux:rsp_demux_016|                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_rsp_demux:rsp_demux_016                                                                                                                                                                                                                                                                                                   ; jsv_mm_interconnect_0_rsp_demux                         ; jsv          ;
;          |jsv_mm_interconnect_0_rsp_demux:rsp_demux_017|                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_rsp_demux:rsp_demux_017                                                                                                                                                                                                                                                                                                   ; jsv_mm_interconnect_0_rsp_demux                         ; jsv          ;
;          |jsv_mm_interconnect_0_rsp_demux:rsp_demux_018|                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_rsp_demux:rsp_demux_018                                                                                                                                                                                                                                                                                                   ; jsv_mm_interconnect_0_rsp_demux                         ; jsv          ;
;          |jsv_mm_interconnect_0_rsp_demux:rsp_demux_019|                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_rsp_demux:rsp_demux_019                                                                                                                                                                                                                                                                                                   ; jsv_mm_interconnect_0_rsp_demux                         ; jsv          ;
;          |jsv_mm_interconnect_0_rsp_demux:rsp_demux_020|                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_rsp_demux:rsp_demux_020                                                                                                                                                                                                                                                                                                   ; jsv_mm_interconnect_0_rsp_demux                         ; jsv          ;
;          |jsv_mm_interconnect_0_rsp_demux:rsp_demux|                                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_rsp_demux:rsp_demux                                                                                                                                                                                                                                                                                                       ; jsv_mm_interconnect_0_rsp_demux                         ; jsv          ;
;          |jsv_mm_interconnect_0_rsp_mux:rsp_mux_001|                                                                                    ; 88 (88)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (68)      ; 0 (0)             ; 20 (20)          ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_rsp_mux:rsp_mux_001                                                                                                                                                                                                                                                                                                       ; jsv_mm_interconnect_0_rsp_mux                           ; jsv          ;
;          |jsv_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                        ; 181 (181)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 133 (133)    ; 0 (0)             ; 48 (48)          ; 0          ; |visualizer_top|jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                           ; jsv_mm_interconnect_0_rsp_mux                           ; jsv          ;
;       |jsv_nios2_gen2_0:nios2_gen2_0|                                                                                                   ; 1193 (0)    ; 587 (0)                   ; 0 (0)         ; 10240       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 592 (0)      ; 71 (0)            ; 530 (0)          ; 0          ; |visualizer_top|jsv:main|jsv_nios2_gen2_0:nios2_gen2_0                                                                                                                                                                                                                                                                                                                                                           ; jsv_nios2_gen2_0                                        ; jsv          ;
;          |jsv_nios2_gen2_0_cpu:cpu|                                                                                                     ; 1193 (791)  ; 587 (316)                 ; 0 (0)         ; 10240       ; 3    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 592 (461)    ; 71 (10)           ; 530 (320)        ; 0          ; |visualizer_top|jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu                                                                                                                                                                                                                                                                                                                                  ; jsv_nios2_gen2_0_cpu                                    ; jsv          ;
;             |jsv_nios2_gen2_0_cpu_nios2_oci:the_jsv_nios2_gen2_0_cpu_nios2_oci|                                                         ; 402 (87)    ; 271 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 131 (7)      ; 61 (4)            ; 210 (75)         ; 0          ; |visualizer_top|jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_nios2_oci:the_jsv_nios2_gen2_0_cpu_nios2_oci                                                                                                                                                                                                                                                                ; jsv_nios2_gen2_0_cpu_nios2_oci                          ; jsv          ;
;                |jsv_nios2_gen2_0_cpu_debug_slave_wrapper:the_jsv_nios2_gen2_0_cpu_debug_slave_wrapper|                                  ; 145 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 53 (0)            ; 43 (0)           ; 0          ; |visualizer_top|jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_nios2_oci:the_jsv_nios2_gen2_0_cpu_nios2_oci|jsv_nios2_gen2_0_cpu_debug_slave_wrapper:the_jsv_nios2_gen2_0_cpu_debug_slave_wrapper                                                                                                                                                                          ; jsv_nios2_gen2_0_cpu_debug_slave_wrapper                ; jsv          ;
;                   |jsv_nios2_gen2_0_cpu_debug_slave_sysclk:the_jsv_nios2_gen2_0_cpu_debug_slave_sysclk|                                 ; 52 (48)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 45 (42)           ; 4 (3)            ; 0          ; |visualizer_top|jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_nios2_oci:the_jsv_nios2_gen2_0_cpu_nios2_oci|jsv_nios2_gen2_0_cpu_debug_slave_wrapper:the_jsv_nios2_gen2_0_cpu_debug_slave_wrapper|jsv_nios2_gen2_0_cpu_debug_slave_sysclk:the_jsv_nios2_gen2_0_cpu_debug_slave_sysclk                                                                                      ; jsv_nios2_gen2_0_cpu_debug_slave_sysclk                 ; jsv          ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |visualizer_top|jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_nios2_oci:the_jsv_nios2_gen2_0_cpu_nios2_oci|jsv_nios2_gen2_0_cpu_debug_slave_wrapper:the_jsv_nios2_gen2_0_cpu_debug_slave_wrapper|jsv_nios2_gen2_0_cpu_debug_slave_sysclk:the_jsv_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3                                 ; altera_std_synchronizer                                 ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_nios2_oci:the_jsv_nios2_gen2_0_cpu_nios2_oci|jsv_nios2_gen2_0_cpu_debug_slave_wrapper:the_jsv_nios2_gen2_0_cpu_debug_slave_wrapper|jsv_nios2_gen2_0_cpu_debug_slave_sysclk:the_jsv_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4                                 ; altera_std_synchronizer                                 ; work         ;
;                   |jsv_nios2_gen2_0_cpu_debug_slave_tck:the_jsv_nios2_gen2_0_cpu_debug_slave_tck|                                       ; 90 (86)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 8 (4)             ; 39 (39)          ; 0          ; |visualizer_top|jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_nios2_oci:the_jsv_nios2_gen2_0_cpu_nios2_oci|jsv_nios2_gen2_0_cpu_debug_slave_wrapper:the_jsv_nios2_gen2_0_cpu_debug_slave_wrapper|jsv_nios2_gen2_0_cpu_debug_slave_tck:the_jsv_nios2_gen2_0_cpu_debug_slave_tck                                                                                            ; jsv_nios2_gen2_0_cpu_debug_slave_tck                    ; jsv          ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_nios2_oci:the_jsv_nios2_gen2_0_cpu_nios2_oci|jsv_nios2_gen2_0_cpu_debug_slave_wrapper:the_jsv_nios2_gen2_0_cpu_debug_slave_wrapper|jsv_nios2_gen2_0_cpu_debug_slave_tck:the_jsv_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1                                       ; altera_std_synchronizer                                 ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_nios2_oci:the_jsv_nios2_gen2_0_cpu_nios2_oci|jsv_nios2_gen2_0_cpu_debug_slave_wrapper:the_jsv_nios2_gen2_0_cpu_debug_slave_wrapper|jsv_nios2_gen2_0_cpu_debug_slave_tck:the_jsv_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2                                       ; altera_std_synchronizer                                 ; work         ;
;                   |sld_virtual_jtag_basic:jsv_nios2_gen2_0_cpu_debug_slave_phy|                                                         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_nios2_oci:the_jsv_nios2_gen2_0_cpu_nios2_oci|jsv_nios2_gen2_0_cpu_debug_slave_wrapper:the_jsv_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:jsv_nios2_gen2_0_cpu_debug_slave_phy                                                                                                              ; sld_virtual_jtag_basic                                  ; work         ;
;                |jsv_nios2_gen2_0_cpu_nios2_avalon_reg:the_jsv_nios2_gen2_0_cpu_nios2_avalon_reg|                                        ; 11 (11)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 5 (5)            ; 0          ; |visualizer_top|jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_nios2_oci:the_jsv_nios2_gen2_0_cpu_nios2_oci|jsv_nios2_gen2_0_cpu_nios2_avalon_reg:the_jsv_nios2_gen2_0_cpu_nios2_avalon_reg                                                                                                                                                                                ; jsv_nios2_gen2_0_cpu_nios2_avalon_reg                   ; jsv          ;
;                |jsv_nios2_gen2_0_cpu_nios2_oci_break:the_jsv_nios2_gen2_0_cpu_nios2_oci_break|                                          ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; 0          ; |visualizer_top|jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_nios2_oci:the_jsv_nios2_gen2_0_cpu_nios2_oci|jsv_nios2_gen2_0_cpu_nios2_oci_break:the_jsv_nios2_gen2_0_cpu_nios2_oci_break                                                                                                                                                                                  ; jsv_nios2_gen2_0_cpu_nios2_oci_break                    ; jsv          ;
;                |jsv_nios2_gen2_0_cpu_nios2_oci_debug:the_jsv_nios2_gen2_0_cpu_nios2_oci_debug|                                          ; 12 (10)     ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 3 (1)             ; 6 (6)            ; 0          ; |visualizer_top|jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_nios2_oci:the_jsv_nios2_gen2_0_cpu_nios2_oci|jsv_nios2_gen2_0_cpu_nios2_oci_debug:the_jsv_nios2_gen2_0_cpu_nios2_oci_debug                                                                                                                                                                                  ; jsv_nios2_gen2_0_cpu_nios2_oci_debug                    ; jsv          ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_nios2_oci:the_jsv_nios2_gen2_0_cpu_nios2_oci|jsv_nios2_gen2_0_cpu_nios2_oci_debug:the_jsv_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                              ; altera_std_synchronizer                                 ; work         ;
;                |jsv_nios2_gen2_0_cpu_nios2_ocimem:the_jsv_nios2_gen2_0_cpu_nios2_ocimem|                                                ; 115 (115)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 1 (1)             ; 49 (49)          ; 0          ; |visualizer_top|jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_nios2_oci:the_jsv_nios2_gen2_0_cpu_nios2_oci|jsv_nios2_gen2_0_cpu_nios2_ocimem:the_jsv_nios2_gen2_0_cpu_nios2_ocimem                                                                                                                                                                                        ; jsv_nios2_gen2_0_cpu_nios2_ocimem                       ; jsv          ;
;                   |jsv_nios2_gen2_0_cpu_ociram_sp_ram_module:jsv_nios2_gen2_0_cpu_ociram_sp_ram|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_nios2_oci:the_jsv_nios2_gen2_0_cpu_nios2_oci|jsv_nios2_gen2_0_cpu_nios2_ocimem:the_jsv_nios2_gen2_0_cpu_nios2_ocimem|jsv_nios2_gen2_0_cpu_ociram_sp_ram_module:jsv_nios2_gen2_0_cpu_ociram_sp_ram                                                                                                           ; jsv_nios2_gen2_0_cpu_ociram_sp_ram_module               ; jsv          ;
;                      |altsyncram:the_altsyncram|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_nios2_oci:the_jsv_nios2_gen2_0_cpu_nios2_oci|jsv_nios2_gen2_0_cpu_nios2_ocimem:the_jsv_nios2_gen2_0_cpu_nios2_ocimem|jsv_nios2_gen2_0_cpu_ociram_sp_ram_module:jsv_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                                                 ; altsyncram                                              ; work         ;
;                         |altsyncram_0n61:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_nios2_oci:the_jsv_nios2_gen2_0_cpu_nios2_oci|jsv_nios2_gen2_0_cpu_nios2_ocimem:the_jsv_nios2_gen2_0_cpu_nios2_ocimem|jsv_nios2_gen2_0_cpu_ociram_sp_ram_module:jsv_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated                                                  ; altsyncram_0n61                                         ; work         ;
;             |jsv_nios2_gen2_0_cpu_register_bank_a_module:jsv_nios2_gen2_0_cpu_register_bank_a|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_register_bank_a_module:jsv_nios2_gen2_0_cpu_register_bank_a                                                                                                                                                                                                                                                 ; jsv_nios2_gen2_0_cpu_register_bank_a_module             ; jsv          ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_register_bank_a_module:jsv_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                       ; altsyncram                                              ; work         ;
;                   |altsyncram_s0c1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_register_bank_a_module:jsv_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated                                                                                                                                                                                        ; altsyncram_s0c1                                         ; work         ;
;             |jsv_nios2_gen2_0_cpu_register_bank_b_module:jsv_nios2_gen2_0_cpu_register_bank_b|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_register_bank_b_module:jsv_nios2_gen2_0_cpu_register_bank_b                                                                                                                                                                                                                                                 ; jsv_nios2_gen2_0_cpu_register_bank_b_module             ; jsv          ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_register_bank_b_module:jsv_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                       ; altsyncram                                              ; work         ;
;                   |altsyncram_s0c1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_register_bank_b_module:jsv_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated                                                                                                                                                                                        ; altsyncram_s0c1                                         ; work         ;
;       |jsv_onchip_memory2_1:onchip_memory2_1|                                                                                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 262144      ; 32   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|jsv_onchip_memory2_1:onchip_memory2_1                                                                                                                                                                                                                                                                                                                                                   ; jsv_onchip_memory2_1                                    ; jsv          ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 262144      ; 32   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|jsv_onchip_memory2_1:onchip_memory2_1|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                         ; altsyncram                                              ; work         ;
;             |altsyncram_hgc1:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 262144      ; 32   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|jsv_onchip_memory2_1:onchip_memory2_1|altsyncram:the_altsyncram|altsyncram_hgc1:auto_generated                                                                                                                                                                                                                                                                                          ; altsyncram_hgc1                                         ; work         ;
;       |jsv_spi_0:spi_0|                                                                                                                 ; 153 (153)   ; 118 (118)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 23 (23)           ; 95 (95)          ; 0          ; |visualizer_top|jsv:main|jsv_spi_0:spi_0                                                                                                                                                                                                                                                                                                                                                                         ; jsv_spi_0                                               ; jsv          ;
;       |jsv_state:state|                                                                                                                 ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |visualizer_top|jsv:main|jsv_state:state                                                                                                                                                                                                                                                                                                                                                                         ; jsv_state                                               ; jsv          ;
;       |jsv_timer_0:timer_0|                                                                                                             ; 263 (263)   ; 216 (216)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 33 (33)           ; 183 (183)        ; 0          ; |visualizer_top|jsv:main|jsv_timer_0:timer_0                                                                                                                                                                                                                                                                                                                                                                     ; jsv_timer_0                                             ; jsv          ;
;       |jsv_transition:transition|                                                                                                       ; 7 (7)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 2 (2)            ; 0          ; |visualizer_top|jsv:main|jsv_transition:transition                                                                                                                                                                                                                                                                                                                                                               ; jsv_transition                                          ; jsv          ;
;       |jsv_usb_gpx:usb_irq|                                                                                                             ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|jsv:main|jsv_usb_gpx:usb_irq                                                                                                                                                                                                                                                                                                                                                                     ; jsv_usb_gpx                                             ; jsv          ;
;       |jsv_usb_rst:usb_rst|                                                                                                             ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; 0          ; |visualizer_top|jsv:main|jsv_usb_rst:usb_rst                                                                                                                                                                                                                                                                                                                                                                     ; jsv_usb_rst                                             ; jsv          ;
;       |vga_interface:vga_interface_0|                                                                                                   ; 1057 (1015) ; 35 (12)                   ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1022 (1003)  ; 12 (12)           ; 23 (0)           ; 0          ; |visualizer_top|jsv:main|vga_interface:vga_interface_0                                                                                                                                                                                                                                                                                                                                                           ; vga_interface                                           ; jsv          ;
;          |ocm:memory|                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|vga_interface:vga_interface_0|ocm:memory                                                                                                                                                                                                                                                                                                                                                ; ocm                                                     ; work         ;
;             |altsyncram:altsyncram_component|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|vga_interface:vga_interface_0|ocm:memory|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                ; altsyncram                                              ; work         ;
;                |altsyncram_7ip2:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|jsv:main|vga_interface:vga_interface_0|ocm:memory|altsyncram:altsyncram_component|altsyncram_7ip2:auto_generated                                                                                                                                                                                                                                                                                 ; altsyncram_7ip2                                         ; work         ;
;          |vga_controller:vga_0|                                                                                                         ; 42 (42)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 23 (23)          ; 0          ; |visualizer_top|jsv:main|vga_interface:vga_interface_0|vga_controller:vga_0                                                                                                                                                                                                                                                                                                                                      ; vga_controller                                          ; jsv          ;
;    |jsv_sdram:sdram|                                                                                                                    ; 275 (0)     ; 172 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (0)      ; 39 (0)            ; 133 (0)          ; 0          ; |visualizer_top|jsv_sdram:sdram                                                                                                                                                                                                                                                                                                                                                                                  ; jsv_sdram                                               ; jsv_sdram    ;
;       |altera_reset_controller:rst_controller_001|                                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |visualizer_top|jsv_sdram:sdram|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                                       ; altera_reset_controller                                 ; jsv_sdram    ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|jsv_sdram:sdram|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                            ; altera_reset_synchronizer                               ; jsv_sdram    ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |visualizer_top|jsv_sdram:sdram|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                           ; altera_reset_controller                                 ; jsv_sdram    ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|jsv_sdram:sdram|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                ; altera_reset_synchronizer                               ; jsv_sdram    ;
;       |jsv_sdram_bitmap_sdram:bitmap_sdram|                                                                                             ; 185 (153)   ; 101 (77)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (80)      ; 17 (3)            ; 84 (70)          ; 0          ; |visualizer_top|jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram                                                                                                                                                                                                                                                                                                                                              ; jsv_sdram_bitmap_sdram                                  ; jsv_sdram    ;
;          |jsv_sdram_bitmap_sdram_input_efifo_module:the_jsv_sdram_bitmap_sdram_input_efifo_module|                                      ; 36 (36)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 14 (14)           ; 18 (18)          ; 0          ; |visualizer_top|jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|jsv_sdram_bitmap_sdram_input_efifo_module:the_jsv_sdram_bitmap_sdram_input_efifo_module                                                                                                                                                                                                                                                      ; jsv_sdram_bitmap_sdram_input_efifo_module               ; jsv_sdram    ;
;       |jsv_sdram_mm_interconnect_0:mm_interconnect_0|                                                                                   ; 85 (0)      ; 65 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 18 (0)            ; 48 (0)           ; 0          ; |visualizer_top|jsv_sdram:sdram|jsv_sdram_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                    ; jsv_sdram_mm_interconnect_0                             ; jsv_sdram    ;
;          |altera_avalon_sc_fifo:bitmap_sdram_s1_agent_rdata_fifo|                                                                       ; 17 (17)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 11 (11)          ; 0          ; |visualizer_top|jsv_sdram:sdram|jsv_sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:bitmap_sdram_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                                   ; jsv_sdram    ;
;          |altera_avalon_sc_fifo:bitmap_sdram_s1_agent_rsp_fifo|                                                                         ; 27 (27)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 17 (17)          ; 0          ; |visualizer_top|jsv_sdram:sdram|jsv_sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:bitmap_sdram_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                                   ; jsv_sdram    ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_001|                                                                         ; 7 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 4 (0)             ; 2 (0)            ; 0          ; |visualizer_top|jsv_sdram:sdram|jsv_sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                                                                                                               ; altera_avalon_st_handshake_clock_crosser                ; jsv_sdram    ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 7 (3)       ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 4 (1)             ; 2 (1)            ; 0          ; |visualizer_top|jsv_sdram:sdram|jsv_sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                      ; altera_avalon_st_clock_crosser                          ; jsv_sdram    ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |visualizer_top|jsv_sdram:sdram|jsv_sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                 ; altera_std_synchronizer_nocut                           ; jsv_sdram    ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |visualizer_top|jsv_sdram:sdram|jsv_sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                 ; altera_std_synchronizer_nocut                           ; jsv_sdram    ;
;          |altera_avalon_st_handshake_clock_crosser:crosser|                                                                             ; 34 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 14 (0)            ; 18 (0)           ; 0          ; |visualizer_top|jsv_sdram:sdram|jsv_sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                                                                                                                   ; altera_avalon_st_handshake_clock_crosser                ; jsv_sdram    ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 34 (30)     ; 32 (28)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 14 (11)           ; 18 (17)          ; 0          ; |visualizer_top|jsv_sdram:sdram|jsv_sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                          ; altera_avalon_st_clock_crosser                          ; jsv_sdram    ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |visualizer_top|jsv_sdram:sdram|jsv_sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                     ; altera_std_synchronizer_nocut                           ; jsv_sdram    ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |visualizer_top|jsv_sdram:sdram|jsv_sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                     ; altera_std_synchronizer_nocut                           ; jsv_sdram    ;
;          |altera_merlin_master_agent:bridge_0_avalon_master_agent|                                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|jsv_sdram:sdram|jsv_sdram_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:bridge_0_avalon_master_agent                                                                                                                                                                                                                                                                            ; altera_merlin_master_agent                              ; jsv_sdram    ;
;          |altera_merlin_slave_agent:bitmap_sdram_s1_agent|                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|jsv_sdram:sdram|jsv_sdram_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:bitmap_sdram_s1_agent                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_agent                               ; jsv_sdram    ;
;       |jsv_sdram_sdram_pll:sdram_pll|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|jsv_sdram:sdram|jsv_sdram_sdram_pll:sdram_pll                                                                                                                                                                                                                                                                                                                                                    ; jsv_sdram_sdram_pll                                     ; jsv_sdram    ;
;          |jsv_sdram_sdram_pll_altpll_vg92:sd1|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|jsv_sdram:sdram|jsv_sdram_sdram_pll:sdram_pll|jsv_sdram_sdram_pll_altpll_vg92:sd1                                                                                                                                                                                                                                                                                                                ; jsv_sdram_sdram_pll_altpll_vg92                         ; jsv_sdram    ;
;    |sld_hub:auto_hub|                                                                                                                   ; 199 (1)     ; 110 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (1)       ; 17 (0)            ; 93 (0)           ; 0          ; |visualizer_top|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                 ; sld_hub                                                 ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 198 (0)     ; 110 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 17 (0)            ; 93 (0)           ; 0          ; |visualizer_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                 ; alt_sld_fab_with_jtag_input                             ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 198 (0)     ; 110 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 17 (0)            ; 93 (0)           ; 0          ; |visualizer_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                              ; alt_sld_fab                                             ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 198 (8)     ; 110 (7)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (1)       ; 17 (4)            ; 93 (0)           ; 0          ; |visualizer_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                          ; alt_sld_fab_alt_sld_fab                                 ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 193 (0)     ; 103 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 87 (0)       ; 13 (0)            ; 93 (0)           ; 0          ; |visualizer_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                              ; alt_sld_fab_alt_sld_fab_sldfabric                       ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 193 (146)   ; 103 (74)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 87 (69)      ; 13 (11)           ; 93 (67)          ; 0          ; |visualizer_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                 ; sld_jtag_hub                                            ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 25 (25)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 10 (10)          ; 0          ; |visualizer_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                         ; sld_rom_sr                                              ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 22 (22)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 17 (17)          ; 0          ; |visualizer_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                       ; sld_shadow_jsm                                          ; altera_sld   ;
;    |sld_signaltap:auto_signaltap_0|                                                                                                     ; 2814 (260)  ; 2386 (284)                ; 0 (0)         ; 18176       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 428 (2)      ; 1246 (257)        ; 1140 (0)         ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                                                                                   ; sld_signaltap                                           ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 2555 (0)    ; 2102 (0)                  ; 0 (0)         ; 18176       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 426 (0)      ; 989 (0)           ; 1140 (0)         ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                                                                             ; sld_signaltap_impl                                      ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 2555 (659)  ; 2102 (642)                ; 0 (0)         ; 18176       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 426 (31)     ; 989 (568)         ; 1140 (56)        ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                                                                      ; sld_signaltap_implb                                     ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 48 (46)     ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 31 (31)           ; 16 (0)           ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                                                                       ; altdpram                                                ; work         ;
;                |lpm_decode:wdecoder|                                                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                                                                                   ; lpm_decode                                              ; work         ;
;                   |decode_3af:auto_generated|                                                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_3af:auto_generated                                                                                                                                                                         ; decode_3af                                              ; work         ;
;                |lpm_mux:mux|                                                                                                            ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (0)           ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                                                                           ; lpm_mux                                                 ; work         ;
;                   |mux_i7c:auto_generated|                                                                                              ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_i7c:auto_generated                                                                                                                                                                                    ; mux_i7c                                                 ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 18176       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                                                                      ; altsyncram                                              ; work         ;
;                |altsyncram_qi14:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 18176       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qi14:auto_generated                                                                                                                                                                                                       ; altsyncram_qi14                                         ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 0 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                                                                       ; lpm_shiftreg                                            ; work         ;
;             |lpm_shiftreg:status_register|                                                                                              ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                                                                         ; lpm_shiftreg                                            ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                                                                              ; serial_crc_16                                           ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 68 (68)     ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 7 (7)             ; 39 (39)          ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                                                                           ; sld_buffer_manager                                      ; work         ;
;             |sld_ela_control:ela_control|                                                                                               ; 1501 (1)    ; 1133 (1)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 334 (0)      ; 367 (0)           ; 800 (1)          ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                                                                          ; sld_ela_control                                         ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                                                                  ; lpm_shiftreg                                            ; work         ;
;                |sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|                                             ; 1485 (0)    ; 1117 (0)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 334 (0)      ; 353 (0)           ; 798 (0)          ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper                                                                                                                                                                               ; sld_ela_trigger                                         ; work         ;
;                   |sld_ela_trigger_61q:auto_generated|                                                                                  ; 1485 (0)    ; 1117 (0)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 334 (0)      ; 353 (0)           ; 798 (0)          ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated                                                                                                                                            ; sld_ela_trigger_61q                                     ; work         ;
;                      |sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|                                                ; 1485 (28)   ; 1117 (1)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 334 (25)     ; 353 (0)           ; 798 (522)        ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1                                                                          ; sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d ; work         ;
;                         |lpm_compare:variable_compare_197|                                                                              ; 53 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 27 (0)           ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_compare:variable_compare_197                                         ; lpm_compare                                             ; work         ;
;                            |cmpr_plk:auto_generated|                                                                                    ; 53 (53)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 27 (27)          ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_compare:variable_compare_197|cmpr_plk:auto_generated                 ; cmpr_plk                                                ; work         ;
;                         |lpm_compare:variable_compare_200|                                                                              ; 53 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 26 (0)           ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_compare:variable_compare_200                                         ; lpm_compare                                             ; work         ;
;                            |cmpr_plk:auto_generated|                                                                                    ; 53 (53)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 26 (26)          ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_compare:variable_compare_200|cmpr_plk:auto_generated                 ; cmpr_plk                                                ; work         ;
;                         |lpm_compare:variable_compare_231|                                                                              ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 10 (0)           ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_compare:variable_compare_231                                         ; lpm_compare                                             ; work         ;
;                            |cmpr_ckk:auto_generated|                                                                                    ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 10 (10)          ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_compare:variable_compare_231|cmpr_ckk:auto_generated                 ; cmpr_ckk                                                ; work         ;
;                         |lpm_compare:variable_compare_234|                                                                              ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 7 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_compare:variable_compare_234                                         ; lpm_compare                                             ; work         ;
;                            |cmpr_ckk:auto_generated|                                                                                    ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 7 (7)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_compare:variable_compare_234|cmpr_ckk:auto_generated                 ; cmpr_ckk                                                ; work         ;
;                         |lpm_compare:variable_compare_337|                                                                              ; 53 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 35 (0)           ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_compare:variable_compare_337                                         ; lpm_compare                                             ; work         ;
;                            |cmpr_plk:auto_generated|                                                                                    ; 53 (53)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 35 (35)          ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_compare:variable_compare_337|cmpr_plk:auto_generated                 ; cmpr_plk                                                ; work         ;
;                         |lpm_compare:variable_compare_340|                                                                              ; 53 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 27 (0)           ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_compare:variable_compare_340                                         ; lpm_compare                                             ; work         ;
;                            |cmpr_plk:auto_generated|                                                                                    ; 53 (53)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 27 (27)          ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_compare:variable_compare_340|cmpr_plk:auto_generated                 ; cmpr_plk                                                ; work         ;
;                         |lpm_compare:variable_compare_35|                                                                               ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 9 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_compare:variable_compare_35                                          ; lpm_compare                                             ; work         ;
;                            |cmpr_llk:auto_generated|                                                                                    ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 9 (9)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_compare:variable_compare_35|cmpr_llk:auto_generated                  ; cmpr_llk                                                ; work         ;
;                         |lpm_compare:variable_compare_38|                                                                               ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 15 (0)           ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_compare:variable_compare_38                                          ; lpm_compare                                             ; work         ;
;                            |cmpr_llk:auto_generated|                                                                                    ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 15 (15)          ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_compare:variable_compare_38|cmpr_llk:auto_generated                  ; cmpr_llk                                                ; work         ;
;                         |lpm_compare:variable_compare_443|                                                                              ; 53 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 31 (0)           ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_compare:variable_compare_443                                         ; lpm_compare                                             ; work         ;
;                            |cmpr_plk:auto_generated|                                                                                    ; 53 (53)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 31 (31)          ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_compare:variable_compare_443|cmpr_plk:auto_generated                 ; cmpr_plk                                                ; work         ;
;                         |lpm_compare:variable_compare_446|                                                                              ; 53 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 33 (0)           ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_compare:variable_compare_446                                         ; lpm_compare                                             ; work         ;
;                            |cmpr_plk:auto_generated|                                                                                    ; 53 (53)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 33 (33)          ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_compare:variable_compare_446|cmpr_plk:auto_generated                 ; cmpr_plk                                                ; work         ;
;                         |lpm_compare:variable_compare_459|                                                                              ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_compare:variable_compare_459                                         ; lpm_compare                                             ; work         ;
;                            |cmpr_6kk:auto_generated|                                                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_compare:variable_compare_459|cmpr_6kk:auto_generated                 ; cmpr_6kk                                                ; work         ;
;                         |lpm_compare:variable_compare_462|                                                                              ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_compare:variable_compare_462                                         ; lpm_compare                                             ; work         ;
;                            |cmpr_6kk:auto_generated|                                                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_compare:variable_compare_462|cmpr_6kk:auto_generated                 ; cmpr_6kk                                                ; work         ;
;                         |lpm_compare:variable_compare_478|                                                                              ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_compare:variable_compare_478                                         ; lpm_compare                                             ; work         ;
;                            |cmpr_7kk:auto_generated|                                                                                    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_compare:variable_compare_478|cmpr_7kk:auto_generated                 ; cmpr_7kk                                                ; work         ;
;                         |lpm_compare:variable_compare_481|                                                                              ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_compare:variable_compare_481                                         ; lpm_compare                                             ; work         ;
;                            |cmpr_7kk:auto_generated|                                                                                    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_compare:variable_compare_481|cmpr_7kk:auto_generated                 ; cmpr_7kk                                                ; work         ;
;                         |lpm_compare:variable_compare_512|                                                                              ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 8 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_compare:variable_compare_512                                         ; lpm_compare                                             ; work         ;
;                            |cmpr_ckk:auto_generated|                                                                                    ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (8)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_compare:variable_compare_512|cmpr_ckk:auto_generated                 ; cmpr_ckk                                                ; work         ;
;                         |lpm_compare:variable_compare_515|                                                                              ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 8 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_compare:variable_compare_515                                         ; lpm_compare                                             ; work         ;
;                            |cmpr_ckk:auto_generated|                                                                                    ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 8 (8)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_compare:variable_compare_515|cmpr_ckk:auto_generated                 ; cmpr_ckk                                                ; work         ;
;                         |lpm_compare:variable_compare_528|                                                                              ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_compare:variable_compare_528                                         ; lpm_compare                                             ; work         ;
;                            |cmpr_6kk:auto_generated|                                                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_compare:variable_compare_528|cmpr_6kk:auto_generated                 ; cmpr_6kk                                                ; work         ;
;                         |lpm_compare:variable_compare_531|                                                                              ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_compare:variable_compare_531                                         ; lpm_compare                                             ; work         ;
;                            |cmpr_6kk:auto_generated|                                                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_compare:variable_compare_531|cmpr_6kk:auto_generated                 ; cmpr_6kk                                                ; work         ;
;                         |lpm_compare:variable_compare_75|                                                                               ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 10 (0)           ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_compare:variable_compare_75                                          ; lpm_compare                                             ; work         ;
;                            |cmpr_llk:auto_generated|                                                                                    ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 10 (10)          ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_compare:variable_compare_75|cmpr_llk:auto_generated                  ; cmpr_llk                                                ; work         ;
;                         |lpm_compare:variable_compare_78|                                                                               ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 15 (0)           ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_compare:variable_compare_78                                          ; lpm_compare                                             ; work         ;
;                            |cmpr_llk:auto_generated|                                                                                    ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 15 (15)          ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_compare:variable_compare_78|cmpr_llk:auto_generated                  ; cmpr_llk                                                ; work         ;
;                         |lpm_compare:variable_compare_91|                                                                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_compare:variable_compare_91                                          ; lpm_compare                                             ; work         ;
;                            |cmpr_6kk:auto_generated|                                                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_compare:variable_compare_91|cmpr_6kk:auto_generated                  ; cmpr_6kk                                                ; work         ;
;                         |lpm_compare:variable_compare_94|                                                                               ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_compare:variable_compare_94                                          ; lpm_compare                                             ; work         ;
;                            |cmpr_6kk:auto_generated|                                                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_compare:variable_compare_94|cmpr_6kk:auto_generated                  ; cmpr_6kk                                                ; work         ;
;                         |lpm_shiftreg:config_shiftreg_100|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_100                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_101|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_101                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_103|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_103                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_104|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_104                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_106|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_106                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_107|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_107                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_109|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_109                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_10|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_10                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_110|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_110                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_112|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_112                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_113|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_113                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_115|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_115                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_116|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_116                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_118|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_118                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_119|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_119                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_11|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_11                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_121|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_121                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_122|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_122                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_124|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_124                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_125|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_125                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_127|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_127                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_128|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_128                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_130|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_130                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_131|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_131                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_133|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_133                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_134|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_134                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_136|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_136                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_137|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_137                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_139|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_139                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_13|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_13                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_140|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_140                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_142|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_142                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_143|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_143                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_145|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_145                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_146|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_146                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_148|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_148                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_149|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_149                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_14|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_14                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_151|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_151                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_152|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_152                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_154|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_154                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_155|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_155                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_157|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_157                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_158|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_158                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_160|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_160                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_161|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_161                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_163|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_163                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_164|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_164                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_166|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_166                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_167|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_167                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_169|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_169                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_16|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_16                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_170|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_170                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_172|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_172                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_173|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_173                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_175|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_175                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_176|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_176                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_178|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_178                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_179|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_179                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_17|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_17                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_181|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_181                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_182|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_182                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_184|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_184                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_185|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_185                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_187|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_187                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_188|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_188                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_190|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_190                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_191|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_191                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_193|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_193                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_194|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_194                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_195|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_195                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_196|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_196                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_198|                                                                              ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 26 (26)          ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_198                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_199|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_199                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_19|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_19                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_201|                                                                              ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 26 (26)          ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_201                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_202|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_202                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_203|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_203                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_206|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_206                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_207|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_207                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_209|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_209                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_20|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_20                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_210|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_210                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_212|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_212                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_213|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_213                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_215|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_215                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_216|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_216                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_218|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_218                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_219|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_219                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_221|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_221                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_222|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_222                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_224|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_224                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_225|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_225                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_227|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_227                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_228|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_228                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_229|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_229                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_22|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_22                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_230|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_230                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_232|                                                                              ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_232                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_233|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_233                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_235|                                                                              ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_235                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_236|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_236                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_237|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_237                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_23|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_23                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_240|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_240                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_241|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_241                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_243|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_243                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_244|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_244                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_246|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_246                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_247|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_247                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_249|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_249                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_250|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_250                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_252|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_252                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_253|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_253                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_255|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_255                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_256|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_256                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_258|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_258                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_259|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_259                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_25|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_25                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_261|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_261                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_262|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_262                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_264|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_264                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_265|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_265                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_267|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_267                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_268|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_268                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_26|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_26                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_270|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_270                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_271|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_271                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_273|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_273                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_274|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_274                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_276|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_276                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_277|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_277                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_279|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_279                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_280|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_280                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_282|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_282                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_283|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_283                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_285|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_285                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_286|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_286                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_288|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_288                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_289|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_289                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_28|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_28                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_291|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_291                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_292|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_292                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_294|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_294                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_295|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_295                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_297|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_297                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_298|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_298                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_29|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_29                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_300|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_300                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_301|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_301                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_303|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_303                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_304|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_304                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_306|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_306                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_307|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_307                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_309|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_309                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_310|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_310                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_312|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_312                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_313|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_313                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_315|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_315                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_316|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_316                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_318|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_318                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_319|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_319                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_31|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_31                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_321|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_321                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_322|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_322                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_324|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_324                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_325|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_325                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_327|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_327                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_328|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_328                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_32|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_32                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_330|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_330                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_331|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_331                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_333|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_333                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_334|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_334                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_335|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_335                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_336|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_336                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_338|                                                                              ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 25 (25)          ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_338                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_339|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_339                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_33|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_33                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_341|                                                                              ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 27 (27)          ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_341                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_342|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_342                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_343|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_343                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_346|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_346                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_347|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_347                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_349|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_349                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_34|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_34                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_350|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_350                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_352|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_352                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_353|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_353                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_355|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_355                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_356|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_356                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_358|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_358                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_359|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_359                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_361|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_361                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_362|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_362                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_364|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_364                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_365|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_365                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_367|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_367                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_368|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_368                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_36|                                                                               ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_36                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_370|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_370                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_371|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_371                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_373|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_373                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_374|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_374                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_376|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_376                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_377|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_377                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_379|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_379                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_37|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_37                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_380|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_380                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_382|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_382                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_383|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_383                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_385|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_385                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_386|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_386                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_388|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_388                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_389|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_389                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_391|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_391                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_392|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_392                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_394|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_394                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_395|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_395                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_397|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_397                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_398|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_398                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_39|                                                                               ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 8 (8)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_39                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_400|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_400                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_401|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_401                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_403|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_403                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_404|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_404                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_406|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_406                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_407|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_407                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_409|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_409                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_40|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_40                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_410|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_410                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_412|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_412                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_413|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_413                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_415|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_415                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_416|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_416                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_418|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_418                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_419|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_419                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_41|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_41                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_421|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_421                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_422|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_422                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_424|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_424                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_425|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_425                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_427|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_427                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_428|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_428                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_430|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_430                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_431|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_431                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_433|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_433                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_434|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_434                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_436|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_436                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_437|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_437                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_439|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_439                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_440|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_440                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_441|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_441                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_442|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_442                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_444|                                                                              ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 25 (25)          ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_444                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_445|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_445                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_447|                                                                              ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 29 (29)          ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_447                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_448|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_448                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_449|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_449                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_44|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_44                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_452|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_452                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_453|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_453                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_455|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_455                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_456|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_456                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_457|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_457                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_458|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_458                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_45|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_45                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_460|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_460                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_461|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_461                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_463|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_463                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_464|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_464                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_465|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_465                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_468|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_468                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_469|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_469                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_471|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_471                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_472|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_472                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_474|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_474                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_475|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_475                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_476|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_476                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_477|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_477                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_479|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_479                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_47|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_47                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_480|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_480                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_482|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_482                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_483|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_483                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_484|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_484                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_487|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_487                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_488|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_488                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_48|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_48                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_490|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_490                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_491|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_491                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_493|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_493                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_494|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_494                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_496|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_496                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_497|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_497                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_499|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_499                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_4|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_4                                           ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_500|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_500                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_502|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_502                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_503|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_503                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_505|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_505                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_506|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_506                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_508|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_508                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_509|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_509                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_50|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_50                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_510|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_510                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_511|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_511                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_513|                                                                              ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_513                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_514|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_514                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_516|                                                                              ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_516                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_517|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_517                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_518|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_518                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_51|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_51                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_521|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_521                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_522|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_522                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_524|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_524                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_525|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_525                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_526|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_526                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_527|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_527                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_529|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_529                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_530|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_530                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_532|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_532                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_533|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_533                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_534|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_534                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_536|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_536                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_537|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_537                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_538|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_538                                         ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_53|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_53                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_54|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_54                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_56|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_56                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_57|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_57                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_59|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_59                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_5|                                                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_5                                           ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_60|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_60                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_62|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_62                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_63|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_63                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_65|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_65                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_66|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_66                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_68|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_68                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_69|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_69                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_71|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_71                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_72|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_72                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_73|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_73                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_74|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_74                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_76|                                                                               ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_76                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_77|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_77                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_79|                                                                               ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 8 (8)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_79                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_7|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_7                                           ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_80|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_80                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_81|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_81                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_84|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_84                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_85|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_85                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_87|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_87                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_88|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_88                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_89|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_89                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_8|                                                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_8                                           ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_90|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_90                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_92|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_92                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_93|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_93                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_95|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_95                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_96|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_96                                          ; lpm_shiftreg                                            ; work         ;
;                         |lpm_shiftreg:config_shiftreg_97|                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|lpm_shiftreg:config_shiftreg_97                                          ; lpm_shiftreg                                            ; work         ;
;                         |sld_alt_reduction:unary_1|                                                                                     ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 2 (2)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_alt_reduction:unary_1                                                ; sld_alt_reduction                                       ; work         ;
;                         |sld_alt_reduction:unary_204|                                                                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_alt_reduction:unary_204                                              ; sld_alt_reduction                                       ; work         ;
;                         |sld_alt_reduction:unary_238|                                                                                   ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_alt_reduction:unary_238                                              ; sld_alt_reduction                                       ; work         ;
;                         |sld_alt_reduction:unary_2|                                                                                     ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_alt_reduction:unary_2                                                ; sld_alt_reduction                                       ; work         ;
;                         |sld_alt_reduction:unary_344|                                                                                   ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_alt_reduction:unary_344                                              ; sld_alt_reduction                                       ; work         ;
;                         |sld_alt_reduction:unary_42|                                                                                    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_alt_reduction:unary_42                                               ; sld_alt_reduction                                       ; work         ;
;                         |sld_alt_reduction:unary_466|                                                                                   ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_alt_reduction:unary_466                                              ; sld_alt_reduction                                       ; work         ;
;                         |sld_alt_reduction:unary_485|                                                                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_alt_reduction:unary_485                                              ; sld_alt_reduction                                       ; work         ;
;                         |sld_alt_reduction:unary_82|                                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_alt_reduction:unary_82                                               ; sld_alt_reduction                                       ; work         ;
;                         |sld_alt_reduction:unary_98|                                                                                    ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_alt_reduction:unary_98                                               ; sld_alt_reduction                                       ; work         ;
;                         |sld_mbpmg:mbpm_102|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_102                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_102|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_105|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_105                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_105|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_108|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_108                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_108|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_111|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_111                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_111|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_114|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_114                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_114|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_117|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_117                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_117|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_120|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_120                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_120|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_123|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_123                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_123|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_126|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_126                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_126|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_129|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_129                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_129|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_12|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_12                                                        ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_12|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_132|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_132                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_132|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_135|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_135                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_135|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_138|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_138                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_138|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_141|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_141                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_141|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_144|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_144                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_144|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_147|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_147                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_147|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_150|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_150                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_150|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_153|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_153                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_153|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_156|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_156                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_156|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_159|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_159                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_159|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_15|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_15                                                        ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_15|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_162|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_162                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_162|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_165|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_165                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_165|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_168|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_168                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_168|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_171|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_171                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_171|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_174|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_174                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_174|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_177|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_177                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_177|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_180|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_180                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_180|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_183|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_183                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_183|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_186|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_186                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_186|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_189|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_189                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_189|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_18|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_18                                                        ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_18|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_192|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_192                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_192|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_205|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_205                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_205|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_208|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_208                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_208|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_211|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_211                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_211|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_214|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_214                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_214|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_217|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_217                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_217|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_21|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_21                                                        ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_21|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_220|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_220                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_220|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_223|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_223                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_223|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_226|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_226                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_226|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_239|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_239                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_239|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_242|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_242                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_242|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_245|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_245                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_245|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_248|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_248                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_248|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_24|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_24                                                        ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_24|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_251|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_251                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_251|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_254|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_254                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_254|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_257|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_257                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_257|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_260|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_260                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_260|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_263|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_263                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_263|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_266|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_266                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_266|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_269|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_269                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_269|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_272|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_272                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_272|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_275|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_275                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_275|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_278|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_278                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_278|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_27|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_27                                                        ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_27|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_281|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_281                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_281|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_284|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_284                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_284|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_287|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_287                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_287|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_290|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_290                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_290|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_293|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_293                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_293|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_296|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_296                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_296|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_299|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_299                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_299|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_302|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_302                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_302|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_305|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_305                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_305|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_308|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_308                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_308|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_30|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_30                                                        ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_30|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_311|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_311                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_311|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_314|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_314                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_314|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_317|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_317                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_317|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_320|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_320                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_320|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_323|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_323                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_323|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_326|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_326                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_326|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_329|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_329                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_329|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_332|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_332                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_332|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_345|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_345                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_345|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_348|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_348                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_348|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_351|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_351                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_351|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_354|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_354                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_354|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_357|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_357                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_357|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_360|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_360                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_360|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_363|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_363                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_363|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_366|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_366                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_366|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_369|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_369                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_369|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_372|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_372                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_372|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_375|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_375                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_375|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_378|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_378                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_378|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_381|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_381                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_381|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_384|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_384                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_384|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_387|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_387                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_387|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_390|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_390                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_390|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_393|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_393                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_393|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_396|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_396                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_396|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_399|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_399                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_399|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_3|                                                                                              ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_3                                                         ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_3|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1   ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_402|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_402                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_402|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_405|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_405                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_405|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_408|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_408                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_408|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_411|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_411                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_411|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_414|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_414                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_414|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_417|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_417                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_417|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_420|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_420                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_420|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_423|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_423                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_423|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_426|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_426                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_426|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_429|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_429                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_429|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_432|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_432                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_432|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_435|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_435                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_435|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_438|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_438                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_438|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_43|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_43                                                        ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_43|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_451|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_451                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_451|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_454|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_454                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_454|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_467|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_467                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_467|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_46|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_46                                                        ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_46|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_470|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_470                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_470|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_473|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_473                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_473|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_486|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_486                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_486|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_489|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_489                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_489|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_492|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_492                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_492|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_495|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_495                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_495|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_498|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_498                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_498|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_49|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_49                                                        ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_49|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_501|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_501                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_501|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_504|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_504                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_504|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_507|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_507                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_507|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_520|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_520                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_520|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_523|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_523                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_523|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_52|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_52                                                        ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_52|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_535|                                                                                            ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_535                                                       ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_535|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_55|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_55                                                        ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_55|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_58|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_58                                                        ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_58|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_61|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_61                                                        ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_61|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_64|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_64                                                        ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_64|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_67|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_67                                                        ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_67|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_6|                                                                                              ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_6                                                         ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_6|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1   ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_70|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_70                                                        ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_70|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_83|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_83                                                        ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_83|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_86|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_86                                                        ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_86|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_99|                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_99                                                        ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_99|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ; sld_sbpmg                                               ; work         ;
;                         |sld_mbpmg:mbpm_9|                                                                                              ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_9                                                         ; sld_mbpmg                                               ; work         ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_61q:auto_generated|sld_reserved_JuliaSetVisualizer_auto_signaltap_0_1_bf6d:mgl_prim1|sld_mbpmg:mbpm_9|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1   ; sld_sbpmg                                               ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 11 (1)      ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                                                                            ; sld_ela_trigger_flow_mgr                                ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                    ; lpm_shiftreg                                            ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 216 (9)     ; 192 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (9)       ; 9 (0)             ; 192 (0)          ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                                                                                     ; sld_offload_buffer_mgr                                  ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 10 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 8 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                                                                           ; lpm_counter                                             ; work         ;
;                   |cntr_psh:auto_generated|                                                                                             ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_psh:auto_generated                                                                                                                   ; cntr_psh                                                ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 7 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                                                                                    ; lpm_counter                                             ; work         ;
;                   |cntr_8hi:auto_generated|                                                                                             ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_8hi:auto_generated                                                                                                                                            ; cntr_8hi                                                ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 6 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 4 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                                                                          ; lpm_counter                                             ; work         ;
;                   |cntr_4rh:auto_generated|                                                                                             ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_4rh:auto_generated                                                                                                                                  ; cntr_4rh                                                ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                                                                             ; lpm_counter                                             ; work         ;
;                   |cntr_odi:auto_generated|                                                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_odi:auto_generated                                                                                                                                     ; cntr_odi                                                ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                                                                                    ; lpm_shiftreg                                            ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 151 (151)   ; 142 (142)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 142 (142)        ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                                                                                     ; lpm_shiftreg                                            ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                                                                                  ; lpm_shiftreg                                            ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 30 (30)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 8 (8)            ; 0          ; |visualizer_top|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                                                                                ; sld_rom_sr                                              ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                      ;
+-----------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+-----------------+----------+---------------+---------------+-----------------------+----------+----------+
; SW[0]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[1]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[2]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[3]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[4]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[5]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[6]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[7]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[8]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW[9]           ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[0]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[1]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[2]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[3]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[4]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[5]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[6]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[7]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[8]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR[9]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[0]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[1]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[2]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[3]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[4]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[5]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[6]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[7]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[0]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[1]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[2]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[3]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[4]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[5]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[6]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[7]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[0]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[1]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[2]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[3]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[4]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[5]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[6]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[7]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[0]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[1]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[2]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[3]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[4]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[5]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[6]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[7]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[0]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[1]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[2]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[3]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[4]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[5]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[6]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[7]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[0]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[1]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[2]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[3]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[4]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[5]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[6]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[7]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CLK        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CKE        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_ADDR[0]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[1]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[2]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[3]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[4]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[5]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[6]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[7]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[8]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[9]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[10]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[11]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[0]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_BA[1]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_LDQM       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_UDQM       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CS_N       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_WE_N       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CAS_N      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_RAS_N      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; VGA_HS          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_VS          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[0]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[1]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[2]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[3]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[0]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[1]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[2]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[3]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[0]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[1]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[2]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[3]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ARDUINO_IO[0]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; ARDUINO_IO[1]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; ARDUINO_IO[2]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; ARDUINO_IO[3]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; ARDUINO_IO[4]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; ARDUINO_IO[5]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; ARDUINO_IO[14]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; ARDUINO_IO[15]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[0]      ; Bidir    ; --            ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[1]      ; Bidir    ; --            ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[2]      ; Bidir    ; --            ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[3]      ; Bidir    ; --            ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[4]      ; Bidir    ; --            ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[5]      ; Bidir    ; --            ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[6]      ; Bidir    ; --            ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[7]      ; Bidir    ; --            ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[8]      ; Bidir    ; --            ; --            ; --                    ; --       ; (0) 0 ps ;
; DRAM_DQ[9]      ; Bidir    ; --            ; --            ; --                    ; --       ; (0) 0 ps ;
; DRAM_DQ[10]     ; Bidir    ; --            ; --            ; --                    ; --       ; (0) 0 ps ;
; DRAM_DQ[11]     ; Bidir    ; --            ; --            ; --                    ; --       ; (0) 0 ps ;
; DRAM_DQ[12]     ; Bidir    ; --            ; --            ; --                    ; --       ; (0) 0 ps ;
; DRAM_DQ[13]     ; Bidir    ; --            ; --            ; --                    ; --       ; (0) 0 ps ;
; DRAM_DQ[14]     ; Bidir    ; --            ; --            ; --                    ; --       ; (0) 0 ps ;
; DRAM_DQ[15]     ; Bidir    ; --            ; --            ; --                    ; --       ; (0) 0 ps ;
; ARDUINO_IO[6]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; ARDUINO_IO[7]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; ARDUINO_IO[8]   ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; ARDUINO_IO[9]   ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --       ; --       ;
; ARDUINO_IO[10]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; ARDUINO_IO[11]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; ARDUINO_IO[12]  ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --       ; --       ;
; ARDUINO_IO[13]  ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; ARDUINO_RESET_N ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; MAX10_CLK1_50   ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --       ; --       ;
; KEY[0]          ; Input    ; (6) 868 ps    ; --            ; --                    ; --       ; --       ;
; KEY[1]          ; Input    ; (6) 868 ps    ; --            ; --                    ; --       ; --       ;
+-----------------+----------+---------------+---------------+-----------------------+----------+----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                  ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; SW[0]                                                                                                                                                ;                   ;         ;
; SW[1]                                                                                                                                                ;                   ;         ;
; SW[2]                                                                                                                                                ;                   ;         ;
; SW[3]                                                                                                                                                ;                   ;         ;
; SW[4]                                                                                                                                                ;                   ;         ;
; SW[5]                                                                                                                                                ;                   ;         ;
; SW[6]                                                                                                                                                ;                   ;         ;
; SW[7]                                                                                                                                                ;                   ;         ;
; SW[8]                                                                                                                                                ;                   ;         ;
; SW[9]                                                                                                                                                ;                   ;         ;
; ARDUINO_IO[0]                                                                                                                                        ;                   ;         ;
; ARDUINO_IO[1]                                                                                                                                        ;                   ;         ;
; ARDUINO_IO[2]                                                                                                                                        ;                   ;         ;
; ARDUINO_IO[3]                                                                                                                                        ;                   ;         ;
; ARDUINO_IO[4]                                                                                                                                        ;                   ;         ;
; ARDUINO_IO[5]                                                                                                                                        ;                   ;         ;
; ARDUINO_IO[14]                                                                                                                                       ;                   ;         ;
; ARDUINO_IO[15]                                                                                                                                       ;                   ;         ;
; DRAM_DQ[0]                                                                                                                                           ;                   ;         ;
; DRAM_DQ[1]                                                                                                                                           ;                   ;         ;
; DRAM_DQ[2]                                                                                                                                           ;                   ;         ;
; DRAM_DQ[3]                                                                                                                                           ;                   ;         ;
; DRAM_DQ[4]                                                                                                                                           ;                   ;         ;
; DRAM_DQ[5]                                                                                                                                           ;                   ;         ;
; DRAM_DQ[6]                                                                                                                                           ;                   ;         ;
; DRAM_DQ[7]                                                                                                                                           ;                   ;         ;
; DRAM_DQ[8]                                                                                                                                           ;                   ;         ;
; DRAM_DQ[9]                                                                                                                                           ;                   ;         ;
; DRAM_DQ[10]                                                                                                                                          ;                   ;         ;
; DRAM_DQ[11]                                                                                                                                          ;                   ;         ;
; DRAM_DQ[12]                                                                                                                                          ;                   ;         ;
; DRAM_DQ[13]                                                                                                                                          ;                   ;         ;
; DRAM_DQ[14]                                                                                                                                          ;                   ;         ;
; DRAM_DQ[15]                                                                                                                                          ;                   ;         ;
; ARDUINO_IO[6]                                                                                                                                        ;                   ;         ;
; ARDUINO_IO[7]                                                                                                                                        ;                   ;         ;
; ARDUINO_IO[8]                                                                                                                                        ;                   ;         ;
; ARDUINO_IO[9]                                                                                                                                        ;                   ;         ;
;      - jsv:main|jsv_usb_gpx:usb_irq|read_mux_out~3                                                                                                   ; 0                 ; 6       ;
; ARDUINO_IO[10]                                                                                                                                       ;                   ;         ;
; ARDUINO_IO[11]                                                                                                                                       ;                   ;         ;
; ARDUINO_IO[12]                                                                                                                                       ;                   ;         ;
;      - jsv:main|jsv_spi_0:spi_0|MISO_reg~0                                                                                                           ; 1                 ; 6       ;
; ARDUINO_IO[13]                                                                                                                                       ;                   ;         ;
; ARDUINO_RESET_N                                                                                                                                      ;                   ;         ;
; MAX10_CLK1_50                                                                                                                                        ;                   ;         ;
;      - jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|enable_drclk_neg_reg                ; 0                 ; 0       ;
;      - jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|enable_arclk_neg_pos_reg            ; 0                 ; 0       ;
;      - jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|enable_arclk_neg_reg                ; 0                 ; 0       ;
;      - jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_arclk~0                       ; 0                 ; 0       ;
;      - jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|enable_drclk_neg_pos_reg            ; 0                 ; 0       ;
;      - jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|enable_drclk_neg_pos_write_reg      ; 0                 ; 0       ;
;      - jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_drclk~0                       ; 1                 ; 0       ;
; KEY[0]                                                                                                                                               ;                   ;         ;
;      - jsv_sdram:sdram|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out     ; 0                 ; 6       ;
;      - ISM:state_machine|state[0]~1                                                                                                                  ; 0                 ; 6       ;
;      - ISM:state_machine|state[1]~3                                                                                                                  ; 0                 ; 6       ;
;      - jsv_sdram:sdram|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]      ; 0                 ; 6       ;
;      - jsv_sdram:sdram|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]      ; 0                 ; 6       ;
;      - jsv_sdram:sdram|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; 0                 ; 6       ;
;      - jsv:main|jsv_key:key|read_mux_out[0]                                                                                                          ; 0                 ; 6       ;
;      - jsv_sdram:sdram|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; 0                 ; 6       ;
;      - jsv_sdram:sdram|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]  ; 0                 ; 6       ;
;      - jsv:main|altera_reset_controller:rst_controller|merged_reset~0                                                                                ; 0                 ; 6       ;
;      - fractal_calc:calc|real_var~0                                                                                                                  ; 0                 ; 6       ;
;      - fractal_calc:calc|real_var[29]~12                                                                                                             ; 0                 ; 6       ;
;      - fractal_calc:calc|real_var~13                                                                                                                 ; 0                 ; 6       ;
;      - fractal_calc:calc|real_var~14                                                                                                                 ; 0                 ; 6       ;
;      - fractal_calc:calc|real_var~15                                                                                                                 ; 0                 ; 6       ;
;      - fractal_calc:calc|real_var~16                                                                                                                 ; 0                 ; 6       ;
;      - fractal_calc:calc|iteration_calc:iter_pixel|Add0~10                                                                                           ; 0                 ; 6       ;
;      - fractal_calc:calc|iteration_calc:iter_pixel|Add0~11                                                                                           ; 0                 ; 6       ;
;      - fractal_calc:calc|iteration_calc:iter_pixel|curr_state~0                                                                                      ; 0                 ; 6       ;
;      - fractal_calc:calc|iteration_calc:iter_pixel|curr_state~1                                                                                      ; 0                 ; 6       ;
;      - fractal_calc:calc|iteration_calc:iter_pixel|Add0~18                                                                                           ; 0                 ; 6       ;
;      - fractal_calc:calc|iteration_calc:iter_pixel|curr_state~2                                                                                      ; 0                 ; 6       ;
;      - fractal_calc:calc|iteration_calc:iter_pixel|Add0~19                                                                                           ; 0                 ; 6       ;
;      - fractal_calc:calc|real_var~17                                                                                                                 ; 0                 ; 6       ;
;      - fractal_calc:calc|real_var~18                                                                                                                 ; 0                 ; 6       ;
;      - fractal_calc:calc|real_var~19                                                                                                                 ; 0                 ; 6       ;
;      - fractal_calc:calc|real_var~20                                                                                                                 ; 0                 ; 6       ;
;      - fractal_calc:calc|real_var~21                                                                                                                 ; 0                 ; 6       ;
;      - fractal_calc:calc|real_var~22                                                                                                                 ; 0                 ; 6       ;
;      - fractal_calc:calc|real_var~23                                                                                                                 ; 0                 ; 6       ;
;      - fractal_calc:calc|real_var~24                                                                                                                 ; 0                 ; 6       ;
;      - fractal_calc:calc|real_var~25                                                                                                                 ; 0                 ; 6       ;
;      - fractal_calc:calc|real_var~26                                                                                                                 ; 0                 ; 6       ;
;      - fractal_calc:calc|real_var~27                                                                                                                 ; 0                 ; 6       ;
;      - fractal_calc:calc|real_var~28                                                                                                                 ; 0                 ; 6       ;
;      - fractal_calc:calc|real_var~29                                                                                                                 ; 0                 ; 6       ;
;      - fractal_calc:calc|real_var~30                                                                                                                 ; 0                 ; 6       ;
;      - fractal_calc:calc|real_var~31                                                                                                                 ; 0                 ; 6       ;
;      - fractal_calc:calc|real_var~32                                                                                                                 ; 0                 ; 6       ;
;      - fractal_calc:calc|real_var~33                                                                                                                 ; 0                 ; 6       ;
;      - fractal_calc:calc|real_var~34                                                                                                                 ; 0                 ; 6       ;
;      - fractal_calc:calc|real_var~35                                                                                                                 ; 0                 ; 6       ;
;      - fractal_calc:calc|real_var~36                                                                                                                 ; 0                 ; 6       ;
;      - fractal_calc:calc|real_var~37                                                                                                                 ; 0                 ; 6       ;
;      - fractal_calc:calc|real_var~38                                                                                                                 ; 0                 ; 6       ;
;      - fractal_calc:calc|real_var~39                                                                                                                 ; 0                 ; 6       ;
;      - fractal_calc:calc|real_var~40                                                                                                                 ; 0                 ; 6       ;
;      - fractal_calc:calc|real_var~41                                                                                                                 ; 0                 ; 6       ;
;      - fractal_calc:calc|real_var~42                                                                                                                 ; 0                 ; 6       ;
;      - fractal_calc:calc|real_var~43                                                                                                                 ; 0                 ; 6       ;
;      - fractal_calc:calc|imag_var~0                                                                                                                  ; 0                 ; 6       ;
;      - fractal_calc:calc|iteration_calc:iter_pixel|curr_state~3                                                                                      ; 0                 ; 6       ;
; KEY[1]                                                                                                                                               ;                   ;         ;
;      - jsv:main|jsv_key:key|read_mux_out[1]                                                                                                          ; 0                 ; 6       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                        ; Location               ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; KEY[0]                                                                                                                                                                                                                                                                                                                                                      ; PIN_B8                 ; 52      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; MAX10_CLK1_50                                                                                                                                                                                                                                                                                                                                               ; PIN_P11                ; 11      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; MAX10_CLK1_50                                                                                                                                                                                                                                                                                                                                               ; PIN_P11                ; 3049    ; Clock                      ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X43_Y40_N0        ; 1491    ; Clock                      ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                ; JTAG_X43_Y40_N0        ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fractal_calc:calc|real_var[29]~12                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X38_Y17_N4      ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_csr_controller:avmm_csr_controller|csr_sector_page_erase_addr_reg[20]~1                                                                                                                                                                                                                ; LCCOMB_X30_Y26_N20     ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_csr_controller:avmm_csr_controller|csr_wp_mode[0]~1                                                                                                                                                                                                                                    ; LCCOMB_X20_Y23_N16     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_csr_controller:avmm_csr_controller|reset_n_reg2                                                                                                                                                                                                                                        ; FF_X27_Y29_N23         ; 188     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|always9~0                                                                                                                                                                                                                                         ; LCCOMB_X26_Y30_N28     ; 2       ; Async. clear               ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|avmm_burstcount_reg[2]~2                                                                                                                                                                                                                          ; LCCOMB_X30_Y28_N10     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|data_count[0]~2                                                                                                                                                                                                                                   ; LCCOMB_X27_Y28_N18     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|erase_count[0]~0                                                                                                                                                                                                                                  ; LCCOMB_X26_Y31_N28     ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|erase_state~29                                                                                                                                                                                                                                    ; LCCOMB_X27_Y31_N4      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_ardin_align_backup_reg[1]~1                                                                                                                                                                                                                 ; LCCOMB_X27_Y28_N20     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|write_count[0]~6                                                                                                                                                                                                                                  ; LCCOMB_X27_Y30_N28     ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|write_state.WRITE_STATE_IDLE                                                                                                                                                                                                                      ; FF_X30_Y29_N31         ; 46      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|write_state.WRITE_STATE_WRITE                                                                                                                                                                                                                     ; FF_X30_Y29_N25         ; 41      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|write_state~24                                                                                                                                                                                                                                    ; LCCOMB_X30_Y29_N20     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|osc                                                                                                                                                                                                                                                         ; UNVM_X0_Y40_N40        ; 2       ; Clock                      ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; jsv:main|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                                                                                                              ; LCCOMB_X21_Y35_N12     ; 3       ; Async. clear               ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; jsv:main|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                                 ; FF_X30_Y27_N13         ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                  ; FF_X30_Y27_N5          ; 1383    ; Async. clear               ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; jsv:main|jsv_color:color|always0~1                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X26_Y18_N8      ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_hex_digits_pio:hex_digits_pio|always0~1                                                                                                                                                                                                                                                                                                        ; LCCOMB_X29_Y29_N2      ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_imag_val:imag_val|always0~1                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X17_Y25_N30     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_imag_val:real_val|always0~1                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X26_Y20_N26     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:jsv_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                            ; LCCOMB_X34_Y28_N6      ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:jsv_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                                      ; LCCOMB_X35_Y32_N22     ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:jsv_jtag_uart_0_alt_jtag_atlantic|wdata[1]~1                                                                                                                                                                                                                                                         ; LCCOMB_X35_Y29_N6      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:jsv_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                                    ; LCCOMB_X35_Y29_N24     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_jtag_uart_0:jtag_uart_0|fifo_rd~1                                                                                                                                                                                                                                                                                                              ; LCCOMB_X29_Y24_N20     ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                                                                                                                ; FF_X26_Y27_N19         ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_jtag_uart_0:jtag_uart_0|ien_AE~0                                                                                                                                                                                                                                                                                                               ; LCCOMB_X29_Y24_N26     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_r:the_jsv_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                                         ; LCCOMB_X29_Y27_N2      ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_w:the_jsv_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                         ; LCCOMB_X24_Y27_N8      ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_jtag_uart_0:jtag_uart_0|r_val~0                                                                                                                                                                                                                                                                                                                ; LCCOMB_X34_Y28_N12     ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                                                                                                                 ; FF_X29_Y24_N3          ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                                                                                                               ; LCCOMB_X29_Y27_N4      ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_keycode:keycode|always0~1                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X25_Y23_N30     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_leds_pio:leds_pio|always0~1                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X27_Y26_N20     ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:color_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                ; LCCOMB_X23_Y18_N24     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:hex_digits_pio_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                       ; LCCOMB_X24_Y24_N28     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:imag_val_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                             ; LCCOMB_X21_Y22_N24     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                           ; LCCOMB_X22_Y27_N22     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:key_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                  ; LCCOMB_X24_Y14_N14     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                              ; LCCOMB_X21_Y19_N8      ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_pio_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                             ; LCCOMB_X27_Y26_N0      ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                            ; LCCOMB_X18_Y24_N26     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_flash_0_csr_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                      ; LCCOMB_X17_Y23_N22     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_flash_0_data_agent_rsp_fifo|mem_used[1]~3                                                                                                                                                                                                                                     ; LCCOMB_X29_Y26_N14     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_1_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                     ; LCCOMB_X19_Y18_N20     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:real_val_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                             ; LCCOMB_X26_Y20_N14     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_0_spi_control_port_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                  ; LCCOMB_X24_Y19_N6      ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:state_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                ; LCCOMB_X21_Y15_N2      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                              ; LCCOMB_X29_Y17_N0      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_0_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                              ; LCCOMB_X21_Y26_N30     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:transition_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                           ; LCCOMB_X27_Y21_N30     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_gpx_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                              ; LCCOMB_X24_Y20_N10     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_irq_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                              ; LCCOMB_X23_Y16_N16     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:usb_rst_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                              ; LCCOMB_X25_Y16_N24     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:vga_interface_0_avalon_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                          ; LCCOMB_X31_Y20_N28     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:vga_interface_0_avalon_slave_0_agent|m0_read~0                                                                                                                                                                                                                                   ; LCCOMB_X32_Y20_N12     ; 4       ; Read enable                ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:vga_interface_0_avalon_slave_0_translator|av_write                                                                                                                                                                                                                          ; LCCOMB_X31_Y20_N4      ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                               ; LCCOMB_X32_Y20_N8      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_001|update_grant~1                                                                                                                                                                                                                                                   ; LCCOMB_X32_Y20_N18     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                               ; LCCOMB_X29_Y18_N16     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_002|update_grant~1                                                                                                                                                                                                                                                   ; LCCOMB_X29_Y17_N2      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                               ; LCCOMB_X19_Y19_N12     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_003|update_grant~1                                                                                                                                                                                                                                                   ; LCCOMB_X19_Y19_N30     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                               ; LCCOMB_X19_Y26_N30     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_004|update_grant~0                                                                                                                                                                                                                                                   ; LCCOMB_X29_Y26_N0      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]~2                                                                                                                                                                                                               ; LCCOMB_X17_Y20_N22     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_005|update_grant~1                                                                                                                                                                                                                                                   ; LCCOMB_X17_Y20_N10     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_006|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                               ; LCCOMB_X17_Y18_N18     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_006|update_grant~1                                                                                                                                                                                                                                                   ; LCCOMB_X17_Y18_N10     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_007|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                               ; LCCOMB_X21_Y20_N4      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_007|update_grant~1                                                                                                                                                                                                                                                   ; LCCOMB_X21_Y19_N14     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_008|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                               ; LCCOMB_X22_Y16_N2      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_008|update_grant~1                                                                                                                                                                                                                                                   ; LCCOMB_X22_Y16_N6      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_009|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                               ; LCCOMB_X23_Y20_N14     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_009|update_grant~1                                                                                                                                                                                                                                                   ; LCCOMB_X23_Y20_N10     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_010|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                               ; LCCOMB_X20_Y18_N20     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_010|update_grant~1                                                                                                                                                                                                                                                   ; LCCOMB_X24_Y18_N28     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_011|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                               ; LCCOMB_X25_Y24_N4      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_011|update_grant~1                                                                                                                                                                                                                                                   ; LCCOMB_X25_Y24_N10     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_012|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                               ; LCCOMB_X23_Y19_N20     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_012|update_grant~1                                                                                                                                                                                                                                                   ; LCCOMB_X23_Y19_N28     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_013|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                               ; LCCOMB_X17_Y24_N28     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_013|update_grant~1                                                                                                                                                                                                                                                   ; LCCOMB_X17_Y26_N26     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_014|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                               ; LCCOMB_X17_Y19_N20     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_014|update_grant~1                                                                                                                                                                                                                                                   ; LCCOMB_X19_Y18_N0      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_015|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                               ; LCCOMB_X26_Y21_N22     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_015|update_grant~1                                                                                                                                                                                                                                                   ; LCCOMB_X26_Y21_N20     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_016|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                               ; LCCOMB_X22_Y20_N4      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_016|update_grant~1                                                                                                                                                                                                                                                   ; LCCOMB_X22_Y20_N16     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_017|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                               ; LCCOMB_X27_Y20_N0      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_017|update_grant~1                                                                                                                                                                                                                                                   ; LCCOMB_X26_Y20_N0      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_018|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                               ; LCCOMB_X20_Y15_N8      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_018|update_grant~1                                                                                                                                                                                                                                                   ; LCCOMB_X20_Y15_N28     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_019|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                               ; LCCOMB_X15_Y22_N2      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_019|update_grant~1                                                                                                                                                                                                                                                   ; LCCOMB_X20_Y22_N2      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_020|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                               ; LCCOMB_X18_Y20_N18     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_020|src_data[39]                                                                                                                                                                                                                                                     ; LCCOMB_X24_Y17_N8      ; 23      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_020|update_grant~1                                                                                                                                                                                                                                                   ; LCCOMB_X21_Y18_N2      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                   ; LCCOMB_X22_Y19_N16     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux|update_grant~1                                                                                                                                                                                                                                                       ; LCCOMB_X22_Y23_N24     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|D_ctrl_mem8~1                                                                                                                                                                                                                                                                               ; LCCOMB_X10_Y19_N22     ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                                     ; FF_X22_Y26_N9          ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|E_alu_result~0                                                                                                                                                                                                                                                                              ; LCCOMB_X14_Y18_N4      ; 60      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                                  ; FF_X16_Y22_N31         ; 42      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                              ; FF_X18_Y22_N31         ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X18_Y22_N8      ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|R_ctrl_hi_imm16                                                                                                                                                                                                                                                                             ; FF_X12_Y21_N19         ; 18      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|R_ctrl_shift_rot                                                                                                                                                                                                                                                                            ; FF_X10_Y20_N1          ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|R_src1~27                                                                                                                                                                                                                                                                                   ; LCCOMB_X18_Y22_N14     ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|R_src2_hi~0                                                                                                                                                                                                                                                                                 ; LCCOMB_X11_Y19_N18     ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|W_ienable_reg_nxt~0                                                                                                                                                                                                                                                                         ; LCCOMB_X14_Y20_N14     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                                   ; LCCOMB_X4_Y26_N16      ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|W_valid                                                                                                                                                                                                                                                                                     ; FF_X18_Y22_N21         ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|av_ld_byte0_data[2]~0                                                                                                                                                                                                                                                                       ; LCCOMB_X15_Y21_N0      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                       ; LCCOMB_X15_Y21_N14     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|av_ld_rshift8~1                                                                                                                                                                                                                                                                             ; LCCOMB_X13_Y21_N26     ; 27      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_nios2_oci:the_jsv_nios2_gen2_0_cpu_nios2_oci|address[8]                                                                                                                                                                                                                ; FF_X18_Y21_N19         ; 37      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_nios2_oci:the_jsv_nios2_gen2_0_cpu_nios2_oci|jsv_nios2_gen2_0_cpu_debug_slave_wrapper:the_jsv_nios2_gen2_0_cpu_debug_slave_wrapper|jsv_nios2_gen2_0_cpu_debug_slave_sysclk:the_jsv_nios2_gen2_0_cpu_debug_slave_sysclk|jxuir                                           ; FF_X12_Y31_N9          ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_nios2_oci:the_jsv_nios2_gen2_0_cpu_nios2_oci|jsv_nios2_gen2_0_cpu_debug_slave_wrapper:the_jsv_nios2_gen2_0_cpu_debug_slave_wrapper|jsv_nios2_gen2_0_cpu_debug_slave_sysclk:the_jsv_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a                            ; LCCOMB_X13_Y31_N24     ; 5       ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_nios2_oci:the_jsv_nios2_gen2_0_cpu_nios2_oci|jsv_nios2_gen2_0_cpu_debug_slave_wrapper:the_jsv_nios2_gen2_0_cpu_debug_slave_wrapper|jsv_nios2_gen2_0_cpu_debug_slave_sysclk:the_jsv_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a~0                          ; LCCOMB_X12_Y31_N30     ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_nios2_oci:the_jsv_nios2_gen2_0_cpu_nios2_oci|jsv_nios2_gen2_0_cpu_debug_slave_wrapper:the_jsv_nios2_gen2_0_cpu_debug_slave_wrapper|jsv_nios2_gen2_0_cpu_debug_slave_sysclk:the_jsv_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_b                            ; LCCOMB_X12_Y31_N2      ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_nios2_oci:the_jsv_nios2_gen2_0_cpu_nios2_oci|jsv_nios2_gen2_0_cpu_debug_slave_wrapper:the_jsv_nios2_gen2_0_cpu_debug_slave_wrapper|jsv_nios2_gen2_0_cpu_debug_slave_sysclk:the_jsv_nios2_gen2_0_cpu_debug_slave_sysclk|update_jdo_strobe                               ; FF_X23_Y35_N5          ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_nios2_oci:the_jsv_nios2_gen2_0_cpu_nios2_oci|jsv_nios2_gen2_0_cpu_debug_slave_wrapper:the_jsv_nios2_gen2_0_cpu_debug_slave_wrapper|jsv_nios2_gen2_0_cpu_debug_slave_tck:the_jsv_nios2_gen2_0_cpu_debug_slave_tck|sr[33]~28                                             ; LCCOMB_X16_Y31_N0      ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_nios2_oci:the_jsv_nios2_gen2_0_cpu_nios2_oci|jsv_nios2_gen2_0_cpu_debug_slave_wrapper:the_jsv_nios2_gen2_0_cpu_debug_slave_wrapper|jsv_nios2_gen2_0_cpu_debug_slave_tck:the_jsv_nios2_gen2_0_cpu_debug_slave_tck|sr[36]~21                                             ; LCCOMB_X16_Y31_N4      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_nios2_oci:the_jsv_nios2_gen2_0_cpu_nios2_oci|jsv_nios2_gen2_0_cpu_debug_slave_wrapper:the_jsv_nios2_gen2_0_cpu_debug_slave_wrapper|jsv_nios2_gen2_0_cpu_debug_slave_tck:the_jsv_nios2_gen2_0_cpu_debug_slave_tck|sr[6]~13                                              ; LCCOMB_X23_Y35_N20     ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_nios2_oci:the_jsv_nios2_gen2_0_cpu_nios2_oci|jsv_nios2_gen2_0_cpu_debug_slave_wrapper:the_jsv_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:jsv_nios2_gen2_0_cpu_debug_slave_phy|virtual_state_sdr~0                                                     ; LCCOMB_X23_Y35_N30     ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_nios2_oci:the_jsv_nios2_gen2_0_cpu_nios2_oci|jsv_nios2_gen2_0_cpu_debug_slave_wrapper:the_jsv_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:jsv_nios2_gen2_0_cpu_debug_slave_phy|virtual_state_uir~0                                                     ; LCCOMB_X23_Y35_N26     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_nios2_oci:the_jsv_nios2_gen2_0_cpu_nios2_oci|jsv_nios2_gen2_0_cpu_nios2_avalon_reg:the_jsv_nios2_gen2_0_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                           ; LCCOMB_X12_Y27_N4      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_nios2_oci:the_jsv_nios2_gen2_0_cpu_nios2_oci|jsv_nios2_gen2_0_cpu_nios2_oci_break:the_jsv_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[26]~1                                                                                                                         ; LCCOMB_X12_Y31_N6      ; 61      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_nios2_oci:the_jsv_nios2_gen2_0_cpu_nios2_oci|jsv_nios2_gen2_0_cpu_nios2_ocimem:the_jsv_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[0]~10                                                                                                                                     ; LCCOMB_X12_Y31_N4      ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_nios2_oci:the_jsv_nios2_gen2_0_cpu_nios2_oci|jsv_nios2_gen2_0_cpu_nios2_ocimem:the_jsv_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[20]~14                                                                                                                                    ; LCCOMB_X12_Y31_N28     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_nios2_oci:the_jsv_nios2_gen2_0_cpu_nios2_oci|jsv_nios2_gen2_0_cpu_nios2_ocimem:the_jsv_nios2_gen2_0_cpu_nios2_ocimem|ociram_reset_req                                                                                                                                  ; LCCOMB_X11_Y25_N20     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_nios2_oci:the_jsv_nios2_gen2_0_cpu_nios2_oci|jsv_nios2_gen2_0_cpu_nios2_ocimem:the_jsv_nios2_gen2_0_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                                                    ; LCCOMB_X12_Y31_N24     ; 2       ; Read enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_onchip_memory2_1:onchip_memory2_1|wren~0                                                                                                                                                                                                                                                                                                       ; LCCOMB_X19_Y18_N12     ; 32      ; Read enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_spi_0:spi_0|always11~0                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X30_Y18_N24     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_spi_0:spi_0|always6~0                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X26_Y17_N4      ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_spi_0:spi_0|control_wr_strobe                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X24_Y17_N20     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_spi_0:spi_0|endofpacketvalue_wr_strobe                                                                                                                                                                                                                                                                                                         ; LCCOMB_X24_Y17_N28     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_spi_0:spi_0|rx_holding_reg[2]~0                                                                                                                                                                                                                                                                                                                ; LCCOMB_X30_Y18_N22     ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_spi_0:spi_0|shift_reg[1]~10                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X30_Y17_N2      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_spi_0:spi_0|slaveselect_wr_strobe~0                                                                                                                                                                                                                                                                                                            ; LCCOMB_X24_Y17_N10     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_spi_0:spi_0|write_tx_holding                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X30_Y17_N16     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_timer_0:timer_0|always0~0                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X16_Y28_N14     ; 64      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_timer_0:timer_0|always0~1                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X16_Y28_N20     ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_timer_0:timer_0|period_halfword_0_wr_strobe                                                                                                                                                                                                                                                                                                    ; LCCOMB_X17_Y25_N4      ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_timer_0:timer_0|period_halfword_1_wr_strobe                                                                                                                                                                                                                                                                                                    ; LCCOMB_X17_Y25_N22     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_timer_0:timer_0|period_halfword_2_wr_strobe                                                                                                                                                                                                                                                                                                    ; LCCOMB_X17_Y25_N16     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_timer_0:timer_0|period_halfword_3_wr_strobe                                                                                                                                                                                                                                                                                                    ; LCCOMB_X17_Y25_N6      ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_timer_0:timer_0|snap_strobe~1                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X17_Y25_N2      ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_timer_0:timer_0|stop_strobe~0                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X17_Y25_N8      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|jsv_transition:transition|always0~1                                                                                                                                                                                                                                                                                                                ; LCCOMB_X29_Y21_N8      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|vga_interface:vga_interface_0|green~0                                                                                                                                                                                                                                                                                                              ; LCCOMB_X29_Y14_N28     ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|vga_interface:vga_interface_0|vga_controller:vga_0|Equal0~2                                                                                                                                                                                                                                                                                        ; LCCOMB_X34_Y22_N30     ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv:main|vga_interface:vga_interface_0|vga_controller:vga_0|clkdiv                                                                                                                                                                                                                                                                                          ; FF_X43_Y1_N31          ; 34      ; Clock                      ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; jsv_sdram:sdram|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                               ; FF_X42_Y13_N9          ; 20      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; jsv_sdram:sdram|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                   ; FF_X43_Y13_N1          ; 154     ; Async. clear, Async. load  ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; jsv_sdram:sdram|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                   ; FF_X43_Y13_N1          ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|Selector93~1                                                                                                                                                                                                                                                                                            ; LCCOMB_X47_Y12_N16     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|active_dqm[0]~3                                                                                                                                                                                                                                                                                         ; LCCOMB_X51_Y12_N2      ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|jsv_sdram_bitmap_sdram_input_efifo_module:the_jsv_sdram_bitmap_sdram_input_efifo_module|entry_0[39]~2                                                                                                                                                                                                   ; LCCOMB_X45_Y12_N14     ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|jsv_sdram_bitmap_sdram_input_efifo_module:the_jsv_sdram_bitmap_sdram_input_efifo_module|entry_1[39]~2                                                                                                                                                                                                   ; LCCOMB_X45_Y12_N28     ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_addr[6]~1                                                                                                                                                                                                                                                                                             ; LCCOMB_X51_Y10_N14     ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_state.000010000                                                                                                                                                                                                                                                                                       ; FF_X45_Y10_N21         ; 46      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|m_state.001000000                                                                                                                                                                                                                                                                                       ; FF_X54_Y10_N25         ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X78_Y16_N5  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X78_Y16_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                        ; DDIOOECELL_X78_Y29_N5  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                        ; DDIOOECELL_X78_Y29_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                        ; DDIOOECELL_X78_Y31_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                        ; DDIOOECELL_X78_Y31_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                        ; DDIOOECELL_X78_Y31_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                        ; DDIOOECELL_X78_Y31_N5  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X78_Y3_N5   ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X78_Y3_N12  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X78_Y15_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X78_Y15_N5  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X78_Y16_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X78_Y17_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X78_Y23_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X78_Y30_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; jsv_sdram:sdram|jsv_sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:bitmap_sdram_s1_agent_rdata_fifo|read~0                                                                                                                                                                                                                                 ; LCCOMB_X42_Y12_N12     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv_sdram:sdram|jsv_sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:bitmap_sdram_s1_agent_rdata_fifo|write                                                                                                                                                                                                                                  ; LCCOMB_X42_Y12_N0      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv_sdram:sdram|jsv_sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:bitmap_sdram_s1_agent_rsp_fifo|mem_used[6]~2                                                                                                                                                                                                                            ; LCCOMB_X44_Y12_N14     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv_sdram:sdram|jsv_sdram_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                      ; LCCOMB_X43_Y12_N6      ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jsv_sdram:sdram|jsv_sdram_sdram_pll:sdram_pll|jsv_sdram_sdram_pll_altpll_vg92:sd1|wire_pll7_clk[0]                                                                                                                                                                                                                                                          ; PLL_1                  ; 191     ; Clock                      ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                    ; FF_X30_Y36_N5          ; 84      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                         ; LCCOMB_X27_Y37_N24     ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                           ; LCCOMB_X27_Y37_N30     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1            ; LCCOMB_X23_Y35_N6      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~8                            ; LCCOMB_X29_Y36_N14     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~11                           ; LCCOMB_X29_Y36_N26     ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][4]                              ; FF_X32_Y36_N7          ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][7]                              ; FF_X32_Y36_N1          ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~24                             ; LCCOMB_X24_Y36_N10     ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]~13              ; LCCOMB_X26_Y37_N8      ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]~14              ; LCCOMB_X23_Y35_N0      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~14                                ; LCCOMB_X30_Y36_N20     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~18                    ; LCCOMB_X29_Y36_N22     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~7                     ; LCCOMB_X29_Y36_N2      ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]~19      ; LCCOMB_X26_Y35_N4      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]~20 ; LCCOMB_X25_Y35_N16     ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]~23 ; LCCOMB_X25_Y35_N10     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]         ; FF_X30_Y36_N3          ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]        ; FF_X30_Y36_N23         ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]         ; FF_X30_Y35_N27         ; 56      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]         ; FF_X26_Y36_N13         ; 56      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state~0          ; LCCOMB_X26_Y36_N26     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                  ; LCCOMB_X30_Y36_N18     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                        ; FF_X30_Y36_N27         ; 44      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                      ; LCCOMB_X23_Y35_N8      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_3af:auto_generated|eq_node[0]~1                                                                                                                       ; LCCOMB_X45_Y34_N8      ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_3af:auto_generated|eq_node[1]~0                                                                                                                       ; LCCOMB_X45_Y34_N20     ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                     ; FF_X45_Y34_N29         ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                    ; LCCOMB_X45_Y34_N6      ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                     ; LCCOMB_X38_Y37_N20     ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                     ; LCCOMB_X38_Y37_N18     ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                       ; FF_X34_Y36_N25         ; 1207    ; Async. clear               ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[8]~1                                                                                                                                                                                               ; LCCOMB_X37_Y34_N16     ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                                                                                  ; LCCOMB_X47_Y33_N2      ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                   ; LCCOMB_X45_Y34_N2      ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                                                                                       ; LCCOMB_X39_Y37_N6      ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                             ; LCCOMB_X49_Y33_N0      ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_psh:auto_generated|counter_reg_bit[7]~0                                                         ; LCCOMB_X47_Y35_N30     ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_4rh:auto_generated|counter_reg_bit[3]~0                                                                        ; LCCOMB_X39_Y37_N12     ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_odi:auto_generated|counter_reg_bit[0]~0                                                                           ; LCCOMB_X41_Y37_N18     ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                   ; LCCOMB_X47_Y35_N6      ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]~8                                                                                                                                                                                                              ; LCCOMB_X36_Y37_N8      ; 4       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]~9                                                                                                                                                                                                              ; LCCOMB_X36_Y37_N16     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~5                                                                                                                                                                                                         ; LCCOMB_X36_Y37_N10     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                                                                           ; LCCOMB_X40_Y35_N16     ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[30]~34                                                                                                                                                                                                                          ; LCCOMB_X37_Y34_N2      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~1                                                                                                                                                                                                                      ; LCCOMB_X38_Y37_N22     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                               ; LCCOMB_X38_Y37_N10     ; 995     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                      ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; MAX10_CLK1_50                                                                                                                             ; PIN_P11            ; 3049    ; 19                                   ; Global Clock         ; GCLK16           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                              ; JTAG_X43_Y40_N0    ; 1491    ; 9                                    ; Global Clock         ; GCLK13           ; --                        ;
; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|always9~0                       ; LCCOMB_X26_Y30_N28 ; 2       ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|osc                                       ; UNVM_X0_Y40_N40    ; 2       ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; jsv:main|altera_reset_controller:rst_controller|merged_reset~0                                                                            ; LCCOMB_X21_Y35_N12 ; 3       ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; jsv:main|altera_reset_controller:rst_controller|r_sync_rst                                                                                ; FF_X30_Y27_N5      ; 1383    ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; jsv:main|vga_interface:vga_interface_0|vga_controller:vga_0|clkdiv                                                                        ; FF_X43_Y1_N31      ; 34      ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; jsv_sdram:sdram|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; FF_X43_Y13_N1      ; 154     ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; jsv_sdram:sdram|jsv_sdram_sdram_pll:sdram_pll|jsv_sdram_sdram_pll_altpll_vg92:sd1|wire_pll7_clk[0]                                        ; PLL_1              ; 191     ; 33                                   ; Global Clock         ; GCLK18           ; --                        ;
; jsv_sdram:sdram|jsv_sdram_sdram_pll:sdram_pll|jsv_sdram_sdram_pll_altpll_vg92:sd1|wire_pll7_clk[1]                                        ; PLL_1              ; 1       ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                     ; FF_X34_Y36_N25     ; 1207    ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                          ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------+---------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena ; 995     ;
+-------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                                       ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_r:the_jsv_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ALTSYNCRAM                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X33_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_w:the_jsv_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ALTSYNCRAM                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X33_Y28_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_nios2_oci:the_jsv_nios2_gen2_0_cpu_nios2_oci|jsv_nios2_gen2_0_cpu_nios2_ocimem:the_jsv_nios2_gen2_0_cpu_nios2_ocimem|jsv_nios2_gen2_0_cpu_ociram_sp_ram_module:jsv_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192   ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None ; M9K_X5_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_register_bank_a_module:jsv_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated|ALTSYNCRAM                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X5_Y21_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_register_bank_b_module:jsv_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated|ALTSYNCRAM                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None ; M9K_X5_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; jsv:main|jsv_onchip_memory2_1:onchip_memory2_1|altsyncram:the_altsyncram|altsyncram_hgc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                         ; M9K  ; Single Port      ; Single Clock ; 8192         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 262144 ; 8192                        ; 32                          ; --                          ; --                          ; 262144              ; 32   ; None ; M9K_X33_Y13_N0, M9K_X53_Y16_N0, M9K_X33_Y3_N0, M9K_X33_Y4_N0, M9K_X33_Y14_N0, M9K_X53_Y19_N0, M9K_X5_Y17_N0, M9K_X53_Y18_N0, M9K_X33_Y18_N0, M9K_X53_Y13_N0, M9K_X33_Y17_N0, M9K_X33_Y9_N0, M9K_X33_Y8_N0, M9K_X5_Y14_N0, M9K_X33_Y7_N0, M9K_X5_Y18_N0, M9K_X33_Y5_N0, M9K_X5_Y8_N0, M9K_X33_Y11_N0, M9K_X33_Y12_N0, M9K_X33_Y15_N0, M9K_X33_Y10_N0, M9K_X5_Y12_N0, M9K_X5_Y16_N0, M9K_X5_Y10_N0, M9K_X33_Y16_N0, M9K_X5_Y15_N0, M9K_X33_Y19_N0, M9K_X5_Y7_N0, M9K_X5_Y13_N0, M9K_X33_Y6_N0, M9K_X5_Y11_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; jsv:main|vga_interface:vga_interface_0|ocm:memory|altsyncram:altsyncram_component|altsyncram_7ip2:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                ; M9K  ; True Dual Port   ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768  ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None ; M9K_X33_Y20_N0, M9K_X33_Y23_N0, M9K_X33_Y21_N0, M9K_X33_Y22_N0                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qi14:auto_generated|ALTSYNCRAM                                                                                                                                                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 142          ; 128          ; 142          ; yes                    ; no                      ; yes                    ; no                      ; 18176  ; 128                         ; 142                         ; 128                         ; 142                         ; 18176               ; 4    ; None ; M9K_X53_Y38_N0, M9K_X53_Y35_N0, M9K_X53_Y37_N0, M9K_X53_Y33_N0                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 288               ;
; Simple Multipliers (18-bit)           ; 3           ; 1                   ; 144               ;
; Embedded Multiplier Blocks            ; 3           ; --                  ; 144               ;
; Embedded Multiplier 9-bit elements    ; 6           ; 2                   ; 288               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 3           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                              ;
+-------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                            ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; fractal_calc:calc|iteration_calc:iter_pixel|lpm_mult:Mult3|mult_krs:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    fractal_calc:calc|iteration_calc:iter_pixel|lpm_mult:Mult3|mult_krs:auto_generated|mac_mult3 ;                            ; DSPMULT_X28_Y16_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; fractal_calc:calc|iteration_calc:iter_pixel|lpm_mult:Mult3|mult_krs:auto_generated|w325w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    fractal_calc:calc|iteration_calc:iter_pixel|lpm_mult:Mult3|mult_krs:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y12_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; fractal_calc:calc|iteration_calc:iter_pixel|lpm_mult:Mult3|mult_krs:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    fractal_calc:calc|iteration_calc:iter_pixel|lpm_mult:Mult3|mult_krs:auto_generated|mac_mult5 ;                            ; DSPMULT_X28_Y11_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+-------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 11,268 / 148,641 ( 8 % ) ;
; C16 interconnects     ; 231 / 5,382 ( 4 % )      ;
; C4 interconnects      ; 5,524 / 106,704 ( 5 % )  ;
; Direct links          ; 1,885 / 148,641 ( 1 % )  ;
; Global clocks         ; 11 / 20 ( 55 % )         ;
; Local interconnects   ; 5,247 / 49,760 ( 11 % )  ;
; NSLEEPs               ; 0 / 500 ( 0 % )          ;
; R24 interconnects     ; 358 / 5,406 ( 7 % )      ;
; R4 interconnects      ; 7,574 / 147,764 ( 5 % )  ;
+-----------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.02) ; Number of LABs  (Total = 719) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 86                            ;
; 2                                           ; 23                            ;
; 3                                           ; 18                            ;
; 4                                           ; 12                            ;
; 5                                           ; 11                            ;
; 6                                           ; 10                            ;
; 7                                           ; 8                             ;
; 8                                           ; 5                             ;
; 9                                           ; 11                            ;
; 10                                          ; 13                            ;
; 11                                          ; 18                            ;
; 12                                          ; 17                            ;
; 13                                          ; 21                            ;
; 14                                          ; 33                            ;
; 15                                          ; 95                            ;
; 16                                          ; 338                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.82) ; Number of LABs  (Total = 719) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 404                           ;
; 1 Clock                            ; 449                           ;
; 1 Clock enable                     ; 261                           ;
; 1 Sync. clear                      ; 16                            ;
; 1 Sync. load                       ; 38                            ;
; 2 Async. clears                    ; 7                             ;
; 2 Clock enables                    ; 24                            ;
; 2 Clocks                           ; 112                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.53) ; Number of LABs  (Total = 719) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 41                            ;
; 2                                            ; 47                            ;
; 3                                            ; 10                            ;
; 4                                            ; 19                            ;
; 5                                            ; 9                             ;
; 6                                            ; 11                            ;
; 7                                            ; 2                             ;
; 8                                            ; 13                            ;
; 9                                            ; 9                             ;
; 10                                           ; 7                             ;
; 11                                           ; 7                             ;
; 12                                           ; 13                            ;
; 13                                           ; 7                             ;
; 14                                           ; 9                             ;
; 15                                           ; 26                            ;
; 16                                           ; 96                            ;
; 17                                           ; 13                            ;
; 18                                           ; 25                            ;
; 19                                           ; 21                            ;
; 20                                           ; 30                            ;
; 21                                           ; 26                            ;
; 22                                           ; 21                            ;
; 23                                           ; 33                            ;
; 24                                           ; 35                            ;
; 25                                           ; 25                            ;
; 26                                           ; 25                            ;
; 27                                           ; 27                            ;
; 28                                           ; 27                            ;
; 29                                           ; 19                            ;
; 30                                           ; 24                            ;
; 31                                           ; 13                            ;
; 32                                           ; 28                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.49) ; Number of LABs  (Total = 719) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 113                           ;
; 2                                               ; 61                            ;
; 3                                               ; 79                            ;
; 4                                               ; 60                            ;
; 5                                               ; 47                            ;
; 6                                               ; 54                            ;
; 7                                               ; 32                            ;
; 8                                               ; 45                            ;
; 9                                               ; 56                            ;
; 10                                              ; 32                            ;
; 11                                              ; 22                            ;
; 12                                              ; 20                            ;
; 13                                              ; 23                            ;
; 14                                              ; 19                            ;
; 15                                              ; 12                            ;
; 16                                              ; 29                            ;
; 17                                              ; 5                             ;
; 18                                              ; 2                             ;
; 19                                              ; 1                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 1                             ;
; 23                                              ; 0                             ;
; 24                                              ; 2                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 1                             ;
; 28                                              ; 0                             ;
; 29                                              ; 0                             ;
; 30                                              ; 1                             ;
; 31                                              ; 0                             ;
; 32                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 13.11) ; Number of LABs  (Total = 719) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 53                            ;
; 3                                            ; 51                            ;
; 4                                            ; 34                            ;
; 5                                            ; 19                            ;
; 6                                            ; 23                            ;
; 7                                            ; 38                            ;
; 8                                            ; 46                            ;
; 9                                            ; 37                            ;
; 10                                           ; 42                            ;
; 11                                           ; 26                            ;
; 12                                           ; 33                            ;
; 13                                           ; 20                            ;
; 14                                           ; 24                            ;
; 15                                           ; 18                            ;
; 16                                           ; 16                            ;
; 17                                           ; 26                            ;
; 18                                           ; 20                            ;
; 19                                           ; 18                            ;
; 20                                           ; 14                            ;
; 21                                           ; 20                            ;
; 22                                           ; 10                            ;
; 23                                           ; 14                            ;
; 24                                           ; 18                            ;
; 25                                           ; 13                            ;
; 26                                           ; 9                             ;
; 27                                           ; 12                            ;
; 28                                           ; 13                            ;
; 29                                           ; 13                            ;
; 30                                           ; 3                             ;
; 31                                           ; 6                             ;
; 32                                           ; 7                             ;
; 33                                           ; 5                             ;
; 34                                           ; 2                             ;
; 35                                           ; 6                             ;
; 36                                           ; 4                             ;
; 37                                           ; 1                             ;
; 38                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 14    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 16    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000002    ; IO_000003    ; IO_000001    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass          ; 34           ; 140          ; 140          ; 0            ; 0            ; 144       ; 140          ; 0            ; 0            ; 0            ; 0            ; 11           ; 127          ; 0            ; 0            ; 0            ; 0            ; 46           ; 127          ; 0            ; 46           ; 0            ; 0            ; 127          ; 0            ; 144       ; 144       ; 144       ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 110          ; 4            ; 4            ; 144          ; 144          ; 0         ; 4            ; 144          ; 144          ; 144          ; 144          ; 133          ; 17           ; 144          ; 144          ; 144          ; 144          ; 98           ; 17           ; 144          ; 98           ; 144          ; 144          ; 17           ; 144          ; 0         ; 0         ; 0         ; 144          ; 144          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; SW[0]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]               ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[0]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[1]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[2]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[3]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[4]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[5]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[6]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[7]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[8]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[9]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[0]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[1]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[2]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[3]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[4]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[5]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[6]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[7]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[0]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[1]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[2]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[3]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[4]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[5]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[6]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[7]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[0]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[1]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[2]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[3]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[4]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[5]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[6]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[7]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[0]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[1]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[2]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[3]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[4]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[5]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[6]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[7]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[0]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[1]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[2]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[3]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[4]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[5]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[6]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[7]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[0]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[1]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[2]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[3]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[4]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[5]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[6]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[7]             ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CLK            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]          ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_LDQM           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_UDQM           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE_N           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_HS              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_VS              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[0]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[1]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[2]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[3]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[0]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[1]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[2]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[3]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[0]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[1]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[2]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[3]            ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[0]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[1]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[2]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[3]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[4]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[5]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[14]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[15]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[6]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[7]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[8]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[9]       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[10]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[11]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[12]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_IO[13]      ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ARDUINO_RESET_N     ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MAX10_CLK1_50       ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                  ;
+---------------------+----------------------+-------------------+
; Source Clock(s)     ; Destination Clock(s) ; Delay Added in ns ;
+---------------------+----------------------+-------------------+
; MAX10_CLK1_50       ; MAX10_CLK1_50        ; 29.6              ;
; altera_reserved_tck ; altera_reserved_tck  ; 2.5               ;
+---------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                  ; Destination Register                                                                                                                                                                                                                       ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|read_state.READ_STATE_IDLE                                                             ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 1.099             ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|F_pc[18]                                                                                                                         ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 0.692             ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_flash_0_data_agent_rsp_fifo|mem_used[1]                                                                            ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 0.692             ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|F_pc[17]                                                                                                                         ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 0.692             ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|W_alu_result[19]                                                                                                                 ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 0.692             ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_004|saved_grant[1]                                                                                        ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 0.692             ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_004|saved_grant[0]                                                                                        ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 0.692             ;
; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|erase_state.ERASE_STATE_IDLE                                                           ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 0.692             ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|W_alu_result[3]                                                                                                                  ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 0.692             ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|W_alu_result[5]                                                                                                                  ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 0.692             ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|W_alu_result[6]                                                                                                                  ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 0.692             ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|W_alu_result[18]                                                                                                                 ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 0.692             ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|W_alu_result[17]                                                                                                                 ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 0.692             ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|F_pc[16]                                                                                                                         ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 0.692             ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|F_pc[15]                                                                                                                         ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 0.692             ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|W_alu_result[15]                                                                                                                 ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 0.692             ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|F_pc[14]                                                                                                                         ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 0.692             ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|W_alu_result[16]                                                                                                                 ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 0.692             ;
; jsv:main|jsv_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:jsv_jtag_uart_0_alt_jtag_atlantic|rst1                                                                                                    ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 0.692             ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|W_alu_result[10]                                                                                                                 ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 0.692             ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|F_pc[8]                                                                                                                          ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 0.692             ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|W_alu_result[11]                                                                                                                 ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 0.692             ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|F_pc[10]                                                                                                                         ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 0.692             ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|W_alu_result[12]                                                                                                                 ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 0.692             ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|F_pc[11]                                                                                                                         ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 0.692             ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|W_alu_result[13]                                                                                                                 ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 0.692             ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|W_alu_result[9]                                                                                                                  ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 0.692             ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|F_pc[7]                                                                                                                          ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 0.692             ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|W_alu_result[8]                                                                                                                  ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 0.692             ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|F_pc[12]                                                                                                                         ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 0.692             ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|W_alu_result[14]                                                                                                                 ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 0.692             ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|F_pc[6]                                                                                                                          ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 0.692             ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|F_pc[13]                                                                                                                         ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 0.692             ;
; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|write_state.WRITE_STATE_IDLE                                                           ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 0.692             ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator|read_accepted                                                        ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 0.692             ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator|read_accepted                                                               ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 0.692             ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|F_pc[5]                                                                                                                          ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 0.692             ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|W_alu_result[7]                                                                                                                  ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 0.692             ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|F_pc[2]                                                                                                                          ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 0.692             ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|W_alu_result[4]                                                                                                                  ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 0.692             ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|F_pc[1]                                                                                                                          ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 0.692             ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|W_alu_result[20]                                                                                                                 ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 0.692             ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|d_read                                                                                                                           ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 0.692             ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|d_write                                                                                                                          ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 0.692             ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|F_pc[4]                                                                                                                          ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 0.692             ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|F_pc[3]                                                                                                                          ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 0.692             ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator|write_accepted                                                              ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 0.692             ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|i_read                                                                                                                           ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 0.692             ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|F_pc[9]                                                                                                                          ; jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                     ; 0.692             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][109]                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qi14:auto_generated|ram_block1a109~porta_datain_reg0                ; 0.433             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][29]                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qi14:auto_generated|ram_block1a29~porta_datain_reg0                 ; 0.433             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][114]                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qi14:auto_generated|ram_block1a114~porta_datain_reg0                ; 0.433             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][113]                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qi14:auto_generated|ram_block1a113~porta_datain_reg0                ; 0.433             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][23]                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qi14:auto_generated|ram_block1a23~porta_datain_reg0                 ; 0.433             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][22]                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qi14:auto_generated|ram_block1a22~porta_datain_reg0                 ; 0.433             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][101]                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qi14:auto_generated|ram_block1a101~porta_datain_reg0                ; 0.408             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][100]                                                         ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qi14:auto_generated|ram_block1a100~porta_datain_reg0                ; 0.408             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][99]                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qi14:auto_generated|ram_block1a99~porta_datain_reg0                 ; 0.408             ;
; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_w:the_jsv_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[4] ; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_w:the_jsv_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~portb_address_reg0                            ; 0.393             ;
; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_w:the_jsv_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[3] ; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_w:the_jsv_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~portb_address_reg0                            ; 0.393             ;
; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_w:the_jsv_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[2] ; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_w:the_jsv_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~portb_address_reg0                            ; 0.393             ;
; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_w:the_jsv_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[1] ; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_w:the_jsv_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~portb_address_reg0                            ; 0.393             ;
; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_w:the_jsv_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[0] ; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_w:the_jsv_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~portb_address_reg0                            ; 0.393             ;
; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_w:the_jsv_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[5] ; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_w:the_jsv_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~portb_address_reg0                            ; 0.393             ;
; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_r:the_jsv_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[4] ; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_r:the_jsv_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~portb_address_reg0                            ; 0.393             ;
; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_r:the_jsv_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[3] ; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_r:the_jsv_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~portb_address_reg0                            ; 0.393             ;
; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_r:the_jsv_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[2] ; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_r:the_jsv_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~portb_address_reg0                            ; 0.393             ;
; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_r:the_jsv_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[1] ; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_r:the_jsv_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~portb_address_reg0                            ; 0.393             ;
; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_r:the_jsv_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[0] ; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_r:the_jsv_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~portb_address_reg0                            ; 0.393             ;
; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_r:the_jsv_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count|counter_reg_bit[5] ; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_r:the_jsv_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~portb_address_reg0                            ; 0.393             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][90]                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qi14:auto_generated|ram_block1a90~porta_datain_reg0                 ; 0.284             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][75]                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qi14:auto_generated|ram_block1a75~porta_datain_reg0                 ; 0.284             ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|R_dst_regnum[0]                                                                                                                  ; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_register_bank_a_module:jsv_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated|ram_block1a11~porta_address_reg0 ; 0.204             ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|R_dst_regnum[1]                                                                                                                  ; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_register_bank_a_module:jsv_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated|ram_block1a11~porta_address_reg0 ; 0.204             ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|R_dst_regnum[2]                                                                                                                  ; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_register_bank_a_module:jsv_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated|ram_block1a11~porta_address_reg0 ; 0.204             ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|R_dst_regnum[3]                                                                                                                  ; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_register_bank_a_module:jsv_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated|ram_block1a11~porta_address_reg0 ; 0.204             ;
; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|R_dst_regnum[4]                                                                                                                  ; jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_register_bank_a_module:jsv_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_s0c1:auto_generated|ram_block1a11~porta_address_reg0 ; 0.204             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][91]                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qi14:auto_generated|ram_block1a91~porta_datain_reg0                 ; 0.194             ;
; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_w:the_jsv_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[3]       ; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_w:the_jsv_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~porta_address_reg0                            ; 0.176             ;
; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_w:the_jsv_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[2]       ; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_w:the_jsv_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~porta_address_reg0                            ; 0.175             ;
; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_w:the_jsv_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[1]       ; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_w:the_jsv_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~porta_address_reg0                            ; 0.172             ;
; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_r:the_jsv_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[4]       ; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_r:the_jsv_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~porta_address_reg0                            ; 0.172             ;
; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_r:the_jsv_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[5]       ; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_r:the_jsv_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~porta_address_reg0                            ; 0.172             ;
; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_r:the_jsv_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[3]       ; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_r:the_jsv_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~porta_address_reg0                            ; 0.172             ;
; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_r:the_jsv_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[2]       ; jsv:main|jsv_jtag_uart_0:jtag_uart_0|jsv_jtag_uart_0_scfifo_r:the_jsv_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~porta_address_reg0                            ; 0.172             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][97]                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qi14:auto_generated|ram_block1a97~porta_datain_reg0                 ; 0.172             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][96]                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_qi14:auto_generated|ram_block1a96~porta_datain_reg0                 ; 0.172             ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_020|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                      ; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_020|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                ; 0.170             ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_009|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                      ; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_009|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                ; 0.170             ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_019|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                      ; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_019|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                ; 0.170             ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_016|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                      ; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_016|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                ; 0.170             ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_015|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                      ; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_015|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                ; 0.170             ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                      ; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                ; 0.170             ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_007|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                      ; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_007|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                ; 0.170             ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_017|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                      ; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_017|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                ; 0.167             ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_006|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                      ; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_006|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                ; 0.167             ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                      ; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                ; 0.167             ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_008|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                      ; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_008|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                ; 0.167             ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_010|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                      ; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_010|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                ; 0.167             ;
; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_014|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                      ; jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|jsv_mm_interconnect_0_cmd_mux:cmd_mux_014|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                ; 0.167             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 10M50DAF484C7G for design "JuliaSetVisualizer"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "jsv_sdram:sdram|jsv_sdram_sdram_pll:sdram_pll|jsv_sdram_sdram_pll_altpll_vg92:sd1|pll7" as MAX 10 PLL type File: /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/jsv_sdram/synthesis/submodules/jsv_sdram_sdram_pll.v Line: 151
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for jsv_sdram:sdram|jsv_sdram_sdram_pll:sdram_pll|jsv_sdram_sdram_pll_altpll_vg92:sd1|wire_pll7_clk[0] port File: /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/jsv_sdram/synthesis/submodules/jsv_sdram_sdram_pll.v Line: 151
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of -18 degrees (-1000 ps) for jsv_sdram:sdram|jsv_sdram_sdram_pll:sdram_pll|jsv_sdram_sdram_pll_altpll_vg92:sd1|wire_pll7_clk[1] port File: /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/jsv_sdram/synthesis/submodules/jsv_sdram_sdram_pll.v Line: 151
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484I7G is compatible
    Info (176445): Device 10M08DAF484I7P is compatible
    Info (176445): Device 10M16DAF484A7G is compatible
    Info (176445): Device 10M16DAF484C7G is compatible
    Info (176445): Device 10M16DAF484I7G is compatible
    Info (176445): Device 10M16DAF484I7P is compatible
    Info (176445): Device 10M25DAF484A7G is compatible
    Info (176445): Device 10M25DAF484C7G is compatible
    Info (176445): Device 10M25DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7P is compatible
    Info (176445): Device 10M40DAF484C7G is compatible
    Info (176445): Device 10M40DAF484I7G is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'jsv/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'jsv/synthesis/submodules/altera_onchip_flash.sdc'
Info (332104): Reading SDC File: 'jsv/synthesis/submodules/jsv_nios2_gen2_0_cpu.sdc'
Info (332104): Reading SDC File: 'jsv_sdram/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'jsv_sdram/synthesis/submodules/altera_avalon_st_handshake_clock_crosser.sdc'
Info (332104): Reading SDC File: 'jsv.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 181.818 -name {main|onchip_flash_0|altera_onchip_flash_block|ufm_block|osc} {main|onchip_flash_0|altera_onchip_flash_block|ufm_block|osc}
    Info (332110): create_generated_clock -source {sdram|sdram_pll|sd1|pll7|inclk[0]} -duty_cycle 50.00 -name {sdram|sdram_pll|sd1|pll7|clk[0]} {sdram|sdram_pll|sd1|pll7|clk[0]}
    Info (332110): create_generated_clock -source {sdram|sdram_pll|sd1|pll7|inclk[0]} -phase -18.00 -duty_cycle 50.00 -name {sdram|sdram_pll|sd1|pll7|clk[1]} {sdram|sdram_pll|sd1|pll7|clk[1]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: jsv:main|vga_interface:vga_interface_0|vga_controller:vga_0|clkdiv was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register jsv:main|vga_interface:vga_interface_0|vga_controller:vga_0|hc[0] is being clocked by jsv:main|vga_interface:vga_interface_0|vga_controller:vga_0|clkdiv
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: altera_internal_jtag  from: tck  to: tckutap
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: sdram|sdram_pll|sd1|pll7|clk[0] with master clock period: 25.000 found on PLL node: sdram|sdram_pll|sd1|pll7|clk[0] does not match the master clock period requirement: 20.000
    Warning (332056): Clock: sdram|sdram_pll|sd1|pll7|clk[1] with master clock period: 25.000 found on PLL node: sdram|sdram_pll|sd1|pll7|clk[1] does not match the master clock period requirement: 20.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 6 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   25.000 clk_dram_ext
    Info (332111):  181.818 main|onchip_flash_0|altera_onchip_flash_block|ufm_block|osc
    Info (332111):   25.000 MAX10_CLK1_50
    Info (332111):   25.000 sdram|sdram_pll|sd1|pll7|clk[0]
    Info (332111):   25.000 sdram|sdram_pll|sd1|pll7|clk[1]
Info (176353): Automatically promoted node jsv_sdram:sdram|jsv_sdram_sdram_pll:sdram_pll|jsv_sdram_sdram_pll_altpll_vg92:sd1|wire_pll7_clk[0] (placed in counter C0 of PLL_1) File: /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/jsv_sdram/synthesis/submodules/jsv_sdram_sdram_pll.v Line: 193
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node jsv_sdram:sdram|jsv_sdram_sdram_pll:sdram_pll|jsv_sdram_sdram_pll_altpll_vg92:sd1|wire_pll7_clk[1] (placed in counter C1 of PLL_1) File: /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/jsv_sdram/synthesis/submodules/jsv_sdram_sdram_pll.v Line: 193
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node MAX10_CLK1_50~input (placed in PIN P11 (CLK7p, DIFFIO_TX_RX_B20p, DIFFOUT_B20p, High_Speed)) File: /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/visualizer_top.sv Line: 4
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G16
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|enable_drclk_neg_reg File: /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/jsv/synthesis/submodules/altera_onchip_flash_avmm_data_controller.v Line: 214
        Info (176357): Destination node jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|enable_arclk_neg_pos_reg File: /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/jsv/synthesis/submodules/altera_onchip_flash_avmm_data_controller.v Line: 213
        Info (176357): Destination node jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|enable_arclk_neg_reg File: /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/jsv/synthesis/submodules/altera_onchip_flash_avmm_data_controller.v Line: 212
        Info (176357): Destination node jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_arclk~0 File: /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/jsv/synthesis/submodules/altera_onchip_flash_avmm_data_controller.v Line: 165
        Info (176357): Destination node jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|enable_drclk_neg_pos_reg File: /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/jsv/synthesis/submodules/altera_onchip_flash_avmm_data_controller.v Line: 215
        Info (176357): Destination node jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|enable_drclk_neg_pos_write_reg File: /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/jsv/synthesis/submodules/altera_onchip_flash_avmm_data_controller.v Line: 216
        Info (176357): Destination node jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_drclk~0 File: /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/jsv/synthesis/submodules/altera_onchip_flash_avmm_data_controller.v Line: 167
        Info (176357): Destination node jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_se_neg_reg File: /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/jsv/synthesis/submodules/altera_onchip_flash_avmm_data_controller.v Line: 459
        Info (176357): Destination node jsv:main|vga_interface:vga_interface_0|vga_controller:vga_0|clkdiv File: /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/jsv/synthesis/submodules/VGA_controller.sv Line: 60
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node jsv:main|vga_interface:vga_interface_0|vga_controller:vga_0|clkdiv  File: /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/jsv/synthesis/submodules/VGA_controller.sv Line: 60
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node jsv:main|vga_interface:vga_interface_0|vga_controller:vga_0|clkdiv~0 File: /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/jsv/synthesis/submodules/VGA_controller.sv Line: 60
Info (176353): Automatically promoted node jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|osc  File: /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/jsv/synthesis/submodules/rtl/altera_onchip_flash_block.v Line: 147
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node jsv:main|altera_reset_controller:rst_controller|r_sync_rst  File: /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/jsv/synthesis/submodules/altera_reset_controller.v Line: 288
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node jsv:main|jsv_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_flash_0_data_agent_rsp_fifo|write~0 File: /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/jsv/synthesis/submodules/altera_avalon_sc_fifo.v Line: 121
        Info (176357): Destination node jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|avmm_waitrequest~3 File: /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/jsv/synthesis/submodules/altera_onchip_flash_avmm_data_controller.v Line: 180
        Info (176357): Destination node jsv:main|altera_reset_controller:rst_controller|WideOr0~0 File: /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/jsv/synthesis/submodules/altera_reset_controller.v Line: 290
        Info (176357): Destination node jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|W_rf_wren File: /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/jsv/synthesis/submodules/jsv_nios2_gen2_0_cpu.v Line: 3451
        Info (176357): Destination node jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|always9~0
        Info (176357): Destination node jsv:main|jsv_nios2_gen2_0:nios2_gen2_0|jsv_nios2_gen2_0_cpu:cpu|jsv_nios2_gen2_0_cpu_nios2_oci:the_jsv_nios2_gen2_0_cpu_nios2_oci|jsv_nios2_gen2_0_cpu_nios2_oci_debug:the_jsv_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1 File: /home/ajinusnlch/intelFPGA/19.1/quartus/libraries/megafunctions/altera_std_synchronizer.v Line: 45
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all  File: /home/ajinusnlch/intelFPGA/19.1/quartus/libraries/megafunctions/sld_signaltap_impl.vhd Line: 882
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0 File: /home/ajinusnlch/intelFPGA/19.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 356
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0 File: /home/ajinusnlch/intelFPGA/19.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 638
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset File: /home/ajinusnlch/intelFPGA/19.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 638
Info (176353): Automatically promoted node jsv_sdram:sdram|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out  File: /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/jsv_sdram/synthesis/submodules/altera_reset_synchronizer.v Line: 62
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|active_dqm[0]~3 File: /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/jsv_sdram/synthesis/submodules/jsv_sdram_bitmap_sdram.v Line: 442
        Info (176357): Destination node jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|active_cs_n~0 File: /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/jsv_sdram/synthesis/submodules/jsv_sdram_bitmap_sdram.v Line: 212
        Info (176357): Destination node jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|i_refs[0] File: /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/jsv_sdram/synthesis/submodules/jsv_sdram_bitmap_sdram.v Line: 356
        Info (176357): Destination node jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|i_refs[2] File: /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/jsv_sdram/synthesis/submodules/jsv_sdram_bitmap_sdram.v Line: 356
        Info (176357): Destination node jsv_sdram:sdram|jsv_sdram_bitmap_sdram:bitmap_sdram|i_refs[1] File: /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/jsv_sdram/synthesis/submodules/jsv_sdram_bitmap_sdram.v Line: 356
Info (176353): Automatically promoted node jsv:main|altera_reset_controller:rst_controller|merged_reset~0  File: /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/jsv/synthesis/submodules/altera_reset_controller.v Line: 134
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node jsv:main|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|always9~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type Block RAM
    Extra Info (176218): Packed 42 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 26 register duplicates
Warning (15064): PLL "jsv_sdram:sdram|jsv_sdram_sdram_pll:sdram_pll|jsv_sdram_sdram_pll_altpll_vg92:sd1|pll7" output port clk[1] feeds output pin "DRAM_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/jsv_sdram/synthesis/submodules/jsv_sdram_sdram_pll.v Line: 151
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "ADC_CLK_10" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GSENSOR_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GSENSOR_INT[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GSENSOR_INT[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GSENSOR_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GSENSOR_SDI" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GSENSOR_SDO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "MAX10_CLK2_50" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:08
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:12
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 23% of the available device resources in the region that extends from location X11_Y22 to location X21_Y32
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:10
Info (11888): Total time spent on timing analysis during the Fitter is 7.43 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:10
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 17 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin ARDUINO_IO[0] has a permanently disabled output enable File: /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/visualizer_top.sv Line: 44
    Info (169065): Pin ARDUINO_IO[1] has a permanently disabled output enable File: /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/visualizer_top.sv Line: 44
    Info (169065): Pin ARDUINO_IO[2] has a permanently disabled output enable File: /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/visualizer_top.sv Line: 44
    Info (169065): Pin ARDUINO_IO[3] has a permanently disabled output enable File: /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/visualizer_top.sv Line: 44
    Info (169065): Pin ARDUINO_IO[4] has a permanently disabled output enable File: /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/visualizer_top.sv Line: 44
    Info (169065): Pin ARDUINO_IO[5] has a permanently disabled output enable File: /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/visualizer_top.sv Line: 44
    Info (169065): Pin ARDUINO_IO[14] has a permanently disabled output enable File: /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/visualizer_top.sv Line: 44
    Info (169065): Pin ARDUINO_IO[15] has a permanently disabled output enable File: /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/visualizer_top.sv Line: 44
    Info (169065): Pin ARDUINO_IO[6] has a permanently enabled output enable File: /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/visualizer_top.sv Line: 44
    Info (169065): Pin ARDUINO_IO[7] has a permanently enabled output enable File: /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/visualizer_top.sv Line: 44
    Info (169065): Pin ARDUINO_IO[8] has a permanently disabled output enable File: /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/visualizer_top.sv Line: 44
    Info (169065): Pin ARDUINO_IO[9] has a permanently disabled output enable File: /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/visualizer_top.sv Line: 44
    Info (169065): Pin ARDUINO_IO[10] has a permanently enabled output enable File: /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/visualizer_top.sv Line: 44
    Info (169065): Pin ARDUINO_IO[11] has a permanently enabled output enable File: /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/visualizer_top.sv Line: 44
    Info (169065): Pin ARDUINO_IO[12] has a permanently disabled output enable File: /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/visualizer_top.sv Line: 44
    Info (169065): Pin ARDUINO_IO[13] has a permanently enabled output enable File: /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/visualizer_top.sv Line: 44
    Info (169065): Pin ARDUINO_RESET_N has a permanently enabled output enable File: /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/visualizer_top.sv Line: 47
Info (144001): Generated suppressed messages file /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/output_files/JuliaSetVisualizer.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 57 warnings
    Info: Peak virtual memory: 1799 megabytes
    Info: Processing ended: Fri Dec  9 21:00:26 2022
    Info: Elapsed time: 00:00:53
    Info: Total CPU time (on all processors): 00:01:38


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/ajinusnlch/Documents/GitHub/JuliaSetVisualizer/output_files/JuliaSetVisualizer.fit.smsg.


