TimeQuest Timing Analyzer report for divgmx_ep4ce10e22c8n
Wed Dec 24 16:41:45 2025
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'U1|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Setup: 'U18|altpll_component|auto_generated|pll1|clk[2]'
 14. Slow 1200mV 85C Model Setup: 'U1|altpll_component|auto_generated|pll1|clk[2]'
 15. Slow 1200mV 85C Model Setup: 'U18|altpll_component|auto_generated|pll1|clk[0]'
 16. Slow 1200mV 85C Model Setup: 'a_i[0]'
 17. Slow 1200mV 85C Model Setup: 'CLK_50MHZ'
 18. Slow 1200mV 85C Model Setup: 'U1|altpll_component|auto_generated|pll1|clk[1]'
 19. Slow 1200mV 85C Model Hold: 'a_i[0]'
 20. Slow 1200mV 85C Model Hold: 'U18|altpll_component|auto_generated|pll1|clk[0]'
 21. Slow 1200mV 85C Model Hold: 'U1|altpll_component|auto_generated|pll1|clk[1]'
 22. Slow 1200mV 85C Model Hold: 'CLK_50MHZ'
 23. Slow 1200mV 85C Model Hold: 'U1|altpll_component|auto_generated|pll1|clk[2]'
 24. Slow 1200mV 85C Model Hold: 'U18|altpll_component|auto_generated|pll1|clk[2]'
 25. Slow 1200mV 85C Model Hold: 'U1|altpll_component|auto_generated|pll1|clk[0]'
 26. Slow 1200mV 85C Model Recovery: 'a_i[0]'
 27. Slow 1200mV 85C Model Recovery: 'CLK_50MHZ'
 28. Slow 1200mV 85C Model Recovery: 'U18|altpll_component|auto_generated|pll1|clk[0]'
 29. Slow 1200mV 85C Model Recovery: 'U18|altpll_component|auto_generated|pll1|clk[2]'
 30. Slow 1200mV 85C Model Removal: 'a_i[0]'
 31. Slow 1200mV 85C Model Removal: 'CLK_50MHZ'
 32. Slow 1200mV 85C Model Removal: 'U18|altpll_component|auto_generated|pll1|clk[2]'
 33. Slow 1200mV 85C Model Removal: 'U18|altpll_component|auto_generated|pll1|clk[0]'
 34. Slow 1200mV 85C Model Minimum Pulse Width: 'a_i[0]'
 35. Slow 1200mV 85C Model Minimum Pulse Width: 'U1|altpll_component|auto_generated|pll1|clk[1]'
 36. Slow 1200mV 85C Model Minimum Pulse Width: 'U18|altpll_component|auto_generated|pll1|clk[2]'
 37. Slow 1200mV 85C Model Minimum Pulse Width: 'U1|altpll_component|auto_generated|pll1|clk[2]'
 38. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK_50MHZ'
 39. Slow 1200mV 85C Model Minimum Pulse Width: 'U18|altpll_component|auto_generated|pll1|clk[0]'
 40. Slow 1200mV 85C Model Minimum Pulse Width: 'U1|altpll_component|auto_generated|pll1|clk[0]'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Output Enable Times
 46. Minimum Output Enable Times
 47. Output Disable Times
 48. Minimum Output Disable Times
 49. Slow 1200mV 85C Model Metastability Report
 50. Slow 1200mV 0C Model Fmax Summary
 51. Slow 1200mV 0C Model Setup Summary
 52. Slow 1200mV 0C Model Hold Summary
 53. Slow 1200mV 0C Model Recovery Summary
 54. Slow 1200mV 0C Model Removal Summary
 55. Slow 1200mV 0C Model Minimum Pulse Width Summary
 56. Slow 1200mV 0C Model Setup: 'U1|altpll_component|auto_generated|pll1|clk[0]'
 57. Slow 1200mV 0C Model Setup: 'U18|altpll_component|auto_generated|pll1|clk[2]'
 58. Slow 1200mV 0C Model Setup: 'U1|altpll_component|auto_generated|pll1|clk[2]'
 59. Slow 1200mV 0C Model Setup: 'U18|altpll_component|auto_generated|pll1|clk[0]'
 60. Slow 1200mV 0C Model Setup: 'a_i[0]'
 61. Slow 1200mV 0C Model Setup: 'CLK_50MHZ'
 62. Slow 1200mV 0C Model Setup: 'U1|altpll_component|auto_generated|pll1|clk[1]'
 63. Slow 1200mV 0C Model Hold: 'a_i[0]'
 64. Slow 1200mV 0C Model Hold: 'U18|altpll_component|auto_generated|pll1|clk[0]'
 65. Slow 1200mV 0C Model Hold: 'U1|altpll_component|auto_generated|pll1|clk[1]'
 66. Slow 1200mV 0C Model Hold: 'U1|altpll_component|auto_generated|pll1|clk[2]'
 67. Slow 1200mV 0C Model Hold: 'CLK_50MHZ'
 68. Slow 1200mV 0C Model Hold: 'U18|altpll_component|auto_generated|pll1|clk[2]'
 69. Slow 1200mV 0C Model Hold: 'U1|altpll_component|auto_generated|pll1|clk[0]'
 70. Slow 1200mV 0C Model Recovery: 'a_i[0]'
 71. Slow 1200mV 0C Model Recovery: 'CLK_50MHZ'
 72. Slow 1200mV 0C Model Recovery: 'U18|altpll_component|auto_generated|pll1|clk[0]'
 73. Slow 1200mV 0C Model Recovery: 'U18|altpll_component|auto_generated|pll1|clk[2]'
 74. Slow 1200mV 0C Model Removal: 'a_i[0]'
 75. Slow 1200mV 0C Model Removal: 'CLK_50MHZ'
 76. Slow 1200mV 0C Model Removal: 'U18|altpll_component|auto_generated|pll1|clk[2]'
 77. Slow 1200mV 0C Model Removal: 'U18|altpll_component|auto_generated|pll1|clk[0]'
 78. Slow 1200mV 0C Model Minimum Pulse Width: 'a_i[0]'
 79. Slow 1200mV 0C Model Minimum Pulse Width: 'U1|altpll_component|auto_generated|pll1|clk[1]'
 80. Slow 1200mV 0C Model Minimum Pulse Width: 'U18|altpll_component|auto_generated|pll1|clk[2]'
 81. Slow 1200mV 0C Model Minimum Pulse Width: 'U1|altpll_component|auto_generated|pll1|clk[2]'
 82. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK_50MHZ'
 83. Slow 1200mV 0C Model Minimum Pulse Width: 'U18|altpll_component|auto_generated|pll1|clk[0]'
 84. Slow 1200mV 0C Model Minimum Pulse Width: 'U1|altpll_component|auto_generated|pll1|clk[0]'
 85. Setup Times
 86. Hold Times
 87. Clock to Output Times
 88. Minimum Clock to Output Times
 89. Output Enable Times
 90. Minimum Output Enable Times
 91. Output Disable Times
 92. Minimum Output Disable Times
 93. Slow 1200mV 0C Model Metastability Report
 94. Fast 1200mV 0C Model Setup Summary
 95. Fast 1200mV 0C Model Hold Summary
 96. Fast 1200mV 0C Model Recovery Summary
 97. Fast 1200mV 0C Model Removal Summary
 98. Fast 1200mV 0C Model Minimum Pulse Width Summary
 99. Fast 1200mV 0C Model Setup: 'U1|altpll_component|auto_generated|pll1|clk[0]'
100. Fast 1200mV 0C Model Setup: 'U18|altpll_component|auto_generated|pll1|clk[2]'
101. Fast 1200mV 0C Model Setup: 'U1|altpll_component|auto_generated|pll1|clk[2]'
102. Fast 1200mV 0C Model Setup: 'U18|altpll_component|auto_generated|pll1|clk[0]'
103. Fast 1200mV 0C Model Setup: 'a_i[0]'
104. Fast 1200mV 0C Model Setup: 'CLK_50MHZ'
105. Fast 1200mV 0C Model Setup: 'U1|altpll_component|auto_generated|pll1|clk[1]'
106. Fast 1200mV 0C Model Hold: 'a_i[0]'
107. Fast 1200mV 0C Model Hold: 'U18|altpll_component|auto_generated|pll1|clk[0]'
108. Fast 1200mV 0C Model Hold: 'U1|altpll_component|auto_generated|pll1|clk[1]'
109. Fast 1200mV 0C Model Hold: 'CLK_50MHZ'
110. Fast 1200mV 0C Model Hold: 'U18|altpll_component|auto_generated|pll1|clk[2]'
111. Fast 1200mV 0C Model Hold: 'U1|altpll_component|auto_generated|pll1|clk[0]'
112. Fast 1200mV 0C Model Hold: 'U1|altpll_component|auto_generated|pll1|clk[2]'
113. Fast 1200mV 0C Model Recovery: 'a_i[0]'
114. Fast 1200mV 0C Model Recovery: 'CLK_50MHZ'
115. Fast 1200mV 0C Model Recovery: 'U18|altpll_component|auto_generated|pll1|clk[2]'
116. Fast 1200mV 0C Model Recovery: 'U18|altpll_component|auto_generated|pll1|clk[0]'
117. Fast 1200mV 0C Model Removal: 'a_i[0]'
118. Fast 1200mV 0C Model Removal: 'CLK_50MHZ'
119. Fast 1200mV 0C Model Removal: 'U18|altpll_component|auto_generated|pll1|clk[2]'
120. Fast 1200mV 0C Model Removal: 'U18|altpll_component|auto_generated|pll1|clk[0]'
121. Fast 1200mV 0C Model Minimum Pulse Width: 'a_i[0]'
122. Fast 1200mV 0C Model Minimum Pulse Width: 'U1|altpll_component|auto_generated|pll1|clk[1]'
123. Fast 1200mV 0C Model Minimum Pulse Width: 'U18|altpll_component|auto_generated|pll1|clk[2]'
124. Fast 1200mV 0C Model Minimum Pulse Width: 'U1|altpll_component|auto_generated|pll1|clk[2]'
125. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK_50MHZ'
126. Fast 1200mV 0C Model Minimum Pulse Width: 'U18|altpll_component|auto_generated|pll1|clk[0]'
127. Fast 1200mV 0C Model Minimum Pulse Width: 'U1|altpll_component|auto_generated|pll1|clk[0]'
128. Setup Times
129. Hold Times
130. Clock to Output Times
131. Minimum Clock to Output Times
132. Output Enable Times
133. Minimum Output Enable Times
134. Output Disable Times
135. Minimum Output Disable Times
136. Fast 1200mV 0C Model Metastability Report
137. Multicorner Timing Analysis Summary
138. Setup Times
139. Hold Times
140. Clock to Output Times
141. Minimum Clock to Output Times
142. Board Trace Model Assignments
143. Input Transition Times
144. Signal Integrity Metrics (Slow 1200mv 0c Model)
145. Signal Integrity Metrics (Slow 1200mv 85c Model)
146. Signal Integrity Metrics (Fast 1200mv 0c Model)
147. Setup Transfers
148. Hold Transfers
149. Recovery Transfers
150. Removal Transfers
151. Report TCCS
152. Report RSKM
153. Unconstrained Paths
154. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; divgmx_ep4ce10e22c8n                                              ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE10E22C8                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+---------------------------------------------------+-----------------------------------------------------+
; Clock Name                                      ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master    ; Source                                            ; Targets                                             ;
+-------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+---------------------------------------------------+-----------------------------------------------------+
; a_i[0]                                          ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                                   ; { a_i[0] }                                          ;
; CLK_50MHZ                                       ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                                   ; { CLK_50MHZ }                                       ;
; U1|altpll_component|auto_generated|pll1|clk[0]  ; Generated ; 39.682 ; 25.2 MHz   ; 0.000 ; 19.841 ; 50.00      ; 125       ; 63          ;       ;        ;           ;            ; false    ; CLK_50MHZ ; U1|altpll_component|auto_generated|pll1|inclk[0]  ; { U1|altpll_component|auto_generated|pll1|clk[0] }  ;
; U1|altpll_component|auto_generated|pll1|clk[1]  ; Generated ; 7.936  ; 126.01 MHz ; 0.000 ; 3.968  ; 50.00      ; 25        ; 63          ;       ;        ;           ;            ; false    ; CLK_50MHZ ; U1|altpll_component|auto_generated|pll1|inclk[0]  ; { U1|altpll_component|auto_generated|pll1|clk[1] }  ;
; U1|altpll_component|auto_generated|pll1|clk[2]  ; Generated ; 11.904 ; 84.01 MHz  ; 0.000 ; 5.952  ; 50.00      ; 25        ; 42          ;       ;        ;           ;            ; false    ; CLK_50MHZ ; U1|altpll_component|auto_generated|pll1|inclk[0]  ; { U1|altpll_component|auto_generated|pll1|clk[2] }  ;
; U18|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 25.000 ; 40.0 MHz   ; 0.000 ; 12.500 ; 50.00      ; 5         ; 4           ;       ;        ;           ;            ; false    ; CLK_50MHZ ; U18|altpll_component|auto_generated|pll1|inclk[0] ; { U18|altpll_component|auto_generated|pll1|clk[0] } ;
; U18|altpll_component|auto_generated|pll1|clk[2] ; Generated ; 8.928  ; 112.01 MHz ; 0.000 ; 4.464  ; 50.00      ; 25        ; 56          ;       ;        ;           ;            ; false    ; CLK_50MHZ ; U18|altpll_component|auto_generated|pll1|inclk[0] ; { U18|altpll_component|auto_generated|pll1|clk[2] } ;
+-------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+---------------------------------------------------+-----------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                    ;
+------------+-----------------+-------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                      ; Note ;
+------------+-----------------+-------------------------------------------------+------+
; 11.72 MHz  ; 11.72 MHz       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;      ;
; 24.47 MHz  ; 24.47 MHz       ; U18|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 89.37 MHz  ; 89.37 MHz       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;      ;
; 103.61 MHz ; 103.61 MHz      ; CLK_50MHZ                                       ;      ;
; 136.54 MHz ; 136.54 MHz      ; U18|altpll_component|auto_generated|pll1|clk[2] ;      ;
; 349.77 MHz ; 349.77 MHz      ; U1|altpll_component|auto_generated|pll1|clk[1]  ;      ;
+------------+-----------------+-------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                       ;
+-------------------------------------------------+---------+---------------+
; Clock                                           ; Slack   ; End Point TNS ;
+-------------------------------------------------+---------+---------------+
; U1|altpll_component|auto_generated|pll1|clk[0]  ; -45.660 ; -1270.363     ;
; U18|altpll_component|auto_generated|pll1|clk[2] ; -9.275  ; -721.027      ;
; U1|altpll_component|auto_generated|pll1|clk[2]  ; -9.000  ; -88.952       ;
; U18|altpll_component|auto_generated|pll1|clk[0] ; -7.936  ; -1400.549     ;
; a_i[0]                                          ; -3.095  ; -82.233       ;
; CLK_50MHZ                                       ; -0.905  ; -13.368       ;
; U1|altpll_component|auto_generated|pll1|clk[1]  ; 3.089   ; 0.000         ;
+-------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                       ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; a_i[0]                                          ; -3.089 ; -264.335      ;
; U18|altpll_component|auto_generated|pll1|clk[0] ; -0.228 ; -0.228        ;
; U1|altpll_component|auto_generated|pll1|clk[1]  ; -0.116 ; -0.227        ;
; CLK_50MHZ                                       ; 0.329  ; 0.000         ;
; U1|altpll_component|auto_generated|pll1|clk[2]  ; 0.403  ; 0.000         ;
; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.434  ; 0.000         ;
; U1|altpll_component|auto_generated|pll1|clk[0]  ; 0.452  ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                   ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; a_i[0]                                          ; -3.356 ; -129.870      ;
; CLK_50MHZ                                       ; -1.359 ; -86.502       ;
; U18|altpll_component|auto_generated|pll1|clk[0] ; 1.387  ; 0.000         ;
; U18|altpll_component|auto_generated|pll1|clk[2] ; 3.651  ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                    ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; a_i[0]                                          ; -2.982 ; -225.766      ;
; CLK_50MHZ                                       ; -0.366 ; -0.366        ;
; U18|altpll_component|auto_generated|pll1|clk[2] ; 2.103  ; 0.000         ;
; U18|altpll_component|auto_generated|pll1|clk[0] ; 17.090 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                        ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; a_i[0]                                          ; 0.088  ; 0.000         ;
; U1|altpll_component|auto_generated|pll1|clk[1]  ; 3.684  ; 0.000         ;
; U18|altpll_component|auto_generated|pll1|clk[2] ; 4.160  ; 0.000         ;
; U1|altpll_component|auto_generated|pll1|clk[2]  ; 5.649  ; 0.000         ;
; CLK_50MHZ                                       ; 9.681  ; 0.000         ;
; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.187 ; 0.000         ;
; U1|altpll_component|auto_generated|pll1|clk[0]  ; 19.532 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'U1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                        ;
+---------+--------------------------------------------------+----------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                        ; To Node                                      ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------+----------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; -45.660 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[7]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.407      ; 85.750     ;
; -45.610 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[24] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.414      ; 85.707     ;
; -45.349 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[10]  ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.411      ; 85.443     ;
; -45.230 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[9]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.406      ; 85.319     ;
; -45.142 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[8]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.407      ; 85.232     ;
; -44.830 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[6]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.406      ; 84.919     ;
; -44.682 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[5]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.406      ; 84.771     ;
; -44.652 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[0]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.407      ; 84.742     ;
; -44.530 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[4]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.406      ; 84.619     ;
; -44.520 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[3]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.126     ; 84.077     ;
; -44.347 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[1]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.407      ; 84.437     ;
; -44.229 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[25] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.414      ; 84.326     ;
; -44.204 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[2]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.407      ; 84.294     ;
; -43.548 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[7]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[1] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.356      ; 83.587     ;
; -43.498 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[24] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[1] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.363      ; 83.544     ;
; -43.487 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[23] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.414      ; 83.584     ;
; -43.237 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[10]  ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[1] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.360      ; 83.280     ;
; -43.118 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[9]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[1] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.355      ; 83.156     ;
; -43.030 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[8]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[1] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.356      ; 83.069     ;
; -42.718 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[6]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[1] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.355      ; 82.756     ;
; -42.570 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[5]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[1] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.355      ; 82.608     ;
; -42.540 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[0]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[1] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.356      ; 82.579     ;
; -42.418 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[4]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[1] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.355      ; 82.456     ;
; -42.408 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[3]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[1] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.177     ; 81.914     ;
; -42.235 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[1]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[1] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.356      ; 82.274     ;
; -42.117 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[25] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[1] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.363      ; 82.163     ;
; -42.092 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[2]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[1] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.356      ; 82.131     ;
; -41.375 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[23] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[1] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.363      ; 81.421     ;
; -40.940 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[22] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.414      ; 81.037     ;
; -39.175 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[7]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[2] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.403      ; 79.261     ;
; -39.125 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[24] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[2] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.410      ; 79.218     ;
; -39.047 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[21] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.414      ; 79.144     ;
; -38.864 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[10]  ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[2] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.407      ; 78.954     ;
; -38.828 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[22] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[1] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.363      ; 78.874     ;
; -38.745 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[9]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[2] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.402      ; 78.830     ;
; -38.657 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[8]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[2] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.403      ; 78.743     ;
; -38.345 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[6]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[2] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.402      ; 78.430     ;
; -38.197 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[5]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[2] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.402      ; 78.282     ;
; -38.167 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[0]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[2] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.403      ; 78.253     ;
; -38.045 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[4]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[2] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.402      ; 78.130     ;
; -38.035 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[3]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[2] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.130     ; 77.588     ;
; -37.862 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[1]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[2] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.403      ; 77.948     ;
; -37.744 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[25] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[2] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.410      ; 77.837     ;
; -37.719 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[2]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[2] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.403      ; 77.805     ;
; -37.002 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[23] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[2] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.410      ; 77.095     ;
; -36.935 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[21] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[1] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.363      ; 76.981     ;
; -36.639 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[20] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.414      ; 76.736     ;
; -35.461 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[7]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[3] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.446      ; 75.590     ;
; -35.411 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[24] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[3] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.453      ; 75.547     ;
; -35.150 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[10]  ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[3] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.450      ; 75.283     ;
; -35.031 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[9]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[3] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.445      ; 75.159     ;
; -34.943 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[8]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[3] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.446      ; 75.072     ;
; -34.631 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[6]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[3] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.445      ; 74.759     ;
; -34.527 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[20] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[1] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.363      ; 74.573     ;
; -34.483 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[5]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[3] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.445      ; 74.611     ;
; -34.455 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[22] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[2] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.410      ; 74.548     ;
; -34.453 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[0]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[3] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.446      ; 74.582     ;
; -34.331 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[4]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[3] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.445      ; 74.459     ;
; -34.321 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[3]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[3] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.087     ; 73.917     ;
; -34.153 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[19] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.414      ; 74.250     ;
; -34.148 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[1]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[3] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.446      ; 74.277     ;
; -34.030 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[25] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[3] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.453      ; 74.166     ;
; -34.005 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[2]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[3] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.446      ; 74.134     ;
; -33.288 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[23] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[3] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.453      ; 73.424     ;
; -32.562 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[21] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[2] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.410      ; 72.655     ;
; -32.041 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[19] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[1] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.363      ; 72.087     ;
; -31.883 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[7]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[4] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.409      ; 71.975     ;
; -31.833 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[24] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[4] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.416      ; 71.932     ;
; -31.572 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[10]  ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[4] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.413      ; 71.668     ;
; -31.476 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[18] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.414      ; 71.573     ;
; -31.453 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[9]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[4] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.408      ; 71.544     ;
; -31.365 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[8]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[4] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.409      ; 71.457     ;
; -31.053 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[6]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[4] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.408      ; 71.144     ;
; -30.905 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[5]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[4] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.408      ; 70.996     ;
; -30.875 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[0]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[4] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.409      ; 70.967     ;
; -30.753 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[4]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[4] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.408      ; 70.844     ;
; -30.743 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[3]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[4] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.124     ; 70.302     ;
; -30.741 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[22] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[3] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.453      ; 70.877     ;
; -30.570 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[1]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[4] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.409      ; 70.662     ;
; -30.452 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[25] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[4] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.416      ; 70.551     ;
; -30.427 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[2]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[4] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.409      ; 70.519     ;
; -30.154 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[20] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[2] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.410      ; 70.247     ;
; -29.710 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[23] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[4] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.416      ; 69.809     ;
; -29.364 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[18] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[1] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.363      ; 69.410     ;
; -28.848 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[21] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[3] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.453      ; 68.984     ;
; -28.141 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[17] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.414      ; 68.238     ;
; -27.985 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[7]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[5] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.446      ; 68.114     ;
; -27.935 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[24] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[5] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.453      ; 68.071     ;
; -27.674 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[10]  ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[5] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.450      ; 67.807     ;
; -27.668 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[19] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[2] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.410      ; 67.761     ;
; -27.555 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[9]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[5] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.445      ; 67.683     ;
; -27.467 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[8]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[5] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.446      ; 67.596     ;
; -27.163 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[22] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[4] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.416      ; 67.262     ;
; -27.155 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[6]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[5] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.445      ; 67.283     ;
; -27.007 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[5]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[5] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.445      ; 67.135     ;
; -26.977 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[0]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[5] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.446      ; 67.106     ;
; -26.855 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[4]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[5] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.445      ; 66.983     ;
; -26.845 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[3]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[5] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.087     ; 66.441     ;
; -26.672 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[1]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[5] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.446      ; 66.801     ;
; -26.554 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[25] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[5] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.453      ; 66.690     ;
+---------+--------------------------------------------------+----------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'U18|altpll_component|auto_generated|pll1|clk[2]'                                                                                                                                                                     ;
+--------+-----------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node                                                                                                       ; Launch Clock ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------------------------------------------+--------------+------------+------------+
; -9.275 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a21~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.443     ; 3.834      ;
; -9.131 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a21~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.266     ; 3.867      ;
; -9.082 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a21~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.266     ; 3.818      ;
; -9.054 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a3~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.472     ; 3.584      ;
; -9.004 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a17~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.469     ; 3.537      ;
; -8.949 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a21~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.442     ; 3.509      ;
; -8.938 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a4~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.430     ; 3.510      ;
; -8.916 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a20~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.429     ; 3.489      ;
; -8.877 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a18~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.429     ; 3.450      ;
; -8.874 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a17~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.292     ; 3.584      ;
; -8.874 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a17~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.292     ; 3.584      ;
; -8.873 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a17~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.285     ; 3.590      ;
; -8.873 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a12~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.276     ; 3.599      ;
; -8.873 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a12~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.276     ; 3.599      ;
; -8.872 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a12~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.269     ; 3.605      ;
; -8.861 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a15~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.264     ; 3.599      ;
; -8.861 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a15~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.264     ; 3.599      ;
; -8.860 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a15~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.257     ; 3.605      ;
; -8.855 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a9~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.284     ; 3.573      ;
; -8.849 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a21~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.266     ; 3.585      ;
; -8.847 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a21~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.259     ; 3.590      ;
; -8.836 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a13~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.274     ; 3.564      ;
; -8.836 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a13~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.274     ; 3.564      ;
; -8.835 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a13~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.267     ; 3.570      ;
; -8.825 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a17~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.292     ; 3.535      ;
; -8.825 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a17~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.292     ; 3.535      ;
; -8.824 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a17~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.285     ; 3.541      ;
; -8.818 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a21~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.266     ; 3.554      ;
; -8.816 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a21~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.259     ; 3.559      ;
; -8.790 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a20~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.252     ; 3.540      ;
; -8.790 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a20~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.252     ; 3.540      ;
; -8.789 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a20~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.245     ; 3.546      ;
; -8.754 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a18~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.252     ; 3.504      ;
; -8.754 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a18~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.252     ; 3.504      ;
; -8.753 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a18~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.245     ; 3.510      ;
; -8.741 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a20~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.252     ; 3.491      ;
; -8.741 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a20~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.252     ; 3.491      ;
; -8.740 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a20~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.245     ; 3.497      ;
; -8.728 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a3~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.471     ; 3.259      ;
; -8.705 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a18~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.252     ; 3.455      ;
; -8.705 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a18~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.252     ; 3.455      ;
; -8.704 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a18~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.245     ; 3.461      ;
; -8.701 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a12~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.276     ; 3.427      ;
; -8.701 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a12~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.276     ; 3.427      ;
; -8.700 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a12~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.269     ; 3.433      ;
; -8.689 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a15~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.264     ; 3.427      ;
; -8.689 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a15~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.264     ; 3.427      ;
; -8.688 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a3~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.295     ; 3.395      ;
; -8.688 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a15~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.257     ; 3.433      ;
; -8.683 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a9~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.284     ; 3.401      ;
; -8.682 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a4~porta_address_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.253     ; 3.431      ;
; -8.682 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a4~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.253     ; 3.431      ;
; -8.681 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a4~porta_datain_reg0   ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.246     ; 3.437      ;
; -8.678 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a17~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.468     ; 3.212      ;
; -8.664 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a13~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.274     ; 3.392      ;
; -8.664 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a13~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.274     ; 3.392      ;
; -8.663 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a13~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.267     ; 3.398      ;
; -8.647 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a3~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.295     ; 3.354      ;
; -8.644 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a9~porta_address_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.284     ; 3.362      ;
; -8.643 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a9~porta_datain_reg0   ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.277     ; 3.368      ;
; -8.641 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a4~porta_address_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.253     ; 3.390      ;
; -8.641 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a4~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.253     ; 3.390      ;
; -8.640 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a4~porta_datain_reg0   ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.246     ; 3.396      ;
; -8.620 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a23~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.467     ; 3.155      ;
; -8.612 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a4~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.429     ; 3.185      ;
; -8.594 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a3~porta_address_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.295     ; 3.301      ;
; -8.593 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a14~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.285     ; 3.310      ;
; -8.593 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a14~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.285     ; 3.310      ;
; -8.593 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a3~porta_datain_reg0   ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.288     ; 3.307      ;
; -8.592 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a14~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.278     ; 3.316      ;
; -8.590 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a8~porta_address_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.272     ; 3.320      ;
; -8.590 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a8~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.272     ; 3.320      ;
; -8.590 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a20~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.428     ; 3.164      ;
; -8.589 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a8~porta_datain_reg0   ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.265     ; 3.326      ;
; -8.572 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a9~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.461     ; 3.113      ;
; -8.553 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a3~porta_address_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.295     ; 3.260      ;
; -8.552 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a3~porta_datain_reg0   ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.288     ; 3.266      ;
; -8.551 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a18~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.428     ; 3.125      ;
; -8.549 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a6~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.453     ; 3.098      ;
; -8.544 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a11~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.277     ; 3.269      ;
; -8.544 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a12~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.453     ; 3.093      ;
; -8.532 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a11~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.277     ; 3.257      ;
; -8.531 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a11~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.270     ; 3.263      ;
; -8.529 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a16~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.436     ; 3.095      ;
; -8.529 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a0~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.431     ; 3.100      ;
; -8.528 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a5~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.449     ; 3.081      ;
; -8.521 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a10~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.277     ; 3.246      ;
; -8.516 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a1~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.437     ; 3.081      ;
; -8.506 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a13~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.451     ; 3.057      ;
; -8.483 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a15~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.441     ; 3.044      ;
; -8.481 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a7~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.430     ; 3.053      ;
; -8.476 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a2~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.434     ; 3.044      ;
; -8.476 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a23~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.290     ; 3.188      ;
; -8.474 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a19~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.450     ; 3.026      ;
; -8.472 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a9~porta_address_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.284     ; 3.190      ;
; -8.471 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a9~porta_datain_reg0   ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.277     ; 3.196      ;
; -8.427 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a23~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.290     ; 3.139      ;
; -8.421 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a14~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.285     ; 3.138      ;
; -8.421 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a14~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.285     ; 3.138      ;
; -8.420 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a14~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.278     ; 3.144      ;
+--------+-----------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'U1|altpll_component|auto_generated|pll1|clk[2]'                                                                                                                 ;
+--------+-------------------+----------------------+-------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node              ; Launch Clock                                    ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+----------------------+-------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; -9.000 ; escr_port_00[4]   ; st[0]                ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -6.330     ; 2.625      ;
; -8.987 ; escr_port_00[4]   ; st[1]                ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -6.330     ; 2.612      ;
; -8.929 ; escr_port_00[4]   ; sdr_wr               ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -6.368     ; 2.516      ;
; -8.722 ; escr_port_00[5]   ; sdr_wr               ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -6.367     ; 2.310      ;
; -8.350 ; escr_port_00[5]   ; st[0]                ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -6.329     ; 1.976      ;
; -8.337 ; escr_port_00[5]   ; st[1]                ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -6.329     ; 1.963      ;
; -7.925 ; escr_port_01[0]   ; sdram:U7|sdr_a[2]    ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -6.345     ; 1.535      ;
; -7.742 ; escr_port_01[2]   ; sdram:U7|sdr_a[4]    ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -6.179     ; 1.518      ;
; -7.689 ; escr_port_01[3]   ; sdram:U7|sdr_a[5]    ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -6.179     ; 1.465      ;
; -7.424 ; escr_port_01[7]   ; sdram:U7|sdr_a[9]    ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -6.186     ; 1.193      ;
; -7.419 ; escr_port_01[5]   ; sdram:U7|sdr_a[7]    ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -6.187     ; 1.187      ;
; -7.401 ; escr_port_01[4]   ; sdram:U7|sdr_a[6]    ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -6.185     ; 1.171      ;
; -7.185 ; escr_port_01[1]   ; sdram:U7|sdr_a[3]    ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -6.176     ; 0.964      ;
; -7.185 ; escr_port_01[6]   ; sdram:U7|sdr_a[8]    ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -6.176     ; 0.964      ;
; -1.663 ; a_i[14]           ; st[0]                ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.795     ; 3.725      ;
; -1.650 ; a_i[14]           ; st[1]                ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.795     ; 3.712      ;
; -1.592 ; a_i[14]           ; sdr_wr               ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.833     ; 3.616      ;
; -1.249 ; a_i[0]            ; sdram:U7|address[0]  ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -0.137     ; 1.328      ;
; -1.223 ; a_i[0]            ; sdram:U7|address[0]  ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.008        ; -0.137     ; 1.306      ;
; -1.084 ; a_i[15]           ; st[0]                ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.795     ; 3.146      ;
; -1.071 ; a_i[15]           ; st[1]                ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.795     ; 3.133      ;
; -1.013 ; a_i[15]           ; sdr_wr               ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.833     ; 3.037      ;
; -0.642 ; rfsh_n_i          ; st[1]                ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -1.269     ; 2.230      ;
; -0.637 ; rfsh_n_i          ; st[0]                ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -1.269     ; 2.225      ;
; -0.603 ; wr_n_i            ; st[0]                ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.795     ; 2.665      ;
; -0.590 ; wr_n_i            ; st[1]                ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.795     ; 2.652      ;
; -0.572 ; mreq_n_i          ; st[0]                ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.795     ; 2.634      ;
; -0.559 ; mreq_n_i          ; st[1]                ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.795     ; 2.621      ;
; -0.532 ; wr_n_i            ; sdr_wr               ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.833     ; 2.556      ;
; -0.361 ; rfsh_n_i          ; sdr_rfsh             ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -1.767     ; 1.451      ;
; -0.255 ; a_i[12]           ; sdram:U7|sdr_a[0]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.872     ; 2.240      ;
; -0.130 ; mreq_n_i          ; sdr_wr               ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.833     ; 2.154      ;
; -0.107 ; a_i[11]           ; sdram:U7|sdr_ba[1]   ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -1.349     ; 1.615      ;
; -0.094 ; a_i[7]            ; sdram:U7|address[7]  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.907     ; 2.044      ;
; 0.070  ; a_i[6]            ; sdram:U7|address[6]  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -1.342     ; 1.445      ;
; 0.254  ; a_i[9]            ; sdram:U7|address[9]  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.869     ; 1.734      ;
; 0.306  ; d_i[5]            ; sdram:U7|data[5]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.883     ; 1.668      ;
; 0.311  ; a_i[13]           ; sdram:U7|sdr_a[1]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.875     ; 1.671      ;
; 0.357  ; sdr_rd            ; sdram:U7|sdr_ba[1]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; -0.603     ; 4.993      ;
; 0.388  ; a_i[3]            ; sdram:U7|address[3]  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -1.353     ; 1.116      ;
; 0.415  ; a_i[5]            ; sdram:U7|address[5]  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -1.323     ; 1.119      ;
; 0.448  ; d_i[4]            ; sdram:U7|data[4]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.834     ; 1.575      ;
; 0.468  ; d_i[7]            ; sdram:U7|data[7]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.833     ; 1.556      ;
; 0.476  ; d_i[1]            ; sdram:U7|data[1]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.832     ; 1.549      ;
; 0.478  ; d_i[0]            ; sdram:U7|data[0]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.889     ; 1.490      ;
; 0.525  ; d_i[6]            ; sdram:U7|data[6]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.883     ; 1.449      ;
; 0.548  ; a_i[10]           ; sdram:U7|sdr_ba[0]   ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.830     ; 1.479      ;
; 0.596  ; sdr_wr            ; sdram:U7|sdr_ba[1]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; -0.603     ; 4.754      ;
; 0.601  ; d_i[2]            ; sdram:U7|data[2]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.891     ; 1.365      ;
; 0.650  ; sdram:U7|state[3] ; sdram:U7|data_reg[7] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; -0.047     ; 5.256      ;
; 0.656  ; sdram:U7|state[1] ; sdram:U7|data_reg[7] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; -0.047     ; 5.250      ;
; 0.677  ; d_i[3]            ; sdram:U7|data[3]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.903     ; 1.277      ;
; 0.779  ; a_i[2]            ; sdram:U7|address[2]  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.920     ; 1.158      ;
; 0.793  ; a_i[8]            ; sdram:U7|address[8]  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.920     ; 1.144      ;
; 0.795  ; a_i[4]            ; sdram:U7|address[4]  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.921     ; 1.141      ;
; 0.805  ; a_i[1]            ; sdram:U7|address[1]  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.920     ; 1.132      ;
; 0.868  ; sdram:U7|state[2] ; sdram:U7|data_reg[7] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; -0.047     ; 5.038      ;
; 0.892  ; sdr_rd            ; sdram:U7|sdr_ba[0]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; -0.110     ; 4.951      ;
; 0.978  ; sdram:U7|state[4] ; sdram:U7|data_reg[7] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; -0.047     ; 4.928      ;
; 1.131  ; sdr_wr            ; sdram:U7|sdr_ba[0]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; -0.110     ; 4.712      ;
; 1.314  ; sdram:U7|state[0] ; sdram:U7|data_reg[7] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; -0.047     ; 4.592      ;
; 1.421  ; sdram:U7|state[3] ; sdram:U7|data_reg[0] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.433      ; 4.965      ;
; 1.421  ; sdram:U7|state[3] ; sdram:U7|data_reg[1] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.433      ; 4.965      ;
; 1.421  ; sdram:U7|state[3] ; sdram:U7|data_reg[2] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.433      ; 4.965      ;
; 1.421  ; sdram:U7|state[3] ; sdram:U7|data_reg[3] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.433      ; 4.965      ;
; 1.421  ; sdram:U7|state[3] ; sdram:U7|data_reg[4] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.433      ; 4.965      ;
; 1.421  ; sdram:U7|state[3] ; sdram:U7|data_reg[5] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.433      ; 4.965      ;
; 1.421  ; sdram:U7|state[3] ; sdram:U7|data_reg[6] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.433      ; 4.965      ;
; 1.427  ; sdram:U7|state[1] ; sdram:U7|data_reg[0] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.433      ; 4.959      ;
; 1.427  ; sdram:U7|state[1] ; sdram:U7|data_reg[1] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.433      ; 4.959      ;
; 1.427  ; sdram:U7|state[1] ; sdram:U7|data_reg[2] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.433      ; 4.959      ;
; 1.427  ; sdram:U7|state[1] ; sdram:U7|data_reg[3] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.433      ; 4.959      ;
; 1.427  ; sdram:U7|state[1] ; sdram:U7|data_reg[4] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.433      ; 4.959      ;
; 1.427  ; sdram:U7|state[1] ; sdram:U7|data_reg[5] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.433      ; 4.959      ;
; 1.427  ; sdram:U7|state[1] ; sdram:U7|data_reg[6] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.433      ; 4.959      ;
; 1.639  ; sdram:U7|state[2] ; sdram:U7|data_reg[0] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.433      ; 4.747      ;
; 1.639  ; sdram:U7|state[2] ; sdram:U7|data_reg[1] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.433      ; 4.747      ;
; 1.639  ; sdram:U7|state[2] ; sdram:U7|data_reg[2] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.433      ; 4.747      ;
; 1.639  ; sdram:U7|state[2] ; sdram:U7|data_reg[3] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.433      ; 4.747      ;
; 1.639  ; sdram:U7|state[2] ; sdram:U7|data_reg[4] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.433      ; 4.747      ;
; 1.639  ; sdram:U7|state[2] ; sdram:U7|data_reg[5] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.433      ; 4.747      ;
; 1.639  ; sdram:U7|state[2] ; sdram:U7|data_reg[6] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.433      ; 4.747      ;
; 1.749  ; sdram:U7|state[4] ; sdram:U7|data_reg[0] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.433      ; 4.637      ;
; 1.749  ; sdram:U7|state[4] ; sdram:U7|data_reg[1] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.433      ; 4.637      ;
; 1.749  ; sdram:U7|state[4] ; sdram:U7|data_reg[2] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.433      ; 4.637      ;
; 1.749  ; sdram:U7|state[4] ; sdram:U7|data_reg[3] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.433      ; 4.637      ;
; 1.749  ; sdram:U7|state[4] ; sdram:U7|data_reg[4] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.433      ; 4.637      ;
; 1.749  ; sdram:U7|state[4] ; sdram:U7|data_reg[5] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.433      ; 4.637      ;
; 1.749  ; sdram:U7|state[4] ; sdram:U7|data_reg[6] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.433      ; 4.637      ;
; 1.812  ; sdram:U7|idle1    ; sdram:U7|data_reg[7] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; -0.047     ; 4.094      ;
; 2.043  ; sdr_rd            ; sdram:U7|state[3]    ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; -0.601     ; 3.309      ;
; 2.074  ; sdram:U7|state[0] ; sdram:U7|data_reg[0] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.433      ; 4.312      ;
; 2.074  ; sdram:U7|state[0] ; sdram:U7|data_reg[1] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.433      ; 4.312      ;
; 2.074  ; sdram:U7|state[0] ; sdram:U7|data_reg[2] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.433      ; 4.312      ;
; 2.074  ; sdram:U7|state[0] ; sdram:U7|data_reg[3] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.433      ; 4.312      ;
; 2.074  ; sdram:U7|state[0] ; sdram:U7|data_reg[4] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.433      ; 4.312      ;
; 2.074  ; sdram:U7|state[0] ; sdram:U7|data_reg[5] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.433      ; 4.312      ;
; 2.074  ; sdram:U7|state[0] ; sdram:U7|data_reg[6] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.433      ; 4.312      ;
; 2.097  ; sdr_wr            ; sdram:U7|sdr_a[10]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; -0.588     ; 3.268      ;
; 2.274  ; sdr_rd            ; sdram:U7|sdr_a[10]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; -0.588     ; 3.091      ;
+--------+-------------------+----------------------+-------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'U18|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                        ;
+--------+----------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                                                                      ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -7.936 ; osd:U17|nz80cpu:u0|fetch[4]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a6~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.340      ; 20.824     ;
; -7.865 ; osd:U17|nz80cpu:u0|fetch[2]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a6~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.321      ; 20.734     ;
; -7.804 ; osd:U17|nz80cpu:u0|stage[1]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a6~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.321      ; 20.673     ;
; -7.799 ; osd:U17|nz80cpu:u0|stage[0]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a6~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.321      ; 20.668     ;
; -7.780 ; osd:U17|nz80cpu:u0|fetch[4]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a4~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.337      ; 20.665     ;
; -7.775 ; osd:U17|nz80cpu:u0|fetch[5]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a6~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.340      ; 20.663     ;
; -7.685 ; osd:U17|nz80cpu:u0|fetch[0]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a4~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.334      ; 20.567     ;
; -7.680 ; osd:U17|nz80cpu:u0|fetch[1]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a4~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.334      ; 20.562     ;
; -7.670 ; osd:U17|nz80cpu:u0|fetch[3]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a6~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.340      ; 20.558     ;
; -7.665 ; osd:U17|nz80cpu:u0|fetch[1]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a6~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.337      ; 20.550     ;
; -7.643 ; osd:U17|nz80cpu:u0|fetch[0]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a6~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.337      ; 20.528     ;
; -7.640 ; osd:U17|nz80cpu:u0|fetch[2]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a4~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.318      ; 20.506     ;
; -7.618 ; osd:U17|nz80cpu:u0|cpu_status[4] ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a6~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.321      ; 20.487     ;
; -7.611 ; osd:U17|nz80cpu:u0|fetch[5]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a4~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.337      ; 20.496     ;
; -7.591 ; osd:U17|nz80cpu:u0|stage[0]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a4~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.318      ; 20.457     ;
; -7.538 ; osd:U17|nz80cpu:u0|fetch[3]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a4~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.337      ; 20.423     ;
; -7.518 ; osd:U17|nz80cpu:u0|stage[1]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a4~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.318      ; 20.384     ;
; -7.489 ; osd:U17|nz80cpu:u0|fetch[4]      ; osd:U17|reg_0[7]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.454      ; 20.444     ;
; -7.418 ; osd:U17|nz80cpu:u0|fetch[2]      ; osd:U17|reg_0[7]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.435      ; 20.354     ;
; -7.374 ; osd:U17|nz80cpu:u0|stage[2]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a4~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.318      ; 20.240     ;
; -7.357 ; osd:U17|nz80cpu:u0|stage[1]      ; osd:U17|reg_0[7]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.435      ; 20.293     ;
; -7.352 ; osd:U17|nz80cpu:u0|stage[0]      ; osd:U17|reg_0[7]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.435      ; 20.288     ;
; -7.332 ; osd:U17|nz80cpu:u0|cpu_status[4] ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a4~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.318      ; 20.198     ;
; -7.328 ; osd:U17|nz80cpu:u0|fetch[5]      ; osd:U17|reg_0[7]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.454      ; 20.283     ;
; -7.277 ; osd:U17|nz80cpu:u0|fetch[4]      ; osd:U17|reg_0[5]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.372      ; 20.150     ;
; -7.235 ; osd:U17|nz80cpu:u0|fetch[4]      ; osd:U17|reg_0[4]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.449      ; 20.185     ;
; -7.223 ; osd:U17|nz80cpu:u0|fetch[3]      ; osd:U17|reg_0[7]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.454      ; 20.178     ;
; -7.218 ; osd:U17|nz80cpu:u0|fetch[1]      ; osd:U17|reg_0[7]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.451      ; 20.170     ;
; -7.206 ; osd:U17|nz80cpu:u0|fetch[2]      ; osd:U17|reg_0[5]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.353      ; 20.060     ;
; -7.196 ; osd:U17|nz80cpu:u0|fetch[0]      ; osd:U17|reg_0[7]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.451      ; 20.148     ;
; -7.173 ; osd:U17|nz80cpu:u0|fetch[4]      ; osd:U17|reg_0[6]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.453      ; 20.127     ;
; -7.171 ; osd:U17|nz80cpu:u0|cpu_status[4] ; osd:U17|reg_0[7]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.435      ; 20.107     ;
; -7.145 ; osd:U17|nz80cpu:u0|stage[1]      ; osd:U17|reg_0[5]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.353      ; 19.999     ;
; -7.140 ; osd:U17|nz80cpu:u0|fetch[0]      ; osd:U17|reg_0[4]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.446      ; 20.087     ;
; -7.140 ; osd:U17|nz80cpu:u0|stage[0]      ; osd:U17|reg_0[5]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.353      ; 19.994     ;
; -7.137 ; osd:U17|nz80cpu:u0|fetch[0]      ; osd:U17|reg_0[5]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.369      ; 20.007     ;
; -7.137 ; osd:U17|nz80cpu:u0|flg[10]       ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a4~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.190     ; 19.495     ;
; -7.135 ; osd:U17|nz80cpu:u0|fetch[1]      ; osd:U17|reg_0[4]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.446      ; 20.082     ;
; -7.132 ; osd:U17|nz80cpu:u0|flg[15]       ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a4~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.190     ; 19.490     ;
; -7.116 ; osd:U17|nz80cpu:u0|fetch[5]      ; osd:U17|reg_0[5]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.372      ; 19.989     ;
; -7.102 ; osd:U17|nz80cpu:u0|fetch[2]      ; osd:U17|reg_0[6]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.434      ; 20.037     ;
; -7.095 ; osd:U17|nz80cpu:u0|fetch[2]      ; osd:U17|reg_0[4]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.430      ; 20.026     ;
; -7.066 ; osd:U17|nz80cpu:u0|fetch[5]      ; osd:U17|reg_0[4]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.449      ; 20.016     ;
; -7.046 ; osd:U17|nz80cpu:u0|stage[0]      ; osd:U17|reg_0[4]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.430      ; 19.977     ;
; -7.041 ; osd:U17|nz80cpu:u0|stage[1]      ; osd:U17|reg_0[6]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.434      ; 19.976     ;
; -7.036 ; osd:U17|nz80cpu:u0|stage[0]      ; osd:U17|reg_0[6]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.434      ; 19.971     ;
; -7.034 ; osd:U17|nz80cpu:u0|stage[2]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a6~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.321      ; 19.903     ;
; -7.033 ; osd:U17|nz80cpu:u0|fetch[6]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a4~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.334      ; 19.915     ;
; -7.033 ; osd:U17|nz80cpu:u0|flg[14]       ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a4~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.336      ; 19.917     ;
; -7.012 ; osd:U17|nz80cpu:u0|fetch[5]      ; osd:U17|reg_0[6]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.453      ; 19.966     ;
; -7.011 ; osd:U17|nz80cpu:u0|fetch[3]      ; osd:U17|reg_0[5]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.372      ; 19.884     ;
; -7.008 ; osd:U17|nz80cpu:u0|flg[0]        ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a4~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.335      ; 19.891     ;
; -7.006 ; osd:U17|nz80cpu:u0|fetch[1]      ; osd:U17|reg_0[5]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.369      ; 19.876     ;
; -7.004 ; osd:U17|nz80cpu:u0|fetch[0]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a2~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.332      ; 19.884     ;
; -6.993 ; osd:U17|nz80cpu:u0|fetch[3]      ; osd:U17|reg_0[4]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.449      ; 19.943     ;
; -6.989 ; osd:U17|nz80cpu:u0|flg[2]        ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a4~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.146     ; 19.391     ;
; -6.959 ; osd:U17|nz80cpu:u0|cpu_status[4] ; osd:U17|reg_0[5]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.353      ; 19.813     ;
; -6.946 ; osd:U17|nz80cpu:u0|cpu_status[0] ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a4~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.335      ; 19.829     ;
; -6.946 ; osd:U17|nz80cpu:u0|fetch[4]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a2~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.335      ; 19.829     ;
; -6.907 ; osd:U17|nz80cpu:u0|fetch[3]      ; osd:U17|reg_0[6]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.453      ; 19.861     ;
; -6.902 ; osd:U17|nz80cpu:u0|fetch[1]      ; osd:U17|reg_0[6]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.450      ; 19.853     ;
; -6.889 ; osd:U17|nz80cpu:u0|fetch[2]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a2~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.316      ; 19.753     ;
; -6.880 ; osd:U17|nz80cpu:u0|fetch[0]      ; osd:U17|reg_0[6]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.450      ; 19.831     ;
; -6.872 ; osd:U17|nz80cpu:u0|stage[1]      ; osd:U17|reg_0[4]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.430      ; 19.803     ;
; -6.856 ; osd:U17|nz80cpu:u0|fetch[7]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a4~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.319      ; 19.723     ;
; -6.855 ; osd:U17|nz80cpu:u0|cpu_status[4] ; osd:U17|reg_0[6]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.434      ; 19.790     ;
; -6.846 ; osd:U17|nz80cpu:u0|fetch[1]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a2~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.332      ; 19.726     ;
; -6.831 ; osd:U17|nz80cpu:u0|flg[6]        ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a4~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.335      ; 19.714     ;
; -6.829 ; osd:U17|nz80cpu:u0|stage[2]      ; osd:U17|reg_0[4]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.430      ; 19.760     ;
; -6.823 ; osd:U17|nz80cpu:u0|flg[7]        ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a4~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.335      ; 19.706     ;
; -6.797 ; osd:U17|nz80cpu:u0|flg[10]       ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a6~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.187     ; 19.158     ;
; -6.792 ; osd:U17|nz80cpu:u0|flg[15]       ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a6~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.187     ; 19.153     ;
; -6.791 ; osd:U17|nz80cpu:u0|flg[8]        ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a4~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.336      ; 19.675     ;
; -6.777 ; osd:U17|nz80cpu:u0|fetch[5]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a2~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.335      ; 19.660     ;
; -6.757 ; osd:U17|nz80cpu:u0|stage[0]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a2~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.316      ; 19.621     ;
; -6.754 ; osd:U17|nz80cpu:u0|stage[1]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a2~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.316      ; 19.618     ;
; -6.707 ; osd:U17|nz80cpu:u0|cpu_status[4] ; osd:U17|reg_0[4]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.430      ; 19.638     ;
; -6.704 ; osd:U17|nz80cpu:u0|fetch[3]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a2~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.335      ; 19.587     ;
; -6.693 ; osd:U17|nz80cpu:u0|fetch[6]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a6~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.337      ; 19.578     ;
; -6.693 ; osd:U17|nz80cpu:u0|flg[14]       ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a6~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.339      ; 19.580     ;
; -6.673 ; osd:U17|nz80cpu:u0|stage[2]      ; osd:U17|reg_0[5]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.353      ; 19.527     ;
; -6.668 ; osd:U17|nz80cpu:u0|flg[0]        ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a6~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.338      ; 19.554     ;
; -6.663 ; osd:U17|nz80cpu:u0|fetch[8]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a4~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.319      ; 19.530     ;
; -6.649 ; osd:U17|nz80cpu:u0|flg[2]        ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a6~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.143     ; 19.054     ;
; -6.634 ; deserializer:U14|y1[7]           ; osd:U17|nz80cpu:u0|reg_hl[15]                                                                                ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.261     ; 7.824      ;
; -6.606 ; osd:U17|nz80cpu:u0|cpu_status[0] ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a6~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.338      ; 19.492     ;
; -6.592 ; osd:U17|nz80cpu:u0|flg[10]       ; osd:U17|reg_0[4]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.078     ; 19.015     ;
; -6.587 ; osd:U17|nz80cpu:u0|stage[2]      ; osd:U17|reg_0[7]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.435      ; 19.523     ;
; -6.587 ; osd:U17|nz80cpu:u0|flg[15]       ; osd:U17|reg_0[4]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.078     ; 19.010     ;
; -6.576 ; osd:U17|nz80cpu:u0|fetch[0]      ; osd:U17|reg_0[3]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.409      ; 19.486     ;
; -6.568 ; osd:U17|nz80cpu:u0|cpu_status[4] ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a2~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.316      ; 19.432     ;
; -6.552 ; osd:U17|nz80cpu:u0|fetch[7]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a6~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.322      ; 19.422     ;
; -6.546 ; deserializer:U14|y1[7]           ; osd:U17|nz80cpu:u0|reg_hl1[15]                                                                               ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.213     ; 7.784      ;
; -6.540 ; osd:U17|nz80cpu:u0|stage[2]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a2~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.316      ; 19.404     ;
; -6.518 ; osd:U17|nz80cpu:u0|fetch[4]      ; osd:U17|reg_0[3]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.412      ; 19.431     ;
; -6.505 ; deserializer:U14|y1[7]           ; osd:U17|nz80cpu:u0|reg_ix[15]                                                                                ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.221     ; 7.735      ;
; -6.500 ; osd:U17|nz80cpu:u0|flg[10]       ; osd:U17|reg_0[5]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.155     ; 18.846     ;
; -6.495 ; osd:U17|nz80cpu:u0|flg[15]       ; osd:U17|reg_0[5]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.155     ; 18.841     ;
; -6.491 ; osd:U17|nz80cpu:u0|flg[6]        ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a6~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.338      ; 19.377     ;
; -6.488 ; osd:U17|nz80cpu:u0|fetch[6]      ; osd:U17|reg_0[4]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.446      ; 19.435     ;
+--------+----------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'a_i[0]'                                                                                                         ;
+--------+-----------+-----------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node         ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -3.095 ; d_i[0]    ; escr_port_19[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.763      ; 3.355      ;
; -2.810 ; d_i[2]    ; escr_port_14[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.520      ; 1.921      ;
; -2.362 ; d_i[1]    ; escr_port_19[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.761      ; 3.096      ;
; -2.089 ; d_i[3]    ; escr_port_15[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.587      ; 1.629      ;
; -1.972 ; d_i[4]    ; escr_port_04[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.460      ; 1.901      ;
; -1.899 ; d_i[1]    ; escr_port_12[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.602      ; 2.000      ;
; -1.624 ; d_i[6]    ; escr_port_04[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.614      ; 2.041      ;
; -1.543 ; d_i[1]    ; escr_port_10[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.305      ; 1.754      ;
; -1.515 ; d_i[6]    ; escr_port_17[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.937      ; 1.935      ;
; -1.304 ; d_i[6]    ; escr_port_15[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.664      ; 2.040      ;
; -1.137 ; d_i[3]    ; escr_port_17[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.316      ; 2.392      ;
; -1.097 ; d_i[5]    ; escr_port_17[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.935      ; 1.944      ;
; -0.864 ; d_i[6]    ; escr_port_12[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.596      ; 2.309      ;
; -0.782 ; d_i[1]    ; escr_port_01[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 5.044      ; 4.735      ;
; -0.778 ; d_i[6]    ; escr_port_1d[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.202      ; 2.893      ;
; -0.760 ; d_i[6]    ; escr_port_10[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.614      ; 2.308      ;
; -0.758 ; d_i[2]    ; escr_port_01[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 5.045      ; 4.722      ;
; -0.758 ; d_i[3]    ; escr_port_01[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 5.034      ; 4.716      ;
; -0.748 ; d_i[6]    ; escr_port_19[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.762      ; 3.357      ;
; -0.743 ; d_i[6]    ; escr_port_01[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 5.043      ; 4.705      ;
; -0.742 ; d_i[4]    ; escr_port_01[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 5.051      ; 4.702      ;
; -0.727 ; d_i[5]    ; escr_port_02[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 5.122      ; 4.670      ;
; -0.724 ; d_i[1]    ; escr_port_02[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 5.096      ; 4.708      ;
; -0.723 ; d_i[7]    ; escr_port_17[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.939      ; 1.602      ;
; -0.711 ; d_i[2]    ; escr_port_17[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.077      ; 1.903      ;
; -0.694 ; d_i[2]    ; escr_port_19[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 4.140      ; 3.749      ;
; -0.693 ; d_i[5]    ; escr_port_01[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 5.054      ; 4.667      ;
; -0.684 ; d_i[2]    ; escr_port_1d[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.709      ; 3.341      ;
; -0.683 ; d_i[1]    ; escr_port_14[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.168      ; 1.607      ;
; -0.668 ; d_i[1]    ; escr_port_17[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.511      ; 2.284      ;
; -0.651 ; d_i[3]    ; escr_port_19[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.385      ; 2.965      ;
; -0.648 ; d_i[0]    ; escr_port_17[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.638      ; 2.214      ;
; -0.643 ; d_i[6]    ; escr_port_18[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.654      ; 3.412      ;
; -0.638 ; d_i[7]    ; escr_port_01[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 5.053      ; 4.625      ;
; -0.632 ; d_i[6]    ; escr_port_00[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 5.095      ; 4.841      ;
; -0.622 ; d_i[7]    ; escr_port_1a[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 4.255      ; 3.805      ;
; -0.621 ; d_i[2]    ; escr_port_18[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.658      ; 3.209      ;
; -0.604 ; d_i[5]    ; escr_port_10[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.265      ; 1.716      ;
; -0.599 ; d_i[6]    ; escr_port_1c[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.695      ; 3.408      ;
; -0.587 ; d_i[7]    ; escr_port_19[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.397      ; 2.905      ;
; -0.586 ; d_i[5]    ; escr_port_19[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 4.046      ; 3.753      ;
; -0.576 ; d_i[4]    ; escr_port_13[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.427      ; 2.784      ;
; -0.573 ; d_i[2]    ; escr_port_1b[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 4.263      ; 3.749      ;
; -0.562 ; d_i[4]    ; escr_port_16[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.402      ; 1.903      ;
; -0.558 ; d_i[5]    ; escr_port_14[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.689      ; 2.096      ;
; -0.550 ; d_i[3]    ; escr_port_18[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.492      ; 2.963      ;
; -0.549 ; d_i[5]    ; escr_port_04[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.614      ; 2.097      ;
; -0.546 ; d_i[3]    ; escr_port_00[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 5.377      ; 4.534      ;
; -0.544 ; d_i[5]    ; escr_port_11[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.261      ; 1.645      ;
; -0.544 ; d_i[1]    ; escr_port_16[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.123      ; 1.606      ;
; -0.541 ; d_i[3]    ; escr_port_03[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 6.039      ; 5.497      ;
; -0.540 ; d_i[0]    ; escr_port_14[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.484      ; 1.963      ;
; -0.539 ; d_i[7]    ; escr_port_13[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.009      ; 2.476      ;
; -0.537 ; d_i[5]    ; escr_port_18[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.506      ; 2.973      ;
; -0.534 ; d_i[1]    ; escr_port_1d[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.688      ; 3.151      ;
; -0.533 ; d_i[6]    ; escr_port_1f[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.609      ; 3.082      ;
; -0.532 ; d_i[0]    ; escr_port_1d[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.204      ; 2.665      ;
; -0.530 ; d_i[6]    ; escr_port_02[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 5.122      ; 4.776      ;
; -0.530 ; d_i[2]    ; escr_port_12[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.081      ; 2.379      ;
; -0.528 ; d_i[7]    ; escr_port_1b[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.588      ; 3.231      ;
; -0.527 ; d_i[4]    ; escr_port_1a[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.972      ; 3.244      ;
; -0.522 ; d_i[5]    ; escr_port_1c[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 4.052      ; 3.495      ;
; -0.508 ; d_i[3]    ; escr_port_1c[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.525      ; 2.963      ;
; -0.500 ; d_i[7]    ; escr_port_1d[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.199      ; 2.629      ;
; -0.499 ; d_i[0]    ; escr_port_11[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.614      ; 2.214      ;
; -0.490 ; d_i[4]    ; escr_port_1f[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.470      ; 2.880      ;
; -0.486 ; d_i[5]    ; escr_port_15[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.665      ; 2.097      ;
; -0.476 ; d_i[7]    ; escr_port_1c[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.536      ; 2.959      ;
; -0.473 ; d_i[7]    ; escr_port_18[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.504      ; 2.906      ;
; -0.473 ; d_i[7]    ; escr_port_00[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 5.272      ; 4.877      ;
; -0.472 ; d_i[1]    ; escr_port_1f[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 4.149      ; 3.540      ;
; -0.468 ; d_i[6]    ; escr_port_11[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.627      ; 2.041      ;
; -0.463 ; d_i[2]    ; escr_port_1c[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 4.021      ; 3.400      ;
; -0.458 ; d_i[6]    ; escr_port_1b[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.588      ; 2.976      ;
; -0.458 ; d_i[1]    ; escr_port_1e[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.644      ; 3.216      ;
; -0.456 ; d_i[3]    ; escr_port_1e[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.507      ; 2.883      ;
; -0.448 ; d_i[7]    ; escr_port_1f[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.471      ; 2.681      ;
; -0.439 ; d_i[5]    ; escr_port_03[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 6.055      ; 5.431      ;
; -0.436 ; d_i[7]    ; escr_port_02[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 5.117      ; 4.674      ;
; -0.434 ; d_i[3]    ; escr_port_1a[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.713      ; 2.914      ;
; -0.421 ; d_i[2]    ; escr_port_11[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.826      ; 1.928      ;
; -0.417 ; d_i[6]    ; escr_port_14[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.771      ; 1.916      ;
; -0.410 ; d_i[3]    ; escr_port_12[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.924      ; 2.264      ;
; -0.407 ; d_i[7]    ; escr_port_10[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.254      ; 1.601      ;
; -0.406 ; d_i[5]    ; escr_port_13[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.558      ; 1.884      ;
; -0.404 ; d_i[4]    ; escr_port_1d[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.201      ; 2.534      ;
; -0.401 ; d_i[6]    ; escr_port_1a[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 4.206      ; 3.727      ;
; -0.394 ; d_i[0]    ; escr_port_01[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 5.206      ; 4.707      ;
; -0.390 ; d_i[4]    ; escr_port_1b[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.582      ; 2.901      ;
; -0.384 ; d_i[3]    ; escr_port_1f[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.988      ; 3.493      ;
; -0.381 ; d_i[1]    ; escr_port_13[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.255      ; 2.575      ;
; -0.377 ; d_i[0]    ; escr_port_12[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.776      ; 2.262      ;
; -0.371 ; d_i[7]    ; escr_port_14[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.130      ; 1.614      ;
; -0.369 ; d_i[2]    ; escr_port_1a[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.710      ; 3.018      ;
; -0.369 ; d_i[2]    ; escr_port_04[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.613      ; 1.916      ;
; -0.367 ; d_i[5]    ; escr_port_1f[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.469      ; 2.749      ;
; -0.364 ; d_i[1]    ; escr_port_11[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.304      ; 1.608      ;
; -0.359 ; d_i[0]    ; escr_port_16[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.491      ; 1.963      ;
; -0.356 ; d_i[2]    ; escr_port_1f[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.472      ; 2.765      ;
; -0.356 ; d_i[3]    ; escr_port_02[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 5.287      ; 4.774      ;
+--------+-----------+-----------------+-------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK_50MHZ'                                                                                                                                                                       ;
+--------+------------------------------------------+---------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                           ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+---------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -0.905 ; reset_n_i                                ; deserializer:U14|receiver:inst_rx|rx_shift_reg[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.281      ; 2.491      ;
; -0.905 ; reset_n_i                                ; deserializer:U14|receiver:inst_rx|rx_shift_reg[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.281      ; 2.491      ;
; -0.905 ; reset_n_i                                ; deserializer:U14|receiver:inst_rx|rx_shift_reg[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.281      ; 2.491      ;
; -0.905 ; reset_n_i                                ; deserializer:U14|receiver:inst_rx|rx_shift_reg[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.281      ; 2.491      ;
; -0.905 ; reset_n_i                                ; deserializer:U14|receiver:inst_rx|rx_shift_reg[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.281      ; 2.491      ;
; -0.905 ; reset_n_i                                ; deserializer:U14|receiver:inst_rx|rx_shift_reg[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.281      ; 2.491      ;
; -0.905 ; reset_n_i                                ; deserializer:U14|receiver:inst_rx|rx_shift_reg[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.281      ; 2.491      ;
; -0.905 ; reset_n_i                                ; deserializer:U14|receiver:inst_rx|rx_shift_reg[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.281      ; 2.491      ;
; -0.766 ; reset_n_i                                ; deserializer:U14|device_id[2]                     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.284      ; 2.355      ;
; -0.766 ; reset_n_i                                ; deserializer:U14|device_id[5]                     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.284      ; 2.355      ;
; -0.766 ; reset_n_i                                ; deserializer:U14|device_id[3]                     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.284      ; 2.355      ;
; -0.766 ; reset_n_i                                ; deserializer:U14|device_id[4]                     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.284      ; 2.355      ;
; -0.766 ; reset_n_i                                ; deserializer:U14|device_id[6]                     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.284      ; 2.355      ;
; -0.766 ; reset_n_i                                ; deserializer:U14|device_id[0]                     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.284      ; 2.355      ;
; -0.766 ; reset_n_i                                ; deserializer:U14|device_id[1]                     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.284      ; 2.355      ;
; -0.766 ; reset_n_i                                ; deserializer:U14|device_id[7]                     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.284      ; 2.355      ;
; 5.174  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_buffer[2]    ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.189     ; 4.638      ;
; 5.174  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_buffer[1]    ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.189     ; 4.638      ;
; 5.174  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_buffer[5]    ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.189     ; 4.638      ;
; 5.174  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_buffer[4]    ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.189     ; 4.638      ;
; 5.174  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_buffer[6]    ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.189     ; 4.638      ;
; 5.395  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_buffer[0]    ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.189     ; 4.417      ;
; 5.395  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_buffer[3]    ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.189     ; 4.417      ;
; 5.395  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_buffer[7]    ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.189     ; 4.417      ;
; 5.490  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_count[8]     ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.190     ; 4.321      ;
; 5.731  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_avail        ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.191     ; 4.079      ;
; 5.955  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_count[1]     ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.188     ; 3.858      ;
; 5.956  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_count[5]     ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.188     ; 3.857      ;
; 6.133  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_bit_count[2] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.190     ; 3.678      ;
; 6.139  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_bit_count[3] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.190     ; 3.672      ;
; 6.429  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_bit_count[1] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.190     ; 3.382      ;
; 6.435  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_bit_count[0] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.190     ; 3.376      ;
; 6.502  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_count[0]     ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.188     ; 3.311      ;
; 6.507  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_count[6]     ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.188     ; 3.306      ;
; 6.792  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_count[3]     ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.188     ; 3.021      ;
; 7.215  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_count[4]     ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.188     ; 2.598      ;
; 7.377  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_shift_reg[7] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.192     ; 2.432      ;
; 7.377  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_shift_reg[6] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.192     ; 2.432      ;
; 7.377  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_shift_reg[5] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.192     ; 2.432      ;
; 7.377  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_shift_reg[4] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.192     ; 2.432      ;
; 7.377  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_shift_reg[3] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.192     ; 2.432      ;
; 7.377  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_shift_reg[2] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.192     ; 2.432      ;
; 7.377  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_shift_reg[1] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.192     ; 2.432      ;
; 7.377  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_shift_reg[0] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.192     ; 2.432      ;
; 7.538  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_count[7]     ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.191     ; 2.272      ;
; 12.642 ; deserializer:U14|device_id[6]            ; deserializer:U14|keys[10][4]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.086     ; 7.273      ;
; 12.642 ; deserializer:U14|device_id[6]            ; deserializer:U14|keys[10][3]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.086     ; 7.273      ;
; 12.642 ; deserializer:U14|device_id[6]            ; deserializer:U14|keys[11][1]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.086     ; 7.273      ;
; 12.642 ; deserializer:U14|device_id[6]            ; deserializer:U14|keys[11][0]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.086     ; 7.273      ;
; 12.649 ; deserializer:U14|device_id[4]            ; deserializer:U14|keys[10][4]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.086     ; 7.266      ;
; 12.649 ; deserializer:U14|device_id[4]            ; deserializer:U14|keys[10][3]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.086     ; 7.266      ;
; 12.649 ; deserializer:U14|device_id[4]            ; deserializer:U14|keys[11][1]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.086     ; 7.266      ;
; 12.649 ; deserializer:U14|device_id[4]            ; deserializer:U14|keys[11][0]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.086     ; 7.266      ;
; 12.679 ; deserializer:U14|device_id[6]            ; deserializer:U14|b1[0]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.088     ; 7.234      ;
; 12.679 ; deserializer:U14|device_id[6]            ; deserializer:U14|b1[1]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.088     ; 7.234      ;
; 12.679 ; deserializer:U14|device_id[6]            ; deserializer:U14|b1[2]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.088     ; 7.234      ;
; 12.686 ; deserializer:U14|device_id[4]            ; deserializer:U14|b1[0]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.088     ; 7.227      ;
; 12.686 ; deserializer:U14|device_id[4]            ; deserializer:U14|b1[1]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.088     ; 7.227      ;
; 12.686 ; deserializer:U14|device_id[4]            ; deserializer:U14|b1[2]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.088     ; 7.227      ;
; 12.894 ; deserializer:U14|device_id[6]            ; deserializer:U14|keys[9][0]                       ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.085     ; 7.022      ;
; 12.894 ; deserializer:U14|device_id[6]            ; deserializer:U14|keys[9][4]                       ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.085     ; 7.022      ;
; 12.894 ; deserializer:U14|device_id[6]            ; deserializer:U14|keys[10][0]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.085     ; 7.022      ;
; 12.894 ; deserializer:U14|device_id[6]            ; deserializer:U14|keys[10][1]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.085     ; 7.022      ;
; 12.894 ; deserializer:U14|device_id[6]            ; deserializer:U14|keys[10][2]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.085     ; 7.022      ;
; 12.894 ; deserializer:U14|device_id[6]            ; deserializer:U14|keys[9][1]                       ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.085     ; 7.022      ;
; 12.894 ; deserializer:U14|device_id[6]            ; deserializer:U14|keys[9][2]                       ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.085     ; 7.022      ;
; 12.894 ; deserializer:U14|device_id[6]            ; deserializer:U14|keys[9][3]                       ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.085     ; 7.022      ;
; 12.901 ; deserializer:U14|device_id[4]            ; deserializer:U14|keys[9][0]                       ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.085     ; 7.015      ;
; 12.901 ; deserializer:U14|device_id[4]            ; deserializer:U14|keys[9][4]                       ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.085     ; 7.015      ;
; 12.901 ; deserializer:U14|device_id[4]            ; deserializer:U14|keys[10][0]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.085     ; 7.015      ;
; 12.901 ; deserializer:U14|device_id[4]            ; deserializer:U14|keys[10][1]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.085     ; 7.015      ;
; 12.901 ; deserializer:U14|device_id[4]            ; deserializer:U14|keys[10][2]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.085     ; 7.015      ;
; 12.901 ; deserializer:U14|device_id[4]            ; deserializer:U14|keys[9][1]                       ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.085     ; 7.015      ;
; 12.901 ; deserializer:U14|device_id[4]            ; deserializer:U14|keys[9][2]                       ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.085     ; 7.015      ;
; 12.901 ; deserializer:U14|device_id[4]            ; deserializer:U14|keys[9][3]                       ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.085     ; 7.015      ;
; 12.917 ; deserializer:U14|device_id[6]            ; deserializer:U14|y0[0]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.088     ; 6.996      ;
; 12.917 ; deserializer:U14|device_id[6]            ; deserializer:U14|y0[1]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.088     ; 6.996      ;
; 12.917 ; deserializer:U14|device_id[6]            ; deserializer:U14|y0[2]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.088     ; 6.996      ;
; 12.917 ; deserializer:U14|device_id[6]            ; deserializer:U14|y0[3]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.088     ; 6.996      ;
; 12.917 ; deserializer:U14|device_id[6]            ; deserializer:U14|y0[4]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.088     ; 6.996      ;
; 12.917 ; deserializer:U14|device_id[6]            ; deserializer:U14|y0[5]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.088     ; 6.996      ;
; 12.917 ; deserializer:U14|device_id[6]            ; deserializer:U14|y0[6]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.088     ; 6.996      ;
; 12.917 ; deserializer:U14|device_id[6]            ; deserializer:U14|y0[7]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.088     ; 6.996      ;
; 12.924 ; deserializer:U14|device_id[4]            ; deserializer:U14|y0[0]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.088     ; 6.989      ;
; 12.924 ; deserializer:U14|device_id[4]            ; deserializer:U14|y0[1]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.088     ; 6.989      ;
; 12.924 ; deserializer:U14|device_id[4]            ; deserializer:U14|y0[2]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.088     ; 6.989      ;
; 12.924 ; deserializer:U14|device_id[4]            ; deserializer:U14|y0[3]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.088     ; 6.989      ;
; 12.924 ; deserializer:U14|device_id[4]            ; deserializer:U14|y0[4]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.088     ; 6.989      ;
; 12.924 ; deserializer:U14|device_id[4]            ; deserializer:U14|y0[5]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.088     ; 6.989      ;
; 12.924 ; deserializer:U14|device_id[4]            ; deserializer:U14|y0[6]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.088     ; 6.989      ;
; 12.924 ; deserializer:U14|device_id[4]            ; deserializer:U14|y0[7]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.088     ; 6.989      ;
; 12.982 ; deserializer:U14|device_id[5]            ; deserializer:U14|keys[10][4]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.086     ; 6.933      ;
; 12.982 ; deserializer:U14|device_id[5]            ; deserializer:U14|keys[10][3]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.086     ; 6.933      ;
; 12.982 ; deserializer:U14|device_id[5]            ; deserializer:U14|keys[11][1]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.086     ; 6.933      ;
; 12.982 ; deserializer:U14|device_id[5]            ; deserializer:U14|keys[11][0]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.086     ; 6.933      ;
; 13.019 ; deserializer:U14|device_id[5]            ; deserializer:U14|b1[0]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.088     ; 6.894      ;
; 13.019 ; deserializer:U14|device_id[5]            ; deserializer:U14|b1[1]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.088     ; 6.894      ;
; 13.019 ; deserializer:U14|device_id[5]            ; deserializer:U14|b1[2]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.088     ; 6.894      ;
; 13.060 ; deserializer:U14|device_id[3]            ; deserializer:U14|keys[10][4]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.086     ; 6.855      ;
; 13.060 ; deserializer:U14|device_id[3]            ; deserializer:U14|keys[10][3]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.086     ; 6.855      ;
+--------+------------------------------------------+---------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'U1|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                                                                                                  ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                 ; To Node                                                                                                         ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 3.089 ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a0 ; hdmi:U2|shift_b[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.517     ; 4.331      ;
; 3.186 ; U1|altpll_component|auto_generated|pll1|clk[0]                                                            ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[1]~DFFHI ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 3.967        ; 3.779      ; 4.103      ;
; 3.245 ; U1|altpll_component|auto_generated|pll1|clk[0]                                                            ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[0]~DFFHI ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 3.967        ; 3.779      ; 4.044      ;
; 3.408 ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a0 ; hdmi:U2|shift_b[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.522     ; 4.007      ;
; 3.409 ; U1|altpll_component|auto_generated|pll1|clk[0]                                                            ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[1]~DFFLO ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 3.967        ; 3.778      ; 4.204      ;
; 3.413 ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a0 ; hdmi:U2|shift_b[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.522     ; 4.002      ;
; 3.434 ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a0 ; hdmi:U2|shift_b[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.522     ; 3.981      ;
; 3.444 ; U1|altpll_component|auto_generated|pll1|clk[0]                                                            ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[0]~DFFLO ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 3.967        ; 3.778      ; 4.169      ;
; 3.463 ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a0 ; hdmi:U2|shift_b[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.522     ; 3.952      ;
; 3.471 ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a0 ; hdmi:U2|shift_b[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.517     ; 3.949      ;
; 3.610 ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a0 ; hdmi:U2|shift_b[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.517     ; 3.810      ;
; 3.686 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_b[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.190     ; 4.061      ;
; 3.819 ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a0 ; hdmi:U2|shift_b[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.521     ; 3.597      ;
; 3.963 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_b[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.195     ; 3.779      ;
; 3.990 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_b[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.195     ; 3.752      ;
; 4.014 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_b[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.190     ; 3.733      ;
; 4.027 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_b[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.195     ; 3.715      ;
; 4.046 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_b[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.191     ; 3.700      ;
; 4.062 ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a0 ; hdmi:U2|shift_b[8]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.521     ; 3.354      ;
; 4.069 ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a0 ; hdmi:U2|shift_b[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.521     ; 3.347      ;
; 4.088 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_b[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.195     ; 3.654      ;
; 4.293 ; hdmi:U2|state.dataIslandPreGuard                                                                          ; hdmi:U2|shift_b[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.191     ; 3.453      ;
; 4.340 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_g[8]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.191     ; 3.406      ;
; 4.398 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_b[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.191     ; 3.348      ;
; 4.427 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_b[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.196     ; 3.314      ;
; 4.428 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_b[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.196     ; 3.313      ;
; 4.432 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_b[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.196     ; 3.309      ;
; 4.435 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_b[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.196     ; 3.306      ;
; 4.467 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_b[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.191     ; 3.279      ;
; 4.540 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_b[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.190     ; 3.207      ;
; 4.559 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_r[8]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.195     ; 3.183      ;
; 4.580 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_r[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.191     ; 3.166      ;
; 4.606 ; hdmi:U2|state.dataIslandPreGuard                                                                          ; hdmi:U2|shift_b[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.196     ; 3.135      ;
; 4.622 ; hdmi:U2|state.dataIslandPreGuard                                                                          ; hdmi:U2|shift_g[8]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.191     ; 3.124      ;
; 4.633 ; hdmi:U2|state.dataIslandPreGuard                                                                          ; hdmi:U2|shift_b[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.196     ; 3.108      ;
; 4.657 ; hdmi:U2|state.dataIslandPreGuard                                                                          ; hdmi:U2|shift_b[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.191     ; 3.089      ;
; 4.670 ; hdmi:U2|state.dataIslandPreGuard                                                                          ; hdmi:U2|shift_b[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.196     ; 3.071      ;
; 4.680 ; hdmi:U2|state.dataIslandPreGuard                                                                          ; hdmi:U2|shift_b[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.191     ; 3.066      ;
; 4.704 ; hdmi:U2|state.dataIslandPreGuard                                                                          ; hdmi:U2|shift_b[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.196     ; 3.037      ;
; 4.710 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_r[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.190     ; 3.037      ;
; 4.749 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_b[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.194     ; 2.994      ;
; 4.775 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_g[8]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.190     ; 2.972      ;
; 4.862 ; hdmi:U2|state.dataIslandPreGuard                                                                          ; hdmi:U2|shift_r[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.191     ; 2.884      ;
; 4.920 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_r[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.190     ; 2.827      ;
; 4.922 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_r[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.190     ; 2.825      ;
; 4.924 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_r[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.190     ; 2.823      ;
; 4.946 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_r[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.190     ; 2.801      ;
; 4.947 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_r[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.190     ; 2.800      ;
; 4.949 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_r[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.190     ; 2.798      ;
; 4.950 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_r[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.190     ; 2.797      ;
; 4.967 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_g[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.190     ; 2.780      ;
; 4.968 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_g[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.190     ; 2.779      ;
; 4.995 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_g[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.190     ; 2.752      ;
; 4.996 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_g[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.190     ; 2.751      ;
; 5.015 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_r[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.190     ; 2.732      ;
; 5.024 ; hdmi:U2|q_pipe[10][15]                                                                                    ; hdmi:U2|shift_b[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.187     ; 2.726      ;
; 5.035 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_b[8]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.194     ; 2.708      ;
; 5.042 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_b[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.194     ; 2.701      ;
; 5.051 ; hdmi:U2|encoder:enc0|ENCODED[1]                                                                           ; hdmi:U2|shift_b[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.180     ; 2.706      ;
; 5.077 ; hdmi:U2|shift_b[1]                                                                                        ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[2]~DFFLO ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.111     ; 2.616      ;
; 5.081 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_b[8]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.195     ; 2.661      ;
; 5.082 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_b[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.195     ; 2.660      ;
; 5.082 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_b[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.195     ; 2.660      ;
; 5.122 ; hdmi:U2|state.dataIslandPreGuard                                                                          ; hdmi:U2|shift_r[8]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.196     ; 2.619      ;
; 5.170 ; hdmi:U2|shift_b[1]                                                                                        ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[3]~DFFLO ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.111     ; 2.523      ;
; 5.204 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_g[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.191     ; 2.542      ;
; 5.207 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_g[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.191     ; 2.539      ;
; 5.227 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_g[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.191     ; 2.519      ;
; 5.246 ; hdmi:U2|encoder:enc1|ENCODED[0]                                                                           ; hdmi:U2|shift_g[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.193     ; 2.498      ;
; 5.309 ; hdmi:U2|state.dataIslandPreGuard                                                                          ; hdmi:U2|shift_b[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.195     ; 2.433      ;
; 5.319 ; hdmi:U2|shift_r[0]                                                                                        ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[6]~DFFHI ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.103     ; 2.057      ;
; 5.350 ; hdmi:U2|shift_r[0]                                                                                        ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[7]~DFFHI ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.103     ; 2.026      ;
; 5.353 ; hdmi:U2|encoder:enc0|ENCODED[4]                                                                           ; hdmi:U2|shift_b[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.170     ; 2.414      ;
; 5.363 ; hdmi:U2|state.dataIslandPreGuard                                                                          ; hdmi:U2|shift_b[8]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.195     ; 2.379      ;
; 5.364 ; hdmi:U2|state.dataIslandPreGuard                                                                          ; hdmi:U2|shift_b[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.195     ; 2.378      ;
; 5.391 ; hdmi:U2|encoder:enc0|ENCODED[3]                                                                           ; hdmi:U2|shift_b[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.189     ; 2.357      ;
; 5.402 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_g[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.196     ; 2.339      ;
; 5.406 ; hdmi:U2|q_pipe[10][15]                                                                                    ; hdmi:U2|shift_b[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.192     ; 2.339      ;
; 5.422 ; hdmi:U2|encoder:enc0|ENCODED[0]                                                                           ; hdmi:U2|shift_b[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.171     ; 2.344      ;
; 5.438 ; hdmi:U2|encoder:enc1|ENCODED[1]                                                                           ; hdmi:U2|shift_g[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.196     ; 2.303      ;
; 5.438 ; hdmi:U2|q_pipe[10][15]                                                                                    ; hdmi:U2|shift_b[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.192     ; 2.307      ;
; 5.446 ; hdmi:U2|q_pipe[10][15]                                                                                    ; hdmi:U2|shift_b[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.187     ; 2.304      ;
; 5.451 ; hdmi:U2|q_pipe[10][15]                                                                                    ; hdmi:U2|shift_b[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.187     ; 2.299      ;
; 5.456 ; hdmi:U2|shift_g[0]                                                                                        ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[4]~DFFHI ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.106     ; 1.917      ;
; 5.458 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_g[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.196     ; 2.283      ;
; 5.459 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_g[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.196     ; 2.282      ;
; 5.465 ; hdmi:U2|encoder:enc1|ENCODED[7]                                                                           ; hdmi:U2|shift_g[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.196     ; 2.276      ;
; 5.468 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_g[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.196     ; 2.273      ;
; 5.469 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_g[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.196     ; 2.272      ;
; 5.476 ; hdmi:U2|state.dataIslandPreGuard                                                                          ; hdmi:U2|shift_r[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.191     ; 2.270      ;
; 5.479 ; hdmi:U2|q_pipe[10][15]                                                                                    ; hdmi:U2|shift_b[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.192     ; 2.266      ;
; 5.487 ; hdmi:U2|shift_g[0]                                                                                        ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[5]~DFFHI ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.106     ; 1.886      ;
; 5.490 ; hdmi:U2|q_pipe[10][15]                                                                                    ; hdmi:U2|shift_b[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.192     ; 2.255      ;
; 5.501 ; hdmi:U2|mod5[2]                                                                                           ; hdmi:U2|shift_b[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.087     ; 2.349      ;
; 5.501 ; hdmi:U2|mod5[2]                                                                                           ; hdmi:U2|shift_b[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.087     ; 2.349      ;
; 5.501 ; hdmi:U2|mod5[2]                                                                                           ; hdmi:U2|shift_b[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.087     ; 2.349      ;
; 5.501 ; hdmi:U2|mod5[2]                                                                                           ; hdmi:U2|shift_b[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.087     ; 2.349      ;
; 5.501 ; hdmi:U2|mod5[2]                                                                                           ; hdmi:U2|shift_g[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.087     ; 2.349      ;
; 5.501 ; hdmi:U2|mod5[2]                                                                                           ; hdmi:U2|shift_g[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.087     ; 2.349      ;
; 5.501 ; hdmi:U2|mod5[2]                                                                                           ; hdmi:U2|shift_g[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.087     ; 2.349      ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'a_i[0]'                                                                                                          ;
+--------+-----------+-----------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node         ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -3.089 ; d_i[7]    ; escr_port_12[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.686      ; 0.663      ;
; -2.424 ; d_i[5]    ; escr_port_16[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.021      ; 0.663      ;
; -2.422 ; d_i[6]    ; escr_port_16[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.019      ; 0.663      ;
; -2.395 ; d_i[2]    ; escr_port_16[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.992      ; 0.663      ;
; -2.364 ; d_i[3]    ; escr_port_16[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.961      ; 0.663      ;
; -2.261 ; d_i[4]    ; escr_port_17[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.858      ; 0.663      ;
; -2.164 ; d_i[7]    ; escr_port_03[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 6.692      ; 4.594      ;
; -2.120 ; d_i[1]    ; escr_port_15[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.717      ; 0.663      ;
; -2.054 ; d_i[0]    ; escr_port_03[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 6.655      ; 4.667      ;
; -2.046 ; d_i[6]    ; escr_port_03[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 6.696      ; 4.716      ;
; -2.018 ; d_i[3]    ; escr_port_00[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.988      ; 4.036      ;
; -1.993 ; d_i[1]    ; escr_port_03[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 6.658      ; 4.731      ;
; -1.991 ; d_i[5]    ; escr_port_00[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.872      ; 3.947      ;
; -1.971 ; d_i[2]    ; escr_port_03[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 6.693      ; 4.788      ;
; -1.957 ; d_i[2]    ; escr_port_05[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.673      ; 1.782      ;
; -1.933 ; d_i[0]    ; escr_port_15[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.694      ; 1.827      ;
; -1.925 ; d_i[5]    ; escr_port_03[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 6.696      ; 4.837      ;
; -1.904 ; d_i[2]    ; escr_port_00[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 6.037      ; 4.199      ;
; -1.903 ; d_i[4]    ; escr_port_00[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.871      ; 4.034      ;
; -1.888 ; d_i[4]    ; escr_port_03[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 6.655      ; 4.833      ;
; -1.867 ; d_i[3]    ; escr_port_03[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 6.681      ; 4.880      ;
; -1.838 ; d_i[2]    ; escr_port_10[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.556      ; 1.784      ;
; -1.820 ; d_i[5]    ; escr_port_1a[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.770      ; 3.016      ;
; -1.795 ; d_i[1]    ; escr_port_00[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.868      ; 4.139      ;
; -1.775 ; d_i[2]    ; escr_port_02[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.907      ; 4.198      ;
; -1.762 ; d_i[3]    ; escr_port_1b[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.800      ; 3.104      ;
; -1.733 ; d_i[3]    ; escr_port_05[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.207      ; 1.540      ;
; -1.722 ; d_i[0]    ; escr_port_01[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.810      ; 4.154      ;
; -1.714 ; d_i[1]    ; escr_port_1c[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.070      ; 2.422      ;
; -1.709 ; d_i[0]    ; escr_port_1a[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.252      ; 2.609      ;
; -1.709 ; d_i[3]    ; escr_port_02[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.896      ; 4.253      ;
; -1.697 ; d_i[0]    ; escr_port_02[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.697      ; 4.066      ;
; -1.688 ; d_i[3]    ; escr_port_1a[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.256      ; 2.634      ;
; -1.683 ; d_i[5]    ; escr_port_05[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.579      ; 1.962      ;
; -1.659 ; d_i[3]    ; escr_port_11[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.133      ; 1.540      ;
; -1.652 ; d_i[4]    ; escr_port_11[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.360      ; 1.774      ;
; -1.649 ; d_i[4]    ; escr_port_02[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.907      ; 4.324      ;
; -1.647 ; d_i[1]    ; escr_port_1a[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.263      ; 2.682      ;
; -1.643 ; d_i[3]    ; escr_port_10[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.114      ; 1.537      ;
; -1.633 ; d_i[7]    ; escr_port_05[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.100      ; 1.533      ;
; -1.627 ; d_i[4]    ; escr_port_1e[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.714      ; 3.153      ;
; -1.626 ; d_i[5]    ; escr_port_1e[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.055      ; 2.495      ;
; -1.621 ; d_i[7]    ; escr_port_1f[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.003      ; 2.448      ;
; -1.608 ; d_i[4]    ; escr_port_1a[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.525      ; 2.983      ;
; -1.608 ; d_i[3]    ; escr_port_04[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.082      ; 1.540      ;
; -1.607 ; d_i[2]    ; escr_port_11[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.330      ; 1.789      ;
; -1.606 ; d_i[3]    ; escr_port_15[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.083      ; 1.543      ;
; -1.600 ; d_i[0]    ; escr_port_10[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.361      ; 1.827      ;
; -1.588 ; d_i[0]    ; escr_port_00[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.867      ; 4.345      ;
; -1.584 ; d_i[5]    ; escr_port_12[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.092      ; 1.574      ;
; -1.575 ; d_i[2]    ; escr_port_1a[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.252      ; 2.743      ;
; -1.572 ; d_i[5]    ; escr_port_1f[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.002      ; 2.496      ;
; -1.571 ; d_i[2]    ; escr_port_1e[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.052      ; 2.547      ;
; -1.570 ; d_i[0]    ; escr_port_1c[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.070      ; 2.566      ;
; -1.569 ; d_i[1]    ; escr_port_1f[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.711      ; 3.208      ;
; -1.565 ; d_i[3]    ; escr_port_1d[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.713      ; 2.214      ;
; -1.558 ; d_i[5]    ; escr_port_1b[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.125      ; 2.633      ;
; -1.558 ; d_i[1]    ; escr_port_19[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.306      ; 2.814      ;
; -1.557 ; d_i[3]    ; escr_port_13[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.724      ; 2.233      ;
; -1.548 ; d_i[1]    ; escr_port_1b[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.503      ; 3.021      ;
; -1.538 ; d_i[1]    ; escr_port_13[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.779      ; 2.307      ;
; -1.534 ; d_i[7]    ; escr_port_1e[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.537      ; 3.069      ;
; -1.530 ; d_i[0]    ; escr_port_04[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.267      ; 1.803      ;
; -1.520 ; d_i[7]    ; escr_port_00[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.877      ; 4.423      ;
; -1.520 ; d_i[6]    ; escr_port_05[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.404      ; 1.950      ;
; -1.517 ; d_i[5]    ; escr_port_1c[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.607      ; 3.156      ;
; -1.515 ; d_i[4]    ; escr_port_1b[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.119      ; 2.670      ;
; -1.512 ; d_i[3]    ; escr_port_14[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.980      ; 1.534      ;
; -1.511 ; d_i[4]    ; escr_port_1c[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.586      ; 3.141      ;
; -1.511 ; d_i[2]    ; escr_port_12[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.597      ; 2.152      ;
; -1.508 ; d_i[6]    ; escr_port_14[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.273      ; 1.831      ;
; -1.506 ; d_i[2]    ; escr_port_1c[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.575      ; 3.135      ;
; -1.505 ; d_i[0]    ; escr_port_18[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.035      ; 2.596      ;
; -1.502 ; d_i[4]    ; escr_port_12[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.617      ; 2.181      ;
; -1.499 ; d_i[6]    ; escr_port_01[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.640      ; 4.207      ;
; -1.496 ; d_i[1]    ; escr_port_02[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.697      ; 4.267      ;
; -1.494 ; d_i[2]    ; escr_port_1f[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.004      ; 2.576      ;
; -1.493 ; d_i[1]    ; escr_port_04[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.959      ; 1.532      ;
; -1.493 ; d_i[4]    ; escr_port_01[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.647      ; 4.220      ;
; -1.491 ; d_i[2]    ; escr_port_15[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.240      ; 1.815      ;
; -1.490 ; d_i[0]    ; escr_port_1b[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.126      ; 2.702      ;
; -1.488 ; d_i[4]    ; escr_port_13[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.957      ; 2.535      ;
; -1.486 ; d_i[3]    ; escr_port_01[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.631      ; 4.211      ;
; -1.485 ; d_i[2]    ; escr_port_1b[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.828      ; 3.409      ;
; -1.482 ; d_i[6]    ; escr_port_02[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.723      ; 4.307      ;
; -1.481 ; d_i[7]    ; escr_port_01[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.649      ; 4.234      ;
; -1.477 ; d_i[0]    ; escr_port_1e[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.056      ; 2.645      ;
; -1.474 ; d_i[6]    ; escr_port_1e[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.054      ; 2.646      ;
; -1.472 ; d_i[4]    ; escr_port_10[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.185      ; 1.779      ;
; -1.470 ; d_i[7]    ; escr_port_1a[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.820      ; 3.416      ;
; -1.470 ; d_i[3]    ; escr_port_1e[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.043      ; 2.639      ;
; -1.462 ; d_i[7]    ; escr_port_11[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.924      ; 1.528      ;
; -1.460 ; d_i[3]    ; escr_port_1f[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.544      ; 3.150      ;
; -1.455 ; d_i[6]    ; escr_port_1b[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.126      ; 2.737      ;
; -1.451 ; d_i[4]    ; escr_port_19[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.923      ; 2.538      ;
; -1.447 ; d_i[7]    ; escr_port_18[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.037      ; 2.656      ;
; -1.446 ; d_i[4]    ; escr_port_1d[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.722      ; 2.342      ;
; -1.443 ; d_i[7]    ; escr_port_04[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.910      ; 1.533      ;
; -1.435 ; d_i[1]    ; escr_port_05[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.875      ; 1.506      ;
; -1.433 ; d_i[2]    ; escr_port_01[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.642      ; 4.275      ;
+--------+-----------+-----------------+-------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'U18|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                             ;
+--------+----------------------------------+----------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -0.228 ; sync:U3|vcnt[7]                  ; osd:U17|int                      ; U1|altpll_component|auto_generated|pll1|clk[0]  ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.034        ; 1.293      ; 1.451      ;
; -0.166 ; sync:U3|vcnt[3]                  ; osd:U17|int                      ; U1|altpll_component|auto_generated|pll1|clk[0]  ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.034        ; 1.295      ; 1.515      ;
; -0.119 ; sync:U3|vcnt[6]                  ; osd:U17|int                      ; U1|altpll_component|auto_generated|pll1|clk[0]  ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.034        ; 1.295      ; 1.562      ;
; -0.109 ; sync:U3|vcnt[0]                  ; osd:U17|int                      ; U1|altpll_component|auto_generated|pll1|clk[0]  ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.034        ; 1.295      ; 1.572      ;
; -0.063 ; sync:U3|vcnt[8]                  ; osd:U17|int                      ; U1|altpll_component|auto_generated|pll1|clk[0]  ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.034        ; 1.295      ; 1.618      ;
; -0.043 ; sync:U3|vcnt[4]                  ; osd:U17|int                      ; U1|altpll_component|auto_generated|pll1|clk[0]  ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.034        ; 1.295      ; 1.638      ;
; -0.019 ; sync:U3|vcnt[9]                  ; osd:U17|int                      ; U1|altpll_component|auto_generated|pll1|clk[0]  ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.034        ; 1.295      ; 1.662      ;
; 0.021  ; sync:U3|vcnt[5]                  ; osd:U17|int                      ; U1|altpll_component|auto_generated|pll1|clk[0]  ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.034        ; 1.295      ; 1.702      ;
; 0.156  ; sync:U3|vcnt[1]                  ; osd:U17|int                      ; U1|altpll_component|auto_generated|pll1|clk[0]  ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.034        ; 1.295      ; 1.837      ;
; 0.176  ; sync:U3|vcnt[2]                  ; osd:U17|int                      ; U1|altpll_component|auto_generated|pll1|clk[0]  ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.034        ; 1.295      ; 1.857      ;
; 0.433  ; osd:U17|nz80cpu:u0|cpu_status[7] ; osd:U17|nz80cpu:u0|cpu_status[7] ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 0.746      ;
; 0.453  ; osd:U17|nz80cpu:u0|fetch[8]      ; osd:U17|nz80cpu:u0|fetch[8]      ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.454  ; osd:U17|int                      ; osd:U17|int                      ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; osd:U17|nz80cpu:u0|r[7]          ; osd:U17|nz80cpu:u0|r[7]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; osd:U17|nz80cpu:u0|fetch[6]      ; osd:U17|nz80cpu:u0|fetch[6]      ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; osd:U17|nz80cpu:u0|cpu_status[2] ; osd:U17|nz80cpu:u0|cpu_status[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; osd:U17|nz80cpu:u0|cpu_status[3] ; osd:U17|nz80cpu:u0|cpu_status[3] ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; osd:U17|nz80cpu:u0|fetch[9]      ; osd:U17|nz80cpu:u0|fetch[9]      ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.763  ; osd:U17|nz80cpu:u0|r[5]          ; osd:U17|nz80cpu:u0|r[5]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.055      ;
; 0.766  ; osd:U17|nz80cpu:u0|r[4]          ; osd:U17|nz80cpu:u0|r[4]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.058      ;
; 0.769  ; osd:U17|nz80cpu:u0|cpu_status[7] ; osd:U17|nz80cpu:u0|cpu_status[6] ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.082      ;
; 0.890  ; osd:U17|nz80cpu:u0|r[6]          ; osd:U17|nz80cpu:u0|r[6]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.182      ;
; 1.119  ; osd:U17|nz80cpu:u0|r[3]          ; osd:U17|nz80cpu:u0|r[4]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.411      ;
; 1.119  ; osd:U17|nz80cpu:u0|r[2]          ; osd:U17|nz80cpu:u0|r[4]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.411      ;
; 1.127  ; osd:U17|nz80cpu:u0|r[4]          ; osd:U17|nz80cpu:u0|r[5]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.419      ;
; 1.164  ; osd:U17|nz80cpu:u0|r[3]          ; osd:U17|nz80cpu:u0|r[3]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.456      ;
; 1.168  ; osd:U17|nz80cpu:u0|r[0]          ; osd:U17|nz80cpu:u0|r[0]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.460      ;
; 1.168  ; osd:U17|nz80cpu:u0|r[1]          ; osd:U17|nz80cpu:u0|r[1]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.460      ;
; 1.213  ; osd:U17|nz80cpu:u0|cpu_status[8] ; osd:U17|nz80cpu:u0|fetch[6]      ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.505      ;
; 1.250  ; osd:U17|nz80cpu:u0|r[3]          ; osd:U17|nz80cpu:u0|r[5]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.542      ;
; 1.250  ; osd:U17|nz80cpu:u0|r[2]          ; osd:U17|nz80cpu:u0|r[5]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.542      ;
; 1.261  ; osd:U17|nz80cpu:u0|r[1]          ; osd:U17|nz80cpu:u0|r[4]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.553      ;
; 1.278  ; osd:U17|nz80cpu:u0|r[0]          ; osd:U17|nz80cpu:u0|r[4]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.570      ;
; 1.311  ; port_7ffd_reg[7]                 ; osd:U17|nz80cpu:u0|alu161[7]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.148      ; 1.695      ;
; 1.354  ; osd:U17|nz80cpu:u0|fetch[6]      ; osd:U17|nz80cpu:u0|cpu_status[7] ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.601      ; 2.167      ;
; 1.364  ; port_7ffd_reg[2]                 ; osd:U17|nz80cpu:u0|alu161[2]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.166      ; 1.766      ;
; 1.387  ; osd:U17|nz80cpu:u0|r[2]          ; osd:U17|nz80cpu:u0|r[2]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.679      ;
; 1.392  ; osd:U17|nz80cpu:u0|r[1]          ; osd:U17|nz80cpu:u0|r[5]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.684      ;
; 1.394  ; port_xxfe_reg[3]                 ; osd:U17|nz80cpu:u0|alu161[3]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.166      ; 1.796      ;
; 1.409  ; osd:U17|nz80cpu:u0|r[0]          ; osd:U17|nz80cpu:u0|r[5]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.701      ;
; 1.444  ; port_7ffd_reg[4]                 ; osd:U17|nz80cpu:u0|alu161[4]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.162      ; 1.842      ;
; 1.454  ; port_7ffd_reg[6]                 ; osd:U17|nz80cpu:u0|alu161[6]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.162      ; 1.852      ;
; 1.478  ; osd:U17|nz80cpu:u0|fetch[3]      ; osd:U17|nz80cpu:u0|cpu_status[8] ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.773      ;
; 1.490  ; osd:U17|nz80cpu:u0|r[2]          ; osd:U17|nz80cpu:u0|r[3]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.782      ;
; 1.512  ; osd:U17|nz80cpu:u0|r[0]          ; osd:U17|nz80cpu:u0|r[1]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.804      ;
; 1.517  ; osd:U17|nz80cpu:u0|r[5]          ; osd:U17|nz80cpu:u0|r[6]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.809      ;
; 1.535  ; osd:U17|nz80cpu:u0|r[4]          ; osd:U17|nz80cpu:u0|r[6]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.827      ;
; 1.545  ; osd:U17|nz80cpu:u0|flg[5]        ; osd:U17|nz80cpu:u0|flg[13]       ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 1.833      ;
; 1.632  ; osd:U17|nz80cpu:u0|r[1]          ; osd:U17|nz80cpu:u0|r[3]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.924      ;
; 1.649  ; osd:U17|nz80cpu:u0|r[0]          ; osd:U17|nz80cpu:u0|r[3]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.941      ;
; 1.658  ; osd:U17|nz80cpu:u0|r[3]          ; osd:U17|nz80cpu:u0|r[6]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.950      ;
; 1.658  ; osd:U17|nz80cpu:u0|r[2]          ; osd:U17|nz80cpu:u0|r[6]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.950      ;
; 1.710  ; osd:U17|nz80cpu:u0|cpu_status[9] ; osd:U17|nz80cpu:u0|fetch[6]      ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.002      ;
; 1.759  ; osd:U17|nz80cpu:u0|r[1]          ; osd:U17|nz80cpu:u0|r[2]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.051      ;
; 1.776  ; osd:U17|nz80cpu:u0|r[0]          ; osd:U17|nz80cpu:u0|r[2]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.068      ;
; 1.777  ; osd:U17|nz80cpu:u0|fetch[9]      ; osd:U17|nz80cpu:u0|cpu_status[6] ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.612      ; 2.601      ;
; 1.800  ; osd:U17|nz80cpu:u0|r[1]          ; osd:U17|nz80cpu:u0|r[6]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.092      ;
; 1.817  ; osd:U17|nz80cpu:u0|r[0]          ; osd:U17|nz80cpu:u0|r[6]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.109      ;
; 1.863  ; osd:U17|nz80cpu:u0|stage[0]      ; osd:U17|nz80cpu:u0|stage[0]      ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.156      ;
; 1.866  ; port_7ffd_reg[4]                 ; osd:U17|nz80cpu:u0|reg_xx[12]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.162      ; 2.264      ;
; 1.891  ; osd:U17|nz80cpu:u0|fetch[3]      ; osd:U17|nz80cpu:u0|cpu_status[7] ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.604      ; 2.707      ;
; 1.892  ; osd:U17|nz80cpu:u0|fetch[3]      ; osd:U17|nz80cpu:u0|cpu_status[6] ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.604      ; 2.708      ;
; 1.893  ; osd:U17|nz80cpu:u0|cpu_status[9] ; osd:U17|nz80cpu:u0|fetch[2]      ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.096      ; 2.201      ;
; 1.938  ; osd:U17|nz80cpu:u0|cpu_status[7] ; osd:U17|nz80cpu:u0|flg[10]       ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.104      ; 2.254      ;
; 1.984  ; osd:U17|nz80cpu:u0|cpu_status[7] ; osd:U17|nz80cpu:u0|flg[2]        ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 2.256      ;
; 2.005  ; port_7ffd_reg[1]                 ; osd:U17|nz80cpu:u0|reg_af1[1]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.698      ; 2.939      ;
; 2.044  ; osd:U17|nz80cpu:u0|fetch[8]      ; osd:U17|nz80cpu:u0|cpu_status[6] ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.587      ; 2.843      ;
; 2.044  ; osd:U17|nz80cpu:u0|cpu_status[8] ; osd:U17|nz80cpu:u0|fetch[9]      ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 2.341      ;
; 2.058  ; port_7ffd_reg[6]                 ; osd:U17|nz80cpu:u0|reg_xx[14]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.696      ; 2.990      ;
; 2.127  ; port_7ffd_reg[1]                 ; osd:U17|nz80cpu:u0|alu161[1]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.158      ; 2.521      ;
; 2.131  ; port_7ffd_reg[5]                 ; osd:U17|nz80cpu:u0|alu161[5]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.162      ; 2.529      ;
; 2.136  ; osd:U17|nz80cpu:u0|cpu_status[9] ; osd:U17|nz80cpu:u0|fetch[4]      ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 2.425      ;
; 2.137  ; osd:U17|nz80cpu:u0|cpu_status[1] ; osd:U17|nz80cpu:u0|cpu_status[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.406     ; 1.943      ;
; 2.137  ; osd:U17|nz80cpu:u0|cpu_status[1] ; osd:U17|nz80cpu:u0|cpu_status[3] ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.406     ; 1.943      ;
; 2.141  ; port_7ffd_reg[7]                 ; osd:U17|nz80cpu:u0|reg_hl1[7]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.148      ; 2.525      ;
; 2.154  ; port_7ffd_reg[3]                 ; osd:U17|nz80cpu:u0|alu161[3]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.156      ; 2.546      ;
; 2.160  ; port_xxfe_reg[2]                 ; osd:U17|nz80cpu:u0|alu161[2]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.157      ; 2.553      ;
; 2.176  ; osd:U17|nz80cpu:u0|cpu_status[9] ; osd:U17|nz80cpu:u0|fetch[3]      ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 2.465      ;
; 2.213  ; port_7ffd_reg[4]                 ; osd:U17|nz80cpu:u0|reg_tmpSP[4]  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.656      ; 3.105      ;
; 2.214  ; osd:U17|nz80cpu:u0|fetch[8]      ; osd:U17|nz80cpu:u0|cpu_status[7] ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.587      ; 3.013      ;
; 2.215  ; osd:U17|nz80cpu:u0|fetch[9]      ; osd:U17|nz80cpu:u0|stage[1]      ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.107      ; 2.534      ;
; 2.300  ; osd:U17|nz80cpu:u0|cpu_status[8] ; osd:U17|nz80cpu:u0|fetch[8]      ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.095      ; 2.607      ;
; 2.313  ; osd:U17|nz80cpu:u0|flg[13]       ; osd:U17|nz80cpu:u0|flg[13]       ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.605      ;
; 2.327  ; a_i[4]                           ; osd:U17|nz80cpu:u0|alu161[4]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.160      ; 2.723      ;
; 2.361  ; osd:U17|nz80cpu:u0|fetch[9]      ; osd:U17|nz80cpu:u0|cpu_status[8] ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 2.664      ;
; 2.370  ; port_7ffd_reg[7]                 ; osd:U17|nz80cpu:u0|reg_af1[7]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.688      ; 3.294      ;
; 2.384  ; osd:U17|nz80cpu:u0|fetch[9]      ; osd:U17|nz80cpu:u0|stage[0]      ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.107      ; 2.703      ;
; 2.396  ; port_7ffd_reg[7]                 ; osd:U17|nz80cpu:u0|reg_de1[7]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.669      ; 3.301      ;
; 2.404  ; osd:U17|nz80cpu:u0|fetch[8]      ; osd:U17|nz80cpu:u0|fetch[9]      ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 2.687      ;
; 2.408  ; port_xxfe_reg[3]                 ; osd:U17|nz80cpu:u0|reg_ix[11]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.656      ; 3.300      ;
; 2.415  ; osd:U17|nz80cpu:u0|cpu_status[5] ; osd:U17|nz80cpu:u0|reg_iy[4]     ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.118      ; 2.745      ;
; 2.425  ; port_xxfe_reg[3]                 ; osd:U17|nz80cpu:u0|reg_iy[11]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.699      ; 3.360      ;
; 2.431  ; port_7ffd_reg[4]                 ; osd:U17|nz80cpu:u0|reg_af1[12]   ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.694      ; 3.361      ;
; 2.431  ; port_7ffd_reg[2]                 ; osd:U17|nz80cpu:u0|reg_iy[10]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.168      ; 2.835      ;
; 2.445  ; osd:U17|nz80cpu:u0|cpu_status[1] ; osd:U17|nz80cpu:u0|cpu_status[1] ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 2.758      ;
; 2.454  ; osd:U17|nz80cpu:u0|fetch[7]      ; osd:U17|nz80cpu:u0|fetch[7]      ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.747      ;
; 2.458  ; osd:U17|nz80cpu:u0|fetch[9]      ; osd:U17|nz80cpu:u0|fetch[7]      ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 2.776      ;
; 2.469  ; port_7ffd_reg[7]                 ; osd:U17|nz80cpu:u0|reg_af[7]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.645      ; 3.350      ;
; 2.482  ; a_i[6]                           ; osd:U17|nz80cpu:u0|alu161[6]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.160      ; 2.878      ;
; 2.494  ; port_7ffd_reg[7]                 ; osd:U17|nz80cpu:u0|reg_de[7]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.626      ; 3.356      ;
+--------+----------------------------------+----------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'U1|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                                         ;
+--------+------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                                                                                         ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; -0.116 ; U1|altpll_component|auto_generated|pll1|clk[0] ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[1]~DFFHI ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 3.937      ; 3.961      ;
; -0.086 ; U1|altpll_component|auto_generated|pll1|clk[0] ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[0]~DFFHI ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 3.937      ; 3.991      ;
; -0.025 ; U1|altpll_component|auto_generated|pll1|clk[0] ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[1]~DFFLO ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 3.936      ; 4.050      ;
; 0.064  ; U1|altpll_component|auto_generated|pll1|clk[0] ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[0]~DFFLO ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 3.936      ; 4.139      ;
; 0.452  ; hdmi:U2|mod5[1]                                ; hdmi:U2|mod5[1]                                                                                                 ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; hdmi:U2|mod5[2]                                ; hdmi:U2|mod5[2]                                                                                                 ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.082      ; 0.746      ;
; 0.464  ; hdmi:U2|mod5[0]                                ; hdmi:U2|mod5[0]                                                                                                 ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.082      ; 0.758      ;
; 0.494  ; hdmi:U2|mod5[0]                                ; hdmi:U2|mod5[1]                                                                                                 ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.082      ; 0.788      ;
; 0.495  ; hdmi:U2|mod5[0]                                ; hdmi:U2|mod5[2]                                                                                                 ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.082      ; 0.789      ;
; 0.519  ; hdmi:U2|mod5[2]                                ; hdmi:U2|mod5[0]                                                                                                 ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.082      ; 0.813      ;
; 0.697  ; hdmi:U2|shift_b[4]                             ; hdmi:U2|shift_b[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.082      ; 0.991      ;
; 0.697  ; hdmi:U2|shift_b[2]                             ; hdmi:U2|shift_b[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.082      ; 0.991      ;
; 0.697  ; hdmi:U2|shift_g[8]                             ; hdmi:U2|shift_g[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.082      ; 0.991      ;
; 0.697  ; hdmi:U2|shift_g[2]                             ; hdmi:U2|shift_g[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.082      ; 0.991      ;
; 0.697  ; hdmi:U2|shift_g[3]                             ; hdmi:U2|shift_g[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.082      ; 0.991      ;
; 0.698  ; hdmi:U2|shift_b[5]                             ; hdmi:U2|shift_b[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.082      ; 0.992      ;
; 0.698  ; hdmi:U2|shift_g[6]                             ; hdmi:U2|shift_g[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.082      ; 0.992      ;
; 0.698  ; hdmi:U2|shift_g[7]                             ; hdmi:U2|shift_g[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.082      ; 0.992      ;
; 0.698  ; hdmi:U2|shift_r[5]                             ; hdmi:U2|shift_r[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.991      ;
; 0.699  ; hdmi:U2|shift_b[9]                             ; hdmi:U2|shift_b[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.992      ;
; 0.699  ; hdmi:U2|shift_b[3]                             ; hdmi:U2|shift_b[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.082      ; 0.993      ;
; 0.699  ; hdmi:U2|shift_g[4]                             ; hdmi:U2|shift_g[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.082      ; 0.993      ;
; 0.699  ; hdmi:U2|shift_g[5]                             ; hdmi:U2|shift_g[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.082      ; 0.993      ;
; 0.699  ; hdmi:U2|shift_r[2]                             ; hdmi:U2|shift_r[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.992      ;
; 0.699  ; hdmi:U2|shift_r[3]                             ; hdmi:U2|shift_r[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.992      ;
; 0.700  ; hdmi:U2|shift_b[6]                             ; hdmi:U2|shift_b[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.082      ; 0.994      ;
; 0.701  ; hdmi:U2|shift_r[7]                             ; hdmi:U2|shift_r[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 0.994      ;
; 0.739  ; hdmi:U2|mod5[1]                                ; hdmi:U2|mod5[2]                                                                                                 ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.082      ; 1.033      ;
; 0.827  ; hdmi:U2|encoder:enc0|ENCODED[7]                ; hdmi:U2|shift_b[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.170      ; 1.227      ;
; 0.901  ; hdmi:U2|shift_g[9]                             ; hdmi:U2|shift_g[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.082      ; 1.195      ;
; 0.905  ; hdmi:U2|shift_b[8]                             ; hdmi:U2|shift_b[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.198      ;
; 0.907  ; hdmi:U2|shift_r[4]                             ; hdmi:U2|shift_r[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.200      ;
; 0.938  ; hdmi:U2|mod5[2]                                ; hdmi:U2|mod5[1]                                                                                                 ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.082      ; 1.232      ;
; 0.939  ; hdmi:U2|shift_r[6]                             ; hdmi:U2|shift_r[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.232      ;
; 0.956  ; hdmi:U2|encoder:enc1|ENCODED[8]                ; hdmi:U2|shift_g[8]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.173      ; 1.359      ;
; 0.970  ; hdmi:U2|encoder:enc1|ENCODED[9]                ; hdmi:U2|shift_g[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.170      ; 1.370      ;
; 1.040  ; hdmi:U2|mod5[2]                                ; hdmi:U2|shift_r[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.082      ; 1.334      ;
; 1.041  ; hdmi:U2|state.videoDataGuardBand               ; hdmi:U2|shift_r[8]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.168      ; 1.439      ;
; 1.047  ; hdmi:U2|mod5[2]                                ; hdmi:U2|shift_g[8]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.082      ; 1.341      ;
; 1.082  ; hdmi:U2|state.videoDataGuardBand               ; hdmi:U2|shift_r[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.172      ; 1.484      ;
; 1.112  ; hdmi:U2|encoder:enc1|ENCODED[6]                ; hdmi:U2|shift_g[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.174      ; 1.516      ;
; 1.168  ; hdmi:U2|encoder:enc2|ENCODED[0]                ; hdmi:U2|shift_r[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.173      ; 1.571      ;
; 1.179  ; hdmi:U2|encoder:enc2|ENCODED[9]                ; hdmi:U2|shift_r[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.175      ; 1.584      ;
; 1.211  ; hdmi:U2|encoder:enc0|ENCODED[8]                ; hdmi:U2|shift_b[8]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.193      ; 1.634      ;
; 1.211  ; hdmi:U2|encoder:enc0|ENCODED[9]                ; hdmi:U2|shift_b[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.179      ; 1.620      ;
; 1.240  ; hdmi:U2|shift_r[9]                             ; hdmi:U2|shift_r[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.081      ; 1.533      ;
; 1.249  ; hdmi:U2|q_pipe[10][15]                         ; hdmi:U2|shift_b[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.172      ; 1.651      ;
; 1.265  ; hdmi:U2|mod5[2]                                ; hdmi:U2|shift_b[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.082      ; 1.559      ;
; 1.265  ; hdmi:U2|mod5[2]                                ; hdmi:U2|shift_b[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.082      ; 1.559      ;
; 1.265  ; hdmi:U2|mod5[2]                                ; hdmi:U2|shift_b[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.082      ; 1.559      ;
; 1.265  ; hdmi:U2|mod5[2]                                ; hdmi:U2|shift_g[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.082      ; 1.559      ;
; 1.265  ; hdmi:U2|mod5[2]                                ; hdmi:U2|shift_g[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.082      ; 1.559      ;
; 1.265  ; hdmi:U2|mod5[2]                                ; hdmi:U2|shift_g[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.082      ; 1.559      ;
; 1.265  ; hdmi:U2|mod5[2]                                ; hdmi:U2|shift_g[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.082      ; 1.559      ;
; 1.268  ; hdmi:U2|encoder:enc0|ENCODED[5]                ; hdmi:U2|shift_b[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.175      ; 1.673      ;
; 1.269  ; hdmi:U2|q_pipe[10][15]                         ; hdmi:U2|shift_b[8]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.172      ; 1.671      ;
; 1.308  ; hdmi:U2|shift_r[8]                             ; hdmi:U2|shift_r[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.086      ; 1.606      ;
; 1.310  ; hdmi:U2|encoder:enc2|ENCODED[8]                ; hdmi:U2|shift_r[8]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.169      ; 1.709      ;
; 1.316  ; hdmi:U2|encoder:enc2|ENCODED[6]                ; hdmi:U2|shift_r[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.173      ; 1.719      ;
; 1.319  ; hdmi:U2|encoder:enc2|ENCODED[4]                ; hdmi:U2|shift_r[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.173      ; 1.722      ;
; 1.324  ; hdmi:U2|state.videoDataGuardBand               ; hdmi:U2|shift_r[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.172      ; 1.726      ;
; 1.326  ; hdmi:U2|state.videoDataGuardBand               ; hdmi:U2|shift_r[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.172      ; 1.728      ;
; 1.327  ; hdmi:U2|state.videoDataGuardBand               ; hdmi:U2|shift_r[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.172      ; 1.729      ;
; 1.329  ; hdmi:U2|state.videoDataGuardBand               ; hdmi:U2|shift_r[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.172      ; 1.731      ;
; 1.329  ; hdmi:U2|state.videoDataGuardBand               ; hdmi:U2|shift_r[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.172      ; 1.731      ;
; 1.331  ; hdmi:U2|state.videoDataGuardBand               ; hdmi:U2|shift_r[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.172      ; 1.733      ;
; 1.333  ; hdmi:U2|state.videoDataGuardBand               ; hdmi:U2|shift_r[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.172      ; 1.735      ;
; 1.346  ; hdmi:U2|state.dataIslandPreGuard               ; hdmi:U2|shift_g[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.173      ; 1.749      ;
; 1.349  ; hdmi:U2|encoder:enc1|ENCODED[3]                ; hdmi:U2|shift_g[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.168      ; 1.747      ;
; 1.350  ; hdmi:U2|state.dataIslandPreGuard               ; hdmi:U2|shift_g[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.173      ; 1.753      ;
; 1.352  ; hdmi:U2|encoder:enc2|ENCODED[2]                ; hdmi:U2|shift_r[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.173      ; 1.755      ;
; 1.352  ; hdmi:U2|state.dataIslandPreGuard               ; hdmi:U2|shift_g[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.173      ; 1.755      ;
; 1.353  ; hdmi:U2|state.dataIslandPostGuard              ; hdmi:U2|shift_g[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.169      ; 1.752      ;
; 1.360  ; hdmi:U2|state.dataIslandPostGuard              ; hdmi:U2|shift_g[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.169      ; 1.759      ;
; 1.364  ; hdmi:U2|state.dataIslandPreGuard               ; hdmi:U2|shift_r[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.172      ; 1.766      ;
; 1.366  ; hdmi:U2|state.dataIslandPreGuard               ; hdmi:U2|shift_r[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.172      ; 1.768      ;
; 1.366  ; hdmi:U2|state.dataIslandPreGuard               ; hdmi:U2|shift_r[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.172      ; 1.768      ;
; 1.367  ; hdmi:U2|state.dataIslandPostGuard              ; hdmi:U2|shift_g[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.169      ; 1.766      ;
; 1.367  ; hdmi:U2|state.dataIslandPreGuard               ; hdmi:U2|shift_r[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.172      ; 1.769      ;
; 1.368  ; hdmi:U2|state.dataIslandPreGuard               ; hdmi:U2|shift_r[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.172      ; 1.770      ;
; 1.369  ; hdmi:U2|state.dataIslandPreGuard               ; hdmi:U2|shift_r[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.172      ; 1.771      ;
; 1.370  ; hdmi:U2|state.dataIslandPreGuard               ; hdmi:U2|shift_r[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.172      ; 1.772      ;
; 1.370  ; hdmi:U2|state.dataIslandPostGuard              ; hdmi:U2|shift_g[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.169      ; 1.769      ;
; 1.389  ; hdmi:U2|state.dataIslandPostGuard              ; hdmi:U2|shift_g[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.169      ; 1.788      ;
; 1.434  ; hdmi:U2|encoder:enc0|ENCODED[6]                ; hdmi:U2|shift_b[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.170      ; 1.834      ;
; 1.445  ; hdmi:U2|q_pipe[10][15]                         ; hdmi:U2|shift_b[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.172      ; 1.847      ;
; 1.451  ; hdmi:U2|encoder:enc0|ENCODED[2]                ; hdmi:U2|shift_b[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.170      ; 1.851      ;
; 1.485  ; hdmi:U2|mod5[2]                                ; hdmi:U2|shift_r[8]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.077      ; 1.774      ;
; 1.493  ; hdmi:U2|shift_b[7]                             ; hdmi:U2|shift_b[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.086      ; 1.791      ;
; 1.514  ; hdmi:U2|state.videoDataGuardBand               ; hdmi:U2|shift_r[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.173      ; 1.917      ;
; 1.519  ; hdmi:U2|encoder:enc1|ENCODED[2]                ; hdmi:U2|shift_g[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.173      ; 1.922      ;
; 1.530  ; hdmi:U2|encoder:enc2|ENCODED[5]                ; hdmi:U2|shift_r[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.173      ; 1.933      ;
; 1.536  ; hdmi:U2|shift_b[0]                             ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[2]~DFFHI ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.693      ;
; 1.537  ; hdmi:U2|encoder:enc2|ENCODED[1]                ; hdmi:U2|shift_r[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.174      ; 1.941      ;
; 1.541  ; hdmi:U2|state.dataIslandPreGuard               ; hdmi:U2|shift_g[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.168      ; 1.939      ;
; 1.552  ; hdmi:U2|encoder:enc2|ENCODED[3]                ; hdmi:U2|shift_r[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.173      ; 1.955      ;
; 1.552  ; hdmi:U2|encoder:enc2|ENCODED[7]                ; hdmi:U2|shift_r[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.173      ; 1.955      ;
; 1.558  ; hdmi:U2|shift_g[0]                             ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[4]~DFFHI ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.034      ; 1.714      ;
; 1.570  ; hdmi:U2|encoder:enc1|ENCODED[4]                ; hdmi:U2|shift_g[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.173      ; 1.973      ;
; 1.576  ; hdmi:U2|mod5[2]                                ; hdmi:U2|shift_g[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.077      ; 1.865      ;
+--------+------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK_50MHZ'                                                                                                                                                                                ;
+-------+---------------------------------------------------+---------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                           ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+---------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; 0.329 ; reset_n_i                                         ; deserializer:U14|device_id[2]                     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.697      ; 2.340      ;
; 0.329 ; reset_n_i                                         ; deserializer:U14|device_id[5]                     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.697      ; 2.340      ;
; 0.329 ; reset_n_i                                         ; deserializer:U14|device_id[3]                     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.697      ; 2.340      ;
; 0.329 ; reset_n_i                                         ; deserializer:U14|device_id[4]                     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.697      ; 2.340      ;
; 0.329 ; reset_n_i                                         ; deserializer:U14|device_id[6]                     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.697      ; 2.340      ;
; 0.329 ; reset_n_i                                         ; deserializer:U14|device_id[0]                     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.697      ; 2.340      ;
; 0.329 ; reset_n_i                                         ; deserializer:U14|device_id[1]                     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.697      ; 2.340      ;
; 0.329 ; reset_n_i                                         ; deserializer:U14|device_id[7]                     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.697      ; 2.340      ;
; 0.453 ; deserializer:U14|keys[10][4]                      ; deserializer:U14|keys[10][4]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; deserializer:U14|keys[10][3]                      ; deserializer:U14|keys[10][3]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; deserializer:U14|keys[11][1]                      ; deserializer:U14|keys[11][1]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; deserializer:U14|keys[11][0]                      ; deserializer:U14|keys[11][0]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; deserializer:U14|receiver:inst_rx|rx_bit_count[0] ; deserializer:U14|receiver:inst_rx|rx_bit_count[0] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; deserializer:U14|receiver:inst_rx|rx_bit_count[2] ; deserializer:U14|receiver:inst_rx|rx_bit_count[2] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; deserializer:U14|receiver:inst_rx|rx_bit_count[1] ; deserializer:U14|receiver:inst_rx|rx_bit_count[1] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; deserializer:U14|receiver:inst_rx|rx_bit_count[3] ; deserializer:U14|receiver:inst_rx|rx_bit_count[3] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; deserializer:U14|keys[9][0]                       ; deserializer:U14|keys[9][0]                       ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; deserializer:U14|keys[9][4]                       ; deserializer:U14|keys[9][4]                       ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; deserializer:U14|keys[10][0]                      ; deserializer:U14|keys[10][0]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; deserializer:U14|keys[10][1]                      ; deserializer:U14|keys[10][1]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; deserializer:U14|keys[10][2]                      ; deserializer:U14|keys[10][2]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; deserializer:U14|keys[9][1]                       ; deserializer:U14|keys[9][1]                       ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; deserializer:U14|keys[9][2]                       ; deserializer:U14|keys[9][2]                       ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; deserializer:U14|keys[9][3]                       ; deserializer:U14|keys[9][3]                       ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; deserializer:U14|count[0]                         ; deserializer:U14|count[0]                         ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; deserializer:U14|count[1]                         ; deserializer:U14|count[1]                         ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; deserializer:U14|count[2]                         ; deserializer:U14|count[2]                         ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; deserializer:U14|count[3]                         ; deserializer:U14|count[3]                         ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 0.746      ;
; 0.480 ; reset_n_i                                         ; deserializer:U14|receiver:inst_rx|rx_shift_reg[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.694      ; 2.488      ;
; 0.480 ; reset_n_i                                         ; deserializer:U14|receiver:inst_rx|rx_shift_reg[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.694      ; 2.488      ;
; 0.480 ; reset_n_i                                         ; deserializer:U14|receiver:inst_rx|rx_shift_reg[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.694      ; 2.488      ;
; 0.480 ; reset_n_i                                         ; deserializer:U14|receiver:inst_rx|rx_shift_reg[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.694      ; 2.488      ;
; 0.480 ; reset_n_i                                         ; deserializer:U14|receiver:inst_rx|rx_shift_reg[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.694      ; 2.488      ;
; 0.480 ; reset_n_i                                         ; deserializer:U14|receiver:inst_rx|rx_shift_reg[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.694      ; 2.488      ;
; 0.480 ; reset_n_i                                         ; deserializer:U14|receiver:inst_rx|rx_shift_reg[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.694      ; 2.488      ;
; 0.480 ; reset_n_i                                         ; deserializer:U14|receiver:inst_rx|rx_shift_reg[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.694      ; 2.488      ;
; 0.491 ; deserializer:U14|y1[7]                            ; deserializer:U14|y1[7]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.081      ; 0.784      ;
; 0.510 ; deserializer:U14|z1[3]                            ; deserializer:U14|z1[3]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 0.802      ;
; 0.527 ; deserializer:U14|receiver:inst_rx|rx_shift_reg[1] ; deserializer:U14|receiver:inst_rx|rx_shift_reg[0] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 0.819      ;
; 0.527 ; deserializer:U14|receiver:inst_rx|rx_buffer[5]    ; deserializer:U14|device_id[5]                     ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 0.819      ;
; 0.528 ; deserializer:U14|receiver:inst_rx|rx_shift_reg[7] ; deserializer:U14|receiver:inst_rx|rx_shift_reg[6] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 0.820      ;
; 0.529 ; deserializer:U14|receiver:inst_rx|rx_buffer[6]    ; deserializer:U14|device_id[6]                     ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 0.821      ;
; 0.529 ; deserializer:U14|count[1]                         ; deserializer:U14|count[2]                         ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 0.821      ;
; 0.710 ; deserializer:U14|receiver:inst_rx|rx_buffer[4]    ; deserializer:U14|device_id[4]                     ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 1.002      ;
; 0.733 ; deserializer:U14|receiver:inst_rx|rx_shift_reg[1] ; deserializer:U14|receiver:inst_rx|rx_buffer[1]    ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.083      ; 1.028      ;
; 0.733 ; deserializer:U14|receiver:inst_rx|rx_buffer[2]    ; deserializer:U14|device_id[2]                     ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 1.025      ;
; 0.738 ; deserializer:U14|receiver:inst_rx|rx_shift_reg[2] ; deserializer:U14|receiver:inst_rx|rx_buffer[2]    ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.083      ; 1.033      ;
; 0.745 ; deserializer:U14|z0[2]                            ; deserializer:U14|z0[2]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.081      ; 1.038      ;
; 0.746 ; deserializer:U14|y0[2]                            ; deserializer:U14|y0[2]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 1.038      ;
; 0.748 ; deserializer:U14|y0[1]                            ; deserializer:U14|y0[1]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 1.040      ;
; 0.758 ; deserializer:U14|count[0]                         ; deserializer:U14|count[1]                         ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 1.050      ;
; 0.761 ; deserializer:U14|x0[7]                            ; deserializer:U14|x0[7]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; deserializer:U14|y1[4]                            ; deserializer:U14|y1[4]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; deserializer:U14|y1[6]                            ; deserializer:U14|y1[6]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; deserializer:U14|x1[2]                            ; deserializer:U14|x1[2]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; deserializer:U14|x0[6]                            ; deserializer:U14|x0[6]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; deserializer:U14|y1[2]                            ; deserializer:U14|y1[2]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; deserializer:U14|x1[1]                            ; deserializer:U14|x1[1]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; deserializer:U14|x1[3]                            ; deserializer:U14|x1[3]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; deserializer:U14|x1[4]                            ; deserializer:U14|x1[4]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; deserializer:U14|x0[2]                            ; deserializer:U14|x0[2]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; deserializer:U14|x0[3]                            ; deserializer:U14|x0[3]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; deserializer:U14|x0[4]                            ; deserializer:U14|x0[4]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; deserializer:U14|y0[3]                            ; deserializer:U14|y0[3]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 1.057      ;
; 0.766 ; deserializer:U14|z1[1]                            ; deserializer:U14|z1[1]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; deserializer:U14|z0[0]                            ; deserializer:U14|z0[0]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; deserializer:U14|y1[1]                            ; deserializer:U14|y1[1]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; deserializer:U14|y1[5]                            ; deserializer:U14|y1[5]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; deserializer:U14|x0[1]                            ; deserializer:U14|x0[1]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.081      ; 1.059      ;
; 0.769 ; deserializer:U14|y0[7]                            ; deserializer:U14|y0[7]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 1.061      ;
; 0.769 ; deserializer:U14|x1[7]                            ; deserializer:U14|x1[7]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.081      ; 1.062      ;
; 0.782 ; deserializer:U14|x1[0]                            ; deserializer:U14|x1[0]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.081      ; 1.075      ;
; 0.784 ; deserializer:U14|y1[0]                            ; deserializer:U14|y1[0]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.081      ; 1.077      ;
; 0.784 ; deserializer:U14|x0[0]                            ; deserializer:U14|x0[0]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.081      ; 1.077      ;
; 0.792 ; deserializer:U14|y0[0]                            ; deserializer:U14|y0[0]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 1.084      ;
; 0.814 ; deserializer:U14|receiver:inst_rx|rx_shift_reg[6] ; deserializer:U14|receiver:inst_rx|rx_shift_reg[5] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 1.106      ;
; 0.814 ; deserializer:U14|receiver:inst_rx|rx_shift_reg[5] ; deserializer:U14|receiver:inst_rx|rx_shift_reg[4] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 1.106      ;
; 0.816 ; deserializer:U14|receiver:inst_rx|rx_shift_reg[2] ; deserializer:U14|receiver:inst_rx|rx_shift_reg[1] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 1.108      ;
; 0.817 ; deserializer:U14|receiver:inst_rx|rx_shift_reg[4] ; deserializer:U14|receiver:inst_rx|rx_shift_reg[3] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 1.109      ;
; 0.818 ; deserializer:U14|receiver:inst_rx|rx_shift_reg[3] ; deserializer:U14|receiver:inst_rx|rx_shift_reg[2] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 1.110      ;
; 0.818 ; deserializer:U14|receiver:inst_rx|rx_bit_count[0] ; deserializer:U14|receiver:inst_rx|rx_bit_count[1] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 1.110      ;
; 0.926 ; deserializer:U14|count[1]                         ; deserializer:U14|count[3]                         ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 1.218      ;
; 0.927 ; deserializer:U14|receiver:inst_rx|rx_shift_reg[5] ; deserializer:U14|receiver:inst_rx|rx_buffer[5]    ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.083      ; 1.222      ;
; 0.937 ; deserializer:U14|receiver:inst_rx|rx_bit_count[0] ; deserializer:U14|receiver:inst_rx|rx_bit_count[2] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 1.229      ;
; 0.945 ; deserializer:U14|y0[4]                            ; deserializer:U14|y0[4]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 1.237      ;
; 0.952 ; deserializer:U14|receiver:inst_rx|rx_buffer[1]    ; deserializer:U14|device_id[1]                     ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 1.244      ;
; 0.961 ; deserializer:U14|z1[2]                            ; deserializer:U14|z1[2]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 1.253      ;
; 0.971 ; deserializer:U14|receiver:inst_rx|rx_shift_reg[4] ; deserializer:U14|receiver:inst_rx|rx_buffer[4]    ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.083      ; 1.266      ;
; 0.983 ; deserializer:U14|receiver:inst_rx|rx_buffer[7]    ; deserializer:U14|device_id[7]                     ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 1.275      ;
; 1.014 ; deserializer:U14|receiver:inst_rx|rx_shift_reg[7] ; deserializer:U14|receiver:inst_rx|rx_buffer[7]    ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.084      ; 1.310      ;
; 1.017 ; deserializer:U14|count[0]                         ; deserializer:U14|count[2]                         ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 1.309      ;
; 1.026 ; deserializer:U14|y0[6]                            ; deserializer:U14|y0[6]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 1.318      ;
; 1.033 ; deserializer:U14|y0[5]                            ; deserializer:U14|y0[5]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 1.325      ;
; 1.034 ; deserializer:U14|x1[5]                            ; deserializer:U14|x1[5]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.081      ; 1.327      ;
; 1.043 ; deserializer:U14|z0[3]                            ; deserializer:U14|z0[3]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.081      ; 1.336      ;
; 1.061 ; deserializer:U14|receiver:inst_rx|rx_bit_count[1] ; deserializer:U14|receiver:inst_rx|rx_bit_count[3] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 1.353      ;
; 1.100 ; deserializer:U14|z0[0]                            ; deserializer:U14|z0[1]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; deserializer:U14|z0[2]                            ; deserializer:U14|z0[3]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.081      ; 1.393      ;
; 1.101 ; deserializer:U14|y0[1]                            ; deserializer:U14|y0[2]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 1.393      ;
; 1.103 ; deserializer:U14|z1[0]                            ; deserializer:U14|z1[0]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.080      ; 1.395      ;
+-------+---------------------------------------------------+---------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'U1|altpll_component|auto_generated|pll1|clk[2]'                                                                                                                  ;
+-------+---------------------+---------------------+-------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock                                    ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+-------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.403 ; a_i[0]              ; sdram:U7|address[0] ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.289      ; 1.265      ;
; 0.428 ; a_i[0]              ; sdram:U7|address[0] ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.289      ; 1.286      ;
; 0.432 ; st[0]               ; st[0]               ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; st[1]               ; st[1]               ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.102      ; 0.746      ;
; 0.434 ; sdr_rd              ; sdr_rd              ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.100      ; 0.746      ;
; 0.452 ; sdr_rfsh            ; sdr_rfsh            ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; sdram:U7|sdr_dqm    ; sdram:U7|sdr_dqm    ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 0.746      ;
; 0.455 ; sdram:U7|idle1      ; sdram:U7|idle1      ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; sdram:U7|state[0]   ; sdram:U7|state[0]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.079      ; 0.746      ;
; 0.554 ; sdram:U7|state[0]   ; sdram:U7|idle1      ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.079      ; 0.845      ;
; 0.763 ; sdram:U7|state[1]   ; sdram:U7|sdr_cmd[0] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.079      ; 1.054      ;
; 0.783 ; st[1]               ; st[0]               ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.102      ; 1.097      ;
; 0.788 ; sdram:U7|address[5] ; sdram:U7|sdr_a[5]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.543      ; 1.543      ;
; 0.790 ; st[0]               ; st[1]               ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.102      ; 1.104      ;
; 0.802 ; sdram:U7|state[2]   ; sdram:U7|sdr_cmd[0] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.079      ; 1.093      ;
; 0.804 ; a_i[1]              ; sdram:U7|address[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.142     ; 1.024      ;
; 0.819 ; a_i[4]              ; sdram:U7|address[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.141     ; 1.040      ;
; 0.822 ; a_i[8]              ; sdram:U7|address[8] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.142     ; 1.042      ;
; 0.829 ; a_i[2]              ; sdram:U7|address[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.142     ; 1.049      ;
; 0.928 ; d_i[3]              ; sdram:U7|data[3]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.122     ; 1.168      ;
; 0.932 ; sdram:U7|state[4]   ; sdram:U7|state[0]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.079      ; 1.223      ;
; 0.950 ; sdram:U7|data[0]    ; sdram:U7|sdr_dq[0]  ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.368     ; 0.794      ;
; 0.950 ; sdram:U7|data[3]    ; sdram:U7|sdr_dq[3]  ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.368     ; 0.794      ;
; 0.952 ; sdram:U7|data[2]    ; sdram:U7|sdr_dq[2]  ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.368     ; 0.796      ;
; 0.971 ; sdram:U7|state[0]   ; sdram:U7|state[1]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.079      ; 1.262      ;
; 0.974 ; sdram:U7|state[0]   ; sdram:U7|state[3]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.079      ; 1.265      ;
; 0.986 ; sdram:U7|address[9] ; sdram:U7|sdr_a[9]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.099      ; 1.297      ;
; 0.990 ; sdram:U7|state[0]   ; sdram:U7|state[2]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.079      ; 1.281      ;
; 0.991 ; sdram:U7|state[0]   ; sdram:U7|state[4]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.079      ; 1.282      ;
; 0.992 ; sdram:U7|address[7] ; sdram:U7|sdr_a[7]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.099      ; 1.303      ;
; 1.012 ; sdr_wr              ; sdr_rd              ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.100      ; 1.324      ;
; 1.014 ; d_i[2]              ; sdram:U7|data[2]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.111     ; 1.265      ;
; 1.054 ; sdram:U7|state[3]   ; sdram:U7|state[0]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.079      ; 1.345      ;
; 1.071 ; a_i[10]             ; sdram:U7|sdr_ba[0]  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.048     ; 1.385      ;
; 1.107 ; sdram:U7|state[4]   ; sdram:U7|state[3]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.079      ; 1.398      ;
; 1.108 ; d_i[6]              ; sdram:U7|data[6]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.103     ; 1.367      ;
; 1.136 ; d_i[0]              ; sdram:U7|data[0]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.109     ; 1.389      ;
; 1.166 ; d_i[1]              ; sdram:U7|data[1]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.048     ; 1.480      ;
; 1.176 ; d_i[7]              ; sdram:U7|data[7]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.050     ; 1.488      ;
; 1.178 ; d_i[4]              ; sdram:U7|data[4]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.051     ; 1.489      ;
; 1.206 ; sdram:U7|state[3]   ; sdram:U7|sdr_cmd[0] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.079      ; 1.497      ;
; 1.218 ; a_i[5]              ; sdram:U7|address[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.561     ; 1.019      ;
; 1.222 ; sdram:U7|address[3] ; sdram:U7|sdr_a[3]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.565      ; 1.999      ;
; 1.235 ; sdram:U7|state[4]   ; sdram:U7|sdr_ba[1]  ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.077      ; 1.524      ;
; 1.244 ; a_i[3]              ; sdram:U7|address[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.590     ; 1.016      ;
; 1.249 ; sdram:U7|state[4]   ; sdram:U7|idle1      ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.079      ; 1.540      ;
; 1.266 ; sdram:U7|state[4]   ; sdram:U7|state[2]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.079      ; 1.557      ;
; 1.268 ; sdram:U7|state[4]   ; sdram:U7|state[1]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.079      ; 1.559      ;
; 1.310 ; a_i[13]             ; sdram:U7|sdr_a[1]   ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.094     ; 1.578      ;
; 1.314 ; d_i[5]              ; sdram:U7|data[5]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.103     ; 1.573      ;
; 1.345 ; sdr_wr              ; sdr_wr              ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.100      ; 1.657      ;
; 1.353 ; sdram:U7|state[0]   ; sdram:U7|sdr_cmd[0] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.079      ; 1.644      ;
; 1.355 ; sdram:U7|state[2]   ; sdram:U7|idle1      ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.079      ; 1.646      ;
; 1.387 ; sdram:U7|state[4]   ; sdram:U7|sdr_cmd[0] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.079      ; 1.678      ;
; 1.401 ; a_i[9]              ; sdram:U7|address[9] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.089     ; 1.674      ;
; 1.403 ; sdram:U7|state[2]   ; sdram:U7|state[0]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.079      ; 1.694      ;
; 1.440 ; sdram:U7|state[1]   ; sdram:U7|sdr_a[3]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.559      ; 2.211      ;
; 1.478 ; sdram:U7|state[0]   ; sdram:U7|sdr_cmd[1] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.097      ; 1.787      ;
; 1.499 ; sdram:U7|data[5]    ; sdram:U7|sdr_dq[5]  ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.367     ; 1.344      ;
; 1.511 ; sdram:U7|state[2]   ; sdram:U7|sdr_cmd[1] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.097      ; 1.820      ;
; 1.524 ; sdram:U7|state[1]   ; sdram:U7|idle1      ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.079      ; 1.815      ;
; 1.533 ; sdram:U7|state[3]   ; sdram:U7|idle1      ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.079      ; 1.824      ;
; 1.535 ; a_i[6]              ; sdram:U7|address[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.579     ; 1.318      ;
; 1.548 ; sdram:U7|state[1]   ; sdram:U7|sdr_cmd[1] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.097      ; 1.857      ;
; 1.566 ; sdram:U7|state[1]   ; sdram:U7|sdr_a[8]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.559      ; 2.337      ;
; 1.569 ; sdram:U7|state[1]   ; sdram:U7|state[0]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.079      ; 1.860      ;
; 1.574 ; sdram:U7|data[4]    ; sdram:U7|sdr_dq[4]  ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.414     ; 1.372      ;
; 1.625 ; mreq_n_i            ; sdr_wr              ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.050     ; 1.937      ;
; 1.634 ; sdram:U7|address[8] ; sdram:U7|sdr_a[8]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.158      ; 2.004      ;
; 1.675 ; sdram:U7|state[4]   ; sdram:U7|state[4]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.079      ; 1.966      ;
; 1.697 ; sdram:U7|state[3]   ; sdram:U7|sdr_a[8]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.559      ; 2.468      ;
; 1.700 ; a_i[7]              ; sdram:U7|address[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.125     ; 1.937      ;
; 1.734 ; sdram:U7|state[2]   ; sdram:U7|state[2]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.079      ; 2.025      ;
; 1.735 ; sdram:U7|state[4]   ; sdram:U7|sdr_cmd[2] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.097      ; 2.044      ;
; 1.739 ; a_i[11]             ; sdram:U7|sdr_ba[1]  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.587     ; 1.514      ;
; 1.744 ; mreq_n_i            ; st[0]               ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.010     ; 2.096      ;
; 1.747 ; a_i[12]             ; sdram:U7|sdr_a[0]   ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.091     ; 2.018      ;
; 1.758 ; sdram:U7|data[6]    ; sdram:U7|sdr_dq[6]  ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.367     ; 1.603      ;
; 1.760 ; mreq_n_i            ; st[1]               ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.010     ; 2.112      ;
; 1.761 ; sdram:U7|state[2]   ; sdram:U7|state[1]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.079      ; 2.052      ;
; 1.762 ; sdram:U7|state[3]   ; sdram:U7|sdr_a[10]  ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.093      ; 2.067      ;
; 1.764 ; sdram:U7|state[2]   ; sdram:U7|state[3]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.079      ; 2.055      ;
; 1.778 ; sdram:U7|state[1]   ; sdram:U7|state[1]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.079      ; 2.069      ;
; 1.781 ; sdram:U7|state[2]   ; sdram:U7|state[4]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.079      ; 2.072      ;
; 1.794 ; sdram:U7|data[1]    ; sdram:U7|sdr_dq[1]  ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.414     ; 1.592      ;
; 1.812 ; sdram:U7|data[7]    ; sdram:U7|sdr_dq[7]  ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.426     ; 1.598      ;
; 1.840 ; sdram:U7|state[3]   ; sdram:U7|sdr_a[3]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.559      ; 2.611      ;
; 1.900 ; sdram:U7|address[0] ; sdram:U7|sdr_a[0]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.565      ; 2.677      ;
; 1.913 ; sdram:U7|state[1]   ; sdram:U7|state[2]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.079      ; 2.204      ;
; 1.914 ; sdram:U7|state[1]   ; sdram:U7|state[4]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.079      ; 2.205      ;
; 1.922 ; sdram:U7|state[3]   ; sdram:U7|state[2]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.079      ; 2.213      ;
; 1.923 ; sdram:U7|state[3]   ; sdram:U7|state[4]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.079      ; 2.214      ;
; 1.925 ; sdram:U7|state[4]   ; sdram:U7|sdr_a[0]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.559      ; 2.696      ;
; 1.925 ; sdram:U7|state[4]   ; sdram:U7|sdr_a[1]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.559      ; 2.696      ;
; 1.925 ; sdram:U7|state[4]   ; sdram:U7|sdr_a[2]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.559      ; 2.696      ;
; 1.925 ; sdram:U7|state[4]   ; sdram:U7|sdr_a[3]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.559      ; 2.696      ;
; 1.925 ; sdram:U7|state[4]   ; sdram:U7|sdr_a[4]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.559      ; 2.696      ;
; 1.925 ; sdram:U7|state[4]   ; sdram:U7|sdr_a[5]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.559      ; 2.696      ;
; 1.925 ; sdram:U7|state[4]   ; sdram:U7|sdr_a[6]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.559      ; 2.696      ;
; 1.925 ; sdram:U7|state[4]   ; sdram:U7|sdr_a[7]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.559      ; 2.696      ;
+-------+---------------------+---------------------+-------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'U18|altpll_component|auto_generated|pll1|clk[2]'                                                                                                                                                                                                     ;
+-------+--------------+---------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node    ; To Node                                                                                                       ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+---------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.434 ; kb_fn[1]     ; kb_fn[1]                                                                                                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.100      ; 0.746      ;
; 0.453 ; kb_fn[7]     ; kb_fn[7]                                                                                                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; kb_fn[5]     ; kb_fn[5]                                                                                                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; trdos        ; trdos                                                                                                         ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; kb_fn[6]     ; kb_fn[6]                                                                                                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 0.746      ;
; 0.483 ; reg_rfsh_n_i ; rfsh_n_i                                                                                                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.099      ; 0.794      ;
; 0.487 ; a_i[10]      ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a13~porta_address_reg0 ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.504      ; 1.245      ;
; 0.497 ; a_i[9]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a15~porta_address_reg0 ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.514      ; 1.265      ;
; 0.501 ; reg_a_i[2]   ; a_i[2]                                                                                                        ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 0.793      ;
; 0.502 ; reg_a_i[8]   ; a_i[8]                                                                                                        ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 0.794      ;
; 0.536 ; a_i[7]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a1~porta_address_reg0  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.482      ; 1.272      ;
; 0.610 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a10~porta_address_reg0       ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.626      ; 2.847      ;
; 0.666 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a21~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.631      ; 2.908      ;
; 0.678 ; reg_m1_n_i   ; m1_n_i                                                                                                        ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.101      ; 0.991      ;
; 0.681 ; a_i[4]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a5~porta_address_reg0  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.482      ; 1.417      ;
; 0.699 ; reg_d_i[3]   ; d_i[3]                                                                                                        ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 0.992      ;
; 0.700 ; reg_wr_n_i   ; wr_n_i                                                                                                        ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 0.993      ;
; 0.700 ; reg_iorq_n_i ; iorq_n_i                                                                                                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 0.993      ;
; 0.700 ; reg_a_i[1]   ; a_i[1]                                                                                                        ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 0.992      ;
; 0.700 ; reg_d_i[1]   ; d_i[1]                                                                                                        ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.081      ; 0.993      ;
; 0.700 ; reg_d_i[0]   ; d_i[0]                                                                                                        ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 0.992      ;
; 0.701 ; reg_d_i[4]   ; d_i[4]                                                                                                        ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 0.993      ;
; 0.712 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a15~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.632      ; 2.955      ;
; 0.724 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a10~porta_address_reg0       ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 1.626      ; 2.965      ;
; 0.725 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a15~porta_address_reg0       ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 1.636      ; 2.976      ;
; 0.730 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a15~porta_address_reg0       ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.636      ; 2.977      ;
; 0.755 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a4~porta_address_reg0        ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.624      ; 2.990      ;
; 0.756 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a7~porta_address_reg0        ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.617      ; 2.984      ;
; 0.758 ; a_i[0]       ; port_xxfe_reg[7]                                                                                              ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 1.215      ; 2.546      ;
; 0.758 ; a_i[0]       ; port_xxfe_reg[6]                                                                                              ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 1.215      ; 2.546      ;
; 0.758 ; a_i[0]       ; port_xxfe_reg[5]                                                                                              ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 1.215      ; 2.546      ;
; 0.758 ; a_i[0]       ; port_xxfe_reg[3]                                                                                              ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 1.215      ; 2.546      ;
; 0.765 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a12~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.620      ; 2.996      ;
; 0.767 ; key[1]       ; kb_fn[1]                                                                                                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.100      ; 1.079      ;
; 0.778 ; a_i[3]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a6~porta_address_reg0  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.485      ; 1.517      ;
; 0.788 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a8~porta_address_reg0  ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.625      ; 3.024      ;
; 0.792 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a10~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.619      ; 3.022      ;
; 0.808 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a15~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 1.632      ; 3.055      ;
; 0.814 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a13~porta_address_reg0       ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.620      ; 3.045      ;
; 0.818 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a20~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.645      ; 3.074      ;
; 0.822 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a21~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 1.631      ; 3.068      ;
; 0.830 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a6~porta_address_reg0  ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.620      ; 3.061      ;
; 0.830 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a11~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.620      ; 3.061      ;
; 0.835 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a9~porta_address_reg0        ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.613      ; 3.059      ;
; 0.838 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a7~porta_address_reg0        ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 1.617      ; 3.070      ;
; 0.839 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a12~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 1.620      ; 3.074      ;
; 0.844 ; a_i[0]       ; port_xxfe_reg[4]                                                                                              ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 1.218      ; 2.635      ;
; 0.846 ; a_i[10]      ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a12~porta_address_reg0 ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.502      ; 1.602      ;
; 0.855 ; a_i[4]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a16~porta_address_reg0 ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.496      ; 1.605      ;
; 0.856 ; a_i[7]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a6~porta_address_reg0  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.466      ; 1.576      ;
; 0.860 ; a_i[4]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a22~porta_address_reg0 ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.477      ; 1.591      ;
; 0.861 ; a_i[4]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a1~porta_address_reg0  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.494      ; 1.609      ;
; 0.861 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a6~porta_address_reg0        ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.612      ; 3.084      ;
; 0.863 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a13~porta_address_reg0       ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 1.620      ; 3.098      ;
; 0.866 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a18~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.645      ; 3.122      ;
; 0.869 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a3~porta_address_reg0        ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.617      ; 3.097      ;
; 0.870 ; a_i[8]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a12~porta_address_reg0 ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.502      ; 1.626      ;
; 0.879 ; a_i[9]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a21~porta_address_reg0 ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.513      ; 1.646      ;
; 0.880 ; a_i[9]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a1~porta_address_reg0  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.524      ; 1.658      ;
; 0.883 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a17~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.603      ; 3.097      ;
; 0.886 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a5~porta_address_reg0        ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.601      ; 3.098      ;
; 0.887 ; a_i[4]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a19~porta_address_reg0 ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.481      ; 1.622      ;
; 0.888 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a4~porta_address_reg0        ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 1.624      ; 3.127      ;
; 0.888 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a23~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.606      ; 3.105      ;
; 0.889 ; a_i[10]      ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a1~porta_address_reg0  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.524      ; 1.667      ;
; 0.895 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a14~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.611      ; 3.117      ;
; 0.897 ; a_i[6]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a22~porta_address_reg0 ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.477      ; 1.628      ;
; 0.897 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a20~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 1.645      ; 3.157      ;
; 0.898 ; a_i[0]       ; port_xxfe_reg[1]                                                                                              ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 1.218      ; 2.689      ;
; 0.898 ; a_i[0]       ; port_xxfe_reg[2]                                                                                              ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 1.218      ; 2.689      ;
; 0.898 ; a_i[0]       ; port_xxfe_reg[0]                                                                                              ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 1.218      ; 2.689      ;
; 0.900 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a11~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 1.620      ; 3.135      ;
; 0.900 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a2~porta_address_reg0  ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.640      ; 3.151      ;
; 0.900 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a0~porta_address_reg0        ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.625      ; 3.136      ;
; 0.901 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a9~porta_address_reg0  ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.611      ; 3.123      ;
; 0.901 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a8~porta_address_reg0        ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.625      ; 3.137      ;
; 0.903 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a22~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.619      ; 3.133      ;
; 0.905 ; reg_a_i[7]   ; a_i[7]                                                                                                        ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.082      ; 1.199      ;
; 0.905 ; a_i[6]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a16~porta_address_reg0 ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.496      ; 1.655      ;
; 0.906 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a9~porta_address_reg0  ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 1.611      ; 3.132      ;
; 0.909 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a6~porta_address_reg0  ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 1.620      ; 3.144      ;
; 0.911 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a0~porta_address_reg0  ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.643      ; 3.165      ;
; 0.913 ; a_i[0]       ; port_xxfe_reg[7]                                                                                              ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.215      ; 2.697      ;
; 0.913 ; a_i[0]       ; port_xxfe_reg[6]                                                                                              ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.215      ; 2.697      ;
; 0.913 ; a_i[0]       ; port_xxfe_reg[5]                                                                                              ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.215      ; 2.697      ;
; 0.913 ; a_i[0]       ; port_xxfe_reg[3]                                                                                              ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.215      ; 2.697      ;
; 0.914 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a3~porta_address_reg0  ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.600      ; 3.125      ;
; 0.923 ; a_i[4]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a13~porta_address_reg0 ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.486      ; 1.663      ;
; 0.926 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a8~porta_address_reg0  ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 1.625      ; 3.166      ;
; 0.929 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a18~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 1.645      ; 3.189      ;
; 0.935 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a4~porta_address_reg0  ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.644      ; 3.190      ;
; 0.936 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a23~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 1.606      ; 3.157      ;
; 0.943 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a10~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 1.619      ; 3.177      ;
; 0.949 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a14~porta_address_reg0       ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 1.603      ; 3.167      ;
; 0.952 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a8~porta_address_reg0        ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 1.625      ; 3.192      ;
; 0.952 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a0~porta_address_reg0        ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 1.625      ; 3.192      ;
; 0.953 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a16~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.638      ; 3.202      ;
; 0.956 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a9~porta_address_reg0        ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 1.613      ; 3.184      ;
; 0.957 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a7~porta_address_reg0  ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.645      ; 3.213      ;
; 0.959 ; a_i[10]      ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a19~porta_address_reg0 ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.511      ; 1.724      ;
+-------+--------------+---------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'U1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                     ;
+-------+-------------------------------------------------------+-------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.452 ; hdmi:U2|state.videoDataPreamble                       ; hdmi:U2|state.videoDataPreamble                       ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; hdmi:U2|state.dataIslandPreamble                      ; hdmi:U2|state.dataIslandPreamble                      ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; hdmi:U2|state.videoDataGuardBand                      ; hdmi:U2|state.videoDataGuardBand                      ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; hdmi:U2|state.dataIslandPreGuard                      ; hdmi:U2|state.dataIslandPreGuard                      ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; hdmi:U2|state.dataIslandPostGuard                     ; hdmi:U2|state.dataIslandPostGuard                     ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; vga_zx:U4|addr_reg[10]                                ; vga_zx:U4|addr_reg[10]                                ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; sync:U3|counter[0]                                    ; sync:U3|counter[0]                                    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; hdmi:U2|hdmidataencoder:dataenc|firstHSyncChange      ; hdmi:U2|hdmidataencoder:dataenc|firstHSyncChange      ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; hdmi:U2|hdmidataencoder:dataenc|oddLine               ; hdmi:U2|hdmidataencoder:dataenc|oddLine               ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; hdmi:U2|hdmidataencoder:dataenc|samplesHead[1]        ; hdmi:U2|hdmidataencoder:dataenc|samplesHead[1]        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[23] ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[23] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[22] ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[22] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[21] ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[21] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[20] ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[20] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[11] ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[11] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[10] ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[10] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[9]  ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[9]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[8]  ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[8]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; hdmi:U2|hdmidataencoder:dataenc|allowGeneration       ; hdmi:U2|hdmidataencoder:dataenc|allowGeneration       ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; hdmi:U2|hdmidataencoder:dataenc|tercData              ; hdmi:U2|hdmidataencoder:dataenc|tercData              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[1]  ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[1]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; hdmi:U2|hdmidataencoder:dataenc|samplesHead[0]        ; hdmi:U2|hdmidataencoder:dataenc|samplesHead[0]        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.758      ;
; 0.482 ; hdmi:U2|hdmidataencoder:dataenc|bchCode[1][4]         ; hdmi:U2|hdmidataencoder:dataenc|bchCode[1][6]         ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.776      ;
; 0.484 ; hdmi:U2|hdmidataencoder:dataenc|bchCode[3][4]         ; hdmi:U2|hdmidataencoder:dataenc|bchCode[3][6]         ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.778      ;
; 0.499 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][29] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][27] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.793      ;
; 0.499 ; hdmi:U2|hdmidataencoder:dataenc|bchCode[2][3]         ; hdmi:U2|hdmidataencoder:dataenc|bchCode[2][5]         ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.793      ;
; 0.499 ; hdmi:U2|q_pipe[8][15]                                 ; hdmi:U2|q_pipe[9][15]                                 ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.793      ;
; 0.499 ; hdmi:U2|q_pipe[7][13]                                 ; hdmi:U2|q_pipe[8][13]                                 ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.793      ;
; 0.499 ; hdmi:U2|q_pipe[8][12]                                 ; hdmi:U2|q_pipe[9][12]                                 ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.793      ;
; 0.500 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][5]  ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][3]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.794      ;
; 0.500 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][2]  ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][0]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.794      ;
; 0.500 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][51] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][49] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.794      ;
; 0.500 ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[14] ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[13] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.793      ;
; 0.500 ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[4]  ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[3]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.793      ;
; 0.500 ; hdmi:U2|q_pipe[1][15]                                 ; hdmi:U2|q_pipe[2][15]                                 ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.794      ;
; 0.500 ; hdmi:U2|q_pipe[2][15]                                 ; hdmi:U2|q_pipe[3][15]                                 ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.794      ;
; 0.500 ; hdmi:U2|q_pipe[4][15]                                 ; hdmi:U2|q_pipe[5][15]                                 ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.794      ;
; 0.500 ; hdmi:U2|q_pipe[1][13]                                 ; hdmi:U2|q_pipe[2][13]                                 ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.794      ;
; 0.500 ; hdmi:U2|q_pipe[3][13]                                 ; hdmi:U2|q_pipe[4][13]                                 ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.794      ;
; 0.500 ; hdmi:U2|q_pipe[4][13]                                 ; hdmi:U2|q_pipe[5][13]                                 ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.794      ;
; 0.500 ; hdmi:U2|q_pipe[3][12]                                 ; hdmi:U2|q_pipe[4][12]                                 ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.794      ;
; 0.500 ; hdmi:U2|q_pipe[5][12]                                 ; hdmi:U2|q_pipe[6][12]                                 ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.794      ;
; 0.500 ; hdmi:U2|q_pipe[6][12]                                 ; hdmi:U2|q_pipe[7][12]                                 ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.794      ;
; 0.500 ; vga_zx:U4|vid_reg[5]                                  ; vga_zx:U4|pixel_reg[5]                                ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.793      ;
; 0.501 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][53] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][51] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][55] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][53] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][51] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][49] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][28] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][26] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.795      ;
; 0.501 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][4]  ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][2]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.795      ;
; 0.501 ; hdmi:U2|hdmidataencoder:dataenc|bchCode[1][3]         ; hdmi:U2|hdmidataencoder:dataenc|bchCode[1][5]         ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.795      ;
; 0.501 ; hdmi:U2|hdmidataencoder:dataenc|bchCode[1][0]         ; hdmi:U2|hdmidataencoder:dataenc|bchCode[1][2]         ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.795      ;
; 0.501 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][27] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][25] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][32] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][30] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][26] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][24] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][2]  ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][0]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[3][2]  ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[3][0]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.795      ;
; 0.501 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[3][51] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[3][49] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.795      ;
; 0.501 ; hdmi:U2|hdmidataencoder:dataenc|bchCode[3][2]         ; hdmi:U2|hdmidataencoder:dataenc|bchCode[3][4]         ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.795      ;
; 0.501 ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[18] ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[17] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; hdmi:U2|hdmidataencoder:dataenc|bchHdr[0]             ; hdmi:U2|hdmidataencoder:dataenc|bchHdr[1]             ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; hdmi:U2|hdmidataencoder:dataenc|bchHdr[2]             ; hdmi:U2|hdmidataencoder:dataenc|bchHdr[3]             ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; hdmi:U2|hdmidataencoder:dataenc|bchHdr[3]             ; hdmi:U2|hdmidataencoder:dataenc|bchHdr[4]             ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; hdmi:U2|q_pipe[3][15]                                 ; hdmi:U2|q_pipe[4][15]                                 ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.795      ;
; 0.501 ; hdmi:U2|q_pipe[5][15]                                 ; hdmi:U2|q_pipe[6][15]                                 ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.795      ;
; 0.501 ; hdmi:U2|q_pipe[2][13]                                 ; hdmi:U2|q_pipe[3][13]                                 ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.795      ;
; 0.501 ; hdmi:U2|q_pipe[8][13]                                 ; hdmi:U2|q_pipe[9][13]                                 ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.795      ;
; 0.501 ; hdmi:U2|q_pipe[4][12]                                 ; hdmi:U2|q_pipe[5][12]                                 ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.795      ;
; 0.502 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][54] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][52] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.795      ;
; 0.502 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][6]  ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][4]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.795      ;
; 0.502 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][51] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][49] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.795      ;
; 0.502 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][53] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][51] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.795      ;
; 0.502 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][31] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][29] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.795      ;
; 0.502 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][29] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][27] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.795      ;
; 0.502 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][27] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][25] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.795      ;
; 0.502 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][54] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][52] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.795      ;
; 0.502 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][50] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][48] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.795      ;
; 0.502 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][26] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][24] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.796      ;
; 0.502 ; hdmi:U2|hdmidataencoder:dataenc|bchCode[1][2]         ; hdmi:U2|hdmidataencoder:dataenc|bchCode[1][4]         ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.796      ;
; 0.502 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][31] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][29] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.795      ;
; 0.502 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][29] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][27] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.795      ;
; 0.502 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][50] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][48] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.796      ;
; 0.502 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][30] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][28] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.795      ;
; 0.502 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[3][55] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[3][53] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.796      ;
; 0.502 ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[19] ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[18] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.795      ;
; 0.502 ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[16] ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[15] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.795      ;
; 0.502 ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[7]  ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[6]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.795      ;
; 0.502 ; hdmi:U2|hdmidataencoder:dataenc|bchHdr[4]             ; hdmi:U2|hdmidataencoder:dataenc|bchHdr[5]             ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.795      ;
; 0.502 ; hdmi:U2|q_pipe[9][12]                                 ; hdmi:U2|q_pipe[10][12]                                ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.796      ;
; 0.503 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][8]  ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][6]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.796      ;
; 0.503 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][2]  ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][0]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.796      ;
; 0.503 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][55] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][53] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.796      ;
; 0.503 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][3]  ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][1]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.796      ;
; 0.503 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][55] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][53] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.797      ;
; 0.503 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][28] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][26] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.796      ;
; 0.503 ; hdmi:U2|hdmidataencoder:dataenc|bchCode[2][2]         ; hdmi:U2|hdmidataencoder:dataenc|bchCode[2][4]         ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.797      ;
; 0.503 ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[3]  ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[2]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.796      ;
; 0.503 ; vga_zx:U4|vid_reg[0]                                  ; vga_zx:U4|pixel_reg[0]                                ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.796      ;
; 0.504 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][50] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][48] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.797      ;
; 0.504 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][3]  ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][1]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.797      ;
; 0.508 ; hdmi:U2|state.dataIslandPostGuard                     ; hdmi:U2|state.controlData                             ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.802      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'a_i[0]'                                                                                                      ;
+--------+-----------+-----------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node         ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -3.356 ; reset_n_i ; escr_port_14[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.521      ; 2.468      ;
; -3.013 ; reset_n_i ; escr_port_15[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.600      ; 2.566      ;
; -2.819 ; reset_n_i ; escr_port_19[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.762      ; 3.078      ;
; -2.629 ; reset_n_i ; escr_port_19[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.761      ; 3.363      ;
; -2.237 ; reset_n_i ; escr_port_04[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.462      ; 2.168      ;
; -2.020 ; reset_n_i ; escr_port_12[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.602      ; 2.121      ;
; -1.912 ; reset_n_i ; escr_port_04[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.614      ; 2.329      ;
; -1.885 ; reset_n_i ; escr_port_10[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.305      ; 2.096      ;
; -1.864 ; reset_n_i ; escr_port_15[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.664      ; 2.600      ;
; -1.742 ; reset_n_i ; escr_port_17[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.937      ; 2.162      ;
; -1.472 ; reset_n_i ; escr_port_16[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.528      ; 2.492      ;
; -1.466 ; reset_n_i ; escr_port_17[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.375      ; 2.588      ;
; -1.353 ; reset_n_i ; escr_port_17[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.511      ; 2.969      ;
; -1.314 ; reset_n_i ; escr_port_17[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.935      ; 2.161      ;
; -1.302 ; reset_n_i ; escr_port_17[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.329      ; 2.570      ;
; -1.288 ; reset_n_i ; escr_port_11[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.261      ; 2.389      ;
; -1.283 ; reset_n_i ; escr_port_17[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.940      ; 2.163      ;
; -1.276 ; reset_n_i ; escr_port_10[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.265      ; 2.388      ;
; -1.122 ; reset_n_i ; escr_port_14[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.500      ; 2.570      ;
; -1.112 ; reset_n_i ; escr_port_14[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.131      ; 2.356      ;
; -1.072 ; reset_n_i ; escr_port_16[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.526      ; 2.527      ;
; -1.069 ; reset_n_i ; escr_port_11[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.613      ; 2.783      ;
; -1.058 ; reset_n_i ; escr_port_04[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.576      ; 2.568      ;
; -1.054 ; reset_n_i ; escr_port_04[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.614      ; 2.602      ;
; -1.029 ; reset_n_i ; escr_port_11[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.627      ; 2.602      ;
; -0.993 ; reset_n_i ; escr_port_10[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.630      ; 2.569      ;
; -0.992 ; reset_n_i ; escr_port_15[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.665      ; 2.603      ;
; -0.988 ; reset_n_i ; escr_port_15[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.255      ; 2.357      ;
; -0.980 ; reset_n_i ; escr_port_14[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.168      ; 1.904      ;
; -0.974 ; reset_n_i ; escr_port_13[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.429      ; 3.184      ;
; -0.968 ; reset_n_i ; escr_port_10[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.255      ; 2.163      ;
; -0.961 ; reset_n_i ; escr_port_16[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.501      ; 2.367      ;
; -0.958 ; reset_n_i ; escr_port_14[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.483      ; 2.380      ;
; -0.946 ; reset_n_i ; escr_port_15[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.236      ; 2.098      ;
; -0.940 ; reset_n_i ; escr_port_13[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.010      ; 2.878      ;
; -0.904 ; reset_n_i ; escr_port_05[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.718      ; 2.568      ;
; -0.886 ; reset_n_i ; escr_port_01[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 5.046      ; 4.851      ;
; -0.885 ; reset_n_i ; escr_port_01[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 5.047      ; 4.856      ;
; -0.872 ; reset_n_i ; escr_port_12[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.937      ; 2.739      ;
; -0.866 ; reset_n_i ; escr_port_16[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.350      ; 2.336      ;
; -0.860 ; reset_n_i ; escr_port_02[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 5.122      ; 4.803      ;
; -0.855 ; reset_n_i ; escr_port_00[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 5.390      ; 4.856      ;
; -0.854 ; reset_n_i ; escr_port_11[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.827      ; 2.362      ;
; -0.842 ; reset_n_i ; escr_port_17[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.078      ; 2.035      ;
; -0.842 ; reset_n_i ; escr_port_17[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.637      ; 2.407      ;
; -0.842 ; reset_n_i ; escr_port_01[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 5.053      ; 4.804      ;
; -0.841 ; reset_n_i ; escr_port_12[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.775      ; 2.725      ;
; -0.833 ; reset_n_i ; escr_port_01[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 5.054      ; 4.807      ;
; -0.830 ; reset_n_i ; escr_port_1c[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 4.022      ; 3.768      ;
; -0.830 ; reset_n_i ; escr_port_04[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.399      ; 2.336      ;
; -0.825 ; reset_n_i ; escr_port_19[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 4.141      ; 3.881      ;
; -0.825 ; reset_n_i ; escr_port_16[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.404      ; 2.168      ;
; -0.823 ; reset_n_i ; escr_port_16[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.123      ; 1.885      ;
; -0.822 ; reset_n_i ; escr_port_12[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.082      ; 2.672      ;
; -0.817 ; reset_n_i ; escr_port_19[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.398      ; 3.144      ;
; -0.809 ; reset_n_i ; escr_port_1f[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 4.149      ; 3.877      ;
; -0.807 ; reset_n_i ; escr_port_1f[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.473      ; 3.217      ;
; -0.789 ; reset_n_i ; escr_port_1a[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.974      ; 3.508      ;
; -0.783 ; reset_n_i ; escr_port_1f[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.472      ; 3.175      ;
; -0.783 ; reset_n_i ; escr_port_12[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.167      ; 2.880      ;
; -0.780 ; reset_n_i ; escr_port_04[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.614      ; 2.328      ;
; -0.776 ; reset_n_i ; escr_port_19[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.398      ; 3.095      ;
; -0.774 ; reset_n_i ; escr_port_11[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.437      ; 2.331      ;
; -0.773 ; reset_n_i ; escr_port_16[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.490      ; 2.376      ;
; -0.770 ; reset_n_i ; escr_port_1e[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.520      ; 3.210      ;
; -0.748 ; reset_n_i ; escr_port_1e[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.521      ; 3.175      ;
; -0.740 ; reset_n_i ; escr_port_05[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.895      ; 2.756      ;
; -0.722 ; reset_n_i ; escr_port_1d[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.202      ; 2.837      ;
; -0.716 ; reset_n_i ; escr_port_14[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.771      ; 2.215      ;
; -0.712 ; reset_n_i ; escr_port_1d[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.200      ; 2.842      ;
; -0.705 ; reset_n_i ; escr_port_18[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.505      ; 3.131      ;
; -0.704 ; reset_n_i ; escr_port_1d[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.203      ; 2.836      ;
; -0.703 ; reset_n_i ; escr_port_1d[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.203      ; 2.835      ;
; -0.685 ; reset_n_i ; escr_port_1d[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.710      ; 3.343      ;
; -0.679 ; reset_n_i ; escr_port_18[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.654      ; 3.447      ;
; -0.677 ; reset_n_i ; escr_port_14[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.689      ; 2.215      ;
; -0.675 ; reset_n_i ; escr_port_1c[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.538      ; 3.143      ;
; -0.672 ; reset_n_i ; escr_port_13[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.558      ; 2.150      ;
; -0.671 ; reset_n_i ; escr_port_18[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.505      ; 3.105      ;
; -0.671 ; reset_n_i ; escr_port_16[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.481      ; 2.072      ;
; -0.670 ; reset_n_i ; escr_port_1f[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.472      ; 2.904      ;
; -0.669 ; reset_n_i ; escr_port_18[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.506      ; 3.105      ;
; -0.659 ; reset_n_i ; escr_port_11[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.304      ; 1.903      ;
; -0.646 ; reset_n_i ; escr_port_01[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 5.054      ; 4.634      ;
; -0.640 ; reset_n_i ; escr_port_05[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.604      ; 2.358      ;
; -0.640 ; reset_n_i ; escr_port_02[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 5.096      ; 4.624      ;
; -0.631 ; reset_n_i ; escr_port_1f[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.472      ; 3.217      ;
; -0.629 ; reset_n_i ; escr_port_1b[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 4.264      ; 3.806      ;
; -0.627 ; reset_n_i ; escr_port_1c[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.537      ; 3.111      ;
; -0.616 ; reset_n_i ; escr_port_05[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.605      ; 2.336      ;
; -0.608 ; reset_n_i ; escr_port_05[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.670      ; 2.378      ;
; -0.604 ; reset_n_i ; escr_port_1d[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.688      ; 3.221      ;
; -0.602 ; reset_n_i ; escr_port_1b[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.949      ; 3.659      ;
; -0.598 ; reset_n_i ; escr_port_15[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.613      ; 2.318      ;
; -0.596 ; reset_n_i ; escr_port_01[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 5.044      ; 4.549      ;
; -0.591 ; reset_n_i ; escr_port_1a[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.726      ; 3.084      ;
; -0.591 ; reset_n_i ; escr_port_05[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.154      ; 2.491      ;
; -0.588 ; reset_n_i ; escr_port_19[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.397      ; 3.098      ;
; -0.587 ; reset_n_i ; escr_port_14[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.611      ; 2.317      ;
; -0.585 ; reset_n_i ; escr_port_1f[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.609      ; 3.134      ;
+--------+-----------+-----------------+-------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'CLK_50MHZ'                                                                                                                                     ;
+--------+-----------+---------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                           ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -1.359 ; reset_n_i ; deserializer:U14|keys[9][0]                       ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.279      ; 2.943      ;
; -1.359 ; reset_n_i ; deserializer:U14|keys[9][4]                       ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.279      ; 2.943      ;
; -1.359 ; reset_n_i ; deserializer:U14|keys[10][0]                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.279      ; 2.943      ;
; -1.359 ; reset_n_i ; deserializer:U14|keys[10][1]                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.279      ; 2.943      ;
; -1.359 ; reset_n_i ; deserializer:U14|keys[10][2]                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.279      ; 2.943      ;
; -1.359 ; reset_n_i ; deserializer:U14|keys[9][1]                       ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.279      ; 2.943      ;
; -1.359 ; reset_n_i ; deserializer:U14|keys[9][2]                       ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.279      ; 2.943      ;
; -1.359 ; reset_n_i ; deserializer:U14|keys[9][3]                       ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.279      ; 2.943      ;
; -1.180 ; reset_n_i ; deserializer:U14|b0[0]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.294      ; 2.779      ;
; -1.173 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[7]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.295      ; 2.773      ;
; -1.173 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_avail        ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.295      ; 2.773      ;
; -1.154 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[0]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.298      ; 2.757      ;
; -1.154 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[1]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.298      ; 2.757      ;
; -1.154 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[5]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.298      ; 2.757      ;
; -1.154 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[6]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.298      ; 2.757      ;
; -1.154 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[3]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.298      ; 2.757      ;
; -1.154 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[2]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.298      ; 2.757      ;
; -1.154 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[4]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.298      ; 2.757      ;
; -1.046 ; reset_n_i ; deserializer:U14|z1[0]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.276      ; 2.627      ;
; -1.046 ; reset_n_i ; deserializer:U14|z1[1]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.276      ; 2.627      ;
; -1.046 ; reset_n_i ; deserializer:U14|z1[2]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.276      ; 2.627      ;
; -1.046 ; reset_n_i ; deserializer:U14|z1[3]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.276      ; 2.627      ;
; -1.036 ; reset_n_i ; deserializer:U14|count[0]                         ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.293      ; 2.634      ;
; -1.036 ; reset_n_i ; deserializer:U14|count[1]                         ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.293      ; 2.634      ;
; -1.036 ; reset_n_i ; deserializer:U14|count[2]                         ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.293      ; 2.634      ;
; -1.036 ; reset_n_i ; deserializer:U14|count[3]                         ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.293      ; 2.634      ;
; -1.007 ; reset_n_i ; deserializer:U14|b0[2]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.290      ; 2.602      ;
; -1.007 ; reset_n_i ; deserializer:U14|b0[1]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.290      ; 2.602      ;
; -1.006 ; reset_n_i ; deserializer:U14|z0[0]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.299      ; 2.610      ;
; -1.006 ; reset_n_i ; deserializer:U14|z0[1]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.299      ; 2.610      ;
; -1.006 ; reset_n_i ; deserializer:U14|z0[2]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.299      ; 2.610      ;
; -1.006 ; reset_n_i ; deserializer:U14|z0[3]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.299      ; 2.610      ;
; -0.998 ; reset_n_i ; deserializer:U14|y1[0]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.289      ; 2.592      ;
; -0.998 ; reset_n_i ; deserializer:U14|y1[1]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.289      ; 2.592      ;
; -0.998 ; reset_n_i ; deserializer:U14|y1[2]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.289      ; 2.592      ;
; -0.998 ; reset_n_i ; deserializer:U14|y1[3]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.289      ; 2.592      ;
; -0.998 ; reset_n_i ; deserializer:U14|y1[4]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.289      ; 2.592      ;
; -0.998 ; reset_n_i ; deserializer:U14|y1[5]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.289      ; 2.592      ;
; -0.998 ; reset_n_i ; deserializer:U14|y1[6]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.289      ; 2.592      ;
; -0.998 ; reset_n_i ; deserializer:U14|y1[7]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.289      ; 2.592      ;
; -0.986 ; reset_n_i ; deserializer:U14|x1[0]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.289      ; 2.580      ;
; -0.986 ; reset_n_i ; deserializer:U14|x1[1]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.289      ; 2.580      ;
; -0.986 ; reset_n_i ; deserializer:U14|x1[2]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.289      ; 2.580      ;
; -0.986 ; reset_n_i ; deserializer:U14|x1[3]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.289      ; 2.580      ;
; -0.986 ; reset_n_i ; deserializer:U14|x1[4]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.289      ; 2.580      ;
; -0.986 ; reset_n_i ; deserializer:U14|x1[5]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.289      ; 2.580      ;
; -0.986 ; reset_n_i ; deserializer:U14|x1[6]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.289      ; 2.580      ;
; -0.986 ; reset_n_i ; deserializer:U14|x1[7]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.289      ; 2.580      ;
; -0.986 ; reset_n_i ; deserializer:U14|x0[0]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.289      ; 2.580      ;
; -0.986 ; reset_n_i ; deserializer:U14|x0[1]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.289      ; 2.580      ;
; -0.986 ; reset_n_i ; deserializer:U14|x0[2]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.289      ; 2.580      ;
; -0.986 ; reset_n_i ; deserializer:U14|x0[3]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.289      ; 2.580      ;
; -0.986 ; reset_n_i ; deserializer:U14|x0[4]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.289      ; 2.580      ;
; -0.986 ; reset_n_i ; deserializer:U14|x0[5]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.289      ; 2.580      ;
; -0.986 ; reset_n_i ; deserializer:U14|x0[6]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.289      ; 2.580      ;
; -0.986 ; reset_n_i ; deserializer:U14|x0[7]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.289      ; 2.580      ;
; -0.976 ; reset_n_i ; deserializer:U14|keys[10][4]                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.290      ; 2.571      ;
; -0.976 ; reset_n_i ; deserializer:U14|keys[10][3]                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.290      ; 2.571      ;
; -0.976 ; reset_n_i ; deserializer:U14|keys[11][1]                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.290      ; 2.571      ;
; -0.976 ; reset_n_i ; deserializer:U14|keys[11][0]                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.290      ; 2.571      ;
; -0.961 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_bit_count[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.283      ; 2.549      ;
; -0.961 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_bit_count[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.283      ; 2.549      ;
; -0.961 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[8]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.283      ; 2.549      ;
; -0.961 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_bit_count[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.283      ; 2.549      ;
; -0.961 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_bit_count[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.283      ; 2.549      ;
; -0.951 ; reset_n_i ; deserializer:U14|y0[0]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.276      ; 2.532      ;
; -0.951 ; reset_n_i ; deserializer:U14|y0[1]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.276      ; 2.532      ;
; -0.951 ; reset_n_i ; deserializer:U14|y0[2]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.276      ; 2.532      ;
; -0.951 ; reset_n_i ; deserializer:U14|y0[3]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.276      ; 2.532      ;
; -0.951 ; reset_n_i ; deserializer:U14|y0[4]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.276      ; 2.532      ;
; -0.951 ; reset_n_i ; deserializer:U14|y0[5]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.276      ; 2.532      ;
; -0.951 ; reset_n_i ; deserializer:U14|y0[6]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.276      ; 2.532      ;
; -0.951 ; reset_n_i ; deserializer:U14|y0[7]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.276      ; 2.532      ;
; -0.951 ; reset_n_i ; deserializer:U14|b1[0]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.276      ; 2.532      ;
; -0.951 ; reset_n_i ; deserializer:U14|b1[1]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.276      ; 2.532      ;
; -0.951 ; reset_n_i ; deserializer:U14|b1[2]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.276      ; 2.532      ;
; -0.822 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_buffer[0]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.284      ; 2.411      ;
; -0.822 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_buffer[3]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.284      ; 2.411      ;
; -0.822 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_buffer[7]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.284      ; 2.411      ;
; -0.818 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_buffer[2]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.284      ; 2.407      ;
; -0.818 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_buffer[1]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.284      ; 2.407      ;
; -0.818 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_buffer[5]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.284      ; 2.407      ;
; -0.818 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_buffer[4]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.284      ; 2.407      ;
; -0.818 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_buffer[6]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.284      ; 2.407      ;
; -0.174 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_bit          ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.368        ; 1.392      ; 1.855      ;
+--------+-----------+---------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'U18|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                   ;
+-------+----------------------------------+-------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node     ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+-------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 1.387 ; osd:U17|nz80cpu:u0|stage[0]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.114     ; 11.000     ;
; 1.434 ; osd:U17|nz80cpu:u0|fetch[4]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.095     ; 10.972     ;
; 1.461 ; osd:U17|nz80cpu:u0|flg[14]       ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.096     ; 10.944     ;
; 1.468 ; osd:U17|nz80cpu:u0|flg[0]        ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.097     ; 10.936     ;
; 1.548 ; osd:U17|nz80cpu:u0|cpu_status[0] ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.097     ; 10.856     ;
; 1.670 ; osd:U17|nz80cpu:u0|flg[6]        ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.097     ; 10.734     ;
; 1.674 ; osd:U17|nz80cpu:u0|flg[8]        ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.096     ; 10.731     ;
; 1.761 ; osd:U17|nz80cpu:u0|fetch[3]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.095     ; 10.645     ;
; 1.888 ; osd:U17|nz80cpu:u0|stage[1]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.114     ; 10.499     ;
; 2.350 ; osd:U17|nz80cpu:u0|flg[15]       ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.622     ; 9.529      ;
; 2.364 ; osd:U17|nz80cpu:u0|fetch[5]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.095     ; 10.042     ;
; 2.514 ; osd:U17|nz80cpu:u0|stage[2]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.114     ; 9.873      ;
; 2.790 ; osd:U17|nz80cpu:u0|fetch[2]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.114     ; 9.597      ;
; 2.987 ; osd:U17|nz80cpu:u0|flg[10]       ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.622     ; 8.892      ;
; 3.013 ; osd:U17|nz80cpu:u0|cpu_status[4] ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.114     ; 9.374      ;
; 3.058 ; osd:U17|nz80cpu:u0|flg[7]        ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.097     ; 9.346      ;
; 3.086 ; osd:U17|nz80cpu:u0|fetch[1]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.098     ; 9.317      ;
; 3.212 ; osd:U17|nz80cpu:u0|flg[2]        ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.578     ; 8.711      ;
; 3.217 ; osd:U17|nz80cpu:u0|fetch[0]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.098     ; 9.186      ;
; 4.189 ; osd:U17|nz80cpu:u0|fetch[7]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.113     ; 8.199      ;
; 4.556 ; osd:U17|nz80cpu:u0|fetch[8]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.113     ; 7.832      ;
; 4.666 ; osd:U17|nz80cpu:u0|fetch[6]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.098     ; 7.737      ;
; 5.055 ; osd:U17|nz80cpu:u0|cpu_status[9] ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.098     ; 7.348      ;
; 5.229 ; osd:U17|nz80cpu:u0|cpu_status[8] ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.098     ; 7.174      ;
; 5.525 ; osd:U17|nz80cpu:u0|fetch[9]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.103     ; 6.873      ;
+-------+----------------------------------+-------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'U18|altpll_component|auto_generated|pll1|clk[2]'                                                                                                 ;
+-------+-----------+------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 3.651 ; reset_n_i ; trdos            ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 8.928        ; -0.072     ; 5.206      ;
; 5.735 ; reset_n_i ; port_7ffd_reg[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 8.928        ; -0.072     ; 3.122      ;
; 5.735 ; reset_n_i ; port_7ffd_reg[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 8.928        ; -0.072     ; 3.122      ;
; 5.993 ; reset_n_i ; port_7ffd_reg[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 8.928        ; -0.053     ; 2.883      ;
; 6.087 ; reset_n_i ; port_7ffd_reg[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 8.928        ; -0.063     ; 2.779      ;
; 6.087 ; reset_n_i ; port_7ffd_reg[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 8.928        ; -0.063     ; 2.779      ;
; 6.258 ; reset_n_i ; port_7ffd_reg[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 8.928        ; -0.061     ; 2.610      ;
; 6.258 ; reset_n_i ; port_7ffd_reg[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 8.928        ; -0.061     ; 2.610      ;
; 6.258 ; reset_n_i ; port_7ffd_reg[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 8.928        ; -0.061     ; 2.610      ;
+-------+-----------+------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'a_i[0]'                                                                                                       ;
+--------+-----------+-----------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node         ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -2.982 ; reset_n_i ; escr_port_05[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.579      ; 0.663      ;
; -2.211 ; reset_n_i ; escr_port_19[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.601      ; 2.456      ;
; -2.134 ; reset_n_i ; escr_port_1f[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.556      ; 2.488      ;
; -2.102 ; reset_n_i ; escr_port_03[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 6.654      ; 4.618      ;
; -1.990 ; reset_n_i ; escr_port_00[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.872      ; 3.948      ;
; -1.901 ; reset_n_i ; escr_port_03[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 6.657      ; 4.822      ;
; -1.823 ; reset_n_i ; escr_port_00[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 6.038      ; 4.281      ;
; -1.822 ; reset_n_i ; escr_port_03[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 6.693      ; 4.937      ;
; -1.821 ; reset_n_i ; escr_port_03[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 6.696      ; 4.941      ;
; -1.809 ; reset_n_i ; escr_port_00[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 6.000      ; 4.257      ;
; -1.800 ; reset_n_i ; escr_port_03[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 6.657      ; 4.923      ;
; -1.792 ; reset_n_i ; escr_port_1a[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.770      ; 3.044      ;
; -1.762 ; reset_n_i ; escr_port_1a[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.768      ; 3.072      ;
; -1.759 ; reset_n_i ; escr_port_00[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.866      ; 4.173      ;
; -1.757 ; reset_n_i ; escr_port_00[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.873      ; 4.182      ;
; -1.732 ; reset_n_i ; escr_port_03[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 6.693      ; 5.027      ;
; -1.716 ; reset_n_i ; escr_port_01[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.640      ; 3.990      ;
; -1.713 ; reset_n_i ; escr_port_01[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.809      ; 4.162      ;
; -1.702 ; reset_n_i ; escr_port_02[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.909      ; 4.273      ;
; -1.701 ; reset_n_i ; escr_port_1a[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.253      ; 2.618      ;
; -1.701 ; reset_n_i ; escr_port_03[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 6.694      ; 5.059      ;
; -1.701 ; reset_n_i ; escr_port_02[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.908      ; 4.273      ;
; -1.700 ; reset_n_i ; escr_port_02[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.908      ; 4.274      ;
; -1.698 ; reset_n_i ; escr_port_03[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 6.696      ; 5.064      ;
; -1.684 ; reset_n_i ; escr_port_00[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.878      ; 4.260      ;
; -1.660 ; reset_n_i ; escr_port_1f[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.002      ; 2.408      ;
; -1.659 ; reset_n_i ; escr_port_00[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.867      ; 4.274      ;
; -1.654 ; reset_n_i ; escr_port_00[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.693      ; 4.105      ;
; -1.637 ; reset_n_i ; escr_port_01[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.640      ; 4.069      ;
; -1.615 ; reset_n_i ; escr_port_1c[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.588      ; 3.039      ;
; -1.608 ; reset_n_i ; escr_port_02[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.696      ; 4.154      ;
; -1.598 ; reset_n_i ; escr_port_1a[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.262      ; 2.730      ;
; -1.596 ; reset_n_i ; escr_port_1a[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.268      ; 2.738      ;
; -1.581 ; reset_n_i ; escr_port_1a[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.251      ; 2.736      ;
; -1.571 ; reset_n_i ; escr_port_15[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.693      ; 2.188      ;
; -1.564 ; reset_n_i ; escr_port_19[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.306      ; 2.808      ;
; -1.558 ; reset_n_i ; escr_port_02[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.696      ; 4.204      ;
; -1.556 ; reset_n_i ; escr_port_1a[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.821      ; 3.331      ;
; -1.543 ; reset_n_i ; escr_port_12[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.619      ; 2.142      ;
; -1.542 ; reset_n_i ; escr_port_1c[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.069      ; 2.593      ;
; -1.534 ; reset_n_i ; escr_port_1b[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.812      ; 3.344      ;
; -1.533 ; reset_n_i ; escr_port_19[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.306      ; 2.839      ;
; -1.522 ; reset_n_i ; escr_port_1c[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.069      ; 2.613      ;
; -1.519 ; reset_n_i ; escr_port_1c[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.607      ; 3.154      ;
; -1.518 ; reset_n_i ; escr_port_1e[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.538      ; 3.086      ;
; -1.516 ; reset_n_i ; escr_port_12[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.092      ; 1.642      ;
; -1.516 ; reset_n_i ; escr_port_12[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.092      ; 1.642      ;
; -1.506 ; reset_n_i ; escr_port_01[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.650      ; 4.210      ;
; -1.499 ; reset_n_i ; escr_port_1b[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.829      ; 3.396      ;
; -1.490 ; reset_n_i ; escr_port_1e[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.716      ; 3.292      ;
; -1.489 ; reset_n_i ; escr_port_1a[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.527      ; 3.104      ;
; -1.474 ; reset_n_i ; escr_port_02[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.723      ; 4.315      ;
; -1.474 ; reset_n_i ; escr_port_02[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.723      ; 4.315      ;
; -1.469 ; reset_n_i ; escr_port_1b[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.126      ; 2.723      ;
; -1.466 ; reset_n_i ; escr_port_02[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.719      ; 4.319      ;
; -1.461 ; reset_n_i ; escr_port_1e[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.183      ; 2.788      ;
; -1.460 ; reset_n_i ; escr_port_1b[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.121      ; 2.727      ;
; -1.457 ; reset_n_i ; escr_port_1d[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.230      ; 2.839      ;
; -1.456 ; reset_n_i ; escr_port_05[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.674      ; 2.284      ;
; -1.452 ; reset_n_i ; escr_port_01[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.643      ; 4.257      ;
; -1.445 ; reset_n_i ; escr_port_01[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.643      ; 4.264      ;
; -1.443 ; reset_n_i ; escr_port_1c[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.235      ; 2.858      ;
; -1.440 ; reset_n_i ; escr_port_1f[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.004      ; 2.630      ;
; -1.436 ; reset_n_i ; escr_port_18[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.199      ; 2.829      ;
; -1.423 ; reset_n_i ; escr_port_01[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.649      ; 4.292      ;
; -1.401 ; reset_n_i ; escr_port_1f[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.147      ; 2.812      ;
; -1.398 ; reset_n_i ; escr_port_18[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.193      ; 2.861      ;
; -1.398 ; reset_n_i ; escr_port_01[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.651      ; 4.319      ;
; -1.395 ; reset_n_i ; escr_port_10[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.109      ; 1.780      ;
; -1.391 ; reset_n_i ; escr_port_1b[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.126      ; 2.801      ;
; -1.390 ; reset_n_i ; escr_port_1b[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.125      ; 2.801      ;
; -1.389 ; reset_n_i ; escr_port_1b[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.125      ; 2.802      ;
; -1.384 ; reset_n_i ; escr_port_11[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.362      ; 2.044      ;
; -1.379 ; reset_n_i ; escr_port_1e[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.053      ; 2.740      ;
; -1.365 ; reset_n_i ; escr_port_13[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.778      ; 2.479      ;
; -1.344 ; reset_n_i ; escr_port_10[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.557      ; 2.279      ;
; -1.339 ; reset_n_i ; escr_port_1b[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.502      ; 3.229      ;
; -1.335 ; reset_n_i ; escr_port_18[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.039      ; 2.770      ;
; -1.335 ; reset_n_i ; escr_port_18[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.034      ; 2.765      ;
; -1.335 ; reset_n_i ; escr_port_11[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.145      ; 1.876      ;
; -1.330 ; reset_n_i ; escr_port_13[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.736      ; 2.472      ;
; -1.325 ; reset_n_i ; escr_port_19[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.305      ; 3.046      ;
; -1.320 ; reset_n_i ; escr_port_1f[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.710      ; 3.456      ;
; -1.311 ; reset_n_i ; escr_port_1c[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.071      ; 2.826      ;
; -1.308 ; reset_n_i ; escr_port_1c[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.070      ; 2.828      ;
; -1.307 ; reset_n_i ; escr_port_18[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.039      ; 2.798      ;
; -1.305 ; reset_n_i ; escr_port_18[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.038      ; 2.799      ;
; -1.295 ; reset_n_i ; escr_port_1d[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.253      ; 3.024      ;
; -1.294 ; reset_n_i ; escr_port_14[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.273      ; 2.045      ;
; -1.289 ; reset_n_i ; escr_port_12[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.598      ; 2.375      ;
; -1.279 ; reset_n_i ; escr_port_1e[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.055      ; 2.842      ;
; -1.270 ; reset_n_i ; escr_port_18[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.032      ; 2.828      ;
; -1.267 ; reset_n_i ; escr_port_19[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.700      ; 3.499      ;
; -1.266 ; reset_n_i ; escr_port_04[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.266      ; 2.066      ;
; -1.263 ; reset_n_i ; escr_port_1c[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.576      ; 3.379      ;
; -1.261 ; reset_n_i ; escr_port_12[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.098      ; 1.903      ;
; -1.254 ; reset_n_i ; escr_port_1e[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.055      ; 2.867      ;
; -1.253 ; reset_n_i ; escr_port_1e[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.054      ; 2.867      ;
; -1.252 ; reset_n_i ; escr_port_19[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.927      ; 2.741      ;
; -1.251 ; reset_n_i ; escr_port_1e[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.055      ; 2.870      ;
+--------+-----------+-----------------+-------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'CLK_50MHZ'                                                                                                                                      ;
+--------+-----------+---------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                           ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -0.366 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_bit          ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.016        ; 1.807      ; 1.739      ;
; 0.194  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_buffer[2]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.697      ; 2.205      ;
; 0.194  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_buffer[1]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.697      ; 2.205      ;
; 0.194  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_buffer[5]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.697      ; 2.205      ;
; 0.194  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_buffer[4]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.697      ; 2.205      ;
; 0.194  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_buffer[6]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.697      ; 2.205      ;
; 0.196  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_buffer[0]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.698      ; 2.208      ;
; 0.196  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_buffer[3]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.698      ; 2.208      ;
; 0.196  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_buffer[7]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.698      ; 2.208      ;
; 0.309  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_bit_count[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.696      ; 2.319      ;
; 0.309  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_bit_count[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.696      ; 2.319      ;
; 0.309  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[8]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.696      ; 2.319      ;
; 0.309  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_bit_count[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.696      ; 2.319      ;
; 0.309  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_bit_count[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.696      ; 2.319      ;
; 0.323  ; reset_n_i ; deserializer:U14|y0[0]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.689      ; 2.326      ;
; 0.323  ; reset_n_i ; deserializer:U14|y0[1]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.689      ; 2.326      ;
; 0.323  ; reset_n_i ; deserializer:U14|y0[2]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.689      ; 2.326      ;
; 0.323  ; reset_n_i ; deserializer:U14|y0[3]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.689      ; 2.326      ;
; 0.323  ; reset_n_i ; deserializer:U14|y0[4]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.689      ; 2.326      ;
; 0.323  ; reset_n_i ; deserializer:U14|y0[5]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.689      ; 2.326      ;
; 0.323  ; reset_n_i ; deserializer:U14|y0[6]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.689      ; 2.326      ;
; 0.323  ; reset_n_i ; deserializer:U14|y0[7]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.689      ; 2.326      ;
; 0.323  ; reset_n_i ; deserializer:U14|b1[0]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.689      ; 2.326      ;
; 0.323  ; reset_n_i ; deserializer:U14|b1[1]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.689      ; 2.326      ;
; 0.323  ; reset_n_i ; deserializer:U14|b1[2]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.689      ; 2.326      ;
; 0.365  ; reset_n_i ; deserializer:U14|x1[0]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.691      ; 2.370      ;
; 0.365  ; reset_n_i ; deserializer:U14|x1[1]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.691      ; 2.370      ;
; 0.365  ; reset_n_i ; deserializer:U14|x1[2]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.691      ; 2.370      ;
; 0.365  ; reset_n_i ; deserializer:U14|x1[3]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.691      ; 2.370      ;
; 0.365  ; reset_n_i ; deserializer:U14|x1[4]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.691      ; 2.370      ;
; 0.365  ; reset_n_i ; deserializer:U14|x1[5]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.691      ; 2.370      ;
; 0.365  ; reset_n_i ; deserializer:U14|x1[6]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.691      ; 2.370      ;
; 0.365  ; reset_n_i ; deserializer:U14|x1[7]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.691      ; 2.370      ;
; 0.365  ; reset_n_i ; deserializer:U14|x0[0]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.691      ; 2.370      ;
; 0.365  ; reset_n_i ; deserializer:U14|x0[1]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.691      ; 2.370      ;
; 0.365  ; reset_n_i ; deserializer:U14|x0[2]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.691      ; 2.370      ;
; 0.365  ; reset_n_i ; deserializer:U14|x0[3]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.691      ; 2.370      ;
; 0.365  ; reset_n_i ; deserializer:U14|x0[4]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.691      ; 2.370      ;
; 0.365  ; reset_n_i ; deserializer:U14|x0[5]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.691      ; 2.370      ;
; 0.365  ; reset_n_i ; deserializer:U14|x0[6]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.691      ; 2.370      ;
; 0.365  ; reset_n_i ; deserializer:U14|x0[7]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.691      ; 2.370      ;
; 0.373  ; reset_n_i ; deserializer:U14|keys[10][4]                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.692      ; 2.379      ;
; 0.373  ; reset_n_i ; deserializer:U14|keys[10][3]                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.692      ; 2.379      ;
; 0.373  ; reset_n_i ; deserializer:U14|keys[11][1]                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.692      ; 2.379      ;
; 0.373  ; reset_n_i ; deserializer:U14|keys[11][0]                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.692      ; 2.379      ;
; 0.376  ; reset_n_i ; deserializer:U14|y1[0]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.691      ; 2.381      ;
; 0.376  ; reset_n_i ; deserializer:U14|y1[1]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.691      ; 2.381      ;
; 0.376  ; reset_n_i ; deserializer:U14|y1[2]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.691      ; 2.381      ;
; 0.376  ; reset_n_i ; deserializer:U14|y1[3]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.691      ; 2.381      ;
; 0.376  ; reset_n_i ; deserializer:U14|y1[4]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.691      ; 2.381      ;
; 0.376  ; reset_n_i ; deserializer:U14|y1[5]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.691      ; 2.381      ;
; 0.376  ; reset_n_i ; deserializer:U14|y1[6]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.691      ; 2.381      ;
; 0.376  ; reset_n_i ; deserializer:U14|y1[7]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.691      ; 2.381      ;
; 0.388  ; reset_n_i ; deserializer:U14|z0[0]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.713      ; 2.415      ;
; 0.388  ; reset_n_i ; deserializer:U14|z0[1]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.713      ; 2.415      ;
; 0.388  ; reset_n_i ; deserializer:U14|z0[2]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.713      ; 2.415      ;
; 0.388  ; reset_n_i ; deserializer:U14|z0[3]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.713      ; 2.415      ;
; 0.403  ; reset_n_i ; deserializer:U14|b0[2]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.692      ; 2.409      ;
; 0.403  ; reset_n_i ; deserializer:U14|b0[1]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.692      ; 2.409      ;
; 0.411  ; reset_n_i ; deserializer:U14|count[0]                         ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.694      ; 2.419      ;
; 0.411  ; reset_n_i ; deserializer:U14|count[1]                         ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.694      ; 2.419      ;
; 0.411  ; reset_n_i ; deserializer:U14|count[2]                         ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.694      ; 2.419      ;
; 0.411  ; reset_n_i ; deserializer:U14|count[3]                         ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.694      ; 2.419      ;
; 0.415  ; reset_n_i ; deserializer:U14|z1[0]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.689      ; 2.418      ;
; 0.415  ; reset_n_i ; deserializer:U14|z1[1]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.689      ; 2.418      ;
; 0.415  ; reset_n_i ; deserializer:U14|z1[2]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.689      ; 2.418      ;
; 0.415  ; reset_n_i ; deserializer:U14|z1[3]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.689      ; 2.418      ;
; 0.500  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[0]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.700      ; 2.514      ;
; 0.500  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[1]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.700      ; 2.514      ;
; 0.500  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[5]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.700      ; 2.514      ;
; 0.500  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[6]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.700      ; 2.514      ;
; 0.500  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[3]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.700      ; 2.514      ;
; 0.500  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[2]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.700      ; 2.514      ;
; 0.500  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[4]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.700      ; 2.514      ;
; 0.508  ; reset_n_i ; deserializer:U14|b0[0]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.695      ; 2.517      ;
; 0.513  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[7]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.696      ; 2.523      ;
; 0.513  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_avail        ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.696      ; 2.523      ;
; 0.688  ; reset_n_i ; deserializer:U14|keys[9][0]                       ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.692      ; 2.694      ;
; 0.688  ; reset_n_i ; deserializer:U14|keys[9][4]                       ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.692      ; 2.694      ;
; 0.688  ; reset_n_i ; deserializer:U14|keys[10][0]                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.692      ; 2.694      ;
; 0.688  ; reset_n_i ; deserializer:U14|keys[10][1]                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.692      ; 2.694      ;
; 0.688  ; reset_n_i ; deserializer:U14|keys[10][2]                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.692      ; 2.694      ;
; 0.688  ; reset_n_i ; deserializer:U14|keys[9][1]                       ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.692      ; 2.694      ;
; 0.688  ; reset_n_i ; deserializer:U14|keys[9][2]                       ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.692      ; 2.694      ;
; 0.688  ; reset_n_i ; deserializer:U14|keys[9][3]                       ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.692      ; 2.694      ;
+--------+-----------+---------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'U18|altpll_component|auto_generated|pll1|clk[2]'                                                                                                  ;
+-------+-----------+------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 2.103 ; reset_n_i ; port_7ffd_reg[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.100      ; 2.415      ;
; 2.103 ; reset_n_i ; port_7ffd_reg[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.100      ; 2.415      ;
; 2.103 ; reset_n_i ; port_7ffd_reg[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.100      ; 2.415      ;
; 2.195 ; reset_n_i ; port_7ffd_reg[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.110      ; 2.517      ;
; 2.195 ; reset_n_i ; port_7ffd_reg[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.110      ; 2.517      ;
; 2.311 ; reset_n_i ; port_7ffd_reg[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.121      ; 2.644      ;
; 2.496 ; reset_n_i ; port_7ffd_reg[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.089      ; 2.797      ;
; 2.496 ; reset_n_i ; port_7ffd_reg[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.089      ; 2.797      ;
; 4.299 ; reset_n_i ; trdos            ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.101      ; 4.612      ;
+-------+-----------+------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'U18|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                     ;
+--------+----------------------------------+-------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node     ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 17.090 ; osd:U17|nz80cpu:u0|fetch[9]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; 0.073      ; 4.895      ;
; 17.495 ; osd:U17|nz80cpu:u0|fetch[7]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; 0.048      ; 5.275      ;
; 17.799 ; osd:U17|nz80cpu:u0|fetch[8]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; 0.048      ; 5.579      ;
; 17.855 ; osd:U17|nz80cpu:u0|fetch[6]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; 0.062      ; 5.649      ;
; 17.966 ; osd:U17|nz80cpu:u0|stage[0]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; 0.047      ; 5.745      ;
; 17.997 ; osd:U17|nz80cpu:u0|stage[1]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; 0.047      ; 5.776      ;
; 18.089 ; osd:U17|nz80cpu:u0|stage[2]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; 0.047      ; 5.868      ;
; 18.098 ; osd:U17|nz80cpu:u0|fetch[2]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; 0.047      ; 5.877      ;
; 18.308 ; osd:U17|nz80cpu:u0|fetch[1]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; 0.063      ; 6.103      ;
; 18.404 ; osd:U17|nz80cpu:u0|fetch[0]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; 0.063      ; 6.199      ;
; 18.560 ; osd:U17|nz80cpu:u0|cpu_status[8] ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; 0.062      ; 6.354      ;
; 18.579 ; osd:U17|nz80cpu:u0|fetch[5]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; 0.065      ; 6.376      ;
; 18.806 ; osd:U17|nz80cpu:u0|cpu_status[9] ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; 0.062      ; 6.600      ;
; 18.895 ; osd:U17|nz80cpu:u0|fetch[3]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; 0.065      ; 6.692      ;
; 19.041 ; osd:U17|nz80cpu:u0|cpu_status[0] ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; 0.063      ; 6.836      ;
; 19.221 ; osd:U17|nz80cpu:u0|fetch[4]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; 0.065      ; 7.018      ;
; 19.371 ; osd:U17|nz80cpu:u0|flg[2]        ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; -0.399     ; 6.704      ;
; 19.491 ; osd:U17|nz80cpu:u0|flg[10]       ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; -0.441     ; 6.782      ;
; 19.566 ; osd:U17|nz80cpu:u0|flg[6]        ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; 0.063      ; 7.361      ;
; 19.632 ; osd:U17|nz80cpu:u0|cpu_status[4] ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; 0.047      ; 7.411      ;
; 19.773 ; osd:U17|nz80cpu:u0|flg[14]       ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; 0.064      ; 7.569      ;
; 19.838 ; osd:U17|nz80cpu:u0|flg[7]        ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; 0.063      ; 7.633      ;
; 20.547 ; osd:U17|nz80cpu:u0|flg[8]        ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; 0.064      ; 8.343      ;
; 20.591 ; osd:U17|nz80cpu:u0|flg[0]        ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; 0.063      ; 8.386      ;
; 20.873 ; osd:U17|nz80cpu:u0|flg[15]       ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; -0.441     ; 8.164      ;
+--------+----------------------------------+-------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'a_i[0]'                                                                ;
+-------+--------------+----------------+------------------+--------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+--------+------------+-----------------------------------+
; 0.088 ; 0.088        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_1a[7]                   ;
; 0.112 ; 0.112        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_19[2]                   ;
; 0.115 ; 0.115        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_1a[4]                   ;
; 0.126 ; 0.126        ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_1a[7]|datad             ;
; 0.136 ; 0.136        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_1d[2]                   ;
; 0.143 ; 0.143        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_1d[1]                   ;
; 0.150 ; 0.150        ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_19[2]|datad             ;
; 0.153 ; 0.153        ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_1a[4]|datad             ;
; 0.159 ; 0.159        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_1b[2]                   ;
; 0.166 ; 0.166        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_01[1]                   ;
; 0.166 ; 0.166        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_01[3]                   ;
; 0.167 ; 0.167        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_01[2]                   ;
; 0.167 ; 0.167        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_01[6]                   ;
; 0.168 ; 0.168        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_01[4]                   ;
; 0.168 ; 0.168        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_01[7]                   ;
; 0.168 ; 0.168        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_1f[1]                   ;
; 0.169 ; 0.169        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_01[5]                   ;
; 0.171 ; 0.171        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_1a[5]                   ;
; 0.171 ; 0.171        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_1a[6]                   ;
; 0.174 ; 0.174        ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_1d[2]|datad             ;
; 0.176 ; 0.176        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_1a[0]                   ;
; 0.176 ; 0.176        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_1a[2]                   ;
; 0.178 ; 0.178        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_00[6]                   ;
; 0.181 ; 0.181        ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_1d[1]|datad             ;
; 0.183 ; 0.183        ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_1a[5]|datac             ;
; 0.183 ; 0.183        ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_1a[6]|datac             ;
; 0.188 ; 0.188        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_1b[1]                   ;
; 0.193 ; 0.193        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_19[5]                   ;
; 0.195 ; 0.195        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_18[2]                   ;
; 0.195 ; 0.195        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_18[4]                   ;
; 0.195 ; 0.195        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_18[6]                   ;
; 0.197 ; 0.197        ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_1b[2]|datad             ;
; 0.202 ; 0.202        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_00[0]                   ;
; 0.202 ; 0.202        ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_01[0]~0clkctrl|inclk[0] ;
; 0.202 ; 0.202        ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_01[0]~0clkctrl|outclk   ;
; 0.203 ; 0.203        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_01[0]                   ;
; 0.203 ; 0.203        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_1c[2]                   ;
; 0.204 ; 0.204        ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_01[1]|datad             ;
; 0.204 ; 0.204        ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_01[3]|datad             ;
; 0.205 ; 0.205        ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_00[0]~0clkctrl|inclk[0] ;
; 0.205 ; 0.205        ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_00[0]~0clkctrl|outclk   ;
; 0.205 ; 0.205        ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_01[2]|datad             ;
; 0.205 ; 0.205        ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_01[6]|datad             ;
; 0.205 ; 0.205        ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_19[5]|datac             ;
; 0.206 ; 0.206        ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_01[4]|datad             ;
; 0.206 ; 0.206        ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_01[7]|datad             ;
; 0.206 ; 0.206        ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_1f[1]|datad             ;
; 0.207 ; 0.207        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_00[1]                   ;
; 0.207 ; 0.207        ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_01[5]|datad             ;
; 0.208 ; 0.208        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_1f[3]                   ;
; 0.209 ; 0.209        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_00[4]                   ;
; 0.210 ; 0.210        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_00[5]                   ;
; 0.210 ; 0.210        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_1e[7]                   ;
; 0.213 ; 0.213        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_00[7]                   ;
; 0.214 ; 0.214        ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_00[0]|datac             ;
; 0.214 ; 0.214        ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_1a[0]|datad             ;
; 0.214 ; 0.214        ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_1a[2]|datad             ;
; 0.214 ; 0.214        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_1c[4]                   ;
; 0.215 ; 0.215        ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_01[0]|datac             ;
; 0.216 ; 0.216        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_00[2]                   ;
; 0.216 ; 0.216        ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_00[6]|datad             ;
; 0.216 ; 0.216        ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_1a[7]~2|datab           ;
; 0.217 ; 0.217        ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_00[2]|datab             ;
; 0.217 ; 0.217        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_1c[5]                   ;
; 0.218 ; 0.218        ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_00[3]|datab             ;
; 0.219 ; 0.219        ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_00[1]|datac             ;
; 0.220 ; 0.220        ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_1f[3]|datac             ;
; 0.221 ; 0.221        ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_00[4]|datac             ;
; 0.222 ; 0.222        ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_00[5]|datac             ;
; 0.224 ; 0.224        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_1d[3]                   ;
; 0.224 ; 0.224        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_1d[4]                   ;
; 0.224 ; 0.224        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_1d[5]                   ;
; 0.224 ; 0.224        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_1d[6]                   ;
; 0.224 ; 0.224        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_1d[7]                   ;
; 0.225 ; 0.225        ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_00[7]|datac             ;
; 0.225 ; 0.225        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_1d[0]                   ;
; 0.226 ; 0.226        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_02[1]                   ;
; 0.226 ; 0.226        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_19[3]                   ;
; 0.226 ; 0.226        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_19[4]                   ;
; 0.226 ; 0.226        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_19[7]                   ;
; 0.226 ; 0.226        ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_1b[1]|datad             ;
; 0.227 ; 0.227        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_02[7]                   ;
; 0.228 ; 0.228        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_00[3]                   ;
; 0.228 ; 0.228        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_02[0]                   ;
; 0.228 ; 0.228        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_02[5]                   ;
; 0.228 ; 0.228        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_02[6]                   ;
; 0.228 ; 0.228        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_19[1]                   ;
; 0.228 ; 0.228        ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_1d[7]~0|combout         ;
; 0.230 ; 0.230        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_12[7]                   ;
; 0.232 ; 0.232        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_19[0]                   ;
; 0.232 ; 0.232        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_19[6]                   ;
; 0.232 ; 0.232        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_1f[6]                   ;
; 0.233 ; 0.233        ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_18[2]|datad             ;
; 0.233 ; 0.233        ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_18[4]|datad             ;
; 0.233 ; 0.233        ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_18[6]|datad             ;
; 0.234 ; 0.234        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_1c[6]                   ;
; 0.235 ; 0.235        ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_1a[7]~2|combout         ;
; 0.235 ; 0.235        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_1e[4]                   ;
; 0.236 ; 0.236        ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_1d[7]~0|datac           ;
; 0.238 ; 0.238        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_17[0]                   ;
+-------+--------------+----------------+------------------+--------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'U1|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                              ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                                                                                          ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+
; 3.684 ; 3.904        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[1]                                                                                              ;
; 3.684 ; 3.904        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[3]                                                                                              ;
; 3.684 ; 3.904        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[5]                                                                                              ;
; 3.684 ; 3.904        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[0]                                                                                              ;
; 3.684 ; 3.904        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[2]                                                                                              ;
; 3.684 ; 3.904        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[4]                                                                                              ;
; 3.684 ; 3.904        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[6]                                                                                              ;
; 3.684 ; 3.904        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[8]                                                                                              ;
; 3.684 ; 3.904        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[9]                                                                                              ;
; 3.686 ; 3.906        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|mod5[0]                                                                                                 ;
; 3.686 ; 3.906        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|mod5[1]                                                                                                 ;
; 3.686 ; 3.906        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|mod5[2]                                                                                                 ;
; 3.686 ; 3.906        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[0]                                                                                              ;
; 3.686 ; 3.906        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[2]                                                                                              ;
; 3.686 ; 3.906        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[4]                                                                                              ;
; 3.686 ; 3.906        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[6]                                                                                              ;
; 3.686 ; 3.906        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[1]                                                                                              ;
; 3.686 ; 3.906        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[3]                                                                                              ;
; 3.686 ; 3.906        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[5]                                                                                              ;
; 3.686 ; 3.906        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[7]                                                                                              ;
; 3.686 ; 3.906        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[9]                                                                                              ;
; 3.686 ; 3.906        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[8]                                                                                              ;
; 3.687 ; 3.907        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[7]                                                                                              ;
; 3.687 ; 3.907        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[8]                                                                                              ;
; 3.687 ; 3.907        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[9]                                                                                              ;
; 3.688 ; 3.908        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[0]                                                                                              ;
; 3.688 ; 3.908        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[1]                                                                                              ;
; 3.688 ; 3.908        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[2]                                                                                              ;
; 3.688 ; 3.908        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[3]                                                                                              ;
; 3.688 ; 3.908        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[4]                                                                                              ;
; 3.688 ; 3.908        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[5]                                                                                              ;
; 3.688 ; 3.908        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[6]                                                                                              ;
; 3.688 ; 3.908        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[7]                                                                                              ;
; 3.809 ; 3.967        ; 0.158          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[0]~DFFLO ;
; 3.809 ; 3.967        ; 0.158          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[1]~DFFLO ;
; 3.809 ; 3.967        ; 0.158          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[4]~DFFLO ;
; 3.809 ; 3.967        ; 0.158          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[5]~DFFLO ;
; 3.809 ; 3.967        ; 0.158          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[6]~DFFLO ;
; 3.809 ; 3.967        ; 0.158          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[7]~DFFLO ;
; 3.810 ; 3.968        ; 0.158          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[0]~DFFHI ;
; 3.810 ; 3.968        ; 0.158          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[1]~DFFHI ;
; 3.810 ; 3.968        ; 0.158          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[2]~DFFLO ;
; 3.810 ; 3.968        ; 0.158          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[3]~DFFLO ;
; 3.810 ; 3.968        ; 0.158          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[4]~DFFHI ;
; 3.810 ; 3.968        ; 0.158          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[5]~DFFHI ;
; 3.810 ; 3.968        ; 0.158          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[6]~DFFHI ;
; 3.810 ; 3.968        ; 0.158          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[7]~DFFHI ;
; 3.811 ; 3.969        ; 0.158          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[2]~DFFHI ;
; 3.811 ; 3.969        ; 0.158          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[3]~DFFHI ;
; 3.813 ; 3.966        ; 0.153          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[2]~DFFHI ;
; 3.813 ; 3.966        ; 0.153          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[3]~DFFHI ;
; 3.814 ; 3.967        ; 0.153          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[0]~DFFHI ;
; 3.814 ; 3.967        ; 0.153          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[1]~DFFHI ;
; 3.814 ; 3.967        ; 0.153          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[2]~DFFLO ;
; 3.814 ; 3.967        ; 0.153          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[3]~DFFLO ;
; 3.814 ; 3.967        ; 0.153          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[4]~DFFHI ;
; 3.814 ; 3.967        ; 0.153          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[5]~DFFHI ;
; 3.814 ; 3.967        ; 0.153          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[6]~DFFHI ;
; 3.814 ; 3.967        ; 0.153          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[7]~DFFHI ;
; 3.815 ; 3.968        ; 0.153          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[0]~DFFLO ;
; 3.815 ; 3.968        ; 0.153          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[1]~DFFLO ;
; 3.815 ; 3.968        ; 0.153          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[4]~DFFLO ;
; 3.815 ; 3.968        ; 0.153          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[5]~DFFLO ;
; 3.815 ; 3.968        ; 0.153          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[6]~DFFLO ;
; 3.815 ; 3.968        ; 0.153          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[7]~DFFLO ;
; 3.839 ; 4.027        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[0]                                                                                              ;
; 3.839 ; 4.027        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[2]                                                                                              ;
; 3.839 ; 4.027        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[4]                                                                                              ;
; 3.839 ; 4.027        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[6]                                                                                              ;
; 3.839 ; 4.027        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[7]                                                                                              ;
; 3.839 ; 4.027        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[8]                                                                                              ;
; 3.839 ; 4.027        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[9]                                                                                              ;
; 3.839 ; 4.027        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[1]                                                                                              ;
; 3.839 ; 4.027        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[3]                                                                                              ;
; 3.839 ; 4.027        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[5]                                                                                              ;
; 3.839 ; 4.027        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[7]                                                                                              ;
; 3.839 ; 4.027        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[9]                                                                                              ;
; 3.839 ; 4.027        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[0]                                                                                              ;
; 3.839 ; 4.027        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[1]                                                                                              ;
; 3.839 ; 4.027        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[2]                                                                                              ;
; 3.839 ; 4.027        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[3]                                                                                              ;
; 3.839 ; 4.027        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[4]                                                                                              ;
; 3.839 ; 4.027        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[5]                                                                                              ;
; 3.839 ; 4.027        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[6]                                                                                              ;
; 3.839 ; 4.027        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[7]                                                                                              ;
; 3.839 ; 4.027        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[8]                                                                                              ;
; 3.840 ; 4.028        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|mod5[0]                                                                                                 ;
; 3.840 ; 4.028        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|mod5[1]                                                                                                 ;
; 3.840 ; 4.028        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|mod5[2]                                                                                                 ;
; 3.842 ; 4.030        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[1]                                                                                              ;
; 3.842 ; 4.030        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[3]                                                                                              ;
; 3.842 ; 4.030        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[5]                                                                                              ;
; 3.842 ; 4.030        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[0]                                                                                              ;
; 3.842 ; 4.030        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[2]                                                                                              ;
; 3.842 ; 4.030        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[4]                                                                                              ;
; 3.842 ; 4.030        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[6]                                                                                              ;
; 3.842 ; 4.030        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[8]                                                                                              ;
; 3.842 ; 4.030        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[9]                                                                                              ;
; 3.935 ; 3.935        ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; U1|altpll_component|auto_generated|clk[1]~clkctrl|inclk[0]                                                      ;
; 3.935 ; 3.935        ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; U1|altpll_component|auto_generated|clk[1]~clkctrl|outclk                                                        ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'U18|altpll_component|auto_generated|pll1|clk[2]'                                                                                                                                            ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                                                        ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------+
; 4.160 ; 4.380        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; m1_n_i                                                                                                        ;
; 4.160 ; 4.380        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_m1_n_i                                                                                                    ;
; 4.160 ; 4.380        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_rfsh_n_i                                                                                                  ;
; 4.160 ; 4.380        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; rfsh_n_i                                                                                                      ;
; 4.164 ; 4.384        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; kb_fn[1]                                                                                                      ;
; 4.164 ; 4.384        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; key[1]                                                                                                        ;
; 4.164 ; 4.384        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; key[2]                                                                                                        ;
; 4.164 ; 4.384        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; key[3]                                                                                                        ;
; 4.164 ; 4.384        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; key[4]                                                                                                        ;
; 4.164 ; 4.384        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; key[5]                                                                                                        ;
; 4.164 ; 4.384        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; key[8]                                                                                                        ;
; 4.164 ; 4.384        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_a_i[12]                                                                                                   ;
; 4.164 ; 4.384        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_d_i[7]                                                                                                    ;
; 4.170 ; 4.390        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_a_i[4]                                                                                                    ;
; 4.172 ; 4.392        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; key[7]                                                                                                        ;
; 4.177 ; 4.397        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; a_i[0]                                                                                                        ;
; 4.177 ; 4.397        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_a_i[0]                                                                                                    ;
; 4.181 ; 4.401        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; a_i[4]                                                                                                        ;
; 4.181 ; 4.401        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; a_i[6]                                                                                                        ;
; 4.181 ; 4.401        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; kb_fn[5]                                                                                                      ;
; 4.181 ; 4.401        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; kb_fn[6]                                                                                                      ;
; 4.181 ; 4.401        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; kb_fn[7]                                                                                                      ;
; 4.181 ; 4.401        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; key[6]                                                                                                        ;
; 4.181 ; 4.401        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_a_i[6]                                                                                                    ;
; 4.183 ; 4.403        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; a_i[13]                                                                                                       ;
; 4.183 ; 4.403        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; a_i[14]                                                                                                       ;
; 4.183 ; 4.403        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; a_i[15]                                                                                                       ;
; 4.183 ; 4.403        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; a_i[5]                                                                                                        ;
; 4.183 ; 4.403        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; iorq_n_i                                                                                                      ;
; 4.183 ; 4.403        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; key[10]                                                                                                       ;
; 4.183 ; 4.403        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; key[11]                                                                                                       ;
; 4.183 ; 4.403        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; key[12]                                                                                                       ;
; 4.183 ; 4.403        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; key[9]                                                                                                        ;
; 4.183 ; 4.403        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; mreq_n_i                                                                                                      ;
; 4.183 ; 4.403        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; port_7ffd_reg[4]                                                                                              ;
; 4.183 ; 4.403        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; port_7ffd_reg[5]                                                                                              ;
; 4.183 ; 4.403        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; port_7ffd_reg[6]                                                                                              ;
; 4.183 ; 4.403        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; rd_n_i                                                                                                        ;
; 4.183 ; 4.403        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_a_i[14]                                                                                                   ;
; 4.183 ; 4.403        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_iorq_n_i                                                                                                  ;
; 4.183 ; 4.403        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_wr_n_i                                                                                                    ;
; 4.183 ; 4.403        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; wr_n_i                                                                                                        ;
; 4.184 ; 4.404        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; a_i[12]                                                                                                       ;
; 4.184 ; 4.404        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; d_i[0]                                                                                                        ;
; 4.184 ; 4.404        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; d_i[1]                                                                                                        ;
; 4.184 ; 4.404        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_a_i[3]                                                                                                    ;
; 4.184 ; 4.404        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_d_i[0]                                                                                                    ;
; 4.184 ; 4.404        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_d_i[1]                                                                                                    ;
; 4.185 ; 4.405        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; d_i[4]                                                                                                        ;
; 4.185 ; 4.405        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; d_i[7]                                                                                                        ;
; 4.185 ; 4.405        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_a_i[5]                                                                                                    ;
; 4.185 ; 4.405        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_d_i[4]                                                                                                    ;
; 4.185 ; 4.405        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_d_i[5]                                                                                                    ;
; 4.186 ; 4.406        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; a_i[10]                                                                                                       ;
; 4.186 ; 4.406        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; a_i[1]                                                                                                        ;
; 4.186 ; 4.406        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; a_i[2]                                                                                                        ;
; 4.186 ; 4.406        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; a_i[7]                                                                                                        ;
; 4.186 ; 4.406        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; a_i[8]                                                                                                        ;
; 4.186 ; 4.406        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; a_i[9]                                                                                                        ;
; 4.186 ; 4.406        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; port_7ffd_reg[7]                                                                                              ;
; 4.186 ; 4.406        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_a_i[1]                                                                                                    ;
; 4.186 ; 4.406        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_a_i[2]                                                                                                    ;
; 4.186 ; 4.406        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_a_i[7]                                                                                                    ;
; 4.186 ; 4.406        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_a_i[8]                                                                                                    ;
; 4.186 ; 4.406        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_a_i[9]                                                                                                    ;
; 4.186 ; 4.421        ; 0.235          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a10~porta_address_reg0 ;
; 4.186 ; 4.421        ; 0.235          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a10~porta_we_reg       ;
; 4.187 ; 4.407        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; d_i[2]                                                                                                        ;
; 4.187 ; 4.407        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; d_i[5]                                                                                                        ;
; 4.187 ; 4.407        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; d_i[6]                                                                                                        ;
; 4.187 ; 4.407        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; port_7ffd_reg[1]                                                                                              ;
; 4.187 ; 4.407        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; port_7ffd_reg[3]                                                                                              ;
; 4.187 ; 4.407        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_d_i[2]                                                                                                    ;
; 4.187 ; 4.407        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reset_n_i                                                                                                     ;
; 4.187 ; 4.422        ; 0.235          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a0~porta_address_reg0        ;
; 4.187 ; 4.422        ; 0.235          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a0~porta_we_reg              ;
; 4.187 ; 4.422        ; 0.235          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a13~porta_address_reg0       ;
; 4.187 ; 4.422        ; 0.235          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a13~porta_we_reg             ;
; 4.187 ; 4.422        ; 0.235          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a4~porta_address_reg0        ;
; 4.187 ; 4.422        ; 0.235          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a4~porta_we_reg              ;
; 4.187 ; 4.422        ; 0.235          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a6~porta_address_reg0        ;
; 4.187 ; 4.422        ; 0.235          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a6~porta_we_reg              ;
; 4.187 ; 4.422        ; 0.235          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a8~porta_address_reg0        ;
; 4.187 ; 4.422        ; 0.235          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a8~porta_we_reg              ;
; 4.188 ; 4.408        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_mreq_n_i                                                                                                  ;
; 4.188 ; 4.408        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_rd_n_i                                                                                                    ;
; 4.188 ; 4.408        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_reset_n_i                                                                                                 ;
; 4.188 ; 4.423        ; 0.235          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a9~porta_address_reg0        ;
; 4.188 ; 4.423        ; 0.235          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a9~porta_we_reg              ;
; 4.188 ; 4.423        ; 0.235          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a10~porta_datain_reg0  ;
; 4.189 ; 4.409        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; port_xxfe_reg[0]                                                                                              ;
; 4.189 ; 4.409        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; port_xxfe_reg[1]                                                                                              ;
; 4.189 ; 4.409        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; port_xxfe_reg[2]                                                                                              ;
; 4.189 ; 4.409        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; port_xxfe_reg[4]                                                                                              ;
; 4.189 ; 4.409        ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_a_i[15]                                                                                                   ;
; 4.189 ; 4.424        ; 0.235          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a0~porta_datain_reg0         ;
; 4.189 ; 4.424        ; 0.235          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a13~porta_datain_reg0        ;
; 4.189 ; 4.424        ; 0.235          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a4~porta_datain_reg0         ;
; 4.189 ; 4.424        ; 0.235          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a6~porta_datain_reg0         ;
; 4.189 ; 4.424        ; 0.235          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a8~porta_datain_reg0         ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'U1|altpll_component|auto_generated|pll1|clk[2]'                                                    ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------+
; 5.649 ; 5.869        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; st[0]                 ;
; 5.649 ; 5.869        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; st[1]                 ;
; 5.651 ; 5.871        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; sdram:U7|data_reg[0]  ;
; 5.651 ; 5.871        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; sdram:U7|data_reg[1]  ;
; 5.651 ; 5.871        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; sdram:U7|data_reg[2]  ;
; 5.651 ; 5.871        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; sdram:U7|data_reg[3]  ;
; 5.651 ; 5.871        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; sdram:U7|data_reg[4]  ;
; 5.651 ; 5.871        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; sdram:U7|data_reg[5]  ;
; 5.651 ; 5.871        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; sdram:U7|data_reg[6]  ;
; 5.657 ; 5.877        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; sdr_rd                ;
; 5.657 ; 5.877        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; sdr_wr                ;
; 5.674 ; 5.894        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; sdram:U7|data_reg[7]  ;
; 5.676 ; 5.896        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; sdr_rfsh              ;
; 5.706 ; 5.894        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|address[4]   ;
; 5.707 ; 5.895        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|data[5]      ;
; 5.707 ; 5.895        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|data[6]      ;
; 5.708 ; 5.896        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|data[0]      ;
; 5.708 ; 5.896        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|data[2]      ;
; 5.708 ; 5.896        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|data[3]      ;
; 5.709 ; 5.897        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|address[1]   ;
; 5.709 ; 5.897        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|address[2]   ;
; 5.709 ; 5.897        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|address[8]   ;
; 5.710 ; 5.898        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|address[7]   ;
; 5.710 ; 5.898        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|address[9]   ;
; 5.713 ; 5.901        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_a[0]     ;
; 5.713 ; 5.901        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_a[1]     ;
; 5.713 ; 5.901        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_a[2]     ;
; 5.713 ; 5.901        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_a[3]     ;
; 5.713 ; 5.901        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_a[4]     ;
; 5.713 ; 5.901        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_a[5]     ;
; 5.713 ; 5.901        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_a[6]     ;
; 5.713 ; 5.901        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_a[7]     ;
; 5.713 ; 5.901        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_a[8]     ;
; 5.713 ; 5.901        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_a[9]     ;
; 5.717 ; 5.905        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|data[1]      ;
; 5.717 ; 5.905        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|data[4]      ;
; 5.717 ; 5.905        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|data[7]      ;
; 5.723 ; 5.911        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_ba[0]    ;
; 5.732 ; 5.920        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|address[0]   ;
; 5.732 ; 5.920        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|address[3]   ;
; 5.732 ; 5.920        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|idle1        ;
; 5.732 ; 5.920        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_ba[1]    ;
; 5.732 ; 5.920        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_cmd[0]   ;
; 5.732 ; 5.920        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[0]~en ;
; 5.732 ; 5.920        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[1]    ;
; 5.732 ; 5.920        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[1]~en ;
; 5.732 ; 5.920        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[2]~en ;
; 5.732 ; 5.920        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[3]~en ;
; 5.732 ; 5.920        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[4]    ;
; 5.732 ; 5.920        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[4]~en ;
; 5.732 ; 5.920        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[5]~en ;
; 5.732 ; 5.920        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[6]~en ;
; 5.732 ; 5.920        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[7]~en ;
; 5.732 ; 5.920        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|state[0]     ;
; 5.732 ; 5.920        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|state[1]     ;
; 5.732 ; 5.920        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|state[2]     ;
; 5.732 ; 5.920        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|state[3]     ;
; 5.732 ; 5.920        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|state[4]     ;
; 5.735 ; 5.923        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_a[11]    ;
; 5.735 ; 5.923        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_a[12]    ;
; 5.735 ; 5.923        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dqm      ;
; 5.736 ; 5.924        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[0]    ;
; 5.736 ; 5.924        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[2]    ;
; 5.736 ; 5.924        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[3]    ;
; 5.736 ; 5.924        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[5]    ;
; 5.736 ; 5.924        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[6]    ;
; 5.736 ; 5.924        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[7]    ;
; 5.737 ; 5.925        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|address[5]   ;
; 5.737 ; 5.925        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|address[6]   ;
; 5.737 ; 5.925        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_cmd[1]   ;
; 5.737 ; 5.925        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_cmd[2]   ;
; 5.738 ; 5.926        ; 0.188          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_a[10]    ;
; 5.757 ; 5.977        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_a[10]    ;
; 5.758 ; 5.978        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|address[5]   ;
; 5.758 ; 5.978        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_cmd[1]   ;
; 5.758 ; 5.978        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_cmd[2]   ;
; 5.759 ; 5.979        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|address[6]   ;
; 5.759 ; 5.979        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[0]    ;
; 5.759 ; 5.979        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[2]    ;
; 5.759 ; 5.979        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[3]    ;
; 5.759 ; 5.979        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[5]    ;
; 5.759 ; 5.979        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[6]    ;
; 5.759 ; 5.979        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[7]    ;
; 5.761 ; 5.981        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_a[11]    ;
; 5.761 ; 5.981        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_a[12]    ;
; 5.761 ; 5.981        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dqm      ;
; 5.762 ; 5.982        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|idle1        ;
; 5.762 ; 5.982        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_ba[1]    ;
; 5.762 ; 5.982        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_cmd[0]   ;
; 5.762 ; 5.982        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|state[0]     ;
; 5.762 ; 5.982        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|state[1]     ;
; 5.762 ; 5.982        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|state[2]     ;
; 5.762 ; 5.982        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|state[3]     ;
; 5.762 ; 5.982        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|state[4]     ;
; 5.763 ; 5.983        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|address[0]   ;
; 5.763 ; 5.983        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|address[3]   ;
; 5.763 ; 5.983        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[0]~en ;
; 5.763 ; 5.983        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[1]    ;
; 5.763 ; 5.983        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[1]~en ;
; 5.763 ; 5.983        ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[2]~en ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK_50MHZ'                                                                                ;
+-------+--------------+----------------+------------------+-----------+------------+---------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                            ;
+-------+--------------+----------------+------------------+-----------+------------+---------------------------------------------------+
; 9.681 ; 9.901        ; 0.220          ; High Pulse Width ; CLK_50MHZ ; Fall       ; deserializer:U14|receiver:inst_rx|rx_bit          ;
; 9.739 ; 9.927        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|keys[10][0]                      ;
; 9.739 ; 9.927        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|keys[10][1]                      ;
; 9.739 ; 9.927        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|keys[10][2]                      ;
; 9.739 ; 9.927        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|keys[9][0]                       ;
; 9.739 ; 9.927        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|keys[9][1]                       ;
; 9.739 ; 9.927        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|keys[9][2]                       ;
; 9.739 ; 9.927        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|keys[9][3]                       ;
; 9.739 ; 9.927        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|keys[9][4]                       ;
; 9.740 ; 9.928        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_bit_count[0] ;
; 9.740 ; 9.928        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_bit_count[1] ;
; 9.740 ; 9.928        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_bit_count[2] ;
; 9.740 ; 9.928        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_bit_count[3] ;
; 9.740 ; 9.928        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_count[8]     ;
; 9.740 ; 9.928        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_shift_reg[0] ;
; 9.740 ; 9.928        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_shift_reg[1] ;
; 9.740 ; 9.928        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_shift_reg[2] ;
; 9.740 ; 9.928        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_shift_reg[3] ;
; 9.740 ; 9.928        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_shift_reg[4] ;
; 9.740 ; 9.928        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_shift_reg[5] ;
; 9.740 ; 9.928        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_shift_reg[6] ;
; 9.740 ; 9.928        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_shift_reg[7] ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|b1[0]                            ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|b1[1]                            ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|b1[2]                            ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_buffer[0]    ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_buffer[3]    ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_buffer[7]    ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|y0[0]                            ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|y0[1]                            ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|y0[2]                            ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|y0[3]                            ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|y0[4]                            ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|y0[5]                            ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|y0[6]                            ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|y0[7]                            ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|z1[0]                            ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|z1[1]                            ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|z1[2]                            ;
; 9.741 ; 9.929        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|z1[3]                            ;
; 9.742 ; 9.930        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|device_id[0]                     ;
; 9.742 ; 9.930        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|device_id[1]                     ;
; 9.742 ; 9.930        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|device_id[2]                     ;
; 9.742 ; 9.930        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|device_id[3]                     ;
; 9.742 ; 9.930        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|device_id[4]                     ;
; 9.742 ; 9.930        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|device_id[5]                     ;
; 9.742 ; 9.930        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|device_id[6]                     ;
; 9.742 ; 9.930        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|device_id[7]                     ;
; 9.742 ; 9.930        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_buffer[1]    ;
; 9.742 ; 9.930        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_buffer[2]    ;
; 9.742 ; 9.930        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_buffer[4]    ;
; 9.742 ; 9.930        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_buffer[5]    ;
; 9.742 ; 9.930        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_buffer[6]    ;
; 9.743 ; 9.931        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|count[0]                         ;
; 9.743 ; 9.931        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|count[1]                         ;
; 9.743 ; 9.931        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|count[2]                         ;
; 9.743 ; 9.931        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|count[3]                         ;
; 9.743 ; 9.931        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_avail        ;
; 9.743 ; 9.931        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_count[7]     ;
; 9.744 ; 9.932        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|b0[0]                            ;
; 9.744 ; 9.932        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|b0[1]                            ;
; 9.744 ; 9.932        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|b0[2]                            ;
; 9.744 ; 9.932        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|keys[10][3]                      ;
; 9.744 ; 9.932        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|keys[10][4]                      ;
; 9.744 ; 9.932        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|keys[11][0]                      ;
; 9.744 ; 9.932        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|keys[11][1]                      ;
; 9.744 ; 9.932        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|x0[0]                            ;
; 9.744 ; 9.932        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|x0[1]                            ;
; 9.744 ; 9.932        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|x0[2]                            ;
; 9.744 ; 9.932        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|x0[3]                            ;
; 9.744 ; 9.932        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|x0[4]                            ;
; 9.744 ; 9.932        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|x0[5]                            ;
; 9.744 ; 9.932        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|x0[6]                            ;
; 9.744 ; 9.932        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|x0[7]                            ;
; 9.744 ; 9.932        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|x1[0]                            ;
; 9.744 ; 9.932        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|x1[1]                            ;
; 9.744 ; 9.932        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|x1[2]                            ;
; 9.744 ; 9.932        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|x1[3]                            ;
; 9.744 ; 9.932        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|x1[4]                            ;
; 9.744 ; 9.932        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|x1[5]                            ;
; 9.744 ; 9.932        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|x1[6]                            ;
; 9.744 ; 9.932        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|x1[7]                            ;
; 9.744 ; 9.932        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|y1[0]                            ;
; 9.744 ; 9.932        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|y1[1]                            ;
; 9.744 ; 9.932        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|y1[2]                            ;
; 9.744 ; 9.932        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|y1[3]                            ;
; 9.744 ; 9.932        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|y1[4]                            ;
; 9.744 ; 9.932        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|y1[5]                            ;
; 9.744 ; 9.932        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|y1[6]                            ;
; 9.744 ; 9.932        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|y1[7]                            ;
; 9.744 ; 9.932        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|z0[0]                            ;
; 9.744 ; 9.932        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|z0[1]                            ;
; 9.744 ; 9.932        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|z0[2]                            ;
; 9.744 ; 9.932        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|z0[3]                            ;
; 9.745 ; 9.933        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_count[0]     ;
; 9.745 ; 9.933        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_count[1]     ;
; 9.745 ; 9.933        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_count[2]     ;
; 9.745 ; 9.933        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_count[3]     ;
; 9.745 ; 9.933        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_count[4]     ;
; 9.745 ; 9.933        ; 0.188          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_count[5]     ;
+-------+--------------+----------------+------------------+-----------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'U18|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                             ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------+
; 12.187 ; 12.407       ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:U17|reg_0[5]                                                                                              ;
; 12.192 ; 12.412       ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:U17|reg_0[6]                                                                                              ;
; 12.195 ; 12.415       ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:U17|reg_0[0]                                                                                              ;
; 12.195 ; 12.415       ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:U17|reg_0[1]                                                                                              ;
; 12.195 ; 12.415       ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:U17|reg_0[2]                                                                                              ;
; 12.195 ; 12.415       ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:U17|reg_0[4]                                                                                              ;
; 12.195 ; 12.415       ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:U17|reg_0[7]                                                                                              ;
; 12.197 ; 12.417       ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:U17|reg_0[3]                                                                                              ;
; 12.220 ; 12.440       ; 0.220          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:U17|int                                                                                                   ;
; 12.232 ; 12.467       ; 0.235          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a0~porta_address_reg0 ;
; 12.232 ; 12.467       ; 0.235          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a0~porta_we_reg       ;
; 12.232 ; 12.467       ; 0.235          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a2~porta_address_reg0 ;
; 12.232 ; 12.467       ; 0.235          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a2~porta_we_reg       ;
; 12.232 ; 12.467       ; 0.235          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a4~porta_address_reg0 ;
; 12.232 ; 12.467       ; 0.235          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a4~porta_we_reg       ;
; 12.234 ; 12.469       ; 0.235          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 12.234 ; 12.469       ; 0.235          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a2~porta_datain_reg0  ;
; 12.234 ; 12.469       ; 0.235          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a4~porta_datain_reg0  ;
; 12.234 ; 12.469       ; 0.235          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a6~porta_address_reg0 ;
; 12.234 ; 12.469       ; 0.235          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a6~porta_we_reg       ;
; 12.236 ; 12.471       ; 0.235          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a6~porta_datain_reg0  ;
; 12.248 ; 12.436       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_de[1]                                                                                  ;
; 12.248 ; 12.436       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_de[6]                                                                                  ;
; 12.248 ; 12.436       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_hl[0]                                                                                  ;
; 12.248 ; 12.436       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_hl[4]                                                                                  ;
; 12.248 ; 12.436       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_xx[0]                                                                                  ;
; 12.248 ; 12.436       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_xx[4]                                                                                  ;
; 12.249 ; 12.437       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_af[15]                                                                                 ;
; 12.249 ; 12.437       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_i[5]                                                                                   ;
; 12.249 ; 12.437       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_i[7]                                                                                   ;
; 12.250 ; 12.438       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_de[12]                                                                                 ;
; 12.250 ; 12.438       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_de[15]                                                                                 ;
; 12.250 ; 12.438       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_i[0]                                                                                   ;
; 12.251 ; 12.439       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_ix[12]                                                                                 ;
; 12.251 ; 12.439       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_xx[2]                                                                                  ;
; 12.251 ; 12.439       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_xx[7]                                                                                  ;
; 12.252 ; 12.440       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_hl[15]                                                                                 ;
; 12.253 ; 12.441       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_hl[12]                                                                                 ;
; 12.253 ; 12.441       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_hl[8]                                                                                  ;
; 12.254 ; 12.442       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|flg[2]                                                                                     ;
; 12.254 ; 12.442       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|flg[4]                                                                                     ;
; 12.254 ; 12.442       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|pc[0]                                                                                      ;
; 12.254 ; 12.442       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|pc[10]                                                                                     ;
; 12.254 ; 12.442       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|pc[11]                                                                                     ;
; 12.254 ; 12.442       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|pc[12]                                                                                     ;
; 12.254 ; 12.442       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|pc[2]                                                                                      ;
; 12.254 ; 12.442       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|pc[8]                                                                                      ;
; 12.254 ; 12.442       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_af[10]                                                                                 ;
; 12.254 ; 12.442       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_af[11]                                                                                 ;
; 12.254 ; 12.442       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_af[12]                                                                                 ;
; 12.254 ; 12.442       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_af[13]                                                                                 ;
; 12.254 ; 12.442       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_af[14]                                                                                 ;
; 12.254 ; 12.442       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_af[8]                                                                                  ;
; 12.254 ; 12.442       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_af[9]                                                                                  ;
; 12.254 ; 12.442       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc[0]                                                                                  ;
; 12.254 ; 12.442       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc[1]                                                                                  ;
; 12.254 ; 12.442       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc[2]                                                                                  ;
; 12.254 ; 12.442       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc[3]                                                                                  ;
; 12.254 ; 12.442       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc[4]                                                                                  ;
; 12.254 ; 12.442       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc[5]                                                                                  ;
; 12.254 ; 12.442       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc[6]                                                                                  ;
; 12.254 ; 12.442       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc[7]                                                                                  ;
; 12.254 ; 12.442       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_de[0]                                                                                  ;
; 12.254 ; 12.442       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_de[2]                                                                                  ;
; 12.254 ; 12.442       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_de[3]                                                                                  ;
; 12.254 ; 12.442       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_de[4]                                                                                  ;
; 12.254 ; 12.442       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_de[5]                                                                                  ;
; 12.254 ; 12.442       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_de[7]                                                                                  ;
; 12.254 ; 12.442       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_i[10]                                                                                  ;
; 12.254 ; 12.442       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_i[11]                                                                                  ;
; 12.254 ; 12.442       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_i[12]                                                                                  ;
; 12.254 ; 12.442       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_i[13]                                                                                  ;
; 12.254 ; 12.442       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_i[14]                                                                                  ;
; 12.254 ; 12.442       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_i[15]                                                                                  ;
; 12.254 ; 12.442       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_i[8]                                                                                   ;
; 12.254 ; 12.442       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_i[9]                                                                                   ;
; 12.254 ; 12.442       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_ix[0]                                                                                  ;
; 12.254 ; 12.442       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_ix[1]                                                                                  ;
; 12.254 ; 12.442       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_ix[2]                                                                                  ;
; 12.254 ; 12.442       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_ix[3]                                                                                  ;
; 12.254 ; 12.442       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_ix[5]                                                                                  ;
; 12.254 ; 12.442       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_ix[6]                                                                                  ;
; 12.254 ; 12.442       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_ix[7]                                                                                  ;
; 12.255 ; 12.443       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|cpu_status[5]                                                                              ;
; 12.255 ; 12.443       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc1[0]                                                                                 ;
; 12.255 ; 12.443       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc1[1]                                                                                 ;
; 12.255 ; 12.443       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc1[2]                                                                                 ;
; 12.255 ; 12.443       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc1[3]                                                                                 ;
; 12.255 ; 12.443       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc1[4]                                                                                 ;
; 12.255 ; 12.443       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc1[5]                                                                                 ;
; 12.255 ; 12.443       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc1[6]                                                                                 ;
; 12.255 ; 12.443       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc1[7]                                                                                 ;
; 12.255 ; 12.443       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_de1[0]                                                                                 ;
; 12.255 ; 12.443       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_de1[2]                                                                                 ;
; 12.255 ; 12.443       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_de1[3]                                                                                 ;
; 12.255 ; 12.443       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_de1[4]                                                                                 ;
; 12.255 ; 12.443       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_de1[5]                                                                                 ;
; 12.255 ; 12.443       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_de1[7]                                                                                 ;
; 12.255 ; 12.443       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_hl[2]                                                                                  ;
; 12.255 ; 12.443       ; 0.188          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_hl[3]                                                                                  ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'U1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                             ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                                                                        ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------------------------------------------------------------------+
; 19.532 ; 19.752       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|spec_v_count_reg2[5]                                                                ;
; 19.534 ; 19.754       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|spec_v_count_reg2[2]                                                                ;
; 19.536 ; 19.756       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|spec_v_count_reg2[3]                                                                ;
; 19.536 ; 19.756       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|spec_v_count_reg2[6]                                                                ;
; 19.536 ; 19.756       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|spec_v_count_reg2[7]                                                                ;
; 19.538 ; 19.758       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|spec_v_count_reg2[8]                                                                ;
; 19.539 ; 19.759       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[3]                                                ;
; 19.540 ; 19.760       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[13]                                                 ;
; 19.540 ; 19.760       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[14]                                                 ;
; 19.540 ; 19.760       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[1]                                                  ;
; 19.540 ; 19.760       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg2[0]                                                                    ;
; 19.540 ; 19.760       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg2[1]                                                                    ;
; 19.540 ; 19.760       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg2[3]                                                                    ;
; 19.540 ; 19.760       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg2[4]                                                                    ;
; 19.540 ; 19.760       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg2[5]                                                                    ;
; 19.540 ; 19.760       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg2[7]                                                                    ;
; 19.540 ; 19.760       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg[4]                                                                     ;
; 19.541 ; 19.761       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg3[2]                                                                    ;
; 19.541 ; 19.761       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg3[6]                                                                    ;
; 19.542 ; 19.762       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|addr_vram_escr_rd_reg[10]                                                           ;
; 19.542 ; 19.762       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|addr_vram_escr_rd_reg[11]                                                           ;
; 19.542 ; 19.762       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|addr_vram_escr_rd_reg[12]                                                           ;
; 19.542 ; 19.762       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|addr_vram_escr_rd_reg[2]                                                            ;
; 19.542 ; 19.762       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|addr_vram_escr_rd_reg[3]                                                            ;
; 19.542 ; 19.762       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|addr_vram_escr_rd_reg[4]                                                            ;
; 19.542 ; 19.762       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|addr_vram_escr_rd_reg[5]                                                            ;
; 19.542 ; 19.762       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|addr_vram_escr_rd_reg[6]                                                            ;
; 19.542 ; 19.762       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|addr_vram_escr_rd_reg[7]                                                            ;
; 19.542 ; 19.762       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|addr_vram_escr_rd_reg[8]                                                            ;
; 19.542 ; 19.762       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|addr_vram_escr_rd_reg[9]                                                            ;
; 19.542 ; 19.762       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg0[1]                                                                    ;
; 19.542 ; 19.762       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg0[3]                                                                    ;
; 19.542 ; 19.762       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg0[5]                                                                    ;
; 19.542 ; 19.762       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg0[7]                                                                    ;
; 19.542 ; 19.762       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|spec_v_count_reg2[4]                                                                ;
; 19.544 ; 19.764       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[15]                                                 ;
; 19.544 ; 19.764       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[2]                                                  ;
; 19.544 ; 19.764       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[3]                                                  ;
; 19.544 ; 19.764       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[5]                                                  ;
; 19.544 ; 19.764       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[6]                                                  ;
; 19.544 ; 19.764       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[7]                                                  ;
; 19.544 ; 19.764       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|spec_h_count_reg2[0]                                                                ;
; 19.544 ; 19.764       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|spec_h_count_reg2[1]                                                                ;
; 19.545 ; 19.765       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[0]                                                  ;
; 19.546 ; 19.766       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg[7]                                                                     ;
; 19.547 ; 19.767       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|attr_reg[0]                                                                         ;
; 19.547 ; 19.767       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|attr_reg[6]                                                                         ;
; 19.547 ; 19.767       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg[1]                                                                     ;
; 19.547 ; 19.767       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg[2]                                                                     ;
; 19.547 ; 19.767       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg[3]                                                                     ;
; 19.548 ; 19.768       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[8]                                                  ;
; 19.550 ; 19.770       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg1[1]                                                                    ;
; 19.550 ; 19.770       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg1[3]                                                                    ;
; 19.550 ; 19.770       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg1[4]                                                                    ;
; 19.550 ; 19.770       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg1[5]                                                                    ;
; 19.550 ; 19.770       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg1[7]                                                                    ;
; 19.550 ; 19.770       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg[6]                                                                     ;
; 19.551 ; 19.771       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg2[2]                                                                    ;
; 19.551 ; 19.771       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg2[6]                                                                    ;
; 19.551 ; 19.771       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg[5]                                                                     ;
; 19.552 ; 19.772       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg[0]                                                                     ;
; 19.553 ; 19.773       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[4]                                                  ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|encoder:enc0|ENCODED[0]                                                               ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|encoder:enc0|dc_bias[0]                                                               ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|encoder:enc0|dc_bias[1]                                                               ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|encoder:enc0|dc_bias[2]                                                               ;
; 19.559 ; 19.779       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|encoder:enc0|dc_bias[3]                                                               ;
; 19.560 ; 19.780       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|encoder:enc0|ENCODED[4]                                                               ;
; 19.560 ; 19.780       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|encoder:enc0|ENCODED[8]                                                               ;
; 19.560 ; 19.780       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|address_reg_b[0] ;
; 19.560 ; 19.780       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|address_reg_b[1] ;
; 19.561 ; 19.781       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[16]                                              ;
; 19.561 ; 19.781       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[17]                                              ;
; 19.561 ; 19.781       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[18]                                              ;
; 19.561 ; 19.781       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[19]                                              ;
; 19.561 ; 19.781       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[20]                                              ;
; 19.561 ; 19.781       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[21]                                              ;
; 19.561 ; 19.781       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[22]                                              ;
; 19.561 ; 19.781       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[23]                                              ;
; 19.561 ; 19.781       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[24]                                              ;
; 19.561 ; 19.781       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[25]                                              ;
; 19.561 ; 19.781       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioRAvgSum[15]                                              ;
; 19.562 ; 19.782       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[10]                                               ;
; 19.562 ; 19.782       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[4]                                                ;
; 19.562 ; 19.782       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[5]                                                ;
; 19.562 ; 19.782       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[6]                                                ;
; 19.562 ; 19.782       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[9]                                                ;
; 19.562 ; 19.782       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][11]                                         ;
; 19.562 ; 19.782       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][13]                                         ;
; 19.562 ; 19.782       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][15]                                         ;
; 19.562 ; 19.782       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][17]                                         ;
; 19.562 ; 19.782       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][19]                                         ;
; 19.562 ; 19.782       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][21]                                         ;
; 19.562 ; 19.782       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][23]                                         ;
; 19.562 ; 19.782       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][33]                                         ;
; 19.562 ; 19.782       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][35]                                         ;
; 19.562 ; 19.782       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][37]                                         ;
; 19.562 ; 19.782       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][39]                                         ;
; 19.562 ; 19.782       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][41]                                         ;
; 19.562 ; 19.782       ; 0.220          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][43]                                         ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+
; USB_IO3     ; CLK_50MHZ  ; 4.172  ; 4.178  ; Rise       ; CLK_50MHZ                                       ;
; USB_TXD     ; CLK_50MHZ  ; -0.284 ; -0.038 ; Fall       ; CLK_50MHZ                                       ;
; BUF_NRESET  ; CLK_50MHZ  ; 0.524  ; 0.670  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_A[*]    ; CLK_50MHZ  ; 4.973  ; 5.319  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[0]   ; CLK_50MHZ  ; 4.973  ; 5.319  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[1]   ; CLK_50MHZ  ; 4.720  ; 4.999  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[2]   ; CLK_50MHZ  ; 4.556  ; 4.967  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[3]   ; CLK_50MHZ  ; 4.427  ; 4.773  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[4]   ; CLK_50MHZ  ; 3.607  ; 3.977  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[5]   ; CLK_50MHZ  ; 3.873  ; 4.170  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[6]   ; CLK_50MHZ  ; 4.371  ; 4.682  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[7]   ; CLK_50MHZ  ; 4.527  ; 4.894  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[8]   ; CLK_50MHZ  ; 4.632  ; 5.025  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[9]   ; CLK_50MHZ  ; 4.751  ; 5.029  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[10]  ; CLK_50MHZ  ; 4.004  ; 4.292  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[11]  ; CLK_50MHZ  ; 3.824  ; 4.102  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[12]  ; CLK_50MHZ  ; 3.766  ; 4.086  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[13]  ; CLK_50MHZ  ; 3.919  ; 4.260  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[14]  ; CLK_50MHZ  ; 4.380  ; 4.713  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[15]  ; CLK_50MHZ  ; 3.380  ; 3.697  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_D[*]    ; CLK_50MHZ  ; 5.448  ; 5.688  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[0]   ; CLK_50MHZ  ; 4.645  ; 4.916  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[1]   ; CLK_50MHZ  ; 5.448  ; 5.688  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[2]   ; CLK_50MHZ  ; 4.225  ; 4.494  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[3]   ; CLK_50MHZ  ; 4.473  ; 4.783  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[4]   ; CLK_50MHZ  ; 4.366  ; 4.646  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[5]   ; CLK_50MHZ  ; 4.692  ; 4.972  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[6]   ; CLK_50MHZ  ; 4.428  ; 4.693  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[7]   ; CLK_50MHZ  ; 4.218  ; 4.531  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NIORQ   ; CLK_50MHZ  ; 4.452  ; 4.768  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NM1     ; CLK_50MHZ  ; 4.014  ; 4.407  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NMREQ   ; CLK_50MHZ  ; 3.729  ; 4.010  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NRD     ; CLK_50MHZ  ; 3.427  ; 3.742  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NRFSH   ; CLK_50MHZ  ; 4.118  ; 4.520  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NWR     ; CLK_50MHZ  ; 4.408  ; 4.767  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; DRAM_DQ[*]  ; CLK_50MHZ  ; 6.011  ; 6.401  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[0] ; CLK_50MHZ  ; 5.766  ; 6.048  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[1] ; CLK_50MHZ  ; 6.011  ; 6.401  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[2] ; CLK_50MHZ  ; 5.044  ; 5.445  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[3] ; CLK_50MHZ  ; 5.001  ; 5.395  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[4] ; CLK_50MHZ  ; 5.379  ; 5.721  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[5] ; CLK_50MHZ  ; 5.257  ; 5.656  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[6] ; CLK_50MHZ  ; 4.592  ; 4.914  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[7] ; CLK_50MHZ  ; 5.307  ; 5.614  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+
; USB_IO3     ; CLK_50MHZ  ; -1.595 ; -1.826 ; Rise       ; CLK_50MHZ                                       ;
; USB_TXD     ; CLK_50MHZ  ; 0.660  ; 0.408  ; Fall       ; CLK_50MHZ                                       ;
; BUF_NRESET  ; CLK_50MHZ  ; 0.048  ; -0.085 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_A[*]    ; CLK_50MHZ  ; -2.684 ; -2.980 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[0]   ; CLK_50MHZ  ; -4.193 ; -4.527 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[1]   ; CLK_50MHZ  ; -3.990 ; -4.260 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[2]   ; CLK_50MHZ  ; -3.832 ; -4.230 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[3]   ; CLK_50MHZ  ; -3.705 ; -4.040 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[4]   ; CLK_50MHZ  ; -2.880 ; -3.238 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[5]   ; CLK_50MHZ  ; -3.176 ; -3.464 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[6]   ; CLK_50MHZ  ; -3.652 ; -3.954 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[7]   ; CLK_50MHZ  ; -3.784 ; -4.128 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[8]   ; CLK_50MHZ  ; -3.905 ; -4.285 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[9]   ; CLK_50MHZ  ; -4.019 ; -4.289 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[10]  ; CLK_50MHZ  ; -3.305 ; -3.581 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[11]  ; CLK_50MHZ  ; -3.111 ; -3.369 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[12]  ; CLK_50MHZ  ; -3.015 ; -3.312 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[13]  ; CLK_50MHZ  ; -3.200 ; -3.521 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[14]  ; CLK_50MHZ  ; -3.662 ; -3.984 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[15]  ; CLK_50MHZ  ; -2.684 ; -2.980 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_D[*]    ; CLK_50MHZ  ; -3.465 ; -3.768 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[0]   ; CLK_50MHZ  ; -3.905 ; -4.153 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[1]   ; CLK_50MHZ  ; -4.676 ; -4.893 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[2]   ; CLK_50MHZ  ; -3.516 ; -3.772 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[3]   ; CLK_50MHZ  ; -3.756 ; -4.053 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[4]   ; CLK_50MHZ  ; -3.637 ; -3.894 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[5]   ; CLK_50MHZ  ; -3.949 ; -4.205 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[6]   ; CLK_50MHZ  ; -3.712 ; -3.966 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[7]   ; CLK_50MHZ  ; -3.465 ; -3.768 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NIORQ   ; CLK_50MHZ  ; -3.730 ; -4.037 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NM1     ; CLK_50MHZ  ; -3.255 ; -3.623 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NMREQ   ; CLK_50MHZ  ; -3.019 ; -3.280 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NRD     ; CLK_50MHZ  ; -2.729 ; -3.023 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NRFSH   ; CLK_50MHZ  ; -3.374 ; -3.763 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NWR     ; CLK_50MHZ  ; -3.689 ; -4.036 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; DRAM_DQ[*]  ; CLK_50MHZ  ; -3.780 ; -4.087 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[0] ; CLK_50MHZ  ; -4.907 ; -5.176 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[1] ; CLK_50MHZ  ; -5.137 ; -5.514 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[2] ; CLK_50MHZ  ; -4.208 ; -4.596 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[3] ; CLK_50MHZ  ; -4.167 ; -4.548 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[4] ; CLK_50MHZ  ; -4.530 ; -4.861 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[5] ; CLK_50MHZ  ; -4.413 ; -4.799 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[6] ; CLK_50MHZ  ; -3.780 ; -4.087 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[7] ; CLK_50MHZ  ; -4.488 ; -4.770 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+
; BUF_DIR[*]  ; CLK_50MHZ  ; 23.725 ; 23.448 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUF_DIR[1] ; CLK_50MHZ  ; 23.725 ; 23.448 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_D[*]    ; CLK_50MHZ  ; 32.250 ; 31.773 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[0]   ; CLK_50MHZ  ; 30.211 ; 29.778 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[1]   ; CLK_50MHZ  ; 28.089 ; 27.572 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[2]   ; CLK_50MHZ  ; 32.250 ; 31.773 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[3]   ; CLK_50MHZ  ; 28.822 ; 28.302 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[4]   ; CLK_50MHZ  ; 28.191 ; 27.771 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[5]   ; CLK_50MHZ  ; 28.619 ; 28.096 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[6]   ; CLK_50MHZ  ; 30.177 ; 29.778 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[7]   ; CLK_50MHZ  ; 29.758 ; 29.310 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NIORQGE ; CLK_50MHZ  ; 20.903 ; 20.834 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NROMOE  ; CLK_50MHZ  ; 19.402 ; 19.222 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_D[*]    ; CLK_50MHZ  ; 22.277 ; 21.844 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[0]   ; CLK_50MHZ  ; 22.277 ; 21.844 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[1]   ; CLK_50MHZ  ; 16.584 ; 15.656 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[2]   ; CLK_50MHZ  ; 17.613 ; 17.159 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[3]   ; CLK_50MHZ  ; 18.931 ; 17.951 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[4]   ; CLK_50MHZ  ; 18.740 ; 18.320 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[5]   ; CLK_50MHZ  ; 15.890 ; 15.059 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[6]   ; CLK_50MHZ  ; 18.455 ; 18.081 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[7]   ; CLK_50MHZ  ; 16.545 ; 15.590 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
; TMDS[*]     ; CLK_50MHZ  ; 3.431  ; 3.325  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[0]    ; CLK_50MHZ  ; 3.431  ; 3.325  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[1]    ; CLK_50MHZ  ; 3.431  ; 3.325  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[2]    ; CLK_50MHZ  ; 3.422  ; 3.316  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[3]    ; CLK_50MHZ  ; 3.422  ; 3.316  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[4]    ; CLK_50MHZ  ; 3.426  ; 3.320  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[5]    ; CLK_50MHZ  ; 3.426  ; 3.320  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[6]    ; CLK_50MHZ  ; 3.428  ; 3.322  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[7]    ; CLK_50MHZ  ; 3.428  ; 3.322  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
; TMDS[*]     ; CLK_50MHZ  ; 3.396  ; 3.290  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[0]    ; CLK_50MHZ  ; 3.396  ; 3.290  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[1]    ; CLK_50MHZ  ; 3.396  ; 3.290  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[2]    ; CLK_50MHZ  ; 3.386  ; 3.280  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[3]    ; CLK_50MHZ  ; 3.386  ; 3.280  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[4]    ; CLK_50MHZ  ; 3.391  ; 3.285  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[5]    ; CLK_50MHZ  ; 3.391  ; 3.285  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[6]    ; CLK_50MHZ  ; 3.393  ; 3.287  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[7]    ; CLK_50MHZ  ; 3.393  ; 3.287  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
; BUS_D[*]    ; CLK_50MHZ  ; 8.582  ; 8.275  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[0]   ; CLK_50MHZ  ; 8.559  ; 8.275  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[1]   ; CLK_50MHZ  ; 8.582  ; 8.245  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[2]   ; CLK_50MHZ  ; 8.133  ; 7.740  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[3]   ; CLK_50MHZ  ; 7.766  ; 7.539  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[4]   ; CLK_50MHZ  ; 7.071  ; 6.812  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[5]   ; CLK_50MHZ  ; 8.477  ; 8.206  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[6]   ; CLK_50MHZ  ; 7.617  ; 7.415  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[7]   ; CLK_50MHZ  ; 7.611  ; 7.407  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_CLK    ; CLK_50MHZ  ; 1.636  ;        ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_A[*]   ; CLK_50MHZ  ; 8.707  ; 8.037  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[0]  ; CLK_50MHZ  ; 6.548  ; 6.164  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[1]  ; CLK_50MHZ  ; 6.665  ; 6.322  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[2]  ; CLK_50MHZ  ; 6.018  ; 5.776  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[3]  ; CLK_50MHZ  ; 8.458  ; 7.896  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[4]  ; CLK_50MHZ  ; 6.849  ; 6.507  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[5]  ; CLK_50MHZ  ; 6.137  ; 5.916  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[6]  ; CLK_50MHZ  ; 8.707  ; 8.037  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[7]  ; CLK_50MHZ  ; 6.640  ; 6.267  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[8]  ; CLK_50MHZ  ; 6.380  ; 6.148  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[9]  ; CLK_50MHZ  ; 6.635  ; 6.358  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[10] ; CLK_50MHZ  ; 5.806  ; 5.478  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[11] ; CLK_50MHZ  ; 5.847  ; 5.558  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[12] ; CLK_50MHZ  ; 6.076  ; 5.760  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_BA[*]  ; CLK_50MHZ  ; 7.036  ; 6.697  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_BA[0] ; CLK_50MHZ  ; 7.036  ; 6.697  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_BA[1] ; CLK_50MHZ  ; 5.038  ; 4.861  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_CLK    ; CLK_50MHZ  ;        ; 1.549  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_DQ[*]  ; CLK_50MHZ  ; 8.674  ; 8.066  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[0] ; CLK_50MHZ  ; 8.674  ; 8.066  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[1] ; CLK_50MHZ  ; 8.543  ; 7.898  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[2] ; CLK_50MHZ  ; 6.095  ; 5.828  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[3] ; CLK_50MHZ  ; 6.070  ; 5.823  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[4] ; CLK_50MHZ  ; 8.090  ; 7.545  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[5] ; CLK_50MHZ  ; 5.518  ; 5.361  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[6] ; CLK_50MHZ  ; 5.694  ; 5.507  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[7] ; CLK_50MHZ  ; 7.406  ; 6.947  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_DQM    ; CLK_50MHZ  ; 5.714  ; 5.519  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_NCAS   ; CLK_50MHZ  ; 5.547  ; 5.319  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_NRAS   ; CLK_50MHZ  ; 5.433  ; 5.172  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_NWE    ; CLK_50MHZ  ; 5.008  ; 4.829  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; BUF_DIR[*]  ; a_i[0]     ; 19.770 ; 19.493 ; Rise       ; a_i[0]                                          ;
;  BUF_DIR[1] ; a_i[0]     ; 19.770 ; 19.493 ; Rise       ; a_i[0]                                          ;
; BUS_D[*]    ; a_i[0]     ; 28.295 ; 27.818 ; Rise       ; a_i[0]                                          ;
;  BUS_D[0]   ; a_i[0]     ; 26.256 ; 25.823 ; Rise       ; a_i[0]                                          ;
;  BUS_D[1]   ; a_i[0]     ; 24.134 ; 23.617 ; Rise       ; a_i[0]                                          ;
;  BUS_D[2]   ; a_i[0]     ; 28.295 ; 27.818 ; Rise       ; a_i[0]                                          ;
;  BUS_D[3]   ; a_i[0]     ; 24.867 ; 24.347 ; Rise       ; a_i[0]                                          ;
;  BUS_D[4]   ; a_i[0]     ; 24.236 ; 23.816 ; Rise       ; a_i[0]                                          ;
;  BUS_D[5]   ; a_i[0]     ; 24.664 ; 24.141 ; Rise       ; a_i[0]                                          ;
;  BUS_D[6]   ; a_i[0]     ; 26.222 ; 25.823 ; Rise       ; a_i[0]                                          ;
;  BUS_D[7]   ; a_i[0]     ; 25.803 ; 25.355 ; Rise       ; a_i[0]                                          ;
; BUS_NIORQGE ; a_i[0]     ; 15.806 ; 16.879 ; Rise       ; a_i[0]                                          ;
; BUS_NROMOE  ; a_i[0]     ; 15.447 ; 12.384 ; Rise       ; a_i[0]                                          ;
; BUF_DIR[*]  ; a_i[0]     ; 21.929 ; 21.652 ; Fall       ; a_i[0]                                          ;
;  BUF_DIR[1] ; a_i[0]     ; 21.929 ; 21.652 ; Fall       ; a_i[0]                                          ;
; BUS_D[*]    ; a_i[0]     ; 30.454 ; 29.977 ; Fall       ; a_i[0]                                          ;
;  BUS_D[0]   ; a_i[0]     ; 30.382 ; 29.949 ; Fall       ; a_i[0]                                          ;
;  BUS_D[1]   ; a_i[0]     ; 28.317 ; 27.778 ; Fall       ; a_i[0]                                          ;
;  BUS_D[2]   ; a_i[0]     ; 30.454 ; 29.977 ; Fall       ; a_i[0]                                          ;
;  BUS_D[3]   ; a_i[0]     ; 29.070 ; 28.530 ; Fall       ; a_i[0]                                          ;
;  BUS_D[4]   ; a_i[0]     ; 28.378 ; 27.983 ; Fall       ; a_i[0]                                          ;
;  BUS_D[5]   ; a_i[0]     ; 28.022 ; 27.635 ; Fall       ; a_i[0]                                          ;
;  BUS_D[6]   ; a_i[0]     ; 29.358 ; 28.984 ; Fall       ; a_i[0]                                          ;
;  BUS_D[7]   ; a_i[0]     ; 30.072 ; 29.624 ; Fall       ; a_i[0]                                          ;
; BUS_NIORQGE ; a_i[0]     ; 19.729 ; 19.593 ; Fall       ; a_i[0]                                          ;
; BUS_NROMOE  ; a_i[0]     ; 17.410 ; 17.369 ; Fall       ; a_i[0]                                          ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+
; BUF_DIR[*]  ; CLK_50MHZ  ; 9.118  ; 8.734  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUF_DIR[1] ; CLK_50MHZ  ; 9.118  ; 8.734  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_D[*]    ; CLK_50MHZ  ; 9.070  ; 8.822  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[0]   ; CLK_50MHZ  ; 10.483 ; 10.087 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[1]   ; CLK_50MHZ  ; 10.608 ; 10.127 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[2]   ; CLK_50MHZ  ; 10.168 ; 9.701  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[3]   ; CLK_50MHZ  ; 9.823  ; 9.448  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[4]   ; CLK_50MHZ  ; 9.320  ; 8.956  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[5]   ; CLK_50MHZ  ; 10.234 ; 9.839  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[6]   ; CLK_50MHZ  ; 9.578  ; 9.527  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[7]   ; CLK_50MHZ  ; 9.070  ; 8.822  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NIORQGE ; CLK_50MHZ  ; 9.329  ; 9.147  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NROMOE  ; CLK_50MHZ  ; 9.224  ; 9.706  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_D[*]    ; CLK_50MHZ  ; 12.135 ; 11.486 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[0]   ; CLK_50MHZ  ; 18.287 ; 17.893 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[1]   ; CLK_50MHZ  ; 13.507 ; 12.781 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[2]   ; CLK_50MHZ  ; 13.865 ; 13.464 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[3]   ; CLK_50MHZ  ; 14.909 ; 14.018 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[4]   ; CLK_50MHZ  ; 14.637 ; 14.279 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[5]   ; CLK_50MHZ  ; 12.816 ; 12.159 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[6]   ; CLK_50MHZ  ; 14.824 ; 14.354 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[7]   ; CLK_50MHZ  ; 12.135 ; 11.486 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
; TMDS[*]     ; CLK_50MHZ  ; 2.991  ; 2.885  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[0]    ; CLK_50MHZ  ; 3.000  ; 2.894  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[1]    ; CLK_50MHZ  ; 3.000  ; 2.894  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[2]    ; CLK_50MHZ  ; 2.991  ; 2.885  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[3]    ; CLK_50MHZ  ; 2.991  ; 2.885  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[4]    ; CLK_50MHZ  ; 2.995  ; 2.889  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[5]    ; CLK_50MHZ  ; 2.995  ; 2.889  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[6]    ; CLK_50MHZ  ; 2.997  ; 2.891  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[7]    ; CLK_50MHZ  ; 2.997  ; 2.891  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
; TMDS[*]     ; CLK_50MHZ  ; 2.957  ; 2.851  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[0]    ; CLK_50MHZ  ; 2.967  ; 2.861  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[1]    ; CLK_50MHZ  ; 2.967  ; 2.861  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[2]    ; CLK_50MHZ  ; 2.957  ; 2.851  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[3]    ; CLK_50MHZ  ; 2.957  ; 2.851  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[4]    ; CLK_50MHZ  ; 2.962  ; 2.856  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[5]    ; CLK_50MHZ  ; 2.962  ; 2.856  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[6]    ; CLK_50MHZ  ; 2.964  ; 2.858  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[7]    ; CLK_50MHZ  ; 2.964  ; 2.858  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
; BUS_D[*]    ; CLK_50MHZ  ; 6.383  ; 6.127  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[0]   ; CLK_50MHZ  ; 7.803  ; 7.526  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[1]   ; CLK_50MHZ  ; 7.765  ; 7.393  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[2]   ; CLK_50MHZ  ; 7.397  ; 7.013  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[3]   ; CLK_50MHZ  ; 6.981  ; 6.714  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[4]   ; CLK_50MHZ  ; 6.383  ; 6.127  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[5]   ; CLK_50MHZ  ; 7.672  ; 7.361  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[6]   ; CLK_50MHZ  ; 6.910  ; 6.707  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[7]   ; CLK_50MHZ  ; 6.921  ; 6.713  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_CLK    ; CLK_50MHZ  ; 1.198  ;        ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_A[*]   ; CLK_50MHZ  ; 5.189  ; 4.870  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[0]  ; CLK_50MHZ  ; 5.901  ; 5.528  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[1]  ; CLK_50MHZ  ; 6.013  ; 5.680  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[2]  ; CLK_50MHZ  ; 5.393  ; 5.155  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[3]  ; CLK_50MHZ  ; 7.817  ; 7.260  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[4]  ; CLK_50MHZ  ; 6.185  ; 5.851  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[5]  ; CLK_50MHZ  ; 5.501  ; 5.284  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[6]  ; CLK_50MHZ  ; 8.057  ; 7.396  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[7]  ; CLK_50MHZ  ; 5.989  ; 5.627  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[8]  ; CLK_50MHZ  ; 5.740  ; 5.512  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[9]  ; CLK_50MHZ  ; 5.985  ; 5.714  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[10] ; CLK_50MHZ  ; 5.189  ; 4.870  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[11] ; CLK_50MHZ  ; 5.228  ; 4.945  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[12] ; CLK_50MHZ  ; 5.447  ; 5.139  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_BA[*]  ; CLK_50MHZ  ; 4.446  ; 4.272  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_BA[0] ; CLK_50MHZ  ; 6.371  ; 6.040  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_BA[1] ; CLK_50MHZ  ; 4.446  ; 4.272  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_CLK    ; CLK_50MHZ  ;        ; 1.109  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_DQ[*]  ; CLK_50MHZ  ; 4.913  ; 4.757  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[0] ; CLK_50MHZ  ; 8.025  ; 7.424  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[1] ; CLK_50MHZ  ; 7.906  ; 7.268  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[2] ; CLK_50MHZ  ; 5.467  ; 5.205  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[3] ; CLK_50MHZ  ; 5.443  ; 5.201  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[4] ; CLK_50MHZ  ; 7.471  ; 6.929  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[5] ; CLK_50MHZ  ; 4.913  ; 4.757  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[6] ; CLK_50MHZ  ; 5.082  ; 4.898  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[7] ; CLK_50MHZ  ; 6.808  ; 6.350  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_DQM    ; CLK_50MHZ  ; 5.099  ; 4.908  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_NCAS   ; CLK_50MHZ  ; 4.941  ; 4.718  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_NRAS   ; CLK_50MHZ  ; 4.831  ; 4.576  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_NWE    ; CLK_50MHZ  ; 4.417  ; 4.242  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; BUF_DIR[*]  ; a_i[0]     ; 11.340 ; 10.392 ; Rise       ; a_i[0]                                          ;
;  BUF_DIR[1] ; a_i[0]     ; 11.340 ; 10.392 ; Rise       ; a_i[0]                                          ;
; BUS_D[*]    ; a_i[0]     ; 11.236 ; 9.825  ; Rise       ; a_i[0]                                          ;
;  BUS_D[0]   ; a_i[0]     ; 12.845 ; 11.745 ; Rise       ; a_i[0]                                          ;
;  BUS_D[1]   ; a_i[0]     ; 12.809 ; 11.785 ; Rise       ; a_i[0]                                          ;
;  BUS_D[2]   ; a_i[0]     ; 12.442 ; 11.359 ; Rise       ; a_i[0]                                          ;
;  BUS_D[3]   ; a_i[0]     ; 12.025 ; 11.106 ; Rise       ; a_i[0]                                          ;
;  BUS_D[4]   ; a_i[0]     ; 11.427 ; 10.614 ; Rise       ; a_i[0]                                          ;
;  BUS_D[5]   ; a_i[0]     ; 12.713 ; 11.497 ; Rise       ; a_i[0]                                          ;
;  BUS_D[6]   ; a_i[0]     ; 11.236 ; 9.825  ; Rise       ; a_i[0]                                          ;
;  BUS_D[7]   ; a_i[0]     ; 11.929 ; 10.480 ; Rise       ; a_i[0]                                          ;
; BUS_NIORQGE ; a_i[0]     ; 10.987 ; 11.574 ; Rise       ; a_i[0]                                          ;
; BUS_NROMOE  ; a_i[0]     ; 10.794 ; 11.817 ; Rise       ; a_i[0]                                          ;
; BUF_DIR[*]  ; a_i[0]     ; 10.461 ; 11.062 ; Fall       ; a_i[0]                                          ;
;  BUF_DIR[1] ; a_i[0]     ; 10.461 ; 11.062 ; Fall       ; a_i[0]                                          ;
; BUS_D[*]    ; a_i[0]     ; 9.878  ; 10.870 ; Fall       ; a_i[0]                                          ;
;  BUS_D[0]   ; a_i[0]     ; 11.826 ; 12.001 ; Fall       ; a_i[0]                                          ;
;  BUS_D[1]   ; a_i[0]     ; 11.951 ; 12.257 ; Fall       ; a_i[0]                                          ;
;  BUS_D[2]   ; a_i[0]     ; 11.511 ; 11.878 ; Fall       ; a_i[0]                                          ;
;  BUS_D[3]   ; a_i[0]     ; 11.166 ; 11.578 ; Fall       ; a_i[0]                                          ;
;  BUS_D[4]   ; a_i[0]     ; 10.663 ; 10.991 ; Fall       ; a_i[0]                                          ;
;  BUS_D[5]   ; a_i[0]     ; 11.577 ; 12.222 ; Fall       ; a_i[0]                                          ;
;  BUS_D[6]   ; a_i[0]     ; 9.878  ; 10.870 ; Fall       ; a_i[0]                                          ;
;  BUS_D[7]   ; a_i[0]     ; 10.413 ; 11.474 ; Fall       ; a_i[0]                                          ;
; BUS_NIORQGE ; a_i[0]     ; 11.889 ; 10.490 ; Fall       ; a_i[0]                                          ;
; BUS_NROMOE  ; a_i[0]     ; 11.291 ; 11.061 ; Fall       ; a_i[0]                                          ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                       ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+
; BUS_D[*]    ; CLK_50MHZ  ; 25.039 ; 24.886 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[0]   ; CLK_50MHZ  ; 25.039 ; 24.886 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[1]   ; CLK_50MHZ  ; 25.039 ; 24.886 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[2]   ; CLK_50MHZ  ; 25.039 ; 24.886 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[3]   ; CLK_50MHZ  ; 25.706 ; 25.553 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[4]   ; CLK_50MHZ  ; 25.435 ; 25.257 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[5]   ; CLK_50MHZ  ; 25.324 ; 25.146 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[6]   ; CLK_50MHZ  ; 25.324 ; 25.146 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[7]   ; CLK_50MHZ  ; 25.294 ; 25.124 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; DRAM_DQ[*]  ; CLK_50MHZ  ; 5.448  ; 5.270  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[0] ; CLK_50MHZ  ; 8.156  ; 7.640  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[1] ; CLK_50MHZ  ; 8.430  ; 7.891  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[2] ; CLK_50MHZ  ; 5.566  ; 5.396  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[3] ; CLK_50MHZ  ; 6.762  ; 6.592  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[4] ; CLK_50MHZ  ; 8.016  ; 7.477  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[5] ; CLK_50MHZ  ; 6.358  ; 6.188  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[6] ; CLK_50MHZ  ; 5.448  ; 5.270  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[7] ; CLK_50MHZ  ; 8.100  ; 7.584  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; BUS_D[*]    ; a_i[0]     ; 21.084 ; 20.931 ; Rise       ; a_i[0]                                          ;
;  BUS_D[0]   ; a_i[0]     ; 21.084 ; 20.931 ; Rise       ; a_i[0]                                          ;
;  BUS_D[1]   ; a_i[0]     ; 21.084 ; 20.931 ; Rise       ; a_i[0]                                          ;
;  BUS_D[2]   ; a_i[0]     ; 21.084 ; 20.931 ; Rise       ; a_i[0]                                          ;
;  BUS_D[3]   ; a_i[0]     ; 21.751 ; 21.598 ; Rise       ; a_i[0]                                          ;
;  BUS_D[4]   ; a_i[0]     ; 21.480 ; 21.302 ; Rise       ; a_i[0]                                          ;
;  BUS_D[5]   ; a_i[0]     ; 21.369 ; 21.191 ; Rise       ; a_i[0]                                          ;
;  BUS_D[6]   ; a_i[0]     ; 21.369 ; 21.191 ; Rise       ; a_i[0]                                          ;
;  BUS_D[7]   ; a_i[0]     ; 21.339 ; 21.169 ; Rise       ; a_i[0]                                          ;
; BUS_D[*]    ; a_i[0]     ; 23.243 ; 23.090 ; Fall       ; a_i[0]                                          ;
;  BUS_D[0]   ; a_i[0]     ; 23.243 ; 23.090 ; Fall       ; a_i[0]                                          ;
;  BUS_D[1]   ; a_i[0]     ; 23.243 ; 23.090 ; Fall       ; a_i[0]                                          ;
;  BUS_D[2]   ; a_i[0]     ; 23.243 ; 23.090 ; Fall       ; a_i[0]                                          ;
;  BUS_D[3]   ; a_i[0]     ; 23.910 ; 23.757 ; Fall       ; a_i[0]                                          ;
;  BUS_D[4]   ; a_i[0]     ; 23.639 ; 23.461 ; Fall       ; a_i[0]                                          ;
;  BUS_D[5]   ; a_i[0]     ; 23.528 ; 23.350 ; Fall       ; a_i[0]                                          ;
;  BUS_D[6]   ; a_i[0]     ; 23.528 ; 23.350 ; Fall       ; a_i[0]                                          ;
;  BUS_D[7]   ; a_i[0]     ; 23.498 ; 23.328 ; Fall       ; a_i[0]                                          ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                               ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+
; BUS_D[*]    ; CLK_50MHZ  ; 10.009 ; 9.856  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[0]   ; CLK_50MHZ  ; 10.009 ; 9.856  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[1]   ; CLK_50MHZ  ; 10.009 ; 9.856  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[2]   ; CLK_50MHZ  ; 10.009 ; 9.856  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[3]   ; CLK_50MHZ  ; 10.649 ; 10.496 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[4]   ; CLK_50MHZ  ; 10.396 ; 10.218 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[5]   ; CLK_50MHZ  ; 10.289 ; 10.111 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[6]   ; CLK_50MHZ  ; 10.289 ; 10.111 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[7]   ; CLK_50MHZ  ; 10.219 ; 10.049 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; DRAM_DQ[*]  ; CLK_50MHZ  ; 4.860  ; 4.682  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[0] ; CLK_50MHZ  ; 7.542  ; 7.026  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[1] ; CLK_50MHZ  ; 7.770  ; 7.231  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[2] ; CLK_50MHZ  ; 4.932  ; 4.762  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[3] ; CLK_50MHZ  ; 6.081  ; 5.911  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[4] ; CLK_50MHZ  ; 7.373  ; 6.834  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[5] ; CLK_50MHZ  ; 5.693  ; 5.523  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[6] ; CLK_50MHZ  ; 4.860  ; 4.682  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[7] ; CLK_50MHZ  ; 7.489  ; 6.973  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; BUS_D[*]    ; a_i[0]     ; 11.974 ; 11.821 ; Rise       ; a_i[0]                                          ;
;  BUS_D[0]   ; a_i[0]     ; 11.974 ; 11.821 ; Rise       ; a_i[0]                                          ;
;  BUS_D[1]   ; a_i[0]     ; 11.974 ; 11.821 ; Rise       ; a_i[0]                                          ;
;  BUS_D[2]   ; a_i[0]     ; 11.974 ; 11.821 ; Rise       ; a_i[0]                                          ;
;  BUS_D[3]   ; a_i[0]     ; 12.614 ; 12.461 ; Rise       ; a_i[0]                                          ;
;  BUS_D[4]   ; a_i[0]     ; 12.361 ; 12.183 ; Rise       ; a_i[0]                                          ;
;  BUS_D[5]   ; a_i[0]     ; 12.254 ; 12.076 ; Rise       ; a_i[0]                                          ;
;  BUS_D[6]   ; a_i[0]     ; 12.254 ; 12.076 ; Rise       ; a_i[0]                                          ;
;  BUS_D[7]   ; a_i[0]     ; 12.184 ; 12.014 ; Rise       ; a_i[0]                                          ;
; BUS_D[*]    ; a_i[0]     ; 11.352 ; 11.199 ; Fall       ; a_i[0]                                          ;
;  BUS_D[0]   ; a_i[0]     ; 11.352 ; 11.199 ; Fall       ; a_i[0]                                          ;
;  BUS_D[1]   ; a_i[0]     ; 11.352 ; 11.199 ; Fall       ; a_i[0]                                          ;
;  BUS_D[2]   ; a_i[0]     ; 11.352 ; 11.199 ; Fall       ; a_i[0]                                          ;
;  BUS_D[3]   ; a_i[0]     ; 11.992 ; 11.839 ; Fall       ; a_i[0]                                          ;
;  BUS_D[4]   ; a_i[0]     ; 11.739 ; 11.561 ; Fall       ; a_i[0]                                          ;
;  BUS_D[5]   ; a_i[0]     ; 11.632 ; 11.454 ; Fall       ; a_i[0]                                          ;
;  BUS_D[6]   ; a_i[0]     ; 11.632 ; 11.454 ; Fall       ; a_i[0]                                          ;
;  BUS_D[7]   ; a_i[0]     ; 11.562 ; 11.392 ; Fall       ; a_i[0]                                          ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                            ;
+-------------+------------+-----------+-----------+------------+-------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                 ;
+-------------+------------+-----------+-----------+------------+-------------------------------------------------+
; BUS_D[*]    ; CLK_50MHZ  ; 24.680    ; 24.833    ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[0]   ; CLK_50MHZ  ; 24.680    ; 24.833    ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[1]   ; CLK_50MHZ  ; 24.680    ; 24.833    ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[2]   ; CLK_50MHZ  ; 24.680    ; 24.833    ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[3]   ; CLK_50MHZ  ; 25.280    ; 25.433    ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[4]   ; CLK_50MHZ  ; 25.027    ; 25.205    ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[5]   ; CLK_50MHZ  ; 24.904    ; 25.082    ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[6]   ; CLK_50MHZ  ; 24.904    ; 25.082    ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[7]   ; CLK_50MHZ  ; 24.928    ; 25.098    ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; DRAM_DQ[*]  ; CLK_50MHZ  ; 5.225     ; 5.403     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[0] ; CLK_50MHZ  ; 7.539     ; 8.055     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[1] ; CLK_50MHZ  ; 7.718     ; 8.257     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[2] ; CLK_50MHZ  ; 5.309     ; 5.479     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[3] ; CLK_50MHZ  ; 6.491     ; 6.661     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[4] ; CLK_50MHZ  ; 7.344     ; 7.883     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[5] ; CLK_50MHZ  ; 6.121     ; 6.291     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[6] ; CLK_50MHZ  ; 5.225     ; 5.403     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[7] ; CLK_50MHZ  ; 7.472     ; 7.988     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; BUS_D[*]    ; a_i[0]     ; 20.725    ; 20.878    ; Rise       ; a_i[0]                                          ;
;  BUS_D[0]   ; a_i[0]     ; 20.725    ; 20.878    ; Rise       ; a_i[0]                                          ;
;  BUS_D[1]   ; a_i[0]     ; 20.725    ; 20.878    ; Rise       ; a_i[0]                                          ;
;  BUS_D[2]   ; a_i[0]     ; 20.725    ; 20.878    ; Rise       ; a_i[0]                                          ;
;  BUS_D[3]   ; a_i[0]     ; 21.325    ; 21.478    ; Rise       ; a_i[0]                                          ;
;  BUS_D[4]   ; a_i[0]     ; 21.072    ; 21.250    ; Rise       ; a_i[0]                                          ;
;  BUS_D[5]   ; a_i[0]     ; 20.949    ; 21.127    ; Rise       ; a_i[0]                                          ;
;  BUS_D[6]   ; a_i[0]     ; 20.949    ; 21.127    ; Rise       ; a_i[0]                                          ;
;  BUS_D[7]   ; a_i[0]     ; 20.973    ; 21.143    ; Rise       ; a_i[0]                                          ;
; BUS_D[*]    ; a_i[0]     ; 22.884    ; 23.037    ; Fall       ; a_i[0]                                          ;
;  BUS_D[0]   ; a_i[0]     ; 22.884    ; 23.037    ; Fall       ; a_i[0]                                          ;
;  BUS_D[1]   ; a_i[0]     ; 22.884    ; 23.037    ; Fall       ; a_i[0]                                          ;
;  BUS_D[2]   ; a_i[0]     ; 22.884    ; 23.037    ; Fall       ; a_i[0]                                          ;
;  BUS_D[3]   ; a_i[0]     ; 23.484    ; 23.637    ; Fall       ; a_i[0]                                          ;
;  BUS_D[4]   ; a_i[0]     ; 23.231    ; 23.409    ; Fall       ; a_i[0]                                          ;
;  BUS_D[5]   ; a_i[0]     ; 23.108    ; 23.286    ; Fall       ; a_i[0]                                          ;
;  BUS_D[6]   ; a_i[0]     ; 23.108    ; 23.286    ; Fall       ; a_i[0]                                          ;
;  BUS_D[7]   ; a_i[0]     ; 23.132    ; 23.302    ; Fall       ; a_i[0]                                          ;
+-------------+------------+-----------+-----------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                    ;
+-------------+------------+-----------+-----------+------------+-------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                 ;
+-------------+------------+-----------+-----------+------------+-------------------------------------------------+
; BUS_D[*]    ; CLK_50MHZ  ; 9.587     ; 9.740     ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[0]   ; CLK_50MHZ  ; 9.587     ; 9.740     ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[1]   ; CLK_50MHZ  ; 9.587     ; 9.740     ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[2]   ; CLK_50MHZ  ; 9.587     ; 9.740     ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[3]   ; CLK_50MHZ  ; 10.163    ; 10.316    ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[4]   ; CLK_50MHZ  ; 9.925     ; 10.103    ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[5]   ; CLK_50MHZ  ; 9.808     ; 9.986     ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[6]   ; CLK_50MHZ  ; 9.808     ; 9.986     ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[7]   ; CLK_50MHZ  ; 9.789     ; 9.959     ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; DRAM_DQ[*]  ; CLK_50MHZ  ; 4.639     ; 4.817     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[0] ; CLK_50MHZ  ; 6.930     ; 7.446     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[1] ; CLK_50MHZ  ; 7.066     ; 7.605     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[2] ; CLK_50MHZ  ; 4.679     ; 4.849     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[3] ; CLK_50MHZ  ; 5.813     ; 5.983     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[4] ; CLK_50MHZ  ; 6.706     ; 7.245     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[5] ; CLK_50MHZ  ; 5.458     ; 5.628     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[6] ; CLK_50MHZ  ; 4.639     ; 4.817     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[7] ; CLK_50MHZ  ; 6.865     ; 7.381     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; BUS_D[*]    ; a_i[0]     ; 11.245    ; 11.398    ; Rise       ; a_i[0]                                          ;
;  BUS_D[0]   ; a_i[0]     ; 11.245    ; 11.398    ; Rise       ; a_i[0]                                          ;
;  BUS_D[1]   ; a_i[0]     ; 11.245    ; 11.398    ; Rise       ; a_i[0]                                          ;
;  BUS_D[2]   ; a_i[0]     ; 11.245    ; 11.398    ; Rise       ; a_i[0]                                          ;
;  BUS_D[3]   ; a_i[0]     ; 11.821    ; 11.974    ; Rise       ; a_i[0]                                          ;
;  BUS_D[4]   ; a_i[0]     ; 11.583    ; 11.761    ; Rise       ; a_i[0]                                          ;
;  BUS_D[5]   ; a_i[0]     ; 11.466    ; 11.644    ; Rise       ; a_i[0]                                          ;
;  BUS_D[6]   ; a_i[0]     ; 11.466    ; 11.644    ; Rise       ; a_i[0]                                          ;
;  BUS_D[7]   ; a_i[0]     ; 11.447    ; 11.617    ; Rise       ; a_i[0]                                          ;
; BUS_D[*]    ; a_i[0]     ; 11.632    ; 11.785    ; Fall       ; a_i[0]                                          ;
;  BUS_D[0]   ; a_i[0]     ; 11.632    ; 11.785    ; Fall       ; a_i[0]                                          ;
;  BUS_D[1]   ; a_i[0]     ; 11.632    ; 11.785    ; Fall       ; a_i[0]                                          ;
;  BUS_D[2]   ; a_i[0]     ; 11.632    ; 11.785    ; Fall       ; a_i[0]                                          ;
;  BUS_D[3]   ; a_i[0]     ; 12.208    ; 12.361    ; Fall       ; a_i[0]                                          ;
;  BUS_D[4]   ; a_i[0]     ; 11.970    ; 12.148    ; Fall       ; a_i[0]                                          ;
;  BUS_D[5]   ; a_i[0]     ; 11.853    ; 12.031    ; Fall       ; a_i[0]                                          ;
;  BUS_D[6]   ; a_i[0]     ; 11.853    ; 12.031    ; Fall       ; a_i[0]                                          ;
;  BUS_D[7]   ; a_i[0]     ; 11.834    ; 12.004    ; Fall       ; a_i[0]                                          ;
+-------------+------------+-----------+-----------+------------+-------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                     ;
+------------+-----------------+-------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                      ; Note ;
+------------+-----------------+-------------------------------------------------+------+
; 12.85 MHz  ; 12.85 MHz       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;      ;
; 25.96 MHz  ; 25.96 MHz       ; U18|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 94.75 MHz  ; 94.75 MHz       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;      ;
; 111.81 MHz ; 111.81 MHz      ; CLK_50MHZ                                       ;      ;
; 146.07 MHz ; 146.07 MHz      ; U18|altpll_component|auto_generated|pll1|clk[2] ;      ;
; 366.97 MHz ; 366.97 MHz      ; U1|altpll_component|auto_generated|pll1|clk[1]  ;      ;
+------------+-----------------+-------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                        ;
+-------------------------------------------------+---------+---------------+
; Clock                                           ; Slack   ; End Point TNS ;
+-------------------------------------------------+---------+---------------+
; U1|altpll_component|auto_generated|pll1|clk[0]  ; -38.142 ; -1094.179     ;
; U18|altpll_component|auto_generated|pll1|clk[2] ; -8.425  ; -650.788      ;
; U1|altpll_component|auto_generated|pll1|clk[2]  ; -8.043  ; -78.480       ;
; U18|altpll_component|auto_generated|pll1|clk[0] ; -6.760  ; -1269.997     ;
; a_i[0]                                          ; -3.305  ; -124.824      ;
; CLK_50MHZ                                       ; -0.902  ; -13.416       ;
; U1|altpll_component|auto_generated|pll1|clk[1]  ; 3.274   ; 0.000         ;
+-------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                        ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; a_i[0]                                          ; -2.682 ; -221.769      ;
; U18|altpll_component|auto_generated|pll1|clk[0] ; -0.118 ; -0.118        ;
; U1|altpll_component|auto_generated|pll1|clk[1]  ; -0.079 ; -0.120        ;
; U1|altpll_component|auto_generated|pll1|clk[2]  ; 0.273  ; 0.000         ;
; CLK_50MHZ                                       ; 0.328  ; 0.000         ;
; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.384  ; 0.000         ;
; U1|altpll_component|auto_generated|pll1|clk[0]  ; 0.400  ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                    ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; a_i[0]                                          ; -3.485 ; -171.498      ;
; CLK_50MHZ                                       ; -1.327 ; -85.572       ;
; U18|altpll_component|auto_generated|pll1|clk[0] ; 1.938  ; 0.000         ;
; U18|altpll_component|auto_generated|pll1|clk[2] ; 3.930  ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                     ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; a_i[0]                                          ; -2.590 ; -188.732      ;
; CLK_50MHZ                                       ; -0.317 ; -0.317        ;
; U18|altpll_component|auto_generated|pll1|clk[2] ; 1.881  ; 0.000         ;
; U18|altpll_component|auto_generated|pll1|clk[0] ; 16.671 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                         ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; a_i[0]                                          ; -0.266 ; -16.778       ;
; U1|altpll_component|auto_generated|pll1|clk[1]  ; 3.682  ; 0.000         ;
; U18|altpll_component|auto_generated|pll1|clk[2] ; 4.124  ; 0.000         ;
; U1|altpll_component|auto_generated|pll1|clk[2]  ; 5.613  ; 0.000         ;
; CLK_50MHZ                                       ; 9.705  ; 0.000         ;
; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.165 ; 0.000         ;
; U1|altpll_component|auto_generated|pll1|clk[0]  ; 19.503 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'U1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                         ;
+---------+--------------------------------------------------+----------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                        ; To Node                                      ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------+----------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; -38.142 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[7]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.384      ; 78.210     ;
; -38.080 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[24] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.393      ; 78.157     ;
; -37.808 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[10]  ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.390      ; 77.882     ;
; -37.703 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[9]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.384      ; 77.771     ;
; -37.628 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[8]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.384      ; 77.696     ;
; -37.318 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[6]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.384      ; 77.386     ;
; -37.205 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[0]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.384      ; 77.273     ;
; -37.191 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[5]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.384      ; 77.259     ;
; -37.065 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[4]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.384      ; 77.133     ;
; -37.034 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[3]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.122     ; 76.596     ;
; -36.931 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[1]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.384      ; 76.999     ;
; -36.820 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[25] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.393      ; 76.897     ;
; -36.809 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[2]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.384      ; 76.877     ;
; -36.232 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[7]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[1] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.330      ; 76.246     ;
; -36.198 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[23] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.393      ; 76.275     ;
; -36.170 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[24] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[1] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.339      ; 76.193     ;
; -35.898 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[10]  ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[1] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.336      ; 75.918     ;
; -35.793 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[9]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[1] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.330      ; 75.807     ;
; -35.718 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[8]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[1] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.330      ; 75.732     ;
; -35.408 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[6]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[1] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.330      ; 75.422     ;
; -35.295 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[0]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[1] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.330      ; 75.309     ;
; -35.281 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[5]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[1] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.330      ; 75.295     ;
; -35.155 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[4]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[1] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.330      ; 75.169     ;
; -35.124 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[3]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[1] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.176     ; 74.632     ;
; -35.021 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[1]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[1] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.330      ; 75.035     ;
; -34.910 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[25] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[1] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.339      ; 74.933     ;
; -34.899 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[2]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[1] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.330      ; 74.913     ;
; -34.288 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[23] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[1] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.339      ; 74.311     ;
; -33.808 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[22] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.393      ; 73.885     ;
; -32.185 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[7]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[2] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.377      ; 72.246     ;
; -32.123 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[24] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[2] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.386      ; 72.193     ;
; -32.054 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[21] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.393      ; 72.131     ;
; -31.898 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[22] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[1] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.339      ; 71.921     ;
; -31.851 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[10]  ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[2] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.383      ; 71.918     ;
; -31.746 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[9]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[2] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.377      ; 71.807     ;
; -31.671 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[8]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[2] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.377      ; 71.732     ;
; -31.361 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[6]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[2] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.377      ; 71.422     ;
; -31.248 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[0]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[2] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.377      ; 71.309     ;
; -31.234 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[5]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[2] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.377      ; 71.295     ;
; -31.108 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[4]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[2] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.377      ; 71.169     ;
; -31.077 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[3]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[2] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.129     ; 70.632     ;
; -30.974 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[1]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[2] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.377      ; 71.035     ;
; -30.863 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[25] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[2] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.386      ; 70.933     ;
; -30.852 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[2]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[2] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.377      ; 70.913     ;
; -30.241 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[23] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[2] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.386      ; 70.311     ;
; -30.144 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[21] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[1] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.339      ; 70.167     ;
; -29.931 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[20] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.393      ; 70.008     ;
; -28.813 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[7]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[3] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.421      ; 68.918     ;
; -28.751 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[24] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[3] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.430      ; 68.865     ;
; -28.479 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[10]  ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[3] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.427      ; 68.590     ;
; -28.374 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[9]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[3] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.421      ; 68.479     ;
; -28.299 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[8]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[3] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.421      ; 68.404     ;
; -28.021 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[20] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[1] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.339      ; 68.044     ;
; -27.989 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[6]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[3] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.421      ; 68.094     ;
; -27.876 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[0]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[3] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.421      ; 67.981     ;
; -27.862 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[5]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[3] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.421      ; 67.967     ;
; -27.851 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[22] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[2] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.386      ; 67.921     ;
; -27.736 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[4]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[3] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.421      ; 67.841     ;
; -27.705 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[3]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[3] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.085     ; 67.304     ;
; -27.602 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[1]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[3] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.421      ; 67.707     ;
; -27.593 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[19] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.393      ; 67.670     ;
; -27.491 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[25] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[3] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.430      ; 67.605     ;
; -27.480 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[2]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[3] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.421      ; 67.585     ;
; -26.869 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[23] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[3] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.430      ; 66.983     ;
; -26.097 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[21] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[2] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.386      ; 66.167     ;
; -25.683 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[19] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[1] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.339      ; 65.706     ;
; -25.580 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[7]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[4] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.387      ; 65.651     ;
; -25.518 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[24] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[4] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.396      ; 65.598     ;
; -25.246 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[10]  ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[4] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.393      ; 65.323     ;
; -25.141 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[9]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[4] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.387      ; 65.212     ;
; -25.134 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[18] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.393      ; 65.211     ;
; -25.066 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[8]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[4] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.387      ; 65.137     ;
; -24.756 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[6]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[4] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.387      ; 64.827     ;
; -24.643 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[0]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[4] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.387      ; 64.714     ;
; -24.629 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[5]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[4] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.387      ; 64.700     ;
; -24.503 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[4]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[4] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.387      ; 64.574     ;
; -24.479 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[22] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[3] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.430      ; 64.593     ;
; -24.472 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[3]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[4] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.119     ; 64.037     ;
; -24.369 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[1]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[4] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.387      ; 64.440     ;
; -24.258 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[25] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[4] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.396      ; 64.338     ;
; -24.247 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[2]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[4] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.387      ; 64.318     ;
; -23.974 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[20] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[2] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.386      ; 64.044     ;
; -23.636 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[23] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[4] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.396      ; 63.716     ;
; -23.224 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[18] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[1] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.339      ; 63.247     ;
; -22.725 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[21] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[3] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.430      ; 62.839     ;
; -22.099 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[17] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.393      ; 62.176     ;
; -22.046 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[7]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[5] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.421      ; 62.151     ;
; -21.984 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[24] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[5] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.430      ; 62.098     ;
; -21.712 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[10]  ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[5] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.427      ; 61.823     ;
; -21.636 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[19] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[2] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.386      ; 61.706     ;
; -21.607 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[9]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[5] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.421      ; 61.712     ;
; -21.532 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[8]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[5] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.421      ; 61.637     ;
; -21.246 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[22] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[4] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.396      ; 61.326     ;
; -21.222 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[6]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[5] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.421      ; 61.327     ;
; -21.109 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[0]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[5] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.421      ; 61.214     ;
; -21.095 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[5]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[5] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.421      ; 61.200     ;
; -20.969 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[4]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[5] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.421      ; 61.074     ;
; -20.938 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[3]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[5] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; -0.085     ; 60.537     ;
; -20.835 ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[1]   ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[5] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.421      ; 60.940     ;
; -20.724 ; hdmi:U2|hdmidataencoder:dataenc|audioLAvgSum[25] ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[5] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 39.682       ; 0.430      ; 60.838     ;
+---------+--------------------------------------------------+----------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'U18|altpll_component|auto_generated|pll1|clk[2]'                                                                                                                                                                      ;
+--------+-----------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node                                                                                                       ; Launch Clock ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------------------------------------------+--------------+------------+------------+
; -8.425 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a21~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.792     ; 3.626      ;
; -8.267 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a21~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.628     ; 3.632      ;
; -8.249 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a21~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.625     ; 3.617      ;
; -8.224 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a3~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.817     ; 3.400      ;
; -8.171 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a17~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.816     ; 3.348      ;
; -8.100 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a4~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.778     ; 3.315      ;
; -8.088 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a20~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.779     ; 3.302      ;
; -8.064 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a21~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.790     ; 3.267      ;
; -8.046 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a18~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.779     ; 3.260      ;
; -8.013 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a17~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.652     ; 3.354      ;
; -8.009 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a9~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.644     ; 3.358      ;
; -8.000 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a12~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.632     ; 3.361      ;
; -7.999 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a12~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.637     ; 3.355      ;
; -7.999 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a12~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.637     ; 3.355      ;
; -7.995 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a17~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.649     ; 3.339      ;
; -7.988 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a15~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.620     ; 3.361      ;
; -7.987 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a15~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.625     ; 3.355      ;
; -7.987 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a15~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.625     ; 3.355      ;
; -7.972 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a17~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.647     ; 3.318      ;
; -7.971 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a17~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.652     ; 3.312      ;
; -7.964 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a13~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.632     ; 3.325      ;
; -7.963 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a13~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.637     ; 3.319      ;
; -7.963 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a13~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.637     ; 3.319      ;
; -7.954 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a17~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.644     ; 3.303      ;
; -7.953 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a17~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.649     ; 3.297      ;
; -7.945 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a21~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.623     ; 3.315      ;
; -7.944 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a21~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.628     ; 3.309      ;
; -7.930 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a20~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.615     ; 3.308      ;
; -7.927 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a21~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.620     ; 3.300      ;
; -7.926 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a21~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.625     ; 3.294      ;
; -7.912 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a20~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.612     ; 3.293      ;
; -7.895 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a20~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.610     ; 3.278      ;
; -7.894 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a20~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.615     ; 3.272      ;
; -7.888 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a18~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.615     ; 3.266      ;
; -7.877 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a20~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.607     ; 3.263      ;
; -7.876 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a20~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.612     ; 3.257      ;
; -7.870 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a18~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.612     ; 3.251      ;
; -7.862 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a3~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.815     ; 3.040      ;
; -7.859 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a18~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.610     ; 3.242      ;
; -7.858 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a18~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.615     ; 3.236      ;
; -7.847 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a3~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.653     ; 3.187      ;
; -7.841 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a18~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.607     ; 3.227      ;
; -7.840 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a18~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.612     ; 3.221      ;
; -7.818 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a9~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.641     ; 3.170      ;
; -7.816 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a3~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.650     ; 3.159      ;
; -7.810 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a17~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.814     ; 2.989      ;
; -7.809 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a12~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.629     ; 3.173      ;
; -7.808 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a12~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.634     ; 3.167      ;
; -7.808 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a12~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.634     ; 3.167      ;
; -7.800 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a23~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.811     ; 2.982      ;
; -7.797 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a15~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.617     ; 3.173      ;
; -7.796 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a15~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.622     ; 3.167      ;
; -7.796 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a15~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.622     ; 3.167      ;
; -7.791 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a9~porta_datain_reg0   ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.639     ; 3.145      ;
; -7.790 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a9~porta_address_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.644     ; 3.139      ;
; -7.789 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a4~porta_datain_reg0   ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.609     ; 3.173      ;
; -7.788 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a4~porta_address_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.614     ; 3.167      ;
; -7.788 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a4~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.614     ; 3.167      ;
; -7.773 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a13~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.629     ; 3.137      ;
; -7.772 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a13~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.634     ; 3.131      ;
; -7.772 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a13~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.634     ; 3.131      ;
; -7.758 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a4~porta_datain_reg0   ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.606     ; 3.145      ;
; -7.757 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a4~porta_address_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.611     ; 3.139      ;
; -7.757 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a4~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.611     ; 3.139      ;
; -7.744 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a9~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.808     ; 2.929      ;
; -7.738 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a4~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.776     ; 2.955      ;
; -7.736 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a8~porta_datain_reg0   ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.627     ; 3.102      ;
; -7.735 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a8~porta_address_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.632     ; 3.096      ;
; -7.735 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a8~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.632     ; 3.096      ;
; -7.734 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a6~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.801     ; 2.926      ;
; -7.733 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a14~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.640     ; 3.086      ;
; -7.732 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a14~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.645     ; 3.080      ;
; -7.732 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a14~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.645     ; 3.080      ;
; -7.728 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a11~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.637     ; 3.084      ;
; -7.728 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a12~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.801     ; 2.920      ;
; -7.727 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a20~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.777     ; 2.943      ;
; -7.717 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a16~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.786     ; 2.924      ;
; -7.714 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a5~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.799     ; 2.908      ;
; -7.714 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a0~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.781     ; 2.926      ;
; -7.706 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a3~porta_datain_reg0   ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.648     ; 3.051      ;
; -7.705 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a3~porta_address_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.653     ; 3.045      ;
; -7.703 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a1~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.788     ; 2.908      ;
; -7.698 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a10~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.635     ; 3.056      ;
; -7.690 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a13~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.801     ; 2.882      ;
; -7.685 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a18~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.777     ; 2.901      ;
; -7.677 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a11~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.632     ; 3.038      ;
; -7.676 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a11~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.637     ; 3.032      ;
; -7.675 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a3~porta_datain_reg0   ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.645     ; 3.023      ;
; -7.674 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a3~porta_address_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.650     ; 3.017      ;
; -7.665 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a7~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.779     ; 2.879      ;
; -7.664 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a15~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.789     ; 2.868      ;
; -7.660 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a2~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.783     ; 2.870      ;
; -7.660 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a19~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.800     ; 2.853      ;
; -7.642 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a23~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.647     ; 2.988      ;
; -7.624 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a23~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.644     ; 2.973      ;
; -7.600 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a9~porta_datain_reg0   ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.636     ; 2.957      ;
; -7.599 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a9~porta_address_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.641     ; 2.951      ;
; -7.560 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a9~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.806     ; 2.747      ;
; -7.559 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a16~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.622     ; 2.930      ;
; -7.545 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a8~porta_datain_reg0   ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -4.624     ; 2.914      ;
+--------+-----------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'U1|altpll_component|auto_generated|pll1|clk[2]'                                                                                                                  ;
+--------+-------------------+----------------------+-------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node              ; Launch Clock                                    ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+----------------------+-------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; -8.043 ; escr_port_00[4]   ; st[0]                ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.499     ; 2.500      ;
; -8.024 ; escr_port_00[4]   ; st[1]                ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.499     ; 2.481      ;
; -8.006 ; escr_port_00[4]   ; sdr_wr               ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.541     ; 2.421      ;
; -7.789 ; escr_port_00[5]   ; sdr_wr               ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.539     ; 2.206      ;
; -7.403 ; escr_port_00[5]   ; st[0]                ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.497     ; 1.862      ;
; -7.384 ; escr_port_00[5]   ; st[1]                ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.497     ; 1.843      ;
; -7.066 ; escr_port_01[0]   ; sdram:U7|sdr_a[2]    ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.555     ; 1.467      ;
; -6.919 ; escr_port_01[2]   ; sdram:U7|sdr_a[4]    ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.403     ; 1.472      ;
; -6.867 ; escr_port_01[3]   ; sdram:U7|sdr_a[5]    ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.404     ; 1.419      ;
; -6.596 ; escr_port_01[7]   ; sdram:U7|sdr_a[9]    ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.408     ; 1.144      ;
; -6.590 ; escr_port_01[5]   ; sdram:U7|sdr_a[7]    ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.408     ; 1.138      ;
; -6.570 ; escr_port_01[4]   ; sdram:U7|sdr_a[6]    ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.407     ; 1.119      ;
; -6.358 ; escr_port_01[1]   ; sdram:U7|sdr_a[3]    ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.404     ; 0.910      ;
; -6.356 ; escr_port_01[6]   ; sdram:U7|sdr_a[8]    ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -5.403     ; 0.909      ;
; -1.232 ; a_i[14]           ; st[0]                ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.624     ; 3.466      ;
; -1.213 ; a_i[14]           ; st[1]                ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.624     ; 3.447      ;
; -1.195 ; a_i[14]           ; sdr_wr               ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.666     ; 3.387      ;
; -1.023 ; a_i[0]            ; sdram:U7|address[0]  ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.008        ; -0.006     ; 1.217      ;
; -1.018 ; a_i[0]            ; sdram:U7|address[0]  ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -0.006     ; 1.208      ;
; -0.673 ; a_i[15]           ; st[1]                ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.624     ; 2.907      ;
; -0.661 ; a_i[15]           ; st[0]                ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.624     ; 2.895      ;
; -0.621 ; a_i[15]           ; sdr_wr               ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.666     ; 2.813      ;
; -0.258 ; rfsh_n_i          ; st[1]                ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -1.066     ; 2.050      ;
; -0.246 ; rfsh_n_i          ; st[0]                ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -1.066     ; 2.038      ;
; -0.242 ; wr_n_i            ; st[0]                ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.624     ; 2.476      ;
; -0.223 ; wr_n_i            ; st[1]                ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.624     ; 2.457      ;
; -0.216 ; mreq_n_i          ; st[0]                ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.624     ; 2.450      ;
; -0.205 ; wr_n_i            ; sdr_wr               ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.666     ; 2.397      ;
; -0.197 ; mreq_n_i          ; st[1]                ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.624     ; 2.431      ;
; -0.054 ; rfsh_n_i          ; sdr_rfsh             ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -1.536     ; 1.376      ;
; -0.008 ; a_i[12]           ; sdram:U7|sdr_a[0]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.741     ; 2.125      ;
; 0.155  ; mreq_n_i          ; sdr_wr               ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.666     ; 2.037      ;
; 0.159  ; a_i[7]            ; sdram:U7|address[7]  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.773     ; 1.926      ;
; 0.169  ; a_i[11]           ; sdram:U7|sdr_ba[1]   ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -1.162     ; 1.527      ;
; 0.400  ; a_i[6]            ; sdram:U7|address[6]  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -1.156     ; 1.302      ;
; 0.484  ; a_i[9]            ; sdram:U7|address[9]  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.738     ; 1.636      ;
; 0.544  ; d_i[5]            ; sdram:U7|data[5]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.752     ; 1.562      ;
; 0.557  ; a_i[13]           ; sdram:U7|sdr_a[1]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.743     ; 1.558      ;
; 0.649  ; d_i[4]            ; sdram:U7|data[4]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.709     ; 1.500      ;
; 0.667  ; a_i[3]            ; sdram:U7|address[3]  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -1.167     ; 1.024      ;
; 0.668  ; d_i[7]            ; sdram:U7|data[7]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.708     ; 1.482      ;
; 0.675  ; sdr_rd            ; sdram:U7|sdr_ba[1]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; -0.574     ; 4.705      ;
; 0.687  ; d_i[0]            ; sdram:U7|data[0]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.756     ; 1.415      ;
; 0.691  ; a_i[5]            ; sdram:U7|address[5]  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -1.140     ; 1.027      ;
; 0.694  ; d_i[1]            ; sdram:U7|data[1]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.707     ; 1.457      ;
; 0.732  ; d_i[6]            ; sdram:U7|data[6]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.752     ; 1.374      ;
; 0.753  ; a_i[10]           ; sdram:U7|sdr_ba[0]   ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.703     ; 1.402      ;
; 0.790  ; d_i[2]            ; sdram:U7|data[2]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.759     ; 1.309      ;
; 0.913  ; sdr_wr            ; sdram:U7|sdr_ba[1]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; -0.574     ; 4.467      ;
; 0.935  ; d_i[3]            ; sdram:U7|data[3]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.770     ; 1.153      ;
; 0.951  ; sdram:U7|state[3] ; sdram:U7|data_reg[7] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; -0.025     ; 4.978      ;
; 0.956  ; sdram:U7|state[1] ; sdram:U7|data_reg[7] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; -0.025     ; 4.973      ;
; 1.013  ; a_i[2]            ; sdram:U7|address[2]  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.782     ; 1.063      ;
; 1.026  ; a_i[8]            ; sdram:U7|address[8]  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.782     ; 1.050      ;
; 1.028  ; a_i[4]            ; sdram:U7|address[4]  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.783     ; 1.047      ;
; 1.039  ; a_i[1]            ; sdram:U7|address[1]  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.782     ; 1.037      ;
; 1.124  ; sdram:U7|state[2] ; sdram:U7|data_reg[7] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; -0.025     ; 4.805      ;
; 1.129  ; sdr_rd            ; sdram:U7|sdr_ba[0]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; -0.141     ; 4.684      ;
; 1.226  ; sdram:U7|state[4] ; sdram:U7|data_reg[7] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; -0.025     ; 4.703      ;
; 1.367  ; sdr_wr            ; sdram:U7|sdr_ba[0]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; -0.141     ; 4.446      ;
; 1.607  ; sdram:U7|state[0] ; sdram:U7|data_reg[7] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; -0.025     ; 4.322      ;
; 1.685  ; sdram:U7|state[3] ; sdram:U7|data_reg[0] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.421      ; 4.690      ;
; 1.685  ; sdram:U7|state[3] ; sdram:U7|data_reg[1] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.421      ; 4.690      ;
; 1.685  ; sdram:U7|state[3] ; sdram:U7|data_reg[2] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.421      ; 4.690      ;
; 1.685  ; sdram:U7|state[3] ; sdram:U7|data_reg[3] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.421      ; 4.690      ;
; 1.685  ; sdram:U7|state[3] ; sdram:U7|data_reg[4] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.421      ; 4.690      ;
; 1.685  ; sdram:U7|state[3] ; sdram:U7|data_reg[5] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.421      ; 4.690      ;
; 1.685  ; sdram:U7|state[3] ; sdram:U7|data_reg[6] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.421      ; 4.690      ;
; 1.690  ; sdram:U7|state[1] ; sdram:U7|data_reg[0] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.421      ; 4.685      ;
; 1.690  ; sdram:U7|state[1] ; sdram:U7|data_reg[1] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.421      ; 4.685      ;
; 1.690  ; sdram:U7|state[1] ; sdram:U7|data_reg[2] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.421      ; 4.685      ;
; 1.690  ; sdram:U7|state[1] ; sdram:U7|data_reg[3] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.421      ; 4.685      ;
; 1.690  ; sdram:U7|state[1] ; sdram:U7|data_reg[4] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.421      ; 4.685      ;
; 1.690  ; sdram:U7|state[1] ; sdram:U7|data_reg[5] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.421      ; 4.685      ;
; 1.690  ; sdram:U7|state[1] ; sdram:U7|data_reg[6] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.421      ; 4.685      ;
; 1.858  ; sdram:U7|state[2] ; sdram:U7|data_reg[0] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.421      ; 4.517      ;
; 1.858  ; sdram:U7|state[2] ; sdram:U7|data_reg[1] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.421      ; 4.517      ;
; 1.858  ; sdram:U7|state[2] ; sdram:U7|data_reg[2] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.421      ; 4.517      ;
; 1.858  ; sdram:U7|state[2] ; sdram:U7|data_reg[3] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.421      ; 4.517      ;
; 1.858  ; sdram:U7|state[2] ; sdram:U7|data_reg[4] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.421      ; 4.517      ;
; 1.858  ; sdram:U7|state[2] ; sdram:U7|data_reg[5] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.421      ; 4.517      ;
; 1.858  ; sdram:U7|state[2] ; sdram:U7|data_reg[6] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.421      ; 4.517      ;
; 1.960  ; sdram:U7|state[4] ; sdram:U7|data_reg[0] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.421      ; 4.415      ;
; 1.960  ; sdram:U7|state[4] ; sdram:U7|data_reg[1] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.421      ; 4.415      ;
; 1.960  ; sdram:U7|state[4] ; sdram:U7|data_reg[2] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.421      ; 4.415      ;
; 1.960  ; sdram:U7|state[4] ; sdram:U7|data_reg[3] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.421      ; 4.415      ;
; 1.960  ; sdram:U7|state[4] ; sdram:U7|data_reg[4] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.421      ; 4.415      ;
; 1.960  ; sdram:U7|state[4] ; sdram:U7|data_reg[5] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.421      ; 4.415      ;
; 1.960  ; sdram:U7|state[4] ; sdram:U7|data_reg[6] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.421      ; 4.415      ;
; 2.047  ; sdram:U7|idle1    ; sdram:U7|data_reg[7] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; -0.025     ; 3.882      ;
; 2.287  ; sdr_rd            ; sdram:U7|state[3]    ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; -0.572     ; 3.095      ;
; 2.303  ; sdram:U7|state[0] ; sdram:U7|data_reg[0] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.421      ; 4.072      ;
; 2.303  ; sdram:U7|state[0] ; sdram:U7|data_reg[1] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.421      ; 4.072      ;
; 2.303  ; sdram:U7|state[0] ; sdram:U7|data_reg[2] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.421      ; 4.072      ;
; 2.303  ; sdram:U7|state[0] ; sdram:U7|data_reg[3] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.421      ; 4.072      ;
; 2.303  ; sdram:U7|state[0] ; sdram:U7|data_reg[4] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.421      ; 4.072      ;
; 2.303  ; sdram:U7|state[0] ; sdram:U7|data_reg[5] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.421      ; 4.072      ;
; 2.303  ; sdram:U7|state[0] ; sdram:U7|data_reg[6] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.421      ; 4.072      ;
; 2.335  ; sdr_wr            ; sdram:U7|sdr_a[10]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; -0.563     ; 3.056      ;
; 2.454  ; sdr_wr            ; sdram:U7|address[4]  ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; -0.191     ; 3.309      ;
+--------+-------------------+----------------------+-------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'U18|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                         ;
+--------+----------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                                                                      ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -6.760 ; osd:U17|nz80cpu:u0|fetch[0]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a4~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.310      ; 19.609     ;
; -6.735 ; osd:U17|nz80cpu:u0|fetch[4]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a6~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.312      ; 19.586     ;
; -6.688 ; osd:U17|nz80cpu:u0|fetch[4]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a4~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.311      ; 19.538     ;
; -6.661 ; osd:U17|nz80cpu:u0|fetch[2]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a6~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.296      ; 19.496     ;
; -6.623 ; osd:U17|nz80cpu:u0|fetch[2]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a4~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.295      ; 19.457     ;
; -6.606 ; osd:U17|nz80cpu:u0|stage[1]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a6~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.296      ; 19.441     ;
; -6.600 ; osd:U17|nz80cpu:u0|fetch[1]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a4~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.310      ; 19.449     ;
; -6.586 ; osd:U17|nz80cpu:u0|stage[0]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a6~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.296      ; 19.421     ;
; -6.575 ; osd:U17|nz80cpu:u0|fetch[5]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a6~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.312      ; 19.426     ;
; -6.528 ; osd:U17|nz80cpu:u0|fetch[5]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a4~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.311      ; 19.378     ;
; -6.505 ; osd:U17|nz80cpu:u0|stage[0]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a4~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.295      ; 19.339     ;
; -6.497 ; osd:U17|nz80cpu:u0|fetch[0]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a6~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.311      ; 19.347     ;
; -6.488 ; osd:U17|nz80cpu:u0|fetch[3]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a6~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.312      ; 19.339     ;
; -6.460 ; osd:U17|nz80cpu:u0|fetch[1]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a6~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.311      ; 19.310     ;
; -6.441 ; osd:U17|nz80cpu:u0|fetch[3]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a4~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.311      ; 19.291     ;
; -6.421 ; osd:U17|nz80cpu:u0|cpu_status[4] ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a6~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.296      ; 19.256     ;
; -6.359 ; osd:U17|nz80cpu:u0|stage[1]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a4~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.295      ; 19.193     ;
; -6.312 ; osd:U17|nz80cpu:u0|stage[2]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a4~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.294      ; 19.145     ;
; -6.254 ; osd:U17|nz80cpu:u0|fetch[4]      ; osd:U17|reg_0[7]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.445      ; 19.201     ;
; -6.186 ; osd:U17|nz80cpu:u0|cpu_status[4] ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a4~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.295      ; 19.020     ;
; -6.180 ; osd:U17|nz80cpu:u0|fetch[2]      ; osd:U17|reg_0[7]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.429      ; 19.111     ;
; -6.179 ; osd:U17|nz80cpu:u0|fetch[0]      ; osd:U17|reg_0[4]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.441      ; 19.122     ;
; -6.178 ; deserializer:U14|y1[7]           ; osd:U17|nz80cpu:u0|reg_hl[15]                                                                                ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.132     ; 7.498      ;
; -6.143 ; osd:U17|nz80cpu:u0|fetch[0]      ; osd:U17|reg_0[5]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.362      ; 19.007     ;
; -6.125 ; osd:U17|nz80cpu:u0|stage[1]      ; osd:U17|reg_0[7]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.429      ; 19.056     ;
; -6.113 ; osd:U17|nz80cpu:u0|fetch[0]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a2~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.308      ; 18.960     ;
; -6.107 ; osd:U17|nz80cpu:u0|fetch[4]      ; osd:U17|reg_0[4]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.442      ; 19.051     ;
; -6.105 ; osd:U17|nz80cpu:u0|stage[0]      ; osd:U17|reg_0[7]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.429      ; 19.036     ;
; -6.105 ; deserializer:U14|y1[7]           ; osd:U17|nz80cpu:u0|reg_hl1[15]                                                                               ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.089     ; 7.468      ;
; -6.094 ; osd:U17|nz80cpu:u0|fetch[5]      ; osd:U17|reg_0[7]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.445      ; 19.041     ;
; -6.073 ; a_i[15]                          ; osd:U17|nz80cpu:u0|reg_hl[15]                                                                                ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 1.788        ; 0.204      ; 8.067      ;
; -6.071 ; osd:U17|nz80cpu:u0|fetch[4]      ; osd:U17|reg_0[5]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.363      ; 18.936     ;
; -6.057 ; deserializer:U14|y1[7]           ; osd:U17|nz80cpu:u0|reg_ix[15]                                                                                ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.094     ; 7.415      ;
; -6.042 ; osd:U17|nz80cpu:u0|fetch[2]      ; osd:U17|reg_0[4]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.426      ; 18.970     ;
; -6.041 ; osd:U17|nz80cpu:u0|fetch[4]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a2~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.309      ; 18.889     ;
; -6.020 ; osd:U17|nz80cpu:u0|flg[14]       ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a4~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.310      ; 18.869     ;
; -6.019 ; osd:U17|nz80cpu:u0|fetch[1]      ; osd:U17|reg_0[4]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.441      ; 18.962     ;
; -6.016 ; osd:U17|nz80cpu:u0|fetch[0]      ; osd:U17|reg_0[7]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.444      ; 18.962     ;
; -6.008 ; deserializer:U14|x1[0]           ; osd:U17|nz80cpu:u0|reg_ix[8]                                                                                 ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.094     ; 7.366      ;
; -6.007 ; osd:U17|nz80cpu:u0|fetch[3]      ; osd:U17|reg_0[7]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.445      ; 18.954     ;
; -6.006 ; osd:U17|nz80cpu:u0|fetch[2]      ; osd:U17|reg_0[5]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.347      ; 18.855     ;
; -6.000 ; a_i[15]                          ; osd:U17|nz80cpu:u0|reg_hl1[15]                                                                               ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 1.788        ; 0.247      ; 8.037      ;
; -5.999 ; osd:U17|nz80cpu:u0|fetch[6]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a4~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.309      ; 18.847     ;
; -5.989 ; deserializer:U14|y1[7]           ; osd:U17|nz80cpu:u0|reg_iy[15]                                                                                ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.058     ; 7.383      ;
; -5.986 ; osd:U17|nz80cpu:u0|stage[2]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a6~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.295      ; 18.820     ;
; -5.983 ; osd:U17|nz80cpu:u0|fetch[1]      ; osd:U17|reg_0[5]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.362      ; 18.847     ;
; -5.979 ; osd:U17|nz80cpu:u0|fetch[1]      ; osd:U17|reg_0[7]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.444      ; 18.925     ;
; -5.976 ; osd:U17|nz80cpu:u0|fetch[2]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a2~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.293      ; 18.808     ;
; -5.971 ; osd:U17|nz80cpu:u0|flg[15]       ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a4~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.153     ; 18.357     ;
; -5.967 ; deserializer:U14|y1[7]           ; osd:U17|nz80cpu:u0|reg_zero[15]                                                                              ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.092     ; 7.327      ;
; -5.962 ; deserializer:U14|x1[0]           ; osd:U17|nz80cpu:u0|reg_ix[0]                                                                                 ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.102     ; 7.312      ;
; -5.959 ; osd:U17|nz80cpu:u0|flg[10]       ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a4~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.153     ; 18.345     ;
; -5.955 ; deserializer:U14|x1[0]           ; osd:U17|nz80cpu:u0|reg_hl[8]                                                                                 ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.131     ; 7.276      ;
; -5.953 ; osd:U17|nz80cpu:u0|fetch[1]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a2~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.308      ; 18.800     ;
; -5.952 ; a_i[15]                          ; osd:U17|nz80cpu:u0|reg_ix[15]                                                                                ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 1.788        ; 0.242      ; 7.984      ;
; -5.947 ; osd:U17|nz80cpu:u0|fetch[5]      ; osd:U17|reg_0[4]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.442      ; 18.891     ;
; -5.947 ; deserializer:U14|x1[0]           ; osd:U17|nz80cpu:u0|reg_bc[8]                                                                                 ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.075     ; 7.324      ;
; -5.943 ; deserializer:U14|x1[0]           ; osd:U17|nz80cpu:u0|reg_de[0]                                                                                 ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.102     ; 7.293      ;
; -5.940 ; osd:U17|nz80cpu:u0|cpu_status[4] ; osd:U17|reg_0[7]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.429      ; 18.871     ;
; -5.937 ; deserializer:U14|y0[0]           ; osd:U17|nz80cpu:u0|reg_ix[8]                                                                                 ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.091     ; 7.298      ;
; -5.937 ; deserializer:U14|y1[5]           ; osd:U17|nz80cpu:u0|reg_ix[5]                                                                                 ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.102     ; 7.287      ;
; -5.936 ; osd:U17|nz80cpu:u0|fetch[4]      ; osd:U17|reg_0[6]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.444      ; 18.882     ;
; -5.933 ; deserializer:U14|y1[7]           ; osd:U17|nz80cpu:u0|reg_tmpSP[15]                                                                             ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.056     ; 7.329      ;
; -5.926 ; deserializer:U14|x1[0]           ; osd:U17|nz80cpu:u0|reg_iy[0]                                                                                 ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.067     ; 7.311      ;
; -5.925 ; osd:U17|nz80cpu:u0|stage[1]      ; osd:U17|reg_0[5]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.347      ; 18.774     ;
; -5.924 ; osd:U17|nz80cpu:u0|stage[0]      ; osd:U17|reg_0[4]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.426      ; 18.852     ;
; -5.917 ; deserializer:U14|y1[5]           ; osd:U17|nz80cpu:u0|reg_af[5]                                                                                 ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.088     ; 7.281      ;
; -5.911 ; osd:U17|nz80cpu:u0|fetch[5]      ; osd:U17|reg_0[5]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.363      ; 18.776     ;
; -5.905 ; osd:U17|nz80cpu:u0|stage[0]      ; osd:U17|reg_0[5]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.347      ; 18.754     ;
; -5.903 ; deserializer:U14|y1[5]           ; osd:U17|nz80cpu:u0|reg_iy[5]                                                                                 ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.067     ; 7.288      ;
; -5.896 ; deserializer:U14|x1[0]           ; osd:U17|nz80cpu:u0|reg_af[0]                                                                                 ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.088     ; 7.260      ;
; -5.891 ; deserializer:U14|y0[0]           ; osd:U17|nz80cpu:u0|reg_ix[0]                                                                                 ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.099     ; 7.244      ;
; -5.885 ; osd:U17|nz80cpu:u0|flg[0]        ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a4~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.310      ; 18.734     ;
; -5.884 ; deserializer:U14|y0[0]           ; osd:U17|nz80cpu:u0|reg_hl[8]                                                                                 ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.128     ; 7.208      ;
; -5.884 ; a_i[15]                          ; osd:U17|nz80cpu:u0|reg_iy[15]                                                                                ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 1.788        ; 0.278      ; 7.952      ;
; -5.881 ; osd:U17|nz80cpu:u0|fetch[5]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a2~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.309      ; 18.729     ;
; -5.879 ; deserializer:U14|y1[7]           ; osd:U17|nz80cpu:u0|reg_xx[7]                                                                                 ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.130     ; 7.201      ;
; -5.876 ; deserializer:U14|y0[0]           ; osd:U17|nz80cpu:u0|reg_bc[8]                                                                                 ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.072     ; 7.256      ;
; -5.875 ; deserializer:U14|y1[0]           ; osd:U17|nz80cpu:u0|reg_ix[8]                                                                                 ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.094     ; 7.233      ;
; -5.874 ; deserializer:U14|x1[0]           ; osd:U17|nz80cpu:u0|reg_hl1[8]                                                                                ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.082     ; 7.244      ;
; -5.873 ; deserializer:U14|y1[3]           ; osd:U17|nz80cpu:u0|reg_af[3]                                                                                 ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.088     ; 7.237      ;
; -5.872 ; deserializer:U14|y0[0]           ; osd:U17|nz80cpu:u0|reg_de[0]                                                                                 ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.099     ; 7.225      ;
; -5.866 ; osd:U17|nz80cpu:u0|cpu_status[0] ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a4~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.310      ; 18.715     ;
; -5.865 ; deserializer:U14|y1[7]           ; osd:U17|nz80cpu:u0|reg_zero[7]                                                                               ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.087     ; 7.230      ;
; -5.865 ; deserializer:U14|x1[0]           ; osd:U17|nz80cpu:u0|reg_hl[0]                                                                                 ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.129     ; 7.188      ;
; -5.862 ; osd:U17|nz80cpu:u0|fetch[2]      ; osd:U17|reg_0[6]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.428      ; 18.792     ;
; -5.862 ; deserializer:U14|y1[3]           ; osd:U17|nz80cpu:u0|reg_ix[3]                                                                                 ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.102     ; 7.212      ;
; -5.862 ; a_i[15]                          ; osd:U17|nz80cpu:u0|reg_zero[15]                                                                              ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 1.788        ; 0.244      ; 7.896      ;
; -5.860 ; osd:U17|nz80cpu:u0|fetch[3]      ; osd:U17|reg_0[4]                                                                                             ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.442      ; 18.804     ;
; -5.858 ; osd:U17|nz80cpu:u0|stage[0]      ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a2~porta_datain_reg0 ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; 0.293      ; 18.690     ;
; -5.855 ; deserializer:U14|y0[0]           ; osd:U17|nz80cpu:u0|reg_iy[0]                                                                                 ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.064     ; 7.243      ;
; -5.842 ; deserializer:U14|y1[3]           ; osd:U17|nz80cpu:u0|reg_de[3]                                                                                 ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.102     ; 7.192      ;
; -5.831 ; deserializer:U14|x1[0]           ; osd:U17|nz80cpu:u0|reg_af1[0]                                                                                ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.052     ; 7.231      ;
; -5.831 ; deserializer:U14|x1[3]           ; osd:U17|nz80cpu:u0|reg_af[3]                                                                                 ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.088     ; 7.195      ;
; -5.830 ; deserializer:U14|y1[5]           ; osd:U17|nz80cpu:u0|reg_hl[5]                                                                                 ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.095     ; 7.187      ;
; -5.829 ; deserializer:U14|x1[0]           ; osd:U17|nz80cpu:u0|reg_bc1[8]                                                                                ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.043     ; 7.238      ;
; -5.829 ; deserializer:U14|y1[0]           ; osd:U17|nz80cpu:u0|reg_ix[0]                                                                                 ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.102     ; 7.179      ;
; -5.828 ; deserializer:U14|y1[3]           ; osd:U17|nz80cpu:u0|reg_iy[3]                                                                                 ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.067     ; 7.213      ;
; -5.828 ; a_i[15]                          ; osd:U17|nz80cpu:u0|reg_tmpSP[15]                                                                             ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 1.788        ; 0.280      ; 7.898      ;
; -5.825 ; deserializer:U14|y0[0]           ; osd:U17|nz80cpu:u0|reg_af[0]                                                                                 ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -1.085     ; 7.192      ;
+--------+----------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'a_i[0]'                                                                                                          ;
+--------+-----------+-----------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node         ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -3.305 ; d_i[0]    ; escr_port_19[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.282      ; 3.221      ;
; -2.968 ; d_i[2]    ; escr_port_14[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.173      ; 1.848      ;
; -2.597 ; d_i[1]    ; escr_port_19[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.279      ; 2.957      ;
; -2.238 ; d_i[3]    ; escr_port_15[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.228      ; 1.548      ;
; -2.146 ; d_i[4]    ; escr_port_04[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.123      ; 1.827      ;
; -2.040 ; d_i[1]    ; escr_port_12[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.266      ; 1.917      ;
; -1.803 ; d_i[6]    ; escr_port_04[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.261      ; 1.944      ;
; -1.693 ; d_i[1]    ; escr_port_10[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.983      ; 1.678      ;
; -1.647 ; d_i[6]    ; escr_port_17[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.657      ; 1.844      ;
; -1.502 ; d_i[6]    ; escr_port_15[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.299      ; 1.943      ;
; -1.288 ; d_i[3]    ; escr_port_17[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.984      ; 2.287      ;
; -1.210 ; d_i[5]    ; escr_port_17[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.655      ; 1.855      ;
; -1.109 ; d_i[3]    ; escr_port_01[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 4.417      ; 4.541      ;
; -1.100 ; d_i[2]    ; escr_port_01[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 4.427      ; 4.535      ;
; -1.095 ; d_i[4]    ; escr_port_01[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 4.431      ; 4.525      ;
; -1.089 ; d_i[6]    ; escr_port_01[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 4.428      ; 4.526      ;
; -1.086 ; d_i[5]    ; escr_port_02[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 4.498      ; 4.458      ;
; -1.085 ; d_i[1]    ; escr_port_01[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 4.430      ; 4.515      ;
; -1.055 ; d_i[5]    ; escr_port_01[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 4.433      ; 4.454      ;
; -1.054 ; d_i[1]    ; escr_port_02[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 4.477      ; 4.514      ;
; -1.023 ; d_i[6]    ; escr_port_12[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.259      ; 2.213      ;
; -1.017 ; d_i[6]    ; escr_port_19[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.280      ; 3.227      ;
; -0.993 ; d_i[6]    ; escr_port_1d[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.785      ; 2.782      ;
; -0.982 ; d_i[6]    ; escr_port_00[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 4.475      ; 4.628      ;
; -0.962 ; d_i[7]    ; escr_port_01[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 4.433      ; 4.403      ;
; -0.960 ; d_i[2]    ; escr_port_19[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.608      ; 3.573      ;
; -0.958 ; d_i[2]    ; escr_port_1d[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.231      ; 3.209      ;
; -0.955 ; d_i[3]    ; escr_port_03[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 5.329      ; 5.291      ;
; -0.950 ; d_i[6]    ; escr_port_10[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.254      ; 2.211      ;
; -0.946 ; d_i[3]    ; escr_port_00[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 4.726      ; 4.355      ;
; -0.919 ; d_i[6]    ; escr_port_18[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.172      ; 3.263      ;
; -0.916 ; d_i[7]    ; escr_port_1a[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.729      ; 3.661      ;
; -0.905 ; d_i[6]    ; escr_port_02[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 4.498      ; 4.583      ;
; -0.879 ; d_i[5]    ; escr_port_19[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.534      ; 3.591      ;
; -0.878 ; d_i[6]    ; escr_port_1c[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.210      ; 3.259      ;
; -0.878 ; d_i[2]    ; escr_port_17[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.777      ; 1.826      ;
; -0.872 ; d_i[2]    ; escr_port_18[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.177      ; 3.067      ;
; -0.870 ; d_i[3]    ; escr_port_19[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.939      ; 2.826      ;
; -0.867 ; d_i[7]    ; escr_port_00[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 4.639      ; 4.694      ;
; -0.864 ; d_i[5]    ; escr_port_03[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 5.345      ; 5.219      ;
; -0.860 ; d_i[7]    ; escr_port_17[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.659      ; 1.534      ;
; -0.850 ; d_i[1]    ; escr_port_14[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.868      ; 1.528      ;
; -0.847 ; d_i[1]    ; escr_port_17[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.165      ; 2.176      ;
; -0.839 ; d_i[2]    ; escr_port_1b[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.731      ; 3.573      ;
; -0.828 ; d_i[5]    ; escr_port_1c[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.528      ; 3.366      ;
; -0.823 ; d_i[0]    ; escr_port_17[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.277      ; 2.116      ;
; -0.822 ; d_i[7]    ; escr_port_19[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.951      ; 2.783      ;
; -0.818 ; d_i[6]    ; escr_port_1f[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.126      ; 2.960      ;
; -0.815 ; d_i[4]    ; escr_port_1a[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.468      ; 3.100      ;
; -0.806 ; d_i[7]    ; escr_port_1b[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.128      ; 3.105      ;
; -0.806 ; d_i[7]    ; escr_port_02[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 4.495      ; 4.478      ;
; -0.790 ; d_i[4]    ; escr_port_13[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.999      ; 2.671      ;
; -0.780 ; d_i[1]    ; escr_port_1f[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.611      ; 3.399      ;
; -0.779 ; d_i[5]    ; escr_port_18[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.050      ; 2.846      ;
; -0.779 ; d_i[1]    ; escr_port_1d[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.216      ; 3.011      ;
; -0.777 ; d_i[3]    ; escr_port_18[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.037      ; 2.824      ;
; -0.763 ; d_i[7]    ; escr_port_1c[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.076      ; 2.829      ;
; -0.762 ; d_i[0]    ; escr_port_01[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 4.577      ; 4.504      ;
; -0.756 ; d_i[1]    ; escr_port_1e[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.163      ; 3.089      ;
; -0.752 ; d_i[0]    ; escr_port_14[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.149      ; 1.881      ;
; -0.748 ; d_i[5]    ; escr_port_10[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.956      ; 1.634      ;
; -0.744 ; d_i[7]    ; escr_port_1f[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.010      ; 2.572      ;
; -0.744 ; d_i[4]    ; escr_port_16[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.071      ; 1.829      ;
; -0.743 ; d_i[0]    ; escr_port_1d[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.787      ; 2.547      ;
; -0.741 ; d_i[3]    ; escr_port_02[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 4.652      ; 4.579      ;
; -0.740 ; d_i[3]    ; escr_port_1c[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.065      ; 2.823      ;
; -0.738 ; d_i[7]    ; escr_port_13[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.614      ; 2.368      ;
; -0.737 ; d_i[5]    ; escr_port_04[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.260      ; 2.005      ;
; -0.734 ; d_i[4]    ; escr_port_1f[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.010      ; 2.753      ;
; -0.729 ; d_i[5]    ; escr_port_14[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.343      ; 2.004      ;
; -0.723 ; d_i[2]    ; escr_port_12[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.692      ; 2.287      ;
; -0.722 ; d_i[2]    ; escr_port_1c[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.509      ; 3.237      ;
; -0.719 ; d_i[1]    ; escr_port_03[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 5.309      ; 5.046      ;
; -0.718 ; d_i[7]    ; escr_port_18[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.049      ; 2.783      ;
; -0.713 ; d_i[7]    ; escr_port_1d[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.783      ; 2.514      ;
; -0.708 ; d_i[3]    ; escr_port_1e[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.045      ; 2.762      ;
; -0.708 ; d_i[4]    ; escr_port_03[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 5.307      ; 5.019      ;
; -0.694 ; d_i[6]    ; escr_port_1a[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.687      ; 3.558      ;
; -0.693 ; d_i[0]    ; escr_port_11[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.262      ; 2.115      ;
; -0.690 ; d_i[3]    ; escr_port_1a[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.250      ; 2.811      ;
; -0.690 ; d_i[0]    ; escr_port_02[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 4.480      ; 4.316      ;
; -0.688 ; d_i[6]    ; escr_port_1b[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.127      ; 2.833      ;
; -0.687 ; d_i[3]    ; escr_port_1f[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.472      ; 3.337      ;
; -0.687 ; d_i[5]    ; escr_port_15[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.299      ; 2.004      ;
; -0.683 ; d_i[5]    ; escr_port_11[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.953      ; 1.561      ;
; -0.683 ; d_i[1]    ; escr_port_16[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.829      ; 1.526      ;
; -0.663 ; d_i[4]    ; escr_port_02[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 4.664      ; 4.514      ;
; -0.655 ; d_i[1]    ; escr_port_00[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 4.631      ; 4.462      ;
; -0.654 ; d_i[6]    ; escr_port_11[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.271      ; 1.943      ;
; -0.653 ; d_i[2]    ; escr_port_11[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.452      ; 1.843      ;
; -0.648 ; d_i[2]    ; escr_port_1f[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.010      ; 2.637      ;
; -0.639 ; d_i[2]    ; escr_port_1a[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.237      ; 2.890      ;
; -0.635 ; d_i[4]    ; escr_port_1b[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.122      ; 2.773      ;
; -0.623 ; d_i[4]    ; escr_port_1d[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.784      ; 2.423      ;
; -0.623 ; d_i[5]    ; escr_port_1f[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.008      ; 2.635      ;
; -0.616 ; d_i[1]    ; escr_port_1a[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.256      ; 2.860      ;
; -0.616 ; d_i[1]    ; escr_port_13[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.831      ; 2.461      ;
; -0.614 ; d_i[1]    ; escr_port_18[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.043      ; 2.829      ;
; -0.608 ; d_i[0]    ; escr_port_1f[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.013      ; 2.792      ;
; -0.603 ; d_i[3]    ; escr_port_12[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.544      ; 2.165      ;
+--------+-----------+-----------------+-------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK_50MHZ'                                                                                                                                                                        ;
+--------+------------------------------------------+---------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                           ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+---------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -0.902 ; reset_n_i                                ; deserializer:U14|receiver:inst_rx|rx_shift_reg[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.135      ; 2.343      ;
; -0.902 ; reset_n_i                                ; deserializer:U14|receiver:inst_rx|rx_shift_reg[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.135      ; 2.343      ;
; -0.902 ; reset_n_i                                ; deserializer:U14|receiver:inst_rx|rx_shift_reg[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.135      ; 2.343      ;
; -0.902 ; reset_n_i                                ; deserializer:U14|receiver:inst_rx|rx_shift_reg[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.135      ; 2.343      ;
; -0.902 ; reset_n_i                                ; deserializer:U14|receiver:inst_rx|rx_shift_reg[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.135      ; 2.343      ;
; -0.902 ; reset_n_i                                ; deserializer:U14|receiver:inst_rx|rx_shift_reg[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.135      ; 2.343      ;
; -0.902 ; reset_n_i                                ; deserializer:U14|receiver:inst_rx|rx_shift_reg[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.135      ; 2.343      ;
; -0.902 ; reset_n_i                                ; deserializer:U14|receiver:inst_rx|rx_shift_reg[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.135      ; 2.343      ;
; -0.775 ; reset_n_i                                ; deserializer:U14|device_id[2]                     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.136      ; 2.217      ;
; -0.775 ; reset_n_i                                ; deserializer:U14|device_id[5]                     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.136      ; 2.217      ;
; -0.775 ; reset_n_i                                ; deserializer:U14|device_id[3]                     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.136      ; 2.217      ;
; -0.775 ; reset_n_i                                ; deserializer:U14|device_id[4]                     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.136      ; 2.217      ;
; -0.775 ; reset_n_i                                ; deserializer:U14|device_id[6]                     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.136      ; 2.217      ;
; -0.775 ; reset_n_i                                ; deserializer:U14|device_id[0]                     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.136      ; 2.217      ;
; -0.775 ; reset_n_i                                ; deserializer:U14|device_id[1]                     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.136      ; 2.217      ;
; -0.775 ; reset_n_i                                ; deserializer:U14|device_id[7]                     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.136      ; 2.217      ;
; 5.528  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_buffer[2]    ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.166     ; 4.308      ;
; 5.528  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_buffer[1]    ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.166     ; 4.308      ;
; 5.528  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_buffer[5]    ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.166     ; 4.308      ;
; 5.528  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_buffer[4]    ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.166     ; 4.308      ;
; 5.528  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_buffer[6]    ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.166     ; 4.308      ;
; 5.710  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_count[8]     ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.165     ; 4.127      ;
; 5.717  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_buffer[0]    ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.166     ; 4.119      ;
; 5.717  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_buffer[3]    ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.166     ; 4.119      ;
; 5.717  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_buffer[7]    ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.166     ; 4.119      ;
; 6.052  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_avail        ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.165     ; 3.785      ;
; 6.141  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_count[1]     ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.164     ; 3.697      ;
; 6.142  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_count[5]     ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.164     ; 3.696      ;
; 6.299  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_bit_count[2] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.165     ; 3.538      ;
; 6.306  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_bit_count[3] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.165     ; 3.531      ;
; 6.574  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_bit_count[1] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.165     ; 3.263      ;
; 6.581  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_bit_count[0] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.165     ; 3.256      ;
; 6.679  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_count[0]     ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.164     ; 3.159      ;
; 6.684  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_count[6]     ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.164     ; 3.154      ;
; 6.950  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_count[3]     ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.164     ; 2.888      ;
; 7.380  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_count[4]     ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.164     ; 2.458      ;
; 7.606  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_shift_reg[7] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.167     ; 2.229      ;
; 7.606  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_shift_reg[6] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.167     ; 2.229      ;
; 7.606  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_shift_reg[5] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.167     ; 2.229      ;
; 7.606  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_shift_reg[4] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.167     ; 2.229      ;
; 7.606  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_shift_reg[3] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.167     ; 2.229      ;
; 7.606  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_shift_reg[2] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.167     ; 2.229      ;
; 7.606  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_shift_reg[1] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.167     ; 2.229      ;
; 7.606  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_shift_reg[0] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.167     ; 2.229      ;
; 7.731  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_count[7]     ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.165     ; 2.106      ;
; 13.005 ; deserializer:U14|device_id[6]            ; deserializer:U14|keys[10][4]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.075     ; 6.922      ;
; 13.005 ; deserializer:U14|device_id[6]            ; deserializer:U14|keys[10][3]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.075     ; 6.922      ;
; 13.005 ; deserializer:U14|device_id[6]            ; deserializer:U14|keys[11][1]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.075     ; 6.922      ;
; 13.005 ; deserializer:U14|device_id[6]            ; deserializer:U14|keys[11][0]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.075     ; 6.922      ;
; 13.008 ; deserializer:U14|device_id[4]            ; deserializer:U14|keys[10][4]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.075     ; 6.919      ;
; 13.008 ; deserializer:U14|device_id[4]            ; deserializer:U14|keys[10][3]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.075     ; 6.919      ;
; 13.008 ; deserializer:U14|device_id[4]            ; deserializer:U14|keys[11][1]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.075     ; 6.919      ;
; 13.008 ; deserializer:U14|device_id[4]            ; deserializer:U14|keys[11][0]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.075     ; 6.919      ;
; 13.048 ; deserializer:U14|device_id[6]            ; deserializer:U14|b1[0]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.080     ; 6.874      ;
; 13.048 ; deserializer:U14|device_id[6]            ; deserializer:U14|b1[1]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.080     ; 6.874      ;
; 13.048 ; deserializer:U14|device_id[6]            ; deserializer:U14|b1[2]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.080     ; 6.874      ;
; 13.051 ; deserializer:U14|device_id[4]            ; deserializer:U14|b1[0]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.080     ; 6.871      ;
; 13.051 ; deserializer:U14|device_id[4]            ; deserializer:U14|b1[1]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.080     ; 6.871      ;
; 13.051 ; deserializer:U14|device_id[4]            ; deserializer:U14|b1[2]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.080     ; 6.871      ;
; 13.250 ; deserializer:U14|device_id[6]            ; deserializer:U14|keys[9][0]                       ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.075     ; 6.677      ;
; 13.250 ; deserializer:U14|device_id[6]            ; deserializer:U14|keys[9][4]                       ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.075     ; 6.677      ;
; 13.250 ; deserializer:U14|device_id[6]            ; deserializer:U14|keys[10][0]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.075     ; 6.677      ;
; 13.250 ; deserializer:U14|device_id[6]            ; deserializer:U14|keys[10][1]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.075     ; 6.677      ;
; 13.250 ; deserializer:U14|device_id[6]            ; deserializer:U14|keys[10][2]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.075     ; 6.677      ;
; 13.250 ; deserializer:U14|device_id[6]            ; deserializer:U14|keys[9][1]                       ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.075     ; 6.677      ;
; 13.250 ; deserializer:U14|device_id[6]            ; deserializer:U14|keys[9][2]                       ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.075     ; 6.677      ;
; 13.250 ; deserializer:U14|device_id[6]            ; deserializer:U14|keys[9][3]                       ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.075     ; 6.677      ;
; 13.253 ; deserializer:U14|device_id[4]            ; deserializer:U14|keys[9][0]                       ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.075     ; 6.674      ;
; 13.253 ; deserializer:U14|device_id[4]            ; deserializer:U14|keys[9][4]                       ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.075     ; 6.674      ;
; 13.253 ; deserializer:U14|device_id[4]            ; deserializer:U14|keys[10][0]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.075     ; 6.674      ;
; 13.253 ; deserializer:U14|device_id[4]            ; deserializer:U14|keys[10][1]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.075     ; 6.674      ;
; 13.253 ; deserializer:U14|device_id[4]            ; deserializer:U14|keys[10][2]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.075     ; 6.674      ;
; 13.253 ; deserializer:U14|device_id[4]            ; deserializer:U14|keys[9][1]                       ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.075     ; 6.674      ;
; 13.253 ; deserializer:U14|device_id[4]            ; deserializer:U14|keys[9][2]                       ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.075     ; 6.674      ;
; 13.253 ; deserializer:U14|device_id[4]            ; deserializer:U14|keys[9][3]                       ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.075     ; 6.674      ;
; 13.289 ; deserializer:U14|device_id[6]            ; deserializer:U14|y0[0]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.080     ; 6.633      ;
; 13.289 ; deserializer:U14|device_id[6]            ; deserializer:U14|y0[1]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.080     ; 6.633      ;
; 13.289 ; deserializer:U14|device_id[6]            ; deserializer:U14|y0[2]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.080     ; 6.633      ;
; 13.289 ; deserializer:U14|device_id[6]            ; deserializer:U14|y0[3]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.080     ; 6.633      ;
; 13.289 ; deserializer:U14|device_id[6]            ; deserializer:U14|y0[4]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.080     ; 6.633      ;
; 13.289 ; deserializer:U14|device_id[6]            ; deserializer:U14|y0[5]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.080     ; 6.633      ;
; 13.289 ; deserializer:U14|device_id[6]            ; deserializer:U14|y0[6]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.080     ; 6.633      ;
; 13.289 ; deserializer:U14|device_id[6]            ; deserializer:U14|y0[7]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.080     ; 6.633      ;
; 13.292 ; deserializer:U14|device_id[4]            ; deserializer:U14|y0[0]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.080     ; 6.630      ;
; 13.292 ; deserializer:U14|device_id[4]            ; deserializer:U14|y0[1]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.080     ; 6.630      ;
; 13.292 ; deserializer:U14|device_id[4]            ; deserializer:U14|y0[2]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.080     ; 6.630      ;
; 13.292 ; deserializer:U14|device_id[4]            ; deserializer:U14|y0[3]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.080     ; 6.630      ;
; 13.292 ; deserializer:U14|device_id[4]            ; deserializer:U14|y0[4]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.080     ; 6.630      ;
; 13.292 ; deserializer:U14|device_id[4]            ; deserializer:U14|y0[5]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.080     ; 6.630      ;
; 13.292 ; deserializer:U14|device_id[4]            ; deserializer:U14|y0[6]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.080     ; 6.630      ;
; 13.292 ; deserializer:U14|device_id[4]            ; deserializer:U14|y0[7]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.080     ; 6.630      ;
; 13.302 ; deserializer:U14|device_id[5]            ; deserializer:U14|keys[10][4]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.075     ; 6.625      ;
; 13.302 ; deserializer:U14|device_id[5]            ; deserializer:U14|keys[10][3]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.075     ; 6.625      ;
; 13.302 ; deserializer:U14|device_id[5]            ; deserializer:U14|keys[11][1]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.075     ; 6.625      ;
; 13.302 ; deserializer:U14|device_id[5]            ; deserializer:U14|keys[11][0]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.075     ; 6.625      ;
; 13.345 ; deserializer:U14|device_id[5]            ; deserializer:U14|b1[0]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.080     ; 6.577      ;
; 13.345 ; deserializer:U14|device_id[5]            ; deserializer:U14|b1[1]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.080     ; 6.577      ;
; 13.345 ; deserializer:U14|device_id[5]            ; deserializer:U14|b1[2]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.080     ; 6.577      ;
; 13.379 ; deserializer:U14|device_id[3]            ; deserializer:U14|keys[10][4]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.075     ; 6.548      ;
; 13.379 ; deserializer:U14|device_id[3]            ; deserializer:U14|keys[10][3]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.075     ; 6.548      ;
+--------+------------------------------------------+---------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'U1|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                                                                                                   ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                 ; To Node                                                                                                         ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 3.274 ; U1|altpll_component|auto_generated|pll1|clk[0]                                                            ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[1]~DFFHI ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 3.967        ; 3.337      ; 3.615      ;
; 3.339 ; U1|altpll_component|auto_generated|pll1|clk[0]                                                            ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[0]~DFFHI ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 3.967        ; 3.337      ; 3.550      ;
; 3.462 ; U1|altpll_component|auto_generated|pll1|clk[0]                                                            ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[1]~DFFLO ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 3.967        ; 3.336      ; 3.716      ;
; 3.472 ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a0 ; hdmi:U2|shift_b[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.455     ; 4.011      ;
; 3.517 ; U1|altpll_component|auto_generated|pll1|clk[0]                                                            ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[0]~DFFLO ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 3.967        ; 3.336      ; 3.661      ;
; 3.684 ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a0 ; hdmi:U2|shift_b[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.460     ; 3.794      ;
; 3.688 ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a0 ; hdmi:U2|shift_b[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.460     ; 3.790      ;
; 3.742 ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a0 ; hdmi:U2|shift_b[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.455     ; 3.741      ;
; 3.780 ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a0 ; hdmi:U2|shift_b[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.460     ; 3.698      ;
; 3.803 ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a0 ; hdmi:U2|shift_b[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.460     ; 3.675      ;
; 3.851 ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a0 ; hdmi:U2|shift_b[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.455     ; 3.632      ;
; 4.009 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_b[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.167     ; 3.762      ;
; 4.087 ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a0 ; hdmi:U2|shift_b[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.457     ; 3.394      ;
; 4.195 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_b[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.172     ; 3.571      ;
; 4.215 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_b[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.172     ; 3.551      ;
; 4.244 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_b[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.167     ; 3.527      ;
; 4.304 ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a0 ; hdmi:U2|shift_b[8]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.457     ; 3.177      ;
; 4.307 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_b[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.169     ; 3.462      ;
; 4.314 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_b[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.172     ; 3.452      ;
; 4.316 ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a0 ; hdmi:U2|shift_b[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.457     ; 3.165      ;
; 4.369 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_b[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.172     ; 3.397      ;
; 4.541 ; hdmi:U2|state.dataIslandPreGuard                                                                          ; hdmi:U2|shift_b[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.169     ; 3.228      ;
; 4.630 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_g[8]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.169     ; 3.139      ;
; 4.676 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_b[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.174     ; 3.088      ;
; 4.676 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_b[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.174     ; 3.088      ;
; 4.681 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_b[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.169     ; 3.088      ;
; 4.682 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_b[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.174     ; 3.082      ;
; 4.690 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_b[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.167     ; 3.081      ;
; 4.701 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_b[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.174     ; 3.063      ;
; 4.735 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_b[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.169     ; 3.034      ;
; 4.781 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_r[8]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.172     ; 2.985      ;
; 4.835 ; hdmi:U2|state.dataIslandPreGuard                                                                          ; hdmi:U2|shift_b[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.174     ; 2.929      ;
; 4.845 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_r[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.169     ; 2.924      ;
; 4.855 ; hdmi:U2|state.dataIslandPreGuard                                                                          ; hdmi:U2|shift_b[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.174     ; 2.909      ;
; 4.875 ; hdmi:U2|state.dataIslandPreGuard                                                                          ; hdmi:U2|shift_g[8]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.169     ; 2.894      ;
; 4.884 ; hdmi:U2|state.dataIslandPreGuard                                                                          ; hdmi:U2|shift_b[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.169     ; 2.885      ;
; 4.889 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_r[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.166     ; 2.883      ;
; 4.908 ; hdmi:U2|state.dataIslandPreGuard                                                                          ; hdmi:U2|shift_b[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.174     ; 2.856      ;
; 4.926 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_b[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.169     ; 2.843      ;
; 4.926 ; hdmi:U2|state.dataIslandPreGuard                                                                          ; hdmi:U2|shift_b[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.169     ; 2.843      ;
; 4.936 ; hdmi:U2|state.dataIslandPreGuard                                                                          ; hdmi:U2|shift_b[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.174     ; 2.828      ;
; 5.014 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_g[8]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.167     ; 2.757      ;
; 5.080 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_r[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.166     ; 2.692      ;
; 5.082 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_r[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.166     ; 2.690      ;
; 5.084 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_r[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.166     ; 2.688      ;
; 5.090 ; hdmi:U2|state.dataIslandPreGuard                                                                          ; hdmi:U2|shift_r[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.169     ; 2.679      ;
; 5.116 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_g[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.167     ; 2.655      ;
; 5.119 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_g[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.167     ; 2.652      ;
; 5.130 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_r[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.166     ; 2.642      ;
; 5.130 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_r[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.166     ; 2.642      ;
; 5.133 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_r[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.166     ; 2.639      ;
; 5.134 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_r[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.166     ; 2.638      ;
; 5.171 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_g[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.167     ; 2.600      ;
; 5.172 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_g[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.167     ; 2.599      ;
; 5.175 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_b[8]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.169     ; 2.594      ;
; 5.187 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_b[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.169     ; 2.582      ;
; 5.191 ; hdmi:U2|encoder:enc0|ENCODED[1]                                                                           ; hdmi:U2|shift_b[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.160     ; 2.587      ;
; 5.204 ; hdmi:U2|q_pipe[10][15]                                                                                    ; hdmi:U2|shift_b[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.167     ; 2.567      ;
; 5.211 ; hdmi:U2|shift_b[1]                                                                                        ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[2]~DFFLO ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.106     ; 2.494      ;
; 5.229 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_r[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.167     ; 2.542      ;
; 5.314 ; hdmi:U2|shift_b[1]                                                                                        ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[3]~DFFLO ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.106     ; 2.391      ;
; 5.317 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_b[8]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.171     ; 2.450      ;
; 5.318 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_b[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.171     ; 2.449      ;
; 5.318 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_b[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.171     ; 2.449      ;
; 5.339 ; hdmi:U2|state.dataIslandPreGuard                                                                          ; hdmi:U2|shift_r[8]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.174     ; 2.425      ;
; 5.369 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_g[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.169     ; 2.400      ;
; 5.376 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_g[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.169     ; 2.393      ;
; 5.379 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_g[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.169     ; 2.390      ;
; 5.389 ; hdmi:U2|encoder:enc1|ENCODED[0]                                                                           ; hdmi:U2|shift_g[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.170     ; 2.379      ;
; 5.455 ; hdmi:U2|shift_r[0]                                                                                        ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[6]~DFFHI ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.099     ; 1.967      ;
; 5.470 ; hdmi:U2|encoder:enc0|ENCODED[4]                                                                           ; hdmi:U2|shift_b[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.152     ; 2.316      ;
; 5.495 ; hdmi:U2|shift_r[0]                                                                                        ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[7]~DFFHI ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.099     ; 1.927      ;
; 5.498 ; hdmi:U2|state.dataIslandPreGuard                                                                          ; hdmi:U2|shift_b[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.171     ; 2.269      ;
; 5.514 ; hdmi:U2|encoder:enc0|ENCODED[3]                                                                           ; hdmi:U2|shift_b[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.168     ; 2.256      ;
; 5.542 ; hdmi:U2|encoder:enc0|ENCODED[0]                                                                           ; hdmi:U2|shift_b[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.152     ; 2.244      ;
; 5.566 ; hdmi:U2|encoder:enc1|ENCODED[1]                                                                           ; hdmi:U2|shift_g[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.175     ; 2.197      ;
; 5.574 ; hdmi:U2|q_pipe[10][15]                                                                                    ; hdmi:U2|shift_b[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.172     ; 2.192      ;
; 5.578 ; hdmi:U2|state.dataIslandPreGuard                                                                          ; hdmi:U2|shift_b[8]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.171     ; 2.189      ;
; 5.579 ; hdmi:U2|state.dataIslandPreGuard                                                                          ; hdmi:U2|shift_b[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.171     ; 2.188      ;
; 5.592 ; hdmi:U2|encoder:enc1|ENCODED[7]                                                                           ; hdmi:U2|shift_g[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.176     ; 2.170      ;
; 5.599 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_g[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.174     ; 2.165      ;
; 5.606 ; hdmi:U2|shift_g[0]                                                                                        ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[4]~DFFHI ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.101     ; 1.814      ;
; 5.608 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_g[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.174     ; 2.156      ;
; 5.608 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_g[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.174     ; 2.156      ;
; 5.628 ; hdmi:U2|shift_r[1]                                                                                        ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[6]~DFFLO ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.100     ; 2.083      ;
; 5.631 ; hdmi:U2|encoder:enc1|ENCODED[5]                                                                           ; hdmi:U2|shift_g[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.176     ; 2.131      ;
; 5.634 ; hdmi:U2|q_pipe[10][15]                                                                                    ; hdmi:U2|shift_b[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.172     ; 2.132      ;
; 5.637 ; hdmi:U2|q_pipe[10][15]                                                                                    ; hdmi:U2|shift_b[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.167     ; 2.134      ;
; 5.637 ; hdmi:U2|q_pipe[10][15]                                                                                    ; hdmi:U2|shift_b[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.167     ; 2.134      ;
; 5.646 ; hdmi:U2|shift_g[0]                                                                                        ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[5]~DFFHI ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.101     ; 1.774      ;
; 5.648 ; hdmi:U2|mod5[2]                                                                                           ; hdmi:U2|shift_b[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.079     ; 2.211      ;
; 5.648 ; hdmi:U2|mod5[2]                                                                                           ; hdmi:U2|shift_b[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.079     ; 2.211      ;
; 5.648 ; hdmi:U2|mod5[2]                                                                                           ; hdmi:U2|shift_b[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.079     ; 2.211      ;
; 5.648 ; hdmi:U2|mod5[2]                                                                                           ; hdmi:U2|shift_b[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.079     ; 2.211      ;
; 5.648 ; hdmi:U2|mod5[2]                                                                                           ; hdmi:U2|shift_g[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.079     ; 2.211      ;
; 5.648 ; hdmi:U2|mod5[2]                                                                                           ; hdmi:U2|shift_g[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.079     ; 2.211      ;
; 5.648 ; hdmi:U2|mod5[2]                                                                                           ; hdmi:U2|shift_g[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.079     ; 2.211      ;
; 5.648 ; hdmi:U2|mod5[2]                                                                                           ; hdmi:U2|shift_g[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.079     ; 2.211      ;
; 5.650 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_g[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.174     ; 2.114      ;
; 5.650 ; hdmi:U2|q_pipe[10][15]                                                                                    ; hdmi:U2|shift_b[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.172     ; 2.116      ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'a_i[0]'                                                                                                           ;
+--------+-----------+-----------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node         ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -2.682 ; d_i[7]    ; escr_port_12[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.213      ; 0.597      ;
; -2.090 ; d_i[5]    ; escr_port_16[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.621      ; 0.597      ;
; -2.087 ; d_i[6]    ; escr_port_16[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.618      ; 0.597      ;
; -2.062 ; d_i[2]    ; escr_port_16[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.593      ; 0.597      ;
; -2.034 ; d_i[3]    ; escr_port_16[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.565      ; 0.597      ;
; -1.937 ; d_i[4]    ; escr_port_17[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.468      ; 0.597      ;
; -1.867 ; d_i[7]    ; escr_port_03[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.906      ; 4.105      ;
; -1.816 ; d_i[1]    ; escr_port_15[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.347      ; 0.597      ;
; -1.780 ; d_i[0]    ; escr_port_03[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.879      ; 4.165      ;
; -1.748 ; d_i[6]    ; escr_port_03[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.911      ; 4.229      ;
; -1.723 ; d_i[3]    ; escr_port_00[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.266      ; 3.609      ;
; -1.703 ; d_i[5]    ; escr_port_00[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.171      ; 3.534      ;
; -1.698 ; d_i[1]    ; escr_port_03[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.873      ; 4.241      ;
; -1.677 ; d_i[2]    ; escr_port_03[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.907      ; 4.296      ;
; -1.676 ; d_i[2]    ; escr_port_05[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.197      ; 1.587      ;
; -1.658 ; d_i[0]    ; escr_port_15[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.219      ; 1.627      ;
; -1.645 ; d_i[5]    ; escr_port_03[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.911      ; 4.332      ;
; -1.618 ; d_i[4]    ; escr_port_00[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.172      ; 3.620      ;
; -1.618 ; d_i[2]    ; escr_port_00[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.316      ; 3.764      ;
; -1.605 ; d_i[4]    ; escr_port_03[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.871      ; 4.332      ;
; -1.592 ; d_i[3]    ; escr_port_03[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.895      ; 4.369      ;
; -1.569 ; d_i[2]    ; escr_port_10[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.092      ; 1.589      ;
; -1.556 ; d_i[5]    ; escr_port_1a[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.187      ; 2.697      ;
; -1.536 ; d_i[1]    ; escr_port_00[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.167      ; 3.697      ;
; -1.505 ; d_i[2]    ; escr_port_02[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.201      ; 3.762      ;
; -1.480 ; d_i[3]    ; escr_port_1b[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.205      ; 2.791      ;
; -1.464 ; d_i[3]    ; escr_port_05[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.778      ; 1.380      ;
; -1.460 ; d_i[0]    ; escr_port_01[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.112      ; 3.718      ;
; -1.454 ; d_i[0]    ; escr_port_1a[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.719      ; 2.331      ;
; -1.450 ; d_i[3]    ; escr_port_02[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.189      ; 3.805      ;
; -1.445 ; d_i[0]    ; escr_port_02[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.011      ; 3.632      ;
; -1.444 ; d_i[3]    ; escr_port_1a[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.731      ; 2.353      ;
; -1.442 ; d_i[1]    ; escr_port_1c[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.550      ; 2.174      ;
; -1.426 ; d_i[5]    ; escr_port_05[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.121      ; 1.761      ;
; -1.405 ; d_i[4]    ; escr_port_11[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.920      ; 1.581      ;
; -1.402 ; d_i[1]    ; escr_port_1a[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.737      ; 2.401      ;
; -1.392 ; d_i[4]    ; escr_port_02[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.202      ; 3.876      ;
; -1.387 ; d_i[3]    ; escr_port_10[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.698      ; 1.377      ;
; -1.367 ; d_i[7]    ; escr_port_05[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.682      ; 1.381      ;
; -1.367 ; d_i[3]    ; escr_port_11[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.710      ; 1.409      ;
; -1.364 ; d_i[2]    ; escr_port_11[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.898      ; 1.600      ;
; -1.360 ; d_i[0]    ; escr_port_10[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.922      ; 1.628      ;
; -1.359 ; d_i[3]    ; escr_port_04[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.672      ; 1.379      ;
; -1.357 ; d_i[7]    ; escr_port_1f[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.480      ; 2.189      ;
; -1.357 ; d_i[5]    ; escr_port_1e[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.529      ; 2.238      ;
; -1.356 ; d_i[0]    ; escr_port_00[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.171      ; 3.881      ;
; -1.350 ; d_i[5]    ; escr_port_12[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.697      ; 1.413      ;
; -1.348 ; d_i[4]    ; escr_port_1e[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.120      ; 2.838      ;
; -1.348 ; d_i[3]    ; escr_port_15[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.666      ; 1.384      ;
; -1.338 ; d_i[4]    ; escr_port_1a[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.958      ; 2.686      ;
; -1.331 ; d_i[2]    ; escr_port_1a[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.718      ; 2.453      ;
; -1.329 ; d_i[0]    ; escr_port_1c[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.551      ; 2.288      ;
; -1.317 ; d_i[2]    ; escr_port_1e[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.527      ; 2.276      ;
; -1.315 ; d_i[5]    ; escr_port_1b[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.602      ; 2.353      ;
; -1.315 ; d_i[3]    ; escr_port_1d[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.233      ; 1.984      ;
; -1.313 ; d_i[3]    ; escr_port_13[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.253      ; 2.006      ;
; -1.307 ; d_i[1]    ; escr_port_19[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.760      ; 2.519      ;
; -1.306 ; d_i[5]    ; escr_port_1f[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.479      ; 2.239      ;
; -1.296 ; d_i[1]    ; escr_port_1f[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.107      ; 2.877      ;
; -1.295 ; d_i[1]    ; escr_port_1b[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.935      ; 2.706      ;
; -1.295 ; d_i[1]    ; escr_port_13[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.294      ; 2.065      ;
; -1.291 ; d_i[7]    ; escr_port_00[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.174      ; 3.949      ;
; -1.291 ; d_i[2]    ; escr_port_12[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.148      ; 1.923      ;
; -1.289 ; d_i[0]    ; escr_port_04[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.830      ; 1.607      ;
; -1.283 ; d_i[7]    ; escr_port_1e[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.959      ; 2.742      ;
; -1.283 ; d_i[6]    ; escr_port_05[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.968      ; 1.751      ;
; -1.275 ; d_i[3]    ; escr_port_14[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.582      ; 1.373      ;
; -1.273 ; d_i[6]    ; escr_port_14[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.857      ; 1.650      ;
; -1.269 ; d_i[0]    ; escr_port_18[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.519      ; 2.316      ;
; -1.264 ; d_i[2]    ; escr_port_15[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.816      ; 1.618      ;
; -1.262 ; d_i[4]    ; escr_port_1b[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.597      ; 2.401      ;
; -1.262 ; d_i[1]    ; escr_port_04[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.566      ; 1.370      ;
; -1.260 ; d_i[4]    ; escr_port_12[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.156      ; 1.962      ;
; -1.258 ; d_i[4]    ; escr_port_13[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.469      ; 2.277      ;
; -1.257 ; d_i[5]    ; escr_port_1c[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.021      ; 2.830      ;
; -1.256 ; d_i[6]    ; escr_port_01[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.958      ; 3.768      ;
; -1.253 ; d_i[4]    ; escr_port_10[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.773      ; 1.586      ;
; -1.252 ; d_i[4]    ; escr_port_1c[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.002      ; 2.816      ;
; -1.249 ; d_i[0]    ; escr_port_1b[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.603      ; 2.420      ;
; -1.244 ; d_i[2]    ; escr_port_1f[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.481      ; 2.303      ;
; -1.243 ; d_i[4]    ; escr_port_01[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.961      ; 3.784      ;
; -1.242 ; d_i[3]    ; escr_port_01[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.947      ; 3.771      ;
; -1.241 ; d_i[6]    ; escr_port_02[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.029      ; 3.854      ;
; -1.239 ; d_i[1]    ; escr_port_02[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.007      ; 3.834      ;
; -1.238 ; d_i[0]    ; escr_port_1e[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.531      ; 2.359      ;
; -1.237 ; d_i[2]    ; escr_port_1c[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.002      ; 2.831      ;
; -1.235 ; d_i[7]    ; escr_port_1a[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.229      ; 3.060      ;
; -1.234 ; d_i[2]    ; escr_port_1b[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.231      ; 3.063      ;
; -1.228 ; d_i[7]    ; escr_port_11[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.535      ; 1.373      ;
; -1.227 ; d_i[6]    ; escr_port_1e[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.528      ; 2.367      ;
; -1.212 ; d_i[7]    ; escr_port_01[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.962      ; 3.816      ;
; -1.209 ; d_i[7]    ; escr_port_18[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.521      ; 2.378      ;
; -1.209 ; d_i[4]    ; escr_port_19[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.416      ; 2.273      ;
; -1.208 ; d_i[3]    ; escr_port_1e[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.517      ; 2.375      ;
; -1.207 ; d_i[4]    ; escr_port_1d[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.244      ; 2.103      ;
; -1.205 ; d_i[2]    ; escr_port_04[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.720      ; 1.581      ;
; -1.204 ; d_i[1]    ; escr_port_05[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.485      ; 1.347      ;
; -1.204 ; d_i[7]    ; escr_port_04[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.517      ; 1.379      ;
; -1.199 ; d_i[6]    ; escr_port_1b[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.602      ; 2.469      ;
; -1.195 ; d_i[3]    ; escr_port_1f[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.962      ; 2.833      ;
+--------+-----------+-----------------+-------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'U18|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                              ;
+--------+----------------------------------+----------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -0.118 ; sync:U3|vcnt[7]                  ; osd:U17|int                      ; U1|altpll_component|auto_generated|pll1|clk[0]  ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.034        ; 1.095      ; 1.346      ;
; -0.089 ; sync:U3|vcnt[3]                  ; osd:U17|int                      ; U1|altpll_component|auto_generated|pll1|clk[0]  ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.034        ; 1.097      ; 1.377      ;
; -0.030 ; sync:U3|vcnt[6]                  ; osd:U17|int                      ; U1|altpll_component|auto_generated|pll1|clk[0]  ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.034        ; 1.097      ; 1.436      ;
; -0.021 ; sync:U3|vcnt[0]                  ; osd:U17|int                      ; U1|altpll_component|auto_generated|pll1|clk[0]  ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.034        ; 1.097      ; 1.445      ;
; 0.027  ; sync:U3|vcnt[4]                  ; osd:U17|int                      ; U1|altpll_component|auto_generated|pll1|clk[0]  ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.034        ; 1.097      ; 1.493      ;
; 0.032  ; sync:U3|vcnt[8]                  ; osd:U17|int                      ; U1|altpll_component|auto_generated|pll1|clk[0]  ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.034        ; 1.097      ; 1.498      ;
; 0.049  ; sync:U3|vcnt[9]                  ; osd:U17|int                      ; U1|altpll_component|auto_generated|pll1|clk[0]  ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.034        ; 1.097      ; 1.515      ;
; 0.088  ; sync:U3|vcnt[5]                  ; osd:U17|int                      ; U1|altpll_component|auto_generated|pll1|clk[0]  ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.034        ; 1.097      ; 1.554      ;
; 0.210  ; sync:U3|vcnt[1]                  ; osd:U17|int                      ; U1|altpll_component|auto_generated|pll1|clk[0]  ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.034        ; 1.097      ; 1.676      ;
; 0.232  ; sync:U3|vcnt[2]                  ; osd:U17|int                      ; U1|altpll_component|auto_generated|pll1|clk[0]  ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.034        ; 1.097      ; 1.698      ;
; 0.386  ; osd:U17|nz80cpu:u0|cpu_status[7] ; osd:U17|nz80cpu:u0|cpu_status[7] ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.088      ; 0.669      ;
; 0.403  ; osd:U17|int                      ; osd:U17|int                      ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.404  ; osd:U17|nz80cpu:u0|r[7]          ; osd:U17|nz80cpu:u0|r[7]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.669      ;
; 0.404  ; osd:U17|nz80cpu:u0|fetch[8]      ; osd:U17|nz80cpu:u0|fetch[8]      ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.669      ;
; 0.404  ; osd:U17|nz80cpu:u0|fetch[6]      ; osd:U17|nz80cpu:u0|fetch[6]      ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.669      ;
; 0.404  ; osd:U17|nz80cpu:u0|cpu_status[2] ; osd:U17|nz80cpu:u0|cpu_status[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.669      ;
; 0.404  ; osd:U17|nz80cpu:u0|cpu_status[3] ; osd:U17|nz80cpu:u0|cpu_status[3] ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.669      ;
; 0.404  ; osd:U17|nz80cpu:u0|fetch[9]      ; osd:U17|nz80cpu:u0|fetch[9]      ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.669      ;
; 0.708  ; osd:U17|nz80cpu:u0|r[5]          ; osd:U17|nz80cpu:u0|r[5]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.973      ;
; 0.714  ; osd:U17|nz80cpu:u0|r[4]          ; osd:U17|nz80cpu:u0|r[4]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.979      ;
; 0.722  ; osd:U17|nz80cpu:u0|cpu_status[7] ; osd:U17|nz80cpu:u0|cpu_status[6] ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.088      ; 1.005      ;
; 0.814  ; osd:U17|nz80cpu:u0|r[6]          ; osd:U17|nz80cpu:u0|r[6]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.079      ;
; 1.032  ; osd:U17|nz80cpu:u0|r[4]          ; osd:U17|nz80cpu:u0|r[5]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.297      ;
; 1.035  ; osd:U17|nz80cpu:u0|r[2]          ; osd:U17|nz80cpu:u0|r[4]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.300      ;
; 1.036  ; osd:U17|nz80cpu:u0|r[3]          ; osd:U17|nz80cpu:u0|r[4]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.301      ;
; 1.079  ; osd:U17|nz80cpu:u0|r[0]          ; osd:U17|nz80cpu:u0|r[0]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.344      ;
; 1.079  ; osd:U17|nz80cpu:u0|r[1]          ; osd:U17|nz80cpu:u0|r[1]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.344      ;
; 1.081  ; osd:U17|nz80cpu:u0|r[3]          ; osd:U17|nz80cpu:u0|r[3]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.346      ;
; 1.115  ; osd:U17|nz80cpu:u0|cpu_status[8] ; osd:U17|nz80cpu:u0|fetch[6]      ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.380      ;
; 1.131  ; osd:U17|nz80cpu:u0|r[3]          ; osd:U17|nz80cpu:u0|r[5]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.396      ;
; 1.142  ; osd:U17|nz80cpu:u0|r[2]          ; osd:U17|nz80cpu:u0|r[5]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.407      ;
; 1.155  ; osd:U17|nz80cpu:u0|r[1]          ; osd:U17|nz80cpu:u0|r[4]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.420      ;
; 1.169  ; osd:U17|nz80cpu:u0|r[0]          ; osd:U17|nz80cpu:u0|r[4]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.434      ;
; 1.180  ; port_7ffd_reg[7]                 ; osd:U17|nz80cpu:u0|alu161[7]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.115      ; 1.514      ;
; 1.220  ; osd:U17|nz80cpu:u0|fetch[6]      ; osd:U17|nz80cpu:u0|cpu_status[7] ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.531      ; 1.946      ;
; 1.249  ; osd:U17|nz80cpu:u0|r[1]          ; osd:U17|nz80cpu:u0|r[5]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.514      ;
; 1.260  ; port_xxfe_reg[3]                 ; osd:U17|nz80cpu:u0|alu161[3]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.130      ; 1.609      ;
; 1.276  ; osd:U17|nz80cpu:u0|r[0]          ; osd:U17|nz80cpu:u0|r[5]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.541      ;
; 1.280  ; port_7ffd_reg[2]                 ; osd:U17|nz80cpu:u0|alu161[2]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.128      ; 1.627      ;
; 1.299  ; osd:U17|nz80cpu:u0|r[2]          ; osd:U17|nz80cpu:u0|r[2]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.564      ;
; 1.312  ; port_7ffd_reg[4]                 ; osd:U17|nz80cpu:u0|alu161[4]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.127      ; 1.658      ;
; 1.321  ; port_7ffd_reg[6]                 ; osd:U17|nz80cpu:u0|alu161[6]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.127      ; 1.667      ;
; 1.328  ; osd:U17|nz80cpu:u0|fetch[3]      ; osd:U17|nz80cpu:u0|cpu_status[8] ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.595      ;
; 1.362  ; osd:U17|nz80cpu:u0|r[2]          ; osd:U17|nz80cpu:u0|r[3]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.627      ;
; 1.377  ; osd:U17|nz80cpu:u0|r[0]          ; osd:U17|nz80cpu:u0|r[1]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.642      ;
; 1.380  ; osd:U17|nz80cpu:u0|flg[5]        ; osd:U17|nz80cpu:u0|flg[13]       ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 1.642      ;
; 1.388  ; osd:U17|nz80cpu:u0|r[5]          ; osd:U17|nz80cpu:u0|r[6]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.653      ;
; 1.406  ; osd:U17|nz80cpu:u0|r[4]          ; osd:U17|nz80cpu:u0|r[6]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.671      ;
; 1.482  ; osd:U17|nz80cpu:u0|r[1]          ; osd:U17|nz80cpu:u0|r[3]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.747      ;
; 1.496  ; osd:U17|nz80cpu:u0|r[0]          ; osd:U17|nz80cpu:u0|r[3]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.761      ;
; 1.515  ; osd:U17|nz80cpu:u0|r[2]          ; osd:U17|nz80cpu:u0|r[6]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.780      ;
; 1.516  ; osd:U17|nz80cpu:u0|r[3]          ; osd:U17|nz80cpu:u0|r[6]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.781      ;
; 1.528  ; osd:U17|nz80cpu:u0|cpu_status[9] ; osd:U17|nz80cpu:u0|fetch[6]      ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.793      ;
; 1.593  ; osd:U17|nz80cpu:u0|fetch[9]      ; osd:U17|nz80cpu:u0|cpu_status[6] ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.539      ; 2.327      ;
; 1.624  ; osd:U17|nz80cpu:u0|r[1]          ; osd:U17|nz80cpu:u0|r[2]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.889      ;
; 1.635  ; osd:U17|nz80cpu:u0|r[1]          ; osd:U17|nz80cpu:u0|r[6]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.900      ;
; 1.638  ; osd:U17|nz80cpu:u0|r[0]          ; osd:U17|nz80cpu:u0|r[2]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.903      ;
; 1.649  ; osd:U17|nz80cpu:u0|r[0]          ; osd:U17|nz80cpu:u0|r[6]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.914      ;
; 1.685  ; osd:U17|nz80cpu:u0|fetch[3]      ; osd:U17|nz80cpu:u0|cpu_status[7] ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.533      ; 2.413      ;
; 1.686  ; osd:U17|nz80cpu:u0|fetch[3]      ; osd:U17|nz80cpu:u0|cpu_status[6] ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.533      ; 2.414      ;
; 1.687  ; osd:U17|nz80cpu:u0|cpu_status[9] ; osd:U17|nz80cpu:u0|fetch[2]      ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.084      ; 1.966      ;
; 1.688  ; port_7ffd_reg[4]                 ; osd:U17|nz80cpu:u0|reg_xx[12]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.127      ; 2.034      ;
; 1.747  ; osd:U17|nz80cpu:u0|stage[0]      ; osd:U17|nz80cpu:u0|stage[0]      ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 2.012      ;
; 1.770  ; osd:U17|nz80cpu:u0|cpu_status[7] ; osd:U17|nz80cpu:u0|flg[10]       ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.089      ; 2.054      ;
; 1.810  ; osd:U17|nz80cpu:u0|cpu_status[7] ; osd:U17|nz80cpu:u0|flg[2]        ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.052      ; 2.057      ;
; 1.825  ; osd:U17|nz80cpu:u0|cpu_status[8] ; osd:U17|nz80cpu:u0|fetch[9]      ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.076      ; 2.096      ;
; 1.844  ; osd:U17|nz80cpu:u0|fetch[8]      ; osd:U17|nz80cpu:u0|cpu_status[6] ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.518      ; 2.557      ;
; 1.848  ; port_7ffd_reg[1]                 ; osd:U17|nz80cpu:u0|reg_af1[1]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.600      ; 2.667      ;
; 1.854  ; port_7ffd_reg[6]                 ; osd:U17|nz80cpu:u0|reg_xx[14]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.599      ; 2.672      ;
; 1.903  ; osd:U17|nz80cpu:u0|cpu_status[1] ; osd:U17|nz80cpu:u0|cpu_status[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.357     ; 1.741      ;
; 1.903  ; osd:U17|nz80cpu:u0|cpu_status[1] ; osd:U17|nz80cpu:u0|cpu_status[3] ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.357     ; 1.741      ;
; 1.906  ; osd:U17|nz80cpu:u0|cpu_status[9] ; osd:U17|nz80cpu:u0|fetch[4]      ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 2.169      ;
; 1.915  ; port_7ffd_reg[5]                 ; osd:U17|nz80cpu:u0|alu161[5]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.127      ; 2.261      ;
; 1.925  ; port_7ffd_reg[7]                 ; osd:U17|nz80cpu:u0|reg_hl1[7]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.115      ; 2.259      ;
; 1.944  ; port_xxfe_reg[2]                 ; osd:U17|nz80cpu:u0|alu161[2]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.121      ; 2.284      ;
; 1.945  ; osd:U17|nz80cpu:u0|cpu_status[9] ; osd:U17|nz80cpu:u0|fetch[3]      ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 2.208      ;
; 1.948  ; port_7ffd_reg[1]                 ; osd:U17|nz80cpu:u0|alu161[1]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.125      ; 2.292      ;
; 1.950  ; port_7ffd_reg[3]                 ; osd:U17|nz80cpu:u0|alu161[3]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.122      ; 2.291      ;
; 1.974  ; osd:U17|nz80cpu:u0|fetch[9]      ; osd:U17|nz80cpu:u0|stage[1]      ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 2.261      ;
; 1.985  ; osd:U17|nz80cpu:u0|fetch[8]      ; osd:U17|nz80cpu:u0|cpu_status[7] ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.518      ; 2.698      ;
; 1.993  ; port_7ffd_reg[4]                 ; osd:U17|nz80cpu:u0|reg_tmpSP[4]  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.567      ; 2.779      ;
; 2.052  ; osd:U17|nz80cpu:u0|cpu_status[8] ; osd:U17|nz80cpu:u0|fetch[8]      ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 2.330      ;
; 2.057  ; osd:U17|nz80cpu:u0|flg[13]       ; osd:U17|nz80cpu:u0|flg[13]       ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 2.322      ;
; 2.105  ; a_i[4]                           ; osd:U17|nz80cpu:u0|alu161[4]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.125      ; 2.449      ;
; 2.115  ; osd:U17|nz80cpu:u0|fetch[9]      ; osd:U17|nz80cpu:u0|cpu_status[8] ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 2.388      ;
; 2.142  ; port_7ffd_reg[7]                 ; osd:U17|nz80cpu:u0|reg_af1[7]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.590      ; 2.951      ;
; 2.151  ; osd:U17|nz80cpu:u0|fetch[9]      ; osd:U17|nz80cpu:u0|stage[0]      ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.092      ; 2.438      ;
; 2.164  ; port_7ffd_reg[7]                 ; osd:U17|nz80cpu:u0|reg_de1[7]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.576      ; 2.959      ;
; 2.175  ; port_xxfe_reg[3]                 ; osd:U17|nz80cpu:u0|reg_ix[11]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.565      ; 2.959      ;
; 2.191  ; osd:U17|nz80cpu:u0|cpu_status[5] ; osd:U17|nz80cpu:u0|reg_iy[4]     ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.106      ; 2.492      ;
; 2.193  ; osd:U17|nz80cpu:u0|fetch[7]      ; osd:U17|nz80cpu:u0|fetch[7]      ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 2.459      ;
; 2.199  ; osd:U17|nz80cpu:u0|cpu_status[1] ; osd:U17|nz80cpu:u0|cpu_status[1] ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.087      ; 2.481      ;
; 2.205  ; port_7ffd_reg[2]                 ; osd:U17|nz80cpu:u0|reg_iy[10]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.129      ; 2.553      ;
; 2.206  ; port_xxfe_reg[3]                 ; osd:U17|nz80cpu:u0|reg_iy[11]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.602      ; 3.027      ;
; 2.207  ; port_7ffd_reg[4]                 ; osd:U17|nz80cpu:u0|reg_af1[12]   ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.597      ; 3.023      ;
; 2.217  ; osd:U17|nz80cpu:u0|fetch[9]      ; osd:U17|nz80cpu:u0|fetch[7]      ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 2.503      ;
; 2.219  ; osd:U17|nz80cpu:u0|fetch[8]      ; osd:U17|nz80cpu:u0|fetch[9]      ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 2.477      ;
; 2.219  ; a_i[0]                           ; osd:U17|nz80cpu:u0|alu161[0]     ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 1.141      ; 3.895      ;
; 2.235  ; a_i[6]                           ; osd:U17|nz80cpu:u0|alu161[6]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.125      ; 2.579      ;
; 2.243  ; port_7ffd_reg[7]                 ; osd:U17|nz80cpu:u0|reg_af[7]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.553      ; 3.015      ;
+--------+----------------------------------+----------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'U1|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                                          ;
+--------+------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                                                                                         ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; -0.079 ; U1|altpll_component|auto_generated|pll1|clk[0] ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[1]~DFFHI ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 3.475      ; 3.522      ;
; -0.041 ; U1|altpll_component|auto_generated|pll1|clk[0] ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[0]~DFFHI ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 3.475      ; 3.560      ;
; 0.001  ; U1|altpll_component|auto_generated|pll1|clk[0] ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[1]~DFFLO ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 3.474      ; 3.601      ;
; 0.100  ; U1|altpll_component|auto_generated|pll1|clk[0] ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[0]~DFFLO ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 3.474      ; 3.700      ;
; 0.400  ; hdmi:U2|mod5[1]                                ; hdmi:U2|mod5[1]                                                                                                 ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; hdmi:U2|mod5[2]                                ; hdmi:U2|mod5[2]                                                                                                 ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.074      ; 0.669      ;
; 0.415  ; hdmi:U2|mod5[0]                                ; hdmi:U2|mod5[0]                                                                                                 ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.074      ; 0.684      ;
; 0.457  ; hdmi:U2|mod5[0]                                ; hdmi:U2|mod5[1]                                                                                                 ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.074      ; 0.726      ;
; 0.457  ; hdmi:U2|mod5[0]                                ; hdmi:U2|mod5[2]                                                                                                 ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.074      ; 0.726      ;
; 0.478  ; hdmi:U2|mod5[2]                                ; hdmi:U2|mod5[0]                                                                                                 ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.074      ; 0.747      ;
; 0.645  ; hdmi:U2|shift_b[4]                             ; hdmi:U2|shift_b[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.913      ;
; 0.645  ; hdmi:U2|shift_b[2]                             ; hdmi:U2|shift_b[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.913      ;
; 0.645  ; hdmi:U2|shift_b[9]                             ; hdmi:U2|shift_b[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.913      ;
; 0.645  ; hdmi:U2|shift_b[5]                             ; hdmi:U2|shift_b[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.913      ;
; 0.645  ; hdmi:U2|shift_g[8]                             ; hdmi:U2|shift_g[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.913      ;
; 0.645  ; hdmi:U2|shift_g[6]                             ; hdmi:U2|shift_g[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.913      ;
; 0.645  ; hdmi:U2|shift_g[2]                             ; hdmi:U2|shift_g[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.913      ;
; 0.645  ; hdmi:U2|shift_g[3]                             ; hdmi:U2|shift_g[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.913      ;
; 0.645  ; hdmi:U2|shift_r[2]                             ; hdmi:U2|shift_r[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.913      ;
; 0.645  ; hdmi:U2|shift_r[5]                             ; hdmi:U2|shift_r[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.913      ;
; 0.645  ; hdmi:U2|shift_r[3]                             ; hdmi:U2|shift_r[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.913      ;
; 0.646  ; hdmi:U2|shift_b[3]                             ; hdmi:U2|shift_b[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.914      ;
; 0.646  ; hdmi:U2|shift_g[7]                             ; hdmi:U2|shift_g[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.914      ;
; 0.646  ; hdmi:U2|shift_g[5]                             ; hdmi:U2|shift_g[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.914      ;
; 0.647  ; hdmi:U2|shift_g[4]                             ; hdmi:U2|shift_g[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.915      ;
; 0.647  ; hdmi:U2|shift_r[7]                             ; hdmi:U2|shift_r[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.915      ;
; 0.648  ; hdmi:U2|shift_b[6]                             ; hdmi:U2|shift_b[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 0.916      ;
; 0.688  ; hdmi:U2|mod5[1]                                ; hdmi:U2|mod5[2]                                                                                                 ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.074      ; 0.957      ;
; 0.742  ; hdmi:U2|encoder:enc0|ENCODED[7]                ; hdmi:U2|shift_b[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.151      ; 1.106      ;
; 0.834  ; hdmi:U2|shift_g[9]                             ; hdmi:U2|shift_g[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.102      ;
; 0.835  ; hdmi:U2|shift_r[4]                             ; hdmi:U2|shift_r[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.103      ;
; 0.840  ; hdmi:U2|shift_b[8]                             ; hdmi:U2|shift_b[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.105      ;
; 0.858  ; hdmi:U2|encoder:enc1|ENCODED[8]                ; hdmi:U2|shift_g[8]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.150      ; 1.221      ;
; 0.860  ; hdmi:U2|shift_r[6]                             ; hdmi:U2|shift_r[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.128      ;
; 0.871  ; hdmi:U2|encoder:enc1|ENCODED[9]                ; hdmi:U2|shift_g[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.148      ; 1.232      ;
; 0.876  ; hdmi:U2|mod5[2]                                ; hdmi:U2|mod5[1]                                                                                                 ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.074      ; 1.145      ;
; 0.930  ; hdmi:U2|mod5[2]                                ; hdmi:U2|shift_r[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.198      ;
; 0.937  ; hdmi:U2|mod5[2]                                ; hdmi:U2|shift_g[8]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.205      ;
; 0.957  ; hdmi:U2|state.videoDataGuardBand               ; hdmi:U2|shift_r[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.153      ; 1.323      ;
; 0.962  ; hdmi:U2|state.videoDataGuardBand               ; hdmi:U2|shift_r[8]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.147      ; 1.322      ;
; 1.044  ; hdmi:U2|encoder:enc1|ENCODED[6]                ; hdmi:U2|shift_g[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.152      ; 1.409      ;
; 1.048  ; hdmi:U2|encoder:enc2|ENCODED[0]                ; hdmi:U2|shift_r[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.153      ; 1.414      ;
; 1.049  ; hdmi:U2|encoder:enc2|ENCODED[9]                ; hdmi:U2|shift_r[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.153      ; 1.415      ;
; 1.078  ; hdmi:U2|encoder:enc0|ENCODED[8]                ; hdmi:U2|shift_b[8]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.171      ; 1.462      ;
; 1.088  ; hdmi:U2|encoder:enc0|ENCODED[9]                ; hdmi:U2|shift_b[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.158      ; 1.459      ;
; 1.124  ; hdmi:U2|shift_r[9]                             ; hdmi:U2|shift_r[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.074      ; 1.393      ;
; 1.134  ; hdmi:U2|encoder:enc0|ENCODED[5]                ; hdmi:U2|shift_b[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.153      ; 1.500      ;
; 1.162  ; hdmi:U2|q_pipe[10][15]                         ; hdmi:U2|shift_b[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.152      ; 1.527      ;
; 1.170  ; hdmi:U2|encoder:enc2|ENCODED[8]                ; hdmi:U2|shift_r[8]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.147      ; 1.530      ;
; 1.174  ; hdmi:U2|q_pipe[10][15]                         ; hdmi:U2|shift_b[8]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.152      ; 1.539      ;
; 1.182  ; hdmi:U2|shift_r[8]                             ; hdmi:U2|shift_r[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.456      ;
; 1.184  ; hdmi:U2|state.videoDataGuardBand               ; hdmi:U2|shift_r[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.153      ; 1.550      ;
; 1.184  ; hdmi:U2|encoder:enc2|ENCODED[4]                ; hdmi:U2|shift_r[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.153      ; 1.550      ;
; 1.185  ; hdmi:U2|encoder:enc2|ENCODED[6]                ; hdmi:U2|shift_r[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.153      ; 1.551      ;
; 1.186  ; hdmi:U2|state.videoDataGuardBand               ; hdmi:U2|shift_r[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.153      ; 1.552      ;
; 1.191  ; hdmi:U2|state.videoDataGuardBand               ; hdmi:U2|shift_r[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.153      ; 1.557      ;
; 1.201  ; hdmi:U2|mod5[2]                                ; hdmi:U2|shift_b[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.469      ;
; 1.201  ; hdmi:U2|mod5[2]                                ; hdmi:U2|shift_b[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.469      ;
; 1.201  ; hdmi:U2|mod5[2]                                ; hdmi:U2|shift_b[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.469      ;
; 1.201  ; hdmi:U2|mod5[2]                                ; hdmi:U2|shift_g[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.469      ;
; 1.201  ; hdmi:U2|mod5[2]                                ; hdmi:U2|shift_g[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.469      ;
; 1.201  ; hdmi:U2|mod5[2]                                ; hdmi:U2|shift_g[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.469      ;
; 1.201  ; hdmi:U2|mod5[2]                                ; hdmi:U2|shift_g[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.073      ; 1.469      ;
; 1.202  ; hdmi:U2|state.dataIslandPreGuard               ; hdmi:U2|shift_g[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.152      ; 1.567      ;
; 1.210  ; hdmi:U2|state.dataIslandPostGuard              ; hdmi:U2|shift_g[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.148      ; 1.571      ;
; 1.210  ; hdmi:U2|encoder:enc2|ENCODED[2]                ; hdmi:U2|shift_r[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.153      ; 1.576      ;
; 1.214  ; hdmi:U2|encoder:enc1|ENCODED[3]                ; hdmi:U2|shift_g[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.145      ; 1.572      ;
; 1.216  ; hdmi:U2|state.dataIslandPreGuard               ; hdmi:U2|shift_r[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.153      ; 1.582      ;
; 1.217  ; hdmi:U2|state.dataIslandPostGuard              ; hdmi:U2|shift_g[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.148      ; 1.578      ;
; 1.218  ; hdmi:U2|state.dataIslandPreGuard               ; hdmi:U2|shift_r[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.153      ; 1.584      ;
; 1.220  ; hdmi:U2|state.dataIslandPreGuard               ; hdmi:U2|shift_r[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.153      ; 1.586      ;
; 1.222  ; hdmi:U2|state.dataIslandPreGuard               ; hdmi:U2|shift_r[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.153      ; 1.588      ;
; 1.243  ; hdmi:U2|state.videoDataGuardBand               ; hdmi:U2|shift_r[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.153      ; 1.609      ;
; 1.245  ; hdmi:U2|state.videoDataGuardBand               ; hdmi:U2|shift_r[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.153      ; 1.611      ;
; 1.247  ; hdmi:U2|state.videoDataGuardBand               ; hdmi:U2|shift_r[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.153      ; 1.613      ;
; 1.249  ; hdmi:U2|state.videoDataGuardBand               ; hdmi:U2|shift_r[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.153      ; 1.615      ;
; 1.267  ; hdmi:U2|encoder:enc0|ENCODED[6]                ; hdmi:U2|shift_b[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.148      ; 1.628      ;
; 1.268  ; hdmi:U2|state.dataIslandPreGuard               ; hdmi:U2|shift_g[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.152      ; 1.633      ;
; 1.270  ; hdmi:U2|state.dataIslandPreGuard               ; hdmi:U2|shift_g[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.152      ; 1.635      ;
; 1.279  ; hdmi:U2|state.dataIslandPreGuard               ; hdmi:U2|shift_r[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.153      ; 1.645      ;
; 1.280  ; hdmi:U2|state.dataIslandPostGuard              ; hdmi:U2|shift_g[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.148      ; 1.641      ;
; 1.280  ; hdmi:U2|state.dataIslandPreGuard               ; hdmi:U2|shift_r[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.153      ; 1.646      ;
; 1.282  ; hdmi:U2|encoder:enc0|ENCODED[2]                ; hdmi:U2|shift_b[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.148      ; 1.643      ;
; 1.283  ; hdmi:U2|state.dataIslandPostGuard              ; hdmi:U2|shift_g[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.148      ; 1.644      ;
; 1.284  ; hdmi:U2|state.dataIslandPreGuard               ; hdmi:U2|shift_r[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.153      ; 1.650      ;
; 1.299  ; hdmi:U2|state.dataIslandPostGuard              ; hdmi:U2|shift_g[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.148      ; 1.660      ;
; 1.328  ; hdmi:U2|mod5[2]                                ; hdmi:U2|shift_r[8]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.068      ; 1.591      ;
; 1.331  ; hdmi:U2|q_pipe[10][15]                         ; hdmi:U2|shift_b[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.152      ; 1.696      ;
; 1.338  ; hdmi:U2|state.videoDataGuardBand               ; hdmi:U2|shift_r[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.152      ; 1.703      ;
; 1.347  ; hdmi:U2|shift_b[7]                             ; hdmi:U2|shift_b[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.075      ; 1.617      ;
; 1.359  ; hdmi:U2|encoder:enc1|ENCODED[2]                ; hdmi:U2|shift_g[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.151      ; 1.723      ;
; 1.364  ; hdmi:U2|encoder:enc2|ENCODED[5]                ; hdmi:U2|shift_r[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.153      ; 1.730      ;
; 1.370  ; hdmi:U2|encoder:enc2|ENCODED[1]                ; hdmi:U2|shift_r[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.154      ; 1.737      ;
; 1.382  ; hdmi:U2|shift_b[0]                             ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[2]~DFFHI ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.024      ; 1.514      ;
; 1.386  ; hdmi:U2|encoder:enc2|ENCODED[3]                ; hdmi:U2|shift_r[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.153      ; 1.752      ;
; 1.386  ; hdmi:U2|encoder:enc2|ENCODED[7]                ; hdmi:U2|shift_r[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.153      ; 1.752      ;
; 1.402  ; hdmi:U2|mod5[2]                                ; hdmi:U2|shift_g[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.068      ; 1.665      ;
; 1.403  ; hdmi:U2|encoder:enc1|ENCODED[4]                ; hdmi:U2|shift_g[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.151      ; 1.767      ;
; 1.410  ; hdmi:U2|shift_g[0]                             ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[4]~DFFHI ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.023      ; 1.541      ;
; 1.415  ; hdmi:U2|state.videoDataGuardBand               ; hdmi:U2|shift_g[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.152      ; 1.780      ;
+--------+------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'U1|altpll_component|auto_generated|pll1|clk[2]'                                                                                                                   ;
+-------+---------------------+---------------------+-------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock                                    ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+-------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.273 ; a_i[0]              ; sdram:U7|address[0] ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.365      ; 1.169      ;
; 0.278 ; a_i[0]              ; sdram:U7|address[0] ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.365      ; 1.178      ;
; 0.381 ; st[0]               ; st[0]               ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.093      ; 0.669      ;
; 0.381 ; st[1]               ; st[1]               ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.093      ; 0.669      ;
; 0.383 ; sdr_rd              ; sdr_rd              ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.091      ; 0.669      ;
; 0.401 ; sdr_rfsh            ; sdr_rfsh            ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 0.669      ;
; 0.404 ; sdram:U7|sdr_dqm    ; sdram:U7|sdr_dqm    ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.070      ; 0.669      ;
; 0.405 ; sdram:U7|idle1      ; sdram:U7|idle1      ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; sdram:U7|state[0]   ; sdram:U7|state[0]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.069      ; 0.669      ;
; 0.513 ; sdram:U7|state[0]   ; sdram:U7|idle1      ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.069      ; 0.777      ;
; 0.692 ; sdram:U7|state[1]   ; sdram:U7|sdr_cmd[0] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.069      ; 0.956      ;
; 0.696 ; a_i[1]              ; sdram:U7|address[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.099     ; 0.942      ;
; 0.699 ; sdram:U7|address[5] ; sdram:U7|sdr_a[5]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.478      ; 1.372      ;
; 0.710 ; a_i[4]              ; sdram:U7|address[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.099     ; 0.956      ;
; 0.712 ; a_i[8]              ; sdram:U7|address[8] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.099     ; 0.958      ;
; 0.720 ; a_i[2]              ; sdram:U7|address[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.099     ; 0.966      ;
; 0.734 ; st[1]               ; st[0]               ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.093      ; 1.022      ;
; 0.737 ; st[0]               ; st[1]               ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.093      ; 1.025      ;
; 0.750 ; sdram:U7|state[2]   ; sdram:U7|sdr_cmd[0] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.069      ; 1.014      ;
; 0.831 ; d_i[3]              ; sdram:U7|data[3]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.086     ; 1.090      ;
; 0.851 ; sdram:U7|state[4]   ; sdram:U7|state[0]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.069      ; 1.115      ;
; 0.858 ; d_i[2]              ; sdram:U7|data[2]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.075     ; 1.128      ;
; 0.868 ; sdram:U7|data[0]    ; sdram:U7|sdr_dq[0]  ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.325     ; 0.738      ;
; 0.868 ; sdram:U7|data[3]    ; sdram:U7|sdr_dq[3]  ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.325     ; 0.738      ;
; 0.870 ; sdram:U7|data[2]    ; sdram:U7|sdr_dq[2]  ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.325     ; 0.740      ;
; 0.871 ; sdram:U7|address[9] ; sdram:U7|sdr_a[9]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.087      ; 1.153      ;
; 0.876 ; sdram:U7|address[7] ; sdram:U7|sdr_a[7]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.087      ; 1.158      ;
; 0.906 ; sdr_wr              ; sdr_rd              ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.091      ; 1.192      ;
; 0.907 ; sdram:U7|state[0]   ; sdram:U7|state[1]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.069      ; 1.171      ;
; 0.910 ; sdram:U7|state[0]   ; sdram:U7|state[3]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.069      ; 1.174      ;
; 0.917 ; a_i[10]             ; sdram:U7|sdr_ba[0]  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.017     ; 1.245      ;
; 0.919 ; sdram:U7|state[0]   ; sdram:U7|state[2]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.069      ; 1.183      ;
; 0.919 ; sdram:U7|state[0]   ; sdram:U7|state[4]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.069      ; 1.183      ;
; 0.951 ; d_i[6]              ; sdram:U7|data[6]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.068     ; 1.228      ;
; 0.969 ; sdram:U7|state[3]   ; sdram:U7|state[0]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.069      ; 1.233      ;
; 0.973 ; d_i[0]              ; sdram:U7|data[0]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.072     ; 1.246      ;
; 1.019 ; d_i[1]              ; sdram:U7|data[1]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.020     ; 1.344      ;
; 1.021 ; d_i[7]              ; sdram:U7|data[7]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.022     ; 1.344      ;
; 1.029 ; d_i[4]              ; sdram:U7|data[4]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.022     ; 1.352      ;
; 1.037 ; sdram:U7|state[4]   ; sdram:U7|state[3]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.069      ; 1.301      ;
; 1.062 ; a_i[5]              ; sdram:U7|address[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.471     ; 0.936      ;
; 1.088 ; a_i[3]              ; sdram:U7|address[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.499     ; 0.934      ;
; 1.095 ; sdram:U7|address[3] ; sdram:U7|sdr_a[3]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.497      ; 1.787      ;
; 1.099 ; sdram:U7|state[4]   ; sdram:U7|sdr_ba[1]  ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.067      ; 1.361      ;
; 1.116 ; sdram:U7|state[3]   ; sdram:U7|sdr_cmd[0] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.069      ; 1.380      ;
; 1.137 ; a_i[13]             ; sdram:U7|sdr_a[1]   ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.058     ; 1.424      ;
; 1.147 ; d_i[5]              ; sdram:U7|data[5]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.068     ; 1.424      ;
; 1.167 ; sdram:U7|state[4]   ; sdram:U7|idle1      ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.069      ; 1.431      ;
; 1.180 ; sdram:U7|state[4]   ; sdram:U7|state[2]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.069      ; 1.444      ;
; 1.182 ; sdram:U7|state[4]   ; sdram:U7|state[1]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.069      ; 1.446      ;
; 1.228 ; a_i[9]              ; sdram:U7|address[9] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.054     ; 1.519      ;
; 1.257 ; sdr_wr              ; sdr_wr              ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.091      ; 1.543      ;
; 1.263 ; sdram:U7|state[0]   ; sdram:U7|sdr_cmd[0] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.069      ; 1.527      ;
; 1.266 ; sdram:U7|state[2]   ; sdram:U7|idle1      ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.069      ; 1.530      ;
; 1.279 ; sdram:U7|state[4]   ; sdram:U7|sdr_cmd[0] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.069      ; 1.543      ;
; 1.306 ; sdram:U7|state[1]   ; sdram:U7|sdr_a[3]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.490      ; 1.991      ;
; 1.311 ; sdram:U7|state[2]   ; sdram:U7|state[0]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.069      ; 1.575      ;
; 1.329 ; sdram:U7|state[0]   ; sdram:U7|sdr_cmd[1] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.083      ; 1.607      ;
; 1.335 ; sdram:U7|data[5]    ; sdram:U7|sdr_dq[5]  ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.324     ; 1.206      ;
; 1.357 ; sdram:U7|state[2]   ; sdram:U7|sdr_cmd[1] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.083      ; 1.635      ;
; 1.359 ; mreq_n_i            ; sdr_wr              ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.024      ; 1.728      ;
; 1.375 ; a_i[6]              ; sdram:U7|address[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.487     ; 1.233      ;
; 1.398 ; sdram:U7|data[4]    ; sdram:U7|sdr_dq[4]  ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.362     ; 1.231      ;
; 1.399 ; sdram:U7|state[1]   ; sdram:U7|idle1      ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.069      ; 1.663      ;
; 1.407 ; sdram:U7|state[1]   ; sdram:U7|sdr_cmd[1] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.083      ; 1.685      ;
; 1.409 ; sdram:U7|state[3]   ; sdram:U7|idle1      ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.069      ; 1.673      ;
; 1.432 ; sdram:U7|state[1]   ; sdram:U7|sdr_a[8]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.490      ; 2.117      ;
; 1.440 ; sdram:U7|state[1]   ; sdram:U7|state[0]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.069      ; 1.704      ;
; 1.462 ; sdram:U7|address[8] ; sdram:U7|sdr_a[8]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.138      ; 1.795      ;
; 1.480 ; mreq_n_i            ; st[0]               ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.068      ; 1.893      ;
; 1.499 ; a_i[7]              ; sdram:U7|address[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.088     ; 1.756      ;
; 1.502 ; mreq_n_i            ; st[1]               ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.068      ; 1.915      ;
; 1.512 ; a_i[11]             ; sdram:U7|sdr_ba[1]  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.494     ; 1.363      ;
; 1.519 ; a_i[12]             ; sdram:U7|sdr_a[0]   ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.056     ; 1.808      ;
; 1.527 ; sdram:U7|state[3]   ; sdram:U7|sdr_a[8]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.490      ; 2.212      ;
; 1.548 ; sdram:U7|state[2]   ; sdram:U7|state[2]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.069      ; 1.812      ;
; 1.549 ; sdram:U7|state[4]   ; sdram:U7|state[4]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.069      ; 1.813      ;
; 1.551 ; sdram:U7|state[4]   ; sdram:U7|sdr_cmd[2] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.083      ; 1.829      ;
; 1.559 ; sdram:U7|data[6]    ; sdram:U7|sdr_dq[6]  ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.324     ; 1.430      ;
; 1.580 ; sdram:U7|state[3]   ; sdram:U7|sdr_a[10]  ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.079      ; 1.854      ;
; 1.588 ; sdram:U7|state[1]   ; sdram:U7|state[1]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.069      ; 1.852      ;
; 1.589 ; sdram:U7|data[1]    ; sdram:U7|sdr_dq[1]  ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.362     ; 1.422      ;
; 1.608 ; sdram:U7|data[7]    ; sdram:U7|sdr_dq[7]  ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.375     ; 1.428      ;
; 1.645 ; sdram:U7|state[2]   ; sdram:U7|state[1]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.069      ; 1.909      ;
; 1.648 ; sdram:U7|state[2]   ; sdram:U7|state[3]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.069      ; 1.912      ;
; 1.665 ; sdram:U7|state[3]   ; sdram:U7|sdr_a[3]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.490      ; 2.350      ;
; 1.670 ; sdram:U7|state[2]   ; sdram:U7|state[4]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.069      ; 1.934      ;
; 1.673 ; wr_n_i              ; sdr_wr              ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.024      ; 2.042      ;
; 1.702 ; sdram:U7|address[0] ; sdram:U7|sdr_a[0]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.497      ; 2.394      ;
; 1.722 ; rfsh_n_i            ; st[1]               ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.357     ; 1.710      ;
; 1.743 ; sdram:U7|state[4]   ; sdram:U7|sdr_a[0]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.490      ; 2.428      ;
; 1.743 ; sdram:U7|state[4]   ; sdram:U7|sdr_a[1]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.490      ; 2.428      ;
; 1.743 ; sdram:U7|state[4]   ; sdram:U7|sdr_a[2]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.490      ; 2.428      ;
; 1.743 ; sdram:U7|state[4]   ; sdram:U7|sdr_a[3]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.490      ; 2.428      ;
; 1.743 ; sdram:U7|state[4]   ; sdram:U7|sdr_a[4]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.490      ; 2.428      ;
; 1.743 ; sdram:U7|state[4]   ; sdram:U7|sdr_a[5]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.490      ; 2.428      ;
; 1.743 ; sdram:U7|state[4]   ; sdram:U7|sdr_a[6]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.490      ; 2.428      ;
; 1.743 ; sdram:U7|state[4]   ; sdram:U7|sdr_a[7]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.490      ; 2.428      ;
; 1.743 ; sdram:U7|state[4]   ; sdram:U7|sdr_a[8]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.490      ; 2.428      ;
; 1.743 ; sdram:U7|state[4]   ; sdram:U7|sdr_a[9]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.490      ; 2.428      ;
+-------+---------------------+---------------------+-------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK_50MHZ'                                                                                                                                                                                 ;
+-------+---------------------------------------------------+---------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                           ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+---------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; 0.328 ; reset_n_i                                         ; deserializer:U14|device_id[2]                     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.502      ; 2.127      ;
; 0.328 ; reset_n_i                                         ; deserializer:U14|device_id[5]                     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.502      ; 2.127      ;
; 0.328 ; reset_n_i                                         ; deserializer:U14|device_id[3]                     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.502      ; 2.127      ;
; 0.328 ; reset_n_i                                         ; deserializer:U14|device_id[4]                     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.502      ; 2.127      ;
; 0.328 ; reset_n_i                                         ; deserializer:U14|device_id[6]                     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.502      ; 2.127      ;
; 0.328 ; reset_n_i                                         ; deserializer:U14|device_id[0]                     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.502      ; 2.127      ;
; 0.328 ; reset_n_i                                         ; deserializer:U14|device_id[1]                     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.502      ; 2.127      ;
; 0.328 ; reset_n_i                                         ; deserializer:U14|device_id[7]                     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.502      ; 2.127      ;
; 0.402 ; deserializer:U14|receiver:inst_rx|rx_bit_count[0] ; deserializer:U14|receiver:inst_rx|rx_bit_count[0] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; deserializer:U14|receiver:inst_rx|rx_bit_count[2] ; deserializer:U14|receiver:inst_rx|rx_bit_count[2] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; deserializer:U14|receiver:inst_rx|rx_bit_count[1] ; deserializer:U14|receiver:inst_rx|rx_bit_count[1] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; deserializer:U14|receiver:inst_rx|rx_bit_count[3] ; deserializer:U14|receiver:inst_rx|rx_bit_count[3] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; deserializer:U14|keys[9][0]                       ; deserializer:U14|keys[9][0]                       ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; deserializer:U14|keys[9][4]                       ; deserializer:U14|keys[9][4]                       ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; deserializer:U14|keys[10][0]                      ; deserializer:U14|keys[10][0]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; deserializer:U14|keys[10][1]                      ; deserializer:U14|keys[10][1]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; deserializer:U14|keys[10][2]                      ; deserializer:U14|keys[10][2]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; deserializer:U14|keys[9][1]                       ; deserializer:U14|keys[9][1]                       ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; deserializer:U14|keys[9][2]                       ; deserializer:U14|keys[9][2]                       ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; deserializer:U14|keys[9][3]                       ; deserializer:U14|keys[9][3]                       ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; deserializer:U14|count[0]                         ; deserializer:U14|count[0]                         ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; deserializer:U14|count[1]                         ; deserializer:U14|count[1]                         ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; deserializer:U14|count[2]                         ; deserializer:U14|count[2]                         ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; deserializer:U14|count[3]                         ; deserializer:U14|count[3]                         ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; deserializer:U14|keys[10][4]                      ; deserializer:U14|keys[10][4]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; deserializer:U14|keys[10][3]                      ; deserializer:U14|keys[10][3]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; deserializer:U14|keys[11][1]                      ; deserializer:U14|keys[11][1]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; deserializer:U14|keys[11][0]                      ; deserializer:U14|keys[11][0]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.669      ;
; 0.455 ; deserializer:U14|y1[7]                            ; deserializer:U14|y1[7]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.722      ;
; 0.462 ; reset_n_i                                         ; deserializer:U14|receiver:inst_rx|rx_shift_reg[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.501      ; 2.260      ;
; 0.462 ; reset_n_i                                         ; deserializer:U14|receiver:inst_rx|rx_shift_reg[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.501      ; 2.260      ;
; 0.462 ; reset_n_i                                         ; deserializer:U14|receiver:inst_rx|rx_shift_reg[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.501      ; 2.260      ;
; 0.462 ; reset_n_i                                         ; deserializer:U14|receiver:inst_rx|rx_shift_reg[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.501      ; 2.260      ;
; 0.462 ; reset_n_i                                         ; deserializer:U14|receiver:inst_rx|rx_shift_reg[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.501      ; 2.260      ;
; 0.462 ; reset_n_i                                         ; deserializer:U14|receiver:inst_rx|rx_shift_reg[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.501      ; 2.260      ;
; 0.462 ; reset_n_i                                         ; deserializer:U14|receiver:inst_rx|rx_shift_reg[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.501      ; 2.260      ;
; 0.462 ; reset_n_i                                         ; deserializer:U14|receiver:inst_rx|rx_shift_reg[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.501      ; 2.260      ;
; 0.471 ; deserializer:U14|z1[3]                            ; deserializer:U14|z1[3]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.071      ; 0.737      ;
; 0.485 ; deserializer:U14|count[1]                         ; deserializer:U14|count[2]                         ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.752      ;
; 0.492 ; deserializer:U14|receiver:inst_rx|rx_shift_reg[1] ; deserializer:U14|receiver:inst_rx|rx_shift_reg[0] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.759      ;
; 0.492 ; deserializer:U14|receiver:inst_rx|rx_buffer[5]    ; deserializer:U14|device_id[5]                     ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.759      ;
; 0.493 ; deserializer:U14|receiver:inst_rx|rx_shift_reg[7] ; deserializer:U14|receiver:inst_rx|rx_shift_reg[6] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.760      ;
; 0.494 ; deserializer:U14|receiver:inst_rx|rx_buffer[6]    ; deserializer:U14|device_id[6]                     ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.761      ;
; 0.632 ; deserializer:U14|receiver:inst_rx|rx_buffer[4]    ; deserializer:U14|device_id[4]                     ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.899      ;
; 0.650 ; deserializer:U14|receiver:inst_rx|rx_shift_reg[1] ; deserializer:U14|receiver:inst_rx|rx_buffer[1]    ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.073      ; 0.918      ;
; 0.653 ; deserializer:U14|receiver:inst_rx|rx_shift_reg[2] ; deserializer:U14|receiver:inst_rx|rx_buffer[2]    ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.073      ; 0.921      ;
; 0.677 ; deserializer:U14|receiver:inst_rx|rx_buffer[2]    ; deserializer:U14|device_id[2]                     ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.944      ;
; 0.690 ; deserializer:U14|count[0]                         ; deserializer:U14|count[1]                         ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.957      ;
; 0.694 ; deserializer:U14|z0[2]                            ; deserializer:U14|z0[2]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.961      ;
; 0.695 ; deserializer:U14|y0[1]                            ; deserializer:U14|y0[1]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.071      ; 0.961      ;
; 0.696 ; deserializer:U14|y0[2]                            ; deserializer:U14|y0[2]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.071      ; 0.962      ;
; 0.707 ; deserializer:U14|y1[4]                            ; deserializer:U14|y1[4]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; deserializer:U14|y1[6]                            ; deserializer:U14|y1[6]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; deserializer:U14|x1[3]                            ; deserializer:U14|x1[3]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; deserializer:U14|x1[2]                            ; deserializer:U14|x1[2]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; deserializer:U14|x1[4]                            ; deserializer:U14|x1[4]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; deserializer:U14|x0[2]                            ; deserializer:U14|x0[2]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; deserializer:U14|x0[3]                            ; deserializer:U14|x0[3]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; deserializer:U14|x0[4]                            ; deserializer:U14|x0[4]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; deserializer:U14|x0[6]                            ; deserializer:U14|x0[6]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; deserializer:U14|y0[3]                            ; deserializer:U14|y0[3]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.071      ; 0.976      ;
; 0.710 ; deserializer:U14|y1[2]                            ; deserializer:U14|y1[2]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; deserializer:U14|x1[1]                            ; deserializer:U14|x1[1]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; deserializer:U14|y1[5]                            ; deserializer:U14|y1[5]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; deserializer:U14|x0[1]                            ; deserializer:U14|x0[1]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; deserializer:U14|z1[1]                            ; deserializer:U14|z1[1]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.071      ; 0.979      ;
; 0.713 ; deserializer:U14|y1[1]                            ; deserializer:U14|y1[1]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.980      ;
; 0.715 ; deserializer:U14|x1[7]                            ; deserializer:U14|x1[7]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.982      ;
; 0.715 ; deserializer:U14|x0[7]                            ; deserializer:U14|x0[7]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.982      ;
; 0.716 ; deserializer:U14|y0[7]                            ; deserializer:U14|y0[7]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.071      ; 0.982      ;
; 0.719 ; deserializer:U14|z0[0]                            ; deserializer:U14|z0[0]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.986      ;
; 0.730 ; deserializer:U14|x1[0]                            ; deserializer:U14|x1[0]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.997      ;
; 0.732 ; deserializer:U14|y1[0]                            ; deserializer:U14|y1[0]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.999      ;
; 0.732 ; deserializer:U14|x0[0]                            ; deserializer:U14|x0[0]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 0.999      ;
; 0.740 ; deserializer:U14|y0[0]                            ; deserializer:U14|y0[0]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.071      ; 1.006      ;
; 0.753 ; deserializer:U14|receiver:inst_rx|rx_shift_reg[6] ; deserializer:U14|receiver:inst_rx|rx_shift_reg[5] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 1.020      ;
; 0.754 ; deserializer:U14|receiver:inst_rx|rx_shift_reg[5] ; deserializer:U14|receiver:inst_rx|rx_shift_reg[4] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 1.021      ;
; 0.756 ; deserializer:U14|receiver:inst_rx|rx_shift_reg[2] ; deserializer:U14|receiver:inst_rx|rx_shift_reg[1] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 1.023      ;
; 0.757 ; deserializer:U14|receiver:inst_rx|rx_shift_reg[4] ; deserializer:U14|receiver:inst_rx|rx_shift_reg[3] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 1.024      ;
; 0.758 ; deserializer:U14|receiver:inst_rx|rx_shift_reg[3] ; deserializer:U14|receiver:inst_rx|rx_shift_reg[2] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 1.025      ;
; 0.766 ; deserializer:U14|receiver:inst_rx|rx_bit_count[0] ; deserializer:U14|receiver:inst_rx|rx_bit_count[1] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 1.033      ;
; 0.855 ; deserializer:U14|receiver:inst_rx|rx_shift_reg[5] ; deserializer:U14|receiver:inst_rx|rx_buffer[5]    ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.073      ; 1.123      ;
; 0.857 ; deserializer:U14|y0[4]                            ; deserializer:U14|y0[4]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.071      ; 1.123      ;
; 0.863 ; deserializer:U14|count[1]                         ; deserializer:U14|count[3]                         ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 1.130      ;
; 0.865 ; deserializer:U14|receiver:inst_rx|rx_bit_count[0] ; deserializer:U14|receiver:inst_rx|rx_bit_count[2] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 1.132      ;
; 0.874 ; deserializer:U14|z1[2]                            ; deserializer:U14|z1[2]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.071      ; 1.140      ;
; 0.877 ; deserializer:U14|receiver:inst_rx|rx_buffer[1]    ; deserializer:U14|device_id[1]                     ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 1.144      ;
; 0.889 ; deserializer:U14|receiver:inst_rx|rx_shift_reg[4] ; deserializer:U14|receiver:inst_rx|rx_buffer[4]    ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.073      ; 1.157      ;
; 0.900 ; deserializer:U14|receiver:inst_rx|rx_shift_reg[7] ; deserializer:U14|receiver:inst_rx|rx_buffer[7]    ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.073      ; 1.168      ;
; 0.900 ; deserializer:U14|receiver:inst_rx|rx_buffer[7]    ; deserializer:U14|device_id[7]                     ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 1.167      ;
; 0.951 ; deserializer:U14|count[0]                         ; deserializer:U14|count[2]                         ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 1.218      ;
; 0.953 ; deserializer:U14|y0[6]                            ; deserializer:U14|y0[6]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.071      ; 1.219      ;
; 0.954 ; deserializer:U14|x1[5]                            ; deserializer:U14|x1[5]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 1.221      ;
; 0.960 ; deserializer:U14|y0[5]                            ; deserializer:U14|y0[5]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.071      ; 1.226      ;
; 0.971 ; deserializer:U14|z0[3]                            ; deserializer:U14|z0[3]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 1.238      ;
; 0.981 ; deserializer:U14|receiver:inst_rx|rx_bit_count[1] ; deserializer:U14|receiver:inst_rx|rx_bit_count[3] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 1.248      ;
; 0.986 ; deserializer:U14|z1[0]                            ; deserializer:U14|z1[0]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.071      ; 1.252      ;
; 1.015 ; deserializer:U14|y0[1]                            ; deserializer:U14|y0[2]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.071      ; 1.281      ;
; 1.016 ; deserializer:U14|z0[0]                            ; deserializer:U14|z0[1]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 1.283      ;
; 1.016 ; deserializer:U14|z0[2]                            ; deserializer:U14|z0[3]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.072      ; 1.283      ;
+-------+---------------------------------------------------+---------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'U18|altpll_component|auto_generated|pll1|clk[2]'                                                                                                                                                                                                      ;
+-------+--------------+---------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node    ; To Node                                                                                                       ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+---------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.384 ; kb_fn[1]     ; kb_fn[1]                                                                                                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.090      ; 0.669      ;
; 0.402 ; kb_fn[7]     ; kb_fn[7]                                                                                                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; kb_fn[5]     ; kb_fn[5]                                                                                                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; trdos        ; trdos                                                                                                         ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; kb_fn[6]     ; kb_fn[6]                                                                                                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 0.669      ;
; 0.454 ; reg_rfsh_n_i ; rfsh_n_i                                                                                                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.089      ; 0.738      ;
; 0.465 ; a_i[9]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a15~porta_address_reg0 ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.458      ; 1.153      ;
; 0.466 ; a_i[10]      ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a13~porta_address_reg0 ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.446      ; 1.142      ;
; 0.470 ; reg_a_i[2]   ; a_i[2]                                                                                                        ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 0.737      ;
; 0.471 ; reg_a_i[8]   ; a_i[8]                                                                                                        ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 0.738      ;
; 0.495 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a10~porta_address_reg0       ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.523      ; 2.584      ;
; 0.518 ; a_i[7]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a1~porta_address_reg0  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.425      ; 1.173      ;
; 0.542 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a21~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.526      ; 2.634      ;
; 0.572 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a15~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.528      ; 2.666      ;
; 0.594 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a15~porta_address_reg0       ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.532      ; 2.692      ;
; 0.607 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a7~porta_address_reg0        ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.515      ; 2.688      ;
; 0.627 ; reg_m1_n_i   ; m1_n_i                                                                                                        ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.091      ; 0.913      ;
; 0.627 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a12~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.516      ; 2.709      ;
; 0.632 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a4~porta_address_reg0        ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.523      ; 2.721      ;
; 0.637 ; a_i[0]       ; port_xxfe_reg[7]                                                                                              ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 1.159      ; 2.331      ;
; 0.637 ; a_i[0]       ; port_xxfe_reg[6]                                                                                              ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 1.159      ; 2.331      ;
; 0.637 ; a_i[0]       ; port_xxfe_reg[5]                                                                                              ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 1.159      ; 2.331      ;
; 0.637 ; a_i[0]       ; port_xxfe_reg[3]                                                                                              ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 1.159      ; 2.331      ;
; 0.645 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a10~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.518      ; 2.729      ;
; 0.646 ; reg_a_i[1]   ; a_i[1]                                                                                                        ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 0.913      ;
; 0.646 ; reg_d_i[0]   ; d_i[0]                                                                                                        ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 0.913      ;
; 0.646 ; reg_d_i[3]   ; d_i[3]                                                                                                        ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 0.913      ;
; 0.646 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a8~porta_address_reg0  ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.521      ; 2.733      ;
; 0.647 ; reg_wr_n_i   ; wr_n_i                                                                                                        ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 0.914      ;
; 0.647 ; reg_d_i[1]   ; d_i[1]                                                                                                        ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 0.914      ;
; 0.647 ; reg_d_i[4]   ; d_i[4]                                                                                                        ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 0.914      ;
; 0.648 ; reg_iorq_n_i ; iorq_n_i                                                                                                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.072      ; 0.915      ;
; 0.673 ; a_i[4]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a5~porta_address_reg0  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.424      ; 1.327      ;
; 0.678 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a13~porta_address_reg0       ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.519      ; 2.763      ;
; 0.687 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a6~porta_address_reg0  ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.516      ; 2.769      ;
; 0.692 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a9~porta_address_reg0        ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.509      ; 2.767      ;
; 0.698 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a20~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.539      ; 2.803      ;
; 0.700 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a11~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.515      ; 2.781      ;
; 0.712 ; a_i[0]       ; port_xxfe_reg[4]                                                                                              ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 1.162      ; 2.409      ;
; 0.712 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a6~porta_address_reg0        ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.512      ; 2.790      ;
; 0.714 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a18~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.538      ; 2.818      ;
; 0.715 ; key[1]       ; kb_fn[1]                                                                                                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.090      ; 1.000      ;
; 0.718 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a3~porta_address_reg0        ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.514      ; 2.798      ;
; 0.720 ; a_i[3]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a6~porta_address_reg0  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.427      ; 1.377      ;
; 0.721 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a10~porta_address_reg0       ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 1.523      ; 2.814      ;
; 0.726 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a15~porta_address_reg0       ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 1.532      ; 2.828      ;
; 0.732 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a5~porta_address_reg0        ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.500      ; 2.798      ;
; 0.734 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a17~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.500      ; 2.800      ;
; 0.747 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a23~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.506      ; 2.819      ;
; 0.751 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a14~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.508      ; 2.825      ;
; 0.755 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a2~porta_address_reg0  ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.535      ; 2.856      ;
; 0.758 ; a_i[0]       ; port_xxfe_reg[1]                                                                                              ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 1.163      ; 2.456      ;
; 0.758 ; a_i[0]       ; port_xxfe_reg[2]                                                                                              ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 1.163      ; 2.456      ;
; 0.758 ; a_i[0]       ; port_xxfe_reg[0]                                                                                              ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 1.163      ; 2.456      ;
; 0.758 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a22~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.515      ; 2.839      ;
; 0.759 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a3~porta_address_reg0  ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.499      ; 2.824      ;
; 0.760 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a0~porta_address_reg0  ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.537      ; 2.863      ;
; 0.760 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a0~porta_address_reg0        ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.523      ; 2.849      ;
; 0.761 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a8~porta_address_reg0        ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.522      ; 2.849      ;
; 0.763 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a9~porta_address_reg0  ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.508      ; 2.837      ;
; 0.776 ; a_i[10]      ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a12~porta_address_reg0 ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.446      ; 1.452      ;
; 0.778 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a4~porta_address_reg0  ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.540      ; 2.884      ;
; 0.786 ; a_i[7]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a6~porta_address_reg0  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.412      ; 1.428      ;
; 0.791 ; a_i[4]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a16~porta_address_reg0 ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.439      ; 1.460      ;
; 0.797 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a7~porta_address_reg0  ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.539      ; 2.902      ;
; 0.798 ; a_i[4]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a22~porta_address_reg0 ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.422      ; 1.450      ;
; 0.799 ; a_i[4]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a1~porta_address_reg0  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.436      ; 1.465      ;
; 0.799 ; a_i[8]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a12~porta_address_reg0 ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.446      ; 1.475      ;
; 0.801 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a16~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.532      ; 2.899      ;
; 0.802 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a12~porta_address_reg0       ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.530      ; 2.898      ;
; 0.812 ; a_i[9]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a21~porta_address_reg0 ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.456      ; 1.498      ;
; 0.812 ; a_i[9]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a1~porta_address_reg0  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.464      ; 1.506      ;
; 0.813 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a15~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 1.528      ; 2.911      ;
; 0.815 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a14~porta_address_reg0       ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.500      ; 2.881      ;
; 0.818 ; a_i[4]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a19~porta_address_reg0 ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.424      ; 1.472      ;
; 0.818 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a19~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.517      ; 2.901      ;
; 0.822 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a2~porta_address_reg0        ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.529      ; 2.917      ;
; 0.823 ; a_i[10]      ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a1~porta_address_reg0  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.464      ; 1.517      ;
; 0.826 ; a_i[0]       ; port_xxfe_reg[7]                                                                                              ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.159      ; 2.516      ;
; 0.826 ; a_i[0]       ; port_xxfe_reg[6]                                                                                              ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.159      ; 2.516      ;
; 0.826 ; a_i[0]       ; port_xxfe_reg[5]                                                                                              ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.159      ; 2.516      ;
; 0.826 ; a_i[0]       ; port_xxfe_reg[3]                                                                                              ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.159      ; 2.516      ;
; 0.832 ; a_i[6]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a22~porta_address_reg0 ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.422      ; 1.484      ;
; 0.836 ; a_i[6]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a16~porta_address_reg0 ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.439      ; 1.505      ;
; 0.836 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a21~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 1.526      ; 2.932      ;
; 0.838 ; reg_a_i[7]   ; a_i[7]                                                                                                        ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.073      ; 1.106      ;
; 0.848 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a7~porta_address_reg0        ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 1.515      ; 2.933      ;
; 0.848 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a13~porta_address_reg0       ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 1.519      ; 2.937      ;
; 0.848 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a11~porta_address_reg0       ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.513      ; 2.927      ;
; 0.852 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a12~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 1.516      ; 2.938      ;
; 0.857 ; a_i[4]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a13~porta_address_reg0 ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.428      ; 1.515      ;
; 0.861 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a5~porta_address_reg0  ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.517      ; 2.944      ;
; 0.870 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a4~porta_address_reg0        ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 1.523      ; 2.963      ;
; 0.881 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a1~porta_address_reg0        ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.497      ; 2.944      ;
; 0.883 ; a_i[0]       ; port_7ffd_reg[2]                                                                                              ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.155      ; 2.569      ;
; 0.883 ; a_i[0]       ; port_7ffd_reg[0]                                                                                              ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.155      ; 2.569      ;
; 0.883 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a1~porta_address_reg0  ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 1.529      ; 2.978      ;
; 0.886 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a11~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 1.515      ; 2.971      ;
; 0.888 ; a_i[10]      ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a19~porta_address_reg0 ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.452      ; 1.570      ;
; 0.888 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a20~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 1.539      ; 2.997      ;
+-------+--------------+---------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'U1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.400 ; hdmi:U2|state.videoDataGuardBand                      ; hdmi:U2|state.videoDataGuardBand                      ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; hdmi:U2|state.dataIslandPreGuard                      ; hdmi:U2|state.dataIslandPreGuard                      ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.669      ;
; 0.401 ; hdmi:U2|hdmidataencoder:dataenc|firstHSyncChange      ; hdmi:U2|hdmidataencoder:dataenc|firstHSyncChange      ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; hdmi:U2|state.videoDataPreamble                       ; hdmi:U2|state.videoDataPreamble                       ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; hdmi:U2|state.dataIslandPreamble                      ; hdmi:U2|state.dataIslandPreamble                      ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; hdmi:U2|state.dataIslandPostGuard                     ; hdmi:U2|state.dataIslandPostGuard                     ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; vga_zx:U4|addr_reg[10]                                ; vga_zx:U4|addr_reg[10]                                ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; hdmi:U2|hdmidataencoder:dataenc|oddLine               ; hdmi:U2|hdmidataencoder:dataenc|oddLine               ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; hdmi:U2|hdmidataencoder:dataenc|samplesHead[1]        ; hdmi:U2|hdmidataencoder:dataenc|samplesHead[1]        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[23] ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[23] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[22] ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[22] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[21] ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[21] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[20] ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[20] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[11] ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[11] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[10] ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[10] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[9]  ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[9]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[8]  ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[8]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; sync:U3|counter[0]                                    ; sync:U3|counter[0]                                    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; hdmi:U2|hdmidataencoder:dataenc|allowGeneration       ; hdmi:U2|hdmidataencoder:dataenc|allowGeneration       ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; hdmi:U2|hdmidataencoder:dataenc|tercData              ; hdmi:U2|hdmidataencoder:dataenc|tercData              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[1]  ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[1]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; hdmi:U2|hdmidataencoder:dataenc|samplesHead[0]        ; hdmi:U2|hdmidataencoder:dataenc|samplesHead[0]        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.684      ;
; 0.447 ; hdmi:U2|hdmidataencoder:dataenc|bchCode[1][4]         ; hdmi:U2|hdmidataencoder:dataenc|bchCode[1][6]         ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.715      ;
; 0.449 ; hdmi:U2|hdmidataencoder:dataenc|bchCode[3][4]         ; hdmi:U2|hdmidataencoder:dataenc|bchCode[3][6]         ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.717      ;
; 0.467 ; hdmi:U2|q_pipe[7][13]                                 ; hdmi:U2|q_pipe[8][13]                                 ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.736      ;
; 0.468 ; hdmi:U2|state.dataIslandPostGuard                     ; hdmi:U2|state.controlData                             ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.736      ;
; 0.468 ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[4]  ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[3]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.736      ;
; 0.468 ; hdmi:U2|q_pipe[6][12]                                 ; hdmi:U2|q_pipe[7][12]                                 ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.737      ;
; 0.468 ; hdmi:U2|q_pipe[8][12]                                 ; hdmi:U2|q_pipe[9][12]                                 ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.737      ;
; 0.469 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][29] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][27] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.737      ;
; 0.469 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][55] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][53] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.737      ;
; 0.469 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][2]  ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][0]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.737      ;
; 0.469 ; hdmi:U2|hdmidataencoder:dataenc|bchCode[2][3]         ; hdmi:U2|hdmidataencoder:dataenc|bchCode[2][5]         ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.737      ;
; 0.469 ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[14] ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[13] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.737      ;
; 0.469 ; hdmi:U2|q_pipe[8][15]                                 ; hdmi:U2|q_pipe[9][15]                                 ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.737      ;
; 0.469 ; hdmi:U2|q_pipe[1][13]                                 ; hdmi:U2|q_pipe[2][13]                                 ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.738      ;
; 0.469 ; hdmi:U2|q_pipe[2][13]                                 ; hdmi:U2|q_pipe[3][13]                                 ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.738      ;
; 0.469 ; hdmi:U2|q_pipe[3][13]                                 ; hdmi:U2|q_pipe[4][13]                                 ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.738      ;
; 0.469 ; hdmi:U2|q_pipe[4][13]                                 ; hdmi:U2|q_pipe[5][13]                                 ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.738      ;
; 0.469 ; hdmi:U2|q_pipe[3][12]                                 ; hdmi:U2|q_pipe[4][12]                                 ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.738      ;
; 0.469 ; hdmi:U2|q_pipe[4][12]                                 ; hdmi:U2|q_pipe[5][12]                                 ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.738      ;
; 0.469 ; hdmi:U2|q_pipe[5][12]                                 ; hdmi:U2|q_pipe[6][12]                                 ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.738      ;
; 0.469 ; vga_zx:U4|vid_reg[5]                                  ; vga_zx:U4|pixel_reg[5]                                ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.737      ;
; 0.470 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][53] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][51] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][5]  ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][3]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][53] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][51] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][51] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][49] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][2]  ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][0]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.737      ;
; 0.470 ; hdmi:U2|hdmidataencoder:dataenc|bchCode[1][3]         ; hdmi:U2|hdmidataencoder:dataenc|bchCode[1][5]         ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][51] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][49] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][32] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][30] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][26] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][24] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[3][2]  ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[3][0]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.739      ;
; 0.470 ; hdmi:U2|hdmidataencoder:dataenc|bchCode[3][2]         ; hdmi:U2|hdmidataencoder:dataenc|bchCode[3][4]         ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[18] ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[17] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; hdmi:U2|hdmidataencoder:dataenc|bchHdr[0]             ; hdmi:U2|hdmidataencoder:dataenc|bchHdr[1]             ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; hdmi:U2|hdmidataencoder:dataenc|bchHdr[2]             ; hdmi:U2|hdmidataencoder:dataenc|bchHdr[3]             ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; hdmi:U2|hdmidataencoder:dataenc|bchHdr[3]             ; hdmi:U2|hdmidataencoder:dataenc|bchHdr[4]             ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; hdmi:U2|q_pipe[1][15]                                 ; hdmi:U2|q_pipe[2][15]                                 ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; hdmi:U2|q_pipe[2][15]                                 ; hdmi:U2|q_pipe[3][15]                                 ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; hdmi:U2|q_pipe[4][15]                                 ; hdmi:U2|q_pipe[5][15]                                 ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; hdmi:U2|q_pipe[8][13]                                 ; hdmi:U2|q_pipe[9][13]                                 ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.739      ;
; 0.471 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][54] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][52] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.739      ;
; 0.471 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][8]  ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][6]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.739      ;
; 0.471 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][6]  ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][4]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.739      ;
; 0.471 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][2]  ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][0]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.739      ;
; 0.471 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][55] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][53] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.739      ;
; 0.471 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][51] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][49] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.739      ;
; 0.471 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][31] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][29] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][54] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][52] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.739      ;
; 0.471 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][50] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][48] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.739      ;
; 0.471 ; hdmi:U2|hdmidataencoder:dataenc|bchCode[1][0]         ; hdmi:U2|hdmidataencoder:dataenc|bchCode[1][2]         ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.739      ;
; 0.471 ; hdmi:U2|hdmidataencoder:dataenc|bchCode[1][2]         ; hdmi:U2|hdmidataencoder:dataenc|bchCode[1][4]         ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.739      ;
; 0.471 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][29] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][27] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][27] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][25] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][30] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][28] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.739      ;
; 0.471 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][28] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][26] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.739      ;
; 0.471 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[3][55] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[3][53] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.739      ;
; 0.471 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[3][51] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[3][49] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.739      ;
; 0.471 ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[19] ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[18] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.739      ;
; 0.471 ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[16] ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[15] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.739      ;
; 0.471 ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[7]  ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[6]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.739      ;
; 0.471 ; hdmi:U2|hdmidataencoder:dataenc|bchHdr[4]             ; hdmi:U2|hdmidataencoder:dataenc|bchHdr[5]             ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.739      ;
; 0.471 ; hdmi:U2|q_pipe[3][15]                                 ; hdmi:U2|q_pipe[4][15]                                 ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.739      ;
; 0.471 ; hdmi:U2|q_pipe[5][15]                                 ; hdmi:U2|q_pipe[6][15]                                 ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.739      ;
; 0.471 ; hdmi:U2|q_pipe[9][12]                                 ; hdmi:U2|q_pipe[10][12]                                ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 0.740      ;
; 0.471 ; vga_zx:U4|vid_reg[0]                                  ; vga_zx:U4|pixel_reg[0]                                ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.739      ;
; 0.472 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][50] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][48] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.740      ;
; 0.472 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][29] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][27] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.739      ;
; 0.472 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][27] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][25] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.739      ;
; 0.472 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][3]  ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][1]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.739      ;
; 0.472 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][28] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][26] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.739      ;
; 0.472 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][4]  ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][2]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.739      ;
; 0.472 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][55] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][53] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.740      ;
; 0.472 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][31] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][29] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.739      ;
; 0.472 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][50] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][48] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.740      ;
; 0.472 ; hdmi:U2|hdmidataencoder:dataenc|bchCode[2][2]         ; hdmi:U2|hdmidataencoder:dataenc|bchCode[2][4]         ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.740      ;
; 0.472 ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[3]  ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[2]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.740      ;
; 0.473 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][26] ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][24] ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.740      ;
; 0.474 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][3]  ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][1]  ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.741      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'a_i[0]'                                                                                                       ;
+--------+-----------+-----------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node         ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -3.485 ; reset_n_i ; escr_port_14[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.174      ; 2.366      ;
; -3.133 ; reset_n_i ; escr_port_15[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.240      ; 2.455      ;
; -3.054 ; reset_n_i ; escr_port_19[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.280      ; 2.968      ;
; -2.868 ; reset_n_i ; escr_port_19[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.278      ; 3.227      ;
; -2.392 ; reset_n_i ; escr_port_04[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.124      ; 2.074      ;
; -2.142 ; reset_n_i ; escr_port_12[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.265      ; 2.018      ;
; -2.083 ; reset_n_i ; escr_port_04[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.261      ; 2.224      ;
; -2.034 ; reset_n_i ; escr_port_15[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.299      ; 2.475      ;
; -2.001 ; reset_n_i ; escr_port_10[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.982      ; 1.985      ;
; -1.860 ; reset_n_i ; escr_port_17[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.657      ; 2.057      ;
; -1.628 ; reset_n_i ; escr_port_16[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.186      ; 2.369      ;
; -1.595 ; reset_n_i ; escr_port_17[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.039      ; 2.482      ;
; -1.498 ; reset_n_i ; escr_port_17[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.164      ; 2.826      ;
; -1.449 ; reset_n_i ; escr_port_17[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.996      ; 2.460      ;
; -1.412 ; reset_n_i ; escr_port_17[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.655      ; 2.057      ;
; -1.410 ; reset_n_i ; escr_port_11[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.953      ; 2.288      ;
; -1.401 ; reset_n_i ; escr_port_10[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.956      ; 2.287      ;
; -1.384 ; reset_n_i ; escr_port_17[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.659      ; 2.058      ;
; -1.281 ; reset_n_i ; escr_port_14[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.160      ; 2.460      ;
; -1.271 ; reset_n_i ; escr_port_14[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.830      ; 2.270      ;
; -1.266 ; reset_n_i ; escr_port_02[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 4.498      ; 4.638      ;
; -1.242 ; reset_n_i ; escr_port_01[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 4.433      ; 4.641      ;
; -1.238 ; reset_n_i ; escr_port_00[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 4.738      ; 4.659      ;
; -1.228 ; reset_n_i ; escr_port_11[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.260      ; 2.648      ;
; -1.224 ; reset_n_i ; escr_port_04[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.225      ; 2.457      ;
; -1.211 ; reset_n_i ; escr_port_01[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 4.428      ; 4.647      ;
; -1.210 ; reset_n_i ; escr_port_01[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 4.429      ; 4.654      ;
; -1.209 ; reset_n_i ; escr_port_04[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.260      ; 2.477      ;
; -1.200 ; reset_n_i ; escr_port_01[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 4.432      ; 4.631      ;
; -1.194 ; reset_n_i ; escr_port_16[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.184      ; 2.395      ;
; -1.188 ; reset_n_i ; escr_port_11[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.271      ; 2.477      ;
; -1.170 ; reset_n_i ; escr_port_15[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.932      ; 2.272      ;
; -1.169 ; reset_n_i ; escr_port_10[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.271      ; 2.458      ;
; -1.161 ; reset_n_i ; escr_port_15[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.299      ; 2.478      ;
; -1.149 ; reset_n_i ; escr_port_13[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.000      ; 3.031      ;
; -1.147 ; reset_n_i ; escr_port_14[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.867      ; 1.824      ;
; -1.137 ; reset_n_i ; escr_port_14[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.147      ; 2.264      ;
; -1.127 ; reset_n_i ; escr_port_1f[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.610      ; 3.745      ;
; -1.119 ; reset_n_i ; escr_port_13[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.614      ; 2.749      ;
; -1.111 ; reset_n_i ; escr_port_1c[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.510      ; 3.627      ;
; -1.109 ; reset_n_i ; escr_port_10[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.934      ; 2.059      ;
; -1.108 ; reset_n_i ; escr_port_16[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.161      ; 2.264      ;
; -1.107 ; reset_n_i ; escr_port_19[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.609      ; 3.721      ;
; -1.092 ; reset_n_i ; escr_port_05[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.347      ; 2.457      ;
; -1.088 ; reset_n_i ; escr_port_11[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.453      ; 2.279      ;
; -1.068 ; reset_n_i ; escr_port_1f[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.011      ; 3.058      ;
; -1.060 ; reset_n_i ; escr_port_15[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.921      ; 1.987      ;
; -1.056 ; reset_n_i ; escr_port_1a[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.469      ; 3.342      ;
; -1.040 ; reset_n_i ; escr_port_16[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.029      ; 2.246      ;
; -1.037 ; reset_n_i ; escr_port_12[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.556      ; 2.611      ;
; -1.037 ; reset_n_i ; escr_port_01[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 4.433      ; 4.478      ;
; -1.035 ; reset_n_i ; escr_port_19[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.951      ; 3.003      ;
; -1.014 ; reset_n_i ; escr_port_04[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.066      ; 2.245      ;
; -1.012 ; reset_n_i ; escr_port_12[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.413      ; 2.592      ;
; -0.999 ; reset_n_i ; escr_port_1f[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.011      ; 3.019      ;
; -0.995 ; reset_n_i ; escr_port_17[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.275      ; 2.286      ;
; -0.991 ; reset_n_i ; escr_port_19[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.951      ; 2.952      ;
; -0.990 ; reset_n_i ; escr_port_1e[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.057      ; 3.056      ;
; -0.988 ; reset_n_i ; escr_port_16[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.072      ; 2.074      ;
; -0.985 ; reset_n_i ; escr_port_12[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.693      ; 2.550      ;
; -0.982 ; reset_n_i ; escr_port_03[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 5.308      ; 5.308      ;
; -0.979 ; reset_n_i ; escr_port_12[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.754      ; 2.751      ;
; -0.975 ; reset_n_i ; escr_port_17[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.778      ; 1.924      ;
; -0.970 ; reset_n_i ; escr_port_02[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 4.495      ; 4.642      ;
; -0.966 ; reset_n_i ; escr_port_1e[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.057      ; 3.019      ;
; -0.962 ; reset_n_i ; escr_port_16[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.828      ; 1.804      ;
; -0.960 ; reset_n_i ; escr_port_02[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 4.498      ; 4.638      ;
; -0.959 ; reset_n_i ; escr_port_11[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.104      ; 2.239      ;
; -0.957 ; reset_n_i ; escr_port_03[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 5.341      ; 5.305      ;
; -0.955 ; reset_n_i ; escr_port_04[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.260      ; 2.223      ;
; -0.946 ; reset_n_i ; escr_port_02[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 4.476      ; 4.405      ;
; -0.945 ; reset_n_i ; escr_port_18[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.172      ; 3.288      ;
; -0.944 ; reset_n_i ; escr_port_01[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 4.429      ; 4.373      ;
; -0.942 ; reset_n_i ; escr_port_1f[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.010      ; 2.770      ;
; -0.942 ; reset_n_i ; escr_port_03[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 5.308      ; 5.254      ;
; -0.940 ; reset_n_i ; escr_port_1d[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.232      ; 3.192      ;
; -0.940 ; reset_n_i ; escr_port_16[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.150      ; 2.259      ;
; -0.935 ; reset_n_i ; escr_port_1b[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.732      ; 3.670      ;
; -0.931 ; reset_n_i ; escr_port_18[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.049      ; 2.990      ;
; -0.927 ; reset_n_i ; escr_port_05[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.518      ; 2.623      ;
; -0.920 ; reset_n_i ; escr_port_1d[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.785      ; 2.709      ;
; -0.915 ; reset_n_i ; escr_port_1d[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.783      ; 2.716      ;
; -0.907 ; reset_n_i ; escr_port_1d[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.785      ; 2.708      ;
; -0.907 ; reset_n_i ; escr_port_1c[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.076      ; 2.973      ;
; -0.907 ; reset_n_i ; escr_port_1c[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.077      ; 3.002      ;
; -0.905 ; reset_n_i ; escr_port_1d[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.785      ; 2.707      ;
; -0.900 ; reset_n_i ; escr_port_1b[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.446      ; 3.514      ;
; -0.896 ; reset_n_i ; escr_port_18[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.049      ; 2.961      ;
; -0.896 ; reset_n_i ; escr_port_02[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 4.478      ; 4.520      ;
; -0.893 ; reset_n_i ; escr_port_18[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.050      ; 2.960      ;
; -0.876 ; reset_n_i ; escr_port_1f[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.011      ; 3.058      ;
; -0.871 ; reset_n_i ; escr_port_03[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 5.345      ; 5.377      ;
; -0.863 ; reset_n_i ; escr_port_14[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.412      ; 2.113      ;
; -0.861 ; reset_n_i ; escr_port_00[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 4.475      ; 4.507      ;
; -0.858 ; reset_n_i ; escr_port_05[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.244      ; 2.273      ;
; -0.850 ; reset_n_i ; escr_port_1f[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.126      ; 2.992      ;
; -0.850 ; reset_n_i ; escr_port_05[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.739      ; 2.390      ;
; -0.843 ; reset_n_i ; escr_port_19[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.949      ; 2.961      ;
; -0.841 ; reset_n_i ; escr_port_1d[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.215      ; 3.072      ;
; -0.838 ; reset_n_i ; escr_port_1c[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 3.528      ; 3.376      ;
+--------+-----------+-----------------+-------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'CLK_50MHZ'                                                                                                                                      ;
+--------+-----------+---------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                           ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -1.327 ; reset_n_i ; deserializer:U14|keys[9][0]                       ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.133      ; 2.766      ;
; -1.327 ; reset_n_i ; deserializer:U14|keys[9][4]                       ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.133      ; 2.766      ;
; -1.327 ; reset_n_i ; deserializer:U14|keys[10][0]                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.133      ; 2.766      ;
; -1.327 ; reset_n_i ; deserializer:U14|keys[10][1]                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.133      ; 2.766      ;
; -1.327 ; reset_n_i ; deserializer:U14|keys[10][2]                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.133      ; 2.766      ;
; -1.327 ; reset_n_i ; deserializer:U14|keys[9][1]                       ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.133      ; 2.766      ;
; -1.327 ; reset_n_i ; deserializer:U14|keys[9][2]                       ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.133      ; 2.766      ;
; -1.327 ; reset_n_i ; deserializer:U14|keys[9][3]                       ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.133      ; 2.766      ;
; -1.170 ; reset_n_i ; deserializer:U14|b0[0]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.147      ; 2.623      ;
; -1.165 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[7]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.147      ; 2.618      ;
; -1.165 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_avail        ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.147      ; 2.618      ;
; -1.146 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[0]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.148      ; 2.600      ;
; -1.146 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[1]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.148      ; 2.600      ;
; -1.146 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[5]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.148      ; 2.600      ;
; -1.146 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[6]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.148      ; 2.600      ;
; -1.146 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[3]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.148      ; 2.600      ;
; -1.146 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[2]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.148      ; 2.600      ;
; -1.146 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[4]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.148      ; 2.600      ;
; -1.037 ; reset_n_i ; deserializer:U14|z1[0]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.128      ; 2.471      ;
; -1.037 ; reset_n_i ; deserializer:U14|z1[1]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.128      ; 2.471      ;
; -1.037 ; reset_n_i ; deserializer:U14|z1[2]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.128      ; 2.471      ;
; -1.037 ; reset_n_i ; deserializer:U14|z1[3]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.128      ; 2.471      ;
; -1.000 ; reset_n_i ; deserializer:U14|count[0]                         ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.146      ; 2.452      ;
; -1.000 ; reset_n_i ; deserializer:U14|count[1]                         ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.146      ; 2.452      ;
; -1.000 ; reset_n_i ; deserializer:U14|count[2]                         ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.146      ; 2.452      ;
; -1.000 ; reset_n_i ; deserializer:U14|count[3]                         ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.146      ; 2.452      ;
; -1.000 ; reset_n_i ; deserializer:U14|z0[0]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.150      ; 2.456      ;
; -1.000 ; reset_n_i ; deserializer:U14|z0[1]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.150      ; 2.456      ;
; -1.000 ; reset_n_i ; deserializer:U14|z0[2]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.150      ; 2.456      ;
; -1.000 ; reset_n_i ; deserializer:U14|z0[3]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.150      ; 2.456      ;
; -0.998 ; reset_n_i ; deserializer:U14|b0[2]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.143      ; 2.447      ;
; -0.998 ; reset_n_i ; deserializer:U14|b0[1]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.143      ; 2.447      ;
; -0.990 ; reset_n_i ; deserializer:U14|y1[0]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.140      ; 2.436      ;
; -0.990 ; reset_n_i ; deserializer:U14|y1[1]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.140      ; 2.436      ;
; -0.990 ; reset_n_i ; deserializer:U14|y1[2]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.140      ; 2.436      ;
; -0.990 ; reset_n_i ; deserializer:U14|y1[3]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.140      ; 2.436      ;
; -0.990 ; reset_n_i ; deserializer:U14|y1[4]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.140      ; 2.436      ;
; -0.990 ; reset_n_i ; deserializer:U14|y1[5]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.140      ; 2.436      ;
; -0.990 ; reset_n_i ; deserializer:U14|y1[6]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.140      ; 2.436      ;
; -0.990 ; reset_n_i ; deserializer:U14|y1[7]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.140      ; 2.436      ;
; -0.979 ; reset_n_i ; deserializer:U14|x1[0]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.140      ; 2.425      ;
; -0.979 ; reset_n_i ; deserializer:U14|x1[1]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.140      ; 2.425      ;
; -0.979 ; reset_n_i ; deserializer:U14|x1[2]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.140      ; 2.425      ;
; -0.979 ; reset_n_i ; deserializer:U14|x1[3]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.140      ; 2.425      ;
; -0.979 ; reset_n_i ; deserializer:U14|x1[4]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.140      ; 2.425      ;
; -0.979 ; reset_n_i ; deserializer:U14|x1[5]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.140      ; 2.425      ;
; -0.979 ; reset_n_i ; deserializer:U14|x1[6]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.140      ; 2.425      ;
; -0.979 ; reset_n_i ; deserializer:U14|x1[7]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.140      ; 2.425      ;
; -0.979 ; reset_n_i ; deserializer:U14|x0[0]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.140      ; 2.425      ;
; -0.979 ; reset_n_i ; deserializer:U14|x0[1]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.140      ; 2.425      ;
; -0.979 ; reset_n_i ; deserializer:U14|x0[2]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.140      ; 2.425      ;
; -0.979 ; reset_n_i ; deserializer:U14|x0[3]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.140      ; 2.425      ;
; -0.979 ; reset_n_i ; deserializer:U14|x0[4]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.140      ; 2.425      ;
; -0.979 ; reset_n_i ; deserializer:U14|x0[5]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.140      ; 2.425      ;
; -0.979 ; reset_n_i ; deserializer:U14|x0[6]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.140      ; 2.425      ;
; -0.979 ; reset_n_i ; deserializer:U14|x0[7]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.140      ; 2.425      ;
; -0.966 ; reset_n_i ; deserializer:U14|keys[10][4]                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.143      ; 2.415      ;
; -0.966 ; reset_n_i ; deserializer:U14|keys[10][3]                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.143      ; 2.415      ;
; -0.966 ; reset_n_i ; deserializer:U14|keys[11][1]                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.143      ; 2.415      ;
; -0.966 ; reset_n_i ; deserializer:U14|keys[11][0]                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.143      ; 2.415      ;
; -0.949 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_bit_count[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.137      ; 2.392      ;
; -0.949 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_bit_count[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.137      ; 2.392      ;
; -0.949 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[8]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.137      ; 2.392      ;
; -0.949 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_bit_count[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.137      ; 2.392      ;
; -0.949 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_bit_count[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.137      ; 2.392      ;
; -0.944 ; reset_n_i ; deserializer:U14|y0[0]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.128      ; 2.378      ;
; -0.944 ; reset_n_i ; deserializer:U14|y0[1]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.128      ; 2.378      ;
; -0.944 ; reset_n_i ; deserializer:U14|y0[2]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.128      ; 2.378      ;
; -0.944 ; reset_n_i ; deserializer:U14|y0[3]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.128      ; 2.378      ;
; -0.944 ; reset_n_i ; deserializer:U14|y0[4]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.128      ; 2.378      ;
; -0.944 ; reset_n_i ; deserializer:U14|y0[5]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.128      ; 2.378      ;
; -0.944 ; reset_n_i ; deserializer:U14|y0[6]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.128      ; 2.378      ;
; -0.944 ; reset_n_i ; deserializer:U14|y0[7]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.128      ; 2.378      ;
; -0.944 ; reset_n_i ; deserializer:U14|b1[0]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.128      ; 2.378      ;
; -0.944 ; reset_n_i ; deserializer:U14|b1[1]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.128      ; 2.378      ;
; -0.944 ; reset_n_i ; deserializer:U14|b1[2]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.128      ; 2.378      ;
; -0.815 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_buffer[0]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.136      ; 2.257      ;
; -0.815 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_buffer[3]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.136      ; 2.257      ;
; -0.815 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_buffer[7]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.136      ; 2.257      ;
; -0.813 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_buffer[2]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.136      ; 2.255      ;
; -0.813 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_buffer[1]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.136      ; 2.255      ;
; -0.813 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_buffer[5]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.136      ; 2.255      ;
; -0.813 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_buffer[4]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.136      ; 2.255      ;
; -0.813 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_buffer[6]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 1.136      ; 2.255      ;
; -0.203 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_bit          ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.368        ; 1.231      ; 1.724      ;
+--------+-----------+---------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'U18|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                    ;
+-------+----------------------------------+-------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node     ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+-------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 1.938 ; osd:U17|nz80cpu:u0|stage[0]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.088     ; 10.476     ;
; 2.026 ; osd:U17|nz80cpu:u0|fetch[4]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.072     ; 10.404     ;
; 2.029 ; osd:U17|nz80cpu:u0|flg[14]       ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.073     ; 10.400     ;
; 2.142 ; osd:U17|nz80cpu:u0|flg[0]        ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.073     ; 10.287     ;
; 2.183 ; osd:U17|nz80cpu:u0|cpu_status[0] ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.073     ; 10.246     ;
; 2.255 ; osd:U17|nz80cpu:u0|flg[8]        ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.073     ; 10.174     ;
; 2.277 ; osd:U17|nz80cpu:u0|flg[6]        ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.073     ; 10.152     ;
; 2.336 ; osd:U17|nz80cpu:u0|fetch[3]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.072     ; 10.094     ;
; 2.452 ; osd:U17|nz80cpu:u0|stage[1]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.088     ; 9.962      ;
; 2.969 ; osd:U17|nz80cpu:u0|fetch[5]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.072     ; 9.461      ;
; 3.024 ; osd:U17|nz80cpu:u0|stage[2]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.089     ; 9.389      ;
; 3.043 ; osd:U17|nz80cpu:u0|flg[15]       ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.536     ; 8.923      ;
; 3.294 ; osd:U17|nz80cpu:u0|fetch[2]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.088     ; 9.120      ;
; 3.554 ; osd:U17|nz80cpu:u0|fetch[1]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.073     ; 8.875      ;
; 3.571 ; osd:U17|nz80cpu:u0|flg[10]       ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.536     ; 8.395      ;
; 3.623 ; osd:U17|nz80cpu:u0|flg[7]        ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.073     ; 8.806      ;
; 3.639 ; osd:U17|nz80cpu:u0|cpu_status[4] ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.088     ; 8.775      ;
; 3.804 ; osd:U17|nz80cpu:u0|fetch[0]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.073     ; 8.625      ;
; 3.821 ; osd:U17|nz80cpu:u0|flg[2]        ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.499     ; 8.182      ;
; 4.715 ; osd:U17|nz80cpu:u0|fetch[7]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.087     ; 7.700      ;
; 5.135 ; osd:U17|nz80cpu:u0|fetch[8]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.087     ; 7.280      ;
; 5.190 ; osd:U17|nz80cpu:u0|fetch[6]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.074     ; 7.238      ;
; 5.592 ; osd:U17|nz80cpu:u0|cpu_status[9] ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.074     ; 6.836      ;
; 5.755 ; osd:U17|nz80cpu:u0|cpu_status[8] ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.074     ; 6.673      ;
; 5.870 ; osd:U17|nz80cpu:u0|fetch[9]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.080     ; 6.552      ;
+-------+----------------------------------+-------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'U18|altpll_component|auto_generated|pll1|clk[2]'                                                                                                  ;
+-------+-----------+------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 3.930 ; reset_n_i ; trdos            ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 8.928        ; -0.063     ; 4.937      ;
; 5.907 ; reset_n_i ; port_7ffd_reg[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 8.928        ; -0.064     ; 2.959      ;
; 5.907 ; reset_n_i ; port_7ffd_reg[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 8.928        ; -0.064     ; 2.959      ;
; 6.170 ; reset_n_i ; port_7ffd_reg[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 8.928        ; -0.048     ; 2.712      ;
; 6.249 ; reset_n_i ; port_7ffd_reg[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 8.928        ; -0.058     ; 2.623      ;
; 6.249 ; reset_n_i ; port_7ffd_reg[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 8.928        ; -0.058     ; 2.623      ;
; 6.418 ; reset_n_i ; port_7ffd_reg[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 8.928        ; -0.056     ; 2.456      ;
; 6.418 ; reset_n_i ; port_7ffd_reg[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 8.928        ; -0.056     ; 2.456      ;
; 6.418 ; reset_n_i ; port_7ffd_reg[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 8.928        ; -0.056     ; 2.456      ;
+-------+-----------+------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'a_i[0]'                                                                                                        ;
+--------+-----------+-----------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node         ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -2.590 ; reset_n_i ; escr_port_05[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.121      ; 0.597      ;
; -1.899 ; reset_n_i ; escr_port_19[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.026      ; 2.193      ;
; -1.827 ; reset_n_i ; escr_port_1f[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.974      ; 2.213      ;
; -1.818 ; reset_n_i ; escr_port_03[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.877      ; 4.125      ;
; -1.711 ; reset_n_i ; escr_port_00[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.171      ; 3.526      ;
; -1.634 ; reset_n_i ; escr_port_03[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.872      ; 4.304      ;
; -1.566 ; reset_n_i ; escr_port_03[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.911      ; 4.411      ;
; -1.566 ; reset_n_i ; escr_port_03[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.907      ; 4.407      ;
; -1.554 ; reset_n_i ; escr_port_00[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.317      ; 3.829      ;
; -1.549 ; reset_n_i ; escr_port_1a[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.187      ; 2.704      ;
; -1.543 ; reset_n_i ; escr_port_00[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.278      ; 3.801      ;
; -1.532 ; reset_n_i ; escr_port_03[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.872      ; 4.406      ;
; -1.524 ; reset_n_i ; escr_port_1a[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.185      ; 2.727      ;
; -1.512 ; reset_n_i ; escr_port_00[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.169      ; 3.723      ;
; -1.504 ; reset_n_i ; escr_port_00[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.173      ; 3.735      ;
; -1.493 ; reset_n_i ; escr_port_03[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.907      ; 4.480      ;
; -1.471 ; reset_n_i ; escr_port_01[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.958      ; 3.553      ;
; -1.464 ; reset_n_i ; escr_port_03[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.908      ; 4.510      ;
; -1.463 ; reset_n_i ; escr_port_03[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.911      ; 4.514      ;
; -1.456 ; reset_n_i ; escr_port_01[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.110      ; 3.720      ;
; -1.453 ; reset_n_i ; escr_port_02[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.203      ; 3.816      ;
; -1.445 ; reset_n_i ; escr_port_00[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.175      ; 3.796      ;
; -1.445 ; reset_n_i ; escr_port_02[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.202      ; 3.823      ;
; -1.443 ; reset_n_i ; escr_port_02[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.201      ; 3.824      ;
; -1.438 ; reset_n_i ; escr_port_1a[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.719      ; 2.347      ;
; -1.426 ; reset_n_i ; escr_port_00[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.005      ; 3.645      ;
; -1.417 ; reset_n_i ; escr_port_00[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.166      ; 3.815      ;
; -1.399 ; reset_n_i ; escr_port_01[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.959      ; 3.626      ;
; -1.393 ; reset_n_i ; escr_port_1f[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.479      ; 2.152      ;
; -1.370 ; reset_n_i ; escr_port_1c[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.003      ; 2.699      ;
; -1.364 ; reset_n_i ; escr_port_1a[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.743      ; 2.445      ;
; -1.360 ; reset_n_i ; escr_port_1a[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.736      ; 2.442      ;
; -1.359 ; reset_n_i ; escr_port_02[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.006      ; 3.713      ;
; -1.340 ; reset_n_i ; escr_port_1a[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.717      ; 2.443      ;
; -1.337 ; reset_n_i ; escr_port_1a[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.230      ; 2.959      ;
; -1.336 ; reset_n_i ; escr_port_19[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.762      ; 2.492      ;
; -1.329 ; reset_n_i ; escr_port_15[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.217      ; 1.954      ;
; -1.319 ; reset_n_i ; escr_port_02[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.009      ; 3.756      ;
; -1.315 ; reset_n_i ; escr_port_1b[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.217      ; 2.968      ;
; -1.310 ; reset_n_i ; escr_port_12[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.157      ; 1.913      ;
; -1.305 ; reset_n_i ; escr_port_19[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.762      ; 2.523      ;
; -1.291 ; reset_n_i ; escr_port_12[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.697      ; 1.472      ;
; -1.291 ; reset_n_i ; escr_port_12[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.697      ; 1.472      ;
; -1.288 ; reset_n_i ; escr_port_01[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.963      ; 3.741      ;
; -1.286 ; reset_n_i ; escr_port_1c[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.549      ; 2.329      ;
; -1.278 ; reset_n_i ; escr_port_1c[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.021      ; 2.809      ;
; -1.276 ; reset_n_i ; escr_port_1b[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.232      ; 3.022      ;
; -1.272 ; reset_n_i ; escr_port_1c[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.549      ; 2.343      ;
; -1.264 ; reset_n_i ; escr_port_02[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.029      ; 3.831      ;
; -1.264 ; reset_n_i ; escr_port_02[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.029      ; 3.831      ;
; -1.262 ; reset_n_i ; escr_port_1e[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.960      ; 2.764      ;
; -1.257 ; reset_n_i ; escr_port_02[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 5.026      ; 3.835      ;
; -1.249 ; reset_n_i ; escr_port_1a[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.959      ; 2.776      ;
; -1.248 ; reset_n_i ; escr_port_1e[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.121      ; 2.939      ;
; -1.236 ; reset_n_i ; escr_port_1b[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.602      ; 2.432      ;
; -1.228 ; reset_n_i ; escr_port_1d[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.694      ; 2.532      ;
; -1.227 ; reset_n_i ; escr_port_1b[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.598      ; 2.437      ;
; -1.224 ; reset_n_i ; escr_port_01[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.958      ; 3.800      ;
; -1.221 ; reset_n_i ; escr_port_05[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.198      ; 2.043      ;
; -1.218 ; reset_n_i ; escr_port_01[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.959      ; 3.807      ;
; -1.217 ; reset_n_i ; escr_port_1e[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.639      ; 2.488      ;
; -1.217 ; reset_n_i ; escr_port_01[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.962      ; 3.811      ;
; -1.209 ; reset_n_i ; escr_port_1c[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.690      ; 2.547      ;
; -1.202 ; reset_n_i ; escr_port_18[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.656      ; 2.520      ;
; -1.195 ; reset_n_i ; escr_port_01[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.963      ; 3.834      ;
; -1.191 ; reset_n_i ; escr_port_1f[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.481      ; 2.356      ;
; -1.170 ; reset_n_i ; escr_port_1b[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.603      ; 2.499      ;
; -1.169 ; reset_n_i ; escr_port_1b[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.602      ; 2.499      ;
; -1.168 ; reset_n_i ; escr_port_1b[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.601      ; 2.499      ;
; -1.166 ; reset_n_i ; escr_port_18[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.650      ; 2.550      ;
; -1.164 ; reset_n_i ; escr_port_1f[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.602      ; 2.504      ;
; -1.162 ; reset_n_i ; escr_port_10[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.692      ; 1.596      ;
; -1.154 ; reset_n_i ; escr_port_11[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.921      ; 1.833      ;
; -1.147 ; reset_n_i ; escr_port_13[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.293      ; 2.212      ;
; -1.139 ; reset_n_i ; escr_port_1e[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.528      ; 2.455      ;
; -1.134 ; reset_n_i ; escr_port_13[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.265      ; 2.197      ;
; -1.121 ; reset_n_i ; escr_port_10[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.093      ; 2.038      ;
; -1.119 ; reset_n_i ; escr_port_19[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.759      ; 2.706      ;
; -1.117 ; reset_n_i ; escr_port_1b[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.934      ; 2.883      ;
; -1.115 ; reset_n_i ; escr_port_18[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.522      ; 2.473      ;
; -1.115 ; reset_n_i ; escr_port_18[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.517      ; 2.468      ;
; -1.113 ; reset_n_i ; escr_port_11[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.722      ; 1.675      ;
; -1.097 ; reset_n_i ; escr_port_1f[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.106      ; 3.075      ;
; -1.096 ; reset_n_i ; escr_port_12[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.149      ; 2.119      ;
; -1.091 ; reset_n_i ; escr_port_1c[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.551      ; 2.526      ;
; -1.090 ; reset_n_i ; escr_port_14[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.857      ; 1.833      ;
; -1.086 ; reset_n_i ; escr_port_18[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.523      ; 2.503      ;
; -1.086 ; reset_n_i ; escr_port_1c[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.550      ; 2.530      ;
; -1.085 ; reset_n_i ; escr_port_18[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.522      ; 2.503      ;
; -1.069 ; reset_n_i ; escr_port_12[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.703      ; 1.700      ;
; -1.063 ; reset_n_i ; escr_port_1d[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.711      ; 2.714      ;
; -1.061 ; reset_n_i ; escr_port_1c[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.003      ; 3.008      ;
; -1.057 ; reset_n_i ; escr_port_1e[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.529      ; 2.538      ;
; -1.051 ; reset_n_i ; escr_port_18[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.515      ; 2.530      ;
; -1.047 ; reset_n_i ; escr_port_19[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 4.104      ; 3.123      ;
; -1.046 ; reset_n_i ; escr_port_11[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.899      ; 1.919      ;
; -1.041 ; reset_n_i ; escr_port_04[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.828      ; 1.853      ;
; -1.038 ; reset_n_i ; escr_port_19[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.419      ; 2.447      ;
; -1.036 ; reset_n_i ; escr_port_1e[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.529      ; 2.559      ;
; -1.034 ; reset_n_i ; escr_port_1e[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.528      ; 2.560      ;
+--------+-----------+-----------------+-------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'CLK_50MHZ'                                                                                                                                       ;
+--------+-----------+---------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                           ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -0.317 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_bit          ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.016        ; 1.596      ; 1.560      ;
; 0.175  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_buffer[2]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.502      ; 1.974      ;
; 0.175  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_buffer[1]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.502      ; 1.974      ;
; 0.175  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_buffer[5]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.502      ; 1.974      ;
; 0.175  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_buffer[4]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.502      ; 1.974      ;
; 0.175  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_buffer[6]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.502      ; 1.974      ;
; 0.180  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_buffer[0]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.502      ; 1.979      ;
; 0.180  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_buffer[3]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.502      ; 1.979      ;
; 0.180  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_buffer[7]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.502      ; 1.979      ;
; 0.271  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_bit_count[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.503      ; 2.071      ;
; 0.271  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_bit_count[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.503      ; 2.071      ;
; 0.271  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[8]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.503      ; 2.071      ;
; 0.271  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_bit_count[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.503      ; 2.071      ;
; 0.271  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_bit_count[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.503      ; 2.071      ;
; 0.287  ; reset_n_i ; deserializer:U14|y0[0]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.493      ; 2.077      ;
; 0.287  ; reset_n_i ; deserializer:U14|y0[1]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.493      ; 2.077      ;
; 0.287  ; reset_n_i ; deserializer:U14|y0[2]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.493      ; 2.077      ;
; 0.287  ; reset_n_i ; deserializer:U14|y0[3]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.493      ; 2.077      ;
; 0.287  ; reset_n_i ; deserializer:U14|y0[4]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.493      ; 2.077      ;
; 0.287  ; reset_n_i ; deserializer:U14|y0[5]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.493      ; 2.077      ;
; 0.287  ; reset_n_i ; deserializer:U14|y0[6]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.493      ; 2.077      ;
; 0.287  ; reset_n_i ; deserializer:U14|y0[7]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.493      ; 2.077      ;
; 0.287  ; reset_n_i ; deserializer:U14|b1[0]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.493      ; 2.077      ;
; 0.287  ; reset_n_i ; deserializer:U14|b1[1]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.493      ; 2.077      ;
; 0.287  ; reset_n_i ; deserializer:U14|b1[2]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.493      ; 2.077      ;
; 0.332  ; reset_n_i ; deserializer:U14|x1[0]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.496      ; 2.125      ;
; 0.332  ; reset_n_i ; deserializer:U14|x1[1]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.496      ; 2.125      ;
; 0.332  ; reset_n_i ; deserializer:U14|x1[2]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.496      ; 2.125      ;
; 0.332  ; reset_n_i ; deserializer:U14|x1[3]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.496      ; 2.125      ;
; 0.332  ; reset_n_i ; deserializer:U14|x1[4]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.496      ; 2.125      ;
; 0.332  ; reset_n_i ; deserializer:U14|x1[5]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.496      ; 2.125      ;
; 0.332  ; reset_n_i ; deserializer:U14|x1[6]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.496      ; 2.125      ;
; 0.332  ; reset_n_i ; deserializer:U14|x1[7]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.496      ; 2.125      ;
; 0.332  ; reset_n_i ; deserializer:U14|x0[0]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.496      ; 2.125      ;
; 0.332  ; reset_n_i ; deserializer:U14|x0[1]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.496      ; 2.125      ;
; 0.332  ; reset_n_i ; deserializer:U14|x0[2]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.496      ; 2.125      ;
; 0.332  ; reset_n_i ; deserializer:U14|x0[3]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.496      ; 2.125      ;
; 0.332  ; reset_n_i ; deserializer:U14|x0[4]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.496      ; 2.125      ;
; 0.332  ; reset_n_i ; deserializer:U14|x0[5]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.496      ; 2.125      ;
; 0.332  ; reset_n_i ; deserializer:U14|x0[6]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.496      ; 2.125      ;
; 0.332  ; reset_n_i ; deserializer:U14|x0[7]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.496      ; 2.125      ;
; 0.339  ; reset_n_i ; deserializer:U14|keys[10][4]                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.499      ; 2.135      ;
; 0.339  ; reset_n_i ; deserializer:U14|keys[10][3]                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.499      ; 2.135      ;
; 0.339  ; reset_n_i ; deserializer:U14|keys[11][1]                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.499      ; 2.135      ;
; 0.339  ; reset_n_i ; deserializer:U14|keys[11][0]                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.499      ; 2.135      ;
; 0.343  ; reset_n_i ; deserializer:U14|y1[0]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.496      ; 2.136      ;
; 0.343  ; reset_n_i ; deserializer:U14|y1[1]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.496      ; 2.136      ;
; 0.343  ; reset_n_i ; deserializer:U14|y1[2]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.496      ; 2.136      ;
; 0.343  ; reset_n_i ; deserializer:U14|y1[3]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.496      ; 2.136      ;
; 0.343  ; reset_n_i ; deserializer:U14|y1[4]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.496      ; 2.136      ;
; 0.343  ; reset_n_i ; deserializer:U14|y1[5]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.496      ; 2.136      ;
; 0.343  ; reset_n_i ; deserializer:U14|y1[6]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.496      ; 2.136      ;
; 0.343  ; reset_n_i ; deserializer:U14|y1[7]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.496      ; 2.136      ;
; 0.351  ; reset_n_i ; deserializer:U14|z0[0]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.516      ; 2.164      ;
; 0.351  ; reset_n_i ; deserializer:U14|z0[1]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.516      ; 2.164      ;
; 0.351  ; reset_n_i ; deserializer:U14|z0[2]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.516      ; 2.164      ;
; 0.351  ; reset_n_i ; deserializer:U14|z0[3]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.516      ; 2.164      ;
; 0.362  ; reset_n_i ; deserializer:U14|b0[2]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.499      ; 2.158      ;
; 0.362  ; reset_n_i ; deserializer:U14|b0[1]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.499      ; 2.158      ;
; 0.375  ; reset_n_i ; deserializer:U14|z1[0]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.493      ; 2.165      ;
; 0.375  ; reset_n_i ; deserializer:U14|z1[1]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.493      ; 2.165      ;
; 0.375  ; reset_n_i ; deserializer:U14|z1[2]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.493      ; 2.165      ;
; 0.375  ; reset_n_i ; deserializer:U14|z1[3]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.493      ; 2.165      ;
; 0.391  ; reset_n_i ; deserializer:U14|count[0]                         ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.502      ; 2.190      ;
; 0.391  ; reset_n_i ; deserializer:U14|count[1]                         ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.502      ; 2.190      ;
; 0.391  ; reset_n_i ; deserializer:U14|count[2]                         ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.502      ; 2.190      ;
; 0.391  ; reset_n_i ; deserializer:U14|count[3]                         ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.502      ; 2.190      ;
; 0.447  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[0]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.505      ; 2.249      ;
; 0.447  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[1]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.505      ; 2.249      ;
; 0.447  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[5]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.505      ; 2.249      ;
; 0.447  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[6]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.505      ; 2.249      ;
; 0.447  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[3]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.505      ; 2.249      ;
; 0.447  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[2]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.505      ; 2.249      ;
; 0.447  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[4]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.505      ; 2.249      ;
; 0.447  ; reset_n_i ; deserializer:U14|b0[0]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.503      ; 2.247      ;
; 0.454  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[7]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.503      ; 2.254      ;
; 0.454  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_avail        ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.503      ; 2.254      ;
; 0.622  ; reset_n_i ; deserializer:U14|keys[9][0]                       ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.499      ; 2.418      ;
; 0.622  ; reset_n_i ; deserializer:U14|keys[9][4]                       ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.499      ; 2.418      ;
; 0.622  ; reset_n_i ; deserializer:U14|keys[10][0]                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.499      ; 2.418      ;
; 0.622  ; reset_n_i ; deserializer:U14|keys[10][1]                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.499      ; 2.418      ;
; 0.622  ; reset_n_i ; deserializer:U14|keys[10][2]                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.499      ; 2.418      ;
; 0.622  ; reset_n_i ; deserializer:U14|keys[9][1]                       ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.499      ; 2.418      ;
; 0.622  ; reset_n_i ; deserializer:U14|keys[9][2]                       ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.499      ; 2.418      ;
; 0.622  ; reset_n_i ; deserializer:U14|keys[9][3]                       ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 1.499      ; 2.418      ;
+--------+-----------+---------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'U18|altpll_component|auto_generated|pll1|clk[2]'                                                                                                   ;
+-------+-----------+------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 1.881 ; reset_n_i ; port_7ffd_reg[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.088      ; 2.164      ;
; 1.881 ; reset_n_i ; port_7ffd_reg[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.088      ; 2.164      ;
; 1.881 ; reset_n_i ; port_7ffd_reg[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.088      ; 2.164      ;
; 1.955 ; reset_n_i ; port_7ffd_reg[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.097      ; 2.247      ;
; 1.955 ; reset_n_i ; port_7ffd_reg[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.097      ; 2.247      ;
; 2.066 ; reset_n_i ; port_7ffd_reg[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.107      ; 2.368      ;
; 2.223 ; reset_n_i ; port_7ffd_reg[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 2.498      ;
; 2.223 ; reset_n_i ; port_7ffd_reg[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.080      ; 2.498      ;
; 3.836 ; reset_n_i ; trdos            ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.091      ; 4.122      ;
+-------+-----------+------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'U18|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                      ;
+--------+----------------------------------+-------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node     ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 16.671 ; osd:U17|nz80cpu:u0|fetch[9]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; 0.075      ; 4.461      ;
; 17.093 ; osd:U17|nz80cpu:u0|fetch[7]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; 0.055      ; 4.863      ;
; 17.248 ; osd:U17|nz80cpu:u0|fetch[8]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; 0.054      ; 5.017      ;
; 17.374 ; osd:U17|nz80cpu:u0|fetch[6]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; 0.067      ; 5.156      ;
; 17.496 ; osd:U17|nz80cpu:u0|stage[2]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; 0.053      ; 5.264      ;
; 17.512 ; osd:U17|nz80cpu:u0|fetch[2]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; 0.053      ; 5.280      ;
; 17.538 ; osd:U17|nz80cpu:u0|stage[0]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; 0.053      ; 5.306      ;
; 17.572 ; osd:U17|nz80cpu:u0|stage[1]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; 0.053      ; 5.340      ;
; 17.704 ; osd:U17|nz80cpu:u0|fetch[1]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; 0.068      ; 5.487      ;
; 17.854 ; osd:U17|nz80cpu:u0|fetch[0]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; 0.068      ; 5.637      ;
; 17.950 ; osd:U17|nz80cpu:u0|fetch[5]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; 0.069      ; 5.734      ;
; 18.052 ; osd:U17|nz80cpu:u0|cpu_status[8] ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; 0.067      ; 5.834      ;
; 18.235 ; osd:U17|nz80cpu:u0|fetch[3]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; 0.069      ; 6.019      ;
; 18.280 ; osd:U17|nz80cpu:u0|cpu_status[9] ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; 0.067      ; 6.062      ;
; 18.402 ; osd:U17|nz80cpu:u0|cpu_status[0] ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; 0.068      ; 6.185      ;
; 18.522 ; osd:U17|nz80cpu:u0|fetch[4]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; 0.069      ; 6.306      ;
; 18.691 ; osd:U17|nz80cpu:u0|flg[2]        ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; -0.341     ; 6.065      ;
; 18.800 ; osd:U17|nz80cpu:u0|flg[10]       ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; -0.377     ; 6.138      ;
; 18.827 ; osd:U17|nz80cpu:u0|flg[6]        ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; 0.068      ; 6.610      ;
; 19.008 ; osd:U17|nz80cpu:u0|flg[14]       ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; 0.068      ; 6.791      ;
; 19.020 ; osd:U17|nz80cpu:u0|cpu_status[4] ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; 0.053      ; 6.788      ;
; 19.086 ; osd:U17|nz80cpu:u0|flg[7]        ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; 0.068      ; 6.869      ;
; 19.844 ; osd:U17|nz80cpu:u0|flg[8]        ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; 0.068      ; 7.627      ;
; 19.916 ; osd:U17|nz80cpu:u0|flg[0]        ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; 0.068      ; 7.699      ;
; 20.013 ; osd:U17|nz80cpu:u0|flg[15]       ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; -0.377     ; 7.351      ;
+--------+----------------------------------+-------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'a_i[0]'                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------+
; -0.266 ; -0.266       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_19[2]                   ;
; -0.260 ; -0.260       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_1a[7]                   ;
; -0.236 ; -0.236       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_1a[4]                   ;
; -0.220 ; -0.220       ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_19[2]|datad             ;
; -0.220 ; -0.220       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_1f[1]                   ;
; -0.214 ; -0.214       ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_1a[7]|datad             ;
; -0.202 ; -0.202       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_1d[2]                   ;
; -0.194 ; -0.194       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_1b[2]                   ;
; -0.190 ; -0.190       ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_1a[4]|datad             ;
; -0.189 ; -0.189       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_1d[1]                   ;
; -0.174 ; -0.174       ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_1f[1]|datad             ;
; -0.168 ; -0.168       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_1a[5]                   ;
; -0.168 ; -0.168       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_1a[6]                   ;
; -0.163 ; -0.163       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_01[1]                   ;
; -0.163 ; -0.163       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_01[4]                   ;
; -0.163 ; -0.163       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_01[5]                   ;
; -0.163 ; -0.163       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_01[6]                   ;
; -0.163 ; -0.163       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_01[7]                   ;
; -0.163 ; -0.163       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_19[5]                   ;
; -0.162 ; -0.162       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_01[2]                   ;
; -0.162 ; -0.162       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_01[3]                   ;
; -0.161 ; -0.161       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_1f[3]                   ;
; -0.160 ; -0.160       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_1b[1]                   ;
; -0.156 ; -0.156       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_1c[2]                   ;
; -0.156 ; -0.156       ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_1d[2]|datad             ;
; -0.152 ; -0.152       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_18[4]                   ;
; -0.152 ; -0.152       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_18[6]                   ;
; -0.152 ; -0.152       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_1c[4]                   ;
; -0.151 ; -0.151       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_18[2]                   ;
; -0.151 ; -0.151       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_1c[5]                   ;
; -0.148 ; -0.148       ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_1b[2]|datad             ;
; -0.148 ; -0.148       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_1e[7]                   ;
; -0.146 ; -0.146       ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_1a[5]|datac             ;
; -0.146 ; -0.146       ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_1a[6]|datac             ;
; -0.145 ; -0.145       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_00[6]                   ;
; -0.144 ; -0.144       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_1a[0]                   ;
; -0.143 ; -0.143       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_1a[2]                   ;
; -0.143 ; -0.143       ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_1d[1]|datad             ;
; -0.141 ; -0.141       ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_19[5]|datac             ;
; -0.139 ; -0.139       ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_1f[3]|datac             ;
; -0.135 ; -0.135       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_01[0]                   ;
; -0.127 ; -0.127       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_1e[4]                   ;
; -0.125 ; -0.125       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_00[5]                   ;
; -0.124 ; -0.124       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_00[4]                   ;
; -0.123 ; -0.123       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_00[0]                   ;
; -0.120 ; -0.120       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_00[1]                   ;
; -0.117 ; -0.117       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_00[2]                   ;
; -0.117 ; -0.117       ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_01[1]|datad             ;
; -0.117 ; -0.117       ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_01[4]|datad             ;
; -0.117 ; -0.117       ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_01[5]|datad             ;
; -0.117 ; -0.117       ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_01[6]|datad             ;
; -0.117 ; -0.117       ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_01[7]|datad             ;
; -0.116 ; -0.116       ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_01[2]|datad             ;
; -0.116 ; -0.116       ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_01[3]|datad             ;
; -0.114 ; -0.114       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_00[7]                   ;
; -0.114 ; -0.114       ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_1b[1]|datad             ;
; -0.113 ; -0.113       ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_01[0]|datac             ;
; -0.112 ; -0.112       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_19[1]                   ;
; -0.111 ; -0.111       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_00[3]                   ;
; -0.110 ; -0.110       ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_1c[2]|datad             ;
; -0.110 ; -0.110       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_1c[6]                   ;
; -0.110 ; -0.110       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_1f[6]                   ;
; -0.108 ; -0.108       ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_00[2]|datab             ;
; -0.108 ; -0.108       ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_00[3]|datab             ;
; -0.106 ; -0.106       ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_18[4]|datad             ;
; -0.106 ; -0.106       ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_18[6]|datad             ;
; -0.106 ; -0.106       ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_1c[4]|datad             ;
; -0.105 ; -0.105       ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_18[2]|datad             ;
; -0.105 ; -0.105       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_19[0]                   ;
; -0.105 ; -0.105       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_19[6]                   ;
; -0.105 ; -0.105       ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_1c[5]|datad             ;
; -0.105 ; -0.105       ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_1e[4]|datac             ;
; -0.103 ; -0.103       ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_00[5]|datac             ;
; -0.103 ; -0.103       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_03[1]                   ;
; -0.103 ; -0.103       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_03[4]                   ;
; -0.103 ; -0.103       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_1b[3]                   ;
; -0.102 ; -0.102       ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_00[4]|datac             ;
; -0.102 ; -0.102       ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_1e[7]|datad             ;
; -0.101 ; -0.101       ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_00[0]|datac             ;
; -0.100 ; -0.100       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_02[0]                   ;
; -0.100 ; -0.100       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_02[1]                   ;
; -0.099 ; -0.099       ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_00[6]|datad             ;
; -0.098 ; -0.098       ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_00[1]|datac             ;
; -0.098 ; -0.098       ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_1a[0]|datad             ;
; -0.097 ; -0.097       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_02[5]                   ;
; -0.097 ; -0.097       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_02[6]                   ;
; -0.097 ; -0.097       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_02[7]                   ;
; -0.097 ; -0.097       ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_1a[2]|datad             ;
; -0.096 ; -0.096       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_03[0]                   ;
; -0.096 ; -0.096       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_03[2]                   ;
; -0.095 ; -0.095       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_03[3]                   ;
; -0.095 ; -0.095       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_03[5]                   ;
; -0.095 ; -0.095       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_03[6]                   ;
; -0.095 ; -0.095       ; 0.000          ; Low Pulse Width  ; a_i[0] ; Fall       ; escr_port_03[7]                   ;
; -0.092 ; -0.092       ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_00[7]|datac             ;
; -0.092 ; -0.092       ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_01[0]~0clkctrl|inclk[0] ;
; -0.092 ; -0.092       ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_01[0]~0clkctrl|outclk   ;
; -0.090 ; -0.090       ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_19[1]|datac             ;
; -0.089 ; -0.089       ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_19[0]|datac             ;
; -0.089 ; -0.089       ; 0.000          ; High Pulse Width ; a_i[0] ; Rise       ; escr_port_19[6]|datac             ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'U1|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                               ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                                                                                          ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+
; 3.682 ; 3.898        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|mod5[0]                                                                                                 ;
; 3.682 ; 3.898        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|mod5[1]                                                                                                 ;
; 3.682 ; 3.898        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|mod5[2]                                                                                                 ;
; 3.682 ; 3.898        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[7]                                                                                              ;
; 3.682 ; 3.898        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[8]                                                                                              ;
; 3.682 ; 3.898        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[9]                                                                                              ;
; 3.683 ; 3.899        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[1]                                                                                              ;
; 3.683 ; 3.899        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[3]                                                                                              ;
; 3.683 ; 3.899        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[5]                                                                                              ;
; 3.683 ; 3.899        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[0]                                                                                              ;
; 3.683 ; 3.899        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[2]                                                                                              ;
; 3.683 ; 3.899        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[4]                                                                                              ;
; 3.683 ; 3.899        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[6]                                                                                              ;
; 3.683 ; 3.899        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[8]                                                                                              ;
; 3.683 ; 3.899        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[9]                                                                                              ;
; 3.685 ; 3.901        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[0]                                                                                              ;
; 3.685 ; 3.901        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[2]                                                                                              ;
; 3.685 ; 3.901        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[4]                                                                                              ;
; 3.685 ; 3.901        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[6]                                                                                              ;
; 3.685 ; 3.901        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[1]                                                                                              ;
; 3.685 ; 3.901        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[3]                                                                                              ;
; 3.685 ; 3.901        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[5]                                                                                              ;
; 3.685 ; 3.901        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[7]                                                                                              ;
; 3.685 ; 3.901        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[9]                                                                                              ;
; 3.685 ; 3.901        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[8]                                                                                              ;
; 3.686 ; 3.902        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[0]                                                                                              ;
; 3.686 ; 3.902        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[1]                                                                                              ;
; 3.686 ; 3.902        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[2]                                                                                              ;
; 3.686 ; 3.902        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[3]                                                                                              ;
; 3.686 ; 3.902        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[4]                                                                                              ;
; 3.686 ; 3.902        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[5]                                                                                              ;
; 3.686 ; 3.902        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[6]                                                                                              ;
; 3.686 ; 3.902        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[7]                                                                                              ;
; 3.809 ; 3.959        ; 0.150          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[2]~DFFHI ;
; 3.809 ; 3.959        ; 0.150          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[3]~DFFHI ;
; 3.810 ; 3.960        ; 0.150          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[0]~DFFHI ;
; 3.810 ; 3.960        ; 0.150          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[1]~DFFHI ;
; 3.810 ; 3.960        ; 0.150          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[2]~DFFLO ;
; 3.810 ; 3.960        ; 0.150          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[3]~DFFLO ;
; 3.810 ; 3.960        ; 0.150          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[4]~DFFHI ;
; 3.810 ; 3.960        ; 0.150          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[5]~DFFHI ;
; 3.810 ; 3.960        ; 0.150          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[6]~DFFHI ;
; 3.810 ; 3.960        ; 0.150          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[7]~DFFHI ;
; 3.811 ; 3.961        ; 0.150          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[0]~DFFLO ;
; 3.811 ; 3.961        ; 0.150          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[1]~DFFLO ;
; 3.811 ; 3.961        ; 0.150          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[4]~DFFLO ;
; 3.811 ; 3.961        ; 0.150          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[5]~DFFLO ;
; 3.811 ; 3.961        ; 0.150          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[6]~DFFLO ;
; 3.811 ; 3.961        ; 0.150          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[7]~DFFLO ;
; 3.820 ; 3.975        ; 0.155          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[0]~DFFLO ;
; 3.820 ; 3.975        ; 0.155          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[1]~DFFLO ;
; 3.820 ; 3.975        ; 0.155          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[2]~DFFLO ;
; 3.820 ; 3.975        ; 0.155          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[3]~DFFLO ;
; 3.820 ; 3.975        ; 0.155          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[4]~DFFLO ;
; 3.820 ; 3.975        ; 0.155          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[5]~DFFLO ;
; 3.820 ; 3.975        ; 0.155          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[6]~DFFLO ;
; 3.820 ; 3.975        ; 0.155          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[7]~DFFLO ;
; 3.821 ; 3.976        ; 0.155          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[0]~DFFHI ;
; 3.821 ; 3.976        ; 0.155          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[1]~DFFHI ;
; 3.821 ; 3.976        ; 0.155          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[2]~DFFHI ;
; 3.821 ; 3.976        ; 0.155          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[3]~DFFHI ;
; 3.821 ; 3.976        ; 0.155          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[4]~DFFHI ;
; 3.821 ; 3.976        ; 0.155          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[5]~DFFHI ;
; 3.821 ; 3.976        ; 0.155          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[6]~DFFHI ;
; 3.821 ; 3.976        ; 0.155          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[7]~DFFHI ;
; 3.846 ; 4.030        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[0]                                                                                              ;
; 3.846 ; 4.030        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[1]                                                                                              ;
; 3.846 ; 4.030        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[2]                                                                                              ;
; 3.846 ; 4.030        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[3]                                                                                              ;
; 3.846 ; 4.030        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[4]                                                                                              ;
; 3.846 ; 4.030        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[5]                                                                                              ;
; 3.846 ; 4.030        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[6]                                                                                              ;
; 3.846 ; 4.030        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[7]                                                                                              ;
; 3.848 ; 4.032        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[0]                                                                                              ;
; 3.848 ; 4.032        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[2]                                                                                              ;
; 3.848 ; 4.032        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[4]                                                                                              ;
; 3.848 ; 4.032        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[6]                                                                                              ;
; 3.848 ; 4.032        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[1]                                                                                              ;
; 3.848 ; 4.032        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[3]                                                                                              ;
; 3.848 ; 4.032        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[5]                                                                                              ;
; 3.848 ; 4.032        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[7]                                                                                              ;
; 3.848 ; 4.032        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[9]                                                                                              ;
; 3.848 ; 4.032        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[8]                                                                                              ;
; 3.849 ; 4.033        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|mod5[0]                                                                                                 ;
; 3.849 ; 4.033        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|mod5[1]                                                                                                 ;
; 3.849 ; 4.033        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|mod5[2]                                                                                                 ;
; 3.850 ; 4.034        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[1]                                                                                              ;
; 3.850 ; 4.034        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[3]                                                                                              ;
; 3.850 ; 4.034        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[5]                                                                                              ;
; 3.850 ; 4.034        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[7]                                                                                              ;
; 3.850 ; 4.034        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[8]                                                                                              ;
; 3.850 ; 4.034        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[9]                                                                                              ;
; 3.850 ; 4.034        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[0]                                                                                              ;
; 3.850 ; 4.034        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[2]                                                                                              ;
; 3.850 ; 4.034        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[4]                                                                                              ;
; 3.850 ; 4.034        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[6]                                                                                              ;
; 3.850 ; 4.034        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[8]                                                                                              ;
; 3.850 ; 4.034        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[9]                                                                                              ;
; 3.933 ; 3.933        ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; U1|altpll_component|auto_generated|clk[1]~clkctrl|inclk[0]                                                      ;
; 3.933 ; 3.933        ; 0.000          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; U1|altpll_component|auto_generated|clk[1]~clkctrl|outclk                                                        ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'U18|altpll_component|auto_generated|pll1|clk[2]'                                                                                                                                             ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                                                        ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------+
; 4.124 ; 4.340        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_a_i[12]                                                                                                   ;
; 4.129 ; 4.345        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_d_i[7]                                                                                                    ;
; 4.131 ; 4.347        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; m1_n_i                                                                                                        ;
; 4.131 ; 4.347        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_m1_n_i                                                                                                    ;
; 4.136 ; 4.352        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_rfsh_n_i                                                                                                  ;
; 4.136 ; 4.352        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; rfsh_n_i                                                                                                      ;
; 4.137 ; 4.353        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; a_i[0]                                                                                                        ;
; 4.137 ; 4.353        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; key[7]                                                                                                        ;
; 4.137 ; 4.353        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_a_i[0]                                                                                                    ;
; 4.140 ; 4.356        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; kb_fn[1]                                                                                                      ;
; 4.140 ; 4.356        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; key[1]                                                                                                        ;
; 4.140 ; 4.356        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; key[2]                                                                                                        ;
; 4.140 ; 4.356        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; key[3]                                                                                                        ;
; 4.140 ; 4.356        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; key[4]                                                                                                        ;
; 4.140 ; 4.356        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; key[5]                                                                                                        ;
; 4.140 ; 4.356        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; key[8]                                                                                                        ;
; 4.142 ; 4.358        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_a_i[4]                                                                                                    ;
; 4.181 ; 4.397        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; a_i[14]                                                                                                       ;
; 4.181 ; 4.397        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; a_i[15]                                                                                                       ;
; 4.181 ; 4.397        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; iorq_n_i                                                                                                      ;
; 4.181 ; 4.397        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; key[10]                                                                                                       ;
; 4.181 ; 4.397        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; key[11]                                                                                                       ;
; 4.181 ; 4.397        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; key[12]                                                                                                       ;
; 4.181 ; 4.397        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; key[9]                                                                                                        ;
; 4.181 ; 4.397        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; mreq_n_i                                                                                                      ;
; 4.181 ; 4.397        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; rd_n_i                                                                                                        ;
; 4.181 ; 4.397        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_a_i[14]                                                                                                   ;
; 4.181 ; 4.397        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_iorq_n_i                                                                                                  ;
; 4.181 ; 4.397        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_wr_n_i                                                                                                    ;
; 4.181 ; 4.397        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; wr_n_i                                                                                                        ;
; 4.182 ; 4.398        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; a_i[12]                                                                                                       ;
; 4.182 ; 4.398        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; a_i[13]                                                                                                       ;
; 4.182 ; 4.398        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; a_i[4]                                                                                                        ;
; 4.182 ; 4.398        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; a_i[6]                                                                                                        ;
; 4.182 ; 4.398        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; kb_fn[5]                                                                                                      ;
; 4.182 ; 4.398        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; kb_fn[6]                                                                                                      ;
; 4.182 ; 4.398        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; kb_fn[7]                                                                                                      ;
; 4.182 ; 4.398        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; key[6]                                                                                                        ;
; 4.182 ; 4.398        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_a_i[6]                                                                                                    ;
; 4.183 ; 4.399        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; a_i[5]                                                                                                        ;
; 4.183 ; 4.399        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; a_i[7]                                                                                                        ;
; 4.183 ; 4.399        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; port_7ffd_reg[4]                                                                                              ;
; 4.183 ; 4.399        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; port_7ffd_reg[5]                                                                                              ;
; 4.183 ; 4.399        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; port_7ffd_reg[6]                                                                                              ;
; 4.183 ; 4.399        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; port_7ffd_reg[7]                                                                                              ;
; 4.183 ; 4.399        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_a_i[3]                                                                                                    ;
; 4.183 ; 4.399        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_a_i[7]                                                                                                    ;
; 4.183 ; 4.399        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_d_i[2]                                                                                                    ;
; 4.184 ; 4.400        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; a_i[10]                                                                                                       ;
; 4.184 ; 4.400        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; a_i[1]                                                                                                        ;
; 4.184 ; 4.400        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; a_i[2]                                                                                                        ;
; 4.184 ; 4.400        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; a_i[8]                                                                                                        ;
; 4.184 ; 4.400        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; a_i[9]                                                                                                        ;
; 4.184 ; 4.400        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; d_i[0]                                                                                                        ;
; 4.184 ; 4.400        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; d_i[1]                                                                                                        ;
; 4.184 ; 4.400        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; port_7ffd_reg[1]                                                                                              ;
; 4.184 ; 4.400        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; port_7ffd_reg[3]                                                                                              ;
; 4.184 ; 4.400        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; port_xxfe_reg[0]                                                                                              ;
; 4.184 ; 4.400        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; port_xxfe_reg[1]                                                                                              ;
; 4.184 ; 4.400        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; port_xxfe_reg[2]                                                                                              ;
; 4.184 ; 4.400        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_a_i[1]                                                                                                    ;
; 4.184 ; 4.400        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_a_i[2]                                                                                                    ;
; 4.184 ; 4.400        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_a_i[5]                                                                                                    ;
; 4.184 ; 4.400        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_a_i[8]                                                                                                    ;
; 4.184 ; 4.400        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_a_i[9]                                                                                                    ;
; 4.184 ; 4.400        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_d_i[0]                                                                                                    ;
; 4.184 ; 4.400        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_d_i[1]                                                                                                    ;
; 4.184 ; 4.400        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_mreq_n_i                                                                                                  ;
; 4.184 ; 4.400        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_rd_n_i                                                                                                    ;
; 4.184 ; 4.414        ; 0.230          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a8~porta_address_reg0        ;
; 4.184 ; 4.414        ; 0.230          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a8~porta_we_reg              ;
; 4.185 ; 4.401        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; a_i[11]                                                                                                       ;
; 4.185 ; 4.401        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; a_i[3]                                                                                                        ;
; 4.185 ; 4.401        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; d_i[2]                                                                                                        ;
; 4.185 ; 4.401        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; d_i[4]                                                                                                        ;
; 4.185 ; 4.401        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; d_i[5]                                                                                                        ;
; 4.185 ; 4.401        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; d_i[6]                                                                                                        ;
; 4.185 ; 4.401        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; d_i[7]                                                                                                        ;
; 4.185 ; 4.401        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_d_i[4]                                                                                                    ;
; 4.185 ; 4.401        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_d_i[5]                                                                                                    ;
; 4.185 ; 4.401        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_d_i[6]                                                                                                    ;
; 4.185 ; 4.401        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reg_reset_n_i                                                                                                 ;
; 4.185 ; 4.401        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; reset_n_i                                                                                                     ;
; 4.185 ; 4.401        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; trdos                                                                                                         ;
; 4.185 ; 4.415        ; 0.230          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a0~porta_address_reg0        ;
; 4.185 ; 4.415        ; 0.230          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a0~porta_we_reg              ;
; 4.185 ; 4.415        ; 0.230          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a3~porta_address_reg0        ;
; 4.185 ; 4.415        ; 0.230          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a3~porta_we_reg              ;
; 4.185 ; 4.415        ; 0.230          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a9~porta_address_reg0        ;
; 4.185 ; 4.415        ; 0.230          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a9~porta_we_reg              ;
; 4.185 ; 4.415        ; 0.230          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a18~porta_address_reg0 ;
; 4.185 ; 4.415        ; 0.230          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a18~porta_we_reg       ;
; 4.186 ; 4.402        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; d_i[3]                                                                                                        ;
; 4.186 ; 4.402        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; port_7ffd_reg[0]                                                                                              ;
; 4.186 ; 4.402        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; port_7ffd_reg[2]                                                                                              ;
; 4.186 ; 4.402        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; port_xxfe_reg[3]                                                                                              ;
; 4.186 ; 4.402        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; port_xxfe_reg[4]                                                                                              ;
; 4.186 ; 4.402        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; port_xxfe_reg[5]                                                                                              ;
; 4.186 ; 4.402        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; port_xxfe_reg[6]                                                                                              ;
; 4.186 ; 4.402        ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; port_xxfe_reg[7]                                                                                              ;
+-------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'U1|altpll_component|auto_generated|pll1|clk[2]'                                                     ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------+
; 5.613 ; 5.829        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; st[0]                 ;
; 5.613 ; 5.829        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; st[1]                 ;
; 5.626 ; 5.842        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; sdram:U7|data_reg[0]  ;
; 5.626 ; 5.842        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; sdram:U7|data_reg[1]  ;
; 5.626 ; 5.842        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; sdram:U7|data_reg[2]  ;
; 5.626 ; 5.842        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; sdram:U7|data_reg[3]  ;
; 5.626 ; 5.842        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; sdram:U7|data_reg[4]  ;
; 5.626 ; 5.842        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; sdram:U7|data_reg[5]  ;
; 5.626 ; 5.842        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; sdram:U7|data_reg[6]  ;
; 5.627 ; 5.843        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; sdr_rd                ;
; 5.627 ; 5.843        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; sdr_wr                ;
; 5.665 ; 5.849        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_a[0]     ;
; 5.665 ; 5.849        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_a[1]     ;
; 5.665 ; 5.849        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_a[2]     ;
; 5.665 ; 5.849        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_a[3]     ;
; 5.665 ; 5.849        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_a[4]     ;
; 5.665 ; 5.849        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_a[5]     ;
; 5.665 ; 5.849        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_a[6]     ;
; 5.665 ; 5.849        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_a[7]     ;
; 5.665 ; 5.849        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_a[8]     ;
; 5.665 ; 5.849        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_a[9]     ;
; 5.666 ; 5.850        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|data[5]      ;
; 5.666 ; 5.850        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|data[6]      ;
; 5.667 ; 5.851        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|address[7]   ;
; 5.667 ; 5.851        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|address[9]   ;
; 5.668 ; 5.852        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|data[1]      ;
; 5.668 ; 5.852        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|data[4]      ;
; 5.668 ; 5.852        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|data[7]      ;
; 5.669 ; 5.853        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|address[4]   ;
; 5.670 ; 5.886        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; sdr_rfsh              ;
; 5.670 ; 5.886        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; sdram:U7|data_reg[7]  ;
; 5.671 ; 5.855        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|data[0]      ;
; 5.671 ; 5.855        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|data[2]      ;
; 5.671 ; 5.855        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|data[3]      ;
; 5.673 ; 5.857        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|address[1]   ;
; 5.673 ; 5.857        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|address[2]   ;
; 5.673 ; 5.857        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|address[8]   ;
; 5.676 ; 5.860        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_ba[0]    ;
; 5.713 ; 5.897        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|address[0]   ;
; 5.713 ; 5.897        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|address[3]   ;
; 5.715 ; 5.899        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_ba[1]    ;
; 5.716 ; 5.900        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|idle1        ;
; 5.716 ; 5.900        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_cmd[0]   ;
; 5.716 ; 5.900        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[0]~en ;
; 5.716 ; 5.900        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[1]    ;
; 5.716 ; 5.900        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[1]~en ;
; 5.716 ; 5.900        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[2]~en ;
; 5.716 ; 5.900        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[3]~en ;
; 5.716 ; 5.900        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[4]    ;
; 5.716 ; 5.900        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[4]~en ;
; 5.716 ; 5.900        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[5]~en ;
; 5.716 ; 5.900        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[6]~en ;
; 5.716 ; 5.900        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[7]~en ;
; 5.716 ; 5.900        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|state[0]     ;
; 5.716 ; 5.900        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|state[1]     ;
; 5.716 ; 5.900        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|state[2]     ;
; 5.716 ; 5.900        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|state[3]     ;
; 5.716 ; 5.900        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|state[4]     ;
; 5.717 ; 5.901        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_a[11]    ;
; 5.717 ; 5.901        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_a[12]    ;
; 5.717 ; 5.901        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dqm      ;
; 5.718 ; 5.902        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|address[5]   ;
; 5.718 ; 5.902        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_a[10]    ;
; 5.718 ; 5.902        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_cmd[1]   ;
; 5.718 ; 5.902        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_cmd[2]   ;
; 5.718 ; 5.902        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[0]    ;
; 5.718 ; 5.902        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[2]    ;
; 5.718 ; 5.902        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[3]    ;
; 5.718 ; 5.902        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[5]    ;
; 5.718 ; 5.902        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[6]    ;
; 5.718 ; 5.902        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[7]    ;
; 5.719 ; 5.903        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|address[6]   ;
; 5.782 ; 5.998        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|address[6]   ;
; 5.782 ; 5.998        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[0]    ;
; 5.782 ; 5.998        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[2]    ;
; 5.782 ; 5.998        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[3]    ;
; 5.782 ; 5.998        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[5]    ;
; 5.782 ; 5.998        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[6]    ;
; 5.782 ; 5.998        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[7]    ;
; 5.783 ; 5.999        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|address[5]   ;
; 5.783 ; 5.999        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_a[10]    ;
; 5.783 ; 5.999        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_a[11]    ;
; 5.783 ; 5.999        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_a[12]    ;
; 5.783 ; 5.999        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_cmd[1]   ;
; 5.783 ; 5.999        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_cmd[2]   ;
; 5.783 ; 5.999        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dqm      ;
; 5.784 ; 6.000        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|idle1        ;
; 5.784 ; 6.000        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_ba[1]    ;
; 5.784 ; 6.000        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_cmd[0]   ;
; 5.784 ; 6.000        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[0]~en ;
; 5.784 ; 6.000        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[1]    ;
; 5.784 ; 6.000        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[1]~en ;
; 5.784 ; 6.000        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[2]~en ;
; 5.784 ; 6.000        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[3]~en ;
; 5.784 ; 6.000        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[4]    ;
; 5.784 ; 6.000        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[4]~en ;
; 5.784 ; 6.000        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[5]~en ;
; 5.784 ; 6.000        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[6]~en ;
; 5.784 ; 6.000        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[7]~en ;
; 5.784 ; 6.000        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|state[0]     ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK_50MHZ'                                                                                 ;
+-------+--------------+----------------+------------------+-----------+------------+---------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                            ;
+-------+--------------+----------------+------------------+-----------+------------+---------------------------------------------------+
; 9.705 ; 9.921        ; 0.216          ; High Pulse Width ; CLK_50MHZ ; Fall       ; deserializer:U14|receiver:inst_rx|rx_bit          ;
; 9.751 ; 9.935        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|device_id[0]                     ;
; 9.751 ; 9.935        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|device_id[1]                     ;
; 9.751 ; 9.935        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|device_id[2]                     ;
; 9.751 ; 9.935        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|device_id[3]                     ;
; 9.751 ; 9.935        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|device_id[4]                     ;
; 9.751 ; 9.935        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|device_id[5]                     ;
; 9.751 ; 9.935        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|device_id[6]                     ;
; 9.751 ; 9.935        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|device_id[7]                     ;
; 9.751 ; 9.935        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|keys[10][0]                      ;
; 9.751 ; 9.935        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|keys[10][1]                      ;
; 9.751 ; 9.935        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|keys[10][2]                      ;
; 9.751 ; 9.935        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|keys[9][0]                       ;
; 9.751 ; 9.935        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|keys[9][1]                       ;
; 9.751 ; 9.935        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|keys[9][2]                       ;
; 9.751 ; 9.935        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|keys[9][3]                       ;
; 9.751 ; 9.935        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|keys[9][4]                       ;
; 9.751 ; 9.935        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_bit_count[0] ;
; 9.751 ; 9.935        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_bit_count[1] ;
; 9.751 ; 9.935        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_bit_count[2] ;
; 9.751 ; 9.935        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_bit_count[3] ;
; 9.751 ; 9.935        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_buffer[0]    ;
; 9.751 ; 9.935        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_buffer[1]    ;
; 9.751 ; 9.935        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_buffer[2]    ;
; 9.751 ; 9.935        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_buffer[3]    ;
; 9.751 ; 9.935        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_buffer[4]    ;
; 9.751 ; 9.935        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_buffer[5]    ;
; 9.751 ; 9.935        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_buffer[6]    ;
; 9.751 ; 9.935        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_buffer[7]    ;
; 9.751 ; 9.935        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_count[8]     ;
; 9.751 ; 9.935        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_shift_reg[0] ;
; 9.751 ; 9.935        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_shift_reg[1] ;
; 9.751 ; 9.935        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_shift_reg[2] ;
; 9.751 ; 9.935        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_shift_reg[3] ;
; 9.751 ; 9.935        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_shift_reg[4] ;
; 9.751 ; 9.935        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_shift_reg[5] ;
; 9.751 ; 9.935        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_shift_reg[6] ;
; 9.751 ; 9.935        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_shift_reg[7] ;
; 9.752 ; 9.936        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|b1[0]                            ;
; 9.752 ; 9.936        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|b1[1]                            ;
; 9.752 ; 9.936        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|b1[2]                            ;
; 9.752 ; 9.936        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_avail        ;
; 9.752 ; 9.936        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_count[0]     ;
; 9.752 ; 9.936        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_count[1]     ;
; 9.752 ; 9.936        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_count[2]     ;
; 9.752 ; 9.936        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_count[3]     ;
; 9.752 ; 9.936        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_count[4]     ;
; 9.752 ; 9.936        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_count[5]     ;
; 9.752 ; 9.936        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_count[6]     ;
; 9.752 ; 9.936        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_count[7]     ;
; 9.752 ; 9.936        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|y0[0]                            ;
; 9.752 ; 9.936        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|y0[1]                            ;
; 9.752 ; 9.936        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|y0[2]                            ;
; 9.752 ; 9.936        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|y0[3]                            ;
; 9.752 ; 9.936        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|y0[4]                            ;
; 9.752 ; 9.936        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|y0[5]                            ;
; 9.752 ; 9.936        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|y0[6]                            ;
; 9.752 ; 9.936        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|y0[7]                            ;
; 9.752 ; 9.936        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|z1[0]                            ;
; 9.752 ; 9.936        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|z1[1]                            ;
; 9.752 ; 9.936        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|z1[2]                            ;
; 9.752 ; 9.936        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|z1[3]                            ;
; 9.753 ; 9.937        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|b0[0]                            ;
; 9.753 ; 9.937        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|count[0]                         ;
; 9.753 ; 9.937        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|count[1]                         ;
; 9.753 ; 9.937        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|count[2]                         ;
; 9.753 ; 9.937        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|count[3]                         ;
; 9.753 ; 9.937        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|x0[0]                            ;
; 9.753 ; 9.937        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|x0[1]                            ;
; 9.753 ; 9.937        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|x0[2]                            ;
; 9.753 ; 9.937        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|x0[3]                            ;
; 9.753 ; 9.937        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|x0[4]                            ;
; 9.753 ; 9.937        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|x0[5]                            ;
; 9.753 ; 9.937        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|x0[6]                            ;
; 9.753 ; 9.937        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|x0[7]                            ;
; 9.753 ; 9.937        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|x1[0]                            ;
; 9.753 ; 9.937        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|x1[1]                            ;
; 9.753 ; 9.937        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|x1[2]                            ;
; 9.753 ; 9.937        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|x1[3]                            ;
; 9.753 ; 9.937        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|x1[4]                            ;
; 9.753 ; 9.937        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|x1[5]                            ;
; 9.753 ; 9.937        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|x1[6]                            ;
; 9.753 ; 9.937        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|x1[7]                            ;
; 9.753 ; 9.937        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|y1[0]                            ;
; 9.753 ; 9.937        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|y1[1]                            ;
; 9.753 ; 9.937        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|y1[2]                            ;
; 9.753 ; 9.937        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|y1[3]                            ;
; 9.753 ; 9.937        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|y1[4]                            ;
; 9.753 ; 9.937        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|y1[5]                            ;
; 9.753 ; 9.937        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|y1[6]                            ;
; 9.753 ; 9.937        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|y1[7]                            ;
; 9.754 ; 9.938        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|z0[0]                            ;
; 9.754 ; 9.938        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|z0[1]                            ;
; 9.754 ; 9.938        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|z0[2]                            ;
; 9.754 ; 9.938        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|z0[3]                            ;
; 9.755 ; 9.939        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|b0[1]                            ;
; 9.755 ; 9.939        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|b0[2]                            ;
; 9.755 ; 9.939        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|keys[10][3]                      ;
; 9.755 ; 9.939        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|keys[10][4]                      ;
; 9.755 ; 9.939        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|keys[11][0]                      ;
+-------+--------------+----------------+------------------+-----------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'U18|altpll_component|auto_generated|pll1|clk[0]'                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+----------------------------------+
; 12.165 ; 12.381       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:U17|reg_0[0]                 ;
; 12.165 ; 12.381       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:U17|reg_0[1]                 ;
; 12.165 ; 12.381       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:U17|reg_0[4]                 ;
; 12.165 ; 12.381       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:U17|reg_0[7]                 ;
; 12.166 ; 12.382       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:U17|reg_0[2]                 ;
; 12.166 ; 12.382       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:U17|reg_0[6]                 ;
; 12.171 ; 12.387       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:U17|reg_0[5]                 ;
; 12.173 ; 12.389       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:U17|reg_0[3]                 ;
; 12.208 ; 12.392       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_i[4]      ;
; 12.209 ; 12.393       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|cpu_status[1] ;
; 12.209 ; 12.393       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_ix[10]    ;
; 12.210 ; 12.394       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_tmpSP[10] ;
; 12.210 ; 12.394       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_tmpSP[11] ;
; 12.210 ; 12.394       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_tmpSP[12] ;
; 12.210 ; 12.394       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_tmpSP[14] ;
; 12.210 ; 12.394       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_tmpSP[15] ;
; 12.210 ; 12.394       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_tmpSP[8]  ;
; 12.210 ; 12.394       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_tmpSP[9]  ;
; 12.211 ; 12.395       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|cpu_status[5] ;
; 12.211 ; 12.395       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|flg[10]       ;
; 12.211 ; 12.395       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|flg[12]       ;
; 12.211 ; 12.395       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|flg[15]       ;
; 12.211 ; 12.395       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_zero[4]   ;
; 12.211 ; 12.395       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_zero[8]   ;
; 12.212 ; 12.396       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|cpu_status[6] ;
; 12.212 ; 12.396       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|cpu_status[7] ;
; 12.212 ; 12.396       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|pc[0]         ;
; 12.212 ; 12.396       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|pc[10]        ;
; 12.212 ; 12.396       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|pc[11]        ;
; 12.212 ; 12.396       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|pc[12]        ;
; 12.212 ; 12.396       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|pc[2]         ;
; 12.212 ; 12.396       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|pc[8]         ;
; 12.212 ; 12.396       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_hl1[3]    ;
; 12.212 ; 12.396       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_hl1[5]    ;
; 12.212 ; 12.396       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_hl1[6]    ;
; 12.212 ; 12.396       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_iy[11]    ;
; 12.212 ; 12.396       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_iy[13]    ;
; 12.212 ; 12.396       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_iy[14]    ;
; 12.212 ; 12.396       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_iy[15]    ;
; 12.212 ; 12.396       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_iy[4]     ;
; 12.212 ; 12.396       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_iy[8]     ;
; 12.212 ; 12.396       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_iy[9]     ;
; 12.213 ; 12.397       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_af1[10]   ;
; 12.213 ; 12.397       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_af1[11]   ;
; 12.213 ; 12.397       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_af1[12]   ;
; 12.213 ; 12.397       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_af1[13]   ;
; 12.213 ; 12.397       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_af1[14]   ;
; 12.213 ; 12.397       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_af1[15]   ;
; 12.213 ; 12.397       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_af1[8]    ;
; 12.213 ; 12.397       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_af1[9]    ;
; 12.213 ; 12.397       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc1[0]    ;
; 12.213 ; 12.397       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc1[12]   ;
; 12.213 ; 12.397       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc1[1]    ;
; 12.213 ; 12.397       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc1[2]    ;
; 12.213 ; 12.397       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc1[3]    ;
; 12.213 ; 12.397       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc1[4]    ;
; 12.213 ; 12.397       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc1[5]    ;
; 12.213 ; 12.397       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc1[6]    ;
; 12.213 ; 12.397       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc1[7]    ;
; 12.213 ; 12.397       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_de1[0]    ;
; 12.213 ; 12.397       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_de1[2]    ;
; 12.213 ; 12.397       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_de1[3]    ;
; 12.213 ; 12.397       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_de1[4]    ;
; 12.213 ; 12.397       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_de1[5]    ;
; 12.213 ; 12.397       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_de1[7]    ;
; 12.213 ; 12.397       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_iy[0]     ;
; 12.213 ; 12.397       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_iy[1]     ;
; 12.213 ; 12.397       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_iy[2]     ;
; 12.213 ; 12.397       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_iy[3]     ;
; 12.213 ; 12.397       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_iy[5]     ;
; 12.213 ; 12.397       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_iy[6]     ;
; 12.213 ; 12.397       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_iy[7]     ;
; 12.213 ; 12.397       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_tmpSP[6]  ;
; 12.213 ; 12.397       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_xx[10]    ;
; 12.213 ; 12.397       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_xx[11]    ;
; 12.213 ; 12.397       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_xx[14]    ;
; 12.213 ; 12.397       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_xx[15]    ;
; 12.213 ; 12.397       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_xx[8]     ;
; 12.213 ; 12.397       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_xx[9]     ;
; 12.214 ; 12.398       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_af1[0]    ;
; 12.214 ; 12.398       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_af1[1]    ;
; 12.214 ; 12.398       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_af1[2]    ;
; 12.214 ; 12.398       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_af1[3]    ;
; 12.214 ; 12.398       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_af1[4]    ;
; 12.214 ; 12.398       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_af1[5]    ;
; 12.214 ; 12.398       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_af1[6]    ;
; 12.214 ; 12.398       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_af1[7]    ;
; 12.214 ; 12.398       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_tmpSP[13] ;
; 12.215 ; 12.399       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc1[10]   ;
; 12.215 ; 12.399       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc1[11]   ;
; 12.215 ; 12.399       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc1[13]   ;
; 12.215 ; 12.399       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc1[14]   ;
; 12.215 ; 12.399       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc1[15]   ;
; 12.215 ; 12.399       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc1[8]    ;
; 12.215 ; 12.399       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc1[9]    ;
; 12.215 ; 12.399       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_de[10]    ;
; 12.215 ; 12.399       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_de[11]    ;
; 12.215 ; 12.399       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_de[13]    ;
; 12.215 ; 12.399       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_de[14]    ;
; 12.215 ; 12.399       ; 0.184          ; Low Pulse Width  ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_de[8]     ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'U1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                              ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                                                                        ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------------------------------------------------------------------+
; 19.503 ; 19.719       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[3]                                                ;
; 19.508 ; 19.724       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg[4]                                                                     ;
; 19.510 ; 19.726       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|addr_vram_escr_rd_reg[10]                                                           ;
; 19.510 ; 19.726       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|addr_vram_escr_rd_reg[11]                                                           ;
; 19.510 ; 19.726       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|addr_vram_escr_rd_reg[12]                                                           ;
; 19.510 ; 19.726       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|addr_vram_escr_rd_reg[2]                                                            ;
; 19.510 ; 19.726       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|addr_vram_escr_rd_reg[3]                                                            ;
; 19.510 ; 19.726       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|addr_vram_escr_rd_reg[4]                                                            ;
; 19.510 ; 19.726       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|addr_vram_escr_rd_reg[5]                                                            ;
; 19.510 ; 19.726       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|addr_vram_escr_rd_reg[6]                                                            ;
; 19.510 ; 19.726       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|addr_vram_escr_rd_reg[7]                                                            ;
; 19.510 ; 19.726       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|addr_vram_escr_rd_reg[8]                                                            ;
; 19.510 ; 19.726       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|addr_vram_escr_rd_reg[9]                                                            ;
; 19.511 ; 19.727       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg[3]                                                                     ;
; 19.512 ; 19.728       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[15]                                                 ;
; 19.512 ; 19.728       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[3]                                                  ;
; 19.512 ; 19.728       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[5]                                                  ;
; 19.512 ; 19.728       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[6]                                                  ;
; 19.512 ; 19.728       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[7]                                                  ;
; 19.513 ; 19.729       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|spec_v_count_reg2[5]                                                                ;
; 19.514 ; 19.730       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|spec_v_count_reg2[2]                                                                ;
; 19.515 ; 19.731       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg2[0]                                                                    ;
; 19.515 ; 19.731       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg2[1]                                                                    ;
; 19.515 ; 19.731       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg2[3]                                                                    ;
; 19.515 ; 19.731       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg2[4]                                                                    ;
; 19.515 ; 19.731       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg2[5]                                                                    ;
; 19.515 ; 19.731       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg2[7]                                                                    ;
; 19.516 ; 19.732       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|attr_reg[0]                                                                         ;
; 19.516 ; 19.732       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|attr_reg[6]                                                                         ;
; 19.516 ; 19.732       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg[6]                                                                     ;
; 19.517 ; 19.733       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[0]                                                  ;
; 19.517 ; 19.733       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[13]                                                 ;
; 19.517 ; 19.733       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[14]                                                 ;
; 19.517 ; 19.733       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[1]                                                  ;
; 19.517 ; 19.733       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[2]                                                  ;
; 19.517 ; 19.733       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg3[2]                                                                    ;
; 19.517 ; 19.733       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg3[6]                                                                    ;
; 19.517 ; 19.733       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|spec_h_count_reg2[0]                                                                ;
; 19.517 ; 19.733       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|spec_h_count_reg2[1]                                                                ;
; 19.517 ; 19.733       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|spec_v_count_reg2[3]                                                                ;
; 19.517 ; 19.733       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|spec_v_count_reg2[6]                                                                ;
; 19.517 ; 19.733       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|spec_v_count_reg2[7]                                                                ;
; 19.518 ; 19.734       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[8]                                                  ;
; 19.518 ; 19.734       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|spec_v_count_reg2[8]                                                                ;
; 19.519 ; 19.735       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg2[2]                                                                    ;
; 19.519 ; 19.735       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg2[6]                                                                    ;
; 19.519 ; 19.735       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg[1]                                                                     ;
; 19.520 ; 19.736       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg0[1]                                                                    ;
; 19.520 ; 19.736       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg0[3]                                                                    ;
; 19.520 ; 19.736       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg0[5]                                                                    ;
; 19.520 ; 19.736       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg0[7]                                                                    ;
; 19.520 ; 19.736       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg[0]                                                                     ;
; 19.521 ; 19.737       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg[2]                                                                     ;
; 19.521 ; 19.737       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg[5]                                                                     ;
; 19.521 ; 19.737       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg[7]                                                                     ;
; 19.523 ; 19.739       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioLAvg[4]                                                  ;
; 19.523 ; 19.739       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg1[1]                                                                    ;
; 19.523 ; 19.739       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg1[3]                                                                    ;
; 19.523 ; 19.739       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg1[4]                                                                    ;
; 19.523 ; 19.739       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg1[5]                                                                    ;
; 19.523 ; 19.739       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|escr_vid_reg1[7]                                                                    ;
; 19.523 ; 19.739       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga_zx:U4|spec_v_count_reg2[4]                                                                ;
; 19.556 ; 19.772       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|encoder:enc0|ENCODED[0]                                                               ;
; 19.556 ; 19.772       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|encoder:enc0|ENCODED[4]                                                               ;
; 19.556 ; 19.772       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|encoder:enc0|ENCODED[8]                                                               ;
; 19.556 ; 19.772       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|encoder:enc0|dc_bias[0]                                                               ;
; 19.556 ; 19.772       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|encoder:enc0|dc_bias[1]                                                               ;
; 19.556 ; 19.772       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|encoder:enc0|dc_bias[2]                                                               ;
; 19.556 ; 19.772       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|encoder:enc0|dc_bias[3]                                                               ;
; 19.557 ; 19.773       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|address_reg_b[0] ;
; 19.557 ; 19.773       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|address_reg_b[1] ;
; 19.558 ; 19.774       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|encoder:enc0|ENCODED[2]                                                               ;
; 19.558 ; 19.774       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|encoder:enc0|ENCODED[3]                                                               ;
; 19.558 ; 19.774       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|encoder:enc0|ENCODED[5]                                                               ;
; 19.558 ; 19.774       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|encoder:enc0|ENCODED[6]                                                               ;
; 19.558 ; 19.774       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|encoder:enc0|ENCODED[7]                                                               ;
; 19.558 ; 19.774       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|encoder:enc1|ENCODED[1]                                                               ;
; 19.558 ; 19.774       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|encoder:enc1|ENCODED[2]                                                               ;
; 19.558 ; 19.774       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|encoder:enc1|ENCODED[3]                                                               ;
; 19.558 ; 19.774       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|encoder:enc1|ENCODED[4]                                                               ;
; 19.558 ; 19.774       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|encoder:enc1|ENCODED[5]                                                               ;
; 19.558 ; 19.774       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|encoder:enc1|ENCODED[6]                                                               ;
; 19.558 ; 19.774       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|encoder:enc1|ENCODED[7]                                                               ;
; 19.558 ; 19.774       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|encoder:enc1|ENCODED[8]                                                               ;
; 19.558 ; 19.774       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|encoder:enc1|ENCODED[9]                                                               ;
; 19.558 ; 19.774       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|encoder:enc1|dc_bias[0]                                                               ;
; 19.558 ; 19.774       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|encoder:enc1|dc_bias[1]                                                               ;
; 19.558 ; 19.774       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|encoder:enc1|dc_bias[2]                                                               ;
; 19.558 ; 19.774       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|encoder:enc1|dc_bias[3]                                                               ;
; 19.558 ; 19.774       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioAvgCnt[7]                                                ;
; 19.558 ; 19.774       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[10]                                         ;
; 19.558 ; 19.774       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[11]                                         ;
; 19.558 ; 19.774       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[12]                                         ;
; 19.558 ; 19.774       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[13]                                         ;
; 19.558 ; 19.774       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[14]                                         ;
; 19.558 ; 19.774       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[15]                                         ;
; 19.558 ; 19.774       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[16]                                         ;
; 19.558 ; 19.774       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[17]                                         ;
; 19.558 ; 19.774       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[18]                                         ;
; 19.558 ; 19.774       ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[19]                                         ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-------------+------------+--------+-------+------------+-------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference                                 ;
+-------------+------------+--------+-------+------------+-------------------------------------------------+
; USB_IO3     ; CLK_50MHZ  ; 3.999  ; 3.874 ; Rise       ; CLK_50MHZ                                       ;
; USB_TXD     ; CLK_50MHZ  ; -0.259 ; 0.087 ; Fall       ; CLK_50MHZ                                       ;
; BUF_NRESET  ; CLK_50MHZ  ; 0.453  ; 0.617 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_A[*]    ; CLK_50MHZ  ; 4.443  ; 4.636 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[0]   ; CLK_50MHZ  ; 4.443  ; 4.636 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[1]   ; CLK_50MHZ  ; 4.229  ; 4.342 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[2]   ; CLK_50MHZ  ; 4.064  ; 4.314 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[3]   ; CLK_50MHZ  ; 3.951  ; 4.142 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[4]   ; CLK_50MHZ  ; 3.167  ; 3.405 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[5]   ; CLK_50MHZ  ; 3.427  ; 3.590 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[6]   ; CLK_50MHZ  ; 3.909  ; 4.055 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[7]   ; CLK_50MHZ  ; 4.044  ; 4.241 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[8]   ; CLK_50MHZ  ; 4.145  ; 4.361 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[9]   ; CLK_50MHZ  ; 4.288  ; 4.363 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[10]  ; CLK_50MHZ  ; 3.543  ; 3.705 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[11]  ; CLK_50MHZ  ; 3.383  ; 3.519 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[12]  ; CLK_50MHZ  ; 3.336  ; 3.473 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[13]  ; CLK_50MHZ  ; 3.473  ; 3.661 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[14]  ; CLK_50MHZ  ; 3.911  ; 4.085 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[15]  ; CLK_50MHZ  ; 2.948  ; 3.153 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_D[*]    ; CLK_50MHZ  ; 4.971  ; 4.920 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[0]   ; CLK_50MHZ  ; 4.172  ; 4.243 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[1]   ; CLK_50MHZ  ; 4.971  ; 4.920 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[2]   ; CLK_50MHZ  ; 3.768  ; 3.873 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[3]   ; CLK_50MHZ  ; 3.995  ; 4.147 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[4]   ; CLK_50MHZ  ; 3.925  ; 3.996 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[5]   ; CLK_50MHZ  ; 4.219  ; 4.304 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[6]   ; CLK_50MHZ  ; 3.948  ; 4.066 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[7]   ; CLK_50MHZ  ; 3.763  ; 3.895 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NIORQ   ; CLK_50MHZ  ; 3.968  ; 4.134 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NM1     ; CLK_50MHZ  ; 3.573  ; 3.775 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NMREQ   ; CLK_50MHZ  ; 3.282  ; 3.436 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NRD     ; CLK_50MHZ  ; 2.999  ; 3.189 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NRFSH   ; CLK_50MHZ  ; 3.658  ; 3.902 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NWR     ; CLK_50MHZ  ; 3.924  ; 4.131 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; DRAM_DQ[*]  ; CLK_50MHZ  ; 5.326  ; 5.545 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[0] ; CLK_50MHZ  ; 5.092  ; 5.221 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[1] ; CLK_50MHZ  ; 5.326  ; 5.545 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[2] ; CLK_50MHZ  ; 4.424  ; 4.664 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[3] ; CLK_50MHZ  ; 4.364  ; 4.646 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[4] ; CLK_50MHZ  ; 4.754  ; 4.909 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[5] ; CLK_50MHZ  ; 4.622  ; 4.867 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[6] ; CLK_50MHZ  ; 3.993  ; 4.193 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[7] ; CLK_50MHZ  ; 4.660  ; 4.834 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
+-------------+------------+--------+-------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+
; USB_IO3     ; CLK_50MHZ  ; -1.486 ; -1.782 ; Rise       ; CLK_50MHZ                                       ;
; USB_TXD     ; CLK_50MHZ  ; 0.597  ; 0.252  ; Fall       ; CLK_50MHZ                                       ;
; BUF_NRESET  ; CLK_50MHZ  ; 0.059  ; -0.094 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_A[*]    ; CLK_50MHZ  ; -2.331 ; -2.522 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[0]   ; CLK_50MHZ  ; -3.744 ; -3.933 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[1]   ; CLK_50MHZ  ; -3.577 ; -3.689 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[2]   ; CLK_50MHZ  ; -3.418 ; -3.662 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[3]   ; CLK_50MHZ  ; -3.308 ; -3.495 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[4]   ; CLK_50MHZ  ; -2.519 ; -2.752 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[5]   ; CLK_50MHZ  ; -2.807 ; -2.968 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[6]   ; CLK_50MHZ  ; -3.269 ; -3.413 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[7]   ; CLK_50MHZ  ; -3.381 ; -3.565 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[8]   ; CLK_50MHZ  ; -3.496 ; -3.707 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[9]   ; CLK_50MHZ  ; -3.634 ; -3.709 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[10]  ; CLK_50MHZ  ; -2.920 ; -3.076 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[11]  ; CLK_50MHZ  ; -2.748 ; -2.873 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[12]  ; CLK_50MHZ  ; -2.665 ; -2.790 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[13]  ; CLK_50MHZ  ; -2.832 ; -3.009 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[14]  ; CLK_50MHZ  ; -3.271 ; -3.442 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[15]  ; CLK_50MHZ  ; -2.331 ; -2.522 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_D[*]    ; CLK_50MHZ  ; -3.090 ; -3.221 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[0]   ; CLK_50MHZ  ; -3.509 ; -3.568 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[1]   ; CLK_50MHZ  ; -4.276 ; -4.218 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[2]   ; CLK_50MHZ  ; -3.134 ; -3.236 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[3]   ; CLK_50MHZ  ; -3.354 ; -3.501 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[4]   ; CLK_50MHZ  ; -3.272 ; -3.331 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[5]   ; CLK_50MHZ  ; -3.554 ; -3.627 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[6]   ; CLK_50MHZ  ; -3.309 ; -3.422 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[7]   ; CLK_50MHZ  ; -3.090 ; -3.221 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NIORQ   ; CLK_50MHZ  ; -3.326 ; -3.489 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NM1     ; CLK_50MHZ  ; -2.894 ; -3.083 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NMREQ   ; CLK_50MHZ  ; -2.650 ; -2.792 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NRD     ; CLK_50MHZ  ; -2.378 ; -2.555 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NRFSH   ; CLK_50MHZ  ; -2.995 ; -3.232 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NWR     ; CLK_50MHZ  ; -3.284 ; -3.486 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; DRAM_DQ[*]  ; CLK_50MHZ  ; -3.270 ; -3.462 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[0] ; CLK_50MHZ  ; -4.325 ; -4.450 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[1] ; CLK_50MHZ  ; -4.547 ; -4.762 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[2] ; CLK_50MHZ  ; -3.681 ; -3.916 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[3] ; CLK_50MHZ  ; -3.624 ; -3.898 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[4] ; CLK_50MHZ  ; -3.998 ; -4.151 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[5] ; CLK_50MHZ  ; -3.871 ; -4.110 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[6] ; CLK_50MHZ  ; -3.270 ; -3.462 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[7] ; CLK_50MHZ  ; -3.931 ; -4.089 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+
; BUF_DIR[*]  ; CLK_50MHZ  ; 22.210 ; 21.744 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUF_DIR[1] ; CLK_50MHZ  ; 22.210 ; 21.744 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_D[*]    ; CLK_50MHZ  ; 30.476 ; 29.676 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[0]   ; CLK_50MHZ  ; 28.433 ; 27.699 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[1]   ; CLK_50MHZ  ; 26.443 ; 25.524 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[2]   ; CLK_50MHZ  ; 30.476 ; 29.676 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[3]   ; CLK_50MHZ  ; 27.125 ; 26.345 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[4]   ; CLK_50MHZ  ; 26.411 ; 25.730 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[5]   ; CLK_50MHZ  ; 26.873 ; 25.952 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[6]   ; CLK_50MHZ  ; 28.311 ; 27.539 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[7]   ; CLK_50MHZ  ; 27.995 ; 27.095 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NIORQGE ; CLK_50MHZ  ; 19.313 ; 19.356 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NROMOE  ; CLK_50MHZ  ; 18.110 ; 17.651 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_D[*]    ; CLK_50MHZ  ; 21.235 ; 20.501 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[0]   ; CLK_50MHZ  ; 21.235 ; 20.501 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[1]   ; CLK_50MHZ  ; 15.830 ; 14.142 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[2]   ; CLK_50MHZ  ; 16.849 ; 16.120 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[3]   ; CLK_50MHZ  ; 18.072 ; 16.162 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[4]   ; CLK_50MHZ  ; 17.824 ; 17.143 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[5]   ; CLK_50MHZ  ; 15.134 ; 13.516 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[6]   ; CLK_50MHZ  ; 17.610 ; 16.878 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[7]   ; CLK_50MHZ  ; 15.819 ; 14.031 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
; TMDS[*]     ; CLK_50MHZ  ; 3.187  ; 3.081  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[0]    ; CLK_50MHZ  ; 3.187  ; 3.081  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[1]    ; CLK_50MHZ  ; 3.187  ; 3.081  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[2]    ; CLK_50MHZ  ; 3.177  ; 3.071  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[3]    ; CLK_50MHZ  ; 3.177  ; 3.071  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[4]    ; CLK_50MHZ  ; 3.181  ; 3.075  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[5]    ; CLK_50MHZ  ; 3.181  ; 3.075  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[6]    ; CLK_50MHZ  ; 3.184  ; 3.078  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[7]    ; CLK_50MHZ  ; 3.184  ; 3.078  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
; TMDS[*]     ; CLK_50MHZ  ; 3.154  ; 3.049  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[0]    ; CLK_50MHZ  ; 3.154  ; 3.049  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[1]    ; CLK_50MHZ  ; 3.154  ; 3.049  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[2]    ; CLK_50MHZ  ; 3.144  ; 3.039  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[3]    ; CLK_50MHZ  ; 3.144  ; 3.039  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[4]    ; CLK_50MHZ  ; 3.148  ; 3.043  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[5]    ; CLK_50MHZ  ; 3.148  ; 3.043  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[6]    ; CLK_50MHZ  ; 3.151  ; 3.046  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[7]    ; CLK_50MHZ  ; 3.151  ; 3.046  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
; BUS_D[*]    ; CLK_50MHZ  ; 8.129  ; 7.597  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[0]   ; CLK_50MHZ  ; 8.074  ; 7.597  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[1]   ; CLK_50MHZ  ; 8.129  ; 7.539  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[2]   ; CLK_50MHZ  ; 7.707  ; 7.083  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[3]   ; CLK_50MHZ  ; 7.328  ; 6.917  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[4]   ; CLK_50MHZ  ; 6.631  ; 6.188  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[5]   ; CLK_50MHZ  ; 7.956  ; 7.430  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[6]   ; CLK_50MHZ  ; 7.150  ; 6.719  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[7]   ; CLK_50MHZ  ; 7.233  ; 6.747  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_CLK    ; CLK_50MHZ  ; 1.599  ;        ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_A[*]   ; CLK_50MHZ  ; 8.002  ; 7.178  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[0]  ; CLK_50MHZ  ; 6.122  ; 5.557  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[1]  ; CLK_50MHZ  ; 6.209  ; 5.709  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[2]  ; CLK_50MHZ  ; 5.593  ; 5.216  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[3]  ; CLK_50MHZ  ; 7.767  ; 7.037  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[4]  ; CLK_50MHZ  ; 6.449  ; 5.942  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[5]  ; CLK_50MHZ  ; 5.766  ; 5.402  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[6]  ; CLK_50MHZ  ; 8.002  ; 7.178  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[7]  ; CLK_50MHZ  ; 6.190  ; 5.663  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[8]  ; CLK_50MHZ  ; 5.941  ; 5.545  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[9]  ; CLK_50MHZ  ; 6.233  ; 5.802  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[10] ; CLK_50MHZ  ; 5.426  ; 4.956  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[11] ; CLK_50MHZ  ; 5.517  ; 5.087  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[12] ; CLK_50MHZ  ; 5.733  ; 5.283  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_BA[*]  ; CLK_50MHZ  ; 6.580  ; 6.043  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_BA[0] ; CLK_50MHZ  ; 6.580  ; 6.043  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_BA[1] ; CLK_50MHZ  ; 4.750  ; 4.465  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_CLK    ; CLK_50MHZ  ;        ; 1.512  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_DQ[*]  ; CLK_50MHZ  ; 8.028  ; 7.205  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[0] ; CLK_50MHZ  ; 8.028  ; 7.205  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[1] ; CLK_50MHZ  ; 7.900  ; 7.059  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[2] ; CLK_50MHZ  ; 5.780  ; 5.324  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[3] ; CLK_50MHZ  ; 5.712  ; 5.346  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[4] ; CLK_50MHZ  ; 7.449  ; 6.730  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[5] ; CLK_50MHZ  ; 5.204  ; 4.915  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[6] ; CLK_50MHZ  ; 5.323  ; 4.993  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[7] ; CLK_50MHZ  ; 6.795  ; 6.211  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_DQM    ; CLK_50MHZ  ; 5.375  ; 5.058  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_NCAS   ; CLK_50MHZ  ; 5.185  ; 4.810  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_NRAS   ; CLK_50MHZ  ; 5.065  ; 4.688  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_NWE    ; CLK_50MHZ  ; 4.719  ; 4.440  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; BUF_DIR[*]  ; a_i[0]     ; 18.406 ; 17.940 ; Rise       ; a_i[0]                                          ;
;  BUF_DIR[1] ; a_i[0]     ; 18.406 ; 17.940 ; Rise       ; a_i[0]                                          ;
; BUS_D[*]    ; a_i[0]     ; 26.672 ; 25.872 ; Rise       ; a_i[0]                                          ;
;  BUS_D[0]   ; a_i[0]     ; 24.629 ; 23.895 ; Rise       ; a_i[0]                                          ;
;  BUS_D[1]   ; a_i[0]     ; 22.639 ; 21.720 ; Rise       ; a_i[0]                                          ;
;  BUS_D[2]   ; a_i[0]     ; 26.672 ; 25.872 ; Rise       ; a_i[0]                                          ;
;  BUS_D[3]   ; a_i[0]     ; 23.321 ; 22.541 ; Rise       ; a_i[0]                                          ;
;  BUS_D[4]   ; a_i[0]     ; 22.607 ; 21.926 ; Rise       ; a_i[0]                                          ;
;  BUS_D[5]   ; a_i[0]     ; 23.069 ; 22.148 ; Rise       ; a_i[0]                                          ;
;  BUS_D[6]   ; a_i[0]     ; 24.507 ; 23.735 ; Rise       ; a_i[0]                                          ;
;  BUS_D[7]   ; a_i[0]     ; 24.191 ; 23.291 ; Rise       ; a_i[0]                                          ;
; BUS_NIORQGE ; a_i[0]     ; 14.869 ; 15.552 ; Rise       ; a_i[0]                                          ;
; BUS_NROMOE  ; a_i[0]     ; 14.306 ; 11.618 ; Rise       ; a_i[0]                                          ;
; BUF_DIR[*]  ; a_i[0]     ; 20.219 ; 19.753 ; Fall       ; a_i[0]                                          ;
;  BUF_DIR[1] ; a_i[0]     ; 20.219 ; 19.753 ; Fall       ; a_i[0]                                          ;
; BUS_D[*]    ; a_i[0]     ; 28.485 ; 27.685 ; Fall       ; a_i[0]                                          ;
;  BUS_D[0]   ; a_i[0]     ; 28.369 ; 27.635 ; Fall       ; a_i[0]                                          ;
;  BUS_D[1]   ; a_i[0]     ; 26.432 ; 25.503 ; Fall       ; a_i[0]                                          ;
;  BUS_D[2]   ; a_i[0]     ; 28.485 ; 27.685 ; Fall       ; a_i[0]                                          ;
;  BUS_D[3]   ; a_i[0]     ; 27.142 ; 26.101 ; Fall       ; a_i[0]                                          ;
;  BUS_D[4]   ; a_i[0]     ; 26.390 ; 25.709 ; Fall       ; a_i[0]                                          ;
;  BUS_D[5]   ; a_i[0]     ; 26.094 ; 25.289 ; Fall       ; a_i[0]                                          ;
;  BUS_D[6]   ; a_i[0]     ; 27.405 ; 26.673 ; Fall       ; a_i[0]                                          ;
;  BUS_D[7]   ; a_i[0]     ; 28.112 ; 27.212 ; Fall       ; a_i[0]                                          ;
; BUS_NIORQGE ; a_i[0]     ; 18.255 ; 17.882 ; Fall       ; a_i[0]                                          ;
; BUS_NROMOE  ; a_i[0]     ; 15.930 ; 15.729 ; Fall       ; a_i[0]                                          ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+
; BUF_DIR[*]  ; CLK_50MHZ  ; 8.582  ; 7.886  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUF_DIR[1] ; CLK_50MHZ  ; 8.582  ; 7.886  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_D[*]    ; CLK_50MHZ  ; 8.489  ; 7.966  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[0]   ; CLK_50MHZ  ; 9.856  ; 9.122  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[1]   ; CLK_50MHZ  ; 10.004 ; 9.128  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[2]   ; CLK_50MHZ  ; 9.575  ; 8.759  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[3]   ; CLK_50MHZ  ; 9.235  ; 8.530  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[4]   ; CLK_50MHZ  ; 8.711  ; 8.009  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[5]   ; CLK_50MHZ  ; 9.583  ; 8.799  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[6]   ; CLK_50MHZ  ; 8.769  ; 8.720  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[7]   ; CLK_50MHZ  ; 8.489  ; 7.966  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NIORQGE ; CLK_50MHZ  ; 8.588  ; 8.435  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NROMOE  ; CLK_50MHZ  ; 8.325  ; 9.100  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_D[*]    ; CLK_50MHZ  ; 11.642 ; 10.361 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[0]   ; CLK_50MHZ  ; 16.850 ; 16.183 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[1]   ; CLK_50MHZ  ; 12.931 ; 11.581 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[2]   ; CLK_50MHZ  ; 12.854 ; 12.186 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[3]   ; CLK_50MHZ  ; 14.282 ; 12.647 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[4]   ; CLK_50MHZ  ; 13.466 ; 12.849 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[5]   ; CLK_50MHZ  ; 12.216 ; 10.921 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[6]   ; CLK_50MHZ  ; 13.691 ; 12.884 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[7]   ; CLK_50MHZ  ; 11.642 ; 10.361 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
; TMDS[*]     ; CLK_50MHZ  ; 2.798  ; 2.692  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[0]    ; CLK_50MHZ  ; 2.808  ; 2.702  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[1]    ; CLK_50MHZ  ; 2.808  ; 2.702  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[2]    ; CLK_50MHZ  ; 2.798  ; 2.692  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[3]    ; CLK_50MHZ  ; 2.798  ; 2.692  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[4]    ; CLK_50MHZ  ; 2.802  ; 2.696  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[5]    ; CLK_50MHZ  ; 2.802  ; 2.696  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[6]    ; CLK_50MHZ  ; 2.805  ; 2.699  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[7]    ; CLK_50MHZ  ; 2.805  ; 2.699  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
; TMDS[*]     ; CLK_50MHZ  ; 2.767  ; 2.661  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[0]    ; CLK_50MHZ  ; 2.778  ; 2.672  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[1]    ; CLK_50MHZ  ; 2.778  ; 2.672  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[2]    ; CLK_50MHZ  ; 2.767  ; 2.661  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[3]    ; CLK_50MHZ  ; 2.767  ; 2.661  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[4]    ; CLK_50MHZ  ; 2.772  ; 2.666  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[5]    ; CLK_50MHZ  ; 2.772  ; 2.666  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[6]    ; CLK_50MHZ  ; 2.775  ; 2.669  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[7]    ; CLK_50MHZ  ; 2.775  ; 2.669  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
; BUS_D[*]    ; CLK_50MHZ  ; 5.995  ; 5.563  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[0]   ; CLK_50MHZ  ; 7.376  ; 6.913  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[1]   ; CLK_50MHZ  ; 7.375  ; 6.761  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[2]   ; CLK_50MHZ  ; 7.027  ; 6.421  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[3]   ; CLK_50MHZ  ; 6.606  ; 6.163  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[4]   ; CLK_50MHZ  ; 5.995  ; 5.563  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[5]   ; CLK_50MHZ  ; 7.214  ; 6.659  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[6]   ; CLK_50MHZ  ; 6.497  ; 6.074  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[7]   ; CLK_50MHZ  ; 6.591  ; 6.115  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_CLK    ; CLK_50MHZ  ; 1.193  ;        ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_A[*]   ; CLK_50MHZ  ; 4.859  ; 4.402  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[0]  ; CLK_50MHZ  ; 5.527  ; 4.980  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[1]  ; CLK_50MHZ  ; 5.611  ; 5.125  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[2]  ; CLK_50MHZ  ; 5.019  ; 4.652  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[3]  ; CLK_50MHZ  ; 7.179  ; 6.459  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[4]  ; CLK_50MHZ  ; 5.837  ; 5.347  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[5]  ; CLK_50MHZ  ; 5.182  ; 4.828  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[6]  ; CLK_50MHZ  ; 7.404  ; 6.595  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[7]  ; CLK_50MHZ  ; 5.592  ; 5.081  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[8]  ; CLK_50MHZ  ; 5.354  ; 4.968  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[9]  ; CLK_50MHZ  ; 5.633  ; 5.215  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[10] ; CLK_50MHZ  ; 4.859  ; 4.402  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[11] ; CLK_50MHZ  ; 4.946  ; 4.528  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[12] ; CLK_50MHZ  ; 5.153  ; 4.717  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_BA[*]  ; CLK_50MHZ  ; 4.206  ; 3.929  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_BA[0] ; CLK_50MHZ  ; 5.968  ; 5.446  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_BA[1] ; CLK_50MHZ  ; 4.206  ; 3.929  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_CLK    ; CLK_50MHZ  ;        ; 1.105  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_DQ[*]  ; CLK_50MHZ  ; 4.646  ; 4.363  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[0] ; CLK_50MHZ  ; 7.429  ; 6.621  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[1] ; CLK_50MHZ  ; 7.310  ; 6.483  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[2] ; CLK_50MHZ  ; 5.198  ; 4.756  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[3] ; CLK_50MHZ  ; 5.133  ; 4.777  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[4] ; CLK_50MHZ  ; 6.877  ; 6.167  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[5] ; CLK_50MHZ  ; 4.646  ; 4.363  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[6] ; CLK_50MHZ  ; 4.760  ; 4.437  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[7] ; CLK_50MHZ  ; 6.245  ; 5.666  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_DQM    ; CLK_50MHZ  ; 4.809  ; 4.501  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_NCAS   ; CLK_50MHZ  ; 4.627  ; 4.262  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_NRAS   ; CLK_50MHZ  ; 4.513  ; 4.145  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_NWE    ; CLK_50MHZ  ; 4.176  ; 3.905  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; BUF_DIR[*]  ; a_i[0]     ; 10.540 ; 9.577  ; Rise       ; a_i[0]                                          ;
;  BUF_DIR[1] ; a_i[0]     ; 10.540 ; 9.577  ; Rise       ; a_i[0]                                          ;
; BUS_D[*]    ; a_i[0]     ; 10.460 ; 8.968  ; Rise       ; a_i[0]                                          ;
;  BUS_D[0]   ; a_i[0]     ; 12.010 ; 10.813 ; Rise       ; a_i[0]                                          ;
;  BUS_D[1]   ; a_i[0]     ; 12.011 ; 10.819 ; Rise       ; a_i[0]                                          ;
;  BUS_D[2]   ; a_i[0]     ; 11.664 ; 10.450 ; Rise       ; a_i[0]                                          ;
;  BUS_D[3]   ; a_i[0]     ; 11.244 ; 10.221 ; Rise       ; a_i[0]                                          ;
;  BUS_D[4]   ; a_i[0]     ; 10.633 ; 9.700  ; Rise       ; a_i[0]                                          ;
;  BUS_D[5]   ; a_i[0]     ; 11.849 ; 10.490 ; Rise       ; a_i[0]                                          ;
;  BUS_D[6]   ; a_i[0]     ; 10.460 ; 8.968  ; Rise       ; a_i[0]                                          ;
;  BUS_D[7]   ; a_i[0]     ; 11.163 ; 9.657  ; Rise       ; a_i[0]                                          ;
; BUS_NIORQGE ; a_i[0]     ; 10.279 ; 10.607 ; Rise       ; a_i[0]                                          ;
; BUS_NROMOE  ; a_i[0]     ; 9.894  ; 11.074 ; Rise       ; a_i[0]                                          ;
; BUF_DIR[*]  ; a_i[0]     ; 9.609  ; 10.055 ; Fall       ; a_i[0]                                          ;
;  BUF_DIR[1] ; a_i[0]     ; 9.609  ; 10.055 ; Fall       ; a_i[0]                                          ;
; BUS_D[*]    ; a_i[0]     ; 9.024  ; 9.747  ; Fall       ; a_i[0]                                          ;
;  BUS_D[0]   ; a_i[0]     ; 10.883 ; 10.744 ; Fall       ; a_i[0]                                          ;
;  BUS_D[1]   ; a_i[0]     ; 11.031 ; 11.065 ; Fall       ; a_i[0]                                          ;
;  BUS_D[2]   ; a_i[0]     ; 10.602 ; 10.660 ; Fall       ; a_i[0]                                          ;
;  BUS_D[3]   ; a_i[0]     ; 10.262 ; 10.466 ; Fall       ; a_i[0]                                          ;
;  BUS_D[4]   ; a_i[0]     ; 9.738  ; 9.867  ; Fall       ; a_i[0]                                          ;
;  BUS_D[5]   ; a_i[0]     ; 10.610 ; 10.960 ; Fall       ; a_i[0]                                          ;
;  BUS_D[6]   ; a_i[0]     ; 9.024  ; 9.747  ; Fall       ; a_i[0]                                          ;
;  BUS_D[7]   ; a_i[0]     ; 9.516  ; 10.333 ; Fall       ; a_i[0]                                          ;
; BUS_NIORQGE ; a_i[0]     ; 11.002 ; 9.462  ; Fall       ; a_i[0]                                          ;
; BUS_NROMOE  ; a_i[0]     ; 10.193 ; 10.211 ; Fall       ; a_i[0]                                          ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                       ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+
; BUS_D[*]    ; CLK_50MHZ  ; 23.386 ; 23.236 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[0]   ; CLK_50MHZ  ; 23.386 ; 23.236 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[1]   ; CLK_50MHZ  ; 23.386 ; 23.236 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[2]   ; CLK_50MHZ  ; 23.386 ; 23.236 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[3]   ; CLK_50MHZ  ; 24.003 ; 23.853 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[4]   ; CLK_50MHZ  ; 23.693 ; 23.508 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[5]   ; CLK_50MHZ  ; 23.591 ; 23.406 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[6]   ; CLK_50MHZ  ; 23.591 ; 23.406 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[7]   ; CLK_50MHZ  ; 23.604 ; 23.438 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; DRAM_DQ[*]  ; CLK_50MHZ  ; 5.055  ; 4.870  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[0] ; CLK_50MHZ  ; 7.480  ; 6.956  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[1] ; CLK_50MHZ  ; 7.774  ; 7.221  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[2] ; CLK_50MHZ  ; 5.243  ; 5.077  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[3] ; CLK_50MHZ  ; 6.328  ; 6.162  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[4] ; CLK_50MHZ  ; 7.374  ; 6.821  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[5] ; CLK_50MHZ  ; 5.984  ; 5.818  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[6] ; CLK_50MHZ  ; 5.055  ; 4.870  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[7] ; CLK_50MHZ  ; 7.450  ; 6.926  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; BUS_D[*]    ; a_i[0]     ; 19.582 ; 19.432 ; Rise       ; a_i[0]                                          ;
;  BUS_D[0]   ; a_i[0]     ; 19.582 ; 19.432 ; Rise       ; a_i[0]                                          ;
;  BUS_D[1]   ; a_i[0]     ; 19.582 ; 19.432 ; Rise       ; a_i[0]                                          ;
;  BUS_D[2]   ; a_i[0]     ; 19.582 ; 19.432 ; Rise       ; a_i[0]                                          ;
;  BUS_D[3]   ; a_i[0]     ; 20.199 ; 20.049 ; Rise       ; a_i[0]                                          ;
;  BUS_D[4]   ; a_i[0]     ; 19.889 ; 19.704 ; Rise       ; a_i[0]                                          ;
;  BUS_D[5]   ; a_i[0]     ; 19.787 ; 19.602 ; Rise       ; a_i[0]                                          ;
;  BUS_D[6]   ; a_i[0]     ; 19.787 ; 19.602 ; Rise       ; a_i[0]                                          ;
;  BUS_D[7]   ; a_i[0]     ; 19.800 ; 19.634 ; Rise       ; a_i[0]                                          ;
; BUS_D[*]    ; a_i[0]     ; 21.395 ; 21.245 ; Fall       ; a_i[0]                                          ;
;  BUS_D[0]   ; a_i[0]     ; 21.395 ; 21.245 ; Fall       ; a_i[0]                                          ;
;  BUS_D[1]   ; a_i[0]     ; 21.395 ; 21.245 ; Fall       ; a_i[0]                                          ;
;  BUS_D[2]   ; a_i[0]     ; 21.395 ; 21.245 ; Fall       ; a_i[0]                                          ;
;  BUS_D[3]   ; a_i[0]     ; 22.012 ; 21.862 ; Fall       ; a_i[0]                                          ;
;  BUS_D[4]   ; a_i[0]     ; 21.702 ; 21.517 ; Fall       ; a_i[0]                                          ;
;  BUS_D[5]   ; a_i[0]     ; 21.600 ; 21.415 ; Fall       ; a_i[0]                                          ;
;  BUS_D[6]   ; a_i[0]     ; 21.600 ; 21.415 ; Fall       ; a_i[0]                                          ;
;  BUS_D[7]   ; a_i[0]     ; 21.613 ; 21.447 ; Fall       ; a_i[0]                                          ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                               ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+
; BUS_D[*]    ; CLK_50MHZ  ; 9.421  ; 9.271  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[0]   ; CLK_50MHZ  ; 9.421  ; 9.271  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[1]   ; CLK_50MHZ  ; 9.421  ; 9.271  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[2]   ; CLK_50MHZ  ; 9.421  ; 9.271  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[3]   ; CLK_50MHZ  ; 10.014 ; 9.864  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[4]   ; CLK_50MHZ  ; 9.720  ; 9.535  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[5]   ; CLK_50MHZ  ; 9.622  ; 9.437  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[6]   ; CLK_50MHZ  ; 9.622  ; 9.437  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[7]   ; CLK_50MHZ  ; 9.589  ; 9.423  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; DRAM_DQ[*]  ; CLK_50MHZ  ; 4.533  ; 4.348  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[0] ; CLK_50MHZ  ; 6.933  ; 6.409  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[1] ; CLK_50MHZ  ; 7.173  ; 6.620  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[2] ; CLK_50MHZ  ; 4.667  ; 4.501  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[3] ; CLK_50MHZ  ; 5.709  ; 5.543  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[4] ; CLK_50MHZ  ; 6.789  ; 6.236  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[5] ; CLK_50MHZ  ; 5.378  ; 5.212  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[6] ; CLK_50MHZ  ; 4.533  ; 4.348  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[7] ; CLK_50MHZ  ; 6.904  ; 6.380  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; BUS_D[*]    ; a_i[0]     ; 11.151 ; 11.001 ; Rise       ; a_i[0]                                          ;
;  BUS_D[0]   ; a_i[0]     ; 11.151 ; 11.001 ; Rise       ; a_i[0]                                          ;
;  BUS_D[1]   ; a_i[0]     ; 11.151 ; 11.001 ; Rise       ; a_i[0]                                          ;
;  BUS_D[2]   ; a_i[0]     ; 11.151 ; 11.001 ; Rise       ; a_i[0]                                          ;
;  BUS_D[3]   ; a_i[0]     ; 11.744 ; 11.594 ; Rise       ; a_i[0]                                          ;
;  BUS_D[4]   ; a_i[0]     ; 11.450 ; 11.265 ; Rise       ; a_i[0]                                          ;
;  BUS_D[5]   ; a_i[0]     ; 11.352 ; 11.167 ; Rise       ; a_i[0]                                          ;
;  BUS_D[6]   ; a_i[0]     ; 11.352 ; 11.167 ; Rise       ; a_i[0]                                          ;
;  BUS_D[7]   ; a_i[0]     ; 11.319 ; 11.153 ; Rise       ; a_i[0]                                          ;
; BUS_D[*]    ; a_i[0]     ; 10.448 ; 10.298 ; Fall       ; a_i[0]                                          ;
;  BUS_D[0]   ; a_i[0]     ; 10.448 ; 10.298 ; Fall       ; a_i[0]                                          ;
;  BUS_D[1]   ; a_i[0]     ; 10.448 ; 10.298 ; Fall       ; a_i[0]                                          ;
;  BUS_D[2]   ; a_i[0]     ; 10.448 ; 10.298 ; Fall       ; a_i[0]                                          ;
;  BUS_D[3]   ; a_i[0]     ; 11.041 ; 10.891 ; Fall       ; a_i[0]                                          ;
;  BUS_D[4]   ; a_i[0]     ; 10.747 ; 10.562 ; Fall       ; a_i[0]                                          ;
;  BUS_D[5]   ; a_i[0]     ; 10.649 ; 10.464 ; Fall       ; a_i[0]                                          ;
;  BUS_D[6]   ; a_i[0]     ; 10.649 ; 10.464 ; Fall       ; a_i[0]                                          ;
;  BUS_D[7]   ; a_i[0]     ; 10.616 ; 10.450 ; Fall       ; a_i[0]                                          ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                            ;
+-------------+------------+-----------+-----------+------------+-------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                 ;
+-------------+------------+-----------+-----------+------------+-------------------------------------------------+
; BUS_D[*]    ; CLK_50MHZ  ; 22.839    ; 22.989    ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[0]   ; CLK_50MHZ  ; 22.839    ; 22.989    ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[1]   ; CLK_50MHZ  ; 22.839    ; 22.989    ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[2]   ; CLK_50MHZ  ; 22.839    ; 22.989    ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[3]   ; CLK_50MHZ  ; 23.392    ; 23.542    ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[4]   ; CLK_50MHZ  ; 23.102    ; 23.287    ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[5]   ; CLK_50MHZ  ; 22.987    ; 23.172    ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[6]   ; CLK_50MHZ  ; 22.987    ; 23.172    ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[7]   ; CLK_50MHZ  ; 23.069    ; 23.235    ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; DRAM_DQ[*]  ; CLK_50MHZ  ; 4.711     ; 4.896     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[0] ; CLK_50MHZ  ; 6.708     ; 7.232     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[1] ; CLK_50MHZ  ; 6.857     ; 7.410     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[2] ; CLK_50MHZ  ; 4.843     ; 5.009     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[3] ; CLK_50MHZ  ; 5.949     ; 6.115     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[4] ; CLK_50MHZ  ; 6.518     ; 7.071     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[5] ; CLK_50MHZ  ; 5.595     ; 5.761     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[6] ; CLK_50MHZ  ; 4.711     ; 4.896     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[7] ; CLK_50MHZ  ; 6.647     ; 7.171     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; BUS_D[*]    ; a_i[0]     ; 19.035    ; 19.185    ; Rise       ; a_i[0]                                          ;
;  BUS_D[0]   ; a_i[0]     ; 19.035    ; 19.185    ; Rise       ; a_i[0]                                          ;
;  BUS_D[1]   ; a_i[0]     ; 19.035    ; 19.185    ; Rise       ; a_i[0]                                          ;
;  BUS_D[2]   ; a_i[0]     ; 19.035    ; 19.185    ; Rise       ; a_i[0]                                          ;
;  BUS_D[3]   ; a_i[0]     ; 19.588    ; 19.738    ; Rise       ; a_i[0]                                          ;
;  BUS_D[4]   ; a_i[0]     ; 19.298    ; 19.483    ; Rise       ; a_i[0]                                          ;
;  BUS_D[5]   ; a_i[0]     ; 19.183    ; 19.368    ; Rise       ; a_i[0]                                          ;
;  BUS_D[6]   ; a_i[0]     ; 19.183    ; 19.368    ; Rise       ; a_i[0]                                          ;
;  BUS_D[7]   ; a_i[0]     ; 19.265    ; 19.431    ; Rise       ; a_i[0]                                          ;
; BUS_D[*]    ; a_i[0]     ; 20.848    ; 20.998    ; Fall       ; a_i[0]                                          ;
;  BUS_D[0]   ; a_i[0]     ; 20.848    ; 20.998    ; Fall       ; a_i[0]                                          ;
;  BUS_D[1]   ; a_i[0]     ; 20.848    ; 20.998    ; Fall       ; a_i[0]                                          ;
;  BUS_D[2]   ; a_i[0]     ; 20.848    ; 20.998    ; Fall       ; a_i[0]                                          ;
;  BUS_D[3]   ; a_i[0]     ; 21.401    ; 21.551    ; Fall       ; a_i[0]                                          ;
;  BUS_D[4]   ; a_i[0]     ; 21.111    ; 21.296    ; Fall       ; a_i[0]                                          ;
;  BUS_D[5]   ; a_i[0]     ; 20.996    ; 21.181    ; Fall       ; a_i[0]                                          ;
;  BUS_D[6]   ; a_i[0]     ; 20.996    ; 21.181    ; Fall       ; a_i[0]                                          ;
;  BUS_D[7]   ; a_i[0]     ; 21.078    ; 21.244    ; Fall       ; a_i[0]                                          ;
+-------------+------------+-----------+-----------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                    ;
+-------------+------------+-----------+-----------+------------+-------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                 ;
+-------------+------------+-----------+-----------+------------+-------------------------------------------------+
; BUS_D[*]    ; CLK_50MHZ  ; 8.628     ; 8.778     ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[0]   ; CLK_50MHZ  ; 8.628     ; 8.778     ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[1]   ; CLK_50MHZ  ; 8.628     ; 8.778     ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[2]   ; CLK_50MHZ  ; 8.628     ; 8.778     ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[3]   ; CLK_50MHZ  ; 9.158     ; 9.308     ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[4]   ; CLK_50MHZ  ; 8.883     ; 9.068     ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[5]   ; CLK_50MHZ  ; 8.772     ; 8.957     ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[6]   ; CLK_50MHZ  ; 8.772     ; 8.957     ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[7]   ; CLK_50MHZ  ; 8.806     ; 8.972     ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; DRAM_DQ[*]  ; CLK_50MHZ  ; 4.196     ; 4.381     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[0] ; CLK_50MHZ  ; 6.171     ; 6.695     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[1] ; CLK_50MHZ  ; 6.270     ; 6.823     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[2] ; CLK_50MHZ  ; 4.276     ; 4.442     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[3] ; CLK_50MHZ  ; 5.338     ; 5.504     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[4] ; CLK_50MHZ  ; 5.946     ; 6.499     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[5] ; CLK_50MHZ  ; 4.998     ; 5.164     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[6] ; CLK_50MHZ  ; 4.196     ; 4.381     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[7] ; CLK_50MHZ  ; 6.112     ; 6.636     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; BUS_D[*]    ; a_i[0]     ; 10.319    ; 10.469    ; Rise       ; a_i[0]                                          ;
;  BUS_D[0]   ; a_i[0]     ; 10.319    ; 10.469    ; Rise       ; a_i[0]                                          ;
;  BUS_D[1]   ; a_i[0]     ; 10.319    ; 10.469    ; Rise       ; a_i[0]                                          ;
;  BUS_D[2]   ; a_i[0]     ; 10.319    ; 10.469    ; Rise       ; a_i[0]                                          ;
;  BUS_D[3]   ; a_i[0]     ; 10.849    ; 10.999    ; Rise       ; a_i[0]                                          ;
;  BUS_D[4]   ; a_i[0]     ; 10.574    ; 10.759    ; Rise       ; a_i[0]                                          ;
;  BUS_D[5]   ; a_i[0]     ; 10.463    ; 10.648    ; Rise       ; a_i[0]                                          ;
;  BUS_D[6]   ; a_i[0]     ; 10.463    ; 10.648    ; Rise       ; a_i[0]                                          ;
;  BUS_D[7]   ; a_i[0]     ; 10.497    ; 10.663    ; Rise       ; a_i[0]                                          ;
; BUS_D[*]    ; a_i[0]     ; 10.529    ; 10.679    ; Fall       ; a_i[0]                                          ;
;  BUS_D[0]   ; a_i[0]     ; 10.529    ; 10.679    ; Fall       ; a_i[0]                                          ;
;  BUS_D[1]   ; a_i[0]     ; 10.529    ; 10.679    ; Fall       ; a_i[0]                                          ;
;  BUS_D[2]   ; a_i[0]     ; 10.529    ; 10.679    ; Fall       ; a_i[0]                                          ;
;  BUS_D[3]   ; a_i[0]     ; 11.059    ; 11.209    ; Fall       ; a_i[0]                                          ;
;  BUS_D[4]   ; a_i[0]     ; 10.784    ; 10.969    ; Fall       ; a_i[0]                                          ;
;  BUS_D[5]   ; a_i[0]     ; 10.673    ; 10.858    ; Fall       ; a_i[0]                                          ;
;  BUS_D[6]   ; a_i[0]     ; 10.673    ; 10.858    ; Fall       ; a_i[0]                                          ;
;  BUS_D[7]   ; a_i[0]     ; 10.707    ; 10.873    ; Fall       ; a_i[0]                                          ;
+-------------+------------+-----------+-----------+------------+-------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                       ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; U1|altpll_component|auto_generated|pll1|clk[0]  ; -6.232 ; -436.477      ;
; U18|altpll_component|auto_generated|pll1|clk[2] ; -4.523 ; -352.621      ;
; U1|altpll_component|auto_generated|pll1|clk[2]  ; -4.431 ; -43.726       ;
; U18|altpll_component|auto_generated|pll1|clk[0] ; -1.832 ; -263.425      ;
; a_i[0]                                          ; -1.245 ; -16.445       ;
; CLK_50MHZ                                       ; -0.150 ; -1.960        ;
; U1|altpll_component|auto_generated|pll1|clk[1]  ; 3.586  ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                        ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; a_i[0]                                          ; -1.664 ; -177.656      ;
; U18|altpll_component|auto_generated|pll1|clk[0] ; -0.358 ; -0.358        ;
; U1|altpll_component|auto_generated|pll1|clk[1]  ; -0.091 ; -0.260        ;
; CLK_50MHZ                                       ; -0.036 ; -0.288        ;
; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.172  ; 0.000         ;
; U1|altpll_component|auto_generated|pll1|clk[0]  ; 0.177  ; 0.000         ;
; U1|altpll_component|auto_generated|pll1|clk[2]  ; 0.178  ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                    ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; a_i[0]                                          ; -1.352 ; -31.435       ;
; CLK_50MHZ                                       ; -0.471 ; -23.965       ;
; U18|altpll_component|auto_generated|pll1|clk[2] ; 6.513  ; 0.000         ;
; U18|altpll_component|auto_generated|pll1|clk[0] ; 7.515  ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                     ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; a_i[0]                                          ; -1.608 ; -161.552      ;
; CLK_50MHZ                                       ; -0.833 ; -1.819        ;
; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.900  ; 0.000         ;
; U18|altpll_component|auto_generated|pll1|clk[0] ; 14.515 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                         ;
+-------------------------------------------------+--------+---------------+
; Clock                                           ; Slack  ; End Point TNS ;
+-------------------------------------------------+--------+---------------+
; a_i[0]                                          ; 0.093  ; 0.000         ;
; U1|altpll_component|auto_generated|pll1|clk[1]  ; 3.766  ; 0.000         ;
; U18|altpll_component|auto_generated|pll1|clk[2] ; 4.197  ; 0.000         ;
; U1|altpll_component|auto_generated|pll1|clk[2]  ; 5.679  ; 0.000         ;
; CLK_50MHZ                                       ; 9.223  ; 0.000         ;
; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.228 ; 0.000         ;
; U1|altpll_component|auto_generated|pll1|clk[0]  ; 19.574 ; 0.000         ;
+-------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'U1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                      ;
+--------+-----------------+---------------------------------------------------------------------------------------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node                                                                                                       ; Launch Clock ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+---------------------------------------------------------------------------------------------------------------+--------------+------------------------------------------------+--------------+------------+------------+
; -6.232 ; escr_port_03[0] ; vga_zx:U4|escr_vid_reg[2]                                                                                     ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.714     ; 2.457      ;
; -6.174 ; escr_port_03[0] ; vga_zx:U4|escr_vid_reg[1]                                                                                     ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.703     ; 2.410      ;
; -6.115 ; escr_port_03[0] ; vga_zx:U4|escr_vid_reg[4]                                                                                     ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.696     ; 2.358      ;
; -6.041 ; escr_port_03[0] ; vga_zx:U4|escr_vid_reg[5]                                                                                     ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.704     ; 2.276      ;
; -6.024 ; escr_port_03[0] ; vga_zx:U4|escr_vid_reg[6]                                                                                     ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.695     ; 2.268      ;
; -5.939 ; escr_port_03[0] ; vga_zx:U4|escr_vid_reg[0]                                                                                     ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.706     ; 2.172      ;
; -5.893 ; escr_port_03[0] ; vga_zx:U4|escr_vid_reg[7]                                                                                     ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.704     ; 2.128      ;
; -5.870 ; escr_port_03[0] ; vga_zx:U4|escr_vid_reg[3]                                                                                     ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.685     ; 2.124      ;
; -5.647 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a3~portb_address_reg0  ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.304     ; 2.304      ;
; -5.644 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a17~portb_address_reg0 ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.309     ; 2.296      ;
; -5.639 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a21~portb_address_reg0 ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.304     ; 2.296      ;
; -5.637 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a21~portb_datain_reg0  ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.301     ; 2.297      ;
; -5.590 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a12~portb_address_reg0 ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.309     ; 2.242      ;
; -5.588 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a12~portb_datain_reg0  ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.306     ; 2.243      ;
; -5.575 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a13~portb_address_reg0 ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.302     ; 2.234      ;
; -5.574 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a20~portb_address_reg0 ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.294     ; 2.241      ;
; -5.573 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a13~portb_datain_reg0  ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.299     ; 2.235      ;
; -5.573 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a18~portb_address_reg0 ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.295     ; 2.239      ;
; -5.572 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a20~portb_datain_reg0  ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.291     ; 2.242      ;
; -5.571 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a18~portb_datain_reg0  ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.292     ; 2.240      ;
; -5.570 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a15~portb_address_reg0 ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.302     ; 2.229      ;
; -5.568 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a15~portb_datain_reg0  ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.299     ; 2.230      ;
; -5.563 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a3~portb_datain_reg0   ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.301     ; 2.223      ;
; -5.546 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a17~portb_datain_reg0  ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.306     ; 2.201      ;
; -5.535 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a4~portb_address_reg0  ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.295     ; 2.201      ;
; -5.533 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a4~portb_datain_reg0   ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.292     ; 2.202      ;
; -5.519 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a3~portb_address_reg0  ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.306     ; 2.174      ;
; -5.516 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a17~portb_address_reg0 ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.311     ; 2.166      ;
; -5.486 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a7~portb_address_reg0  ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.297     ; 2.150      ;
; -5.484 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a7~portb_datain_reg0   ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.294     ; 2.151      ;
; -5.466 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a9~portb_address_reg0  ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.306     ; 2.121      ;
; -5.463 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a0~portb_address_reg0  ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.298     ; 2.126      ;
; -5.454 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a0~portb_address_reg0  ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.300     ; 2.115      ;
; -5.452 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a19~portb_address_reg0 ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.302     ; 2.111      ;
; -5.450 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a19~portb_datain_reg0  ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.299     ; 2.112      ;
; -5.449 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a20~portb_address_reg0 ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.296     ; 2.114      ;
; -5.440 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a14~portb_address_reg0 ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.307     ; 2.094      ;
; -5.439 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a22~portb_address_reg0 ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.310     ; 2.090      ;
; -5.439 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a7~portb_address_reg0  ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.299     ; 2.101      ;
; -5.432 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a8~portb_address_reg0  ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.305     ; 2.088      ;
; -5.427 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a10~portb_address_reg0 ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.307     ; 2.081      ;
; -5.425 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a1~portb_address_reg0  ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.302     ; 2.084      ;
; -5.417 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a22~portb_address_reg0 ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.312     ; 2.066      ;
; -5.417 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a18~portb_address_reg0 ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.297     ; 2.081      ;
; -5.416 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a1~portb_address_reg0  ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.304     ; 2.073      ;
; -5.406 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a11~portb_address_reg0 ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.310     ; 2.057      ;
; -5.402 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a5~portb_address_reg0  ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.302     ; 2.061      ;
; -5.396 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a6~portb_address_reg0  ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.303     ; 2.054      ;
; -5.394 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a16~portb_address_reg0 ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.303     ; 2.052      ;
; -5.393 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a9~portb_datain_reg0   ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.303     ; 2.051      ;
; -5.392 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a16~portb_datain_reg0  ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.300     ; 2.053      ;
; -5.390 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a1~portb_datain_reg0   ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.299     ; 2.052      ;
; -5.389 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a4~portb_address_reg0  ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.297     ; 2.053      ;
; -5.387 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a14~portb_datain_reg0  ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.304     ; 2.044      ;
; -5.387 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a6~portb_address_reg0  ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.305     ; 2.043      ;
; -5.380 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a6~portb_datain_reg0   ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.300     ; 2.041      ;
; -5.369 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a0~portb_datain_reg0   ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.295     ; 2.035      ;
; -5.367 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a21~portb_address_reg0 ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.306     ; 2.022      ;
; -5.365 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a21~portb_datain_reg0  ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.303     ; 2.023      ;
; -5.364 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a5~portb_datain_reg0   ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.299     ; 2.026      ;
; -5.360 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a2~portb_address_reg0  ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.300     ; 2.021      ;
; -5.358 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a2~portb_datain_reg0   ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.297     ; 2.022      ;
; -5.352 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a23~portb_address_reg0 ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.314     ; 1.999      ;
; -5.352 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a11~portb_datain_reg0  ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.307     ; 2.006      ;
; -5.338 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a9~portb_address_reg0  ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.308     ; 1.991      ;
; -5.336 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a23~portb_address_reg0 ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.316     ; 1.981      ;
; -5.334 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a12~portb_address_reg0 ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.311     ; 1.984      ;
; -5.332 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a12~portb_datain_reg0  ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.308     ; 1.985      ;
; -5.322 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a8~portb_datain_reg0   ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.302     ; 1.981      ;
; -5.321 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a10~portb_datain_reg0  ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.304     ; 1.978      ;
; -5.319 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a13~portb_address_reg0 ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.304     ; 1.976      ;
; -5.317 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a13~portb_datain_reg0  ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.301     ; 1.977      ;
; -5.314 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a15~portb_address_reg0 ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.304     ; 1.971      ;
; -5.312 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a15~portb_datain_reg0  ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.301     ; 1.972      ;
; -5.312 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a14~portb_address_reg0 ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.309     ; 1.964      ;
; -5.307 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a3~portb_datain_reg0   ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.303     ; 1.965      ;
; -5.304 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a8~portb_address_reg0  ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.307     ; 1.958      ;
; -5.300 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a20~portb_datain_reg0  ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.293     ; 1.968      ;
; -5.299 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a18~portb_datain_reg0  ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.294     ; 1.966      ;
; -5.299 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a10~portb_address_reg0 ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.309     ; 1.951      ;
; -5.281 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a11~portb_address_reg0 ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.312     ; 1.930      ;
; -5.277 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a4~portb_datain_reg0   ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.294     ; 1.944      ;
; -5.274 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a17~portb_datain_reg0  ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.308     ; 1.927      ;
; -5.237 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a16~portb_address_reg0 ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.305     ; 1.893      ;
; -5.228 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a7~portb_datain_reg0   ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.296     ; 1.893      ;
; -5.228 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a2~portb_address_reg0  ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.302     ; 1.887      ;
; -5.210 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a12~portb_address_reg0 ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.236     ; 1.935      ;
; -5.208 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a12~portb_datain_reg0  ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.233     ; 1.936      ;
; -5.207 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a3~portb_address_reg0  ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.231     ; 1.937      ;
; -5.207 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a3~portb_datain_reg0   ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.228     ; 1.940      ;
; -5.195 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a13~portb_address_reg0 ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.229     ; 1.927      ;
; -5.193 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a13~portb_datain_reg0  ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.226     ; 1.928      ;
; -5.190 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a15~portb_address_reg0 ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.229     ; 1.922      ;
; -5.188 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a23~portb_datain_reg0  ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.311     ; 1.838      ;
; -5.188 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a15~portb_datain_reg0  ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.226     ; 1.923      ;
; -5.188 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a21~portb_address_reg0 ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.231     ; 1.918      ;
; -5.186 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a21~portb_datain_reg0  ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.228     ; 1.919      ;
; -5.182 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a5~portb_address_reg0  ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.304     ; 1.839      ;
; -5.180 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a19~portb_address_reg0 ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.304     ; 1.837      ;
; -5.178 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a19~portb_datain_reg0  ; a_i[0]       ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.002        ; -3.301     ; 1.838      ;
+--------+-----------------+---------------------------------------------------------------------------------------------------------------+--------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'U18|altpll_component|auto_generated|pll1|clk[2]'                                                                                                                                                                      ;
+--------+-----------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node                                                                                                       ; Launch Clock ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------------------------------------------+--------------+------------+------------+
; -4.523 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a21~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.733     ; 1.753      ;
; -4.435 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a21~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.658     ; 1.740      ;
; -4.415 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a21~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.658     ; 1.720      ;
; -4.377 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a12~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.663     ; 1.677      ;
; -4.377 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a12~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.663     ; 1.677      ;
; -4.375 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a12~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.660     ; 1.678      ;
; -4.373 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a20~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.723     ; 1.613      ;
; -4.370 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a21~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.658     ; 1.675      ;
; -4.369 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a15~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.656     ; 1.676      ;
; -4.369 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a15~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.656     ; 1.676      ;
; -4.368 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a21~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.655     ; 1.676      ;
; -4.367 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a15~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.653     ; 1.677      ;
; -4.364 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a4~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.724     ; 1.603      ;
; -4.364 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a3~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.746     ; 1.581      ;
; -4.353 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a18~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.724     ; 1.592      ;
; -4.350 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a21~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.658     ; 1.655      ;
; -4.348 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a21~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.655     ; 1.656      ;
; -4.347 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a13~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.663     ; 1.647      ;
; -4.347 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a13~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.663     ; 1.647      ;
; -4.347 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a21~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.731     ; 1.579      ;
; -4.345 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a13~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.660     ; 1.648      ;
; -4.338 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a17~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.745     ; 1.556      ;
; -4.305 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a20~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.648     ; 1.620      ;
; -4.305 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a20~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.648     ; 1.620      ;
; -4.303 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a20~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.645     ; 1.621      ;
; -4.291 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a17~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.670     ; 1.584      ;
; -4.291 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a17~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.670     ; 1.584      ;
; -4.289 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a17~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.667     ; 1.585      ;
; -4.289 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a18~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.649     ; 1.603      ;
; -4.289 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a18~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.649     ; 1.603      ;
; -4.287 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a18~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.646     ; 1.604      ;
; -4.285 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a20~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.648     ; 1.600      ;
; -4.285 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a20~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.648     ; 1.600      ;
; -4.283 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a20~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.645     ; 1.601      ;
; -4.271 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a17~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.670     ; 1.564      ;
; -4.271 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a17~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.670     ; 1.564      ;
; -4.269 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a17~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.667     ; 1.565      ;
; -4.269 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a18~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.649     ; 1.583      ;
; -4.269 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a18~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.649     ; 1.583      ;
; -4.267 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a18~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.646     ; 1.584      ;
; -4.259 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a9~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.667     ; 1.555      ;
; -4.258 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a12~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.663     ; 1.558      ;
; -4.258 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a12~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.663     ; 1.558      ;
; -4.256 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a12~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.660     ; 1.559      ;
; -4.250 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a15~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.656     ; 1.557      ;
; -4.250 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a15~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.656     ; 1.557      ;
; -4.248 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a15~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.653     ; 1.558      ;
; -4.228 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a13~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.663     ; 1.528      ;
; -4.228 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a13~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.663     ; 1.528      ;
; -4.226 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a13~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.660     ; 1.529      ;
; -4.213 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a4~porta_address_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.649     ; 1.527      ;
; -4.213 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a4~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.649     ; 1.527      ;
; -4.211 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a4~porta_datain_reg0   ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.646     ; 1.528      ;
; -4.197 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a20~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.721     ; 1.439      ;
; -4.194 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a4~porta_address_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.649     ; 1.508      ;
; -4.194 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a4~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.649     ; 1.508      ;
; -4.192 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a4~porta_datain_reg0   ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.646     ; 1.509      ;
; -4.190 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a12~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.738     ; 1.415      ;
; -4.190 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a3~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.744     ; 1.409      ;
; -4.189 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a5~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.738     ; 1.414      ;
; -4.188 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a9~porta_address_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.667     ; 1.484      ;
; -4.188 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a4~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.722     ; 1.429      ;
; -4.186 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a9~porta_datain_reg0   ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.664     ; 1.485      ;
; -4.186 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a6~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.738     ; 1.411      ;
; -4.182 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a1~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.731     ; 1.414      ;
; -4.182 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a16~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.732     ; 1.413      ;
; -4.177 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a18~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.722     ; 1.418      ;
; -4.176 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a13~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.738     ; 1.401      ;
; -4.170 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a15~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.731     ; 1.402      ;
; -4.169 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a14~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.667     ; 1.465      ;
; -4.169 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a14~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.667     ; 1.465      ;
; -4.167 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a14~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.664     ; 1.466      ;
; -4.167 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a3~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.671     ; 1.459      ;
; -4.166 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a17~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.743     ; 1.386      ;
; -4.162 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a0~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.727     ; 1.398      ;
; -4.162 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a8~porta_address_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.659     ; 1.466      ;
; -4.162 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a8~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.659     ; 1.466      ;
; -4.160 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a8~porta_datain_reg0   ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.656     ; 1.467      ;
; -4.149 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a7~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.726     ; 1.386      ;
; -4.148 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a3~porta_address_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.671     ; 1.440      ;
; -4.148 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a3~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.671     ; 1.440      ;
; -4.146 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a3~porta_datain_reg0   ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.668     ; 1.441      ;
; -4.142 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a19~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.738     ; 1.367      ;
; -4.141 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a2~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.729     ; 1.375      ;
; -4.140 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a9~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.667     ; 1.436      ;
; -4.131 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a23~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.743     ; 1.351      ;
; -4.131 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a11~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.664     ; 1.430      ;
; -4.129 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a3~porta_address_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.671     ; 1.421      ;
; -4.127 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a11~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.664     ; 1.426      ;
; -4.127 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a3~porta_datain_reg0   ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.668     ; 1.422      ;
; -4.125 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a11~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.661     ; 1.427      ;
; -4.119 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a10~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.661     ; 1.421      ;
; -4.105 ; escr_port_00[4] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a9~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.742     ; 1.326      ;
; -4.097 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a19~porta_address_reg0 ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.663     ; 1.397      ;
; -4.097 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a19~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.663     ; 1.397      ;
; -4.095 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a19~porta_datain_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.660     ; 1.398      ;
; -4.094 ; escr_port_02[1] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a16~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.657     ; 1.400      ;
; -4.086 ; escr_port_00[5] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a12~porta_we_reg       ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.736     ; 1.313      ;
; -4.083 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a1~porta_address_reg0  ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.656     ; 1.390      ;
; -4.083 ; escr_port_02[0] ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a1~porta_we_reg        ; a_i[0]       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -2.656     ; 1.390      ;
+--------+-----------------+---------------------------------------------------------------------------------------------------------------+--------------+-------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'U1|altpll_component|auto_generated|pll1|clk[2]'                                                                                                                  ;
+--------+-------------------+----------------------+-------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node              ; Launch Clock                                    ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+----------------------+-------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; -4.431 ; escr_port_00[4]   ; st[0]                ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -3.259     ; 1.113      ;
; -4.420 ; escr_port_00[4]   ; st[1]                ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -3.259     ; 1.102      ;
; -4.399 ; escr_port_00[4]   ; sdr_wr               ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -3.269     ; 1.071      ;
; -4.341 ; escr_port_00[5]   ; sdr_wr               ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -3.267     ; 1.015      ;
; -4.187 ; escr_port_00[5]   ; st[0]                ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -3.257     ; 0.871      ;
; -4.176 ; escr_port_00[5]   ; st[1]                ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -3.257     ; 0.860      ;
; -3.910 ; escr_port_01[0]   ; sdram:U7|sdr_a[2]    ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -3.182     ; 0.669      ;
; -3.815 ; escr_port_01[2]   ; sdram:U7|sdr_a[4]    ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -3.122     ; 0.634      ;
; -3.807 ; escr_port_01[3]   ; sdram:U7|sdr_a[5]    ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -3.123     ; 0.625      ;
; -3.679 ; escr_port_01[7]   ; sdram:U7|sdr_a[9]    ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -3.122     ; 0.498      ;
; -3.673 ; escr_port_01[5]   ; sdram:U7|sdr_a[7]    ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -3.122     ; 0.492      ;
; -3.668 ; escr_port_01[4]   ; sdram:U7|sdr_a[6]    ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -3.122     ; 0.487      ;
; -3.592 ; escr_port_01[1]   ; sdram:U7|sdr_a[3]    ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -3.119     ; 0.414      ;
; -3.590 ; escr_port_01[6]   ; sdram:U7|sdr_a[8]    ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -3.118     ; 0.413      ;
; -0.742 ; a_i[0]            ; sdram:U7|address[0]  ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.004        ; -0.235     ; 0.553      ;
; -0.689 ; a_i[0]            ; sdram:U7|address[0]  ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.008        ; -0.235     ; 0.504      ;
; 0.807  ; a_i[14]           ; st[1]                ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.489     ; 1.547      ;
; 0.811  ; a_i[14]           ; st[0]                ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.489     ; 1.543      ;
; 0.852  ; a_i[14]           ; sdr_wr               ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.499     ; 1.492      ;
; 1.026  ; a_i[15]           ; st[1]                ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.489     ; 1.328      ;
; 1.030  ; a_i[15]           ; st[0]                ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.489     ; 1.324      ;
; 1.086  ; a_i[15]           ; sdr_wr               ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.499     ; 1.258      ;
; 1.232  ; mreq_n_i          ; st[0]                ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.489     ; 1.122      ;
; 1.233  ; rfsh_n_i          ; st[0]                ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.686     ; 0.924      ;
; 1.243  ; mreq_n_i          ; st[1]                ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.489     ; 1.111      ;
; 1.244  ; rfsh_n_i          ; st[1]                ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.686     ; 0.913      ;
; 1.252  ; wr_n_i            ; st[1]                ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.489     ; 1.102      ;
; 1.256  ; wr_n_i            ; st[0]                ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.489     ; 1.098      ;
; 1.293  ; wr_n_i            ; sdr_wr               ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.499     ; 1.051      ;
; 1.316  ; rfsh_n_i          ; sdr_rfsh             ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.881     ; 0.646      ;
; 1.392  ; a_i[12]           ; sdram:U7|sdr_a[0]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.450     ; 1.001      ;
; 1.409  ; mreq_n_i          ; sdr_wr               ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.499     ; 0.935      ;
; 1.458  ; a_i[7]            ; sdram:U7|address[7]  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.471     ; 0.914      ;
; 1.462  ; a_i[11]           ; sdram:U7|sdr_ba[1]   ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.670     ; 0.711      ;
; 1.527  ; a_i[6]            ; sdram:U7|address[6]  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.670     ; 0.646      ;
; 1.622  ; a_i[9]            ; sdram:U7|address[9]  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.452     ; 0.769      ;
; 1.630  ; d_i[5]            ; sdram:U7|data[5]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.457     ; 0.756      ;
; 1.669  ; a_i[13]           ; sdram:U7|sdr_a[1]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.451     ; 0.723      ;
; 1.713  ; d_i[0]            ; sdram:U7|data[0]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.458     ; 0.672      ;
; 1.720  ; a_i[3]            ; sdram:U7|address[3]  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.674     ; 0.449      ;
; 1.726  ; d_i[6]            ; sdram:U7|data[6]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.457     ; 0.660      ;
; 1.730  ; a_i[5]            ; sdram:U7|address[5]  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.660     ; 0.453      ;
; 1.744  ; a_i[10]           ; sdram:U7|sdr_ba[0]   ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.430     ; 0.669      ;
; 1.751  ; d_i[4]            ; sdram:U7|data[4]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.433     ; 0.659      ;
; 1.756  ; d_i[1]            ; sdram:U7|data[1]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.430     ; 0.657      ;
; 1.757  ; d_i[7]            ; sdram:U7|data[7]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.432     ; 0.654      ;
; 1.781  ; d_i[2]            ; sdram:U7|data[2]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.462     ; 0.600      ;
; 1.823  ; d_i[3]            ; sdram:U7|data[3]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.468     ; 0.552      ;
; 1.899  ; a_i[2]            ; sdram:U7|address[2]  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.472     ; 0.472      ;
; 1.907  ; a_i[8]            ; sdram:U7|address[8]  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.472     ; 0.464      ;
; 1.910  ; a_i[4]            ; sdram:U7|address[4]  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.472     ; 0.461      ;
; 1.915  ; a_i[1]            ; sdram:U7|address[1]  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 2.976        ; -0.472     ; 0.456      ;
; 3.439  ; sdr_rd            ; sdram:U7|sdr_ba[1]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; -0.207     ; 2.293      ;
; 3.584  ; sdr_wr            ; sdram:U7|sdr_ba[1]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; -0.207     ; 2.148      ;
; 3.621  ; sdram:U7|state[3] ; sdram:U7|data_reg[7] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; -0.067     ; 2.251      ;
; 3.629  ; sdram:U7|state[1] ; sdram:U7|data_reg[7] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; -0.067     ; 2.243      ;
; 3.638  ; sdram:U7|state[2] ; sdram:U7|data_reg[7] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; -0.067     ; 2.234      ;
; 3.688  ; sdram:U7|state[4] ; sdram:U7|data_reg[7] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; -0.067     ; 2.184      ;
; 3.751  ; sdram:U7|state[0] ; sdram:U7|data_reg[7] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; -0.067     ; 2.121      ;
; 3.762  ; sdr_rd            ; sdram:U7|sdr_ba[0]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.020      ; 2.197      ;
; 3.907  ; sdr_wr            ; sdram:U7|sdr_ba[0]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.020      ; 2.052      ;
; 3.959  ; sdram:U7|state[3] ; sdram:U7|data_reg[0] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.122      ; 2.102      ;
; 3.959  ; sdram:U7|state[3] ; sdram:U7|data_reg[1] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.122      ; 2.102      ;
; 3.959  ; sdram:U7|state[3] ; sdram:U7|data_reg[2] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.122      ; 2.102      ;
; 3.959  ; sdram:U7|state[3] ; sdram:U7|data_reg[3] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.122      ; 2.102      ;
; 3.959  ; sdram:U7|state[3] ; sdram:U7|data_reg[4] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.122      ; 2.102      ;
; 3.959  ; sdram:U7|state[3] ; sdram:U7|data_reg[5] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.122      ; 2.102      ;
; 3.959  ; sdram:U7|state[3] ; sdram:U7|data_reg[6] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.122      ; 2.102      ;
; 3.967  ; sdram:U7|state[1] ; sdram:U7|data_reg[0] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.122      ; 2.094      ;
; 3.967  ; sdram:U7|state[1] ; sdram:U7|data_reg[1] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.122      ; 2.094      ;
; 3.967  ; sdram:U7|state[1] ; sdram:U7|data_reg[2] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.122      ; 2.094      ;
; 3.967  ; sdram:U7|state[1] ; sdram:U7|data_reg[3] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.122      ; 2.094      ;
; 3.967  ; sdram:U7|state[1] ; sdram:U7|data_reg[4] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.122      ; 2.094      ;
; 3.967  ; sdram:U7|state[1] ; sdram:U7|data_reg[5] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.122      ; 2.094      ;
; 3.967  ; sdram:U7|state[1] ; sdram:U7|data_reg[6] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.122      ; 2.094      ;
; 3.976  ; sdram:U7|state[2] ; sdram:U7|data_reg[0] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.122      ; 2.085      ;
; 3.976  ; sdram:U7|state[2] ; sdram:U7|data_reg[1] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.122      ; 2.085      ;
; 3.976  ; sdram:U7|state[2] ; sdram:U7|data_reg[2] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.122      ; 2.085      ;
; 3.976  ; sdram:U7|state[2] ; sdram:U7|data_reg[3] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.122      ; 2.085      ;
; 3.976  ; sdram:U7|state[2] ; sdram:U7|data_reg[4] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.122      ; 2.085      ;
; 3.976  ; sdram:U7|state[2] ; sdram:U7|data_reg[5] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.122      ; 2.085      ;
; 3.976  ; sdram:U7|state[2] ; sdram:U7|data_reg[6] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.122      ; 2.085      ;
; 4.026  ; sdram:U7|state[4] ; sdram:U7|data_reg[0] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.122      ; 2.035      ;
; 4.026  ; sdram:U7|state[4] ; sdram:U7|data_reg[1] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.122      ; 2.035      ;
; 4.026  ; sdram:U7|state[4] ; sdram:U7|data_reg[2] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.122      ; 2.035      ;
; 4.026  ; sdram:U7|state[4] ; sdram:U7|data_reg[3] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.122      ; 2.035      ;
; 4.026  ; sdram:U7|state[4] ; sdram:U7|data_reg[4] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.122      ; 2.035      ;
; 4.026  ; sdram:U7|state[4] ; sdram:U7|data_reg[5] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.122      ; 2.035      ;
; 4.026  ; sdram:U7|state[4] ; sdram:U7|data_reg[6] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.122      ; 2.035      ;
; 4.062  ; sdram:U7|idle1    ; sdram:U7|data_reg[7] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; -0.067     ; 1.810      ;
; 4.063  ; sdram:U7|state[0] ; sdram:U7|data_reg[0] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.122      ; 1.998      ;
; 4.063  ; sdram:U7|state[0] ; sdram:U7|data_reg[1] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.122      ; 1.998      ;
; 4.063  ; sdram:U7|state[0] ; sdram:U7|data_reg[2] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.122      ; 1.998      ;
; 4.063  ; sdram:U7|state[0] ; sdram:U7|data_reg[3] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.122      ; 1.998      ;
; 4.063  ; sdram:U7|state[0] ; sdram:U7|data_reg[4] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.122      ; 1.998      ;
; 4.063  ; sdram:U7|state[0] ; sdram:U7|data_reg[5] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.122      ; 1.998      ;
; 4.063  ; sdram:U7|state[0] ; sdram:U7|data_reg[6] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; 0.122      ; 1.998      ;
; 4.350  ; sdr_wr            ; sdram:U7|sdr_a[10]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; -0.203     ; 1.386      ;
; 4.352  ; sdr_wr            ; sdram:U7|address[4]  ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; -0.006     ; 1.581      ;
; 4.368  ; sdram:U7|idle1    ; sdr_rfsh             ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 5.952        ; -0.062     ; 1.509      ;
+--------+-------------------+----------------------+-------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'U18|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                   ;
+--------+------------------------+----------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                          ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -1.832 ; a_i[0]                 ; osd:U17|nz80cpu:u0|reg_ix[0]     ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.528      ; 2.902      ;
; -1.814 ; a_i[0]                 ; osd:U17|nz80cpu:u0|reg_de[0]     ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.529      ; 2.885      ;
; -1.810 ; a_i[0]                 ; osd:U17|nz80cpu:u0|reg_iy[0]     ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.549      ; 2.901      ;
; -1.808 ; a_i[0]                 ; osd:U17|nz80cpu:u0|reg_ix[8]     ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.537      ; 2.887      ;
; -1.802 ; a_i[0]                 ; osd:U17|nz80cpu:u0|reg_hl[8]     ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.519      ; 2.863      ;
; -1.795 ; a_i[0]                 ; osd:U17|nz80cpu:u0|reg_af[0]     ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.537      ; 2.874      ;
; -1.784 ; a_i[0]                 ; osd:U17|nz80cpu:u0|reg_bc[8]     ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.551      ; 2.877      ;
; -1.765 ; a_i[0]                 ; osd:U17|nz80cpu:u0|reg_af1[0]    ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.558      ; 2.865      ;
; -1.762 ; a_i[0]                 ; osd:U17|nz80cpu:u0|reg_hl1[8]    ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.548      ; 2.852      ;
; -1.758 ; a_i[0]                 ; osd:U17|nz80cpu:u0|reg_hl[0]     ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.521      ; 2.821      ;
; -1.740 ; a_i[0]                 ; osd:U17|nz80cpu:u0|reg_bc1[8]    ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.566      ; 2.848      ;
; -1.729 ; a_i[0]                 ; osd:U17|nz80cpu:u0|reg_de1[0]    ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.550      ; 2.821      ;
; -1.706 ; a_i[15]                ; osd:U17|nz80cpu:u0|reg_hl[15]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 1.788        ; 0.164      ; 3.645      ;
; -1.689 ; a_i[15]                ; osd:U17|nz80cpu:u0|reg_hl1[15]   ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 1.788        ; 0.189      ; 3.653      ;
; -1.689 ; a_i[0]                 ; osd:U17|nz80cpu:u0|reg_de1[8]    ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.549      ; 2.780      ;
; -1.678 ; a_i[0]                 ; osd:U17|nz80cpu:u0|reg_xx[0]     ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.520      ; 2.740      ;
; -1.669 ; a_i[0]                 ; osd:U17|nz80cpu:u0|reg_hl1[0]    ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.546      ; 2.757      ;
; -1.662 ; a_i[0]                 ; osd:U17|nz80cpu:u0|reg_zero[8]   ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.552      ; 2.756      ;
; -1.659 ; a_i[0]                 ; osd:U17|nz80cpu:u0|reg_ix[0]     ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.528      ; 3.229      ;
; -1.653 ; a_i[0]                 ; osd:U17|nz80cpu:u0|reg_tmpSP[0]  ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.545      ; 2.740      ;
; -1.643 ; a_i[0]                 ; osd:U17|nz80cpu:u0|reg_ix[8]     ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.537      ; 3.222      ;
; -1.638 ; a_i[0]                 ; osd:U17|nz80cpu:u0|reg_de[0]     ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.529      ; 3.209      ;
; -1.637 ; a_i[0]                 ; osd:U17|nz80cpu:u0|reg_iy[0]     ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.549      ; 3.228      ;
; -1.623 ; a_i[0]                 ; osd:U17|nz80cpu:u0|reg_hl[8]     ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.519      ; 3.184      ;
; -1.621 ; a_i[15]                ; osd:U17|nz80cpu:u0|reg_xx[7]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 1.788        ; 0.165      ; 3.561      ;
; -1.618 ; a_i[0]                 ; osd:U17|nz80cpu:u0|reg_de[8]     ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.524      ; 2.684      ;
; -1.615 ; a_i[0]                 ; osd:U17|nz80cpu:u0|reg_bc[8]     ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.551      ; 3.208      ;
; -1.612 ; a_i[0]                 ; osd:U17|nz80cpu:u0|reg_af[0]     ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.537      ; 3.191      ;
; -1.608 ; a_i[15]                ; osd:U17|nz80cpu:u0|reg_ix[15]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 1.788        ; 0.181      ; 3.564      ;
; -1.604 ; a_i[0]                 ; osd:U17|nz80cpu:u0|reg_i[8]      ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.539      ; 2.685      ;
; -1.601 ; a_i[0]                 ; osd:U17|nz80cpu:u0|reg_hl1[8]    ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.548      ; 3.191      ;
; -1.600 ; a_i[0]                 ; osd:U17|nz80cpu:u0|reg_af1[0]    ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.558      ; 3.200      ;
; -1.593 ; a_i[15]                ; osd:U17|nz80cpu:u0|reg_iy[15]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 1.788        ; 0.202      ; 3.570      ;
; -1.589 ; a_i[0]                 ; osd:U17|nz80cpu:u0|reg_iy[8]     ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.558      ; 2.689      ;
; -1.586 ; a_i[15]                ; osd:U17|nz80cpu:u0|reg_zero[7]   ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 1.788        ; 0.190      ; 3.551      ;
; -1.581 ; a_i[0]                 ; osd:U17|nz80cpu:u0|reg_i[0]      ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.519      ; 2.642      ;
; -1.579 ; a_i[0]                 ; osd:U17|nz80cpu:u0|reg_xx[8]     ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.560      ; 2.681      ;
; -1.578 ; a_i[0]                 ; osd:U17|nz80cpu:u0|reg_bc1[8]    ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.566      ; 3.186      ;
; -1.576 ; a_i[0]                 ; osd:U17|nz80cpu:u0|reg_tmpSP[8]  ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.561      ; 2.679      ;
; -1.574 ; a_i[0]                 ; osd:U17|nz80cpu:u0|reg_hl[0]     ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.521      ; 3.137      ;
; -1.562 ; a_i[0]                 ; osd:U17|nz80cpu:u0|reg_de1[0]    ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.550      ; 3.154      ;
; -1.556 ; a_i[0]                 ; osd:U17|nz80cpu:u0|reg_zero[0]   ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.544      ; 2.642      ;
; -1.549 ; a_i[15]                ; osd:U17|nz80cpu:u0|reg_zero[15]  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 1.788        ; 0.184      ; 3.508      ;
; -1.531 ; a_i[15]                ; osd:U17|nz80cpu:u0|reg_tmpSP[15] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 1.788        ; 0.205      ; 3.511      ;
; -1.512 ; deserializer:U14|y1[5] ; osd:U17|nz80cpu:u0|reg_ix[5]     ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -0.546     ; 3.403      ;
; -1.510 ; a_i[15]                ; osd:U17|nz80cpu:u0|reg_af1[15]   ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 1.788        ; 0.202      ; 3.487      ;
; -1.509 ; a_i[0]                 ; osd:U17|nz80cpu:u0|reg_de1[8]    ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.549      ; 3.100      ;
; -1.508 ; a_i[0]                 ; osd:U17|nz80cpu:u0|reg_af[8]     ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.537      ; 2.587      ;
; -1.501 ; a_i[0]                 ; osd:U17|nz80cpu:u0|reg_zero[8]   ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.552      ; 3.095      ;
; -1.497 ; deserializer:U14|y1[7] ; osd:U17|nz80cpu:u0|reg_hl[15]    ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -0.554     ; 3.380      ;
; -1.496 ; a_i[0]                 ; osd:U17|nz80cpu:u0|reg_hl1[0]    ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.546      ; 3.084      ;
; -1.495 ; a_i[0]                 ; osd:U17|nz80cpu:u0|reg_xx[0]     ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.520      ; 3.057      ;
; -1.494 ; deserializer:U14|y1[5] ; osd:U17|nz80cpu:u0|reg_af[5]     ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -0.537     ; 3.394      ;
; -1.494 ; a_i[15]                ; osd:U17|nz80cpu:u0|reg_i[15]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 1.788        ; 0.183      ; 3.452      ;
; -1.493 ; deserializer:U14|y1[5] ; osd:U17|nz80cpu:u0|reg_iy[5]     ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -0.525     ; 3.405      ;
; -1.487 ; a_i[15]                ; osd:U17|nz80cpu:u0|fetch[7]      ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 1.788        ; -0.024     ; 3.238      ;
; -1.480 ; deserializer:U14|y1[7] ; osd:U17|nz80cpu:u0|reg_hl1[15]   ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -0.529     ; 3.388      ;
; -1.475 ; a_i[0]                 ; osd:U17|nz80cpu:u0|reg_bc[0]     ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.538      ; 2.555      ;
; -1.474 ; a_i[15]                ; osd:U17|nz80cpu:u0|reg_xx[15]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 1.788        ; 0.204      ; 3.453      ;
; -1.474 ; a_i[15]                ; osd:U17|nz80cpu:u0|reg_de[15]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 1.788        ; 0.164      ; 3.413      ;
; -1.469 ; a_i[0]                 ; osd:U17|nz80cpu:u0|reg_tmpSP[0]  ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.545      ; 3.056      ;
; -1.456 ; deserializer:U14|y0[7] ; osd:U17|nz80cpu:u0|reg_hl[15]    ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -0.555     ; 3.338      ;
; -1.450 ; deserializer:U14|y1[5] ; osd:U17|nz80cpu:u0|reg_af1[5]    ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -0.516     ; 3.371      ;
; -1.450 ; a_i[15]                ; osd:U17|nz80cpu:u0|reg_bc[15]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 1.788        ; 0.189      ; 3.414      ;
; -1.448 ; a_i[15]                ; osd:U17|nz80cpu:u0|reg_i[7]      ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 1.788        ; 0.161      ; 3.384      ;
; -1.443 ; a_i[0]                 ; osd:U17|nz80cpu:u0|reg_bc1[0]    ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.559      ; 2.544      ;
; -1.442 ; deserializer:U14|x0[2] ; osd:U17|nz80cpu:u0|reg_af[2]     ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -0.537     ; 3.342      ;
; -1.439 ; deserializer:U14|y0[7] ; osd:U17|nz80cpu:u0|reg_hl1[15]   ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -0.530     ; 3.346      ;
; -1.438 ; a_i[7]                 ; osd:U17|nz80cpu:u0|reg_hl[15]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 1.788        ; 0.146      ; 3.359      ;
; -1.438 ; a_i[0]                 ; osd:U17|nz80cpu:u0|reg_de[8]     ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.524      ; 3.004      ;
; -1.434 ; a_i[15]                ; osd:U17|nz80cpu:u0|reg_bc1[15]   ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 1.788        ; 0.210      ; 3.419      ;
; -1.433 ; deserializer:U14|y1[5] ; osd:U17|nz80cpu:u0|reg_hl[5]     ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -0.537     ; 3.333      ;
; -1.423 ; deserializer:U14|x1[0] ; osd:U17|nz80cpu:u0|reg_ix[0]     ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -0.546     ; 3.314      ;
; -1.422 ; a_i[15]                ; osd:U17|nz80cpu:u0|reg_tmpSP[7]  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 1.788        ; 0.186      ; 3.383      ;
; -1.421 ; a_i[7]                 ; osd:U17|nz80cpu:u0|reg_hl1[15]   ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 1.788        ; 0.171      ; 3.367      ;
; -1.417 ; deserializer:U14|y1[3] ; osd:U17|nz80cpu:u0|reg_ix[3]     ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -0.546     ; 3.308      ;
; -1.414 ; deserializer:U14|y0[0] ; osd:U17|nz80cpu:u0|reg_ix[0]     ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -0.547     ; 3.304      ;
; -1.414 ; a_i[0]                 ; osd:U17|nz80cpu:u0|reg_iy[8]     ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.558      ; 3.014      ;
; -1.412 ; deserializer:U14|y1[7] ; osd:U17|nz80cpu:u0|reg_xx[7]     ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -0.553     ; 3.296      ;
; -1.410 ; deserializer:U14|y1[5] ; osd:U17|nz80cpu:u0|reg_hl1[5]    ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -0.516     ; 3.331      ;
; -1.410 ; a_i[0]                 ; osd:U17|nz80cpu:u0|fetch[0]      ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; 0.325      ; 2.277      ;
; -1.407 ; deserializer:U14|x1[0] ; osd:U17|nz80cpu:u0|reg_ix[8]     ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -0.537     ; 3.307      ;
; -1.404 ; deserializer:U14|x0[2] ; osd:U17|nz80cpu:u0|reg_de[2]     ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -0.545     ; 3.296      ;
; -1.404 ; deserializer:U14|y1[3] ; osd:U17|nz80cpu:u0|reg_af[3]     ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -0.537     ; 3.304      ;
; -1.402 ; deserializer:U14|x1[0] ; osd:U17|nz80cpu:u0|reg_de[0]     ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -0.545     ; 3.294      ;
; -1.401 ; deserializer:U14|x1[0] ; osd:U17|nz80cpu:u0|reg_iy[0]     ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -0.525     ; 3.313      ;
; -1.399 ; deserializer:U14|y1[7] ; osd:U17|nz80cpu:u0|reg_ix[15]    ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -0.537     ; 3.299      ;
; -1.398 ; deserializer:U14|y0[0] ; osd:U17|nz80cpu:u0|reg_ix[8]     ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -0.538     ; 3.297      ;
; -1.398 ; a_i[0]                 ; osd:U17|nz80cpu:u0|reg_i[8]      ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.539      ; 2.979      ;
; -1.396 ; deserializer:U14|y1[3] ; osd:U17|nz80cpu:u0|reg_iy[3]     ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -0.525     ; 3.308      ;
; -1.394 ; deserializer:U14|y1[3] ; osd:U17|nz80cpu:u0|reg_de[3]     ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -0.545     ; 3.286      ;
; -1.393 ; deserializer:U14|y0[0] ; osd:U17|nz80cpu:u0|reg_de[0]     ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -0.546     ; 3.284      ;
; -1.392 ; deserializer:U14|y0[0] ; osd:U17|nz80cpu:u0|reg_iy[0]     ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -0.526     ; 3.303      ;
; -1.392 ; a_i[0]                 ; osd:U17|nz80cpu:u0|reg_i[0]      ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; 0.519      ; 2.953      ;
; -1.391 ; deserializer:U14|y1[3] ; osd:U17|nz80cpu:u0|reg_af1[3]    ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -0.516     ; 3.312      ;
; -1.388 ; deserializer:U14|x1[3] ; osd:U17|nz80cpu:u0|reg_ix[3]     ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -0.546     ; 3.279      ;
; -1.387 ; deserializer:U14|x1[0] ; osd:U17|nz80cpu:u0|reg_hl[8]     ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -0.555     ; 3.269      ;
; -1.384 ; deserializer:U14|y1[7] ; osd:U17|nz80cpu:u0|reg_iy[15]    ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -0.516     ; 3.305      ;
; -1.381 ; deserializer:U14|y1[0] ; osd:U17|nz80cpu:u0|reg_ix[0]     ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -0.546     ; 3.272      ;
; -1.379 ; deserializer:U14|y1[3] ; osd:U17|nz80cpu:u0|reg_de1[3]    ; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 2.500        ; -0.524     ; 3.292      ;
+--------+------------------------+----------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'a_i[0]'                                                                                                          ;
+--------+-----------+-----------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node         ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -1.245 ; d_i[0]    ; escr_port_19[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.889      ; 1.486      ;
; -1.102 ; d_i[2]    ; escr_port_14[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.314      ; 0.851      ;
; -0.920 ; d_i[1]    ; escr_port_19[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.888      ; 1.432      ;
; -0.839 ; d_i[3]    ; escr_port_15[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.351      ; 0.734      ;
; -0.710 ; d_i[4]    ; escr_port_04[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.278      ; 0.834      ;
; -0.696 ; d_i[1]    ; escr_port_12[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.342      ; 0.889      ;
; -0.547 ; d_i[6]    ; escr_port_04[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.367      ; 0.941      ;
; -0.545 ; d_i[1]    ; escr_port_10[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.210      ; 0.765      ;
; -0.523 ; d_i[6]    ; escr_port_17[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.041      ; 0.863      ;
; -0.414 ; d_i[6]    ; escr_port_15[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.396      ; 0.939      ;
; -0.392 ; d_i[3]    ; escr_port_17[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.221      ; 1.106      ;
; -0.353 ; d_i[5]    ; escr_port_17[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.040      ; 0.875      ;
; -0.322 ; d_i[5]    ; escr_port_02[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.584      ; 2.330      ;
; -0.291 ; d_i[5]    ; escr_port_01[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.545      ; 2.325      ;
; -0.255 ; d_i[6]    ; escr_port_12[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.335      ; 1.043      ;
; -0.241 ; d_i[5]    ; escr_port_19[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.031      ; 1.857      ;
; -0.232 ; d_i[1]    ; escr_port_01[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.543      ; 2.251      ;
; -0.220 ; d_i[7]    ; escr_port_01[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.544      ; 2.255      ;
; -0.186 ; d_i[6]    ; escr_port_10[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.365      ; 1.041      ;
; -0.179 ; d_i[2]    ; escr_port_01[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.543      ; 2.200      ;
; -0.178 ; d_i[7]    ; escr_port_17[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.042      ; 0.714      ;
; -0.174 ; d_i[6]    ; escr_port_1d[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.632      ; 1.282      ;
; -0.173 ; d_i[6]    ; escr_port_19[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.887      ; 1.513      ;
; -0.173 ; d_i[2]    ; escr_port_17[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.104      ; 0.855      ;
; -0.167 ; d_i[1]    ; escr_port_14[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.138      ; 0.719      ;
; -0.166 ; d_i[6]    ; escr_port_18[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.843      ; 1.587      ;
; -0.161 ; d_i[5]    ; escr_port_10[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.172      ; 0.786      ;
; -0.155 ; d_i[1]    ; escr_port_02[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.571      ; 2.188      ;
; -0.154 ; d_i[2]    ; escr_port_19[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.094      ; 1.724      ;
; -0.152 ; d_i[3]    ; escr_port_19[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.717      ; 1.352      ;
; -0.152 ; d_i[6]    ; escr_port_1f[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.825      ; 1.471      ;
; -0.144 ; d_i[0]    ; escr_port_1d[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.635      ; 1.262      ;
; -0.142 ; d_i[5]    ; escr_port_14[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.386      ; 0.982      ;
; -0.142 ; d_i[4]    ; escr_port_01[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.543      ; 2.162      ;
; -0.140 ; d_i[1]    ; escr_port_17[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.303      ; 1.021      ;
; -0.139 ; d_i[6]    ; escr_port_1c[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.866      ; 1.583      ;
; -0.137 ; d_i[5]    ; escr_port_11[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.170      ; 0.760      ;
; -0.130 ; d_i[7]    ; escr_port_02[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.580      ; 2.292      ;
; -0.130 ; d_i[3]    ; escr_port_01[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.537      ; 2.148      ;
; -0.129 ; d_i[6]    ; escr_port_01[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.541      ; 2.148      ;
; -0.128 ; d_i[0]    ; escr_port_17[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.391      ; 1.002      ;
; -0.126 ; d_i[5]    ; escr_port_04[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.366      ; 0.983      ;
; -0.114 ; d_i[2]    ; escr_port_18[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.846      ; 1.444      ;
; -0.106 ; d_i[7]    ; escr_port_19[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.724      ; 1.313      ;
; -0.106 ; d_i[4]    ; escr_port_13[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.765      ; 1.293      ;
; -0.106 ; d_i[1]    ; escr_port_16[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.117      ; 0.717      ;
; -0.102 ; d_i[3]    ; escr_port_18[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.765      ; 1.349      ;
; -0.097 ; d_i[2]    ; escr_port_1d[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.899      ; 1.494      ;
; -0.094 ; d_i[5]    ; escr_port_18[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.773      ; 1.350      ;
; -0.092 ; d_i[4]    ; escr_port_16[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.250      ; 0.835      ;
; -0.090 ; d_i[7]    ; escr_port_1d[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.629      ; 1.203      ;
; -0.090 ; d_i[2]    ; escr_port_1c[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.036      ; 1.602      ;
; -0.089 ; d_i[5]    ; escr_port_15[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.397      ; 0.983      ;
; -0.088 ; d_i[4]    ; escr_port_1f[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.760      ; 1.330      ;
; -0.081 ; d_i[3]    ; escr_port_1c[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.784      ; 1.349      ;
; -0.079 ; d_i[1]    ; escr_port_1d[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.890      ; 1.452      ;
; -0.075 ; d_i[2]    ; escr_port_1b[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.170      ; 1.724      ;
; -0.073 ; d_i[2]    ; escr_port_12[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.581      ; 1.069      ;
; -0.071 ; d_i[4]    ; escr_port_1a[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.022      ; 1.497      ;
; -0.071 ; d_i[7]    ; escr_port_1b[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.827      ; 1.476      ;
; -0.067 ; d_i[6]    ; escr_port_1b[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.827      ; 1.377      ;
; -0.067 ; d_i[7]    ; escr_port_1f[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.760      ; 1.240      ;
; -0.067 ; d_i[7]    ; escr_port_00[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.642      ; 2.300      ;
; -0.067 ; d_i[0]    ; escr_port_14[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.298      ; 0.867      ;
; -0.065 ; d_i[7]    ; escr_port_1c[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.789      ; 1.355      ;
; -0.063 ; d_i[6]    ; escr_port_11[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.380      ; 0.940      ;
; -0.061 ; d_i[6]    ; escr_port_00[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.571      ; 2.210      ;
; -0.059 ; d_i[7]    ; escr_port_18[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.772      ; 1.314      ;
; -0.055 ; d_i[3]    ; escr_port_1f[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.994      ; 1.634      ;
; -0.054 ; d_i[7]    ; escr_port_1a[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.176      ; 1.713      ;
; -0.052 ; d_i[3]    ; escr_port_1e[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.771      ; 1.306      ;
; -0.048 ; d_i[5]    ; escr_port_1c[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.052      ; 1.583      ;
; -0.046 ; d_i[6]    ; escr_port_1a[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.134      ; 1.764      ;
; -0.044 ; d_i[6]    ; escr_port_14[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.429      ; 0.874      ;
; -0.043 ; d_i[0]    ; escr_port_11[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.371      ; 0.985      ;
; -0.042 ; d_i[5]    ; escr_port_13[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.344      ; 0.869      ;
; -0.040 ; d_i[3]    ; escr_port_12[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.520      ; 1.044      ;
; -0.039 ; d_i[1]    ; escr_port_1f[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.102      ; 1.619      ;
; -0.038 ; d_i[4]    ; escr_port_1d[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.630      ; 1.151      ;
; -0.038 ; d_i[7]    ; escr_port_13[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.574      ; 1.095      ;
; -0.037 ; d_i[7]    ; escr_port_10[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.182      ; 0.713      ;
; -0.036 ; d_i[4]    ; escr_port_1b[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.820      ; 1.339      ;
; -0.028 ; d_i[3]    ; escr_port_1a[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.882      ; 1.324      ;
; -0.027 ; d_i[7]    ; escr_port_14[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.118      ; 0.722      ;
; -0.026 ; d_i[6]    ; escr_port_02[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.584      ; 2.192      ;
; -0.025 ; d_i[2]    ; escr_port_11[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.460      ; 0.861      ;
; -0.018 ; d_i[2]    ; escr_port_1f[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.758      ; 1.277      ;
; -0.017 ; d_i[1]    ; escr_port_11[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.209      ; 0.720      ;
; -0.016 ; d_i[4]    ; escr_port_18[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.841      ; 1.435      ;
; -0.009 ; d_i[0]    ; escr_port_00[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.643      ; 2.225      ;
; -0.007 ; d_i[3]    ; escr_port_00[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.699      ; 2.064      ;
; -0.006 ; d_i[1]    ; escr_port_18[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.769      ; 1.353      ;
; -0.006 ; d_i[2]    ; escr_port_1e[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.775      ; 1.278      ;
; -0.004 ; d_i[1]    ; escr_port_1e[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.840      ; 1.421      ;
; 0.000  ; d_i[4]    ; escr_port_02[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.657      ; 2.247      ;
; 0.000  ; d_i[0]    ; escr_port_12[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.424      ; 1.002      ;
; 0.006  ; d_i[2]    ; escr_port_04[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.365      ; 0.850      ;
; 0.008  ; d_i[2]    ; escr_port_1a[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.896      ; 1.382      ;
; 0.011  ; d_i[0]    ; escr_port_1c[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.791      ; 1.277      ;
; 0.011  ; d_i[0]    ; escr_port_16[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.300      ; 0.866      ;
+--------+-----------+-----------------+-------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK_50MHZ'                                                                                                                                                                        ;
+--------+------------------------------------------+---------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                           ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+---------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -0.150 ; reset_n_i                                ; deserializer:U14|receiver:inst_rx|rx_shift_reg[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.612      ; 1.053      ;
; -0.150 ; reset_n_i                                ; deserializer:U14|receiver:inst_rx|rx_shift_reg[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.612      ; 1.053      ;
; -0.150 ; reset_n_i                                ; deserializer:U14|receiver:inst_rx|rx_shift_reg[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.612      ; 1.053      ;
; -0.150 ; reset_n_i                                ; deserializer:U14|receiver:inst_rx|rx_shift_reg[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.612      ; 1.053      ;
; -0.150 ; reset_n_i                                ; deserializer:U14|receiver:inst_rx|rx_shift_reg[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.612      ; 1.053      ;
; -0.150 ; reset_n_i                                ; deserializer:U14|receiver:inst_rx|rx_shift_reg[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.612      ; 1.053      ;
; -0.150 ; reset_n_i                                ; deserializer:U14|receiver:inst_rx|rx_shift_reg[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.612      ; 1.053      ;
; -0.150 ; reset_n_i                                ; deserializer:U14|receiver:inst_rx|rx_shift_reg[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.612      ; 1.053      ;
; -0.095 ; reset_n_i                                ; deserializer:U14|device_id[2]                     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.613      ; 0.999      ;
; -0.095 ; reset_n_i                                ; deserializer:U14|device_id[5]                     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.613      ; 0.999      ;
; -0.095 ; reset_n_i                                ; deserializer:U14|device_id[3]                     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.613      ; 0.999      ;
; -0.095 ; reset_n_i                                ; deserializer:U14|device_id[4]                     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.613      ; 0.999      ;
; -0.095 ; reset_n_i                                ; deserializer:U14|device_id[6]                     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.613      ; 0.999      ;
; -0.095 ; reset_n_i                                ; deserializer:U14|device_id[0]                     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.613      ; 0.999      ;
; -0.095 ; reset_n_i                                ; deserializer:U14|device_id[1]                     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.613      ; 0.999      ;
; -0.095 ; reset_n_i                                ; deserializer:U14|device_id[7]                     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.613      ; 0.999      ;
; 7.341  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_buffer[2]    ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.605     ; 2.041      ;
; 7.341  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_buffer[1]    ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.605     ; 2.041      ;
; 7.341  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_buffer[5]    ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.605     ; 2.041      ;
; 7.341  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_buffer[4]    ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.605     ; 2.041      ;
; 7.341  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_buffer[6]    ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.605     ; 2.041      ;
; 7.442  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_buffer[0]    ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.605     ; 1.940      ;
; 7.442  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_buffer[3]    ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.605     ; 1.940      ;
; 7.442  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_buffer[7]    ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.605     ; 1.940      ;
; 7.470  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_count[8]     ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.604     ; 1.913      ;
; 7.575  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_avail        ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.607     ; 1.805      ;
; 7.641  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_count[1]     ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.606     ; 1.740      ;
; 7.641  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_count[5]     ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.606     ; 1.740      ;
; 7.745  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_bit_count[2] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.604     ; 1.638      ;
; 7.753  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_bit_count[3] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.604     ; 1.630      ;
; 7.883  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_bit_count[1] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.604     ; 1.500      ;
; 7.890  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_bit_count[0] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.604     ; 1.493      ;
; 7.893  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_count[0]     ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.606     ; 1.488      ;
; 7.901  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_count[6]     ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.606     ; 1.480      ;
; 8.032  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_count[3]     ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.606     ; 1.349      ;
; 8.210  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_count[4]     ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.606     ; 1.171      ;
; 8.348  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_shift_reg[7] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.606     ; 1.033      ;
; 8.348  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_shift_reg[6] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.606     ; 1.033      ;
; 8.348  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_shift_reg[5] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.606     ; 1.033      ;
; 8.348  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_shift_reg[4] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.606     ; 1.033      ;
; 8.348  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_shift_reg[3] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.606     ; 1.033      ;
; 8.348  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_shift_reg[2] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.606     ; 1.033      ;
; 8.348  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_shift_reg[1] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.606     ; 1.033      ;
; 8.348  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_shift_reg[0] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.606     ; 1.033      ;
; 8.372  ; deserializer:U14|receiver:inst_rx|rx_bit ; deserializer:U14|receiver:inst_rx|rx_count[7]     ; CLK_50MHZ                                       ; CLK_50MHZ   ; 10.000       ; -0.607     ; 1.008      ;
; 16.730 ; deserializer:U14|device_id[4]            ; deserializer:U14|b1[0]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.213      ;
; 16.730 ; deserializer:U14|device_id[4]            ; deserializer:U14|b1[1]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.213      ;
; 16.730 ; deserializer:U14|device_id[4]            ; deserializer:U14|b1[2]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.213      ;
; 16.732 ; deserializer:U14|device_id[6]            ; deserializer:U14|b1[0]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.211      ;
; 16.732 ; deserializer:U14|device_id[6]            ; deserializer:U14|b1[1]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.211      ;
; 16.732 ; deserializer:U14|device_id[6]            ; deserializer:U14|b1[2]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.211      ;
; 16.786 ; deserializer:U14|device_id[4]            ; deserializer:U14|y0[0]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.157      ;
; 16.786 ; deserializer:U14|device_id[4]            ; deserializer:U14|y0[1]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.157      ;
; 16.786 ; deserializer:U14|device_id[4]            ; deserializer:U14|y0[2]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.157      ;
; 16.786 ; deserializer:U14|device_id[4]            ; deserializer:U14|y0[3]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.157      ;
; 16.786 ; deserializer:U14|device_id[4]            ; deserializer:U14|y0[4]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.157      ;
; 16.786 ; deserializer:U14|device_id[4]            ; deserializer:U14|y0[5]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.157      ;
; 16.786 ; deserializer:U14|device_id[4]            ; deserializer:U14|y0[6]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.157      ;
; 16.786 ; deserializer:U14|device_id[4]            ; deserializer:U14|y0[7]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.157      ;
; 16.788 ; deserializer:U14|device_id[6]            ; deserializer:U14|y0[0]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.155      ;
; 16.788 ; deserializer:U14|device_id[6]            ; deserializer:U14|y0[1]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.155      ;
; 16.788 ; deserializer:U14|device_id[6]            ; deserializer:U14|y0[2]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.155      ;
; 16.788 ; deserializer:U14|device_id[6]            ; deserializer:U14|y0[3]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.155      ;
; 16.788 ; deserializer:U14|device_id[6]            ; deserializer:U14|y0[4]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.155      ;
; 16.788 ; deserializer:U14|device_id[6]            ; deserializer:U14|y0[5]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.155      ;
; 16.788 ; deserializer:U14|device_id[6]            ; deserializer:U14|y0[6]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.155      ;
; 16.788 ; deserializer:U14|device_id[6]            ; deserializer:U14|y0[7]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.155      ;
; 16.854 ; deserializer:U14|device_id[3]            ; deserializer:U14|b1[0]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.089      ;
; 16.854 ; deserializer:U14|device_id[3]            ; deserializer:U14|b1[1]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.089      ;
; 16.854 ; deserializer:U14|device_id[3]            ; deserializer:U14|b1[2]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.089      ;
; 16.866 ; deserializer:U14|device_id[4]            ; deserializer:U14|keys[10][4]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.077      ;
; 16.866 ; deserializer:U14|device_id[4]            ; deserializer:U14|keys[10][3]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.077      ;
; 16.866 ; deserializer:U14|device_id[4]            ; deserializer:U14|keys[11][1]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.077      ;
; 16.866 ; deserializer:U14|device_id[4]            ; deserializer:U14|keys[11][0]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.077      ;
; 16.868 ; deserializer:U14|device_id[6]            ; deserializer:U14|keys[10][4]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.075      ;
; 16.868 ; deserializer:U14|device_id[6]            ; deserializer:U14|keys[10][3]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.075      ;
; 16.868 ; deserializer:U14|device_id[6]            ; deserializer:U14|keys[11][1]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.075      ;
; 16.868 ; deserializer:U14|device_id[6]            ; deserializer:U14|keys[11][0]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.075      ;
; 16.873 ; deserializer:U14|device_id[5]            ; deserializer:U14|b1[0]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.070      ;
; 16.873 ; deserializer:U14|device_id[5]            ; deserializer:U14|b1[1]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.070      ;
; 16.873 ; deserializer:U14|device_id[5]            ; deserializer:U14|b1[2]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.070      ;
; 16.910 ; deserializer:U14|device_id[3]            ; deserializer:U14|y0[0]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.033      ;
; 16.910 ; deserializer:U14|device_id[3]            ; deserializer:U14|y0[1]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.033      ;
; 16.910 ; deserializer:U14|device_id[3]            ; deserializer:U14|y0[2]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.033      ;
; 16.910 ; deserializer:U14|device_id[3]            ; deserializer:U14|y0[3]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.033      ;
; 16.910 ; deserializer:U14|device_id[3]            ; deserializer:U14|y0[4]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.033      ;
; 16.910 ; deserializer:U14|device_id[3]            ; deserializer:U14|y0[5]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.033      ;
; 16.910 ; deserializer:U14|device_id[3]            ; deserializer:U14|y0[6]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.033      ;
; 16.910 ; deserializer:U14|device_id[3]            ; deserializer:U14|y0[7]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.033      ;
; 16.929 ; deserializer:U14|device_id[5]            ; deserializer:U14|y0[0]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.014      ;
; 16.929 ; deserializer:U14|device_id[5]            ; deserializer:U14|y0[1]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.014      ;
; 16.929 ; deserializer:U14|device_id[5]            ; deserializer:U14|y0[2]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.014      ;
; 16.929 ; deserializer:U14|device_id[5]            ; deserializer:U14|y0[3]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.014      ;
; 16.929 ; deserializer:U14|device_id[5]            ; deserializer:U14|y0[4]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.014      ;
; 16.929 ; deserializer:U14|device_id[5]            ; deserializer:U14|y0[5]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.014      ;
; 16.929 ; deserializer:U14|device_id[5]            ; deserializer:U14|y0[6]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.014      ;
; 16.929 ; deserializer:U14|device_id[5]            ; deserializer:U14|y0[7]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.014      ;
; 16.942 ; deserializer:U14|device_id[1]            ; deserializer:U14|b1[0]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.001      ;
; 16.942 ; deserializer:U14|device_id[1]            ; deserializer:U14|b1[1]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.001      ;
; 16.942 ; deserializer:U14|device_id[1]            ; deserializer:U14|b1[2]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 20.000       ; -0.044     ; 3.001      ;
+--------+------------------------------------------+---------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'U1|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                                                                                                   ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                 ; To Node                                                                                                         ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 3.586 ; U1|altpll_component|auto_generated|pll1|clk[0]                                                            ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[1]~DFFHI ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 3.967        ; 1.791      ; 1.970      ;
; 3.604 ; U1|altpll_component|auto_generated|pll1|clk[0]                                                            ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[0]~DFFHI ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 3.967        ; 1.791      ; 1.952      ;
; 3.695 ; U1|altpll_component|auto_generated|pll1|clk[0]                                                            ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[0]~DFFLO ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 3.967        ; 1.791      ; 2.002      ;
; 3.698 ; U1|altpll_component|auto_generated|pll1|clk[0]                                                            ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[1]~DFFLO ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 3.967        ; 1.791      ; 1.999      ;
; 5.755 ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a0 ; hdmi:U2|shift_b[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.244     ; 1.924      ;
; 5.871 ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a0 ; hdmi:U2|shift_b[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.246     ; 1.806      ;
; 5.873 ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a0 ; hdmi:U2|shift_b[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.246     ; 1.804      ;
; 5.894 ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a0 ; hdmi:U2|shift_b[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.244     ; 1.785      ;
; 5.905 ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a0 ; hdmi:U2|shift_b[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.246     ; 1.772      ;
; 5.914 ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a0 ; hdmi:U2|shift_b[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.246     ; 1.763      ;
; 5.935 ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a0 ; hdmi:U2|shift_b[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.244     ; 1.744      ;
; 6.022 ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a0 ; hdmi:U2|shift_b[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.246     ; 1.655      ;
; 6.112 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_b[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.090     ; 1.721      ;
; 6.120 ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a0 ; hdmi:U2|shift_b[8]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.246     ; 1.557      ;
; 6.143 ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a0 ; hdmi:U2|shift_b[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.246     ; 1.534      ;
; 6.209 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_b[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.092     ; 1.622      ;
; 6.218 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_b[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.092     ; 1.613      ;
; 6.220 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_b[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.091     ; 1.612      ;
; 6.236 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_b[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.090     ; 1.597      ;
; 6.259 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_b[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.092     ; 1.572      ;
; 6.276 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_b[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.092     ; 1.555      ;
; 6.351 ; hdmi:U2|state.dataIslandPreGuard                                                                          ; hdmi:U2|shift_b[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.091     ; 1.481      ;
; 6.367 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_g[8]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.091     ; 1.465      ;
; 6.396 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_b[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.093     ; 1.434      ;
; 6.396 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_b[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.093     ; 1.434      ;
; 6.398 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_b[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.091     ; 1.434      ;
; 6.400 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_b[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.093     ; 1.430      ;
; 6.405 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_b[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.090     ; 1.428      ;
; 6.436 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_b[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.093     ; 1.394      ;
; 6.444 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_r[8]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.092     ; 1.387      ;
; 6.445 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_b[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.091     ; 1.387      ;
; 6.465 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_r[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.088     ; 1.370      ;
; 6.476 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_r[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.091     ; 1.356      ;
; 6.484 ; hdmi:U2|state.dataIslandPreGuard                                                                          ; hdmi:U2|shift_b[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.093     ; 1.346      ;
; 6.492 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_b[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.092     ; 1.339      ;
; 6.493 ; hdmi:U2|state.dataIslandPreGuard                                                                          ; hdmi:U2|shift_b[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.093     ; 1.337      ;
; 6.506 ; hdmi:U2|state.dataIslandPreGuard                                                                          ; hdmi:U2|shift_g[8]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.091     ; 1.326      ;
; 6.511 ; hdmi:U2|state.dataIslandPreGuard                                                                          ; hdmi:U2|shift_b[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.091     ; 1.321      ;
; 6.516 ; hdmi:U2|state.dataIslandPreGuard                                                                          ; hdmi:U2|shift_b[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.091     ; 1.316      ;
; 6.524 ; hdmi:U2|state.dataIslandPreGuard                                                                          ; hdmi:U2|shift_b[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.093     ; 1.306      ;
; 6.539 ; hdmi:U2|state.dataIslandPreGuard                                                                          ; hdmi:U2|shift_b[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.093     ; 1.291      ;
; 6.552 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_r[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.088     ; 1.283      ;
; 6.554 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_r[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.088     ; 1.281      ;
; 6.556 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_r[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.088     ; 1.279      ;
; 6.574 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_g[8]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.090     ; 1.259      ;
; 6.584 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_r[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.088     ; 1.251      ;
; 6.586 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_r[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.088     ; 1.249      ;
; 6.590 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_r[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.088     ; 1.245      ;
; 6.592 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_r[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.088     ; 1.243      ;
; 6.594 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_g[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.090     ; 1.239      ;
; 6.595 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_g[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.090     ; 1.238      ;
; 6.609 ; hdmi:U2|state.dataIslandPreGuard                                                                          ; hdmi:U2|shift_r[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.091     ; 1.223      ;
; 6.631 ; hdmi:U2|encoder:enc0|ENCODED[1]                                                                           ; hdmi:U2|shift_b[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.085     ; 1.207      ;
; 6.633 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_g[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.090     ; 1.200      ;
; 6.633 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_g[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.090     ; 1.200      ;
; 6.634 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_b[8]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.092     ; 1.197      ;
; 6.657 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_b[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.092     ; 1.174      ;
; 6.661 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_b[8]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.093     ; 1.169      ;
; 6.662 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_b[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.093     ; 1.168      ;
; 6.662 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_b[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.093     ; 1.168      ;
; 6.675 ; hdmi:U2|state.dataIslandPostGuard                                                                         ; hdmi:U2|shift_r[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.090     ; 1.158      ;
; 6.701 ; hdmi:U2|q_pipe[10][15]                                                                                    ; hdmi:U2|shift_b[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.088     ; 1.134      ;
; 6.709 ; hdmi:U2|shift_b[1]                                                                                        ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[2]~DFFLO ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.059     ; 1.107      ;
; 6.712 ; hdmi:U2|shift_b[1]                                                                                        ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[3]~DFFLO ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.059     ; 1.104      ;
; 6.719 ; hdmi:U2|state.dataIslandPreGuard                                                                          ; hdmi:U2|shift_r[8]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.093     ; 1.111      ;
; 6.721 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_g[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.091     ; 1.111      ;
; 6.723 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_g[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.091     ; 1.109      ;
; 6.725 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_g[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.091     ; 1.107      ;
; 6.742 ; hdmi:U2|state.dataIslandPreGuard                                                                          ; hdmi:U2|shift_b[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.093     ; 1.088      ;
; 6.747 ; hdmi:U2|encoder:enc1|ENCODED[0]                                                                           ; hdmi:U2|shift_g[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.093     ; 1.083      ;
; 6.785 ; hdmi:U2|encoder:enc0|ENCODED[4]                                                                           ; hdmi:U2|shift_b[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.079     ; 1.059      ;
; 6.797 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_g[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.093     ; 1.033      ;
; 6.799 ; hdmi:U2|shift_r[0]                                                                                        ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[7]~DFFHI ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.055     ; 0.880      ;
; 6.800 ; hdmi:U2|state.dataIslandPreGuard                                                                          ; hdmi:U2|shift_b[8]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.093     ; 1.030      ;
; 6.801 ; hdmi:U2|state.dataIslandPreGuard                                                                          ; hdmi:U2|shift_b[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.093     ; 1.029      ;
; 6.802 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_g[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.093     ; 1.028      ;
; 6.803 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_g[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.093     ; 1.027      ;
; 6.803 ; hdmi:U2|encoder:enc0|ENCODED[3]                                                                           ; hdmi:U2|shift_b[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.089     ; 1.031      ;
; 6.803 ; hdmi:U2|encoder:enc0|ENCODED[0]                                                                           ; hdmi:U2|shift_b[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.080     ; 1.040      ;
; 6.817 ; hdmi:U2|shift_r[0]                                                                                        ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[6]~DFFHI ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.055     ; 0.862      ;
; 6.824 ; hdmi:U2|q_pipe[10][15]                                                                                    ; hdmi:U2|shift_b[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.088     ; 1.011      ;
; 6.828 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_g[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.093     ; 1.002      ;
; 6.828 ; hdmi:U2|state.dataIslandPreGuard                                                                          ; hdmi:U2|shift_g[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.093     ; 1.002      ;
; 6.829 ; hdmi:U2|state.videoDataGuardBand                                                                          ; hdmi:U2|shift_g[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.093     ; 1.001      ;
; 6.830 ; hdmi:U2|state.dataIslandPreGuard                                                                          ; hdmi:U2|shift_g[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.093     ; 1.000      ;
; 6.836 ; hdmi:U2|state.dataIslandPreGuard                                                                          ; hdmi:U2|shift_r[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.089     ; 0.998      ;
; 6.839 ; hdmi:U2|encoder:enc1|ENCODED[1]                                                                           ; hdmi:U2|shift_g[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.093     ; 0.991      ;
; 6.840 ; hdmi:U2|q_pipe[10][15]                                                                                    ; hdmi:U2|shift_b[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.090     ; 0.993      ;
; 6.840 ; hdmi:U2|shift_g[0]                                                                                        ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[5]~DFFHI ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.055     ; 0.839      ;
; 6.845 ; hdmi:U2|encoder:enc1|ENCODED[7]                                                                           ; hdmi:U2|shift_g[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.094     ; 0.984      ;
; 6.847 ; hdmi:U2|state.dataIslandPreGuard                                                                          ; hdmi:U2|shift_g[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.091     ; 0.985      ;
; 6.853 ; hdmi:U2|shift_b[0]                                                                                        ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[3]~DFFHI ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.057     ; 0.824      ;
; 6.855 ; hdmi:U2|state.dataIslandPreGuard                                                                          ; hdmi:U2|shift_g[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.093     ; 0.975      ;
; 6.855 ; hdmi:U2|state.dataIslandPreGuard                                                                          ; hdmi:U2|shift_g[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.093     ; 0.975      ;
; 6.858 ; hdmi:U2|shift_g[0]                                                                                        ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[4]~DFFHI ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.055     ; 0.821      ;
; 6.865 ; hdmi:U2|encoder:enc1|ENCODED[5]                                                                           ; hdmi:U2|shift_g[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.094     ; 0.964      ;
; 6.871 ; hdmi:U2|q_pipe[10][15]                                                                                    ; hdmi:U2|shift_b[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.090     ; 0.962      ;
; 6.871 ; hdmi:U2|shift_b[0]                                                                                        ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[2]~DFFHI ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.057     ; 0.806      ;
; 6.873 ; hdmi:U2|q_pipe[10][15]                                                                                    ; hdmi:U2|shift_b[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.090     ; 0.960      ;
; 6.878 ; hdmi:U2|q_pipe[10][15]                                                                                    ; hdmi:U2|shift_b[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 7.936        ; -0.090     ; 0.955      ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'a_i[0]'                                                                                                           ;
+--------+-----------+-----------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node         ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -1.664 ; d_i[7]    ; escr_port_12[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.874      ; 0.276      ;
; -1.451 ; d_i[0]    ; escr_port_03[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.362      ; 1.977      ;
; -1.430 ; d_i[7]    ; escr_port_03[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.373      ; 2.009      ;
; -1.394 ; d_i[6]    ; escr_port_03[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.377      ; 2.049      ;
; -1.361 ; d_i[2]    ; escr_port_03[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.373      ; 2.078      ;
; -1.346 ; d_i[5]    ; escr_port_16[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.556      ; 0.276      ;
; -1.344 ; d_i[6]    ; escr_port_16[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.554      ; 0.276      ;
; -1.342 ; d_i[1]    ; escr_port_03[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.356      ; 2.080      ;
; -1.339 ; d_i[4]    ; escr_port_03[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.353      ; 2.080      ;
; -1.326 ; d_i[2]    ; escr_port_16[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.536      ; 0.276      ;
; -1.315 ; d_i[3]    ; escr_port_03[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.366      ; 2.117      ;
; -1.311 ; d_i[3]    ; escr_port_16[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.521      ; 0.276      ;
; -1.309 ; d_i[5]    ; escr_port_03[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.377      ; 2.134      ;
; -1.295 ; d_i[3]    ; escr_port_00[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.989      ; 1.760      ;
; -1.290 ; d_i[5]    ; escr_port_00[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.925      ; 1.701      ;
; -1.252 ; d_i[4]    ; escr_port_17[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.462      ; 0.276      ;
; -1.247 ; d_i[2]    ; escr_port_00[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.011      ; 1.830      ;
; -1.229 ; d_i[2]    ; escr_port_05[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.877      ; 0.714      ;
; -1.222 ; d_i[4]    ; escr_port_00[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.925      ; 1.769      ;
; -1.218 ; d_i[1]    ; escr_port_00[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.922      ; 1.770      ;
; -1.200 ; d_i[0]    ; escr_port_15[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.866      ; 0.732      ;
; -1.195 ; d_i[5]    ; escr_port_1a[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.402      ; 1.273      ;
; -1.192 ; d_i[1]    ; escr_port_15[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.402      ; 0.276      ;
; -1.180 ; d_i[2]    ; escr_port_02[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.942      ; 1.828      ;
; -1.177 ; d_i[0]    ; escr_port_02[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.854      ; 1.743      ;
; -1.167 ; d_i[2]    ; escr_port_10[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.817      ; 0.716      ;
; -1.164 ; d_i[3]    ; escr_port_02[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.936      ; 1.838      ;
; -1.162 ; d_i[0]    ; escr_port_00[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.930      ; 1.834      ;
; -1.145 ; d_i[4]    ; escr_port_02[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.944      ; 1.865      ;
; -1.141 ; d_i[0]    ; escr_port_01[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.890      ; 1.815      ;
; -1.131 ; d_i[3]    ; escr_port_1b[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.404      ; 1.339      ;
; -1.121 ; d_i[0]    ; escr_port_1a[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.154      ; 1.099      ;
; -1.106 ; d_i[3]    ; escr_port_05[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.647      ; 0.607      ;
; -1.095 ; d_i[1]    ; escr_port_1a[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.142      ; 1.113      ;
; -1.088 ; d_i[6]    ; escr_port_02[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.867      ; 1.845      ;
; -1.080 ; d_i[1]    ; escr_port_1c[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.040      ; 1.026      ;
; -1.075 ; d_i[7]    ; escr_port_00[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.929      ; 1.920      ;
; -1.075 ; d_i[5]    ; escr_port_05[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.818      ; 0.809      ;
; -1.074 ; d_i[4]    ; escr_port_1a[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.284      ; 1.276      ;
; -1.073 ; d_i[6]    ; escr_port_01[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.824      ; 1.817      ;
; -1.069 ; d_i[3]    ; escr_port_11[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.611      ; 0.608      ;
; -1.066 ; d_i[3]    ; escr_port_1a[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.138      ; 1.138      ;
; -1.065 ; d_i[3]    ; escr_port_01[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.821      ; 1.822      ;
; -1.063 ; d_i[3]    ; escr_port_10[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.601      ; 0.604      ;
; -1.057 ; d_i[1]    ; escr_port_1f[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.367      ; 1.376      ;
; -1.057 ; d_i[1]    ; escr_port_02[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.853      ; 1.862      ;
; -1.057 ; d_i[0]    ; escr_port_10[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.722      ; 0.731      ;
; -1.056 ; d_i[6]    ; escr_port_00[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.855      ; 1.865      ;
; -1.053 ; d_i[4]    ; escr_port_01[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.826      ; 1.839      ;
; -1.052 ; d_i[5]    ; escr_port_1e[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.030      ; 1.044      ;
; -1.051 ; d_i[5]    ; escr_port_1b[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.079      ; 1.094      ;
; -1.050 ; d_i[2]    ; escr_port_1a[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.152      ; 1.168      ;
; -1.050 ; d_i[7]    ; escr_port_1e[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.277      ; 1.293      ;
; -1.049 ; d_i[1]    ; escr_port_13[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.942      ; 0.959      ;
; -1.047 ; d_i[4]    ; escr_port_1e[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.340      ; 1.359      ;
; -1.047 ; d_i[7]    ; escr_port_05[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.588      ; 0.607      ;
; -1.046 ; d_i[1]    ; escr_port_1b[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.263      ; 1.283      ;
; -1.046 ; d_i[4]    ; escr_port_11[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.692      ; 0.712      ;
; -1.045 ; d_i[0]    ; escr_port_1c[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.042      ; 1.063      ;
; -1.045 ; d_i[3]    ; escr_port_04[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.585      ; 0.606      ;
; -1.045 ; d_i[2]    ; escr_port_11[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.699      ; 0.720      ;
; -1.042 ; d_i[7]    ; escr_port_1a[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.443      ; 1.467      ;
; -1.041 ; d_i[3]    ; escr_port_15[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.585      ; 0.610      ;
; -1.038 ; d_i[3]    ; escr_port_13[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.902      ; 0.930      ;
; -1.035 ; d_i[7]    ; escr_port_1f[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.011      ; 1.042      ;
; -1.032 ; d_i[5]    ; escr_port_1c[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.314      ; 1.348      ;
; -1.031 ; d_i[4]    ; escr_port_1c[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.296      ; 1.331      ;
; -1.029 ; d_i[2]    ; escr_port_1b[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.437      ; 1.474      ;
; -1.028 ; d_i[5]    ; escr_port_1f[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.008      ; 1.046      ;
; -1.023 ; d_i[0]    ; escr_port_18[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.020      ; 1.063      ;
; -1.022 ; d_i[3]    ; escr_port_1d[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.870      ; 0.914      ;
; -1.020 ; d_i[2]    ; escr_port_01[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.826      ; 1.872      ;
; -1.017 ; d_i[7]    ; escr_port_01[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.827      ; 1.876      ;
; -1.016 ; d_i[6]    ; escr_port_05[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.737      ; 0.787      ;
; -1.016 ; d_i[7]    ; escr_port_02[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.863      ; 1.913      ;
; -1.014 ; d_i[1]    ; escr_port_19[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.142      ; 1.194      ;
; -1.014 ; d_i[2]    ; escr_port_1e[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.025      ; 1.077      ;
; -1.013 ; d_i[0]    ; escr_port_04[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.679      ; 0.732      ;
; -1.011 ; d_i[5]    ; escr_port_02[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.867      ; 1.922      ;
; -1.008 ; d_i[0]    ; escr_port_1b[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.081      ; 1.139      ;
; -1.006 ; d_i[4]    ; escr_port_12[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.846      ; 0.906      ;
; -1.005 ; d_i[2]    ; escr_port_1c[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.297      ; 1.358      ;
; -1.001 ; d_i[6]    ; escr_port_1a[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.400      ; 1.465      ;
; -1.000 ; d_i[2]    ; escr_port_1f[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.009      ; 1.075      ;
; -0.999 ; d_i[0]    ; escr_port_1e[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.031      ; 1.098      ;
; -0.998 ; d_i[2]    ; escr_port_15[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.649      ; 0.717      ;
; -0.996 ; d_i[3]    ; escr_port_14[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.530      ; 0.600      ;
; -0.994 ; d_i[5]    ; escr_port_12[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.568      ; 0.640      ;
; -0.993 ; d_i[6]    ; escr_port_1e[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.027      ; 1.100      ;
; -0.991 ; d_i[4]    ; escr_port_1b[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.072      ; 1.147      ;
; -0.989 ; d_i[6]    ; escr_port_14[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.666      ; 0.743      ;
; -0.985 ; d_i[4]    ; escr_port_13[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.016      ; 1.097      ;
; -0.985 ; d_i[1]    ; escr_port_01[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.826      ; 1.907      ;
; -0.981 ; d_i[4]    ; escr_port_19[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.968      ; 1.053      ;
; -0.980 ; d_i[6]    ; escr_port_1b[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.080      ; 1.166      ;
; -0.980 ; d_i[0]    ; escr_port_1f[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.012      ; 1.098      ;
; -0.980 ; d_i[2]    ; escr_port_12[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.824      ; 0.910      ;
; -0.976 ; d_i[7]    ; escr_port_18[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.022      ; 1.112      ;
; -0.976 ; d_i[5]    ; escr_port_01[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.828      ; 1.918      ;
; -0.970 ; d_i[1]    ; escr_port_1d[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.146      ; 1.242      ;
+--------+-----------+-----------------+-------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'U18|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                              ;
+--------+----------------------------------+----------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -0.358 ; sync:U3|vcnt[7]                  ; osd:U17|int                      ; U1|altpll_component|auto_generated|pll1|clk[0]  ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.034        ; 0.687      ; 0.587      ;
; -0.306 ; sync:U3|vcnt[3]                  ; osd:U17|int                      ; U1|altpll_component|auto_generated|pll1|clk[0]  ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.034        ; 0.688      ; 0.640      ;
; -0.302 ; sync:U3|vcnt[6]                  ; osd:U17|int                      ; U1|altpll_component|auto_generated|pll1|clk[0]  ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.034        ; 0.688      ; 0.644      ;
; -0.295 ; sync:U3|vcnt[0]                  ; osd:U17|int                      ; U1|altpll_component|auto_generated|pll1|clk[0]  ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.034        ; 0.688      ; 0.651      ;
; -0.268 ; sync:U3|vcnt[8]                  ; osd:U17|int                      ; U1|altpll_component|auto_generated|pll1|clk[0]  ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.034        ; 0.688      ; 0.678      ;
; -0.267 ; sync:U3|vcnt[4]                  ; osd:U17|int                      ; U1|altpll_component|auto_generated|pll1|clk[0]  ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.034        ; 0.688      ; 0.679      ;
; -0.248 ; sync:U3|vcnt[9]                  ; osd:U17|int                      ; U1|altpll_component|auto_generated|pll1|clk[0]  ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.034        ; 0.688      ; 0.698      ;
; -0.240 ; sync:U3|vcnt[5]                  ; osd:U17|int                      ; U1|altpll_component|auto_generated|pll1|clk[0]  ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.034        ; 0.688      ; 0.706      ;
; -0.183 ; sync:U3|vcnt[1]                  ; osd:U17|int                      ; U1|altpll_component|auto_generated|pll1|clk[0]  ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.034        ; 0.688      ; 0.763      ;
; -0.169 ; sync:U3|vcnt[2]                  ; osd:U17|int                      ; U1|altpll_component|auto_generated|pll1|clk[0]  ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.034        ; 0.688      ; 0.777      ;
; 0.175  ; osd:U17|nz80cpu:u0|cpu_status[7] ; osd:U17|nz80cpu:u0|cpu_status[7] ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.307      ;
; 0.184  ; osd:U17|nz80cpu:u0|fetch[8]      ; osd:U17|nz80cpu:u0|fetch[8]      ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; osd:U17|nz80cpu:u0|fetch[6]      ; osd:U17|nz80cpu:u0|fetch[6]      ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; osd:U17|nz80cpu:u0|cpu_status[2] ; osd:U17|nz80cpu:u0|cpu_status[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; osd:U17|nz80cpu:u0|cpu_status[3] ; osd:U17|nz80cpu:u0|cpu_status[3] ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.307      ;
; 0.184  ; osd:U17|nz80cpu:u0|fetch[9]      ; osd:U17|nz80cpu:u0|fetch[9]      ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.307      ;
; 0.185  ; osd:U17|nz80cpu:u0|r[7]          ; osd:U17|nz80cpu:u0|r[7]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.187  ; osd:U17|int                      ; osd:U17|int                      ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.302  ; osd:U17|nz80cpu:u0|r[5]          ; osd:U17|nz80cpu:u0|r[5]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.425      ;
; 0.303  ; osd:U17|nz80cpu:u0|cpu_status[7] ; osd:U17|nz80cpu:u0|cpu_status[6] ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.435      ;
; 0.304  ; osd:U17|nz80cpu:u0|r[4]          ; osd:U17|nz80cpu:u0|r[4]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.427      ;
; 0.356  ; osd:U17|nz80cpu:u0|r[6]          ; osd:U17|nz80cpu:u0|r[6]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.479      ;
; 0.453  ; osd:U17|nz80cpu:u0|r[3]          ; osd:U17|nz80cpu:u0|r[4]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.576      ;
; 0.457  ; osd:U17|nz80cpu:u0|r[3]          ; osd:U17|nz80cpu:u0|r[3]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.580      ;
; 0.459  ; osd:U17|nz80cpu:u0|r[2]          ; osd:U17|nz80cpu:u0|r[4]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.582      ;
; 0.459  ; port_7ffd_reg[2]                 ; osd:U17|nz80cpu:u0|alu161[2]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.120      ; 0.687      ;
; 0.460  ; osd:U17|nz80cpu:u0|r[1]          ; osd:U17|nz80cpu:u0|r[1]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.583      ;
; 0.462  ; osd:U17|nz80cpu:u0|r[4]          ; osd:U17|nz80cpu:u0|r[5]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.585      ;
; 0.465  ; port_7ffd_reg[7]                 ; osd:U17|nz80cpu:u0|alu161[7]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.115      ; 0.688      ;
; 0.482  ; osd:U17|nz80cpu:u0|r[0]          ; osd:U17|nz80cpu:u0|r[0]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.605      ;
; 0.506  ; osd:U17|nz80cpu:u0|cpu_status[8] ; osd:U17|nz80cpu:u0|fetch[6]      ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.629      ;
; 0.506  ; port_xxfe_reg[3]                 ; osd:U17|nz80cpu:u0|alu161[3]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.125      ; 0.739      ;
; 0.516  ; osd:U17|nz80cpu:u0|r[3]          ; osd:U17|nz80cpu:u0|r[5]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.639      ;
; 0.518  ; port_7ffd_reg[4]                 ; osd:U17|nz80cpu:u0|alu161[4]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.122      ; 0.748      ;
; 0.520  ; osd:U17|nz80cpu:u0|r[1]          ; osd:U17|nz80cpu:u0|r[4]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.643      ;
; 0.520  ; port_7ffd_reg[6]                 ; osd:U17|nz80cpu:u0|alu161[6]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.122      ; 0.750      ;
; 0.522  ; osd:U17|nz80cpu:u0|r[2]          ; osd:U17|nz80cpu:u0|r[5]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.645      ;
; 0.531  ; osd:U17|nz80cpu:u0|fetch[6]      ; osd:U17|nz80cpu:u0|cpu_status[7] ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.281      ; 0.896      ;
; 0.533  ; osd:U17|nz80cpu:u0|r[0]          ; osd:U17|nz80cpu:u0|r[4]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.656      ;
; 0.552  ; osd:U17|nz80cpu:u0|r[2]          ; osd:U17|nz80cpu:u0|r[2]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.675      ;
; 0.583  ; osd:U17|nz80cpu:u0|r[1]          ; osd:U17|nz80cpu:u0|r[5]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.706      ;
; 0.596  ; osd:U17|nz80cpu:u0|r[0]          ; osd:U17|nz80cpu:u0|r[5]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.719      ;
; 0.604  ; osd:U17|nz80cpu:u0|r[5]          ; osd:U17|nz80cpu:u0|r[6]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.727      ;
; 0.607  ; osd:U17|nz80cpu:u0|fetch[3]      ; osd:U17|nz80cpu:u0|cpu_status[8] ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.732      ;
; 0.609  ; osd:U17|nz80cpu:u0|r[2]          ; osd:U17|nz80cpu:u0|r[3]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.732      ;
; 0.618  ; osd:U17|nz80cpu:u0|r[4]          ; osd:U17|nz80cpu:u0|r[6]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.741      ;
; 0.619  ; osd:U17|nz80cpu:u0|r[0]          ; osd:U17|nz80cpu:u0|r[1]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.742      ;
; 0.635  ; osd:U17|nz80cpu:u0|flg[5]        ; osd:U17|nz80cpu:u0|flg[13]       ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.756      ;
; 0.670  ; osd:U17|nz80cpu:u0|r[1]          ; osd:U17|nz80cpu:u0|r[3]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.793      ;
; 0.672  ; osd:U17|nz80cpu:u0|r[3]          ; osd:U17|nz80cpu:u0|r[6]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.795      ;
; 0.678  ; osd:U17|nz80cpu:u0|r[2]          ; osd:U17|nz80cpu:u0|r[6]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.801      ;
; 0.682  ; port_7ffd_reg[4]                 ; osd:U17|nz80cpu:u0|reg_xx[12]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.122      ; 0.912      ;
; 0.683  ; osd:U17|nz80cpu:u0|r[0]          ; osd:U17|nz80cpu:u0|r[3]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.806      ;
; 0.697  ; osd:U17|nz80cpu:u0|cpu_status[9] ; osd:U17|nz80cpu:u0|fetch[6]      ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.820      ;
; 0.708  ; osd:U17|nz80cpu:u0|r[1]          ; osd:U17|nz80cpu:u0|r[2]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.831      ;
; 0.721  ; osd:U17|nz80cpu:u0|r[0]          ; osd:U17|nz80cpu:u0|r[2]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.844      ;
; 0.723  ; osd:U17|nz80cpu:u0|fetch[9]      ; osd:U17|nz80cpu:u0|cpu_status[6] ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.288      ; 1.095      ;
; 0.739  ; osd:U17|nz80cpu:u0|r[1]          ; osd:U17|nz80cpu:u0|r[6]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.862      ;
; 0.746  ; port_7ffd_reg[6]                 ; osd:U17|nz80cpu:u0|reg_xx[14]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.378      ; 1.232      ;
; 0.750  ; osd:U17|nz80cpu:u0|cpu_status[7] ; osd:U17|nz80cpu:u0|flg[10]       ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.051      ; 0.885      ;
; 0.750  ; osd:U17|nz80cpu:u0|stage[0]      ; osd:U17|nz80cpu:u0|stage[0]      ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.873      ;
; 0.752  ; osd:U17|nz80cpu:u0|r[0]          ; osd:U17|nz80cpu:u0|r[6]          ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.875      ;
; 0.754  ; port_7ffd_reg[1]                 ; osd:U17|nz80cpu:u0|reg_af1[1]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.372      ; 1.234      ;
; 0.770  ; port_7ffd_reg[5]                 ; osd:U17|nz80cpu:u0|alu161[5]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.122      ; 1.000      ;
; 0.774  ; osd:U17|nz80cpu:u0|cpu_status[7] ; osd:U17|nz80cpu:u0|flg[2]        ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.029      ; 0.887      ;
; 0.779  ; osd:U17|nz80cpu:u0|cpu_status[9] ; osd:U17|nz80cpu:u0|fetch[2]      ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.909      ;
; 0.779  ; osd:U17|nz80cpu:u0|fetch[3]      ; osd:U17|nz80cpu:u0|cpu_status[7] ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.283      ; 1.146      ;
; 0.779  ; osd:U17|nz80cpu:u0|fetch[3]      ; osd:U17|nz80cpu:u0|cpu_status[6] ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.283      ; 1.146      ;
; 0.795  ; port_xxfe_reg[2]                 ; osd:U17|nz80cpu:u0|alu161[2]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.117      ; 1.020      ;
; 0.804  ; port_7ffd_reg[7]                 ; osd:U17|nz80cpu:u0|reg_hl1[7]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.115      ; 1.027      ;
; 0.820  ; port_7ffd_reg[1]                 ; osd:U17|nz80cpu:u0|alu161[1]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.119      ; 1.047      ;
; 0.824  ; port_7ffd_reg[4]                 ; osd:U17|nz80cpu:u0|reg_tmpSP[4]  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.361      ; 1.293      ;
; 0.834  ; osd:U17|nz80cpu:u0|cpu_status[8] ; osd:U17|nz80cpu:u0|fetch[9]      ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.960      ;
; 0.834  ; port_7ffd_reg[3]                 ; osd:U17|nz80cpu:u0|alu161[3]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.117      ; 1.059      ;
; 0.858  ; osd:U17|nz80cpu:u0|fetch[8]      ; osd:U17|nz80cpu:u0|cpu_status[6] ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.274      ; 1.216      ;
; 0.859  ; a_i[4]                           ; osd:U17|nz80cpu:u0|alu161[4]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.122      ; 1.089      ;
; 0.876  ; port_7ffd_reg[7]                 ; osd:U17|nz80cpu:u0|reg_af1[7]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.368      ; 1.352      ;
; 0.884  ; port_7ffd_reg[4]                 ; osd:U17|nz80cpu:u0|reg_af1[12]   ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.376      ; 1.368      ;
; 0.884  ; port_7ffd_reg[2]                 ; osd:U17|nz80cpu:u0|reg_iy[10]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.121      ; 1.113      ;
; 0.893  ; port_xxfe_reg[3]                 ; osd:U17|nz80cpu:u0|reg_iy[11]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.379      ; 1.380      ;
; 0.894  ; port_7ffd_reg[7]                 ; osd:U17|nz80cpu:u0|reg_de1[7]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.359      ; 1.361      ;
; 0.896  ; port_xxfe_reg[3]                 ; osd:U17|nz80cpu:u0|reg_ix[11]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.357      ; 1.361      ;
; 0.897  ; a_i[1]                           ; osd:U17|nz80cpu:u0|reg_af1[1]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.387      ; 1.392      ;
; 0.902  ; osd:U17|nz80cpu:u0|cpu_status[9] ; osd:U17|nz80cpu:u0|fetch[4]      ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.022      ;
; 0.910  ; a_i[6]                           ; osd:U17|nz80cpu:u0|alu161[6]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.122      ; 1.140      ;
; 0.914  ; port_7ffd_reg[7]                 ; osd:U17|nz80cpu:u0|reg_af[7]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.345      ; 1.367      ;
; 0.919  ; osd:U17|nz80cpu:u0|cpu_status[1] ; osd:U17|nz80cpu:u0|cpu_status[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.187     ; 0.816      ;
; 0.919  ; osd:U17|nz80cpu:u0|cpu_status[1] ; osd:U17|nz80cpu:u0|cpu_status[3] ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.187     ; 0.816      ;
; 0.920  ; osd:U17|nz80cpu:u0|fetch[8]      ; osd:U17|nz80cpu:u0|cpu_status[7] ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.274      ; 1.278      ;
; 0.923  ; osd:U17|nz80cpu:u0|cpu_status[9] ; osd:U17|nz80cpu:u0|fetch[3]      ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.043      ;
; 0.923  ; port_7ffd_reg[4]                 ; osd:U17|nz80cpu:u0|reg_af[12]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.354      ; 1.385      ;
; 0.928  ; osd:U17|nz80cpu:u0|fetch[9]      ; osd:U17|nz80cpu:u0|stage[1]      ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.053      ; 1.065      ;
; 0.928  ; port_7ffd_reg[2]                 ; osd:U17|nz80cpu:u0|reg_de1[10]   ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.370      ; 1.406      ;
; 0.929  ; osd:U17|nz80cpu:u0|cpu_status[0] ; osd:U17|nz80cpu:u0|flg[10]       ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.285      ; 1.298      ;
; 0.930  ; port_7ffd_reg[7]                 ; osd:U17|nz80cpu:u0|reg_de[7]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.337      ; 1.375      ;
; 0.933  ; port_7ffd_reg[6]                 ; osd:U17|nz80cpu:u0|reg_i[14]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.356      ; 1.397      ;
; 0.936  ; port_7ffd_reg[6]                 ; osd:U17|nz80cpu:u0|reg_de1[6]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.352      ; 1.396      ;
; 0.949  ; port_7ffd_reg[6]                 ; osd:U17|nz80cpu:u0|reg_de[6]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.004        ; 0.327      ; 1.384      ;
; 0.951  ; osd:U17|nz80cpu:u0|flg[13]       ; osd:U17|nz80cpu:u0|flg[13]       ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 1.074      ;
; 0.953  ; osd:U17|nz80cpu:u0|cpu_status[0] ; osd:U17|nz80cpu:u0|flg[2]        ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.263      ; 1.300      ;
+--------+----------------------------------+----------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'U1|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                                          ;
+--------+------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                                                                                         ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; -0.091 ; U1|altpll_component|auto_generated|pll1|clk[0] ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[0]~DFFHI ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 1.865      ; 1.849      ;
; -0.089 ; U1|altpll_component|auto_generated|pll1|clk[0] ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[1]~DFFHI ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 1.865      ; 1.851      ;
; -0.050 ; U1|altpll_component|auto_generated|pll1|clk[0] ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[1]~DFFLO ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 1.865      ; 1.889      ;
; -0.030 ; U1|altpll_component|auto_generated|pll1|clk[0] ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[0]~DFFLO ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 1.865      ; 1.909      ;
; 0.186  ; hdmi:U2|mod5[1]                                ; hdmi:U2|mod5[1]                                                                                                 ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; hdmi:U2|mod5[2]                                ; hdmi:U2|mod5[2]                                                                                                 ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.193  ; hdmi:U2|mod5[0]                                ; hdmi:U2|mod5[0]                                                                                                 ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.314      ;
; 0.200  ; hdmi:U2|mod5[0]                                ; hdmi:U2|mod5[1]                                                                                                 ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.321      ;
; 0.200  ; hdmi:U2|mod5[0]                                ; hdmi:U2|mod5[2]                                                                                                 ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.321      ;
; 0.215  ; hdmi:U2|mod5[2]                                ; hdmi:U2|mod5[0]                                                                                                 ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.336      ;
; 0.265  ; hdmi:U2|shift_r[2]                             ; hdmi:U2|shift_r[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.038      ; 0.387      ;
; 0.265  ; hdmi:U2|shift_r[5]                             ; hdmi:U2|shift_r[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.038      ; 0.387      ;
; 0.265  ; hdmi:U2|shift_r[3]                             ; hdmi:U2|shift_r[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.038      ; 0.387      ;
; 0.266  ; hdmi:U2|shift_b[4]                             ; hdmi:U2|shift_b[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.387      ;
; 0.266  ; hdmi:U2|shift_b[2]                             ; hdmi:U2|shift_b[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.387      ;
; 0.266  ; hdmi:U2|shift_g[8]                             ; hdmi:U2|shift_g[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.387      ;
; 0.266  ; hdmi:U2|shift_g[6]                             ; hdmi:U2|shift_g[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.387      ;
; 0.266  ; hdmi:U2|shift_g[2]                             ; hdmi:U2|shift_g[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.387      ;
; 0.266  ; hdmi:U2|shift_g[3]                             ; hdmi:U2|shift_g[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.387      ;
; 0.267  ; hdmi:U2|shift_b[9]                             ; hdmi:U2|shift_b[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.388      ;
; 0.267  ; hdmi:U2|shift_b[5]                             ; hdmi:U2|shift_b[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.388      ;
; 0.267  ; hdmi:U2|shift_b[3]                             ; hdmi:U2|shift_b[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.388      ;
; 0.267  ; hdmi:U2|shift_g[7]                             ; hdmi:U2|shift_g[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.388      ;
; 0.267  ; hdmi:U2|shift_g[5]                             ; hdmi:U2|shift_g[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.388      ;
; 0.267  ; hdmi:U2|shift_r[7]                             ; hdmi:U2|shift_r[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.038      ; 0.389      ;
; 0.268  ; hdmi:U2|shift_g[4]                             ; hdmi:U2|shift_g[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.389      ;
; 0.269  ; hdmi:U2|shift_b[6]                             ; hdmi:U2|shift_b[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.390      ;
; 0.293  ; hdmi:U2|mod5[1]                                ; hdmi:U2|mod5[2]                                                                                                 ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.414      ;
; 0.297  ; hdmi:U2|encoder:enc0|ENCODED[7]                ; hdmi:U2|shift_b[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.081      ; 0.480      ;
; 0.334  ; hdmi:U2|shift_g[9]                             ; hdmi:U2|shift_g[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.455      ;
; 0.334  ; hdmi:U2|shift_r[4]                             ; hdmi:U2|shift_r[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.038      ; 0.456      ;
; 0.337  ; hdmi:U2|shift_b[8]                             ; hdmi:U2|shift_b[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.458      ;
; 0.344  ; hdmi:U2|shift_r[6]                             ; hdmi:U2|shift_r[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.038      ; 0.466      ;
; 0.353  ; hdmi:U2|encoder:enc1|ENCODED[8]                ; hdmi:U2|shift_g[8]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.081      ; 0.536      ;
; 0.358  ; hdmi:U2|encoder:enc1|ENCODED[9]                ; hdmi:U2|shift_g[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.081      ; 0.541      ;
; 0.368  ; hdmi:U2|mod5[2]                                ; hdmi:U2|mod5[1]                                                                                                 ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.489      ;
; 0.398  ; hdmi:U2|state.videoDataGuardBand               ; hdmi:U2|shift_r[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.084      ; 0.584      ;
; 0.400  ; hdmi:U2|mod5[2]                                ; hdmi:U2|shift_r[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.520      ;
; 0.406  ; hdmi:U2|state.videoDataGuardBand               ; hdmi:U2|shift_r[8]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.079      ; 0.587      ;
; 0.407  ; hdmi:U2|mod5[2]                                ; hdmi:U2|shift_g[8]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.527      ;
; 0.419  ; hdmi:U2|encoder:enc1|ENCODED[6]                ; hdmi:U2|shift_g[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.082      ; 0.603      ;
; 0.420  ; hdmi:U2|encoder:enc2|ENCODED[0]                ; hdmi:U2|shift_r[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.083      ; 0.605      ;
; 0.452  ; hdmi:U2|encoder:enc0|ENCODED[8]                ; hdmi:U2|shift_b[8]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.092      ; 0.646      ;
; 0.457  ; hdmi:U2|encoder:enc0|ENCODED[9]                ; hdmi:U2|shift_b[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.085      ; 0.644      ;
; 0.469  ; hdmi:U2|encoder:enc2|ENCODED[9]                ; hdmi:U2|shift_r[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.081      ; 0.652      ;
; 0.475  ; hdmi:U2|encoder:enc0|ENCODED[5]                ; hdmi:U2|shift_b[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.083      ; 0.660      ;
; 0.477  ; hdmi:U2|shift_r[9]                             ; hdmi:U2|shift_r[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.040      ; 0.601      ;
; 0.488  ; hdmi:U2|encoder:enc2|ENCODED[4]                ; hdmi:U2|shift_r[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.083      ; 0.673      ;
; 0.489  ; hdmi:U2|encoder:enc2|ENCODED[6]                ; hdmi:U2|shift_r[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.083      ; 0.674      ;
; 0.494  ; hdmi:U2|q_pipe[10][15]                         ; hdmi:U2|shift_b[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.082      ; 0.678      ;
; 0.498  ; hdmi:U2|state.videoDataGuardBand               ; hdmi:U2|shift_r[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.084      ; 0.684      ;
; 0.499  ; hdmi:U2|state.videoDataGuardBand               ; hdmi:U2|shift_r[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.084      ; 0.685      ;
; 0.502  ; hdmi:U2|encoder:enc2|ENCODED[8]                ; hdmi:U2|shift_r[8]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.078      ; 0.682      ;
; 0.502  ; hdmi:U2|mod5[2]                                ; hdmi:U2|shift_b[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.622      ;
; 0.502  ; hdmi:U2|mod5[2]                                ; hdmi:U2|shift_b[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.622      ;
; 0.502  ; hdmi:U2|mod5[2]                                ; hdmi:U2|shift_b[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.622      ;
; 0.502  ; hdmi:U2|mod5[2]                                ; hdmi:U2|shift_g[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.622      ;
; 0.502  ; hdmi:U2|mod5[2]                                ; hdmi:U2|shift_g[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.622      ;
; 0.502  ; hdmi:U2|mod5[2]                                ; hdmi:U2|shift_g[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.622      ;
; 0.502  ; hdmi:U2|mod5[2]                                ; hdmi:U2|shift_g[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.622      ;
; 0.503  ; hdmi:U2|encoder:enc2|ENCODED[2]                ; hdmi:U2|shift_r[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.083      ; 0.688      ;
; 0.503  ; hdmi:U2|shift_r[8]                             ; hdmi:U2|shift_r[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.042      ; 0.629      ;
; 0.504  ; hdmi:U2|state.videoDataGuardBand               ; hdmi:U2|shift_r[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.084      ; 0.690      ;
; 0.509  ; hdmi:U2|q_pipe[10][15]                         ; hdmi:U2|shift_b[8]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.082      ; 0.693      ;
; 0.510  ; hdmi:U2|encoder:enc1|ENCODED[3]                ; hdmi:U2|shift_g[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.079      ; 0.691      ;
; 0.517  ; hdmi:U2|state.dataIslandPreGuard               ; hdmi:U2|shift_g[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.081      ; 0.700      ;
; 0.520  ; hdmi:U2|state.dataIslandPreGuard               ; hdmi:U2|shift_r[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.084      ; 0.706      ;
; 0.520  ; hdmi:U2|state.videoDataGuardBand               ; hdmi:U2|shift_r[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.084      ; 0.706      ;
; 0.522  ; hdmi:U2|state.dataIslandPreGuard               ; hdmi:U2|shift_r[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.084      ; 0.708      ;
; 0.522  ; hdmi:U2|state.videoDataGuardBand               ; hdmi:U2|shift_r[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.084      ; 0.708      ;
; 0.523  ; hdmi:U2|state.dataIslandPreGuard               ; hdmi:U2|shift_r[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.084      ; 0.709      ;
; 0.524  ; hdmi:U2|state.videoDataGuardBand               ; hdmi:U2|shift_r[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.084      ; 0.710      ;
; 0.525  ; hdmi:U2|state.dataIslandPostGuard              ; hdmi:U2|shift_g[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.080      ; 0.707      ;
; 0.525  ; hdmi:U2|state.dataIslandPreGuard               ; hdmi:U2|shift_r[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.084      ; 0.711      ;
; 0.525  ; hdmi:U2|state.videoDataGuardBand               ; hdmi:U2|shift_r[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.084      ; 0.711      ;
; 0.532  ; hdmi:U2|state.dataIslandPostGuard              ; hdmi:U2|shift_g[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.080      ; 0.714      ;
; 0.535  ; hdmi:U2|state.dataIslandPreGuard               ; hdmi:U2|shift_g[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.081      ; 0.718      ;
; 0.537  ; hdmi:U2|state.dataIslandPreGuard               ; hdmi:U2|shift_g[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.081      ; 0.720      ;
; 0.539  ; hdmi:U2|state.dataIslandPreGuard               ; hdmi:U2|shift_r[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.084      ; 0.725      ;
; 0.540  ; hdmi:U2|state.dataIslandPreGuard               ; hdmi:U2|shift_r[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.084      ; 0.726      ;
; 0.543  ; hdmi:U2|encoder:enc0|ENCODED[6]                ; hdmi:U2|shift_b[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.081      ; 0.726      ;
; 0.544  ; hdmi:U2|state.dataIslandPreGuard               ; hdmi:U2|shift_r[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.084      ; 0.730      ;
; 0.545  ; hdmi:U2|state.dataIslandPostGuard              ; hdmi:U2|shift_g[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.080      ; 0.727      ;
; 0.547  ; hdmi:U2|encoder:enc0|ENCODED[2]                ; hdmi:U2|shift_b[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.081      ; 0.730      ;
; 0.548  ; hdmi:U2|state.dataIslandPostGuard              ; hdmi:U2|shift_g[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.080      ; 0.730      ;
; 0.555  ; hdmi:U2|state.dataIslandPostGuard              ; hdmi:U2|shift_g[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.080      ; 0.737      ;
; 0.572  ; hdmi:U2|q_pipe[10][15]                         ; hdmi:U2|shift_b[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.082      ; 0.756      ;
; 0.583  ; hdmi:U2|encoder:enc2|ENCODED[5]                ; hdmi:U2|shift_r[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.084      ; 0.769      ;
; 0.586  ; hdmi:U2|encoder:enc1|ENCODED[2]                ; hdmi:U2|shift_g[2]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.081      ; 0.769      ;
; 0.586  ; hdmi:U2|shift_b[7]                             ; hdmi:U2|shift_b[5]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 0.709      ;
; 0.588  ; hdmi:U2|encoder:enc2|ENCODED[1]                ; hdmi:U2|shift_r[1]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.084      ; 0.774      ;
; 0.591  ; hdmi:U2|state.videoDataGuardBand               ; hdmi:U2|shift_r[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.081      ; 0.774      ;
; 0.593  ; hdmi:U2|encoder:enc2|ENCODED[3]                ; hdmi:U2|shift_r[3]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.084      ; 0.779      ;
; 0.595  ; hdmi:U2|encoder:enc2|ENCODED[7]                ; hdmi:U2|shift_r[7]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.084      ; 0.781      ;
; 0.600  ; hdmi:U2|mod5[2]                                ; hdmi:U2|shift_r[8]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.034      ; 0.718      ;
; 0.602  ; hdmi:U2|encoder:enc1|ENCODED[4]                ; hdmi:U2|shift_g[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.081      ; 0.785      ;
; 0.618  ; hdmi:U2|state.dataIslandPreGuard               ; hdmi:U2|shift_g[9]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.079      ; 0.799      ;
; 0.630  ; hdmi:U2|state.videoDataGuardBand               ; hdmi:U2|shift_g[0]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[1] ; -0.002       ; 0.081      ; 0.813      ;
; 0.634  ; hdmi:U2|mod5[2]                                ; hdmi:U2|shift_r[6]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 0.757      ;
; 0.634  ; hdmi:U2|mod5[2]                                ; hdmi:U2|shift_r[4]                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[1] ; U1|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.039      ; 0.757      ;
+--------+------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK_50MHZ'                                                                                                                                                                                  ;
+--------+---------------------------------------------------+---------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                           ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -0.036 ; reset_n_i                                         ; deserializer:U14|device_id[2]                     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.809      ; 0.959      ;
; -0.036 ; reset_n_i                                         ; deserializer:U14|device_id[5]                     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.809      ; 0.959      ;
; -0.036 ; reset_n_i                                         ; deserializer:U14|device_id[3]                     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.809      ; 0.959      ;
; -0.036 ; reset_n_i                                         ; deserializer:U14|device_id[4]                     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.809      ; 0.959      ;
; -0.036 ; reset_n_i                                         ; deserializer:U14|device_id[6]                     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.809      ; 0.959      ;
; -0.036 ; reset_n_i                                         ; deserializer:U14|device_id[0]                     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.809      ; 0.959      ;
; -0.036 ; reset_n_i                                         ; deserializer:U14|device_id[1]                     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.809      ; 0.959      ;
; -0.036 ; reset_n_i                                         ; deserializer:U14|device_id[7]                     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.809      ; 0.959      ;
; 0.018  ; reset_n_i                                         ; deserializer:U14|receiver:inst_rx|rx_shift_reg[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.808      ; 1.012      ;
; 0.018  ; reset_n_i                                         ; deserializer:U14|receiver:inst_rx|rx_shift_reg[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.808      ; 1.012      ;
; 0.018  ; reset_n_i                                         ; deserializer:U14|receiver:inst_rx|rx_shift_reg[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.808      ; 1.012      ;
; 0.018  ; reset_n_i                                         ; deserializer:U14|receiver:inst_rx|rx_shift_reg[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.808      ; 1.012      ;
; 0.018  ; reset_n_i                                         ; deserializer:U14|receiver:inst_rx|rx_shift_reg[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.808      ; 1.012      ;
; 0.018  ; reset_n_i                                         ; deserializer:U14|receiver:inst_rx|rx_shift_reg[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.808      ; 1.012      ;
; 0.018  ; reset_n_i                                         ; deserializer:U14|receiver:inst_rx|rx_shift_reg[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.808      ; 1.012      ;
; 0.018  ; reset_n_i                                         ; deserializer:U14|receiver:inst_rx|rx_shift_reg[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.808      ; 1.012      ;
; 0.187  ; deserializer:U14|receiver:inst_rx|rx_bit_count[0] ; deserializer:U14|receiver:inst_rx|rx_bit_count[0] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; deserializer:U14|receiver:inst_rx|rx_bit_count[2] ; deserializer:U14|receiver:inst_rx|rx_bit_count[2] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; deserializer:U14|receiver:inst_rx|rx_bit_count[1] ; deserializer:U14|receiver:inst_rx|rx_bit_count[1] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; deserializer:U14|receiver:inst_rx|rx_bit_count[3] ; deserializer:U14|receiver:inst_rx|rx_bit_count[3] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; deserializer:U14|keys[9][0]                       ; deserializer:U14|keys[9][0]                       ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; deserializer:U14|keys[9][4]                       ; deserializer:U14|keys[9][4]                       ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; deserializer:U14|keys[10][0]                      ; deserializer:U14|keys[10][0]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; deserializer:U14|keys[10][1]                      ; deserializer:U14|keys[10][1]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; deserializer:U14|keys[10][2]                      ; deserializer:U14|keys[10][2]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; deserializer:U14|keys[9][1]                       ; deserializer:U14|keys[9][1]                       ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; deserializer:U14|keys[9][2]                       ; deserializer:U14|keys[9][2]                       ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; deserializer:U14|keys[9][3]                       ; deserializer:U14|keys[9][3]                       ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; deserializer:U14|count[0]                         ; deserializer:U14|count[0]                         ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; deserializer:U14|count[1]                         ; deserializer:U14|count[1]                         ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; deserializer:U14|count[2]                         ; deserializer:U14|count[2]                         ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; deserializer:U14|count[3]                         ; deserializer:U14|count[3]                         ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; deserializer:U14|keys[10][4]                      ; deserializer:U14|keys[10][4]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; deserializer:U14|keys[10][3]                      ; deserializer:U14|keys[10][3]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; deserializer:U14|keys[11][1]                      ; deserializer:U14|keys[11][1]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; deserializer:U14|keys[11][0]                      ; deserializer:U14|keys[11][0]                      ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.307      ;
; 0.197  ; deserializer:U14|y1[7]                            ; deserializer:U14|y1[7]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.317      ;
; 0.205  ; deserializer:U14|receiver:inst_rx|rx_shift_reg[7] ; deserializer:U14|receiver:inst_rx|rx_shift_reg[6] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.325      ;
; 0.205  ; deserializer:U14|receiver:inst_rx|rx_shift_reg[1] ; deserializer:U14|receiver:inst_rx|rx_shift_reg[0] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.325      ;
; 0.205  ; deserializer:U14|receiver:inst_rx|rx_buffer[5]    ; deserializer:U14|device_id[5]                     ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.325      ;
; 0.206  ; deserializer:U14|z1[3]                            ; deserializer:U14|z1[3]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.035      ; 0.325      ;
; 0.207  ; deserializer:U14|receiver:inst_rx|rx_buffer[6]    ; deserializer:U14|device_id[6]                     ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.327      ;
; 0.215  ; deserializer:U14|count[1]                         ; deserializer:U14|count[2]                         ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.335      ;
; 0.274  ; deserializer:U14|receiver:inst_rx|rx_buffer[4]    ; deserializer:U14|device_id[4]                     ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.394      ;
; 0.279  ; deserializer:U14|receiver:inst_rx|rx_shift_reg[1] ; deserializer:U14|receiver:inst_rx|rx_buffer[1]    ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.037      ; 0.400      ;
; 0.281  ; deserializer:U14|receiver:inst_rx|rx_shift_reg[2] ; deserializer:U14|receiver:inst_rx|rx_buffer[2]    ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.037      ; 0.402      ;
; 0.285  ; deserializer:U14|receiver:inst_rx|rx_buffer[2]    ; deserializer:U14|device_id[2]                     ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.405      ;
; 0.295  ; deserializer:U14|count[0]                         ; deserializer:U14|count[1]                         ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.415      ;
; 0.299  ; deserializer:U14|y0[1]                            ; deserializer:U14|y0[1]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.419      ;
; 0.299  ; deserializer:U14|y0[2]                            ; deserializer:U14|y0[2]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.419      ;
; 0.299  ; deserializer:U14|z0[2]                            ; deserializer:U14|z0[2]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.419      ;
; 0.305  ; deserializer:U14|y1[4]                            ; deserializer:U14|y1[4]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; deserializer:U14|y1[6]                            ; deserializer:U14|y1[6]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.425      ;
; 0.306  ; deserializer:U14|y0[3]                            ; deserializer:U14|y0[3]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; deserializer:U14|z0[0]                            ; deserializer:U14|z0[0]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; deserializer:U14|y1[2]                            ; deserializer:U14|y1[2]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; deserializer:U14|x1[1]                            ; deserializer:U14|x1[1]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; deserializer:U14|x1[2]                            ; deserializer:U14|x1[2]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; deserializer:U14|x1[3]                            ; deserializer:U14|x1[3]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; deserializer:U14|x0[3]                            ; deserializer:U14|x0[3]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; deserializer:U14|x0[6]                            ; deserializer:U14|x0[6]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.426      ;
; 0.307  ; deserializer:U14|y1[1]                            ; deserializer:U14|y1[1]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; deserializer:U14|x1[4]                            ; deserializer:U14|x1[4]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; deserializer:U14|x1[7]                            ; deserializer:U14|x1[7]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; deserializer:U14|x0[1]                            ; deserializer:U14|x0[1]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; deserializer:U14|x0[2]                            ; deserializer:U14|x0[2]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; deserializer:U14|x0[4]                            ; deserializer:U14|x0[4]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.427      ;
; 0.308  ; deserializer:U14|z1[1]                            ; deserializer:U14|z1[1]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.035      ; 0.427      ;
; 0.308  ; deserializer:U14|y0[7]                            ; deserializer:U14|y0[7]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.428      ;
; 0.308  ; deserializer:U14|y1[5]                            ; deserializer:U14|y1[5]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.428      ;
; 0.311  ; deserializer:U14|x1[0]                            ; deserializer:U14|x1[0]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.431      ;
; 0.311  ; deserializer:U14|x0[7]                            ; deserializer:U14|x0[7]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.431      ;
; 0.312  ; deserializer:U14|y1[0]                            ; deserializer:U14|y1[0]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.432      ;
; 0.312  ; deserializer:U14|x0[0]                            ; deserializer:U14|x0[0]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.432      ;
; 0.317  ; deserializer:U14|y0[0]                            ; deserializer:U14|y0[0]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.437      ;
; 0.327  ; deserializer:U14|receiver:inst_rx|rx_shift_reg[6] ; deserializer:U14|receiver:inst_rx|rx_shift_reg[5] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.447      ;
; 0.327  ; deserializer:U14|receiver:inst_rx|rx_shift_reg[2] ; deserializer:U14|receiver:inst_rx|rx_shift_reg[1] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.447      ;
; 0.328  ; deserializer:U14|receiver:inst_rx|rx_shift_reg[5] ; deserializer:U14|receiver:inst_rx|rx_shift_reg[4] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.448      ;
; 0.328  ; deserializer:U14|receiver:inst_rx|rx_shift_reg[4] ; deserializer:U14|receiver:inst_rx|rx_shift_reg[3] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.448      ;
; 0.329  ; deserializer:U14|receiver:inst_rx|rx_shift_reg[3] ; deserializer:U14|receiver:inst_rx|rx_shift_reg[2] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.449      ;
; 0.340  ; deserializer:U14|receiver:inst_rx|rx_bit_count[0] ; deserializer:U14|receiver:inst_rx|rx_bit_count[1] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.460      ;
; 0.346  ; deserializer:U14|receiver:inst_rx|rx_shift_reg[5] ; deserializer:U14|receiver:inst_rx|rx_buffer[5]    ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.037      ; 0.467      ;
; 0.357  ; deserializer:U14|receiver:inst_rx|rx_buffer[1]    ; deserializer:U14|device_id[1]                     ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.477      ;
; 0.361  ; deserializer:U14|receiver:inst_rx|rx_shift_reg[4] ; deserializer:U14|receiver:inst_rx|rx_buffer[4]    ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.037      ; 0.482      ;
; 0.364  ; deserializer:U14|receiver:inst_rx|rx_buffer[7]    ; deserializer:U14|device_id[7]                     ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.484      ;
; 0.365  ; deserializer:U14|count[1]                         ; deserializer:U14|count[3]                         ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.485      ;
; 0.366  ; deserializer:U14|y0[4]                            ; deserializer:U14|y0[4]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.486      ;
; 0.372  ; deserializer:U14|z1[2]                            ; deserializer:U14|z1[2]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.035      ; 0.491      ;
; 0.387  ; deserializer:U14|receiver:inst_rx|rx_bit_count[0] ; deserializer:U14|receiver:inst_rx|rx_bit_count[2] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.507      ;
; 0.401  ; deserializer:U14|count[0]                         ; deserializer:U14|count[2]                         ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.521      ;
; 0.404  ; deserializer:U14|receiver:inst_rx|rx_shift_reg[7] ; deserializer:U14|receiver:inst_rx|rx_buffer[7]    ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.037      ; 0.525      ;
; 0.415  ; deserializer:U14|y0[6]                            ; deserializer:U14|y0[6]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.535      ;
; 0.416  ; deserializer:U14|y0[5]                            ; deserializer:U14|y0[5]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.536      ;
; 0.418  ; deserializer:U14|x1[5]                            ; deserializer:U14|x1[5]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.538      ;
; 0.421  ; deserializer:U14|z0[3]                            ; deserializer:U14|z0[3]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.541      ;
; 0.439  ; deserializer:U14|receiver:inst_rx|rx_bit_count[3] ; deserializer:U14|receiver:inst_rx|rx_count[8]     ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.559      ;
; 0.439  ; deserializer:U14|z1[0]                            ; deserializer:U14|z1[0]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.035      ; 0.558      ;
; 0.440  ; deserializer:U14|receiver:inst_rx|rx_bit_count[1] ; deserializer:U14|receiver:inst_rx|rx_bit_count[3] ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.560      ;
; 0.447  ; deserializer:U14|y0[1]                            ; deserializer:U14|y0[2]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.567      ;
; 0.448  ; deserializer:U14|z0[0]                            ; deserializer:U14|z0[1]                            ; CLK_50MHZ                                       ; CLK_50MHZ   ; 0.000        ; 0.036      ; 0.568      ;
+--------+---------------------------------------------------+---------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'U18|altpll_component|auto_generated|pll1|clk[2]'                                                                                                                                                                                                      ;
+-------+--------------+---------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node    ; To Node                                                                                                       ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+---------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.172 ; a_i[10]      ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a13~porta_address_reg0 ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.238      ; 0.514      ;
; 0.172 ; a_i[9]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a15~porta_address_reg0 ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.245      ; 0.521      ;
; 0.179 ; kb_fn[1]     ; kb_fn[1]                                                                                                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; kb_fn[7]     ; kb_fn[7]                                                                                                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; kb_fn[5]     ; kb_fn[5]                                                                                                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; kb_fn[6]     ; kb_fn[6]                                                                                                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; reg_rfsh_n_i ; rfsh_n_i                                                                                                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.044      ; 0.314      ;
; 0.187 ; trdos        ; trdos                                                                                                         ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.307      ;
; 0.192 ; a_i[7]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a1~porta_address_reg0  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.226      ; 0.522      ;
; 0.193 ; reg_a_i[2]   ; a_i[2]                                                                                                        ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.313      ;
; 0.194 ; reg_a_i[8]   ; a_i[8]                                                                                                        ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.314      ;
; 0.259 ; reg_m1_n_i   ; m1_n_i                                                                                                        ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.044      ; 0.387      ;
; 0.267 ; reg_d_i[0]   ; d_i[0]                                                                                                        ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; reg_d_i[3]   ; d_i[3]                                                                                                        ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.387      ;
; 0.268 ; reg_wr_n_i   ; wr_n_i                                                                                                        ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; reg_a_i[1]   ; a_i[1]                                                                                                        ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; reg_d_i[1]   ; d_i[1]                                                                                                        ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; reg_d_i[4]   ; d_i[4]                                                                                                        ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; reg_iorq_n_i ; iorq_n_i                                                                                                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.389      ;
; 0.283 ; a_i[4]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a5~porta_address_reg0  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.227      ; 0.614      ;
; 0.305 ; key[1]       ; kb_fn[1]                                                                                                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.044      ; 0.433      ;
; 0.306 ; a_i[3]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a6~porta_address_reg0  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.228      ; 0.638      ;
; 0.321 ; a_i[7]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a6~porta_address_reg0  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.218      ; 0.643      ;
; 0.321 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a10~porta_address_reg0       ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.637      ; 1.267      ;
; 0.331 ; a_i[4]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a1~porta_address_reg0  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.234      ; 0.669      ;
; 0.331 ; a_i[10]      ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a12~porta_address_reg0 ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.237      ; 0.672      ;
; 0.336 ; a_i[4]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a16~porta_address_reg0 ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.233      ; 0.673      ;
; 0.338 ; reg_a_i[7]   ; a_i[7]                                                                                                        ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.458      ;
; 0.338 ; a_i[8]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a12~porta_address_reg0 ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.237      ; 0.679      ;
; 0.338 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a21~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.636      ; 1.283      ;
; 0.338 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a7~porta_address_reg0        ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.634      ; 1.281      ;
; 0.339 ; a_i[4]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a19~porta_address_reg0 ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.226      ; 0.669      ;
; 0.340 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a15~porta_address_reg0       ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.641      ; 1.290      ;
; 0.344 ; a_i[9]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a21~porta_address_reg0 ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.242      ; 0.690      ;
; 0.346 ; a_i[10]      ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a1~porta_address_reg0  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.249      ; 0.699      ;
; 0.348 ; a_i[9]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a1~porta_address_reg0  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.249      ; 0.701      ;
; 0.349 ; a_i[4]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a22~porta_address_reg0 ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.225      ; 0.678      ;
; 0.350 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a15~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.639      ; 1.298      ;
; 0.354 ; a_i[6]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a22~porta_address_reg0 ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.225      ; 0.683      ;
; 0.358 ; a_i[6]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a16~porta_address_reg0 ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.233      ; 0.695      ;
; 0.360 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a10~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.633      ; 1.302      ;
; 0.363 ; a_i[4]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a13~porta_address_reg0 ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.231      ; 0.698      ;
; 0.366 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a12~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.631      ; 1.306      ;
; 0.375 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a8~porta_address_reg0  ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.636      ; 1.320      ;
; 0.379 ; a_i[10]      ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a5~porta_address_reg0  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.242      ; 0.725      ;
; 0.383 ; a_i[4]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a12~porta_address_reg0 ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.230      ; 0.717      ;
; 0.384 ; d_i[6]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a14~porta_datain_reg0        ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.228      ; 0.716      ;
; 0.387 ; a_i[10]      ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a19~porta_address_reg0 ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.241      ; 0.732      ;
; 0.390 ; a_i[10]      ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a6~porta_address_reg0  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.241      ; 0.735      ;
; 0.398 ; a_i[12]      ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a18~porta_address_reg0 ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.252      ; 0.754      ;
; 0.402 ; a_i[0]       ; port_xxfe_reg[7]                                                                                              ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.438      ; 1.129      ;
; 0.402 ; a_i[0]       ; port_xxfe_reg[6]                                                                                              ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.438      ; 1.129      ;
; 0.402 ; a_i[0]       ; port_xxfe_reg[5]                                                                                              ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.438      ; 1.129      ;
; 0.402 ; a_i[0]       ; port_xxfe_reg[3]                                                                                              ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.438      ; 1.129      ;
; 0.403 ; a_i[0]       ; port_xxfe_reg[7]                                                                                              ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.438      ; 1.126      ;
; 0.403 ; a_i[0]       ; port_xxfe_reg[6]                                                                                              ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.438      ; 1.126      ;
; 0.403 ; a_i[0]       ; port_xxfe_reg[5]                                                                                              ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.438      ; 1.126      ;
; 0.403 ; a_i[0]       ; port_xxfe_reg[3]                                                                                              ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.438      ; 1.126      ;
; 0.404 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a6~porta_address_reg0  ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.631      ; 1.344      ;
; 0.404 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a9~porta_address_reg0        ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.629      ; 1.342      ;
; 0.406 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a18~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.646      ; 1.361      ;
; 0.410 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a4~porta_address_reg0        ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.638      ; 1.357      ;
; 0.410 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a13~porta_address_reg0       ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.634      ; 1.353      ;
; 0.413 ; d_i[1]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a17~porta_datain_reg0  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.229      ; 0.746      ;
; 0.414 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a6~porta_address_reg0        ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.631      ; 1.354      ;
; 0.416 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a5~porta_address_reg0        ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.624      ; 1.349      ;
; 0.419 ; reg_a_i[13]  ; a_i[13]                                                                                                       ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.032      ; 0.535      ;
; 0.420 ; a_i[1]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a14~porta_address_reg0       ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.230      ; 0.754      ;
; 0.422 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a17~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.624      ; 1.355      ;
; 0.427 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a3~porta_address_reg0        ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.633      ; 1.369      ;
; 0.430 ; a_i[11]      ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a10~porta_address_reg0 ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.230      ; 0.764      ;
; 0.434 ; d_i[1]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a9~porta_datain_reg0   ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.236      ; 0.774      ;
; 0.434 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a14~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.627      ; 1.370      ;
; 0.434 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a3~porta_address_reg0  ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.623      ; 1.366      ;
; 0.434 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a11~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.630      ; 1.373      ;
; 0.435 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a20~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.647      ; 1.391      ;
; 0.436 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a0~porta_address_reg0  ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.643      ; 1.388      ;
; 0.440 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a22~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.630      ; 1.379      ;
; 0.441 ; a_i[0]       ; port_xxfe_reg[4]                                                                                              ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.441      ; 1.171      ;
; 0.442 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a9~porta_address_reg0  ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.627      ; 1.378      ;
; 0.445 ; d_i[6]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a14~porta_datain_reg0  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.235      ; 0.784      ;
; 0.446 ; a_i[11]      ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a14~porta_address_reg0 ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.224      ; 0.774      ;
; 0.446 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a4~porta_address_reg0  ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.646      ; 1.401      ;
; 0.446 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a7~porta_address_reg0  ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.644      ; 1.399      ;
; 0.448 ; reg_a_i[9]   ; a_i[9]                                                                                                        ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.036      ; 0.568      ;
; 0.448 ; d_i[3]       ; port_7ffd_reg[3]                                                                                              ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.043      ; 0.575      ;
; 0.448 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a8~porta_address_reg0        ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.639      ; 1.396      ;
; 0.449 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a0~porta_address_reg0        ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.639      ; 1.397      ;
; 0.450 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a2~porta_address_reg0  ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.641      ; 1.400      ;
; 0.450 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a23~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.626      ; 1.385      ;
; 0.451 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a12~porta_address_reg0       ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.641      ; 1.401      ;
; 0.452 ; a_i[0]       ; port_xxfe_reg[4]                                                                                              ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.441      ; 1.178      ;
; 0.454 ; reg_a_i[6]   ; a_i[6]                                                                                                        ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.575      ;
; 0.457 ; a_i[11]      ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a9~porta_address_reg0  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.224      ; 0.785      ;
; 0.458 ; a_i[0]       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a16~porta_address_reg0 ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.638      ; 1.405      ;
; 0.461 ; a_i[0]       ; port_xxfe_reg[1]                                                                                              ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.440      ; 1.190      ;
; 0.461 ; a_i[0]       ; port_xxfe_reg[2]                                                                                              ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.440      ; 1.190      ;
; 0.461 ; a_i[0]       ; port_xxfe_reg[0]                                                                                              ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.440      ; 1.190      ;
; 0.462 ; a_i[0]       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a14~porta_address_reg0       ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.624      ; 1.395      ;
; 0.462 ; a_i[0]       ; port_xxfe_reg[1]                                                                                              ; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; 0.440      ; 1.187      ;
+-------+--------------+---------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'U1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                                          ;
+-------+----------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                          ; To Node                                                                                                                      ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.177 ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|cntr_epf:cntr1|counter_reg_bit[1] ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a0~portb_address_reg0 ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.502      ;
; 0.178 ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|cntr_epf:cntr1|counter_reg_bit[1] ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a0~porta_address_reg0 ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.501      ;
; 0.180 ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|cntr_epf:cntr1|counter_reg_bit[0] ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a0~portb_address_reg0 ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.505      ;
; 0.181 ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|cntr_epf:cntr1|counter_reg_bit[0] ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a0~porta_address_reg0 ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.504      ;
; 0.184 ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|cntr_epf:cntr1|counter_reg_bit[2] ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a0~portb_address_reg0 ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.509      ;
; 0.185 ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|cntr_epf:cntr1|counter_reg_bit[2] ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a0~porta_address_reg0 ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.508      ;
; 0.186 ; hdmi:U2|state.videoDataPreamble                                                                    ; hdmi:U2|state.videoDataPreamble                                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; hdmi:U2|state.dataIslandPreamble                                                                   ; hdmi:U2|state.dataIslandPreamble                                                                                             ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; hdmi:U2|state.videoDataGuardBand                                                                   ; hdmi:U2|state.videoDataGuardBand                                                                                             ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; hdmi:U2|state.dataIslandPreGuard                                                                   ; hdmi:U2|state.dataIslandPreGuard                                                                                             ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; hdmi:U2|state.dataIslandPostGuard                                                                  ; hdmi:U2|state.dataIslandPostGuard                                                                                            ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga_zx:U4|addr_reg[10]                                                                             ; vga_zx:U4|addr_reg[10]                                                                                                       ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; hdmi:U2|hdmidataencoder:dataenc|oddLine                                                            ; hdmi:U2|hdmidataencoder:dataenc|oddLine                                                                                      ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; hdmi:U2|hdmidataencoder:dataenc|firstHSyncChange                                                   ; hdmi:U2|hdmidataencoder:dataenc|firstHSyncChange                                                                             ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; hdmi:U2|hdmidataencoder:dataenc|allowGeneration                                                    ; hdmi:U2|hdmidataencoder:dataenc|allowGeneration                                                                              ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; hdmi:U2|hdmidataencoder:dataenc|tercData                                                           ; hdmi:U2|hdmidataencoder:dataenc|tercData                                                                                     ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; hdmi:U2|hdmidataencoder:dataenc|samplesHead[1]                                                     ; hdmi:U2|hdmidataencoder:dataenc|samplesHead[1]                                                                               ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[23]                                              ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[23]                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[22]                                              ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[22]                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[21]                                              ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[21]                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[20]                                              ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[20]                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[11]                                              ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[11]                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[10]                                              ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[10]                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[9]                                               ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[9]                                                                         ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[8]                                               ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[8]                                                                         ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[1]                                               ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[1]                                                                         ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sync:U3|counter[0]                                                                                 ; sync:U3|counter[0]                                                                                                           ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.191 ; hdmi:U2|q_pipe[7][13]                                                                              ; hdmi:U2|q_pipe[8][13]                                                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.313      ;
; 0.192 ; hdmi:U2|hdmidataencoder:dataenc|bchCode[2][3]                                                      ; hdmi:U2|hdmidataencoder:dataenc|bchCode[2][5]                                                                                ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.313      ;
; 0.192 ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[14]                                              ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[13]                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.313      ;
; 0.192 ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[4]                                               ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[3]                                                                         ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.313      ;
; 0.192 ; hdmi:U2|q_pipe[8][15]                                                                              ; hdmi:U2|q_pipe[9][15]                                                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.313      ;
; 0.192 ; hdmi:U2|q_pipe[1][13]                                                                              ; hdmi:U2|q_pipe[2][13]                                                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.314      ;
; 0.192 ; hdmi:U2|q_pipe[2][13]                                                                              ; hdmi:U2|q_pipe[3][13]                                                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.314      ;
; 0.192 ; hdmi:U2|q_pipe[3][13]                                                                              ; hdmi:U2|q_pipe[4][13]                                                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.314      ;
; 0.192 ; hdmi:U2|q_pipe[4][13]                                                                              ; hdmi:U2|q_pipe[5][13]                                                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.314      ;
; 0.192 ; hdmi:U2|q_pipe[8][12]                                                                              ; hdmi:U2|q_pipe[9][12]                                                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.313      ;
; 0.192 ; vga_zx:U4|vid_reg[5]                                                                               ; vga_zx:U4|pixel_reg[5]                                                                                                       ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.313      ;
; 0.193 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][29]                                              ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][27]                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][5]                                               ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][3]                                                                         ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][31]                                              ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][29]                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; hdmi:U2|hdmidataencoder:dataenc|bchCode[1][4]                                                      ; hdmi:U2|hdmidataencoder:dataenc|bchCode[1][6]                                                                                ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.313      ;
; 0.193 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][51]                                              ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][49]                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][29]                                              ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][27]                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][27]                                              ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][25]                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][32]                                              ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][30]                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][30]                                              ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][28]                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][26]                                              ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][24]                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][2]                                               ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][0]                                                                         ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[3][2]                                               ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[3][0]                                                                         ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[3][51]                                              ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[3][49]                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; hdmi:U2|hdmidataencoder:dataenc|bchCode[3][2]                                                      ; hdmi:U2|hdmidataencoder:dataenc|bchCode[3][4]                                                                                ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; hdmi:U2|hdmidataencoder:dataenc|bchCode[3][4]                                                      ; hdmi:U2|hdmidataencoder:dataenc|bchCode[3][6]                                                                                ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[18]                                              ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[17]                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[7]                                               ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[6]                                                                         ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; hdmi:U2|q_pipe[1][15]                                                                              ; hdmi:U2|q_pipe[2][15]                                                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; hdmi:U2|q_pipe[2][15]                                                                              ; hdmi:U2|q_pipe[3][15]                                                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; hdmi:U2|q_pipe[4][15]                                                                              ; hdmi:U2|q_pipe[5][15]                                                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; hdmi:U2|q_pipe[3][12]                                                                              ; hdmi:U2|q_pipe[4][12]                                                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; hdmi:U2|q_pipe[4][12]                                                                              ; hdmi:U2|q_pipe[5][12]                                                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; hdmi:U2|q_pipe[5][12]                                                                              ; hdmi:U2|q_pipe[6][12]                                                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; hdmi:U2|q_pipe[6][12]                                                                              ; hdmi:U2|q_pipe[7][12]                                                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; hdmi:U2|hdmidataencoder:dataenc|samplesHead[0]                                                     ; hdmi:U2|hdmidataencoder:dataenc|samplesHead[0]                                                                               ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][8]                                               ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][6]                                                                         ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][53]                                              ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][51]                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][55]                                              ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][53]                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][53]                                              ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][51]                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][51]                                              ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][49]                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][29]                                              ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][27]                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][27]                                              ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][25]                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][4]                                               ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][2]                                                                         ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][2]                                               ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][0]                                                                         ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; hdmi:U2|hdmidataencoder:dataenc|bchCode[1][3]                                                      ; hdmi:U2|hdmidataencoder:dataenc|bchCode[1][5]                                                                                ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][31]                                              ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][29]                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[19]                                              ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[18]                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[16]                                              ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[15]                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; hdmi:U2|hdmidataencoder:dataenc|bchHdr[0]                                                          ; hdmi:U2|hdmidataencoder:dataenc|bchHdr[1]                                                                                    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; hdmi:U2|hdmidataencoder:dataenc|bchHdr[2]                                                          ; hdmi:U2|hdmidataencoder:dataenc|bchHdr[3]                                                                                    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; hdmi:U2|hdmidataencoder:dataenc|bchHdr[3]                                                          ; hdmi:U2|hdmidataencoder:dataenc|bchHdr[4]                                                                                    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; hdmi:U2|q_pipe[3][15]                                                                              ; hdmi:U2|q_pipe[4][15]                                                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; hdmi:U2|q_pipe[5][15]                                                                              ; hdmi:U2|q_pipe[6][15]                                                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; hdmi:U2|q_pipe[8][13]                                                                              ; hdmi:U2|q_pipe[9][13]                                                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.316      ;
; 0.195 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][54]                                              ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][52]                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][6]                                               ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][4]                                                                         ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][2]                                               ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][0]                                                                         ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][51]                                              ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[0][49]                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][3]                                               ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][1]                                                                         ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][54]                                              ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][52]                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][50]                                              ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][48]                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][28]                                              ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[1][26]                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; hdmi:U2|hdmidataencoder:dataenc|bchCode[1][0]                                                      ; hdmi:U2|hdmidataencoder:dataenc|bchCode[1][2]                                                                                ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; hdmi:U2|hdmidataencoder:dataenc|bchCode[1][2]                                                      ; hdmi:U2|hdmidataencoder:dataenc|bchCode[1][4]                                                                                ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][55]                                              ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][53]                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][50]                                              ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][48]                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][28]                                              ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[2][26]                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[3][55]                                              ; hdmi:U2|hdmidataencoder:dataenc|audioSubPacket[3][53]                                                                        ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[3]                                               ; hdmi:U2|hdmidataencoder:dataenc|audioPacketHeader[2]                                                                         ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; hdmi:U2|hdmidataencoder:dataenc|bchHdr[4]                                                          ; hdmi:U2|hdmidataencoder:dataenc|bchHdr[5]                                                                                    ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; hdmi:U2|q_pipe[9][12]                                                                              ; hdmi:U2|q_pipe[10][12]                                                                                                       ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; vga_zx:U4|vid_reg[0]                                                                               ; vga_zx:U4|pixel_reg[0]                                                                                                       ; U1|altpll_component|auto_generated|pll1|clk[0] ; U1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.316      ;
+-------+----------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'U1|altpll_component|auto_generated|pll1|clk[2]'                                                                                                                   ;
+-------+---------------------+---------------------+-------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock                                    ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+-------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.178 ; st[0]               ; st[0]               ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; st[1]               ; st[1]               ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; sdr_rd              ; sdr_rd              ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.044      ; 0.307      ;
; 0.185 ; sdram:U7|idle1      ; sdram:U7|idle1      ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; sdram:U7|state[0]   ; sdram:U7|state[0]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; sdram:U7|sdr_dqm    ; sdram:U7|sdr_dqm    ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; sdr_rfsh            ; sdr_rfsh            ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.307      ;
; 0.226 ; sdram:U7|state[0]   ; sdram:U7|idle1      ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.038      ; 0.348      ;
; 0.226 ; a_i[0]              ; sdram:U7|address[0] ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.027     ; 0.488      ;
; 0.264 ; a_i[1]              ; sdram:U7|address[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.096     ; 0.402      ;
; 0.270 ; a_i[4]              ; sdram:U7|address[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.094     ; 0.410      ;
; 0.274 ; a_i[8]              ; sdram:U7|address[8] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.096     ; 0.412      ;
; 0.277 ; a_i[0]              ; sdram:U7|address[0] ; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2] ; -0.004       ; -0.027     ; 0.535      ;
; 0.279 ; a_i[2]              ; sdram:U7|address[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.096     ; 0.417      ;
; 0.295 ; sdram:U7|state[1]   ; sdram:U7|sdr_cmd[0] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.038      ; 0.417      ;
; 0.309 ; sdram:U7|address[5] ; sdram:U7|sdr_a[5]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.251      ; 0.644      ;
; 0.314 ; d_i[3]              ; sdram:U7|data[3]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.091     ; 0.457      ;
; 0.317 ; st[0]               ; st[1]               ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.045      ; 0.446      ;
; 0.318 ; st[1]               ; st[0]               ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.045      ; 0.447      ;
; 0.322 ; sdram:U7|state[2]   ; sdram:U7|sdr_cmd[0] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.038      ; 0.444      ;
; 0.354 ; d_i[2]              ; sdram:U7|data[2]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.085     ; 0.503      ;
; 0.383 ; a_i[10]             ; sdram:U7|sdr_ba[0]  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.052     ; 0.565      ;
; 0.387 ; sdram:U7|state[0]   ; sdram:U7|state[2]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.038      ; 0.509      ;
; 0.388 ; sdram:U7|state[0]   ; sdram:U7|state[4]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.038      ; 0.510      ;
; 0.389 ; sdram:U7|state[0]   ; sdram:U7|state[1]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.038      ; 0.511      ;
; 0.392 ; sdram:U7|state[0]   ; sdram:U7|state[3]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.038      ; 0.514      ;
; 0.392 ; d_i[7]              ; sdram:U7|data[7]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.054     ; 0.572      ;
; 0.394 ; sdr_wr              ; sdr_rd              ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.044      ; 0.522      ;
; 0.394 ; sdram:U7|state[4]   ; sdram:U7|state[0]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.038      ; 0.516      ;
; 0.396 ; d_i[1]              ; sdram:U7|data[1]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.052     ; 0.578      ;
; 0.396 ; d_i[6]              ; sdram:U7|data[6]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.080     ; 0.550      ;
; 0.400 ; sdram:U7|address[7] ; sdram:U7|sdr_a[7]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.049      ; 0.533      ;
; 0.400 ; sdram:U7|address[9] ; sdram:U7|sdr_a[9]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.049      ; 0.533      ;
; 0.400 ; sdram:U7|data[0]    ; sdram:U7|sdr_dq[0]  ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.170     ; 0.314      ;
; 0.400 ; sdram:U7|data[3]    ; sdram:U7|sdr_dq[3]  ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.170     ; 0.314      ;
; 0.400 ; d_i[4]              ; sdram:U7|data[4]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.055     ; 0.579      ;
; 0.402 ; sdram:U7|data[2]    ; sdram:U7|sdr_dq[2]  ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.170     ; 0.316      ;
; 0.413 ; d_i[0]              ; sdram:U7|data[0]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.081     ; 0.566      ;
; 0.434 ; sdram:U7|state[4]   ; sdram:U7|state[3]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.038      ; 0.556      ;
; 0.441 ; sdram:U7|state[3]   ; sdram:U7|state[0]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.038      ; 0.563      ;
; 0.454 ; sdram:U7|address[3] ; sdram:U7|sdr_a[3]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.262      ; 0.800      ;
; 0.458 ; a_i[5]              ; sdram:U7|address[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.291     ; 0.401      ;
; 0.459 ; a_i[13]             ; sdram:U7|sdr_a[1]   ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.075     ; 0.618      ;
; 0.470 ; a_i[3]              ; sdram:U7|address[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.306     ; 0.398      ;
; 0.471 ; d_i[5]              ; sdram:U7|data[5]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.080     ; 0.625      ;
; 0.489 ; sdram:U7|state[3]   ; sdram:U7|sdr_cmd[0] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.038      ; 0.611      ;
; 0.495 ; sdram:U7|state[4]   ; sdram:U7|sdr_ba[1]  ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.037      ; 0.616      ;
; 0.500 ; sdram:U7|state[4]   ; sdram:U7|idle1      ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.038      ; 0.622      ;
; 0.503 ; sdram:U7|state[4]   ; sdram:U7|state[2]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.038      ; 0.625      ;
; 0.506 ; sdram:U7|state[4]   ; sdram:U7|state[1]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.038      ; 0.628      ;
; 0.506 ; a_i[9]              ; sdram:U7|address[9] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.075     ; 0.665      ;
; 0.541 ; sdr_wr              ; sdr_wr              ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.044      ; 0.669      ;
; 0.542 ; sdram:U7|state[0]   ; sdram:U7|sdr_cmd[0] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.038      ; 0.664      ;
; 0.542 ; sdram:U7|state[2]   ; sdram:U7|idle1      ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.038      ; 0.664      ;
; 0.556 ; sdram:U7|state[1]   ; sdram:U7|sdr_a[3]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.257      ; 0.897      ;
; 0.562 ; sdram:U7|state[2]   ; sdram:U7|state[0]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.038      ; 0.684      ;
; 0.568 ; sdram:U7|state[4]   ; sdram:U7|sdr_cmd[0] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.038      ; 0.690      ;
; 0.593 ; sdram:U7|state[2]   ; sdram:U7|sdr_cmd[1] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.046      ; 0.723      ;
; 0.600 ; a_i[6]              ; sdram:U7|address[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.301     ; 0.533      ;
; 0.605 ; sdram:U7|state[0]   ; sdram:U7|sdr_cmd[1] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.046      ; 0.735      ;
; 0.620 ; sdram:U7|state[1]   ; sdram:U7|sdr_cmd[1] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.046      ; 0.750      ;
; 0.621 ; sdram:U7|state[1]   ; sdram:U7|sdr_a[8]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.257      ; 0.962      ;
; 0.629 ; sdram:U7|data[5]    ; sdram:U7|sdr_dq[5]  ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.168     ; 0.545      ;
; 0.635 ; sdram:U7|state[1]   ; sdram:U7|idle1      ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.038      ; 0.757      ;
; 0.642 ; sdram:U7|state[3]   ; sdram:U7|idle1      ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.038      ; 0.764      ;
; 0.643 ; sdram:U7|address[8] ; sdram:U7|sdr_a[8]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.074      ; 0.801      ;
; 0.656 ; a_i[7]              ; sdram:U7|address[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.094     ; 0.796      ;
; 0.657 ; a_i[12]             ; sdram:U7|sdr_a[0]   ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.073     ; 0.818      ;
; 0.663 ; sdram:U7|state[1]   ; sdram:U7|state[0]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.038      ; 0.785      ;
; 0.665 ; sdram:U7|state[4]   ; sdram:U7|state[4]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.038      ; 0.787      ;
; 0.665 ; sdram:U7|data[4]    ; sdram:U7|sdr_dq[4]  ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.190     ; 0.559      ;
; 0.670 ; sdram:U7|state[3]   ; sdram:U7|sdr_a[8]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.257      ; 1.011      ;
; 0.675 ; sdram:U7|state[2]   ; sdram:U7|state[2]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.038      ; 0.797      ;
; 0.676 ; a_i[11]             ; sdram:U7|sdr_ba[1]  ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.302     ; 0.608      ;
; 0.688 ; sdram:U7|state[1]   ; sdram:U7|state[1]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.038      ; 0.810      ;
; 0.702 ; mreq_n_i            ; sdr_wr              ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.126     ; 0.810      ;
; 0.707 ; sdram:U7|state[2]   ; sdram:U7|state[4]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.038      ; 0.829      ;
; 0.708 ; sdram:U7|state[4]   ; sdram:U7|sdr_cmd[2] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.046      ; 0.838      ;
; 0.708 ; sdram:U7|state[2]   ; sdram:U7|state[1]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.038      ; 0.830      ;
; 0.711 ; sdram:U7|state[2]   ; sdram:U7|state[3]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.038      ; 0.833      ;
; 0.729 ; sdram:U7|state[3]   ; sdram:U7|sdr_a[10]  ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.041      ; 0.854      ;
; 0.738 ; sdram:U7|address[0] ; sdram:U7|sdr_a[0]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.262      ; 1.084      ;
; 0.740 ; sdram:U7|state[3]   ; sdram:U7|sdr_a[3]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.257      ; 1.081      ;
; 0.742 ; sdram:U7|data[6]    ; sdram:U7|sdr_dq[6]  ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.168     ; 0.658      ;
; 0.753 ; mreq_n_i            ; st[1]               ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.115     ; 0.872      ;
; 0.756 ; mreq_n_i            ; st[0]               ; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.115     ; 0.875      ;
; 0.761 ; sdram:U7|data[1]    ; sdram:U7|sdr_dq[1]  ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.190     ; 0.655      ;
; 0.762 ; sdram:U7|state[4]   ; sdram:U7|sdr_a[0]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.257      ; 1.103      ;
; 0.762 ; sdram:U7|state[4]   ; sdram:U7|sdr_a[1]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.257      ; 1.103      ;
; 0.762 ; sdram:U7|state[4]   ; sdram:U7|sdr_a[2]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.257      ; 1.103      ;
; 0.762 ; sdram:U7|state[4]   ; sdram:U7|sdr_a[3]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.257      ; 1.103      ;
; 0.762 ; sdram:U7|state[4]   ; sdram:U7|sdr_a[4]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.257      ; 1.103      ;
; 0.762 ; sdram:U7|state[4]   ; sdram:U7|sdr_a[5]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.257      ; 1.103      ;
; 0.762 ; sdram:U7|state[4]   ; sdram:U7|sdr_a[6]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.257      ; 1.103      ;
; 0.762 ; sdram:U7|state[4]   ; sdram:U7|sdr_a[7]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.257      ; 1.103      ;
; 0.762 ; sdram:U7|state[4]   ; sdram:U7|sdr_a[8]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.257      ; 1.103      ;
; 0.762 ; sdram:U7|state[4]   ; sdram:U7|sdr_a[9]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.257      ; 1.103      ;
; 0.765 ; sdram:U7|data[7]    ; sdram:U7|sdr_dq[7]  ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; -0.199     ; 0.650      ;
; 0.795 ; sdram:U7|state[3]   ; sdram:U7|sdr_a[6]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.257      ; 1.136      ;
; 0.796 ; sdram:U7|state[3]   ; sdram:U7|sdr_a[7]   ; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.257      ; 1.137      ;
+-------+---------------------+---------------------+-------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'a_i[0]'                                                                                                       ;
+--------+-----------+-----------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node         ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -1.352 ; reset_n_i ; escr_port_14[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.316      ; 1.103      ;
; -1.247 ; reset_n_i ; escr_port_15[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.359      ; 1.150      ;
; -1.158 ; reset_n_i ; escr_port_19[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.887      ; 1.397      ;
; -1.013 ; reset_n_i ; escr_port_19[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.887      ; 1.524      ;
; -0.867 ; reset_n_i ; escr_port_04[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.280      ; 0.993      ;
; -0.760 ; reset_n_i ; escr_port_12[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.341      ; 0.952      ;
; -0.756 ; reset_n_i ; escr_port_10[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.209      ; 0.975      ;
; -0.665 ; reset_n_i ; escr_port_04[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.367      ; 1.059      ;
; -0.641 ; reset_n_i ; escr_port_15[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.396      ; 1.166      ;
; -0.636 ; reset_n_i ; escr_port_17[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.041      ; 0.976      ;
; -0.530 ; reset_n_i ; escr_port_16[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.324      ; 1.152      ;
; -0.502 ; reset_n_i ; escr_port_17[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.236      ; 1.147      ;
; -0.453 ; reset_n_i ; escr_port_17[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.040      ; 0.975      ;
; -0.441 ; reset_n_i ; escr_port_17[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.302      ; 1.321      ;
; -0.440 ; reset_n_i ; escr_port_17[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.043      ; 0.977      ;
; -0.436 ; reset_n_i ; escr_port_11[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.170      ; 1.059      ;
; -0.433 ; reset_n_i ; escr_port_10[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.172      ; 1.058      ;
; -0.433 ; reset_n_i ; escr_port_17[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.229      ; 1.155      ;
; -0.396 ; reset_n_i ; escr_port_16[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.322      ; 1.201      ;
; -0.384 ; reset_n_i ; escr_port_14[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.119      ; 1.080      ;
; -0.353 ; reset_n_i ; escr_port_14[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.306      ; 1.156      ;
; -0.330 ; reset_n_i ; escr_port_14[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.137      ; 0.881      ;
; -0.326 ; reset_n_i ; escr_port_15[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.175      ; 0.978      ;
; -0.322 ; reset_n_i ; escr_port_15[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.183      ; 1.082      ;
; -0.319 ; reset_n_i ; escr_port_04[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.342      ; 1.152      ;
; -0.314 ; reset_n_i ; escr_port_11[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.369      ; 1.254      ;
; -0.311 ; reset_n_i ; escr_port_04[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.366      ; 1.168      ;
; -0.301 ; reset_n_i ; escr_port_10[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.183      ; 0.978      ;
; -0.292 ; reset_n_i ; escr_port_11[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.380      ; 1.169      ;
; -0.288 ; reset_n_i ; escr_port_16[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.211      ; 1.083      ;
; -0.284 ; reset_n_i ; escr_port_14[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.296      ; 1.082      ;
; -0.283 ; reset_n_i ; escr_port_10[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.374      ; 1.154      ;
; -0.276 ; reset_n_i ; escr_port_15[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.397      ; 1.170      ;
; -0.269 ; reset_n_i ; escr_port_04[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.233      ; 1.081      ;
; -0.262 ; reset_n_i ; escr_port_16[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.307      ; 1.045      ;
; -0.262 ; reset_n_i ; escr_port_16[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.116      ; 0.872      ;
; -0.250 ; reset_n_i ; escr_port_13[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.575      ; 1.308      ;
; -0.248 ; reset_n_i ; escr_port_16[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.252      ; 0.993      ;
; -0.240 ; reset_n_i ; escr_port_12[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.528      ; 1.252      ;
; -0.239 ; reset_n_i ; escr_port_13[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.767      ; 1.428      ;
; -0.236 ; reset_n_i ; escr_port_05[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.419      ; 1.152      ;
; -0.235 ; reset_n_i ; escr_port_19[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.725      ; 1.443      ;
; -0.234 ; reset_n_i ; escr_port_12[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.422      ; 1.234      ;
; -0.233 ; reset_n_i ; escr_port_11[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.258      ; 1.075      ;
; -0.227 ; reset_n_i ; escr_port_1f[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.762      ; 1.471      ;
; -0.222 ; reset_n_i ; escr_port_1f[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.760      ; 1.483      ;
; -0.220 ; reset_n_i ; escr_port_17[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.106      ; 0.904      ;
; -0.216 ; reset_n_i ; escr_port_19[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.096      ; 1.788      ;
; -0.216 ; reset_n_i ; escr_port_1e[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.779      ; 1.471      ;
; -0.213 ; reset_n_i ; escr_port_12[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.583      ; 1.211      ;
; -0.209 ; reset_n_i ; escr_port_1d[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.630      ; 1.323      ;
; -0.208 ; reset_n_i ; escr_port_1d[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.632      ; 1.316      ;
; -0.207 ; reset_n_i ; escr_port_17[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.389      ; 1.079      ;
; -0.205 ; reset_n_i ; escr_port_14[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.429      ; 1.035      ;
; -0.203 ; reset_n_i ; escr_port_19[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.725      ; 1.411      ;
; -0.202 ; reset_n_i ; escr_port_05[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.497      ; 1.284      ;
; -0.201 ; reset_n_i ; escr_port_16[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.298      ; 1.076      ;
; -0.200 ; reset_n_i ; escr_port_1d[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.632      ; 1.315      ;
; -0.200 ; reset_n_i ; escr_port_04[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.367      ; 1.058      ;
; -0.200 ; reset_n_i ; escr_port_11[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.462      ; 1.038      ;
; -0.198 ; reset_n_i ; escr_port_1d[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.633      ; 1.314      ;
; -0.198 ; reset_n_i ; escr_port_1e[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.779      ; 1.460      ;
; -0.197 ; reset_n_i ; escr_port_12[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.630      ; 1.310      ;
; -0.195 ; reset_n_i ; escr_port_14[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.386      ; 1.035      ;
; -0.193 ; reset_n_i ; escr_port_01[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.545      ; 2.219      ;
; -0.192 ; reset_n_i ; escr_port_18[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.773      ; 1.448      ;
; -0.192 ; reset_n_i ; escr_port_18[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.773      ; 1.448      ;
; -0.188 ; reset_n_i ; escr_port_1a[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.024      ; 1.616      ;
; -0.188 ; reset_n_i ; escr_port_01[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.545      ; 2.211      ;
; -0.184 ; reset_n_i ; escr_port_1c[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.038      ; 1.698      ;
; -0.178 ; reset_n_i ; escr_port_11[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.208      ; 0.880      ;
; -0.173 ; reset_n_i ; escr_port_01[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.545      ; 2.195      ;
; -0.171 ; reset_n_i ; escr_port_02[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.584      ; 2.179      ;
; -0.166 ; reset_n_i ; escr_port_1c[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.792      ; 1.442      ;
; -0.162 ; reset_n_i ; escr_port_18[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.843      ; 1.583      ;
; -0.156 ; reset_n_i ; escr_port_1f[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.101      ; 1.735      ;
; -0.154 ; reset_n_i ; escr_port_15[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.343      ; 1.076      ;
; -0.152 ; reset_n_i ; escr_port_14[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.338      ; 1.074      ;
; -0.151 ; reset_n_i ; escr_port_05[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.355      ; 1.083      ;
; -0.151 ; reset_n_i ; escr_port_13[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.344      ; 0.978      ;
; -0.149 ; reset_n_i ; escr_port_01[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.545      ; 2.183      ;
; -0.146 ; reset_n_i ; escr_port_18[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.773      ; 1.401      ;
; -0.146 ; reset_n_i ; escr_port_1c[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.790      ; 1.437      ;
; -0.146 ; reset_n_i ; escr_port_1f[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.760      ; 1.483      ;
; -0.145 ; reset_n_i ; escr_port_05[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.248      ; 0.886      ;
; -0.142 ; reset_n_i ; escr_port_16[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.298      ; 0.923      ;
; -0.138 ; reset_n_i ; escr_port_05[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.356      ; 1.072      ;
; -0.138 ; reset_n_i ; escr_port_02[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.570      ; 2.170      ;
; -0.133 ; reset_n_i ; escr_port_04[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.256      ; 0.967      ;
; -0.130 ; reset_n_i ; escr_port_1d[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.901      ; 1.529      ;
; -0.129 ; reset_n_i ; escr_port_1f[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.761      ; 1.303      ;
; -0.122 ; reset_n_i ; escr_port_00[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 2.707      ; 2.187      ;
; -0.118 ; reset_n_i ; escr_port_10[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.382      ; 1.072      ;
; -0.117 ; reset_n_i ; escr_port_05[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.392      ; 1.080      ;
; -0.115 ; reset_n_i ; escr_port_1e[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.777      ; 1.458      ;
; -0.111 ; reset_n_i ; escr_port_1d[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.633      ; 1.322      ;
; -0.105 ; reset_n_i ; escr_port_18[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.848      ; 1.437      ;
; -0.103 ; reset_n_i ; escr_port_1d[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.630      ; 1.311      ;
; -0.102 ; reset_n_i ; escr_port_1e[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.779      ; 1.458      ;
; -0.098 ; reset_n_i ; escr_port_19[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; 0.004        ; 1.723      ; 1.398      ;
+--------+-----------+-----------------+-------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'CLK_50MHZ'                                                                                                                                      ;
+--------+-----------+---------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                           ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -0.471 ; reset_n_i ; deserializer:U14|keys[9][0]                       ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.609      ; 1.371      ;
; -0.471 ; reset_n_i ; deserializer:U14|keys[9][4]                       ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.609      ; 1.371      ;
; -0.471 ; reset_n_i ; deserializer:U14|keys[10][0]                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.609      ; 1.371      ;
; -0.471 ; reset_n_i ; deserializer:U14|keys[10][1]                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.609      ; 1.371      ;
; -0.471 ; reset_n_i ; deserializer:U14|keys[10][2]                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.609      ; 1.371      ;
; -0.471 ; reset_n_i ; deserializer:U14|keys[9][1]                       ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.609      ; 1.371      ;
; -0.471 ; reset_n_i ; deserializer:U14|keys[9][2]                       ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.609      ; 1.371      ;
; -0.471 ; reset_n_i ; deserializer:U14|keys[9][3]                       ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.609      ; 1.371      ;
; -0.339 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[0]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.620      ; 1.250      ;
; -0.339 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[1]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.620      ; 1.250      ;
; -0.339 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[5]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.620      ; 1.250      ;
; -0.339 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[6]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.620      ; 1.250      ;
; -0.339 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[7]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.619      ; 1.249      ;
; -0.339 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[3]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.620      ; 1.250      ;
; -0.339 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[2]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.620      ; 1.250      ;
; -0.339 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[4]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.620      ; 1.250      ;
; -0.339 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_avail        ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.619      ; 1.249      ;
; -0.334 ; reset_n_i ; deserializer:U14|b0[0]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.617      ; 1.242      ;
; -0.302 ; reset_n_i ; deserializer:U14|z1[0]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.605      ; 1.198      ;
; -0.302 ; reset_n_i ; deserializer:U14|z1[1]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.605      ; 1.198      ;
; -0.302 ; reset_n_i ; deserializer:U14|z1[2]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.605      ; 1.198      ;
; -0.302 ; reset_n_i ; deserializer:U14|z1[3]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.605      ; 1.198      ;
; -0.302 ; reset_n_i ; deserializer:U14|z0[0]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.617      ; 1.210      ;
; -0.302 ; reset_n_i ; deserializer:U14|z0[1]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.617      ; 1.210      ;
; -0.302 ; reset_n_i ; deserializer:U14|z0[2]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.617      ; 1.210      ;
; -0.302 ; reset_n_i ; deserializer:U14|z0[3]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.617      ; 1.210      ;
; -0.293 ; reset_n_i ; deserializer:U14|b0[2]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.613      ; 1.197      ;
; -0.293 ; reset_n_i ; deserializer:U14|b0[1]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.613      ; 1.197      ;
; -0.284 ; reset_n_i ; deserializer:U14|y1[0]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.612      ; 1.187      ;
; -0.284 ; reset_n_i ; deserializer:U14|y1[1]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.612      ; 1.187      ;
; -0.284 ; reset_n_i ; deserializer:U14|y1[2]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.612      ; 1.187      ;
; -0.284 ; reset_n_i ; deserializer:U14|y1[3]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.612      ; 1.187      ;
; -0.284 ; reset_n_i ; deserializer:U14|y1[4]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.612      ; 1.187      ;
; -0.284 ; reset_n_i ; deserializer:U14|y1[5]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.612      ; 1.187      ;
; -0.284 ; reset_n_i ; deserializer:U14|y1[6]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.612      ; 1.187      ;
; -0.284 ; reset_n_i ; deserializer:U14|y1[7]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.612      ; 1.187      ;
; -0.282 ; reset_n_i ; deserializer:U14|keys[10][4]                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.613      ; 1.186      ;
; -0.282 ; reset_n_i ; deserializer:U14|keys[10][3]                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.613      ; 1.186      ;
; -0.282 ; reset_n_i ; deserializer:U14|keys[11][1]                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.613      ; 1.186      ;
; -0.282 ; reset_n_i ; deserializer:U14|keys[11][0]                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.613      ; 1.186      ;
; -0.273 ; reset_n_i ; deserializer:U14|x1[0]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.612      ; 1.176      ;
; -0.273 ; reset_n_i ; deserializer:U14|x1[1]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.612      ; 1.176      ;
; -0.273 ; reset_n_i ; deserializer:U14|x1[2]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.612      ; 1.176      ;
; -0.273 ; reset_n_i ; deserializer:U14|x1[3]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.612      ; 1.176      ;
; -0.273 ; reset_n_i ; deserializer:U14|x1[4]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.612      ; 1.176      ;
; -0.273 ; reset_n_i ; deserializer:U14|x1[5]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.612      ; 1.176      ;
; -0.273 ; reset_n_i ; deserializer:U14|x1[6]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.612      ; 1.176      ;
; -0.273 ; reset_n_i ; deserializer:U14|x1[7]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.612      ; 1.176      ;
; -0.273 ; reset_n_i ; deserializer:U14|x0[0]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.612      ; 1.176      ;
; -0.273 ; reset_n_i ; deserializer:U14|x0[1]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.612      ; 1.176      ;
; -0.273 ; reset_n_i ; deserializer:U14|x0[2]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.612      ; 1.176      ;
; -0.273 ; reset_n_i ; deserializer:U14|x0[3]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.612      ; 1.176      ;
; -0.273 ; reset_n_i ; deserializer:U14|x0[4]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.612      ; 1.176      ;
; -0.273 ; reset_n_i ; deserializer:U14|x0[5]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.612      ; 1.176      ;
; -0.273 ; reset_n_i ; deserializer:U14|x0[6]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.612      ; 1.176      ;
; -0.273 ; reset_n_i ; deserializer:U14|x0[7]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.612      ; 1.176      ;
; -0.238 ; reset_n_i ; deserializer:U14|y0[0]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.605      ; 1.134      ;
; -0.238 ; reset_n_i ; deserializer:U14|y0[1]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.605      ; 1.134      ;
; -0.238 ; reset_n_i ; deserializer:U14|y0[2]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.605      ; 1.134      ;
; -0.238 ; reset_n_i ; deserializer:U14|y0[3]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.605      ; 1.134      ;
; -0.238 ; reset_n_i ; deserializer:U14|y0[4]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.605      ; 1.134      ;
; -0.238 ; reset_n_i ; deserializer:U14|y0[5]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.605      ; 1.134      ;
; -0.238 ; reset_n_i ; deserializer:U14|y0[6]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.605      ; 1.134      ;
; -0.238 ; reset_n_i ; deserializer:U14|y0[7]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.605      ; 1.134      ;
; -0.238 ; reset_n_i ; deserializer:U14|b1[0]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.605      ; 1.134      ;
; -0.238 ; reset_n_i ; deserializer:U14|b1[1]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.605      ; 1.134      ;
; -0.238 ; reset_n_i ; deserializer:U14|b1[2]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.605      ; 1.134      ;
; -0.231 ; reset_n_i ; deserializer:U14|count[0]                         ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.616      ; 1.138      ;
; -0.231 ; reset_n_i ; deserializer:U14|count[1]                         ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.616      ; 1.138      ;
; -0.231 ; reset_n_i ; deserializer:U14|count[2]                         ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.616      ; 1.138      ;
; -0.231 ; reset_n_i ; deserializer:U14|count[3]                         ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.616      ; 1.138      ;
; -0.219 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_bit_count[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.614      ; 1.124      ;
; -0.219 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_bit_count[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.614      ; 1.124      ;
; -0.219 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[8]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.614      ; 1.124      ;
; -0.219 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_bit_count[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.614      ; 1.124      ;
; -0.219 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_bit_count[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.614      ; 1.124      ;
; -0.176 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_buffer[2]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.613      ; 1.080      ;
; -0.176 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_buffer[1]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.613      ; 1.080      ;
; -0.176 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_buffer[5]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.613      ; 1.080      ;
; -0.176 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_buffer[4]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.613      ; 1.080      ;
; -0.176 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_buffer[6]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.613      ; 1.080      ;
; -0.175 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_buffer[0]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.613      ; 1.079      ;
; -0.175 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_buffer[3]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.613      ; 1.079      ;
; -0.175 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_buffer[7]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.384        ; 0.613      ; 1.079      ;
; 0.618  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_bit          ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.368        ; 1.179      ; 0.836      ;
+--------+-----------+---------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'U18|altpll_component|auto_generated|pll1|clk[2]'                                                                                                  ;
+-------+-----------+------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 6.513 ; reset_n_i ; trdos            ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 8.928        ; -0.035     ; 2.367      ;
; 7.493 ; reset_n_i ; port_7ffd_reg[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 8.928        ; -0.033     ; 1.389      ;
; 7.493 ; reset_n_i ; port_7ffd_reg[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 8.928        ; -0.033     ; 1.389      ;
; 7.562 ; reset_n_i ; port_7ffd_reg[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 8.928        ; -0.025     ; 1.328      ;
; 7.644 ; reset_n_i ; port_7ffd_reg[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 8.928        ; -0.029     ; 1.242      ;
; 7.644 ; reset_n_i ; port_7ffd_reg[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 8.928        ; -0.029     ; 1.242      ;
; 7.676 ; reset_n_i ; port_7ffd_reg[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 8.928        ; -0.029     ; 1.210      ;
; 7.676 ; reset_n_i ; port_7ffd_reg[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 8.928        ; -0.029     ; 1.210      ;
; 7.676 ; reset_n_i ; port_7ffd_reg[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 8.928        ; -0.029     ; 1.210      ;
+-------+-----------+------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'U18|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                    ;
+-------+----------------------------------+-------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node     ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+-------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 7.515 ; osd:U17|nz80cpu:u0|stage[0]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.105     ; 4.867      ;
; 7.591 ; osd:U17|nz80cpu:u0|fetch[4]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.095     ; 4.801      ;
; 7.610 ; osd:U17|nz80cpu:u0|flg[14]       ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.096     ; 4.781      ;
; 7.629 ; osd:U17|nz80cpu:u0|flg[0]        ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.097     ; 4.761      ;
; 7.685 ; osd:U17|nz80cpu:u0|cpu_status[0] ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.097     ; 4.705      ;
; 7.700 ; osd:U17|nz80cpu:u0|flg[6]        ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.097     ; 4.690      ;
; 7.703 ; osd:U17|nz80cpu:u0|stage[1]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.105     ; 4.679      ;
; 7.715 ; osd:U17|nz80cpu:u0|flg[8]        ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.096     ; 4.676      ;
; 7.738 ; osd:U17|nz80cpu:u0|fetch[3]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.095     ; 4.654      ;
; 7.997 ; osd:U17|nz80cpu:u0|stage[2]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.105     ; 4.385      ;
; 8.032 ; osd:U17|nz80cpu:u0|fetch[5]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.095     ; 4.360      ;
; 8.052 ; osd:U17|nz80cpu:u0|flg[15]       ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.343     ; 4.092      ;
; 8.107 ; osd:U17|nz80cpu:u0|fetch[2]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.105     ; 4.275      ;
; 8.223 ; osd:U17|nz80cpu:u0|fetch[1]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.097     ; 4.167      ;
; 8.335 ; osd:U17|nz80cpu:u0|flg[10]       ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.343     ; 3.809      ;
; 8.351 ; osd:U17|nz80cpu:u0|cpu_status[4] ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.105     ; 4.031      ;
; 8.369 ; osd:U17|nz80cpu:u0|flg[7]        ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.097     ; 4.021      ;
; 8.389 ; osd:U17|nz80cpu:u0|fetch[0]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.097     ; 4.001      ;
; 8.409 ; osd:U17|nz80cpu:u0|flg[2]        ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.321     ; 3.757      ;
; 8.759 ; osd:U17|nz80cpu:u0|fetch[7]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.104     ; 3.624      ;
; 8.875 ; osd:U17|nz80cpu:u0|fetch[8]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.105     ; 3.507      ;
; 8.902 ; osd:U17|nz80cpu:u0|fetch[6]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.098     ; 3.487      ;
; 9.184 ; osd:U17|nz80cpu:u0|fetch[9]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.100     ; 3.203      ;
; 9.203 ; osd:U17|nz80cpu:u0|cpu_status[9] ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.098     ; 3.186      ;
; 9.263 ; osd:U17|nz80cpu:u0|cpu_status[8] ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 12.500       ; -0.098     ; 3.126      ;
+-------+----------------------------------+-------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'a_i[0]'                                                                                                        ;
+--------+-----------+-----------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node         ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -1.608 ; reset_n_i ; escr_port_05[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.818      ; 0.276      ;
; -1.412 ; reset_n_i ; escr_port_03[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.360      ; 2.014      ;
; -1.339 ; reset_n_i ; escr_port_19[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.291      ; 1.018      ;
; -1.315 ; reset_n_i ; escr_port_03[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.377      ; 2.128      ;
; -1.315 ; reset_n_i ; escr_port_03[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.374      ; 2.125      ;
; -1.304 ; reset_n_i ; escr_port_1f[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.263      ; 1.025      ;
; -1.298 ; reset_n_i ; escr_port_03[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.355      ; 2.123      ;
; -1.294 ; reset_n_i ; escr_port_03[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.355      ; 2.127      ;
; -1.273 ; reset_n_i ; escr_port_03[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.374      ; 2.167      ;
; -1.273 ; reset_n_i ; escr_port_03[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.375      ; 2.168      ;
; -1.270 ; reset_n_i ; escr_port_00[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.925      ; 1.721      ;
; -1.268 ; reset_n_i ; escr_port_03[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.377      ; 2.175      ;
; -1.255 ; reset_n_i ; escr_port_00[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 3.013      ; 1.824      ;
; -1.208 ; reset_n_i ; escr_port_00[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.997      ; 1.855      ;
; -1.205 ; reset_n_i ; escr_port_1a[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.402      ; 1.263      ;
; -1.190 ; reset_n_i ; escr_port_00[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.855      ; 1.731      ;
; -1.188 ; reset_n_i ; escr_port_1a[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.400      ; 1.278      ;
; -1.180 ; reset_n_i ; escr_port_00[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.928      ; 1.814      ;
; -1.175 ; reset_n_i ; escr_port_00[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.930      ; 1.821      ;
; -1.171 ; reset_n_i ; escr_port_01[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.824      ; 1.719      ;
; -1.169 ; reset_n_i ; escr_port_00[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.927      ; 1.824      ;
; -1.168 ; reset_n_i ; escr_port_00[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.921      ; 1.819      ;
; -1.153 ; reset_n_i ; escr_port_01[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.888      ; 1.801      ;
; -1.151 ; reset_n_i ; escr_port_02[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.946      ; 1.861      ;
; -1.149 ; reset_n_i ; escr_port_01[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.825      ; 1.742      ;
; -1.144 ; reset_n_i ; escr_port_02[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.944      ; 1.866      ;
; -1.144 ; reset_n_i ; escr_port_02[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.944      ; 1.866      ;
; -1.116 ; reset_n_i ; escr_port_1a[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.154      ; 1.104      ;
; -1.116 ; reset_n_i ; escr_port_02[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.852      ; 1.802      ;
; -1.114 ; reset_n_i ; escr_port_1a[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.444      ; 1.396      ;
; -1.114 ; reset_n_i ; escr_port_1c[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.298      ; 1.250      ;
; -1.107 ; reset_n_i ; escr_port_01[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.828      ; 1.787      ;
; -1.104 ; reset_n_i ; escr_port_02[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.867      ; 1.829      ;
; -1.103 ; reset_n_i ; escr_port_02[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.867      ; 1.830      ;
; -1.101 ; reset_n_i ; escr_port_1b[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.412      ; 1.377      ;
; -1.097 ; reset_n_i ; escr_port_02[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.864      ; 1.833      ;
; -1.094 ; reset_n_i ; escr_port_02[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.852      ; 1.824      ;
; -1.089 ; reset_n_i ; escr_port_1b[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.439      ; 1.416      ;
; -1.068 ; reset_n_i ; escr_port_1a[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.152      ; 1.150      ;
; -1.064 ; reset_n_i ; escr_port_1c[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.314      ; 1.316      ;
; -1.062 ; reset_n_i ; escr_port_1f[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.008      ; 1.012      ;
; -1.062 ; reset_n_i ; escr_port_01[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.828      ; 1.832      ;
; -1.061 ; reset_n_i ; escr_port_01[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.828      ; 1.833      ;
; -1.059 ; reset_n_i ; escr_port_1a[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.146      ; 1.153      ;
; -1.041 ; reset_n_i ; escr_port_1a[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.141      ; 1.166      ;
; -1.038 ; reset_n_i ; escr_port_01[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.828      ; 1.856      ;
; -1.036 ; reset_n_i ; escr_port_15[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.864      ; 0.894      ;
; -1.034 ; reset_n_i ; escr_port_01[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.829      ; 1.861      ;
; -1.031 ; reset_n_i ; escr_port_19[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.141      ; 1.176      ;
; -1.031 ; reset_n_i ; escr_port_19[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.141      ; 1.176      ;
; -1.026 ; reset_n_i ; escr_port_1e[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.278      ; 1.318      ;
; -1.024 ; reset_n_i ; escr_port_1d[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.145      ; 1.187      ;
; -1.024 ; reset_n_i ; escr_port_12[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.848      ; 0.890      ;
; -1.014 ; reset_n_i ; escr_port_1c[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.040      ; 1.092      ;
; -1.013 ; reset_n_i ; escr_port_1a[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.286      ; 1.339      ;
; -1.008 ; reset_n_i ; escr_port_1c[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.039      ; 1.097      ;
; -1.001 ; reset_n_i ; escr_port_1c[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.120      ; 1.185      ;
; -0.999 ; reset_n_i ; escr_port_05[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.879      ; 0.946      ;
; -0.998 ; reset_n_i ; escr_port_1b[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.080      ; 1.148      ;
; -0.997 ; reset_n_i ; escr_port_1e[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.342      ; 1.411      ;
; -0.988 ; reset_n_i ; escr_port_1b[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.074      ; 1.152      ;
; -0.988 ; reset_n_i ; escr_port_1f[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.366      ; 1.444      ;
; -0.981 ; reset_n_i ; escr_port_18[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.101      ; 1.186      ;
; -0.973 ; reset_n_i ; escr_port_18[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.095      ; 1.188      ;
; -0.973 ; reset_n_i ; escr_port_1e[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.092      ; 1.185      ;
; -0.967 ; reset_n_i ; escr_port_13[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.941      ; 1.040      ;
; -0.966 ; reset_n_i ; escr_port_1f[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.012      ; 1.112      ;
; -0.963 ; reset_n_i ; escr_port_1b[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.080      ; 1.183      ;
; -0.962 ; reset_n_i ; escr_port_1b[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.079      ; 1.183      ;
; -0.962 ; reset_n_i ; escr_port_1b[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.079      ; 1.183      ;
; -0.962 ; reset_n_i ; escr_port_1f[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.078      ; 1.182      ;
; -0.959 ; reset_n_i ; escr_port_1b[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.262      ; 1.369      ;
; -0.959 ; reset_n_i ; escr_port_12[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.567      ; 0.674      ;
; -0.959 ; reset_n_i ; escr_port_12[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.568      ; 0.675      ;
; -0.955 ; reset_n_i ; escr_port_1c[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.299      ; 1.410      ;
; -0.952 ; reset_n_i ; escr_port_13[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.910      ; 1.024      ;
; -0.944 ; reset_n_i ; escr_port_19[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.358      ; 1.480      ;
; -0.944 ; reset_n_i ; escr_port_10[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.819      ; 0.941      ;
; -0.943 ; reset_n_i ; escr_port_10[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.599      ; 0.722      ;
; -0.942 ; reset_n_i ; escr_port_19[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.141      ; 1.265      ;
; -0.933 ; reset_n_i ; escr_port_11[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.619      ; 0.752      ;
; -0.932 ; reset_n_i ; escr_port_1e[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.027      ; 1.161      ;
; -0.924 ; reset_n_i ; escr_port_1d[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.157      ; 1.299      ;
; -0.919 ; reset_n_i ; escr_port_18[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.018      ; 1.165      ;
; -0.918 ; reset_n_i ; escr_port_11[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.694      ; 0.842      ;
; -0.916 ; reset_n_i ; escr_port_18[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.023      ; 1.173      ;
; -0.911 ; reset_n_i ; escr_port_1c[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.042      ; 1.197      ;
; -0.905 ; reset_n_i ; escr_port_1c[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.043      ; 1.204      ;
; -0.904 ; reset_n_i ; escr_port_13[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.018      ; 1.180      ;
; -0.899 ; reset_n_i ; escr_port_12[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.826      ; 0.993      ;
; -0.896 ; reset_n_i ; escr_port_04[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.677      ; 0.847      ;
; -0.894 ; reset_n_i ; escr_port_10[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.720      ; 0.892      ;
; -0.891 ; reset_n_i ; escr_port_18[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.023      ; 1.198      ;
; -0.891 ; reset_n_i ; escr_port_18[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.023      ; 1.198      ;
; -0.885 ; reset_n_i ; escr_port_18[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.017      ; 1.198      ;
; -0.883 ; reset_n_i ; escr_port_11[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.701      ; 0.884      ;
; -0.881 ; reset_n_i ; escr_port_1e[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.030      ; 1.215      ;
; -0.880 ; reset_n_i ; escr_port_1e[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.029      ; 1.215      ;
; -0.878 ; reset_n_i ; escr_port_1e[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 2.027      ; 1.215      ;
; -0.876 ; reset_n_i ; escr_port_1d[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]      ; -0.004       ; 1.878      ; 1.068      ;
+--------+-----------+-----------------+-------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'CLK_50MHZ'                                                                                                                                       ;
+--------+-----------+---------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                           ; Launch Clock                                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+
; -0.833 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_bit          ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.016        ; 1.378      ; 0.715      ;
; -0.073 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_buffer[2]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.809      ; 0.922      ;
; -0.073 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_buffer[1]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.809      ; 0.922      ;
; -0.073 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_buffer[5]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.809      ; 0.922      ;
; -0.073 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_buffer[4]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.809      ; 0.922      ;
; -0.073 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_buffer[6]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.809      ; 0.922      ;
; -0.072 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_buffer[0]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.809      ; 0.923      ;
; -0.072 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_buffer[3]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.809      ; 0.923      ;
; -0.072 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_buffer[7]    ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.809      ; 0.923      ;
; -0.037 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_bit_count[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.810      ; 0.959      ;
; -0.037 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_bit_count[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.810      ; 0.959      ;
; -0.037 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[8]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.810      ; 0.959      ;
; -0.037 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_bit_count[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.810      ; 0.959      ;
; -0.037 ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_bit_count[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.810      ; 0.959      ;
; -0.020 ; reset_n_i ; deserializer:U14|y0[0]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.801      ; 0.967      ;
; -0.020 ; reset_n_i ; deserializer:U14|y0[1]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.801      ; 0.967      ;
; -0.020 ; reset_n_i ; deserializer:U14|y0[2]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.801      ; 0.967      ;
; -0.020 ; reset_n_i ; deserializer:U14|y0[3]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.801      ; 0.967      ;
; -0.020 ; reset_n_i ; deserializer:U14|y0[4]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.801      ; 0.967      ;
; -0.020 ; reset_n_i ; deserializer:U14|y0[5]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.801      ; 0.967      ;
; -0.020 ; reset_n_i ; deserializer:U14|y0[6]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.801      ; 0.967      ;
; -0.020 ; reset_n_i ; deserializer:U14|y0[7]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.801      ; 0.967      ;
; -0.020 ; reset_n_i ; deserializer:U14|b1[0]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.801      ; 0.967      ;
; -0.020 ; reset_n_i ; deserializer:U14|b1[1]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.801      ; 0.967      ;
; -0.020 ; reset_n_i ; deserializer:U14|b1[2]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.801      ; 0.967      ;
; 0.011  ; reset_n_i ; deserializer:U14|x1[0]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.800      ; 0.997      ;
; 0.011  ; reset_n_i ; deserializer:U14|x1[1]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.800      ; 0.997      ;
; 0.011  ; reset_n_i ; deserializer:U14|x1[2]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.800      ; 0.997      ;
; 0.011  ; reset_n_i ; deserializer:U14|x1[3]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.800      ; 0.997      ;
; 0.011  ; reset_n_i ; deserializer:U14|x1[4]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.800      ; 0.997      ;
; 0.011  ; reset_n_i ; deserializer:U14|x1[5]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.800      ; 0.997      ;
; 0.011  ; reset_n_i ; deserializer:U14|x1[6]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.800      ; 0.997      ;
; 0.011  ; reset_n_i ; deserializer:U14|x1[7]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.800      ; 0.997      ;
; 0.011  ; reset_n_i ; deserializer:U14|x0[0]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.800      ; 0.997      ;
; 0.011  ; reset_n_i ; deserializer:U14|x0[1]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.800      ; 0.997      ;
; 0.011  ; reset_n_i ; deserializer:U14|x0[2]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.800      ; 0.997      ;
; 0.011  ; reset_n_i ; deserializer:U14|x0[3]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.800      ; 0.997      ;
; 0.011  ; reset_n_i ; deserializer:U14|x0[4]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.800      ; 0.997      ;
; 0.011  ; reset_n_i ; deserializer:U14|x0[5]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.800      ; 0.997      ;
; 0.011  ; reset_n_i ; deserializer:U14|x0[6]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.800      ; 0.997      ;
; 0.011  ; reset_n_i ; deserializer:U14|x0[7]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.800      ; 0.997      ;
; 0.018  ; reset_n_i ; deserializer:U14|keys[10][4]                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.801      ; 1.005      ;
; 0.018  ; reset_n_i ; deserializer:U14|keys[10][3]                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.801      ; 1.005      ;
; 0.018  ; reset_n_i ; deserializer:U14|keys[11][1]                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.801      ; 1.005      ;
; 0.018  ; reset_n_i ; deserializer:U14|keys[11][0]                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.801      ; 1.005      ;
; 0.020  ; reset_n_i ; deserializer:U14|y1[0]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.800      ; 1.006      ;
; 0.020  ; reset_n_i ; deserializer:U14|y1[1]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.800      ; 1.006      ;
; 0.020  ; reset_n_i ; deserializer:U14|y1[2]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.800      ; 1.006      ;
; 0.020  ; reset_n_i ; deserializer:U14|y1[3]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.800      ; 1.006      ;
; 0.020  ; reset_n_i ; deserializer:U14|y1[4]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.800      ; 1.006      ;
; 0.020  ; reset_n_i ; deserializer:U14|y1[5]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.800      ; 1.006      ;
; 0.020  ; reset_n_i ; deserializer:U14|y1[6]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.800      ; 1.006      ;
; 0.020  ; reset_n_i ; deserializer:U14|y1[7]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.800      ; 1.006      ;
; 0.023  ; reset_n_i ; deserializer:U14|b0[2]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.801      ; 1.010      ;
; 0.023  ; reset_n_i ; deserializer:U14|b0[1]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.801      ; 1.010      ;
; 0.025  ; reset_n_i ; deserializer:U14|z1[0]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.800      ; 1.011      ;
; 0.025  ; reset_n_i ; deserializer:U14|z1[1]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.800      ; 1.011      ;
; 0.025  ; reset_n_i ; deserializer:U14|z1[2]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.800      ; 1.011      ;
; 0.025  ; reset_n_i ; deserializer:U14|z1[3]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.800      ; 1.011      ;
; 0.028  ; reset_n_i ; deserializer:U14|z0[0]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.813      ; 1.027      ;
; 0.028  ; reset_n_i ; deserializer:U14|z0[1]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.813      ; 1.027      ;
; 0.028  ; reset_n_i ; deserializer:U14|z0[2]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.813      ; 1.027      ;
; 0.028  ; reset_n_i ; deserializer:U14|z0[3]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.813      ; 1.027      ;
; 0.071  ; reset_n_i ; deserializer:U14|b0[0]                            ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.806      ; 1.063      ;
; 0.072  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[7]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.807      ; 1.065      ;
; 0.072  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_avail        ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.807      ; 1.065      ;
; 0.073  ; reset_n_i ; deserializer:U14|count[0]                         ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.804      ; 1.063      ;
; 0.073  ; reset_n_i ; deserializer:U14|count[1]                         ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.804      ; 1.063      ;
; 0.073  ; reset_n_i ; deserializer:U14|count[2]                         ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.804      ; 1.063      ;
; 0.073  ; reset_n_i ; deserializer:U14|count[3]                         ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.804      ; 1.063      ;
; 0.074  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[0]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.809      ; 1.069      ;
; 0.074  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[1]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.809      ; 1.069      ;
; 0.074  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[5]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.809      ; 1.069      ;
; 0.074  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[6]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.809      ; 1.069      ;
; 0.074  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[3]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.809      ; 1.069      ;
; 0.074  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[2]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.809      ; 1.069      ;
; 0.074  ; reset_n_i ; deserializer:U14|receiver:inst_rx|rx_count[4]     ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.809      ; 1.069      ;
; 0.180  ; reset_n_i ; deserializer:U14|keys[9][0]                       ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.805      ; 1.171      ;
; 0.180  ; reset_n_i ; deserializer:U14|keys[9][4]                       ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.805      ; 1.171      ;
; 0.180  ; reset_n_i ; deserializer:U14|keys[10][0]                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.805      ; 1.171      ;
; 0.180  ; reset_n_i ; deserializer:U14|keys[10][1]                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.805      ; 1.171      ;
; 0.180  ; reset_n_i ; deserializer:U14|keys[10][2]                      ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.805      ; 1.171      ;
; 0.180  ; reset_n_i ; deserializer:U14|keys[9][1]                       ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.805      ; 1.171      ;
; 0.180  ; reset_n_i ; deserializer:U14|keys[9][2]                       ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.805      ; 1.171      ;
; 0.180  ; reset_n_i ; deserializer:U14|keys[9][3]                       ; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ   ; 0.032        ; 0.805      ; 1.171      ;
+--------+-----------+---------------------------------------------------+-------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'U18|altpll_component|auto_generated|pll1|clk[2]'                                                                                                   ;
+-------+-----------+------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.900 ; reset_n_i ; port_7ffd_reg[5] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.043      ; 1.027      ;
; 0.900 ; reset_n_i ; port_7ffd_reg[6] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.043      ; 1.027      ;
; 0.900 ; reset_n_i ; port_7ffd_reg[4] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.043      ; 1.027      ;
; 0.928 ; reset_n_i ; port_7ffd_reg[1] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.051      ; 1.063      ;
; 0.928 ; reset_n_i ; port_7ffd_reg[3] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.051      ; 1.063      ;
; 0.992 ; reset_n_i ; port_7ffd_reg[7] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.055      ; 1.131      ;
; 1.060 ; reset_n_i ; port_7ffd_reg[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.039      ; 1.183      ;
; 1.060 ; reset_n_i ; port_7ffd_reg[0] ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.039      ; 1.183      ;
; 1.903 ; reset_n_i ; trdos            ; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 0.000        ; 0.045      ; 2.032      ;
+-------+-----------+------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'U18|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                      ;
+--------+----------------------------------+-------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node     ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 14.515 ; osd:U17|nz80cpu:u0|fetch[9]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; -0.016     ; 2.103      ;
; 14.776 ; osd:U17|nz80cpu:u0|fetch[7]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; -0.028     ; 2.352      ;
; 14.782 ; osd:U17|nz80cpu:u0|fetch[8]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; -0.029     ; 2.357      ;
; 14.859 ; osd:U17|nz80cpu:u0|fetch[2]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; -0.029     ; 2.434      ;
; 14.877 ; osd:U17|nz80cpu:u0|fetch[6]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; -0.022     ; 2.459      ;
; 14.898 ; osd:U17|nz80cpu:u0|stage[2]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; -0.029     ; 2.473      ;
; 14.970 ; osd:U17|nz80cpu:u0|stage[0]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; -0.029     ; 2.545      ;
; 14.979 ; osd:U17|nz80cpu:u0|fetch[1]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; -0.021     ; 2.562      ;
; 14.987 ; osd:U17|nz80cpu:u0|stage[1]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; -0.029     ; 2.562      ;
; 15.018 ; osd:U17|nz80cpu:u0|fetch[0]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; -0.021     ; 2.601      ;
; 15.046 ; osd:U17|nz80cpu:u0|fetch[5]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; -0.020     ; 2.630      ;
; 15.159 ; osd:U17|nz80cpu:u0|fetch[3]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; -0.020     ; 2.743      ;
; 15.176 ; osd:U17|nz80cpu:u0|cpu_status[8] ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; -0.022     ; 2.758      ;
; 15.240 ; osd:U17|nz80cpu:u0|cpu_status[0] ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; -0.021     ; 2.823      ;
; 15.272 ; osd:U17|nz80cpu:u0|cpu_status[9] ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; -0.022     ; 2.854      ;
; 15.298 ; osd:U17|nz80cpu:u0|fetch[4]      ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; -0.020     ; 2.882      ;
; 15.428 ; osd:U17|nz80cpu:u0|flg[6]        ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; -0.021     ; 3.011      ;
; 15.460 ; osd:U17|nz80cpu:u0|flg[2]        ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; -0.236     ; 2.828      ;
; 15.517 ; osd:U17|nz80cpu:u0|flg[10]       ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; -0.257     ; 2.864      ;
; 15.523 ; osd:U17|nz80cpu:u0|flg[14]       ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; -0.020     ; 3.107      ;
; 15.550 ; osd:U17|nz80cpu:u0|flg[7]        ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; -0.021     ; 3.133      ;
; 15.584 ; osd:U17|nz80cpu:u0|cpu_status[4] ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; -0.029     ; 3.159      ;
; 15.883 ; osd:U17|nz80cpu:u0|flg[8]        ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; -0.020     ; 3.467      ;
; 15.918 ; osd:U17|nz80cpu:u0|flg[0]        ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; -0.021     ; 3.501      ;
; 16.009 ; osd:U17|nz80cpu:u0|flg[15]       ; osd:U17|int ; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; -12.500      ; -0.257     ; 3.356      ;
+--------+----------------------------------+-------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'a_i[0]'                                                                 ;
+-------+--------------+----------------+------------------+--------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+--------+------------+-----------------------------------+
; 0.093 ; 0.093        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_03[2]|datad             ;
; 0.093 ; 0.093        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_03[3]|datad             ;
; 0.093 ; 0.093        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_03[5]|datad             ;
; 0.093 ; 0.093        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_03[6]|datad             ;
; 0.093 ; 0.093        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_03[7]|datad             ;
; 0.098 ; 0.098        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_03[1]|datad             ;
; 0.098 ; 0.098        ; 0.000          ; High Pulse Width ; a_i[0] ; Fall       ; escr_port_03[2]                   ;
; 0.098 ; 0.098        ; 0.000          ; High Pulse Width ; a_i[0] ; Fall       ; escr_port_03[3]                   ;
; 0.098 ; 0.098        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_03[4]|datad             ;
; 0.098 ; 0.098        ; 0.000          ; High Pulse Width ; a_i[0] ; Fall       ; escr_port_03[5]                   ;
; 0.098 ; 0.098        ; 0.000          ; High Pulse Width ; a_i[0] ; Fall       ; escr_port_03[6]                   ;
; 0.098 ; 0.098        ; 0.000          ; High Pulse Width ; a_i[0] ; Fall       ; escr_port_03[7]                   ;
; 0.100 ; 0.100        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_03[0]|datad             ;
; 0.103 ; 0.103        ; 0.000          ; High Pulse Width ; a_i[0] ; Fall       ; escr_port_03[1]                   ;
; 0.103 ; 0.103        ; 0.000          ; High Pulse Width ; a_i[0] ; Fall       ; escr_port_03[4]                   ;
; 0.105 ; 0.105        ; 0.000          ; High Pulse Width ; a_i[0] ; Fall       ; escr_port_03[0]                   ;
; 0.141 ; 0.141        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_03[0]~0clkctrl|inclk[0] ;
; 0.141 ; 0.141        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_03[0]~0clkctrl|outclk   ;
; 0.179 ; 0.179        ; 0.000          ; High Pulse Width ; a_i[0] ; Fall       ; escr_port_02[4]                   ;
; 0.180 ; 0.180        ; 0.000          ; High Pulse Width ; a_i[0] ; Fall       ; escr_port_02[2]                   ;
; 0.180 ; 0.180        ; 0.000          ; High Pulse Width ; a_i[0] ; Fall       ; escr_port_02[3]                   ;
; 0.182 ; 0.182        ; 0.000          ; High Pulse Width ; a_i[0] ; Fall       ; escr_port_00[3]                   ;
; 0.182 ; 0.182        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_02[4]|datac             ;
; 0.183 ; 0.183        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_02[2]|datac             ;
; 0.183 ; 0.183        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_02[3]|datac             ;
; 0.186 ; 0.186        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_1f[1]|datad             ;
; 0.187 ; 0.187        ; 0.000          ; High Pulse Width ; a_i[0] ; Fall       ; escr_port_00[2]                   ;
; 0.187 ; 0.187        ; 0.000          ; High Pulse Width ; a_i[0] ; Fall       ; escr_port_1b[3]                   ;
; 0.188 ; 0.188        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_02[5]|datad             ;
; 0.188 ; 0.188        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_02[6]|datad             ;
; 0.188 ; 0.188        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_02[7]|datad             ;
; 0.190 ; 0.190        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_1a[7]|datad             ;
; 0.190 ; 0.190        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_1b[2]|datad             ;
; 0.190 ; 0.190        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_1b[3]|datac             ;
; 0.191 ; 0.191        ; 0.000          ; High Pulse Width ; a_i[0] ; Fall       ; escr_port_1f[1]                   ;
; 0.192 ; 0.192        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_02[0]|datad             ;
; 0.192 ; 0.192        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_02[1]|datad             ;
; 0.193 ; 0.193        ; 0.000          ; High Pulse Width ; a_i[0] ; Fall       ; escr_port_02[5]                   ;
; 0.193 ; 0.193        ; 0.000          ; High Pulse Width ; a_i[0] ; Fall       ; escr_port_02[6]                   ;
; 0.193 ; 0.193        ; 0.000          ; High Pulse Width ; a_i[0] ; Fall       ; escr_port_02[7]                   ;
; 0.195 ; 0.195        ; 0.000          ; High Pulse Width ; a_i[0] ; Fall       ; escr_port_1a[5]                   ;
; 0.195 ; 0.195        ; 0.000          ; High Pulse Width ; a_i[0] ; Fall       ; escr_port_1a[7]                   ;
; 0.195 ; 0.195        ; 0.000          ; High Pulse Width ; a_i[0] ; Fall       ; escr_port_1b[2]                   ;
; 0.196 ; 0.196        ; 0.000          ; High Pulse Width ; a_i[0] ; Fall       ; escr_port_1a[6]                   ;
; 0.197 ; 0.197        ; 0.000          ; High Pulse Width ; a_i[0] ; Fall       ; escr_port_02[0]                   ;
; 0.197 ; 0.197        ; 0.000          ; High Pulse Width ; a_i[0] ; Fall       ; escr_port_02[1]                   ;
; 0.198 ; 0.198        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_00[2]|datab             ;
; 0.198 ; 0.198        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_00[3]|datab             ;
; 0.198 ; 0.198        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_1a[5]|datac             ;
; 0.198 ; 0.198        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_1c[5]|datad             ;
; 0.199 ; 0.199        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_1a[6]|datac             ;
; 0.199 ; 0.199        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_1c[4]|datad             ;
; 0.199 ; 0.199        ; 0.000          ; High Pulse Width ; a_i[0] ; Fall       ; escr_port_1e[4]                   ;
; 0.202 ; 0.202        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_1c[2]|datad             ;
; 0.202 ; 0.202        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_1e[4]|datac             ;
; 0.202 ; 0.202        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_1e[7]|datad             ;
; 0.203 ; 0.203        ; 0.000          ; High Pulse Width ; a_i[0] ; Fall       ; escr_port_00[7]                   ;
; 0.203 ; 0.203        ; 0.000          ; High Pulse Width ; a_i[0] ; Fall       ; escr_port_1c[5]                   ;
; 0.204 ; 0.204        ; 0.000          ; High Pulse Width ; a_i[0] ; Fall       ; escr_port_00[1]                   ;
; 0.204 ; 0.204        ; 0.000          ; High Pulse Width ; a_i[0] ; Fall       ; escr_port_00[4]                   ;
; 0.204 ; 0.204        ; 0.000          ; High Pulse Width ; a_i[0] ; Fall       ; escr_port_00[5]                   ;
; 0.204 ; 0.204        ; 0.000          ; High Pulse Width ; a_i[0] ; Fall       ; escr_port_1c[4]                   ;
; 0.205 ; 0.205        ; 0.000          ; High Pulse Width ; a_i[0] ; Fall       ; escr_port_00[0]                   ;
; 0.206 ; 0.206        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_00[7]|datac             ;
; 0.207 ; 0.207        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_00[1]|datac             ;
; 0.207 ; 0.207        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_00[4]|datac             ;
; 0.207 ; 0.207        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_00[5]|datac             ;
; 0.207 ; 0.207        ; 0.000          ; High Pulse Width ; a_i[0] ; Fall       ; escr_port_1c[2]                   ;
; 0.207 ; 0.207        ; 0.000          ; High Pulse Width ; a_i[0] ; Fall       ; escr_port_1e[7]                   ;
; 0.208 ; 0.208        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_00[0]|datac             ;
; 0.208 ; 0.208        ; 0.000          ; High Pulse Width ; a_i[0] ; Fall       ; escr_port_1f[3]                   ;
; 0.209 ; 0.209        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_1a[4]|datad             ;
; 0.210 ; 0.210        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_00[6]|datad             ;
; 0.211 ; 0.211        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_1f[3]|datac             ;
; 0.213 ; 0.213        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_1b[1]|datad             ;
; 0.214 ; 0.214        ; 0.000          ; High Pulse Width ; a_i[0] ; Fall       ; escr_port_1a[4]                   ;
; 0.215 ; 0.215        ; 0.000          ; High Pulse Width ; a_i[0] ; Fall       ; escr_port_00[6]                   ;
; 0.217 ; 0.217        ; 0.000          ; High Pulse Width ; a_i[0] ; Fall       ; escr_port_01[0]                   ;
; 0.217 ; 0.217        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_19[2]|datad             ;
; 0.218 ; 0.218        ; 0.000          ; High Pulse Width ; a_i[0] ; Fall       ; escr_port_1b[1]                   ;
; 0.219 ; 0.219        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_01[4]|datad             ;
; 0.219 ; 0.219        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_1d[2]|datad             ;
; 0.220 ; 0.220        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_01[0]|datac             ;
; 0.220 ; 0.220        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_01[3]|datad             ;
; 0.220 ; 0.220        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_01[5]|datad             ;
; 0.220 ; 0.220        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_01[7]|datad             ;
; 0.220 ; 0.220        ; 0.000          ; High Pulse Width ; a_i[0] ; Fall       ; escr_port_05[5]                   ;
; 0.221 ; 0.221        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_01[1]|datad             ;
; 0.221 ; 0.221        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_01[2]|datad             ;
; 0.221 ; 0.221        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_01[6]|datad             ;
; 0.221 ; 0.221        ; 0.000          ; High Pulse Width ; a_i[0] ; Fall       ; escr_port_13[4]                   ;
; 0.221 ; 0.221        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_1a[2]|datad             ;
; 0.221 ; 0.221        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_1f[6]|datad             ;
; 0.222 ; 0.222        ; 0.000          ; High Pulse Width ; a_i[0] ; Fall       ; escr_port_19[2]                   ;
; 0.222 ; 0.222        ; 0.000          ; High Pulse Width ; a_i[0] ; Fall       ; escr_port_19[5]                   ;
; 0.222 ; 0.222        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_1a[0]|datad             ;
; 0.222 ; 0.222        ; 0.000          ; High Pulse Width ; a_i[0] ; Fall       ; escr_port_1a[3]                   ;
; 0.223 ; 0.223        ; 0.000          ; High Pulse Width ; a_i[0] ; Fall       ; escr_port_1a[1]                   ;
; 0.223 ; 0.223        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_1b[0]|datad             ;
; 0.223 ; 0.223        ; 0.000          ; Low Pulse Width  ; a_i[0] ; Rise       ; escr_port_1b[6]|datad             ;
+-------+--------------+----------------+------------------+--------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'U1|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                               ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                                                                                          ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+
; 3.766 ; 3.982        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|mod5[0]                                                                                                 ;
; 3.766 ; 3.982        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|mod5[1]                                                                                                 ;
; 3.766 ; 3.982        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|mod5[2]                                                                                                 ;
; 3.766 ; 3.982        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[0]                                                                                              ;
; 3.766 ; 3.982        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[2]                                                                                              ;
; 3.766 ; 3.982        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[4]                                                                                              ;
; 3.766 ; 3.982        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[6]                                                                                              ;
; 3.766 ; 3.982        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[1]                                                                                              ;
; 3.766 ; 3.982        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[3]                                                                                              ;
; 3.766 ; 3.982        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[5]                                                                                              ;
; 3.766 ; 3.982        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[7]                                                                                              ;
; 3.766 ; 3.982        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[9]                                                                                              ;
; 3.766 ; 3.982        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[8]                                                                                              ;
; 3.767 ; 3.951        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|mod5[0]                                                                                                 ;
; 3.767 ; 3.951        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|mod5[1]                                                                                                 ;
; 3.767 ; 3.951        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|mod5[2]                                                                                                 ;
; 3.767 ; 3.951        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[0]                                                                                              ;
; 3.767 ; 3.983        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[1]                                                                                              ;
; 3.767 ; 3.951        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[1]                                                                                              ;
; 3.767 ; 3.951        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[2]                                                                                              ;
; 3.767 ; 3.983        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[3]                                                                                              ;
; 3.767 ; 3.951        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[3]                                                                                              ;
; 3.767 ; 3.951        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[4]                                                                                              ;
; 3.767 ; 3.983        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[5]                                                                                              ;
; 3.767 ; 3.951        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[5]                                                                                              ;
; 3.767 ; 3.951        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[6]                                                                                              ;
; 3.767 ; 3.983        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[7]                                                                                              ;
; 3.767 ; 3.951        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[7]                                                                                              ;
; 3.767 ; 3.983        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[8]                                                                                              ;
; 3.767 ; 3.951        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[8]                                                                                              ;
; 3.767 ; 3.983        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[9]                                                                                              ;
; 3.767 ; 3.951        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_b[9]                                                                                              ;
; 3.767 ; 3.983        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[0]                                                                                              ;
; 3.767 ; 3.951        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[0]                                                                                              ;
; 3.767 ; 3.951        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[1]                                                                                              ;
; 3.767 ; 3.983        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[2]                                                                                              ;
; 3.767 ; 3.951        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[2]                                                                                              ;
; 3.767 ; 3.951        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[3]                                                                                              ;
; 3.767 ; 3.983        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[4]                                                                                              ;
; 3.767 ; 3.951        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[4]                                                                                              ;
; 3.767 ; 3.951        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[5]                                                                                              ;
; 3.767 ; 3.983        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[6]                                                                                              ;
; 3.767 ; 3.951        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[6]                                                                                              ;
; 3.767 ; 3.951        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[7]                                                                                              ;
; 3.767 ; 3.983        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[8]                                                                                              ;
; 3.767 ; 3.951        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[8]                                                                                              ;
; 3.767 ; 3.951        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_g[9]                                                                                              ;
; 3.767 ; 3.983        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[0]                                                                                              ;
; 3.767 ; 3.951        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[0]                                                                                              ;
; 3.767 ; 3.983        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[1]                                                                                              ;
; 3.767 ; 3.951        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[1]                                                                                              ;
; 3.767 ; 3.983        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[2]                                                                                              ;
; 3.767 ; 3.951        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[2]                                                                                              ;
; 3.767 ; 3.983        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[3]                                                                                              ;
; 3.767 ; 3.951        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[3]                                                                                              ;
; 3.767 ; 3.983        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[4]                                                                                              ;
; 3.767 ; 3.951        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[4]                                                                                              ;
; 3.767 ; 3.983        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[5]                                                                                              ;
; 3.767 ; 3.951        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[5]                                                                                              ;
; 3.767 ; 3.983        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[6]                                                                                              ;
; 3.767 ; 3.951        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[6]                                                                                              ;
; 3.767 ; 3.983        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[7]                                                                                              ;
; 3.767 ; 3.951        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[7]                                                                                              ;
; 3.767 ; 3.951        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[8]                                                                                              ;
; 3.767 ; 3.983        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[9]                                                                                              ;
; 3.767 ; 3.951        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|shift_r[9]                                                                                              ;
; 3.771 ; 3.926        ; 0.155          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[0]~DFFHI ;
; 3.771 ; 3.926        ; 0.155          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[0]~DFFLO ;
; 3.771 ; 3.926        ; 0.155          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[1]~DFFHI ;
; 3.771 ; 3.926        ; 0.155          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[1]~DFFLO ;
; 3.771 ; 3.926        ; 0.155          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[6]~DFFHI ;
; 3.771 ; 3.926        ; 0.155          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[6]~DFFLO ;
; 3.771 ; 3.926        ; 0.155          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[7]~DFFHI ;
; 3.771 ; 3.926        ; 0.155          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[7]~DFFLO ;
; 3.772 ; 3.927        ; 0.155          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[2]~DFFHI ;
; 3.772 ; 3.927        ; 0.155          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[2]~DFFLO ;
; 3.772 ; 3.927        ; 0.155          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[3]~DFFHI ;
; 3.772 ; 3.927        ; 0.155          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[3]~DFFLO ;
; 3.772 ; 3.927        ; 0.155          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[4]~DFFHI ;
; 3.772 ; 3.927        ; 0.155          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[4]~DFFLO ;
; 3.772 ; 3.927        ; 0.155          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[5]~DFFHI ;
; 3.772 ; 3.927        ; 0.155          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[5]~DFFLO ;
; 3.857 ; 4.007        ; 0.150          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[0]~DFFHI ;
; 3.857 ; 4.007        ; 0.150          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[0]~DFFLO ;
; 3.857 ; 4.007        ; 0.150          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[1]~DFFHI ;
; 3.857 ; 4.007        ; 0.150          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[1]~DFFLO ;
; 3.857 ; 4.007        ; 0.150          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[2]~DFFHI ;
; 3.857 ; 4.007        ; 0.150          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[2]~DFFLO ;
; 3.857 ; 4.007        ; 0.150          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[3]~DFFHI ;
; 3.857 ; 4.007        ; 0.150          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[3]~DFFLO ;
; 3.857 ; 4.007        ; 0.150          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[4]~DFFHI ;
; 3.857 ; 4.007        ; 0.150          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[4]~DFFLO ;
; 3.857 ; 4.007        ; 0.150          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[5]~DFFHI ;
; 3.857 ; 4.007        ; 0.150          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[5]~DFFLO ;
; 3.857 ; 4.007        ; 0.150          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[6]~DFFHI ;
; 3.857 ; 4.007        ; 0.150          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[6]~DFFLO ;
; 3.857 ; 4.007        ; 0.150          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[7]~DFFHI ;
; 3.857 ; 4.007        ; 0.150          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; hdmi:U2|altddio_out1:ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_0aj:auto_generated|ddio_outa[7]~DFFLO ;
; 3.940 ; 3.940        ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; U2|ddio_inst|ALTDDIO_OUT_component|auto_generated|ddio_outa[0]|clkhi                                            ;
; 3.940 ; 3.940        ; 0.000          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; U2|ddio_inst|ALTDDIO_OUT_component|auto_generated|ddio_outa[0]|clklo                                            ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'U18|altpll_component|auto_generated|pll1|clk[2]'                                                                                                                                            ;
+-------+--------------+----------------+-----------------+-------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock                                           ; Clock Edge ; Target                                                                                                        ;
+-------+--------------+----------------+-----------------+-------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------+
; 4.197 ; 4.427        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a10~porta_address_reg0       ;
; 4.197 ; 4.427        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a10~porta_we_reg             ;
; 4.197 ; 4.427        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a11~porta_address_reg0       ;
; 4.197 ; 4.427        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a11~porta_we_reg             ;
; 4.197 ; 4.427        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a3~porta_address_reg0        ;
; 4.197 ; 4.427        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a3~porta_we_reg              ;
; 4.197 ; 4.427        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a4~porta_address_reg0        ;
; 4.197 ; 4.427        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a4~porta_we_reg              ;
; 4.197 ; 4.427        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a7~porta_address_reg0  ;
; 4.197 ; 4.427        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a7~porta_we_reg        ;
; 4.197 ; 4.427        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a8~porta_address_reg0  ;
; 4.197 ; 4.427        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a8~porta_we_reg        ;
; 4.198 ; 4.428        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a0~porta_address_reg0        ;
; 4.198 ; 4.428        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a0~porta_we_reg              ;
; 4.198 ; 4.428        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a12~porta_address_reg0       ;
; 4.198 ; 4.428        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a12~porta_we_reg             ;
; 4.198 ; 4.428        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a15~porta_address_reg0       ;
; 4.198 ; 4.428        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a15~porta_we_reg             ;
; 4.198 ; 4.428        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a2~porta_address_reg0        ;
; 4.198 ; 4.428        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a2~porta_we_reg              ;
; 4.198 ; 4.428        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a7~porta_address_reg0        ;
; 4.198 ; 4.428        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a7~porta_we_reg              ;
; 4.198 ; 4.428        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a8~porta_address_reg0        ;
; 4.198 ; 4.428        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a8~porta_we_reg              ;
; 4.198 ; 4.428        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a9~porta_address_reg0        ;
; 4.198 ; 4.428        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a9~porta_we_reg              ;
; 4.198 ; 4.428        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a0~porta_address_reg0  ;
; 4.198 ; 4.428        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a0~porta_we_reg        ;
; 4.198 ; 4.428        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a18~porta_address_reg0 ;
; 4.198 ; 4.428        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a18~porta_we_reg       ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a10~porta_datain_reg0        ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a11~porta_datain_reg0        ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a13~porta_address_reg0       ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a13~porta_we_reg             ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a14~porta_address_reg0       ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a14~porta_we_reg             ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a1~porta_address_reg0        ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a1~porta_we_reg              ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a3~porta_datain_reg0         ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a4~porta_datain_reg0         ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a5~porta_address_reg0        ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a5~porta_we_reg              ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a6~porta_address_reg0        ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a6~porta_we_reg              ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a10~porta_address_reg0 ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a10~porta_we_reg       ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a11~porta_address_reg0 ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a11~porta_we_reg       ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a12~porta_address_reg0 ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a12~porta_we_reg       ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a13~porta_address_reg0 ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a13~porta_we_reg       ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a14~porta_address_reg0 ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a14~porta_we_reg       ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a15~porta_address_reg0 ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a15~porta_we_reg       ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a16~porta_address_reg0 ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a16~porta_we_reg       ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a17~porta_address_reg0 ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a17~porta_we_reg       ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a19~porta_address_reg0 ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a19~porta_we_reg       ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a1~porta_address_reg0  ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a1~porta_we_reg        ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a20~porta_address_reg0 ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a20~porta_we_reg       ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a21~porta_address_reg0 ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a21~porta_we_reg       ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a2~porta_address_reg0  ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a2~porta_we_reg        ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a3~porta_address_reg0  ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a3~porta_we_reg        ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a4~porta_address_reg0  ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a4~porta_we_reg        ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a5~porta_address_reg0  ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a5~porta_we_reg        ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a7~porta_datain_reg0   ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a8~porta_datain_reg0   ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a9~porta_address_reg0  ;
; 4.199 ; 4.429        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a9~porta_we_reg        ;
; 4.200 ; 4.430        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a0~porta_datain_reg0         ;
; 4.200 ; 4.430        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a12~porta_datain_reg0        ;
; 4.200 ; 4.430        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a15~porta_datain_reg0        ;
; 4.200 ; 4.430        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a2~porta_datain_reg0         ;
; 4.200 ; 4.430        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a7~porta_datain_reg0         ;
; 4.200 ; 4.430        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a8~porta_datain_reg0         ;
; 4.200 ; 4.430        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a9~porta_datain_reg0         ;
; 4.200 ; 4.430        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 4.200 ; 4.430        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a18~porta_datain_reg0  ;
; 4.200 ; 4.430        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a22~porta_address_reg0 ;
; 4.200 ; 4.430        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a22~porta_we_reg       ;
; 4.200 ; 4.430        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a6~porta_address_reg0  ;
; 4.200 ; 4.430        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a6~porta_we_reg        ;
; 4.201 ; 4.431        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a13~porta_datain_reg0        ;
; 4.201 ; 4.431        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a14~porta_datain_reg0        ;
; 4.201 ; 4.431        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a1~porta_datain_reg0         ;
; 4.201 ; 4.431        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a5~porta_datain_reg0         ;
; 4.201 ; 4.431        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a6~porta_datain_reg0         ;
; 4.201 ; 4.431        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a10~porta_datain_reg0  ;
; 4.201 ; 4.431        ; 0.230          ; Low Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a11~porta_datain_reg0  ;
+-------+--------------+----------------+-----------------+-------------------------------------------------+------------+---------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'U1|altpll_component|auto_generated|pll1|clk[2]'                                                     ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------+
; 5.679 ; 5.895        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|data[1]      ;
; 5.679 ; 5.895        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|data[4]      ;
; 5.679 ; 5.895        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|data[7]      ;
; 5.679 ; 5.895        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_ba[0]    ;
; 5.688 ; 5.904        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|data[0]      ;
; 5.688 ; 5.904        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|data[2]      ;
; 5.688 ; 5.904        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|data[3]      ;
; 5.688 ; 5.904        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|data[5]      ;
; 5.688 ; 5.904        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|data[6]      ;
; 5.688 ; 5.904        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_a[0]     ;
; 5.688 ; 5.904        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_a[1]     ;
; 5.688 ; 5.904        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_a[2]     ;
; 5.688 ; 5.904        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_a[3]     ;
; 5.688 ; 5.904        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_a[4]     ;
; 5.688 ; 5.904        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_a[5]     ;
; 5.688 ; 5.904        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_a[6]     ;
; 5.688 ; 5.904        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_a[7]     ;
; 5.688 ; 5.904        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_a[8]     ;
; 5.688 ; 5.904        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_a[9]     ;
; 5.689 ; 5.905        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|address[7]   ;
; 5.689 ; 5.905        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|address[9]   ;
; 5.691 ; 5.907        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|address[1]   ;
; 5.691 ; 5.907        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|address[2]   ;
; 5.691 ; 5.907        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|address[8]   ;
; 5.695 ; 5.911        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|address[4]   ;
; 5.707 ; 5.923        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|address[5]   ;
; 5.707 ; 5.923        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|address[6]   ;
; 5.707 ; 5.923        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_a[10]    ;
; 5.707 ; 5.923        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[0]    ;
; 5.707 ; 5.923        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[0]~en ;
; 5.707 ; 5.923        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[1]    ;
; 5.707 ; 5.923        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[1]~en ;
; 5.707 ; 5.923        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[2]    ;
; 5.707 ; 5.923        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[2]~en ;
; 5.707 ; 5.923        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[3]    ;
; 5.707 ; 5.923        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[3]~en ;
; 5.707 ; 5.923        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[4]    ;
; 5.707 ; 5.923        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[4]~en ;
; 5.707 ; 5.923        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[5]    ;
; 5.707 ; 5.923        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[5]~en ;
; 5.707 ; 5.923        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[6]    ;
; 5.707 ; 5.923        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[6]~en ;
; 5.707 ; 5.923        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[7]    ;
; 5.707 ; 5.923        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dq[7]~en ;
; 5.708 ; 5.924        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|address[0]   ;
; 5.708 ; 5.924        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|address[3]   ;
; 5.708 ; 5.924        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_a[11]    ;
; 5.708 ; 5.924        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_a[12]    ;
; 5.708 ; 5.924        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_ba[1]    ;
; 5.708 ; 5.924        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_cmd[1]   ;
; 5.708 ; 5.924        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_cmd[2]   ;
; 5.708 ; 5.924        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_dqm      ;
; 5.709 ; 5.925        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|idle1        ;
; 5.709 ; 5.925        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_cmd[0]   ;
; 5.709 ; 5.925        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|state[0]     ;
; 5.709 ; 5.925        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|state[1]     ;
; 5.709 ; 5.925        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|state[2]     ;
; 5.709 ; 5.925        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|state[3]     ;
; 5.709 ; 5.925        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|state[4]     ;
; 5.724 ; 5.908        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; st[0]                 ;
; 5.724 ; 5.908        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; st[1]                 ;
; 5.729 ; 5.913        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; sdr_rd                ;
; 5.729 ; 5.913        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; sdr_wr                ;
; 5.729 ; 5.913        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; sdram:U7|data_reg[0]  ;
; 5.729 ; 5.913        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; sdram:U7|data_reg[1]  ;
; 5.729 ; 5.913        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; sdram:U7|data_reg[2]  ;
; 5.729 ; 5.913        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; sdram:U7|data_reg[3]  ;
; 5.729 ; 5.913        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; sdram:U7|data_reg[4]  ;
; 5.729 ; 5.913        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; sdram:U7|data_reg[5]  ;
; 5.729 ; 5.913        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; sdram:U7|data_reg[6]  ;
; 5.749 ; 5.933        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; sdr_rfsh              ;
; 5.749 ; 5.933        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; sdram:U7|data_reg[7]  ;
; 5.752 ; 5.968        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; sdr_rfsh              ;
; 5.753 ; 5.969        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; sdram:U7|data_reg[7]  ;
; 5.771 ; 5.987        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; sdr_rd                ;
; 5.771 ; 5.987        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; sdr_wr                ;
; 5.772 ; 5.988        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; sdram:U7|data_reg[0]  ;
; 5.772 ; 5.988        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; sdram:U7|data_reg[1]  ;
; 5.772 ; 5.988        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; sdram:U7|data_reg[2]  ;
; 5.772 ; 5.988        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; sdram:U7|data_reg[3]  ;
; 5.772 ; 5.988        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; sdram:U7|data_reg[4]  ;
; 5.772 ; 5.988        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; sdram:U7|data_reg[5]  ;
; 5.772 ; 5.988        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; sdram:U7|data_reg[6]  ;
; 5.776 ; 5.992        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; st[0]                 ;
; 5.776 ; 5.992        ; 0.216          ; High Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[2] ; Rise       ; st[1]                 ;
; 5.795 ; 5.979        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|idle1        ;
; 5.795 ; 5.979        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_cmd[0]   ;
; 5.795 ; 5.979        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|state[0]     ;
; 5.795 ; 5.979        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|state[1]     ;
; 5.795 ; 5.979        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|state[2]     ;
; 5.795 ; 5.979        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|state[3]     ;
; 5.795 ; 5.979        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|state[4]     ;
; 5.796 ; 5.980        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|address[0]   ;
; 5.796 ; 5.980        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|address[3]   ;
; 5.796 ; 5.980        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|address[5]   ;
; 5.796 ; 5.980        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_a[11]    ;
; 5.796 ; 5.980        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_a[12]    ;
; 5.796 ; 5.980        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_ba[1]    ;
; 5.796 ; 5.980        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_cmd[1]   ;
; 5.796 ; 5.980        ; 0.184          ; Low Pulse Width  ; U1|altpll_component|auto_generated|pll1|clk[2] ; Fall       ; sdram:U7|sdr_cmd[2]   ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK_50MHZ'                                                                                 ;
+-------+--------------+----------------+------------------+-----------+------------+---------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                            ;
+-------+--------------+----------------+------------------+-----------+------------+---------------------------------------------------+
; 9.223 ; 9.439        ; 0.216          ; High Pulse Width ; CLK_50MHZ ; Fall       ; deserializer:U14|receiver:inst_rx|rx_bit          ;
; 9.262 ; 9.446        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|count[0]                         ;
; 9.262 ; 9.446        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|count[1]                         ;
; 9.262 ; 9.446        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|count[2]                         ;
; 9.262 ; 9.446        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|count[3]                         ;
; 9.262 ; 9.446        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|keys[10][0]                      ;
; 9.262 ; 9.446        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|keys[10][1]                      ;
; 9.262 ; 9.446        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|keys[10][2]                      ;
; 9.262 ; 9.446        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|keys[9][0]                       ;
; 9.262 ; 9.446        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|keys[9][1]                       ;
; 9.262 ; 9.446        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|keys[9][2]                       ;
; 9.262 ; 9.446        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|keys[9][3]                       ;
; 9.262 ; 9.446        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|keys[9][4]                       ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|b0[0]                            ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|b0[1]                            ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|b0[2]                            ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|keys[10][3]                      ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|keys[10][4]                      ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|keys[11][0]                      ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|keys[11][1]                      ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_avail        ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_bit_count[0] ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_bit_count[1] ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_bit_count[2] ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_bit_count[3] ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_buffer[0]    ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_buffer[3]    ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_buffer[7]    ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_count[7]     ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_count[8]     ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|x0[0]                            ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|x0[1]                            ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|x0[2]                            ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|x0[3]                            ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|x0[4]                            ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|x0[5]                            ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|x0[6]                            ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|x0[7]                            ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|x1[0]                            ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|x1[1]                            ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|x1[2]                            ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|x1[3]                            ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|x1[4]                            ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|x1[5]                            ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|x1[6]                            ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|x1[7]                            ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|y1[0]                            ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|y1[1]                            ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|y1[2]                            ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|y1[3]                            ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|y1[4]                            ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|y1[5]                            ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|y1[6]                            ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|y1[7]                            ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|z0[0]                            ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|z0[1]                            ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|z0[2]                            ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|z0[3]                            ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|z1[0]                            ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|z1[1]                            ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|z1[2]                            ;
; 9.263 ; 9.447        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|z1[3]                            ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|b1[0]                            ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|b1[1]                            ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|b1[2]                            ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|device_id[0]                     ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|device_id[1]                     ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|device_id[2]                     ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|device_id[3]                     ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|device_id[4]                     ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|device_id[5]                     ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|device_id[6]                     ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|device_id[7]                     ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_buffer[1]    ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_buffer[2]    ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_buffer[4]    ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_buffer[5]    ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_buffer[6]    ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_count[0]     ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_count[1]     ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_count[2]     ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_count[3]     ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_count[4]     ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_count[5]     ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_count[6]     ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_shift_reg[0] ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_shift_reg[1] ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_shift_reg[2] ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_shift_reg[3] ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_shift_reg[4] ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_shift_reg[5] ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_shift_reg[6] ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|receiver:inst_rx|rx_shift_reg[7] ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|y0[0]                            ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|y0[1]                            ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|y0[2]                            ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|y0[3]                            ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|y0[4]                            ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|y0[5]                            ;
; 9.264 ; 9.448        ; 0.184          ; Low Pulse Width  ; CLK_50MHZ ; Rise       ; deserializer:U14|y0[6]                            ;
+-------+--------------+----------------+------------------+-----------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'U18|altpll_component|auto_generated|pll1|clk[0]'                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+----------------------------------+
; 12.228 ; 12.444       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_af1[0]    ;
; 12.228 ; 12.444       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_af1[1]    ;
; 12.228 ; 12.444       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_af1[2]    ;
; 12.228 ; 12.444       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_af1[3]    ;
; 12.228 ; 12.444       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_af1[4]    ;
; 12.228 ; 12.444       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_af1[5]    ;
; 12.228 ; 12.444       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_af1[6]    ;
; 12.228 ; 12.444       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_af1[7]    ;
; 12.228 ; 12.444       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc1[10]   ;
; 12.228 ; 12.444       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc1[11]   ;
; 12.228 ; 12.444       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc1[13]   ;
; 12.228 ; 12.444       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc1[14]   ;
; 12.228 ; 12.444       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc1[15]   ;
; 12.228 ; 12.444       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc1[8]    ;
; 12.228 ; 12.444       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc1[9]    ;
; 12.228 ; 12.444       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_de1[12]   ;
; 12.228 ; 12.444       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_hl1[1]    ;
; 12.229 ; 12.445       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_af1[10]   ;
; 12.229 ; 12.445       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_af1[11]   ;
; 12.229 ; 12.445       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_af1[12]   ;
; 12.229 ; 12.445       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_af1[13]   ;
; 12.229 ; 12.445       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_af1[14]   ;
; 12.229 ; 12.445       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_af1[15]   ;
; 12.229 ; 12.445       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_af1[8]    ;
; 12.229 ; 12.445       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_af1[9]    ;
; 12.229 ; 12.445       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc1[12]   ;
; 12.229 ; 12.445       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_de1[0]    ;
; 12.229 ; 12.445       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_de1[2]    ;
; 12.229 ; 12.445       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_de1[3]    ;
; 12.229 ; 12.445       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_de1[4]    ;
; 12.229 ; 12.445       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_de1[5]    ;
; 12.229 ; 12.445       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_de1[7]    ;
; 12.229 ; 12.445       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_hl1[12]   ;
; 12.229 ; 12.445       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_hl1[8]    ;
; 12.229 ; 12.445       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_i[1]      ;
; 12.229 ; 12.445       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_i[2]      ;
; 12.229 ; 12.445       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_i[3]      ;
; 12.229 ; 12.445       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_iy[0]     ;
; 12.229 ; 12.445       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_iy[1]     ;
; 12.229 ; 12.445       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_iy[2]     ;
; 12.229 ; 12.445       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_iy[3]     ;
; 12.229 ; 12.445       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_iy[5]     ;
; 12.229 ; 12.445       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_iy[6]     ;
; 12.229 ; 12.445       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_iy[7]     ;
; 12.229 ; 12.445       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_tmpSP[13] ;
; 12.229 ; 12.445       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_tmpSP[6]  ;
; 12.229 ; 12.445       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_xx[10]    ;
; 12.229 ; 12.445       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_xx[11]    ;
; 12.229 ; 12.445       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_xx[14]    ;
; 12.229 ; 12.445       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_xx[15]    ;
; 12.229 ; 12.445       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_xx[8]     ;
; 12.229 ; 12.445       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_xx[9]     ;
; 12.229 ; 12.445       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_zero[1]   ;
; 12.229 ; 12.445       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_zero[3]   ;
; 12.229 ; 12.445       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_zero[5]   ;
; 12.229 ; 12.445       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_zero[6]   ;
; 12.230 ; 12.446       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|cpu_status[1] ;
; 12.230 ; 12.446       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|cpu_status[5] ;
; 12.230 ; 12.446       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|flg[10]       ;
; 12.230 ; 12.446       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|flg[12]       ;
; 12.230 ; 12.446       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|flg[15]       ;
; 12.230 ; 12.446       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|pc[0]         ;
; 12.230 ; 12.446       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|pc[10]        ;
; 12.230 ; 12.446       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|pc[11]        ;
; 12.230 ; 12.446       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|pc[12]        ;
; 12.230 ; 12.446       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|pc[2]         ;
; 12.230 ; 12.446       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|pc[8]         ;
; 12.230 ; 12.446       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc1[0]    ;
; 12.230 ; 12.446       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc1[1]    ;
; 12.230 ; 12.446       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc1[2]    ;
; 12.230 ; 12.446       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc1[3]    ;
; 12.230 ; 12.446       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc1[4]    ;
; 12.230 ; 12.446       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc1[5]    ;
; 12.230 ; 12.446       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc1[6]    ;
; 12.230 ; 12.446       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc1[7]    ;
; 12.230 ; 12.446       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_hl1[3]    ;
; 12.230 ; 12.446       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_hl1[5]    ;
; 12.230 ; 12.446       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_hl1[6]    ;
; 12.230 ; 12.446       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_i[4]      ;
; 12.230 ; 12.446       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_ix[10]    ;
; 12.230 ; 12.446       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_iy[11]    ;
; 12.230 ; 12.446       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_iy[13]    ;
; 12.230 ; 12.446       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_iy[14]    ;
; 12.230 ; 12.446       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_iy[15]    ;
; 12.230 ; 12.446       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_iy[4]     ;
; 12.230 ; 12.446       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_iy[8]     ;
; 12.230 ; 12.446       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_iy[9]     ;
; 12.230 ; 12.446       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_tmpSP[10] ;
; 12.230 ; 12.446       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_tmpSP[11] ;
; 12.230 ; 12.446       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_tmpSP[12] ;
; 12.230 ; 12.446       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_tmpSP[14] ;
; 12.230 ; 12.446       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_tmpSP[15] ;
; 12.230 ; 12.446       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_tmpSP[8]  ;
; 12.230 ; 12.446       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_tmpSP[9]  ;
; 12.230 ; 12.446       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_zero[8]   ;
; 12.231 ; 12.447       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|cpu_status[6] ;
; 12.231 ; 12.447       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|cpu_status[7] ;
; 12.231 ; 12.447       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_zero[4]   ;
; 12.232 ; 12.448       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc[8]     ;
; 12.232 ; 12.448       ; 0.216          ; High Pulse Width ; U18|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; osd:U17|nz80cpu:u0|reg_bc[9]     ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'U1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                            ;
+--------+--------------+----------------+-----------------+------------------------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                                          ; Clock Edge ; Target                                                                                                                       ;
+--------+--------------+----------------+-----------------+------------------------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------+
; 19.574 ; 19.804       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:U17|font:u2|altsyncram:altsyncram_component|altsyncram_j6b1:auto_generated|ram_block1a0~porta_address_reg0               ;
; 19.575 ; 19.805       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a0~porta_address_reg0 ;
; 19.575 ; 19.805       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:U17|font_addr[3]                                                                                                         ;
; 19.575 ; 19.805       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:U17|font_addr[4]                                                                                                         ;
; 19.575 ; 19.805       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:U17|font_buff[0]                                                                                                         ;
; 19.575 ; 19.805       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:U17|font_buff[1]                                                                                                         ;
; 19.575 ; 19.805       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:U17|font_buff[2]                                                                                                         ;
; 19.575 ; 19.805       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:U17|font_buff[3]                                                                                                         ;
; 19.575 ; 19.805       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a0~portb_address_reg0                ;
; 19.575 ; 19.805       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a11~portb_address_reg0                      ;
; 19.575 ; 19.805       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a3~portb_address_reg0                       ;
; 19.575 ; 19.805       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a3~PORTBDATAOUT0                      ;
; 19.575 ; 19.805       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a3~portb_address_reg0                 ;
; 19.575 ; 19.805       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a7~PORTBDATAOUT0                      ;
; 19.575 ; 19.805       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a7~portb_address_reg0                 ;
; 19.576 ; 19.806       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a0                    ;
; 19.576 ; 19.806       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a0~portb_address_reg0 ;
; 19.576 ; 19.806       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a1                    ;
; 19.576 ; 19.806       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a10                   ;
; 19.576 ; 19.806       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a11                   ;
; 19.576 ; 19.806       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a12                   ;
; 19.576 ; 19.806       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a13                   ;
; 19.576 ; 19.806       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a14                   ;
; 19.576 ; 19.806       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a15                   ;
; 19.576 ; 19.806       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a16                   ;
; 19.576 ; 19.806       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a17                   ;
; 19.576 ; 19.806       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a18                   ;
; 19.576 ; 19.806       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a19                   ;
; 19.576 ; 19.806       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a2                    ;
; 19.576 ; 19.806       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a20                   ;
; 19.576 ; 19.806       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a21                   ;
; 19.576 ; 19.806       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a3                    ;
; 19.576 ; 19.806       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a4                    ;
; 19.576 ; 19.806       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a5                    ;
; 19.576 ; 19.806       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a6                    ;
; 19.576 ; 19.806       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a7                    ;
; 19.576 ; 19.806       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a8                    ;
; 19.576 ; 19.806       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a9                    ;
; 19.576 ; 19.806       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a0~portb_address_reg0                       ;
; 19.576 ; 19.806       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a10~portb_address_reg0                      ;
; 19.576 ; 19.806       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a12~portb_address_reg0                      ;
; 19.576 ; 19.806       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a14~portb_address_reg0                      ;
; 19.576 ; 19.806       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a2~portb_address_reg0                       ;
; 19.576 ; 19.806       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a4~portb_address_reg0                       ;
; 19.576 ; 19.806       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a6~portb_address_reg0                       ;
; 19.576 ; 19.806       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a8~portb_address_reg0                       ;
; 19.576 ; 19.806       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a0~PORTBDATAOUT0                      ;
; 19.576 ; 19.806       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a0~portb_address_reg0                 ;
; 19.576 ; 19.806       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a11~PORTBDATAOUT0                     ;
; 19.576 ; 19.806       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a11~portb_address_reg0                ;
; 19.576 ; 19.806       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a17~PORTBDATAOUT0                     ;
; 19.576 ; 19.806       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a17~portb_address_reg0                ;
; 19.576 ; 19.806       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a18~PORTBDATAOUT0                     ;
; 19.576 ; 19.806       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a18~portb_address_reg0                ;
; 19.576 ; 19.806       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a21~PORTBDATAOUT0                     ;
; 19.576 ; 19.806       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a21~portb_address_reg0                ;
; 19.576 ; 19.806       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a8~PORTBDATAOUT0                      ;
; 19.576 ; 19.806       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a8~portb_address_reg0                 ;
; 19.576 ; 19.806       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a9~PORTBDATAOUT0                      ;
; 19.576 ; 19.806       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a9~portb_address_reg0                 ;
; 19.577 ; 19.807       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hdmi:U2|altshift_taps:q_pipe_rtl_0|shift_taps_o7m:auto_generated|altsyncram_ce81:altsyncram2|ram_block3a0~porta_datain_reg0  ;
; 19.577 ; 19.807       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:U17|font_addr[10]                                                                                                        ;
; 19.577 ; 19.807       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:U17|font_addr[5]                                                                                                         ;
; 19.577 ; 19.807       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:U17|font_addr[6]                                                                                                         ;
; 19.577 ; 19.807       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:U17|font_addr[7]                                                                                                         ;
; 19.577 ; 19.807       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:U17|font_addr[8]                                                                                                         ;
; 19.577 ; 19.807       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:U17|font_addr[9]                                                                                                         ;
; 19.577 ; 19.807       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a0~portb_datain_reg0                 ;
; 19.577 ; 19.807       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a2~portb_address_reg0                ;
; 19.577 ; 19.807       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a4~portb_address_reg0                ;
; 19.577 ; 19.807       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; osd:U17|ram:u1|altsyncram:altsyncram_component|altsyncram_d6h2:auto_generated|ram_block1a6~portb_address_reg0                ;
; 19.577 ; 19.807       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a11~portb_datain_reg0                       ;
; 19.577 ; 19.807       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a13~portb_address_reg0                      ;
; 19.577 ; 19.807       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a15~portb_address_reg0                      ;
; 19.577 ; 19.807       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a1~portb_address_reg0                       ;
; 19.577 ; 19.807       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a3~portb_datain_reg0                        ;
; 19.577 ; 19.807       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a5~portb_address_reg0                       ;
; 19.577 ; 19.807       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a7~portb_address_reg0                       ;
; 19.577 ; 19.807       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram:U5|altsyncram:altsyncram_component|altsyncram_3ld2:auto_generated|ram_block1a9~portb_address_reg0                       ;
; 19.577 ; 19.807       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a10~PORTBDATAOUT0                     ;
; 19.577 ; 19.807       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a10~portb_address_reg0                ;
; 19.577 ; 19.807       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a12~PORTBDATAOUT0                     ;
; 19.577 ; 19.807       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a12~portb_address_reg0                ;
; 19.577 ; 19.807       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a13~PORTBDATAOUT0                     ;
; 19.577 ; 19.807       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a13~portb_address_reg0                ;
; 19.577 ; 19.807       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a14~PORTBDATAOUT0                     ;
; 19.577 ; 19.807       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a14~portb_address_reg0                ;
; 19.577 ; 19.807       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a15~PORTBDATAOUT0                     ;
; 19.577 ; 19.807       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a15~portb_address_reg0                ;
; 19.577 ; 19.807       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a16~PORTBDATAOUT0                     ;
; 19.577 ; 19.807       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a16~portb_address_reg0                ;
; 19.577 ; 19.807       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a19~PORTBDATAOUT0                     ;
; 19.577 ; 19.807       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a19~portb_address_reg0                ;
; 19.577 ; 19.807       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a1~PORTBDATAOUT0                      ;
; 19.577 ; 19.807       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a1~portb_address_reg0                 ;
; 19.577 ; 19.807       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a20~PORTBDATAOUT0                     ;
; 19.577 ; 19.807       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a20~portb_address_reg0                ;
; 19.577 ; 19.807       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a2~PORTBDATAOUT0                      ;
; 19.577 ; 19.807       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a2~portb_address_reg0                 ;
; 19.577 ; 19.807       ; 0.230          ; Low Pulse Width ; U1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vram_escr:U20|altsyncram:altsyncram_component|altsyncram_08c2:auto_generated|ram_block1a3~portb_datain_reg0                  ;
+--------+--------------+----------------+-----------------+------------------------------------------------+------------+------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+
; USB_IO3     ; CLK_50MHZ  ; 1.734  ; 2.445  ; Rise       ; CLK_50MHZ                                       ;
; USB_TXD     ; CLK_50MHZ  ; -0.617 ; -0.142 ; Fall       ; CLK_50MHZ                                       ;
; BUF_NRESET  ; CLK_50MHZ  ; 0.234  ; 0.781  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_A[*]    ; CLK_50MHZ  ; 2.412  ; 3.318  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[0]   ; CLK_50MHZ  ; 2.412  ; 3.318  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[1]   ; CLK_50MHZ  ; 2.186  ; 3.003  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[2]   ; CLK_50MHZ  ; 2.158  ; 2.996  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[3]   ; CLK_50MHZ  ; 2.073  ; 2.882  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[4]   ; CLK_50MHZ  ; 1.744  ; 2.538  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[5]   ; CLK_50MHZ  ; 1.805  ; 2.562  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[6]   ; CLK_50MHZ  ; 2.040  ; 2.834  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[7]   ; CLK_50MHZ  ; 2.155  ; 3.034  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[8]   ; CLK_50MHZ  ; 2.176  ; 3.021  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[9]   ; CLK_50MHZ  ; 2.185  ; 3.023  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[10]  ; CLK_50MHZ  ; 1.870  ; 2.620  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[11]  ; CLK_50MHZ  ; 1.816  ; 2.584  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[12]  ; CLK_50MHZ  ; 1.820  ; 2.634  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[13]  ; CLK_50MHZ  ; 1.855  ; 2.642  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[14]  ; CLK_50MHZ  ; 2.044  ; 2.857  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[15]  ; CLK_50MHZ  ; 1.636  ; 2.372  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_D[*]    ; CLK_50MHZ  ; 2.478  ; 3.352  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[0]   ; CLK_50MHZ  ; 2.162  ; 2.981  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[1]   ; CLK_50MHZ  ; 2.478  ; 3.352  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[2]   ; CLK_50MHZ  ; 1.934  ; 2.701  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[3]   ; CLK_50MHZ  ; 2.083  ; 2.881  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[4]   ; CLK_50MHZ  ; 2.036  ; 2.845  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[5]   ; CLK_50MHZ  ; 2.197  ; 3.029  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[6]   ; CLK_50MHZ  ; 2.058  ; 2.839  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[7]   ; CLK_50MHZ  ; 1.988  ; 2.811  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NIORQ   ; CLK_50MHZ  ; 2.084  ; 2.892  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NM1     ; CLK_50MHZ  ; 1.951  ; 2.821  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NMREQ   ; CLK_50MHZ  ; 1.789  ; 2.538  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NRD     ; CLK_50MHZ  ; 1.655  ; 2.394  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NRFSH   ; CLK_50MHZ  ; 1.985  ; 2.822  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NWR     ; CLK_50MHZ  ; 2.084  ; 2.885  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; DRAM_DQ[*]  ; CLK_50MHZ  ; 2.975  ; 3.903  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[0] ; CLK_50MHZ  ; 2.802  ; 3.652  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[1] ; CLK_50MHZ  ; 2.975  ; 3.903  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[2] ; CLK_50MHZ  ; 2.471  ; 3.309  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[3] ; CLK_50MHZ  ; 2.527  ; 3.372  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[4] ; CLK_50MHZ  ; 2.614  ; 3.461  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[5] ; CLK_50MHZ  ; 2.616  ; 3.478  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[6] ; CLK_50MHZ  ; 2.271  ; 3.043  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[7] ; CLK_50MHZ  ; 2.617  ; 3.444  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+
; USB_IO3     ; CLK_50MHZ  ; -0.683 ; -1.193 ; Rise       ; CLK_50MHZ                                       ;
; USB_TXD     ; CLK_50MHZ  ; 0.783  ; 0.298  ; Fall       ; CLK_50MHZ                                       ;
; BUF_NRESET  ; CLK_50MHZ  ; 0.021  ; -0.519 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_A[*]    ; CLK_50MHZ  ; -1.323 ; -2.045 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[0]   ; CLK_50MHZ  ; -2.058 ; -2.949 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[1]   ; CLK_50MHZ  ; -1.857 ; -2.662 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[2]   ; CLK_50MHZ  ; -1.830 ; -2.656 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[3]   ; CLK_50MHZ  ; -1.746 ; -2.545 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[4]   ; CLK_50MHZ  ; -1.416 ; -2.200 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[5]   ; CLK_50MHZ  ; -1.491 ; -2.239 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[6]   ; CLK_50MHZ  ; -1.715 ; -2.499 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[7]   ; CLK_50MHZ  ; -1.821 ; -2.680 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[8]   ; CLK_50MHZ  ; -1.847 ; -2.680 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[9]   ; CLK_50MHZ  ; -1.855 ; -2.682 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[10]  ; CLK_50MHZ  ; -1.551 ; -2.294 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[11]  ; CLK_50MHZ  ; -1.496 ; -2.248 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[12]  ; CLK_50MHZ  ; -1.484 ; -2.281 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[13]  ; CLK_50MHZ  ; -1.534 ; -2.305 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[14]  ; CLK_50MHZ  ; -1.720 ; -2.522 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[15]  ; CLK_50MHZ  ; -1.323 ; -2.045 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_D[*]    ; CLK_50MHZ  ; -1.611 ; -2.371 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[0]   ; CLK_50MHZ  ; -1.827 ; -2.630 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[1]   ; CLK_50MHZ  ; -2.130 ; -2.986 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[2]   ; CLK_50MHZ  ; -1.611 ; -2.371 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[3]   ; CLK_50MHZ  ; -1.755 ; -2.545 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[4]   ; CLK_50MHZ  ; -1.706 ; -2.499 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[5]   ; CLK_50MHZ  ; -1.860 ; -2.676 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[6]   ; CLK_50MHZ  ; -1.730 ; -2.504 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[7]   ; CLK_50MHZ  ; -1.649 ; -2.461 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NIORQ   ; CLK_50MHZ  ; -1.759 ; -2.556 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NM1     ; CLK_50MHZ  ; -1.610 ; -2.460 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NMREQ   ; CLK_50MHZ  ; -1.468 ; -2.203 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NRD     ; CLK_50MHZ  ; -1.340 ; -2.065 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NRFSH   ; CLK_50MHZ  ; -1.648 ; -2.473 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NWR     ; CLK_50MHZ  ; -1.759 ; -2.550 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; DRAM_DQ[*]  ; CLK_50MHZ  ; -1.896 ; -2.660 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[0] ; CLK_50MHZ  ; -2.405 ; -3.245 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[1] ; CLK_50MHZ  ; -2.573 ; -3.486 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[2] ; CLK_50MHZ  ; -2.089 ; -2.916 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[3] ; CLK_50MHZ  ; -2.144 ; -2.976 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[4] ; CLK_50MHZ  ; -2.227 ; -3.062 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[5] ; CLK_50MHZ  ; -2.229 ; -3.078 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[6] ; CLK_50MHZ  ; -1.896 ; -2.660 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[7] ; CLK_50MHZ  ; -2.238 ; -3.049 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+
; BUF_DIR[*]  ; CLK_50MHZ  ; 10.913 ; 10.975 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUF_DIR[1] ; CLK_50MHZ  ; 10.913 ; 10.975 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_D[*]    ; CLK_50MHZ  ; 14.673 ; 14.861 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[0]   ; CLK_50MHZ  ; 13.742 ; 14.049 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[1]   ; CLK_50MHZ  ; 12.749 ; 12.968 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[2]   ; CLK_50MHZ  ; 14.673 ; 14.861 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[3]   ; CLK_50MHZ  ; 12.969 ; 13.228 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[4]   ; CLK_50MHZ  ; 12.734 ; 12.933 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[5]   ; CLK_50MHZ  ; 12.981 ; 13.262 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[6]   ; CLK_50MHZ  ; 13.683 ; 13.936 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[7]   ; CLK_50MHZ  ; 13.461 ; 13.699 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NIORQGE ; CLK_50MHZ  ; 9.708  ; 9.350  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NROMOE  ; CLK_50MHZ  ; 8.642  ; 9.116  ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_D[*]    ; CLK_50MHZ  ; 10.064 ; 10.371 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[0]   ; CLK_50MHZ  ; 10.064 ; 10.371 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[1]   ; CLK_50MHZ  ; 6.993  ; 7.574  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[2]   ; CLK_50MHZ  ; 7.750  ; 7.929  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[3]   ; CLK_50MHZ  ; 7.920  ; 8.651  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[4]   ; CLK_50MHZ  ; 8.333  ; 8.532  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[5]   ; CLK_50MHZ  ; 6.683  ; 7.209  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[6]   ; CLK_50MHZ  ; 8.171  ; 8.345  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[7]   ; CLK_50MHZ  ; 6.894  ; 7.493  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
; TMDS[*]     ; CLK_50MHZ  ; 1.643  ; 1.609  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[0]    ; CLK_50MHZ  ; 1.643  ; 1.609  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[1]    ; CLK_50MHZ  ; 1.643  ; 1.609  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[2]    ; CLK_50MHZ  ; 1.633  ; 1.599  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[3]    ; CLK_50MHZ  ; 1.633  ; 1.599  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[4]    ; CLK_50MHZ  ; 1.638  ; 1.604  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[5]    ; CLK_50MHZ  ; 1.638  ; 1.604  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[6]    ; CLK_50MHZ  ; 1.640  ; 1.606  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[7]    ; CLK_50MHZ  ; 1.640  ; 1.606  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
; TMDS[*]     ; CLK_50MHZ  ; 1.661  ; 1.627  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[0]    ; CLK_50MHZ  ; 1.661  ; 1.627  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[1]    ; CLK_50MHZ  ; 1.661  ; 1.627  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[2]    ; CLK_50MHZ  ; 1.650  ; 1.616  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[3]    ; CLK_50MHZ  ; 1.650  ; 1.616  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[4]    ; CLK_50MHZ  ; 1.655  ; 1.621  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[5]    ; CLK_50MHZ  ; 1.655  ; 1.621  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[6]    ; CLK_50MHZ  ; 1.658  ; 1.624  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[7]    ; CLK_50MHZ  ; 1.658  ; 1.624  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
; BUS_D[*]    ; CLK_50MHZ  ; 3.788  ; 4.002  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[0]   ; CLK_50MHZ  ; 3.788  ; 4.002  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[1]   ; CLK_50MHZ  ; 3.721  ; 3.906  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[2]   ; CLK_50MHZ  ; 3.539  ; 3.685  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[3]   ; CLK_50MHZ  ; 3.426  ; 3.580  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[4]   ; CLK_50MHZ  ; 3.090  ; 3.158  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[5]   ; CLK_50MHZ  ; 3.703  ; 3.860  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[6]   ; CLK_50MHZ  ; 3.345  ; 3.448  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[7]   ; CLK_50MHZ  ; 3.335  ; 3.513  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_CLK    ; CLK_50MHZ  ; 0.798  ;        ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_A[*]   ; CLK_50MHZ  ; 4.431  ; 4.294  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[0]  ; CLK_50MHZ  ; 2.922  ; 2.960  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[1]  ; CLK_50MHZ  ; 2.987  ; 3.049  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[2]  ; CLK_50MHZ  ; 2.726  ; 2.764  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[3]  ; CLK_50MHZ  ; 4.338  ; 4.207  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[4]  ; CLK_50MHZ  ; 3.070  ; 3.176  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[5]  ; CLK_50MHZ  ; 2.774  ; 2.845  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[6]  ; CLK_50MHZ  ; 4.431  ; 4.294  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[7]  ; CLK_50MHZ  ; 2.965  ; 3.016  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[8]  ; CLK_50MHZ  ; 2.894  ; 2.944  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[9]  ; CLK_50MHZ  ; 3.012  ; 3.099  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[10] ; CLK_50MHZ  ; 2.603  ; 2.634  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[11] ; CLK_50MHZ  ; 2.641  ; 2.706  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[12] ; CLK_50MHZ  ; 2.756  ; 2.819  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_BA[*]  ; CLK_50MHZ  ; 3.169  ; 3.253  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_BA[0] ; CLK_50MHZ  ; 3.169  ; 3.253  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_BA[1] ; CLK_50MHZ  ; 2.292  ; 2.341  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_CLK    ; CLK_50MHZ  ;        ; 0.745  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_DQ[*]  ; CLK_50MHZ  ; 4.418  ; 4.324  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[0] ; CLK_50MHZ  ; 4.418  ; 4.324  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[1] ; CLK_50MHZ  ; 4.402  ; 4.279  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[2] ; CLK_50MHZ  ; 2.746  ; 2.841  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[3] ; CLK_50MHZ  ; 2.776  ; 2.873  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[4] ; CLK_50MHZ  ; 4.211  ; 4.058  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[5] ; CLK_50MHZ  ; 2.538  ; 2.607  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[6] ; CLK_50MHZ  ; 2.601  ; 2.666  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[7] ; CLK_50MHZ  ; 3.919  ; 3.782  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_DQM    ; CLK_50MHZ  ; 2.616  ; 2.699  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_NCAS   ; CLK_50MHZ  ; 2.522  ; 2.564  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_NRAS   ; CLK_50MHZ  ; 2.467  ; 2.491  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_NWE    ; CLK_50MHZ  ; 2.283  ; 2.324  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; BUF_DIR[*]  ; a_i[0]     ; 9.166  ; 9.246  ; Rise       ; a_i[0]                                          ;
;  BUF_DIR[1] ; a_i[0]     ; 9.166  ; 9.246  ; Rise       ; a_i[0]                                          ;
; BUS_D[*]    ; a_i[0]     ; 12.917 ; 13.105 ; Rise       ; a_i[0]                                          ;
;  BUS_D[0]   ; a_i[0]     ; 11.845 ; 12.152 ; Rise       ; a_i[0]                                          ;
;  BUS_D[1]   ; a_i[0]     ; 10.987 ; 11.206 ; Rise       ; a_i[0]                                          ;
;  BUS_D[2]   ; a_i[0]     ; 12.917 ; 13.105 ; Rise       ; a_i[0]                                          ;
;  BUS_D[3]   ; a_i[0]     ; 11.069 ; 11.384 ; Rise       ; a_i[0]                                          ;
;  BUS_D[4]   ; a_i[0]     ; 10.885 ; 11.084 ; Rise       ; a_i[0]                                          ;
;  BUS_D[5]   ; a_i[0]     ; 11.227 ; 11.508 ; Rise       ; a_i[0]                                          ;
;  BUS_D[6]   ; a_i[0]     ; 11.957 ; 12.210 ; Rise       ; a_i[0]                                          ;
;  BUS_D[7]   ; a_i[0]     ; 11.662 ; 11.900 ; Rise       ; a_i[0]                                          ;
; BUS_NIORQGE ; a_i[0]     ; 7.062  ; 7.839  ; Rise       ; a_i[0]                                          ;
; BUS_NROMOE  ; a_i[0]     ; 7.131  ; 5.570  ; Rise       ; a_i[0]                                          ;
; BUF_DIR[*]  ; a_i[0]     ; 10.378 ; 10.440 ; Fall       ; a_i[0]                                          ;
;  BUF_DIR[1] ; a_i[0]     ; 10.378 ; 10.440 ; Fall       ; a_i[0]                                          ;
; BUS_D[*]    ; a_i[0]     ; 14.138 ; 14.326 ; Fall       ; a_i[0]                                          ;
;  BUS_D[0]   ; a_i[0]     ; 14.016 ; 14.323 ; Fall       ; a_i[0]                                          ;
;  BUS_D[1]   ; a_i[0]     ; 12.954 ; 13.263 ; Fall       ; a_i[0]                                          ;
;  BUS_D[2]   ; a_i[0]     ; 14.138 ; 14.326 ; Fall       ; a_i[0]                                          ;
;  BUS_D[3]   ; a_i[0]     ; 13.147 ; 13.555 ; Fall       ; a_i[0]                                          ;
;  BUS_D[4]   ; a_i[0]     ; 13.056 ; 13.255 ; Fall       ; a_i[0]                                          ;
;  BUS_D[5]   ; a_i[0]     ; 12.779 ; 13.072 ; Fall       ; a_i[0]                                          ;
;  BUS_D[6]   ; a_i[0]     ; 13.448 ; 13.622 ; Fall       ; a_i[0]                                          ;
;  BUS_D[7]   ; a_i[0]     ; 13.833 ; 14.071 ; Fall       ; a_i[0]                                          ;
; BUS_NIORQGE ; a_i[0]     ; 9.319  ; 9.256  ; Fall       ; a_i[0]                                          ;
; BUS_NROMOE  ; a_i[0]     ; 8.130  ; 8.348  ; Fall       ; a_i[0]                                          ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+-------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+-------------+------------+-------+-------+------------+-------------------------------------------------+
; BUF_DIR[*]  ; CLK_50MHZ  ; 4.003 ; 4.172 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUF_DIR[1] ; CLK_50MHZ  ; 4.003 ; 4.172 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_D[*]    ; CLK_50MHZ  ; 4.037 ; 4.203 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[0]   ; CLK_50MHZ  ; 4.657 ; 4.955 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[1]   ; CLK_50MHZ  ; 4.632 ; 4.888 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[2]   ; CLK_50MHZ  ; 4.454 ; 4.681 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[3]   ; CLK_50MHZ  ; 4.349 ; 4.575 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[4]   ; CLK_50MHZ  ; 4.096 ; 4.260 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[5]   ; CLK_50MHZ  ; 4.504 ; 4.730 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[6]   ; CLK_50MHZ  ; 4.495 ; 4.359 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[7]   ; CLK_50MHZ  ; 4.037 ; 4.203 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NIORQGE ; CLK_50MHZ  ; 4.286 ; 4.204 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NROMOE  ; CLK_50MHZ  ; 4.407 ; 4.260 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_D[*]    ; CLK_50MHZ  ; 5.030 ; 5.441 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[0]   ; CLK_50MHZ  ; 7.925 ; 8.193 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[1]   ; CLK_50MHZ  ; 5.697 ; 6.177 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[2]   ; CLK_50MHZ  ; 5.949 ; 6.102 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[3]   ; CLK_50MHZ  ; 6.214 ; 6.786 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[4]   ; CLK_50MHZ  ; 6.316 ; 6.470 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[5]   ; CLK_50MHZ  ; 5.387 ; 5.821 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[6]   ; CLK_50MHZ  ; 6.355 ; 6.563 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[7]   ; CLK_50MHZ  ; 5.030 ; 5.441 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
; TMDS[*]     ; CLK_50MHZ  ; 1.426 ; 1.392 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[0]    ; CLK_50MHZ  ; 1.436 ; 1.402 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[1]    ; CLK_50MHZ  ; 1.436 ; 1.402 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[2]    ; CLK_50MHZ  ; 1.426 ; 1.392 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[3]    ; CLK_50MHZ  ; 1.426 ; 1.392 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[4]    ; CLK_50MHZ  ; 1.430 ; 1.396 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[5]    ; CLK_50MHZ  ; 1.430 ; 1.396 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[6]    ; CLK_50MHZ  ; 1.433 ; 1.399 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[7]    ; CLK_50MHZ  ; 1.433 ; 1.399 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
; TMDS[*]     ; CLK_50MHZ  ; 1.443 ; 1.408 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[0]    ; CLK_50MHZ  ; 1.453 ; 1.418 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[1]    ; CLK_50MHZ  ; 1.453 ; 1.418 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[2]    ; CLK_50MHZ  ; 1.443 ; 1.408 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[3]    ; CLK_50MHZ  ; 1.443 ; 1.408 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[4]    ; CLK_50MHZ  ; 1.447 ; 1.412 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[5]    ; CLK_50MHZ  ; 1.447 ; 1.412 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[6]    ; CLK_50MHZ  ; 1.450 ; 1.415 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[7]    ; CLK_50MHZ  ; 1.450 ; 1.415 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
; BUS_D[*]    ; CLK_50MHZ  ; 2.777 ; 2.837 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[0]   ; CLK_50MHZ  ; 3.443 ; 3.645 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[1]   ; CLK_50MHZ  ; 3.351 ; 3.508 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[2]   ; CLK_50MHZ  ; 3.203 ; 3.340 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[3]   ; CLK_50MHZ  ; 3.068 ; 3.196 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[4]   ; CLK_50MHZ  ; 2.777 ; 2.837 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[5]   ; CLK_50MHZ  ; 3.337 ; 3.463 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[6]   ; CLK_50MHZ  ; 3.022 ; 3.116 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[7]   ; CLK_50MHZ  ; 3.019 ; 3.187 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_CLK    ; CLK_50MHZ  ; 0.591 ;       ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_A[*]   ; CLK_50MHZ  ; 2.320 ; 2.347 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[0]  ; CLK_50MHZ  ; 2.626 ; 2.660 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[1]  ; CLK_50MHZ  ; 2.688 ; 2.745 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[2]  ; CLK_50MHZ  ; 2.438 ; 2.471 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[3]  ; CLK_50MHZ  ; 4.043 ; 3.907 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[4]  ; CLK_50MHZ  ; 2.764 ; 2.864 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[5]  ; CLK_50MHZ  ; 2.480 ; 2.546 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[6]  ; CLK_50MHZ  ; 4.132 ; 3.990 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[7]  ; CLK_50MHZ  ; 2.667 ; 2.713 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[8]  ; CLK_50MHZ  ; 2.598 ; 2.644 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[9]  ; CLK_50MHZ  ; 2.709 ; 2.789 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[10] ; CLK_50MHZ  ; 2.320 ; 2.347 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[11] ; CLK_50MHZ  ; 2.353 ; 2.413 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[12] ; CLK_50MHZ  ; 2.462 ; 2.521 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_BA[*]  ; CLK_50MHZ  ; 2.018 ; 2.063 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_BA[0] ; CLK_50MHZ  ; 2.862 ; 2.941 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_BA[1] ; CLK_50MHZ  ; 2.018 ; 2.063 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_CLK    ; CLK_50MHZ  ;       ; 0.537 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_DQ[*]  ; CLK_50MHZ  ; 2.254 ; 2.318 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[0] ; CLK_50MHZ  ; 4.121 ; 4.020 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[1] ; CLK_50MHZ  ; 4.104 ; 3.974 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[2] ; CLK_50MHZ  ; 2.454 ; 2.543 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[3] ; CLK_50MHZ  ; 2.483 ; 2.573 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[4] ; CLK_50MHZ  ; 3.921 ; 3.762 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[5] ; CLK_50MHZ  ; 2.254 ; 2.318 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[6] ; CLK_50MHZ  ; 2.318 ; 2.379 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[7] ; CLK_50MHZ  ; 3.641 ; 3.499 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_DQM    ; CLK_50MHZ  ; 2.329 ; 2.406 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_NCAS   ; CLK_50MHZ  ; 2.241 ; 2.279 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_NRAS   ; CLK_50MHZ  ; 2.189 ; 2.209 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_NWE    ; CLK_50MHZ  ; 2.009 ; 2.047 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; BUF_DIR[*]  ; a_i[0]     ; 5.160 ; 4.885 ; Rise       ; a_i[0]                                          ;
;  BUF_DIR[1] ; a_i[0]     ; 5.160 ; 4.885 ; Rise       ; a_i[0]                                          ;
; BUS_D[*]    ; a_i[0]     ; 5.166 ; 4.738 ; Rise       ; a_i[0]                                          ;
;  BUS_D[0]   ; a_i[0]     ; 5.829 ; 5.668 ; Rise       ; a_i[0]                                          ;
;  BUS_D[1]   ; a_i[0]     ; 5.739 ; 5.601 ; Rise       ; a_i[0]                                          ;
;  BUS_D[2]   ; a_i[0]     ; 5.592 ; 5.394 ; Rise       ; a_i[0]                                          ;
;  BUS_D[3]   ; a_i[0]     ; 5.457 ; 5.288 ; Rise       ; a_i[0]                                          ;
;  BUS_D[4]   ; a_i[0]     ; 5.166 ; 4.973 ; Rise       ; a_i[0]                                          ;
;  BUS_D[5]   ; a_i[0]     ; 5.723 ; 5.443 ; Rise       ; a_i[0]                                          ;
;  BUS_D[6]   ; a_i[0]     ; 5.208 ; 4.738 ; Rise       ; a_i[0]                                          ;
;  BUS_D[7]   ; a_i[0]     ; 5.393 ; 4.916 ; Rise       ; a_i[0]                                          ;
; BUS_NIORQGE ; a_i[0]     ; 4.999 ; 5.557 ; Rise       ; a_i[0]                                          ;
; BUS_NROMOE  ; a_i[0]     ; 5.096 ; 5.328 ; Rise       ; a_i[0]                                          ;
; BUF_DIR[*]  ; a_i[0]     ; 5.029 ; 5.330 ; Fall       ; a_i[0]                                          ;
;  BUF_DIR[1] ; a_i[0]     ; 5.029 ; 5.330 ; Fall       ; a_i[0]                                          ;
; BUS_D[*]    ; a_i[0]     ; 4.828 ; 5.385 ; Fall       ; a_i[0]                                          ;
;  BUS_D[0]   ; a_i[0]     ; 5.683 ; 6.038 ; Fall       ; a_i[0]                                          ;
;  BUS_D[1]   ; a_i[0]     ; 5.658 ; 6.073 ; Fall       ; a_i[0]                                          ;
;  BUS_D[2]   ; a_i[0]     ; 5.480 ; 5.906 ; Fall       ; a_i[0]                                          ;
;  BUS_D[3]   ; a_i[0]     ; 5.375 ; 5.760 ; Fall       ; a_i[0]                                          ;
;  BUS_D[4]   ; a_i[0]     ; 5.122 ; 5.402 ; Fall       ; a_i[0]                                          ;
;  BUS_D[5]   ; a_i[0]     ; 5.530 ; 6.025 ; Fall       ; a_i[0]                                          ;
;  BUS_D[6]   ; a_i[0]     ; 4.828 ; 5.385 ; Fall       ; a_i[0]                                          ;
;  BUS_D[7]   ; a_i[0]     ; 5.063 ; 5.664 ; Fall       ; a_i[0]                                          ;
; BUS_NIORQGE ; a_i[0]     ; 5.618 ; 5.230 ; Fall       ; a_i[0]                                          ;
; BUS_NROMOE  ; a_i[0]     ; 5.585 ; 5.197 ; Fall       ; a_i[0]                                          ;
+-------------+------------+-------+-------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                       ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+
; BUS_D[*]    ; CLK_50MHZ  ; 11.491 ; 11.426 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[0]   ; CLK_50MHZ  ; 11.491 ; 11.426 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[1]   ; CLK_50MHZ  ; 11.491 ; 11.426 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[2]   ; CLK_50MHZ  ; 11.491 ; 11.426 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[3]   ; CLK_50MHZ  ; 11.789 ; 11.724 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[4]   ; CLK_50MHZ  ; 11.691 ; 11.598 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[5]   ; CLK_50MHZ  ; 11.616 ; 11.523 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[6]   ; CLK_50MHZ  ; 11.616 ; 11.523 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[7]   ; CLK_50MHZ  ; 11.634 ; 11.560 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; DRAM_DQ[*]  ; CLK_50MHZ  ; 2.501  ; 2.408  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[0] ; CLK_50MHZ  ; 4.223  ; 3.923  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[1] ; CLK_50MHZ  ; 4.335  ; 4.019  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[2] ; CLK_50MHZ  ; 2.535  ; 2.461  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[3] ; CLK_50MHZ  ; 3.154  ; 3.080  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[4] ; CLK_50MHZ  ; 4.137  ; 3.821  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[5] ; CLK_50MHZ  ; 2.961  ; 2.887  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[6] ; CLK_50MHZ  ; 2.501  ; 2.408  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[7] ; CLK_50MHZ  ; 4.183  ; 3.883  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; BUS_D[*]    ; a_i[0]     ; 9.762  ; 9.697  ; Rise       ; a_i[0]                                          ;
;  BUS_D[0]   ; a_i[0]     ; 9.762  ; 9.697  ; Rise       ; a_i[0]                                          ;
;  BUS_D[1]   ; a_i[0]     ; 9.762  ; 9.697  ; Rise       ; a_i[0]                                          ;
;  BUS_D[2]   ; a_i[0]     ; 9.762  ; 9.697  ; Rise       ; a_i[0]                                          ;
;  BUS_D[3]   ; a_i[0]     ; 10.060 ; 9.995  ; Rise       ; a_i[0]                                          ;
;  BUS_D[4]   ; a_i[0]     ; 9.962  ; 9.869  ; Rise       ; a_i[0]                                          ;
;  BUS_D[5]   ; a_i[0]     ; 9.887  ; 9.794  ; Rise       ; a_i[0]                                          ;
;  BUS_D[6]   ; a_i[0]     ; 9.887  ; 9.794  ; Rise       ; a_i[0]                                          ;
;  BUS_D[7]   ; a_i[0]     ; 9.905  ; 9.831  ; Rise       ; a_i[0]                                          ;
; BUS_D[*]    ; a_i[0]     ; 10.956 ; 10.891 ; Fall       ; a_i[0]                                          ;
;  BUS_D[0]   ; a_i[0]     ; 10.956 ; 10.891 ; Fall       ; a_i[0]                                          ;
;  BUS_D[1]   ; a_i[0]     ; 10.956 ; 10.891 ; Fall       ; a_i[0]                                          ;
;  BUS_D[2]   ; a_i[0]     ; 10.956 ; 10.891 ; Fall       ; a_i[0]                                          ;
;  BUS_D[3]   ; a_i[0]     ; 11.254 ; 11.189 ; Fall       ; a_i[0]                                          ;
;  BUS_D[4]   ; a_i[0]     ; 11.156 ; 11.063 ; Fall       ; a_i[0]                                          ;
;  BUS_D[5]   ; a_i[0]     ; 11.081 ; 10.988 ; Fall       ; a_i[0]                                          ;
;  BUS_D[6]   ; a_i[0]     ; 11.081 ; 10.988 ; Fall       ; a_i[0]                                          ;
;  BUS_D[7]   ; a_i[0]     ; 11.099 ; 11.025 ; Fall       ; a_i[0]                                          ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                             ;
+-------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+-------------+------------+-------+-------+------------+-------------------------------------------------+
; BUS_D[*]    ; CLK_50MHZ  ; 4.384 ; 4.319 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[0]   ; CLK_50MHZ  ; 4.384 ; 4.319 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[1]   ; CLK_50MHZ  ; 4.384 ; 4.319 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[2]   ; CLK_50MHZ  ; 4.384 ; 4.319 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[3]   ; CLK_50MHZ  ; 4.670 ; 4.605 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[4]   ; CLK_50MHZ  ; 4.579 ; 4.486 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[5]   ; CLK_50MHZ  ; 4.507 ; 4.414 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[6]   ; CLK_50MHZ  ; 4.507 ; 4.414 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[7]   ; CLK_50MHZ  ; 4.514 ; 4.440 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; DRAM_DQ[*]  ; CLK_50MHZ  ; 2.227 ; 2.134 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[0] ; CLK_50MHZ  ; 3.938 ; 3.638 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[1] ; CLK_50MHZ  ; 4.039 ; 3.723 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[2] ; CLK_50MHZ  ; 2.250 ; 2.176 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[3] ; CLK_50MHZ  ; 2.844 ; 2.770 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[4] ; CLK_50MHZ  ; 3.849 ; 3.533 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[5] ; CLK_50MHZ  ; 2.659 ; 2.585 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[6] ; CLK_50MHZ  ; 2.227 ; 2.134 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[7] ; CLK_50MHZ  ; 3.900 ; 3.600 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; BUS_D[*]    ; a_i[0]     ; 5.424 ; 5.359 ; Rise       ; a_i[0]                                          ;
;  BUS_D[0]   ; a_i[0]     ; 5.424 ; 5.359 ; Rise       ; a_i[0]                                          ;
;  BUS_D[1]   ; a_i[0]     ; 5.424 ; 5.359 ; Rise       ; a_i[0]                                          ;
;  BUS_D[2]   ; a_i[0]     ; 5.424 ; 5.359 ; Rise       ; a_i[0]                                          ;
;  BUS_D[3]   ; a_i[0]     ; 5.710 ; 5.645 ; Rise       ; a_i[0]                                          ;
;  BUS_D[4]   ; a_i[0]     ; 5.619 ; 5.526 ; Rise       ; a_i[0]                                          ;
;  BUS_D[5]   ; a_i[0]     ; 5.547 ; 5.454 ; Rise       ; a_i[0]                                          ;
;  BUS_D[6]   ; a_i[0]     ; 5.547 ; 5.454 ; Rise       ; a_i[0]                                          ;
;  BUS_D[7]   ; a_i[0]     ; 5.554 ; 5.480 ; Rise       ; a_i[0]                                          ;
; BUS_D[*]    ; a_i[0]     ; 5.410 ; 5.345 ; Fall       ; a_i[0]                                          ;
;  BUS_D[0]   ; a_i[0]     ; 5.410 ; 5.345 ; Fall       ; a_i[0]                                          ;
;  BUS_D[1]   ; a_i[0]     ; 5.410 ; 5.345 ; Fall       ; a_i[0]                                          ;
;  BUS_D[2]   ; a_i[0]     ; 5.410 ; 5.345 ; Fall       ; a_i[0]                                          ;
;  BUS_D[3]   ; a_i[0]     ; 5.696 ; 5.631 ; Fall       ; a_i[0]                                          ;
;  BUS_D[4]   ; a_i[0]     ; 5.605 ; 5.512 ; Fall       ; a_i[0]                                          ;
;  BUS_D[5]   ; a_i[0]     ; 5.533 ; 5.440 ; Fall       ; a_i[0]                                          ;
;  BUS_D[6]   ; a_i[0]     ; 5.533 ; 5.440 ; Fall       ; a_i[0]                                          ;
;  BUS_D[7]   ; a_i[0]     ; 5.540 ; 5.466 ; Fall       ; a_i[0]                                          ;
+-------------+------------+-------+-------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                            ;
+-------------+------------+-----------+-----------+------------+-------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                 ;
+-------------+------------+-----------+-----------+------------+-------------------------------------------------+
; BUS_D[*]    ; CLK_50MHZ  ; 11.555    ; 11.620    ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[0]   ; CLK_50MHZ  ; 11.555    ; 11.620    ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[1]   ; CLK_50MHZ  ; 11.555    ; 11.620    ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[2]   ; CLK_50MHZ  ; 11.555    ; 11.620    ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[3]   ; CLK_50MHZ  ; 11.898    ; 11.963    ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[4]   ; CLK_50MHZ  ; 11.746    ; 11.839    ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[5]   ; CLK_50MHZ  ; 11.662    ; 11.755    ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[6]   ; CLK_50MHZ  ; 11.662    ; 11.755    ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[7]   ; CLK_50MHZ  ; 11.697    ; 11.771    ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; DRAM_DQ[*]  ; CLK_50MHZ  ; 2.524     ; 2.617     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[0] ; CLK_50MHZ  ; 4.061     ; 4.361     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[1] ; CLK_50MHZ  ; 4.158     ; 4.474     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[2] ; CLK_50MHZ  ; 2.582     ; 2.656     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[3] ; CLK_50MHZ  ; 3.312     ; 3.386     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[4] ; CLK_50MHZ  ; 3.934     ; 4.250     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[5] ; CLK_50MHZ  ; 3.077     ; 3.151     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[6] ; CLK_50MHZ  ; 2.524     ; 2.617     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[7] ; CLK_50MHZ  ; 4.030     ; 4.330     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; BUS_D[*]    ; a_i[0]     ; 9.808     ; 9.873     ; Rise       ; a_i[0]                                          ;
;  BUS_D[0]   ; a_i[0]     ; 9.808     ; 9.873     ; Rise       ; a_i[0]                                          ;
;  BUS_D[1]   ; a_i[0]     ; 9.808     ; 9.873     ; Rise       ; a_i[0]                                          ;
;  BUS_D[2]   ; a_i[0]     ; 9.808     ; 9.873     ; Rise       ; a_i[0]                                          ;
;  BUS_D[3]   ; a_i[0]     ; 10.151    ; 10.216    ; Rise       ; a_i[0]                                          ;
;  BUS_D[4]   ; a_i[0]     ; 9.999     ; 10.092    ; Rise       ; a_i[0]                                          ;
;  BUS_D[5]   ; a_i[0]     ; 9.915     ; 10.008    ; Rise       ; a_i[0]                                          ;
;  BUS_D[6]   ; a_i[0]     ; 9.915     ; 10.008    ; Rise       ; a_i[0]                                          ;
;  BUS_D[7]   ; a_i[0]     ; 9.950     ; 10.024    ; Rise       ; a_i[0]                                          ;
; BUS_D[*]    ; a_i[0]     ; 11.020    ; 11.085    ; Fall       ; a_i[0]                                          ;
;  BUS_D[0]   ; a_i[0]     ; 11.020    ; 11.085    ; Fall       ; a_i[0]                                          ;
;  BUS_D[1]   ; a_i[0]     ; 11.020    ; 11.085    ; Fall       ; a_i[0]                                          ;
;  BUS_D[2]   ; a_i[0]     ; 11.020    ; 11.085    ; Fall       ; a_i[0]                                          ;
;  BUS_D[3]   ; a_i[0]     ; 11.363    ; 11.428    ; Fall       ; a_i[0]                                          ;
;  BUS_D[4]   ; a_i[0]     ; 11.211    ; 11.304    ; Fall       ; a_i[0]                                          ;
;  BUS_D[5]   ; a_i[0]     ; 11.127    ; 11.220    ; Fall       ; a_i[0]                                          ;
;  BUS_D[6]   ; a_i[0]     ; 11.127    ; 11.220    ; Fall       ; a_i[0]                                          ;
;  BUS_D[7]   ; a_i[0]     ; 11.162    ; 11.236    ; Fall       ; a_i[0]                                          ;
+-------------+------------+-----------+-----------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                    ;
+-------------+------------+-----------+-----------+------------+-------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                 ;
+-------------+------------+-----------+-----------+------------+-------------------------------------------------+
; BUS_D[*]    ; CLK_50MHZ  ; 4.591     ; 4.656     ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[0]   ; CLK_50MHZ  ; 4.591     ; 4.656     ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[1]   ; CLK_50MHZ  ; 4.591     ; 4.656     ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[2]   ; CLK_50MHZ  ; 4.591     ; 4.656     ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[3]   ; CLK_50MHZ  ; 4.921     ; 4.986     ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[4]   ; CLK_50MHZ  ; 4.777     ; 4.870     ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[5]   ; CLK_50MHZ  ; 4.696     ; 4.789     ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[6]   ; CLK_50MHZ  ; 4.696     ; 4.789     ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[7]   ; CLK_50MHZ  ; 4.721     ; 4.795     ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; DRAM_DQ[*]  ; CLK_50MHZ  ; 2.245     ; 2.338     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[0] ; CLK_50MHZ  ; 3.770     ; 4.070     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[1] ; CLK_50MHZ  ; 3.856     ; 4.172     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[2] ; CLK_50MHZ  ; 2.292     ; 2.366     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[3] ; CLK_50MHZ  ; 2.993     ; 3.067     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[4] ; CLK_50MHZ  ; 3.642     ; 3.958     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[5] ; CLK_50MHZ  ; 2.767     ; 2.841     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[6] ; CLK_50MHZ  ; 2.245     ; 2.338     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[7] ; CLK_50MHZ  ; 3.740     ; 4.040     ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; BUS_D[*]    ; a_i[0]     ; 5.304     ; 5.369     ; Rise       ; a_i[0]                                          ;
;  BUS_D[0]   ; a_i[0]     ; 5.304     ; 5.369     ; Rise       ; a_i[0]                                          ;
;  BUS_D[1]   ; a_i[0]     ; 5.304     ; 5.369     ; Rise       ; a_i[0]                                          ;
;  BUS_D[2]   ; a_i[0]     ; 5.304     ; 5.369     ; Rise       ; a_i[0]                                          ;
;  BUS_D[3]   ; a_i[0]     ; 5.634     ; 5.699     ; Rise       ; a_i[0]                                          ;
;  BUS_D[4]   ; a_i[0]     ; 5.490     ; 5.583     ; Rise       ; a_i[0]                                          ;
;  BUS_D[5]   ; a_i[0]     ; 5.409     ; 5.502     ; Rise       ; a_i[0]                                          ;
;  BUS_D[6]   ; a_i[0]     ; 5.409     ; 5.502     ; Rise       ; a_i[0]                                          ;
;  BUS_D[7]   ; a_i[0]     ; 5.434     ; 5.508     ; Rise       ; a_i[0]                                          ;
; BUS_D[*]    ; a_i[0]     ; 5.638     ; 5.703     ; Fall       ; a_i[0]                                          ;
;  BUS_D[0]   ; a_i[0]     ; 5.638     ; 5.703     ; Fall       ; a_i[0]                                          ;
;  BUS_D[1]   ; a_i[0]     ; 5.638     ; 5.703     ; Fall       ; a_i[0]                                          ;
;  BUS_D[2]   ; a_i[0]     ; 5.638     ; 5.703     ; Fall       ; a_i[0]                                          ;
;  BUS_D[3]   ; a_i[0]     ; 5.968     ; 6.033     ; Fall       ; a_i[0]                                          ;
;  BUS_D[4]   ; a_i[0]     ; 5.824     ; 5.917     ; Fall       ; a_i[0]                                          ;
;  BUS_D[5]   ; a_i[0]     ; 5.743     ; 5.836     ; Fall       ; a_i[0]                                          ;
;  BUS_D[6]   ; a_i[0]     ; 5.743     ; 5.836     ; Fall       ; a_i[0]                                          ;
;  BUS_D[7]   ; a_i[0]     ; 5.768     ; 5.842     ; Fall       ; a_i[0]                                          ;
+-------------+------------+-----------+-----------+------------+-------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                 ;
+--------------------------------------------------+-----------+----------+----------+----------+---------------------+
; Clock                                            ; Setup     ; Hold     ; Recovery ; Removal  ; Minimum Pulse Width ;
+--------------------------------------------------+-----------+----------+----------+----------+---------------------+
; Worst-case Slack                                 ; -45.660   ; -3.089   ; -3.485   ; -2.982   ; -0.266              ;
;  CLK_50MHZ                                       ; -0.905    ; -0.036   ; -1.359   ; -0.833   ; 9.223               ;
;  U18|altpll_component|auto_generated|pll1|clk[0] ; -7.936    ; -0.358   ; 1.387    ; 14.515   ; 12.165              ;
;  U18|altpll_component|auto_generated|pll1|clk[2] ; -9.275    ; 0.172    ; 3.651    ; 0.900    ; 4.124               ;
;  U1|altpll_component|auto_generated|pll1|clk[0]  ; -45.660   ; 0.177    ; N/A      ; N/A      ; 19.503              ;
;  U1|altpll_component|auto_generated|pll1|clk[1]  ; 3.089     ; -0.116   ; N/A      ; N/A      ; 3.682               ;
;  U1|altpll_component|auto_generated|pll1|clk[2]  ; -9.000    ; 0.178    ; N/A      ; N/A      ; 5.613               ;
;  a_i[0]                                          ; -3.305    ; -3.089   ; -3.485   ; -2.982   ; -0.266              ;
; Design-wide TNS                                  ; -3576.492 ; -264.79  ; -257.07  ; -226.132 ; -16.778             ;
;  CLK_50MHZ                                       ; -13.416   ; -0.288   ; -86.502  ; -1.819   ; 0.000               ;
;  U18|altpll_component|auto_generated|pll1|clk[0] ; -1400.549 ; -0.358   ; 0.000    ; 0.000    ; 0.000               ;
;  U18|altpll_component|auto_generated|pll1|clk[2] ; -721.027  ; 0.000    ; 0.000    ; 0.000    ; 0.000               ;
;  U1|altpll_component|auto_generated|pll1|clk[0]  ; -1270.363 ; 0.000    ; N/A      ; N/A      ; 0.000               ;
;  U1|altpll_component|auto_generated|pll1|clk[1]  ; 0.000     ; -0.260   ; N/A      ; N/A      ; 0.000               ;
;  U1|altpll_component|auto_generated|pll1|clk[2]  ; -88.952   ; 0.000    ; N/A      ; N/A      ; 0.000               ;
;  a_i[0]                                          ; -124.824  ; -264.335 ; -171.498 ; -225.766 ; -16.778             ;
+--------------------------------------------------+-----------+----------+----------+----------+---------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-------------+------------+--------+-------+------------+-------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference                                 ;
+-------------+------------+--------+-------+------------+-------------------------------------------------+
; USB_IO3     ; CLK_50MHZ  ; 4.172  ; 4.178 ; Rise       ; CLK_50MHZ                                       ;
; USB_TXD     ; CLK_50MHZ  ; -0.259 ; 0.087 ; Fall       ; CLK_50MHZ                                       ;
; BUF_NRESET  ; CLK_50MHZ  ; 0.524  ; 0.781 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_A[*]    ; CLK_50MHZ  ; 4.973  ; 5.319 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[0]   ; CLK_50MHZ  ; 4.973  ; 5.319 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[1]   ; CLK_50MHZ  ; 4.720  ; 4.999 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[2]   ; CLK_50MHZ  ; 4.556  ; 4.967 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[3]   ; CLK_50MHZ  ; 4.427  ; 4.773 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[4]   ; CLK_50MHZ  ; 3.607  ; 3.977 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[5]   ; CLK_50MHZ  ; 3.873  ; 4.170 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[6]   ; CLK_50MHZ  ; 4.371  ; 4.682 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[7]   ; CLK_50MHZ  ; 4.527  ; 4.894 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[8]   ; CLK_50MHZ  ; 4.632  ; 5.025 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[9]   ; CLK_50MHZ  ; 4.751  ; 5.029 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[10]  ; CLK_50MHZ  ; 4.004  ; 4.292 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[11]  ; CLK_50MHZ  ; 3.824  ; 4.102 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[12]  ; CLK_50MHZ  ; 3.766  ; 4.086 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[13]  ; CLK_50MHZ  ; 3.919  ; 4.260 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[14]  ; CLK_50MHZ  ; 4.380  ; 4.713 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[15]  ; CLK_50MHZ  ; 3.380  ; 3.697 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_D[*]    ; CLK_50MHZ  ; 5.448  ; 5.688 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[0]   ; CLK_50MHZ  ; 4.645  ; 4.916 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[1]   ; CLK_50MHZ  ; 5.448  ; 5.688 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[2]   ; CLK_50MHZ  ; 4.225  ; 4.494 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[3]   ; CLK_50MHZ  ; 4.473  ; 4.783 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[4]   ; CLK_50MHZ  ; 4.366  ; 4.646 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[5]   ; CLK_50MHZ  ; 4.692  ; 4.972 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[6]   ; CLK_50MHZ  ; 4.428  ; 4.693 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[7]   ; CLK_50MHZ  ; 4.218  ; 4.531 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NIORQ   ; CLK_50MHZ  ; 4.452  ; 4.768 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NM1     ; CLK_50MHZ  ; 4.014  ; 4.407 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NMREQ   ; CLK_50MHZ  ; 3.729  ; 4.010 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NRD     ; CLK_50MHZ  ; 3.427  ; 3.742 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NRFSH   ; CLK_50MHZ  ; 4.118  ; 4.520 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NWR     ; CLK_50MHZ  ; 4.408  ; 4.767 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; DRAM_DQ[*]  ; CLK_50MHZ  ; 6.011  ; 6.401 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[0] ; CLK_50MHZ  ; 5.766  ; 6.048 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[1] ; CLK_50MHZ  ; 6.011  ; 6.401 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[2] ; CLK_50MHZ  ; 5.044  ; 5.445 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[3] ; CLK_50MHZ  ; 5.001  ; 5.395 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[4] ; CLK_50MHZ  ; 5.379  ; 5.721 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[5] ; CLK_50MHZ  ; 5.257  ; 5.656 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[6] ; CLK_50MHZ  ; 4.592  ; 4.914 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[7] ; CLK_50MHZ  ; 5.307  ; 5.614 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
+-------------+------------+--------+-------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+
; USB_IO3     ; CLK_50MHZ  ; -0.683 ; -1.193 ; Rise       ; CLK_50MHZ                                       ;
; USB_TXD     ; CLK_50MHZ  ; 0.783  ; 0.408  ; Fall       ; CLK_50MHZ                                       ;
; BUF_NRESET  ; CLK_50MHZ  ; 0.059  ; -0.085 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_A[*]    ; CLK_50MHZ  ; -1.323 ; -2.045 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[0]   ; CLK_50MHZ  ; -2.058 ; -2.949 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[1]   ; CLK_50MHZ  ; -1.857 ; -2.662 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[2]   ; CLK_50MHZ  ; -1.830 ; -2.656 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[3]   ; CLK_50MHZ  ; -1.746 ; -2.545 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[4]   ; CLK_50MHZ  ; -1.416 ; -2.200 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[5]   ; CLK_50MHZ  ; -1.491 ; -2.239 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[6]   ; CLK_50MHZ  ; -1.715 ; -2.499 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[7]   ; CLK_50MHZ  ; -1.821 ; -2.680 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[8]   ; CLK_50MHZ  ; -1.847 ; -2.680 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[9]   ; CLK_50MHZ  ; -1.855 ; -2.682 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[10]  ; CLK_50MHZ  ; -1.551 ; -2.294 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[11]  ; CLK_50MHZ  ; -1.496 ; -2.248 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[12]  ; CLK_50MHZ  ; -1.484 ; -2.281 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[13]  ; CLK_50MHZ  ; -1.534 ; -2.305 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[14]  ; CLK_50MHZ  ; -1.720 ; -2.522 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_A[15]  ; CLK_50MHZ  ; -1.323 ; -2.045 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_D[*]    ; CLK_50MHZ  ; -1.611 ; -2.371 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[0]   ; CLK_50MHZ  ; -1.827 ; -2.630 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[1]   ; CLK_50MHZ  ; -2.130 ; -2.986 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[2]   ; CLK_50MHZ  ; -1.611 ; -2.371 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[3]   ; CLK_50MHZ  ; -1.755 ; -2.545 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[4]   ; CLK_50MHZ  ; -1.706 ; -2.499 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[5]   ; CLK_50MHZ  ; -1.860 ; -2.676 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[6]   ; CLK_50MHZ  ; -1.730 ; -2.504 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[7]   ; CLK_50MHZ  ; -1.649 ; -2.461 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NIORQ   ; CLK_50MHZ  ; -1.759 ; -2.556 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NM1     ; CLK_50MHZ  ; -1.610 ; -2.460 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NMREQ   ; CLK_50MHZ  ; -1.468 ; -2.203 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NRD     ; CLK_50MHZ  ; -1.340 ; -2.065 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NRFSH   ; CLK_50MHZ  ; -1.648 ; -2.473 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NWR     ; CLK_50MHZ  ; -1.759 ; -2.550 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; DRAM_DQ[*]  ; CLK_50MHZ  ; -1.896 ; -2.660 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[0] ; CLK_50MHZ  ; -2.405 ; -3.245 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[1] ; CLK_50MHZ  ; -2.573 ; -3.486 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[2] ; CLK_50MHZ  ; -2.089 ; -2.916 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[3] ; CLK_50MHZ  ; -2.144 ; -2.976 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[4] ; CLK_50MHZ  ; -2.227 ; -3.062 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[5] ; CLK_50MHZ  ; -2.229 ; -3.078 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[6] ; CLK_50MHZ  ; -1.896 ; -2.660 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[7] ; CLK_50MHZ  ; -2.238 ; -3.049 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+
; BUF_DIR[*]  ; CLK_50MHZ  ; 23.725 ; 23.448 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUF_DIR[1] ; CLK_50MHZ  ; 23.725 ; 23.448 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_D[*]    ; CLK_50MHZ  ; 32.250 ; 31.773 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[0]   ; CLK_50MHZ  ; 30.211 ; 29.778 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[1]   ; CLK_50MHZ  ; 28.089 ; 27.572 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[2]   ; CLK_50MHZ  ; 32.250 ; 31.773 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[3]   ; CLK_50MHZ  ; 28.822 ; 28.302 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[4]   ; CLK_50MHZ  ; 28.191 ; 27.771 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[5]   ; CLK_50MHZ  ; 28.619 ; 28.096 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[6]   ; CLK_50MHZ  ; 30.177 ; 29.778 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[7]   ; CLK_50MHZ  ; 29.758 ; 29.310 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NIORQGE ; CLK_50MHZ  ; 20.903 ; 20.834 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NROMOE  ; CLK_50MHZ  ; 19.402 ; 19.222 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_D[*]    ; CLK_50MHZ  ; 22.277 ; 21.844 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[0]   ; CLK_50MHZ  ; 22.277 ; 21.844 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[1]   ; CLK_50MHZ  ; 16.584 ; 15.656 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[2]   ; CLK_50MHZ  ; 17.613 ; 17.159 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[3]   ; CLK_50MHZ  ; 18.931 ; 17.951 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[4]   ; CLK_50MHZ  ; 18.740 ; 18.320 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[5]   ; CLK_50MHZ  ; 15.890 ; 15.059 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[6]   ; CLK_50MHZ  ; 18.455 ; 18.081 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[7]   ; CLK_50MHZ  ; 16.545 ; 15.590 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
; TMDS[*]     ; CLK_50MHZ  ; 3.431  ; 3.325  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[0]    ; CLK_50MHZ  ; 3.431  ; 3.325  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[1]    ; CLK_50MHZ  ; 3.431  ; 3.325  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[2]    ; CLK_50MHZ  ; 3.422  ; 3.316  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[3]    ; CLK_50MHZ  ; 3.422  ; 3.316  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[4]    ; CLK_50MHZ  ; 3.426  ; 3.320  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[5]    ; CLK_50MHZ  ; 3.426  ; 3.320  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[6]    ; CLK_50MHZ  ; 3.428  ; 3.322  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[7]    ; CLK_50MHZ  ; 3.428  ; 3.322  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
; TMDS[*]     ; CLK_50MHZ  ; 3.396  ; 3.290  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[0]    ; CLK_50MHZ  ; 3.396  ; 3.290  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[1]    ; CLK_50MHZ  ; 3.396  ; 3.290  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[2]    ; CLK_50MHZ  ; 3.386  ; 3.280  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[3]    ; CLK_50MHZ  ; 3.386  ; 3.280  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[4]    ; CLK_50MHZ  ; 3.391  ; 3.285  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[5]    ; CLK_50MHZ  ; 3.391  ; 3.285  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[6]    ; CLK_50MHZ  ; 3.393  ; 3.287  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[7]    ; CLK_50MHZ  ; 3.393  ; 3.287  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
; BUS_D[*]    ; CLK_50MHZ  ; 8.582  ; 8.275  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[0]   ; CLK_50MHZ  ; 8.559  ; 8.275  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[1]   ; CLK_50MHZ  ; 8.582  ; 8.245  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[2]   ; CLK_50MHZ  ; 8.133  ; 7.740  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[3]   ; CLK_50MHZ  ; 7.766  ; 7.539  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[4]   ; CLK_50MHZ  ; 7.071  ; 6.812  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[5]   ; CLK_50MHZ  ; 8.477  ; 8.206  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[6]   ; CLK_50MHZ  ; 7.617  ; 7.415  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[7]   ; CLK_50MHZ  ; 7.611  ; 7.407  ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_CLK    ; CLK_50MHZ  ; 1.636  ;        ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_A[*]   ; CLK_50MHZ  ; 8.707  ; 8.037  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[0]  ; CLK_50MHZ  ; 6.548  ; 6.164  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[1]  ; CLK_50MHZ  ; 6.665  ; 6.322  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[2]  ; CLK_50MHZ  ; 6.018  ; 5.776  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[3]  ; CLK_50MHZ  ; 8.458  ; 7.896  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[4]  ; CLK_50MHZ  ; 6.849  ; 6.507  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[5]  ; CLK_50MHZ  ; 6.137  ; 5.916  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[6]  ; CLK_50MHZ  ; 8.707  ; 8.037  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[7]  ; CLK_50MHZ  ; 6.640  ; 6.267  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[8]  ; CLK_50MHZ  ; 6.380  ; 6.148  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[9]  ; CLK_50MHZ  ; 6.635  ; 6.358  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[10] ; CLK_50MHZ  ; 5.806  ; 5.478  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[11] ; CLK_50MHZ  ; 5.847  ; 5.558  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[12] ; CLK_50MHZ  ; 6.076  ; 5.760  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_BA[*]  ; CLK_50MHZ  ; 7.036  ; 6.697  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_BA[0] ; CLK_50MHZ  ; 7.036  ; 6.697  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_BA[1] ; CLK_50MHZ  ; 5.038  ; 4.861  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_CLK    ; CLK_50MHZ  ;        ; 1.549  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_DQ[*]  ; CLK_50MHZ  ; 8.674  ; 8.066  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[0] ; CLK_50MHZ  ; 8.674  ; 8.066  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[1] ; CLK_50MHZ  ; 8.543  ; 7.898  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[2] ; CLK_50MHZ  ; 6.095  ; 5.828  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[3] ; CLK_50MHZ  ; 6.070  ; 5.823  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[4] ; CLK_50MHZ  ; 8.090  ; 7.545  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[5] ; CLK_50MHZ  ; 5.518  ; 5.361  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[6] ; CLK_50MHZ  ; 5.694  ; 5.507  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[7] ; CLK_50MHZ  ; 7.406  ; 6.947  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_DQM    ; CLK_50MHZ  ; 5.714  ; 5.519  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_NCAS   ; CLK_50MHZ  ; 5.547  ; 5.319  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_NRAS   ; CLK_50MHZ  ; 5.433  ; 5.172  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_NWE    ; CLK_50MHZ  ; 5.008  ; 4.829  ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; BUF_DIR[*]  ; a_i[0]     ; 19.770 ; 19.493 ; Rise       ; a_i[0]                                          ;
;  BUF_DIR[1] ; a_i[0]     ; 19.770 ; 19.493 ; Rise       ; a_i[0]                                          ;
; BUS_D[*]    ; a_i[0]     ; 28.295 ; 27.818 ; Rise       ; a_i[0]                                          ;
;  BUS_D[0]   ; a_i[0]     ; 26.256 ; 25.823 ; Rise       ; a_i[0]                                          ;
;  BUS_D[1]   ; a_i[0]     ; 24.134 ; 23.617 ; Rise       ; a_i[0]                                          ;
;  BUS_D[2]   ; a_i[0]     ; 28.295 ; 27.818 ; Rise       ; a_i[0]                                          ;
;  BUS_D[3]   ; a_i[0]     ; 24.867 ; 24.347 ; Rise       ; a_i[0]                                          ;
;  BUS_D[4]   ; a_i[0]     ; 24.236 ; 23.816 ; Rise       ; a_i[0]                                          ;
;  BUS_D[5]   ; a_i[0]     ; 24.664 ; 24.141 ; Rise       ; a_i[0]                                          ;
;  BUS_D[6]   ; a_i[0]     ; 26.222 ; 25.823 ; Rise       ; a_i[0]                                          ;
;  BUS_D[7]   ; a_i[0]     ; 25.803 ; 25.355 ; Rise       ; a_i[0]                                          ;
; BUS_NIORQGE ; a_i[0]     ; 15.806 ; 16.879 ; Rise       ; a_i[0]                                          ;
; BUS_NROMOE  ; a_i[0]     ; 15.447 ; 12.384 ; Rise       ; a_i[0]                                          ;
; BUF_DIR[*]  ; a_i[0]     ; 21.929 ; 21.652 ; Fall       ; a_i[0]                                          ;
;  BUF_DIR[1] ; a_i[0]     ; 21.929 ; 21.652 ; Fall       ; a_i[0]                                          ;
; BUS_D[*]    ; a_i[0]     ; 30.454 ; 29.977 ; Fall       ; a_i[0]                                          ;
;  BUS_D[0]   ; a_i[0]     ; 30.382 ; 29.949 ; Fall       ; a_i[0]                                          ;
;  BUS_D[1]   ; a_i[0]     ; 28.317 ; 27.778 ; Fall       ; a_i[0]                                          ;
;  BUS_D[2]   ; a_i[0]     ; 30.454 ; 29.977 ; Fall       ; a_i[0]                                          ;
;  BUS_D[3]   ; a_i[0]     ; 29.070 ; 28.530 ; Fall       ; a_i[0]                                          ;
;  BUS_D[4]   ; a_i[0]     ; 28.378 ; 27.983 ; Fall       ; a_i[0]                                          ;
;  BUS_D[5]   ; a_i[0]     ; 28.022 ; 27.635 ; Fall       ; a_i[0]                                          ;
;  BUS_D[6]   ; a_i[0]     ; 29.358 ; 28.984 ; Fall       ; a_i[0]                                          ;
;  BUS_D[7]   ; a_i[0]     ; 30.072 ; 29.624 ; Fall       ; a_i[0]                                          ;
; BUS_NIORQGE ; a_i[0]     ; 19.729 ; 19.593 ; Fall       ; a_i[0]                                          ;
; BUS_NROMOE  ; a_i[0]     ; 17.410 ; 17.369 ; Fall       ; a_i[0]                                          ;
+-------------+------------+--------+--------+------------+-------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+-------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+-------------+------------+-------+-------+------------+-------------------------------------------------+
; BUF_DIR[*]  ; CLK_50MHZ  ; 4.003 ; 4.172 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUF_DIR[1] ; CLK_50MHZ  ; 4.003 ; 4.172 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_D[*]    ; CLK_50MHZ  ; 4.037 ; 4.203 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[0]   ; CLK_50MHZ  ; 4.657 ; 4.955 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[1]   ; CLK_50MHZ  ; 4.632 ; 4.888 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[2]   ; CLK_50MHZ  ; 4.454 ; 4.681 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[3]   ; CLK_50MHZ  ; 4.349 ; 4.575 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[4]   ; CLK_50MHZ  ; 4.096 ; 4.260 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[5]   ; CLK_50MHZ  ; 4.504 ; 4.730 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[6]   ; CLK_50MHZ  ; 4.495 ; 4.359 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
;  BUS_D[7]   ; CLK_50MHZ  ; 4.037 ; 4.203 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NIORQGE ; CLK_50MHZ  ; 4.286 ; 4.204 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_NROMOE  ; CLK_50MHZ  ; 4.407 ; 4.260 ; Rise       ; U18|altpll_component|auto_generated|pll1|clk[2] ;
; BUS_D[*]    ; CLK_50MHZ  ; 5.030 ; 5.441 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[0]   ; CLK_50MHZ  ; 7.925 ; 8.193 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[1]   ; CLK_50MHZ  ; 5.697 ; 6.177 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[2]   ; CLK_50MHZ  ; 5.949 ; 6.102 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[3]   ; CLK_50MHZ  ; 6.214 ; 6.786 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[4]   ; CLK_50MHZ  ; 6.316 ; 6.470 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[5]   ; CLK_50MHZ  ; 5.387 ; 5.821 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[6]   ; CLK_50MHZ  ; 6.355 ; 6.563 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
;  BUS_D[7]   ; CLK_50MHZ  ; 5.030 ; 5.441 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[0]  ;
; TMDS[*]     ; CLK_50MHZ  ; 1.426 ; 1.392 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[0]    ; CLK_50MHZ  ; 1.436 ; 1.402 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[1]    ; CLK_50MHZ  ; 1.436 ; 1.402 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[2]    ; CLK_50MHZ  ; 1.426 ; 1.392 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[3]    ; CLK_50MHZ  ; 1.426 ; 1.392 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[4]    ; CLK_50MHZ  ; 1.430 ; 1.396 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[5]    ; CLK_50MHZ  ; 1.430 ; 1.396 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[6]    ; CLK_50MHZ  ; 1.433 ; 1.399 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[7]    ; CLK_50MHZ  ; 1.433 ; 1.399 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
; TMDS[*]     ; CLK_50MHZ  ; 1.443 ; 1.408 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[0]    ; CLK_50MHZ  ; 1.453 ; 1.418 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[1]    ; CLK_50MHZ  ; 1.453 ; 1.418 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[2]    ; CLK_50MHZ  ; 1.443 ; 1.408 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[3]    ; CLK_50MHZ  ; 1.443 ; 1.408 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[4]    ; CLK_50MHZ  ; 1.447 ; 1.412 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[5]    ; CLK_50MHZ  ; 1.447 ; 1.412 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[6]    ; CLK_50MHZ  ; 1.450 ; 1.415 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
;  TMDS[7]    ; CLK_50MHZ  ; 1.450 ; 1.415 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[1]  ;
; BUS_D[*]    ; CLK_50MHZ  ; 2.777 ; 2.837 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[0]   ; CLK_50MHZ  ; 3.443 ; 3.645 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[1]   ; CLK_50MHZ  ; 3.351 ; 3.508 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[2]   ; CLK_50MHZ  ; 3.203 ; 3.340 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[3]   ; CLK_50MHZ  ; 3.068 ; 3.196 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[4]   ; CLK_50MHZ  ; 2.777 ; 2.837 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[5]   ; CLK_50MHZ  ; 3.337 ; 3.463 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[6]   ; CLK_50MHZ  ; 3.022 ; 3.116 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  BUS_D[7]   ; CLK_50MHZ  ; 3.019 ; 3.187 ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_CLK    ; CLK_50MHZ  ; 0.591 ;       ; Rise       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_A[*]   ; CLK_50MHZ  ; 2.320 ; 2.347 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[0]  ; CLK_50MHZ  ; 2.626 ; 2.660 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[1]  ; CLK_50MHZ  ; 2.688 ; 2.745 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[2]  ; CLK_50MHZ  ; 2.438 ; 2.471 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[3]  ; CLK_50MHZ  ; 4.043 ; 3.907 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[4]  ; CLK_50MHZ  ; 2.764 ; 2.864 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[5]  ; CLK_50MHZ  ; 2.480 ; 2.546 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[6]  ; CLK_50MHZ  ; 4.132 ; 3.990 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[7]  ; CLK_50MHZ  ; 2.667 ; 2.713 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[8]  ; CLK_50MHZ  ; 2.598 ; 2.644 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[9]  ; CLK_50MHZ  ; 2.709 ; 2.789 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[10] ; CLK_50MHZ  ; 2.320 ; 2.347 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[11] ; CLK_50MHZ  ; 2.353 ; 2.413 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_A[12] ; CLK_50MHZ  ; 2.462 ; 2.521 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_BA[*]  ; CLK_50MHZ  ; 2.018 ; 2.063 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_BA[0] ; CLK_50MHZ  ; 2.862 ; 2.941 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_BA[1] ; CLK_50MHZ  ; 2.018 ; 2.063 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_CLK    ; CLK_50MHZ  ;       ; 0.537 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_DQ[*]  ; CLK_50MHZ  ; 2.254 ; 2.318 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[0] ; CLK_50MHZ  ; 4.121 ; 4.020 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[1] ; CLK_50MHZ  ; 4.104 ; 3.974 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[2] ; CLK_50MHZ  ; 2.454 ; 2.543 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[3] ; CLK_50MHZ  ; 2.483 ; 2.573 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[4] ; CLK_50MHZ  ; 3.921 ; 3.762 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[5] ; CLK_50MHZ  ; 2.254 ; 2.318 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[6] ; CLK_50MHZ  ; 2.318 ; 2.379 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
;  DRAM_DQ[7] ; CLK_50MHZ  ; 3.641 ; 3.499 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_DQM    ; CLK_50MHZ  ; 2.329 ; 2.406 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_NCAS   ; CLK_50MHZ  ; 2.241 ; 2.279 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_NRAS   ; CLK_50MHZ  ; 2.189 ; 2.209 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; DRAM_NWE    ; CLK_50MHZ  ; 2.009 ; 2.047 ; Fall       ; U1|altpll_component|auto_generated|pll1|clk[2]  ;
; BUF_DIR[*]  ; a_i[0]     ; 5.160 ; 4.885 ; Rise       ; a_i[0]                                          ;
;  BUF_DIR[1] ; a_i[0]     ; 5.160 ; 4.885 ; Rise       ; a_i[0]                                          ;
; BUS_D[*]    ; a_i[0]     ; 5.166 ; 4.738 ; Rise       ; a_i[0]                                          ;
;  BUS_D[0]   ; a_i[0]     ; 5.829 ; 5.668 ; Rise       ; a_i[0]                                          ;
;  BUS_D[1]   ; a_i[0]     ; 5.739 ; 5.601 ; Rise       ; a_i[0]                                          ;
;  BUS_D[2]   ; a_i[0]     ; 5.592 ; 5.394 ; Rise       ; a_i[0]                                          ;
;  BUS_D[3]   ; a_i[0]     ; 5.457 ; 5.288 ; Rise       ; a_i[0]                                          ;
;  BUS_D[4]   ; a_i[0]     ; 5.166 ; 4.973 ; Rise       ; a_i[0]                                          ;
;  BUS_D[5]   ; a_i[0]     ; 5.723 ; 5.443 ; Rise       ; a_i[0]                                          ;
;  BUS_D[6]   ; a_i[0]     ; 5.208 ; 4.738 ; Rise       ; a_i[0]                                          ;
;  BUS_D[7]   ; a_i[0]     ; 5.393 ; 4.916 ; Rise       ; a_i[0]                                          ;
; BUS_NIORQGE ; a_i[0]     ; 4.999 ; 5.557 ; Rise       ; a_i[0]                                          ;
; BUS_NROMOE  ; a_i[0]     ; 5.096 ; 5.328 ; Rise       ; a_i[0]                                          ;
; BUF_DIR[*]  ; a_i[0]     ; 5.029 ; 5.330 ; Fall       ; a_i[0]                                          ;
;  BUF_DIR[1] ; a_i[0]     ; 5.029 ; 5.330 ; Fall       ; a_i[0]                                          ;
; BUS_D[*]    ; a_i[0]     ; 4.828 ; 5.385 ; Fall       ; a_i[0]                                          ;
;  BUS_D[0]   ; a_i[0]     ; 5.683 ; 6.038 ; Fall       ; a_i[0]                                          ;
;  BUS_D[1]   ; a_i[0]     ; 5.658 ; 6.073 ; Fall       ; a_i[0]                                          ;
;  BUS_D[2]   ; a_i[0]     ; 5.480 ; 5.906 ; Fall       ; a_i[0]                                          ;
;  BUS_D[3]   ; a_i[0]     ; 5.375 ; 5.760 ; Fall       ; a_i[0]                                          ;
;  BUS_D[4]   ; a_i[0]     ; 5.122 ; 5.402 ; Fall       ; a_i[0]                                          ;
;  BUS_D[5]   ; a_i[0]     ; 5.530 ; 6.025 ; Fall       ; a_i[0]                                          ;
;  BUS_D[6]   ; a_i[0]     ; 4.828 ; 5.385 ; Fall       ; a_i[0]                                          ;
;  BUS_D[7]   ; a_i[0]     ; 5.063 ; 5.664 ; Fall       ; a_i[0]                                          ;
; BUS_NIORQGE ; a_i[0]     ; 5.618 ; 5.230 ; Fall       ; a_i[0]                                          ;
; BUS_NROMOE  ; a_i[0]     ; 5.585 ; 5.197 ; Fall       ; a_i[0]                                          ;
+-------------+------------+-------+-------+------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin         ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; TMDS[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TMDS[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TMDS[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TMDS[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TMDS[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TMDS[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TMDS[6]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TMDS[7]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_A[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_A[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_A[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_A[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_A[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_A[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_A[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_A[7]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_A[8]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_A[9]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_A[10]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_A[11]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_A[12]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_BA[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_BA[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQM    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_CLK    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_NWE    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_NCAS   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_NRAS   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUF_DIR[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUF_DIR[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS_NINT    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS_NWAIT   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS_NBUSRQ  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS_NROMOE  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS_NIORQGE ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[7]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS_D[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS_D[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS_D[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS_D[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS_D[4]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS_D[5]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS_D[6]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS_D[7]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS_A[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS_A[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS_A[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS_A[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS_A[4]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS_A[5]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS_A[6]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS_A[7]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS_A[8]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS_A[9]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS_A[10]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS_A[11]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS_A[12]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS_A[13]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS_A[14]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS_A[15]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS_NMREQ   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS_NIORQ   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS_NRD     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS_NWR     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS_NM1     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BUS_NRFSH   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+---------------------------------------------------------------+
; Input Transition Times                                        ;
+------------+--------------+-----------------+-----------------+
; Pin        ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+------------+--------------+-----------------+-----------------+
; DRAM_DQ[0] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[1] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[2] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[3] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[4] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[5] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[6] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DRAM_DQ[7] ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BUS_D[0]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BUS_D[1]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BUS_D[2]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BUS_D[3]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BUS_D[4]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BUS_D[5]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BUS_D[6]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BUS_D[7]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BUS_A[0]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BUS_A[1]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BUS_A[2]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BUS_A[3]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BUS_A[4]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BUS_A[5]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BUS_A[6]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BUS_A[7]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BUS_A[8]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BUS_A[9]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BUS_A[10]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BUS_A[11]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BUS_A[12]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BUS_A[13]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BUS_A[14]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BUS_A[15]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BUS_NMREQ  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BUS_NIORQ  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BUS_NRD    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BUS_NWR    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BUS_NM1    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BUS_NRFSH  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLK_50MHZ  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; BUF_NRESET ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; USB_IO3    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; USB_TXD    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+------------+--------------+-----------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin         ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TMDS[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; TMDS[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; TMDS[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; TMDS[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; TMDS[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; TMDS[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; TMDS[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; TMDS[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; DRAM_A[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; DRAM_A[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; DRAM_A[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; DRAM_A[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.226 V                              ; 0.296 V                              ; 4.86e-09 s                  ; 3.55e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 6.38e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.226 V                             ; 0.296 V                             ; 4.86e-09 s                 ; 3.55e-09 s                 ; Yes                       ; Yes                       ;
; DRAM_A[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; DRAM_A[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; DRAM_A[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.226 V                              ; 0.296 V                              ; 4.86e-09 s                  ; 3.55e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 6.38e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.226 V                             ; 0.296 V                             ; 4.86e-09 s                 ; 3.55e-09 s                 ; Yes                       ; Yes                       ;
; DRAM_A[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; DRAM_A[8]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; DRAM_A[9]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; DRAM_A[10]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; DRAM_A[11]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; DRAM_A[12]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; DRAM_BA[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; DRAM_BA[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; DRAM_DQM    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; DRAM_CLK    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; DRAM_NWE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; DRAM_NCAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; DRAM_NRAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; BUF_DIR[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; BUF_DIR[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; BUS_NINT    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; BUS_NWAIT   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; BUS_NBUSRQ  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; BUS_NROMOE  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; BUS_NIORQGE ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.226 V                              ; 0.296 V                              ; 4.86e-09 s                  ; 3.55e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 6.38e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.226 V                             ; 0.296 V                             ; 4.86e-09 s                 ; 3.55e-09 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.226 V                              ; 0.296 V                              ; 4.86e-09 s                  ; 3.55e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 6.38e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.226 V                             ; 0.296 V                             ; 4.86e-09 s                 ; 3.55e-09 s                 ; Yes                       ; Yes                       ;
; BUS_D[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; BUS_D[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; BUS_D[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; BUS_D[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; BUS_D[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; BUS_D[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; BUS_D[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; BUS_D[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; BUS_A[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; BUS_A[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; BUS_A[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; BUS_A[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; BUS_A[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; BUS_A[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; BUS_A[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; BUS_A[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; BUS_A[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; BUS_A[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; BUS_A[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; BUS_A[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; BUS_A[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; BUS_A[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; BUS_A[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; BUS_A[15]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; BUS_NMREQ   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; BUS_NIORQ   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; BUS_NRD     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; BUS_NWR     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; BUS_NM1     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; BUS_NRFSH   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin         ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TMDS[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; TMDS[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; TMDS[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; TMDS[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; TMDS[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; TMDS[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; TMDS[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; TMDS[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_A[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; DRAM_A[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; DRAM_A[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; DRAM_A[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.08 V              ; -0.0053 V           ; 0.206 V                              ; 0.247 V                              ; 5.77e-09 s                  ; 4.45e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.04e-07 V                  ; 3.08 V             ; -0.0053 V          ; 0.206 V                             ; 0.247 V                             ; 5.77e-09 s                 ; 4.45e-09 s                 ; Yes                       ; Yes                       ;
; DRAM_A[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; DRAM_A[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; DRAM_A[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.08 V              ; -0.0053 V           ; 0.206 V                              ; 0.247 V                              ; 5.77e-09 s                  ; 4.45e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.04e-07 V                  ; 3.08 V             ; -0.0053 V          ; 0.206 V                             ; 0.247 V                             ; 5.77e-09 s                 ; 4.45e-09 s                 ; Yes                       ; Yes                       ;
; DRAM_A[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; DRAM_A[8]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; DRAM_A[9]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_A[10]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; DRAM_A[11]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_A[12]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_BA[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; DRAM_BA[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; DRAM_DQM    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CLK    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_NWE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; DRAM_NCAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; DRAM_NRAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; BUF_DIR[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; BUF_DIR[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; BUS_NINT    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; BUS_NWAIT   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; BUS_NBUSRQ  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; BUS_NROMOE  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; BUS_NIORQGE ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.08 V              ; -0.0053 V           ; 0.206 V                              ; 0.247 V                              ; 5.77e-09 s                  ; 4.45e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.04e-07 V                  ; 3.08 V             ; -0.0053 V          ; 0.206 V                             ; 0.247 V                             ; 5.77e-09 s                 ; 4.45e-09 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; DRAM_DQ[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.08 V              ; -0.0053 V           ; 0.206 V                              ; 0.247 V                              ; 5.77e-09 s                  ; 4.45e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.04e-07 V                  ; 3.08 V             ; -0.0053 V          ; 0.206 V                             ; 0.247 V                             ; 5.77e-09 s                 ; 4.45e-09 s                 ; Yes                       ; Yes                       ;
; BUS_D[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; BUS_D[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; BUS_D[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; BUS_D[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; BUS_D[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; BUS_D[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; BUS_D[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; BUS_D[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; BUS_A[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; BUS_A[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; BUS_A[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; BUS_A[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; BUS_A[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; BUS_A[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; BUS_A[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; BUS_A[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; BUS_A[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; BUS_A[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; BUS_A[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; BUS_A[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; BUS_A[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; BUS_A[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; BUS_A[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; BUS_A[15]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; BUS_NMREQ   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; BUS_NIORQ   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; BUS_NRD     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; BUS_NWR     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; BUS_NM1     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; BUS_NRFSH   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin         ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TMDS[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; TMDS[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; TMDS[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; TMDS[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; TMDS[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; TMDS[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; TMDS[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; TMDS[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; DRAM_A[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_A[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_A[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_A[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; DRAM_A[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; DRAM_A[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; DRAM_A[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; DRAM_A[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_A[8]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_A[9]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; DRAM_A[10]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_A[11]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; DRAM_A[12]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; DRAM_BA[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_BA[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; DRAM_DQM    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; DRAM_CLK    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; DRAM_NWE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; DRAM_NCAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_NRAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; BUF_DIR[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; BUF_DIR[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; BUS_NINT    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; BUS_NWAIT   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; BUS_NBUSRQ  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; BUS_NROMOE  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; BUS_NIORQGE ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; DRAM_DQ[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; DRAM_DQ[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; DRAM_DQ[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; DRAM_DQ[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; DRAM_DQ[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; DRAM_DQ[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; DRAM_DQ[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; DRAM_DQ[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; BUS_D[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; BUS_D[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; BUS_D[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; BUS_D[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; BUS_D[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; BUS_D[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; BUS_D[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; BUS_D[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; BUS_A[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; BUS_A[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; BUS_A[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; BUS_A[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; BUS_A[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; BUS_A[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; BUS_A[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; BUS_A[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; BUS_A[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; BUS_A[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; BUS_A[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; BUS_A[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; BUS_A[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; BUS_A[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; BUS_A[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; BUS_A[15]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; BUS_NMREQ   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; BUS_NIORQ   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; BUS_NRD     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; BUS_NWR     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; BUS_NM1     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; BUS_NRFSH   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
+-------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                       ;
+-------------------------------------------------+-------------------------------------------------+--------------+----------+----------+--------------+
; From Clock                                      ; To Clock                                        ; RR Paths     ; FR Paths ; RF Paths ; FF Paths     ;
+-------------------------------------------------+-------------------------------------------------+--------------+----------+----------+--------------+
; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]                                          ; 0            ; 0        ; 176      ; 0            ;
; CLK_50MHZ                                       ; CLK_50MHZ                                       ; 2339         ; 41       ; 0        ; 0            ;
; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ                                       ; 16           ; 0        ; 0        ; 0            ;
; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[0]  ; 24           ; 1993     ; 0        ; 0            ;
; U1|altpll_component|auto_generated|pll1|clk[0]  ; U1|altpll_component|auto_generated|pll1|clk[0]  ; > 2147483647 ; 0        ; 0        ; 0            ;
; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[0]  ; 2529         ; 0        ; 0        ; 0            ;
; U1|altpll_component|auto_generated|pll1|clk[0]  ; U1|altpll_component|auto_generated|pll1|clk[1]  ; 165          ; 4        ; 0        ; 0            ;
; U1|altpll_component|auto_generated|pll1|clk[1]  ; U1|altpll_component|auto_generated|pll1|clk[1]  ; 75           ; 0        ; 0        ; 0            ;
; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2]  ; 0            ; 6        ; 1        ; 9            ;
; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2]  ; 21           ; 55       ; 94       ; 696          ;
; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; 19           ; 0        ; 21       ; 0            ;
; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0            ; 0        ; 30       ; 30           ;
; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0            ; 0        ; 1418     ; 0            ;
; U1|altpll_component|auto_generated|pll1|clk[0]  ; U18|altpll_component|auto_generated|pll1|clk[0] ; 10           ; 0        ; 0        ; 0            ;
; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 1            ; 10195976 ; 515      ; > 2147483647 ;
; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0            ; 0        ; 1087     ; 0            ;
; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 56           ; 296      ; 0        ; 0            ;
; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 60           ; 0        ; 0        ; 0            ;
; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 1427         ; 0        ; 0        ; 0            ;
+-------------------------------------------------+-------------------------------------------------+--------------+----------+----------+--------------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                        ;
+-------------------------------------------------+-------------------------------------------------+--------------+----------+----------+--------------+
; From Clock                                      ; To Clock                                        ; RR Paths     ; FR Paths ; RF Paths ; FF Paths     ;
+-------------------------------------------------+-------------------------------------------------+--------------+----------+----------+--------------+
; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]                                          ; 0            ; 0        ; 176      ; 0            ;
; CLK_50MHZ                                       ; CLK_50MHZ                                       ; 2339         ; 41       ; 0        ; 0            ;
; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ                                       ; 16           ; 0        ; 0        ; 0            ;
; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[0]  ; 24           ; 1993     ; 0        ; 0            ;
; U1|altpll_component|auto_generated|pll1|clk[0]  ; U1|altpll_component|auto_generated|pll1|clk[0]  ; > 2147483647 ; 0        ; 0        ; 0            ;
; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[0]  ; 2529         ; 0        ; 0        ; 0            ;
; U1|altpll_component|auto_generated|pll1|clk[0]  ; U1|altpll_component|auto_generated|pll1|clk[1]  ; 165          ; 4        ; 0        ; 0            ;
; U1|altpll_component|auto_generated|pll1|clk[1]  ; U1|altpll_component|auto_generated|pll1|clk[1]  ; 75           ; 0        ; 0        ; 0            ;
; a_i[0]                                          ; U1|altpll_component|auto_generated|pll1|clk[2]  ; 0            ; 6        ; 1        ; 9            ;
; U1|altpll_component|auto_generated|pll1|clk[2]  ; U1|altpll_component|auto_generated|pll1|clk[2]  ; 21           ; 55       ; 94       ; 696          ;
; U18|altpll_component|auto_generated|pll1|clk[2] ; U1|altpll_component|auto_generated|pll1|clk[2]  ; 19           ; 0        ; 21       ; 0            ;
; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0            ; 0        ; 30       ; 30           ;
; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0            ; 0        ; 1418     ; 0            ;
; U1|altpll_component|auto_generated|pll1|clk[0]  ; U18|altpll_component|auto_generated|pll1|clk[0] ; 10           ; 0        ; 0        ; 0            ;
; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 1            ; 10195976 ; 515      ; > 2147483647 ;
; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0            ; 0        ; 1087     ; 0            ;
; a_i[0]                                          ; U18|altpll_component|auto_generated|pll1|clk[2] ; 56           ; 296      ; 0        ; 0            ;
; CLK_50MHZ                                       ; U18|altpll_component|auto_generated|pll1|clk[2] ; 60           ; 0        ; 0        ; 0            ;
; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 1427         ; 0        ; 0        ; 0            ;
+-------------------------------------------------+-------------------------------------------------+--------------+----------+----------+--------------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                            ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; From Clock                                      ; To Clock                                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]                                          ; 0        ; 0        ; 176      ; 0        ;
; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ                                       ; 84       ; 0        ; 1        ; 0        ;
; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0        ; 249      ; 0        ; 0        ;
; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 9        ; 0        ; 0        ; 0        ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                             ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; From Clock                                      ; To Clock                                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
; U18|altpll_component|auto_generated|pll1|clk[2] ; a_i[0]                                          ; 0        ; 0        ; 176      ; 0        ;
; U18|altpll_component|auto_generated|pll1|clk[2] ; CLK_50MHZ                                       ; 84       ; 0        ; 1        ; 0        ;
; U18|altpll_component|auto_generated|pll1|clk[0] ; U18|altpll_component|auto_generated|pll1|clk[0] ; 0        ; 249      ; 0        ; 0        ;
; U18|altpll_component|auto_generated|pll1|clk[2] ; U18|altpll_component|auto_generated|pll1|clk[2] ; 9        ; 0        ; 0        ; 0        ;
+-------------------------------------------------+-------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 41    ; 41   ;
; Unconstrained Input Port Paths  ; 110   ; 110  ;
; Unconstrained Output Ports      ; 47    ; 47   ;
; Unconstrained Output Port Paths ; 496   ; 496  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Dec 24 16:41:28 2025
Info: Command: quartus_sta divgmx_ep4ce10e22c8n -c divgmx_ep4ce10e22c8n
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 176 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'divgmx_ep4ce10e22c8n.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLK_50MHZ CLK_50MHZ
    Info (332110): create_generated_clock -source {U1|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 125 -multiply_by 63 -duty_cycle 50.00 -name {U1|altpll_component|auto_generated|pll1|clk[0]} {U1|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {U1|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 25 -multiply_by 63 -duty_cycle 50.00 -name {U1|altpll_component|auto_generated|pll1|clk[1]} {U1|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {U1|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 25 -multiply_by 42 -duty_cycle 50.00 -name {U1|altpll_component|auto_generated|pll1|clk[2]} {U1|altpll_component|auto_generated|pll1|clk[2]}
    Info (332110): create_generated_clock -source {U18|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 5 -multiply_by 4 -duty_cycle 50.00 -name {U18|altpll_component|auto_generated|pll1|clk[0]} {U18|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {U18|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 25 -multiply_by 56 -duty_cycle 50.00 -name {U18|altpll_component|auto_generated|pll1|clk[2]} {U18|altpll_component|auto_generated|pll1|clk[2]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name a_i[0] a_i[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -45.660
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -45.660     -1270.363 U1|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -9.275      -721.027 U18|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):    -9.000       -88.952 U1|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):    -7.936     -1400.549 U18|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -3.095       -82.233 a_i[0] 
    Info (332119):    -0.905       -13.368 CLK_50MHZ 
    Info (332119):     3.089         0.000 U1|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case hold slack is -3.089
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.089      -264.335 a_i[0] 
    Info (332119):    -0.228        -0.228 U18|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -0.116        -0.227 U1|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.329         0.000 CLK_50MHZ 
    Info (332119):     0.403         0.000 U1|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):     0.434         0.000 U18|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):     0.452         0.000 U1|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is -3.356
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.356      -129.870 a_i[0] 
    Info (332119):    -1.359       -86.502 CLK_50MHZ 
    Info (332119):     1.387         0.000 U18|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     3.651         0.000 U18|altpll_component|auto_generated|pll1|clk[2] 
Info (332146): Worst-case removal slack is -2.982
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.982      -225.766 a_i[0] 
    Info (332119):    -0.366        -0.366 CLK_50MHZ 
    Info (332119):     2.103         0.000 U18|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):    17.090         0.000 U18|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 0.088
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.088         0.000 a_i[0] 
    Info (332119):     3.684         0.000 U1|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     4.160         0.000 U18|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):     5.649         0.000 U1|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):     9.681         0.000 CLK_50MHZ 
    Info (332119):    12.187         0.000 U18|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    19.532         0.000 U1|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -38.142
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -38.142     -1094.179 U1|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -8.425      -650.788 U18|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):    -8.043       -78.480 U1|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):    -6.760     -1269.997 U18|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -3.305      -124.824 a_i[0] 
    Info (332119):    -0.902       -13.416 CLK_50MHZ 
    Info (332119):     3.274         0.000 U1|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case hold slack is -2.682
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.682      -221.769 a_i[0] 
    Info (332119):    -0.118        -0.118 U18|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -0.079        -0.120 U1|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.273         0.000 U1|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):     0.328         0.000 CLK_50MHZ 
    Info (332119):     0.384         0.000 U18|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):     0.400         0.000 U1|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is -3.485
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.485      -171.498 a_i[0] 
    Info (332119):    -1.327       -85.572 CLK_50MHZ 
    Info (332119):     1.938         0.000 U18|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     3.930         0.000 U18|altpll_component|auto_generated|pll1|clk[2] 
Info (332146): Worst-case removal slack is -2.590
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.590      -188.732 a_i[0] 
    Info (332119):    -0.317        -0.317 CLK_50MHZ 
    Info (332119):     1.881         0.000 U18|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):    16.671         0.000 U18|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is -0.266
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.266       -16.778 a_i[0] 
    Info (332119):     3.682         0.000 U1|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     4.124         0.000 U18|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):     5.613         0.000 U1|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):     9.705         0.000 CLK_50MHZ 
    Info (332119):    12.165         0.000 U18|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    19.503         0.000 U1|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.232
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.232      -436.477 U1|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -4.523      -352.621 U18|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):    -4.431       -43.726 U1|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):    -1.832      -263.425 U18|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -1.245       -16.445 a_i[0] 
    Info (332119):    -0.150        -1.960 CLK_50MHZ 
    Info (332119):     3.586         0.000 U1|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case hold slack is -1.664
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.664      -177.656 a_i[0] 
    Info (332119):    -0.358        -0.358 U18|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -0.091        -0.260 U1|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    -0.036        -0.288 CLK_50MHZ 
    Info (332119):     0.172         0.000 U18|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):     0.177         0.000 U1|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.178         0.000 U1|altpll_component|auto_generated|pll1|clk[2] 
Info (332146): Worst-case recovery slack is -1.352
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.352       -31.435 a_i[0] 
    Info (332119):    -0.471       -23.965 CLK_50MHZ 
    Info (332119):     6.513         0.000 U18|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):     7.515         0.000 U18|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is -1.608
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.608      -161.552 a_i[0] 
    Info (332119):    -0.833        -1.819 CLK_50MHZ 
    Info (332119):     0.900         0.000 U18|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):    14.515         0.000 U18|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 0.093
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.093         0.000 a_i[0] 
    Info (332119):     3.766         0.000 U1|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     4.197         0.000 U18|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):     5.679         0.000 U1|altpll_component|auto_generated|pll1|clk[2] 
    Info (332119):     9.223         0.000 CLK_50MHZ 
    Info (332119):    12.228         0.000 U18|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    19.574         0.000 U1|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4679 megabytes
    Info: Processing ended: Wed Dec 24 16:41:45 2025
    Info: Elapsed time: 00:00:17
    Info: Total CPU time (on all processors): 00:00:17


