DMA_DEV_TO_MEM,VAR_0
DMA_MEM_TO_DEV,VAR_1
EINVAL,VAR_2
MMP_AUD_TDMA,VAR_3
PXA910_SQU,VAR_4
TDCR,VAR_5
TDCR_BURSTSZ_128B,VAR_6
TDCR_BURSTSZ_16B,VAR_7
TDCR_BURSTSZ_32B,VAR_8
TDCR_BURSTSZ_4B,VAR_9
TDCR_BURSTSZ_64B,VAR_10
TDCR_BURSTSZ_8B,VAR_11
TDCR_BURSTSZ_SQU_16B,VAR_12
TDCR_BURSTSZ_SQU_1B,VAR_13
TDCR_BURSTSZ_SQU_2B,VAR_14
TDCR_BURSTSZ_SQU_32B,VAR_15
TDCR_BURSTSZ_SQU_4B,VAR_16
TDCR_BURSTSZ_SQU_8B,VAR_17
TDCR_DSTDIR_ADDR_HOLD,VAR_18
TDCR_DSTDIR_ADDR_INC,VAR_19
TDCR_PACKMOD,VAR_20
TDCR_SRCDIR_ADDR_HOLD,VAR_21
TDCR_SRCDIR_ADDR_INC,VAR_22
TDCR_SSPMOD,VAR_23
TDCR_SSZ_16_BITS,VAR_24
TDCR_SSZ_32_BITS,VAR_25
TDCR_SSZ_8_BITS,VAR_26
dev_err,FUNC_0
mmp_tdma_disable_chan,FUNC_1
to_mmp_tdma_chan,FUNC_2
writel,FUNC_3
mmp_tdma_config_chan,FUNC_4
chan,VAR_27
tdmac,VAR_28
tdcr,VAR_29
