//
// Generated by NVIDIA NVVM Compiler
//
// Compiler Build ID: CL-23083092
// Cuda compilation tools, release 9.1, V9.1.85
// Based on LLVM 3.4svn
//

.version 6.1
.target sm_30
.address_size 64

	// .globl	adddmibulk

.visible .entry adddmibulk(
	.param .u64 adddmibulk_param_0,
	.param .u64 adddmibulk_param_1,
	.param .u64 adddmibulk_param_2,
	.param .u64 adddmibulk_param_3,
	.param .u64 adddmibulk_param_4,
	.param .u64 adddmibulk_param_5,
	.param .u64 adddmibulk_param_6,
	.param .f32 adddmibulk_param_7,
	.param .u64 adddmibulk_param_8,
	.param .u64 adddmibulk_param_9,
	.param .u64 adddmibulk_param_10,
	.param .f32 adddmibulk_param_11,
	.param .f32 adddmibulk_param_12,
	.param .f32 adddmibulk_param_13,
	.param .u32 adddmibulk_param_14,
	.param .u32 adddmibulk_param_15,
	.param .u32 adddmibulk_param_16,
	.param .u8 adddmibulk_param_17
)
{
	.reg .pred 	%p<52>;
	.reg .b16 	%rs<47>;
	.reg .f32 	%f<257>;
	.reg .b32 	%r<238>;
	.reg .b64 	%rd<121>;


	ld.param.u64 	%rd1, [adddmibulk_param_0];
	ld.param.u64 	%rd2, [adddmibulk_param_1];
	ld.param.u64 	%rd3, [adddmibulk_param_2];
	ld.param.u64 	%rd4, [adddmibulk_param_3];
	ld.param.u64 	%rd5, [adddmibulk_param_4];
	ld.param.u64 	%rd6, [adddmibulk_param_5];
	ld.param.u64 	%rd7, [adddmibulk_param_6];
	ld.param.f32 	%f255, [adddmibulk_param_7];
	ld.param.u64 	%rd8, [adddmibulk_param_8];
	ld.param.u64 	%rd9, [adddmibulk_param_9];
	ld.param.u64 	%rd10, [adddmibulk_param_10];
	ld.param.f32 	%f75, [adddmibulk_param_11];
	ld.param.f32 	%f76, [adddmibulk_param_12];
	ld.param.f32 	%f77, [adddmibulk_param_13];
	ld.param.u32 	%r34, [adddmibulk_param_14];
	ld.param.u32 	%r35, [adddmibulk_param_15];
	ld.param.u32 	%r36, [adddmibulk_param_16];
	ld.param.u8 	%rs16, [adddmibulk_param_17];
	mov.u32 	%r37, %ntid.x;
	mov.u32 	%r38, %ctaid.x;
	mov.u32 	%r39, %tid.x;
	mad.lo.s32 	%r1, %r37, %r38, %r39;
	mov.u32 	%r40, %ntid.y;
	mov.u32 	%r41, %ctaid.y;
	mov.u32 	%r42, %tid.y;
	mad.lo.s32 	%r2, %r40, %r41, %r42;
	mov.u32 	%r43, %ntid.z;
	mov.u32 	%r44, %ctaid.z;
	mov.u32 	%r45, %tid.z;
	mad.lo.s32 	%r3, %r43, %r44, %r45;
	setp.ge.s32	%p1, %r2, %r35;
	setp.ge.s32	%p2, %r1, %r34;
	or.pred  	%p3, %p1, %p2;
	setp.ge.s32	%p4, %r3, %r36;
	or.pred  	%p5, %p3, %p4;
	@%p5 bra 	BB0_51;

	cvta.to.global.u64 	%rd11, %rd10;
	cvta.to.global.u64 	%rd12, %rd6;
	cvta.to.global.u64 	%rd13, %rd5;
	cvta.to.global.u64 	%rd14, %rd4;
	mad.lo.s32 	%r46, %r3, %r35, %r2;
	mad.lo.s32 	%r47, %r46, %r34, %r1;
	mul.wide.s32 	%rd15, %r47, 4;
	add.s64 	%rd16, %rd14, %rd15;
	cvt.s64.s32	%rd17, %r47;
	add.s64 	%rd18, %rd13, %rd15;
	add.s64 	%rd19, %rd12, %rd15;
	add.s64 	%rd20, %rd11, %rd17;
	ld.global.u8 	%rs1, [%rd20];
	ld.global.f32 	%f1, [%rd16];
	ld.global.f32 	%f2, [%rd18];
	mul.f32 	%f78, %f2, %f2;
	fma.rn.f32 	%f79, %f1, %f1, %f78;
	ld.global.f32 	%f3, [%rd19];
	fma.rn.f32 	%f80, %f3, %f3, %f79;
	setp.eq.f32	%p6, %f80, 0f00000000;
	@%p6 bra 	BB0_51;

	and.b16  	%rs17, %rs16, 1;
	setp.eq.b16	%p7, %rs17, 1;
	add.s32 	%r4, %r1, -1;
	@!%p7 bra 	BB0_4;
	bra.uni 	BB0_3;

BB0_3:
	rem.s32 	%r52, %r4, %r34;
	add.s32 	%r53, %r52, %r34;
	rem.s32 	%r232, %r53, %r34;
	bra.uni 	BB0_5;

BB0_4:
	mov.u32 	%r54, 0;
	max.s32 	%r232, %r4, %r54;

BB0_5:
	mad.lo.s32 	%r8, %r46, %r34, %r232;
	setp.eq.b16	%p8, %rs17, 1;
	setp.gt.s32	%p9, %r4, -1;
	or.pred  	%p10, %p9, %p8;
	mov.f32 	%f234, 0f00000000;
	mov.f32 	%f235, %f234;
	mov.f32 	%f236, %f234;
	@!%p10 bra 	BB0_7;
	bra.uni 	BB0_6;

BB0_6:
	mul.wide.s32 	%rd22, %r8, 4;
	add.s64 	%rd23, %rd14, %rd22;
	ld.global.f32 	%f234, [%rd23];
	add.s64 	%rd25, %rd13, %rd22;
	ld.global.f32 	%f235, [%rd25];
	add.s64 	%rd27, %rd12, %rd22;
	ld.global.f32 	%f236, [%rd27];

BB0_7:
	mul.f32 	%f84, %f235, %f235;
	fma.rn.f32 	%f85, %f234, %f234, %f84;
	fma.rn.f32 	%f10, %f236, %f236, %f85;
	setp.eq.f32	%p11, %f10, 0f00000000;
	mov.u16 	%rs41, %rs1;
	@%p11 bra 	BB0_9;

	cvt.s64.s32	%rd29, %r8;
	add.s64 	%rd30, %rd11, %rd29;
	ld.global.u8 	%rs41, [%rd30];

BB0_9:
	setp.eq.b16	%p12, %rs17, 1;
	cvt.u32.u16	%r64, %rs1;
	and.b32  	%r65, %r64, 255;
	setp.gt.u16	%p13, %rs41, %rs1;
	cvt.u32.u16	%r66, %rs41;
	and.b32  	%r67, %r66, 255;
	selp.b32	%r68, %r65, %r67, %p13;
	selp.b32	%r69, %r67, %r65, %p13;
	add.s32 	%r70, %r69, 1;
	mul.lo.s32 	%r71, %r70, %r69;
	shr.u32 	%r72, %r71, 1;
	add.s32 	%r73, %r72, %r68;
	cvta.to.global.u64 	%rd31, %rd8;
	mul.wide.s32 	%rd32, %r73, 4;
	add.s64 	%rd33, %rd31, %rd32;
	cvta.to.global.u64 	%rd34, %rd9;
	add.s64 	%rd35, %rd34, %rd32;
	ld.global.f32 	%f86, [%rd33];
	add.f32 	%f87, %f86, %f86;
	ld.global.f32 	%f88, [%rd35];
	div.rn.f32 	%f89, %f88, %f87;
	mul.f32 	%f90, %f89, %f75;
	fma.rn.f32 	%f91, %f3, %f90, %f2;
	mul.f32 	%f92, %f2, %f90;
	sub.f32 	%f93, %f3, %f92;
	selp.f32	%f94, %f1, %f234, %p11;
	selp.f32	%f95, %f91, %f235, %p11;
	selp.f32	%f96, %f93, %f236, %p11;
	mul.f32 	%f11, %f75, %f75;
	div.rn.f32 	%f97, %f87, %f11;
	sub.f32 	%f98, %f94, %f1;
	sub.f32 	%f99, %f95, %f2;
	sub.f32 	%f100, %f96, %f3;
	fma.rn.f32 	%f12, %f98, %f97, 0f00000000;
	fma.rn.f32 	%f101, %f97, %f99, 0f00000000;
	fma.rn.f32 	%f102, %f97, %f100, 0f00000000;
	div.rn.f32 	%f103, %f88, %f75;
	mul.f32 	%f104, %f103, %f96;
	sub.f32 	%f13, %f101, %f104;
	fma.rn.f32 	%f14, %f103, %f95, %f102;
	add.s32 	%r9, %r1, 1;
	@!%p12 bra 	BB0_11;
	bra.uni 	BB0_10;

BB0_10:
	rem.s32 	%r78, %r9, %r34;
	add.s32 	%r79, %r78, %r34;
	rem.s32 	%r233, %r79, %r34;
	bra.uni 	BB0_12;

BB0_11:
	add.s32 	%r80, %r34, -1;
	min.s32 	%r233, %r9, %r80;

BB0_12:
	setp.eq.b16	%p15, %rs17, 1;
	mad.lo.s32 	%r13, %r46, %r34, %r233;
	setp.lt.s32	%p16, %r9, %r34;
	or.pred  	%p17, %p16, %p15;
	mov.f32 	%f237, 0f00000000;
	mov.f32 	%f238, %f237;
	mov.f32 	%f239, %f237;
	@!%p17 bra 	BB0_14;
	bra.uni 	BB0_13;

BB0_13:
	mul.wide.s32 	%rd37, %r13, 4;
	add.s64 	%rd38, %rd14, %rd37;
	ld.global.f32 	%f237, [%rd38];
	add.s64 	%rd40, %rd13, %rd37;
	ld.global.f32 	%f238, [%rd40];
	add.s64 	%rd42, %rd12, %rd37;
	ld.global.f32 	%f239, [%rd42];

BB0_14:
	mul.f32 	%f108, %f238, %f238;
	fma.rn.f32 	%f109, %f237, %f237, %f108;
	fma.rn.f32 	%f21, %f239, %f239, %f109;
	setp.eq.f32	%p18, %f21, 0f00000000;
	mov.u16 	%rs42, %rs1;
	@%p18 bra 	BB0_16;

	cvt.s64.s32	%rd44, %r13;
	add.s64 	%rd45, %rd11, %rd44;
	ld.global.u8 	%rs42, [%rd45];

BB0_16:
	ld.param.f32 	%f233, [adddmibulk_param_11];
	ld.param.u8 	%rs39, [adddmibulk_param_17];
	setp.gt.u16	%p19, %rs42, %rs1;
	cvt.u32.u16	%r92, %rs42;
	and.b32  	%r93, %r92, 255;
	selp.b32	%r94, %r65, %r93, %p19;
	selp.b32	%r95, %r93, %r65, %p19;
	add.s32 	%r96, %r95, 1;
	mul.lo.s32 	%r97, %r96, %r95;
	shr.u32 	%r98, %r97, 1;
	add.s32 	%r99, %r98, %r94;
	mul.wide.s32 	%rd47, %r99, 4;
	add.s64 	%rd48, %rd31, %rd47;
	add.s64 	%rd50, %rd34, %rd47;
	ld.global.f32 	%f110, [%rd48];
	add.f32 	%f111, %f110, %f110;
	ld.global.f32 	%f112, [%rd50];
	div.rn.f32 	%f113, %f112, %f111;
	mul.f32 	%f114, %f113, %f233;
	mul.f32 	%f115, %f3, %f114;
	sub.f32 	%f116, %f2, %f115;
	fma.rn.f32 	%f117, %f2, %f114, %f3;
	selp.f32	%f118, %f1, %f237, %p18;
	selp.f32	%f119, %f116, %f238, %p18;
	selp.f32	%f120, %f117, %f239, %p18;
	div.rn.f32 	%f121, %f111, %f11;
	sub.f32 	%f122, %f118, %f1;
	sub.f32 	%f123, %f119, %f2;
	sub.f32 	%f124, %f120, %f3;
	fma.rn.f32 	%f22, %f122, %f121, %f12;
	fma.rn.f32 	%f125, %f121, %f123, %f13;
	fma.rn.f32 	%f126, %f121, %f124, %f14;
	div.rn.f32 	%f127, %f112, %f233;
	fma.rn.f32 	%f23, %f127, %f120, %f125;
	mul.f32 	%f128, %f127, %f119;
	sub.f32 	%f24, %f126, %f128;
	and.b16  	%rs6, %rs39, 2;
	setp.eq.s16	%p21, %rs6, 0;
	add.s32 	%r14, %r2, -1;
	@%p21 bra 	BB0_18;

	rem.s32 	%r104, %r14, %r35;
	add.s32 	%r105, %r104, %r35;
	rem.s32 	%r234, %r105, %r35;
	bra.uni 	BB0_19;

BB0_18:
	mov.u32 	%r106, 0;
	max.s32 	%r234, %r14, %r106;

BB0_19:
	mad.lo.s32 	%r111, %r3, %r35, %r234;
	mad.lo.s32 	%r18, %r111, %r34, %r1;
	setp.lt.s32	%p23, %r14, 0;
	mov.f32 	%f240, 0f00000000;
	and.pred  	%p24, %p23, %p21;
	mov.f32 	%f241, %f240;
	mov.f32 	%f242, %f240;
	@%p24 bra 	BB0_21;

	mul.wide.s32 	%rd52, %r18, 4;
	add.s64 	%rd53, %rd14, %rd52;
	ld.global.f32 	%f240, [%rd53];
	add.s64 	%rd55, %rd13, %rd52;
	ld.global.f32 	%f241, [%rd55];
	add.s64 	%rd57, %rd12, %rd52;
	ld.global.f32 	%f242, [%rd57];

BB0_21:
	mul.f32 	%f132, %f241, %f241;
	fma.rn.f32 	%f133, %f240, %f240, %f132;
	fma.rn.f32 	%f31, %f242, %f242, %f133;
	setp.eq.f32	%p25, %f31, 0f00000000;
	mov.u16 	%rs43, %rs1;
	@%p25 bra 	BB0_23;

	cvt.s64.s32	%rd59, %r18;
	add.s64 	%rd60, %rd11, %rd59;
	ld.global.u8 	%rs43, [%rd60];

BB0_23:
	setp.gt.u16	%p26, %rs43, %rs1;
	cvt.u32.u16	%r118, %rs43;
	and.b32  	%r119, %r118, 255;
	selp.b32	%r120, %r65, %r119, %p26;
	selp.b32	%r121, %r119, %r65, %p26;
	add.s32 	%r122, %r121, 1;
	mul.lo.s32 	%r123, %r122, %r121;
	shr.u32 	%r124, %r123, 1;
	add.s32 	%r125, %r124, %r120;
	mul.wide.s32 	%rd62, %r125, 4;
	add.s64 	%rd63, %rd31, %rd62;
	add.s64 	%rd65, %rd34, %rd62;
	ld.global.f32 	%f134, [%rd63];
	add.f32 	%f135, %f134, %f134;
	ld.global.f32 	%f136, [%rd65];
	div.rn.f32 	%f137, %f136, %f135;
	mul.f32 	%f138, %f137, %f76;
	mul.f32 	%f139, %f3, %f138;
	sub.f32 	%f140, %f1, %f139;
	fma.rn.f32 	%f141, %f1, %f138, %f3;
	selp.f32	%f142, %f140, %f240, %p25;
	selp.f32	%f143, %f2, %f241, %p25;
	selp.f32	%f144, %f141, %f242, %p25;
	mul.f32 	%f32, %f76, %f76;
	div.rn.f32 	%f145, %f135, %f32;
	sub.f32 	%f146, %f142, %f1;
	sub.f32 	%f147, %f143, %f2;
	sub.f32 	%f148, %f144, %f3;
	fma.rn.f32 	%f149, %f145, %f146, %f22;
	fma.rn.f32 	%f33, %f147, %f145, %f23;
	fma.rn.f32 	%f150, %f145, %f148, %f24;
	div.rn.f32 	%f151, %f136, %f76;
	fma.rn.f32 	%f34, %f151, %f144, %f149;
	mul.f32 	%f152, %f151, %f142;
	sub.f32 	%f35, %f150, %f152;
	add.s32 	%r19, %r2, 1;
	@%p21 bra 	BB0_25;

	rem.s32 	%r130, %r19, %r35;
	add.s32 	%r131, %r130, %r35;
	rem.s32 	%r235, %r131, %r35;
	bra.uni 	BB0_26;

BB0_25:
	add.s32 	%r132, %r35, -1;
	min.s32 	%r235, %r19, %r132;

BB0_26:
	mad.lo.s32 	%r137, %r3, %r35, %r235;
	mad.lo.s32 	%r23, %r137, %r34, %r1;
	setp.ge.s32	%p29, %r19, %r35;
	mov.f32 	%f243, 0f00000000;
	and.pred  	%p31, %p29, %p21;
	mov.f32 	%f244, %f243;
	mov.f32 	%f245, %f243;
	@%p31 bra 	BB0_28;

	mul.wide.s32 	%rd67, %r23, 4;
	add.s64 	%rd68, %rd14, %rd67;
	ld.global.f32 	%f243, [%rd68];
	add.s64 	%rd70, %rd13, %rd67;
	ld.global.f32 	%f244, [%rd70];
	add.s64 	%rd72, %rd12, %rd67;
	ld.global.f32 	%f245, [%rd72];

BB0_28:
	mul.f32 	%f156, %f244, %f244;
	fma.rn.f32 	%f157, %f243, %f243, %f156;
	fma.rn.f32 	%f42, %f245, %f245, %f157;
	setp.eq.f32	%p32, %f42, 0f00000000;
	mov.u16 	%rs44, %rs1;
	@%p32 bra 	BB0_30;

	cvt.s64.s32	%rd74, %r23;
	add.s64 	%rd75, %rd11, %rd74;
	ld.global.u8 	%rs44, [%rd75];

BB0_30:
	setp.gt.u16	%p33, %rs44, %rs1;
	cvt.u32.u16	%r144, %rs44;
	and.b32  	%r145, %r144, 255;
	selp.b32	%r146, %r65, %r145, %p33;
	selp.b32	%r147, %r145, %r65, %p33;
	add.s32 	%r148, %r147, 1;
	mul.lo.s32 	%r149, %r148, %r147;
	shr.u32 	%r150, %r149, 1;
	add.s32 	%r151, %r150, %r146;
	mul.wide.s32 	%rd77, %r151, 4;
	add.s64 	%rd78, %rd31, %rd77;
	add.s64 	%rd80, %rd34, %rd77;
	ld.global.f32 	%f158, [%rd78];
	add.f32 	%f159, %f158, %f158;
	ld.global.f32 	%f160, [%rd80];
	div.rn.f32 	%f161, %f160, %f159;
	mul.f32 	%f162, %f161, %f76;
	fma.rn.f32 	%f163, %f3, %f162, %f1;
	mul.f32 	%f164, %f1, %f162;
	sub.f32 	%f165, %f3, %f164;
	selp.f32	%f166, %f163, %f243, %p32;
	selp.f32	%f167, %f2, %f244, %p32;
	selp.f32	%f168, %f165, %f245, %p32;
	div.rn.f32 	%f169, %f159, %f32;
	sub.f32 	%f170, %f166, %f1;
	sub.f32 	%f171, %f167, %f2;
	sub.f32 	%f172, %f168, %f3;
	fma.rn.f32 	%f173, %f169, %f170, %f34;
	fma.rn.f32 	%f253, %f171, %f169, %f33;
	fma.rn.f32 	%f174, %f169, %f172, %f35;
	div.rn.f32 	%f175, %f160, %f76;
	mul.f32 	%f176, %f175, %f168;
	sub.f32 	%f252, %f173, %f176;
	fma.rn.f32 	%f254, %f175, %f166, %f174;
	setp.eq.s32	%p35, %r36, 1;
	@%p35 bra 	BB0_46;

	ld.param.u8 	%rs40, [adddmibulk_param_17];
	and.b16  	%rs11, %rs40, 4;
	setp.eq.s16	%p36, %rs11, 0;
	add.s32 	%r24, %r3, -1;
	@%p36 bra 	BB0_33;

	rem.s32 	%r156, %r24, %r36;
	add.s32 	%r157, %r156, %r36;
	rem.s32 	%r236, %r157, %r36;
	bra.uni 	BB0_34;

BB0_33:
	mov.u32 	%r158, 0;
	max.s32 	%r236, %r24, %r158;

BB0_34:
	mad.lo.s32 	%r163, %r236, %r35, %r2;
	mad.lo.s32 	%r28, %r163, %r34, %r1;
	setp.lt.s32	%p38, %r24, 0;
	mov.f32 	%f246, 0f00000000;
	and.pred  	%p39, %p38, %p36;
	mov.f32 	%f247, %f246;
	mov.f32 	%f248, %f246;
	@%p39 bra 	BB0_36;

	mul.wide.s32 	%rd82, %r28, 4;
	add.s64 	%rd83, %rd14, %rd82;
	ld.global.f32 	%f246, [%rd83];
	add.s64 	%rd85, %rd13, %rd82;
	ld.global.f32 	%f247, [%rd85];
	add.s64 	%rd87, %rd12, %rd82;
	ld.global.f32 	%f248, [%rd87];

BB0_36:
	mul.f32 	%f180, %f247, %f247;
	fma.rn.f32 	%f181, %f246, %f246, %f180;
	fma.rn.f32 	%f52, %f248, %f248, %f181;
	setp.eq.f32	%p40, %f52, 0f00000000;
	mov.u16 	%rs45, %rs1;
	@%p40 bra 	BB0_38;

	cvt.s64.s32	%rd89, %r28;
	add.s64 	%rd90, %rd11, %rd89;
	ld.global.u8 	%rs45, [%rd90];

BB0_38:
	setp.gt.u16	%p41, %rs45, %rs1;
	cvt.u32.u16	%r170, %rs45;
	and.b32  	%r171, %r170, 255;
	selp.b32	%r172, %r65, %r171, %p41;
	selp.b32	%r173, %r171, %r65, %p41;
	add.s32 	%r174, %r173, 1;
	mul.lo.s32 	%r175, %r174, %r173;
	shr.u32 	%r176, %r175, 1;
	add.s32 	%r177, %r176, %r172;
	mul.wide.s32 	%rd92, %r177, 4;
	add.s64 	%rd93, %rd31, %rd92;
	add.s64 	%rd95, %rd34, %rd92;
	ld.global.f32 	%f182, [%rd93];
	add.f32 	%f183, %f182, %f182;
	ld.global.f32 	%f184, [%rd95];
	div.rn.f32 	%f185, %f184, %f183;
	mul.f32 	%f186, %f185, %f77;
	fma.rn.f32 	%f187, %f2, %f186, %f1;
	mul.f32 	%f188, %f1, %f186;
	sub.f32 	%f189, %f2, %f188;
	selp.f32	%f190, %f187, %f246, %p40;
	selp.f32	%f191, %f189, %f247, %p40;
	selp.f32	%f192, %f3, %f248, %p40;
	mul.f32 	%f53, %f77, %f77;
	div.rn.f32 	%f193, %f183, %f53;
	sub.f32 	%f194, %f190, %f1;
	sub.f32 	%f195, %f191, %f2;
	sub.f32 	%f196, %f192, %f3;
	fma.rn.f32 	%f197, %f193, %f194, %f252;
	fma.rn.f32 	%f198, %f193, %f195, %f253;
	fma.rn.f32 	%f54, %f196, %f193, %f254;
	div.rn.f32 	%f199, %f184, %f77;
	mul.f32 	%f200, %f199, %f191;
	sub.f32 	%f55, %f197, %f200;
	fma.rn.f32 	%f56, %f199, %f190, %f198;
	add.s32 	%r29, %r3, 1;
	@%p36 bra 	BB0_40;

	rem.s32 	%r182, %r29, %r36;
	add.s32 	%r183, %r182, %r36;
	rem.s32 	%r237, %r183, %r36;
	bra.uni 	BB0_41;

BB0_40:
	add.s32 	%r184, %r36, -1;
	min.s32 	%r237, %r29, %r184;

BB0_41:
	mad.lo.s32 	%r189, %r237, %r35, %r2;
	mad.lo.s32 	%r33, %r189, %r34, %r1;
	setp.ge.s32	%p44, %r29, %r36;
	mov.f32 	%f249, 0f00000000;
	and.pred  	%p46, %p44, %p36;
	mov.f32 	%f250, %f249;
	mov.f32 	%f251, %f249;
	@%p46 bra 	BB0_43;

	mul.wide.s32 	%rd97, %r33, 4;
	add.s64 	%rd98, %rd14, %rd97;
	ld.global.f32 	%f251, [%rd98];
	add.s64 	%rd100, %rd13, %rd97;
	ld.global.f32 	%f250, [%rd100];
	add.s64 	%rd102, %rd12, %rd97;
	ld.global.f32 	%f249, [%rd102];

BB0_43:
	mul.f32 	%f204, %f251, %f251;
	fma.rn.f32 	%f205, %f250, %f250, %f204;
	fma.rn.f32 	%f63, %f249, %f249, %f205;
	setp.eq.f32	%p47, %f63, 0f00000000;
	mov.u16 	%rs46, %rs1;
	@%p47 bra 	BB0_45;

	cvt.s64.s32	%rd104, %r33;
	add.s64 	%rd105, %rd11, %rd104;
	ld.global.u8 	%rs46, [%rd105];

BB0_45:
	setp.gt.u16	%p48, %rs46, %rs1;
	cvt.u32.u16	%r196, %rs46;
	and.b32  	%r197, %r196, 255;
	selp.b32	%r198, %r65, %r197, %p48;
	selp.b32	%r199, %r197, %r65, %p48;
	add.s32 	%r200, %r199, 1;
	mul.lo.s32 	%r201, %r200, %r199;
	shr.u32 	%r202, %r201, 1;
	add.s32 	%r203, %r202, %r198;
	mul.wide.s32 	%rd107, %r203, 4;
	add.s64 	%rd108, %rd31, %rd107;
	add.s64 	%rd110, %rd34, %rd107;
	ld.global.f32 	%f206, [%rd108];
	add.f32 	%f207, %f206, %f206;
	ld.global.f32 	%f208, [%rd110];
	div.rn.f32 	%f209, %f208, %f207;
	mul.f32 	%f210, %f209, %f77;
	mul.f32 	%f211, %f2, %f210;
	sub.f32 	%f212, %f1, %f211;
	fma.rn.f32 	%f213, %f1, %f210, %f2;
	selp.f32	%f214, %f3, %f249, %p47;
	selp.f32	%f215, %f213, %f250, %p47;
	selp.f32	%f216, %f212, %f251, %p47;
	div.rn.f32 	%f217, %f207, %f53;
	sub.f32 	%f218, %f216, %f1;
	sub.f32 	%f219, %f215, %f2;
	sub.f32 	%f220, %f214, %f3;
	fma.rn.f32 	%f221, %f217, %f218, %f55;
	fma.rn.f32 	%f222, %f217, %f219, %f56;
	fma.rn.f32 	%f254, %f220, %f217, %f54;
	div.rn.f32 	%f223, %f208, %f77;
	fma.rn.f32 	%f252, %f223, %f215, %f221;
	mul.f32 	%f224, %f223, %f216;
	sub.f32 	%f253, %f222, %f224;

BB0_46:
	setp.eq.s64	%p50, %rd7, 0;
	@%p50 bra 	BB0_48;

	cvta.to.global.u64 	%rd111, %rd7;
	add.s64 	%rd113, %rd111, %rd15;
	ld.global.f32 	%f225, [%rd113];
	mul.f32 	%f255, %f225, %f255;

BB0_48:
	setp.eq.f32	%p51, %f255, 0f00000000;
	mov.f32 	%f256, 0f00000000;
	@%p51 bra 	BB0_50;

	rcp.rn.f32 	%f256, %f255;

BB0_50:
	cvta.to.global.u64 	%rd114, %rd1;
	add.s64 	%rd116, %rd114, %rd15;
	ld.global.f32 	%f227, [%rd116];
	fma.rn.f32 	%f228, %f252, %f256, %f227;
	st.global.f32 	[%rd116], %f228;
	cvta.to.global.u64 	%rd117, %rd2;
	add.s64 	%rd118, %rd117, %rd15;
	ld.global.f32 	%f229, [%rd118];
	fma.rn.f32 	%f230, %f253, %f256, %f229;
	st.global.f32 	[%rd118], %f230;
	cvta.to.global.u64 	%rd119, %rd3;
	add.s64 	%rd120, %rd119, %rd15;
	ld.global.f32 	%f231, [%rd120];
	fma.rn.f32 	%f232, %f254, %f256, %f231;
	st.global.f32 	[%rd120], %f232;

BB0_51:
	ret;
}


