Timing Analyzer report for Image_Filter_Tool
Tue Feb  7 18:06:58 2023
Quartus Prime Version 21.1.1 Build 850 06/23/2022 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: '74161:clk_prsclr|f74161:sub|110'
 13. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 14. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 15. Slow 1200mV 85C Model Hold: '74161:clk_prsclr|f74161:sub|110'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: '74161:clk_prsclr|f74161:sub|110'
 24. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 25. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 26. Slow 1200mV 0C Model Hold: '74161:clk_prsclr|f74161:sub|110'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: '74161:clk_prsclr|f74161:sub|110'
 34. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 35. Fast 1200mV 0C Model Hold: '74161:clk_prsclr|f74161:sub|110'
 36. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 21.1.1 Build 850 06/23/2022 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; Image_Filter_Tool                                   ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.5%      ;
;     Processor 3            ;   0.4%      ;
;     Processor 4            ;   0.4%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; 74161:clk_prsclr|f74161:sub|110 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { 74161:clk_prsclr|f74161:sub|110 } ;
; CLOCK_50                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                        ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                             ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                                                          ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
; 415.97 MHz ; 415.97 MHz      ; 74161:clk_prsclr|f74161:sub|110 ;                                                               ;
; 596.3 MHz  ; 250.0 MHz       ; CLOCK_50                        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                      ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; 74161:clk_prsclr|f74161:sub|110 ; -1.404 ; -52.799       ;
; CLOCK_50                        ; -0.677 ; -0.684        ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                      ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; CLOCK_50                        ; 0.286 ; 0.000         ;
; 74161:clk_prsclr|f74161:sub|110 ; 0.343 ; 0.000         ;
+---------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary        ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; CLOCK_50                        ; -3.000 ; -7.000        ;
; 74161:clk_prsclr|f74161:sub|110 ; -1.000 ; -60.000       ;
+---------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: '74161:clk_prsclr|f74161:sub|110'                                                                                                  ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.404 ; uart_RX:RX|PRSCL[4] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.064     ; 2.335      ;
; -1.404 ; uart_RX:RX|PRSCL[4] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.064     ; 2.335      ;
; -1.404 ; uart_RX:RX|PRSCL[4] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.064     ; 2.335      ;
; -1.404 ; uart_RX:RX|PRSCL[4] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.064     ; 2.335      ;
; -1.404 ; uart_RX:RX|PRSCL[4] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.064     ; 2.335      ;
; -1.404 ; uart_RX:RX|PRSCL[4] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.064     ; 2.335      ;
; -1.404 ; uart_RX:RX|PRSCL[4] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.064     ; 2.335      ;
; -1.404 ; uart_RX:RX|PRSCL[4] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.064     ; 2.335      ;
; -1.361 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.063     ; 2.293      ;
; -1.361 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.063     ; 2.293      ;
; -1.361 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.063     ; 2.293      ;
; -1.361 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.063     ; 2.293      ;
; -1.361 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.063     ; 2.293      ;
; -1.361 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.063     ; 2.293      ;
; -1.361 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.063     ; 2.293      ;
; -1.361 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.063     ; 2.293      ;
; -1.353 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.063     ; 2.285      ;
; -1.353 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.063     ; 2.285      ;
; -1.353 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.063     ; 2.285      ;
; -1.353 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.063     ; 2.285      ;
; -1.353 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.063     ; 2.285      ;
; -1.353 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.063     ; 2.285      ;
; -1.353 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.063     ; 2.285      ;
; -1.353 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.063     ; 2.285      ;
; -1.276 ; uart_RX:RX|PRSCL[2] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.064     ; 2.207      ;
; -1.276 ; uart_RX:RX|PRSCL[2] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.064     ; 2.207      ;
; -1.276 ; uart_RX:RX|PRSCL[2] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.064     ; 2.207      ;
; -1.276 ; uart_RX:RX|PRSCL[2] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.064     ; 2.207      ;
; -1.276 ; uart_RX:RX|PRSCL[2] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.064     ; 2.207      ;
; -1.276 ; uart_RX:RX|PRSCL[2] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.064     ; 2.207      ;
; -1.276 ; uart_RX:RX|PRSCL[2] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.064     ; 2.207      ;
; -1.276 ; uart_RX:RX|PRSCL[2] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.064     ; 2.207      ;
; -1.264 ; uart_RX:RX|PRSCL[0] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.064     ; 2.195      ;
; -1.264 ; uart_RX:RX|PRSCL[0] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.064     ; 2.195      ;
; -1.264 ; uart_RX:RX|PRSCL[0] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.064     ; 2.195      ;
; -1.264 ; uart_RX:RX|PRSCL[0] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.064     ; 2.195      ;
; -1.264 ; uart_RX:RX|PRSCL[0] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.064     ; 2.195      ;
; -1.264 ; uart_RX:RX|PRSCL[0] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.064     ; 2.195      ;
; -1.264 ; uart_RX:RX|PRSCL[0] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.064     ; 2.195      ;
; -1.264 ; uart_RX:RX|PRSCL[0] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.064     ; 2.195      ;
; -1.232 ; uart_TX:TX|TX_FLG   ; uart_TX:TX|TX_LINE  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.062     ; 2.165      ;
; -1.232 ; uart_TX:TX|TX_FLG   ; uart_TX:TX|INDEX[3] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.062     ; 2.165      ;
; -1.232 ; uart_TX:TX|TX_FLG   ; uart_TX:TX|INDEX[0] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.062     ; 2.165      ;
; -1.232 ; uart_TX:TX|TX_FLG   ; uart_TX:TX|INDEX[1] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.062     ; 2.165      ;
; -1.232 ; uart_TX:TX|TX_FLG   ; uart_TX:TX|INDEX[2] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.062     ; 2.165      ;
; -1.218 ; uart_RX:RX|PRSCL[2] ; uart_RX:RX|INDEX[2] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.064     ; 2.149      ;
; -1.215 ; uart_RX:RX|PRSCL[2] ; uart_RX:RX|INDEX[1] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.064     ; 2.146      ;
; -1.213 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.063     ; 2.145      ;
; -1.213 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.063     ; 2.145      ;
; -1.213 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.063     ; 2.145      ;
; -1.213 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.063     ; 2.145      ;
; -1.213 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.063     ; 2.145      ;
; -1.213 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.063     ; 2.145      ;
; -1.213 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.063     ; 2.145      ;
; -1.213 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.063     ; 2.145      ;
; -1.211 ; uart_TX:TX|PRSCL[0] ; uart_TX:TX|TX_LINE  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.062     ; 2.144      ;
; -1.211 ; uart_TX:TX|PRSCL[0] ; uart_TX:TX|INDEX[3] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.062     ; 2.144      ;
; -1.211 ; uart_TX:TX|PRSCL[0] ; uart_TX:TX|INDEX[0] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.062     ; 2.144      ;
; -1.211 ; uart_TX:TX|PRSCL[0] ; uart_TX:TX|INDEX[1] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.062     ; 2.144      ;
; -1.211 ; uart_TX:TX|PRSCL[0] ; uart_TX:TX|INDEX[2] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.062     ; 2.144      ;
; -1.206 ; uart_RX:RX|PRSCL[0] ; uart_RX:RX|INDEX[2] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.064     ; 2.137      ;
; -1.203 ; uart_RX:RX|PRSCL[0] ; uart_RX:RX|INDEX[1] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.064     ; 2.134      ;
; -1.132 ; uart_TX:TX|INDEX[3] ; uart_TX:TX|TX_LINE  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.063     ; 2.064      ;
; -1.130 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.064     ; 2.061      ;
; -1.130 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.064     ; 2.061      ;
; -1.130 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.064     ; 2.061      ;
; -1.130 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.064     ; 2.061      ;
; -1.130 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.064     ; 2.061      ;
; -1.130 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.064     ; 2.061      ;
; -1.130 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.064     ; 2.061      ;
; -1.130 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.064     ; 2.061      ;
; -1.117 ; uart_TX:TX|INDEX[1] ; uart_TX:TX|TX_LINE  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.063     ; 2.049      ;
; -1.111 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|INDEX[2] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.063     ; 2.043      ;
; -1.111 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|INDEX[1] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.063     ; 2.043      ;
; -1.103 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|INDEX[2] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.063     ; 2.035      ;
; -1.103 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|INDEX[1] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.063     ; 2.035      ;
; -1.091 ; uart_TX:TX|PRSCL[3] ; uart_TX:TX|PRSCL[1] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.063     ; 2.023      ;
; -1.091 ; uart_TX:TX|PRSCL[3] ; uart_TX:TX|PRSCL[2] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.063     ; 2.023      ;
; -1.091 ; uart_TX:TX|PRSCL[3] ; uart_TX:TX|PRSCL[3] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.063     ; 2.023      ;
; -1.091 ; uart_TX:TX|PRSCL[3] ; uart_TX:TX|PRSCL[4] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.063     ; 2.023      ;
; -1.091 ; uart_TX:TX|PRSCL[3] ; uart_TX:TX|PRSCL[5] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.063     ; 2.023      ;
; -1.091 ; uart_TX:TX|PRSCL[3] ; uart_TX:TX|PRSCL[0] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.063     ; 2.023      ;
; -1.090 ; uart_RX:RX|INDEX[2] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.063     ; 2.022      ;
; -1.090 ; uart_RX:RX|INDEX[2] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.063     ; 2.022      ;
; -1.090 ; uart_RX:RX|INDEX[2] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.063     ; 2.022      ;
; -1.090 ; uart_RX:RX|INDEX[2] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.063     ; 2.022      ;
; -1.090 ; uart_RX:RX|INDEX[2] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.063     ; 2.022      ;
; -1.090 ; uart_RX:RX|INDEX[2] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.063     ; 2.022      ;
; -1.090 ; uart_RX:RX|INDEX[2] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.063     ; 2.022      ;
; -1.090 ; uart_RX:RX|INDEX[2] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.063     ; 2.022      ;
; -1.089 ; uart_RX:RX|PRSCL[5] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.064     ; 2.020      ;
; -1.089 ; uart_RX:RX|PRSCL[5] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.064     ; 2.020      ;
; -1.089 ; uart_RX:RX|PRSCL[5] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.064     ; 2.020      ;
; -1.089 ; uart_RX:RX|PRSCL[5] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.064     ; 2.020      ;
; -1.089 ; uart_RX:RX|PRSCL[5] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.064     ; 2.020      ;
; -1.089 ; uart_RX:RX|PRSCL[5] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.064     ; 2.020      ;
; -1.089 ; uart_RX:RX|PRSCL[5] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.064     ; 2.020      ;
; -1.089 ; uart_RX:RX|PRSCL[5] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.064     ; 2.020      ;
; -1.076 ; uart_TX:TX|PRSCL[2] ; uart_TX:TX|TX_LINE  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.062     ; 2.009      ;
; -1.076 ; uart_TX:TX|PRSCL[2] ; uart_TX:TX|INDEX[3] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.062     ; 2.009      ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                             ;
+--------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.677 ; 74161:clk_prsclr|f74161:sub|99  ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.044     ; 1.648      ;
; -0.638 ; 74161:clk_prsclr|f74161:sub|9   ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.044     ; 1.609      ;
; -0.475 ; 74161:clk_prsclr|f74161:sub|87  ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.044     ; 1.446      ;
; -0.412 ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50    ; 0.500        ; 1.507      ; 2.603      ;
; -0.007 ; 74161:clk_prsclr|f74161:sub|9   ; 74161:clk_prsclr|f74161:sub|99  ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.044     ; 0.978      ;
; 0.134  ; 74161:clk_prsclr|f74161:sub|9   ; 74161:clk_prsclr|f74161:sub|87  ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.044     ; 0.837      ;
; 0.186  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50    ; 1.000        ; 1.507      ; 2.505      ;
; 0.260  ; 74161:clk_prsclr|f74161:sub|87  ; 74161:clk_prsclr|f74161:sub|99  ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.044     ; 0.711      ;
; 0.318  ; 74161:clk_prsclr|f74161:sub|9   ; 74161:clk_prsclr|f74161:sub|9   ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.038     ; 0.659      ;
; 0.318  ; 74161:clk_prsclr|f74161:sub|87  ; 74161:clk_prsclr|f74161:sub|87  ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.038     ; 0.659      ;
; 0.318  ; 74161:clk_prsclr|f74161:sub|99  ; 74161:clk_prsclr|f74161:sub|99  ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.038     ; 0.659      ;
+--------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                             ;
+-------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; 0.286 ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50    ; 0.000        ; 1.568      ; 2.240      ;
; 0.382 ; 74161:clk_prsclr|f74161:sub|87  ; 74161:clk_prsclr|f74161:sub|87  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; 74161:clk_prsclr|f74161:sub|99  ; 74161:clk_prsclr|f74161:sub|99  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.038      ; 0.577      ;
; 0.385 ; 74161:clk_prsclr|f74161:sub|9   ; 74161:clk_prsclr|f74161:sub|9   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.038      ; 0.580      ;
; 0.403 ; 74161:clk_prsclr|f74161:sub|87  ; 74161:clk_prsclr|f74161:sub|99  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.044      ; 0.604      ;
; 0.539 ; 74161:clk_prsclr|f74161:sub|9   ; 74161:clk_prsclr|f74161:sub|87  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.044      ; 0.740      ;
; 0.606 ; 74161:clk_prsclr|f74161:sub|9   ; 74161:clk_prsclr|f74161:sub|99  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.044      ; 0.807      ;
; 0.865 ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50    ; -0.500       ; 1.568      ; 2.319      ;
; 1.011 ; 74161:clk_prsclr|f74161:sub|87  ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.044      ; 1.212      ;
; 1.135 ; 74161:clk_prsclr|f74161:sub|9   ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.044      ; 1.336      ;
; 1.198 ; 74161:clk_prsclr|f74161:sub|99  ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.044      ; 1.399      ;
+-------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: '74161:clk_prsclr|f74161:sub|110'                                                                                                                          ;
+-------+---------------------------------+---------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.343 ; uart_RX:RX|DATAFLL[7]           ; uart_RX:RX|DATAFLL[7]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.077      ; 0.577      ;
; 0.357 ; uart_RX:RX|DATAFLL[3]           ; uart_RX:RX|DATAFLL[3]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_RX:RX|DATAFLL[2]           ; uart_RX:RX|DATAFLL[2]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_RX:RX|DATAFLL[8]           ; uart_RX:RX|DATAFLL[8]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_RX:RX|DATAFLL[1]           ; uart_RX:RX|DATAFLL[1]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_RX:RX|DATAFLL[6]           ; uart_RX:RX|DATAFLL[6]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_RX:RX|DATAFLL[5]           ; uart_RX:RX|DATAFLL[5]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_RX:RX|DATAFLL[4]           ; uart_RX:RX|DATAFLL[4]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_RX:RX|DATAFLL[0]           ; uart_RX:RX|DATAFLL[0]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_RX:RX|DATAFLL[9]           ; uart_RX:RX|DATAFLL[9]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_TX:TX|TX_FLG               ; uart_TX:TX|TX_FLG               ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_TX:TX|INDEX[3]             ; uart_TX:TX|INDEX[3]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_TX:TX|INDEX[1]             ; uart_TX:TX|INDEX[1]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_TX:TX|INDEX[2]             ; uart_TX:TX|INDEX[2]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_TX:TX|LAST_START           ; uart_TX:TX|LAST_START           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_RX:RX|BUSY                 ; uart_RX:RX|BUSY                 ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_RX:RX|RX_FLG               ; uart_RX:RX|RX_FLG               ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_RX:RX|INDEX[2]             ; uart_RX:RX|INDEX[2]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_RX:RX|INDEX[1]             ; uart_RX:RX|INDEX[1]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; uart_RX:RX|INDEX[0]             ; uart_RX:RX|INDEX[0]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.577      ;
; 0.360 ; uart_TX:TX|INDEX[0]             ; uart_TX:TX|INDEX[0]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.580      ;
; 0.391 ; uart_TX:TX|TX_FLG               ; uart_TX:TX|LAST_START           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.611      ;
; 0.397 ; uart_TX:TX|PRSCL[5]             ; uart_TX:TX|PRSCL[5]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.617      ;
; 0.427 ; uart_TX:TX|INDEX[3]             ; uart_TX:TX|INDEX[0]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.647      ;
; 0.469 ; uart_RX:RX|RX_FLG               ; uart_RX:RX|DATAFLL[7]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.427      ; 1.053      ;
; 0.512 ; uart_RX:RX|BUSY                 ; enable_ff2                      ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.062      ; 0.731      ;
; 0.513 ; reg:pixel_in_reg1|reg_output[7] ; uart_TX:TX|DATAFLL[8]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.062      ; 0.732      ;
; 0.523 ; reg:pixel_in_reg1|reg_output[4] ; uart_TX:TX|DATAFLL[5]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.064      ; 0.744      ;
; 0.563 ; uart_TX:TX|PRSCL[1]             ; uart_TX:TX|PRSCL[1]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.783      ;
; 0.563 ; uart_TX:TX|PRSCL[3]             ; uart_TX:TX|PRSCL[3]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.783      ;
; 0.564 ; uart_TX:TX|INDEX[0]             ; uart_TX:TX|INDEX[1]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.784      ;
; 0.565 ; uart_RX:RX|PRSCL[1]             ; uart_RX:RX|PRSCL[1]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.785      ;
; 0.565 ; uart_TX:TX|INDEX[0]             ; uart_TX:TX|INDEX[3]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.785      ;
; 0.565 ; uart_TX:TX|INDEX[0]             ; uart_TX:TX|INDEX[2]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.785      ;
; 0.566 ; uart_RX:RX|PRSCL[2]             ; uart_RX:RX|PRSCL[2]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.786      ;
; 0.568 ; uart_TX:TX|PRSCL[2]             ; uart_TX:TX|PRSCL[2]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.788      ;
; 0.568 ; uart_RX:RX|PRSCL[3]             ; uart_RX:RX|PRSCL[3]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.788      ;
; 0.569 ; uart_TX:TX|PRSCL[4]             ; uart_TX:TX|PRSCL[4]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.789      ;
; 0.571 ; uart_RX:RX|DATAFLL[9]           ; uart_RX:RX|DATA[7]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.791      ;
; 0.572 ; uart_RX:RX|DATAFLL[9]           ; uart_RX:RX|DATA[1]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.792      ;
; 0.572 ; uart_RX:RX|DATAFLL[9]           ; uart_RX:RX|DATA[5]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.792      ;
; 0.574 ; uart_TX:TX|INDEX[2]             ; uart_TX:TX|INDEX[3]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.794      ;
; 0.575 ; uart_TX:TX|INDEX[2]             ; uart_TX:TX|TX_LINE              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.795      ;
; 0.575 ; uart_RX:RX|DATAFLL[9]           ; uart_RX:RX|DATA[2]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.795      ;
; 0.576 ; uart_RX:RX|DATAFLL[9]           ; uart_RX:RX|DATA[0]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.796      ;
; 0.576 ; enable_ff2                      ; uart_TX:TX|LAST_START           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.796      ;
; 0.577 ; uart_RX:RX|DATAFLL[9]           ; uart_RX:RX|DATA[3]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.797      ;
; 0.580 ; uart_RX:RX|DATAFLL[9]           ; uart_RX:RX|DATA[4]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.800      ;
; 0.586 ; uart_TX:TX|PRSCL[0]             ; uart_TX:TX|PRSCL[0]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.806      ;
; 0.589 ; uart_RX:RX|PRSCL[0]             ; uart_RX:RX|PRSCL[0]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.809      ;
; 0.589 ; uart_RX:RX|INDEX[0]             ; uart_RX:RX|INDEX[1]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.809      ;
; 0.590 ; uart_RX:RX|PRSCL[4]             ; uart_RX:RX|PRSCL[4]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.810      ;
; 0.599 ; uart_TX:TX|INDEX[2]             ; uart_TX:TX|INDEX[0]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.819      ;
; 0.613 ; uart_TX:TX|INDEX[3]             ; uart_TX:TX|TX_LINE              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.833      ;
; 0.618 ; uart_TX:TX|INDEX[1]             ; uart_TX:TX|INDEX[3]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.838      ;
; 0.633 ; uart_TX:TX|INDEX[3]             ; uart_TX:TX|INDEX[2]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.853      ;
; 0.636 ; uart_TX:TX|INDEX[3]             ; uart_TX:TX|INDEX[1]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.856      ;
; 0.640 ; uart_RX:RX|RX_FLG               ; uart_RX:RX|BUSY                 ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.860      ;
; 0.645 ; uart_TX:TX|INDEX[1]             ; uart_TX:TX|INDEX[0]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.865      ;
; 0.647 ; uart_TX:TX|DATAFLL[7]           ; uart_TX:TX|TX_LINE              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.867      ;
; 0.667 ; uart_RX:RX|DATAFLL[0]           ; uart_RX:RX|DATA[4]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.887      ;
; 0.670 ; uart_RX:RX|DATAFLL[0]           ; uart_RX:RX|DATA[2]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.890      ;
; 0.671 ; uart_RX:RX|DATAFLL[0]           ; uart_RX:RX|DATA[0]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.891      ;
; 0.672 ; uart_RX:RX|DATAFLL[0]           ; uart_RX:RX|DATA[3]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.892      ;
; 0.673 ; reg:pixel_in_reg1|reg_output[6] ; uart_TX:TX|DATAFLL[7]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.064      ; 0.894      ;
; 0.675 ; uart_RX:RX|DATAFLL[0]           ; uart_RX:RX|DATA[1]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.895      ;
; 0.675 ; uart_RX:RX|DATAFLL[0]           ; uart_RX:RX|DATA[7]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.895      ;
; 0.677 ; uart_RX:RX|DATAFLL[0]           ; uart_RX:RX|DATA[5]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.897      ;
; 0.678 ; uart_RX:RX|DATAFLL[0]           ; uart_RX:RX|DATA[6]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.898      ;
; 0.680 ; uart_RX:RX|DATAFLL[2]           ; uart_RX:RX|DATA[1]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.900      ;
; 0.682 ; uart_RX:RX|DATAFLL[6]           ; uart_RX:RX|DATA[5]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.902      ;
; 0.683 ; uart_RX:RX|DATAFLL[8]           ; uart_RX:RX|DATA[7]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.903      ;
; 0.686 ; uart_RX:RX|DATAFLL[5]           ; uart_RX:RX|DATA[4]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.906      ;
; 0.689 ; uart_RX:RX|DATA[0]              ; reg:pixel_in_reg1|reg_output[0] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.064      ; 0.910      ;
; 0.689 ; uart_RX:RX|DATAFLL[3]           ; uart_RX:RX|DATA[2]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.909      ;
; 0.696 ; uart_RX:RX|DATA[2]              ; reg:pixel_in_reg1|reg_output[2] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.064      ; 0.917      ;
; 0.698 ; uart_RX:RX|DATA[1]              ; reg:pixel_in_reg1|reg_output[1] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.064      ; 0.919      ;
; 0.717 ; uart_TX:TX|INDEX[1]             ; uart_TX:TX|INDEX[2]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.937      ;
; 0.717 ; uart_RX:RX|DATAFLL[4]           ; uart_RX:RX|DATA[3]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.937      ;
; 0.720 ; uart_RX:RX|DATAFLL[1]           ; uart_RX:RX|DATA[0]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.940      ;
; 0.721 ; uart_RX:RX|PRSCL[5]             ; uart_RX:RX|PRSCL[5]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.941      ;
; 0.734 ; uart_RX:RX|DATA[5]              ; reg:pixel_in_reg1|reg_output[5] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.064      ; 0.955      ;
; 0.736 ; uart_RX:RX|DATA[7]              ; reg:pixel_in_reg1|reg_output[7] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.064      ; 0.957      ;
; 0.744 ; uart_RX:RX|DATA[3]              ; reg:pixel_in_reg1|reg_output[3] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.064      ; 0.965      ;
; 0.751 ; reg:pixel_in_reg1|reg_output[5] ; uart_TX:TX|DATAFLL[6]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.062      ; 0.970      ;
; 0.759 ; uart_RX:RX|INDEX[2]             ; uart_RX:RX|INDEX[3]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.979      ;
; 0.770 ; uart_RX:RX|INDEX[0]             ; uart_RX:RX|DATAFLL[1]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.990      ;
; 0.770 ; uart_RX:RX|INDEX[0]             ; uart_RX:RX|DATAFLL[9]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.990      ;
; 0.770 ; uart_RX:RX|INDEX[2]             ; uart_RX:RX|DATAFLL[7]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.428      ; 1.355      ;
; 0.775 ; uart_RX:RX|INDEX[1]             ; uart_RX:RX|DATAFLL[0]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.995      ;
; 0.779 ; reg:pixel_in_reg1|reg_output[2] ; uart_TX:TX|DATAFLL[3]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.062      ; 0.998      ;
; 0.779 ; uart_RX:RX|DATA[4]              ; reg:pixel_in_reg1|reg_output[4] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 0.999      ;
; 0.780 ; uart_RX:RX|INDEX[0]             ; uart_RX:RX|DATAFLL[8]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 1.000      ;
; 0.780 ; uart_RX:RX|INDEX[1]             ; uart_RX:RX|DATAFLL[5]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 1.000      ;
; 0.810 ; uart_TX:TX|PRSCL[4]             ; uart_TX:TX|TX_FLG               ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 1.030      ;
; 0.814 ; uart_RX:RX|RX_FLG               ; uart_RX:RX|INDEX[0]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.062      ; 1.033      ;
; 0.817 ; uart_RX:RX|RX_FLG               ; uart_RX:RX|INDEX[1]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.062      ; 1.036      ;
; 0.819 ; uart_RX:RX|RX_FLG               ; uart_RX:RX|INDEX[2]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.062      ; 1.038      ;
; 0.820 ; uart_RX:RX|INDEX[2]             ; uart_RX:RX|DATAFLL[6]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 1.040      ;
; 0.821 ; uart_RX:RX|INDEX[2]             ; uart_RX:RX|DATAFLL[4]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.063      ; 1.041      ;
+-------+---------------------------------+---------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                              ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                                                          ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
; 460.19 MHz ; 460.19 MHz      ; 74161:clk_prsclr|f74161:sub|110 ;                                                               ;
; 664.45 MHz ; 250.0 MHz       ; CLOCK_50                        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                       ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; 74161:clk_prsclr|f74161:sub|110 ; -1.173 ; -41.675       ;
; CLOCK_50                        ; -0.505 ; -0.505        ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                       ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; CLOCK_50                        ; 0.257 ; 0.000         ;
; 74161:clk_prsclr|f74161:sub|110 ; 0.299 ; 0.000         ;
+---------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary         ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; CLOCK_50                        ; -3.000 ; -7.000        ;
; 74161:clk_prsclr|f74161:sub|110 ; -1.000 ; -60.000       ;
+---------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: '74161:clk_prsclr|f74161:sub|110'                                                                                                   ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.173 ; uart_RX:RX|PRSCL[4] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 2.113      ;
; -1.173 ; uart_RX:RX|PRSCL[4] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 2.113      ;
; -1.173 ; uart_RX:RX|PRSCL[4] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 2.113      ;
; -1.173 ; uart_RX:RX|PRSCL[4] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 2.113      ;
; -1.173 ; uart_RX:RX|PRSCL[4] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 2.113      ;
; -1.173 ; uart_RX:RX|PRSCL[4] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 2.113      ;
; -1.173 ; uart_RX:RX|PRSCL[4] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 2.113      ;
; -1.173 ; uart_RX:RX|PRSCL[4] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 2.113      ;
; -1.124 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 2.064      ;
; -1.124 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 2.064      ;
; -1.124 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 2.064      ;
; -1.124 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 2.064      ;
; -1.124 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 2.064      ;
; -1.124 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 2.064      ;
; -1.124 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 2.064      ;
; -1.124 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 2.064      ;
; -1.115 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 2.055      ;
; -1.115 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 2.055      ;
; -1.115 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 2.055      ;
; -1.115 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 2.055      ;
; -1.115 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 2.055      ;
; -1.115 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 2.055      ;
; -1.115 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 2.055      ;
; -1.115 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 2.055      ;
; -1.039 ; uart_RX:RX|PRSCL[2] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.979      ;
; -1.039 ; uart_RX:RX|PRSCL[2] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.979      ;
; -1.039 ; uart_RX:RX|PRSCL[2] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.979      ;
; -1.039 ; uart_RX:RX|PRSCL[2] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.979      ;
; -1.039 ; uart_RX:RX|PRSCL[2] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.979      ;
; -1.039 ; uart_RX:RX|PRSCL[2] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.979      ;
; -1.039 ; uart_RX:RX|PRSCL[2] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.979      ;
; -1.039 ; uart_RX:RX|PRSCL[2] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.979      ;
; -1.027 ; uart_RX:RX|PRSCL[0] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.967      ;
; -1.027 ; uart_RX:RX|PRSCL[0] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.967      ;
; -1.027 ; uart_RX:RX|PRSCL[0] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.967      ;
; -1.027 ; uart_RX:RX|PRSCL[0] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.967      ;
; -1.027 ; uart_RX:RX|PRSCL[0] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.967      ;
; -1.027 ; uart_RX:RX|PRSCL[0] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.967      ;
; -1.027 ; uart_RX:RX|PRSCL[0] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.967      ;
; -1.027 ; uart_RX:RX|PRSCL[0] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.967      ;
; -1.007 ; uart_TX:TX|TX_FLG   ; uart_TX:TX|TX_LINE  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.054     ; 1.948      ;
; -1.007 ; uart_TX:TX|TX_FLG   ; uart_TX:TX|INDEX[3] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.054     ; 1.948      ;
; -1.007 ; uart_TX:TX|TX_FLG   ; uart_TX:TX|INDEX[0] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.054     ; 1.948      ;
; -1.007 ; uart_TX:TX|TX_FLG   ; uart_TX:TX|INDEX[1] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.054     ; 1.948      ;
; -1.007 ; uart_TX:TX|TX_FLG   ; uart_TX:TX|INDEX[2] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.054     ; 1.948      ;
; -0.998 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.938      ;
; -0.998 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.938      ;
; -0.998 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.938      ;
; -0.998 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.938      ;
; -0.998 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.938      ;
; -0.998 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.938      ;
; -0.998 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.938      ;
; -0.998 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.938      ;
; -0.986 ; uart_TX:TX|PRSCL[0] ; uart_TX:TX|TX_LINE  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.054     ; 1.927      ;
; -0.986 ; uart_TX:TX|PRSCL[0] ; uart_TX:TX|INDEX[3] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.054     ; 1.927      ;
; -0.986 ; uart_TX:TX|PRSCL[0] ; uart_TX:TX|INDEX[0] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.054     ; 1.927      ;
; -0.986 ; uart_TX:TX|PRSCL[0] ; uart_TX:TX|INDEX[1] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.054     ; 1.927      ;
; -0.986 ; uart_TX:TX|PRSCL[0] ; uart_TX:TX|INDEX[2] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.054     ; 1.927      ;
; -0.975 ; uart_RX:RX|PRSCL[2] ; uart_RX:RX|INDEX[2] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.915      ;
; -0.972 ; uart_RX:RX|PRSCL[2] ; uart_RX:RX|INDEX[1] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.912      ;
; -0.963 ; uart_RX:RX|PRSCL[0] ; uart_RX:RX|INDEX[2] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.903      ;
; -0.960 ; uart_RX:RX|PRSCL[0] ; uart_RX:RX|INDEX[1] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.900      ;
; -0.913 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.853      ;
; -0.913 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.853      ;
; -0.913 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.853      ;
; -0.913 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.853      ;
; -0.913 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.853      ;
; -0.913 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.853      ;
; -0.913 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.853      ;
; -0.913 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.853      ;
; -0.913 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|INDEX[2] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.853      ;
; -0.912 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|INDEX[1] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.852      ;
; -0.907 ; uart_TX:TX|INDEX[3] ; uart_TX:TX|TX_LINE  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.847      ;
; -0.904 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|INDEX[2] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.844      ;
; -0.903 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|INDEX[1] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.843      ;
; -0.896 ; uart_RX:RX|PRSCL[5] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.836      ;
; -0.896 ; uart_RX:RX|PRSCL[5] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.836      ;
; -0.896 ; uart_RX:RX|PRSCL[5] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.836      ;
; -0.896 ; uart_RX:RX|PRSCL[5] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.836      ;
; -0.896 ; uart_RX:RX|PRSCL[5] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.836      ;
; -0.896 ; uart_RX:RX|PRSCL[5] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.836      ;
; -0.896 ; uart_RX:RX|PRSCL[5] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.836      ;
; -0.896 ; uart_RX:RX|PRSCL[5] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.836      ;
; -0.893 ; uart_TX:TX|INDEX[1] ; uart_TX:TX|TX_LINE  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.833      ;
; -0.887 ; uart_TX:TX|PRSCL[3] ; uart_TX:TX|PRSCL[1] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.054     ; 1.828      ;
; -0.887 ; uart_TX:TX|PRSCL[3] ; uart_TX:TX|PRSCL[2] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.054     ; 1.828      ;
; -0.887 ; uart_TX:TX|PRSCL[3] ; uart_TX:TX|PRSCL[3] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.054     ; 1.828      ;
; -0.887 ; uart_TX:TX|PRSCL[3] ; uart_TX:TX|PRSCL[4] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.054     ; 1.828      ;
; -0.887 ; uart_TX:TX|PRSCL[3] ; uart_TX:TX|PRSCL[5] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.054     ; 1.828      ;
; -0.887 ; uart_TX:TX|PRSCL[3] ; uart_TX:TX|PRSCL[0] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.054     ; 1.828      ;
; -0.883 ; uart_RX:RX|INDEX[2] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.823      ;
; -0.883 ; uart_RX:RX|INDEX[2] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.823      ;
; -0.883 ; uart_RX:RX|INDEX[2] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.823      ;
; -0.883 ; uart_RX:RX|INDEX[2] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.823      ;
; -0.883 ; uart_RX:RX|INDEX[2] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.823      ;
; -0.883 ; uart_RX:RX|INDEX[2] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.823      ;
; -0.883 ; uart_RX:RX|INDEX[2] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.823      ;
; -0.883 ; uart_RX:RX|INDEX[2] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.055     ; 1.823      ;
; -0.871 ; uart_TX:TX|PRSCL[2] ; uart_TX:TX|TX_LINE  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.054     ; 1.812      ;
; -0.871 ; uart_TX:TX|PRSCL[2] ; uart_TX:TX|INDEX[3] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.054     ; 1.812      ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                              ;
+--------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.505 ; 74161:clk_prsclr|f74161:sub|99  ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.039     ; 1.481      ;
; -0.455 ; 74161:clk_prsclr|f74161:sub|9   ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.039     ; 1.431      ;
; -0.303 ; 74161:clk_prsclr|f74161:sub|87  ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.039     ; 1.279      ;
; -0.280 ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50    ; 0.500        ; 1.382      ; 2.327      ;
; 0.103  ; 74161:clk_prsclr|f74161:sub|9   ; 74161:clk_prsclr|f74161:sub|99  ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.039     ; 0.873      ;
; 0.228  ; 74161:clk_prsclr|f74161:sub|9   ; 74161:clk_prsclr|f74161:sub|87  ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.039     ; 0.748      ;
; 0.287  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50    ; 1.000        ; 1.382      ; 2.260      ;
; 0.337  ; 74161:clk_prsclr|f74161:sub|87  ; 74161:clk_prsclr|f74161:sub|99  ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.039     ; 0.639      ;
; 0.398  ; 74161:clk_prsclr|f74161:sub|87  ; 74161:clk_prsclr|f74161:sub|87  ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.034     ; 0.583      ;
; 0.398  ; 74161:clk_prsclr|f74161:sub|9   ; 74161:clk_prsclr|f74161:sub|9   ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.034     ; 0.583      ;
; 0.398  ; 74161:clk_prsclr|f74161:sub|99  ; 74161:clk_prsclr|f74161:sub|99  ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.034     ; 0.583      ;
+--------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                              ;
+-------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; 0.257 ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50    ; 0.000        ; 1.436      ; 2.047      ;
; 0.333 ; 74161:clk_prsclr|f74161:sub|99  ; 74161:clk_prsclr|f74161:sub|99  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; 74161:clk_prsclr|f74161:sub|87  ; 74161:clk_prsclr|f74161:sub|87  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.034      ; 0.511      ;
; 0.341 ; 74161:clk_prsclr|f74161:sub|9   ; 74161:clk_prsclr|f74161:sub|9   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.034      ; 0.519      ;
; 0.359 ; 74161:clk_prsclr|f74161:sub|87  ; 74161:clk_prsclr|f74161:sub|99  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.039      ; 0.542      ;
; 0.487 ; 74161:clk_prsclr|f74161:sub|9   ; 74161:clk_prsclr|f74161:sub|87  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.039      ; 0.670      ;
; 0.543 ; 74161:clk_prsclr|f74161:sub|9   ; 74161:clk_prsclr|f74161:sub|99  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.039      ; 0.726      ;
; 0.783 ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50    ; -0.500       ; 1.436      ; 2.073      ;
; 0.911 ; 74161:clk_prsclr|f74161:sub|87  ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.039      ; 1.094      ;
; 1.021 ; 74161:clk_prsclr|f74161:sub|9   ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.039      ; 1.204      ;
; 1.086 ; 74161:clk_prsclr|f74161:sub|99  ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.039      ; 1.269      ;
+-------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: '74161:clk_prsclr|f74161:sub|110'                                                                                                                           ;
+-------+---------------------------------+---------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.299 ; uart_RX:RX|DATAFLL[7]           ; uart_RX:RX|DATAFLL[7]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.068      ; 0.511      ;
; 0.312 ; uart_TX:TX|INDEX[3]             ; uart_TX:TX|INDEX[3]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_TX:TX|INDEX[1]             ; uart_TX:TX|INDEX[1]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_TX:TX|INDEX[2]             ; uart_TX:TX|INDEX[2]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_RX:RX|INDEX[2]             ; uart_RX:RX|INDEX[2]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_RX:RX|INDEX[1]             ; uart_RX:RX|INDEX[1]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; uart_RX:RX|INDEX[0]             ; uart_RX:RX|INDEX[0]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; uart_RX:RX|DATAFLL[3]           ; uart_RX:RX|DATAFLL[3]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; uart_RX:RX|DATAFLL[2]           ; uart_RX:RX|DATAFLL[2]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; uart_RX:RX|DATAFLL[8]           ; uart_RX:RX|DATAFLL[8]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; uart_RX:RX|DATAFLL[1]           ; uart_RX:RX|DATAFLL[1]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; uart_RX:RX|DATAFLL[6]           ; uart_RX:RX|DATAFLL[6]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; uart_RX:RX|DATAFLL[5]           ; uart_RX:RX|DATAFLL[5]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; uart_RX:RX|DATAFLL[4]           ; uart_RX:RX|DATAFLL[4]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; uart_RX:RX|DATAFLL[0]           ; uart_RX:RX|DATAFLL[0]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; uart_RX:RX|DATAFLL[9]           ; uart_RX:RX|DATAFLL[9]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; uart_TX:TX|TX_FLG               ; uart_TX:TX|TX_FLG               ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; uart_TX:TX|LAST_START           ; uart_TX:TX|LAST_START           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; uart_RX:RX|BUSY                 ; uart_RX:RX|BUSY                 ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; uart_RX:RX|RX_FLG               ; uart_RX:RX|RX_FLG               ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.054      ; 0.511      ;
; 0.320 ; uart_TX:TX|INDEX[0]             ; uart_TX:TX|INDEX[0]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.055      ; 0.519      ;
; 0.351 ; uart_TX:TX|TX_FLG               ; uart_TX:TX|LAST_START           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.054      ; 0.549      ;
; 0.356 ; uart_TX:TX|PRSCL[5]             ; uart_TX:TX|PRSCL[5]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.054      ; 0.554      ;
; 0.376 ; uart_TX:TX|INDEX[3]             ; uart_TX:TX|INDEX[0]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.055      ; 0.575      ;
; 0.434 ; uart_RX:RX|RX_FLG               ; uart_RX:RX|DATAFLL[7]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.381      ; 0.959      ;
; 0.463 ; uart_RX:RX|BUSY                 ; enable_ff2                      ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.053      ; 0.660      ;
; 0.470 ; reg:pixel_in_reg1|reg_output[7] ; uart_TX:TX|DATAFLL[8]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.054      ; 0.668      ;
; 0.482 ; reg:pixel_in_reg1|reg_output[4] ; uart_TX:TX|DATAFLL[5]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.055      ; 0.681      ;
; 0.508 ; uart_TX:TX|PRSCL[3]             ; uart_TX:TX|PRSCL[3]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.054      ; 0.706      ;
; 0.509 ; uart_TX:TX|PRSCL[1]             ; uart_TX:TX|PRSCL[1]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.054      ; 0.707      ;
; 0.510 ; uart_RX:RX|PRSCL[1]             ; uart_RX:RX|PRSCL[1]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.054      ; 0.708      ;
; 0.511 ; uart_TX:TX|PRSCL[2]             ; uart_TX:TX|PRSCL[2]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.054      ; 0.709      ;
; 0.511 ; uart_RX:RX|PRSCL[2]             ; uart_RX:RX|PRSCL[2]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.054      ; 0.709      ;
; 0.511 ; uart_RX:RX|PRSCL[3]             ; uart_RX:RX|PRSCL[3]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.054      ; 0.709      ;
; 0.512 ; uart_TX:TX|PRSCL[4]             ; uart_TX:TX|PRSCL[4]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.054      ; 0.710      ;
; 0.516 ; uart_TX:TX|INDEX[2]             ; uart_TX:TX|INDEX[3]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.055      ; 0.715      ;
; 0.517 ; enable_ff2                      ; uart_TX:TX|LAST_START           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.054      ; 0.715      ;
; 0.518 ; uart_TX:TX|INDEX[2]             ; uart_TX:TX|TX_LINE              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.055      ; 0.717      ;
; 0.518 ; uart_TX:TX|INDEX[0]             ; uart_TX:TX|INDEX[1]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.055      ; 0.717      ;
; 0.520 ; uart_TX:TX|INDEX[0]             ; uart_TX:TX|INDEX[3]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.055      ; 0.719      ;
; 0.520 ; uart_TX:TX|INDEX[0]             ; uart_TX:TX|INDEX[2]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.055      ; 0.719      ;
; 0.523 ; uart_RX:RX|DATAFLL[9]           ; uart_RX:RX|DATA[1]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.055      ; 0.722      ;
; 0.523 ; uart_RX:RX|DATAFLL[9]           ; uart_RX:RX|DATA[7]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.055      ; 0.722      ;
; 0.523 ; uart_RX:RX|DATAFLL[9]           ; uart_RX:RX|DATA[5]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.055      ; 0.722      ;
; 0.524 ; uart_TX:TX|PRSCL[0]             ; uart_TX:TX|PRSCL[0]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.054      ; 0.722      ;
; 0.525 ; uart_RX:RX|DATAFLL[9]           ; uart_RX:RX|DATA[2]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.055      ; 0.724      ;
; 0.527 ; uart_RX:RX|PRSCL[0]             ; uart_RX:RX|PRSCL[0]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.054      ; 0.725      ;
; 0.527 ; uart_RX:RX|INDEX[0]             ; uart_RX:RX|INDEX[1]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.055      ; 0.726      ;
; 0.528 ; uart_RX:RX|DATAFLL[9]           ; uart_RX:RX|DATA[0]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.055      ; 0.727      ;
; 0.530 ; uart_RX:RX|PRSCL[4]             ; uart_RX:RX|PRSCL[4]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.054      ; 0.728      ;
; 0.535 ; uart_RX:RX|DATAFLL[9]           ; uart_RX:RX|DATA[3]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.055      ; 0.734      ;
; 0.537 ; uart_RX:RX|DATAFLL[9]           ; uart_RX:RX|DATA[4]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.055      ; 0.736      ;
; 0.537 ; uart_TX:TX|INDEX[2]             ; uart_TX:TX|INDEX[0]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.055      ; 0.736      ;
; 0.547 ; uart_TX:TX|INDEX[3]             ; uart_TX:TX|TX_LINE              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.055      ; 0.746      ;
; 0.549 ; uart_TX:TX|INDEX[1]             ; uart_TX:TX|INDEX[3]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.055      ; 0.748      ;
; 0.564 ; uart_TX:TX|INDEX[3]             ; uart_TX:TX|INDEX[2]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.055      ; 0.763      ;
; 0.565 ; uart_TX:TX|INDEX[3]             ; uart_TX:TX|INDEX[1]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.055      ; 0.764      ;
; 0.570 ; uart_TX:TX|INDEX[1]             ; uart_TX:TX|INDEX[0]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.055      ; 0.769      ;
; 0.578 ; uart_RX:RX|RX_FLG               ; uart_RX:RX|BUSY                 ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.054      ; 0.776      ;
; 0.578 ; uart_TX:TX|DATAFLL[7]           ; uart_TX:TX|TX_LINE              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.055      ; 0.777      ;
; 0.594 ; uart_RX:RX|DATAFLL[0]           ; uart_RX:RX|DATA[4]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.055      ; 0.793      ;
; 0.598 ; uart_RX:RX|DATAFLL[0]           ; uart_RX:RX|DATA[3]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.055      ; 0.797      ;
; 0.604 ; uart_RX:RX|DATAFLL[0]           ; uart_RX:RX|DATA[0]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.055      ; 0.803      ;
; 0.604 ; uart_RX:RX|DATAFLL[0]           ; uart_RX:RX|DATA[2]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.055      ; 0.803      ;
; 0.608 ; uart_RX:RX|DATAFLL[0]           ; uart_RX:RX|DATA[7]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.055      ; 0.807      ;
; 0.609 ; uart_RX:RX|DATAFLL[0]           ; uart_RX:RX|DATA[1]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.055      ; 0.808      ;
; 0.610 ; uart_RX:RX|DATAFLL[0]           ; uart_RX:RX|DATA[5]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.055      ; 0.809      ;
; 0.612 ; uart_RX:RX|DATAFLL[0]           ; uart_RX:RX|DATA[6]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.055      ; 0.811      ;
; 0.618 ; reg:pixel_in_reg1|reg_output[6] ; uart_TX:TX|DATAFLL[7]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.055      ; 0.817      ;
; 0.620 ; uart_RX:RX|DATAFLL[2]           ; uart_RX:RX|DATA[1]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.055      ; 0.819      ;
; 0.621 ; uart_RX:RX|DATAFLL[6]           ; uart_RX:RX|DATA[5]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.055      ; 0.820      ;
; 0.622 ; uart_RX:RX|DATAFLL[8]           ; uart_RX:RX|DATA[7]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.055      ; 0.821      ;
; 0.625 ; uart_RX:RX|DATAFLL[5]           ; uart_RX:RX|DATA[4]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.055      ; 0.824      ;
; 0.631 ; uart_RX:RX|DATAFLL[3]           ; uart_RX:RX|DATA[2]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.055      ; 0.830      ;
; 0.637 ; uart_RX:RX|DATA[0]              ; reg:pixel_in_reg1|reg_output[0] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.056      ; 0.837      ;
; 0.646 ; uart_RX:RX|DATA[2]              ; reg:pixel_in_reg1|reg_output[2] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.056      ; 0.846      ;
; 0.646 ; uart_RX:RX|DATA[1]              ; reg:pixel_in_reg1|reg_output[1] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.056      ; 0.846      ;
; 0.656 ; uart_RX:RX|DATAFLL[4]           ; uart_RX:RX|DATA[3]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.055      ; 0.855      ;
; 0.659 ; uart_RX:RX|DATAFLL[1]           ; uart_RX:RX|DATA[0]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.055      ; 0.858      ;
; 0.660 ; uart_TX:TX|INDEX[1]             ; uart_TX:TX|INDEX[2]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.055      ; 0.859      ;
; 0.662 ; uart_RX:RX|PRSCL[5]             ; uart_RX:RX|PRSCL[5]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.054      ; 0.860      ;
; 0.672 ; uart_RX:RX|DATA[5]              ; reg:pixel_in_reg1|reg_output[5] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.056      ; 0.872      ;
; 0.675 ; uart_RX:RX|DATA[7]              ; reg:pixel_in_reg1|reg_output[7] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.056      ; 0.875      ;
; 0.682 ; uart_RX:RX|DATA[3]              ; reg:pixel_in_reg1|reg_output[3] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.056      ; 0.882      ;
; 0.692 ; uart_RX:RX|INDEX[2]             ; uart_RX:RX|INDEX[3]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.055      ; 0.891      ;
; 0.696 ; reg:pixel_in_reg1|reg_output[5] ; uart_TX:TX|DATAFLL[6]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.054      ; 0.894      ;
; 0.701 ; uart_RX:RX|INDEX[0]             ; uart_RX:RX|DATAFLL[1]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.054      ; 0.899      ;
; 0.701 ; uart_RX:RX|INDEX[0]             ; uart_RX:RX|DATAFLL[9]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.054      ; 0.899      ;
; 0.710 ; uart_RX:RX|INDEX[2]             ; uart_RX:RX|DATAFLL[7]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.382      ; 1.236      ;
; 0.712 ; reg:pixel_in_reg1|reg_output[2] ; uart_TX:TX|DATAFLL[3]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.054      ; 0.910      ;
; 0.713 ; uart_RX:RX|INDEX[0]             ; uart_RX:RX|DATAFLL[8]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.054      ; 0.911      ;
; 0.713 ; uart_RX:RX|INDEX[1]             ; uart_RX:RX|DATAFLL[0]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.054      ; 0.911      ;
; 0.717 ; uart_RX:RX|DATA[4]              ; reg:pixel_in_reg1|reg_output[4] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.054      ; 0.915      ;
; 0.717 ; uart_RX:RX|INDEX[1]             ; uart_RX:RX|DATAFLL[5]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.054      ; 0.915      ;
; 0.721 ; uart_TX:TX|PRSCL[4]             ; uart_TX:TX|TX_FLG               ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.054      ; 0.919      ;
; 0.734 ; uart_RX:RX|RX_FLG               ; uart_RX:RX|INDEX[0]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.054      ; 0.932      ;
; 0.737 ; uart_RX:RX|RX_FLG               ; uart_RX:RX|INDEX[1]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.054      ; 0.935      ;
; 0.738 ; uart_RX:RX|RX_FLG               ; uart_RX:RX|INDEX[2]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.054      ; 0.936      ;
; 0.746 ; uart_RX:RX|INDEX[2]             ; uart_RX:RX|DATAFLL[6]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.054      ; 0.944      ;
; 0.746 ; uart_RX:RX|INDEX[2]             ; uart_RX:RX|DATAFLL[4]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.054      ; 0.944      ;
+-------+---------------------------------+---------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                       ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; 74161:clk_prsclr|f74161:sub|110 ; -0.318 ; -6.829        ;
; CLOCK_50                        ; -0.164 ; -0.164        ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                       ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; 74161:clk_prsclr|f74161:sub|110 ; 0.179 ; 0.000         ;
; CLOCK_50                        ; 0.186 ; 0.000         ;
+---------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary         ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; CLOCK_50                        ; -3.000 ; -8.015        ;
; 74161:clk_prsclr|f74161:sub|110 ; -1.000 ; -60.000       ;
+---------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: '74161:clk_prsclr|f74161:sub|110'                                                                                                   ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.318 ; uart_RX:RX|PRSCL[4] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.268      ;
; -0.318 ; uart_RX:RX|PRSCL[4] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.268      ;
; -0.318 ; uart_RX:RX|PRSCL[4] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.268      ;
; -0.318 ; uart_RX:RX|PRSCL[4] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.268      ;
; -0.318 ; uart_RX:RX|PRSCL[4] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.268      ;
; -0.318 ; uart_RX:RX|PRSCL[4] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.268      ;
; -0.318 ; uart_RX:RX|PRSCL[4] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.268      ;
; -0.318 ; uart_RX:RX|PRSCL[4] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.268      ;
; -0.310 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.260      ;
; -0.310 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.260      ;
; -0.310 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.260      ;
; -0.310 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.260      ;
; -0.310 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.260      ;
; -0.310 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.260      ;
; -0.310 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.260      ;
; -0.310 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.260      ;
; -0.304 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.254      ;
; -0.304 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.254      ;
; -0.304 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.254      ;
; -0.304 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.254      ;
; -0.304 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.254      ;
; -0.304 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.254      ;
; -0.304 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.254      ;
; -0.304 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.254      ;
; -0.271 ; uart_RX:RX|PRSCL[2] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.221      ;
; -0.271 ; uart_RX:RX|PRSCL[2] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.221      ;
; -0.271 ; uart_RX:RX|PRSCL[2] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.221      ;
; -0.271 ; uart_RX:RX|PRSCL[2] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.221      ;
; -0.271 ; uart_RX:RX|PRSCL[2] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.221      ;
; -0.271 ; uart_RX:RX|PRSCL[2] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.221      ;
; -0.271 ; uart_RX:RX|PRSCL[2] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.221      ;
; -0.271 ; uart_RX:RX|PRSCL[2] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.221      ;
; -0.267 ; uart_RX:RX|PRSCL[0] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.217      ;
; -0.267 ; uart_RX:RX|PRSCL[0] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.217      ;
; -0.267 ; uart_RX:RX|PRSCL[0] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.217      ;
; -0.267 ; uart_RX:RX|PRSCL[0] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.217      ;
; -0.267 ; uart_RX:RX|PRSCL[0] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.217      ;
; -0.267 ; uart_RX:RX|PRSCL[0] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.217      ;
; -0.267 ; uart_RX:RX|PRSCL[0] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.217      ;
; -0.267 ; uart_RX:RX|PRSCL[0] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.217      ;
; -0.245 ; uart_RX:RX|PRSCL[2] ; uart_RX:RX|INDEX[2] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.195      ;
; -0.244 ; uart_TX:TX|TX_FLG   ; uart_TX:TX|TX_LINE  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.036     ; 1.195      ;
; -0.244 ; uart_TX:TX|TX_FLG   ; uart_TX:TX|INDEX[3] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.036     ; 1.195      ;
; -0.244 ; uart_TX:TX|TX_FLG   ; uart_TX:TX|INDEX[0] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.036     ; 1.195      ;
; -0.244 ; uart_TX:TX|TX_FLG   ; uart_TX:TX|INDEX[1] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.036     ; 1.195      ;
; -0.244 ; uart_TX:TX|TX_FLG   ; uart_TX:TX|INDEX[2] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.036     ; 1.195      ;
; -0.244 ; uart_RX:RX|PRSCL[2] ; uart_RX:RX|INDEX[1] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.194      ;
; -0.241 ; uart_RX:RX|PRSCL[0] ; uart_RX:RX|INDEX[2] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.191      ;
; -0.240 ; uart_RX:RX|PRSCL[0] ; uart_RX:RX|INDEX[1] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.190      ;
; -0.237 ; uart_TX:TX|PRSCL[0] ; uart_TX:TX|TX_LINE  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.036     ; 1.188      ;
; -0.237 ; uart_TX:TX|PRSCL[0] ; uart_TX:TX|INDEX[3] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.036     ; 1.188      ;
; -0.237 ; uart_TX:TX|PRSCL[0] ; uart_TX:TX|INDEX[0] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.036     ; 1.188      ;
; -0.237 ; uart_TX:TX|PRSCL[0] ; uart_TX:TX|INDEX[1] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.036     ; 1.188      ;
; -0.237 ; uart_TX:TX|PRSCL[0] ; uart_TX:TX|INDEX[2] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.036     ; 1.188      ;
; -0.217 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.167      ;
; -0.217 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.167      ;
; -0.217 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.167      ;
; -0.217 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.167      ;
; -0.217 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.167      ;
; -0.217 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.167      ;
; -0.217 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.167      ;
; -0.217 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.167      ;
; -0.187 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.137      ;
; -0.187 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.137      ;
; -0.187 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.137      ;
; -0.187 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.137      ;
; -0.187 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.137      ;
; -0.187 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.137      ;
; -0.187 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.137      ;
; -0.187 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.137      ;
; -0.186 ; uart_TX:TX|INDEX[3] ; uart_TX:TX|TX_LINE  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.036     ; 1.137      ;
; -0.178 ; uart_TX:TX|INDEX[1] ; uart_TX:TX|TX_LINE  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.036     ; 1.129      ;
; -0.162 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|INDEX[2] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.112      ;
; -0.161 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|INDEX[2] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.111      ;
; -0.161 ; uart_RX:RX|INDEX[0] ; uart_RX:RX|INDEX[1] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.111      ;
; -0.160 ; uart_RX:RX|PRSCL[3] ; uart_RX:RX|INDEX[1] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.110      ;
; -0.155 ; uart_TX:TX|PRSCL[2] ; uart_TX:TX|TX_LINE  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.036     ; 1.106      ;
; -0.155 ; uart_TX:TX|PRSCL[2] ; uart_TX:TX|INDEX[3] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.036     ; 1.106      ;
; -0.155 ; uart_TX:TX|PRSCL[2] ; uart_TX:TX|INDEX[0] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.036     ; 1.106      ;
; -0.155 ; uart_TX:TX|PRSCL[2] ; uart_TX:TX|INDEX[1] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.036     ; 1.106      ;
; -0.155 ; uart_TX:TX|PRSCL[2] ; uart_TX:TX|INDEX[2] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.036     ; 1.106      ;
; -0.152 ; uart_TX:TX|PRSCL[3] ; uart_TX:TX|PRSCL[1] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.102      ;
; -0.152 ; uart_TX:TX|PRSCL[3] ; uart_TX:TX|PRSCL[2] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.102      ;
; -0.152 ; uart_TX:TX|PRSCL[3] ; uart_TX:TX|PRSCL[3] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.102      ;
; -0.152 ; uart_TX:TX|PRSCL[3] ; uart_TX:TX|PRSCL[4] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.102      ;
; -0.152 ; uart_TX:TX|PRSCL[3] ; uart_TX:TX|PRSCL[5] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.102      ;
; -0.152 ; uart_TX:TX|PRSCL[3] ; uart_TX:TX|PRSCL[0] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.102      ;
; -0.151 ; uart_RX:RX|INDEX[2] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.101      ;
; -0.151 ; uart_RX:RX|INDEX[2] ; uart_RX:RX|DATA[1]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.101      ;
; -0.151 ; uart_RX:RX|INDEX[2] ; uart_RX:RX|DATA[7]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.101      ;
; -0.151 ; uart_RX:RX|INDEX[2] ; uart_RX:RX|DATA[0]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.101      ;
; -0.151 ; uart_RX:RX|INDEX[2] ; uart_RX:RX|DATA[5]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.101      ;
; -0.151 ; uart_RX:RX|INDEX[2] ; uart_RX:RX|DATA[6]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.101      ;
; -0.151 ; uart_RX:RX|INDEX[2] ; uart_RX:RX|DATA[4]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.101      ;
; -0.151 ; uart_RX:RX|INDEX[2] ; uart_RX:RX|DATA[3]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.101      ;
; -0.151 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|INDEX[2] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.101      ;
; -0.150 ; uart_RX:RX|INDEX[1] ; uart_RX:RX|INDEX[1] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.100      ;
; -0.147 ; uart_RX:RX|INDEX[3] ; uart_RX:RX|INDEX[3] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.097      ;
; -0.140 ; uart_RX:RX|PRSCL[4] ; uart_RX:RX|INDEX[0] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.090      ;
; -0.140 ; uart_RX:RX|PRSCL[5] ; uart_RX:RX|DATA[2]  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 1.000        ; -0.037     ; 1.090      ;
+--------+---------------------+---------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                              ;
+--------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.164 ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50    ; 0.500        ; 0.763      ; 1.509      ;
; 0.067  ; 74161:clk_prsclr|f74161:sub|99  ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.026     ; 0.914      ;
; 0.093  ; 74161:clk_prsclr|f74161:sub|9   ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.026     ; 0.888      ;
; 0.181  ; 74161:clk_prsclr|f74161:sub|87  ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.026     ; 0.800      ;
; 0.443  ; 74161:clk_prsclr|f74161:sub|9   ; 74161:clk_prsclr|f74161:sub|99  ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.026     ; 0.538      ;
; 0.472  ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50    ; 1.000        ; 0.763      ; 1.373      ;
; 0.522  ; 74161:clk_prsclr|f74161:sub|9   ; 74161:clk_prsclr|f74161:sub|87  ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.026     ; 0.459      ;
; 0.597  ; 74161:clk_prsclr|f74161:sub|87  ; 74161:clk_prsclr|f74161:sub|99  ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.026     ; 0.384      ;
; 0.626  ; 74161:clk_prsclr|f74161:sub|9   ; 74161:clk_prsclr|f74161:sub|9   ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.022     ; 0.359      ;
; 0.626  ; 74161:clk_prsclr|f74161:sub|99  ; 74161:clk_prsclr|f74161:sub|99  ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.022     ; 0.359      ;
; 0.626  ; 74161:clk_prsclr|f74161:sub|87  ; 74161:clk_prsclr|f74161:sub|87  ; CLOCK_50                        ; CLOCK_50    ; 1.000        ; -0.022     ; 0.359      ;
+--------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: '74161:clk_prsclr|f74161:sub|110'                                                                                                                           ;
+-------+---------------------------------+---------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.179 ; uart_RX:RX|DATAFLL[7]           ; uart_RX:RX|DATAFLL[7]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; uart_RX:RX|DATAFLL[3]           ; uart_RX:RX|DATAFLL[3]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_RX:RX|DATAFLL[2]           ; uart_RX:RX|DATAFLL[2]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_RX:RX|DATAFLL[8]           ; uart_RX:RX|DATAFLL[8]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_RX:RX|DATAFLL[1]           ; uart_RX:RX|DATAFLL[1]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_RX:RX|DATAFLL[6]           ; uart_RX:RX|DATAFLL[6]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_RX:RX|DATAFLL[5]           ; uart_RX:RX|DATAFLL[5]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_RX:RX|DATAFLL[4]           ; uart_RX:RX|DATAFLL[4]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_RX:RX|DATAFLL[0]           ; uart_RX:RX|DATAFLL[0]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_RX:RX|DATAFLL[9]           ; uart_RX:RX|DATAFLL[9]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_TX:TX|TX_FLG               ; uart_TX:TX|TX_FLG               ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_TX:TX|LAST_START           ; uart_TX:TX|LAST_START           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_RX:RX|INDEX[2]             ; uart_RX:RX|INDEX[2]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_RX:RX|INDEX[1]             ; uart_RX:RX|INDEX[1]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_RX:RX|INDEX[0]             ; uart_RX:RX|INDEX[0]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uart_TX:TX|INDEX[3]             ; uart_TX:TX|INDEX[3]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_TX:TX|INDEX[1]             ; uart_TX:TX|INDEX[1]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_TX:TX|INDEX[2]             ; uart_TX:TX|INDEX[2]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_RX:RX|BUSY                 ; uart_RX:RX|BUSY                 ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_RX:RX|RX_FLG               ; uart_RX:RX|RX_FLG               ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; uart_TX:TX|INDEX[0]             ; uart_TX:TX|INDEX[0]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.314      ;
; 0.209 ; uart_TX:TX|PRSCL[5]             ; uart_TX:TX|PRSCL[5]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.037      ; 0.330      ;
; 0.212 ; uart_TX:TX|TX_FLG               ; uart_TX:TX|LAST_START           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.037      ; 0.333      ;
; 0.233 ; uart_TX:TX|INDEX[3]             ; uart_TX:TX|INDEX[0]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.353      ;
; 0.236 ; uart_RX:RX|RX_FLG               ; uart_RX:RX|DATAFLL[7]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.234      ; 0.554      ;
; 0.265 ; reg:pixel_in_reg1|reg_output[7] ; uart_TX:TX|DATAFLL[8]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.035      ; 0.384      ;
; 0.267 ; reg:pixel_in_reg1|reg_output[4] ; uart_TX:TX|DATAFLL[5]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.037      ; 0.388      ;
; 0.269 ; uart_RX:RX|BUSY                 ; enable_ff2                      ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.389      ;
; 0.294 ; uart_TX:TX|INDEX[0]             ; uart_TX:TX|INDEX[1]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; uart_TX:TX|INDEX[0]             ; uart_TX:TX|INDEX[3]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; uart_TX:TX|INDEX[0]             ; uart_TX:TX|INDEX[2]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.415      ;
; 0.300 ; uart_RX:RX|DATAFLL[9]           ; uart_RX:RX|DATA[3]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.038      ; 0.422      ;
; 0.300 ; uart_TX:TX|PRSCL[1]             ; uart_TX:TX|PRSCL[1]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.037      ; 0.421      ;
; 0.302 ; uart_RX:RX|DATAFLL[9]           ; uart_RX:RX|DATA[5]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.038      ; 0.424      ;
; 0.302 ; uart_RX:RX|DATAFLL[9]           ; uart_RX:RX|DATA[4]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.038      ; 0.424      ;
; 0.302 ; uart_TX:TX|PRSCL[3]             ; uart_TX:TX|PRSCL[3]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.037      ; 0.423      ;
; 0.303 ; uart_RX:RX|DATAFLL[9]           ; uart_RX:RX|DATA[1]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; uart_RX:RX|DATAFLL[9]           ; uart_RX:RX|DATA[7]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; uart_TX:TX|PRSCL[2]             ; uart_TX:TX|PRSCL[2]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; uart_RX:RX|PRSCL[1]             ; uart_RX:RX|PRSCL[1]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; uart_RX:RX|PRSCL[2]             ; uart_RX:RX|PRSCL[2]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart_RX:RX|PRSCL[3]             ; uart_RX:RX|PRSCL[3]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; uart_RX:RX|DATAFLL[9]           ; uart_RX:RX|DATA[0]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.038      ; 0.427      ;
; 0.305 ; uart_TX:TX|PRSCL[4]             ; uart_TX:TX|PRSCL[4]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; uart_RX:RX|DATAFLL[9]           ; uart_RX:RX|DATA[2]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.038      ; 0.428      ;
; 0.307 ; enable_ff2                      ; uart_TX:TX|LAST_START           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; uart_TX:TX|INDEX[2]             ; uart_TX:TX|INDEX[3]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.428      ;
; 0.311 ; uart_TX:TX|INDEX[2]             ; uart_TX:TX|TX_LINE              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.431      ;
; 0.313 ; uart_TX:TX|PRSCL[0]             ; uart_TX:TX|PRSCL[0]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.037      ; 0.434      ;
; 0.316 ; uart_RX:RX|INDEX[0]             ; uart_RX:RX|INDEX[1]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.037      ; 0.437      ;
; 0.317 ; uart_RX:RX|PRSCL[0]             ; uart_RX:RX|PRSCL[0]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.437      ;
; 0.317 ; uart_RX:RX|PRSCL[4]             ; uart_RX:RX|PRSCL[4]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.437      ;
; 0.323 ; uart_TX:TX|INDEX[2]             ; uart_TX:TX|INDEX[0]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.443      ;
; 0.328 ; uart_TX:TX|INDEX[3]             ; uart_TX:TX|TX_LINE              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.448      ;
; 0.334 ; uart_TX:TX|INDEX[1]             ; uart_TX:TX|INDEX[3]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.454      ;
; 0.338 ; uart_TX:TX|INDEX[3]             ; uart_TX:TX|INDEX[2]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.458      ;
; 0.341 ; uart_TX:TX|INDEX[3]             ; uart_TX:TX|INDEX[1]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.461      ;
; 0.343 ; reg:pixel_in_reg1|reg_output[6] ; uart_TX:TX|DATAFLL[7]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.037      ; 0.464      ;
; 0.343 ; uart_TX:TX|DATAFLL[7]           ; uart_TX:TX|TX_LINE              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.463      ;
; 0.347 ; uart_TX:TX|INDEX[1]             ; uart_TX:TX|INDEX[0]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.467      ;
; 0.349 ; uart_RX:RX|DATAFLL[0]           ; uart_RX:RX|DATA[4]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.038      ; 0.471      ;
; 0.350 ; uart_RX:RX|DATAFLL[0]           ; uart_RX:RX|DATA[2]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.038      ; 0.472      ;
; 0.350 ; uart_RX:RX|DATAFLL[0]           ; uart_RX:RX|DATA[0]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.038      ; 0.472      ;
; 0.351 ; uart_RX:RX|RX_FLG               ; uart_RX:RX|BUSY                 ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.471      ;
; 0.354 ; uart_RX:RX|DATAFLL[0]           ; uart_RX:RX|DATA[3]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.038      ; 0.476      ;
; 0.355 ; uart_RX:RX|DATAFLL[0]           ; uart_RX:RX|DATA[7]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.038      ; 0.477      ;
; 0.355 ; uart_RX:RX|DATA[0]              ; reg:pixel_in_reg1|reg_output[0] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.038      ; 0.477      ;
; 0.356 ; uart_RX:RX|DATAFLL[2]           ; uart_RX:RX|DATA[1]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.038      ; 0.478      ;
; 0.356 ; uart_RX:RX|DATAFLL[0]           ; uart_RX:RX|DATA[1]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.038      ; 0.478      ;
; 0.357 ; uart_RX:RX|DATAFLL[0]           ; uart_RX:RX|DATA[6]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.038      ; 0.479      ;
; 0.358 ; uart_RX:RX|DATAFLL[0]           ; uart_RX:RX|DATA[5]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.038      ; 0.480      ;
; 0.359 ; uart_RX:RX|DATA[2]              ; reg:pixel_in_reg1|reg_output[2] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.038      ; 0.481      ;
; 0.359 ; uart_RX:RX|DATAFLL[5]           ; uart_RX:RX|DATA[4]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.038      ; 0.481      ;
; 0.359 ; uart_RX:RX|DATAFLL[8]           ; uart_RX:RX|DATA[7]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.038      ; 0.481      ;
; 0.359 ; uart_RX:RX|DATAFLL[6]           ; uart_RX:RX|DATA[5]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.038      ; 0.481      ;
; 0.360 ; uart_RX:RX|DATA[1]              ; reg:pixel_in_reg1|reg_output[1] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.038      ; 0.482      ;
; 0.360 ; uart_RX:RX|DATAFLL[3]           ; uart_RX:RX|DATA[2]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.038      ; 0.482      ;
; 0.372 ; uart_RX:RX|DATA[5]              ; reg:pixel_in_reg1|reg_output[5] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.038      ; 0.494      ;
; 0.374 ; uart_RX:RX|DATA[7]              ; reg:pixel_in_reg1|reg_output[7] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.038      ; 0.496      ;
; 0.374 ; uart_RX:RX|DATAFLL[4]           ; uart_RX:RX|DATA[3]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.038      ; 0.496      ;
; 0.375 ; uart_RX:RX|DATAFLL[1]           ; uart_RX:RX|DATA[0]              ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.038      ; 0.497      ;
; 0.377 ; uart_TX:TX|INDEX[1]             ; uart_TX:TX|INDEX[2]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.497      ;
; 0.378 ; uart_RX:RX|DATA[3]              ; reg:pixel_in_reg1|reg_output[3] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.038      ; 0.500      ;
; 0.382 ; uart_RX:RX|PRSCL[5]             ; uart_RX:RX|PRSCL[5]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.502      ;
; 0.398 ; reg:pixel_in_reg1|reg_output[5] ; uart_TX:TX|DATAFLL[6]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.035      ; 0.517      ;
; 0.400 ; uart_RX:RX|INDEX[2]             ; uart_RX:RX|INDEX[3]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.037      ; 0.521      ;
; 0.401 ; uart_RX:RX|INDEX[2]             ; uart_RX:RX|DATAFLL[7]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.235      ; 0.720      ;
; 0.408 ; uart_RX:RX|INDEX[0]             ; uart_RX:RX|DATAFLL[1]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.528      ;
; 0.408 ; uart_RX:RX|INDEX[0]             ; uart_RX:RX|DATAFLL[9]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.528      ;
; 0.411 ; reg:pixel_in_reg1|reg_output[2] ; uart_TX:TX|DATAFLL[3]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.035      ; 0.530      ;
; 0.411 ; uart_RX:RX|DATA[4]              ; reg:pixel_in_reg1|reg_output[4] ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.037      ; 0.532      ;
; 0.414 ; uart_RX:RX|INDEX[1]             ; uart_RX:RX|DATAFLL[0]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.534      ;
; 0.416 ; uart_RX:RX|INDEX[0]             ; uart_RX:RX|DATAFLL[8]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.536      ;
; 0.417 ; uart_RX:RX|INDEX[1]             ; uart_RX:RX|DATAFLL[5]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.537      ;
; 0.426 ; uart_RX:RX|RX_FLG               ; uart_RX:RX|INDEX[0]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.546      ;
; 0.430 ; uart_RX:RX|RX_FLG               ; uart_RX:RX|INDEX[1]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.550      ;
; 0.432 ; uart_RX:RX|RX_FLG               ; uart_RX:RX|INDEX[2]             ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.552      ;
; 0.433 ; uart_RX:RX|INDEX[2]             ; uart_RX:RX|DATAFLL[6]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.553      ;
; 0.435 ; uart_RX:RX|INDEX[2]             ; uart_RX:RX|DATAFLL[4]           ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.036      ; 0.555      ;
; 0.438 ; uart_TX:TX|PRSCL[4]             ; uart_TX:TX|TX_FLG               ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 0.000        ; 0.037      ; 0.559      ;
+-------+---------------------------------+---------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                              ;
+-------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+
; 0.186 ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50    ; 0.000        ; 0.799      ; 1.204      ;
; 0.201 ; 74161:clk_prsclr|f74161:sub|87  ; 74161:clk_prsclr|f74161:sub|87  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; 74161:clk_prsclr|f74161:sub|99  ; 74161:clk_prsclr|f74161:sub|99  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.022      ; 0.307      ;
; 0.208 ; 74161:clk_prsclr|f74161:sub|9   ; 74161:clk_prsclr|f74161:sub|9   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.022      ; 0.314      ;
; 0.212 ; 74161:clk_prsclr|f74161:sub|87  ; 74161:clk_prsclr|f74161:sub|99  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.026      ; 0.322      ;
; 0.281 ; 74161:clk_prsclr|f74161:sub|9   ; 74161:clk_prsclr|f74161:sub|87  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.026      ; 0.391      ;
; 0.326 ; 74161:clk_prsclr|f74161:sub|9   ; 74161:clk_prsclr|f74161:sub|99  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.026      ; 0.436      ;
; 0.531 ; 74161:clk_prsclr|f74161:sub|87  ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.026      ; 0.641      ;
; 0.603 ; 74161:clk_prsclr|f74161:sub|9   ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.026      ; 0.713      ;
; 0.637 ; 74161:clk_prsclr|f74161:sub|99  ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.026      ; 0.747      ;
; 0.821 ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50    ; -0.500       ; 0.799      ; 1.339      ;
+-------+---------------------------------+---------------------------------+---------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                           ;
+----------------------------------+---------+-------+----------+---------+---------------------+
; Clock                            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                 ; -1.404  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  74161:clk_prsclr|f74161:sub|110 ; -1.404  ; 0.179 ; N/A      ; N/A     ; -1.000              ;
;  CLOCK_50                        ; -0.677  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS                  ; -53.483 ; 0.0   ; 0.0      ; 0.0     ; -68.015             ;
;  74161:clk_prsclr|f74161:sub|110 ; -52.799 ; 0.000 ; N/A      ; N/A     ; -60.000             ;
;  CLOCK_50                        ; -0.684  ; 0.000 ; N/A      ; N/A     ; -8.015              ;
+----------------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; UART_TXD      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; start_led     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_clk       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; UART_RXD                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; UART_TXD      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; start_led     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_clk       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; UART_TXD      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; start_led     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_clk       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; UART_TXD      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; start_led     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_clk       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 511      ; 0        ; 0        ; 0        ;
; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50                        ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                        ; CLOCK_50                        ; 9        ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; 511      ; 0        ; 0        ; 0        ;
; 74161:clk_prsclr|f74161:sub|110 ; CLOCK_50                        ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                        ; CLOCK_50                        ; 9        ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 22    ; 22   ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 2     ; 2    ;
+---------------------------------+-------+------+


+----------------------------------------------------------------------------------------+
; Clock Status Summary                                                                   ;
+---------------------------------+---------------------------------+------+-------------+
; Target                          ; Clock                           ; Type ; Status      ;
+---------------------------------+---------------------------------+------+-------------+
; 74161:clk_prsclr|f74161:sub|110 ; 74161:clk_prsclr|f74161:sub|110 ; Base ; Constrained ;
; CLOCK_50                        ; CLOCK_50                        ; Base ; Constrained ;
+---------------------------------+---------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; UART_RXD   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; UART_TXD    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start_led   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; UART_RXD   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; UART_TXD    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start_led   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 21.1.1 Build 850 06/23/2022 SJ Lite Edition
    Info: Processing started: Tue Feb  7 18:06:56 2023
Info: Command: quartus_sta Image_Filter_tool -c Image_Filter_Tool
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Image_Filter_Tool.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name 74161:clk_prsclr|f74161:sub|110 74161:clk_prsclr|f74161:sub|110
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.404
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.404             -52.799 74161:clk_prsclr|f74161:sub|110 
    Info (332119):    -0.677              -0.684 CLOCK_50 
Info (332146): Worst-case hold slack is 0.286
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.286               0.000 CLOCK_50 
    Info (332119):     0.343               0.000 74161:clk_prsclr|f74161:sub|110 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -7.000 CLOCK_50 
    Info (332119):    -1.000             -60.000 74161:clk_prsclr|f74161:sub|110 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.173
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.173             -41.675 74161:clk_prsclr|f74161:sub|110 
    Info (332119):    -0.505              -0.505 CLOCK_50 
Info (332146): Worst-case hold slack is 0.257
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.257               0.000 CLOCK_50 
    Info (332119):     0.299               0.000 74161:clk_prsclr|f74161:sub|110 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -7.000 CLOCK_50 
    Info (332119):    -1.000             -60.000 74161:clk_prsclr|f74161:sub|110 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.318
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.318              -6.829 74161:clk_prsclr|f74161:sub|110 
    Info (332119):    -0.164              -0.164 CLOCK_50 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 74161:clk_prsclr|f74161:sub|110 
    Info (332119):     0.186               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -8.015 CLOCK_50 
    Info (332119):    -1.000             -60.000 74161:clk_prsclr|f74161:sub|110 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4811 megabytes
    Info: Processing ended: Tue Feb  7 18:06:58 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


