part=xc7a35tcpg236-1

[hls]
flow_target=vivado
package.output.format=ip_catalog
package.output.syn=false
syn.top=seg_driver_clock_divider
clock=10ns
syn.file=clock_divider.hpp
syn.file=clock_divider.cpp
tb.file=clock_divider_test.cpp
cosim.trace_level=all
csim.code_analyzer=1
cosim.rtl=verilog
cosim.tool=xsim
syn.rtl.reset=all
