肌電訊號辨識系統之數位晶片設計 
“A VLSI Design of EMG Pattern Recognition System” 
計畫編號：NSC94-2215-E006-053 
執行期間：94 年 8 月 01 日 至 95 年 10 月 31 日 
主持人：林志隆 成功大學電機工程系助理教授 
 
一、 中文摘要 
近年來越來越多在生醫工程的應用。政府
將復健與保健器材與技術的發展列入重點。因
此，本研究主要目的在於發展出能進行肌電圖
(EMG)訊號之即時(real-time)辨識之特殊用途
積體電路(ASIC)，透過肌電圖訊號分析而即時
判斷受試者所做之動作以做為日後癱瘓病人
與輔助設備間之人機溝通的介面。 
本研究率先以VLSI設計方式實現肌電圖
辨識系統晶片。先將使用者所做動作之肌電圖
訊 號 ， 利 用 德 賓 遞 迴 法 (Levinson-Durbin 
recursion ) 及 沃 克 方 程 式 (Yule-Walker 
Equation) 的 矩 陣 運 算 找 出 自 動 迴 歸
(autoregressive)參數並求出倒頻譜 (cepstrum)
參數，以此參數做為不同動作之肌電圖之特徵
值，並用動態時間校正演算法對特徵參數進行
分析及辨識出使用者之特徵值以判斷動作狀
態。 
考量肌電圖訊號辨識速度遠低於晶片的
工 作 頻 率 ， 我 們 採 用 時 域 多 工 
(time-multiplexing)的方式，減少運算單元，以
達小面積、低成本並且能即時辨識的需求。最
後將這些模組先以Altera Stratix FPGA上驗證
後，以特殊用途積體電路(ASIC)方式實現。晶
片的操作頻率為2MHz，core size約為0.84 X 
0.84 mm
2
， chip size約為1.789 X 1.789 mm
2   
符合了本計畫設計的目標。希望未來能朝SOC
之領域與醫學訊號處理應用繼續發展，為生醫
領域及殘障輔具盡一番心力。 
 
英文摘要 
The objective of this research is to develop 
an ASIC prototype with real-time pattern 
recognition ability for the EMG signal. The 
real-time pattern recognition system of this EMG 
signal can be used as the control device to the 
assisting equipments of the patients. 
This research presents the first time on the 
VLSI design and properties of a dedicated ASIC 
developed of an EMG pattern recognition system. 
The cepstral parameters were simply modified 
from autoregressive parameters which were 
determined by the Levinson-Durbin recursion 
and  Yule-Walker Equation algorithm. In 
addition, the discrimination of different motions 
made by the user was the dynamic timing 
warping (DTW) method using the ceptral 
parameters. 
To avoid rapid growth of logic units due to 
circuit duplication, we reduced the hardware 
functional units by time-multiplexing several 
operations such as multiplication and addition in 
algorithm. After the final design is downloaded 
and verified on Altera Stratix FPGA, it is 
expected to be implemented by using application 
specific integrated circuit (ASIC). The 
specification show that the operation clock rate 
is 2MHz, the core size is 0.84 X 0.84 mm
2
 , and 
the chip size is 1.789 X 1.789 mm
2
. Now the 
project goals are achieved and applying the SOC 
4、 使用TSMC standard cell進行合成，並使用
Design ware優化合成的邏輯電路。 
5、佈局(layout) 合成優化後的電路，並使用
TSMC的佈局驗證規則，檢查佈局的正確
性。 
6、晶片的功率消耗分析，頻率分析，佈局後
(Postlayout Simulation)模擬並驗證各功能
(function)區塊。 
7、建立完整之測試平台與環境，以便量測晶
片之效能、評估所完成之肌電圖辨識之優
缺點，除設計ASIC可測試性之功能，並建
立完整之人體測驗程序。 
 
    
圖3.1 系統設計流程圖 
 
圖3.2 系統電路設計架構圖 
硬體架構實現方面，主要分為四大部分，如圖
3.2 所示： 
1).前端肌電訊號的資料蒐集功能區塊(Data 
collection) 。  
2).找出代表肌電訊號動作的特徵值功能區塊 
(Feature Operational Analysis) 。 
3).即時辨識模組區塊(Recognition) 。 
4).訓練辨識時所需的資料庫 (database) 模組
區塊(Train Data)。 
 
本研究所提出的肌電圖辨識系統架構是
以 Cell-Based 的方式實現，因此模組架構分
別都確定之後，我們使用 ModelSim撰寫
Verilog HDL設計RTL/Behavior模組，然後再
Synopsys的Design Compiler合成（Synthesize）
Gate-level 邏輯接線電路，  把合成後的
Gate-level Verilog Code 拿回去ModelSim做
Gate-Level Simulation，確定合成電路的功能是
否正常，接著再用Synopsys的Astro製做晶片的
配置與繞線。完成後必須將完成的電路做
Design Rule Check（DRC）及Layout Versus 
Schematic（LVS）檢查，確保電路在配置與繞
線的過程有無錯誤，本研究的實現完整
Cell-base Design 流程，如圖3.3 所示如下。 
 
 
圖3.3  Cell-Base Design Flow 
 
利用 HDL 描述電路及功能 → 考慮可測試性
設計 → 功能驗證與模擬(Function Simulation) 
→ 利用 Design Compiler 合成 → Design 
Constraint 與合成優化 → 合成驗證與模擬
(Gate-level Simulation) → 用PrimePower估計
功率消耗並決定所需的 IO Power Pad → 利用
Astro 作佈局 → 利用 Calibre 檢查 DRC,LVS
→ 利用 Nanosim 作佈局後模(Post-Simulation) 
→ 利用 PrimeTime 將晶片加以分析頻率。 
