類比電路設計最佳化技術之研究：應用 Nyquist rate ADC/DAC 之設計（I） 
“The study of analog circuit design optimization technique for Nyquist rate ADC/DAC ” 
計畫編號：96-2221-E-024-018 
執行期間：96 年 8 月 1 日 至 97 年 7 月 31 日 
主持人：黃俊岳 國立台南大學 通訊工程所副教授 
共同主持人：王鴻猷 國立高雄應用科技大學 電子工程系 
一、 中文摘要 
本計畫擬研究類比最佳化技術，並應用於發展系
統晶片之類比/混合信號矽智財設計技術，在今年的計
畫中我們利用 TSMC 0.35μm 2P4M mixed signal 的製程
來完成一個 10 位元管線式類比數位轉換器之設計，其
取樣頻率為 50MHz，使用的供給電壓為 3.3V。本次設
計為九階段(stage)的管線式類比數位轉換器，前八個階
段採用 1.5-bit/per stage 的技術，最後一個階段則為一個
2-bit 的快閃式類比數位轉換器。取樣電路(S/H)與 DAC/
減法器/增益級(MDAC)使用開關式電容電路來完成，在
取樣保持電路最前端的輸入開關使用拔靴帶式
(Bootstrapped)開關電路，以降低輸入開關電荷注入對輸
入訊號的依賴性。整體電路的設計採用全差動的架構來
降低雜訊的干擾。 
在電路模擬方面，我們利用 HSPICE 來進行模擬，
對於 10 位元 50 MHz 管線式類比數位轉換器的模擬結
果如下：積分非線性誤差 (INL)為 +1.7 LSB~−0.85 
LSB，微分非線性誤差(DNL)為+1.2 LSB~−0.6 LSB。在
輸入 1MHz 的正弦波時，訊號對雜訊及失真比(SNDR)
為 58.626 dB，有效位元數(ENOB)為 9.47 位元，電路
的 功 率 消 耗 為 258 mW 。 另 外 ， 我 們 採 用
Cadence-NeoCircuit 軟體，研究類比最佳化技術，並應
用於管線式類比數位轉換器所需運算放大器之設計最
佳化。 
 
英文摘要 
In this project, we will study the analog circuit design 
optimization technique and apply it to the designs of 
analog/mixed-signal intellectual property for SOC 
applications. This year, we had designed a 10-bit 50MHz 
pipelined analog-to-digital converter (ADC) by TSMC 
0.35μm 2P4M mixed signal process technology. The 
supply voltage is 3.3 V. The pipelined stage of the ADC 
architecture is nine. We adopt 1.5-bit/per stage technology 
in the front of eight stages and a 2-bit flash ADC in the 
last stage. The switch-capacitor circuit structure is used to 
design the sample and hold circuit (S/H) and the 
multiplying DAC (MDAC). In order to reduce the 
dependence of input signal on charge injection of input 
switch, the bootstrapped switch structure is used to 
implement the switches of S/H input. Meanwhile, fully 
differential architecture is used to design the whole circuit 
to reduce noise. 
The ADC is simulated by HSPICE. The proposed 
ADC has the following performances: the sampling rate of 
ADC is 50 MHz, INL is +1.7 LSB to -0.85 LSB, and DNL 
is +1.2 LSB to -0.6 LSB. For 1 MHz sine wave input, the 
SNDR is 58.626 dB, the ENOB is 9.47 bits, and the power 
consumption is 258 mW at the maximum conversion rate. 
We also study the analog circuit design optimization 
technique by means of Cadence-NeoCircuit software and 
apply it to optimize the design of operational amplifier in 
pipelined analog-to-digital converter. 
 
二、計畫的緣由與目的 
近年來數位系統的發展迅速，而負責將類比訊號
轉換數位訊號的 ADC 及將數位訊號轉換成類比訊號的
DAC，這兩種元件都是在數位系統裡扮演相當重要的
角色，有鑑於此，我們決定發展一個高轉換速度、中解
析度及低 glitch 之類比數位轉換器，對於高速且中解析
度的類比數位轉換器，多級平行-管線式架構將會是最
佳的選擇，不過在設計 pipelined ADC 時，在分級的過
程中，每個 sub-DAC 的非線性度將會是 pipelined ADC
的主要誤差來源，為了獲得良好的線性度，每個
sub-DAC 的增益、電阻匹配、電容匹配、比較器抵補
電壓、參考電壓誤差、積體電路佈局對稱性等都需要小
心的設計。 
當設計類比電路來符合一些規格時，往往是一個
複雜的問題，必須針對許多設計參數中找出一個折衷的
版本，理想上，電路設計工程師需要推導出一個解析方
程式來量化這些參數的折衷量，然而，這種方法僅僅適
用於簡單的電路模型，因此無法提供精確的結果，另一
種方式，則是利用電路模擬器來提供精確的分析結果，
不過電路模擬器也是有缺點的，因為模擬結果是一些數
值化的結果，並無法提供設計參數與電路架構的直接關
係，造成設計者要修改的困難，因此，設計者只能多做
一些大量的模擬來達成一個合適的設計結果，既使這些
模擬已經完成，設計者也很難從中判斷出哪一個設計是
符合規格的最佳設計。 
因此，解決這些問題的方法是採用一個最佳化工
具與模擬器連結，這個最佳化工具可以透過調整電路設
計參數來達成一個最佳化設計，如果這個最佳化工具的
效能夠好，便可以同時藉由多個設計參數的調整來進行
最佳化設計，近年來這方面的研究有 Barros[1] 與
Khalifa[2]提出以基因演算法作為類比設計最佳化之核
心工具，來進行類比自動合成設計，而商業化的軟體有
Cadence 公司出版的 NeoCircuit 軟體[3]，本計畫便是要
藉由 Cadence-NeoCircuit 軟體，研究類比電路設計最佳
化，NeoCircuit 軟體可以結合模擬軟體如：Spectre 或
Hspice 等，對於電路進行自動化調整元件尺寸、偏壓
等，並依據模擬器的結果來驗證經過尺寸調整過的電路
是否滿足所訂的規格條件，達到最佳化設計之目的。 
 2
包含這些非理想效應的轉換函數，並推導應用於 S/H
和 MDAC 的運算放大器規格[7,8]。 
(1) 運算放大器的直流增益(DC gain of opamp) 
由放大器有限增益造成的增益誤差(Gain error)，可
以推導出 S/H 和 MDAC 所需之運算放大器增益。在這
假設運算放大器輸入端的寄生電容量為
3
CCopa = ，且
。 CCC FS ==
 應用於 S/H 之運算放大器 
opas
s
CC
C
+=β
 
⎟⎟⎠
⎞
⎜⎜⎝
⎛ +⋅>⇒< ++
S
opaSN
N C
CC
A
A
1
1 22
11
β
                (1)                                   
 應用於第一級 MDAC 之運算放大器 
opa
B CC
C
+= 2β
 
⎟⎟⎠
⎞
⎜⎜⎝
⎛ +⋅>⇒< +−+− C
CC
A
A
opa
B
BN
BN
2
2
2
11 1
1β
             (2)                                   
在這裡 B 為每級電路解析出的有效位元數，第一
級解出 B bit 後，下一級便只需解出(N-B) bit，以此類
推，因此越後級者所需之解析度越低。 
(2) 時間常數(Time constant of opamp) 
τ
St
e
− 為opamp finite settling error，我們可以藉此公式
推導出運算放大器單一增益頻寬fT的規格，公式如下： 
 應用於 S/H 之運算放大器 
( ) ( ) ( ) ( )2ln12
1
2ln12
1
1 ⋅+<⋅⋅⇒⋅+<⇒< +
−
N
t
fN
te S
T
S
N
ts
βπτ
τ  
( ) ( )
βπ ⋅⋅
⋅+>⇒
S
T t
Nf
2
2ln1                                (3)                                      
 應用於第一級 MDAC 之運算放大器 
)2ln()1(2
1
)2ln()1(2
1
1 ⋅+−<⋅⋅⇒⋅+−<⇒< +−
−
BN
ts
fBN
tse
T
BN
ts
βπτ
τ
( ) ( )
βπ ⋅⋅
⋅+−>⇒
S
T t
BNf
2
2ln1                             (4)                                           
運算放大器的settling time可切分為兩大部份，第一
部份為運算放大器充電的時間(tSR)，slew rate的大小決
定此充電時間的快慢，第二部份為波形穩定的時間(tS)
在這裡因為需要 10-bit的解析度，所以設定為輸出電位
擺幅與穩定態相差至 0.1%所需的時間。 
¾ 運算大器規格計算 
 Resolution: 10-bit 
 Sampling Rate: 50MHz 
 Supply Voltage: 3.3V 
 Output swing: 2V (differential) 
[Calculation] 
Sampling rate=50MHz，則半週期時間為運算放大器整
體的 settling time。 
   ns
f
Tsettling
S
10
2
1 =⋅=
 
1. 分配充電時間 (tSR)為 4ns，控制開關訊號的 rise 
time、fall time、nonoverlap time共為 1ns，因此剩下
5ns給波形穩定時間(tS)使用。 
2. 利用式(1)(2)(3)(4)，並假設
3
CCopa = ，可以分別推得
S/H 及 MDAC 的增益與頻寬如下 
 SHA  
( ) ( ) ( ) ( ) MHz
CC
C
t
Nf
S
T 7.323
3
1052
2ln110
2
2ln1
9
=
⎟⎟
⎟⎟
⎠
⎞
⎜⎜
⎜⎜
⎝
⎛
+
⋅×⋅
+ ⋅+=⋅⋅
⋅>
−π
βπ
dB
C
CC
C
CC
A
S
opaSN 7.6832log202 1101 =
⎥⎥
⎥⎥
⎦
⎤
⎢⎢
⎢⎢
⎣
⎡
⎟⎟
⎟⎟
⎠
⎞
⎜⎜
⎜⎜
⎝
⎛ +
⋅=⎟⎟⎠
⎞
⎜⎜⎝
⎛ +⋅> ++  
 MDAC 
( ) ( ) ( ) ( ) MHz
CCC
C
t
Nf
S
T 515
3
1052
2ln1110
2
2ln1
9
=
⎟⎟
⎟⎟
⎠
⎞
⎜⎜
⎜⎜
⎝
⎛
++
⋅×⋅
⋅+−=⋅⋅
B
 
⋅+−>
−π
βπ
dB
C
CC
C
CC
s
opa
B
BN 6.673
2
2log 1110 =
⎥⎥
⎥⎥
⎦
⎤
⎢⎢
⎢
⎣
⎡
⎟⎟
⎟⎟
⎠
⎞
⎜⎜
⎜⎜
⎝
⎛ +
⎟⎠⎜
⎜
⎝
+−+−A 20
2
2 1
⎢ ⋅=⎟⎞⎛ +⋅>
 
4.計算所需之 Slew rate，公式如下： 
( )sV
t
V
SR
SR
ref μ500
104
2
9 =×== −
 
表 1 為推導後運算放大器必須達到的最低規格，我
們按照列出的運算放大器規格來進行設計。 
圖三為使用之雙級式運算放大器架構，第一級放大
器使用伸縮式組態來提高整體的增益，第二級則為簡單
之共源極放大器，利用電容(CC1/CC2)來做頻率補償，串
聯電阻(RC1/RC2)來修正零點的位置，串聯電阻值可由以
下推導得到[9]。 
零點的頻率為 ( )1111
1
CmC
z RgC −≈ −ω
 
因此，如果 ，則1
111
−≥ mC gR 0≤zω 。儘管 似乎是
很自然的選擇，實際上我們仍將零點推往左半平面以消
除第一個次要極點，這將發生在如果 
1
111
−= mC gR
( ) Cm CLCLmCmC Cg CCRCgRgC ⋅+≈⇒−≈−− 1111111111  
故可估計出RC1.2的阻值。 
Vbp
Vcp
Vcp
Vin+ Vin-
M1 M2
M3 M4
M5 M6
M7 M8
M13Vcmfb1
Vout-Vout+
M10
M11 M12
M9
Cc1 Rc1 Cc2Rc2
Vbp Vbp
CL1 CL2
Vcmfb2M14
 
圖三  雙級式(Two stage)運算放大器 
單位增益頻寬為 
C
m
u C
g 1=ω  
第一個次主極點為 
35911
11
gdgdgdgdC
m
n CCCCC
g
++++≈ω
 
 4
圖八  MDAC 轉移曲線 
(1)當輸入的訊號 4VrefVin −< 時，於 sub-ADC 解析出
的 數 位 碼 為 00 ， 而 X=0 、 Y=0 、 Z=1 ， 輸 出
。 VrefVinVout += 2
(2)當輸入的訊號 44 VrefVinVref <<− 時，於 sub-ADC
解析出的數位碼為 01，而 X=0、Y=1、Z=0，輸出
。 VinVout 2=
(3)當輸入的訊號 4VrefVin > 時，於 sub-ADC 解析出的
數 位 碼 為 10 ， 而 X=1 、 Y=0 、 Z=0 ， 輸 出
。 VrefVinVout −= 2
圖九與圖十為 MDAC 電路輸入訊號分別為斜線波
及弦波的模擬圖。另外將 pipelined ADC 單一級電路(包
括 sub-ADC和MDAC)的輸出訊號與輸入訊的關係整理
於表 2 中。 
 
圖九  輸入斜線波的 MDAC 模擬結果 
(Vinp,Vinn)
(Vop,Von)
 
圖十  輸入正弦波的 MDAC 模擬結果 
 
表 2  Pipelined ADC 單級電路輸入與輸出訊號關係表 
Input signal Output value 
Differential input 1.5-bit Sub-ADC MDAC residue 
Vin=(Vinp−Vinn) Digital code X Y Z Vout=(Vop-Von)
Vin<−Vref/4 00 0 0 1 2Vin+Vref 
−Vref/4<Vin<Vref/4 01 0 1 0 2Vin 
Vin>Vref/4 10 1 0 0 2Vin-Vref 
  
3. 子類比數位轉換器(Sub-ADC) 
圖十一為 1.5-bit sub-ADC電路[8]，主要的區塊可
分成比較器和數位解碼二個區塊，兩個比較器的門檻電
壓(Threshold voltage)分別為+Vref/4 及-Vref/4，藉由數位
解碼電路產生輸出數位碼MSB、LSB，分別為 00、01
和 10 三種狀態，經過暫存器延遲後進入數位錯誤修正
電路進行校正。另外得到的訊號X、Y、Z用來控制
MDAC開關，Vrefp、Vrefn為輸入整個管線式類比數位
轉換器之最正及最負電壓，Vinp、Vinn為來自前一級
MDAC的輸出信號，而圖中的Dummy NAND用來使每
一個比較器的fan out皆相同。1.5-bit sub-ADC所模擬的
結果如圖十二。其輸入與輸出訊號關係如表 3 所列。 
+
+−
−
+
−
+
+−
−
+
−
Z
ZB
Y
X
YB
XB
Dummy
Vinp
Vinn
Vrefp
Vrefn
MSB
LSB
Clk2
 
圖十一  1.5-bit sub-ADC 
Vinp,
Vinn
MSB
LSB
Z
X
Y
 
圖十二  1.5-bit sub-ADC 模擬結果 
4. 2-bit 類比數位轉換器 
這次設計之pipelined ADC最後一級為一次解 2-bit
的ADC，其電路如圖十三所示[8]。2-bit ADC需要使用
三個比較器，比較器門檻電壓分別為+Vref/2、0V和
-Vref/2。經由數位解碼電路產生MSB與LSB，分別 00、
01、10 與 11 狀態的兩位元數位碼，而此級的LSB不需
再經過數位錯誤修正，直接輸出。圖十四為 2-bit ADC
之模擬結果。 
+
+−
−
+
−
+
+−
−
+
−
LSB
Vinp
Vinn
Vrefp
Vrefn
+
+−
−
+
−
MSB
Vcm
 
圖十三  2-bit ADC 電路
 6
D10
D9
D8
D7
D6
D5
D4
D3
D2
D1
 
Vin
VDAC
 
圖十五 10-bit pipelined ADC 之暫態分析 
 
圖十六  Pipelined ADC之 FFT轉換頻譜模擬圖(Fin ≈ 1 
MHz，Fs = 50 MHz) 
 
圖十七  INL/DNL 模擬結果 
表 3  Pipeline ADC 模擬結果特性表 
ADC Specification Simulation Result 
Process Technology CMOS 0.35μm 2p4m 
Supply Voltage 3.3 V 
Operation Range 1.15 V~2.15 V 
Input frequency 1.0009765625 MHz 
Sampling Rate 50 MHz 
SNDR 58.626 dB 
DNL (ideal ramp line) +1.2 LSB~−0.6 LSB 
INL (ideal ramp line) +1.7 LSB~−0.85 LSB 
ENOB 9.47 bits 
Power Consumption 258 mW 
 
圖十八  整體電路佈局圖 
 
圖十九  晶片照相圖 
 
圖二十  ADC 量測之頻譜圖(Fin=1MHz、Fs=10MHz、
SNDR=27.96dB、ENOB=4.35bits) 
 8
2. M. H. Weng, Y. C. Chang, H. W. Wu, C. Y. Huang, 
and Y. K. Su, “An inverse S-shaped slotted ground 
structures applied to miniature wide stopband lowpass 
filters,” IEICE Trans. Electronics Letters, vol. E90-C, 
no.12, pp. 2285-2288, Dec. 2007. 
3. M. H. Weng, C. Y. Huang, C. S. Ye and C. Y. Hung, 
“A Novel Compact CPW Bandpass Filter with 
Improved Spurious Response,” Microwave & Optical 
Technology Letters, vol. 49, no. 12, pp. 2941-2944 
Dec. 2007. 
4. M. H. Weng, Y. C. Chang, H. W. Wu, and C. Y. 
Huang, “Design of multi-layered dual-band bandpass 
filter using cross-coupled stepped impedance 
resonators,” Microwave & Optical Technology Letters, 
vol. 49, no. 11, pp. 2713-2717, Nov. 2007. 
5. H. Y. Wang, C. Y. Huang, and Y. C. Liu, “Comment 
on "A note on determination of oscillation startup 
condition,” Analog Integrated Circuits and Signal 
Processing, vol. 51, no. 1, pp. 57-58, 25 April 2007. 
6. C.Y. Huang, T.C. Tsai, M.H. Lee, B.D. Liu, H.Y. 
Lin,” Total urinary analysis with 
poly(ethylene-co-vinyl-alcohol) molecular imprinting 
thin film potentiostat sensors,” in Proceeding of The 
tenth world congress on Biosensors, Biosensors 2008, 
P2.141, (14-16 May, 2007, Shanghai, China). 
 10
