------Layer #(Type) [Exec ID , Data ID] --[Ni x inW x inH] => [No x outW x outH] [Ni/G] [dataflowType] [preFetch, preFetchAlign, procSize, inPlaneSize] [dmaFreq] [dmaFreqWt] [kernelFreq] [In Data Ids] -----
------  0(    Data) [0, 0] --[0 x 0 x  0] => [3 x 384 x  384] *** [0] ***[FRAME] ***[0, 0, 1, 0]**** [0], [1],[1] -[]---
  IN: DDR, DMA,  24484(148612),      0(     0),   24(   36),  6d200( 446976),   0,       7e ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff |||| DDR, DMA,  24484(148612),  24483(148611),    3(    3),  6d200( 446976), 182,       7e 
  WT:NONE,  NA,      0(     0),      0(     0),   24(   36),      0(      0),   0,    6d200 ||||  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  1(    Conv) [1, 1] --[3 x 384 x  384] => [12 x 192 x  192] *** [3] ***[ROW_L] ***[386, 386, 64680, 148226]**** [3], [1],[3] -[0 ]---
  IN: DDR, DMA,  24484(148612),  24483(148611),    3(    3),  6d200( 446976),   0,       7e ||||  L2, DMA,  1fb40(129856),  1fb40(129856),    3(    3),  6ee00( 454144),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   92c0( 37568),   9243( 37443),    c(   12),  6e180( 450944),  c2,       3e 
  WT: DDR, DMA,     1c(    28),     1c(    28),    c(   12),    180(    384),   0,    6d200 ||||  L2, DMA,     1c(    28),     1c(    28),    c(   12),    180(    384),   0,    6ee00 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  1]
------  2(    Conv) [2, 2] --[12 x 192 x  192] => [32 x 192 x  192] *** [12] ***[ROW_L] ***[388, 448, 17792, 37443]**** [3], [1],[3] -[1 ]---
  IN:MSMC, DMA,   92c0( 37568),   9243( 37443),    c(   12),  6e180( 450944),   0,       3e ||||  L2, DMA,   8cc0( 36032),   8cc0( 36032),    c(   12),  6de80( 450176),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   92c0( 37568),   9243( 37443),   20(   32), 125880(1202304),  c2,       3e 
  WT: DDR, DMA,     6d(   109),     6d(   109),   20(   32),    e00(   3584),   0,    6d380 ||||  L2, DMA,     c0(   192),     6d(   109),   20(   32),   1800(   6144),   0,    6de80 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  3(    Conv) [3, 3] --[32 x 192 x  192] => [64 x 96 x  96] *** [32] ***[ROW_L] ***[194, 194, 6176, 37250]**** [6], [1],[6] -[2 ]---
  IN:MSMC, DMA,   92c0( 37568),   9243( 37443),   20(   32), 125880(1202304),   0,       3e ||||  L2, DMA,   3140( 12608),   3140( 12608),   20(   32),  68880( 428160),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   2540(  9536),   2523(  9507),   40(   64),  95080( 610432),  62,   12589e 
  WT: DDR, DMA,    121(   289),    121(   289),   40(   64),   4880(  18560),   0,    6e180 ||||  L2, DMA,    140(   320),    121(   289),   40(   64),   5000(  20480),   0,    68880 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  4(    Conv) [4, 4] --[64 x 96 x  96] => [32 x 96 x  96] *** [64] ***[ROW_L] ***[0, 0, 3456, 9312]**** [3], [1],[3] -[3 ]---
  IN:MSMC, DMA,   2540(  9536),   2523(  9507),   40(   64),  95080( 610432),  62,   12589e ||||  L2, DMA,   1b40(  6976),   1b40(  6976),   40(   64),  6dd80( 449920),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   2540(  9536),   2523(  9507),   20(   32),  4a880( 305280),  62,       1e 
  WT: DDR, DMA,     41(    65),     41(    65),   20(   32),    880(   2176),   0,    72a00 ||||  L2, DMA,     c0(   192),     41(    65),   20(   32),   1800(   6144),   0,    6dd80 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  5(    Conv) [5, 5] --[32 x 96 x  96] => [32 x 96 x  96] *** [32] ***[ROW_L] ***[0, 0, 7040, 9312]**** [2], [1],[2] -[4 ]---
  IN:MSMC, DMA,   2540(  9536),   2523(  9507),   20(   32),  4a880( 305280),  62,       1e ||||  L2, DMA,   3740( 14144),   3740( 14144),   20(   32),  6e800( 452608),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   2540(  9536),   2523(  9507),   20(   32),  4a880( 305280),  62,    4a89e 
  WT: DDR, DMA,     21(    33),     21(    33),   20(   32),    480(   1152),   0,    73280 ||||  L2, DMA,     21(    33),     21(    33),   20(   32),    480(   1152),   0,    6e800 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  6(    Conv) [6, 6] --[32 x 96 x  96] => [32 x 96 x  96] *** [32] ***[ROW_L] ***[196, 256, 6784, 9507]**** [2], [1],[2] -[5 ]---
  IN:MSMC, DMA,   2540(  9536),   2523(  9507),   20(   32),  4a880( 305280),   0,    4a89e ||||  L2, DMA,   3640( 13888),   3640( 13888),   20(   32),  6c800( 444416),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   2540(  9536),   2523(  9507),   20(   32),  4a880( 305280),  62,    4a89e 
  WT: DDR, DMA,    121(   289),    121(   289),   20(   32),   2480(   9344),   0,    73700 ||||  L2, DMA,    140(   320),    121(   289),   20(   32),   2800(  10240),   0,    6c800 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  7( EltWise) [7, 7] --[64 x 96 x  96] => [32 x 96 x  96] *** [64] ***[ COL] ***[0, 0, 9311, 9312]**** [4], [1],[4] -[4 6 ]---
  IN:MSMC, DMA,   2540(  9536),   2523(  9507),   20(   32),  4a880( 305280),  62,       1e ||||  L2, DMA,   2540(  9536),   2540(  9536),   10(   16),  4a800( 305152),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   2540(  9536),   2523(  9507),   20(   32),  4a880( 305280),  62,       1e 
  WT: DDR, DMA,      0(     0),      0(     0),  180(  384),      0(      0),   0,    75b80 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  8(    Conv) [8, 8] --[64 x 96 x  96] => [32 x 96 x  96] *** [64] ***[ROW_L] ***[0, 0, 3456, 9312]**** [3], [1],[3] -[3 ]---
  IN:MSMC, DMA,   2540(  9536),   2523(  9507),   40(   64),  95080( 610432),  62,   12589e ||||  L2, DMA,   1b40(  6976),   1b40(  6976),   40(   64),  6dd80( 449920),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   2540(  9536),   2523(  9507),   20(   32),  4a880( 305280),  62,    4a89e 
  WT: DDR, DMA,     41(    65),     41(    65),   20(   32),    880(   2176),   0,    75b80 ||||  L2, DMA,     c0(   192),     41(    65),   20(   32),   1800(   6144),   0,    6dd80 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  9(  Concat) [9, 9] --[64 x 96 x  96] => [64 x 96 x  96] *** [64] ***[ COL] ***[0, 0, 9311, 9312]**** [4], [1],[4] -[7 8 ]---
  IN:MSMC, DMA,   2540(  9536),   2523(  9507),   20(   32),  4a880( 305280),  62,       1e ||||  L2, DMA,   2540(  9536),   2540(  9536),   20(   32),  4a800( 305152),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   2540(  9536),   2523(  9507),   40(   64),  95080( 610432),  62,       1e 
  WT: DDR, DMA,      0(     0),      0(     0),  300(  768),      0(      0),   0,    76400 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  10(    Conv) [10, 10] --[64 x 96 x  96] => [64 x 96 x  96] *** [64] ***[ROW_L] ***[0, 0, 3392, 9312]**** [3], [1],[3] -[9 ]---
  IN:MSMC, DMA,   2540(  9536),   2523(  9507),   40(   64),  95080( 610432),  62,       1e ||||  L2, DMA,   1ac0(  6848),   1ac0(  6848),   40(   64),  6bd00( 441600),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   2540(  9536),   2523(  9507),   40(   64),  95080( 610432),  62,       1e 
  WT: DDR, DMA,     41(    65),     41(    65),   40(   64),   1080(   4224),   0,    76400 ||||  L2, DMA,     c0(   192),     41(    65),   40(   64),   3000(  12288),   0,    6bd00 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  11(    Conv) [11, 11] --[64 x 96 x  96] => [128 x 48 x  48] *** [64] ***[ROW_L] ***[98, 98, 2716, 9410]**** [4], [1],[4] -[10 ]---
  IN:MSMC, DMA,   2540(  9536),   2523(  9507),   40(   64),  95080( 610432),   0,       1e ||||  L2, DMA,   15c0(  5568),   15c0(  5568),   40(   64),  58580( 361856),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    9c0(  2496),    993(  2451),   80(  128),  4e080( 319616),  32,    950ce 
  WT: DDR, DMA,    241(   577),    241(   577),   80(  128),  12080(  73856),   0,    77480 ||||  L2, DMA,    2c0(   704),    241(   577),   80(  128),  16000(  90112),   0,    58580 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  12(    Conv) [12, 12] --[128 x 48 x  48] => [64 x 48 x  48] *** [128] ***[ROW_L] ***[0, 0, 1664, 2352]**** [2], [1],[2] -[11 ]---
  IN:MSMC, DMA,    9c0(  2496),    993(  2451),   80(  128),  4e080( 319616),  32,    950ce ||||  L2, DMA,    d40(  3392),    d40(  3392),   80(  128),  6a000( 434176),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    9c0(  2496),    993(  2451),   40(   64),  27080( 159872),  32,       4e 
  WT: DDR, DMA,     81(   129),     81(   129),   40(   64),   2080(   8320),   0,    89500 ||||  L2, DMA,     c0(   192),     81(   129),   40(   64),   3000(  12288),   0,    6a000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  13(    Conv) [13, 13] --[64 x 48 x  48] => [64 x 48 x  48] *** [64] ***[ROW_L] ***[0, 0, 2352, 2352]**** [1], [1],[1] -[12 ]---
  IN:MSMC, DMA,    9c0(  2496),    993(  2451),   40(   64),  27080( 159872),  32,       4e ||||  L2, DMA,    940(  2368),    940(  2368),   40(   64),  25000( 151552),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    9c0(  2496),    993(  2451),   40(   64),  27080( 159872),  32,    270ce 
  WT: DDR, DMA,     41(    65),     41(    65),   40(   64),   1080(   4224),   0,    8b580 ||||  L2, DMA,     c0(   192),     41(    65),   40(   64),   3000(  12288),   0,    25000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  14(    Conv) [14, 14] --[64 x 48 x  48] => [64 x 48 x  48] *** [64] ***[ROW_L] ***[100, 128, 2323, 2451]**** [1], [1],[1] -[13 ]---
  IN:MSMC, DMA,    9c0(  2496),    993(  2451),   40(   64),  27080( 159872),   0,    270ce ||||  L2, DMA,    9c0(  2496),    9c0(  2496),   40(   64),  27000( 159744),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    9c0(  2496),    993(  2451),   40(   64),  27080( 159872),  32,    270ce 
  WT: DDR, DMA,    241(   577),    241(   577),   40(   64),   9080(  36992),   0,    8c600 ||||  L2, DMA,    2c0(   704),    241(   577),   40(   64),   b000(  45056),   0,    27000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  15( EltWise) [15, 15] --[128 x 48 x  48] => [64 x 48 x  48] *** [128] ***[ COL] ***[0, 0, 2351, 2352]**** [1], [1],[1] -[12 14 ]---
  IN:MSMC, DMA,    9c0(  2496),    993(  2451),   40(   64),  27080( 159872),  32,       4e ||||  L2, DMA,    9c0(  2496),    9c0(  2496),   40(   64),  4e000( 319488),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    9c0(  2496),    993(  2451),   40(   64),  27080( 159872),  32,       4e 
  WT: DDR, DMA,      0(     0),      0(     0),  300(  768),      0(      0),   0,    95680 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  16(    Conv) [16, 16] --[64 x 48 x  48] => [64 x 48 x  48] *** [64] ***[ROW_L] ***[0, 0, 2352, 2352]**** [1], [1],[1] -[15 ]---
  IN:MSMC, DMA,    9c0(  2496),    993(  2451),   40(   64),  27080( 159872),  32,       4e ||||  L2, DMA,    940(  2368),    940(  2368),   40(   64),  25000( 151552),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    9c0(  2496),    993(  2451),   40(   64),  27080( 159872),  32,    270ce 
  WT: DDR, DMA,     41(    65),     41(    65),   40(   64),   1080(   4224),   0,    95680 ||||  L2, DMA,     c0(   192),     41(    65),   40(   64),   3000(  12288),   0,    25000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  17(    Conv) [17, 17] --[64 x 48 x  48] => [64 x 48 x  48] *** [64] ***[ROW_L] ***[100, 128, 2323, 2451]**** [1], [1],[1] -[16 ]---
  IN:MSMC, DMA,    9c0(  2496),    993(  2451),   40(   64),  27080( 159872),   0,    270ce ||||  L2, DMA,    9c0(  2496),    9c0(  2496),   40(   64),  27000( 159744),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    9c0(  2496),    993(  2451),   40(   64),  27080( 159872),  32,    270ce 
  WT: DDR, DMA,    241(   577),    241(   577),   40(   64),   9080(  36992),   0,    96700 ||||  L2, DMA,    2c0(   704),    241(   577),   40(   64),   b000(  45056),   0,    27000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  18( EltWise) [18, 18] --[128 x 48 x  48] => [64 x 48 x  48] *** [128] ***[ COL] ***[0, 0, 2351, 2352]**** [1], [1],[1] -[15 17 ]---
  IN:MSMC, DMA,    9c0(  2496),    993(  2451),   40(   64),  27080( 159872),  32,       4e ||||  L2, DMA,    9c0(  2496),    9c0(  2496),   40(   64),  4e000( 319488),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    9c0(  2496),    993(  2451),   40(   64),  27080( 159872),  32,       4e 
  WT: DDR, DMA,      0(     0),      0(     0),  300(  768),      0(      0),   0,    9f780 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  19(    Conv) [19, 19] --[64 x 48 x  48] => [64 x 48 x  48] *** [64] ***[ROW_L] ***[0, 0, 2352, 2352]**** [1], [1],[1] -[18 ]---
  IN:MSMC, DMA,    9c0(  2496),    993(  2451),   40(   64),  27080( 159872),  32,       4e ||||  L2, DMA,    940(  2368),    940(  2368),   40(   64),  25000( 151552),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    9c0(  2496),    993(  2451),   40(   64),  27080( 159872),  32,    270ce 
  WT: DDR, DMA,     41(    65),     41(    65),   40(   64),   1080(   4224),   0,    9f780 ||||  L2, DMA,     c0(   192),     41(    65),   40(   64),   3000(  12288),   0,    25000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  20(    Conv) [20, 20] --[64 x 48 x  48] => [64 x 48 x  48] *** [64] ***[ROW_L] ***[100, 128, 2323, 2451]**** [1], [1],[1] -[19 ]---
  IN:MSMC, DMA,    9c0(  2496),    993(  2451),   40(   64),  27080( 159872),   0,    270ce ||||  L2, DMA,    9c0(  2496),    9c0(  2496),   40(   64),  27000( 159744),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    9c0(  2496),    993(  2451),   40(   64),  27080( 159872),  32,    270ce 
  WT: DDR, DMA,    241(   577),    241(   577),   40(   64),   9080(  36992),   0,    a0800 ||||  L2, DMA,    2c0(   704),    241(   577),   40(   64),   b000(  45056),   0,    27000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  21( EltWise) [21, 21] --[128 x 48 x  48] => [64 x 48 x  48] *** [128] ***[ COL] ***[0, 0, 2351, 2352]**** [1], [1],[1] -[18 20 ]---
  IN:MSMC, DMA,    9c0(  2496),    993(  2451),   40(   64),  27080( 159872),  32,       4e ||||  L2, DMA,    9c0(  2496),    9c0(  2496),   40(   64),  4e000( 319488),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    9c0(  2496),    993(  2451),   40(   64),  27080( 159872),  32,       4e 
  WT: DDR, DMA,      0(     0),      0(     0),  300(  768),      0(      0),   0,    a9880 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  22(    Conv) [22, 22] --[128 x 48 x  48] => [64 x 48 x  48] *** [128] ***[ROW_L] ***[0, 0, 1664, 2352]**** [2], [1],[2] -[11 ]---
  IN:MSMC, DMA,    9c0(  2496),    993(  2451),   80(  128),  4e080( 319616),  32,    950ce ||||  L2, DMA,    d40(  3392),    d40(  3392),   80(  128),  6a000( 434176),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    9c0(  2496),    993(  2451),   40(   64),  27080( 159872),  32,    270ce 
  WT: DDR, DMA,     81(   129),     81(   129),   40(   64),   2080(   8320),   0,    a9880 ||||  L2, DMA,     c0(   192),     81(   129),   40(   64),   3000(  12288),   0,    6a000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  23(  Concat) [23, 23] --[128 x 48 x  48] => [128 x 48 x  48] *** [128] ***[ COL] ***[0, 0, 2351, 2352]**** [1], [1],[1] -[21 22 ]---
  IN:MSMC, DMA,    9c0(  2496),    993(  2451),   40(   64),  27080( 159872),  32,       4e ||||  L2, DMA,    9c0(  2496),    9c0(  2496),   80(  128),  4e000( 319488),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    9c0(  2496),    993(  2451),   80(  128),  4e080( 319616),  32,       4e 
  WT: DDR, DMA,      0(     0),      0(     0),  600( 1536),      0(      0),   0,    ab900 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  24(    Conv) [24, 24] --[128 x 48 x  48] => [128 x 48 x  48] *** [128] ***[ROW_L] ***[0, 0, 1600, 2352]**** [2], [1],[2] -[23 ]---
  IN:MSMC, DMA,    9c0(  2496),    993(  2451),   80(  128),  4e080( 319616),  32,       4e ||||  L2, DMA,    cc0(  3264),    cc0(  3264),   80(  128),  66000( 417792),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    9c0(  2496),    993(  2451),   80(  128),  4e080( 319616),  32,    4e0ce 
  WT: DDR, DMA,     81(   129),     81(   129),   80(  128),   4080(  16512),   0,    ab900 ||||  L2, DMA,     c0(   192),     81(   129),   80(  128),   6000(  24576),   0,    66000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  25(    Conv) [25, 25] --[128 x 48 x  48] => [256 x 24 x  24] *** [128] ***[ROW_L] ***[50, 50, 490, 2402]**** [5], [1],[5] -[24 ]---
  IN:MSMC, DMA,    9c0(  2496),    993(  2451),   80(  128),  4e080( 319616),   0,    4e0ce ||||  L2, DMA,    440(  1088),    440(  1088),   80(  128),  22600( 140800),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    2c0(   704),    28b(   651),  100(  256),  2c080( 180352),  1a,       66 
  WT: DDR, DMA,    481(  1153),    481(  1153),  100(  256),  48100( 295168),   0,    af980 ||||  L2, DMA,    4c0(  1216),    481(  1153),  100(  256),  4c000( 311296),   0,    22600 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  26(    Conv) [26, 26] --[256 x 24 x  24] => [128 x 24 x  24] *** [256] ***[ROW_L] ***[0, 0, 600, 600]**** [1], [1],[1] -[25 ]---
  IN:MSMC, DMA,    2c0(   704),    28b(   651),  100(  256),  2c080( 180352),  1a,       66 ||||  L2, DMA,    2c0(   704),    2c0(   704),  100(  256),  2c000( 180224),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    2c0(   704),    28b(   651),   80(  128),  16080(  90240),  1a,    2c0e6 
  WT: DDR, DMA,    101(   257),    101(   257),   80(  128),   8080(  32896),   0,    f7a80 ||||  L2, DMA,    140(   320),    101(   257),   80(  128),   a000(  40960),   0,    2c000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  27(    Conv) [27, 27] --[128 x 24 x  24] => [128 x 24 x  24] *** [128] ***[ROW_L] ***[0, 0, 600, 600]**** [1], [1],[1] -[26 ]---
  IN:MSMC, DMA,    2c0(   704),    28b(   651),   80(  128),  16080(  90240),  1a,    2c0e6 ||||  L2, DMA,    2c0(   704),    2c0(   704),   80(  128),  16000(  90112),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    2c0(   704),    28b(   651),   80(  128),  16080(  90240),  1a,    9c166 
  WT: DDR, DMA,     81(   129),     81(   129),   80(  128),   4080(  16512),   0,    ffb00 ||||  L2, DMA,     c0(   192),     81(   129),   80(  128),   6000(  24576),   0,    16000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  28(    Conv) [28, 28] --[128 x 24 x  24] => [128 x 24 x  24] *** [128] ***[ROW_L] ***[52, 64, 587, 651]**** [1], [1],[1] -[27 ]---
  IN:MSMC, DMA,    2c0(   704),    28b(   651),   80(  128),  16080(  90240),   0,    9c166 ||||  L2, DMA,    2c0(   704),    2c0(   704),   80(  128),  16000(  90112),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    2c0(   704),    28b(   651),   80(  128),  16080(  90240),  1a,    9c166 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   103b80 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    16000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  29( EltWise) [29, 29] --[256 x 24 x  24] => [128 x 24 x  24] *** [256] ***[ COL] ***[0, 0, 599, 600]**** [1], [1],[1] -[26 28 ]---
  IN:MSMC, DMA,    2c0(   704),    28b(   651),   80(  128),  16080(  90240),  1a,    2c0e6 ||||  L2, DMA,    2c0(   704),    2c0(   704),   80(  128),  2c000( 180224),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    2c0(   704),    28b(   651),   80(  128),  16080(  90240),  1a,    2c0e6 
  WT: DDR, DMA,      0(     0),      0(     0),  600( 1536),      0(      0),   0,   127c00 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  30(    Conv) [30, 30] --[128 x 24 x  24] => [128 x 24 x  24] *** [128] ***[ROW_L] ***[0, 0, 600, 600]**** [1], [1],[1] -[29 ]---
  IN:MSMC, DMA,    2c0(   704),    28b(   651),   80(  128),  16080(  90240),  1a,    2c0e6 ||||  L2, DMA,    2c0(   704),    2c0(   704),   80(  128),  16000(  90112),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    2c0(   704),    28b(   651),   80(  128),  16080(  90240),  1a,    9c166 
  WT: DDR, DMA,     81(   129),     81(   129),   80(  128),   4080(  16512),   0,   127c00 ||||  L2, DMA,     c0(   192),     81(   129),   80(  128),   6000(  24576),   0,    16000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  31(    Conv) [31, 31] --[128 x 24 x  24] => [128 x 24 x  24] *** [128] ***[ROW_L] ***[52, 64, 587, 651]**** [1], [1],[1] -[30 ]---
  IN:MSMC, DMA,    2c0(   704),    28b(   651),   80(  128),  16080(  90240),   0,    9c166 ||||  L2, DMA,    2c0(   704),    2c0(   704),   80(  128),  16000(  90112),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    2c0(   704),    28b(   651),   80(  128),  16080(  90240),  1a,    9c166 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   12bc80 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    16000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  32( EltWise) [32, 32] --[256 x 24 x  24] => [128 x 24 x  24] *** [256] ***[ COL] ***[0, 0, 599, 600]**** [1], [1],[1] -[29 31 ]---
  IN:MSMC, DMA,    2c0(   704),    28b(   651),   80(  128),  16080(  90240),  1a,    2c0e6 ||||  L2, DMA,    2c0(   704),    2c0(   704),   80(  128),  2c000( 180224),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    2c0(   704),    28b(   651),   80(  128),  16080(  90240),  1a,    2c0e6 
  WT: DDR, DMA,      0(     0),      0(     0),  600( 1536),      0(      0),   0,   14fd00 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  33(    Conv) [33, 33] --[128 x 24 x  24] => [128 x 24 x  24] *** [128] ***[ROW_L] ***[0, 0, 600, 600]**** [1], [1],[1] -[32 ]---
  IN:MSMC, DMA,    2c0(   704),    28b(   651),   80(  128),  16080(  90240),  1a,    2c0e6 ||||  L2, DMA,    2c0(   704),    2c0(   704),   80(  128),  16000(  90112),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    2c0(   704),    28b(   651),   80(  128),  16080(  90240),  1a,    9c166 
  WT: DDR, DMA,     81(   129),     81(   129),   80(  128),   4080(  16512),   0,   14fd00 ||||  L2, DMA,     c0(   192),     81(   129),   80(  128),   6000(  24576),   0,    16000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  34(    Conv) [34, 34] --[128 x 24 x  24] => [128 x 24 x  24] *** [128] ***[ROW_L] ***[52, 64, 587, 651]**** [1], [1],[1] -[33 ]---
  IN:MSMC, DMA,    2c0(   704),    28b(   651),   80(  128),  16080(  90240),   0,    9c166 ||||  L2, DMA,    2c0(   704),    2c0(   704),   80(  128),  16000(  90112),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    2c0(   704),    28b(   651),   80(  128),  16080(  90240),  1a,    9c166 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   153d80 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    16000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  35( EltWise) [35, 35] --[256 x 24 x  24] => [128 x 24 x  24] *** [256] ***[ COL] ***[0, 0, 599, 600]**** [1], [1],[1] -[32 34 ]---
  IN:MSMC, DMA,    2c0(   704),    28b(   651),   80(  128),  16080(  90240),  1a,    2c0e6 ||||  L2, DMA,    2c0(   704),    2c0(   704),   80(  128),  2c000( 180224),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    2c0(   704),    28b(   651),   80(  128),  16080(  90240),  1a,    9c166 
  WT: DDR, DMA,      0(     0),      0(     0),  600( 1536),      0(      0),   0,   177e00 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 0,  0]
------  36(    Conv) [36, 36] --[256 x 24 x  24] => [128 x 24 x  24] *** [256] ***[ROW_L] ***[0, 0, 600, 600]**** [1], [1],[1] -[25 ]---
  IN:MSMC, DMA,    2c0(   704),    28b(   651),  100(  256),  2c080( 180352),  1a,       66 ||||  L2, DMA,    2c0(   704),    2c0(   704),  100(  256),  2c000( 180224),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    2c0(   704),    28b(   651),   80(  128),  16080(  90240),  1a,    b21e6 
  WT: DDR, DMA,    101(   257),    101(   257),   80(  128),   8080(  32896),   0,   177e00 ||||  L2, DMA,    140(   320),    101(   257),   80(  128),   a000(  40960),   0,    2c000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  37(  Concat) [37, 37] --[256 x 24 x  24] => [256 x 24 x  24] *** [256] ***[ COL] ***[0, 0, 599, 600]**** [1], [1],[1] -[35 36 ]---
  IN:MSMC, DMA,    2c0(   704),    28b(   651),   80(  128),  16080(  90240),  1a,    9c166 ||||  L2, DMA,    2c0(   704),    2c0(   704),  100(  256),  2c000( 180224),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    2c0(   704),    28b(   651),  100(  256),  2c080( 180352),  1a,       66 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   17fe80 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  38(    Conv) [38, 38] --[256 x 24 x  24] => [256 x 24 x  24] *** [256] ***[ROW_L] ***[0, 0, 600, 600]**** [1], [1],[1] -[37 ]---
  IN:MSMC, DMA,    2c0(   704),    28b(   651),  100(  256),  2c080( 180352),  1a,       66 ||||  L2, DMA,    2c0(   704),    2c0(   704),  100(  256),  2c000( 180224),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    2c0(   704),    28b(   651),  100(  256),  2c080( 180352),  1a,    c81e6 
  WT: DDR, DMA,    101(   257),    101(   257),  100(  256),  10100(  65792),   0,   17fe80 ||||  L2, DMA,    140(   320),    101(   257),  100(  256),  14000(  81920),   0,    2c000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  39(    Conv) [39, 39] --[256 x 24 x  24] => [384 x 12 x  12] *** [256] ***[ROW_L] ***[26, 26, 250, 626]**** [3], [18],[18] -[38 ]---
  IN:MSMC, DMA,    2c0(   704),    28b(   651),  100(  256),  2c080( 180352),   0,    c81e6 ||||  L2, DMA,    240(   576),    240(   576),  100(  256),  24100( 147712),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     b7(   183),  180(  384),  12080(  73856),   e,       72 
  WT: DDR, DMA,    901(  2305),    901(  2305),  180(  384),  d8180( 885120),   0,   18ff80 ||||  L2, DMA,    940(  2368),    901(  2305),   80(  128),  4a000( 303104),   0,    24100 
 STG:MSMC, DMA_ONCE,    940(  2368),    940(  2368),  180(  384),  de000( 909312),   0,   693f00 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  40(    Conv) [40, 40] --[384 x 12 x  12] => [192 x 12 x  12] *** [384] ***[ROW_L] ***[0, 0, 156, 156]**** [1], [1],[1] -[39 ]---
  IN:MSMC, DMA,     c0(   192),     b7(   183),  180(  384),  12080(  73856),   e,       72 ||||  L2, DMA,     c0(   192),     c0(   192),  180(  384),  12000(  73728),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     b7(   183),   c0(  192),   9080(  36992),   e,    120f2 
  WT: DDR, DMA,    181(   385),    181(   385),   c0(  192),  12100(  73984),   0,   268100 ||||  L2, DMA,    1c0(   448),    181(   385),   c0(  192),  15000(  86016),   0,    12000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  41(    Conv) [41, 41] --[192 x 12 x  12] => [192 x 12 x  12] *** [192] ***[ROW_L] ***[0, 0, 156, 156]**** [1], [1],[1] -[40 ]---
  IN:MSMC, DMA,     c0(   192),     b7(   183),   c0(  192),   9080(  36992),   e,    120f2 ||||  L2, DMA,     c0(   192),     c0(   192),   c0(  192),   9000(  36864),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     b7(   183),   c0(  192),   9080(  36992),   e,    1b172 
  WT: DDR, DMA,     c1(   193),     c1(   193),   c0(  192),   9100(  37120),   0,   27a200 ||||  L2, DMA,    140(   320),     c1(   193),   c0(  192),   f000(  61440),   0,     9000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  42(    Conv) [42, 42] --[192 x 12 x  12] => [192 x 12 x  12] *** [192] ***[ROW_L] ***[28, 64, 119, 183]**** [1], [1],[1] -[41 ]---
  IN:MSMC, DMA,     c0(   192),     b7(   183),   c0(  192),   9080(  36992),   0,    1b172 ||||  L2, DMA,     c0(   192),     c0(   192),   c0(  192),   9000(  36864),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     b7(   183),   c0(  192),   9080(  36992),   e,    241f2 
  WT: DDR, DMA,    6c1(  1729),    6c1(  1729),   c0(  192),  51100( 332032),   0,   283300 ||||  L2, DMA,    740(  1856),    6c1(  1729),   c0(  192),  57000( 356352),   0,     9000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  43( EltWise) [43, 43] --[384 x 12 x  12] => [192 x 12 x  12] *** [384] ***[ COL] ***[0, 0, 155, 156]**** [1], [1],[1] -[40 42 ]---
  IN:MSMC, DMA,     c0(   192),     b7(   183),   c0(  192),   9080(  36992),   e,    120f2 ||||  L2, DMA,     c0(   192),     c0(   192),   c0(  192),  12000(  73728),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     b7(   183),   c0(  192),   9080(  36992),   e,    120f2 
  WT: DDR, DMA,      0(     0),      0(     0),  900( 2304),      0(      0),   0,   2d4400 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  44(    Conv) [44, 44] --[384 x 12 x  12] => [192 x 12 x  12] *** [384] ***[ROW_L] ***[0, 0, 156, 156]**** [1], [1],[1] -[39 ]---
  IN:MSMC, DMA,     c0(   192),     b7(   183),  180(  384),  12080(  73856),   e,       72 ||||  L2, DMA,     c0(   192),     c0(   192),  180(  384),  12000(  73728),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     b7(   183),   c0(  192),   9080(  36992),   e,    1b172 
  WT: DDR, DMA,    181(   385),    181(   385),   c0(  192),  12100(  73984),   0,   2d4400 ||||  L2, DMA,    1c0(   448),    181(   385),   c0(  192),  15000(  86016),   0,    12000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  45(  Concat) [45, 45] --[384 x 12 x  12] => [384 x 12 x  12] *** [384] ***[ COL] ***[0, 0, 155, 156]**** [1], [1],[1] -[43 44 ]---
  IN:MSMC, DMA,     c0(   192),     b7(   183),   c0(  192),   9080(  36992),   e,    120f2 ||||  L2, DMA,     c0(   192),     c0(   192),  180(  384),  12000(  73728),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     b7(   183),  180(  384),  12080(  73856),   e,       72 
  WT: DDR, DMA,      0(     0),      0(     0), 1200( 4608),      0(      0),   0,   2e6500 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  46(    Conv) [46, 46] --[384 x 12 x  12] => [384 x 12 x  12] *** [384] ***[ROW_L] ***[0, 0, 156, 156]**** [1], [1],[1] -[45 ]---
  IN:MSMC, DMA,     c0(   192),     b7(   183),  180(  384),  12080(  73856),   e,       72 ||||  L2, DMA,     c0(   192),     c0(   192),  180(  384),  12000(  73728),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     b7(   183),  180(  384),  12080(  73856),   e,   1062f2 
  WT: DDR, DMA,    181(   385),    181(   385),  180(  384),  24180( 147840),   0,   2e6500 ||||  L2, DMA,    1c0(   448),    181(   385),  180(  384),  2a000( 172032),   0,    12000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  47(    Conv) [47, 47] --[384 x 12 x  12] => [512 x 6 x  6] *** [384] ***[ROW_L] ***[14, 14, 52, 170]**** [3], [27],[27] -[46 ]---
  IN:MSMC, DMA,     c0(   192),     b7(   183),  180(  384),  12080(  73856),   0,   1062f2 ||||  L2, DMA,     80(   128),     80(   128),  180(  384),   c080(  49280),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     39(    57),     39(    57),  200(  512),   8200(  33280),   8,   30aa78 
  WT: DDR, DMA,    d81(  3457),    d81(  3457),  200(  512), 1b0200(1769984),   0,   30a680 ||||  L2, DMA,    dc0(  3520),    d81(  3457),   74(  116),  63b00( 408320),   0,     c080 
 STG:MSMC, DMA_ONCE,    f93(  3987),    f93(  3987),  200(  512), 1f2700(2041600),   0,   312c00 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  48(    Conv) [48, 48] --[512 x 6 x  6] => [256 x 6 x  6] *** [512] ***[ROW_L] ***[0, 0, 42, 42]**** [1], [1],[1] -[47 ]---
  IN:MSMC, DMA,     39(    57),     39(    57),  200(  512),   8200(  33280),   8,   30aa78 ||||  L2, DMA,     2a(    42),     2a(    42),  200(  512),   5400(  21504),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     39(    57),     39(    57),  100(  256),   3980(  14720),   8,     72f8 
  WT: DDR, DMA,    201(   513),    201(   513),  100(  256),  20100( 131328),   0,   4ba880 ||||  L2, DMA,    240(   576),    201(   513),  100(  256),  24000( 147456),   0,     5400 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  49(    Pool) [49, 49] --[256 x 6 x  6] => [256 x 6 x  6] *** [256] ***[ COL] ***[0, 0, 57, 57]**** [1], [1],[1] -[48 ]---
  IN:MSMC, DMA,     39(    57),     39(    57),  100(  256),   3980(  14720),   0,     72f8 ||||  L2, DMA,     39(    57),     39(    57),  100(  256),   3900(  14592),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     39(    57),     39(    57),  100(  256),   3980(  14720),   8,     ac78 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   4da980 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  1]
------  50(    Pool) [50, 50] --[256 x 6 x  6] => [256 x 6 x  6] *** [256] ***[ COL] ***[0, 0, 57, 57]**** [1], [1],[1] -[49 ]---
  IN:MSMC, DMA,     39(    57),     39(    57),  100(  256),   3980(  14720),   0,     ac78 ||||  L2, DMA,     39(    57),     39(    57),  100(  256),   3900(  14592),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     39(    57),     39(    57),  100(  256),   3980(  14720),   8,     e5f8 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   4da980 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  1]
------  51(    Pool) [51, 51] --[256 x 6 x  6] => [256 x 6 x  6] *** [256] ***[ COL] ***[0, 0, 57, 57]**** [1], [1],[1] -[50 ]---
  IN:MSMC, DMA,     39(    57),     39(    57),  100(  256),   3980(  14720),   0,     e5f8 ||||  L2, DMA,     39(    57),     39(    57),  100(  256),   3900(  14592),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     39(    57),     39(    57),  100(  256),   3980(  14720),   8,    11f78 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   4da980 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  52(  Concat) [52, 52] --[1024 x 6 x  6] => [1024 x 6 x  6] *** [1024] ***[ COL] ***[0, 0, 41, 42]**** [4], [1],[4] -[48 49 50 51 ]---
  IN:MSMC, DMA,     39(    57),     39(    57),  100(  256),   3980(  14720),   8,     72f8 ||||  L2, DMA,     39(    57),     39(    57),  200(  512),   7200(  29184),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     39(    57),     39(    57),  400( 1024),   e480(  58496),   8,     72f8 
  WT: DDR, DMA,      0(     0),      0(     0), 3000(12288),      0(      0),   0,   4da980 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  53(    Conv) [53, 53] --[1024 x 6 x  6] => [512 x 6 x  6] *** [1024] ***[ROW_L] ***[0, 0, 42, 42]**** [1], [4],[4] -[52 ]---
  IN:MSMC, DMA,     39(    57),     39(    57),  400( 1024),   e480(  58496),   8,     72f8 ||||  L2, DMA,     2a(    42),     2a(    42),  400( 1024),   a800(  43008),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     39(    57),     39(    57),  200(  512),   7280(  29312),   8,       78 
  WT: DDR, DMA,    401(  1025),    401(  1025),  200(  512),  80200( 524800),   0,   4da980 ||||  L2, DMA,    440(  1088),    401(  1025),  100(  256),  44000( 278528),   0,     a800 
 STG:MSMC, DMA,    440(  1088),    440(  1088),  200(  512),  88000( 557056),   0,   118300 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  54(    Conv) [54, 54] --[512 x 6 x  6] => [256 x 6 x  6] *** [512] ***[ROW_L] ***[0, 0, 42, 42]**** [1], [1],[1] -[53 ]---
  IN:MSMC, DMA,     39(    57),     39(    57),  200(  512),   7280(  29312),   8,       78 ||||  L2, DMA,     2a(    42),     2a(    42),  200(  512),   5400(  21504),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     39(    57),     39(    57),  100(  256),   3980(  14720),   8,     72f8 
  WT: DDR, DMA,    201(   513),    201(   513),  100(  256),  20100( 131328),   0,   55ab80 ||||  L2, DMA,    240(   576),    201(   513),  100(  256),  24000( 147456),   0,     5400 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  55(    Conv) [55, 55] --[256 x 6 x  6] => [256 x 6 x  6] *** [256] ***[ROW_L] ***[0, 0, 42, 42]**** [1], [1],[1] -[54 ]---
  IN:MSMC, DMA,     39(    57),     39(    57),  100(  256),   3980(  14720),   8,     72f8 ||||  L2, DMA,     2a(    42),     2a(    42),  100(  256),   2a00(  10752),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     39(    57),     39(    57),  100(  256),   3980(  14720),   8,     72f8 
  WT: DDR, DMA,    101(   257),    101(   257),  100(  256),  10100(  65792),   0,   57ac80 ||||  L2, DMA,    140(   320),    101(   257),  100(  256),  14000(  81920),   0,     2a00 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  56(    Conv) [56, 56] --[256 x 6 x  6] => [256 x 6 x  6] *** [256] ***[ROW_L] ***[0, 0, 57, 57]**** [1], [4],[4] -[55 ]---
  IN:MSMC, DMA,     39(    57),     39(    57),  100(  256),   3980(  14720),   0,     72f8 ||||  L2, DMA,     39(    57),     39(    57),  100(  256),   3900(  14592),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     39(    57),     39(    57),  100(  256),   3980(  14720),   8,     ac78 
  WT: DDR, DMA,    901(  2305),    901(  2305),  100(  256),  90100( 590080),   0,   58ad80 ||||  L2, DMA,    940(  2368),    901(  2305),   80(  128),  4a000( 303104),   0,     3900 
 STG:MSMC, DMA,    940(  2368),    940(  2368),  100(  256),  94000( 606208),   0,   118300 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  57(    Conv) [57, 57] --[512 x 6 x  6] => [256 x 6 x  6] *** [512] ***[ROW_L] ***[0, 0, 42, 42]**** [1], [1],[1] -[53 ]---
  IN:MSMC, DMA,     39(    57),     39(    57),  200(  512),   7280(  29312),   8,       78 ||||  L2, DMA,     2a(    42),     2a(    42),  200(  512),   5400(  21504),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     39(    57),     39(    57),  100(  256),   3980(  14720),   8,     e5f8 
  WT: DDR, DMA,    201(   513),    201(   513),  100(  256),  20100( 131328),   0,   61ae80 ||||  L2, DMA,    240(   576),    201(   513),  100(  256),  24000( 147456),   0,     5400 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  58(  Concat) [58, 58] --[512 x 6 x  6] => [512 x 6 x  6] *** [512] ***[ COL] ***[0, 0, 41, 42]**** [1], [1],[1] -[56 57 ]---
  IN:MSMC, DMA,     39(    57),     39(    57),  100(  256),   3980(  14720),   8,     ac78 ||||  L2, DMA,     39(    57),     39(    57),  200(  512),   7200(  29184),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     39(    57),     39(    57),  200(  512),   7280(  29312),   8,       78 
  WT: DDR, DMA,      0(     0),      0(     0), 1800( 6144),      0(      0),   0,   63af80 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  59(    Conv) [59, 59] --[512 x 6 x  6] => [512 x 6 x  6] *** [512] ***[ROW_L] ***[0, 0, 42, 42]**** [1], [1],[1] -[58 ]---
  IN:MSMC, DMA,     39(    57),     39(    57),  200(  512),   7280(  29312),   8,       78 ||||  L2, DMA,     2a(    42),     2a(    42),  200(  512),   5400(  21504),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     39(    57),     39(    57),  200(  512),   7280(  29312),   8,     72f8 
  WT: DDR, DMA,    201(   513),    201(   513),  200(  512),  40200( 262656),   0,   63af80 ||||  L2, DMA,    240(   576),    201(   513),  200(  512),  48000( 294912),   0,     5400 
 STG:MSMC, DMA_ONCE,    240(   576),    240(   576),  200(  512),  48000( 294912),   0,   771f00 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  60(    Conv) [60, 60] --[512 x 6 x  6] => [384 x 6 x  6] *** [512] ***[ROW_L] ***[0, 0, 42, 42]**** [1], [1],[1] -[59 ]---
  IN:MSMC, DMA,     39(    57),     39(    57),  200(  512),   7280(  29312),   8,     72f8 ||||  L2, DMA,     2a(    42),     2a(    42),  200(  512),   5400(  21504),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     39(    57),     39(    57),  180(  384),   5600(  22016),   8,   11c778 
  WT: DDR, DMA,    201(   513),    201(   513),  180(  384),  30180( 196992),   0,   67b180 ||||  L2, DMA,    240(   576),    201(   513),  180(  384),  36000( 221184),   0,     5400 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  61(  Resize) [61, 61] --[384 x 6 x  6] => [384 x 12 x  12] *** [384] ***[ COL] ***[0, 0, 57, 50]**** [1], [1],[1] -[60 ]---
  IN:MSMC, DMA,     39(    57),     39(    57),  180(  384),   5600(  22016),   0,   11c778 ||||  L2, DMA,     39(    57),     39(    57),  180(  384),   5580(  21888),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     b7(   183),  180(  384),  12080(  73856),   e,    f4272 
  WT: DDR, DMA,      0(     0),      0(     0), 1200( 4608),      0(      0),   0,   6ab300 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  62(  Concat) [62, 62] --[768 x 12 x  12] => [768 x 12 x  12] *** [768] ***[ COL] ***[0, 0, 155, 156]**** [1], [1],[1] -[61 46 ]---
  IN:MSMC, DMA,     c0(   192),     b7(   183),  180(  384),  12080(  73856),   e,    f4272 ||||  L2, DMA,     c0(   192),     c0(   192),  300(  768),  24000( 147456),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     b7(   183),  300(  768),  24080( 147584),   e,       72 
  WT: DDR, DMA,      0(     0),      0(     0), 2400( 9216),      0(      0),   0,   6ab300 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  63(    Conv) [63, 63] --[768 x 12 x  12] => [192 x 12 x  12] *** [768] ***[ROW_L] ***[0, 0, 156, 156]**** [1], [1],[1] -[62 ]---
  IN:MSMC, DMA,     c0(   192),     b7(   183),  300(  768),  24080( 147584),   e,       72 ||||  L2, DMA,     c0(   192),     c0(   192),  300(  768),  24000( 147456),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     b7(   183),   c0(  192),   9080(  36992),   e,    240f2 
  WT: DDR, DMA,    301(   769),    301(   769),   c0(  192),  24100( 147712),   0,   6ab300 ||||  L2, DMA,    340(   832),    301(   769),   c0(  192),  27000( 159744),   0,    24000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  64(    Conv) [64, 64] --[192 x 12 x  12] => [192 x 12 x  12] *** [192] ***[ROW_L] ***[0, 0, 156, 156]**** [1], [1],[1] -[63 ]---
  IN:MSMC, DMA,     c0(   192),     b7(   183),   c0(  192),   9080(  36992),   e,    240f2 ||||  L2, DMA,     c0(   192),     c0(   192),   c0(  192),   9000(  36864),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     b7(   183),   c0(  192),   9080(  36992),   e,    240f2 
  WT: DDR, DMA,     c1(   193),     c1(   193),   c0(  192),   9100(  37120),   0,   6cf400 ||||  L2, DMA,    140(   320),     c1(   193),   c0(  192),   f000(  61440),   0,     9000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  65(    Conv) [65, 65] --[192 x 12 x  12] => [192 x 12 x  12] *** [192] ***[ROW_L] ***[28, 64, 119, 183]**** [1], [1],[1] -[64 ]---
  IN:MSMC, DMA,     c0(   192),     b7(   183),   c0(  192),   9080(  36992),   0,    240f2 ||||  L2, DMA,     c0(   192),     c0(   192),   c0(  192),   9000(  36864),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     b7(   183),   c0(  192),   9080(  36992),   e,    2d172 
  WT: DDR, DMA,    6c1(  1729),    6c1(  1729),   c0(  192),  51100( 332032),   0,   6d8500 ||||  L2, DMA,    740(  1856),    6c1(  1729),   c0(  192),  57000( 356352),   0,     9000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  66(    Conv) [66, 66] --[768 x 12 x  12] => [192 x 12 x  12] *** [768] ***[ROW_L] ***[0, 0, 156, 156]**** [1], [1],[1] -[62 ]---
  IN:MSMC, DMA,     c0(   192),     b7(   183),  300(  768),  24080( 147584),   e,       72 ||||  L2, DMA,     c0(   192),     c0(   192),  300(  768),  24000( 147456),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     b7(   183),   c0(  192),   9080(  36992),   e,    361f2 
  WT: DDR, DMA,    301(   769),    301(   769),   c0(  192),  24100( 147712),   0,   729600 ||||  L2, DMA,    340(   832),    301(   769),   c0(  192),  27000( 159744),   0,    24000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  67(  Concat) [67, 67] --[384 x 12 x  12] => [384 x 12 x  12] *** [384] ***[ COL] ***[0, 0, 155, 156]**** [1], [1],[1] -[65 66 ]---
  IN:MSMC, DMA,     c0(   192),     b7(   183),   c0(  192),   9080(  36992),   e,    2d172 ||||  L2, DMA,     c0(   192),     c0(   192),  180(  384),  12000(  73728),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     b7(   183),  180(  384),  12080(  73856),   e,       72 
  WT: DDR, DMA,      0(     0),      0(     0), 1200( 4608),      0(      0),   0,   74d700 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  68(    Conv) [68, 68] --[384 x 12 x  12] => [384 x 12 x  12] *** [384] ***[ROW_L] ***[0, 0, 156, 156]**** [1], [1],[1] -[67 ]---
  IN:MSMC, DMA,     c0(   192),     b7(   183),  180(  384),  12080(  73856),   e,       72 ||||  L2, DMA,     c0(   192),     c0(   192),  180(  384),  12000(  73728),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     b7(   183),  180(  384),  12080(  73856),   e,       72 
  WT: DDR, DMA,    181(   385),    181(   385),  180(  384),  24180( 147840),   0,   74d700 ||||  L2, DMA,    1c0(   448),    181(   385),  180(  384),  2a000( 172032),   0,    12000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  69(    Conv) [69, 69] --[384 x 12 x  12] => [256 x 12 x  12] *** [384] ***[ROW_L] ***[0, 0, 156, 156]**** [1], [1],[1] -[68 ]---
  IN:MSMC, DMA,     c0(   192),     b7(   183),  180(  384),  12080(  73856),   e,       72 ||||  L2, DMA,     c0(   192),     c0(   192),  180(  384),  12000(  73728),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     b7(   183),  100(  256),   c080(  49280),   e,   1002f2 
  WT: DDR, DMA,    181(   385),    181(   385),  100(  256),  18100(  98560),   0,   771880 ||||  L2, DMA,    1c0(   448),    181(   385),  100(  256),  1c000( 114688),   0,    12000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  70(  Resize) [70, 70] --[256 x 12 x  12] => [256 x 24 x  24] *** [256] ***[ COL] ***[0, 0, 183, 170]**** [1], [1],[1] -[69 ]---
  IN:MSMC, DMA,     c0(   192),     b7(   183),  100(  256),   c080(  49280),   0,   1002f2 ||||  L2, DMA,     c0(   192),     c0(   192),  100(  256),   c000(  49152),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    2c0(   704),    28b(   651),  100(  256),  2c080( 180352),  1a,    9c166 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   789980 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  71(  Concat) [71, 71] --[512 x 24 x  24] => [512 x 24 x  24] *** [512] ***[ COL] ***[0, 0, 599, 600]**** [1], [1],[1] -[70 38 ]---
  IN:MSMC, DMA,    2c0(   704),    28b(   651),  100(  256),  2c080( 180352),  1a,    9c166 ||||  L2, DMA,    2c0(   704),    2c0(   704),  200(  512),  58000( 360448),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    2c0(   704),    28b(   651),  200(  512),  58080( 360576),  1a,    9c166 
  WT: DDR, DMA,      0(     0),      0(     0), 1800( 6144),      0(      0),   0,   789980 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  72(    Conv) [72, 72] --[512 x 24 x  24] => [128 x 24 x  24] *** [512] ***[ROW_L] ***[0, 0, 320, 600]**** [2], [1],[2] -[71 ]---
  IN:MSMC, DMA,    2c0(   704),    28b(   651),  200(  512),  58080( 360576),  1a,    9c166 ||||  L2, DMA,    2c0(   704),    2c0(   704),  200(  512),  58000( 360448),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    2c0(   704),    28b(   651),   80(  128),  16080(  90240),  1a,       66 
  WT: DDR, DMA,    201(   513),    201(   513),   80(  128),  10080(  65664),   0,   789980 ||||  L2, DMA,    240(   576),    201(   513),   80(  128),  12000(  73728),   0,    58000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  73(    Conv) [73, 73] --[128 x 24 x  24] => [128 x 24 x  24] *** [128] ***[ROW_L] ***[0, 0, 600, 600]**** [1], [1],[1] -[72 ]---
  IN:MSMC, DMA,    2c0(   704),    28b(   651),   80(  128),  16080(  90240),  1a,       66 ||||  L2, DMA,    2c0(   704),    2c0(   704),   80(  128),  16000(  90112),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    2c0(   704),    28b(   651),   80(  128),  16080(  90240),  1a,       66 
  WT: DDR, DMA,     81(   129),     81(   129),   80(  128),   4080(  16512),   0,   799a00 ||||  L2, DMA,     c0(   192),     81(   129),   80(  128),   6000(  24576),   0,    16000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  74(    Conv) [74, 74] --[128 x 24 x  24] => [128 x 24 x  24] *** [128] ***[ROW_L] ***[52, 64, 587, 651]**** [1], [1],[1] -[73 ]---
  IN:MSMC, DMA,    2c0(   704),    28b(   651),   80(  128),  16080(  90240),   0,       66 ||||  L2, DMA,    2c0(   704),    2c0(   704),   80(  128),  16000(  90112),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    2c0(   704),    28b(   651),   80(  128),  16080(  90240),  1a,       66 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   79da80 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    16000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  75(    Conv) [75, 75] --[512 x 24 x  24] => [128 x 24 x  24] *** [512] ***[ROW_L] ***[0, 0, 320, 600]**** [2], [1],[2] -[71 ]---
  IN:MSMC, DMA,    2c0(   704),    28b(   651),  200(  512),  58080( 360576),  1a,    9c166 ||||  L2, DMA,    2c0(   704),    2c0(   704),  200(  512),  58000( 360448),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    2c0(   704),    28b(   651),   80(  128),  16080(  90240),  1a,    160e6 
  WT: DDR, DMA,    201(   513),    201(   513),   80(  128),  10080(  65664),   0,   7c1b00 ||||  L2, DMA,    240(   576),    201(   513),   80(  128),  12000(  73728),   0,    58000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  76(  Concat) [76, 76] --[256 x 24 x  24] => [256 x 24 x  24] *** [256] ***[ COL] ***[0, 0, 599, 600]**** [1], [1],[1] -[74 75 ]---
  IN:MSMC, DMA,    2c0(   704),    28b(   651),   80(  128),  16080(  90240),  1a,       66 ||||  L2, DMA,    2c0(   704),    2c0(   704),  100(  256),  2c000( 180224),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    2c0(   704),    28b(   651),  100(  256),  2c080( 180352),  1a,       66 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   7d1b80 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  77(    Conv) [77, 77] --[256 x 24 x  24] => [256 x 24 x  24] *** [256] ***[ROW_L] ***[0, 0, 600, 600]**** [1], [1],[1] -[76 ]---
  IN:MSMC, DMA,    2c0(   704),    28b(   651),  100(  256),  2c080( 180352),  1a,       66 ||||  L2, DMA,    2c0(   704),    2c0(   704),  100(  256),  2c000( 180224),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    2c0(   704),    28b(   651),  100(  256),  2c080( 180352),  1a,       66 
  WT: DDR, DMA,    101(   257),    101(   257),  100(  256),  10100(  65792),   0,   7d1b80 ||||  L2, DMA,    140(   320),    101(   257),  100(  256),  14000(  81920),   0,    2c000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  78(    Conv) [78, 78] --[256 x 24 x  24] => [128 x 24 x  24] *** [256] ***[ROW_L] ***[0, 0, 600, 600]**** [1], [1],[1] -[77 ]---
  IN:MSMC, DMA,    2c0(   704),    28b(   651),  100(  256),  2c080( 180352),  1a,       66 ||||  L2, DMA,    2c0(   704),    2c0(   704),  100(  256),  2c000( 180224),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    2c0(   704),    28b(   651),   80(  128),  16080(  90240),  1a,    b21e6 
  WT: DDR, DMA,    101(   257),    101(   257),   80(  128),   8080(  32896),   0,   7e1c80 ||||  L2, DMA,    140(   320),    101(   257),   80(  128),   a000(  40960),   0,    2c000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  0]
------  79(  Resize) [79, 79] --[128 x 24 x  24] => [128 x 48 x  48] *** [128] ***[ COL] ***[0, 0, 651, 626]**** [1], [1],[1] -[78 ]---
  IN:MSMC, DMA,    2c0(   704),    28b(   651),   80(  128),  16080(  90240),   0,    b21e6 ||||  L2, DMA,    2c0(   704),    2c0(   704),   80(  128),  16000(  90112),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    9c0(  2496),    993(  2451),   80(  128),  4e080( 319616),  32,       4e 
  WT: DDR, DMA,      0(     0),      0(     0),  600( 1536),      0(      0),   0,   7e9d00 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  80(  Concat) [80, 80] --[256 x 48 x  48] => [256 x 48 x  48] *** [256] ***[ COL] ***[0, 0, 2351, 2352]**** [4], [1],[4] -[79 24 ]---
  IN:MSMC, DMA,    9c0(  2496),    993(  2451),   80(  128),  4e080( 319616),  32,       4e ||||  L2, DMA,    9c0(  2496),    9c0(  2496),   80(  128),  4e000( 319488),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    9c0(  2496),    993(  2451),  100(  256),  9c080( 639104),  32,       4e 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   7e9d00 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  81(    Conv) [81, 81] --[256 x 48 x  48] => [64 x 48 x  48] *** [256] ***[ROW_L] ***[0, 0, 768, 2352]**** [4], [1],[4] -[80 ]---
  IN:MSMC, DMA,    9c0(  2496),    993(  2451),  100(  256),  9c080( 639104),  32,       4e ||||  L2, DMA,    640(  1600),    640(  1600),  100(  256),  64600( 411136),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    9c0(  2496),    993(  2451),   40(   64),  27080( 159872),  32,    c824e 
  WT: DDR, DMA,    101(   257),    101(   257),   40(   64),   4080(  16512),   0,   7e9d00 ||||  L2, DMA,    140(   320),    101(   257),   40(   64),   5000(  20480),   0,    64600 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  82(    Conv) [82, 82] --[64 x 48 x  48] => [64 x 48 x  48] *** [64] ***[ROW_L] ***[0, 0, 2352, 2352]**** [1], [1],[1] -[81 ]---
  IN:MSMC, DMA,    9c0(  2496),    993(  2451),   40(   64),  27080( 159872),  32,    c824e ||||  L2, DMA,    940(  2368),    940(  2368),   40(   64),  25000( 151552),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    9c0(  2496),    993(  2451),   40(   64),  27080( 159872),  32,    c824e 
  WT: DDR, DMA,     41(    65),     41(    65),   40(   64),   1080(   4224),   0,   7edd80 ||||  L2, DMA,     c0(   192),     41(    65),   40(   64),   3000(  12288),   0,    25000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  83(    Conv) [83, 83] --[64 x 48 x  48] => [64 x 48 x  48] *** [64] ***[ROW_L] ***[100, 128, 2323, 2451]**** [1], [1],[1] -[82 ]---
  IN:MSMC, DMA,    9c0(  2496),    993(  2451),   40(   64),  27080( 159872),   0,    c824e ||||  L2, DMA,    9c0(  2496),    9c0(  2496),   40(   64),  27000( 159744),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    9c0(  2496),    993(  2451),   40(   64),  27080( 159872),  32,   121d4e 
  WT: DDR, DMA,    241(   577),    241(   577),   40(   64),   9080(  36992),   0,   7eee00 ||||  L2, DMA,    2c0(   704),    241(   577),   40(   64),   b000(  45056),   0,    27000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  84(    Conv) [84, 84] --[256 x 48 x  48] => [64 x 48 x  48] *** [256] ***[ROW_L] ***[0, 0, 768, 2352]**** [4], [1],[4] -[80 ]---
  IN:MSMC, DMA,    9c0(  2496),    993(  2451),  100(  256),  9c080( 639104),  32,       4e ||||  L2, DMA,    640(  1600),    640(  1600),  100(  256),  64600( 411136),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    9c0(  2496),    993(  2451),   40(   64),  27080( 159872),  32,   148dce 
  WT: DDR, DMA,    101(   257),    101(   257),   40(   64),   4080(  16512),   0,   7f7e80 ||||  L2, DMA,    140(   320),    101(   257),   40(   64),   5000(  20480),   0,    64600 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  85(  Concat) [85, 85] --[128 x 48 x  48] => [128 x 48 x  48] *** [128] ***[ COL] ***[0, 0, 2351, 2352]**** [1], [1],[1] -[83 84 ]---
  IN:MSMC, DMA,    9c0(  2496),    993(  2451),   40(   64),  27080( 159872),  32,   121d4e ||||  L2, DMA,    9c0(  2496),    9c0(  2496),   80(  128),  4e000( 319488),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    9c0(  2496),    993(  2451),   80(  128),  4e080( 319616),  32,     cdce 
  WT: DDR, DMA,      0(     0),      0(     0),  600( 1536),      0(      0),   0,   7fbf00 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  86(    Conv) [86, 86] --[128 x 48 x  48] => [128 x 48 x  48] *** [128] ***[ROW_L] ***[0, 0, 1600, 2352]**** [2], [1],[2] -[85 ]---
  IN:MSMC, DMA,    9c0(  2496),    993(  2451),   80(  128),  4e080( 319616),  32,     cdce ||||  L2, DMA,    cc0(  3264),    cc0(  3264),   80(  128),  66000( 417792),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    9c0(  2496),    993(  2451),   80(  128),  4e080( 319616),  32,     cdce 
  WT: DDR, DMA,     81(   129),     81(   129),   80(  128),   4080(  16512),   0,   7fbf00 ||||  L2, DMA,     c0(   192),     81(   129),   80(  128),   6000(  24576),   0,    66000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  87(    Conv) [87, 87] --[128 x 48 x  48] => [21 x 48 x  48] *** [128] ***[ROW_L] ***[0, 0, 1728, 2352]**** [2], [1],[2] -[86 ]---
  IN:MSMC, DMA,    9c0(  2496),    993(  2451),   80(  128),  4e080( 319616),  32,     cdce ||||  L2, DMA,    dc0(  3520),    dc0(  3520),   80(  128),  6e000( 450560),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    9c0(  2496),    993(  2451),   15(   21),   cd80(  52608),  32,       4e 
  WT: DDR, DMA,     81(   129),     81(   129),   15(   21),    b00(   2816),   0,   7fff80 ||||  L2, DMA,     c0(   192),     81(   129),   15(   21),   1000(   4096),   0,    6e000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  88(    Conv) [88, 88] --[128 x 48 x  48] => [128 x 24 x  24] *** [128] ***[ROW_L] ***[50, 50, 1078, 2402]**** [3], [1],[3] -[86 ]---
  IN:MSMC, DMA,    9c0(  2496),    993(  2451),   80(  128),  4e080( 319616),   0,     cdce ||||  L2, DMA,    8c0(  2240),    8c0(  2240),   80(  128),  46480( 287872),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    2c0(   704),    241(   577),   80(  128),  16080(  90240),   0,    9c100 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   800a80 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    46480 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  89(  Concat) [89, 89] --[256 x 24 x  24] => [256 x 24 x  24] *** [256] ***[ COL] ***[0, 0, 576, 576]**** [1], [1],[1] -[88 78 ]---
  IN:MSMC, DMA,    2c0(   704),    241(   577),   80(  128),  16080(  90240),   0,    9c100 ||||  L2, DMA,    240(   576),    240(   576),  100(  256),  24000( 147456),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    2c0(   704),    28b(   651),  100(  256),  2c080( 180352),  1a,     cde6 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   824b00 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  90(    Conv) [90, 90] --[256 x 24 x  24] => [128 x 24 x  24] *** [256] ***[ROW_L] ***[0, 0, 600, 600]**** [1], [1],[1] -[89 ]---
  IN:MSMC, DMA,    2c0(   704),    28b(   651),  100(  256),  2c080( 180352),  1a,     cde6 ||||  L2, DMA,    2c0(   704),    2c0(   704),  100(  256),  2c000( 180224),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    2c0(   704),    28b(   651),   80(  128),  16080(  90240),  1a,    38e66 
  WT: DDR, DMA,    101(   257),    101(   257),   80(  128),   8080(  32896),   0,   824b00 ||||  L2, DMA,    140(   320),    101(   257),   80(  128),   a000(  40960),   0,    2c000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  91(    Conv) [91, 91] --[128 x 24 x  24] => [128 x 24 x  24] *** [128] ***[ROW_L] ***[0, 0, 600, 600]**** [1], [1],[1] -[90 ]---
  IN:MSMC, DMA,    2c0(   704),    28b(   651),   80(  128),  16080(  90240),  1a,    38e66 ||||  L2, DMA,    2c0(   704),    2c0(   704),   80(  128),  16000(  90112),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    2c0(   704),    28b(   651),   80(  128),  16080(  90240),  1a,    38e66 
  WT: DDR, DMA,     81(   129),     81(   129),   80(  128),   4080(  16512),   0,   82cb80 ||||  L2, DMA,     c0(   192),     81(   129),   80(  128),   6000(  24576),   0,    16000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  92(    Conv) [92, 92] --[128 x 24 x  24] => [128 x 24 x  24] *** [128] ***[ROW_L] ***[52, 64, 587, 651]**** [1], [1],[1] -[91 ]---
  IN:MSMC, DMA,    2c0(   704),    28b(   651),   80(  128),  16080(  90240),   0,    38e66 ||||  L2, DMA,    2c0(   704),    2c0(   704),   80(  128),  16000(  90112),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    2c0(   704),    28b(   651),   80(  128),  16080(  90240),  1a,    38e66 
  WT: DDR, DMA,    481(  1153),    481(  1153),   80(  128),  24080( 147584),   0,   830c00 ||||  L2, DMA,    4c0(  1216),    481(  1153),   80(  128),  26000( 155648),   0,    16000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  93(    Conv) [93, 93] --[256 x 24 x  24] => [128 x 24 x  24] *** [256] ***[ROW_L] ***[0, 0, 600, 600]**** [1], [1],[1] -[89 ]---
  IN:MSMC, DMA,    2c0(   704),    28b(   651),  100(  256),  2c080( 180352),  1a,     cde6 ||||  L2, DMA,    2c0(   704),    2c0(   704),  100(  256),  2c000( 180224),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    2c0(   704),    28b(   651),   80(  128),  16080(  90240),  1a,    4eee6 
  WT: DDR, DMA,    101(   257),    101(   257),   80(  128),   8080(  32896),   0,   854c80 ||||  L2, DMA,    140(   320),    101(   257),   80(  128),   a000(  40960),   0,    2c000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  94(  Concat) [94, 94] --[256 x 24 x  24] => [256 x 24 x  24] *** [256] ***[ COL] ***[0, 0, 599, 600]**** [1], [1],[1] -[92 93 ]---
  IN:MSMC, DMA,    2c0(   704),    28b(   651),   80(  128),  16080(  90240),  1a,    38e66 ||||  L2, DMA,    2c0(   704),    2c0(   704),  100(  256),  2c000( 180224),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    2c0(   704),    28b(   651),  100(  256),  2c080( 180352),  1a,    10866 
  WT: DDR, DMA,      0(     0),      0(     0),  c00( 3072),      0(      0),   0,   85cd00 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  95(    Conv) [95, 95] --[256 x 24 x  24] => [256 x 24 x  24] *** [256] ***[ROW_L] ***[0, 0, 600, 600]**** [1], [1],[1] -[94 ]---
  IN:MSMC, DMA,    2c0(   704),    28b(   651),  100(  256),  2c080( 180352),  1a,    10866 ||||  L2, DMA,    2c0(   704),    2c0(   704),  100(  256),  2c000( 180224),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    2c0(   704),    28b(   651),  100(  256),  2c080( 180352),  1a,    10866 
  WT: DDR, DMA,    101(   257),    101(   257),  100(  256),  10100(  65792),   0,   85cd00 ||||  L2, DMA,    140(   320),    101(   257),  100(  256),  14000(  81920),   0,    2c000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  96(    Conv) [96, 96] --[256 x 24 x  24] => [21 x 24 x  24] *** [256] ***[ROW_L] ***[0, 0, 600, 600]**** [1], [1],[1] -[95 ]---
  IN:MSMC, DMA,    2c0(   704),    28b(   651),  100(  256),  2c080( 180352),  1a,    10866 ||||  L2, DMA,    2c0(   704),    2c0(   704),  100(  256),  2c000( 180224),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,    2c0(   704),    28b(   651),   15(   21),   3a80(  14976),  1a,     cde6 
  WT: DDR, DMA,    101(   257),    101(   257),   15(   21),   1580(   5504),   0,   86ce00 ||||  L2, DMA,    140(   320),    101(   257),   15(   21),   1a80(   6784),   0,    2c000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  97(    Conv) [97, 97] --[256 x 24 x  24] => [256 x 12 x  12] *** [256] ***[ROW_L] ***[26, 26, 250, 626]**** [3], [12],[12] -[95 ]---
  IN:MSMC, DMA,    2c0(   704),    28b(   651),  100(  256),  2c080( 180352),   0,    10866 ||||  L2, DMA,    240(   576),    240(   576),  100(  256),  24100( 147712),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     91(   145),  100(  256),   c080(  49280),   0,    f4200 
  WT: DDR, DMA,    901(  2305),    901(  2305),  100(  256),  90100( 590080),   0,   86e380 ||||  L2, DMA,    940(  2368),    901(  2305),   80(  128),  4a000( 303104),   0,    24100 
 STG:MSMC, DMA,    940(  2368),    940(  2368),  100(  256),  94000( 606208),   0,    3c880 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  98(  Concat) [98, 98] --[512 x 12 x  12] => [512 x 12 x  12] *** [512] ***[ COL] ***[0, 0, 144, 144]**** [1], [1],[1] -[97 69 ]---
  IN:MSMC, DMA,     c0(   192),     91(   145),  100(  256),   c080(  49280),   0,    f4200 ||||  L2, DMA,     c0(   192),     c0(   192),  200(  512),  18000(  98304),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     b7(   183),  200(  512),  18080(  98432),   e,    10872 
  WT: DDR, DMA,      0(     0),      0(     0), 1800( 6144),      0(      0),   0,   8fe480 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  99(    Conv) [99, 99] --[512 x 12 x  12] => [192 x 12 x  12] *** [512] ***[ROW_L] ***[0, 0, 156, 156]**** [1], [1],[1] -[98 ]---
  IN:MSMC, DMA,     c0(   192),     b7(   183),  200(  512),  18080(  98432),   e,    10872 ||||  L2, DMA,     c0(   192),     c0(   192),  200(  512),  18000(  98304),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     b7(   183),   c0(  192),   9080(  36992),   e,    288f2 
  WT: DDR, DMA,    201(   513),    201(   513),   c0(  192),  18100(  98560),   0,   8fe480 ||||  L2, DMA,    240(   576),    201(   513),   c0(  192),  1b000( 110592),   0,    18000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  100(    Conv) [100, 100] --[192 x 12 x  12] => [192 x 12 x  12] *** [192] ***[ROW_L] ***[0, 0, 156, 156]**** [1], [1],[1] -[99 ]---
  IN:MSMC, DMA,     c0(   192),     b7(   183),   c0(  192),   9080(  36992),   e,    288f2 ||||  L2, DMA,     c0(   192),     c0(   192),   c0(  192),   9000(  36864),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     b7(   183),   c0(  192),   9080(  36992),   e,    288f2 
  WT: DDR, DMA,     c1(   193),     c1(   193),   c0(  192),   9100(  37120),   0,   916580 ||||  L2, DMA,    140(   320),     c1(   193),   c0(  192),   f000(  61440),   0,     9000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  101(    Conv) [101, 101] --[192 x 12 x  12] => [192 x 12 x  12] *** [192] ***[ROW_L] ***[28, 64, 119, 183]**** [1], [1],[1] -[100 ]---
  IN:MSMC, DMA,     c0(   192),     b7(   183),   c0(  192),   9080(  36992),   0,    288f2 ||||  L2, DMA,     c0(   192),     c0(   192),   c0(  192),   9000(  36864),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     b7(   183),   c0(  192),   9080(  36992),   e,    31972 
  WT: DDR, DMA,    6c1(  1729),    6c1(  1729),   c0(  192),  51100( 332032),   0,   91f680 ||||  L2, DMA,    740(  1856),    6c1(  1729),   c0(  192),  57000( 356352),   0,     9000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  102(    Conv) [102, 102] --[512 x 12 x  12] => [192 x 12 x  12] *** [512] ***[ROW_L] ***[0, 0, 156, 156]**** [1], [1],[1] -[98 ]---
  IN:MSMC, DMA,     c0(   192),     b7(   183),  200(  512),  18080(  98432),   e,    10872 ||||  L2, DMA,     c0(   192),     c0(   192),  200(  512),  18000(  98304),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     b7(   183),   c0(  192),   9080(  36992),   e,    3a9f2 
  WT: DDR, DMA,    201(   513),    201(   513),   c0(  192),  18100(  98560),   0,   970780 ||||  L2, DMA,    240(   576),    201(   513),   c0(  192),  1b000( 110592),   0,    18000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  103(  Concat) [103, 103] --[384 x 12 x  12] => [384 x 12 x  12] *** [384] ***[ COL] ***[0, 0, 155, 156]**** [1], [1],[1] -[101 102 ]---
  IN:MSMC, DMA,     c0(   192),     b7(   183),   c0(  192),   9080(  36992),   e,    31972 ||||  L2, DMA,     c0(   192),     c0(   192),  180(  384),  12000(  73728),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     b7(   183),  180(  384),  12080(  73856),   e,    10872 
  WT: DDR, DMA,      0(     0),      0(     0), 1200( 4608),      0(      0),   0,   988880 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  104(    Conv) [104, 104] --[384 x 12 x  12] => [384 x 12 x  12] *** [384] ***[ROW_L] ***[0, 0, 156, 156]**** [1], [1],[1] -[103 ]---
  IN:MSMC, DMA,     c0(   192),     b7(   183),  180(  384),  12080(  73856),   e,    10872 ||||  L2, DMA,     c0(   192),     c0(   192),  180(  384),  12000(  73728),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     b7(   183),  180(  384),  12080(  73856),   e,    10872 
  WT: DDR, DMA,    181(   385),    181(   385),  180(  384),  24180( 147840),   0,   988880 ||||  L2, DMA,    1c0(   448),    181(   385),  180(  384),  2a000( 172032),   0,    12000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  105(    Conv) [105, 105] --[384 x 12 x  12] => [21 x 12 x  12] *** [384] ***[ROW_L] ***[0, 0, 156, 156]**** [1], [1],[1] -[104 ]---
  IN:MSMC, DMA,     c0(   192),     b7(   183),  180(  384),  12080(  73856),   e,    10872 ||||  L2, DMA,     c0(   192),     c0(   192),  180(  384),  12000(  73728),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     c0(   192),     b7(   183),   15(   21),   1080(   4224),   e,    228f2 
  WT: DDR, DMA,    181(   385),    181(   385),   15(   21),   2000(   8192),   0,   9aca00 ||||  L2, DMA,    1c0(   448),    181(   385),   15(   21),   2500(   9472),   0,    12000 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  106(    Conv) [106, 106] --[384 x 12 x  12] => [384 x 6 x  6] *** [384] ***[ROW_L] ***[14, 14, 52, 170]**** [3], [21],[21] -[104 ]---
  IN:MSMC, DMA,     c0(   192),     b7(   183),  180(  384),  12080(  73856),   0,    10872 ||||  L2, DMA,     80(   128),     80(   128),  180(  384),   c080(  49280),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     25(    37),     25(    37),  180(  384),   4400(  17408),   0,   118300 
  WT: DDR, DMA,    d81(  3457),    d81(  3457),  180(  384), 144180(1327488),   0,   9aea00 ||||  L2, DMA,    dc0(  3520),    d81(  3457),   74(  116),  63b00( 408320),   0,     c080 
 STG:MSMC, DMA_ONCE,   109d(  4253),   109d(  4253),  180(  384), 18ec00(1633280),   0,   505300 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  107(  Concat) [107, 107] --[768 x 6 x  6] => [768 x 6 x  6] *** [768] ***[ COL] ***[0, 0, 36, 36]**** [1], [1],[1] -[106 60 ]---
  IN:MSMC, DMA,     25(    37),     25(    37),  180(  384),   4400(  17408),   0,   118300 ||||  L2, DMA,     24(    36),     24(    36),  300(  768),   6c00(  27648),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     39(    57),     39(    57),  300(  768),   ab80(  43904),   8,    10878 
  WT: DDR, DMA,      0(     0),      0(     0), 2400( 9216),      0(      0),   0,   af2b80 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 1,  1], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  108(    Conv) [108, 108] --[768 x 6 x  6] => [256 x 6 x  6] *** [768] ***[ROW_L] ***[0, 0, 42, 42]**** [1], [1],[1] -[107 ]---
  IN:MSMC, DMA,     39(    57),     39(    57),  300(  768),   ab80(  43904),   8,    10878 ||||  L2, DMA,     2a(    42),     2a(    42),  300(  768),   7e00(  32256),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     39(    57),     39(    57),  100(  256),   3980(  14720),   8,    1b3f8 
  WT: DDR, DMA,    301(   769),    301(   769),  100(  256),  30100( 196864),   0,   af2b80 ||||  L2, DMA,    340(   832),    301(   769),  100(  256),  34000( 212992),   0,     7e00 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  109(    Conv) [109, 109] --[256 x 6 x  6] => [256 x 6 x  6] *** [256] ***[ROW_L] ***[0, 0, 42, 42]**** [1], [1],[1] -[108 ]---
  IN:MSMC, DMA,     39(    57),     39(    57),  100(  256),   3980(  14720),   8,    1b3f8 ||||  L2, DMA,     2a(    42),     2a(    42),  100(  256),   2a00(  10752),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     39(    57),     39(    57),  100(  256),   3980(  14720),   8,    1b3f8 
  WT: DDR, DMA,    101(   257),    101(   257),  100(  256),  10100(  65792),   0,   b22c80 ||||  L2, DMA,    140(   320),    101(   257),  100(  256),  14000(  81920),   0,     2a00 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 1,  0]
------  110(    Conv) [110, 110] --[256 x 6 x  6] => [256 x 6 x  6] *** [256] ***[ROW_L] ***[0, 0, 57, 57]**** [1], [4],[4] -[109 ]---
  IN:MSMC, DMA,     39(    57),     39(    57),  100(  256),   3980(  14720),   0,    1b3f8 ||||  L2, DMA,     39(    57),     39(    57),  100(  256),   3900(  14592),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     39(    57),     39(    57),  100(  256),   3980(  14720),   8,    b7978 
  WT: DDR, DMA,    901(  2305),    901(  2305),  100(  256),  90100( 590080),   0,   b32d80 ||||  L2, DMA,    940(  2368),    901(  2305),   80(  128),  4a000( 303104),   0,     3900 
 STG:MSMC, DMA,    940(  2368),    940(  2368),  100(  256),  94000( 606208),   0,    23900 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  111(    Conv) [111, 111] --[768 x 6 x  6] => [256 x 6 x  6] *** [768] ***[ROW_L] ***[0, 0, 42, 42]**** [1], [1],[1] -[107 ]---
  IN:MSMC, DMA,     39(    57),     39(    57),  300(  768),   ab80(  43904),   8,    10878 ||||  L2, DMA,     2a(    42),     2a(    42),  300(  768),   7e00(  32256),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     39(    57),     39(    57),  100(  256),   3980(  14720),   8,    bb2f8 
  WT: DDR, DMA,    301(   769),    301(   769),  100(  256),  30100( 196864),   0,   bc2e80 ||||  L2, DMA,    340(   832),    301(   769),  100(  256),  34000( 212992),   0,     7e00 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 1,  1], Required OUT : [ 0,  1],  To fill zero OUT: [ 0,  0]
------  112(  Concat) [112, 112] --[512 x 6 x  6] => [512 x 6 x  6] *** [512] ***[ COL] ***[0, 0, 41, 42]**** [1], [1],[1] -[110 111 ]---
  IN:MSMC, DMA,     39(    57),     39(    57),  100(  256),   3980(  14720),   8,    b7978 ||||  L2, DMA,     39(    57),     39(    57),  200(  512),   7200(  29184),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     24(    36),     24(    36),  200(  512),   4880(  18560),   0,    10800 
  WT: DDR, DMA,      0(     0),      0(     0), 1800( 6144),      0(      0),   0,   bf2f80 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  113(    Conv) [113, 113] --[512 x 6 x  6] => [512 x 6 x  6] *** [512] ***[ROW_L] ***[0, 0, 36, 36]**** [1], [1],[1] -[112 ]---
  IN:MSMC, DMA,     24(    36),     24(    36),  200(  512),   4880(  18560),   0,    10800 ||||  L2, DMA,     24(    36),     24(    36),  200(  512),   4800(  18432),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     24(    36),     24(    36),  200(  512),   4880(  18560),   0,    15080 
  WT: DDR, DMA,    201(   513),    201(   513),  200(  512),  40200( 262656),   0,   bf2f80 ||||  L2, DMA,    240(   576),    201(   513),  200(  512),  48000( 294912),   0,     4800 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  114(    Conv) [114, 114] --[512 x 6 x  6] => [21 x 6 x  6] *** [512] ***[ROW_L] ***[0, 0, 36, 36]**** [1], [1],[1] -[113 ]---
  IN:MSMC, DMA,     24(    36),     24(    36),  200(  512),   4880(  18560),   0,    15080 ||||  L2, DMA,     24(    36),     24(    36),  200(  512),   4800(  18432),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,     24(    36),     24(    36),   15(   21),    380(    896),   0,    10800 
  WT: DDR, DMA,    201(   513),    201(   513),   15(   21),   2a80(  10880),   0,   c33180 ||||  L2, DMA,    240(   576),    201(   513),   15(   21),   2f80(  12160),   0,     4800 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  115(DetectionOutput) [115, 115] --[21 x 48 x  48] => [1 x 2104 x  1] *** [21] ***[ COL] ***[0, 0, 2304, 2304]**** [3], [1],[3] -[87 96 105 114 ]---
  IN:MSMC, DMA,    9c0(  2496),    993(  2451),   15(   21),   cd80(  52608),   0,       4e ||||  L2, DMA,    940(  2368),    940(  2368),    e(   14),   8180(  33152),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff ||||MSMC, CPU,   2140(  8512),   20e0(  8416),    1(    1),   2200(   8704),   0,        0 
  WT: DDR, DMA,      0(     0),      0(     0),    c(   12),      0(      0),   0,   c35c00 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 1,  1] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  116(ODOutputReformat) [116, 116] --[1 x 2104 x  1] => [1 x 6 x  300] *** [1] ***[ COL] ***[0, 0, 2104, 2104]**** [1], [1],[1] -[115 ]---
  IN:MSMC, DMA,   2140(  8512),   20e0(  8416),    1(    1),   2200(   8704),   0,        0 ||||  L2, DMA,    840(  2112),    840(  2112),    1(    1),    880(   2176),   0,        0 
 OUT:MSMC,  NA,   1c20(  7200),      0(     0),    1(    1),   1c80(   7296),   0,        0 |||| DDR, DMA,   1c20(  7200),   1c20(  7200),    1(    1),   2080(   8320),   0,        0 
  WT: DDR, DMA,      0(     0),      0(     0),    c(   12),      0(      0),   0,   c35c00 ||||  L2, DMA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 0,  0],  To fill zero OUT: [ 0,  0]
------  117(    Data) [117, 0] --[1 x 6 x  300] => [0 x 0 x  0] *** [1] ***[FRAME] ***[0, 0, 1800, 1800]**** [1], [1],[1] -[116 ]---
  IN: DDR, DMA,   1c20(  7200),   1c20(  7200),    1(    1),   2080(   8320),   0,        0 ||||  L2, DMA,   2140(  8512),    708(  1800),    1(    1),   2200(   8704),   0,        0 
 OUT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff |||| DDR, DMA,  24484(148612),      0(     0),    0(    0),  6d200( 446976),   0,       7e 
  WT:NONE,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0,   c35c00 ||||  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
 STG:  L2,  NA,      0(     0),      0(     0),    0(    0),      0(      0),   0, ffffffff 
CONT:  L2, CPU,      0(     0),      0(     0),    0(    0),      0(      0),   0,        0 
Padding Info [Row, Col]: Actual  IN -> OUT : [ 0,  0] -> [ 0,  0], Required OUT : [ 1,  1],  To fill zero OUT: [ 1,  1]
