Fitter report for readout_card
Thu Feb 03 14:52:22 2011
Quartus II 64-Bit Version 10.0 Build 262 08/18/2010 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Pin-Out File
  8. Fitter Resource Usage Summary
  9. Input Pins
 10. Output Pins
 11. Bidir Pins
 12. I/O Bank Usage
 13. All Package Pins
 14. PLL Summary
 15. PLL Usage
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Interconnect Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. Fitter Device Options
 33. Estimated Delay Added for Hold Timing Summary
 34. Estimated Delay Added for Hold Timing Details
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------+
; Fitter Summary                                                             ;
+---------------------------+------------------------------------------------+
; Fitter Status             ; Successful - Thu Feb 03 14:52:22 2011          ;
; Quartus II 64-Bit Version ; 10.0 Build 262 08/18/2010 SP 1 SJ Full Version ;
; Revision Name             ; readout_card                                   ;
; Top-level Entity Name     ; readout_card                                   ;
; Family                    ; Stratix                                        ;
; Device                    ; EP1S40F780C6                                   ;
; Timing Models             ; Final                                          ;
; Total logic elements      ; 33,285 / 41,250 ( 81 % )                       ;
; Total pins                ; 358 / 616 ( 58 % )                             ;
; Total virtual pins        ; 0                                              ;
; Total memory bits         ; 1,405,440 / 3,423,744 ( 41 % )                 ;
; DSP block 9-bit elements  ; 76 / 112 ( 68 % )                              ;
; Total PLLs                ; 1 / 6 ( 17 % )                                 ;
; Total DLLs                ; 0 / 2 ( 0 % )                                  ;
+---------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+
; Option                                                                     ; Setting            ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+
; Device                                                                     ; EP1S40F780C6       ;                                ;
; Maximum processors allowed for parallel compilation                        ; 4                  ;                                ;
; Use TimeQuest Timing Analyzer                                              ; On                 ; Off                            ;
; Router Timing Optimization Level                                           ; MAXIMUM            ; Normal                         ;
; Fit Attempts to Skip                                                       ; 0                  ; 0.0                            ;
; Device I/O Standard                                                        ; LVTTL              ;                                ;
; Optimize Hold Timing                                                       ; All Paths          ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                 ; Off                            ;
; Auto Global Memory Control Signals                                         ; On                 ; Off                            ;
; Auto Packed Registers                                                      ; Normal             ; Auto                           ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                 ; Off                            ;
; Perform Register Duplication for Performance                               ; On                 ; Off                            ;
; Perform Register Retiming for Performance                                  ; On                 ; Off                            ;
; Fitter Effort                                                              ; Standard Fit       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Extra              ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; On                 ; Auto                           ;
; Use smart compilation                                                      ; Off                ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                             ;
; Enable compact report table                                                ; Off                ; Off                            ;
; Placement Effort Multiplier                                                ; 1.0                ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                ; 1.0                            ;
; Optimize Timing                                                            ; Normal compilation ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal             ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                ; Off                            ;
; Final Placement Optimizations                                              ; Automatically      ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically      ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                  ; 1                              ;
; Slow Slew Rate                                                             ; Off                ; Off                            ;
; PCI I/O                                                                    ; Off                ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                ; Off                            ;
; Auto Delay Chains                                                          ; On                 ; On                             ;
; Auto Merge PLLs                                                            ; On                 ; On                             ;
; Perform Asynchronous Signal Pipelining                                     ; Off                ; Off                            ;
; Auto Register Duplication                                                  ; Auto               ; Auto                           ;
; Auto Global Clock                                                          ; On                 ; On                             ;
; Auto Global Register Control Signals                                       ; On                 ; On                             ;
; Stop After Congestion Map Generation                                       ; Off                ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                ; Off                            ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  11.4%      ;
;     3-4 processors         ;  11.3%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------------------------------------------------+--------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                       ; Action           ; Operation                                         ; Reason                   ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                         ; Destination Port ; Destination Port Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------------------------------------------------+--------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|counter:bit_counter|Add0~0                                                                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|counter:bit_counter|count[0]                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|counter:bit_counter|Add0~0                                                                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|counter:bit_counter|count[0]                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; dispatch:i_dispatch|dispatch_wishbone:wishbone|Add1~0                                                                                                                                                                                                      ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; dispatch:i_dispatch|dispatch_wishbone:wishbone|Equal2~0                                                                                                                                                                                                    ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|Add1~0                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|Add2~0                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|count[0]                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|count[0]~7                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[0]                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[15]_RTM1102                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[16]_RTM199                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[17]_RTM196                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[18]_RTM193                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[19]_RTM190                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[20]_RTM187                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[21]_RTM184                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[22]_RTM181                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[23]_RTM178                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[24]_RTM175                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[25]_RTM172                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[26]_RTM169                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[27]_RTM166                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[28]_RTM163                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[29]_RTM160                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[30]_RTM157                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[31]_RTM053                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[31]_RTM053                                                                               ; Retimed Register ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[31]_RTM154                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder|lpm_add_sub:lpm_add_sub_component|alt_stratix_add_sub:stratix_adder|result[13] ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|ramp_dat[13]                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|ext_pulse_RTM0495                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|ext_pulse_RTM0495                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|ext_pulse_RTM1494                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow_meta                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|shift_reg[0]_RTM0432                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|shift_reg[0]_RTM0432                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|shift_reg[0]_RTM2431                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|shift_reg[1]                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_spi_if:i_offset_spi_if|Add0~10                                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_spi_if:i_offset_spi_if|bit_count[0]                                                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|update_pending_RTM0470                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|update_pending_RTM0470                                                                                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|update_pending_RTM0471                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|update_pending_RTM2469                                                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if|Add0~10                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if|bit_count[0]                                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|Add1~0                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|Add2~0                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|count[0]                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|count[0]~6                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[0]                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[15]_RTM1153                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[16]_RTM1150                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[17]_RTM1147                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[18]_RTM1144                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[19]_RTM1141                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[20]_RTM1138                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[21]_RTM1135                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[22]_RTM1132                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[23]_RTM1129                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[24]_RTM1126                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[25]_RTM1123                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[26]_RTM1120                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[27]_RTM1117                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[28]_RTM1114                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[29]_RTM1111                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[30]_RTM1108                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[31]_RTM1105                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder|lpm_add_sub:lpm_add_sub_component|alt_stratix_add_sub:stratix_adder|result[13] ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|ramp_dat[13]                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|ext_pulse_RTM0492                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|ext_pulse_RTM0492                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|ext_pulse_RTM1491                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow_meta                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|shift_reg[0]_RTM0446                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|shift_reg[0]_RTM0446                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|shift_reg[0]_RTM2445                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|shift_reg[1]                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|offset_ctrl:i_offset_ctrl|offset_spi_if:i_offset_spi_if|Add0~10                                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|offset_ctrl:i_offset_ctrl|offset_spi_if:i_offset_spi_if|bit_count[0]                                                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|offset_ctrl:i_offset_ctrl|update_pending_RTM0467                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|offset_ctrl:i_offset_ctrl|update_pending_RTM0467                                                                                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|offset_ctrl:i_offset_ctrl|update_pending_RTM0468                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|offset_ctrl:i_offset_ctrl|update_pending_RTM2466                                                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if|Add0~10                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if|bit_count[0]                                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|Add1~0                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|Add2~0                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|count[0]                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|count[0]~7                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[0]                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[15]_RTM1205                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[16]_RTM1202                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[17]_RTM1199                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[18]_RTM1196                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[19]_RTM1193                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[20]_RTM1190                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[21]_RTM1187                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[22]_RTM1184                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[23]_RTM1181                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[24]_RTM1178                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[25]_RTM1175                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[26]_RTM1172                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[27]_RTM1169                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[28]_RTM1166                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[29]_RTM1163                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[30]_RTM1160                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[31]_RTM0156                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[31]_RTM0156                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[31]_RTM1157                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder|lpm_add_sub:lpm_add_sub_component|alt_stratix_add_sub:stratix_adder|result[13] ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|ramp_dat[13]                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|ext_pulse_RTM0489                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|ext_pulse_RTM0489                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|ext_pulse_RTM1488                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow_meta                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|shift_reg[0]_RTM0444                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|shift_reg[0]_RTM0444                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|shift_reg[0]_RTM2443                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|shift_reg[1]                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|offset_ctrl:i_offset_ctrl|offset_spi_if:i_offset_spi_if|Add0~10                                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|offset_ctrl:i_offset_ctrl|offset_spi_if:i_offset_spi_if|bit_count[0]                                                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|offset_ctrl:i_offset_ctrl|update_pending_RTM0464                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|offset_ctrl:i_offset_ctrl|update_pending_RTM0464                                                                                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|offset_ctrl:i_offset_ctrl|update_pending_RTM0465                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|offset_ctrl:i_offset_ctrl|update_pending_RTM2463                                                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if|Add0~10                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if|bit_count[0]                                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|Add1~0                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|Add2~0                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|count[0]                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|count[0]~7                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[0]                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[15]_RTM150                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[16]_RTM147                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[17]_RTM144                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[18]_RTM141                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[19]_RTM138                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[20]_RTM135                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[21]_RTM132                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[22]_RTM129                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[23]_RTM126                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[24]_RTM123                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[25]_RTM120                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[26]_RTM117                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[27]_RTM114                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[28]_RTM111                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[29]_RTM18                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[30]_RTM15                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[31]_RTM01                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[31]_RTM01                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[31]_RTM12                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder|lpm_add_sub:lpm_add_sub_component|alt_stratix_add_sub:stratix_adder|result[13] ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|ramp_dat[13]                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|ext_pulse_RTM0486                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|ext_pulse_RTM0486                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|ext_pulse_RTM1485                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow_meta                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|shift_reg[0]_RTM0442                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|shift_reg[0]_RTM0442                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|shift_reg[0]_RTM2441                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|shift_reg[1]                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|offset_ctrl:i_offset_ctrl|offset_spi_if:i_offset_spi_if|Add0~10                                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|offset_ctrl:i_offset_ctrl|offset_spi_if:i_offset_spi_if|bit_count[0]                                                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|offset_ctrl:i_offset_ctrl|update_pending_RTM0461                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|offset_ctrl:i_offset_ctrl|update_pending_RTM0461                                                                                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|offset_ctrl:i_offset_ctrl|update_pending_RTM0462                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|offset_ctrl:i_offset_ctrl|update_pending_RTM2460                                                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if|Add0~10                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if|bit_count[0]                                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|Add1~0                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|Add2~0                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|count[0]                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|count[0]~7                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[0]                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[15]_RTM1308                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[16]_RTM1305                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[17]_RTM1302                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[18]_RTM1299                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[19]_RTM1296                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[20]_RTM1293                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[21]_RTM1290                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[22]_RTM1287                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[23]_RTM1284                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[24]_RTM1281                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[25]_RTM1278                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[26]_RTM1275                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[27]_RTM1272                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[28]_RTM1269                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[29]_RTM1266                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[30]_RTM1263                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[31]_RTM0259                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[31]_RTM0259                                                                              ; Retimed Register ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[31]_RTM1260                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder|lpm_add_sub:lpm_add_sub_component|alt_stratix_add_sub:stratix_adder|result[13] ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|ramp_dat[13]                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|ext_pulse_RTM0483                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|ext_pulse_RTM0483                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|ext_pulse_RTM1482                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow_meta                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|shift_reg[0]_RTM0440                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|shift_reg[0]_RTM0440                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|shift_reg[0]_RTM2439                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|shift_reg[1]                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|offset_ctrl:i_offset_ctrl|offset_spi_if:i_offset_spi_if|Add0~10                                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|offset_ctrl:i_offset_ctrl|offset_spi_if:i_offset_spi_if|bit_count[0]                                                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|offset_ctrl:i_offset_ctrl|update_pending_RTM0458                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|offset_ctrl:i_offset_ctrl|update_pending_RTM0458                                                                                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|offset_ctrl:i_offset_ctrl|update_pending_RTM0459                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|offset_ctrl:i_offset_ctrl|update_pending_RTM2457                                                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if|Add0~10                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if|bit_count[0]                                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|Add1~0                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|Add2~0                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|count[0]                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|count[0]~6                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[0]                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[15]_RTM1410                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[16]_RTM1407                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[17]_RTM1404                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[18]_RTM1401                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[19]_RTM1398                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[20]_RTM1395                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[21]_RTM1392                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[22]_RTM1389                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[23]_RTM1386                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[24]_RTM1383                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[25]_RTM1380                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[26]_RTM1377                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[27]_RTM1374                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[28]_RTM1371                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[29]_RTM1368                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[30]_RTM1365                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[31]_RTM1362                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder|lpm_add_sub:lpm_add_sub_component|alt_stratix_add_sub:stratix_adder|result[13] ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|ramp_dat[13]                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|ext_pulse_RTM0480                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|ext_pulse_RTM0480                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|ext_pulse_RTM1479                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow_meta                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|shift_reg[0]_RTM0438                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|shift_reg[0]_RTM0438                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|shift_reg[0]_RTM2437                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|shift_reg[1]                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|offset_ctrl:i_offset_ctrl|offset_spi_if:i_offset_spi_if|Add0~10                                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|offset_ctrl:i_offset_ctrl|offset_spi_if:i_offset_spi_if|bit_count[0]                                                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|offset_ctrl:i_offset_ctrl|update_pending_RTM0455                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|offset_ctrl:i_offset_ctrl|update_pending_RTM0455                                                                                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|offset_ctrl:i_offset_ctrl|update_pending_RTM0456                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|offset_ctrl:i_offset_ctrl|update_pending_RTM2454                                                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if|Add0~10                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if|bit_count[0]                                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|Add1~0                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|Add2~0                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|count[0]                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|count[0]~6                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[0]                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[15]_RTM1359                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[16]_RTM1356                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[17]_RTM1353                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[18]_RTM1350                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[19]_RTM1347                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[20]_RTM1344                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[21]_RTM1341                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[22]_RTM1338                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[23]_RTM1335                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[24]_RTM1332                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[25]_RTM1329                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[26]_RTM1326                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[27]_RTM1323                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[28]_RTM1320                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[29]_RTM1317                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[30]_RTM1314                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[31]_RTM1311                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder|lpm_add_sub:lpm_add_sub_component|alt_stratix_add_sub:stratix_adder|result[13] ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|ramp_dat[13]                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|ext_pulse_RTM0477                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|ext_pulse_RTM0477                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|ext_pulse_RTM1476                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow_meta                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|shift_reg[0]_RTM0436                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|shift_reg[0]_RTM0436                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|shift_reg[0]_RTM2435                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|shift_reg[1]                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|offset_ctrl:i_offset_ctrl|offset_spi_if:i_offset_spi_if|Add0~10                                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|offset_ctrl:i_offset_ctrl|offset_spi_if:i_offset_spi_if|bit_count[0]                                                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|offset_ctrl:i_offset_ctrl|update_pending_RTM0452                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|offset_ctrl:i_offset_ctrl|update_pending_RTM0452                                                                                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|offset_ctrl:i_offset_ctrl|update_pending_RTM0453                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|offset_ctrl:i_offset_ctrl|update_pending_RTM2451                                                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if|Add0~10                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if|bit_count[0]                                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|last_row_RTM1427                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|Add1~0                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|Add2~0                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|count[0]                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|count[0]~6                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[0]                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[15]_RTM1256                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[16]_RTM1253                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[17]_RTM1250                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[18]_RTM1247                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[19]_RTM1244                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[20]_RTM1241                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[21]_RTM1238                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[22]_RTM1235                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[23]_RTM1232                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[24]_RTM1229                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[25]_RTM1226                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[26]_RTM1223                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[27]_RTM1220                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[28]_RTM1217                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[29]_RTM1214                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[30]_RTM1211                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|samples_coadd_reg[31]_RTM1208                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder|lpm_add_sub:lpm_add_sub_component|alt_stratix_add_sub:stratix_adder|result[13] ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|ramp_dat[13]                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|ext_pulse_RTM0474                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|ext_pulse_RTM0474                                                                                                ; Retimed Register ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|ext_pulse_RTM1473                                                                                                ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow_meta                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|shift_reg[0]_RTM0434                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|shift_reg[0]_RTM0434                                                                                             ; Retimed Register ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|shift_reg[0]_RTM2433                                                                                             ; Deleted          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|shift_reg[1]                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|offset_ctrl:i_offset_ctrl|offset_spi_if:i_offset_spi_if|Add0~10                                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|offset_ctrl:i_offset_ctrl|offset_spi_if:i_offset_spi_if|bit_count[0]                                                                                                                             ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|offset_ctrl:i_offset_ctrl|update_pending_RTM0449                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|offset_ctrl:i_offset_ctrl|update_pending_RTM0449                                                                                                                                                 ; Retimed Register ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|offset_ctrl:i_offset_ctrl|update_pending_RTM0450                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|offset_ctrl:i_offset_ctrl|update_pending_RTM1448                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|offset_ctrl:i_offset_ctrl|update_pending_RTM2447                                                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if|Add0~10                                                                                                                              ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if|bit_count[0]                                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux14~0                                                                                                                                                                                                        ; Deleted          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux14~1                                                                                                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux14~1_RESYN2153_BDD2154                                                                                                                                                                                      ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux14~1_RESYN2155_BDD2156                                                                                                                                                                                      ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux14~2                                                                                                                                                                                                        ; Deleted          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux14~3                                                                                                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux14~3_RESYN2157_BDD2158                                                                                                                                                                                      ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux14~3_RESYN2159_BDD2160                                                                                                                                                                                      ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux15~0                                                                                                                                                                                                        ; Deleted          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux15~1                                                                                                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux15~1_RESYN2145_BDD2146                                                                                                                                                                                      ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux15~1_RESYN2147_BDD2148                                                                                                                                                                                      ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux15~2                                                                                                                                                                                                        ; Deleted          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux15~3                                                                                                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux15~3_RESYN2149_BDD2150                                                                                                                                                                                      ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux15~3_RESYN2151_BDD2152                                                                                                                                                                                      ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux16~0                                                                                                                                                                                                        ; Deleted          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux16~1                                                                                                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux16~1_RESYN2137_BDD2138                                                                                                                                                                                      ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux16~1_RESYN2139_BDD2140                                                                                                                                                                                      ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux16~2                                                                                                                                                                                                        ; Deleted          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux16~3                                                                                                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux16~3_RESYN2141_BDD2142                                                                                                                                                                                      ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux16~3_RESYN2143_BDD2144                                                                                                                                                                                      ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux17~0                                                                                                                                                                                                        ; Deleted          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux17~1                                                                                                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux17~1_RESYN2129_BDD2130                                                                                                                                                                                      ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux17~1_RESYN2131_BDD2132                                                                                                                                                                                      ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux17~2                                                                                                                                                                                                        ; Deleted          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux17~3                                                                                                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux17~3_RESYN2133_BDD2134                                                                                                                                                                                      ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux17~3_RESYN2135_BDD2136                                                                                                                                                                                      ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux18~0                                                                                                                                                                                                        ; Deleted          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux18~1                                                                                                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux18~1_RESYN2121_BDD2122                                                                                                                                                                                      ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux18~1_RESYN2123_BDD2124                                                                                                                                                                                      ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux18~2                                                                                                                                                                                                        ; Deleted          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux18~3                                                                                                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux18~3_RESYN2125_BDD2126                                                                                                                                                                                      ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux18~3_RESYN2127_BDD2128                                                                                                                                                                                      ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux19~0                                                                                                                                                                                                        ; Deleted          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux19~1                                                                                                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux19~1_RESYN2113_BDD2114                                                                                                                                                                                      ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux19~1_RESYN2115_BDD2116                                                                                                                                                                                      ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux19~2                                                                                                                                                                                                        ; Deleted          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux19~3                                                                                                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux19~3_RESYN2117_BDD2118                                                                                                                                                                                      ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux19~3_RESYN2119_BDD2120                                                                                                                                                                                      ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux20~0                                                                                                                                                                                                        ; Deleted          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux20~1                                                                                                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux20~1_RESYN2105_BDD2106                                                                                                                                                                                      ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux20~1_RESYN2107_BDD2108                                                                                                                                                                                      ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux20~2                                                                                                                                                                                                        ; Deleted          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux20~3                                                                                                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux20~3_RESYN2109_BDD2110                                                                                                                                                                                      ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux20~3_RESYN2111_BDD2112                                                                                                                                                                                      ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux21~0                                                                                                                                                                                                        ; Deleted          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux21~1                                                                                                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux21~1_RESYN2097_BDD2098                                                                                                                                                                                      ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux21~1_RESYN2099_BDD2100                                                                                                                                                                                      ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux21~2                                                                                                                                                                                                        ; Deleted          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux21~3                                                                                                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux21~3_RESYN2101_BDD2102                                                                                                                                                                                      ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|Mux21~3_RESYN2103_BDD2104                                                                                                                                                                                      ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg2[0]                                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg2[0]_RESYN1993_BDD1994                                                                                                                                                                          ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg2[0]_RESYN1995_BDD1996                                                                                                                                                                          ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg2[1]                                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg2[1]_RESYN2001_BDD2002                                                                                                                                                                          ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg2[1]_RESYN2003_BDD2004                                                                                                                                                                          ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg2[2]                                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg2[2]_RESYN2009_BDD2010                                                                                                                                                                          ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg2[2]_RESYN2011_BDD2012                                                                                                                                                                          ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg2[3]                                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg2[3]_RESYN2017_BDD2018                                                                                                                                                                          ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg2[3]_RESYN2019_BDD2020                                                                                                                                                                          ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg2[4]                                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg2[4]_RESYN2025_BDD2026                                                                                                                                                                          ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg2[4]_RESYN2027_BDD2028                                                                                                                                                                          ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg2[5]                                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg2[5]_RESYN2033_BDD2034                                                                                                                                                                          ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg2[5]_RESYN2035_BDD2036                                                                                                                                                                          ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg2[6]                                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg2[6]_RESYN2037_BDD2038                                                                                                                                                                          ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg2[6]_RESYN2039_BDD2040                                                                                                                                                                          ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg2[7]                                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg2[7]_RESYN2045_BDD2046                                                                                                                                                                          ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg2[7]_RESYN2047_BDD2048                                                                                                                                                                          ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg2[8]                                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg2[8]_RESYN2053_BDD2054                                                                                                                                                                          ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg2[8]_RESYN2055_BDD2056                                                                                                                                                                          ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg2[9]                                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg2[9]_RESYN2061_BDD2062                                                                                                                                                                          ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg2[9]_RESYN2063_BDD2064                                                                                                                                                                          ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg2[10]                                                                                                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg2[10]_RESYN2069_BDD2070                                                                                                                                                                         ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg2[10]_RESYN2071_BDD2072                                                                                                                                                                         ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg2[11]                                                                                                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg2[11]_RESYN2077_BDD2078                                                                                                                                                                         ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg2[11]_RESYN2079_BDD2080                                                                                                                                                                         ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg2[12]                                                                                                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg2[12]_RESYN2085_BDD2086                                                                                                                                                                         ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg2[12]_RESYN2087_BDD2088                                                                                                                                                                         ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg2[13]                                                                                                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg2[13]_RESYN2093_BDD2094                                                                                                                                                                         ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg2[13]_RESYN2095_BDD2096                                                                                                                                                                         ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg5[0]                                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg5[0]_RESYN1989_BDD1990                                                                                                                                                                          ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg5[0]_RESYN1991_BDD1992                                                                                                                                                                          ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg5[1]                                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg5[1]_RESYN1997_BDD1998                                                                                                                                                                          ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg5[1]_RESYN1999_BDD2000                                                                                                                                                                          ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg5[2]                                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg5[2]_RESYN2005_BDD2006                                                                                                                                                                          ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg5[2]_RESYN2007_BDD2008                                                                                                                                                                          ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg5[3]                                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg5[3]_RESYN2013_BDD2014                                                                                                                                                                          ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg5[3]_RESYN2015_BDD2016                                                                                                                                                                          ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg5[4]                                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg5[4]_RESYN2021_BDD2022                                                                                                                                                                          ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg5[4]_RESYN2023_BDD2024                                                                                                                                                                          ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg5[5]                                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg5[5]_RESYN2029_BDD2030                                                                                                                                                                          ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg5[5]_RESYN2031_BDD2032                                                                                                                                                                          ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg5[7]                                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg5[7]_RESYN2041_BDD2042                                                                                                                                                                          ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg5[7]_RESYN2043_BDD2044                                                                                                                                                                          ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg5[8]                                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg5[8]_RESYN2049_BDD2050                                                                                                                                                                          ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg5[8]_RESYN2051_BDD2052                                                                                                                                                                          ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg5[9]                                                                                                                                                                                            ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg5[9]_RESYN2057_BDD2058                                                                                                                                                                          ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg5[9]_RESYN2059_BDD2060                                                                                                                                                                          ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg5[10]                                                                                                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg5[10]_RESYN2065_BDD2066                                                                                                                                                                         ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg5[10]_RESYN2067_BDD2068                                                                                                                                                                         ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg5[11]                                                                                                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg5[11]_RESYN2073_BDD2074                                                                                                                                                                         ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg5[11]_RESYN2075_BDD2076                                                                                                                                                                         ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg5[12]                                                                                                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg5[12]_RESYN2081_BDD2082                                                                                                                                                                         ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg5[12]_RESYN2083_BDD2084                                                                                                                                                                         ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg5[13]                                                                                                                                                                                           ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg5[13]_RESYN2089_BDD2090                                                                                                                                                                         ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|flux_quanta_reg5[13]_RESYN2091_BDD2092                                                                                                                                                                         ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|res_a_reg0[0]                                                                                                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|res_a_reg1[0]                                                                                                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|res_a_reg1[23]_RTM0425                                                                                                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|res_a_reg1[23]_RTM0425                                                                                                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|res_a_reg1[23]_RTM2424                                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|res_a_reg1[24]                                                                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|res_a_reg1[25]                                                                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|res_a_reg2[0]                                                                                                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|res_a_reg2[23]_RTM0423                                                                                                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|res_a_reg2[23]_RTM0423                                                                                                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|res_a_reg2[23]_RTM2422                                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|res_a_reg2[24]                                                                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|res_a_reg2[25]                                                                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|res_a_reg3[0]                                                                                                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|res_a_reg3[23]_RTM0421                                                                                                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|res_a_reg3[23]_RTM0421                                                                                                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|res_a_reg3[23]_RTM2420                                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|res_a_reg3[24]                                                                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|res_a_reg3[25]                                                                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|res_a_reg4[0]                                                                                                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|res_a_reg4[23]_RTM0419                                                                                                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|res_a_reg4[23]_RTM0419                                                                                                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|res_a_reg4[23]_RTM2418                                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|res_a_reg4[24]                                                                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|res_a_reg4[25]                                                                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|res_a_reg5[0]                                                                                                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|res_a_reg5[23]_RTM0417                                                                                                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|res_a_reg5[23]_RTM0417                                                                                                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|res_a_reg5[23]_RTM2416                                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|res_a_reg5[24]                                                                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|res_a_reg5[25]                                                                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|res_a_reg6[0]                                                                                                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|res_a_reg6[23]_RTM0415                                                                                                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|res_a_reg6[23]_RTM0415                                                                                                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|res_a_reg6[23]_RTM2414                                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|res_a_reg6[24]                                                                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|res_a_reg6[25]                                                                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|res_a_reg7[0]                                                                                                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|res_a_reg7[23]_RTM0413                                                                                                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|res_a_reg7[23]_RTM0413                                                                                                                                                                                         ; Retimed Register ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|res_a_reg7[23]_RTM2412                                                                                                                                                                                         ; Deleted          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|res_a_reg7[24]                                                                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|res_a_reg7[25]                                                                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|Add0~5                                                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|Equal16~0                                                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|\i_gen_ack:count[0]                                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|Add0~5                                                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|Equal8~0                                                                                                                                                   ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|\i_gen_ack:count[0]                                                                                                                                        ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|Add0~5                                                                                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|Equal8~0                                                                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|\i_gen_ack:count[0]                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|Add0~5                                                                                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|Equal8~0                                                                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|\i_gen_ack:count[0]                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|Add0~5                                                                                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|Equal8~0                                                                                                                                                                     ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|\i_gen_ack:count[0]                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|Add5~0                                                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|Add9~5                                                                                                                                                                                               ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|row_index[0]                                                                                                                                                                                         ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|row_index[0]~3                                                                                                                                                                                       ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|state_out~0                                                                                                                                                                                          ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; frame_timing:i_frame_timing|frame_timing_core:ftc|Add9~85                                                                                                                                                                                                  ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; frame_timing:i_frame_timing|frame_timing_core:ftc|Equal1~4                                                                                                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; frame_timing:i_frame_timing|frame_timing_core:ftc|Equal1~7                                                                                                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; frame_timing:i_frame_timing|frame_timing_core:ftc|Equal1~9                                                                                                                                                                                                 ; Deleted          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; frame_timing:i_frame_timing|frame_timing_core:ftc|Equal1~10_RESYN1977_BDD1978                                                                                                                                                                              ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; frame_timing:i_frame_timing|frame_timing_core:ftc|Equal1~10_RESYN1979_BDD1980                                                                                                                                                                              ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; frame_timing:i_frame_timing|frame_timing_core:ftc|Equal1~10_RESYN1981_BDD1982                                                                                                                                                                              ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; frame_timing:i_frame_timing|frame_timing_core:ftc|Equal1~17                                                                                                                                                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; frame_timing:i_frame_timing|frame_timing_core:ftc|Equal1~18                                                                                                                                                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; frame_timing:i_frame_timing|frame_timing_core:ftc|Equal1~20                                                                                                                                                                                                ; Deleted          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; frame_timing:i_frame_timing|frame_timing_core:ftc|Equal1~21_RESYN1983_BDD1984                                                                                                                                                                              ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; frame_timing:i_frame_timing|frame_timing_core:ftc|Equal1~21_RESYN1985_BDD1986                                                                                                                                                                              ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; frame_timing:i_frame_timing|frame_timing_core:ftc|Equal1~21_RESYN1987_BDD1988                                                                                                                                                                              ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; frame_timing:i_frame_timing|frame_timing_core:ftc|Equal1~21_RESYN1987_RESYN2161_BDD2162                                                                                                                                                                    ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; frame_timing:i_frame_timing|frame_timing_core:ftc|Equal1~21_RESYN1987_RESYN2163_BDD2164                                                                                                                                                                    ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; frame_timing:i_frame_timing|frame_timing_core:ftc|Equal1~21_RESYN1987_RESYN2163_RESYN2165_BDD2166                                                                                                                                                          ; Created          ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; frame_timing:i_frame_timing|frame_timing_core:ftc|Equal2~0                                                                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; frame_timing:i_frame_timing|frame_timing_core:ftc|Equal4~0                                                                                                                                                                                                 ; Modified         ; Physical Synthesis                                ; Timing optimization      ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; Mux14~18                                                                                                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; Mux14~18_Duplicate_1                                                                                                                                                     ;                  ;                       ;
; dispatch:i_dispatch|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_temp~72                                                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; dispatch:i_dispatch|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_temp~72_Duplicate_1                                                                          ;                  ;                       ;
; dispatch:i_dispatch|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_temp~94                                                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; dispatch:i_dispatch|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_temp~94_Duplicate_1                                                                          ;                  ;                       ;
; dispatch:i_dispatch|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_temp~95                                                                                                                                                                        ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; dispatch:i_dispatch|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_temp~95_Duplicate_1                                                                          ;                  ;                       ;
; dispatch:i_dispatch|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_temp~120                                                                                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; dispatch:i_dispatch|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_temp~120_Duplicate_1                                                                         ;                  ;                       ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_temp~78                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_temp~78_Duplicate_1                                                                    ;                  ;                       ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_temp~81                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_temp~81_Duplicate_1                                                                    ;                  ;                       ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_temp~81                                                                                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_temp~81_Duplicate_2                                                                    ;                  ;                       ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_temp~168                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_temp~168_Duplicate_1                                                                   ;                  ;                       ;
; dispatch:i_dispatch|dispatch_wishbone:wishbone|addr_o[5]~7                                                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; dispatch:i_dispatch|dispatch_wishbone:wishbone|addr_o[5]~7_Duplicate_1                                                                                                   ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|Equal0~9                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|Equal0~9_Duplicate_1                             ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|Add3~6                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|Add3~6_Duplicate_1       ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|Add5~13                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|Add5~13_Duplicate_1      ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|Add5~13                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|Add5~13_Duplicate_2      ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|Add13~13                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|Add13~13_Duplicate_1     ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|Add13~13                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|Add13~13_Duplicate_2     ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|Add13~13                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|Add13~13_Duplicate_3     ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|Add13~15                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|Add13~15_Duplicate_1     ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|Add16~13                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|Add16~13_Duplicate_1     ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|Add16~14                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|Add16~14_Duplicate_1     ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|Add23~8                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|Add23~8_Duplicate_1      ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|Add24~17                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|Add24~17_Duplicate_1     ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|LessThan41~0                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|LessThan41~0_Duplicate_1 ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|wn21_temp_muxed[23]~16                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|wn21_temp_muxed[23]~16_Duplicate_1                       ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|Equal0~4                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|Equal0~4_Duplicate_1                             ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fltr2_sum_reg[26]~_route_through                                                                           ; Created          ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|wn21_temp_muxed[21]~22                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|wn21_temp_muxed[21]~22_Duplicate_1                       ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|count~66                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|count~66_Duplicate_1                             ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|Mux28~1                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|Mux28~1_Duplicate_1                                      ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|Mux30~1                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|Mux30~1_Duplicate_1                                      ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|wn11_temp_muxed[3]~2                                                                                                                       ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|wn11_temp_muxed[3]~2_Duplicate_1                         ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|wn21_temp_muxed[16]~26                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|wn21_temp_muxed[16]~26_Duplicate_1                       ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|wn21_temp_muxed[27]~27                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|wn21_temp_muxed[27]~27_Duplicate_1                       ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|Equal0~4                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|Equal0~4_Duplicate_1                             ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|fsfb_queue_rd_addrb_o[1]~1                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|fsfb_queue_rd_addrb_o[1]~1_Duplicate_1           ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|fsfb_queue_rd_addrb_o[5]~5                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|fsfb_queue_rd_addrb_o[5]~5_Duplicate_1           ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|wn20_muxed[11]~13_route_through                                                                                                            ; Created          ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|Mux190~15                                                                                                  ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|Mux190~15_Duplicate_1    ;                  ;                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[2]~_route_through                                                                         ; Created          ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ;                                                                                                                                                                          ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|WideOr15~0                                                                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|WideOr15~0_Duplicate_1                                                                                                       ;                  ;                       ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|WideOr15~0                                                                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|WideOr15~0_Duplicate_2                                                                                                       ;                  ;                       ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|Mux1~5                                                                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|Mux1~5_Duplicate_1                                                                                                       ;                  ;                       ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|Mux2~6                                                                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|Mux2~6_Duplicate_1                                                                                                       ;                  ;                       ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|Mux4~6                                                                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|Mux4~6_Duplicate_1                                                                                                       ;                  ;                       ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|Mux6~6                                                                                                                                                                                                     ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|Mux6~6_Duplicate_1                                                                                                       ;                  ;                       ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|Mux12~4                                                                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|Mux12~4_Duplicate_1                                                                                                      ;                  ;                       ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|Mux15~4                                                                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|Mux15~4_Duplicate_1                                                                                                      ;                  ;                       ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|Mux15~5                                                                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|Mux15~5_Duplicate_1                                                                                                      ;                  ;                       ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|Mux17~14                                                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|Mux17~14_Duplicate_1                                                                                                     ;                  ;                       ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|Mux17~20                                                                                                                                                                                                   ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|Mux17~20_Duplicate_1                                                                                                     ;                  ;                       ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|Mux19~9                                                                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|Mux19~9_Duplicate_1                                                                                                      ;                  ;                       ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|Mux21~9                                                                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|Mux21~9_Duplicate_1                                                                                                      ;                  ;                       ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|Mux22~9                                                                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|Mux22~9_Duplicate_1                                                                                                      ;                  ;                       ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|Mux25~9                                                                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|Mux25~9_Duplicate_1                                                                                                      ;                  ;                       ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|Mux25~9                                                                                                                                                                                                    ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|Mux25~9_Duplicate_2                                                                                                      ;                  ;                       ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux194~14                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux194~14_Duplicate_1                                                                ;                  ;                       ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux196~9                                                                                                                                                               ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux196~9_Duplicate_1                                                                 ;                  ;                       ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux196~27                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux196~27_Duplicate_1                                                                ;                  ;                       ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|qa_bank_o[31]~25                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|qa_bank_o[31]~25_Duplicate_1                                                               ;                  ;                       ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|qa_bank_o[31]~25                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|qa_bank_o[31]~25_Duplicate_2                                                               ;                  ;                       ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|qa_bank_o~103                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|qa_bank_o~103_Duplicate_1                                                                  ;                  ;                       ;
; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|Mux106~4                                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|Mux106~4_Duplicate_1                                                                                               ;                  ;                       ;
; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|Mux192~4                                                                                                                                                                                             ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|Mux192~4_Duplicate_1                                                                                               ;                  ;                       ;
; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|dat_o[12]~75                                                                                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|dat_o[12]~75_Duplicate_1                                                                                           ;                  ;                       ;
; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|dat_o[14]~69                                                                                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|dat_o[14]~69_Duplicate_1                                                                                           ;                  ;                       ;
; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|dat_o[16]~18                                                                                                                                                                                         ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|dat_o[16]~18_Duplicate_1                                                                                           ;                  ;                       ;
; frame_timing:i_frame_timing|frame_timing_core:ftc|Equal1~2                                                                                                                                                                                                 ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; frame_timing:i_frame_timing|frame_timing_core:ftc|Equal1~2_Duplicate_1                                                                                                   ;                  ;                       ;
; frame_timing:i_frame_timing|frame_timing_core:ftc|Equal1~10_RESYN1981_BDD1982                                                                                                                                                                              ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; frame_timing:i_frame_timing|frame_timing_core:ftc|Equal1~10_RESYN1981_BDD1982_Duplicate_1                                                                                ;                  ;                       ;
; frame_timing:i_frame_timing|frame_timing_core:ftc|Equal1~19                                                                                                                                                                                                ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; frame_timing:i_frame_timing|frame_timing_core:ftc|Equal1~19_Duplicate_1                                                                                                  ;                  ;                       ;
; frame_timing:i_frame_timing|frame_timing_core:ftc|row_switch_o~0                                                                                                                                                                                           ; Duplicated       ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization ;           ;                ; frame_timing:i_frame_timing|frame_timing_core:ftc|row_switch_o~0_Duplicate_1                                                                                             ;                  ;                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------------------------------------------------+--------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                    ;
+---------------+----------------+--------------+-------------------------------------------------------+---------------+----------------+
; Name          ; Ignored Entity ; Ignored From ; Ignored To                                            ; Ignored Value ; Ignored Source ;
+---------------+----------------+--------------+-------------------------------------------------------+---------------+----------------+
; Location      ;                ;              ; eeprom_cs                                             ; PIN_F22       ; QSF Assignment ;
; Location      ;                ;              ; eeprom_sck                                            ; PIN_F21       ; QSF Assignment ;
; Location      ;                ;              ; eeprom_si                                             ; PIN_F20       ; QSF Assignment ;
; Location      ;                ;              ; eeprom_so                                             ; PIN_F18       ; QSF Assignment ;
; Location      ;                ;              ; mictor_clk[0]                                         ; PIN_G5        ; QSF Assignment ;
; Location      ;                ;              ; mictor_clk[1]                                         ; PIN_C5        ; QSF Assignment ;
; Location      ;                ;              ; minus7Vok                                             ; PIN_J9        ; QSF Assignment ;
; Location      ;                ;              ; n15Vok                                                ; PIN_H10       ; QSF Assignment ;
; Location      ;                ;              ; n7Vok                                                 ; PIN_J10       ; QSF Assignment ;
; Location      ;                ;              ; pll5_out[0]                                           ; PIN_E15       ; QSF Assignment ;
; Location      ;                ;              ; pll5_out[1]                                           ; PIN_K14       ; QSF Assignment ;
; Location      ;                ;              ; pll5_out[2]                                           ; PIN_C15       ; QSF Assignment ;
; Location      ;                ;              ; pll5_out[3]                                           ; PIN_K16       ; QSF Assignment ;
; Location      ;                ;              ; pll6_in                                               ; PIN_AC17      ; QSF Assignment ;
; Location      ;                ;              ; pll6_out[0]                                           ; PIN_AD15      ; QSF Assignment ;
; Location      ;                ;              ; pll6_out[1]                                           ; PIN_W14       ; QSF Assignment ;
; Location      ;                ;              ; pll6_out[2]                                           ; PIN_AF15      ; QSF Assignment ;
; Location      ;                ;              ; pll6_out[3]                                           ; PIN_W16       ; QSF Assignment ;
; Location      ;                ;              ; rx                                                    ; PIN_C12       ; QSF Assignment ;
; Location      ;                ;              ; sram_addr[0]                                          ; PIN_C21       ; QSF Assignment ;
; Location      ;                ;              ; sram_addr[10]                                         ; PIN_B23       ; QSF Assignment ;
; Location      ;                ;              ; sram_addr[11]                                         ; PIN_A24       ; QSF Assignment ;
; Location      ;                ;              ; sram_addr[12]                                         ; PIN_C25       ; QSF Assignment ;
; Location      ;                ;              ; sram_addr[13]                                         ; PIN_A25       ; QSF Assignment ;
; Location      ;                ;              ; sram_addr[14]                                         ; PIN_D24       ; QSF Assignment ;
; Location      ;                ;              ; sram_addr[15]                                         ; PIN_B24       ; QSF Assignment ;
; Location      ;                ;              ; sram_addr[16]                                         ; PIN_B25       ; QSF Assignment ;
; Location      ;                ;              ; sram_addr[17]                                         ; PIN_A26       ; QSF Assignment ;
; Location      ;                ;              ; sram_addr[18]                                         ; PIN_B26       ; QSF Assignment ;
; Location      ;                ;              ; sram_addr[19]                                         ; PIN_D23       ; QSF Assignment ;
; Location      ;                ;              ; sram_addr[1]                                          ; PIN_D21       ; QSF Assignment ;
; Location      ;                ;              ; sram_addr[2]                                          ; PIN_E21       ; QSF Assignment ;
; Location      ;                ;              ; sram_addr[3]                                          ; PIN_B22       ; QSF Assignment ;
; Location      ;                ;              ; sram_addr[4]                                          ; PIN_A22       ; QSF Assignment ;
; Location      ;                ;              ; sram_addr[5]                                          ; PIN_C22       ; QSF Assignment ;
; Location      ;                ;              ; sram_addr[6]                                          ; PIN_D22       ; QSF Assignment ;
; Location      ;                ;              ; sram_addr[7]                                          ; PIN_A23       ; QSF Assignment ;
; Location      ;                ;              ; sram_addr[8]                                          ; PIN_C23       ; QSF Assignment ;
; Location      ;                ;              ; sram_addr[9]                                          ; PIN_E23       ; QSF Assignment ;
; Location      ;                ;              ; sram_data[0]                                          ; PIN_D16       ; QSF Assignment ;
; Location      ;                ;              ; sram_data[10]                                         ; PIN_D18       ; QSF Assignment ;
; Location      ;                ;              ; sram_data[11]                                         ; PIN_A19       ; QSF Assignment ;
; Location      ;                ;              ; sram_data[12]                                         ; PIN_B19       ; QSF Assignment ;
; Location      ;                ;              ; sram_data[13]                                         ; PIN_C19       ; QSF Assignment ;
; Location      ;                ;              ; sram_data[14]                                         ; PIN_E19       ; QSF Assignment ;
; Location      ;                ;              ; sram_data[15]                                         ; PIN_D19       ; QSF Assignment ;
; Location      ;                ;              ; sram_data[1]                                          ; PIN_C16       ; QSF Assignment ;
; Location      ;                ;              ; sram_data[2]                                          ; PIN_E16       ; QSF Assignment ;
; Location      ;                ;              ; sram_data[3]                                          ; PIN_B16       ; QSF Assignment ;
; Location      ;                ;              ; sram_data[4]                                          ; PIN_E17       ; QSF Assignment ;
; Location      ;                ;              ; sram_data[5]                                          ; PIN_D17       ; QSF Assignment ;
; Location      ;                ;              ; sram_data[6]                                          ; PIN_B17       ; QSF Assignment ;
; Location      ;                ;              ; sram_data[7]                                          ; PIN_C17       ; QSF Assignment ;
; Location      ;                ;              ; sram_data[8]                                          ; PIN_A18       ; QSF Assignment ;
; Location      ;                ;              ; sram_data[9]                                          ; PIN_C18       ; QSF Assignment ;
; Location      ;                ;              ; sram_nbhe                                             ; PIN_B20       ; QSF Assignment ;
; Location      ;                ;              ; sram_nble                                             ; PIN_A20       ; QSF Assignment ;
; Location      ;                ;              ; sram_ncs                                              ; PIN_B21       ; QSF Assignment ;
; Location      ;                ;              ; sram_noe                                              ; PIN_C20       ; QSF Assignment ;
; Location      ;                ;              ; sram_nwe                                              ; PIN_A21       ; QSF Assignment ;
; Location      ;                ;              ; tx                                                    ; PIN_B12       ; QSF Assignment ;
; Global Signal ; readout_card   ;              ; dispatch:i_dispatch|dispatch_wishbone:wishbone|tga_o  ; ON            ; QSF Assignment ;
; Global Signal ; readout_card   ;              ; dispatch:i_dispatch|dispatch_wishbone:wishbone|tga_o* ; ON            ; QSF Assignment ;
+---------------+----------------+--------------+-------------------------------------------------------+---------------+----------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/mce/cards/readout_card/readout_card/synth/readout_card.pin.


+------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                        ;
+---------------------------------------------+--------------------------------------------------------+
; Resource                                    ; Usage                                                  ;
+---------------------------------------------+--------------------------------------------------------+
; Total logic elements                        ; 33,285 / 41,250 ( 81 % )                               ;
;     -- Combinational with no register       ; 17317                                                  ;
;     -- Register only                        ; 5111                                                   ;
;     -- Combinational with a register        ; 10857                                                  ;
;                                             ;                                                        ;
; Logic element usage by number of LUT inputs ;                                                        ;
;     -- 4 input functions                    ; 14876                                                  ;
;     -- 3 input functions                    ; 9702                                                   ;
;     -- 2 input functions                    ; 3064                                                   ;
;     -- 1 input functions                    ; 521                                                    ;
;     -- 0 input functions                    ; 4                                                      ;
;                                             ;                                                        ;
; Logic elements by mode                      ;                                                        ;
;     -- normal mode                          ; 27528                                                  ;
;     -- arithmetic mode                      ; 5757                                                   ;
;     -- qfbk mode                            ; 2537                                                   ;
;     -- register cascade mode                ; 0                                                      ;
;     -- synchronous clear/load mode          ; 6655                                                   ;
;     -- asynchronous clear/load mode         ; 15860                                                  ;
;                                             ;                                                        ;
; Total registers                             ; 15,968 / 44,866 ( 36 % )                               ;
; Total LABs                                  ; 4,088 / 4,125 ( 99 % )                                 ;
; Logic elements in carry chains              ; 6024                                                   ;
; User inserted logic elements                ; 0                                                      ;
; Virtual pins                                ; 0                                                      ;
; I/O pins                                    ; 358 / 616 ( 58 % )                                     ;
;     -- Clock pins                           ; 1 / 16 ( 6 % )                                         ;
; Global signals                              ; 16                                                     ;
; M512s                                       ; 144 / 384 ( 38 % )                                     ;
; M4Ks                                        ; 183 / 183 ( 100 % )                                    ;
; M-RAMs                                      ; 2 / 4 ( 50 % )                                         ;
; Total memory bits                           ; 1,405,440 / 3,423,744 ( 41 % )                         ;
; Total RAM block bits                        ; 2,105,856 / 3,423,744 ( 62 % )                         ;
; DSP block 9-bit elements                    ; 76 / 112 ( 68 % )                                      ;
; DSP Blocks                                  ; 0 / 14 ( 0 % )                                         ;
; PLLs                                        ; 1 / 6 ( 17 % )                                         ;
; Global clocks                               ; 16 / 16 ( 100 % )                                      ;
; Regional clocks                             ; 0 / 16 ( 0 % )                                         ;
; Fast regional clocks                        ; 0 / 16 ( 0 % )                                         ;
; SERDES transmitters                         ; 0 / 90 ( 0 % )                                         ;
; SERDES receivers                            ; 0 / 90 ( 0 % )                                         ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                          ;
; Remote update blocks                        ; 0 / 1 ( 0 % )                                          ;
; Average interconnect usage (total/H/V)      ; 33% / 30% / 37%                                        ;
; Peak interconnect usage (total/H/V)         ; 44% / 44% / 54%                                        ;
; Maximum fan-out node                        ; rc_pll:i_rc_pll|altpll:altpll_component|_clk0          ;
; Maximum fan-out                             ; 16592                                                  ;
; Highest non-global fan-out signal           ; dispatch:i_dispatch|dispatch_wishbone:wishbone|addr[1] ;
; Highest non-global fan-out                  ; 627                                                    ;
; Total fan-out                               ; 161540                                                 ;
; Average fan-out                             ; 4.74                                                   ;
+---------------------------------------------+--------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                         ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; adc1_dat[0]  ; AB26  ; 1        ; 0            ; 16           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc1_dat[10] ; V24   ; 1        ; 0            ; 16           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc1_dat[11] ; V23   ; 1        ; 0            ; 16           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc1_dat[12] ; AA28  ; 1        ; 0            ; 19           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc1_dat[13] ; AA27  ; 1        ; 0            ; 19           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc1_dat[1]  ; AB25  ; 1        ; 0            ; 16           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc1_dat[2]  ; W23   ; 1        ; 0            ; 14           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc1_dat[3]  ; W24   ; 1        ; 0            ; 14           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc1_dat[4]  ; AB28  ; 1        ; 0            ; 17           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc1_dat[5]  ; AB27  ; 1        ; 0            ; 17           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc1_dat[6]  ; V22   ; 1        ; 0            ; 15           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc1_dat[7]  ; V21   ; 1        ; 0            ; 15           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc1_dat[8]  ; AA25  ; 1        ; 0            ; 18           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc1_dat[9]  ; AA26  ; 1        ; 0            ; 18           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc1_ovr     ; AG22  ; 8        ; 14           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc1_rdy     ; W22   ; 1        ; 0            ; 13           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc2_dat[0]  ; AF22  ; 8        ; 14           ; 0            ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc2_dat[10] ; AH25  ; 8        ; 3            ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc2_dat[11] ; AG25  ; 8        ; 1            ; 0            ; 4           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc2_dat[12] ; AH26  ; 8        ; 1            ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc2_dat[13] ; AG26  ; 8        ; 1            ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc2_dat[1]  ; AE22  ; 8        ; 9            ; 0            ; 5           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc2_dat[2]  ; AH23  ; 8        ; 9            ; 0            ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc2_dat[3]  ; AF23  ; 8        ; 9            ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc2_dat[4]  ; AD23  ; 8        ; 7            ; 0            ; 5           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc2_dat[5]  ; AG23  ; 8        ; 7            ; 0            ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc2_dat[6]  ; AH24  ; 8        ; 5            ; 0            ; 4           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc2_dat[7]  ; AE24  ; 8        ; 5            ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc2_dat[8]  ; AG24  ; 8        ; 5            ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc2_dat[9]  ; AF25  ; 8        ; 3            ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc2_ovr     ; N20   ; 2        ; 0            ; 38           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc2_rdy     ; AH22  ; 8        ; 14           ; 0            ; 5           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc3_dat[0]  ; M25   ; 2        ; 0            ; 37           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc3_dat[10] ; N26   ; 2        ; 0            ; 41           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc3_dat[11] ; N25   ; 2        ; 0            ; 41           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc3_dat[12] ; K27   ; 2        ; 0            ; 40           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc3_dat[13] ; K28   ; 2        ; 0            ; 40           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc3_dat[1]  ; M26   ; 2        ; 0            ; 37           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc3_dat[2]  ; N22   ; 2        ; 0            ; 39           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc3_dat[3]  ; N21   ; 2        ; 0            ; 39           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc3_dat[4]  ; L27   ; 2        ; 0            ; 38           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc3_dat[5]  ; L28   ; 2        ; 0            ; 38           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc3_dat[6]  ; N24   ; 2        ; 0            ; 40           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc3_dat[7]  ; N23   ; 2        ; 0            ; 40           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc3_dat[8]  ; L25   ; 2        ; 0            ; 39           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc3_dat[9]  ; L26   ; 2        ; 0            ; 39           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc3_ovr     ; AA21  ; 1        ; 0            ; 7            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc3_rdy     ; N19   ; 2        ; 0            ; 38           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc4_dat[0]  ; AF28  ; 1        ; 0            ; 8            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc4_dat[10] ; Y21   ; 1        ; 0            ; 12           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc4_dat[11] ; Y22   ; 1        ; 0            ; 12           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc4_dat[12] ; AC28  ; 1        ; 0            ; 15           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc4_dat[13] ; AC27  ; 1        ; 0            ; 15           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc4_dat[1]  ; AF27  ; 1        ; 0            ; 8            ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc4_dat[2]  ; AA23  ; 1        ; 0            ; 10           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc4_dat[3]  ; AA24  ; 1        ; 0            ; 10           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc4_dat[4]  ; AE28  ; 1        ; 0            ; 13           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc4_dat[5]  ; AE27  ; 1        ; 0            ; 13           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc4_dat[6]  ; Y24   ; 1        ; 0            ; 11           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc4_dat[7]  ; Y23   ; 1        ; 0            ; 11           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc4_dat[8]  ; AD28  ; 1        ; 0            ; 14           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc4_dat[9]  ; AD27  ; 1        ; 0            ; 14           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc4_ovr     ; W27   ; 1        ; 0            ; 23           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc4_rdy     ; AA22  ; 1        ; 0            ; 7            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc5_dat[0]  ; U20   ; 1        ; 0            ; 20           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc5_dat[10] ; Y25   ; 1        ; 0            ; 20           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc5_dat[11] ; Y26   ; 1        ; 0            ; 20           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc5_dat[12] ; V20   ; 1        ; 0            ; 17           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc5_dat[13] ; V19   ; 1        ; 0            ; 17           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc5_dat[1]  ; U19   ; 1        ; 0            ; 20           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc5_dat[2]  ; W25   ; 1        ; 0            ; 22           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc5_dat[3]  ; W26   ; 1        ; 0            ; 22           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc5_dat[4]  ; U23   ; 1        ; 0            ; 19           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc5_dat[5]  ; U24   ; 1        ; 0            ; 19           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc5_dat[6]  ; Y27   ; 1        ; 0            ; 21           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc5_dat[7]  ; Y28   ; 1        ; 0            ; 21           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc5_dat[8]  ; U22   ; 1        ; 0            ; 18           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc5_dat[9]  ; U21   ; 1        ; 0            ; 18           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc5_ovr     ; M20   ; 2        ; 0            ; 42           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc5_rdy     ; W28   ; 1        ; 0            ; 23           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc6_dat[0]  ; K26   ; 2        ; 0            ; 41           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc6_dat[10] ; L20   ; 2        ; 0            ; 45           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc6_dat[11] ; L19   ; 2        ; 0            ; 45           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc6_dat[12] ; H27   ; 2        ; 0            ; 44           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc6_dat[13] ; H28   ; 2        ; 0            ; 44           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc6_dat[1]  ; K25   ; 2        ; 0            ; 41           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc6_dat[2]  ; M24   ; 2        ; 0            ; 43           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc6_dat[3]  ; M23   ; 2        ; 0            ; 43           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc6_dat[4]  ; J27   ; 2        ; 0            ; 42           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc6_dat[5]  ; J28   ; 2        ; 0            ; 42           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc6_dat[6]  ; M22   ; 2        ; 0            ; 44           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc6_dat[7]  ; M21   ; 2        ; 0            ; 44           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc6_dat[8]  ; J25   ; 2        ; 0            ; 43           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc6_dat[9]  ; J26   ; 2        ; 0            ; 43           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc6_ovr     ; F28   ; 2        ; 0            ; 48           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc6_rdy     ; M19   ; 2        ; 0            ; 42           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc7_dat[0]  ; J22   ; 2        ; 0            ; 49           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc7_dat[10] ; H25   ; 2        ; 0            ; 45           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc7_dat[11] ; H26   ; 2        ; 0            ; 45           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc7_dat[12] ; L24   ; 2        ; 0            ; 46           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc7_dat[13] ; L23   ; 2        ; 0            ; 46           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc7_dat[1]  ; J21   ; 2        ; 0            ; 49           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc7_dat[2]  ; G25   ; 2        ; 0            ; 47           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc7_dat[3]  ; G26   ; 2        ; 0            ; 47           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc7_dat[4]  ; K22   ; 2        ; 0            ; 48           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc7_dat[5]  ; K21   ; 2        ; 0            ; 48           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc7_dat[6]  ; G28   ; 2        ; 0            ; 46           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc7_dat[7]  ; G27   ; 2        ; 0            ; 46           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc7_dat[8]  ; L21   ; 2        ; 0            ; 47           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc7_dat[9]  ; L22   ; 2        ; 0            ; 47           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc7_ovr     ; C28   ; 2        ; 0            ; 55           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc7_rdy     ; F27   ; 2        ; 0            ; 48           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc8_dat[0]  ; H23   ; 2        ; 0            ; 53           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc8_dat[10] ; F26   ; 2        ; 0            ; 49           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc8_dat[11] ; F25   ; 2        ; 0            ; 49           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc8_dat[12] ; K24   ; 2        ; 0            ; 50           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc8_dat[13] ; K23   ; 2        ; 0            ; 50           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc8_dat[1]  ; H24   ; 2        ; 0            ; 53           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc8_dat[2]  ; D28   ; 2        ; 0            ; 51           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc8_dat[3]  ; D27   ; 2        ; 0            ; 51           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc8_dat[4]  ; H21   ; 2        ; 0            ; 52           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc8_dat[5]  ; H22   ; 2        ; 0            ; 52           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc8_dat[6]  ; E28   ; 2        ; 0            ; 50           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc8_dat[7]  ; E27   ; 2        ; 0            ; 50           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc8_dat[8]  ; J23   ; 2        ; 0            ; 51           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc8_dat[9]  ; J24   ; 2        ; 0            ; 51           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc8_ovr     ; W21   ; 1        ; 0            ; 13           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adc8_rdy     ; C27   ; 2        ; 0            ; 55           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw3      ; K10   ; 4        ; 71           ; 62           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; dip_sw4      ; L11   ; 4        ; 63           ; 62           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; inclk        ; K17   ; 3        ; 41           ; 62           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_cmd     ; B5    ; 4        ; 93           ; 62           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_spare   ; B4    ; 4        ; 93           ; 62           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; lvds_sync    ; B3    ; 4        ; 95           ; 62           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rst_n        ; AC9   ; 7        ; 69           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; slot_id[0]   ; D5    ; 4        ; 93           ; 62           ; 5           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; slot_id[1]   ; B6    ; 4        ; 87           ; 62           ; 2           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; slot_id[2]   ; C9    ; 4        ; 77           ; 62           ; 3           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; slot_id[3]   ; D10   ; 4        ; 71           ; 62           ; 0           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ttl_in1      ; F7    ; 4        ; 93           ; 62           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ttl_in2      ; F8    ; 4        ; 89           ; 62           ; 5           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ttl_in3      ; F9    ; 4        ; 77           ; 62           ; 4           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; adc1_clk          ; AB6   ; 6        ; 96           ; 8            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; User                 ; 4 pF  ; -                    ; -                   ;
; adc1_clk(n)       ; AB5   ; 6        ; 96           ; 8            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; Fitter               ; 4 pF  ; -                    ; -                   ;
; adc2_clk          ; AA8   ; 6        ; 96           ; 7            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; User                 ; 4 pF  ; -                    ; -                   ;
; adc2_clk(n)       ; AA7   ; 6        ; 96           ; 7            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; Fitter               ; 4 pF  ; -                    ; -                   ;
; adc3_clk          ; AA6   ; 6        ; 96           ; 10           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; User                 ; 4 pF  ; -                    ; -                   ;
; adc3_clk(n)       ; AA5   ; 6        ; 96           ; 10           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; Fitter               ; 4 pF  ; -                    ; -                   ;
; adc4_clk          ; Y5    ; 6        ; 96           ; 11           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; User                 ; 4 pF  ; -                    ; -                   ;
; adc4_clk(n)       ; Y6    ; 6        ; 96           ; 11           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; Fitter               ; 4 pF  ; -                    ; -                   ;
; adc5_clk          ; Y8    ; 6        ; 96           ; 12           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; User                 ; 4 pF  ; -                    ; -                   ;
; adc5_clk(n)       ; Y7    ; 6        ; 96           ; 12           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; Fitter               ; 4 pF  ; -                    ; -                   ;
; adc6_clk          ; V10   ; 6        ; 96           ; 17           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; User                 ; 4 pF  ; -                    ; -                   ;
; adc6_clk(n)       ; V9    ; 6        ; 96           ; 17           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; Fitter               ; 4 pF  ; -                    ; -                   ;
; adc7_clk          ; U8    ; 6        ; 96           ; 18           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; User                 ; 4 pF  ; -                    ; -                   ;
; adc7_clk(n)       ; U7    ; 6        ; 96           ; 18           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; Fitter               ; 4 pF  ; -                    ; -                   ;
; adc8_clk          ; U5    ; 6        ; 96           ; 19           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; User                 ; 4 pF  ; -                    ; -                   ;
; adc8_clk(n)       ; U6    ; 6        ; 96           ; 19           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVDS         ; Maximum Current  ; Off         ; Fitter               ; 4 pF  ; -                    ; -                   ;
; bias_dac_ncs[0]   ; AH3   ; 7        ; 93           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; bias_dac_ncs[1]   ; V11   ; 7        ; 61           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; bias_dac_ncs[2]   ; AA9   ; 7        ; 77           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; bias_dac_ncs[3]   ; AB9   ; 7        ; 79           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; bias_dac_ncs[4]   ; AH16  ; 8        ; 33           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; bias_dac_ncs[5]   ; AC24  ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; bias_dac_ncs[6]   ; AD24  ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; bias_dac_ncs[7]   ; AC22  ; 8        ; 19           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB1_dat[0]    ; N9    ; 5        ; 96           ; 38           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB1_dat[10]   ; L4    ; 5        ; 96           ; 39           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB1_dat[11]   ; N4    ; 5        ; 96           ; 41           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB1_dat[12]   ; N3    ; 5        ; 96           ; 41           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB1_dat[13]   ; K1    ; 5        ; 96           ; 40           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB1_dat[1]    ; M3    ; 5        ; 96           ; 37           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB1_dat[2]    ; M4    ; 5        ; 96           ; 37           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB1_dat[3]    ; N5    ; 5        ; 96           ; 39           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB1_dat[4]    ; N6    ; 5        ; 96           ; 39           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB1_dat[5]    ; L1    ; 5        ; 96           ; 38           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB1_dat[6]    ; L2    ; 5        ; 96           ; 38           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB1_dat[7]    ; N7    ; 5        ; 96           ; 40           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB1_dat[8]    ; N8    ; 5        ; 96           ; 40           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB1_dat[9]    ; L3    ; 5        ; 96           ; 39           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB2_dat[0]    ; C1    ; 5        ; 96           ; 55           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB2_dat[10]   ; J6    ; 5        ; 96           ; 51           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB2_dat[11]   ; F4    ; 5        ; 96           ; 49           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB2_dat[12]   ; F3    ; 5        ; 96           ; 49           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB2_dat[13]   ; K6    ; 5        ; 96           ; 50           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB2_dat[1]    ; H5    ; 5        ; 96           ; 53           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB2_dat[2]    ; H6    ; 5        ; 96           ; 53           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB2_dat[3]    ; D2    ; 5        ; 96           ; 51           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB2_dat[4]    ; D1    ; 5        ; 96           ; 51           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB2_dat[5]    ; H7    ; 5        ; 96           ; 52           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB2_dat[6]    ; H8    ; 5        ; 96           ; 52           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB2_dat[7]    ; E2    ; 5        ; 96           ; 50           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB2_dat[8]    ; E1    ; 5        ; 96           ; 50           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB2_dat[9]    ; J5    ; 5        ; 96           ; 51           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB3_dat[0]    ; F1    ; 5        ; 96           ; 48           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB3_dat[10]   ; L8    ; 5        ; 96           ; 47           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB3_dat[11]   ; H4    ; 5        ; 96           ; 45           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB3_dat[12]   ; H3    ; 5        ; 96           ; 45           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB3_dat[13]   ; L6    ; 5        ; 96           ; 46           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB3_dat[1]    ; J8    ; 5        ; 96           ; 49           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB3_dat[2]    ; J7    ; 5        ; 96           ; 49           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB3_dat[3]    ; G3    ; 5        ; 96           ; 47           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB3_dat[4]    ; G4    ; 5        ; 96           ; 47           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB3_dat[5]    ; K8    ; 5        ; 96           ; 48           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB3_dat[6]    ; K7    ; 5        ; 96           ; 48           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB3_dat[7]    ; G2    ; 5        ; 96           ; 46           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB3_dat[8]    ; G1    ; 5        ; 96           ; 46           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB3_dat[9]    ; L7    ; 5        ; 96           ; 47           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB4_dat[0]    ; M9    ; 5        ; 96           ; 42           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB4_dat[10]   ; J4    ; 5        ; 96           ; 43           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB4_dat[11]   ; L10   ; 5        ; 96           ; 45           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB4_dat[12]   ; L9    ; 5        ; 96           ; 45           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB4_dat[13]   ; H1    ; 5        ; 96           ; 44           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB4_dat[1]    ; K4    ; 5        ; 96           ; 41           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB4_dat[2]    ; K3    ; 5        ; 96           ; 41           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB4_dat[3]    ; M6    ; 5        ; 96           ; 43           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB4_dat[4]    ; M5    ; 5        ; 96           ; 43           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB4_dat[5]    ; J1    ; 5        ; 96           ; 42           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB4_dat[6]    ; J2    ; 5        ; 96           ; 42           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB4_dat[7]    ; M8    ; 5        ; 96           ; 44           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB4_dat[8]    ; M7    ; 5        ; 96           ; 44           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB4_dat[9]    ; J3    ; 5        ; 96           ; 43           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB5_dat[0]    ; AF12  ; 7        ; 65           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB5_dat[10]   ; AG16  ; 8        ; 33           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB5_dat[11]   ; AD17  ; 8        ; 31           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB5_dat[12]   ; AE17  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB5_dat[13]   ; AG17  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB5_dat[1]    ; AE12  ; 7        ; 65           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB5_dat[2]    ; AG13  ; 7        ; 63           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB5_dat[3]    ; AD12  ; 7        ; 63           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB5_dat[4]    ; AF13  ; 7        ; 63           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB5_dat[5]    ; AE13  ; 7        ; 61           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB5_dat[6]    ; AD13  ; 7        ; 61           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB5_dat[7]    ; AE16  ; 8        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB5_dat[8]    ; AF16  ; 8        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB5_dat[9]    ; AD16  ; 8        ; 33           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB6_dat[0]    ; AE5   ; 7        ; 95           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB6_dat[10]   ; AD6   ; 7        ; 87           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB6_dat[11]   ; AF7   ; 7        ; 82           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB6_dat[12]   ; AH7   ; 7        ; 82           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB6_dat[13]   ; AG7   ; 7        ; 82           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB6_dat[1]    ; AG3   ; 7        ; 95           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB6_dat[2]    ; AG5   ; 7        ; 93           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB6_dat[3]    ; AG4   ; 7        ; 93           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB6_dat[4]    ; AF4   ; 7        ; 91           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB6_dat[5]    ; AH5   ; 7        ; 91           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB6_dat[6]    ; AF5   ; 7        ; 91           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB6_dat[7]    ; AE6   ; 7        ; 89           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB6_dat[8]    ; AG6   ; 7        ; 89           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB6_dat[9]    ; AH6   ; 7        ; 87           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB7_dat[0]    ; AE18  ; 8        ; 29           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB7_dat[10]   ; AE20  ; 8        ; 19           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB7_dat[11]   ; AF21  ; 8        ; 19           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB7_dat[12]   ; AG21  ; 8        ; 19           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB7_dat[13]   ; AE21  ; 8        ; 17           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB7_dat[1]    ; AD18  ; 8        ; 27           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB7_dat[2]    ; AH19  ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB7_dat[3]    ; AG19  ; 8        ; 25           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB7_dat[4]    ; AF19  ; 8        ; 25           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB7_dat[5]    ; AD19  ; 8        ; 25           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB7_dat[6]    ; AE19  ; 8        ; 25           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB7_dat[7]    ; AH20  ; 8        ; 23           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB7_dat[8]    ; AH21  ; 8        ; 21           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB7_dat[9]    ; AF20  ; 8        ; 21           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB8_dat[0]    ; AF8   ; 7        ; 79           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB8_dat[10]   ; AE10  ; 7        ; 69           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB8_dat[11]   ; AF11  ; 7        ; 69           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB8_dat[12]   ; AE11  ; 7        ; 69           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB8_dat[13]   ; AH11  ; 7        ; 67           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB8_dat[1]    ; AD8   ; 7        ; 77           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB8_dat[2]    ; AH9   ; 7        ; 77           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB8_dat[3]    ; AH8   ; 7        ; 75           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB8_dat[4]    ; AE9   ; 7        ; 75           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB8_dat[5]    ; AF9   ; 7        ; 75           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB8_dat[6]    ; AG9   ; 7        ; 75           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB8_dat[7]    ; AD10  ; 7        ; 73           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB8_dat[8]    ; AF10  ; 7        ; 71           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB8_dat[9]    ; AH10  ; 7        ; 71           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB_clk[0]     ; N10   ; 5        ; 96           ; 38           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB_clk[1]     ; C2    ; 5        ; 96           ; 55           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB_clk[2]     ; F2    ; 5        ; 96           ; 48           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB_clk[3]     ; M10   ; 5        ; 96           ; 42           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB_clk[4]     ; AG12  ; 7        ; 67           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB_clk[5]     ; AH4   ; 7        ; 95           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB_clk[6]     ; AG18  ; 8        ; 29           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_FB_clk[7]     ; AG8   ; 7        ; 79           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_clk[0]        ; AE8   ; 7        ; 77           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_clk[1]        ; Y10   ; 7        ; 71           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_clk[2]        ; AB7   ; 7        ; 91           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_clk[3]        ; AC5   ; 7        ; 95           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_clk[4]        ; AG20  ; 8        ; 21           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_clk[5]        ; AB22  ; 8        ; 3            ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_clk[6]        ; AB20  ; 8        ; 14           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_clk[7]        ; AB18  ; 8        ; 33           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_dat[0]        ; AG10  ; 7        ; 71           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_dat[1]        ; Y11   ; 7        ; 63           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_dat[2]        ; AB8   ; 7        ; 82           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_dat[3]        ; AC6   ; 7        ; 93           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_dat[4]        ; AE23  ; 8        ; 14           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_dat[5]        ; AE25  ; 8        ; 5            ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_dat[6]        ; Y20   ; 8        ; 17           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; dac_dat[7]        ; V18   ; 8        ; 35           ; 0            ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; grn_led           ; J20   ; 3        ; 19           ; 62           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; lvds_txa          ; A4    ; 4        ; 95           ; 62           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; lvds_txb          ; A3    ; 4        ; 95           ; 62           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor[0]         ; A11   ; 4        ; 69           ; 62           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor[10]        ; D11   ; 4        ; 67           ; 62           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor[11]        ; D13   ; 4        ; 61           ; 62           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor[12]        ; E13   ; 4        ; 61           ; 62           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor[13]        ; D12   ; 4        ; 65           ; 62           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor[14]        ; E12   ; 4        ; 63           ; 62           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor[15]        ; E10   ; 4        ; 73           ; 62           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor[16]        ; A9    ; 4        ; 75           ; 62           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor[17]        ; B9    ; 4        ; 75           ; 62           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor[18]        ; B8    ; 4        ; 75           ; 62           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor[19]        ; A8    ; 4        ; 75           ; 62           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor[1]         ; B11   ; 4        ; 67           ; 62           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor[20]        ; C8    ; 4        ; 79           ; 62           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor[21]        ; D8    ; 4        ; 79           ; 62           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor[22]        ; A7    ; 4        ; 82           ; 62           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor[23]        ; B7    ; 4        ; 87           ; 62           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor[24]        ; C7    ; 4        ; 82           ; 62           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor[25]        ; A6    ; 4        ; 89           ; 62           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor[26]        ; C6    ; 4        ; 82           ; 62           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor[27]        ; D6    ; 4        ; 87           ; 62           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor[28]        ; D9    ; 4        ; 77           ; 62           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor[29]        ; D7    ; 4        ; 82           ; 62           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor[2]         ; C11   ; 4        ; 69           ; 62           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor[30]        ; E8    ; 4        ; 77           ; 62           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor[31]        ; E6    ; 4        ; 89           ; 62           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor[3]         ; A10   ; 4        ; 71           ; 62           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor[4]         ; B10   ; 4        ; 69           ; 62           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor[5]         ; F10   ; 4        ; 73           ; 62           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; mictor[6]         ; H10   ; 4        ; 75           ; 62           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; mictor[7]         ; C13   ; 4        ; 63           ; 62           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor[8]         ; B13   ; 4        ; 63           ; 62           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; mictor[9]         ; C10   ; 4        ; 71           ; 62           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; offset_dac_ncs[0] ; AE7   ; 7        ; 87           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; offset_dac_ncs[1] ; Y9    ; 7        ; 73           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; offset_dac_ncs[2] ; AA10  ; 7        ; 71           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; offset_dac_ncs[3] ; AB12  ; 7        ; 65           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; offset_dac_ncs[4] ; AF18  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; offset_dac_ncs[5] ; AC23  ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; offset_dac_ncs[6] ; AB21  ; 8        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; offset_dac_ncs[7] ; AC20  ; 8        ; 23           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; red_led           ; H20   ; 3        ; 17           ; 62           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; smb_clk           ; F17   ; 3        ; 29           ; 62           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; smb_nalert        ; G21   ; 3        ; 7            ; 62           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; ttl_dir1          ; G7    ; 4        ; 95           ; 62           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; ttl_dir2          ; G9    ; 4        ; 82           ; 62           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; ttl_dir3          ; H9    ; 4        ; 87           ; 62           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; ttl_out1          ; F11   ; 4        ; 71           ; 62           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; ttl_out2          ; G8    ; 4        ; 91           ; 62           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; ttl_out3          ; G12   ; 4        ; 71           ; 62           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; wdog              ; A5    ; 4        ; 91           ; 62           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; ylw_led           ; H19   ; 3        ; 23           ; 62           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+---------------------------------------------------------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source                                                ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+---------------------------------------------------------------------+---------------------+
; card_id  ; A16   ; 3        ; 33           ; 62           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; id_thermo:i_id_thermo|one_wire_master:master|Selector7~9 (inverted) ; -                   ;
; smb_data ; G22   ; 3        ; 7            ; 62           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; fpga_thermo:i_fpga_thermo|smb_master:master2|pres_state.IDLE~0      ; -                   ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+---------------------------------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 48 / 75 ( 64 % ) ; 3.3V          ; --           ;
; 2        ; 64 / 78 ( 82 % ) ; 3.3V          ; --           ;
; 3        ; 8 / 70 ( 11 % )  ; 3.3V          ; --           ;
; 4        ; 54 / 74 ( 73 % ) ; 3.3V          ; --           ;
; 5        ; 60 / 78 ( 77 % ) ; 3.3V          ; --           ;
; 6        ; 16 / 75 ( 21 % ) ; 3.3V          ; --           ;
; 7        ; 55 / 74 ( 74 % ) ; 3.3V          ; --           ;
; 8        ; 55 / 71 ( 77 % ) ; 3.3V          ; --           ;
; 9        ; 0 / 6 ( 0 % )    ; 3.3V          ; --           ;
; 10       ; 0 / 4 ( 0 % )    ; 3.3V          ; --           ;
; 11       ; 0 / 6 ( 0 % )    ; 3.3V          ; --           ;
; 12       ; 0 / 4 ( 0 % )    ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                     ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; Termination ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-------------+-----------------+----------+--------------+
; A2       ;            ; 4        ; VCCIO4                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; A3       ; 643        ; 4        ; lvds_txb                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A4       ; 641        ; 4        ; lvds_txa                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A5       ; 656        ; 4        ; wdog                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A6       ; 663        ; 4        ; mictor[25]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A7       ; 671        ; 4        ; mictor[22]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A8       ; 694        ; 4        ; mictor[19]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A9       ; 695        ; 4        ; mictor[16]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A10      ; 702        ; 4        ; mictor[3]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A11      ; 711        ; 4        ; mictor[0]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A12      ;            ; 4        ; VCCIO4                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; A13      ; 726        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; A15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; A16      ; 785        ; 3        ; card_id                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; A17      ;            ; 3        ; VCCIO3                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; A18      ; 798        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A19      ; 807        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A20      ; 820        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A21      ; 826        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A22      ; 840        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A23      ; 848        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A24      ; 857        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A25      ; 861        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A26      ; 872        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; A27      ;            ; 3        ; VCCIO3                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AA1      ; 503        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA2      ; 502        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA3      ; 498        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA4      ; 499        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AA5      ; 463        ; 6        ; adc3_clk(n)              ; output ; LVDS         ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; AA6      ; 464        ; 6        ; adc3_clk                 ; output ; LVDS         ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AA7      ; 450        ; 6        ; adc2_clk(n)              ; output ; LVDS         ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; AA8      ; 451        ; 6        ; adc2_clk                 ; output ; LVDS         ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AA9      ; 393        ; 7        ; bias_dac_ncs[2]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AA10     ; 372        ; 7        ; offset_dac_ncs[2]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AA11     ; 356        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA12     ; 336        ; 7        ; ^VCCSEL                  ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA13     ;            ;          ; VCCG_PLL6                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; AA14     ; 321        ; 11       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA15     ; 320        ; 11       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA16     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AA17     ; 309        ; 8        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; AA18     ; 304        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA19     ; 289        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AA20     ; 275        ; 8        ; ~CRC_ERROR~              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; AA21     ; 188        ; 1        ; adc3_ovr                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AA22     ; 189        ; 1        ; adc4_rdy                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AA23     ; 175        ; 1        ; adc4_dat[2]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AA24     ; 176        ; 1        ; adc4_dat[3]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AA25     ; 140        ; 1        ; adc1_dat[8]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AA26     ; 141        ; 1        ; adc1_dat[9]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AA27     ; 137        ; 1        ; adc1_dat[13]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AA28     ; 136        ; 1        ; adc1_dat[12]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AB1      ; 495        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB2      ; 494        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB3      ; 490        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB4      ; 489        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB5      ; 454        ; 6        ; adc1_clk(n)              ; output ; LVDS         ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; AB6      ; 455        ; 6        ; adc1_clk                 ; output ; LVDS         ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AB7      ; 422        ; 7        ; dac_clk[2]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB8      ; 403        ; 7        ; dac_dat[2]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB9      ; 398        ; 7        ; bias_dac_ncs[3]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB10     ; 381        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB11     ; 362        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB12     ; 354        ; 7        ; offset_dac_ncs[3]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB13     ; 330        ; 7        ; ^nCE                     ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB14     ;            ;          ; GNDG_PLL6                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB15     ; 315        ; 8        ; ^MSEL2                   ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AB16     ;            ; 12       ; VCC_PLL6_OUTB            ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AB17     ; 310        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB18     ; 291        ; 8        ; dac_clk[7]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB19     ; 269        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AB20     ; 236        ; 8        ; dac_clk[6]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB21     ; 228        ; 8        ; offset_dac_ncs[6]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB22     ; 210        ; 8        ; dac_clk[5]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AB23     ; 184        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB24     ; 185        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AB25     ; 150        ; 1        ; adc1_dat[1]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AB26     ; 149        ; 1        ; adc1_dat[0]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AB27     ; 145        ; 1        ; adc1_dat[5]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AB28     ; 144        ; 1        ; adc1_dat[4]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AC1      ; 486        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AC2      ; 485        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AC3      ; 442        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AC4      ; 443        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AC5      ; 435        ; 7        ; dac_clk[3]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC6      ; 431        ; 7        ; dac_dat[3]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC7      ; 417        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC8      ; 380        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC9      ; 365        ; 7        ; rst_n                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC10     ; 361        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC11     ; 344        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC12     ; 337        ; 7        ; ^PORSEL                  ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC13     ; 331        ; 7        ; ^nCEO                    ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC14     ;            ; 11       ; VCC_PLL6_OUTA            ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AC15     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC16     ; 313        ; 8        ; ^MSEL0                   ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC17     ; 311        ; 8        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; AC18     ; 312        ; 8        ; PLL_ENA                  ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AC19     ; 263        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC20     ; 261        ; 8        ; offset_dac_ncs[7]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC21     ; 262        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AC22     ; 248        ; 8        ; bias_dac_ncs[7]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC23     ; 204        ; 8        ; offset_dac_ncs[5]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC24     ; 202        ; 8        ; bias_dac_ncs[5]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AC25     ; 192        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AC26     ; 193        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AC27     ; 154        ; 1        ; adc4_dat[13]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AC28     ; 153        ; 1        ; adc4_dat[12]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AD1      ; 482        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AD2      ; 481        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AD3      ; 446        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AD4      ; 447        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AD5      ; 411        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AD6      ; 408        ; 7        ; dac_FB6_dat[10]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD7      ; 425        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD8      ; 392        ; 7        ; dac_FB8_dat[1]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD9      ; 400        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD10     ; 377        ; 7        ; dac_FB8_dat[7]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD11     ; 338        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD11     ; 369        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD12     ; 347        ; 7        ; dac_FB5_dat[3]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD13     ; 341        ; 7        ; dac_FB5_dat[6]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD14     ; 328        ; 7        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; AD15     ; 325        ; 11       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AD16     ; 294        ; 8        ; dac_FB5_dat[9]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD17     ; 288        ; 8        ; dac_FB5_dat[11]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD18     ; 274        ; 8        ; dac_FB7_dat[1]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD19     ; 265        ; 8        ; dac_FB7_dat[5]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD20     ; 245        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD21     ; 242        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AD22     ; 214        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AD23     ; 225        ; 8        ; adc2_dat[4]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD24     ; 221        ; 8        ; bias_dac_ncs[6]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AD25     ; 196        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AD26     ; 197        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AD27     ; 158        ; 1        ; adc4_dat[9]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AD28     ; 157        ; 1        ; adc4_dat[8]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AE1      ; 478        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AE2      ; 477        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AE3      ; 458        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AE4      ; 420        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE5      ; 434        ; 7        ; dac_FB6_dat[0]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE6      ; 416        ; 7        ; dac_FB6_dat[7]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE7      ; 410        ; 7        ; offset_dac_ncs[0]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE8      ; 390        ; 7        ; dac_clk[0]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE9      ; 384        ; 7        ; dac_FB8_dat[4]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE10     ; 368        ; 7        ; dac_FB8_dat[10]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE11     ; 364        ; 7        ; dac_FB8_dat[12]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE12     ; 353        ; 7        ; dac_FB5_dat[1]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE13     ; 343        ; 7        ; dac_FB5_dat[5]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE14     ; 329        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE15     ; 324        ; 11       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AE16     ; 298        ; 8        ; dac_FB5_dat[7]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE17     ; 286        ; 8        ; dac_FB5_dat[12]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE18     ; 281        ; 8        ; dac_FB7_dat[0]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE19     ; 264        ; 8        ; dac_FB7_dat[6]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE20     ; 251        ; 8        ; dac_FB7_dat[10]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE21     ; 244        ; 8        ; dac_FB7_dat[13]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE22     ; 231        ; 8        ; adc2_dat[1]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE23     ; 233        ; 8        ; dac_dat[4]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE24     ; 218        ; 8        ; adc2_dat[7]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE25     ; 217        ; 8        ; dac_dat[5]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AE26     ; 181        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AE27     ; 162        ; 1        ; adc4_dat[5]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AE28     ; 161        ; 1        ; adc4_dat[4]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AF1      ; 457        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AF2      ; 456        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; AF3      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF4      ; 423        ; 7        ; dac_FB6_dat[4]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF5      ; 419        ; 7        ; dac_FB6_dat[6]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF6      ; 405        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF7      ; 406        ; 7        ; dac_FB6_dat[11]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF8      ; 394        ; 7        ; dac_FB8_dat[0]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF9      ; 383        ; 7        ; dac_FB8_dat[5]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF10     ; 375        ; 7        ; dac_FB8_dat[8]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF11     ; 366        ; 7        ; dac_FB8_dat[11]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF12     ; 355        ; 7        ; dac_FB5_dat[0]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF13     ; 345        ; 7        ; dac_FB5_dat[4]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF14     ;            ;          ; GNDA_PLL6                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF15     ; 319        ; 12       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF16     ; 296        ; 8        ; dac_FB5_dat[8]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF17     ; 282        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF18     ; 272        ; 8        ; offset_dac_ncs[4]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF19     ; 266        ; 8        ; dac_FB7_dat[4]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF20     ; 255        ; 8        ; dac_FB7_dat[9]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF21     ; 249        ; 8        ; dac_FB7_dat[11]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF22     ; 235        ; 8        ; adc2_dat[0]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF23     ; 227        ; 8        ; adc2_dat[3]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF24     ; 213        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AF25     ; 211        ; 8        ; adc2_dat[9]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AF26     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AF27     ; 183        ; 1        ; adc4_dat[1]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AF28     ; 182        ; 1        ; adc4_dat[0]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; AG1      ;            ; 6        ; VCCIO6                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AG3      ; 432        ; 7        ; dac_FB6_dat[1]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG4      ; 426        ; 7        ; dac_FB6_dat[3]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG5      ; 428        ; 7        ; dac_FB6_dat[2]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG6      ; 414        ; 7        ; dac_FB6_dat[8]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG7      ; 402        ; 7        ; dac_FB6_dat[13]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG8      ; 396        ; 7        ; dac_FB_clk[7]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG9      ; 382        ; 7        ; dac_FB8_dat[6]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG10     ; 371        ; 7        ; dac_dat[0]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG11     ; 360        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG12     ; 357        ; 7        ; dac_FB_clk[4]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG13     ; 349        ; 7        ; dac_FB5_dat[2]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG14     ;            ;          ; VCCA_PLL6                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; AG15     ; 318        ; 12       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AG16     ; 290        ; 8        ; dac_FB5_dat[10]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG17     ; 284        ; 8        ; dac_FB5_dat[13]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG18     ; 279        ; 8        ; dac_FB_clk[6]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG19     ; 268        ; 8        ; dac_FB7_dat[3]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG20     ; 253        ; 8        ; dac_clk[4]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG21     ; 247        ; 8        ; dac_FB7_dat[12]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG22     ; 234        ; 8        ; adc1_ovr                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG23     ; 223        ; 8        ; adc2_dat[5]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG24     ; 216        ; 8        ; adc2_dat[8]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG25     ; 207        ; 8        ; adc2_dat[11]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG26     ; 203        ; 8        ; adc2_dat[13]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AG27     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AG28     ;            ; 1        ; VCCIO1                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AH2      ;            ; 7        ; VCCIO7                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AH3      ; 430        ; 7        ; bias_dac_ncs[0]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH4      ; 436        ; 7        ; dac_FB_clk[5]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH5      ; 421        ; 7        ; dac_FB6_dat[5]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH6      ; 412        ; 7        ; dac_FB6_dat[9]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH7      ; 404        ; 7        ; dac_FB6_dat[12]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH8      ; 386        ; 7        ; dac_FB8_dat[3]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH9      ; 388        ; 7        ; dac_FB8_dat[2]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH10     ; 373        ; 7        ; dac_FB8_dat[9]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH11     ; 358        ; 7        ; dac_FB8_dat[13]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH12     ;            ; 7        ; VCCIO7                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AH13     ; 351        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; AH14     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AH15     ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; AH16     ; 292        ; 8        ; bias_dac_ncs[4]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH17     ;            ; 8        ; VCCIO8                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; AH18     ; 276        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AH18     ; 307        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; AH19     ; 270        ; 8        ; dac_FB7_dat[2]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH20     ; 259        ; 8        ; dac_FB7_dat[7]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH21     ; 257        ; 8        ; dac_FB7_dat[8]           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH22     ; 237        ; 8        ; adc2_rdy                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH23     ; 229        ; 8        ; adc2_dat[2]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH24     ; 220        ; 8        ; adc2_dat[6]              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH25     ; 209        ; 8        ; adc2_dat[10]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH26     ; 205        ; 8        ; adc2_dat[12]             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; AH27     ;            ; 8        ; VCCIO8                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; B1       ;            ; 5        ; VCCIO5                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B3       ; 645        ; 4        ; lvds_sync                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B4       ; 651        ; 4        ; lvds_spare               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B5       ; 649        ; 4        ; lvds_cmd                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B6       ; 667        ; 4        ; slot_id[1]               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B7       ; 665        ; 4        ; mictor[23]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B8       ; 693        ; 4        ; mictor[18]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B9       ; 691        ; 4        ; mictor[17]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B10      ; 709        ; 4        ; mictor[4]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B11      ; 717        ; 4        ; mictor[1]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B12      ; 720        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B13      ; 728        ; 4        ; mictor[8]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; B14      ;            ;          ; TEMPDIODEp               ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B15      ; 759        ; 10       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B16      ; 787        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B17      ; 793        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B18      ; 805        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B19      ; 809        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B20      ; 818        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B21      ; 828        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B22      ; 843        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B23      ; 854        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B24      ; 868        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B25      ; 870        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B26      ; 874        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; B27      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; B28      ;            ; 2        ; VCCIO2                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; C1       ; 626        ; 5        ; dac_FB2_dat[0]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; C2       ; 627        ; 5        ; dac_FB_clk[1]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; C3       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C4       ; 654        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C5       ; 658        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C6       ; 675        ; 4        ; mictor[26]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C7       ; 672        ; 4        ; mictor[24]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C8       ; 683        ; 4        ; mictor[20]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C9       ; 687        ; 4        ; slot_id[2]               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C10      ; 704        ; 4        ; mictor[9]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C11      ; 713        ; 4        ; mictor[2]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C12      ; 722        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C13      ; 732        ; 4        ; mictor[7]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; C14      ;            ;          ; TEMPDIODEn               ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C15      ; 758        ; 10       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C16      ; 781        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C17      ; 795        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C18      ; 796        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C19      ; 811        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C20      ; 822        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C21      ; 830        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C22      ; 842        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C23      ; 850        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C24      ; 864        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C25      ; 859        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; C26      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; C27      ; 12         ; 2        ; adc8_rdy                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; C28      ; 13         ; 2        ; adc7_ovr                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; D1       ; 609        ; 5        ; dac_FB2_dat[4]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; D2       ; 610        ; 5        ; dac_FB2_dat[3]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; D3       ; 628        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; D4       ; 629        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; D5       ; 647        ; 4        ; slot_id[0]               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D6       ; 669        ; 4        ; mictor[27]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D7       ; 673        ; 4        ; mictor[29]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D8       ; 681        ; 4        ; mictor[21]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D9       ; 689        ; 4        ; mictor[28]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D10      ; 706        ; 4        ; slot_id[3]               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D11      ; 719        ; 4        ; mictor[10]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D12      ; 724        ; 4        ; mictor[13]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D13      ; 734        ; 4        ; mictor[11]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; D14      ;            ;          ; VCCG_PLL5                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; D15      ; 753        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D16      ; 779        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D17      ; 791        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D18      ; 803        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D19      ; 813        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D20      ; 824        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D21      ; 833        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D22      ; 846        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D23      ; 844        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D24      ; 866        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; D25      ; 6          ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; D26      ; 7          ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; D27      ; 29         ; 2        ; adc8_dat[3]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; D28      ; 30         ; 2        ; adc8_dat[2]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; E1       ; 605        ; 5        ; dac_FB2_dat[8]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; E2       ; 606        ; 5        ; dac_FB2_dat[7]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; E3       ; 632        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; E4       ; 633        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; E5       ; 623        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E6       ; 661        ; 4        ; mictor[31]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E7       ; 652        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E8       ; 685        ; 4        ; mictor[30]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E9       ; 677        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E10      ; 700        ; 4        ; mictor[15]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E11      ; 708        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E11      ; 739        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E12      ; 730        ; 4        ; mictor[14]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E13      ; 736        ; 4        ; mictor[12]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; E14      ;            ;          ; GNDG_PLL5                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; E15      ; 752        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E16      ; 783        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E17      ; 789        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E18      ; 770        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E18      ; 801        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E19      ; 812        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E20      ; 832        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E21      ; 835        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E22      ; 863        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E23      ; 852        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; E24      ; 16         ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; E25      ; 10         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; E26      ; 11         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; E27      ; 33         ; 2        ; adc8_dat[7]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; E28      ; 34         ; 2        ; adc8_dat[6]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F1       ; 597        ; 5        ; dac_FB3_dat[0]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F2       ; 598        ; 5        ; dac_FB_clk[2]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F3       ; 601        ; 5        ; dac_FB2_dat[12]          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F4       ; 602        ; 5        ; dac_FB2_dat[11]          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F5       ; 625        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F6       ; 624        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F7       ; 648        ; 4        ; ttl_in1                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; F8       ; 660        ; 4        ; ttl_in2                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; F9       ; 684        ; 4        ; ttl_in3                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; F10      ; 697        ; 4        ; mictor[5]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; F11      ; 703        ; 4        ; ttl_out1                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; F12      ; 733        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F13      ; 740        ; 4        ; #TMS                     ; input  ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F14      ;            ;          ; VCCA_PLL5                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; F15      ;            ; 9        ; VCC_PLL5_OUTA            ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; F16      ; 764        ; 3        ; ^DCLK                    ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; F17      ; 797        ; 3        ; smb_clk                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; F18      ; 841        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F19      ; 814        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F20      ; 847        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F21      ; 867        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F22      ; 873        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; F23      ; 15         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F24      ; 14         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; F25      ; 37         ; 2        ; adc8_dat[11]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F26      ; 38         ; 2        ; adc8_dat[10]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F27      ; 41         ; 2        ; adc7_rdy                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; F28      ; 42         ; 2        ; adc6_ovr                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G1       ; 588        ; 5        ; dac_FB3_dat[8]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G2       ; 589        ; 5        ; dac_FB3_dat[7]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G3       ; 594        ; 5        ; dac_FB3_dat[3]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G4       ; 593        ; 5        ; dac_FB3_dat[4]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G5       ; 619        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; G6       ; 620        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; G7       ; 642        ; 4        ; ttl_dir1                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; G8       ; 655        ; 4        ; ttl_out2                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; G9       ; 674        ; 4        ; ttl_dir2                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; G10      ; 696        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G11      ; 716        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G12      ; 707        ; 4        ; ttl_out3                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; G13      ; 746        ; 4        ; #TDI                     ; input  ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G14      ;            ;          ; GNDA_PLL5                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G16      ;            ; 10       ; VCC_PLL5_OUTB            ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; G17      ; 765        ; 3        ; ^CONF_DONE               ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G18      ; 802        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G19      ; 815        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; G20      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; G21      ; 853        ; 3        ; smb_nalert               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; G22      ; 856        ; 3        ; smb_data                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; G23      ; 19         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; G24      ; 20         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; G25      ; 46         ; 2        ; adc7_dat[2]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G26      ; 45         ; 2        ; adc7_dat[3]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G27      ; 50         ; 2        ; adc7_dat[7]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; G28      ; 51         ; 2        ; adc7_dat[6]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H1       ; 580        ; 5        ; dac_FB4_dat[13]          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H2       ; 581        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; H3       ; 584        ; 5        ; dac_FB3_dat[12]          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H4       ; 585        ; 5        ; dac_FB3_dat[11]          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H5       ; 616        ; 5        ; dac_FB2_dat[1]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H6       ; 615        ; 5        ; dac_FB2_dat[2]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H7       ; 612        ; 5        ; dac_FB2_dat[5]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H8       ; 611        ; 5        ; dac_FB2_dat[6]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H9       ; 668        ; 4        ; ttl_dir3                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; H10      ; 692        ; 4        ; mictor[6]                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; H11      ; 715        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H12      ; 727        ; 4        ; ~DATA0~ / RESERVED_INPUT ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; N               ; no       ; Off          ;
; H13      ; 747        ; 4        ; #TDO                     ; output ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H14      ; 756        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H15      ; 757        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H16      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; H17      ; 773        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H18      ; 788        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; H19      ; 817        ; 3        ; ylw_led                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; H20      ; 836        ; 3        ; red_led                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; H21      ; 28         ; 2        ; adc8_dat[4]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H22      ; 27         ; 2        ; adc8_dat[5]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H23      ; 24         ; 2        ; adc8_dat[0]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H24      ; 23         ; 2        ; adc8_dat[1]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H25      ; 55         ; 2        ; adc7_dat[10]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H26      ; 54         ; 2        ; adc7_dat[11]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H27      ; 58         ; 2        ; adc6_dat[12]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; H28      ; 59         ; 2        ; adc6_dat[13]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J1       ; 572        ; 5        ; dac_FB4_dat[5]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J2       ; 573        ; 5        ; dac_FB4_dat[6]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J3       ; 576        ; 5        ; dac_FB4_dat[9]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J4       ; 577        ; 5        ; dac_FB4_dat[10]          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J5       ; 608        ; 5        ; dac_FB2_dat[9]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J6       ; 607        ; 5        ; dac_FB2_dat[10]          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J7       ; 599        ; 5        ; dac_FB3_dat[2]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J8       ; 600        ; 5        ; dac_FB3_dat[1]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J9       ; 657        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J10      ; 698        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J11      ; 714        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J12      ; 738        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J13      ; 748        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J14      ;            ; 4        ; VCCIO4                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; J15      ;            ; 3        ; VCCIO3                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; J16      ; 761        ; 10       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J17      ; 767        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J18      ; 799        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J19      ; 808        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; J20      ; 831        ; 3        ; grn_led                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; J21      ; 39         ; 2        ; adc7_dat[1]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J22      ; 40         ; 2        ; adc7_dat[0]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J23      ; 32         ; 2        ; adc8_dat[8]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J24      ; 31         ; 2        ; adc8_dat[9]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J25      ; 62         ; 2        ; adc6_dat[8]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J26      ; 63         ; 2        ; adc6_dat[9]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J27      ; 66         ; 2        ; adc6_dat[4]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; J28      ; 67         ; 2        ; adc6_dat[5]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K1       ; 564        ; 5        ; dac_FB1_dat[13]          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K2       ; 565        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K3       ; 569        ; 5        ; dac_FB4_dat[2]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K4       ; 568        ; 5        ; dac_FB4_dat[1]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K5       ; 603        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; K6       ; 604        ; 5        ; dac_FB2_dat[13]          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K7       ; 595        ; 5        ; dac_FB3_dat[6]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K8       ; 596        ; 5        ; dac_FB3_dat[5]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K9       ; 590        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; K10      ; 705        ; 4        ; dip_sw3                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; K11      ; 721        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K12      ; 742        ; 4        ; #TCK                     ; input  ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; K13      ; 749        ; 4        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; K14      ; 754        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K15      ; 755        ; 9        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K16      ; 760        ; 10       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K17      ; 766        ; 3        ; inclk                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; K18      ; 782        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K19      ; 800        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; K20      ; 49         ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; K21      ; 43         ; 2        ; adc7_dat[5]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K22      ; 44         ; 2        ; adc7_dat[4]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K23      ; 35         ; 2        ; adc8_dat[13]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K24      ; 36         ; 2        ; adc8_dat[12]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K25      ; 71         ; 2        ; adc6_dat[1]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K26      ; 70         ; 2        ; adc6_dat[0]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K27      ; 74         ; 2        ; adc3_dat[12]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; K28      ; 75         ; 2        ; adc3_dat[13]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L1       ; 555        ; 5        ; dac_FB1_dat[5]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L2       ; 556        ; 5        ; dac_FB1_dat[6]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L3       ; 560        ; 5        ; dac_FB1_dat[9]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L4       ; 561        ; 5        ; dac_FB1_dat[10]          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L5       ; 586        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; L6       ; 587        ; 5        ; dac_FB3_dat[13]          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L7       ; 592        ; 5        ; dac_FB3_dat[9]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L8       ; 591        ; 5        ; dac_FB3_dat[10]          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L9       ; 583        ; 5        ; dac_FB4_dat[12]          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L10      ; 582        ; 5        ; dac_FB4_dat[11]          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L11      ; 731        ; 4        ; dip_sw4                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; L12      ; 741        ; 4        ; #TRST                    ; input  ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L13      ; 750        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; L14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L16      ; 763        ; 3        ; ^nCONFIG                 ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; L17      ; 769        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; L18      ; 778        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; L19      ; 57         ; 2        ; adc6_dat[11]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L20      ; 56         ; 2        ; adc6_dat[10]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L21      ; 48         ; 2        ; adc7_dat[8]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L22      ; 47         ; 2        ; adc7_dat[9]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L23      ; 52         ; 2        ; adc7_dat[13]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L24      ; 53         ; 2        ; adc7_dat[12]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L25      ; 78         ; 2        ; adc3_dat[8]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L26      ; 79         ; 2        ; adc3_dat[9]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L27      ; 83         ; 2        ; adc3_dat[4]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; L28      ; 84         ; 2        ; adc3_dat[5]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M1       ;            ; 5        ; VCCIO5                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; M2       ; 547        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M3       ; 551        ; 5        ; dac_FB1_dat[1]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M4       ; 552        ; 5        ; dac_FB1_dat[2]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M5       ; 575        ; 5        ; dac_FB4_dat[4]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M6       ; 574        ; 5        ; dac_FB4_dat[3]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M7       ; 579        ; 5        ; dac_FB4_dat[8]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M8       ; 578        ; 5        ; dac_FB4_dat[7]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M9       ; 571        ; 5        ; dac_FB4_dat[0]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M10      ; 570        ; 5        ; dac_FB_clk[3]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M11      ; 737        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; M12      ; 743        ; 4        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; M13      ; 751        ; 4        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; M16      ; 762        ; 3        ; ^nSTATUS                 ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; M17      ; 768        ; 3        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; M18      ; 792        ; 3        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; M19      ; 69         ; 2        ; adc6_rdy                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M20      ; 68         ; 2        ; adc5_ovr                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M21      ; 61         ; 2        ; adc6_dat[7]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M22      ; 60         ; 2        ; adc6_dat[6]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M23      ; 65         ; 2        ; adc6_dat[3]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M24      ; 64         ; 2        ; adc6_dat[2]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M25      ; 87         ; 2        ; adc3_dat[0]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M26      ; 88         ; 2        ; adc3_dat[1]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; M27      ; 91         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; M28      ;            ; 2        ; VCCIO2                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; N1       ; 548        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; N2       ; 544        ; 5        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; N3       ; 567        ; 5        ; dac_FB1_dat[12]          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N4       ; 566        ; 5        ; dac_FB1_dat[11]          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N5       ; 558        ; 5        ; dac_FB1_dat[3]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N6       ; 559        ; 5        ; dac_FB1_dat[4]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N7       ; 562        ; 5        ; dac_FB1_dat[7]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N8       ; 563        ; 5        ; dac_FB1_dat[8]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N9       ; 554        ; 5        ; dac_FB1_dat[0]           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N10      ; 553        ; 5        ; dac_FB_clk[0]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N11      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N13      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N15      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; N19      ; 86         ; 2        ; adc3_rdy                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N20      ; 85         ; 2        ; adc2_ovr                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N21      ; 81         ; 2        ; adc3_dat[3]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N22      ; 80         ; 2        ; adc3_dat[2]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N23      ; 77         ; 2        ; adc3_dat[7]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N24      ; 76         ; 2        ; adc3_dat[6]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N25      ; 73         ; 2        ; adc3_dat[11]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N26      ; 72         ; 2        ; adc3_dat[10]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; N27      ; 95         ; 2        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; N28      ; 92         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; P1       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P2       ; 543        ; 5        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; P3       ; 542        ; 5        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; P4       ; 541        ; 5        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; P5       ;            ;          ; GNDA_PLL4                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P6       ;            ;          ; VCCA_PLL4                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P7       ;            ;          ; GNDG_PLL4                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P8       ;            ;          ; VCCG_PLL4                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P9       ;            ; 5        ; VCCIO5                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; P10      ; 557        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; P11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P16      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P19      ; 82         ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; P20      ;            ; 2        ; VCCIO2                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; P21      ;            ;          ; VCCG_PLL1                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P22      ;            ;          ; GNDG_PLL1                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P23      ;            ;          ; VCCA_PLL1                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; P24      ;            ;          ; GNDA_PLL1                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; P25      ; 98         ; 2        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; P26      ; 97         ; 2        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; P27      ; 96         ; 2        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; P28      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R2       ; 540        ; 6        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; R3       ; 537        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; R4       ; 538        ; 6        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; R5       ;            ;          ; GNDA_PLL3                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R6       ;            ;          ; VCCA_PLL3                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R7       ;            ;          ; GNDG_PLL3                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R8       ;            ;          ; VCCG_PLL3                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R9       ;            ; 6        ; VCCIO6                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; R10      ; 524        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; R11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R13      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R15      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R17      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R19      ; 115        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; R20      ;            ; 1        ; VCCIO1                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; R21      ;            ;          ; VCCG_PLL2                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R22      ;            ;          ; GNDG_PLL2                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R23      ;            ;          ; VCCA_PLL2                ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; R24      ;            ;          ; GNDA_PLL2                ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; R25      ; 101        ; 1        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; R26      ; 102        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; R27      ; 99         ; 1        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; R28      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T1       ; 536        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T2       ; 539        ; 6        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; T3       ; 521        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T4       ; 520        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T5       ; 509        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T6       ; 508        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T7       ; 516        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T8       ; 517        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T9       ; 513        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T10      ; 512        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T11      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T12      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T14      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T17      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; T18      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; T19      ; 122        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T20      ; 123        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T21      ; 118        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T22      ; 119        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T23      ; 126        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T24      ; 127        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T25      ; 131        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T26      ; 130        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; T27      ; 100        ; 1        ; GND+                     ;        ;              ;         ; Row I/O    ; --          ;                 ; --       ; --           ;
; T28      ; 103        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U1       ;            ; 6        ; VCCIO6                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; U2       ; 535        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U3       ; 532        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U4       ; 531        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U5       ; 501        ; 6        ; adc8_clk                 ; output ; LVDS         ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U6       ; 500        ; 6        ; adc8_clk(n)              ; output ; LVDS         ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; U7       ; 496        ; 6        ; adc7_clk(n)              ; output ; LVDS         ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; U8       ; 497        ; 6        ; adc7_clk                 ; output ; LVDS         ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U9       ; 504        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U10      ; 505        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U12      ; 459        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U16      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; U18      ; 180        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U19      ; 134        ; 1        ; adc5_dat[1]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U20      ; 135        ; 1        ; adc5_dat[0]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U21      ; 142        ; 1        ; adc5_dat[9]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U22      ; 143        ; 1        ; adc5_dat[8]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U23      ; 139        ; 1        ; adc5_dat[4]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U24      ; 138        ; 1        ; adc5_dat[5]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; U25      ; 108        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U26      ; 107        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U27      ; 104        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; U28      ;            ; 1        ; VCCIO1                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; V1       ; 527        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V2       ; 528        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V3       ; 523        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V4       ; 522        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V5       ; 488        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V6       ; 487        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V7       ; 484        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V8       ; 483        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V9       ; 492        ; 6        ; adc6_clk(n)              ; output ; LVDS         ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; V10      ; 493        ; 6        ; adc6_clk                 ; output ; LVDS         ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V11      ; 342        ; 7        ; bias_dac_ncs[1]          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; V12      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; V13      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V15      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                   ; power  ;              ; 1.5V    ; --         ; --          ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; V18      ; 300        ; 8        ; dac_dat[7]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; V19      ; 146        ; 1        ; adc5_dat[13]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V20      ; 147        ; 1        ; adc5_dat[12]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V21      ; 156        ; 1        ; adc1_dat[7]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V22      ; 155        ; 1        ; adc1_dat[6]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V23      ; 152        ; 1        ; adc1_dat[11]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V24      ; 151        ; 1        ; adc1_dat[10]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; V25      ; 117        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V26      ; 116        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V27      ; 111        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; V28      ; 112        ; 1        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W1       ; 519        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W2       ; 518        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W3       ; 515        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W4       ; 514        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W5       ; 479        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W6       ; 480        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W7       ; 475        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W8       ; 476        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; W9       ; 491        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; W10      ; 350        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W11      ; 339        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W12      ; 334        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W13      ; 326        ; 7        ; GND+                     ;        ;              ;         ; Column I/O ; --          ;                 ; --       ; --           ;
; W14      ; 323        ; 11       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W15      ; 322        ; 11       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W16      ; 317        ; 12       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W17      ; 314        ; 8        ; ^MSEL1                   ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; W18      ; 299        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W19      ; 278        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; W20      ; 148        ;          ; GND                      ; gnd    ;              ;         ; --         ; --          ;                 ; no       ; Off          ;
; W21      ; 163        ; 1        ; adc8_ovr                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W22      ; 164        ; 1        ; adc1_rdy                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W23      ; 159        ; 1        ; adc1_dat[2]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W24      ; 160        ; 1        ; adc1_dat[3]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W25      ; 125        ; 1        ; adc5_dat[2]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W26      ; 124        ; 1        ; adc5_dat[3]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W27      ; 121        ; 1        ; adc4_ovr                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; W28      ; 120        ; 1        ; adc5_rdy                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y1       ; 511        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y2       ; 510        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y3       ; 507        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y4       ; 506        ; 6        ; RESERVED_INPUT           ;        ;              ;         ; Row I/O    ; --          ;                 ; no       ; Off          ;
; Y5       ; 468        ; 6        ; adc4_clk                 ; output ; LVDS         ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y6       ; 467        ; 6        ; adc4_clk(n)              ; output ; LVDS         ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; Y7       ; 471        ; 6        ; adc5_clk(n)              ; output ; LVDS         ;         ; Row I/O    ; Off         ; N               ; no       ; Off          ;
; Y8       ; 472        ; 6        ; adc5_clk                 ; output ; LVDS         ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y9       ; 378        ; 7        ; offset_dac_ncs[1]        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; Y10      ; 370        ; 7        ; dac_clk[1]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; Y11      ; 346        ; 7        ; dac_dat[1]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; Y12      ; 335        ; 7        ; ^nIO_PULLUP              ;        ;              ;         ; --         ; --          ;                 ; --       ; --           ;
; Y13      ; 327        ; 7        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y14      ;            ; 7        ; VCCIO7                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; Y15      ;            ; 8        ; VCCIO8                   ; power  ;              ; 3.3V    ; --         ; --          ;                 ; --       ; --           ;
; Y16      ; 316        ; 12       ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y17      ; 308        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y18      ; 295        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y19      ; 277        ; 8        ; RESERVED_INPUT           ;        ;              ;         ; Column I/O ; --          ;                 ; no       ; Off          ;
; Y20      ; 241        ; 8        ; dac_dat[6]               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Off         ; Y               ; no       ; Off          ;
; Y21      ; 167        ; 1        ; adc4_dat[10]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y22      ; 168        ; 1        ; adc4_dat[11]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y23      ; 172        ; 1        ; adc4_dat[7]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y24      ; 171        ; 1        ; adc4_dat[6]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y25      ; 133        ; 1        ; adc5_dat[10]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y26      ; 132        ; 1        ; adc5_dat[11]             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y27      ; 129        ; 1        ; adc5_dat[6]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
; Y28      ; 128        ; 1        ; adc5_dat[7]              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Off         ; Y               ; no       ; Off          ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------+
; PLL Summary                                                                 ;
+-------------------------------+---------------------------------------------+
; Name                          ; rc_pll:i_rc_pll|altpll:altpll_component|pll ;
+-------------------------------+---------------------------------------------+
; SDC pin name                  ; i_rc_pll|altpll_component|pll               ;
; PLL type                      ; Enhanced                                    ;
; Scan chain                    ; None                                        ;
; PLL mode                      ; Normal                                      ;
; Feedback source               ; --                                          ;
; Compensate clock              ; clock0                                      ;
; Compensated input/output pins ; --                                          ;
; Switchover on loss of clock   ; --                                          ;
; Switchover counter            ; --                                          ;
; Primary clock                 ; inclk0                                      ;
; Input frequency 0             ; 25.0 MHz                                    ;
; Input frequency 1             ; --                                          ;
; Nominal PFD frequency         ; 25.0 MHz                                    ;
; Nominal VCO frequency         ; 599.9 MHz                                   ;
; Freq min lock                 ; 12.5 MHz                                    ;
; Freq max lock                 ; 33.33 MHz                                   ;
; Clock Offset                  ; 0 ps                                        ;
; M VCO Tap                     ; 0                                           ;
; M Initial                     ; 1                                           ;
; M value                       ; 24                                          ;
; N value                       ; 1                                           ;
; M counter delay               ; 0 ps                                        ;
; N counter delay               ; 0 ps                                        ;
; M2 value                      ; --                                          ;
; N2 value                      ; --                                          ;
; SS counter                    ; --                                          ;
; Downspread                    ; --                                          ;
; Spread frequency              ; --                                          ;
; Charge pump current           ; 50 uA                                       ;
; Loop filter resistance        ; 1.021000 KOhm                               ;
; Loop filter capacitance       ; 10 pF                                       ;
; Freq zero                     ; 0.240 MHz                                   ;
; Bandwidth                     ; 550 KHz                                     ;
; Bandwidth type                ; Auto                                        ;
; Freq pole                     ; 15.844 MHz                                  ;
; enable0 counter               ; --                                          ;
; enable1 counter               ; --                                          ;
; Real time reconfigurable      ; Off                                         ;
; Scan chain MIF file           ; --                                          ;
; Preserve PLL counter order    ; Off                                         ;
; PLL location                  ; PLL_5                                       ;
; Inclk0 signal                 ; inclk                                       ;
; Inclk1 signal                 ; --                                          ;
; Inclk0 signal type            ; Dedicated Pin                               ;
; Inclk1 signal type            ; --                                          ;
+-------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                            ;
+-----------------------------------------------+--------------+------+-----+------------------+----------------+-------+------------+---------+---------------+---------------+------------+---------+---------+--------------------------------------+
; Name                                          ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Delay ; Duty Cycle ; Counter ; Counter Delay ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                         ;
+-----------------------------------------------+--------------+------+-----+------------------+----------------+-------+------------+---------+---------------+---------------+------------+---------+---------+--------------------------------------+
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0 ; clock0       ; 2    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 0 ps  ; 50/50      ; G3      ; 0 ps          ; 12            ; 6/6 Even   ; 1       ; 0       ; i_rc_pll|altpll_component|pll|clk[0] ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2 ; clock2       ; 4    ; 1   ; 100.0 MHz        ; 0 (0 ps)       ; 0 ps  ; 50/50      ; G1      ; 0 ps          ; 6             ; 3/3 Even   ; 1       ; 0       ; i_rc_pll|altpll_component|pll|clk[2] ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk3 ; clock3       ; 1    ; 2   ; 12.5 MHz         ; 0 (0 ps)       ; 0 ps  ; 50/50      ; G2      ; 0 ps          ; 48            ; 24/24 Even ; 1       ; 0       ; i_rc_pll|altpll_component|pll|clk[3] ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk4 ; clock4       ; 2    ; 1   ; 50.0 MHz         ; 180 (10000 ps) ; 0 ps  ; 50/50      ; G0      ; 0 ps          ; 12            ; 6/6 Even   ; 7       ; 0       ; i_rc_pll|altpll_component|pll|clk[4] ;
+-----------------------------------------------+--------------+------+-----+------------------+----------------+-------+------------+---------+---------------+---------------+------------+---------+---------+--------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS                     ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 10 pF ; Not Available                      ;
; 1.8 V                            ; 10 pF ; Not Available                      ;
; 1.5 V                            ; 10 pF ; Not Available                      ;
; GTL                              ; 30 pF ; 25 Ohm (Parallel)                  ;
; GTL+                             ; 30 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 8 pF  ; 25 Ohm (Parallel)                  ;
; Compact PCI                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; AGP 1X                           ; 10 pF ; Not Available                      ;
; AGP 2X                           ; 10 pF ; Not Available                      ;
; CTT                              ; 30 pF ; 50 Ohm (Parallel)                  ;
; SSTL-3 Class I                   ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II                  ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I                   ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 20 pF ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 20 pF ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 20 pF ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 20 pF ; 25 Ohm (Parallel)                  ;
; LVDS                             ; 4 pF  ; 100 Ohm (Differential)             ;
; Differential LVPECL              ; 4 pF  ; 100 Ohm (Differential)             ;
; 3.3-V PCML                       ; 4 pF  ; 50 Ohm (Parallel)                  ;
; HyperTransport                   ; 4 pF  ; 100 Ohm (Differential)             ;
; Differential 1.5-V HSTL Class I  ; 20 pF ; (See 1.5-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class I  ; 20 pF ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 20 pF ; (See 1.8-V HSTL Class II)          ;
; Differential SSTL-2              ; 30 pF ; (See SSTL-2)                       ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------+-------------+--------------+-------------+-------+------+--------+------------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                            ; Logic Cells ; LC Registers ; Memory Bits ; M512s ; M4Ks ; M-RAMs ; DSP Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                      ; Library Name ;
+-----------------------------------------------------------------------+-------------+--------------+-------------+-------+------+--------+------------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |readout_card                                                         ; 33285 (443) ; 15968        ; 1405440     ; 144   ; 183  ; 2      ; 0          ; 76           ; 0       ; 2         ; 9         ; 358  ; 0            ; 17317 (443)  ; 5084 (0)          ; 10884 (0)        ; 6024 (0)        ; 2537 (34)  ; |readout_card                                                                                                                                                                                                                                                            ; work         ;
;    |all_cards:i_all_cards|                                            ; 283 (27)    ; 256          ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 27 (27)      ; 128 (0)           ; 128 (0)          ; 0 (0)           ; 128 (128)  ; |readout_card|all_cards:i_all_cards                                                                                                                                                                                                                                      ; work         ;
;       |reg:\i_all_cards_bank:0:all_cards_reg|                         ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|all_cards:i_all_cards|reg:\i_all_cards_bank:0:all_cards_reg                                                                                                                                                                                                ; work         ;
;       |reg:\i_all_cards_bank:1:all_cards_reg|                         ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |readout_card|all_cards:i_all_cards|reg:\i_all_cards_bank:1:all_cards_reg                                                                                                                                                                                                ; work         ;
;       |reg:\i_all_cards_bank:2:all_cards_reg|                         ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |readout_card|all_cards:i_all_cards|reg:\i_all_cards_bank:2:all_cards_reg                                                                                                                                                                                                ; work         ;
;       |reg:\i_all_cards_bank:3:all_cards_reg|                         ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|all_cards:i_all_cards|reg:\i_all_cards_bank:3:all_cards_reg                                                                                                                                                                                                ; work         ;
;       |reg:\i_all_cards_bank:4:all_cards_reg|                         ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|all_cards:i_all_cards|reg:\i_all_cards_bank:4:all_cards_reg                                                                                                                                                                                                ; work         ;
;       |reg:\i_all_cards_bank:5:all_cards_reg|                         ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |readout_card|all_cards:i_all_cards|reg:\i_all_cards_bank:5:all_cards_reg                                                                                                                                                                                                ; work         ;
;       |reg:\i_all_cards_bank:6:all_cards_reg|                         ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |readout_card|all_cards:i_all_cards|reg:\i_all_cards_bank:6:all_cards_reg                                                                                                                                                                                                ; work         ;
;       |reg:\i_all_cards_bank:7:all_cards_reg|                         ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|all_cards:i_all_cards|reg:\i_all_cards_bank:7:all_cards_reg                                                                                                                                                                                                ; work         ;
;    |dispatch:i_dispatch|                                              ; 1337 (178)  ; 428          ; 67072       ; 0     ; 19   ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 909 (171)    ; 36 (0)            ; 392 (7)          ; 186 (0)         ; 18 (6)     ; |readout_card|dispatch:i_dispatch                                                                                                                                                                                                                                        ; work         ;
;       |altsyncram:buf|                                                ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|dispatch:i_dispatch|altsyncram:buf                                                                                                                                                                                                                         ; work         ;
;          |altsyncram_ais3:auto_generated|                             ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|dispatch:i_dispatch|altsyncram:buf|altsyncram_ais3:auto_generated                                                                                                                                                                                          ; work         ;
;       |dispatch_cmd_receive:receiver|                                 ; 371 (64)    ; 153          ; 512         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 218 (56)     ; 34 (0)            ; 119 (8)          ; 54 (11)         ; 11 (11)    ; |readout_card|dispatch:i_dispatch|dispatch_cmd_receive:receiver                                                                                                                                                                                                          ; work         ;
;          |binary_counter:word_counter|                                ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |readout_card|dispatch:i_dispatch|dispatch_cmd_receive:receiver|binary_counter:word_counter                                                                                                                                                                              ; work         ;
;          |lvds_rx:cmd_rx|                                             ; 92 (8)      ; 73           ; 512         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (4)       ; 17 (2)            ; 56 (2)           ; 32 (0)          ; 0 (0)      ; |readout_card|dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx                                                                                                                                                                                           ; work         ;
;             |binary_counter:sample_counter|                           ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 0 (0)      ; |readout_card|dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|binary_counter:sample_counter                                                                                                                                                             ; work         ;
;             |dcfifo:data_buffer|                                      ; 40 (0)      ; 25           ; 512         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |readout_card|dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer                                                                                                                                                                        ; work         ;
;                |dcfifo_6d12:auto_generated|                           ; 40 (0)      ; 25           ; 512         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 15 (0)            ; 10 (0)           ; 24 (0)          ; 0 (0)      ; |readout_card|dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated                                                                                                                                             ; work         ;
;                   |alt_sync_fifo_qcj:sync_fifo|                       ; 40 (30)     ; 25           ; 512         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (10)      ; 15 (15)           ; 10 (5)           ; 24 (14)         ; 0 (0)      ; |readout_card|dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated|alt_sync_fifo_qcj:sync_fifo                                                                                                                 ; work         ;
;                      |add_sub_pf8:add_sub2|                           ; 5 (5)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |readout_card|dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated|alt_sync_fifo_qcj:sync_fifo|add_sub_pf8:add_sub2                                                                                            ; work         ;
;                      |cntr_aua:cntr1|                                 ; 5 (5)       ; 5            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; 5 (5)           ; 0 (0)      ; |readout_card|dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cntr_aua:cntr1                                                                                                  ; work         ;
;                      |dpram_k441:dpram4|                              ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_k441:dpram4                                                                                               ; work         ;
;                         |altsyncram_tqh1:altsyncram14|                ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_k441:dpram4|altsyncram_tqh1:altsyncram14                                                                  ; work         ;
;             |shift_reg:rx_buffer|                                     ; 33 (33)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0 (0)           ; 0 (0)      ; |readout_card|dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_buffer                                                                                                                                                                       ; work         ;
;             |shift_reg:rx_sample|                                     ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |readout_card|dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|shift_reg:rx_sample                                                                                                                                                                       ; work         ;
;          |parallel_crc:crc_calc|                                      ; 175 (175)   ; 32           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 143 (143)    ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |readout_card|dispatch:i_dispatch|dispatch_cmd_receive:receiver|parallel_crc:crc_calc                                                                                                                                                                                    ; work         ;
;          |reg:hdr0|                                                   ; 13 (13)     ; 13           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |readout_card|dispatch:i_dispatch|dispatch_cmd_receive:receiver|reg:hdr0                                                                                                                                                                                                 ; work         ;
;          |reg:hdr1|                                                   ; 16 (16)     ; 16           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |readout_card|dispatch:i_dispatch|dispatch_cmd_receive:receiver|reg:hdr1                                                                                                                                                                                                 ; work         ;
;       |dispatch_reply_transmit:transmitter|                           ; 602 (238)   ; 171          ; 1024        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 431 (231)    ; 0 (0)             ; 171 (7)          ; 74 (20)         ; 0 (0)      ; |readout_card|dispatch:i_dispatch|dispatch_reply_transmit:transmitter                                                                                                                                                                                                    ; work         ;
;          |binary_counter:word_counter|                                ; 11 (11)     ; 11           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; 11 (11)         ; 0 (0)      ; |readout_card|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|binary_counter:word_counter                                                                                                                                                                        ; work         ;
;          |lvds_tx:reply_tx_a|                                         ; 75 (12)     ; 54           ; 512         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 21 (8)       ; 0 (0)             ; 54 (4)           ; 15 (0)          ; 0 (0)      ; |readout_card|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a                                                                                                                                                                                 ; work         ;
;             |counter:bit_counter|                                     ; 15 (15)     ; 7            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |readout_card|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|counter:bit_counter                                                                                                                                                             ; work         ;
;             |fifo:data_buffer|                                        ; 14 (6)      ; 9            ; 512         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 9 (1)            ; 8 (0)           ; 0 (0)      ; |readout_card|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer                                                                                                                                                                ; work         ;
;                |altsyncram:fifo_storage|                              ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|altsyncram:fifo_storage                                                                                                                                        ; work         ;
;                   |altsyncram_kpb1:auto_generated|                    ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_kpb1:auto_generated                                                                                                         ; work         ;
;                |lpm_counter:read_pointer|                             ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |readout_card|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|lpm_counter:read_pointer                                                                                                                                       ; work         ;
;                   |cntr_gvi:auto_generated|                           ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |readout_card|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|lpm_counter:read_pointer|cntr_gvi:auto_generated                                                                                                               ; work         ;
;                |lpm_counter:write_pointer|                            ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |readout_card|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|lpm_counter:write_pointer                                                                                                                                      ; work         ;
;                   |cntr_gvi:auto_generated|                           ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |readout_card|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|lpm_counter:write_pointer|cntr_gvi:auto_generated                                                                                                              ; work         ;
;             |shift_reg:tx_buffer|                                     ; 34 (34)     ; 34           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 34 (34)          ; 0 (0)           ; 0 (0)      ; |readout_card|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|shift_reg:tx_buffer                                                                                                                                                             ; work         ;
;          |lvds_tx:reply_tx_b|                                         ; 75 (12)     ; 54           ; 512         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 21 (8)       ; 0 (0)             ; 54 (4)           ; 15 (0)          ; 0 (0)      ; |readout_card|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b                                                                                                                                                                                 ; work         ;
;             |counter:bit_counter|                                     ; 15 (15)     ; 7            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |readout_card|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|counter:bit_counter                                                                                                                                                             ; work         ;
;             |fifo:data_buffer|                                        ; 14 (6)      ; 9            ; 512         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 9 (1)            ; 8 (0)           ; 0 (0)      ; |readout_card|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer                                                                                                                                                                ; work         ;
;                |altsyncram:fifo_storage|                              ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|altsyncram:fifo_storage                                                                                                                                        ; work         ;
;                   |altsyncram_kpb1:auto_generated|                    ; 0 (0)       ; 0            ; 512         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_kpb1:auto_generated                                                                                                         ; work         ;
;                |lpm_counter:read_pointer|                             ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |readout_card|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|lpm_counter:read_pointer                                                                                                                                       ; work         ;
;                   |cntr_gvi:auto_generated|                           ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |readout_card|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|lpm_counter:read_pointer|cntr_gvi:auto_generated                                                                                                               ; work         ;
;                |lpm_counter:write_pointer|                            ; 4 (0)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |readout_card|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|lpm_counter:write_pointer                                                                                                                                      ; work         ;
;                   |cntr_gvi:auto_generated|                           ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |readout_card|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|lpm_counter:write_pointer|cntr_gvi:auto_generated                                                                                                              ; work         ;
;             |shift_reg:tx_buffer|                                     ; 34 (34)     ; 34           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 34 (34)          ; 0 (0)           ; 0 (0)      ; |readout_card|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|shift_reg:tx_buffer                                                                                                                                                             ; work         ;
;          |parallel_crc:crc_calc|                                      ; 203 (203)   ; 45           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 158 (158)    ; 0 (0)             ; 45 (45)          ; 13 (13)         ; 0 (0)      ; |readout_card|dispatch:i_dispatch|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc                                                                                                                                                                              ; work         ;
;       |dispatch_wishbone:wishbone|                                    ; 141 (96)    ; 52           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 89 (80)      ; 2 (0)             ; 50 (16)          ; 58 (22)         ; 1 (0)      ; |readout_card|dispatch:i_dispatch|dispatch_wishbone:wishbone                                                                                                                                                                                                             ; work         ;
;          |us_timer:wdt|                                               ; 45 (45)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 2 (2)             ; 34 (34)          ; 36 (36)         ; 1 (1)      ; |readout_card|dispatch:i_dispatch|dispatch_wishbone:wishbone|us_timer:wdt                                                                                                                                                                                                ; work         ;
;       |reg:hdr0|                                                      ; 24 (24)     ; 24           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 24 (24)          ; 0 (0)           ; 0 (0)      ; |readout_card|dispatch:i_dispatch|reg:hdr0                                                                                                                                                                                                                               ; work         ;
;       |reg:hdr1|                                                      ; 21 (21)     ; 21           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (21)          ; 0 (0)           ; 0 (0)      ; |readout_card|dispatch:i_dispatch|reg:hdr1                                                                                                                                                                                                                               ; work         ;
;    |flux_loop:i_flux_loop|                                            ; 29811 (98)  ; 14605        ; 1338368     ; 144   ; 164  ; 2      ; 0          ; 68           ; 0       ; 2         ; 8         ; 0    ; 0            ; 15206 (78)   ; 4811 (0)          ; 9794 (20)        ; 5457 (16)       ; 2166 (0)   ; |readout_card|flux_loop:i_flux_loop                                                                                                                                                                                                                                      ; work         ;
;       |flux_loop_ctrl:i_flux_loop_ctrl_ch0|                           ; 3237 (0)    ; 1433         ; 35072       ; 7     ; 14   ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 1804 (0)     ; 421 (0)           ; 1012 (0)         ; 684 (0)         ; 173 (0)    ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0                                                                                                                                                                                                  ; work         ;
;          |adc_sample_coadd:i_adc_sample_coadd|                        ; 536 (32)    ; 230          ; 12288       ; 0     ; 6    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 306 (32)     ; 98 (0)            ; 132 (0)          ; 212 (0)         ; 3 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd                                                                                                                                                              ; work         ;
;             |coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl| ; 11 (11)     ; 6            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 2 (2)             ; 4 (4)            ; 0 (0)           ; 1 (1)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl                                                                                                      ; work         ;
;             |coadd_manager_data_path:i_coadd_manager_data_path|       ; 98 (98)     ; 63           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 63 (63)          ; 52 (52)         ; 1 (1)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path                                                                                                            ; work         ;
;             |coadd_storage:i_coadd_dat_bank0|                         ; 0 (0)       ; 0            ; 4096        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0                                                                                                                              ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 4096        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component                                                                                                  ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                     ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7ho1:auto_generated                 ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                     ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated                 ; work         ;
;             |coadd_storage:i_coadd_dat_bank1|                         ; 0 (0)       ; 0            ; 4096        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1                                                                                                                              ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 4096        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component                                                                                                  ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                     ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7ho1:auto_generated                 ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                     ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated                 ; work         ;
;             |coadd_storage:i_intgrl_dat_bank0|                        ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0                                                                                                                             ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component                                                                                                 ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                    ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                               ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated                ; work         ;
;             |coadd_storage:i_intgrl_dat_bank1|                        ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1                                                                                                                             ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component                                                                                                 ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                    ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                               ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated                ; work         ;
;             |dynamic_manager_data_path:i_dynamic_manager_data_path|   ; 395 (395)   ; 161          ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 234 (234)    ; 96 (96)           ; 65 (65)          ; 160 (160)       ; 1 (1)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|dynamic_manager_data_path:i_dynamic_manager_data_path                                                                                                        ; work         ;
;          |fsfb_calc:i_fsfb_calc|                                      ; 2587 (12)   ; 1104         ; 22784       ; 7     ; 8    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 1483 (12)    ; 298 (0)           ; 806 (0)          ; 462 (0)         ; 170 (0)    ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc                                                                                                                                                                            ; work         ;
;             |fsfb_filter_storage:i_fsfb_filter_storage0|              ; 0 (0)       ; 0            ; 4096        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_filter_storage:i_fsfb_filter_storage0                                                                                                                                 ; work         ;
;                |altsyncram:altsyncram_component|                      ; 0 (0)       ; 0            ; 4096        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_filter_storage:i_fsfb_filter_storage0|altsyncram:altsyncram_component                                                                                                 ; work         ;
;                   |altsyncram_3jk1:auto_generated|                    ; 0 (0)       ; 0            ; 4096        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_filter_storage:i_fsfb_filter_storage0|altsyncram:altsyncram_component|altsyncram_3jk1:auto_generated                                                                  ; work         ;
;             |fsfb_fltr_regs:i_fsfb_fltr_regs|                         ; 116 (116)   ; 0            ; 7424        ; 1     ; 3    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 116 (116)    ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs                                                                                                                                            ; work         ;
;                |fsfb_wn_queue:i_fsfb_wn11_Q|                          ; 0 (0)       ; 0            ; 1856        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q                                                                                                                ; work         ;
;                   |altsyncram:altsyncram_component|                   ; 0 (0)       ; 0            ; 1856        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component                                                                                ; work         ;
;                      |altsyncram_1oe1:auto_generated|                 ; 0 (0)       ; 0            ; 1856        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated                                                 ; work         ;
;                |fsfb_wn_queue:i_fsfb_wn12_Q|                          ; 0 (0)       ; 0            ; 1856        ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q                                                                                                                ; work         ;
;                   |altsyncram:altsyncram_component|                   ; 0 (0)       ; 0            ; 1856        ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component                                                                                ; work         ;
;                      |altsyncram_1oe1:auto_generated|                 ; 0 (0)       ; 0            ; 1856        ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated                                                 ; work         ;
;                |fsfb_wn_queue:i_fsfb_wn21_Q|                          ; 0 (0)       ; 0            ; 1856        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn21_Q                                                                                                                ; work         ;
;                   |altsyncram:altsyncram_component|                   ; 0 (0)       ; 0            ; 1856        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn21_Q|altsyncram:altsyncram_component                                                                                ; work         ;
;                      |altsyncram_1oe1:auto_generated|                 ; 0 (0)       ; 0            ; 1856        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn21_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated                                                 ; work         ;
;                |fsfb_wn_queue:i_fsfb_wn22_Q|                          ; 0 (0)       ; 0            ; 1856        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn22_Q                                                                                                                ; work         ;
;                   |altsyncram:altsyncram_component|                   ; 0 (0)       ; 0            ; 1856        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn22_Q|altsyncram:altsyncram_component                                                                                ; work         ;
;                      |altsyncram_1oe1:auto_generated|                 ; 0 (0)       ; 0            ; 1856        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn22_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated                                                 ; work         ;
;             |fsfb_io_controller:i_fsfb_io_controller|                 ; 225 (225)   ; 127          ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 98 (98)      ; 0 (0)             ; 127 (127)        ; 76 (76)         ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller                                                                                                                                    ; work         ;
;             |fsfb_processor:i_fsfb_processor|                         ; 2234 (178)  ; 977          ; 0           ; 0     ; 0    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 1257 (112)   ; 298 (0)           ; 679 (66)         ; 386 (0)         ; 169 (1)    ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor                                                                                                                                            ; work         ;
;                |fsfb_proc_pidz:i_fsfb_proc_pidz|                      ; 1911 (1911) ; 845          ; 0           ; 0     ; 0    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 1066 (1066)  ; 297 (297)         ; 548 (548)        ; 303 (303)       ; 168 (168)  ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz                                                                                                            ; work         ;
;                   |fsfb_calc_multiplier:i_coeff_mult|                 ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult                                                                          ; work         ;
;                      |lpm_mult:lpm_mult_component|                    ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component                                              ; work         ;
;                         |mult_5nr:auto_generated|                     ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated                      ; work         ;
;                |fsfb_proc_ramp:i_fsfb_proc_ramp|                      ; 145 (107)   ; 66           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 79 (41)      ; 1 (1)             ; 65 (65)          ; 83 (45)         ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp                                                                                                            ; work         ;
;                   |fsfb_calc_add_sub32:i_adder_subtractor|            ; 19 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 19 (0)          ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder_subtractor                                                                     ; work         ;
;                      |lpm_add_sub:lpm_add_sub_component|              ; 19 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 19 (0)          ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder_subtractor|lpm_add_sub:lpm_add_sub_component                                   ; work         ;
;                         |alt_stratix_add_sub:stratix_adder|           ; 19 (19)     ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; 19 (19)         ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder_subtractor|lpm_add_sub:lpm_add_sub_component|alt_stratix_add_sub:stratix_adder ; work         ;
;                   |fsfb_calc_add_sub32:i_adder|                       ; 19 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 19 (0)          ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder                                                                                ; work         ;
;                      |lpm_add_sub:lpm_add_sub_component|              ; 19 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 19 (0)          ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder|lpm_add_sub:lpm_add_sub_component                                              ; work         ;
;                         |alt_stratix_add_sub:stratix_adder|           ; 19 (19)     ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; 19 (19)         ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder|lpm_add_sub:lpm_add_sub_component|alt_stratix_add_sub:stratix_adder            ; work         ;
;             |ram_40x64:i_fsfb_queue_bank0|                            ; 0 (0)       ; 0            ; 4608        ; 1     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0                                                                                                                                               ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 4608        ; 1     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component                                                                                                                   ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                      ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                 ; work         ;
;                         |altsyncram_s2v1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_s2v1:auto_generated                                  ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 2560        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                      ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2560        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                 ; work         ;
;                         |altsyncram_s2v1:auto_generated|              ; 0 (0)       ; 0            ; 2560        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_s2v1:auto_generated                                  ; work         ;
;             |ram_40x64:i_fsfb_queue_bank1|                            ; 0 (0)       ; 0            ; 4608        ; 1     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1                                                                                                                                               ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 4608        ; 1     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component                                                                                                                   ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                      ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                 ; work         ;
;                         |altsyncram_s2v1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_s2v1:auto_generated                                  ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 2560        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                      ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2560        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                 ; work         ;
;                         |altsyncram_s2v1:auto_generated|              ; 0 (0)       ; 0            ; 2560        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_s2v1:auto_generated                                  ; work         ;
;             |ram_8x64:i_flux_cnt_queue_bank0|                         ; 0 (0)       ; 0            ; 1024        ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0                                                                                                                                            ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 1024        ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component                                                                                                                ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                   ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                              ; work         ;
;                         |altsyncram_deo1:auto_generated|              ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_deo1:auto_generated                               ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                   ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                              ; work         ;
;                         |altsyncram_deo1:auto_generated|              ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_deo1:auto_generated                               ; work         ;
;             |ram_8x64:i_flux_cnt_queue_bank1|                         ; 0 (0)       ; 0            ; 1024        ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1                                                                                                                                            ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 1024        ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component                                                                                                                ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                   ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                              ; work         ;
;                         |altsyncram_deo1:auto_generated|              ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_deo1:auto_generated                               ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                   ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                              ; work         ;
;                         |altsyncram_deo1:auto_generated|              ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_deo1:auto_generated                               ; work         ;
;          |fsfb_ctrl:i_fsfb_ctrl|                                      ; 33 (33)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 13 (13)           ; 19 (19)          ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_ctrl:i_fsfb_ctrl                                                                                                                                                                            ; work         ;
;          |offset_ctrl:i_offset_ctrl|                                  ; 41 (1)      ; 34           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 6 (0)             ; 28 (1)           ; 5 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl                                                                                                                                                                        ; work         ;
;             |offset_clk_domain_crosser:i_offset_clk_domain_crosser|   ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser                                                                                                                  ; work         ;
;             |offset_spi_if:i_offset_spi_if|                           ; 32 (32)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 2 (2)             ; 23 (23)          ; 5 (5)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_spi_if:i_offset_spi_if                                                                                                                                          ; work         ;
;          |sa_bias_ctrl:i_sa_bias_ctrl|                                ; 40 (1)      ; 33           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 6 (0)             ; 27 (1)           ; 5 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|sa_bias_ctrl:i_sa_bias_ctrl                                                                                                                                                                      ; work         ;
;             |sa_bias_clk_domain_crosser:i_sa_bias_clk_domain_crosser| ; 7 (7)       ; 7            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_clk_domain_crosser:i_sa_bias_clk_domain_crosser                                                                                                              ; work         ;
;             |sa_bias_spi_if:i_sa_bias_spi_if|                         ; 32 (32)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 24 (24)          ; 5 (5)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if                                                                                                                                      ; work         ;
;       |flux_loop_ctrl:i_flux_loop_ctrl_ch1|                           ; 2923 (0)    ; 1429         ; 35072       ; 7     ; 14   ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 1494 (0)     ; 421 (0)           ; 1008 (0)         ; 620 (0)         ; 166 (0)    ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1                                                                                                                                                                                                  ; work         ;
;          |adc_sample_coadd:i_adc_sample_coadd|                        ; 485 (32)    ; 226          ; 12288       ; 0     ; 6    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 259 (32)     ; 97 (0)            ; 129 (0)          ; 180 (0)         ; 3 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd                                                                                                                                                              ; work         ;
;             |coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl| ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0 (0)           ; 2 (2)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl                                                                                                      ; work         ;
;             |coadd_manager_data_path:i_coadd_manager_data_path|       ; 97 (97)     ; 62           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 62 (62)          ; 52 (52)         ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path                                                                                                            ; work         ;
;             |coadd_storage:i_coadd_dat_bank0|                         ; 0 (0)       ; 0            ; 4096        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0                                                                                                                              ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 4096        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component                                                                                                  ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                     ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7ho1:auto_generated                 ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                     ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated                 ; work         ;
;             |coadd_storage:i_coadd_dat_bank1|                         ; 0 (0)       ; 0            ; 4096        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1                                                                                                                              ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 4096        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component                                                                                                  ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                     ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7ho1:auto_generated                 ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                     ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated                 ; work         ;
;             |coadd_storage:i_intgrl_dat_bank0|                        ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0                                                                                                                             ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component                                                                                                 ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                    ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                               ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated                ; work         ;
;             |coadd_storage:i_intgrl_dat_bank1|                        ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1                                                                                                                             ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component                                                                                                 ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                    ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                               ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated                ; work         ;
;             |dynamic_manager_data_path:i_dynamic_manager_data_path|   ; 353 (353)   ; 161          ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 192 (192)    ; 96 (96)           ; 65 (65)          ; 128 (128)       ; 1 (1)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|dynamic_manager_data_path:i_dynamic_manager_data_path                                                                                                        ; work         ;
;          |fsfb_calc:i_fsfb_calc|                                      ; 2324 (0)    ; 1104         ; 22784       ; 7     ; 8    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 1220 (0)     ; 299 (0)           ; 805 (0)          ; 430 (0)         ; 163 (0)    ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc                                                                                                                                                                            ; work         ;
;             |fsfb_filter_storage:i_fsfb_filter_storage0|              ; 0 (0)       ; 0            ; 4096        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_filter_storage:i_fsfb_filter_storage0                                                                                                                                 ; work         ;
;                |altsyncram:altsyncram_component|                      ; 0 (0)       ; 0            ; 4096        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_filter_storage:i_fsfb_filter_storage0|altsyncram:altsyncram_component                                                                                                 ; work         ;
;                   |altsyncram_3jk1:auto_generated|                    ; 0 (0)       ; 0            ; 4096        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_filter_storage:i_fsfb_filter_storage0|altsyncram:altsyncram_component|altsyncram_3jk1:auto_generated                                                                  ; work         ;
;             |fsfb_fltr_regs:i_fsfb_fltr_regs|                         ; 117 (117)   ; 0            ; 7424        ; 1     ; 3    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 117 (117)    ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs                                                                                                                                            ; work         ;
;                |fsfb_wn_queue:i_fsfb_wn11_Q|                          ; 0 (0)       ; 0            ; 1856        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q                                                                                                                ; work         ;
;                   |altsyncram:altsyncram_component|                   ; 0 (0)       ; 0            ; 1856        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component                                                                                ; work         ;
;                      |altsyncram_1oe1:auto_generated|                 ; 0 (0)       ; 0            ; 1856        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated                                                 ; work         ;
;                |fsfb_wn_queue:i_fsfb_wn12_Q|                          ; 0 (0)       ; 0            ; 1856        ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q                                                                                                                ; work         ;
;                   |altsyncram:altsyncram_component|                   ; 0 (0)       ; 0            ; 1856        ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component                                                                                ; work         ;
;                      |altsyncram_1oe1:auto_generated|                 ; 0 (0)       ; 0            ; 1856        ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated                                                 ; work         ;
;                |fsfb_wn_queue:i_fsfb_wn21_Q|                          ; 0 (0)       ; 0            ; 1856        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn21_Q                                                                                                                ; work         ;
;                   |altsyncram:altsyncram_component|                   ; 0 (0)       ; 0            ; 1856        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn21_Q|altsyncram:altsyncram_component                                                                                ; work         ;
;                      |altsyncram_1oe1:auto_generated|                 ; 0 (0)       ; 0            ; 1856        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn21_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated                                                 ; work         ;
;                |fsfb_wn_queue:i_fsfb_wn22_Q|                          ; 0 (0)       ; 0            ; 1856        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn22_Q                                                                                                                ; work         ;
;                   |altsyncram:altsyncram_component|                   ; 0 (0)       ; 0            ; 1856        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn22_Q|altsyncram:altsyncram_component                                                                                ; work         ;
;                      |altsyncram_1oe1:auto_generated|                 ; 0 (0)       ; 0            ; 1856        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn22_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated                                                 ; work         ;
;             |fsfb_io_controller:i_fsfb_io_controller|                 ; 191 (191)   ; 128          ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 63 (63)      ; 1 (1)             ; 127 (127)        ; 44 (44)         ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller                                                                                                                                    ; work         ;
;             |fsfb_processor:i_fsfb_processor|                         ; 2016 (177)  ; 976          ; 0           ; 0     ; 0    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 1040 (111)   ; 298 (0)           ; 678 (66)         ; 386 (0)         ; 162 (3)    ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor                                                                                                                                            ; work         ;
;                |fsfb_proc_pidz:i_fsfb_proc_pidz|                      ; 1694 (1694) ; 844          ; 0           ; 0     ; 0    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 850 (850)    ; 298 (298)         ; 546 (546)        ; 303 (303)       ; 159 (159)  ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz                                                                                                            ; work         ;
;                   |fsfb_calc_multiplier:i_coeff_mult|                 ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult                                                                          ; work         ;
;                      |lpm_mult:lpm_mult_component|                    ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component                                              ; work         ;
;                         |mult_5nr:auto_generated|                     ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated                      ; work         ;
;                |fsfb_proc_ramp:i_fsfb_proc_ramp|                      ; 145 (107)   ; 66           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 79 (41)      ; 0 (0)             ; 66 (66)          ; 83 (45)         ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp                                                                                                            ; work         ;
;                   |fsfb_calc_add_sub32:i_adder_subtractor|            ; 19 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 19 (0)          ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder_subtractor                                                                     ; work         ;
;                      |lpm_add_sub:lpm_add_sub_component|              ; 19 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 19 (0)          ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder_subtractor|lpm_add_sub:lpm_add_sub_component                                   ; work         ;
;                         |alt_stratix_add_sub:stratix_adder|           ; 19 (19)     ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; 19 (19)         ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder_subtractor|lpm_add_sub:lpm_add_sub_component|alt_stratix_add_sub:stratix_adder ; work         ;
;                   |fsfb_calc_add_sub32:i_adder|                       ; 19 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 19 (0)          ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder                                                                                ; work         ;
;                      |lpm_add_sub:lpm_add_sub_component|              ; 19 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 19 (0)          ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder|lpm_add_sub:lpm_add_sub_component                                              ; work         ;
;                         |alt_stratix_add_sub:stratix_adder|           ; 19 (19)     ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; 19 (19)         ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder|lpm_add_sub:lpm_add_sub_component|alt_stratix_add_sub:stratix_adder            ; work         ;
;             |ram_40x64:i_fsfb_queue_bank0|                            ; 0 (0)       ; 0            ; 4608        ; 1     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0                                                                                                                                               ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 4608        ; 1     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component                                                                                                                   ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                      ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                 ; work         ;
;                         |altsyncram_s2v1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_s2v1:auto_generated                                  ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 2560        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                      ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2560        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                 ; work         ;
;                         |altsyncram_s2v1:auto_generated|              ; 0 (0)       ; 0            ; 2560        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_s2v1:auto_generated                                  ; work         ;
;             |ram_40x64:i_fsfb_queue_bank1|                            ; 0 (0)       ; 0            ; 4608        ; 1     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1                                                                                                                                               ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 4608        ; 1     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component                                                                                                                   ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                      ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                 ; work         ;
;                         |altsyncram_s2v1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_s2v1:auto_generated                                  ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 2560        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                      ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2560        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                 ; work         ;
;                         |altsyncram_s2v1:auto_generated|              ; 0 (0)       ; 0            ; 2560        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_s2v1:auto_generated                                  ; work         ;
;             |ram_8x64:i_flux_cnt_queue_bank0|                         ; 0 (0)       ; 0            ; 1024        ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0                                                                                                                                            ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 1024        ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component                                                                                                                ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                   ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                              ; work         ;
;                         |altsyncram_deo1:auto_generated|              ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_deo1:auto_generated                               ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                   ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                              ; work         ;
;                         |altsyncram_deo1:auto_generated|              ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_deo1:auto_generated                               ; work         ;
;             |ram_8x64:i_flux_cnt_queue_bank1|                         ; 0 (0)       ; 0            ; 1024        ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1                                                                                                                                            ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 1024        ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component                                                                                                                ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                   ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                              ; work         ;
;                         |altsyncram_deo1:auto_generated|              ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_deo1:auto_generated                               ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                   ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                              ; work         ;
;                         |altsyncram_deo1:auto_generated|              ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_deo1:auto_generated                               ; work         ;
;          |fsfb_ctrl:i_fsfb_ctrl|                                      ; 33 (33)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 13 (13)           ; 19 (19)          ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_ctrl:i_fsfb_ctrl                                                                                                                                                                            ; work         ;
;          |offset_ctrl:i_offset_ctrl|                                  ; 41 (1)      ; 34           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 6 (0)             ; 28 (1)           ; 5 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|offset_ctrl:i_offset_ctrl                                                                                                                                                                        ; work         ;
;             |offset_clk_domain_crosser:i_offset_clk_domain_crosser|   ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser                                                                                                                  ; work         ;
;             |offset_spi_if:i_offset_spi_if|                           ; 32 (32)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 2 (2)             ; 23 (23)          ; 5 (5)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|offset_ctrl:i_offset_ctrl|offset_spi_if:i_offset_spi_if                                                                                                                                          ; work         ;
;          |sa_bias_ctrl:i_sa_bias_ctrl|                                ; 40 (1)      ; 33           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 6 (0)             ; 27 (1)           ; 5 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|sa_bias_ctrl:i_sa_bias_ctrl                                                                                                                                                                      ; work         ;
;             |sa_bias_clk_domain_crosser:i_sa_bias_clk_domain_crosser| ; 7 (7)       ; 7            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_clk_domain_crosser:i_sa_bias_clk_domain_crosser                                                                                                              ; work         ;
;             |sa_bias_spi_if:i_sa_bias_spi_if|                         ; 32 (32)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 24 (24)          ; 5 (5)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if                                                                                                                                      ; work         ;
;       |flux_loop_ctrl:i_flux_loop_ctrl_ch2|                           ; 2925 (0)    ; 1430         ; 35072       ; 7     ; 14   ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 1495 (0)     ; 419 (0)           ; 1011 (0)         ; 620 (0)         ; 168 (0)    ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2                                                                                                                                                                                                  ; work         ;
;          |adc_sample_coadd:i_adc_sample_coadd|                        ; 491 (32)    ; 227          ; 12288       ; 0     ; 6    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 264 (32)     ; 96 (0)            ; 131 (0)          ; 180 (0)         ; 3 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd                                                                                                                                                              ; work         ;
;             |coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl| ; 8 (8)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 1 (1)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl                                                                                                      ; work         ;
;             |coadd_manager_data_path:i_coadd_manager_data_path|       ; 98 (98)     ; 63           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 63 (63)          ; 52 (52)         ; 1 (1)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path                                                                                                            ; work         ;
;             |coadd_storage:i_coadd_dat_bank0|                         ; 0 (0)       ; 0            ; 4096        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0                                                                                                                              ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 4096        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component                                                                                                  ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                     ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7ho1:auto_generated                 ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                     ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated                 ; work         ;
;             |coadd_storage:i_coadd_dat_bank1|                         ; 0 (0)       ; 0            ; 4096        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1                                                                                                                              ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 4096        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component                                                                                                  ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                     ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7ho1:auto_generated                 ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                     ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated                 ; work         ;
;             |coadd_storage:i_intgrl_dat_bank0|                        ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0                                                                                                                             ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component                                                                                                 ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                    ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                               ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated                ; work         ;
;             |coadd_storage:i_intgrl_dat_bank1|                        ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1                                                                                                                             ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component                                                                                                 ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                    ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                               ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated                ; work         ;
;             |dynamic_manager_data_path:i_dynamic_manager_data_path|   ; 353 (353)   ; 161          ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 192 (192)    ; 96 (96)           ; 65 (65)          ; 128 (128)       ; 1 (1)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|dynamic_manager_data_path:i_dynamic_manager_data_path                                                                                                        ; work         ;
;          |fsfb_calc:i_fsfb_calc|                                      ; 2320 (0)    ; 1104         ; 22784       ; 7     ; 8    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 1216 (0)     ; 298 (0)           ; 806 (0)          ; 430 (0)         ; 165 (0)    ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc                                                                                                                                                                            ; work         ;
;             |fsfb_filter_storage:i_fsfb_filter_storage0|              ; 0 (0)       ; 0            ; 4096        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_filter_storage:i_fsfb_filter_storage0                                                                                                                                 ; work         ;
;                |altsyncram:altsyncram_component|                      ; 0 (0)       ; 0            ; 4096        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_filter_storage:i_fsfb_filter_storage0|altsyncram:altsyncram_component                                                                                                 ; work         ;
;                   |altsyncram_3jk1:auto_generated|                    ; 0 (0)       ; 0            ; 4096        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_filter_storage:i_fsfb_filter_storage0|altsyncram:altsyncram_component|altsyncram_3jk1:auto_generated                                                                  ; work         ;
;             |fsfb_fltr_regs:i_fsfb_fltr_regs|                         ; 116 (116)   ; 0            ; 7424        ; 1     ; 3    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 116 (116)    ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs                                                                                                                                            ; work         ;
;                |fsfb_wn_queue:i_fsfb_wn11_Q|                          ; 0 (0)       ; 0            ; 1856        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q                                                                                                                ; work         ;
;                   |altsyncram:altsyncram_component|                   ; 0 (0)       ; 0            ; 1856        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component                                                                                ; work         ;
;                      |altsyncram_1oe1:auto_generated|                 ; 0 (0)       ; 0            ; 1856        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated                                                 ; work         ;
;                |fsfb_wn_queue:i_fsfb_wn12_Q|                          ; 0 (0)       ; 0            ; 1856        ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q                                                                                                                ; work         ;
;                   |altsyncram:altsyncram_component|                   ; 0 (0)       ; 0            ; 1856        ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component                                                                                ; work         ;
;                      |altsyncram_1oe1:auto_generated|                 ; 0 (0)       ; 0            ; 1856        ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated                                                 ; work         ;
;                |fsfb_wn_queue:i_fsfb_wn21_Q|                          ; 0 (0)       ; 0            ; 1856        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn21_Q                                                                                                                ; work         ;
;                   |altsyncram:altsyncram_component|                   ; 0 (0)       ; 0            ; 1856        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn21_Q|altsyncram:altsyncram_component                                                                                ; work         ;
;                      |altsyncram_1oe1:auto_generated|                 ; 0 (0)       ; 0            ; 1856        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn21_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated                                                 ; work         ;
;                |fsfb_wn_queue:i_fsfb_wn22_Q|                          ; 0 (0)       ; 0            ; 1856        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn22_Q                                                                                                                ; work         ;
;                   |altsyncram:altsyncram_component|                   ; 0 (0)       ; 0            ; 1856        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn22_Q|altsyncram:altsyncram_component                                                                                ; work         ;
;                      |altsyncram_1oe1:auto_generated|                 ; 0 (0)       ; 0            ; 1856        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn22_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated                                                 ; work         ;
;             |fsfb_io_controller:i_fsfb_io_controller|                 ; 190 (190)   ; 128          ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 62 (62)      ; 1 (1)             ; 127 (127)        ; 44 (44)         ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller                                                                                                                                    ; work         ;
;             |fsfb_processor:i_fsfb_processor|                         ; 2014 (177)  ; 976          ; 0           ; 0     ; 0    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 1038 (111)   ; 297 (0)           ; 679 (66)         ; 386 (0)         ; 164 (3)    ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor                                                                                                                                            ; work         ;
;                |fsfb_proc_pidz:i_fsfb_proc_pidz|                      ; 1693 (1693) ; 845          ; 0           ; 0     ; 0    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 848 (848)    ; 297 (297)         ; 548 (548)        ; 303 (303)       ; 161 (161)  ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz                                                                                                            ; work         ;
;                   |fsfb_calc_multiplier:i_coeff_mult|                 ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult                                                                          ; work         ;
;                      |lpm_mult:lpm_mult_component|                    ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component                                              ; work         ;
;                         |mult_5nr:auto_generated|                     ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated                      ; work         ;
;                |fsfb_proc_ramp:i_fsfb_proc_ramp|                      ; 144 (106)   ; 65           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 79 (41)      ; 0 (0)             ; 65 (65)          ; 83 (45)         ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp                                                                                                            ; work         ;
;                   |fsfb_calc_add_sub32:i_adder_subtractor|            ; 19 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 19 (0)          ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder_subtractor                                                                     ; work         ;
;                      |lpm_add_sub:lpm_add_sub_component|              ; 19 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 19 (0)          ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder_subtractor|lpm_add_sub:lpm_add_sub_component                                   ; work         ;
;                         |alt_stratix_add_sub:stratix_adder|           ; 19 (19)     ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; 19 (19)         ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder_subtractor|lpm_add_sub:lpm_add_sub_component|alt_stratix_add_sub:stratix_adder ; work         ;
;                   |fsfb_calc_add_sub32:i_adder|                       ; 19 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 19 (0)          ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder                                                                                ; work         ;
;                      |lpm_add_sub:lpm_add_sub_component|              ; 19 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 19 (0)          ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder|lpm_add_sub:lpm_add_sub_component                                              ; work         ;
;                         |alt_stratix_add_sub:stratix_adder|           ; 19 (19)     ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; 19 (19)         ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder|lpm_add_sub:lpm_add_sub_component|alt_stratix_add_sub:stratix_adder            ; work         ;
;             |ram_40x64:i_fsfb_queue_bank0|                            ; 0 (0)       ; 0            ; 4608        ; 1     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0                                                                                                                                               ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 4608        ; 1     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component                                                                                                                   ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                      ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                 ; work         ;
;                         |altsyncram_s2v1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_s2v1:auto_generated                                  ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 2560        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                      ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2560        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                 ; work         ;
;                         |altsyncram_s2v1:auto_generated|              ; 0 (0)       ; 0            ; 2560        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_s2v1:auto_generated                                  ; work         ;
;             |ram_40x64:i_fsfb_queue_bank1|                            ; 0 (0)       ; 0            ; 4608        ; 1     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1                                                                                                                                               ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 4608        ; 1     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component                                                                                                                   ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                      ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                 ; work         ;
;                         |altsyncram_s2v1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_s2v1:auto_generated                                  ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 2560        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                      ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2560        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                 ; work         ;
;                         |altsyncram_s2v1:auto_generated|              ; 0 (0)       ; 0            ; 2560        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_s2v1:auto_generated                                  ; work         ;
;             |ram_8x64:i_flux_cnt_queue_bank0|                         ; 0 (0)       ; 0            ; 1024        ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0                                                                                                                                            ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 1024        ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component                                                                                                                ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                   ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                              ; work         ;
;                         |altsyncram_deo1:auto_generated|              ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_deo1:auto_generated                               ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                   ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                              ; work         ;
;                         |altsyncram_deo1:auto_generated|              ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_deo1:auto_generated                               ; work         ;
;             |ram_8x64:i_flux_cnt_queue_bank1|                         ; 0 (0)       ; 0            ; 1024        ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1                                                                                                                                            ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 1024        ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component                                                                                                                ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                   ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                              ; work         ;
;                         |altsyncram_deo1:auto_generated|              ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_deo1:auto_generated                               ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                   ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                              ; work         ;
;                         |altsyncram_deo1:auto_generated|              ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_deo1:auto_generated                               ; work         ;
;          |fsfb_ctrl:i_fsfb_ctrl|                                      ; 33 (33)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 13 (13)           ; 19 (19)          ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_ctrl:i_fsfb_ctrl                                                                                                                                                                            ; work         ;
;          |offset_ctrl:i_offset_ctrl|                                  ; 41 (1)      ; 34           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 6 (0)             ; 28 (1)           ; 5 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|offset_ctrl:i_offset_ctrl                                                                                                                                                                        ; work         ;
;             |offset_clk_domain_crosser:i_offset_clk_domain_crosser|   ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser                                                                                                                  ; work         ;
;             |offset_spi_if:i_offset_spi_if|                           ; 32 (32)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 2 (2)             ; 23 (23)          ; 5 (5)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|offset_ctrl:i_offset_ctrl|offset_spi_if:i_offset_spi_if                                                                                                                                          ; work         ;
;          |sa_bias_ctrl:i_sa_bias_ctrl|                                ; 40 (1)      ; 33           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 6 (0)             ; 27 (1)           ; 5 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|sa_bias_ctrl:i_sa_bias_ctrl                                                                                                                                                                      ; work         ;
;             |sa_bias_clk_domain_crosser:i_sa_bias_clk_domain_crosser| ; 7 (7)       ; 7            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_clk_domain_crosser:i_sa_bias_clk_domain_crosser                                                                                                              ; work         ;
;             |sa_bias_spi_if:i_sa_bias_spi_if|                         ; 32 (32)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 24 (24)          ; 5 (5)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if                                                                                                                                      ; work         ;
;       |flux_loop_ctrl:i_flux_loop_ctrl_ch3|                           ; 2927 (0)    ; 1432         ; 35072       ; 7     ; 14   ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 1495 (0)     ; 423 (0)           ; 1009 (0)         ; 620 (0)         ; 167 (0)    ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3                                                                                                                                                                                                  ; work         ;
;          |adc_sample_coadd:i_adc_sample_coadd|                        ; 493 (32)    ; 230          ; 12288       ; 0     ; 6    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 263 (32)     ; 98 (0)            ; 132 (0)          ; 180 (0)         ; 2 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd                                                                                                                                                              ; work         ;
;             |coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl| ; 10 (10)     ; 6            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (2)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl                                                                                                      ; work         ;
;             |coadd_manager_data_path:i_coadd_manager_data_path|       ; 98 (98)     ; 63           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 63 (63)          ; 52 (52)         ; 1 (1)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path                                                                                                            ; work         ;
;             |coadd_storage:i_coadd_dat_bank0|                         ; 0 (0)       ; 0            ; 4096        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0                                                                                                                              ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 4096        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component                                                                                                  ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                     ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7ho1:auto_generated                 ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                     ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated                 ; work         ;
;             |coadd_storage:i_coadd_dat_bank1|                         ; 0 (0)       ; 0            ; 4096        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1                                                                                                                              ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 4096        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component                                                                                                  ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                     ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7ho1:auto_generated                 ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                     ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated                 ; work         ;
;             |coadd_storage:i_intgrl_dat_bank0|                        ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0                                                                                                                             ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component                                                                                                 ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                    ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                               ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated                ; work         ;
;             |coadd_storage:i_intgrl_dat_bank1|                        ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1                                                                                                                             ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component                                                                                                 ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                    ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                               ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated                ; work         ;
;             |dynamic_manager_data_path:i_dynamic_manager_data_path|   ; 353 (353)   ; 161          ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 192 (192)    ; 96 (96)           ; 65 (65)          ; 128 (128)       ; 1 (1)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|dynamic_manager_data_path:i_dynamic_manager_data_path                                                                                                        ; work         ;
;          |fsfb_calc:i_fsfb_calc|                                      ; 2320 (0)    ; 1103         ; 22784       ; 7     ; 8    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 1217 (0)     ; 300 (0)           ; 803 (0)          ; 430 (0)         ; 165 (0)    ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc                                                                                                                                                                            ; work         ;
;             |fsfb_filter_storage:i_fsfb_filter_storage0|              ; 0 (0)       ; 0            ; 4096        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_filter_storage:i_fsfb_filter_storage0                                                                                                                                 ; work         ;
;                |altsyncram:altsyncram_component|                      ; 0 (0)       ; 0            ; 4096        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_filter_storage:i_fsfb_filter_storage0|altsyncram:altsyncram_component                                                                                                 ; work         ;
;                   |altsyncram_3jk1:auto_generated|                    ; 0 (0)       ; 0            ; 4096        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_filter_storage:i_fsfb_filter_storage0|altsyncram:altsyncram_component|altsyncram_3jk1:auto_generated                                                                  ; work         ;
;             |fsfb_fltr_regs:i_fsfb_fltr_regs|                         ; 117 (117)   ; 0            ; 7424        ; 1     ; 3    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 117 (117)    ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs                                                                                                                                            ; work         ;
;                |fsfb_wn_queue:i_fsfb_wn11_Q|                          ; 0 (0)       ; 0            ; 1856        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q                                                                                                                ; work         ;
;                   |altsyncram:altsyncram_component|                   ; 0 (0)       ; 0            ; 1856        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component                                                                                ; work         ;
;                      |altsyncram_1oe1:auto_generated|                 ; 0 (0)       ; 0            ; 1856        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated                                                 ; work         ;
;                |fsfb_wn_queue:i_fsfb_wn12_Q|                          ; 0 (0)       ; 0            ; 1856        ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q                                                                                                                ; work         ;
;                   |altsyncram:altsyncram_component|                   ; 0 (0)       ; 0            ; 1856        ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component                                                                                ; work         ;
;                      |altsyncram_1oe1:auto_generated|                 ; 0 (0)       ; 0            ; 1856        ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated                                                 ; work         ;
;                |fsfb_wn_queue:i_fsfb_wn21_Q|                          ; 0 (0)       ; 0            ; 1856        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn21_Q                                                                                                                ; work         ;
;                   |altsyncram:altsyncram_component|                   ; 0 (0)       ; 0            ; 1856        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn21_Q|altsyncram:altsyncram_component                                                                                ; work         ;
;                      |altsyncram_1oe1:auto_generated|                 ; 0 (0)       ; 0            ; 1856        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn21_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated                                                 ; work         ;
;                |fsfb_wn_queue:i_fsfb_wn22_Q|                          ; 0 (0)       ; 0            ; 1856        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn22_Q                                                                                                                ; work         ;
;                   |altsyncram:altsyncram_component|                   ; 0 (0)       ; 0            ; 1856        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn22_Q|altsyncram:altsyncram_component                                                                                ; work         ;
;                      |altsyncram_1oe1:auto_generated|                 ; 0 (0)       ; 0            ; 1856        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn22_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated                                                 ; work         ;
;             |fsfb_io_controller:i_fsfb_io_controller|                 ; 189 (189)   ; 127          ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 62 (62)      ; 0 (0)             ; 127 (127)        ; 44 (44)         ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller                                                                                                                                    ; work         ;
;             |fsfb_processor:i_fsfb_processor|                         ; 2014 (176)  ; 976          ; 0           ; 0     ; 0    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 1038 (110)   ; 300 (0)           ; 676 (66)         ; 386 (0)         ; 164 (4)    ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor                                                                                                                                            ; work         ;
;                |fsfb_proc_pidz:i_fsfb_proc_pidz|                      ; 1693 (1693) ; 844          ; 0           ; 0     ; 0    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 849 (849)    ; 299 (299)         ; 545 (545)        ; 303 (303)       ; 160 (160)  ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz                                                                                                            ; work         ;
;                   |fsfb_calc_multiplier:i_coeff_mult|                 ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult                                                                          ; work         ;
;                      |lpm_mult:lpm_mult_component|                    ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component                                              ; work         ;
;                         |mult_5nr:auto_generated|                     ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated                      ; work         ;
;                |fsfb_proc_ramp:i_fsfb_proc_ramp|                      ; 145 (107)   ; 66           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 79 (41)      ; 1 (1)             ; 65 (65)          ; 83 (45)         ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp                                                                                                            ; work         ;
;                   |fsfb_calc_add_sub32:i_adder_subtractor|            ; 19 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 19 (0)          ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder_subtractor                                                                     ; work         ;
;                      |lpm_add_sub:lpm_add_sub_component|              ; 19 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 19 (0)          ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder_subtractor|lpm_add_sub:lpm_add_sub_component                                   ; work         ;
;                         |alt_stratix_add_sub:stratix_adder|           ; 19 (19)     ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; 19 (19)         ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder_subtractor|lpm_add_sub:lpm_add_sub_component|alt_stratix_add_sub:stratix_adder ; work         ;
;                   |fsfb_calc_add_sub32:i_adder|                       ; 19 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 19 (0)          ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder                                                                                ; work         ;
;                      |lpm_add_sub:lpm_add_sub_component|              ; 19 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 19 (0)          ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder|lpm_add_sub:lpm_add_sub_component                                              ; work         ;
;                         |alt_stratix_add_sub:stratix_adder|           ; 19 (19)     ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; 19 (19)         ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder|lpm_add_sub:lpm_add_sub_component|alt_stratix_add_sub:stratix_adder            ; work         ;
;             |ram_40x64:i_fsfb_queue_bank0|                            ; 0 (0)       ; 0            ; 4608        ; 1     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0                                                                                                                                               ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 4608        ; 1     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component                                                                                                                   ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                      ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                 ; work         ;
;                         |altsyncram_s2v1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_s2v1:auto_generated                                  ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 2560        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                      ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2560        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                 ; work         ;
;                         |altsyncram_s2v1:auto_generated|              ; 0 (0)       ; 0            ; 2560        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_s2v1:auto_generated                                  ; work         ;
;             |ram_40x64:i_fsfb_queue_bank1|                            ; 0 (0)       ; 0            ; 4608        ; 1     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1                                                                                                                                               ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 4608        ; 1     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component                                                                                                                   ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                      ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                 ; work         ;
;                         |altsyncram_s2v1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_s2v1:auto_generated                                  ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 2560        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                      ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2560        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                 ; work         ;
;                         |altsyncram_s2v1:auto_generated|              ; 0 (0)       ; 0            ; 2560        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_s2v1:auto_generated                                  ; work         ;
;             |ram_8x64:i_flux_cnt_queue_bank0|                         ; 0 (0)       ; 0            ; 1024        ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0                                                                                                                                            ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 1024        ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component                                                                                                                ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                   ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                              ; work         ;
;                         |altsyncram_deo1:auto_generated|              ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_deo1:auto_generated                               ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                   ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                              ; work         ;
;                         |altsyncram_deo1:auto_generated|              ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_deo1:auto_generated                               ; work         ;
;             |ram_8x64:i_flux_cnt_queue_bank1|                         ; 0 (0)       ; 0            ; 1024        ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1                                                                                                                                            ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 1024        ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component                                                                                                                ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                   ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                              ; work         ;
;                         |altsyncram_deo1:auto_generated|              ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_deo1:auto_generated                               ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                   ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                              ; work         ;
;                         |altsyncram_deo1:auto_generated|              ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_deo1:auto_generated                               ; work         ;
;          |fsfb_ctrl:i_fsfb_ctrl|                                      ; 33 (33)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 13 (13)           ; 19 (19)          ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_ctrl:i_fsfb_ctrl                                                                                                                                                                            ; work         ;
;          |offset_ctrl:i_offset_ctrl|                                  ; 41 (1)      ; 34           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 6 (0)             ; 28 (1)           ; 5 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|offset_ctrl:i_offset_ctrl                                                                                                                                                                        ; work         ;
;             |offset_clk_domain_crosser:i_offset_clk_domain_crosser|   ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser                                                                                                                  ; work         ;
;             |offset_spi_if:i_offset_spi_if|                           ; 32 (32)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 2 (2)             ; 23 (23)          ; 5 (5)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|offset_ctrl:i_offset_ctrl|offset_spi_if:i_offset_spi_if                                                                                                                                          ; work         ;
;          |sa_bias_ctrl:i_sa_bias_ctrl|                                ; 40 (1)      ; 33           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 6 (0)             ; 27 (1)           ; 5 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|sa_bias_ctrl:i_sa_bias_ctrl                                                                                                                                                                      ; work         ;
;             |sa_bias_clk_domain_crosser:i_sa_bias_clk_domain_crosser| ; 7 (7)       ; 7            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_clk_domain_crosser:i_sa_bias_clk_domain_crosser                                                                                                              ; work         ;
;             |sa_bias_spi_if:i_sa_bias_spi_if|                         ; 32 (32)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 24 (24)          ; 5 (5)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if                                                                                                                                      ; work         ;
;       |flux_loop_ctrl:i_flux_loop_ctrl_ch4|                           ; 2928 (0)    ; 1431         ; 35072       ; 7     ; 14   ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 1497 (0)     ; 421 (0)           ; 1010 (0)         ; 620 (0)         ; 168 (0)    ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4                                                                                                                                                                                                  ; work         ;
;          |adc_sample_coadd:i_adc_sample_coadd|                        ; 491 (32)    ; 227          ; 12288       ; 0     ; 6    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 264 (32)     ; 98 (0)            ; 129 (0)          ; 180 (0)         ; 3 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd                                                                                                                                                              ; work         ;
;             |coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl| ; 7 (7)       ; 2            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 1 (1)            ; 0 (0)           ; 1 (1)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl                                                                                                      ; work         ;
;             |coadd_manager_data_path:i_coadd_manager_data_path|       ; 98 (98)     ; 63           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 63 (63)          ; 52 (52)         ; 1 (1)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path                                                                                                            ; work         ;
;             |coadd_storage:i_coadd_dat_bank0|                         ; 0 (0)       ; 0            ; 4096        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0                                                                                                                              ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 4096        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component                                                                                                  ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                     ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7ho1:auto_generated                 ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                     ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated                 ; work         ;
;             |coadd_storage:i_coadd_dat_bank1|                         ; 0 (0)       ; 0            ; 4096        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1                                                                                                                              ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 4096        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component                                                                                                  ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                     ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7ho1:auto_generated                 ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                     ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated                 ; work         ;
;             |coadd_storage:i_intgrl_dat_bank0|                        ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0                                                                                                                             ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component                                                                                                 ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                    ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                               ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated                ; work         ;
;             |coadd_storage:i_intgrl_dat_bank1|                        ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1                                                                                                                             ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component                                                                                                 ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                    ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                               ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated                ; work         ;
;             |dynamic_manager_data_path:i_dynamic_manager_data_path|   ; 354 (354)   ; 162          ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 192 (192)    ; 97 (97)           ; 65 (65)          ; 128 (128)       ; 1 (1)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|dynamic_manager_data_path:i_dynamic_manager_data_path                                                                                                        ; work         ;
;          |fsfb_calc:i_fsfb_calc|                                      ; 2323 (0)    ; 1105         ; 22784       ; 7     ; 8    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 1218 (0)     ; 298 (0)           ; 807 (0)          ; 430 (0)         ; 165 (0)    ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc                                                                                                                                                                            ; work         ;
;             |fsfb_filter_storage:i_fsfb_filter_storage0|              ; 0 (0)       ; 0            ; 4096        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_filter_storage:i_fsfb_filter_storage0                                                                                                                                 ; work         ;
;                |altsyncram:altsyncram_component|                      ; 0 (0)       ; 0            ; 4096        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_filter_storage:i_fsfb_filter_storage0|altsyncram:altsyncram_component                                                                                                 ; work         ;
;                   |altsyncram_3jk1:auto_generated|                    ; 0 (0)       ; 0            ; 4096        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_filter_storage:i_fsfb_filter_storage0|altsyncram:altsyncram_component|altsyncram_3jk1:auto_generated                                                                  ; work         ;
;             |fsfb_fltr_regs:i_fsfb_fltr_regs|                         ; 116 (116)   ; 0            ; 7424        ; 1     ; 3    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 116 (116)    ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs                                                                                                                                            ; work         ;
;                |fsfb_wn_queue:i_fsfb_wn11_Q|                          ; 0 (0)       ; 0            ; 1856        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q                                                                                                                ; work         ;
;                   |altsyncram:altsyncram_component|                   ; 0 (0)       ; 0            ; 1856        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component                                                                                ; work         ;
;                      |altsyncram_1oe1:auto_generated|                 ; 0 (0)       ; 0            ; 1856        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated                                                 ; work         ;
;                |fsfb_wn_queue:i_fsfb_wn12_Q|                          ; 0 (0)       ; 0            ; 1856        ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q                                                                                                                ; work         ;
;                   |altsyncram:altsyncram_component|                   ; 0 (0)       ; 0            ; 1856        ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component                                                                                ; work         ;
;                      |altsyncram_1oe1:auto_generated|                 ; 0 (0)       ; 0            ; 1856        ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated                                                 ; work         ;
;                |fsfb_wn_queue:i_fsfb_wn21_Q|                          ; 0 (0)       ; 0            ; 1856        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn21_Q                                                                                                                ; work         ;
;                   |altsyncram:altsyncram_component|                   ; 0 (0)       ; 0            ; 1856        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn21_Q|altsyncram:altsyncram_component                                                                                ; work         ;
;                      |altsyncram_1oe1:auto_generated|                 ; 0 (0)       ; 0            ; 1856        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn21_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated                                                 ; work         ;
;                |fsfb_wn_queue:i_fsfb_wn22_Q|                          ; 0 (0)       ; 0            ; 1856        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn22_Q                                                                                                                ; work         ;
;                   |altsyncram:altsyncram_component|                   ; 0 (0)       ; 0            ; 1856        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn22_Q|altsyncram:altsyncram_component                                                                                ; work         ;
;                      |altsyncram_1oe1:auto_generated|                 ; 0 (0)       ; 0            ; 1856        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn22_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated                                                 ; work         ;
;             |fsfb_io_controller:i_fsfb_io_controller|                 ; 191 (191)   ; 128          ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 63 (63)      ; 0 (0)             ; 128 (128)        ; 44 (44)         ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller                                                                                                                                    ; work         ;
;             |fsfb_processor:i_fsfb_processor|                         ; 2016 (178)  ; 977          ; 0           ; 0     ; 0    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 1039 (112)   ; 298 (0)           ; 679 (66)         ; 386 (0)         ; 164 (4)    ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor                                                                                                                                            ; work         ;
;                |fsfb_proc_pidz:i_fsfb_proc_pidz|                      ; 1693 (1693) ; 845          ; 0           ; 0     ; 0    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 848 (848)    ; 298 (298)         ; 547 (547)        ; 303 (303)       ; 160 (160)  ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz                                                                                                            ; work         ;
;                   |fsfb_calc_multiplier:i_coeff_mult|                 ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult                                                                          ; work         ;
;                      |lpm_mult:lpm_mult_component|                    ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component                                              ; work         ;
;                         |mult_5nr:auto_generated|                     ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated                      ; work         ;
;                |fsfb_proc_ramp:i_fsfb_proc_ramp|                      ; 145 (107)   ; 66           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 79 (41)      ; 0 (0)             ; 66 (66)          ; 83 (45)         ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp                                                                                                            ; work         ;
;                   |fsfb_calc_add_sub32:i_adder_subtractor|            ; 19 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 19 (0)          ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder_subtractor                                                                     ; work         ;
;                      |lpm_add_sub:lpm_add_sub_component|              ; 19 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 19 (0)          ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder_subtractor|lpm_add_sub:lpm_add_sub_component                                   ; work         ;
;                         |alt_stratix_add_sub:stratix_adder|           ; 19 (19)     ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; 19 (19)         ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder_subtractor|lpm_add_sub:lpm_add_sub_component|alt_stratix_add_sub:stratix_adder ; work         ;
;                   |fsfb_calc_add_sub32:i_adder|                       ; 19 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 19 (0)          ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder                                                                                ; work         ;
;                      |lpm_add_sub:lpm_add_sub_component|              ; 19 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 19 (0)          ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder|lpm_add_sub:lpm_add_sub_component                                              ; work         ;
;                         |alt_stratix_add_sub:stratix_adder|           ; 19 (19)     ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; 19 (19)         ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder|lpm_add_sub:lpm_add_sub_component|alt_stratix_add_sub:stratix_adder            ; work         ;
;             |ram_40x64:i_fsfb_queue_bank0|                            ; 0 (0)       ; 0            ; 4608        ; 1     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0                                                                                                                                               ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 4608        ; 1     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component                                                                                                                   ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                      ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                 ; work         ;
;                         |altsyncram_s2v1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_s2v1:auto_generated                                  ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 2560        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                      ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2560        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                 ; work         ;
;                         |altsyncram_s2v1:auto_generated|              ; 0 (0)       ; 0            ; 2560        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_s2v1:auto_generated                                  ; work         ;
;             |ram_40x64:i_fsfb_queue_bank1|                            ; 0 (0)       ; 0            ; 4608        ; 1     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1                                                                                                                                               ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 4608        ; 1     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component                                                                                                                   ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                      ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                 ; work         ;
;                         |altsyncram_s2v1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_s2v1:auto_generated                                  ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 2560        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                      ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2560        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                 ; work         ;
;                         |altsyncram_s2v1:auto_generated|              ; 0 (0)       ; 0            ; 2560        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_s2v1:auto_generated                                  ; work         ;
;             |ram_8x64:i_flux_cnt_queue_bank0|                         ; 0 (0)       ; 0            ; 1024        ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0                                                                                                                                            ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 1024        ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component                                                                                                                ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                   ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                              ; work         ;
;                         |altsyncram_deo1:auto_generated|              ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_deo1:auto_generated                               ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                   ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                              ; work         ;
;                         |altsyncram_deo1:auto_generated|              ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_deo1:auto_generated                               ; work         ;
;             |ram_8x64:i_flux_cnt_queue_bank1|                         ; 0 (0)       ; 0            ; 1024        ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1                                                                                                                                            ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 1024        ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component                                                                                                                ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                   ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                              ; work         ;
;                         |altsyncram_deo1:auto_generated|              ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_deo1:auto_generated                               ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                   ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                              ; work         ;
;                         |altsyncram_deo1:auto_generated|              ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_deo1:auto_generated                               ; work         ;
;          |fsfb_ctrl:i_fsfb_ctrl|                                      ; 33 (33)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 13 (13)           ; 19 (19)          ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_ctrl:i_fsfb_ctrl                                                                                                                                                                            ; work         ;
;          |offset_ctrl:i_offset_ctrl|                                  ; 41 (1)      ; 34           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 6 (0)             ; 28 (1)           ; 5 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|offset_ctrl:i_offset_ctrl                                                                                                                                                                        ; work         ;
;             |offset_clk_domain_crosser:i_offset_clk_domain_crosser|   ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser                                                                                                                  ; work         ;
;             |offset_spi_if:i_offset_spi_if|                           ; 32 (32)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 2 (2)             ; 23 (23)          ; 5 (5)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|offset_ctrl:i_offset_ctrl|offset_spi_if:i_offset_spi_if                                                                                                                                          ; work         ;
;          |sa_bias_ctrl:i_sa_bias_ctrl|                                ; 40 (1)      ; 33           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 6 (0)             ; 27 (1)           ; 5 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|sa_bias_ctrl:i_sa_bias_ctrl                                                                                                                                                                      ; work         ;
;             |sa_bias_clk_domain_crosser:i_sa_bias_clk_domain_crosser| ; 7 (7)       ; 7            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_clk_domain_crosser:i_sa_bias_clk_domain_crosser                                                                                                              ; work         ;
;             |sa_bias_spi_if:i_sa_bias_spi_if|                         ; 32 (32)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 24 (24)          ; 5 (5)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if                                                                                                                                      ; work         ;
;       |flux_loop_ctrl:i_flux_loop_ctrl_ch5|                           ; 2924 (0)    ; 1434         ; 35072       ; 7     ; 14   ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 1490 (0)     ; 424 (0)           ; 1010 (0)         ; 620 (0)         ; 170 (0)    ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5                                                                                                                                                                                                  ; work         ;
;          |adc_sample_coadd:i_adc_sample_coadd|                        ; 490 (32)    ; 231          ; 12288       ; 0     ; 6    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 259 (32)     ; 99 (0)            ; 132 (0)          ; 180 (0)         ; 3 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd                                                                                                                                                              ; work         ;
;             |coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl| ; 6 (6)       ; 6            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; 0 (0)           ; 2 (2)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl                                                                                                      ; work         ;
;             |coadd_manager_data_path:i_coadd_manager_data_path|       ; 98 (98)     ; 63           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 35 (35)      ; 1 (1)             ; 62 (62)          ; 52 (52)         ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path                                                                                                            ; work         ;
;             |coadd_storage:i_coadd_dat_bank0|                         ; 0 (0)       ; 0            ; 4096        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0                                                                                                                              ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 4096        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component                                                                                                  ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                     ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7ho1:auto_generated                 ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                     ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated                 ; work         ;
;             |coadd_storage:i_coadd_dat_bank1|                         ; 0 (0)       ; 0            ; 4096        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1                                                                                                                              ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 4096        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component                                                                                                  ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                     ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7ho1:auto_generated                 ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                     ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated                 ; work         ;
;             |coadd_storage:i_intgrl_dat_bank0|                        ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0                                                                                                                             ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component                                                                                                 ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                    ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                               ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated                ; work         ;
;             |coadd_storage:i_intgrl_dat_bank1|                        ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1                                                                                                                             ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component                                                                                                 ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                    ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                               ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated                ; work         ;
;             |dynamic_manager_data_path:i_dynamic_manager_data_path|   ; 354 (354)   ; 162          ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 192 (192)    ; 97 (97)           ; 65 (65)          ; 128 (128)       ; 1 (1)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|dynamic_manager_data_path:i_dynamic_manager_data_path                                                                                                        ; work         ;
;          |fsfb_calc:i_fsfb_calc|                                      ; 2320 (0)    ; 1104         ; 22784       ; 7     ; 8    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 1216 (0)     ; 300 (0)           ; 804 (0)          ; 430 (0)         ; 167 (0)    ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc                                                                                                                                                                            ; work         ;
;             |fsfb_filter_storage:i_fsfb_filter_storage0|              ; 0 (0)       ; 0            ; 4096        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_filter_storage:i_fsfb_filter_storage0                                                                                                                                 ; work         ;
;                |altsyncram:altsyncram_component|                      ; 0 (0)       ; 0            ; 4096        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_filter_storage:i_fsfb_filter_storage0|altsyncram:altsyncram_component                                                                                                 ; work         ;
;                   |altsyncram_3jk1:auto_generated|                    ; 0 (0)       ; 0            ; 4096        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_filter_storage:i_fsfb_filter_storage0|altsyncram:altsyncram_component|altsyncram_3jk1:auto_generated                                                                  ; work         ;
;             |fsfb_fltr_regs:i_fsfb_fltr_regs|                         ; 117 (117)   ; 0            ; 7424        ; 1     ; 3    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 117 (117)    ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs                                                                                                                                            ; work         ;
;                |fsfb_wn_queue:i_fsfb_wn11_Q|                          ; 0 (0)       ; 0            ; 1856        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q                                                                                                                ; work         ;
;                   |altsyncram:altsyncram_component|                   ; 0 (0)       ; 0            ; 1856        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component                                                                                ; work         ;
;                      |altsyncram_1oe1:auto_generated|                 ; 0 (0)       ; 0            ; 1856        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated                                                 ; work         ;
;                |fsfb_wn_queue:i_fsfb_wn12_Q|                          ; 0 (0)       ; 0            ; 1856        ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q                                                                                                                ; work         ;
;                   |altsyncram:altsyncram_component|                   ; 0 (0)       ; 0            ; 1856        ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component                                                                                ; work         ;
;                      |altsyncram_1oe1:auto_generated|                 ; 0 (0)       ; 0            ; 1856        ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated                                                 ; work         ;
;                |fsfb_wn_queue:i_fsfb_wn21_Q|                          ; 0 (0)       ; 0            ; 1856        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn21_Q                                                                                                                ; work         ;
;                   |altsyncram:altsyncram_component|                   ; 0 (0)       ; 0            ; 1856        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn21_Q|altsyncram:altsyncram_component                                                                                ; work         ;
;                      |altsyncram_1oe1:auto_generated|                 ; 0 (0)       ; 0            ; 1856        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn21_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated                                                 ; work         ;
;                |fsfb_wn_queue:i_fsfb_wn22_Q|                          ; 0 (0)       ; 0            ; 1856        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn22_Q                                                                                                                ; work         ;
;                   |altsyncram:altsyncram_component|                   ; 0 (0)       ; 0            ; 1856        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn22_Q|altsyncram:altsyncram_component                                                                                ; work         ;
;                      |altsyncram_1oe1:auto_generated|                 ; 0 (0)       ; 0            ; 1856        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn22_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated                                                 ; work         ;
;             |fsfb_io_controller:i_fsfb_io_controller|                 ; 190 (190)   ; 128          ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 62 (62)      ; 1 (1)             ; 127 (127)        ; 44 (44)         ; 1 (1)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller                                                                                                                                    ; work         ;
;             |fsfb_processor:i_fsfb_processor|                         ; 2013 (177)  ; 976          ; 0           ; 0     ; 0    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 1037 (111)   ; 299 (0)           ; 677 (66)         ; 386 (0)         ; 165 (3)    ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor                                                                                                                                            ; work         ;
;                |fsfb_proc_pidz:i_fsfb_proc_pidz|                      ; 1691 (1691) ; 844          ; 0           ; 0     ; 0    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 847 (847)    ; 298 (298)         ; 546 (546)        ; 303 (303)       ; 162 (162)  ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz                                                                                                            ; work         ;
;                   |fsfb_calc_multiplier:i_coeff_mult|                 ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult                                                                          ; work         ;
;                      |lpm_mult:lpm_mult_component|                    ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component                                              ; work         ;
;                         |mult_5nr:auto_generated|                     ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated                      ; work         ;
;                |fsfb_proc_ramp:i_fsfb_proc_ramp|                      ; 145 (107)   ; 66           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 79 (41)      ; 1 (1)             ; 65 (65)          ; 83 (45)         ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp                                                                                                            ; work         ;
;                   |fsfb_calc_add_sub32:i_adder_subtractor|            ; 19 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 19 (0)          ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder_subtractor                                                                     ; work         ;
;                      |lpm_add_sub:lpm_add_sub_component|              ; 19 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 19 (0)          ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder_subtractor|lpm_add_sub:lpm_add_sub_component                                   ; work         ;
;                         |alt_stratix_add_sub:stratix_adder|           ; 19 (19)     ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; 19 (19)         ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder_subtractor|lpm_add_sub:lpm_add_sub_component|alt_stratix_add_sub:stratix_adder ; work         ;
;                   |fsfb_calc_add_sub32:i_adder|                       ; 19 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 19 (0)          ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder                                                                                ; work         ;
;                      |lpm_add_sub:lpm_add_sub_component|              ; 19 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 19 (0)          ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder|lpm_add_sub:lpm_add_sub_component                                              ; work         ;
;                         |alt_stratix_add_sub:stratix_adder|           ; 19 (19)     ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; 19 (19)         ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder|lpm_add_sub:lpm_add_sub_component|alt_stratix_add_sub:stratix_adder            ; work         ;
;             |ram_40x64:i_fsfb_queue_bank0|                            ; 0 (0)       ; 0            ; 4608        ; 1     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0                                                                                                                                               ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 4608        ; 1     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component                                                                                                                   ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                      ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                 ; work         ;
;                         |altsyncram_s2v1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_s2v1:auto_generated                                  ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 2560        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                      ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2560        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                 ; work         ;
;                         |altsyncram_s2v1:auto_generated|              ; 0 (0)       ; 0            ; 2560        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_s2v1:auto_generated                                  ; work         ;
;             |ram_40x64:i_fsfb_queue_bank1|                            ; 0 (0)       ; 0            ; 4608        ; 1     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1                                                                                                                                               ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 4608        ; 1     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component                                                                                                                   ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                      ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                 ; work         ;
;                         |altsyncram_s2v1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_s2v1:auto_generated                                  ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 2560        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                      ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2560        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                 ; work         ;
;                         |altsyncram_s2v1:auto_generated|              ; 0 (0)       ; 0            ; 2560        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_s2v1:auto_generated                                  ; work         ;
;             |ram_8x64:i_flux_cnt_queue_bank0|                         ; 0 (0)       ; 0            ; 1024        ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0                                                                                                                                            ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 1024        ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component                                                                                                                ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                   ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                              ; work         ;
;                         |altsyncram_deo1:auto_generated|              ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_deo1:auto_generated                               ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                   ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                              ; work         ;
;                         |altsyncram_deo1:auto_generated|              ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_deo1:auto_generated                               ; work         ;
;             |ram_8x64:i_flux_cnt_queue_bank1|                         ; 0 (0)       ; 0            ; 1024        ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1                                                                                                                                            ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 1024        ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component                                                                                                                ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                   ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                              ; work         ;
;                         |altsyncram_deo1:auto_generated|              ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_deo1:auto_generated                               ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                   ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                              ; work         ;
;                         |altsyncram_deo1:auto_generated|              ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_deo1:auto_generated                               ; work         ;
;          |fsfb_ctrl:i_fsfb_ctrl|                                      ; 33 (33)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 13 (13)           ; 19 (19)          ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_ctrl:i_fsfb_ctrl                                                                                                                                                                            ; work         ;
;          |offset_ctrl:i_offset_ctrl|                                  ; 41 (1)      ; 34           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 6 (0)             ; 28 (1)           ; 5 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|offset_ctrl:i_offset_ctrl                                                                                                                                                                        ; work         ;
;             |offset_clk_domain_crosser:i_offset_clk_domain_crosser|   ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser                                                                                                                  ; work         ;
;             |offset_spi_if:i_offset_spi_if|                           ; 32 (32)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 2 (2)             ; 23 (23)          ; 5 (5)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|offset_ctrl:i_offset_ctrl|offset_spi_if:i_offset_spi_if                                                                                                                                          ; work         ;
;          |sa_bias_ctrl:i_sa_bias_ctrl|                                ; 40 (1)      ; 33           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 6 (0)             ; 27 (1)           ; 5 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|sa_bias_ctrl:i_sa_bias_ctrl                                                                                                                                                                      ; work         ;
;             |sa_bias_clk_domain_crosser:i_sa_bias_clk_domain_crosser| ; 7 (7)       ; 7            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_clk_domain_crosser:i_sa_bias_clk_domain_crosser                                                                                                              ; work         ;
;             |sa_bias_spi_if:i_sa_bias_spi_if|                         ; 32 (32)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 24 (24)          ; 5 (5)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if                                                                                                                                      ; work         ;
;       |flux_loop_ctrl:i_flux_loop_ctrl_ch6|                           ; 2928 (0)    ; 1434         ; 35072       ; 7     ; 14   ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 1494 (0)     ; 424 (0)           ; 1010 (0)         ; 620 (0)         ; 170 (0)    ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6                                                                                                                                                                                                  ; work         ;
;          |adc_sample_coadd:i_adc_sample_coadd|                        ; 489 (32)    ; 229          ; 12288       ; 0     ; 6    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 260 (32)     ; 99 (0)            ; 130 (0)          ; 180 (0)         ; 4 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd                                                                                                                                                              ; work         ;
;             |coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl| ; 5 (5)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; 0 (0)           ; 3 (3)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl                                                                                                      ; work         ;
;             |coadd_manager_data_path:i_coadd_manager_data_path|       ; 98 (98)     ; 63           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 35 (35)      ; 1 (1)             ; 62 (62)          ; 52 (52)         ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path                                                                                                            ; work         ;
;             |coadd_storage:i_coadd_dat_bank0|                         ; 0 (0)       ; 0            ; 4096        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0                                                                                                                              ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 4096        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component                                                                                                  ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                     ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7ho1:auto_generated                 ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                     ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated                 ; work         ;
;             |coadd_storage:i_coadd_dat_bank1|                         ; 0 (0)       ; 0            ; 4096        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1                                                                                                                              ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 4096        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component                                                                                                  ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                     ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7ho1:auto_generated                 ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                     ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated                 ; work         ;
;             |coadd_storage:i_intgrl_dat_bank0|                        ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0                                                                                                                             ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component                                                                                                 ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                    ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                               ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated                ; work         ;
;             |coadd_storage:i_intgrl_dat_bank1|                        ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1                                                                                                                             ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component                                                                                                 ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                    ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                               ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated                ; work         ;
;             |dynamic_manager_data_path:i_dynamic_manager_data_path|   ; 354 (354)   ; 162          ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 192 (192)    ; 97 (97)           ; 65 (65)          ; 128 (128)       ; 1 (1)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|dynamic_manager_data_path:i_dynamic_manager_data_path                                                                                                        ; work         ;
;          |fsfb_calc:i_fsfb_calc|                                      ; 2324 (0)    ; 1105         ; 22784       ; 7     ; 8    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 1219 (0)     ; 299 (0)           ; 806 (0)          ; 430 (0)         ; 166 (0)    ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc                                                                                                                                                                            ; work         ;
;             |fsfb_filter_storage:i_fsfb_filter_storage0|              ; 0 (0)       ; 0            ; 4096        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_filter_storage:i_fsfb_filter_storage0                                                                                                                                 ; work         ;
;                |altsyncram:altsyncram_component|                      ; 0 (0)       ; 0            ; 4096        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_filter_storage:i_fsfb_filter_storage0|altsyncram:altsyncram_component                                                                                                 ; work         ;
;                   |altsyncram_3jk1:auto_generated|                    ; 0 (0)       ; 0            ; 4096        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_filter_storage:i_fsfb_filter_storage0|altsyncram:altsyncram_component|altsyncram_3jk1:auto_generated                                                                  ; work         ;
;             |fsfb_fltr_regs:i_fsfb_fltr_regs|                         ; 118 (118)   ; 0            ; 7424        ; 1     ; 3    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 118 (118)    ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs                                                                                                                                            ; work         ;
;                |fsfb_wn_queue:i_fsfb_wn11_Q|                          ; 0 (0)       ; 0            ; 1856        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q                                                                                                                ; work         ;
;                   |altsyncram:altsyncram_component|                   ; 0 (0)       ; 0            ; 1856        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component                                                                                ; work         ;
;                      |altsyncram_1oe1:auto_generated|                 ; 0 (0)       ; 0            ; 1856        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated                                                 ; work         ;
;                |fsfb_wn_queue:i_fsfb_wn12_Q|                          ; 0 (0)       ; 0            ; 1856        ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q                                                                                                                ; work         ;
;                   |altsyncram:altsyncram_component|                   ; 0 (0)       ; 0            ; 1856        ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component                                                                                ; work         ;
;                      |altsyncram_1oe1:auto_generated|                 ; 0 (0)       ; 0            ; 1856        ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated                                                 ; work         ;
;                |fsfb_wn_queue:i_fsfb_wn21_Q|                          ; 0 (0)       ; 0            ; 1856        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn21_Q                                                                                                                ; work         ;
;                   |altsyncram:altsyncram_component|                   ; 0 (0)       ; 0            ; 1856        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn21_Q|altsyncram:altsyncram_component                                                                                ; work         ;
;                      |altsyncram_1oe1:auto_generated|                 ; 0 (0)       ; 0            ; 1856        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn21_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated                                                 ; work         ;
;                |fsfb_wn_queue:i_fsfb_wn22_Q|                          ; 0 (0)       ; 0            ; 1856        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn22_Q                                                                                                                ; work         ;
;                   |altsyncram:altsyncram_component|                   ; 0 (0)       ; 0            ; 1856        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn22_Q|altsyncram:altsyncram_component                                                                                ; work         ;
;                      |altsyncram_1oe1:auto_generated|                 ; 0 (0)       ; 0            ; 1856        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn22_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated                                                 ; work         ;
;             |fsfb_io_controller:i_fsfb_io_controller|                 ; 193 (193)   ; 128          ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 65 (65)      ; 1 (1)             ; 127 (127)        ; 44 (44)         ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller                                                                                                                                    ; work         ;
;             |fsfb_processor:i_fsfb_processor|                         ; 2013 (177)  ; 977          ; 0           ; 0     ; 0    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 1036 (111)   ; 298 (0)           ; 679 (66)         ; 386 (0)         ; 165 (3)    ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor                                                                                                                                            ; work         ;
;                |fsfb_proc_pidz:i_fsfb_proc_pidz|                      ; 1691 (1691) ; 845          ; 0           ; 0     ; 0    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 846 (846)    ; 297 (297)         ; 548 (548)        ; 303 (303)       ; 162 (162)  ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz                                                                                                            ; work         ;
;                   |fsfb_calc_multiplier:i_coeff_mult|                 ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult                                                                          ; work         ;
;                      |lpm_mult:lpm_mult_component|                    ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component                                              ; work         ;
;                         |mult_5nr:auto_generated|                     ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated                      ; work         ;
;                |fsfb_proc_ramp:i_fsfb_proc_ramp|                      ; 145 (107)   ; 66           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 79 (41)      ; 1 (1)             ; 65 (65)          ; 83 (45)         ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp                                                                                                            ; work         ;
;                   |fsfb_calc_add_sub32:i_adder_subtractor|            ; 19 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 19 (0)          ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder_subtractor                                                                     ; work         ;
;                      |lpm_add_sub:lpm_add_sub_component|              ; 19 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 19 (0)          ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder_subtractor|lpm_add_sub:lpm_add_sub_component                                   ; work         ;
;                         |alt_stratix_add_sub:stratix_adder|           ; 19 (19)     ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; 19 (19)         ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder_subtractor|lpm_add_sub:lpm_add_sub_component|alt_stratix_add_sub:stratix_adder ; work         ;
;                   |fsfb_calc_add_sub32:i_adder|                       ; 19 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 19 (0)          ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder                                                                                ; work         ;
;                      |lpm_add_sub:lpm_add_sub_component|              ; 19 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 19 (0)          ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder|lpm_add_sub:lpm_add_sub_component                                              ; work         ;
;                         |alt_stratix_add_sub:stratix_adder|           ; 19 (19)     ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; 19 (19)         ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder|lpm_add_sub:lpm_add_sub_component|alt_stratix_add_sub:stratix_adder            ; work         ;
;             |ram_40x64:i_fsfb_queue_bank0|                            ; 0 (0)       ; 0            ; 4608        ; 1     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0                                                                                                                                               ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 4608        ; 1     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component                                                                                                                   ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                      ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                 ; work         ;
;                         |altsyncram_s2v1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_s2v1:auto_generated                                  ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 2560        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                      ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2560        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                 ; work         ;
;                         |altsyncram_s2v1:auto_generated|              ; 0 (0)       ; 0            ; 2560        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_s2v1:auto_generated                                  ; work         ;
;             |ram_40x64:i_fsfb_queue_bank1|                            ; 0 (0)       ; 0            ; 4608        ; 1     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1                                                                                                                                               ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 4608        ; 1     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component                                                                                                                   ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                      ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                 ; work         ;
;                         |altsyncram_s2v1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_s2v1:auto_generated                                  ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 2560        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                      ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2560        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                 ; work         ;
;                         |altsyncram_s2v1:auto_generated|              ; 0 (0)       ; 0            ; 2560        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_s2v1:auto_generated                                  ; work         ;
;             |ram_8x64:i_flux_cnt_queue_bank0|                         ; 0 (0)       ; 0            ; 1024        ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0                                                                                                                                            ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 1024        ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component                                                                                                                ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                   ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                              ; work         ;
;                         |altsyncram_deo1:auto_generated|              ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_deo1:auto_generated                               ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                   ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                              ; work         ;
;                         |altsyncram_deo1:auto_generated|              ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_deo1:auto_generated                               ; work         ;
;             |ram_8x64:i_flux_cnt_queue_bank1|                         ; 0 (0)       ; 0            ; 1024        ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1                                                                                                                                            ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 1024        ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component                                                                                                                ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                   ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                              ; work         ;
;                         |altsyncram_deo1:auto_generated|              ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_deo1:auto_generated                               ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                   ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                              ; work         ;
;                         |altsyncram_deo1:auto_generated|              ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_deo1:auto_generated                               ; work         ;
;          |fsfb_ctrl:i_fsfb_ctrl|                                      ; 34 (34)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 14 (14)           ; 19 (19)          ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_ctrl:i_fsfb_ctrl                                                                                                                                                                            ; work         ;
;          |offset_ctrl:i_offset_ctrl|                                  ; 41 (1)      ; 34           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 6 (0)             ; 28 (1)           ; 5 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|offset_ctrl:i_offset_ctrl                                                                                                                                                                        ; work         ;
;             |offset_clk_domain_crosser:i_offset_clk_domain_crosser|   ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser                                                                                                                  ; work         ;
;             |offset_spi_if:i_offset_spi_if|                           ; 32 (32)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 2 (2)             ; 23 (23)          ; 5 (5)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|offset_ctrl:i_offset_ctrl|offset_spi_if:i_offset_spi_if                                                                                                                                          ; work         ;
;          |sa_bias_ctrl:i_sa_bias_ctrl|                                ; 40 (1)      ; 33           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 6 (0)             ; 27 (1)           ; 5 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|sa_bias_ctrl:i_sa_bias_ctrl                                                                                                                                                                      ; work         ;
;             |sa_bias_clk_domain_crosser:i_sa_bias_clk_domain_crosser| ; 7 (7)       ; 7            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_clk_domain_crosser:i_sa_bias_clk_domain_crosser                                                                                                              ; work         ;
;             |sa_bias_spi_if:i_sa_bias_spi_if|                         ; 32 (32)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 24 (24)          ; 5 (5)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if                                                                                                                                      ; work         ;
;       |flux_loop_ctrl:i_flux_loop_ctrl_ch7|                           ; 2934 (0)    ; 1440         ; 35072       ; 7     ; 14   ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 1494 (0)     ; 426 (0)           ; 1014 (0)         ; 620 (0)         ; 168 (0)    ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7                                                                                                                                                                                                  ; work         ;
;          |adc_sample_coadd:i_adc_sample_coadd|                        ; 491 (32)    ; 231          ; 12288       ; 0     ; 6    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 260 (32)     ; 99 (0)            ; 132 (0)          ; 180 (0)         ; 3 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd                                                                                                                                                              ; work         ;
;             |coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl| ; 7 (7)       ; 6            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 3 (3)            ; 0 (0)           ; 2 (2)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl                                                                                                      ; work         ;
;             |coadd_manager_data_path:i_coadd_manager_data_path|       ; 98 (98)     ; 63           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 63 (63)          ; 52 (52)         ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path                                                                                                            ; work         ;
;             |coadd_storage:i_coadd_dat_bank0|                         ; 0 (0)       ; 0            ; 4096        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0                                                                                                                              ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 4096        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component                                                                                                  ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                     ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7ho1:auto_generated                 ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                     ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated                 ; work         ;
;             |coadd_storage:i_coadd_dat_bank1|                         ; 0 (0)       ; 0            ; 4096        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1                                                                                                                              ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 4096        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component                                                                                                  ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                     ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7ho1:auto_generated                 ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                     ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated                 ; work         ;
;             |coadd_storage:i_intgrl_dat_bank0|                        ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0                                                                                                                             ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component                                                                                                 ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                    ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                               ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated                ; work         ;
;             |coadd_storage:i_intgrl_dat_bank1|                        ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1                                                                                                                             ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component                                                                                                 ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                    ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                               ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated                ; work         ;
;             |dynamic_manager_data_path:i_dynamic_manager_data_path|   ; 354 (354)   ; 162          ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 192 (192)    ; 96 (96)           ; 66 (66)          ; 128 (128)       ; 1 (1)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|dynamic_manager_data_path:i_dynamic_manager_data_path                                                                                                        ; work         ;
;          |fsfb_calc:i_fsfb_calc|                                      ; 2328 (0)    ; 1109         ; 22784       ; 7     ; 8    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 1219 (0)     ; 301 (0)           ; 808 (0)          ; 430 (0)         ; 165 (0)    ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc                                                                                                                                                                            ; work         ;
;             |fsfb_filter_storage:i_fsfb_filter_storage0|              ; 0 (0)       ; 0            ; 4096        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_filter_storage:i_fsfb_filter_storage0                                                                                                                                 ; work         ;
;                |altsyncram:altsyncram_component|                      ; 0 (0)       ; 0            ; 4096        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_filter_storage:i_fsfb_filter_storage0|altsyncram:altsyncram_component                                                                                                 ; work         ;
;                   |altsyncram_3jk1:auto_generated|                    ; 0 (0)       ; 0            ; 4096        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_filter_storage:i_fsfb_filter_storage0|altsyncram:altsyncram_component|altsyncram_3jk1:auto_generated                                                                  ; work         ;
;             |fsfb_fltr_regs:i_fsfb_fltr_regs|                         ; 117 (117)   ; 0            ; 7424        ; 1     ; 3    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 117 (117)    ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs                                                                                                                                            ; work         ;
;                |fsfb_wn_queue:i_fsfb_wn11_Q|                          ; 0 (0)       ; 0            ; 1856        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q                                                                                                                ; work         ;
;                   |altsyncram:altsyncram_component|                   ; 0 (0)       ; 0            ; 1856        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component                                                                                ; work         ;
;                      |altsyncram_1oe1:auto_generated|                 ; 0 (0)       ; 0            ; 1856        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated                                                 ; work         ;
;                |fsfb_wn_queue:i_fsfb_wn12_Q|                          ; 0 (0)       ; 0            ; 1856        ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q                                                                                                                ; work         ;
;                   |altsyncram:altsyncram_component|                   ; 0 (0)       ; 0            ; 1856        ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component                                                                                ; work         ;
;                      |altsyncram_1oe1:auto_generated|                 ; 0 (0)       ; 0            ; 1856        ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated                                                 ; work         ;
;                |fsfb_wn_queue:i_fsfb_wn21_Q|                          ; 0 (0)       ; 0            ; 1856        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn21_Q                                                                                                                ; work         ;
;                   |altsyncram:altsyncram_component|                   ; 0 (0)       ; 0            ; 1856        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn21_Q|altsyncram:altsyncram_component                                                                                ; work         ;
;                      |altsyncram_1oe1:auto_generated|                 ; 0 (0)       ; 0            ; 1856        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn21_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated                                                 ; work         ;
;                |fsfb_wn_queue:i_fsfb_wn22_Q|                          ; 0 (0)       ; 0            ; 1856        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn22_Q                                                                                                                ; work         ;
;                   |altsyncram:altsyncram_component|                   ; 0 (0)       ; 0            ; 1856        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn22_Q|altsyncram:altsyncram_component                                                                                ; work         ;
;                      |altsyncram_1oe1:auto_generated|                 ; 0 (0)       ; 0            ; 1856        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn22_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated                                                 ; work         ;
;             |fsfb_io_controller:i_fsfb_io_controller|                 ; 196 (196)   ; 134          ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 62 (62)      ; 2 (2)             ; 132 (132)        ; 44 (44)         ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller                                                                                                                                    ; work         ;
;             |fsfb_processor:i_fsfb_processor|                         ; 2015 (176)  ; 975          ; 0           ; 0     ; 0    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 1040 (110)   ; 299 (0)           ; 676 (66)         ; 386 (0)         ; 164 (4)    ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor                                                                                                                                            ; work         ;
;                |fsfb_proc_pidz:i_fsfb_proc_pidz|                      ; 1695 (1695) ; 844          ; 0           ; 0     ; 0    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 851 (851)    ; 299 (299)         ; 545 (545)        ; 303 (303)       ; 160 (160)  ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz                                                                                                            ; work         ;
;                   |fsfb_calc_multiplier:i_coeff_mult|                 ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult                                                                          ; work         ;
;                      |lpm_mult:lpm_mult_component|                    ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component                                              ; work         ;
;                         |mult_5nr:auto_generated|                     ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated                      ; work         ;
;                |fsfb_proc_ramp:i_fsfb_proc_ramp|                      ; 144 (106)   ; 65           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 79 (41)      ; 0 (0)             ; 65 (65)          ; 83 (45)         ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp                                                                                                            ; work         ;
;                   |fsfb_calc_add_sub32:i_adder_subtractor|            ; 19 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 19 (0)          ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder_subtractor                                                                     ; work         ;
;                      |lpm_add_sub:lpm_add_sub_component|              ; 19 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 19 (0)          ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder_subtractor|lpm_add_sub:lpm_add_sub_component                                   ; work         ;
;                         |alt_stratix_add_sub:stratix_adder|           ; 19 (19)     ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; 19 (19)         ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder_subtractor|lpm_add_sub:lpm_add_sub_component|alt_stratix_add_sub:stratix_adder ; work         ;
;                   |fsfb_calc_add_sub32:i_adder|                       ; 19 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 19 (0)          ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder                                                                                ; work         ;
;                      |lpm_add_sub:lpm_add_sub_component|              ; 19 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 19 (0)          ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder|lpm_add_sub:lpm_add_sub_component                                              ; work         ;
;                         |alt_stratix_add_sub:stratix_adder|           ; 19 (19)     ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; 19 (19)         ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_ramp:i_fsfb_proc_ramp|fsfb_calc_add_sub32:i_adder|lpm_add_sub:lpm_add_sub_component|alt_stratix_add_sub:stratix_adder            ; work         ;
;             |ram_40x64:i_fsfb_queue_bank0|                            ; 0 (0)       ; 0            ; 4608        ; 1     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0                                                                                                                                               ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 4608        ; 1     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component                                                                                                                   ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                      ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                 ; work         ;
;                         |altsyncram_s2v1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_s2v1:auto_generated                                  ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 2560        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                      ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2560        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                 ; work         ;
;                         |altsyncram_s2v1:auto_generated|              ; 0 (0)       ; 0            ; 2560        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_s2v1:auto_generated                                  ; work         ;
;             |ram_40x64:i_fsfb_queue_bank1|                            ; 0 (0)       ; 0            ; 4608        ; 1     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1                                                                                                                                               ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 4608        ; 1     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component                                                                                                                   ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                      ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                 ; work         ;
;                         |altsyncram_s2v1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_s2v1:auto_generated                                  ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 2560        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                      ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2560        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                 ; work         ;
;                         |altsyncram_s2v1:auto_generated|              ; 0 (0)       ; 0            ; 2560        ; 1     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_s2v1:auto_generated                                  ; work         ;
;             |ram_8x64:i_flux_cnt_queue_bank0|                         ; 0 (0)       ; 0            ; 1024        ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0                                                                                                                                            ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 1024        ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component                                                                                                                ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                   ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                              ; work         ;
;                         |altsyncram_deo1:auto_generated|              ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_deo1:auto_generated                               ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                   ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                              ; work         ;
;                         |altsyncram_deo1:auto_generated|              ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_deo1:auto_generated                               ; work         ;
;             |ram_8x64:i_flux_cnt_queue_bank1|                         ; 0 (0)       ; 0            ; 1024        ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1                                                                                                                                            ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 1024        ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component                                                                                                                ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                   ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                              ; work         ;
;                         |altsyncram_deo1:auto_generated|              ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_deo1:auto_generated                               ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                   ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                              ; work         ;
;                         |altsyncram_deo1:auto_generated|              ; 0 (0)       ; 0            ; 512         ; 1     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_deo1:auto_generated                               ; work         ;
;          |fsfb_ctrl:i_fsfb_ctrl|                                      ; 34 (34)     ; 33           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 14 (14)           ; 19 (19)          ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_ctrl:i_fsfb_ctrl                                                                                                                                                                            ; work         ;
;          |offset_ctrl:i_offset_ctrl|                                  ; 41 (1)      ; 34           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 6 (0)             ; 28 (1)           ; 5 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|offset_ctrl:i_offset_ctrl                                                                                                                                                                        ; work         ;
;             |offset_clk_domain_crosser:i_offset_clk_domain_crosser|   ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser                                                                                                                  ; work         ;
;             |offset_spi_if:i_offset_spi_if|                           ; 32 (32)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 2 (2)             ; 23 (23)          ; 5 (5)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|offset_ctrl:i_offset_ctrl|offset_spi_if:i_offset_spi_if                                                                                                                                          ; work         ;
;          |sa_bias_ctrl:i_sa_bias_ctrl|                                ; 40 (1)      ; 33           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 6 (0)             ; 27 (1)           ; 5 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|sa_bias_ctrl:i_sa_bias_ctrl                                                                                                                                                                      ; work         ;
;             |sa_bias_clk_domain_crosser:i_sa_bias_clk_domain_crosser| ; 7 (7)       ; 7            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_clk_domain_crosser:i_sa_bias_clk_domain_crosser                                                                                                              ; work         ;
;             |sa_bias_spi_if:i_sa_bias_spi_if|                         ; 32 (32)     ; 25           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 24 (24)          ; 5 (5)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_spi_if:i_sa_bias_spi_if                                                                                                                                      ; work         ;
;       |fsfb_corr:i_fsfb_corr|                                         ; 1457 (1443) ; 797          ; 0           ; 0     ; 0    ; 0      ; 0          ; 4            ; 0       ; 2         ; 0         ; 0    ; 0            ; 660 (646)    ; 77 (77)           ; 720 (720)        ; 169 (155)       ; 193 (193)  ; |readout_card|flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr                                                                                                                                                                                                                ; work         ;
;          |fsfb_corr_multiplier:mult1|                                 ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|fsfb_corr_multiplier:mult1                                                                                                                                                                                     ; work         ;
;             |lpm_mult:lpm_mult_component|                             ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|fsfb_corr_multiplier:mult1|lpm_mult:lpm_mult_component                                                                                                                                                         ; work         ;
;                |mult_efq:auto_generated|                              ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|fsfb_corr_multiplier:mult1|lpm_mult:lpm_mult_component|mult_efq:auto_generated                                                                                                                                 ; work         ;
;          |fsfb_corr_multiplier:mult2|                                 ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|fsfb_corr_multiplier:mult2                                                                                                                                                                                     ; work         ;
;             |lpm_mult:lpm_mult_component|                             ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|fsfb_corr_multiplier:mult2|lpm_mult:lpm_mult_component                                                                                                                                                         ; work         ;
;                |mult_efq:auto_generated|                              ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 2            ; 0       ; 1         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|fsfb_corr_multiplier:mult2|lpm_mult:lpm_mult_component|mult_efq:auto_generated                                                                                                                                 ; work         ;
;          |fsfb_corr_subtractor:sub2|                                  ; 14 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 14 (0)          ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|fsfb_corr_subtractor:sub2                                                                                                                                                                                      ; work         ;
;             |lpm_add_sub:lpm_add_sub_component|                       ; 14 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 14 (0)          ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|fsfb_corr_subtractor:sub2|lpm_add_sub:lpm_add_sub_component                                                                                                                                                    ; work         ;
;                |addcore:adder|                                        ; 14 (0)      ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 14 (0)          ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|fsfb_corr_subtractor:sub2|lpm_add_sub:lpm_add_sub_component|addcore:adder                                                                                                                                      ; work         ;
;                   |a_csnbuffer:result_node|                           ; 14 (14)     ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 14 (14)         ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|fsfb_corr_subtractor:sub2|lpm_add_sub:lpm_add_sub_component|addcore:adder|a_csnbuffer:result_node                                                                                                              ; work         ;
;       |raw_ram_bank:rectangle_mode_ram|                               ; 0 (0)       ; 0            ; 917504      ; 0     ; 0    ; 2      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|raw_ram_bank:rectangle_mode_ram                                                                                                                                                                                                      ; work         ;
;          |altsyncram:altsyncram_component|                            ; 0 (0)       ; 0            ; 917504      ; 0     ; 0    ; 2      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|raw_ram_bank:rectangle_mode_ram|altsyncram:altsyncram_component                                                                                                                                                                      ; work         ;
;             |altsyncram_bnl1:auto_generated|                          ; 0 (0)       ; 0            ; 917504      ; 0     ; 0    ; 2      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|raw_ram_bank:rectangle_mode_ram|altsyncram:altsyncram_component|altsyncram_bnl1:auto_generated                                                                                                                                       ; work         ;
;       |wbs_fb_data:i_wbs_fb_data|                                     ; 3521 (268)  ; 2185         ; 74752       ; 88    ; 36   ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1336 (268)   ; 1335 (0)          ; 850 (0)          ; 160 (0)         ; 557 (1)    ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data                                                                                                                                                                                                            ; work         ;
;          |adc_offset_banks_admin:i_adc_offset_banks_admin|            ; 216 (216)   ; 34           ; 23552       ; 0     ; 16   ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 182 (182)    ; 30 (30)           ; 4 (4)            ; 32 (32)         ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin                                                                                                                                                            ; work         ;
;             |wbs_fb_storage:i_adc_offset_bank_ch0|                    ; 0 (0)       ; 0            ; 2944        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch0                                                                                                                       ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 2944        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch0|alt3pram:alt3pram_component                                                                                           ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                              ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                         ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7ho1:auto_generated          ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                              ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                         ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated          ; work         ;
;             |wbs_fb_storage:i_adc_offset_bank_ch1|                    ; 0 (0)       ; 0            ; 2944        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch1                                                                                                                       ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 2944        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch1|alt3pram:alt3pram_component                                                                                           ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch1|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                              ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                         ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7ho1:auto_generated          ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch1|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                              ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                         ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated          ; work         ;
;             |wbs_fb_storage:i_adc_offset_bank_ch2|                    ; 0 (0)       ; 0            ; 2944        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch2                                                                                                                       ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 2944        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch2|alt3pram:alt3pram_component                                                                                           ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch2|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                              ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch2|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                         ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch2|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7ho1:auto_generated          ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch2|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                              ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch2|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                         ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch2|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated          ; work         ;
;             |wbs_fb_storage:i_adc_offset_bank_ch3|                    ; 0 (0)       ; 0            ; 2944        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch3                                                                                                                       ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 2944        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch3|alt3pram:alt3pram_component                                                                                           ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch3|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                              ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch3|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                         ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch3|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7ho1:auto_generated          ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch3|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                              ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch3|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                         ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch3|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated          ; work         ;
;             |wbs_fb_storage:i_adc_offset_bank_ch4|                    ; 0 (0)       ; 0            ; 2944        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch4                                                                                                                       ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 2944        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch4|alt3pram:alt3pram_component                                                                                           ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch4|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                              ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch4|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                         ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch4|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7ho1:auto_generated          ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch4|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                              ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch4|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                         ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch4|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated          ; work         ;
;             |wbs_fb_storage:i_adc_offset_bank_ch5|                    ; 0 (0)       ; 0            ; 2944        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch5                                                                                                                       ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 2944        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch5|alt3pram:alt3pram_component                                                                                           ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch5|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                              ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch5|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                         ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch5|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7ho1:auto_generated          ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch5|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                              ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch5|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                         ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch5|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated          ; work         ;
;             |wbs_fb_storage:i_adc_offset_bank_ch6|                    ; 0 (0)       ; 0            ; 2944        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch6                                                                                                                       ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 2944        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch6|alt3pram:alt3pram_component                                                                                           ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch6|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                              ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch6|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                         ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch6|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7ho1:auto_generated          ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch6|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                              ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch6|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                         ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch6|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated          ; work         ;
;             |wbs_fb_storage:i_adc_offset_bank_ch7|                    ; 0 (0)       ; 0            ; 2944        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch7                                                                                                                       ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 2944        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch7|alt3pram:alt3pram_component                                                                                           ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch7|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                              ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch7|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                         ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 2048        ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch7|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7ho1:auto_generated          ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch7|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                              ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch7|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                         ; work         ;
;                         |altsyncram_7ho1:auto_generated|              ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch7|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated          ; work         ;
;          |flux_quanta_ram_admin:i_flux_quanta_banks_admin|            ; 160 (160)   ; 34           ; 14336       ; 0     ; 16   ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 126 (126)    ; 30 (30)           ; 4 (4)            ; 32 (32)         ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin                                                                                                                                                            ; work         ;
;             |ram_14x64:i_bank_ch0|                                    ; 0 (0)       ; 0            ; 1792        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch0                                                                                                                                       ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 1792        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch0|alt3pram:alt3pram_component                                                                                                           ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                              ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                         ; work         ;
;                         |altsyncram_8ho1:auto_generated|              ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_8ho1:auto_generated                          ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                              ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                         ; work         ;
;                         |altsyncram_8ho1:auto_generated|              ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_8ho1:auto_generated                          ; work         ;
;             |ram_14x64:i_bank_ch1|                                    ; 0 (0)       ; 0            ; 1792        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch1                                                                                                                                       ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 1792        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch1|alt3pram:alt3pram_component                                                                                                           ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch1|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                              ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                         ; work         ;
;                         |altsyncram_8ho1:auto_generated|              ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_8ho1:auto_generated                          ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch1|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                              ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                         ; work         ;
;                         |altsyncram_8ho1:auto_generated|              ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_8ho1:auto_generated                          ; work         ;
;             |ram_14x64:i_bank_ch2|                                    ; 0 (0)       ; 0            ; 1792        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch2                                                                                                                                       ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 1792        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch2|alt3pram:alt3pram_component                                                                                                           ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch2|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                              ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch2|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                         ; work         ;
;                         |altsyncram_8ho1:auto_generated|              ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch2|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_8ho1:auto_generated                          ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch2|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                              ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch2|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                         ; work         ;
;                         |altsyncram_8ho1:auto_generated|              ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch2|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_8ho1:auto_generated                          ; work         ;
;             |ram_14x64:i_bank_ch3|                                    ; 0 (0)       ; 0            ; 1792        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch3                                                                                                                                       ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 1792        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch3|alt3pram:alt3pram_component                                                                                                           ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch3|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                              ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch3|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                         ; work         ;
;                         |altsyncram_8ho1:auto_generated|              ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch3|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_8ho1:auto_generated                          ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch3|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                              ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch3|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                         ; work         ;
;                         |altsyncram_8ho1:auto_generated|              ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch3|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_8ho1:auto_generated                          ; work         ;
;             |ram_14x64:i_bank_ch4|                                    ; 0 (0)       ; 0            ; 1792        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch4                                                                                                                                       ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 1792        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch4|alt3pram:alt3pram_component                                                                                                           ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch4|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                              ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch4|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                         ; work         ;
;                         |altsyncram_8ho1:auto_generated|              ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch4|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_8ho1:auto_generated                          ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch4|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                              ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch4|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                         ; work         ;
;                         |altsyncram_8ho1:auto_generated|              ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch4|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_8ho1:auto_generated                          ; work         ;
;             |ram_14x64:i_bank_ch5|                                    ; 0 (0)       ; 0            ; 1792        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch5                                                                                                                                       ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 1792        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch5|alt3pram:alt3pram_component                                                                                                           ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch5|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                              ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch5|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                         ; work         ;
;                         |altsyncram_8ho1:auto_generated|              ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch5|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_8ho1:auto_generated                          ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch5|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                              ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch5|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                         ; work         ;
;                         |altsyncram_8ho1:auto_generated|              ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch5|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_8ho1:auto_generated                          ; work         ;
;             |ram_14x64:i_bank_ch6|                                    ; 0 (0)       ; 0            ; 1792        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch6                                                                                                                                       ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 1792        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch6|alt3pram:alt3pram_component                                                                                                           ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch6|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                              ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch6|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                         ; work         ;
;                         |altsyncram_8ho1:auto_generated|              ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch6|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_8ho1:auto_generated                          ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch6|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                              ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch6|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                         ; work         ;
;                         |altsyncram_8ho1:auto_generated|              ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch6|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_8ho1:auto_generated                          ; work         ;
;             |ram_14x64:i_bank_ch7|                                    ; 0 (0)       ; 0            ; 1792        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch7                                                                                                                                       ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 1792        ; 0     ; 2    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch7|alt3pram:alt3pram_component                                                                                                           ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch7|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                              ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch7|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                         ; work         ;
;                         |altsyncram_8ho1:auto_generated|              ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch7|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_8ho1:auto_generated                          ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch7|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                              ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch7|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                         ; work         ;
;                         |altsyncram_8ho1:auto_generated|              ; 0 (0)       ; 0            ; 896         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch7|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_8ho1:auto_generated                          ; work         ;
;          |misc_banks_admin:i_misc_banks_admin|                        ; 2341 (2341) ; 2015         ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 326 (326)    ; 1185 (1185)       ; 830 (830)        ; 0 (0)           ; 556 (556)  ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin                                                                                                                                                                        ; work         ;
;          |pid_ram_admin:i_d_banks_admin|                              ; 189 (189)   ; 34           ; 12288       ; 32    ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 155 (155)    ; 30 (30)           ; 4 (4)            ; 32 (32)         ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin                                                                                                                                                                              ; work         ;
;             |pid_ram:i_bank_ch0|                                      ; 0 (0)       ; 0            ; 1536        ; 4     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch0                                                                                                                                                           ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 1536        ; 4     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch0|alt3pram:alt3pram_component                                                                                                                               ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                                  ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                             ; work         ;
;                         |altsyncram_3ho1:auto_generated|              ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_3ho1:auto_generated                                              ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                                  ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                             ; work         ;
;                         |altsyncram_3ho1:auto_generated|              ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_3ho1:auto_generated                                              ; work         ;
;             |pid_ram:i_bank_ch1|                                      ; 0 (0)       ; 0            ; 1536        ; 4     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch1                                                                                                                                                           ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 1536        ; 4     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch1|alt3pram:alt3pram_component                                                                                                                               ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch1|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                                  ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                             ; work         ;
;                         |altsyncram_3ho1:auto_generated|              ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_3ho1:auto_generated                                              ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch1|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                                  ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                             ; work         ;
;                         |altsyncram_3ho1:auto_generated|              ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_3ho1:auto_generated                                              ; work         ;
;             |pid_ram:i_bank_ch2|                                      ; 0 (0)       ; 0            ; 1536        ; 4     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch2                                                                                                                                                           ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 1536        ; 4     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch2|alt3pram:alt3pram_component                                                                                                                               ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch2|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                                  ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch2|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                             ; work         ;
;                         |altsyncram_3ho1:auto_generated|              ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch2|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_3ho1:auto_generated                                              ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch2|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                                  ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch2|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                             ; work         ;
;                         |altsyncram_3ho1:auto_generated|              ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch2|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_3ho1:auto_generated                                              ; work         ;
;             |pid_ram:i_bank_ch3|                                      ; 0 (0)       ; 0            ; 1536        ; 4     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch3                                                                                                                                                           ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 1536        ; 4     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch3|alt3pram:alt3pram_component                                                                                                                               ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch3|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                                  ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch3|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                             ; work         ;
;                         |altsyncram_3ho1:auto_generated|              ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch3|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_3ho1:auto_generated                                              ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch3|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                                  ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch3|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                             ; work         ;
;                         |altsyncram_3ho1:auto_generated|              ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch3|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_3ho1:auto_generated                                              ; work         ;
;             |pid_ram:i_bank_ch4|                                      ; 0 (0)       ; 0            ; 1536        ; 4     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch4                                                                                                                                                           ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 1536        ; 4     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch4|alt3pram:alt3pram_component                                                                                                                               ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch4|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                                  ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch4|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                             ; work         ;
;                         |altsyncram_3ho1:auto_generated|              ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch4|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_3ho1:auto_generated                                              ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch4|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                                  ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch4|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                             ; work         ;
;                         |altsyncram_3ho1:auto_generated|              ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch4|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_3ho1:auto_generated                                              ; work         ;
;             |pid_ram:i_bank_ch5|                                      ; 0 (0)       ; 0            ; 1536        ; 4     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch5                                                                                                                                                           ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 1536        ; 4     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch5|alt3pram:alt3pram_component                                                                                                                               ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch5|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                                  ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch5|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                             ; work         ;
;                         |altsyncram_3ho1:auto_generated|              ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch5|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_3ho1:auto_generated                                              ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch5|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                                  ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch5|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                             ; work         ;
;                         |altsyncram_3ho1:auto_generated|              ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch5|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_3ho1:auto_generated                                              ; work         ;
;             |pid_ram:i_bank_ch6|                                      ; 0 (0)       ; 0            ; 1536        ; 4     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch6                                                                                                                                                           ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 1536        ; 4     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch6|alt3pram:alt3pram_component                                                                                                                               ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch6|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                                  ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch6|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                             ; work         ;
;                         |altsyncram_3ho1:auto_generated|              ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch6|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_3ho1:auto_generated                                              ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch6|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                                  ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch6|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                             ; work         ;
;                         |altsyncram_3ho1:auto_generated|              ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch6|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_3ho1:auto_generated                                              ; work         ;
;             |pid_ram:i_bank_ch7|                                      ; 0 (0)       ; 0            ; 1536        ; 4     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch7                                                                                                                                                           ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 1536        ; 4     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch7|alt3pram:alt3pram_component                                                                                                                               ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch7|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                                  ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch7|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                             ; work         ;
;                         |altsyncram_3ho1:auto_generated|              ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch7|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_3ho1:auto_generated                                              ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch7|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                                  ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch7|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                             ; work         ;
;                         |altsyncram_3ho1:auto_generated|              ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch7|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_3ho1:auto_generated                                              ; work         ;
;          |pid_ram_admin:i_i_banks_admin|                              ; 163 (163)   ; 34           ; 12288       ; 24    ; 4    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 129 (129)    ; 30 (30)           ; 4 (4)            ; 32 (32)         ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin                                                                                                                                                                              ; work         ;
;             |pid_ram:i_bank_ch0|                                      ; 0 (0)       ; 0            ; 1536        ; 2     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch0                                                                                                                                                           ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 1536        ; 2     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch0|alt3pram:alt3pram_component                                                                                                                               ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 768         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                                  ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 768         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                             ; work         ;
;                         |altsyncram_3ho1:auto_generated|              ; 0 (0)       ; 0            ; 768         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_3ho1:auto_generated                                              ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                                  ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                             ; work         ;
;                         |altsyncram_3ho1:auto_generated|              ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_3ho1:auto_generated                                              ; work         ;
;             |pid_ram:i_bank_ch1|                                      ; 0 (0)       ; 0            ; 1536        ; 2     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch1                                                                                                                                                           ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 1536        ; 2     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch1|alt3pram:alt3pram_component                                                                                                                               ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 768         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch1|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                                  ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 768         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                             ; work         ;
;                         |altsyncram_3ho1:auto_generated|              ; 0 (0)       ; 0            ; 768         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_3ho1:auto_generated                                              ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch1|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                                  ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                             ; work         ;
;                         |altsyncram_3ho1:auto_generated|              ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_3ho1:auto_generated                                              ; work         ;
;             |pid_ram:i_bank_ch2|                                      ; 0 (0)       ; 0            ; 1536        ; 2     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch2                                                                                                                                                           ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 1536        ; 2     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch2|alt3pram:alt3pram_component                                                                                                                               ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 768         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch2|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                                  ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 768         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch2|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                             ; work         ;
;                         |altsyncram_3ho1:auto_generated|              ; 0 (0)       ; 0            ; 768         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch2|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_3ho1:auto_generated                                              ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch2|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                                  ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch2|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                             ; work         ;
;                         |altsyncram_3ho1:auto_generated|              ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch2|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_3ho1:auto_generated                                              ; work         ;
;             |pid_ram:i_bank_ch3|                                      ; 0 (0)       ; 0            ; 1536        ; 2     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch3                                                                                                                                                           ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 1536        ; 2     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch3|alt3pram:alt3pram_component                                                                                                                               ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 768         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch3|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                                  ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 768         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch3|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                             ; work         ;
;                         |altsyncram_3ho1:auto_generated|              ; 0 (0)       ; 0            ; 768         ; 0     ; 1    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch3|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_3ho1:auto_generated                                              ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch3|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                                  ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch3|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                             ; work         ;
;                         |altsyncram_3ho1:auto_generated|              ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch3|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_3ho1:auto_generated                                              ; work         ;
;             |pid_ram:i_bank_ch4|                                      ; 0 (0)       ; 0            ; 1536        ; 4     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch4                                                                                                                                                           ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 1536        ; 4     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch4|alt3pram:alt3pram_component                                                                                                                               ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch4|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                                  ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch4|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                             ; work         ;
;                         |altsyncram_3ho1:auto_generated|              ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch4|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_3ho1:auto_generated                                              ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch4|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                                  ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch4|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                             ; work         ;
;                         |altsyncram_3ho1:auto_generated|              ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch4|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_3ho1:auto_generated                                              ; work         ;
;             |pid_ram:i_bank_ch5|                                      ; 0 (0)       ; 0            ; 1536        ; 4     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch5                                                                                                                                                           ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 1536        ; 4     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch5|alt3pram:alt3pram_component                                                                                                                               ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch5|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                                  ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch5|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                             ; work         ;
;                         |altsyncram_3ho1:auto_generated|              ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch5|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_3ho1:auto_generated                                              ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch5|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                                  ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch5|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                             ; work         ;
;                         |altsyncram_3ho1:auto_generated|              ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch5|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_3ho1:auto_generated                                              ; work         ;
;             |pid_ram:i_bank_ch6|                                      ; 0 (0)       ; 0            ; 1536        ; 4     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch6                                                                                                                                                           ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 1536        ; 4     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch6|alt3pram:alt3pram_component                                                                                                                               ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch6|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                                  ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch6|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                             ; work         ;
;                         |altsyncram_3ho1:auto_generated|              ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch6|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_3ho1:auto_generated                                              ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch6|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                                  ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch6|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                             ; work         ;
;                         |altsyncram_3ho1:auto_generated|              ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch6|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_3ho1:auto_generated                                              ; work         ;
;             |pid_ram:i_bank_ch7|                                      ; 0 (0)       ; 0            ; 1536        ; 4     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch7                                                                                                                                                           ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 1536        ; 4     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch7|alt3pram:alt3pram_component                                                                                                                               ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch7|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                                  ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch7|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                             ; work         ;
;                         |altsyncram_3ho1:auto_generated|              ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch7|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_3ho1:auto_generated                                              ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch7|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                                  ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch7|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                             ; work         ;
;                         |altsyncram_3ho1:auto_generated|              ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch7|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_3ho1:auto_generated                                              ; work         ;
;          |pid_ram_admin:i_p_banks_admin|                              ; 184 (184)   ; 34           ; 12288       ; 32    ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 150 (150)    ; 30 (30)           ; 4 (4)            ; 32 (32)         ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin                                                                                                                                                                              ; work         ;
;             |pid_ram:i_bank_ch0|                                      ; 0 (0)       ; 0            ; 1536        ; 4     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch0                                                                                                                                                           ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 1536        ; 4     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch0|alt3pram:alt3pram_component                                                                                                                               ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                                  ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                             ; work         ;
;                         |altsyncram_3ho1:auto_generated|              ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_3ho1:auto_generated                                              ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                                  ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                             ; work         ;
;                         |altsyncram_3ho1:auto_generated|              ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_3ho1:auto_generated                                              ; work         ;
;             |pid_ram:i_bank_ch1|                                      ; 0 (0)       ; 0            ; 1536        ; 4     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch1                                                                                                                                                           ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 1536        ; 4     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch1|alt3pram:alt3pram_component                                                                                                                               ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch1|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                                  ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                             ; work         ;
;                         |altsyncram_3ho1:auto_generated|              ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_3ho1:auto_generated                                              ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch1|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                                  ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                             ; work         ;
;                         |altsyncram_3ho1:auto_generated|              ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_3ho1:auto_generated                                              ; work         ;
;             |pid_ram:i_bank_ch2|                                      ; 0 (0)       ; 0            ; 1536        ; 4     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch2                                                                                                                                                           ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 1536        ; 4     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch2|alt3pram:alt3pram_component                                                                                                                               ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch2|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                                  ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch2|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                             ; work         ;
;                         |altsyncram_3ho1:auto_generated|              ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch2|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_3ho1:auto_generated                                              ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch2|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                                  ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch2|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                             ; work         ;
;                         |altsyncram_3ho1:auto_generated|              ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch2|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_3ho1:auto_generated                                              ; work         ;
;             |pid_ram:i_bank_ch3|                                      ; 0 (0)       ; 0            ; 1536        ; 4     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch3                                                                                                                                                           ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 1536        ; 4     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch3|alt3pram:alt3pram_component                                                                                                                               ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch3|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                                  ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch3|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                             ; work         ;
;                         |altsyncram_3ho1:auto_generated|              ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch3|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_3ho1:auto_generated                                              ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch3|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                                  ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch3|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                             ; work         ;
;                         |altsyncram_3ho1:auto_generated|              ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch3|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_3ho1:auto_generated                                              ; work         ;
;             |pid_ram:i_bank_ch4|                                      ; 0 (0)       ; 0            ; 1536        ; 4     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch4                                                                                                                                                           ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 1536        ; 4     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch4|alt3pram:alt3pram_component                                                                                                                               ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch4|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                                  ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch4|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                             ; work         ;
;                         |altsyncram_3ho1:auto_generated|              ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch4|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_3ho1:auto_generated                                              ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch4|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                                  ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch4|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                             ; work         ;
;                         |altsyncram_3ho1:auto_generated|              ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch4|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_3ho1:auto_generated                                              ; work         ;
;             |pid_ram:i_bank_ch5|                                      ; 0 (0)       ; 0            ; 1536        ; 4     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch5                                                                                                                                                           ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 1536        ; 4     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch5|alt3pram:alt3pram_component                                                                                                                               ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch5|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                                  ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch5|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                             ; work         ;
;                         |altsyncram_3ho1:auto_generated|              ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch5|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_3ho1:auto_generated                                              ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch5|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                                  ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch5|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                             ; work         ;
;                         |altsyncram_3ho1:auto_generated|              ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch5|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_3ho1:auto_generated                                              ; work         ;
;             |pid_ram:i_bank_ch6|                                      ; 0 (0)       ; 0            ; 1536        ; 4     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch6                                                                                                                                                           ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 1536        ; 4     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch6|alt3pram:alt3pram_component                                                                                                                               ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch6|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                                  ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch6|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                             ; work         ;
;                         |altsyncram_3ho1:auto_generated|              ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch6|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_3ho1:auto_generated                                              ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch6|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                                  ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch6|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                             ; work         ;
;                         |altsyncram_3ho1:auto_generated|              ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch6|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_3ho1:auto_generated                                              ; work         ;
;             |pid_ram:i_bank_ch7|                                      ; 0 (0)       ; 0            ; 1536        ; 4     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch7                                                                                                                                                           ; work         ;
;                |alt3pram:alt3pram_component|                          ; 0 (0)       ; 0            ; 1536        ; 4     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch7|alt3pram:alt3pram_component                                                                                                                               ; work         ;
;                   |altdpram:altdpram_component1|                      ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch7|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                                                  ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch7|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                                             ; work         ;
;                         |altsyncram_3ho1:auto_generated|              ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch7|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_3ho1:auto_generated                                              ; work         ;
;                   |altdpram:altdpram_component2|                      ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch7|alt3pram:alt3pram_component|altdpram:altdpram_component2                                                                                                  ; work         ;
;                      |altsyncram:ram_block|                           ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch7|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block                                                                             ; work         ;
;                         |altsyncram_3ho1:auto_generated|              ; 0 (0)       ; 0            ; 768         ; 2     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch7|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_3ho1:auto_generated                                              ; work         ;
;       |wbs_frame_data:i_wbs_frame_data|                               ; 1009 (1009) ; 140          ; 65536       ; 0     ; 16   ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 869 (869)    ; 20 (20)           ; 120 (120)        ; 88 (88)         ; 66 (66)    ; |readout_card|flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data                                                                                                                                                                                                      ; work         ;
;          |rectangle_ram_bank:rectangle_mode_ram|                      ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|rectangle_ram_bank:rectangle_mode_ram                                                                                                                                                                ; work         ;
;             |altsyncram:altsyncram_component|                         ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|rectangle_ram_bank:rectangle_mode_ram|altsyncram:altsyncram_component                                                                                                                                ; work         ;
;                |altsyncram_bjl1:auto_generated|                       ; 0 (0)       ; 0            ; 65536       ; 0     ; 16   ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|rectangle_ram_bank:rectangle_mode_ram|altsyncram:altsyncram_component|altsyncram_bjl1:auto_generated                                                                                                 ; work         ;
;    |fpga_thermo:i_fpga_thermo|                                        ; 217 (24)    ; 138          ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 79 (16)      ; 12 (0)            ; 126 (8)          ; 76 (0)          ; 2 (0)      ; |readout_card|fpga_thermo:i_fpga_thermo                                                                                                                                                                                                                                  ; work         ;
;       |reg:thermo_data|                                               ; 31 (31)     ; 31           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 31 (31)          ; 0 (0)           ; 0 (0)      ; |readout_card|fpga_thermo:i_fpga_thermo|reg:thermo_data                                                                                                                                                                                                                  ; work         ;
;       |smb_master:master2|                                            ; 117 (60)    ; 63           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 54 (45)      ; 10 (0)            ; 53 (15)          ; 40 (4)          ; 1 (0)      ; |readout_card|fpga_thermo:i_fpga_thermo|smb_master:master2                                                                                                                                                                                                               ; work         ;
;          |shift_reg:rx_data_reg|                                      ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|fpga_thermo:i_fpga_thermo|smb_master:master2|shift_reg:rx_data_reg                                                                                                                                                                                         ; work         ;
;          |shift_reg:tx_addr_reg|                                      ; 4 (4)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |readout_card|fpga_thermo:i_fpga_thermo|smb_master:master2|shift_reg:tx_addr_reg                                                                                                                                                                                         ; work         ;
;          |us_timer:smb_timer|                                         ; 45 (45)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 2 (2)             ; 34 (34)          ; 36 (36)         ; 1 (1)      ; |readout_card|fpga_thermo:i_fpga_thermo|smb_master:master2|us_timer:smb_timer                                                                                                                                                                                            ; work         ;
;       |us_timer:timeout_timer|                                        ; 45 (45)     ; 36           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 9 (9)        ; 2 (2)             ; 34 (34)          ; 36 (36)         ; 1 (1)      ; |readout_card|fpga_thermo:i_fpga_thermo|us_timer:timeout_timer                                                                                                                                                                                                           ; work         ;
;    |frame_timing:i_frame_timing|                                      ; 972 (0)     ; 421          ; 0           ; 0     ; 0    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 551 (0)      ; 77 (0)            ; 344 (0)          ; 287 (0)         ; 187 (0)    ; |readout_card|frame_timing:i_frame_timing                                                                                                                                                                                                                                ; work         ;
;       |frame_timing_core:ftc|                                         ; 411 (411)   ; 66           ; 0           ; 0     ; 0    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 345 (345)    ; 1 (1)             ; 65 (65)          ; 287 (287)       ; 1 (1)      ; |readout_card|frame_timing:i_frame_timing|frame_timing_core:ftc                                                                                                                                                                                                          ; work         ;
;          |lpm_mult:Mult0|                                             ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|frame_timing:i_frame_timing|frame_timing_core:ftc|lpm_mult:Mult0                                                                                                                                                                                           ; work         ;
;             |mult_tqs:auto_generated|                                 ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 8            ; 0       ; 0         ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|frame_timing:i_frame_timing|frame_timing_core:ftc|lpm_mult:Mult0|mult_tqs:auto_generated                                                                                                                                                                   ; work         ;
;       |frame_timing_wbs:wbi|                                          ; 561 (401)   ; 355          ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 206 (206)    ; 76 (31)           ; 279 (164)        ; 0 (0)           ; 186 (186)  ; |readout_card|frame_timing:i_frame_timing|frame_timing_wbs:wbi                                                                                                                                                                                                           ; work         ;
;          |reg:address_on_delay_reg|                                   ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |readout_card|frame_timing:i_frame_timing|frame_timing_wbs:wbi|reg:address_on_delay_reg                                                                                                                                                                                  ; work         ;
;          |reg:feedback_delay_reg|                                     ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |readout_card|frame_timing:i_frame_timing|frame_timing_wbs:wbi|reg:feedback_delay_reg                                                                                                                                                                                    ; work         ;
;          |reg:resync_req_reg|                                         ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |readout_card|frame_timing:i_frame_timing|frame_timing_wbs:wbi|reg:resync_req_reg                                                                                                                                                                                        ; work         ;
;          |reg:sample_delay_reg|                                       ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |readout_card|frame_timing:i_frame_timing|frame_timing_wbs:wbi|reg:sample_delay_reg                                                                                                                                                                                      ; work         ;
;          |reg:sample_num_reg|                                         ; 32 (32)     ; 32           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 29 (29)           ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |readout_card|frame_timing:i_frame_timing|frame_timing_wbs:wbi|reg:sample_num_reg                                                                                                                                                                                        ; work         ;
;    |id_thermo:i_id_thermo|                                            ; 213 (62)    ; 113          ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 100 (44)     ; 20 (0)            ; 93 (18)          ; 18 (0)          ; 2 (0)      ; |readout_card|id_thermo:i_id_thermo                                                                                                                                                                                                                                      ; work         ;
;       |counter:byte_counter|                                          ; 8 (8)       ; 4            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |readout_card|id_thermo:i_id_thermo|counter:byte_counter                                                                                                                                                                                                                 ; work         ;
;       |one_wire_master:master|                                        ; 97 (60)     ; 45           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 52 (52)      ; 6 (0)             ; 39 (8)           ; 18 (0)          ; 2 (2)      ; |readout_card|id_thermo:i_id_thermo|one_wire_master:master                                                                                                                                                                                                               ; work         ;
;          |binary_counter:bit_counter|                                 ; 3 (3)       ; 3            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |readout_card|id_thermo:i_id_thermo|one_wire_master:master|binary_counter:bit_counter                                                                                                                                                                                    ; work         ;
;          |binary_counter:timer_counter|                               ; 18 (18)     ; 18           ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; 18 (18)         ; 0 (0)      ; |readout_card|id_thermo:i_id_thermo|one_wire_master:master|binary_counter:timer_counter                                                                                                                                                                                  ; work         ;
;          |shift_reg:rx_data_reg|                                      ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |readout_card|id_thermo:i_id_thermo|one_wire_master:master|shift_reg:rx_data_reg                                                                                                                                                                                         ; work         ;
;          |shift_reg:tx_data_reg|                                      ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |readout_card|id_thermo:i_id_thermo|one_wire_master:master|shift_reg:tx_data_reg                                                                                                                                                                                         ; work         ;
;       |reg:id_data0|                                                  ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |readout_card|id_thermo:i_id_thermo|reg:id_data0                                                                                                                                                                                                                         ; work         ;
;       |reg:id_data1|                                                  ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |readout_card|id_thermo:i_id_thermo|reg:id_data1                                                                                                                                                                                                                         ; work         ;
;       |reg:id_data2|                                                  ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |readout_card|id_thermo:i_id_thermo|reg:id_data2                                                                                                                                                                                                                         ; work         ;
;       |reg:id_data3|                                                  ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |readout_card|id_thermo:i_id_thermo|reg:id_data3                                                                                                                                                                                                                         ; work         ;
;       |reg:thermo_data0|                                              ; 6 (6)       ; 6            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|id_thermo:i_id_thermo|reg:thermo_data0                                                                                                                                                                                                                     ; work         ;
;       |reg:thermo_data1|                                              ; 8 (8)       ; 8            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|id_thermo:i_id_thermo|reg:thermo_data1                                                                                                                                                                                                                     ; work         ;
;    |leds:i_LED|                                                       ; 9 (9)       ; 7            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |readout_card|leds:i_LED                                                                                                                                                                                                                                                 ; work         ;
;    |rc_pll:i_rc_pll|                                                  ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|rc_pll:i_rc_pll                                                                                                                                                                                                                                            ; work         ;
;       |altpll:altpll_component|                                       ; 0 (0)       ; 0            ; 0           ; 0     ; 0    ; 0      ; 0          ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |readout_card|rc_pll:i_rc_pll|altpll:altpll_component                                                                                                                                                                                                                    ; work         ;
+-----------------------------------------------------------------------+-------------+--------------+-------------+-------+------+--------+------------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                                                                                                                  ;
+-------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; Core to Output Register ; Clock Enable to Output Enable Register ; Clock Enable to Output Register ; Clock Enable to Input Register ; TCO ; TCOE ; Falling Edge Output Enable ;
+-------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+
; adc1_ovr          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc2_ovr          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc3_ovr          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc4_ovr          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc5_ovr          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc6_ovr          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc7_ovr          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc8_ovr          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc1_rdy          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc2_rdy          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc3_rdy          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc4_rdy          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc5_rdy          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc6_rdy          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc7_rdy          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc8_rdy          ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_spare        ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; ttl_in2           ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; ttl_in3           ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; dip_sw3           ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; dip_sw4           ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; inclk             ; Input    ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; ttl_in1           ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; rst_n             ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[0]        ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[1]        ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[2]        ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; slot_id[3]        ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc7_dat[0]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc6_dat[0]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc5_dat[0]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc8_dat[0]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc2_dat[0]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc3_dat[0]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc1_dat[0]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc4_dat[0]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc7_dat[1]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc6_dat[1]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc5_dat[1]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc8_dat[1]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc2_dat[1]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc3_dat[1]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc1_dat[1]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc4_dat[1]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc7_dat[2]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc6_dat[2]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc5_dat[2]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc8_dat[2]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc2_dat[2]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc3_dat[2]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc1_dat[2]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc4_dat[2]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc7_dat[13]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc6_dat[13]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc5_dat[13]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc8_dat[13]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc2_dat[13]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc3_dat[13]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc1_dat[13]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc4_dat[13]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc7_dat[12]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc6_dat[12]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc5_dat[12]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc8_dat[12]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc2_dat[12]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc3_dat[12]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc1_dat[12]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc4_dat[12]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc7_dat[11]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc6_dat[11]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc5_dat[11]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc8_dat[11]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc2_dat[11]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc3_dat[11]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc1_dat[11]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc4_dat[11]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc7_dat[10]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc6_dat[10]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc5_dat[10]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc8_dat[10]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc2_dat[10]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc3_dat[10]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc1_dat[10]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc4_dat[10]      ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc7_dat[9]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc6_dat[9]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc5_dat[9]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc8_dat[9]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc2_dat[9]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc3_dat[9]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc1_dat[9]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc4_dat[9]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc7_dat[8]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc6_dat[8]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc5_dat[8]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc8_dat[8]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc2_dat[8]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc3_dat[8]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc1_dat[8]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc4_dat[8]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc7_dat[7]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc6_dat[7]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc5_dat[7]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc8_dat[7]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc2_dat[7]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc3_dat[7]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc1_dat[7]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc4_dat[7]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc7_dat[6]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc6_dat[6]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc5_dat[6]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc8_dat[6]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc2_dat[6]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc3_dat[6]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc1_dat[6]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc4_dat[6]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc7_dat[5]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc6_dat[5]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc5_dat[5]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc8_dat[5]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc2_dat[5]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc3_dat[5]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc1_dat[5]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc4_dat[5]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc7_dat[4]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc6_dat[4]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc5_dat[4]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc8_dat[4]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc2_dat[4]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc3_dat[4]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc1_dat[4]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc4_dat[4]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc7_dat[3]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc6_dat[3]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc5_dat[3]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc8_dat[3]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc2_dat[3]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc3_dat[3]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc1_dat[3]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc4_dat[3]       ; Input    ; OFF           ; OFF           ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_sync         ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; lvds_cmd          ; Input    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; --   ; --                         ;
; adc1_clk          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; adc2_clk          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; adc3_clk          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; adc4_clk          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; adc5_clk          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; adc6_clk          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; adc7_clk          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; adc8_clk          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB1_dat[0]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB1_dat[1]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB1_dat[2]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB1_dat[3]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB1_dat[4]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB1_dat[5]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB1_dat[6]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB1_dat[7]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB1_dat[8]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB1_dat[9]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB1_dat[10]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB1_dat[11]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB1_dat[12]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB1_dat[13]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB2_dat[0]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB2_dat[1]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB2_dat[2]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB2_dat[3]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB2_dat[4]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB2_dat[5]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB2_dat[6]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB2_dat[7]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB2_dat[8]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB2_dat[9]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB2_dat[10]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB2_dat[11]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB2_dat[12]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB2_dat[13]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB3_dat[0]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB3_dat[1]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB3_dat[2]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB3_dat[3]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB3_dat[4]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB3_dat[5]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB3_dat[6]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB3_dat[7]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB3_dat[8]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB3_dat[9]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB3_dat[10]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB3_dat[11]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB3_dat[12]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB3_dat[13]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB4_dat[0]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB4_dat[1]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB4_dat[2]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB4_dat[3]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB4_dat[4]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB4_dat[5]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB4_dat[6]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB4_dat[7]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB4_dat[8]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB4_dat[9]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB4_dat[10]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB4_dat[11]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB4_dat[12]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB4_dat[13]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB5_dat[0]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB5_dat[1]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB5_dat[2]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB5_dat[3]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB5_dat[4]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB5_dat[5]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB5_dat[6]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB5_dat[7]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB5_dat[8]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB5_dat[9]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB5_dat[10]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB5_dat[11]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB5_dat[12]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB5_dat[13]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB6_dat[0]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB6_dat[1]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB6_dat[2]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB6_dat[3]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB6_dat[4]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB6_dat[5]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB6_dat[6]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB6_dat[7]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB6_dat[8]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB6_dat[9]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB6_dat[10]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB6_dat[11]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB6_dat[12]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB6_dat[13]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB7_dat[0]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB7_dat[1]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB7_dat[2]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB7_dat[3]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB7_dat[4]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB7_dat[5]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB7_dat[6]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB7_dat[7]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB7_dat[8]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB7_dat[9]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB7_dat[10]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB7_dat[11]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB7_dat[12]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB7_dat[13]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB8_dat[0]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB8_dat[1]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB8_dat[2]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB8_dat[3]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB8_dat[4]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB8_dat[5]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB8_dat[6]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB8_dat[7]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB8_dat[8]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB8_dat[9]    ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB8_dat[10]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB8_dat[11]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB8_dat[12]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB8_dat[13]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB_clk[0]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB_clk[1]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB_clk[2]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB_clk[3]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB_clk[4]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB_clk[5]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB_clk[6]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_FB_clk[7]     ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[0]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[1]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[2]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[3]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[4]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[5]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[6]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_clk[7]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_dat[0]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_dat[1]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_dat[2]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_dat[3]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_dat[4]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_dat[5]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_dat[6]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; dac_dat[7]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; bias_dac_ncs[0]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; bias_dac_ncs[1]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; bias_dac_ncs[2]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; bias_dac_ncs[3]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; bias_dac_ncs[4]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; bias_dac_ncs[5]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; bias_dac_ncs[6]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; bias_dac_ncs[7]   ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; offset_dac_ncs[0] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; offset_dac_ncs[1] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; offset_dac_ncs[2] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; offset_dac_ncs[3] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; offset_dac_ncs[4] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; offset_dac_ncs[5] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; offset_dac_ncs[6] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; offset_dac_ncs[7] ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_txa          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; lvds_txb          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_dir1          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_out1          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_dir2          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_out2          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_dir3          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ttl_out3          ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; red_led           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; ylw_led           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; grn_led           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; wdog              ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; smb_clk           ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; smb_nalert        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[0]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[1]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[2]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[3]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[4]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[5]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[6]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[7]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[8]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[9]         ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[10]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[11]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[12]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[13]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[14]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[15]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[16]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[17]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[18]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[19]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[20]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[21]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[22]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[23]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[24]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[25]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[26]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[27]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[28]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[29]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[30]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; mictor[31]        ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; card_id           ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; smb_data          ; Bidir    ; ON            ; ON            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; adc1_clk(n)       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; adc2_clk(n)       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; adc3_clk(n)       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; adc4_clk(n)       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; adc5_clk(n)       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; adc6_clk(n)       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; adc7_clk(n)       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
; adc8_clk(n)       ; Output   ; --            ; --            ; --                    ; --                      ; --                                     ; --                              ; --                             ; --  ; OFF  ; OFF                        ;
+-------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                   ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; adc1_ovr                                                                                                                                                              ;                   ;         ;
; adc2_ovr                                                                                                                                                              ;                   ;         ;
; adc3_ovr                                                                                                                                                              ;                   ;         ;
; adc4_ovr                                                                                                                                                              ;                   ;         ;
; adc5_ovr                                                                                                                                                              ;                   ;         ;
; adc6_ovr                                                                                                                                                              ;                   ;         ;
; adc7_ovr                                                                                                                                                              ;                   ;         ;
; adc8_ovr                                                                                                                                                              ;                   ;         ;
; adc1_rdy                                                                                                                                                              ;                   ;         ;
; adc2_rdy                                                                                                                                                              ;                   ;         ;
; adc3_rdy                                                                                                                                                              ;                   ;         ;
; adc4_rdy                                                                                                                                                              ;                   ;         ;
; adc5_rdy                                                                                                                                                              ;                   ;         ;
; adc6_rdy                                                                                                                                                              ;                   ;         ;
; adc7_rdy                                                                                                                                                              ;                   ;         ;
; adc8_rdy                                                                                                                                                              ;                   ;         ;
; lvds_spare                                                                                                                                                            ;                   ;         ;
; ttl_in2                                                                                                                                                               ;                   ;         ;
; ttl_in3                                                                                                                                                               ;                   ;         ;
; dip_sw3                                                                                                                                                               ;                   ;         ;
; dip_sw4                                                                                                                                                               ;                   ;         ;
; inclk                                                                                                                                                                 ;                   ;         ;
; ttl_in1                                                                                                                                                               ;                   ;         ;
;      - rst                                                                                                                                                            ; 1                 ; ON      ;
; rst_n                                                                                                                                                                 ;                   ;         ;
;      - rst                                                                                                                                                            ; 1                 ; ON      ;
; slot_id[0]                                                                                                                                                            ;                   ;         ;
;      - Mux31~74                                                                                                                                                       ; 1                 ; ON      ;
;      - dispatch:i_dispatch|Mux7~0                                                                                                                                     ; 1                 ; ON      ;
;      - dispatch:i_dispatch|Mux6~0                                                                                                                                     ; 1                 ; ON      ;
;      - dispatch:i_dispatch|Mux5~0                                                                                                                                     ; 1                 ; ON      ;
;      - dispatch:i_dispatch|Mux4~0                                                                                                                                     ; 1                 ; ON      ;
; slot_id[1]                                                                                                                                                            ;                   ;         ;
;      - dispatch:i_dispatch|Mux0~0                                                                                                                                     ; 1                 ; ON      ;
;      - dispatch:i_dispatch|Mux7~0                                                                                                                                     ; 1                 ; ON      ;
;      - dispatch:i_dispatch|Mux6~0                                                                                                                                     ; 1                 ; ON      ;
;      - dispatch:i_dispatch|Mux5~0                                                                                                                                     ; 1                 ; ON      ;
;      - dispatch:i_dispatch|Mux4~0                                                                                                                                     ; 1                 ; ON      ;
;      - Mux30~63                                                                                                                                                       ; 1                 ; ON      ;
; slot_id[2]                                                                                                                                                            ;                   ;         ;
;      - dispatch:i_dispatch|Mux0~0                                                                                                                                     ; 1                 ; ON      ;
;      - dispatch:i_dispatch|Mux7~0                                                                                                                                     ; 1                 ; ON      ;
;      - dispatch:i_dispatch|Mux6~0                                                                                                                                     ; 1                 ; ON      ;
;      - dispatch:i_dispatch|Mux5~0                                                                                                                                     ; 1                 ; ON      ;
;      - dispatch:i_dispatch|Mux4~0                                                                                                                                     ; 1                 ; ON      ;
;      - Mux29~63                                                                                                                                                       ; 1                 ; ON      ;
;      - dispatch:i_dispatch|dispatch_cmd_receive:receiver|reg:hdr1|reg_o[25]                                                                                           ; 1                 ; ON      ;
; slot_id[3]                                                                                                                                                            ;                   ;         ;
;      - dispatch:i_dispatch|Mux0~0                                                                                                                                     ; 0                 ; ON      ;
;      - dispatch:i_dispatch|Mux7~0                                                                                                                                     ; 0                 ; ON      ;
;      - dispatch:i_dispatch|Mux6~0                                                                                                                                     ; 0                 ; ON      ;
;      - dispatch:i_dispatch|Mux5~0                                                                                                                                     ; 0                 ; ON      ;
;      - dispatch:i_dispatch|Mux4~0                                                                                                                                     ; 0                 ; ON      ;
;      - Mux28~63                                                                                                                                                       ; 0                 ; ON      ;
;      - dispatch:i_dispatch|dispatch_cmd_receive:receiver|reg:hdr1|reg_o[25]                                                                                           ; 0                 ; ON      ;
; adc7_dat[0]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[0]~1                                                                                                                         ; 0                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[0]~0   ; 0                 ; OFF     ;
; adc6_dat[0]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[0]~0                                                                                                                         ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[0]~0   ; 1                 ; OFF     ;
; adc5_dat[0]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[0]~0                                                                                                                         ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[0]~0   ; 1                 ; OFF     ;
; adc8_dat[0]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[0]~1                                                                                                                         ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[0]~0   ; 1                 ; OFF     ;
; adc2_dat[0]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[0]~3                                                                                                                         ; 0                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[0]~0   ; 1                 ; OFF     ;
; adc3_dat[0]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[0]~2                                                                                                                         ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[0]~0   ; 0                 ; OFF     ;
; adc1_dat[0]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[0]~2                                                                                                                         ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[0]~0   ; 0                 ; OFF     ;
; adc4_dat[0]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[0]~3                                                                                                                         ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[0]~0   ; 1                 ; OFF     ;
; adc7_dat[1]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[1]~6                                                                                                                         ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[1]~10  ; 1                 ; OFF     ;
; adc6_dat[1]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[1]~5                                                                                                                         ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[1]~10  ; 0                 ; OFF     ;
; adc5_dat[1]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[1]~5                                                                                                                         ; 0                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[1]~10  ; 0                 ; OFF     ;
; adc8_dat[1]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[1]~6                                                                                                                         ; 0                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[1]~10  ; 0                 ; OFF     ;
; adc2_dat[1]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[1]~8                                                                                                                         ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[1]~10  ; 1                 ; OFF     ;
; adc3_dat[1]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[1]~7                                                                                                                         ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[1]~10  ; 0                 ; OFF     ;
; adc1_dat[1]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[1]~7                                                                                                                         ; 0                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[1]~10  ; 0                 ; OFF     ;
; adc4_dat[1]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[1]~8                                                                                                                         ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[1]~10  ; 1                 ; OFF     ;
; adc7_dat[2]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[2]~11                                                                                                                        ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[2]~20  ; 1                 ; OFF     ;
; adc6_dat[2]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[2]~10                                                                                                                        ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[2]~20  ; 0                 ; OFF     ;
; adc5_dat[2]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[2]~10                                                                                                                        ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[2]~20  ; 1                 ; OFF     ;
; adc8_dat[2]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[2]~11                                                                                                                        ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[2]~20  ; 0                 ; OFF     ;
; adc2_dat[2]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[2]~13                                                                                                                        ; 0                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[2]~20  ; 0                 ; OFF     ;
; adc3_dat[2]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[2]~12                                                                                                                        ; 0                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[2]~20  ; 1                 ; OFF     ;
; adc1_dat[2]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[2]~12                                                                                                                        ; 0                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[2]~20  ; 0                 ; OFF     ;
; adc4_dat[2]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[2]~13                                                                                                                        ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[2]~20  ; 1                 ; OFF     ;
; adc7_dat[13]                                                                                                                                                          ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[13]~16                                                                                                                       ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[13]~35 ; 1                 ; OFF     ;
; adc6_dat[13]                                                                                                                                                          ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[13]~15                                                                                                                       ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[13]~35 ; 1                 ; OFF     ;
; adc5_dat[13]                                                                                                                                                          ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[13]~15                                                                                                                       ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[13]~35 ; 1                 ; OFF     ;
; adc8_dat[13]                                                                                                                                                          ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[13]~16                                                                                                                       ; 0                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[13]~35 ; 0                 ; OFF     ;
; adc2_dat[13]                                                                                                                                                          ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[13]~18                                                                                                                       ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[13]~35 ; 1                 ; OFF     ;
; adc3_dat[13]                                                                                                                                                          ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[13]~17                                                                                                                       ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[13]~35 ; 0                 ; OFF     ;
; adc1_dat[13]                                                                                                                                                          ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[13]~17                                                                                                                       ; 0                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[13]~35 ; 0                 ; OFF     ;
; adc4_dat[13]                                                                                                                                                          ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[13]~18                                                                                                                       ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[13]~35 ; 1                 ; OFF     ;
; adc7_dat[12]                                                                                                                                                          ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[12]~21                                                                                                                       ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[12]~40 ; 1                 ; OFF     ;
; adc6_dat[12]                                                                                                                                                          ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[12]~20                                                                                                                       ; 0                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[12]~40 ; 0                 ; OFF     ;
; adc5_dat[12]                                                                                                                                                          ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[12]~20                                                                                                                       ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[12]~40 ; 1                 ; OFF     ;
; adc8_dat[12]                                                                                                                                                          ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[12]~21                                                                                                                       ; 0                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[12]~40 ; 0                 ; OFF     ;
; adc2_dat[12]                                                                                                                                                          ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[12]~23                                                                                                                       ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[12]~40 ; 0                 ; OFF     ;
; adc3_dat[12]                                                                                                                                                          ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[12]~22                                                                                                                       ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[12]~40 ; 1                 ; OFF     ;
; adc1_dat[12]                                                                                                                                                          ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[12]~22                                                                                                                       ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[12]~40 ; 0                 ; OFF     ;
; adc4_dat[12]                                                                                                                                                          ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[12]~23                                                                                                                       ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[12]~40 ; 1                 ; OFF     ;
; adc7_dat[11]                                                                                                                                                          ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[11]~26                                                                                                                       ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[11]~45 ; 1                 ; OFF     ;
; adc6_dat[11]                                                                                                                                                          ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[11]~25                                                                                                                       ; 0                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[11]~45 ; 0                 ; OFF     ;
; adc5_dat[11]                                                                                                                                                          ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[11]~25                                                                                                                       ; 0                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[11]~45 ; 0                 ; OFF     ;
; adc8_dat[11]                                                                                                                                                          ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[11]~26                                                                                                                       ; 0                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[11]~45 ; 0                 ; OFF     ;
; adc2_dat[11]                                                                                                                                                          ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[11]~28                                                                                                                       ; 0                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[11]~45 ; 1                 ; OFF     ;
; adc3_dat[11]                                                                                                                                                          ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[11]~27                                                                                                                       ; 0                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[11]~45 ; 0                 ; OFF     ;
; adc1_dat[11]                                                                                                                                                          ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[11]~27                                                                                                                       ; 0                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[11]~45 ; 0                 ; OFF     ;
; adc4_dat[11]                                                                                                                                                          ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[11]~28                                                                                                                       ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[11]~45 ; 1                 ; OFF     ;
; adc7_dat[10]                                                                                                                                                          ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[10]~31                                                                                                                       ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[10]~50 ; 1                 ; OFF     ;
; adc6_dat[10]                                                                                                                                                          ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[10]~30                                                                                                                       ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[10]~50 ; 1                 ; OFF     ;
; adc5_dat[10]                                                                                                                                                          ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[10]~30                                                                                                                       ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[10]~50 ; 1                 ; OFF     ;
; adc8_dat[10]                                                                                                                                                          ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[10]~31                                                                                                                       ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[10]~50 ; 0                 ; OFF     ;
; adc2_dat[10]                                                                                                                                                          ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[10]~33                                                                                                                       ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[10]~50 ; 1                 ; OFF     ;
; adc3_dat[10]                                                                                                                                                          ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[10]~32                                                                                                                       ; 0                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[10]~50 ; 0                 ; OFF     ;
; adc1_dat[10]                                                                                                                                                          ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[10]~32                                                                                                                       ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[10]~50 ; 1                 ; OFF     ;
; adc4_dat[10]                                                                                                                                                          ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[10]~33                                                                                                                       ; 0                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[10]~50 ; 0                 ; OFF     ;
; adc7_dat[9]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[9]~36                                                                                                                        ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[9]~55  ; 0                 ; OFF     ;
; adc6_dat[9]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[9]~35                                                                                                                        ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[9]~55  ; 1                 ; OFF     ;
; adc5_dat[9]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[9]~35                                                                                                                        ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[9]~55  ; 0                 ; OFF     ;
; adc8_dat[9]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[9]~36                                                                                                                        ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[9]~55  ; 1                 ; OFF     ;
; adc2_dat[9]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[9]~38                                                                                                                        ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[9]~55  ; 0                 ; OFF     ;
; adc3_dat[9]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[9]~37                                                                                                                        ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[9]~55  ; 1                 ; OFF     ;
; adc1_dat[9]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[9]~37                                                                                                                        ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[9]~55  ; 1                 ; OFF     ;
; adc4_dat[9]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[9]~38                                                                                                                        ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[9]~55  ; 1                 ; OFF     ;
; adc7_dat[8]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[8]~41                                                                                                                        ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[8]~60  ; 1                 ; OFF     ;
; adc6_dat[8]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[8]~40                                                                                                                        ; 0                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[8]~60  ; 1                 ; OFF     ;
; adc5_dat[8]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[8]~40                                                                                                                        ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[8]~60  ; 1                 ; OFF     ;
; adc8_dat[8]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[8]~41                                                                                                                        ; 0                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[8]~60  ; 0                 ; OFF     ;
; adc2_dat[8]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[8]~43                                                                                                                        ; 0                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[8]~60  ; 0                 ; OFF     ;
; adc3_dat[8]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[8]~42                                                                                                                        ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[8]~60  ; 1                 ; OFF     ;
; adc1_dat[8]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[8]~42                                                                                                                        ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[8]~60  ; 1                 ; OFF     ;
; adc4_dat[8]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[8]~43                                                                                                                        ; 0                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[8]~60  ; 1                 ; OFF     ;
; adc7_dat[7]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[7]~46                                                                                                                        ; 0                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[7]~65  ; 0                 ; OFF     ;
; adc6_dat[7]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[7]~45                                                                                                                        ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[7]~65  ; 1                 ; OFF     ;
; adc5_dat[7]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[7]~45                                                                                                                        ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[7]~65  ; 1                 ; OFF     ;
; adc8_dat[7]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[7]~46                                                                                                                        ; 0                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[7]~65  ; 0                 ; OFF     ;
; adc2_dat[7]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[7]~48                                                                                                                        ; 0                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[7]~65  ; 0                 ; OFF     ;
; adc3_dat[7]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[7]~47                                                                                                                        ; 0                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[7]~65  ; 1                 ; OFF     ;
; adc1_dat[7]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[7]~47                                                                                                                        ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[7]~65  ; 0                 ; OFF     ;
; adc4_dat[7]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[7]~48                                                                                                                        ; 0                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[7]~65  ; 0                 ; OFF     ;
; adc7_dat[6]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[6]~51                                                                                                                        ; 0                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[6]~25  ; 1                 ; OFF     ;
; adc6_dat[6]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[6]~50                                                                                                                        ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[6]~25  ; 1                 ; OFF     ;
; adc5_dat[6]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[6]~50                                                                                                                        ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[6]~25  ; 1                 ; OFF     ;
; adc8_dat[6]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[6]~51                                                                                                                        ; 0                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[6]~25  ; 0                 ; OFF     ;
; adc2_dat[6]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[6]~53                                                                                                                        ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[6]~25  ; 1                 ; OFF     ;
; adc3_dat[6]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[6]~52                                                                                                                        ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[6]~25  ; 1                 ; OFF     ;
; adc1_dat[6]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[6]~52                                                                                                                        ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[6]~25  ; 1                 ; OFF     ;
; adc4_dat[6]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[6]~53                                                                                                                        ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[6]~25  ; 0                 ; OFF     ;
; adc7_dat[5]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[5]~56                                                                                                                        ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[5]~15  ; 1                 ; OFF     ;
; adc6_dat[5]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[5]~55                                                                                                                        ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[5]~15  ; 1                 ; OFF     ;
; adc5_dat[5]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[5]~55                                                                                                                        ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[5]~15  ; 0                 ; OFF     ;
; adc8_dat[5]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[5]~56                                                                                                                        ; 0                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[5]~15  ; 1                 ; OFF     ;
; adc2_dat[5]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[5]~58                                                                                                                        ; 0                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[5]~15  ; 1                 ; OFF     ;
; adc3_dat[5]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[5]~57                                                                                                                        ; 0                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[5]~15  ; 0                 ; OFF     ;
; adc1_dat[5]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[5]~57                                                                                                                        ; 0                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[5]~15  ; 1                 ; OFF     ;
; adc4_dat[5]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[5]~58                                                                                                                        ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[5]~15  ; 1                 ; OFF     ;
; adc7_dat[4]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[4]~61                                                                                                                        ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[4]~5   ; 0                 ; OFF     ;
; adc6_dat[4]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[4]~60                                                                                                                        ; 0                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[4]~5   ; 0                 ; OFF     ;
; adc5_dat[4]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[4]~60                                                                                                                        ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[4]~5   ; 1                 ; OFF     ;
; adc8_dat[4]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[4]~61                                                                                                                        ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[4]~5   ; 0                 ; OFF     ;
; adc2_dat[4]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[4]~63                                                                                                                        ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[4]~5   ; 1                 ; OFF     ;
; adc3_dat[4]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[4]~62                                                                                                                        ; 0                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[4]~5   ; 0                 ; OFF     ;
; adc1_dat[4]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[4]~62                                                                                                                        ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[4]~5   ; 0                 ; OFF     ;
; adc4_dat[4]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[4]~63                                                                                                                        ; 0                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[4]~5   ; 0                 ; OFF     ;
; adc7_dat[3]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[3]~66                                                                                                                        ; 0                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[3]~30  ; 0                 ; OFF     ;
; adc6_dat[3]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[3]~65                                                                                                                        ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[3]~30  ; 1                 ; OFF     ;
; adc5_dat[3]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[3]~65                                                                                                                        ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[3]~30  ; 0                 ; OFF     ;
; adc8_dat[3]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[3]~66                                                                                                                        ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[3]~30  ; 0                 ; OFF     ;
; adc2_dat[3]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[3]~68                                                                                                                        ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[3]~30  ; 1                 ; OFF     ;
; adc3_dat[3]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[3]~67                                                                                                                        ; 0                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[3]~30  ; 1                 ; OFF     ;
; adc1_dat[3]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[3]~67                                                                                                                        ; 1                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[3]~30  ; 1                 ; OFF     ;
; adc4_dat[3]                                                                                                                                                           ;                   ;         ;
;      - flux_loop:i_flux_loop|adc_dat_sxt[3]~68                                                                                                                        ; 0                 ; OFF     ;
;      - flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|adc_dat[3]~30  ; 1                 ; OFF     ;
; lvds_sync                                                                                                                                                             ;                   ;         ;
;      - frame_timing:i_frame_timing|frame_timing_core:ftc|sync_temp                                                                                                    ; 1                 ; ON      ;
; lvds_cmd                                                                                                                                                              ;                   ;         ;
;      - dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_temp                                                                                     ; 1                 ; ON      ;
; card_id                                                                                                                                                               ;                   ;         ;
;      - id_thermo:i_id_thermo|one_wire_master:master|shift_reg:rx_data_reg|reg[7]                                                                                      ; 0                 ; ON      ;
; smb_data                                                                                                                                                              ;                   ;         ;
;      - fpga_thermo:i_fpga_thermo|smb_master:master2|shift_reg:rx_data_reg|reg[0]                                                                                      ; 0                 ; ON      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+
; Name                                                                                                                                                                      ; Location      ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+
; all_cards:i_all_cards|Mux10~0                                                                                                                                             ; LC_X58_Y29_N2 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; all_cards:i_all_cards|Mux11~0                                                                                                                                             ; LC_X58_Y29_N4 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; all_cards:i_all_cards|Mux12~0                                                                                                                                             ; LC_X58_Y29_N3 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; all_cards:i_all_cards|Mux13~0                                                                                                                                             ; LC_X58_Y29_N8 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; all_cards:i_all_cards|Mux14~0                                                                                                                                             ; LC_X58_Y29_N5 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; all_cards:i_all_cards|Mux15~0                                                                                                                                             ; LC_X58_Y29_N0 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; all_cards:i_all_cards|Mux8~0                                                                                                                                              ; LC_X58_Y29_N1 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; all_cards:i_all_cards|Mux9~0                                                                                                                                              ; LC_X58_Y29_N7 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:i_dispatch|Selector5~1                                                                                                                                           ; LC_X62_Y49_N1 ; 16      ; Write enable               ; no     ; --                   ; --               ;
; dispatch:i_dispatch|dispatch_cmd_receive:receiver|header0_ld~0                                                                                                            ; LC_X74_Y55_N0 ; 14      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:i_dispatch|dispatch_cmd_receive:receiver|header1_ld~0                                                                                                            ; LC_X74_Y55_N7 ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs10a[1]                       ; LC_X78_Y59_N9 ; 6       ; Write enable               ; no     ; --                   ; --               ;
; dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated|alt_sync_fifo_qcj:sync_fifo|cs13                           ; LC_X77_Y57_N6 ; 1       ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|lvds_receiving                                                                                           ; LC_X77_Y60_N8 ; 45      ; Sync. clear                ; no     ; --                   ; --               ;
; dispatch:i_dispatch|dispatch_cmd_receive:receiver|parallel_crc:crc_calc|crc_reg~2                                                                                         ; LC_X74_Y56_N0 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:i_dispatch|dispatch_cmd_receive:receiver|pres_state.DONE                                                                                                         ; LC_X74_Y56_N6 ; 51      ; Sync. clear                ; no     ; --                   ; --               ;
; dispatch:i_dispatch|dispatch_cmd_receive:receiver|pres_state.IDLE                                                                                                         ; LC_X74_Y56_N5 ; 48      ; Sync. clear                ; no     ; --                   ; --               ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|Selector6~0                                                                                                       ; LC_X79_Y55_N7 ; 11      ; Sync. clear                ; no     ; --                   ; --               ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|Selector75~3                                                                                                      ; LC_X82_Y58_N2 ; 5       ; Write enable               ; no     ; --                   ; --               ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|Selector8~2                                                                                                       ; LC_X82_Y58_N9 ; 5       ; Write enable               ; no     ; --                   ; --               ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|Selector2~1                                                                                    ; LC_X89_Y61_N4 ; 34      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|bit_count_ena                                                                                  ; LC_X90_Y61_N5 ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|pres_state.SETUP                                                                               ; LC_X89_Y61_N2 ; 36      ; Sync. load                 ; no     ; --                   ; --               ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|Selector2~1                                                                                    ; LC_X83_Y58_N6 ; 34      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|bit_count_ena                                                                                  ; LC_X83_Y58_N9 ; 7       ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|pres_state.SETUP                                                                               ; LC_X83_Y58_N0 ; 36      ; Sync. load                 ; no     ; --                   ; --               ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|parallel_crc:crc_calc|crc_reg~1                                                                                   ; LC_X89_Y56_N4 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|pres_state.IDLE                                                                                                   ; LC_X79_Y57_N0 ; 55      ; Sync. clear                ; no     ; --                   ; --               ;
; dispatch:i_dispatch|dispatch_wishbone:wishbone|pres_state.IDLE                                                                                                            ; LC_X61_Y34_N5 ; 16      ; Sync. clear                ; no     ; --                   ; --               ;
; dispatch:i_dispatch|dispatch_wishbone:wishbone|us_timer:wdt|Equal0~4                                                                                                      ; LC_X79_Y35_N5 ; 30      ; Sync. clear                ; no     ; --                   ; --               ;
; dispatch:i_dispatch|dispatch_wishbone:wishbone|us_timer:wdt|us_count~62                                                                                                   ; LC_X79_Y35_N1 ; 30      ; Clock enable               ; no     ; --                   ; --               ;
; dispatch:i_dispatch|pres_state.FETCH                                                                                                                                      ; LC_X72_Y54_N6 ; 93      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|current_state.STORE_RAW                                                                                                                             ; LC_X19_Y27_N6 ; 21      ; Sync. clear, Write enable  ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|coadd_done_o        ; LC_X45_Y20_N5 ; 93      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|coadd_done_o~0      ; LC_X45_Y20_N2 ; 100     ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|i_control_outputs~0 ; LC_X3_Y13_N3  ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|wren_bank0_o~0      ; LC_X3_Y13_N0  ; 3       ; Write enable               ; yes    ; Global Clock         ; GCLK3            ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|wren_bank1_o~0      ; LC_X3_Y13_N9  ; 3       ; Write enable               ; yes    ; Global Clock         ; GCLK0            ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|wren_for_fsfb_o     ; LC_X1_Y10_N7  ; 93      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|wren_for_fsfb_o~0   ; LC_X3_Y11_N8  ; 100     ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|count~0                   ; LC_X14_Y1_N3  ; 24      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|dynamic_manager_data_path:i_dynamic_manager_data_path|integral_result~1     ; LC_X7_Y12_N3  ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|wren_muxed~0                                              ; LC_X77_Y25_N3 ; 7       ; Write enable               ; yes    ; Global Clock         ; GCLK10           ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|count~66                                          ; LC_X94_Y10_N7 ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|flux_cnt_queue_wr_en_bank0_o~0                    ; LC_X48_Y8_N3  ; 2       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|flux_cnt_queue_wr_en_bank1_o~0                    ; LC_X48_Y8_N2  ; 2       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|fsfb_queue_wr_en_bank0_o~0                        ; LC_X78_Y4_N6  ; 3       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|fsfb_queue_wr_en_bank1_o~0                        ; LC_X78_Y4_N3  ; 3       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|ramp_update_new_o~2                               ; LC_X87_Y12_N3 ; 69      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|ramp_update_new_o~4                               ; LC_X87_Y12_N7 ; 100     ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|ramp_update_new_o~5                               ; LC_X87_Y12_N0 ; 100     ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|sys_dat[39]                                       ; LC_X75_Y2_N3  ; 52      ; Invert A                   ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|Add28~2                   ; LC_X34_Y30_N7 ; 8       ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|Add32~1                   ; LC_X42_Y30_N6 ; 16      ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|Add34~1                   ; LC_X45_Y24_N5 ; 16      ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|Add37~0                   ; LC_X45_Y24_N4 ; 16      ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|Add38~1                   ; LC_X47_Y23_N7 ; 16      ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|Add46~0                   ; LC_X42_Y30_N3 ; 8       ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|Add56~0                   ; LC_X42_Y30_N0 ; 16      ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|Add58~0                   ; LC_X47_Y23_N3 ; 16      ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|LessThan0~3               ; LC_X53_Y55_N8 ; 8       ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|LessThan10~0              ; LC_X51_Y55_N1 ; 17      ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|LessThan11~0              ; LC_X46_Y55_N5 ; 13      ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|LessThan12~0              ; LC_X50_Y49_N3 ; 10      ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|LessThan13~0              ; LC_X51_Y53_N7 ; 12      ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|LessThan14~0              ; LC_X48_Y49_N7 ; 8       ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|LessThan16~0              ; LC_X50_Y45_N7 ; 8       ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|LessThan17~0              ; LC_X48_Y49_N6 ; 8       ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|LessThan18~4              ; LC_X48_Y51_N1 ; 8       ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|LessThan19~0              ; LC_X51_Y53_N9 ; 17      ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|LessThan1~0               ; LC_X46_Y55_N7 ; 9       ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|LessThan1~1               ; LC_X46_Y55_N1 ; 8       ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|LessThan20~0              ; LC_X50_Y49_N8 ; 14      ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|LessThan21~0              ; LC_X48_Y49_N2 ; 11      ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|LessThan22~0              ; LC_X48_Y49_N4 ; 14      ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|LessThan24~0              ; LC_X50_Y49_N6 ; 15      ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|LessThan25~0              ; LC_X50_Y45_N3 ; 11      ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|LessThan26~4              ; LC_X50_Y49_N4 ; 13      ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|LessThan27~0              ; LC_X53_Y57_N6 ; 19      ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|LessThan28~4              ; LC_X51_Y53_N0 ; 67      ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|LessThan28~5              ; LC_X50_Y49_N5 ; 8       ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|LessThan2~5               ; LC_X46_Y55_N6 ; 8       ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|LessThan31~0              ; LC_X48_Y24_N4 ; 24      ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|LessThan33~0              ; LC_X45_Y26_N2 ; 8       ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|LessThan35~0              ; LC_X45_Y24_N2 ; 16      ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|LessThan38~0              ; LC_X45_Y24_N1 ; 16      ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|LessThan4~4               ; LC_X51_Y33_N4 ; 12      ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|LessThan4~5               ; LC_X50_Y53_N0 ; 15      ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|LessThan5~0               ; LC_X51_Y53_N6 ; 12      ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|LessThan6~4               ; LC_X50_Y53_N9 ; 13      ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|LessThan8~0               ; LC_X50_Y49_N0 ; 15      ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|LessThan9~0               ; LC_X51_Y53_N8 ; 11      ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[10]      ; LC_X88_Y11_N2 ; 30      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[11]      ; LC_X84_Y12_N3 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[13]      ; LC_X77_Y25_N3 ; 1       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[1]       ; LC_X78_Y13_N7 ; 88      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[2]       ; LC_X78_Y13_N9 ; 60      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[3]       ; LC_X78_Y8_N5  ; 57      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[3]~17    ; LC_X78_Y13_N8 ; 99      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[4]       ; LC_X82_Y9_N0  ; 69      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[4]~16    ; LC_X87_Y4_N5  ; 100     ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[5]       ; LC_X87_Y4_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[5]~15    ; LC_X82_Y8_N7  ; 99      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[6]       ; LC_X83_Y2_N6  ; 27      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[6]~20    ; LC_X78_Y4_N5  ; 99      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[7]       ; LC_X89_Y7_N3  ; 60      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[7]~19    ; LC_X87_Y2_N2  ; 100     ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[8]~18    ; LC_X89_Y7_N1  ; 99      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|wtemp_reg_shift~58        ; LC_X89_Y7_N1  ; 29      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow                     ; LC_X62_Y7_N5  ; 22      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_clk_domain_crosser:i_sa_bias_clk_domain_crosser|output_slow                 ; LC_X68_Y15_N9 ; 22      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|delay_row_switch[4] ; LC_X71_Y1_N0  ; 67      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|wren_bank0_o~0      ; LC_X3_Y13_N1  ; 3       ; Write enable               ; yes    ; Global Clock         ; GCLK7            ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|wren_bank1_o~0      ; LC_X3_Y13_N4  ; 3       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|dynamic_manager_data_path:i_dynamic_manager_data_path|integral_result~1     ; LC_X8_Y6_N2   ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|wren_muxed~0                                              ; LC_X41_Y29_N3 ; 7       ; Write enable               ; yes    ; Global Clock         ; GCLK2            ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|count~66                                          ; LC_X94_Y16_N7 ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|flux_cnt_queue_wr_en_bank0_o~0                    ; LC_X54_Y9_N3  ; 2       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|flux_cnt_queue_wr_en_bank1_o~0                    ; LC_X54_Y9_N2  ; 2       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|fsfb_queue_wr_en_bank0_o~0                        ; LC_X36_Y9_N8  ; 3       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|fsfb_queue_wr_en_bank1_o~0                        ; LC_X36_Y9_N3  ; 3       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|read_shifter[3]                                   ; LC_X35_Y6_N2  ; 68      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|sys_dat[39]                                       ; LC_X67_Y3_N4  ; 52      ; Invert A                   ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[10]      ; LC_X32_Y17_N4 ; 30      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[11]      ; LC_X32_Y18_N3 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[13]      ; LC_X41_Y29_N3 ; 1       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[1]       ; LC_X21_Y14_N8 ; 88      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[2]       ; LC_X21_Y14_N4 ; 60      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[3]       ; LC_X24_Y13_N5 ; 57      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[3]~16    ; LC_X21_Y14_N5 ; 99      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[4]       ; LC_X28_Y15_N1 ; 69      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[4]~15    ; LC_X22_Y13_N2 ; 100     ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[5]       ; LC_X28_Y13_N0 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[5]~14    ; LC_X24_Y16_N1 ; 99      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[6]       ; LC_X27_Y14_N1 ; 27      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[6]~19    ; LC_X36_Y9_N7  ; 99      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[7]       ; LC_X18_Y12_N8 ; 60      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[7]~18    ; LC_X23_Y15_N0 ; 100     ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[8]~17    ; LC_X18_Y12_N9 ; 99      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|wtemp_reg_shift~58        ; LC_X18_Y12_N9 ; 29      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|ramp_dat_ltch~1                                           ; LC_X60_Y4_N6  ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow                     ; LC_X61_Y7_N3  ; 22      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_clk_domain_crosser:i_sa_bias_clk_domain_crosser|output_slow                 ; LC_X68_Y10_N2 ; 22      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|coadd_done_o        ; LC_X34_Y24_N4 ; 93      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|coadd_done_o~0      ; LC_X34_Y24_N3 ; 100     ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|i_control_outputs~0 ; LC_X7_Y53_N5  ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|wren_bank0_o~0      ; LC_X12_Y45_N2 ; 3       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|wren_bank1_o~0      ; LC_X12_Y53_N4 ; 3       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|wren_for_fsfb_o     ; LC_X3_Y47_N0  ; 93      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|wren_for_fsfb_o~0   ; LC_X12_Y53_N5 ; 100     ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|count~0                   ; LC_X14_Y47_N0 ; 24      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|dynamic_manager_data_path:i_dynamic_manager_data_path|integral_result~1     ; LC_X5_Y43_N0  ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|wren_muxed~0                                              ; LC_X77_Y26_N1 ; 7       ; Write enable               ; yes    ; Global Clock         ; GCLK8            ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|count~66                                          ; LC_X91_Y11_N8 ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|flux_cnt_queue_wr_en_bank0_o~0                    ; LC_X27_Y12_N1 ; 2       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|flux_cnt_queue_wr_en_bank1_o~0                    ; LC_X27_Y12_N5 ; 2       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|fsfb_queue_wr_en_bank0_o~0                        ; LC_X41_Y18_N7 ; 3       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|fsfb_queue_wr_en_bank1_o~0                        ; LC_X41_Y18_N5 ; 3       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|sys_dat[39]                                       ; LC_X44_Y17_N1 ; 52      ; Invert A                   ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|sys_dat_rdy_1d                                    ; LC_X46_Y11_N0 ; 67      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[10]      ; LC_X25_Y56_N3 ; 30      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[11]      ; LC_X28_Y55_N8 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[13]      ; LC_X77_Y26_N1 ; 1       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[1]       ; LC_X18_Y54_N3 ; 88      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[2]       ; LC_X18_Y54_N1 ; 60      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[3]       ; LC_X17_Y58_N0 ; 57      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[3]~17    ; LC_X18_Y54_N4 ; 99      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[4]       ; LC_X22_Y61_N8 ; 69      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[4]~16    ; LC_X13_Y59_N7 ; 100     ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[5]       ; LC_X14_Y60_N7 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[5]~15    ; LC_X22_Y59_N0 ; 99      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[6]       ; LC_X21_Y59_N6 ; 27      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[6]~20    ; LC_X43_Y24_N9 ; 99      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[7]       ; LC_X13_Y60_N9 ; 60      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[7]~19    ; LC_X13_Y59_N3 ; 100     ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[8]~18    ; LC_X13_Y59_N8 ; 99      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|wtemp_reg_shift~58        ; LC_X13_Y59_N8 ; 29      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|ramp_dat_ltch~1                                           ; LC_X52_Y20_N2 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow                     ; LC_X90_Y9_N6  ; 22      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_clk_domain_crosser:i_sa_bias_clk_domain_crosser|output_slow                 ; LC_X91_Y13_N6 ; 22      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|delay_row_switch[3] ; LC_X41_Y11_N0 ; 67      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|i_control_outputs~0 ; LC_X2_Y31_N5  ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|wren_bank0_o~0      ; LC_X5_Y18_N0  ; 3       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|wren_bank1_o~0      ; LC_X5_Y18_N7  ; 3       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|wren_for_fsfb_o     ; LC_X2_Y18_N2  ; 93      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|wren_for_fsfb_o~0   ; LC_X5_Y35_N9  ; 100     ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|count~0                   ; LC_X18_Y31_N4 ; 24      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|dynamic_manager_data_path:i_dynamic_manager_data_path|integral_result~1     ; LC_X7_Y12_N2  ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|wren_muxed~0                                              ; LC_X45_Y33_N7 ; 7       ; Write enable               ; yes    ; Global Clock         ; GCLK11           ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|count~66                                          ; LC_X91_Y12_N6 ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|flux_cnt_queue_wr_en_bank0_o~0                    ; LC_X27_Y12_N0 ; 2       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|flux_cnt_queue_wr_en_bank1_o~0                    ; LC_X29_Y2_N7  ; 2       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|fsfb_queue_wr_en_bank0_o~0                        ; LC_X53_Y24_N9 ; 3       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|fsfb_queue_wr_en_bank1_o~0                        ; LC_X53_Y24_N8 ; 3       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|sys_dat[39]                                       ; LC_X48_Y1_N9  ; 52      ; Invert A                   ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[10]      ; LC_X22_Y36_N8 ; 30      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[11]      ; LC_X27_Y34_N8 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[13]      ; LC_X45_Y33_N7 ; 1       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[1]       ; LC_X18_Y34_N6 ; 88      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[2]       ; LC_X18_Y34_N4 ; 60      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[3]       ; LC_X18_Y37_N0 ; 57      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[3]~16    ; LC_X18_Y34_N3 ; 99      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[4]       ; LC_X13_Y41_N8 ; 69      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[4]~15    ; LC_X9_Y39_N9  ; 100     ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[5]       ; LC_X12_Y42_N3 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[5]~14    ; LC_X13_Y41_N5 ; 99      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[6]       ; LC_X12_Y39_N6 ; 27      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[6]~19    ; LC_X7_Y38_N8  ; 99      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[7]       ; LC_X9_Y42_N6  ; 60      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[7]~18    ; LC_X9_Y38_N2  ; 100     ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[8]~17    ; LC_X7_Y38_N9  ; 100     ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|wtemp_reg_shift~58        ; LC_X7_Y38_N8  ; 29      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|ramp_dat_ltch~1                                           ; LC_X52_Y8_N1  ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow                     ; LC_X63_Y6_N6  ; 22      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_clk_domain_crosser:i_sa_bias_clk_domain_crosser|output_slow                 ; LC_X65_Y8_N1  ; 22      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|coadd_done_o        ; LC_X34_Y24_N2 ; 93      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|coadd_done_o~0      ; LC_X34_Y24_N7 ; 100     ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|delay_row_switch[4] ; LC_X50_Y13_N2 ; 67      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|i_control_outputs~0 ; LC_X8_Y24_N8  ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|wren_bank0_o~0      ; LC_X13_Y26_N5 ; 3       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|wren_bank1_o~0      ; LC_X13_Y26_N8 ; 3       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|wren_for_fsfb_o     ; LC_X3_Y25_N7  ; 93      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|wren_for_fsfb_o~0   ; LC_X3_Y24_N4  ; 100     ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_manager_data_path:i_coadd_manager_data_path|count~0                   ; LC_X13_Y23_N1 ; 24      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|dynamic_manager_data_path:i_dynamic_manager_data_path|integral_result~1     ; LC_X8_Y30_N7  ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|wren_muxed~0                                              ; LC_X53_Y27_N7 ; 7       ; Write enable               ; yes    ; Global Clock         ; GCLK4            ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|count~66                                          ; LC_X94_Y17_N1 ; 26      ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|count~66_Duplicate_1                              ; LC_X94_Y17_N6 ; 6       ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|flux_cnt_queue_wr_en_bank0_o~0                    ; LC_X48_Y23_N4 ; 2       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|flux_cnt_queue_wr_en_bank1_o~0                    ; LC_X48_Y23_N7 ; 2       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|fsfb_queue_wr_en_bank0_o~0                        ; LC_X53_Y24_N0 ; 3       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|fsfb_queue_wr_en_bank1_o~0                        ; LC_X53_Y24_N5 ; 3       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|read_shifter[3]                                   ; LC_X48_Y11_N1 ; 67      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|sys_dat[39]                                       ; LC_X75_Y19_N8 ; 52      ; Invert A                   ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[10]      ; LC_X77_Y39_N9 ; 30      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[11]      ; LC_X77_Y39_N8 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[13]      ; LC_X53_Y27_N7 ; 1       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[1]       ; LC_X91_Y29_N1 ; 88      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[2]       ; LC_X91_Y29_N3 ; 60      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[3]       ; LC_X87_Y42_N6 ; 57      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[3]~17    ; LC_X93_Y35_N2 ; 99      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[4]       ; LC_X82_Y42_N0 ; 69      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[4]~16    ; LC_X84_Y40_N9 ; 100     ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[5]       ; LC_X87_Y44_N8 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[5]~15    ; LC_X87_Y44_N6 ; 99      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[6]       ; LC_X84_Y38_N6 ; 27      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[6]~20    ; LC_X88_Y45_N8 ; 99      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[7]       ; LC_X88_Y41_N6 ; 60      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[7]~19    ; LC_X88_Y45_N6 ; 100     ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[8]~18    ; LC_X88_Y45_N2 ; 100     ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|wtemp_reg_shift~58        ; LC_X88_Y45_N8 ; 29      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|ramp_dat_ltch~1                                           ; LC_X83_Y14_N7 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow                     ; LC_X57_Y10_N1 ; 22      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_clk_domain_crosser:i_sa_bias_clk_domain_crosser|output_slow                 ; LC_X68_Y13_N1 ; 22      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|delay_row_switch[2] ; LC_X56_Y6_N3  ; 95      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|wren_bank0_o~0      ; LC_X14_Y24_N4 ; 3       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|wren_bank1_o~0      ; LC_X7_Y25_N8  ; 3       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|dynamic_manager_data_path:i_dynamic_manager_data_path|integral_result~1     ; LC_X7_Y23_N2  ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|wren_muxed~0                                              ; LC_X54_Y24_N8 ; 7       ; Write enable               ; yes    ; Global Clock         ; GCLK6            ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|count~66                                          ; LC_X91_Y16_N2 ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|flux_cnt_queue_wr_en_bank0_o~0                    ; LC_X52_Y13_N5 ; 2       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|flux_cnt_queue_wr_en_bank1_o~0                    ; LC_X54_Y11_N8 ; 2       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|fsfb_queue_wr_en_bank0_o~0                        ; LC_X79_Y18_N3 ; 3       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|fsfb_queue_wr_en_bank1_o~0                        ; LC_X79_Y18_N6 ; 3       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|initialize_window_ext_o                           ; LC_X84_Y12_N4 ; 33      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|read_shifter[2]                                   ; LC_X52_Y13_N7 ; 95      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|sys_dat[39]                                       ; LC_X75_Y11_N3 ; 52      ; Invert A                   ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[10]      ; LC_X78_Y28_N1 ; 30      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[11]      ; LC_X77_Y25_N6 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[13]      ; LC_X54_Y24_N8 ; 1       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[1]       ; LC_X89_Y20_N5 ; 88      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[2]       ; LC_X89_Y20_N1 ; 60      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[3]       ; LC_X87_Y24_N8 ; 57      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[3]~16    ; LC_X89_Y20_N6 ; 99      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[4]       ; LC_X87_Y22_N1 ; 69      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[4]~15    ; LC_X88_Y24_N6 ; 100     ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[5]       ; LC_X88_Y25_N5 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[5]~14    ; LC_X88_Y18_N9 ; 99      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[6]       ; LC_X83_Y20_N1 ; 27      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[6]~19    ; LC_X79_Y19_N0 ; 99      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[7]       ; LC_X88_Y25_N9 ; 60      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[7]~18    ; LC_X88_Y20_N5 ; 100     ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[8]~17    ; LC_X88_Y25_N1 ; 99      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|wtemp_reg_shift~58        ; LC_X88_Y25_N1 ; 29      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|ramp_dat_ltch~1                                           ; LC_X82_Y12_N3 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow                     ; LC_X60_Y6_N5  ; 22      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_clk_domain_crosser:i_sa_bias_clk_domain_crosser|output_slow                 ; LC_X66_Y3_N4  ; 22      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|coadd_done_o        ; LC_X36_Y9_N5  ; 93      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|coadd_done_o~0      ; LC_X36_Y9_N0  ; 100     ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|delay_row_switch[2] ; LC_X56_Y6_N4  ; 95      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|wren_bank0_o~0      ; LC_X2_Y31_N2  ; 3       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|wren_bank1_o~0      ; LC_X5_Y33_N0  ; 3       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|dynamic_manager_data_path:i_dynamic_manager_data_path|integral_result~1     ; LC_X8_Y30_N4  ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|wren_muxed~0                                              ; LC_X38_Y25_N6 ; 7       ; Write enable               ; yes    ; Global Clock         ; GCLK1            ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|count~66                                          ; LC_X95_Y13_N4 ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|flux_cnt_queue_wr_en_bank0_o~0                    ; LC_X27_Y10_N2 ; 2       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|flux_cnt_queue_wr_en_bank1_o~0                    ; LC_X27_Y10_N8 ; 2       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|fsfb_queue_wr_en_bank0_o~0                        ; LC_X44_Y11_N6 ; 3       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|fsfb_queue_wr_en_bank1_o~0                        ; LC_X44_Y11_N2 ; 3       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|read_shifter[2]                                   ; LC_X56_Y6_N0  ; 95      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|sys_dat[39]                                       ; LC_X45_Y6_N8  ; 52      ; Invert A                   ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[10]      ; LC_X35_Y38_N8 ; 30      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[11]      ; LC_X36_Y38_N1 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[13]      ; LC_X38_Y25_N6 ; 1       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[1]       ; LC_X22_Y37_N1 ; 88      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[2]       ; LC_X18_Y35_N4 ; 60      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[3]       ; LC_X33_Y38_N4 ; 57      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[3]~17    ; LC_X18_Y35_N8 ; 99      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[4]       ; LC_X35_Y39_N2 ; 69      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[4]~16    ; LC_X19_Y43_N1 ; 100     ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[5]       ; LC_X33_Y43_N1 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[5]~15    ; LC_X34_Y38_N0 ; 99      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[6]       ; LC_X19_Y38_N8 ; 27      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[6]~20    ; LC_X41_Y29_N0 ; 99      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[7]       ; LC_X19_Y43_N0 ; 60      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[7]~19    ; LC_X19_Y43_N5 ; 100     ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[8]~18    ; LC_X19_Y43_N3 ; 99      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|wtemp_reg_shift~58        ; LC_X19_Y43_N3 ; 29      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|ramp_dat_ltch~1                                           ; LC_X52_Y9_N6  ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_ctrl:i_fsfb_ctrl|latch_dac_dat                                                                             ; LC_X29_Y1_N9  ; 30      ; Clock enable, Sync. load   ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow                     ; LC_X57_Y10_N3 ; 22      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_clk_domain_crosser:i_sa_bias_clk_domain_crosser|output_slow                 ; LC_X60_Y2_N1  ; 22      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|delay_row_switch[4] ; LC_X71_Y5_N2  ; 67      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|wren_bank0_o~0      ; LC_X7_Y53_N0  ; 3       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|wren_bank1_o~0      ; LC_X7_Y53_N7  ; 3       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|dynamic_manager_data_path:i_dynamic_manager_data_path|integral_result~1     ; LC_X7_Y43_N3  ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|wren_muxed~0                                              ; LC_X54_Y24_N6 ; 7       ; Write enable               ; yes    ; Global Clock         ; GCLK5            ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|count~66                                          ; LC_X88_Y10_N4 ; 32      ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|flux_cnt_queue_wr_en_bank0_o~0                    ; LC_X50_Y13_N3 ; 2       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|flux_cnt_queue_wr_en_bank1_o~0                    ; LC_X50_Y13_N0 ; 2       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|fsfb_queue_wr_en_bank0_o~0                        ; LC_X79_Y14_N0 ; 3       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|fsfb_queue_wr_en_bank1_o~0                        ; LC_X79_Y14_N3 ; 3       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|read_shifter[3]                                   ; LC_X48_Y11_N8 ; 67      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_io_controller:i_fsfb_io_controller|sys_dat[39]                                       ; LC_X72_Y10_N9 ; 52      ; Invert A                   ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[10]      ; LC_X59_Y49_N0 ; 30      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[11]      ; LC_X53_Y43_N2 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[13]      ; LC_X54_Y24_N6 ; 1       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[1]       ; LC_X74_Y52_N6 ; 88      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[2]       ; LC_X74_Y52_N7 ; 60      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[3]       ; LC_X77_Y50_N1 ; 57      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[3]~16    ; LC_X74_Y52_N3 ; 99      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[4]       ; LC_X82_Y49_N0 ; 69      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[4]~15    ; LC_X84_Y50_N5 ; 100     ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[5]       ; LC_X84_Y53_N2 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[5]~14    ; LC_X82_Y52_N0 ; 99      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[6]       ; LC_X84_Y53_N3 ; 27      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[6]~19    ; LC_X88_Y50_N8 ; 99      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[7]       ; LC_X88_Y50_N9 ; 60      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[7]~18    ; LC_X84_Y51_N6 ; 100     ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[8]~17    ; LC_X87_Y50_N5 ; 100     ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|wtemp_reg_shift~58        ; LC_X88_Y50_N8 ; 29      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|ramp_dat_ltch~1                                           ; LC_X82_Y12_N8 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_ctrl:i_fsfb_ctrl|latch_dac_dat                                                                             ; LC_X42_Y3_N1  ; 90      ; Clock enable, Sync. load   ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|offset_ctrl:i_offset_ctrl|offset_clk_domain_crosser:i_offset_clk_domain_crosser|output_slow                     ; LC_X58_Y7_N6  ; 22      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|sa_bias_ctrl:i_sa_bias_ctrl|sa_bias_clk_domain_crosser:i_sa_bias_clk_domain_crosser|output_slow                 ; LC_X68_Y8_N4  ; 22      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|clear_fj_col0                                                                                                                 ; LC_X44_Y7_N5  ; 22      ; Sync. clear                ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|clear_fj_col1                                                                                                                 ; LC_X44_Y7_N8  ; 22      ; Sync. clear                ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|clear_fj_col2                                                                                                                 ; LC_X44_Y7_N0  ; 22      ; Sync. clear                ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|clear_fj_col3                                                                                                                 ; LC_X44_Y7_N4  ; 22      ; Sync. clear                ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|clear_fj_col4                                                                                                                 ; LC_X44_Y7_N7  ; 22      ; Sync. clear                ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|clear_fj_col5                                                                                                                 ; LC_X44_Y7_N2  ; 22      ; Sync. clear                ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|clear_fj_col6                                                                                                                 ; LC_X44_Y7_N6  ; 22      ; Sync. clear                ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|clear_fj_col7                                                                                                                 ; LC_X44_Y7_N3  ; 22      ; Sync. clear                ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|m_pres0~3                                                                                                                     ; LC_X31_Y4_N6  ; 8       ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|m_pres1~3                                                                                                                     ; LC_X24_Y2_N4  ; 8       ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|m_pres2~3                                                                                                                     ; LC_X24_Y4_N7  ; 8       ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|m_pres3~3                                                                                                                     ; LC_X24_Y1_N6  ; 8       ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|m_pres4~3                                                                                                                     ; LC_X27_Y3_N4  ; 8       ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|m_pres5~3                                                                                                                     ; LC_X24_Y8_N6  ; 8       ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|m_pres6~3                                                                                                                     ; LC_X23_Y2_N5  ; 8       ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|m_pres7~3                                                                                                                     ; LC_X24_Y4_N9  ; 8       ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|pid_prev_reg0[0]~0                                                                                                            ; LC_X35_Y6_N8  ; 98      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|pid_prev_reg2[0]~0                                                                                                            ; LC_X41_Y11_N0 ; 98      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|pid_prev_reg3[0]~0                                                                                                            ; LC_X48_Y11_N1 ; 98      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|pid_prev_reg6[0]~0                                                                                                            ; LC_X48_Y11_N8 ; 98      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|present_state.CALCA0                                                                                                          ; LC_X29_Y6_N2  ; 35      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|present_state.CALCA1                                                                                                          ; LC_X29_Y6_N5  ; 45      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|present_state.CALCA2                                                                                                          ; LC_X31_Y6_N2  ; 62      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|present_state.CALCA3                                                                                                          ; LC_X31_Y6_N4  ; 58      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|present_state.CALCA4                                                                                                          ; LC_X29_Y6_N0  ; 59      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|present_state.CALCA5                                                                                                          ; LC_X29_Y6_N7  ; 56      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|present_state.CALCA6                                                                                                          ; LC_X31_Y6_N9  ; 61      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|present_state.CALCA7                                                                                                          ; LC_X31_Y6_N1  ; 57      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|present_state.PAUSE1                                                                                                          ; LC_X30_Y6_N9  ; 28      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|present_state.PAUSE2                                                                                                          ; LC_X31_Y6_N3  ; 34      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|present_state.PAUSE3                                                                                                          ; LC_X31_Y6_N8  ; 118     ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|ack_read_adc_offset_bank~1                                                ; LC_X95_Y54_N7 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wren_adc_offset_bank_ch0~2                                                ; LC_X54_Y36_N1 ; 2       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wren_adc_offset_bank_ch1~2                                                ; LC_X54_Y36_N6 ; 2       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wren_adc_offset_bank_ch2~0                                                ; LC_X54_Y37_N0 ; 2       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wren_adc_offset_bank_ch3~2                                                ; LC_X54_Y36_N8 ; 2       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wren_adc_offset_bank_ch4~0                                                ; LC_X54_Y37_N2 ; 2       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wren_adc_offset_bank_ch5~2                                                ; LC_X54_Y36_N7 ; 2       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wren_adc_offset_bank_ch6~0                                                ; LC_X54_Y37_N7 ; 2       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wren_adc_offset_bank_ch7~3                                                ; LC_X54_Y36_N3 ; 2       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ack_read_bank~1                                                           ; LC_X67_Y34_N7 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|wren0~4                                                                   ; LC_X59_Y36_N9 ; 2       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|wren1~0                                                                   ; LC_X59_Y34_N4 ; 2       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|wren2~0                                                                   ; LC_X58_Y29_N6 ; 2       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|wren3~0                                                                   ; LC_X54_Y38_N8 ; 2       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|wren4~0                                                                   ; LC_X64_Y35_N6 ; 2       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|wren5~0                                                                   ; LC_X59_Y34_N2 ; 2       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|wren6~0                                                                   ; LC_X59_Y34_N5 ; 2       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|wren7~0                                                                   ; LC_X64_Y35_N1 ; 2       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux10~0                                                                               ; LC_X54_Y28_N7 ; 15      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux11~0                                                                               ; LC_X53_Y26_N5 ; 15      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux12~0                                                                               ; LC_X54_Y28_N3 ; 31      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux13~0                                                                               ; LC_X53_Y26_N2 ; 20      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux14~1                                                                               ; LC_X61_Y36_N1 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux15~0                                                                               ; LC_X61_Y36_N8 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux16~0                                                                               ; LC_X54_Y26_N1 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux17~0                                                                               ; LC_X54_Y26_N9 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux18~0                                                                               ; LC_X60_Y23_N6 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux19~0                                                                               ; LC_X54_Y26_N6 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux20~0                                                                               ; LC_X60_Y23_N9 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux21~0                                                                               ; LC_X60_Y23_N0 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux22~0                                                                               ; LC_X60_Y23_N3 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux23~1                                                                               ; LC_X60_Y23_N2 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux24~6                                                                               ; LC_X61_Y36_N4 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux25~0                                                                               ; LC_X59_Y23_N6 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux26~0                                                                               ; LC_X60_Y24_N4 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux27~0                                                                               ; LC_X59_Y23_N5 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux28~0                                                                               ; LC_X60_Y24_N1 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux29~0                                                                               ; LC_X59_Y23_N7 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux30~0                                                                               ; LC_X59_Y23_N3 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux31~0                                                                               ; LC_X60_Y24_N2 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux32~2                                                                               ; LC_X60_Y24_N0 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux33~0                                                                               ; LC_X59_Y23_N4 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux34~0                                                                               ; LC_X60_Y24_N8 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux35~0                                                                               ; LC_X59_Y23_N9 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux36~0                                                                               ; LC_X60_Y24_N6 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux37~0                                                                               ; LC_X59_Y23_N8 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux38~0                                                                               ; LC_X59_Y23_N1 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux39~0                                                                               ; LC_X60_Y24_N7 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux40~0                                                                               ; LC_X60_Y24_N5 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux41~0                                                                               ; LC_X61_Y36_N0 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux42~1                                                                               ; LC_X56_Y36_N8 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux43~0                                                                               ; LC_X54_Y26_N0 ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux44~0                                                                               ; LC_X53_Y26_N9 ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux45~0                                                                               ; LC_X54_Y26_N3 ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux46~0                                                                               ; LC_X53_Y26_N3 ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux47~0                                                                               ; LC_X53_Y26_N1 ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux48~0                                                                               ; LC_X53_Y26_N8 ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux49~0                                                                               ; LC_X54_Y26_N8 ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux50~0                                                                               ; LC_X54_Y26_N7 ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux8~4                                                                                ; LC_X54_Y28_N1 ; 15      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|Mux9~0                                                                                ; LC_X53_Y26_N0 ; 15      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|fltr_coef_reg[4][3]~110                                                               ; LC_X51_Y33_N8 ; 93      ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|fltr_coef_reg[5][4]~101                                                               ; LC_X51_Y33_N4 ; 103     ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|ack_read_bank~2                                                                             ; LC_X95_Y48_N2 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|wren0~4                                                                                     ; LC_X57_Y35_N9 ; 4       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|wren1~4                                                                                     ; LC_X64_Y35_N5 ; 4       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|wren2~1                                                                                     ; LC_X54_Y38_N7 ; 4       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|wren3~5                                                                                     ; LC_X64_Y35_N8 ; 4       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|wren4~1                                                                                     ; LC_X59_Y34_N7 ; 4       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|wren5~0                                                                                     ; LC_X59_Y34_N6 ; 4       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|wren6~1                                                                                     ; LC_X54_Y38_N9 ; 4       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|wren7~1                                                                                     ; LC_X64_Y35_N4 ; 4       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|ack_read_bank~0                                                                             ; LC_X95_Y56_N6 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|wren0~4                                                                                     ; LC_X63_Y34_N3 ; 3       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|wren1~4                                                                                     ; LC_X56_Y35_N7 ; 3       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|wren2~0                                                                                     ; LC_X54_Y37_N6 ; 3       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|wren3~4                                                                                     ; LC_X56_Y35_N2 ; 3       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|wren4~0                                                                                     ; LC_X56_Y36_N0 ; 4       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|wren5~0                                                                                     ; LC_X56_Y36_N9 ; 4       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|wren6~0                                                                                     ; LC_X54_Y37_N3 ; 4       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|wren7~1                                                                                     ; LC_X56_Y36_N2 ; 4       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|ack_read_bank~1                                                                             ; LC_X95_Y56_N1 ; 33      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|wren0~1                                                                                     ; LC_X59_Y36_N2 ; 4       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|wren1~0                                                                                     ; LC_X56_Y36_N6 ; 4       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|wren2~1                                                                                     ; LC_X54_Y37_N1 ; 4       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|wren3~1                                                                                     ; LC_X54_Y37_N4 ; 4       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|wren4~0                                                                                     ; LC_X64_Y35_N7 ; 4       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|wren5~0                                                                                     ; LC_X64_Y35_N0 ; 4       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|wren6~1                                                                                     ; LC_X56_Y36_N7 ; 4       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|wren7~1                                                                                     ; LC_X56_Y35_N9 ; 4       ; Write enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|WideOr6~0                                                                                                           ; LC_X45_Y39_N8 ; 26      ; Clock enable, Write enable ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|data_mode_wren~0                                                                                                    ; LC_X52_Y38_N4 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|raw_addr_offset~33                                                                                                  ; LC_X57_Y35_N4 ; 19      ; Sync. clear                ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|raw_addr_offset~34                                                                                                  ; LC_X47_Y39_N3 ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|readout_col_wren~0                                                                                                  ; LC_X51_Y37_N6 ; 3       ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|readout_priority_wren~0                                                                                             ; LC_X51_Y38_N9 ; 6       ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|readout_row_wren~0                                                                                                  ; LC_X51_Y37_N8 ; 6       ; Clock enable               ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|rect_current_state.IDLE~5                                                                                           ; LC_X45_Y39_N2 ; 16      ; Sync. load                 ; no     ; --                   ; --               ;
; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|row_index~2                                                                                                         ; LC_X46_Y39_N0 ; 12      ; Clock enable               ; no     ; --                   ; --               ;
; fpga_thermo:i_fpga_thermo|ctrl_ps.REGISTER_TEMP                                                                                                                           ; LC_X3_Y55_N8  ; 15      ; Sync. clear                ; no     ; --                   ; --               ;
; fpga_thermo:i_fpga_thermo|current_state~10                                                                                                                                ; LC_X60_Y44_N2 ; 2       ; Clock enable               ; no     ; --                   ; --               ;
; fpga_thermo:i_fpga_thermo|reg_wren~0                                                                                                                                      ; LC_X60_Y44_N1 ; 31      ; Clock enable               ; no     ; --                   ; --               ;
; fpga_thermo:i_fpga_thermo|smb_master:master2|Selector11~0                                                                                                                 ; LC_X2_Y53_N6  ; 4       ; Sync. clear                ; no     ; --                   ; --               ;
; fpga_thermo:i_fpga_thermo|smb_master:master2|pres_state.IDLE~0                                                                                                            ; LC_X3_Y53_N3  ; 3       ; Output enable              ; no     ; --                   ; --               ;
; fpga_thermo:i_fpga_thermo|smb_master:master2|rx_data_reg_en~3                                                                                                             ; LC_X3_Y52_N1  ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; fpga_thermo:i_fpga_thermo|smb_master:master2|start_or_en                                                                                                                  ; LC_X3_Y54_N3  ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; fpga_thermo:i_fpga_thermo|smb_master:master2|us_timer:smb_timer|Equal0~2                                                                                                  ; LC_X2_Y54_N4  ; 33      ; Sync. clear                ; no     ; --                   ; --               ;
; fpga_thermo:i_fpga_thermo|smb_master:master2|us_timer:smb_timer|us_count~62                                                                                               ; LC_X1_Y55_N6  ; 30      ; Clock enable               ; no     ; --                   ; --               ;
; fpga_thermo:i_fpga_thermo|us_timer:timeout_timer|Equal0~4                                                                                                                 ; LC_X1_Y56_N5  ; 30      ; Sync. clear                ; no     ; --                   ; --               ;
; fpga_thermo:i_fpga_thermo|us_timer:timeout_timer|us_count~62                                                                                                              ; LC_X1_Y56_N9  ; 30      ; Clock enable               ; no     ; --                   ; --               ;
; frame_timing:i_frame_timing|frame_timing_core:ftc|Equal2~21                                                                                                               ; LC_X88_Y14_N3 ; 72      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ;
; frame_timing:i_frame_timing|frame_timing_core:ftc|current_init_win_state.INIT_OFF~0                                                                                       ; LC_X46_Y13_N5 ; 28      ; Sync. clear                ; no     ; --                   ; --               ;
; frame_timing:i_frame_timing|frame_timing_core:ftc|current_init_win_state.INIT_OFF~6                                                                                       ; LC_X54_Y10_N6 ; 100     ; Sync. clear                ; no     ; --                   ; --               ;
; frame_timing:i_frame_timing|frame_timing_core:ftc|current_init_win_state.INIT_OFF~8                                                                                       ; LC_X77_Y8_N8  ; 99      ; Sync. clear                ; no     ; --                   ; --               ;
; frame_timing:i_frame_timing|frame_timing_core:ftc|current_state.GOT_SYNC                                                                                                  ; LC_X95_Y35_N4 ; 119     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ;
; frame_timing:i_frame_timing|frame_timing_core:ftc|enable_counters                                                                                                         ; LC_X95_Y35_N0 ; 48      ; Clock enable               ; no     ; --                   ; --               ;
; frame_timing:i_frame_timing|frame_timing_core:ftc|row_count_new~0                                                                                                         ; LC_X94_Y30_N8 ; 16      ; Sync. clear                ; no     ; --                   ; --               ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|address_on_delay_wren~0                                                                                                  ; LC_X84_Y32_N6 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|feedback_delay_wren~1                                                                                                    ; LC_X84_Y32_N4 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_cols_to_read_wren~1                                                                                                  ; LC_X65_Y36_N6 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_to_read_wren~2                                                                                                  ; LC_X78_Y35_N8 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|num_rows_wren~0                                                                                                          ; LC_X84_Y32_N2 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|resync_req_wren~0                                                                                                        ; LC_X84_Y32_N0 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|row_length_wren~0                                                                                                        ; LC_X84_Y32_N3 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|sample_delay_wren~0                                                                                                      ; LC_X84_Y32_N7 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; frame_timing:i_frame_timing|frame_timing_wbs:wbi|sample_num_wren~0                                                                                                        ; LC_X84_Y32_N5 ; 32      ; Clock enable               ; no     ; --                   ; --               ;
; id_thermo:i_id_thermo|Selector12~0                                                                                                                                        ; LC_X68_Y58_N2 ; 4       ; Clock enable               ; no     ; --                   ; --               ;
; id_thermo:i_id_thermo|id0_ld~0                                                                                                                                            ; LC_X67_Y56_N3 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; id_thermo:i_id_thermo|id1_ld~1                                                                                                                                            ; LC_X67_Y57_N9 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; id_thermo:i_id_thermo|id2_ld~0                                                                                                                                            ; LC_X67_Y57_N8 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; id_thermo:i_id_thermo|id3_ld~0                                                                                                                                            ; LC_X67_Y57_N3 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; id_thermo:i_id_thermo|one_wire_master:master|Selector5~0                                                                                                                  ; LC_X69_Y59_N2 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; id_thermo:i_id_thermo|one_wire_master:master|Selector6~1                                                                                                                  ; LC_X69_Y60_N3 ; 18      ; Sync. clear                ; no     ; --                   ; --               ;
; id_thermo:i_id_thermo|one_wire_master:master|Selector8~7                                                                                                                  ; LC_X69_Y60_N7 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; id_thermo:i_id_thermo|one_wire_master:master|pres_state.IDLE                                                                                                              ; LC_X69_Y58_N4 ; 18      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ;
; id_thermo:i_id_thermo|thermo0_ld~1                                                                                                                                        ; LC_X67_Y56_N2 ; 6       ; Clock enable               ; no     ; --                   ; --               ;
; id_thermo:i_id_thermo|thermo1_ld~0                                                                                                                                        ; LC_X67_Y58_N5 ; 8       ; Clock enable               ; no     ; --                   ; --               ;
; id_thermo:i_id_thermo|wb_ps.SEND_TEMP                                                                                                                                     ; LC_X58_Y35_N9 ; 35      ; Sync. load                 ; no     ; --                   ; --               ;
; inclk                                                                                                                                                                     ; PIN_K17       ; 1       ; Clock                      ; no     ; --                   ; --               ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0                                                                                                                             ; PLL_5         ; 15834   ; Clock                      ; yes    ; Global Clock         ; GCLK12           ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2                                                                                                                             ; PLL_5         ; 63      ; Clock                      ; yes    ; Global Clock         ; GCLK14           ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk3                                                                                                                             ; PLL_5         ; 440     ; Clock                      ; yes    ; Global Clock         ; GCLK15           ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk4                                                                                                                             ; PLL_5         ; 1       ; Clock                      ; yes    ; Global Clock         ; GCLK13           ;
; rst                                                                                                                                                                       ; LC_X88_Y32_N4 ; 15860   ; Async. clear               ; yes    ; Global Clock         ; GCLK9            ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------------+--------+----------------------+------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------+------------------+
; Name                                                                                                                                                                 ; Location      ; Fan-Out ; Global Resource Used ; Global Line Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------+------------------+
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|wren_bank0_o~0 ; LC_X3_Y13_N0  ; 3       ; Global Clock         ; GCLK3            ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|wren_bank1_o~0 ; LC_X3_Y13_N9  ; 3       ; Global Clock         ; GCLK0            ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|wren_muxed~0                                         ; LC_X77_Y25_N3 ; 7       ; Global Clock         ; GCLK10           ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|wren_bank0_o~0 ; LC_X3_Y13_N1  ; 3       ; Global Clock         ; GCLK7            ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|wren_muxed~0                                         ; LC_X41_Y29_N3 ; 7       ; Global Clock         ; GCLK2            ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|wren_muxed~0                                         ; LC_X77_Y26_N1 ; 7       ; Global Clock         ; GCLK8            ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|wren_muxed~0                                         ; LC_X45_Y33_N7 ; 7       ; Global Clock         ; GCLK11           ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|wren_muxed~0                                         ; LC_X53_Y27_N7 ; 7       ; Global Clock         ; GCLK4            ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|wren_muxed~0                                         ; LC_X54_Y24_N8 ; 7       ; Global Clock         ; GCLK6            ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|wren_muxed~0                                         ; LC_X38_Y25_N6 ; 7       ; Global Clock         ; GCLK1            ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|wren_muxed~0                                         ; LC_X54_Y24_N6 ; 7       ; Global Clock         ; GCLK5            ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk0                                                                                                                        ; PLL_5         ; 15834   ; Global Clock         ; GCLK12           ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk2                                                                                                                        ; PLL_5         ; 63      ; Global Clock         ; GCLK14           ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk3                                                                                                                        ; PLL_5         ; 440     ; Global Clock         ; GCLK15           ;
; rc_pll:i_rc_pll|altpll:altpll_component|_clk4                                                                                                                        ; PLL_5         ; 1       ; Global Clock         ; GCLK13           ;
; rst                                                                                                                                                                  ; LC_X88_Y32_N4 ; 15860   ; Global Clock         ; GCLK9            ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------+------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                   ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; dispatch:i_dispatch|dispatch_wishbone:wishbone|addr[1]                                                                                                                 ; 627     ;
; dispatch:i_dispatch|dispatch_wishbone:wishbone|addr[0]                                                                                                                 ; 626     ;
; frame_timing:i_frame_timing|frame_timing_core:ftc|current_init_win_state.INIT_HOLD                                                                                     ; 597     ;
; frame_timing:i_frame_timing|frame_timing_core:ftc|current_init_win_state.INIT_ON                                                                                       ; 595     ;
; dispatch:i_dispatch|dispatch_wishbone:wishbone|pres_state.WB_CYCLE                                                                                                     ; 412     ;
; dispatch:i_dispatch|dispatch_wishbone:wishbone|addr[2]                                                                                                                 ; 312     ;
; dispatch:i_dispatch|dispatch_wishbone:wishbone|addr[5]                                                                                                                 ; 191     ;
; dispatch:i_dispatch|dispatch_wishbone:wishbone|addr[4]                                                                                                                 ; 191     ;
; dispatch:i_dispatch|dispatch_wishbone:wishbone|addr[3]                                                                                                                 ; 191     ;
; frame_timing:i_frame_timing|frame_timing_core:ftc|current_state.GOT_SYNC                                                                                               ; 119     ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|present_state.PAUSE3                                                                                                       ; 118     ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|WideOr13~0                                                                                                                 ; 112     ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|WideOr12~0                                                                                                                 ; 112     ;
; dispatch:i_dispatch|dispatch_wishbone:wishbone|addr_o[7]~8                                                                                                             ; 109     ;
; dispatch:i_dispatch|dispatch_wishbone:wishbone|addr_o[3]~18                                                                                                            ; 104     ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fltr_rst~1                                                                             ; 103     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|fltr_coef_reg[5][4]~101                                                            ; 103     ;
; dispatch:i_dispatch|reg:hdr1|reg_o[21]~1                                                                                                                               ; 102     ;
; dispatch:i_dispatch|dispatch_wishbone:wishbone|addr_o[4]~19                                                                                                            ; 101     ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fltr_rst~7                                                                             ; 101     ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fltr_rst~2                                                                             ; 101     ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|Add28~3                ; 101     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|fltr_coef_reg[5][3]~104                                                            ; 101     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|fltr_coef_reg[4][3]~110                                                            ; 101     ;
; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|ch_mux_sel[2]~9                                                                                                  ; 101     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|misc_banks_admin:i_misc_banks_admin|servo_mode_reg[4][1]~24                                                            ; 101     ;
; dispatch:i_dispatch|reg:hdr1|reg_o[17]~4                                                                                                                               ; 100     ;
; dispatch:i_dispatch|reg:hdr1|reg_o[18]~3                                                                                                                               ; 100     ;
; dispatch:i_dispatch|reg:hdr0|reg_o[11]~1                                                                                                                               ; 100     ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|coadd_done_o~0   ; 100     ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|coadd_done_o~0   ; 100     ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|coadd_done_o~0   ; 100     ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|coadd_done_o~0   ; 100     ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[7]~18 ; 100     ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[8]~17 ; 100     ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[7]~19 ; 100     ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[7]~18 ; 100     ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[7]~19 ; 100     ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[7]~18 ; 100     ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[8]~17 ; 100     ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[7]~19 ; 100     ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[8]~18 ; 100     ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[7]~19 ; 100     ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|calc_shift_state[7]~18 ; 100     ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fltr_rst~10                                                                            ; 100     ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fltr_rst~9                                                                             ; 100     ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fltr_rst~8                                                                             ; 100     ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fltr_rst~6                                                                             ; 100     ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fltr_rst~5                                                                             ; 100     ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fltr_rst~4                                                                             ; 100     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+--------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                         ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M512s ; M4Ks ; M-RAMs ; MIF                                                          ; Location                                                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+--------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; dispatch:i_dispatch|altsyncram:buf|altsyncram_ais3:auto_generated|ALTSYNCRAM                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None                                                         ; M4K_X80_Y53, M4K_X80_Y50, M4K_X39_Y41, M4K_X80_Y57, M4K_X39_Y46, M4K_X80_Y56, M4K_X80_Y55, M4K_X39_Y45, M4K_X80_Y54, M4K_X80_Y51, M4K_X80_Y58, M4K_X80_Y41, M4K_X80_Y46, M4K_X80_Y43, M4K_X80_Y49, M4K_X80_Y45 ;
; dispatch:i_dispatch|dispatch_cmd_receive:receiver|lvds_rx:cmd_rx|dcfifo:data_buffer|dcfifo_6d12:auto_generated|alt_sync_fifo_qcj:sync_fifo|dpram_k441:dpram4|altsyncram_tqh1:altsyncram14|ALTSYNCRAM                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 0     ; 1    ; 0      ; None                                                         ; M4K_X80_Y60                                                                                                                                                                                                    ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_a|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_kpb1:auto_generated|ALTSYNCRAM                                                                                                ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 0     ; 1    ; 0      ; None                                                         ; M4K_X80_Y61                                                                                                                                                                                                    ;
; dispatch:i_dispatch|dispatch_reply_transmit:transmitter|lvds_tx:reply_tx_b|fifo:data_buffer|altsyncram:fifo_storage|altsyncram_kpb1:auto_generated|ALTSYNCRAM                                                                                                ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 0     ; 1    ; 0      ; None                                                         ; M4K_X80_Y59                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None                                                         ; M4K_X15_Y13                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None                                                         ; M4K_X15_Y10                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None                                                         ; M4K_X15_Y12                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None                                                         ; M4K_X15_Y11                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 2    ; 0      ; None                                                         ; M4K_X15_Y10, M4K_X15_Y8                                                                                                                                                                                        ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 2    ; 0      ; None                                                         ; M4K_X15_Y11, M4K_X15_Y7                                                                                                                                                                                        ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_filter_storage:i_fsfb_filter_storage0|altsyncram:altsyncram_component|altsyncram_3jk1:auto_generated|ALTSYNCRAM                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 0     ; 1    ; 0      ; None                                                         ; M4K_X39_Y21                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Single Port      ; Single Clock ; 64           ; 29           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1856   ; 64                          ; 29                          ; --                          ; --                          ; 1856                ; 1     ; 2    ; 0      ; None                                                         ; M4K_X80_Y5, M4K_X80_Y6, M512_X76_Y5                                                                                                                                                                            ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Single Port      ; Single Clock ; 64           ; 29           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1856   ; 64                          ; 29                          ; --                          ; --                          ; 1856                ; 1     ; 2    ; 0      ; None                                                         ; M4K_X80_Y5, M4K_X80_Y6, M512_X76_Y5                                                                                                                                                                            ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn21_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Single Port      ; Single Clock ; 64           ; 29           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1856   ; 64                          ; 29                          ; --                          ; --                          ; 1856                ; 0     ; 2    ; 0      ; None                                                         ; M4K_X80_Y7, M4K_X80_Y5                                                                                                                                                                                         ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn22_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Single Port      ; Single Clock ; 64           ; 29           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1856   ; 64                          ; 29                          ; --                          ; --                          ; 1856                ; 0     ; 2    ; 0      ; None                                                         ; M4K_X80_Y7, M4K_X80_Y5                                                                                                                                                                                         ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_s2v1:auto_generated|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 40           ; 64           ; 40           ; yes                    ; no                      ; yes                    ; yes                     ; 2560   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; C:/mce/cards/readout_card/fsfb_calc/source/rtl/ram_40x64.hex ; M4K_X80_Y4                                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_s2v1:auto_generated|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 40           ; 64           ; 40           ; yes                    ; no                      ; yes                    ; yes                     ; 2560   ; 64                          ; 40                          ; 64                          ; 40                          ; 2560                ; 1     ; 1    ; 0      ; C:/mce/cards/readout_card/fsfb_calc/source/rtl/ram_40x64.hex ; M4K_X80_Y1, M512_X76_Y2                                                                                                                                                                                        ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_s2v1:auto_generated|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 40           ; 64           ; 40           ; yes                    ; no                      ; yes                    ; yes                     ; 2560   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; C:/mce/cards/readout_card/fsfb_calc/source/rtl/ram_40x64.hex ; M4K_X80_Y3                                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_s2v1:auto_generated|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 40           ; 64           ; 40           ; yes                    ; no                      ; yes                    ; yes                     ; 2560   ; 64                          ; 40                          ; 64                          ; 40                          ; 2560                ; 1     ; 1    ; 0      ; C:/mce/cards/readout_card/fsfb_calc/source/rtl/ram_40x64.hex ; M4K_X80_Y2, M512_X76_Y3                                                                                                                                                                                        ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_deo1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1     ; 0    ; 0      ; None                                                         ; M512_X49_Y8                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_deo1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1     ; 0    ; 0      ; None                                                         ; M512_X49_Y5                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_deo1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1     ; 0    ; 0      ; None                                                         ; M512_X49_Y7                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_deo1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1     ; 0    ; 0      ; None                                                         ; M512_X49_Y6                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None                                                         ; M4K_X15_Y5                                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None                                                         ; M4K_X15_Y3                                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None                                                         ; M4K_X15_Y6                                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None                                                         ; M4K_X15_Y4                                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 2    ; 0      ; None                                                         ; M4K_X15_Y3, M4K_X15_Y1                                                                                                                                                                                         ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 2    ; 0      ; None                                                         ; M4K_X15_Y4, M4K_X15_Y2                                                                                                                                                                                         ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_filter_storage:i_fsfb_filter_storage0|altsyncram:altsyncram_component|altsyncram_3jk1:auto_generated|ALTSYNCRAM                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 0     ; 1    ; 0      ; None                                                         ; M4K_X39_Y22                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Single Port      ; Single Clock ; 64           ; 29           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1856   ; 64                          ; 29                          ; --                          ; --                          ; 1856                ; 1     ; 2    ; 0      ; None                                                         ; M4K_X39_Y15, M4K_X39_Y14, M512_X26_Y14                                                                                                                                                                         ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Single Port      ; Single Clock ; 64           ; 29           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1856   ; 64                          ; 29                          ; --                          ; --                          ; 1856                ; 1     ; 2    ; 0      ; None                                                         ; M4K_X39_Y15, M4K_X39_Y14, M512_X26_Y14                                                                                                                                                                         ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn21_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Single Port      ; Single Clock ; 64           ; 29           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1856   ; 64                          ; 29                          ; --                          ; --                          ; 1856                ; 0     ; 2    ; 0      ; None                                                         ; M4K_X39_Y16, M4K_X39_Y15                                                                                                                                                                                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn22_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Single Port      ; Single Clock ; 64           ; 29           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1856   ; 64                          ; 29                          ; --                          ; --                          ; 1856                ; 0     ; 2    ; 0      ; None                                                         ; M4K_X39_Y16, M4K_X39_Y15                                                                                                                                                                                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_s2v1:auto_generated|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 40           ; 64           ; 40           ; yes                    ; no                      ; yes                    ; yes                     ; 2560   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; C:/mce/cards/readout_card/fsfb_calc/source/rtl/ram_40x64.hex ; M4K_X80_Y10                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_s2v1:auto_generated|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 40           ; 64           ; 40           ; yes                    ; no                      ; yes                    ; yes                     ; 2560   ; 64                          ; 40                          ; 64                          ; 40                          ; 2560                ; 1     ; 1    ; 0      ; C:/mce/cards/readout_card/fsfb_calc/source/rtl/ram_40x64.hex ; M4K_X80_Y9, M512_X70_Y9                                                                                                                                                                                        ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_s2v1:auto_generated|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 40           ; 64           ; 40           ; yes                    ; no                      ; yes                    ; yes                     ; 2560   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; C:/mce/cards/readout_card/fsfb_calc/source/rtl/ram_40x64.hex ; M4K_X80_Y11                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_s2v1:auto_generated|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 40           ; 64           ; 40           ; yes                    ; no                      ; yes                    ; yes                     ; 2560   ; 64                          ; 40                          ; 64                          ; 40                          ; 2560                ; 1     ; 1    ; 0      ; C:/mce/cards/readout_card/fsfb_calc/source/rtl/ram_40x64.hex ; M4K_X80_Y8, M512_X70_Y8                                                                                                                                                                                        ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_deo1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1     ; 0    ; 0      ; None                                                         ; M512_X55_Y9                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_deo1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1     ; 0    ; 0      ; None                                                         ; M512_X55_Y6                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_deo1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1     ; 0    ; 0      ; None                                                         ; M512_X55_Y8                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_deo1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1     ; 0    ; 0      ; None                                                         ; M512_X55_Y7                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None                                                         ; M4K_X15_Y47                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None                                                         ; M4K_X15_Y48                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None                                                         ; M4K_X15_Y46                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None                                                         ; M4K_X15_Y49                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 2    ; 0      ; None                                                         ; M4K_X15_Y48, M4K_X15_Y50                                                                                                                                                                                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 2    ; 0      ; None                                                         ; M4K_X15_Y49, M4K_X15_Y51                                                                                                                                                                                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_filter_storage:i_fsfb_filter_storage0|altsyncram:altsyncram_component|altsyncram_3jk1:auto_generated|ALTSYNCRAM                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 0     ; 1    ; 0      ; None                                                         ; M4K_X39_Y26                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Single Port      ; Single Clock ; 64           ; 29           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1856   ; 64                          ; 29                          ; --                          ; --                          ; 1856                ; 1     ; 2    ; 0      ; None                                                         ; M4K_X15_Y61, M4K_X15_Y60, M512_X20_Y59                                                                                                                                                                         ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Single Port      ; Single Clock ; 64           ; 29           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1856   ; 64                          ; 29                          ; --                          ; --                          ; 1856                ; 1     ; 2    ; 0      ; None                                                         ; M4K_X15_Y61, M4K_X15_Y60, M512_X20_Y59                                                                                                                                                                         ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn21_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Single Port      ; Single Clock ; 64           ; 29           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1856   ; 64                          ; 29                          ; --                          ; --                          ; 1856                ; 0     ; 2    ; 0      ; None                                                         ; M4K_X39_Y61, M4K_X15_Y61                                                                                                                                                                                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn22_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Single Port      ; Single Clock ; 64           ; 29           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1856   ; 64                          ; 29                          ; --                          ; --                          ; 1856                ; 0     ; 2    ; 0      ; None                                                         ; M4K_X39_Y61, M4K_X15_Y61                                                                                                                                                                                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_s2v1:auto_generated|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 40           ; 64           ; 40           ; yes                    ; no                      ; yes                    ; yes                     ; 2560   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; C:/mce/cards/readout_card/fsfb_calc/source/rtl/ram_40x64.hex ; M4K_X39_Y20                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_s2v1:auto_generated|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 40           ; 64           ; 40           ; yes                    ; no                      ; yes                    ; yes                     ; 2560   ; 64                          ; 40                          ; 64                          ; 40                          ; 2560                ; 1     ; 1    ; 0      ; C:/mce/cards/readout_card/fsfb_calc/source/rtl/ram_40x64.hex ; M4K_X39_Y18, M512_X49_Y18                                                                                                                                                                                      ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_s2v1:auto_generated|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 40           ; 64           ; 40           ; yes                    ; no                      ; yes                    ; yes                     ; 2560   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; C:/mce/cards/readout_card/fsfb_calc/source/rtl/ram_40x64.hex ; M4K_X39_Y19                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_s2v1:auto_generated|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 40           ; 64           ; 40           ; yes                    ; no                      ; yes                    ; yes                     ; 2560   ; 64                          ; 40                          ; 64                          ; 40                          ; 2560                ; 1     ; 1    ; 0      ; C:/mce/cards/readout_card/fsfb_calc/source/rtl/ram_40x64.hex ; M4K_X39_Y17, M512_X49_Y17                                                                                                                                                                                      ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_deo1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1     ; 0    ; 0      ; None                                                         ; M512_X26_Y12                                                                                                                                                                                                   ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_deo1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1     ; 0    ; 0      ; None                                                         ; M512_X26_Y10                                                                                                                                                                                                   ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_deo1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1     ; 0    ; 0      ; None                                                         ; M512_X26_Y13                                                                                                                                                                                                   ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_deo1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1     ; 0    ; 0      ; None                                                         ; M512_X26_Y11                                                                                                                                                                                                   ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None                                                         ; M4K_X15_Y20                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None                                                         ; M4K_X15_Y17                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None                                                         ; M4K_X15_Y19                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None                                                         ; M4K_X15_Y18                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 2    ; 0      ; None                                                         ; M4K_X15_Y17, M4K_X15_Y15                                                                                                                                                                                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 2    ; 0      ; None                                                         ; M4K_X15_Y18, M4K_X15_Y16                                                                                                                                                                                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_filter_storage:i_fsfb_filter_storage0|altsyncram:altsyncram_component|altsyncram_3jk1:auto_generated|ALTSYNCRAM                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 0     ; 1    ; 0      ; None                                                         ; M4K_X39_Y27                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Single Port      ; Single Clock ; 64           ; 29           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1856   ; 64                          ; 29                          ; --                          ; --                          ; 1856                ; 1     ; 2    ; 0      ; None                                                         ; M4K_X15_Y43, M4K_X15_Y42, M512_X20_Y37                                                                                                                                                                         ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Single Port      ; Single Clock ; 64           ; 29           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1856   ; 64                          ; 29                          ; --                          ; --                          ; 1856                ; 1     ; 2    ; 0      ; None                                                         ; M4K_X15_Y43, M4K_X15_Y42, M512_X20_Y37                                                                                                                                                                         ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn21_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Single Port      ; Single Clock ; 64           ; 29           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1856   ; 64                          ; 29                          ; --                          ; --                          ; 1856                ; 0     ; 2    ; 0      ; None                                                         ; M4K_X15_Y40, M4K_X15_Y43                                                                                                                                                                                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn22_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Single Port      ; Single Clock ; 64           ; 29           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1856   ; 64                          ; 29                          ; --                          ; --                          ; 1856                ; 0     ; 2    ; 0      ; None                                                         ; M4K_X15_Y40, M4K_X15_Y43                                                                                                                                                                                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_s2v1:auto_generated|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 40           ; 64           ; 40           ; yes                    ; no                      ; yes                    ; yes                     ; 2560   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; C:/mce/cards/readout_card/fsfb_calc/source/rtl/ram_40x64.hex ; M4K_X39_Y4                                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_s2v1:auto_generated|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 40           ; 64           ; 40           ; yes                    ; no                      ; yes                    ; yes                     ; 2560   ; 64                          ; 40                          ; 64                          ; 40                          ; 2560                ; 1     ; 1    ; 0      ; C:/mce/cards/readout_card/fsfb_calc/source/rtl/ram_40x64.hex ; M4K_X39_Y1, M512_X49_Y3                                                                                                                                                                                        ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_s2v1:auto_generated|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 40           ; 64           ; 40           ; yes                    ; no                      ; yes                    ; yes                     ; 2560   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; C:/mce/cards/readout_card/fsfb_calc/source/rtl/ram_40x64.hex ; M4K_X39_Y3                                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_s2v1:auto_generated|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 40           ; 64           ; 40           ; yes                    ; no                      ; yes                    ; yes                     ; 2560   ; 64                          ; 40                          ; 64                          ; 40                          ; 2560                ; 1     ; 1    ; 0      ; C:/mce/cards/readout_card/fsfb_calc/source/rtl/ram_40x64.hex ; M4K_X39_Y2, M512_X49_Y2                                                                                                                                                                                        ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_deo1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1     ; 0    ; 0      ; None                                                         ; M512_X26_Y5                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_deo1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1     ; 0    ; 0      ; None                                                         ; M512_X26_Y3                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_deo1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1     ; 0    ; 0      ; None                                                         ; M512_X26_Y4                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_deo1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1     ; 0    ; 0      ; None                                                         ; M512_X26_Y2                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None                                                         ; M4K_X15_Y27                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None                                                         ; M4K_X15_Y29                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None                                                         ; M4K_X15_Y28                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None                                                         ; M4K_X15_Y30                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 2    ; 0      ; None                                                         ; M4K_X15_Y29, M4K_X15_Y32                                                                                                                                                                                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 2    ; 0      ; None                                                         ; M4K_X15_Y30, M4K_X15_Y31                                                                                                                                                                                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_filter_storage:i_fsfb_filter_storage0|altsyncram:altsyncram_component|altsyncram_3jk1:auto_generated|ALTSYNCRAM                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 0     ; 1    ; 0      ; None                                                         ; M4K_X39_Y28                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Single Port      ; Single Clock ; 64           ; 29           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1856   ; 64                          ; 29                          ; --                          ; --                          ; 1856                ; 1     ; 2    ; 0      ; None                                                         ; M4K_X80_Y40, M4K_X80_Y44, M512_X92_Y43                                                                                                                                                                         ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Single Port      ; Single Clock ; 64           ; 29           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1856   ; 64                          ; 29                          ; --                          ; --                          ; 1856                ; 1     ; 2    ; 0      ; None                                                         ; M4K_X80_Y40, M4K_X80_Y44, M512_X92_Y43                                                                                                                                                                         ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn21_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Single Port      ; Single Clock ; 64           ; 29           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1856   ; 64                          ; 29                          ; --                          ; --                          ; 1856                ; 0     ; 2    ; 0      ; None                                                         ; M4K_X80_Y42, M4K_X80_Y40                                                                                                                                                                                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn22_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Single Port      ; Single Clock ; 64           ; 29           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1856   ; 64                          ; 29                          ; --                          ; --                          ; 1856                ; 0     ; 2    ; 0      ; None                                                         ; M4K_X80_Y42, M4K_X80_Y40                                                                                                                                                                                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_s2v1:auto_generated|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 40           ; 64           ; 40           ; yes                    ; no                      ; yes                    ; yes                     ; 2560   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; C:/mce/cards/readout_card/fsfb_calc/source/rtl/ram_40x64.hex ; M4K_X80_Y22                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_s2v1:auto_generated|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 40           ; 64           ; 40           ; yes                    ; no                      ; yes                    ; yes                     ; 2560   ; 64                          ; 40                          ; 64                          ; 40                          ; 2560                ; 1     ; 1    ; 0      ; C:/mce/cards/readout_card/fsfb_calc/source/rtl/ram_40x64.hex ; M4K_X80_Y20, M512_X76_Y18                                                                                                                                                                                      ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_s2v1:auto_generated|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 40           ; 64           ; 40           ; yes                    ; no                      ; yes                    ; yes                     ; 2560   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; C:/mce/cards/readout_card/fsfb_calc/source/rtl/ram_40x64.hex ; M4K_X80_Y23                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_s2v1:auto_generated|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 40           ; 64           ; 40           ; yes                    ; no                      ; yes                    ; yes                     ; 2560   ; 64                          ; 40                          ; 64                          ; 40                          ; 2560                ; 1     ; 1    ; 0      ; C:/mce/cards/readout_card/fsfb_calc/source/rtl/ram_40x64.hex ; M4K_X80_Y21, M512_X76_Y19                                                                                                                                                                                      ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_deo1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1     ; 0    ; 0      ; None                                                         ; M512_X49_Y24                                                                                                                                                                                                   ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_deo1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1     ; 0    ; 0      ; None                                                         ; M512_X49_Y22                                                                                                                                                                                                   ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_deo1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1     ; 0    ; 0      ; None                                                         ; M512_X49_Y23                                                                                                                                                                                                   ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_deo1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1     ; 0    ; 0      ; None                                                         ; M512_X49_Y21                                                                                                                                                                                                   ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None                                                         ; M4K_X15_Y25                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None                                                         ; M4K_X15_Y24                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None                                                         ; M4K_X15_Y26                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None                                                         ; M4K_X15_Y23                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 2    ; 0      ; None                                                         ; M4K_X15_Y24, M4K_X15_Y22                                                                                                                                                                                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 2    ; 0      ; None                                                         ; M4K_X15_Y23, M4K_X15_Y21                                                                                                                                                                                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_filter_storage:i_fsfb_filter_storage0|altsyncram:altsyncram_component|altsyncram_3jk1:auto_generated|ALTSYNCRAM                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 0     ; 1    ; 0      ; None                                                         ; M4K_X39_Y23                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Single Port      ; Single Clock ; 64           ; 29           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1856   ; 64                          ; 29                          ; --                          ; --                          ; 1856                ; 1     ; 2    ; 0      ; None                                                         ; M4K_X80_Y26, M4K_X80_Y27, M512_X92_Y27                                                                                                                                                                         ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Single Port      ; Single Clock ; 64           ; 29           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1856   ; 64                          ; 29                          ; --                          ; --                          ; 1856                ; 1     ; 2    ; 0      ; None                                                         ; M4K_X80_Y26, M4K_X80_Y27, M512_X92_Y27                                                                                                                                                                         ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn21_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Single Port      ; Single Clock ; 64           ; 29           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1856   ; 64                          ; 29                          ; --                          ; --                          ; 1856                ; 0     ; 2    ; 0      ; None                                                         ; M4K_X80_Y25, M4K_X80_Y26                                                                                                                                                                                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn22_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Single Port      ; Single Clock ; 64           ; 29           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1856   ; 64                          ; 29                          ; --                          ; --                          ; 1856                ; 0     ; 2    ; 0      ; None                                                         ; M4K_X80_Y25, M4K_X80_Y26                                                                                                                                                                                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_s2v1:auto_generated|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 40           ; 64           ; 40           ; yes                    ; no                      ; yes                    ; yes                     ; 2560   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; C:/mce/cards/readout_card/fsfb_calc/source/rtl/ram_40x64.hex ; M4K_X80_Y19                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_s2v1:auto_generated|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 40           ; 64           ; 40           ; yes                    ; no                      ; yes                    ; yes                     ; 2560   ; 64                          ; 40                          ; 64                          ; 40                          ; 2560                ; 1     ; 1    ; 0      ; C:/mce/cards/readout_card/fsfb_calc/source/rtl/ram_40x64.hex ; M4K_X80_Y17, M512_X76_Y17                                                                                                                                                                                      ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_s2v1:auto_generated|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 40           ; 64           ; 40           ; yes                    ; no                      ; yes                    ; yes                     ; 2560   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; C:/mce/cards/readout_card/fsfb_calc/source/rtl/ram_40x64.hex ; M4K_X80_Y18                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_s2v1:auto_generated|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 40           ; 64           ; 40           ; yes                    ; no                      ; yes                    ; yes                     ; 2560   ; 64                          ; 40                          ; 64                          ; 40                          ; 2560                ; 1     ; 1    ; 0      ; C:/mce/cards/readout_card/fsfb_calc/source/rtl/ram_40x64.hex ; M4K_X80_Y16, M512_X76_Y16                                                                                                                                                                                      ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_deo1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1     ; 0    ; 0      ; None                                                         ; M512_X55_Y12                                                                                                                                                                                                   ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_deo1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1     ; 0    ; 0      ; None                                                         ; M512_X55_Y13                                                                                                                                                                                                   ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_deo1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1     ; 0    ; 0      ; None                                                         ; M512_X55_Y11                                                                                                                                                                                                   ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_deo1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1     ; 0    ; 0      ; None                                                         ; M512_X55_Y14                                                                                                                                                                                                   ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None                                                         ; M4K_X15_Y34                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None                                                         ; M4K_X15_Y36                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None                                                         ; M4K_X15_Y33                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None                                                         ; M4K_X15_Y35                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 2    ; 0      ; None                                                         ; M4K_X15_Y36, M4K_X15_Y38                                                                                                                                                                                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 2    ; 0      ; None                                                         ; M4K_X15_Y35, M4K_X15_Y37                                                                                                                                                                                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_filter_storage:i_fsfb_filter_storage0|altsyncram:altsyncram_component|altsyncram_3jk1:auto_generated|ALTSYNCRAM                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 0     ; 1    ; 0      ; None                                                         ; M4K_X39_Y25                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Single Port      ; Single Clock ; 64           ; 29           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1856   ; 64                          ; 29                          ; --                          ; --                          ; 1856                ; 1     ; 2    ; 0      ; None                                                         ; M4K_X39_Y40, M4K_X39_Y42, M512_X49_Y41                                                                                                                                                                         ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Single Port      ; Single Clock ; 64           ; 29           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1856   ; 64                          ; 29                          ; --                          ; --                          ; 1856                ; 1     ; 2    ; 0      ; None                                                         ; M4K_X39_Y40, M4K_X39_Y42, M512_X49_Y41                                                                                                                                                                         ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn21_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Single Port      ; Single Clock ; 64           ; 29           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1856   ; 64                          ; 29                          ; --                          ; --                          ; 1856                ; 0     ; 2    ; 0      ; None                                                         ; M4K_X39_Y39, M4K_X39_Y40                                                                                                                                                                                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn22_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Single Port      ; Single Clock ; 64           ; 29           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1856   ; 64                          ; 29                          ; --                          ; --                          ; 1856                ; 0     ; 2    ; 0      ; None                                                         ; M4K_X39_Y39, M4K_X39_Y40                                                                                                                                                                                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_s2v1:auto_generated|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 40           ; 64           ; 40           ; yes                    ; no                      ; yes                    ; yes                     ; 2560   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; C:/mce/cards/readout_card/fsfb_calc/source/rtl/ram_40x64.hex ; M4K_X39_Y8                                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_s2v1:auto_generated|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 40           ; 64           ; 40           ; yes                    ; no                      ; yes                    ; yes                     ; 2560   ; 64                          ; 40                          ; 64                          ; 40                          ; 2560                ; 1     ; 1    ; 0      ; C:/mce/cards/readout_card/fsfb_calc/source/rtl/ram_40x64.hex ; M4K_X39_Y6, M512_X49_Y10                                                                                                                                                                                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_s2v1:auto_generated|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 40           ; 64           ; 40           ; yes                    ; no                      ; yes                    ; yes                     ; 2560   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; C:/mce/cards/readout_card/fsfb_calc/source/rtl/ram_40x64.hex ; M4K_X39_Y7                                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_s2v1:auto_generated|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 40           ; 64           ; 40           ; yes                    ; no                      ; yes                    ; yes                     ; 2560   ; 64                          ; 40                          ; 64                          ; 40                          ; 2560                ; 1     ; 1    ; 0      ; C:/mce/cards/readout_card/fsfb_calc/source/rtl/ram_40x64.hex ; M4K_X39_Y5, M512_X49_Y9                                                                                                                                                                                        ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_deo1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1     ; 0    ; 0      ; None                                                         ; M512_X26_Y9                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_deo1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1     ; 0    ; 0      ; None                                                         ; M512_X26_Y6                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_deo1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1     ; 0    ; 0      ; None                                                         ; M512_X26_Y8                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_deo1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1     ; 0    ; 0      ; None                                                         ; M512_X26_Y7                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None                                                         ; M4K_X15_Y54                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None                                                         ; M4K_X15_Y56                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None                                                         ; M4K_X15_Y55                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM        ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None                                                         ; M4K_X15_Y57                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 2    ; 0      ; None                                                         ; M4K_X15_Y56, M4K_X15_Y59                                                                                                                                                                                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 2    ; 0      ; None                                                         ; M4K_X15_Y57, M4K_X15_Y58                                                                                                                                                                                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_filter_storage:i_fsfb_filter_storage0|altsyncram:altsyncram_component|altsyncram_3jk1:auto_generated|ALTSYNCRAM                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 0     ; 1    ; 0      ; None                                                         ; M4K_X39_Y24                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Single Port      ; Single Clock ; 64           ; 29           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1856   ; 64                          ; 29                          ; --                          ; --                          ; 1856                ; 1     ; 2    ; 0      ; None                                                         ; M4K_X80_Y48, M4K_X80_Y52, M512_X76_Y51                                                                                                                                                                         ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Single Port      ; Single Clock ; 64           ; 29           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1856   ; 64                          ; 29                          ; --                          ; --                          ; 1856                ; 1     ; 2    ; 0      ; None                                                         ; M4K_X80_Y48, M4K_X80_Y52, M512_X76_Y51                                                                                                                                                                         ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn21_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Single Port      ; Single Clock ; 64           ; 29           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1856   ; 64                          ; 29                          ; --                          ; --                          ; 1856                ; 0     ; 2    ; 0      ; None                                                         ; M4K_X80_Y47, M4K_X80_Y48                                                                                                                                                                                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn22_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ALTSYNCRAM                                        ; AUTO ; Single Port      ; Single Clock ; 64           ; 29           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 1856   ; 64                          ; 29                          ; --                          ; --                          ; 1856                ; 0     ; 2    ; 0      ; None                                                         ; M4K_X80_Y47, M4K_X80_Y48                                                                                                                                                                                       ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_s2v1:auto_generated|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 40           ; 64           ; 40           ; yes                    ; no                      ; yes                    ; yes                     ; 2560   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; C:/mce/cards/readout_card/fsfb_calc/source/rtl/ram_40x64.hex ; M4K_X80_Y15                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_s2v1:auto_generated|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 40           ; 64           ; 40           ; yes                    ; no                      ; yes                    ; yes                     ; 2560   ; 64                          ; 40                          ; 64                          ; 40                          ; 2560                ; 1     ; 1    ; 0      ; C:/mce/cards/readout_card/fsfb_calc/source/rtl/ram_40x64.hex ; M4K_X80_Y12, M512_X76_Y12                                                                                                                                                                                      ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_s2v1:auto_generated|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 40           ; 64           ; 40           ; yes                    ; no                      ; yes                    ; yes                     ; 2560   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; C:/mce/cards/readout_card/fsfb_calc/source/rtl/ram_40x64.hex ; M4K_X80_Y14                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|ram_40x64:i_fsfb_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_s2v1:auto_generated|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 40           ; 64           ; 40           ; yes                    ; no                      ; yes                    ; yes                     ; 2560   ; 64                          ; 40                          ; 64                          ; 40                          ; 2560                ; 1     ; 1    ; 0      ; C:/mce/cards/readout_card/fsfb_calc/source/rtl/ram_40x64.hex ; M4K_X80_Y13, M512_X76_Y13                                                                                                                                                                                      ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_deo1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1     ; 0    ; 0      ; None                                                         ; M512_X49_Y13                                                                                                                                                                                                   ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_deo1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1     ; 0    ; 0      ; None                                                         ; M512_X49_Y11                                                                                                                                                                                                   ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_deo1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1     ; 0    ; 0      ; None                                                         ; M512_X49_Y14                                                                                                                                                                                                   ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|ram_8x64:i_flux_cnt_queue_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_deo1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1     ; 0    ; 0      ; None                                                         ; M512_X49_Y12                                                                                                                                                                                                   ;
; flux_loop:i_flux_loop|raw_ram_bank:rectangle_mode_ram|altsyncram:altsyncram_component|altsyncram_bnl1:auto_generated|ALTSYNCRAM                                                                                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 65536        ; 14           ; 65536        ; 14           ; yes                    ; no                      ; yes                    ; no                      ; 917504 ; 65536                       ; 14                          ; 65536                       ; 14                          ; 917504              ; 0     ; 0    ; 2      ; None                                                         ; MRAM_X20_Y38, MRAM_X20_Y20                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None                                                         ; M4K_X39_Y33                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 14                          ; 64                          ; 14                          ; 896                 ; 0     ; 1    ; 0      ; None                                                         ; M4K_X15_Y14                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None                                                         ; M4K_X39_Y34                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 14                          ; 64                          ; 14                          ; 896                 ; 0     ; 1    ; 0      ; None                                                         ; M4K_X15_Y9                                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch2|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None                                                         ; M4K_X39_Y31                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch2|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 14                          ; 64                          ; 14                          ; 896                 ; 0     ; 1    ; 0      ; None                                                         ; M4K_X15_Y52                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch3|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None                                                         ; M4K_X39_Y32                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch3|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 14                          ; 64                          ; 14                          ; 896                 ; 0     ; 1    ; 0      ; None                                                         ; M4K_X15_Y45                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch4|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None                                                         ; M4K_X39_Y35                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch4|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 14                          ; 64                          ; 14                          ; 896                 ; 0     ; 1    ; 0      ; None                                                         ; M4K_X15_Y39                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch5|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None                                                         ; M4K_X39_Y37                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch5|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 14                          ; 64                          ; 14                          ; 896                 ; 0     ; 1    ; 0      ; None                                                         ; M4K_X15_Y44                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch6|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None                                                         ; M4K_X39_Y36                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch6|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 14                          ; 64                          ; 14                          ; 896                 ; 0     ; 1    ; 0      ; None                                                         ; M4K_X15_Y41                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch7|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 0     ; 1    ; 0      ; None                                                         ; M4K_X39_Y38                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|adc_offset_banks_admin:i_adc_offset_banks_admin|wbs_fb_storage:i_adc_offset_bank_ch7|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 2048   ; 64                          ; 14                          ; 64                          ; 14                          ; 896                 ; 0     ; 1    ; 0      ; None                                                         ; M4K_X15_Y53                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_8ho1:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 14           ; 64           ; 14           ; yes                    ; no                      ; yes                    ; yes                     ; 896    ; 64                          ; 14                          ; 64                          ; 14                          ; 896                 ; 0     ; 1    ; 0      ; None                                                         ; M4K_X80_Y30                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_8ho1:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 14           ; 64           ; 14           ; yes                    ; no                      ; yes                    ; yes                     ; 896    ; 64                          ; 14                          ; 64                          ; 14                          ; 896                 ; 0     ; 1    ; 0      ; None                                                         ; M4K_X39_Y10                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_8ho1:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 14           ; 64           ; 14           ; yes                    ; no                      ; yes                    ; yes                     ; 896    ; 64                          ; 14                          ; 64                          ; 14                          ; 896                 ; 0     ; 1    ; 0      ; None                                                         ; M4K_X80_Y32                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_8ho1:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 14           ; 64           ; 14           ; yes                    ; no                      ; yes                    ; yes                     ; 896    ; 64                          ; 14                          ; 64                          ; 14                          ; 896                 ; 0     ; 1    ; 0      ; None                                                         ; M4K_X80_Y24                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch2|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_8ho1:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 14           ; 64           ; 14           ; yes                    ; no                      ; yes                    ; yes                     ; 896    ; 64                          ; 14                          ; 64                          ; 14                          ; 896                 ; 0     ; 1    ; 0      ; None                                                         ; M4K_X80_Y31                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch2|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_8ho1:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 14           ; 64           ; 14           ; yes                    ; no                      ; yes                    ; yes                     ; 896    ; 64                          ; 14                          ; 64                          ; 14                          ; 896                 ; 0     ; 1    ; 0      ; None                                                         ; M4K_X39_Y12                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch3|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_8ho1:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 14           ; 64           ; 14           ; yes                    ; no                      ; yes                    ; yes                     ; 896    ; 64                          ; 14                          ; 64                          ; 14                          ; 896                 ; 0     ; 1    ; 0      ; None                                                         ; M4K_X80_Y38                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch3|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_8ho1:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 14           ; 64           ; 14           ; yes                    ; no                      ; yes                    ; yes                     ; 896    ; 64                          ; 14                          ; 64                          ; 14                          ; 896                 ; 0     ; 1    ; 0      ; None                                                         ; M4K_X39_Y9                                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch4|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_8ho1:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 14           ; 64           ; 14           ; yes                    ; no                      ; yes                    ; yes                     ; 896    ; 64                          ; 14                          ; 64                          ; 14                          ; 896                 ; 0     ; 1    ; 0      ; None                                                         ; M4K_X80_Y29                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch4|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_8ho1:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 14           ; 64           ; 14           ; yes                    ; no                      ; yes                    ; yes                     ; 896    ; 64                          ; 14                          ; 64                          ; 14                          ; 896                 ; 0     ; 1    ; 0      ; None                                                         ; M4K_X39_Y29                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch5|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_8ho1:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 14           ; 64           ; 14           ; yes                    ; no                      ; yes                    ; yes                     ; 896    ; 64                          ; 14                          ; 64                          ; 14                          ; 896                 ; 0     ; 1    ; 0      ; None                                                         ; M4K_X80_Y28                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch5|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_8ho1:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 14           ; 64           ; 14           ; yes                    ; no                      ; yes                    ; yes                     ; 896    ; 64                          ; 14                          ; 64                          ; 14                          ; 896                 ; 0     ; 1    ; 0      ; None                                                         ; M4K_X39_Y13                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch6|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_8ho1:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 14           ; 64           ; 14           ; yes                    ; no                      ; yes                    ; yes                     ; 896    ; 64                          ; 14                          ; 64                          ; 14                          ; 896                 ; 0     ; 1    ; 0      ; None                                                         ; M4K_X80_Y37                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch6|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_8ho1:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 14           ; 64           ; 14           ; yes                    ; no                      ; yes                    ; yes                     ; 896    ; 64                          ; 14                          ; 64                          ; 14                          ; 896                 ; 0     ; 1    ; 0      ; None                                                         ; M4K_X39_Y11                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch7|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_8ho1:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 14           ; 64           ; 14           ; yes                    ; no                      ; yes                    ; yes                     ; 896    ; 64                          ; 14                          ; 64                          ; 14                          ; 896                 ; 0     ; 1    ; 0      ; None                                                         ; M4K_X80_Y39                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|flux_quanta_ram_admin:i_flux_quanta_banks_admin|ram_14x64:i_bank_ch7|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_8ho1:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 14           ; 64           ; 14           ; yes                    ; no                      ; yes                    ; yes                     ; 896    ; 64                          ; 14                          ; 64                          ; 14                          ; 896                 ; 0     ; 1    ; 0      ; None                                                         ; M4K_X39_Y30                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_3ho1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 2     ; 0    ; 0      ; None                                                         ; M512_X76_Y36, M512_X55_Y25                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_3ho1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 2     ; 0    ; 0      ; None                                                         ; M512_X76_Y10, M512_X76_Y15                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_3ho1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 2     ; 0    ; 0      ; None                                                         ; M512_X76_Y35, M512_X55_Y26                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_3ho1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 2     ; 0    ; 0      ; None                                                         ; M512_X20_Y15, M512_X26_Y18                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch2|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_3ho1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 2     ; 0    ; 0      ; None                                                         ; M512_X76_Y37, M512_X55_Y44                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch2|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_3ho1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 2     ; 0    ; 0      ; None                                                         ; M512_X20_Y54, M512_X26_Y53                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch3|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_3ho1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 2     ; 0    ; 0      ; None                                                         ; M512_X70_Y36, M512_X49_Y32                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch3|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_3ho1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 2     ; 0    ; 0      ; None                                                         ; M512_X20_Y33, M512_X20_Y36                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch4|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_3ho1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 2     ; 0    ; 0      ; None                                                         ; M512_X55_Y32, M512_X55_Y31                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch4|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_3ho1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 2     ; 0    ; 0      ; None                                                         ; M512_X92_Y34, M512_X92_Y32                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch5|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_3ho1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 2     ; 0    ; 0      ; None                                                         ; M512_X55_Y34, M512_X55_Y28                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch5|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_3ho1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 2     ; 0    ; 0      ; None                                                         ; M512_X92_Y20, M512_X92_Y21                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch6|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_3ho1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 2     ; 0    ; 0      ; None                                                         ; M512_X55_Y33, M512_X55_Y29                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch6|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_3ho1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 2     ; 0    ; 0      ; None                                                         ; M512_X49_Y37, M512_X49_Y29                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch7|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_3ho1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 2     ; 0    ; 0      ; None                                                         ; M512_X70_Y35, M512_X55_Y43                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_d_banks_admin|pid_ram:i_bank_ch7|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_3ho1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 2     ; 0    ; 0      ; None                                                         ; M512_X76_Y54, M512_X70_Y51                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_3ho1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 0     ; 1    ; 0      ; None                                                         ; M4K_X80_Y35                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_3ho1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 2     ; 0    ; 0      ; None                                                         ; M512_X76_Y11, M512_X70_Y13                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_3ho1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 0     ; 1    ; 0      ; None                                                         ; M4K_X80_Y33                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_3ho1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 2     ; 0    ; 0      ; None                                                         ; M512_X20_Y17, M512_X26_Y17                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch2|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_3ho1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 0     ; 1    ; 0      ; None                                                         ; M4K_X80_Y36                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch2|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_3ho1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 2     ; 0    ; 0      ; None                                                         ; M512_X20_Y53, M512_X20_Y51                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch3|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_3ho1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 0     ; 1    ; 0      ; None                                                         ; M4K_X80_Y34                                                                                                                                                                                                    ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch3|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_3ho1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 2     ; 0    ; 0      ; None                                                         ; M512_X20_Y34, M512_X26_Y34                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch4|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_3ho1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 2     ; 0    ; 0      ; None                                                         ; M512_X76_Y34, M512_X92_Y31                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch4|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_3ho1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 2     ; 0    ; 0      ; None                                                         ; M512_X92_Y36, M512_X92_Y33                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch5|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_3ho1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 2     ; 0    ; 0      ; None                                                         ; M512_X70_Y33, M512_X55_Y27                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch5|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_3ho1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 2     ; 0    ; 0      ; None                                                         ; M512_X92_Y19, M512_X92_Y23                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch6|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_3ho1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 2     ; 0    ; 0      ; None                                                         ; M512_X70_Y34, M512_X55_Y30                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch6|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_3ho1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 2     ; 0    ; 0      ; None                                                         ; M512_X49_Y38, M512_X49_Y30                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch7|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_3ho1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 2     ; 0    ; 0      ; None                                                         ; M512_X76_Y33, M512_X70_Y37                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_i_banks_admin|pid_ram:i_bank_ch7|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_3ho1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 2     ; 0    ; 0      ; None                                                         ; M512_X76_Y53, M512_X70_Y53                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_3ho1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 2     ; 0    ; 0      ; None                                                         ; M512_X49_Y35, M512_X49_Y28                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_3ho1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 2     ; 0    ; 0      ; None                                                         ; M512_X76_Y14, M512_X70_Y14                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch1|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_3ho1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 2     ; 0    ; 0      ; None                                                         ; M512_X49_Y34, M512_X49_Y31                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_3ho1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 2     ; 0    ; 0      ; None                                                         ; M512_X20_Y16, M512_X26_Y16                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch2|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_3ho1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 2     ; 0    ; 0      ; None                                                         ; M512_X49_Y36, M512_X49_Y33                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch2|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_3ho1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 2     ; 0    ; 0      ; None                                                         ; M512_X20_Y52, M512_X26_Y52                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch3|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_3ho1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 2     ; 0    ; 0      ; None                                                         ; M512_X55_Y38, M512_X49_Y40                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch3|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_3ho1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 2     ; 0    ; 0      ; None                                                         ; M512_X20_Y35, M512_X26_Y35                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch4|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_3ho1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 2     ; 0    ; 0      ; None                                                         ; M512_X55_Y39, M512_X55_Y40                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch4|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_3ho1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 2     ; 0    ; 0      ; None                                                         ; M512_X92_Y37, M512_X92_Y35                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch5|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_3ho1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 2     ; 0    ; 0      ; None                                                         ; M512_X55_Y35, M512_X55_Y41                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch5|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_3ho1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 2     ; 0    ; 0      ; None                                                         ; M512_X92_Y18, M512_X92_Y22                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch6|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_3ho1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 2     ; 0    ; 0      ; None                                                         ; M512_X55_Y36, M512_X49_Y43                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch6|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_3ho1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 2     ; 0    ; 0      ; None                                                         ; M512_X49_Y39, M512_X49_Y42                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch7|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|altsyncram_3ho1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 2     ; 0    ; 0      ; None                                                         ; M512_X55_Y37, M512_X55_Y42                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|wbs_fb_data:i_wbs_fb_data|pid_ram_admin:i_p_banks_admin|pid_ram:i_bank_ch7|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_3ho1:auto_generated|ALTSYNCRAM                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 12           ; 64           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; 64                          ; 12                          ; 64                          ; 12                          ; 768                 ; 2     ; 0    ; 0      ; None                                                         ; M512_X76_Y52, M512_X70_Y52                                                                                                                                                                                     ;
; flux_loop:i_flux_loop|wbs_frame_data:i_wbs_frame_data|rectangle_ram_bank:rectangle_mode_ram|altsyncram:altsyncram_component|altsyncram_bjl1:auto_generated|ALTSYNCRAM                                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 0     ; 16   ; 0      ; None                                                         ; M4K_X39_Y51, M4K_X39_Y43, M4K_X39_Y52, M4K_X39_Y44, M4K_X39_Y59, M4K_X39_Y53, M4K_X39_Y47, M4K_X39_Y49, M4K_X39_Y56, M4K_X39_Y48, M4K_X39_Y60, M4K_X39_Y55, M4K_X39_Y54, M4K_X39_Y57, M4K_X39_Y58, M4K_X39_Y50 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------+------+--------+--------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                           ;
+----------------------------------+-------------+---------------------+-------------------+
; Statistic                        ; Number Used ; Available per Block ; Maximum Available ;
+----------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)       ; 0           ; 8                   ; 112               ;
; Simple Multipliers (18-bit)      ; 2           ; 4                   ; 56                ;
; Simple Multipliers (36-bit)      ; 9           ; 1                   ; 14                ;
; Multiply Accumulators (18-bit)   ; 0           ; 2                   ; 28                ;
; Two-Multipliers Adders (9-bit)   ; 0           ; 4                   ; 56                ;
; Two-Multipliers Adders (18-bit)  ; 0           ; 2                   ; 28                ;
; Four-Multipliers Adders (9-bit)  ; 0           ; 2                   ; 28                ;
; Four-Multipliers Adders (18-bit) ; 0           ; 1                   ; 14                ;
; DSP Blocks                       ; 11          ; --                  ; 14                ;
; DSP Block 9-bit Elements         ; 76          ; 8                   ; 112               ;
; Signed Multipliers               ; 11          ; --                  ; --                ;
; Unsigned Multipliers             ; 0           ; --                  ; --                ;
; Mixed Sign Multipliers           ; 0           ; --                  ; --                ;
; Variable Sign Multipliers        ; 0           ; --                  ; --                ;
; Dedicated Shift Register Chains  ; 0           ; --                  ; --                ;
+----------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                               ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|fsfb_corr_multiplier:mult2|lpm_mult:lpm_mult_component|mult_efq:auto_generated|result[0]                                                                                                               ; Simple Multiplier (18-bit) ; DSPOUT_X11_Y9_N0   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|fsfb_corr_multiplier:mult2|lpm_mult:lpm_mult_component|mult_efq:auto_generated|mac_mult2                                                                                                            ;                            ; DSPMULT_X10_Y15_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|fsfb_corr_multiplier:mult1|lpm_mult:lpm_mult_component|mult_efq:auto_generated|result[0]                                                                                                               ; Simple Multiplier (18-bit) ; DSPOUT_X11_Y1_N0   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    flux_loop:i_flux_loop|fsfb_corr:i_fsfb_corr|fsfb_corr_multiplier:mult1|lpm_mult:lpm_mult_component|mult_efq:auto_generated|mac_mult2                                                                                                            ;                            ; DSPMULT_X10_Y7_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; frame_timing:i_frame_timing|frame_timing_core:ftc|lpm_mult:Mult0|mult_tqs:auto_generated|mac_out5                                                                                                                                                  ; Simple Multiplier (36-bit) ; DSPOUT_X86_Y25_N0  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    frame_timing:i_frame_timing|frame_timing_core:ftc|lpm_mult:Mult0|mult_tqs:auto_generated|mac_mult1                                                                                                                                              ;                            ; DSPMULT_X85_Y31_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
;    frame_timing:i_frame_timing|frame_timing_core:ftc|lpm_mult:Mult0|mult_tqs:auto_generated|mac_mult2                                                                                                                                              ;                            ; DSPMULT_X85_Y29_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
;    frame_timing:i_frame_timing|frame_timing_core:ftc|lpm_mult:Mult0|mult_tqs:auto_generated|mac_mult3                                                                                                                                              ;                            ; DSPMULT_X85_Y27_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
;    frame_timing:i_frame_timing|frame_timing_core:ftc|lpm_mult:Mult0|mult_tqs:auto_generated|mac_mult4                                                                                                                                              ;                            ; DSPMULT_X85_Y25_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated|mac_out5     ; Simple Multiplier (36-bit) ; DSPOUT_X86_Y17_N0  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated|mac_mult1 ;                            ; DSPMULT_X85_Y23_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
;    flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated|mac_mult2 ;                            ; DSPMULT_X85_Y21_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
;    flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated|mac_mult3 ;                            ; DSPMULT_X85_Y19_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
;    flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated|mac_mult4 ;                            ; DSPMULT_X85_Y17_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated|mac_out5     ; Simple Multiplier (36-bit) ; DSPOUT_X11_Y43_N0  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated|mac_mult1 ;                            ; DSPMULT_X10_Y49_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
;    flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated|mac_mult2 ;                            ; DSPMULT_X10_Y47_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
;    flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated|mac_mult3 ;                            ; DSPMULT_X10_Y45_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
;    flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated|mac_mult4 ;                            ; DSPMULT_X10_Y43_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated|mac_out5     ; Simple Multiplier (36-bit) ; DSPOUT_X86_Y35_N0  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated|mac_mult1 ;                            ; DSPMULT_X85_Y41_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
;    flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated|mac_mult2 ;                            ; DSPMULT_X85_Y39_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
;    flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated|mac_mult3 ;                            ; DSPMULT_X85_Y37_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
;    flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated|mac_mult4 ;                            ; DSPMULT_X85_Y35_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated|mac_out5     ; Simple Multiplier (36-bit) ; DSPOUT_X86_Y43_N0  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated|mac_mult1 ;                            ; DSPMULT_X85_Y49_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
;    flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated|mac_mult2 ;                            ; DSPMULT_X85_Y47_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
;    flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated|mac_mult3 ;                            ; DSPMULT_X85_Y45_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
;    flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated|mac_mult4 ;                            ; DSPMULT_X85_Y43_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated|mac_out5     ; Simple Multiplier (36-bit) ; DSPOUT_X11_Y54_N0  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated|mac_mult1 ;                            ; DSPMULT_X10_Y60_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
;    flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated|mac_mult2 ;                            ; DSPMULT_X10_Y58_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
;    flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated|mac_mult3 ;                            ; DSPMULT_X10_Y56_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
;    flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated|mac_mult4 ;                            ; DSPMULT_X10_Y54_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated|mac_out5     ; Simple Multiplier (36-bit) ; DSPOUT_X11_Y17_N0  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated|mac_mult1 ;                            ; DSPMULT_X10_Y23_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
;    flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated|mac_mult2 ;                            ; DSPMULT_X10_Y21_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
;    flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated|mac_mult3 ;                            ; DSPMULT_X10_Y19_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
;    flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated|mac_mult4 ;                            ; DSPMULT_X10_Y17_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated|mac_out5     ; Simple Multiplier (36-bit) ; DSPOUT_X86_Y1_N0   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated|mac_mult1 ;                            ; DSPMULT_X85_Y7_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
;    flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated|mac_mult2 ;                            ; DSPMULT_X85_Y5_N0  ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
;    flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated|mac_mult3 ;                            ; DSPMULT_X85_Y3_N0  ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
;    flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated|mac_mult4 ;                            ; DSPMULT_X85_Y1_N0  ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated|mac_out5     ; Simple Multiplier (36-bit) ; DSPOUT_X11_Y35_N0  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated|mac_mult1 ;                            ; DSPMULT_X10_Y41_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
;    flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated|mac_mult2 ;                            ; DSPMULT_X10_Y39_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
;    flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated|mac_mult3 ;                            ; DSPMULT_X10_Y37_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
;    flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_processor:i_fsfb_processor|fsfb_proc_pidz:i_fsfb_proc_pidz|fsfb_calc_multiplier:i_coeff_mult|lpm_mult:lpm_mult_component|mult_5nr:auto_generated|mac_mult4 ;                            ; DSPMULT_X10_Y35_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------------+
; Interconnect Usage Summary                              ;
+-----------------------------+---------------------------+
; Interconnect Resource Type  ; Usage                     ;
+-----------------------------+---------------------------+
; C16 interconnects           ; 3,227 / 7,039 ( 46 % )    ;
; C4 interconnects            ; 31,113 / 109,820 ( 28 % ) ;
; C8 interconnects            ; 9,790 / 24,220 ( 40 % )   ;
; DIFFIOCLKs                  ; 0 / 32 ( 0 % )            ;
; DQS bus muxes               ; 0 / 76 ( 0 % )            ;
; DQS-16 I/O buses            ; 0 / 8 ( 0 % )             ;
; DQS-32 I/O buses            ; 0 / 4 ( 0 % )             ;
; DQS-8 I/O buses             ; 0 / 20 ( 0 % )            ;
; Direct links                ; 5,662 / 163,680 ( 3 % )   ;
; Fast regional clocks        ; 0 / 32 ( 0 % )            ;
; Global clocks               ; 16 / 16 ( 100 % )         ;
; I/O buses                   ; 157 / 404 ( 39 % )        ;
; LUT chains                  ; 3,745 / 37,125 ( 10 % )   ;
; Local routing interconnects ; 0 / 41,250 ( 0 % )        ;
; R24 interconnects           ; 3,690 / 7,259 ( 51 % )    ;
; R4 interconnects            ; 49,214 / 222,840 ( 22 % ) ;
; R8 interconnects            ; 13,514 / 36,138 ( 37 % )  ;
; Regional clocks             ; 0 / 16 ( 0 % )            ;
+-----------------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+--------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 8.14) ; Number of LABs  (Total = 4088) ;
+--------------------------------------------+--------------------------------+
; 1                                          ; 14                             ;
; 2                                          ; 26                             ;
; 3                                          ; 44                             ;
; 4                                          ; 96                             ;
; 5                                          ; 283                            ;
; 6                                          ; 435                            ;
; 7                                          ; 436                            ;
; 8                                          ; 667                            ;
; 9                                          ; 580                            ;
; 10                                         ; 1507                           ;
+--------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.82) ; Number of LABs  (Total = 4088) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 2622                           ;
; 1 Clock                            ; 2564                           ;
; 1 Clock enable                     ; 1016                           ;
; 1 Invert A                         ; 31                             ;
; 1 Sync. clear                      ; 146                            ;
; 1 Sync. load                       ; 318                            ;
; 2 Clock enables                    ; 688                            ;
; 2 Clocks                           ; 74                             ;
+------------------------------------+--------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+---------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 8.15) ; Number of LABs  (Total = 4088) ;
+---------------------------------------------+--------------------------------+
; 0                                           ; 50                             ;
; 1                                           ; 18                             ;
; 2                                           ; 48                             ;
; 3                                           ; 54                             ;
; 4                                           ; 113                            ;
; 5                                           ; 253                            ;
; 6                                           ; 389                            ;
; 7                                           ; 419                            ;
; 8                                           ; 640                            ;
; 9                                           ; 580                            ;
; 10                                          ; 1314                           ;
; 11                                          ; 86                             ;
; 12                                          ; 58                             ;
; 13                                          ; 33                             ;
; 14                                          ; 21                             ;
; 15                                          ; 3                              ;
; 16                                          ; 4                              ;
; 17                                          ; 1                              ;
; 18                                          ; 1                              ;
; 19                                          ; 2                              ;
; 20                                          ; 1                              ;
+---------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 6.12) ; Number of LABs  (Total = 4088) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 50                             ;
; 1                                               ; 164                            ;
; 2                                               ; 308                            ;
; 3                                               ; 343                            ;
; 4                                               ; 503                            ;
; 5                                               ; 549                            ;
; 6                                               ; 369                            ;
; 7                                               ; 286                            ;
; 8                                               ; 403                            ;
; 9                                               ; 292                            ;
; 10                                              ; 762                            ;
; 11                                              ; 26                             ;
; 12                                              ; 10                             ;
; 13                                              ; 8                              ;
; 14                                              ; 7                              ;
; 15                                              ; 3                              ;
; 16                                              ; 1                              ;
; 17                                              ; 0                              ;
; 18                                              ; 1                              ;
; 19                                              ; 2                              ;
; 20                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 14.93) ; Number of LABs  (Total = 4088) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 0                              ;
; 2                                            ; 0                              ;
; 3                                            ; 8                              ;
; 4                                            ; 27                             ;
; 5                                            ; 24                             ;
; 6                                            ; 46                             ;
; 7                                            ; 40                             ;
; 8                                            ; 51                             ;
; 9                                            ; 148                            ;
; 10                                           ; 134                            ;
; 11                                           ; 193                            ;
; 12                                           ; 263                            ;
; 13                                           ; 354                            ;
; 14                                           ; 623                            ;
; 15                                           ; 459                            ;
; 16                                           ; 483                            ;
; 17                                           ; 350                            ;
; 18                                           ; 260                            ;
; 19                                           ; 127                            ;
; 20                                           ; 165                            ;
; 21                                           ; 132                            ;
; 22                                           ; 8                              ;
; 23                                           ; 16                             ;
; 24                                           ; 169                            ;
; 25                                           ; 8                              ;
+----------------------------------------------+--------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Passive Serial      ;
; Error detection CRC                          ; On                  ;
; Error check frequency divisor                ; 1                   ;
; nWS, nRS, nCS, CS                            ; Unreserved          ;
; RDYnBUSY                                     ; Unreserved          ;
; Data[7..1]                                   ; Unreserved          ;
; Data[0]                                      ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details              ;
+-----------------+----------------------+-------------------+
; Source Register ; Destination Register ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 10.0 Build 262 08/18/2010 Service Pack 1 SJ Full Version
    Info: Processing started: Thu Feb 03 14:33:53 2011
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off readout_card -c readout_card
Info: Parallel compilation is enabled and will use up to 4 processors
Info: Selected device EP1S40F780C6 for design "readout_card"
Info: Implemented Enhanced for PLL "rc_pll:i_rc_pll|altpll:altpll_component|pll"
Info: Implementing parameter values for PLL "rc_pll:i_rc_pll|altpll:altpll_component|pll"
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for rc_pll:i_rc_pll|altpll:altpll_component|_clk0 port
    Info: Implementing clock multiplication of 4, clock division of 1, and phase shift of 0 degrees (0 ps) for rc_pll:i_rc_pll|altpll:altpll_component|_clk2 port
    Info: Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for rc_pll:i_rc_pll|altpll:altpll_component|_clk3 port
    Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 180 degrees (10000 ps) for rc_pll:i_rc_pll|altpll:altpll_component|_clk4 port
Warning: Output port clk0 of PLL "rc_pll:i_rc_pll|altpll:altpll_component|pll" feeds an output pin via global clocks -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info: Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1S10F780C6 is compatible
    Info: Device EP1S10F780I6 is compatible
    Info: Device EP1S10F780C6ES is compatible
    Info: Device EP1S20F780C6 is compatible
    Info: Device EP1S20F780I6 is compatible
    Info: Device EP1S25F780C6 is compatible
    Info: Device EP1S25F780I6 is compatible
    Info: Device EP1S30F780C6 is compatible
    Info: Device EP1S30F780I6 is compatible
    Info: Device EP1S40F780I6 is compatible
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~CRC_ERROR~ is reserved at location AA20
    Info: Pin ~DATA0~ is reserved at location H12
Info: Completed LVDS Placement Operation Initializations
Critical Warning: No exact pin location assignment(s) for 2 pins of 350 total pins
    Info: Pin mictor[5] not assigned to an exact location on the device
    Info: Pin mictor[6] not assigned to an exact location on the device
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Info: Reading SDC File: 'readout_card.sdc'
Info: Deriving PLL Clocks
    Info: create_clock -period 40.000 -waveform {0.000 20.000} -name inclk inclk
    Info: create_generated_clock -source {i_rc_pll|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {rc_pll:i_rc_pll|altpll:altpll_component|_clk0} {i_rc_pll|altpll_component|pll|clk[0]}
    Info: create_generated_clock -source {i_rc_pll|altpll_component|pll|inclk[0]} -multiply_by 4 -duty_cycle 50.00 -name {rc_pll:i_rc_pll|altpll:altpll_component|_clk2} {i_rc_pll|altpll_component|pll|clk[2]}
    Info: create_generated_clock -source {i_rc_pll|altpll_component|pll|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {rc_pll:i_rc_pll|altpll:altpll_component|_clk3} {i_rc_pll|altpll_component|pll|clk[3]}
    Info: create_generated_clock -source {i_rc_pll|altpll_component|pll|inclk[0]} -multiply_by 2 -phase 180.00 -duty_cycle 50.00 -name {rc_pll:i_rc_pll|altpll:altpll_component|_clk4} {i_rc_pll|altpll_component|pll|clk[4]}
Warning: Overwriting existing clock: inclk
Warning: Ignored filter at readout_card.sdc(43): adc1_ovr could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc1_rdy could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc2_ovr could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc2_rdy could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc3_ovr could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc3_rdy could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc4_ovr could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc4_rdy could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc5_ovr could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc5_rdy could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc6_ovr could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc6_rdy could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc7_ovr could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc7_rdy could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc8_ovr could not be matched with a port
Warning: Ignored filter at readout_card.sdc(43): adc8_rdy could not be matched with a port
Warning: Virtual clock inclk_virt is never referenced in any input or output delay assignment.
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 6 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:   40.000        inclk
    Info:   40.000   inclk_virt
    Info:   20.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk0
    Info:   10.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk2
    Info:   80.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk3
    Info:   20.000 rc_pll:i_rc_pll|altpll:altpll_component|_clk4
Info: Completed User Assigned Global Signals Promotion Operation
Info: Completed Regular LVDS Placement Operation
Info: Promoted PLL clock signals
    Info: Promoted signal "rc_pll:i_rc_pll|altpll:altpll_component|_clk0" to use global clock (user assigned)
    Info: Promoted signal "rc_pll:i_rc_pll|altpll:altpll_component|_clk3" to use global clock (user assigned)
    Info: Promoted signal "rc_pll:i_rc_pll|altpll:altpll_component|_clk2" to use global clock (user assigned)
    Info: Promoted signal "rc_pll:i_rc_pll|altpll:altpll_component|_clk4" to use global clock (user assigned)
Info: Completed PLL Placement Operation
Info: Automatically promoted signal "rst" to use Global clock
Info: Automatically promoted signal "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|wren_muxed~0" to use Global clock
Info: Automatically promoted signal "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|wren_muxed~0" to use Global clock
Info: Automatically promoted signal "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|wren_muxed~0" to use Global clock
Info: Automatically promoted signal "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|wren_muxed~0" to use Global clock
Info: Automatically promoted signal "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|wren_muxed~0" to use Global clock
Info: Automatically promoted signal "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|wren_muxed~0" to use Global clock
Info: Automatically promoted signal "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|wren_muxed~0" to use Global clock
Info: Automatically promoted signal "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|wren_muxed~0" to use Global clock
Info: Automatically promoted signal "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|wren_bank0_o~0" to use Global clock
Info: Automatically promoted signal "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|wren_bank1_o~0" to use Global clock
Info: Automatically promoted signal "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_dynamic_manager_ctrl:i_coadd_dynamic_manager_ctrl|wren_bank0_o~0" to use Global clock
Info: Completed Auto Global Promotion Operation
Info: Completed Flexible LVDS Placement Operation
Warning: Design has one or more differential I/O pins that do not connect to SERDES receiver or transmitter - later changes to this connectivity will change fitting results
    Warning: Differential I/O pin adc1_clk does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin adc2_clk does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin adc3_clk does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin adc4_clk does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin adc5_clk does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin adc6_clk does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin adc7_clk does not connect to any SERDES receiver or transmitter
    Warning: Differential I/O pin adc8_clk does not connect to any SERDES receiver or transmitter
Info: Starting register packing
Info: Finished register packing
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 2 (unused VREF, 3.3V VCCIO, 0 input, 2 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 48 total pin(s) used --  27 pins available
        Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 64 total pin(s) used --  14 pins available
        Info: I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 8 total pin(s) used --  62 pins available
        Info: I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 52 total pin(s) used --  22 pins available
        Info: I/O bank number 5 does not use VREF pins and has 3.3V VCCIO pins. 60 total pin(s) used --  18 pins available
        Info: I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 16 total pin(s) used --  59 pins available
        Info: I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 55 total pin(s) used --  19 pins available
        Info: I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 55 total pin(s) used --  16 pins available
        Info: I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  6 pins available
        Info: I/O bank number 10 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  4 pins available
        Info: I/O bank number 11 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  6 pins available
        Info: I/O bank number 12 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  4 pins available
Info: Starting physical synthesis optimizations for speed
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 40 ps
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm combinational resynthesis using boolean division
Info: Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 2 ps
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm register retiming
Info: Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info: Starting physical synthesis algorithm combinational resynthesis using boolean division
Info: Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info: Physical synthesis optimizations for speed complete: elapsed CPU time is 00:06:04
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "eeprom_cs" is assigned to location or region, but does not exist in design
    Warning: Node "eeprom_sck" is assigned to location or region, but does not exist in design
    Warning: Node "eeprom_si" is assigned to location or region, but does not exist in design
    Warning: Node "eeprom_so" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_clk[0]" is assigned to location or region, but does not exist in design
    Warning: Node "mictor_clk[1]" is assigned to location or region, but does not exist in design
    Warning: Node "minus7Vok" is assigned to location or region, but does not exist in design
    Warning: Node "n15Vok" is assigned to location or region, but does not exist in design
    Warning: Node "n7Vok" is assigned to location or region, but does not exist in design
    Warning: Node "pll5_out[0]" is assigned to location or region, but does not exist in design
    Warning: Node "pll5_out[1]" is assigned to location or region, but does not exist in design
    Warning: Node "pll5_out[2]" is assigned to location or region, but does not exist in design
    Warning: Node "pll5_out[3]" is assigned to location or region, but does not exist in design
    Warning: Node "pll6_in" is assigned to location or region, but does not exist in design
    Warning: Node "pll6_out[0]" is assigned to location or region, but does not exist in design
    Warning: Node "pll6_out[1]" is assigned to location or region, but does not exist in design
    Warning: Node "pll6_out[2]" is assigned to location or region, but does not exist in design
    Warning: Node "pll6_out[3]" is assigned to location or region, but does not exist in design
    Warning: Node "rx" is assigned to location or region, but does not exist in design
    Warning: Node "sram_addr[0]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_addr[10]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_addr[11]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_addr[12]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_addr[13]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_addr[14]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_addr[15]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_addr[16]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_addr[17]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_addr[18]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_addr[19]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_addr[1]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_addr[2]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_addr[3]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_addr[4]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_addr[5]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_addr[6]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_addr[7]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_addr[8]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_addr[9]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_data[0]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_data[10]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_data[11]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_data[12]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_data[13]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_data[14]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_data[15]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_data[1]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_data[2]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_data[3]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_data[4]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_data[5]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_data[6]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_data[7]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_data[8]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_data[9]" is assigned to location or region, but does not exist in design
    Warning: Node "sram_nbhe" is assigned to location or region, but does not exist in design
    Warning: Node "sram_nble" is assigned to location or region, but does not exist in design
    Warning: Node "sram_ncs" is assigned to location or region, but does not exist in design
    Warning: Node "sram_noe" is assigned to location or region, but does not exist in design
    Warning: Node "sram_nwe" is assigned to location or region, but does not exist in design
    Warning: Node "tx" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:06:36
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:01:11
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:05:55
Info: Fitter routing operations beginning
Info: The Fitter is enabling the conservative CRC routing mode
Info: Router estimated average interconnect usage is 31% of the available device resources
    Info: Router estimated peak interconnect usage is 44% of the available device resources in the region that extends from location X72_Y12 to location X83_Y24
Info: Fitter routing operations ending: elapsed time is 00:05:51
Info: Fitter merged 24 physical RAM blocks that contain multiple logical RAM block slices into a single location
    Info: Following physical RAM blocks contain multiple logical RAM block slices
        Info: Physical RAM block M512_X92_Y27 contains the following RAM block slices
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a25"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a25"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a26"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a26"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a27"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a27"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a28"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a28"
        Info: Physical RAM block M512_X49_Y41 contains the following RAM block slices
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a25"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a25"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a26"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a26"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a27"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a27"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a28"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a28"
        Info: Physical RAM block M512_X92_Y43 contains the following RAM block slices
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a25"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a25"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a26"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a26"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a27"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a27"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a28"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a28"
        Info: Physical RAM block M512_X76_Y51 contains the following RAM block slices
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a25"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a25"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a26"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a26"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a27"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a27"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a28"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a28"
        Info: Physical RAM block M512_X20_Y59 contains the following RAM block slices
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a25"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a25"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a26"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a26"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a27"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a27"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a28"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a28"
        Info: Physical RAM block M512_X26_Y14 contains the following RAM block slices
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a25"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a25"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a26"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a26"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a27"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a27"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a28"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a28"
        Info: Physical RAM block M512_X76_Y5 contains the following RAM block slices
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a25"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a25"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a26"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a26"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a27"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a27"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a28"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a28"
        Info: Physical RAM block M512_X20_Y37 contains the following RAM block slices
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a25"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a25"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a26"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a26"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a27"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a27"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn11_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a28"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|fsfb_calc:i_fsfb_calc|fsfb_fltr_regs:i_fsfb_fltr_regs|fsfb_wn_queue:i_fsfb_wn12_Q|altsyncram:altsyncram_component|altsyncram_1oe1:auto_generated|ram_block1a28"
        Info: Physical RAM block M4K_X15_Y24 contains the following RAM block slices
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a0"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a1"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a2"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a3"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a4"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a5"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a6"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a7"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a8"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a9"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a10"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a11"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a12"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a13"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a14"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a15"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a16"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a17"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a18"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a19"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a20"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a21"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a22"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a23"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a24"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a25"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a26"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a27"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a28"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a29"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a30"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a31"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a0"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a31"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a1"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a2"
        Info: Physical RAM block M4K_X15_Y23 contains the following RAM block slices
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a0"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a1"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a2"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a3"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a4"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a5"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a6"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a7"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a8"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a9"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a10"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a11"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a12"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a13"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a14"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a15"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a16"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a17"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a18"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a19"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a20"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a21"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a22"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a23"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a24"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a25"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a26"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a27"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a28"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a29"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a30"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a31"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a0"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a31"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a1"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch5|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a2"
        Info: Physical RAM block M4K_X15_Y36 contains the following RAM block slices
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a0"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a1"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a2"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a3"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a4"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a5"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a6"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a7"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a8"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a9"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a10"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a11"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a12"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a13"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a14"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a15"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a16"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a17"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a18"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a19"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a20"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a21"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a22"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a23"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a24"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a25"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a26"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a27"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a28"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a29"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a30"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a31"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a0"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a31"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a1"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a2"
        Info: Physical RAM block M4K_X15_Y35 contains the following RAM block slices
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a0"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a1"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a2"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a3"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a4"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a5"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a6"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a7"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a8"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a9"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a10"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a11"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a12"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a13"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a14"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a15"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a16"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a17"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a18"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a19"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a20"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a21"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a22"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a23"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a24"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a25"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a26"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a27"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a28"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a29"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a30"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a31"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a0"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a31"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a1"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch6|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a2"
        Info: Physical RAM block M4K_X15_Y29 contains the following RAM block slices
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a0"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a1"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a2"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a3"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a4"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a5"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a6"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a7"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a8"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a9"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a10"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a11"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a12"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a13"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a14"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a15"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a16"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a17"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a18"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a19"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a20"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a21"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a22"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a23"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a24"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a25"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a26"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a27"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a28"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a29"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a30"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a31"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a0"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a31"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a1"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a2"
        Info: Physical RAM block M4K_X15_Y30 contains the following RAM block slices
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a0"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a1"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a2"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a3"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a4"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a5"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a6"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a7"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a8"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a9"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a10"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a11"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a12"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a13"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a14"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a15"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a16"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a17"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a18"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a19"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a20"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a21"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a22"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a23"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a24"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a25"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a26"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a27"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a28"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a29"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a30"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a31"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a0"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a31"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a1"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch4|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a2"
        Info: Physical RAM block M4K_X15_Y56 contains the following RAM block slices
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a0"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a1"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a2"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a3"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a4"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a5"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a6"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a7"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a8"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a9"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a10"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a11"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a12"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a13"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a14"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a15"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a16"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a17"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a18"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a19"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a20"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a21"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a22"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a23"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a24"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a25"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a26"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a27"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a28"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a29"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a30"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a31"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a0"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a31"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a1"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a2"
        Info: Physical RAM block M4K_X15_Y57 contains the following RAM block slices
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a0"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a1"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a2"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a3"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a4"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a5"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a6"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a7"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a8"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a9"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a10"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a11"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a12"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a13"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a14"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a15"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a16"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a17"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a18"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a19"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a20"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a21"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a22"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a23"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a24"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a25"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a26"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a27"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a28"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a29"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a30"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a31"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a0"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a31"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a1"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch7|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a2"
        Info: Physical RAM block M4K_X15_Y48 contains the following RAM block slices
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a0"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a1"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a2"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a3"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a4"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a5"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a6"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a7"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a8"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a9"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a10"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a11"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a12"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a13"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a14"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a15"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a16"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a17"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a18"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a19"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a20"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a21"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a22"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a23"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a24"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a25"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a26"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a27"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a28"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a29"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a30"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a31"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a0"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a31"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a1"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a2"
        Info: Physical RAM block M4K_X15_Y49 contains the following RAM block slices
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a0"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a1"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a2"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a3"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a4"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a5"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a6"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a7"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a8"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a9"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a10"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a11"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a12"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a13"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a14"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a15"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a16"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a17"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a18"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a19"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a20"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a21"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a22"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a23"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a24"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a25"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a26"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a27"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a28"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a29"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a30"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a31"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a0"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a31"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a1"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch2|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a2"
        Info: Physical RAM block M4K_X15_Y3 contains the following RAM block slices
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a0"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a1"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a2"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a3"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a4"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a5"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a6"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a7"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a8"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a9"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a10"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a11"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a12"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a13"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a14"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a15"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a16"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a17"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a18"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a19"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a20"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a21"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a22"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a23"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a24"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a25"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a26"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a27"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a28"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a29"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a30"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a31"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a0"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a31"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a1"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a2"
        Info: Physical RAM block M4K_X15_Y4 contains the following RAM block slices
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a0"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a1"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a2"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a3"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a4"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a5"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a6"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a7"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a8"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a9"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a10"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a11"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a12"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a13"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a14"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a15"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a16"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a17"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a18"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a19"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a20"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a21"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a22"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a23"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a24"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a25"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a26"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a27"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a28"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a29"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a30"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a31"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a0"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a31"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a1"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch1|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a2"
        Info: Physical RAM block M4K_X15_Y10 contains the following RAM block slices
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a0"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a1"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a2"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a3"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a4"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a5"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a6"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a7"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a8"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a9"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a10"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a11"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a12"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a13"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a14"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a15"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a16"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a17"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a18"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a19"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a20"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a21"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a22"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a23"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a24"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a25"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a26"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a27"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a28"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a29"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a30"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a31"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a0"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a31"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a1"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a2"
        Info: Physical RAM block M4K_X15_Y11 contains the following RAM block slices
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a0"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a1"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a2"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a3"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a4"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a5"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a6"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a7"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a8"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a9"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a10"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a11"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a12"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a13"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a14"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a15"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a16"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a17"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a18"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a19"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a20"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a21"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a22"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a23"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a24"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a25"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a26"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a27"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a28"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a29"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a30"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a31"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a0"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a31"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a1"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch0|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a2"
        Info: Physical RAM block M4K_X15_Y17 contains the following RAM block slices
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a0"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a1"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a2"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a3"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a4"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a5"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a6"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a7"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a8"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a9"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a10"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a11"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a12"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a13"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a14"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a15"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a16"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a17"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a18"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a19"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a20"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a21"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a22"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a23"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a24"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a25"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a26"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a27"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a28"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a29"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a30"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a31"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a0"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a31"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a1"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank0|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a2"
        Info: Physical RAM block M4K_X15_Y18 contains the following RAM block slices
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a0"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a1"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a2"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a3"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a4"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a5"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a6"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a7"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a8"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a9"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a10"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a11"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a12"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a13"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a14"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a15"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a16"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a17"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a18"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a19"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a20"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a21"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a22"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a23"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a24"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a25"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a26"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a27"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a28"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a29"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a30"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_coadd_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a31"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a0"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a31"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a1"
            Info: RAM block slice "flux_loop:i_flux_loop|flux_loop_ctrl:i_flux_loop_ctrl_ch3|adc_sample_coadd:i_adc_sample_coadd|coadd_storage:i_intgrl_dat_bank1|alt3pram:alt3pram_component|altdpram:altdpram_component2|altsyncram:ram_block|altsyncram_7ho1:auto_generated|ram_block1a2"
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info: Generated suppressed messages file C:/mce/cards/readout_card/readout_card/synth/readout_card.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 92 warnings
    Info: Peak virtual memory: 1253 megabytes
    Info: Processing ended: Thu Feb 03 14:52:26 2011
    Info: Elapsed time: 00:18:33
    Info: Total CPU time (on all processors): 00:24:26


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/mce/cards/readout_card/readout_card/synth/readout_card.fit.smsg.


