Time resolution is 1 ps
0 ns: clk=0 reset_n=0 clk_out=0
5000 ns: clk=1 reset_n=0 clk_out=0
10000 ns: clk=0 reset_n=0 clk_out=0
15000 ns: clk=1 reset_n=0 clk_out=0
20000 ns: clk=0 reset_n=1 clk_out=0
25000 ns: clk=1 reset_n=1 clk_out=0
30000 ns: clk=0 reset_n=1 clk_out=0
35000 ns: clk=1 reset_n=1 clk_out=0
40000 ns: clk=0 reset_n=1 clk_out=0
45000 ns: clk=1 reset_n=1 clk_out=0
50000 ns: clk=0 reset_n=1 clk_out=0
55000 ns: clk=1 reset_n=1 clk_out=1
60000 ns: clk=0 reset_n=1 clk_out=1
65000 ns: clk=1 reset_n=1 clk_out=1
70000 ns: clk=0 reset_n=1 clk_out=1
75000 ns: clk=1 reset_n=1 clk_out=1
80000 ns: clk=0 reset_n=1 clk_out=1
85000 ns: clk=1 reset_n=1 clk_out=1
90000 ns: clk=0 reset_n=1 clk_out=1
95000 ns: clk=1 reset_n=1 clk_out=0
100000 ns: clk=0 reset_n=1 clk_out=0
105000 ns: clk=1 reset_n=1 clk_out=0
110000 ns: clk=0 reset_n=1 clk_out=0
115000 ns: clk=1 reset_n=1 clk_out=0
120000 ns: clk=0 reset_n=1 clk_out=0
125000 ns: clk=1 reset_n=1 clk_out=0
130000 ns: clk=0 reset_n=1 clk_out=0
135000 ns: clk=1 reset_n=1 clk_out=1
140000 ns: clk=0 reset_n=1 clk_out=1
145000 ns: clk=1 reset_n=1 clk_out=1
150000 ns: clk=0 reset_n=1 clk_out=1
155000 ns: clk=1 reset_n=1 clk_out=1
160000 ns: clk=0 reset_n=1 clk_out=1
165000 ns: clk=1 reset_n=1 clk_out=1
170000 ns: clk=0 reset_n=1 clk_out=1
175000 ns: clk=1 reset_n=1 clk_out=0
180000 ns: clk=0 reset_n=1 clk_out=0
185000 ns: clk=1 reset_n=1 clk_out=0
190000 ns: clk=0 reset_n=1 clk_out=0
195000 ns: clk=1 reset_n=1 clk_out=0
200000 ns: clk=0 reset_n=1 clk_out=0
205000 ns: clk=1 reset_n=1 clk_out=0
210000 ns: clk=0 reset_n=1 clk_out=0
215000 ns: clk=1 reset_n=1 clk_out=1
$stop called at time : 220 ns : File "C:/Users/Enoch/Git/Digital-Design-Learning/clock_divider_n_bit/clock_divider_n_bit.srcs/sim_1/new/clock_div_nbit_tb.v" Line 30
