# Gerador de N√∫meros Pseudo-Aleat√≥rios com LFSR
Atividade final da disciplina Introdu√ß√£o √† Microeletr√¥nica, do curso de Engenharia da Computa√ß√£o - UFPB.

Alunos: Giovanni Bruno Travassos de Carvalho; Rafael de Melo Oliveira 

_tags: microeletronics, microeletronica, geradornpa, PRNG, ufpb, LFSR_

## 1. Introdu√ß√£o 
O objetivo desse reposit√≥rio √© mostrar o processo de desenvolvimento do projeto final da disciplina de Introdu√ß√£o √† Microeletr√¥nica no semestre 2023.1, que busca construir um
gerador de n√∫meros pseudo-aleat√≥rios (PRNG, _pseudorandom number generator_) de 8 bits com realimenta√ß√£o linear. O trabalho come√ßou com uma descri√ß√£o comportamental em alto n√≠vel e uma gera√ß√£o de padr√µes de teste e passou por v√°rios passos, que ser√£o especificados, at√© chegar em um layout f√≠sico e uma simula√ß√£o precisa da opera√ß√£o de gera√ß√£o dos n√∫meros aleat√≥rios. Todos os arquivos obtidos estar√£o anexados a esse reposit√≥rio. 

## 2. Metodologia 
Para cria√ß√£o do gerador de n√∫meros pseudo-aleat√≥rios precisamos construir um registrador de deslocamento com realimenta√ß√£o linear (LFSR, _linear feedback shift register_), utilizando a fun√ß√£o XOR. O LFSR √© um registrador de deslocamento cujo bit de entrada √© uma fun√ß√£o linear de seu estado anterior. O valor inicial do LFSR √© chamado de seed (semente) e, como a opera√ß√£o do registrador √© determin√≠stica, o fluxo de valores produzido pelo registrador √© completamente determinado pelo seu estado atual (ou anterior). Da mesma forma, como o registrador possui um n√∫mero finito de estados poss√≠veis, ele dever√° eventualmente entrar em um ciclo de repeti√ß√£o. No entanto, um LFSR com uma fun√ß√£o de
feedback bem escolhida pode produzir uma sequ√™ncia de bits que parece aleat√≥ria e tem um ciclo muito longo.
O polin√¥mio de realimenta√ß√£o usado para um registrador de 8 bits √© definido por: 
<p align="center">
 <img src="https://github.com/GiovanniBru/" width="200" />
</p>
Esse polin√¥mio √© utilizado para m√°xima realimenta√ß√£o linear poss√≠vel com 8 bits. Seu per√≠odo √© definido por (2^ùëõ ‚àí 1) onde ùëõ √© o n√∫mero de bits, portanto o per√≠odo √© igual √† 255, ou seja, o gerador ir√° criar 255 n√∫meros pseudo-aleat√≥rios antes de repetir algum n√∫mero. Esse resultado ser√° provado no final.

O gerador NPA constru√≠do funciona basicamente pegando um n√∫mero bin√°rio de 8 bits como entrada e aplicando a fun√ß√£o XOR em alguns de seus bits levando em considera√ß√£o o polin√¥mio escolhido, de maneira que o n√∫mero n√£o ir√° se repetir. Esse novo n√∫mero gerado √© usado como entrada de realimenta√ß√£o do mesmo circuito.

<p align="center">
 <img src="https://github.com/GiovanniBru/" width="200" />
</p>
<p align="center"> Figura 1: Ilustra√ß√£o do funcionamento do LFSR </p>

Com o m√©todo de constru√ß√£o para o gerador estabelecido, antes de passar para o desenvolvimento de uma de linguagem de descri√ß√£o de hardware, primeiro ser√° obtido um padr√£o de testes para confirmar uma sequ√™ncia de sa√≠das esperadas pelo circuito. Por meio da biblioteca ‚Äú_genpat.h_‚Äù √© poss√≠vel obter uma simula√ß√£o de forma menos complexa para conseguir ter um par√¢metro comparativo ao se criar o layout f√≠sico.
Ap√≥s compilar o c√≥digo por meio do comando ‚Äú_alliance-genpat -v {nome do arquivo}_‚Äù √© gerado o arquivo _.pat_ com as sa√≠das processadas sendo poss√≠vel agora utiliz√°-las para visualiza√ß√£o e m√©todo de compara√ß√£o.
Utilizamos a abordagem _Top-Down_ para concep√ß√£o do circuito, ent√£o come√ßamos com uma descri√ß√£o em VHDL comportamental de alto n√≠vel, sem muita preocupa√ß√£o com a implementa√ß√£o, que ser√° convertida para um circuito implement√°vel em VHDL comportamental, e finalmente, criado o layout f√≠sico das c√©lulas padr√£o.
Com essa descri√ß√£o comportamental do circuito feita, utilizamos a ferramenta _vasy_ para convert√™-la para um conjunto de VHDL implement√°vel pelas demais ferramentas que ser√£o utilizadas (‚Äú_.vbe_‚Äù).
O arquivo _.vbe_ obtido foi otimizado atrav√©s da ferramenta _boom_, que otimiza uma descri√ß√£o comportamental usando uma representa√ß√£o RBDD (_Reduced Ordered Binary Decision Diagram_) de sua fun√ß√£o l√≥gica. Al√©m disso, provamos a equival√™ncia entre os arquivos obtidos com a ferramenta _proof_.

<p align="center">
 <img src="https://github.com/GiovanniBru/" width="200" />
</p>
<p align="center"> Figura 2: Otimiza√ß√£o e prova de equival√™ncia </p>

Ap√≥s, usamos a ferramenta _boog_ (_Binding and Optimizing on Gates_) para mapear uma descri√ß√£o comportamental em uma biblioteca de c√©lulas padr√£o predefinidas. Essa ferramenta constr√≥i uma rede booleana equivalente √† descri√ß√£o otimizada obtida com _boom_. Ent√£o, para cada fun√ß√£o booleana de cada n√≥ da rede ele tenta encontrar uma c√©lula ou conjunto de c√©lulas que implemente aquela fun√ß√£o. O resultado √© um arquivo ‚Äú_.vst_‚Äù que ser√° uma descri√ß√£o estrutural baseada nas c√©lulas da biblioteca _sxlib_ da Alliance. Em seguida otimizamos esse arquivo utilizando a ferramenta _loon_ (_Light Optimizing On Nets_).

<p align="center">
 <img src="https://github.com/GiovanniBru/" width="200" />
</p>
<p align="center"> Figura 3: Resultados da otimiza√ß√£o do atraso cr√≠tico </p>

Podemos observar que a otimiza√ß√£o aumentou a √°rea, o n√£o otimizado tem √°rea de 74 mil lambda, j√° o otimizado tem √°rea de 75 mil lambda, e o n√∫mero de n√≥s continua o mesmo. Por√©m o caminho cr√≠tico de dados diminui, de 274 ps no n√£o otimizado passa para 66 ps no otimizado, ou seja, o atraso m√°ximo √© menor no otimizado. Isso acontece pois os componentes no caminho cr√≠tico s√£o bufferizados ao aumentar a largura desses componentes.

## 3. Resultados

Agora utilizamos a ferramenta _alliance-ocp_ para posicionar as c√©lulas padr√£o no circuito que ser√° criado, e a ferramenta nero para rotear essas c√©lulas, com isso obtemos um arquivo ‚Äú_.ap_‚Äù e conseguimos visualizar o circuito gerado atrav√©s da descri√ß√£o comportamental utilizando o comando _xsch_.

<p align="center">
 <img src="https://github.com/GiovanniBru/" width="200" />
</p>
<p align="center"> Figura 4: Circuito obtido </p>

Uma vez descrito o comportamento procedural e gerado o arquivo de padr√£o de testes com a biblioteca _genpat.h_, podemos visualizar esse padr√£o de testes gerado. O arquivo de padr√£o _.pat_ √© um arquivo de texto, mas com um formato r√≠gido que pode ser usado para simula√ß√£o e que pode ser visualizado graficamente com a ferramenta _xpat_.

<p align="center">
 <img src="https://github.com/GiovanniBru/" width="200" />
</p>
<p align="center"> Figura 5: Visualiza√ß√£o dos padr√µes de teste </p>

<p align="center">
 <img src="https://github.com/GiovanniBru/" width="200" />
</p>
<p align="center"> Figura 6: 'lfsr_sim.pat' gerado pelo _genpat.h_ </p>

O arquivo √© uma s√©rie temporal, em que cada linha corresponde a um instante de tempo, e cada coluna cont√©m os valores em cada instante de uma vari√°vel. Ao observarmos os padr√µes de teste gerados, podemos ver que o primeiro n√∫mero se repete apenas ap√≥s 255 n√∫meros gerados, e nenhum outro n√∫mero gerado se repete antes. Ou seja, o programa gerou 255 n√∫meros aleat√≥rios sem repeti√ß√£o.
O arquivo com o padr√£o de testes pode ser usado para testar o funcionamento do circuito descrito em VHDL. Essa simula√ß√£o √© feita com a ferramenta _asimut_ que faz uma compara√ß√£o, lendo os valores dos dados de entrada e comparando com as sa√≠das produzidas pelo circuito com aquelas prescritas no arquivo de padr√£o.
O _asimut_ produz um arquivo de padr√£o de teste com o resultado da compara√ß√£o e indica a presen√ßa de erros. Por√©m precisamos tratar o atraso de propaga√ß√£o das portas l√≥gicas, o mais preciso √© simular com um atraso correto, tabelado nas c√©lulas padr√£o. Para isso, ao inv√©s de usar a descri√ß√£o em VHDL criada no in√≠cio, iremos usar o resultado do roteiro de obten√ß√£o do layout f√≠sico para extrair um modelo de descri√ß√£o estrutural (_.vst_) com os atrasos realistas listados nos arquivos .vbe das inst√¢ncias componentes.
Utilizamos a ferramenta cougar para extrair o modelo _.vst_ do layout f√≠sico _.ap_ que foi obtido ap√≥s o _asimut/nero_. Esse modelo extra√≠do √© usado na simula√ß√£o junto ao arquivo de padr√µes gerado pelo _genpat_.

<p align="center">
 <img src="https://github.com/GiovanniBru/" width="200" />
</p>
<p align="center"> Figura 7: Execu√ß√£o da simula√ß√£o com asimut </p>

Por fim, foi gerado um arquivo de padr√µes de teste final, que nos mostra que nenhum erro foi observado durante a simula√ß√£o com atraso real tabelado. Conclui-se ent√£o que o layout f√≠sico gerado foi bem sucedido.

## 4. Refer√™ncias: 
https://citeseerx.ist.psu.edu/document?repid=rep1&type=pdf&doi=76b0445329d967a5c564642232433203fe8357e8
https://en.wikipedia.org/wiki/Linear-feedback_shift_register
https://edisciplinas.usp.br/pluginfile.php/5400280/mod_resource/content/1/SLIDES-Aula23-Parte-II-LinearFeedbackShiftRegisters-LFSRs-2020S1.pdf
https://edisciplinas.usp.br/pluginfile.php/5391242/mod_resource/content/1/SLIDES-Aula23-Registradores%20%2B%20Contadores-2020.pdf
https://www.eng.auburn.edu/~nelson/courses/elec4200/Slides/VHDL%203%20Sequential.pdf
https://dcc.ufrj.br/~gabriel/circlog/VHDL-2.pdf



