+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                 ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-----------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; ledmux                                                                                                    ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; dataLatch                                                                                                 ; 66    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ackLatch                                                                                                  ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|width_adapter_003|uncompressor                                                                  ; 45    ; 4              ; 0            ; 4              ; 35     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|width_adapter_003                                                                               ; 109   ; 12             ; 3            ; 12             ; 140    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|width_adapter_002                                                                               ; 145   ; 3              ; 0            ; 3              ; 104    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|width_adapter_001|uncompressor                                                                  ; 45    ; 4              ; 0            ; 4              ; 35     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|width_adapter_001                                                                               ; 109   ; 12             ; 3            ; 12             ; 140    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|width_adapter                                                                                   ; 145   ; 3              ; 0            ; 3              ; 104    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|rsp_xbar_mux|arb|adder                                                                          ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|rsp_xbar_mux|arb                                                                                ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|rsp_xbar_mux                                                                                    ; 281   ; 0              ; 0            ; 0              ; 141    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|rsp_xbar_demux_001                                                                              ; 142   ; 1              ; 2            ; 1              ; 140    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|rsp_xbar_demux                                                                                  ; 142   ; 1              ; 2            ; 1              ; 140    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|cmd_xbar_demux                                                                                  ; 143   ; 4              ; 2            ; 4              ; 279    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|rst_controller_001|alt_rst_sync_uq1                                                             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|rst_controller_001                                                                              ; 17    ; 15             ; 0            ; 15             ; 1      ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|rst_controller|alt_rst_sync_uq1                                                                 ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|rst_controller                                                                                  ; 17    ; 15             ; 0            ; 15             ; 1      ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|burst_adapter_001|altera_merlin_burst_adapter_uncompressed_only.the_ba                          ; 106   ; 4              ; 6            ; 4              ; 104    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|burst_adapter_001                                                                               ; 106   ; 0              ; 0            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|burst_adapter|altera_merlin_burst_adapter_uncompressed_only.the_ba                              ; 106   ; 4              ; 6            ; 4              ; 104    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|burst_adapter                                                                                   ; 106   ; 0              ; 0            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|id_router_001|the_default_decode                                                                ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|id_router_001                                                                                   ; 104   ; 0              ; 2            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|id_router|the_default_decode                                                                    ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|id_router                                                                                       ; 104   ; 0              ; 2            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|addr_router|the_default_decode                                                                  ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|addr_router                                                                                     ; 140   ; 0              ; 3            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                ; 144   ; 39             ; 0            ; 39             ; 103    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent|uncompressor            ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent                         ; 277   ; 38             ; 39           ; 38             ; 309    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|sdram_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                   ; 144   ; 39             ; 0            ; 39             ; 103    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|sdram_0_s1_translator_avalon_universal_slave_0_agent|uncompressor                               ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|sdram_0_s1_translator_avalon_universal_slave_0_agent                                            ; 277   ; 38             ; 39           ; 38             ; 309    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|bridge_0_avalon_master_translator_avalon_universal_master_0_agent                               ; 249   ; 32             ; 79           ; 32             ; 204    ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|jtag_uart_0_avalon_jtag_slave_translator                                                        ; 107   ; 2              ; 29           ; 2              ; 70     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|sdram_0_s1_translator                                                                           ; 107   ; 1              ; 5            ; 1              ; 95     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|bridge_0_avalon_master_translator                                                               ; 176   ; 11             ; 0            ; 11             ; 172    ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|jtag_uart_0|the_qsysOUt_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                 ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|jtag_uart_0|the_qsysOUt_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count           ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|jtag_uart_0|the_qsysOUt_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram|altsyncram1    ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|jtag_uart_0|the_qsysOUt_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|jtag_uart_0|the_qsysOUt_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|jtag_uart_0|the_qsysOUt_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state             ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|jtag_uart_0|the_qsysOUt_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo                        ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|jtag_uart_0|the_qsysOUt_jtag_uart_0_scfifo_r|rfifo|auto_generated                               ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|jtag_uart_0|the_qsysOUt_jtag_uart_0_scfifo_r                                                    ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|jtag_uart_0|the_qsysOUt_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                 ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|jtag_uart_0|the_qsysOUt_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count           ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|jtag_uart_0|the_qsysOUt_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram|altsyncram1    ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|jtag_uart_0|the_qsysOUt_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|jtag_uart_0|the_qsysOUt_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|jtag_uart_0|the_qsysOUt_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state             ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|jtag_uart_0|the_qsysOUt_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo                        ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|jtag_uart_0|the_qsysOUt_jtag_uart_0_scfifo_w|wfifo|auto_generated                               ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|jtag_uart_0|the_qsysOUt_jtag_uart_0_scfifo_w                                                    ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|jtag_uart_0                                                                                     ; 38    ; 10             ; 23           ; 10             ; 33     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|sdram_0|the_qsysOUt_sdram_0_input_efifo_module                                                  ; 63    ; 0              ; 0            ; 0              ; 63     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|sdram_0                                                                                         ; 63    ; 1              ; 1            ; 1              ; 57     ; 1               ; 1             ; 1               ; 32    ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|up_clocks_0|DE_Clock_Generator_System|auto_generated                                            ; 2     ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|up_clocks_0                                                                                     ; 2     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL|bridge_0                                                                                        ; 168   ; 0              ; 2            ; 0              ; 166    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bridgeLOL                                                                                                 ; 103   ; 1              ; 0            ; 1              ; 89     ; 1               ; 1             ; 1               ; 32    ; 0              ; 0            ; 0                ; 0                 ;
; arb                                                                                                       ; 53    ; 13             ; 2            ; 13             ; 111    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DCache|CacheSM                                                                                            ; 22    ; 1              ; 16           ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DCache|AddrOutMux                                                                                         ; 33    ; 2              ; 0            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DCache|CacheBlockInMux3                                                                                   ; 33    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DCache|CacheBlockInMux2                                                                                   ; 33    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DCache|CacheBlockInMux1                                                                                   ; 33    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DCache|CacheBlockInMux0                                                                                   ; 33    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DCache|CacheBlockOutMux                                                                                   ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DCache|CacheBlock3|instanceName0                                                                          ; 21    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DCache|CacheBlock3                                                                                        ; 21    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DCache|CacheBlock2|instanceName0                                                                          ; 21    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DCache|CacheBlock2                                                                                        ; 21    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DCache|CacheBlock1|instanceName0                                                                          ; 21    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DCache|CacheBlock1                                                                                        ; 21    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DCache|CacheBlock0|instanceName0                                                                          ; 21    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DCache|CacheBlock0                                                                                        ; 21    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DCache|TagComparer                                                                                        ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DCache|TagBlock                                                                                           ; 17    ; 1              ; 0            ; 1              ; 12     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DCache                                                                                                    ; 101   ; 5              ; 0            ; 5              ; 55     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ICache|CacheSM                                                                                            ; 22    ; 1              ; 16           ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ICache|AddrOutMux                                                                                         ; 33    ; 2              ; 0            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ICache|CacheBlockInMux3                                                                                   ; 33    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ICache|CacheBlockInMux2                                                                                   ; 33    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ICache|CacheBlockInMux1                                                                                   ; 33    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ICache|CacheBlockInMux0                                                                                   ; 33    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ICache|CacheBlockOutMux                                                                                   ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ICache|CacheBlock3|instanceName0                                                                          ; 21    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ICache|CacheBlock3                                                                                        ; 21    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ICache|CacheBlock2|instanceName0                                                                          ; 21    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ICache|CacheBlock2                                                                                        ; 21    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ICache|CacheBlock1|instanceName0                                                                          ; 21    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ICache|CacheBlock1                                                                                        ; 21    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ICache|CacheBlock0|instanceName0                                                                          ; 21    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ICache|CacheBlock0                                                                                        ; 21    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ICache|TagComparer                                                                                        ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ICache|TagBlock                                                                                           ; 17    ; 1              ; 0            ; 1              ; 12     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ICache                                                                                                    ; 101   ; 40             ; 0            ; 40             ; 55     ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ExecuteStage|ccReg                                                                                        ; 6     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ExecuteStage                                                                                              ; 65    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DecodeStage|execMuxExtra                                                                                  ; 66    ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DecodeStage|execMuxInput1                                                                                 ; 66    ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DecodeStage|execMuxInput0                                                                                 ; 66    ; 27             ; 0            ; 27             ; 16     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DecodeStage|aluControlMux                                                                                 ; 7     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DecodeStage|destRegMux                                                                                    ; 9     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DecodeStage|InstructionMicroCode                                                                          ; 16    ; 0              ; 11           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; DecodeStage                                                                                               ; 64    ; 0              ; 0            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; IF_stage|SM                                                                                               ; 6     ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; IF_stage|PC                                                                                               ; 18    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; IF_stage|mux_pre_PCval_output                                                                             ; 33    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; IF_stage|mux_pre_inst                                                                                     ; 66    ; 32             ; 0            ; 32             ; 16     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; IF_stage|mux_pre_pc                                                                                       ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; IF_stage|mux_pre_maddr                                                                                    ; 66    ; 32             ; 0            ; 32             ; 16     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; IF_stage                                                                                                  ; 38    ; 20             ; 0            ; 20             ; 67     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:15:regBlock|ts1                                                                      ; 17    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:15:regBlock|ts0                                                                      ; 17    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:15:regBlock|reggy                                                                    ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:15:regBlock                                                                          ; 20    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:14:regBlock|ts1                                                                      ; 17    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:14:regBlock|ts0                                                                      ; 17    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:14:regBlock|reggy                                                                    ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:14:regBlock                                                                          ; 20    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:13:regBlock|ts1                                                                      ; 17    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:13:regBlock|ts0                                                                      ; 17    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:13:regBlock|reggy                                                                    ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:13:regBlock                                                                          ; 20    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:12:regBlock|ts1                                                                      ; 17    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:12:regBlock|ts0                                                                      ; 17    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:12:regBlock|reggy                                                                    ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:12:regBlock                                                                          ; 20    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:11:regBlock|ts1                                                                      ; 17    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:11:regBlock|ts0                                                                      ; 17    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:11:regBlock|reggy                                                                    ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:11:regBlock                                                                          ; 20    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:10:regBlock|ts1                                                                      ; 17    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:10:regBlock|ts0                                                                      ; 17    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:10:regBlock|reggy                                                                    ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:10:regBlock                                                                          ; 20    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:9:regBlock|ts1                                                                       ; 17    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:9:regBlock|ts0                                                                       ; 17    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:9:regBlock|reggy                                                                     ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:9:regBlock                                                                           ; 20    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:8:regBlock|ts1                                                                       ; 17    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:8:regBlock|ts0                                                                       ; 17    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:8:regBlock|reggy                                                                     ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:8:regBlock                                                                           ; 20    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:7:regBlock|ts1                                                                       ; 17    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:7:regBlock|ts0                                                                       ; 17    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:7:regBlock|reggy                                                                     ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:7:regBlock                                                                           ; 20    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:6:regBlock|ts1                                                                       ; 17    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:6:regBlock|ts0                                                                       ; 17    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:6:regBlock|reggy                                                                     ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:6:regBlock                                                                           ; 20    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:5:regBlock|ts1                                                                       ; 17    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:5:regBlock|ts0                                                                       ; 17    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:5:regBlock|reggy                                                                     ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:5:regBlock                                                                           ; 20    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:4:regBlock|ts1                                                                       ; 17    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:4:regBlock|ts0                                                                       ; 17    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:4:regBlock|reggy                                                                     ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:4:regBlock                                                                           ; 20    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:3:regBlock|ts1                                                                       ; 17    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:3:regBlock|ts0                                                                       ; 17    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:3:regBlock|reggy                                                                     ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:3:regBlock                                                                           ; 20    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:2:regBlock|ts1                                                                       ; 17    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:2:regBlock|ts0                                                                       ; 17    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:2:regBlock|reggy                                                                     ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:2:regBlock                                                                           ; 20    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:1:regBlock|ts1                                                                       ; 17    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:1:regBlock|ts0                                                                       ; 17    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:1:regBlock|reggy                                                                     ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:1:regBlock                                                                           ; 20    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:0:regBlock|ts1                                                                       ; 17    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:0:regBlock|ts0                                                                       ; 17    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:0:regBlock|reggy                                                                     ; 18    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|\regArr:0:regBlock                                                                           ; 20    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|rDecoder1                                                                                    ; 5     ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|rDecoder0                                                                                    ; 5     ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile|wDecoder                                                                                     ; 5     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RegisterFile                                                                                              ; 30    ; 240            ; 0            ; 240            ; 288    ; 240             ; 240           ; 240             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MemStage|mux                                                                                              ; 33    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; MemStage                                                                                                  ; 45    ; 0              ; 3            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-----------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
