Simulator report for system
Tue May 05 14:31:43 2009
Quartus II Version 7.1 Build 156 04/30/2007 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2007 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 520.0 ns     ;
; Simulation Netlist Size     ; 471 nodes    ;
; Simulation Coverage         ;      40.55 % ;
; Total Number of Transitions ; 3535         ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone II   ;
+-----------------------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                      ;
+--------------------------------------------------------------------------------------------+------------+---------------+
; Option                                                                                     ; Setting    ; Default Value ;
+--------------------------------------------------------------------------------------------+------------+---------------+
; Simulation mode                                                                            ; Functional ; Timing        ;
; Start time                                                                                 ; 0 ns       ; 0 ns          ;
; Simulation results format                                                                  ; CVWF       ;               ;
; Add pins automatically to simulation output waveforms                                      ; On         ; On            ;
; Check outputs                                                                              ; Off        ; Off           ;
; Report simulation coverage                                                                 ; On         ; On            ;
; Display complete 1/0 value coverage report                                                 ; On         ; On            ;
; Display missing 1-value coverage report                                                    ; On         ; On            ;
; Display missing 0-value coverage report                                                    ; On         ; On            ;
; Detect setup and hold time violations                                                      ; Off        ; Off           ;
; Detect glitches                                                                            ; Off        ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off        ; Off           ;
; Generate Signal Activity File                                                              ; Off        ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off        ; Off           ;
; Group bus channels in simulation results                                                   ; Off        ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On         ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off        ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off        ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto       ; Auto          ;
+--------------------------------------------------------------------------------------------+------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      40.55 % ;
; Total nodes checked                                 ; 471          ;
; Total output ports checked                          ; 471          ;
; Total output ports with complete 1/0-value coverage ; 191          ;
; Total output ports with no 1/0-value coverage       ; 69           ;
; Total output ports with no 1-value coverage         ; 205          ;
; Total output ports with no 0-value coverage         ; 144          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                                                                                                              ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+------------------+
; Node Name                                                                         ; Output Port Name                                                                  ; Output Port Type ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+------------------+
; |system|Output0                                                                   ; |system|Output0                                                                   ; pin_out          ;
; |system|inst9                                                                     ; |system|inst9                                                                     ; out0             ;
; |system|opcode0                                                                   ; |system|opcode0                                                                   ; out              ;
; |system|Clock                                                                     ; |system|Clock                                                                     ; out              ;
; |system|field1                                                                    ; |system|field1                                                                    ; out              ;
; |system|opcode1                                                                   ; |system|opcode1                                                                   ; out              ;
; |system|opcode2                                                                   ; |system|opcode2                                                                   ; out              ;
; |system|opcode3                                                                   ; |system|opcode3                                                                   ; out              ;
; |system|inst7                                                                     ; |system|inst7                                                                     ; out0             ;
; |system|inst8                                                                     ; |system|inst8                                                                     ; out0             ;
; |system|field2_3                                                                  ; |system|field2_3                                                                  ; out              ;
; |system|Output3                                                                   ; |system|Output3                                                                   ; pin_out          ;
; |system|21mux:inst6|5                                                             ; |system|21mux:inst6|5                                                             ; out0             ;
; |system|21mux:inst6|7                                                             ; |system|21mux:inst6|7                                                             ; out0             ;
; |system|21mux:inst5|5                                                             ; |system|21mux:inst5|5                                                             ; out0             ;
; |system|21mux:inst5|6                                                             ; |system|21mux:inst5|6                                                             ; out0             ;
; |system|21mux:inst4|5                                                             ; |system|21mux:inst4|5                                                             ; out0             ;
; |system|21mux:inst4|6                                                             ; |system|21mux:inst4|6                                                             ; out0             ;
; |system|assign2_3:01|assign2_2:inst3|assign2_1:inst|inst4                         ; |system|assign2_3:01|assign2_2:inst3|assign2_1:inst|inst4                         ; out0             ;
; |system|assign2_3:01|assign2_2:inst3|assign2_1:inst1|inst4                        ; |system|assign2_3:01|assign2_2:inst3|assign2_1:inst1|inst4                        ; out0             ;
; |system|assign2_3:01|assign2_2:inst2|assign2_1:inst|inst4                         ; |system|assign2_3:01|assign2_2:inst2|assign2_1:inst|inst4                         ; out0             ;
; |system|assign2_3:01|assign2_2:inst2|assign2_1:inst1|inst4                        ; |system|assign2_3:01|assign2_2:inst2|assign2_1:inst1|inst4                        ; out0             ;
; |system|assign2_3:01|assign2_2:inst1|assign2_1:inst|inst3                         ; |system|assign2_3:01|assign2_2:inst1|assign2_1:inst|inst3                         ; out0             ;
; |system|assign2_3:01|assign2_2:inst1|assign2_1:inst1|inst3                        ; |system|assign2_3:01|assign2_2:inst1|assign2_1:inst1|inst3                        ; out0             ;
; |system|assign2_3:01|assign2_2:inst|assign2_1:inst|inst3                          ; |system|assign2_3:01|assign2_2:inst|assign2_1:inst|inst3                          ; out0             ;
; |system|assign2_3:01|assign2_2:inst|assign2_1:inst1|inst3                         ; |system|assign2_3:01|assign2_2:inst|assign2_1:inst1|inst3                         ; out0             ;
; |system|assign2_3:10|assign2_2:inst3|assign2_1:inst|inst3                         ; |system|assign2_3:10|assign2_2:inst3|assign2_1:inst|inst3                         ; out0             ;
; |system|assign2_3:10|assign2_2:inst3|assign2_1:inst1|inst3                        ; |system|assign2_3:10|assign2_2:inst3|assign2_1:inst1|inst3                        ; out0             ;
; |system|assign2_3:10|assign2_2:inst2|assign2_1:inst|inst4                         ; |system|assign2_3:10|assign2_2:inst2|assign2_1:inst|inst4                         ; out0             ;
; |system|assign2_3:10|assign2_2:inst2|assign2_1:inst1|inst4                        ; |system|assign2_3:10|assign2_2:inst2|assign2_1:inst1|inst4                        ; out0             ;
; |system|assign2_3:10|assign2_2:inst1|assign2_1:inst|inst3                         ; |system|assign2_3:10|assign2_2:inst1|assign2_1:inst|inst3                         ; out0             ;
; |system|assign2_3:10|assign2_2:inst1|assign2_1:inst1|inst3                        ; |system|assign2_3:10|assign2_2:inst1|assign2_1:inst1|inst3                        ; out0             ;
; |system|assign2_3:10|assign2_2:inst|assign2_1:inst|inst3                          ; |system|assign2_3:10|assign2_2:inst|assign2_1:inst|inst3                          ; out0             ;
; |system|assign2_3:10|assign2_2:inst|assign2_1:inst1|inst3                         ; |system|assign2_3:10|assign2_2:inst|assign2_1:inst1|inst3                         ; out0             ;
; |system|ALU:inst|MUX41:In2|6                                                      ; |system|ALU:inst|MUX41:In2|6                                                      ; out0             ;
; |system|ALU:inst|MUX41:In2|2                                                      ; |system|ALU:inst|MUX41:In2|2                                                      ; out0             ;
; |system|ALU:inst|MUX41:In1|6                                                      ; |system|ALU:inst|MUX41:In1|6                                                      ; out0             ;
; |system|ALU:inst|MUX41:In1|4                                                      ; |system|ALU:inst|MUX41:In1|4                                                      ; out0             ;
; |system|ALU:inst|74283:inst17|f74283:sub|77                                       ; |system|ALU:inst|74283:inst17|f74283:sub|77                                       ; out0             ;
; |system|ALU:inst|74283:inst17|f74283:sub|108                                      ; |system|ALU:inst|74283:inst17|f74283:sub|108                                      ; out0             ;
; |system|ALU:inst|21mux:mux1|7                                                     ; |system|ALU:inst|21mux:mux1|7                                                     ; out0             ;
; |system|ALU:inst|21mux:mux0|7                                                     ; |system|ALU:inst|21mux:mux0|7                                                     ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst3|assign2_1:inst|inst3          ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst3|assign2_1:inst|inst3          ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst3|assign2_1:inst1|inst3         ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst3|assign2_1:inst1|inst3         ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst2|assign2_1:inst|inst3          ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst2|assign2_1:inst|inst3          ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst2|assign2_1:inst1|inst3         ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst2|assign2_1:inst1|inst3         ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst1|assign2_1:inst|inst4          ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst1|assign2_1:inst|inst4          ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst1|assign2_1:inst1|inst4         ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst1|assign2_1:inst1|inst4         ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst|assign2_1:inst|inst4           ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst|assign2_1:inst|inst4           ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst|assign2_1:inst1|inst4          ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst|assign2_1:inst1|inst4          ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst3|assign2_1:inst|inst3          ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst3|assign2_1:inst|inst3          ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst3|assign2_1:inst1|inst3         ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst3|assign2_1:inst1|inst3         ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst2|assign2_1:inst|inst3          ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst2|assign2_1:inst|inst3          ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst2|assign2_1:inst1|inst3         ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst2|assign2_1:inst1|inst3         ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst1|assign2_1:inst|inst4          ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst1|assign2_1:inst|inst4          ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst1|assign2_1:inst1|inst4         ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst1|assign2_1:inst1|inst4         ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst|assign2_1:inst|inst3           ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst|assign2_1:inst|inst3           ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst|assign2_1:inst1|inst3          ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst|assign2_1:inst1|inst3          ; out0             ;
; |system|ALU:inst|MUX41:In0|6                                                      ; |system|ALU:inst|MUX41:In0|6                                                      ; out0             ;
; |system|ALU:inst|MUX41:In0|2                                                      ; |system|ALU:inst|MUX41:In0|2                                                      ; out0             ;
; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst3|assign2_1:inst|inst3           ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst3|assign2_1:inst|inst3           ; out0             ;
; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst3|assign2_1:inst1|inst3          ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst3|assign2_1:inst1|inst3          ; out0             ;
; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst2|assign2_1:inst|inst5           ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst2|assign2_1:inst|inst5           ; out0             ;
; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst2|assign2_1:inst|inst6           ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst2|assign2_1:inst|inst6           ; out0             ;
; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst2|assign2_1:inst|inst4           ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst2|assign2_1:inst|inst4           ; out0             ;
; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst2|assign2_1:inst|inst3           ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst2|assign2_1:inst|inst3           ; out0             ;
; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst2|assign2_1:inst1|inst5          ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst2|assign2_1:inst1|inst5          ; out0             ;
; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst2|assign2_1:inst1|inst6          ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst2|assign2_1:inst1|inst6          ; out0             ;
; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst2|assign2_1:inst1|inst4          ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst2|assign2_1:inst1|inst4          ; out0             ;
; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst2|assign2_1:inst1|inst3          ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst2|assign2_1:inst1|inst3          ; out0             ;
; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst1|assign2_1:inst|inst5           ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst1|assign2_1:inst|inst5           ; out0             ;
; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst1|assign2_1:inst|inst6           ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst1|assign2_1:inst|inst6           ; out0             ;
; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst1|assign2_1:inst|inst4           ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst1|assign2_1:inst|inst4           ; out0             ;
; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst1|assign2_1:inst|inst3           ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst1|assign2_1:inst|inst3           ; out0             ;
; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst1|assign2_1:inst1|inst5          ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst1|assign2_1:inst1|inst5          ; out0             ;
; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst1|assign2_1:inst1|inst6          ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst1|assign2_1:inst1|inst6          ; out0             ;
; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst1|assign2_1:inst1|inst4          ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst1|assign2_1:inst1|inst4          ; out0             ;
; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst1|assign2_1:inst1|inst3          ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst1|assign2_1:inst1|inst3          ; out0             ;
; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst|assign2_1:inst|inst5            ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst|assign2_1:inst|inst5            ; out0             ;
; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst|assign2_1:inst|inst6            ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst|assign2_1:inst|inst6            ; out0             ;
; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst|assign2_1:inst|inst4            ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst|assign2_1:inst|inst4            ; out0             ;
; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst|assign2_1:inst|inst3            ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst|assign2_1:inst|inst3            ; out0             ;
; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst|assign2_1:inst1|inst5           ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst|assign2_1:inst1|inst5           ; out0             ;
; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst|assign2_1:inst1|inst6           ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst|assign2_1:inst1|inst6           ; out0             ;
; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst|assign2_1:inst1|inst4           ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst|assign2_1:inst1|inst4           ; out0             ;
; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst|assign2_1:inst1|inst3           ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst|assign2_1:inst1|inst3           ; out0             ;
; |system|assign2_3:inst2|assign2_2:inst3|assign2_1:inst|inst3                      ; |system|assign2_3:inst2|assign2_2:inst3|assign2_1:inst|inst3                      ; out0             ;
; |system|assign2_3:inst2|assign2_2:inst3|assign2_1:inst1|inst3                     ; |system|assign2_3:inst2|assign2_2:inst3|assign2_1:inst1|inst3                     ; out0             ;
; |system|assign2_3:inst2|assign2_2:inst2|assign2_1:inst|inst5                      ; |system|assign2_3:inst2|assign2_2:inst2|assign2_1:inst|inst5                      ; out0             ;
; |system|assign2_3:inst2|assign2_2:inst2|assign2_1:inst|inst6                      ; |system|assign2_3:inst2|assign2_2:inst2|assign2_1:inst|inst6                      ; out0             ;
; |system|assign2_3:inst2|assign2_2:inst2|assign2_1:inst|inst4                      ; |system|assign2_3:inst2|assign2_2:inst2|assign2_1:inst|inst4                      ; out0             ;
; |system|assign2_3:inst2|assign2_2:inst2|assign2_1:inst|inst3                      ; |system|assign2_3:inst2|assign2_2:inst2|assign2_1:inst|inst3                      ; out0             ;
; |system|assign2_3:inst2|assign2_2:inst2|assign2_1:inst1|inst5                     ; |system|assign2_3:inst2|assign2_2:inst2|assign2_1:inst1|inst5                     ; out0             ;
; |system|assign2_3:inst2|assign2_2:inst2|assign2_1:inst1|inst6                     ; |system|assign2_3:inst2|assign2_2:inst2|assign2_1:inst1|inst6                     ; out0             ;
; |system|assign2_3:inst2|assign2_2:inst2|assign2_1:inst1|inst4                     ; |system|assign2_3:inst2|assign2_2:inst2|assign2_1:inst1|inst4                     ; out0             ;
; |system|assign2_3:inst2|assign2_2:inst2|assign2_1:inst1|inst3                     ; |system|assign2_3:inst2|assign2_2:inst2|assign2_1:inst1|inst3                     ; out0             ;
; |system|assign2_3:inst2|assign2_2:inst1|assign2_1:inst|inst5                      ; |system|assign2_3:inst2|assign2_2:inst1|assign2_1:inst|inst5                      ; out0             ;
; |system|assign2_3:inst2|assign2_2:inst1|assign2_1:inst|inst6                      ; |system|assign2_3:inst2|assign2_2:inst1|assign2_1:inst|inst6                      ; out0             ;
; |system|assign2_3:inst2|assign2_2:inst1|assign2_1:inst|inst4                      ; |system|assign2_3:inst2|assign2_2:inst1|assign2_1:inst|inst4                      ; out0             ;
; |system|assign2_3:inst2|assign2_2:inst1|assign2_1:inst|inst3                      ; |system|assign2_3:inst2|assign2_2:inst1|assign2_1:inst|inst3                      ; out0             ;
; |system|assign2_3:inst2|assign2_2:inst1|assign2_1:inst1|inst5                     ; |system|assign2_3:inst2|assign2_2:inst1|assign2_1:inst1|inst5                     ; out0             ;
; |system|assign2_3:inst2|assign2_2:inst1|assign2_1:inst1|inst6                     ; |system|assign2_3:inst2|assign2_2:inst1|assign2_1:inst1|inst6                     ; out0             ;
; |system|assign2_3:inst2|assign2_2:inst1|assign2_1:inst1|inst4                     ; |system|assign2_3:inst2|assign2_2:inst1|assign2_1:inst1|inst4                     ; out0             ;
; |system|assign2_3:inst2|assign2_2:inst1|assign2_1:inst1|inst3                     ; |system|assign2_3:inst2|assign2_2:inst1|assign2_1:inst1|inst3                     ; out0             ;
; |system|assign2_3:inst2|assign2_2:inst|assign2_1:inst|inst5                       ; |system|assign2_3:inst2|assign2_2:inst|assign2_1:inst|inst5                       ; out0             ;
; |system|assign2_3:inst2|assign2_2:inst|assign2_1:inst|inst6                       ; |system|assign2_3:inst2|assign2_2:inst|assign2_1:inst|inst6                       ; out0             ;
; |system|assign2_3:inst2|assign2_2:inst|assign2_1:inst|inst4                       ; |system|assign2_3:inst2|assign2_2:inst|assign2_1:inst|inst4                       ; out0             ;
; |system|assign2_3:inst2|assign2_2:inst|assign2_1:inst|inst3                       ; |system|assign2_3:inst2|assign2_2:inst|assign2_1:inst|inst3                       ; out0             ;
; |system|assign2_3:inst2|assign2_2:inst|assign2_1:inst1|inst5                      ; |system|assign2_3:inst2|assign2_2:inst|assign2_1:inst1|inst5                      ; out0             ;
; |system|assign2_3:inst2|assign2_2:inst|assign2_1:inst1|inst6                      ; |system|assign2_3:inst2|assign2_2:inst|assign2_1:inst1|inst6                      ; out0             ;
; |system|assign2_3:inst2|assign2_2:inst|assign2_1:inst1|inst4                      ; |system|assign2_3:inst2|assign2_2:inst|assign2_1:inst1|inst4                      ; out0             ;
; |system|assign2_3:inst2|assign2_2:inst|assign2_1:inst1|inst3                      ; |system|assign2_3:inst2|assign2_2:inst|assign2_1:inst1|inst3                      ; out0             ;
; |system|21mux:inst3|5                                                             ; |system|21mux:inst3|5                                                             ; out0             ;
; |system|21mux:inst3|6                                                             ; |system|21mux:inst3|6                                                             ; out0             ;
; |system|readin_reg:inst1|inst3                                                    ; |system|readin_reg:inst1|inst3                                                    ; out0             ;
; |system|readin_reg:inst1|inst6                                                    ; |system|readin_reg:inst1|inst6                                                    ; out0             ;
; |system|readin_reg:inst1|inst5                                                    ; |system|readin_reg:inst1|inst5                                                    ; out0             ;
; |system|readin_reg:inst1|MUX41:MUX_Q3|6                                           ; |system|readin_reg:inst1|MUX41:MUX_Q3|6                                           ; out0             ;
; |system|readin_reg:inst1|MUX41:MUX_Q3|3                                           ; |system|readin_reg:inst1|MUX41:MUX_Q3|3                                           ; out0             ;
; |system|readin_reg:inst1|MUX41:MUX_Q2|6                                           ; |system|readin_reg:inst1|MUX41:MUX_Q2|6                                           ; out0             ;
; |system|readin_reg:inst1|MUX41:MUX_Q2|2                                           ; |system|readin_reg:inst1|MUX41:MUX_Q2|2                                           ; out0             ;
; |system|readin_reg:inst1|MUX41:MUX_Q2|3                                           ; |system|readin_reg:inst1|MUX41:MUX_Q2|3                                           ; out0             ;
; |system|readin_reg:inst1|MUX41:MUX_Q2|5                                           ; |system|readin_reg:inst1|MUX41:MUX_Q2|5                                           ; out0             ;
; |system|readin_reg:inst1|MUX41:MUX_Q1|6                                           ; |system|readin_reg:inst1|MUX41:MUX_Q1|6                                           ; out0             ;
; |system|readin_reg:inst1|MUX41:MUX_Q1|5                                           ; |system|readin_reg:inst1|MUX41:MUX_Q1|5                                           ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst3|assign2_1:inst|inst4  ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst3|assign2_1:inst|inst4  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst3|assign2_1:inst1|inst4 ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst3|assign2_1:inst1|inst4 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst2|assign2_1:inst|inst4  ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst2|assign2_1:inst|inst4  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst2|assign2_1:inst1|inst4 ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst2|assign2_1:inst1|inst4 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst1|assign2_1:inst|inst3  ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst1|assign2_1:inst|inst3  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst1|assign2_1:inst1|inst3 ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst1|assign2_1:inst1|inst3 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst|assign2_1:inst|inst3   ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst|assign2_1:inst|inst3   ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst|assign2_1:inst1|inst3  ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst|assign2_1:inst1|inst3  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst3|assign2_1:inst|inst3  ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst3|assign2_1:inst|inst3  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst3|assign2_1:inst1|inst3 ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst3|assign2_1:inst1|inst3 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst2|assign2_1:inst|inst4  ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst2|assign2_1:inst|inst4  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst2|assign2_1:inst1|inst4 ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst2|assign2_1:inst1|inst4 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst1|assign2_1:inst|inst3  ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst1|assign2_1:inst|inst3  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst1|assign2_1:inst1|inst3 ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst1|assign2_1:inst1|inst3 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst|assign2_1:inst|inst3   ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst|assign2_1:inst|inst3   ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst|assign2_1:inst1|inst3  ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst|assign2_1:inst1|inst3  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst3|assign2_1:inst|inst3  ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst3|assign2_1:inst|inst3  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst3|assign2_1:inst1|inst3 ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst3|assign2_1:inst1|inst3 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst2|assign2_1:inst|inst5  ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst2|assign2_1:inst|inst5  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst2|assign2_1:inst|inst6  ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst2|assign2_1:inst|inst6  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst2|assign2_1:inst|inst4  ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst2|assign2_1:inst|inst4  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst2|assign2_1:inst|inst3  ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst2|assign2_1:inst|inst3  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst2|assign2_1:inst1|inst5 ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst2|assign2_1:inst1|inst5 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst2|assign2_1:inst1|inst6 ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst2|assign2_1:inst1|inst6 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst2|assign2_1:inst1|inst4 ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst2|assign2_1:inst1|inst4 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst2|assign2_1:inst1|inst3 ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst2|assign2_1:inst1|inst3 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst1|assign2_1:inst|inst5  ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst1|assign2_1:inst|inst5  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst1|assign2_1:inst|inst6  ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst1|assign2_1:inst|inst6  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst1|assign2_1:inst|inst4  ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst1|assign2_1:inst|inst4  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst1|assign2_1:inst|inst3  ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst1|assign2_1:inst|inst3  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst1|assign2_1:inst1|inst5 ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst1|assign2_1:inst1|inst5 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst1|assign2_1:inst1|inst6 ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst1|assign2_1:inst1|inst6 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst1|assign2_1:inst1|inst4 ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst1|assign2_1:inst1|inst4 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst1|assign2_1:inst1|inst3 ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst1|assign2_1:inst1|inst3 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst|assign2_1:inst|inst5   ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst|assign2_1:inst|inst5   ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst|assign2_1:inst|inst6   ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst|assign2_1:inst|inst6   ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst|assign2_1:inst|inst4   ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst|assign2_1:inst|inst4   ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst|assign2_1:inst|inst3   ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst|assign2_1:inst|inst3   ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst|assign2_1:inst1|inst5  ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst|assign2_1:inst1|inst5  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst|assign2_1:inst1|inst6  ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst|assign2_1:inst1|inst6  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst|assign2_1:inst1|inst4  ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst|assign2_1:inst1|inst4  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst|assign2_1:inst1|inst3  ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst|assign2_1:inst1|inst3  ; out0             ;
; |system|readin_reg:inst1|dec24:inst8|inst2                                        ; |system|readin_reg:inst1|dec24:inst8|inst2                                        ; out0             ;
; |system|readin_reg:inst1|dec24:inst8|inst3                                        ; |system|readin_reg:inst1|dec24:inst8|inst3                                        ; out0             ;
; |system|readin_reg:inst1|MUX41:MUX_Q0|6                                           ; |system|readin_reg:inst1|MUX41:MUX_Q0|6                                           ; out0             ;
; |system|readin_reg:inst1|MUX41:MUX_Q0|5                                           ; |system|readin_reg:inst1|MUX41:MUX_Q0|5                                           ; out0             ;
; |system|assign2_3:11|assign2_2:inst3|assign2_1:inst|inst5                         ; |system|assign2_3:11|assign2_2:inst3|assign2_1:inst|inst5                         ; out0             ;
; |system|assign2_3:11|assign2_2:inst3|assign2_1:inst|inst6                         ; |system|assign2_3:11|assign2_2:inst3|assign2_1:inst|inst6                         ; out0             ;
; |system|assign2_3:11|assign2_2:inst3|assign2_1:inst|inst4                         ; |system|assign2_3:11|assign2_2:inst3|assign2_1:inst|inst4                         ; out0             ;
; |system|assign2_3:11|assign2_2:inst3|assign2_1:inst|inst3                         ; |system|assign2_3:11|assign2_2:inst3|assign2_1:inst|inst3                         ; out0             ;
; |system|assign2_3:11|assign2_2:inst3|assign2_1:inst1|inst5                        ; |system|assign2_3:11|assign2_2:inst3|assign2_1:inst1|inst5                        ; out0             ;
; |system|assign2_3:11|assign2_2:inst3|assign2_1:inst1|inst6                        ; |system|assign2_3:11|assign2_2:inst3|assign2_1:inst1|inst6                        ; out0             ;
; |system|assign2_3:11|assign2_2:inst3|assign2_1:inst1|inst4                        ; |system|assign2_3:11|assign2_2:inst3|assign2_1:inst1|inst4                        ; out0             ;
; |system|assign2_3:11|assign2_2:inst3|assign2_1:inst1|inst3                        ; |system|assign2_3:11|assign2_2:inst3|assign2_1:inst1|inst3                        ; out0             ;
; |system|assign2_3:11|assign2_2:inst2|assign2_1:inst|inst4                         ; |system|assign2_3:11|assign2_2:inst2|assign2_1:inst|inst4                         ; out0             ;
; |system|assign2_3:11|assign2_2:inst2|assign2_1:inst1|inst4                        ; |system|assign2_3:11|assign2_2:inst2|assign2_1:inst1|inst4                        ; out0             ;
; |system|assign2_3:11|assign2_2:inst1|assign2_1:inst|inst3                         ; |system|assign2_3:11|assign2_2:inst1|assign2_1:inst|inst3                         ; out0             ;
; |system|assign2_3:11|assign2_2:inst1|assign2_1:inst1|inst3                        ; |system|assign2_3:11|assign2_2:inst1|assign2_1:inst1|inst3                        ; out0             ;
; |system|assign2_3:11|assign2_2:inst|assign2_1:inst|inst5                          ; |system|assign2_3:11|assign2_2:inst|assign2_1:inst|inst5                          ; out0             ;
; |system|assign2_3:11|assign2_2:inst|assign2_1:inst|inst6                          ; |system|assign2_3:11|assign2_2:inst|assign2_1:inst|inst6                          ; out0             ;
; |system|assign2_3:11|assign2_2:inst|assign2_1:inst|inst4                          ; |system|assign2_3:11|assign2_2:inst|assign2_1:inst|inst4                          ; out0             ;
; |system|assign2_3:11|assign2_2:inst|assign2_1:inst|inst3                          ; |system|assign2_3:11|assign2_2:inst|assign2_1:inst|inst3                          ; out0             ;
; |system|assign2_3:11|assign2_2:inst|assign2_1:inst1|inst5                         ; |system|assign2_3:11|assign2_2:inst|assign2_1:inst1|inst5                         ; out0             ;
; |system|assign2_3:11|assign2_2:inst|assign2_1:inst1|inst6                         ; |system|assign2_3:11|assign2_2:inst|assign2_1:inst1|inst6                         ; out0             ;
; |system|assign2_3:11|assign2_2:inst|assign2_1:inst1|inst4                         ; |system|assign2_3:11|assign2_2:inst|assign2_1:inst1|inst4                         ; out0             ;
; |system|assign2_3:11|assign2_2:inst|assign2_1:inst1|inst3                         ; |system|assign2_3:11|assign2_2:inst|assign2_1:inst1|inst3                         ; out0             ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+------------------+
; Node Name                                                                         ; Output Port Name                                                                  ; Output Port Type ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+------------------+
; |system|field2_0                                                                  ; |system|field2_0                                                                  ; out              ;
; |system|field2_1                                                                  ; |system|field2_1                                                                  ; out              ;
; |system|field2_2                                                                  ; |system|field2_2                                                                  ; out              ;
; |system|Output1                                                                   ; |system|Output1                                                                   ; pin_out          ;
; |system|21mux:inst6|6                                                             ; |system|21mux:inst6|6                                                             ; out0             ;
; |system|21mux:inst4|7                                                             ; |system|21mux:inst4|7                                                             ; out0             ;
; |system|assign2_3:01|assign2_2:inst3|assign2_1:inst|inst5                         ; |system|assign2_3:01|assign2_2:inst3|assign2_1:inst|inst5                         ; out0             ;
; |system|assign2_3:01|assign2_2:inst3|assign2_1:inst|inst3                         ; |system|assign2_3:01|assign2_2:inst3|assign2_1:inst|inst3                         ; out0             ;
; |system|assign2_3:01|assign2_2:inst3|assign2_1:inst1|inst5                        ; |system|assign2_3:01|assign2_2:inst3|assign2_1:inst1|inst5                        ; out0             ;
; |system|assign2_3:01|assign2_2:inst3|assign2_1:inst1|inst3                        ; |system|assign2_3:01|assign2_2:inst3|assign2_1:inst1|inst3                        ; out0             ;
; |system|assign2_3:01|assign2_2:inst2|assign2_1:inst|inst5                         ; |system|assign2_3:01|assign2_2:inst2|assign2_1:inst|inst5                         ; out0             ;
; |system|assign2_3:01|assign2_2:inst2|assign2_1:inst|inst3                         ; |system|assign2_3:01|assign2_2:inst2|assign2_1:inst|inst3                         ; out0             ;
; |system|assign2_3:01|assign2_2:inst2|assign2_1:inst1|inst5                        ; |system|assign2_3:01|assign2_2:inst2|assign2_1:inst1|inst5                        ; out0             ;
; |system|assign2_3:01|assign2_2:inst2|assign2_1:inst1|inst3                        ; |system|assign2_3:01|assign2_2:inst2|assign2_1:inst1|inst3                        ; out0             ;
; |system|assign2_3:01|assign2_2:inst1|assign2_1:inst|inst6                         ; |system|assign2_3:01|assign2_2:inst1|assign2_1:inst|inst6                         ; out0             ;
; |system|assign2_3:01|assign2_2:inst1|assign2_1:inst|inst4                         ; |system|assign2_3:01|assign2_2:inst1|assign2_1:inst|inst4                         ; out0             ;
; |system|assign2_3:01|assign2_2:inst1|assign2_1:inst1|inst6                        ; |system|assign2_3:01|assign2_2:inst1|assign2_1:inst1|inst6                        ; out0             ;
; |system|assign2_3:01|assign2_2:inst1|assign2_1:inst1|inst4                        ; |system|assign2_3:01|assign2_2:inst1|assign2_1:inst1|inst4                        ; out0             ;
; |system|assign2_3:01|assign2_2:inst|assign2_1:inst|inst6                          ; |system|assign2_3:01|assign2_2:inst|assign2_1:inst|inst6                          ; out0             ;
; |system|assign2_3:01|assign2_2:inst|assign2_1:inst|inst4                          ; |system|assign2_3:01|assign2_2:inst|assign2_1:inst|inst4                          ; out0             ;
; |system|assign2_3:01|assign2_2:inst|assign2_1:inst1|inst6                         ; |system|assign2_3:01|assign2_2:inst|assign2_1:inst1|inst6                         ; out0             ;
; |system|assign2_3:01|assign2_2:inst|assign2_1:inst1|inst4                         ; |system|assign2_3:01|assign2_2:inst|assign2_1:inst1|inst4                         ; out0             ;
; |system|assign2_3:10|assign2_2:inst3|assign2_1:inst|inst6                         ; |system|assign2_3:10|assign2_2:inst3|assign2_1:inst|inst6                         ; out0             ;
; |system|assign2_3:10|assign2_2:inst3|assign2_1:inst|inst4                         ; |system|assign2_3:10|assign2_2:inst3|assign2_1:inst|inst4                         ; out0             ;
; |system|assign2_3:10|assign2_2:inst3|assign2_1:inst1|inst6                        ; |system|assign2_3:10|assign2_2:inst3|assign2_1:inst1|inst6                        ; out0             ;
; |system|assign2_3:10|assign2_2:inst3|assign2_1:inst1|inst4                        ; |system|assign2_3:10|assign2_2:inst3|assign2_1:inst1|inst4                        ; out0             ;
; |system|assign2_3:10|assign2_2:inst2|assign2_1:inst|inst5                         ; |system|assign2_3:10|assign2_2:inst2|assign2_1:inst|inst5                         ; out0             ;
; |system|assign2_3:10|assign2_2:inst2|assign2_1:inst|inst3                         ; |system|assign2_3:10|assign2_2:inst2|assign2_1:inst|inst3                         ; out0             ;
; |system|assign2_3:10|assign2_2:inst2|assign2_1:inst1|inst5                        ; |system|assign2_3:10|assign2_2:inst2|assign2_1:inst1|inst5                        ; out0             ;
; |system|assign2_3:10|assign2_2:inst2|assign2_1:inst1|inst3                        ; |system|assign2_3:10|assign2_2:inst2|assign2_1:inst1|inst3                        ; out0             ;
; |system|assign2_3:10|assign2_2:inst1|assign2_1:inst|inst6                         ; |system|assign2_3:10|assign2_2:inst1|assign2_1:inst|inst6                         ; out0             ;
; |system|assign2_3:10|assign2_2:inst1|assign2_1:inst|inst4                         ; |system|assign2_3:10|assign2_2:inst1|assign2_1:inst|inst4                         ; out0             ;
; |system|assign2_3:10|assign2_2:inst1|assign2_1:inst1|inst6                        ; |system|assign2_3:10|assign2_2:inst1|assign2_1:inst1|inst6                        ; out0             ;
; |system|assign2_3:10|assign2_2:inst1|assign2_1:inst1|inst4                        ; |system|assign2_3:10|assign2_2:inst1|assign2_1:inst1|inst4                        ; out0             ;
; |system|assign2_3:10|assign2_2:inst|assign2_1:inst|inst6                          ; |system|assign2_3:10|assign2_2:inst|assign2_1:inst|inst6                          ; out0             ;
; |system|assign2_3:10|assign2_2:inst|assign2_1:inst|inst4                          ; |system|assign2_3:10|assign2_2:inst|assign2_1:inst|inst4                          ; out0             ;
; |system|assign2_3:10|assign2_2:inst|assign2_1:inst1|inst6                         ; |system|assign2_3:10|assign2_2:inst|assign2_1:inst1|inst6                         ; out0             ;
; |system|assign2_3:10|assign2_2:inst|assign2_1:inst1|inst4                         ; |system|assign2_3:10|assign2_2:inst|assign2_1:inst1|inst4                         ; out0             ;
; |system|ALU:inst|and0                                                             ; |system|ALU:inst|and0                                                             ; out0             ;
; |system|ALU:inst|and2                                                             ; |system|ALU:inst|and2                                                             ; out0             ;
; |system|ALU:inst|or2                                                              ; |system|ALU:inst|or2                                                              ; out0             ;
; |system|ALU:inst|and3                                                             ; |system|ALU:inst|and3                                                             ; out0             ;
; |system|ALU:inst|or3                                                              ; |system|ALU:inst|or3                                                              ; out0             ;
; |system|ALU:inst|MUX41:In3|6                                                      ; |system|ALU:inst|MUX41:In3|6                                                      ; out0             ;
; |system|ALU:inst|MUX41:In3|2                                                      ; |system|ALU:inst|MUX41:In3|2                                                      ; out0             ;
; |system|ALU:inst|MUX41:In3|3                                                      ; |system|ALU:inst|MUX41:In3|3                                                      ; out0             ;
; |system|ALU:inst|MUX41:In3|4                                                      ; |system|ALU:inst|MUX41:In3|4                                                      ; out0             ;
; |system|ALU:inst|MUX41:In3|5                                                      ; |system|ALU:inst|MUX41:In3|5                                                      ; out0             ;
; |system|ALU:inst|MUX41:In2|3                                                      ; |system|ALU:inst|MUX41:In2|3                                                      ; out0             ;
; |system|ALU:inst|MUX41:In2|4                                                      ; |system|ALU:inst|MUX41:In2|4                                                      ; out0             ;
; |system|ALU:inst|MUX41:In2|5                                                      ; |system|ALU:inst|MUX41:In2|5                                                      ; out0             ;
; |system|ALU:inst|MUX41:In1|2                                                      ; |system|ALU:inst|MUX41:In1|2                                                      ; out0             ;
; |system|ALU:inst|MUX41:In1|3                                                      ; |system|ALU:inst|MUX41:In1|3                                                      ; out0             ;
; |system|ALU:inst|MUX41:In1|5                                                      ; |system|ALU:inst|MUX41:In1|5                                                      ; out0             ;
; |system|ALU:inst|74283:inst17|f74283:sub|106                                      ; |system|ALU:inst|74283:inst17|f74283:sub|106                                      ; out0             ;
; |system|ALU:inst|74283:inst17|f74283:sub|98                                       ; |system|ALU:inst|74283:inst17|f74283:sub|98                                       ; out0             ;
; |system|ALU:inst|74283:inst17|f74283:sub|95                                       ; |system|ALU:inst|74283:inst17|f74283:sub|95                                       ; out0             ;
; |system|ALU:inst|74283:inst17|f74283:sub|104                                      ; |system|ALU:inst|74283:inst17|f74283:sub|104                                      ; out0             ;
; |system|ALU:inst|74283:inst17|f74283:sub|92                                       ; |system|ALU:inst|74283:inst17|f74283:sub|92                                       ; out0             ;
; |system|ALU:inst|74283:inst17|f74283:sub|93                                       ; |system|ALU:inst|74283:inst17|f74283:sub|93                                       ; out0             ;
; |system|ALU:inst|74283:inst17|f74283:sub|94                                       ; |system|ALU:inst|74283:inst17|f74283:sub|94                                       ; out0             ;
; |system|ALU:inst|74283:inst17|f74283:sub|96                                       ; |system|ALU:inst|74283:inst17|f74283:sub|96                                       ; out0             ;
; |system|ALU:inst|74283:inst17|f74283:sub|100                                      ; |system|ALU:inst|74283:inst17|f74283:sub|100                                      ; out0             ;
; |system|ALU:inst|74283:inst17|f74283:sub|99                                       ; |system|ALU:inst|74283:inst17|f74283:sub|99                                       ; out0             ;
; |system|ALU:inst|74283:inst17|f74283:sub|82                                       ; |system|ALU:inst|74283:inst17|f74283:sub|82                                       ; out0             ;
; |system|ALU:inst|74283:inst17|f74283:sub|83                                       ; |system|ALU:inst|74283:inst17|f74283:sub|83                                       ; out0             ;
; |system|ALU:inst|74283:inst17|f74283:sub|78                                       ; |system|ALU:inst|74283:inst17|f74283:sub|78                                       ; out0             ;
; |system|ALU:inst|21mux:mux3|5                                                     ; |system|ALU:inst|21mux:mux3|5                                                     ; out0             ;
; |system|ALU:inst|21mux:mux3|6                                                     ; |system|ALU:inst|21mux:mux3|6                                                     ; out0             ;
; |system|ALU:inst|21mux:mux2|5                                                     ; |system|ALU:inst|21mux:mux2|5                                                     ; out0             ;
; |system|ALU:inst|21mux:mux2|6                                                     ; |system|ALU:inst|21mux:mux2|6                                                     ; out0             ;
; |system|ALU:inst|21mux:mux1|6                                                     ; |system|ALU:inst|21mux:mux1|6                                                     ; out0             ;
; |system|ALU:inst|21mux:mux0|6                                                     ; |system|ALU:inst|21mux:mux0|6                                                     ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst3|assign2_1:inst|inst6          ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst3|assign2_1:inst|inst6          ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst3|assign2_1:inst|inst4          ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst3|assign2_1:inst|inst4          ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst3|assign2_1:inst1|inst6         ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst3|assign2_1:inst1|inst6         ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst3|assign2_1:inst1|inst4         ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst3|assign2_1:inst1|inst4         ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst2|assign2_1:inst|inst6          ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst2|assign2_1:inst|inst6          ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst2|assign2_1:inst|inst4          ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst2|assign2_1:inst|inst4          ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst2|assign2_1:inst1|inst6         ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst2|assign2_1:inst1|inst6         ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst2|assign2_1:inst1|inst4         ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst2|assign2_1:inst1|inst4         ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst1|assign2_1:inst|inst5          ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst1|assign2_1:inst|inst5          ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst1|assign2_1:inst|inst3          ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst1|assign2_1:inst|inst3          ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst1|assign2_1:inst1|inst5         ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst1|assign2_1:inst1|inst5         ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst1|assign2_1:inst1|inst3         ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst1|assign2_1:inst1|inst3         ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst|assign2_1:inst|inst5           ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst|assign2_1:inst|inst5           ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst|assign2_1:inst|inst3           ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst|assign2_1:inst|inst3           ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst|assign2_1:inst1|inst5          ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst|assign2_1:inst1|inst5          ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst|assign2_1:inst1|inst3          ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst|assign2_1:inst1|inst3          ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst3|assign2_1:inst|inst6          ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst3|assign2_1:inst|inst6          ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst3|assign2_1:inst|inst4          ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst3|assign2_1:inst|inst4          ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst3|assign2_1:inst1|inst6         ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst3|assign2_1:inst1|inst6         ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst3|assign2_1:inst1|inst4         ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst3|assign2_1:inst1|inst4         ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst2|assign2_1:inst|inst6          ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst2|assign2_1:inst|inst6          ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst2|assign2_1:inst|inst4          ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst2|assign2_1:inst|inst4          ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst2|assign2_1:inst1|inst6         ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst2|assign2_1:inst1|inst6         ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst2|assign2_1:inst1|inst4         ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst2|assign2_1:inst1|inst4         ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst1|assign2_1:inst|inst5          ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst1|assign2_1:inst|inst5          ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst1|assign2_1:inst|inst3          ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst1|assign2_1:inst|inst3          ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst1|assign2_1:inst1|inst5         ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst1|assign2_1:inst1|inst5         ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst1|assign2_1:inst1|inst3         ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst1|assign2_1:inst1|inst3         ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst|assign2_1:inst|inst6           ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst|assign2_1:inst|inst6           ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst|assign2_1:inst|inst4           ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst|assign2_1:inst|inst4           ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst|assign2_1:inst1|inst6          ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst|assign2_1:inst1|inst6          ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst|assign2_1:inst1|inst4          ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst|assign2_1:inst1|inst4          ; out0             ;
; |system|ALU:inst|MUX41:In0|3                                                      ; |system|ALU:inst|MUX41:In0|3                                                      ; out0             ;
; |system|ALU:inst|MUX41:In0|4                                                      ; |system|ALU:inst|MUX41:In0|4                                                      ; out0             ;
; |system|ALU:inst|MUX41:In0|5                                                      ; |system|ALU:inst|MUX41:In0|5                                                      ; out0             ;
; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst3|assign2_1:inst|inst6           ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst3|assign2_1:inst|inst6           ; out0             ;
; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst3|assign2_1:inst|inst4           ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst3|assign2_1:inst|inst4           ; out0             ;
; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst3|assign2_1:inst1|inst6          ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst3|assign2_1:inst1|inst6          ; out0             ;
; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst3|assign2_1:inst1|inst4          ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst3|assign2_1:inst1|inst4          ; out0             ;
; |system|assign2_3:inst2|assign2_2:inst3|assign2_1:inst|inst6                      ; |system|assign2_3:inst2|assign2_2:inst3|assign2_1:inst|inst6                      ; out0             ;
; |system|assign2_3:inst2|assign2_2:inst3|assign2_1:inst|inst4                      ; |system|assign2_3:inst2|assign2_2:inst3|assign2_1:inst|inst4                      ; out0             ;
; |system|assign2_3:inst2|assign2_2:inst3|assign2_1:inst1|inst6                     ; |system|assign2_3:inst2|assign2_2:inst3|assign2_1:inst1|inst6                     ; out0             ;
; |system|assign2_3:inst2|assign2_2:inst3|assign2_1:inst1|inst4                     ; |system|assign2_3:inst2|assign2_2:inst3|assign2_1:inst1|inst4                     ; out0             ;
; |system|21mux:inst3|7                                                             ; |system|21mux:inst3|7                                                             ; out0             ;
; |system|readin_reg:inst1|inst4                                                    ; |system|readin_reg:inst1|inst4                                                    ; out0             ;
; |system|readin_reg:inst1|MUX41:MUX_Q3|2                                           ; |system|readin_reg:inst1|MUX41:MUX_Q3|2                                           ; out0             ;
; |system|readin_reg:inst1|MUX41:MUX_Q3|4                                           ; |system|readin_reg:inst1|MUX41:MUX_Q3|4                                           ; out0             ;
; |system|readin_reg:inst1|MUX41:MUX_Q3|5                                           ; |system|readin_reg:inst1|MUX41:MUX_Q3|5                                           ; out0             ;
; |system|readin_reg:inst1|MUX41:MUX_Q2|4                                           ; |system|readin_reg:inst1|MUX41:MUX_Q2|4                                           ; out0             ;
; |system|readin_reg:inst1|MUX41:MUX_Q1|2                                           ; |system|readin_reg:inst1|MUX41:MUX_Q1|2                                           ; out0             ;
; |system|readin_reg:inst1|MUX41:MUX_Q1|3                                           ; |system|readin_reg:inst1|MUX41:MUX_Q1|3                                           ; out0             ;
; |system|readin_reg:inst1|MUX41:MUX_Q1|4                                           ; |system|readin_reg:inst1|MUX41:MUX_Q1|4                                           ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst3|assign2_1:inst|inst5  ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst3|assign2_1:inst|inst5  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst3|assign2_1:inst|inst3  ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst3|assign2_1:inst|inst3  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst3|assign2_1:inst1|inst5 ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst3|assign2_1:inst1|inst5 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst3|assign2_1:inst1|inst3 ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst3|assign2_1:inst1|inst3 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst2|assign2_1:inst|inst5  ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst2|assign2_1:inst|inst5  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst2|assign2_1:inst|inst3  ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst2|assign2_1:inst|inst3  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst2|assign2_1:inst1|inst5 ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst2|assign2_1:inst1|inst5 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst2|assign2_1:inst1|inst3 ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst2|assign2_1:inst1|inst3 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst1|assign2_1:inst|inst6  ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst1|assign2_1:inst|inst6  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst1|assign2_1:inst|inst4  ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst1|assign2_1:inst|inst4  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst1|assign2_1:inst1|inst6 ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst1|assign2_1:inst1|inst6 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst1|assign2_1:inst1|inst4 ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst1|assign2_1:inst1|inst4 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst|assign2_1:inst|inst6   ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst|assign2_1:inst|inst6   ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst|assign2_1:inst|inst4   ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst|assign2_1:inst|inst4   ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst|assign2_1:inst1|inst6  ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst|assign2_1:inst1|inst6  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst|assign2_1:inst1|inst4  ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst|assign2_1:inst1|inst4  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst3|assign2_1:inst|inst6  ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst3|assign2_1:inst|inst6  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst3|assign2_1:inst|inst4  ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst3|assign2_1:inst|inst4  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst3|assign2_1:inst1|inst6 ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst3|assign2_1:inst1|inst6 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst3|assign2_1:inst1|inst4 ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst3|assign2_1:inst1|inst4 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst2|assign2_1:inst|inst5  ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst2|assign2_1:inst|inst5  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst2|assign2_1:inst|inst3  ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst2|assign2_1:inst|inst3  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst2|assign2_1:inst1|inst5 ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst2|assign2_1:inst1|inst5 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst2|assign2_1:inst1|inst3 ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst2|assign2_1:inst1|inst3 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst1|assign2_1:inst|inst6  ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst1|assign2_1:inst|inst6  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst1|assign2_1:inst|inst4  ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst1|assign2_1:inst|inst4  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst1|assign2_1:inst1|inst6 ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst1|assign2_1:inst1|inst6 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst1|assign2_1:inst1|inst4 ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst1|assign2_1:inst1|inst4 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst|assign2_1:inst|inst6   ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst|assign2_1:inst|inst6   ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst|assign2_1:inst|inst4   ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst|assign2_1:inst|inst4   ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst|assign2_1:inst1|inst6  ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst|assign2_1:inst1|inst6  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst|assign2_1:inst1|inst4  ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst|assign2_1:inst1|inst4  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst3|assign2_1:inst|inst6  ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst3|assign2_1:inst|inst6  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst3|assign2_1:inst|inst4  ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst3|assign2_1:inst|inst4  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst3|assign2_1:inst1|inst6 ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst3|assign2_1:inst1|inst6 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst3|assign2_1:inst1|inst4 ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst3|assign2_1:inst1|inst4 ; out0             ;
; |system|readin_reg:inst1|dec24:inst8|inst1                                        ; |system|readin_reg:inst1|dec24:inst8|inst1                                        ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst3|assign2_1:inst|inst5  ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst3|assign2_1:inst|inst5  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst3|assign2_1:inst|inst6  ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst3|assign2_1:inst|inst6  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst3|assign2_1:inst|inst4  ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst3|assign2_1:inst|inst4  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst3|assign2_1:inst|inst3  ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst3|assign2_1:inst|inst3  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst3|assign2_1:inst1|inst5 ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst3|assign2_1:inst1|inst5 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst3|assign2_1:inst1|inst6 ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst3|assign2_1:inst1|inst6 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst3|assign2_1:inst1|inst4 ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst3|assign2_1:inst1|inst4 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst3|assign2_1:inst1|inst3 ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst3|assign2_1:inst1|inst3 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst2|assign2_1:inst|inst5  ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst2|assign2_1:inst|inst5  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst2|assign2_1:inst|inst6  ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst2|assign2_1:inst|inst6  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst2|assign2_1:inst|inst4  ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst2|assign2_1:inst|inst4  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst2|assign2_1:inst|inst3  ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst2|assign2_1:inst|inst3  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst2|assign2_1:inst1|inst5 ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst2|assign2_1:inst1|inst5 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst2|assign2_1:inst1|inst6 ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst2|assign2_1:inst1|inst6 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst2|assign2_1:inst1|inst4 ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst2|assign2_1:inst1|inst4 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst2|assign2_1:inst1|inst3 ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst2|assign2_1:inst1|inst3 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst1|assign2_1:inst|inst5  ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst1|assign2_1:inst|inst5  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst1|assign2_1:inst|inst6  ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst1|assign2_1:inst|inst6  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst1|assign2_1:inst|inst4  ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst1|assign2_1:inst|inst4  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst1|assign2_1:inst|inst3  ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst1|assign2_1:inst|inst3  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst1|assign2_1:inst1|inst5 ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst1|assign2_1:inst1|inst5 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst1|assign2_1:inst1|inst6 ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst1|assign2_1:inst1|inst6 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst1|assign2_1:inst1|inst4 ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst1|assign2_1:inst1|inst4 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst1|assign2_1:inst1|inst3 ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst1|assign2_1:inst1|inst3 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst|assign2_1:inst|inst5   ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst|assign2_1:inst|inst5   ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst|assign2_1:inst|inst6   ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst|assign2_1:inst|inst6   ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst|assign2_1:inst|inst4   ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst|assign2_1:inst|inst4   ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst|assign2_1:inst|inst3   ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst|assign2_1:inst|inst3   ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst|assign2_1:inst1|inst5  ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst|assign2_1:inst1|inst5  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst|assign2_1:inst1|inst6  ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst|assign2_1:inst1|inst6  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst|assign2_1:inst1|inst4  ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst|assign2_1:inst1|inst4  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst|assign2_1:inst1|inst3  ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst|assign2_1:inst1|inst3  ; out0             ;
; |system|readin_reg:inst1|MUX41:MUX_Q0|2                                           ; |system|readin_reg:inst1|MUX41:MUX_Q0|2                                           ; out0             ;
; |system|readin_reg:inst1|MUX41:MUX_Q0|3                                           ; |system|readin_reg:inst1|MUX41:MUX_Q0|3                                           ; out0             ;
; |system|readin_reg:inst1|MUX41:MUX_Q0|4                                           ; |system|readin_reg:inst1|MUX41:MUX_Q0|4                                           ; out0             ;
; |system|assign2_3:11|assign2_2:inst2|assign2_1:inst|inst5                         ; |system|assign2_3:11|assign2_2:inst2|assign2_1:inst|inst5                         ; out0             ;
; |system|assign2_3:11|assign2_2:inst2|assign2_1:inst|inst3                         ; |system|assign2_3:11|assign2_2:inst2|assign2_1:inst|inst3                         ; out0             ;
; |system|assign2_3:11|assign2_2:inst2|assign2_1:inst1|inst5                        ; |system|assign2_3:11|assign2_2:inst2|assign2_1:inst1|inst5                        ; out0             ;
; |system|assign2_3:11|assign2_2:inst2|assign2_1:inst1|inst3                        ; |system|assign2_3:11|assign2_2:inst2|assign2_1:inst1|inst3                        ; out0             ;
; |system|assign2_3:11|assign2_2:inst1|assign2_1:inst|inst6                         ; |system|assign2_3:11|assign2_2:inst1|assign2_1:inst|inst6                         ; out0             ;
; |system|assign2_3:11|assign2_2:inst1|assign2_1:inst|inst4                         ; |system|assign2_3:11|assign2_2:inst1|assign2_1:inst|inst4                         ; out0             ;
; |system|assign2_3:11|assign2_2:inst1|assign2_1:inst1|inst6                        ; |system|assign2_3:11|assign2_2:inst1|assign2_1:inst1|inst6                        ; out0             ;
; |system|assign2_3:11|assign2_2:inst1|assign2_1:inst1|inst4                        ; |system|assign2_3:11|assign2_2:inst1|assign2_1:inst1|inst4                        ; out0             ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+------------------+
; Node Name                                                                         ; Output Port Name                                                                  ; Output Port Type ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+------------------+
; |system|field0                                                                    ; |system|field0                                                                    ; out              ;
; |system|field2_0                                                                  ; |system|field2_0                                                                  ; out              ;
; |system|field2_1                                                                  ; |system|field2_1                                                                  ; out              ;
; |system|Output2                                                                   ; |system|Output2                                                                   ; pin_out          ;
; |system|21mux:inst6|6                                                             ; |system|21mux:inst6|6                                                             ; out0             ;
; |system|21mux:inst5|7                                                             ; |system|21mux:inst5|7                                                             ; out0             ;
; |system|21mux:inst4|7                                                             ; |system|21mux:inst4|7                                                             ; out0             ;
; |system|assign2_3:01|assign2_2:inst3|assign2_1:inst|inst6                         ; |system|assign2_3:01|assign2_2:inst3|assign2_1:inst|inst6                         ; out0             ;
; |system|assign2_3:01|assign2_2:inst3|assign2_1:inst|inst3                         ; |system|assign2_3:01|assign2_2:inst3|assign2_1:inst|inst3                         ; out0             ;
; |system|assign2_3:01|assign2_2:inst3|assign2_1:inst1|inst6                        ; |system|assign2_3:01|assign2_2:inst3|assign2_1:inst1|inst6                        ; out0             ;
; |system|assign2_3:01|assign2_2:inst2|assign2_1:inst|inst6                         ; |system|assign2_3:01|assign2_2:inst2|assign2_1:inst|inst6                         ; out0             ;
; |system|assign2_3:01|assign2_2:inst2|assign2_1:inst|inst3                         ; |system|assign2_3:01|assign2_2:inst2|assign2_1:inst|inst3                         ; out0             ;
; |system|assign2_3:01|assign2_2:inst2|assign2_1:inst1|inst6                        ; |system|assign2_3:01|assign2_2:inst2|assign2_1:inst1|inst6                        ; out0             ;
; |system|assign2_3:01|assign2_2:inst1|assign2_1:inst|inst5                         ; |system|assign2_3:01|assign2_2:inst1|assign2_1:inst|inst5                         ; out0             ;
; |system|assign2_3:01|assign2_2:inst1|assign2_1:inst|inst4                         ; |system|assign2_3:01|assign2_2:inst1|assign2_1:inst|inst4                         ; out0             ;
; |system|assign2_3:01|assign2_2:inst1|assign2_1:inst1|inst5                        ; |system|assign2_3:01|assign2_2:inst1|assign2_1:inst1|inst5                        ; out0             ;
; |system|assign2_3:01|assign2_2:inst|assign2_1:inst|inst5                          ; |system|assign2_3:01|assign2_2:inst|assign2_1:inst|inst5                          ; out0             ;
; |system|assign2_3:01|assign2_2:inst|assign2_1:inst|inst4                          ; |system|assign2_3:01|assign2_2:inst|assign2_1:inst|inst4                          ; out0             ;
; |system|assign2_3:01|assign2_2:inst|assign2_1:inst1|inst5                         ; |system|assign2_3:01|assign2_2:inst|assign2_1:inst1|inst5                         ; out0             ;
; |system|assign2_3:10|assign2_2:inst3|assign2_1:inst|inst5                         ; |system|assign2_3:10|assign2_2:inst3|assign2_1:inst|inst5                         ; out0             ;
; |system|assign2_3:10|assign2_2:inst3|assign2_1:inst|inst4                         ; |system|assign2_3:10|assign2_2:inst3|assign2_1:inst|inst4                         ; out0             ;
; |system|assign2_3:10|assign2_2:inst3|assign2_1:inst1|inst5                        ; |system|assign2_3:10|assign2_2:inst3|assign2_1:inst1|inst5                        ; out0             ;
; |system|assign2_3:10|assign2_2:inst2|assign2_1:inst|inst6                         ; |system|assign2_3:10|assign2_2:inst2|assign2_1:inst|inst6                         ; out0             ;
; |system|assign2_3:10|assign2_2:inst2|assign2_1:inst|inst3                         ; |system|assign2_3:10|assign2_2:inst2|assign2_1:inst|inst3                         ; out0             ;
; |system|assign2_3:10|assign2_2:inst2|assign2_1:inst1|inst6                        ; |system|assign2_3:10|assign2_2:inst2|assign2_1:inst1|inst6                        ; out0             ;
; |system|assign2_3:10|assign2_2:inst1|assign2_1:inst|inst5                         ; |system|assign2_3:10|assign2_2:inst1|assign2_1:inst|inst5                         ; out0             ;
; |system|assign2_3:10|assign2_2:inst1|assign2_1:inst|inst4                         ; |system|assign2_3:10|assign2_2:inst1|assign2_1:inst|inst4                         ; out0             ;
; |system|assign2_3:10|assign2_2:inst1|assign2_1:inst1|inst5                        ; |system|assign2_3:10|assign2_2:inst1|assign2_1:inst1|inst5                        ; out0             ;
; |system|assign2_3:10|assign2_2:inst|assign2_1:inst|inst5                          ; |system|assign2_3:10|assign2_2:inst|assign2_1:inst|inst5                          ; out0             ;
; |system|assign2_3:10|assign2_2:inst|assign2_1:inst|inst4                          ; |system|assign2_3:10|assign2_2:inst|assign2_1:inst|inst4                          ; out0             ;
; |system|assign2_3:10|assign2_2:inst|assign2_1:inst1|inst5                         ; |system|assign2_3:10|assign2_2:inst|assign2_1:inst1|inst5                         ; out0             ;
; |system|ALU:inst|or0                                                              ; |system|ALU:inst|or0                                                              ; out0             ;
; |system|ALU:inst|and1                                                             ; |system|ALU:inst|and1                                                             ; out0             ;
; |system|ALU:inst|or1                                                              ; |system|ALU:inst|or1                                                              ; out0             ;
; |system|ALU:inst|MUX41:In3|4                                                      ; |system|ALU:inst|MUX41:In3|4                                                      ; out0             ;
; |system|ALU:inst|MUX41:In3|5                                                      ; |system|ALU:inst|MUX41:In3|5                                                      ; out0             ;
; |system|ALU:inst|MUX41:In2|4                                                      ; |system|ALU:inst|MUX41:In2|4                                                      ; out0             ;
; |system|ALU:inst|MUX41:In2|5                                                      ; |system|ALU:inst|MUX41:In2|5                                                      ; out0             ;
; |system|ALU:inst|MUX41:In1|5                                                      ; |system|ALU:inst|MUX41:In1|5                                                      ; out0             ;
; |system|ALU:inst|74283:inst17|f74283:sub|76                                       ; |system|ALU:inst|74283:inst17|f74283:sub|76                                       ; out0             ;
; |system|ALU:inst|74283:inst17|f74283:sub|105                                      ; |system|ALU:inst|74283:inst17|f74283:sub|105                                      ; out0             ;
; |system|ALU:inst|74283:inst17|f74283:sub|97                                       ; |system|ALU:inst|74283:inst17|f74283:sub|97                                       ; out0             ;
; |system|ALU:inst|74283:inst17|f74283:sub|80                                       ; |system|ALU:inst|74283:inst17|f74283:sub|80                                       ; out0             ;
; |system|ALU:inst|74283:inst17|f74283:sub|81                                       ; |system|ALU:inst|74283:inst17|f74283:sub|81                                       ; out0             ;
; |system|ALU:inst|74283:inst17|f74283:sub|79                                       ; |system|ALU:inst|74283:inst17|f74283:sub|79                                       ; out0             ;
; |system|ALU:inst|21mux:mux3|7                                                     ; |system|ALU:inst|21mux:mux3|7                                                     ; out0             ;
; |system|ALU:inst|21mux:mux2|7                                                     ; |system|ALU:inst|21mux:mux2|7                                                     ; out0             ;
; |system|ALU:inst|21mux:mux1|5                                                     ; |system|ALU:inst|21mux:mux1|5                                                     ; out0             ;
; |system|ALU:inst|21mux:mux0|5                                                     ; |system|ALU:inst|21mux:mux0|5                                                     ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst3|assign2_1:inst|inst5          ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst3|assign2_1:inst|inst5          ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst3|assign2_1:inst1|inst5         ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst3|assign2_1:inst1|inst5         ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst2|assign2_1:inst|inst5          ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst2|assign2_1:inst|inst5          ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst2|assign2_1:inst1|inst5         ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst2|assign2_1:inst1|inst5         ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst1|assign2_1:inst|inst6          ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst1|assign2_1:inst|inst6          ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst1|assign2_1:inst1|inst6         ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst1|assign2_1:inst1|inst6         ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst|assign2_1:inst|inst6           ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst|assign2_1:inst|inst6           ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst|assign2_1:inst1|inst6          ; |system|ALU:inst|assign2_3:ALU-In_2|assign2_2:inst|assign2_1:inst1|inst6          ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst3|assign2_1:inst|inst5          ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst3|assign2_1:inst|inst5          ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst3|assign2_1:inst1|inst5         ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst3|assign2_1:inst1|inst5         ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst2|assign2_1:inst|inst5          ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst2|assign2_1:inst|inst5          ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst2|assign2_1:inst1|inst5         ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst2|assign2_1:inst1|inst5         ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst1|assign2_1:inst|inst6          ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst1|assign2_1:inst|inst6          ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst1|assign2_1:inst1|inst6         ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst1|assign2_1:inst1|inst6         ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst|assign2_1:inst|inst5           ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst|assign2_1:inst|inst5           ; out0             ;
; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst|assign2_1:inst1|inst5          ; |system|ALU:inst|assign2_3:ALU-In_1|assign2_2:inst|assign2_1:inst1|inst5          ; out0             ;
; |system|ALU:inst|MUX41:In0|4                                                      ; |system|ALU:inst|MUX41:In0|4                                                      ; out0             ;
; |system|ALU:inst|MUX41:In0|5                                                      ; |system|ALU:inst|MUX41:In0|5                                                      ; out0             ;
; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst3|assign2_1:inst|inst5           ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst3|assign2_1:inst|inst5           ; out0             ;
; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst3|assign2_1:inst1|inst5          ; |system|ALU:inst|assign2_3:ALU-Out|assign2_2:inst3|assign2_1:inst1|inst5          ; out0             ;
; |system|assign2_3:inst2|assign2_2:inst3|assign2_1:inst|inst5                      ; |system|assign2_3:inst2|assign2_2:inst3|assign2_1:inst|inst5                      ; out0             ;
; |system|assign2_3:inst2|assign2_2:inst3|assign2_1:inst1|inst5                     ; |system|assign2_3:inst2|assign2_2:inst3|assign2_1:inst1|inst5                     ; out0             ;
; |system|21mux:inst3|7                                                             ; |system|21mux:inst3|7                                                             ; out0             ;
; |system|readin_reg:inst1|inst4                                                    ; |system|readin_reg:inst1|inst4                                                    ; out0             ;
; |system|readin_reg:inst1|MUX41:MUX_Q3|4                                           ; |system|readin_reg:inst1|MUX41:MUX_Q3|4                                           ; out0             ;
; |system|readin_reg:inst1|MUX41:MUX_Q2|4                                           ; |system|readin_reg:inst1|MUX41:MUX_Q2|4                                           ; out0             ;
; |system|readin_reg:inst1|MUX41:MUX_Q1|4                                           ; |system|readin_reg:inst1|MUX41:MUX_Q1|4                                           ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst3|assign2_1:inst|inst6  ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst3|assign2_1:inst|inst6  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst3|assign2_1:inst|inst3  ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst3|assign2_1:inst|inst3  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst3|assign2_1:inst1|inst6 ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst3|assign2_1:inst1|inst6 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst2|assign2_1:inst|inst6  ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst2|assign2_1:inst|inst6  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst2|assign2_1:inst|inst3  ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst2|assign2_1:inst|inst3  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst2|assign2_1:inst1|inst6 ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst2|assign2_1:inst1|inst6 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst1|assign2_1:inst|inst5  ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst1|assign2_1:inst|inst5  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst1|assign2_1:inst|inst4  ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst1|assign2_1:inst|inst4  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst1|assign2_1:inst1|inst5 ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst1|assign2_1:inst1|inst5 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst|assign2_1:inst|inst5   ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst|assign2_1:inst|inst5   ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst|assign2_1:inst|inst4   ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst|assign2_1:inst|inst4   ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst|assign2_1:inst1|inst5  ; |system|readin_reg:inst1|assign2_3:P_Reg_01|assign2_2:inst|assign2_1:inst1|inst5  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst3|assign2_1:inst|inst5  ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst3|assign2_1:inst|inst5  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst3|assign2_1:inst|inst4  ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst3|assign2_1:inst|inst4  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst3|assign2_1:inst1|inst5 ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst3|assign2_1:inst1|inst5 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst2|assign2_1:inst|inst6  ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst2|assign2_1:inst|inst6  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst2|assign2_1:inst|inst3  ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst2|assign2_1:inst|inst3  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst2|assign2_1:inst1|inst6 ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst2|assign2_1:inst1|inst6 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst1|assign2_1:inst|inst5  ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst1|assign2_1:inst|inst5  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst1|assign2_1:inst|inst4  ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst1|assign2_1:inst|inst4  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst1|assign2_1:inst1|inst5 ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst1|assign2_1:inst1|inst5 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst|assign2_1:inst|inst5   ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst|assign2_1:inst|inst5   ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst|assign2_1:inst|inst4   ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst|assign2_1:inst|inst4   ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst|assign2_1:inst1|inst5  ; |system|readin_reg:inst1|assign2_3:P_Reg_00|assign2_2:inst|assign2_1:inst1|inst5  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst3|assign2_1:inst|inst5  ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst3|assign2_1:inst|inst5  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst3|assign2_1:inst|inst4  ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst3|assign2_1:inst|inst4  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst3|assign2_1:inst1|inst5 ; |system|readin_reg:inst1|assign2_3:P_Reg_11|assign2_2:inst3|assign2_1:inst1|inst5 ; out0             ;
; |system|readin_reg:inst1|dec24:inst8|inst                                         ; |system|readin_reg:inst1|dec24:inst8|inst                                         ; out0             ;
; |system|readin_reg:inst1|dec24:inst8|inst1                                        ; |system|readin_reg:inst1|dec24:inst8|inst1                                        ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst3|assign2_1:inst|inst5  ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst3|assign2_1:inst|inst5  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst3|assign2_1:inst|inst6  ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst3|assign2_1:inst|inst6  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst3|assign2_1:inst|inst4  ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst3|assign2_1:inst|inst4  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst3|assign2_1:inst|inst3  ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst3|assign2_1:inst|inst3  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst3|assign2_1:inst1|inst5 ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst3|assign2_1:inst1|inst5 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst3|assign2_1:inst1|inst6 ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst3|assign2_1:inst1|inst6 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst3|assign2_1:inst1|inst4 ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst3|assign2_1:inst1|inst4 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst3|assign2_1:inst1|inst3 ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst3|assign2_1:inst1|inst3 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst2|assign2_1:inst|inst5  ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst2|assign2_1:inst|inst5  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst2|assign2_1:inst|inst6  ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst2|assign2_1:inst|inst6  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst2|assign2_1:inst|inst4  ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst2|assign2_1:inst|inst4  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst2|assign2_1:inst|inst3  ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst2|assign2_1:inst|inst3  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst2|assign2_1:inst1|inst5 ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst2|assign2_1:inst1|inst5 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst2|assign2_1:inst1|inst6 ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst2|assign2_1:inst1|inst6 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst2|assign2_1:inst1|inst4 ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst2|assign2_1:inst1|inst4 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst2|assign2_1:inst1|inst3 ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst2|assign2_1:inst1|inst3 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst1|assign2_1:inst|inst5  ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst1|assign2_1:inst|inst5  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst1|assign2_1:inst|inst6  ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst1|assign2_1:inst|inst6  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst1|assign2_1:inst|inst4  ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst1|assign2_1:inst|inst4  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst1|assign2_1:inst|inst3  ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst1|assign2_1:inst|inst3  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst1|assign2_1:inst1|inst5 ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst1|assign2_1:inst1|inst5 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst1|assign2_1:inst1|inst6 ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst1|assign2_1:inst1|inst6 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst1|assign2_1:inst1|inst4 ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst1|assign2_1:inst1|inst4 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst1|assign2_1:inst1|inst3 ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst1|assign2_1:inst1|inst3 ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst|assign2_1:inst|inst5   ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst|assign2_1:inst|inst5   ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst|assign2_1:inst|inst6   ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst|assign2_1:inst|inst6   ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst|assign2_1:inst|inst4   ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst|assign2_1:inst|inst4   ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst|assign2_1:inst|inst3   ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst|assign2_1:inst|inst3   ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst|assign2_1:inst1|inst5  ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst|assign2_1:inst1|inst5  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst|assign2_1:inst1|inst6  ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst|assign2_1:inst1|inst6  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst|assign2_1:inst1|inst4  ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst|assign2_1:inst1|inst4  ; out0             ;
; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst|assign2_1:inst1|inst3  ; |system|readin_reg:inst1|assign2_3:P_Reg_10|assign2_2:inst|assign2_1:inst1|inst3  ; out0             ;
; |system|readin_reg:inst1|MUX41:MUX_Q0|4                                           ; |system|readin_reg:inst1|MUX41:MUX_Q0|4                                           ; out0             ;
; |system|assign2_3:11|assign2_2:inst2|assign2_1:inst|inst6                         ; |system|assign2_3:11|assign2_2:inst2|assign2_1:inst|inst6                         ; out0             ;
; |system|assign2_3:11|assign2_2:inst2|assign2_1:inst|inst3                         ; |system|assign2_3:11|assign2_2:inst2|assign2_1:inst|inst3                         ; out0             ;
; |system|assign2_3:11|assign2_2:inst2|assign2_1:inst1|inst6                        ; |system|assign2_3:11|assign2_2:inst2|assign2_1:inst1|inst6                        ; out0             ;
; |system|assign2_3:11|assign2_2:inst1|assign2_1:inst|inst5                         ; |system|assign2_3:11|assign2_2:inst1|assign2_1:inst|inst5                         ; out0             ;
; |system|assign2_3:11|assign2_2:inst1|assign2_1:inst|inst4                         ; |system|assign2_3:11|assign2_2:inst1|assign2_1:inst|inst4                         ; out0             ;
; |system|assign2_3:11|assign2_2:inst1|assign2_1:inst1|inst5                        ; |system|assign2_3:11|assign2_2:inst1|assign2_1:inst1|inst5                        ; out0             ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 7.1 Build 156 04/30/2007 SJ Web Edition
    Info: Processing started: Tue May 05 14:31:42 2009
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off system -c system
Info: Using vector source file "E:/School/CMPS 316 (Comp Org)/quartus/system/system.vwf"
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is      40.55 %
Info: Number of transitions in simulation is 3535
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
    Info: Allocated 90 megabytes of memory during processing
    Info: Processing ended: Tue May 05 14:31:43 2009
    Info: Elapsed time: 00:00:01


