TimeQuest Timing Analyzer report for MiniS08
Fri Dec 06 15:03:56 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'S08clk'
 12. Slow Model Setup: 'clk50'
 13. Slow Model Setup: 'sci:S08sci|baudgen[0]'
 14. Slow Model Setup: 'sci:S08sci|baudgen[2]'
 15. Slow Model Setup: 'sci:S08sci|baudgenA[5]'
 16. Slow Model Hold: 'clk50'
 17. Slow Model Hold: 'sci:S08sci|baudgenA[5]'
 18. Slow Model Hold: 'S08clk'
 19. Slow Model Hold: 'sci:S08sci|baudgen[0]'
 20. Slow Model Hold: 'sci:S08sci|baudgen[2]'
 21. Slow Model Minimum Pulse Width: 'clk50'
 22. Slow Model Minimum Pulse Width: 'S08clk'
 23. Slow Model Minimum Pulse Width: 'sci:S08sci|baudgen[0]'
 24. Slow Model Minimum Pulse Width: 'sci:S08sci|baudgen[2]'
 25. Slow Model Minimum Pulse Width: 'sci:S08sci|baudgenA[5]'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Propagation Delay
 31. Minimum Propagation Delay
 32. Fast Model Setup Summary
 33. Fast Model Hold Summary
 34. Fast Model Recovery Summary
 35. Fast Model Removal Summary
 36. Fast Model Minimum Pulse Width Summary
 37. Fast Model Setup: 'S08clk'
 38. Fast Model Setup: 'clk50'
 39. Fast Model Setup: 'sci:S08sci|baudgen[0]'
 40. Fast Model Setup: 'sci:S08sci|baudgen[2]'
 41. Fast Model Setup: 'sci:S08sci|baudgenA[5]'
 42. Fast Model Hold: 'clk50'
 43. Fast Model Hold: 'sci:S08sci|baudgenA[5]'
 44. Fast Model Hold: 'S08clk'
 45. Fast Model Hold: 'sci:S08sci|baudgen[0]'
 46. Fast Model Hold: 'sci:S08sci|baudgen[2]'
 47. Fast Model Minimum Pulse Width: 'clk50'
 48. Fast Model Minimum Pulse Width: 'S08clk'
 49. Fast Model Minimum Pulse Width: 'sci:S08sci|baudgen[0]'
 50. Fast Model Minimum Pulse Width: 'sci:S08sci|baudgen[2]'
 51. Fast Model Minimum Pulse Width: 'sci:S08sci|baudgenA[5]'
 52. Setup Times
 53. Hold Times
 54. Clock to Output Times
 55. Minimum Clock to Output Times
 56. Propagation Delay
 57. Minimum Propagation Delay
 58. Multicorner Timing Analysis Summary
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Progagation Delay
 64. Minimum Progagation Delay
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MiniS08                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-12        ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                         ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; Clock Name             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; clk50                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk50 }                  ;
; S08clk                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { S08clk }                 ;
; sci:S08sci|baudgen[0]  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sci:S08sci|baudgen[0] }  ;
; sci:S08sci|baudgen[2]  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sci:S08sci|baudgen[2] }  ;
; sci:S08sci|baudgenA[5] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sci:S08sci|baudgenA[5] } ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                        ;
+-------------+-----------------+------------------------+-------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name             ; Note                                                  ;
+-------------+-----------------+------------------------+-------------------------------------------------------+
; 56.46 MHz   ; 56.46 MHz       ; S08clk                 ;                                                       ;
; 91.08 MHz   ; 91.08 MHz       ; clk50                  ;                                                       ;
; 356.13 MHz  ; 356.13 MHz      ; sci:S08sci|baudgen[0]  ;                                                       ;
; 558.35 MHz  ; 500.0 MHz       ; sci:S08sci|baudgen[2]  ; limit due to high minimum pulse width violation (tch) ;
; 1335.11 MHz ; 500.0 MHz       ; sci:S08sci|baudgenA[5] ; limit due to high minimum pulse width violation (tch) ;
+-------------+-----------------+------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------+
; Slow Model Setup Summary                         ;
+------------------------+---------+---------------+
; Clock                  ; Slack   ; End Point TNS ;
+------------------------+---------+---------------+
; S08clk                 ; -16.713 ; -805.054      ;
; clk50                  ; -15.690 ; -5324.817     ;
; sci:S08sci|baudgen[0]  ; -1.808  ; -17.528       ;
; sci:S08sci|baudgen[2]  ; -1.153  ; -8.262        ;
; sci:S08sci|baudgenA[5] ; 0.251   ; 0.000         ;
+------------------------+---------+---------------+


+-------------------------------------------------+
; Slow Model Hold Summary                         ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk50                  ; -2.549 ; -8.934        ;
; sci:S08sci|baudgenA[5] ; -2.200 ; -6.150        ;
; S08clk                 ; 0.391  ; 0.000         ;
; sci:S08sci|baudgen[0]  ; 0.391  ; 0.000         ;
; sci:S08sci|baudgen[2]  ; 0.391  ; 0.000         ;
+------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------+
; Slow Model Minimum Pulse Width Summary          ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk50                  ; -2.000 ; -667.604      ;
; S08clk                 ; -0.500 ; -63.000       ;
; sci:S08sci|baudgen[0]  ; -0.500 ; -14.000       ;
; sci:S08sci|baudgen[2]  ; -0.500 ; -13.000       ;
; sci:S08sci|baudgenA[5] ; -0.500 ; -3.000        ;
+------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'S08clk'                                                                            ;
+---------+-------------+---------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node   ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------+---------+--------------+-------------+--------------+------------+------------+
; -16.713 ; IR[7]       ; V       ; S08clk       ; S08clk      ; 1.000        ; -0.010     ; 17.739     ;
; -16.552 ; IR[6]       ; V       ; S08clk       ; S08clk      ; 1.000        ; -0.010     ; 17.578     ;
; -16.362 ; IR[0]       ; V       ; S08clk       ; S08clk      ; 1.000        ; -0.011     ; 17.387     ;
; -16.322 ; IR[5]       ; V       ; S08clk       ; S08clk      ; 1.000        ; -0.010     ; 17.348     ;
; -16.316 ; IR[7]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; -0.010     ; 17.342     ;
; -16.237 ; IR[1]       ; V       ; S08clk       ; S08clk      ; 1.000        ; -0.011     ; 17.262     ;
; -16.187 ; IR[4]       ; V       ; S08clk       ; S08clk      ; 1.000        ; -0.010     ; 17.213     ;
; -16.155 ; IR[6]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; -0.010     ; 17.181     ;
; -16.150 ; IR[7]       ; PC[10]  ; S08clk       ; S08clk      ; 1.000        ; -0.023     ; 17.163     ;
; -16.128 ; IR[3]       ; V       ; S08clk       ; S08clk      ; 1.000        ; -0.011     ; 17.153     ;
; -16.125 ; IR[2]       ; V       ; S08clk       ; S08clk      ; 1.000        ; -0.010     ; 17.151     ;
; -16.105 ; IR[7]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.023     ; 17.118     ;
; -16.010 ; IR[7]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.010     ; 17.036     ;
; -15.989 ; IR[6]       ; PC[10]  ; S08clk       ; S08clk      ; 1.000        ; -0.023     ; 17.002     ;
; -15.965 ; IR[0]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; -0.011     ; 16.990     ;
; -15.944 ; IR[6]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.023     ; 16.957     ;
; -15.925 ; IR[5]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; -0.010     ; 16.951     ;
; -15.849 ; IR[6]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.010     ; 16.875     ;
; -15.840 ; IR[1]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; -0.011     ; 16.865     ;
; -15.799 ; IR[0]       ; PC[10]  ; S08clk       ; S08clk      ; 1.000        ; -0.024     ; 16.811     ;
; -15.798 ; IR[7]       ; PC[6]   ; S08clk       ; S08clk      ; 1.000        ; -0.027     ; 16.807     ;
; -15.790 ; IR[4]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; -0.010     ; 16.816     ;
; -15.759 ; IR[5]       ; PC[10]  ; S08clk       ; S08clk      ; 1.000        ; -0.023     ; 16.772     ;
; -15.754 ; IR[0]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.024     ; 16.766     ;
; -15.741 ; IR[7]       ; PC[5]   ; S08clk       ; S08clk      ; 1.000        ; -0.027     ; 16.750     ;
; -15.731 ; IR[3]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; -0.011     ; 16.756     ;
; -15.728 ; IR[2]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; -0.010     ; 16.754     ;
; -15.714 ; IR[5]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.023     ; 16.727     ;
; -15.674 ; IR[1]       ; PC[10]  ; S08clk       ; S08clk      ; 1.000        ; -0.024     ; 16.686     ;
; -15.659 ; IR[0]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.011     ; 16.684     ;
; -15.637 ; IR[6]       ; PC[6]   ; S08clk       ; S08clk      ; 1.000        ; -0.027     ; 16.646     ;
; -15.629 ; IR[1]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.024     ; 16.641     ;
; -15.624 ; IR[4]       ; PC[10]  ; S08clk       ; S08clk      ; 1.000        ; -0.023     ; 16.637     ;
; -15.619 ; IR[5]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.010     ; 16.645     ;
; -15.599 ; IR[7]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.017      ; 16.652     ;
; -15.580 ; IR[6]       ; PC[5]   ; S08clk       ; S08clk      ; 1.000        ; -0.027     ; 16.589     ;
; -15.579 ; IR[4]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.023     ; 16.592     ;
; -15.565 ; IR[3]       ; PC[10]  ; S08clk       ; S08clk      ; 1.000        ; -0.024     ; 16.577     ;
; -15.562 ; IR[2]       ; PC[10]  ; S08clk       ; S08clk      ; 1.000        ; -0.023     ; 16.575     ;
; -15.559 ; IR[7]       ; PC[7]   ; S08clk       ; S08clk      ; 1.000        ; 0.013      ; 16.608     ;
; -15.535 ; IR[7]       ; PC[4]   ; S08clk       ; S08clk      ; 1.000        ; -0.023     ; 16.548     ;
; -15.534 ; IR[1]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.011     ; 16.559     ;
; -15.520 ; IR[3]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.024     ; 16.532     ;
; -15.517 ; IR[2]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.023     ; 16.530     ;
; -15.484 ; IR[4]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.010     ; 16.510     ;
; -15.447 ; IR[0]       ; PC[6]   ; S08clk       ; S08clk      ; 1.000        ; -0.028     ; 16.455     ;
; -15.438 ; IR[6]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.017      ; 16.491     ;
; -15.429 ; IR[7]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; 0.013      ; 16.478     ;
; -15.425 ; IR[3]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.011     ; 16.450     ;
; -15.422 ; IR[2]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.010     ; 16.448     ;
; -15.409 ; IR[7]       ; HX[10]  ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 16.451     ;
; -15.407 ; IR[5]       ; PC[6]   ; S08clk       ; S08clk      ; 1.000        ; -0.027     ; 16.416     ;
; -15.398 ; IR[6]       ; PC[7]   ; S08clk       ; S08clk      ; 1.000        ; 0.013      ; 16.447     ;
; -15.390 ; IR[0]       ; PC[5]   ; S08clk       ; S08clk      ; 1.000        ; -0.028     ; 16.398     ;
; -15.383 ; IR[7]       ; PC[1]   ; S08clk       ; S08clk      ; 1.000        ; -0.027     ; 16.392     ;
; -15.374 ; IR[6]       ; PC[4]   ; S08clk       ; S08clk      ; 1.000        ; -0.023     ; 16.387     ;
; -15.372 ; CPUstate[2] ; V       ; S08clk       ; S08clk      ; 1.000        ; -0.010     ; 16.398     ;
; -15.350 ; IR[5]       ; PC[5]   ; S08clk       ; S08clk      ; 1.000        ; -0.027     ; 16.359     ;
; -15.336 ; IR[7]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; -0.015     ; 16.357     ;
; -15.322 ; IR[1]       ; PC[6]   ; S08clk       ; S08clk      ; 1.000        ; -0.028     ; 16.330     ;
; -15.272 ; IR[4]       ; PC[6]   ; S08clk       ; S08clk      ; 1.000        ; -0.027     ; 16.281     ;
; -15.268 ; IR[6]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; 0.013      ; 16.317     ;
; -15.265 ; IR[1]       ; PC[5]   ; S08clk       ; S08clk      ; 1.000        ; -0.028     ; 16.273     ;
; -15.248 ; IR[0]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.016      ; 16.300     ;
; -15.248 ; IR[6]       ; HX[10]  ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 16.290     ;
; -15.222 ; IR[6]       ; PC[1]   ; S08clk       ; S08clk      ; 1.000        ; -0.027     ; 16.231     ;
; -15.215 ; IR[4]       ; PC[5]   ; S08clk       ; S08clk      ; 1.000        ; -0.027     ; 16.224     ;
; -15.213 ; IR[3]       ; PC[6]   ; S08clk       ; S08clk      ; 1.000        ; -0.028     ; 16.221     ;
; -15.210 ; IR[2]       ; PC[6]   ; S08clk       ; S08clk      ; 1.000        ; -0.027     ; 16.219     ;
; -15.208 ; CPUstate[0] ; V       ; S08clk       ; S08clk      ; 1.000        ; -0.010     ; 16.234     ;
; -15.208 ; IR[0]       ; PC[7]   ; S08clk       ; S08clk      ; 1.000        ; 0.012      ; 16.256     ;
; -15.208 ; IR[5]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.017      ; 16.261     ;
; -15.184 ; IR[0]       ; PC[4]   ; S08clk       ; S08clk      ; 1.000        ; -0.024     ; 16.196     ;
; -15.175 ; IR[6]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; -0.015     ; 16.196     ;
; -15.168 ; IR[5]       ; PC[7]   ; S08clk       ; S08clk      ; 1.000        ; 0.013      ; 16.217     ;
; -15.162 ; CPUstate[1] ; V       ; S08clk       ; S08clk      ; 1.000        ; -0.010     ; 16.188     ;
; -15.156 ; IR[3]       ; PC[5]   ; S08clk       ; S08clk      ; 1.000        ; -0.028     ; 16.164     ;
; -15.153 ; IR[2]       ; PC[5]   ; S08clk       ; S08clk      ; 1.000        ; -0.027     ; 16.162     ;
; -15.148 ; IR[7]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; -0.019     ; 16.165     ;
; -15.144 ; IR[5]       ; PC[4]   ; S08clk       ; S08clk      ; 1.000        ; -0.023     ; 16.157     ;
; -15.138 ; IR[7]       ; PC[3]   ; S08clk       ; S08clk      ; 1.000        ; 0.013      ; 16.187     ;
; -15.123 ; IR[1]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.016      ; 16.175     ;
; -15.083 ; IR[1]       ; PC[7]   ; S08clk       ; S08clk      ; 1.000        ; 0.012      ; 16.131     ;
; -15.078 ; IR[0]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; 0.012      ; 16.126     ;
; -15.074 ; IR[7]       ; HX[9]   ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 16.116     ;
; -15.073 ; IR[4]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.017      ; 16.126     ;
; -15.068 ; IR[7]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.010      ; 16.114     ;
; -15.059 ; IR[1]       ; PC[4]   ; S08clk       ; S08clk      ; 1.000        ; -0.024     ; 16.071     ;
; -15.058 ; IR[0]       ; HX[10]  ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 16.099     ;
; -15.044 ; IR[7]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.017      ; 16.097     ;
; -15.038 ; IR[5]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; 0.013      ; 16.087     ;
; -15.033 ; IR[4]       ; PC[7]   ; S08clk       ; S08clk      ; 1.000        ; 0.013      ; 16.082     ;
; -15.032 ; IR[0]       ; PC[1]   ; S08clk       ; S08clk      ; 1.000        ; -0.028     ; 16.040     ;
; -15.018 ; IR[5]       ; HX[10]  ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 16.060     ;
; -15.014 ; IR[3]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.016      ; 16.066     ;
; -15.011 ; IR[7]       ; HX[8]   ; S08clk       ; S08clk      ; 1.000        ; 0.006      ; 16.053     ;
; -15.011 ; IR[2]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.017      ; 16.064     ;
; -15.009 ; IR[4]       ; PC[4]   ; S08clk       ; S08clk      ; 1.000        ; -0.023     ; 16.022     ;
; -14.992 ; IR[5]       ; PC[1]   ; S08clk       ; S08clk      ; 1.000        ; -0.027     ; 16.001     ;
; -14.987 ; IR[6]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; -0.019     ; 16.004     ;
+---------+-------------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk50'                                                                                                          ;
+---------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -15.690 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[17] ; S08clk       ; clk50       ; 1.000        ; 0.554      ; 17.280     ;
; -15.688 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[18] ; S08clk       ; clk50       ; 1.000        ; 0.554      ; 17.278     ;
; -15.661 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[0]  ; S08clk       ; clk50       ; 1.000        ; 0.539      ; 17.236     ;
; -15.529 ; IR[6]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[17] ; S08clk       ; clk50       ; 1.000        ; 0.554      ; 17.119     ;
; -15.527 ; IR[6]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[18] ; S08clk       ; clk50       ; 1.000        ; 0.554      ; 17.117     ;
; -15.500 ; IR[6]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[0]  ; S08clk       ; clk50       ; 1.000        ; 0.539      ; 17.075     ;
; -15.470 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[19] ; S08clk       ; clk50       ; 1.000        ; 0.525      ; 17.031     ;
; -15.465 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[7]  ; S08clk       ; clk50       ; 1.000        ; 0.563      ; 17.064     ;
; -15.465 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[6]  ; S08clk       ; clk50       ; 1.000        ; 0.563      ; 17.064     ;
; -15.433 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[16] ; S08clk       ; clk50       ; 1.000        ; 0.558      ; 17.027     ;
; -15.431 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[15] ; S08clk       ; clk50       ; 1.000        ; 0.558      ; 17.025     ;
; -15.430 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[14] ; S08clk       ; clk50       ; 1.000        ; 0.558      ; 17.024     ;
; -15.429 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[4]  ; S08clk       ; clk50       ; 1.000        ; 0.563      ; 17.028     ;
; -15.425 ; IR[7]     ; FPU:S08fpu|FPdivide:FPdivUnit|B[10]    ; S08clk       ; clk50       ; 1.000        ; 0.562      ; 17.023     ;
; -15.420 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[20] ; S08clk       ; clk50       ; 1.000        ; 0.561      ; 17.017     ;
; -15.418 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[22] ; S08clk       ; clk50       ; 1.000        ; 0.561      ; 17.015     ;
; -15.418 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[21] ; S08clk       ; clk50       ; 1.000        ; 0.561      ; 17.015     ;
; -15.404 ; IR[7]     ; FPU:S08fpu|FPdivide:FPdivUnit|B[11]    ; S08clk       ; clk50       ; 1.000        ; 0.564      ; 17.004     ;
; -15.404 ; IR[7]     ; FPU:S08fpu|FPdivide:FPdivUnit|B[14]    ; S08clk       ; clk50       ; 1.000        ; 0.564      ; 17.004     ;
; -15.404 ; IR[7]     ; FPU:S08fpu|FPdivide:FPdivUnit|B[15]    ; S08clk       ; clk50       ; 1.000        ; 0.564      ; 17.004     ;
; -15.404 ; IR[7]     ; FPU:S08fpu|FPdivide:FPdivUnit|B[16]    ; S08clk       ; clk50       ; 1.000        ; 0.564      ; 17.004     ;
; -15.404 ; IR[7]     ; FPU:S08fpu|FPdivide:FPdivUnit|B[17]    ; S08clk       ; clk50       ; 1.000        ; 0.564      ; 17.004     ;
; -15.404 ; IR[7]     ; FPU:S08fpu|FPdivide:FPdivUnit|B[18]    ; S08clk       ; clk50       ; 1.000        ; 0.564      ; 17.004     ;
; -15.404 ; IR[7]     ; FPU:S08fpu|FPdivide:FPdivUnit|B[19]    ; S08clk       ; clk50       ; 1.000        ; 0.564      ; 17.004     ;
; -15.390 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[23] ; S08clk       ; clk50       ; 1.000        ; 0.538      ; 16.964     ;
; -15.390 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[10] ; S08clk       ; clk50       ; 1.000        ; 0.538      ; 16.964     ;
; -15.390 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[9]  ; S08clk       ; clk50       ; 1.000        ; 0.538      ; 16.964     ;
; -15.390 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[8]  ; S08clk       ; clk50       ; 1.000        ; 0.538      ; 16.964     ;
; -15.390 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[7]  ; S08clk       ; clk50       ; 1.000        ; 0.538      ; 16.964     ;
; -15.390 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[6]  ; S08clk       ; clk50       ; 1.000        ; 0.538      ; 16.964     ;
; -15.390 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[5]  ; S08clk       ; clk50       ; 1.000        ; 0.538      ; 16.964     ;
; -15.390 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[2]  ; S08clk       ; clk50       ; 1.000        ; 0.538      ; 16.964     ;
; -15.390 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[1]  ; S08clk       ; clk50       ; 1.000        ; 0.538      ; 16.964     ;
; -15.359 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[13] ; S08clk       ; clk50       ; 1.000        ; 0.534      ; 16.929     ;
; -15.353 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[9]  ; S08clk       ; clk50       ; 1.000        ; 0.529      ; 16.918     ;
; -15.353 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[8]  ; S08clk       ; clk50       ; 1.000        ; 0.563      ; 16.952     ;
; -15.351 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[5]  ; S08clk       ; clk50       ; 1.000        ; 0.529      ; 16.916     ;
; -15.339 ; IR[0]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[17] ; S08clk       ; clk50       ; 1.000        ; 0.553      ; 16.928     ;
; -15.337 ; IR[0]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[18] ; S08clk       ; clk50       ; 1.000        ; 0.553      ; 16.926     ;
; -15.320 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|E[0]  ; S08clk       ; clk50       ; 1.000        ; 0.536      ; 16.892     ;
; -15.320 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|E[1]  ; S08clk       ; clk50       ; 1.000        ; 0.536      ; 16.892     ;
; -15.320 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|E[2]  ; S08clk       ; clk50       ; 1.000        ; 0.536      ; 16.892     ;
; -15.320 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|E[3]  ; S08clk       ; clk50       ; 1.000        ; 0.536      ; 16.892     ;
; -15.320 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|E[4]  ; S08clk       ; clk50       ; 1.000        ; 0.536      ; 16.892     ;
; -15.320 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|E[5]  ; S08clk       ; clk50       ; 1.000        ; 0.536      ; 16.892     ;
; -15.320 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|E[6]  ; S08clk       ; clk50       ; 1.000        ; 0.536      ; 16.892     ;
; -15.320 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|E[7]  ; S08clk       ; clk50       ; 1.000        ; 0.536      ; 16.892     ;
; -15.310 ; IR[0]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[0]  ; S08clk       ; clk50       ; 1.000        ; 0.538      ; 16.884     ;
; -15.309 ; IR[6]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[19] ; S08clk       ; clk50       ; 1.000        ; 0.525      ; 16.870     ;
; -15.304 ; IR[6]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[7]  ; S08clk       ; clk50       ; 1.000        ; 0.563      ; 16.903     ;
; -15.304 ; IR[6]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[6]  ; S08clk       ; clk50       ; 1.000        ; 0.563      ; 16.903     ;
; -15.299 ; IR[5]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[17] ; S08clk       ; clk50       ; 1.000        ; 0.554      ; 16.889     ;
; -15.297 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|A[23] ; S08clk       ; clk50       ; 1.000        ; 0.536      ; 16.869     ;
; -15.297 ; IR[5]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[18] ; S08clk       ; clk50       ; 1.000        ; 0.554      ; 16.887     ;
; -15.272 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|eA[0] ; S08clk       ; clk50       ; 1.000        ; 0.532      ; 16.840     ;
; -15.272 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|eA[2] ; S08clk       ; clk50       ; 1.000        ; 0.532      ; 16.840     ;
; -15.272 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|eA[3] ; S08clk       ; clk50       ; 1.000        ; 0.532      ; 16.840     ;
; -15.272 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|eA[4] ; S08clk       ; clk50       ; 1.000        ; 0.532      ; 16.840     ;
; -15.272 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|eA[5] ; S08clk       ; clk50       ; 1.000        ; 0.532      ; 16.840     ;
; -15.272 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|eA[7] ; S08clk       ; clk50       ; 1.000        ; 0.532      ; 16.840     ;
; -15.272 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|eA[1] ; S08clk       ; clk50       ; 1.000        ; 0.532      ; 16.840     ;
; -15.272 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|eA[6] ; S08clk       ; clk50       ; 1.000        ; 0.532      ; 16.840     ;
; -15.272 ; IR[6]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[16] ; S08clk       ; clk50       ; 1.000        ; 0.558      ; 16.866     ;
; -15.270 ; IR[5]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[0]  ; S08clk       ; clk50       ; 1.000        ; 0.539      ; 16.845     ;
; -15.270 ; IR[6]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[15] ; S08clk       ; clk50       ; 1.000        ; 0.558      ; 16.864     ;
; -15.269 ; IR[6]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[14] ; S08clk       ; clk50       ; 1.000        ; 0.558      ; 16.863     ;
; -15.268 ; IR[6]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[4]  ; S08clk       ; clk50       ; 1.000        ; 0.563      ; 16.867     ;
; -15.264 ; IR[6]     ; FPU:S08fpu|FPdivide:FPdivUnit|B[10]    ; S08clk       ; clk50       ; 1.000        ; 0.562      ; 16.862     ;
; -15.259 ; IR[6]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[20] ; S08clk       ; clk50       ; 1.000        ; 0.561      ; 16.856     ;
; -15.257 ; IR[6]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[22] ; S08clk       ; clk50       ; 1.000        ; 0.561      ; 16.854     ;
; -15.257 ; IR[6]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[21] ; S08clk       ; clk50       ; 1.000        ; 0.561      ; 16.854     ;
; -15.243 ; IR[6]     ; FPU:S08fpu|FPdivide:FPdivUnit|B[11]    ; S08clk       ; clk50       ; 1.000        ; 0.564      ; 16.843     ;
; -15.243 ; IR[6]     ; FPU:S08fpu|FPdivide:FPdivUnit|B[14]    ; S08clk       ; clk50       ; 1.000        ; 0.564      ; 16.843     ;
; -15.243 ; IR[6]     ; FPU:S08fpu|FPdivide:FPdivUnit|B[15]    ; S08clk       ; clk50       ; 1.000        ; 0.564      ; 16.843     ;
; -15.243 ; IR[6]     ; FPU:S08fpu|FPdivide:FPdivUnit|B[16]    ; S08clk       ; clk50       ; 1.000        ; 0.564      ; 16.843     ;
; -15.243 ; IR[6]     ; FPU:S08fpu|FPdivide:FPdivUnit|B[17]    ; S08clk       ; clk50       ; 1.000        ; 0.564      ; 16.843     ;
; -15.243 ; IR[6]     ; FPU:S08fpu|FPdivide:FPdivUnit|B[18]    ; S08clk       ; clk50       ; 1.000        ; 0.564      ; 16.843     ;
; -15.243 ; IR[6]     ; FPU:S08fpu|FPdivide:FPdivUnit|B[19]    ; S08clk       ; clk50       ; 1.000        ; 0.564      ; 16.843     ;
; -15.239 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[23] ; S08clk       ; clk50       ; 1.000        ; 0.561      ; 16.836     ;
; -15.239 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[22] ; S08clk       ; clk50       ; 1.000        ; 0.561      ; 16.836     ;
; -15.239 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[21] ; S08clk       ; clk50       ; 1.000        ; 0.561      ; 16.836     ;
; -15.239 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[20] ; S08clk       ; clk50       ; 1.000        ; 0.561      ; 16.836     ;
; -15.239 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[19] ; S08clk       ; clk50       ; 1.000        ; 0.561      ; 16.836     ;
; -15.229 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[22] ; S08clk       ; clk50       ; 1.000        ; 0.536      ; 16.801     ;
; -15.229 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[21] ; S08clk       ; clk50       ; 1.000        ; 0.536      ; 16.801     ;
; -15.229 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[20] ; S08clk       ; clk50       ; 1.000        ; 0.536      ; 16.801     ;
; -15.229 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[19] ; S08clk       ; clk50       ; 1.000        ; 0.536      ; 16.801     ;
; -15.229 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[18] ; S08clk       ; clk50       ; 1.000        ; 0.536      ; 16.801     ;
; -15.229 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[17] ; S08clk       ; clk50       ; 1.000        ; 0.536      ; 16.801     ;
; -15.229 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[16] ; S08clk       ; clk50       ; 1.000        ; 0.536      ; 16.801     ;
; -15.229 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[15] ; S08clk       ; clk50       ; 1.000        ; 0.536      ; 16.801     ;
; -15.229 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[14] ; S08clk       ; clk50       ; 1.000        ; 0.536      ; 16.801     ;
; -15.229 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[13] ; S08clk       ; clk50       ; 1.000        ; 0.536      ; 16.801     ;
; -15.229 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[12] ; S08clk       ; clk50       ; 1.000        ; 0.536      ; 16.801     ;
; -15.229 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[11] ; S08clk       ; clk50       ; 1.000        ; 0.536      ; 16.801     ;
; -15.229 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[4]  ; S08clk       ; clk50       ; 1.000        ; 0.536      ; 16.801     ;
; -15.229 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[3]  ; S08clk       ; clk50       ; 1.000        ; 0.536      ; 16.801     ;
; -15.229 ; IR[6]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[23] ; S08clk       ; clk50       ; 1.000        ; 0.538      ; 16.803     ;
; -15.229 ; IR[6]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[10] ; S08clk       ; clk50       ; 1.000        ; 0.538      ; 16.803     ;
; -15.229 ; IR[6]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[9]  ; S08clk       ; clk50       ; 1.000        ; 0.538      ; 16.803     ;
+---------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sci:S08sci|baudgen[0]'                                                                                                           ;
+--------+-------------------------+-------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -1.808 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.030      ; 2.874      ;
; -1.663 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.030      ; 2.729      ;
; -1.603 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; -0.010     ; 2.629      ;
; -1.522 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.030      ; 2.588      ;
; -1.458 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; -0.010     ; 2.484      ;
; -1.396 ; sci:S08sci|shiftin[4]   ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; -0.030     ; 2.402      ;
; -1.339 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 2.375      ;
; -1.338 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 2.374      ;
; -1.317 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; -0.010     ; 2.343      ;
; -1.314 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 2.350      ;
; -1.314 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 2.350      ;
; -1.314 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 2.350      ;
; -1.314 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 2.350      ;
; -1.314 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 2.350      ;
; -1.314 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 2.350      ;
; -1.298 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 2.334      ;
; -1.297 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 2.333      ;
; -1.189 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; -0.004     ; 2.221      ;
; -1.188 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; -0.004     ; 2.220      ;
; -1.186 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 2.222      ;
; -1.185 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 2.221      ;
; -1.169 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 2.205      ;
; -1.169 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 2.205      ;
; -1.169 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 2.205      ;
; -1.169 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 2.205      ;
; -1.169 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 2.205      ;
; -1.169 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 2.205      ;
; -1.144 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; -0.004     ; 2.176      ;
; -1.143 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; -0.004     ; 2.175      ;
; -1.040 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; -0.004     ; 2.072      ;
; -1.039 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; -0.004     ; 2.071      ;
; -1.028 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 2.064      ;
; -1.028 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 2.064      ;
; -1.028 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 2.064      ;
; -1.028 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 2.064      ;
; -1.028 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 2.064      ;
; -1.028 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 2.064      ;
; -1.009 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.004      ; 2.049      ;
; -1.009 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.004      ; 2.049      ;
; -1.009 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.004      ; 2.049      ;
; -0.989 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.004      ; 2.029      ;
; -0.989 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.004      ; 2.029      ;
; -0.989 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.004      ; 2.029      ;
; -0.970 ; sci:S08sci|shiftin[5]   ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.030      ; 2.036      ;
; -0.825 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.004      ; 1.865      ;
; -0.824 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.004      ; 1.864      ;
; -0.772 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.004      ; 1.812      ;
; -0.732 ; sci:S08sci|shiftin[7]   ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.010      ; 1.778      ;
; -0.447 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 1.483      ;
; -0.331 ; sci:S08sci|shiftin[2]   ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 1.367      ;
; -0.248 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 1.284      ;
; -0.102 ; sci:S08sci|shiftin[3]   ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 1.138      ;
; -0.096 ; sci:S08sci|shiftin[6]   ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 1.132      ;
; -0.071 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 1.107      ;
; -0.068 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 1.104      ;
; -0.034 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 1.070      ;
; 0.109  ; sci:S08sci|shiftin[1]   ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 0.927      ;
; 0.379  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 0.657      ;
+--------+-------------------------+-------------------------+-----------------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sci:S08sci|baudgen[2]'                                                                                                         ;
+--------+------------------------+------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -1.153 ; sci:S08sci|trandata[2] ; sci:S08sci|shiftout[3] ; clk50                 ; sci:S08sci|baudgen[2] ; 1.000        ; -0.369     ; 1.820      ;
; -0.934 ; sci:S08sci|trandata[6] ; sci:S08sci|shiftout[7] ; clk50                 ; sci:S08sci|baudgen[2] ; 1.000        ; -0.371     ; 1.599      ;
; -0.888 ; sci:S08sci|trandata[5] ; sci:S08sci|shiftout[6] ; clk50                 ; sci:S08sci|baudgen[2] ; 1.000        ; -0.371     ; 1.553      ;
; -0.791 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.827      ;
; -0.779 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.815      ;
; -0.769 ; sci:S08sci|trandata[4] ; sci:S08sci|shiftout[5] ; clk50                 ; sci:S08sci|baudgen[2] ; 1.000        ; -0.400     ; 1.405      ;
; -0.738 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.774      ;
; -0.726 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.762      ;
; -0.685 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.721      ;
; -0.685 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.721      ;
; -0.684 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.720      ;
; -0.683 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.719      ;
; -0.679 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[4] ; clk50                 ; sci:S08sci|baudgen[2] ; 1.000        ; -0.395     ; 1.320      ;
; -0.679 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[1] ; clk50                 ; sci:S08sci|baudgen[2] ; 1.000        ; -0.395     ; 1.320      ;
; -0.676 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[2] ; clk50                 ; sci:S08sci|baudgen[2] ; 1.000        ; -0.395     ; 1.317      ;
; -0.644 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.680      ;
; -0.632 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.668      ;
; -0.632 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.668      ;
; -0.632 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.668      ;
; -0.631 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.667      ;
; -0.630 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[7] ; clk50                 ; sci:S08sci|baudgen[2] ; 1.000        ; -0.395     ; 1.271      ;
; -0.630 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.666      ;
; -0.628 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[5] ; clk50                 ; sci:S08sci|baudgen[2] ; 1.000        ; -0.395     ; 1.269      ;
; -0.538 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.574      ;
; -0.538 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.574      ;
; -0.537 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.573      ;
; -0.536 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.572      ;
; -0.507 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[3] ; clk50                 ; sci:S08sci|baudgen[2] ; 1.000        ; -0.395     ; 1.148      ;
; -0.507 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.543      ;
; -0.506 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.542      ;
; -0.502 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.538      ;
; -0.501 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[8] ; clk50                 ; sci:S08sci|baudgen[2] ; 1.000        ; -0.395     ; 1.142      ;
; -0.501 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.537      ;
; -0.500 ; sci:S08sci|newtrandata ; sci:S08sci|txdstate[0] ; clk50                 ; sci:S08sci|baudgen[2] ; 1.000        ; -0.395     ; 1.141      ;
; -0.499 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.535      ;
; -0.495 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.531      ;
; -0.462 ; sci:S08sci|shiftout[7] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.498      ;
; -0.460 ; sci:S08sci|trandata[3] ; sci:S08sci|shiftout[4] ; clk50                 ; sci:S08sci|baudgen[2] ; 1.000        ; -0.396     ; 1.100      ;
; -0.453 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.489      ;
; -0.449 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.485      ;
; -0.448 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.484      ;
; -0.448 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.484      ;
; -0.446 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.482      ;
; -0.431 ; sci:S08sci|trandata[7] ; sci:S08sci|shiftout[8] ; clk50                 ; sci:S08sci|baudgen[2] ; 1.000        ; -0.396     ; 1.071      ;
; -0.421 ; sci:S08sci|trandata[0] ; sci:S08sci|shiftout[1] ; clk50                 ; sci:S08sci|baudgen[2] ; 1.000        ; -0.396     ; 1.061      ;
; -0.401 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.437      ;
; -0.401 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.437      ;
; -0.400 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.436      ;
; -0.399 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.435      ;
; -0.359 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.395      ;
; -0.355 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.391      ;
; -0.354 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.390      ;
; -0.352 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.388      ;
; -0.327 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[0] ; clk50                 ; sci:S08sci|baudgen[2] ; 1.000        ; -0.395     ; 0.968      ;
; -0.324 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[6] ; clk50                 ; sci:S08sci|baudgen[2] ; 1.000        ; -0.395     ; 0.965      ;
; -0.282 ; sci:S08sci|trandata[1] ; sci:S08sci|shiftout[2] ; clk50                 ; sci:S08sci|baudgen[2] ; 1.000        ; -0.396     ; 0.922      ;
; -0.258 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.294      ;
; -0.256 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.292      ;
; -0.236 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.272      ;
; -0.222 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.258      ;
; -0.221 ; sci:S08sci|shiftout[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.257      ;
; -0.218 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.254      ;
; -0.217 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.253      ;
; -0.215 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.251      ;
; -0.210 ; sci:S08sci|shiftout[5] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.246      ;
; -0.208 ; sci:S08sci|shiftout[6] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.244      ;
; -0.059 ; sci:S08sci|shiftout[8] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.095      ;
; -0.055 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.091      ;
; -0.031 ; sci:S08sci|shiftout[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.067      ;
; -0.030 ; sci:S08sci|shiftout[4] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 1.066      ;
; 0.071  ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 0.965      ;
; 0.121  ; sci:S08sci|shiftout[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 0.915      ;
; 0.224  ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 0.812      ;
; 0.228  ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 0.808      ;
; 0.379  ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 0.657      ;
+--------+------------------------+------------------------+-----------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sci:S08sci|baudgenA[5]'                                                                                                       ;
+-------+-----------------------+-----------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+------------------------+------------------------+--------------+------------+------------+
; 0.251 ; sci:S08sci|baudgen[1] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgenA[5] ; sci:S08sci|baudgenA[5] ; 1.000        ; 0.000      ; 0.785      ;
; 0.379 ; sci:S08sci|baudgen[1] ; sci:S08sci|baudgen[1] ; sci:S08sci|baudgenA[5] ; sci:S08sci|baudgenA[5] ; 1.000        ; 0.000      ; 0.657      ;
; 2.020 ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[1] ; sci:S08sci|baudgen[0]  ; sci:S08sci|baudgenA[5] ; 0.500        ; 2.341      ; 1.107      ;
; 2.024 ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[0]  ; sci:S08sci|baudgenA[5] ; 0.500        ; 2.341      ; 1.103      ;
; 2.470 ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0]  ; sci:S08sci|baudgenA[5] ; 0.500        ; 2.341      ; 0.657      ;
; 2.470 ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2]  ; sci:S08sci|baudgenA[5] ; 0.500        ; 2.341      ; 0.657      ;
; 2.520 ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[1] ; sci:S08sci|baudgen[0]  ; sci:S08sci|baudgenA[5] ; 1.000        ; 2.341      ; 1.107      ;
; 2.524 ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[0]  ; sci:S08sci|baudgenA[5] ; 1.000        ; 2.341      ; 1.103      ;
; 2.970 ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0]  ; sci:S08sci|baudgenA[5] ; 1.000        ; 2.341      ; 0.657      ;
; 2.970 ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2]  ; sci:S08sci|baudgenA[5] ; 1.000        ; 2.341      ; 0.657      ;
+-------+-----------------------+-----------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk50'                                                                                                                                                       ;
+--------+-------------------------------------------+-------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+------------------------+-------------+--------------+------------+------------+
; -2.549 ; sci:S08sci|baudgenA[5]                    ; sci:S08sci|baudgenA[5]                    ; sci:S08sci|baudgenA[5] ; clk50       ; 0.000        ; 2.690      ; 0.657      ;
; -2.147 ; sci:S08sci|baudgenA[5]                    ; sci:S08sci|baudgenA[4]                    ; sci:S08sci|baudgenA[5] ; clk50       ; 0.000        ; 2.690      ; 1.059      ;
; -2.121 ; sci:S08sci|baudgenA[5]                    ; sci:S08sci|baudgenA[1]                    ; sci:S08sci|baudgenA[5] ; clk50       ; 0.000        ; 2.690      ; 1.085      ;
; -2.117 ; sci:S08sci|baudgenA[5]                    ; sci:S08sci|baudgenA[2]                    ; sci:S08sci|baudgenA[5] ; clk50       ; 0.000        ; 2.690      ; 1.089      ;
; -2.049 ; sci:S08sci|baudgenA[5]                    ; sci:S08sci|baudgenA[5]                    ; sci:S08sci|baudgenA[5] ; clk50       ; -0.500       ; 2.690      ; 0.657      ;
; -1.647 ; sci:S08sci|baudgenA[5]                    ; sci:S08sci|baudgenA[4]                    ; sci:S08sci|baudgenA[5] ; clk50       ; -0.500       ; 2.690      ; 1.059      ;
; -1.621 ; sci:S08sci|baudgenA[5]                    ; sci:S08sci|baudgenA[1]                    ; sci:S08sci|baudgenA[5] ; clk50       ; -0.500       ; 2.690      ; 1.085      ;
; -1.617 ; sci:S08sci|baudgenA[5]                    ; sci:S08sci|baudgenA[2]                    ; sci:S08sci|baudgenA[5] ; clk50       ; -0.500       ; 2.690      ; 1.089      ;
; 0.150  ; sci:S08sci|txdstate[2]                    ; sci:S08sci|prevtxdstate9                  ; sci:S08sci|baudgen[2]  ; clk50       ; 0.000        ; 0.395      ; 0.811      ;
; 0.152  ; sci:S08sci|txdstate[2]                    ; sci:S08sci|prevtxdstate1                  ; sci:S08sci|baudgen[2]  ; clk50       ; 0.000        ; 0.395      ; 0.813      ;
; 0.289  ; sci:S08sci|txdstate[1]                    ; sci:S08sci|prevtxdstate1                  ; sci:S08sci|baudgen[2]  ; clk50       ; 0.000        ; 0.395      ; 0.950      ;
; 0.297  ; sci:S08sci|txdstate[3]                    ; sci:S08sci|prevtxdstate9                  ; sci:S08sci|baudgen[2]  ; clk50       ; 0.000        ; 0.395      ; 0.958      ;
; 0.323  ; sci:S08sci|rcvstate[2]                    ; sci:S08sci|prevrcvstate7                  ; sci:S08sci|baudgen[0]  ; clk50       ; 0.000        ; 0.388      ; 0.977      ;
; 0.389  ; sci:S08sci|txdstate[1]                    ; sci:S08sci|prevtxdstate9                  ; sci:S08sci|baudgen[2]  ; clk50       ; 0.000        ; 0.395      ; 1.050      ;
; 0.391  ; clkdiv[0]                                 ; clkdiv[0]                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|FPdivide:FPdivUnit|Step        ; FPU:S08fpu|FPdivide:FPdivUnit|Step        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|inloc[0]                       ; FPU:S08fpu|inloc[0]                       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|FPmultiply:FPmultUnit|sbit     ; FPU:S08fpu|FPmultiply:FPmultUnit|sbit     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|FPmultiply:FPmultUnit|state.00 ; FPU:S08fpu|FPmultiply:FPmultUnit|state.00 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[26]    ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[26]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[0]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[0]     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|state.10 ; FPU:S08fpu|FPaddsub:FPaddsubUnit|state.10 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[27]    ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[27]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|state.00 ; FPU:S08fpu|FPaddsub:FPaddsubUnit|state.00 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; sci:S08sci|baudgenA[4]                    ; sci:S08sci|baudgenA[4]                    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|outloc[0]                      ; FPU:S08fpu|outloc[0]                      ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|outloc[1]                      ; FPU:S08fpu|outloc[1]                      ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; FPU:S08fpu|Busy                           ; FPU:S08fpu|Busy                           ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; sci:S08sci|rdrf                           ; sci:S08sci|rdrf                           ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.428  ; sci:S08sci|txdstate[0]                    ; sci:S08sci|prevtxdstate1                  ; sci:S08sci|baudgen[2]  ; clk50       ; 0.000        ; 0.395      ; 1.089      ;
; 0.436  ; sci:S08sci|txdstate[3]                    ; sci:S08sci|prevtxdstate1                  ; sci:S08sci|baudgen[2]  ; clk50       ; 0.000        ; 0.395      ; 1.097      ;
; 0.521  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|FPS[3]   ; FPU:S08fpu|Res[3]                         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.787      ;
; 0.525  ; FPU:S08fpu|FPdivide:FPdivUnit|EQ[7]       ; FPU:S08fpu|FPdivide:FPdivUnit|EQ[7]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.791      ;
; 0.526  ; clkdiv[27]                                ; clkdiv[27]                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.792      ;
; 0.526  ; FPU:S08fpu|FPmultiply:FPmultUnit|E[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|E[7]     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.792      ;
; 0.527  ; FPU:S08fpu|FPmultiply:FPmultUnit|P[17]    ; FPU:S08fpu|FPmultiply:FPmultUnit|P[16]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.793      ;
; 0.527  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|eB[7]    ; FPU:S08fpu|FPaddsub:FPaddsubUnit|eB[7]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.793      ;
; 0.528  ; FPU:S08fpu|FPmultiply:FPmultUnit|P[12]    ; FPU:S08fpu|FPmultiply:FPmultUnit|P[11]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.794      ;
; 0.535  ; FPU:S08fpu|FPdivide:FPdivUnit|Step        ; FPU:S08fpu|FPdivide:FPdivUnit|A[0]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.801      ;
; 0.538  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|eA[7]    ; FPU:S08fpu|FPaddsub:FPaddsubUnit|eA[7]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.804      ;
; 0.539  ; sci:S08sci|baudgenA[4]                    ; sci:S08sci|baudgenA[2]                    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.805      ;
; 0.541  ; sci:S08sci|baudgenA[4]                    ; sci:S08sci|baudgenA[1]                    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.807      ;
; 0.545  ; sci:S08sci|rcvstate[1]                    ; sci:S08sci|rdrf                           ; sci:S08sci|baudgen[0]  ; clk50       ; 0.000        ; 0.388      ; 1.199      ;
; 0.553  ; FPU:S08fpu|FPdivide:FPdivUnit|Q[23]       ; FPU:S08fpu|FPdivide:FPdivUnit|Q[23]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.819      ;
; 0.554  ; FPU:S08fpu|FPdivide:FPdivUnit|Q[23]       ; FPU:S08fpu|FPdivide:FPdivUnit|divdone     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.820      ;
; 0.610  ; sci:S08sci|txdstate[0]                    ; sci:S08sci|prevtxdstate9                  ; sci:S08sci|baudgen[2]  ; clk50       ; 0.000        ; 0.395      ; 1.271      ;
; 0.612  ; sci:S08sci|rcvstate[1]                    ; sci:S08sci|prevrcvstate7                  ; sci:S08sci|baudgen[0]  ; clk50       ; 0.000        ; 0.388      ; 1.266      ;
; 0.634  ; sci:S08sci|rcvstate[0]                    ; sci:S08sci|prevrcvstate7                  ; sci:S08sci|baudgen[0]  ; clk50       ; 0.000        ; 0.388      ; 1.288      ;
; 0.662  ; FPU:S08fpu|FPmultiply:FPmultUnit|A[21]    ; FPU:S08fpu|FPmultiply:FPmultUnit|A[20]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.928      ;
; 0.662  ; FPU:S08fpu|FPmultiply:FPmultUnit|A[20]    ; FPU:S08fpu|FPmultiply:FPmultUnit|A[19]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.928      ;
; 0.663  ; FPU:S08fpu|FPmultiply:FPmultUnit|P[21]    ; FPU:S08fpu|FPmultiply:FPmultUnit|P[20]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.929      ;
; 0.665  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[25]    ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[24]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.931      ;
; 0.667  ; FPU:S08fpu|X[15]                          ; FPU:S08fpu|FPmultiply:FPmultUnit|B[15]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.933      ;
; 0.667  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[15]    ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[14]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.933      ;
; 0.667  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[6]     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.933      ;
; 0.668  ; FPU:S08fpu|X[11]                          ; FPU:S08fpu|FPmultiply:FPmultUnit|B[11]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.934      ;
; 0.668  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[17]    ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[16]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.934      ;
; 0.669  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[16]    ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[15]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.935      ;
; 0.669  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[13]    ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[12]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.935      ;
; 0.670  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[23]    ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[22]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.936      ;
; 0.670  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[11]    ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[10]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.936      ;
; 0.670  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[9]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[8]     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.936      ;
; 0.671  ; FPU:S08fpu|FPmultiply:FPmultUnit|A[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|A[6]     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.937      ;
; 0.671  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[21]    ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[20]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.937      ;
; 0.672  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[20]    ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[19]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.938      ;
; 0.673  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[8]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[7]     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.939      ;
; 0.676  ; FPU:S08fpu|FPmultiply:FPmultUnit|P[20]    ; FPU:S08fpu|FPmultiply:FPmultUnit|P[19]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.942      ;
; 0.678  ; FPU:S08fpu|FPdivide:FPdivUnit|Q[0]        ; FPU:S08fpu|FPdivide:FPdivUnit|Q[1]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.944      ;
; 0.678  ; FPU:S08fpu|FPdivide:FPdivUnit|Q[20]       ; FPU:S08fpu|FPdivide:FPdivUnit|Q[21]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.944      ;
; 0.678  ; FPU:S08fpu|FPdivide:FPdivUnit|Q[22]       ; FPU:S08fpu|FPdivide:FPdivUnit|Q[23]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.944      ;
; 0.680  ; FPU:S08fpu|FPdivide:FPdivUnit|Q[3]        ; FPU:S08fpu|FPdivide:FPdivUnit|Q[4]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.946      ;
; 0.681  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[10]    ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[9]     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.947      ;
; 0.683  ; sci:S08sci|rcvstate[2]                    ; sci:S08sci|rdrf                           ; sci:S08sci|baudgen[0]  ; clk50       ; 0.000        ; 0.388      ; 1.337      ;
; 0.685  ; FPU:S08fpu|FPdivide:FPdivUnit|Q[14]       ; FPU:S08fpu|FPdivide:FPdivUnit|Q[15]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.951      ;
; 0.686  ; FPU:S08fpu|FPdivide:FPdivUnit|Q[4]        ; FPU:S08fpu|FPdivide:FPdivUnit|Q[5]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.952      ;
; 0.686  ; FPU:S08fpu|FPdivide:FPdivUnit|Q[6]        ; FPU:S08fpu|FPdivide:FPdivUnit|Q[7]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.952      ;
; 0.686  ; FPU:S08fpu|FPdivide:FPdivUnit|Q[8]        ; FPU:S08fpu|FPdivide:FPdivUnit|Q[9]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.952      ;
; 0.686  ; FPU:S08fpu|FPdivide:FPdivUnit|Q[16]       ; FPU:S08fpu|FPdivide:FPdivUnit|Q[17]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.952      ;
; 0.688  ; FPU:S08fpu|FPdivide:FPdivUnit|Q[19]       ; FPU:S08fpu|FPdivide:FPdivUnit|Q[20]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.954      ;
; 0.692  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|state.10 ; FPU:S08fpu|FPaddsub:FPaddsubUnit|FPS[29]  ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.958      ;
; 0.754  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[12]    ; FPU:S08fpu|FPaddsub:FPaddsubUnit|FPS[9]   ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.020      ;
; 0.779  ; FPU:S08fpu|FPdivide:FPdivUnit|EQ[5]       ; FPU:S08fpu|FPdivide:FPdivUnit|EQ[5]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.045      ;
; 0.782  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|eA[7]    ; FPU:S08fpu|FPaddsub:FPaddsubUnit|FPS[30]  ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.048      ;
; 0.786  ; sci:S08sci|baudgenA[4]                    ; sci:S08sci|baudgenA[5]                    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.052      ;
; 0.788  ; clkdiv[14]                                ; clkdiv[14]                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.054      ;
; 0.788  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|FPS[10]  ; FPU:S08fpu|Res[10]                        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.054      ;
; 0.791  ; sci:S08sci|rcvstate[0]                    ; sci:S08sci|rdrf                           ; sci:S08sci|baudgen[0]  ; clk50       ; 0.000        ; 0.388      ; 1.445      ;
; 0.794  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|FPS[20]  ; FPU:S08fpu|Res[20]                        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.060      ;
; 0.794  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|FPS[12]  ; FPU:S08fpu|Res[12]                        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.060      ;
; 0.795  ; FPU:S08fpu|FPdivide:FPdivUnit|Q[12]       ; FPU:S08fpu|FPdivide:FPdivUnit|Q[12]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; FPU:S08fpu|FPmultiply:FPmultUnit|E[1]     ; FPU:S08fpu|FPmultiply:FPmultUnit|E[1]     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.061      ;
; 0.798  ; clkdiv[7]                                 ; clkdiv[7]                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.064      ;
; 0.799  ; clkdiv[2]                                 ; clkdiv[2]                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clkdiv[5]                                 ; clkdiv[5]                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; clkdiv[9]                                 ; clkdiv[9]                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.065      ;
; 0.799  ; FPU:S08fpu|FPmultiply:FPmultUnit|A[5]     ; FPU:S08fpu|FPmultiply:FPmultUnit|A[4]     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.065      ;
; 0.801  ; FPU:S08fpu|FPdivide:FPdivUnit|Q[5]        ; FPU:S08fpu|FPdivide:FPdivUnit|Q[5]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.067      ;
; 0.801  ; FPU:S08fpu|FPmultiply:FPmultUnit|E[3]     ; FPU:S08fpu|FPmultiply:FPmultUnit|E[3]     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.067      ;
; 0.801  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|eB[0]    ; FPU:S08fpu|FPaddsub:FPaddsubUnit|eB[0]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.067      ;
; 0.801  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|eB[2]    ; FPU:S08fpu|FPaddsub:FPaddsubUnit|eB[2]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 1.067      ;
+--------+-------------------------------------------+-------------------------------------------+------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sci:S08sci|baudgenA[5]'                                                                                                         ;
+--------+-----------------------+-----------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+------------------------+------------------------+--------------+------------+------------+
; -2.200 ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0]  ; sci:S08sci|baudgenA[5] ; 0.000        ; 2.341      ; 0.657      ;
; -2.200 ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2]  ; sci:S08sci|baudgenA[5] ; 0.000        ; 2.341      ; 0.657      ;
; -1.754 ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[0]  ; sci:S08sci|baudgenA[5] ; 0.000        ; 2.341      ; 1.103      ;
; -1.750 ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[1] ; sci:S08sci|baudgen[0]  ; sci:S08sci|baudgenA[5] ; 0.000        ; 2.341      ; 1.107      ;
; -1.700 ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0]  ; sci:S08sci|baudgenA[5] ; -0.500       ; 2.341      ; 0.657      ;
; -1.700 ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2]  ; sci:S08sci|baudgenA[5] ; -0.500       ; 2.341      ; 0.657      ;
; -1.254 ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[0]  ; sci:S08sci|baudgenA[5] ; -0.500       ; 2.341      ; 1.103      ;
; -1.250 ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[1] ; sci:S08sci|baudgen[0]  ; sci:S08sci|baudgenA[5] ; -0.500       ; 2.341      ; 1.107      ;
; 0.391  ; sci:S08sci|baudgen[1] ; sci:S08sci|baudgen[1] ; sci:S08sci|baudgenA[5] ; sci:S08sci|baudgenA[5] ; 0.000        ; 0.000      ; 0.657      ;
; 0.519  ; sci:S08sci|baudgen[1] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgenA[5] ; sci:S08sci|baudgenA[5] ; 0.000        ; 0.000      ; 0.785      ;
+--------+-----------------------+-----------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'S08clk'                                                                               ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; CPUstate[0] ; CPUstate[0] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CPUstate[1] ; CPUstate[1] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; V           ; V           ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; C           ; C           ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; CPUstate[2] ; CPUstate[2] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.657      ;
; 0.802 ; CPUstate[0] ; CPUstate[1] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.068      ;
; 0.973 ; CPUstate[0] ; CPUstate[2] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.239      ;
; 0.989 ; CPUstate[1] ; CPUstate[2] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.255      ;
; 1.045 ; MAR[1]      ; PC[1]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.311      ;
; 1.052 ; MAR[6]      ; PC[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.318      ;
; 1.188 ; HX[5]       ; HX[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.454      ;
; 1.200 ; HX[4]       ; HX[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.466      ;
; 1.212 ; SP[6]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.478      ;
; 1.246 ; SP[1]       ; SP[1]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.512      ;
; 1.259 ; MAR[4]      ; PC[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.525      ;
; 1.336 ; SP[8]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.602      ;
; 1.369 ; HX[7]       ; HX[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.635      ;
; 1.417 ; MAR[10]     ; PC[10]      ; S08clk       ; S08clk      ; 0.000        ; -0.004     ; 1.679      ;
; 1.434 ; CPUstate[1] ; CPUstate[0] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.700      ;
; 1.494 ; SP[2]       ; SP[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.760      ;
; 1.501 ; SP[0]       ; SP[0]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.767      ;
; 1.503 ; RB          ; CPUstate[2] ; clk50        ; S08clk      ; 0.000        ; -0.548     ; 1.221      ;
; 1.504 ; RB          ; CPUstate[0] ; clk50        ; S08clk      ; 0.000        ; -0.548     ; 1.222      ;
; 1.507 ; RB          ; CPUstate[1] ; clk50        ; S08clk      ; 0.000        ; -0.548     ; 1.225      ;
; 1.513 ; SP[4]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.779      ;
; 1.566 ; HX[3]       ; HX[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.832      ;
; 1.582 ; HX[4]       ; HX[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.848      ;
; 1.585 ; A[5]        ; A[5]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.851      ;
; 1.595 ; SP[5]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.861      ;
; 1.601 ; SP[0]       ; SP[1]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.867      ;
; 1.619 ; A[6]        ; A[6]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.885      ;
; 1.626 ; MAR[3]      ; PC[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.034      ; 1.926      ;
; 1.632 ; SP[5]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.898      ;
; 1.646 ; HX[8]       ; HX[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.912      ;
; 1.691 ; SP[4]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.957      ;
; 1.700 ; CPUstate[2] ; CPUstate[0] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.966      ;
; 1.703 ; CPUstate[2] ; CPUstate[1] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.969      ;
; 1.729 ; A[3]        ; A[3]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.995      ;
; 1.757 ; HX[5]       ; HX[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.023      ;
; 1.795 ; CPUstate[2] ; IR[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.061      ;
; 1.795 ; CPUstate[2] ; IR[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.061      ;
; 1.795 ; CPUstate[2] ; IR[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.061      ;
; 1.795 ; CPUstate[2] ; IR[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.061      ;
; 1.795 ; CPUstate[2] ; IR[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.061      ;
; 1.810 ; SP[2]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.076      ;
; 1.812 ; CPUstate[2] ; IR[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.001      ; 2.079      ;
; 1.812 ; CPUstate[2] ; IR[0]       ; S08clk       ; S08clk      ; 0.000        ; 0.001      ; 2.079      ;
; 1.812 ; CPUstate[2] ; IR[1]       ; S08clk       ; S08clk      ; 0.000        ; 0.001      ; 2.079      ;
; 1.827 ; HX[3]       ; HX[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.093      ;
; 1.828 ; MAR[7]      ; PC[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.034      ; 2.128      ;
; 1.830 ; HX[7]       ; HX[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.096      ;
; 1.835 ; HX[4]       ; HX[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.101      ;
; 1.849 ; A[0]        ; A[0]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.115      ;
; 1.860 ; MAR[2]      ; PC[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.034      ; 2.160      ;
; 1.861 ; HX[9]       ; HX[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.127      ;
; 1.867 ; MAR[9]      ; PC[9]       ; S08clk       ; S08clk      ; 0.000        ; -0.004     ; 2.129      ;
; 1.875 ; HX[5]       ; HX[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.141      ;
; 1.884 ; HX[2]       ; HX[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.150      ;
; 1.893 ; HX[7]       ; HX[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.159      ;
; 1.897 ; HX[3]       ; HX[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.163      ;
; 1.901 ; SP[1]       ; SP[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.167      ;
; 1.905 ; SP[1]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.171      ;
; 1.910 ; HX[10]      ; HX[10]      ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.176      ;
; 1.920 ; CPUstate[1] ; IR[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.186      ;
; 1.920 ; CPUstate[1] ; IR[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.186      ;
; 1.920 ; CPUstate[1] ; IR[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.186      ;
; 1.920 ; CPUstate[1] ; IR[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.186      ;
; 1.920 ; CPUstate[1] ; IR[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.186      ;
; 1.937 ; CPUstate[1] ; IR[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.001      ; 2.204      ;
; 1.937 ; CPUstate[1] ; IR[0]       ; S08clk       ; S08clk      ; 0.000        ; 0.001      ; 2.204      ;
; 1.937 ; CPUstate[1] ; IR[1]       ; S08clk       ; S08clk      ; 0.000        ; 0.001      ; 2.204      ;
; 1.938 ; HX[2]       ; HX[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.204      ;
; 1.941 ; SP[0]       ; SP[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.207      ;
; 1.945 ; SP[0]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.211      ;
; 1.947 ; SP[2]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.213      ;
; 1.947 ; HX[6]       ; HX[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.213      ;
; 1.953 ; HX[4]       ; HX[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.219      ;
; 1.954 ; HX[2]       ; HX[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.220      ;
; 1.993 ; MAR[8]      ; PC[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.032      ; 2.291      ;
; 2.003 ; HX[2]       ; HX[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.269      ;
; 2.020 ; HX[0]       ; HX[0]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.286      ;
; 2.021 ; HX[5]       ; HX[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.287      ;
; 2.024 ; HX[8]       ; HX[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.290      ;
; 2.029 ; MAR[0]      ; PC[0]       ; S08clk       ; S08clk      ; 0.000        ; 0.026      ; 2.321      ;
; 2.036 ; HX[0]       ; HX[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.302      ;
; 2.042 ; SP[1]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.308      ;
; 2.058 ; SP[2]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.004      ; 2.328      ;
; 2.059 ; A[1]        ; A[1]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.325      ;
; 2.061 ; SP[4]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.327      ;
; 2.071 ; CPUstate[0] ; IR[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.337      ;
; 2.071 ; CPUstate[0] ; IR[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.337      ;
; 2.071 ; CPUstate[0] ; IR[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.337      ;
; 2.071 ; CPUstate[0] ; IR[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.337      ;
; 2.071 ; CPUstate[0] ; IR[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.337      ;
; 2.082 ; SP[0]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.348      ;
; 2.084 ; HX[5]       ; HX[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.350      ;
; 2.088 ; CPUstate[0] ; IR[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.001      ; 2.355      ;
; 2.088 ; CPUstate[0] ; IR[0]       ; S08clk       ; S08clk      ; 0.000        ; 0.001      ; 2.355      ;
; 2.088 ; CPUstate[0] ; IR[1]       ; S08clk       ; S08clk      ; 0.000        ; 0.001      ; 2.355      ;
; 2.090 ; HX[0]       ; HX[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 2.356      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sci:S08sci|baudgen[0]'                                                                                                           ;
+-------+-------------------------+-------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.391 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.661 ; sci:S08sci|shiftin[1]   ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 0.927      ;
; 0.733 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.004      ; 1.003      ;
; 0.804 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 1.070      ;
; 0.838 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 1.104      ;
; 0.841 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 1.107      ;
; 0.866 ; sci:S08sci|shiftin[6]   ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 1.132      ;
; 0.872 ; sci:S08sci|shiftin[3]   ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 1.138      ;
; 0.994 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.004      ; 1.264      ;
; 0.998 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.004      ; 1.268      ;
; 1.018 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 1.284      ;
; 1.101 ; sci:S08sci|shiftin[2]   ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 1.367      ;
; 1.217 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.297 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.004      ; 1.567      ;
; 1.298 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.004      ; 1.568      ;
; 1.424 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 1.690      ;
; 1.502 ; sci:S08sci|shiftin[7]   ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.010      ; 1.778      ;
; 1.542 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.004      ; 1.812      ;
; 1.542 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.004      ; 1.812      ;
; 1.564 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.004      ; 1.834      ;
; 1.565 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.004      ; 1.835      ;
; 1.605 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 1.871      ;
; 1.633 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 1.899      ;
; 1.690 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 1.956      ;
; 1.740 ; sci:S08sci|shiftin[5]   ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.030      ; 2.036      ;
; 1.798 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 2.064      ;
; 1.798 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 2.064      ;
; 1.798 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 2.064      ;
; 1.798 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 2.064      ;
; 1.798 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 2.064      ;
; 1.798 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 2.064      ;
; 1.809 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; -0.004     ; 2.071      ;
; 1.810 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; -0.004     ; 2.072      ;
; 1.913 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; -0.004     ; 2.175      ;
; 1.914 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; -0.004     ; 2.176      ;
; 1.939 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 2.205      ;
; 1.939 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 2.205      ;
; 1.939 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 2.205      ;
; 1.939 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 2.205      ;
; 1.939 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 2.205      ;
; 1.939 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 2.205      ;
; 1.958 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; -0.004     ; 2.220      ;
; 1.959 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; -0.004     ; 2.221      ;
; 2.084 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 2.350      ;
; 2.084 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 2.350      ;
; 2.084 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 2.350      ;
; 2.084 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 2.350      ;
; 2.084 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 2.350      ;
; 2.084 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 2.350      ;
; 2.087 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; -0.010     ; 2.343      ;
; 2.166 ; sci:S08sci|shiftin[4]   ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; -0.030     ; 2.402      ;
; 2.228 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; -0.010     ; 2.484      ;
; 2.292 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.030      ; 2.588      ;
; 2.373 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; -0.010     ; 2.629      ;
; 2.433 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.030      ; 2.729      ;
; 2.578 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.030      ; 2.874      ;
+-------+-------------------------+-------------------------+-----------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sci:S08sci|baudgen[2]'                                                                                                         ;
+-------+------------------------+------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.391 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.542 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.808      ;
; 0.546 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.812      ;
; 0.649 ; sci:S08sci|shiftout[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.915      ;
; 0.699 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.965      ;
; 0.800 ; sci:S08sci|shiftout[4] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.066      ;
; 0.801 ; sci:S08sci|shiftout[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.067      ;
; 0.825 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.091      ;
; 0.829 ; sci:S08sci|shiftout[8] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.095      ;
; 0.978 ; sci:S08sci|shiftout[6] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.244      ;
; 0.980 ; sci:S08sci|shiftout[5] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.246      ;
; 0.985 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.251      ;
; 0.987 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.253      ;
; 0.988 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.254      ;
; 0.991 ; sci:S08sci|shiftout[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.257      ;
; 0.992 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.258      ;
; 1.006 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.272      ;
; 1.026 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.292      ;
; 1.028 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.294      ;
; 1.052 ; sci:S08sci|trandata[1] ; sci:S08sci|shiftout[2] ; clk50                 ; sci:S08sci|baudgen[2] ; 0.000        ; -0.396     ; 0.922      ;
; 1.094 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[6] ; clk50                 ; sci:S08sci|baudgen[2] ; 0.000        ; -0.395     ; 0.965      ;
; 1.097 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[0] ; clk50                 ; sci:S08sci|baudgen[2] ; 0.000        ; -0.395     ; 0.968      ;
; 1.122 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.388      ;
; 1.124 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.390      ;
; 1.125 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.391      ;
; 1.129 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.395      ;
; 1.169 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.435      ;
; 1.170 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.436      ;
; 1.171 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.437      ;
; 1.171 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.437      ;
; 1.191 ; sci:S08sci|trandata[0] ; sci:S08sci|shiftout[1] ; clk50                 ; sci:S08sci|baudgen[2] ; 0.000        ; -0.396     ; 1.061      ;
; 1.201 ; sci:S08sci|trandata[7] ; sci:S08sci|shiftout[8] ; clk50                 ; sci:S08sci|baudgen[2] ; 0.000        ; -0.396     ; 1.071      ;
; 1.216 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.482      ;
; 1.218 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.484      ;
; 1.218 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.484      ;
; 1.223 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.489      ;
; 1.230 ; sci:S08sci|trandata[3] ; sci:S08sci|shiftout[4] ; clk50                 ; sci:S08sci|baudgen[2] ; 0.000        ; -0.396     ; 1.100      ;
; 1.232 ; sci:S08sci|shiftout[7] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.498      ;
; 1.265 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.531      ;
; 1.269 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.535      ;
; 1.270 ; sci:S08sci|newtrandata ; sci:S08sci|txdstate[0] ; clk50                 ; sci:S08sci|baudgen[2] ; 0.000        ; -0.395     ; 1.141      ;
; 1.271 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[8] ; clk50                 ; sci:S08sci|baudgen[2] ; 0.000        ; -0.395     ; 1.142      ;
; 1.271 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.537      ;
; 1.272 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.538      ;
; 1.276 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.542      ;
; 1.277 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[3] ; clk50                 ; sci:S08sci|baudgen[2] ; 0.000        ; -0.395     ; 1.148      ;
; 1.277 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.543      ;
; 1.306 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.572      ;
; 1.307 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.573      ;
; 1.308 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.574      ;
; 1.308 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.574      ;
; 1.398 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[5] ; clk50                 ; sci:S08sci|baudgen[2] ; 0.000        ; -0.395     ; 1.269      ;
; 1.400 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[7] ; clk50                 ; sci:S08sci|baudgen[2] ; 0.000        ; -0.395     ; 1.271      ;
; 1.400 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.666      ;
; 1.401 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.667      ;
; 1.402 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.668      ;
; 1.402 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.668      ;
; 1.402 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.668      ;
; 1.414 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.680      ;
; 1.446 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[2] ; clk50                 ; sci:S08sci|baudgen[2] ; 0.000        ; -0.395     ; 1.317      ;
; 1.449 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[1] ; clk50                 ; sci:S08sci|baudgen[2] ; 0.000        ; -0.395     ; 1.320      ;
; 1.449 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[4] ; clk50                 ; sci:S08sci|baudgen[2] ; 0.000        ; -0.395     ; 1.320      ;
; 1.453 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.719      ;
; 1.454 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.720      ;
; 1.455 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.721      ;
; 1.455 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.721      ;
; 1.496 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.762      ;
; 1.508 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.774      ;
; 1.539 ; sci:S08sci|trandata[4] ; sci:S08sci|shiftout[5] ; clk50                 ; sci:S08sci|baudgen[2] ; 0.000        ; -0.400     ; 1.405      ;
; 1.549 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.815      ;
; 1.561 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 1.827      ;
; 1.658 ; sci:S08sci|trandata[5] ; sci:S08sci|shiftout[6] ; clk50                 ; sci:S08sci|baudgen[2] ; 0.000        ; -0.371     ; 1.553      ;
; 1.704 ; sci:S08sci|trandata[6] ; sci:S08sci|shiftout[7] ; clk50                 ; sci:S08sci|baudgen[2] ; 0.000        ; -0.371     ; 1.599      ;
; 1.923 ; sci:S08sci|trandata[2] ; sci:S08sci|shiftout[3] ; clk50                 ; sci:S08sci|baudgen[2] ; 0.000        ; -0.369     ; 1.820      ;
+-------+------------------------+------------------------+-----------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk50'                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg2    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg2    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg3    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg3    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg4    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg4    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg5    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg5    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg6    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg6    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg7    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg7    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a1~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a1~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a2~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a2~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a3~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a3~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a4~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a4~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a5~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a5~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a6~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a6~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a7~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a7~porta_memory_reg0    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a0~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a0~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a0~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a0~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a2~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a2~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a2~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a2~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a2~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a2~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a2~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a2~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a2~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a2~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a2~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a2~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a2~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a2~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a2~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a2~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a2~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a2~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a2~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a2~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a2~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a2~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a4~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a4~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a4~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a4~porta_address_reg1  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'S08clk'                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target      ;
+--------+--------------+----------------+------------------+--------+------------+-------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; C           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; C           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; CPUstate[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; CPUstate[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; CPUstate[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; CPUstate[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; CPUstate[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; CPUstate[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[6]       ;
+--------+--------------+----------------+------------------+--------+------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sci:S08sci|baudgen[0]'                                                                             ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|rcvbitcnt[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|rcvbitcnt[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|rcvbitcnt[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|rcvbitcnt[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|rcvbitcnt[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|rcvbitcnt[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|rcvstate[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|rcvstate[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|rcvstate[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|rcvstate[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|rcvstate[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|rcvstate[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|shiftin[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|shiftin[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|shiftin[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|shiftin[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|shiftin[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|shiftin[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|shiftin[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|shiftin[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|shiftin[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|shiftin[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|shiftin[5]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|shiftin[5]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|shiftin[6]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|shiftin[6]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|shiftin[7]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|shiftin[7]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|baudgen[0]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|baudgen[0]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|baudgen[0]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|baudgen[0]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|baudgen[0]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|baudgen[0]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|rcvbitcnt[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|rcvbitcnt[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|rcvbitcnt[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|rcvbitcnt[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|rcvbitcnt[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|rcvbitcnt[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|rcvstate[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|rcvstate[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|rcvstate[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|rcvstate[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|rcvstate[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|rcvstate[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|shiftin[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|shiftin[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|shiftin[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|shiftin[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|shiftin[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|shiftin[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|shiftin[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|shiftin[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|shiftin[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|shiftin[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|shiftin[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|shiftin[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|shiftin[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|shiftin[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|shiftin[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|shiftin[7]|clk              ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sci:S08sci|baudgen[2]'                                                                             ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|shiftout[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|shiftout[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|shiftout[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|shiftout[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|shiftout[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|shiftout[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|shiftout[3]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|shiftout[3]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|shiftout[4]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|shiftout[4]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|shiftout[5]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|shiftout[5]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|shiftout[6]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|shiftout[6]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|shiftout[7]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|shiftout[7]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|shiftout[8]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|shiftout[8]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|txdstate[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|txdstate[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|txdstate[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|txdstate[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|txdstate[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|txdstate[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|txdstate[3]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|txdstate[3]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|baudgen[2]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|baudgen[2]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|baudgen[2]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|baudgen[2]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|baudgen[2]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|baudgen[2]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|shiftout[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|shiftout[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|shiftout[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|shiftout[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|shiftout[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|shiftout[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|shiftout[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|shiftout[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|shiftout[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|shiftout[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|shiftout[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|shiftout[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|shiftout[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|shiftout[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|shiftout[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|shiftout[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|shiftout[8]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|shiftout[8]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|txdstate[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|txdstate[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|txdstate[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|txdstate[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|txdstate[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|txdstate[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|txdstate[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|txdstate[3]|clk             ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sci:S08sci|baudgenA[5]'                                                                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgenA[5] ; Rise       ; sci:S08sci|baudgen[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgenA[5] ; Rise       ; sci:S08sci|baudgen[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgenA[5] ; Rise       ; sci:S08sci|baudgen[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgenA[5] ; Rise       ; sci:S08sci|baudgen[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgenA[5] ; Rise       ; sci:S08sci|baudgen[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgenA[5] ; Rise       ; sci:S08sci|baudgen[2]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgenA[5] ; Rise       ; S08sci|baudgenA[5]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgenA[5] ; Rise       ; S08sci|baudgenA[5]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgenA[5] ; Rise       ; S08sci|baudgenA[5]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgenA[5] ; Rise       ; S08sci|baudgenA[5]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgenA[5] ; Rise       ; S08sci|baudgenA[5]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgenA[5] ; Rise       ; S08sci|baudgenA[5]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgenA[5] ; Rise       ; S08sci|baudgen[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgenA[5] ; Rise       ; S08sci|baudgen[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgenA[5] ; Rise       ; S08sci|baudgen[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgenA[5] ; Rise       ; S08sci|baudgen[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgenA[5] ; Rise       ; S08sci|baudgen[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgenA[5] ; Rise       ; S08sci|baudgen[2]|clk               ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------+
; Setup Times                                                                               ;
+------------+-----------------------+--------+--------+------------+-----------------------+
; Data Port  ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+------------+-----------------------+--------+--------+------------+-----------------------+
; clksel[*]  ; clk50                 ; 1.350  ; 1.350  ; Rise       ; clk50                 ;
;  clksel[0] ; clk50                 ; -0.502 ; -0.502 ; Rise       ; clk50                 ;
;  clksel[1] ; clk50                 ; 1.323  ; 1.323  ; Rise       ; clk50                 ;
;  clksel[2] ; clk50                 ; 1.350  ; 1.350  ; Rise       ; clk50                 ;
; resetPBin  ; clk50                 ; 6.740  ; 6.740  ; Rise       ; clk50                 ;
; tickPBin   ; clk50                 ; 4.170  ; 4.170  ; Rise       ; clk50                 ;
; rxd        ; sci:S08sci|baudgen[0] ; 6.409  ; 6.409  ; Rise       ; sci:S08sci|baudgen[0] ;
+------------+-----------------------+--------+--------+------------+-----------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+------------+-----------------------+--------+--------+------------+-----------------------+
; Data Port  ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+------------+-----------------------+--------+--------+------------+-----------------------+
; clksel[*]  ; clk50                 ; 0.732  ; 0.732  ; Rise       ; clk50                 ;
;  clksel[0] ; clk50                 ; 0.732  ; 0.732  ; Rise       ; clk50                 ;
;  clksel[1] ; clk50                 ; -0.274 ; -0.274 ; Rise       ; clk50                 ;
;  clksel[2] ; clk50                 ; -0.629 ; -0.629 ; Rise       ; clk50                 ;
; resetPBin  ; clk50                 ; -6.510 ; -6.510 ; Rise       ; clk50                 ;
; tickPBin   ; clk50                 ; -3.940 ; -3.940 ; Rise       ; clk50                 ;
; rxd        ; sci:S08sci|baudgen[0] ; -4.629 ; -4.629 ; Rise       ; sci:S08sci|baudgen[0] ;
+------------+-----------------------+--------+--------+------------+-----------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+--------------+-----------------------+--------+--------+------------+-----------------------+
; Data Port    ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+--------------+-----------------------+--------+--------+------------+-----------------------+
; IRout[*]     ; S08clk                ; 9.961  ; 9.961  ; Rise       ; S08clk                ;
;  IRout[0]    ; S08clk                ; 8.206  ; 8.206  ; Rise       ; S08clk                ;
;  IRout[1]    ; S08clk                ; 8.399  ; 8.399  ; Rise       ; S08clk                ;
;  IRout[2]    ; S08clk                ; 8.644  ; 8.644  ; Rise       ; S08clk                ;
;  IRout[3]    ; S08clk                ; 8.395  ; 8.395  ; Rise       ; S08clk                ;
;  IRout[4]    ; S08clk                ; 9.175  ; 9.175  ; Rise       ; S08clk                ;
;  IRout[5]    ; S08clk                ; 9.961  ; 9.961  ; Rise       ; S08clk                ;
;  IRout[6]    ; S08clk                ; 9.761  ; 9.761  ; Rise       ; S08clk                ;
;  IRout[7]    ; S08clk                ; 9.582  ; 9.582  ; Rise       ; S08clk                ;
;  IRout[8]    ; S08clk                ; 9.868  ; 9.868  ; Rise       ; S08clk                ;
;  IRout[9]    ; S08clk                ; 9.045  ; 9.045  ; Rise       ; S08clk                ;
;  IRout[10]   ; S08clk                ; 9.609  ; 9.609  ; Rise       ; S08clk                ;
;  IRout[11]   ; S08clk                ; 8.851  ; 8.851  ; Rise       ; S08clk                ;
;  IRout[12]   ; S08clk                ; 9.581  ; 9.581  ; Rise       ; S08clk                ;
;  IRout[13]   ; S08clk                ; 9.574  ; 9.574  ; Rise       ; S08clk                ;
; addr[*]      ; S08clk                ; 17.805 ; 17.805 ; Rise       ; S08clk                ;
;  addr[0]     ; S08clk                ; 17.133 ; 17.133 ; Rise       ; S08clk                ;
;  addr[1]     ; S08clk                ; 17.221 ; 17.221 ; Rise       ; S08clk                ;
;  addr[2]     ; S08clk                ; 17.539 ; 17.539 ; Rise       ; S08clk                ;
;  addr[3]     ; S08clk                ; 17.692 ; 17.692 ; Rise       ; S08clk                ;
;  addr[4]     ; S08clk                ; 17.507 ; 17.507 ; Rise       ; S08clk                ;
;  addr[5]     ; S08clk                ; 17.779 ; 17.779 ; Rise       ; S08clk                ;
;  addr[6]     ; S08clk                ; 17.621 ; 17.621 ; Rise       ; S08clk                ;
;  addr[7]     ; S08clk                ; 16.548 ; 16.548 ; Rise       ; S08clk                ;
;  addr[8]     ; S08clk                ; 17.616 ; 17.616 ; Rise       ; S08clk                ;
;  addr[9]     ; S08clk                ; 17.805 ; 17.805 ; Rise       ; S08clk                ;
;  addr[10]    ; S08clk                ; 16.506 ; 16.506 ; Rise       ; S08clk                ;
;  addr[11]    ; S08clk                ; 16.988 ; 16.988 ; Rise       ; S08clk                ;
;  addr[12]    ; S08clk                ; 17.043 ; 17.043 ; Rise       ; S08clk                ;
;  addr[13]    ; S08clk                ; 17.537 ; 17.537 ; Rise       ; S08clk                ;
;  addr[14]    ; S08clk                ; 16.648 ; 16.648 ; Rise       ; S08clk                ;
;  addr[15]    ; S08clk                ; 16.617 ; 16.617 ; Rise       ; S08clk                ;
;  addr[16]    ; S08clk                ; 16.649 ; 16.649 ; Rise       ; S08clk                ;
;  addr[17]    ; S08clk                ; 16.913 ; 16.913 ; Rise       ; S08clk                ;
;  addr[18]    ; S08clk                ; 16.953 ; 16.953 ; Rise       ; S08clk                ;
;  addr[19]    ; S08clk                ; 16.905 ; 16.905 ; Rise       ; S08clk                ;
;  addr[20]    ; S08clk                ; 16.901 ; 16.901 ; Rise       ; S08clk                ;
; data[*]      ; S08clk                ; 23.608 ; 23.608 ; Rise       ; S08clk                ;
;  data[0]     ; S08clk                ; 22.849 ; 22.849 ; Rise       ; S08clk                ;
;  data[1]     ; S08clk                ; 22.846 ; 22.846 ; Rise       ; S08clk                ;
;  data[2]     ; S08clk                ; 22.883 ; 22.883 ; Rise       ; S08clk                ;
;  data[3]     ; S08clk                ; 22.856 ; 22.856 ; Rise       ; S08clk                ;
;  data[4]     ; S08clk                ; 23.450 ; 23.450 ; Rise       ; S08clk                ;
;  data[5]     ; S08clk                ; 22.834 ; 22.834 ; Rise       ; S08clk                ;
;  data[6]     ; S08clk                ; 23.328 ; 23.328 ; Rise       ; S08clk                ;
;  data[7]     ; S08clk                ; 21.804 ; 21.804 ; Rise       ; S08clk                ;
;  data[8]     ; S08clk                ; 21.937 ; 21.937 ; Rise       ; S08clk                ;
;  data[9]     ; S08clk                ; 21.709 ; 21.709 ; Rise       ; S08clk                ;
;  data[10]    ; S08clk                ; 22.710 ; 22.710 ; Rise       ; S08clk                ;
;  data[11]    ; S08clk                ; 23.021 ; 23.021 ; Rise       ; S08clk                ;
;  data[12]    ; S08clk                ; 23.608 ; 23.608 ; Rise       ; S08clk                ;
;  data[13]    ; S08clk                ; 21.972 ; 21.972 ; Rise       ; S08clk                ;
; stateout[*]  ; S08clk                ; 10.574 ; 10.574 ; Rise       ; S08clk                ;
;  stateout[0] ; S08clk                ; 9.557  ; 9.557  ; Rise       ; S08clk                ;
;  stateout[1] ; S08clk                ; 10.243 ; 10.243 ; Rise       ; S08clk                ;
;  stateout[2] ; S08clk                ; 9.869  ; 9.869  ; Rise       ; S08clk                ;
;  stateout[3] ; S08clk                ; 10.537 ; 10.537 ; Rise       ; S08clk                ;
;  stateout[4] ; S08clk                ; 8.090  ; 8.090  ; Rise       ; S08clk                ;
;  stateout[5] ; S08clk                ; 10.068 ; 10.068 ; Rise       ; S08clk                ;
;  stateout[6] ; S08clk                ; 10.574 ; 10.574 ; Rise       ; S08clk                ;
; clkdisp      ; clk50                 ; 10.020 ; 10.020 ; Rise       ; clk50                 ;
; data[*]      ; clk50                 ; 17.709 ; 17.709 ; Rise       ; clk50                 ;
;  data[0]     ; clk50                 ; 16.605 ; 16.605 ; Rise       ; clk50                 ;
;  data[1]     ; clk50                 ; 16.602 ; 16.602 ; Rise       ; clk50                 ;
;  data[2]     ; clk50                 ; 16.639 ; 16.639 ; Rise       ; clk50                 ;
;  data[3]     ; clk50                 ; 16.612 ; 16.612 ; Rise       ; clk50                 ;
;  data[4]     ; clk50                 ; 17.206 ; 17.206 ; Rise       ; clk50                 ;
;  data[5]     ; clk50                 ; 16.590 ; 16.590 ; Rise       ; clk50                 ;
;  data[6]     ; clk50                 ; 17.084 ; 17.084 ; Rise       ; clk50                 ;
;  data[7]     ; clk50                 ; 16.492 ; 16.492 ; Rise       ; clk50                 ;
;  data[8]     ; clk50                 ; 16.627 ; 16.627 ; Rise       ; clk50                 ;
;  data[9]     ; clk50                 ; 16.398 ; 16.398 ; Rise       ; clk50                 ;
;  data[10]    ; clk50                 ; 17.400 ; 17.400 ; Rise       ; clk50                 ;
;  data[11]    ; clk50                 ; 17.709 ; 17.709 ; Rise       ; clk50                 ;
;  data[12]    ; clk50                 ; 17.474 ; 17.474 ; Rise       ; clk50                 ;
;  data[13]    ; clk50                 ; 16.661 ; 16.661 ; Rise       ; clk50                 ;
; data[*]      ; sci:S08sci|baudgen[0] ; 13.346 ; 13.346 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[0]     ; sci:S08sci|baudgen[0] ; 12.713 ; 12.713 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[1]     ; sci:S08sci|baudgen[0] ; 12.710 ; 12.710 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[2]     ; sci:S08sci|baudgen[0] ; 12.747 ; 12.747 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[3]     ; sci:S08sci|baudgen[0] ; 12.720 ; 12.720 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[4]     ; sci:S08sci|baudgen[0] ; 13.314 ; 13.314 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[5]     ; sci:S08sci|baudgen[0] ; 12.698 ; 12.698 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[6]     ; sci:S08sci|baudgen[0] ; 13.192 ; 13.192 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[7]     ; sci:S08sci|baudgen[0] ; 11.532 ; 11.532 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[8]     ; sci:S08sci|baudgen[0] ; 11.667 ; 11.667 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[9]     ; sci:S08sci|baudgen[0] ; 11.438 ; 11.438 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[10]    ; sci:S08sci|baudgen[0] ; 12.440 ; 12.440 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[11]    ; sci:S08sci|baudgen[0] ; 12.749 ; 12.749 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[12]    ; sci:S08sci|baudgen[0] ; 13.346 ; 13.346 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[13]    ; sci:S08sci|baudgen[0] ; 11.701 ; 11.701 ; Rise       ; sci:S08sci|baudgen[0] ;
; txd          ; sci:S08sci|baudgen[2] ; 8.710  ; 8.710  ; Rise       ; sci:S08sci|baudgen[2] ;
+--------------+-----------------------+--------+--------+------------+-----------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+--------------+-----------------------+--------+--------+------------+-----------------------+
; Data Port    ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+--------------+-----------------------+--------+--------+------------+-----------------------+
; IRout[*]     ; S08clk                ; 7.633  ; 7.633  ; Rise       ; S08clk                ;
;  IRout[0]    ; S08clk                ; 7.633  ; 7.633  ; Rise       ; S08clk                ;
;  IRout[1]    ; S08clk                ; 7.834  ; 7.834  ; Rise       ; S08clk                ;
;  IRout[2]    ; S08clk                ; 8.075  ; 8.075  ; Rise       ; S08clk                ;
;  IRout[3]    ; S08clk                ; 7.832  ; 7.832  ; Rise       ; S08clk                ;
;  IRout[4]    ; S08clk                ; 8.401  ; 8.401  ; Rise       ; S08clk                ;
;  IRout[5]    ; S08clk                ; 9.186  ; 9.186  ; Rise       ; S08clk                ;
;  IRout[6]    ; S08clk                ; 8.982  ; 8.982  ; Rise       ; S08clk                ;
;  IRout[7]    ; S08clk                ; 8.653  ; 8.653  ; Rise       ; S08clk                ;
;  IRout[8]    ; S08clk                ; 8.939  ; 8.939  ; Rise       ; S08clk                ;
;  IRout[9]    ; S08clk                ; 8.115  ; 8.115  ; Rise       ; S08clk                ;
;  IRout[10]   ; S08clk                ; 8.682  ; 8.682  ; Rise       ; S08clk                ;
;  IRout[11]   ; S08clk                ; 7.920  ; 7.920  ; Rise       ; S08clk                ;
;  IRout[12]   ; S08clk                ; 8.651  ; 8.651  ; Rise       ; S08clk                ;
;  IRout[13]   ; S08clk                ; 8.644  ; 8.644  ; Rise       ; S08clk                ;
; addr[*]      ; S08clk                ; 9.368  ; 9.368  ; Rise       ; S08clk                ;
;  addr[0]     ; S08clk                ; 9.368  ; 9.368  ; Rise       ; S08clk                ;
;  addr[1]     ; S08clk                ; 9.487  ; 9.487  ; Rise       ; S08clk                ;
;  addr[2]     ; S08clk                ; 9.621  ; 9.621  ; Rise       ; S08clk                ;
;  addr[3]     ; S08clk                ; 9.771  ; 9.771  ; Rise       ; S08clk                ;
;  addr[4]     ; S08clk                ; 9.742  ; 9.742  ; Rise       ; S08clk                ;
;  addr[5]     ; S08clk                ; 9.861  ; 9.861  ; Rise       ; S08clk                ;
;  addr[6]     ; S08clk                ; 9.859  ; 9.859  ; Rise       ; S08clk                ;
;  addr[7]     ; S08clk                ; 9.572  ; 9.572  ; Rise       ; S08clk                ;
;  addr[8]     ; S08clk                ; 10.631 ; 10.631 ; Rise       ; S08clk                ;
;  addr[9]     ; S08clk                ; 10.820 ; 10.820 ; Rise       ; S08clk                ;
;  addr[10]    ; S08clk                ; 9.516  ; 9.516  ; Rise       ; S08clk                ;
;  addr[11]    ; S08clk                ; 9.998  ; 9.998  ; Rise       ; S08clk                ;
;  addr[12]    ; S08clk                ; 10.057 ; 10.057 ; Rise       ; S08clk                ;
;  addr[13]    ; S08clk                ; 10.546 ; 10.546 ; Rise       ; S08clk                ;
;  addr[14]    ; S08clk                ; 9.472  ; 9.472  ; Rise       ; S08clk                ;
;  addr[15]    ; S08clk                ; 9.467  ; 9.467  ; Rise       ; S08clk                ;
;  addr[16]    ; S08clk                ; 9.501  ; 9.501  ; Rise       ; S08clk                ;
;  addr[17]    ; S08clk                ; 9.737  ; 9.737  ; Rise       ; S08clk                ;
;  addr[18]    ; S08clk                ; 9.804  ; 9.804  ; Rise       ; S08clk                ;
;  addr[19]    ; S08clk                ; 9.724  ; 9.724  ; Rise       ; S08clk                ;
;  addr[20]    ; S08clk                ; 9.710  ; 9.710  ; Rise       ; S08clk                ;
; data[*]      ; S08clk                ; 10.228 ; 10.228 ; Rise       ; S08clk                ;
;  data[0]     ; S08clk                ; 10.228 ; 10.228 ; Rise       ; S08clk                ;
;  data[1]     ; S08clk                ; 10.229 ; 10.229 ; Rise       ; S08clk                ;
;  data[2]     ; S08clk                ; 10.264 ; 10.264 ; Rise       ; S08clk                ;
;  data[3]     ; S08clk                ; 10.235 ; 10.235 ; Rise       ; S08clk                ;
;  data[4]     ; S08clk                ; 10.849 ; 10.849 ; Rise       ; S08clk                ;
;  data[5]     ; S08clk                ; 10.231 ; 10.231 ; Rise       ; S08clk                ;
;  data[6]     ; S08clk                ; 10.712 ; 10.712 ; Rise       ; S08clk                ;
;  data[7]     ; S08clk                ; 10.336 ; 10.336 ; Rise       ; S08clk                ;
;  data[8]     ; S08clk                ; 10.463 ; 10.463 ; Rise       ; S08clk                ;
;  data[9]     ; S08clk                ; 10.240 ; 10.240 ; Rise       ; S08clk                ;
;  data[10]    ; S08clk                ; 11.231 ; 11.231 ; Rise       ; S08clk                ;
;  data[11]    ; S08clk                ; 10.727 ; 10.727 ; Rise       ; S08clk                ;
;  data[12]    ; S08clk                ; 10.600 ; 10.600 ; Rise       ; S08clk                ;
;  data[13]    ; S08clk                ; 10.508 ; 10.508 ; Rise       ; S08clk                ;
; stateout[*]  ; S08clk                ; 7.858  ; 7.858  ; Rise       ; S08clk                ;
;  stateout[0] ; S08clk                ; 9.140  ; 9.140  ; Rise       ; S08clk                ;
;  stateout[1] ; S08clk                ; 9.836  ; 9.836  ; Rise       ; S08clk                ;
;  stateout[2] ; S08clk                ; 9.164  ; 9.164  ; Rise       ; S08clk                ;
;  stateout[3] ; S08clk                ; 10.107 ; 10.107 ; Rise       ; S08clk                ;
;  stateout[4] ; S08clk                ; 7.858  ; 7.858  ; Rise       ; S08clk                ;
;  stateout[5] ; S08clk                ; 9.626  ; 9.626  ; Rise       ; S08clk                ;
;  stateout[6] ; S08clk                ; 9.960  ; 9.960  ; Rise       ; S08clk                ;
; clkdisp      ; clk50                 ; 9.414  ; 9.414  ; Rise       ; clk50                 ;
; data[*]      ; clk50                 ; 11.389 ; 11.389 ; Rise       ; clk50                 ;
;  data[0]     ; clk50                 ; 11.908 ; 11.908 ; Rise       ; clk50                 ;
;  data[1]     ; clk50                 ; 11.911 ; 11.911 ; Rise       ; clk50                 ;
;  data[2]     ; clk50                 ; 11.943 ; 11.943 ; Rise       ; clk50                 ;
;  data[3]     ; clk50                 ; 11.914 ; 11.914 ; Rise       ; clk50                 ;
;  data[4]     ; clk50                 ; 12.534 ; 12.534 ; Rise       ; clk50                 ;
;  data[5]     ; clk50                 ; 11.916 ; 11.916 ; Rise       ; clk50                 ;
;  data[6]     ; clk50                 ; 12.394 ; 12.394 ; Rise       ; clk50                 ;
;  data[7]     ; clk50                 ; 11.594 ; 11.594 ; Rise       ; clk50                 ;
;  data[8]     ; clk50                 ; 11.721 ; 11.721 ; Rise       ; clk50                 ;
;  data[9]     ; clk50                 ; 11.498 ; 11.498 ; Rise       ; clk50                 ;
;  data[10]    ; clk50                 ; 12.489 ; 12.489 ; Rise       ; clk50                 ;
;  data[11]    ; clk50                 ; 11.389 ; 11.389 ; Rise       ; clk50                 ;
;  data[12]    ; clk50                 ; 12.731 ; 12.731 ; Rise       ; clk50                 ;
;  data[13]    ; clk50                 ; 11.766 ; 11.766 ; Rise       ; clk50                 ;
; data[*]      ; sci:S08sci|baudgen[0] ; 10.859 ; 10.859 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[0]     ; sci:S08sci|baudgen[0] ; 11.310 ; 11.310 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[1]     ; sci:S08sci|baudgen[0] ; 11.313 ; 11.313 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[2]     ; sci:S08sci|baudgen[0] ; 11.347 ; 11.347 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[3]     ; sci:S08sci|baudgen[0] ; 11.318 ; 11.318 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[4]     ; sci:S08sci|baudgen[0] ; 11.934 ; 11.934 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[5]     ; sci:S08sci|baudgen[0] ; 11.316 ; 11.316 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[6]     ; sci:S08sci|baudgen[0] ; 11.796 ; 11.796 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[7]     ; sci:S08sci|baudgen[0] ; 10.955 ; 10.955 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[8]     ; sci:S08sci|baudgen[0] ; 11.082 ; 11.082 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[9]     ; sci:S08sci|baudgen[0] ; 10.859 ; 10.859 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[10]    ; sci:S08sci|baudgen[0] ; 11.850 ; 11.850 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[11]    ; sci:S08sci|baudgen[0] ; 10.880 ; 10.880 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[12]    ; sci:S08sci|baudgen[0] ; 11.576 ; 11.576 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[13]    ; sci:S08sci|baudgen[0] ; 11.127 ; 11.127 ; Rise       ; sci:S08sci|baudgen[0] ;
; txd          ; sci:S08sci|baudgen[2] ; 8.710  ; 8.710  ; Rise       ; sci:S08sci|baudgen[2] ;
+--------------+-----------------------+--------+--------+------------+-----------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; clksel[0]  ; clkdisp     ; 6.797 ; 6.797 ; 6.797 ; 6.797 ;
; clksel[1]  ; clkdisp     ; 8.622 ; 8.622 ; 8.622 ; 8.622 ;
; clksel[2]  ; clkdisp     ; 8.649 ; 8.649 ; 8.649 ; 8.649 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; clksel[0]  ; clkdisp     ; 6.797 ; 6.797 ; 6.797 ; 6.797 ;
; clksel[1]  ; clkdisp     ; 7.803 ; 7.803 ; 7.803 ; 7.803 ;
; clksel[2]  ; clkdisp     ; 8.158 ; 8.158 ; 8.158 ; 8.158 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------+
; Fast Model Setup Summary                        ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; S08clk                 ; -6.794 ; -323.511      ;
; clk50                  ; -6.369 ; -2089.184     ;
; sci:S08sci|baudgen[0]  ; -0.350 ; -1.633        ;
; sci:S08sci|baudgen[2]  ; -0.064 ; -0.064        ;
; sci:S08sci|baudgenA[5] ; 0.641  ; 0.000         ;
+------------------------+--------+---------------+


+-------------------------------------------------+
; Fast Model Hold Summary                         ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk50                  ; -1.591 ; -5.921        ;
; sci:S08sci|baudgenA[5] ; -1.341 ; -3.863        ;
; S08clk                 ; 0.215  ; 0.000         ;
; sci:S08sci|baudgen[0]  ; 0.215  ; 0.000         ;
; sci:S08sci|baudgen[2]  ; 0.215  ; 0.000         ;
+------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------+
; Fast Model Minimum Pulse Width Summary          ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk50                  ; -2.000 ; -667.604      ;
; S08clk                 ; -0.500 ; -63.000       ;
; sci:S08sci|baudgen[0]  ; -0.500 ; -14.000       ;
; sci:S08sci|baudgen[2]  ; -0.500 ; -13.000       ;
; sci:S08sci|baudgenA[5] ; -0.500 ; -3.000        ;
+------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'S08clk'                                                                           ;
+--------+-------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+---------+--------------+-------------+--------------+------------+------------+
; -6.794 ; IR[7]       ; V       ; S08clk       ; S08clk      ; 1.000        ; -0.007     ; 7.819      ;
; -6.665 ; IR[6]       ; V       ; S08clk       ; S08clk      ; 1.000        ; -0.007     ; 7.690      ;
; -6.628 ; IR[7]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; -0.007     ; 7.653      ;
; -6.612 ; IR[7]       ; PC[10]  ; S08clk       ; S08clk      ; 1.000        ; -0.019     ; 7.625      ;
; -6.592 ; IR[7]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.019     ; 7.605      ;
; -6.583 ; IR[0]       ; V       ; S08clk       ; S08clk      ; 1.000        ; -0.007     ; 7.608      ;
; -6.569 ; IR[5]       ; V       ; S08clk       ; S08clk      ; 1.000        ; -0.007     ; 7.594      ;
; -6.542 ; IR[1]       ; V       ; S08clk       ; S08clk      ; 1.000        ; -0.007     ; 7.567      ;
; -6.529 ; IR[4]       ; V       ; S08clk       ; S08clk      ; 1.000        ; -0.007     ; 7.554      ;
; -6.527 ; IR[7]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.007     ; 7.552      ;
; -6.499 ; IR[6]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; -0.007     ; 7.524      ;
; -6.483 ; IR[6]       ; PC[10]  ; S08clk       ; S08clk      ; 1.000        ; -0.019     ; 7.496      ;
; -6.464 ; IR[2]       ; V       ; S08clk       ; S08clk      ; 1.000        ; -0.007     ; 7.489      ;
; -6.463 ; IR[6]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.019     ; 7.476      ;
; -6.463 ; IR[3]       ; V       ; S08clk       ; S08clk      ; 1.000        ; -0.007     ; 7.488      ;
; -6.430 ; IR[7]       ; PC[6]   ; S08clk       ; S08clk      ; 1.000        ; -0.022     ; 7.440      ;
; -6.417 ; IR[0]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; -0.007     ; 7.442      ;
; -6.403 ; IR[5]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; -0.007     ; 7.428      ;
; -6.401 ; IR[0]       ; PC[10]  ; S08clk       ; S08clk      ; 1.000        ; -0.019     ; 7.414      ;
; -6.400 ; IR[7]       ; PC[5]   ; S08clk       ; S08clk      ; 1.000        ; -0.022     ; 7.410      ;
; -6.398 ; IR[6]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.007     ; 7.423      ;
; -6.387 ; IR[5]       ; PC[10]  ; S08clk       ; S08clk      ; 1.000        ; -0.019     ; 7.400      ;
; -6.381 ; IR[0]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.019     ; 7.394      ;
; -6.376 ; IR[1]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; -0.007     ; 7.401      ;
; -6.367 ; IR[5]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.019     ; 7.380      ;
; -6.363 ; IR[4]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; -0.007     ; 7.388      ;
; -6.360 ; IR[1]       ; PC[10]  ; S08clk       ; S08clk      ; 1.000        ; -0.019     ; 7.373      ;
; -6.347 ; IR[4]       ; PC[10]  ; S08clk       ; S08clk      ; 1.000        ; -0.019     ; 7.360      ;
; -6.340 ; IR[1]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.019     ; 7.353      ;
; -6.328 ; IR[7]       ; PC[4]   ; S08clk       ; S08clk      ; 1.000        ; -0.019     ; 7.341      ;
; -6.327 ; IR[4]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.019     ; 7.340      ;
; -6.319 ; IR[7]       ; PC[7]   ; S08clk       ; S08clk      ; 1.000        ; 0.012      ; 7.363      ;
; -6.316 ; IR[0]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.007     ; 7.341      ;
; -6.312 ; IR[7]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.016      ; 7.360      ;
; -6.302 ; IR[7]       ; HX[10]  ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 7.339      ;
; -6.302 ; IR[5]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.007     ; 7.327      ;
; -6.301 ; IR[6]       ; PC[6]   ; S08clk       ; S08clk      ; 1.000        ; -0.022     ; 7.311      ;
; -6.298 ; IR[2]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; -0.007     ; 7.323      ;
; -6.297 ; IR[3]       ; A[7]    ; S08clk       ; S08clk      ; 1.000        ; -0.007     ; 7.322      ;
; -6.282 ; IR[2]       ; PC[10]  ; S08clk       ; S08clk      ; 1.000        ; -0.019     ; 7.295      ;
; -6.281 ; IR[3]       ; PC[10]  ; S08clk       ; S08clk      ; 1.000        ; -0.019     ; 7.294      ;
; -6.275 ; IR[1]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.007     ; 7.300      ;
; -6.271 ; IR[6]       ; PC[5]   ; S08clk       ; S08clk      ; 1.000        ; -0.022     ; 7.281      ;
; -6.262 ; IR[7]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; 0.012      ; 7.306      ;
; -6.262 ; IR[4]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.007     ; 7.287      ;
; -6.262 ; IR[2]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.019     ; 7.275      ;
; -6.261 ; IR[3]       ; PC[9]   ; S08clk       ; S08clk      ; 1.000        ; -0.019     ; 7.274      ;
; -6.258 ; IR[7]       ; PC[1]   ; S08clk       ; S08clk      ; 1.000        ; -0.022     ; 7.268      ;
; -6.219 ; IR[0]       ; PC[6]   ; S08clk       ; S08clk      ; 1.000        ; -0.022     ; 7.229      ;
; -6.205 ; IR[5]       ; PC[6]   ; S08clk       ; S08clk      ; 1.000        ; -0.022     ; 7.215      ;
; -6.199 ; IR[6]       ; PC[4]   ; S08clk       ; S08clk      ; 1.000        ; -0.019     ; 7.212      ;
; -6.197 ; IR[2]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.007     ; 7.222      ;
; -6.196 ; IR[3]       ; C       ; S08clk       ; S08clk      ; 1.000        ; -0.007     ; 7.221      ;
; -6.190 ; IR[6]       ; PC[7]   ; S08clk       ; S08clk      ; 1.000        ; 0.012      ; 7.234      ;
; -6.189 ; IR[7]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; -0.012     ; 7.209      ;
; -6.189 ; IR[0]       ; PC[5]   ; S08clk       ; S08clk      ; 1.000        ; -0.022     ; 7.199      ;
; -6.183 ; IR[6]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.016      ; 7.231      ;
; -6.178 ; IR[1]       ; PC[6]   ; S08clk       ; S08clk      ; 1.000        ; -0.022     ; 7.188      ;
; -6.175 ; IR[5]       ; PC[5]   ; S08clk       ; S08clk      ; 1.000        ; -0.022     ; 7.185      ;
; -6.173 ; IR[6]       ; HX[10]  ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 7.210      ;
; -6.165 ; IR[4]       ; PC[6]   ; S08clk       ; S08clk      ; 1.000        ; -0.022     ; 7.175      ;
; -6.148 ; CPUstate[2] ; V       ; S08clk       ; S08clk      ; 1.000        ; -0.006     ; 7.174      ;
; -6.148 ; IR[1]       ; PC[5]   ; S08clk       ; S08clk      ; 1.000        ; -0.022     ; 7.158      ;
; -6.145 ; IR[7]       ; HX[9]   ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 7.182      ;
; -6.143 ; IR[7]       ; A[2]    ; S08clk       ; S08clk      ; 1.000        ; -0.015     ; 7.160      ;
; -6.143 ; CPUstate[0] ; V       ; S08clk       ; S08clk      ; 1.000        ; -0.006     ; 7.169      ;
; -6.135 ; IR[4]       ; PC[5]   ; S08clk       ; S08clk      ; 1.000        ; -0.022     ; 7.145      ;
; -6.133 ; IR[6]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; 0.012      ; 7.177      ;
; -6.129 ; IR[6]       ; PC[1]   ; S08clk       ; S08clk      ; 1.000        ; -0.022     ; 7.139      ;
; -6.117 ; IR[0]       ; PC[4]   ; S08clk       ; S08clk      ; 1.000        ; -0.019     ; 7.130      ;
; -6.116 ; IR[7]       ; HX[8]   ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 7.153      ;
; -6.108 ; IR[0]       ; PC[7]   ; S08clk       ; S08clk      ; 1.000        ; 0.012      ; 7.152      ;
; -6.103 ; IR[5]       ; PC[4]   ; S08clk       ; S08clk      ; 1.000        ; -0.019     ; 7.116      ;
; -6.101 ; IR[0]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.016      ; 7.149      ;
; -6.100 ; IR[2]       ; PC[6]   ; S08clk       ; S08clk      ; 1.000        ; -0.022     ; 7.110      ;
; -6.099 ; IR[3]       ; PC[6]   ; S08clk       ; S08clk      ; 1.000        ; -0.022     ; 7.109      ;
; -6.094 ; IR[5]       ; PC[7]   ; S08clk       ; S08clk      ; 1.000        ; 0.012      ; 7.138      ;
; -6.091 ; IR[0]       ; HX[10]  ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 7.128      ;
; -6.091 ; CPUstate[1] ; V       ; S08clk       ; S08clk      ; 1.000        ; -0.006     ; 7.117      ;
; -6.089 ; IR[7]       ; PC[3]   ; S08clk       ; S08clk      ; 1.000        ; 0.012      ; 7.133      ;
; -6.087 ; IR[5]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.016      ; 7.135      ;
; -6.084 ; IR[7]       ; A[1]    ; S08clk       ; S08clk      ; 1.000        ; 0.009      ; 7.125      ;
; -6.077 ; IR[5]       ; HX[10]  ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 7.114      ;
; -6.076 ; IR[1]       ; PC[4]   ; S08clk       ; S08clk      ; 1.000        ; -0.019     ; 7.089      ;
; -6.070 ; IR[2]       ; PC[5]   ; S08clk       ; S08clk      ; 1.000        ; -0.022     ; 7.080      ;
; -6.069 ; IR[3]       ; PC[5]   ; S08clk       ; S08clk      ; 1.000        ; -0.022     ; 7.079      ;
; -6.067 ; IR[1]       ; PC[7]   ; S08clk       ; S08clk      ; 1.000        ; 0.012      ; 7.111      ;
; -6.066 ; IR[7]       ; HX[7]   ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 7.103      ;
; -6.063 ; IR[4]       ; PC[4]   ; S08clk       ; S08clk      ; 1.000        ; -0.019     ; 7.076      ;
; -6.060 ; IR[6]       ; A[6]    ; S08clk       ; S08clk      ; 1.000        ; -0.012     ; 7.080      ;
; -6.060 ; IR[1]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.016      ; 7.108      ;
; -6.054 ; IR[4]       ; PC[7]   ; S08clk       ; S08clk      ; 1.000        ; 0.012      ; 7.098      ;
; -6.051 ; IR[0]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; 0.012      ; 7.095      ;
; -6.050 ; IR[1]       ; HX[10]  ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 7.087      ;
; -6.048 ; IR[7]       ; A[5]    ; S08clk       ; S08clk      ; 1.000        ; 0.016      ; 7.096      ;
; -6.047 ; IR[4]       ; A[4]    ; S08clk       ; S08clk      ; 1.000        ; 0.016      ; 7.095      ;
; -6.047 ; IR[0]       ; PC[1]   ; S08clk       ; S08clk      ; 1.000        ; -0.022     ; 7.057      ;
; -6.037 ; IR[4]       ; HX[10]  ; S08clk       ; S08clk      ; 1.000        ; 0.005      ; 7.074      ;
; -6.037 ; IR[5]       ; PC[8]   ; S08clk       ; S08clk      ; 1.000        ; 0.012      ; 7.081      ;
; -6.033 ; IR[5]       ; PC[1]   ; S08clk       ; S08clk      ; 1.000        ; -0.022     ; 7.043      ;
+--------+-------------+---------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk50'                                                                                                         ;
+--------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.369 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[0]  ; S08clk       ; clk50       ; 1.000        ; 0.327      ; 7.728      ;
; -6.333 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[18] ; S08clk       ; clk50       ; 1.000        ; 0.338      ; 7.703      ;
; -6.333 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[17] ; S08clk       ; clk50       ; 1.000        ; 0.338      ; 7.703      ;
; -6.305 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[16] ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 7.679      ;
; -6.305 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[14] ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 7.679      ;
; -6.305 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[15] ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 7.679      ;
; -6.304 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[4]  ; S08clk       ; clk50       ; 1.000        ; 0.346      ; 7.682      ;
; -6.287 ; IR[7]     ; FPU:S08fpu|FPdivide:FPdivUnit|B[10]    ; S08clk       ; clk50       ; 1.000        ; 0.345      ; 7.664      ;
; -6.287 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[22] ; S08clk       ; clk50       ; 1.000        ; 0.344      ; 7.663      ;
; -6.287 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[21] ; S08clk       ; clk50       ; 1.000        ; 0.344      ; 7.663      ;
; -6.287 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[20] ; S08clk       ; clk50       ; 1.000        ; 0.344      ; 7.663      ;
; -6.261 ; IR[7]     ; FPU:S08fpu|FPdivide:FPdivUnit|B[11]    ; S08clk       ; clk50       ; 1.000        ; 0.347      ; 7.640      ;
; -6.261 ; IR[7]     ; FPU:S08fpu|FPdivide:FPdivUnit|B[14]    ; S08clk       ; clk50       ; 1.000        ; 0.347      ; 7.640      ;
; -6.261 ; IR[7]     ; FPU:S08fpu|FPdivide:FPdivUnit|B[15]    ; S08clk       ; clk50       ; 1.000        ; 0.347      ; 7.640      ;
; -6.261 ; IR[7]     ; FPU:S08fpu|FPdivide:FPdivUnit|B[16]    ; S08clk       ; clk50       ; 1.000        ; 0.347      ; 7.640      ;
; -6.261 ; IR[7]     ; FPU:S08fpu|FPdivide:FPdivUnit|B[17]    ; S08clk       ; clk50       ; 1.000        ; 0.347      ; 7.640      ;
; -6.261 ; IR[7]     ; FPU:S08fpu|FPdivide:FPdivUnit|B[18]    ; S08clk       ; clk50       ; 1.000        ; 0.347      ; 7.640      ;
; -6.261 ; IR[7]     ; FPU:S08fpu|FPdivide:FPdivUnit|B[19]    ; S08clk       ; clk50       ; 1.000        ; 0.347      ; 7.640      ;
; -6.261 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|eA[0] ; S08clk       ; clk50       ; 1.000        ; 0.320      ; 7.613      ;
; -6.261 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|eA[2] ; S08clk       ; clk50       ; 1.000        ; 0.320      ; 7.613      ;
; -6.261 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|eA[3] ; S08clk       ; clk50       ; 1.000        ; 0.320      ; 7.613      ;
; -6.261 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|eA[4] ; S08clk       ; clk50       ; 1.000        ; 0.320      ; 7.613      ;
; -6.261 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|eA[5] ; S08clk       ; clk50       ; 1.000        ; 0.320      ; 7.613      ;
; -6.261 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|eA[7] ; S08clk       ; clk50       ; 1.000        ; 0.320      ; 7.613      ;
; -6.261 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|eA[1] ; S08clk       ; clk50       ; 1.000        ; 0.320      ; 7.613      ;
; -6.261 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|eA[6] ; S08clk       ; clk50       ; 1.000        ; 0.320      ; 7.613      ;
; -6.258 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[23] ; S08clk       ; clk50       ; 1.000        ; 0.325      ; 7.615      ;
; -6.258 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[10] ; S08clk       ; clk50       ; 1.000        ; 0.325      ; 7.615      ;
; -6.258 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[9]  ; S08clk       ; clk50       ; 1.000        ; 0.325      ; 7.615      ;
; -6.258 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[8]  ; S08clk       ; clk50       ; 1.000        ; 0.325      ; 7.615      ;
; -6.258 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[7]  ; S08clk       ; clk50       ; 1.000        ; 0.325      ; 7.615      ;
; -6.258 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[6]  ; S08clk       ; clk50       ; 1.000        ; 0.325      ; 7.615      ;
; -6.258 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[5]  ; S08clk       ; clk50       ; 1.000        ; 0.325      ; 7.615      ;
; -6.258 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[2]  ; S08clk       ; clk50       ; 1.000        ; 0.325      ; 7.615      ;
; -6.258 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[1]  ; S08clk       ; clk50       ; 1.000        ; 0.325      ; 7.615      ;
; -6.245 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|A[23] ; S08clk       ; clk50       ; 1.000        ; 0.324      ; 7.601      ;
; -6.244 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[19] ; S08clk       ; clk50       ; 1.000        ; 0.314      ; 7.590      ;
; -6.240 ; IR[6]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[0]  ; S08clk       ; clk50       ; 1.000        ; 0.327      ; 7.599      ;
; -6.236 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[9]  ; S08clk       ; clk50       ; 1.000        ; 0.318      ; 7.586      ;
; -6.236 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[5]  ; S08clk       ; clk50       ; 1.000        ; 0.318      ; 7.586      ;
; -6.217 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[7]  ; S08clk       ; clk50       ; 1.000        ; 0.346      ; 7.595      ;
; -6.217 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[6]  ; S08clk       ; clk50       ; 1.000        ; 0.346      ; 7.595      ;
; -6.213 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|E[0]  ; S08clk       ; clk50       ; 1.000        ; 0.324      ; 7.569      ;
; -6.213 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|E[1]  ; S08clk       ; clk50       ; 1.000        ; 0.324      ; 7.569      ;
; -6.213 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|E[2]  ; S08clk       ; clk50       ; 1.000        ; 0.324      ; 7.569      ;
; -6.213 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|E[3]  ; S08clk       ; clk50       ; 1.000        ; 0.324      ; 7.569      ;
; -6.213 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|E[4]  ; S08clk       ; clk50       ; 1.000        ; 0.324      ; 7.569      ;
; -6.213 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|E[5]  ; S08clk       ; clk50       ; 1.000        ; 0.324      ; 7.569      ;
; -6.213 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|E[6]  ; S08clk       ; clk50       ; 1.000        ; 0.324      ; 7.569      ;
; -6.213 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|E[7]  ; S08clk       ; clk50       ; 1.000        ; 0.324      ; 7.569      ;
; -6.204 ; IR[6]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[18] ; S08clk       ; clk50       ; 1.000        ; 0.338      ; 7.574      ;
; -6.204 ; IR[6]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[17] ; S08clk       ; clk50       ; 1.000        ; 0.338      ; 7.574      ;
; -6.203 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[23] ; S08clk       ; clk50       ; 1.000        ; 0.344      ; 7.579      ;
; -6.203 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[22] ; S08clk       ; clk50       ; 1.000        ; 0.344      ; 7.579      ;
; -6.203 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[21] ; S08clk       ; clk50       ; 1.000        ; 0.344      ; 7.579      ;
; -6.203 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[20] ; S08clk       ; clk50       ; 1.000        ; 0.344      ; 7.579      ;
; -6.203 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[19] ; S08clk       ; clk50       ; 1.000        ; 0.344      ; 7.579      ;
; -6.201 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[25] ; S08clk       ; clk50       ; 1.000        ; 0.319      ; 7.552      ;
; -6.201 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[24] ; S08clk       ; clk50       ; 1.000        ; 0.319      ; 7.552      ;
; -6.179 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[22] ; S08clk       ; clk50       ; 1.000        ; 0.324      ; 7.535      ;
; -6.179 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[21] ; S08clk       ; clk50       ; 1.000        ; 0.324      ; 7.535      ;
; -6.179 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[20] ; S08clk       ; clk50       ; 1.000        ; 0.324      ; 7.535      ;
; -6.179 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[19] ; S08clk       ; clk50       ; 1.000        ; 0.324      ; 7.535      ;
; -6.179 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[18] ; S08clk       ; clk50       ; 1.000        ; 0.324      ; 7.535      ;
; -6.179 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[17] ; S08clk       ; clk50       ; 1.000        ; 0.324      ; 7.535      ;
; -6.179 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[16] ; S08clk       ; clk50       ; 1.000        ; 0.324      ; 7.535      ;
; -6.179 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[15] ; S08clk       ; clk50       ; 1.000        ; 0.324      ; 7.535      ;
; -6.179 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[14] ; S08clk       ; clk50       ; 1.000        ; 0.324      ; 7.535      ;
; -6.179 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[13] ; S08clk       ; clk50       ; 1.000        ; 0.324      ; 7.535      ;
; -6.179 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[12] ; S08clk       ; clk50       ; 1.000        ; 0.324      ; 7.535      ;
; -6.179 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[11] ; S08clk       ; clk50       ; 1.000        ; 0.324      ; 7.535      ;
; -6.179 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[4]  ; S08clk       ; clk50       ; 1.000        ; 0.324      ; 7.535      ;
; -6.179 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[3]  ; S08clk       ; clk50       ; 1.000        ; 0.324      ; 7.535      ;
; -6.176 ; IR[6]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[16] ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 7.550      ;
; -6.176 ; IR[6]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[14] ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 7.550      ;
; -6.176 ; IR[6]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[15] ; S08clk       ; clk50       ; 1.000        ; 0.342      ; 7.550      ;
; -6.175 ; IR[6]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[4]  ; S08clk       ; clk50       ; 1.000        ; 0.346      ; 7.553      ;
; -6.168 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[13] ; S08clk       ; clk50       ; 1.000        ; 0.322      ; 7.522      ;
; -6.167 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|B[16] ; S08clk       ; clk50       ; 1.000        ; 0.325      ; 7.524      ;
; -6.167 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|B[9]  ; S08clk       ; clk50       ; 1.000        ; 0.325      ; 7.524      ;
; -6.167 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|B[8]  ; S08clk       ; clk50       ; 1.000        ; 0.325      ; 7.524      ;
; -6.167 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|B[6]  ; S08clk       ; clk50       ; 1.000        ; 0.325      ; 7.524      ;
; -6.167 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|B[5]  ; S08clk       ; clk50       ; 1.000        ; 0.325      ; 7.524      ;
; -6.167 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|B[1]  ; S08clk       ; clk50       ; 1.000        ; 0.325      ; 7.524      ;
; -6.167 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|B[0]  ; S08clk       ; clk50       ; 1.000        ; 0.325      ; 7.524      ;
; -6.158 ; IR[0]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[0]  ; S08clk       ; clk50       ; 1.000        ; 0.327      ; 7.517      ;
; -6.158 ; IR[6]     ; FPU:S08fpu|FPdivide:FPdivUnit|B[10]    ; S08clk       ; clk50       ; 1.000        ; 0.345      ; 7.535      ;
; -6.158 ; IR[6]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[22] ; S08clk       ; clk50       ; 1.000        ; 0.344      ; 7.534      ;
; -6.158 ; IR[6]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[21] ; S08clk       ; clk50       ; 1.000        ; 0.344      ; 7.534      ;
; -6.158 ; IR[6]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[20] ; S08clk       ; clk50       ; 1.000        ; 0.344      ; 7.534      ;
; -6.146 ; IR[7]     ; FPU:S08fpu|FPdivide:FPdivUnit|B[12]    ; S08clk       ; clk50       ; 1.000        ; 0.347      ; 7.525      ;
; -6.146 ; IR[7]     ; FPU:S08fpu|FPdivide:FPdivUnit|B[20]    ; S08clk       ; clk50       ; 1.000        ; 0.347      ; 7.525      ;
; -6.146 ; IR[7]     ; FPU:S08fpu|FPdivide:FPdivUnit|B[21]    ; S08clk       ; clk50       ; 1.000        ; 0.347      ; 7.525      ;
; -6.146 ; IR[7]     ; FPU:S08fpu|FPdivide:FPdivUnit|B[22]    ; S08clk       ; clk50       ; 1.000        ; 0.347      ; 7.525      ;
; -6.146 ; IR[7]     ; FPU:S08fpu|FPdivide:FPdivUnit|S        ; S08clk       ; clk50       ; 1.000        ; 0.347      ; 7.525      ;
; -6.145 ; IR[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[8]  ; S08clk       ; clk50       ; 1.000        ; 0.346      ; 7.523      ;
; -6.144 ; IR[5]     ; FPU:S08fpu|FPmultiply:FPmultUnit|P[0]  ; S08clk       ; clk50       ; 1.000        ; 0.327      ; 7.503      ;
; -6.139 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|B[17] ; S08clk       ; clk50       ; 1.000        ; 0.348      ; 7.519      ;
; -6.139 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|B[20] ; S08clk       ; clk50       ; 1.000        ; 0.348      ; 7.519      ;
; -6.139 ; IR[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|B[19] ; S08clk       ; clk50       ; 1.000        ; 0.348      ; 7.519      ;
+--------+-----------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sci:S08sci|baudgen[0]'                                                                                                           ;
+--------+-------------------------+-------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.350 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.024      ; 1.406      ;
; -0.304 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.024      ; 1.360      ;
; -0.274 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; -0.010     ; 1.296      ;
; -0.228 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; -0.010     ; 1.250      ;
; -0.218 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.024      ; 1.274      ;
; -0.191 ; sci:S08sci|shiftin[4]   ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; -0.025     ; 1.198      ;
; -0.142 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; -0.010     ; 1.164      ;
; -0.137 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; -0.001     ; 1.168      ;
; -0.137 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; -0.001     ; 1.168      ;
; -0.137 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; -0.001     ; 1.168      ;
; -0.137 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; -0.001     ; 1.168      ;
; -0.137 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; -0.001     ; 1.168      ;
; -0.137 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; -0.001     ; 1.168      ;
; -0.091 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; -0.001     ; 1.122      ;
; -0.091 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; -0.001     ; 1.122      ;
; -0.091 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; -0.001     ; 1.122      ;
; -0.091 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; -0.001     ; 1.122      ;
; -0.091 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; -0.001     ; 1.122      ;
; -0.091 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; -0.001     ; 1.122      ;
; -0.049 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 1.081      ;
; -0.048 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 1.080      ;
; -0.042 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 1.074      ;
; -0.041 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 1.073      ;
; -0.012 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.001      ; 1.045      ;
; -0.012 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.001      ; 1.045      ;
; -0.012 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.001      ; 1.045      ;
; -0.007 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.001      ; 1.040      ;
; -0.007 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.001      ; 1.040      ;
; -0.007 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.001      ; 1.040      ;
; -0.005 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; -0.001     ; 1.036      ;
; -0.005 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; -0.001     ; 1.036      ;
; -0.005 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; -0.001     ; 1.036      ;
; -0.005 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; -0.001     ; 1.036      ;
; -0.005 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; -0.001     ; 1.036      ;
; -0.005 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; -0.001     ; 1.036      ;
; -0.004 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; -0.001     ; 1.035      ;
; -0.003 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; -0.001     ; 1.034      ;
; 0.002  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 1.030      ;
; 0.003  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 1.029      ;
; 0.011  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; -0.001     ; 1.020      ;
; 0.012  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; -0.001     ; 1.019      ;
; 0.052  ; sci:S08sci|shiftin[5]   ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.025      ; 1.005      ;
; 0.087  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; -0.001     ; 0.944      ;
; 0.088  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; -0.001     ; 0.943      ;
; 0.107  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.001      ; 0.926      ;
; 0.107  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.001      ; 0.926      ;
; 0.107  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.001      ; 0.926      ;
; 0.148  ; sci:S08sci|shiftin[7]   ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.009      ; 0.893      ;
; 0.336  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 0.696      ;
; 0.353  ; sci:S08sci|shiftin[2]   ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 0.679      ;
; 0.416  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 0.616      ;
; 0.454  ; sci:S08sci|shiftin[3]   ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 0.578      ;
; 0.457  ; sci:S08sci|shiftin[6]   ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 0.575      ;
; 0.497  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 0.535      ;
; 0.500  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 0.532      ;
; 0.512  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 0.520      ;
; 0.554  ; sci:S08sci|shiftin[1]   ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 0.478      ;
; 0.665  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 1.000        ; 0.000      ; 0.367      ;
+--------+-------------------------+-------------------------+-----------------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sci:S08sci|baudgen[2]'                                                                                                         ;
+--------+------------------------+------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.064 ; sci:S08sci|trandata[2] ; sci:S08sci|shiftout[3] ; clk50                 ; sci:S08sci|baudgen[2] ; 1.000        ; -0.248     ; 0.848      ;
; 0.000  ; sci:S08sci|trandata[6] ; sci:S08sci|shiftout[7] ; clk50                 ; sci:S08sci|baudgen[2] ; 1.000        ; -0.251     ; 0.781      ;
; 0.033  ; sci:S08sci|trandata[5] ; sci:S08sci|shiftout[6] ; clk50                 ; sci:S08sci|baudgen[2] ; 1.000        ; -0.251     ; 0.748      ;
; 0.093  ; sci:S08sci|trandata[4] ; sci:S08sci|shiftout[5] ; clk50                 ; sci:S08sci|baudgen[2] ; 1.000        ; -0.275     ; 0.664      ;
; 0.134  ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[4] ; clk50                 ; sci:S08sci|baudgen[2] ; 1.000        ; -0.270     ; 0.628      ;
; 0.135  ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[1] ; clk50                 ; sci:S08sci|baudgen[2] ; 1.000        ; -0.270     ; 0.627      ;
; 0.136  ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[2] ; clk50                 ; sci:S08sci|baudgen[2] ; 1.000        ; -0.270     ; 0.626      ;
; 0.155  ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[7] ; clk50                 ; sci:S08sci|baudgen[2] ; 1.000        ; -0.271     ; 0.606      ;
; 0.156  ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[5] ; clk50                 ; sci:S08sci|baudgen[2] ; 1.000        ; -0.271     ; 0.605      ;
; 0.168  ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 0.864      ;
; 0.175  ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 0.857      ;
; 0.190  ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 0.842      ;
; 0.197  ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 0.835      ;
; 0.205  ; sci:S08sci|newtrandata ; sci:S08sci|txdstate[0] ; clk50                 ; sci:S08sci|baudgen[2] ; 1.000        ; -0.271     ; 0.556      ;
; 0.210  ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.001      ; 0.823      ;
; 0.210  ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.001      ; 0.823      ;
; 0.211  ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[8] ; clk50                 ; sci:S08sci|baudgen[2] ; 1.000        ; -0.271     ; 0.550      ;
; 0.211  ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.001      ; 0.822      ;
; 0.211  ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.001      ; 0.822      ;
; 0.214  ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[3] ; clk50                 ; sci:S08sci|baudgen[2] ; 1.000        ; -0.270     ; 0.548      ;
; 0.232  ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.001      ; 0.801      ;
; 0.232  ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.001      ; 0.801      ;
; 0.233  ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.001      ; 0.800      ;
; 0.233  ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.001      ; 0.800      ;
; 0.237  ; sci:S08sci|trandata[7] ; sci:S08sci|shiftout[8] ; clk50                 ; sci:S08sci|baudgen[2] ; 1.000        ; -0.272     ; 0.523      ;
; 0.239  ; sci:S08sci|trandata[3] ; sci:S08sci|shiftout[4] ; clk50                 ; sci:S08sci|baudgen[2] ; 1.000        ; -0.271     ; 0.522      ;
; 0.251  ; sci:S08sci|trandata[0] ; sci:S08sci|shiftout[1] ; clk50                 ; sci:S08sci|baudgen[2] ; 1.000        ; -0.271     ; 0.510      ;
; 0.260  ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 0.772      ;
; 0.267  ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 0.765      ;
; 0.271  ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 0.761      ;
; 0.286  ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 0.746      ;
; 0.290  ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[0] ; clk50                 ; sci:S08sci|baudgen[2] ; 1.000        ; -0.271     ; 0.471      ;
; 0.290  ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 0.742      ;
; 0.293  ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 0.739      ;
; 0.293  ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 0.739      ;
; 0.294  ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[6] ; clk50                 ; sci:S08sci|baudgen[2] ; 1.000        ; -0.271     ; 0.467      ;
; 0.302  ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.001      ; 0.731      ;
; 0.302  ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.001      ; 0.731      ;
; 0.303  ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.001      ; 0.730      ;
; 0.303  ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.001      ; 0.730      ;
; 0.308  ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 0.724      ;
; 0.311  ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 0.721      ;
; 0.312  ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 0.720      ;
; 0.315  ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 0.717      ;
; 0.317  ; sci:S08sci|trandata[1] ; sci:S08sci|shiftout[2] ; clk50                 ; sci:S08sci|baudgen[2] ; 1.000        ; -0.271     ; 0.444      ;
; 0.318  ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 0.714      ;
; 0.333  ; sci:S08sci|shiftout[7] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 0.699      ;
; 0.334  ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 0.698      ;
; 0.353  ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.001      ; 0.680      ;
; 0.353  ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.001      ; 0.680      ;
; 0.354  ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.001      ; 0.679      ;
; 0.354  ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.001      ; 0.679      ;
; 0.363  ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 0.669      ;
; 0.378  ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 0.654      ;
; 0.382  ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 0.650      ;
; 0.385  ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 0.647      ;
; 0.414  ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 0.618      ;
; 0.423  ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 0.609      ;
; 0.423  ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 0.609      ;
; 0.424  ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 0.608      ;
; 0.428  ; sci:S08sci|shiftout[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; -0.001     ; 0.603      ;
; 0.429  ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 0.603      ;
; 0.433  ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 0.599      ;
; 0.436  ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 0.596      ;
; 0.437  ; sci:S08sci|shiftout[6] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 0.595      ;
; 0.438  ; sci:S08sci|shiftout[5] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.001      ; 0.595      ;
; 0.507  ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 0.525      ;
; 0.511  ; sci:S08sci|shiftout[8] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 0.521      ;
; 0.516  ; sci:S08sci|shiftout[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 0.516      ;
; 0.517  ; sci:S08sci|shiftout[4] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 0.515      ;
; 0.552  ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 0.480      ;
; 0.593  ; sci:S08sci|shiftout[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 0.439      ;
; 0.624  ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 0.408      ;
; 0.628  ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 0.404      ;
; 0.665  ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 1.000        ; 0.000      ; 0.367      ;
+--------+------------------------+------------------------+-----------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sci:S08sci|baudgenA[5]'                                                                                                       ;
+-------+-----------------------+-----------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+------------------------+------------------------+--------------+------------+------------+
; 0.641 ; sci:S08sci|baudgen[1] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgenA[5] ; sci:S08sci|baudgenA[5] ; 1.000        ; 0.000      ; 0.391      ;
; 0.665 ; sci:S08sci|baudgen[1] ; sci:S08sci|baudgen[1] ; sci:S08sci|baudgenA[5] ; sci:S08sci|baudgenA[5] ; 1.000        ; 0.000      ; 0.367      ;
; 1.561 ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[1] ; sci:S08sci|baudgen[0]  ; sci:S08sci|baudgenA[5] ; 0.500        ; 1.415      ; 0.527      ;
; 1.566 ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[0]  ; sci:S08sci|baudgenA[5] ; 0.500        ; 1.415      ; 0.522      ;
; 1.721 ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0]  ; sci:S08sci|baudgenA[5] ; 0.500        ; 1.415      ; 0.367      ;
; 1.721 ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2]  ; sci:S08sci|baudgenA[5] ; 0.500        ; 1.415      ; 0.367      ;
; 2.061 ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[1] ; sci:S08sci|baudgen[0]  ; sci:S08sci|baudgenA[5] ; 1.000        ; 1.415      ; 0.527      ;
; 2.066 ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[0]  ; sci:S08sci|baudgenA[5] ; 1.000        ; 1.415      ; 0.522      ;
; 2.221 ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0]  ; sci:S08sci|baudgenA[5] ; 1.000        ; 1.415      ; 0.367      ;
; 2.221 ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2]  ; sci:S08sci|baudgenA[5] ; 1.000        ; 1.415      ; 0.367      ;
+-------+-----------------------+-----------------------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk50'                                                                                                                                                       ;
+--------+-------------------------------------------+-------------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+------------------------+-------------+--------------+------------+------------+
; -1.591 ; sci:S08sci|baudgenA[5]                    ; sci:S08sci|baudgenA[5]                    ; sci:S08sci|baudgenA[5] ; clk50       ; 0.000        ; 1.665      ; 0.367      ;
; -1.437 ; sci:S08sci|baudgenA[5]                    ; sci:S08sci|baudgenA[1]                    ; sci:S08sci|baudgenA[5] ; clk50       ; 0.000        ; 1.665      ; 0.521      ;
; -1.433 ; sci:S08sci|baudgenA[5]                    ; sci:S08sci|baudgenA[4]                    ; sci:S08sci|baudgenA[5] ; clk50       ; 0.000        ; 1.665      ; 0.525      ;
; -1.431 ; sci:S08sci|baudgenA[5]                    ; sci:S08sci|baudgenA[2]                    ; sci:S08sci|baudgenA[5] ; clk50       ; 0.000        ; 1.665      ; 0.527      ;
; -1.091 ; sci:S08sci|baudgenA[5]                    ; sci:S08sci|baudgenA[5]                    ; sci:S08sci|baudgenA[5] ; clk50       ; -0.500       ; 1.665      ; 0.367      ;
; -0.937 ; sci:S08sci|baudgenA[5]                    ; sci:S08sci|baudgenA[1]                    ; sci:S08sci|baudgenA[5] ; clk50       ; -0.500       ; 1.665      ; 0.521      ;
; -0.933 ; sci:S08sci|baudgenA[5]                    ; sci:S08sci|baudgenA[4]                    ; sci:S08sci|baudgenA[5] ; clk50       ; -0.500       ; 1.665      ; 0.525      ;
; -0.931 ; sci:S08sci|baudgenA[5]                    ; sci:S08sci|baudgenA[2]                    ; sci:S08sci|baudgenA[5] ; clk50       ; -0.500       ; 1.665      ; 0.527      ;
; -0.016 ; sci:S08sci|txdstate[2]                    ; sci:S08sci|prevtxdstate9                  ; sci:S08sci|baudgen[2]  ; clk50       ; 0.000        ; 0.271      ; 0.407      ;
; -0.013 ; sci:S08sci|txdstate[2]                    ; sci:S08sci|prevtxdstate1                  ; sci:S08sci|baudgen[2]  ; clk50       ; 0.000        ; 0.271      ; 0.410      ;
; 0.038  ; sci:S08sci|txdstate[1]                    ; sci:S08sci|prevtxdstate1                  ; sci:S08sci|baudgen[2]  ; clk50       ; 0.000        ; 0.271      ; 0.461      ;
; 0.065  ; sci:S08sci|rcvstate[2]                    ; sci:S08sci|prevrcvstate7                  ; sci:S08sci|baudgen[0]  ; clk50       ; 0.000        ; 0.270      ; 0.487      ;
; 0.068  ; sci:S08sci|txdstate[3]                    ; sci:S08sci|prevtxdstate9                  ; sci:S08sci|baudgen[2]  ; clk50       ; 0.000        ; 0.271      ; 0.491      ;
; 0.108  ; sci:S08sci|txdstate[1]                    ; sci:S08sci|prevtxdstate9                  ; sci:S08sci|baudgen[2]  ; clk50       ; 0.000        ; 0.271      ; 0.531      ;
; 0.108  ; sci:S08sci|txdstate[0]                    ; sci:S08sci|prevtxdstate1                  ; sci:S08sci|baudgen[2]  ; clk50       ; 0.000        ; 0.271      ; 0.531      ;
; 0.130  ; sci:S08sci|txdstate[3]                    ; sci:S08sci|prevtxdstate1                  ; sci:S08sci|baudgen[2]  ; clk50       ; 0.000        ; 0.271      ; 0.553      ;
; 0.141  ; sci:S08sci|rcvstate[1]                    ; sci:S08sci|rdrf                           ; sci:S08sci|baudgen[0]  ; clk50       ; 0.000        ; 0.270      ; 0.563      ;
; 0.192  ; sci:S08sci|txdstate[0]                    ; sci:S08sci|prevtxdstate9                  ; sci:S08sci|baudgen[2]  ; clk50       ; 0.000        ; 0.271      ; 0.615      ;
; 0.197  ; sci:S08sci|rcvstate[1]                    ; sci:S08sci|prevrcvstate7                  ; sci:S08sci|baudgen[0]  ; clk50       ; 0.000        ; 0.270      ; 0.619      ;
; 0.207  ; sci:S08sci|rcvstate[0]                    ; sci:S08sci|prevrcvstate7                  ; sci:S08sci|baudgen[0]  ; clk50       ; 0.000        ; 0.270      ; 0.629      ;
; 0.215  ; clkdiv[0]                                 ; clkdiv[0]                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|FPdivide:FPdivUnit|Step        ; FPU:S08fpu|FPdivide:FPdivUnit|Step        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|inloc[0]                       ; FPU:S08fpu|inloc[0]                       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|FPmultiply:FPmultUnit|sbit     ; FPU:S08fpu|FPmultiply:FPmultUnit|sbit     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|FPmultiply:FPmultUnit|state.00 ; FPU:S08fpu|FPmultiply:FPmultUnit|state.00 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[26]    ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[26]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[0]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[0]     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|state.10 ; FPU:S08fpu|FPaddsub:FPaddsubUnit|state.10 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[27]    ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[27]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|state.00 ; FPU:S08fpu|FPaddsub:FPaddsubUnit|state.00 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sci:S08sci|baudgenA[4]                    ; sci:S08sci|baudgenA[4]                    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|outloc[0]                      ; FPU:S08fpu|outloc[0]                      ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|outloc[1]                      ; FPU:S08fpu|outloc[1]                      ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; FPU:S08fpu|Busy                           ; FPU:S08fpu|Busy                           ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sci:S08sci|rdrf                           ; sci:S08sci|rdrf                           ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.219  ; sci:S08sci|rcvstate[2]                    ; sci:S08sci|rdrf                           ; sci:S08sci|baudgen[0]  ; clk50       ; 0.000        ; 0.270      ; 0.641      ;
; 0.240  ; FPU:S08fpu|FPdivide:FPdivUnit|EQ[7]       ; FPU:S08fpu|FPdivide:FPdivUnit|EQ[7]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|FPS[3]   ; FPU:S08fpu|Res[3]                         ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.392      ;
; 0.241  ; FPU:S08fpu|FPmultiply:FPmultUnit|P[17]    ; FPU:S08fpu|FPmultiply:FPmultUnit|P[16]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|eB[7]    ; FPU:S08fpu|FPaddsub:FPaddsubUnit|eB[7]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; FPU:S08fpu|FPmultiply:FPmultUnit|E[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|E[7]     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.393      ;
; 0.242  ; FPU:S08fpu|FPmultiply:FPmultUnit|P[12]    ; FPU:S08fpu|FPmultiply:FPmultUnit|P[11]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.394      ;
; 0.243  ; clkdiv[27]                                ; clkdiv[27]                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.395      ;
; 0.246  ; FPU:S08fpu|FPdivide:FPdivUnit|Step        ; FPU:S08fpu|FPdivide:FPdivUnit|A[0]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.398      ;
; 0.247  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|eA[7]    ; FPU:S08fpu|FPaddsub:FPaddsubUnit|eA[7]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.399      ;
; 0.251  ; sci:S08sci|baudgenA[4]                    ; sci:S08sci|baudgenA[2]                    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.403      ;
; 0.253  ; sci:S08sci|baudgenA[4]                    ; sci:S08sci|baudgenA[1]                    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.405      ;
; 0.255  ; FPU:S08fpu|FPdivide:FPdivUnit|Q[23]       ; FPU:S08fpu|FPdivide:FPdivUnit|Q[23]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.407      ;
; 0.256  ; FPU:S08fpu|FPdivide:FPdivUnit|Q[23]       ; FPU:S08fpu|FPdivide:FPdivUnit|divdone     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.408      ;
; 0.266  ; sci:S08sci|rcvstate[0]                    ; sci:S08sci|rdrf                           ; sci:S08sci|baudgen[0]  ; clk50       ; 0.000        ; 0.270      ; 0.688      ;
; 0.293  ; FPU:S08fpu|FPmultiply:FPmultUnit|A[21]    ; FPU:S08fpu|FPmultiply:FPmultUnit|A[20]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.445      ;
; 0.293  ; FPU:S08fpu|FPmultiply:FPmultUnit|A[20]    ; FPU:S08fpu|FPmultiply:FPmultUnit|A[19]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.445      ;
; 0.297  ; FPU:S08fpu|FPmultiply:FPmultUnit|P[21]    ; FPU:S08fpu|FPmultiply:FPmultUnit|P[20]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.449      ;
; 0.303  ; FPU:S08fpu|FPmultiply:FPmultUnit|A[7]     ; FPU:S08fpu|FPmultiply:FPmultUnit|A[6]     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.455      ;
; 0.306  ; FPU:S08fpu|FPmultiply:FPmultUnit|P[20]    ; FPU:S08fpu|FPmultiply:FPmultUnit|P[19]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.458      ;
; 0.319  ; A[7]                                      ; FPU:S08fpu|Y[31]                          ; S08clk                 ; clk50       ; 0.000        ; 0.330      ; 0.801      ;
; 0.322  ; sci:S08sci|txdstate[2]                    ; sci:S08sci|newtrandata                    ; sci:S08sci|baudgen[2]  ; clk50       ; 0.000        ; 0.271      ; 0.745      ;
; 0.326  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[25]    ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[24]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.478      ;
; 0.326  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[15]    ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[14]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.478      ;
; 0.326  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[7]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[6]     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.478      ;
; 0.326  ; sci:S08sci|txdstate[2]                    ; sci:S08sci|tdrf                           ; sci:S08sci|baudgen[2]  ; clk50       ; 0.000        ; 0.271      ; 0.749      ;
; 0.327  ; FPU:S08fpu|X[15]                          ; FPU:S08fpu|FPmultiply:FPmultUnit|B[15]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.479      ;
; 0.327  ; MAR[0]                                    ; FPU:S08fpu|prevwritecmd                   ; S08clk                 ; clk50       ; 0.000        ; 0.330      ; 0.809      ;
; 0.328  ; FPU:S08fpu|X[11]                          ; FPU:S08fpu|FPmultiply:FPmultUnit|B[11]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.480      ;
; 0.328  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[17]    ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[16]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.480      ;
; 0.328  ; MAR[0]                                    ; FPU:S08fpu|prevwriteval                   ; S08clk                 ; clk50       ; 0.000        ; 0.330      ; 0.810      ;
; 0.329  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[16]    ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[15]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.481      ;
; 0.329  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[13]    ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[12]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.481      ;
; 0.329  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[11]    ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[10]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.481      ;
; 0.330  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[21]    ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[20]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.482      ;
; 0.331  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[23]    ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[22]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.483      ;
; 0.331  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[20]    ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[19]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.483      ;
; 0.331  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[9]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[8]     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.483      ;
; 0.332  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[8]     ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[7]     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.484      ;
; 0.333  ; FPU:S08fpu|FPdivide:FPdivUnit|Q[0]        ; FPU:S08fpu|FPdivide:FPdivUnit|Q[1]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.485      ;
; 0.333  ; FPU:S08fpu|FPdivide:FPdivUnit|Q[20]       ; FPU:S08fpu|FPdivide:FPdivUnit|Q[21]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.485      ;
; 0.334  ; FPU:S08fpu|FPdivide:FPdivUnit|Q[22]       ; FPU:S08fpu|FPdivide:FPdivUnit|Q[23]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.486      ;
; 0.335  ; FPU:S08fpu|FPdivide:FPdivUnit|Q[3]        ; FPU:S08fpu|FPdivide:FPdivUnit|Q[4]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.487      ;
; 0.335  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[10]    ; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[9]     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.487      ;
; 0.337  ; FPU:S08fpu|FPdivide:FPdivUnit|Q[14]       ; FPU:S08fpu|FPdivide:FPdivUnit|Q[15]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.489      ;
; 0.337  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|state.10 ; FPU:S08fpu|FPaddsub:FPaddsubUnit|FPS[29]  ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.489      ;
; 0.338  ; FPU:S08fpu|FPdivide:FPdivUnit|Q[4]        ; FPU:S08fpu|FPdivide:FPdivUnit|Q[5]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.490      ;
; 0.338  ; FPU:S08fpu|FPdivide:FPdivUnit|Q[16]       ; FPU:S08fpu|FPdivide:FPdivUnit|Q[17]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.490      ;
; 0.339  ; FPU:S08fpu|FPdivide:FPdivUnit|Q[6]        ; FPU:S08fpu|FPdivide:FPdivUnit|Q[7]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.491      ;
; 0.339  ; FPU:S08fpu|FPdivide:FPdivUnit|Q[8]        ; FPU:S08fpu|FPdivide:FPdivUnit|Q[9]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.491      ;
; 0.340  ; FPU:S08fpu|FPdivide:FPdivUnit|Q[19]       ; FPU:S08fpu|FPdivide:FPdivUnit|Q[20]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.492      ;
; 0.349  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[12]    ; FPU:S08fpu|FPaddsub:FPaddsubUnit|FPS[9]   ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.501      ;
; 0.353  ; clkdiv[14]                                ; clkdiv[14]                                ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.505      ;
; 0.355  ; FPU:S08fpu|FPdivide:FPdivUnit|Q[12]       ; FPU:S08fpu|FPdivide:FPdivUnit|Q[12]       ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.507      ;
; 0.356  ; FPU:S08fpu|FPmultiply:FPmultUnit|E[1]     ; FPU:S08fpu|FPmultiply:FPmultUnit|E[1]     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.508      ;
; 0.358  ; clkdiv[7]                                 ; clkdiv[7]                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clkdiv[9]                                 ; clkdiv[9]                                 ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; FPU:S08fpu|FPdivide:FPdivUnit|Q[5]        ; FPU:S08fpu|FPdivide:FPdivUnit|Q[5]        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; FPU:S08fpu|FPmultiply:FPmultUnit|E[3]     ; FPU:S08fpu|FPmultiply:FPmultUnit|E[3]     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; FPU:S08fpu|FPmultiply:FPmultUnit|E[5]     ; FPU:S08fpu|FPmultiply:FPmultUnit|E[5]     ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|eB[0]    ; FPU:S08fpu|FPaddsub:FPaddsubUnit|eB[0]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|eB[2]    ; FPU:S08fpu|FPaddsub:FPaddsubUnit|eB[2]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|eB[4]    ; FPU:S08fpu|FPaddsub:FPaddsubUnit|eB[4]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|eB[6]    ; FPU:S08fpu|FPaddsub:FPaddsubUnit|eB[6]    ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; FPU:S08fpu|FPaddsub:FPaddsubUnit|FPS[10]  ; FPU:S08fpu|Res[10]                        ; clk50                  ; clk50       ; 0.000        ; 0.000      ; 0.510      ;
+--------+-------------------------------------------+-------------------------------------------+------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sci:S08sci|baudgenA[5]'                                                                                                         ;
+--------+-----------------------+-----------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+------------------------+------------------------+--------------+------------+------------+
; -1.341 ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0]  ; sci:S08sci|baudgenA[5] ; 0.000        ; 1.415      ; 0.367      ;
; -1.341 ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2]  ; sci:S08sci|baudgenA[5] ; 0.000        ; 1.415      ; 0.367      ;
; -1.186 ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[0]  ; sci:S08sci|baudgenA[5] ; 0.000        ; 1.415      ; 0.522      ;
; -1.181 ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[1] ; sci:S08sci|baudgen[0]  ; sci:S08sci|baudgenA[5] ; 0.000        ; 1.415      ; 0.527      ;
; -0.841 ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0]  ; sci:S08sci|baudgenA[5] ; -0.500       ; 1.415      ; 0.367      ;
; -0.841 ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2]  ; sci:S08sci|baudgenA[5] ; -0.500       ; 1.415      ; 0.367      ;
; -0.686 ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[0]  ; sci:S08sci|baudgenA[5] ; -0.500       ; 1.415      ; 0.522      ;
; -0.681 ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[1] ; sci:S08sci|baudgen[0]  ; sci:S08sci|baudgenA[5] ; -0.500       ; 1.415      ; 0.527      ;
; 0.215  ; sci:S08sci|baudgen[1] ; sci:S08sci|baudgen[1] ; sci:S08sci|baudgenA[5] ; sci:S08sci|baudgenA[5] ; 0.000        ; 0.000      ; 0.367      ;
; 0.239  ; sci:S08sci|baudgen[1] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgenA[5] ; sci:S08sci|baudgenA[5] ; 0.000        ; 0.000      ; 0.391      ;
+--------+-----------------------+-----------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'S08clk'                                                                               ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; CPUstate[0] ; CPUstate[0] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CPUstate[1] ; CPUstate[1] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; V           ; V           ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; C           ; C           ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CPUstate[2] ; CPUstate[2] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.367      ;
; 0.376 ; CPUstate[0] ; CPUstate[1] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.528      ;
; 0.449 ; CPUstate[0] ; CPUstate[2] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.601      ;
; 0.454 ; MAR[1]      ; PC[1]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.606      ;
; 0.454 ; MAR[6]      ; PC[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.606      ;
; 0.460 ; CPUstate[1] ; CPUstate[2] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.612      ;
; 0.520 ; HX[5]       ; HX[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.672      ;
; 0.525 ; HX[4]       ; HX[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.677      ;
; 0.528 ; SP[6]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.680      ;
; 0.545 ; SP[1]       ; SP[1]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.697      ;
; 0.552 ; MAR[4]      ; PC[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.704      ;
; 0.587 ; SP[8]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.739      ;
; 0.619 ; HX[7]       ; HX[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.771      ;
; 0.634 ; MAR[10]     ; PC[10]      ; S08clk       ; S08clk      ; 0.000        ; -0.004     ; 0.782      ;
; 0.641 ; CPUstate[1] ; CPUstate[0] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.793      ;
; 0.657 ; SP[2]       ; SP[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.809      ;
; 0.660 ; SP[0]       ; SP[0]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.812      ;
; 0.660 ; SP[4]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.812      ;
; 0.662 ; HX[4]       ; HX[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.814      ;
; 0.666 ; SP[5]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.818      ;
; 0.674 ; A[5]        ; A[5]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.826      ;
; 0.676 ; SP[0]       ; SP[1]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.828      ;
; 0.681 ; HX[3]       ; HX[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.833      ;
; 0.709 ; SP[4]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.861      ;
; 0.717 ; MAR[3]      ; PC[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.029      ; 0.898      ;
; 0.719 ; A[6]        ; A[6]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.871      ;
; 0.725 ; HX[8]       ; HX[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.877      ;
; 0.728 ; SP[5]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.880      ;
; 0.741 ; A[3]        ; A[3]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.893      ;
; 0.751 ; HX[5]       ; HX[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.903      ;
; 0.759 ; RB          ; CPUstate[2] ; clk50        ; S08clk      ; 0.000        ; -0.333     ; 0.578      ;
; 0.760 ; RB          ; CPUstate[0] ; clk50        ; S08clk      ; 0.000        ; -0.333     ; 0.579      ;
; 0.763 ; RB          ; CPUstate[1] ; clk50        ; S08clk      ; 0.000        ; -0.333     ; 0.582      ;
; 0.769 ; CPUstate[2] ; CPUstate[0] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.921      ;
; 0.772 ; CPUstate[2] ; CPUstate[1] ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.924      ;
; 0.773 ; SP[2]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.925      ;
; 0.774 ; HX[3]       ; HX[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.926      ;
; 0.774 ; HX[7]       ; HX[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.926      ;
; 0.790 ; HX[4]       ; HX[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.942      ;
; 0.801 ; MAR[7]      ; PC[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.029      ; 0.982      ;
; 0.802 ; HX[2]       ; HX[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.954      ;
; 0.803 ; HX[7]       ; HX[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.955      ;
; 0.803 ; SP[1]       ; SP[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.955      ;
; 0.808 ; HX[3]       ; HX[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.960      ;
; 0.809 ; MAR[2]      ; PC[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.029      ; 0.990      ;
; 0.811 ; A[0]        ; A[0]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.963      ;
; 0.814 ; HX[2]       ; HX[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.966      ;
; 0.816 ; SP[1]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.968      ;
; 0.829 ; SP[2]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.981      ;
; 0.829 ; SP[0]       ; SP[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.981      ;
; 0.831 ; HX[9]       ; HX[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.983      ;
; 0.836 ; HX[2]       ; HX[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.988      ;
; 0.838 ; HX[5]       ; HX[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.990      ;
; 0.842 ; SP[0]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 0.994      ;
; 0.849 ; HX[10]      ; HX[10]      ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.001      ;
; 0.857 ; MAR[9]      ; PC[9]       ; S08clk       ; S08clk      ; 0.000        ; -0.004     ; 1.005      ;
; 0.859 ; HX[8]       ; HX[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.011      ;
; 0.870 ; MAR[8]      ; PC[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.027      ; 1.049      ;
; 0.872 ; SP[1]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.024      ;
; 0.874 ; HX[0]       ; HX[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.026      ;
; 0.876 ; SP[4]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.028      ;
; 0.877 ; HX[4]       ; HX[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.029      ;
; 0.881 ; MAR[0]      ; PC[0]       ; S08clk       ; S08clk      ; 0.000        ; 0.023      ; 1.056      ;
; 0.884 ; SP[2]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.004      ; 1.040      ;
; 0.886 ; HX[0]       ; HX[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.038      ;
; 0.888 ; HX[5]       ; HX[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.040      ;
; 0.889 ; HX[6]       ; HX[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.041      ;
; 0.896 ; CPUstate[2] ; IR[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.001      ; 1.049      ;
; 0.896 ; A[1]        ; A[1]        ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.048      ;
; 0.896 ; CPUstate[2] ; IR[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.001      ; 1.049      ;
; 0.896 ; CPUstate[2] ; IR[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.001      ; 1.049      ;
; 0.896 ; CPUstate[2] ; IR[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.001      ; 1.049      ;
; 0.896 ; CPUstate[2] ; IR[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.001      ; 1.049      ;
; 0.898 ; SP[0]       ; SP[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.050      ;
; 0.907 ; CPUstate[2] ; IR[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.001      ; 1.060      ;
; 0.907 ; CPUstate[2] ; IR[0]       ; S08clk       ; S08clk      ; 0.000        ; 0.001      ; 1.060      ;
; 0.907 ; CPUstate[2] ; IR[1]       ; S08clk       ; S08clk      ; 0.000        ; 0.001      ; 1.060      ;
; 0.908 ; HX[0]       ; HX[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.060      ;
; 0.909 ; HX[2]       ; HX[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.061      ;
; 0.917 ; HX[0]       ; HX[0]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.069      ;
; 0.917 ; HX[5]       ; HX[9]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.069      ;
; 0.927 ; SP[1]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.004      ; 1.083      ;
; 0.927 ; HX[4]       ; HX[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.079      ;
; 0.936 ; HX[3]       ; HX[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.088      ;
; 0.940 ; SP[6]       ; SP[8]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.092      ;
; 0.942 ; SP[2]       ; SP[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.094      ;
; 0.943 ; HX[1]       ; HX[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.095      ;
; 0.947 ; SP[6]       ; SP[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.004      ; 1.103      ;
; 0.947 ; CPUstate[1] ; IR[6]       ; S08clk       ; S08clk      ; 0.000        ; 0.001      ; 1.100      ;
; 0.947 ; CPUstate[1] ; IR[7]       ; S08clk       ; S08clk      ; 0.000        ; 0.001      ; 1.100      ;
; 0.947 ; CPUstate[1] ; IR[4]       ; S08clk       ; S08clk      ; 0.000        ; 0.001      ; 1.100      ;
; 0.947 ; CPUstate[1] ; IR[5]       ; S08clk       ; S08clk      ; 0.000        ; 0.001      ; 1.100      ;
; 0.947 ; CPUstate[1] ; IR[2]       ; S08clk       ; S08clk      ; 0.000        ; 0.001      ; 1.100      ;
; 0.953 ; SP[0]       ; SP[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.004      ; 1.109      ;
; 0.954 ; SP[3]       ; SP[6]       ; S08clk       ; S08clk      ; 0.000        ; -0.004     ; 1.102      ;
; 0.955 ; HX[1]       ; HX[3]       ; S08clk       ; S08clk      ; 0.000        ; 0.000      ; 1.107      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sci:S08sci|baudgen[0]'                                                                                                           ;
+-------+-------------------------+-------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.215 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.326 ; sci:S08sci|shiftin[1]   ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 0.478      ;
; 0.338 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.001      ; 0.491      ;
; 0.368 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 0.520      ;
; 0.380 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 0.532      ;
; 0.383 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 0.535      ;
; 0.423 ; sci:S08sci|shiftin[6]   ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 0.575      ;
; 0.426 ; sci:S08sci|shiftin[3]   ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 0.578      ;
; 0.447 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.001      ; 0.600      ;
; 0.448 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.001      ; 0.601      ;
; 0.464 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 0.616      ;
; 0.527 ; sci:S08sci|shiftin[2]   ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 0.679      ;
; 0.544 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[1]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.586 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.001      ; 0.739      ;
; 0.587 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.001      ; 0.740      ;
; 0.631 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 0.783      ;
; 0.713 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 0.865      ;
; 0.718 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 0.870      ;
; 0.719 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.001      ; 0.872      ;
; 0.720 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.001      ; 0.873      ;
; 0.727 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.001      ; 0.880      ;
; 0.728 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.001      ; 0.881      ;
; 0.732 ; sci:S08sci|shiftin[7]   ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.009      ; 0.893      ;
; 0.756 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.000      ; 0.908      ;
; 0.792 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; -0.001     ; 0.943      ;
; 0.793 ; sci:S08sci|rcvbitcnt[2] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; -0.001     ; 0.944      ;
; 0.828 ; sci:S08sci|shiftin[5]   ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.025      ; 1.005      ;
; 0.868 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; -0.001     ; 1.019      ;
; 0.869 ; sci:S08sci|rcvbitcnt[1] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; -0.001     ; 1.020      ;
; 0.883 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[2]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; -0.001     ; 1.034      ;
; 0.884 ; sci:S08sci|rcvbitcnt[0] ; sci:S08sci|rcvstate[0]  ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; -0.001     ; 1.035      ;
; 0.885 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; -0.001     ; 1.036      ;
; 0.885 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; -0.001     ; 1.036      ;
; 0.885 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; -0.001     ; 1.036      ;
; 0.885 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; -0.001     ; 1.036      ;
; 0.885 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; -0.001     ; 1.036      ;
; 0.885 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; -0.001     ; 1.036      ;
; 0.971 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; -0.001     ; 1.122      ;
; 0.971 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; -0.001     ; 1.122      ;
; 0.971 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; -0.001     ; 1.122      ;
; 0.971 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; -0.001     ; 1.122      ;
; 0.971 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; -0.001     ; 1.122      ;
; 0.971 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; -0.001     ; 1.122      ;
; 1.017 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[6]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; -0.001     ; 1.168      ;
; 1.017 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[5]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; -0.001     ; 1.168      ;
; 1.017 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; -0.001     ; 1.168      ;
; 1.017 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[2]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; -0.001     ; 1.168      ;
; 1.017 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[1]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; -0.001     ; 1.168      ;
; 1.017 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[0]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; -0.001     ; 1.168      ;
; 1.022 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; -0.010     ; 1.164      ;
; 1.071 ; sci:S08sci|shiftin[4]   ; sci:S08sci|shiftin[3]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; -0.025     ; 1.198      ;
; 1.098 ; sci:S08sci|rcvstate[1]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.024      ; 1.274      ;
; 1.108 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; -0.010     ; 1.250      ;
; 1.154 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[7]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; -0.010     ; 1.296      ;
; 1.184 ; sci:S08sci|rcvstate[0]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.024      ; 1.360      ;
; 1.230 ; sci:S08sci|rcvstate[2]  ; sci:S08sci|shiftin[4]   ; sci:S08sci|baudgen[0] ; sci:S08sci|baudgen[0] ; 0.000        ; 0.024      ; 1.406      ;
+-------+-------------------------+-------------------------+-----------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sci:S08sci|baudgen[2]'                                                                                                         ;
+-------+------------------------+------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.215 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.252 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.404      ;
; 0.256 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.408      ;
; 0.287 ; sci:S08sci|shiftout[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.439      ;
; 0.328 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.480      ;
; 0.363 ; sci:S08sci|shiftout[4] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; sci:S08sci|shiftout[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.516      ;
; 0.369 ; sci:S08sci|shiftout[8] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.521      ;
; 0.373 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.525      ;
; 0.442 ; sci:S08sci|shiftout[5] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.001      ; 0.595      ;
; 0.443 ; sci:S08sci|shiftout[6] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.595      ;
; 0.444 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.596      ;
; 0.447 ; sci:S08sci|txdstate[2] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.599      ;
; 0.451 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.603      ;
; 0.452 ; sci:S08sci|shiftout[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; -0.001     ; 0.603      ;
; 0.456 ; sci:S08sci|txdstate[0] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.608      ;
; 0.457 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[3] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.609      ;
; 0.457 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[2] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.609      ;
; 0.466 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.618      ;
; 0.495 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.647      ;
; 0.498 ; sci:S08sci|txdstate[1] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.650      ;
; 0.502 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.654      ;
; 0.517 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.669      ;
; 0.526 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.001      ; 0.679      ;
; 0.526 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.001      ; 0.679      ;
; 0.527 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.001      ; 0.680      ;
; 0.527 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.001      ; 0.680      ;
; 0.546 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[1] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; sci:S08sci|shiftout[7] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.699      ;
; 0.562 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.714      ;
; 0.563 ; sci:S08sci|trandata[1] ; sci:S08sci|shiftout[2] ; clk50                 ; sci:S08sci|baudgen[2] ; 0.000        ; -0.271     ; 0.444      ;
; 0.565 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.717      ;
; 0.569 ; sci:S08sci|txdstate[2] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.721      ;
; 0.572 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.724      ;
; 0.577 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.001      ; 0.730      ;
; 0.577 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.001      ; 0.730      ;
; 0.578 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.001      ; 0.731      ;
; 0.578 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.001      ; 0.731      ;
; 0.586 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[6] ; clk50                 ; sci:S08sci|baudgen[2] ; 0.000        ; -0.271     ; 0.467      ;
; 0.587 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[0] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.739      ;
; 0.587 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.739      ;
; 0.590 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[0] ; clk50                 ; sci:S08sci|baudgen[2] ; 0.000        ; -0.271     ; 0.471      ;
; 0.590 ; sci:S08sci|txdstate[3] ; sci:S08sci|txdstate[0] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.742      ;
; 0.594 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[5] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.746      ;
; 0.609 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[8] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.761      ;
; 0.613 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.765      ;
; 0.620 ; sci:S08sci|txdstate[1] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.772      ;
; 0.629 ; sci:S08sci|trandata[0] ; sci:S08sci|shiftout[1] ; clk50                 ; sci:S08sci|baudgen[2] ; 0.000        ; -0.271     ; 0.510      ;
; 0.641 ; sci:S08sci|trandata[3] ; sci:S08sci|shiftout[4] ; clk50                 ; sci:S08sci|baudgen[2] ; 0.000        ; -0.271     ; 0.522      ;
; 0.643 ; sci:S08sci|trandata[7] ; sci:S08sci|shiftout[8] ; clk50                 ; sci:S08sci|baudgen[2] ; 0.000        ; -0.272     ; 0.523      ;
; 0.647 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.001      ; 0.800      ;
; 0.647 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.001      ; 0.800      ;
; 0.648 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.001      ; 0.801      ;
; 0.648 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.001      ; 0.801      ;
; 0.666 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[3] ; clk50                 ; sci:S08sci|baudgen[2] ; 0.000        ; -0.270     ; 0.548      ;
; 0.669 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[8] ; clk50                 ; sci:S08sci|baudgen[2] ; 0.000        ; -0.271     ; 0.550      ;
; 0.669 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[3] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.001      ; 0.822      ;
; 0.669 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[4] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.001      ; 0.822      ;
; 0.670 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[1] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.001      ; 0.823      ;
; 0.670 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[2] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.001      ; 0.823      ;
; 0.675 ; sci:S08sci|newtrandata ; sci:S08sci|txdstate[0] ; clk50                 ; sci:S08sci|baudgen[2] ; 0.000        ; -0.271     ; 0.556      ;
; 0.683 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.835      ;
; 0.690 ; sci:S08sci|txdstate[0] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.842      ;
; 0.705 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[7] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.857      ;
; 0.712 ; sci:S08sci|txdstate[3] ; sci:S08sci|shiftout[6] ; sci:S08sci|baudgen[2] ; sci:S08sci|baudgen[2] ; 0.000        ; 0.000      ; 0.864      ;
; 0.724 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[5] ; clk50                 ; sci:S08sci|baudgen[2] ; 0.000        ; -0.271     ; 0.605      ;
; 0.725 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[7] ; clk50                 ; sci:S08sci|baudgen[2] ; 0.000        ; -0.271     ; 0.606      ;
; 0.744 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[2] ; clk50                 ; sci:S08sci|baudgen[2] ; 0.000        ; -0.270     ; 0.626      ;
; 0.745 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[1] ; clk50                 ; sci:S08sci|baudgen[2] ; 0.000        ; -0.270     ; 0.627      ;
; 0.746 ; sci:S08sci|newtrandata ; sci:S08sci|shiftout[4] ; clk50                 ; sci:S08sci|baudgen[2] ; 0.000        ; -0.270     ; 0.628      ;
; 0.787 ; sci:S08sci|trandata[4] ; sci:S08sci|shiftout[5] ; clk50                 ; sci:S08sci|baudgen[2] ; 0.000        ; -0.275     ; 0.664      ;
; 0.847 ; sci:S08sci|trandata[5] ; sci:S08sci|shiftout[6] ; clk50                 ; sci:S08sci|baudgen[2] ; 0.000        ; -0.251     ; 0.748      ;
; 0.880 ; sci:S08sci|trandata[6] ; sci:S08sci|shiftout[7] ; clk50                 ; sci:S08sci|baudgen[2] ; 0.000        ; -0.251     ; 0.781      ;
; 0.944 ; sci:S08sci|trandata[2] ; sci:S08sci|shiftout[3] ; clk50                 ; sci:S08sci|baudgen[2] ; 0.000        ; -0.248     ; 0.848      ;
+-------+------------------------+------------------------+-----------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk50'                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg1    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg2    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg2    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg3    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg3    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg4    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg4    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg5    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg5    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg6    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg6    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg7    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_datain_reg7    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_we_reg         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a1~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a1~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a2~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a2~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a3~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a3~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a4~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a4~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a5~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a5~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a6~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a6~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a7~porta_memory_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk50 ; Rise       ; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a7~porta_memory_reg0    ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a0~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a0~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a0~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a0~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a2~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a2~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a2~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a2~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a2~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a2~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a2~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a2~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a2~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a2~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a2~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a2~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a2~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a2~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a2~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a2~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a2~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a2~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a2~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a2~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a2~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a2~porta_address_reg9  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a4~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a4~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a4~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk50 ; Rise       ; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ram_block1a4~porta_address_reg1  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'S08clk'                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target      ;
+--------+--------------+----------------+------------------+--------+------------+-------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; A[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; A[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; C           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; C           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; CPUstate[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; CPUstate[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; CPUstate[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; CPUstate[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; CPUstate[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; CPUstate[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; HX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; HX[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; IR[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; IR[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; MAR[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; MAR[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; S08clk ; Rise       ; PC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; S08clk ; Rise       ; PC[6]       ;
+--------+--------------+----------------+------------------+--------+------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sci:S08sci|baudgen[0]'                                                                             ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|rcvbitcnt[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|rcvbitcnt[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|rcvbitcnt[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|rcvbitcnt[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|rcvbitcnt[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|rcvbitcnt[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|rcvstate[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|rcvstate[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|rcvstate[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|rcvstate[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|rcvstate[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|rcvstate[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|shiftin[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|shiftin[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|shiftin[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|shiftin[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|shiftin[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|shiftin[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|shiftin[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|shiftin[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|shiftin[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|shiftin[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|shiftin[5]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|shiftin[5]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|shiftin[6]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|shiftin[6]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|shiftin[7]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; sci:S08sci|shiftin[7]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|baudgen[0]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|baudgen[0]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|baudgen[0]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|baudgen[0]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|baudgen[0]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|baudgen[0]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|rcvbitcnt[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|rcvbitcnt[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|rcvbitcnt[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|rcvbitcnt[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|rcvbitcnt[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|rcvbitcnt[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|rcvstate[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|rcvstate[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|rcvstate[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|rcvstate[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|rcvstate[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|rcvstate[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|shiftin[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|shiftin[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|shiftin[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|shiftin[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|shiftin[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|shiftin[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|shiftin[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|shiftin[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|shiftin[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|shiftin[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|shiftin[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|shiftin[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|shiftin[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|shiftin[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|shiftin[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[0] ; Rise       ; S08sci|shiftin[7]|clk              ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sci:S08sci|baudgen[2]'                                                                             ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|shiftout[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|shiftout[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|shiftout[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|shiftout[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|shiftout[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|shiftout[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|shiftout[3]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|shiftout[3]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|shiftout[4]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|shiftout[4]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|shiftout[5]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|shiftout[5]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|shiftout[6]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|shiftout[6]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|shiftout[7]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|shiftout[7]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|shiftout[8]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|shiftout[8]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|txdstate[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|txdstate[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|txdstate[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|txdstate[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|txdstate[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|txdstate[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|txdstate[3]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; sci:S08sci|txdstate[3]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|baudgen[2]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|baudgen[2]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|baudgen[2]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|baudgen[2]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|baudgen[2]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|baudgen[2]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|shiftout[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|shiftout[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|shiftout[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|shiftout[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|shiftout[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|shiftout[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|shiftout[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|shiftout[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|shiftout[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|shiftout[4]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|shiftout[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|shiftout[5]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|shiftout[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|shiftout[6]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|shiftout[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|shiftout[7]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|shiftout[8]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|shiftout[8]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|txdstate[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|txdstate[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|txdstate[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|txdstate[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|txdstate[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|txdstate[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|txdstate[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgen[2] ; Rise       ; S08sci|txdstate[3]|clk             ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sci:S08sci|baudgenA[5]'                                                                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgenA[5] ; Rise       ; sci:S08sci|baudgen[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgenA[5] ; Rise       ; sci:S08sci|baudgen[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgenA[5] ; Rise       ; sci:S08sci|baudgen[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgenA[5] ; Rise       ; sci:S08sci|baudgen[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sci:S08sci|baudgenA[5] ; Rise       ; sci:S08sci|baudgen[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sci:S08sci|baudgenA[5] ; Rise       ; sci:S08sci|baudgen[2]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgenA[5] ; Rise       ; S08sci|baudgenA[5]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgenA[5] ; Rise       ; S08sci|baudgenA[5]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgenA[5] ; Rise       ; S08sci|baudgenA[5]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgenA[5] ; Rise       ; S08sci|baudgenA[5]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgenA[5] ; Rise       ; S08sci|baudgenA[5]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgenA[5] ; Rise       ; S08sci|baudgenA[5]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgenA[5] ; Rise       ; S08sci|baudgen[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgenA[5] ; Rise       ; S08sci|baudgen[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgenA[5] ; Rise       ; S08sci|baudgen[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgenA[5] ; Rise       ; S08sci|baudgen[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; sci:S08sci|baudgenA[5] ; Rise       ; S08sci|baudgen[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; sci:S08sci|baudgenA[5] ; Rise       ; S08sci|baudgen[2]|clk               ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------+
; Setup Times                                                                               ;
+------------+-----------------------+--------+--------+------------+-----------------------+
; Data Port  ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+------------+-----------------------+--------+--------+------------+-----------------------+
; clksel[*]  ; clk50                 ; 0.216  ; 0.216  ; Rise       ; clk50                 ;
;  clksel[0] ; clk50                 ; -0.589 ; -0.589 ; Rise       ; clk50                 ;
;  clksel[1] ; clk50                 ; 0.196  ; 0.196  ; Rise       ; clk50                 ;
;  clksel[2] ; clk50                 ; 0.216  ; 0.216  ; Rise       ; clk50                 ;
; resetPBin  ; clk50                 ; 3.397  ; 3.397  ; Rise       ; clk50                 ;
; tickPBin   ; clk50                 ; 2.237  ; 2.237  ; Rise       ; clk50                 ;
; rxd        ; sci:S08sci|baudgen[0] ; 3.410  ; 3.410  ; Rise       ; sci:S08sci|baudgen[0] ;
+------------+-----------------------+--------+--------+------------+-----------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+------------+-----------------------+--------+--------+------------+-----------------------+
; Data Port  ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+------------+-----------------------+--------+--------+------------+-----------------------+
; clksel[*]  ; clk50                 ; 0.709  ; 0.709  ; Rise       ; clk50                 ;
;  clksel[0] ; clk50                 ; 0.709  ; 0.709  ; Rise       ; clk50                 ;
;  clksel[1] ; clk50                 ; 0.296  ; 0.296  ; Rise       ; clk50                 ;
;  clksel[2] ; clk50                 ; 0.148  ; 0.148  ; Rise       ; clk50                 ;
; resetPBin  ; clk50                 ; -3.277 ; -3.277 ; Rise       ; clk50                 ;
; tickPBin   ; clk50                 ; -2.117 ; -2.117 ; Rise       ; clk50                 ;
; rxd        ; sci:S08sci|baudgen[0] ; -2.610 ; -2.610 ; Rise       ; sci:S08sci|baudgen[0] ;
+------------+-----------------------+--------+--------+------------+-----------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+--------------+-----------------------+--------+--------+------------+-----------------------+
; Data Port    ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+--------------+-----------------------+--------+--------+------------+-----------------------+
; IRout[*]     ; S08clk                ; 5.180  ; 5.180  ; Rise       ; S08clk                ;
;  IRout[0]    ; S08clk                ; 4.369  ; 4.369  ; Rise       ; S08clk                ;
;  IRout[1]    ; S08clk                ; 4.450  ; 4.450  ; Rise       ; S08clk                ;
;  IRout[2]    ; S08clk                ; 4.565  ; 4.565  ; Rise       ; S08clk                ;
;  IRout[3]    ; S08clk                ; 4.461  ; 4.461  ; Rise       ; S08clk                ;
;  IRout[4]    ; S08clk                ; 4.841  ; 4.841  ; Rise       ; S08clk                ;
;  IRout[5]    ; S08clk                ; 5.180  ; 5.180  ; Rise       ; S08clk                ;
;  IRout[6]    ; S08clk                ; 5.150  ; 5.150  ; Rise       ; S08clk                ;
;  IRout[7]    ; S08clk                ; 5.018  ; 5.018  ; Rise       ; S08clk                ;
;  IRout[8]    ; S08clk                ; 5.148  ; 5.148  ; Rise       ; S08clk                ;
;  IRout[9]    ; S08clk                ; 4.791  ; 4.791  ; Rise       ; S08clk                ;
;  IRout[10]   ; S08clk                ; 5.028  ; 5.028  ; Rise       ; S08clk                ;
;  IRout[11]   ; S08clk                ; 4.706  ; 4.706  ; Rise       ; S08clk                ;
;  IRout[12]   ; S08clk                ; 5.023  ; 5.023  ; Rise       ; S08clk                ;
;  IRout[13]   ; S08clk                ; 5.023  ; 5.023  ; Rise       ; S08clk                ;
; addr[*]      ; S08clk                ; 8.792  ; 8.792  ; Rise       ; S08clk                ;
;  addr[0]     ; S08clk                ; 8.436  ; 8.436  ; Rise       ; S08clk                ;
;  addr[1]     ; S08clk                ; 8.455  ; 8.455  ; Rise       ; S08clk                ;
;  addr[2]     ; S08clk                ; 8.569  ; 8.569  ; Rise       ; S08clk                ;
;  addr[3]     ; S08clk                ; 8.637  ; 8.637  ; Rise       ; S08clk                ;
;  addr[4]     ; S08clk                ; 8.594  ; 8.594  ; Rise       ; S08clk                ;
;  addr[5]     ; S08clk                ; 8.671  ; 8.671  ; Rise       ; S08clk                ;
;  addr[6]     ; S08clk                ; 8.631  ; 8.631  ; Rise       ; S08clk                ;
;  addr[7]     ; S08clk                ; 8.131  ; 8.131  ; Rise       ; S08clk                ;
;  addr[8]     ; S08clk                ; 8.652  ; 8.652  ; Rise       ; S08clk                ;
;  addr[9]     ; S08clk                ; 8.792  ; 8.792  ; Rise       ; S08clk                ;
;  addr[10]    ; S08clk                ; 8.096  ; 8.096  ; Rise       ; S08clk                ;
;  addr[11]    ; S08clk                ; 8.311  ; 8.311  ; Rise       ; S08clk                ;
;  addr[12]    ; S08clk                ; 8.403  ; 8.403  ; Rise       ; S08clk                ;
;  addr[13]    ; S08clk                ; 8.703  ; 8.703  ; Rise       ; S08clk                ;
;  addr[14]    ; S08clk                ; 8.138  ; 8.138  ; Rise       ; S08clk                ;
;  addr[15]    ; S08clk                ; 8.123  ; 8.123  ; Rise       ; S08clk                ;
;  addr[16]    ; S08clk                ; 8.139  ; 8.139  ; Rise       ; S08clk                ;
;  addr[17]    ; S08clk                ; 8.268  ; 8.268  ; Rise       ; S08clk                ;
;  addr[18]    ; S08clk                ; 8.283  ; 8.283  ; Rise       ; S08clk                ;
;  addr[19]    ; S08clk                ; 8.240  ; 8.240  ; Rise       ; S08clk                ;
;  addr[20]    ; S08clk                ; 8.254  ; 8.254  ; Rise       ; S08clk                ;
; data[*]      ; S08clk                ; 11.322 ; 11.322 ; Rise       ; S08clk                ;
;  data[0]     ; S08clk                ; 10.861 ; 10.861 ; Rise       ; S08clk                ;
;  data[1]     ; S08clk                ; 10.897 ; 10.897 ; Rise       ; S08clk                ;
;  data[2]     ; S08clk                ; 10.888 ; 10.888 ; Rise       ; S08clk                ;
;  data[3]     ; S08clk                ; 10.864 ; 10.864 ; Rise       ; S08clk                ;
;  data[4]     ; S08clk                ; 11.278 ; 11.278 ; Rise       ; S08clk                ;
;  data[5]     ; S08clk                ; 10.882 ; 10.882 ; Rise       ; S08clk                ;
;  data[6]     ; S08clk                ; 11.202 ; 11.202 ; Rise       ; S08clk                ;
;  data[7]     ; S08clk                ; 10.408 ; 10.408 ; Rise       ; S08clk                ;
;  data[8]     ; S08clk                ; 10.461 ; 10.461 ; Rise       ; S08clk                ;
;  data[9]     ; S08clk                ; 10.362 ; 10.362 ; Rise       ; S08clk                ;
;  data[10]    ; S08clk                ; 10.947 ; 10.947 ; Rise       ; S08clk                ;
;  data[11]    ; S08clk                ; 10.907 ; 10.907 ; Rise       ; S08clk                ;
;  data[12]    ; S08clk                ; 11.322 ; 11.322 ; Rise       ; S08clk                ;
;  data[13]    ; S08clk                ; 10.482 ; 10.482 ; Rise       ; S08clk                ;
; stateout[*]  ; S08clk                ; 5.507  ; 5.507  ; Rise       ; S08clk                ;
;  stateout[0] ; S08clk                ; 5.053  ; 5.053  ; Rise       ; S08clk                ;
;  stateout[1] ; S08clk                ; 5.299  ; 5.299  ; Rise       ; S08clk                ;
;  stateout[2] ; S08clk                ; 5.176  ; 5.176  ; Rise       ; S08clk                ;
;  stateout[3] ; S08clk                ; 5.432  ; 5.432  ; Rise       ; S08clk                ;
;  stateout[4] ; S08clk                ; 4.400  ; 4.400  ; Rise       ; S08clk                ;
;  stateout[5] ; S08clk                ; 5.334  ; 5.334  ; Rise       ; S08clk                ;
;  stateout[6] ; S08clk                ; 5.507  ; 5.507  ; Rise       ; S08clk                ;
; clkdisp      ; clk50                 ; 5.263  ; 5.263  ; Rise       ; clk50                 ;
; data[*]      ; clk50                 ; 9.322  ; 9.322  ; Rise       ; clk50                 ;
;  data[0]     ; clk50                 ; 8.831  ; 8.831  ; Rise       ; clk50                 ;
;  data[1]     ; clk50                 ; 8.867  ; 8.867  ; Rise       ; clk50                 ;
;  data[2]     ; clk50                 ; 8.858  ; 8.858  ; Rise       ; clk50                 ;
;  data[3]     ; clk50                 ; 8.834  ; 8.834  ; Rise       ; clk50                 ;
;  data[4]     ; clk50                 ; 9.248  ; 9.248  ; Rise       ; clk50                 ;
;  data[5]     ; clk50                 ; 8.852  ; 8.852  ; Rise       ; clk50                 ;
;  data[6]     ; clk50                 ; 9.172  ; 9.172  ; Rise       ; clk50                 ;
;  data[7]     ; clk50                 ; 8.782  ; 8.782  ; Rise       ; clk50                 ;
;  data[8]     ; clk50                 ; 8.834  ; 8.834  ; Rise       ; clk50                 ;
;  data[9]     ; clk50                 ; 8.736  ; 8.736  ; Rise       ; clk50                 ;
;  data[10]    ; clk50                 ; 9.322  ; 9.322  ; Rise       ; clk50                 ;
;  data[11]    ; clk50                 ; 9.307  ; 9.307  ; Rise       ; clk50                 ;
;  data[12]    ; clk50                 ; 9.320  ; 9.320  ; Rise       ; clk50                 ;
;  data[13]    ; clk50                 ; 8.857  ; 8.857  ; Rise       ; clk50                 ;
; data[*]      ; sci:S08sci|baudgen[0] ; 6.817  ; 6.817  ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[0]     ; sci:S08sci|baudgen[0] ; 6.400  ; 6.400  ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[1]     ; sci:S08sci|baudgen[0] ; 6.436  ; 6.436  ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[2]     ; sci:S08sci|baudgen[0] ; 6.427  ; 6.427  ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[3]     ; sci:S08sci|baudgen[0] ; 6.403  ; 6.403  ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[4]     ; sci:S08sci|baudgen[0] ; 6.817  ; 6.817  ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[5]     ; sci:S08sci|baudgen[0] ; 6.421  ; 6.421  ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[6]     ; sci:S08sci|baudgen[0] ; 6.741  ; 6.741  ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[7]     ; sci:S08sci|baudgen[0] ; 5.868  ; 5.868  ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[8]     ; sci:S08sci|baudgen[0] ; 5.920  ; 5.920  ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[9]     ; sci:S08sci|baudgen[0] ; 5.822  ; 5.822  ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[10]    ; sci:S08sci|baudgen[0] ; 6.408  ; 6.408  ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[11]    ; sci:S08sci|baudgen[0] ; 6.393  ; 6.393  ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[12]    ; sci:S08sci|baudgen[0] ; 6.789  ; 6.789  ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[13]    ; sci:S08sci|baudgen[0] ; 5.943  ; 5.943  ; Rise       ; sci:S08sci|baudgen[0] ;
; txd          ; sci:S08sci|baudgen[2] ; 4.618  ; 4.618  ; Rise       ; sci:S08sci|baudgen[2] ;
+--------------+-----------------------+--------+--------+------------+-----------------------+


+-------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                             ;
+--------------+-----------------------+-------+-------+------------+-----------------------+
; Data Port    ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+--------------+-----------------------+-------+-------+------------+-----------------------+
; IRout[*]     ; S08clk                ; 4.111 ; 4.111 ; Rise       ; S08clk                ;
;  IRout[0]    ; S08clk                ; 4.111 ; 4.111 ; Rise       ; S08clk                ;
;  IRout[1]    ; S08clk                ; 4.198 ; 4.198 ; Rise       ; S08clk                ;
;  IRout[2]    ; S08clk                ; 4.310 ; 4.310 ; Rise       ; S08clk                ;
;  IRout[3]    ; S08clk                ; 4.209 ; 4.209 ; Rise       ; S08clk                ;
;  IRout[4]    ; S08clk                ; 4.470 ; 4.470 ; Rise       ; S08clk                ;
;  IRout[5]    ; S08clk                ; 4.809 ; 4.809 ; Rise       ; S08clk                ;
;  IRout[6]    ; S08clk                ; 4.775 ; 4.775 ; Rise       ; S08clk                ;
;  IRout[7]    ; S08clk                ; 4.553 ; 4.553 ; Rise       ; S08clk                ;
;  IRout[8]    ; S08clk                ; 4.681 ; 4.681 ; Rise       ; S08clk                ;
;  IRout[9]    ; S08clk                ; 4.320 ; 4.320 ; Rise       ; S08clk                ;
;  IRout[10]   ; S08clk                ; 4.563 ; 4.563 ; Rise       ; S08clk                ;
;  IRout[11]   ; S08clk                ; 4.241 ; 4.241 ; Rise       ; S08clk                ;
;  IRout[12]   ; S08clk                ; 4.555 ; 4.555 ; Rise       ; S08clk                ;
;  IRout[13]   ; S08clk                ; 4.553 ; 4.553 ; Rise       ; S08clk                ;
; addr[*]      ; S08clk                ; 4.956 ; 4.956 ; Rise       ; S08clk                ;
;  addr[0]     ; S08clk                ; 4.980 ; 4.980 ; Rise       ; S08clk                ;
;  addr[1]     ; S08clk                ; 5.003 ; 5.003 ; Rise       ; S08clk                ;
;  addr[2]     ; S08clk                ; 5.061 ; 5.061 ; Rise       ; S08clk                ;
;  addr[3]     ; S08clk                ; 5.130 ; 5.130 ; Rise       ; S08clk                ;
;  addr[4]     ; S08clk                ; 5.134 ; 5.134 ; Rise       ; S08clk                ;
;  addr[5]     ; S08clk                ; 5.160 ; 5.160 ; Rise       ; S08clk                ;
;  addr[6]     ; S08clk                ; 5.175 ; 5.175 ; Rise       ; S08clk                ;
;  addr[7]     ; S08clk                ; 5.013 ; 5.013 ; Rise       ; S08clk                ;
;  addr[8]     ; S08clk                ; 5.530 ; 5.530 ; Rise       ; S08clk                ;
;  addr[9]     ; S08clk                ; 5.670 ; 5.670 ; Rise       ; S08clk                ;
;  addr[10]    ; S08clk                ; 4.967 ; 4.967 ; Rise       ; S08clk                ;
;  addr[11]    ; S08clk                ; 5.183 ; 5.183 ; Rise       ; S08clk                ;
;  addr[12]    ; S08clk                ; 5.280 ; 5.280 ; Rise       ; S08clk                ;
;  addr[13]    ; S08clk                ; 5.573 ; 5.573 ; Rise       ; S08clk                ;
;  addr[14]    ; S08clk                ; 4.971 ; 4.971 ; Rise       ; S08clk                ;
;  addr[15]    ; S08clk                ; 4.956 ; 4.956 ; Rise       ; S08clk                ;
;  addr[16]    ; S08clk                ; 4.971 ; 4.971 ; Rise       ; S08clk                ;
;  addr[17]    ; S08clk                ; 5.095 ; 5.095 ; Rise       ; S08clk                ;
;  addr[18]    ; S08clk                ; 5.116 ; 5.116 ; Rise       ; S08clk                ;
;  addr[19]    ; S08clk                ; 5.068 ; 5.068 ; Rise       ; S08clk                ;
;  addr[20]    ; S08clk                ; 5.083 ; 5.083 ; Rise       ; S08clk                ;
; data[*]      ; S08clk                ; 5.254 ; 5.254 ; Rise       ; S08clk                ;
;  data[0]     ; S08clk                ; 5.254 ; 5.254 ; Rise       ; S08clk                ;
;  data[1]     ; S08clk                ; 5.296 ; 5.296 ; Rise       ; S08clk                ;
;  data[2]     ; S08clk                ; 5.288 ; 5.288 ; Rise       ; S08clk                ;
;  data[3]     ; S08clk                ; 5.260 ; 5.260 ; Rise       ; S08clk                ;
;  data[4]     ; S08clk                ; 5.690 ; 5.690 ; Rise       ; S08clk                ;
;  data[5]     ; S08clk                ; 5.291 ; 5.291 ; Rise       ; S08clk                ;
;  data[6]     ; S08clk                ; 5.598 ; 5.598 ; Rise       ; S08clk                ;
;  data[7]     ; S08clk                ; 5.305 ; 5.305 ; Rise       ; S08clk                ;
;  data[8]     ; S08clk                ; 5.353 ; 5.353 ; Rise       ; S08clk                ;
;  data[9]     ; S08clk                ; 5.254 ; 5.254 ; Rise       ; S08clk                ;
;  data[10]    ; S08clk                ; 5.833 ; 5.833 ; Rise       ; S08clk                ;
;  data[11]    ; S08clk                ; 5.479 ; 5.479 ; Rise       ; S08clk                ;
;  data[12]    ; S08clk                ; 5.562 ; 5.562 ; Rise       ; S08clk                ;
;  data[13]    ; S08clk                ; 5.382 ; 5.382 ; Rise       ; S08clk                ;
; stateout[*]  ; S08clk                ; 4.278 ; 4.278 ; Rise       ; S08clk                ;
;  stateout[0] ; S08clk                ; 4.838 ; 4.838 ; Rise       ; S08clk                ;
;  stateout[1] ; S08clk                ; 5.103 ; 5.103 ; Rise       ; S08clk                ;
;  stateout[2] ; S08clk                ; 4.831 ; 4.831 ; Rise       ; S08clk                ;
;  stateout[3] ; S08clk                ; 5.233 ; 5.233 ; Rise       ; S08clk                ;
;  stateout[4] ; S08clk                ; 4.278 ; 4.278 ; Rise       ; S08clk                ;
;  stateout[5] ; S08clk                ; 5.119 ; 5.119 ; Rise       ; S08clk                ;
;  stateout[6] ; S08clk                ; 5.180 ; 5.180 ; Rise       ; S08clk                ;
; clkdisp      ; clk50                 ; 5.012 ; 5.012 ; Rise       ; clk50                 ;
; data[*]      ; clk50                 ; 5.827 ; 5.827 ; Rise       ; clk50                 ;
;  data[0]     ; clk50                 ; 6.041 ; 6.041 ; Rise       ; clk50                 ;
;  data[1]     ; clk50                 ; 6.084 ; 6.084 ; Rise       ; clk50                 ;
;  data[2]     ; clk50                 ; 6.073 ; 6.073 ; Rise       ; clk50                 ;
;  data[3]     ; clk50                 ; 6.051 ; 6.051 ; Rise       ; clk50                 ;
;  data[4]     ; clk50                 ; 6.478 ; 6.478 ; Rise       ; clk50                 ;
;  data[5]     ; clk50                 ; 6.083 ; 6.083 ; Rise       ; clk50                 ;
;  data[6]     ; clk50                 ; 6.386 ; 6.386 ; Rise       ; clk50                 ;
;  data[7]     ; clk50                 ; 5.925 ; 5.925 ; Rise       ; clk50                 ;
;  data[8]     ; clk50                 ; 5.973 ; 5.973 ; Rise       ; clk50                 ;
;  data[9]     ; clk50                 ; 5.874 ; 5.874 ; Rise       ; clk50                 ;
;  data[10]    ; clk50                 ; 6.453 ; 6.453 ; Rise       ; clk50                 ;
;  data[11]    ; clk50                 ; 5.827 ; 5.827 ; Rise       ; clk50                 ;
;  data[12]    ; clk50                 ; 6.554 ; 6.554 ; Rise       ; clk50                 ;
;  data[13]    ; clk50                 ; 6.002 ; 6.002 ; Rise       ; clk50                 ;
; data[*]      ; sci:S08sci|baudgen[0] ; 5.498 ; 5.498 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[0]     ; sci:S08sci|baudgen[0] ; 5.697 ; 5.697 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[1]     ; sci:S08sci|baudgen[0] ; 5.740 ; 5.740 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[2]     ; sci:S08sci|baudgen[0] ; 5.729 ; 5.729 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[3]     ; sci:S08sci|baudgen[0] ; 5.707 ; 5.707 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[4]     ; sci:S08sci|baudgen[0] ; 6.134 ; 6.134 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[5]     ; sci:S08sci|baudgen[0] ; 5.739 ; 5.739 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[6]     ; sci:S08sci|baudgen[0] ; 6.042 ; 6.042 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[7]     ; sci:S08sci|baudgen[0] ; 5.549 ; 5.549 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[8]     ; sci:S08sci|baudgen[0] ; 5.597 ; 5.597 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[9]     ; sci:S08sci|baudgen[0] ; 5.498 ; 5.498 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[10]    ; sci:S08sci|baudgen[0] ; 6.077 ; 6.077 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[11]    ; sci:S08sci|baudgen[0] ; 5.504 ; 5.504 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[12]    ; sci:S08sci|baudgen[0] ; 5.979 ; 5.979 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[13]    ; sci:S08sci|baudgen[0] ; 5.626 ; 5.626 ; Rise       ; sci:S08sci|baudgen[0] ;
; txd          ; sci:S08sci|baudgen[2] ; 4.618 ; 4.618 ; Rise       ; sci:S08sci|baudgen[2] ;
+--------------+-----------------------+-------+-------+------------+-----------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; clksel[0]  ; clkdisp     ; 3.485 ; 3.485 ; 3.485 ; 3.485 ;
; clksel[1]  ; clkdisp     ; 4.270 ; 4.270 ; 4.270 ; 4.270 ;
; clksel[2]  ; clkdisp     ; 4.290 ; 4.290 ; 4.290 ; 4.290 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; clksel[0]  ; clkdisp     ; 3.485 ; 3.485 ; 3.485 ; 3.485 ;
; clksel[1]  ; clkdisp     ; 3.898 ; 3.898 ; 3.898 ; 3.898 ;
; clksel[2]  ; clkdisp     ; 4.046 ; 4.046 ; 4.046 ; 4.046 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                      ;
+-------------------------+-----------+---------+----------+---------+---------------------+
; Clock                   ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack        ; -16.713   ; -2.549  ; N/A      ; N/A     ; -2.000              ;
;  S08clk                 ; -16.713   ; 0.215   ; N/A      ; N/A     ; -0.500              ;
;  clk50                  ; -15.690   ; -2.549  ; N/A      ; N/A     ; -2.000              ;
;  sci:S08sci|baudgenA[5] ; 0.251     ; -2.200  ; N/A      ; N/A     ; -0.500              ;
;  sci:S08sci|baudgen[0]  ; -1.808    ; 0.215   ; N/A      ; N/A     ; -0.500              ;
;  sci:S08sci|baudgen[2]  ; -1.153    ; 0.215   ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS         ; -6155.661 ; -15.084 ; 0.0      ; 0.0     ; -760.604            ;
;  S08clk                 ; -805.054  ; 0.000   ; N/A      ; N/A     ; -63.000             ;
;  clk50                  ; -5324.817 ; -8.934  ; N/A      ; N/A     ; -667.604            ;
;  sci:S08sci|baudgenA[5] ; 0.000     ; -6.150  ; N/A      ; N/A     ; -3.000              ;
;  sci:S08sci|baudgen[0]  ; -17.528   ; 0.000   ; N/A      ; N/A     ; -14.000             ;
;  sci:S08sci|baudgen[2]  ; -8.262    ; 0.000   ; N/A      ; N/A     ; -13.000             ;
+-------------------------+-----------+---------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------+
; Setup Times                                                                               ;
+------------+-----------------------+--------+--------+------------+-----------------------+
; Data Port  ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+------------+-----------------------+--------+--------+------------+-----------------------+
; clksel[*]  ; clk50                 ; 1.350  ; 1.350  ; Rise       ; clk50                 ;
;  clksel[0] ; clk50                 ; -0.502 ; -0.502 ; Rise       ; clk50                 ;
;  clksel[1] ; clk50                 ; 1.323  ; 1.323  ; Rise       ; clk50                 ;
;  clksel[2] ; clk50                 ; 1.350  ; 1.350  ; Rise       ; clk50                 ;
; resetPBin  ; clk50                 ; 6.740  ; 6.740  ; Rise       ; clk50                 ;
; tickPBin   ; clk50                 ; 4.170  ; 4.170  ; Rise       ; clk50                 ;
; rxd        ; sci:S08sci|baudgen[0] ; 6.409  ; 6.409  ; Rise       ; sci:S08sci|baudgen[0] ;
+------------+-----------------------+--------+--------+------------+-----------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+------------+-----------------------+--------+--------+------------+-----------------------+
; Data Port  ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+------------+-----------------------+--------+--------+------------+-----------------------+
; clksel[*]  ; clk50                 ; 0.732  ; 0.732  ; Rise       ; clk50                 ;
;  clksel[0] ; clk50                 ; 0.732  ; 0.732  ; Rise       ; clk50                 ;
;  clksel[1] ; clk50                 ; 0.296  ; 0.296  ; Rise       ; clk50                 ;
;  clksel[2] ; clk50                 ; 0.148  ; 0.148  ; Rise       ; clk50                 ;
; resetPBin  ; clk50                 ; -3.277 ; -3.277 ; Rise       ; clk50                 ;
; tickPBin   ; clk50                 ; -2.117 ; -2.117 ; Rise       ; clk50                 ;
; rxd        ; sci:S08sci|baudgen[0] ; -2.610 ; -2.610 ; Rise       ; sci:S08sci|baudgen[0] ;
+------------+-----------------------+--------+--------+------------+-----------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+--------------+-----------------------+--------+--------+------------+-----------------------+
; Data Port    ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+--------------+-----------------------+--------+--------+------------+-----------------------+
; IRout[*]     ; S08clk                ; 9.961  ; 9.961  ; Rise       ; S08clk                ;
;  IRout[0]    ; S08clk                ; 8.206  ; 8.206  ; Rise       ; S08clk                ;
;  IRout[1]    ; S08clk                ; 8.399  ; 8.399  ; Rise       ; S08clk                ;
;  IRout[2]    ; S08clk                ; 8.644  ; 8.644  ; Rise       ; S08clk                ;
;  IRout[3]    ; S08clk                ; 8.395  ; 8.395  ; Rise       ; S08clk                ;
;  IRout[4]    ; S08clk                ; 9.175  ; 9.175  ; Rise       ; S08clk                ;
;  IRout[5]    ; S08clk                ; 9.961  ; 9.961  ; Rise       ; S08clk                ;
;  IRout[6]    ; S08clk                ; 9.761  ; 9.761  ; Rise       ; S08clk                ;
;  IRout[7]    ; S08clk                ; 9.582  ; 9.582  ; Rise       ; S08clk                ;
;  IRout[8]    ; S08clk                ; 9.868  ; 9.868  ; Rise       ; S08clk                ;
;  IRout[9]    ; S08clk                ; 9.045  ; 9.045  ; Rise       ; S08clk                ;
;  IRout[10]   ; S08clk                ; 9.609  ; 9.609  ; Rise       ; S08clk                ;
;  IRout[11]   ; S08clk                ; 8.851  ; 8.851  ; Rise       ; S08clk                ;
;  IRout[12]   ; S08clk                ; 9.581  ; 9.581  ; Rise       ; S08clk                ;
;  IRout[13]   ; S08clk                ; 9.574  ; 9.574  ; Rise       ; S08clk                ;
; addr[*]      ; S08clk                ; 17.805 ; 17.805 ; Rise       ; S08clk                ;
;  addr[0]     ; S08clk                ; 17.133 ; 17.133 ; Rise       ; S08clk                ;
;  addr[1]     ; S08clk                ; 17.221 ; 17.221 ; Rise       ; S08clk                ;
;  addr[2]     ; S08clk                ; 17.539 ; 17.539 ; Rise       ; S08clk                ;
;  addr[3]     ; S08clk                ; 17.692 ; 17.692 ; Rise       ; S08clk                ;
;  addr[4]     ; S08clk                ; 17.507 ; 17.507 ; Rise       ; S08clk                ;
;  addr[5]     ; S08clk                ; 17.779 ; 17.779 ; Rise       ; S08clk                ;
;  addr[6]     ; S08clk                ; 17.621 ; 17.621 ; Rise       ; S08clk                ;
;  addr[7]     ; S08clk                ; 16.548 ; 16.548 ; Rise       ; S08clk                ;
;  addr[8]     ; S08clk                ; 17.616 ; 17.616 ; Rise       ; S08clk                ;
;  addr[9]     ; S08clk                ; 17.805 ; 17.805 ; Rise       ; S08clk                ;
;  addr[10]    ; S08clk                ; 16.506 ; 16.506 ; Rise       ; S08clk                ;
;  addr[11]    ; S08clk                ; 16.988 ; 16.988 ; Rise       ; S08clk                ;
;  addr[12]    ; S08clk                ; 17.043 ; 17.043 ; Rise       ; S08clk                ;
;  addr[13]    ; S08clk                ; 17.537 ; 17.537 ; Rise       ; S08clk                ;
;  addr[14]    ; S08clk                ; 16.648 ; 16.648 ; Rise       ; S08clk                ;
;  addr[15]    ; S08clk                ; 16.617 ; 16.617 ; Rise       ; S08clk                ;
;  addr[16]    ; S08clk                ; 16.649 ; 16.649 ; Rise       ; S08clk                ;
;  addr[17]    ; S08clk                ; 16.913 ; 16.913 ; Rise       ; S08clk                ;
;  addr[18]    ; S08clk                ; 16.953 ; 16.953 ; Rise       ; S08clk                ;
;  addr[19]    ; S08clk                ; 16.905 ; 16.905 ; Rise       ; S08clk                ;
;  addr[20]    ; S08clk                ; 16.901 ; 16.901 ; Rise       ; S08clk                ;
; data[*]      ; S08clk                ; 23.608 ; 23.608 ; Rise       ; S08clk                ;
;  data[0]     ; S08clk                ; 22.849 ; 22.849 ; Rise       ; S08clk                ;
;  data[1]     ; S08clk                ; 22.846 ; 22.846 ; Rise       ; S08clk                ;
;  data[2]     ; S08clk                ; 22.883 ; 22.883 ; Rise       ; S08clk                ;
;  data[3]     ; S08clk                ; 22.856 ; 22.856 ; Rise       ; S08clk                ;
;  data[4]     ; S08clk                ; 23.450 ; 23.450 ; Rise       ; S08clk                ;
;  data[5]     ; S08clk                ; 22.834 ; 22.834 ; Rise       ; S08clk                ;
;  data[6]     ; S08clk                ; 23.328 ; 23.328 ; Rise       ; S08clk                ;
;  data[7]     ; S08clk                ; 21.804 ; 21.804 ; Rise       ; S08clk                ;
;  data[8]     ; S08clk                ; 21.937 ; 21.937 ; Rise       ; S08clk                ;
;  data[9]     ; S08clk                ; 21.709 ; 21.709 ; Rise       ; S08clk                ;
;  data[10]    ; S08clk                ; 22.710 ; 22.710 ; Rise       ; S08clk                ;
;  data[11]    ; S08clk                ; 23.021 ; 23.021 ; Rise       ; S08clk                ;
;  data[12]    ; S08clk                ; 23.608 ; 23.608 ; Rise       ; S08clk                ;
;  data[13]    ; S08clk                ; 21.972 ; 21.972 ; Rise       ; S08clk                ;
; stateout[*]  ; S08clk                ; 10.574 ; 10.574 ; Rise       ; S08clk                ;
;  stateout[0] ; S08clk                ; 9.557  ; 9.557  ; Rise       ; S08clk                ;
;  stateout[1] ; S08clk                ; 10.243 ; 10.243 ; Rise       ; S08clk                ;
;  stateout[2] ; S08clk                ; 9.869  ; 9.869  ; Rise       ; S08clk                ;
;  stateout[3] ; S08clk                ; 10.537 ; 10.537 ; Rise       ; S08clk                ;
;  stateout[4] ; S08clk                ; 8.090  ; 8.090  ; Rise       ; S08clk                ;
;  stateout[5] ; S08clk                ; 10.068 ; 10.068 ; Rise       ; S08clk                ;
;  stateout[6] ; S08clk                ; 10.574 ; 10.574 ; Rise       ; S08clk                ;
; clkdisp      ; clk50                 ; 10.020 ; 10.020 ; Rise       ; clk50                 ;
; data[*]      ; clk50                 ; 17.709 ; 17.709 ; Rise       ; clk50                 ;
;  data[0]     ; clk50                 ; 16.605 ; 16.605 ; Rise       ; clk50                 ;
;  data[1]     ; clk50                 ; 16.602 ; 16.602 ; Rise       ; clk50                 ;
;  data[2]     ; clk50                 ; 16.639 ; 16.639 ; Rise       ; clk50                 ;
;  data[3]     ; clk50                 ; 16.612 ; 16.612 ; Rise       ; clk50                 ;
;  data[4]     ; clk50                 ; 17.206 ; 17.206 ; Rise       ; clk50                 ;
;  data[5]     ; clk50                 ; 16.590 ; 16.590 ; Rise       ; clk50                 ;
;  data[6]     ; clk50                 ; 17.084 ; 17.084 ; Rise       ; clk50                 ;
;  data[7]     ; clk50                 ; 16.492 ; 16.492 ; Rise       ; clk50                 ;
;  data[8]     ; clk50                 ; 16.627 ; 16.627 ; Rise       ; clk50                 ;
;  data[9]     ; clk50                 ; 16.398 ; 16.398 ; Rise       ; clk50                 ;
;  data[10]    ; clk50                 ; 17.400 ; 17.400 ; Rise       ; clk50                 ;
;  data[11]    ; clk50                 ; 17.709 ; 17.709 ; Rise       ; clk50                 ;
;  data[12]    ; clk50                 ; 17.474 ; 17.474 ; Rise       ; clk50                 ;
;  data[13]    ; clk50                 ; 16.661 ; 16.661 ; Rise       ; clk50                 ;
; data[*]      ; sci:S08sci|baudgen[0] ; 13.346 ; 13.346 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[0]     ; sci:S08sci|baudgen[0] ; 12.713 ; 12.713 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[1]     ; sci:S08sci|baudgen[0] ; 12.710 ; 12.710 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[2]     ; sci:S08sci|baudgen[0] ; 12.747 ; 12.747 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[3]     ; sci:S08sci|baudgen[0] ; 12.720 ; 12.720 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[4]     ; sci:S08sci|baudgen[0] ; 13.314 ; 13.314 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[5]     ; sci:S08sci|baudgen[0] ; 12.698 ; 12.698 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[6]     ; sci:S08sci|baudgen[0] ; 13.192 ; 13.192 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[7]     ; sci:S08sci|baudgen[0] ; 11.532 ; 11.532 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[8]     ; sci:S08sci|baudgen[0] ; 11.667 ; 11.667 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[9]     ; sci:S08sci|baudgen[0] ; 11.438 ; 11.438 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[10]    ; sci:S08sci|baudgen[0] ; 12.440 ; 12.440 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[11]    ; sci:S08sci|baudgen[0] ; 12.749 ; 12.749 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[12]    ; sci:S08sci|baudgen[0] ; 13.346 ; 13.346 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[13]    ; sci:S08sci|baudgen[0] ; 11.701 ; 11.701 ; Rise       ; sci:S08sci|baudgen[0] ;
; txd          ; sci:S08sci|baudgen[2] ; 8.710  ; 8.710  ; Rise       ; sci:S08sci|baudgen[2] ;
+--------------+-----------------------+--------+--------+------------+-----------------------+


+-------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                             ;
+--------------+-----------------------+-------+-------+------------+-----------------------+
; Data Port    ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+--------------+-----------------------+-------+-------+------------+-----------------------+
; IRout[*]     ; S08clk                ; 4.111 ; 4.111 ; Rise       ; S08clk                ;
;  IRout[0]    ; S08clk                ; 4.111 ; 4.111 ; Rise       ; S08clk                ;
;  IRout[1]    ; S08clk                ; 4.198 ; 4.198 ; Rise       ; S08clk                ;
;  IRout[2]    ; S08clk                ; 4.310 ; 4.310 ; Rise       ; S08clk                ;
;  IRout[3]    ; S08clk                ; 4.209 ; 4.209 ; Rise       ; S08clk                ;
;  IRout[4]    ; S08clk                ; 4.470 ; 4.470 ; Rise       ; S08clk                ;
;  IRout[5]    ; S08clk                ; 4.809 ; 4.809 ; Rise       ; S08clk                ;
;  IRout[6]    ; S08clk                ; 4.775 ; 4.775 ; Rise       ; S08clk                ;
;  IRout[7]    ; S08clk                ; 4.553 ; 4.553 ; Rise       ; S08clk                ;
;  IRout[8]    ; S08clk                ; 4.681 ; 4.681 ; Rise       ; S08clk                ;
;  IRout[9]    ; S08clk                ; 4.320 ; 4.320 ; Rise       ; S08clk                ;
;  IRout[10]   ; S08clk                ; 4.563 ; 4.563 ; Rise       ; S08clk                ;
;  IRout[11]   ; S08clk                ; 4.241 ; 4.241 ; Rise       ; S08clk                ;
;  IRout[12]   ; S08clk                ; 4.555 ; 4.555 ; Rise       ; S08clk                ;
;  IRout[13]   ; S08clk                ; 4.553 ; 4.553 ; Rise       ; S08clk                ;
; addr[*]      ; S08clk                ; 4.956 ; 4.956 ; Rise       ; S08clk                ;
;  addr[0]     ; S08clk                ; 4.980 ; 4.980 ; Rise       ; S08clk                ;
;  addr[1]     ; S08clk                ; 5.003 ; 5.003 ; Rise       ; S08clk                ;
;  addr[2]     ; S08clk                ; 5.061 ; 5.061 ; Rise       ; S08clk                ;
;  addr[3]     ; S08clk                ; 5.130 ; 5.130 ; Rise       ; S08clk                ;
;  addr[4]     ; S08clk                ; 5.134 ; 5.134 ; Rise       ; S08clk                ;
;  addr[5]     ; S08clk                ; 5.160 ; 5.160 ; Rise       ; S08clk                ;
;  addr[6]     ; S08clk                ; 5.175 ; 5.175 ; Rise       ; S08clk                ;
;  addr[7]     ; S08clk                ; 5.013 ; 5.013 ; Rise       ; S08clk                ;
;  addr[8]     ; S08clk                ; 5.530 ; 5.530 ; Rise       ; S08clk                ;
;  addr[9]     ; S08clk                ; 5.670 ; 5.670 ; Rise       ; S08clk                ;
;  addr[10]    ; S08clk                ; 4.967 ; 4.967 ; Rise       ; S08clk                ;
;  addr[11]    ; S08clk                ; 5.183 ; 5.183 ; Rise       ; S08clk                ;
;  addr[12]    ; S08clk                ; 5.280 ; 5.280 ; Rise       ; S08clk                ;
;  addr[13]    ; S08clk                ; 5.573 ; 5.573 ; Rise       ; S08clk                ;
;  addr[14]    ; S08clk                ; 4.971 ; 4.971 ; Rise       ; S08clk                ;
;  addr[15]    ; S08clk                ; 4.956 ; 4.956 ; Rise       ; S08clk                ;
;  addr[16]    ; S08clk                ; 4.971 ; 4.971 ; Rise       ; S08clk                ;
;  addr[17]    ; S08clk                ; 5.095 ; 5.095 ; Rise       ; S08clk                ;
;  addr[18]    ; S08clk                ; 5.116 ; 5.116 ; Rise       ; S08clk                ;
;  addr[19]    ; S08clk                ; 5.068 ; 5.068 ; Rise       ; S08clk                ;
;  addr[20]    ; S08clk                ; 5.083 ; 5.083 ; Rise       ; S08clk                ;
; data[*]      ; S08clk                ; 5.254 ; 5.254 ; Rise       ; S08clk                ;
;  data[0]     ; S08clk                ; 5.254 ; 5.254 ; Rise       ; S08clk                ;
;  data[1]     ; S08clk                ; 5.296 ; 5.296 ; Rise       ; S08clk                ;
;  data[2]     ; S08clk                ; 5.288 ; 5.288 ; Rise       ; S08clk                ;
;  data[3]     ; S08clk                ; 5.260 ; 5.260 ; Rise       ; S08clk                ;
;  data[4]     ; S08clk                ; 5.690 ; 5.690 ; Rise       ; S08clk                ;
;  data[5]     ; S08clk                ; 5.291 ; 5.291 ; Rise       ; S08clk                ;
;  data[6]     ; S08clk                ; 5.598 ; 5.598 ; Rise       ; S08clk                ;
;  data[7]     ; S08clk                ; 5.305 ; 5.305 ; Rise       ; S08clk                ;
;  data[8]     ; S08clk                ; 5.353 ; 5.353 ; Rise       ; S08clk                ;
;  data[9]     ; S08clk                ; 5.254 ; 5.254 ; Rise       ; S08clk                ;
;  data[10]    ; S08clk                ; 5.833 ; 5.833 ; Rise       ; S08clk                ;
;  data[11]    ; S08clk                ; 5.479 ; 5.479 ; Rise       ; S08clk                ;
;  data[12]    ; S08clk                ; 5.562 ; 5.562 ; Rise       ; S08clk                ;
;  data[13]    ; S08clk                ; 5.382 ; 5.382 ; Rise       ; S08clk                ;
; stateout[*]  ; S08clk                ; 4.278 ; 4.278 ; Rise       ; S08clk                ;
;  stateout[0] ; S08clk                ; 4.838 ; 4.838 ; Rise       ; S08clk                ;
;  stateout[1] ; S08clk                ; 5.103 ; 5.103 ; Rise       ; S08clk                ;
;  stateout[2] ; S08clk                ; 4.831 ; 4.831 ; Rise       ; S08clk                ;
;  stateout[3] ; S08clk                ; 5.233 ; 5.233 ; Rise       ; S08clk                ;
;  stateout[4] ; S08clk                ; 4.278 ; 4.278 ; Rise       ; S08clk                ;
;  stateout[5] ; S08clk                ; 5.119 ; 5.119 ; Rise       ; S08clk                ;
;  stateout[6] ; S08clk                ; 5.180 ; 5.180 ; Rise       ; S08clk                ;
; clkdisp      ; clk50                 ; 5.012 ; 5.012 ; Rise       ; clk50                 ;
; data[*]      ; clk50                 ; 5.827 ; 5.827 ; Rise       ; clk50                 ;
;  data[0]     ; clk50                 ; 6.041 ; 6.041 ; Rise       ; clk50                 ;
;  data[1]     ; clk50                 ; 6.084 ; 6.084 ; Rise       ; clk50                 ;
;  data[2]     ; clk50                 ; 6.073 ; 6.073 ; Rise       ; clk50                 ;
;  data[3]     ; clk50                 ; 6.051 ; 6.051 ; Rise       ; clk50                 ;
;  data[4]     ; clk50                 ; 6.478 ; 6.478 ; Rise       ; clk50                 ;
;  data[5]     ; clk50                 ; 6.083 ; 6.083 ; Rise       ; clk50                 ;
;  data[6]     ; clk50                 ; 6.386 ; 6.386 ; Rise       ; clk50                 ;
;  data[7]     ; clk50                 ; 5.925 ; 5.925 ; Rise       ; clk50                 ;
;  data[8]     ; clk50                 ; 5.973 ; 5.973 ; Rise       ; clk50                 ;
;  data[9]     ; clk50                 ; 5.874 ; 5.874 ; Rise       ; clk50                 ;
;  data[10]    ; clk50                 ; 6.453 ; 6.453 ; Rise       ; clk50                 ;
;  data[11]    ; clk50                 ; 5.827 ; 5.827 ; Rise       ; clk50                 ;
;  data[12]    ; clk50                 ; 6.554 ; 6.554 ; Rise       ; clk50                 ;
;  data[13]    ; clk50                 ; 6.002 ; 6.002 ; Rise       ; clk50                 ;
; data[*]      ; sci:S08sci|baudgen[0] ; 5.498 ; 5.498 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[0]     ; sci:S08sci|baudgen[0] ; 5.697 ; 5.697 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[1]     ; sci:S08sci|baudgen[0] ; 5.740 ; 5.740 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[2]     ; sci:S08sci|baudgen[0] ; 5.729 ; 5.729 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[3]     ; sci:S08sci|baudgen[0] ; 5.707 ; 5.707 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[4]     ; sci:S08sci|baudgen[0] ; 6.134 ; 6.134 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[5]     ; sci:S08sci|baudgen[0] ; 5.739 ; 5.739 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[6]     ; sci:S08sci|baudgen[0] ; 6.042 ; 6.042 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[7]     ; sci:S08sci|baudgen[0] ; 5.549 ; 5.549 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[8]     ; sci:S08sci|baudgen[0] ; 5.597 ; 5.597 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[9]     ; sci:S08sci|baudgen[0] ; 5.498 ; 5.498 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[10]    ; sci:S08sci|baudgen[0] ; 6.077 ; 6.077 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[11]    ; sci:S08sci|baudgen[0] ; 5.504 ; 5.504 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[12]    ; sci:S08sci|baudgen[0] ; 5.979 ; 5.979 ; Rise       ; sci:S08sci|baudgen[0] ;
;  data[13]    ; sci:S08sci|baudgen[0] ; 5.626 ; 5.626 ; Rise       ; sci:S08sci|baudgen[0] ;
; txd          ; sci:S08sci|baudgen[2] ; 4.618 ; 4.618 ; Rise       ; sci:S08sci|baudgen[2] ;
+--------------+-----------------------+-------+-------+------------+-----------------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; clksel[0]  ; clkdisp     ; 6.797 ; 6.797 ; 6.797 ; 6.797 ;
; clksel[1]  ; clkdisp     ; 8.622 ; 8.622 ; 8.622 ; 8.622 ;
; clksel[2]  ; clkdisp     ; 8.649 ; 8.649 ; 8.649 ; 8.649 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; clksel[0]  ; clkdisp     ; 3.485 ; 3.485 ; 3.485 ; 3.485 ;
; clksel[1]  ; clkdisp     ; 3.898 ; 3.898 ; 3.898 ; 3.898 ;
; clksel[2]  ; clkdisp     ; 4.046 ; 4.046 ; 4.046 ; 4.046 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------------------+
; Setup Transfers                                                                              ;
+------------------------+------------------------+-----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+-----------+----------+----------+----------+
; clk50                  ; clk50                  ; 126632    ; 0        ; 0        ; 0        ;
; S08clk                 ; clk50                  ; 285081317 ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[0]  ; clk50                  ; 3358      ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[2]  ; clk50                  ; 16        ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgenA[5] ; clk50                  ; 5         ; 5        ; 0        ; 0        ;
; clk50                  ; S08clk                 ; 12503     ; 0        ; 0        ; 0        ;
; S08clk                 ; S08clk                 ; 35851657  ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[0]  ; S08clk                 ; 437       ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[0]  ; sci:S08sci|baudgen[0]  ; 83        ; 0        ; 0        ; 0        ;
; clk50                  ; sci:S08sci|baudgen[2]  ; 18        ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[2]  ; sci:S08sci|baudgen[2]  ; 60        ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[0]  ; sci:S08sci|baudgenA[5] ; 3         ; 3        ; 0        ; 0        ;
; sci:S08sci|baudgen[2]  ; sci:S08sci|baudgenA[5] ; 1         ; 1        ; 0        ; 0        ;
; sci:S08sci|baudgenA[5] ; sci:S08sci|baudgenA[5] ; 2         ; 0        ; 0        ; 0        ;
+------------------------+------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------------+
; Hold Transfers                                                                               ;
+------------------------+------------------------+-----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+-----------+----------+----------+----------+
; clk50                  ; clk50                  ; 126632    ; 0        ; 0        ; 0        ;
; S08clk                 ; clk50                  ; 285081317 ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[0]  ; clk50                  ; 3358      ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[2]  ; clk50                  ; 16        ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgenA[5] ; clk50                  ; 5         ; 5        ; 0        ; 0        ;
; clk50                  ; S08clk                 ; 12503     ; 0        ; 0        ; 0        ;
; S08clk                 ; S08clk                 ; 35851657  ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[0]  ; S08clk                 ; 437       ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[0]  ; sci:S08sci|baudgen[0]  ; 83        ; 0        ; 0        ; 0        ;
; clk50                  ; sci:S08sci|baudgen[2]  ; 18        ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[2]  ; sci:S08sci|baudgen[2]  ; 60        ; 0        ; 0        ; 0        ;
; sci:S08sci|baudgen[0]  ; sci:S08sci|baudgenA[5] ; 3         ; 3        ; 0        ; 0        ;
; sci:S08sci|baudgen[2]  ; sci:S08sci|baudgenA[5] ; 1         ; 1        ; 0        ; 0        ;
; sci:S08sci|baudgenA[5] ; sci:S08sci|baudgenA[5] ; 2         ; 0        ; 0        ; 0        ;
+------------------------+------------------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 6     ; 6    ;
; Unconstrained Input Port Paths  ; 12    ; 12   ;
; Unconstrained Output Ports      ; 58    ; 58   ;
; Unconstrained Output Port Paths ; 2273  ; 2273 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Dec 06 15:03:55 2019
Info: Command: quartus_sta MiniS08 -c MiniS08
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MiniS08.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk50 clk50
    Info (332105): create_clock -period 1.000 -name S08clk S08clk
    Info (332105): create_clock -period 1.000 -name sci:S08sci|baudgen[0] sci:S08sci|baudgen[0]
    Info (332105): create_clock -period 1.000 -name sci:S08sci|baudgenA[5] sci:S08sci|baudgenA[5]
    Info (332105): create_clock -period 1.000 -name sci:S08sci|baudgen[2] sci:S08sci|baudgen[2]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -16.713
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -16.713      -805.054 S08clk 
    Info (332119):   -15.690     -5324.817 clk50 
    Info (332119):    -1.808       -17.528 sci:S08sci|baudgen[0] 
    Info (332119):    -1.153        -8.262 sci:S08sci|baudgen[2] 
    Info (332119):     0.251         0.000 sci:S08sci|baudgenA[5] 
Info (332146): Worst-case hold slack is -2.549
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.549        -8.934 clk50 
    Info (332119):    -2.200        -6.150 sci:S08sci|baudgenA[5] 
    Info (332119):     0.391         0.000 S08clk 
    Info (332119):     0.391         0.000 sci:S08sci|baudgen[0] 
    Info (332119):     0.391         0.000 sci:S08sci|baudgen[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -667.604 clk50 
    Info (332119):    -0.500       -63.000 S08clk 
    Info (332119):    -0.500       -14.000 sci:S08sci|baudgen[0] 
    Info (332119):    -0.500       -13.000 sci:S08sci|baudgen[2] 
    Info (332119):    -0.500        -3.000 sci:S08sci|baudgenA[5] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.794
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.794      -323.511 S08clk 
    Info (332119):    -6.369     -2089.184 clk50 
    Info (332119):    -0.350        -1.633 sci:S08sci|baudgen[0] 
    Info (332119):    -0.064        -0.064 sci:S08sci|baudgen[2] 
    Info (332119):     0.641         0.000 sci:S08sci|baudgenA[5] 
Info (332146): Worst-case hold slack is -1.591
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.591        -5.921 clk50 
    Info (332119):    -1.341        -3.863 sci:S08sci|baudgenA[5] 
    Info (332119):     0.215         0.000 S08clk 
    Info (332119):     0.215         0.000 sci:S08sci|baudgen[0] 
    Info (332119):     0.215         0.000 sci:S08sci|baudgen[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -667.604 clk50 
    Info (332119):    -0.500       -63.000 S08clk 
    Info (332119):    -0.500       -14.000 sci:S08sci|baudgen[0] 
    Info (332119):    -0.500       -13.000 sci:S08sci|baudgen[2] 
    Info (332119):    -0.500        -3.000 sci:S08sci|baudgenA[5] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4629 megabytes
    Info: Processing ended: Fri Dec 06 15:03:56 2019
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


