TimeQuest Timing Analyzer report for nios_epcs
Sun Oct 25 20:40:37 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'clk'
 13. Slow Model Hold: 'clk'
 14. Slow Model Recovery: 'clk'
 15. Slow Model Removal: 'clk'
 16. Slow Model Minimum Pulse Width: 'clk'
 17. Slow Model Minimum Pulse Width: 'altera_reserved_tck'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Output Enable Times
 23. Minimum Output Enable Times
 24. Output Disable Times
 25. Minimum Output Disable Times
 26. Fast Model Setup Summary
 27. Fast Model Hold Summary
 28. Fast Model Recovery Summary
 29. Fast Model Removal Summary
 30. Fast Model Minimum Pulse Width Summary
 31. Fast Model Setup: 'clk'
 32. Fast Model Hold: 'clk'
 33. Fast Model Recovery: 'clk'
 34. Fast Model Removal: 'clk'
 35. Fast Model Minimum Pulse Width: 'clk'
 36. Fast Model Minimum Pulse Width: 'altera_reserved_tck'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Output Enable Times
 42. Minimum Output Enable Times
 43. Output Disable Times
 44. Minimum Output Disable Times
 45. Multicorner Timing Analysis Summary
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Setup Transfers
 51. Hold Transfers
 52. Recovery Transfers
 53. Removal Transfers
 54. Report TCCS
 55. Report RSKM
 56. Unconstrained Paths
 57. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; nios_epcs                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; nios_epcs.sdc ; OK     ; Sun Oct 25 20:40:21 2020 ;
+---------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                    ;
+---------------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; Clock Name          ; Type ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                 ;
+---------------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; altera_reserved_tck ; Base ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { altera_reserved_tck } ;
; clk                 ; Base ; 20.000  ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }            ;
+---------------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 82.67 MHz ; 82.67 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------+
; Slow Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 7.903 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; 15.602 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.038 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------------+
; Slow Model Minimum Pulse Width Summary       ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clk                 ; 7.500  ; 0.000         ;
; altera_reserved_tck ; 97.778 ; 0.000         ;
+---------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                               ; To Node                                                                                                                                                                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 7.903 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                                                                                                                                    ; clk          ; clk         ; 20.000       ; 0.024      ; 12.157     ;
; 8.021 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                                                                                                                                                               ; clk          ; clk         ; 20.000       ; 0.024      ; 12.039     ;
; 8.044 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|W_valid                                                                                                                                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.024      ; 12.016     ;
; 8.051 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_valid                                                                                                                                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.024      ; 12.009     ;
; 8.533 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[15]                                                                                                                                                                                                            ; clk          ; clk         ; 20.000       ; 0.025      ; 11.528     ;
; 8.533 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[12]                                                                                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.025      ; 11.528     ;
; 8.533 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[13]                                                                                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.025      ; 11.528     ;
; 8.533 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[14]                                                                                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.025      ; 11.528     ;
; 8.533 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[16]                                                                                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.025      ; 11.528     ;
; 8.533 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[18]                                                                                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.025      ; 11.528     ;
; 8.560 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[2]                                                                                                                                                                                                          ; clk          ; clk         ; 20.000       ; 0.029      ; 11.505     ;
; 8.560 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[4]                                                                                                                                                                                                          ; clk          ; clk         ; 20.000       ; 0.029      ; 11.505     ;
; 8.560 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[8]                                                                                                                                                                                                          ; clk          ; clk         ; 20.000       ; 0.029      ; 11.505     ;
; 8.615 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|byteen_reg[1]                                                                                                                                                                                                           ; clk          ; clk         ; 20.000       ; 0.018      ; 11.439     ;
; 8.615 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|byteen_reg[0]                                                                                                                                                                                                           ; clk          ; clk         ; 20.000       ; 0.018      ; 11.439     ;
; 8.618 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[3]                                                                                                                                                                                                          ; clk          ; clk         ; 20.000       ; 0.023      ; 11.441     ;
; 8.618 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[5]                                                                                                                                                                                                          ; clk          ; clk         ; 20.000       ; 0.023      ; 11.441     ;
; 8.618 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[6]                                                                                                                                                                                                          ; clk          ; clk         ; 20.000       ; 0.023      ; 11.441     ;
; 8.662 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted  ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                                                                                                                                    ; clk          ; clk         ; 20.000       ; 0.000      ; 11.374     ;
; 8.780 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted  ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                                                                                                                                                               ; clk          ; clk         ; 20.000       ; 0.000      ; 11.256     ;
; 8.795 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                            ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                                                                                                                                    ; clk          ; clk         ; 20.000       ; 0.000      ; 11.241     ;
; 8.796 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[17]                                                                                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.024      ; 11.264     ;
; 8.803 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted  ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|W_valid                                                                                                                                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.000      ; 11.233     ;
; 8.810 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted  ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_valid                                                                                                                                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.000      ; 11.226     ;
; 8.832 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[7]                                                                                                                                                                                                          ; clk          ; clk         ; 20.000       ; 0.025      ; 11.229     ;
; 8.832 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[9]                                                                                                                                                                                                          ; clk          ; clk         ; 20.000       ; 0.025      ; 11.229     ;
; 8.832 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[10]                                                                                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.025      ; 11.229     ;
; 8.832 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[11]                                                                                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.025      ; 11.229     ;
; 8.832 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[15]                                                                                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.025      ; 11.229     ;
; 8.899 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1] ; clk          ; clk         ; 20.000       ; 0.019      ; 11.156     ;
; 8.913 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                            ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                                                                                                                                                               ; clk          ; clk         ; 20.000       ; 0.000      ; 11.123     ;
; 8.936 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                            ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|W_valid                                                                                                                                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.000      ; 11.100     ;
; 8.939 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                                                                                                                                    ; clk          ; clk         ; 20.000       ; 0.000      ; 11.097     ;
; 8.943 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                            ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_valid                                                                                                                                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.000      ; 11.093     ;
; 9.002 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_nios2_qsys_0_instruction_master_translator:nios2_qsys_0_instruction_master_translator|altera_merlin_master_translator:nios2_qsys_0_instruction_master_translator|read_accepted                                                                                                                ; clk          ; clk         ; 20.000       ; 0.024      ; 11.058     ;
; 9.041 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|W_alu_result[15]                                                                                                                 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                                                                                                                                    ; clk          ; clk         ; 20.000       ; 0.022      ; 11.017     ;
; 9.051 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0] ; clk          ; clk         ; 20.000       ; 0.019      ; 11.004     ;
; 9.057 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                                                                                                                                                               ; clk          ; clk         ; 20.000       ; 0.000      ; 10.979     ;
; 9.080 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|W_valid                                                                                                                                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.000      ; 10.956     ;
; 9.087 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_valid                                                                                                                                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.000      ; 10.949     ;
; 9.138 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|W_alu_result[14]                                                                                                                 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                                                                                                                                    ; clk          ; clk         ; 20.000       ; 0.022      ; 10.920     ;
; 9.159 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|W_alu_result[15]                                                                                                                 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                                                                                                                                                               ; clk          ; clk         ; 20.000       ; 0.022      ; 10.899     ;
; 9.182 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|W_alu_result[15]                                                                                                                 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|W_valid                                                                                                                                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.022      ; 10.876     ;
; 9.189 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|W_alu_result[15]                                                                                                                 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_valid                                                                                                                                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.022      ; 10.869     ;
; 9.256 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|W_alu_result[14]                                                                                                                 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                                                                                                                                                               ; clk          ; clk         ; 20.000       ; 0.022      ; 10.802     ;
; 9.262 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|W_alu_result[16]                                                                                                                 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                                                                                                                                    ; clk          ; clk         ; 20.000       ; 0.022      ; 10.796     ;
; 9.279 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted                                                                                                                                     ; clk          ; clk         ; 20.000       ; 0.024      ; 10.781     ;
; 9.279 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|W_alu_result[14]                                                                                                                 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|W_valid                                                                                                                                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.022      ; 10.779     ;
; 9.282 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|W_alu_result[20]                                                                                                                 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                                                                                                                                    ; clk          ; clk         ; 20.000       ; 0.022      ; 10.776     ;
; 9.286 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|W_alu_result[14]                                                                                                                 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_valid                                                                                                                                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.022      ; 10.772     ;
; 9.287 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|W_alu_result[19]                                                                                                                 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                                                                                                                                    ; clk          ; clk         ; 20.000       ; 0.022      ; 10.771     ;
; 9.292 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted  ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[15]                                                                                                                                                                                                            ; clk          ; clk         ; 20.000       ; 0.001      ; 10.745     ;
; 9.292 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted  ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[12]                                                                                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.001      ; 10.745     ;
; 9.292 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted  ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[13]                                                                                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.001      ; 10.745     ;
; 9.292 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted  ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[14]                                                                                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.001      ; 10.745     ;
; 9.292 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted  ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[16]                                                                                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.001      ; 10.745     ;
; 9.292 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted  ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[18]                                                                                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.001      ; 10.745     ;
; 9.304 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|W_alu_result[7]                                                                                                                  ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                                                                                                                                    ; clk          ; clk         ; 20.000       ; -0.006     ; 10.726     ;
; 9.319 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted  ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[2]                                                                                                                                                                                                          ; clk          ; clk         ; 20.000       ; 0.005      ; 10.722     ;
; 9.319 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted  ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[4]                                                                                                                                                                                                          ; clk          ; clk         ; 20.000       ; 0.005      ; 10.722     ;
; 9.319 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted  ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[8]                                                                                                                                                                                                          ; clk          ; clk         ; 20.000       ; 0.005      ; 10.722     ;
; 9.356 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|W_alu_result[9]                                                                                                                  ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                                                                                                                                    ; clk          ; clk         ; 20.000       ; -0.006     ; 10.674     ;
; 9.359 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[6]                                                                                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.014      ; 10.691     ;
; 9.359 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[7]                                                                                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.014      ; 10.691     ;
; 9.359 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[0]                                                                                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.014      ; 10.691     ;
; 9.359 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[8]                                                                                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.014      ; 10.691     ;
; 9.359 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[9]                                                                                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.014      ; 10.691     ;
; 9.359 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[10]                                                                                                                                                                                                            ; clk          ; clk         ; 20.000       ; 0.014      ; 10.691     ;
; 9.359 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[1]                                                                                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.014      ; 10.691     ;
; 9.359 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[2]                                                                                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.014      ; 10.691     ;
; 9.359 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[3]                                                                                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.014      ; 10.691     ;
; 9.359 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[4]                                                                                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.014      ; 10.691     ;
; 9.359 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[13]                                                                                                                                                                                                            ; clk          ; clk         ; 20.000       ; 0.014      ; 10.691     ;
; 9.359 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[12]                                                                                                                                                                                                            ; clk          ; clk         ; 20.000       ; 0.014      ; 10.691     ;
; 9.359 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[11]                                                                                                                                                                                                            ; clk          ; clk         ; 20.000       ; 0.014      ; 10.691     ;
; 9.359 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[5]                                                                                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.014      ; 10.691     ;
; 9.359 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[14]                                                                                                                                                                                                            ; clk          ; clk         ; 20.000       ; 0.014      ; 10.691     ;
; 9.374 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted  ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|byteen_reg[1]                                                                                                                                                                                                           ; clk          ; clk         ; 20.000       ; -0.006     ; 10.656     ;
; 9.374 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted  ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|byteen_reg[0]                                                                                                                                                                                                           ; clk          ; clk         ; 20.000       ; -0.006     ; 10.656     ;
; 9.377 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted  ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[3]                                                                                                                                                                                                          ; clk          ; clk         ; 20.000       ; -0.001     ; 10.658     ;
; 9.377 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted  ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[5]                                                                                                                                                                                                          ; clk          ; clk         ; 20.000       ; -0.001     ; 10.658     ;
; 9.377 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted  ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[6]                                                                                                                                                                                                          ; clk          ; clk         ; 20.000       ; -0.001     ; 10.658     ;
; 9.380 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|W_alu_result[16]                                                                                                                 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                                                                                                                                                               ; clk          ; clk         ; 20.000       ; 0.022      ; 10.678     ;
; 9.400 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|W_alu_result[20]                                                                                                                 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                                                                                                                                                               ; clk          ; clk         ; 20.000       ; 0.022      ; 10.658     ;
; 9.403 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|W_alu_result[16]                                                                                                                 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|W_valid                                                                                                                                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.022      ; 10.655     ;
; 9.405 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|W_alu_result[19]                                                                                                                 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                                                                                                                                                               ; clk          ; clk         ; 20.000       ; 0.022      ; 10.653     ;
; 9.410 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|W_alu_result[16]                                                                                                                 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_valid                                                                                                                                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.022      ; 10.648     ;
; 9.422 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|W_alu_result[7]                                                                                                                  ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                                                                                                                                                               ; clk          ; clk         ; 20.000       ; -0.006     ; 10.608     ;
; 9.423 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|W_alu_result[20]                                                                                                                 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|W_valid                                                                                                                                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.022      ; 10.635     ;
; 9.425 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                            ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[15]                                                                                                                                                                                                            ; clk          ; clk         ; 20.000       ; 0.001      ; 10.612     ;
; 9.425 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                            ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[12]                                                                                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.001      ; 10.612     ;
; 9.425 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                            ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[13]                                                                                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.001      ; 10.612     ;
; 9.425 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                            ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[14]                                                                                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.001      ; 10.612     ;
; 9.425 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                            ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[16]                                                                                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.001      ; 10.612     ;
; 9.425 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                            ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[18]                                                                                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.001      ; 10.612     ;
; 9.426 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|end_begintransfer                                                                                                                                 ; clk          ; clk         ; 20.000       ; 0.024      ; 10.634     ;
; 9.428 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|W_alu_result[19]                                                                                                                 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|W_valid                                                                                                                                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.022      ; 10.630     ;
; 9.429 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|W_alu_result[17]                                                                                                                 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                                                                                                                                    ; clk          ; clk         ; 20.000       ; 0.022      ; 10.629     ;
; 9.430 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|W_alu_result[20]                                                                                                                 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_valid                                                                                                                                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.022      ; 10.628     ;
; 9.435 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|W_alu_result[19]                                                                                                                 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_valid                                                                                                                                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.022      ; 10.623     ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                                                                                                                                             ; To Node                                                                                                                                                                                                                                                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                                                                                                                                                                                                          ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                                                                                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][77]                                             ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][77]                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|jtag_rd                                                                                                                                                                          ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|jtag_rd                                                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|av_ld_align_cycle[0]                                                                                                                                                                                                                                                                                           ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|av_ld_align_cycle[0]                                                                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|av_ld_align_cycle[1]                                                                                                                                                                                                                                                                                           ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|av_ld_align_cycle[1]                                                                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[6]                                                                                                                                                                                                                                            ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[6]                                                                                                                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[7]                                                                                                                                                                                                                                            ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[7]                                                                                                                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][60]                                             ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][60]                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[8]                                                                                                                                                                                                                                            ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[8]                                                                                                                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[9]                                                                                                                                                                                                                                            ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[9]                                                                                                                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[10]                                                                                                                                                                                                                                           ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[10]                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|av_ld_aligning_data                                                                                                                                                                                                                                                                                            ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|av_ld_aligning_data                                                                                                                                                                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_sysid_qsys_0_control_slave_translator:sysid_qsys_0_control_slave_translator|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|wait_latency_counter[0]                                                                                                                                                                 ; nios:u0|nios_sysid_qsys_0_control_slave_translator:sysid_qsys_0_control_slave_translator|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|wait_latency_counter[0]                                                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_sysid_qsys_0_control_slave_translator:sysid_qsys_0_control_slave_translator|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|wait_latency_counter[1]                                                                                                                                                                 ; nios:u0|nios_sysid_qsys_0_control_slave_translator:sysid_qsys_0_control_slave_translator|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|wait_latency_counter[1]                                                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                  ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                  ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                         ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                         ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_pio_0_s1_translator:pio_0_s1_translator|altera_merlin_slave_translator:pio_0_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                       ; nios:u0|nios_pio_0_s1_translator:pio_0_s1_translator|altera_merlin_slave_translator:pio_0_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                    ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                    ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[13]                                                                                                                                                                                                                                           ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[13]                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[11]                                                                                                                                                                                                                                           ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[11]                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[4]                                                                                                                                                                                                                                            ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[4]                                                                                                                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[3]                                                                                                                                                                                                                                            ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[3]                                                                                                                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[2]                                                                                                                                                                                                                                            ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[2]                                                                                                                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_oci_debug:the_nios_nios2_qsys_0_nios2_oci_debug|monitor_ready                                                                                                                                                              ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_oci_debug:the_nios_nios2_qsys_0_nios2_oci_debug|monitor_ready                                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[0]                                                                                                                                                                                                                                            ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[0]                                                                                                                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[5]                                                                                                                                                                                                                                            ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[5]                                                                                                                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|MonDReg[19]                                                                                                                                                                      ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|MonDReg[19]                                                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|jtag_ram_rd                                                                                                                                                                      ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|jtag_ram_rd                                                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_oci_debug:the_nios_nios2_qsys_0_nios2_oci_debug|resetlatch                                                                                                                                                                 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_oci_debug:the_nios_nios2_qsys_0_nios2_oci_debug|resetlatch                                                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_oci_debug:the_nios_nios2_qsys_0_nios2_oci_debug|monitor_error                                                                                                                                                              ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_oci_debug:the_nios_nios2_qsys_0_nios2_oci_debug|monitor_error                                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[14]                                                                                                                                                                                                                                           ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[14]                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[15]                                                                                                                                                                                                                                           ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[15]                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|write                                                                                                                                                                                                                                              ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|write                                                                                                                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|read                                                                                                                                                                                                                                               ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|read                                                                                                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|avalon_ociram_readdata_ready                                                                                                                                                     ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|avalon_ociram_readdata_ready                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][78]                                                                                               ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][78]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_avalon_reg:the_nios_nios2_qsys_0_nios2_avalon_reg|oci_ienable[20]                                                                                                                                                          ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_avalon_reg:the_nios_nios2_qsys_0_nios2_avalon_reg|oci_ienable[20]                                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|count[0]                                                                                                                                                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|count[0]                                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_nios2_qsys_0_instruction_master_translator:nios2_qsys_0_instruction_master_translator|altera_merlin_master_translator:nios2_qsys_0_instruction_master_translator|read_accepted                                                                                                                                                           ; nios:u0|nios_nios2_qsys_0_instruction_master_translator:nios2_qsys_0_instruction_master_translator|altera_merlin_master_translator:nios2_qsys_0_instruction_master_translator|read_accepted                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                            ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[1]                                                                                                                                                                                                                                            ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[1]                                                                                                                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|wait_latency_counter[0]                                                                                                                                               ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|wait_latency_counter[0]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][76]                                             ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][76]                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][49]                                             ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][49]                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][19]                                             ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][19]                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][51]                                             ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][51]                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[12]                                                                                                                                                                                                                                           ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[12]                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                                                                                                                                                                               ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|av_ld_waiting_for_data                                                                                                                                                                                                                                                                                         ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|av_ld_waiting_for_data                                                                                                                                                                                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_avalon_reg:the_nios_nios2_qsys_0_nios2_avalon_reg|oci_single_step_mode                                                                                                                                                     ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_avalon_reg:the_nios_nios2_qsys_0_nios2_avalon_reg|oci_single_step_mode                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|wait_for_one_post_bret_inst                                                                                                                                                                                                                                                                                    ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|wait_for_one_post_bret_inst                                                                                                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|hbreak_pending                                                                                                                                                                                                                                                                                                 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|hbreak_pending                                                                                                                                                                                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_oci_debug:the_nios_nios2_qsys_0_nios2_oci_debug|break_on_reset                                                                                                                                                             ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_oci_debug:the_nios_nios2_qsys_0_nios2_oci_debug|break_on_reset                                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_oci_debug:the_nios_nios2_qsys_0_nios2_oci_debug|jtag_break                                                                                                                                                                 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_oci_debug:the_nios_nios2_qsys_0_nios2_oci_debug|jtag_break                                                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|hbreak_enabled                                                                                                                                                                                                                                                                                                 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|hbreak_enabled                                                                                                                                                                                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                          ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted                                                                                                                                                                                ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted                                                                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][41]                                             ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][41]                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][59]                                                                                               ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][59]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][59]                                                                                                                     ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][59]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][59]                                                                                                                     ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][59]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][59]                                                                                                          ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][59]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][59]                                                                                                          ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][59]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][59]                                                                                                   ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][59]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][59]                                                                                                   ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][59]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                                                                                                                                                                                                         ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                                                                                                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|i_read                                                                                                                                                                                                                                                                                                         ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|i_read                                                                                                                                                                                                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                                                                            ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[1]                                                                                                                                                                                                                                                     ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[1]                                                                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.517 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_oci_debug:the_nios_nios2_qsys_0_nios2_oci_debug|break_on_reset                                                                                                                                                             ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_oci_debug:the_nios_nios2_qsys_0_nios2_oci_debug|jtag_break                                                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.783      ;
; 0.520 ; nios:u0|nios_nios2_qsys_0_jtag_debug_module_translator:nios2_qsys_0_jtag_debug_module_translator|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[6]                                                                                                                                                          ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|D_iw[6]                                                                                                                                                                                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_jtag_debug_module_wrapper:the_nios_nios2_qsys_0_jtag_debug_module_wrapper|nios_nios2_qsys_0_jtag_debug_module_sysclk:the_nios_nios2_qsys_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|din_s1  ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_jtag_debug_module_wrapper:the_nios_nios2_qsys_0_jtag_debug_module_wrapper|nios_nios2_qsys_0_jtag_debug_module_sysclk:the_nios_nios2_qsys_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|dreg[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.786      ;
; 0.521 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_jtag_debug_module_wrapper:the_nios_nios2_qsys_0_jtag_debug_module_wrapper|nios_nios2_qsys_0_jtag_debug_module_sysclk:the_nios_nios2_qsys_0_jtag_debug_module_sysclk|jdo[9]                                                       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_oci_break:the_nios_nios2_qsys_0_nios2_oci_break|break_readreg[9]                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                  ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|altera_reset_synchronizer_int_chain[0]                                                                                                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.787      ;
; 0.523 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_oci_debug:the_nios_nios2_qsys_0_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1                                                                                                                 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_oci_debug:the_nios_nios2_qsys_0_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|dreg[0]                                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_writedata[8]                                                                                                                                                                                                                                                                                                 ; nios:u0|nios_pio_0:pio_0|data_out[8]                                                                                                                                                                                                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|altera_reset_synchronizer_int_chain[1]                                                                                                                                                                                                                              ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|altera_reset_synchronizer_int_chain[2]                                                                                                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.524 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                                                                                                                                                                       ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst_chain[1]                                                                                                                                                                                                                                                 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst_dly                                                                                                                                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_jtag_debug_module_wrapper:the_nios_nios2_qsys_0_jtag_debug_module_wrapper|nios_nios2_qsys_0_jtag_debug_module_sysclk:the_nios_nios2_qsys_0_jtag_debug_module_sysclk|jdo[14]                                                      ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|MonDReg[11]                                                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_jtag_debug_module_wrapper:the_nios_nios2_qsys_0_jtag_debug_module_wrapper|nios_nios2_qsys_0_jtag_debug_module_sysclk:the_nios_nios2_qsys_0_jtag_debug_module_sysclk|jdo[8]                                                       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_oci_break:the_nios_nios2_qsys_0_nios2_oci_break|break_readreg[8]                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]                                                                                                                                                                                   ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                                                                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.525 ; nios:u0|nios_nios2_qsys_0_jtag_debug_module_translator:nios2_qsys_0_jtag_debug_module_translator|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[4]                                                                                                                                                          ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|D_iw[4]                                                                                                                                                                                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.528 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|av_ld_byte1_data[5]                                                                                                                                                                                                                                                                                            ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|av_ld_byte0_data[5]                                                                                                                                                                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.528 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_jtag_debug_module_wrapper:the_nios_nios2_qsys_0_jtag_debug_module_wrapper|nios_nios2_qsys_0_jtag_debug_module_sysclk:the_nios_nios2_qsys_0_jtag_debug_module_sysclk|jdo[28]                                                      ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|MonDReg[25]                                                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.528 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|R_compare_op[1]                                                                                                                                                                                                                                                                                                ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|W_cmp_result                                                                                                                                                                                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.528 ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|av_readdata_pre[5]                                                                                                                                                    ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[5]                                                                                                                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.528 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_oci_debug:the_nios_nios2_qsys_0_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|dreg[0]                                                                                                                ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_oci_debug:the_nios_nios2_qsys_0_nios2_oci_debug|resetlatch                                                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.529 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_jtag_debug_module_wrapper:the_nios_nios2_qsys_0_jtag_debug_module_wrapper|nios_nios2_qsys_0_jtag_debug_module_sysclk:the_nios_nios2_qsys_0_jtag_debug_module_sysclk|jdo[12]                                                      ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_oci_break:the_nios_nios2_qsys_0_nios2_oci_break|break_readreg[12]                                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.530 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]                                                                                                                                                                       ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_jtag_debug_module_wrapper:the_nios_nios2_qsys_0_jtag_debug_module_wrapper|nios_nios2_qsys_0_jtag_debug_module_sysclk:the_nios_nios2_qsys_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|dreg[0] ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_jtag_debug_module_wrapper:the_nios_nios2_qsys_0_jtag_debug_module_wrapper|nios_nios2_qsys_0_jtag_debug_module_sysclk:the_nios_nios2_qsys_0_jtag_debug_module_sysclk|sync2_udr                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[19]                                                                                                                                                                                                                                                                                         ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[20]                                                                                                                                                                                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|av_ld_byte1_data[6]                                                                                                                                                                                                                                                                                            ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|av_ld_byte0_data[6]                                                                                                                                                                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[19]                                                                                                                                                                                                                                                                                         ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[18]                                                                                                                                                                                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                         ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][59]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                         ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.532 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_jtag_debug_module_wrapper:the_nios_nios2_qsys_0_jtag_debug_module_wrapper|nios_nios2_qsys_0_jtag_debug_module_sysclk:the_nios_nios2_qsys_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|dreg[0] ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_jtag_debug_module_wrapper:the_nios_nios2_qsys_0_jtag_debug_module_wrapper|nios_nios2_qsys_0_jtag_debug_module_sysclk:the_nios_nios2_qsys_0_jtag_debug_module_sysclk|update_jdo_strobe                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.798      ;
+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                                                                                                                                                                                                                                                                  ;
+--------+----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                    ; To Node                                                                                                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|D_valid                                                                                                                                                ; clk          ; clk         ; 20.000       ; 0.029      ; 4.463      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|R_valid                                                                                                                                                ; clk          ; clk         ; 20.000       ; 0.003      ; 4.437      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_new_inst                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.003      ; 4.437      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                                                  ; clk          ; clk         ; 20.000       ; 0.029      ; 4.463      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|R_ctrl_br                                                                                                                                              ; clk          ; clk         ; 20.000       ; 0.003      ; 4.437      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|R_ctrl_ld                                                                                                                                              ; clk          ; clk         ; 20.000       ; 0.003      ; 4.437      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_writedata[14]                                                                                                                                        ; clk          ; clk         ; 20.000       ; 0.020      ; 4.454      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_writedata[1]                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.027      ; 4.461      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0_jtag_debug_module_translator:nios2_qsys_0_jtag_debug_module_translator|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[5]  ; clk          ; clk         ; 20.000       ; 0.034      ; 4.468      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_writedata[5]                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.028      ; 4.462      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_writedata[21]                                                                                                                                        ; clk          ; clk         ; 20.000       ; 0.035      ; 4.469      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|av_ld_align_cycle[0]                                                                                                                                   ; clk          ; clk         ; 20.000       ; 0.005      ; 4.439      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|av_ld_align_cycle[1]                                                                                                                                   ; clk          ; clk         ; 20.000       ; 0.005      ; 4.439      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|R_ctrl_jmp_direct                                                                                                                                      ; clk          ; clk         ; 20.000       ; 0.032      ; 4.466      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src1[1]                                                                                                                                              ; clk          ; clk         ; 20.000       ; 0.033      ; 4.467      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|R_ctrl_shift_rot_right                                                                                                                                 ; clk          ; clk         ; 20.000       ; 0.005      ; 4.439      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0_jtag_debug_module_translator:nios2_qsys_0_jtag_debug_module_translator|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[6]  ; clk          ; clk         ; 20.000       ; 0.024      ; 4.458      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_writedata[22]                                                                                                                                        ; clk          ; clk         ; 20.000       ; 0.020      ; 4.454      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_writedata[6]                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.020      ; 4.454      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|D_iw[6]                                                                                                                                                ; clk          ; clk         ; 20.000       ; 0.024      ; 4.458      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src1[2]                                                                                                                                              ; clk          ; clk         ; 20.000       ; 0.035      ; 4.469      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_writedata[23]                                                                                                                                        ; clk          ; clk         ; 20.000       ; 0.031      ; 4.465      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_writedata[7]                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.018      ; 4.452      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0_jtag_debug_module_translator:nios2_qsys_0_jtag_debug_module_translator|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[7]  ; clk          ; clk         ; 20.000       ; 0.032      ; 4.466      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|D_iw[7]                                                                                                                                                ; clk          ; clk         ; 20.000       ; 0.032      ; 4.466      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|R_ctrl_hi_imm16                                                                                                                                        ; clk          ; clk         ; 20.000       ; 0.032      ; 4.466      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_writedata[0]                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.028      ; 4.462      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_writedata[16]                                                                                                                                        ; clk          ; clk         ; 20.000       ; 0.035      ; 4.469      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0_jtag_debug_module_translator:nios2_qsys_0_jtag_debug_module_translator|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[16] ; clk          ; clk         ; 20.000       ; 0.025      ; 4.459      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|D_iw[16]                                                                                                                                               ; clk          ; clk         ; 20.000       ; 0.025      ; 4.459      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|R_ctrl_force_src2_zero                                                                                                                                 ; clk          ; clk         ; 20.000       ; 0.031      ; 4.465      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src2[1]                                                                                                                                              ; clk          ; clk         ; 20.000       ; 0.031      ; 4.465      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_writedata[24]                                                                                                                                        ; clk          ; clk         ; 20.000       ; 0.031      ; 4.465      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_writedata[8]                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.028      ; 4.462      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0_jtag_debug_module_translator:nios2_qsys_0_jtag_debug_module_translator|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[8]  ; clk          ; clk         ; 20.000       ; 0.028      ; 4.462      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|D_iw[8]                                                                                                                                                ; clk          ; clk         ; 20.000       ; 0.028      ; 4.462      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src2[2]                                                                                                                                              ; clk          ; clk         ; 20.000       ; 0.031      ; 4.465      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_writedata[25]                                                                                                                                        ; clk          ; clk         ; 20.000       ; 0.031      ; 4.465      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_writedata[9]                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.018      ; 4.452      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0_jtag_debug_module_translator:nios2_qsys_0_jtag_debug_module_translator|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[9]  ; clk          ; clk         ; 20.000       ; 0.028      ; 4.462      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|D_iw[9]                                                                                                                                                ; clk          ; clk         ; 20.000       ; 0.028      ; 4.462      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src2[3]                                                                                                                                              ; clk          ; clk         ; 20.000       ; 0.035      ; 4.469      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|F_pc[1]                                                                                                                                                ; clk          ; clk         ; 20.000       ; 0.036      ; 4.470      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src1[3]                                                                                                                                              ; clk          ; clk         ; 20.000       ; 0.035      ; 4.469      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src1[4]                                                                                                                                              ; clk          ; clk         ; 20.000       ; 0.035      ; 4.469      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src2[5]                                                                                                                                              ; clk          ; clk         ; 20.000       ; 0.031      ; 4.465      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0_jtag_debug_module_translator:nios2_qsys_0_jtag_debug_module_translator|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[10] ; clk          ; clk         ; 20.000       ; 0.024      ; 4.458      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_writedata[10]                                                                                                                                        ; clk          ; clk         ; 20.000       ; 0.029      ; 4.463      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_writedata[26]                                                                                                                                        ; clk          ; clk         ; 20.000       ; 0.031      ; 4.465      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|D_iw[10]                                                                                                                                               ; clk          ; clk         ; 20.000       ; 0.024      ; 4.458      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src2[4]                                                                                                                                              ; clk          ; clk         ; 20.000       ; 0.035      ; 4.469      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|F_pc[3]                                                                                                                                                ; clk          ; clk         ; 20.000       ; 0.036      ; 4.470      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src1[5]                                                                                                                                              ; clk          ; clk         ; 20.000       ; 0.035      ; 4.469      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src2[6]                                                                                                                                              ; clk          ; clk         ; 20.000       ; 0.020      ; 4.454      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|F_pc[4]                                                                                                                                                ; clk          ; clk         ; 20.000       ; 0.036      ; 4.470      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src1[6]                                                                                                                                              ; clk          ; clk         ; 20.000       ; 0.035      ; 4.469      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src2[7]                                                                                                                                              ; clk          ; clk         ; 20.000       ; 0.031      ; 4.465      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|F_pc[5]                                                                                                                                                ; clk          ; clk         ; 20.000       ; 0.036      ; 4.470      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src1[7]                                                                                                                                              ; clk          ; clk         ; 20.000       ; 0.035      ; 4.469      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src2[8]                                                                                                                                              ; clk          ; clk         ; 20.000       ; 0.031      ; 4.465      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|F_pc[6]                                                                                                                                                ; clk          ; clk         ; 20.000       ; 0.036      ; 4.470      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src1[8]                                                                                                                                              ; clk          ; clk         ; 20.000       ; 0.035      ; 4.469      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src2[9]                                                                                                                                              ; clk          ; clk         ; 20.000       ; 0.031      ; 4.465      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|F_pc[7]                                                                                                                                                ; clk          ; clk         ; 20.000       ; 0.036      ; 4.470      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src1[9]                                                                                                                                              ; clk          ; clk         ; 20.000       ; 0.035      ; 4.469      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[9]                                                                                                                                  ; clk          ; clk         ; 20.000       ; 0.007      ; 4.441      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[8]                                                                                                                                  ; clk          ; clk         ; 20.000       ; 0.007      ; 4.441      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[7]                                                                                                                                  ; clk          ; clk         ; 20.000       ; 0.007      ; 4.441      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[6]                                                                                                                                  ; clk          ; clk         ; 20.000       ; 0.007      ; 4.441      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[5]                                                                                                                                  ; clk          ; clk         ; 20.000       ; 0.007      ; 4.441      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[4]                                                                                                                                  ; clk          ; clk         ; 20.000       ; 0.007      ; 4.441      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[3]                                                                                                                                  ; clk          ; clk         ; 20.000       ; 0.007      ; 4.441      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[2]                                                                                                                                  ; clk          ; clk         ; 20.000       ; 0.007      ; 4.441      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|R_ctrl_shift_logical                                                                                                                                   ; clk          ; clk         ; 20.000       ; 0.005      ; 4.439      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|R_ctrl_rot_right                                                                                                                                       ; clk          ; clk         ; 20.000       ; 0.005      ; 4.439      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src1[31]                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.033      ; 4.467      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src1[30]                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.033      ; 4.467      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src1[29]                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.033      ; 4.467      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src1[28]                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.033      ; 4.467      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src1[27]                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.033      ; 4.467      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src1[26]                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.033      ; 4.467      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src1[25]                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.033      ; 4.467      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src1[24]                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.033      ; 4.467      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src1[23]                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.033      ; 4.467      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src1[22]                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.033      ; 4.467      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src1[21]                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.033      ; 4.467      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src2[10]                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.036      ; 4.470      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0_jtag_debug_module_translator:nios2_qsys_0_jtag_debug_module_translator|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[17] ; clk          ; clk         ; 20.000       ; 0.024      ; 4.458      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_writedata[17]                                                                                                                                        ; clk          ; clk         ; 20.000       ; 0.027      ; 4.461      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|D_iw[17]                                                                                                                                               ; clk          ; clk         ; 20.000       ; 0.024      ; 4.458      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src2[11]                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.036      ; 4.470      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|F_pc[9]                                                                                                                                                ; clk          ; clk         ; 20.000       ; 0.036      ; 4.470      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src1[11]                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.036      ; 4.470      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0_jtag_debug_module_translator:nios2_qsys_0_jtag_debug_module_translator|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[18] ; clk          ; clk         ; 20.000       ; 0.034      ; 4.468      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_writedata[2]                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.028      ; 4.462      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_writedata[18]                                                                                                                                        ; clk          ; clk         ; 20.000       ; 0.031      ; 4.465      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|D_iw[18]                                                                                                                                               ; clk          ; clk         ; 20.000       ; 0.034      ; 4.468      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src2[12]                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.036      ; 4.470      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0_jtag_debug_module_translator:nios2_qsys_0_jtag_debug_module_translator|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[19] ; clk          ; clk         ; 20.000       ; 0.030      ; 4.464      ;
; 15.602 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_writedata[3]                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.027      ; 4.461      ;
+--------+----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                               ; To Node                                                                                                                                                                                                                                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.038 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|av_readdata_pre[6]                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.304      ;
; 1.038 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[6]                                                                                                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.304      ;
; 1.038 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|av_readdata_pre[7]                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.304      ;
; 1.038 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[7]                                                                                                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.304      ;
; 1.038 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|av_readdata_pre[4]                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.304      ;
; 1.038 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|av_readdata_pre[11]                                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.304      ;
; 1.038 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[11]                                                                                                                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.304      ;
; 1.038 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[4]                                                                                                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.304      ;
; 1.295 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_oci_debug:the_nios_nios2_qsys_0_nios2_oci_debug|resetrequest ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]                                                                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_oci_debug:the_nios_nios2_qsys_0_nios2_oci_debug|resetrequest ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                                                                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_oci_debug:the_nios_nios2_qsys_0_nios2_oci_debug|resetrequest ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.518 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][77]                                                ; clk          ; clk         ; 0.000        ; -0.002     ; 1.782      ;
; 1.518 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][60]                                                ; clk          ; clk         ; 0.000        ; -0.002     ; 1.782      ;
; 1.518 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][60]                                                ; clk          ; clk         ; 0.000        ; -0.002     ; 1.782      ;
; 1.518 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|av_readdata_pre[1]                                                                                                                                                       ; clk          ; clk         ; 0.000        ; -0.002     ; 1.782      ;
; 1.518 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                               ; clk          ; clk         ; 0.000        ; -0.002     ; 1.782      ;
; 1.518 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][77]                                                ; clk          ; clk         ; 0.000        ; -0.002     ; 1.782      ;
; 1.518 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][51]                                                ; clk          ; clk         ; 0.000        ; -0.002     ; 1.782      ;
; 1.518 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][41]                                                ; clk          ; clk         ; 0.000        ; -0.002     ; 1.782      ;
; 1.518 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][41]                                                ; clk          ; clk         ; 0.000        ; -0.002     ; 1.782      ;
; 1.518 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                               ; clk          ; clk         ; 0.000        ; -0.002     ; 1.782      ;
; 1.526 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|wait_latency_counter[1]                                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.793      ;
; 1.526 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|wait_latency_counter[2]                                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.793      ;
; 1.526 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|wait_latency_counter[0]                                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.793      ;
; 1.526 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|read_latency_shift_reg[0]                                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.001      ; 1.793      ;
; 1.546 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[6]                                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; -0.007     ; 1.805      ;
; 1.546 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[7]                                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; -0.007     ; 1.805      ;
; 1.546 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[0]                                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; -0.007     ; 1.805      ;
; 1.546 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[8]                                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; -0.007     ; 1.805      ;
; 1.546 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[9]                                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; -0.007     ; 1.805      ;
; 1.546 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[10]                                                                                                                                                                                                                                                          ; clk          ; clk         ; 0.000        ; -0.007     ; 1.805      ;
; 1.546 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[1]                                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; -0.007     ; 1.805      ;
; 1.546 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[2]                                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; -0.007     ; 1.805      ;
; 1.546 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[3]                                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; -0.007     ; 1.805      ;
; 1.546 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[4]                                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; -0.007     ; 1.805      ;
; 1.546 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[13]                                                                                                                                                                                                                                                          ; clk          ; clk         ; 0.000        ; -0.007     ; 1.805      ;
; 1.546 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[12]                                                                                                                                                                                                                                                          ; clk          ; clk         ; 0.000        ; -0.007     ; 1.805      ;
; 1.546 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[11]                                                                                                                                                                                                                                                          ; clk          ; clk         ; 0.000        ; -0.007     ; 1.805      ;
; 1.546 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[5]                                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; -0.007     ; 1.805      ;
; 1.546 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[14]                                                                                                                                                                                                                                                          ; clk          ; clk         ; 0.000        ; -0.007     ; 1.805      ;
; 1.573 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[17]                                                                                                                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.003      ; 1.842      ;
; 1.753 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][76]                                                ; clk          ; clk         ; 0.000        ; -0.005     ; 2.014      ;
; 1.753 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][19]                                                ; clk          ; clk         ; 0.000        ; -0.005     ; 2.014      ;
; 1.753 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_base[1]   ; clk          ; clk         ; 0.000        ; -0.005     ; 2.014      ;
; 1.753 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][51]                                                ; clk          ; clk         ; 0.000        ; -0.005     ; 2.014      ;
; 1.753 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[0] ; clk          ; clk         ; 0.000        ; -0.005     ; 2.014      ;
; 1.753 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[1] ; clk          ; clk         ; 0.000        ; -0.005     ; 2.014      ;
; 1.755 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_cmd_xbar_mux_002:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                          ; clk          ; clk         ; 0.000        ; -0.004     ; 2.017      ;
; 1.755 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_cmd_xbar_mux_002:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                                                                                                          ; clk          ; clk         ; 0.000        ; -0.004     ; 2.017      ;
; 1.755 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|count[0]                                                                                                                                                                                                                                                              ; clk          ; clk         ; 0.000        ; -0.004     ; 2.017      ;
; 1.755 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][76]                                                ; clk          ; clk         ; 0.000        ; -0.004     ; 2.017      ;
; 1.755 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][49]                                                ; clk          ; clk         ; 0.000        ; -0.004     ; 2.017      ;
; 1.755 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][48]                                                ; clk          ; clk         ; 0.000        ; -0.004     ; 2.017      ;
; 1.755 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][19]                                                ; clk          ; clk         ; 0.000        ; -0.004     ; 2.017      ;
; 1.755 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                                                                               ; clk          ; clk         ; 0.000        ; -0.004     ; 2.017      ;
; 1.755 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[1]                                                                                                                                                                                                                                                        ; clk          ; clk         ; 0.000        ; -0.004     ; 2.017      ;
; 1.767 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|endofpacket_reg                                                                                                                                                                                                                                                       ; clk          ; clk         ; 0.000        ; -0.003     ; 2.030      ;
; 1.767 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|byteen_reg[1]                                                                                                                                                                                                                                                         ; clk          ; clk         ; 0.000        ; -0.003     ; 2.030      ;
; 1.767 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|byteen_reg[0]                                                                                                                                                                                                                                                         ; clk          ; clk         ; 0.000        ; -0.003     ; 2.030      ;
; 1.849 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[15]                                                                                                                                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.004      ; 2.119      ;
; 1.849 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[12]                                                                                                                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.004      ; 2.119      ;
; 1.849 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[13]                                                                                                                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.004      ; 2.119      ;
; 1.849 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[14]                                                                                                                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.004      ; 2.119      ;
; 1.849 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[16]                                                                                                                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.004      ; 2.119      ;
; 1.849 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[18]                                                                                                                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.004      ; 2.119      ;
; 2.088 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|av_readdata_pre[10]                                                                                                                                                      ; clk          ; clk         ; 0.000        ; -0.002     ; 2.352      ;
; 2.088 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|av_readdata_pre[12]                                                                                                                                                      ; clk          ; clk         ; 0.000        ; -0.002     ; 2.352      ;
; 2.104 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|av_readdata_pre[0]                                                                                                                                                       ; clk          ; clk         ; 0.000        ; -0.001     ; 2.369      ;
; 2.109 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[7]                                                                                                                                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.004      ; 2.379      ;
; 2.109 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[9]                                                                                                                                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.004      ; 2.379      ;
; 2.109 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[10]                                                                                                                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.004      ; 2.379      ;
; 2.109 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[11]                                                                                                                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.004      ; 2.379      ;
; 2.109 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[15]                                                                                                                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.004      ; 2.379      ;
; 2.125 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[2]                                                                                                                                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.008      ; 2.399      ;
; 2.125 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[4]                                                                                                                                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.008      ; 2.399      ;
; 2.125 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[8]                                                                                                                                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.008      ; 2.399      ;
; 2.128 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[3]                                                                                                                                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.002      ; 2.396      ;
; 2.128 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[5]                                                                                                                                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.002      ; 2.396      ;
; 2.128 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[6]                                                                                                                                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.002      ; 2.396      ;
; 2.359 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|av_readdata_pre[8]                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.002      ; 2.627      ;
; 2.359 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|av_readdata_pre[9]                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.002      ; 2.627      ;
; 2.374 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[8]                                                                                                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.002      ; 2.642      ;
; 2.374 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[9]                                                                                                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.002      ; 2.642      ;
; 2.374 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[10]                                                                                                                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 2.642      ;
; 2.374 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|av_readdata_pre[3]                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.002      ; 2.642      ;
; 2.374 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[13]                                                                                                                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 2.642      ;
; 2.374 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[3]                                                                                                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.002      ; 2.642      ;
; 2.374 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[2]                                                                                                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.002      ; 2.642      ;
; 2.374 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[0]                                                                                                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.002      ; 2.642      ;
; 2.374 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|av_readdata_pre[5]                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.002      ; 2.642      ;
; 2.374 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[5]                                                                                                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.002      ; 2.642      ;
; 2.374 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[14]                                                                                                                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 2.642      ;
; 2.374 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[15]                                                                                                                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 2.642      ;
; 2.374 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[1]                                                                                                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.002      ; 2.642      ;
; 2.374 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[12]                                                                                                                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 2.642      ;
; 2.427 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|waitrequest_reset_override                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.008      ; 2.701      ;
; 2.427 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|av_readdata_pre[2]                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.008      ; 2.701      ;
; 2.665 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|av_readdata_pre[13]                                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.005      ; 2.936      ;
; 2.665 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|av_readdata_pre[14]                                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.005      ; 2.936      ;
; 2.665 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|av_readdata_pre[15]                                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.005      ; 2.936      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                                                                                                                                                                                                ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_address_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_address_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_address_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_address_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_address_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_address_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_address_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_address_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_address_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_address_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_address_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_address_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_address_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_address_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_address_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_address_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg10  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg10  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg11  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg11  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg12  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg12  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg13  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg13  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg14  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg14  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg15  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg15  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg2   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg2   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg3   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg3   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg4   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg4   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg5   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg5   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg6   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg6   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg7   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg7   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg8   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg8   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg9   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg9   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_we_reg        ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_we_reg        ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a10~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a10~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a11~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a11~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a12~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a12~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a13~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a13~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a14~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a14~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a15~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a15~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_address_reg7 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_address_reg7 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_datain_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_datain_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_datain_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_datain_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_datain_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_datain_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_datain_reg11 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_datain_reg11 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_datain_reg12 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_datain_reg12 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_datain_reg13 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_datain_reg13 ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.778 ; 100.000      ; 2.222          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]   ; clk        ; 5.046 ; 5.046 ; Rise       ; clk             ;
;  SRAM_DQ[0]  ; clk        ; 4.653 ; 4.653 ; Rise       ; clk             ;
;  SRAM_DQ[1]  ; clk        ; 4.646 ; 4.646 ; Rise       ; clk             ;
;  SRAM_DQ[2]  ; clk        ; 4.813 ; 4.813 ; Rise       ; clk             ;
;  SRAM_DQ[3]  ; clk        ; 4.657 ; 4.657 ; Rise       ; clk             ;
;  SRAM_DQ[4]  ; clk        ; 4.655 ; 4.655 ; Rise       ; clk             ;
;  SRAM_DQ[5]  ; clk        ; 4.659 ; 4.659 ; Rise       ; clk             ;
;  SRAM_DQ[6]  ; clk        ; 4.591 ; 4.591 ; Rise       ; clk             ;
;  SRAM_DQ[7]  ; clk        ; 4.293 ; 4.293 ; Rise       ; clk             ;
;  SRAM_DQ[8]  ; clk        ; 5.046 ; 5.046 ; Rise       ; clk             ;
;  SRAM_DQ[9]  ; clk        ; 4.652 ; 4.652 ; Rise       ; clk             ;
;  SRAM_DQ[10] ; clk        ; 4.632 ; 4.632 ; Rise       ; clk             ;
;  SRAM_DQ[11] ; clk        ; 4.428 ; 4.428 ; Rise       ; clk             ;
;  SRAM_DQ[12] ; clk        ; 5.013 ; 5.013 ; Rise       ; clk             ;
;  SRAM_DQ[13] ; clk        ; 4.869 ; 4.869 ; Rise       ; clk             ;
;  SRAM_DQ[14] ; clk        ; 4.638 ; 4.638 ; Rise       ; clk             ;
;  SRAM_DQ[15] ; clk        ; 4.695 ; 4.695 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SRAM_DQ[*]   ; clk        ; -4.063 ; -4.063 ; Rise       ; clk             ;
;  SRAM_DQ[0]  ; clk        ; -4.423 ; -4.423 ; Rise       ; clk             ;
;  SRAM_DQ[1]  ; clk        ; -4.416 ; -4.416 ; Rise       ; clk             ;
;  SRAM_DQ[2]  ; clk        ; -4.583 ; -4.583 ; Rise       ; clk             ;
;  SRAM_DQ[3]  ; clk        ; -4.427 ; -4.427 ; Rise       ; clk             ;
;  SRAM_DQ[4]  ; clk        ; -4.425 ; -4.425 ; Rise       ; clk             ;
;  SRAM_DQ[5]  ; clk        ; -4.429 ; -4.429 ; Rise       ; clk             ;
;  SRAM_DQ[6]  ; clk        ; -4.361 ; -4.361 ; Rise       ; clk             ;
;  SRAM_DQ[7]  ; clk        ; -4.063 ; -4.063 ; Rise       ; clk             ;
;  SRAM_DQ[8]  ; clk        ; -4.816 ; -4.816 ; Rise       ; clk             ;
;  SRAM_DQ[9]  ; clk        ; -4.422 ; -4.422 ; Rise       ; clk             ;
;  SRAM_DQ[10] ; clk        ; -4.402 ; -4.402 ; Rise       ; clk             ;
;  SRAM_DQ[11] ; clk        ; -4.198 ; -4.198 ; Rise       ; clk             ;
;  SRAM_DQ[12] ; clk        ; -4.783 ; -4.783 ; Rise       ; clk             ;
;  SRAM_DQ[13] ; clk        ; -4.639 ; -4.639 ; Rise       ; clk             ;
;  SRAM_DQ[14] ; clk        ; -4.408 ; -4.408 ; Rise       ; clk             ;
;  SRAM_DQ[15] ; clk        ; -4.465 ; -4.465 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; LEDR[*]        ; clk        ; 9.333  ; 9.333  ; Rise       ; clk             ;
;  LEDR[0]       ; clk        ; 8.596  ; 8.596  ; Rise       ; clk             ;
;  LEDR[1]       ; clk        ; 9.298  ; 9.298  ; Rise       ; clk             ;
;  LEDR[2]       ; clk        ; 8.191  ; 8.191  ; Rise       ; clk             ;
;  LEDR[3]       ; clk        ; 9.287  ; 9.287  ; Rise       ; clk             ;
;  LEDR[4]       ; clk        ; 9.333  ; 9.333  ; Rise       ; clk             ;
;  LEDR[5]       ; clk        ; 9.329  ; 9.329  ; Rise       ; clk             ;
;  LEDR[6]       ; clk        ; 8.206  ; 8.206  ; Rise       ; clk             ;
;  LEDR[7]       ; clk        ; 8.672  ; 8.672  ; Rise       ; clk             ;
;  LEDR[8]       ; clk        ; 8.594  ; 8.594  ; Rise       ; clk             ;
;  LEDR[9]       ; clk        ; 8.408  ; 8.408  ; Rise       ; clk             ;
;  LEDR[10]      ; clk        ; 8.406  ; 8.406  ; Rise       ; clk             ;
;  LEDR[11]      ; clk        ; 8.356  ; 8.356  ; Rise       ; clk             ;
;  LEDR[12]      ; clk        ; 8.405  ; 8.405  ; Rise       ; clk             ;
;  LEDR[13]      ; clk        ; 8.426  ; 8.426  ; Rise       ; clk             ;
;  LEDR[14]      ; clk        ; 7.902  ; 7.902  ; Rise       ; clk             ;
;  LEDR[15]      ; clk        ; 8.312  ; 8.312  ; Rise       ; clk             ;
; SRAM_ADDR[*]   ; clk        ; 17.554 ; 17.554 ; Rise       ; clk             ;
;  SRAM_ADDR[0]  ; clk        ; 8.834  ; 8.834  ; Rise       ; clk             ;
;  SRAM_ADDR[1]  ; clk        ; 17.138 ; 17.138 ; Rise       ; clk             ;
;  SRAM_ADDR[2]  ; clk        ; 16.390 ; 16.390 ; Rise       ; clk             ;
;  SRAM_ADDR[3]  ; clk        ; 16.813 ; 16.813 ; Rise       ; clk             ;
;  SRAM_ADDR[4]  ; clk        ; 17.239 ; 17.239 ; Rise       ; clk             ;
;  SRAM_ADDR[5]  ; clk        ; 16.941 ; 16.941 ; Rise       ; clk             ;
;  SRAM_ADDR[6]  ; clk        ; 16.954 ; 16.954 ; Rise       ; clk             ;
;  SRAM_ADDR[7]  ; clk        ; 17.554 ; 17.554 ; Rise       ; clk             ;
;  SRAM_ADDR[8]  ; clk        ; 15.918 ; 15.918 ; Rise       ; clk             ;
;  SRAM_ADDR[9]  ; clk        ; 16.943 ; 16.943 ; Rise       ; clk             ;
;  SRAM_ADDR[10] ; clk        ; 17.156 ; 17.156 ; Rise       ; clk             ;
;  SRAM_ADDR[11] ; clk        ; 16.631 ; 16.631 ; Rise       ; clk             ;
;  SRAM_ADDR[12] ; clk        ; 16.521 ; 16.521 ; Rise       ; clk             ;
;  SRAM_ADDR[13] ; clk        ; 16.418 ; 16.418 ; Rise       ; clk             ;
;  SRAM_ADDR[14] ; clk        ; 15.816 ; 15.816 ; Rise       ; clk             ;
;  SRAM_ADDR[15] ; clk        ; 16.296 ; 16.296 ; Rise       ; clk             ;
;  SRAM_ADDR[16] ; clk        ; 17.034 ; 17.034 ; Rise       ; clk             ;
;  SRAM_ADDR[17] ; clk        ; 15.953 ; 15.953 ; Rise       ; clk             ;
; SRAM_CE_N      ; clk        ; 16.108 ; 16.108 ; Rise       ; clk             ;
; SRAM_DQ[*]     ; clk        ; 15.691 ; 15.691 ; Rise       ; clk             ;
;  SRAM_DQ[0]    ; clk        ; 14.769 ; 14.769 ; Rise       ; clk             ;
;  SRAM_DQ[1]    ; clk        ; 15.486 ; 15.486 ; Rise       ; clk             ;
;  SRAM_DQ[2]    ; clk        ; 14.518 ; 14.518 ; Rise       ; clk             ;
;  SRAM_DQ[3]    ; clk        ; 15.244 ; 15.244 ; Rise       ; clk             ;
;  SRAM_DQ[4]    ; clk        ; 13.904 ; 13.904 ; Rise       ; clk             ;
;  SRAM_DQ[5]    ; clk        ; 14.490 ; 14.490 ; Rise       ; clk             ;
;  SRAM_DQ[6]    ; clk        ; 15.641 ; 15.641 ; Rise       ; clk             ;
;  SRAM_DQ[7]    ; clk        ; 15.691 ; 15.691 ; Rise       ; clk             ;
;  SRAM_DQ[8]    ; clk        ; 14.575 ; 14.575 ; Rise       ; clk             ;
;  SRAM_DQ[9]    ; clk        ; 15.672 ; 15.672 ; Rise       ; clk             ;
;  SRAM_DQ[10]   ; clk        ; 13.747 ; 13.747 ; Rise       ; clk             ;
;  SRAM_DQ[11]   ; clk        ; 14.261 ; 14.261 ; Rise       ; clk             ;
;  SRAM_DQ[12]   ; clk        ; 14.252 ; 14.252 ; Rise       ; clk             ;
;  SRAM_DQ[13]   ; clk        ; 14.150 ; 14.150 ; Rise       ; clk             ;
;  SRAM_DQ[14]   ; clk        ; 14.983 ; 14.983 ; Rise       ; clk             ;
;  SRAM_DQ[15]   ; clk        ; 13.384 ; 13.384 ; Rise       ; clk             ;
; SRAM_LB_N      ; clk        ; 14.917 ; 14.917 ; Rise       ; clk             ;
; SRAM_OE_N      ; clk        ; 16.095 ; 16.095 ; Rise       ; clk             ;
; SRAM_UB_N      ; clk        ; 15.071 ; 15.071 ; Rise       ; clk             ;
; SRAM_WE_N      ; clk        ; 16.397 ; 16.397 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; LEDR[*]        ; clk        ; 7.902  ; 7.902  ; Rise       ; clk             ;
;  LEDR[0]       ; clk        ; 8.596  ; 8.596  ; Rise       ; clk             ;
;  LEDR[1]       ; clk        ; 9.298  ; 9.298  ; Rise       ; clk             ;
;  LEDR[2]       ; clk        ; 8.191  ; 8.191  ; Rise       ; clk             ;
;  LEDR[3]       ; clk        ; 9.287  ; 9.287  ; Rise       ; clk             ;
;  LEDR[4]       ; clk        ; 9.333  ; 9.333  ; Rise       ; clk             ;
;  LEDR[5]       ; clk        ; 9.329  ; 9.329  ; Rise       ; clk             ;
;  LEDR[6]       ; clk        ; 8.206  ; 8.206  ; Rise       ; clk             ;
;  LEDR[7]       ; clk        ; 8.672  ; 8.672  ; Rise       ; clk             ;
;  LEDR[8]       ; clk        ; 8.594  ; 8.594  ; Rise       ; clk             ;
;  LEDR[9]       ; clk        ; 8.408  ; 8.408  ; Rise       ; clk             ;
;  LEDR[10]      ; clk        ; 8.406  ; 8.406  ; Rise       ; clk             ;
;  LEDR[11]      ; clk        ; 8.356  ; 8.356  ; Rise       ; clk             ;
;  LEDR[12]      ; clk        ; 8.405  ; 8.405  ; Rise       ; clk             ;
;  LEDR[13]      ; clk        ; 8.426  ; 8.426  ; Rise       ; clk             ;
;  LEDR[14]      ; clk        ; 7.902  ; 7.902  ; Rise       ; clk             ;
;  LEDR[15]      ; clk        ; 8.312  ; 8.312  ; Rise       ; clk             ;
; SRAM_ADDR[*]   ; clk        ; 8.464  ; 8.464  ; Rise       ; clk             ;
;  SRAM_ADDR[0]  ; clk        ; 8.738  ; 8.738  ; Rise       ; clk             ;
;  SRAM_ADDR[1]  ; clk        ; 9.091  ; 9.091  ; Rise       ; clk             ;
;  SRAM_ADDR[2]  ; clk        ; 9.393  ; 9.393  ; Rise       ; clk             ;
;  SRAM_ADDR[3]  ; clk        ; 9.750  ; 9.750  ; Rise       ; clk             ;
;  SRAM_ADDR[4]  ; clk        ; 10.086 ; 10.086 ; Rise       ; clk             ;
;  SRAM_ADDR[5]  ; clk        ; 9.631  ; 9.631  ; Rise       ; clk             ;
;  SRAM_ADDR[6]  ; clk        ; 9.318  ; 9.318  ; Rise       ; clk             ;
;  SRAM_ADDR[7]  ; clk        ; 9.412  ; 9.412  ; Rise       ; clk             ;
;  SRAM_ADDR[8]  ; clk        ; 8.464  ; 8.464  ; Rise       ; clk             ;
;  SRAM_ADDR[9]  ; clk        ; 9.707  ; 9.707  ; Rise       ; clk             ;
;  SRAM_ADDR[10] ; clk        ; 9.509  ; 9.509  ; Rise       ; clk             ;
;  SRAM_ADDR[11] ; clk        ; 9.656  ; 9.656  ; Rise       ; clk             ;
;  SRAM_ADDR[12] ; clk        ; 9.525  ; 9.525  ; Rise       ; clk             ;
;  SRAM_ADDR[13] ; clk        ; 8.945  ; 8.945  ; Rise       ; clk             ;
;  SRAM_ADDR[14] ; clk        ; 8.852  ; 8.852  ; Rise       ; clk             ;
;  SRAM_ADDR[15] ; clk        ; 8.772  ; 8.772  ; Rise       ; clk             ;
;  SRAM_ADDR[16] ; clk        ; 9.280  ; 9.280  ; Rise       ; clk             ;
;  SRAM_ADDR[17] ; clk        ; 9.080  ; 9.080  ; Rise       ; clk             ;
; SRAM_CE_N      ; clk        ; 9.300  ; 9.300  ; Rise       ; clk             ;
; SRAM_DQ[*]     ; clk        ; 7.672  ; 7.672  ; Rise       ; clk             ;
;  SRAM_DQ[0]    ; clk        ; 8.954  ; 8.954  ; Rise       ; clk             ;
;  SRAM_DQ[1]    ; clk        ; 9.163  ; 9.163  ; Rise       ; clk             ;
;  SRAM_DQ[2]    ; clk        ; 8.703  ; 8.703  ; Rise       ; clk             ;
;  SRAM_DQ[3]    ; clk        ; 8.923  ; 8.923  ; Rise       ; clk             ;
;  SRAM_DQ[4]    ; clk        ; 8.090  ; 8.090  ; Rise       ; clk             ;
;  SRAM_DQ[5]    ; clk        ; 8.674  ; 8.674  ; Rise       ; clk             ;
;  SRAM_DQ[6]    ; clk        ; 8.931  ; 8.931  ; Rise       ; clk             ;
;  SRAM_DQ[7]    ; clk        ; 8.991  ; 8.991  ; Rise       ; clk             ;
;  SRAM_DQ[8]    ; clk        ; 8.455  ; 8.455  ; Rise       ; clk             ;
;  SRAM_DQ[9]    ; clk        ; 8.972  ; 8.972  ; Rise       ; clk             ;
;  SRAM_DQ[10]   ; clk        ; 7.672  ; 7.672  ; Rise       ; clk             ;
;  SRAM_DQ[11]   ; clk        ; 8.190  ; 8.190  ; Rise       ; clk             ;
;  SRAM_DQ[12]   ; clk        ; 8.182  ; 8.182  ; Rise       ; clk             ;
;  SRAM_DQ[13]   ; clk        ; 9.103  ; 9.103  ; Rise       ; clk             ;
;  SRAM_DQ[14]   ; clk        ; 8.603  ; 8.603  ; Rise       ; clk             ;
;  SRAM_DQ[15]   ; clk        ; 8.557  ; 8.557  ; Rise       ; clk             ;
; SRAM_LB_N      ; clk        ; 8.956  ; 8.956  ; Rise       ; clk             ;
; SRAM_OE_N      ; clk        ; 8.837  ; 8.837  ; Rise       ; clk             ;
; SRAM_UB_N      ; clk        ; 8.934  ; 8.934  ; Rise       ; clk             ;
; SRAM_WE_N      ; clk        ; 9.644  ; 9.644  ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; SRAM_DQ[*]   ; clk        ; 15.963 ;      ; Rise       ; clk             ;
;  SRAM_DQ[0]  ; clk        ; 15.963 ;      ; Rise       ; clk             ;
;  SRAM_DQ[1]  ; clk        ; 16.217 ;      ; Rise       ; clk             ;
;  SRAM_DQ[2]  ; clk        ; 16.220 ;      ; Rise       ; clk             ;
;  SRAM_DQ[3]  ; clk        ; 16.200 ;      ; Rise       ; clk             ;
;  SRAM_DQ[4]  ; clk        ; 16.429 ;      ; Rise       ; clk             ;
;  SRAM_DQ[5]  ; clk        ; 16.504 ;      ; Rise       ; clk             ;
;  SRAM_DQ[6]  ; clk        ; 16.504 ;      ; Rise       ; clk             ;
;  SRAM_DQ[7]  ; clk        ; 16.494 ;      ; Rise       ; clk             ;
;  SRAM_DQ[8]  ; clk        ; 16.480 ;      ; Rise       ; clk             ;
;  SRAM_DQ[9]  ; clk        ; 16.480 ;      ; Rise       ; clk             ;
;  SRAM_DQ[10] ; clk        ; 16.363 ;      ; Rise       ; clk             ;
;  SRAM_DQ[11] ; clk        ; 16.363 ;      ; Rise       ; clk             ;
;  SRAM_DQ[12] ; clk        ; 16.353 ;      ; Rise       ; clk             ;
;  SRAM_DQ[13] ; clk        ; 16.353 ;      ; Rise       ; clk             ;
;  SRAM_DQ[14] ; clk        ; 16.350 ;      ; Rise       ; clk             ;
;  SRAM_DQ[15] ; clk        ; 16.350 ;      ; Rise       ; clk             ;
+--------------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; SRAM_DQ[*]   ; clk        ; 9.210 ;      ; Rise       ; clk             ;
;  SRAM_DQ[0]  ; clk        ; 9.210 ;      ; Rise       ; clk             ;
;  SRAM_DQ[1]  ; clk        ; 9.464 ;      ; Rise       ; clk             ;
;  SRAM_DQ[2]  ; clk        ; 9.467 ;      ; Rise       ; clk             ;
;  SRAM_DQ[3]  ; clk        ; 9.447 ;      ; Rise       ; clk             ;
;  SRAM_DQ[4]  ; clk        ; 9.676 ;      ; Rise       ; clk             ;
;  SRAM_DQ[5]  ; clk        ; 9.751 ;      ; Rise       ; clk             ;
;  SRAM_DQ[6]  ; clk        ; 9.751 ;      ; Rise       ; clk             ;
;  SRAM_DQ[7]  ; clk        ; 9.741 ;      ; Rise       ; clk             ;
;  SRAM_DQ[8]  ; clk        ; 9.727 ;      ; Rise       ; clk             ;
;  SRAM_DQ[9]  ; clk        ; 9.727 ;      ; Rise       ; clk             ;
;  SRAM_DQ[10] ; clk        ; 9.610 ;      ; Rise       ; clk             ;
;  SRAM_DQ[11] ; clk        ; 9.610 ;      ; Rise       ; clk             ;
;  SRAM_DQ[12] ; clk        ; 9.600 ;      ; Rise       ; clk             ;
;  SRAM_DQ[13] ; clk        ; 9.600 ;      ; Rise       ; clk             ;
;  SRAM_DQ[14] ; clk        ; 9.597 ;      ; Rise       ; clk             ;
;  SRAM_DQ[15] ; clk        ; 9.597 ;      ; Rise       ; clk             ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; clk        ; 15.963    ;           ; Rise       ; clk             ;
;  SRAM_DQ[0]  ; clk        ; 15.963    ;           ; Rise       ; clk             ;
;  SRAM_DQ[1]  ; clk        ; 16.217    ;           ; Rise       ; clk             ;
;  SRAM_DQ[2]  ; clk        ; 16.220    ;           ; Rise       ; clk             ;
;  SRAM_DQ[3]  ; clk        ; 16.200    ;           ; Rise       ; clk             ;
;  SRAM_DQ[4]  ; clk        ; 16.429    ;           ; Rise       ; clk             ;
;  SRAM_DQ[5]  ; clk        ; 16.504    ;           ; Rise       ; clk             ;
;  SRAM_DQ[6]  ; clk        ; 16.504    ;           ; Rise       ; clk             ;
;  SRAM_DQ[7]  ; clk        ; 16.494    ;           ; Rise       ; clk             ;
;  SRAM_DQ[8]  ; clk        ; 16.480    ;           ; Rise       ; clk             ;
;  SRAM_DQ[9]  ; clk        ; 16.480    ;           ; Rise       ; clk             ;
;  SRAM_DQ[10] ; clk        ; 16.363    ;           ; Rise       ; clk             ;
;  SRAM_DQ[11] ; clk        ; 16.363    ;           ; Rise       ; clk             ;
;  SRAM_DQ[12] ; clk        ; 16.353    ;           ; Rise       ; clk             ;
;  SRAM_DQ[13] ; clk        ; 16.353    ;           ; Rise       ; clk             ;
;  SRAM_DQ[14] ; clk        ; 16.350    ;           ; Rise       ; clk             ;
;  SRAM_DQ[15] ; clk        ; 16.350    ;           ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; clk        ; 9.210     ;           ; Rise       ; clk             ;
;  SRAM_DQ[0]  ; clk        ; 9.210     ;           ; Rise       ; clk             ;
;  SRAM_DQ[1]  ; clk        ; 9.464     ;           ; Rise       ; clk             ;
;  SRAM_DQ[2]  ; clk        ; 9.467     ;           ; Rise       ; clk             ;
;  SRAM_DQ[3]  ; clk        ; 9.447     ;           ; Rise       ; clk             ;
;  SRAM_DQ[4]  ; clk        ; 9.676     ;           ; Rise       ; clk             ;
;  SRAM_DQ[5]  ; clk        ; 9.751     ;           ; Rise       ; clk             ;
;  SRAM_DQ[6]  ; clk        ; 9.751     ;           ; Rise       ; clk             ;
;  SRAM_DQ[7]  ; clk        ; 9.741     ;           ; Rise       ; clk             ;
;  SRAM_DQ[8]  ; clk        ; 9.727     ;           ; Rise       ; clk             ;
;  SRAM_DQ[9]  ; clk        ; 9.727     ;           ; Rise       ; clk             ;
;  SRAM_DQ[10] ; clk        ; 9.610     ;           ; Rise       ; clk             ;
;  SRAM_DQ[11] ; clk        ; 9.610     ;           ; Rise       ; clk             ;
;  SRAM_DQ[12] ; clk        ; 9.600     ;           ; Rise       ; clk             ;
;  SRAM_DQ[13] ; clk        ; 9.600     ;           ; Rise       ; clk             ;
;  SRAM_DQ[14] ; clk        ; 9.597     ;           ; Rise       ; clk             ;
;  SRAM_DQ[15] ; clk        ; 9.597     ;           ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; 14.544 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Fast Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; 17.559 ; 0.000         ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.584 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------------+
; Fast Model Minimum Pulse Width Summary       ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; clk                 ; 7.500  ; 0.000         ;
; altera_reserved_tck ; 97.778 ; 0.000         ;
+---------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                               ; To Node                                                                                                                                                                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 14.544 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                                                                                                                                    ; clk          ; clk         ; 20.000       ; 0.020      ; 5.508      ;
; 14.590 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                                                                                                                                                               ; clk          ; clk         ; 20.000       ; 0.020      ; 5.462      ;
; 14.617 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|W_valid                                                                                                                                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.020      ; 5.435      ;
; 14.621 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_valid                                                                                                                                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.020      ; 5.431      ;
; 14.700 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[15]                                                                                                                                                                                                            ; clk          ; clk         ; 20.000       ; 0.021      ; 5.353      ;
; 14.700 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[12]                                                                                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.021      ; 5.353      ;
; 14.700 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[13]                                                                                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.021      ; 5.353      ;
; 14.700 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[14]                                                                                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.021      ; 5.353      ;
; 14.700 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[16]                                                                                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.021      ; 5.353      ;
; 14.700 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[18]                                                                                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.021      ; 5.353      ;
; 14.714 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[2]                                                                                                                                                                                                          ; clk          ; clk         ; 20.000       ; 0.025      ; 5.343      ;
; 14.714 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[4]                                                                                                                                                                                                          ; clk          ; clk         ; 20.000       ; 0.025      ; 5.343      ;
; 14.714 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[8]                                                                                                                                                                                                          ; clk          ; clk         ; 20.000       ; 0.025      ; 5.343      ;
; 14.754 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[3]                                                                                                                                                                                                          ; clk          ; clk         ; 20.000       ; 0.019      ; 5.297      ;
; 14.754 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[5]                                                                                                                                                                                                          ; clk          ; clk         ; 20.000       ; 0.019      ; 5.297      ;
; 14.754 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[6]                                                                                                                                                                                                          ; clk          ; clk         ; 20.000       ; 0.019      ; 5.297      ;
; 14.759 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|byteen_reg[1]                                                                                                                                                                                                           ; clk          ; clk         ; 20.000       ; 0.014      ; 5.287      ;
; 14.759 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|byteen_reg[0]                                                                                                                                                                                                           ; clk          ; clk         ; 20.000       ; 0.014      ; 5.287      ;
; 14.816 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[17]                                                                                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.019      ; 5.235      ;
; 14.838 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[7]                                                                                                                                                                                                          ; clk          ; clk         ; 20.000       ; 0.020      ; 5.214      ;
; 14.838 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[9]                                                                                                                                                                                                          ; clk          ; clk         ; 20.000       ; 0.020      ; 5.214      ;
; 14.838 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[10]                                                                                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.020      ; 5.214      ;
; 14.838 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[11]                                                                                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.020      ; 5.214      ;
; 14.838 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[15]                                                                                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.020      ; 5.214      ;
; 14.901 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted  ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                                                                                                                                    ; clk          ; clk         ; 20.000       ; 0.000      ; 5.131      ;
; 14.947 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted  ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                                                                                                                                                               ; clk          ; clk         ; 20.000       ; 0.000      ; 5.085      ;
; 14.966 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                            ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                                                                                                                                    ; clk          ; clk         ; 20.000       ; 0.000      ; 5.066      ;
; 14.970 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1] ; clk          ; clk         ; 20.000       ; 0.015      ; 5.077      ;
; 14.974 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted  ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|W_valid                                                                                                                                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.000      ; 5.058      ;
; 14.978 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted  ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_valid                                                                                                                                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.000      ; 5.054      ;
; 15.012 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                            ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                                                                                                                                                               ; clk          ; clk         ; 20.000       ; 0.000      ; 5.020      ;
; 15.022 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_nios2_qsys_0_instruction_master_translator:nios2_qsys_0_instruction_master_translator|altera_merlin_master_translator:nios2_qsys_0_instruction_master_translator|read_accepted                                                                                                                ; clk          ; clk         ; 20.000       ; 0.020      ; 5.030      ;
; 15.023 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                                                                                                                                    ; clk          ; clk         ; 20.000       ; 0.000      ; 5.009      ;
; 15.039 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                            ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|W_valid                                                                                                                                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.000      ; 4.993      ;
; 15.043 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                            ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_valid                                                                                                                                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.000      ; 4.989      ;
; 15.046 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0] ; clk          ; clk         ; 20.000       ; 0.015      ; 5.001      ;
; 15.057 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted  ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[15]                                                                                                                                                                                                            ; clk          ; clk         ; 20.000       ; 0.001      ; 4.976      ;
; 15.057 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted  ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[12]                                                                                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.001      ; 4.976      ;
; 15.057 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted  ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[13]                                                                                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.001      ; 4.976      ;
; 15.057 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted  ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[14]                                                                                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.001      ; 4.976      ;
; 15.057 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted  ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[16]                                                                                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.001      ; 4.976      ;
; 15.057 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted  ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[18]                                                                                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.001      ; 4.976      ;
; 15.069 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                                                                                                                                                               ; clk          ; clk         ; 20.000       ; 0.000      ; 4.963      ;
; 15.071 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted  ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[2]                                                                                                                                                                                                          ; clk          ; clk         ; 20.000       ; 0.005      ; 4.966      ;
; 15.071 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted  ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[4]                                                                                                                                                                                                          ; clk          ; clk         ; 20.000       ; 0.005      ; 4.966      ;
; 15.071 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted  ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[8]                                                                                                                                                                                                          ; clk          ; clk         ; 20.000       ; 0.005      ; 4.966      ;
; 15.085 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|W_alu_result[15]                                                                                                                 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                                                                                                                                    ; clk          ; clk         ; 20.000       ; 0.017      ; 4.964      ;
; 15.089 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[6]                                                                                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.010      ; 4.953      ;
; 15.089 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[7]                                                                                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.010      ; 4.953      ;
; 15.089 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[0]                                                                                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.010      ; 4.953      ;
; 15.089 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[8]                                                                                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.010      ; 4.953      ;
; 15.089 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[9]                                                                                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.010      ; 4.953      ;
; 15.089 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[10]                                                                                                                                                                                                            ; clk          ; clk         ; 20.000       ; 0.010      ; 4.953      ;
; 15.089 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[1]                                                                                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.010      ; 4.953      ;
; 15.089 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[2]                                                                                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.010      ; 4.953      ;
; 15.089 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[3]                                                                                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.010      ; 4.953      ;
; 15.089 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[4]                                                                                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.010      ; 4.953      ;
; 15.089 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[13]                                                                                                                                                                                                            ; clk          ; clk         ; 20.000       ; 0.010      ; 4.953      ;
; 15.089 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[12]                                                                                                                                                                                                            ; clk          ; clk         ; 20.000       ; 0.010      ; 4.953      ;
; 15.089 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[11]                                                                                                                                                                                                            ; clk          ; clk         ; 20.000       ; 0.010      ; 4.953      ;
; 15.089 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[5]                                                                                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.010      ; 4.953      ;
; 15.089 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[14]                                                                                                                                                                                                            ; clk          ; clk         ; 20.000       ; 0.010      ; 4.953      ;
; 15.096 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|W_valid                                                                                                                                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.000      ; 4.936      ;
; 15.100 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_valid                                                                                                                                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.000      ; 4.932      ;
; 15.111 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted  ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[3]                                                                                                                                                                                                          ; clk          ; clk         ; 20.000       ; -0.001     ; 4.920      ;
; 15.111 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted  ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[5]                                                                                                                                                                                                          ; clk          ; clk         ; 20.000       ; -0.001     ; 4.920      ;
; 15.111 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted  ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[6]                                                                                                                                                                                                          ; clk          ; clk         ; 20.000       ; -0.001     ; 4.920      ;
; 15.116 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted  ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|byteen_reg[1]                                                                                                                                                                                                           ; clk          ; clk         ; 20.000       ; -0.006     ; 4.910      ;
; 15.116 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted  ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|byteen_reg[0]                                                                                                                                                                                                           ; clk          ; clk         ; 20.000       ; -0.006     ; 4.910      ;
; 15.122 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted                                                                                                                                     ; clk          ; clk         ; 20.000       ; 0.020      ; 4.930      ;
; 15.122 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                            ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[15]                                                                                                                                                                                                            ; clk          ; clk         ; 20.000       ; 0.001      ; 4.911      ;
; 15.122 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                            ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[12]                                                                                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.001      ; 4.911      ;
; 15.122 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                            ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[13]                                                                                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.001      ; 4.911      ;
; 15.122 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                            ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[14]                                                                                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.001      ; 4.911      ;
; 15.122 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                            ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[16]                                                                                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.001      ; 4.911      ;
; 15.122 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                            ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[18]                                                                                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.001      ; 4.911      ;
; 15.131 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|W_alu_result[15]                                                                                                                 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                                                                                                                                                               ; clk          ; clk         ; 20.000       ; 0.017      ; 4.918      ;
; 15.136 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                            ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[2]                                                                                                                                                                                                          ; clk          ; clk         ; 20.000       ; 0.005      ; 4.901      ;
; 15.136 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                            ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[4]                                                                                                                                                                                                          ; clk          ; clk         ; 20.000       ; 0.005      ; 4.901      ;
; 15.136 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                            ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[8]                                                                                                                                                                                                          ; clk          ; clk         ; 20.000       ; 0.005      ; 4.901      ;
; 15.154 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|W_alu_result[14]                                                                                                                 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                                                                                                                                    ; clk          ; clk         ; 20.000       ; 0.017      ; 4.895      ;
; 15.158 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|W_alu_result[15]                                                                                                                 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|W_valid                                                                                                                                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.017      ; 4.891      ;
; 15.162 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|W_alu_result[15]                                                                                                                 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_valid                                                                                                                                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.017      ; 4.887      ;
; 15.173 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted  ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[17]                                                                                                                                                                                                         ; clk          ; clk         ; 20.000       ; -0.001     ; 4.858      ;
; 15.176 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                            ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[3]                                                                                                                                                                                                          ; clk          ; clk         ; 20.000       ; -0.001     ; 4.855      ;
; 15.176 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                            ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[5]                                                                                                                                                                                                          ; clk          ; clk         ; 20.000       ; -0.001     ; 4.855      ;
; 15.176 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                            ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[6]                                                                                                                                                                                                          ; clk          ; clk         ; 20.000       ; -0.001     ; 4.855      ;
; 15.179 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[15]                                                                                                                                                                                                            ; clk          ; clk         ; 20.000       ; 0.001      ; 4.854      ;
; 15.179 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[12]                                                                                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.001      ; 4.854      ;
; 15.179 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[13]                                                                                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.001      ; 4.854      ;
; 15.179 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[14]                                                                                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.001      ; 4.854      ;
; 15.179 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[16]                                                                                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.001      ; 4.854      ;
; 15.179 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[18]                                                                                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.001      ; 4.854      ;
; 15.181 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                            ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|byteen_reg[1]                                                                                                                                                                                                           ; clk          ; clk         ; 20.000       ; -0.006     ; 4.845      ;
; 15.181 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                            ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|byteen_reg[0]                                                                                                                                                                                                           ; clk          ; clk         ; 20.000       ; -0.006     ; 4.845      ;
; 15.186 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|W_alu_result[19]                                                                                                                 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                                                                                                                                    ; clk          ; clk         ; 20.000       ; 0.017      ; 4.863      ;
; 15.193 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[2]                                                                                                                                                                                                          ; clk          ; clk         ; 20.000       ; 0.005      ; 4.844      ;
; 15.193 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[4]                                                                                                                                                                                                          ; clk          ; clk         ; 20.000       ; 0.005      ; 4.844      ;
; 15.193 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[8]                                                                                                                                                                                                          ; clk          ; clk         ; 20.000       ; 0.005      ; 4.844      ;
; 15.195 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                           ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|end_begintransfer                                                                                                                                 ; clk          ; clk         ; 20.000       ; 0.020      ; 4.857      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                                                                                                                                                                            ; To Node                                                                                                                                                                                                                                                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                                                                                                                                                                                                         ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                                                                                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][77]                                            ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][77]                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|jtag_rd                                                                                                                                                                         ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|jtag_rd                                                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|av_ld_align_cycle[0]                                                                                                                                                                                                                                                                                          ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|av_ld_align_cycle[0]                                                                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|av_ld_align_cycle[1]                                                                                                                                                                                                                                                                                          ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|av_ld_align_cycle[1]                                                                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[6]                                                                                                                                                                                                                                           ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[6]                                                                                                                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[7]                                                                                                                                                                                                                                           ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[7]                                                                                                                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][60]                                            ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][60]                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[8]                                                                                                                                                                                                                                           ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[8]                                                                                                                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[9]                                                                                                                                                                                                                                           ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[9]                                                                                                                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[10]                                                                                                                                                                                                                                          ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[10]                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|av_ld_aligning_data                                                                                                                                                                                                                                                                                           ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|av_ld_aligning_data                                                                                                                                                                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_sysid_qsys_0_control_slave_translator:sysid_qsys_0_control_slave_translator|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|wait_latency_counter[0]                                                                                                                                                                ; nios:u0|nios_sysid_qsys_0_control_slave_translator:sysid_qsys_0_control_slave_translator|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|wait_latency_counter[0]                                                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_sysid_qsys_0_control_slave_translator:sysid_qsys_0_control_slave_translator|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|wait_latency_counter[1]                                                                                                                                                                ; nios:u0|nios_sysid_qsys_0_control_slave_translator:sysid_qsys_0_control_slave_translator|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|wait_latency_counter[1]                                                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                 ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                 ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                        ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                        ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_pio_0_s1_translator:pio_0_s1_translator|altera_merlin_slave_translator:pio_0_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                      ; nios:u0|nios_pio_0_s1_translator:pio_0_s1_translator|altera_merlin_slave_translator:pio_0_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                   ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                   ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[13]                                                                                                                                                                                                                                          ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[13]                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[11]                                                                                                                                                                                                                                          ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[11]                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[4]                                                                                                                                                                                                                                           ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[4]                                                                                                                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[3]                                                                                                                                                                                                                                           ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[3]                                                                                                                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[2]                                                                                                                                                                                                                                           ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[2]                                                                                                                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_oci_debug:the_nios_nios2_qsys_0_nios2_oci_debug|monitor_ready                                                                                                                                                             ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_oci_debug:the_nios_nios2_qsys_0_nios2_oci_debug|monitor_ready                                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[0]                                                                                                                                                                                                                                           ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[0]                                                                                                                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[5]                                                                                                                                                                                                                                           ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[5]                                                                                                                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|MonDReg[19]                                                                                                                                                                     ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|MonDReg[19]                                                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|jtag_ram_rd                                                                                                                                                                     ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|jtag_ram_rd                                                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_oci_debug:the_nios_nios2_qsys_0_nios2_oci_debug|resetlatch                                                                                                                                                                ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_oci_debug:the_nios_nios2_qsys_0_nios2_oci_debug|resetlatch                                                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_oci_debug:the_nios_nios2_qsys_0_nios2_oci_debug|monitor_error                                                                                                                                                             ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_oci_debug:the_nios_nios2_qsys_0_nios2_oci_debug|monitor_error                                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[14]                                                                                                                                                                                                                                          ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[14]                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[15]                                                                                                                                                                                                                                          ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[15]                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|write                                                                                                                                                                                                                                             ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|write                                                                                                                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|read                                                                                                                                                                                                                                              ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|read                                                                                                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|avalon_ociram_readdata_ready                                                                                                                                                    ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|avalon_ociram_readdata_ready                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][78]                                                                                              ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][78]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_avalon_reg:the_nios_nios2_qsys_0_nios2_avalon_reg|oci_ienable[20]                                                                                                                                                         ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_avalon_reg:the_nios_nios2_qsys_0_nios2_avalon_reg|oci_ienable[20]                                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|count[0]                                                                                                                                                                                                                                                          ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|count[0]                                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_nios2_qsys_0_instruction_master_translator:nios2_qsys_0_instruction_master_translator|altera_merlin_master_translator:nios2_qsys_0_instruction_master_translator|read_accepted                                                                                                                                                          ; nios:u0|nios_nios2_qsys_0_instruction_master_translator:nios2_qsys_0_instruction_master_translator|altera_merlin_master_translator:nios2_qsys_0_instruction_master_translator|read_accepted                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                           ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[1]                                                                                                                                                                                                                                           ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[1]                                                                                                                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|wait_latency_counter[0]                                                                                                                                              ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|wait_latency_counter[0]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][76]                                            ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][76]                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][49]                                            ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][49]                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][19]                                            ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][19]                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][51]                                            ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][51]                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[12]                                                                                                                                                                                                                                          ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[12]                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                                                                                                                                                                              ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|av_ld_waiting_for_data                                                                                                                                                                                                                                                                                        ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|av_ld_waiting_for_data                                                                                                                                                                                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_avalon_reg:the_nios_nios2_qsys_0_nios2_avalon_reg|oci_single_step_mode                                                                                                                                                    ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_avalon_reg:the_nios_nios2_qsys_0_nios2_avalon_reg|oci_single_step_mode                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|wait_for_one_post_bret_inst                                                                                                                                                                                                                                                                                   ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|wait_for_one_post_bret_inst                                                                                                                                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|hbreak_pending                                                                                                                                                                                                                                                                                                ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|hbreak_pending                                                                                                                                                                                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_oci_debug:the_nios_nios2_qsys_0_nios2_oci_debug|break_on_reset                                                                                                                                                            ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_oci_debug:the_nios_nios2_qsys_0_nios2_oci_debug|break_on_reset                                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_oci_debug:the_nios_nios2_qsys_0_nios2_oci_debug|jtag_break                                                                                                                                                                ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_oci_debug:the_nios_nios2_qsys_0_nios2_oci_debug|jtag_break                                                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|hbreak_enabled                                                                                                                                                                                                                                                                                                ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|hbreak_enabled                                                                                                                                                                                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                         ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted                                                                                                                                                                               ; nios:u0|nios_nios2_qsys_0_data_master_translator:nios2_qsys_0_data_master_translator|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted                                                                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][41]                                            ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][41]                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][59]                                                                                              ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][59]                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][59]                                                                                                                    ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][59]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][59]                                                                                                                    ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][59]                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][59]                                                                                                         ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][59]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][59]                                                                                                         ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][59]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][59]                                                                                                  ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][59]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][59]                                                                                                  ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][59]                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                                                                                                                                                                                                        ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_read                                                                                                                                                                                                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|i_read                                                                                                                                                                                                                                                                                                        ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|i_read                                                                                                                                                                                                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                                                                           ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[1]                                                                                                                                                                                                                                                    ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[1]                                                                                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_oci_debug:the_nios_nios2_qsys_0_nios2_oci_debug|break_on_reset                                                                                                                                                            ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_oci_debug:the_nios_nios2_qsys_0_nios2_oci_debug|jtag_break                                                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.239 ; nios:u0|nios_nios2_qsys_0_jtag_debug_module_translator:nios2_qsys_0_jtag_debug_module_translator|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[6]                                                                                                                                                         ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|D_iw[6]                                                                                                                                                                                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_jtag_debug_module_wrapper:the_nios_nios2_qsys_0_jtag_debug_module_wrapper|nios_nios2_qsys_0_jtag_debug_module_sysclk:the_nios_nios2_qsys_0_jtag_debug_module_sysclk|jdo[14]                                                     ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|MonDReg[11]                                                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_jtag_debug_module_wrapper:the_nios_nios2_qsys_0_jtag_debug_module_wrapper|nios_nios2_qsys_0_jtag_debug_module_sysclk:the_nios_nios2_qsys_0_jtag_debug_module_sysclk|jdo[9]                                                      ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_oci_break:the_nios_nios2_qsys_0_nios2_oci_break|break_readreg[9]                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_writedata[8]                                                                                                                                                                                                                                                                                                ; nios:u0|nios_pio_0:pio_0|data_out[8]                                                                                                                                                                                                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_jtag_debug_module_wrapper:the_nios_nios2_qsys_0_jtag_debug_module_wrapper|nios_nios2_qsys_0_jtag_debug_module_sysclk:the_nios_nios2_qsys_0_jtag_debug_module_sysclk|jdo[8]                                                      ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_oci_break:the_nios_nios2_qsys_0_nios2_oci_break|break_readreg[8]                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_jtag_debug_module_wrapper:the_nios_nios2_qsys_0_jtag_debug_module_wrapper|nios_nios2_qsys_0_jtag_debug_module_sysclk:the_nios_nios2_qsys_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|din_s1 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_jtag_debug_module_wrapper:the_nios_nios2_qsys_0_jtag_debug_module_wrapper|nios_nios2_qsys_0_jtag_debug_module_sysclk:the_nios_nios2_qsys_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|dreg[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|altera_reset_synchronizer_int_chain[0]                                                                                                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst_chain[1]                                                                                                                                                                                                                                                ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst_dly                                                                                                                                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_oci_debug:the_nios_nios2_qsys_0_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1                                                                                                                ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_oci_debug:the_nios_nios2_qsys_0_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|dreg[0]                                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|av_ld_byte1_data[5]                                                                                                                                                                                                                                                                                           ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|av_ld_byte0_data[5]                                                                                                                                                                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_jtag_debug_module_wrapper:the_nios_nios2_qsys_0_jtag_debug_module_wrapper|nios_nios2_qsys_0_jtag_debug_module_sysclk:the_nios_nios2_qsys_0_jtag_debug_module_sysclk|jdo[28]                                                     ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|MonDReg[25]                                                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|altera_reset_synchronizer_int_chain[1]                                                                                                                                                                                                                             ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|altera_reset_synchronizer_int_chain[2]                                                                                                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                                                                                                                                                                      ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[19]                                                                                                                                                                                                                                                                                        ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[20]                                                                                                                                                                                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_jtag_debug_module_wrapper:the_nios_nios2_qsys_0_jtag_debug_module_wrapper|nios_nios2_qsys_0_jtag_debug_module_sysclk:the_nios_nios2_qsys_0_jtag_debug_module_sysclk|jdo[12]                                                     ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_oci_break:the_nios_nios2_qsys_0_nios2_oci_break|break_readreg[12]                                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[19]                                                                                                                                                                                                                                                                                        ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[18]                                                                                                                                                                                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]                                                                                                                                                                                  ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                                                                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; nios:u0|nios_nios2_qsys_0_jtag_debug_module_translator:nios2_qsys_0_jtag_debug_module_translator|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[4]                                                                                                                                                         ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|D_iw[4]                                                                                                                                                                                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|av_readdata_pre[5]                                                                                                                                                   ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[5]                                                                                                                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[8]                                                                                                                                                                                                                                                                                         ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[7]                                                                                                                                                                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[30]                                                                                                                                                                                                                                                                                        ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[29]                                                                                                                                                                                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|R_compare_op[1]                                                                                                                                                                                                                                                                                               ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|W_cmp_result                                                                                                                                                                                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_oci_debug:the_nios_nios2_qsys_0_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|dreg[0]                                                                                                               ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_oci_debug:the_nios_nios2_qsys_0_nios2_oci_debug|resetlatch                                                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|av_ld_byte1_data[6]                                                                                                                                                                                                                                                                                           ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|av_ld_byte0_data[6]                                                                                                                                                                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_shift_rot_cnt[4]                                                                                                                                                                                                                                                                                            ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_shift_rot_cnt[4]                                                                                                                                                                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|av_readdata_pre[11]                                                                                                                                                  ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[11]                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                        ; nios:u0|nios_pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo:onchip_memory2_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:pio_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][59]                                                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                                                                                                                                                                                                                                                                  ;
+--------+----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                    ; To Node                                                                                                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|D_valid                                                                                                                                                ; clk          ; clk         ; 20.000       ; 0.024      ; 2.497      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|R_valid                                                                                                                                                ; clk          ; clk         ; 20.000       ; 0.003      ; 2.476      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_new_inst                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.003      ; 2.476      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_test_bench:the_nios_nios2_qsys_0_test_bench|d_write                                                                                  ; clk          ; clk         ; 20.000       ; 0.024      ; 2.497      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|R_ctrl_br                                                                                                                                              ; clk          ; clk         ; 20.000       ; 0.003      ; 2.476      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|R_ctrl_ld                                                                                                                                              ; clk          ; clk         ; 20.000       ; 0.002      ; 2.475      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_writedata[14]                                                                                                                                        ; clk          ; clk         ; 20.000       ; 0.015      ; 2.488      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_writedata[1]                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.022      ; 2.495      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0_jtag_debug_module_translator:nios2_qsys_0_jtag_debug_module_translator|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[5]  ; clk          ; clk         ; 20.000       ; 0.028      ; 2.501      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_writedata[5]                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.022      ; 2.495      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_writedata[21]                                                                                                                                        ; clk          ; clk         ; 20.000       ; 0.030      ; 2.503      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|av_ld_align_cycle[0]                                                                                                                                   ; clk          ; clk         ; 20.000       ; 0.004      ; 2.477      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|av_ld_align_cycle[1]                                                                                                                                   ; clk          ; clk         ; 20.000       ; 0.004      ; 2.477      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|R_ctrl_jmp_direct                                                                                                                                      ; clk          ; clk         ; 20.000       ; 0.027      ; 2.500      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src1[1]                                                                                                                                              ; clk          ; clk         ; 20.000       ; 0.028      ; 2.501      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|R_ctrl_shift_rot_right                                                                                                                                 ; clk          ; clk         ; 20.000       ; 0.004      ; 2.477      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0_jtag_debug_module_translator:nios2_qsys_0_jtag_debug_module_translator|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[6]  ; clk          ; clk         ; 20.000       ; 0.020      ; 2.493      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_writedata[22]                                                                                                                                        ; clk          ; clk         ; 20.000       ; 0.015      ; 2.488      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_writedata[6]                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.015      ; 2.488      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|D_iw[6]                                                                                                                                                ; clk          ; clk         ; 20.000       ; 0.020      ; 2.493      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src1[2]                                                                                                                                              ; clk          ; clk         ; 20.000       ; 0.029      ; 2.502      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_writedata[23]                                                                                                                                        ; clk          ; clk         ; 20.000       ; 0.026      ; 2.499      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_writedata[7]                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.014      ; 2.487      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0_jtag_debug_module_translator:nios2_qsys_0_jtag_debug_module_translator|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[7]  ; clk          ; clk         ; 20.000       ; 0.027      ; 2.500      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|D_iw[7]                                                                                                                                                ; clk          ; clk         ; 20.000       ; 0.027      ; 2.500      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|R_ctrl_hi_imm16                                                                                                                                        ; clk          ; clk         ; 20.000       ; 0.027      ; 2.500      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_writedata[0]                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.022      ; 2.495      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_writedata[16]                                                                                                                                        ; clk          ; clk         ; 20.000       ; 0.030      ; 2.503      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0_jtag_debug_module_translator:nios2_qsys_0_jtag_debug_module_translator|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[16] ; clk          ; clk         ; 20.000       ; 0.020      ; 2.493      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|D_iw[16]                                                                                                                                               ; clk          ; clk         ; 20.000       ; 0.020      ; 2.493      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|R_ctrl_force_src2_zero                                                                                                                                 ; clk          ; clk         ; 20.000       ; 0.026      ; 2.499      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src2[1]                                                                                                                                              ; clk          ; clk         ; 20.000       ; 0.025      ; 2.498      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_writedata[24]                                                                                                                                        ; clk          ; clk         ; 20.000       ; 0.025      ; 2.498      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_writedata[8]                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.022      ; 2.495      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0_jtag_debug_module_translator:nios2_qsys_0_jtag_debug_module_translator|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[8]  ; clk          ; clk         ; 20.000       ; 0.023      ; 2.496      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|D_iw[8]                                                                                                                                                ; clk          ; clk         ; 20.000       ; 0.023      ; 2.496      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src2[2]                                                                                                                                              ; clk          ; clk         ; 20.000       ; 0.025      ; 2.498      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_writedata[25]                                                                                                                                        ; clk          ; clk         ; 20.000       ; 0.025      ; 2.498      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_writedata[9]                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.014      ; 2.487      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0_jtag_debug_module_translator:nios2_qsys_0_jtag_debug_module_translator|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[9]  ; clk          ; clk         ; 20.000       ; 0.023      ; 2.496      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|D_iw[9]                                                                                                                                                ; clk          ; clk         ; 20.000       ; 0.023      ; 2.496      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src2[3]                                                                                                                                              ; clk          ; clk         ; 20.000       ; 0.030      ; 2.503      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|F_pc[1]                                                                                                                                                ; clk          ; clk         ; 20.000       ; 0.030      ; 2.503      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src1[3]                                                                                                                                              ; clk          ; clk         ; 20.000       ; 0.029      ; 2.502      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src1[4]                                                                                                                                              ; clk          ; clk         ; 20.000       ; 0.029      ; 2.502      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src2[5]                                                                                                                                              ; clk          ; clk         ; 20.000       ; 0.026      ; 2.499      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0_jtag_debug_module_translator:nios2_qsys_0_jtag_debug_module_translator|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[10] ; clk          ; clk         ; 20.000       ; 0.020      ; 2.493      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_writedata[10]                                                                                                                                        ; clk          ; clk         ; 20.000       ; 0.023      ; 2.496      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_writedata[26]                                                                                                                                        ; clk          ; clk         ; 20.000       ; 0.025      ; 2.498      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|D_iw[10]                                                                                                                                               ; clk          ; clk         ; 20.000       ; 0.020      ; 2.493      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src2[4]                                                                                                                                              ; clk          ; clk         ; 20.000       ; 0.030      ; 2.503      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|F_pc[3]                                                                                                                                                ; clk          ; clk         ; 20.000       ; 0.030      ; 2.503      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src1[5]                                                                                                                                              ; clk          ; clk         ; 20.000       ; 0.029      ; 2.502      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src2[6]                                                                                                                                              ; clk          ; clk         ; 20.000       ; 0.015      ; 2.488      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|F_pc[4]                                                                                                                                                ; clk          ; clk         ; 20.000       ; 0.030      ; 2.503      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src1[6]                                                                                                                                              ; clk          ; clk         ; 20.000       ; 0.029      ; 2.502      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src2[7]                                                                                                                                              ; clk          ; clk         ; 20.000       ; 0.026      ; 2.499      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|F_pc[5]                                                                                                                                                ; clk          ; clk         ; 20.000       ; 0.030      ; 2.503      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src1[7]                                                                                                                                              ; clk          ; clk         ; 20.000       ; 0.029      ; 2.502      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src2[8]                                                                                                                                              ; clk          ; clk         ; 20.000       ; 0.025      ; 2.498      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|F_pc[6]                                                                                                                                                ; clk          ; clk         ; 20.000       ; 0.030      ; 2.503      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src1[8]                                                                                                                                              ; clk          ; clk         ; 20.000       ; 0.029      ; 2.502      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src2[9]                                                                                                                                              ; clk          ; clk         ; 20.000       ; 0.025      ; 2.498      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|F_pc[7]                                                                                                                                                ; clk          ; clk         ; 20.000       ; 0.030      ; 2.503      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src1[9]                                                                                                                                              ; clk          ; clk         ; 20.000       ; 0.029      ; 2.502      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[9]                                                                                                                                  ; clk          ; clk         ; 20.000       ; 0.006      ; 2.479      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[8]                                                                                                                                  ; clk          ; clk         ; 20.000       ; 0.006      ; 2.479      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[7]                                                                                                                                  ; clk          ; clk         ; 20.000       ; 0.006      ; 2.479      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[6]                                                                                                                                  ; clk          ; clk         ; 20.000       ; 0.006      ; 2.479      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[5]                                                                                                                                  ; clk          ; clk         ; 20.000       ; 0.006      ; 2.479      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[4]                                                                                                                                  ; clk          ; clk         ; 20.000       ; 0.006      ; 2.479      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[3]                                                                                                                                  ; clk          ; clk         ; 20.000       ; 0.006      ; 2.479      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_shift_rot_result[2]                                                                                                                                  ; clk          ; clk         ; 20.000       ; 0.006      ; 2.479      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|R_ctrl_shift_logical                                                                                                                                   ; clk          ; clk         ; 20.000       ; 0.005      ; 2.478      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|R_ctrl_rot_right                                                                                                                                       ; clk          ; clk         ; 20.000       ; 0.005      ; 2.478      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src1[31]                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.028      ; 2.501      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src1[30]                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.028      ; 2.501      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src1[29]                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.028      ; 2.501      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src1[28]                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.028      ; 2.501      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src1[27]                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.028      ; 2.501      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src1[26]                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.028      ; 2.501      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src1[25]                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.028      ; 2.501      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src1[24]                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.028      ; 2.501      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src1[23]                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.028      ; 2.501      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src1[22]                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.028      ; 2.501      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src1[21]                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.028      ; 2.501      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src2[10]                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.031      ; 2.504      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0_jtag_debug_module_translator:nios2_qsys_0_jtag_debug_module_translator|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[17] ; clk          ; clk         ; 20.000       ; 0.019      ; 2.492      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_writedata[17]                                                                                                                                        ; clk          ; clk         ; 20.000       ; 0.022      ; 2.495      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|D_iw[17]                                                                                                                                               ; clk          ; clk         ; 20.000       ; 0.019      ; 2.492      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src2[11]                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.031      ; 2.504      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|F_pc[9]                                                                                                                                                ; clk          ; clk         ; 20.000       ; 0.031      ; 2.504      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src1[11]                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.031      ; 2.504      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0_jtag_debug_module_translator:nios2_qsys_0_jtag_debug_module_translator|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[18] ; clk          ; clk         ; 20.000       ; 0.028      ; 2.501      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_writedata[2]                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.022      ; 2.495      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_writedata[18]                                                                                                                                        ; clk          ; clk         ; 20.000       ; 0.025      ; 2.498      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|D_iw[18]                                                                                                                                               ; clk          ; clk         ; 20.000       ; 0.028      ; 2.501      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|E_src2[12]                                                                                                                                             ; clk          ; clk         ; 20.000       ; 0.031      ; 2.504      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0_jtag_debug_module_translator:nios2_qsys_0_jtag_debug_module_translator|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|av_readdata_pre[19] ; clk          ; clk         ; 20.000       ; 0.026      ; 2.499      ;
; 17.559 ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|d_writedata[3]                                                                                                                                         ; clk          ; clk         ; 20.000       ; 0.022      ; 2.495      ;
+--------+----------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                               ; To Node                                                                                                                                                                                                                                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.584 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|av_readdata_pre[6]                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[6]                                                                                                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|av_readdata_pre[7]                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[7]                                                                                                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|av_readdata_pre[4]                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|av_readdata_pre[11]                                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[11]                                                                                                                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[4]                                                                                                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.736      ;
; 0.722 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_oci_debug:the_nios_nios2_qsys_0_nios2_oci_debug|resetrequest ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]                                                                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.874      ;
; 0.722 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_oci_debug:the_nios_nios2_qsys_0_nios2_oci_debug|resetrequest ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                                                                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.874      ;
; 0.722 ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_oci_debug:the_nios_nios2_qsys_0_nios2_oci_debug|resetrequest ; nios:u0|nios_rst_controller:rst_controller|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.874      ;
; 0.801 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][77]                                                ; clk          ; clk         ; 0.000        ; -0.002     ; 0.951      ;
; 0.801 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][60]                                                ; clk          ; clk         ; 0.000        ; -0.002     ; 0.951      ;
; 0.801 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][60]                                                ; clk          ; clk         ; 0.000        ; -0.002     ; 0.951      ;
; 0.801 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|av_readdata_pre[1]                                                                                                                                                       ; clk          ; clk         ; 0.000        ; -0.002     ; 0.951      ;
; 0.801 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                               ; clk          ; clk         ; 0.000        ; -0.002     ; 0.951      ;
; 0.801 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][77]                                                ; clk          ; clk         ; 0.000        ; -0.002     ; 0.951      ;
; 0.801 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][51]                                                ; clk          ; clk         ; 0.000        ; -0.002     ; 0.951      ;
; 0.801 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][41]                                                ; clk          ; clk         ; 0.000        ; -0.002     ; 0.951      ;
; 0.801 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][41]                                                ; clk          ; clk         ; 0.000        ; -0.002     ; 0.951      ;
; 0.801 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                               ; clk          ; clk         ; 0.000        ; -0.002     ; 0.951      ;
; 0.803 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|wait_latency_counter[1]                                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.955      ;
; 0.803 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|wait_latency_counter[2]                                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.955      ;
; 0.803 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|wait_latency_counter[0]                                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.955      ;
; 0.803 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|read_latency_shift_reg[0]                                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.955      ;
; 0.822 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[6]                                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; -0.007     ; 0.967      ;
; 0.822 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[7]                                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; -0.007     ; 0.967      ;
; 0.822 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[0]                                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; -0.007     ; 0.967      ;
; 0.822 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[8]                                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; -0.007     ; 0.967      ;
; 0.822 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[9]                                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; -0.007     ; 0.967      ;
; 0.822 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[10]                                                                                                                                                                                                                                                          ; clk          ; clk         ; 0.000        ; -0.007     ; 0.967      ;
; 0.822 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[1]                                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; -0.007     ; 0.967      ;
; 0.822 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[2]                                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; -0.007     ; 0.967      ;
; 0.822 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[3]                                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; -0.007     ; 0.967      ;
; 0.822 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[4]                                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; -0.007     ; 0.967      ;
; 0.822 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[13]                                                                                                                                                                                                                                                          ; clk          ; clk         ; 0.000        ; -0.007     ; 0.967      ;
; 0.822 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[12]                                                                                                                                                                                                                                                          ; clk          ; clk         ; 0.000        ; -0.007     ; 0.967      ;
; 0.822 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[11]                                                                                                                                                                                                                                                          ; clk          ; clk         ; 0.000        ; -0.007     ; 0.967      ;
; 0.822 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[5]                                                                                                                                                                                                                                                           ; clk          ; clk         ; 0.000        ; -0.007     ; 0.967      ;
; 0.822 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[14]                                                                                                                                                                                                                                                          ; clk          ; clk         ; 0.000        ; -0.007     ; 0.967      ;
; 0.836 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[17]                                                                                                                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.002      ; 0.990      ;
; 0.905 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_cmd_xbar_mux_002:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                                          ; clk          ; clk         ; 0.000        ; -0.004     ; 1.053      ;
; 0.905 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_cmd_xbar_mux_002:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                                                                                                          ; clk          ; clk         ; 0.000        ; -0.004     ; 1.053      ;
; 0.905 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|count[0]                                                                                                                                                                                                                                                              ; clk          ; clk         ; 0.000        ; -0.004     ; 1.053      ;
; 0.905 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][76]                                                ; clk          ; clk         ; 0.000        ; -0.004     ; 1.053      ;
; 0.905 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][49]                                                ; clk          ; clk         ; 0.000        ; -0.004     ; 1.053      ;
; 0.905 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][48]                                                ; clk          ; clk         ; 0.000        ; -0.004     ; 1.053      ;
; 0.905 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[1][19]                                                ; clk          ; clk         ; 0.000        ; -0.004     ; 1.053      ;
; 0.905 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                                                                               ; clk          ; clk         ; 0.000        ; -0.004     ; 1.053      ;
; 0.905 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[1]                                                                                                                                                                                                                                                        ; clk          ; clk         ; 0.000        ; -0.004     ; 1.053      ;
; 0.907 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][76]                                                ; clk          ; clk         ; 0.000        ; -0.006     ; 1.053      ;
; 0.907 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][19]                                                ; clk          ; clk         ; 0.000        ; -0.006     ; 1.053      ;
; 0.907 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_base[1]   ; clk          ; clk         ; 0.000        ; -0.006     ; 1.053      ;
; 0.907 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|altera_avalon_sc_fifo:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][51]                                                ; clk          ; clk         ; 0.000        ; -0.006     ; 1.053      ;
; 0.907 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[0] ; clk          ; clk         ; 0.000        ; -0.006     ; 1.053      ;
; 0.907 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|altera_merlin_slave_agent:sram_16bit_512k_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_address_offset[1] ; clk          ; clk         ; 0.000        ; -0.006     ; 1.053      ;
; 0.914 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|endofpacket_reg                                                                                                                                                                                                                                                       ; clk          ; clk         ; 0.000        ; -0.003     ; 1.063      ;
; 0.914 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|byteen_reg[1]                                                                                                                                                                                                                                                         ; clk          ; clk         ; 0.000        ; -0.003     ; 1.063      ;
; 0.914 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|byteen_reg[0]                                                                                                                                                                                                                                                         ; clk          ; clk         ; 0.000        ; -0.003     ; 1.063      ;
; 0.963 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|data_reg[15]                                                                                                                                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.004      ; 1.119      ;
; 0.963 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[12]                                                                                                                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.004      ; 1.119      ;
; 0.963 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[13]                                                                                                                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.004      ; 1.119      ;
; 0.963 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[14]                                                                                                                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.004      ; 1.119      ;
; 0.963 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[16]                                                                                                                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.004      ; 1.119      ;
; 0.963 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[18]                                                                                                                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.004      ; 1.119      ;
; 1.078 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|av_readdata_pre[10]                                                                                                                                                      ; clk          ; clk         ; 0.000        ; -0.001     ; 1.229      ;
; 1.078 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|av_readdata_pre[12]                                                                                                                                                      ; clk          ; clk         ; 0.000        ; -0.001     ; 1.229      ;
; 1.083 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[7]                                                                                                                                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.003      ; 1.238      ;
; 1.083 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[9]                                                                                                                                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.003      ; 1.238      ;
; 1.083 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[10]                                                                                                                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.003      ; 1.238      ;
; 1.083 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[11]                                                                                                                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.003      ; 1.238      ;
; 1.083 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[15]                                                                                                                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.003      ; 1.238      ;
; 1.088 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|av_readdata_pre[0]                                                                                                                                                       ; clk          ; clk         ; 0.000        ; -0.001     ; 1.239      ;
; 1.091 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[3]                                                                                                                                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.002      ; 1.245      ;
; 1.091 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[5]                                                                                                                                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.002      ; 1.245      ;
; 1.091 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[6]                                                                                                                                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.002      ; 1.245      ;
; 1.096 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[2]                                                                                                                                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.008      ; 1.256      ;
; 1.096 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[4]                                                                                                                                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.008      ; 1.256      ;
; 1.096 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter:width_adapter|altera_merlin_width_adapter:width_adapter|address_reg[8]                                                                                                                                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.008      ; 1.256      ;
; 1.194 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|av_readdata_pre[8]                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.002      ; 1.348      ;
; 1.194 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|av_readdata_pre[9]                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.002      ; 1.348      ;
; 1.204 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[8]                                                                                                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.002      ; 1.358      ;
; 1.204 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[9]                                                                                                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.002      ; 1.358      ;
; 1.204 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[10]                                                                                                                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 1.358      ;
; 1.204 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|av_readdata_pre[3]                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.002      ; 1.358      ;
; 1.204 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[13]                                                                                                                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 1.358      ;
; 1.204 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[3]                                                                                                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.002      ; 1.358      ;
; 1.204 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[2]                                                                                                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.002      ; 1.358      ;
; 1.204 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[0]                                                                                                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.002      ; 1.358      ;
; 1.204 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|av_readdata_pre[5]                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.002      ; 1.358      ;
; 1.204 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[5]                                                                                                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.002      ; 1.358      ;
; 1.204 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[14]                                                                                                                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 1.358      ;
; 1.204 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[15]                                                                                                                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 1.358      ;
; 1.204 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[1]                                                                                                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.002      ; 1.358      ;
; 1.204 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_width_adapter_001:width_adapter_001|altera_merlin_width_adapter:width_adapter_001|data_reg[12]                                                                                                                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 1.358      ;
; 1.250 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|waitrequest_reset_override                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.007      ; 1.409      ;
; 1.250 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|av_readdata_pre[2]                                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.007      ; 1.409      ;
; 1.348 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|av_readdata_pre[13]                                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.005      ; 1.505      ;
; 1.348 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|av_readdata_pre[14]                                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.005      ; 1.505      ;
; 1.348 ; nios:u0|nios_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out        ; nios:u0|nios_sram_16bit_512k_0_avalon_slave_0_translator:sram_16bit_512k_0_avalon_slave_0_translator|altera_merlin_slave_translator:sram_16bit_512k_0_avalon_slave_0_translator|av_readdata_pre[15]                                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.005      ; 1.505      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                                                                                                                                                                                                ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_address_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_address_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_address_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_address_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_address_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_address_reg2  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_address_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_address_reg3  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_address_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_address_reg4  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_address_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_address_reg5  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_address_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_address_reg6  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_address_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_address_reg7  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg10  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg10  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg11  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg11  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg12  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg12  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg13  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg13  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg14  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg14  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg15  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg15  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg2   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg2   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg3   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg3   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg4   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg4   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg5   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg5   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg6   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg6   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg7   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg7   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg8   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg8   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg9   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_datain_reg9   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_we_reg        ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a0~porta_we_reg        ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a10~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a10~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a11~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a11~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a12~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a12~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a13~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a13~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a14~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a14~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a15~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a15~porta_memory_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_address_reg0 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_address_reg1 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_address_reg2 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_address_reg3 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_address_reg4 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_address_reg5 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_address_reg6 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_address_reg7 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_address_reg7 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_datain_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_datain_reg0  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_datain_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_datain_reg1  ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_datain_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_datain_reg10 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_datain_reg11 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_datain_reg11 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_datain_reg12 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_datain_reg12 ;
; 7.500 ; 10.000       ; 2.500          ; High Pulse Width ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_datain_reg13 ;
; 7.500 ; 10.000       ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; nios:u0|nios_nios2_qsys_0:nios2_qsys_0|nios_nios2_qsys_0_nios2_oci:the_nios_nios2_qsys_0_nios2_oci|nios_nios2_qsys_0_nios2_ocimem:the_nios_nios2_qsys_0_nios2_ocimem|nios_nios2_qsys_0_ociram_sp_ram_module:nios_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_dv71:auto_generated|ram_block1a16~porta_datain_reg13 ;
+-------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.778 ; 100.000      ; 2.222          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]   ; clk        ; 2.725 ; 2.725 ; Rise       ; clk             ;
;  SRAM_DQ[0]  ; clk        ; 2.553 ; 2.553 ; Rise       ; clk             ;
;  SRAM_DQ[1]  ; clk        ; 2.535 ; 2.535 ; Rise       ; clk             ;
;  SRAM_DQ[2]  ; clk        ; 2.637 ; 2.637 ; Rise       ; clk             ;
;  SRAM_DQ[3]  ; clk        ; 2.529 ; 2.529 ; Rise       ; clk             ;
;  SRAM_DQ[4]  ; clk        ; 2.528 ; 2.528 ; Rise       ; clk             ;
;  SRAM_DQ[5]  ; clk        ; 2.543 ; 2.543 ; Rise       ; clk             ;
;  SRAM_DQ[6]  ; clk        ; 2.475 ; 2.475 ; Rise       ; clk             ;
;  SRAM_DQ[7]  ; clk        ; 2.300 ; 2.300 ; Rise       ; clk             ;
;  SRAM_DQ[8]  ; clk        ; 2.725 ; 2.725 ; Rise       ; clk             ;
;  SRAM_DQ[9]  ; clk        ; 2.528 ; 2.528 ; Rise       ; clk             ;
;  SRAM_DQ[10] ; clk        ; 2.525 ; 2.525 ; Rise       ; clk             ;
;  SRAM_DQ[11] ; clk        ; 2.405 ; 2.405 ; Rise       ; clk             ;
;  SRAM_DQ[12] ; clk        ; 2.722 ; 2.722 ; Rise       ; clk             ;
;  SRAM_DQ[13] ; clk        ; 2.628 ; 2.628 ; Rise       ; clk             ;
;  SRAM_DQ[14] ; clk        ; 2.507 ; 2.507 ; Rise       ; clk             ;
;  SRAM_DQ[15] ; clk        ; 2.552 ; 2.552 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SRAM_DQ[*]   ; clk        ; -2.180 ; -2.180 ; Rise       ; clk             ;
;  SRAM_DQ[0]  ; clk        ; -2.433 ; -2.433 ; Rise       ; clk             ;
;  SRAM_DQ[1]  ; clk        ; -2.415 ; -2.415 ; Rise       ; clk             ;
;  SRAM_DQ[2]  ; clk        ; -2.517 ; -2.517 ; Rise       ; clk             ;
;  SRAM_DQ[3]  ; clk        ; -2.409 ; -2.409 ; Rise       ; clk             ;
;  SRAM_DQ[4]  ; clk        ; -2.408 ; -2.408 ; Rise       ; clk             ;
;  SRAM_DQ[5]  ; clk        ; -2.423 ; -2.423 ; Rise       ; clk             ;
;  SRAM_DQ[6]  ; clk        ; -2.355 ; -2.355 ; Rise       ; clk             ;
;  SRAM_DQ[7]  ; clk        ; -2.180 ; -2.180 ; Rise       ; clk             ;
;  SRAM_DQ[8]  ; clk        ; -2.605 ; -2.605 ; Rise       ; clk             ;
;  SRAM_DQ[9]  ; clk        ; -2.408 ; -2.408 ; Rise       ; clk             ;
;  SRAM_DQ[10] ; clk        ; -2.405 ; -2.405 ; Rise       ; clk             ;
;  SRAM_DQ[11] ; clk        ; -2.285 ; -2.285 ; Rise       ; clk             ;
;  SRAM_DQ[12] ; clk        ; -2.602 ; -2.602 ; Rise       ; clk             ;
;  SRAM_DQ[13] ; clk        ; -2.508 ; -2.508 ; Rise       ; clk             ;
;  SRAM_DQ[14] ; clk        ; -2.387 ; -2.387 ; Rise       ; clk             ;
;  SRAM_DQ[15] ; clk        ; -2.432 ; -2.432 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; LEDR[*]        ; clk        ; 5.195 ; 5.195 ; Rise       ; clk             ;
;  LEDR[0]       ; clk        ; 4.806 ; 4.806 ; Rise       ; clk             ;
;  LEDR[1]       ; clk        ; 5.172 ; 5.172 ; Rise       ; clk             ;
;  LEDR[2]       ; clk        ; 4.611 ; 4.611 ; Rise       ; clk             ;
;  LEDR[3]       ; clk        ; 5.067 ; 5.067 ; Rise       ; clk             ;
;  LEDR[4]       ; clk        ; 5.092 ; 5.092 ; Rise       ; clk             ;
;  LEDR[5]       ; clk        ; 5.195 ; 5.195 ; Rise       ; clk             ;
;  LEDR[6]       ; clk        ; 4.614 ; 4.614 ; Rise       ; clk             ;
;  LEDR[7]       ; clk        ; 4.810 ; 4.810 ; Rise       ; clk             ;
;  LEDR[8]       ; clk        ; 4.698 ; 4.698 ; Rise       ; clk             ;
;  LEDR[9]       ; clk        ; 4.627 ; 4.627 ; Rise       ; clk             ;
;  LEDR[10]      ; clk        ; 4.617 ; 4.617 ; Rise       ; clk             ;
;  LEDR[11]      ; clk        ; 4.624 ; 4.624 ; Rise       ; clk             ;
;  LEDR[12]      ; clk        ; 4.628 ; 4.628 ; Rise       ; clk             ;
;  LEDR[13]      ; clk        ; 4.639 ; 4.639 ; Rise       ; clk             ;
;  LEDR[14]      ; clk        ; 4.438 ; 4.438 ; Rise       ; clk             ;
;  LEDR[15]      ; clk        ; 4.661 ; 4.661 ; Rise       ; clk             ;
; SRAM_ADDR[*]   ; clk        ; 8.841 ; 8.841 ; Rise       ; clk             ;
;  SRAM_ADDR[0]  ; clk        ; 4.898 ; 4.898 ; Rise       ; clk             ;
;  SRAM_ADDR[1]  ; clk        ; 8.658 ; 8.658 ; Rise       ; clk             ;
;  SRAM_ADDR[2]  ; clk        ; 8.351 ; 8.351 ; Rise       ; clk             ;
;  SRAM_ADDR[3]  ; clk        ; 8.562 ; 8.562 ; Rise       ; clk             ;
;  SRAM_ADDR[4]  ; clk        ; 8.678 ; 8.678 ; Rise       ; clk             ;
;  SRAM_ADDR[5]  ; clk        ; 8.667 ; 8.667 ; Rise       ; clk             ;
;  SRAM_ADDR[6]  ; clk        ; 8.536 ; 8.536 ; Rise       ; clk             ;
;  SRAM_ADDR[7]  ; clk        ; 8.841 ; 8.841 ; Rise       ; clk             ;
;  SRAM_ADDR[8]  ; clk        ; 8.091 ; 8.091 ; Rise       ; clk             ;
;  SRAM_ADDR[9]  ; clk        ; 8.521 ; 8.521 ; Rise       ; clk             ;
;  SRAM_ADDR[10] ; clk        ; 8.637 ; 8.637 ; Rise       ; clk             ;
;  SRAM_ADDR[11] ; clk        ; 8.359 ; 8.359 ; Rise       ; clk             ;
;  SRAM_ADDR[12] ; clk        ; 8.328 ; 8.328 ; Rise       ; clk             ;
;  SRAM_ADDR[13] ; clk        ; 8.331 ; 8.331 ; Rise       ; clk             ;
;  SRAM_ADDR[14] ; clk        ; 8.010 ; 8.010 ; Rise       ; clk             ;
;  SRAM_ADDR[15] ; clk        ; 8.231 ; 8.231 ; Rise       ; clk             ;
;  SRAM_ADDR[16] ; clk        ; 8.609 ; 8.609 ; Rise       ; clk             ;
;  SRAM_ADDR[17] ; clk        ; 8.135 ; 8.135 ; Rise       ; clk             ;
; SRAM_CE_N      ; clk        ; 8.101 ; 8.101 ; Rise       ; clk             ;
; SRAM_DQ[*]     ; clk        ; 7.951 ; 7.951 ; Rise       ; clk             ;
;  SRAM_DQ[0]    ; clk        ; 7.536 ; 7.536 ; Rise       ; clk             ;
;  SRAM_DQ[1]    ; clk        ; 7.850 ; 7.850 ; Rise       ; clk             ;
;  SRAM_DQ[2]    ; clk        ; 7.425 ; 7.425 ; Rise       ; clk             ;
;  SRAM_DQ[3]    ; clk        ; 7.725 ; 7.725 ; Rise       ; clk             ;
;  SRAM_DQ[4]    ; clk        ; 7.147 ; 7.147 ; Rise       ; clk             ;
;  SRAM_DQ[5]    ; clk        ; 7.397 ; 7.397 ; Rise       ; clk             ;
;  SRAM_DQ[6]    ; clk        ; 7.906 ; 7.906 ; Rise       ; clk             ;
;  SRAM_DQ[7]    ; clk        ; 7.949 ; 7.949 ; Rise       ; clk             ;
;  SRAM_DQ[8]    ; clk        ; 7.430 ; 7.430 ; Rise       ; clk             ;
;  SRAM_DQ[9]    ; clk        ; 7.951 ; 7.951 ; Rise       ; clk             ;
;  SRAM_DQ[10]   ; clk        ; 7.058 ; 7.058 ; Rise       ; clk             ;
;  SRAM_DQ[11]   ; clk        ; 7.273 ; 7.273 ; Rise       ; clk             ;
;  SRAM_DQ[12]   ; clk        ; 7.266 ; 7.266 ; Rise       ; clk             ;
;  SRAM_DQ[13]   ; clk        ; 7.209 ; 7.209 ; Rise       ; clk             ;
;  SRAM_DQ[14]   ; clk        ; 7.619 ; 7.619 ; Rise       ; clk             ;
;  SRAM_DQ[15]   ; clk        ; 6.859 ; 6.859 ; Rise       ; clk             ;
; SRAM_LB_N      ; clk        ; 7.609 ; 7.609 ; Rise       ; clk             ;
; SRAM_OE_N      ; clk        ; 8.100 ; 8.100 ; Rise       ; clk             ;
; SRAM_UB_N      ; clk        ; 7.679 ; 7.679 ; Rise       ; clk             ;
; SRAM_WE_N      ; clk        ; 8.346 ; 8.346 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; LEDR[*]        ; clk        ; 4.438 ; 4.438 ; Rise       ; clk             ;
;  LEDR[0]       ; clk        ; 4.806 ; 4.806 ; Rise       ; clk             ;
;  LEDR[1]       ; clk        ; 5.172 ; 5.172 ; Rise       ; clk             ;
;  LEDR[2]       ; clk        ; 4.611 ; 4.611 ; Rise       ; clk             ;
;  LEDR[3]       ; clk        ; 5.067 ; 5.067 ; Rise       ; clk             ;
;  LEDR[4]       ; clk        ; 5.092 ; 5.092 ; Rise       ; clk             ;
;  LEDR[5]       ; clk        ; 5.195 ; 5.195 ; Rise       ; clk             ;
;  LEDR[6]       ; clk        ; 4.614 ; 4.614 ; Rise       ; clk             ;
;  LEDR[7]       ; clk        ; 4.810 ; 4.810 ; Rise       ; clk             ;
;  LEDR[8]       ; clk        ; 4.698 ; 4.698 ; Rise       ; clk             ;
;  LEDR[9]       ; clk        ; 4.627 ; 4.627 ; Rise       ; clk             ;
;  LEDR[10]      ; clk        ; 4.617 ; 4.617 ; Rise       ; clk             ;
;  LEDR[11]      ; clk        ; 4.624 ; 4.624 ; Rise       ; clk             ;
;  LEDR[12]      ; clk        ; 4.628 ; 4.628 ; Rise       ; clk             ;
;  LEDR[13]      ; clk        ; 4.639 ; 4.639 ; Rise       ; clk             ;
;  LEDR[14]      ; clk        ; 4.438 ; 4.438 ; Rise       ; clk             ;
;  LEDR[15]      ; clk        ; 4.661 ; 4.661 ; Rise       ; clk             ;
; SRAM_ADDR[*]   ; clk        ; 4.686 ; 4.686 ; Rise       ; clk             ;
;  SRAM_ADDR[0]  ; clk        ; 4.843 ; 4.843 ; Rise       ; clk             ;
;  SRAM_ADDR[1]  ; clk        ; 4.978 ; 4.978 ; Rise       ; clk             ;
;  SRAM_ADDR[2]  ; clk        ; 5.137 ; 5.137 ; Rise       ; clk             ;
;  SRAM_ADDR[3]  ; clk        ; 5.312 ; 5.312 ; Rise       ; clk             ;
;  SRAM_ADDR[4]  ; clk        ; 5.408 ; 5.408 ; Rise       ; clk             ;
;  SRAM_ADDR[5]  ; clk        ; 5.333 ; 5.333 ; Rise       ; clk             ;
;  SRAM_ADDR[6]  ; clk        ; 5.051 ; 5.051 ; Rise       ; clk             ;
;  SRAM_ADDR[7]  ; clk        ; 5.111 ; 5.111 ; Rise       ; clk             ;
;  SRAM_ADDR[8]  ; clk        ; 4.686 ; 4.686 ; Rise       ; clk             ;
;  SRAM_ADDR[9]  ; clk        ; 5.208 ; 5.208 ; Rise       ; clk             ;
;  SRAM_ADDR[10] ; clk        ; 5.127 ; 5.127 ; Rise       ; clk             ;
;  SRAM_ADDR[11] ; clk        ; 5.160 ; 5.160 ; Rise       ; clk             ;
;  SRAM_ADDR[12] ; clk        ; 5.124 ; 5.124 ; Rise       ; clk             ;
;  SRAM_ADDR[13] ; clk        ; 4.913 ; 4.913 ; Rise       ; clk             ;
;  SRAM_ADDR[14] ; clk        ; 4.825 ; 4.825 ; Rise       ; clk             ;
;  SRAM_ADDR[15] ; clk        ; 4.786 ; 4.786 ; Rise       ; clk             ;
;  SRAM_ADDR[16] ; clk        ; 5.078 ; 5.078 ; Rise       ; clk             ;
;  SRAM_ADDR[17] ; clk        ; 5.007 ; 5.007 ; Rise       ; clk             ;
; SRAM_CE_N      ; clk        ; 4.981 ; 4.981 ; Rise       ; clk             ;
; SRAM_DQ[*]     ; clk        ; 4.331 ; 4.331 ; Rise       ; clk             ;
;  SRAM_DQ[0]    ; clk        ; 4.914 ; 4.914 ; Rise       ; clk             ;
;  SRAM_DQ[1]    ; clk        ; 5.000 ; 5.000 ; Rise       ; clk             ;
;  SRAM_DQ[2]    ; clk        ; 4.803 ; 4.803 ; Rise       ; clk             ;
;  SRAM_DQ[3]    ; clk        ; 4.877 ; 4.877 ; Rise       ; clk             ;
;  SRAM_DQ[4]    ; clk        ; 4.526 ; 4.526 ; Rise       ; clk             ;
;  SRAM_DQ[5]    ; clk        ; 4.775 ; 4.775 ; Rise       ; clk             ;
;  SRAM_DQ[6]    ; clk        ; 4.874 ; 4.874 ; Rise       ; clk             ;
;  SRAM_DQ[7]    ; clk        ; 4.916 ; 4.916 ; Rise       ; clk             ;
;  SRAM_DQ[8]    ; clk        ; 4.680 ; 4.680 ; Rise       ; clk             ;
;  SRAM_DQ[9]    ; clk        ; 4.918 ; 4.918 ; Rise       ; clk             ;
;  SRAM_DQ[10]   ; clk        ; 4.331 ; 4.331 ; Rise       ; clk             ;
;  SRAM_DQ[11]   ; clk        ; 4.549 ; 4.549 ; Rise       ; clk             ;
;  SRAM_DQ[12]   ; clk        ; 4.539 ; 4.539 ; Rise       ; clk             ;
;  SRAM_DQ[13]   ; clk        ; 4.941 ; 4.941 ; Rise       ; clk             ;
;  SRAM_DQ[14]   ; clk        ; 4.703 ; 4.703 ; Rise       ; clk             ;
;  SRAM_DQ[15]   ; clk        ; 4.659 ; 4.659 ; Rise       ; clk             ;
; SRAM_LB_N      ; clk        ; 4.854 ; 4.854 ; Rise       ; clk             ;
; SRAM_OE_N      ; clk        ; 4.796 ; 4.796 ; Rise       ; clk             ;
; SRAM_UB_N      ; clk        ; 4.843 ; 4.843 ; Rise       ; clk             ;
; SRAM_WE_N      ; clk        ; 5.247 ; 5.247 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; SRAM_DQ[*]   ; clk        ; 8.107 ;      ; Rise       ; clk             ;
;  SRAM_DQ[0]  ; clk        ; 8.107 ;      ; Rise       ; clk             ;
;  SRAM_DQ[1]  ; clk        ; 8.223 ;      ; Rise       ; clk             ;
;  SRAM_DQ[2]  ; clk        ; 8.229 ;      ; Rise       ; clk             ;
;  SRAM_DQ[3]  ; clk        ; 8.209 ;      ; Rise       ; clk             ;
;  SRAM_DQ[4]  ; clk        ; 8.300 ;      ; Rise       ; clk             ;
;  SRAM_DQ[5]  ; clk        ; 8.355 ;      ; Rise       ; clk             ;
;  SRAM_DQ[6]  ; clk        ; 8.355 ;      ; Rise       ; clk             ;
;  SRAM_DQ[7]  ; clk        ; 8.345 ;      ; Rise       ; clk             ;
;  SRAM_DQ[8]  ; clk        ; 8.350 ;      ; Rise       ; clk             ;
;  SRAM_DQ[9]  ; clk        ; 8.350 ;      ; Rise       ; clk             ;
;  SRAM_DQ[10] ; clk        ; 8.312 ;      ; Rise       ; clk             ;
;  SRAM_DQ[11] ; clk        ; 8.312 ;      ; Rise       ; clk             ;
;  SRAM_DQ[12] ; clk        ; 8.302 ;      ; Rise       ; clk             ;
;  SRAM_DQ[13] ; clk        ; 8.302 ;      ; Rise       ; clk             ;
;  SRAM_DQ[14] ; clk        ; 8.299 ;      ; Rise       ; clk             ;
;  SRAM_DQ[15] ; clk        ; 8.299 ;      ; Rise       ; clk             ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; SRAM_DQ[*]   ; clk        ; 5.008 ;      ; Rise       ; clk             ;
;  SRAM_DQ[0]  ; clk        ; 5.008 ;      ; Rise       ; clk             ;
;  SRAM_DQ[1]  ; clk        ; 5.124 ;      ; Rise       ; clk             ;
;  SRAM_DQ[2]  ; clk        ; 5.130 ;      ; Rise       ; clk             ;
;  SRAM_DQ[3]  ; clk        ; 5.110 ;      ; Rise       ; clk             ;
;  SRAM_DQ[4]  ; clk        ; 5.201 ;      ; Rise       ; clk             ;
;  SRAM_DQ[5]  ; clk        ; 5.256 ;      ; Rise       ; clk             ;
;  SRAM_DQ[6]  ; clk        ; 5.256 ;      ; Rise       ; clk             ;
;  SRAM_DQ[7]  ; clk        ; 5.246 ;      ; Rise       ; clk             ;
;  SRAM_DQ[8]  ; clk        ; 5.251 ;      ; Rise       ; clk             ;
;  SRAM_DQ[9]  ; clk        ; 5.251 ;      ; Rise       ; clk             ;
;  SRAM_DQ[10] ; clk        ; 5.213 ;      ; Rise       ; clk             ;
;  SRAM_DQ[11] ; clk        ; 5.213 ;      ; Rise       ; clk             ;
;  SRAM_DQ[12] ; clk        ; 5.203 ;      ; Rise       ; clk             ;
;  SRAM_DQ[13] ; clk        ; 5.203 ;      ; Rise       ; clk             ;
;  SRAM_DQ[14] ; clk        ; 5.200 ;      ; Rise       ; clk             ;
;  SRAM_DQ[15] ; clk        ; 5.200 ;      ; Rise       ; clk             ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; clk        ; 8.107     ;           ; Rise       ; clk             ;
;  SRAM_DQ[0]  ; clk        ; 8.107     ;           ; Rise       ; clk             ;
;  SRAM_DQ[1]  ; clk        ; 8.223     ;           ; Rise       ; clk             ;
;  SRAM_DQ[2]  ; clk        ; 8.229     ;           ; Rise       ; clk             ;
;  SRAM_DQ[3]  ; clk        ; 8.209     ;           ; Rise       ; clk             ;
;  SRAM_DQ[4]  ; clk        ; 8.300     ;           ; Rise       ; clk             ;
;  SRAM_DQ[5]  ; clk        ; 8.355     ;           ; Rise       ; clk             ;
;  SRAM_DQ[6]  ; clk        ; 8.355     ;           ; Rise       ; clk             ;
;  SRAM_DQ[7]  ; clk        ; 8.345     ;           ; Rise       ; clk             ;
;  SRAM_DQ[8]  ; clk        ; 8.350     ;           ; Rise       ; clk             ;
;  SRAM_DQ[9]  ; clk        ; 8.350     ;           ; Rise       ; clk             ;
;  SRAM_DQ[10] ; clk        ; 8.312     ;           ; Rise       ; clk             ;
;  SRAM_DQ[11] ; clk        ; 8.312     ;           ; Rise       ; clk             ;
;  SRAM_DQ[12] ; clk        ; 8.302     ;           ; Rise       ; clk             ;
;  SRAM_DQ[13] ; clk        ; 8.302     ;           ; Rise       ; clk             ;
;  SRAM_DQ[14] ; clk        ; 8.299     ;           ; Rise       ; clk             ;
;  SRAM_DQ[15] ; clk        ; 8.299     ;           ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; clk        ; 5.008     ;           ; Rise       ; clk             ;
;  SRAM_DQ[0]  ; clk        ; 5.008     ;           ; Rise       ; clk             ;
;  SRAM_DQ[1]  ; clk        ; 5.124     ;           ; Rise       ; clk             ;
;  SRAM_DQ[2]  ; clk        ; 5.130     ;           ; Rise       ; clk             ;
;  SRAM_DQ[3]  ; clk        ; 5.110     ;           ; Rise       ; clk             ;
;  SRAM_DQ[4]  ; clk        ; 5.201     ;           ; Rise       ; clk             ;
;  SRAM_DQ[5]  ; clk        ; 5.256     ;           ; Rise       ; clk             ;
;  SRAM_DQ[6]  ; clk        ; 5.256     ;           ; Rise       ; clk             ;
;  SRAM_DQ[7]  ; clk        ; 5.246     ;           ; Rise       ; clk             ;
;  SRAM_DQ[8]  ; clk        ; 5.251     ;           ; Rise       ; clk             ;
;  SRAM_DQ[9]  ; clk        ; 5.251     ;           ; Rise       ; clk             ;
;  SRAM_DQ[10] ; clk        ; 5.213     ;           ; Rise       ; clk             ;
;  SRAM_DQ[11] ; clk        ; 5.213     ;           ; Rise       ; clk             ;
;  SRAM_DQ[12] ; clk        ; 5.203     ;           ; Rise       ; clk             ;
;  SRAM_DQ[13] ; clk        ; 5.203     ;           ; Rise       ; clk             ;
;  SRAM_DQ[14] ; clk        ; 5.200     ;           ; Rise       ; clk             ;
;  SRAM_DQ[15] ; clk        ; 5.200     ;           ; Rise       ; clk             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+----------------------+-------+-------+----------+---------+---------------------+
; Clock                ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack     ; 7.903 ; 0.215 ; 15.602   ; 0.584   ; 7.500               ;
;  altera_reserved_tck ; N/A   ; N/A   ; N/A      ; N/A     ; 97.778              ;
;  clk                 ; 7.903 ; 0.215 ; 15.602   ; 0.584   ; 7.500               ;
; Design-wide TNS      ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  altera_reserved_tck ; N/A   ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  clk                 ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+----------------------+-------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]   ; clk        ; 5.046 ; 5.046 ; Rise       ; clk             ;
;  SRAM_DQ[0]  ; clk        ; 4.653 ; 4.653 ; Rise       ; clk             ;
;  SRAM_DQ[1]  ; clk        ; 4.646 ; 4.646 ; Rise       ; clk             ;
;  SRAM_DQ[2]  ; clk        ; 4.813 ; 4.813 ; Rise       ; clk             ;
;  SRAM_DQ[3]  ; clk        ; 4.657 ; 4.657 ; Rise       ; clk             ;
;  SRAM_DQ[4]  ; clk        ; 4.655 ; 4.655 ; Rise       ; clk             ;
;  SRAM_DQ[5]  ; clk        ; 4.659 ; 4.659 ; Rise       ; clk             ;
;  SRAM_DQ[6]  ; clk        ; 4.591 ; 4.591 ; Rise       ; clk             ;
;  SRAM_DQ[7]  ; clk        ; 4.293 ; 4.293 ; Rise       ; clk             ;
;  SRAM_DQ[8]  ; clk        ; 5.046 ; 5.046 ; Rise       ; clk             ;
;  SRAM_DQ[9]  ; clk        ; 4.652 ; 4.652 ; Rise       ; clk             ;
;  SRAM_DQ[10] ; clk        ; 4.632 ; 4.632 ; Rise       ; clk             ;
;  SRAM_DQ[11] ; clk        ; 4.428 ; 4.428 ; Rise       ; clk             ;
;  SRAM_DQ[12] ; clk        ; 5.013 ; 5.013 ; Rise       ; clk             ;
;  SRAM_DQ[13] ; clk        ; 4.869 ; 4.869 ; Rise       ; clk             ;
;  SRAM_DQ[14] ; clk        ; 4.638 ; 4.638 ; Rise       ; clk             ;
;  SRAM_DQ[15] ; clk        ; 4.695 ; 4.695 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SRAM_DQ[*]   ; clk        ; -2.180 ; -2.180 ; Rise       ; clk             ;
;  SRAM_DQ[0]  ; clk        ; -2.433 ; -2.433 ; Rise       ; clk             ;
;  SRAM_DQ[1]  ; clk        ; -2.415 ; -2.415 ; Rise       ; clk             ;
;  SRAM_DQ[2]  ; clk        ; -2.517 ; -2.517 ; Rise       ; clk             ;
;  SRAM_DQ[3]  ; clk        ; -2.409 ; -2.409 ; Rise       ; clk             ;
;  SRAM_DQ[4]  ; clk        ; -2.408 ; -2.408 ; Rise       ; clk             ;
;  SRAM_DQ[5]  ; clk        ; -2.423 ; -2.423 ; Rise       ; clk             ;
;  SRAM_DQ[6]  ; clk        ; -2.355 ; -2.355 ; Rise       ; clk             ;
;  SRAM_DQ[7]  ; clk        ; -2.180 ; -2.180 ; Rise       ; clk             ;
;  SRAM_DQ[8]  ; clk        ; -2.605 ; -2.605 ; Rise       ; clk             ;
;  SRAM_DQ[9]  ; clk        ; -2.408 ; -2.408 ; Rise       ; clk             ;
;  SRAM_DQ[10] ; clk        ; -2.405 ; -2.405 ; Rise       ; clk             ;
;  SRAM_DQ[11] ; clk        ; -2.285 ; -2.285 ; Rise       ; clk             ;
;  SRAM_DQ[12] ; clk        ; -2.602 ; -2.602 ; Rise       ; clk             ;
;  SRAM_DQ[13] ; clk        ; -2.508 ; -2.508 ; Rise       ; clk             ;
;  SRAM_DQ[14] ; clk        ; -2.387 ; -2.387 ; Rise       ; clk             ;
;  SRAM_DQ[15] ; clk        ; -2.432 ; -2.432 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; LEDR[*]        ; clk        ; 9.333  ; 9.333  ; Rise       ; clk             ;
;  LEDR[0]       ; clk        ; 8.596  ; 8.596  ; Rise       ; clk             ;
;  LEDR[1]       ; clk        ; 9.298  ; 9.298  ; Rise       ; clk             ;
;  LEDR[2]       ; clk        ; 8.191  ; 8.191  ; Rise       ; clk             ;
;  LEDR[3]       ; clk        ; 9.287  ; 9.287  ; Rise       ; clk             ;
;  LEDR[4]       ; clk        ; 9.333  ; 9.333  ; Rise       ; clk             ;
;  LEDR[5]       ; clk        ; 9.329  ; 9.329  ; Rise       ; clk             ;
;  LEDR[6]       ; clk        ; 8.206  ; 8.206  ; Rise       ; clk             ;
;  LEDR[7]       ; clk        ; 8.672  ; 8.672  ; Rise       ; clk             ;
;  LEDR[8]       ; clk        ; 8.594  ; 8.594  ; Rise       ; clk             ;
;  LEDR[9]       ; clk        ; 8.408  ; 8.408  ; Rise       ; clk             ;
;  LEDR[10]      ; clk        ; 8.406  ; 8.406  ; Rise       ; clk             ;
;  LEDR[11]      ; clk        ; 8.356  ; 8.356  ; Rise       ; clk             ;
;  LEDR[12]      ; clk        ; 8.405  ; 8.405  ; Rise       ; clk             ;
;  LEDR[13]      ; clk        ; 8.426  ; 8.426  ; Rise       ; clk             ;
;  LEDR[14]      ; clk        ; 7.902  ; 7.902  ; Rise       ; clk             ;
;  LEDR[15]      ; clk        ; 8.312  ; 8.312  ; Rise       ; clk             ;
; SRAM_ADDR[*]   ; clk        ; 17.554 ; 17.554 ; Rise       ; clk             ;
;  SRAM_ADDR[0]  ; clk        ; 8.834  ; 8.834  ; Rise       ; clk             ;
;  SRAM_ADDR[1]  ; clk        ; 17.138 ; 17.138 ; Rise       ; clk             ;
;  SRAM_ADDR[2]  ; clk        ; 16.390 ; 16.390 ; Rise       ; clk             ;
;  SRAM_ADDR[3]  ; clk        ; 16.813 ; 16.813 ; Rise       ; clk             ;
;  SRAM_ADDR[4]  ; clk        ; 17.239 ; 17.239 ; Rise       ; clk             ;
;  SRAM_ADDR[5]  ; clk        ; 16.941 ; 16.941 ; Rise       ; clk             ;
;  SRAM_ADDR[6]  ; clk        ; 16.954 ; 16.954 ; Rise       ; clk             ;
;  SRAM_ADDR[7]  ; clk        ; 17.554 ; 17.554 ; Rise       ; clk             ;
;  SRAM_ADDR[8]  ; clk        ; 15.918 ; 15.918 ; Rise       ; clk             ;
;  SRAM_ADDR[9]  ; clk        ; 16.943 ; 16.943 ; Rise       ; clk             ;
;  SRAM_ADDR[10] ; clk        ; 17.156 ; 17.156 ; Rise       ; clk             ;
;  SRAM_ADDR[11] ; clk        ; 16.631 ; 16.631 ; Rise       ; clk             ;
;  SRAM_ADDR[12] ; clk        ; 16.521 ; 16.521 ; Rise       ; clk             ;
;  SRAM_ADDR[13] ; clk        ; 16.418 ; 16.418 ; Rise       ; clk             ;
;  SRAM_ADDR[14] ; clk        ; 15.816 ; 15.816 ; Rise       ; clk             ;
;  SRAM_ADDR[15] ; clk        ; 16.296 ; 16.296 ; Rise       ; clk             ;
;  SRAM_ADDR[16] ; clk        ; 17.034 ; 17.034 ; Rise       ; clk             ;
;  SRAM_ADDR[17] ; clk        ; 15.953 ; 15.953 ; Rise       ; clk             ;
; SRAM_CE_N      ; clk        ; 16.108 ; 16.108 ; Rise       ; clk             ;
; SRAM_DQ[*]     ; clk        ; 15.691 ; 15.691 ; Rise       ; clk             ;
;  SRAM_DQ[0]    ; clk        ; 14.769 ; 14.769 ; Rise       ; clk             ;
;  SRAM_DQ[1]    ; clk        ; 15.486 ; 15.486 ; Rise       ; clk             ;
;  SRAM_DQ[2]    ; clk        ; 14.518 ; 14.518 ; Rise       ; clk             ;
;  SRAM_DQ[3]    ; clk        ; 15.244 ; 15.244 ; Rise       ; clk             ;
;  SRAM_DQ[4]    ; clk        ; 13.904 ; 13.904 ; Rise       ; clk             ;
;  SRAM_DQ[5]    ; clk        ; 14.490 ; 14.490 ; Rise       ; clk             ;
;  SRAM_DQ[6]    ; clk        ; 15.641 ; 15.641 ; Rise       ; clk             ;
;  SRAM_DQ[7]    ; clk        ; 15.691 ; 15.691 ; Rise       ; clk             ;
;  SRAM_DQ[8]    ; clk        ; 14.575 ; 14.575 ; Rise       ; clk             ;
;  SRAM_DQ[9]    ; clk        ; 15.672 ; 15.672 ; Rise       ; clk             ;
;  SRAM_DQ[10]   ; clk        ; 13.747 ; 13.747 ; Rise       ; clk             ;
;  SRAM_DQ[11]   ; clk        ; 14.261 ; 14.261 ; Rise       ; clk             ;
;  SRAM_DQ[12]   ; clk        ; 14.252 ; 14.252 ; Rise       ; clk             ;
;  SRAM_DQ[13]   ; clk        ; 14.150 ; 14.150 ; Rise       ; clk             ;
;  SRAM_DQ[14]   ; clk        ; 14.983 ; 14.983 ; Rise       ; clk             ;
;  SRAM_DQ[15]   ; clk        ; 13.384 ; 13.384 ; Rise       ; clk             ;
; SRAM_LB_N      ; clk        ; 14.917 ; 14.917 ; Rise       ; clk             ;
; SRAM_OE_N      ; clk        ; 16.095 ; 16.095 ; Rise       ; clk             ;
; SRAM_UB_N      ; clk        ; 15.071 ; 15.071 ; Rise       ; clk             ;
; SRAM_WE_N      ; clk        ; 16.397 ; 16.397 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; LEDR[*]        ; clk        ; 4.438 ; 4.438 ; Rise       ; clk             ;
;  LEDR[0]       ; clk        ; 4.806 ; 4.806 ; Rise       ; clk             ;
;  LEDR[1]       ; clk        ; 5.172 ; 5.172 ; Rise       ; clk             ;
;  LEDR[2]       ; clk        ; 4.611 ; 4.611 ; Rise       ; clk             ;
;  LEDR[3]       ; clk        ; 5.067 ; 5.067 ; Rise       ; clk             ;
;  LEDR[4]       ; clk        ; 5.092 ; 5.092 ; Rise       ; clk             ;
;  LEDR[5]       ; clk        ; 5.195 ; 5.195 ; Rise       ; clk             ;
;  LEDR[6]       ; clk        ; 4.614 ; 4.614 ; Rise       ; clk             ;
;  LEDR[7]       ; clk        ; 4.810 ; 4.810 ; Rise       ; clk             ;
;  LEDR[8]       ; clk        ; 4.698 ; 4.698 ; Rise       ; clk             ;
;  LEDR[9]       ; clk        ; 4.627 ; 4.627 ; Rise       ; clk             ;
;  LEDR[10]      ; clk        ; 4.617 ; 4.617 ; Rise       ; clk             ;
;  LEDR[11]      ; clk        ; 4.624 ; 4.624 ; Rise       ; clk             ;
;  LEDR[12]      ; clk        ; 4.628 ; 4.628 ; Rise       ; clk             ;
;  LEDR[13]      ; clk        ; 4.639 ; 4.639 ; Rise       ; clk             ;
;  LEDR[14]      ; clk        ; 4.438 ; 4.438 ; Rise       ; clk             ;
;  LEDR[15]      ; clk        ; 4.661 ; 4.661 ; Rise       ; clk             ;
; SRAM_ADDR[*]   ; clk        ; 4.686 ; 4.686 ; Rise       ; clk             ;
;  SRAM_ADDR[0]  ; clk        ; 4.843 ; 4.843 ; Rise       ; clk             ;
;  SRAM_ADDR[1]  ; clk        ; 4.978 ; 4.978 ; Rise       ; clk             ;
;  SRAM_ADDR[2]  ; clk        ; 5.137 ; 5.137 ; Rise       ; clk             ;
;  SRAM_ADDR[3]  ; clk        ; 5.312 ; 5.312 ; Rise       ; clk             ;
;  SRAM_ADDR[4]  ; clk        ; 5.408 ; 5.408 ; Rise       ; clk             ;
;  SRAM_ADDR[5]  ; clk        ; 5.333 ; 5.333 ; Rise       ; clk             ;
;  SRAM_ADDR[6]  ; clk        ; 5.051 ; 5.051 ; Rise       ; clk             ;
;  SRAM_ADDR[7]  ; clk        ; 5.111 ; 5.111 ; Rise       ; clk             ;
;  SRAM_ADDR[8]  ; clk        ; 4.686 ; 4.686 ; Rise       ; clk             ;
;  SRAM_ADDR[9]  ; clk        ; 5.208 ; 5.208 ; Rise       ; clk             ;
;  SRAM_ADDR[10] ; clk        ; 5.127 ; 5.127 ; Rise       ; clk             ;
;  SRAM_ADDR[11] ; clk        ; 5.160 ; 5.160 ; Rise       ; clk             ;
;  SRAM_ADDR[12] ; clk        ; 5.124 ; 5.124 ; Rise       ; clk             ;
;  SRAM_ADDR[13] ; clk        ; 4.913 ; 4.913 ; Rise       ; clk             ;
;  SRAM_ADDR[14] ; clk        ; 4.825 ; 4.825 ; Rise       ; clk             ;
;  SRAM_ADDR[15] ; clk        ; 4.786 ; 4.786 ; Rise       ; clk             ;
;  SRAM_ADDR[16] ; clk        ; 5.078 ; 5.078 ; Rise       ; clk             ;
;  SRAM_ADDR[17] ; clk        ; 5.007 ; 5.007 ; Rise       ; clk             ;
; SRAM_CE_N      ; clk        ; 4.981 ; 4.981 ; Rise       ; clk             ;
; SRAM_DQ[*]     ; clk        ; 4.331 ; 4.331 ; Rise       ; clk             ;
;  SRAM_DQ[0]    ; clk        ; 4.914 ; 4.914 ; Rise       ; clk             ;
;  SRAM_DQ[1]    ; clk        ; 5.000 ; 5.000 ; Rise       ; clk             ;
;  SRAM_DQ[2]    ; clk        ; 4.803 ; 4.803 ; Rise       ; clk             ;
;  SRAM_DQ[3]    ; clk        ; 4.877 ; 4.877 ; Rise       ; clk             ;
;  SRAM_DQ[4]    ; clk        ; 4.526 ; 4.526 ; Rise       ; clk             ;
;  SRAM_DQ[5]    ; clk        ; 4.775 ; 4.775 ; Rise       ; clk             ;
;  SRAM_DQ[6]    ; clk        ; 4.874 ; 4.874 ; Rise       ; clk             ;
;  SRAM_DQ[7]    ; clk        ; 4.916 ; 4.916 ; Rise       ; clk             ;
;  SRAM_DQ[8]    ; clk        ; 4.680 ; 4.680 ; Rise       ; clk             ;
;  SRAM_DQ[9]    ; clk        ; 4.918 ; 4.918 ; Rise       ; clk             ;
;  SRAM_DQ[10]   ; clk        ; 4.331 ; 4.331 ; Rise       ; clk             ;
;  SRAM_DQ[11]   ; clk        ; 4.549 ; 4.549 ; Rise       ; clk             ;
;  SRAM_DQ[12]   ; clk        ; 4.539 ; 4.539 ; Rise       ; clk             ;
;  SRAM_DQ[13]   ; clk        ; 4.941 ; 4.941 ; Rise       ; clk             ;
;  SRAM_DQ[14]   ; clk        ; 4.703 ; 4.703 ; Rise       ; clk             ;
;  SRAM_DQ[15]   ; clk        ; 4.659 ; 4.659 ; Rise       ; clk             ;
; SRAM_LB_N      ; clk        ; 4.854 ; 4.854 ; Rise       ; clk             ;
; SRAM_OE_N      ; clk        ; 4.796 ; 4.796 ; Rise       ; clk             ;
; SRAM_UB_N      ; clk        ; 4.843 ; 4.843 ; Rise       ; clk             ;
; SRAM_WE_N      ; clk        ; 5.247 ; 5.247 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 36998    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 36998    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 507      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 507      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 22    ; 22   ;
; Unconstrained Output Ports      ; 55    ; 55   ;
; Unconstrained Output Port Paths ; 1636  ; 1636 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Oct 25 20:40:15 2020
Info: Command: quartus_sta nios_epcs -c nios_epcs
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'nios_epcs.sdc'
Warning (332043): Overwriting existing clock: altera_reserved_tck
Warning (332174): Ignored filter at nios_epcs.sdc(86): *|alt_jtag_atlantic:*|jupdate could not be matched with a register
Warning (332174): Ignored filter at nios_epcs.sdc(86): *|alt_jtag_atlantic:*|jupdate1* could not be matched with a register
Warning (332049): Ignored set_false_path at nios_epcs.sdc(86): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}]
Warning (332049): Ignored set_false_path at nios_epcs.sdc(86): Argument <to> is an empty collection
Warning (332174): Ignored filter at nios_epcs.sdc(87): *|alt_jtag_atlantic:*|rdata[*] could not be matched with a register
Warning (332174): Ignored filter at nios_epcs.sdc(87): *|alt_jtag_atlantic*|td_shift[*] could not be matched with a register
Warning (332049): Ignored set_false_path at nios_epcs.sdc(87): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
Warning (332049): Ignored set_false_path at nios_epcs.sdc(87): Argument <to> is an empty collection
Warning (332174): Ignored filter at nios_epcs.sdc(88): *|alt_jtag_atlantic:*|read could not be matched with a register
Warning (332174): Ignored filter at nios_epcs.sdc(88): *|alt_jtag_atlantic:*|read1* could not be matched with a register
Warning (332049): Ignored set_false_path at nios_epcs.sdc(88): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}]
Warning (332049): Ignored set_false_path at nios_epcs.sdc(88): Argument <to> is an empty collection
Warning (332174): Ignored filter at nios_epcs.sdc(89): *|alt_jtag_atlantic:*|read_req could not be matched with a register
Warning (332049): Ignored set_false_path at nios_epcs.sdc(89): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}] 
Warning (332174): Ignored filter at nios_epcs.sdc(90): *|alt_jtag_atlantic:*|rvalid could not be matched with a register
Warning (332049): Ignored set_false_path at nios_epcs.sdc(90): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
Warning (332049): Ignored set_false_path at nios_epcs.sdc(90): Argument <to> is an empty collection
Warning (332174): Ignored filter at nios_epcs.sdc(91): *|t_dav could not be matched with a register
Warning (332174): Ignored filter at nios_epcs.sdc(91): *|alt_jtag_atlantic:*|tck_t_dav could not be matched with a register
Warning (332049): Ignored set_false_path at nios_epcs.sdc(91): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
Warning (332049): Ignored set_false_path at nios_epcs.sdc(91): Argument <to> is an empty collection
Warning (332174): Ignored filter at nios_epcs.sdc(92): *|alt_jtag_atlantic:*|user_saw_rvalid could not be matched with a register
Warning (332174): Ignored filter at nios_epcs.sdc(92): *|alt_jtag_atlantic:*|rvalid0* could not be matched with a register
Warning (332049): Ignored set_false_path at nios_epcs.sdc(92): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
Warning (332049): Ignored set_false_path at nios_epcs.sdc(92): Argument <to> is an empty collection
Warning (332174): Ignored filter at nios_epcs.sdc(93): *|alt_jtag_atlantic:*|wdata[*] could not be matched with a register
Warning (332049): Ignored set_false_path at nios_epcs.sdc(93): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers *]
Warning (332174): Ignored filter at nios_epcs.sdc(94): *|alt_jtag_atlantic:*|write could not be matched with a register
Warning (332174): Ignored filter at nios_epcs.sdc(94): *|alt_jtag_atlantic:*|write1* could not be matched with a register
Warning (332049): Ignored set_false_path at nios_epcs.sdc(94): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}]
Warning (332049): Ignored set_false_path at nios_epcs.sdc(94): Argument <to> is an empty collection
Warning (332174): Ignored filter at nios_epcs.sdc(95): *|alt_jtag_atlantic:*|write_stalled could not be matched with a register
Warning (332174): Ignored filter at nios_epcs.sdc(95): *|alt_jtag_atlantic:*|t_ena* could not be matched with a register
Warning (332049): Ignored set_false_path at nios_epcs.sdc(95): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
Warning (332049): Ignored set_false_path at nios_epcs.sdc(95): Argument <to> is an empty collection
Warning (332174): Ignored filter at nios_epcs.sdc(96): *|alt_jtag_atlantic:*|t_pause* could not be matched with a register
Warning (332049): Ignored set_false_path at nios_epcs.sdc(96): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
Warning (332049): Ignored set_false_path at nios_epcs.sdc(96): Argument <to> is an empty collection
Warning (332174): Ignored filter at nios_epcs.sdc(97): *|alt_jtag_atlantic:*|write_valid could not be matched with a register
Warning (332049): Ignored set_false_path at nios_epcs.sdc(97): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}] 
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 7.903
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.903         0.000 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332146): Worst-case recovery slack is 15.602
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    15.602         0.000 clk 
Info (332146): Worst-case removal slack is 1.038
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.038         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 7.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.500         0.000 clk 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 14.544
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    14.544         0.000 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332146): Worst-case recovery slack is 17.559
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    17.559         0.000 clk 
Info (332146): Worst-case removal slack is 0.584
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.584         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 7.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.500         0.000 clk 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 42 warnings
    Info: Peak virtual memory: 4573 megabytes
    Info: Processing ended: Sun Oct 25 20:40:37 2020
    Info: Elapsed time: 00:00:22
    Info: Total CPU time (on all processors): 00:00:04


