#ifndef __UFSPHYHWIO_H__
#define __UFSPHYHWIO_H__
/*
===========================================================================
*/
/**
    @file UfsPhyHwio.h
    @brief Auto-generated HWIO interface include file.

    Reference chip release:
        SM8650 (Lanai) [z_lanai_prj_v1.0_p3q1r7.3_rtl_partition]
 
    This file contains HWIO register definitions for the following modules:
        UFS_MEM_MPHY_UFS
        UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL
        UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX
        UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX
        UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX
        UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS
        UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2
        UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX


    Generation parameters: 
    { 'filename': 'UfsPhyHwio.h',
      'modules': [ 'UFS_MEM_MPHY_UFS',
                   'UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL',
                   'UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX',
                   'UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX',
                   'UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX',
                   'UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS',
                   'UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2',
                   'UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX'],
      'output-offsets': True}
*/
/*
    ===========================================================================

    Copyright (c) 2022 Qualcomm Technologies, Inc.
    All Rights Reserved.
    Confidential and Proprietary - Qualcomm Technologies, Inc.

    Export of this technology or software is regulated by the U.S. Government.
    Diversion contrary to U.S. law prohibited.

    All ideas, data and information contained in or disclosed by
    this document are confidential and proprietary information of
    Qualcomm Technologies, Inc. and all rights therein are expressly reserved.
    By accepting this material the recipient agrees that this material
    and the information contained therein are held in confidence and in
    trust and will not be used, copied, reproduced in whole or in part,
    nor its contents revealed in any manner to others without the express
    written permission of Qualcomm Technologies, Inc.

    ===========================================================================

    $Header: $
    $DateTime: $
    $Author: $

    ===========================================================================
*/

/*----------------------------------------------------------------------------
 * MODULE: UFS_MEM_MPHY_UFS
 *--------------------------------------------------------------------------*/

#define UFS_MEM_MPHY_UFS_REG_BASE (UFS_MEM_UFS_2LANE_G5_REGS_BASE      + 0x00000000)
#define UFS_MEM_MPHY_UFS_REG_BASE_SIZE 0x2000
#define UFS_MEM_MPHY_UFS_REG_BASE_USED 0x0
#define UFS_MEM_MPHY_UFS_REG_BASE_OFFS 0x00000000

/*----------------------------------------------------------------------------
 * MODULE: UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL
 *--------------------------------------------------------------------------*/

#define UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE                                             (UFS_MEM_UFS_2LANE_G5_REGS_BASE      + 0x00000000)
#define UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_SIZE                                        0x200
#define UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_USED                                        0x1fc
#define UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS                                        0x00000000

#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE1_MODE1_ADDR                                               (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x0)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE1_MODE1_OFFS                                               (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x0)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE1_MODE1_RMSK                                                     0xff
#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE1_MODE1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE1_MODE1_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE1_MODE1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE1_MODE1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE1_MODE1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE1_MODE1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE1_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE1_MODE1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE1_MODE1_IN)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE1_MODE1_SSC_STEPSIZE_MODE1_7_0_BMSK                              0xff
#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE1_MODE1_SSC_STEPSIZE_MODE1_7_0_SHFT                                 0

#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE2_MODE1_ADDR                                               (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x4)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE2_MODE1_OFFS                                               (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x4)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE2_MODE1_RMSK                                                     0xff
#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE2_MODE1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE2_MODE1_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE2_MODE1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE2_MODE1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE2_MODE1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE2_MODE1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE2_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE2_MODE1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE2_MODE1_IN)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE2_MODE1_SSC_STEPSIZE_MODE1_15_8_BMSK                             0xff
#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE2_MODE1_SSC_STEPSIZE_MODE1_15_8_SHFT                                0

#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE3_MODE1_ADDR                                               (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x8)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE3_MODE1_OFFS                                               (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x8)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE3_MODE1_RMSK                                                      0x1
#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE3_MODE1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE3_MODE1_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE3_MODE1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE3_MODE1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE3_MODE1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE3_MODE1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE3_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE3_MODE1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE3_MODE1_IN)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE3_MODE1_SSC_STEPSIZE_MODE1_16_16_BMSK                             0x1
#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE3_MODE1_SSC_STEPSIZE_MODE1_16_16_SHFT                               0

#define HWIO_UFS_MEM_QSERDES_COM_CLK_EP_DIV_MODE1_ADDR                                                   (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0xc)
#define HWIO_UFS_MEM_QSERDES_COM_CLK_EP_DIV_MODE1_OFFS                                                   (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0xc)
#define HWIO_UFS_MEM_QSERDES_COM_CLK_EP_DIV_MODE1_RMSK                                                         0xff
#define HWIO_UFS_MEM_QSERDES_COM_CLK_EP_DIV_MODE1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_CLK_EP_DIV_MODE1_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_CLK_EP_DIV_MODE1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_CLK_EP_DIV_MODE1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_CLK_EP_DIV_MODE1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_CLK_EP_DIV_MODE1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_CLK_EP_DIV_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_CLK_EP_DIV_MODE1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_CLK_EP_DIV_MODE1_IN)
#define HWIO_UFS_MEM_QSERDES_COM_CLK_EP_DIV_MODE1_CLK_EP_DIV_MODE1_BMSK                                        0xff
#define HWIO_UFS_MEM_QSERDES_COM_CLK_EP_DIV_MODE1_CLK_EP_DIV_MODE1_SHFT                                           0

#define HWIO_UFS_MEM_QSERDES_COM_CP_CTRL_MODE1_ADDR                                                      (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x10)
#define HWIO_UFS_MEM_QSERDES_COM_CP_CTRL_MODE1_OFFS                                                      (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x10)
#define HWIO_UFS_MEM_QSERDES_COM_CP_CTRL_MODE1_RMSK                                                            0x3f
#define HWIO_UFS_MEM_QSERDES_COM_CP_CTRL_MODE1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_CP_CTRL_MODE1_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_CP_CTRL_MODE1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_CP_CTRL_MODE1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_CP_CTRL_MODE1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_CP_CTRL_MODE1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_CP_CTRL_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_CP_CTRL_MODE1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_CP_CTRL_MODE1_IN)
#define HWIO_UFS_MEM_QSERDES_COM_CP_CTRL_MODE1_PLL_CPCTRL_MODE1_BMSK                                           0x3f
#define HWIO_UFS_MEM_QSERDES_COM_CP_CTRL_MODE1_PLL_CPCTRL_MODE1_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_COM_PLL_RCTRL_MODE1_ADDR                                                    (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x14)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_RCTRL_MODE1_OFFS                                                    (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x14)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_RCTRL_MODE1_RMSK                                                          0x1f
#define HWIO_UFS_MEM_QSERDES_COM_PLL_RCTRL_MODE1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_PLL_RCTRL_MODE1_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_RCTRL_MODE1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_PLL_RCTRL_MODE1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_RCTRL_MODE1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_PLL_RCTRL_MODE1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_RCTRL_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_PLL_RCTRL_MODE1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_PLL_RCTRL_MODE1_IN)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_RCTRL_MODE1_PLL_RCTRL_MODE1_BMSK                                          0x1f
#define HWIO_UFS_MEM_QSERDES_COM_PLL_RCTRL_MODE1_PLL_RCTRL_MODE1_SHFT                                             0

#define HWIO_UFS_MEM_QSERDES_COM_PLL_CCTRL_MODE1_ADDR                                                    (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x18)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_CCTRL_MODE1_OFFS                                                    (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x18)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_CCTRL_MODE1_RMSK                                                          0x3f
#define HWIO_UFS_MEM_QSERDES_COM_PLL_CCTRL_MODE1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_PLL_CCTRL_MODE1_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_CCTRL_MODE1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_PLL_CCTRL_MODE1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_CCTRL_MODE1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_PLL_CCTRL_MODE1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_CCTRL_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_PLL_CCTRL_MODE1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_PLL_CCTRL_MODE1_IN)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_CCTRL_MODE1_PLL_CCTRL_MODE1_BMSK                                          0x3f
#define HWIO_UFS_MEM_QSERDES_COM_PLL_CCTRL_MODE1_PLL_CCTRL_MODE1_SHFT                                             0

#define HWIO_UFS_MEM_QSERDES_COM_CORECLK_DIV_MODE1_ADDR                                                  (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x1c)
#define HWIO_UFS_MEM_QSERDES_COM_CORECLK_DIV_MODE1_OFFS                                                  (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x1c)
#define HWIO_UFS_MEM_QSERDES_COM_CORECLK_DIV_MODE1_RMSK                                                        0xff
#define HWIO_UFS_MEM_QSERDES_COM_CORECLK_DIV_MODE1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_CORECLK_DIV_MODE1_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_CORECLK_DIV_MODE1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_CORECLK_DIV_MODE1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_CORECLK_DIV_MODE1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_CORECLK_DIV_MODE1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_CORECLK_DIV_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_CORECLK_DIV_MODE1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_CORECLK_DIV_MODE1_IN)
#define HWIO_UFS_MEM_QSERDES_COM_CORECLK_DIV_MODE1_CORE_CLK_DIV_MODE1_BMSK                                     0xff
#define HWIO_UFS_MEM_QSERDES_COM_CORECLK_DIV_MODE1_CORE_CLK_DIV_MODE1_SHFT                                        0

#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP1_MODE1_ADDR                                                    (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x20)
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP1_MODE1_OFFS                                                    (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x20)
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP1_MODE1_RMSK                                                          0xff
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP1_MODE1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP1_MODE1_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP1_MODE1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP1_MODE1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP1_MODE1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP1_MODE1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP1_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP1_MODE1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP1_MODE1_IN)
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP1_MODE1_PLLLOCK_CMP_MODE1_7_0_BMSK                                    0xff
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP1_MODE1_PLLLOCK_CMP_MODE1_7_0_SHFT                                       0

#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP2_MODE1_ADDR                                                    (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x24)
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP2_MODE1_OFFS                                                    (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x24)
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP2_MODE1_RMSK                                                          0xff
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP2_MODE1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP2_MODE1_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP2_MODE1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP2_MODE1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP2_MODE1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP2_MODE1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP2_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP2_MODE1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP2_MODE1_IN)
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP2_MODE1_PLLLOCK_CMP_MODE1_15_8_BMSK                                   0xff
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP2_MODE1_PLLLOCK_CMP_MODE1_15_8_SHFT                                      0

#define HWIO_UFS_MEM_QSERDES_COM_DEC_START_MODE1_ADDR                                                    (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x28)
#define HWIO_UFS_MEM_QSERDES_COM_DEC_START_MODE1_OFFS                                                    (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x28)
#define HWIO_UFS_MEM_QSERDES_COM_DEC_START_MODE1_RMSK                                                          0xff
#define HWIO_UFS_MEM_QSERDES_COM_DEC_START_MODE1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_DEC_START_MODE1_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_DEC_START_MODE1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_DEC_START_MODE1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_DEC_START_MODE1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_DEC_START_MODE1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_DEC_START_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_DEC_START_MODE1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_DEC_START_MODE1_IN)
#define HWIO_UFS_MEM_QSERDES_COM_DEC_START_MODE1_DEC_START_MODE1_7_0_BMSK                                      0xff
#define HWIO_UFS_MEM_QSERDES_COM_DEC_START_MODE1_DEC_START_MODE1_7_0_SHFT                                         0

#define HWIO_UFS_MEM_QSERDES_COM_DEC_START_MSB_MODE1_ADDR                                                (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x2c)
#define HWIO_UFS_MEM_QSERDES_COM_DEC_START_MSB_MODE1_OFFS                                                (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x2c)
#define HWIO_UFS_MEM_QSERDES_COM_DEC_START_MSB_MODE1_RMSK                                                       0x1
#define HWIO_UFS_MEM_QSERDES_COM_DEC_START_MSB_MODE1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_DEC_START_MSB_MODE1_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_DEC_START_MSB_MODE1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_DEC_START_MSB_MODE1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_DEC_START_MSB_MODE1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_DEC_START_MSB_MODE1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_DEC_START_MSB_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_DEC_START_MSB_MODE1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_DEC_START_MSB_MODE1_IN)
#define HWIO_UFS_MEM_QSERDES_COM_DEC_START_MSB_MODE1_DEC_START_MODE1_8_8_BMSK                                   0x1
#define HWIO_UFS_MEM_QSERDES_COM_DEC_START_MSB_MODE1_DEC_START_MODE1_8_8_SHFT                                     0

#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START1_MODE1_ADDR                                              (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x30)
#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START1_MODE1_OFFS                                              (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x30)
#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START1_MODE1_RMSK                                                    0xff
#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START1_MODE1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START1_MODE1_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START1_MODE1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START1_MODE1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START1_MODE1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START1_MODE1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START1_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START1_MODE1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START1_MODE1_IN)
#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START1_MODE1_DIV_FRAC_START_MODE1_7_0_BMSK                           0xff
#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START1_MODE1_DIV_FRAC_START_MODE1_7_0_SHFT                              0

#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START2_MODE1_ADDR                                              (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x34)
#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START2_MODE1_OFFS                                              (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x34)
#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START2_MODE1_RMSK                                                    0xff
#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START2_MODE1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START2_MODE1_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START2_MODE1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START2_MODE1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START2_MODE1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START2_MODE1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START2_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START2_MODE1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START2_MODE1_IN)
#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START2_MODE1_DIV_FRAC_START_MODE1_15_8_BMSK                          0xff
#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START2_MODE1_DIV_FRAC_START_MODE1_15_8_SHFT                             0

#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START3_MODE1_ADDR                                              (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x38)
#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START3_MODE1_OFFS                                              (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x38)
#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START3_MODE1_RMSK                                                     0xf
#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START3_MODE1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START3_MODE1_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START3_MODE1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START3_MODE1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START3_MODE1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START3_MODE1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START3_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START3_MODE1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START3_MODE1_IN)
#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START3_MODE1_DIV_FRAC_START_MODE1_19_16_BMSK                          0xf
#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START3_MODE1_DIV_FRAC_START_MODE1_19_16_SHFT                            0

#define HWIO_UFS_MEM_QSERDES_COM_HSCLK_SEL_1_ADDR                                                        (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x3c)
#define HWIO_UFS_MEM_QSERDES_COM_HSCLK_SEL_1_OFFS                                                        (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x3c)
#define HWIO_UFS_MEM_QSERDES_COM_HSCLK_SEL_1_RMSK                                                              0xff
#define HWIO_UFS_MEM_QSERDES_COM_HSCLK_SEL_1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_HSCLK_SEL_1_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_HSCLK_SEL_1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_HSCLK_SEL_1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_HSCLK_SEL_1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_HSCLK_SEL_1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_HSCLK_SEL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_HSCLK_SEL_1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_HSCLK_SEL_1_IN)
#define HWIO_UFS_MEM_QSERDES_COM_HSCLK_SEL_1_HSCLK_DIVSEL_MODE1_BMSK                                           0xf0
#define HWIO_UFS_MEM_QSERDES_COM_HSCLK_SEL_1_HSCLK_DIVSEL_MODE1_SHFT                                              4
#define HWIO_UFS_MEM_QSERDES_COM_HSCLK_SEL_1_HSCLK_DIVSEL_MODE0_BMSK                                            0xf
#define HWIO_UFS_MEM_QSERDES_COM_HSCLK_SEL_1_HSCLK_DIVSEL_MODE0_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_ADDR                                              (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x40)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_OFFS                                              (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x40)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_RMSK                                                    0xff
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_IN)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_INTEGLOOP_GAIN_MODE1_7_0_BMSK                           0xff
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN0_MODE1_INTEGLOOP_GAIN_MODE1_7_0_SHFT                              0

#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_ADDR                                              (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x44)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_OFFS                                              (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x44)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_RMSK                                                     0xf
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_IN)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_INTEGLOOP_GAIN_MODE1_11_8_BMSK                           0xf
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN1_MODE1_INTEGLOOP_GAIN_MODE1_11_8_SHFT                             0

#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE1_MODE1_ADDR                                                    (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x48)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE1_MODE1_OFFS                                                    (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x48)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE1_MODE1_RMSK                                                          0xff
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE1_MODE1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE1_MODE1_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE1_MODE1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE1_MODE1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE1_MODE1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE1_MODE1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE1_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE1_MODE1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE1_MODE1_IN)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE1_MODE1_PLL_VCOTUNE_MODE1_7_0_BMSK                                    0xff
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE1_MODE1_PLL_VCOTUNE_MODE1_7_0_SHFT                                       0

#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE2_MODE1_ADDR                                                    (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x4c)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE2_MODE1_OFFS                                                    (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x4c)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE2_MODE1_RMSK                                                           0x3
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE2_MODE1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE2_MODE1_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE2_MODE1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE2_MODE1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE2_MODE1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE2_MODE1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE2_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE2_MODE1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE2_MODE1_IN)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE2_MODE1_PLL_VCOTUNE_MODE1_9_8_BMSK                                     0x3
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE2_MODE1_PLL_VCOTUNE_MODE1_9_8_SHFT                                       0

#define HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_ADDR                                         (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x50)
#define HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_OFFS                                         (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x50)
#define HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_RMSK                                               0xff
#define HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_IN)
#define HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_BIN_VCOCAL_MEAS_CNT_MODE1_7_0_BMSK                 0xff
#define HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE1_BIN_VCOCAL_MEAS_CNT_MODE1_7_0_SHFT                    0

#define HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_ADDR                                         (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x54)
#define HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_OFFS                                         (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x54)
#define HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_RMSK                                               0xff
#define HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_IN)
#define HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_BIN_VCOCAL_MEAS_CNT_MODE1_15_8_BMSK                0xff
#define HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE1_BIN_VCOCAL_MEAS_CNT_MODE1_15_8_SHFT                   0

#define HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_ADDR                                         (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x58)
#define HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_OFFS                                         (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x58)
#define HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_RMSK                                               0xff
#define HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_IN)
#define HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_BIN_VCOCAL_MEAS_CNT_MODE0_7_0_BMSK                 0xff
#define HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE1_MODE0_BIN_VCOCAL_MEAS_CNT_MODE0_7_0_SHFT                    0

#define HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_ADDR                                         (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x5c)
#define HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_OFFS                                         (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x5c)
#define HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_RMSK                                               0xff
#define HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_IN)
#define HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_BIN_VCOCAL_MEAS_CNT_MODE0_15_8_BMSK                0xff
#define HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_CMP_CODE2_MODE0_BIN_VCOCAL_MEAS_CNT_MODE0_15_8_SHFT                   0

#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE1_MODE0_ADDR                                               (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x60)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE1_MODE0_OFFS                                               (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x60)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE1_MODE0_RMSK                                                     0xff
#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE1_MODE0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE1_MODE0_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE1_MODE0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE1_MODE0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE1_MODE0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE1_MODE0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE1_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE1_MODE0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE1_MODE0_IN)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE1_MODE0_SSC_STEPSIZE_MODE0_7_0_BMSK                              0xff
#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE1_MODE0_SSC_STEPSIZE_MODE0_7_0_SHFT                                 0

#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE2_MODE0_ADDR                                               (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x64)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE2_MODE0_OFFS                                               (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x64)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE2_MODE0_RMSK                                                     0xff
#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE2_MODE0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE2_MODE0_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE2_MODE0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE2_MODE0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE2_MODE0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE2_MODE0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE2_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE2_MODE0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE2_MODE0_IN)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE2_MODE0_SSC_STEPSIZE_MODE0_15_8_BMSK                             0xff
#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE2_MODE0_SSC_STEPSIZE_MODE0_15_8_SHFT                                0

#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE3_MODE0_ADDR                                               (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x68)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE3_MODE0_OFFS                                               (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x68)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE3_MODE0_RMSK                                                      0x1
#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE3_MODE0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE3_MODE0_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE3_MODE0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE3_MODE0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE3_MODE0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE3_MODE0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE3_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE3_MODE0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE3_MODE0_IN)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE3_MODE0_SSC_STEPSIZE_MODE0_16_16_BMSK                             0x1
#define HWIO_UFS_MEM_QSERDES_COM_SSC_STEP_SIZE3_MODE0_SSC_STEPSIZE_MODE0_16_16_SHFT                               0

#define HWIO_UFS_MEM_QSERDES_COM_CLK_EP_DIV_MODE0_ADDR                                                   (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x6c)
#define HWIO_UFS_MEM_QSERDES_COM_CLK_EP_DIV_MODE0_OFFS                                                   (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x6c)
#define HWIO_UFS_MEM_QSERDES_COM_CLK_EP_DIV_MODE0_RMSK                                                         0xff
#define HWIO_UFS_MEM_QSERDES_COM_CLK_EP_DIV_MODE0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_CLK_EP_DIV_MODE0_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_CLK_EP_DIV_MODE0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_CLK_EP_DIV_MODE0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_CLK_EP_DIV_MODE0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_CLK_EP_DIV_MODE0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_CLK_EP_DIV_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_CLK_EP_DIV_MODE0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_CLK_EP_DIV_MODE0_IN)
#define HWIO_UFS_MEM_QSERDES_COM_CLK_EP_DIV_MODE0_CLK_EP_DIV_MODE0_BMSK                                        0xff
#define HWIO_UFS_MEM_QSERDES_COM_CLK_EP_DIV_MODE0_CLK_EP_DIV_MODE0_SHFT                                           0

#define HWIO_UFS_MEM_QSERDES_COM_CP_CTRL_MODE0_ADDR                                                      (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x70)
#define HWIO_UFS_MEM_QSERDES_COM_CP_CTRL_MODE0_OFFS                                                      (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x70)
#define HWIO_UFS_MEM_QSERDES_COM_CP_CTRL_MODE0_RMSK                                                            0x3f
#define HWIO_UFS_MEM_QSERDES_COM_CP_CTRL_MODE0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_CP_CTRL_MODE0_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_CP_CTRL_MODE0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_CP_CTRL_MODE0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_CP_CTRL_MODE0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_CP_CTRL_MODE0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_CP_CTRL_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_CP_CTRL_MODE0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_CP_CTRL_MODE0_IN)
#define HWIO_UFS_MEM_QSERDES_COM_CP_CTRL_MODE0_PLL_CPCTRL_MODE0_BMSK                                           0x3f
#define HWIO_UFS_MEM_QSERDES_COM_CP_CTRL_MODE0_PLL_CPCTRL_MODE0_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_COM_PLL_RCTRL_MODE0_ADDR                                                    (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x74)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_RCTRL_MODE0_OFFS                                                    (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x74)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_RCTRL_MODE0_RMSK                                                          0x1f
#define HWIO_UFS_MEM_QSERDES_COM_PLL_RCTRL_MODE0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_PLL_RCTRL_MODE0_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_RCTRL_MODE0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_PLL_RCTRL_MODE0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_RCTRL_MODE0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_PLL_RCTRL_MODE0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_RCTRL_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_PLL_RCTRL_MODE0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_PLL_RCTRL_MODE0_IN)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_RCTRL_MODE0_PLL_RCTRL_MODE0_BMSK                                          0x1f
#define HWIO_UFS_MEM_QSERDES_COM_PLL_RCTRL_MODE0_PLL_RCTRL_MODE0_SHFT                                             0

#define HWIO_UFS_MEM_QSERDES_COM_PLL_CCTRL_MODE0_ADDR                                                    (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x78)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_CCTRL_MODE0_OFFS                                                    (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x78)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_CCTRL_MODE0_RMSK                                                          0x3f
#define HWIO_UFS_MEM_QSERDES_COM_PLL_CCTRL_MODE0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_PLL_CCTRL_MODE0_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_CCTRL_MODE0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_PLL_CCTRL_MODE0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_CCTRL_MODE0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_PLL_CCTRL_MODE0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_CCTRL_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_PLL_CCTRL_MODE0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_PLL_CCTRL_MODE0_IN)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_CCTRL_MODE0_PLL_CCTRL_MODE0_BMSK                                          0x3f
#define HWIO_UFS_MEM_QSERDES_COM_PLL_CCTRL_MODE0_PLL_CCTRL_MODE0_SHFT                                             0

#define HWIO_UFS_MEM_QSERDES_COM_CORECLK_DIV_MODE0_ADDR                                                  (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x7c)
#define HWIO_UFS_MEM_QSERDES_COM_CORECLK_DIV_MODE0_OFFS                                                  (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x7c)
#define HWIO_UFS_MEM_QSERDES_COM_CORECLK_DIV_MODE0_RMSK                                                        0xff
#define HWIO_UFS_MEM_QSERDES_COM_CORECLK_DIV_MODE0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_CORECLK_DIV_MODE0_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_CORECLK_DIV_MODE0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_CORECLK_DIV_MODE0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_CORECLK_DIV_MODE0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_CORECLK_DIV_MODE0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_CORECLK_DIV_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_CORECLK_DIV_MODE0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_CORECLK_DIV_MODE0_IN)
#define HWIO_UFS_MEM_QSERDES_COM_CORECLK_DIV_MODE0_CORE_CLK_DIV_MODE0_BMSK                                     0xff
#define HWIO_UFS_MEM_QSERDES_COM_CORECLK_DIV_MODE0_CORE_CLK_DIV_MODE0_SHFT                                        0

#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP1_MODE0_ADDR                                                    (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x80)
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP1_MODE0_OFFS                                                    (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x80)
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP1_MODE0_RMSK                                                          0xff
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP1_MODE0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP1_MODE0_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP1_MODE0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP1_MODE0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP1_MODE0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP1_MODE0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP1_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP1_MODE0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP1_MODE0_IN)
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP1_MODE0_PLLLOCK_CMP_MODE0_7_0_BMSK                                    0xff
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP1_MODE0_PLLLOCK_CMP_MODE0_7_0_SHFT                                       0

#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP2_MODE0_ADDR                                                    (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x84)
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP2_MODE0_OFFS                                                    (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x84)
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP2_MODE0_RMSK                                                          0xff
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP2_MODE0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP2_MODE0_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP2_MODE0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP2_MODE0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP2_MODE0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP2_MODE0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP2_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP2_MODE0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP2_MODE0_IN)
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP2_MODE0_PLLLOCK_CMP_MODE0_15_8_BMSK                                   0xff
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP2_MODE0_PLLLOCK_CMP_MODE0_15_8_SHFT                                      0

#define HWIO_UFS_MEM_QSERDES_COM_DEC_START_MODE0_ADDR                                                    (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x88)
#define HWIO_UFS_MEM_QSERDES_COM_DEC_START_MODE0_OFFS                                                    (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x88)
#define HWIO_UFS_MEM_QSERDES_COM_DEC_START_MODE0_RMSK                                                          0xff
#define HWIO_UFS_MEM_QSERDES_COM_DEC_START_MODE0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_DEC_START_MODE0_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_DEC_START_MODE0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_DEC_START_MODE0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_DEC_START_MODE0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_DEC_START_MODE0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_DEC_START_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_DEC_START_MODE0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_DEC_START_MODE0_IN)
#define HWIO_UFS_MEM_QSERDES_COM_DEC_START_MODE0_DEC_START_MODE0_7_0_BMSK                                      0xff
#define HWIO_UFS_MEM_QSERDES_COM_DEC_START_MODE0_DEC_START_MODE0_7_0_SHFT                                         0

#define HWIO_UFS_MEM_QSERDES_COM_DEC_START_MSB_MODE0_ADDR                                                (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x8c)
#define HWIO_UFS_MEM_QSERDES_COM_DEC_START_MSB_MODE0_OFFS                                                (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x8c)
#define HWIO_UFS_MEM_QSERDES_COM_DEC_START_MSB_MODE0_RMSK                                                       0x1
#define HWIO_UFS_MEM_QSERDES_COM_DEC_START_MSB_MODE0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_DEC_START_MSB_MODE0_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_DEC_START_MSB_MODE0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_DEC_START_MSB_MODE0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_DEC_START_MSB_MODE0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_DEC_START_MSB_MODE0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_DEC_START_MSB_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_DEC_START_MSB_MODE0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_DEC_START_MSB_MODE0_IN)
#define HWIO_UFS_MEM_QSERDES_COM_DEC_START_MSB_MODE0_DEC_START_MODE0_8_8_BMSK                                   0x1
#define HWIO_UFS_MEM_QSERDES_COM_DEC_START_MSB_MODE0_DEC_START_MODE0_8_8_SHFT                                     0

#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START1_MODE0_ADDR                                              (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x90)
#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START1_MODE0_OFFS                                              (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x90)
#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START1_MODE0_RMSK                                                    0xff
#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START1_MODE0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START1_MODE0_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START1_MODE0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START1_MODE0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START1_MODE0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START1_MODE0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START1_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START1_MODE0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START1_MODE0_IN)
#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START1_MODE0_DIV_FRAC_START_MODE0_7_0_BMSK                           0xff
#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START1_MODE0_DIV_FRAC_START_MODE0_7_0_SHFT                              0

#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START2_MODE0_ADDR                                              (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x94)
#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START2_MODE0_OFFS                                              (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x94)
#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START2_MODE0_RMSK                                                    0xff
#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START2_MODE0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START2_MODE0_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START2_MODE0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START2_MODE0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START2_MODE0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START2_MODE0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START2_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START2_MODE0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START2_MODE0_IN)
#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START2_MODE0_DIV_FRAC_START_MODE0_15_8_BMSK                          0xff
#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START2_MODE0_DIV_FRAC_START_MODE0_15_8_SHFT                             0

#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START3_MODE0_ADDR                                              (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x98)
#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START3_MODE0_OFFS                                              (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x98)
#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START3_MODE0_RMSK                                                     0xf
#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START3_MODE0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START3_MODE0_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START3_MODE0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START3_MODE0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START3_MODE0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START3_MODE0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START3_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START3_MODE0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START3_MODE0_IN)
#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START3_MODE0_DIV_FRAC_START_MODE0_19_16_BMSK                          0xf
#define HWIO_UFS_MEM_QSERDES_COM_DIV_FRAC_START3_MODE0_DIV_FRAC_START_MODE0_19_16_SHFT                            0

#define HWIO_UFS_MEM_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_ADDR                                              (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x9c)
#define HWIO_UFS_MEM_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_OFFS                                              (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x9c)
#define HWIO_UFS_MEM_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_RMSK                                                    0xff
#define HWIO_UFS_MEM_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_IN)
#define HWIO_UFS_MEM_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_HSCLK_SWITCH_DIVSEL_MODE1_BMSK                          0xf0
#define HWIO_UFS_MEM_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_HSCLK_SWITCH_DIVSEL_MODE1_SHFT                             4
#define HWIO_UFS_MEM_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_HSCLK_SWITCH_DIVSEL_MODE0_BMSK                           0xf
#define HWIO_UFS_MEM_QSERDES_COM_HSCLK_HS_SWITCH_SEL_1_HSCLK_SWITCH_DIVSEL_MODE0_SHFT                             0

#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_ADDR                                              (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0xa0)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_OFFS                                              (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0xa0)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_RMSK                                                    0xff
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_IN)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_INTEGLOOP_GAIN_MODE0_7_0_BMSK                           0xff
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN0_MODE0_INTEGLOOP_GAIN_MODE0_7_0_SHFT                              0

#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_ADDR                                              (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0xa4)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_OFFS                                              (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0xa4)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_RMSK                                                     0xf
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_IN)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_INTEGLOOP_GAIN_MODE0_11_8_BMSK                           0xf
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_GAIN1_MODE0_INTEGLOOP_GAIN_MODE0_11_8_SHFT                             0

#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE1_MODE0_ADDR                                                    (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0xa8)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE1_MODE0_OFFS                                                    (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0xa8)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE1_MODE0_RMSK                                                          0xff
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE1_MODE0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE1_MODE0_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE1_MODE0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE1_MODE0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE1_MODE0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE1_MODE0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE1_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE1_MODE0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE1_MODE0_IN)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE1_MODE0_PLL_VCOTUNE_MODE0_7_0_BMSK                                    0xff
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE1_MODE0_PLL_VCOTUNE_MODE0_7_0_SHFT                                       0

#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE2_MODE0_ADDR                                                    (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0xac)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE2_MODE0_OFFS                                                    (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0xac)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE2_MODE0_RMSK                                                           0x3
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE2_MODE0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE2_MODE0_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE2_MODE0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE2_MODE0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE2_MODE0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE2_MODE0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE2_MODE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE2_MODE0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE2_MODE0_IN)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE2_MODE0_PLL_VCOTUNE_MODE0_9_8_BMSK                                     0x3
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE2_MODE0_PLL_VCOTUNE_MODE0_9_8_SHFT                                       0

#define HWIO_UFS_MEM_QSERDES_COM_ATB_SEL1_ADDR                                                           (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0xb0)
#define HWIO_UFS_MEM_QSERDES_COM_ATB_SEL1_OFFS                                                           (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0xb0)
#define HWIO_UFS_MEM_QSERDES_COM_ATB_SEL1_RMSK                                                                 0xff
#define HWIO_UFS_MEM_QSERDES_COM_ATB_SEL1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_ATB_SEL1_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_ATB_SEL1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_ATB_SEL1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_ATB_SEL1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_ATB_SEL1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_ATB_SEL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_ATB_SEL1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_ATB_SEL1_IN)
#define HWIO_UFS_MEM_QSERDES_COM_ATB_SEL1_ATB_SEL_7_0_BMSK                                                     0xff
#define HWIO_UFS_MEM_QSERDES_COM_ATB_SEL1_ATB_SEL_7_0_SHFT                                                        0

#define HWIO_UFS_MEM_QSERDES_COM_ATB_SEL2_ADDR                                                           (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0xb4)
#define HWIO_UFS_MEM_QSERDES_COM_ATB_SEL2_OFFS                                                           (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0xb4)
#define HWIO_UFS_MEM_QSERDES_COM_ATB_SEL2_RMSK                                                                  0x7
#define HWIO_UFS_MEM_QSERDES_COM_ATB_SEL2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_ATB_SEL2_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_ATB_SEL2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_ATB_SEL2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_ATB_SEL2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_ATB_SEL2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_ATB_SEL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_ATB_SEL2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_ATB_SEL2_IN)
#define HWIO_UFS_MEM_QSERDES_COM_ATB_SEL2_ATB_SEL_10_8_BMSK                                                     0x7
#define HWIO_UFS_MEM_QSERDES_COM_ATB_SEL2_ATB_SEL_10_8_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_COM_FREQ_UPDATE_ADDR                                                        (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0xb8)
#define HWIO_UFS_MEM_QSERDES_COM_FREQ_UPDATE_OFFS                                                        (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0xb8)
#define HWIO_UFS_MEM_QSERDES_COM_FREQ_UPDATE_RMSK                                                               0x1
#define HWIO_UFS_MEM_QSERDES_COM_FREQ_UPDATE_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_FREQ_UPDATE_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_FREQ_UPDATE_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_FREQ_UPDATE_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_FREQ_UPDATE_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_FREQ_UPDATE_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_FREQ_UPDATE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_FREQ_UPDATE_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_FREQ_UPDATE_IN)
#define HWIO_UFS_MEM_QSERDES_COM_FREQ_UPDATE_PLL_FREQ_UPDATE_BMSK                                               0x1
#define HWIO_UFS_MEM_QSERDES_COM_FREQ_UPDATE_PLL_FREQ_UPDATE_SHFT                                                 0

#define HWIO_UFS_MEM_QSERDES_COM_BG_TIMER_ADDR                                                           (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0xbc)
#define HWIO_UFS_MEM_QSERDES_COM_BG_TIMER_OFFS                                                           (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0xbc)
#define HWIO_UFS_MEM_QSERDES_COM_BG_TIMER_RMSK                                                                 0xff
#define HWIO_UFS_MEM_QSERDES_COM_BG_TIMER_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_BG_TIMER_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_BG_TIMER_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_BG_TIMER_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_BG_TIMER_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_BG_TIMER_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_BG_TIMER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_BG_TIMER_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_BG_TIMER_IN)
#define HWIO_UFS_MEM_QSERDES_COM_BG_TIMER_SYSCLK_WAKE_BYPASS_BMSK                                              0x80
#define HWIO_UFS_MEM_QSERDES_COM_BG_TIMER_SYSCLK_WAKE_BYPASS_SHFT                                                 7
#define HWIO_UFS_MEM_QSERDES_COM_BG_TIMER_SYSCLK_WAKE_TIME_BMSK                                                0x70
#define HWIO_UFS_MEM_QSERDES_COM_BG_TIMER_SYSCLK_WAKE_TIME_SHFT                                                   4
#define HWIO_UFS_MEM_QSERDES_COM_BG_TIMER_REFCLK_FREQ_SEL_BMSK                                                  0x8
#define HWIO_UFS_MEM_QSERDES_COM_BG_TIMER_REFCLK_FREQ_SEL_SHFT                                                    3
#define HWIO_UFS_MEM_QSERDES_COM_BG_TIMER_REFCLK_FREQ_SEL_LEGACY_BMSK                                           0x4
#define HWIO_UFS_MEM_QSERDES_COM_BG_TIMER_REFCLK_FREQ_SEL_LEGACY_SHFT                                             2
#define HWIO_UFS_MEM_QSERDES_COM_BG_TIMER_BIAS_WAIT_TIME_BMSK                                                   0x3
#define HWIO_UFS_MEM_QSERDES_COM_BG_TIMER_BIAS_WAIT_TIME_SHFT                                                     0

#define HWIO_UFS_MEM_QSERDES_COM_SSC_EN_CENTER_ADDR                                                      (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0xc0)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_EN_CENTER_OFFS                                                      (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0xc0)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_EN_CENTER_RMSK                                                             0x3
#define HWIO_UFS_MEM_QSERDES_COM_SSC_EN_CENTER_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_SSC_EN_CENTER_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_EN_CENTER_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_SSC_EN_CENTER_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_EN_CENTER_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_SSC_EN_CENTER_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_EN_CENTER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_SSC_EN_CENTER_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_SSC_EN_CENTER_IN)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_EN_CENTER_SSC_CENTER_BMSK                                                  0x2
#define HWIO_UFS_MEM_QSERDES_COM_SSC_EN_CENTER_SSC_CENTER_SHFT                                                    1
#define HWIO_UFS_MEM_QSERDES_COM_SSC_EN_CENTER_SSC_EN_BMSK                                                      0x1
#define HWIO_UFS_MEM_QSERDES_COM_SSC_EN_CENTER_SSC_EN_SHFT                                                        0

#define HWIO_UFS_MEM_QSERDES_COM_SSC_ADJ_PER1_ADDR                                                       (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0xc4)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_ADJ_PER1_OFFS                                                       (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0xc4)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_ADJ_PER1_RMSK                                                             0xff
#define HWIO_UFS_MEM_QSERDES_COM_SSC_ADJ_PER1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_SSC_ADJ_PER1_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_ADJ_PER1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_SSC_ADJ_PER1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_ADJ_PER1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_SSC_ADJ_PER1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_ADJ_PER1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_SSC_ADJ_PER1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_SSC_ADJ_PER1_IN)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_ADJ_PER1_SSC_ADJPER_7_0_BMSK                                              0xff
#define HWIO_UFS_MEM_QSERDES_COM_SSC_ADJ_PER1_SSC_ADJPER_7_0_SHFT                                                 0

#define HWIO_UFS_MEM_QSERDES_COM_SSC_ADJ_PER2_ADDR                                                       (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0xc8)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_ADJ_PER2_OFFS                                                       (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0xc8)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_ADJ_PER2_RMSK                                                              0x3
#define HWIO_UFS_MEM_QSERDES_COM_SSC_ADJ_PER2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_SSC_ADJ_PER2_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_ADJ_PER2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_SSC_ADJ_PER2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_ADJ_PER2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_SSC_ADJ_PER2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_ADJ_PER2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_SSC_ADJ_PER2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_SSC_ADJ_PER2_IN)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_ADJ_PER2_SSC_ADJPER_9_8_BMSK                                               0x3
#define HWIO_UFS_MEM_QSERDES_COM_SSC_ADJ_PER2_SSC_ADJPER_9_8_SHFT                                                 0

#define HWIO_UFS_MEM_QSERDES_COM_SSC_PER1_ADDR                                                           (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0xcc)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_PER1_OFFS                                                           (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0xcc)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_PER1_RMSK                                                                 0xff
#define HWIO_UFS_MEM_QSERDES_COM_SSC_PER1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_SSC_PER1_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_PER1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_SSC_PER1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_PER1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_SSC_PER1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_PER1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_SSC_PER1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_SSC_PER1_IN)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_PER1_SSC_PER_7_0_BMSK                                                     0xff
#define HWIO_UFS_MEM_QSERDES_COM_SSC_PER1_SSC_PER_7_0_SHFT                                                        0

#define HWIO_UFS_MEM_QSERDES_COM_SSC_PER2_ADDR                                                           (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0xd0)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_PER2_OFFS                                                           (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0xd0)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_PER2_RMSK                                                                 0xff
#define HWIO_UFS_MEM_QSERDES_COM_SSC_PER2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_SSC_PER2_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_PER2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_SSC_PER2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_PER2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_SSC_PER2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_PER2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_SSC_PER2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_SSC_PER2_IN)
#define HWIO_UFS_MEM_QSERDES_COM_SSC_PER2_SSC_PER_15_8_BMSK                                                    0xff
#define HWIO_UFS_MEM_QSERDES_COM_SSC_PER2_SSC_PER_15_8_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_COM_POST_DIV_ADDR                                                           (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0xd4)
#define HWIO_UFS_MEM_QSERDES_COM_POST_DIV_OFFS                                                           (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0xd4)
#define HWIO_UFS_MEM_QSERDES_COM_POST_DIV_RMSK                                                                 0xff
#define HWIO_UFS_MEM_QSERDES_COM_POST_DIV_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_POST_DIV_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_POST_DIV_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_POST_DIV_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_POST_DIV_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_POST_DIV_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_POST_DIV_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_POST_DIV_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_POST_DIV_IN)
#define HWIO_UFS_MEM_QSERDES_COM_POST_DIV_PLL_POSTDIV_7_0_BMSK                                                 0xff
#define HWIO_UFS_MEM_QSERDES_COM_POST_DIV_PLL_POSTDIV_7_0_SHFT                                                    0

#define HWIO_UFS_MEM_QSERDES_COM_POST_DIV_MUX_ADDR                                                       (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0xd8)
#define HWIO_UFS_MEM_QSERDES_COM_POST_DIV_MUX_OFFS                                                       (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0xd8)
#define HWIO_UFS_MEM_QSERDES_COM_POST_DIV_MUX_RMSK                                                             0xf1
#define HWIO_UFS_MEM_QSERDES_COM_POST_DIV_MUX_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_POST_DIV_MUX_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_POST_DIV_MUX_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_POST_DIV_MUX_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_POST_DIV_MUX_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_POST_DIV_MUX_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_POST_DIV_MUX_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_POST_DIV_MUX_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_POST_DIV_MUX_IN)
#define HWIO_UFS_MEM_QSERDES_COM_POST_DIV_MUX_HS_SWITCH_CLKS_PLL_DIVSEL_MODE2_BMSK                             0x80
#define HWIO_UFS_MEM_QSERDES_COM_POST_DIV_MUX_HS_SWITCH_CLKS_PLL_DIVSEL_MODE2_SHFT                                7
#define HWIO_UFS_MEM_QSERDES_COM_POST_DIV_MUX_HS_SWITCH_CLKS_PLL_DIVSEL_MODE1_BMSK                             0x40
#define HWIO_UFS_MEM_QSERDES_COM_POST_DIV_MUX_HS_SWITCH_CLKS_PLL_DIVSEL_MODE1_SHFT                                6
#define HWIO_UFS_MEM_QSERDES_COM_POST_DIV_MUX_HS_SWITCH_CLKS_PLL_DIVSEL_MODE0_BMSK                             0x20
#define HWIO_UFS_MEM_QSERDES_COM_POST_DIV_MUX_HS_SWITCH_CLKS_PLL_DIVSEL_MODE0_SHFT                                5
#define HWIO_UFS_MEM_QSERDES_COM_POST_DIV_MUX_PLL_POSTDIV_MUX_BMSK                                             0x10
#define HWIO_UFS_MEM_QSERDES_COM_POST_DIV_MUX_PLL_POSTDIV_MUX_SHFT                                                4
#define HWIO_UFS_MEM_QSERDES_COM_POST_DIV_MUX_PLL_POSTDIV_8_8_BMSK                                              0x1
#define HWIO_UFS_MEM_QSERDES_COM_POST_DIV_MUX_PLL_POSTDIV_8_8_SHFT                                                0

#define HWIO_UFS_MEM_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_ADDR                                                (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0xdc)
#define HWIO_UFS_MEM_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_OFFS                                                (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0xdc)
#define HWIO_UFS_MEM_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_RMSK                                                      0x1f
#define HWIO_UFS_MEM_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_IN)
#define HWIO_UFS_MEM_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_EN_SYSCLK_TX_SEL_BMSK                                     0x10
#define HWIO_UFS_MEM_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_EN_SYSCLK_TX_SEL_SHFT                                        4
#define HWIO_UFS_MEM_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_L_EN_BMSK                                           0x8
#define HWIO_UFS_MEM_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_L_EN_SHFT                                             3
#define HWIO_UFS_MEM_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_R_EN_BMSK                                           0x4
#define HWIO_UFS_MEM_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_CLKBUF_R_EN_SHFT                                             2
#define HWIO_UFS_MEM_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_BIAS_EN_MUX_BMSK                                           0x2
#define HWIO_UFS_MEM_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_BIAS_EN_MUX_SHFT                                             1
#define HWIO_UFS_MEM_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_BIAS_EN_BMSK                                               0x1
#define HWIO_UFS_MEM_QSERDES_COM_BIAS_EN_CLKBUFLR_EN_BIAS_EN_SHFT                                                 0

#define HWIO_UFS_MEM_QSERDES_COM_CLK_ENABLE1_ADDR                                                        (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0xe0)
#define HWIO_UFS_MEM_QSERDES_COM_CLK_ENABLE1_OFFS                                                        (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0xe0)
#define HWIO_UFS_MEM_QSERDES_COM_CLK_ENABLE1_RMSK                                                              0xff
#define HWIO_UFS_MEM_QSERDES_COM_CLK_ENABLE1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_CLK_ENABLE1_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_CLK_ENABLE1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_CLK_ENABLE1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_CLK_ENABLE1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_CLK_ENABLE1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_CLK_ENABLE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_CLK_ENABLE1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_CLK_ENABLE1_IN)
#define HWIO_UFS_MEM_QSERDES_COM_CLK_ENABLE1_CLKDRVIDLE_EN_BMSK                                                0x80
#define HWIO_UFS_MEM_QSERDES_COM_CLK_ENABLE1_CLKDRVIDLE_EN_SHFT                                                   7
#define HWIO_UFS_MEM_QSERDES_COM_CLK_ENABLE1_EN_SYSCLK_TX_PS3PS4_BMSK                                          0x40
#define HWIO_UFS_MEM_QSERDES_COM_CLK_ENABLE1_EN_SYSCLK_TX_PS3PS4_SHFT                                             6
#define HWIO_UFS_MEM_QSERDES_COM_CLK_ENABLE1_EN_SYSCLK_TX_PS0PS1PS2_BMSK                                       0x20
#define HWIO_UFS_MEM_QSERDES_COM_CLK_ENABLE1_EN_SYSCLK_TX_PS0PS1PS2_SHFT                                          5
#define HWIO_UFS_MEM_QSERDES_COM_CLK_ENABLE1_CLK_EP_EN_BMSK                                                    0x10
#define HWIO_UFS_MEM_QSERDES_COM_CLK_ENABLE1_CLK_EP_EN_SHFT                                                       4
#define HWIO_UFS_MEM_QSERDES_COM_CLK_ENABLE1_PLL_CLKOUT_EN_MUX_BMSK                                             0x8
#define HWIO_UFS_MEM_QSERDES_COM_CLK_ENABLE1_PLL_CLKOUT_EN_MUX_SHFT                                               3
#define HWIO_UFS_MEM_QSERDES_COM_CLK_ENABLE1_PLL_CLKOUT_EN_BMSK                                                 0x4
#define HWIO_UFS_MEM_QSERDES_COM_CLK_ENABLE1_PLL_CLKOUT_EN_SHFT                                                   2
#define HWIO_UFS_MEM_QSERDES_COM_CLK_ENABLE1_EXT_CLKBUF_EN_MUX_BMSK                                             0x2
#define HWIO_UFS_MEM_QSERDES_COM_CLK_ENABLE1_EXT_CLKBUF_EN_MUX_SHFT                                               1
#define HWIO_UFS_MEM_QSERDES_COM_CLK_ENABLE1_EXT_CLKBUF_EN_BMSK                                                 0x1
#define HWIO_UFS_MEM_QSERDES_COM_CLK_ENABLE1_EXT_CLKBUF_EN_SHFT                                                   0

#define HWIO_UFS_MEM_QSERDES_COM_SYS_CLK_CTRL_ADDR                                                       (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0xe4)
#define HWIO_UFS_MEM_QSERDES_COM_SYS_CLK_CTRL_OFFS                                                       (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0xe4)
#define HWIO_UFS_MEM_QSERDES_COM_SYS_CLK_CTRL_RMSK                                                             0xff
#define HWIO_UFS_MEM_QSERDES_COM_SYS_CLK_CTRL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_SYS_CLK_CTRL_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_SYS_CLK_CTRL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_SYS_CLK_CTRL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_SYS_CLK_CTRL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_SYS_CLK_CTRL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_SYS_CLK_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_SYS_CLK_CTRL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_SYS_CLK_CTRL_IN)
#define HWIO_UFS_MEM_QSERDES_COM_SYS_CLK_CTRL_CLK_EP_EN_MUX_BMSK                                               0x80
#define HWIO_UFS_MEM_QSERDES_COM_SYS_CLK_CTRL_CLK_EP_EN_MUX_SHFT                                                  7
#define HWIO_UFS_MEM_QSERDES_COM_SYS_CLK_CTRL_EP_GLITCHFREE_BYPASS_BMSK                                        0x40
#define HWIO_UFS_MEM_QSERDES_COM_SYS_CLK_CTRL_EP_GLITCHFREE_BYPASS_SHFT                                           6
#define HWIO_UFS_MEM_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_TX_SYSCLKSEL_MUX_BMSK                                     0x20
#define HWIO_UFS_MEM_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_TX_SYSCLKSEL_MUX_SHFT                                        5
#define HWIO_UFS_MEM_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_TX_SYSCLKSEL_BMSK                                         0x10
#define HWIO_UFS_MEM_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_TX_SYSCLKSEL_SHFT                                            4
#define HWIO_UFS_MEM_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_DIV2_SEL_BMSK                                              0x8
#define HWIO_UFS_MEM_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_DIV2_SEL_SHFT                                                3
#define HWIO_UFS_MEM_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_CM_BMSK                                                    0x4
#define HWIO_UFS_MEM_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_CM_SHFT                                                      2
#define HWIO_UFS_MEM_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_AC_COUPLE_BMSK                                             0x2
#define HWIO_UFS_MEM_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_AC_COUPLE_SHFT                                               1
#define HWIO_UFS_MEM_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_GNDTERM_BMSK                                               0x1
#define HWIO_UFS_MEM_QSERDES_COM_SYS_CLK_CTRL_SYSCLK_GNDTERM_SHFT                                                 0

#define HWIO_UFS_MEM_QSERDES_COM_SYSCLK_BUF_ENABLE_ADDR                                                  (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0xe8)
#define HWIO_UFS_MEM_QSERDES_COM_SYSCLK_BUF_ENABLE_OFFS                                                  (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0xe8)
#define HWIO_UFS_MEM_QSERDES_COM_SYSCLK_BUF_ENABLE_RMSK                                                         0xf
#define HWIO_UFS_MEM_QSERDES_COM_SYSCLK_BUF_ENABLE_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_SYSCLK_BUF_ENABLE_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_SYSCLK_BUF_ENABLE_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_SYSCLK_BUF_ENABLE_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_SYSCLK_BUF_ENABLE_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_SYSCLK_BUF_ENABLE_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_SYSCLK_BUF_ENABLE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_SYSCLK_BUF_ENABLE_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_SYSCLK_BUF_ENABLE_IN)
#define HWIO_UFS_MEM_QSERDES_COM_SYSCLK_BUF_ENABLE_SYSCLK_EN_CTRL_BY_PSM_BMSK                                   0x8
#define HWIO_UFS_MEM_QSERDES_COM_SYSCLK_BUF_ENABLE_SYSCLK_EN_CTRL_BY_PSM_SHFT                                     3
#define HWIO_UFS_MEM_QSERDES_COM_SYSCLK_BUF_ENABLE_SYSCLK_EN_PS3PS4_BMSK                                        0x4
#define HWIO_UFS_MEM_QSERDES_COM_SYSCLK_BUF_ENABLE_SYSCLK_EN_PS3PS4_SHFT                                          2
#define HWIO_UFS_MEM_QSERDES_COM_SYSCLK_BUF_ENABLE_SYSCLK_BUF_EN_MUX_BMSK                                       0x2
#define HWIO_UFS_MEM_QSERDES_COM_SYSCLK_BUF_ENABLE_SYSCLK_BUF_EN_MUX_SHFT                                         1
#define HWIO_UFS_MEM_QSERDES_COM_SYSCLK_BUF_ENABLE_SW_SYSCLK_BUF_EN_BMSK                                        0x1
#define HWIO_UFS_MEM_QSERDES_COM_SYSCLK_BUF_ENABLE_SW_SYSCLK_BUF_EN_SHFT                                          0

#define HWIO_UFS_MEM_QSERDES_COM_PLL_EN_ADDR                                                             (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0xec)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_EN_OFFS                                                             (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0xec)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_EN_RMSK                                                                    0x3
#define HWIO_UFS_MEM_QSERDES_COM_PLL_EN_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_PLL_EN_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_EN_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_PLL_EN_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_EN_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_PLL_EN_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_PLL_EN_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_PLL_EN_IN)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_EN_PLL_EN_MUX_BMSK                                                         0x2
#define HWIO_UFS_MEM_QSERDES_COM_PLL_EN_PLL_EN_MUX_SHFT                                                           1
#define HWIO_UFS_MEM_QSERDES_COM_PLL_EN_PLL_EN_BMSK                                                             0x1
#define HWIO_UFS_MEM_QSERDES_COM_PLL_EN_PLL_EN_SHFT                                                               0

#define HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS_OVRD_ADDR                                                     (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0xf0)
#define HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS_OVRD_OFFS                                                     (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0xf0)
#define HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS_OVRD_RMSK                                                           0xff
#define HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS_OVRD_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS_OVRD_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS_OVRD_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS_OVRD_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS_OVRD_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS_OVRD_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS_OVRD_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS_OVRD_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS_OVRD_IN)
#define HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS_OVRD_DEBUG_BUS_OVRD_BMSK                                            0xff
#define HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS_OVRD_DEBUG_BUS_OVRD_SHFT                                               0

#define HWIO_UFS_MEM_QSERDES_COM_PLL_IVCO_ADDR                                                           (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0xf4)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_IVCO_OFFS                                                           (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0xf4)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_IVCO_RMSK                                                                 0xff
#define HWIO_UFS_MEM_QSERDES_COM_PLL_IVCO_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_PLL_IVCO_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_IVCO_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_PLL_IVCO_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_IVCO_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_PLL_IVCO_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_IVCO_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_PLL_IVCO_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_PLL_IVCO_IN)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_IVCO_PLL_IVCO_BMSK                                                        0xff
#define HWIO_UFS_MEM_QSERDES_COM_PLL_IVCO_PLL_IVCO_SHFT                                                           0

#define HWIO_UFS_MEM_QSERDES_COM_PLL_IVCO_MODE1_ADDR                                                     (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0xf8)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_IVCO_MODE1_OFFS                                                     (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0xf8)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_IVCO_MODE1_RMSK                                                           0xff
#define HWIO_UFS_MEM_QSERDES_COM_PLL_IVCO_MODE1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_PLL_IVCO_MODE1_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_IVCO_MODE1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_PLL_IVCO_MODE1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_IVCO_MODE1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_PLL_IVCO_MODE1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_IVCO_MODE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_PLL_IVCO_MODE1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_PLL_IVCO_MODE1_IN)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_IVCO_MODE1_PLL_IVCO_MODE1_BMSK                                            0xff
#define HWIO_UFS_MEM_QSERDES_COM_PLL_IVCO_MODE1_PLL_IVCO_MODE1_SHFT                                               0

#define HWIO_UFS_MEM_QSERDES_COM_CMN_IETRIM_ADDR                                                         (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0xfc)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_IETRIM_OFFS                                                         (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0xfc)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_IETRIM_RMSK                                                               0x3f
#define HWIO_UFS_MEM_QSERDES_COM_CMN_IETRIM_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_CMN_IETRIM_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_IETRIM_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_CMN_IETRIM_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_IETRIM_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_CMN_IETRIM_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_IETRIM_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_CMN_IETRIM_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_CMN_IETRIM_IN)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_IETRIM_IETRIM_BMSK                                                        0x3f
#define HWIO_UFS_MEM_QSERDES_COM_CMN_IETRIM_IETRIM_SHFT                                                           0

#define HWIO_UFS_MEM_QSERDES_COM_CMN_IPTRIM_ADDR                                                         (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x100)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_IPTRIM_OFFS                                                         (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x100)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_IPTRIM_RMSK                                                               0x3f
#define HWIO_UFS_MEM_QSERDES_COM_CMN_IPTRIM_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_CMN_IPTRIM_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_IPTRIM_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_CMN_IPTRIM_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_IPTRIM_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_CMN_IPTRIM_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_IPTRIM_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_CMN_IPTRIM_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_CMN_IPTRIM_IN)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_IPTRIM_IPTRIM_BMSK                                                        0x3f
#define HWIO_UFS_MEM_QSERDES_COM_CMN_IPTRIM_IPTRIM_SHFT                                                           0

#define HWIO_UFS_MEM_QSERDES_COM_EP_CLOCK_DETECT_CTRL_ADDR                                               (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x104)
#define HWIO_UFS_MEM_QSERDES_COM_EP_CLOCK_DETECT_CTRL_OFFS                                               (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x104)
#define HWIO_UFS_MEM_QSERDES_COM_EP_CLOCK_DETECT_CTRL_RMSK                                                     0x3f
#define HWIO_UFS_MEM_QSERDES_COM_EP_CLOCK_DETECT_CTRL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_EP_CLOCK_DETECT_CTRL_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_EP_CLOCK_DETECT_CTRL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_EP_CLOCK_DETECT_CTRL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_EP_CLOCK_DETECT_CTRL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_EP_CLOCK_DETECT_CTRL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_EP_CLOCK_DETECT_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_EP_CLOCK_DETECT_CTRL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_EP_CLOCK_DETECT_CTRL_IN)
#define HWIO_UFS_MEM_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_DIVSEL_MUX_BMSK                            0x20
#define HWIO_UFS_MEM_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_DIVSEL_MUX_SHFT                               5
#define HWIO_UFS_MEM_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_DIVSEL_BMSK                                0x18
#define HWIO_UFS_MEM_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_DIVSEL_SHFT                                   3
#define HWIO_UFS_MEM_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_FORCE_BMSK                                  0x4
#define HWIO_UFS_MEM_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_FORCE_SHFT                                    2
#define HWIO_UFS_MEM_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_EN_MUX_BMSK                                 0x2
#define HWIO_UFS_MEM_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_EN_MUX_SHFT                                   1
#define HWIO_UFS_MEM_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_EN_BMSK                                     0x1
#define HWIO_UFS_MEM_QSERDES_COM_EP_CLOCK_DETECT_CTRL_SYSCLK_CLKDET_EN_SHFT                                       0

#define HWIO_UFS_MEM_QSERDES_COM_PLL_CNTRL_ADDR                                                          (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x108)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_CNTRL_OFFS                                                          (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x108)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_CNTRL_RMSK                                                                0x7f
#define HWIO_UFS_MEM_QSERDES_COM_PLL_CNTRL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_PLL_CNTRL_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_CNTRL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_PLL_CNTRL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_CNTRL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_PLL_CNTRL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_CNTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_PLL_CNTRL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_PLL_CNTRL_IN)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_CNTRL_PLL_STABLE_TIME_BMSK                                                0x60
#define HWIO_UFS_MEM_QSERDES_COM_PLL_CNTRL_PLL_STABLE_TIME_SHFT                                                   5
#define HWIO_UFS_MEM_QSERDES_COM_PLL_CNTRL_MASH_RESET_MUX_BMSK                                                 0x10
#define HWIO_UFS_MEM_QSERDES_COM_PLL_CNTRL_MASH_RESET_MUX_SHFT                                                    4
#define HWIO_UFS_MEM_QSERDES_COM_PLL_CNTRL_MASH_RESET_BMSK                                                      0x8
#define HWIO_UFS_MEM_QSERDES_COM_PLL_CNTRL_MASH_RESET_SHFT                                                        3
#define HWIO_UFS_MEM_QSERDES_COM_PLL_CNTRL_PLL_CPLIN_BMSK                                                       0x4
#define HWIO_UFS_MEM_QSERDES_COM_PLL_CNTRL_PLL_CPLIN_SHFT                                                         2
#define HWIO_UFS_MEM_QSERDES_COM_PLL_CNTRL_PLL_DIV_FFEN_BMSK                                                    0x2
#define HWIO_UFS_MEM_QSERDES_COM_PLL_CNTRL_PLL_DIV_FFEN_SHFT                                                      1
#define HWIO_UFS_MEM_QSERDES_COM_PLL_CNTRL_PLL_DIV_ORD_BMSK                                                     0x1
#define HWIO_UFS_MEM_QSERDES_COM_PLL_CNTRL_PLL_DIV_ORD_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_ADDR                                                (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x10c)
#define HWIO_UFS_MEM_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_OFFS                                                (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x10c)
#define HWIO_UFS_MEM_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_RMSK                                                       0x1
#define HWIO_UFS_MEM_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_IN)
#define HWIO_UFS_MEM_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_BIAS_EN_CTRL_BY_PSM_BMSK                                   0x1
#define HWIO_UFS_MEM_QSERDES_COM_BIAS_EN_CTRL_BY_PSM_BIAS_EN_CTRL_BY_PSM_SHFT                                     0

#define HWIO_UFS_MEM_QSERDES_COM_SYSCLK_EN_SEL_ADDR                                                      (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x110)
#define HWIO_UFS_MEM_QSERDES_COM_SYSCLK_EN_SEL_OFFS                                                      (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x110)
#define HWIO_UFS_MEM_QSERDES_COM_SYSCLK_EN_SEL_RMSK                                                            0xff
#define HWIO_UFS_MEM_QSERDES_COM_SYSCLK_EN_SEL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_SYSCLK_EN_SEL_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_SYSCLK_EN_SEL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_SYSCLK_EN_SEL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_SYSCLK_EN_SEL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_SYSCLK_EN_SEL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_SYSCLK_EN_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_SYSCLK_EN_SEL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_SYSCLK_EN_SEL_IN)
#define HWIO_UFS_MEM_QSERDES_COM_SYSCLK_EN_SEL_CML_SYSCLK_SEL_BMSK                                             0xe0
#define HWIO_UFS_MEM_QSERDES_COM_SYSCLK_EN_SEL_CML_SYSCLK_SEL_SHFT                                                5
#define HWIO_UFS_MEM_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_TERM_SEL_BMSK                                            0x10
#define HWIO_UFS_MEM_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_TERM_SEL_SHFT                                               4
#define HWIO_UFS_MEM_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_SEL_BMSK                                                  0xc
#define HWIO_UFS_MEM_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_SEL_SHFT                                                    2
#define HWIO_UFS_MEM_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_EN_MUX_BMSK                                               0x2
#define HWIO_UFS_MEM_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_EN_MUX_SHFT                                                 1
#define HWIO_UFS_MEM_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_EN_BMSK                                                   0x1
#define HWIO_UFS_MEM_QSERDES_COM_SYSCLK_EN_SEL_SYSCLK_EN_SHFT                                                     0

#define HWIO_UFS_MEM_QSERDES_COM_CML_SYSCLK_SEL_ADDR                                                     (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x114)
#define HWIO_UFS_MEM_QSERDES_COM_CML_SYSCLK_SEL_OFFS                                                     (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x114)
#define HWIO_UFS_MEM_QSERDES_COM_CML_SYSCLK_SEL_RMSK                                                            0x1
#define HWIO_UFS_MEM_QSERDES_COM_CML_SYSCLK_SEL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_CML_SYSCLK_SEL_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_CML_SYSCLK_SEL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_CML_SYSCLK_SEL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_CML_SYSCLK_SEL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_CML_SYSCLK_SEL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_CML_SYSCLK_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_CML_SYSCLK_SEL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_CML_SYSCLK_SEL_IN)
#define HWIO_UFS_MEM_QSERDES_COM_CML_SYSCLK_SEL_CML_SYSCLK_SEL_MUX_BMSK                                         0x1
#define HWIO_UFS_MEM_QSERDES_COM_CML_SYSCLK_SEL_CML_SYSCLK_SEL_MUX_SHFT                                           0

#define HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL_ADDR                                                      (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x118)
#define HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL_OFFS                                                      (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x118)
#define HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL_RMSK                                                            0x7f
#define HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL_IN)
#define HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL_FORCE_C_READY_BMSK                                              0x40
#define HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL_FORCE_C_READY_SHFT                                                 6
#define HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL_TSYNC_SEL_BMSK                                                  0x20
#define HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL_TSYNC_SEL_SHFT                                                     5
#define HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL_DISABLE_CLKGATE_BMSK                                            0x10
#define HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL_DISABLE_CLKGATE_SHFT                                               4
#define HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL_PLL_UNLOCK_DISABLE_BMSK                                          0x8
#define HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL_PLL_UNLOCK_DISABLE_SHFT                                            3
#define HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL_RSM_START_MUX_BMSK                                               0x4
#define HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL_RSM_START_MUX_SHFT                                                 2
#define HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL_RSM_START_BMSK                                                   0x2
#define HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL_RSM_START_SHFT                                                     1
#define HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL_FORCE_PLLLOCK_BMSK                                               0x1
#define HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL_FORCE_PLLLOCK_SHFT                                                 0

#define HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL2_ADDR                                                     (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x11c)
#define HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL2_OFFS                                                     (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x11c)
#define HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL2_RMSK                                                           0xff
#define HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL2_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL2_IN)
#define HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL2_CORE_PLL_EN_MUX_BMSK                                           0x80
#define HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL2_CORE_PLL_EN_MUX_SHFT                                              7
#define HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL2_CORE_PLL_EN_BMSK                                               0x40
#define HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL2_CORE_PLL_EN_SHFT                                                  6
#define HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL2_BYPASS_RSM_BIAS_BMSK                                           0x20
#define HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL2_BYPASS_RSM_BIAS_SHFT                                              5
#define HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL2_BYPASS_RSM_INTEGLOOP_CAL_BMSK                                  0x10
#define HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL2_BYPASS_RSM_INTEGLOOP_CAL_SHFT                                     4
#define HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL2_TSYNC_PULSE_WIDTH_BMSK                                          0xc
#define HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL2_TSYNC_PULSE_WIDTH_SHFT                                            2
#define HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL2_TSYNC_MUX_BMSK                                                  0x2
#define HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL2_TSYNC_MUX_SHFT                                                    1
#define HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL2_TSYNC_BMSK                                                      0x1
#define HWIO_UFS_MEM_QSERDES_COM_RESETSM_CNTRL2_TSYNC_SHFT                                                        0

#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP_EN_ADDR                                                        (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x120)
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP_EN_OFFS                                                        (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x120)
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP_EN_RMSK                                                              0xff
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP_EN_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP_EN_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP_EN_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP_EN_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP_EN_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP_EN_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP_EN_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP_EN_IN)
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_RNG_2_BMSK                                                0x80
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_RNG_2_SHFT                                                   7
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_CNT_2_BMSK                                                0x40
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_CNT_2_SHFT                                                   6
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_EN_MUX_BMSK                                               0x20
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_EN_MUX_SHFT                                                  5
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_EN_BMSK                                                   0x10
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_EN_SHFT                                                      4
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_RNG_BMSK                                                   0xc
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_RNG_SHFT                                                     2
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_CNT_BMSK                                                   0x3
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP_EN_PLLLOCK_CNT_SHFT                                                     0

#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP_CFG_ADDR                                                       (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x124)
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP_CFG_OFFS                                                       (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x124)
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP_CFG_RMSK                                                             0x7f
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP_CFG_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP_CFG_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP_CFG_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP_CFG_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP_CFG_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP_CFG_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP_CFG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP_CFG_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP_CFG_IN)
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP_CFG_LOCK_DETECT_SPEEDUP_EN_BMSK                                      0x40
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP_CFG_LOCK_DETECT_SPEEDUP_EN_SHFT                                         6
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP_CFG_LOCK_DETECT_SPEEDUP_BY_4_BMSK                                    0x20
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP_CFG_LOCK_DETECT_SPEEDUP_BY_4_SHFT                                       5
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP_CFG_PLLLOCK_INIT_POINT_CNT_BMSK                                      0x18
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP_CFG_PLLLOCK_INIT_POINT_CNT_SHFT                                         3
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP_CFG_PLLLOCK_RNG_UPDATE_DISABLE_BMSK                                   0x4
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP_CFG_PLLLOCK_RNG_UPDATE_DISABLE_SHFT                                     2
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP_CFG_PLLLOCK_STOP_COUNT_BMSK                                           0x2
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP_CFG_PLLLOCK_STOP_COUNT_SHFT                                             1
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP_CFG_BYP_PLLLOCK_BMSK                                                  0x1
#define HWIO_UFS_MEM_QSERDES_COM_LOCK_CMP_CFG_BYP_PLLLOCK_SHFT                                                    0

#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_INITVAL_ADDR                                                  (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x128)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_INITVAL_OFFS                                                  (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x128)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_INITVAL_RMSK                                                        0xff
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_INITVAL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_INITVAL_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_INITVAL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_INITVAL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_INITVAL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_INITVAL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_INITVAL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_INITVAL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_INITVAL_IN)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_INITVAL_INTEGLOOP_INITVAL_BMSK                                      0xff
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_INITVAL_INTEGLOOP_INITVAL_SHFT                                         0

#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_EN_ADDR                                                       (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x12c)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_EN_OFFS                                                       (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x12c)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_EN_RMSK                                                              0xf
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_EN_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_EN_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_EN_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_EN_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_EN_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_EN_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_EN_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_EN_IN)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_EN_P_GAIN_SIGN_FLIP_BMSK                                             0x8
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_EN_P_GAIN_SIGN_FLIP_SHFT                                               3
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_EN_INTEGLOOP_CODE_BYPASS_BMSK                                        0x4
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_EN_INTEGLOOP_CODE_BYPASS_SHFT                                          2
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_EN_INTEGLOOP_EN_MUX_BMSK                                             0x2
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_EN_INTEGLOOP_EN_MUX_SHFT                                               1
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_EN_INTEGLOOP_EN_BMSK                                                 0x1
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_EN_INTEGLOOP_EN_SHFT                                                   0

#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_ADDR                                             (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x130)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_OFFS                                             (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x130)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_RMSK                                                   0xff
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_IN)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_INTEGLOOP_P_GAIN_7_0_BMSK                              0xff
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_P_PATH_GAIN0_INTEGLOOP_P_GAIN_7_0_SHFT                                 0

#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_ADDR                                             (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x134)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_OFFS                                             (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x134)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_RMSK                                                    0x3
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_IN)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_INTEGLOOP_P_GAIN_9_8_BMSK                               0x3
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_P_PATH_GAIN1_INTEGLOOP_P_GAIN_9_8_SHFT                                 0

#define HWIO_UFS_MEM_QSERDES_COM_VCOCAL_DEADMAN_CTRL_ADDR                                                (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x138)
#define HWIO_UFS_MEM_QSERDES_COM_VCOCAL_DEADMAN_CTRL_OFFS                                                (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x138)
#define HWIO_UFS_MEM_QSERDES_COM_VCOCAL_DEADMAN_CTRL_RMSK                                                      0x1f
#define HWIO_UFS_MEM_QSERDES_COM_VCOCAL_DEADMAN_CTRL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_VCOCAL_DEADMAN_CTRL_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_VCOCAL_DEADMAN_CTRL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_VCOCAL_DEADMAN_CTRL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_VCOCAL_DEADMAN_CTRL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_VCOCAL_DEADMAN_CTRL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_VCOCAL_DEADMAN_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_VCOCAL_DEADMAN_CTRL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_VCOCAL_DEADMAN_CTRL_IN)
#define HWIO_UFS_MEM_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FBCLK_TOO_SLOW_CNTSEL_BMSK                                0x18
#define HWIO_UFS_MEM_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FBCLK_TOO_SLOW_CNTSEL_SHFT                                   3
#define HWIO_UFS_MEM_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FORCE_CORRECT_POL_BMSK                                     0x4
#define HWIO_UFS_MEM_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FORCE_CORRECT_POL_SHFT                                       2
#define HWIO_UFS_MEM_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FBCLK_DEAD_CORRECT_EN_BMSK                                 0x2
#define HWIO_UFS_MEM_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FBCLK_DEAD_CORRECT_EN_SHFT                                   1
#define HWIO_UFS_MEM_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FBCLK_DEAD_TIME_BMSK                                       0x1
#define HWIO_UFS_MEM_QSERDES_COM_VCOCAL_DEADMAN_CTRL_FBCLK_DEAD_TIME_SHFT                                         0

#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_CTRL_ADDR                                                      (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x13c)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_CTRL_OFFS                                                      (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x13c)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_CTRL_RMSK                                                            0xff
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_CTRL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_CTRL_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_CTRL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_CTRL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_CTRL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_CTRL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_CTRL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_CTRL_IN)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_CTRL_BIN_VCOCAL_FORCE_DONE_BMSK                                      0x80
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_CTRL_BIN_VCOCAL_FORCE_DONE_SHFT                                         7
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_CTRL_VCOCAL_TYPE_SEL_BMSK                                            0x40
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_CTRL_VCOCAL_TYPE_SEL_SHFT                                               6
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_CTRL_VCOCAL_POS_SLOPE_BMSK                                           0x20
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_CTRL_VCOCAL_POS_SLOPE_SHFT                                              5
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_CTRL_BYP_VCOCAL_MODE2_BMSK                                           0x10
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_CTRL_BYP_VCOCAL_MODE2_SHFT                                              4
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_CTRL_BYP_VCOCAL_MODE1_BMSK                                            0x8
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_CTRL_BYP_VCOCAL_MODE1_SHFT                                              3
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_CTRL_BYP_VCOCAL_MODE0_BMSK                                            0x4
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_CTRL_BYP_VCOCAL_MODE0_SHFT                                              2
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_CTRL_VCO_TUNE_EN_MUX_BMSK                                             0x2
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_CTRL_VCO_TUNE_EN_MUX_SHFT                                               1
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_CTRL_VCO_TUNE_EN_BMSK                                                 0x1
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_CTRL_VCO_TUNE_EN_SHFT                                                   0

#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MAP_ADDR                                                       (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x140)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MAP_OFFS                                                       (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x140)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MAP_RMSK                                                             0xff
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MAP_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MAP_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MAP_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MAP_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MAP_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MAP_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MAP_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MAP_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MAP_IN)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MAP_VCO_DEFAULT_FREQ_BMSK                                            0xc0
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MAP_VCO_DEFAULT_FREQ_SHFT                                               6
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MAP_MAP_LANE_PS0C_BMSK                                               0x30
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MAP_MAP_LANE_PS0C_SHFT                                                  4
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MAP_MAP_LANE_PS0B_BMSK                                                0xc
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MAP_MAP_LANE_PS0B_SHFT                                                  2
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MAP_MAP_LANE_PS0A_BMSK                                                0x3
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MAP_MAP_LANE_PS0A_SHFT                                                  0

#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_INITVAL1_ADDR                                                  (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x144)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_INITVAL1_OFFS                                                  (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x144)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_INITVAL1_RMSK                                                        0xff
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_INITVAL1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_INITVAL1_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_INITVAL1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_INITVAL1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_INITVAL1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_INITVAL1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_INITVAL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_INITVAL1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_INITVAL1_IN)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_INITVAL1_VCO_TUNE_INITVAL_7_0_BMSK                                   0xff
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_INITVAL1_VCO_TUNE_INITVAL_7_0_SHFT                                      0

#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_INITVAL2_ADDR                                                  (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x148)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_INITVAL2_OFFS                                                  (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x148)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_INITVAL2_RMSK                                                         0x3
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_INITVAL2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_INITVAL2_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_INITVAL2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_INITVAL2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_INITVAL2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_INITVAL2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_INITVAL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_INITVAL2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_INITVAL2_IN)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_INITVAL2_VCO_TUNE_INITVAL_9_8_BMSK                                    0x3
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_INITVAL2_VCO_TUNE_INITVAL_9_8_SHFT                                      0

#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MINVAL1_ADDR                                                   (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x14c)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MINVAL1_OFFS                                                   (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x14c)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MINVAL1_RMSK                                                         0xff
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MINVAL1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MINVAL1_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MINVAL1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MINVAL1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MINVAL1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MINVAL1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MINVAL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MINVAL1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MINVAL1_IN)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MINVAL1_VCO_TUNE_MINVAL_7_0_BMSK                                     0xff
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MINVAL1_VCO_TUNE_MINVAL_7_0_SHFT                                        0

#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MINVAL2_ADDR                                                   (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x150)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MINVAL2_OFFS                                                   (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x150)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MINVAL2_RMSK                                                          0x3
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MINVAL2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MINVAL2_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MINVAL2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MINVAL2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MINVAL2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MINVAL2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MINVAL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MINVAL2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MINVAL2_IN)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MINVAL2_VCO_TUNE_MINVAL_9_8_BMSK                                      0x3
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MINVAL2_VCO_TUNE_MINVAL_9_8_SHFT                                        0

#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MAXVAL1_ADDR                                                   (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x154)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MAXVAL1_OFFS                                                   (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x154)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MAXVAL1_RMSK                                                         0xff
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MAXVAL1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MAXVAL1_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MAXVAL1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MAXVAL1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MAXVAL1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MAXVAL1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MAXVAL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MAXVAL1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MAXVAL1_IN)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MAXVAL1_VCO_TUNE_MAXVAL_7_0_BMSK                                     0xff
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MAXVAL1_VCO_TUNE_MAXVAL_7_0_SHFT                                        0

#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MAXVAL2_ADDR                                                   (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x158)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MAXVAL2_OFFS                                                   (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x158)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MAXVAL2_RMSK                                                          0x3
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MAXVAL2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MAXVAL2_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MAXVAL2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MAXVAL2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MAXVAL2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MAXVAL2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MAXVAL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MAXVAL2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MAXVAL2_IN)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MAXVAL2_VCO_TUNE_MAXVAL_9_8_BMSK                                      0x3
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_MAXVAL2_VCO_TUNE_MAXVAL_9_8_SHFT                                        0

#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_TIMER1_ADDR                                                    (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x15c)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_TIMER1_OFFS                                                    (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x15c)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_TIMER1_RMSK                                                          0xff
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_TIMER1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_TIMER1_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_TIMER1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_TIMER1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_TIMER1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_TIMER1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_TIMER1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_TIMER1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_TIMER1_IN)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_TIMER1_PLL_VCOTUNE_TIMER_7_0_BMSK                                    0xff
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_TIMER1_PLL_VCOTUNE_TIMER_7_0_SHFT                                       0

#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_TIMER2_ADDR                                                    (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x160)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_TIMER2_OFFS                                                    (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x160)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_TIMER2_RMSK                                                          0xff
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_TIMER2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_TIMER2_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_TIMER2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_TIMER2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_TIMER2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_TIMER2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_TIMER2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_TIMER2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_TIMER2_IN)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_TIMER2_PLL_VCOTUNE_TIMER_15_8_BMSK                                   0xff
#define HWIO_UFS_MEM_QSERDES_COM_VCO_TUNE_TIMER2_PLL_VCOTUNE_TIMER_15_8_SHFT                                      0

#define HWIO_UFS_MEM_QSERDES_COM_CLK_SELECT_ADDR                                                         (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x164)
#define HWIO_UFS_MEM_QSERDES_COM_CLK_SELECT_OFFS                                                         (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x164)
#define HWIO_UFS_MEM_QSERDES_COM_CLK_SELECT_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_COM_CLK_SELECT_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_CLK_SELECT_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_CLK_SELECT_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_CLK_SELECT_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_CLK_SELECT_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_CLK_SELECT_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_CLK_SELECT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_CLK_SELECT_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_CLK_SELECT_IN)
#define HWIO_UFS_MEM_QSERDES_COM_CLK_SELECT_REFCLK_DRV_EN_MUX_BMSK                                             0x80
#define HWIO_UFS_MEM_QSERDES_COM_CLK_SELECT_REFCLK_DRV_EN_MUX_SHFT                                                7
#define HWIO_UFS_MEM_QSERDES_COM_CLK_SELECT_REFCLK_DRV_EN_BMSK                                                 0x40
#define HWIO_UFS_MEM_QSERDES_COM_CLK_SELECT_REFCLK_DRV_EN_SHFT                                                    6
#define HWIO_UFS_MEM_QSERDES_COM_CLK_SELECT_TSYNC_EN_MUX_BMSK                                                  0x20
#define HWIO_UFS_MEM_QSERDES_COM_CLK_SELECT_TSYNC_EN_MUX_SHFT                                                     5
#define HWIO_UFS_MEM_QSERDES_COM_CLK_SELECT_TSYNC_EN_BMSK                                                      0x10
#define HWIO_UFS_MEM_QSERDES_COM_CLK_SELECT_TSYNC_EN_SHFT                                                         4
#define HWIO_UFS_MEM_QSERDES_COM_CLK_SELECT_SYSCLK_CMOS_PAD_SEL_BMSK                                            0x8
#define HWIO_UFS_MEM_QSERDES_COM_CLK_SELECT_SYSCLK_CMOS_PAD_SEL_SHFT                                              3
#define HWIO_UFS_MEM_QSERDES_COM_CLK_SELECT_SYSCLK_TX_SWINGSEL_BMSK                                             0x6
#define HWIO_UFS_MEM_QSERDES_COM_CLK_SELECT_SYSCLK_TX_SWINGSEL_SHFT                                               1
#define HWIO_UFS_MEM_QSERDES_COM_CLK_SELECT_EP_REFCLK_SEL_BMSK                                                  0x1
#define HWIO_UFS_MEM_QSERDES_COM_CLK_SELECT_EP_REFCLK_SEL_SHFT                                                    0

#define HWIO_UFS_MEM_QSERDES_COM_PLL_ANALOG_ADDR                                                         (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x168)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_ANALOG_OFFS                                                         (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x168)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_ANALOG_RMSK                                                                0x1
#define HWIO_UFS_MEM_QSERDES_COM_PLL_ANALOG_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_PLL_ANALOG_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_ANALOG_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_PLL_ANALOG_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_ANALOG_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_PLL_ANALOG_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_ANALOG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_PLL_ANALOG_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_PLL_ANALOG_IN)
#define HWIO_UFS_MEM_QSERDES_COM_PLL_ANALOG_PLL_ANALOG_BMSK                                                     0x1
#define HWIO_UFS_MEM_QSERDES_COM_PLL_ANALOG_PLL_ANALOG_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_COM_SW_RESET_ADDR                                                           (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x16c)
#define HWIO_UFS_MEM_QSERDES_COM_SW_RESET_OFFS                                                           (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x16c)
#define HWIO_UFS_MEM_QSERDES_COM_SW_RESET_RMSK                                                                  0x1
#define HWIO_UFS_MEM_QSERDES_COM_SW_RESET_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_SW_RESET_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_SW_RESET_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_SW_RESET_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_SW_RESET_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_SW_RESET_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_SW_RESET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_SW_RESET_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_SW_RESET_IN)
#define HWIO_UFS_MEM_QSERDES_COM_SW_RESET_SW_RESET_BMSK                                                         0x1
#define HWIO_UFS_MEM_QSERDES_COM_SW_RESET_SW_RESET_SHFT                                                           0

#define HWIO_UFS_MEM_QSERDES_COM_CORE_CLK_EN_ADDR                                                        (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x170)
#define HWIO_UFS_MEM_QSERDES_COM_CORE_CLK_EN_OFFS                                                        (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x170)
#define HWIO_UFS_MEM_QSERDES_COM_CORE_CLK_EN_RMSK                                                              0xff
#define HWIO_UFS_MEM_QSERDES_COM_CORE_CLK_EN_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_CORE_CLK_EN_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_CORE_CLK_EN_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_CORE_CLK_EN_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_CORE_CLK_EN_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_CORE_CLK_EN_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_CORE_CLK_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_CORE_CLK_EN_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_CORE_CLK_EN_IN)
#define HWIO_UFS_MEM_QSERDES_COM_CORE_CLK_EN_ENABLE_INTERNAL_CORECLK_DIV2_RATIO_BMSK                           0x80
#define HWIO_UFS_MEM_QSERDES_COM_CORE_CLK_EN_ENABLE_INTERNAL_CORECLK_DIV2_RATIO_SHFT                              7
#define HWIO_UFS_MEM_QSERDES_COM_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE2_BMSK                                        0x40
#define HWIO_UFS_MEM_QSERDES_COM_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE2_SHFT                                           6
#define HWIO_UFS_MEM_QSERDES_COM_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE1_BMSK                                        0x20
#define HWIO_UFS_MEM_QSERDES_COM_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE1_SHFT                                           5
#define HWIO_UFS_MEM_QSERDES_COM_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE0_BMSK                                        0x10
#define HWIO_UFS_MEM_QSERDES_COM_CORE_CLK_EN_CLKS_PLL_DIVSEL_MODE0_SHFT                                           4
#define HWIO_UFS_MEM_QSERDES_COM_CORE_CLK_EN_CORECLK_EN_MUX_BMSK                                                0x8
#define HWIO_UFS_MEM_QSERDES_COM_CORE_CLK_EN_CORECLK_EN_MUX_SHFT                                                  3
#define HWIO_UFS_MEM_QSERDES_COM_CORE_CLK_EN_CORECLK_EN_BMSK                                                    0x4
#define HWIO_UFS_MEM_QSERDES_COM_CORE_CLK_EN_CORECLK_EN_SHFT                                                      2
#define HWIO_UFS_MEM_QSERDES_COM_CORE_CLK_EN_AUXCLK_EN_MUX_BMSK                                                 0x2
#define HWIO_UFS_MEM_QSERDES_COM_CORE_CLK_EN_AUXCLK_EN_MUX_SHFT                                                   1
#define HWIO_UFS_MEM_QSERDES_COM_CORE_CLK_EN_AUXCLK_EN_BMSK                                                     0x1
#define HWIO_UFS_MEM_QSERDES_COM_CORE_CLK_EN_AUXCLK_EN_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_COM_CMN_CONFIG_1_ADDR                                                       (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x174)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_CONFIG_1_OFFS                                                       (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x174)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_CONFIG_1_RMSK                                                             0xff
#define HWIO_UFS_MEM_QSERDES_COM_CMN_CONFIG_1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_CMN_CONFIG_1_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_CONFIG_1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_CMN_CONFIG_1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_CONFIG_1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_CMN_CONFIG_1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_CONFIG_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_CMN_CONFIG_1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_CMN_CONFIG_1_IN)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_CONFIG_1_PLL_FBCLK_SEL_MODE2_BMSK                                         0x80
#define HWIO_UFS_MEM_QSERDES_COM_CMN_CONFIG_1_PLL_FBCLK_SEL_MODE2_SHFT                                            7
#define HWIO_UFS_MEM_QSERDES_COM_CMN_CONFIG_1_CORECLK_DIVISOR_MODE1_BMSK                                       0x40
#define HWIO_UFS_MEM_QSERDES_COM_CMN_CONFIG_1_CORECLK_DIVISOR_MODE1_SHFT                                          6
#define HWIO_UFS_MEM_QSERDES_COM_CMN_CONFIG_1_CORECLK_DIVISOR_MODE0_BMSK                                       0x20
#define HWIO_UFS_MEM_QSERDES_COM_CMN_CONFIG_1_CORECLK_DIVISOR_MODE0_SHFT                                          5
#define HWIO_UFS_MEM_QSERDES_COM_CMN_CONFIG_1_PLL_FBCLK_SEL_MODE0_BMSK                                         0x10
#define HWIO_UFS_MEM_QSERDES_COM_CMN_CONFIG_1_PLL_FBCLK_SEL_MODE0_SHFT                                            4
#define HWIO_UFS_MEM_QSERDES_COM_CMN_CONFIG_1_PSM_SWITCH_CORECLK_BMSK                                           0x8
#define HWIO_UFS_MEM_QSERDES_COM_CMN_CONFIG_1_PSM_SWITCH_CORECLK_SHFT                                             3
#define HWIO_UFS_MEM_QSERDES_COM_CMN_CONFIG_1_PSM_SWITCH_AUXCLK_BMSK                                            0x4
#define HWIO_UFS_MEM_QSERDES_COM_CMN_CONFIG_1_PSM_SWITCH_AUXCLK_SHFT                                              2
#define HWIO_UFS_MEM_QSERDES_COM_CMN_CONFIG_1_PLL_FBCLK_SEL_MODE1_BMSK                                          0x2
#define HWIO_UFS_MEM_QSERDES_COM_CMN_CONFIG_1_PLL_FBCLK_SEL_MODE1_SHFT                                            1
#define HWIO_UFS_MEM_QSERDES_COM_CMN_CONFIG_1_CLK_BIAS_REFSEL_BMSK                                              0x1
#define HWIO_UFS_MEM_QSERDES_COM_CMN_CONFIG_1_CLK_BIAS_REFSEL_SHFT                                                0

#define HWIO_UFS_MEM_QSERDES_COM_CMN_RATE_OVERRIDE_ADDR                                                  (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x178)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_RATE_OVERRIDE_OFFS                                                  (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x178)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_RATE_OVERRIDE_RMSK                                                        0x3f
#define HWIO_UFS_MEM_QSERDES_COM_CMN_RATE_OVERRIDE_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_CMN_RATE_OVERRIDE_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_RATE_OVERRIDE_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_CMN_RATE_OVERRIDE_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_RATE_OVERRIDE_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_CMN_RATE_OVERRIDE_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_RATE_OVERRIDE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_CMN_RATE_OVERRIDE_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_CMN_RATE_OVERRIDE_IN)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_RATE_OVERRIDE_PLL_HS_SWITCH_MUX_BMSK                                      0x20
#define HWIO_UFS_MEM_QSERDES_COM_CMN_RATE_OVERRIDE_PLL_HS_SWITCH_MUX_SHFT                                         5
#define HWIO_UFS_MEM_QSERDES_COM_CMN_RATE_OVERRIDE_PLL_HS_SWITCH_BMSK                                          0x10
#define HWIO_UFS_MEM_QSERDES_COM_CMN_RATE_OVERRIDE_PLL_HS_SWITCH_SHFT                                             4
#define HWIO_UFS_MEM_QSERDES_COM_CMN_RATE_OVERRIDE_CMN_RATE_SW_UPDATE_BMSK                                      0x8
#define HWIO_UFS_MEM_QSERDES_COM_CMN_RATE_OVERRIDE_CMN_RATE_SW_UPDATE_SHFT                                        3
#define HWIO_UFS_MEM_QSERDES_COM_CMN_RATE_OVERRIDE_CMN_RATE_SW_SEL_BMSK                                         0x4
#define HWIO_UFS_MEM_QSERDES_COM_CMN_RATE_OVERRIDE_CMN_RATE_SW_SEL_SHFT                                           2
#define HWIO_UFS_MEM_QSERDES_COM_CMN_RATE_OVERRIDE_CMN_RATE_CODE_BMSK                                           0x3
#define HWIO_UFS_MEM_QSERDES_COM_CMN_RATE_OVERRIDE_CMN_RATE_CODE_SHFT                                             0

#define HWIO_UFS_MEM_QSERDES_COM_SVS_MODE_CLK_SEL_ADDR                                                   (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x17c)
#define HWIO_UFS_MEM_QSERDES_COM_SVS_MODE_CLK_SEL_OFFS                                                   (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x17c)
#define HWIO_UFS_MEM_QSERDES_COM_SVS_MODE_CLK_SEL_RMSK                                                         0x3f
#define HWIO_UFS_MEM_QSERDES_COM_SVS_MODE_CLK_SEL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_SVS_MODE_CLK_SEL_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_SVS_MODE_CLK_SEL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_SVS_MODE_CLK_SEL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_SVS_MODE_CLK_SEL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_SVS_MODE_CLK_SEL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_SVS_MODE_CLK_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_SVS_MODE_CLK_SEL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_SVS_MODE_CLK_SEL_IN)
#define HWIO_UFS_MEM_QSERDES_COM_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE2_BMSK                                 0x30
#define HWIO_UFS_MEM_QSERDES_COM_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE2_SHFT                                    4
#define HWIO_UFS_MEM_QSERDES_COM_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE1_BMSK                                  0xc
#define HWIO_UFS_MEM_QSERDES_COM_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE1_SHFT                                    2
#define HWIO_UFS_MEM_QSERDES_COM_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE0_BMSK                                  0x3
#define HWIO_UFS_MEM_QSERDES_COM_SVS_MODE_CLK_SEL_PLL_DIGCLK_DIVSEL_MODE0_SHFT                                    0

#define HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS_SEL_ADDR                                                      (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x180)
#define HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS_SEL_OFFS                                                      (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x180)
#define HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS_SEL_RMSK                                                            0xff
#define HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS_SEL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS_SEL_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS_SEL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS_SEL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS_SEL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS_SEL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS_SEL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS_SEL_IN)
#define HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS_SEL_CLK_DEBUG_SEL_BMSK                                              0xf0
#define HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS_SEL_CLK_DEBUG_SEL_SHFT                                                 4
#define HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS_SEL_DEBUG_BUS_SEL_BMSK                                               0xf
#define HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS_SEL_DEBUG_BUS_SEL_SHFT                                                 0

#define HWIO_UFS_MEM_QSERDES_COM_CMN_MISC1_ADDR                                                          (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x184)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MISC1_OFFS                                                          (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x184)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MISC1_RMSK                                                                0xff
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MISC1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_CMN_MISC1_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MISC1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_CMN_MISC1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MISC1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_CMN_MISC1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MISC1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_CMN_MISC1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_CMN_MISC1_IN)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MISC1_COUPLE_HS_SWITCH_RATE_CHANGE_BMSK                                   0x80
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MISC1_COUPLE_HS_SWITCH_RATE_CHANGE_SHFT                                      7
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MISC1_DIS_CG_RATE_CHANGE_BMSK                                             0x40
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MISC1_DIS_CG_RATE_CHANGE_SHFT                                                6
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MISC1_DIS_CG_SYSGLITCH_BMSK                                               0x20
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MISC1_DIS_CG_SYSGLITCH_SHFT                                                  5
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MISC1_PLL_RESET_MUX_BMSK                                                  0x10
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MISC1_PLL_RESET_MUX_SHFT                                                     4
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MISC1_PLL_RESET_BMSK                                                       0x8
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MISC1_PLL_RESET_SHFT                                                         3
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MISC1_PLL_VREG_READY_MUX_BMSK                                              0x4
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MISC1_PLL_VREG_READY_MUX_SHFT                                                2
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MISC1_PLL_VREG_READY_BMSK                                                  0x2
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MISC1_PLL_VREG_READY_SHFT                                                    1
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MISC1_DISABLE_B2T_INTEGLOOP_CLKGATE_BMSK                                   0x1
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MISC1_DISABLE_B2T_INTEGLOOP_CLKGATE_SHFT                                     0

#define HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_ADDR                                                           (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x188)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_OFFS                                                           (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x188)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_RMSK                                                                 0xff
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_IN)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_CMN_MODE_7_0_BMSK                                                    0xff
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_CMN_MODE_7_0_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_CONTD_ADDR                                                     (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x18c)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_CONTD_OFFS                                                     (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x18c)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_CONTD_RMSK                                                           0xff
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_CONTD_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_CONTD_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_CONTD_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_CONTD_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_CONTD_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_CONTD_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_CONTD_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_CONTD_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_CONTD_IN)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_CONTD_CMN_MODE_15_8_BMSK                                             0xff
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_CONTD_CMN_MODE_15_8_SHFT                                                0

#define HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_CONTD1_ADDR                                                    (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x190)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_CONTD1_OFFS                                                    (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x190)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_CONTD1_RMSK                                                          0xff
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_CONTD1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_CONTD1_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_CONTD1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_CONTD1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_CONTD1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_CONTD1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_CONTD1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_CONTD1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_CONTD1_IN)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_CONTD1_CMN_MODE_23_16_BMSK                                           0xff
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_CONTD1_CMN_MODE_23_16_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_CONTD2_ADDR                                                    (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x194)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_CONTD2_OFFS                                                    (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x194)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_CONTD2_RMSK                                                          0xff
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_CONTD2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_CONTD2_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_CONTD2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_CONTD2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_CONTD2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_CONTD2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_CONTD2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_CONTD2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_CONTD2_IN)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_CONTD2_CMN_MODE_31_24_BMSK                                           0xff
#define HWIO_UFS_MEM_QSERDES_COM_CMN_MODE_CONTD2_CMN_MODE_31_24_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_COM_VCO_DC_LEVEL_CTRL_ADDR                                                  (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x198)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_DC_LEVEL_CTRL_OFFS                                                  (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x198)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_DC_LEVEL_CTRL_RMSK                                                        0x7f
#define HWIO_UFS_MEM_QSERDES_COM_VCO_DC_LEVEL_CTRL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_VCO_DC_LEVEL_CTRL_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_DC_LEVEL_CTRL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_VCO_DC_LEVEL_CTRL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_DC_LEVEL_CTRL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_VCO_DC_LEVEL_CTRL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_DC_LEVEL_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_VCO_DC_LEVEL_CTRL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_VCO_DC_LEVEL_CTRL_IN)
#define HWIO_UFS_MEM_QSERDES_COM_VCO_DC_LEVEL_CTRL_PLL_VREFGEN_REFSEL_BMSK                                     0x60
#define HWIO_UFS_MEM_QSERDES_COM_VCO_DC_LEVEL_CTRL_PLL_VREFGEN_REFSEL_SHFT                                        5
#define HWIO_UFS_MEM_QSERDES_COM_VCO_DC_LEVEL_CTRL_PLL_VAR_DCCTRL_BMSK                                         0x18
#define HWIO_UFS_MEM_QSERDES_COM_VCO_DC_LEVEL_CTRL_PLL_VAR_DCCTRL_SHFT                                            3
#define HWIO_UFS_MEM_QSERDES_COM_VCO_DC_LEVEL_CTRL_CMN_VREG_SEL_BMSK                                            0x7
#define HWIO_UFS_MEM_QSERDES_COM_VCO_DC_LEVEL_CTRL_CMN_VREG_SEL_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_ADDR                                             (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x19c)
#define HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_OFFS                                             (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x19c)
#define HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_RMSK                                                   0xff
#define HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_IN)
#define HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_BIN_VCOCAL_HSCLK_SEL_MODE1_BMSK                        0xf0
#define HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_BIN_VCOCAL_HSCLK_SEL_MODE1_SHFT                           4
#define HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_BIN_VCOCAL_HSCLK_SEL_MODE0_BMSK                         0xf
#define HWIO_UFS_MEM_QSERDES_COM_BIN_VCOCAL_HSCLK_SEL_1_BIN_VCOCAL_HSCLK_SEL_MODE0_SHFT                           0

#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_CTRL_1_ADDR                                                  (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x1a0)
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_CTRL_1_OFFS                                                  (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x1a0)
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_CTRL_1_RMSK                                                        0xff
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_CTRL_1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_CTRL_1_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_CTRL_1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_CTRL_1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_CTRL_1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_CTRL_1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_CTRL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_CTRL_1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_CTRL_1_IN)
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_CTRL_1_SELECT_LOOP_UNROLL_BMSK                                     0x80
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_CTRL_1_SELECT_LOOP_UNROLL_SHFT                                        7
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_CTRL_1_SLOWCLK_DIVISOR_DIGCLK_MODE2_BMSK                           0x60
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_CTRL_1_SLOWCLK_DIVISOR_DIGCLK_MODE2_SHFT                              5
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_CTRL_1_SLOWCLK_DIVISOR_DIGCLK_MODE1_BMSK                           0x18
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_CTRL_1_SLOWCLK_DIVISOR_DIGCLK_MODE1_SHFT                              3
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_CTRL_1_SLOWCLK_DIVISOR_DIGCLK_MODE0_BMSK                            0x6
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_CTRL_1_SLOWCLK_DIVISOR_DIGCLK_MODE0_SHFT                              1
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_CTRL_1_FORCE_REFGEN_READY_BMSK                                      0x1
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_CTRL_1_FORCE_REFGEN_READY_SHFT                                        0

#define HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_ADDR                                               (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x1a4)
#define HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_OFFS                                               (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x1a4)
#define HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_RMSK                                                     0xff
#define HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_IN)
#define HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_KEEP_GAIN_ADJ_STEP_SEL_SSC_BMSK                          0x80
#define HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_KEEP_GAIN_ADJ_STEP_SEL_SSC_SHFT                             7
#define HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_GAIN_ADJ_STEP_SEL_BMSK                                   0x70
#define HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_GAIN_ADJ_STEP_SEL_SHFT                                      4
#define HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_COUNTER_LIMIT_SEL_BMSK                                    0xe
#define HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_COUNTER_LIMIT_SEL_SHFT                                      1
#define HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_ENABLE_GAIN_ADJ_BMSK                                      0x1
#define HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_1_ENABLE_GAIN_ADJ_SHFT                                        0

#define HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_ADDR                                               (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x1a8)
#define HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_OFFS                                               (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x1a8)
#define HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_RMSK                                                     0xff
#define HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_IN)
#define HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_MAX_KI_GAIN_LSB_BMSK                                     0xff
#define HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_2_MAX_KI_GAIN_LSB_SHFT                                        0

#define HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_ADDR                                               (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x1ac)
#define HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_OFFS                                               (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x1ac)
#define HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_RMSK                                                     0xff
#define HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_IN)
#define HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_MIN_KI_GAIN_LSB_BMSK                                     0xff
#define HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_3_MIN_KI_GAIN_LSB_SHFT                                        0

#define HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_ADDR                                               (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x1b0)
#define HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_OFFS                                               (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x1b0)
#define HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_RMSK                                                     0xff
#define HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_IN)
#define HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_MAX_KI_GAIN_MSB_BMSK                                     0xf0
#define HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_MAX_KI_GAIN_MSB_SHFT                                        4
#define HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_MIN_KI_GAIN_MSB_BMSK                                      0xf
#define HWIO_UFS_MEM_QSERDES_COM_AUTO_GAIN_ADJ_CTRL_4_MIN_KI_GAIN_MSB_SHFT                                        0

#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_ADDR                                                    (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x1b4)
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_OFFS                                                    (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x1b4)
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_RMSK                                                          0xff
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_IN)
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_EXT_TSYNC_MUX_BMSK                                            0x80
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_EXT_TSYNC_MUX_SHFT                                               7
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_EXT_TSYNC_BMSK                                                0x40
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_EXT_TSYNC_SHFT                                                   6
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_CLKS_PLL_DIVSEL_EPCLK_MODE1_BMSK                              0x20
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_CLKS_PLL_DIVSEL_EPCLK_MODE1_SHFT                                 5
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_CLKS_PLL_DIVSEL_EPCLK_MODE0_BMSK                              0x10
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_CLKS_PLL_DIVSEL_EPCLK_MODE0_SHFT                                 4
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_GAIN_ADJ_INVERSE_POLARITY_BMSK                                 0x8
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_GAIN_ADJ_INVERSE_POLARITY_SHFT                                   3
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_COUNTER_LIMIT_SEL_SSC_BMSK                                     0x7
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_COUNTER_LIMIT_SEL_SSC_SHFT                                       0

#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_2_ADDR                                                  (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x1b8)
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_2_OFFS                                                  (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x1b8)
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_2_RMSK                                                        0xff
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_2_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_2_IN)
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_2_SAVED_FOR_FUTURE_1_BMSK                                     0xc0
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_2_SAVED_FOR_FUTURE_1_SHFT                                        6
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_2_CLOCK_FORWARDING_EN_BMSK                                    0x20
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_2_CLOCK_FORWARDING_EN_SHFT                                       5
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_2_CMN_MODE_MODE1_BMSK                                         0x18
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_2_CMN_MODE_MODE1_SHFT                                            3
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_2_CMN_VREG_SEL_MODE1_BMSK                                      0x7
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_2_CMN_VREG_SEL_MODE1_SHFT                                        0

#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_3_ADDR                                                  (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x1bc)
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_3_OFFS                                                  (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x1bc)
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_3_RMSK                                                        0xff
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_3_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_3_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_3_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_3_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_3_IN)
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_3_CMN_MODE_4_MODE2_BMSK                                       0x80
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_3_CMN_MODE_4_MODE2_SHFT                                          7
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_3_CMN_MODE_4_MODE1_BMSK                                       0x40
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_3_CMN_MODE_4_MODE1_SHFT                                          6
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_3_CLKS_PLL_DIVSEL_EPCLK_MODE2_BMSK                            0x20
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_3_CLKS_PLL_DIVSEL_EPCLK_MODE2_SHFT                               5
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_3_CMN_MODE_MODE2_BMSK                                         0x18
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_3_CMN_MODE_MODE2_SHFT                                            3
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_3_CMN_VREG_SEL_MODE2_BMSK                                      0x7
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_3_CMN_VREG_SEL_MODE2_SHFT                                        0

#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_4_ADDR                                                  (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x1c0)
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_4_OFFS                                                  (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x1c0)
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_4_RMSK                                                        0xff
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_4_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_4_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_4_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_4_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_4_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_4_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_4_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_4_IN)
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_4_CMN_MODE_31_28_MODE2_BMSK                                   0xf0
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_4_CMN_MODE_31_28_MODE2_SHFT                                      4
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_4_CMN_MODE_31_28_MODE1_BMSK                                    0xf
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_4_CMN_MODE_31_28_MODE1_SHFT                                      0

#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_5_ADDR                                                  (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x1c4)
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_5_OFFS                                                  (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x1c4)
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_5_RMSK                                                        0xff
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_5_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_5_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_5_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_5_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_5_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_5_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_5_ADDR,m,v,HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_5_IN)
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_5_HYBRID_MODE_MUX_BMSK                                        0x80
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_5_HYBRID_MODE_MUX_SHFT                                           7
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_5_HYBRID_MODE_BMSK                                            0x40
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_5_HYBRID_MODE_SHFT                                               6
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_5_PLL_DIGITAL_REFCLK_DIV2_EN_MODE2_BMSK                       0x20
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_5_PLL_DIGITAL_REFCLK_DIV2_EN_MODE2_SHFT                          5
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_5_PLL_ANALOG_REFCLK_DIV2_EN_MODE2_BMSK                        0x10
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_5_PLL_ANALOG_REFCLK_DIV2_EN_MODE2_SHFT                           4
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_5_PLL_DIGITAL_REFCLK_DIV2_EN_MODE1_BMSK                        0x8
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_5_PLL_DIGITAL_REFCLK_DIV2_EN_MODE1_SHFT                          3
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_5_PLL_ANALOG_REFCLK_DIV2_EN_MODE1_BMSK                         0x4
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_5_PLL_ANALOG_REFCLK_DIV2_EN_MODE1_SHFT                           2
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_5_PLL_DIGITAL_REFCLK_DIV2_EN_MODE0_BMSK                        0x2
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_5_PLL_DIGITAL_REFCLK_DIV2_EN_MODE0_SHFT                          1
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_5_PLL_ANALOG_REFCLK_DIV2_EN_MODE0_BMSK                         0x1
#define HWIO_UFS_MEM_QSERDES_COM_ADDITIONAL_MISC_5_PLL_ANALOG_REFCLK_DIV2_EN_MODE0_SHFT                           0

#define HWIO_UFS_MEM_QSERDES_COM_MODE_OPERATION_STATUS_ADDR                                              (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x1c8)
#define HWIO_UFS_MEM_QSERDES_COM_MODE_OPERATION_STATUS_OFFS                                              (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x1c8)
#define HWIO_UFS_MEM_QSERDES_COM_MODE_OPERATION_STATUS_RMSK                                                     0x7
#define HWIO_UFS_MEM_QSERDES_COM_MODE_OPERATION_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_MODE_OPERATION_STATUS_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_MODE_OPERATION_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_MODE_OPERATION_STATUS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_MODE_OPERATION_STATUS_PLL_HS_SWITCH_SELECTED_BMSK                              0x4
#define HWIO_UFS_MEM_QSERDES_COM_MODE_OPERATION_STATUS_PLL_HS_SWITCH_SELECTED_SHFT                                2
#define HWIO_UFS_MEM_QSERDES_COM_MODE_OPERATION_STATUS_PLL_MODE_SELECTED_BMSK                                   0x3
#define HWIO_UFS_MEM_QSERDES_COM_MODE_OPERATION_STATUS_PLL_MODE_SELECTED_SHFT                                     0

#define HWIO_UFS_MEM_QSERDES_COM_SYSCLK_DET_COMP_STATUS_ADDR                                             (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x1cc)
#define HWIO_UFS_MEM_QSERDES_COM_SYSCLK_DET_COMP_STATUS_OFFS                                             (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x1cc)
#define HWIO_UFS_MEM_QSERDES_COM_SYSCLK_DET_COMP_STATUS_RMSK                                                    0x1
#define HWIO_UFS_MEM_QSERDES_COM_SYSCLK_DET_COMP_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_SYSCLK_DET_COMP_STATUS_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_SYSCLK_DET_COMP_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_SYSCLK_DET_COMP_STATUS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_SYSCLK_DET_COMP_STATUS_SYSCLK_CLKDET_COMP_BMSK                                 0x1
#define HWIO_UFS_MEM_QSERDES_COM_SYSCLK_DET_COMP_STATUS_SYSCLK_CLKDET_COMP_SHFT                                   0

#define HWIO_UFS_MEM_QSERDES_COM_CMN_STATUS_ADDR                                                         (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x1d0)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_STATUS_OFFS                                                         (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x1d0)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_STATUS_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_COM_CMN_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_CMN_STATUS_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_CMN_STATUS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_CMN_STATUS_REFGEN_READY_BMSK                                                  0x80
#define HWIO_UFS_MEM_QSERDES_COM_CMN_STATUS_REFGEN_READY_SHFT                                                     7
#define HWIO_UFS_MEM_QSERDES_COM_CMN_STATUS_FREEZEIO_D_BMSK                                                    0x40
#define HWIO_UFS_MEM_QSERDES_COM_CMN_STATUS_FREEZEIO_D_SHFT                                                       6
#define HWIO_UFS_MEM_QSERDES_COM_CMN_STATUS_SWITCH_TO_REFCLK_DONE_BMSK                                         0x20
#define HWIO_UFS_MEM_QSERDES_COM_CMN_STATUS_SWITCH_TO_REFCLK_DONE_SHFT                                            5
#define HWIO_UFS_MEM_QSERDES_COM_CMN_STATUS_SWITCH_TO_CORECLK_DONE_BMSK                                        0x10
#define HWIO_UFS_MEM_QSERDES_COM_CMN_STATUS_SWITCH_TO_CORECLK_DONE_SHFT                                           4
#define HWIO_UFS_MEM_QSERDES_COM_CMN_STATUS_SWITCH_TO_AUXCLK_DONE_BMSK                                          0x8
#define HWIO_UFS_MEM_QSERDES_COM_CMN_STATUS_SWITCH_TO_AUXCLK_DONE_SHFT                                            3
#define HWIO_UFS_MEM_QSERDES_COM_CMN_STATUS_PLL_UNLOCKED_BMSK                                                   0x4
#define HWIO_UFS_MEM_QSERDES_COM_CMN_STATUS_PLL_UNLOCKED_SHFT                                                     2
#define HWIO_UFS_MEM_QSERDES_COM_CMN_STATUS_PLL_LOCKED_BMSK                                                     0x2
#define HWIO_UFS_MEM_QSERDES_COM_CMN_STATUS_PLL_LOCKED_SHFT                                                       1
#define HWIO_UFS_MEM_QSERDES_COM_CMN_STATUS_PLL_FREQ_DONE_BMSK                                                  0x1
#define HWIO_UFS_MEM_QSERDES_COM_CMN_STATUS_PLL_FREQ_DONE_SHFT                                                    0

#define HWIO_UFS_MEM_QSERDES_COM_RESET_SM_STATUS_ADDR                                                    (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x1d4)
#define HWIO_UFS_MEM_QSERDES_COM_RESET_SM_STATUS_OFFS                                                    (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x1d4)
#define HWIO_UFS_MEM_QSERDES_COM_RESET_SM_STATUS_RMSK                                                          0xff
#define HWIO_UFS_MEM_QSERDES_COM_RESET_SM_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_RESET_SM_STATUS_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_RESET_SM_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_RESET_SM_STATUS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_RESET_SM_STATUS_RESETSM_BMSK                                                  0xff
#define HWIO_UFS_MEM_QSERDES_COM_RESET_SM_STATUS_RESETSM_SHFT                                                     0

#define HWIO_UFS_MEM_QSERDES_COM_RESTRIM_CODE_STATUS_ADDR                                                (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x1d8)
#define HWIO_UFS_MEM_QSERDES_COM_RESTRIM_CODE_STATUS_OFFS                                                (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x1d8)
#define HWIO_UFS_MEM_QSERDES_COM_RESTRIM_CODE_STATUS_RMSK                                                      0x7f
#define HWIO_UFS_MEM_QSERDES_COM_RESTRIM_CODE_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_RESTRIM_CODE_STATUS_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_RESTRIM_CODE_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_RESTRIM_CODE_STATUS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_RESTRIM_CODE_STATUS_RESTRIM_CODE_BMSK                                         0x7f
#define HWIO_UFS_MEM_QSERDES_COM_RESTRIM_CODE_STATUS_RESTRIM_CODE_SHFT                                            0

#define HWIO_UFS_MEM_QSERDES_COM_PLLCAL_CODE1_STATUS_ADDR                                                (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x1dc)
#define HWIO_UFS_MEM_QSERDES_COM_PLLCAL_CODE1_STATUS_OFFS                                                (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x1dc)
#define HWIO_UFS_MEM_QSERDES_COM_PLLCAL_CODE1_STATUS_RMSK                                                      0xff
#define HWIO_UFS_MEM_QSERDES_COM_PLLCAL_CODE1_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_PLLCAL_CODE1_STATUS_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_PLLCAL_CODE1_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_PLLCAL_CODE1_STATUS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_PLLCAL_CODE1_STATUS_VCO_CTUNE_BINCODE_7_0_BMSK                                0xff
#define HWIO_UFS_MEM_QSERDES_COM_PLLCAL_CODE1_STATUS_VCO_CTUNE_BINCODE_7_0_SHFT                                   0

#define HWIO_UFS_MEM_QSERDES_COM_PLLCAL_CODE2_STATUS_ADDR                                                (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x1e0)
#define HWIO_UFS_MEM_QSERDES_COM_PLLCAL_CODE2_STATUS_OFFS                                                (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x1e0)
#define HWIO_UFS_MEM_QSERDES_COM_PLLCAL_CODE2_STATUS_RMSK                                                       0x3
#define HWIO_UFS_MEM_QSERDES_COM_PLLCAL_CODE2_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_PLLCAL_CODE2_STATUS_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_PLLCAL_CODE2_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_PLLCAL_CODE2_STATUS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_PLLCAL_CODE2_STATUS_VCO_CTUNE_BINCODE_9_8_BMSK                                 0x3
#define HWIO_UFS_MEM_QSERDES_COM_PLLCAL_CODE2_STATUS_VCO_CTUNE_BINCODE_9_8_SHFT                                   0

#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_ADDR                                           (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x1e4)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_OFFS                                           (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x1e4)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_RMSK                                                 0xff
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_INTEGLOOP_BINCODE_BMSK                               0xff
#define HWIO_UFS_MEM_QSERDES_COM_INTEGLOOP_BINCODE_STATUS_INTEGLOOP_BINCODE_SHFT                                  0

#define HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS0_ADDR                                                         (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x1e8)
#define HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS0_OFFS                                                         (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x1e8)
#define HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS0_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS0_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS0_DEBUG_BUS_7_0_BMSK                                                 0xff
#define HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS0_DEBUG_BUS_7_0_SHFT                                                    0

#define HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS1_ADDR                                                         (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x1ec)
#define HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS1_OFFS                                                         (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x1ec)
#define HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS1_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS1_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS1_DEBUG_BUS_15_8_BMSK                                                0xff
#define HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS1_DEBUG_BUS_15_8_SHFT                                                   0

#define HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS2_ADDR                                                         (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x1f0)
#define HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS2_OFFS                                                         (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x1f0)
#define HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS2_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS2_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS2_DEBUG_BUS_23_16_BMSK                                               0xff
#define HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS2_DEBUG_BUS_23_16_SHFT                                                  0

#define HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS3_ADDR                                                         (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x1f4)
#define HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS3_OFFS                                                         (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x1f4)
#define HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS3_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS3_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS3_DEBUG_BUS_31_24_BMSK                                               0xff
#define HWIO_UFS_MEM_QSERDES_COM_DEBUG_BUS3_DEBUG_BUS_31_24_SHFT                                                  0

#define HWIO_UFS_MEM_QSERDES_COM_C_READY_STATUS_ADDR                                                     (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x1f8)
#define HWIO_UFS_MEM_QSERDES_COM_C_READY_STATUS_OFFS                                                     (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x1f8)
#define HWIO_UFS_MEM_QSERDES_COM_C_READY_STATUS_RMSK                                                            0x1
#define HWIO_UFS_MEM_QSERDES_COM_C_READY_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_C_READY_STATUS_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_C_READY_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_C_READY_STATUS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_C_READY_STATUS_C_READY_BMSK                                                    0x1
#define HWIO_UFS_MEM_QSERDES_COM_C_READY_STATUS_C_READY_SHFT                                                      0

#define HWIO_UFS_MEM_QSERDES_COM_READ_DUMMY_1_ADDR                                                       (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE      + 0x1fc)
#define HWIO_UFS_MEM_QSERDES_COM_READ_DUMMY_1_OFFS                                                       (UFS_MEM_QSERDES_COM_QSERDES_COM_UFS_QMP_PLL_REG_BASE_OFFS + 0x1fc)
#define HWIO_UFS_MEM_QSERDES_COM_READ_DUMMY_1_RMSK                                                             0xff
#define HWIO_UFS_MEM_QSERDES_COM_READ_DUMMY_1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_COM_READ_DUMMY_1_ADDR)
#define HWIO_UFS_MEM_QSERDES_COM_READ_DUMMY_1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_COM_READ_DUMMY_1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_COM_READ_DUMMY_1_READ_DUMMY_1_BMSK                                                0xff
#define HWIO_UFS_MEM_QSERDES_COM_READ_DUMMY_1_READ_DUMMY_1_SHFT                                                   0

/*----------------------------------------------------------------------------
 * MODULE: UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX
 *--------------------------------------------------------------------------*/

#define UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE                                                    (UFS_MEM_UFS_2LANE_G5_REGS_BASE      + 0x00001200)
#define UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_SIZE                                               0x3d8
#define UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_USED                                               0x3d4
#define UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS                                               0x00001200

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE0_ADDR                                              (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x0)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE0_OFFS                                              (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x0)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE0_RMSK                                                    0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE0_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE0_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE0_UCDR_FASTLOCK_FO_GAIN_RATE0_BMSK                        0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE0_UCDR_FASTLOCK_FO_GAIN_RATE0_SHFT                           0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE1_ADDR                                              (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x4)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE1_OFFS                                              (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x4)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE1_RMSK                                                    0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE1_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE1_UCDR_FASTLOCK_FO_GAIN_RATE1_BMSK                        0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE1_UCDR_FASTLOCK_FO_GAIN_RATE1_SHFT                           0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE2_ADDR                                              (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x8)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE2_OFFS                                              (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x8)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE2_RMSK                                                    0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE2_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE2_UCDR_FASTLOCK_FO_GAIN_RATE2_BMSK                        0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE2_UCDR_FASTLOCK_FO_GAIN_RATE2_SHFT                           0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE3_ADDR                                              (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0xc)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE3_OFFS                                              (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0xc)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE3_RMSK                                                    0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE3_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE3_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE3_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE3_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE3_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE3_UCDR_FASTLOCK_FO_GAIN_RATE3_BMSK                        0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE3_UCDR_FASTLOCK_FO_GAIN_RATE3_SHFT                           0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE4_ADDR                                              (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x10)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE4_OFFS                                              (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x10)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE4_RMSK                                                    0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE4_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE4_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE4_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE4_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE4_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE4_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE4_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE4_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE4_UCDR_FASTLOCK_FO_GAIN_RATE4_BMSK                        0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_FO_GAIN_RATE4_UCDR_FASTLOCK_FO_GAIN_RATE4_SHFT                           0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE0_ADDR                                              (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x14)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE0_OFFS                                              (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x14)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE0_RMSK                                                    0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE0_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE0_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE0_UCDR_FASTLOCK_SO_GAIN_RATE0_BMSK                        0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE0_UCDR_FASTLOCK_SO_GAIN_RATE0_SHFT                           0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE1_ADDR                                              (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x18)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE1_OFFS                                              (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x18)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE1_RMSK                                                    0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE1_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE1_UCDR_FASTLOCK_SO_GAIN_RATE1_BMSK                        0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE1_UCDR_FASTLOCK_SO_GAIN_RATE1_SHFT                           0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE2_ADDR                                              (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x1c)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE2_OFFS                                              (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x1c)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE2_RMSK                                                    0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE2_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE2_UCDR_FASTLOCK_SO_GAIN_RATE2_BMSK                        0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE2_UCDR_FASTLOCK_SO_GAIN_RATE2_SHFT                           0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE3_ADDR                                              (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x20)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE3_OFFS                                              (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x20)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE3_RMSK                                                    0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE3_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE3_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE3_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE3_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE3_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE3_UCDR_FASTLOCK_SO_GAIN_RATE3_BMSK                        0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE3_UCDR_FASTLOCK_SO_GAIN_RATE3_SHFT                           0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE4_ADDR                                              (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x24)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE4_OFFS                                              (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x24)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE4_RMSK                                                    0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE4_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE4_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE4_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE4_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE4_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE4_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE4_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE4_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE4_UCDR_FASTLOCK_SO_GAIN_RATE4_BMSK                        0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_SO_GAIN_RATE4_UCDR_FASTLOCK_SO_GAIN_RATE4_SHFT                           0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_SATURATION_ADDR                                                       (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x28)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_SATURATION_OFFS                                                       (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x28)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_SATURATION_RMSK                                                             0x3f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_SATURATION_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_SATURATION_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_SATURATION_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_SATURATION_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_SATURATION_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_SATURATION_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_SATURATION_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_SATURATION_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_SATURATION_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_SATURATION_UCDR_SO_SATURATION_BMSK                                          0x3f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_SATURATION_UCDR_SO_SATURATION_SHFT                                             0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_TO_SO_DELAY_ADDR                                                      (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x2c)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_TO_SO_DELAY_OFFS                                                      (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x2c)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_TO_SO_DELAY_RMSK                                                            0xff
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_TO_SO_DELAY_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_TO_SO_DELAY_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_TO_SO_DELAY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_TO_SO_DELAY_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_TO_SO_DELAY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_TO_SO_DELAY_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_TO_SO_DELAY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_TO_SO_DELAY_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_TO_SO_DELAY_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_TO_SO_DELAY_UCDR_FO_TO_SO_DELAY_BMSK                                        0xff
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_TO_SO_DELAY_UCDR_FO_TO_SO_DELAY_SHFT                                           0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE0_ADDR                                            (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x30)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE0_OFFS                                            (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x30)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE0_RMSK                                                  0xff
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE0_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE0_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE0_UCDR_FASTLOCK_COUNTER_LOW_RATE0_BMSK                  0xff
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE0_UCDR_FASTLOCK_COUNTER_LOW_RATE0_SHFT                     0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE0_ADDR                                           (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x34)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE0_OFFS                                           (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x34)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE0_RMSK                                                 0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE0_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE0_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE0_UCDR_FASTLOCK_COUNTER_HIGH_RATE0_BMSK                0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE0_UCDR_FASTLOCK_COUNTER_HIGH_RATE0_SHFT                   0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE1_ADDR                                            (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x38)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE1_OFFS                                            (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x38)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE1_RMSK                                                  0xff
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE1_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE1_UCDR_FASTLOCK_COUNTER_LOW_RATE1_BMSK                  0xff
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE1_UCDR_FASTLOCK_COUNTER_LOW_RATE1_SHFT                     0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE1_ADDR                                           (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x3c)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE1_OFFS                                           (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x3c)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE1_RMSK                                                 0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE1_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE1_UCDR_FASTLOCK_COUNTER_HIGH_RATE1_BMSK                0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE1_UCDR_FASTLOCK_COUNTER_HIGH_RATE1_SHFT                   0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE2_ADDR                                            (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x40)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE2_OFFS                                            (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x40)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE2_RMSK                                                  0xff
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE2_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE2_UCDR_FASTLOCK_COUNTER_LOW_RATE2_BMSK                  0xff
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE2_UCDR_FASTLOCK_COUNTER_LOW_RATE2_SHFT                     0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE2_ADDR                                           (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x44)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE2_OFFS                                           (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x44)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE2_RMSK                                                 0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE2_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE2_UCDR_FASTLOCK_COUNTER_HIGH_RATE2_BMSK                0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE2_UCDR_FASTLOCK_COUNTER_HIGH_RATE2_SHFT                   0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE3_ADDR                                            (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x48)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE3_OFFS                                            (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x48)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE3_RMSK                                                  0xff
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE3_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE3_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE3_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE3_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE3_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE3_UCDR_FASTLOCK_COUNTER_LOW_RATE3_BMSK                  0xff
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE3_UCDR_FASTLOCK_COUNTER_LOW_RATE3_SHFT                     0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE3_ADDR                                           (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x4c)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE3_OFFS                                           (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x4c)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE3_RMSK                                                 0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE3_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE3_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE3_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE3_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE3_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE3_UCDR_FASTLOCK_COUNTER_HIGH_RATE3_BMSK                0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE3_UCDR_FASTLOCK_COUNTER_HIGH_RATE3_SHFT                   0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE4_ADDR                                            (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x50)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE4_OFFS                                            (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x50)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE4_RMSK                                                  0xff
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE4_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE4_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE4_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE4_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE4_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE4_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE4_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE4_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE4_UCDR_FASTLOCK_COUNTER_LOW_RATE4_BMSK                  0xff
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_LOW_RATE4_UCDR_FASTLOCK_COUNTER_LOW_RATE4_SHFT                     0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE4_ADDR                                           (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x54)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE4_OFFS                                           (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x54)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE4_RMSK                                                 0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE4_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE4_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE4_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE4_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE4_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE4_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE4_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE4_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE4_UCDR_FASTLOCK_COUNTER_HIGH_RATE4_BMSK                0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FASTLOCK_COUNT_HIGH_RATE4_UCDR_FASTLOCK_COUNTER_HIGH_RATE4_SHFT                   0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL1_ADDR                                                            (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x58)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL1_OFFS                                                            (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x58)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL1_RMSK                                                                  0xff
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL1_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL1_CDRCLK_DIVSEL_RATE3_BMSK                                              0xc0
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL1_CDRCLK_DIVSEL_RATE3_SHFT                                                 6
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL1_CDRCLK_DIVSEL_RATE2_BMSK                                              0x30
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL1_CDRCLK_DIVSEL_RATE2_SHFT                                                 4
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL1_CDRCLK_DIVSEL_RATE1_BMSK                                               0xc
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL1_CDRCLK_DIVSEL_RATE1_SHFT                                                 2
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL1_CDRCLK_DIVSEL_RATE0_BMSK                                               0x3
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL1_CDRCLK_DIVSEL_RATE0_SHFT                                                 0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL2_ADDR                                                            (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x5c)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL2_OFFS                                                            (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x5c)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL2_RMSK                                                                  0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL2_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL2_CDR_SB2_RATE4_BMSK                                                    0x40
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL2_CDR_SB2_RATE4_SHFT                                                       6
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL2_CDR_SB2_RATE3_BMSK                                                    0x20
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL2_CDR_SB2_RATE3_SHFT                                                       5
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL2_CDR_SB2_RATE2_BMSK                                                    0x10
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL2_CDR_SB2_RATE2_SHFT                                                       4
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL2_CDR_SB2_RATE1_BMSK                                                     0x8
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL2_CDR_SB2_RATE1_SHFT                                                       3
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL2_CDR_SB2_RATE0_BMSK                                                     0x4
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL2_CDR_SB2_RATE0_SHFT                                                       2
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL2_CDRCLK_DIVSEL_RATE4_BMSK                                               0x3
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL2_CDRCLK_DIVSEL_RATE4_SHFT                                                 0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL3_ADDR                                                            (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x60)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL3_OFFS                                                            (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x60)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL3_RMSK                                                                  0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL3_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL3_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL3_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL3_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL3_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL3_CDR_SIGDEL_SB2_RATE4_BMSK                                             0x10
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL3_CDR_SIGDEL_SB2_RATE4_SHFT                                                4
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL3_CDR_SIGDEL_SB2_RATE3_BMSK                                              0x8
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL3_CDR_SIGDEL_SB2_RATE3_SHFT                                                3
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL3_CDR_SIGDEL_SB2_RATE2_BMSK                                              0x4
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL3_CDR_SIGDEL_SB2_RATE2_SHFT                                                2
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL3_CDR_SIGDEL_SB2_RATE1_BMSK                                              0x2
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL3_CDR_SIGDEL_SB2_RATE1_SHFT                                                1
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL3_CDR_SIGDEL_SB2_RATE0_BMSK                                              0x1
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CTRL3_CDR_SIGDEL_SB2_RATE0_SHFT                                                0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE0_ADDR                                                   (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x64)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE0_OFFS                                                   (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x64)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE0_RMSK                                                         0x3f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE0_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE0_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE0_DIV6PD_THRESH1_RATE0_BMSK                                    0x3f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE0_DIV6PD_THRESH1_RATE0_SHFT                                       0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE1_ADDR                                                   (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x68)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE1_OFFS                                                   (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x68)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE1_RMSK                                                         0x3f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE1_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE1_DIV6PD_THRESH1_RATE1_BMSK                                    0x3f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE1_DIV6PD_THRESH1_RATE1_SHFT                                       0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE2_ADDR                                                   (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x6c)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE2_OFFS                                                   (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x6c)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE2_RMSK                                                         0x3f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE2_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE2_DIV6PD_THRESH1_RATE2_BMSK                                    0x3f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE2_DIV6PD_THRESH1_RATE2_SHFT                                       0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE3_ADDR                                                   (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x70)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE3_OFFS                                                   (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x70)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE3_RMSK                                                         0x3f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE3_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE3_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE3_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE3_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE3_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE3_DIV6PD_THRESH1_RATE3_BMSK                                    0x3f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE3_DIV6PD_THRESH1_RATE3_SHFT                                       0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE4_ADDR                                                   (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x74)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE4_OFFS                                                   (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x74)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE4_RMSK                                                         0x3f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE4_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE4_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE4_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE4_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE4_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE4_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE4_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE4_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE4_DIV6PD_THRESH1_RATE4_BMSK                                    0x3f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH1_RATE4_DIV6PD_THRESH1_RATE4_SHFT                                       0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE0_ADDR                                                   (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x78)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE0_OFFS                                                   (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x78)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE0_RMSK                                                         0x3f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE0_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE0_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE0_DIV6PD_THRESH2_RATE0_BMSK                                    0x3f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE0_DIV6PD_THRESH2_RATE0_SHFT                                       0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE1_ADDR                                                   (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x7c)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE1_OFFS                                                   (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x7c)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE1_RMSK                                                         0x3f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE1_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE1_DIV6PD_THRESH2_RATE1_BMSK                                    0x3f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE1_DIV6PD_THRESH2_RATE1_SHFT                                       0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE2_ADDR                                                   (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x80)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE2_OFFS                                                   (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x80)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE2_RMSK                                                         0x3f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE2_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE2_DIV6PD_THRESH2_RATE2_BMSK                                    0x3f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE2_DIV6PD_THRESH2_RATE2_SHFT                                       0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE3_ADDR                                                   (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x84)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE3_OFFS                                                   (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x84)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE3_RMSK                                                         0x3f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE3_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE3_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE3_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE3_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE3_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE3_DIV6PD_THRESH2_RATE3_BMSK                                    0x3f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE3_DIV6PD_THRESH2_RATE3_SHFT                                       0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE4_ADDR                                                   (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x88)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE4_OFFS                                                   (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x88)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE4_RMSK                                                         0x3f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE4_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE4_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE4_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE4_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE4_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE4_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE4_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE4_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE4_DIV6PD_THRESH2_RATE4_BMSK                                    0x3f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_THRESH2_RATE4_DIV6PD_THRESH2_RATE4_SHFT                                       0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE0_ADDR                                                     (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x8c)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE0_OFFS                                                     (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x8c)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE0_RMSK                                                           0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE0_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE0_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE0_DIV6PD_GAIN1_RATE0_BMSK                                        0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE0_DIV6PD_GAIN1_RATE0_SHFT                                           0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE1_ADDR                                                     (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x90)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE1_OFFS                                                     (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x90)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE1_RMSK                                                           0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE1_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE1_DIV6PD_GAIN1_RATE1_BMSK                                        0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE1_DIV6PD_GAIN1_RATE1_SHFT                                           0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE2_ADDR                                                     (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x94)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE2_OFFS                                                     (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x94)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE2_RMSK                                                           0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE2_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE2_DIV6PD_GAIN1_RATE2_BMSK                                        0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE2_DIV6PD_GAIN1_RATE2_SHFT                                           0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE3_ADDR                                                     (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x98)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE3_OFFS                                                     (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x98)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE3_RMSK                                                           0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE3_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE3_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE3_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE3_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE3_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE3_DIV6PD_GAIN1_RATE3_BMSK                                        0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE3_DIV6PD_GAIN1_RATE3_SHFT                                           0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE4_ADDR                                                     (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x9c)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE4_OFFS                                                     (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x9c)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE4_RMSK                                                           0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE4_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE4_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE4_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE4_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE4_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE4_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE4_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE4_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE4_DIV6PD_GAIN1_RATE4_BMSK                                        0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN1_RATE4_DIV6PD_GAIN1_RATE4_SHFT                                           0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE0_ADDR                                                     (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0xa0)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE0_OFFS                                                     (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0xa0)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE0_RMSK                                                           0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE0_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE0_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE0_DIV6PD_GAIN2_RATE0_BMSK                                        0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE0_DIV6PD_GAIN2_RATE0_SHFT                                           0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE1_ADDR                                                     (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0xa4)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE1_OFFS                                                     (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0xa4)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE1_RMSK                                                           0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE1_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE1_DIV6PD_GAIN2_RATE1_BMSK                                        0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE1_DIV6PD_GAIN2_RATE1_SHFT                                           0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE2_ADDR                                                     (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0xa8)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE2_OFFS                                                     (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0xa8)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE2_RMSK                                                           0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE2_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE2_DIV6PD_GAIN2_RATE2_BMSK                                        0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE2_DIV6PD_GAIN2_RATE2_SHFT                                           0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE3_ADDR                                                     (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0xac)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE3_OFFS                                                     (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0xac)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE3_RMSK                                                           0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE3_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE3_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE3_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE3_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE3_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE3_DIV6PD_GAIN2_RATE3_BMSK                                        0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE3_DIV6PD_GAIN2_RATE3_SHFT                                           0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE4_ADDR                                                     (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0xb0)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE4_OFFS                                                     (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0xb0)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE4_RMSK                                                           0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE4_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE4_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE4_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE4_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE4_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE4_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE4_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE4_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE4_DIV6PD_GAIN2_RATE4_BMSK                                        0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SB2_GAIN2_RATE4_DIV6PD_GAIN2_RATE4_SHFT                                           0

#define HWIO_UFS_MEM_QSERDES_RX0_SVS_MODE_CTRL_ADDR                                                            (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0xb4)
#define HWIO_UFS_MEM_QSERDES_RX0_SVS_MODE_CTRL_OFFS                                                            (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0xb4)
#define HWIO_UFS_MEM_QSERDES_RX0_SVS_MODE_CTRL_RMSK                                                                  0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_SVS_MODE_CTRL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_SVS_MODE_CTRL_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_SVS_MODE_CTRL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_SVS_MODE_CTRL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_SVS_MODE_CTRL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_SVS_MODE_CTRL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_SVS_MODE_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_SVS_MODE_CTRL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_SVS_MODE_CTRL_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_SVS_MODE_CTRL_SVS_MODE_RATE4_BMSK                                                   0x10
#define HWIO_UFS_MEM_QSERDES_RX0_SVS_MODE_CTRL_SVS_MODE_RATE4_SHFT                                                      4
#define HWIO_UFS_MEM_QSERDES_RX0_SVS_MODE_CTRL_SVS_MODE_RATE3_BMSK                                                    0x8
#define HWIO_UFS_MEM_QSERDES_RX0_SVS_MODE_CTRL_SVS_MODE_RATE3_SHFT                                                      3
#define HWIO_UFS_MEM_QSERDES_RX0_SVS_MODE_CTRL_SVS_MODE_RATE2_BMSK                                                    0x4
#define HWIO_UFS_MEM_QSERDES_RX0_SVS_MODE_CTRL_SVS_MODE_RATE2_SHFT                                                      2
#define HWIO_UFS_MEM_QSERDES_RX0_SVS_MODE_CTRL_SVS_MODE_RATE1_BMSK                                                    0x2
#define HWIO_UFS_MEM_QSERDES_RX0_SVS_MODE_CTRL_SVS_MODE_RATE1_SHFT                                                      1
#define HWIO_UFS_MEM_QSERDES_RX0_SVS_MODE_CTRL_SVS_MODE_RATE0_BMSK                                                    0x1
#define HWIO_UFS_MEM_QSERDES_RX0_SVS_MODE_CTRL_SVS_MODE_RATE0_SHFT                                                      0

#define HWIO_UFS_MEM_QSERDES_RX0_RXCLK_DIV2_CTRL_ADDR                                                          (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0xb8)
#define HWIO_UFS_MEM_QSERDES_RX0_RXCLK_DIV2_CTRL_OFFS                                                          (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0xb8)
#define HWIO_UFS_MEM_QSERDES_RX0_RXCLK_DIV2_CTRL_RMSK                                                                0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_RXCLK_DIV2_CTRL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RXCLK_DIV2_CTRL_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RXCLK_DIV2_CTRL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RXCLK_DIV2_CTRL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RXCLK_DIV2_CTRL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RXCLK_DIV2_CTRL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RXCLK_DIV2_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RXCLK_DIV2_CTRL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RXCLK_DIV2_CTRL_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RXCLK_DIV2_CTRL_RXCLK_DIV2_SEL_RATE4_BMSK                                           0x10
#define HWIO_UFS_MEM_QSERDES_RX0_RXCLK_DIV2_CTRL_RXCLK_DIV2_SEL_RATE4_SHFT                                              4
#define HWIO_UFS_MEM_QSERDES_RX0_RXCLK_DIV2_CTRL_RXCLK_DIV2_SEL_RATE3_BMSK                                            0x8
#define HWIO_UFS_MEM_QSERDES_RX0_RXCLK_DIV2_CTRL_RXCLK_DIV2_SEL_RATE3_SHFT                                              3
#define HWIO_UFS_MEM_QSERDES_RX0_RXCLK_DIV2_CTRL_RXCLK_DIV2_SEL_RATE2_BMSK                                            0x4
#define HWIO_UFS_MEM_QSERDES_RX0_RXCLK_DIV2_CTRL_RXCLK_DIV2_SEL_RATE2_SHFT                                              2
#define HWIO_UFS_MEM_QSERDES_RX0_RXCLK_DIV2_CTRL_RXCLK_DIV2_SEL_RATE1_BMSK                                            0x2
#define HWIO_UFS_MEM_QSERDES_RX0_RXCLK_DIV2_CTRL_RXCLK_DIV2_SEL_RATE1_SHFT                                              1
#define HWIO_UFS_MEM_QSERDES_RX0_RXCLK_DIV2_CTRL_RXCLK_DIV2_SEL_RATE0_BMSK                                            0x1
#define HWIO_UFS_MEM_QSERDES_RX0_RXCLK_DIV2_CTRL_RXCLK_DIV2_SEL_RATE0_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_BAND_CTRL0_ADDR                                                            (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0xbc)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BAND_CTRL0_OFFS                                                            (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0xbc)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BAND_CTRL0_RMSK                                                                  0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BAND_CTRL0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_BAND_CTRL0_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BAND_CTRL0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_BAND_CTRL0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BAND_CTRL0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_BAND_CTRL0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BAND_CTRL0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_BAND_CTRL0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_BAND_CTRL0_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BAND_CTRL0_RX_BAND_RATE3_BMSK                                                    0xc0
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BAND_CTRL0_RX_BAND_RATE3_SHFT                                                       6
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BAND_CTRL0_RX_BAND_RATE2_BMSK                                                    0x30
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BAND_CTRL0_RX_BAND_RATE2_SHFT                                                       4
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BAND_CTRL0_RX_BAND_RATE1_BMSK                                                     0xc
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BAND_CTRL0_RX_BAND_RATE1_SHFT                                                       2
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BAND_CTRL0_RX_BAND_RATE0_BMSK                                                     0x3
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BAND_CTRL0_RX_BAND_RATE0_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_BAND_CTRL1_ADDR                                                            (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0xc0)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BAND_CTRL1_OFFS                                                            (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0xc0)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BAND_CTRL1_RMSK                                                                   0x3
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BAND_CTRL1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_BAND_CTRL1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BAND_CTRL1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_BAND_CTRL1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BAND_CTRL1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_BAND_CTRL1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BAND_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_BAND_CTRL1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_BAND_CTRL1_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BAND_CTRL1_RX_BAND_RATE4_BMSK                                                     0x3
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BAND_CTRL1_RX_BAND_RATE4_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_BW_CTRL0_ADDR                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0xc4)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_BW_CTRL0_OFFS                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0xc4)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_BW_CTRL0_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_BW_CTRL0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_BW_CTRL0_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_BW_CTRL0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_BW_CTRL0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_BW_CTRL0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_BW_CTRL0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_BW_CTRL0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_BW_CTRL0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_BW_CTRL0_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_BW_CTRL0_RX_TERM_BW_RATE3_BMSK                                              0xc0
#define HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_BW_CTRL0_RX_TERM_BW_RATE3_SHFT                                                 6
#define HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_BW_CTRL0_RX_TERM_BW_RATE2_BMSK                                              0x30
#define HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_BW_CTRL0_RX_TERM_BW_RATE2_SHFT                                                 4
#define HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_BW_CTRL0_RX_TERM_BW_RATE1_BMSK                                               0xc
#define HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_BW_CTRL0_RX_TERM_BW_RATE1_SHFT                                                 2
#define HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_BW_CTRL0_RX_TERM_BW_RATE0_BMSK                                               0x3
#define HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_BW_CTRL0_RX_TERM_BW_RATE0_SHFT                                                 0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_BW_CTRL1_ADDR                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0xc8)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_BW_CTRL1_OFFS                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0xc8)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_BW_CTRL1_RMSK                                                                0x3
#define HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_BW_CTRL1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_BW_CTRL1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_BW_CTRL1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_BW_CTRL1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_BW_CTRL1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_BW_CTRL1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_BW_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_BW_CTRL1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_BW_CTRL1_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_BW_CTRL1_RX_TERM_BW_RATE4_BMSK                                               0x3
#define HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_BW_CTRL1_RX_TERM_BW_RATE4_SHFT                                                 0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE0_ADDR                                                       (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0xcc)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE0_OFFS                                                       (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0xcc)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE0_RMSK                                                             0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE0_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE0_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE0_UCDR_FO_GAIN_RATE0_BMSK                                          0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE0_UCDR_FO_GAIN_RATE0_SHFT                                             0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE1_ADDR                                                       (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0xd0)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE1_OFFS                                                       (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0xd0)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE1_RMSK                                                             0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE1_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE1_UCDR_FO_GAIN_RATE1_BMSK                                          0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE1_UCDR_FO_GAIN_RATE1_SHFT                                             0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE2_ADDR                                                       (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0xd4)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE2_OFFS                                                       (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0xd4)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE2_RMSK                                                             0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE2_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE2_UCDR_FO_GAIN_RATE2_BMSK                                          0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE2_UCDR_FO_GAIN_RATE2_SHFT                                             0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE3_ADDR                                                       (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0xd8)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE3_OFFS                                                       (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0xd8)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE3_RMSK                                                             0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE3_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE3_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE3_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE3_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE3_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE3_UCDR_FO_GAIN_RATE3_BMSK                                          0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE3_UCDR_FO_GAIN_RATE3_SHFT                                             0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE4_ADDR                                                       (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0xdc)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE4_OFFS                                                       (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0xdc)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE4_RMSK                                                             0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE4_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE4_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE4_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE4_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE4_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE4_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE4_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE4_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE4_UCDR_FO_GAIN_RATE4_BMSK                                          0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_FO_GAIN_RATE4_UCDR_FO_GAIN_RATE4_SHFT                                             0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE0_ADDR                                                       (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0xe0)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE0_OFFS                                                       (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0xe0)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE0_RMSK                                                             0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE0_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE0_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE0_UCDR_SO_GAIN_RATE0_BMSK                                          0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE0_UCDR_SO_GAIN_RATE0_SHFT                                             0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE1_ADDR                                                       (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0xe4)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE1_OFFS                                                       (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0xe4)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE1_RMSK                                                             0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE1_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE1_UCDR_SO_GAIN_RATE1_BMSK                                          0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE1_UCDR_SO_GAIN_RATE1_SHFT                                             0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE2_ADDR                                                       (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0xe8)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE2_OFFS                                                       (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0xe8)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE2_RMSK                                                             0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE2_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE2_UCDR_SO_GAIN_RATE2_BMSK                                          0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE2_UCDR_SO_GAIN_RATE2_SHFT                                             0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE3_ADDR                                                       (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0xec)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE3_OFFS                                                       (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0xec)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE3_RMSK                                                             0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE3_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE3_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE3_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE3_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE3_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE3_UCDR_SO_GAIN_RATE3_BMSK                                          0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE3_UCDR_SO_GAIN_RATE3_SHFT                                             0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE4_ADDR                                                       (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0xf0)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE4_OFFS                                                       (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0xf0)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE4_RMSK                                                             0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE4_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE4_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE4_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE4_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE4_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE4_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE4_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE4_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE4_UCDR_SO_GAIN_RATE4_BMSK                                          0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_SO_GAIN_RATE4_UCDR_SO_GAIN_RATE4_SHFT                                             0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CONTROLS_ADDR                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0xf4)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CONTROLS_OFFS                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0xf4)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CONTROLS_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CONTROLS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CONTROLS_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CONTROLS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CONTROLS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CONTROLS_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CONTROLS_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CONTROLS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CONTROLS_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CONTROLS_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CONTROLS_PI_QUAD_DIR_MUX_BMSK                                               0x80
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CONTROLS_PI_QUAD_DIR_MUX_SHFT                                                  7
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CONTROLS_PI_QUAD_DIR_BMSK                                                   0x40
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CONTROLS_PI_QUAD_DIR_SHFT                                                      6
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CONTROLS_PI_QUAD_DIR_FLIP_BMSK                                              0x20
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CONTROLS_PI_QUAD_DIR_FLIP_SHFT                                                 5
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CONTROLS_SB2_EN_BMSK                                                        0x10
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CONTROLS_SB2_EN_SHFT                                                           4
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CONTROLS_PD_MODE_BMSK                                                        0x8
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CONTROLS_PD_MODE_SHFT                                                          3
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CONTROLS_UCDR_ENABLE_BMSK                                                    0x4
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CONTROLS_UCDR_ENABLE_SHFT                                                      2
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CONTROLS_UCDR_BLOCK_STEP_BY_TWO_BMSK                                         0x2
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CONTROLS_UCDR_BLOCK_STEP_BY_TWO_SHFT                                           1
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CONTROLS_UCDR_FASTLOCK_ENABLE_BMSK                                           0x1
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PI_CONTROLS_UCDR_FASTLOCK_ENABLE_SHFT                                             0

#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PD_DATA_FILTER_ENABLES_ADDR                                              (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0xf8)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PD_DATA_FILTER_ENABLES_OFFS                                              (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0xf8)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PD_DATA_FILTER_ENABLES_RMSK                                                    0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PD_DATA_FILTER_ENABLES_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_PD_DATA_FILTER_ENABLES_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PD_DATA_FILTER_ENABLES_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_UCDR_PD_DATA_FILTER_ENABLES_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PD_DATA_FILTER_ENABLES_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_UCDR_PD_DATA_FILTER_ENABLES_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PD_DATA_FILTER_ENABLES_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_UCDR_PD_DATA_FILTER_ENABLES_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_UCDR_PD_DATA_FILTER_ENABLES_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PD_DATA_FILTER_ENABLES_PD_DATA_FILTER_EN_RATE4_BMSK                            0x10
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PD_DATA_FILTER_ENABLES_PD_DATA_FILTER_EN_RATE4_SHFT                               4
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PD_DATA_FILTER_ENABLES_PD_DATA_FILTER_EN_RATE3_BMSK                             0x8
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PD_DATA_FILTER_ENABLES_PD_DATA_FILTER_EN_RATE3_SHFT                               3
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PD_DATA_FILTER_ENABLES_PD_DATA_FILTER_EN_RATE2_BMSK                             0x4
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PD_DATA_FILTER_ENABLES_PD_DATA_FILTER_EN_RATE2_SHFT                               2
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PD_DATA_FILTER_ENABLES_PD_DATA_FILTER_EN_RATE1_BMSK                             0x2
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PD_DATA_FILTER_ENABLES_PD_DATA_FILTER_EN_RATE1_SHFT                               1
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PD_DATA_FILTER_ENABLES_PD_DATA_FILTER_EN_RATE0_BMSK                             0x1
#define HWIO_UFS_MEM_QSERDES_RX0_UCDR_PD_DATA_FILTER_ENABLES_PD_DATA_FILTER_EN_RATE0_SHFT                               0

#define HWIO_UFS_MEM_QSERDES_RX0_AUX_CONTROL_ADDR                                                              (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0xfc)
#define HWIO_UFS_MEM_QSERDES_RX0_AUX_CONTROL_OFFS                                                              (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0xfc)
#define HWIO_UFS_MEM_QSERDES_RX0_AUX_CONTROL_RMSK                                                                    0xff
#define HWIO_UFS_MEM_QSERDES_RX0_AUX_CONTROL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_AUX_CONTROL_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_AUX_CONTROL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_AUX_CONTROL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_AUX_CONTROL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_AUX_CONTROL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_AUX_CONTROL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_AUX_CONTROL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_AUX_CONTROL_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_AUX_CONTROL_AUXDATA_THRESH_FORCE_BMSK                                               0x80
#define HWIO_UFS_MEM_QSERDES_RX0_AUX_CONTROL_AUXDATA_THRESH_FORCE_SHFT                                                  7
#define HWIO_UFS_MEM_QSERDES_RX0_AUX_CONTROL_AUX_OFFSET_MUX_BMSK                                                     0x40
#define HWIO_UFS_MEM_QSERDES_RX0_AUX_CONTROL_AUX_OFFSET_MUX_SHFT                                                        6
#define HWIO_UFS_MEM_QSERDES_RX0_AUX_CONTROL_AUX_OFFSET_BMSK                                                         0x3f
#define HWIO_UFS_MEM_QSERDES_RX0_AUX_CONTROL_AUX_OFFSET_SHFT                                                            0

#define HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_TB_ADDR                                                               (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x100)
#define HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_TB_OFFS                                                               (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x100)
#define HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_TB_RMSK                                                                      0xf
#define HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_TB_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_TB_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_TB_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_TB_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_TB_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_TB_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_TB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_TB_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_TB_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_TB_AUXDATA_THRESH_BIN_MUX_BMSK                                               0x8
#define HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_TB_AUXDATA_THRESH_BIN_MUX_SHFT                                                 3
#define HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_TB_AUXDATA_THRESH_BIN_BMSK                                                   0x7
#define HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_TB_AUXDATA_THRESH_BIN_SHFT                                                     0

#define HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_BIN_RATE01_ADDR                                                       (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x104)
#define HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_BIN_RATE01_OFFS                                                       (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x104)
#define HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_BIN_RATE01_RMSK                                                             0x77
#define HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_BIN_RATE01_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_BIN_RATE01_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_BIN_RATE01_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_BIN_RATE01_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_BIN_RATE01_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_BIN_RATE01_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_BIN_RATE01_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_BIN_RATE01_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_BIN_RATE01_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_BIN_RATE01_AUXDATA_BIN_RATE1_BMSK                                           0x70
#define HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_BIN_RATE01_AUXDATA_BIN_RATE1_SHFT                                              4
#define HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_BIN_RATE01_AUXDATA_BIN_RATE0_BMSK                                            0x7
#define HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_BIN_RATE01_AUXDATA_BIN_RATE0_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_BIN_RATE23_ADDR                                                       (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x108)
#define HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_BIN_RATE23_OFFS                                                       (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x108)
#define HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_BIN_RATE23_RMSK                                                             0x77
#define HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_BIN_RATE23_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_BIN_RATE23_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_BIN_RATE23_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_BIN_RATE23_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_BIN_RATE23_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_BIN_RATE23_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_BIN_RATE23_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_BIN_RATE23_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_BIN_RATE23_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_BIN_RATE23_AUXDATA_BIN_RATE3_BMSK                                           0x70
#define HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_BIN_RATE23_AUXDATA_BIN_RATE3_SHFT                                              4
#define HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_BIN_RATE23_AUXDATA_BIN_RATE2_BMSK                                            0x7
#define HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_BIN_RATE23_AUXDATA_BIN_RATE2_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_BIN_RATE4_ADDR                                                        (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x10c)
#define HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_BIN_RATE4_OFFS                                                        (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x10c)
#define HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_BIN_RATE4_RMSK                                                               0x7
#define HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_BIN_RATE4_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_BIN_RATE4_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_BIN_RATE4_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_BIN_RATE4_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_BIN_RATE4_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_BIN_RATE4_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_BIN_RATE4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_BIN_RATE4_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_BIN_RATE4_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_BIN_RATE4_AUXDATA_BIN_RATE4_BMSK                                             0x7
#define HWIO_UFS_MEM_QSERDES_RX0_AUXDATA_BIN_RATE4_AUXDATA_BIN_RATE4_SHFT                                               0

#define HWIO_UFS_MEM_QSERDES_RX0_RCLK_AUXDATA_SEL_ADDR                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x110)
#define HWIO_UFS_MEM_QSERDES_RX0_RCLK_AUXDATA_SEL_OFFS                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x110)
#define HWIO_UFS_MEM_QSERDES_RX0_RCLK_AUXDATA_SEL_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RCLK_AUXDATA_SEL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RCLK_AUXDATA_SEL_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RCLK_AUXDATA_SEL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RCLK_AUXDATA_SEL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RCLK_AUXDATA_SEL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RCLK_AUXDATA_SEL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RCLK_AUXDATA_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RCLK_AUXDATA_SEL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RCLK_AUXDATA_SEL_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RCLK_AUXDATA_SEL_AUXDATA_EN_BMSK                                                    0x80
#define HWIO_UFS_MEM_QSERDES_RX0_RCLK_AUXDATA_SEL_AUXDATA_EN_SHFT                                                       7
#define HWIO_UFS_MEM_QSERDES_RX0_RCLK_AUXDATA_SEL_AUXDATA_EN_MUX_BMSK                                                0x40
#define HWIO_UFS_MEM_QSERDES_RX0_RCLK_AUXDATA_SEL_AUXDATA_EN_MUX_SHFT                                                   6
#define HWIO_UFS_MEM_QSERDES_RX0_RCLK_AUXDATA_SEL_AUXCLK_EN_BMSK                                                     0x20
#define HWIO_UFS_MEM_QSERDES_RX0_RCLK_AUXDATA_SEL_AUXCLK_EN_SHFT                                                        5
#define HWIO_UFS_MEM_QSERDES_RX0_RCLK_AUXDATA_SEL_AUXCLK_EN_MUX_BMSK                                                 0x10
#define HWIO_UFS_MEM_QSERDES_RX0_RCLK_AUXDATA_SEL_AUXCLK_EN_MUX_SHFT                                                    4
#define HWIO_UFS_MEM_QSERDES_RX0_RCLK_AUXDATA_SEL_IACOMPARE_CLEAR_BMSK                                                0x8
#define HWIO_UFS_MEM_QSERDES_RX0_RCLK_AUXDATA_SEL_IACOMPARE_CLEAR_SHFT                                                  3
#define HWIO_UFS_MEM_QSERDES_RX0_RCLK_AUXDATA_SEL_IACOMPARE_ENABLE_BMSK                                               0x4
#define HWIO_UFS_MEM_QSERDES_RX0_RCLK_AUXDATA_SEL_IACOMPARE_ENABLE_SHFT                                                 2
#define HWIO_UFS_MEM_QSERDES_RX0_RCLK_AUXDATA_SEL_AUXDATA_SEL_BMSK                                                    0x2
#define HWIO_UFS_MEM_QSERDES_RX0_RCLK_AUXDATA_SEL_AUXDATA_SEL_SHFT                                                      1
#define HWIO_UFS_MEM_QSERDES_RX0_RCLK_AUXDATA_SEL_RCLK_SEL_BMSK                                                       0x1
#define HWIO_UFS_MEM_QSERDES_RX0_RCLK_AUXDATA_SEL_RCLK_SEL_SHFT                                                         0

#define HWIO_UFS_MEM_QSERDES_RX0_EOM_CTRL1_ADDR                                                                (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x114)
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_CTRL1_OFFS                                                                (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x114)
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_CTRL1_RMSK                                                                      0x3f
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_CTRL1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_EOM_CTRL1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_CTRL1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_EOM_CTRL1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_CTRL1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_EOM_CTRL1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_EOM_CTRL1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_EOM_CTRL1_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_CTRL1_VTH_DIR_MUX_BMSK                                                          0x20
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_CTRL1_VTH_DIR_MUX_SHFT                                                             5
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_CTRL1_VTH_DIR_BMSK                                                              0x10
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_CTRL1_VTH_DIR_SHFT                                                                 4
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_CTRL1_EOM_MODE_VTH_DIR0_BMSK                                                     0xf
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_CTRL1_EOM_MODE_VTH_DIR0_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_RX0_EOM_CTRL2_ADDR                                                                (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x118)
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_CTRL2_OFFS                                                                (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x118)
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_CTRL2_RMSK                                                                       0xf
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_CTRL2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_EOM_CTRL2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_CTRL2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_EOM_CTRL2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_CTRL2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_EOM_CTRL2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_EOM_CTRL2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_EOM_CTRL2_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_CTRL2_EOM_MODE_VTH_DIR1_BMSK                                                     0xf
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_CTRL2_EOM_MODE_VTH_DIR1_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_RX0_EOM_MAX_ERR_LIMIT_LSB_ADDR                                                    (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x11c)
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_MAX_ERR_LIMIT_LSB_OFFS                                                    (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x11c)
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_MAX_ERR_LIMIT_LSB_RMSK                                                          0xff
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_MAX_ERR_LIMIT_LSB_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_EOM_MAX_ERR_LIMIT_LSB_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_MAX_ERR_LIMIT_LSB_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_EOM_MAX_ERR_LIMIT_LSB_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_MAX_ERR_LIMIT_LSB_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_EOM_MAX_ERR_LIMIT_LSB_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_MAX_ERR_LIMIT_LSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_EOM_MAX_ERR_LIMIT_LSB_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_EOM_MAX_ERR_LIMIT_LSB_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_MAX_ERR_LIMIT_LSB_MAX_EOM_ERR_LIMIT_7_0_BMSK                                    0xff
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_MAX_ERR_LIMIT_LSB_MAX_EOM_ERR_LIMIT_7_0_SHFT                                       0

#define HWIO_UFS_MEM_QSERDES_RX0_EOM_MAX_ERR_LIMIT_MSB_ADDR                                                    (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x120)
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_MAX_ERR_LIMIT_MSB_OFFS                                                    (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x120)
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_MAX_ERR_LIMIT_MSB_RMSK                                                          0xff
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_MAX_ERR_LIMIT_MSB_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_EOM_MAX_ERR_LIMIT_MSB_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_MAX_ERR_LIMIT_MSB_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_EOM_MAX_ERR_LIMIT_MSB_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_MAX_ERR_LIMIT_MSB_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_EOM_MAX_ERR_LIMIT_MSB_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_MAX_ERR_LIMIT_MSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_EOM_MAX_ERR_LIMIT_MSB_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_EOM_MAX_ERR_LIMIT_MSB_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_MAX_ERR_LIMIT_MSB_MAX_EOM_ERR_LIMIT_15_8_BMSK                                   0xff
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_MAX_ERR_LIMIT_MSB_MAX_EOM_ERR_LIMIT_15_8_SHFT                                      0

#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_ENABLE_ADDR                                                           (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x124)
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_ENABLE_OFFS                                                           (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x124)
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_ENABLE_RMSK                                                                  0x1
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_ENABLE_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_ENABLE_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_ENABLE_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_ENABLE_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_ENABLE_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_ENABLE_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_ENABLE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_ENABLE_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_ENABLE_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_ENABLE_AC_JTAG_EN_BMSK                                                       0x1
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_ENABLE_AC_JTAG_EN_SHFT                                                         0

#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_INITP_ADDR                                                            (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x128)
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_INITP_OFFS                                                            (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x128)
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_INITP_RMSK                                                                   0x3
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_INITP_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_INITP_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_INITP_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_INITP_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_INITP_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_INITP_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_INITP_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_INITP_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_INITP_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_INITP_AC_JTAG_INITP_MUX_BMSK                                                 0x2
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_INITP_AC_JTAG_INITP_MUX_SHFT                                                   1
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_INITP_AC_JTAG_INITP_BMSK                                                     0x1
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_INITP_AC_JTAG_INITP_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_INITN_ADDR                                                            (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x12c)
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_INITN_OFFS                                                            (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x12c)
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_INITN_RMSK                                                                   0x3
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_INITN_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_INITN_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_INITN_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_INITN_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_INITN_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_INITN_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_INITN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_INITN_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_INITN_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_INITN_AC_JTAG_INITN_MUX_BMSK                                                 0x2
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_INITN_AC_JTAG_INITN_MUX_SHFT                                                   1
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_INITN_AC_JTAG_INITN_BMSK                                                     0x1
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_INITN_AC_JTAG_INITN_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_LVL_ADDR                                                              (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x130)
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_LVL_OFFS                                                              (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x130)
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_LVL_RMSK                                                                     0x1
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_LVL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_LVL_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_LVL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_LVL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_LVL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_LVL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_LVL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_LVL_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_LVL_AC_JTAG_LVL_BMSK                                                         0x1
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_LVL_AC_JTAG_LVL_SHFT                                                           0

#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_MODE_ADDR                                                             (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x134)
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_MODE_OFFS                                                             (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x134)
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_MODE_RMSK                                                                    0x1
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_MODE_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_MODE_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_MODE_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_MODE_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_MODE_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_MODE_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_MODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_MODE_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_MODE_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_MODE_AC_JTAG_MODE_BMSK                                                       0x1
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_MODE_AC_JTAG_MODE_SHFT                                                         0

#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_RESET_ADDR                                                            (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x138)
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_RESET_OFFS                                                            (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x138)
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_RESET_RMSK                                                                   0x1
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_RESET_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_RESET_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_RESET_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_RESET_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_RESET_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_RESET_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_RESET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_RESET_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_RESET_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_RESET_AC_JTAG_RESET_BMSK                                                     0x1
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_RESET_AC_JTAG_RESET_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_RCVR_IQ_EN_ADDR                                                            (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x13c)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_RCVR_IQ_EN_OFFS                                                            (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x13c)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_RCVR_IQ_EN_RMSK                                                                  0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_RX_RCVR_IQ_EN_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_RCVR_IQ_EN_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_RCVR_IQ_EN_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_RCVR_IQ_EN_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_RCVR_IQ_EN_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_RCVR_IQ_EN_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_RCVR_IQ_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_RCVR_IQ_EN_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_RCVR_IQ_EN_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_RCVR_IQ_EN_RX_POL_INV_BMSK                                                       0x40
#define HWIO_UFS_MEM_QSERDES_RX0_RX_RCVR_IQ_EN_RX_POL_INV_SHFT                                                          6
#define HWIO_UFS_MEM_QSERDES_RX0_RX_RCVR_IQ_EN_RX_Q_EN_MUX_BMSK                                                      0x20
#define HWIO_UFS_MEM_QSERDES_RX0_RX_RCVR_IQ_EN_RX_Q_EN_MUX_SHFT                                                         5
#define HWIO_UFS_MEM_QSERDES_RX0_RX_RCVR_IQ_EN_RX_Q_EN_BMSK                                                          0x10
#define HWIO_UFS_MEM_QSERDES_RX0_RX_RCVR_IQ_EN_RX_Q_EN_SHFT                                                             4
#define HWIO_UFS_MEM_QSERDES_RX0_RX_RCVR_IQ_EN_RX_I_EN_MUX_BMSK                                                       0x8
#define HWIO_UFS_MEM_QSERDES_RX0_RX_RCVR_IQ_EN_RX_I_EN_MUX_SHFT                                                         3
#define HWIO_UFS_MEM_QSERDES_RX0_RX_RCVR_IQ_EN_RX_I_EN_BMSK                                                           0x4
#define HWIO_UFS_MEM_QSERDES_RX0_RX_RCVR_IQ_EN_RX_I_EN_SHFT                                                             2
#define HWIO_UFS_MEM_QSERDES_RX0_RX_RCVR_IQ_EN_RCVR_EN_MUX_BMSK                                                       0x2
#define HWIO_UFS_MEM_QSERDES_RX0_RX_RCVR_IQ_EN_RCVR_EN_MUX_SHFT                                                         1
#define HWIO_UFS_MEM_QSERDES_RX0_RX_RCVR_IQ_EN_RCVR_EN_BMSK                                                           0x1
#define HWIO_UFS_MEM_QSERDES_RX0_RX_RCVR_IQ_EN_RCVR_EN_SHFT                                                             0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_Q_EN_RATES_ADDR                                                            (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x140)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_Q_EN_RATES_OFFS                                                            (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x140)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_Q_EN_RATES_RMSK                                                                  0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_RX_Q_EN_RATES_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_Q_EN_RATES_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_Q_EN_RATES_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_Q_EN_RATES_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_Q_EN_RATES_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_Q_EN_RATES_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_Q_EN_RATES_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_Q_EN_RATES_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_Q_EN_RATES_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_Q_EN_RATES_RX_Q_EN_RATE4_BMSK                                                    0x10
#define HWIO_UFS_MEM_QSERDES_RX0_RX_Q_EN_RATES_RX_Q_EN_RATE4_SHFT                                                       4
#define HWIO_UFS_MEM_QSERDES_RX0_RX_Q_EN_RATES_RX_Q_EN_RATE3_BMSK                                                     0x8
#define HWIO_UFS_MEM_QSERDES_RX0_RX_Q_EN_RATES_RX_Q_EN_RATE3_SHFT                                                       3
#define HWIO_UFS_MEM_QSERDES_RX0_RX_Q_EN_RATES_RX_Q_EN_RATE2_BMSK                                                     0x4
#define HWIO_UFS_MEM_QSERDES_RX0_RX_Q_EN_RATES_RX_Q_EN_RATE2_SHFT                                                       2
#define HWIO_UFS_MEM_QSERDES_RX0_RX_Q_EN_RATES_RX_Q_EN_RATE1_BMSK                                                     0x2
#define HWIO_UFS_MEM_QSERDES_RX0_RX_Q_EN_RATES_RX_Q_EN_RATE1_SHFT                                                       1
#define HWIO_UFS_MEM_QSERDES_RX0_RX_Q_EN_RATES_RX_Q_EN_RATE0_BMSK                                                     0x1
#define HWIO_UFS_MEM_QSERDES_RX0_RX_Q_EN_RATES_RX_Q_EN_RATE0_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_I0_DC_OFFSETS_ADDR                                                    (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x144)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_I0_DC_OFFSETS_OFFS                                                    (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x144)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_I0_DC_OFFSETS_RMSK                                                          0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_I0_DC_OFFSETS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_I0_DC_OFFSETS_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_I0_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_I0_DC_OFFSETS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_I0_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_I0_DC_OFFSETS_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_I0_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_I0_DC_OFFSETS_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_I0_DC_OFFSETS_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_I0_DC_OFFSETS_IDAC_I0_BMSK                                                  0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_I0_DC_OFFSETS_IDAC_I0_SHFT                                                     0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_I0BAR_DC_OFFSETS_ADDR                                                 (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x148)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_I0BAR_DC_OFFSETS_OFFS                                                 (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x148)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_I0BAR_DC_OFFSETS_RMSK                                                       0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_I0BAR_DC_OFFSETS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_I0BAR_DC_OFFSETS_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_I0BAR_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_I0BAR_DC_OFFSETS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_I0BAR_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_I0BAR_DC_OFFSETS_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_I0BAR_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_I0BAR_DC_OFFSETS_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_I0BAR_DC_OFFSETS_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_I0BAR_DC_OFFSETS_IDAC_I0B_BMSK                                              0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_I0BAR_DC_OFFSETS_IDAC_I0B_SHFT                                                 0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_ADDR                                                     (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x14c)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_OFFS                                                     (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x14c)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_RMSK                                                           0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_IDAC_Q_BMSK                                                    0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_Q_DC_OFFSETS_IDAC_Q_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_ADDR                                                  (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x150)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_OFFS                                                  (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x150)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_RMSK                                                        0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_IDAC_QB_BMSK                                                0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_QBAR_DC_OFFSETS_IDAC_QB_SHFT                                                   0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_ADDR                                                     (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x154)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_OFFS                                                     (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x154)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_RMSK                                                           0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_IDAC_A_BMSK                                                    0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_A_DC_OFFSETS_IDAC_A_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_ADDR                                                  (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x158)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_OFFS                                                  (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x158)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_RMSK                                                        0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_IDAC_AB_BMSK                                                0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_ABAR_DC_OFFSETS_IDAC_AB_SHFT                                                   0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_EN_ADDR                                                               (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x15c)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_EN_OFFS                                                               (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x15c)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_EN_RMSK                                                                     0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_EN_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_EN_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_EN_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_EN_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_EN_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_EN_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_EN_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_EN_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_EN_EN_SA_VOS_BMSK                                                           0x80
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_EN_EN_SA_VOS_SHFT                                                              7
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_EN_IDAC_MUX_AROUND_DEMET_BMSK                                               0x40
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_EN_IDAC_MUX_AROUND_DEMET_SHFT                                                  6
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_EN_IDAC_MUX_BMSK                                                            0x20
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_EN_IDAC_MUX_SHFT                                                               5
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_EN_IDAC_CAL_BYPASS_BMSK                                                     0x10
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_EN_IDAC_CAL_BYPASS_SHFT                                                        4
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_EN_IDAC_CAL_EN_MUX_BMSK                                                      0x8
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_EN_IDAC_CAL_EN_MUX_SHFT                                                        3
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_EN_IDAC_CAL_EN_BMSK                                                          0x4
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_EN_IDAC_CAL_EN_SHFT                                                            2
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_EN_UFS_DATA_SLICER_CAL_EN_MUX_BMSK                                           0x2
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_EN_UFS_DATA_SLICER_CAL_EN_MUX_SHFT                                             1
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_EN_UFS_DATA_SLICER_CAL_EN_BMSK                                               0x1
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_EN_UFS_DATA_SLICER_CAL_EN_SHFT                                                 0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_ENABLES_ADDR                                                          (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x160)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_ENABLES_OFFS                                                          (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x160)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_ENABLES_RMSK                                                                0x3f
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_ENABLES_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_ENABLES_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_ENABLES_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_ENABLES_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_ENABLES_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_ENABLES_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_ENABLES_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_ENABLES_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_ENABLES_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_ENABLES_IDAC_ENABLE_BMSK                                                    0x3f
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_ENABLES_IDAC_ENABLE_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_SIGN_ADDR                                                             (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x164)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_SIGN_OFFS                                                             (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x164)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_SIGN_RMSK                                                                   0x3f
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_SIGN_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_SIGN_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_SIGN_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_SIGN_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_SIGN_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_SIGN_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_SIGN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_SIGN_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_SIGN_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_SIGN_IDAC_SIGN_BMSK                                                         0x3f
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_SIGN_IDAC_SIGN_SHFT                                                            0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_HIGHZ_PARRATE_ADDR                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x168)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_HIGHZ_PARRATE_OFFS                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x168)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_HIGHZ_PARRATE_RMSK                                                               0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_RX_HIGHZ_PARRATE_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_HIGHZ_PARRATE_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_HIGHZ_PARRATE_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_HIGHZ_PARRATE_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_HIGHZ_PARRATE_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_HIGHZ_PARRATE_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_HIGHZ_PARRATE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_HIGHZ_PARRATE_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_HIGHZ_PARRATE_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_HIGHZ_PARRATE_RX_PAR_RATE_MUX_BMSK                                               0x10
#define HWIO_UFS_MEM_QSERDES_RX0_RX_HIGHZ_PARRATE_RX_PAR_RATE_MUX_SHFT                                                  4
#define HWIO_UFS_MEM_QSERDES_RX0_RX_HIGHZ_PARRATE_RX_PAR_RATE_BMSK                                                    0xc
#define HWIO_UFS_MEM_QSERDES_RX0_RX_HIGHZ_PARRATE_RX_PAR_RATE_SHFT                                                      2
#define HWIO_UFS_MEM_QSERDES_RX0_RX_HIGHZ_PARRATE_RX_HIGHZ_MUX_BMSK                                                   0x2
#define HWIO_UFS_MEM_QSERDES_RX0_RX_HIGHZ_PARRATE_RX_HIGHZ_MUX_SHFT                                                     1
#define HWIO_UFS_MEM_QSERDES_RX0_RX_HIGHZ_PARRATE_RX_HIGHZ_BMSK                                                       0x1
#define HWIO_UFS_MEM_QSERDES_RX0_RX_HIGHZ_PARRATE_RX_HIGHZ_SHFT                                                         0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR                                       (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x16c)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_OFFS                                       (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x16c)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RMSK                                             0x3f
#define HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_MUX_BMSK                            0x20
#define HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_MUX_SHFT                               5
#define HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_BMSK                                0x10
#define HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_SHFT                                   4
#define HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_MUX_BMSK                             0x8
#define HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_MUX_SHFT                               3
#define HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_BMSK                                 0x4
#define HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_SHFT                                   2
#define HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_MUX_BMSK                             0x2
#define HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_MUX_SHFT                               1
#define HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_BMSK                                 0x1
#define HWIO_UFS_MEM_QSERDES_RX0_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_SHFT                                   0

#define HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_CNTRL1_ADDR                                                           (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x170)
#define HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_CNTRL1_OFFS                                                           (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x170)
#define HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_CNTRL1_RMSK                                                                 0xff
#define HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_CNTRL1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_CNTRL1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_CNTRL1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_CNTRL1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_CNTRL1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_CNTRL1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_CNTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_CNTRL1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_CNTRL1_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_CNTRL1_VGA_UNROLL_BMSK                                                      0x80
#define HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_CNTRL1_VGA_UNROLL_SHFT                                                         7
#define HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_CNTRL1_VGAADP_MODE_BMSK                                                     0x60
#define HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_CNTRL1_VGAADP_MODE_SHFT                                                        5
#define HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_CNTRL1_VGAADP_EN_BMSK                                                       0x10
#define HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_CNTRL1_VGAADP_EN_SHFT                                                          4
#define HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_CNTRL1_VGAADP_FLIP_SIGN_BMSK                                                 0x8
#define HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_CNTRL1_VGAADP_FLIP_SIGN_SHFT                                                   3
#define HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_CNTRL1_KVGA_BMSK                                                             0x7
#define HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_CNTRL1_KVGA_SHFT                                                               0

#define HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_CNTRL2_ADDR                                                           (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x174)
#define HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_CNTRL2_OFFS                                                           (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x174)
#define HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_CNTRL2_RMSK                                                                  0xf
#define HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_CNTRL2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_CNTRL2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_CNTRL2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_CNTRL2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_CNTRL2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_CNTRL2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_CNTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_CNTRL2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_CNTRL2_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_CNTRL2_VGAADP_FORCE_EN_MUX_BMSK                                              0x8
#define HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_CNTRL2_VGAADP_FORCE_EN_MUX_SHFT                                                3
#define HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_CNTRL2_VGAADP_FORCE_EN_BMSK                                                  0x4
#define HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_CNTRL2_VGAADP_FORCE_EN_SHFT                                                    2
#define HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_CNTRL2_VGAADP_BYP_EN_MUX_BMSK                                                0x2
#define HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_CNTRL2_VGAADP_BYP_EN_MUX_SHFT                                                  1
#define HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_CNTRL2_VGAADP_EN_MUX_BMSK                                                    0x1
#define HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_CNTRL2_VGAADP_EN_MUX_SHFT                                                      0

#define HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_MAN_VAL_ADDR                                                          (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x178)
#define HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_MAN_VAL_OFFS                                                          (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x178)
#define HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_MAN_VAL_RMSK                                                                 0xf
#define HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_MAN_VAL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_MAN_VAL_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_MAN_VAL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_MAN_VAL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_MAN_VAL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_MAN_VAL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_MAN_VAL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_MAN_VAL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_MAN_VAL_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_MAN_VAL_VGACODE_MAN_VAL_BMSK                                                 0xf
#define HWIO_UFS_MEM_QSERDES_RX0_VGA_CAL_MAN_VAL_VGACODE_MAN_VAL_SHFT                                                   0

#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_CNTRL1_ADDR                                                       (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x17c)
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_CNTRL1_OFFS                                                       (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x17c)
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_CNTRL1_RMSK                                                             0xff
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_CNTRL1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_CNTRL1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_CNTRL1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_CNTRL1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_CNTRL1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_CNTRL1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_CNTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_CNTRL1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_CNTRL1_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_CNTRL1_VTH_UNROLL_BMSK                                                  0x80
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_CNTRL1_VTH_UNROLL_SHFT                                                     7
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_CNTRL1_VTHADP_MODE_BMSK                                                 0x60
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_CNTRL1_VTHADP_MODE_SHFT                                                    5
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_CNTRL1_VTHADP_EN_BMSK                                                   0x10
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_CNTRL1_VTHADP_EN_SHFT                                                      4
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_CNTRL1_VTHADP_FLIP_SIGN_BMSK                                             0x8
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_CNTRL1_VTHADP_FLIP_SIGN_SHFT                                               3
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_CNTRL1_KVTH_BMSK                                                         0x7
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_CNTRL1_KVTH_SHFT                                                           0

#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_CNTRL2_ADDR                                                       (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x180)
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_CNTRL2_OFFS                                                       (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x180)
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_CNTRL2_RMSK                                                              0xf
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_CNTRL2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_CNTRL2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_CNTRL2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_CNTRL2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_CNTRL2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_CNTRL2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_CNTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_CNTRL2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_CNTRL2_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_CNTRL2_VTHADP_FORCE_EN_MUX_BMSK                                          0x8
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_CNTRL2_VTHADP_FORCE_EN_MUX_SHFT                                            3
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_CNTRL2_VTHADP_FORCE_EN_BMSK                                              0x4
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_CNTRL2_VTHADP_FORCE_EN_SHFT                                                2
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_CNTRL2_VTHADP_BYP_EN_MUX_BMSK                                            0x2
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_CNTRL2_VTHADP_BYP_EN_MUX_SHFT                                              1
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_CNTRL2_VTHADP_EN_MUX_BMSK                                                0x1
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_CNTRL2_VTHADP_EN_MUX_SHFT                                                  0

#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE0_ADDR                                                (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x184)
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE0_OFFS                                                (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x184)
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE0_RMSK                                                      0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE0_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE0_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE0_VTHCODE_MAN_VAL_RATE0_BMSK                                0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE0_VTHCODE_MAN_VAL_RATE0_SHFT                                   0

#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE1_ADDR                                                (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x188)
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE1_OFFS                                                (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x188)
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE1_RMSK                                                      0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE1_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE1_VTHCODE_MAN_VAL_RATE1_BMSK                                0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE1_VTHCODE_MAN_VAL_RATE1_SHFT                                   0

#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE2_ADDR                                                (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x18c)
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE2_OFFS                                                (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x18c)
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE2_RMSK                                                      0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE2_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE2_VTHCODE_MAN_VAL_RATE2_BMSK                                0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE2_VTHCODE_MAN_VAL_RATE2_SHFT                                   0

#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE3_ADDR                                                (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x190)
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE3_OFFS                                                (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x190)
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE3_RMSK                                                      0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE3_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE3_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE3_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE3_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE3_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE3_VTHCODE_MAN_VAL_RATE3_BMSK                                0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE3_VTHCODE_MAN_VAL_RATE3_SHFT                                   0

#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE4_ADDR                                                (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x194)
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE4_OFFS                                                (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x194)
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE4_RMSK                                                      0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE4_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE4_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE4_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE4_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE4_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE4_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE4_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE4_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE4_VTHCODE_MAN_VAL_RATE4_BMSK                                0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_CAL_MAN_VAL_RATE4_VTHCODE_MAN_VAL_RATE4_SHFT                                   0

#define HWIO_UFS_MEM_QSERDES_RX0_GM_CAL_ADDR                                                                   (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x198)
#define HWIO_UFS_MEM_QSERDES_RX0_GM_CAL_OFFS                                                                   (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x198)
#define HWIO_UFS_MEM_QSERDES_RX0_GM_CAL_RMSK                                                                         0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_GM_CAL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_GM_CAL_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_GM_CAL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_GM_CAL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_GM_CAL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_GM_CAL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_GM_CAL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_GM_CAL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_GM_CAL_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_GM_CAL_TRAN_RCVR_GMCAL_RES_BMSK                                                     0x1e
#define HWIO_UFS_MEM_QSERDES_RX0_GM_CAL_TRAN_RCVR_GMCAL_RES_SHFT                                                        1
#define HWIO_UFS_MEM_QSERDES_RX0_GM_CAL_TRAN_RX_GMCAL_EN_BMSK                                                         0x1
#define HWIO_UFS_MEM_QSERDES_RX0_GM_CAL_TRAN_RX_GMCAL_EN_SHFT                                                           0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_VGA_GAIN2_BLK1_ADDR                                                        (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x19c)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_VGA_GAIN2_BLK1_OFFS                                                        (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x19c)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_VGA_GAIN2_BLK1_RMSK                                                              0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_VGA_GAIN2_BLK1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_VGA_GAIN2_BLK1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_VGA_GAIN2_BLK1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_VGA_GAIN2_BLK1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_VGA_GAIN2_BLK1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_VGA_GAIN2_BLK1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_VGA_GAIN2_BLK1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_VGA_GAIN2_BLK1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_VGA_GAIN2_BLK1_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_VGA_GAIN2_BLK1_RX_VGA_GAIN2_7_0_BMSK                                             0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_VGA_GAIN2_BLK1_RX_VGA_GAIN2_7_0_SHFT                                                0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_VGA_GAIN2_BLK2_ADDR                                                        (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x1a0)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_VGA_GAIN2_BLK2_OFFS                                                        (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x1a0)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_VGA_GAIN2_BLK2_RMSK                                                              0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_VGA_GAIN2_BLK2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_VGA_GAIN2_BLK2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_VGA_GAIN2_BLK2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_VGA_GAIN2_BLK2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_VGA_GAIN2_BLK2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_VGA_GAIN2_BLK2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_VGA_GAIN2_BLK2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_VGA_GAIN2_BLK2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_VGA_GAIN2_BLK2_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_VGA_GAIN2_BLK2_RX_VGA_GAIN2_15_8_BMSK                                            0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_VGA_GAIN2_BLK2_RX_VGA_GAIN2_15_8_SHFT                                               0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_ADDR                                                    (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x1a4)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_OFFS                                                    (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x1a4)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_RMSK                                                          0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_OFFSETADP_MODE_MUX_BMSK                                       0x80
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_OFFSETADP_MODE_MUX_SHFT                                          7
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_MUX_BMSK                                             0x40
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_MUX_SHFT                                                6
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_BMSK                                                 0x20
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_SHFT                                                    5
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_VGA_GAIN2_MUX_BMSK                                            0x10
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_VGA_GAIN2_MUX_SHFT                                               4
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_EQDEGCAP_BMSK                                                  0xf
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL2_EQDEGCAP_SHFT                                                    0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_ADDR                                                    (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x1a8)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_OFFS                                                    (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x1a8)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_RMSK                                                          0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_KEQ_BMSK                                                      0x70
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_KEQ_SHFT                                                         4
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_EQADP_FLIP_SIGN_BMSK                                           0x8
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_EQADP_FLIP_SIGN_SHFT                                             3
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_EQADP_BYPASS_OFF_BMSK                                          0x4
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_EQADP_BYPASS_OFF_SHFT                                            2
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_EQADP_MODE_BMSK                                                0x3
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL3_EQADP_MODE_SHFT                                                  0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_ADDR                                                    (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x1ac)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_OFFS                                                    (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x1ac)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_RMSK                                                          0x3f
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_EQ_FORCE_EN_MUX_BMSK                                          0x20
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_EQ_FORCE_EN_MUX_SHFT                                             5
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_EQ_FORCE_EN_BMSK                                              0x10
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_EQ_FORCE_EN_SHFT                                                 4
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_EQCODE_MAN_VAL_BMSK                                            0xf
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQU_ADAPTOR_CNTRL4_EQCODE_MAN_VAL_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_TSETTLE_LOW_ADDR                                                      (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x1b0)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_TSETTLE_LOW_OFFS                                                      (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x1b0)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_TSETTLE_LOW_RMSK                                                            0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_TSETTLE_LOW_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_TSETTLE_LOW_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_TSETTLE_LOW_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_TSETTLE_LOW_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_TSETTLE_LOW_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_TSETTLE_LOW_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_TSETTLE_LOW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_TSETTLE_LOW_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_TSETTLE_LOW_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_TSETTLE_LOW_TSETTLE_BMSK                                                    0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_IDAC_TSETTLE_LOW_TSETTLE_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_LSB_ADDR                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x1b4)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_LSB_OFFS                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x1b4)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_LSB_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_LSB_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_LSB_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_LSB_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_LSB_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_LSB_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_LSB_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_LSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_LSB_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_LSB_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_LSB_RX_EQ_OFFSET_LSB_BMSK                                              0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_LSB_RX_EQ_OFFSET_LSB_SHFT                                                 0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_MSB_ADDR                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x1b8)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_MSB_OFFS                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x1b8)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_MSB_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_MSB_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_MSB_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_MSB_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_MSB_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_MSB_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_MSB_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_MSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_MSB_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_MSB_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_MSB_RX_EQ_OFFSET_MSB_BMSK                                              0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_MSB_RX_EQ_OFFSET_MSB_SHFT                                                 0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR                                              (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x1bc)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFS                                              (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x1bc)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RMSK                                                    0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RX_EQ_OFFSET_MUX_BMSK                                   0x80
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RX_EQ_OFFSET_MUX_SHFT                                      7
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_KOFFSET_BMSK                                            0x70
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_KOFFSET_SHFT                                               4
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_FLIP_SIGN_BMSK                                 0x8
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_FLIP_SIGN_SHFT                                   3
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_MODE_BMSK                                      0x4
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_MODE_SHFT                                        2
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_MUX_BMSK                                    0x2
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_MUX_SHFT                                      1
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_BMSK                                        0x1
#define HWIO_UFS_MEM_QSERDES_RX0_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_SHFT                                          0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_ADDR                                                 (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x1c0)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_OFFS                                                 (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x1c0)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_RMSK                                                       0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_OFFSETCODE_MAN_VAL_BMSK                                    0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL2_OFFSETCODE_MAN_VAL_SHFT                                       0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL3_ADDR                                                 (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x1c4)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL3_OFFS                                                 (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x1c4)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL3_RMSK                                                       0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL3_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL3_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL3_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL3_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL3_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL3_OFFSETADP_FASTLOCK_DISABLE_BMSK                            0x40
#define HWIO_UFS_MEM_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL3_OFFSETADP_FASTLOCK_DISABLE_SHFT                               6
#define HWIO_UFS_MEM_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL3_FASTLOCK_KOFFSET_BMSK                                      0x30
#define HWIO_UFS_MEM_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL3_FASTLOCK_KOFFSET_SHFT                                         4
#define HWIO_UFS_MEM_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL3_OFFSETADP_FASTLOCK_COUNT_BMSK                               0xf
#define HWIO_UFS_MEM_QSERDES_RX0_RX_OFFSET_ADAPTOR_CNTRL3_OFFSETADP_FASTLOCK_COUNT_SHFT                                 0

#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_ENABLES_ADDR                                                           (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x1c8)
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_ENABLES_OFFS                                                           (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x1c8)
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_ENABLES_RMSK                                                                 0xff
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_ENABLES_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_SIGDET_ENABLES_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_ENABLES_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_SIGDET_ENABLES_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_ENABLES_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_SIGDET_ENABLES_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_ENABLES_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_SIGDET_ENABLES_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_SIGDET_ENABLES_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_ENABLES_CORE_RX_SIGDET_MUX_BMSK                                              0x80
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_ENABLES_CORE_RX_SIGDET_MUX_SHFT                                                 7
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_ENABLES_CORE_RX_SIGDET_BMSK                                                  0x60
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_ENABLES_CORE_RX_SIGDET_SHFT                                                     5
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_ENABLES_SIGDET_FLT_BYP_BMSK                                                  0x10
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_ENABLES_SIGDET_FLT_BYP_SHFT                                                     4
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_ENABLES_SIGDET_LP_EN_MUX_BMSK                                                 0x8
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_ENABLES_SIGDET_LP_EN_MUX_SHFT                                                   3
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_ENABLES_SIGDET_LP_EN_BMSK                                                     0x4
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_ENABLES_SIGDET_LP_EN_SHFT                                                       2
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_ENABLES_SIGDET_EN_MUX_BMSK                                                    0x2
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_ENABLES_SIGDET_EN_MUX_SHFT                                                      1
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_ENABLES_SIGDET_EN_BMSK                                                        0x1
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_ENABLES_SIGDET_EN_SHFT                                                          0

#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_CNTRL_ADDR                                                             (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x1cc)
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_CNTRL_OFFS                                                             (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x1cc)
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_CNTRL_RMSK                                                                   0xff
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_CNTRL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_SIGDET_CNTRL_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_CNTRL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_SIGDET_CNTRL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_CNTRL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_SIGDET_CNTRL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_CNTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_SIGDET_CNTRL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_SIGDET_CNTRL_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_CNTRL_SIGDET_CAP_CTRL_BMSK                                                   0xf0
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_CNTRL_SIGDET_CAP_CTRL_SHFT                                                      4
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_CNTRL_SIGDET_BW_CTRL_BMSK                                                     0xf
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_CNTRL_SIGDET_BW_CTRL_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_LVL_ADDR                                                               (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x1d0)
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_LVL_OFFS                                                               (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x1d0)
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_LVL_RMSK                                                                     0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_LVL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_SIGDET_LVL_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_LVL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_SIGDET_LVL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_LVL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_SIGDET_LVL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_SIGDET_LVL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_SIGDET_LVL_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_LVL_SIGDET_CAP_CTRL_MUX_BMSK                                                 0x40
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_LVL_SIGDET_CAP_CTRL_MUX_SHFT                                                    6
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_LVL_SIGDET_UFS_MODE_BMSK                                                     0x20
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_LVL_SIGDET_UFS_MODE_SHFT                                                        5
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_LVL_SIGDET_LVL_MUX_BMSK                                                      0x10
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_LVL_SIGDET_LVL_MUX_SHFT                                                         4
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_LVL_SIGDET_LVL_BMSK                                                           0xf
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_LVL_SIGDET_LVL_SHFT                                                             0

#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_ADDR                                                    (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x1d4)
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_OFFS                                                    (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x1d4)
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_RMSK                                                          0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_CTRL_BMSK                                     0x1e
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_CTRL_SHFT                                        1
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_BYP_BMSK                                       0x1
#define HWIO_UFS_MEM_QSERDES_RX0_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_BYP_SHFT                                         0

#define HWIO_UFS_MEM_QSERDES_RX0_CDR_FREEZE_UP_DN_ADDR                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x1d8)
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_FREEZE_UP_DN_OFFS                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x1d8)
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_FREEZE_UP_DN_RMSK                                                                0x7
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_FREEZE_UP_DN_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_CDR_FREEZE_UP_DN_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_FREEZE_UP_DN_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_CDR_FREEZE_UP_DN_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_FREEZE_UP_DN_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_CDR_FREEZE_UP_DN_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_FREEZE_UP_DN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_CDR_FREEZE_UP_DN_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_CDR_FREEZE_UP_DN_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_FREEZE_UP_DN_CDR_DN_BMSK                                                         0x4
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_FREEZE_UP_DN_CDR_DN_SHFT                                                           2
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_FREEZE_UP_DN_CDR_UP_BMSK                                                         0x2
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_FREEZE_UP_DN_CDR_UP_SHFT                                                           1
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_FREEZE_UP_DN_CDR_FREEZE_BMSK                                                     0x1
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_FREEZE_UP_DN_CDR_FREEZE_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_RX0_CDR_RESET_OVERRIDE_ADDR                                                       (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x1dc)
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_RESET_OVERRIDE_OFFS                                                       (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x1dc)
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_RESET_OVERRIDE_RMSK                                                              0xf
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_RESET_OVERRIDE_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_CDR_RESET_OVERRIDE_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_RESET_OVERRIDE_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_CDR_RESET_OVERRIDE_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_RESET_OVERRIDE_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_CDR_RESET_OVERRIDE_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_RESET_OVERRIDE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_CDR_RESET_OVERRIDE_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_CDR_RESET_OVERRIDE_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_RESET_OVERRIDE_DFE_RESET_MUX_BMSK                                                0x8
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_RESET_OVERRIDE_DFE_RESET_MUX_SHFT                                                  3
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_RESET_OVERRIDE_DFE_RESET_BMSK                                                    0x4
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_RESET_OVERRIDE_DFE_RESET_SHFT                                                      2
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_MUX_BMSK                                       0x2
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_MUX_SHFT                                         1
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_BMSK                                           0x1
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_SHFT                                             0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_INTERFACE_MODE_ADDR                                                        (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x1e0)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_INTERFACE_MODE_OFFS                                                        (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x1e0)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_INTERFACE_MODE_RMSK                                                              0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_RX_INTERFACE_MODE_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_INTERFACE_MODE_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_INTERFACE_MODE_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_INTERFACE_MODE_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_INTERFACE_MODE_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_INTERFACE_MODE_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_INTERFACE_MODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_INTERFACE_MODE_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_INTERFACE_MODE_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_INTERFACE_MODE_RX_CLOCK_EDGE_BMSK                                                0x40
#define HWIO_UFS_MEM_QSERDES_RX0_RX_INTERFACE_MODE_RX_CLOCK_EDGE_SHFT                                                   6
#define HWIO_UFS_MEM_QSERDES_RX0_RX_INTERFACE_MODE_RX_LANE_RATE_MUX_BMSK                                             0x20
#define HWIO_UFS_MEM_QSERDES_RX0_RX_INTERFACE_MODE_RX_LANE_RATE_MUX_SHFT                                                5
#define HWIO_UFS_MEM_QSERDES_RX0_RX_INTERFACE_MODE_RX_LANE_RATE_BMSK                                                 0x1c
#define HWIO_UFS_MEM_QSERDES_RX0_RX_INTERFACE_MODE_RX_LANE_RATE_SHFT                                                    2
#define HWIO_UFS_MEM_QSERDES_RX0_RX_INTERFACE_MODE_IDATA_MARKER_FLIP_BMSK                                             0x2
#define HWIO_UFS_MEM_QSERDES_RX0_RX_INTERFACE_MODE_IDATA_MARKER_FLIP_SHFT                                               1
#define HWIO_UFS_MEM_QSERDES_RX0_RX_INTERFACE_MODE_QUARTER_RATE_EDGE_ON_FIVE_ONE_BMSK                                 0x1
#define HWIO_UFS_MEM_QSERDES_RX0_RX_INTERFACE_MODE_QUARTER_RATE_EDGE_ON_FIVE_ONE_SHFT                                   0

#define HWIO_UFS_MEM_QSERDES_RX0_JITTER_GEN_MODE_ADDR                                                          (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x1e4)
#define HWIO_UFS_MEM_QSERDES_RX0_JITTER_GEN_MODE_OFFS                                                          (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x1e4)
#define HWIO_UFS_MEM_QSERDES_RX0_JITTER_GEN_MODE_RMSK                                                                0xff
#define HWIO_UFS_MEM_QSERDES_RX0_JITTER_GEN_MODE_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_JITTER_GEN_MODE_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_JITTER_GEN_MODE_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_JITTER_GEN_MODE_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_JITTER_GEN_MODE_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_JITTER_GEN_MODE_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_JITTER_GEN_MODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_JITTER_GEN_MODE_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_JITTER_GEN_MODE_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_JITTER_GEN_MODE_JITTERGENMODE_BMSK                                                  0xff
#define HWIO_UFS_MEM_QSERDES_RX0_JITTER_GEN_MODE_JITTERGENMODE_SHFT                                                     0

#define HWIO_UFS_MEM_QSERDES_RX0_SJ_AMP1_ADDR                                                                  (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x1e8)
#define HWIO_UFS_MEM_QSERDES_RX0_SJ_AMP1_OFFS                                                                  (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x1e8)
#define HWIO_UFS_MEM_QSERDES_RX0_SJ_AMP1_RMSK                                                                        0xff
#define HWIO_UFS_MEM_QSERDES_RX0_SJ_AMP1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_SJ_AMP1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_SJ_AMP1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_SJ_AMP1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_SJ_AMP1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_SJ_AMP1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_SJ_AMP1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_SJ_AMP1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_SJ_AMP1_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_SJ_AMP1_SJ_AMPLITUDE1_BMSK                                                          0xff
#define HWIO_UFS_MEM_QSERDES_RX0_SJ_AMP1_SJ_AMPLITUDE1_SHFT                                                             0

#define HWIO_UFS_MEM_QSERDES_RX0_SJ_AMP2_ADDR                                                                  (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x1ec)
#define HWIO_UFS_MEM_QSERDES_RX0_SJ_AMP2_OFFS                                                                  (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x1ec)
#define HWIO_UFS_MEM_QSERDES_RX0_SJ_AMP2_RMSK                                                                        0xff
#define HWIO_UFS_MEM_QSERDES_RX0_SJ_AMP2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_SJ_AMP2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_SJ_AMP2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_SJ_AMP2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_SJ_AMP2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_SJ_AMP2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_SJ_AMP2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_SJ_AMP2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_SJ_AMP2_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_SJ_AMP2_SJ_AMPLITUDE2_BMSK                                                          0xff
#define HWIO_UFS_MEM_QSERDES_RX0_SJ_AMP2_SJ_AMPLITUDE2_SHFT                                                             0

#define HWIO_UFS_MEM_QSERDES_RX0_SJ_PER1_ADDR                                                                  (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x1f0)
#define HWIO_UFS_MEM_QSERDES_RX0_SJ_PER1_OFFS                                                                  (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x1f0)
#define HWIO_UFS_MEM_QSERDES_RX0_SJ_PER1_RMSK                                                                        0xff
#define HWIO_UFS_MEM_QSERDES_RX0_SJ_PER1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_SJ_PER1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_SJ_PER1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_SJ_PER1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_SJ_PER1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_SJ_PER1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_SJ_PER1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_SJ_PER1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_SJ_PER1_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_SJ_PER1_SJ_PERIOD1_BMSK                                                             0xff
#define HWIO_UFS_MEM_QSERDES_RX0_SJ_PER1_SJ_PERIOD1_SHFT                                                                0

#define HWIO_UFS_MEM_QSERDES_RX0_SJ_PER2_ADDR                                                                  (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x1f4)
#define HWIO_UFS_MEM_QSERDES_RX0_SJ_PER2_OFFS                                                                  (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x1f4)
#define HWIO_UFS_MEM_QSERDES_RX0_SJ_PER2_RMSK                                                                        0xff
#define HWIO_UFS_MEM_QSERDES_RX0_SJ_PER2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_SJ_PER2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_SJ_PER2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_SJ_PER2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_SJ_PER2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_SJ_PER2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_SJ_PER2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_SJ_PER2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_SJ_PER2_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_SJ_PER2_SJ_PERIOD2_BMSK                                                             0xff
#define HWIO_UFS_MEM_QSERDES_RX0_SJ_PER2_SJ_PERIOD2_SHFT                                                                0

#define HWIO_UFS_MEM_QSERDES_RX0_PPM_OFFSET1_ADDR                                                              (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x1f8)
#define HWIO_UFS_MEM_QSERDES_RX0_PPM_OFFSET1_OFFS                                                              (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x1f8)
#define HWIO_UFS_MEM_QSERDES_RX0_PPM_OFFSET1_RMSK                                                                    0xff
#define HWIO_UFS_MEM_QSERDES_RX0_PPM_OFFSET1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_PPM_OFFSET1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_PPM_OFFSET1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_PPM_OFFSET1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_PPM_OFFSET1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_PPM_OFFSET1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_PPM_OFFSET1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_PPM_OFFSET1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_PPM_OFFSET1_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_PPM_OFFSET1_PPMOFFSET1_BMSK                                                         0xff
#define HWIO_UFS_MEM_QSERDES_RX0_PPM_OFFSET1_PPMOFFSET1_SHFT                                                            0

#define HWIO_UFS_MEM_QSERDES_RX0_PPM_OFFSET2_ADDR                                                              (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x1fc)
#define HWIO_UFS_MEM_QSERDES_RX0_PPM_OFFSET2_OFFS                                                              (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x1fc)
#define HWIO_UFS_MEM_QSERDES_RX0_PPM_OFFSET2_RMSK                                                                    0xff
#define HWIO_UFS_MEM_QSERDES_RX0_PPM_OFFSET2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_PPM_OFFSET2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_PPM_OFFSET2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_PPM_OFFSET2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_PPM_OFFSET2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_PPM_OFFSET2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_PPM_OFFSET2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_PPM_OFFSET2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_PPM_OFFSET2_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_PPM_OFFSET2_PPMOFFSET2_BMSK                                                         0xff
#define HWIO_UFS_MEM_QSERDES_RX0_PPM_OFFSET2_PPMOFFSET2_SHFT                                                            0

#define HWIO_UFS_MEM_QSERDES_RX0_SIGN_PPM_PERIOD1_ADDR                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x200)
#define HWIO_UFS_MEM_QSERDES_RX0_SIGN_PPM_PERIOD1_OFFS                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x200)
#define HWIO_UFS_MEM_QSERDES_RX0_SIGN_PPM_PERIOD1_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX0_SIGN_PPM_PERIOD1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_SIGN_PPM_PERIOD1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_SIGN_PPM_PERIOD1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_SIGN_PPM_PERIOD1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_SIGN_PPM_PERIOD1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_SIGN_PPM_PERIOD1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_SIGN_PPM_PERIOD1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_SIGN_PPM_PERIOD1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_SIGN_PPM_PERIOD1_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_SIGN_PPM_PERIOD1_SIGN_PPM_PERIOD1_BMSK                                              0xff
#define HWIO_UFS_MEM_QSERDES_RX0_SIGN_PPM_PERIOD1_SIGN_PPM_PERIOD1_SHFT                                                 0

#define HWIO_UFS_MEM_QSERDES_RX0_SIGN_PPM_PERIOD2_ADDR                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x204)
#define HWIO_UFS_MEM_QSERDES_RX0_SIGN_PPM_PERIOD2_OFFS                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x204)
#define HWIO_UFS_MEM_QSERDES_RX0_SIGN_PPM_PERIOD2_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX0_SIGN_PPM_PERIOD2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_SIGN_PPM_PERIOD2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_SIGN_PPM_PERIOD2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_SIGN_PPM_PERIOD2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_SIGN_PPM_PERIOD2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_SIGN_PPM_PERIOD2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_SIGN_PPM_PERIOD2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_SIGN_PPM_PERIOD2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_SIGN_PPM_PERIOD2_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_SIGN_PPM_PERIOD2_SIGN_PPM_PERIOD2_BMSK                                              0xff
#define HWIO_UFS_MEM_QSERDES_RX0_SIGN_PPM_PERIOD2_SIGN_PPM_PERIOD2_SHFT                                                 0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B0_ADDR                                                      (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x208)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B0_OFFS                                                      (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x208)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B0_RMSK                                                            0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B0_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B0_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B0_RX_MODE_RATE_0AND1_7_0_BMSK                                     0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B0_RX_MODE_RATE_0AND1_7_0_SHFT                                        0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B1_ADDR                                                      (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x20c)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B1_OFFS                                                      (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x20c)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B1_RMSK                                                            0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B1_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B1_RX_MODE_RATE_0AND1_15_8_BMSK                                    0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B1_RX_MODE_RATE_0AND1_15_8_SHFT                                       0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B2_ADDR                                                      (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x210)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B2_OFFS                                                      (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x210)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B2_RMSK                                                            0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B2_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B2_RX_MODE_RATE_0AND1_23_16_BMSK                                   0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B2_RX_MODE_RATE_0AND1_23_16_SHFT                                      0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B3_ADDR                                                      (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x214)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B3_OFFS                                                      (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x214)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B3_RMSK                                                            0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B3_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B3_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B3_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B3_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B3_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B3_RX_MODE_RATE_0AND1_31_24_BMSK                                   0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B3_RX_MODE_RATE_0AND1_31_24_SHFT                                      0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B4_ADDR                                                      (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x218)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B4_OFFS                                                      (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x218)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B4_RMSK                                                            0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B4_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B4_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B4_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B4_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B4_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B4_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B4_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B4_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B4_RX_MODE_RATE_0AND1_39_32_BMSK                                   0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B4_RX_MODE_RATE_0AND1_39_32_SHFT                                      0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B5_ADDR                                                      (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x21c)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B5_OFFS                                                      (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x21c)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B5_RMSK                                                            0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B5_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B5_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B5_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B5_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B5_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B5_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B5_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B5_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B5_RX_MODE_RATE_0AND1_47_40_BMSK                                   0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B5_RX_MODE_RATE_0AND1_47_40_SHFT                                      0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B6_ADDR                                                      (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x220)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B6_OFFS                                                      (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x220)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B6_RMSK                                                            0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B6_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B6_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B6_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B6_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B6_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B6_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B6_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B6_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B6_RX_MODE_RATE_0AND1_55_48_BMSK                                   0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B6_RX_MODE_RATE_0AND1_55_48_SHFT                                      0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B7_ADDR                                                      (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x224)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B7_OFFS                                                      (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x224)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B7_RMSK                                                            0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B7_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B7_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B7_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B7_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B7_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B7_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B7_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B7_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B7_RX_MODE_RATE_0AND1_63_56_BMSK                                   0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B7_RX_MODE_RATE_0AND1_63_56_SHFT                                      0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B8_ADDR                                                      (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x228)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B8_OFFS                                                      (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x228)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B8_RMSK                                                             0x3
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B8_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B8_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B8_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B8_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B8_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B8_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B8_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B8_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B8_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B8_RX_MODE_RATE_0AND1_65_64_BMSK                                    0x3
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE_0_1_B8_RX_MODE_RATE_0AND1_65_64_SHFT                                      0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B0_ADDR                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x22c)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B0_OFFS                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x22c)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B0_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B0_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B0_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B0_RX_MODE_RATE2_7_0_BMSK                                             0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B0_RX_MODE_RATE2_7_0_SHFT                                                0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B1_ADDR                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x230)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B1_OFFS                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x230)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B1_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B1_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B1_RX_MODE_RATE2_15_8_BMSK                                            0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B1_RX_MODE_RATE2_15_8_SHFT                                               0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B2_ADDR                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x234)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B2_OFFS                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x234)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B2_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B2_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B2_RX_MODE_RATE2_23_16_BMSK                                           0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B2_RX_MODE_RATE2_23_16_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B3_ADDR                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x238)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B3_OFFS                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x238)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B3_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B3_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B3_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B3_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B3_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B3_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B3_RX_MODE_RATE2_31_24_BMSK                                           0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B3_RX_MODE_RATE2_31_24_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B4_ADDR                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x23c)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B4_OFFS                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x23c)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B4_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B4_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B4_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B4_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B4_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B4_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B4_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B4_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B4_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B4_RX_MODE_RATE2_39_32_BMSK                                           0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B4_RX_MODE_RATE2_39_32_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B5_ADDR                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x240)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B5_OFFS                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x240)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B5_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B5_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B5_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B5_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B5_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B5_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B5_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B5_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B5_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B5_RX_MODE_RATE2_47_40_BMSK                                           0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B5_RX_MODE_RATE2_47_40_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B6_ADDR                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x244)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B6_OFFS                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x244)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B6_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B6_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B6_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B6_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B6_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B6_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B6_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B6_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B6_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B6_RX_MODE_RATE2_55_48_BMSK                                           0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B6_RX_MODE_RATE2_55_48_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B7_ADDR                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x248)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B7_OFFS                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x248)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B7_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B7_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B7_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B7_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B7_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B7_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B7_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B7_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B7_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B7_RX_MODE_RATE2_63_56_BMSK                                           0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B7_RX_MODE_RATE2_63_56_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B8_ADDR                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x24c)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B8_OFFS                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x24c)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B8_RMSK                                                                0x3
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B8_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B8_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B8_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B8_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B8_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B8_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B8_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B8_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B8_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B8_RX_MODE_RATE2_65_64_BMSK                                            0x3
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE2_B8_RX_MODE_RATE2_65_64_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B0_ADDR                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x250)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B0_OFFS                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x250)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B0_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B0_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B0_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B0_RX_MODE_RATE3_7_0_BMSK                                             0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B0_RX_MODE_RATE3_7_0_SHFT                                                0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B1_ADDR                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x254)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B1_OFFS                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x254)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B1_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B1_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B1_RX_MODE_RATE3_15_8_BMSK                                            0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B1_RX_MODE_RATE3_15_8_SHFT                                               0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B2_ADDR                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x258)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B2_OFFS                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x258)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B2_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B2_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B2_RX_MODE_RATE3_23_16_BMSK                                           0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B2_RX_MODE_RATE3_23_16_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B3_ADDR                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x25c)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B3_OFFS                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x25c)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B3_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B3_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B3_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B3_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B3_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B3_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B3_RX_MODE_RATE3_31_24_BMSK                                           0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B3_RX_MODE_RATE3_31_24_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B4_ADDR                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x260)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B4_OFFS                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x260)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B4_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B4_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B4_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B4_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B4_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B4_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B4_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B4_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B4_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B4_RX_MODE_RATE3_39_32_BMSK                                           0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B4_RX_MODE_RATE3_39_32_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B5_ADDR                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x264)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B5_OFFS                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x264)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B5_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B5_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B5_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B5_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B5_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B5_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B5_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B5_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B5_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B5_RX_MODE_RATE3_47_40_BMSK                                           0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B5_RX_MODE_RATE3_47_40_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B6_ADDR                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x268)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B6_OFFS                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x268)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B6_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B6_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B6_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B6_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B6_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B6_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B6_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B6_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B6_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B6_RX_MODE_RATE3_55_48_BMSK                                           0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B6_RX_MODE_RATE3_55_48_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B7_ADDR                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x26c)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B7_OFFS                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x26c)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B7_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B7_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B7_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B7_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B7_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B7_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B7_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B7_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B7_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B7_RX_MODE_RATE3_63_56_BMSK                                           0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B7_RX_MODE_RATE3_63_56_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B8_ADDR                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x270)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B8_OFFS                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x270)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B8_RMSK                                                                0x3
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B8_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B8_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B8_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B8_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B8_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B8_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B8_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B8_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B8_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B8_RX_MODE_RATE3_65_64_BMSK                                            0x3
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE3_B8_RX_MODE_RATE3_65_64_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B0_ADDR                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x274)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B0_OFFS                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x274)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B0_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B0_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B0_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B0_RX_MODE_RATE4_7_0_BMSK                                             0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B0_RX_MODE_RATE4_7_0_SHFT                                                0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B1_ADDR                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x278)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B1_OFFS                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x278)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B1_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B1_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B1_RX_MODE_RATE4_15_8_BMSK                                            0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B1_RX_MODE_RATE4_15_8_SHFT                                               0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B2_ADDR                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x27c)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B2_OFFS                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x27c)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B2_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B2_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B2_RX_MODE_RATE4_23_16_BMSK                                           0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B2_RX_MODE_RATE4_23_16_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B3_ADDR                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x280)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B3_OFFS                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x280)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B3_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B3_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B3_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B3_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B3_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B3_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B3_RX_MODE_RATE4_31_24_BMSK                                           0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B3_RX_MODE_RATE4_31_24_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B4_ADDR                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x284)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B4_OFFS                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x284)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B4_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B4_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B4_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B4_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B4_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B4_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B4_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B4_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B4_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B4_RX_MODE_RATE4_39_32_BMSK                                           0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B4_RX_MODE_RATE4_39_32_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B5_ADDR                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x288)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B5_OFFS                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x288)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B5_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B5_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B5_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B5_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B5_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B5_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B5_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B5_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B5_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B5_RX_MODE_RATE4_47_40_BMSK                                           0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B5_RX_MODE_RATE4_47_40_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B6_ADDR                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x28c)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B6_OFFS                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x28c)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B6_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B6_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B6_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B6_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B6_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B6_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B6_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B6_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B6_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B6_RX_MODE_RATE4_55_48_BMSK                                           0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B6_RX_MODE_RATE4_55_48_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B7_ADDR                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x290)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B7_OFFS                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x290)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B7_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B7_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B7_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B7_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B7_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B7_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B7_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B7_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B7_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B7_RX_MODE_RATE4_63_56_BMSK                                           0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B7_RX_MODE_RATE4_63_56_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B8_ADDR                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x294)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B8_OFFS                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x294)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B8_RMSK                                                                0x3
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B8_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B8_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B8_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B8_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B8_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B8_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B8_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B8_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B8_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B8_RX_MODE_RATE4_65_64_BMSK                                            0x3
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MODE_RATE4_B8_RX_MODE_RATE4_65_64_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX0_DFE_EN_TIMER_ADDR                                                             (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x298)
#define HWIO_UFS_MEM_QSERDES_RX0_DFE_EN_TIMER_OFFS                                                             (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x298)
#define HWIO_UFS_MEM_QSERDES_RX0_DFE_EN_TIMER_RMSK                                                                   0xff
#define HWIO_UFS_MEM_QSERDES_RX0_DFE_EN_TIMER_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_DFE_EN_TIMER_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_DFE_EN_TIMER_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_DFE_EN_TIMER_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_DFE_EN_TIMER_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_DFE_EN_TIMER_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_DFE_EN_TIMER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_DFE_EN_TIMER_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_DFE_EN_TIMER_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_DFE_EN_TIMER_VGA_DFE_EN_TIMER_BMSK                                                  0xff
#define HWIO_UFS_MEM_QSERDES_RX0_DFE_EN_TIMER_VGA_DFE_EN_TIMER_SHFT                                                     0

#define HWIO_UFS_MEM_QSERDES_RX0_VTH_CTLE_POST_CAL_OFFSET_ADDR                                                 (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x29c)
#define HWIO_UFS_MEM_QSERDES_RX0_VTH_CTLE_POST_CAL_OFFSET_OFFS                                                 (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x29c)
#define HWIO_UFS_MEM_QSERDES_RX0_VTH_CTLE_POST_CAL_OFFSET_RMSK                                                       0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_VTH_CTLE_POST_CAL_OFFSET_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_VTH_CTLE_POST_CAL_OFFSET_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_VTH_CTLE_POST_CAL_OFFSET_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_VTH_CTLE_POST_CAL_OFFSET_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_VTH_CTLE_POST_CAL_OFFSET_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_VTH_CTLE_POST_CAL_OFFSET_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_VTH_CTLE_POST_CAL_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_VTH_CTLE_POST_CAL_OFFSET_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_VTH_CTLE_POST_CAL_OFFSET_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_VTH_CTLE_POST_CAL_OFFSET_POST_CAL_CTLE_OFFSET_BMSK                                  0x70
#define HWIO_UFS_MEM_QSERDES_RX0_VTH_CTLE_POST_CAL_OFFSET_POST_CAL_CTLE_OFFSET_SHFT                                     4
#define HWIO_UFS_MEM_QSERDES_RX0_VTH_CTLE_POST_CAL_OFFSET_POST_CAL_VTH_OFFSET_BMSK                                    0xf
#define HWIO_UFS_MEM_QSERDES_RX0_VTH_CTLE_POST_CAL_OFFSET_POST_CAL_VTH_OFFSET_SHFT                                      0

#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CTRL1_ADDR                                                                (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x2a0)
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CTRL1_OFFS                                                                (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x2a0)
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CTRL1_RMSK                                                                      0xff
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CTRL1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_DCC_CTRL1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CTRL1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_DCC_CTRL1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CTRL1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_DCC_CTRL1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_DCC_CTRL1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_DCC_CTRL1_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CTRL1_RX_DCC_CAL_ANA_EN_MUX_BMSK                                                0x80
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CTRL1_RX_DCC_CAL_ANA_EN_MUX_SHFT                                                   7
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CTRL1_RX_DCC_CAL_ANA_EN_BMSK                                                    0x40
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CTRL1_RX_DCC_CAL_ANA_EN_SHFT                                                       6
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CTRL1_DCC_SETTLE_TIME_PI_BMSK                                                   0x30
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CTRL1_DCC_SETTLE_TIME_PI_SHFT                                                      4
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CTRL1_DCC_MAG_POL_FLIP_PI_BMSK                                                   0x8
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CTRL1_DCC_MAG_POL_FLIP_PI_SHFT                                                     3
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CTRL1_DCC_SIGN_POL_FLIP_PI_BMSK                                                  0x4
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CTRL1_DCC_SIGN_POL_FLIP_PI_SHFT                                                    2
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CTRL1_RX_DCC_CAL_EN_MUX_BMSK                                                     0x2
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CTRL1_RX_DCC_CAL_EN_MUX_SHFT                                                       1
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CTRL1_RX_DCC_CAL_EN_BMSK                                                         0x1
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CTRL1_RX_DCC_CAL_EN_SHFT                                                           0

#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CTRL2_ADDR                                                                (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x2a4)
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CTRL2_OFFS                                                                (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x2a4)
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CTRL2_RMSK                                                                      0xff
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CTRL2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_DCC_CTRL2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CTRL2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_DCC_CTRL2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CTRL2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_DCC_CTRL2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_DCC_CTRL2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_DCC_CTRL2_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CTRL2_CAL_CLK_EN_MUX_BMSK                                                       0x80
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CTRL2_CAL_CLK_EN_MUX_SHFT                                                          7
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CTRL2_CAL_CLK_EN_BMSK                                                           0x40
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CTRL2_CAL_CLK_EN_SHFT                                                              6
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CTRL2_DCC_CAL_FORCE_DONE_BMSK                                                   0x20
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CTRL2_DCC_CAL_FORCE_DONE_SHFT                                                      5
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CTRL2_IDCC_PI_CODE_MUX_BMSK                                                     0x10
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CTRL2_IDCC_PI_CODE_MUX_SHFT                                                        4
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CTRL2_IDCC_PI_CODE_BMSK                                                          0xf
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CTRL2_IDCC_PI_CODE_SHFT                                                            0

#define HWIO_UFS_MEM_QSERDES_RX0_DCC_OFFSET_ADDR                                                               (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x2a8)
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_OFFSET_OFFS                                                               (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x2a8)
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_OFFSET_RMSK                                                                     0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_OFFSET_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_DCC_OFFSET_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_OFFSET_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_DCC_OFFSET_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_OFFSET_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_DCC_OFFSET_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_DCC_OFFSET_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_DCC_OFFSET_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_OFFSET_DCC_POSTCAL_OFFSET_PI_BMSK                                               0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_OFFSET_DCC_POSTCAL_OFFSET_PI_SHFT                                                  0

#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_POSTCAL_OFFSET_ADDR                                                  (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x2ac)
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_POSTCAL_OFFSET_OFFS                                                  (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x2ac)
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_POSTCAL_OFFSET_RMSK                                                        0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_POSTCAL_OFFSET_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_POSTCAL_OFFSET_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_POSTCAL_OFFSET_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_POSTCAL_OFFSET_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_POSTCAL_OFFSET_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_POSTCAL_OFFSET_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_POSTCAL_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_POSTCAL_OFFSET_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_POSTCAL_OFFSET_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_POSTCAL_OFFSET_DCC_POSTCAL_OFFSET_CMUX_BMSK                                0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_POSTCAL_OFFSET_DCC_POSTCAL_OFFSET_CMUX_SHFT                                   0

#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_CAL_CTRL1_ADDR                                                       (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x2b0)
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_CAL_CTRL1_OFFS                                                       (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x2b0)
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_CAL_CTRL1_RMSK                                                             0x3f
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_CAL_CTRL1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_CAL_CTRL1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_CAL_CTRL1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_CAL_CTRL1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_CAL_CTRL1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_CAL_CTRL1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_CAL_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_CAL_CTRL1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_CAL_CTRL1_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_CAL_CTRL1_BYPASS_DCCCAL_PI_BMSK                                            0x20
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_CAL_CTRL1_BYPASS_DCCCAL_PI_SHFT                                               5
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_CAL_CTRL1_BYPASS_DCCCAL_CMUX_BMSK                                          0x10
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_CAL_CTRL1_BYPASS_DCCCAL_CMUX_SHFT                                             4
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_CAL_CTRL1_DCC_SETTLE_TIME_CMUX_BMSK                                         0xc
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_CAL_CTRL1_DCC_SETTLE_TIME_CMUX_SHFT                                           2
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_CAL_CTRL1_DCC_MAG_POL_FLIP_CMUX_BMSK                                        0x2
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_CAL_CTRL1_DCC_MAG_POL_FLIP_CMUX_SHFT                                          1
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_CAL_CTRL1_DCC_SIGN_POL_FLIP_CMUX_BMSK                                       0x1
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_CAL_CTRL1_DCC_SIGN_POL_FLIP_CMUX_SHFT                                         0

#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_CAL_CTRL2_ADDR                                                       (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x2b4)
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_CAL_CTRL2_OFFS                                                       (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x2b4)
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_CAL_CTRL2_RMSK                                                             0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_CAL_CTRL2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_CAL_CTRL2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_CAL_CTRL2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_CAL_CTRL2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_CAL_CTRL2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_CAL_CTRL2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_CAL_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_CAL_CTRL2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_CAL_CTRL2_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_CAL_CTRL2_IDCC_CMUX_CODE_MUX_BMSK                                          0x10
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_CAL_CTRL2_IDCC_CMUX_CODE_MUX_SHFT                                             4
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_CAL_CTRL2_IDCC_CMUX_CODE_BMSK                                               0xf
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CMUX_CAL_CTRL2_IDCC_CMUX_CODE_SHFT                                                 0

#define HWIO_UFS_MEM_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_ADDR                                                     (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x2b8)
#define HWIO_UFS_MEM_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_OFFS                                                     (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x2b8)
#define HWIO_UFS_MEM_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_RMSK                                                           0xff
#define HWIO_UFS_MEM_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_BMSK                                  0xff
#define HWIO_UFS_MEM_QSERDES_RX0_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_SHFT                                     0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_CTRL1_ADDR                                                            (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x2bc)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_CTRL1_OFFS                                                            (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x2bc)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_CTRL1_RMSK                                                                   0x3
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_CTRL1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_CTRL1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_CTRL1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_CTRL1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_CTRL1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_CTRL1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_CTRL1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_CTRL1_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_CTRL1_DFE_CLK_SEL_MUX_BMSK                                                   0x2
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_CTRL1_DFE_CLK_SEL_MUX_SHFT                                                     1
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_CTRL1_DFE_CLK_SEL_BMSK                                                       0x1
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_CTRL1_DFE_CLK_SEL_SHFT                                                         0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_CTRL2_ADDR                                                            (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x2c0)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_CTRL2_OFFS                                                            (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x2c0)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_CTRL2_RMSK                                                                  0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_CTRL2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_CTRL2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_CTRL2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_CTRL2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_CTRL2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_CTRL2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_CTRL2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_CTRL2_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_CTRL2_EOM_EN_MUX_BMSK                                                       0x80
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_CTRL2_EOM_EN_MUX_SHFT                                                          7
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_CTRL2_IACOMPARE_CLEAR_MUX_BMSK                                              0x40
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_CTRL2_IACOMPARE_CLEAR_MUX_SHFT                                                 6
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_CTRL2_PCS_EOM_STATUS_READ_MUX_BMSK                                          0x20
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_CTRL2_PCS_EOM_STATUS_READ_MUX_SHFT                                             5
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_CTRL2_PCS_EOM_STATUS_READ_BMSK                                              0x10
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_CTRL2_PCS_EOM_STATUS_READ_SHFT                                                 4
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_CTRL2_AUX_CLK_RESET_MUX_BMSK                                                 0x8
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_CTRL2_AUX_CLK_RESET_MUX_SHFT                                                   3
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_CTRL2_AUX_CLK_RESET_BMSK                                                     0x4
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_CTRL2_AUX_CLK_RESET_SHFT                                                       2
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_CTRL2_AUX_OFFSET_CODE_UPDATE_MUX_BMSK                                        0x2
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_CTRL2_AUX_OFFSET_CODE_UPDATE_MUX_SHFT                                          1
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_CTRL2_AUX_OFFSET_CODE_UPDATE_BMSK                                            0x1
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_CTRL2_AUX_OFFSET_CODE_UPDATE_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE10_ADDR                                               (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x2c4)
#define HWIO_UFS_MEM_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE10_OFFS                                               (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x2c4)
#define HWIO_UFS_MEM_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE10_RMSK                                                     0x3f
#define HWIO_UFS_MEM_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE10_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE10_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE10_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE10_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE10_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE10_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE10_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE10_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE10_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE10_Q_PI_INTRINSIC_BIAS_RATE1_BMSK                           0x38
#define HWIO_UFS_MEM_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE10_Q_PI_INTRINSIC_BIAS_RATE1_SHFT                              3
#define HWIO_UFS_MEM_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE10_Q_PI_INTRINSIC_BIAS_RATE0_BMSK                            0x7
#define HWIO_UFS_MEM_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE10_Q_PI_INTRINSIC_BIAS_RATE0_SHFT                              0

#define HWIO_UFS_MEM_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE32_ADDR                                               (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x2c8)
#define HWIO_UFS_MEM_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE32_OFFS                                               (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x2c8)
#define HWIO_UFS_MEM_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE32_RMSK                                                     0x3f
#define HWIO_UFS_MEM_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE32_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE32_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE32_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE32_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE32_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE32_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE32_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE32_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE32_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE32_Q_PI_INTRINSIC_BIAS_RATE3_BMSK                           0x38
#define HWIO_UFS_MEM_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE32_Q_PI_INTRINSIC_BIAS_RATE3_SHFT                              3
#define HWIO_UFS_MEM_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE32_Q_PI_INTRINSIC_BIAS_RATE2_BMSK                            0x7
#define HWIO_UFS_MEM_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE32_Q_PI_INTRINSIC_BIAS_RATE2_SHFT                              0

#define HWIO_UFS_MEM_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE4_ADDR                                                (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x2cc)
#define HWIO_UFS_MEM_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE4_OFFS                                                (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x2cc)
#define HWIO_UFS_MEM_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE4_RMSK                                                       0x7
#define HWIO_UFS_MEM_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE4_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE4_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE4_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE4_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE4_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE4_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE4_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE4_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE4_Q_PI_INTRINSIC_BIAS_RATE4_BMSK                             0x7
#define HWIO_UFS_MEM_QSERDES_RX0_Q_PI_INTRINSIC_BIAS_RATE4_Q_PI_INTRINSIC_BIAS_RATE4_SHFT                               0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_VERTICAL_CODE_ADDR                                                    (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x2d0)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_VERTICAL_CODE_OFFS                                                    (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x2d0)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_VERTICAL_CODE_RMSK                                                          0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_VERTICAL_CODE_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_VERTICAL_CODE_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_VERTICAL_CODE_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_VERTICAL_CODE_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_VERTICAL_CODE_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_VERTICAL_CODE_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_VERTICAL_CODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_VERTICAL_CODE_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_VERTICAL_CODE_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_VERTICAL_CODE_VERTICAL_RX_MARG_CODE_BMSK                                    0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_VERTICAL_CODE_VERTICAL_RX_MARG_CODE_SHFT                                       0

#define HWIO_UFS_MEM_QSERDES_RX0_CDR_LOCK_ON_EDGE_CTRL_ADDR                                                    (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x2d4)
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_LOCK_ON_EDGE_CTRL_OFFS                                                    (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x2d4)
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_LOCK_ON_EDGE_CTRL_RMSK                                                           0x3
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_LOCK_ON_EDGE_CTRL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_CDR_LOCK_ON_EDGE_CTRL_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_LOCK_ON_EDGE_CTRL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_CDR_LOCK_ON_EDGE_CTRL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_LOCK_ON_EDGE_CTRL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_CDR_LOCK_ON_EDGE_CTRL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_LOCK_ON_EDGE_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_CDR_LOCK_ON_EDGE_CTRL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_CDR_LOCK_ON_EDGE_CTRL_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_LOCK_ON_EDGE_CTRL_FALSE_LOCK_CORRECTION_DIR_BMSK                                 0x2
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_LOCK_ON_EDGE_CTRL_FALSE_LOCK_CORRECTION_DIR_SHFT                                   1
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_LOCK_ON_EDGE_CTRL_LOCK_ON_EDGE_DET_EN_BMSK                                       0x1
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_LOCK_ON_EDGE_CTRL_LOCK_ON_EDGE_DET_EN_SHFT                                         0

#define HWIO_UFS_MEM_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_ADDR                                                (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x2d8)
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_OFFS                                                (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x2d8)
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_RMSK                                                      0xff
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_LOCK_ON_EDGE_DURATION_BMSK                                0xff
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_LOCK_ON_EDGE_DURATION_LOCK_ON_EDGE_DURATION_SHFT                                   0

#define HWIO_UFS_MEM_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_ADDR                                                  (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x2dc)
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_OFFS                                                  (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x2dc)
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_RMSK                                                        0xff
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_LOCK_ON_EDGE_THRESH_BMSK                                    0xff
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_LOCK_ON_EDGE_THRESH_LOCK_ON_EDGE_THRESH_SHFT                                       0

#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CTRL1_ADDR                                                                (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x2e0)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CTRL1_OFFS                                                                (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x2e0)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CTRL1_RMSK                                                                      0xff
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CTRL1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_DLL_CTRL1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CTRL1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_DLL_CTRL1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CTRL1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_DLL_CTRL1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_DLL_CTRL1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_DLL_CTRL1_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CTRL1_DLL_FTUNE_CAL_WAITTIME_BMSK                                               0xc0
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CTRL1_DLL_FTUNE_CAL_WAITTIME_SHFT                                                  6
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CTRL1_DLL_CTUNE_CAL_WAITTIME_BMSK                                               0x30
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CTRL1_DLL_CTUNE_CAL_WAITTIME_SHFT                                                  4
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CTRL1_DLL_FTUNE_CAL_EN_MUX_BMSK                                                  0x8
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CTRL1_DLL_FTUNE_CAL_EN_MUX_SHFT                                                    3
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CTRL1_DLL_FTUNE_CAL_EN_BMSK                                                      0x4
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CTRL1_DLL_FTUNE_CAL_EN_SHFT                                                        2
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CTRL1_DLL_CTUNE_CAL_EN_MUX_BMSK                                                  0x2
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CTRL1_DLL_CTUNE_CAL_EN_MUX_SHFT                                                    1
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CTRL1_DLL_CTUNE_CAL_EN_BMSK                                                      0x1
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CTRL1_DLL_CTUNE_CAL_EN_SHFT                                                        0

#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CTRL2_ADDR                                                                (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x2e4)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CTRL2_OFFS                                                                (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x2e4)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CTRL2_RMSK                                                                      0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CTRL2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_DLL_CTRL2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CTRL2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_DLL_CTRL2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CTRL2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_DLL_CTRL2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_DLL_CTRL2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_DLL_CTRL2_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CTRL2_DLL_FTUNE_CAL_TIME_BMSK                                                   0x60
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CTRL2_DLL_FTUNE_CAL_TIME_SHFT                                                      5
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CTRL2_DLL_EN_RATE4_BMSK                                                         0x10
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CTRL2_DLL_EN_RATE4_SHFT                                                            4
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CTRL2_DLL_EN_RATE3_BMSK                                                          0x8
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CTRL2_DLL_EN_RATE3_SHFT                                                            3
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CTRL2_DLL_EN_RATE2_BMSK                                                          0x4
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CTRL2_DLL_EN_RATE2_SHFT                                                            2
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CTRL2_DLL_EN_RATE1_BMSK                                                          0x2
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CTRL2_DLL_EN_RATE1_SHFT                                                            1
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CTRL2_DLL_EN_RATE0_BMSK                                                          0x1
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CTRL2_DLL_EN_RATE0_SHFT                                                            0

#define HWIO_UFS_MEM_QSERDES_RX0_DLL_COARSE_TUNE_CTRL_ADDR                                                     (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x2e8)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_COARSE_TUNE_CTRL_OFFS                                                     (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x2e8)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_COARSE_TUNE_CTRL_RMSK                                                           0xff
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_COARSE_TUNE_CTRL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_DLL_COARSE_TUNE_CTRL_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_COARSE_TUNE_CTRL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_DLL_COARSE_TUNE_CTRL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_COARSE_TUNE_CTRL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_DLL_COARSE_TUNE_CTRL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_COARSE_TUNE_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_DLL_COARSE_TUNE_CTRL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_DLL_COARSE_TUNE_CTRL_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_COARSE_TUNE_CTRL_DLL_CTUNE_FORCE_CAL_DONE_BMSK                                  0x80
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_COARSE_TUNE_CTRL_DLL_CTUNE_FORCE_CAL_DONE_SHFT                                     7
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_COARSE_TUNE_CTRL_DLL_CTUNE_CAL_POL_FLIP_BMSK                                    0x40
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_COARSE_TUNE_CTRL_DLL_CTUNE_CAL_POL_FLIP_SHFT                                       6
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_COARSE_TUNE_CTRL_DLL_CTUNE_CAL_BYPASS_BMSK                                      0x20
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_COARSE_TUNE_CTRL_DLL_CTUNE_CAL_BYPASS_SHFT                                         5
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_COARSE_TUNE_CTRL_DLL_CTUNE_BYP_CODE_BMSK                                        0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_COARSE_TUNE_CTRL_DLL_CTUNE_BYP_CODE_SHFT                                           0

#define HWIO_UFS_MEM_QSERDES_RX0_DLL_COARSE_TUNE_POST_CAL_OFFSET_ADDR                                          (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x2ec)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_COARSE_TUNE_POST_CAL_OFFSET_OFFS                                          (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x2ec)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_COARSE_TUNE_POST_CAL_OFFSET_RMSK                                                0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_COARSE_TUNE_POST_CAL_OFFSET_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_DLL_COARSE_TUNE_POST_CAL_OFFSET_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_COARSE_TUNE_POST_CAL_OFFSET_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_DLL_COARSE_TUNE_POST_CAL_OFFSET_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_COARSE_TUNE_POST_CAL_OFFSET_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_DLL_COARSE_TUNE_POST_CAL_OFFSET_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_COARSE_TUNE_POST_CAL_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_DLL_COARSE_TUNE_POST_CAL_OFFSET_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_DLL_COARSE_TUNE_POST_CAL_OFFSET_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_COARSE_TUNE_POST_CAL_OFFSET_DLL_CTUNE_POST_CAL_OFFSET_BMSK                      0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_COARSE_TUNE_POST_CAL_OFFSET_DLL_CTUNE_POST_CAL_OFFSET_SHFT                         0

#define HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_CAL_GAIN_ADDR                                                      (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x2f0)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_CAL_GAIN_OFFS                                                      (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x2f0)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_CAL_GAIN_RMSK                                                            0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_CAL_GAIN_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_CAL_GAIN_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_CAL_GAIN_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_CAL_GAIN_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_CAL_GAIN_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_CAL_GAIN_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_CAL_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_CAL_GAIN_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_CAL_GAIN_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_CAL_GAIN_DLL_FTUNE1_CAL_GAIN_BMSK                                        0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_CAL_GAIN_DLL_FTUNE1_CAL_GAIN_SHFT                                           0

#define HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_TRACKING_GAIN_ADDR                                                 (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x2f4)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_TRACKING_GAIN_OFFS                                                 (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x2f4)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_TRACKING_GAIN_RMSK                                                       0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_TRACKING_GAIN_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_TRACKING_GAIN_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_TRACKING_GAIN_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_TRACKING_GAIN_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_TRACKING_GAIN_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_TRACKING_GAIN_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_TRACKING_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_TRACKING_GAIN_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_TRACKING_GAIN_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_TRACKING_GAIN_DLL_FTUNE1_TRACKING_GAIN_BMSK                              0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_TRACKING_GAIN_DLL_FTUNE1_TRACKING_GAIN_SHFT                                 0

#define HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_CTRL_ADDR                                                          (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x2f8)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_CTRL_OFFS                                                          (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x2f8)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_CTRL_RMSK                                                                0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_CTRL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_CTRL_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_CTRL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_CTRL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_CTRL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_CTRL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_CTRL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_CTRL_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_CTRL_DLL_FTUNE_STEP_BY_TWO_BMSK                                          0x40
#define HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_CTRL_DLL_FTUNE_STEP_BY_TWO_SHFT                                             6
#define HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_CTRL_DLL_FTUNE1_CAL_BYPASS_BMSK                                          0x20
#define HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_CTRL_DLL_FTUNE1_CAL_BYPASS_SHFT                                             5
#define HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_CTRL_DLL_FTUNE1_INITVAL_BMSK                                             0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_CTRL_DLL_FTUNE1_INITVAL_SHFT                                                0

#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CTRL1_ADDR                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x2fc)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CTRL1_OFFS                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x2fc)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CTRL1_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CTRL1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CTRL1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CTRL1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CTRL1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CTRL1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CTRL1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CTRL1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CTRL1_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CTRL1_DLL_DCC_CAL_EN_MUX_BMSK                                            0x80
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CTRL1_DLL_DCC_CAL_EN_MUX_SHFT                                               7
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CTRL1_DLL_DCC_CAL_EN_BMSK                                                0x40
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CTRL1_DLL_DCC_CAL_EN_SHFT                                                   6
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CTRL1_FR_DCC_CTRL_MODE_BMSK                                              0x20
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CTRL1_FR_DCC_CTRL_MODE_SHFT                                                 5
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CTRL1_FR_DCC_BIN_MUX_BMSK                                                0x10
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CTRL1_FR_DCC_BIN_MUX_SHFT                                                   4
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CTRL1_FR_DCC_BIN_BMSK                                                     0xf
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CTRL1_FR_DCC_BIN_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CTRL2_ADDR                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x300)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CTRL2_OFFS                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x300)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CTRL2_RMSK                                                               0x3f
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CTRL2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CTRL2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CTRL2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CTRL2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CTRL2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CTRL2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CTRL2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CTRL2_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CTRL2_FR_DCC_CAL_SETTLE_TIME_BMSK                                        0x30
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CTRL2_FR_DCC_CAL_SETTLE_TIME_SHFT                                           4
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CTRL2_FR_DCC_CAL_MAG_POL_FLIP_BMSK                                        0x8
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CTRL2_FR_DCC_CAL_MAG_POL_FLIP_SHFT                                          3
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CTRL2_FR_DCC_CAL_SIGN_POL_FLIP_BMSK                                       0x4
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CTRL2_FR_DCC_CAL_SIGN_POL_FLIP_SHFT                                         2
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CTRL2_FR_DCC_CAL_FORCE_DONE_BMSK                                          0x2
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CTRL2_FR_DCC_CAL_FORCE_DONE_SHFT                                            1
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CTRL2_FR_DCC_CAL_BYPASS_BMSK                                              0x1
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CTRL2_FR_DCC_CAL_BYPASS_SHFT                                                0

#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_POSTCAL_OFFSET_ADDR                                                (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x304)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_POSTCAL_OFFSET_OFFS                                                (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x304)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_POSTCAL_OFFSET_RMSK                                                      0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_POSTCAL_OFFSET_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_POSTCAL_OFFSET_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_POSTCAL_OFFSET_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_POSTCAL_OFFSET_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_POSTCAL_OFFSET_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_POSTCAL_OFFSET_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_POSTCAL_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_POSTCAL_OFFSET_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_POSTCAL_OFFSET_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_POSTCAL_OFFSET_FR_DCC_POSTCAL_OFFSET_BMSK                                0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_POSTCAL_OFFSET_FR_DCC_POSTCAL_OFFSET_SHFT                                   0

#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_ICLK_CTRL1_ADDR                                                    (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x308)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_ICLK_CTRL1_OFFS                                                    (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x308)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_ICLK_CTRL1_RMSK                                                          0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_ICLK_CTRL1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_ICLK_CTRL1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_ICLK_CTRL1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_ICLK_CTRL1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_ICLK_CTRL1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_ICLK_CTRL1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_ICLK_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_ICLK_CTRL1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_ICLK_CTRL1_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_ICLK_CTRL1_HR_COMP_EN_BMSK                                               0x40
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_ICLK_CTRL1_HR_COMP_EN_SHFT                                                  6
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_ICLK_CTRL1_DLL_DCC_SENSE_SEL_BMSK                                        0x20
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_ICLK_CTRL1_DLL_DCC_SENSE_SEL_SHFT                                           5
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_ICLK_CTRL1_HR_DCCI_BIN_MUX_BMSK                                          0x10
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_ICLK_CTRL1_HR_DCCI_BIN_MUX_SHFT                                             4
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_ICLK_CTRL1_HR_DCCI_BIN_BMSK                                               0xf
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_ICLK_CTRL1_HR_DCCI_BIN_SHFT                                                 0

#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_ICLK_CTRL2_ADDR                                                    (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x30c)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_ICLK_CTRL2_OFFS                                                    (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x30c)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_ICLK_CTRL2_RMSK                                                          0x3f
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_ICLK_CTRL2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_ICLK_CTRL2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_ICLK_CTRL2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_ICLK_CTRL2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_ICLK_CTRL2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_ICLK_CTRL2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_ICLK_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_ICLK_CTRL2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_ICLK_CTRL2_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_ICLK_CTRL2_HR_ICLK_DCC_CAL_SETTLE_TIME_BMSK                              0x30
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_ICLK_CTRL2_HR_ICLK_DCC_CAL_SETTLE_TIME_SHFT                                 4
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_ICLK_CTRL2_HR_ICLK_DCC_CAL_MAG_POL_FLIP_BMSK                              0x8
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_ICLK_CTRL2_HR_ICLK_DCC_CAL_MAG_POL_FLIP_SHFT                                3
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_ICLK_CTRL2_HR_ICLK_DCC_CAL_SIGN_POL_FLIP_BMSK                             0x4
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_ICLK_CTRL2_HR_ICLK_DCC_CAL_SIGN_POL_FLIP_SHFT                               2
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_ICLK_CTRL2_HR_ICLK_DCC_CAL_FORCE_DONE_BMSK                                0x2
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_ICLK_CTRL2_HR_ICLK_DCC_CAL_FORCE_DONE_SHFT                                  1
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_ICLK_CTRL2_HR_ICLK_DCC_CAL_BYPASS_BMSK                                    0x1
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_ICLK_CTRL2_HR_ICLK_DCC_CAL_BYPASS_SHFT                                      0

#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_ICLK_DCC_POSTCAL_OFFSET_ADDR                                           (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x310)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_ICLK_DCC_POSTCAL_OFFSET_OFFS                                           (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x310)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_ICLK_DCC_POSTCAL_OFFSET_RMSK                                                 0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_ICLK_DCC_POSTCAL_OFFSET_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_ICLK_DCC_POSTCAL_OFFSET_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_ICLK_DCC_POSTCAL_OFFSET_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_ICLK_DCC_POSTCAL_OFFSET_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_ICLK_DCC_POSTCAL_OFFSET_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_ICLK_DCC_POSTCAL_OFFSET_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_ICLK_DCC_POSTCAL_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_ICLK_DCC_POSTCAL_OFFSET_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_ICLK_DCC_POSTCAL_OFFSET_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_ICLK_DCC_POSTCAL_OFFSET_HR_ICLK_DCC_POSTCAL_OFFSET_BMSK                      0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_ICLK_DCC_POSTCAL_OFFSET_HR_ICLK_DCC_POSTCAL_OFFSET_SHFT                         0

#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_QCLK_CTRL1_ADDR                                                    (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x314)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_QCLK_CTRL1_OFFS                                                    (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x314)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_QCLK_CTRL1_RMSK                                                          0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_QCLK_CTRL1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_QCLK_CTRL1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_QCLK_CTRL1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_QCLK_CTRL1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_QCLK_CTRL1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_QCLK_CTRL1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_QCLK_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_QCLK_CTRL1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_QCLK_CTRL1_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_QCLK_CTRL1_HR_DCC_SEL_MUX_BMSK                                           0x40
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_QCLK_CTRL1_HR_DCC_SEL_MUX_SHFT                                              6
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_QCLK_CTRL1_HR_DCC_SEL_BMSK                                               0x20
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_QCLK_CTRL1_HR_DCC_SEL_SHFT                                                  5
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_QCLK_CTRL1_HR_DCCQ_BIN_MUX_BMSK                                          0x10
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_QCLK_CTRL1_HR_DCCQ_BIN_MUX_SHFT                                             4
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_QCLK_CTRL1_HR_DCCQ_BIN_BMSK                                               0xf
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_QCLK_CTRL1_HR_DCCQ_BIN_SHFT                                                 0

#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_QCLK_CTRL2_ADDR                                                    (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x318)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_QCLK_CTRL2_OFFS                                                    (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x318)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_QCLK_CTRL2_RMSK                                                          0x3f
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_QCLK_CTRL2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_QCLK_CTRL2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_QCLK_CTRL2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_QCLK_CTRL2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_QCLK_CTRL2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_QCLK_CTRL2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_QCLK_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_QCLK_CTRL2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_QCLK_CTRL2_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_QCLK_CTRL2_HR_QCLK_DCC_CAL_SETTLE_TIME_BMSK                              0x30
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_QCLK_CTRL2_HR_QCLK_DCC_CAL_SETTLE_TIME_SHFT                                 4
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_QCLK_CTRL2_HR_QCLK_DCC_CAL_MAG_POL_FLIP_BMSK                              0x8
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_QCLK_CTRL2_HR_QCLK_DCC_CAL_MAG_POL_FLIP_SHFT                                3
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_QCLK_CTRL2_HR_QCLK_DCC_CAL_SIGN_POL_FLIP_BMSK                             0x4
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_QCLK_CTRL2_HR_QCLK_DCC_CAL_SIGN_POL_FLIP_SHFT                               2
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_QCLK_CTRL2_HR_QCLK_DCC_CAL_FORCE_DONE_BMSK                                0x2
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_QCLK_CTRL2_HR_QCLK_DCC_CAL_FORCE_DONE_SHFT                                  1
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_QCLK_CTRL2_HR_QCLK_DCC_CAL_BYPASS_BMSK                                    0x1
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_QCLK_CTRL2_HR_QCLK_DCC_CAL_BYPASS_SHFT                                      0

#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_QCLK_DCC_POSTCAL_OFFSET_ADDR                                           (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x31c)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_QCLK_DCC_POSTCAL_OFFSET_OFFS                                           (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x31c)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_QCLK_DCC_POSTCAL_OFFSET_RMSK                                                 0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_QCLK_DCC_POSTCAL_OFFSET_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_QCLK_DCC_POSTCAL_OFFSET_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_QCLK_DCC_POSTCAL_OFFSET_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_QCLK_DCC_POSTCAL_OFFSET_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_QCLK_DCC_POSTCAL_OFFSET_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_QCLK_DCC_POSTCAL_OFFSET_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_QCLK_DCC_POSTCAL_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_QCLK_DCC_POSTCAL_OFFSET_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_QCLK_DCC_POSTCAL_OFFSET_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_QCLK_DCC_POSTCAL_OFFSET_HR_QCLK_DCC_POSTCAL_OFFSET_BMSK                      0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_QCLK_DCC_POSTCAL_OFFSET_HR_QCLK_DCC_POSTCAL_OFFSET_SHFT                         0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_PWM_CTRL_ADDR                                                              (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x320)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_PWM_CTRL_OFFS                                                              (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x320)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_PWM_CTRL_RMSK                                                                     0x3
#define HWIO_UFS_MEM_QSERDES_RX0_RX_PWM_CTRL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_PWM_CTRL_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_PWM_CTRL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_PWM_CTRL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_PWM_CTRL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_PWM_CTRL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_PWM_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_PWM_CTRL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_PWM_CTRL_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_PWM_CTRL_RX_PWM_EN_MUX_BMSK                                                       0x2
#define HWIO_UFS_MEM_QSERDES_RX0_RX_PWM_CTRL_RX_PWM_EN_MUX_SHFT                                                         1
#define HWIO_UFS_MEM_QSERDES_RX0_RX_PWM_CTRL_RX_PWM_EN_BMSK                                                           0x1
#define HWIO_UFS_MEM_QSERDES_RX0_RX_PWM_CTRL_RX_PWM_EN_SHFT                                                             0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_PWM_GEAR1_COUNT_ADDR                                                       (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x324)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_PWM_GEAR1_COUNT_OFFS                                                       (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x324)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_PWM_GEAR1_COUNT_RMSK                                                             0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_PWM_GEAR1_COUNT_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_PWM_GEAR1_COUNT_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_PWM_GEAR1_COUNT_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_PWM_GEAR1_COUNT_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_PWM_GEAR1_COUNT_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_PWM_GEAR1_COUNT_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_PWM_GEAR1_COUNT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_PWM_GEAR1_COUNT_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_PWM_GEAR1_COUNT_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_PWM_GEAR1_COUNT_RX_PWM_GEAR1_COUNT_BMSK                                          0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_PWM_GEAR1_COUNT_RX_PWM_GEAR1_COUNT_SHFT                                             0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_CTRL1_ADDR                                                            (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x328)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_CTRL1_OFFS                                                            (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x328)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_CTRL1_RMSK                                                                  0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_CTRL1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_CTRL1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_CTRL1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_CTRL1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_CTRL1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_CTRL1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_CTRL1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_CTRL1_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_CTRL1_RX_BKUP_CTRL1_BMSK                                                    0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_CTRL1_RX_BKUP_CTRL1_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_CTRL2_ADDR                                                            (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x32c)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_CTRL2_OFFS                                                            (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x32c)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_CTRL2_RMSK                                                                  0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_CTRL2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_CTRL2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_CTRL2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_CTRL2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_CTRL2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_CTRL2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_CTRL2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_CTRL2_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_CTRL2_RX_BKUP_CTRL2_BMSK                                                    0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_CTRL2_RX_BKUP_CTRL2_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_CTRL3_ADDR                                                            (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x330)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_CTRL3_OFFS                                                            (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x330)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_CTRL3_RMSK                                                                  0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_CTRL3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_CTRL3_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_CTRL3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_CTRL3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_CTRL3_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_CTRL3_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_CTRL3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_CTRL3_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_CTRL3_IN)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_CTRL3_RX_BKUP_CTRL3_BMSK                                                    0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_CTRL3_RX_BKUP_CTRL3_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_RX0_PI_CTRL1_ADDR                                                                 (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x334)
#define HWIO_UFS_MEM_QSERDES_RX0_PI_CTRL1_OFFS                                                                 (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x334)
#define HWIO_UFS_MEM_QSERDES_RX0_PI_CTRL1_RMSK                                                                       0xff
#define HWIO_UFS_MEM_QSERDES_RX0_PI_CTRL1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_PI_CTRL1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_PI_CTRL1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_PI_CTRL1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_PI_CTRL1_PI_CTRL1_STATUS_BMSK                                                       0xff
#define HWIO_UFS_MEM_QSERDES_RX0_PI_CTRL1_PI_CTRL1_STATUS_SHFT                                                          0

#define HWIO_UFS_MEM_QSERDES_RX0_PI_CTRL2_ADDR                                                                 (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x338)
#define HWIO_UFS_MEM_QSERDES_RX0_PI_CTRL2_OFFS                                                                 (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x338)
#define HWIO_UFS_MEM_QSERDES_RX0_PI_CTRL2_RMSK                                                                       0xff
#define HWIO_UFS_MEM_QSERDES_RX0_PI_CTRL2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_PI_CTRL2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_PI_CTRL2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_PI_CTRL2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_PI_CTRL2_PI_CTRL2_STATUS_BMSK                                                       0xff
#define HWIO_UFS_MEM_QSERDES_RX0_PI_CTRL2_PI_CTRL2_STATUS_SHFT                                                          0

#define HWIO_UFS_MEM_QSERDES_RX0_PI_QUAD_ADDR                                                                  (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x33c)
#define HWIO_UFS_MEM_QSERDES_RX0_PI_QUAD_OFFS                                                                  (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x33c)
#define HWIO_UFS_MEM_QSERDES_RX0_PI_QUAD_RMSK                                                                         0x3
#define HWIO_UFS_MEM_QSERDES_RX0_PI_QUAD_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_PI_QUAD_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_PI_QUAD_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_PI_QUAD_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_PI_QUAD_PI_QUAD_STATUS_BMSK                                                          0x3
#define HWIO_UFS_MEM_QSERDES_RX0_PI_QUAD_PI_QUAD_STATUS_SHFT                                                            0

#define HWIO_UFS_MEM_QSERDES_RX0_QPI_CTRL1_ADDR                                                                (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x340)
#define HWIO_UFS_MEM_QSERDES_RX0_QPI_CTRL1_OFFS                                                                (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x340)
#define HWIO_UFS_MEM_QSERDES_RX0_QPI_CTRL1_RMSK                                                                      0xff
#define HWIO_UFS_MEM_QSERDES_RX0_QPI_CTRL1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_QPI_CTRL1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_QPI_CTRL1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_QPI_CTRL1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_QPI_CTRL1_Q_PI_CTRL1_STATUS_BMSK                                                    0xff
#define HWIO_UFS_MEM_QSERDES_RX0_QPI_CTRL1_Q_PI_CTRL1_STATUS_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_RX0_QPI_CTRL2_ADDR                                                                (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x344)
#define HWIO_UFS_MEM_QSERDES_RX0_QPI_CTRL2_OFFS                                                                (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x344)
#define HWIO_UFS_MEM_QSERDES_RX0_QPI_CTRL2_RMSK                                                                      0xff
#define HWIO_UFS_MEM_QSERDES_RX0_QPI_CTRL2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_QPI_CTRL2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_QPI_CTRL2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_QPI_CTRL2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_QPI_CTRL2_Q_PI_CTRL2_STATUS_BMSK                                                    0xff
#define HWIO_UFS_MEM_QSERDES_RX0_QPI_CTRL2_Q_PI_CTRL2_STATUS_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_RX0_QPI_QUAD_ADDR                                                                 (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x348)
#define HWIO_UFS_MEM_QSERDES_RX0_QPI_QUAD_OFFS                                                                 (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x348)
#define HWIO_UFS_MEM_QSERDES_RX0_QPI_QUAD_RMSK                                                                        0x3
#define HWIO_UFS_MEM_QSERDES_RX0_QPI_QUAD_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_QPI_QUAD_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_QPI_QUAD_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_QPI_QUAD_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_QPI_QUAD_Q_PI_QUAD_STATUS_BMSK                                                       0x3
#define HWIO_UFS_MEM_QSERDES_RX0_QPI_QUAD_Q_PI_QUAD_STATUS_SHFT                                                         0

#define HWIO_UFS_MEM_QSERDES_RX0_IDATA1_ADDR                                                                   (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x34c)
#define HWIO_UFS_MEM_QSERDES_RX0_IDATA1_OFFS                                                                   (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x34c)
#define HWIO_UFS_MEM_QSERDES_RX0_IDATA1_RMSK                                                                         0xff
#define HWIO_UFS_MEM_QSERDES_RX0_IDATA1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_IDATA1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_IDATA1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_IDATA1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_IDATA1_IDATA1_STATUS_BMSK                                                           0xff
#define HWIO_UFS_MEM_QSERDES_RX0_IDATA1_IDATA1_STATUS_SHFT                                                              0

#define HWIO_UFS_MEM_QSERDES_RX0_IDATA2_ADDR                                                                   (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x350)
#define HWIO_UFS_MEM_QSERDES_RX0_IDATA2_OFFS                                                                   (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x350)
#define HWIO_UFS_MEM_QSERDES_RX0_IDATA2_RMSK                                                                         0xff
#define HWIO_UFS_MEM_QSERDES_RX0_IDATA2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_IDATA2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_IDATA2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_IDATA2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_IDATA2_IDATA2_STATUS_BMSK                                                           0xff
#define HWIO_UFS_MEM_QSERDES_RX0_IDATA2_IDATA2_STATUS_SHFT                                                              0

#define HWIO_UFS_MEM_QSERDES_RX0_IDATA3_ADDR                                                                   (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x354)
#define HWIO_UFS_MEM_QSERDES_RX0_IDATA3_OFFS                                                                   (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x354)
#define HWIO_UFS_MEM_QSERDES_RX0_IDATA3_RMSK                                                                          0xf
#define HWIO_UFS_MEM_QSERDES_RX0_IDATA3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_IDATA3_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_IDATA3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_IDATA3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_IDATA3_IDATA3_STATUS_BMSK                                                            0xf
#define HWIO_UFS_MEM_QSERDES_RX0_IDATA3_IDATA3_STATUS_SHFT                                                              0

#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_OUTP_ADDR                                                             (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x358)
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_OUTP_OFFS                                                             (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x358)
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_OUTP_RMSK                                                                    0x1
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_OUTP_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_OUTP_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_OUTP_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_OUTP_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_OUTP_AC_JTAG_OUTP_STATUS_BMSK                                                0x1
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_OUTP_AC_JTAG_OUTP_STATUS_SHFT                                                  0

#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_OUTN_ADDR                                                             (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x35c)
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_OUTN_OFFS                                                             (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x35c)
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_OUTN_RMSK                                                                    0x1
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_OUTN_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_OUTN_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_OUTN_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_OUTN_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_OUTN_AC_JTAG_OUTN_STATUS_BMSK                                                0x1
#define HWIO_UFS_MEM_QSERDES_RX0_AC_JTAG_OUTN_AC_JTAG_OUTN_STATUS_SHFT                                                  0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_SIGDET_ADDR                                                                (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x360)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_SIGDET_OFFS                                                                (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x360)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_SIGDET_RMSK                                                                       0x3
#define HWIO_UFS_MEM_QSERDES_RX0_RX_SIGDET_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_SIGDET_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_SIGDET_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_SIGDET_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_SIGDET_RX_SIGDET_OUT_STATUS_BMSK                                                  0x3
#define HWIO_UFS_MEM_QSERDES_RX0_RX_SIGDET_RX_SIGDET_OUT_STATUS_SHFT                                                    0

#define HWIO_UFS_MEM_QSERDES_RX0_ALOG_OBSV_BUS_STATUS_1_ADDR                                                   (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x364)
#define HWIO_UFS_MEM_QSERDES_RX0_ALOG_OBSV_BUS_STATUS_1_OFFS                                                   (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x364)
#define HWIO_UFS_MEM_QSERDES_RX0_ALOG_OBSV_BUS_STATUS_1_RMSK                                                         0xff
#define HWIO_UFS_MEM_QSERDES_RX0_ALOG_OBSV_BUS_STATUS_1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_ALOG_OBSV_BUS_STATUS_1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_ALOG_OBSV_BUS_STATUS_1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_ALOG_OBSV_BUS_STATUS_1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_BMSK                                  0xff
#define HWIO_UFS_MEM_QSERDES_RX0_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_SHFT                                     0

#define HWIO_UFS_MEM_QSERDES_RX0_READ_EQCODE_ADDR                                                              (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x368)
#define HWIO_UFS_MEM_QSERDES_RX0_READ_EQCODE_OFFS                                                              (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x368)
#define HWIO_UFS_MEM_QSERDES_RX0_READ_EQCODE_RMSK                                                                     0xf
#define HWIO_UFS_MEM_QSERDES_RX0_READ_EQCODE_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_READ_EQCODE_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_READ_EQCODE_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_READ_EQCODE_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_READ_EQCODE_READ_EQCODE_STATUS_BMSK                                                  0xf
#define HWIO_UFS_MEM_QSERDES_RX0_READ_EQCODE_READ_EQCODE_STATUS_SHFT                                                    0

#define HWIO_UFS_MEM_QSERDES_RX0_READ_OFFSETCODE_ADDR                                                          (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x36c)
#define HWIO_UFS_MEM_QSERDES_RX0_READ_OFFSETCODE_OFFS                                                          (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x36c)
#define HWIO_UFS_MEM_QSERDES_RX0_READ_OFFSETCODE_RMSK                                                                0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_READ_OFFSETCODE_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_READ_OFFSETCODE_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_READ_OFFSETCODE_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_READ_OFFSETCODE_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_READ_OFFSETCODE_READ_OFFSETCODE_STATUS_BMSK                                         0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_READ_OFFSETCODE_READ_OFFSETCODE_STATUS_SHFT                                            0

#define HWIO_UFS_MEM_QSERDES_RX0_IA_ERROR_COUNTER_LOW_ADDR                                                     (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x370)
#define HWIO_UFS_MEM_QSERDES_RX0_IA_ERROR_COUNTER_LOW_OFFS                                                     (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x370)
#define HWIO_UFS_MEM_QSERDES_RX0_IA_ERROR_COUNTER_LOW_RMSK                                                           0xff
#define HWIO_UFS_MEM_QSERDES_RX0_IA_ERROR_COUNTER_LOW_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_IA_ERROR_COUNTER_LOW_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_IA_ERROR_COUNTER_LOW_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_IA_ERROR_COUNTER_LOW_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_IA_ERROR_COUNTER_LOW_IACOMPARE_COUNT_LOW_BMSK                                       0xff
#define HWIO_UFS_MEM_QSERDES_RX0_IA_ERROR_COUNTER_LOW_IACOMPARE_COUNT_LOW_SHFT                                          0

#define HWIO_UFS_MEM_QSERDES_RX0_IA_ERROR_COUNTER_HIGH_ADDR                                                    (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x374)
#define HWIO_UFS_MEM_QSERDES_RX0_IA_ERROR_COUNTER_HIGH_OFFS                                                    (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x374)
#define HWIO_UFS_MEM_QSERDES_RX0_IA_ERROR_COUNTER_HIGH_RMSK                                                          0xff
#define HWIO_UFS_MEM_QSERDES_RX0_IA_ERROR_COUNTER_HIGH_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_IA_ERROR_COUNTER_HIGH_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_IA_ERROR_COUNTER_HIGH_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_IA_ERROR_COUNTER_HIGH_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_IA_ERROR_COUNTER_HIGH_IACOMPARE_COUNT_HIGH_BMSK                                     0xff
#define HWIO_UFS_MEM_QSERDES_RX0_IA_ERROR_COUNTER_HIGH_IACOMPARE_COUNT_HIGH_SHFT                                        0

#define HWIO_UFS_MEM_QSERDES_RX0_VGA_READ_CODE_ADDR                                                            (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x378)
#define HWIO_UFS_MEM_QSERDES_RX0_VGA_READ_CODE_OFFS                                                            (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x378)
#define HWIO_UFS_MEM_QSERDES_RX0_VGA_READ_CODE_RMSK                                                                   0xf
#define HWIO_UFS_MEM_QSERDES_RX0_VGA_READ_CODE_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_VGA_READ_CODE_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_VGA_READ_CODE_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_VGA_READ_CODE_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_VGA_READ_CODE_READ_VGACODE_BMSK                                                      0xf
#define HWIO_UFS_MEM_QSERDES_RX0_VGA_READ_CODE_READ_VGACODE_SHFT                                                        0

#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_READ_CODE_ADDR                                                        (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x37c)
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_READ_CODE_OFFS                                                        (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x37c)
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_READ_CODE_RMSK                                                              0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_READ_CODE_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_READ_CODE_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_READ_CODE_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_READ_CODE_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_READ_CODE_READ_VTHCODE_BMSK                                                 0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_VTHRESH_READ_CODE_READ_VTHCODE_SHFT                                                    0

#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_I0_ADDR                                                           (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x380)
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_I0_OFFS                                                           (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x380)
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_I0_RMSK                                                                 0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_I0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_I0_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_I0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_I0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_I0_IDAC_I0_STATUS_BMSK                                                  0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_I0_IDAC_I0_STATUS_SHFT                                                     0

#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_I0BAR_ADDR                                                        (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x384)
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_I0BAR_OFFS                                                        (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x384)
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_I0BAR_RMSK                                                              0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_I0BAR_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_I0BAR_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_I0BAR_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_I0BAR_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_I0BAR_IDAC_I0B_STATUS_BMSK                                              0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_I0BAR_IDAC_I0B_STATUS_SHFT                                                 0

#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_Q_ADDR                                                            (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x388)
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_Q_OFFS                                                            (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x388)
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_Q_RMSK                                                                  0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_Q_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_Q_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_Q_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_Q_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_Q_IDAC_Q_STATUS_BMSK                                                    0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_Q_IDAC_Q_STATUS_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_QBAR_ADDR                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x38c)
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_QBAR_OFFS                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x38c)
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_QBAR_RMSK                                                               0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_QBAR_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_QBAR_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_QBAR_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_QBAR_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_QBAR_IDAC_QB_STATUS_BMSK                                                0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_QBAR_IDAC_QB_STATUS_SHFT                                                   0

#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_A_ADDR                                                            (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x390)
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_A_OFFS                                                            (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x390)
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_A_RMSK                                                                  0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_A_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_A_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_A_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_A_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_A_IDAC_A_STATUS_BMSK                                                    0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_A_IDAC_A_STATUS_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_ABAR_ADDR                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x394)
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_ABAR_OFFS                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x394)
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_ABAR_RMSK                                                               0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_ABAR_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_ABAR_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_ABAR_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_ABAR_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_ABAR_IDAC_AB_STATUS_BMSK                                                0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_ABAR_IDAC_AB_STATUS_SHFT                                                   0

#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_SM_ON_ADDR                                                        (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x398)
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_SM_ON_OFFS                                                        (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x398)
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_SM_ON_RMSK                                                              0x3f
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_SM_ON_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_SM_ON_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_SM_ON_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_SM_ON_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_SM_ON_UFS_DATA_SLICER_CAL_DONE_BMSK                                     0x20
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_SM_ON_UFS_DATA_SLICER_CAL_DONE_SHFT                                        5
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_SM_ON_IDAC_CAL_DONE_STATUS_BMSK                                         0x10
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_SM_ON_IDAC_CAL_DONE_STATUS_SHFT                                            4
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_SM_ON_IDAC_CAL_ON_STATUS_BMSK                                            0x8
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_SM_ON_IDAC_CAL_ON_STATUS_SHFT                                              3
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_SM_ON_IDAC_SM_STATUS_BMSK                                                0x7
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_SM_ON_IDAC_SM_STATUS_SHFT                                                  0

#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_SIGNERROR_ADDR                                                    (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x39c)
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_SIGNERROR_OFFS                                                    (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x39c)
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_SIGNERROR_RMSK                                                          0x3f
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_SIGNERROR_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_SIGNERROR_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_SIGNERROR_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_SIGNERROR_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_AB_BMSK                                      0x20
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_AB_SHFT                                         5
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_A_BMSK                                       0x10
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_A_SHFT                                          4
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_QB_BMSK                                       0x8
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_QB_SHFT                                         3
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_Q_BMSK                                        0x4
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_Q_SHFT                                          2
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_IB_BMSK                                       0x2
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_IB_SHFT                                         1
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_I_BMSK                                        0x1
#define HWIO_UFS_MEM_QSERDES_RX0_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_I_SHFT                                          0

#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CAL_STATUS_ADDR                                                           (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x3a0)
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CAL_STATUS_OFFS                                                           (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x3a0)
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CAL_STATUS_RMSK                                                                 0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CAL_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_DCC_CAL_STATUS_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CAL_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_DCC_CAL_STATUS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CAL_STATUS_DCC_SIGNERR_CMUX_STATUS_BMSK                                         0x40
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CAL_STATUS_DCC_SIGNERR_CMUX_STATUS_SHFT                                            6
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CAL_STATUS_DCC_CMUX_CAL_DONE_STATUS_BMSK                                        0x20
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CAL_STATUS_DCC_CMUX_CAL_DONE_STATUS_SHFT                                           5
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CAL_STATUS_DCC_SIGNERR_PI_STATUS_BMSK                                           0x10
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CAL_STATUS_DCC_SIGNERR_PI_STATUS_SHFT                                              4
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CAL_STATUS_DCC_CAL_DONE_STATUS_BMSK                                              0x8
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CAL_STATUS_DCC_CAL_DONE_STATUS_SHFT                                                3
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CAL_STATUS_DCC_CAL_STATE_STATUS_BMSK                                             0x7
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_CAL_STATUS_DCC_CAL_STATE_STATUS_SHFT                                               0

#define HWIO_UFS_MEM_QSERDES_RX0_DCC_READ_CODE_STATUS_ADDR                                                     (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x3a4)
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_READ_CODE_STATUS_OFFS                                                     (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x3a4)
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_READ_CODE_STATUS_RMSK                                                           0xff
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_READ_CODE_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_DCC_READ_CODE_STATUS_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_READ_CODE_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_DCC_READ_CODE_STATUS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_READ_CODE_STATUS_DCC_SIGN_CMUX_STATUS_BMSK                                      0x80
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_READ_CODE_STATUS_DCC_SIGN_CMUX_STATUS_SHFT                                         7
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_READ_CODE_STATUS_DCC_VAL_CMUX_STATUS_BMSK                                       0x70
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_READ_CODE_STATUS_DCC_VAL_CMUX_STATUS_SHFT                                          4
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_READ_CODE_STATUS_DCC_SIGN_PI_STATUS_BMSK                                         0x8
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_READ_CODE_STATUS_DCC_SIGN_PI_STATUS_SHFT                                           3
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_READ_CODE_STATUS_DCC_VAL_PI_STATUS_BMSK                                          0x7
#define HWIO_UFS_MEM_QSERDES_RX0_DCC_READ_CODE_STATUS_DCC_VAL_PI_STATUS_SHFT                                            0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_READ_CODE_STATUS_ADDR                                                 (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x3a8)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_READ_CODE_STATUS_OFFS                                                 (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x3a8)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_READ_CODE_STATUS_RMSK                                                       0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_READ_CODE_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_READ_CODE_STATUS_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_READ_CODE_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_READ_CODE_STATUS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_READ_CODE_STATUS_EOM_ERR_CLEAR_DONE_BMSK                                    0x40
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_READ_CODE_STATUS_EOM_ERR_CLEAR_DONE_SHFT                                       6
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_READ_CODE_STATUS_PCS_EOM_STATUS_READ_READY_BMSK                             0x20
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_READ_CODE_STATUS_PCS_EOM_STATUS_READ_READY_SHFT                                5
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_READ_CODE_STATUS_CORE_Q_PI_OFFSET_CODE_OUT_BMSK                             0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_RX_MARG_READ_CODE_STATUS_CORE_Q_PI_OFFSET_CODE_OUT_SHFT                                0

#define HWIO_UFS_MEM_QSERDES_RX0_EOM_ADATA_STATUS_ADDR                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x3ac)
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_ADATA_STATUS_OFFS                                                         (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x3ac)
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_ADATA_STATUS_RMSK                                                                0x7
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_ADATA_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_EOM_ADATA_STATUS_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_ADATA_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_EOM_ADATA_STATUS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_ADATA_STATUS_EOM_MAX_ERR_REACHED_BMSK                                            0x4
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_ADATA_STATUS_EOM_MAX_ERR_REACHED_SHFT                                              2
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_ADATA_STATUS_EOM_ADATA_ALL_ONE_BMSK                                              0x2
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_ADATA_STATUS_EOM_ADATA_ALL_ONE_SHFT                                                1
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_ADATA_STATUS_EOM_ADATA_ALL_ZERO_BMSK                                             0x1
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_ADATA_STATUS_EOM_ADATA_ALL_ZERO_SHFT                                               0

#define HWIO_UFS_MEM_QSERDES_RX0_EOM_ERR_CNT_LSB_STATUS_ADDR                                                   (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x3b0)
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_ERR_CNT_LSB_STATUS_OFFS                                                   (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x3b0)
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_ERR_CNT_LSB_STATUS_RMSK                                                         0xff
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_ERR_CNT_LSB_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_EOM_ERR_CNT_LSB_STATUS_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_ERR_CNT_LSB_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_EOM_ERR_CNT_LSB_STATUS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_ERR_CNT_LSB_STATUS_EOM_ERR_CNT_STATUS_7_0_BMSK                                  0xff
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_ERR_CNT_LSB_STATUS_EOM_ERR_CNT_STATUS_7_0_SHFT                                     0

#define HWIO_UFS_MEM_QSERDES_RX0_EOM_ERR_CNT_MSB_STATUS_ADDR                                                   (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x3b4)
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_ERR_CNT_MSB_STATUS_OFFS                                                   (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x3b4)
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_ERR_CNT_MSB_STATUS_RMSK                                                         0xff
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_ERR_CNT_MSB_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_EOM_ERR_CNT_MSB_STATUS_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_ERR_CNT_MSB_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_EOM_ERR_CNT_MSB_STATUS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_ERR_CNT_MSB_STATUS_EOM_ERR_CNT_STATUS_15_8_BMSK                                 0xff
#define HWIO_UFS_MEM_QSERDES_RX0_EOM_ERR_CNT_MSB_STATUS_EOM_ERR_CNT_STATUS_15_8_SHFT                                    0

#define HWIO_UFS_MEM_QSERDES_RX0_CDR_FALSE_LOCK_STATUS_ADDR                                                    (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x3b8)
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_FALSE_LOCK_STATUS_OFFS                                                    (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x3b8)
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_FALSE_LOCK_STATUS_RMSK                                                           0x7
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_FALSE_LOCK_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_CDR_FALSE_LOCK_STATUS_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_FALSE_LOCK_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_CDR_FALSE_LOCK_STATUS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_FALSE_LOCK_STATUS_LOCK_CORRECTION_ACTIVE_BMSK                                    0x4
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_FALSE_LOCK_STATUS_LOCK_CORRECTION_ACTIVE_SHFT                                      2
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_FALSE_LOCK_STATUS_LOCK_CORRECTION_DONE_BMSK                                      0x2
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_FALSE_LOCK_STATUS_LOCK_CORRECTION_DONE_SHFT                                        1
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_FALSE_LOCK_STATUS_CDR_FALSE_LOCK_BMSK                                            0x1
#define HWIO_UFS_MEM_QSERDES_RX0_CDR_FALSE_LOCK_STATUS_CDR_FALSE_LOCK_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CAL_CTUNE_STATUS_ADDR                                                     (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x3bc)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CAL_CTUNE_STATUS_OFFS                                                     (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x3bc)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CAL_CTUNE_STATUS_RMSK                                                           0x7f
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CAL_CTUNE_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_DLL_CAL_CTUNE_STATUS_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CAL_CTUNE_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_DLL_CAL_CTUNE_STATUS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CAL_CTUNE_STATUS_DLL_SIGNERROR0_BMSK                                            0x40
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CAL_CTUNE_STATUS_DLL_SIGNERROR0_SHFT                                               6
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CAL_CTUNE_STATUS_DLL_CTUNE_CAL_DONE_BMSK                                        0x20
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CAL_CTUNE_STATUS_DLL_CTUNE_CAL_DONE_SHFT                                           5
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CAL_CTUNE_STATUS_DLL_CTUNE_CODE_BMSK                                            0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_CAL_CTUNE_STATUS_DLL_CTUNE_CODE_SHFT                                               0

#define HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_CODE_STATUS_ADDR                                                   (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x3c0)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_CODE_STATUS_OFFS                                                   (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x3c0)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_CODE_STATUS_RMSK                                                         0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_CODE_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_CODE_STATUS_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_CODE_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_CODE_STATUS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_CODE_STATUS_DLL_FTUNE1_CODE_BMSK                                         0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_DLL0_FTUNE_CODE_STATUS_DLL_FTUNE1_CODE_SHFT                                            0

#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CODE_STATUS_ADDR                                                   (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x3c4)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CODE_STATUS_OFFS                                                   (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x3c4)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CODE_STATUS_RMSK                                                         0x1f
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CODE_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CODE_STATUS_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CODE_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CODE_STATUS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CODE_STATUS_DLL_DCC_COMP_OUT_BMSK                                        0x10
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CODE_STATUS_DLL_DCC_COMP_OUT_SHFT                                           4
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CODE_STATUS_DLL_FR_DCC_BIN_BMSK                                           0xf
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_FR_DCC_CODE_STATUS_DLL_FR_DCC_BIN_SHFT                                             0

#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_CODE_STATUS_ADDR                                                   (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x3c8)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_CODE_STATUS_OFFS                                                   (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x3c8)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_CODE_STATUS_RMSK                                                         0xff
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_CODE_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_CODE_STATUS_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_CODE_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_CODE_STATUS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_CODE_STATUS_DLL_HR_DCCQ_BIN_BMSK                                         0xf0
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_CODE_STATUS_DLL_HR_DCCQ_BIN_SHFT                                            4
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_CODE_STATUS_DLL_HR_DCCI_BIN_BMSK                                          0xf
#define HWIO_UFS_MEM_QSERDES_RX0_DLL_HR_DCC_CODE_STATUS_DLL_HR_DCCI_BIN_SHFT                                            0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_READ_BUS1_STATUS_ADDR                                                 (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x3cc)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_READ_BUS1_STATUS_OFFS                                                 (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x3cc)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_READ_BUS1_STATUS_RMSK                                                       0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_READ_BUS1_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_READ_BUS1_STATUS_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_READ_BUS1_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_READ_BUS1_STATUS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_READ_BUS1_STATUS_RX_BKUP_READ_BUS1_BMSK                                     0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_READ_BUS1_STATUS_RX_BKUP_READ_BUS1_SHFT                                        0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_READ_BUS2_STATUS_ADDR                                                 (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x3d0)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_READ_BUS2_STATUS_OFFS                                                 (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x3d0)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_READ_BUS2_STATUS_RMSK                                                       0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_READ_BUS2_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_READ_BUS2_STATUS_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_READ_BUS2_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_READ_BUS2_STATUS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_READ_BUS2_STATUS_RX_BKUP_READ_BUS2_BMSK                                     0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_READ_BUS2_STATUS_RX_BKUP_READ_BUS2_SHFT                                        0

#define HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_READ_BUS3_STATUS_ADDR                                                 (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE      + 0x3d4)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_READ_BUS3_STATUS_OFFS                                                 (UFS_MEM_QSERDES_RX0_QSERDES_RX0_UFS_QMP_RX_REG_BASE_OFFS + 0x3d4)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_READ_BUS3_STATUS_RMSK                                                       0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_READ_BUS3_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_READ_BUS3_STATUS_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_READ_BUS3_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_READ_BUS3_STATUS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_READ_BUS3_STATUS_RX_BKUP_READ_BUS3_BMSK                                     0xff
#define HWIO_UFS_MEM_QSERDES_RX0_RX_BKUP_READ_BUS3_STATUS_RX_BKUP_READ_BUS3_SHFT                                        0

/*----------------------------------------------------------------------------
 * MODULE: UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX
 *--------------------------------------------------------------------------*/

#define UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE                                                    (UFS_MEM_UFS_2LANE_G5_REGS_BASE      + 0x00001a00)
#define UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_SIZE                                               0x3d8
#define UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_USED                                               0x3d4
#define UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS                                               0x00001a00

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE0_ADDR                                              (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x0)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE0_OFFS                                              (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x0)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE0_RMSK                                                    0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE0_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE0_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE0_UCDR_FASTLOCK_FO_GAIN_RATE0_BMSK                        0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE0_UCDR_FASTLOCK_FO_GAIN_RATE0_SHFT                           0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE1_ADDR                                              (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x4)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE1_OFFS                                              (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x4)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE1_RMSK                                                    0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE1_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE1_UCDR_FASTLOCK_FO_GAIN_RATE1_BMSK                        0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE1_UCDR_FASTLOCK_FO_GAIN_RATE1_SHFT                           0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE2_ADDR                                              (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x8)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE2_OFFS                                              (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x8)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE2_RMSK                                                    0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE2_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE2_UCDR_FASTLOCK_FO_GAIN_RATE2_BMSK                        0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE2_UCDR_FASTLOCK_FO_GAIN_RATE2_SHFT                           0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE3_ADDR                                              (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0xc)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE3_OFFS                                              (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0xc)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE3_RMSK                                                    0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE3_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE3_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE3_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE3_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE3_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE3_UCDR_FASTLOCK_FO_GAIN_RATE3_BMSK                        0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE3_UCDR_FASTLOCK_FO_GAIN_RATE3_SHFT                           0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE4_ADDR                                              (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x10)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE4_OFFS                                              (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x10)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE4_RMSK                                                    0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE4_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE4_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE4_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE4_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE4_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE4_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE4_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE4_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE4_UCDR_FASTLOCK_FO_GAIN_RATE4_BMSK                        0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_FO_GAIN_RATE4_UCDR_FASTLOCK_FO_GAIN_RATE4_SHFT                           0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE0_ADDR                                              (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x14)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE0_OFFS                                              (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x14)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE0_RMSK                                                    0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE0_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE0_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE0_UCDR_FASTLOCK_SO_GAIN_RATE0_BMSK                        0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE0_UCDR_FASTLOCK_SO_GAIN_RATE0_SHFT                           0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE1_ADDR                                              (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x18)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE1_OFFS                                              (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x18)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE1_RMSK                                                    0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE1_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE1_UCDR_FASTLOCK_SO_GAIN_RATE1_BMSK                        0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE1_UCDR_FASTLOCK_SO_GAIN_RATE1_SHFT                           0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE2_ADDR                                              (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x1c)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE2_OFFS                                              (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x1c)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE2_RMSK                                                    0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE2_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE2_UCDR_FASTLOCK_SO_GAIN_RATE2_BMSK                        0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE2_UCDR_FASTLOCK_SO_GAIN_RATE2_SHFT                           0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE3_ADDR                                              (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x20)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE3_OFFS                                              (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x20)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE3_RMSK                                                    0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE3_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE3_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE3_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE3_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE3_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE3_UCDR_FASTLOCK_SO_GAIN_RATE3_BMSK                        0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE3_UCDR_FASTLOCK_SO_GAIN_RATE3_SHFT                           0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE4_ADDR                                              (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x24)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE4_OFFS                                              (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x24)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE4_RMSK                                                    0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE4_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE4_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE4_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE4_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE4_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE4_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE4_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE4_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE4_UCDR_FASTLOCK_SO_GAIN_RATE4_BMSK                        0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_SO_GAIN_RATE4_UCDR_FASTLOCK_SO_GAIN_RATE4_SHFT                           0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_SATURATION_ADDR                                                       (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x28)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_SATURATION_OFFS                                                       (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x28)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_SATURATION_RMSK                                                             0x3f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_SATURATION_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_SATURATION_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_SATURATION_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_SATURATION_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_SATURATION_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_SATURATION_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_SATURATION_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_SATURATION_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_SATURATION_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_SATURATION_UCDR_SO_SATURATION_BMSK                                          0x3f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_SATURATION_UCDR_SO_SATURATION_SHFT                                             0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_TO_SO_DELAY_ADDR                                                      (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x2c)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_TO_SO_DELAY_OFFS                                                      (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x2c)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_TO_SO_DELAY_RMSK                                                            0xff
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_TO_SO_DELAY_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_TO_SO_DELAY_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_TO_SO_DELAY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_TO_SO_DELAY_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_TO_SO_DELAY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_TO_SO_DELAY_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_TO_SO_DELAY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_TO_SO_DELAY_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_TO_SO_DELAY_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_TO_SO_DELAY_UCDR_FO_TO_SO_DELAY_BMSK                                        0xff
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_TO_SO_DELAY_UCDR_FO_TO_SO_DELAY_SHFT                                           0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE0_ADDR                                            (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x30)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE0_OFFS                                            (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x30)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE0_RMSK                                                  0xff
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE0_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE0_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE0_UCDR_FASTLOCK_COUNTER_LOW_RATE0_BMSK                  0xff
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE0_UCDR_FASTLOCK_COUNTER_LOW_RATE0_SHFT                     0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE0_ADDR                                           (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x34)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE0_OFFS                                           (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x34)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE0_RMSK                                                 0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE0_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE0_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE0_UCDR_FASTLOCK_COUNTER_HIGH_RATE0_BMSK                0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE0_UCDR_FASTLOCK_COUNTER_HIGH_RATE0_SHFT                   0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE1_ADDR                                            (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x38)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE1_OFFS                                            (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x38)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE1_RMSK                                                  0xff
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE1_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE1_UCDR_FASTLOCK_COUNTER_LOW_RATE1_BMSK                  0xff
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE1_UCDR_FASTLOCK_COUNTER_LOW_RATE1_SHFT                     0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE1_ADDR                                           (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x3c)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE1_OFFS                                           (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x3c)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE1_RMSK                                                 0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE1_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE1_UCDR_FASTLOCK_COUNTER_HIGH_RATE1_BMSK                0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE1_UCDR_FASTLOCK_COUNTER_HIGH_RATE1_SHFT                   0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE2_ADDR                                            (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x40)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE2_OFFS                                            (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x40)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE2_RMSK                                                  0xff
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE2_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE2_UCDR_FASTLOCK_COUNTER_LOW_RATE2_BMSK                  0xff
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE2_UCDR_FASTLOCK_COUNTER_LOW_RATE2_SHFT                     0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE2_ADDR                                           (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x44)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE2_OFFS                                           (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x44)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE2_RMSK                                                 0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE2_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE2_UCDR_FASTLOCK_COUNTER_HIGH_RATE2_BMSK                0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE2_UCDR_FASTLOCK_COUNTER_HIGH_RATE2_SHFT                   0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE3_ADDR                                            (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x48)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE3_OFFS                                            (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x48)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE3_RMSK                                                  0xff
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE3_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE3_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE3_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE3_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE3_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE3_UCDR_FASTLOCK_COUNTER_LOW_RATE3_BMSK                  0xff
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE3_UCDR_FASTLOCK_COUNTER_LOW_RATE3_SHFT                     0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE3_ADDR                                           (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x4c)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE3_OFFS                                           (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x4c)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE3_RMSK                                                 0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE3_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE3_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE3_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE3_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE3_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE3_UCDR_FASTLOCK_COUNTER_HIGH_RATE3_BMSK                0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE3_UCDR_FASTLOCK_COUNTER_HIGH_RATE3_SHFT                   0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE4_ADDR                                            (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x50)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE4_OFFS                                            (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x50)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE4_RMSK                                                  0xff
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE4_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE4_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE4_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE4_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE4_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE4_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE4_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE4_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE4_UCDR_FASTLOCK_COUNTER_LOW_RATE4_BMSK                  0xff
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_LOW_RATE4_UCDR_FASTLOCK_COUNTER_LOW_RATE4_SHFT                     0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE4_ADDR                                           (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x54)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE4_OFFS                                           (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x54)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE4_RMSK                                                 0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE4_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE4_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE4_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE4_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE4_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE4_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE4_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE4_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE4_UCDR_FASTLOCK_COUNTER_HIGH_RATE4_BMSK                0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FASTLOCK_COUNT_HIGH_RATE4_UCDR_FASTLOCK_COUNTER_HIGH_RATE4_SHFT                   0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL1_ADDR                                                            (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x58)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL1_OFFS                                                            (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x58)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL1_RMSK                                                                  0xff
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL1_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL1_CDRCLK_DIVSEL_RATE3_BMSK                                              0xc0
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL1_CDRCLK_DIVSEL_RATE3_SHFT                                                 6
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL1_CDRCLK_DIVSEL_RATE2_BMSK                                              0x30
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL1_CDRCLK_DIVSEL_RATE2_SHFT                                                 4
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL1_CDRCLK_DIVSEL_RATE1_BMSK                                               0xc
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL1_CDRCLK_DIVSEL_RATE1_SHFT                                                 2
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL1_CDRCLK_DIVSEL_RATE0_BMSK                                               0x3
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL1_CDRCLK_DIVSEL_RATE0_SHFT                                                 0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL2_ADDR                                                            (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x5c)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL2_OFFS                                                            (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x5c)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL2_RMSK                                                                  0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL2_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL2_CDR_SB2_RATE4_BMSK                                                    0x40
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL2_CDR_SB2_RATE4_SHFT                                                       6
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL2_CDR_SB2_RATE3_BMSK                                                    0x20
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL2_CDR_SB2_RATE3_SHFT                                                       5
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL2_CDR_SB2_RATE2_BMSK                                                    0x10
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL2_CDR_SB2_RATE2_SHFT                                                       4
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL2_CDR_SB2_RATE1_BMSK                                                     0x8
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL2_CDR_SB2_RATE1_SHFT                                                       3
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL2_CDR_SB2_RATE0_BMSK                                                     0x4
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL2_CDR_SB2_RATE0_SHFT                                                       2
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL2_CDRCLK_DIVSEL_RATE4_BMSK                                               0x3
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL2_CDRCLK_DIVSEL_RATE4_SHFT                                                 0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL3_ADDR                                                            (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x60)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL3_OFFS                                                            (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x60)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL3_RMSK                                                                  0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL3_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL3_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL3_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL3_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL3_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL3_CDR_SIGDEL_SB2_RATE4_BMSK                                             0x10
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL3_CDR_SIGDEL_SB2_RATE4_SHFT                                                4
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL3_CDR_SIGDEL_SB2_RATE3_BMSK                                              0x8
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL3_CDR_SIGDEL_SB2_RATE3_SHFT                                                3
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL3_CDR_SIGDEL_SB2_RATE2_BMSK                                              0x4
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL3_CDR_SIGDEL_SB2_RATE2_SHFT                                                2
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL3_CDR_SIGDEL_SB2_RATE1_BMSK                                              0x2
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL3_CDR_SIGDEL_SB2_RATE1_SHFT                                                1
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL3_CDR_SIGDEL_SB2_RATE0_BMSK                                              0x1
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CTRL3_CDR_SIGDEL_SB2_RATE0_SHFT                                                0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE0_ADDR                                                   (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x64)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE0_OFFS                                                   (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x64)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE0_RMSK                                                         0x3f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE0_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE0_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE0_DIV6PD_THRESH1_RATE0_BMSK                                    0x3f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE0_DIV6PD_THRESH1_RATE0_SHFT                                       0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE1_ADDR                                                   (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x68)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE1_OFFS                                                   (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x68)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE1_RMSK                                                         0x3f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE1_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE1_DIV6PD_THRESH1_RATE1_BMSK                                    0x3f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE1_DIV6PD_THRESH1_RATE1_SHFT                                       0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE2_ADDR                                                   (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x6c)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE2_OFFS                                                   (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x6c)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE2_RMSK                                                         0x3f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE2_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE2_DIV6PD_THRESH1_RATE2_BMSK                                    0x3f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE2_DIV6PD_THRESH1_RATE2_SHFT                                       0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE3_ADDR                                                   (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x70)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE3_OFFS                                                   (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x70)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE3_RMSK                                                         0x3f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE3_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE3_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE3_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE3_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE3_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE3_DIV6PD_THRESH1_RATE3_BMSK                                    0x3f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE3_DIV6PD_THRESH1_RATE3_SHFT                                       0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE4_ADDR                                                   (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x74)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE4_OFFS                                                   (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x74)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE4_RMSK                                                         0x3f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE4_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE4_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE4_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE4_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE4_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE4_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE4_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE4_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE4_DIV6PD_THRESH1_RATE4_BMSK                                    0x3f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH1_RATE4_DIV6PD_THRESH1_RATE4_SHFT                                       0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE0_ADDR                                                   (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x78)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE0_OFFS                                                   (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x78)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE0_RMSK                                                         0x3f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE0_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE0_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE0_DIV6PD_THRESH2_RATE0_BMSK                                    0x3f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE0_DIV6PD_THRESH2_RATE0_SHFT                                       0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE1_ADDR                                                   (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x7c)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE1_OFFS                                                   (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x7c)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE1_RMSK                                                         0x3f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE1_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE1_DIV6PD_THRESH2_RATE1_BMSK                                    0x3f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE1_DIV6PD_THRESH2_RATE1_SHFT                                       0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE2_ADDR                                                   (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x80)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE2_OFFS                                                   (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x80)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE2_RMSK                                                         0x3f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE2_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE2_DIV6PD_THRESH2_RATE2_BMSK                                    0x3f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE2_DIV6PD_THRESH2_RATE2_SHFT                                       0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE3_ADDR                                                   (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x84)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE3_OFFS                                                   (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x84)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE3_RMSK                                                         0x3f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE3_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE3_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE3_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE3_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE3_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE3_DIV6PD_THRESH2_RATE3_BMSK                                    0x3f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE3_DIV6PD_THRESH2_RATE3_SHFT                                       0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE4_ADDR                                                   (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x88)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE4_OFFS                                                   (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x88)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE4_RMSK                                                         0x3f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE4_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE4_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE4_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE4_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE4_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE4_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE4_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE4_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE4_DIV6PD_THRESH2_RATE4_BMSK                                    0x3f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_THRESH2_RATE4_DIV6PD_THRESH2_RATE4_SHFT                                       0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE0_ADDR                                                     (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x8c)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE0_OFFS                                                     (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x8c)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE0_RMSK                                                           0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE0_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE0_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE0_DIV6PD_GAIN1_RATE0_BMSK                                        0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE0_DIV6PD_GAIN1_RATE0_SHFT                                           0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE1_ADDR                                                     (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x90)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE1_OFFS                                                     (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x90)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE1_RMSK                                                           0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE1_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE1_DIV6PD_GAIN1_RATE1_BMSK                                        0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE1_DIV6PD_GAIN1_RATE1_SHFT                                           0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE2_ADDR                                                     (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x94)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE2_OFFS                                                     (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x94)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE2_RMSK                                                           0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE2_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE2_DIV6PD_GAIN1_RATE2_BMSK                                        0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE2_DIV6PD_GAIN1_RATE2_SHFT                                           0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE3_ADDR                                                     (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x98)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE3_OFFS                                                     (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x98)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE3_RMSK                                                           0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE3_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE3_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE3_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE3_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE3_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE3_DIV6PD_GAIN1_RATE3_BMSK                                        0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE3_DIV6PD_GAIN1_RATE3_SHFT                                           0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE4_ADDR                                                     (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x9c)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE4_OFFS                                                     (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x9c)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE4_RMSK                                                           0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE4_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE4_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE4_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE4_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE4_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE4_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE4_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE4_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE4_DIV6PD_GAIN1_RATE4_BMSK                                        0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN1_RATE4_DIV6PD_GAIN1_RATE4_SHFT                                           0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE0_ADDR                                                     (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0xa0)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE0_OFFS                                                     (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0xa0)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE0_RMSK                                                           0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE0_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE0_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE0_DIV6PD_GAIN2_RATE0_BMSK                                        0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE0_DIV6PD_GAIN2_RATE0_SHFT                                           0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE1_ADDR                                                     (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0xa4)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE1_OFFS                                                     (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0xa4)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE1_RMSK                                                           0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE1_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE1_DIV6PD_GAIN2_RATE1_BMSK                                        0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE1_DIV6PD_GAIN2_RATE1_SHFT                                           0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE2_ADDR                                                     (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0xa8)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE2_OFFS                                                     (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0xa8)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE2_RMSK                                                           0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE2_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE2_DIV6PD_GAIN2_RATE2_BMSK                                        0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE2_DIV6PD_GAIN2_RATE2_SHFT                                           0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE3_ADDR                                                     (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0xac)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE3_OFFS                                                     (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0xac)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE3_RMSK                                                           0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE3_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE3_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE3_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE3_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE3_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE3_DIV6PD_GAIN2_RATE3_BMSK                                        0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE3_DIV6PD_GAIN2_RATE3_SHFT                                           0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE4_ADDR                                                     (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0xb0)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE4_OFFS                                                     (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0xb0)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE4_RMSK                                                           0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE4_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE4_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE4_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE4_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE4_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE4_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE4_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE4_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE4_DIV6PD_GAIN2_RATE4_BMSK                                        0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SB2_GAIN2_RATE4_DIV6PD_GAIN2_RATE4_SHFT                                           0

#define HWIO_UFS_MEM_QSERDES_RX1_SVS_MODE_CTRL_ADDR                                                            (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0xb4)
#define HWIO_UFS_MEM_QSERDES_RX1_SVS_MODE_CTRL_OFFS                                                            (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0xb4)
#define HWIO_UFS_MEM_QSERDES_RX1_SVS_MODE_CTRL_RMSK                                                                  0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_SVS_MODE_CTRL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_SVS_MODE_CTRL_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_SVS_MODE_CTRL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_SVS_MODE_CTRL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_SVS_MODE_CTRL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_SVS_MODE_CTRL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_SVS_MODE_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_SVS_MODE_CTRL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_SVS_MODE_CTRL_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_SVS_MODE_CTRL_SVS_MODE_RATE4_BMSK                                                   0x10
#define HWIO_UFS_MEM_QSERDES_RX1_SVS_MODE_CTRL_SVS_MODE_RATE4_SHFT                                                      4
#define HWIO_UFS_MEM_QSERDES_RX1_SVS_MODE_CTRL_SVS_MODE_RATE3_BMSK                                                    0x8
#define HWIO_UFS_MEM_QSERDES_RX1_SVS_MODE_CTRL_SVS_MODE_RATE3_SHFT                                                      3
#define HWIO_UFS_MEM_QSERDES_RX1_SVS_MODE_CTRL_SVS_MODE_RATE2_BMSK                                                    0x4
#define HWIO_UFS_MEM_QSERDES_RX1_SVS_MODE_CTRL_SVS_MODE_RATE2_SHFT                                                      2
#define HWIO_UFS_MEM_QSERDES_RX1_SVS_MODE_CTRL_SVS_MODE_RATE1_BMSK                                                    0x2
#define HWIO_UFS_MEM_QSERDES_RX1_SVS_MODE_CTRL_SVS_MODE_RATE1_SHFT                                                      1
#define HWIO_UFS_MEM_QSERDES_RX1_SVS_MODE_CTRL_SVS_MODE_RATE0_BMSK                                                    0x1
#define HWIO_UFS_MEM_QSERDES_RX1_SVS_MODE_CTRL_SVS_MODE_RATE0_SHFT                                                      0

#define HWIO_UFS_MEM_QSERDES_RX1_RXCLK_DIV2_CTRL_ADDR                                                          (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0xb8)
#define HWIO_UFS_MEM_QSERDES_RX1_RXCLK_DIV2_CTRL_OFFS                                                          (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0xb8)
#define HWIO_UFS_MEM_QSERDES_RX1_RXCLK_DIV2_CTRL_RMSK                                                                0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_RXCLK_DIV2_CTRL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RXCLK_DIV2_CTRL_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RXCLK_DIV2_CTRL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RXCLK_DIV2_CTRL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RXCLK_DIV2_CTRL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RXCLK_DIV2_CTRL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RXCLK_DIV2_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RXCLK_DIV2_CTRL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RXCLK_DIV2_CTRL_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RXCLK_DIV2_CTRL_RXCLK_DIV2_SEL_RATE4_BMSK                                           0x10
#define HWIO_UFS_MEM_QSERDES_RX1_RXCLK_DIV2_CTRL_RXCLK_DIV2_SEL_RATE4_SHFT                                              4
#define HWIO_UFS_MEM_QSERDES_RX1_RXCLK_DIV2_CTRL_RXCLK_DIV2_SEL_RATE3_BMSK                                            0x8
#define HWIO_UFS_MEM_QSERDES_RX1_RXCLK_DIV2_CTRL_RXCLK_DIV2_SEL_RATE3_SHFT                                              3
#define HWIO_UFS_MEM_QSERDES_RX1_RXCLK_DIV2_CTRL_RXCLK_DIV2_SEL_RATE2_BMSK                                            0x4
#define HWIO_UFS_MEM_QSERDES_RX1_RXCLK_DIV2_CTRL_RXCLK_DIV2_SEL_RATE2_SHFT                                              2
#define HWIO_UFS_MEM_QSERDES_RX1_RXCLK_DIV2_CTRL_RXCLK_DIV2_SEL_RATE1_BMSK                                            0x2
#define HWIO_UFS_MEM_QSERDES_RX1_RXCLK_DIV2_CTRL_RXCLK_DIV2_SEL_RATE1_SHFT                                              1
#define HWIO_UFS_MEM_QSERDES_RX1_RXCLK_DIV2_CTRL_RXCLK_DIV2_SEL_RATE0_BMSK                                            0x1
#define HWIO_UFS_MEM_QSERDES_RX1_RXCLK_DIV2_CTRL_RXCLK_DIV2_SEL_RATE0_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_BAND_CTRL0_ADDR                                                            (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0xbc)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BAND_CTRL0_OFFS                                                            (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0xbc)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BAND_CTRL0_RMSK                                                                  0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BAND_CTRL0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_BAND_CTRL0_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BAND_CTRL0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_BAND_CTRL0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BAND_CTRL0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_BAND_CTRL0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BAND_CTRL0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_BAND_CTRL0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_BAND_CTRL0_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BAND_CTRL0_RX_BAND_RATE3_BMSK                                                    0xc0
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BAND_CTRL0_RX_BAND_RATE3_SHFT                                                       6
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BAND_CTRL0_RX_BAND_RATE2_BMSK                                                    0x30
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BAND_CTRL0_RX_BAND_RATE2_SHFT                                                       4
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BAND_CTRL0_RX_BAND_RATE1_BMSK                                                     0xc
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BAND_CTRL0_RX_BAND_RATE1_SHFT                                                       2
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BAND_CTRL0_RX_BAND_RATE0_BMSK                                                     0x3
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BAND_CTRL0_RX_BAND_RATE0_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_BAND_CTRL1_ADDR                                                            (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0xc0)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BAND_CTRL1_OFFS                                                            (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0xc0)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BAND_CTRL1_RMSK                                                                   0x3
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BAND_CTRL1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_BAND_CTRL1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BAND_CTRL1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_BAND_CTRL1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BAND_CTRL1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_BAND_CTRL1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BAND_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_BAND_CTRL1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_BAND_CTRL1_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BAND_CTRL1_RX_BAND_RATE4_BMSK                                                     0x3
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BAND_CTRL1_RX_BAND_RATE4_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_BW_CTRL0_ADDR                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0xc4)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_BW_CTRL0_OFFS                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0xc4)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_BW_CTRL0_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_BW_CTRL0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_BW_CTRL0_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_BW_CTRL0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_BW_CTRL0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_BW_CTRL0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_BW_CTRL0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_BW_CTRL0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_BW_CTRL0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_BW_CTRL0_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_BW_CTRL0_RX_TERM_BW_RATE3_BMSK                                              0xc0
#define HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_BW_CTRL0_RX_TERM_BW_RATE3_SHFT                                                 6
#define HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_BW_CTRL0_RX_TERM_BW_RATE2_BMSK                                              0x30
#define HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_BW_CTRL0_RX_TERM_BW_RATE2_SHFT                                                 4
#define HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_BW_CTRL0_RX_TERM_BW_RATE1_BMSK                                               0xc
#define HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_BW_CTRL0_RX_TERM_BW_RATE1_SHFT                                                 2
#define HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_BW_CTRL0_RX_TERM_BW_RATE0_BMSK                                               0x3
#define HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_BW_CTRL0_RX_TERM_BW_RATE0_SHFT                                                 0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_BW_CTRL1_ADDR                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0xc8)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_BW_CTRL1_OFFS                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0xc8)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_BW_CTRL1_RMSK                                                                0x3
#define HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_BW_CTRL1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_BW_CTRL1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_BW_CTRL1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_BW_CTRL1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_BW_CTRL1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_BW_CTRL1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_BW_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_BW_CTRL1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_BW_CTRL1_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_BW_CTRL1_RX_TERM_BW_RATE4_BMSK                                               0x3
#define HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_BW_CTRL1_RX_TERM_BW_RATE4_SHFT                                                 0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE0_ADDR                                                       (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0xcc)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE0_OFFS                                                       (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0xcc)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE0_RMSK                                                             0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE0_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE0_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE0_UCDR_FO_GAIN_RATE0_BMSK                                          0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE0_UCDR_FO_GAIN_RATE0_SHFT                                             0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE1_ADDR                                                       (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0xd0)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE1_OFFS                                                       (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0xd0)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE1_RMSK                                                             0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE1_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE1_UCDR_FO_GAIN_RATE1_BMSK                                          0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE1_UCDR_FO_GAIN_RATE1_SHFT                                             0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE2_ADDR                                                       (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0xd4)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE2_OFFS                                                       (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0xd4)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE2_RMSK                                                             0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE2_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE2_UCDR_FO_GAIN_RATE2_BMSK                                          0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE2_UCDR_FO_GAIN_RATE2_SHFT                                             0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE3_ADDR                                                       (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0xd8)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE3_OFFS                                                       (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0xd8)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE3_RMSK                                                             0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE3_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE3_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE3_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE3_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE3_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE3_UCDR_FO_GAIN_RATE3_BMSK                                          0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE3_UCDR_FO_GAIN_RATE3_SHFT                                             0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE4_ADDR                                                       (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0xdc)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE4_OFFS                                                       (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0xdc)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE4_RMSK                                                             0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE4_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE4_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE4_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE4_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE4_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE4_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE4_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE4_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE4_UCDR_FO_GAIN_RATE4_BMSK                                          0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_FO_GAIN_RATE4_UCDR_FO_GAIN_RATE4_SHFT                                             0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE0_ADDR                                                       (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0xe0)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE0_OFFS                                                       (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0xe0)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE0_RMSK                                                             0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE0_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE0_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE0_UCDR_SO_GAIN_RATE0_BMSK                                          0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE0_UCDR_SO_GAIN_RATE0_SHFT                                             0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE1_ADDR                                                       (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0xe4)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE1_OFFS                                                       (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0xe4)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE1_RMSK                                                             0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE1_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE1_UCDR_SO_GAIN_RATE1_BMSK                                          0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE1_UCDR_SO_GAIN_RATE1_SHFT                                             0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE2_ADDR                                                       (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0xe8)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE2_OFFS                                                       (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0xe8)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE2_RMSK                                                             0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE2_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE2_UCDR_SO_GAIN_RATE2_BMSK                                          0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE2_UCDR_SO_GAIN_RATE2_SHFT                                             0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE3_ADDR                                                       (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0xec)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE3_OFFS                                                       (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0xec)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE3_RMSK                                                             0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE3_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE3_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE3_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE3_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE3_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE3_UCDR_SO_GAIN_RATE3_BMSK                                          0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE3_UCDR_SO_GAIN_RATE3_SHFT                                             0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE4_ADDR                                                       (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0xf0)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE4_OFFS                                                       (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0xf0)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE4_RMSK                                                             0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE4_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE4_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE4_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE4_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE4_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE4_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE4_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE4_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE4_UCDR_SO_GAIN_RATE4_BMSK                                          0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_SO_GAIN_RATE4_UCDR_SO_GAIN_RATE4_SHFT                                             0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CONTROLS_ADDR                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0xf4)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CONTROLS_OFFS                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0xf4)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CONTROLS_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CONTROLS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CONTROLS_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CONTROLS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CONTROLS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CONTROLS_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CONTROLS_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CONTROLS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CONTROLS_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CONTROLS_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CONTROLS_PI_QUAD_DIR_MUX_BMSK                                               0x80
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CONTROLS_PI_QUAD_DIR_MUX_SHFT                                                  7
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CONTROLS_PI_QUAD_DIR_BMSK                                                   0x40
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CONTROLS_PI_QUAD_DIR_SHFT                                                      6
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CONTROLS_PI_QUAD_DIR_FLIP_BMSK                                              0x20
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CONTROLS_PI_QUAD_DIR_FLIP_SHFT                                                 5
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CONTROLS_SB2_EN_BMSK                                                        0x10
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CONTROLS_SB2_EN_SHFT                                                           4
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CONTROLS_PD_MODE_BMSK                                                        0x8
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CONTROLS_PD_MODE_SHFT                                                          3
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CONTROLS_UCDR_ENABLE_BMSK                                                    0x4
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CONTROLS_UCDR_ENABLE_SHFT                                                      2
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CONTROLS_UCDR_BLOCK_STEP_BY_TWO_BMSK                                         0x2
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CONTROLS_UCDR_BLOCK_STEP_BY_TWO_SHFT                                           1
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CONTROLS_UCDR_FASTLOCK_ENABLE_BMSK                                           0x1
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PI_CONTROLS_UCDR_FASTLOCK_ENABLE_SHFT                                             0

#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PD_DATA_FILTER_ENABLES_ADDR                                              (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0xf8)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PD_DATA_FILTER_ENABLES_OFFS                                              (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0xf8)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PD_DATA_FILTER_ENABLES_RMSK                                                    0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PD_DATA_FILTER_ENABLES_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_PD_DATA_FILTER_ENABLES_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PD_DATA_FILTER_ENABLES_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_UCDR_PD_DATA_FILTER_ENABLES_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PD_DATA_FILTER_ENABLES_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_UCDR_PD_DATA_FILTER_ENABLES_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PD_DATA_FILTER_ENABLES_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_UCDR_PD_DATA_FILTER_ENABLES_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_UCDR_PD_DATA_FILTER_ENABLES_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PD_DATA_FILTER_ENABLES_PD_DATA_FILTER_EN_RATE4_BMSK                            0x10
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PD_DATA_FILTER_ENABLES_PD_DATA_FILTER_EN_RATE4_SHFT                               4
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PD_DATA_FILTER_ENABLES_PD_DATA_FILTER_EN_RATE3_BMSK                             0x8
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PD_DATA_FILTER_ENABLES_PD_DATA_FILTER_EN_RATE3_SHFT                               3
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PD_DATA_FILTER_ENABLES_PD_DATA_FILTER_EN_RATE2_BMSK                             0x4
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PD_DATA_FILTER_ENABLES_PD_DATA_FILTER_EN_RATE2_SHFT                               2
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PD_DATA_FILTER_ENABLES_PD_DATA_FILTER_EN_RATE1_BMSK                             0x2
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PD_DATA_FILTER_ENABLES_PD_DATA_FILTER_EN_RATE1_SHFT                               1
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PD_DATA_FILTER_ENABLES_PD_DATA_FILTER_EN_RATE0_BMSK                             0x1
#define HWIO_UFS_MEM_QSERDES_RX1_UCDR_PD_DATA_FILTER_ENABLES_PD_DATA_FILTER_EN_RATE0_SHFT                               0

#define HWIO_UFS_MEM_QSERDES_RX1_AUX_CONTROL_ADDR                                                              (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0xfc)
#define HWIO_UFS_MEM_QSERDES_RX1_AUX_CONTROL_OFFS                                                              (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0xfc)
#define HWIO_UFS_MEM_QSERDES_RX1_AUX_CONTROL_RMSK                                                                    0xff
#define HWIO_UFS_MEM_QSERDES_RX1_AUX_CONTROL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_AUX_CONTROL_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_AUX_CONTROL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_AUX_CONTROL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_AUX_CONTROL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_AUX_CONTROL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_AUX_CONTROL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_AUX_CONTROL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_AUX_CONTROL_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_AUX_CONTROL_AUXDATA_THRESH_FORCE_BMSK                                               0x80
#define HWIO_UFS_MEM_QSERDES_RX1_AUX_CONTROL_AUXDATA_THRESH_FORCE_SHFT                                                  7
#define HWIO_UFS_MEM_QSERDES_RX1_AUX_CONTROL_AUX_OFFSET_MUX_BMSK                                                     0x40
#define HWIO_UFS_MEM_QSERDES_RX1_AUX_CONTROL_AUX_OFFSET_MUX_SHFT                                                        6
#define HWIO_UFS_MEM_QSERDES_RX1_AUX_CONTROL_AUX_OFFSET_BMSK                                                         0x3f
#define HWIO_UFS_MEM_QSERDES_RX1_AUX_CONTROL_AUX_OFFSET_SHFT                                                            0

#define HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_TB_ADDR                                                               (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x100)
#define HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_TB_OFFS                                                               (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x100)
#define HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_TB_RMSK                                                                      0xf
#define HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_TB_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_TB_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_TB_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_TB_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_TB_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_TB_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_TB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_TB_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_TB_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_TB_AUXDATA_THRESH_BIN_MUX_BMSK                                               0x8
#define HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_TB_AUXDATA_THRESH_BIN_MUX_SHFT                                                 3
#define HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_TB_AUXDATA_THRESH_BIN_BMSK                                                   0x7
#define HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_TB_AUXDATA_THRESH_BIN_SHFT                                                     0

#define HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_BIN_RATE01_ADDR                                                       (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x104)
#define HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_BIN_RATE01_OFFS                                                       (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x104)
#define HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_BIN_RATE01_RMSK                                                             0x77
#define HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_BIN_RATE01_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_BIN_RATE01_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_BIN_RATE01_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_BIN_RATE01_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_BIN_RATE01_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_BIN_RATE01_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_BIN_RATE01_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_BIN_RATE01_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_BIN_RATE01_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_BIN_RATE01_AUXDATA_BIN_RATE1_BMSK                                           0x70
#define HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_BIN_RATE01_AUXDATA_BIN_RATE1_SHFT                                              4
#define HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_BIN_RATE01_AUXDATA_BIN_RATE0_BMSK                                            0x7
#define HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_BIN_RATE01_AUXDATA_BIN_RATE0_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_BIN_RATE23_ADDR                                                       (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x108)
#define HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_BIN_RATE23_OFFS                                                       (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x108)
#define HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_BIN_RATE23_RMSK                                                             0x77
#define HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_BIN_RATE23_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_BIN_RATE23_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_BIN_RATE23_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_BIN_RATE23_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_BIN_RATE23_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_BIN_RATE23_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_BIN_RATE23_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_BIN_RATE23_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_BIN_RATE23_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_BIN_RATE23_AUXDATA_BIN_RATE3_BMSK                                           0x70
#define HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_BIN_RATE23_AUXDATA_BIN_RATE3_SHFT                                              4
#define HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_BIN_RATE23_AUXDATA_BIN_RATE2_BMSK                                            0x7
#define HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_BIN_RATE23_AUXDATA_BIN_RATE2_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_BIN_RATE4_ADDR                                                        (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x10c)
#define HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_BIN_RATE4_OFFS                                                        (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x10c)
#define HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_BIN_RATE4_RMSK                                                               0x7
#define HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_BIN_RATE4_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_BIN_RATE4_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_BIN_RATE4_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_BIN_RATE4_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_BIN_RATE4_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_BIN_RATE4_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_BIN_RATE4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_BIN_RATE4_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_BIN_RATE4_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_BIN_RATE4_AUXDATA_BIN_RATE4_BMSK                                             0x7
#define HWIO_UFS_MEM_QSERDES_RX1_AUXDATA_BIN_RATE4_AUXDATA_BIN_RATE4_SHFT                                               0

#define HWIO_UFS_MEM_QSERDES_RX1_RCLK_AUXDATA_SEL_ADDR                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x110)
#define HWIO_UFS_MEM_QSERDES_RX1_RCLK_AUXDATA_SEL_OFFS                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x110)
#define HWIO_UFS_MEM_QSERDES_RX1_RCLK_AUXDATA_SEL_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RCLK_AUXDATA_SEL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RCLK_AUXDATA_SEL_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RCLK_AUXDATA_SEL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RCLK_AUXDATA_SEL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RCLK_AUXDATA_SEL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RCLK_AUXDATA_SEL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RCLK_AUXDATA_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RCLK_AUXDATA_SEL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RCLK_AUXDATA_SEL_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RCLK_AUXDATA_SEL_AUXDATA_EN_BMSK                                                    0x80
#define HWIO_UFS_MEM_QSERDES_RX1_RCLK_AUXDATA_SEL_AUXDATA_EN_SHFT                                                       7
#define HWIO_UFS_MEM_QSERDES_RX1_RCLK_AUXDATA_SEL_AUXDATA_EN_MUX_BMSK                                                0x40
#define HWIO_UFS_MEM_QSERDES_RX1_RCLK_AUXDATA_SEL_AUXDATA_EN_MUX_SHFT                                                   6
#define HWIO_UFS_MEM_QSERDES_RX1_RCLK_AUXDATA_SEL_AUXCLK_EN_BMSK                                                     0x20
#define HWIO_UFS_MEM_QSERDES_RX1_RCLK_AUXDATA_SEL_AUXCLK_EN_SHFT                                                        5
#define HWIO_UFS_MEM_QSERDES_RX1_RCLK_AUXDATA_SEL_AUXCLK_EN_MUX_BMSK                                                 0x10
#define HWIO_UFS_MEM_QSERDES_RX1_RCLK_AUXDATA_SEL_AUXCLK_EN_MUX_SHFT                                                    4
#define HWIO_UFS_MEM_QSERDES_RX1_RCLK_AUXDATA_SEL_IACOMPARE_CLEAR_BMSK                                                0x8
#define HWIO_UFS_MEM_QSERDES_RX1_RCLK_AUXDATA_SEL_IACOMPARE_CLEAR_SHFT                                                  3
#define HWIO_UFS_MEM_QSERDES_RX1_RCLK_AUXDATA_SEL_IACOMPARE_ENABLE_BMSK                                               0x4
#define HWIO_UFS_MEM_QSERDES_RX1_RCLK_AUXDATA_SEL_IACOMPARE_ENABLE_SHFT                                                 2
#define HWIO_UFS_MEM_QSERDES_RX1_RCLK_AUXDATA_SEL_AUXDATA_SEL_BMSK                                                    0x2
#define HWIO_UFS_MEM_QSERDES_RX1_RCLK_AUXDATA_SEL_AUXDATA_SEL_SHFT                                                      1
#define HWIO_UFS_MEM_QSERDES_RX1_RCLK_AUXDATA_SEL_RCLK_SEL_BMSK                                                       0x1
#define HWIO_UFS_MEM_QSERDES_RX1_RCLK_AUXDATA_SEL_RCLK_SEL_SHFT                                                         0

#define HWIO_UFS_MEM_QSERDES_RX1_EOM_CTRL1_ADDR                                                                (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x114)
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_CTRL1_OFFS                                                                (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x114)
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_CTRL1_RMSK                                                                      0x3f
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_CTRL1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_EOM_CTRL1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_CTRL1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_EOM_CTRL1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_CTRL1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_EOM_CTRL1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_EOM_CTRL1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_EOM_CTRL1_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_CTRL1_VTH_DIR_MUX_BMSK                                                          0x20
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_CTRL1_VTH_DIR_MUX_SHFT                                                             5
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_CTRL1_VTH_DIR_BMSK                                                              0x10
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_CTRL1_VTH_DIR_SHFT                                                                 4
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_CTRL1_EOM_MODE_VTH_DIR0_BMSK                                                     0xf
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_CTRL1_EOM_MODE_VTH_DIR0_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_RX1_EOM_CTRL2_ADDR                                                                (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x118)
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_CTRL2_OFFS                                                                (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x118)
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_CTRL2_RMSK                                                                       0xf
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_CTRL2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_EOM_CTRL2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_CTRL2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_EOM_CTRL2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_CTRL2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_EOM_CTRL2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_EOM_CTRL2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_EOM_CTRL2_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_CTRL2_EOM_MODE_VTH_DIR1_BMSK                                                     0xf
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_CTRL2_EOM_MODE_VTH_DIR1_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_RX1_EOM_MAX_ERR_LIMIT_LSB_ADDR                                                    (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x11c)
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_MAX_ERR_LIMIT_LSB_OFFS                                                    (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x11c)
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_MAX_ERR_LIMIT_LSB_RMSK                                                          0xff
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_MAX_ERR_LIMIT_LSB_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_EOM_MAX_ERR_LIMIT_LSB_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_MAX_ERR_LIMIT_LSB_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_EOM_MAX_ERR_LIMIT_LSB_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_MAX_ERR_LIMIT_LSB_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_EOM_MAX_ERR_LIMIT_LSB_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_MAX_ERR_LIMIT_LSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_EOM_MAX_ERR_LIMIT_LSB_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_EOM_MAX_ERR_LIMIT_LSB_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_MAX_ERR_LIMIT_LSB_MAX_EOM_ERR_LIMIT_7_0_BMSK                                    0xff
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_MAX_ERR_LIMIT_LSB_MAX_EOM_ERR_LIMIT_7_0_SHFT                                       0

#define HWIO_UFS_MEM_QSERDES_RX1_EOM_MAX_ERR_LIMIT_MSB_ADDR                                                    (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x120)
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_MAX_ERR_LIMIT_MSB_OFFS                                                    (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x120)
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_MAX_ERR_LIMIT_MSB_RMSK                                                          0xff
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_MAX_ERR_LIMIT_MSB_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_EOM_MAX_ERR_LIMIT_MSB_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_MAX_ERR_LIMIT_MSB_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_EOM_MAX_ERR_LIMIT_MSB_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_MAX_ERR_LIMIT_MSB_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_EOM_MAX_ERR_LIMIT_MSB_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_MAX_ERR_LIMIT_MSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_EOM_MAX_ERR_LIMIT_MSB_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_EOM_MAX_ERR_LIMIT_MSB_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_MAX_ERR_LIMIT_MSB_MAX_EOM_ERR_LIMIT_15_8_BMSK                                   0xff
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_MAX_ERR_LIMIT_MSB_MAX_EOM_ERR_LIMIT_15_8_SHFT                                      0

#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_ENABLE_ADDR                                                           (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x124)
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_ENABLE_OFFS                                                           (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x124)
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_ENABLE_RMSK                                                                  0x1
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_ENABLE_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_ENABLE_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_ENABLE_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_ENABLE_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_ENABLE_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_ENABLE_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_ENABLE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_ENABLE_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_ENABLE_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_ENABLE_AC_JTAG_EN_BMSK                                                       0x1
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_ENABLE_AC_JTAG_EN_SHFT                                                         0

#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_INITP_ADDR                                                            (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x128)
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_INITP_OFFS                                                            (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x128)
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_INITP_RMSK                                                                   0x3
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_INITP_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_INITP_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_INITP_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_INITP_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_INITP_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_INITP_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_INITP_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_INITP_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_INITP_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_INITP_AC_JTAG_INITP_MUX_BMSK                                                 0x2
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_INITP_AC_JTAG_INITP_MUX_SHFT                                                   1
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_INITP_AC_JTAG_INITP_BMSK                                                     0x1
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_INITP_AC_JTAG_INITP_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_INITN_ADDR                                                            (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x12c)
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_INITN_OFFS                                                            (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x12c)
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_INITN_RMSK                                                                   0x3
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_INITN_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_INITN_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_INITN_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_INITN_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_INITN_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_INITN_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_INITN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_INITN_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_INITN_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_INITN_AC_JTAG_INITN_MUX_BMSK                                                 0x2
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_INITN_AC_JTAG_INITN_MUX_SHFT                                                   1
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_INITN_AC_JTAG_INITN_BMSK                                                     0x1
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_INITN_AC_JTAG_INITN_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_LVL_ADDR                                                              (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x130)
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_LVL_OFFS                                                              (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x130)
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_LVL_RMSK                                                                     0x1
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_LVL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_LVL_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_LVL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_LVL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_LVL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_LVL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_LVL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_LVL_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_LVL_AC_JTAG_LVL_BMSK                                                         0x1
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_LVL_AC_JTAG_LVL_SHFT                                                           0

#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_MODE_ADDR                                                             (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x134)
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_MODE_OFFS                                                             (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x134)
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_MODE_RMSK                                                                    0x1
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_MODE_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_MODE_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_MODE_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_MODE_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_MODE_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_MODE_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_MODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_MODE_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_MODE_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_MODE_AC_JTAG_MODE_BMSK                                                       0x1
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_MODE_AC_JTAG_MODE_SHFT                                                         0

#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_RESET_ADDR                                                            (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x138)
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_RESET_OFFS                                                            (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x138)
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_RESET_RMSK                                                                   0x1
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_RESET_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_RESET_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_RESET_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_RESET_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_RESET_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_RESET_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_RESET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_RESET_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_RESET_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_RESET_AC_JTAG_RESET_BMSK                                                     0x1
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_RESET_AC_JTAG_RESET_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_RCVR_IQ_EN_ADDR                                                            (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x13c)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_RCVR_IQ_EN_OFFS                                                            (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x13c)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_RCVR_IQ_EN_RMSK                                                                  0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_RX_RCVR_IQ_EN_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_RCVR_IQ_EN_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_RCVR_IQ_EN_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_RCVR_IQ_EN_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_RCVR_IQ_EN_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_RCVR_IQ_EN_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_RCVR_IQ_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_RCVR_IQ_EN_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_RCVR_IQ_EN_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_RCVR_IQ_EN_RX_POL_INV_BMSK                                                       0x40
#define HWIO_UFS_MEM_QSERDES_RX1_RX_RCVR_IQ_EN_RX_POL_INV_SHFT                                                          6
#define HWIO_UFS_MEM_QSERDES_RX1_RX_RCVR_IQ_EN_RX_Q_EN_MUX_BMSK                                                      0x20
#define HWIO_UFS_MEM_QSERDES_RX1_RX_RCVR_IQ_EN_RX_Q_EN_MUX_SHFT                                                         5
#define HWIO_UFS_MEM_QSERDES_RX1_RX_RCVR_IQ_EN_RX_Q_EN_BMSK                                                          0x10
#define HWIO_UFS_MEM_QSERDES_RX1_RX_RCVR_IQ_EN_RX_Q_EN_SHFT                                                             4
#define HWIO_UFS_MEM_QSERDES_RX1_RX_RCVR_IQ_EN_RX_I_EN_MUX_BMSK                                                       0x8
#define HWIO_UFS_MEM_QSERDES_RX1_RX_RCVR_IQ_EN_RX_I_EN_MUX_SHFT                                                         3
#define HWIO_UFS_MEM_QSERDES_RX1_RX_RCVR_IQ_EN_RX_I_EN_BMSK                                                           0x4
#define HWIO_UFS_MEM_QSERDES_RX1_RX_RCVR_IQ_EN_RX_I_EN_SHFT                                                             2
#define HWIO_UFS_MEM_QSERDES_RX1_RX_RCVR_IQ_EN_RCVR_EN_MUX_BMSK                                                       0x2
#define HWIO_UFS_MEM_QSERDES_RX1_RX_RCVR_IQ_EN_RCVR_EN_MUX_SHFT                                                         1
#define HWIO_UFS_MEM_QSERDES_RX1_RX_RCVR_IQ_EN_RCVR_EN_BMSK                                                           0x1
#define HWIO_UFS_MEM_QSERDES_RX1_RX_RCVR_IQ_EN_RCVR_EN_SHFT                                                             0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_Q_EN_RATES_ADDR                                                            (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x140)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_Q_EN_RATES_OFFS                                                            (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x140)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_Q_EN_RATES_RMSK                                                                  0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_RX_Q_EN_RATES_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_Q_EN_RATES_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_Q_EN_RATES_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_Q_EN_RATES_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_Q_EN_RATES_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_Q_EN_RATES_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_Q_EN_RATES_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_Q_EN_RATES_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_Q_EN_RATES_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_Q_EN_RATES_RX_Q_EN_RATE4_BMSK                                                    0x10
#define HWIO_UFS_MEM_QSERDES_RX1_RX_Q_EN_RATES_RX_Q_EN_RATE4_SHFT                                                       4
#define HWIO_UFS_MEM_QSERDES_RX1_RX_Q_EN_RATES_RX_Q_EN_RATE3_BMSK                                                     0x8
#define HWIO_UFS_MEM_QSERDES_RX1_RX_Q_EN_RATES_RX_Q_EN_RATE3_SHFT                                                       3
#define HWIO_UFS_MEM_QSERDES_RX1_RX_Q_EN_RATES_RX_Q_EN_RATE2_BMSK                                                     0x4
#define HWIO_UFS_MEM_QSERDES_RX1_RX_Q_EN_RATES_RX_Q_EN_RATE2_SHFT                                                       2
#define HWIO_UFS_MEM_QSERDES_RX1_RX_Q_EN_RATES_RX_Q_EN_RATE1_BMSK                                                     0x2
#define HWIO_UFS_MEM_QSERDES_RX1_RX_Q_EN_RATES_RX_Q_EN_RATE1_SHFT                                                       1
#define HWIO_UFS_MEM_QSERDES_RX1_RX_Q_EN_RATES_RX_Q_EN_RATE0_BMSK                                                     0x1
#define HWIO_UFS_MEM_QSERDES_RX1_RX_Q_EN_RATES_RX_Q_EN_RATE0_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_I0_DC_OFFSETS_ADDR                                                    (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x144)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_I0_DC_OFFSETS_OFFS                                                    (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x144)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_I0_DC_OFFSETS_RMSK                                                          0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_I0_DC_OFFSETS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_I0_DC_OFFSETS_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_I0_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_I0_DC_OFFSETS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_I0_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_I0_DC_OFFSETS_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_I0_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_I0_DC_OFFSETS_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_I0_DC_OFFSETS_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_I0_DC_OFFSETS_IDAC_I0_BMSK                                                  0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_I0_DC_OFFSETS_IDAC_I0_SHFT                                                     0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_I0BAR_DC_OFFSETS_ADDR                                                 (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x148)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_I0BAR_DC_OFFSETS_OFFS                                                 (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x148)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_I0BAR_DC_OFFSETS_RMSK                                                       0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_I0BAR_DC_OFFSETS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_I0BAR_DC_OFFSETS_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_I0BAR_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_I0BAR_DC_OFFSETS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_I0BAR_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_I0BAR_DC_OFFSETS_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_I0BAR_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_I0BAR_DC_OFFSETS_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_I0BAR_DC_OFFSETS_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_I0BAR_DC_OFFSETS_IDAC_I0B_BMSK                                              0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_I0BAR_DC_OFFSETS_IDAC_I0B_SHFT                                                 0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_ADDR                                                     (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x14c)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_OFFS                                                     (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x14c)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_RMSK                                                           0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_IDAC_Q_BMSK                                                    0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_Q_DC_OFFSETS_IDAC_Q_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_ADDR                                                  (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x150)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_OFFS                                                  (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x150)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_RMSK                                                        0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_IDAC_QB_BMSK                                                0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_QBAR_DC_OFFSETS_IDAC_QB_SHFT                                                   0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_ADDR                                                     (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x154)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_OFFS                                                     (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x154)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_RMSK                                                           0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_IDAC_A_BMSK                                                    0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_A_DC_OFFSETS_IDAC_A_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_ADDR                                                  (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x158)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_OFFS                                                  (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x158)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_RMSK                                                        0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_IDAC_AB_BMSK                                                0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_ABAR_DC_OFFSETS_IDAC_AB_SHFT                                                   0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_EN_ADDR                                                               (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x15c)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_EN_OFFS                                                               (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x15c)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_EN_RMSK                                                                     0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_EN_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_EN_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_EN_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_EN_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_EN_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_EN_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_EN_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_EN_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_EN_EN_SA_VOS_BMSK                                                           0x80
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_EN_EN_SA_VOS_SHFT                                                              7
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_EN_IDAC_MUX_AROUND_DEMET_BMSK                                               0x40
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_EN_IDAC_MUX_AROUND_DEMET_SHFT                                                  6
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_EN_IDAC_MUX_BMSK                                                            0x20
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_EN_IDAC_MUX_SHFT                                                               5
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_EN_IDAC_CAL_BYPASS_BMSK                                                     0x10
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_EN_IDAC_CAL_BYPASS_SHFT                                                        4
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_EN_IDAC_CAL_EN_MUX_BMSK                                                      0x8
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_EN_IDAC_CAL_EN_MUX_SHFT                                                        3
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_EN_IDAC_CAL_EN_BMSK                                                          0x4
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_EN_IDAC_CAL_EN_SHFT                                                            2
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_EN_UFS_DATA_SLICER_CAL_EN_MUX_BMSK                                           0x2
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_EN_UFS_DATA_SLICER_CAL_EN_MUX_SHFT                                             1
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_EN_UFS_DATA_SLICER_CAL_EN_BMSK                                               0x1
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_EN_UFS_DATA_SLICER_CAL_EN_SHFT                                                 0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_ENABLES_ADDR                                                          (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x160)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_ENABLES_OFFS                                                          (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x160)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_ENABLES_RMSK                                                                0x3f
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_ENABLES_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_ENABLES_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_ENABLES_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_ENABLES_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_ENABLES_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_ENABLES_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_ENABLES_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_ENABLES_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_ENABLES_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_ENABLES_IDAC_ENABLE_BMSK                                                    0x3f
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_ENABLES_IDAC_ENABLE_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_SIGN_ADDR                                                             (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x164)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_SIGN_OFFS                                                             (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x164)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_SIGN_RMSK                                                                   0x3f
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_SIGN_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_SIGN_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_SIGN_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_SIGN_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_SIGN_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_SIGN_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_SIGN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_SIGN_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_SIGN_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_SIGN_IDAC_SIGN_BMSK                                                         0x3f
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_SIGN_IDAC_SIGN_SHFT                                                            0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_HIGHZ_PARRATE_ADDR                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x168)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_HIGHZ_PARRATE_OFFS                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x168)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_HIGHZ_PARRATE_RMSK                                                               0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_RX_HIGHZ_PARRATE_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_HIGHZ_PARRATE_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_HIGHZ_PARRATE_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_HIGHZ_PARRATE_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_HIGHZ_PARRATE_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_HIGHZ_PARRATE_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_HIGHZ_PARRATE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_HIGHZ_PARRATE_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_HIGHZ_PARRATE_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_HIGHZ_PARRATE_RX_PAR_RATE_MUX_BMSK                                               0x10
#define HWIO_UFS_MEM_QSERDES_RX1_RX_HIGHZ_PARRATE_RX_PAR_RATE_MUX_SHFT                                                  4
#define HWIO_UFS_MEM_QSERDES_RX1_RX_HIGHZ_PARRATE_RX_PAR_RATE_BMSK                                                    0xc
#define HWIO_UFS_MEM_QSERDES_RX1_RX_HIGHZ_PARRATE_RX_PAR_RATE_SHFT                                                      2
#define HWIO_UFS_MEM_QSERDES_RX1_RX_HIGHZ_PARRATE_RX_HIGHZ_MUX_BMSK                                                   0x2
#define HWIO_UFS_MEM_QSERDES_RX1_RX_HIGHZ_PARRATE_RX_HIGHZ_MUX_SHFT                                                     1
#define HWIO_UFS_MEM_QSERDES_RX1_RX_HIGHZ_PARRATE_RX_HIGHZ_BMSK                                                       0x1
#define HWIO_UFS_MEM_QSERDES_RX1_RX_HIGHZ_PARRATE_RX_HIGHZ_SHFT                                                         0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR                                       (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x16c)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_OFFS                                       (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x16c)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RMSK                                             0x3f
#define HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_MUX_BMSK                            0x20
#define HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_MUX_SHFT                               5
#define HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_BMSK                                0x10
#define HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_AC_COUPLE_SHFT                                   4
#define HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_MUX_BMSK                             0x8
#define HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_MUX_SHFT                               3
#define HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_BMSK                                 0x4
#define HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_COUPLE_SHFT                                   2
#define HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_MUX_BMSK                             0x2
#define HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_MUX_SHFT                               1
#define HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_BMSK                                 0x1
#define HWIO_UFS_MEM_QSERDES_RX1_RX_TERM_AC_BYPASS_DC_COUPLE_OFFSET_RX_DC_OFFSET_SHFT                                   0

#define HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_CNTRL1_ADDR                                                           (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x170)
#define HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_CNTRL1_OFFS                                                           (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x170)
#define HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_CNTRL1_RMSK                                                                 0xff
#define HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_CNTRL1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_CNTRL1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_CNTRL1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_CNTRL1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_CNTRL1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_CNTRL1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_CNTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_CNTRL1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_CNTRL1_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_CNTRL1_VGA_UNROLL_BMSK                                                      0x80
#define HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_CNTRL1_VGA_UNROLL_SHFT                                                         7
#define HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_CNTRL1_VGAADP_MODE_BMSK                                                     0x60
#define HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_CNTRL1_VGAADP_MODE_SHFT                                                        5
#define HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_CNTRL1_VGAADP_EN_BMSK                                                       0x10
#define HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_CNTRL1_VGAADP_EN_SHFT                                                          4
#define HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_CNTRL1_VGAADP_FLIP_SIGN_BMSK                                                 0x8
#define HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_CNTRL1_VGAADP_FLIP_SIGN_SHFT                                                   3
#define HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_CNTRL1_KVGA_BMSK                                                             0x7
#define HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_CNTRL1_KVGA_SHFT                                                               0

#define HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_CNTRL2_ADDR                                                           (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x174)
#define HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_CNTRL2_OFFS                                                           (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x174)
#define HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_CNTRL2_RMSK                                                                  0xf
#define HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_CNTRL2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_CNTRL2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_CNTRL2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_CNTRL2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_CNTRL2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_CNTRL2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_CNTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_CNTRL2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_CNTRL2_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_CNTRL2_VGAADP_FORCE_EN_MUX_BMSK                                              0x8
#define HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_CNTRL2_VGAADP_FORCE_EN_MUX_SHFT                                                3
#define HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_CNTRL2_VGAADP_FORCE_EN_BMSK                                                  0x4
#define HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_CNTRL2_VGAADP_FORCE_EN_SHFT                                                    2
#define HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_CNTRL2_VGAADP_BYP_EN_MUX_BMSK                                                0x2
#define HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_CNTRL2_VGAADP_BYP_EN_MUX_SHFT                                                  1
#define HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_CNTRL2_VGAADP_EN_MUX_BMSK                                                    0x1
#define HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_CNTRL2_VGAADP_EN_MUX_SHFT                                                      0

#define HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_MAN_VAL_ADDR                                                          (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x178)
#define HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_MAN_VAL_OFFS                                                          (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x178)
#define HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_MAN_VAL_RMSK                                                                 0xf
#define HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_MAN_VAL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_MAN_VAL_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_MAN_VAL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_MAN_VAL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_MAN_VAL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_MAN_VAL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_MAN_VAL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_MAN_VAL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_MAN_VAL_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_MAN_VAL_VGACODE_MAN_VAL_BMSK                                                 0xf
#define HWIO_UFS_MEM_QSERDES_RX1_VGA_CAL_MAN_VAL_VGACODE_MAN_VAL_SHFT                                                   0

#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_CNTRL1_ADDR                                                       (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x17c)
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_CNTRL1_OFFS                                                       (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x17c)
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_CNTRL1_RMSK                                                             0xff
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_CNTRL1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_CNTRL1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_CNTRL1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_CNTRL1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_CNTRL1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_CNTRL1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_CNTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_CNTRL1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_CNTRL1_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_CNTRL1_VTH_UNROLL_BMSK                                                  0x80
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_CNTRL1_VTH_UNROLL_SHFT                                                     7
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_CNTRL1_VTHADP_MODE_BMSK                                                 0x60
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_CNTRL1_VTHADP_MODE_SHFT                                                    5
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_CNTRL1_VTHADP_EN_BMSK                                                   0x10
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_CNTRL1_VTHADP_EN_SHFT                                                      4
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_CNTRL1_VTHADP_FLIP_SIGN_BMSK                                             0x8
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_CNTRL1_VTHADP_FLIP_SIGN_SHFT                                               3
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_CNTRL1_KVTH_BMSK                                                         0x7
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_CNTRL1_KVTH_SHFT                                                           0

#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_CNTRL2_ADDR                                                       (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x180)
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_CNTRL2_OFFS                                                       (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x180)
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_CNTRL2_RMSK                                                              0xf
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_CNTRL2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_CNTRL2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_CNTRL2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_CNTRL2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_CNTRL2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_CNTRL2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_CNTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_CNTRL2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_CNTRL2_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_CNTRL2_VTHADP_FORCE_EN_MUX_BMSK                                          0x8
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_CNTRL2_VTHADP_FORCE_EN_MUX_SHFT                                            3
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_CNTRL2_VTHADP_FORCE_EN_BMSK                                              0x4
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_CNTRL2_VTHADP_FORCE_EN_SHFT                                                2
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_CNTRL2_VTHADP_BYP_EN_MUX_BMSK                                            0x2
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_CNTRL2_VTHADP_BYP_EN_MUX_SHFT                                              1
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_CNTRL2_VTHADP_EN_MUX_BMSK                                                0x1
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_CNTRL2_VTHADP_EN_MUX_SHFT                                                  0

#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE0_ADDR                                                (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x184)
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE0_OFFS                                                (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x184)
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE0_RMSK                                                      0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE0_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE0_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE0_VTHCODE_MAN_VAL_RATE0_BMSK                                0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE0_VTHCODE_MAN_VAL_RATE0_SHFT                                   0

#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE1_ADDR                                                (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x188)
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE1_OFFS                                                (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x188)
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE1_RMSK                                                      0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE1_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE1_VTHCODE_MAN_VAL_RATE1_BMSK                                0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE1_VTHCODE_MAN_VAL_RATE1_SHFT                                   0

#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE2_ADDR                                                (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x18c)
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE2_OFFS                                                (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x18c)
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE2_RMSK                                                      0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE2_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE2_VTHCODE_MAN_VAL_RATE2_BMSK                                0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE2_VTHCODE_MAN_VAL_RATE2_SHFT                                   0

#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE3_ADDR                                                (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x190)
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE3_OFFS                                                (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x190)
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE3_RMSK                                                      0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE3_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE3_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE3_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE3_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE3_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE3_VTHCODE_MAN_VAL_RATE3_BMSK                                0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE3_VTHCODE_MAN_VAL_RATE3_SHFT                                   0

#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE4_ADDR                                                (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x194)
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE4_OFFS                                                (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x194)
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE4_RMSK                                                      0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE4_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE4_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE4_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE4_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE4_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE4_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE4_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE4_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE4_VTHCODE_MAN_VAL_RATE4_BMSK                                0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_CAL_MAN_VAL_RATE4_VTHCODE_MAN_VAL_RATE4_SHFT                                   0

#define HWIO_UFS_MEM_QSERDES_RX1_GM_CAL_ADDR                                                                   (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x198)
#define HWIO_UFS_MEM_QSERDES_RX1_GM_CAL_OFFS                                                                   (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x198)
#define HWIO_UFS_MEM_QSERDES_RX1_GM_CAL_RMSK                                                                         0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_GM_CAL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_GM_CAL_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_GM_CAL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_GM_CAL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_GM_CAL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_GM_CAL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_GM_CAL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_GM_CAL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_GM_CAL_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_GM_CAL_TRAN_RCVR_GMCAL_RES_BMSK                                                     0x1e
#define HWIO_UFS_MEM_QSERDES_RX1_GM_CAL_TRAN_RCVR_GMCAL_RES_SHFT                                                        1
#define HWIO_UFS_MEM_QSERDES_RX1_GM_CAL_TRAN_RX_GMCAL_EN_BMSK                                                         0x1
#define HWIO_UFS_MEM_QSERDES_RX1_GM_CAL_TRAN_RX_GMCAL_EN_SHFT                                                           0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_VGA_GAIN2_BLK1_ADDR                                                        (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x19c)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_VGA_GAIN2_BLK1_OFFS                                                        (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x19c)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_VGA_GAIN2_BLK1_RMSK                                                              0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_VGA_GAIN2_BLK1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_VGA_GAIN2_BLK1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_VGA_GAIN2_BLK1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_VGA_GAIN2_BLK1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_VGA_GAIN2_BLK1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_VGA_GAIN2_BLK1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_VGA_GAIN2_BLK1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_VGA_GAIN2_BLK1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_VGA_GAIN2_BLK1_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_VGA_GAIN2_BLK1_RX_VGA_GAIN2_7_0_BMSK                                             0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_VGA_GAIN2_BLK1_RX_VGA_GAIN2_7_0_SHFT                                                0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_VGA_GAIN2_BLK2_ADDR                                                        (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x1a0)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_VGA_GAIN2_BLK2_OFFS                                                        (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x1a0)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_VGA_GAIN2_BLK2_RMSK                                                              0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_VGA_GAIN2_BLK2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_VGA_GAIN2_BLK2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_VGA_GAIN2_BLK2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_VGA_GAIN2_BLK2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_VGA_GAIN2_BLK2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_VGA_GAIN2_BLK2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_VGA_GAIN2_BLK2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_VGA_GAIN2_BLK2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_VGA_GAIN2_BLK2_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_VGA_GAIN2_BLK2_RX_VGA_GAIN2_15_8_BMSK                                            0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_VGA_GAIN2_BLK2_RX_VGA_GAIN2_15_8_SHFT                                               0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_ADDR                                                    (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x1a4)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_OFFS                                                    (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x1a4)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_RMSK                                                          0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_OFFSETADP_MODE_MUX_BMSK                                       0x80
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_OFFSETADP_MODE_MUX_SHFT                                          7
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_MUX_BMSK                                             0x40
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_MUX_SHFT                                                6
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_BMSK                                                 0x20
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_EQADP_EN_SHFT                                                    5
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_VGA_GAIN2_MUX_BMSK                                            0x10
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_VGA_GAIN2_MUX_SHFT                                               4
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_EQDEGCAP_BMSK                                                  0xf
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL2_EQDEGCAP_SHFT                                                    0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_ADDR                                                    (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x1a8)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_OFFS                                                    (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x1a8)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_RMSK                                                          0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_KEQ_BMSK                                                      0x70
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_KEQ_SHFT                                                         4
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_EQADP_FLIP_SIGN_BMSK                                           0x8
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_EQADP_FLIP_SIGN_SHFT                                             3
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_EQADP_BYPASS_OFF_BMSK                                          0x4
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_EQADP_BYPASS_OFF_SHFT                                            2
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_EQADP_MODE_BMSK                                                0x3
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL3_EQADP_MODE_SHFT                                                  0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_ADDR                                                    (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x1ac)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_OFFS                                                    (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x1ac)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_RMSK                                                          0x3f
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_EQ_FORCE_EN_MUX_BMSK                                          0x20
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_EQ_FORCE_EN_MUX_SHFT                                             5
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_EQ_FORCE_EN_BMSK                                              0x10
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_EQ_FORCE_EN_SHFT                                                 4
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_EQCODE_MAN_VAL_BMSK                                            0xf
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQU_ADAPTOR_CNTRL4_EQCODE_MAN_VAL_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_TSETTLE_LOW_ADDR                                                      (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x1b0)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_TSETTLE_LOW_OFFS                                                      (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x1b0)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_TSETTLE_LOW_RMSK                                                            0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_TSETTLE_LOW_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_TSETTLE_LOW_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_TSETTLE_LOW_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_TSETTLE_LOW_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_TSETTLE_LOW_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_TSETTLE_LOW_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_TSETTLE_LOW_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_TSETTLE_LOW_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_TSETTLE_LOW_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_TSETTLE_LOW_TSETTLE_BMSK                                                    0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_IDAC_TSETTLE_LOW_TSETTLE_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_LSB_ADDR                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x1b4)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_LSB_OFFS                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x1b4)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_LSB_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_LSB_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_LSB_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_LSB_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_LSB_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_LSB_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_LSB_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_LSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_LSB_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_LSB_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_LSB_RX_EQ_OFFSET_LSB_BMSK                                              0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_LSB_RX_EQ_OFFSET_LSB_SHFT                                                 0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_MSB_ADDR                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x1b8)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_MSB_OFFS                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x1b8)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_MSB_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_MSB_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_MSB_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_MSB_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_MSB_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_MSB_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_MSB_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_MSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_MSB_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_MSB_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_MSB_RX_EQ_OFFSET_MSB_BMSK                                              0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_MSB_RX_EQ_OFFSET_MSB_SHFT                                                 0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR                                              (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x1bc)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFS                                              (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x1bc)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RMSK                                                    0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RX_EQ_OFFSET_MUX_BMSK                                   0x80
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_RX_EQ_OFFSET_MUX_SHFT                                      7
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_KOFFSET_BMSK                                            0x70
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_KOFFSET_SHFT                                               4
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_FLIP_SIGN_BMSK                                 0x8
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_FLIP_SIGN_SHFT                                   3
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_MODE_BMSK                                      0x4
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_MODE_SHFT                                        2
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_MUX_BMSK                                    0x2
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_MUX_SHFT                                      1
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_BMSK                                        0x1
#define HWIO_UFS_MEM_QSERDES_RX1_RX_EQ_OFFSET_ADAPTOR_CNTRL1_OFFSETADP_EN_SHFT                                          0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_ADDR                                                 (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x1c0)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_OFFS                                                 (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x1c0)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_RMSK                                                       0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_OFFSETCODE_MAN_VAL_BMSK                                    0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL2_OFFSETCODE_MAN_VAL_SHFT                                       0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL3_ADDR                                                 (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x1c4)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL3_OFFS                                                 (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x1c4)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL3_RMSK                                                       0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL3_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL3_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL3_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL3_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL3_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL3_OFFSETADP_FASTLOCK_DISABLE_BMSK                            0x40
#define HWIO_UFS_MEM_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL3_OFFSETADP_FASTLOCK_DISABLE_SHFT                               6
#define HWIO_UFS_MEM_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL3_FASTLOCK_KOFFSET_BMSK                                      0x30
#define HWIO_UFS_MEM_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL3_FASTLOCK_KOFFSET_SHFT                                         4
#define HWIO_UFS_MEM_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL3_OFFSETADP_FASTLOCK_COUNT_BMSK                               0xf
#define HWIO_UFS_MEM_QSERDES_RX1_RX_OFFSET_ADAPTOR_CNTRL3_OFFSETADP_FASTLOCK_COUNT_SHFT                                 0

#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_ENABLES_ADDR                                                           (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x1c8)
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_ENABLES_OFFS                                                           (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x1c8)
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_ENABLES_RMSK                                                                 0xff
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_ENABLES_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_SIGDET_ENABLES_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_ENABLES_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_SIGDET_ENABLES_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_ENABLES_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_SIGDET_ENABLES_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_ENABLES_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_SIGDET_ENABLES_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_SIGDET_ENABLES_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_ENABLES_CORE_RX_SIGDET_MUX_BMSK                                              0x80
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_ENABLES_CORE_RX_SIGDET_MUX_SHFT                                                 7
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_ENABLES_CORE_RX_SIGDET_BMSK                                                  0x60
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_ENABLES_CORE_RX_SIGDET_SHFT                                                     5
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_ENABLES_SIGDET_FLT_BYP_BMSK                                                  0x10
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_ENABLES_SIGDET_FLT_BYP_SHFT                                                     4
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_ENABLES_SIGDET_LP_EN_MUX_BMSK                                                 0x8
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_ENABLES_SIGDET_LP_EN_MUX_SHFT                                                   3
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_ENABLES_SIGDET_LP_EN_BMSK                                                     0x4
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_ENABLES_SIGDET_LP_EN_SHFT                                                       2
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_ENABLES_SIGDET_EN_MUX_BMSK                                                    0x2
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_ENABLES_SIGDET_EN_MUX_SHFT                                                      1
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_ENABLES_SIGDET_EN_BMSK                                                        0x1
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_ENABLES_SIGDET_EN_SHFT                                                          0

#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_CNTRL_ADDR                                                             (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x1cc)
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_CNTRL_OFFS                                                             (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x1cc)
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_CNTRL_RMSK                                                                   0xff
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_CNTRL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_SIGDET_CNTRL_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_CNTRL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_SIGDET_CNTRL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_CNTRL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_SIGDET_CNTRL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_CNTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_SIGDET_CNTRL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_SIGDET_CNTRL_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_CNTRL_SIGDET_CAP_CTRL_BMSK                                                   0xf0
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_CNTRL_SIGDET_CAP_CTRL_SHFT                                                      4
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_CNTRL_SIGDET_BW_CTRL_BMSK                                                     0xf
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_CNTRL_SIGDET_BW_CTRL_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_LVL_ADDR                                                               (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x1d0)
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_LVL_OFFS                                                               (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x1d0)
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_LVL_RMSK                                                                     0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_LVL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_SIGDET_LVL_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_LVL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_SIGDET_LVL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_LVL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_SIGDET_LVL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_SIGDET_LVL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_SIGDET_LVL_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_LVL_SIGDET_CAP_CTRL_MUX_BMSK                                                 0x40
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_LVL_SIGDET_CAP_CTRL_MUX_SHFT                                                    6
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_LVL_SIGDET_UFS_MODE_BMSK                                                     0x20
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_LVL_SIGDET_UFS_MODE_SHFT                                                        5
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_LVL_SIGDET_LVL_MUX_BMSK                                                      0x10
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_LVL_SIGDET_LVL_MUX_SHFT                                                         4
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_LVL_SIGDET_LVL_BMSK                                                           0xf
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_LVL_SIGDET_LVL_SHFT                                                             0

#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_ADDR                                                    (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x1d4)
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_OFFS                                                    (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x1d4)
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_RMSK                                                          0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_CTRL_BMSK                                     0x1e
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_CTRL_SHFT                                        1
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_BYP_BMSK                                       0x1
#define HWIO_UFS_MEM_QSERDES_RX1_SIGDET_DEGLITCH_CNTRL_SIGDET_DEGLITCH_BYP_SHFT                                         0

#define HWIO_UFS_MEM_QSERDES_RX1_CDR_FREEZE_UP_DN_ADDR                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x1d8)
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_FREEZE_UP_DN_OFFS                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x1d8)
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_FREEZE_UP_DN_RMSK                                                                0x7
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_FREEZE_UP_DN_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_CDR_FREEZE_UP_DN_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_FREEZE_UP_DN_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_CDR_FREEZE_UP_DN_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_FREEZE_UP_DN_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_CDR_FREEZE_UP_DN_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_FREEZE_UP_DN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_CDR_FREEZE_UP_DN_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_CDR_FREEZE_UP_DN_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_FREEZE_UP_DN_CDR_DN_BMSK                                                         0x4
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_FREEZE_UP_DN_CDR_DN_SHFT                                                           2
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_FREEZE_UP_DN_CDR_UP_BMSK                                                         0x2
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_FREEZE_UP_DN_CDR_UP_SHFT                                                           1
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_FREEZE_UP_DN_CDR_FREEZE_BMSK                                                     0x1
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_FREEZE_UP_DN_CDR_FREEZE_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_RX1_CDR_RESET_OVERRIDE_ADDR                                                       (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x1dc)
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_RESET_OVERRIDE_OFFS                                                       (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x1dc)
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_RESET_OVERRIDE_RMSK                                                              0xf
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_RESET_OVERRIDE_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_CDR_RESET_OVERRIDE_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_RESET_OVERRIDE_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_CDR_RESET_OVERRIDE_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_RESET_OVERRIDE_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_CDR_RESET_OVERRIDE_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_RESET_OVERRIDE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_CDR_RESET_OVERRIDE_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_CDR_RESET_OVERRIDE_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_RESET_OVERRIDE_DFE_RESET_MUX_BMSK                                                0x8
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_RESET_OVERRIDE_DFE_RESET_MUX_SHFT                                                  3
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_RESET_OVERRIDE_DFE_RESET_BMSK                                                    0x4
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_RESET_OVERRIDE_DFE_RESET_SHFT                                                      2
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_MUX_BMSK                                       0x2
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_MUX_SHFT                                         1
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_BMSK                                           0x1
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_RESET_OVERRIDE_CDR_RESET_OVERRIDE_SHFT                                             0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_INTERFACE_MODE_ADDR                                                        (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x1e0)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_INTERFACE_MODE_OFFS                                                        (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x1e0)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_INTERFACE_MODE_RMSK                                                              0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_RX_INTERFACE_MODE_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_INTERFACE_MODE_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_INTERFACE_MODE_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_INTERFACE_MODE_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_INTERFACE_MODE_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_INTERFACE_MODE_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_INTERFACE_MODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_INTERFACE_MODE_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_INTERFACE_MODE_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_INTERFACE_MODE_RX_CLOCK_EDGE_BMSK                                                0x40
#define HWIO_UFS_MEM_QSERDES_RX1_RX_INTERFACE_MODE_RX_CLOCK_EDGE_SHFT                                                   6
#define HWIO_UFS_MEM_QSERDES_RX1_RX_INTERFACE_MODE_RX_LANE_RATE_MUX_BMSK                                             0x20
#define HWIO_UFS_MEM_QSERDES_RX1_RX_INTERFACE_MODE_RX_LANE_RATE_MUX_SHFT                                                5
#define HWIO_UFS_MEM_QSERDES_RX1_RX_INTERFACE_MODE_RX_LANE_RATE_BMSK                                                 0x1c
#define HWIO_UFS_MEM_QSERDES_RX1_RX_INTERFACE_MODE_RX_LANE_RATE_SHFT                                                    2
#define HWIO_UFS_MEM_QSERDES_RX1_RX_INTERFACE_MODE_IDATA_MARKER_FLIP_BMSK                                             0x2
#define HWIO_UFS_MEM_QSERDES_RX1_RX_INTERFACE_MODE_IDATA_MARKER_FLIP_SHFT                                               1
#define HWIO_UFS_MEM_QSERDES_RX1_RX_INTERFACE_MODE_QUARTER_RATE_EDGE_ON_FIVE_ONE_BMSK                                 0x1
#define HWIO_UFS_MEM_QSERDES_RX1_RX_INTERFACE_MODE_QUARTER_RATE_EDGE_ON_FIVE_ONE_SHFT                                   0

#define HWIO_UFS_MEM_QSERDES_RX1_JITTER_GEN_MODE_ADDR                                                          (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x1e4)
#define HWIO_UFS_MEM_QSERDES_RX1_JITTER_GEN_MODE_OFFS                                                          (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x1e4)
#define HWIO_UFS_MEM_QSERDES_RX1_JITTER_GEN_MODE_RMSK                                                                0xff
#define HWIO_UFS_MEM_QSERDES_RX1_JITTER_GEN_MODE_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_JITTER_GEN_MODE_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_JITTER_GEN_MODE_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_JITTER_GEN_MODE_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_JITTER_GEN_MODE_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_JITTER_GEN_MODE_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_JITTER_GEN_MODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_JITTER_GEN_MODE_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_JITTER_GEN_MODE_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_JITTER_GEN_MODE_JITTERGENMODE_BMSK                                                  0xff
#define HWIO_UFS_MEM_QSERDES_RX1_JITTER_GEN_MODE_JITTERGENMODE_SHFT                                                     0

#define HWIO_UFS_MEM_QSERDES_RX1_SJ_AMP1_ADDR                                                                  (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x1e8)
#define HWIO_UFS_MEM_QSERDES_RX1_SJ_AMP1_OFFS                                                                  (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x1e8)
#define HWIO_UFS_MEM_QSERDES_RX1_SJ_AMP1_RMSK                                                                        0xff
#define HWIO_UFS_MEM_QSERDES_RX1_SJ_AMP1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_SJ_AMP1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_SJ_AMP1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_SJ_AMP1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_SJ_AMP1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_SJ_AMP1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_SJ_AMP1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_SJ_AMP1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_SJ_AMP1_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_SJ_AMP1_SJ_AMPLITUDE1_BMSK                                                          0xff
#define HWIO_UFS_MEM_QSERDES_RX1_SJ_AMP1_SJ_AMPLITUDE1_SHFT                                                             0

#define HWIO_UFS_MEM_QSERDES_RX1_SJ_AMP2_ADDR                                                                  (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x1ec)
#define HWIO_UFS_MEM_QSERDES_RX1_SJ_AMP2_OFFS                                                                  (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x1ec)
#define HWIO_UFS_MEM_QSERDES_RX1_SJ_AMP2_RMSK                                                                        0xff
#define HWIO_UFS_MEM_QSERDES_RX1_SJ_AMP2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_SJ_AMP2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_SJ_AMP2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_SJ_AMP2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_SJ_AMP2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_SJ_AMP2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_SJ_AMP2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_SJ_AMP2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_SJ_AMP2_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_SJ_AMP2_SJ_AMPLITUDE2_BMSK                                                          0xff
#define HWIO_UFS_MEM_QSERDES_RX1_SJ_AMP2_SJ_AMPLITUDE2_SHFT                                                             0

#define HWIO_UFS_MEM_QSERDES_RX1_SJ_PER1_ADDR                                                                  (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x1f0)
#define HWIO_UFS_MEM_QSERDES_RX1_SJ_PER1_OFFS                                                                  (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x1f0)
#define HWIO_UFS_MEM_QSERDES_RX1_SJ_PER1_RMSK                                                                        0xff
#define HWIO_UFS_MEM_QSERDES_RX1_SJ_PER1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_SJ_PER1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_SJ_PER1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_SJ_PER1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_SJ_PER1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_SJ_PER1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_SJ_PER1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_SJ_PER1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_SJ_PER1_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_SJ_PER1_SJ_PERIOD1_BMSK                                                             0xff
#define HWIO_UFS_MEM_QSERDES_RX1_SJ_PER1_SJ_PERIOD1_SHFT                                                                0

#define HWIO_UFS_MEM_QSERDES_RX1_SJ_PER2_ADDR                                                                  (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x1f4)
#define HWIO_UFS_MEM_QSERDES_RX1_SJ_PER2_OFFS                                                                  (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x1f4)
#define HWIO_UFS_MEM_QSERDES_RX1_SJ_PER2_RMSK                                                                        0xff
#define HWIO_UFS_MEM_QSERDES_RX1_SJ_PER2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_SJ_PER2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_SJ_PER2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_SJ_PER2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_SJ_PER2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_SJ_PER2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_SJ_PER2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_SJ_PER2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_SJ_PER2_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_SJ_PER2_SJ_PERIOD2_BMSK                                                             0xff
#define HWIO_UFS_MEM_QSERDES_RX1_SJ_PER2_SJ_PERIOD2_SHFT                                                                0

#define HWIO_UFS_MEM_QSERDES_RX1_PPM_OFFSET1_ADDR                                                              (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x1f8)
#define HWIO_UFS_MEM_QSERDES_RX1_PPM_OFFSET1_OFFS                                                              (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x1f8)
#define HWIO_UFS_MEM_QSERDES_RX1_PPM_OFFSET1_RMSK                                                                    0xff
#define HWIO_UFS_MEM_QSERDES_RX1_PPM_OFFSET1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_PPM_OFFSET1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_PPM_OFFSET1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_PPM_OFFSET1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_PPM_OFFSET1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_PPM_OFFSET1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_PPM_OFFSET1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_PPM_OFFSET1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_PPM_OFFSET1_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_PPM_OFFSET1_PPMOFFSET1_BMSK                                                         0xff
#define HWIO_UFS_MEM_QSERDES_RX1_PPM_OFFSET1_PPMOFFSET1_SHFT                                                            0

#define HWIO_UFS_MEM_QSERDES_RX1_PPM_OFFSET2_ADDR                                                              (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x1fc)
#define HWIO_UFS_MEM_QSERDES_RX1_PPM_OFFSET2_OFFS                                                              (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x1fc)
#define HWIO_UFS_MEM_QSERDES_RX1_PPM_OFFSET2_RMSK                                                                    0xff
#define HWIO_UFS_MEM_QSERDES_RX1_PPM_OFFSET2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_PPM_OFFSET2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_PPM_OFFSET2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_PPM_OFFSET2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_PPM_OFFSET2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_PPM_OFFSET2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_PPM_OFFSET2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_PPM_OFFSET2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_PPM_OFFSET2_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_PPM_OFFSET2_PPMOFFSET2_BMSK                                                         0xff
#define HWIO_UFS_MEM_QSERDES_RX1_PPM_OFFSET2_PPMOFFSET2_SHFT                                                            0

#define HWIO_UFS_MEM_QSERDES_RX1_SIGN_PPM_PERIOD1_ADDR                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x200)
#define HWIO_UFS_MEM_QSERDES_RX1_SIGN_PPM_PERIOD1_OFFS                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x200)
#define HWIO_UFS_MEM_QSERDES_RX1_SIGN_PPM_PERIOD1_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX1_SIGN_PPM_PERIOD1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_SIGN_PPM_PERIOD1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_SIGN_PPM_PERIOD1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_SIGN_PPM_PERIOD1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_SIGN_PPM_PERIOD1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_SIGN_PPM_PERIOD1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_SIGN_PPM_PERIOD1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_SIGN_PPM_PERIOD1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_SIGN_PPM_PERIOD1_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_SIGN_PPM_PERIOD1_SIGN_PPM_PERIOD1_BMSK                                              0xff
#define HWIO_UFS_MEM_QSERDES_RX1_SIGN_PPM_PERIOD1_SIGN_PPM_PERIOD1_SHFT                                                 0

#define HWIO_UFS_MEM_QSERDES_RX1_SIGN_PPM_PERIOD2_ADDR                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x204)
#define HWIO_UFS_MEM_QSERDES_RX1_SIGN_PPM_PERIOD2_OFFS                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x204)
#define HWIO_UFS_MEM_QSERDES_RX1_SIGN_PPM_PERIOD2_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX1_SIGN_PPM_PERIOD2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_SIGN_PPM_PERIOD2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_SIGN_PPM_PERIOD2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_SIGN_PPM_PERIOD2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_SIGN_PPM_PERIOD2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_SIGN_PPM_PERIOD2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_SIGN_PPM_PERIOD2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_SIGN_PPM_PERIOD2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_SIGN_PPM_PERIOD2_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_SIGN_PPM_PERIOD2_SIGN_PPM_PERIOD2_BMSK                                              0xff
#define HWIO_UFS_MEM_QSERDES_RX1_SIGN_PPM_PERIOD2_SIGN_PPM_PERIOD2_SHFT                                                 0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B0_ADDR                                                      (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x208)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B0_OFFS                                                      (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x208)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B0_RMSK                                                            0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B0_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B0_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B0_RX_MODE_RATE_0AND1_7_0_BMSK                                     0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B0_RX_MODE_RATE_0AND1_7_0_SHFT                                        0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B1_ADDR                                                      (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x20c)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B1_OFFS                                                      (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x20c)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B1_RMSK                                                            0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B1_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B1_RX_MODE_RATE_0AND1_15_8_BMSK                                    0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B1_RX_MODE_RATE_0AND1_15_8_SHFT                                       0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B2_ADDR                                                      (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x210)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B2_OFFS                                                      (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x210)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B2_RMSK                                                            0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B2_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B2_RX_MODE_RATE_0AND1_23_16_BMSK                                   0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B2_RX_MODE_RATE_0AND1_23_16_SHFT                                      0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B3_ADDR                                                      (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x214)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B3_OFFS                                                      (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x214)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B3_RMSK                                                            0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B3_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B3_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B3_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B3_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B3_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B3_RX_MODE_RATE_0AND1_31_24_BMSK                                   0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B3_RX_MODE_RATE_0AND1_31_24_SHFT                                      0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B4_ADDR                                                      (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x218)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B4_OFFS                                                      (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x218)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B4_RMSK                                                            0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B4_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B4_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B4_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B4_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B4_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B4_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B4_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B4_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B4_RX_MODE_RATE_0AND1_39_32_BMSK                                   0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B4_RX_MODE_RATE_0AND1_39_32_SHFT                                      0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B5_ADDR                                                      (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x21c)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B5_OFFS                                                      (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x21c)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B5_RMSK                                                            0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B5_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B5_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B5_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B5_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B5_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B5_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B5_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B5_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B5_RX_MODE_RATE_0AND1_47_40_BMSK                                   0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B5_RX_MODE_RATE_0AND1_47_40_SHFT                                      0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B6_ADDR                                                      (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x220)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B6_OFFS                                                      (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x220)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B6_RMSK                                                            0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B6_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B6_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B6_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B6_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B6_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B6_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B6_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B6_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B6_RX_MODE_RATE_0AND1_55_48_BMSK                                   0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B6_RX_MODE_RATE_0AND1_55_48_SHFT                                      0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B7_ADDR                                                      (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x224)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B7_OFFS                                                      (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x224)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B7_RMSK                                                            0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B7_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B7_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B7_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B7_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B7_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B7_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B7_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B7_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B7_RX_MODE_RATE_0AND1_63_56_BMSK                                   0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B7_RX_MODE_RATE_0AND1_63_56_SHFT                                      0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B8_ADDR                                                      (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x228)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B8_OFFS                                                      (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x228)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B8_RMSK                                                             0x3
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B8_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B8_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B8_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B8_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B8_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B8_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B8_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B8_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B8_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B8_RX_MODE_RATE_0AND1_65_64_BMSK                                    0x3
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE_0_1_B8_RX_MODE_RATE_0AND1_65_64_SHFT                                      0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B0_ADDR                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x22c)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B0_OFFS                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x22c)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B0_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B0_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B0_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B0_RX_MODE_RATE2_7_0_BMSK                                             0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B0_RX_MODE_RATE2_7_0_SHFT                                                0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B1_ADDR                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x230)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B1_OFFS                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x230)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B1_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B1_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B1_RX_MODE_RATE2_15_8_BMSK                                            0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B1_RX_MODE_RATE2_15_8_SHFT                                               0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B2_ADDR                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x234)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B2_OFFS                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x234)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B2_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B2_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B2_RX_MODE_RATE2_23_16_BMSK                                           0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B2_RX_MODE_RATE2_23_16_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B3_ADDR                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x238)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B3_OFFS                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x238)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B3_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B3_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B3_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B3_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B3_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B3_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B3_RX_MODE_RATE2_31_24_BMSK                                           0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B3_RX_MODE_RATE2_31_24_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B4_ADDR                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x23c)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B4_OFFS                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x23c)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B4_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B4_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B4_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B4_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B4_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B4_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B4_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B4_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B4_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B4_RX_MODE_RATE2_39_32_BMSK                                           0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B4_RX_MODE_RATE2_39_32_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B5_ADDR                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x240)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B5_OFFS                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x240)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B5_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B5_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B5_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B5_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B5_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B5_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B5_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B5_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B5_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B5_RX_MODE_RATE2_47_40_BMSK                                           0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B5_RX_MODE_RATE2_47_40_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B6_ADDR                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x244)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B6_OFFS                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x244)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B6_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B6_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B6_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B6_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B6_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B6_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B6_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B6_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B6_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B6_RX_MODE_RATE2_55_48_BMSK                                           0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B6_RX_MODE_RATE2_55_48_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B7_ADDR                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x248)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B7_OFFS                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x248)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B7_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B7_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B7_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B7_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B7_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B7_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B7_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B7_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B7_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B7_RX_MODE_RATE2_63_56_BMSK                                           0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B7_RX_MODE_RATE2_63_56_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B8_ADDR                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x24c)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B8_OFFS                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x24c)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B8_RMSK                                                                0x3
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B8_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B8_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B8_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B8_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B8_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B8_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B8_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B8_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B8_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B8_RX_MODE_RATE2_65_64_BMSK                                            0x3
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE2_B8_RX_MODE_RATE2_65_64_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B0_ADDR                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x250)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B0_OFFS                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x250)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B0_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B0_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B0_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B0_RX_MODE_RATE3_7_0_BMSK                                             0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B0_RX_MODE_RATE3_7_0_SHFT                                                0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B1_ADDR                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x254)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B1_OFFS                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x254)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B1_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B1_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B1_RX_MODE_RATE3_15_8_BMSK                                            0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B1_RX_MODE_RATE3_15_8_SHFT                                               0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B2_ADDR                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x258)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B2_OFFS                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x258)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B2_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B2_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B2_RX_MODE_RATE3_23_16_BMSK                                           0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B2_RX_MODE_RATE3_23_16_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B3_ADDR                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x25c)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B3_OFFS                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x25c)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B3_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B3_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B3_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B3_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B3_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B3_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B3_RX_MODE_RATE3_31_24_BMSK                                           0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B3_RX_MODE_RATE3_31_24_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B4_ADDR                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x260)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B4_OFFS                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x260)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B4_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B4_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B4_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B4_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B4_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B4_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B4_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B4_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B4_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B4_RX_MODE_RATE3_39_32_BMSK                                           0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B4_RX_MODE_RATE3_39_32_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B5_ADDR                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x264)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B5_OFFS                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x264)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B5_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B5_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B5_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B5_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B5_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B5_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B5_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B5_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B5_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B5_RX_MODE_RATE3_47_40_BMSK                                           0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B5_RX_MODE_RATE3_47_40_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B6_ADDR                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x268)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B6_OFFS                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x268)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B6_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B6_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B6_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B6_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B6_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B6_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B6_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B6_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B6_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B6_RX_MODE_RATE3_55_48_BMSK                                           0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B6_RX_MODE_RATE3_55_48_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B7_ADDR                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x26c)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B7_OFFS                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x26c)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B7_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B7_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B7_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B7_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B7_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B7_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B7_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B7_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B7_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B7_RX_MODE_RATE3_63_56_BMSK                                           0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B7_RX_MODE_RATE3_63_56_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B8_ADDR                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x270)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B8_OFFS                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x270)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B8_RMSK                                                                0x3
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B8_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B8_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B8_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B8_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B8_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B8_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B8_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B8_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B8_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B8_RX_MODE_RATE3_65_64_BMSK                                            0x3
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE3_B8_RX_MODE_RATE3_65_64_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B0_ADDR                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x274)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B0_OFFS                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x274)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B0_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B0_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B0_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B0_RX_MODE_RATE4_7_0_BMSK                                             0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B0_RX_MODE_RATE4_7_0_SHFT                                                0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B1_ADDR                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x278)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B1_OFFS                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x278)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B1_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B1_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B1_RX_MODE_RATE4_15_8_BMSK                                            0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B1_RX_MODE_RATE4_15_8_SHFT                                               0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B2_ADDR                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x27c)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B2_OFFS                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x27c)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B2_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B2_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B2_RX_MODE_RATE4_23_16_BMSK                                           0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B2_RX_MODE_RATE4_23_16_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B3_ADDR                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x280)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B3_OFFS                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x280)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B3_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B3_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B3_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B3_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B3_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B3_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B3_RX_MODE_RATE4_31_24_BMSK                                           0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B3_RX_MODE_RATE4_31_24_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B4_ADDR                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x284)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B4_OFFS                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x284)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B4_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B4_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B4_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B4_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B4_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B4_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B4_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B4_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B4_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B4_RX_MODE_RATE4_39_32_BMSK                                           0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B4_RX_MODE_RATE4_39_32_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B5_ADDR                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x288)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B5_OFFS                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x288)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B5_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B5_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B5_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B5_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B5_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B5_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B5_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B5_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B5_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B5_RX_MODE_RATE4_47_40_BMSK                                           0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B5_RX_MODE_RATE4_47_40_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B6_ADDR                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x28c)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B6_OFFS                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x28c)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B6_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B6_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B6_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B6_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B6_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B6_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B6_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B6_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B6_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B6_RX_MODE_RATE4_55_48_BMSK                                           0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B6_RX_MODE_RATE4_55_48_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B7_ADDR                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x290)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B7_OFFS                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x290)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B7_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B7_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B7_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B7_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B7_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B7_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B7_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B7_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B7_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B7_RX_MODE_RATE4_63_56_BMSK                                           0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B7_RX_MODE_RATE4_63_56_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B8_ADDR                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x294)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B8_OFFS                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x294)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B8_RMSK                                                                0x3
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B8_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B8_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B8_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B8_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B8_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B8_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B8_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B8_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B8_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B8_RX_MODE_RATE4_65_64_BMSK                                            0x3
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MODE_RATE4_B8_RX_MODE_RATE4_65_64_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX1_DFE_EN_TIMER_ADDR                                                             (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x298)
#define HWIO_UFS_MEM_QSERDES_RX1_DFE_EN_TIMER_OFFS                                                             (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x298)
#define HWIO_UFS_MEM_QSERDES_RX1_DFE_EN_TIMER_RMSK                                                                   0xff
#define HWIO_UFS_MEM_QSERDES_RX1_DFE_EN_TIMER_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_DFE_EN_TIMER_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_DFE_EN_TIMER_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_DFE_EN_TIMER_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_DFE_EN_TIMER_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_DFE_EN_TIMER_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_DFE_EN_TIMER_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_DFE_EN_TIMER_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_DFE_EN_TIMER_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_DFE_EN_TIMER_VGA_DFE_EN_TIMER_BMSK                                                  0xff
#define HWIO_UFS_MEM_QSERDES_RX1_DFE_EN_TIMER_VGA_DFE_EN_TIMER_SHFT                                                     0

#define HWIO_UFS_MEM_QSERDES_RX1_VTH_CTLE_POST_CAL_OFFSET_ADDR                                                 (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x29c)
#define HWIO_UFS_MEM_QSERDES_RX1_VTH_CTLE_POST_CAL_OFFSET_OFFS                                                 (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x29c)
#define HWIO_UFS_MEM_QSERDES_RX1_VTH_CTLE_POST_CAL_OFFSET_RMSK                                                       0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_VTH_CTLE_POST_CAL_OFFSET_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_VTH_CTLE_POST_CAL_OFFSET_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_VTH_CTLE_POST_CAL_OFFSET_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_VTH_CTLE_POST_CAL_OFFSET_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_VTH_CTLE_POST_CAL_OFFSET_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_VTH_CTLE_POST_CAL_OFFSET_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_VTH_CTLE_POST_CAL_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_VTH_CTLE_POST_CAL_OFFSET_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_VTH_CTLE_POST_CAL_OFFSET_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_VTH_CTLE_POST_CAL_OFFSET_POST_CAL_CTLE_OFFSET_BMSK                                  0x70
#define HWIO_UFS_MEM_QSERDES_RX1_VTH_CTLE_POST_CAL_OFFSET_POST_CAL_CTLE_OFFSET_SHFT                                     4
#define HWIO_UFS_MEM_QSERDES_RX1_VTH_CTLE_POST_CAL_OFFSET_POST_CAL_VTH_OFFSET_BMSK                                    0xf
#define HWIO_UFS_MEM_QSERDES_RX1_VTH_CTLE_POST_CAL_OFFSET_POST_CAL_VTH_OFFSET_SHFT                                      0

#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CTRL1_ADDR                                                                (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x2a0)
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CTRL1_OFFS                                                                (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x2a0)
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CTRL1_RMSK                                                                      0xff
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CTRL1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_DCC_CTRL1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CTRL1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_DCC_CTRL1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CTRL1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_DCC_CTRL1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_DCC_CTRL1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_DCC_CTRL1_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CTRL1_RX_DCC_CAL_ANA_EN_MUX_BMSK                                                0x80
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CTRL1_RX_DCC_CAL_ANA_EN_MUX_SHFT                                                   7
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CTRL1_RX_DCC_CAL_ANA_EN_BMSK                                                    0x40
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CTRL1_RX_DCC_CAL_ANA_EN_SHFT                                                       6
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CTRL1_DCC_SETTLE_TIME_PI_BMSK                                                   0x30
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CTRL1_DCC_SETTLE_TIME_PI_SHFT                                                      4
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CTRL1_DCC_MAG_POL_FLIP_PI_BMSK                                                   0x8
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CTRL1_DCC_MAG_POL_FLIP_PI_SHFT                                                     3
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CTRL1_DCC_SIGN_POL_FLIP_PI_BMSK                                                  0x4
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CTRL1_DCC_SIGN_POL_FLIP_PI_SHFT                                                    2
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CTRL1_RX_DCC_CAL_EN_MUX_BMSK                                                     0x2
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CTRL1_RX_DCC_CAL_EN_MUX_SHFT                                                       1
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CTRL1_RX_DCC_CAL_EN_BMSK                                                         0x1
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CTRL1_RX_DCC_CAL_EN_SHFT                                                           0

#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CTRL2_ADDR                                                                (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x2a4)
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CTRL2_OFFS                                                                (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x2a4)
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CTRL2_RMSK                                                                      0xff
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CTRL2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_DCC_CTRL2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CTRL2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_DCC_CTRL2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CTRL2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_DCC_CTRL2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_DCC_CTRL2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_DCC_CTRL2_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CTRL2_CAL_CLK_EN_MUX_BMSK                                                       0x80
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CTRL2_CAL_CLK_EN_MUX_SHFT                                                          7
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CTRL2_CAL_CLK_EN_BMSK                                                           0x40
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CTRL2_CAL_CLK_EN_SHFT                                                              6
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CTRL2_DCC_CAL_FORCE_DONE_BMSK                                                   0x20
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CTRL2_DCC_CAL_FORCE_DONE_SHFT                                                      5
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CTRL2_IDCC_PI_CODE_MUX_BMSK                                                     0x10
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CTRL2_IDCC_PI_CODE_MUX_SHFT                                                        4
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CTRL2_IDCC_PI_CODE_BMSK                                                          0xf
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CTRL2_IDCC_PI_CODE_SHFT                                                            0

#define HWIO_UFS_MEM_QSERDES_RX1_DCC_OFFSET_ADDR                                                               (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x2a8)
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_OFFSET_OFFS                                                               (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x2a8)
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_OFFSET_RMSK                                                                     0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_OFFSET_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_DCC_OFFSET_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_OFFSET_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_DCC_OFFSET_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_OFFSET_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_DCC_OFFSET_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_DCC_OFFSET_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_DCC_OFFSET_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_OFFSET_DCC_POSTCAL_OFFSET_PI_BMSK                                               0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_OFFSET_DCC_POSTCAL_OFFSET_PI_SHFT                                                  0

#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_POSTCAL_OFFSET_ADDR                                                  (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x2ac)
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_POSTCAL_OFFSET_OFFS                                                  (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x2ac)
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_POSTCAL_OFFSET_RMSK                                                        0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_POSTCAL_OFFSET_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_POSTCAL_OFFSET_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_POSTCAL_OFFSET_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_POSTCAL_OFFSET_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_POSTCAL_OFFSET_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_POSTCAL_OFFSET_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_POSTCAL_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_POSTCAL_OFFSET_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_POSTCAL_OFFSET_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_POSTCAL_OFFSET_DCC_POSTCAL_OFFSET_CMUX_BMSK                                0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_POSTCAL_OFFSET_DCC_POSTCAL_OFFSET_CMUX_SHFT                                   0

#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_CAL_CTRL1_ADDR                                                       (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x2b0)
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_CAL_CTRL1_OFFS                                                       (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x2b0)
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_CAL_CTRL1_RMSK                                                             0x3f
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_CAL_CTRL1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_CAL_CTRL1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_CAL_CTRL1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_CAL_CTRL1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_CAL_CTRL1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_CAL_CTRL1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_CAL_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_CAL_CTRL1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_CAL_CTRL1_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_CAL_CTRL1_BYPASS_DCCCAL_PI_BMSK                                            0x20
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_CAL_CTRL1_BYPASS_DCCCAL_PI_SHFT                                               5
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_CAL_CTRL1_BYPASS_DCCCAL_CMUX_BMSK                                          0x10
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_CAL_CTRL1_BYPASS_DCCCAL_CMUX_SHFT                                             4
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_CAL_CTRL1_DCC_SETTLE_TIME_CMUX_BMSK                                         0xc
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_CAL_CTRL1_DCC_SETTLE_TIME_CMUX_SHFT                                           2
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_CAL_CTRL1_DCC_MAG_POL_FLIP_CMUX_BMSK                                        0x2
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_CAL_CTRL1_DCC_MAG_POL_FLIP_CMUX_SHFT                                          1
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_CAL_CTRL1_DCC_SIGN_POL_FLIP_CMUX_BMSK                                       0x1
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_CAL_CTRL1_DCC_SIGN_POL_FLIP_CMUX_SHFT                                         0

#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_CAL_CTRL2_ADDR                                                       (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x2b4)
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_CAL_CTRL2_OFFS                                                       (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x2b4)
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_CAL_CTRL2_RMSK                                                             0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_CAL_CTRL2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_CAL_CTRL2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_CAL_CTRL2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_CAL_CTRL2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_CAL_CTRL2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_CAL_CTRL2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_CAL_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_CAL_CTRL2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_CAL_CTRL2_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_CAL_CTRL2_IDCC_CMUX_CODE_MUX_BMSK                                          0x10
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_CAL_CTRL2_IDCC_CMUX_CODE_MUX_SHFT                                             4
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_CAL_CTRL2_IDCC_CMUX_CODE_BMSK                                               0xf
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CMUX_CAL_CTRL2_IDCC_CMUX_CODE_SHFT                                                 0

#define HWIO_UFS_MEM_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_ADDR                                                     (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x2b8)
#define HWIO_UFS_MEM_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_OFFS                                                     (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x2b8)
#define HWIO_UFS_MEM_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_RMSK                                                           0xff
#define HWIO_UFS_MEM_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_BMSK                                  0xff
#define HWIO_UFS_MEM_QSERDES_RX1_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_SHFT                                     0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_CTRL1_ADDR                                                            (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x2bc)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_CTRL1_OFFS                                                            (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x2bc)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_CTRL1_RMSK                                                                   0x3
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_CTRL1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_CTRL1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_CTRL1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_CTRL1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_CTRL1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_CTRL1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_CTRL1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_CTRL1_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_CTRL1_DFE_CLK_SEL_MUX_BMSK                                                   0x2
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_CTRL1_DFE_CLK_SEL_MUX_SHFT                                                     1
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_CTRL1_DFE_CLK_SEL_BMSK                                                       0x1
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_CTRL1_DFE_CLK_SEL_SHFT                                                         0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_CTRL2_ADDR                                                            (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x2c0)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_CTRL2_OFFS                                                            (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x2c0)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_CTRL2_RMSK                                                                  0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_CTRL2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_CTRL2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_CTRL2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_CTRL2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_CTRL2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_CTRL2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_CTRL2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_CTRL2_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_CTRL2_EOM_EN_MUX_BMSK                                                       0x80
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_CTRL2_EOM_EN_MUX_SHFT                                                          7
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_CTRL2_IACOMPARE_CLEAR_MUX_BMSK                                              0x40
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_CTRL2_IACOMPARE_CLEAR_MUX_SHFT                                                 6
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_CTRL2_PCS_EOM_STATUS_READ_MUX_BMSK                                          0x20
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_CTRL2_PCS_EOM_STATUS_READ_MUX_SHFT                                             5
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_CTRL2_PCS_EOM_STATUS_READ_BMSK                                              0x10
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_CTRL2_PCS_EOM_STATUS_READ_SHFT                                                 4
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_CTRL2_AUX_CLK_RESET_MUX_BMSK                                                 0x8
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_CTRL2_AUX_CLK_RESET_MUX_SHFT                                                   3
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_CTRL2_AUX_CLK_RESET_BMSK                                                     0x4
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_CTRL2_AUX_CLK_RESET_SHFT                                                       2
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_CTRL2_AUX_OFFSET_CODE_UPDATE_MUX_BMSK                                        0x2
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_CTRL2_AUX_OFFSET_CODE_UPDATE_MUX_SHFT                                          1
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_CTRL2_AUX_OFFSET_CODE_UPDATE_BMSK                                            0x1
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_CTRL2_AUX_OFFSET_CODE_UPDATE_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE10_ADDR                                               (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x2c4)
#define HWIO_UFS_MEM_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE10_OFFS                                               (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x2c4)
#define HWIO_UFS_MEM_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE10_RMSK                                                     0x3f
#define HWIO_UFS_MEM_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE10_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE10_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE10_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE10_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE10_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE10_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE10_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE10_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE10_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE10_Q_PI_INTRINSIC_BIAS_RATE1_BMSK                           0x38
#define HWIO_UFS_MEM_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE10_Q_PI_INTRINSIC_BIAS_RATE1_SHFT                              3
#define HWIO_UFS_MEM_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE10_Q_PI_INTRINSIC_BIAS_RATE0_BMSK                            0x7
#define HWIO_UFS_MEM_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE10_Q_PI_INTRINSIC_BIAS_RATE0_SHFT                              0

#define HWIO_UFS_MEM_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE32_ADDR                                               (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x2c8)
#define HWIO_UFS_MEM_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE32_OFFS                                               (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x2c8)
#define HWIO_UFS_MEM_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE32_RMSK                                                     0x3f
#define HWIO_UFS_MEM_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE32_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE32_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE32_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE32_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE32_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE32_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE32_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE32_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE32_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE32_Q_PI_INTRINSIC_BIAS_RATE3_BMSK                           0x38
#define HWIO_UFS_MEM_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE32_Q_PI_INTRINSIC_BIAS_RATE3_SHFT                              3
#define HWIO_UFS_MEM_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE32_Q_PI_INTRINSIC_BIAS_RATE2_BMSK                            0x7
#define HWIO_UFS_MEM_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE32_Q_PI_INTRINSIC_BIAS_RATE2_SHFT                              0

#define HWIO_UFS_MEM_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE4_ADDR                                                (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x2cc)
#define HWIO_UFS_MEM_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE4_OFFS                                                (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x2cc)
#define HWIO_UFS_MEM_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE4_RMSK                                                       0x7
#define HWIO_UFS_MEM_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE4_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE4_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE4_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE4_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE4_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE4_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE4_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE4_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE4_Q_PI_INTRINSIC_BIAS_RATE4_BMSK                             0x7
#define HWIO_UFS_MEM_QSERDES_RX1_Q_PI_INTRINSIC_BIAS_RATE4_Q_PI_INTRINSIC_BIAS_RATE4_SHFT                               0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_VERTICAL_CODE_ADDR                                                    (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x2d0)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_VERTICAL_CODE_OFFS                                                    (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x2d0)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_VERTICAL_CODE_RMSK                                                          0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_VERTICAL_CODE_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_VERTICAL_CODE_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_VERTICAL_CODE_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_VERTICAL_CODE_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_VERTICAL_CODE_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_VERTICAL_CODE_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_VERTICAL_CODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_VERTICAL_CODE_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_VERTICAL_CODE_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_VERTICAL_CODE_VERTICAL_RX_MARG_CODE_BMSK                                    0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_VERTICAL_CODE_VERTICAL_RX_MARG_CODE_SHFT                                       0

#define HWIO_UFS_MEM_QSERDES_RX1_CDR_LOCK_ON_EDGE_CTRL_ADDR                                                    (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x2d4)
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_LOCK_ON_EDGE_CTRL_OFFS                                                    (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x2d4)
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_LOCK_ON_EDGE_CTRL_RMSK                                                           0x3
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_LOCK_ON_EDGE_CTRL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_CDR_LOCK_ON_EDGE_CTRL_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_LOCK_ON_EDGE_CTRL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_CDR_LOCK_ON_EDGE_CTRL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_LOCK_ON_EDGE_CTRL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_CDR_LOCK_ON_EDGE_CTRL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_LOCK_ON_EDGE_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_CDR_LOCK_ON_EDGE_CTRL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_CDR_LOCK_ON_EDGE_CTRL_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_LOCK_ON_EDGE_CTRL_FALSE_LOCK_CORRECTION_DIR_BMSK                                 0x2
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_LOCK_ON_EDGE_CTRL_FALSE_LOCK_CORRECTION_DIR_SHFT                                   1
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_LOCK_ON_EDGE_CTRL_LOCK_ON_EDGE_DET_EN_BMSK                                       0x1
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_LOCK_ON_EDGE_CTRL_LOCK_ON_EDGE_DET_EN_SHFT                                         0

#define HWIO_UFS_MEM_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_ADDR                                                (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x2d8)
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_OFFS                                                (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x2d8)
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_RMSK                                                      0xff
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_LOCK_ON_EDGE_DURATION_BMSK                                0xff
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_LOCK_ON_EDGE_DURATION_LOCK_ON_EDGE_DURATION_SHFT                                   0

#define HWIO_UFS_MEM_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_ADDR                                                  (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x2dc)
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_OFFS                                                  (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x2dc)
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_RMSK                                                        0xff
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_LOCK_ON_EDGE_THRESH_BMSK                                    0xff
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_LOCK_ON_EDGE_THRESH_LOCK_ON_EDGE_THRESH_SHFT                                       0

#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CTRL1_ADDR                                                                (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x2e0)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CTRL1_OFFS                                                                (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x2e0)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CTRL1_RMSK                                                                      0xff
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CTRL1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_DLL_CTRL1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CTRL1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_DLL_CTRL1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CTRL1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_DLL_CTRL1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_DLL_CTRL1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_DLL_CTRL1_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CTRL1_DLL_FTUNE_CAL_WAITTIME_BMSK                                               0xc0
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CTRL1_DLL_FTUNE_CAL_WAITTIME_SHFT                                                  6
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CTRL1_DLL_CTUNE_CAL_WAITTIME_BMSK                                               0x30
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CTRL1_DLL_CTUNE_CAL_WAITTIME_SHFT                                                  4
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CTRL1_DLL_FTUNE_CAL_EN_MUX_BMSK                                                  0x8
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CTRL1_DLL_FTUNE_CAL_EN_MUX_SHFT                                                    3
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CTRL1_DLL_FTUNE_CAL_EN_BMSK                                                      0x4
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CTRL1_DLL_FTUNE_CAL_EN_SHFT                                                        2
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CTRL1_DLL_CTUNE_CAL_EN_MUX_BMSK                                                  0x2
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CTRL1_DLL_CTUNE_CAL_EN_MUX_SHFT                                                    1
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CTRL1_DLL_CTUNE_CAL_EN_BMSK                                                      0x1
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CTRL1_DLL_CTUNE_CAL_EN_SHFT                                                        0

#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CTRL2_ADDR                                                                (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x2e4)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CTRL2_OFFS                                                                (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x2e4)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CTRL2_RMSK                                                                      0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CTRL2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_DLL_CTRL2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CTRL2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_DLL_CTRL2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CTRL2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_DLL_CTRL2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_DLL_CTRL2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_DLL_CTRL2_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CTRL2_DLL_FTUNE_CAL_TIME_BMSK                                                   0x60
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CTRL2_DLL_FTUNE_CAL_TIME_SHFT                                                      5
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CTRL2_DLL_EN_RATE4_BMSK                                                         0x10
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CTRL2_DLL_EN_RATE4_SHFT                                                            4
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CTRL2_DLL_EN_RATE3_BMSK                                                          0x8
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CTRL2_DLL_EN_RATE3_SHFT                                                            3
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CTRL2_DLL_EN_RATE2_BMSK                                                          0x4
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CTRL2_DLL_EN_RATE2_SHFT                                                            2
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CTRL2_DLL_EN_RATE1_BMSK                                                          0x2
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CTRL2_DLL_EN_RATE1_SHFT                                                            1
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CTRL2_DLL_EN_RATE0_BMSK                                                          0x1
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CTRL2_DLL_EN_RATE0_SHFT                                                            0

#define HWIO_UFS_MEM_QSERDES_RX1_DLL_COARSE_TUNE_CTRL_ADDR                                                     (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x2e8)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_COARSE_TUNE_CTRL_OFFS                                                     (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x2e8)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_COARSE_TUNE_CTRL_RMSK                                                           0xff
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_COARSE_TUNE_CTRL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_DLL_COARSE_TUNE_CTRL_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_COARSE_TUNE_CTRL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_DLL_COARSE_TUNE_CTRL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_COARSE_TUNE_CTRL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_DLL_COARSE_TUNE_CTRL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_COARSE_TUNE_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_DLL_COARSE_TUNE_CTRL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_DLL_COARSE_TUNE_CTRL_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_COARSE_TUNE_CTRL_DLL_CTUNE_FORCE_CAL_DONE_BMSK                                  0x80
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_COARSE_TUNE_CTRL_DLL_CTUNE_FORCE_CAL_DONE_SHFT                                     7
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_COARSE_TUNE_CTRL_DLL_CTUNE_CAL_POL_FLIP_BMSK                                    0x40
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_COARSE_TUNE_CTRL_DLL_CTUNE_CAL_POL_FLIP_SHFT                                       6
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_COARSE_TUNE_CTRL_DLL_CTUNE_CAL_BYPASS_BMSK                                      0x20
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_COARSE_TUNE_CTRL_DLL_CTUNE_CAL_BYPASS_SHFT                                         5
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_COARSE_TUNE_CTRL_DLL_CTUNE_BYP_CODE_BMSK                                        0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_COARSE_TUNE_CTRL_DLL_CTUNE_BYP_CODE_SHFT                                           0

#define HWIO_UFS_MEM_QSERDES_RX1_DLL_COARSE_TUNE_POST_CAL_OFFSET_ADDR                                          (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x2ec)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_COARSE_TUNE_POST_CAL_OFFSET_OFFS                                          (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x2ec)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_COARSE_TUNE_POST_CAL_OFFSET_RMSK                                                0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_COARSE_TUNE_POST_CAL_OFFSET_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_DLL_COARSE_TUNE_POST_CAL_OFFSET_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_COARSE_TUNE_POST_CAL_OFFSET_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_DLL_COARSE_TUNE_POST_CAL_OFFSET_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_COARSE_TUNE_POST_CAL_OFFSET_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_DLL_COARSE_TUNE_POST_CAL_OFFSET_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_COARSE_TUNE_POST_CAL_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_DLL_COARSE_TUNE_POST_CAL_OFFSET_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_DLL_COARSE_TUNE_POST_CAL_OFFSET_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_COARSE_TUNE_POST_CAL_OFFSET_DLL_CTUNE_POST_CAL_OFFSET_BMSK                      0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_COARSE_TUNE_POST_CAL_OFFSET_DLL_CTUNE_POST_CAL_OFFSET_SHFT                         0

#define HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_CAL_GAIN_ADDR                                                      (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x2f0)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_CAL_GAIN_OFFS                                                      (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x2f0)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_CAL_GAIN_RMSK                                                            0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_CAL_GAIN_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_CAL_GAIN_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_CAL_GAIN_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_CAL_GAIN_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_CAL_GAIN_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_CAL_GAIN_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_CAL_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_CAL_GAIN_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_CAL_GAIN_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_CAL_GAIN_DLL_FTUNE1_CAL_GAIN_BMSK                                        0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_CAL_GAIN_DLL_FTUNE1_CAL_GAIN_SHFT                                           0

#define HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_TRACKING_GAIN_ADDR                                                 (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x2f4)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_TRACKING_GAIN_OFFS                                                 (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x2f4)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_TRACKING_GAIN_RMSK                                                       0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_TRACKING_GAIN_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_TRACKING_GAIN_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_TRACKING_GAIN_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_TRACKING_GAIN_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_TRACKING_GAIN_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_TRACKING_GAIN_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_TRACKING_GAIN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_TRACKING_GAIN_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_TRACKING_GAIN_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_TRACKING_GAIN_DLL_FTUNE1_TRACKING_GAIN_BMSK                              0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_TRACKING_GAIN_DLL_FTUNE1_TRACKING_GAIN_SHFT                                 0

#define HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_CTRL_ADDR                                                          (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x2f8)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_CTRL_OFFS                                                          (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x2f8)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_CTRL_RMSK                                                                0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_CTRL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_CTRL_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_CTRL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_CTRL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_CTRL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_CTRL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_CTRL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_CTRL_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_CTRL_DLL_FTUNE_STEP_BY_TWO_BMSK                                          0x40
#define HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_CTRL_DLL_FTUNE_STEP_BY_TWO_SHFT                                             6
#define HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_CTRL_DLL_FTUNE1_CAL_BYPASS_BMSK                                          0x20
#define HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_CTRL_DLL_FTUNE1_CAL_BYPASS_SHFT                                             5
#define HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_CTRL_DLL_FTUNE1_INITVAL_BMSK                                             0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_CTRL_DLL_FTUNE1_INITVAL_SHFT                                                0

#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CTRL1_ADDR                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x2fc)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CTRL1_OFFS                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x2fc)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CTRL1_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CTRL1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CTRL1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CTRL1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CTRL1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CTRL1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CTRL1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CTRL1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CTRL1_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CTRL1_DLL_DCC_CAL_EN_MUX_BMSK                                            0x80
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CTRL1_DLL_DCC_CAL_EN_MUX_SHFT                                               7
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CTRL1_DLL_DCC_CAL_EN_BMSK                                                0x40
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CTRL1_DLL_DCC_CAL_EN_SHFT                                                   6
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CTRL1_FR_DCC_CTRL_MODE_BMSK                                              0x20
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CTRL1_FR_DCC_CTRL_MODE_SHFT                                                 5
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CTRL1_FR_DCC_BIN_MUX_BMSK                                                0x10
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CTRL1_FR_DCC_BIN_MUX_SHFT                                                   4
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CTRL1_FR_DCC_BIN_BMSK                                                     0xf
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CTRL1_FR_DCC_BIN_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CTRL2_ADDR                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x300)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CTRL2_OFFS                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x300)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CTRL2_RMSK                                                               0x3f
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CTRL2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CTRL2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CTRL2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CTRL2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CTRL2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CTRL2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CTRL2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CTRL2_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CTRL2_FR_DCC_CAL_SETTLE_TIME_BMSK                                        0x30
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CTRL2_FR_DCC_CAL_SETTLE_TIME_SHFT                                           4
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CTRL2_FR_DCC_CAL_MAG_POL_FLIP_BMSK                                        0x8
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CTRL2_FR_DCC_CAL_MAG_POL_FLIP_SHFT                                          3
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CTRL2_FR_DCC_CAL_SIGN_POL_FLIP_BMSK                                       0x4
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CTRL2_FR_DCC_CAL_SIGN_POL_FLIP_SHFT                                         2
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CTRL2_FR_DCC_CAL_FORCE_DONE_BMSK                                          0x2
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CTRL2_FR_DCC_CAL_FORCE_DONE_SHFT                                            1
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CTRL2_FR_DCC_CAL_BYPASS_BMSK                                              0x1
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CTRL2_FR_DCC_CAL_BYPASS_SHFT                                                0

#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_POSTCAL_OFFSET_ADDR                                                (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x304)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_POSTCAL_OFFSET_OFFS                                                (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x304)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_POSTCAL_OFFSET_RMSK                                                      0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_POSTCAL_OFFSET_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_POSTCAL_OFFSET_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_POSTCAL_OFFSET_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_POSTCAL_OFFSET_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_POSTCAL_OFFSET_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_POSTCAL_OFFSET_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_POSTCAL_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_POSTCAL_OFFSET_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_POSTCAL_OFFSET_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_POSTCAL_OFFSET_FR_DCC_POSTCAL_OFFSET_BMSK                                0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_POSTCAL_OFFSET_FR_DCC_POSTCAL_OFFSET_SHFT                                   0

#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_ICLK_CTRL1_ADDR                                                    (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x308)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_ICLK_CTRL1_OFFS                                                    (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x308)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_ICLK_CTRL1_RMSK                                                          0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_ICLK_CTRL1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_ICLK_CTRL1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_ICLK_CTRL1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_ICLK_CTRL1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_ICLK_CTRL1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_ICLK_CTRL1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_ICLK_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_ICLK_CTRL1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_ICLK_CTRL1_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_ICLK_CTRL1_HR_COMP_EN_BMSK                                               0x40
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_ICLK_CTRL1_HR_COMP_EN_SHFT                                                  6
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_ICLK_CTRL1_DLL_DCC_SENSE_SEL_BMSK                                        0x20
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_ICLK_CTRL1_DLL_DCC_SENSE_SEL_SHFT                                           5
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_ICLK_CTRL1_HR_DCCI_BIN_MUX_BMSK                                          0x10
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_ICLK_CTRL1_HR_DCCI_BIN_MUX_SHFT                                             4
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_ICLK_CTRL1_HR_DCCI_BIN_BMSK                                               0xf
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_ICLK_CTRL1_HR_DCCI_BIN_SHFT                                                 0

#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_ICLK_CTRL2_ADDR                                                    (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x30c)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_ICLK_CTRL2_OFFS                                                    (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x30c)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_ICLK_CTRL2_RMSK                                                          0x3f
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_ICLK_CTRL2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_ICLK_CTRL2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_ICLK_CTRL2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_ICLK_CTRL2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_ICLK_CTRL2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_ICLK_CTRL2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_ICLK_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_ICLK_CTRL2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_ICLK_CTRL2_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_ICLK_CTRL2_HR_ICLK_DCC_CAL_SETTLE_TIME_BMSK                              0x30
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_ICLK_CTRL2_HR_ICLK_DCC_CAL_SETTLE_TIME_SHFT                                 4
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_ICLK_CTRL2_HR_ICLK_DCC_CAL_MAG_POL_FLIP_BMSK                              0x8
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_ICLK_CTRL2_HR_ICLK_DCC_CAL_MAG_POL_FLIP_SHFT                                3
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_ICLK_CTRL2_HR_ICLK_DCC_CAL_SIGN_POL_FLIP_BMSK                             0x4
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_ICLK_CTRL2_HR_ICLK_DCC_CAL_SIGN_POL_FLIP_SHFT                               2
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_ICLK_CTRL2_HR_ICLK_DCC_CAL_FORCE_DONE_BMSK                                0x2
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_ICLK_CTRL2_HR_ICLK_DCC_CAL_FORCE_DONE_SHFT                                  1
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_ICLK_CTRL2_HR_ICLK_DCC_CAL_BYPASS_BMSK                                    0x1
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_ICLK_CTRL2_HR_ICLK_DCC_CAL_BYPASS_SHFT                                      0

#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_ICLK_DCC_POSTCAL_OFFSET_ADDR                                           (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x310)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_ICLK_DCC_POSTCAL_OFFSET_OFFS                                           (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x310)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_ICLK_DCC_POSTCAL_OFFSET_RMSK                                                 0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_ICLK_DCC_POSTCAL_OFFSET_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_ICLK_DCC_POSTCAL_OFFSET_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_ICLK_DCC_POSTCAL_OFFSET_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_ICLK_DCC_POSTCAL_OFFSET_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_ICLK_DCC_POSTCAL_OFFSET_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_ICLK_DCC_POSTCAL_OFFSET_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_ICLK_DCC_POSTCAL_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_ICLK_DCC_POSTCAL_OFFSET_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_ICLK_DCC_POSTCAL_OFFSET_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_ICLK_DCC_POSTCAL_OFFSET_HR_ICLK_DCC_POSTCAL_OFFSET_BMSK                      0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_ICLK_DCC_POSTCAL_OFFSET_HR_ICLK_DCC_POSTCAL_OFFSET_SHFT                         0

#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_QCLK_CTRL1_ADDR                                                    (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x314)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_QCLK_CTRL1_OFFS                                                    (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x314)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_QCLK_CTRL1_RMSK                                                          0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_QCLK_CTRL1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_QCLK_CTRL1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_QCLK_CTRL1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_QCLK_CTRL1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_QCLK_CTRL1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_QCLK_CTRL1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_QCLK_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_QCLK_CTRL1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_QCLK_CTRL1_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_QCLK_CTRL1_HR_DCC_SEL_MUX_BMSK                                           0x40
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_QCLK_CTRL1_HR_DCC_SEL_MUX_SHFT                                              6
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_QCLK_CTRL1_HR_DCC_SEL_BMSK                                               0x20
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_QCLK_CTRL1_HR_DCC_SEL_SHFT                                                  5
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_QCLK_CTRL1_HR_DCCQ_BIN_MUX_BMSK                                          0x10
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_QCLK_CTRL1_HR_DCCQ_BIN_MUX_SHFT                                             4
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_QCLK_CTRL1_HR_DCCQ_BIN_BMSK                                               0xf
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_QCLK_CTRL1_HR_DCCQ_BIN_SHFT                                                 0

#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_QCLK_CTRL2_ADDR                                                    (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x318)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_QCLK_CTRL2_OFFS                                                    (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x318)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_QCLK_CTRL2_RMSK                                                          0x3f
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_QCLK_CTRL2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_QCLK_CTRL2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_QCLK_CTRL2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_QCLK_CTRL2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_QCLK_CTRL2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_QCLK_CTRL2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_QCLK_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_QCLK_CTRL2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_QCLK_CTRL2_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_QCLK_CTRL2_HR_QCLK_DCC_CAL_SETTLE_TIME_BMSK                              0x30
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_QCLK_CTRL2_HR_QCLK_DCC_CAL_SETTLE_TIME_SHFT                                 4
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_QCLK_CTRL2_HR_QCLK_DCC_CAL_MAG_POL_FLIP_BMSK                              0x8
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_QCLK_CTRL2_HR_QCLK_DCC_CAL_MAG_POL_FLIP_SHFT                                3
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_QCLK_CTRL2_HR_QCLK_DCC_CAL_SIGN_POL_FLIP_BMSK                             0x4
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_QCLK_CTRL2_HR_QCLK_DCC_CAL_SIGN_POL_FLIP_SHFT                               2
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_QCLK_CTRL2_HR_QCLK_DCC_CAL_FORCE_DONE_BMSK                                0x2
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_QCLK_CTRL2_HR_QCLK_DCC_CAL_FORCE_DONE_SHFT                                  1
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_QCLK_CTRL2_HR_QCLK_DCC_CAL_BYPASS_BMSK                                    0x1
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_QCLK_CTRL2_HR_QCLK_DCC_CAL_BYPASS_SHFT                                      0

#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_QCLK_DCC_POSTCAL_OFFSET_ADDR                                           (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x31c)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_QCLK_DCC_POSTCAL_OFFSET_OFFS                                           (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x31c)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_QCLK_DCC_POSTCAL_OFFSET_RMSK                                                 0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_QCLK_DCC_POSTCAL_OFFSET_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_QCLK_DCC_POSTCAL_OFFSET_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_QCLK_DCC_POSTCAL_OFFSET_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_QCLK_DCC_POSTCAL_OFFSET_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_QCLK_DCC_POSTCAL_OFFSET_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_QCLK_DCC_POSTCAL_OFFSET_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_QCLK_DCC_POSTCAL_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_QCLK_DCC_POSTCAL_OFFSET_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_QCLK_DCC_POSTCAL_OFFSET_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_QCLK_DCC_POSTCAL_OFFSET_HR_QCLK_DCC_POSTCAL_OFFSET_BMSK                      0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_QCLK_DCC_POSTCAL_OFFSET_HR_QCLK_DCC_POSTCAL_OFFSET_SHFT                         0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_PWM_CTRL_ADDR                                                              (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x320)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_PWM_CTRL_OFFS                                                              (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x320)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_PWM_CTRL_RMSK                                                                     0x3
#define HWIO_UFS_MEM_QSERDES_RX1_RX_PWM_CTRL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_PWM_CTRL_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_PWM_CTRL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_PWM_CTRL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_PWM_CTRL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_PWM_CTRL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_PWM_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_PWM_CTRL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_PWM_CTRL_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_PWM_CTRL_RX_PWM_EN_MUX_BMSK                                                       0x2
#define HWIO_UFS_MEM_QSERDES_RX1_RX_PWM_CTRL_RX_PWM_EN_MUX_SHFT                                                         1
#define HWIO_UFS_MEM_QSERDES_RX1_RX_PWM_CTRL_RX_PWM_EN_BMSK                                                           0x1
#define HWIO_UFS_MEM_QSERDES_RX1_RX_PWM_CTRL_RX_PWM_EN_SHFT                                                             0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_PWM_GEAR1_COUNT_ADDR                                                       (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x324)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_PWM_GEAR1_COUNT_OFFS                                                       (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x324)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_PWM_GEAR1_COUNT_RMSK                                                             0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_PWM_GEAR1_COUNT_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_PWM_GEAR1_COUNT_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_PWM_GEAR1_COUNT_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_PWM_GEAR1_COUNT_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_PWM_GEAR1_COUNT_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_PWM_GEAR1_COUNT_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_PWM_GEAR1_COUNT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_PWM_GEAR1_COUNT_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_PWM_GEAR1_COUNT_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_PWM_GEAR1_COUNT_RX_PWM_GEAR1_COUNT_BMSK                                          0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_PWM_GEAR1_COUNT_RX_PWM_GEAR1_COUNT_SHFT                                             0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_CTRL1_ADDR                                                            (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x328)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_CTRL1_OFFS                                                            (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x328)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_CTRL1_RMSK                                                                  0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_CTRL1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_CTRL1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_CTRL1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_CTRL1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_CTRL1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_CTRL1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_CTRL1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_CTRL1_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_CTRL1_RX_BKUP_CTRL1_BMSK                                                    0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_CTRL1_RX_BKUP_CTRL1_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_CTRL2_ADDR                                                            (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x32c)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_CTRL2_OFFS                                                            (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x32c)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_CTRL2_RMSK                                                                  0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_CTRL2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_CTRL2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_CTRL2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_CTRL2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_CTRL2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_CTRL2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_CTRL2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_CTRL2_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_CTRL2_RX_BKUP_CTRL2_BMSK                                                    0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_CTRL2_RX_BKUP_CTRL2_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_CTRL3_ADDR                                                            (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x330)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_CTRL3_OFFS                                                            (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x330)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_CTRL3_RMSK                                                                  0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_CTRL3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_CTRL3_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_CTRL3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_CTRL3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_CTRL3_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_CTRL3_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_CTRL3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_CTRL3_ADDR,m,v,HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_CTRL3_IN)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_CTRL3_RX_BKUP_CTRL3_BMSK                                                    0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_CTRL3_RX_BKUP_CTRL3_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_RX1_PI_CTRL1_ADDR                                                                 (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x334)
#define HWIO_UFS_MEM_QSERDES_RX1_PI_CTRL1_OFFS                                                                 (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x334)
#define HWIO_UFS_MEM_QSERDES_RX1_PI_CTRL1_RMSK                                                                       0xff
#define HWIO_UFS_MEM_QSERDES_RX1_PI_CTRL1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_PI_CTRL1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_PI_CTRL1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_PI_CTRL1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_PI_CTRL1_PI_CTRL1_STATUS_BMSK                                                       0xff
#define HWIO_UFS_MEM_QSERDES_RX1_PI_CTRL1_PI_CTRL1_STATUS_SHFT                                                          0

#define HWIO_UFS_MEM_QSERDES_RX1_PI_CTRL2_ADDR                                                                 (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x338)
#define HWIO_UFS_MEM_QSERDES_RX1_PI_CTRL2_OFFS                                                                 (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x338)
#define HWIO_UFS_MEM_QSERDES_RX1_PI_CTRL2_RMSK                                                                       0xff
#define HWIO_UFS_MEM_QSERDES_RX1_PI_CTRL2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_PI_CTRL2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_PI_CTRL2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_PI_CTRL2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_PI_CTRL2_PI_CTRL2_STATUS_BMSK                                                       0xff
#define HWIO_UFS_MEM_QSERDES_RX1_PI_CTRL2_PI_CTRL2_STATUS_SHFT                                                          0

#define HWIO_UFS_MEM_QSERDES_RX1_PI_QUAD_ADDR                                                                  (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x33c)
#define HWIO_UFS_MEM_QSERDES_RX1_PI_QUAD_OFFS                                                                  (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x33c)
#define HWIO_UFS_MEM_QSERDES_RX1_PI_QUAD_RMSK                                                                         0x3
#define HWIO_UFS_MEM_QSERDES_RX1_PI_QUAD_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_PI_QUAD_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_PI_QUAD_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_PI_QUAD_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_PI_QUAD_PI_QUAD_STATUS_BMSK                                                          0x3
#define HWIO_UFS_MEM_QSERDES_RX1_PI_QUAD_PI_QUAD_STATUS_SHFT                                                            0

#define HWIO_UFS_MEM_QSERDES_RX1_QPI_CTRL1_ADDR                                                                (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x340)
#define HWIO_UFS_MEM_QSERDES_RX1_QPI_CTRL1_OFFS                                                                (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x340)
#define HWIO_UFS_MEM_QSERDES_RX1_QPI_CTRL1_RMSK                                                                      0xff
#define HWIO_UFS_MEM_QSERDES_RX1_QPI_CTRL1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_QPI_CTRL1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_QPI_CTRL1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_QPI_CTRL1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_QPI_CTRL1_Q_PI_CTRL1_STATUS_BMSK                                                    0xff
#define HWIO_UFS_MEM_QSERDES_RX1_QPI_CTRL1_Q_PI_CTRL1_STATUS_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_RX1_QPI_CTRL2_ADDR                                                                (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x344)
#define HWIO_UFS_MEM_QSERDES_RX1_QPI_CTRL2_OFFS                                                                (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x344)
#define HWIO_UFS_MEM_QSERDES_RX1_QPI_CTRL2_RMSK                                                                      0xff
#define HWIO_UFS_MEM_QSERDES_RX1_QPI_CTRL2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_QPI_CTRL2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_QPI_CTRL2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_QPI_CTRL2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_QPI_CTRL2_Q_PI_CTRL2_STATUS_BMSK                                                    0xff
#define HWIO_UFS_MEM_QSERDES_RX1_QPI_CTRL2_Q_PI_CTRL2_STATUS_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_RX1_QPI_QUAD_ADDR                                                                 (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x348)
#define HWIO_UFS_MEM_QSERDES_RX1_QPI_QUAD_OFFS                                                                 (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x348)
#define HWIO_UFS_MEM_QSERDES_RX1_QPI_QUAD_RMSK                                                                        0x3
#define HWIO_UFS_MEM_QSERDES_RX1_QPI_QUAD_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_QPI_QUAD_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_QPI_QUAD_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_QPI_QUAD_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_QPI_QUAD_Q_PI_QUAD_STATUS_BMSK                                                       0x3
#define HWIO_UFS_MEM_QSERDES_RX1_QPI_QUAD_Q_PI_QUAD_STATUS_SHFT                                                         0

#define HWIO_UFS_MEM_QSERDES_RX1_IDATA1_ADDR                                                                   (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x34c)
#define HWIO_UFS_MEM_QSERDES_RX1_IDATA1_OFFS                                                                   (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x34c)
#define HWIO_UFS_MEM_QSERDES_RX1_IDATA1_RMSK                                                                         0xff
#define HWIO_UFS_MEM_QSERDES_RX1_IDATA1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_IDATA1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_IDATA1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_IDATA1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_IDATA1_IDATA1_STATUS_BMSK                                                           0xff
#define HWIO_UFS_MEM_QSERDES_RX1_IDATA1_IDATA1_STATUS_SHFT                                                              0

#define HWIO_UFS_MEM_QSERDES_RX1_IDATA2_ADDR                                                                   (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x350)
#define HWIO_UFS_MEM_QSERDES_RX1_IDATA2_OFFS                                                                   (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x350)
#define HWIO_UFS_MEM_QSERDES_RX1_IDATA2_RMSK                                                                         0xff
#define HWIO_UFS_MEM_QSERDES_RX1_IDATA2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_IDATA2_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_IDATA2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_IDATA2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_IDATA2_IDATA2_STATUS_BMSK                                                           0xff
#define HWIO_UFS_MEM_QSERDES_RX1_IDATA2_IDATA2_STATUS_SHFT                                                              0

#define HWIO_UFS_MEM_QSERDES_RX1_IDATA3_ADDR                                                                   (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x354)
#define HWIO_UFS_MEM_QSERDES_RX1_IDATA3_OFFS                                                                   (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x354)
#define HWIO_UFS_MEM_QSERDES_RX1_IDATA3_RMSK                                                                          0xf
#define HWIO_UFS_MEM_QSERDES_RX1_IDATA3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_IDATA3_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_IDATA3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_IDATA3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_IDATA3_IDATA3_STATUS_BMSK                                                            0xf
#define HWIO_UFS_MEM_QSERDES_RX1_IDATA3_IDATA3_STATUS_SHFT                                                              0

#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_OUTP_ADDR                                                             (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x358)
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_OUTP_OFFS                                                             (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x358)
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_OUTP_RMSK                                                                    0x1
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_OUTP_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_OUTP_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_OUTP_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_OUTP_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_OUTP_AC_JTAG_OUTP_STATUS_BMSK                                                0x1
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_OUTP_AC_JTAG_OUTP_STATUS_SHFT                                                  0

#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_OUTN_ADDR                                                             (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x35c)
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_OUTN_OFFS                                                             (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x35c)
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_OUTN_RMSK                                                                    0x1
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_OUTN_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_OUTN_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_OUTN_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_OUTN_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_OUTN_AC_JTAG_OUTN_STATUS_BMSK                                                0x1
#define HWIO_UFS_MEM_QSERDES_RX1_AC_JTAG_OUTN_AC_JTAG_OUTN_STATUS_SHFT                                                  0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_SIGDET_ADDR                                                                (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x360)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_SIGDET_OFFS                                                                (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x360)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_SIGDET_RMSK                                                                       0x3
#define HWIO_UFS_MEM_QSERDES_RX1_RX_SIGDET_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_SIGDET_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_SIGDET_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_SIGDET_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_SIGDET_RX_SIGDET_OUT_STATUS_BMSK                                                  0x3
#define HWIO_UFS_MEM_QSERDES_RX1_RX_SIGDET_RX_SIGDET_OUT_STATUS_SHFT                                                    0

#define HWIO_UFS_MEM_QSERDES_RX1_ALOG_OBSV_BUS_STATUS_1_ADDR                                                   (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x364)
#define HWIO_UFS_MEM_QSERDES_RX1_ALOG_OBSV_BUS_STATUS_1_OFFS                                                   (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x364)
#define HWIO_UFS_MEM_QSERDES_RX1_ALOG_OBSV_BUS_STATUS_1_RMSK                                                         0xff
#define HWIO_UFS_MEM_QSERDES_RX1_ALOG_OBSV_BUS_STATUS_1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_ALOG_OBSV_BUS_STATUS_1_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_ALOG_OBSV_BUS_STATUS_1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_ALOG_OBSV_BUS_STATUS_1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_BMSK                                  0xff
#define HWIO_UFS_MEM_QSERDES_RX1_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_SHFT                                     0

#define HWIO_UFS_MEM_QSERDES_RX1_READ_EQCODE_ADDR                                                              (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x368)
#define HWIO_UFS_MEM_QSERDES_RX1_READ_EQCODE_OFFS                                                              (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x368)
#define HWIO_UFS_MEM_QSERDES_RX1_READ_EQCODE_RMSK                                                                     0xf
#define HWIO_UFS_MEM_QSERDES_RX1_READ_EQCODE_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_READ_EQCODE_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_READ_EQCODE_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_READ_EQCODE_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_READ_EQCODE_READ_EQCODE_STATUS_BMSK                                                  0xf
#define HWIO_UFS_MEM_QSERDES_RX1_READ_EQCODE_READ_EQCODE_STATUS_SHFT                                                    0

#define HWIO_UFS_MEM_QSERDES_RX1_READ_OFFSETCODE_ADDR                                                          (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x36c)
#define HWIO_UFS_MEM_QSERDES_RX1_READ_OFFSETCODE_OFFS                                                          (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x36c)
#define HWIO_UFS_MEM_QSERDES_RX1_READ_OFFSETCODE_RMSK                                                                0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_READ_OFFSETCODE_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_READ_OFFSETCODE_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_READ_OFFSETCODE_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_READ_OFFSETCODE_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_READ_OFFSETCODE_READ_OFFSETCODE_STATUS_BMSK                                         0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_READ_OFFSETCODE_READ_OFFSETCODE_STATUS_SHFT                                            0

#define HWIO_UFS_MEM_QSERDES_RX1_IA_ERROR_COUNTER_LOW_ADDR                                                     (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x370)
#define HWIO_UFS_MEM_QSERDES_RX1_IA_ERROR_COUNTER_LOW_OFFS                                                     (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x370)
#define HWIO_UFS_MEM_QSERDES_RX1_IA_ERROR_COUNTER_LOW_RMSK                                                           0xff
#define HWIO_UFS_MEM_QSERDES_RX1_IA_ERROR_COUNTER_LOW_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_IA_ERROR_COUNTER_LOW_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_IA_ERROR_COUNTER_LOW_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_IA_ERROR_COUNTER_LOW_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_IA_ERROR_COUNTER_LOW_IACOMPARE_COUNT_LOW_BMSK                                       0xff
#define HWIO_UFS_MEM_QSERDES_RX1_IA_ERROR_COUNTER_LOW_IACOMPARE_COUNT_LOW_SHFT                                          0

#define HWIO_UFS_MEM_QSERDES_RX1_IA_ERROR_COUNTER_HIGH_ADDR                                                    (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x374)
#define HWIO_UFS_MEM_QSERDES_RX1_IA_ERROR_COUNTER_HIGH_OFFS                                                    (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x374)
#define HWIO_UFS_MEM_QSERDES_RX1_IA_ERROR_COUNTER_HIGH_RMSK                                                          0xff
#define HWIO_UFS_MEM_QSERDES_RX1_IA_ERROR_COUNTER_HIGH_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_IA_ERROR_COUNTER_HIGH_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_IA_ERROR_COUNTER_HIGH_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_IA_ERROR_COUNTER_HIGH_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_IA_ERROR_COUNTER_HIGH_IACOMPARE_COUNT_HIGH_BMSK                                     0xff
#define HWIO_UFS_MEM_QSERDES_RX1_IA_ERROR_COUNTER_HIGH_IACOMPARE_COUNT_HIGH_SHFT                                        0

#define HWIO_UFS_MEM_QSERDES_RX1_VGA_READ_CODE_ADDR                                                            (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x378)
#define HWIO_UFS_MEM_QSERDES_RX1_VGA_READ_CODE_OFFS                                                            (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x378)
#define HWIO_UFS_MEM_QSERDES_RX1_VGA_READ_CODE_RMSK                                                                   0xf
#define HWIO_UFS_MEM_QSERDES_RX1_VGA_READ_CODE_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_VGA_READ_CODE_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_VGA_READ_CODE_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_VGA_READ_CODE_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_VGA_READ_CODE_READ_VGACODE_BMSK                                                      0xf
#define HWIO_UFS_MEM_QSERDES_RX1_VGA_READ_CODE_READ_VGACODE_SHFT                                                        0

#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_READ_CODE_ADDR                                                        (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x37c)
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_READ_CODE_OFFS                                                        (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x37c)
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_READ_CODE_RMSK                                                              0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_READ_CODE_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_READ_CODE_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_READ_CODE_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_READ_CODE_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_READ_CODE_READ_VTHCODE_BMSK                                                 0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_VTHRESH_READ_CODE_READ_VTHCODE_SHFT                                                    0

#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_I0_ADDR                                                           (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x380)
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_I0_OFFS                                                           (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x380)
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_I0_RMSK                                                                 0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_I0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_I0_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_I0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_I0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_I0_IDAC_I0_STATUS_BMSK                                                  0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_I0_IDAC_I0_STATUS_SHFT                                                     0

#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_I0BAR_ADDR                                                        (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x384)
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_I0BAR_OFFS                                                        (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x384)
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_I0BAR_RMSK                                                              0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_I0BAR_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_I0BAR_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_I0BAR_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_I0BAR_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_I0BAR_IDAC_I0B_STATUS_BMSK                                              0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_I0BAR_IDAC_I0B_STATUS_SHFT                                                 0

#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_Q_ADDR                                                            (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x388)
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_Q_OFFS                                                            (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x388)
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_Q_RMSK                                                                  0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_Q_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_Q_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_Q_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_Q_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_Q_IDAC_Q_STATUS_BMSK                                                    0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_Q_IDAC_Q_STATUS_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_QBAR_ADDR                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x38c)
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_QBAR_OFFS                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x38c)
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_QBAR_RMSK                                                               0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_QBAR_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_QBAR_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_QBAR_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_QBAR_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_QBAR_IDAC_QB_STATUS_BMSK                                                0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_QBAR_IDAC_QB_STATUS_SHFT                                                   0

#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_A_ADDR                                                            (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x390)
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_A_OFFS                                                            (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x390)
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_A_RMSK                                                                  0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_A_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_A_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_A_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_A_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_A_IDAC_A_STATUS_BMSK                                                    0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_A_IDAC_A_STATUS_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_ABAR_ADDR                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x394)
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_ABAR_OFFS                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x394)
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_ABAR_RMSK                                                               0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_ABAR_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_ABAR_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_ABAR_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_ABAR_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_ABAR_IDAC_AB_STATUS_BMSK                                                0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_ABAR_IDAC_AB_STATUS_SHFT                                                   0

#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_SM_ON_ADDR                                                        (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x398)
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_SM_ON_OFFS                                                        (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x398)
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_SM_ON_RMSK                                                              0x3f
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_SM_ON_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_SM_ON_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_SM_ON_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_SM_ON_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_SM_ON_UFS_DATA_SLICER_CAL_DONE_BMSK                                     0x20
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_SM_ON_UFS_DATA_SLICER_CAL_DONE_SHFT                                        5
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_SM_ON_IDAC_CAL_DONE_STATUS_BMSK                                         0x10
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_SM_ON_IDAC_CAL_DONE_STATUS_SHFT                                            4
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_SM_ON_IDAC_CAL_ON_STATUS_BMSK                                            0x8
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_SM_ON_IDAC_CAL_ON_STATUS_SHFT                                              3
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_SM_ON_IDAC_SM_STATUS_BMSK                                                0x7
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_SM_ON_IDAC_SM_STATUS_SHFT                                                  0

#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_SIGNERROR_ADDR                                                    (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x39c)
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_SIGNERROR_OFFS                                                    (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x39c)
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_SIGNERROR_RMSK                                                          0x3f
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_SIGNERROR_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_SIGNERROR_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_SIGNERROR_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_SIGNERROR_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_AB_BMSK                                      0x20
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_AB_SHFT                                         5
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_A_BMSK                                       0x10
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_A_SHFT                                          4
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_QB_BMSK                                       0x8
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_QB_SHFT                                         3
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_Q_BMSK                                        0x4
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_Q_SHFT                                          2
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_IB_BMSK                                       0x2
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_IB_SHFT                                         1
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_I_BMSK                                        0x1
#define HWIO_UFS_MEM_QSERDES_RX1_IDAC_STATUS_SIGNERROR_SIGNERROR_STATUS_I_SHFT                                          0

#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CAL_STATUS_ADDR                                                           (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x3a0)
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CAL_STATUS_OFFS                                                           (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x3a0)
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CAL_STATUS_RMSK                                                                 0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CAL_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_DCC_CAL_STATUS_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CAL_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_DCC_CAL_STATUS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CAL_STATUS_DCC_SIGNERR_CMUX_STATUS_BMSK                                         0x40
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CAL_STATUS_DCC_SIGNERR_CMUX_STATUS_SHFT                                            6
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CAL_STATUS_DCC_CMUX_CAL_DONE_STATUS_BMSK                                        0x20
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CAL_STATUS_DCC_CMUX_CAL_DONE_STATUS_SHFT                                           5
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CAL_STATUS_DCC_SIGNERR_PI_STATUS_BMSK                                           0x10
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CAL_STATUS_DCC_SIGNERR_PI_STATUS_SHFT                                              4
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CAL_STATUS_DCC_CAL_DONE_STATUS_BMSK                                              0x8
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CAL_STATUS_DCC_CAL_DONE_STATUS_SHFT                                                3
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CAL_STATUS_DCC_CAL_STATE_STATUS_BMSK                                             0x7
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_CAL_STATUS_DCC_CAL_STATE_STATUS_SHFT                                               0

#define HWIO_UFS_MEM_QSERDES_RX1_DCC_READ_CODE_STATUS_ADDR                                                     (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x3a4)
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_READ_CODE_STATUS_OFFS                                                     (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x3a4)
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_READ_CODE_STATUS_RMSK                                                           0xff
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_READ_CODE_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_DCC_READ_CODE_STATUS_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_READ_CODE_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_DCC_READ_CODE_STATUS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_READ_CODE_STATUS_DCC_SIGN_CMUX_STATUS_BMSK                                      0x80
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_READ_CODE_STATUS_DCC_SIGN_CMUX_STATUS_SHFT                                         7
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_READ_CODE_STATUS_DCC_VAL_CMUX_STATUS_BMSK                                       0x70
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_READ_CODE_STATUS_DCC_VAL_CMUX_STATUS_SHFT                                          4
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_READ_CODE_STATUS_DCC_SIGN_PI_STATUS_BMSK                                         0x8
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_READ_CODE_STATUS_DCC_SIGN_PI_STATUS_SHFT                                           3
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_READ_CODE_STATUS_DCC_VAL_PI_STATUS_BMSK                                          0x7
#define HWIO_UFS_MEM_QSERDES_RX1_DCC_READ_CODE_STATUS_DCC_VAL_PI_STATUS_SHFT                                            0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_READ_CODE_STATUS_ADDR                                                 (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x3a8)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_READ_CODE_STATUS_OFFS                                                 (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x3a8)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_READ_CODE_STATUS_RMSK                                                       0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_READ_CODE_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_READ_CODE_STATUS_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_READ_CODE_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_READ_CODE_STATUS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_READ_CODE_STATUS_EOM_ERR_CLEAR_DONE_BMSK                                    0x40
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_READ_CODE_STATUS_EOM_ERR_CLEAR_DONE_SHFT                                       6
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_READ_CODE_STATUS_PCS_EOM_STATUS_READ_READY_BMSK                             0x20
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_READ_CODE_STATUS_PCS_EOM_STATUS_READ_READY_SHFT                                5
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_READ_CODE_STATUS_CORE_Q_PI_OFFSET_CODE_OUT_BMSK                             0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_RX_MARG_READ_CODE_STATUS_CORE_Q_PI_OFFSET_CODE_OUT_SHFT                                0

#define HWIO_UFS_MEM_QSERDES_RX1_EOM_ADATA_STATUS_ADDR                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x3ac)
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_ADATA_STATUS_OFFS                                                         (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x3ac)
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_ADATA_STATUS_RMSK                                                                0x7
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_ADATA_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_EOM_ADATA_STATUS_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_ADATA_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_EOM_ADATA_STATUS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_ADATA_STATUS_EOM_MAX_ERR_REACHED_BMSK                                            0x4
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_ADATA_STATUS_EOM_MAX_ERR_REACHED_SHFT                                              2
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_ADATA_STATUS_EOM_ADATA_ALL_ONE_BMSK                                              0x2
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_ADATA_STATUS_EOM_ADATA_ALL_ONE_SHFT                                                1
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_ADATA_STATUS_EOM_ADATA_ALL_ZERO_BMSK                                             0x1
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_ADATA_STATUS_EOM_ADATA_ALL_ZERO_SHFT                                               0

#define HWIO_UFS_MEM_QSERDES_RX1_EOM_ERR_CNT_LSB_STATUS_ADDR                                                   (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x3b0)
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_ERR_CNT_LSB_STATUS_OFFS                                                   (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x3b0)
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_ERR_CNT_LSB_STATUS_RMSK                                                         0xff
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_ERR_CNT_LSB_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_EOM_ERR_CNT_LSB_STATUS_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_ERR_CNT_LSB_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_EOM_ERR_CNT_LSB_STATUS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_ERR_CNT_LSB_STATUS_EOM_ERR_CNT_STATUS_7_0_BMSK                                  0xff
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_ERR_CNT_LSB_STATUS_EOM_ERR_CNT_STATUS_7_0_SHFT                                     0

#define HWIO_UFS_MEM_QSERDES_RX1_EOM_ERR_CNT_MSB_STATUS_ADDR                                                   (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x3b4)
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_ERR_CNT_MSB_STATUS_OFFS                                                   (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x3b4)
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_ERR_CNT_MSB_STATUS_RMSK                                                         0xff
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_ERR_CNT_MSB_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_EOM_ERR_CNT_MSB_STATUS_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_ERR_CNT_MSB_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_EOM_ERR_CNT_MSB_STATUS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_ERR_CNT_MSB_STATUS_EOM_ERR_CNT_STATUS_15_8_BMSK                                 0xff
#define HWIO_UFS_MEM_QSERDES_RX1_EOM_ERR_CNT_MSB_STATUS_EOM_ERR_CNT_STATUS_15_8_SHFT                                    0

#define HWIO_UFS_MEM_QSERDES_RX1_CDR_FALSE_LOCK_STATUS_ADDR                                                    (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x3b8)
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_FALSE_LOCK_STATUS_OFFS                                                    (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x3b8)
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_FALSE_LOCK_STATUS_RMSK                                                           0x7
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_FALSE_LOCK_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_CDR_FALSE_LOCK_STATUS_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_FALSE_LOCK_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_CDR_FALSE_LOCK_STATUS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_FALSE_LOCK_STATUS_LOCK_CORRECTION_ACTIVE_BMSK                                    0x4
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_FALSE_LOCK_STATUS_LOCK_CORRECTION_ACTIVE_SHFT                                      2
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_FALSE_LOCK_STATUS_LOCK_CORRECTION_DONE_BMSK                                      0x2
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_FALSE_LOCK_STATUS_LOCK_CORRECTION_DONE_SHFT                                        1
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_FALSE_LOCK_STATUS_CDR_FALSE_LOCK_BMSK                                            0x1
#define HWIO_UFS_MEM_QSERDES_RX1_CDR_FALSE_LOCK_STATUS_CDR_FALSE_LOCK_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CAL_CTUNE_STATUS_ADDR                                                     (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x3bc)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CAL_CTUNE_STATUS_OFFS                                                     (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x3bc)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CAL_CTUNE_STATUS_RMSK                                                           0x7f
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CAL_CTUNE_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_DLL_CAL_CTUNE_STATUS_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CAL_CTUNE_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_DLL_CAL_CTUNE_STATUS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CAL_CTUNE_STATUS_DLL_SIGNERROR0_BMSK                                            0x40
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CAL_CTUNE_STATUS_DLL_SIGNERROR0_SHFT                                               6
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CAL_CTUNE_STATUS_DLL_CTUNE_CAL_DONE_BMSK                                        0x20
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CAL_CTUNE_STATUS_DLL_CTUNE_CAL_DONE_SHFT                                           5
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CAL_CTUNE_STATUS_DLL_CTUNE_CODE_BMSK                                            0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_CAL_CTUNE_STATUS_DLL_CTUNE_CODE_SHFT                                               0

#define HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_CODE_STATUS_ADDR                                                   (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x3c0)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_CODE_STATUS_OFFS                                                   (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x3c0)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_CODE_STATUS_RMSK                                                         0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_CODE_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_CODE_STATUS_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_CODE_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_CODE_STATUS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_CODE_STATUS_DLL_FTUNE1_CODE_BMSK                                         0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_DLL0_FTUNE_CODE_STATUS_DLL_FTUNE1_CODE_SHFT                                            0

#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CODE_STATUS_ADDR                                                   (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x3c4)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CODE_STATUS_OFFS                                                   (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x3c4)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CODE_STATUS_RMSK                                                         0x1f
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CODE_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CODE_STATUS_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CODE_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CODE_STATUS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CODE_STATUS_DLL_DCC_COMP_OUT_BMSK                                        0x10
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CODE_STATUS_DLL_DCC_COMP_OUT_SHFT                                           4
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CODE_STATUS_DLL_FR_DCC_BIN_BMSK                                           0xf
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_FR_DCC_CODE_STATUS_DLL_FR_DCC_BIN_SHFT                                             0

#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_CODE_STATUS_ADDR                                                   (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x3c8)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_CODE_STATUS_OFFS                                                   (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x3c8)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_CODE_STATUS_RMSK                                                         0xff
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_CODE_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_CODE_STATUS_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_CODE_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_CODE_STATUS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_CODE_STATUS_DLL_HR_DCCQ_BIN_BMSK                                         0xf0
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_CODE_STATUS_DLL_HR_DCCQ_BIN_SHFT                                            4
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_CODE_STATUS_DLL_HR_DCCI_BIN_BMSK                                          0xf
#define HWIO_UFS_MEM_QSERDES_RX1_DLL_HR_DCC_CODE_STATUS_DLL_HR_DCCI_BIN_SHFT                                            0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_READ_BUS1_STATUS_ADDR                                                 (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x3cc)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_READ_BUS1_STATUS_OFFS                                                 (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x3cc)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_READ_BUS1_STATUS_RMSK                                                       0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_READ_BUS1_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_READ_BUS1_STATUS_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_READ_BUS1_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_READ_BUS1_STATUS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_READ_BUS1_STATUS_RX_BKUP_READ_BUS1_BMSK                                     0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_READ_BUS1_STATUS_RX_BKUP_READ_BUS1_SHFT                                        0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_READ_BUS2_STATUS_ADDR                                                 (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x3d0)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_READ_BUS2_STATUS_OFFS                                                 (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x3d0)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_READ_BUS2_STATUS_RMSK                                                       0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_READ_BUS2_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_READ_BUS2_STATUS_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_READ_BUS2_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_READ_BUS2_STATUS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_READ_BUS2_STATUS_RX_BKUP_READ_BUS2_BMSK                                     0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_READ_BUS2_STATUS_RX_BKUP_READ_BUS2_SHFT                                        0

#define HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_READ_BUS3_STATUS_ADDR                                                 (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE      + 0x3d4)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_READ_BUS3_STATUS_OFFS                                                 (UFS_MEM_QSERDES_RX1_QSERDES_RX1_UFS_QMP_RX_REG_BASE_OFFS + 0x3d4)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_READ_BUS3_STATUS_RMSK                                                       0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_READ_BUS3_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_READ_BUS3_STATUS_ADDR)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_READ_BUS3_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_READ_BUS3_STATUS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_READ_BUS3_STATUS_RX_BKUP_READ_BUS3_BMSK                                     0xff
#define HWIO_UFS_MEM_QSERDES_RX1_RX_BKUP_READ_BUS3_STATUS_RX_BKUP_READ_BUS3_SHFT                                        0

/*----------------------------------------------------------------------------
 * MODULE: UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX
 *--------------------------------------------------------------------------*/

#define UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE                                                   (UFS_MEM_UFS_2LANE_G5_REGS_BASE      + 0x00001000)
#define UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_SIZE                                              0x134
#define UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_USED                                              0x130
#define UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS                                              0x00001000

#define HWIO_UFS_MEM_QSERDES_TX0_BIST_MODE_LANENO_ADDR                                                        (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x0)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_MODE_LANENO_OFFS                                                        (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x0)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_MODE_LANENO_RMSK                                                              0xff
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_MODE_LANENO_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_BIST_MODE_LANENO_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_MODE_LANENO_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_BIST_MODE_LANENO_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_MODE_LANENO_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_BIST_MODE_LANENO_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_MODE_LANENO_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_BIST_MODE_LANENO_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_BIST_MODE_LANENO_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_MODE_LANENO_BIST_ERROR_INJECT_BMSK                                            0x80
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_MODE_LANENO_BIST_ERROR_INJECT_SHFT                                               7
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_MODE_LANENO_BIST_LANE_NUMBER_BMSK                                             0x60
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_MODE_LANENO_BIST_LANE_NUMBER_SHFT                                                5
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_MODE_LANENO_BISTMODE_BMSK                                                     0x1f
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_MODE_LANENO_BISTMODE_SHFT                                                        0

#define HWIO_UFS_MEM_QSERDES_TX0_BIST_INVERT_ADDR                                                             (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x4)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_INVERT_OFFS                                                             (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x4)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_INVERT_RMSK                                                                    0x7
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_INVERT_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_BIST_INVERT_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_INVERT_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_BIST_INVERT_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_INVERT_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_BIST_INVERT_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_INVERT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_BIST_INVERT_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_BIST_INVERT_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_INVERT_BIST_FROM_PCS_BMSK                                                      0x4
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_INVERT_BIST_FROM_PCS_SHFT                                                        2
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_INVERT_BIST_INVERT_RX_BMSK                                                     0x2
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_INVERT_BIST_INVERT_RX_SHFT                                                       1
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_INVERT_BIST_INVERT_TX_BMSK                                                     0x1
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_INVERT_BIST_INVERT_TX_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_TX0_CLKBUF_ENABLE_ADDR                                                           (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x8)
#define HWIO_UFS_MEM_QSERDES_TX0_CLKBUF_ENABLE_OFFS                                                           (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x8)
#define HWIO_UFS_MEM_QSERDES_TX0_CLKBUF_ENABLE_RMSK                                                                 0x1f
#define HWIO_UFS_MEM_QSERDES_TX0_CLKBUF_ENABLE_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_CLKBUF_ENABLE_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_CLKBUF_ENABLE_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_CLKBUF_ENABLE_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_CLKBUF_ENABLE_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_CLKBUF_ENABLE_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_CLKBUF_ENABLE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_CLKBUF_ENABLE_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_CLKBUF_ENABLE_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_CLKBUF_ENABLE_DISABLE_LPB_TX_CLKGATE_BMSK                                          0x10
#define HWIO_UFS_MEM_QSERDES_TX0_CLKBUF_ENABLE_DISABLE_LPB_TX_CLKGATE_SHFT                                             4
#define HWIO_UFS_MEM_QSERDES_TX0_CLKBUF_ENABLE_TXONLY_CLOCK_EDGE_BMSK                                                0x8
#define HWIO_UFS_MEM_QSERDES_TX0_CLKBUF_ENABLE_TXONLY_CLOCK_EDGE_SHFT                                                  3
#define HWIO_UFS_MEM_QSERDES_TX0_CLKBUF_ENABLE_GATED_CLK_EN_BMSK                                                     0x4
#define HWIO_UFS_MEM_QSERDES_TX0_CLKBUF_ENABLE_GATED_CLK_EN_SHFT                                                       2
#define HWIO_UFS_MEM_QSERDES_TX0_CLKBUF_ENABLE_CLKBUF_EN_LANE0_MUX_BMSK                                              0x2
#define HWIO_UFS_MEM_QSERDES_TX0_CLKBUF_ENABLE_CLKBUF_EN_LANE0_MUX_SHFT                                                1
#define HWIO_UFS_MEM_QSERDES_TX0_CLKBUF_ENABLE_CLKBUF_EN_LANE0_BMSK                                                  0x1
#define HWIO_UFS_MEM_QSERDES_TX0_CLKBUF_ENABLE_CLKBUF_EN_LANE0_SHFT                                                    0

#define HWIO_UFS_MEM_QSERDES_TX0_TX_EMP_POST1_LVL_ADDR                                                        (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0xc)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_EMP_POST1_LVL_OFFS                                                        (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0xc)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_EMP_POST1_LVL_RMSK                                                              0x3f
#define HWIO_UFS_MEM_QSERDES_TX0_TX_EMP_POST1_LVL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_TX_EMP_POST1_LVL_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_EMP_POST1_LVL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_TX_EMP_POST1_LVL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_EMP_POST1_LVL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_TX_EMP_POST1_LVL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_EMP_POST1_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_TX_EMP_POST1_LVL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_TX_EMP_POST1_LVL_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_MUX_BMSK                                         0x20
#define HWIO_UFS_MEM_QSERDES_TX0_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_MUX_SHFT                                            5
#define HWIO_UFS_MEM_QSERDES_TX0_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_BMSK                                             0x1f
#define HWIO_UFS_MEM_QSERDES_TX0_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_SHFT                                                0

#define HWIO_UFS_MEM_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_ADDR                                                   (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x10)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_OFFS                                                   (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x10)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_RMSK                                                          0x7
#define HWIO_UFS_MEM_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_MUX_BMSK                                          0x4
#define HWIO_UFS_MEM_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_MUX_SHFT                                            2
#define HWIO_UFS_MEM_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_BMSK                                              0x3
#define HWIO_UFS_MEM_QSERDES_TX0_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_SHFT                                                0

#define HWIO_UFS_MEM_QSERDES_TX0_TX_DRV_LVL_ADDR                                                              (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x14)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_DRV_LVL_OFFS                                                              (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x14)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_DRV_LVL_RMSK                                                                    0x3f
#define HWIO_UFS_MEM_QSERDES_TX0_TX_DRV_LVL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_TX_DRV_LVL_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_DRV_LVL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_TX_DRV_LVL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_DRV_LVL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_TX_DRV_LVL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_DRV_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_TX_DRV_LVL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_TX_DRV_LVL_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_DRV_LVL_TX_DRV_LVL_MUX_BMSK                                                     0x20
#define HWIO_UFS_MEM_QSERDES_TX0_TX_DRV_LVL_TX_DRV_LVL_MUX_SHFT                                                        5
#define HWIO_UFS_MEM_QSERDES_TX0_TX_DRV_LVL_TX_DRV_LVL_BMSK                                                         0x1f
#define HWIO_UFS_MEM_QSERDES_TX0_TX_DRV_LVL_TX_DRV_LVL_SHFT                                                            0

#define HWIO_UFS_MEM_QSERDES_TX0_TX_DRV_LVL_OFFSET_ADDR                                                       (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x18)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_DRV_LVL_OFFSET_OFFS                                                       (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x18)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_DRV_LVL_OFFSET_RMSK                                                              0xf
#define HWIO_UFS_MEM_QSERDES_TX0_TX_DRV_LVL_OFFSET_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_TX_DRV_LVL_OFFSET_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_DRV_LVL_OFFSET_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_TX_DRV_LVL_OFFSET_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_DRV_LVL_OFFSET_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_TX_DRV_LVL_OFFSET_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_DRV_LVL_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_TX_DRV_LVL_OFFSET_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_TX_DRV_LVL_OFFSET_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_DRV_LVL_OFFSET_TX_DRV_LVL_OFFSET_BMSK                                            0xf
#define HWIO_UFS_MEM_QSERDES_TX0_TX_DRV_LVL_OFFSET_TX_DRV_LVL_OFFSET_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_TX0_RESET_TSYNC_EN_ADDR                                                          (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x1c)
#define HWIO_UFS_MEM_QSERDES_TX0_RESET_TSYNC_EN_OFFS                                                          (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x1c)
#define HWIO_UFS_MEM_QSERDES_TX0_RESET_TSYNC_EN_RMSK                                                                 0x3
#define HWIO_UFS_MEM_QSERDES_TX0_RESET_TSYNC_EN_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_RESET_TSYNC_EN_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_RESET_TSYNC_EN_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_RESET_TSYNC_EN_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_RESET_TSYNC_EN_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_RESET_TSYNC_EN_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_RESET_TSYNC_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_RESET_TSYNC_EN_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_RESET_TSYNC_EN_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_RESET_TSYNC_EN_RESET_TSYNC_EN_MUX_BMSK                                              0x2
#define HWIO_UFS_MEM_QSERDES_TX0_RESET_TSYNC_EN_RESET_TSYNC_EN_MUX_SHFT                                                1
#define HWIO_UFS_MEM_QSERDES_TX0_RESET_TSYNC_EN_RESET_TSYNC_EN_BMSK                                                  0x1
#define HWIO_UFS_MEM_QSERDES_TX0_RESET_TSYNC_EN_RESET_TSYNC_EN_SHFT                                                    0

#define HWIO_UFS_MEM_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_ADDR                                                  (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x20)
#define HWIO_UFS_MEM_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_OFFS                                                  (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x20)
#define HWIO_UFS_MEM_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_RMSK                                                        0x3f
#define HWIO_UFS_MEM_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_EN_VREG_MUX_BMSK                                            0x20
#define HWIO_UFS_MEM_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_EN_VREG_MUX_SHFT                                               5
#define HWIO_UFS_MEM_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_EN_VREG_BMSK                                                0x10
#define HWIO_UFS_MEM_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_EN_VREG_SHFT                                                   4
#define HWIO_UFS_MEM_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_STALL_EN_MUX_BMSK                                            0x8
#define HWIO_UFS_MEM_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_STALL_EN_MUX_SHFT                                              3
#define HWIO_UFS_MEM_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_STALL_EN_BMSK                                                0x4
#define HWIO_UFS_MEM_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_STALL_EN_SHFT                                                  2
#define HWIO_UFS_MEM_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_PRE_EN_MUX_BMSK                                              0x2
#define HWIO_UFS_MEM_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_PRE_EN_MUX_SHFT                                                1
#define HWIO_UFS_MEM_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_PRE_EN_BMSK                                                  0x1
#define HWIO_UFS_MEM_QSERDES_TX0_PRE_STALL_LDO_BOOST_EN_PRE_EN_SHFT                                                    0

#define HWIO_UFS_MEM_QSERDES_TX0_LPB_EN_ADDR                                                                  (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x24)
#define HWIO_UFS_MEM_QSERDES_TX0_LPB_EN_OFFS                                                                  (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x24)
#define HWIO_UFS_MEM_QSERDES_TX0_LPB_EN_RMSK                                                                        0xff
#define HWIO_UFS_MEM_QSERDES_TX0_LPB_EN_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_LPB_EN_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_LPB_EN_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_LPB_EN_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_LPB_EN_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_LPB_EN_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_LPB_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_LPB_EN_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_LPB_EN_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_LPB_EN_PLACEHOLDER_CHAIN_INPUT_BMSK                                                0x80
#define HWIO_UFS_MEM_QSERDES_TX0_LPB_EN_PLACEHOLDER_CHAIN_INPUT_SHFT                                                   7
#define HWIO_UFS_MEM_QSERDES_TX0_LPB_EN_LINE_LPB_EN_MUX_BMSK                                                        0x40
#define HWIO_UFS_MEM_QSERDES_TX0_LPB_EN_LINE_LPB_EN_MUX_SHFT                                                           6
#define HWIO_UFS_MEM_QSERDES_TX0_LPB_EN_LINE_LPB_EN_BMSK                                                            0x20
#define HWIO_UFS_MEM_QSERDES_TX0_LPB_EN_LINE_LPB_EN_SHFT                                                               5
#define HWIO_UFS_MEM_QSERDES_TX0_LPB_EN_TX_RCLK_LPB_EN_BMSK                                                         0x10
#define HWIO_UFS_MEM_QSERDES_TX0_LPB_EN_TX_RCLK_LPB_EN_SHFT                                                            4
#define HWIO_UFS_MEM_QSERDES_TX0_LPB_EN_SER_LPB_EN_MUX_BMSK                                                          0x8
#define HWIO_UFS_MEM_QSERDES_TX0_LPB_EN_SER_LPB_EN_MUX_SHFT                                                            3
#define HWIO_UFS_MEM_QSERDES_TX0_LPB_EN_SER_LPB_EN_BMSK                                                              0x4
#define HWIO_UFS_MEM_QSERDES_TX0_LPB_EN_SER_LPB_EN_SHFT                                                                2
#define HWIO_UFS_MEM_QSERDES_TX0_LPB_EN_PAR_LPB_EN_BMSK                                                              0x2
#define HWIO_UFS_MEM_QSERDES_TX0_LPB_EN_PAR_LPB_EN_SHFT                                                                1
#define HWIO_UFS_MEM_QSERDES_TX0_LPB_EN_RCLK_LPB_EN_BMSK                                                             0x1
#define HWIO_UFS_MEM_QSERDES_TX0_LPB_EN_RCLK_LPB_EN_SHFT                                                               0

#define HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_TX_ADDR                                                        (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x28)
#define HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_TX_OFFS                                                        (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x28)
#define HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_TX_RMSK                                                              0xff
#define HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_TX_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_TX_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_TX_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_TX_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_TX_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_TX_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_TX_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_TX_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_TX_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_TX_RES_CODE_LANE_TX_MUX_BMSK                                         0x80
#define HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_TX_RES_CODE_LANE_TX_MUX_SHFT                                            7
#define HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_TX_RES_CODE_LANE_TX_BMSK                                             0x7f
#define HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_TX_RES_CODE_LANE_TX_SHFT                                                0

#define HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_RX_ADDR                                                        (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x2c)
#define HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_RX_OFFS                                                        (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x2c)
#define HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_RX_RMSK                                                              0xff
#define HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_RX_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_RX_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_RX_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_RX_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_RX_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_RX_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_RX_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_RX_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_RX_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_RX_RES_CODE_LANE_RX_MUX_BMSK                                         0x80
#define HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_RX_RES_CODE_LANE_RX_MUX_SHFT                                            7
#define HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_RX_RES_CODE_LANE_RX_BMSK                                             0x7f
#define HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_RX_RES_CODE_LANE_RX_SHFT                                                0

#define HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_ADDR                                                 (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x30)
#define HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_OFFS                                                 (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x30)
#define HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_RMSK                                                       0x3f
#define HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_RES_CODE_LANE_OFFSET_TX_BMSK                               0x3f
#define HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_OFFSET_TX_RES_CODE_LANE_OFFSET_TX_SHFT                                  0

#define HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_ADDR                                                 (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x34)
#define HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_OFFS                                                 (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x34)
#define HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_RMSK                                                       0x3f
#define HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_RES_CODE_LANE_OFFSET_RX_BMSK                               0x3f
#define HWIO_UFS_MEM_QSERDES_TX0_RES_CODE_LANE_OFFSET_RX_RES_CODE_LANE_OFFSET_RX_SHFT                                  0

#define HWIO_UFS_MEM_QSERDES_TX0_PERL_LENGTH1_ADDR                                                            (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x38)
#define HWIO_UFS_MEM_QSERDES_TX0_PERL_LENGTH1_OFFS                                                            (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x38)
#define HWIO_UFS_MEM_QSERDES_TX0_PERL_LENGTH1_RMSK                                                                  0xff
#define HWIO_UFS_MEM_QSERDES_TX0_PERL_LENGTH1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_PERL_LENGTH1_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_PERL_LENGTH1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_PERL_LENGTH1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_PERL_LENGTH1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_PERL_LENGTH1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_PERL_LENGTH1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_PERL_LENGTH1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_PERL_LENGTH1_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_PERL_LENGTH1_PERL_LENGTH1_BMSK                                                     0xff
#define HWIO_UFS_MEM_QSERDES_TX0_PERL_LENGTH1_PERL_LENGTH1_SHFT                                                        0

#define HWIO_UFS_MEM_QSERDES_TX0_PERL_LENGTH2_ADDR                                                            (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x3c)
#define HWIO_UFS_MEM_QSERDES_TX0_PERL_LENGTH2_OFFS                                                            (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x3c)
#define HWIO_UFS_MEM_QSERDES_TX0_PERL_LENGTH2_RMSK                                                                  0xff
#define HWIO_UFS_MEM_QSERDES_TX0_PERL_LENGTH2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_PERL_LENGTH2_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_PERL_LENGTH2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_PERL_LENGTH2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_PERL_LENGTH2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_PERL_LENGTH2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_PERL_LENGTH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_PERL_LENGTH2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_PERL_LENGTH2_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_PERL_LENGTH2_PERL_LENGTH2_BMSK                                                     0xff
#define HWIO_UFS_MEM_QSERDES_TX0_PERL_LENGTH2_PERL_LENGTH2_SHFT                                                        0

#define HWIO_UFS_MEM_QSERDES_TX0_SERDES_BYP_EN_OUT_ADDR                                                       (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x40)
#define HWIO_UFS_MEM_QSERDES_TX0_SERDES_BYP_EN_OUT_OFFS                                                       (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x40)
#define HWIO_UFS_MEM_QSERDES_TX0_SERDES_BYP_EN_OUT_RMSK                                                             0x3f
#define HWIO_UFS_MEM_QSERDES_TX0_SERDES_BYP_EN_OUT_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_SERDES_BYP_EN_OUT_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_SERDES_BYP_EN_OUT_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_SERDES_BYP_EN_OUT_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_SERDES_BYP_EN_OUT_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_SERDES_BYP_EN_OUT_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_SERDES_BYP_EN_OUT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_SERDES_BYP_EN_OUT_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_SERDES_BYP_EN_OUT_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_MUX_BMSK                                          0x20
#define HWIO_UFS_MEM_QSERDES_TX0_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_MUX_SHFT                                             5
#define HWIO_UFS_MEM_QSERDES_TX0_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_BMSK                                              0x10
#define HWIO_UFS_MEM_QSERDES_TX0_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_SHFT                                                 4
#define HWIO_UFS_MEM_QSERDES_TX0_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_MUX_BMSK                                        0x8
#define HWIO_UFS_MEM_QSERDES_TX0_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_MUX_SHFT                                          3
#define HWIO_UFS_MEM_QSERDES_TX0_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_BMSK                                            0x4
#define HWIO_UFS_MEM_QSERDES_TX0_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_SHFT                                              2
#define HWIO_UFS_MEM_QSERDES_TX0_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_MUX_BMSK                                         0x2
#define HWIO_UFS_MEM_QSERDES_TX0_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_MUX_SHFT                                           1
#define HWIO_UFS_MEM_QSERDES_TX0_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_BMSK                                             0x1
#define HWIO_UFS_MEM_QSERDES_TX0_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_SHFT                                               0

#define HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS_SEL_ADDR                                                           (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x44)
#define HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS_SEL_OFFS                                                           (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x44)
#define HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS_SEL_RMSK                                                                 0x1f
#define HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS_SEL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS_SEL_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS_SEL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS_SEL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS_SEL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS_SEL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS_SEL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS_SEL_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS_SEL_CLK_DEBUG_SEL_BMSK                                                   0x10
#define HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS_SEL_CLK_DEBUG_SEL_SHFT                                                      4
#define HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS_SEL_RSVD_BMSK                                                             0x8
#define HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS_SEL_RSVD_SHFT                                                               3
#define HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS_SEL_DEBUGBUS_SEL_BMSK                                                     0x7
#define HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS_SEL_DEBUGBUS_SEL_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_TX0_TRANSCEIVER_BIAS_EN_ADDR                                                     (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x48)
#define HWIO_UFS_MEM_QSERDES_TX0_TRANSCEIVER_BIAS_EN_OFFS                                                     (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x48)
#define HWIO_UFS_MEM_QSERDES_TX0_TRANSCEIVER_BIAS_EN_RMSK                                                            0xf
#define HWIO_UFS_MEM_QSERDES_TX0_TRANSCEIVER_BIAS_EN_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_TRANSCEIVER_BIAS_EN_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_TRANSCEIVER_BIAS_EN_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_TRANSCEIVER_BIAS_EN_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_TRANSCEIVER_BIAS_EN_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_TRANSCEIVER_BIAS_EN_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_TRANSCEIVER_BIAS_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_TRANSCEIVER_BIAS_EN_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_TRANSCEIVER_BIAS_EN_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_MUX_BMSK                                    0x8
#define HWIO_UFS_MEM_QSERDES_TX0_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_MUX_SHFT                                      3
#define HWIO_UFS_MEM_QSERDES_TX0_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_BMSK                                        0x4
#define HWIO_UFS_MEM_QSERDES_TX0_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_SHFT                                          2
#define HWIO_UFS_MEM_QSERDES_TX0_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_MUX_BMSK                                            0x2
#define HWIO_UFS_MEM_QSERDES_TX0_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_MUX_SHFT                                              1
#define HWIO_UFS_MEM_QSERDES_TX0_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_BMSK                                                0x1
#define HWIO_UFS_MEM_QSERDES_TX0_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_SHFT                                                  0

#define HWIO_UFS_MEM_QSERDES_TX0_TX_POL_DRVR_CTRL_ADDR                                                        (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x4c)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_POL_DRVR_CTRL_OFFS                                                        (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x4c)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_POL_DRVR_CTRL_RMSK                                                              0x1f
#define HWIO_UFS_MEM_QSERDES_TX0_TX_POL_DRVR_CTRL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_TX_POL_DRVR_CTRL_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_POL_DRVR_CTRL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_TX_POL_DRVR_CTRL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_POL_DRVR_CTRL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_TX_POL_DRVR_CTRL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_POL_DRVR_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_TX_POL_DRVR_CTRL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_TX_POL_DRVR_CTRL_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_POL_DRVR_CTRL_DRVR_EN_BMSK                                                      0x10
#define HWIO_UFS_MEM_QSERDES_TX0_TX_POL_DRVR_CTRL_DRVR_EN_SHFT                                                         4
#define HWIO_UFS_MEM_QSERDES_TX0_TX_POL_DRVR_CTRL_TX_POL_INV_LANE0_MUX_BMSK                                          0x8
#define HWIO_UFS_MEM_QSERDES_TX0_TX_POL_DRVR_CTRL_TX_POL_INV_LANE0_MUX_SHFT                                            3
#define HWIO_UFS_MEM_QSERDES_TX0_TX_POL_DRVR_CTRL_TX_POL_INV_LANE0_BMSK                                              0x4
#define HWIO_UFS_MEM_QSERDES_TX0_TX_POL_DRVR_CTRL_TX_POL_INV_LANE0_SHFT                                                2
#define HWIO_UFS_MEM_QSERDES_TX0_TX_POL_DRVR_CTRL_TX_HIGHZ_LANE0_MUX_BMSK                                            0x2
#define HWIO_UFS_MEM_QSERDES_TX0_TX_POL_DRVR_CTRL_TX_HIGHZ_LANE0_MUX_SHFT                                              1
#define HWIO_UFS_MEM_QSERDES_TX0_TX_POL_DRVR_CTRL_TX_HIGHZ_LANE0_BMSK                                                0x1
#define HWIO_UFS_MEM_QSERDES_TX0_TX_POL_DRVR_CTRL_TX_HIGHZ_LANE0_SHFT                                                  0

#define HWIO_UFS_MEM_QSERDES_TX0_TX_POL_INV_ADDR                                                              (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x50)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_POL_INV_OFFS                                                              (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x50)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_POL_INV_RMSK                                                                    0x3f
#define HWIO_UFS_MEM_QSERDES_TX0_TX_POL_INV_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_TX_POL_INV_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_POL_INV_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_TX_POL_INV_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_POL_INV_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_TX_POL_INV_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_POL_INV_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_TX_POL_INV_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_TX_POL_INV_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_POL_INV_UFS_SERIES_B_SEL_MUX_BMSK                                               0x20
#define HWIO_UFS_MEM_QSERDES_TX0_TX_POL_INV_UFS_SERIES_B_SEL_MUX_SHFT                                                  5
#define HWIO_UFS_MEM_QSERDES_TX0_TX_POL_INV_UFS_SERIES_B_SEL_BMSK                                                   0x10
#define HWIO_UFS_MEM_QSERDES_TX0_TX_POL_INV_UFS_SERIES_B_SEL_SHFT                                                      4
#define HWIO_UFS_MEM_QSERDES_TX0_TX_POL_INV_TX_LANE_RATE_MUX_BMSK                                                    0x8
#define HWIO_UFS_MEM_QSERDES_TX0_TX_POL_INV_TX_LANE_RATE_MUX_SHFT                                                      3
#define HWIO_UFS_MEM_QSERDES_TX0_TX_POL_INV_TX_LANE_RATE_BMSK                                                        0x7
#define HWIO_UFS_MEM_QSERDES_TX0_TX_POL_INV_TX_LANE_RATE_SHFT                                                          0

#define HWIO_UFS_MEM_QSERDES_TX0_TX_HR_SEL_ADDR                                                               (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x54)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_HR_SEL_OFFS                                                               (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x54)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_HR_SEL_RMSK                                                                     0x1f
#define HWIO_UFS_MEM_QSERDES_TX0_TX_HR_SEL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_TX_HR_SEL_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_HR_SEL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_TX_HR_SEL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_HR_SEL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_TX_HR_SEL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_HR_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_TX_HR_SEL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_TX_HR_SEL_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_HR_SEL_HR_SEL_RATE4_BMSK                                                        0x10
#define HWIO_UFS_MEM_QSERDES_TX0_TX_HR_SEL_HR_SEL_RATE4_SHFT                                                           4
#define HWIO_UFS_MEM_QSERDES_TX0_TX_HR_SEL_HR_SEL_RATE3_BMSK                                                         0x8
#define HWIO_UFS_MEM_QSERDES_TX0_TX_HR_SEL_HR_SEL_RATE3_SHFT                                                           3
#define HWIO_UFS_MEM_QSERDES_TX0_TX_HR_SEL_HR_SEL_RATE2_BMSK                                                         0x4
#define HWIO_UFS_MEM_QSERDES_TX0_TX_HR_SEL_HR_SEL_RATE2_SHFT                                                           2
#define HWIO_UFS_MEM_QSERDES_TX0_TX_HR_SEL_HR_SEL_RATE1_BMSK                                                         0x2
#define HWIO_UFS_MEM_QSERDES_TX0_TX_HR_SEL_HR_SEL_RATE1_SHFT                                                           1
#define HWIO_UFS_MEM_QSERDES_TX0_TX_HR_SEL_HR_SEL_RATE0_BMSK                                                         0x1
#define HWIO_UFS_MEM_QSERDES_TX0_TX_HR_SEL_HR_SEL_RATE0_SHFT                                                           0

#define HWIO_UFS_MEM_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_ADDR                                              (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x58)
#define HWIO_UFS_MEM_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_OFFS                                              (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x58)
#define HWIO_UFS_MEM_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_RMSK                                                    0x7f
#define HWIO_UFS_MEM_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_TX_PAR_RATE_MUX_BMSK                                    0x40
#define HWIO_UFS_MEM_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_TX_PAR_RATE_MUX_SHFT                                       6
#define HWIO_UFS_MEM_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_TX_PAR_RATE_BMSK                                        0x30
#define HWIO_UFS_MEM_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_TX_PAR_RATE_SHFT                                           4
#define HWIO_UFS_MEM_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_MUX_BMSK                                         0x8
#define HWIO_UFS_MEM_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_MUX_SHFT                                           3
#define HWIO_UFS_MEM_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_BMSK                                             0x4
#define HWIO_UFS_MEM_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_SHFT                                               2
#define HWIO_UFS_MEM_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_MUX_BMSK                                      0x2
#define HWIO_UFS_MEM_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_MUX_SHFT                                        1
#define HWIO_UFS_MEM_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_BMSK                                          0x1
#define HWIO_UFS_MEM_QSERDES_TX0_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_SHFT                                            0

#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN1_ADDR                                                           (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x5c)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN1_OFFS                                                           (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x5c)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN1_RMSK                                                                 0xff
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN1_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN1_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN1_BIST_PATTERN1_BMSK                                                   0xff
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN1_BIST_PATTERN1_SHFT                                                      0

#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN2_ADDR                                                           (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x60)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN2_OFFS                                                           (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x60)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN2_RMSK                                                                  0x3
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN2_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN2_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN2_BIST_PATTERN2_BMSK                                                    0x3
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN2_BIST_PATTERN2_SHFT                                                      0

#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN3_ADDR                                                           (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x64)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN3_OFFS                                                           (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x64)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN3_RMSK                                                                 0xff
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN3_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN3_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN3_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN3_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN3_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN3_BIST_PATTERN3_BMSK                                                   0xff
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN3_BIST_PATTERN3_SHFT                                                      0

#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN4_ADDR                                                           (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x68)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN4_OFFS                                                           (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x68)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN4_RMSK                                                                  0x3
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN4_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN4_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN4_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN4_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN4_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN4_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN4_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN4_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN4_BIST_PATTERN4_BMSK                                                    0x3
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN4_BIST_PATTERN4_SHFT                                                      0

#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN5_ADDR                                                           (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x6c)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN5_OFFS                                                           (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x6c)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN5_RMSK                                                                 0xff
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN5_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN5_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN5_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN5_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN5_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN5_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN5_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN5_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN5_BIST_PATTERN5_BMSK                                                   0xff
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN5_BIST_PATTERN5_SHFT                                                      0

#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN6_ADDR                                                           (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x70)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN6_OFFS                                                           (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x70)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN6_RMSK                                                                  0x3
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN6_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN6_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN6_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN6_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN6_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN6_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN6_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN6_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN6_BIST_PATTERN6_BMSK                                                    0x3
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN6_BIST_PATTERN6_SHFT                                                      0

#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN7_ADDR                                                           (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x74)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN7_OFFS                                                           (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x74)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN7_RMSK                                                                 0xff
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN7_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN7_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN7_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN7_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN7_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN7_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN7_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN7_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN7_BIST_PATTERN7_BMSK                                                   0xff
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN7_BIST_PATTERN7_SHFT                                                      0

#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN8_ADDR                                                           (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x78)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN8_OFFS                                                           (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x78)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN8_RMSK                                                                  0x3
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN8_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN8_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN8_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN8_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN8_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN8_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN8_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN8_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN8_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN8_BIST_PATTERN8_BMSK                                                    0x3
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_PATTERN8_BIST_PATTERN8_SHFT                                                      0

#define HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_1_ADDR                                                             (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x7c)
#define HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_1_OFFS                                                             (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x7c)
#define HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_1_RMSK                                                                   0xff
#define HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_1_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_1_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_1_LANE_MODE1_BMSK                                                        0xff
#define HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_1_LANE_MODE1_SHFT                                                           0

#define HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_2_ADDR                                                             (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x80)
#define HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_2_OFFS                                                             (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x80)
#define HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_2_RMSK                                                                   0xff
#define HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_2_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_2_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_2_LANE_MODE2_BMSK                                                        0xff
#define HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_2_LANE_MODE2_SHFT                                                           0

#define HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_3_ADDR                                                             (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x84)
#define HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_3_OFFS                                                             (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x84)
#define HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_3_RMSK                                                                   0xff
#define HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_3_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_3_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_3_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_3_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_3_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_3_LANE_MODE3_BMSK                                                        0xff
#define HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_3_LANE_MODE3_SHFT                                                           0

#define HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_4_ADDR                                                             (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x88)
#define HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_4_OFFS                                                             (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x88)
#define HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_4_RMSK                                                                    0x3
#define HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_4_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_4_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_4_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_4_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_4_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_4_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_4_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_4_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_4_LANE_MODE4_BMSK                                                         0x3
#define HWIO_UFS_MEM_QSERDES_TX0_LANE_MODE_4_LANE_MODE4_SHFT                                                           0

#define HWIO_UFS_MEM_QSERDES_TX0_ATB_SEL1_ADDR                                                                (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x8c)
#define HWIO_UFS_MEM_QSERDES_TX0_ATB_SEL1_OFFS                                                                (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x8c)
#define HWIO_UFS_MEM_QSERDES_TX0_ATB_SEL1_RMSK                                                                      0xff
#define HWIO_UFS_MEM_QSERDES_TX0_ATB_SEL1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_ATB_SEL1_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_ATB_SEL1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_ATB_SEL1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_ATB_SEL1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_ATB_SEL1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_ATB_SEL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_ATB_SEL1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_ATB_SEL1_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_ATB_SEL1_ATB_SEL1_BMSK                                                             0xff
#define HWIO_UFS_MEM_QSERDES_TX0_ATB_SEL1_ATB_SEL1_SHFT                                                                0

#define HWIO_UFS_MEM_QSERDES_TX0_ATB_SEL2_ADDR                                                                (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x90)
#define HWIO_UFS_MEM_QSERDES_TX0_ATB_SEL2_OFFS                                                                (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x90)
#define HWIO_UFS_MEM_QSERDES_TX0_ATB_SEL2_RMSK                                                                       0x1
#define HWIO_UFS_MEM_QSERDES_TX0_ATB_SEL2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_ATB_SEL2_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_ATB_SEL2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_ATB_SEL2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_ATB_SEL2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_ATB_SEL2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_ATB_SEL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_ATB_SEL2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_ATB_SEL2_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_ATB_SEL2_ATB_SEL2_BMSK                                                              0x1
#define HWIO_UFS_MEM_QSERDES_TX0_ATB_SEL2_ATB_SEL2_SHFT                                                                0

#define HWIO_UFS_MEM_QSERDES_TX0_RCV_DETECT_LVL_ADDR                                                          (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x94)
#define HWIO_UFS_MEM_QSERDES_TX0_RCV_DETECT_LVL_OFFS                                                          (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x94)
#define HWIO_UFS_MEM_QSERDES_TX0_RCV_DETECT_LVL_RMSK                                                                 0xf
#define HWIO_UFS_MEM_QSERDES_TX0_RCV_DETECT_LVL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_RCV_DETECT_LVL_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_RCV_DETECT_LVL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_RCV_DETECT_LVL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_RCV_DETECT_LVL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_RCV_DETECT_LVL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_RCV_DETECT_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_RCV_DETECT_LVL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_RCV_DETECT_LVL_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_RCV_DETECT_LVL_RCV_DET_LVL_MUX_BMSK                                                 0x8
#define HWIO_UFS_MEM_QSERDES_TX0_RCV_DETECT_LVL_RCV_DET_LVL_MUX_SHFT                                                   3
#define HWIO_UFS_MEM_QSERDES_TX0_RCV_DETECT_LVL_RCV_DET_LVL_BMSK                                                     0x7
#define HWIO_UFS_MEM_QSERDES_TX0_RCV_DETECT_LVL_RCV_DET_LVL_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_TX0_RCV_DETECT_LVL_2_ADDR                                                        (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x98)
#define HWIO_UFS_MEM_QSERDES_TX0_RCV_DETECT_LVL_2_OFFS                                                        (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x98)
#define HWIO_UFS_MEM_QSERDES_TX0_RCV_DETECT_LVL_2_RMSK                                                              0x3f
#define HWIO_UFS_MEM_QSERDES_TX0_RCV_DETECT_LVL_2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_RCV_DETECT_LVL_2_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_RCV_DETECT_LVL_2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_RCV_DETECT_LVL_2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_RCV_DETECT_LVL_2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_RCV_DETECT_LVL_2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_RCV_DETECT_LVL_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_RCV_DETECT_LVL_2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_RCV_DETECT_LVL_2_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_RCV_DETECT_LVL_2_RCV_DET_LVL_2_BMSK                                                0x38
#define HWIO_UFS_MEM_QSERDES_TX0_RCV_DETECT_LVL_2_RCV_DET_LVL_2_SHFT                                                   3
#define HWIO_UFS_MEM_QSERDES_TX0_RCV_DETECT_LVL_2_RCV_DET_LVL_1_BMSK                                                 0x7
#define HWIO_UFS_MEM_QSERDES_TX0_RCV_DETECT_LVL_2_RCV_DET_LVL_1_SHFT                                                   0

#define HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED1_ADDR                                                              (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x9c)
#define HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED1_OFFS                                                              (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x9c)
#define HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED1_RMSK                                                                    0xff
#define HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED1_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED1_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED1_PRBS_SEED1_BMSK                                                         0xff
#define HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED1_PRBS_SEED1_SHFT                                                            0

#define HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED2_ADDR                                                              (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0xa0)
#define HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED2_OFFS                                                              (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0xa0)
#define HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED2_RMSK                                                                    0xff
#define HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED2_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED2_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED2_PRBS_SEED2_BMSK                                                         0xff
#define HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED2_PRBS_SEED2_SHFT                                                            0

#define HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED3_ADDR                                                              (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0xa4)
#define HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED3_OFFS                                                              (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0xa4)
#define HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED3_RMSK                                                                    0xff
#define HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED3_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED3_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED3_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED3_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED3_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED3_PRBS_SEED3_BMSK                                                         0xff
#define HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED3_PRBS_SEED3_SHFT                                                            0

#define HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED4_ADDR                                                              (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0xa8)
#define HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED4_OFFS                                                              (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0xa8)
#define HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED4_RMSK                                                                    0xff
#define HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED4_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED4_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED4_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED4_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED4_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED4_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED4_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED4_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED4_PRBS_SEED4_BMSK                                                         0xff
#define HWIO_UFS_MEM_QSERDES_TX0_PRBS_SEED4_PRBS_SEED4_SHFT                                                            0

#define HWIO_UFS_MEM_QSERDES_TX0_RESET_GEN_ADDR                                                               (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0xac)
#define HWIO_UFS_MEM_QSERDES_TX0_RESET_GEN_OFFS                                                               (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0xac)
#define HWIO_UFS_MEM_QSERDES_TX0_RESET_GEN_RMSK                                                                     0x7f
#define HWIO_UFS_MEM_QSERDES_TX0_RESET_GEN_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_RESET_GEN_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_RESET_GEN_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_RESET_GEN_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_RESET_GEN_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_RESET_GEN_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_RESET_GEN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_RESET_GEN_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_RESET_GEN_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_RESET_GEN_SW_CDR_RESET_BMSK                                                        0x40
#define HWIO_UFS_MEM_QSERDES_TX0_RESET_GEN_SW_CDR_RESET_SHFT                                                           6
#define HWIO_UFS_MEM_QSERDES_TX0_RESET_GEN_JITTER_GEN_RESET_BMSK                                                    0x20
#define HWIO_UFS_MEM_QSERDES_TX0_RESET_GEN_JITTER_GEN_RESET_SHFT                                                       5
#define HWIO_UFS_MEM_QSERDES_TX0_RESET_GEN_SW_TSYNC_BMSK                                                            0x10
#define HWIO_UFS_MEM_QSERDES_TX0_RESET_GEN_SW_TSYNC_SHFT                                                               4
#define HWIO_UFS_MEM_QSERDES_TX0_RESET_GEN_SW_RSYNC_BMSK                                                             0x8
#define HWIO_UFS_MEM_QSERDES_TX0_RESET_GEN_SW_RSYNC_SHFT                                                               3
#define HWIO_UFS_MEM_QSERDES_TX0_RESET_GEN_RSVD_BMSK                                                                 0x4
#define HWIO_UFS_MEM_QSERDES_TX0_RESET_GEN_RSVD_SHFT                                                                   2
#define HWIO_UFS_MEM_QSERDES_TX0_RESET_GEN_BIST_TX_RESET_BMSK                                                        0x2
#define HWIO_UFS_MEM_QSERDES_TX0_RESET_GEN_BIST_TX_RESET_SHFT                                                          1
#define HWIO_UFS_MEM_QSERDES_TX0_RESET_GEN_BIST_RX_RESET_BMSK                                                        0x1
#define HWIO_UFS_MEM_QSERDES_TX0_RESET_GEN_BIST_RX_RESET_SHFT                                                          0

#define HWIO_UFS_MEM_QSERDES_TX0_RESET_GEN_MUXES_ADDR                                                         (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0xb0)
#define HWIO_UFS_MEM_QSERDES_TX0_RESET_GEN_MUXES_OFFS                                                         (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0xb0)
#define HWIO_UFS_MEM_QSERDES_TX0_RESET_GEN_MUXES_RMSK                                                                0x3
#define HWIO_UFS_MEM_QSERDES_TX0_RESET_GEN_MUXES_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_RESET_GEN_MUXES_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_RESET_GEN_MUXES_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_RESET_GEN_MUXES_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_RESET_GEN_MUXES_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_RESET_GEN_MUXES_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_RESET_GEN_MUXES_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_RESET_GEN_MUXES_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_RESET_GEN_MUXES_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_RESET_GEN_MUXES_TSYNC_MUX_BMSK                                                      0x2
#define HWIO_UFS_MEM_QSERDES_TX0_RESET_GEN_MUXES_TSYNC_MUX_SHFT                                                        1
#define HWIO_UFS_MEM_QSERDES_TX0_RESET_GEN_MUXES_RSYNC_MUX_BMSK                                                      0x1
#define HWIO_UFS_MEM_QSERDES_TX0_RESET_GEN_MUXES_RSYNC_MUX_SHFT                                                        0

#define HWIO_UFS_MEM_QSERDES_TX0_TRAN_DRVR_EMP_EN_ADDR                                                        (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0xb4)
#define HWIO_UFS_MEM_QSERDES_TX0_TRAN_DRVR_EMP_EN_OFFS                                                        (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0xb4)
#define HWIO_UFS_MEM_QSERDES_TX0_TRAN_DRVR_EMP_EN_RMSK                                                               0xf
#define HWIO_UFS_MEM_QSERDES_TX0_TRAN_DRVR_EMP_EN_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_TRAN_DRVR_EMP_EN_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_TRAN_DRVR_EMP_EN_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_TRAN_DRVR_EMP_EN_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_TRAN_DRVR_EMP_EN_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_TRAN_DRVR_EMP_EN_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_TRAN_DRVR_EMP_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_TRAN_DRVR_EMP_EN_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_TRAN_DRVR_EMP_EN_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_TRAN_DRVR_EMP_EN_TX_LVL_UPDATE_MUX_BMSK                                             0x8
#define HWIO_UFS_MEM_QSERDES_TX0_TRAN_DRVR_EMP_EN_TX_LVL_UPDATE_MUX_SHFT                                               3
#define HWIO_UFS_MEM_QSERDES_TX0_TRAN_DRVR_EMP_EN_TX_LVL_UPDATE_BMSK                                                 0x4
#define HWIO_UFS_MEM_QSERDES_TX0_TRAN_DRVR_EMP_EN_TX_LVL_UPDATE_SHFT                                                   2
#define HWIO_UFS_MEM_QSERDES_TX0_TRAN_DRVR_EMP_EN_EMP_EN_MUX_BMSK                                                    0x2
#define HWIO_UFS_MEM_QSERDES_TX0_TRAN_DRVR_EMP_EN_EMP_EN_MUX_SHFT                                                      1
#define HWIO_UFS_MEM_QSERDES_TX0_TRAN_DRVR_EMP_EN_EMP_EN_BMSK                                                        0x1
#define HWIO_UFS_MEM_QSERDES_TX0_TRAN_DRVR_EMP_EN_EMP_EN_SHFT                                                          0

#define HWIO_UFS_MEM_QSERDES_TX0_VMODE_CTRL1_ADDR                                                             (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0xb8)
#define HWIO_UFS_MEM_QSERDES_TX0_VMODE_CTRL1_OFFS                                                             (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0xb8)
#define HWIO_UFS_MEM_QSERDES_TX0_VMODE_CTRL1_RMSK                                                                   0xff
#define HWIO_UFS_MEM_QSERDES_TX0_VMODE_CTRL1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_VMODE_CTRL1_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_VMODE_CTRL1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_VMODE_CTRL1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_VMODE_CTRL1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_VMODE_CTRL1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_VMODE_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_VMODE_CTRL1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_VMODE_CTRL1_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_VMODE_CTRL1_VMODE_CTRL1_BMSK                                                       0xff
#define HWIO_UFS_MEM_QSERDES_TX0_VMODE_CTRL1_VMODE_CTRL1_SHFT                                                          0

#define HWIO_UFS_MEM_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_ADDR                                                    (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0xbc)
#define HWIO_UFS_MEM_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_OFFS                                                    (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0xbc)
#define HWIO_UFS_MEM_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_RMSK                                                          0xff
#define HWIO_UFS_MEM_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_BMSK                                 0xff
#define HWIO_UFS_MEM_QSERDES_TX0_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_SHFT                                    0

#define HWIO_UFS_MEM_QSERDES_TX0_BIST_STATUS_ADDR                                                             (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0xc0)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_STATUS_OFFS                                                             (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0xc0)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_STATUS_RMSK                                                                    0xf
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_BIST_STATUS_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_BIST_STATUS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_STATUS_BIST_STATUS_RO_BMSK                                                     0xf
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_STATUS_BIST_STATUS_RO_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_TX0_BIST_ERROR_COUNT1_ADDR                                                       (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0xc4)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_ERROR_COUNT1_OFFS                                                       (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0xc4)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_ERROR_COUNT1_RMSK                                                             0xff
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_ERROR_COUNT1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_BIST_ERROR_COUNT1_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_ERROR_COUNT1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_BIST_ERROR_COUNT1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_ERROR_COUNT1_BIST_ERROR_COUNT1_STATUS_BMSK                                    0xff
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_ERROR_COUNT1_BIST_ERROR_COUNT1_STATUS_SHFT                                       0

#define HWIO_UFS_MEM_QSERDES_TX0_BIST_ERROR_COUNT2_ADDR                                                       (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0xc8)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_ERROR_COUNT2_OFFS                                                       (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0xc8)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_ERROR_COUNT2_RMSK                                                             0xff
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_ERROR_COUNT2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_BIST_ERROR_COUNT2_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_ERROR_COUNT2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_BIST_ERROR_COUNT2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_ERROR_COUNT2_BIST_ERROR_COUNT2_STATUS_BMSK                                    0xff
#define HWIO_UFS_MEM_QSERDES_TX0_BIST_ERROR_COUNT2_BIST_ERROR_COUNT2_STATUS_SHFT                                       0

#define HWIO_UFS_MEM_QSERDES_TX0_ALOG_OBSV_BUS_STATUS_1_ADDR                                                  (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0xcc)
#define HWIO_UFS_MEM_QSERDES_TX0_ALOG_OBSV_BUS_STATUS_1_OFFS                                                  (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0xcc)
#define HWIO_UFS_MEM_QSERDES_TX0_ALOG_OBSV_BUS_STATUS_1_RMSK                                                        0xff
#define HWIO_UFS_MEM_QSERDES_TX0_ALOG_OBSV_BUS_STATUS_1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_ALOG_OBSV_BUS_STATUS_1_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_ALOG_OBSV_BUS_STATUS_1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_ALOG_OBSV_BUS_STATUS_1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_BMSK                                 0xff
#define HWIO_UFS_MEM_QSERDES_TX0_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_SHFT                                    0

#define HWIO_UFS_MEM_QSERDES_TX0_LANE_DIG_CONFIG_ADDR                                                         (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0xd0)
#define HWIO_UFS_MEM_QSERDES_TX0_LANE_DIG_CONFIG_OFFS                                                         (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0xd0)
#define HWIO_UFS_MEM_QSERDES_TX0_LANE_DIG_CONFIG_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_TX0_LANE_DIG_CONFIG_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_LANE_DIG_CONFIG_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_LANE_DIG_CONFIG_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_LANE_DIG_CONFIG_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_LANE_DIG_CONFIG_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_LANE_DIG_CONFIG_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_LANE_DIG_CONFIG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_LANE_DIG_CONFIG_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_LANE_DIG_CONFIG_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_LANE_DIG_CONFIG_RSVD_BMSK                                                          0xfe
#define HWIO_UFS_MEM_QSERDES_TX0_LANE_DIG_CONFIG_RSVD_SHFT                                                             1
#define HWIO_UFS_MEM_QSERDES_TX0_LANE_DIG_CONFIG_LANE_PWRDN_B_BMSK                                                   0x1
#define HWIO_UFS_MEM_QSERDES_TX0_LANE_DIG_CONFIG_LANE_PWRDN_B_SHFT                                                     0

#define HWIO_UFS_MEM_QSERDES_TX0_PI_QEC_CTRL_ADDR                                                             (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0xd4)
#define HWIO_UFS_MEM_QSERDES_TX0_PI_QEC_CTRL_OFFS                                                             (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0xd4)
#define HWIO_UFS_MEM_QSERDES_TX0_PI_QEC_CTRL_RMSK                                                                   0xff
#define HWIO_UFS_MEM_QSERDES_TX0_PI_QEC_CTRL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_PI_QEC_CTRL_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_PI_QEC_CTRL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_PI_QEC_CTRL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_PI_QEC_CTRL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_PI_QEC_CTRL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_PI_QEC_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_PI_QEC_CTRL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_PI_QEC_CTRL_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_PI_QEC_CTRL_PI_QEC_CTRL_BMSK                                                       0xff
#define HWIO_UFS_MEM_QSERDES_TX0_PI_QEC_CTRL_PI_QEC_CTRL_SHFT                                                          0

#define HWIO_UFS_MEM_QSERDES_TX0_PRE_EMPH_ADDR                                                                (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0xd8)
#define HWIO_UFS_MEM_QSERDES_TX0_PRE_EMPH_OFFS                                                                (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0xd8)
#define HWIO_UFS_MEM_QSERDES_TX0_PRE_EMPH_RMSK                                                                      0x3f
#define HWIO_UFS_MEM_QSERDES_TX0_PRE_EMPH_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_PRE_EMPH_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_PRE_EMPH_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_PRE_EMPH_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_PRE_EMPH_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_PRE_EMPH_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_PRE_EMPH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_PRE_EMPH_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_PRE_EMPH_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_PRE_EMPH_PREEMPH_VAL_MUX_BMSK                                                      0x20
#define HWIO_UFS_MEM_QSERDES_TX0_PRE_EMPH_PREEMPH_VAL_MUX_SHFT                                                         5
#define HWIO_UFS_MEM_QSERDES_TX0_PRE_EMPH_PREEMPH_BMSK                                                              0x1f
#define HWIO_UFS_MEM_QSERDES_TX0_PRE_EMPH_PREEMPH_SHFT                                                                 0

#define HWIO_UFS_MEM_QSERDES_TX0_SW_RESET_ADDR                                                                (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0xdc)
#define HWIO_UFS_MEM_QSERDES_TX0_SW_RESET_OFFS                                                                (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0xdc)
#define HWIO_UFS_MEM_QSERDES_TX0_SW_RESET_RMSK                                                                       0x1
#define HWIO_UFS_MEM_QSERDES_TX0_SW_RESET_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_SW_RESET_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_SW_RESET_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_SW_RESET_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_SW_RESET_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_SW_RESET_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_SW_RESET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_SW_RESET_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_SW_RESET_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_SW_RESET_SW_RESET_BMSK                                                              0x1
#define HWIO_UFS_MEM_QSERDES_TX0_SW_RESET_SW_RESET_SHFT                                                                0

#define HWIO_UFS_MEM_QSERDES_TX0_TX_BAND0_ADDR                                                                (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0xe0)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_BAND0_OFFS                                                                (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0xe0)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_BAND0_RMSK                                                                      0xff
#define HWIO_UFS_MEM_QSERDES_TX0_TX_BAND0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_TX_BAND0_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_BAND0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_TX_BAND0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_BAND0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_TX_BAND0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_BAND0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_TX_BAND0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_TX_BAND0_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_BAND0_TX_BAND_RATE3_BMSK                                                        0xc0
#define HWIO_UFS_MEM_QSERDES_TX0_TX_BAND0_TX_BAND_RATE3_SHFT                                                           6
#define HWIO_UFS_MEM_QSERDES_TX0_TX_BAND0_TX_BAND_RATE2_BMSK                                                        0x30
#define HWIO_UFS_MEM_QSERDES_TX0_TX_BAND0_TX_BAND_RATE2_SHFT                                                           4
#define HWIO_UFS_MEM_QSERDES_TX0_TX_BAND0_TX_BAND_RATE1_BMSK                                                         0xc
#define HWIO_UFS_MEM_QSERDES_TX0_TX_BAND0_TX_BAND_RATE1_SHFT                                                           2
#define HWIO_UFS_MEM_QSERDES_TX0_TX_BAND0_TX_BAND_RATE0_BMSK                                                         0x3
#define HWIO_UFS_MEM_QSERDES_TX0_TX_BAND0_TX_BAND_RATE0_SHFT                                                           0

#define HWIO_UFS_MEM_QSERDES_TX0_TX_BAND1_ADDR                                                                (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0xe4)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_BAND1_OFFS                                                                (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0xe4)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_BAND1_RMSK                                                                       0x3
#define HWIO_UFS_MEM_QSERDES_TX0_TX_BAND1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_TX_BAND1_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_BAND1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_TX_BAND1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_BAND1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_TX_BAND1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_BAND1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_TX_BAND1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_TX_BAND1_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_BAND1_TX_BAND_RATE4_BMSK                                                         0x3
#define HWIO_UFS_MEM_QSERDES_TX0_TX_BAND1_TX_BAND_RATE4_SHFT                                                           0

#define HWIO_UFS_MEM_QSERDES_TX0_SLEW_CNTL0_ADDR                                                              (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0xe8)
#define HWIO_UFS_MEM_QSERDES_TX0_SLEW_CNTL0_OFFS                                                              (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0xe8)
#define HWIO_UFS_MEM_QSERDES_TX0_SLEW_CNTL0_RMSK                                                                    0x3f
#define HWIO_UFS_MEM_QSERDES_TX0_SLEW_CNTL0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_SLEW_CNTL0_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_SLEW_CNTL0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_SLEW_CNTL0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_SLEW_CNTL0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_SLEW_CNTL0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_SLEW_CNTL0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_SLEW_CNTL0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_SLEW_CNTL0_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_SLEW_CNTL0_SLEW_CNTL_RATE1_BMSK                                                    0x38
#define HWIO_UFS_MEM_QSERDES_TX0_SLEW_CNTL0_SLEW_CNTL_RATE1_SHFT                                                       3
#define HWIO_UFS_MEM_QSERDES_TX0_SLEW_CNTL0_SLEW_CNTL_RATE0_BMSK                                                     0x7
#define HWIO_UFS_MEM_QSERDES_TX0_SLEW_CNTL0_SLEW_CNTL_RATE0_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_TX0_SLEW_CNTL1_ADDR                                                              (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0xec)
#define HWIO_UFS_MEM_QSERDES_TX0_SLEW_CNTL1_OFFS                                                              (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0xec)
#define HWIO_UFS_MEM_QSERDES_TX0_SLEW_CNTL1_RMSK                                                                    0x3f
#define HWIO_UFS_MEM_QSERDES_TX0_SLEW_CNTL1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_SLEW_CNTL1_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_SLEW_CNTL1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_SLEW_CNTL1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_SLEW_CNTL1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_SLEW_CNTL1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_SLEW_CNTL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_SLEW_CNTL1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_SLEW_CNTL1_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_SLEW_CNTL1_SLEW_CNTL_RATE3_BMSK                                                    0x38
#define HWIO_UFS_MEM_QSERDES_TX0_SLEW_CNTL1_SLEW_CNTL_RATE3_SHFT                                                       3
#define HWIO_UFS_MEM_QSERDES_TX0_SLEW_CNTL1_SLEW_CNTL_RATE2_BMSK                                                     0x7
#define HWIO_UFS_MEM_QSERDES_TX0_SLEW_CNTL1_SLEW_CNTL_RATE2_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_TX0_SLEW_CNTL2_ADDR                                                              (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0xf0)
#define HWIO_UFS_MEM_QSERDES_TX0_SLEW_CNTL2_OFFS                                                              (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0xf0)
#define HWIO_UFS_MEM_QSERDES_TX0_SLEW_CNTL2_RMSK                                                                     0x7
#define HWIO_UFS_MEM_QSERDES_TX0_SLEW_CNTL2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_SLEW_CNTL2_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_SLEW_CNTL2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_SLEW_CNTL2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_SLEW_CNTL2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_SLEW_CNTL2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_SLEW_CNTL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_SLEW_CNTL2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_SLEW_CNTL2_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_SLEW_CNTL2_SLEW_CNTL_RATE4_BMSK                                                     0x7
#define HWIO_UFS_MEM_QSERDES_TX0_SLEW_CNTL2_SLEW_CNTL_RATE4_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_TX0_SEL_10B_8B_ADDR                                                              (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0xf4)
#define HWIO_UFS_MEM_QSERDES_TX0_SEL_10B_8B_OFFS                                                              (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0xf4)
#define HWIO_UFS_MEM_QSERDES_TX0_SEL_10B_8B_RMSK                                                                    0x1f
#define HWIO_UFS_MEM_QSERDES_TX0_SEL_10B_8B_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_SEL_10B_8B_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_SEL_10B_8B_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_SEL_10B_8B_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_SEL_10B_8B_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_SEL_10B_8B_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_SEL_10B_8B_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_SEL_10B_8B_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_SEL_10B_8B_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_SEL_10B_8B_SEL_10B_8B_RATE4_BMSK                                                   0x10
#define HWIO_UFS_MEM_QSERDES_TX0_SEL_10B_8B_SEL_10B_8B_RATE4_SHFT                                                      4
#define HWIO_UFS_MEM_QSERDES_TX0_SEL_10B_8B_SEL_10B_8B_RATE3_BMSK                                                    0x8
#define HWIO_UFS_MEM_QSERDES_TX0_SEL_10B_8B_SEL_10B_8B_RATE3_SHFT                                                      3
#define HWIO_UFS_MEM_QSERDES_TX0_SEL_10B_8B_SEL_10B_8B_RATE2_BMSK                                                    0x4
#define HWIO_UFS_MEM_QSERDES_TX0_SEL_10B_8B_SEL_10B_8B_RATE2_SHFT                                                      2
#define HWIO_UFS_MEM_QSERDES_TX0_SEL_10B_8B_SEL_10B_8B_RATE1_BMSK                                                    0x2
#define HWIO_UFS_MEM_QSERDES_TX0_SEL_10B_8B_SEL_10B_8B_RATE1_SHFT                                                      1
#define HWIO_UFS_MEM_QSERDES_TX0_SEL_10B_8B_SEL_10B_8B_RATE0_BMSK                                                    0x1
#define HWIO_UFS_MEM_QSERDES_TX0_SEL_10B_8B_SEL_10B_8B_RATE0_SHFT                                                      0

#define HWIO_UFS_MEM_QSERDES_TX0_SEL_20B_10B_ADDR                                                             (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0xf8)
#define HWIO_UFS_MEM_QSERDES_TX0_SEL_20B_10B_OFFS                                                             (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0xf8)
#define HWIO_UFS_MEM_QSERDES_TX0_SEL_20B_10B_RMSK                                                                   0x1f
#define HWIO_UFS_MEM_QSERDES_TX0_SEL_20B_10B_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_SEL_20B_10B_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_SEL_20B_10B_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_SEL_20B_10B_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_SEL_20B_10B_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_SEL_20B_10B_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_SEL_20B_10B_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_SEL_20B_10B_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_SEL_20B_10B_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_SEL_20B_10B_SEL_20B_10B_RATE4_BMSK                                                 0x10
#define HWIO_UFS_MEM_QSERDES_TX0_SEL_20B_10B_SEL_20B_10B_RATE4_SHFT                                                    4
#define HWIO_UFS_MEM_QSERDES_TX0_SEL_20B_10B_SEL_20B_10B_RATE3_BMSK                                                  0x8
#define HWIO_UFS_MEM_QSERDES_TX0_SEL_20B_10B_SEL_20B_10B_RATE3_SHFT                                                    3
#define HWIO_UFS_MEM_QSERDES_TX0_SEL_20B_10B_SEL_20B_10B_RATE2_BMSK                                                  0x4
#define HWIO_UFS_MEM_QSERDES_TX0_SEL_20B_10B_SEL_20B_10B_RATE2_SHFT                                                    2
#define HWIO_UFS_MEM_QSERDES_TX0_SEL_20B_10B_SEL_20B_10B_RATE1_BMSK                                                  0x2
#define HWIO_UFS_MEM_QSERDES_TX0_SEL_20B_10B_SEL_20B_10B_RATE1_SHFT                                                    1
#define HWIO_UFS_MEM_QSERDES_TX0_SEL_20B_10B_SEL_20B_10B_RATE0_BMSK                                                  0x1
#define HWIO_UFS_MEM_QSERDES_TX0_SEL_20B_10B_SEL_20B_10B_RATE0_SHFT                                                    0

#define HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_CTRL_ADDR                                                             (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0xfc)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_CTRL_OFFS                                                             (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0xfc)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_CTRL_RMSK                                                                   0x7f
#define HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_CTRL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_CTRL_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_CTRL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_CTRL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_CTRL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_CTRL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_CTRL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_CTRL_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_CTRL_TX_PWM_EN_MUX_BMSK                                                     0x40
#define HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_CTRL_TX_PWM_EN_MUX_SHFT                                                        6
#define HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_CTRL_TX_PWM_EN_BMSK                                                         0x20
#define HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_CTRL_TX_PWM_EN_SHFT                                                            5
#define HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_CTRL_TX_PWM_NDATA_MUX_BMSK                                                  0x10
#define HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_CTRL_TX_PWM_NDATA_MUX_SHFT                                                     4
#define HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_CTRL_TX_PWM_NDATA_BMSK                                                       0xf
#define HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_CTRL_TX_PWM_NDATA_SHFT                                                         0

#define HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_DIVGEAR1_ADDR                                                         (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x100)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_DIVGEAR1_OFFS                                                         (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x100)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_DIVGEAR1_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_DIVGEAR1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_DIVGEAR1_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_DIVGEAR1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_DIVGEAR1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_DIVGEAR1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_DIVGEAR1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_DIVGEAR1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_DIVGEAR1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_DIVGEAR1_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_DIVGEAR1_TX_PWM_DIVGEAR1_BMSK                                               0xff
#define HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_DIVGEAR1_TX_PWM_DIVGEAR1_SHFT                                                  0

#define HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_PHASE_CTRL_ADDR                                                       (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x104)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_PHASE_CTRL_OFFS                                                       (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x104)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_PHASE_CTRL_RMSK                                                              0xf
#define HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_PHASE_CTRL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_PHASE_CTRL_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_PHASE_CTRL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_PHASE_CTRL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_PHASE_CTRL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_PHASE_CTRL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_PHASE_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_PHASE_CTRL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_PHASE_CTRL_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_PHASE_CTRL_TX_CLKDIV_PHASE_BMSK                                              0xc
#define HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_PHASE_CTRL_TX_CLKDIV_PHASE_SHFT                                                2
#define HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_PHASE_CTRL_TX_PWM_PHASE_BMSK                                                 0x3
#define HWIO_UFS_MEM_QSERDES_TX0_TX_PWM_PHASE_CTRL_TX_PWM_PHASE_SHFT                                                   0

#define HWIO_UFS_MEM_QSERDES_TX0_TX_FR_DCC_CTRL_ADDR                                                          (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x108)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_FR_DCC_CTRL_OFFS                                                          (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x108)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_FR_DCC_CTRL_RMSK                                                                0xff
#define HWIO_UFS_MEM_QSERDES_TX0_TX_FR_DCC_CTRL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_TX_FR_DCC_CTRL_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_FR_DCC_CTRL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_TX_FR_DCC_CTRL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_FR_DCC_CTRL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_TX_FR_DCC_CTRL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_FR_DCC_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_TX_FR_DCC_CTRL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_TX_FR_DCC_CTRL_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_FR_DCC_CTRL_HW_RX_DCC_HR_SEL_DISABLE_BMSK                                       0x80
#define HWIO_UFS_MEM_QSERDES_TX0_TX_FR_DCC_CTRL_HW_RX_DCC_HR_SEL_DISABLE_SHFT                                          7
#define HWIO_UFS_MEM_QSERDES_TX0_TX_FR_DCC_CTRL_HW_TX_DCC_HR_SEL_DISABLE_BMSK                                       0x40
#define HWIO_UFS_MEM_QSERDES_TX0_TX_FR_DCC_CTRL_HW_TX_DCC_HR_SEL_DISABLE_SHFT                                          6
#define HWIO_UFS_MEM_QSERDES_TX0_TX_FR_DCC_CTRL_FR_TX_DCC_CAL_SETTLE_TIME_BMSK                                      0x30
#define HWIO_UFS_MEM_QSERDES_TX0_TX_FR_DCC_CTRL_FR_TX_DCC_CAL_SETTLE_TIME_SHFT                                         4
#define HWIO_UFS_MEM_QSERDES_TX0_TX_FR_DCC_CTRL_FR_TX_DCC_CAL_MAG_POL_FLIP_BMSK                                      0x8
#define HWIO_UFS_MEM_QSERDES_TX0_TX_FR_DCC_CTRL_FR_TX_DCC_CAL_MAG_POL_FLIP_SHFT                                        3
#define HWIO_UFS_MEM_QSERDES_TX0_TX_FR_DCC_CTRL_FR_TX_DCC_CAL_SIGN_POL_FLIP_BMSK                                     0x4
#define HWIO_UFS_MEM_QSERDES_TX0_TX_FR_DCC_CTRL_FR_TX_DCC_CAL_SIGN_POL_FLIP_SHFT                                       2
#define HWIO_UFS_MEM_QSERDES_TX0_TX_FR_DCC_CTRL_FR_TX_DCC_CAL_FORCE_DONE_BMSK                                        0x2
#define HWIO_UFS_MEM_QSERDES_TX0_TX_FR_DCC_CTRL_FR_TX_DCC_CAL_FORCE_DONE_SHFT                                          1
#define HWIO_UFS_MEM_QSERDES_TX0_TX_FR_DCC_CTRL_FR_TX_DCC_CAL_BYPASS_BMSK                                            0x1
#define HWIO_UFS_MEM_QSERDES_TX0_TX_FR_DCC_CTRL_FR_TX_DCC_CAL_BYPASS_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_TX0_TX_FR_DCC_POSTCAL_OFFSET_ADDR                                                (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x10c)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_FR_DCC_POSTCAL_OFFSET_OFFS                                                (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x10c)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_FR_DCC_POSTCAL_OFFSET_RMSK                                                      0x1f
#define HWIO_UFS_MEM_QSERDES_TX0_TX_FR_DCC_POSTCAL_OFFSET_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_TX_FR_DCC_POSTCAL_OFFSET_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_FR_DCC_POSTCAL_OFFSET_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_TX_FR_DCC_POSTCAL_OFFSET_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_FR_DCC_POSTCAL_OFFSET_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_TX_FR_DCC_POSTCAL_OFFSET_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_FR_DCC_POSTCAL_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_TX_FR_DCC_POSTCAL_OFFSET_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_TX_FR_DCC_POSTCAL_OFFSET_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_FR_DCC_POSTCAL_OFFSET_FR_TX_DCC_POSTCAL_OFFSET_BMSK                             0x1f
#define HWIO_UFS_MEM_QSERDES_TX0_TX_FR_DCC_POSTCAL_OFFSET_FR_TX_DCC_POSTCAL_OFFSET_SHFT                                0

#define HWIO_UFS_MEM_QSERDES_TX0_DIG_BKUP_CTRL_ADDR                                                           (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x110)
#define HWIO_UFS_MEM_QSERDES_TX0_DIG_BKUP_CTRL_OFFS                                                           (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x110)
#define HWIO_UFS_MEM_QSERDES_TX0_DIG_BKUP_CTRL_RMSK                                                                 0xff
#define HWIO_UFS_MEM_QSERDES_TX0_DIG_BKUP_CTRL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_DIG_BKUP_CTRL_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_DIG_BKUP_CTRL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_DIG_BKUP_CTRL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_DIG_BKUP_CTRL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX0_DIG_BKUP_CTRL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX0_DIG_BKUP_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX0_DIG_BKUP_CTRL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX0_DIG_BKUP_CTRL_IN)
#define HWIO_UFS_MEM_QSERDES_TX0_DIG_BKUP_CTRL_RSVD_BMSK                                                            0xff
#define HWIO_UFS_MEM_QSERDES_TX0_DIG_BKUP_CTRL_RSVD_SHFT                                                               0

#define HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS0_ADDR                                                              (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x114)
#define HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS0_OFFS                                                              (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x114)
#define HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS0_RMSK                                                                    0xff
#define HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS0_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS0_DEBUG_BUS_7_0_BMSK                                                      0xff
#define HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS0_DEBUG_BUS_7_0_SHFT                                                         0

#define HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS1_ADDR                                                              (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x118)
#define HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS1_OFFS                                                              (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x118)
#define HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS1_RMSK                                                                    0xff
#define HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS1_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS1_DEBUG_BUS_15_8_BMSK                                                     0xff
#define HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS1_DEBUG_BUS_15_8_SHFT                                                        0

#define HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS2_ADDR                                                              (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x11c)
#define HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS2_OFFS                                                              (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x11c)
#define HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS2_RMSK                                                                    0xff
#define HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS2_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS2_DEBUG_BUS_23_16_BMSK                                                    0xff
#define HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS2_DEBUG_BUS_23_16_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS3_ADDR                                                              (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x120)
#define HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS3_OFFS                                                              (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x120)
#define HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS3_RMSK                                                                    0xff
#define HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS3_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS3_DEBUG_BUS_31_24_BMSK                                                    0xff
#define HWIO_UFS_MEM_QSERDES_TX0_DEBUG_BUS3_DEBUG_BUS_31_24_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_TX0_FR_TX_DCC_CODE_STATUS_ADDR                                                   (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x124)
#define HWIO_UFS_MEM_QSERDES_TX0_FR_TX_DCC_CODE_STATUS_OFFS                                                   (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x124)
#define HWIO_UFS_MEM_QSERDES_TX0_FR_TX_DCC_CODE_STATUS_RMSK                                                         0x1f
#define HWIO_UFS_MEM_QSERDES_TX0_FR_TX_DCC_CODE_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_FR_TX_DCC_CODE_STATUS_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_FR_TX_DCC_CODE_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_FR_TX_DCC_CODE_STATUS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_FR_TX_DCC_CODE_STATUS_HWSW_UFS_SERIES_B_SEL_BMSK                                   0x10
#define HWIO_UFS_MEM_QSERDES_TX0_FR_TX_DCC_CODE_STATUS_HWSW_UFS_SERIES_B_SEL_SHFT                                      4
#define HWIO_UFS_MEM_QSERDES_TX0_FR_TX_DCC_CODE_STATUS_FR_TX_DCC_BIN_BMSK                                            0xf
#define HWIO_UFS_MEM_QSERDES_TX0_FR_TX_DCC_CODE_STATUS_FR_TX_DCC_BIN_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_TX0_DATA_SLICE_WRAPPER_DEBUG_STATUS_ADDR                                         (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x128)
#define HWIO_UFS_MEM_QSERDES_TX0_DATA_SLICE_WRAPPER_DEBUG_STATUS_OFFS                                         (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x128)
#define HWIO_UFS_MEM_QSERDES_TX0_DATA_SLICE_WRAPPER_DEBUG_STATUS_RMSK                                                0xf
#define HWIO_UFS_MEM_QSERDES_TX0_DATA_SLICE_WRAPPER_DEBUG_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_DATA_SLICE_WRAPPER_DEBUG_STATUS_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_DATA_SLICE_WRAPPER_DEBUG_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_DATA_SLICE_WRAPPER_DEBUG_STATUS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_DATA_SLICE_WRAPPER_DEBUG_STATUS_DATA_SLICE_WRAPPER_DEBUG_VEC_BMSK                   0xf
#define HWIO_UFS_MEM_QSERDES_TX0_DATA_SLICE_WRAPPER_DEBUG_STATUS_DATA_SLICE_WRAPPER_DEBUG_VEC_SHFT                     0

#define HWIO_UFS_MEM_QSERDES_TX0_DATA_SLICE_SHRD_DCC_DEBUG_STATUS_ADDR                                        (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x12c)
#define HWIO_UFS_MEM_QSERDES_TX0_DATA_SLICE_SHRD_DCC_DEBUG_STATUS_OFFS                                        (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x12c)
#define HWIO_UFS_MEM_QSERDES_TX0_DATA_SLICE_SHRD_DCC_DEBUG_STATUS_RMSK                                              0x3f
#define HWIO_UFS_MEM_QSERDES_TX0_DATA_SLICE_SHRD_DCC_DEBUG_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_DATA_SLICE_SHRD_DCC_DEBUG_STATUS_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_DATA_SLICE_SHRD_DCC_DEBUG_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_DATA_SLICE_SHRD_DCC_DEBUG_STATUS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_DATA_SLICE_SHRD_DCC_DEBUG_STATUS_DATA_SLICE_SHRD_DCC_DEBUG_VEC_BMSK                0x3f
#define HWIO_UFS_MEM_QSERDES_TX0_DATA_SLICE_SHRD_DCC_DEBUG_STATUS_DATA_SLICE_SHRD_DCC_DEBUG_VEC_SHFT                   0

#define HWIO_UFS_MEM_QSERDES_TX0_TX_BKUP_RO_BUS_ADDR                                                          (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE      + 0x130)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_BKUP_RO_BUS_OFFS                                                          (UFS_MEM_QSERDES_TX0_QSERDES_TX0_UFS_QMP_TX_REG_BASE_OFFS + 0x130)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_BKUP_RO_BUS_RMSK                                                                0xff
#define HWIO_UFS_MEM_QSERDES_TX0_TX_BKUP_RO_BUS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX0_TX_BKUP_RO_BUS_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_BKUP_RO_BUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX0_TX_BKUP_RO_BUS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX0_TX_BKUP_RO_BUS_TX_BKUP_READ_BUS_BMSK                                               0xff
#define HWIO_UFS_MEM_QSERDES_TX0_TX_BKUP_RO_BUS_TX_BKUP_READ_BUS_SHFT                                                  0

/*----------------------------------------------------------------------------
 * MODULE: UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS
 *--------------------------------------------------------------------------*/

#define UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE                                                                                                      (UFS_MEM_UFS_2LANE_G5_REGS_BASE      + 0x00000400)
#define UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_SIZE                                                                                                 0x258
#define UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_USED                                                                                                 0x254
#define UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS                                                                                                 0x00000400

#define HWIO_UFS_MEM_UFS_PHY_PHY_START_ADDR                                                                                                           (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x0)
#define HWIO_UFS_MEM_UFS_PHY_PHY_START_OFFS                                                                                                           (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x0)
#define HWIO_UFS_MEM_UFS_PHY_PHY_START_RMSK                                                                                                                  0x1
#define HWIO_UFS_MEM_UFS_PHY_PHY_START_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_PHY_START_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_PHY_START_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_PHY_START_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_PHY_START_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_PHY_START_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_PHY_START_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_PHY_START_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_PHY_START_IN)
#define HWIO_UFS_MEM_UFS_PHY_PHY_START_SERDES_START_BMSK                                                                                                     0x1
#define HWIO_UFS_MEM_UFS_PHY_PHY_START_SERDES_START_SHFT                                                                                                       0

#define HWIO_UFS_MEM_UFS_PHY_POWER_DOWN_CONTROL_ADDR                                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x4)
#define HWIO_UFS_MEM_UFS_PHY_POWER_DOWN_CONTROL_OFFS                                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x4)
#define HWIO_UFS_MEM_UFS_PHY_POWER_DOWN_CONTROL_RMSK                                                                                                         0x1
#define HWIO_UFS_MEM_UFS_PHY_POWER_DOWN_CONTROL_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_POWER_DOWN_CONTROL_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_POWER_DOWN_CONTROL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_POWER_DOWN_CONTROL_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_POWER_DOWN_CONTROL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_POWER_DOWN_CONTROL_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_POWER_DOWN_CONTROL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_POWER_DOWN_CONTROL_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_POWER_DOWN_CONTROL_IN)
#define HWIO_UFS_MEM_UFS_PHY_POWER_DOWN_CONTROL_PWRDN_B_BMSK                                                                                                 0x1
#define HWIO_UFS_MEM_UFS_PHY_POWER_DOWN_CONTROL_PWRDN_B_SHFT                                                                                                   0

#define HWIO_UFS_MEM_UFS_PHY_SW_RESET_ADDR                                                                                                            (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x8)
#define HWIO_UFS_MEM_UFS_PHY_SW_RESET_OFFS                                                                                                            (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x8)
#define HWIO_UFS_MEM_UFS_PHY_SW_RESET_RMSK                                                                                                                   0x3
#define HWIO_UFS_MEM_UFS_PHY_SW_RESET_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_SW_RESET_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_SW_RESET_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_SW_RESET_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_SW_RESET_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_SW_RESET_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_SW_RESET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_SW_RESET_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_SW_RESET_IN)
#define HWIO_UFS_MEM_UFS_PHY_SW_RESET_SW_RESET_NO_RMMI_BMSK                                                                                                  0x2
#define HWIO_UFS_MEM_UFS_PHY_SW_RESET_SW_RESET_NO_RMMI_SHFT                                                                                                    1
#define HWIO_UFS_MEM_UFS_PHY_SW_RESET_SW_RESET_BMSK                                                                                                          0x1
#define HWIO_UFS_MEM_UFS_PHY_SW_RESET_SW_RESET_SHFT                                                                                                            0

#define HWIO_UFS_MEM_UFS_PHY_TIMER_20US_CORECLK_STEPS_MSB_ADDR                                                                                        (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0xc)
#define HWIO_UFS_MEM_UFS_PHY_TIMER_20US_CORECLK_STEPS_MSB_OFFS                                                                                        (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0xc)
#define HWIO_UFS_MEM_UFS_PHY_TIMER_20US_CORECLK_STEPS_MSB_RMSK                                                                                              0x3f
#define HWIO_UFS_MEM_UFS_PHY_TIMER_20US_CORECLK_STEPS_MSB_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TIMER_20US_CORECLK_STEPS_MSB_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TIMER_20US_CORECLK_STEPS_MSB_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TIMER_20US_CORECLK_STEPS_MSB_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TIMER_20US_CORECLK_STEPS_MSB_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_TIMER_20US_CORECLK_STEPS_MSB_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_TIMER_20US_CORECLK_STEPS_MSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_TIMER_20US_CORECLK_STEPS_MSB_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_TIMER_20US_CORECLK_STEPS_MSB_IN)
#define HWIO_UFS_MEM_UFS_PHY_TIMER_20US_CORECLK_STEPS_MSB_TIMER_20US_CORECLK_STEPS_MSB_BMSK                                                                 0x3f
#define HWIO_UFS_MEM_UFS_PHY_TIMER_20US_CORECLK_STEPS_MSB_TIMER_20US_CORECLK_STEPS_MSB_SHFT                                                                    0

#define HWIO_UFS_MEM_UFS_PHY_TIMER_20US_CORECLK_STEPS_LSB_ADDR                                                                                        (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x10)
#define HWIO_UFS_MEM_UFS_PHY_TIMER_20US_CORECLK_STEPS_LSB_OFFS                                                                                        (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x10)
#define HWIO_UFS_MEM_UFS_PHY_TIMER_20US_CORECLK_STEPS_LSB_RMSK                                                                                              0xff
#define HWIO_UFS_MEM_UFS_PHY_TIMER_20US_CORECLK_STEPS_LSB_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TIMER_20US_CORECLK_STEPS_LSB_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TIMER_20US_CORECLK_STEPS_LSB_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TIMER_20US_CORECLK_STEPS_LSB_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TIMER_20US_CORECLK_STEPS_LSB_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_TIMER_20US_CORECLK_STEPS_LSB_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_TIMER_20US_CORECLK_STEPS_LSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_TIMER_20US_CORECLK_STEPS_LSB_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_TIMER_20US_CORECLK_STEPS_LSB_IN)
#define HWIO_UFS_MEM_UFS_PHY_TIMER_20US_CORECLK_STEPS_LSB_TIMER_20US_CORECLK_STEPS_LSB_BMSK                                                                 0xff
#define HWIO_UFS_MEM_UFS_PHY_TIMER_20US_CORECLK_STEPS_LSB_TIMER_20US_CORECLK_STEPS_LSB_SHFT                                                                    0

#define HWIO_UFS_MEM_UFS_PHY_LINE_RESET_TIME_ADDR                                                                                                     (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x14)
#define HWIO_UFS_MEM_UFS_PHY_LINE_RESET_TIME_OFFS                                                                                                     (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x14)
#define HWIO_UFS_MEM_UFS_PHY_LINE_RESET_TIME_RMSK                                                                                                           0x7f
#define HWIO_UFS_MEM_UFS_PHY_LINE_RESET_TIME_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_LINE_RESET_TIME_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_LINE_RESET_TIME_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_LINE_RESET_TIME_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_LINE_RESET_TIME_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_LINE_RESET_TIME_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_LINE_RESET_TIME_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_LINE_RESET_TIME_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_LINE_RESET_TIME_IN)
#define HWIO_UFS_MEM_UFS_PHY_LINE_RESET_TIME_LINE_RESET_TIME_BMSK                                                                                           0x7f
#define HWIO_UFS_MEM_UFS_PHY_LINE_RESET_TIME_LINE_RESET_TIME_SHFT                                                                                              0

#define HWIO_UFS_MEM_UFS_PHY_LINE_RESET_GRANULARITY_ADDR                                                                                              (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x18)
#define HWIO_UFS_MEM_UFS_PHY_LINE_RESET_GRANULARITY_OFFS                                                                                              (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x18)
#define HWIO_UFS_MEM_UFS_PHY_LINE_RESET_GRANULARITY_RMSK                                                                                                     0x1
#define HWIO_UFS_MEM_UFS_PHY_LINE_RESET_GRANULARITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_LINE_RESET_GRANULARITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_LINE_RESET_GRANULARITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_LINE_RESET_GRANULARITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_LINE_RESET_GRANULARITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_LINE_RESET_GRANULARITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_LINE_RESET_GRANULARITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_LINE_RESET_GRANULARITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_LINE_RESET_GRANULARITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_LINE_RESET_GRANULARITY_LINE_RESET_GRANULARITY_BMSK                                                                              0x1
#define HWIO_UFS_MEM_UFS_PHY_LINE_RESET_GRANULARITY_LINE_RESET_GRANULARITY_SHFT                                                                                0

#define HWIO_UFS_MEM_UFS_PHY_CONTROLSYM_ONE_HOT_DISABLE_ADDR                                                                                          (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x1c)
#define HWIO_UFS_MEM_UFS_PHY_CONTROLSYM_ONE_HOT_DISABLE_OFFS                                                                                          (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x1c)
#define HWIO_UFS_MEM_UFS_PHY_CONTROLSYM_ONE_HOT_DISABLE_RMSK                                                                                                 0x1
#define HWIO_UFS_MEM_UFS_PHY_CONTROLSYM_ONE_HOT_DISABLE_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_CONTROLSYM_ONE_HOT_DISABLE_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_CONTROLSYM_ONE_HOT_DISABLE_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_CONTROLSYM_ONE_HOT_DISABLE_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_CONTROLSYM_ONE_HOT_DISABLE_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_CONTROLSYM_ONE_HOT_DISABLE_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_CONTROLSYM_ONE_HOT_DISABLE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_CONTROLSYM_ONE_HOT_DISABLE_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_CONTROLSYM_ONE_HOT_DISABLE_IN)
#define HWIO_UFS_MEM_UFS_PHY_CONTROLSYM_ONE_HOT_DISABLE_CONTROLSYM_ONE_HOT_DISABLE_BMSK                                                                      0x1
#define HWIO_UFS_MEM_UFS_PHY_CONTROLSYM_ONE_HOT_DISABLE_CONTROLSYM_ONE_HOT_DISABLE_SHFT                                                                        0

#define HWIO_UFS_MEM_UFS_PHY_PCS_CTRL1_ADDR                                                                                                           (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x20)
#define HWIO_UFS_MEM_UFS_PHY_PCS_CTRL1_OFFS                                                                                                           (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x20)
#define HWIO_UFS_MEM_UFS_PHY_PCS_CTRL1_RMSK                                                                                                                 0xff
#define HWIO_UFS_MEM_UFS_PHY_PCS_CTRL1_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_PCS_CTRL1_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_PCS_CTRL1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_PCS_CTRL1_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_PCS_CTRL1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_PCS_CTRL1_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_PCS_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_PCS_CTRL1_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_PCS_CTRL1_IN)
#define HWIO_UFS_MEM_UFS_PHY_PCS_CTRL1_PLL_SERIES_INIT_UPDATE_EN_BMSK                                                                                       0x80
#define HWIO_UFS_MEM_UFS_PHY_PCS_CTRL1_PLL_SERIES_INIT_UPDATE_EN_SHFT                                                                                          7
#define HWIO_UFS_MEM_UFS_PHY_PCS_CTRL1_RCLK_SYM_CNTR_INITVAL_BMSK                                                                                           0x70
#define HWIO_UFS_MEM_UFS_PHY_PCS_CTRL1_RCLK_SYM_CNTR_INITVAL_SHFT                                                                                              4
#define HWIO_UFS_MEM_UFS_PHY_PCS_CTRL1_RUN_DCC_CAL_BMSK                                                                                                      0x8
#define HWIO_UFS_MEM_UFS_PHY_PCS_CTRL1_RUN_DCC_CAL_SHFT                                                                                                        3
#define HWIO_UFS_MEM_UFS_PHY_PCS_CTRL1_RUN_IDAC_CAL_BMSK                                                                                                     0x4
#define HWIO_UFS_MEM_UFS_PHY_PCS_CTRL1_RUN_IDAC_CAL_SHFT                                                                                                       2
#define HWIO_UFS_MEM_UFS_PHY_PCS_CTRL1_PLL_SERIES_UPDATE_BMSK                                                                                                0x2
#define HWIO_UFS_MEM_UFS_PHY_PCS_CTRL1_PLL_SERIES_UPDATE_SHFT                                                                                                  1
#define HWIO_UFS_MEM_UFS_PHY_PCS_CTRL1_PLL_SERIES_BMSK                                                                                                       0x1
#define HWIO_UFS_MEM_UFS_PHY_PCS_CTRL1_PLL_SERIES_SHFT                                                                                                         0

#define HWIO_UFS_MEM_UFS_PHY_TSYNC_RSYNC_CNTL_ADDR                                                                                                    (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x24)
#define HWIO_UFS_MEM_UFS_PHY_TSYNC_RSYNC_CNTL_OFFS                                                                                                    (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x24)
#define HWIO_UFS_MEM_UFS_PHY_TSYNC_RSYNC_CNTL_RMSK                                                                                                          0xff
#define HWIO_UFS_MEM_UFS_PHY_TSYNC_RSYNC_CNTL_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TSYNC_RSYNC_CNTL_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TSYNC_RSYNC_CNTL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TSYNC_RSYNC_CNTL_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TSYNC_RSYNC_CNTL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_TSYNC_RSYNC_CNTL_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_TSYNC_RSYNC_CNTL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_TSYNC_RSYNC_CNTL_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_TSYNC_RSYNC_CNTL_IN)
#define HWIO_UFS_MEM_UFS_PHY_TSYNC_RSYNC_CNTL_FORCE_TSYNC_SEQ_BMSK                                                                                          0x80
#define HWIO_UFS_MEM_UFS_PHY_TSYNC_RSYNC_CNTL_FORCE_TSYNC_SEQ_SHFT                                                                                             7
#define HWIO_UFS_MEM_UFS_PHY_TSYNC_RSYNC_CNTL_TSYNC_WIDTH_BMSK                                                                                              0x60
#define HWIO_UFS_MEM_UFS_PHY_TSYNC_RSYNC_CNTL_TSYNC_WIDTH_SHFT                                                                                                 5
#define HWIO_UFS_MEM_UFS_PHY_TSYNC_RSYNC_CNTL_TSYNC_CNT_VAL_BMSK                                                                                            0x1f
#define HWIO_UFS_MEM_UFS_PHY_TSYNC_RSYNC_CNTL_TSYNC_CNT_VAL_SHFT                                                                                               0

#define HWIO_UFS_MEM_UFS_PHY_RETIME_BUFFER_EN_ADDR                                                                                                    (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x28)
#define HWIO_UFS_MEM_UFS_PHY_RETIME_BUFFER_EN_OFFS                                                                                                    (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x28)
#define HWIO_UFS_MEM_UFS_PHY_RETIME_BUFFER_EN_RMSK                                                                                                          0x1f
#define HWIO_UFS_MEM_UFS_PHY_RETIME_BUFFER_EN_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RETIME_BUFFER_EN_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RETIME_BUFFER_EN_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RETIME_BUFFER_EN_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RETIME_BUFFER_EN_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RETIME_BUFFER_EN_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RETIME_BUFFER_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RETIME_BUFFER_EN_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RETIME_BUFFER_EN_IN)
#define HWIO_UFS_MEM_UFS_PHY_RETIME_BUFFER_EN_RETIME_BUFFER_DEPTH_HSG5_BMSK                                                                                 0x10
#define HWIO_UFS_MEM_UFS_PHY_RETIME_BUFFER_EN_RETIME_BUFFER_DEPTH_HSG5_SHFT                                                                                    4
#define HWIO_UFS_MEM_UFS_PHY_RETIME_BUFFER_EN_RETIME_BUFFER_DEPTH_HSG4_BMSK                                                                                  0x8
#define HWIO_UFS_MEM_UFS_PHY_RETIME_BUFFER_EN_RETIME_BUFFER_DEPTH_HSG4_SHFT                                                                                    3
#define HWIO_UFS_MEM_UFS_PHY_RETIME_BUFFER_EN_PLACEHOLDER_CHAIN_CLKEN_BMSK                                                                                   0x4
#define HWIO_UFS_MEM_UFS_PHY_RETIME_BUFFER_EN_PLACEHOLDER_CHAIN_CLKEN_SHFT                                                                                     2
#define HWIO_UFS_MEM_UFS_PHY_RETIME_BUFFER_EN_PLACEHOLDER_CHAIN_INPUT_BMSK                                                                                   0x2
#define HWIO_UFS_MEM_UFS_PHY_RETIME_BUFFER_EN_PLACEHOLDER_CHAIN_INPUT_SHFT                                                                                     1
#define HWIO_UFS_MEM_UFS_PHY_RETIME_BUFFER_EN_RETIME_BUFFER_EN_BMSK                                                                                          0x1
#define HWIO_UFS_MEM_UFS_PHY_RETIME_BUFFER_EN_RETIME_BUFFER_EN_SHFT                                                                                            0

#define HWIO_UFS_MEM_UFS_PHY_PLL_CNTL_ADDR                                                                                                            (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x2c)
#define HWIO_UFS_MEM_UFS_PHY_PLL_CNTL_OFFS                                                                                                            (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x2c)
#define HWIO_UFS_MEM_UFS_PHY_PLL_CNTL_RMSK                                                                                                                  0x3f
#define HWIO_UFS_MEM_UFS_PHY_PLL_CNTL_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_PLL_CNTL_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_PLL_CNTL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_PLL_CNTL_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_PLL_CNTL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_PLL_CNTL_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_PLL_CNTL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_PLL_CNTL_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_PLL_CNTL_IN)
#define HWIO_UFS_MEM_UFS_PHY_PLL_CNTL_RMMI_80BIT_MODE_BMSK                                                                                                  0x20
#define HWIO_UFS_MEM_UFS_PHY_PLL_CNTL_RMMI_80BIT_MODE_SHFT                                                                                                     5
#define HWIO_UFS_MEM_UFS_PHY_PLL_CNTL_MAX_HSGEAR_SUPPORT_BMSK                                                                                               0x18
#define HWIO_UFS_MEM_UFS_PHY_PLL_CNTL_MAX_HSGEAR_SUPPORT_SHFT                                                                                                  3
#define HWIO_UFS_MEM_UFS_PHY_PLL_CNTL_STALL_STATE_RX_LANE_EN_BMSK                                                                                            0x4
#define HWIO_UFS_MEM_UFS_PHY_PLL_CNTL_STALL_STATE_RX_LANE_EN_SHFT                                                                                              2
#define HWIO_UFS_MEM_UFS_PHY_PLL_CNTL_TX_CFGRDYN_WAIT_ON_PLL_BMSK                                                                                            0x2
#define HWIO_UFS_MEM_UFS_PHY_PLL_CNTL_TX_CFGRDYN_WAIT_ON_PLL_SHFT                                                                                              1
#define HWIO_UFS_MEM_UFS_PHY_PLL_CNTL_PLL_SHUTOFF_EN_BMSK                                                                                                    0x1
#define HWIO_UFS_MEM_UFS_PHY_PLL_CNTL_PLL_SHUTOFF_EN_SHFT                                                                                                      0

#define HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_DRV_LVL_ADDR                                                                                                (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x30)
#define HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_DRV_LVL_OFFS                                                                                                (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x30)
#define HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_DRV_LVL_RMSK                                                                                                      0x1f
#define HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_DRV_LVL_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_DRV_LVL_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_DRV_LVL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_DRV_LVL_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_DRV_LVL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_DRV_LVL_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_DRV_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_DRV_LVL_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_DRV_LVL_IN)
#define HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_DRV_LVL_TX_LARGE_DRV_LVL_BMSK                                                                                     0x1f
#define HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_DRV_LVL_TX_LARGE_DRV_LVL_SHFT                                                                                        0

#define HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_POST_EMP_LVL_ADDR                                                                                           (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x34)
#define HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_POST_EMP_LVL_OFFS                                                                                           (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x34)
#define HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_POST_EMP_LVL_RMSK                                                                                                  0x1
#define HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_POST_EMP_LVL_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_POST_EMP_LVL_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_POST_EMP_LVL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_POST_EMP_LVL_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_POST_EMP_LVL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_POST_EMP_LVL_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_POST_EMP_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_POST_EMP_LVL_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_POST_EMP_LVL_IN)
#define HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_POST_EMP_LVL_TX_LARGE_EMP_POST1_LVL_BMSK                                                                           0x1
#define HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_POST_EMP_LVL_TX_LARGE_EMP_POST1_LVL_SHFT                                                                             0

#define HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_DRV_LVL_ADDR                                                                                                (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x38)
#define HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_DRV_LVL_OFFS                                                                                                (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x38)
#define HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_DRV_LVL_RMSK                                                                                                      0x1f
#define HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_DRV_LVL_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_DRV_LVL_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_DRV_LVL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_DRV_LVL_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_DRV_LVL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_DRV_LVL_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_DRV_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_DRV_LVL_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_DRV_LVL_IN)
#define HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_DRV_LVL_TX_SMALL_DRV_LVL_BMSK                                                                                     0x1f
#define HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_DRV_LVL_TX_SMALL_DRV_LVL_SHFT                                                                                        0

#define HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_POST_EMP_LVL_ADDR                                                                                           (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x3c)
#define HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_POST_EMP_LVL_OFFS                                                                                           (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x3c)
#define HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_POST_EMP_LVL_RMSK                                                                                                  0x1
#define HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_POST_EMP_LVL_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_POST_EMP_LVL_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_POST_EMP_LVL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_POST_EMP_LVL_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_POST_EMP_LVL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_POST_EMP_LVL_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_POST_EMP_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_POST_EMP_LVL_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_POST_EMP_LVL_IN)
#define HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_POST_EMP_LVL_TX_SMALL_EMP_POST1_LVL_BMSK                                                                           0x1
#define HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_POST_EMP_LVL_TX_SMALL_EMP_POST1_LVL_SHFT                                                                             0

#define HWIO_UFS_MEM_UFS_PHY_CFG_CHANGE_CNT_VAL_ADDR                                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x40)
#define HWIO_UFS_MEM_UFS_PHY_CFG_CHANGE_CNT_VAL_OFFS                                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x40)
#define HWIO_UFS_MEM_UFS_PHY_CFG_CHANGE_CNT_VAL_RMSK                                                                                                        0xff
#define HWIO_UFS_MEM_UFS_PHY_CFG_CHANGE_CNT_VAL_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_CFG_CHANGE_CNT_VAL_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_CFG_CHANGE_CNT_VAL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_CFG_CHANGE_CNT_VAL_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_CFG_CHANGE_CNT_VAL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_CFG_CHANGE_CNT_VAL_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_CFG_CHANGE_CNT_VAL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_CFG_CHANGE_CNT_VAL_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_CFG_CHANGE_CNT_VAL_IN)
#define HWIO_UFS_MEM_UFS_PHY_CFG_CHANGE_CNT_VAL_RX_CFGCHANGE_CNT_VAL_BMSK                                                                                   0xe0
#define HWIO_UFS_MEM_UFS_PHY_CFG_CHANGE_CNT_VAL_RX_CFGCHANGE_CNT_VAL_SHFT                                                                                      5
#define HWIO_UFS_MEM_UFS_PHY_CFG_CHANGE_CNT_VAL_TX_CFGCHANGE_CNT_VAL_BMSK                                                                                   0x1f
#define HWIO_UFS_MEM_UFS_PHY_CFG_CHANGE_CNT_VAL_TX_CFGCHANGE_CNT_VAL_SHFT                                                                                      0

#define HWIO_UFS_MEM_UFS_PHY_OMC_STATUS_RDVAL_ADDR                                                                                                    (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x44)
#define HWIO_UFS_MEM_UFS_PHY_OMC_STATUS_RDVAL_OFFS                                                                                                    (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x44)
#define HWIO_UFS_MEM_UFS_PHY_OMC_STATUS_RDVAL_RMSK                                                                                                          0xff
#define HWIO_UFS_MEM_UFS_PHY_OMC_STATUS_RDVAL_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_OMC_STATUS_RDVAL_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_OMC_STATUS_RDVAL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_OMC_STATUS_RDVAL_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_OMC_STATUS_RDVAL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_OMC_STATUS_RDVAL_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_OMC_STATUS_RDVAL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_OMC_STATUS_RDVAL_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_OMC_STATUS_RDVAL_IN)
#define HWIO_UFS_MEM_UFS_PHY_OMC_STATUS_RDVAL_OMC_STATUS_RDVAL_BMSK                                                                                         0xff
#define HWIO_UFS_MEM_UFS_PHY_OMC_STATUS_RDVAL_OMC_STATUS_RDVAL_SHFT                                                                                            0

#define HWIO_UFS_MEM_UFS_PHY_RX_SYNC_WAIT_TIME_ADDR                                                                                                   (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x48)
#define HWIO_UFS_MEM_UFS_PHY_RX_SYNC_WAIT_TIME_OFFS                                                                                                   (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x48)
#define HWIO_UFS_MEM_UFS_PHY_RX_SYNC_WAIT_TIME_RMSK                                                                                                         0xff
#define HWIO_UFS_MEM_UFS_PHY_RX_SYNC_WAIT_TIME_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_SYNC_WAIT_TIME_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_SYNC_WAIT_TIME_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_SYNC_WAIT_TIME_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_SYNC_WAIT_TIME_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_SYNC_WAIT_TIME_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_SYNC_WAIT_TIME_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_SYNC_WAIT_TIME_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_SYNC_WAIT_TIME_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_SYNC_WAIT_TIME_RX_SYNC_WAIT_STEP_BMSK                                                                                       0x80
#define HWIO_UFS_MEM_UFS_PHY_RX_SYNC_WAIT_TIME_RX_SYNC_WAIT_STEP_SHFT                                                                                          7
#define HWIO_UFS_MEM_UFS_PHY_RX_SYNC_WAIT_TIME_RX_SYNC_WAIT_TIME_BMSK                                                                                       0x7f
#define HWIO_UFS_MEM_UFS_PHY_RX_SYNC_WAIT_TIME_RX_SYNC_WAIT_TIME_SHFT                                                                                          0

#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CTRL_ADDR                                                                                                        (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x4c)
#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CTRL_OFFS                                                                                                        (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x4c)
#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CTRL_RMSK                                                                                                              0x7f
#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CTRL_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_L0_BIST_CTRL_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CTRL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_L0_BIST_CTRL_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CTRL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_L0_BIST_CTRL_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_L0_BIST_CTRL_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_L0_BIST_CTRL_IN)
#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CTRL_L0_BIST_CHK_ERR_CNT_CLR_BMSK                                                                                      0x40
#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CTRL_L0_BIST_CHK_ERR_CNT_CLR_SHFT                                                                                         6
#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CTRL_L0_BIST_RX_ERR_EN_BMSK                                                                                            0x20
#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CTRL_L0_BIST_RX_ERR_EN_SHFT                                                                                               5
#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CTRL_L0_BIST_GEN_SHORT_PATTERN_BMSK                                                                                    0x10
#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CTRL_L0_BIST_GEN_SHORT_PATTERN_SHFT                                                                                       4
#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CTRL_L0_BIST_PAT_SEL_BMSK                                                                                               0x8
#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CTRL_L0_BIST_PAT_SEL_SHFT                                                                                                 3
#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CTRL_L0_BIST_TXRX_EN_BMSK                                                                                               0x4
#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CTRL_L0_BIST_TXRX_EN_SHFT                                                                                                 2
#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CTRL_L0_BIST_TX_EN_BMSK                                                                                                 0x2
#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CTRL_L0_BIST_TX_EN_SHFT                                                                                                   1
#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CTRL_L0_BIST_MODE_BMSK                                                                                                  0x1
#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CTRL_L0_BIST_MODE_SHFT                                                                                                    0

#define HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_POLY0_ADDR                                                                                                     (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x50)
#define HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_POLY0_OFFS                                                                                                     (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x50)
#define HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_POLY0_RMSK                                                                                                           0xff
#define HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_POLY0_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_POLY0_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_POLY0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_POLY0_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_POLY0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_POLY0_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_POLY0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_POLY0_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_POLY0_IN)
#define HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_POLY0_PRBS_POLY0_BMSK                                                                                                0xff
#define HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_POLY0_PRBS_POLY0_SHFT                                                                                                   0

#define HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_POLY1_ADDR                                                                                                     (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x54)
#define HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_POLY1_OFFS                                                                                                     (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x54)
#define HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_POLY1_RMSK                                                                                                           0xff
#define HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_POLY1_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_POLY1_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_POLY1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_POLY1_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_POLY1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_POLY1_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_POLY1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_POLY1_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_POLY1_IN)
#define HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_POLY1_PRBS_POLY1_BMSK                                                                                                0xff
#define HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_POLY1_PRBS_POLY1_SHFT                                                                                                   0

#define HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_SEED0_ADDR                                                                                                     (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x58)
#define HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_SEED0_OFFS                                                                                                     (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x58)
#define HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_SEED0_RMSK                                                                                                           0xff
#define HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_SEED0_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_SEED0_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_SEED0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_SEED0_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_SEED0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_SEED0_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_SEED0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_SEED0_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_SEED0_IN)
#define HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_SEED0_PRBS_SEED0_BMSK                                                                                                0xff
#define HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_SEED0_PRBS_SEED0_SHFT                                                                                                   0

#define HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_SEED1_ADDR                                                                                                     (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x5c)
#define HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_SEED1_OFFS                                                                                                     (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x5c)
#define HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_SEED1_RMSK                                                                                                           0xff
#define HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_SEED1_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_SEED1_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_SEED1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_SEED1_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_SEED1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_SEED1_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_SEED1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_SEED1_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_SEED1_IN)
#define HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_SEED1_PRBS_SEED1_BMSK                                                                                                0xff
#define HWIO_UFS_MEM_UFS_PHY_BIST_PRBS_SEED1_PRBS_SEED1_SHFT                                                                                                   0

#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT_CTRL_ADDR                                                                                                 (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x60)
#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT_CTRL_OFFS                                                                                                 (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x60)
#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT_CTRL_RMSK                                                                                                       0x1f
#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT_CTRL_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT_CTRL_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT_CTRL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT_CTRL_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT_CTRL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT_CTRL_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT_CTRL_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT_CTRL_IN)
#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT_CTRL_PRBS_BIT_ORDER_BMSK                                                                                        0x10
#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT_CTRL_PRBS_BIT_ORDER_SHFT                                                                                           4
#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT_CTRL_FIXED_PAT0_K_BMSK                                                                                           0x8
#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT_CTRL_FIXED_PAT0_K_SHFT                                                                                             3
#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT_CTRL_FIXED_PAT1_K_BMSK                                                                                           0x4
#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT_CTRL_FIXED_PAT1_K_SHFT                                                                                             2
#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT_CTRL_FIXED_PAT2_K_BMSK                                                                                           0x2
#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT_CTRL_FIXED_PAT2_K_SHFT                                                                                             1
#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT_CTRL_FIXED_PAT3_K_BMSK                                                                                           0x1
#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT_CTRL_FIXED_PAT3_K_SHFT                                                                                             0

#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT0_DATA_ADDR                                                                                                (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x64)
#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT0_DATA_OFFS                                                                                                (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x64)
#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT0_DATA_RMSK                                                                                                      0xff
#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT0_DATA_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT0_DATA_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT0_DATA_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT0_DATA_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT0_DATA_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT0_DATA_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT0_DATA_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT0_DATA_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT0_DATA_IN)
#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT0_DATA_FIXED_PAT0_BMSK                                                                                           0xff
#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT0_DATA_FIXED_PAT0_SHFT                                                                                              0

#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT1_DATA_ADDR                                                                                                (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x68)
#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT1_DATA_OFFS                                                                                                (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x68)
#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT1_DATA_RMSK                                                                                                      0xff
#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT1_DATA_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT1_DATA_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT1_DATA_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT1_DATA_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT1_DATA_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT1_DATA_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT1_DATA_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT1_DATA_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT1_DATA_IN)
#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT1_DATA_FIXED_PAT1_BMSK                                                                                           0xff
#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT1_DATA_FIXED_PAT1_SHFT                                                                                              0

#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT2_DATA_ADDR                                                                                                (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x6c)
#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT2_DATA_OFFS                                                                                                (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x6c)
#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT2_DATA_RMSK                                                                                                      0xff
#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT2_DATA_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT2_DATA_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT2_DATA_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT2_DATA_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT2_DATA_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT2_DATA_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT2_DATA_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT2_DATA_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT2_DATA_IN)
#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT2_DATA_FIXED_PAT2_BMSK                                                                                           0xff
#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT2_DATA_FIXED_PAT2_SHFT                                                                                              0

#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT3_DATA_ADDR                                                                                                (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x70)
#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT3_DATA_OFFS                                                                                                (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x70)
#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT3_DATA_RMSK                                                                                                      0xff
#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT3_DATA_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT3_DATA_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT3_DATA_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT3_DATA_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT3_DATA_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT3_DATA_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT3_DATA_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT3_DATA_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT3_DATA_IN)
#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT3_DATA_FIXED_PAT3_BMSK                                                                                           0xff
#define HWIO_UFS_MEM_UFS_PHY_BIST_FIXED_PAT3_DATA_FIXED_PAT3_SHFT                                                                                              0

#define HWIO_UFS_MEM_UFS_PHY_TX_HSGEAR_CAPABILITY_ADDR                                                                                                (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x74)
#define HWIO_UFS_MEM_UFS_PHY_TX_HSGEAR_CAPABILITY_OFFS                                                                                                (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x74)
#define HWIO_UFS_MEM_UFS_PHY_TX_HSGEAR_CAPABILITY_RMSK                                                                                                       0x7
#define HWIO_UFS_MEM_UFS_PHY_TX_HSGEAR_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TX_HSGEAR_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TX_HSGEAR_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TX_HSGEAR_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TX_HSGEAR_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_TX_HSGEAR_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_TX_HSGEAR_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_TX_HSGEAR_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_TX_HSGEAR_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_TX_HSGEAR_CAPABILITY_TX_HSGEAR_CAPABILITY_BMSK                                                                                  0x7
#define HWIO_UFS_MEM_UFS_PHY_TX_HSGEAR_CAPABILITY_TX_HSGEAR_CAPABILITY_SHFT                                                                                    0

#define HWIO_UFS_MEM_UFS_PHY_TX_PWMGEAR_CAPABILITY_ADDR                                                                                               (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x78)
#define HWIO_UFS_MEM_UFS_PHY_TX_PWMGEAR_CAPABILITY_OFFS                                                                                               (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x78)
#define HWIO_UFS_MEM_UFS_PHY_TX_PWMGEAR_CAPABILITY_RMSK                                                                                                      0x7
#define HWIO_UFS_MEM_UFS_PHY_TX_PWMGEAR_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TX_PWMGEAR_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TX_PWMGEAR_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TX_PWMGEAR_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TX_PWMGEAR_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_TX_PWMGEAR_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_TX_PWMGEAR_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_TX_PWMGEAR_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_TX_PWMGEAR_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_TX_PWMGEAR_CAPABILITY_TX_PWMGEAR_CAPABILITY_BMSK                                                                                0x7
#define HWIO_UFS_MEM_UFS_PHY_TX_PWMGEAR_CAPABILITY_TX_PWMGEAR_CAPABILITY_SHFT                                                                                  0

#define HWIO_UFS_MEM_UFS_PHY_TX_AMPLITUDE_CAPABILITY_ADDR                                                                                             (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x7c)
#define HWIO_UFS_MEM_UFS_PHY_TX_AMPLITUDE_CAPABILITY_OFFS                                                                                             (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x7c)
#define HWIO_UFS_MEM_UFS_PHY_TX_AMPLITUDE_CAPABILITY_RMSK                                                                                                    0x3
#define HWIO_UFS_MEM_UFS_PHY_TX_AMPLITUDE_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TX_AMPLITUDE_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TX_AMPLITUDE_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TX_AMPLITUDE_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TX_AMPLITUDE_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_TX_AMPLITUDE_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_TX_AMPLITUDE_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_TX_AMPLITUDE_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_TX_AMPLITUDE_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_TX_AMPLITUDE_CAPABILITY_TX_AMPLITUDE_CAPABILITY_BMSK                                                                            0x3
#define HWIO_UFS_MEM_UFS_PHY_TX_AMPLITUDE_CAPABILITY_TX_AMPLITUDE_CAPABILITY_SHFT                                                                              0

#define HWIO_UFS_MEM_UFS_PHY_TX_EXTERNALSYNC_CAPABILITY_ADDR                                                                                          (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x80)
#define HWIO_UFS_MEM_UFS_PHY_TX_EXTERNALSYNC_CAPABILITY_OFFS                                                                                          (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x80)
#define HWIO_UFS_MEM_UFS_PHY_TX_EXTERNALSYNC_CAPABILITY_RMSK                                                                                                 0x1
#define HWIO_UFS_MEM_UFS_PHY_TX_EXTERNALSYNC_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TX_EXTERNALSYNC_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TX_EXTERNALSYNC_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TX_EXTERNALSYNC_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TX_EXTERNALSYNC_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_TX_EXTERNALSYNC_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_TX_EXTERNALSYNC_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_TX_EXTERNALSYNC_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_TX_EXTERNALSYNC_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_TX_EXTERNALSYNC_CAPABILITY_TX_EXTERNALSYNC_CAPABILITY_BMSK                                                                      0x1
#define HWIO_UFS_MEM_UFS_PHY_TX_EXTERNALSYNC_CAPABILITY_TX_EXTERNALSYNC_CAPABILITY_SHFT                                                                        0

#define HWIO_UFS_MEM_UFS_PHY_TX_HS_UNTERMINATED_LINE_DRIVE_CAPABILITY_ADDR                                                                            (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x84)
#define HWIO_UFS_MEM_UFS_PHY_TX_HS_UNTERMINATED_LINE_DRIVE_CAPABILITY_OFFS                                                                            (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x84)
#define HWIO_UFS_MEM_UFS_PHY_TX_HS_UNTERMINATED_LINE_DRIVE_CAPABILITY_RMSK                                                                                   0x1
#define HWIO_UFS_MEM_UFS_PHY_TX_HS_UNTERMINATED_LINE_DRIVE_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TX_HS_UNTERMINATED_LINE_DRIVE_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TX_HS_UNTERMINATED_LINE_DRIVE_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TX_HS_UNTERMINATED_LINE_DRIVE_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TX_HS_UNTERMINATED_LINE_DRIVE_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_TX_HS_UNTERMINATED_LINE_DRIVE_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_TX_HS_UNTERMINATED_LINE_DRIVE_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_TX_HS_UNTERMINATED_LINE_DRIVE_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_TX_HS_UNTERMINATED_LINE_DRIVE_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_TX_HS_UNTERMINATED_LINE_DRIVE_CAPABILITY_TX_HS_UNTERMINATED_LINE_DRIVE_CAPABILITY_BMSK                                          0x1
#define HWIO_UFS_MEM_UFS_PHY_TX_HS_UNTERMINATED_LINE_DRIVE_CAPABILITY_TX_HS_UNTERMINATED_LINE_DRIVE_CAPABILITY_SHFT                                            0

#define HWIO_UFS_MEM_UFS_PHY_TX_LS_TERMINATED_LINE_DRIVE_CAPABILITY_ADDR                                                                              (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x88)
#define HWIO_UFS_MEM_UFS_PHY_TX_LS_TERMINATED_LINE_DRIVE_CAPABILITY_OFFS                                                                              (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x88)
#define HWIO_UFS_MEM_UFS_PHY_TX_LS_TERMINATED_LINE_DRIVE_CAPABILITY_RMSK                                                                                     0x1
#define HWIO_UFS_MEM_UFS_PHY_TX_LS_TERMINATED_LINE_DRIVE_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TX_LS_TERMINATED_LINE_DRIVE_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TX_LS_TERMINATED_LINE_DRIVE_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TX_LS_TERMINATED_LINE_DRIVE_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TX_LS_TERMINATED_LINE_DRIVE_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_TX_LS_TERMINATED_LINE_DRIVE_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_TX_LS_TERMINATED_LINE_DRIVE_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_TX_LS_TERMINATED_LINE_DRIVE_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_TX_LS_TERMINATED_LINE_DRIVE_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_TX_LS_TERMINATED_LINE_DRIVE_CAPABILITY_TX_LS_TERMINATED_LINE_DRIVE_CAPABILITY_BMSK                                              0x1
#define HWIO_UFS_MEM_UFS_PHY_TX_LS_TERMINATED_LINE_DRIVE_CAPABILITY_TX_LS_TERMINATED_LINE_DRIVE_CAPABILITY_SHFT                                                0

#define HWIO_UFS_MEM_UFS_PHY_TX_MIN_SLEEP_NOCONFIG_TIME_CAPABILITY_ADDR                                                                               (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x8c)
#define HWIO_UFS_MEM_UFS_PHY_TX_MIN_SLEEP_NOCONFIG_TIME_CAPABILITY_OFFS                                                                               (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x8c)
#define HWIO_UFS_MEM_UFS_PHY_TX_MIN_SLEEP_NOCONFIG_TIME_CAPABILITY_RMSK                                                                                      0xf
#define HWIO_UFS_MEM_UFS_PHY_TX_MIN_SLEEP_NOCONFIG_TIME_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TX_MIN_SLEEP_NOCONFIG_TIME_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TX_MIN_SLEEP_NOCONFIG_TIME_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TX_MIN_SLEEP_NOCONFIG_TIME_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TX_MIN_SLEEP_NOCONFIG_TIME_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_TX_MIN_SLEEP_NOCONFIG_TIME_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_TX_MIN_SLEEP_NOCONFIG_TIME_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_TX_MIN_SLEEP_NOCONFIG_TIME_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_TX_MIN_SLEEP_NOCONFIG_TIME_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_TX_MIN_SLEEP_NOCONFIG_TIME_CAPABILITY_TX_MIN_SLEEP_NOCONFIG_TIME_CAPABILITY_BMSK                                                0xf
#define HWIO_UFS_MEM_UFS_PHY_TX_MIN_SLEEP_NOCONFIG_TIME_CAPABILITY_TX_MIN_SLEEP_NOCONFIG_TIME_CAPABILITY_SHFT                                                  0

#define HWIO_UFS_MEM_UFS_PHY_TX_MIN_STALL_NOCONFIG_TIME_CAPABILITY_ADDR                                                                               (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x90)
#define HWIO_UFS_MEM_UFS_PHY_TX_MIN_STALL_NOCONFIG_TIME_CAPABILITY_OFFS                                                                               (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x90)
#define HWIO_UFS_MEM_UFS_PHY_TX_MIN_STALL_NOCONFIG_TIME_CAPABILITY_RMSK                                                                                     0xff
#define HWIO_UFS_MEM_UFS_PHY_TX_MIN_STALL_NOCONFIG_TIME_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TX_MIN_STALL_NOCONFIG_TIME_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TX_MIN_STALL_NOCONFIG_TIME_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TX_MIN_STALL_NOCONFIG_TIME_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TX_MIN_STALL_NOCONFIG_TIME_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_TX_MIN_STALL_NOCONFIG_TIME_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_TX_MIN_STALL_NOCONFIG_TIME_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_TX_MIN_STALL_NOCONFIG_TIME_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_TX_MIN_STALL_NOCONFIG_TIME_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_TX_MIN_STALL_NOCONFIG_TIME_CAPABILITY_TX_MIN_STALL_NOCONFIG_TIME_CAPABILITY_BMSK                                               0xff
#define HWIO_UFS_MEM_UFS_PHY_TX_MIN_STALL_NOCONFIG_TIME_CAPABILITY_TX_MIN_STALL_NOCONFIG_TIME_CAPABILITY_SHFT                                                  0

#define HWIO_UFS_MEM_UFS_PHY_TX_MIN_SAVE_CONFIG_TIME_CAPABILITY_ADDR                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x94)
#define HWIO_UFS_MEM_UFS_PHY_TX_MIN_SAVE_CONFIG_TIME_CAPABILITY_OFFS                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x94)
#define HWIO_UFS_MEM_UFS_PHY_TX_MIN_SAVE_CONFIG_TIME_CAPABILITY_RMSK                                                                                        0xff
#define HWIO_UFS_MEM_UFS_PHY_TX_MIN_SAVE_CONFIG_TIME_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TX_MIN_SAVE_CONFIG_TIME_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TX_MIN_SAVE_CONFIG_TIME_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TX_MIN_SAVE_CONFIG_TIME_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TX_MIN_SAVE_CONFIG_TIME_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_TX_MIN_SAVE_CONFIG_TIME_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_TX_MIN_SAVE_CONFIG_TIME_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_TX_MIN_SAVE_CONFIG_TIME_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_TX_MIN_SAVE_CONFIG_TIME_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_TX_MIN_SAVE_CONFIG_TIME_CAPABILITY_TX_MIN_SAVE_CONFIG_TIME_CAPABILITY_BMSK                                                     0xff
#define HWIO_UFS_MEM_UFS_PHY_TX_MIN_SAVE_CONFIG_TIME_CAPABILITY_TX_MIN_SAVE_CONFIG_TIME_CAPABILITY_SHFT                                                        0

#define HWIO_UFS_MEM_UFS_PHY_TX_REF_CLOCK_SHARED_CAPABILITY_ADDR                                                                                      (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x98)
#define HWIO_UFS_MEM_UFS_PHY_TX_REF_CLOCK_SHARED_CAPABILITY_OFFS                                                                                      (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x98)
#define HWIO_UFS_MEM_UFS_PHY_TX_REF_CLOCK_SHARED_CAPABILITY_RMSK                                                                                             0x1
#define HWIO_UFS_MEM_UFS_PHY_TX_REF_CLOCK_SHARED_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TX_REF_CLOCK_SHARED_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TX_REF_CLOCK_SHARED_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TX_REF_CLOCK_SHARED_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TX_REF_CLOCK_SHARED_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_TX_REF_CLOCK_SHARED_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_TX_REF_CLOCK_SHARED_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_TX_REF_CLOCK_SHARED_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_TX_REF_CLOCK_SHARED_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_TX_REF_CLOCK_SHARED_CAPABILITY_TX_REF_CLOCK_SHARED_CAPABILITY_BMSK                                                              0x1
#define HWIO_UFS_MEM_UFS_PHY_TX_REF_CLOCK_SHARED_CAPABILITY_TX_REF_CLOCK_SHARED_CAPABILITY_SHFT                                                                0

#define HWIO_UFS_MEM_UFS_PHY_TX_PHY_MAJORMINOR_RELEASE_CAPABILITY_ADDR                                                                                (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x9c)
#define HWIO_UFS_MEM_UFS_PHY_TX_PHY_MAJORMINOR_RELEASE_CAPABILITY_OFFS                                                                                (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x9c)
#define HWIO_UFS_MEM_UFS_PHY_TX_PHY_MAJORMINOR_RELEASE_CAPABILITY_RMSK                                                                                      0xff
#define HWIO_UFS_MEM_UFS_PHY_TX_PHY_MAJORMINOR_RELEASE_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TX_PHY_MAJORMINOR_RELEASE_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TX_PHY_MAJORMINOR_RELEASE_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TX_PHY_MAJORMINOR_RELEASE_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TX_PHY_MAJORMINOR_RELEASE_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_TX_PHY_MAJORMINOR_RELEASE_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_TX_PHY_MAJORMINOR_RELEASE_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_TX_PHY_MAJORMINOR_RELEASE_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_TX_PHY_MAJORMINOR_RELEASE_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_TX_PHY_MAJORMINOR_RELEASE_CAPABILITY_TX_PHY_MAJOR_RELEASE_CAPABILITY_BMSK                                                      0xf0
#define HWIO_UFS_MEM_UFS_PHY_TX_PHY_MAJORMINOR_RELEASE_CAPABILITY_TX_PHY_MAJOR_RELEASE_CAPABILITY_SHFT                                                         4
#define HWIO_UFS_MEM_UFS_PHY_TX_PHY_MAJORMINOR_RELEASE_CAPABILITY_TX_PHY_MINOR_RELEASE_CAPABILITY_BMSK                                                       0xf
#define HWIO_UFS_MEM_UFS_PHY_TX_PHY_MAJORMINOR_RELEASE_CAPABILITY_TX_PHY_MINOR_RELEASE_CAPABILITY_SHFT                                                         0

#define HWIO_UFS_MEM_UFS_PHY_TX_PHY_EDITORIAL_RELEASE_CAPABILITY_ADDR                                                                                 (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0xa0)
#define HWIO_UFS_MEM_UFS_PHY_TX_PHY_EDITORIAL_RELEASE_CAPABILITY_OFFS                                                                                 (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0xa0)
#define HWIO_UFS_MEM_UFS_PHY_TX_PHY_EDITORIAL_RELEASE_CAPABILITY_RMSK                                                                                       0xff
#define HWIO_UFS_MEM_UFS_PHY_TX_PHY_EDITORIAL_RELEASE_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TX_PHY_EDITORIAL_RELEASE_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TX_PHY_EDITORIAL_RELEASE_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TX_PHY_EDITORIAL_RELEASE_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TX_PHY_EDITORIAL_RELEASE_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_TX_PHY_EDITORIAL_RELEASE_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_TX_PHY_EDITORIAL_RELEASE_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_TX_PHY_EDITORIAL_RELEASE_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_TX_PHY_EDITORIAL_RELEASE_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_TX_PHY_EDITORIAL_RELEASE_CAPABILITY_TX_PHY_EDITORIAL_RELEASE_CAPABILITY_BMSK                                                   0xff
#define HWIO_UFS_MEM_UFS_PHY_TX_PHY_EDITORIAL_RELEASE_CAPABILITY_TX_PHY_EDITORIAL_RELEASE_CAPABILITY_SHFT                                                      0

#define HWIO_UFS_MEM_UFS_PHY_TX_HIBERN8TIME_CAPABILITY_ADDR                                                                                           (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0xa4)
#define HWIO_UFS_MEM_UFS_PHY_TX_HIBERN8TIME_CAPABILITY_OFFS                                                                                           (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0xa4)
#define HWIO_UFS_MEM_UFS_PHY_TX_HIBERN8TIME_CAPABILITY_RMSK                                                                                                 0xff
#define HWIO_UFS_MEM_UFS_PHY_TX_HIBERN8TIME_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TX_HIBERN8TIME_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TX_HIBERN8TIME_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TX_HIBERN8TIME_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TX_HIBERN8TIME_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_TX_HIBERN8TIME_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_TX_HIBERN8TIME_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_TX_HIBERN8TIME_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_TX_HIBERN8TIME_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_TX_HIBERN8TIME_CAPABILITY_TX_HIBERN8TIME_CAPABILITY_BMSK                                                                       0xff
#define HWIO_UFS_MEM_UFS_PHY_TX_HIBERN8TIME_CAPABILITY_TX_HIBERN8TIME_CAPABILITY_SHFT                                                                          0

#define HWIO_UFS_MEM_UFS_PHY_TX_ADVANCED_GRANULARITY_CAPABILITY_ADDR                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0xa8)
#define HWIO_UFS_MEM_UFS_PHY_TX_ADVANCED_GRANULARITY_CAPABILITY_OFFS                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0xa8)
#define HWIO_UFS_MEM_UFS_PHY_TX_ADVANCED_GRANULARITY_CAPABILITY_RMSK                                                                                         0x7
#define HWIO_UFS_MEM_UFS_PHY_TX_ADVANCED_GRANULARITY_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TX_ADVANCED_GRANULARITY_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TX_ADVANCED_GRANULARITY_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TX_ADVANCED_GRANULARITY_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TX_ADVANCED_GRANULARITY_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_TX_ADVANCED_GRANULARITY_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_TX_ADVANCED_GRANULARITY_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_TX_ADVANCED_GRANULARITY_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_TX_ADVANCED_GRANULARITY_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_TX_ADVANCED_GRANULARITY_CAPABILITY_TX_ADVANCED_GRANULARITY_STEP_CAPABILITY_BMSK                                                 0x6
#define HWIO_UFS_MEM_UFS_PHY_TX_ADVANCED_GRANULARITY_CAPABILITY_TX_ADVANCED_GRANULARITY_STEP_CAPABILITY_SHFT                                                   1
#define HWIO_UFS_MEM_UFS_PHY_TX_ADVANCED_GRANULARITY_CAPABILITY_TX_ADVANCED_GRANULARITY_CAPABILITY_BMSK                                                      0x1
#define HWIO_UFS_MEM_UFS_PHY_TX_ADVANCED_GRANULARITY_CAPABILITY_TX_ADVANCED_GRANULARITY_CAPABILITY_SHFT                                                        0

#define HWIO_UFS_MEM_UFS_PHY_TX_ADVANCED_HIBERN8TIME_CAPABILITY_ADDR                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0xac)
#define HWIO_UFS_MEM_UFS_PHY_TX_ADVANCED_HIBERN8TIME_CAPABILITY_OFFS                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0xac)
#define HWIO_UFS_MEM_UFS_PHY_TX_ADVANCED_HIBERN8TIME_CAPABILITY_RMSK                                                                                        0xff
#define HWIO_UFS_MEM_UFS_PHY_TX_ADVANCED_HIBERN8TIME_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TX_ADVANCED_HIBERN8TIME_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TX_ADVANCED_HIBERN8TIME_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TX_ADVANCED_HIBERN8TIME_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TX_ADVANCED_HIBERN8TIME_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_TX_ADVANCED_HIBERN8TIME_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_TX_ADVANCED_HIBERN8TIME_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_TX_ADVANCED_HIBERN8TIME_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_TX_ADVANCED_HIBERN8TIME_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_TX_ADVANCED_HIBERN8TIME_CAPABILITY_TX_ADVANCED_HIBERN8TIME_CAPABILITY_BMSK                                                     0xff
#define HWIO_UFS_MEM_UFS_PHY_TX_ADVANCED_HIBERN8TIME_CAPABILITY_TX_ADVANCED_HIBERN8TIME_CAPABILITY_SHFT                                                        0

#define HWIO_UFS_MEM_UFS_PHY_TX_HS_EQUALIZER_SETTING_CAPABILITY_ADDR                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0xb0)
#define HWIO_UFS_MEM_UFS_PHY_TX_HS_EQUALIZER_SETTING_CAPABILITY_OFFS                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0xb0)
#define HWIO_UFS_MEM_UFS_PHY_TX_HS_EQUALIZER_SETTING_CAPABILITY_RMSK                                                                                        0x7f
#define HWIO_UFS_MEM_UFS_PHY_TX_HS_EQUALIZER_SETTING_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TX_HS_EQUALIZER_SETTING_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TX_HS_EQUALIZER_SETTING_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TX_HS_EQUALIZER_SETTING_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TX_HS_EQUALIZER_SETTING_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_TX_HS_EQUALIZER_SETTING_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_TX_HS_EQUALIZER_SETTING_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_TX_HS_EQUALIZER_SETTING_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_TX_HS_EQUALIZER_SETTING_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_TX_HS_EQUALIZER_SETTING_CAPABILITY_TX_HS_EQUALIZER_SETTING_CAPABILITY_BMSK                                                     0x7f
#define HWIO_UFS_MEM_UFS_PHY_TX_HS_EQUALIZER_SETTING_CAPABILITY_TX_HS_EQUALIZER_SETTING_CAPABILITY_SHFT                                                        0

#define HWIO_UFS_MEM_UFS_PHY_TX_EXTENDED_MIN_SAVE_CONFIG_TIME_GRANULARITY_CAPABILITY_ADDR                                                             (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0xb4)
#define HWIO_UFS_MEM_UFS_PHY_TX_EXTENDED_MIN_SAVE_CONFIG_TIME_GRANULARITY_CAPABILITY_OFFS                                                             (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0xb4)
#define HWIO_UFS_MEM_UFS_PHY_TX_EXTENDED_MIN_SAVE_CONFIG_TIME_GRANULARITY_CAPABILITY_RMSK                                                                    0x1
#define HWIO_UFS_MEM_UFS_PHY_TX_EXTENDED_MIN_SAVE_CONFIG_TIME_GRANULARITY_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TX_EXTENDED_MIN_SAVE_CONFIG_TIME_GRANULARITY_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TX_EXTENDED_MIN_SAVE_CONFIG_TIME_GRANULARITY_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TX_EXTENDED_MIN_SAVE_CONFIG_TIME_GRANULARITY_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TX_EXTENDED_MIN_SAVE_CONFIG_TIME_GRANULARITY_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_TX_EXTENDED_MIN_SAVE_CONFIG_TIME_GRANULARITY_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_TX_EXTENDED_MIN_SAVE_CONFIG_TIME_GRANULARITY_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_TX_EXTENDED_MIN_SAVE_CONFIG_TIME_GRANULARITY_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_TX_EXTENDED_MIN_SAVE_CONFIG_TIME_GRANULARITY_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_TX_EXTENDED_MIN_SAVE_CONFIG_TIME_GRANULARITY_CAPABILITY_TX_EXT_MIN_SAVE_CONFIG_TIME_GRANULARITY_CAPABILITY_BMSK                 0x1
#define HWIO_UFS_MEM_UFS_PHY_TX_EXTENDED_MIN_SAVE_CONFIG_TIME_GRANULARITY_CAPABILITY_TX_EXT_MIN_SAVE_CONFIG_TIME_GRANULARITY_CAPABILITY_SHFT                   0

#define HWIO_UFS_MEM_UFS_PHY_TX_EXTENDED_MIN_SAVE_CONFIG_TIME_CAPABILITY_ADDR                                                                         (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0xb8)
#define HWIO_UFS_MEM_UFS_PHY_TX_EXTENDED_MIN_SAVE_CONFIG_TIME_CAPABILITY_OFFS                                                                         (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0xb8)
#define HWIO_UFS_MEM_UFS_PHY_TX_EXTENDED_MIN_SAVE_CONFIG_TIME_CAPABILITY_RMSK                                                                               0x7f
#define HWIO_UFS_MEM_UFS_PHY_TX_EXTENDED_MIN_SAVE_CONFIG_TIME_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TX_EXTENDED_MIN_SAVE_CONFIG_TIME_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TX_EXTENDED_MIN_SAVE_CONFIG_TIME_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TX_EXTENDED_MIN_SAVE_CONFIG_TIME_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TX_EXTENDED_MIN_SAVE_CONFIG_TIME_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_TX_EXTENDED_MIN_SAVE_CONFIG_TIME_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_TX_EXTENDED_MIN_SAVE_CONFIG_TIME_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_TX_EXTENDED_MIN_SAVE_CONFIG_TIME_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_TX_EXTENDED_MIN_SAVE_CONFIG_TIME_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_TX_EXTENDED_MIN_SAVE_CONFIG_TIME_CAPABILITY_TX_EXT_MIN_SAVE_CONFIG_TIME_CAPABILITY_BMSK                                        0x7f
#define HWIO_UFS_MEM_UFS_PHY_TX_EXTENDED_MIN_SAVE_CONFIG_TIME_CAPABILITY_TX_EXT_MIN_SAVE_CONFIG_TIME_CAPABILITY_SHFT                                           0

#define HWIO_UFS_MEM_UFS_PHY_RX_HSGEAR_CAPABILITY_ADDR                                                                                                (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0xbc)
#define HWIO_UFS_MEM_UFS_PHY_RX_HSGEAR_CAPABILITY_OFFS                                                                                                (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0xbc)
#define HWIO_UFS_MEM_UFS_PHY_RX_HSGEAR_CAPABILITY_RMSK                                                                                                       0x7
#define HWIO_UFS_MEM_UFS_PHY_RX_HSGEAR_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_HSGEAR_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_HSGEAR_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_HSGEAR_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_HSGEAR_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_HSGEAR_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_HSGEAR_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_HSGEAR_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_HSGEAR_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_HSGEAR_CAPABILITY_RX_HSGEAR_CAPABILITY_BMSK                                                                                  0x7
#define HWIO_UFS_MEM_UFS_PHY_RX_HSGEAR_CAPABILITY_RX_HSGEAR_CAPABILITY_SHFT                                                                                    0

#define HWIO_UFS_MEM_UFS_PHY_RX_PWMGEAR_CAPABILITY_ADDR                                                                                               (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0xc0)
#define HWIO_UFS_MEM_UFS_PHY_RX_PWMGEAR_CAPABILITY_OFFS                                                                                               (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0xc0)
#define HWIO_UFS_MEM_UFS_PHY_RX_PWMGEAR_CAPABILITY_RMSK                                                                                                      0x7
#define HWIO_UFS_MEM_UFS_PHY_RX_PWMGEAR_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_PWMGEAR_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_PWMGEAR_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_PWMGEAR_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_PWMGEAR_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_PWMGEAR_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_PWMGEAR_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_PWMGEAR_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_PWMGEAR_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_PWMGEAR_CAPABILITY_RX_PWMGEAR_CAPABILITY_BMSK                                                                                0x7
#define HWIO_UFS_MEM_UFS_PHY_RX_PWMGEAR_CAPABILITY_RX_PWMGEAR_CAPABILITY_SHFT                                                                                  0

#define HWIO_UFS_MEM_UFS_PHY_RX_HS_UNTERMINATED_CAPABILITY_ADDR                                                                                       (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0xc4)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_UNTERMINATED_CAPABILITY_OFFS                                                                                       (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0xc4)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_UNTERMINATED_CAPABILITY_RMSK                                                                                              0x1
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_UNTERMINATED_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_HS_UNTERMINATED_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_UNTERMINATED_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_HS_UNTERMINATED_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_UNTERMINATED_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_HS_UNTERMINATED_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_UNTERMINATED_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_HS_UNTERMINATED_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_HS_UNTERMINATED_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_UNTERMINATED_CAPABILITY_RX_HS_UNTERMINATED_CAPABILITY_BMSK                                                                0x1
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_UNTERMINATED_CAPABILITY_RX_HS_UNTERMINATED_CAPABILITY_SHFT                                                                  0

#define HWIO_UFS_MEM_UFS_PHY_RX_LS_TERMINATED_CAPABILITY_ADDR                                                                                         (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0xc8)
#define HWIO_UFS_MEM_UFS_PHY_RX_LS_TERMINATED_CAPABILITY_OFFS                                                                                         (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0xc8)
#define HWIO_UFS_MEM_UFS_PHY_RX_LS_TERMINATED_CAPABILITY_RMSK                                                                                                0x1
#define HWIO_UFS_MEM_UFS_PHY_RX_LS_TERMINATED_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_LS_TERMINATED_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_LS_TERMINATED_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_LS_TERMINATED_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_LS_TERMINATED_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_LS_TERMINATED_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_LS_TERMINATED_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_LS_TERMINATED_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_LS_TERMINATED_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_LS_TERMINATED_CAPABILITY_RX_LS_TERMINATED_CAPABILITY_BMSK                                                                    0x1
#define HWIO_UFS_MEM_UFS_PHY_RX_LS_TERMINATED_CAPABILITY_RX_LS_TERMINATED_CAPABILITY_SHFT                                                                      0

#define HWIO_UFS_MEM_UFS_PHY_RX_MIN_SLEEP_NOCONFIG_TIME_CAPABILITY_ADDR                                                                               (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0xcc)
#define HWIO_UFS_MEM_UFS_PHY_RX_MIN_SLEEP_NOCONFIG_TIME_CAPABILITY_OFFS                                                                               (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0xcc)
#define HWIO_UFS_MEM_UFS_PHY_RX_MIN_SLEEP_NOCONFIG_TIME_CAPABILITY_RMSK                                                                                      0xf
#define HWIO_UFS_MEM_UFS_PHY_RX_MIN_SLEEP_NOCONFIG_TIME_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_MIN_SLEEP_NOCONFIG_TIME_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_MIN_SLEEP_NOCONFIG_TIME_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_MIN_SLEEP_NOCONFIG_TIME_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_MIN_SLEEP_NOCONFIG_TIME_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_MIN_SLEEP_NOCONFIG_TIME_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_MIN_SLEEP_NOCONFIG_TIME_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_MIN_SLEEP_NOCONFIG_TIME_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_MIN_SLEEP_NOCONFIG_TIME_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_MIN_SLEEP_NOCONFIG_TIME_CAPABILITY_RX_MIN_SLEEP_NOCONFIG_TIME_CAPABILITY_BMSK                                                0xf
#define HWIO_UFS_MEM_UFS_PHY_RX_MIN_SLEEP_NOCONFIG_TIME_CAPABILITY_RX_MIN_SLEEP_NOCONFIG_TIME_CAPABILITY_SHFT                                                  0

#define HWIO_UFS_MEM_UFS_PHY_RX_MIN_STALL_NOCONFIG_TIME_CAPABILITY_ADDR                                                                               (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0xd0)
#define HWIO_UFS_MEM_UFS_PHY_RX_MIN_STALL_NOCONFIG_TIME_CAPABILITY_OFFS                                                                               (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0xd0)
#define HWIO_UFS_MEM_UFS_PHY_RX_MIN_STALL_NOCONFIG_TIME_CAPABILITY_RMSK                                                                                     0xff
#define HWIO_UFS_MEM_UFS_PHY_RX_MIN_STALL_NOCONFIG_TIME_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_MIN_STALL_NOCONFIG_TIME_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_MIN_STALL_NOCONFIG_TIME_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_MIN_STALL_NOCONFIG_TIME_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_MIN_STALL_NOCONFIG_TIME_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_MIN_STALL_NOCONFIG_TIME_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_MIN_STALL_NOCONFIG_TIME_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_MIN_STALL_NOCONFIG_TIME_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_MIN_STALL_NOCONFIG_TIME_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_MIN_STALL_NOCONFIG_TIME_CAPABILITY_RX_MIN_STALL_NOCONFIG_TIME_CAPABILITY_BMSK                                               0xff
#define HWIO_UFS_MEM_UFS_PHY_RX_MIN_STALL_NOCONFIG_TIME_CAPABILITY_RX_MIN_STALL_NOCONFIG_TIME_CAPABILITY_SHFT                                                  0

#define HWIO_UFS_MEM_UFS_PHY_RX_MIN_SAVE_CONFIG_TIME_CAPABILITY_ADDR                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0xd4)
#define HWIO_UFS_MEM_UFS_PHY_RX_MIN_SAVE_CONFIG_TIME_CAPABILITY_OFFS                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0xd4)
#define HWIO_UFS_MEM_UFS_PHY_RX_MIN_SAVE_CONFIG_TIME_CAPABILITY_RMSK                                                                                        0xff
#define HWIO_UFS_MEM_UFS_PHY_RX_MIN_SAVE_CONFIG_TIME_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_MIN_SAVE_CONFIG_TIME_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_MIN_SAVE_CONFIG_TIME_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_MIN_SAVE_CONFIG_TIME_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_MIN_SAVE_CONFIG_TIME_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_MIN_SAVE_CONFIG_TIME_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_MIN_SAVE_CONFIG_TIME_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_MIN_SAVE_CONFIG_TIME_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_MIN_SAVE_CONFIG_TIME_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_MIN_SAVE_CONFIG_TIME_CAPABILITY_RX_MIN_SAVE_CONFIG_TIME_CAPABILITY_BMSK                                                     0xff
#define HWIO_UFS_MEM_UFS_PHY_RX_MIN_SAVE_CONFIG_TIME_CAPABILITY_RX_MIN_SAVE_CONFIG_TIME_CAPABILITY_SHFT                                                        0

#define HWIO_UFS_MEM_UFS_PHY_RX_REF_CLOCK_SHARED_CAPABILITY_ADDR                                                                                      (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0xd8)
#define HWIO_UFS_MEM_UFS_PHY_RX_REF_CLOCK_SHARED_CAPABILITY_OFFS                                                                                      (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0xd8)
#define HWIO_UFS_MEM_UFS_PHY_RX_REF_CLOCK_SHARED_CAPABILITY_RMSK                                                                                             0x1
#define HWIO_UFS_MEM_UFS_PHY_RX_REF_CLOCK_SHARED_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_REF_CLOCK_SHARED_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_REF_CLOCK_SHARED_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_REF_CLOCK_SHARED_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_REF_CLOCK_SHARED_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_REF_CLOCK_SHARED_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_REF_CLOCK_SHARED_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_REF_CLOCK_SHARED_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_REF_CLOCK_SHARED_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_REF_CLOCK_SHARED_CAPABILITY_RX_REF_CLOCK_SHARED_CAPABILITY_BMSK                                                              0x1
#define HWIO_UFS_MEM_UFS_PHY_RX_REF_CLOCK_SHARED_CAPABILITY_RX_REF_CLOCK_SHARED_CAPABILITY_SHFT                                                                0

#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G1_SYNC_LENGTH_CAPABILITY_ADDR                                                                                     (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0xdc)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G1_SYNC_LENGTH_CAPABILITY_OFFS                                                                                     (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0xdc)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G1_SYNC_LENGTH_CAPABILITY_RMSK                                                                                           0xff
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G1_SYNC_LENGTH_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_HS_G1_SYNC_LENGTH_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G1_SYNC_LENGTH_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_HS_G1_SYNC_LENGTH_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G1_SYNC_LENGTH_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_HS_G1_SYNC_LENGTH_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G1_SYNC_LENGTH_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_HS_G1_SYNC_LENGTH_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_HS_G1_SYNC_LENGTH_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G1_SYNC_LENGTH_CAPABILITY_RX_HS_G1_SYNC_RANGE_CAPABILITY_BMSK                                                            0xc0
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G1_SYNC_LENGTH_CAPABILITY_RX_HS_G1_SYNC_RANGE_CAPABILITY_SHFT                                                               6
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G1_SYNC_LENGTH_CAPABILITY_RX_HS_G1_SYNC_LENGTH_CAPABILITY_BMSK                                                           0x3f
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G1_SYNC_LENGTH_CAPABILITY_RX_HS_G1_SYNC_LENGTH_CAPABILITY_SHFT                                                              0

#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G1_PREPARE_LENGTH_CAPABILITY_ADDR                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0xe0)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G1_PREPARE_LENGTH_CAPABILITY_OFFS                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0xe0)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G1_PREPARE_LENGTH_CAPABILITY_RMSK                                                                                         0xf
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G1_PREPARE_LENGTH_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_HS_G1_PREPARE_LENGTH_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G1_PREPARE_LENGTH_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_HS_G1_PREPARE_LENGTH_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G1_PREPARE_LENGTH_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_HS_G1_PREPARE_LENGTH_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G1_PREPARE_LENGTH_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_HS_G1_PREPARE_LENGTH_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_HS_G1_PREPARE_LENGTH_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G1_PREPARE_LENGTH_CAPABILITY_RX_HS_G1_PREPARE_LENGTH_CAPABILITY_BMSK                                                      0xf
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G1_PREPARE_LENGTH_CAPABILITY_RX_HS_G1_PREPARE_LENGTH_CAPABILITY_SHFT                                                        0

#define HWIO_UFS_MEM_UFS_PHY_RX_LS_PREPARE_LENGTH_CAPABILITY_ADDR                                                                                     (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0xe4)
#define HWIO_UFS_MEM_UFS_PHY_RX_LS_PREPARE_LENGTH_CAPABILITY_OFFS                                                                                     (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0xe4)
#define HWIO_UFS_MEM_UFS_PHY_RX_LS_PREPARE_LENGTH_CAPABILITY_RMSK                                                                                            0xf
#define HWIO_UFS_MEM_UFS_PHY_RX_LS_PREPARE_LENGTH_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_LS_PREPARE_LENGTH_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_LS_PREPARE_LENGTH_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_LS_PREPARE_LENGTH_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_LS_PREPARE_LENGTH_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_LS_PREPARE_LENGTH_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_LS_PREPARE_LENGTH_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_LS_PREPARE_LENGTH_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_LS_PREPARE_LENGTH_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_LS_PREPARE_LENGTH_CAPABILITY_RX_LS_PREPARE_LENGTH_CAPABILITY_BMSK                                                            0xf
#define HWIO_UFS_MEM_UFS_PHY_RX_LS_PREPARE_LENGTH_CAPABILITY_RX_LS_PREPARE_LENGTH_CAPABILITY_SHFT                                                              0

#define HWIO_UFS_MEM_UFS_PHY_RX_PWM_BURST_CLOSURE_LENGTH_CAPABILITY_ADDR                                                                              (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0xe8)
#define HWIO_UFS_MEM_UFS_PHY_RX_PWM_BURST_CLOSURE_LENGTH_CAPABILITY_OFFS                                                                              (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0xe8)
#define HWIO_UFS_MEM_UFS_PHY_RX_PWM_BURST_CLOSURE_LENGTH_CAPABILITY_RMSK                                                                                    0x1f
#define HWIO_UFS_MEM_UFS_PHY_RX_PWM_BURST_CLOSURE_LENGTH_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_PWM_BURST_CLOSURE_LENGTH_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_PWM_BURST_CLOSURE_LENGTH_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_PWM_BURST_CLOSURE_LENGTH_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_PWM_BURST_CLOSURE_LENGTH_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_PWM_BURST_CLOSURE_LENGTH_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_PWM_BURST_CLOSURE_LENGTH_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_PWM_BURST_CLOSURE_LENGTH_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_PWM_BURST_CLOSURE_LENGTH_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_PWM_BURST_CLOSURE_LENGTH_CAPABILITY_RX_PWM_BURST_CLOSURE_LENGTH_CAPABILITY_BMSK                                             0x1f
#define HWIO_UFS_MEM_UFS_PHY_RX_PWM_BURST_CLOSURE_LENGTH_CAPABILITY_RX_PWM_BURST_CLOSURE_LENGTH_CAPABILITY_SHFT                                                0

#define HWIO_UFS_MEM_UFS_PHY_RX_MIN_ACTIVATETIME_CAPABILITY_ADDR                                                                                      (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0xec)
#define HWIO_UFS_MEM_UFS_PHY_RX_MIN_ACTIVATETIME_CAPABILITY_OFFS                                                                                      (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0xec)
#define HWIO_UFS_MEM_UFS_PHY_RX_MIN_ACTIVATETIME_CAPABILITY_RMSK                                                                                             0xf
#define HWIO_UFS_MEM_UFS_PHY_RX_MIN_ACTIVATETIME_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_MIN_ACTIVATETIME_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_MIN_ACTIVATETIME_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_MIN_ACTIVATETIME_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_MIN_ACTIVATETIME_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_MIN_ACTIVATETIME_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_MIN_ACTIVATETIME_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_MIN_ACTIVATETIME_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_MIN_ACTIVATETIME_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_MIN_ACTIVATETIME_CAPABILITY_RX_MIN_ACTIVATETIME_CAPABILITY_BMSK                                                              0xf
#define HWIO_UFS_MEM_UFS_PHY_RX_MIN_ACTIVATETIME_CAPABILITY_RX_MIN_ACTIVATETIME_CAPABILITY_SHFT                                                                0

#define HWIO_UFS_MEM_UFS_PHY_RX_PHY_MAJORMINOR_RELEASE_CAPABILITY_ADDR                                                                                (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0xf0)
#define HWIO_UFS_MEM_UFS_PHY_RX_PHY_MAJORMINOR_RELEASE_CAPABILITY_OFFS                                                                                (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0xf0)
#define HWIO_UFS_MEM_UFS_PHY_RX_PHY_MAJORMINOR_RELEASE_CAPABILITY_RMSK                                                                                      0xff
#define HWIO_UFS_MEM_UFS_PHY_RX_PHY_MAJORMINOR_RELEASE_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_PHY_MAJORMINOR_RELEASE_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_PHY_MAJORMINOR_RELEASE_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_PHY_MAJORMINOR_RELEASE_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_PHY_MAJORMINOR_RELEASE_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_PHY_MAJORMINOR_RELEASE_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_PHY_MAJORMINOR_RELEASE_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_PHY_MAJORMINOR_RELEASE_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_PHY_MAJORMINOR_RELEASE_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_PHY_MAJORMINOR_RELEASE_CAPABILITY_RX_PHY_MAJOR_RELEASE_CAPABILITY_BMSK                                                      0xf0
#define HWIO_UFS_MEM_UFS_PHY_RX_PHY_MAJORMINOR_RELEASE_CAPABILITY_RX_PHY_MAJOR_RELEASE_CAPABILITY_SHFT                                                         4
#define HWIO_UFS_MEM_UFS_PHY_RX_PHY_MAJORMINOR_RELEASE_CAPABILITY_RX_PHY_MINOR_RELEASE_CAPABILITY_BMSK                                                       0xf
#define HWIO_UFS_MEM_UFS_PHY_RX_PHY_MAJORMINOR_RELEASE_CAPABILITY_RX_PHY_MINOR_RELEASE_CAPABILITY_SHFT                                                         0

#define HWIO_UFS_MEM_UFS_PHY_RX_PHY_EDITORIAL_RELEASE_CAPABILITY_ADDR                                                                                 (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0xf4)
#define HWIO_UFS_MEM_UFS_PHY_RX_PHY_EDITORIAL_RELEASE_CAPABILITY_OFFS                                                                                 (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0xf4)
#define HWIO_UFS_MEM_UFS_PHY_RX_PHY_EDITORIAL_RELEASE_CAPABILITY_RMSK                                                                                       0xff
#define HWIO_UFS_MEM_UFS_PHY_RX_PHY_EDITORIAL_RELEASE_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_PHY_EDITORIAL_RELEASE_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_PHY_EDITORIAL_RELEASE_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_PHY_EDITORIAL_RELEASE_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_PHY_EDITORIAL_RELEASE_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_PHY_EDITORIAL_RELEASE_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_PHY_EDITORIAL_RELEASE_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_PHY_EDITORIAL_RELEASE_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_PHY_EDITORIAL_RELEASE_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_PHY_EDITORIAL_RELEASE_CAPABILITY_RX_PHY_EDITORIAL_RELEASE_CAPABILITY_BMSK                                                   0xff
#define HWIO_UFS_MEM_UFS_PHY_RX_PHY_EDITORIAL_RELEASE_CAPABILITY_RX_PHY_EDITORIAL_RELEASE_CAPABILITY_SHFT                                                      0

#define HWIO_UFS_MEM_UFS_PHY_RX_HIBERN8TIME_CAPABILITY_ADDR                                                                                           (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0xf8)
#define HWIO_UFS_MEM_UFS_PHY_RX_HIBERN8TIME_CAPABILITY_OFFS                                                                                           (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0xf8)
#define HWIO_UFS_MEM_UFS_PHY_RX_HIBERN8TIME_CAPABILITY_RMSK                                                                                                 0xff
#define HWIO_UFS_MEM_UFS_PHY_RX_HIBERN8TIME_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_HIBERN8TIME_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_HIBERN8TIME_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_HIBERN8TIME_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_HIBERN8TIME_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_HIBERN8TIME_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_HIBERN8TIME_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_HIBERN8TIME_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_HIBERN8TIME_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_HIBERN8TIME_CAPABILITY_RX_HIBERN8TIME_CAPABILITY_BMSK                                                                       0xff
#define HWIO_UFS_MEM_UFS_PHY_RX_HIBERN8TIME_CAPABILITY_RX_HIBERN8TIME_CAPABILITY_SHFT                                                                          0

#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G2_SYNC_LENGTH_CAPABILITY_ADDR                                                                                     (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0xfc)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G2_SYNC_LENGTH_CAPABILITY_OFFS                                                                                     (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0xfc)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G2_SYNC_LENGTH_CAPABILITY_RMSK                                                                                           0xff
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G2_SYNC_LENGTH_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_HS_G2_SYNC_LENGTH_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G2_SYNC_LENGTH_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_HS_G2_SYNC_LENGTH_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G2_SYNC_LENGTH_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_HS_G2_SYNC_LENGTH_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G2_SYNC_LENGTH_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_HS_G2_SYNC_LENGTH_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_HS_G2_SYNC_LENGTH_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G2_SYNC_LENGTH_CAPABILITY_RX_HS_G2_SYNC_RANGE_CAPABILITY_BMSK                                                            0xc0
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G2_SYNC_LENGTH_CAPABILITY_RX_HS_G2_SYNC_RANGE_CAPABILITY_SHFT                                                               6
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G2_SYNC_LENGTH_CAPABILITY_RX_HS_G2_SYNC_LENGTH_CAPABILITY_BMSK                                                           0x3f
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G2_SYNC_LENGTH_CAPABILITY_RX_HS_G2_SYNC_LENGTH_CAPABILITY_SHFT                                                              0

#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G3_SYNC_LENGTH_CAPABILITY_ADDR                                                                                     (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x100)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G3_SYNC_LENGTH_CAPABILITY_OFFS                                                                                     (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x100)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G3_SYNC_LENGTH_CAPABILITY_RMSK                                                                                           0xff
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G3_SYNC_LENGTH_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_HS_G3_SYNC_LENGTH_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G3_SYNC_LENGTH_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_HS_G3_SYNC_LENGTH_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G3_SYNC_LENGTH_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_HS_G3_SYNC_LENGTH_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G3_SYNC_LENGTH_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_HS_G3_SYNC_LENGTH_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_HS_G3_SYNC_LENGTH_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G3_SYNC_LENGTH_CAPABILITY_RX_HS_G3_SYNC_RANGE_CAPABILITY_BMSK                                                            0xc0
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G3_SYNC_LENGTH_CAPABILITY_RX_HS_G3_SYNC_RANGE_CAPABILITY_SHFT                                                               6
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G3_SYNC_LENGTH_CAPABILITY_RX_HS_G3_SYNC_LENGTH_CAPABILITY_BMSK                                                           0x3f
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G3_SYNC_LENGTH_CAPABILITY_RX_HS_G3_SYNC_LENGTH_CAPABILITY_SHFT                                                              0

#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G2_PREPARE_LENGTH_CAPABILITY_ADDR                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x104)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G2_PREPARE_LENGTH_CAPABILITY_OFFS                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x104)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G2_PREPARE_LENGTH_CAPABILITY_RMSK                                                                                         0xf
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G2_PREPARE_LENGTH_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_HS_G2_PREPARE_LENGTH_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G2_PREPARE_LENGTH_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_HS_G2_PREPARE_LENGTH_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G2_PREPARE_LENGTH_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_HS_G2_PREPARE_LENGTH_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G2_PREPARE_LENGTH_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_HS_G2_PREPARE_LENGTH_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_HS_G2_PREPARE_LENGTH_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G2_PREPARE_LENGTH_CAPABILITY_RX_HS_G2_PREPARE_LENGTH_CAPABILITY_BMSK                                                      0xf
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G2_PREPARE_LENGTH_CAPABILITY_RX_HS_G2_PREPARE_LENGTH_CAPABILITY_SHFT                                                        0

#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G3_PREPARE_LENGTH_CAPABILITY_ADDR                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x108)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G3_PREPARE_LENGTH_CAPABILITY_OFFS                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x108)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G3_PREPARE_LENGTH_CAPABILITY_RMSK                                                                                         0xf
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G3_PREPARE_LENGTH_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_HS_G3_PREPARE_LENGTH_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G3_PREPARE_LENGTH_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_HS_G3_PREPARE_LENGTH_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G3_PREPARE_LENGTH_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_HS_G3_PREPARE_LENGTH_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G3_PREPARE_LENGTH_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_HS_G3_PREPARE_LENGTH_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_HS_G3_PREPARE_LENGTH_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G3_PREPARE_LENGTH_CAPABILITY_RX_HS_G3_PREPARE_LENGTH_CAPABILITY_BMSK                                                      0xf
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G3_PREPARE_LENGTH_CAPABILITY_RX_HS_G3_PREPARE_LENGTH_CAPABILITY_SHFT                                                        0

#define HWIO_UFS_MEM_UFS_PHY_RX_ADVANCED_GRANULARITY_CAPABILITY_ADDR                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x10c)
#define HWIO_UFS_MEM_UFS_PHY_RX_ADVANCED_GRANULARITY_CAPABILITY_OFFS                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x10c)
#define HWIO_UFS_MEM_UFS_PHY_RX_ADVANCED_GRANULARITY_CAPABILITY_RMSK                                                                                         0x7
#define HWIO_UFS_MEM_UFS_PHY_RX_ADVANCED_GRANULARITY_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_ADVANCED_GRANULARITY_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_ADVANCED_GRANULARITY_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_ADVANCED_GRANULARITY_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_ADVANCED_GRANULARITY_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_ADVANCED_GRANULARITY_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_ADVANCED_GRANULARITY_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_ADVANCED_GRANULARITY_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_ADVANCED_GRANULARITY_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_ADVANCED_GRANULARITY_CAPABILITY_RX_ADVANCED_GRANULARITY_STEP_CAPABILITY_BMSK                                                 0x6
#define HWIO_UFS_MEM_UFS_PHY_RX_ADVANCED_GRANULARITY_CAPABILITY_RX_ADVANCED_GRANULARITY_STEP_CAPABILITY_SHFT                                                   1
#define HWIO_UFS_MEM_UFS_PHY_RX_ADVANCED_GRANULARITY_CAPABILITY_RX_ADVANCED_GRANULARITY_CAPABILITY_BMSK                                                      0x1
#define HWIO_UFS_MEM_UFS_PHY_RX_ADVANCED_GRANULARITY_CAPABILITY_RX_ADVANCED_GRANULARITY_CAPABILITY_SHFT                                                        0

#define HWIO_UFS_MEM_UFS_PHY_RX_ADVANCED_HIBERN8TIME_CAPABILITY_ADDR                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x110)
#define HWIO_UFS_MEM_UFS_PHY_RX_ADVANCED_HIBERN8TIME_CAPABILITY_OFFS                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x110)
#define HWIO_UFS_MEM_UFS_PHY_RX_ADVANCED_HIBERN8TIME_CAPABILITY_RMSK                                                                                        0xff
#define HWIO_UFS_MEM_UFS_PHY_RX_ADVANCED_HIBERN8TIME_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_ADVANCED_HIBERN8TIME_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_ADVANCED_HIBERN8TIME_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_ADVANCED_HIBERN8TIME_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_ADVANCED_HIBERN8TIME_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_ADVANCED_HIBERN8TIME_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_ADVANCED_HIBERN8TIME_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_ADVANCED_HIBERN8TIME_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_ADVANCED_HIBERN8TIME_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_ADVANCED_HIBERN8TIME_CAPABILITY_RX_ADVANCED_HIBERN8TIME_CAPABILITY_BMSK                                                     0xff
#define HWIO_UFS_MEM_UFS_PHY_RX_ADVANCED_HIBERN8TIME_CAPABILITY_RX_ADVANCED_HIBERN8TIME_CAPABILITY_SHFT                                                        0

#define HWIO_UFS_MEM_UFS_PHY_RX_ADVANCED_MIN_ACTIVATETIME_CAPABILITY_ADDR                                                                             (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x114)
#define HWIO_UFS_MEM_UFS_PHY_RX_ADVANCED_MIN_ACTIVATETIME_CAPABILITY_OFFS                                                                             (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x114)
#define HWIO_UFS_MEM_UFS_PHY_RX_ADVANCED_MIN_ACTIVATETIME_CAPABILITY_RMSK                                                                                    0xf
#define HWIO_UFS_MEM_UFS_PHY_RX_ADVANCED_MIN_ACTIVATETIME_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_ADVANCED_MIN_ACTIVATETIME_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_ADVANCED_MIN_ACTIVATETIME_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_ADVANCED_MIN_ACTIVATETIME_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_ADVANCED_MIN_ACTIVATETIME_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_ADVANCED_MIN_ACTIVATETIME_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_ADVANCED_MIN_ACTIVATETIME_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_ADVANCED_MIN_ACTIVATETIME_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_ADVANCED_MIN_ACTIVATETIME_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_ADVANCED_MIN_ACTIVATETIME_CAPABILITY_RX_ADVANCED_MIN_ACTIVATETIME_CAPABILITY_BMSK                                            0xf
#define HWIO_UFS_MEM_UFS_PHY_RX_ADVANCED_MIN_ACTIVATETIME_CAPABILITY_RX_ADVANCED_MIN_ACTIVATETIME_CAPABILITY_SHFT                                              0

#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_SYNC_LENGTH_CAPABILITY_ADDR                                                                                     (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x118)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_SYNC_LENGTH_CAPABILITY_OFFS                                                                                     (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x118)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_SYNC_LENGTH_CAPABILITY_RMSK                                                                                           0xff
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_SYNC_LENGTH_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_SYNC_LENGTH_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_SYNC_LENGTH_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_SYNC_LENGTH_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_SYNC_LENGTH_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_SYNC_LENGTH_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_SYNC_LENGTH_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_SYNC_LENGTH_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_SYNC_LENGTH_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_SYNC_LENGTH_CAPABILITY_RX_HS_G4_SYNC_RANGE_CAPABILITY_BMSK                                                            0xc0
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_SYNC_LENGTH_CAPABILITY_RX_HS_G4_SYNC_RANGE_CAPABILITY_SHFT                                                               6
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_SYNC_LENGTH_CAPABILITY_RX_HS_G4_SYNC_LENGTH_CAPABILITY_BMSK                                                           0x3f
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_SYNC_LENGTH_CAPABILITY_RX_HS_G4_SYNC_LENGTH_CAPABILITY_SHFT                                                              0

#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_PREPARE_LENGTH_CAPABILITY_ADDR                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x11c)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_PREPARE_LENGTH_CAPABILITY_OFFS                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x11c)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_PREPARE_LENGTH_CAPABILITY_RMSK                                                                                         0xf
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_PREPARE_LENGTH_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_PREPARE_LENGTH_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_PREPARE_LENGTH_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_PREPARE_LENGTH_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_PREPARE_LENGTH_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_PREPARE_LENGTH_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_PREPARE_LENGTH_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_PREPARE_LENGTH_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_PREPARE_LENGTH_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_PREPARE_LENGTH_CAPABILITY_RX_HS_G4_PREPARE_LENGTH_CAPABILITY_BMSK                                                      0xf
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_PREPARE_LENGTH_CAPABILITY_RX_HS_G4_PREPARE_LENGTH_CAPABILITY_SHFT                                                        0

#define HWIO_UFS_MEM_UFS_PHY_RX_HS_EQUALIZER_SETTING_CAPABILITY_ADDR                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x120)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_EQUALIZER_SETTING_CAPABILITY_OFFS                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x120)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_EQUALIZER_SETTING_CAPABILITY_RMSK                                                                                         0x1
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_EQUALIZER_SETTING_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_HS_EQUALIZER_SETTING_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_EQUALIZER_SETTING_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_HS_EQUALIZER_SETTING_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_EQUALIZER_SETTING_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_HS_EQUALIZER_SETTING_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_EQUALIZER_SETTING_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_HS_EQUALIZER_SETTING_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_HS_EQUALIZER_SETTING_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_EQUALIZER_SETTING_CAPABILITY_RX_HS_EQUALIZER_SETTING_CAPABILITY_BMSK                                                      0x1
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_EQUALIZER_SETTING_CAPABILITY_RX_HS_EQUALIZER_SETTING_CAPABILITY_SHFT                                                        0

#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_ADAPT_LENGTH_REFRESH_CAPABILITY_ADDR                                                                            (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x124)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_ADAPT_LENGTH_REFRESH_CAPABILITY_OFFS                                                                            (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x124)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_ADAPT_LENGTH_REFRESH_CAPABILITY_RMSK                                                                                  0xff
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_ADAPT_LENGTH_REFRESH_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_ADAPT_LENGTH_REFRESH_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_ADAPT_LENGTH_REFRESH_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_ADAPT_LENGTH_REFRESH_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_ADAPT_LENGTH_REFRESH_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_ADAPT_LENGTH_REFRESH_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_ADAPT_LENGTH_REFRESH_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_ADAPT_LENGTH_REFRESH_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_ADAPT_LENGTH_REFRESH_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_ADAPT_LENGTH_REFRESH_CAPABILITY_RX_HS_G4_ADAPT_RANGE_REFRESH_CAPABILITY_BMSK                                          0x80
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_ADAPT_LENGTH_REFRESH_CAPABILITY_RX_HS_G4_ADAPT_RANGE_REFRESH_CAPABILITY_SHFT                                             7
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_ADAPT_LENGTH_REFRESH_CAPABILITY_RX_HS_G4_ADAPT_LENGTH_REFRESH_CAPABILITY_BMSK                                         0x7f
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_ADAPT_LENGTH_REFRESH_CAPABILITY_RX_HS_G4_ADAPT_LENGTH_REFRESH_CAPABILITY_SHFT                                            0

#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_ADAPT_LENGTH_INITIAL_CAPABILITY_ADDR                                                                            (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x128)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_ADAPT_LENGTH_INITIAL_CAPABILITY_OFFS                                                                            (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x128)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_ADAPT_LENGTH_INITIAL_CAPABILITY_RMSK                                                                                  0xff
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_ADAPT_LENGTH_INITIAL_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_ADAPT_LENGTH_INITIAL_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_ADAPT_LENGTH_INITIAL_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_ADAPT_LENGTH_INITIAL_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_ADAPT_LENGTH_INITIAL_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_ADAPT_LENGTH_INITIAL_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_ADAPT_LENGTH_INITIAL_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_ADAPT_LENGTH_INITIAL_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_ADAPT_LENGTH_INITIAL_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_ADAPT_LENGTH_INITIAL_CAPABILITY_RX_HS_G4_ADAPT_RANGE_INITIAL_CAPABILITY_BMSK                                          0x80
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_ADAPT_LENGTH_INITIAL_CAPABILITY_RX_HS_G4_ADAPT_RANGE_INITIAL_CAPABILITY_SHFT                                             7
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_ADAPT_LENGTH_INITIAL_CAPABILITY_RX_HS_G4_ADAPT_LENGTH_INITIAL_CAPABILITY_BMSK                                         0x7f
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G4_ADAPT_LENGTH_INITIAL_CAPABILITY_RX_HS_G4_ADAPT_LENGTH_INITIAL_CAPABILITY_SHFT                                            0

#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_SYNC_LENGTH_CAPABILITY_ADDR                                                                                     (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x12c)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_SYNC_LENGTH_CAPABILITY_OFFS                                                                                     (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x12c)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_SYNC_LENGTH_CAPABILITY_RMSK                                                                                           0xff
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_SYNC_LENGTH_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_SYNC_LENGTH_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_SYNC_LENGTH_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_SYNC_LENGTH_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_SYNC_LENGTH_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_SYNC_LENGTH_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_SYNC_LENGTH_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_SYNC_LENGTH_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_SYNC_LENGTH_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_SYNC_LENGTH_CAPABILITY_RX_HS_G5_SYNC_RANGE_CAPABILITY_BMSK                                                            0xc0
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_SYNC_LENGTH_CAPABILITY_RX_HS_G5_SYNC_RANGE_CAPABILITY_SHFT                                                               6
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_SYNC_LENGTH_CAPABILITY_RX_HS_G5_SYNC_LENGTH_CAPABILITY_BMSK                                                           0x3f
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_SYNC_LENGTH_CAPABILITY_RX_HS_G5_SYNC_LENGTH_CAPABILITY_SHFT                                                              0

#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_PREPARE_LENGTH_CAPABILITY_ADDR                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x130)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_PREPARE_LENGTH_CAPABILITY_OFFS                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x130)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_PREPARE_LENGTH_CAPABILITY_RMSK                                                                                         0xf
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_PREPARE_LENGTH_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_PREPARE_LENGTH_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_PREPARE_LENGTH_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_PREPARE_LENGTH_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_PREPARE_LENGTH_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_PREPARE_LENGTH_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_PREPARE_LENGTH_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_PREPARE_LENGTH_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_PREPARE_LENGTH_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_PREPARE_LENGTH_CAPABILITY_RX_HS_G5_PREPARE_LENGTH_CAPABILITY_BMSK                                                      0xf
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_PREPARE_LENGTH_CAPABILITY_RX_HS_G5_PREPARE_LENGTH_CAPABILITY_SHFT                                                        0

#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_ADAPT_LENGTH_REFRESH_CAPABILITY_ADDR                                                                            (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x134)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_ADAPT_LENGTH_REFRESH_CAPABILITY_OFFS                                                                            (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x134)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_ADAPT_LENGTH_REFRESH_CAPABILITY_RMSK                                                                                  0xff
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_ADAPT_LENGTH_REFRESH_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_ADAPT_LENGTH_REFRESH_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_ADAPT_LENGTH_REFRESH_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_ADAPT_LENGTH_REFRESH_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_ADAPT_LENGTH_REFRESH_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_ADAPT_LENGTH_REFRESH_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_ADAPT_LENGTH_REFRESH_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_ADAPT_LENGTH_REFRESH_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_ADAPT_LENGTH_REFRESH_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_ADAPT_LENGTH_REFRESH_CAPABILITY_RX_HS_G5_ADAPT_RANGE_REFRESH_CAPABILITY_BMSK                                          0x80
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_ADAPT_LENGTH_REFRESH_CAPABILITY_RX_HS_G5_ADAPT_RANGE_REFRESH_CAPABILITY_SHFT                                             7
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_ADAPT_LENGTH_REFRESH_CAPABILITY_RX_HS_G5_ADAPT_LENGTH_REFRESH_CAPABILITY_BMSK                                         0x7f
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_ADAPT_LENGTH_REFRESH_CAPABILITY_RX_HS_G5_ADAPT_LENGTH_REFRESH_CAPABILITY_SHFT                                            0

#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_ADAPT_LENGTH_INITIAL_CAPABILITY_ADDR                                                                            (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x138)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_ADAPT_LENGTH_INITIAL_CAPABILITY_OFFS                                                                            (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x138)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_ADAPT_LENGTH_INITIAL_CAPABILITY_RMSK                                                                                  0xff
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_ADAPT_LENGTH_INITIAL_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_ADAPT_LENGTH_INITIAL_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_ADAPT_LENGTH_INITIAL_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_ADAPT_LENGTH_INITIAL_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_ADAPT_LENGTH_INITIAL_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_ADAPT_LENGTH_INITIAL_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_ADAPT_LENGTH_INITIAL_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_ADAPT_LENGTH_INITIAL_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_ADAPT_LENGTH_INITIAL_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_ADAPT_LENGTH_INITIAL_CAPABILITY_RX_HS_G5_ADAPT_RANGE_INITIAL_CAPABILITY_BMSK                                          0x80
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_ADAPT_LENGTH_INITIAL_CAPABILITY_RX_HS_G5_ADAPT_RANGE_INITIAL_CAPABILITY_SHFT                                             7
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_ADAPT_LENGTH_INITIAL_CAPABILITY_RX_HS_G5_ADAPT_LENGTH_INITIAL_CAPABILITY_BMSK                                         0x7f
#define HWIO_UFS_MEM_UFS_PHY_RX_HS_G5_ADAPT_LENGTH_INITIAL_CAPABILITY_RX_HS_G5_ADAPT_LENGTH_INITIAL_CAPABILITY_SHFT                                            0

#define HWIO_UFS_MEM_UFS_PHY_RX_EXTENDED_MIN_SAVE_CONFIG_TIME_GRANULARITY_CAPABILITY_ADDR                                                             (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x13c)
#define HWIO_UFS_MEM_UFS_PHY_RX_EXTENDED_MIN_SAVE_CONFIG_TIME_GRANULARITY_CAPABILITY_OFFS                                                             (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x13c)
#define HWIO_UFS_MEM_UFS_PHY_RX_EXTENDED_MIN_SAVE_CONFIG_TIME_GRANULARITY_CAPABILITY_RMSK                                                                    0x1
#define HWIO_UFS_MEM_UFS_PHY_RX_EXTENDED_MIN_SAVE_CONFIG_TIME_GRANULARITY_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_EXTENDED_MIN_SAVE_CONFIG_TIME_GRANULARITY_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_EXTENDED_MIN_SAVE_CONFIG_TIME_GRANULARITY_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_EXTENDED_MIN_SAVE_CONFIG_TIME_GRANULARITY_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_EXTENDED_MIN_SAVE_CONFIG_TIME_GRANULARITY_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_EXTENDED_MIN_SAVE_CONFIG_TIME_GRANULARITY_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_EXTENDED_MIN_SAVE_CONFIG_TIME_GRANULARITY_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_EXTENDED_MIN_SAVE_CONFIG_TIME_GRANULARITY_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_EXTENDED_MIN_SAVE_CONFIG_TIME_GRANULARITY_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_EXTENDED_MIN_SAVE_CONFIG_TIME_GRANULARITY_CAPABILITY_RX_EXT_MIN_SAVE_CONFIG_TIME_GRANULARITY_CAPABILITY_BMSK                 0x1
#define HWIO_UFS_MEM_UFS_PHY_RX_EXTENDED_MIN_SAVE_CONFIG_TIME_GRANULARITY_CAPABILITY_RX_EXT_MIN_SAVE_CONFIG_TIME_GRANULARITY_CAPABILITY_SHFT                   0

#define HWIO_UFS_MEM_UFS_PHY_RX_EXTENDED_MIN_SAVE_CONFIG_TIME_CAPABILITY_ADDR                                                                         (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x140)
#define HWIO_UFS_MEM_UFS_PHY_RX_EXTENDED_MIN_SAVE_CONFIG_TIME_CAPABILITY_OFFS                                                                         (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x140)
#define HWIO_UFS_MEM_UFS_PHY_RX_EXTENDED_MIN_SAVE_CONFIG_TIME_CAPABILITY_RMSK                                                                               0x7f
#define HWIO_UFS_MEM_UFS_PHY_RX_EXTENDED_MIN_SAVE_CONFIG_TIME_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_EXTENDED_MIN_SAVE_CONFIG_TIME_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_EXTENDED_MIN_SAVE_CONFIG_TIME_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_EXTENDED_MIN_SAVE_CONFIG_TIME_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_EXTENDED_MIN_SAVE_CONFIG_TIME_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_EXTENDED_MIN_SAVE_CONFIG_TIME_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_EXTENDED_MIN_SAVE_CONFIG_TIME_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_EXTENDED_MIN_SAVE_CONFIG_TIME_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_EXTENDED_MIN_SAVE_CONFIG_TIME_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_EXTENDED_MIN_SAVE_CONFIG_TIME_CAPABILITY_RX_EXT_MIN_SAVE_CONFIG_TIME_CAPABILITY_BMSK                                        0x7f
#define HWIO_UFS_MEM_UFS_PHY_RX_EXTENDED_MIN_SAVE_CONFIG_TIME_CAPABILITY_RX_EXT_MIN_SAVE_CONFIG_TIME_CAPABILITY_SHFT                                           0

#define HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_CAPABILITY_ADDR                                                                                                (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x144)
#define HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_CAPABILITY_OFFS                                                                                                (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x144)
#define HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_CAPABILITY_RMSK                                                                                                       0x1
#define HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_CAPABILITY_RX_EYEMON_CAPABILITY_BMSK                                                                                  0x1
#define HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_CAPABILITY_RX_EYEMON_CAPABILITY_SHFT                                                                                    0

#define HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_TIMING_MAX_STEPS_CAPABILITY_ADDR                                                                               (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x148)
#define HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_TIMING_MAX_STEPS_CAPABILITY_OFFS                                                                               (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x148)
#define HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_TIMING_MAX_STEPS_CAPABILITY_RMSK                                                                                     0x3f
#define HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_TIMING_MAX_STEPS_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_TIMING_MAX_STEPS_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_TIMING_MAX_STEPS_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_TIMING_MAX_STEPS_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_TIMING_MAX_STEPS_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_TIMING_MAX_STEPS_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_TIMING_MAX_STEPS_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_TIMING_MAX_STEPS_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_TIMING_MAX_STEPS_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_TIMING_MAX_STEPS_CAPABILITY_RX_EYEMON_TIMING_MAX_STEPS_CAPABILITY_BMSK                                               0x3f
#define HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_TIMING_MAX_STEPS_CAPABILITY_RX_EYEMON_TIMING_MAX_STEPS_CAPABILITY_SHFT                                                  0

#define HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_TIMING_MAX_OFFSET_CAPABILITY_ADDR                                                                              (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x14c)
#define HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_TIMING_MAX_OFFSET_CAPABILITY_OFFS                                                                              (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x14c)
#define HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_TIMING_MAX_OFFSET_CAPABILITY_RMSK                                                                                    0x3f
#define HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_TIMING_MAX_OFFSET_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_TIMING_MAX_OFFSET_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_TIMING_MAX_OFFSET_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_TIMING_MAX_OFFSET_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_TIMING_MAX_OFFSET_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_TIMING_MAX_OFFSET_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_TIMING_MAX_OFFSET_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_TIMING_MAX_OFFSET_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_TIMING_MAX_OFFSET_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_TIMING_MAX_OFFSET_CAPABILITY_RX_EYEMON_TIMING_MAX_OFFSET_CAPABILITY_BMSK                                             0x3f
#define HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_TIMING_MAX_OFFSET_CAPABILITY_RX_EYEMON_TIMING_MAX_OFFSET_CAPABILITY_SHFT                                                0

#define HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_VOLTAGE_MAX_STEPS_CAPABILITY_ADDR                                                                              (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x150)
#define HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_VOLTAGE_MAX_STEPS_CAPABILITY_OFFS                                                                              (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x150)
#define HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_VOLTAGE_MAX_STEPS_CAPABILITY_RMSK                                                                                    0x3f
#define HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_VOLTAGE_MAX_STEPS_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_VOLTAGE_MAX_STEPS_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_VOLTAGE_MAX_STEPS_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_VOLTAGE_MAX_STEPS_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_VOLTAGE_MAX_STEPS_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_VOLTAGE_MAX_STEPS_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_VOLTAGE_MAX_STEPS_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_VOLTAGE_MAX_STEPS_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_VOLTAGE_MAX_STEPS_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_VOLTAGE_MAX_STEPS_CAPABILITY_RX_EYEMON_VOLTAGE_MAX_STEPS_CAPABILITY_BMSK                                             0x3f
#define HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_VOLTAGE_MAX_STEPS_CAPABILITY_RX_EYEMON_VOLTAGE_MAX_STEPS_CAPABILITY_SHFT                                                0

#define HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_VOLTAGE_MAX_OFFSET_CAPABILITY_ADDR                                                                             (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x154)
#define HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_VOLTAGE_MAX_OFFSET_CAPABILITY_OFFS                                                                             (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x154)
#define HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_VOLTAGE_MAX_OFFSET_CAPABILITY_RMSK                                                                                   0x1f
#define HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_VOLTAGE_MAX_OFFSET_CAPABILITY_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_VOLTAGE_MAX_OFFSET_CAPABILITY_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_VOLTAGE_MAX_OFFSET_CAPABILITY_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_VOLTAGE_MAX_OFFSET_CAPABILITY_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_VOLTAGE_MAX_OFFSET_CAPABILITY_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_VOLTAGE_MAX_OFFSET_CAPABILITY_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_VOLTAGE_MAX_OFFSET_CAPABILITY_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_VOLTAGE_MAX_OFFSET_CAPABILITY_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_VOLTAGE_MAX_OFFSET_CAPABILITY_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_VOLTAGE_MAX_OFFSET_CAPABILITY_RX_EYEMON_VOLTAGE_MAX_OFFSET_CAPABILITY_BMSK                                           0x1f
#define HWIO_UFS_MEM_UFS_PHY_RX_EYEMON_VOLTAGE_MAX_OFFSET_CAPABILITY_RX_EYEMON_VOLTAGE_MAX_OFFSET_CAPABILITY_SHFT                                              0

#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_CLKSEL_ADDR                                                                                                    (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x158)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_CLKSEL_OFFS                                                                                                    (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x158)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_CLKSEL_RMSK                                                                                                          0xff
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_CLKSEL_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_CLKSEL_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_CLKSEL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_CLKSEL_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_CLKSEL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_CLKSEL_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_CLKSEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_CLKSEL_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_CLKSEL_IN)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_CLKSEL_DEBUG_CLK_DIV_BMSK                                                                                            0xe0
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_CLKSEL_DEBUG_CLK_DIV_SHFT                                                                                               5
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_CLKSEL_DEBUG_CLK_IDX_BMSK                                                                                            0x1f
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_CLKSEL_DEBUG_CLK_IDX_SHFT                                                                                               0

#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_0_CTRL_ADDR                                                                                                    (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x15c)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_0_CTRL_OFFS                                                                                                    (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x15c)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_0_CTRL_RMSK                                                                                                          0x7f
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_0_CTRL_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_0_CTRL_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_0_CTRL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_0_CTRL_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_0_CTRL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_0_CTRL_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_0_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_0_CTRL_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_0_CTRL_IN)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_0_CTRL_DEBUG_BUS_IDX0_BMSK                                                                                           0x7f
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_0_CTRL_DEBUG_BUS_IDX0_SHFT                                                                                              0

#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_1_CTRL_ADDR                                                                                                    (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x160)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_1_CTRL_OFFS                                                                                                    (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x160)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_1_CTRL_RMSK                                                                                                          0x7f
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_1_CTRL_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_1_CTRL_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_1_CTRL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_1_CTRL_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_1_CTRL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_1_CTRL_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_1_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_1_CTRL_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_1_CTRL_IN)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_1_CTRL_DEBUG_BUS_IDX1_BMSK                                                                                           0x7f
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_1_CTRL_DEBUG_BUS_IDX1_SHFT                                                                                              0

#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_2_CTRL_ADDR                                                                                                    (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x164)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_2_CTRL_OFFS                                                                                                    (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x164)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_2_CTRL_RMSK                                                                                                          0x7f
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_2_CTRL_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_2_CTRL_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_2_CTRL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_2_CTRL_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_2_CTRL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_2_CTRL_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_2_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_2_CTRL_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_2_CTRL_IN)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_2_CTRL_DEBUG_BUS_IDX2_BMSK                                                                                           0x7f
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_2_CTRL_DEBUG_BUS_IDX2_SHFT                                                                                              0

#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_3_CTRL_ADDR                                                                                                    (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x168)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_3_CTRL_OFFS                                                                                                    (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x168)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_3_CTRL_RMSK                                                                                                          0x7f
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_3_CTRL_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_3_CTRL_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_3_CTRL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_3_CTRL_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_3_CTRL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_3_CTRL_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_3_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_3_CTRL_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_3_CTRL_IN)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_3_CTRL_DEBUG_BUS_IDX3_BMSK                                                                                           0x7f
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_3_CTRL_DEBUG_BUS_IDX3_SHFT                                                                                              0

#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_0_STATUS_CHK_ADDR                                                                                              (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x16c)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_0_STATUS_CHK_OFFS                                                                                              (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x16c)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_0_STATUS_CHK_RMSK                                                                                                    0xff
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_0_STATUS_CHK_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_0_STATUS_CHK_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_0_STATUS_CHK_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_0_STATUS_CHK_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_0_STATUS_CHK_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_0_STATUS_CHK_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_0_STATUS_CHK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_0_STATUS_CHK_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_0_STATUS_CHK_IN)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_0_STATUS_CHK_DEBUG_BUS_0_STATUS_CHK_BMSK                                                                             0xff
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_0_STATUS_CHK_DEBUG_BUS_0_STATUS_CHK_SHFT                                                                                0

#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_1_STATUS_CHK_ADDR                                                                                              (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x170)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_1_STATUS_CHK_OFFS                                                                                              (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x170)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_1_STATUS_CHK_RMSK                                                                                                    0xff
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_1_STATUS_CHK_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_1_STATUS_CHK_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_1_STATUS_CHK_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_1_STATUS_CHK_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_1_STATUS_CHK_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_1_STATUS_CHK_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_1_STATUS_CHK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_1_STATUS_CHK_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_1_STATUS_CHK_IN)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_1_STATUS_CHK_DEBUG_BUS_1_STATUS_CHK_BMSK                                                                             0xff
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_1_STATUS_CHK_DEBUG_BUS_1_STATUS_CHK_SHFT                                                                                0

#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_2_STATUS_CHK_ADDR                                                                                              (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x174)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_2_STATUS_CHK_OFFS                                                                                              (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x174)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_2_STATUS_CHK_RMSK                                                                                                    0xff
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_2_STATUS_CHK_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_2_STATUS_CHK_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_2_STATUS_CHK_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_2_STATUS_CHK_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_2_STATUS_CHK_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_2_STATUS_CHK_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_2_STATUS_CHK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_2_STATUS_CHK_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_2_STATUS_CHK_IN)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_2_STATUS_CHK_DEBUG_BUS_2_STATUS_CHK_BMSK                                                                             0xff
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_2_STATUS_CHK_DEBUG_BUS_2_STATUS_CHK_SHFT                                                                                0

#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_3_STATUS_CHK_ADDR                                                                                              (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x178)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_3_STATUS_CHK_OFFS                                                                                              (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x178)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_3_STATUS_CHK_RMSK                                                                                                    0xff
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_3_STATUS_CHK_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_3_STATUS_CHK_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_3_STATUS_CHK_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_3_STATUS_CHK_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_3_STATUS_CHK_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_3_STATUS_CHK_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_3_STATUS_CHK_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_3_STATUS_CHK_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_3_STATUS_CHK_IN)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_3_STATUS_CHK_DEBUG_BUS_3_STATUS_CHK_BMSK                                                                             0xff
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_3_STATUS_CHK_DEBUG_BUS_3_STATUS_CHK_SHFT                                                                                0

#define HWIO_UFS_MEM_UFS_PHY_LINECFG_DISABLE_ADDR                                                                                                     (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x17c)
#define HWIO_UFS_MEM_UFS_PHY_LINECFG_DISABLE_OFFS                                                                                                     (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x17c)
#define HWIO_UFS_MEM_UFS_PHY_LINECFG_DISABLE_RMSK                                                                                                            0x3
#define HWIO_UFS_MEM_UFS_PHY_LINECFG_DISABLE_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_LINECFG_DISABLE_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_LINECFG_DISABLE_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_LINECFG_DISABLE_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_LINECFG_DISABLE_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_LINECFG_DISABLE_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_LINECFG_DISABLE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_LINECFG_DISABLE_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_LINECFG_DISABLE_IN)
#define HWIO_UFS_MEM_UFS_PHY_LINECFG_DISABLE_RX_LINECFG_DISABLE_BMSK                                                                                         0x2
#define HWIO_UFS_MEM_UFS_PHY_LINECFG_DISABLE_RX_LINECFG_DISABLE_SHFT                                                                                           1
#define HWIO_UFS_MEM_UFS_PHY_LINECFG_DISABLE_TX_LINECFG_DISABLE_BMSK                                                                                         0x1
#define HWIO_UFS_MEM_UFS_PHY_LINECFG_DISABLE_TX_LINECFG_DISABLE_SHFT                                                                                           0

#define HWIO_UFS_MEM_UFS_PHY_RX_SYM_RESYNC_CTRL_ADDR                                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x180)
#define HWIO_UFS_MEM_UFS_PHY_RX_SYM_RESYNC_CTRL_OFFS                                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x180)
#define HWIO_UFS_MEM_UFS_PHY_RX_SYM_RESYNC_CTRL_RMSK                                                                                                        0x1f
#define HWIO_UFS_MEM_UFS_PHY_RX_SYM_RESYNC_CTRL_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_SYM_RESYNC_CTRL_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_SYM_RESYNC_CTRL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_SYM_RESYNC_CTRL_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_SYM_RESYNC_CTRL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_SYM_RESYNC_CTRL_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_SYM_RESYNC_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_SYM_RESYNC_CTRL_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_SYM_RESYNC_CTRL_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_SYM_RESYNC_CTRL_KLOCK_ENABLE_MUX_BMSK                                                                                       0x10
#define HWIO_UFS_MEM_UFS_PHY_RX_SYM_RESYNC_CTRL_KLOCK_ENABLE_MUX_SHFT                                                                                          4
#define HWIO_UFS_MEM_UFS_PHY_RX_SYM_RESYNC_CTRL_KLOCK_ENABLE_BMSK                                                                                            0x8
#define HWIO_UFS_MEM_UFS_PHY_RX_SYM_RESYNC_CTRL_KLOCK_ENABLE_SHFT                                                                                              3
#define HWIO_UFS_MEM_UFS_PHY_RX_SYM_RESYNC_CTRL_FILLER_RESYNC_BMSK                                                                                           0x4
#define HWIO_UFS_MEM_UFS_PHY_RX_SYM_RESYNC_CTRL_FILLER_RESYNC_SHFT                                                                                             2
#define HWIO_UFS_MEM_UFS_PHY_RX_SYM_RESYNC_CTRL_RESET_DISPARITY_BMSK                                                                                         0x2
#define HWIO_UFS_MEM_UFS_PHY_RX_SYM_RESYNC_CTRL_RESET_DISPARITY_SHFT                                                                                           1
#define HWIO_UFS_MEM_UFS_PHY_RX_SYM_RESYNC_CTRL_FLAG_SYMBOLERR_BMSK                                                                                          0x1
#define HWIO_UFS_MEM_UFS_PHY_RX_SYM_RESYNC_CTRL_FLAG_SYMBOLERR_SHFT                                                                                            0

#define HWIO_UFS_MEM_UFS_PHY_RX_MIN_HIBERN8_TIME_ADDR                                                                                                 (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x184)
#define HWIO_UFS_MEM_UFS_PHY_RX_MIN_HIBERN8_TIME_OFFS                                                                                                 (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x184)
#define HWIO_UFS_MEM_UFS_PHY_RX_MIN_HIBERN8_TIME_RMSK                                                                                                       0xff
#define HWIO_UFS_MEM_UFS_PHY_RX_MIN_HIBERN8_TIME_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_MIN_HIBERN8_TIME_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_MIN_HIBERN8_TIME_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_MIN_HIBERN8_TIME_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_MIN_HIBERN8_TIME_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_MIN_HIBERN8_TIME_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_MIN_HIBERN8_TIME_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_MIN_HIBERN8_TIME_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_MIN_HIBERN8_TIME_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_MIN_HIBERN8_TIME_MIN_HIBERN8_TIME_BMSK                                                                                      0xff
#define HWIO_UFS_MEM_UFS_PHY_RX_MIN_HIBERN8_TIME_MIN_HIBERN8_TIME_SHFT                                                                                         0

#define HWIO_UFS_MEM_UFS_PHY_RX_SIGDET_CTRL1_ADDR                                                                                                     (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x188)
#define HWIO_UFS_MEM_UFS_PHY_RX_SIGDET_CTRL1_OFFS                                                                                                     (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x188)
#define HWIO_UFS_MEM_UFS_PHY_RX_SIGDET_CTRL1_RMSK                                                                                                           0xdf
#define HWIO_UFS_MEM_UFS_PHY_RX_SIGDET_CTRL1_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_SIGDET_CTRL1_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_SIGDET_CTRL1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_SIGDET_CTRL1_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_SIGDET_CTRL1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_SIGDET_CTRL1_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_SIGDET_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_SIGDET_CTRL1_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_SIGDET_CTRL1_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_SIGDET_CTRL1_RX_DC_COUPLE_HS_BURST_BMSK                                                                                     0x80
#define HWIO_UFS_MEM_UFS_PHY_RX_SIGDET_CTRL1_RX_DC_COUPLE_HS_BURST_SHFT                                                                                        7
#define HWIO_UFS_MEM_UFS_PHY_RX_SIGDET_CTRL1_RX_HIGHZ_COUNT_RANGE_BMSK                                                                                      0x40
#define HWIO_UFS_MEM_UFS_PHY_RX_SIGDET_CTRL1_RX_HIGHZ_COUNT_RANGE_SHFT                                                                                         6
#define HWIO_UFS_MEM_UFS_PHY_RX_SIGDET_CTRL1_RX_SIGDET_ACT_POL_BMSK                                                                                         0x10
#define HWIO_UFS_MEM_UFS_PHY_RX_SIGDET_CTRL1_RX_SIGDET_ACT_POL_SHFT                                                                                            4
#define HWIO_UFS_MEM_UFS_PHY_RX_SIGDET_CTRL1_RX_L1_SIGDET_EN_BMSK                                                                                            0x8
#define HWIO_UFS_MEM_UFS_PHY_RX_SIGDET_CTRL1_RX_L1_SIGDET_EN_SHFT                                                                                              3
#define HWIO_UFS_MEM_UFS_PHY_RX_SIGDET_CTRL1_RX_SIGDET_EN_MODE_BMSK                                                                                          0x4
#define HWIO_UFS_MEM_UFS_PHY_RX_SIGDET_CTRL1_RX_SIGDET_EN_MODE_SHFT                                                                                            2
#define HWIO_UFS_MEM_UFS_PHY_RX_SIGDET_CTRL1_RX_L0_SIGDET_EN_BMSK                                                                                            0x2
#define HWIO_UFS_MEM_UFS_PHY_RX_SIGDET_CTRL1_RX_L0_SIGDET_EN_SHFT                                                                                              1
#define HWIO_UFS_MEM_UFS_PHY_RX_SIGDET_CTRL1_RX_SIGDET_USE_LP_EN_BMSK                                                                                        0x1
#define HWIO_UFS_MEM_UFS_PHY_RX_SIGDET_CTRL1_RX_SIGDET_USE_LP_EN_SHFT                                                                                          0

#define HWIO_UFS_MEM_UFS_PHY_RX_SIGDET_CTRL2_ADDR                                                                                                     (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x18c)
#define HWIO_UFS_MEM_UFS_PHY_RX_SIGDET_CTRL2_OFFS                                                                                                     (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x18c)
#define HWIO_UFS_MEM_UFS_PHY_RX_SIGDET_CTRL2_RMSK                                                                                                           0xff
#define HWIO_UFS_MEM_UFS_PHY_RX_SIGDET_CTRL2_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_SIGDET_CTRL2_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_SIGDET_CTRL2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_SIGDET_CTRL2_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_SIGDET_CTRL2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_SIGDET_CTRL2_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_SIGDET_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_SIGDET_CTRL2_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_SIGDET_CTRL2_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_SIGDET_CTRL2_RX_SIGDET_ACT_LVL_BMSK                                                                                         0xf0
#define HWIO_UFS_MEM_UFS_PHY_RX_SIGDET_CTRL2_RX_SIGDET_ACT_LVL_SHFT                                                                                            4
#define HWIO_UFS_MEM_UFS_PHY_RX_SIGDET_CTRL2_RX_SIGDET_SQX_LVL_BMSK                                                                                          0xf
#define HWIO_UFS_MEM_UFS_PHY_RX_SIGDET_CTRL2_RX_SIGDET_SQX_LVL_SHFT                                                                                            0

#define HWIO_UFS_MEM_UFS_PHY_TCLK_SYM_CNTR_INITVAL_ADDR                                                                                               (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x190)
#define HWIO_UFS_MEM_UFS_PHY_TCLK_SYM_CNTR_INITVAL_OFFS                                                                                               (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x190)
#define HWIO_UFS_MEM_UFS_PHY_TCLK_SYM_CNTR_INITVAL_RMSK                                                                                                     0x7f
#define HWIO_UFS_MEM_UFS_PHY_TCLK_SYM_CNTR_INITVAL_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TCLK_SYM_CNTR_INITVAL_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TCLK_SYM_CNTR_INITVAL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TCLK_SYM_CNTR_INITVAL_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TCLK_SYM_CNTR_INITVAL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_TCLK_SYM_CNTR_INITVAL_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_TCLK_SYM_CNTR_INITVAL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_TCLK_SYM_CNTR_INITVAL_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_TCLK_SYM_CNTR_INITVAL_IN)
#define HWIO_UFS_MEM_UFS_PHY_TCLK_SYM_CNTR_INITVAL_TCLK_SYM_CNTR_INITVAL_BMSK                                                                               0x7f
#define HWIO_UFS_MEM_UFS_PHY_TCLK_SYM_CNTR_INITVAL_TCLK_SYM_CNTR_INITVAL_SHFT                                                                                  0

#define HWIO_UFS_MEM_UFS_PHY_PWM_LANE_RATE_ADDR                                                                                                       (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x194)
#define HWIO_UFS_MEM_UFS_PHY_PWM_LANE_RATE_OFFS                                                                                                       (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x194)
#define HWIO_UFS_MEM_UFS_PHY_PWM_LANE_RATE_RMSK                                                                                                             0x3f
#define HWIO_UFS_MEM_UFS_PHY_PWM_LANE_RATE_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_PWM_LANE_RATE_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_PWM_LANE_RATE_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_PWM_LANE_RATE_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_PWM_LANE_RATE_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_PWM_LANE_RATE_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_PWM_LANE_RATE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_PWM_LANE_RATE_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_PWM_LANE_RATE_IN)
#define HWIO_UFS_MEM_UFS_PHY_PWM_LANE_RATE_RX_PWM_LANE_RATE_BMSK                                                                                            0x38
#define HWIO_UFS_MEM_UFS_PHY_PWM_LANE_RATE_RX_PWM_LANE_RATE_SHFT                                                                                               3
#define HWIO_UFS_MEM_UFS_PHY_PWM_LANE_RATE_TX_PWM_LANE_RATE_BMSK                                                                                             0x7
#define HWIO_UFS_MEM_UFS_PHY_PWM_LANE_RATE_TX_PWM_LANE_RATE_SHFT                                                                                               0

#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTR_CTRL_ADDR                                                                                                      (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x198)
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTR_CTRL_OFFS                                                                                                      (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x198)
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTR_CTRL_RMSK                                                                                                            0xff
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTR_CTRL_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RMMI_ATTR_CTRL_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTR_CTRL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RMMI_ATTR_CTRL_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTR_CTRL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RMMI_ATTR_CTRL_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTR_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RMMI_ATTR_CTRL_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RMMI_ATTR_CTRL_IN)
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTR_CTRL_RMMI_RX_CFGUPDT_L1_BMSK                                                                                         0x80
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTR_CTRL_RMMI_RX_CFGUPDT_L1_SHFT                                                                                            7
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTR_CTRL_RMMI_TX_CFGUPDT_L1_BMSK                                                                                         0x40
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTR_CTRL_RMMI_TX_CFGUPDT_L1_SHFT                                                                                            6
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTR_CTRL_RMMI_CFGWR_L1_BMSK                                                                                              0x20
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTR_CTRL_RMMI_CFGWR_L1_SHFT                                                                                                 5
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTR_CTRL_RMMI_CFGRD_L1_BMSK                                                                                              0x10
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTR_CTRL_RMMI_CFGRD_L1_SHFT                                                                                                 4
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTR_CTRL_RMMI_RX_CFGUPDT_L0_BMSK                                                                                          0x8
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTR_CTRL_RMMI_RX_CFGUPDT_L0_SHFT                                                                                            3
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTR_CTRL_RMMI_TX_CFGUPDT_L0_BMSK                                                                                          0x4
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTR_CTRL_RMMI_TX_CFGUPDT_L0_SHFT                                                                                            2
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTR_CTRL_RMMI_CFGWR_L0_BMSK                                                                                               0x2
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTR_CTRL_RMMI_CFGWR_L0_SHFT                                                                                                 1
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTR_CTRL_RMMI_CFGRD_L0_BMSK                                                                                               0x1
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTR_CTRL_RMMI_CFGRD_L0_SHFT                                                                                                 0

#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTRID_ADDR                                                                                                         (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x19c)
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTRID_OFFS                                                                                                         (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x19c)
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTRID_RMSK                                                                                                               0xff
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTRID_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RMMI_ATTRID_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTRID_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RMMI_ATTRID_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTRID_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RMMI_ATTRID_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTRID_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RMMI_ATTRID_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RMMI_ATTRID_IN)
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTRID_RMMI_ATTRID_BMSK                                                                                                   0xff
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTRID_RMMI_ATTRID_SHFT                                                                                                      0

#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTRWRVAL_ADDR                                                                                                      (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x1a0)
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTRWRVAL_OFFS                                                                                                      (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x1a0)
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTRWRVAL_RMSK                                                                                                            0xff
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTRWRVAL_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RMMI_ATTRWRVAL_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTRWRVAL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RMMI_ATTRWRVAL_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTRWRVAL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RMMI_ATTRWRVAL_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTRWRVAL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RMMI_ATTRWRVAL_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RMMI_ATTRWRVAL_IN)
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTRWRVAL_RMMI_ATTRWRVAL_BMSK                                                                                             0xff
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTRWRVAL_RMMI_ATTRWRVAL_SHFT                                                                                                0

#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTRRDVAL_L0_STATUS_ADDR                                                                                            (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x1a4)
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTRRDVAL_L0_STATUS_OFFS                                                                                            (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x1a4)
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTRRDVAL_L0_STATUS_RMSK                                                                                                  0xff
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTRRDVAL_L0_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RMMI_ATTRRDVAL_L0_STATUS_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTRRDVAL_L0_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RMMI_ATTRRDVAL_L0_STATUS_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTRRDVAL_L0_STATUS_RMMI_ATTRRDVAL_L0_STATUS_BMSK                                                                         0xff
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTRRDVAL_L0_STATUS_RMMI_ATTRRDVAL_L0_STATUS_SHFT                                                                            0

#define HWIO_UFS_MEM_UFS_PHY_PCS_READY_STATUS_ADDR                                                                                                    (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x1a8)
#define HWIO_UFS_MEM_UFS_PHY_PCS_READY_STATUS_OFFS                                                                                                    (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x1a8)
#define HWIO_UFS_MEM_UFS_PHY_PCS_READY_STATUS_RMSK                                                                                                          0xff
#define HWIO_UFS_MEM_UFS_PHY_PCS_READY_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_PCS_READY_STATUS_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_PCS_READY_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_PCS_READY_STATUS_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_PCS_READY_STATUS_RSVD_STATUS_BMSK                                                                                              0x80
#define HWIO_UFS_MEM_UFS_PHY_PCS_READY_STATUS_RSVD_STATUS_SHFT                                                                                                 7
#define HWIO_UFS_MEM_UFS_PHY_PCS_READY_STATUS_REFGEN_REQ_BMSK                                                                                               0x40
#define HWIO_UFS_MEM_UFS_PHY_PCS_READY_STATUS_REFGEN_REQ_SHFT                                                                                                  6
#define HWIO_UFS_MEM_UFS_PHY_PCS_READY_STATUS_RUN_IDAC_CAL_DONE_BMSK                                                                                        0x20
#define HWIO_UFS_MEM_UFS_PHY_PCS_READY_STATUS_RUN_IDAC_CAL_DONE_SHFT                                                                                           5
#define HWIO_UFS_MEM_UFS_PHY_PCS_READY_STATUS_PLL_SERIES_UPDATE_DONE_BMSK                                                                                   0x10
#define HWIO_UFS_MEM_UFS_PHY_PCS_READY_STATUS_PLL_SERIES_UPDATE_DONE_SHFT                                                                                      4
#define HWIO_UFS_MEM_UFS_PHY_PCS_READY_STATUS_CMN_PSMCLK_SWITCH_DONE_BMSK                                                                                    0x8
#define HWIO_UFS_MEM_UFS_PHY_PCS_READY_STATUS_CMN_PSMCLK_SWITCH_DONE_SHFT                                                                                      3
#define HWIO_UFS_MEM_UFS_PHY_PCS_READY_STATUS_POWER_STATE_IDLE_BMSK                                                                                          0x4
#define HWIO_UFS_MEM_UFS_PHY_PCS_READY_STATUS_POWER_STATE_IDLE_SHFT                                                                                            2
#define HWIO_UFS_MEM_UFS_PHY_PCS_READY_STATUS_PLL_ACTIVATE_DONE_BMSK                                                                                         0x2
#define HWIO_UFS_MEM_UFS_PHY_PCS_READY_STATUS_PLL_ACTIVATE_DONE_SHFT                                                                                           1
#define HWIO_UFS_MEM_UFS_PHY_PCS_READY_STATUS_PCS_READY_BMSK                                                                                                 0x1
#define HWIO_UFS_MEM_UFS_PHY_PCS_READY_STATUS_PCS_READY_SHFT                                                                                                   0

#define HWIO_UFS_MEM_UFS_PHY_PCS_MISC_STATUS_ADDR                                                                                                     (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x1ac)
#define HWIO_UFS_MEM_UFS_PHY_PCS_MISC_STATUS_OFFS                                                                                                     (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x1ac)
#define HWIO_UFS_MEM_UFS_PHY_PCS_MISC_STATUS_RMSK                                                                                                           0xff
#define HWIO_UFS_MEM_UFS_PHY_PCS_MISC_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_PCS_MISC_STATUS_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_PCS_MISC_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_PCS_MISC_STATUS_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_PCS_MISC_STATUS_RSVD_STATUS_BMSK                                                                                               0xf8
#define HWIO_UFS_MEM_UFS_PHY_PCS_MISC_STATUS_RSVD_STATUS_SHFT                                                                                                  3
#define HWIO_UFS_MEM_UFS_PHY_PCS_MISC_STATUS_L1_RX_ADAPT_TOB_EARLY_BMSK                                                                                      0x4
#define HWIO_UFS_MEM_UFS_PHY_PCS_MISC_STATUS_L1_RX_ADAPT_TOB_EARLY_SHFT                                                                                        2
#define HWIO_UFS_MEM_UFS_PHY_PCS_MISC_STATUS_L0_RX_ADAPT_TOB_EARLY_BMSK                                                                                      0x2
#define HWIO_UFS_MEM_UFS_PHY_PCS_MISC_STATUS_L0_RX_ADAPT_TOB_EARLY_SHFT                                                                                        1
#define HWIO_UFS_MEM_UFS_PHY_PCS_MISC_STATUS_PLACEHOLDER_CHAIN_OUTPUT_BMSK                                                                                   0x1
#define HWIO_UFS_MEM_UFS_PHY_PCS_MISC_STATUS_PLACEHOLDER_CHAIN_OUTPUT_SHFT                                                                                     0

#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CHK_ERR_CNT_L_STATUS_ADDR                                                                                        (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x1b0)
#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CHK_ERR_CNT_L_STATUS_OFFS                                                                                        (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x1b0)
#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CHK_ERR_CNT_L_STATUS_RMSK                                                                                              0xff
#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CHK_ERR_CNT_L_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_L0_BIST_CHK_ERR_CNT_L_STATUS_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CHK_ERR_CNT_L_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_L0_BIST_CHK_ERR_CNT_L_STATUS_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CHK_ERR_CNT_L_STATUS_L0_BIST_CHK_ERR_CNT_L_BMSK                                                                        0xff
#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CHK_ERR_CNT_L_STATUS_L0_BIST_CHK_ERR_CNT_L_SHFT                                                                           0

#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CHK_ERR_CNT_H_STATUS_ADDR                                                                                        (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x1b4)
#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CHK_ERR_CNT_H_STATUS_OFFS                                                                                        (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x1b4)
#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CHK_ERR_CNT_H_STATUS_RMSK                                                                                              0xff
#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CHK_ERR_CNT_H_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_L0_BIST_CHK_ERR_CNT_H_STATUS_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CHK_ERR_CNT_H_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_L0_BIST_CHK_ERR_CNT_H_STATUS_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CHK_ERR_CNT_H_STATUS_L0_BIST_CHK_ERR_CNT_H_BMSK                                                                        0xff
#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CHK_ERR_CNT_H_STATUS_L0_BIST_CHK_ERR_CNT_H_SHFT                                                                           0

#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CHK_STATUS_ADDR                                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x1b8)
#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CHK_STATUS_OFFS                                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x1b8)
#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CHK_STATUS_RMSK                                                                                                        0xff
#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CHK_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_L0_BIST_CHK_STATUS_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CHK_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_L0_BIST_CHK_STATUS_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CHK_STATUS_RSVD_STATUS_BMSK                                                                                            0xf0
#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CHK_STATUS_RSVD_STATUS_SHFT                                                                                               4
#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CHK_STATUS_L0_BIST_CHK_HEADER_SEL_BMSK                                                                                  0x8
#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CHK_STATUS_L0_BIST_CHK_HEADER_SEL_SHFT                                                                                    3
#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CHK_STATUS_L0_BIST_HEADER_NOT_FOUND_BMSK                                                                                0x4
#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CHK_STATUS_L0_BIST_HEADER_NOT_FOUND_SHFT                                                                                  2
#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CHK_STATUS_L0_BIST_PAT_DATA_NOT_FOUND_BMSK                                                                              0x2
#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CHK_STATUS_L0_BIST_PAT_DATA_NOT_FOUND_SHFT                                                                                1
#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CHK_STATUS_L0_BIST_CHECK_DONE_BMSK                                                                                      0x1
#define HWIO_UFS_MEM_UFS_PHY_L0_BIST_CHK_STATUS_L0_BIST_CHECK_DONE_SHFT                                                                                        0

#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_0_STATUS_ADDR                                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x1bc)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_0_STATUS_OFFS                                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x1bc)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_0_STATUS_RMSK                                                                                                        0xff
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_0_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_0_STATUS_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_0_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_0_STATUS_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_0_STATUS_DEBUG_BUS_0_STATUS_BMSK                                                                                     0xff
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_0_STATUS_DEBUG_BUS_0_STATUS_SHFT                                                                                        0

#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_1_STATUS_ADDR                                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x1c0)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_1_STATUS_OFFS                                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x1c0)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_1_STATUS_RMSK                                                                                                        0xff
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_1_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_1_STATUS_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_1_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_1_STATUS_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_1_STATUS_DEBUG_BUS_1_STATUS_BMSK                                                                                     0xff
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_1_STATUS_DEBUG_BUS_1_STATUS_SHFT                                                                                        0

#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_2_STATUS_ADDR                                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x1c4)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_2_STATUS_OFFS                                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x1c4)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_2_STATUS_RMSK                                                                                                        0xff
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_2_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_2_STATUS_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_2_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_2_STATUS_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_2_STATUS_DEBUG_BUS_2_STATUS_BMSK                                                                                     0xff
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_2_STATUS_DEBUG_BUS_2_STATUS_SHFT                                                                                        0

#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_3_STATUS_ADDR                                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x1c8)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_3_STATUS_OFFS                                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x1c8)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_3_STATUS_RMSK                                                                                                        0xff
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_3_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_3_STATUS_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_3_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_3_STATUS_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_3_STATUS_DEBUG_BUS_3_STATUS_BMSK                                                                                     0xff
#define HWIO_UFS_MEM_UFS_PHY_DEBUG_BUS_3_STATUS_DEBUG_BUS_3_STATUS_SHFT                                                                                        0

#define HWIO_UFS_MEM_UFS_PHY_REVISION_ID0_ADDR                                                                                                        (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x1cc)
#define HWIO_UFS_MEM_UFS_PHY_REVISION_ID0_OFFS                                                                                                        (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x1cc)
#define HWIO_UFS_MEM_UFS_PHY_REVISION_ID0_RMSK                                                                                                              0xff
#define HWIO_UFS_MEM_UFS_PHY_REVISION_ID0_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_REVISION_ID0_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_REVISION_ID0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_REVISION_ID0_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_REVISION_ID0_REVISION_ID_7_0_BMSK                                                                                              0xff
#define HWIO_UFS_MEM_UFS_PHY_REVISION_ID0_REVISION_ID_7_0_SHFT                                                                                                 0

#define HWIO_UFS_MEM_UFS_PHY_REVISION_ID1_ADDR                                                                                                        (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x1d0)
#define HWIO_UFS_MEM_UFS_PHY_REVISION_ID1_OFFS                                                                                                        (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x1d0)
#define HWIO_UFS_MEM_UFS_PHY_REVISION_ID1_RMSK                                                                                                              0xff
#define HWIO_UFS_MEM_UFS_PHY_REVISION_ID1_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_REVISION_ID1_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_REVISION_ID1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_REVISION_ID1_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_REVISION_ID1_REVISION_ID_15_8_BMSK                                                                                             0xff
#define HWIO_UFS_MEM_UFS_PHY_REVISION_ID1_REVISION_ID_15_8_SHFT                                                                                                0

#define HWIO_UFS_MEM_UFS_PHY_REVISION_ID2_ADDR                                                                                                        (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x1d4)
#define HWIO_UFS_MEM_UFS_PHY_REVISION_ID2_OFFS                                                                                                        (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x1d4)
#define HWIO_UFS_MEM_UFS_PHY_REVISION_ID2_RMSK                                                                                                              0xff
#define HWIO_UFS_MEM_UFS_PHY_REVISION_ID2_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_REVISION_ID2_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_REVISION_ID2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_REVISION_ID2_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_REVISION_ID2_REVISION_ID_23_16_BMSK                                                                                            0xff
#define HWIO_UFS_MEM_UFS_PHY_REVISION_ID2_REVISION_ID_23_16_SHFT                                                                                               0

#define HWIO_UFS_MEM_UFS_PHY_REVISION_ID3_ADDR                                                                                                        (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x1d8)
#define HWIO_UFS_MEM_UFS_PHY_REVISION_ID3_OFFS                                                                                                        (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x1d8)
#define HWIO_UFS_MEM_UFS_PHY_REVISION_ID3_RMSK                                                                                                              0xff
#define HWIO_UFS_MEM_UFS_PHY_REVISION_ID3_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_REVISION_ID3_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_REVISION_ID3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_REVISION_ID3_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_REVISION_ID3_REVISION_ID_31_24_BMSK                                                                                            0xff
#define HWIO_UFS_MEM_UFS_PHY_REVISION_ID3_REVISION_ID_31_24_SHFT                                                                                               0

#define HWIO_UFS_MEM_UFS_PHY_LINECFG_HIGHZ_COUNT_CTRL_ADDR                                                                                            (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x1dc)
#define HWIO_UFS_MEM_UFS_PHY_LINECFG_HIGHZ_COUNT_CTRL_OFFS                                                                                            (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x1dc)
#define HWIO_UFS_MEM_UFS_PHY_LINECFG_HIGHZ_COUNT_CTRL_RMSK                                                                                                   0x1
#define HWIO_UFS_MEM_UFS_PHY_LINECFG_HIGHZ_COUNT_CTRL_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_LINECFG_HIGHZ_COUNT_CTRL_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_LINECFG_HIGHZ_COUNT_CTRL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_LINECFG_HIGHZ_COUNT_CTRL_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_LINECFG_HIGHZ_COUNT_CTRL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_LINECFG_HIGHZ_COUNT_CTRL_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_LINECFG_HIGHZ_COUNT_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_LINECFG_HIGHZ_COUNT_CTRL_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_LINECFG_HIGHZ_COUNT_CTRL_IN)
#define HWIO_UFS_MEM_UFS_PHY_LINECFG_HIGHZ_COUNT_CTRL_LINECFG_HIGHZ_COUNT_RANGE_G1_BMSK                                                                      0x1
#define HWIO_UFS_MEM_UFS_PHY_LINECFG_HIGHZ_COUNT_CTRL_LINECFG_HIGHZ_COUNT_RANGE_G1_SHFT                                                                        0

#define HWIO_UFS_MEM_UFS_PHY_LINECFG_HIGHZ_COUNT_INIT_G1_ADDR                                                                                         (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x1e0)
#define HWIO_UFS_MEM_UFS_PHY_LINECFG_HIGHZ_COUNT_INIT_G1_OFFS                                                                                         (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x1e0)
#define HWIO_UFS_MEM_UFS_PHY_LINECFG_HIGHZ_COUNT_INIT_G1_RMSK                                                                                               0xff
#define HWIO_UFS_MEM_UFS_PHY_LINECFG_HIGHZ_COUNT_INIT_G1_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_LINECFG_HIGHZ_COUNT_INIT_G1_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_LINECFG_HIGHZ_COUNT_INIT_G1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_LINECFG_HIGHZ_COUNT_INIT_G1_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_LINECFG_HIGHZ_COUNT_INIT_G1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_LINECFG_HIGHZ_COUNT_INIT_G1_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_LINECFG_HIGHZ_COUNT_INIT_G1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_LINECFG_HIGHZ_COUNT_INIT_G1_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_LINECFG_HIGHZ_COUNT_INIT_G1_IN)
#define HWIO_UFS_MEM_UFS_PHY_LINECFG_HIGHZ_COUNT_INIT_G1_LINECFG_HIGHZ_COUNT_INIT_G1_BMSK                                                                   0xff
#define HWIO_UFS_MEM_UFS_PHY_LINECFG_HIGHZ_COUNT_INIT_G1_LINECFG_HIGHZ_COUNT_INIT_G1_SHFT                                                                      0

#define HWIO_UFS_MEM_UFS_PHY_SYSCLK_EN_COUNT_CTRL_ADDR                                                                                                (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x1e4)
#define HWIO_UFS_MEM_UFS_PHY_SYSCLK_EN_COUNT_CTRL_OFFS                                                                                                (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x1e4)
#define HWIO_UFS_MEM_UFS_PHY_SYSCLK_EN_COUNT_CTRL_RMSK                                                                                                      0xff
#define HWIO_UFS_MEM_UFS_PHY_SYSCLK_EN_COUNT_CTRL_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_SYSCLK_EN_COUNT_CTRL_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_SYSCLK_EN_COUNT_CTRL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_SYSCLK_EN_COUNT_CTRL_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_SYSCLK_EN_COUNT_CTRL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_SYSCLK_EN_COUNT_CTRL_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_SYSCLK_EN_COUNT_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_SYSCLK_EN_COUNT_CTRL_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_SYSCLK_EN_COUNT_CTRL_IN)
#define HWIO_UFS_MEM_UFS_PHY_SYSCLK_EN_COUNT_CTRL_SYSCLK_EN_COUNT_INIT_BMSK                                                                                 0xff
#define HWIO_UFS_MEM_UFS_PHY_SYSCLK_EN_COUNT_CTRL_SYSCLK_EN_COUNT_INIT_SHFT                                                                                    0

#define HWIO_UFS_MEM_UFS_PHY_PLL_SHUTDOWN_CTRL_ADDR                                                                                                   (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x1e8)
#define HWIO_UFS_MEM_UFS_PHY_PLL_SHUTDOWN_CTRL_OFFS                                                                                                   (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x1e8)
#define HWIO_UFS_MEM_UFS_PHY_PLL_SHUTDOWN_CTRL_RMSK                                                                                                         0xff
#define HWIO_UFS_MEM_UFS_PHY_PLL_SHUTDOWN_CTRL_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_PLL_SHUTDOWN_CTRL_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_PLL_SHUTDOWN_CTRL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_PLL_SHUTDOWN_CTRL_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_PLL_SHUTDOWN_CTRL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_PLL_SHUTDOWN_CTRL_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_PLL_SHUTDOWN_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_PLL_SHUTDOWN_CTRL_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_PLL_SHUTDOWN_CTRL_IN)
#define HWIO_UFS_MEM_UFS_PHY_PLL_SHUTDOWN_CTRL_SIGDET_LVL_WAIT_INIT_BMSK                                                                                    0xe0
#define HWIO_UFS_MEM_UFS_PHY_PLL_SHUTDOWN_CTRL_SIGDET_LVL_WAIT_INIT_SHFT                                                                                       5
#define HWIO_UFS_MEM_UFS_PHY_PLL_SHUTDOWN_CTRL_PLL_SHUTDOWN_WAIT_INIT_BMSK                                                                                  0x1f
#define HWIO_UFS_MEM_UFS_PHY_PLL_SHUTDOWN_CTRL_PLL_SHUTDOWN_WAIT_INIT_SHFT                                                                                     0

#define HWIO_UFS_MEM_UFS_PHY_TIMER_20US_LANECLK_STEPS_MSB_ADDR                                                                                        (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x1ec)
#define HWIO_UFS_MEM_UFS_PHY_TIMER_20US_LANECLK_STEPS_MSB_OFFS                                                                                        (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x1ec)
#define HWIO_UFS_MEM_UFS_PHY_TIMER_20US_LANECLK_STEPS_MSB_RMSK                                                                                              0x3f
#define HWIO_UFS_MEM_UFS_PHY_TIMER_20US_LANECLK_STEPS_MSB_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TIMER_20US_LANECLK_STEPS_MSB_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TIMER_20US_LANECLK_STEPS_MSB_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TIMER_20US_LANECLK_STEPS_MSB_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TIMER_20US_LANECLK_STEPS_MSB_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_TIMER_20US_LANECLK_STEPS_MSB_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_TIMER_20US_LANECLK_STEPS_MSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_TIMER_20US_LANECLK_STEPS_MSB_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_TIMER_20US_LANECLK_STEPS_MSB_IN)
#define HWIO_UFS_MEM_UFS_PHY_TIMER_20US_LANECLK_STEPS_MSB_TIMER_20US_LANECLK_STEPS_MSB_BMSK                                                                 0x3f
#define HWIO_UFS_MEM_UFS_PHY_TIMER_20US_LANECLK_STEPS_MSB_TIMER_20US_LANECLK_STEPS_MSB_SHFT                                                                    0

#define HWIO_UFS_MEM_UFS_PHY_TIMER_20US_LANECLK_STEPS_LSB_ADDR                                                                                        (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x1f0)
#define HWIO_UFS_MEM_UFS_PHY_TIMER_20US_LANECLK_STEPS_LSB_OFFS                                                                                        (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x1f0)
#define HWIO_UFS_MEM_UFS_PHY_TIMER_20US_LANECLK_STEPS_LSB_RMSK                                                                                              0xff
#define HWIO_UFS_MEM_UFS_PHY_TIMER_20US_LANECLK_STEPS_LSB_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TIMER_20US_LANECLK_STEPS_LSB_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TIMER_20US_LANECLK_STEPS_LSB_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TIMER_20US_LANECLK_STEPS_LSB_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TIMER_20US_LANECLK_STEPS_LSB_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_TIMER_20US_LANECLK_STEPS_LSB_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_TIMER_20US_LANECLK_STEPS_LSB_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_TIMER_20US_LANECLK_STEPS_LSB_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_TIMER_20US_LANECLK_STEPS_LSB_IN)
#define HWIO_UFS_MEM_UFS_PHY_TIMER_20US_LANECLK_STEPS_LSB_TIMER_20US_LANECLK_STEPS_LSB_BMSK                                                                 0xff
#define HWIO_UFS_MEM_UFS_PHY_TIMER_20US_LANECLK_STEPS_LSB_TIMER_20US_LANECLK_STEPS_LSB_SHFT                                                                    0

#define HWIO_UFS_MEM_UFS_PHY_TX_MID_TERM_CTRL1_ADDR                                                                                                   (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x1f4)
#define HWIO_UFS_MEM_UFS_PHY_TX_MID_TERM_CTRL1_OFFS                                                                                                   (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x1f4)
#define HWIO_UFS_MEM_UFS_PHY_TX_MID_TERM_CTRL1_RMSK                                                                                                         0xf3
#define HWIO_UFS_MEM_UFS_PHY_TX_MID_TERM_CTRL1_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TX_MID_TERM_CTRL1_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TX_MID_TERM_CTRL1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TX_MID_TERM_CTRL1_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TX_MID_TERM_CTRL1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_TX_MID_TERM_CTRL1_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_TX_MID_TERM_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_TX_MID_TERM_CTRL1_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_TX_MID_TERM_CTRL1_IN)
#define HWIO_UFS_MEM_UFS_PHY_TX_MID_TERM_CTRL1_TX_MID_TERM_SLEEP_COUNT_INIT_BMSK                                                                            0xf0
#define HWIO_UFS_MEM_UFS_PHY_TX_MID_TERM_CTRL1_TX_MID_TERM_SLEEP_COUNT_INIT_SHFT                                                                               4
#define HWIO_UFS_MEM_UFS_PHY_TX_MID_TERM_CTRL1_TX_MID_TERM_SLEEP_EN_BMSK                                                                                     0x2
#define HWIO_UFS_MEM_UFS_PHY_TX_MID_TERM_CTRL1_TX_MID_TERM_SLEEP_EN_SHFT                                                                                       1
#define HWIO_UFS_MEM_UFS_PHY_TX_MID_TERM_CTRL1_TX_MID_TERM_STALL_EN_BMSK                                                                                     0x1
#define HWIO_UFS_MEM_UFS_PHY_TX_MID_TERM_CTRL1_TX_MID_TERM_STALL_EN_SHFT                                                                                       0

#define HWIO_UFS_MEM_UFS_PHY_TX_MID_TERM_CTRL2_ADDR                                                                                                   (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x1f8)
#define HWIO_UFS_MEM_UFS_PHY_TX_MID_TERM_CTRL2_OFFS                                                                                                   (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x1f8)
#define HWIO_UFS_MEM_UFS_PHY_TX_MID_TERM_CTRL2_RMSK                                                                                                         0xff
#define HWIO_UFS_MEM_UFS_PHY_TX_MID_TERM_CTRL2_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TX_MID_TERM_CTRL2_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TX_MID_TERM_CTRL2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TX_MID_TERM_CTRL2_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TX_MID_TERM_CTRL2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_TX_MID_TERM_CTRL2_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_TX_MID_TERM_CTRL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_TX_MID_TERM_CTRL2_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_TX_MID_TERM_CTRL2_IN)
#define HWIO_UFS_MEM_UFS_PHY_TX_MID_TERM_CTRL2_TX_MID_TERM_COUNT_INIT_BMSK                                                                                  0xff
#define HWIO_UFS_MEM_UFS_PHY_TX_MID_TERM_CTRL2_TX_MID_TERM_COUNT_INIT_SHFT                                                                                     0

#define HWIO_UFS_MEM_UFS_PHY_MULTI_LANE_CTRL1_ADDR                                                                                                    (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x1fc)
#define HWIO_UFS_MEM_UFS_PHY_MULTI_LANE_CTRL1_OFFS                                                                                                    (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x1fc)
#define HWIO_UFS_MEM_UFS_PHY_MULTI_LANE_CTRL1_RMSK                                                                                                           0xf
#define HWIO_UFS_MEM_UFS_PHY_MULTI_LANE_CTRL1_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_MULTI_LANE_CTRL1_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_MULTI_LANE_CTRL1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_MULTI_LANE_CTRL1_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_MULTI_LANE_CTRL1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_MULTI_LANE_CTRL1_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_MULTI_LANE_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_MULTI_LANE_CTRL1_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_MULTI_LANE_CTRL1_IN)
#define HWIO_UFS_MEM_UFS_PHY_MULTI_LANE_CTRL1_LANE_WRITE_BROADCAST_BMSK                                                                                      0x8
#define HWIO_UFS_MEM_UFS_PHY_MULTI_LANE_CTRL1_LANE_WRITE_BROADCAST_SHFT                                                                                        3
#define HWIO_UFS_MEM_UFS_PHY_MULTI_LANE_CTRL1_SECONDARY_LANE_MODE_GEAR_SRC_BMSK                                                                              0x4
#define HWIO_UFS_MEM_UFS_PHY_MULTI_LANE_CTRL1_SECONDARY_LANE_MODE_GEAR_SRC_SHFT                                                                                2
#define HWIO_UFS_MEM_UFS_PHY_MULTI_LANE_CTRL1_SECONDARY_LANE_ENABLE_BMSK                                                                                     0x2
#define HWIO_UFS_MEM_UFS_PHY_MULTI_LANE_CTRL1_SECONDARY_LANE_ENABLE_SHFT                                                                                       1
#define HWIO_UFS_MEM_UFS_PHY_MULTI_LANE_CTRL1_PRIMARY_LANE_BMSK                                                                                              0x1
#define HWIO_UFS_MEM_UFS_PHY_MULTI_LANE_CTRL1_PRIMARY_LANE_SHFT                                                                                                0

#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CTRL_ADDR                                                                                                        (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x200)
#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CTRL_OFFS                                                                                                        (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x200)
#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CTRL_RMSK                                                                                                              0x7f
#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CTRL_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_L1_BIST_CTRL_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CTRL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_L1_BIST_CTRL_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CTRL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_L1_BIST_CTRL_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_L1_BIST_CTRL_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_L1_BIST_CTRL_IN)
#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CTRL_L1_BIST_CHK_ERR_CNT_CLR_BMSK                                                                                      0x40
#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CTRL_L1_BIST_CHK_ERR_CNT_CLR_SHFT                                                                                         6
#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CTRL_L1_BIST_RX_ERR_EN_BMSK                                                                                            0x20
#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CTRL_L1_BIST_RX_ERR_EN_SHFT                                                                                               5
#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CTRL_L1_BIST_GEN_SHORT_PATTERN_BMSK                                                                                    0x10
#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CTRL_L1_BIST_GEN_SHORT_PATTERN_SHFT                                                                                       4
#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CTRL_L1_BIST_PAT_SEL_BMSK                                                                                               0x8
#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CTRL_L1_BIST_PAT_SEL_SHFT                                                                                                 3
#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CTRL_L1_BIST_TXRX_EN_BMSK                                                                                               0x4
#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CTRL_L1_BIST_TXRX_EN_SHFT                                                                                                 2
#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CTRL_L1_BIST_TX_EN_BMSK                                                                                                 0x2
#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CTRL_L1_BIST_TX_EN_SHFT                                                                                                   1
#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CTRL_L1_BIST_MODE_BMSK                                                                                                  0x1
#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CTRL_L1_BIST_MODE_SHFT                                                                                                    0

#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CHK_ERR_CNT_L_STATUS_ADDR                                                                                        (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x204)
#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CHK_ERR_CNT_L_STATUS_OFFS                                                                                        (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x204)
#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CHK_ERR_CNT_L_STATUS_RMSK                                                                                              0xff
#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CHK_ERR_CNT_L_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_L1_BIST_CHK_ERR_CNT_L_STATUS_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CHK_ERR_CNT_L_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_L1_BIST_CHK_ERR_CNT_L_STATUS_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CHK_ERR_CNT_L_STATUS_L1_BIST_CHK_ERR_CNT_L_BMSK                                                                        0xff
#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CHK_ERR_CNT_L_STATUS_L1_BIST_CHK_ERR_CNT_L_SHFT                                                                           0

#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CHK_ERR_CNT_H_STATUS_ADDR                                                                                        (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x208)
#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CHK_ERR_CNT_H_STATUS_OFFS                                                                                        (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x208)
#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CHK_ERR_CNT_H_STATUS_RMSK                                                                                              0xff
#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CHK_ERR_CNT_H_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_L1_BIST_CHK_ERR_CNT_H_STATUS_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CHK_ERR_CNT_H_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_L1_BIST_CHK_ERR_CNT_H_STATUS_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CHK_ERR_CNT_H_STATUS_L1_BIST_CHK_ERR_CNT_H_BMSK                                                                        0xff
#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CHK_ERR_CNT_H_STATUS_L1_BIST_CHK_ERR_CNT_H_SHFT                                                                           0

#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CHK_STATUS_ADDR                                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x20c)
#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CHK_STATUS_OFFS                                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x20c)
#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CHK_STATUS_RMSK                                                                                                        0xff
#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CHK_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_L1_BIST_CHK_STATUS_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CHK_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_L1_BIST_CHK_STATUS_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CHK_STATUS_RSVD_STATUS_BMSK                                                                                            0xf0
#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CHK_STATUS_RSVD_STATUS_SHFT                                                                                               4
#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CHK_STATUS_L1_BIST_CHK_HEADER_SEL_BMSK                                                                                  0x8
#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CHK_STATUS_L1_BIST_CHK_HEADER_SEL_SHFT                                                                                    3
#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CHK_STATUS_L1_BIST_HEADER_NOT_FOUND_BMSK                                                                                0x4
#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CHK_STATUS_L1_BIST_HEADER_NOT_FOUND_SHFT                                                                                  2
#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CHK_STATUS_L1_BIST_PAT_DATA_NOT_FOUND_BMSK                                                                              0x2
#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CHK_STATUS_L1_BIST_PAT_DATA_NOT_FOUND_SHFT                                                                                1
#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CHK_STATUS_L1_BIST_CHECK_DONE_BMSK                                                                                      0x1
#define HWIO_UFS_MEM_UFS_PHY_L1_BIST_CHK_STATUS_L1_BIST_CHECK_DONE_SHFT                                                                                        0

#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTRRDVAL_L1_STATUS_ADDR                                                                                            (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x210)
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTRRDVAL_L1_STATUS_OFFS                                                                                            (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x210)
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTRRDVAL_L1_STATUS_RMSK                                                                                                  0xff
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTRRDVAL_L1_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RMMI_ATTRRDVAL_L1_STATUS_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTRRDVAL_L1_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RMMI_ATTRRDVAL_L1_STATUS_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTRRDVAL_L1_STATUS_RMMI_ATTRRDVAL_L1_STATUS_BMSK                                                                         0xff
#define HWIO_UFS_MEM_UFS_PHY_RMMI_ATTRRDVAL_L1_STATUS_RMMI_ATTRRDVAL_L1_STATUS_SHFT                                                                            0

#define HWIO_UFS_MEM_UFS_PHY_BIST_CTRL_MODE_GEAR_ADDR                                                                                                 (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x214)
#define HWIO_UFS_MEM_UFS_PHY_BIST_CTRL_MODE_GEAR_OFFS                                                                                                 (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x214)
#define HWIO_UFS_MEM_UFS_PHY_BIST_CTRL_MODE_GEAR_RMSK                                                                                                       0x1f
#define HWIO_UFS_MEM_UFS_PHY_BIST_CTRL_MODE_GEAR_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_BIST_CTRL_MODE_GEAR_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_BIST_CTRL_MODE_GEAR_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_BIST_CTRL_MODE_GEAR_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_BIST_CTRL_MODE_GEAR_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_BIST_CTRL_MODE_GEAR_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_BIST_CTRL_MODE_GEAR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_BIST_CTRL_MODE_GEAR_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_BIST_CTRL_MODE_GEAR_IN)
#define HWIO_UFS_MEM_UFS_PHY_BIST_CTRL_MODE_GEAR_BIST_UFS_GEAR_BMSK                                                                                         0x1c
#define HWIO_UFS_MEM_UFS_PHY_BIST_CTRL_MODE_GEAR_BIST_UFS_GEAR_SHFT                                                                                            2
#define HWIO_UFS_MEM_UFS_PHY_BIST_CTRL_MODE_GEAR_BIST_UFS_MODE_BMSK                                                                                          0x2
#define HWIO_UFS_MEM_UFS_PHY_BIST_CTRL_MODE_GEAR_BIST_UFS_MODE_SHFT                                                                                            1
#define HWIO_UFS_MEM_UFS_PHY_BIST_CTRL_MODE_GEAR_BIST_UFS_MODE_GEAR_MUX_BMSK                                                                                 0x1
#define HWIO_UFS_MEM_UFS_PHY_BIST_CTRL_MODE_GEAR_BIST_UFS_MODE_GEAR_MUX_SHFT                                                                                   0

#define HWIO_UFS_MEM_UFS_PHY_STATUS_CLEAR_ADDR                                                                                                        (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x218)
#define HWIO_UFS_MEM_UFS_PHY_STATUS_CLEAR_OFFS                                                                                                        (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x218)
#define HWIO_UFS_MEM_UFS_PHY_STATUS_CLEAR_RMSK                                                                                                               0x3
#define HWIO_UFS_MEM_UFS_PHY_STATUS_CLEAR_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_STATUS_CLEAR_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_STATUS_CLEAR_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_STATUS_CLEAR_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_STATUS_CLEAR_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_STATUS_CLEAR_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_STATUS_CLEAR_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_STATUS_CLEAR_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_STATUS_CLEAR_IN)
#define HWIO_UFS_MEM_UFS_PHY_STATUS_CLEAR_L1_RX_STATUS_CLEAR_BMSK                                                                                            0x2
#define HWIO_UFS_MEM_UFS_PHY_STATUS_CLEAR_L1_RX_STATUS_CLEAR_SHFT                                                                                              1
#define HWIO_UFS_MEM_UFS_PHY_STATUS_CLEAR_L0_RX_STATUS_CLEAR_BMSK                                                                                            0x1
#define HWIO_UFS_MEM_UFS_PHY_STATUS_CLEAR_L0_RX_STATUS_CLEAR_SHFT                                                                                              0

#define HWIO_UFS_MEM_UFS_PHY_RX_HSG4_SYNC_WAIT_TIME_ADDR                                                                                              (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x21c)
#define HWIO_UFS_MEM_UFS_PHY_RX_HSG4_SYNC_WAIT_TIME_OFFS                                                                                              (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x21c)
#define HWIO_UFS_MEM_UFS_PHY_RX_HSG4_SYNC_WAIT_TIME_RMSK                                                                                                    0xff
#define HWIO_UFS_MEM_UFS_PHY_RX_HSG4_SYNC_WAIT_TIME_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_HSG4_SYNC_WAIT_TIME_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_HSG4_SYNC_WAIT_TIME_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_HSG4_SYNC_WAIT_TIME_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_HSG4_SYNC_WAIT_TIME_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_HSG4_SYNC_WAIT_TIME_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_HSG4_SYNC_WAIT_TIME_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_HSG4_SYNC_WAIT_TIME_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_HSG4_SYNC_WAIT_TIME_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_HSG4_SYNC_WAIT_TIME_RX_HSG4_SYNC_WAIT_STEP_BMSK                                                                             0x80
#define HWIO_UFS_MEM_UFS_PHY_RX_HSG4_SYNC_WAIT_TIME_RX_HSG4_SYNC_WAIT_STEP_SHFT                                                                                7
#define HWIO_UFS_MEM_UFS_PHY_RX_HSG4_SYNC_WAIT_TIME_RX_HSG4_SYNC_WAIT_TIME_BMSK                                                                             0x7f
#define HWIO_UFS_MEM_UFS_PHY_RX_HSG4_SYNC_WAIT_TIME_RX_HSG4_SYNC_WAIT_TIME_SHFT                                                                                0

#define HWIO_UFS_MEM_UFS_PHY_RX_HSG5_SYNC_WAIT_TIME_ADDR                                                                                              (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x220)
#define HWIO_UFS_MEM_UFS_PHY_RX_HSG5_SYNC_WAIT_TIME_OFFS                                                                                              (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x220)
#define HWIO_UFS_MEM_UFS_PHY_RX_HSG5_SYNC_WAIT_TIME_RMSK                                                                                                    0xff
#define HWIO_UFS_MEM_UFS_PHY_RX_HSG5_SYNC_WAIT_TIME_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_HSG5_SYNC_WAIT_TIME_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_HSG5_SYNC_WAIT_TIME_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_HSG5_SYNC_WAIT_TIME_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_HSG5_SYNC_WAIT_TIME_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_HSG5_SYNC_WAIT_TIME_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_HSG5_SYNC_WAIT_TIME_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_HSG5_SYNC_WAIT_TIME_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_HSG5_SYNC_WAIT_TIME_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_HSG5_SYNC_WAIT_TIME_RX_HSG5_SYNC_WAIT_STEP_BMSK                                                                             0x80
#define HWIO_UFS_MEM_UFS_PHY_RX_HSG5_SYNC_WAIT_TIME_RX_HSG5_SYNC_WAIT_STEP_SHFT                                                                                7
#define HWIO_UFS_MEM_UFS_PHY_RX_HSG5_SYNC_WAIT_TIME_RX_HSG5_SYNC_WAIT_TIME_BMSK                                                                             0x7f
#define HWIO_UFS_MEM_UFS_PHY_RX_HSG5_SYNC_WAIT_TIME_RX_HSG5_SYNC_WAIT_TIME_SHFT                                                                                0

#define HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_DRV_LVL_HSG4_ADDR                                                                                           (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x224)
#define HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_DRV_LVL_HSG4_OFFS                                                                                           (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x224)
#define HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_DRV_LVL_HSG4_RMSK                                                                                                 0x1f
#define HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_DRV_LVL_HSG4_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_DRV_LVL_HSG4_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_DRV_LVL_HSG4_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_DRV_LVL_HSG4_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_DRV_LVL_HSG4_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_DRV_LVL_HSG4_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_DRV_LVL_HSG4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_DRV_LVL_HSG4_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_DRV_LVL_HSG4_IN)
#define HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_DRV_LVL_HSG4_TX_LARGE_DRV_LVL_HSG4_BMSK                                                                           0x1f
#define HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_DRV_LVL_HSG4_TX_LARGE_DRV_LVL_HSG4_SHFT                                                                              0

#define HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_DRV_LVL_HSG4_ADDR                                                                                           (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x228)
#define HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_DRV_LVL_HSG4_OFFS                                                                                           (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x228)
#define HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_DRV_LVL_HSG4_RMSK                                                                                                 0x1f
#define HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_DRV_LVL_HSG4_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_DRV_LVL_HSG4_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_DRV_LVL_HSG4_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_DRV_LVL_HSG4_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_DRV_LVL_HSG4_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_DRV_LVL_HSG4_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_DRV_LVL_HSG4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_DRV_LVL_HSG4_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_DRV_LVL_HSG4_IN)
#define HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_DRV_LVL_HSG4_TX_SMALL_DRV_LVL_HSG4_BMSK                                                                           0x1f
#define HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_DRV_LVL_HSG4_TX_SMALL_DRV_LVL_HSG4_SHFT                                                                              0

#define HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_DRV_LVL_HSG5_ADDR                                                                                           (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x22c)
#define HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_DRV_LVL_HSG5_OFFS                                                                                           (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x22c)
#define HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_DRV_LVL_HSG5_RMSK                                                                                                 0x1f
#define HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_DRV_LVL_HSG5_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_DRV_LVL_HSG5_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_DRV_LVL_HSG5_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_DRV_LVL_HSG5_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_DRV_LVL_HSG5_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_DRV_LVL_HSG5_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_DRV_LVL_HSG5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_DRV_LVL_HSG5_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_DRV_LVL_HSG5_IN)
#define HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_DRV_LVL_HSG5_TX_LARGE_DRV_LVL_HSG5_BMSK                                                                           0x1f
#define HWIO_UFS_MEM_UFS_PHY_TX_LARGE_AMP_DRV_LVL_HSG5_TX_LARGE_DRV_LVL_HSG5_SHFT                                                                              0

#define HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_DRV_LVL_HSG5_ADDR                                                                                           (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x230)
#define HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_DRV_LVL_HSG5_OFFS                                                                                           (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x230)
#define HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_DRV_LVL_HSG5_RMSK                                                                                                 0x1f
#define HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_DRV_LVL_HSG5_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_DRV_LVL_HSG5_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_DRV_LVL_HSG5_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_DRV_LVL_HSG5_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_DRV_LVL_HSG5_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_DRV_LVL_HSG5_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_DRV_LVL_HSG5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_DRV_LVL_HSG5_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_DRV_LVL_HSG5_IN)
#define HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_DRV_LVL_HSG5_TX_SMALL_DRV_LVL_HSG5_BMSK                                                                           0x1f
#define HWIO_UFS_MEM_UFS_PHY_TX_SMALL_AMP_DRV_LVL_HSG5_TX_SMALL_DRV_LVL_HSG5_SHFT                                                                              0

#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S1_ADDR                                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x234)
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S1_OFFS                                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x234)
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S1_RMSK                                                                                                        0x1f
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S1_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S1_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S1_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S1_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S1_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S1_IN)
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S1_TX_EMP_POST1_LVL_S1_BMSK                                                                                    0x1f
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S1_TX_EMP_POST1_LVL_S1_SHFT                                                                                       0

#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S2_ADDR                                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x238)
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S2_OFFS                                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x238)
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S2_RMSK                                                                                                        0x1f
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S2_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S2_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S2_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S2_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S2_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S2_IN)
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S2_TX_EMP_POST1_LVL_S2_BMSK                                                                                    0x1f
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S2_TX_EMP_POST1_LVL_S2_SHFT                                                                                       0

#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S3_ADDR                                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x23c)
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S3_OFFS                                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x23c)
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S3_RMSK                                                                                                        0x1f
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S3_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S3_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S3_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S3_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S3_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S3_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S3_IN)
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S3_TX_EMP_POST1_LVL_S3_BMSK                                                                                    0x1f
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S3_TX_EMP_POST1_LVL_S3_SHFT                                                                                       0

#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S4_ADDR                                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x240)
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S4_OFFS                                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x240)
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S4_RMSK                                                                                                        0x1f
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S4_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S4_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S4_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S4_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S4_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S4_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S4_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S4_IN)
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S4_TX_EMP_POST1_LVL_S4_BMSK                                                                                    0x1f
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S4_TX_EMP_POST1_LVL_S4_SHFT                                                                                       0

#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S5_ADDR                                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x244)
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S5_OFFS                                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x244)
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S5_RMSK                                                                                                        0x1f
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S5_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S5_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S5_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S5_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S5_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S5_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S5_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S5_IN)
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S5_TX_EMP_POST1_LVL_S5_BMSK                                                                                    0x1f
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S5_TX_EMP_POST1_LVL_S5_SHFT                                                                                       0

#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S6_ADDR                                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x248)
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S6_OFFS                                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x248)
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S6_RMSK                                                                                                        0x1f
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S6_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S6_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S6_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S6_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S6_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S6_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S6_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S6_IN)
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S6_TX_EMP_POST1_LVL_S6_BMSK                                                                                    0x1f
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S6_TX_EMP_POST1_LVL_S6_SHFT                                                                                       0

#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S7_ADDR                                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x24c)
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S7_OFFS                                                                                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x24c)
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S7_RMSK                                                                                                        0x1f
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S7_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S7_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S7_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S7_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S7_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S7_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S7_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S7_IN)
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S7_TX_EMP_POST1_LVL_S7_BMSK                                                                                    0x1f
#define HWIO_UFS_MEM_UFS_PHY_TX_POST_EMP_LVL_S7_TX_EMP_POST1_LVL_S7_SHFT                                                                                       0

#define HWIO_UFS_MEM_UFS_PHY_RX_EQU_INITIAL_CODE_ADDR                                                                                                 (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x250)
#define HWIO_UFS_MEM_UFS_PHY_RX_EQU_INITIAL_CODE_OFFS                                                                                                 (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x250)
#define HWIO_UFS_MEM_UFS_PHY_RX_EQU_INITIAL_CODE_RMSK                                                                                                       0xff
#define HWIO_UFS_MEM_UFS_PHY_RX_EQU_INITIAL_CODE_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_EQU_INITIAL_CODE_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_EQU_INITIAL_CODE_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_EQU_INITIAL_CODE_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_EQU_INITIAL_CODE_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_EQU_INITIAL_CODE_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_EQU_INITIAL_CODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_EQU_INITIAL_CODE_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_EQU_INITIAL_CODE_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_EQU_INITIAL_CODE_RX_EQU_INITIAL_CODE_HSG5_BMSK                                                                              0xf0
#define HWIO_UFS_MEM_UFS_PHY_RX_EQU_INITIAL_CODE_RX_EQU_INITIAL_CODE_HSG5_SHFT                                                                                 4
#define HWIO_UFS_MEM_UFS_PHY_RX_EQU_INITIAL_CODE_RX_EQU_INITIAL_CODE_HSG4_BMSK                                                                               0xf
#define HWIO_UFS_MEM_UFS_PHY_RX_EQU_INITIAL_CODE_RX_EQU_INITIAL_CODE_HSG4_SHFT                                                                                 0

#define HWIO_UFS_MEM_UFS_PHY_PCS_CRTL2_ADDR                                                                                                           (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE      + 0x254)
#define HWIO_UFS_MEM_UFS_PHY_PCS_CRTL2_OFFS                                                                                                           (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_REG_BASE_OFFS + 0x254)
#define HWIO_UFS_MEM_UFS_PHY_PCS_CRTL2_RMSK                                                                                                                 0x1f
#define HWIO_UFS_MEM_UFS_PHY_PCS_CRTL2_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_PCS_CRTL2_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_PCS_CRTL2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_PCS_CRTL2_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_PCS_CRTL2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_PCS_CRTL2_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_PCS_CRTL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_PCS_CRTL2_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_PCS_CRTL2_IN)
#define HWIO_UFS_MEM_UFS_PHY_PCS_CRTL2_RX_ADAPT_KLOCK_OFF_BMSK                                                                                              0x18
#define HWIO_UFS_MEM_UFS_PHY_PCS_CRTL2_RX_ADAPT_KLOCK_OFF_SHFT                                                                                                 3
#define HWIO_UFS_MEM_UFS_PHY_PCS_CRTL2_RX_LS_TOB_CNT_INIT_BMSK                                                                                               0x7
#define HWIO_UFS_MEM_UFS_PHY_PCS_CRTL2_RX_LS_TOB_CNT_INIT_SHFT                                                                                                 0

/*----------------------------------------------------------------------------
 * MODULE: UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2
 *--------------------------------------------------------------------------*/

#define UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE                                   (UFS_MEM_UFS_2LANE_G5_REGS_BASE      + 0x00000800)
#define UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE_SIZE                              0x6c
#define UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE_USED                              0x68
#define UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE_OFFS                              0x00000800

#define HWIO_UFS_MEM_UFS_PHY_PCS_CMN_STATUS_ADDR                                     (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE      + 0x0)
#define HWIO_UFS_MEM_UFS_PHY_PCS_CMN_STATUS_OFFS                                     (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE_OFFS + 0x0)
#define HWIO_UFS_MEM_UFS_PHY_PCS_CMN_STATUS_RMSK                                           0x1f
#define HWIO_UFS_MEM_UFS_PHY_PCS_CMN_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_PCS_CMN_STATUS_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_PCS_CMN_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_PCS_CMN_STATUS_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_PCS_CMN_STATUS_CMN_POR_STATE_BMSK                             0x1f
#define HWIO_UFS_MEM_UFS_PHY_PCS_CMN_STATUS_CMN_POR_STATE_SHFT                                0

#define HWIO_UFS_MEM_UFS_PHY_TCLK_CTRL_STATUS_ADDR                                   (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE      + 0x4)
#define HWIO_UFS_MEM_UFS_PHY_TCLK_CTRL_STATUS_OFFS                                   (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE_OFFS + 0x4)
#define HWIO_UFS_MEM_UFS_PHY_TCLK_CTRL_STATUS_RMSK                                          0xf
#define HWIO_UFS_MEM_UFS_PHY_TCLK_CTRL_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TCLK_CTRL_STATUS_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TCLK_CTRL_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TCLK_CTRL_STATUS_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TCLK_CTRL_STATUS_TCLK_RATE_STATE_BMSK                          0xf
#define HWIO_UFS_MEM_UFS_PHY_TCLK_CTRL_STATUS_TCLK_RATE_STATE_SHFT                            0

#define HWIO_UFS_MEM_UFS_PHY_TX_LANE0_0_STATUS_ADDR                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE      + 0x8)
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE0_0_STATUS_OFFS                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE_OFFS + 0x8)
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE0_0_STATUS_RMSK                                        0x7f
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE0_0_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TX_LANE0_0_STATUS_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE0_0_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TX_LANE0_0_STATUS_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE0_0_STATUS_L0_TX_MTX_ACT_STATE_BMSK                    0x7c
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE0_0_STATUS_L0_TX_MTX_ACT_STATE_SHFT                       2
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE0_0_STATUS_L0_TX_MTX_INACT_STATE_BMSK                   0x3
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE0_0_STATUS_L0_TX_MTX_INACT_STATE_SHFT                     0

#define HWIO_UFS_MEM_UFS_PHY_TX_LANE0_1_STATUS_ADDR                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE      + 0xc)
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE0_1_STATUS_OFFS                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE_OFFS + 0xc)
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE0_1_STATUS_RMSK                                        0x7f
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE0_1_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TX_LANE0_1_STATUS_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE0_1_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TX_LANE0_1_STATUS_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE0_1_STATUS_L0_TX_CFGRDYN_STATE_BMSK                    0x70
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE0_1_STATUS_L0_TX_CFGRDYN_STATE_SHFT                       4
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE0_1_STATUS_L0_TX_BURST_STATE_BMSK                       0xf
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE0_1_STATUS_L0_TX_BURST_STATE_SHFT                         0

#define HWIO_UFS_MEM_UFS_PHY_TX_LANE0_2_STATUS_ADDR                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE      + 0x10)
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE0_2_STATUS_OFFS                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE_OFFS + 0x10)
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE0_2_STATUS_RMSK                                        0xff
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE0_2_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TX_LANE0_2_STATUS_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE0_2_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TX_LANE0_2_STATUS_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE0_2_STATUS_L0_TX_CFG_RATE_STATE_BMSK                   0xe0
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE0_2_STATUS_L0_TX_CFG_RATE_STATE_SHFT                      5
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE0_2_STATUS_L0_TX_LINECFG_STATE_BMSK                    0x1f
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE0_2_STATUS_L0_TX_LINECFG_STATE_SHFT                       0

#define HWIO_UFS_MEM_UFS_PHY_TX_LANE0_3_STATUS_ADDR                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE      + 0x14)
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE0_3_STATUS_OFFS                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE_OFFS + 0x14)
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE0_3_STATUS_RMSK                                        0xff
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE0_3_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TX_LANE0_3_STATUS_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE0_3_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TX_LANE0_3_STATUS_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE0_3_STATUS_L0_RX_HSG4_STORED_CODE_BMSK                 0xf0
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE0_3_STATUS_L0_RX_HSG4_STORED_CODE_SHFT                    4
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE0_3_STATUS_L0_TX_ADAPT_STATE_BMSK                       0xf
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE0_3_STATUS_L0_TX_ADAPT_STATE_SHFT                         0

#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_0_STATUS_ADDR                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE      + 0x18)
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_0_STATUS_OFFS                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE_OFFS + 0x18)
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_0_STATUS_RMSK                                        0xff
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_0_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_LANE0_0_STATUS_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_0_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_LANE0_0_STATUS_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_0_STATUS_L0_RX_MRX_ACT_STATE_BMSK                    0xf8
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_0_STATUS_L0_RX_MRX_ACT_STATE_SHFT                       3
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_0_STATUS_L0_RX_MRX_INACT_STATE_BMSK                   0x7
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_0_STATUS_L0_RX_MRX_INACT_STATE_SHFT                     0

#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_1_STATUS_ADDR                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE      + 0x1c)
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_1_STATUS_OFFS                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE_OFFS + 0x1c)
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_1_STATUS_RMSK                                        0xff
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_1_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_LANE0_1_STATUS_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_1_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_LANE0_1_STATUS_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_1_STATUS_L0_RX_LINECFG_STATE_BMSK                    0xe0
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_1_STATUS_L0_RX_LINECFG_STATE_SHFT                       5
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_1_STATUS_L0_RX_BURST_STATE_BMSK                      0x1f
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_1_STATUS_L0_RX_BURST_STATE_SHFT                         0

#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_2_STATUS_ADDR                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE      + 0x20)
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_2_STATUS_OFFS                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE_OFFS + 0x20)
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_2_STATUS_RMSK                                        0xbf
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_2_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_LANE0_2_STATUS_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_2_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_LANE0_2_STATUS_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_2_STATUS_RSVD_BMSK                                   0x80
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_2_STATUS_RSVD_SHFT                                      7
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_2_STATUS_L0_RX_CFG_RSYNC_STATE_BMSK                  0x38
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_2_STATUS_L0_RX_CFG_RSYNC_STATE_SHFT                     3
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_2_STATUS_L0_RX_CFG_RATE_STATE_BMSK                    0x7
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_2_STATUS_L0_RX_CFG_RATE_STATE_SHFT                      0

#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_3_STATUS_ADDR                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE      + 0x24)
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_3_STATUS_OFFS                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE_OFFS + 0x24)
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_3_STATUS_RMSK                                        0xff
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_3_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_LANE0_3_STATUS_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_3_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_LANE0_3_STATUS_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_3_STATUS_L0_RX_HSG5_STORED_CODE_BMSK                 0xf0
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_3_STATUS_L0_RX_HSG5_STORED_CODE_SHFT                    4
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_3_STATUS_L0_RX_SIGDET_ACT_BMSK                        0xc
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_3_STATUS_L0_RX_SIGDET_ACT_SHFT                          2
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_3_STATUS_L0_RX_SIGDET_INACT_BMSK                      0x3
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_3_STATUS_L0_RX_SIGDET_INACT_SHFT                        0

#define HWIO_UFS_MEM_UFS_PHY_TX_LANE1_0_STATUS_ADDR                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE      + 0x28)
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE1_0_STATUS_OFFS                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE_OFFS + 0x28)
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE1_0_STATUS_RMSK                                        0x7f
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE1_0_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TX_LANE1_0_STATUS_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE1_0_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TX_LANE1_0_STATUS_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE1_0_STATUS_L1_TX_MTX_ACT_STATE_BMSK                    0x7c
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE1_0_STATUS_L1_TX_MTX_ACT_STATE_SHFT                       2
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE1_0_STATUS_L1_TX_MTX_INACT_STATE_BMSK                   0x3
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE1_0_STATUS_L1_TX_MTX_INACT_STATE_SHFT                     0

#define HWIO_UFS_MEM_UFS_PHY_TX_LANE1_1_STATUS_ADDR                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE      + 0x2c)
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE1_1_STATUS_OFFS                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE_OFFS + 0x2c)
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE1_1_STATUS_RMSK                                        0x7f
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE1_1_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TX_LANE1_1_STATUS_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE1_1_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TX_LANE1_1_STATUS_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE1_1_STATUS_L1_TX_CFGRDYN_STATE_BMSK                    0x70
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE1_1_STATUS_L1_TX_CFGRDYN_STATE_SHFT                       4
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE1_1_STATUS_L1_TX_BURST_STATE_BMSK                       0xf
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE1_1_STATUS_L1_TX_BURST_STATE_SHFT                         0

#define HWIO_UFS_MEM_UFS_PHY_TX_LANE1_2_STATUS_ADDR                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE      + 0x30)
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE1_2_STATUS_OFFS                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE_OFFS + 0x30)
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE1_2_STATUS_RMSK                                        0xff
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE1_2_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TX_LANE1_2_STATUS_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE1_2_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TX_LANE1_2_STATUS_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE1_2_STATUS_L1_TX_CFG_RATE_STATE_BMSK                   0xe0
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE1_2_STATUS_L1_TX_CFG_RATE_STATE_SHFT                      5
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE1_2_STATUS_L1_TX_LINECFG_STATE_BMSK                    0x1f
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE1_2_STATUS_L1_TX_LINECFG_STATE_SHFT                       0

#define HWIO_UFS_MEM_UFS_PHY_TX_LANE1_3_STATUS_ADDR                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE      + 0x34)
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE1_3_STATUS_OFFS                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE_OFFS + 0x34)
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE1_3_STATUS_RMSK                                        0xff
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE1_3_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_TX_LANE1_3_STATUS_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE1_3_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_TX_LANE1_3_STATUS_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE1_3_STATUS_L1_RX_HSG4_STORED_CODE_BMSK                 0xf0
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE1_3_STATUS_L1_RX_HSG4_STORED_CODE_SHFT                    4
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE1_3_STATUS_L1_TX_ADAPT_STATE_BMSK                       0xf
#define HWIO_UFS_MEM_UFS_PHY_TX_LANE1_3_STATUS_L1_TX_ADAPT_STATE_SHFT                         0

#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_0_STATUS_ADDR                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE      + 0x38)
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_0_STATUS_OFFS                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE_OFFS + 0x38)
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_0_STATUS_RMSK                                        0xff
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_0_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_LANE1_0_STATUS_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_0_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_LANE1_0_STATUS_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_0_STATUS_L1_RX_MRX_ACT_STATE_BMSK                    0xf8
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_0_STATUS_L1_RX_MRX_ACT_STATE_SHFT                       3
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_0_STATUS_L1_RX_MRX_INACT_STATE_BMSK                   0x7
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_0_STATUS_L1_RX_MRX_INACT_STATE_SHFT                     0

#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_1_STATUS_ADDR                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE      + 0x3c)
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_1_STATUS_OFFS                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE_OFFS + 0x3c)
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_1_STATUS_RMSK                                        0xff
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_1_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_LANE1_1_STATUS_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_1_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_LANE1_1_STATUS_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_1_STATUS_L1_RX_LINECFG_STATE_BMSK                    0xe0
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_1_STATUS_L1_RX_LINECFG_STATE_SHFT                       5
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_1_STATUS_L1_RX_BURST_STATE_BMSK                      0x1f
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_1_STATUS_L1_RX_BURST_STATE_SHFT                         0

#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_2_STATUS_ADDR                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE      + 0x40)
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_2_STATUS_OFFS                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE_OFFS + 0x40)
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_2_STATUS_RMSK                                        0xbf
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_2_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_LANE1_2_STATUS_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_2_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_LANE1_2_STATUS_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_2_STATUS_RSVD_BMSK                                   0x80
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_2_STATUS_RSVD_SHFT                                      7
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_2_STATUS_L1_RX_CFG_RSYNC_STATE_BMSK                  0x38
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_2_STATUS_L1_RX_CFG_RSYNC_STATE_SHFT                     3
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_2_STATUS_L1_RX_CFG_RATE_STATE_BMSK                    0x7
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_2_STATUS_L1_RX_CFG_RATE_STATE_SHFT                      0

#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_3_STATUS_ADDR                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE      + 0x44)
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_3_STATUS_OFFS                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE_OFFS + 0x44)
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_3_STATUS_RMSK                                        0xff
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_3_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_LANE1_3_STATUS_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_3_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_LANE1_3_STATUS_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_3_STATUS_L1_RX_HSG5_STORED_CODE_BMSK                 0xf0
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_3_STATUS_L1_RX_HSG5_STORED_CODE_SHFT                    4
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_3_STATUS_L1_RX_SIGDET_ACT_BMSK                        0xc
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_3_STATUS_L1_RX_SIGDET_ACT_SHFT                          2
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_3_STATUS_L1_RX_SIGDET_INACT_BMSK                      0x3
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_3_STATUS_L1_RX_SIGDET_INACT_SHFT                        0

#define HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_CTRL_0_ADDR                                   (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE      + 0x48)
#define HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_CTRL_0_OFFS                                   (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE_OFFS + 0x48)
#define HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_CTRL_0_RMSK                                          0x3
#define HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_CTRL_0_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_CTRL_0_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_CTRL_0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_CTRL_0_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_CTRL_0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_CTRL_0_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_CTRL_0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_CTRL_0_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_CTRL_0_IN)
#define HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_CTRL_0_RTB_DEBUG_MODE_BMSK                           0x2
#define HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_CTRL_0_RTB_DEBUG_MODE_SHFT                             1
#define HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_CTRL_0_RTB_DEBUG_ENABLE_BMSK                         0x1
#define HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_CTRL_0_RTB_DEBUG_ENABLE_SHFT                           0

#define HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_CTRL_1_ADDR                                   (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE      + 0x4c)
#define HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_CTRL_1_OFFS                                   (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE_OFFS + 0x4c)
#define HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_CTRL_1_RMSK                                         0x77
#define HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_CTRL_1_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_CTRL_1_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_CTRL_1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_CTRL_1_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_CTRL_1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_CTRL_1_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_CTRL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_CTRL_1_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_CTRL_1_IN)
#define HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_CTRL_1_RTB_HIGH_LIMIT_BMSK                          0x70
#define HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_CTRL_1_RTB_HIGH_LIMIT_SHFT                             4
#define HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_CTRL_1_RTB_LOW_LIMIT_BMSK                            0x7
#define HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_CTRL_1_RTB_LOW_LIMIT_SHFT                              0

#define HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_0_STATUS_ADDR                                 (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE      + 0x50)
#define HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_0_STATUS_OFFS                                 (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE_OFFS + 0x50)
#define HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_0_STATUS_RMSK                                       0xf3
#define HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_0_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_0_STATUS_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_0_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_0_STATUS_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_0_STATUS_RTB_LOW_COUNTER_BMSK                       0xf0
#define HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_0_STATUS_RTB_LOW_COUNTER_SHFT                          4
#define HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_0_STATUS_RTB_HIGH_FLAG_BMSK                          0x2
#define HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_0_STATUS_RTB_HIGH_FLAG_SHFT                            1
#define HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_0_STATUS_RTB_LOW_FLAG_BMSK                           0x1
#define HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_0_STATUS_RTB_LOW_FLAG_SHFT                             0

#define HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_1_STATUS_ADDR                                 (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE      + 0x54)
#define HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_1_STATUS_OFFS                                 (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE_OFFS + 0x54)
#define HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_1_STATUS_RMSK                                       0xf7
#define HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_1_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_1_STATUS_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_1_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_1_STATUS_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_1_STATUS_RTB_HIGH_COUNTER_BMSK                      0xf0
#define HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_1_STATUS_RTB_HIGH_COUNTER_SHFT                         4
#define HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_1_STATUS_RTB_GAP_BMSK                                0x7
#define HWIO_UFS_MEM_UFS_PHY_RTB_DEBUG_1_STATUS_RTB_GAP_SHFT                                  0

#define HWIO_UFS_MEM_UFS_PHY_SPARE_0_ADDR                                            (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE      + 0x58)
#define HWIO_UFS_MEM_UFS_PHY_SPARE_0_OFFS                                            (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE_OFFS + 0x58)
#define HWIO_UFS_MEM_UFS_PHY_SPARE_0_RMSK                                                  0xff
#define HWIO_UFS_MEM_UFS_PHY_SPARE_0_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_SPARE_0_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_SPARE_0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_SPARE_0_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_SPARE_0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_SPARE_0_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_SPARE_0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_SPARE_0_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_SPARE_0_IN)
#define HWIO_UFS_MEM_UFS_PHY_SPARE_0_SPARE_7_0_BMSK                                        0xff
#define HWIO_UFS_MEM_UFS_PHY_SPARE_0_SPARE_7_0_SHFT                                           0

#define HWIO_UFS_MEM_UFS_PHY_SPARE_1_ADDR                                            (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE      + 0x5c)
#define HWIO_UFS_MEM_UFS_PHY_SPARE_1_OFFS                                            (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE_OFFS + 0x5c)
#define HWIO_UFS_MEM_UFS_PHY_SPARE_1_RMSK                                                  0xff
#define HWIO_UFS_MEM_UFS_PHY_SPARE_1_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_SPARE_1_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_SPARE_1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_SPARE_1_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_SPARE_1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_SPARE_1_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_SPARE_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_SPARE_1_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_SPARE_1_IN)
#define HWIO_UFS_MEM_UFS_PHY_SPARE_1_SPARE_15_8_BMSK                                       0xff
#define HWIO_UFS_MEM_UFS_PHY_SPARE_1_SPARE_15_8_SHFT                                          0

#define HWIO_UFS_MEM_UFS_PHY_SPARE_2_ADDR                                            (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE      + 0x60)
#define HWIO_UFS_MEM_UFS_PHY_SPARE_2_OFFS                                            (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE_OFFS + 0x60)
#define HWIO_UFS_MEM_UFS_PHY_SPARE_2_RMSK                                                  0xff
#define HWIO_UFS_MEM_UFS_PHY_SPARE_2_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_SPARE_2_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_SPARE_2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_SPARE_2_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_SPARE_2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_SPARE_2_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_SPARE_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_SPARE_2_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_SPARE_2_IN)
#define HWIO_UFS_MEM_UFS_PHY_SPARE_2_SPARE_23_16_BMSK                                      0xff
#define HWIO_UFS_MEM_UFS_PHY_SPARE_2_SPARE_23_16_SHFT                                         0

#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_EQU_CODE_ADDR                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE      + 0x64)
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_EQU_CODE_OFFS                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE_OFFS + 0x64)
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_EQU_CODE_RMSK                                        0xff
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_EQU_CODE_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_LANE0_EQU_CODE_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_EQU_CODE_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_LANE0_EQU_CODE_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_EQU_CODE_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_LANE0_EQU_CODE_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_EQU_CODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_LANE0_EQU_CODE_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_LANE0_EQU_CODE_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_EQU_CODE_L0_RX_HSG5_RESTORE_CODE_BMSK                0xf0
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_EQU_CODE_L0_RX_HSG5_RESTORE_CODE_SHFT                   4
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_EQU_CODE_L0_RX_HSG4_RESTORE_CODE_BMSK                 0xf
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE0_EQU_CODE_L0_RX_HSG4_RESTORE_CODE_SHFT                   0

#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_EQU_CODE_ADDR                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE      + 0x68)
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_EQU_CODE_OFFS                                  (UFS_MEM_UFS_PHY_UFS_PHY_UFS_PCS_2_REG_BASE_OFFS + 0x68)
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_EQU_CODE_RMSK                                        0xff
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_EQU_CODE_IN                    \
                in_dword(HWIO_UFS_MEM_UFS_PHY_RX_LANE1_EQU_CODE_ADDR)
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_EQU_CODE_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_UFS_PHY_RX_LANE1_EQU_CODE_ADDR, m)
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_EQU_CODE_OUT(v)            \
                out_dword(HWIO_UFS_MEM_UFS_PHY_RX_LANE1_EQU_CODE_ADDR,v)
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_EQU_CODE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_UFS_PHY_RX_LANE1_EQU_CODE_ADDR,m,v,HWIO_UFS_MEM_UFS_PHY_RX_LANE1_EQU_CODE_IN)
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_EQU_CODE_L1_RX_HSG5_RESTORE_CODE_BMSK                0xf0
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_EQU_CODE_L1_RX_HSG5_RESTORE_CODE_SHFT                   4
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_EQU_CODE_L1_RX_HSG4_RESTORE_CODE_BMSK                 0xf
#define HWIO_UFS_MEM_UFS_PHY_RX_LANE1_EQU_CODE_L1_RX_HSG4_RESTORE_CODE_SHFT                   0

/*----------------------------------------------------------------------------
 * MODULE: UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX
 *--------------------------------------------------------------------------*/

#define UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE                                                   (UFS_MEM_UFS_2LANE_G5_REGS_BASE      + 0x00001800)
#define UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_SIZE                                              0x134
#define UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_USED                                              0x130
#define UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS                                              0x00001800

#define HWIO_UFS_MEM_QSERDES_TX1_BIST_MODE_LANENO_ADDR                                                        (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x0)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_MODE_LANENO_OFFS                                                        (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x0)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_MODE_LANENO_RMSK                                                              0xff
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_MODE_LANENO_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_BIST_MODE_LANENO_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_MODE_LANENO_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_BIST_MODE_LANENO_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_MODE_LANENO_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_BIST_MODE_LANENO_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_MODE_LANENO_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_BIST_MODE_LANENO_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_BIST_MODE_LANENO_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_MODE_LANENO_BIST_ERROR_INJECT_BMSK                                            0x80
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_MODE_LANENO_BIST_ERROR_INJECT_SHFT                                               7
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_MODE_LANENO_BIST_LANE_NUMBER_BMSK                                             0x60
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_MODE_LANENO_BIST_LANE_NUMBER_SHFT                                                5
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_MODE_LANENO_BISTMODE_BMSK                                                     0x1f
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_MODE_LANENO_BISTMODE_SHFT                                                        0

#define HWIO_UFS_MEM_QSERDES_TX1_BIST_INVERT_ADDR                                                             (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x4)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_INVERT_OFFS                                                             (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x4)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_INVERT_RMSK                                                                    0x7
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_INVERT_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_BIST_INVERT_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_INVERT_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_BIST_INVERT_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_INVERT_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_BIST_INVERT_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_INVERT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_BIST_INVERT_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_BIST_INVERT_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_INVERT_BIST_FROM_PCS_BMSK                                                      0x4
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_INVERT_BIST_FROM_PCS_SHFT                                                        2
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_INVERT_BIST_INVERT_RX_BMSK                                                     0x2
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_INVERT_BIST_INVERT_RX_SHFT                                                       1
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_INVERT_BIST_INVERT_TX_BMSK                                                     0x1
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_INVERT_BIST_INVERT_TX_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_TX1_CLKBUF_ENABLE_ADDR                                                           (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x8)
#define HWIO_UFS_MEM_QSERDES_TX1_CLKBUF_ENABLE_OFFS                                                           (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x8)
#define HWIO_UFS_MEM_QSERDES_TX1_CLKBUF_ENABLE_RMSK                                                                 0x1f
#define HWIO_UFS_MEM_QSERDES_TX1_CLKBUF_ENABLE_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_CLKBUF_ENABLE_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_CLKBUF_ENABLE_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_CLKBUF_ENABLE_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_CLKBUF_ENABLE_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_CLKBUF_ENABLE_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_CLKBUF_ENABLE_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_CLKBUF_ENABLE_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_CLKBUF_ENABLE_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_CLKBUF_ENABLE_DISABLE_LPB_TX_CLKGATE_BMSK                                          0x10
#define HWIO_UFS_MEM_QSERDES_TX1_CLKBUF_ENABLE_DISABLE_LPB_TX_CLKGATE_SHFT                                             4
#define HWIO_UFS_MEM_QSERDES_TX1_CLKBUF_ENABLE_TXONLY_CLOCK_EDGE_BMSK                                                0x8
#define HWIO_UFS_MEM_QSERDES_TX1_CLKBUF_ENABLE_TXONLY_CLOCK_EDGE_SHFT                                                  3
#define HWIO_UFS_MEM_QSERDES_TX1_CLKBUF_ENABLE_GATED_CLK_EN_BMSK                                                     0x4
#define HWIO_UFS_MEM_QSERDES_TX1_CLKBUF_ENABLE_GATED_CLK_EN_SHFT                                                       2
#define HWIO_UFS_MEM_QSERDES_TX1_CLKBUF_ENABLE_CLKBUF_EN_LANE0_MUX_BMSK                                              0x2
#define HWIO_UFS_MEM_QSERDES_TX1_CLKBUF_ENABLE_CLKBUF_EN_LANE0_MUX_SHFT                                                1
#define HWIO_UFS_MEM_QSERDES_TX1_CLKBUF_ENABLE_CLKBUF_EN_LANE0_BMSK                                                  0x1
#define HWIO_UFS_MEM_QSERDES_TX1_CLKBUF_ENABLE_CLKBUF_EN_LANE0_SHFT                                                    0

#define HWIO_UFS_MEM_QSERDES_TX1_TX_EMP_POST1_LVL_ADDR                                                        (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0xc)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_EMP_POST1_LVL_OFFS                                                        (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0xc)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_EMP_POST1_LVL_RMSK                                                              0x3f
#define HWIO_UFS_MEM_QSERDES_TX1_TX_EMP_POST1_LVL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_TX_EMP_POST1_LVL_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_EMP_POST1_LVL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_TX_EMP_POST1_LVL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_EMP_POST1_LVL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_TX_EMP_POST1_LVL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_EMP_POST1_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_TX_EMP_POST1_LVL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_TX_EMP_POST1_LVL_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_MUX_BMSK                                         0x20
#define HWIO_UFS_MEM_QSERDES_TX1_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_MUX_SHFT                                            5
#define HWIO_UFS_MEM_QSERDES_TX1_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_BMSK                                             0x1f
#define HWIO_UFS_MEM_QSERDES_TX1_TX_EMP_POST1_LVL_TX_EMP_POST1_LVL_SHFT                                                0

#define HWIO_UFS_MEM_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_ADDR                                                   (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x10)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_OFFS                                                   (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x10)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_RMSK                                                          0x7
#define HWIO_UFS_MEM_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_MUX_BMSK                                          0x4
#define HWIO_UFS_MEM_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_MUX_SHFT                                            2
#define HWIO_UFS_MEM_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_BMSK                                              0x3
#define HWIO_UFS_MEM_QSERDES_TX1_TX_IDLE_LVL_LARGE_AMP_TX_IDLE_LVL_SHFT                                                0

#define HWIO_UFS_MEM_QSERDES_TX1_TX_DRV_LVL_ADDR                                                              (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x14)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_DRV_LVL_OFFS                                                              (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x14)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_DRV_LVL_RMSK                                                                    0x3f
#define HWIO_UFS_MEM_QSERDES_TX1_TX_DRV_LVL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_TX_DRV_LVL_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_DRV_LVL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_TX_DRV_LVL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_DRV_LVL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_TX_DRV_LVL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_DRV_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_TX_DRV_LVL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_TX_DRV_LVL_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_DRV_LVL_TX_DRV_LVL_MUX_BMSK                                                     0x20
#define HWIO_UFS_MEM_QSERDES_TX1_TX_DRV_LVL_TX_DRV_LVL_MUX_SHFT                                                        5
#define HWIO_UFS_MEM_QSERDES_TX1_TX_DRV_LVL_TX_DRV_LVL_BMSK                                                         0x1f
#define HWIO_UFS_MEM_QSERDES_TX1_TX_DRV_LVL_TX_DRV_LVL_SHFT                                                            0

#define HWIO_UFS_MEM_QSERDES_TX1_TX_DRV_LVL_OFFSET_ADDR                                                       (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x18)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_DRV_LVL_OFFSET_OFFS                                                       (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x18)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_DRV_LVL_OFFSET_RMSK                                                              0xf
#define HWIO_UFS_MEM_QSERDES_TX1_TX_DRV_LVL_OFFSET_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_TX_DRV_LVL_OFFSET_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_DRV_LVL_OFFSET_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_TX_DRV_LVL_OFFSET_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_DRV_LVL_OFFSET_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_TX_DRV_LVL_OFFSET_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_DRV_LVL_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_TX_DRV_LVL_OFFSET_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_TX_DRV_LVL_OFFSET_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_DRV_LVL_OFFSET_TX_DRV_LVL_OFFSET_BMSK                                            0xf
#define HWIO_UFS_MEM_QSERDES_TX1_TX_DRV_LVL_OFFSET_TX_DRV_LVL_OFFSET_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_TX1_RESET_TSYNC_EN_ADDR                                                          (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x1c)
#define HWIO_UFS_MEM_QSERDES_TX1_RESET_TSYNC_EN_OFFS                                                          (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x1c)
#define HWIO_UFS_MEM_QSERDES_TX1_RESET_TSYNC_EN_RMSK                                                                 0x3
#define HWIO_UFS_MEM_QSERDES_TX1_RESET_TSYNC_EN_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_RESET_TSYNC_EN_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_RESET_TSYNC_EN_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_RESET_TSYNC_EN_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_RESET_TSYNC_EN_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_RESET_TSYNC_EN_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_RESET_TSYNC_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_RESET_TSYNC_EN_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_RESET_TSYNC_EN_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_RESET_TSYNC_EN_RESET_TSYNC_EN_MUX_BMSK                                              0x2
#define HWIO_UFS_MEM_QSERDES_TX1_RESET_TSYNC_EN_RESET_TSYNC_EN_MUX_SHFT                                                1
#define HWIO_UFS_MEM_QSERDES_TX1_RESET_TSYNC_EN_RESET_TSYNC_EN_BMSK                                                  0x1
#define HWIO_UFS_MEM_QSERDES_TX1_RESET_TSYNC_EN_RESET_TSYNC_EN_SHFT                                                    0

#define HWIO_UFS_MEM_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_ADDR                                                  (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x20)
#define HWIO_UFS_MEM_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_OFFS                                                  (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x20)
#define HWIO_UFS_MEM_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_RMSK                                                        0x3f
#define HWIO_UFS_MEM_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_EN_VREG_MUX_BMSK                                            0x20
#define HWIO_UFS_MEM_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_EN_VREG_MUX_SHFT                                               5
#define HWIO_UFS_MEM_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_EN_VREG_BMSK                                                0x10
#define HWIO_UFS_MEM_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_EN_VREG_SHFT                                                   4
#define HWIO_UFS_MEM_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_STALL_EN_MUX_BMSK                                            0x8
#define HWIO_UFS_MEM_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_STALL_EN_MUX_SHFT                                              3
#define HWIO_UFS_MEM_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_STALL_EN_BMSK                                                0x4
#define HWIO_UFS_MEM_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_STALL_EN_SHFT                                                  2
#define HWIO_UFS_MEM_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_PRE_EN_MUX_BMSK                                              0x2
#define HWIO_UFS_MEM_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_PRE_EN_MUX_SHFT                                                1
#define HWIO_UFS_MEM_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_PRE_EN_BMSK                                                  0x1
#define HWIO_UFS_MEM_QSERDES_TX1_PRE_STALL_LDO_BOOST_EN_PRE_EN_SHFT                                                    0

#define HWIO_UFS_MEM_QSERDES_TX1_LPB_EN_ADDR                                                                  (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x24)
#define HWIO_UFS_MEM_QSERDES_TX1_LPB_EN_OFFS                                                                  (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x24)
#define HWIO_UFS_MEM_QSERDES_TX1_LPB_EN_RMSK                                                                        0xff
#define HWIO_UFS_MEM_QSERDES_TX1_LPB_EN_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_LPB_EN_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_LPB_EN_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_LPB_EN_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_LPB_EN_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_LPB_EN_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_LPB_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_LPB_EN_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_LPB_EN_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_LPB_EN_PLACEHOLDER_CHAIN_INPUT_BMSK                                                0x80
#define HWIO_UFS_MEM_QSERDES_TX1_LPB_EN_PLACEHOLDER_CHAIN_INPUT_SHFT                                                   7
#define HWIO_UFS_MEM_QSERDES_TX1_LPB_EN_LINE_LPB_EN_MUX_BMSK                                                        0x40
#define HWIO_UFS_MEM_QSERDES_TX1_LPB_EN_LINE_LPB_EN_MUX_SHFT                                                           6
#define HWIO_UFS_MEM_QSERDES_TX1_LPB_EN_LINE_LPB_EN_BMSK                                                            0x20
#define HWIO_UFS_MEM_QSERDES_TX1_LPB_EN_LINE_LPB_EN_SHFT                                                               5
#define HWIO_UFS_MEM_QSERDES_TX1_LPB_EN_TX_RCLK_LPB_EN_BMSK                                                         0x10
#define HWIO_UFS_MEM_QSERDES_TX1_LPB_EN_TX_RCLK_LPB_EN_SHFT                                                            4
#define HWIO_UFS_MEM_QSERDES_TX1_LPB_EN_SER_LPB_EN_MUX_BMSK                                                          0x8
#define HWIO_UFS_MEM_QSERDES_TX1_LPB_EN_SER_LPB_EN_MUX_SHFT                                                            3
#define HWIO_UFS_MEM_QSERDES_TX1_LPB_EN_SER_LPB_EN_BMSK                                                              0x4
#define HWIO_UFS_MEM_QSERDES_TX1_LPB_EN_SER_LPB_EN_SHFT                                                                2
#define HWIO_UFS_MEM_QSERDES_TX1_LPB_EN_PAR_LPB_EN_BMSK                                                              0x2
#define HWIO_UFS_MEM_QSERDES_TX1_LPB_EN_PAR_LPB_EN_SHFT                                                                1
#define HWIO_UFS_MEM_QSERDES_TX1_LPB_EN_RCLK_LPB_EN_BMSK                                                             0x1
#define HWIO_UFS_MEM_QSERDES_TX1_LPB_EN_RCLK_LPB_EN_SHFT                                                               0

#define HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_TX_ADDR                                                        (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x28)
#define HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_TX_OFFS                                                        (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x28)
#define HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_TX_RMSK                                                              0xff
#define HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_TX_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_TX_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_TX_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_TX_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_TX_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_TX_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_TX_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_TX_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_TX_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_TX_RES_CODE_LANE_TX_MUX_BMSK                                         0x80
#define HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_TX_RES_CODE_LANE_TX_MUX_SHFT                                            7
#define HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_TX_RES_CODE_LANE_TX_BMSK                                             0x7f
#define HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_TX_RES_CODE_LANE_TX_SHFT                                                0

#define HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_RX_ADDR                                                        (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x2c)
#define HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_RX_OFFS                                                        (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x2c)
#define HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_RX_RMSK                                                              0xff
#define HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_RX_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_RX_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_RX_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_RX_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_RX_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_RX_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_RX_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_RX_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_RX_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_RX_RES_CODE_LANE_RX_MUX_BMSK                                         0x80
#define HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_RX_RES_CODE_LANE_RX_MUX_SHFT                                            7
#define HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_RX_RES_CODE_LANE_RX_BMSK                                             0x7f
#define HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_RX_RES_CODE_LANE_RX_SHFT                                                0

#define HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_ADDR                                                 (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x30)
#define HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_OFFS                                                 (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x30)
#define HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_RMSK                                                       0x3f
#define HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_RES_CODE_LANE_OFFSET_TX_BMSK                               0x3f
#define HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_OFFSET_TX_RES_CODE_LANE_OFFSET_TX_SHFT                                  0

#define HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_ADDR                                                 (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x34)
#define HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_OFFS                                                 (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x34)
#define HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_RMSK                                                       0x3f
#define HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_RES_CODE_LANE_OFFSET_RX_BMSK                               0x3f
#define HWIO_UFS_MEM_QSERDES_TX1_RES_CODE_LANE_OFFSET_RX_RES_CODE_LANE_OFFSET_RX_SHFT                                  0

#define HWIO_UFS_MEM_QSERDES_TX1_PERL_LENGTH1_ADDR                                                            (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x38)
#define HWIO_UFS_MEM_QSERDES_TX1_PERL_LENGTH1_OFFS                                                            (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x38)
#define HWIO_UFS_MEM_QSERDES_TX1_PERL_LENGTH1_RMSK                                                                  0xff
#define HWIO_UFS_MEM_QSERDES_TX1_PERL_LENGTH1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_PERL_LENGTH1_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_PERL_LENGTH1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_PERL_LENGTH1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_PERL_LENGTH1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_PERL_LENGTH1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_PERL_LENGTH1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_PERL_LENGTH1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_PERL_LENGTH1_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_PERL_LENGTH1_PERL_LENGTH1_BMSK                                                     0xff
#define HWIO_UFS_MEM_QSERDES_TX1_PERL_LENGTH1_PERL_LENGTH1_SHFT                                                        0

#define HWIO_UFS_MEM_QSERDES_TX1_PERL_LENGTH2_ADDR                                                            (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x3c)
#define HWIO_UFS_MEM_QSERDES_TX1_PERL_LENGTH2_OFFS                                                            (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x3c)
#define HWIO_UFS_MEM_QSERDES_TX1_PERL_LENGTH2_RMSK                                                                  0xff
#define HWIO_UFS_MEM_QSERDES_TX1_PERL_LENGTH2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_PERL_LENGTH2_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_PERL_LENGTH2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_PERL_LENGTH2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_PERL_LENGTH2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_PERL_LENGTH2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_PERL_LENGTH2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_PERL_LENGTH2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_PERL_LENGTH2_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_PERL_LENGTH2_PERL_LENGTH2_BMSK                                                     0xff
#define HWIO_UFS_MEM_QSERDES_TX1_PERL_LENGTH2_PERL_LENGTH2_SHFT                                                        0

#define HWIO_UFS_MEM_QSERDES_TX1_SERDES_BYP_EN_OUT_ADDR                                                       (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x40)
#define HWIO_UFS_MEM_QSERDES_TX1_SERDES_BYP_EN_OUT_OFFS                                                       (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x40)
#define HWIO_UFS_MEM_QSERDES_TX1_SERDES_BYP_EN_OUT_RMSK                                                             0x3f
#define HWIO_UFS_MEM_QSERDES_TX1_SERDES_BYP_EN_OUT_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_SERDES_BYP_EN_OUT_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_SERDES_BYP_EN_OUT_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_SERDES_BYP_EN_OUT_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_SERDES_BYP_EN_OUT_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_SERDES_BYP_EN_OUT_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_SERDES_BYP_EN_OUT_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_SERDES_BYP_EN_OUT_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_SERDES_BYP_EN_OUT_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_MUX_BMSK                                          0x20
#define HWIO_UFS_MEM_QSERDES_TX1_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_MUX_SHFT                                             5
#define HWIO_UFS_MEM_QSERDES_TX1_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_BMSK                                              0x10
#define HWIO_UFS_MEM_QSERDES_TX1_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_SHFT                                                 4
#define HWIO_UFS_MEM_QSERDES_TX1_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_MUX_BMSK                                        0x8
#define HWIO_UFS_MEM_QSERDES_TX1_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_MUX_SHFT                                          3
#define HWIO_UFS_MEM_QSERDES_TX1_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_BMSK                                            0x4
#define HWIO_UFS_MEM_QSERDES_TX1_SERDES_BYP_EN_OUT_SERDES_BYP_OUT_EN_SHFT                                              2
#define HWIO_UFS_MEM_QSERDES_TX1_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_MUX_BMSK                                         0x2
#define HWIO_UFS_MEM_QSERDES_TX1_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_MUX_SHFT                                           1
#define HWIO_UFS_MEM_QSERDES_TX1_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_BMSK                                             0x1
#define HWIO_UFS_MEM_QSERDES_TX1_SERDES_BYP_EN_OUT_SERDES_BYP_IN_EN_SHFT                                               0

#define HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS_SEL_ADDR                                                           (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x44)
#define HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS_SEL_OFFS                                                           (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x44)
#define HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS_SEL_RMSK                                                                 0x1f
#define HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS_SEL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS_SEL_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS_SEL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS_SEL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS_SEL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS_SEL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS_SEL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS_SEL_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS_SEL_CLK_DEBUG_SEL_BMSK                                                   0x10
#define HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS_SEL_CLK_DEBUG_SEL_SHFT                                                      4
#define HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS_SEL_RSVD_BMSK                                                             0x8
#define HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS_SEL_RSVD_SHFT                                                               3
#define HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS_SEL_DEBUGBUS_SEL_BMSK                                                     0x7
#define HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS_SEL_DEBUGBUS_SEL_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_TX1_TRANSCEIVER_BIAS_EN_ADDR                                                     (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x48)
#define HWIO_UFS_MEM_QSERDES_TX1_TRANSCEIVER_BIAS_EN_OFFS                                                     (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x48)
#define HWIO_UFS_MEM_QSERDES_TX1_TRANSCEIVER_BIAS_EN_RMSK                                                            0xf
#define HWIO_UFS_MEM_QSERDES_TX1_TRANSCEIVER_BIAS_EN_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_TRANSCEIVER_BIAS_EN_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_TRANSCEIVER_BIAS_EN_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_TRANSCEIVER_BIAS_EN_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_TRANSCEIVER_BIAS_EN_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_TRANSCEIVER_BIAS_EN_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_TRANSCEIVER_BIAS_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_TRANSCEIVER_BIAS_EN_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_TRANSCEIVER_BIAS_EN_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_MUX_BMSK                                    0x8
#define HWIO_UFS_MEM_QSERDES_TX1_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_MUX_SHFT                                      3
#define HWIO_UFS_MEM_QSERDES_TX1_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_BMSK                                        0x4
#define HWIO_UFS_MEM_QSERDES_TX1_TRANSCEIVER_BIAS_EN_TRANSCEIVER_BIAS_EN_SHFT                                          2
#define HWIO_UFS_MEM_QSERDES_TX1_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_MUX_BMSK                                            0x2
#define HWIO_UFS_MEM_QSERDES_TX1_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_MUX_SHFT                                              1
#define HWIO_UFS_MEM_QSERDES_TX1_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_BMSK                                                0x1
#define HWIO_UFS_MEM_QSERDES_TX1_TRANSCEIVER_BIAS_EN_TX_EN_LANE0_SHFT                                                  0

#define HWIO_UFS_MEM_QSERDES_TX1_TX_POL_DRVR_CTRL_ADDR                                                        (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x4c)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_POL_DRVR_CTRL_OFFS                                                        (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x4c)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_POL_DRVR_CTRL_RMSK                                                              0x1f
#define HWIO_UFS_MEM_QSERDES_TX1_TX_POL_DRVR_CTRL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_TX_POL_DRVR_CTRL_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_POL_DRVR_CTRL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_TX_POL_DRVR_CTRL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_POL_DRVR_CTRL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_TX_POL_DRVR_CTRL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_POL_DRVR_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_TX_POL_DRVR_CTRL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_TX_POL_DRVR_CTRL_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_POL_DRVR_CTRL_DRVR_EN_BMSK                                                      0x10
#define HWIO_UFS_MEM_QSERDES_TX1_TX_POL_DRVR_CTRL_DRVR_EN_SHFT                                                         4
#define HWIO_UFS_MEM_QSERDES_TX1_TX_POL_DRVR_CTRL_TX_POL_INV_LANE0_MUX_BMSK                                          0x8
#define HWIO_UFS_MEM_QSERDES_TX1_TX_POL_DRVR_CTRL_TX_POL_INV_LANE0_MUX_SHFT                                            3
#define HWIO_UFS_MEM_QSERDES_TX1_TX_POL_DRVR_CTRL_TX_POL_INV_LANE0_BMSK                                              0x4
#define HWIO_UFS_MEM_QSERDES_TX1_TX_POL_DRVR_CTRL_TX_POL_INV_LANE0_SHFT                                                2
#define HWIO_UFS_MEM_QSERDES_TX1_TX_POL_DRVR_CTRL_TX_HIGHZ_LANE0_MUX_BMSK                                            0x2
#define HWIO_UFS_MEM_QSERDES_TX1_TX_POL_DRVR_CTRL_TX_HIGHZ_LANE0_MUX_SHFT                                              1
#define HWIO_UFS_MEM_QSERDES_TX1_TX_POL_DRVR_CTRL_TX_HIGHZ_LANE0_BMSK                                                0x1
#define HWIO_UFS_MEM_QSERDES_TX1_TX_POL_DRVR_CTRL_TX_HIGHZ_LANE0_SHFT                                                  0

#define HWIO_UFS_MEM_QSERDES_TX1_TX_POL_INV_ADDR                                                              (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x50)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_POL_INV_OFFS                                                              (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x50)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_POL_INV_RMSK                                                                    0x3f
#define HWIO_UFS_MEM_QSERDES_TX1_TX_POL_INV_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_TX_POL_INV_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_POL_INV_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_TX_POL_INV_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_POL_INV_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_TX_POL_INV_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_POL_INV_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_TX_POL_INV_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_TX_POL_INV_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_POL_INV_UFS_SERIES_B_SEL_MUX_BMSK                                               0x20
#define HWIO_UFS_MEM_QSERDES_TX1_TX_POL_INV_UFS_SERIES_B_SEL_MUX_SHFT                                                  5
#define HWIO_UFS_MEM_QSERDES_TX1_TX_POL_INV_UFS_SERIES_B_SEL_BMSK                                                   0x10
#define HWIO_UFS_MEM_QSERDES_TX1_TX_POL_INV_UFS_SERIES_B_SEL_SHFT                                                      4
#define HWIO_UFS_MEM_QSERDES_TX1_TX_POL_INV_TX_LANE_RATE_MUX_BMSK                                                    0x8
#define HWIO_UFS_MEM_QSERDES_TX1_TX_POL_INV_TX_LANE_RATE_MUX_SHFT                                                      3
#define HWIO_UFS_MEM_QSERDES_TX1_TX_POL_INV_TX_LANE_RATE_BMSK                                                        0x7
#define HWIO_UFS_MEM_QSERDES_TX1_TX_POL_INV_TX_LANE_RATE_SHFT                                                          0

#define HWIO_UFS_MEM_QSERDES_TX1_TX_HR_SEL_ADDR                                                               (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x54)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_HR_SEL_OFFS                                                               (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x54)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_HR_SEL_RMSK                                                                     0x1f
#define HWIO_UFS_MEM_QSERDES_TX1_TX_HR_SEL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_TX_HR_SEL_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_HR_SEL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_TX_HR_SEL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_HR_SEL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_TX_HR_SEL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_HR_SEL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_TX_HR_SEL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_TX_HR_SEL_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_HR_SEL_HR_SEL_RATE4_BMSK                                                        0x10
#define HWIO_UFS_MEM_QSERDES_TX1_TX_HR_SEL_HR_SEL_RATE4_SHFT                                                           4
#define HWIO_UFS_MEM_QSERDES_TX1_TX_HR_SEL_HR_SEL_RATE3_BMSK                                                         0x8
#define HWIO_UFS_MEM_QSERDES_TX1_TX_HR_SEL_HR_SEL_RATE3_SHFT                                                           3
#define HWIO_UFS_MEM_QSERDES_TX1_TX_HR_SEL_HR_SEL_RATE2_BMSK                                                         0x4
#define HWIO_UFS_MEM_QSERDES_TX1_TX_HR_SEL_HR_SEL_RATE2_SHFT                                                           2
#define HWIO_UFS_MEM_QSERDES_TX1_TX_HR_SEL_HR_SEL_RATE1_BMSK                                                         0x2
#define HWIO_UFS_MEM_QSERDES_TX1_TX_HR_SEL_HR_SEL_RATE1_SHFT                                                           1
#define HWIO_UFS_MEM_QSERDES_TX1_TX_HR_SEL_HR_SEL_RATE0_BMSK                                                         0x1
#define HWIO_UFS_MEM_QSERDES_TX1_TX_HR_SEL_HR_SEL_RATE0_SHFT                                                           0

#define HWIO_UFS_MEM_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_ADDR                                              (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x58)
#define HWIO_UFS_MEM_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_OFFS                                              (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x58)
#define HWIO_UFS_MEM_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_RMSK                                                    0x7f
#define HWIO_UFS_MEM_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_TX_PAR_RATE_MUX_BMSK                                    0x40
#define HWIO_UFS_MEM_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_TX_PAR_RATE_MUX_SHFT                                       6
#define HWIO_UFS_MEM_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_TX_PAR_RATE_BMSK                                        0x30
#define HWIO_UFS_MEM_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_TX_PAR_RATE_SHFT                                           4
#define HWIO_UFS_MEM_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_MUX_BMSK                                         0x8
#define HWIO_UFS_MEM_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_MUX_SHFT                                           3
#define HWIO_UFS_MEM_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_BMSK                                             0x4
#define HWIO_UFS_MEM_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_IDLE_EN_SHFT                                               2
#define HWIO_UFS_MEM_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_MUX_BMSK                                      0x2
#define HWIO_UFS_MEM_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_MUX_SHFT                                        1
#define HWIO_UFS_MEM_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_BMSK                                          0x1
#define HWIO_UFS_MEM_QSERDES_TX1_PARRATE_REC_DETECT_IDLE_EN_RCV_DET_EN_SHFT                                            0

#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN1_ADDR                                                           (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x5c)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN1_OFFS                                                           (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x5c)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN1_RMSK                                                                 0xff
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN1_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN1_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN1_BIST_PATTERN1_BMSK                                                   0xff
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN1_BIST_PATTERN1_SHFT                                                      0

#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN2_ADDR                                                           (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x60)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN2_OFFS                                                           (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x60)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN2_RMSK                                                                  0x3
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN2_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN2_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN2_BIST_PATTERN2_BMSK                                                    0x3
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN2_BIST_PATTERN2_SHFT                                                      0

#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN3_ADDR                                                           (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x64)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN3_OFFS                                                           (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x64)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN3_RMSK                                                                 0xff
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN3_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN3_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN3_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN3_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN3_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN3_BIST_PATTERN3_BMSK                                                   0xff
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN3_BIST_PATTERN3_SHFT                                                      0

#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN4_ADDR                                                           (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x68)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN4_OFFS                                                           (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x68)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN4_RMSK                                                                  0x3
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN4_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN4_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN4_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN4_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN4_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN4_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN4_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN4_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN4_BIST_PATTERN4_BMSK                                                    0x3
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN4_BIST_PATTERN4_SHFT                                                      0

#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN5_ADDR                                                           (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x6c)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN5_OFFS                                                           (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x6c)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN5_RMSK                                                                 0xff
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN5_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN5_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN5_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN5_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN5_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN5_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN5_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN5_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN5_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN5_BIST_PATTERN5_BMSK                                                   0xff
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN5_BIST_PATTERN5_SHFT                                                      0

#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN6_ADDR                                                           (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x70)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN6_OFFS                                                           (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x70)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN6_RMSK                                                                  0x3
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN6_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN6_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN6_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN6_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN6_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN6_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN6_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN6_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN6_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN6_BIST_PATTERN6_BMSK                                                    0x3
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN6_BIST_PATTERN6_SHFT                                                      0

#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN7_ADDR                                                           (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x74)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN7_OFFS                                                           (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x74)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN7_RMSK                                                                 0xff
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN7_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN7_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN7_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN7_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN7_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN7_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN7_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN7_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN7_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN7_BIST_PATTERN7_BMSK                                                   0xff
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN7_BIST_PATTERN7_SHFT                                                      0

#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN8_ADDR                                                           (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x78)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN8_OFFS                                                           (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x78)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN8_RMSK                                                                  0x3
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN8_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN8_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN8_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN8_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN8_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN8_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN8_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN8_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN8_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN8_BIST_PATTERN8_BMSK                                                    0x3
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_PATTERN8_BIST_PATTERN8_SHFT                                                      0

#define HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_1_ADDR                                                             (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x7c)
#define HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_1_OFFS                                                             (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x7c)
#define HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_1_RMSK                                                                   0xff
#define HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_1_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_1_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_1_LANE_MODE1_BMSK                                                        0xff
#define HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_1_LANE_MODE1_SHFT                                                           0

#define HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_2_ADDR                                                             (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x80)
#define HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_2_OFFS                                                             (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x80)
#define HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_2_RMSK                                                                   0xff
#define HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_2_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_2_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_2_LANE_MODE2_BMSK                                                        0xff
#define HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_2_LANE_MODE2_SHFT                                                           0

#define HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_3_ADDR                                                             (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x84)
#define HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_3_OFFS                                                             (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x84)
#define HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_3_RMSK                                                                   0xff
#define HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_3_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_3_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_3_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_3_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_3_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_3_LANE_MODE3_BMSK                                                        0xff
#define HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_3_LANE_MODE3_SHFT                                                           0

#define HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_4_ADDR                                                             (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x88)
#define HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_4_OFFS                                                             (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x88)
#define HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_4_RMSK                                                                    0x3
#define HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_4_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_4_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_4_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_4_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_4_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_4_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_4_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_4_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_4_LANE_MODE4_BMSK                                                         0x3
#define HWIO_UFS_MEM_QSERDES_TX1_LANE_MODE_4_LANE_MODE4_SHFT                                                           0

#define HWIO_UFS_MEM_QSERDES_TX1_ATB_SEL1_ADDR                                                                (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x8c)
#define HWIO_UFS_MEM_QSERDES_TX1_ATB_SEL1_OFFS                                                                (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x8c)
#define HWIO_UFS_MEM_QSERDES_TX1_ATB_SEL1_RMSK                                                                      0xff
#define HWIO_UFS_MEM_QSERDES_TX1_ATB_SEL1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_ATB_SEL1_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_ATB_SEL1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_ATB_SEL1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_ATB_SEL1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_ATB_SEL1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_ATB_SEL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_ATB_SEL1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_ATB_SEL1_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_ATB_SEL1_ATB_SEL1_BMSK                                                             0xff
#define HWIO_UFS_MEM_QSERDES_TX1_ATB_SEL1_ATB_SEL1_SHFT                                                                0

#define HWIO_UFS_MEM_QSERDES_TX1_ATB_SEL2_ADDR                                                                (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x90)
#define HWIO_UFS_MEM_QSERDES_TX1_ATB_SEL2_OFFS                                                                (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x90)
#define HWIO_UFS_MEM_QSERDES_TX1_ATB_SEL2_RMSK                                                                       0x1
#define HWIO_UFS_MEM_QSERDES_TX1_ATB_SEL2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_ATB_SEL2_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_ATB_SEL2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_ATB_SEL2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_ATB_SEL2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_ATB_SEL2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_ATB_SEL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_ATB_SEL2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_ATB_SEL2_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_ATB_SEL2_ATB_SEL2_BMSK                                                              0x1
#define HWIO_UFS_MEM_QSERDES_TX1_ATB_SEL2_ATB_SEL2_SHFT                                                                0

#define HWIO_UFS_MEM_QSERDES_TX1_RCV_DETECT_LVL_ADDR                                                          (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x94)
#define HWIO_UFS_MEM_QSERDES_TX1_RCV_DETECT_LVL_OFFS                                                          (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x94)
#define HWIO_UFS_MEM_QSERDES_TX1_RCV_DETECT_LVL_RMSK                                                                 0xf
#define HWIO_UFS_MEM_QSERDES_TX1_RCV_DETECT_LVL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_RCV_DETECT_LVL_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_RCV_DETECT_LVL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_RCV_DETECT_LVL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_RCV_DETECT_LVL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_RCV_DETECT_LVL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_RCV_DETECT_LVL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_RCV_DETECT_LVL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_RCV_DETECT_LVL_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_RCV_DETECT_LVL_RCV_DET_LVL_MUX_BMSK                                                 0x8
#define HWIO_UFS_MEM_QSERDES_TX1_RCV_DETECT_LVL_RCV_DET_LVL_MUX_SHFT                                                   3
#define HWIO_UFS_MEM_QSERDES_TX1_RCV_DETECT_LVL_RCV_DET_LVL_BMSK                                                     0x7
#define HWIO_UFS_MEM_QSERDES_TX1_RCV_DETECT_LVL_RCV_DET_LVL_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_TX1_RCV_DETECT_LVL_2_ADDR                                                        (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x98)
#define HWIO_UFS_MEM_QSERDES_TX1_RCV_DETECT_LVL_2_OFFS                                                        (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x98)
#define HWIO_UFS_MEM_QSERDES_TX1_RCV_DETECT_LVL_2_RMSK                                                              0x3f
#define HWIO_UFS_MEM_QSERDES_TX1_RCV_DETECT_LVL_2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_RCV_DETECT_LVL_2_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_RCV_DETECT_LVL_2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_RCV_DETECT_LVL_2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_RCV_DETECT_LVL_2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_RCV_DETECT_LVL_2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_RCV_DETECT_LVL_2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_RCV_DETECT_LVL_2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_RCV_DETECT_LVL_2_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_RCV_DETECT_LVL_2_RCV_DET_LVL_2_BMSK                                                0x38
#define HWIO_UFS_MEM_QSERDES_TX1_RCV_DETECT_LVL_2_RCV_DET_LVL_2_SHFT                                                   3
#define HWIO_UFS_MEM_QSERDES_TX1_RCV_DETECT_LVL_2_RCV_DET_LVL_1_BMSK                                                 0x7
#define HWIO_UFS_MEM_QSERDES_TX1_RCV_DETECT_LVL_2_RCV_DET_LVL_1_SHFT                                                   0

#define HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED1_ADDR                                                              (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x9c)
#define HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED1_OFFS                                                              (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x9c)
#define HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED1_RMSK                                                                    0xff
#define HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED1_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED1_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED1_PRBS_SEED1_BMSK                                                         0xff
#define HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED1_PRBS_SEED1_SHFT                                                            0

#define HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED2_ADDR                                                              (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0xa0)
#define HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED2_OFFS                                                              (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0xa0)
#define HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED2_RMSK                                                                    0xff
#define HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED2_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED2_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED2_PRBS_SEED2_BMSK                                                         0xff
#define HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED2_PRBS_SEED2_SHFT                                                            0

#define HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED3_ADDR                                                              (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0xa4)
#define HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED3_OFFS                                                              (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0xa4)
#define HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED3_RMSK                                                                    0xff
#define HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED3_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED3_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED3_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED3_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED3_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED3_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED3_PRBS_SEED3_BMSK                                                         0xff
#define HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED3_PRBS_SEED3_SHFT                                                            0

#define HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED4_ADDR                                                              (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0xa8)
#define HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED4_OFFS                                                              (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0xa8)
#define HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED4_RMSK                                                                    0xff
#define HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED4_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED4_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED4_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED4_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED4_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED4_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED4_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED4_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED4_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED4_PRBS_SEED4_BMSK                                                         0xff
#define HWIO_UFS_MEM_QSERDES_TX1_PRBS_SEED4_PRBS_SEED4_SHFT                                                            0

#define HWIO_UFS_MEM_QSERDES_TX1_RESET_GEN_ADDR                                                               (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0xac)
#define HWIO_UFS_MEM_QSERDES_TX1_RESET_GEN_OFFS                                                               (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0xac)
#define HWIO_UFS_MEM_QSERDES_TX1_RESET_GEN_RMSK                                                                     0x7f
#define HWIO_UFS_MEM_QSERDES_TX1_RESET_GEN_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_RESET_GEN_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_RESET_GEN_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_RESET_GEN_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_RESET_GEN_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_RESET_GEN_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_RESET_GEN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_RESET_GEN_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_RESET_GEN_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_RESET_GEN_SW_CDR_RESET_BMSK                                                        0x40
#define HWIO_UFS_MEM_QSERDES_TX1_RESET_GEN_SW_CDR_RESET_SHFT                                                           6
#define HWIO_UFS_MEM_QSERDES_TX1_RESET_GEN_JITTER_GEN_RESET_BMSK                                                    0x20
#define HWIO_UFS_MEM_QSERDES_TX1_RESET_GEN_JITTER_GEN_RESET_SHFT                                                       5
#define HWIO_UFS_MEM_QSERDES_TX1_RESET_GEN_SW_TSYNC_BMSK                                                            0x10
#define HWIO_UFS_MEM_QSERDES_TX1_RESET_GEN_SW_TSYNC_SHFT                                                               4
#define HWIO_UFS_MEM_QSERDES_TX1_RESET_GEN_SW_RSYNC_BMSK                                                             0x8
#define HWIO_UFS_MEM_QSERDES_TX1_RESET_GEN_SW_RSYNC_SHFT                                                               3
#define HWIO_UFS_MEM_QSERDES_TX1_RESET_GEN_RSVD_BMSK                                                                 0x4
#define HWIO_UFS_MEM_QSERDES_TX1_RESET_GEN_RSVD_SHFT                                                                   2
#define HWIO_UFS_MEM_QSERDES_TX1_RESET_GEN_BIST_TX_RESET_BMSK                                                        0x2
#define HWIO_UFS_MEM_QSERDES_TX1_RESET_GEN_BIST_TX_RESET_SHFT                                                          1
#define HWIO_UFS_MEM_QSERDES_TX1_RESET_GEN_BIST_RX_RESET_BMSK                                                        0x1
#define HWIO_UFS_MEM_QSERDES_TX1_RESET_GEN_BIST_RX_RESET_SHFT                                                          0

#define HWIO_UFS_MEM_QSERDES_TX1_RESET_GEN_MUXES_ADDR                                                         (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0xb0)
#define HWIO_UFS_MEM_QSERDES_TX1_RESET_GEN_MUXES_OFFS                                                         (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0xb0)
#define HWIO_UFS_MEM_QSERDES_TX1_RESET_GEN_MUXES_RMSK                                                                0x3
#define HWIO_UFS_MEM_QSERDES_TX1_RESET_GEN_MUXES_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_RESET_GEN_MUXES_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_RESET_GEN_MUXES_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_RESET_GEN_MUXES_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_RESET_GEN_MUXES_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_RESET_GEN_MUXES_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_RESET_GEN_MUXES_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_RESET_GEN_MUXES_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_RESET_GEN_MUXES_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_RESET_GEN_MUXES_TSYNC_MUX_BMSK                                                      0x2
#define HWIO_UFS_MEM_QSERDES_TX1_RESET_GEN_MUXES_TSYNC_MUX_SHFT                                                        1
#define HWIO_UFS_MEM_QSERDES_TX1_RESET_GEN_MUXES_RSYNC_MUX_BMSK                                                      0x1
#define HWIO_UFS_MEM_QSERDES_TX1_RESET_GEN_MUXES_RSYNC_MUX_SHFT                                                        0

#define HWIO_UFS_MEM_QSERDES_TX1_TRAN_DRVR_EMP_EN_ADDR                                                        (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0xb4)
#define HWIO_UFS_MEM_QSERDES_TX1_TRAN_DRVR_EMP_EN_OFFS                                                        (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0xb4)
#define HWIO_UFS_MEM_QSERDES_TX1_TRAN_DRVR_EMP_EN_RMSK                                                               0xf
#define HWIO_UFS_MEM_QSERDES_TX1_TRAN_DRVR_EMP_EN_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_TRAN_DRVR_EMP_EN_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_TRAN_DRVR_EMP_EN_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_TRAN_DRVR_EMP_EN_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_TRAN_DRVR_EMP_EN_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_TRAN_DRVR_EMP_EN_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_TRAN_DRVR_EMP_EN_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_TRAN_DRVR_EMP_EN_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_TRAN_DRVR_EMP_EN_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_TRAN_DRVR_EMP_EN_TX_LVL_UPDATE_MUX_BMSK                                             0x8
#define HWIO_UFS_MEM_QSERDES_TX1_TRAN_DRVR_EMP_EN_TX_LVL_UPDATE_MUX_SHFT                                               3
#define HWIO_UFS_MEM_QSERDES_TX1_TRAN_DRVR_EMP_EN_TX_LVL_UPDATE_BMSK                                                 0x4
#define HWIO_UFS_MEM_QSERDES_TX1_TRAN_DRVR_EMP_EN_TX_LVL_UPDATE_SHFT                                                   2
#define HWIO_UFS_MEM_QSERDES_TX1_TRAN_DRVR_EMP_EN_EMP_EN_MUX_BMSK                                                    0x2
#define HWIO_UFS_MEM_QSERDES_TX1_TRAN_DRVR_EMP_EN_EMP_EN_MUX_SHFT                                                      1
#define HWIO_UFS_MEM_QSERDES_TX1_TRAN_DRVR_EMP_EN_EMP_EN_BMSK                                                        0x1
#define HWIO_UFS_MEM_QSERDES_TX1_TRAN_DRVR_EMP_EN_EMP_EN_SHFT                                                          0

#define HWIO_UFS_MEM_QSERDES_TX1_VMODE_CTRL1_ADDR                                                             (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0xb8)
#define HWIO_UFS_MEM_QSERDES_TX1_VMODE_CTRL1_OFFS                                                             (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0xb8)
#define HWIO_UFS_MEM_QSERDES_TX1_VMODE_CTRL1_RMSK                                                                   0xff
#define HWIO_UFS_MEM_QSERDES_TX1_VMODE_CTRL1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_VMODE_CTRL1_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_VMODE_CTRL1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_VMODE_CTRL1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_VMODE_CTRL1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_VMODE_CTRL1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_VMODE_CTRL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_VMODE_CTRL1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_VMODE_CTRL1_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_VMODE_CTRL1_VMODE_CTRL1_BMSK                                                       0xff
#define HWIO_UFS_MEM_QSERDES_TX1_VMODE_CTRL1_VMODE_CTRL1_SHFT                                                          0

#define HWIO_UFS_MEM_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_ADDR                                                    (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0xbc)
#define HWIO_UFS_MEM_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_OFFS                                                    (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0xbc)
#define HWIO_UFS_MEM_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_RMSK                                                          0xff
#define HWIO_UFS_MEM_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_BMSK                                 0xff
#define HWIO_UFS_MEM_QSERDES_TX1_ALOG_OBSV_BUS_CTRL_1_ALOG_OBSV_BUS_CTRL_1_SEL_SHFT                                    0

#define HWIO_UFS_MEM_QSERDES_TX1_BIST_STATUS_ADDR                                                             (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0xc0)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_STATUS_OFFS                                                             (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0xc0)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_STATUS_RMSK                                                                    0xf
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_BIST_STATUS_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_BIST_STATUS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_STATUS_BIST_STATUS_RO_BMSK                                                     0xf
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_STATUS_BIST_STATUS_RO_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_TX1_BIST_ERROR_COUNT1_ADDR                                                       (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0xc4)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_ERROR_COUNT1_OFFS                                                       (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0xc4)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_ERROR_COUNT1_RMSK                                                             0xff
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_ERROR_COUNT1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_BIST_ERROR_COUNT1_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_ERROR_COUNT1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_BIST_ERROR_COUNT1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_ERROR_COUNT1_BIST_ERROR_COUNT1_STATUS_BMSK                                    0xff
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_ERROR_COUNT1_BIST_ERROR_COUNT1_STATUS_SHFT                                       0

#define HWIO_UFS_MEM_QSERDES_TX1_BIST_ERROR_COUNT2_ADDR                                                       (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0xc8)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_ERROR_COUNT2_OFFS                                                       (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0xc8)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_ERROR_COUNT2_RMSK                                                             0xff
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_ERROR_COUNT2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_BIST_ERROR_COUNT2_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_ERROR_COUNT2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_BIST_ERROR_COUNT2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_ERROR_COUNT2_BIST_ERROR_COUNT2_STATUS_BMSK                                    0xff
#define HWIO_UFS_MEM_QSERDES_TX1_BIST_ERROR_COUNT2_BIST_ERROR_COUNT2_STATUS_SHFT                                       0

#define HWIO_UFS_MEM_QSERDES_TX1_ALOG_OBSV_BUS_STATUS_1_ADDR                                                  (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0xcc)
#define HWIO_UFS_MEM_QSERDES_TX1_ALOG_OBSV_BUS_STATUS_1_OFFS                                                  (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0xcc)
#define HWIO_UFS_MEM_QSERDES_TX1_ALOG_OBSV_BUS_STATUS_1_RMSK                                                        0xff
#define HWIO_UFS_MEM_QSERDES_TX1_ALOG_OBSV_BUS_STATUS_1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_ALOG_OBSV_BUS_STATUS_1_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_ALOG_OBSV_BUS_STATUS_1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_ALOG_OBSV_BUS_STATUS_1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_BMSK                                 0xff
#define HWIO_UFS_MEM_QSERDES_TX1_ALOG_OBSV_BUS_STATUS_1_ALOG_OBSV_BUS_STATUS_1_SHFT                                    0

#define HWIO_UFS_MEM_QSERDES_TX1_LANE_DIG_CONFIG_ADDR                                                         (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0xd0)
#define HWIO_UFS_MEM_QSERDES_TX1_LANE_DIG_CONFIG_OFFS                                                         (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0xd0)
#define HWIO_UFS_MEM_QSERDES_TX1_LANE_DIG_CONFIG_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_TX1_LANE_DIG_CONFIG_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_LANE_DIG_CONFIG_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_LANE_DIG_CONFIG_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_LANE_DIG_CONFIG_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_LANE_DIG_CONFIG_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_LANE_DIG_CONFIG_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_LANE_DIG_CONFIG_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_LANE_DIG_CONFIG_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_LANE_DIG_CONFIG_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_LANE_DIG_CONFIG_RSVD_BMSK                                                          0xfe
#define HWIO_UFS_MEM_QSERDES_TX1_LANE_DIG_CONFIG_RSVD_SHFT                                                             1
#define HWIO_UFS_MEM_QSERDES_TX1_LANE_DIG_CONFIG_LANE_PWRDN_B_BMSK                                                   0x1
#define HWIO_UFS_MEM_QSERDES_TX1_LANE_DIG_CONFIG_LANE_PWRDN_B_SHFT                                                     0

#define HWIO_UFS_MEM_QSERDES_TX1_PI_QEC_CTRL_ADDR                                                             (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0xd4)
#define HWIO_UFS_MEM_QSERDES_TX1_PI_QEC_CTRL_OFFS                                                             (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0xd4)
#define HWIO_UFS_MEM_QSERDES_TX1_PI_QEC_CTRL_RMSK                                                                   0xff
#define HWIO_UFS_MEM_QSERDES_TX1_PI_QEC_CTRL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_PI_QEC_CTRL_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_PI_QEC_CTRL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_PI_QEC_CTRL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_PI_QEC_CTRL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_PI_QEC_CTRL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_PI_QEC_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_PI_QEC_CTRL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_PI_QEC_CTRL_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_PI_QEC_CTRL_PI_QEC_CTRL_BMSK                                                       0xff
#define HWIO_UFS_MEM_QSERDES_TX1_PI_QEC_CTRL_PI_QEC_CTRL_SHFT                                                          0

#define HWIO_UFS_MEM_QSERDES_TX1_PRE_EMPH_ADDR                                                                (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0xd8)
#define HWIO_UFS_MEM_QSERDES_TX1_PRE_EMPH_OFFS                                                                (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0xd8)
#define HWIO_UFS_MEM_QSERDES_TX1_PRE_EMPH_RMSK                                                                      0x3f
#define HWIO_UFS_MEM_QSERDES_TX1_PRE_EMPH_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_PRE_EMPH_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_PRE_EMPH_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_PRE_EMPH_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_PRE_EMPH_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_PRE_EMPH_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_PRE_EMPH_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_PRE_EMPH_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_PRE_EMPH_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_PRE_EMPH_PREEMPH_VAL_MUX_BMSK                                                      0x20
#define HWIO_UFS_MEM_QSERDES_TX1_PRE_EMPH_PREEMPH_VAL_MUX_SHFT                                                         5
#define HWIO_UFS_MEM_QSERDES_TX1_PRE_EMPH_PREEMPH_BMSK                                                              0x1f
#define HWIO_UFS_MEM_QSERDES_TX1_PRE_EMPH_PREEMPH_SHFT                                                                 0

#define HWIO_UFS_MEM_QSERDES_TX1_SW_RESET_ADDR                                                                (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0xdc)
#define HWIO_UFS_MEM_QSERDES_TX1_SW_RESET_OFFS                                                                (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0xdc)
#define HWIO_UFS_MEM_QSERDES_TX1_SW_RESET_RMSK                                                                       0x1
#define HWIO_UFS_MEM_QSERDES_TX1_SW_RESET_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_SW_RESET_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_SW_RESET_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_SW_RESET_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_SW_RESET_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_SW_RESET_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_SW_RESET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_SW_RESET_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_SW_RESET_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_SW_RESET_SW_RESET_BMSK                                                              0x1
#define HWIO_UFS_MEM_QSERDES_TX1_SW_RESET_SW_RESET_SHFT                                                                0

#define HWIO_UFS_MEM_QSERDES_TX1_TX_BAND0_ADDR                                                                (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0xe0)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_BAND0_OFFS                                                                (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0xe0)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_BAND0_RMSK                                                                      0xff
#define HWIO_UFS_MEM_QSERDES_TX1_TX_BAND0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_TX_BAND0_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_BAND0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_TX_BAND0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_BAND0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_TX_BAND0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_BAND0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_TX_BAND0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_TX_BAND0_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_BAND0_TX_BAND_RATE3_BMSK                                                        0xc0
#define HWIO_UFS_MEM_QSERDES_TX1_TX_BAND0_TX_BAND_RATE3_SHFT                                                           6
#define HWIO_UFS_MEM_QSERDES_TX1_TX_BAND0_TX_BAND_RATE2_BMSK                                                        0x30
#define HWIO_UFS_MEM_QSERDES_TX1_TX_BAND0_TX_BAND_RATE2_SHFT                                                           4
#define HWIO_UFS_MEM_QSERDES_TX1_TX_BAND0_TX_BAND_RATE1_BMSK                                                         0xc
#define HWIO_UFS_MEM_QSERDES_TX1_TX_BAND0_TX_BAND_RATE1_SHFT                                                           2
#define HWIO_UFS_MEM_QSERDES_TX1_TX_BAND0_TX_BAND_RATE0_BMSK                                                         0x3
#define HWIO_UFS_MEM_QSERDES_TX1_TX_BAND0_TX_BAND_RATE0_SHFT                                                           0

#define HWIO_UFS_MEM_QSERDES_TX1_TX_BAND1_ADDR                                                                (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0xe4)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_BAND1_OFFS                                                                (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0xe4)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_BAND1_RMSK                                                                       0x3
#define HWIO_UFS_MEM_QSERDES_TX1_TX_BAND1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_TX_BAND1_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_BAND1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_TX_BAND1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_BAND1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_TX_BAND1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_BAND1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_TX_BAND1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_TX_BAND1_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_BAND1_TX_BAND_RATE4_BMSK                                                         0x3
#define HWIO_UFS_MEM_QSERDES_TX1_TX_BAND1_TX_BAND_RATE4_SHFT                                                           0

#define HWIO_UFS_MEM_QSERDES_TX1_SLEW_CNTL0_ADDR                                                              (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0xe8)
#define HWIO_UFS_MEM_QSERDES_TX1_SLEW_CNTL0_OFFS                                                              (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0xe8)
#define HWIO_UFS_MEM_QSERDES_TX1_SLEW_CNTL0_RMSK                                                                    0x3f
#define HWIO_UFS_MEM_QSERDES_TX1_SLEW_CNTL0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_SLEW_CNTL0_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_SLEW_CNTL0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_SLEW_CNTL0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_SLEW_CNTL0_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_SLEW_CNTL0_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_SLEW_CNTL0_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_SLEW_CNTL0_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_SLEW_CNTL0_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_SLEW_CNTL0_SLEW_CNTL_RATE1_BMSK                                                    0x38
#define HWIO_UFS_MEM_QSERDES_TX1_SLEW_CNTL0_SLEW_CNTL_RATE1_SHFT                                                       3
#define HWIO_UFS_MEM_QSERDES_TX1_SLEW_CNTL0_SLEW_CNTL_RATE0_BMSK                                                     0x7
#define HWIO_UFS_MEM_QSERDES_TX1_SLEW_CNTL0_SLEW_CNTL_RATE0_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_TX1_SLEW_CNTL1_ADDR                                                              (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0xec)
#define HWIO_UFS_MEM_QSERDES_TX1_SLEW_CNTL1_OFFS                                                              (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0xec)
#define HWIO_UFS_MEM_QSERDES_TX1_SLEW_CNTL1_RMSK                                                                    0x3f
#define HWIO_UFS_MEM_QSERDES_TX1_SLEW_CNTL1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_SLEW_CNTL1_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_SLEW_CNTL1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_SLEW_CNTL1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_SLEW_CNTL1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_SLEW_CNTL1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_SLEW_CNTL1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_SLEW_CNTL1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_SLEW_CNTL1_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_SLEW_CNTL1_SLEW_CNTL_RATE3_BMSK                                                    0x38
#define HWIO_UFS_MEM_QSERDES_TX1_SLEW_CNTL1_SLEW_CNTL_RATE3_SHFT                                                       3
#define HWIO_UFS_MEM_QSERDES_TX1_SLEW_CNTL1_SLEW_CNTL_RATE2_BMSK                                                     0x7
#define HWIO_UFS_MEM_QSERDES_TX1_SLEW_CNTL1_SLEW_CNTL_RATE2_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_TX1_SLEW_CNTL2_ADDR                                                              (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0xf0)
#define HWIO_UFS_MEM_QSERDES_TX1_SLEW_CNTL2_OFFS                                                              (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0xf0)
#define HWIO_UFS_MEM_QSERDES_TX1_SLEW_CNTL2_RMSK                                                                     0x7
#define HWIO_UFS_MEM_QSERDES_TX1_SLEW_CNTL2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_SLEW_CNTL2_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_SLEW_CNTL2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_SLEW_CNTL2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_SLEW_CNTL2_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_SLEW_CNTL2_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_SLEW_CNTL2_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_SLEW_CNTL2_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_SLEW_CNTL2_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_SLEW_CNTL2_SLEW_CNTL_RATE4_BMSK                                                     0x7
#define HWIO_UFS_MEM_QSERDES_TX1_SLEW_CNTL2_SLEW_CNTL_RATE4_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_TX1_SEL_10B_8B_ADDR                                                              (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0xf4)
#define HWIO_UFS_MEM_QSERDES_TX1_SEL_10B_8B_OFFS                                                              (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0xf4)
#define HWIO_UFS_MEM_QSERDES_TX1_SEL_10B_8B_RMSK                                                                    0x1f
#define HWIO_UFS_MEM_QSERDES_TX1_SEL_10B_8B_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_SEL_10B_8B_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_SEL_10B_8B_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_SEL_10B_8B_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_SEL_10B_8B_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_SEL_10B_8B_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_SEL_10B_8B_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_SEL_10B_8B_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_SEL_10B_8B_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_SEL_10B_8B_SEL_10B_8B_RATE4_BMSK                                                   0x10
#define HWIO_UFS_MEM_QSERDES_TX1_SEL_10B_8B_SEL_10B_8B_RATE4_SHFT                                                      4
#define HWIO_UFS_MEM_QSERDES_TX1_SEL_10B_8B_SEL_10B_8B_RATE3_BMSK                                                    0x8
#define HWIO_UFS_MEM_QSERDES_TX1_SEL_10B_8B_SEL_10B_8B_RATE3_SHFT                                                      3
#define HWIO_UFS_MEM_QSERDES_TX1_SEL_10B_8B_SEL_10B_8B_RATE2_BMSK                                                    0x4
#define HWIO_UFS_MEM_QSERDES_TX1_SEL_10B_8B_SEL_10B_8B_RATE2_SHFT                                                      2
#define HWIO_UFS_MEM_QSERDES_TX1_SEL_10B_8B_SEL_10B_8B_RATE1_BMSK                                                    0x2
#define HWIO_UFS_MEM_QSERDES_TX1_SEL_10B_8B_SEL_10B_8B_RATE1_SHFT                                                      1
#define HWIO_UFS_MEM_QSERDES_TX1_SEL_10B_8B_SEL_10B_8B_RATE0_BMSK                                                    0x1
#define HWIO_UFS_MEM_QSERDES_TX1_SEL_10B_8B_SEL_10B_8B_RATE0_SHFT                                                      0

#define HWIO_UFS_MEM_QSERDES_TX1_SEL_20B_10B_ADDR                                                             (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0xf8)
#define HWIO_UFS_MEM_QSERDES_TX1_SEL_20B_10B_OFFS                                                             (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0xf8)
#define HWIO_UFS_MEM_QSERDES_TX1_SEL_20B_10B_RMSK                                                                   0x1f
#define HWIO_UFS_MEM_QSERDES_TX1_SEL_20B_10B_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_SEL_20B_10B_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_SEL_20B_10B_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_SEL_20B_10B_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_SEL_20B_10B_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_SEL_20B_10B_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_SEL_20B_10B_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_SEL_20B_10B_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_SEL_20B_10B_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_SEL_20B_10B_SEL_20B_10B_RATE4_BMSK                                                 0x10
#define HWIO_UFS_MEM_QSERDES_TX1_SEL_20B_10B_SEL_20B_10B_RATE4_SHFT                                                    4
#define HWIO_UFS_MEM_QSERDES_TX1_SEL_20B_10B_SEL_20B_10B_RATE3_BMSK                                                  0x8
#define HWIO_UFS_MEM_QSERDES_TX1_SEL_20B_10B_SEL_20B_10B_RATE3_SHFT                                                    3
#define HWIO_UFS_MEM_QSERDES_TX1_SEL_20B_10B_SEL_20B_10B_RATE2_BMSK                                                  0x4
#define HWIO_UFS_MEM_QSERDES_TX1_SEL_20B_10B_SEL_20B_10B_RATE2_SHFT                                                    2
#define HWIO_UFS_MEM_QSERDES_TX1_SEL_20B_10B_SEL_20B_10B_RATE1_BMSK                                                  0x2
#define HWIO_UFS_MEM_QSERDES_TX1_SEL_20B_10B_SEL_20B_10B_RATE1_SHFT                                                    1
#define HWIO_UFS_MEM_QSERDES_TX1_SEL_20B_10B_SEL_20B_10B_RATE0_BMSK                                                  0x1
#define HWIO_UFS_MEM_QSERDES_TX1_SEL_20B_10B_SEL_20B_10B_RATE0_SHFT                                                    0

#define HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_CTRL_ADDR                                                             (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0xfc)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_CTRL_OFFS                                                             (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0xfc)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_CTRL_RMSK                                                                   0x7f
#define HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_CTRL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_CTRL_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_CTRL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_CTRL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_CTRL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_CTRL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_CTRL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_CTRL_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_CTRL_TX_PWM_EN_MUX_BMSK                                                     0x40
#define HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_CTRL_TX_PWM_EN_MUX_SHFT                                                        6
#define HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_CTRL_TX_PWM_EN_BMSK                                                         0x20
#define HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_CTRL_TX_PWM_EN_SHFT                                                            5
#define HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_CTRL_TX_PWM_NDATA_MUX_BMSK                                                  0x10
#define HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_CTRL_TX_PWM_NDATA_MUX_SHFT                                                     4
#define HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_CTRL_TX_PWM_NDATA_BMSK                                                       0xf
#define HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_CTRL_TX_PWM_NDATA_SHFT                                                         0

#define HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_DIVGEAR1_ADDR                                                         (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x100)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_DIVGEAR1_OFFS                                                         (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x100)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_DIVGEAR1_RMSK                                                               0xff
#define HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_DIVGEAR1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_DIVGEAR1_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_DIVGEAR1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_DIVGEAR1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_DIVGEAR1_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_DIVGEAR1_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_DIVGEAR1_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_DIVGEAR1_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_DIVGEAR1_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_DIVGEAR1_TX_PWM_DIVGEAR1_BMSK                                               0xff
#define HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_DIVGEAR1_TX_PWM_DIVGEAR1_SHFT                                                  0

#define HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_PHASE_CTRL_ADDR                                                       (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x104)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_PHASE_CTRL_OFFS                                                       (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x104)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_PHASE_CTRL_RMSK                                                              0xf
#define HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_PHASE_CTRL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_PHASE_CTRL_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_PHASE_CTRL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_PHASE_CTRL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_PHASE_CTRL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_PHASE_CTRL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_PHASE_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_PHASE_CTRL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_PHASE_CTRL_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_PHASE_CTRL_TX_CLKDIV_PHASE_BMSK                                              0xc
#define HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_PHASE_CTRL_TX_CLKDIV_PHASE_SHFT                                                2
#define HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_PHASE_CTRL_TX_PWM_PHASE_BMSK                                                 0x3
#define HWIO_UFS_MEM_QSERDES_TX1_TX_PWM_PHASE_CTRL_TX_PWM_PHASE_SHFT                                                   0

#define HWIO_UFS_MEM_QSERDES_TX1_TX_FR_DCC_CTRL_ADDR                                                          (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x108)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_FR_DCC_CTRL_OFFS                                                          (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x108)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_FR_DCC_CTRL_RMSK                                                                0xff
#define HWIO_UFS_MEM_QSERDES_TX1_TX_FR_DCC_CTRL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_TX_FR_DCC_CTRL_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_FR_DCC_CTRL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_TX_FR_DCC_CTRL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_FR_DCC_CTRL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_TX_FR_DCC_CTRL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_FR_DCC_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_TX_FR_DCC_CTRL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_TX_FR_DCC_CTRL_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_FR_DCC_CTRL_HW_RX_DCC_HR_SEL_DISABLE_BMSK                                       0x80
#define HWIO_UFS_MEM_QSERDES_TX1_TX_FR_DCC_CTRL_HW_RX_DCC_HR_SEL_DISABLE_SHFT                                          7
#define HWIO_UFS_MEM_QSERDES_TX1_TX_FR_DCC_CTRL_HW_TX_DCC_HR_SEL_DISABLE_BMSK                                       0x40
#define HWIO_UFS_MEM_QSERDES_TX1_TX_FR_DCC_CTRL_HW_TX_DCC_HR_SEL_DISABLE_SHFT                                          6
#define HWIO_UFS_MEM_QSERDES_TX1_TX_FR_DCC_CTRL_FR_TX_DCC_CAL_SETTLE_TIME_BMSK                                      0x30
#define HWIO_UFS_MEM_QSERDES_TX1_TX_FR_DCC_CTRL_FR_TX_DCC_CAL_SETTLE_TIME_SHFT                                         4
#define HWIO_UFS_MEM_QSERDES_TX1_TX_FR_DCC_CTRL_FR_TX_DCC_CAL_MAG_POL_FLIP_BMSK                                      0x8
#define HWIO_UFS_MEM_QSERDES_TX1_TX_FR_DCC_CTRL_FR_TX_DCC_CAL_MAG_POL_FLIP_SHFT                                        3
#define HWIO_UFS_MEM_QSERDES_TX1_TX_FR_DCC_CTRL_FR_TX_DCC_CAL_SIGN_POL_FLIP_BMSK                                     0x4
#define HWIO_UFS_MEM_QSERDES_TX1_TX_FR_DCC_CTRL_FR_TX_DCC_CAL_SIGN_POL_FLIP_SHFT                                       2
#define HWIO_UFS_MEM_QSERDES_TX1_TX_FR_DCC_CTRL_FR_TX_DCC_CAL_FORCE_DONE_BMSK                                        0x2
#define HWIO_UFS_MEM_QSERDES_TX1_TX_FR_DCC_CTRL_FR_TX_DCC_CAL_FORCE_DONE_SHFT                                          1
#define HWIO_UFS_MEM_QSERDES_TX1_TX_FR_DCC_CTRL_FR_TX_DCC_CAL_BYPASS_BMSK                                            0x1
#define HWIO_UFS_MEM_QSERDES_TX1_TX_FR_DCC_CTRL_FR_TX_DCC_CAL_BYPASS_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_TX1_TX_FR_DCC_POSTCAL_OFFSET_ADDR                                                (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x10c)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_FR_DCC_POSTCAL_OFFSET_OFFS                                                (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x10c)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_FR_DCC_POSTCAL_OFFSET_RMSK                                                      0x1f
#define HWIO_UFS_MEM_QSERDES_TX1_TX_FR_DCC_POSTCAL_OFFSET_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_TX_FR_DCC_POSTCAL_OFFSET_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_FR_DCC_POSTCAL_OFFSET_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_TX_FR_DCC_POSTCAL_OFFSET_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_FR_DCC_POSTCAL_OFFSET_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_TX_FR_DCC_POSTCAL_OFFSET_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_FR_DCC_POSTCAL_OFFSET_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_TX_FR_DCC_POSTCAL_OFFSET_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_TX_FR_DCC_POSTCAL_OFFSET_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_FR_DCC_POSTCAL_OFFSET_FR_TX_DCC_POSTCAL_OFFSET_BMSK                             0x1f
#define HWIO_UFS_MEM_QSERDES_TX1_TX_FR_DCC_POSTCAL_OFFSET_FR_TX_DCC_POSTCAL_OFFSET_SHFT                                0

#define HWIO_UFS_MEM_QSERDES_TX1_DIG_BKUP_CTRL_ADDR                                                           (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x110)
#define HWIO_UFS_MEM_QSERDES_TX1_DIG_BKUP_CTRL_OFFS                                                           (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x110)
#define HWIO_UFS_MEM_QSERDES_TX1_DIG_BKUP_CTRL_RMSK                                                                 0xff
#define HWIO_UFS_MEM_QSERDES_TX1_DIG_BKUP_CTRL_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_DIG_BKUP_CTRL_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_DIG_BKUP_CTRL_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_DIG_BKUP_CTRL_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_DIG_BKUP_CTRL_OUT(v)            \
                out_dword(HWIO_UFS_MEM_QSERDES_TX1_DIG_BKUP_CTRL_ADDR,v)
#define HWIO_UFS_MEM_QSERDES_TX1_DIG_BKUP_CTRL_OUTM(m,v) \
                out_dword_masked_ns(HWIO_UFS_MEM_QSERDES_TX1_DIG_BKUP_CTRL_ADDR,m,v,HWIO_UFS_MEM_QSERDES_TX1_DIG_BKUP_CTRL_IN)
#define HWIO_UFS_MEM_QSERDES_TX1_DIG_BKUP_CTRL_RSVD_BMSK                                                            0xff
#define HWIO_UFS_MEM_QSERDES_TX1_DIG_BKUP_CTRL_RSVD_SHFT                                                               0

#define HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS0_ADDR                                                              (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x114)
#define HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS0_OFFS                                                              (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x114)
#define HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS0_RMSK                                                                    0xff
#define HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS0_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS0_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS0_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS0_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS0_DEBUG_BUS_7_0_BMSK                                                      0xff
#define HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS0_DEBUG_BUS_7_0_SHFT                                                         0

#define HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS1_ADDR                                                              (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x118)
#define HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS1_OFFS                                                              (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x118)
#define HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS1_RMSK                                                                    0xff
#define HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS1_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS1_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS1_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS1_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS1_DEBUG_BUS_15_8_BMSK                                                     0xff
#define HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS1_DEBUG_BUS_15_8_SHFT                                                        0

#define HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS2_ADDR                                                              (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x11c)
#define HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS2_OFFS                                                              (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x11c)
#define HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS2_RMSK                                                                    0xff
#define HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS2_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS2_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS2_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS2_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS2_DEBUG_BUS_23_16_BMSK                                                    0xff
#define HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS2_DEBUG_BUS_23_16_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS3_ADDR                                                              (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x120)
#define HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS3_OFFS                                                              (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x120)
#define HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS3_RMSK                                                                    0xff
#define HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS3_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS3_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS3_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS3_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS3_DEBUG_BUS_31_24_BMSK                                                    0xff
#define HWIO_UFS_MEM_QSERDES_TX1_DEBUG_BUS3_DEBUG_BUS_31_24_SHFT                                                       0

#define HWIO_UFS_MEM_QSERDES_TX1_FR_TX_DCC_CODE_STATUS_ADDR                                                   (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x124)
#define HWIO_UFS_MEM_QSERDES_TX1_FR_TX_DCC_CODE_STATUS_OFFS                                                   (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x124)
#define HWIO_UFS_MEM_QSERDES_TX1_FR_TX_DCC_CODE_STATUS_RMSK                                                         0x1f
#define HWIO_UFS_MEM_QSERDES_TX1_FR_TX_DCC_CODE_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_FR_TX_DCC_CODE_STATUS_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_FR_TX_DCC_CODE_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_FR_TX_DCC_CODE_STATUS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_FR_TX_DCC_CODE_STATUS_HWSW_UFS_SERIES_B_SEL_BMSK                                   0x10
#define HWIO_UFS_MEM_QSERDES_TX1_FR_TX_DCC_CODE_STATUS_HWSW_UFS_SERIES_B_SEL_SHFT                                      4
#define HWIO_UFS_MEM_QSERDES_TX1_FR_TX_DCC_CODE_STATUS_FR_TX_DCC_BIN_BMSK                                            0xf
#define HWIO_UFS_MEM_QSERDES_TX1_FR_TX_DCC_CODE_STATUS_FR_TX_DCC_BIN_SHFT                                              0

#define HWIO_UFS_MEM_QSERDES_TX1_DATA_SLICE_WRAPPER_DEBUG_STATUS_ADDR                                         (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x128)
#define HWIO_UFS_MEM_QSERDES_TX1_DATA_SLICE_WRAPPER_DEBUG_STATUS_OFFS                                         (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x128)
#define HWIO_UFS_MEM_QSERDES_TX1_DATA_SLICE_WRAPPER_DEBUG_STATUS_RMSK                                                0xf
#define HWIO_UFS_MEM_QSERDES_TX1_DATA_SLICE_WRAPPER_DEBUG_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_DATA_SLICE_WRAPPER_DEBUG_STATUS_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_DATA_SLICE_WRAPPER_DEBUG_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_DATA_SLICE_WRAPPER_DEBUG_STATUS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_DATA_SLICE_WRAPPER_DEBUG_STATUS_DATA_SLICE_WRAPPER_DEBUG_VEC_BMSK                   0xf
#define HWIO_UFS_MEM_QSERDES_TX1_DATA_SLICE_WRAPPER_DEBUG_STATUS_DATA_SLICE_WRAPPER_DEBUG_VEC_SHFT                     0

#define HWIO_UFS_MEM_QSERDES_TX1_DATA_SLICE_SHRD_DCC_DEBUG_STATUS_ADDR                                        (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x12c)
#define HWIO_UFS_MEM_QSERDES_TX1_DATA_SLICE_SHRD_DCC_DEBUG_STATUS_OFFS                                        (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x12c)
#define HWIO_UFS_MEM_QSERDES_TX1_DATA_SLICE_SHRD_DCC_DEBUG_STATUS_RMSK                                              0x3f
#define HWIO_UFS_MEM_QSERDES_TX1_DATA_SLICE_SHRD_DCC_DEBUG_STATUS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_DATA_SLICE_SHRD_DCC_DEBUG_STATUS_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_DATA_SLICE_SHRD_DCC_DEBUG_STATUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_DATA_SLICE_SHRD_DCC_DEBUG_STATUS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_DATA_SLICE_SHRD_DCC_DEBUG_STATUS_DATA_SLICE_SHRD_DCC_DEBUG_VEC_BMSK                0x3f
#define HWIO_UFS_MEM_QSERDES_TX1_DATA_SLICE_SHRD_DCC_DEBUG_STATUS_DATA_SLICE_SHRD_DCC_DEBUG_VEC_SHFT                   0

#define HWIO_UFS_MEM_QSERDES_TX1_TX_BKUP_RO_BUS_ADDR                                                          (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE      + 0x130)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_BKUP_RO_BUS_OFFS                                                          (UFS_MEM_QSERDES_TX1_QSERDES_TX1_UFS_QMP_TX_REG_BASE_OFFS + 0x130)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_BKUP_RO_BUS_RMSK                                                                0xff
#define HWIO_UFS_MEM_QSERDES_TX1_TX_BKUP_RO_BUS_IN                    \
                in_dword(HWIO_UFS_MEM_QSERDES_TX1_TX_BKUP_RO_BUS_ADDR)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_BKUP_RO_BUS_INM(m)            \
                in_dword_masked(HWIO_UFS_MEM_QSERDES_TX1_TX_BKUP_RO_BUS_ADDR, m)
#define HWIO_UFS_MEM_QSERDES_TX1_TX_BKUP_RO_BUS_TX_BKUP_READ_BUS_BMSK                                               0xff
#define HWIO_UFS_MEM_QSERDES_TX1_TX_BKUP_RO_BUS_TX_BKUP_READ_BUS_SHFT                                                  0


#endif /* __UFSPHYHWIO_H__ */
