Timing Analyzer report for VHDL1
Thu Oct 26 15:53:52 2023
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'ADC:ADC0|ADC_SCLK'
 13. Slow 1200mV 85C Model Setup: 'ADC:ADC0|STT[0]'
 14. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 15. Slow 1200mV 85C Model Hold: 'ADC:ADC0|STT[0]'
 16. Slow 1200mV 85C Model Hold: 'ADC:ADC0|ADC_SCLK'
 17. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'ADC:ADC0|ADC_SCLK'
 26. Slow 1200mV 0C Model Setup: 'ADC:ADC0|STT[0]'
 27. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 28. Slow 1200mV 0C Model Hold: 'ADC:ADC0|STT[0]'
 29. Slow 1200mV 0C Model Hold: 'ADC:ADC0|ADC_SCLK'
 30. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'ADC:ADC0|ADC_SCLK'
 38. Fast 1200mV 0C Model Setup: 'ADC:ADC0|STT[0]'
 39. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 40. Fast 1200mV 0C Model Hold: 'ADC:ADC0|STT[0]'
 41. Fast 1200mV 0C Model Hold: 'ADC:ADC0|ADC_SCLK'
 42. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths Summary
 55. Clock Status Summary
 56. Unconstrained Input Ports
 57. Unconstrained Output Ports
 58. Unconstrained Input Ports
 59. Unconstrained Output Ports
 60. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; VHDL1                                               ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.4%      ;
;     Processor 3            ;   0.6%      ;
;     Processor 4            ;   0.4%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                               ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+
; Clock Name        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets               ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+
; ADC:ADC0|ADC_SCLK ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ADC:ADC0|ADC_SCLK } ;
; ADC:ADC0|STT[0]   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ADC:ADC0|STT[0] }   ;
; CLOCK_50          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }          ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+


+---------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                      ;
+------------+-----------------+-------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name        ; Note ;
+------------+-----------------+-------------------+------+
; 103.46 MHz ; 103.46 MHz      ; ADC:ADC0|STT[0]   ;      ;
; 188.11 MHz ; 188.11 MHz      ; ADC:ADC0|ADC_SCLK ;      ;
; 188.11 MHz ; 188.11 MHz      ; CLOCK_50          ;      ;
+------------+-----------------+-------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------+
; Slow 1200mV 85C Model Setup Summary        ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; ADC:ADC0|ADC_SCLK ; -6.378 ; -47.732       ;
; ADC:ADC0|STT[0]   ; -6.145 ; -45.247       ;
; CLOCK_50          ; -4.316 ; -23.216       ;
+-------------------+--------+---------------+


+-------------------------------------------+
; Slow 1200mV 85C Model Hold Summary        ;
+-------------------+-------+---------------+
; Clock             ; Slack ; End Point TNS ;
+-------------------+-------+---------------+
; ADC:ADC0|STT[0]   ; 0.085 ; 0.000         ;
; ADC:ADC0|ADC_SCLK ; 0.306 ; 0.000         ;
; CLOCK_50          ; 0.377 ; 0.000         ;
+-------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------------+--------+----------------------+
; Clock             ; Slack  ; End Point TNS        ;
+-------------------+--------+----------------------+
; CLOCK_50          ; -3.000 ; -15.000              ;
; ADC:ADC0|STT[0]   ; 0.349  ; 0.000                ;
; ADC:ADC0|ADC_SCLK ; 0.395  ; 0.000                ;
+-------------------+--------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ADC:ADC0|ADC_SCLK'                                                                                                ;
+--------+---------------------------+---------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-------------------+-------------------+--------------+------------+------------+
; -6.378 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]           ; CLOCK_50          ; ADC:ADC0|ADC_SCLK ; 0.500        ; -1.841     ; 4.216      ;
; -6.303 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; CLOCK_50          ; ADC:ADC0|ADC_SCLK ; 1.000        ; -2.347     ; 4.005      ;
; -5.966 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; CLOCK_50          ; ADC:ADC0|ADC_SCLK ; 1.000        ; -2.094     ; 3.971      ;
; -5.465 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; CLOCK_50          ; ADC:ADC0|ADC_SCLK ; 0.500        ; -1.581     ; 3.614      ;
; -5.324 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.500        ; -0.797     ; 4.216      ;
; -4.411 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.500        ; -0.537     ; 3.614      ;
; -4.401 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.455     ; 4.005      ;
; -4.394 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.367     ; 4.216      ;
; -4.316 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.289     ; 4.216      ;
; -4.117 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.171     ; 4.005      ;
; -4.064 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.202     ; 3.971      ;
; -3.827 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.500        ; 1.565      ; 5.081      ;
; -3.780 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; 0.082      ; 3.971      ;
; -3.647 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.500        ; 3.839      ; 7.045      ;
; -3.539 ; ADC:ADC0|ADC_ADDR_REG[15] ; ADC:ADC0|ADC_SADDR        ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -2.887     ; 1.038      ;
; -3.483 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; 3.839      ; 7.381      ;
; -3.481 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.107     ; 3.614      ;
; -3.403 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.029     ; 3.614      ;
; -3.376 ; ADC:ADC0|ADC_ADDR_REG[15] ; ADC:ADC0|ADC_SADDR        ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -2.724     ; 1.038      ;
; -3.354 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.500        ; 3.963      ; 6.926      ;
; -3.345 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; 3.963      ; 7.417      ;
; -3.282 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; 3.839      ; 7.339      ;
; -3.236 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.500        ; 3.839      ; 6.793      ;
; -3.108 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.500        ; 1.825      ; 4.673      ;
; -3.036 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; 1.565      ; 4.790      ;
; -2.723 ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_ADDR_REG[14] ; CLOCK_50          ; ADC:ADC0|ADC_SCLK ; 1.000        ; -2.332     ; 0.494      ;
; -2.404 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.253     ; 2.239      ;
; -2.362 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.255     ; 2.195      ;
; -2.343 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; 1.825      ; 4.408      ;
; -2.298 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.255     ; 2.131      ;
; -2.256 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.229     ; 2.227      ;
; -2.247 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.256     ; 2.079      ;
; -2.225 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.233     ; 2.198      ;
; -2.214 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.231     ; 2.183      ;
; -2.192 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.041     ; 2.239      ;
; -2.174 ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.255     ; 2.007      ;
; -2.158 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.233     ; 2.154      ;
; -2.150 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.043     ; 2.195      ;
; -2.150 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.231     ; 2.119      ;
; -2.143 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.231     ; 2.118      ;
; -2.140 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.230     ; 2.115      ;
; -2.110 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.234     ; 2.082      ;
; -2.086 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.043     ; 2.131      ;
; -2.076 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.231     ; 2.074      ;
; -2.044 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.017     ; 2.227      ;
; -2.038 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.233     ; 2.011      ;
; -2.035 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.044     ; 2.079      ;
; -2.013 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.021     ; 2.198      ;
; -2.002 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.019     ; 2.183      ;
; -1.962 ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.043     ; 2.007      ;
; -1.946 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.021     ; 2.154      ;
; -1.938 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.019     ; 2.119      ;
; -1.931 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.019     ; 2.118      ;
; -1.928 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.018     ; 2.115      ;
; -1.898 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.022     ; 2.082      ;
; -1.864 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.019     ; 2.074      ;
; -1.826 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.021     ; 2.011      ;
; -1.778 ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.231     ; 1.635      ;
; -1.771 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.233     ; 1.745      ;
; -1.683 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.232     ; 1.651      ;
; -1.667 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.232     ; 1.640      ;
; -1.658 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.233     ; 1.654      ;
; -1.595 ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.233     ; 1.568      ;
; -1.566 ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.019     ; 1.635      ;
; -1.559 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.021     ; 1.745      ;
; -1.471 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.020     ; 1.651      ;
; -1.455 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.020     ; 1.640      ;
; -1.446 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.021     ; 1.654      ;
; -1.383 ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.021     ; 1.568      ;
; -1.291 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.500        ; 1.054      ; 2.052      ;
; -1.162 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.500        ; 1.056      ; 1.947      ;
; -1.124 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.500        ; 1.057      ; 1.886      ;
; -1.122 ; ADC:ADC0|ADC_ADDR_REG[14] ; ADC:ADC0|ADC_ADDR_REG[15] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.476     ; 0.875      ;
; -1.112 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.500        ; 1.056      ; 1.874      ;
; -1.088 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.500        ; 1.058      ; 1.846      ;
; -0.988 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.500        ; 1.034      ; 1.610      ;
; -0.852 ; ADC:ADC0|ADC_ADDR_REG[14] ; ADC:ADC0|ADC_ADDR_REG[15] ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.206     ; 0.875      ;
; -0.821 ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_ADDR_REG[14] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.440     ; 0.494      ;
; -0.764 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; 1.054      ; 2.025      ;
; -0.658 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_SADDR        ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.500        ; 0.993      ; 1.537      ;
; -0.656 ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_ADDR_REG[14] ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.275     ; 0.494      ;
; -0.602 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; 1.056      ; 1.887      ;
; -0.580 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; 1.057      ; 1.842      ;
; -0.574 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; 1.056      ; 1.836      ;
; -0.553 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; 1.058      ; 1.811      ;
; -0.452 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; 1.034      ; 1.574      ;
; -0.146 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_SADDR        ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; 0.993      ; 1.525      ;
+--------+---------------------------+---------------------------+-------------------+-------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ADC:ADC0|STT[0]'                                                                                                ;
+--------+---------------------------+---------------------------+-------------------+-----------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-------------------+-----------------+--------------+------------+------------+
; -6.145 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; CLOCK_50          ; ADC:ADC0|STT[0] ; 1.000        ; -2.189     ; 4.005      ;
; -5.808 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; CLOCK_50          ; ADC:ADC0|STT[0] ; 1.000        ; -1.936     ; 3.971      ;
; -5.435 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; CLOCK_50          ; ADC:ADC0|STT[0] ; 0.500        ; -1.551     ; 3.614      ;
; -4.551 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; CLOCK_50          ; ADC:ADC0|STT[0] ; 1.000        ; -1.167     ; 3.614      ;
; -4.333 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; -0.459     ; 3.614      ;
; -4.173 ; ADC:ADC0|ADC_ADDR_REG[15] ; ADC:ADC0|ADC_SADDR        ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; -3.021     ; 1.038      ;
; -4.117 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.171     ; 4.005      ;
; -4.078 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; -0.132     ; 4.005      ;
; -4.010 ; ADC:ADC0|ADC_ADDR_REG[15] ; ADC:ADC0|ADC_SADDR        ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.500        ; -2.858     ; 1.038      ;
; -3.780 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; 0.082      ; 3.971      ;
; -3.741 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.121      ; 3.971      ;
; -3.564 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.500        ; 0.310      ; 3.614      ;
; -3.519 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; 0.355      ; 3.614      ;
; -3.489 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; 3.997      ; 7.045      ;
; -3.448 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; -0.074     ; 3.614      ;
; -3.403 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.029     ; 3.614      ;
; -3.403 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.029     ; 3.614      ;
; -3.325 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; 3.997      ; 7.381      ;
; -3.196 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; 4.121      ; 6.926      ;
; -3.187 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; 4.121      ; 7.417      ;
; -3.185 ; ADC:ADC0|STT[1]           ; ADC:ADC0|ADC_SCLK         ; CLOCK_50          ; ADC:ADC0|STT[0] ; 0.500        ; -2.063     ; 0.706      ;
; -3.124 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; 3.997      ; 7.339      ;
; -3.078 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; 1.855      ; 4.673      ;
; -3.078 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; 3.997      ; 6.793      ;
; -2.567 ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_ADDR_REG[14] ; CLOCK_50          ; ADC:ADC0|STT[0] ; 1.000        ; -2.176     ; 0.494      ;
; -2.429 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; 2.239      ; 4.408      ;
; -2.313 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; 1.855      ; 4.408      ;
; -2.276 ; ADC_EN                    ; ADC:ADC0|ADC_CS_N         ; CLOCK_50          ; ADC:ADC0|STT[0] ; 1.000        ; 0.220      ; 2.613      ;
; -2.194 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; 2.239      ; 4.673      ;
; -2.192 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.041     ; 2.239      ;
; -2.150 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.043     ; 2.195      ;
; -2.131 ; ADC:ADC0|STT[1]           ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; -1.019     ; 0.706      ;
; -2.086 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.043     ; 2.131      ;
; -2.059 ; CLOCK_50                  ; ADC:ADC0|ADC_CS_N         ; CLOCK_50          ; ADC:ADC0|STT[0] ; 0.500        ; 2.382      ; 4.058      ;
; -2.044 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.017     ; 2.227      ;
; -2.036 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.115      ; 2.239      ;
; -2.035 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.044     ; 2.079      ;
; -2.013 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.021     ; 2.198      ;
; -2.002 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.019     ; 2.183      ;
; -1.994 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.113      ; 2.195      ;
; -1.962 ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.043     ; 2.007      ;
; -1.946 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.021     ; 2.154      ;
; -1.938 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.019     ; 2.119      ;
; -1.931 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.019     ; 2.118      ;
; -1.930 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.113      ; 2.131      ;
; -1.928 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.018     ; 2.115      ;
; -1.898 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.022     ; 2.082      ;
; -1.888 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.139      ; 2.227      ;
; -1.879 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.112      ; 2.079      ;
; -1.864 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.019     ; 2.074      ;
; -1.857 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.135      ; 2.198      ;
; -1.846 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.137      ; 2.183      ;
; -1.826 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.021     ; 2.011      ;
; -1.806 ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.113      ; 2.007      ;
; -1.790 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.135      ; 2.154      ;
; -1.782 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.137      ; 2.119      ;
; -1.775 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.137      ; 2.118      ;
; -1.772 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.138      ; 2.115      ;
; -1.742 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.134      ; 2.082      ;
; -1.708 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.137      ; 2.074      ;
; -1.670 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.135      ; 2.011      ;
; -1.566 ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.019     ; 1.635      ;
; -1.559 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.021     ; 1.745      ;
; -1.489 ; CLOCK_50                  ; ADC:ADC0|ADC_CS_N         ; CLOCK_50          ; ADC:ADC0|STT[0] ; 1.000        ; 2.382      ; 3.988      ;
; -1.471 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.020     ; 1.651      ;
; -1.455 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.020     ; 1.640      ;
; -1.446 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.021     ; 1.654      ;
; -1.410 ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.137      ; 1.635      ;
; -1.403 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.135      ; 1.745      ;
; -1.383 ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.021     ; 1.568      ;
; -1.315 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.136      ; 1.651      ;
; -1.299 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.136      ; 1.640      ;
; -1.290 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.135      ; 1.654      ;
; -1.227 ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.135      ; 1.568      ;
; -1.201 ; ADC:ADC0|STT[1]           ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.589     ; 0.706      ;
; -1.198 ; ADC:ADC0|STT[1]           ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; -0.586     ; 0.706      ;
; -1.111 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; 1.234      ; 2.052      ;
; -0.982 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; 1.236      ; 1.947      ;
; -0.944 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; 1.237      ; 1.886      ;
; -0.932 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; 1.236      ; 1.874      ;
; -0.908 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; 1.238      ; 1.846      ;
; -0.852 ; ADC:ADC0|ADC_ADDR_REG[14] ; ADC:ADC0|ADC_ADDR_REG[15] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.206     ; 0.875      ;
; -0.847 ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.500        ; 1.343      ; 1.784      ;
; -0.808 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; 1.214      ; 1.610      ;
; -0.803 ; ADC:ADC0|ADC_ADDR_REG[14] ; ADC:ADC0|ADC_ADDR_REG[15] ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; -0.157     ; 0.875      ;
; -0.780 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_SADDR        ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; 0.859      ; 1.525      ;
; -0.692 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; 1.343      ; 1.629      ;
; -0.665 ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_ADDR_REG[14] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.284     ; 0.494      ;
; -0.584 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; 1.234      ; 2.025      ;
; -0.500 ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_ADDR_REG[14] ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; -0.119     ; 0.494      ;
; -0.422 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; 1.236      ; 1.887      ;
; -0.400 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; 1.237      ; 1.842      ;
; -0.394 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; 1.236      ; 1.836      ;
; -0.373 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; 1.238      ; 1.811      ;
; -0.316 ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 1.343      ; 1.753      ;
; -0.292 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_SADDR        ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; 0.859      ; 1.537      ;
; -0.272 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; 1.214      ; 1.574      ;
; -0.176 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; 1.343      ; 1.613      ;
+--------+---------------------------+---------------------------+-------------------+-----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                   ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; -4.316 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.289     ; 4.216      ;
; -4.117 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.171     ; 4.005      ;
; -3.780 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; CLOCK_50          ; CLOCK_50    ; 1.000        ; 0.082      ; 3.971      ;
; -3.433 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 0.500        ; 1.104      ; 4.216      ;
; -3.430 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_SCLK ; CLOCK_50    ; 0.500        ; 1.107      ; 4.216      ;
; -3.403 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.029     ; 3.614      ;
; -3.363 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 1.000        ; 0.674      ; 4.216      ;
; -2.520 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 0.500        ; 1.364      ; 3.614      ;
; -2.517 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|ADC_SCLK ; CLOCK_50    ; 0.500        ; 1.367      ; 3.614      ;
; -2.450 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 1.000        ; 0.934      ; 3.614      ;
; -2.435 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 1.000        ; 1.521      ; 4.005      ;
; -2.270 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_SCLK ; CLOCK_50    ; 1.000        ; 1.686      ; 4.005      ;
; -2.098 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 1.000        ; 1.774      ; 3.971      ;
; -2.075 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 0.500        ; 3.036      ; 4.790      ;
; -1.933 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_SCLK ; CLOCK_50    ; 1.000        ; 1.939      ; 3.971      ;
; -1.866 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 1.000        ; 3.036      ; 5.081      ;
; -1.681 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 0.500        ; 5.815      ; 7.045      ;
; -1.517 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 1.000        ; 5.815      ; 7.381      ;
; -1.388 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 0.500        ; 5.939      ; 6.926      ;
; -1.382 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 0.500        ; 3.296      ; 4.408      ;
; -1.379 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 1.000        ; 5.939      ; 7.417      ;
; -1.316 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 1.000        ; 5.815      ; 7.339      ;
; -1.270 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 0.500        ; 5.815      ; 6.793      ;
; -1.147 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 1.000        ; 3.296      ; 4.673      ;
; -1.007 ; ADC_EN_PRESC[1]           ; ADC_EN_PRESC[5]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.063     ; 1.939      ;
; -0.995 ; ADC_EN_PRESC[0]           ; ADC_EN_PRESC[5]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.063     ; 1.927      ;
; -0.892 ; ADC_EN_PRESC[2]           ; ADC_EN_PRESC[5]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.063     ; 1.824      ;
; -0.878 ; ADC_EN_PRESC[3]           ; ADC_EN_PRESC[5]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.063     ; 1.810      ;
; -0.819 ; ADC_EN_PRESC[1]           ; ADC_EN_PRESC[6]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.063     ; 1.751      ;
; -0.813 ; ADC_EN_PRESC[1]           ; ADC_EN_PRESC[7]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.063     ; 1.745      ;
; -0.802 ; ADC_EN_PRESC[0]           ; ADC_EN_PRESC[7]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.063     ; 1.734      ;
; -0.767 ; ADC_EN_PRESC[4]           ; ADC_EN_PRESC[5]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.063     ; 1.699      ;
; -0.741 ; ADC_EN_PRESC[1]           ; ADC_EN_PRESC[0]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.063     ; 1.673      ;
; -0.730 ; ADC_EN_PRESC[2]           ; ADC_EN_PRESC[0]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.063     ; 1.662      ;
; -0.729 ; ADC_EN_PRESC[0]           ; ADC_EN_PRESC[6]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.063     ; 1.661      ;
; -0.703 ; ADC_EN_PRESC[1]           ; ADC_EN_PRESC[4]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.063     ; 1.635      ;
; -0.699 ; ADC_EN_PRESC[2]           ; ADC_EN_PRESC[7]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.063     ; 1.631      ;
; -0.690 ; ADC_EN_PRESC[3]           ; ADC_EN_PRESC[6]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.063     ; 1.622      ;
; -0.684 ; ADC_EN_PRESC[3]           ; ADC_EN_PRESC[7]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.063     ; 1.616      ;
; -0.624 ; ADC_EN_PRESC[2]           ; ADC_EN_PRESC[6]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.063     ; 1.556      ;
; -0.613 ; ADC_EN_PRESC[0]           ; ADC_EN_PRESC[4]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.063     ; 1.545      ;
; -0.587 ; ADC_EN_PRESC[1]           ; ADC_EN_PRESC[2]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.063     ; 1.519      ;
; -0.581 ; ADC_EN_PRESC[1]           ; ADC_EN_PRESC[3]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.063     ; 1.513      ;
; -0.579 ; ADC_EN_PRESC[5]           ; ADC_EN                    ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.125     ; 1.449      ;
; -0.577 ; ADC_EN_PRESC[5]           ; ADC_EN_PRESC[6]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.063     ; 1.509      ;
; -0.574 ; ADC_EN_PRESC[4]           ; ADC_EN_PRESC[7]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.063     ; 1.506      ;
; -0.574 ; ADC_EN_PRESC[3]           ; ADC_EN_PRESC[4]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.063     ; 1.506      ;
; -0.571 ; ADC_EN_PRESC[5]           ; ADC_EN_PRESC[7]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.063     ; 1.503      ;
; -0.570 ; ADC_EN_PRESC[0]           ; ADC_EN_PRESC[3]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.063     ; 1.502      ;
; -0.556 ; ADC_EN_PRESC[1]           ; ADC_EN                    ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.125     ; 1.426      ;
; -0.548 ; ADC_EN_PRESC[6]           ; ADC_EN                    ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.125     ; 1.418      ;
; -0.545 ; ADC_EN_PRESC[2]           ; ADC_EN                    ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.125     ; 1.415      ;
; -0.508 ; ADC_EN_PRESC[2]           ; ADC_EN_PRESC[4]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.063     ; 1.440      ;
; -0.497 ; ADC_EN_PRESC[4]           ; ADC_EN_PRESC[6]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.063     ; 1.429      ;
; -0.497 ; ADC_EN_PRESC[0]           ; ADC_EN_PRESC[2]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.063     ; 1.429      ;
; -0.496 ; ADC_EN_PRESC[6]           ; ADC_EN_PRESC[0]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.063     ; 1.428      ;
; -0.494 ; ADC_EN_PRESC[6]           ; ADC_EN_PRESC[5]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.063     ; 1.426      ;
; -0.482 ; ADC_EN_PRESC[5]           ; ADC_EN_PRESC[0]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.063     ; 1.414      ;
; -0.480 ; ADC_EN_PRESC[5]           ; ADC_EN_PRESC[5]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.063     ; 1.412      ;
; -0.467 ; ADC_EN_PRESC[2]           ; ADC_EN_PRESC[3]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.063     ; 1.399      ;
; -0.459 ; ADC_EN_PRESC[6]           ; ADC_EN_PRESC[7]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.063     ; 1.391      ;
; -0.454 ; ADC_EN_PRESC[0]           ; ADC_EN_PRESC[1]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.063     ; 1.386      ;
; -0.432 ; ADC_EN_PRESC[0]           ; ADC_EN_PRESC[0]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.063     ; 1.364      ;
; -0.358 ; ADC_EN_PRESC[4]           ; ADC_EN                    ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.125     ; 1.228      ;
; -0.333 ; ADC_EN_PRESC[3]           ; ADC_EN_PRESC[0]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.063     ; 1.265      ;
; -0.306 ; ADC_EN_PRESC[4]           ; ADC_EN_PRESC[0]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.063     ; 1.238      ;
; -0.255 ; ADC_EN_PRESC[7]           ; ADC_EN                    ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.125     ; 1.125      ;
; -0.247 ; ADC_EN_PRESC[0]           ; ADC_EN                    ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.125     ; 1.117      ;
; -0.203 ; ADC_EN_PRESC[7]           ; ADC_EN_PRESC[0]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.063     ; 1.135      ;
; -0.201 ; ADC_EN_PRESC[7]           ; ADC_EN_PRESC[5]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.063     ; 1.133      ;
; -0.148 ; ADC_EN_PRESC[3]           ; ADC_EN                    ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.125     ; 1.018      ;
; -0.078 ; ADC_EN_PRESC[2]           ; ADC_EN_PRESC[2]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.063     ; 1.010      ;
; -0.066 ; ADC_EN_PRESC[6]           ; ADC_EN_PRESC[6]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.063     ; 0.998      ;
; -0.065 ; ADC_EN_PRESC[4]           ; ADC_EN_PRESC[4]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.063     ; 0.997      ;
; -0.051 ; ADC_EN_PRESC[1]           ; ADC_EN_PRESC[1]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.063     ; 0.983      ;
; -0.039 ; ADC_EN_PRESC[3]           ; ADC_EN_PRESC[3]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.063     ; 0.971      ;
; 0.231  ; ADC_EN_PRESC[7]           ; ADC_EN_PRESC[7]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.063     ; 0.701      ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ADC:ADC0|STT[0]'                                                                                                ;
+-------+---------------------------+---------------------------+-------------------+-----------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+-------------------+-----------------+--------------+------------+------------+
; 0.085 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 1.400      ; 1.485      ;
; 0.200 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 1.265      ; 1.465      ;
; 0.243 ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_ADDR_REG[14] ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.205      ; 0.468      ;
; 0.262 ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 1.400      ; 1.682      ;
; 0.421 ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_ADDR_REG[14] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.047      ; 0.468      ;
; 0.428 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 1.289      ; 1.717      ;
; 0.432 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 1.290      ; 1.722      ;
; 0.457 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 1.289      ; 1.746      ;
; 0.506 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 1.289      ; 1.795      ;
; 0.510 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_SADDR        ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.895      ; 1.405      ;
; 0.582 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; 1.400      ; 1.502      ;
; 0.640 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 1.287      ; 1.927      ;
; 0.644 ; ADC:ADC0|ADC_ADDR_REG[14] ; ADC:ADC0|ADC_ADDR_REG[15] ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.155      ; 0.819      ;
; 0.701 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; 1.265      ; 1.486      ;
; 0.792 ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; -0.500       ; 1.400      ; 1.712      ;
; 0.934 ; ADC:ADC0|ADC_ADDR_REG[14] ; ADC:ADC0|ADC_ADDR_REG[15] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; -0.115     ; 0.819      ;
; 0.935 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; 1.290      ; 1.745      ;
; 0.937 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; 1.289      ; 1.746      ;
; 0.964 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; 1.289      ; 1.773      ;
; 0.969 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_SADDR        ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; 0.895      ; 1.384      ;
; 1.027 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; 1.289      ; 1.836      ;
; 1.045 ; ADC:ADC0|STT[1]           ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; -0.425     ; 0.640      ;
; 1.095 ; ADC:ADC0|STT[1]           ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; -0.455     ; 0.640      ;
; 1.112 ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.233      ; 1.365      ;
; 1.135 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; 1.287      ; 1.942      ;
; 1.168 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.233      ; 1.421      ;
; 1.184 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.232      ; 1.436      ;
; 1.219 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.232      ; 1.471      ;
; 1.298 ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.231      ; 1.549      ;
; 1.312 ; CLOCK_50                  ; ADC:ADC0|ADC_CS_N         ; CLOCK_50          ; ADC:ADC0|STT[0] ; 0.000        ; 2.505      ; 3.847      ;
; 1.320 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.233      ; 1.573      ;
; 1.344 ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.021      ; 1.365      ;
; 1.385 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.231      ; 1.636      ;
; 1.400 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.021      ; 1.421      ;
; 1.410 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.233      ; 1.663      ;
; 1.416 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.020      ; 1.436      ;
; 1.420 ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.209      ; 1.649      ;
; 1.433 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.232      ; 1.685      ;
; 1.448 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.235      ; 1.703      ;
; 1.451 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.020      ; 1.471      ;
; 1.470 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.235      ; 1.725      ;
; 1.497 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.232      ; 1.749      ;
; 1.507 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.207      ; 1.734      ;
; 1.512 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.235      ; 1.767      ;
; 1.518 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.234      ; 1.772      ;
; 1.530 ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.019      ; 1.549      ;
; 1.545 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.209      ; 1.774      ;
; 1.552 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.021      ; 1.573      ;
; 1.593 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.233      ; 1.846      ;
; 1.617 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.019      ; 1.636      ;
; 1.618 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.236      ; 1.874      ;
; 1.620 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.208      ; 1.848      ;
; 1.642 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.021      ; 1.663      ;
; 1.645 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.211      ; 1.876      ;
; 1.652 ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; -0.003     ; 1.649      ;
; 1.665 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.020      ; 1.685      ;
; 1.680 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.023      ; 1.703      ;
; 1.702 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.023      ; 1.725      ;
; 1.729 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.020      ; 1.749      ;
; 1.739 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; -0.005     ; 1.734      ;
; 1.744 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.023      ; 1.767      ;
; 1.750 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.022      ; 1.772      ;
; 1.777 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; -0.003     ; 1.774      ;
; 1.825 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.021      ; 1.846      ;
; 1.850 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.024      ; 1.874      ;
; 1.852 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; -0.004     ; 1.848      ;
; 1.877 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; -0.001     ; 1.876      ;
; 1.887 ; CLOCK_50                  ; ADC:ADC0|ADC_CS_N         ; CLOCK_50          ; ADC:ADC0|STT[0] ; -0.500       ; 2.505      ; 3.922      ;
; 1.959 ; ADC:ADC0|STT[1]           ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; -0.839     ; 0.640      ;
; 1.977 ; ADC_EN                    ; ADC:ADC0|ADC_CS_N         ; CLOCK_50          ; ADC:ADC0|STT[0] ; 0.000        ; 0.426      ; 2.433      ;
; 2.123 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 2.362      ; 4.485      ;
; 2.209 ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_ADDR_REG[14] ; CLOCK_50          ; ADC:ADC0|STT[0] ; 0.000        ; -1.771     ; 0.468      ;
; 2.298 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 1.932      ; 4.230      ;
; 2.348 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; 2.362      ; 4.230      ;
; 2.826 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 4.294      ; 7.120      ;
; 2.835 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; 4.294      ; 6.649      ;
; 2.837 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; 4.165      ; 6.522      ;
; 2.880 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 4.165      ; 7.045      ;
; 2.921 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 4.165      ; 7.086      ;
; 3.006 ; ADC:ADC0|STT[1]           ; ADC:ADC0|ADC_SCLK         ; CLOCK_50          ; ADC:ADC0|STT[0] ; -0.500       ; -1.896     ; 0.640      ;
; 3.033 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; 1.932      ; 4.485      ;
; 3.077 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; 4.165      ; 6.762      ;
; 3.210 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.455      ; 3.685      ;
; 3.326 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.107      ; 3.453      ;
; 3.396 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; -0.500       ; 0.537      ; 3.453      ;
; 3.424 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.029      ; 3.453      ;
; 3.424 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.029      ; 3.453      ;
; 3.474 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; 0.459      ; 3.453      ;
; 3.487 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.202      ; 3.709      ;
; 3.514 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.171      ; 3.685      ;
; 3.791 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; -0.082     ; 3.709      ;
; 4.051 ; ADC:ADC0|ADC_ADDR_REG[15] ; ADC:ADC0|ADC_SADDR        ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; -0.500       ; -2.673     ; 0.898      ;
; 4.207 ; ADC:ADC0|ADC_ADDR_REG[15] ; ADC:ADC0|ADC_SADDR        ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; -2.829     ; 0.898      ;
; 4.288 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; -0.355     ; 3.453      ;
; 4.357 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; CLOCK_50          ; ADC:ADC0|STT[0] ; 0.000        ; -0.934     ; 3.453      ;
; 5.176 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; CLOCK_50          ; ADC:ADC0|STT[0] ; 0.000        ; -1.521     ; 3.685      ;
; 5.287 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; CLOCK_50          ; ADC:ADC0|STT[0] ; -0.500       ; -1.364     ; 3.453      ;
; 5.453 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; CLOCK_50          ; ADC:ADC0|STT[0] ; 0.000        ; -1.774     ; 3.709      ;
+-------+---------------------------+---------------------------+-------------------+-----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ADC:ADC0|ADC_SCLK'                                                                                                ;
+-------+---------------------------+---------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.306 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_SADDR        ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; 1.058      ; 1.384      ;
; 0.368 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; 1.077      ; 1.465      ;
; 0.426 ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_ADDR_REG[14] ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.042      ; 0.468      ;
; 0.564 ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_ADDR_REG[14] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.116     ; 0.468      ;
; 0.596 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; 1.101      ; 1.717      ;
; 0.600 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; 1.102      ; 1.722      ;
; 0.625 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; 1.101      ; 1.746      ;
; 0.674 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; 1.101      ; 1.795      ;
; 0.808 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; 1.099      ; 1.927      ;
; 0.827 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_SADDR        ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; -0.500       ; 1.058      ; 1.405      ;
; 0.889 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; -0.500       ; 1.077      ; 1.486      ;
; 0.934 ; ADC:ADC0|ADC_ADDR_REG[14] ; ADC:ADC0|ADC_ADDR_REG[15] ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.115     ; 0.819      ;
; 0.963 ; ADC:ADC0|ADC_ADDR_REG[14] ; ADC:ADC0|ADC_ADDR_REG[15] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.164     ; 0.819      ;
; 1.123 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; -0.500       ; 1.102      ; 1.745      ;
; 1.125 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; -0.500       ; 1.101      ; 1.746      ;
; 1.152 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; -0.500       ; 1.101      ; 1.773      ;
; 1.215 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; -0.500       ; 1.101      ; 1.836      ;
; 1.323 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; -0.500       ; 1.099      ; 1.942      ;
; 1.344 ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.021      ; 1.365      ;
; 1.400 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.021      ; 1.421      ;
; 1.416 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.020      ; 1.436      ;
; 1.451 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.020      ; 1.471      ;
; 1.480 ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.135     ; 1.365      ;
; 1.530 ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.019      ; 1.549      ;
; 1.536 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.135     ; 1.421      ;
; 1.552 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.021      ; 1.573      ;
; 1.552 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.136     ; 1.436      ;
; 1.587 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.136     ; 1.471      ;
; 1.617 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.019      ; 1.636      ;
; 1.642 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.021      ; 1.663      ;
; 1.652 ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.003     ; 1.649      ;
; 1.665 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.020      ; 1.685      ;
; 1.666 ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.137     ; 1.549      ;
; 1.680 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.023      ; 1.703      ;
; 1.688 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.135     ; 1.573      ;
; 1.702 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.023      ; 1.725      ;
; 1.729 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.020      ; 1.749      ;
; 1.739 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.005     ; 1.734      ;
; 1.744 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.023      ; 1.767      ;
; 1.750 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.022      ; 1.772      ;
; 1.753 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.137     ; 1.636      ;
; 1.777 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.003     ; 1.774      ;
; 1.778 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.135     ; 1.663      ;
; 1.788 ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.159     ; 1.649      ;
; 1.801 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.136     ; 1.685      ;
; 1.816 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.133     ; 1.703      ;
; 1.825 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.021      ; 1.846      ;
; 1.838 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.133     ; 1.725      ;
; 1.850 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.024      ; 1.874      ;
; 1.852 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.004     ; 1.848      ;
; 1.865 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.136     ; 1.749      ;
; 1.875 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.161     ; 1.734      ;
; 1.877 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.001     ; 1.876      ;
; 1.880 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.133     ; 1.767      ;
; 1.886 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.134     ; 1.772      ;
; 1.913 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.159     ; 1.774      ;
; 1.961 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.135     ; 1.846      ;
; 1.986 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.132     ; 1.874      ;
; 1.988 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.160     ; 1.848      ;
; 2.013 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.157     ; 1.876      ;
; 2.281 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; 1.929      ; 4.230      ;
; 2.372 ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_ADDR_REG[14] ; CLOCK_50          ; ADC:ADC0|ADC_SCLK ; 0.000        ; -1.934     ; 0.468      ;
; 2.896 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; 1.659      ; 4.575      ;
; 2.971 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; 4.129      ; 7.120      ;
; 3.000 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; -0.500       ; 4.129      ; 6.649      ;
; 3.002 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; -0.500       ; 4.000      ; 6.522      ;
; 3.025 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; 4.000      ; 7.045      ;
; 3.036 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; -0.500       ; 1.929      ; 4.485      ;
; 3.066 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; 4.000      ; 7.086      ;
; 3.242 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; -0.500       ; 4.000      ; 6.762      ;
; 3.359 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.074      ; 3.453      ;
; 3.408 ; ADC:ADC0|ADC_ADDR_REG[15] ; ADC:ADC0|ADC_SADDR        ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; -2.510     ; 0.898      ;
; 3.424 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.029      ; 3.453      ;
; 3.514 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.171      ; 3.685      ;
; 3.533 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.132      ; 3.685      ;
; 3.544 ; ADC:ADC0|ADC_ADDR_REG[15] ; ADC:ADC0|ADC_SADDR        ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -2.666     ; 0.898      ;
; 3.649 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; -0.500       ; 1.659      ; 4.828      ;
; 3.791 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.082     ; 3.709      ;
; 3.810 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.121     ; 3.709      ;
; 3.958 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.196     ; 3.782      ;
; 4.023 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.241     ; 3.782      ;
; 4.243 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; -0.500       ; -0.310     ; 3.453      ;
; 4.842 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; -0.500       ; -0.580     ; 3.782      ;
; 5.290 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; CLOCK_50          ; ADC:ADC0|ADC_SCLK ; -0.500       ; -1.367     ; 3.453      ;
; 5.341 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; CLOCK_50          ; ADC:ADC0|ADC_SCLK ; 0.000        ; -1.686     ; 3.685      ;
; 5.618 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; CLOCK_50          ; ADC:ADC0|ADC_SCLK ; 0.000        ; -1.939     ; 3.709      ;
; 5.889 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]           ; CLOCK_50          ; ADC:ADC0|ADC_SCLK ; -0.500       ; -1.637     ; 3.782      ;
+-------+---------------------------+---------------------------+-------------------+-------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                   ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; 0.377 ; ADC_EN_PRESC[7]           ; ADC_EN_PRESC[7]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.063      ; 0.597      ;
; 0.556 ; ADC_EN_PRESC[3]           ; ADC_EN_PRESC[3]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.063      ; 0.776      ;
; 0.562 ; ADC_EN_PRESC[6]           ; ADC_EN_PRESC[6]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.063      ; 0.782      ;
; 0.562 ; ADC_EN_PRESC[4]           ; ADC_EN_PRESC[4]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.063      ; 0.782      ;
; 0.570 ; ADC_EN_PRESC[2]           ; ADC_EN_PRESC[2]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.063      ; 0.790      ;
; 0.571 ; ADC_EN_PRESC[1]           ; ADC_EN_PRESC[1]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.063      ; 0.791      ;
; 0.712 ; ADC_EN_PRESC[3]           ; ADC_EN                    ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.043      ; 0.912      ;
; 0.798 ; ADC_EN_PRESC[7]           ; ADC_EN_PRESC[5]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.063      ; 1.018      ;
; 0.800 ; ADC_EN_PRESC[7]           ; ADC_EN_PRESC[0]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.063      ; 1.020      ;
; 0.814 ; ADC_EN_PRESC[0]           ; ADC_EN                    ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.043      ; 1.014      ;
; 0.831 ; ADC_EN_PRESC[3]           ; ADC_EN_PRESC[4]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.063      ; 1.051      ;
; 0.833 ; ADC_EN_PRESC[5]           ; ADC_EN_PRESC[6]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.063      ; 1.053      ;
; 0.844 ; ADC_EN_PRESC[7]           ; ADC_EN                    ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.043      ; 1.044      ;
; 0.845 ; ADC_EN_PRESC[1]           ; ADC_EN_PRESC[2]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.063      ; 1.065      ;
; 0.846 ; ADC_EN_PRESC[0]           ; ADC_EN_PRESC[1]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.063      ; 1.066      ;
; 0.848 ; ADC_EN_PRESC[0]           ; ADC_EN_PRESC[2]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.063      ; 1.068      ;
; 0.849 ; ADC_EN_PRESC[6]           ; ADC_EN_PRESC[7]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.063      ; 1.069      ;
; 0.850 ; ADC_EN_PRESC[5]           ; ADC_EN_PRESC[5]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.063      ; 1.070      ;
; 0.851 ; ADC_EN_PRESC[4]           ; ADC_EN_PRESC[6]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.063      ; 1.071      ;
; 0.858 ; ADC_EN_PRESC[2]           ; ADC_EN_PRESC[3]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.063      ; 1.078      ;
; 0.860 ; ADC_EN_PRESC[2]           ; ADC_EN_PRESC[4]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.063      ; 1.080      ;
; 0.874 ; ADC_EN_PRESC[0]           ; ADC_EN_PRESC[0]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.063      ; 1.094      ;
; 0.902 ; ADC_EN_PRESC[4]           ; ADC_EN_PRESC[5]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.063      ; 1.122      ;
; 0.904 ; ADC_EN_PRESC[4]           ; ADC_EN_PRESC[0]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.063      ; 1.124      ;
; 0.904 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 0.000        ; 6.186      ; 7.120      ;
; 0.906 ; ADC_EN_PRESC[3]           ; ADC_EN_PRESC[5]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.063      ; 1.126      ;
; 0.908 ; ADC_EN_PRESC[3]           ; ADC_EN_PRESC[0]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.063      ; 1.128      ;
; 0.933 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; CLOCK_50    ; -0.500       ; 6.186      ; 6.649      ;
; 0.935 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|STT[0]   ; CLOCK_50    ; -0.500       ; 6.057      ; 6.522      ;
; 0.943 ; ADC_EN_PRESC[5]           ; ADC_EN_PRESC[7]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.063      ; 1.163      ;
; 0.943 ; ADC_EN_PRESC[3]           ; ADC_EN_PRESC[6]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.063      ; 1.163      ;
; 0.948 ; ADC_EN_PRESC[4]           ; ADC_EN                    ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.043      ; 1.148      ;
; 0.955 ; ADC_EN_PRESC[1]           ; ADC_EN_PRESC[3]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.063      ; 1.175      ;
; 0.957 ; ADC_EN_PRESC[1]           ; ADC_EN_PRESC[4]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.063      ; 1.177      ;
; 0.958 ; ADC_EN_PRESC[0]           ; ADC_EN_PRESC[3]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.063      ; 1.178      ;
; 0.958 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 0.000        ; 6.057      ; 7.045      ;
; 0.960 ; ADC_EN_PRESC[0]           ; ADC_EN_PRESC[4]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.063      ; 1.180      ;
; 0.961 ; ADC_EN_PRESC[4]           ; ADC_EN_PRESC[7]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.063      ; 1.181      ;
; 0.972 ; ADC_EN_PRESC[2]           ; ADC_EN_PRESC[6]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.063      ; 1.192      ;
; 0.999 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 0.000        ; 6.057      ; 7.086      ;
; 1.008 ; ADC_EN_PRESC[0]           ; ADC_EN_PRESC[5]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.063      ; 1.228      ;
; 1.030 ; ADC_EN_PRESC[5]           ; ADC_EN_PRESC[0]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.063      ; 1.250      ;
; 1.049 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 0.000        ; 3.406      ; 4.485      ;
; 1.050 ; ADC_EN_PRESC[5]           ; ADC_EN                    ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.043      ; 1.250      ;
; 1.053 ; ADC_EN_PRESC[3]           ; ADC_EN_PRESC[7]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.063      ; 1.273      ;
; 1.069 ; ADC_EN_PRESC[1]           ; ADC_EN_PRESC[6]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.063      ; 1.289      ;
; 1.072 ; ADC_EN_PRESC[0]           ; ADC_EN_PRESC[6]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.063      ; 1.292      ;
; 1.074 ; ADC_EN_PRESC[6]           ; ADC_EN_PRESC[5]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.063      ; 1.294      ;
; 1.076 ; ADC_EN_PRESC[6]           ; ADC_EN_PRESC[0]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.063      ; 1.296      ;
; 1.082 ; ADC_EN_PRESC[2]           ; ADC_EN_PRESC[7]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.063      ; 1.302      ;
; 1.120 ; ADC_EN_PRESC[6]           ; ADC_EN                    ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.043      ; 1.320      ;
; 1.125 ; ADC_EN_PRESC[1]           ; ADC_EN                    ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.043      ; 1.325      ;
; 1.129 ; ADC_EN_PRESC[2]           ; ADC_EN                    ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.043      ; 1.329      ;
; 1.175 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; CLOCK_50    ; -0.500       ; 6.057      ; 6.762      ;
; 1.179 ; ADC_EN_PRESC[1]           ; ADC_EN_PRESC[7]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.063      ; 1.399      ;
; 1.182 ; ADC_EN_PRESC[0]           ; ADC_EN_PRESC[7]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.063      ; 1.402      ;
; 1.263 ; ADC_EN_PRESC[2]           ; ADC_EN_PRESC[5]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.063      ; 1.483      ;
; 1.294 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; CLOCK_50    ; -0.500       ; 3.406      ; 4.230      ;
; 1.308 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_SCLK ; CLOCK_50    ; 0.000        ; 2.347      ; 3.685      ;
; 1.319 ; ADC_EN_PRESC[1]           ; ADC_EN_PRESC[5]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.063      ; 1.539      ;
; 1.321 ; ADC_EN_PRESC[1]           ; ADC_EN_PRESC[0]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.063      ; 1.541      ;
; 1.325 ; ADC_EN_PRESC[2]           ; ADC_EN_PRESC[0]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.063      ; 1.545      ;
; 1.466 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 0.000        ; 2.189      ; 3.685      ;
; 1.585 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_SCLK ; CLOCK_50    ; 0.000        ; 2.094      ; 3.709      ;
; 1.662 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 0.000        ; 3.136      ; 4.828      ;
; 1.743 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 0.000        ; 1.936      ; 3.709      ;
; 1.909 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]   ; CLOCK_50    ; -0.500       ; 3.136      ; 4.575      ;
; 2.256 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 0.000        ; 1.167      ; 3.453      ;
; 2.342 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|ADC_SCLK ; CLOCK_50    ; -0.500       ; 1.581      ; 3.453      ;
; 2.372 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; CLOCK_50    ; -0.500       ; 1.551      ; 3.453      ;
; 2.855 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 0.000        ; 0.897      ; 3.782      ;
; 2.941 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_SCLK ; CLOCK_50    ; -0.500       ; 1.311      ; 3.782      ;
; 2.971 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]   ; CLOCK_50    ; -0.500       ; 1.281      ; 3.782      ;
; 3.424 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.029      ; 3.453      ;
; 3.514 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.171      ; 3.685      ;
; 3.791 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; -0.082     ; 3.709      ;
; 4.023 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; -0.241     ; 3.782      ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                      ;
+-----------+-----------------+-------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name        ; Note ;
+-----------+-----------------+-------------------+------+
; 115.1 MHz ; 115.1 MHz       ; ADC:ADC0|STT[0]   ;      ;
; 207.6 MHz ; 207.6 MHz       ; ADC:ADC0|ADC_SCLK ;      ;
; 207.6 MHz ; 207.6 MHz       ; CLOCK_50          ;      ;
+-----------+-----------------+-------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------+
; Slow 1200mV 0C Model Setup Summary         ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; ADC:ADC0|ADC_SCLK ; -5.796 ; -42.041       ;
; ADC:ADC0|STT[0]   ; -5.494 ; -39.710       ;
; CLOCK_50          ; -3.817 ; -19.426       ;
+-------------------+--------+---------------+


+-------------------------------------------+
; Slow 1200mV 0C Model Hold Summary         ;
+-------------------+-------+---------------+
; Clock             ; Slack ; End Point TNS ;
+-------------------+-------+---------------+
; ADC:ADC0|STT[0]   ; 0.098 ; 0.000         ;
; ADC:ADC0|ADC_SCLK ; 0.289 ; 0.000         ;
; CLOCK_50          ; 0.336 ; 0.000         ;
+-------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------+--------+---------------------+
; Clock             ; Slack  ; End Point TNS       ;
+-------------------+--------+---------------------+
; CLOCK_50          ; -3.000 ; -15.000             ;
; ADC:ADC0|STT[0]   ; 0.419  ; 0.000               ;
; ADC:ADC0|ADC_SCLK ; 0.439  ; 0.000               ;
+-------------------+--------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ADC:ADC0|ADC_SCLK'                                                                                                 ;
+--------+---------------------------+---------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-------------------+-------------------+--------------+------------+------------+
; -5.796 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]           ; CLOCK_50          ; ADC:ADC0|ADC_SCLK ; 0.500        ; -1.725     ; 3.834      ;
; -5.631 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; CLOCK_50          ; ADC:ADC0|ADC_SCLK ; 1.000        ; -2.183     ; 3.598      ;
; -5.334 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; CLOCK_50          ; ADC:ADC0|ADC_SCLK ; 1.000        ; -1.949     ; 3.578      ;
; -4.962 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; CLOCK_50          ; ADC:ADC0|ADC_SCLK ; 0.500        ; -1.494     ; 3.277      ;
; -4.751 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.500        ; -0.690     ; 3.834      ;
; -3.917 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.500        ; -0.459     ; 3.277      ;
; -3.890 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.329     ; 3.834      ;
; -3.841 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.403     ; 3.598      ;
; -3.817 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.256     ; 3.834      ;
; -3.595 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.157     ; 3.598      ;
; -3.544 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.169     ; 3.578      ;
; -3.423 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.500        ; 1.400      ; 4.596      ;
; -3.371 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.500        ; 3.405      ; 6.436      ;
; -3.298 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; 0.077      ; 3.578      ;
; -3.178 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; 3.405      ; 6.743      ;
; -3.154 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.500        ; 3.519      ; 6.376      ;
; -3.056 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.098     ; 3.277      ;
; -3.053 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.500        ; 3.405      ; 6.257      ;
; -3.026 ; ADC:ADC0|ADC_ADDR_REG[15] ; ADC:ADC0|ADC_SADDR        ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -2.545     ; 0.922      ;
; -2.995 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; 3.519      ; 6.717      ;
; -2.983 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.025     ; 3.277      ;
; -2.901 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; 3.405      ; 6.605      ;
; -2.885 ; ADC:ADC0|ADC_ADDR_REG[15] ; ADC:ADC0|ADC_SADDR        ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -2.404     ; 0.922      ;
; -2.764 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.500        ; 1.631      ; 4.214      ;
; -2.725 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; 1.400      ; 4.398      ;
; -2.413 ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_ADDR_REG[14] ; CLOCK_50          ; ADC:ADC0|ADC_SCLK ; 1.000        ; -2.163     ; 0.447      ;
; -2.104 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; 1.631      ; 4.054      ;
; -2.037 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.220     ; 2.001      ;
; -1.973 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.223     ; 1.934      ;
; -1.948 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.223     ; 1.909      ;
; -1.931 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.202     ; 2.011      ;
; -1.880 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.208     ; 1.960      ;
; -1.875 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.224     ; 1.835      ;
; -1.853 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.205     ; 1.930      ;
; -1.847 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.030     ; 2.001      ;
; -1.842 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.205     ; 1.919      ;
; -1.838 ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.222     ; 1.800      ;
; -1.812 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.207     ; 1.906      ;
; -1.810 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.205     ; 1.893      ;
; -1.799 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.204     ; 1.882      ;
; -1.783 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.033     ; 1.934      ;
; -1.782 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.209     ; 1.861      ;
; -1.758 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.033     ; 1.909      ;
; -1.742 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.204     ; 1.839      ;
; -1.741 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.012     ; 2.011      ;
; -1.724 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.208     ; 1.804      ;
; -1.690 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.018     ; 1.960      ;
; -1.685 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.034     ; 1.835      ;
; -1.663 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.015     ; 1.930      ;
; -1.652 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.015     ; 1.919      ;
; -1.648 ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.032     ; 1.800      ;
; -1.622 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.017     ; 1.906      ;
; -1.620 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.015     ; 1.893      ;
; -1.609 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.014     ; 1.882      ;
; -1.592 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.019     ; 1.861      ;
; -1.552 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.014     ; 1.839      ;
; -1.534 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.018     ; 1.804      ;
; -1.510 ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.208     ; 1.486      ;
; -1.468 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.206     ; 1.552      ;
; -1.437 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.206     ; 1.513      ;
; -1.392 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.207     ; 1.472      ;
; -1.373 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.207     ; 1.467      ;
; -1.320 ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.018     ; 1.486      ;
; -1.316 ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.207     ; 1.397      ;
; -1.278 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.016     ; 1.552      ;
; -1.247 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.016     ; 1.513      ;
; -1.202 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.017     ; 1.472      ;
; -1.183 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.017     ; 1.467      ;
; -1.126 ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.017     ; 1.397      ;
; -1.085 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.500        ; 0.951      ; 1.826      ;
; -0.976 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.500        ; 0.953      ; 1.730      ;
; -0.947 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.500        ; 0.953      ; 1.687      ;
; -0.933 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.500        ; 0.952      ; 1.673      ;
; -0.910 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.500        ; 0.955      ; 1.647      ;
; -0.899 ; ADC:ADC0|ADC_ADDR_REG[14] ; ADC:ADC0|ADC_ADDR_REG[15] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.421     ; 0.788      ;
; -0.813 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.500        ; 0.937      ; 1.434      ;
; -0.663 ; ADC:ADC0|ADC_ADDR_REG[14] ; ADC:ADC0|ADC_ADDR_REG[15] ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.185     ; 0.788      ;
; -0.623 ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_ADDR_REG[14] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.383     ; 0.447      ;
; -0.604 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; 0.951      ; 1.845      ;
; -0.542 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_SADDR        ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.500        ; 0.890      ; 1.373      ;
; -0.482 ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_ADDR_REG[14] ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.242     ; 0.447      ;
; -0.466 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; 0.953      ; 1.720      ;
; -0.437 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; 0.953      ; 1.677      ;
; -0.434 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; 0.952      ; 1.674      ;
; -0.415 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; 0.955      ; 1.652      ;
; -0.318 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; 0.937      ; 1.439      ;
; -0.043 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_SADDR        ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; 0.890      ; 1.374      ;
+--------+---------------------------+---------------------------+-------------------+-------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ADC:ADC0|STT[0]'                                                                                                 ;
+--------+---------------------------+---------------------------+-------------------+-----------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-------------------+-----------------+--------------+------------+------------+
; -5.494 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; CLOCK_50          ; ADC:ADC0|STT[0] ; 1.000        ; -2.046     ; 3.598      ;
; -5.197 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; CLOCK_50          ; ADC:ADC0|STT[0] ; 1.000        ; -1.812     ; 3.578      ;
; -4.933 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; CLOCK_50          ; ADC:ADC0|STT[0] ; 0.500        ; -1.465     ; 3.277      ;
; -4.111 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; CLOCK_50          ; ADC:ADC0|STT[0] ; 1.000        ; -1.143     ; 3.277      ;
; -3.844 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; -0.386     ; 3.277      ;
; -3.645 ; ADC:ADC0|ADC_ADDR_REG[15] ; ADC:ADC0|ADC_SADDR        ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; -2.664     ; 0.922      ;
; -3.595 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.157     ; 3.598      ;
; -3.563 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; -0.125     ; 3.598      ;
; -3.504 ; ADC:ADC0|ADC_ADDR_REG[15] ; ADC:ADC0|ADC_SADDR        ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.500        ; -2.523     ; 0.922      ;
; -3.298 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; 0.077      ; 3.578      ;
; -3.266 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.109      ; 3.578      ;
; -3.234 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; 3.542      ; 6.436      ;
; -3.201 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.500        ; 0.257      ; 3.277      ;
; -3.161 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; 0.297      ; 3.277      ;
; -3.041 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; 3.542      ; 6.743      ;
; -3.023 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; -0.065     ; 3.277      ;
; -3.017 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; 3.656      ; 6.376      ;
; -2.983 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.025     ; 3.277      ;
; -2.983 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.025     ; 3.277      ;
; -2.916 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; 3.542      ; 6.257      ;
; -2.880 ; ADC:ADC0|STT[1]           ; ADC:ADC0|ADC_SCLK         ; CLOCK_50          ; ADC:ADC0|STT[0] ; 0.500        ; -1.918     ; 0.641      ;
; -2.858 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; 3.656      ; 6.717      ;
; -2.764 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; 3.542      ; 6.605      ;
; -2.735 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; 1.660      ; 4.214      ;
; -2.277 ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_ADDR_REG[14] ; CLOCK_50          ; ADC:ADC0|STT[0] ; 1.000        ; -2.027     ; 0.447      ;
; -2.253 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; 1.982      ; 4.054      ;
; -2.075 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; 1.660      ; 4.054      ;
; -1.918 ; ADC_EN                    ; ADC:ADC0|ADC_CS_N         ; CLOCK_50          ; ADC:ADC0|STT[0] ; 1.000        ; 0.207      ; 2.334      ;
; -1.913 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; 1.982      ; 4.214      ;
; -1.847 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.030     ; 2.001      ;
; -1.836 ; CLOCK_50                  ; ADC:ADC0|ADC_CS_N         ; CLOCK_50          ; ADC:ADC0|STT[0] ; 0.500        ; 2.185      ; 3.730      ;
; -1.835 ; ADC:ADC0|STT[1]           ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; -0.883     ; 0.641      ;
; -1.783 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.033     ; 1.934      ;
; -1.758 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.033     ; 1.909      ;
; -1.741 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.012     ; 2.011      ;
; -1.709 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.108      ; 2.001      ;
; -1.690 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.018     ; 1.960      ;
; -1.685 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.034     ; 1.835      ;
; -1.663 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.015     ; 1.930      ;
; -1.652 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.015     ; 1.919      ;
; -1.648 ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.032     ; 1.800      ;
; -1.645 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.105      ; 1.934      ;
; -1.622 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.017     ; 1.906      ;
; -1.620 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.105      ; 1.909      ;
; -1.620 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.015     ; 1.893      ;
; -1.609 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.014     ; 1.882      ;
; -1.603 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.126      ; 2.011      ;
; -1.592 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.019     ; 1.861      ;
; -1.552 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.120      ; 1.960      ;
; -1.552 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.014     ; 1.839      ;
; -1.547 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.104      ; 1.835      ;
; -1.534 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.018     ; 1.804      ;
; -1.525 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.123      ; 1.930      ;
; -1.514 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.123      ; 1.919      ;
; -1.510 ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.106      ; 1.800      ;
; -1.484 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.121      ; 1.906      ;
; -1.482 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.123      ; 1.893      ;
; -1.471 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.124      ; 1.882      ;
; -1.454 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.119      ; 1.861      ;
; -1.414 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.124      ; 1.839      ;
; -1.396 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.120      ; 1.804      ;
; -1.320 ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.018     ; 1.486      ;
; -1.278 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.016     ; 1.552      ;
; -1.256 ; CLOCK_50                  ; ADC:ADC0|ADC_CS_N         ; CLOCK_50          ; ADC:ADC0|STT[0] ; 1.000        ; 2.185      ; 3.650      ;
; -1.247 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.016     ; 1.513      ;
; -1.202 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.017     ; 1.472      ;
; -1.183 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.017     ; 1.467      ;
; -1.182 ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.120      ; 1.486      ;
; -1.140 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.122      ; 1.552      ;
; -1.126 ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.017     ; 1.397      ;
; -1.109 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.122      ; 1.513      ;
; -1.064 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.121      ; 1.472      ;
; -1.045 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.121      ; 1.467      ;
; -0.988 ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.121      ; 1.397      ;
; -0.974 ; ADC:ADC0|STT[1]           ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.522     ; 0.641      ;
; -0.970 ; ADC:ADC0|STT[1]           ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; -0.518     ; 0.641      ;
; -0.924 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; 1.112      ; 1.826      ;
; -0.815 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; 1.114      ; 1.730      ;
; -0.786 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; 1.114      ; 1.687      ;
; -0.772 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; 1.113      ; 1.673      ;
; -0.749 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; 1.116      ; 1.647      ;
; -0.718 ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.500        ; 1.207      ; 1.614      ;
; -0.663 ; ADC:ADC0|ADC_ADDR_REG[14] ; ADC:ADC0|ADC_ADDR_REG[15] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.185     ; 0.788      ;
; -0.662 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_SADDR        ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; 0.771      ; 1.374      ;
; -0.652 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; 1.098      ; 1.434      ;
; -0.622 ; ADC:ADC0|ADC_ADDR_REG[14] ; ADC:ADC0|ADC_ADDR_REG[15] ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; -0.144     ; 0.788      ;
; -0.566 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; 1.207      ; 1.462      ;
; -0.487 ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_ADDR_REG[14] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.247     ; 0.447      ;
; -0.443 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; 1.112      ; 1.845      ;
; -0.346 ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_ADDR_REG[14] ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; -0.106     ; 0.447      ;
; -0.305 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; 1.114      ; 1.720      ;
; -0.276 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; 1.114      ; 1.677      ;
; -0.273 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; 1.113      ; 1.674      ;
; -0.254 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; 1.116      ; 1.652      ;
; -0.212 ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 1.207      ; 1.608      ;
; -0.161 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_SADDR        ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; 0.771      ; 1.373      ;
; -0.157 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; 1.098      ; 1.439      ;
; -0.074 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; 1.207      ; 1.470      ;
+--------+---------------------------+---------------------------+-------------------+-----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                    ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; -3.817 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.256     ; 3.834      ;
; -3.595 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.157     ; 3.598      ;
; -3.298 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; CLOCK_50          ; CLOCK_50    ; 1.000        ; 0.077      ; 3.578      ;
; -3.004 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 0.500        ; 1.067      ; 3.834      ;
; -3.000 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_SCLK ; CLOCK_50    ; 0.500        ; 1.071      ; 3.834      ;
; -2.983 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.025     ; 3.277      ;
; -2.865 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 1.000        ; 0.706      ; 3.834      ;
; -2.170 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 0.500        ; 1.298      ; 3.277      ;
; -2.166 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|ADC_SCLK ; CLOCK_50    ; 0.500        ; 1.302      ; 3.277      ;
; -2.031 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 1.000        ; 0.937      ; 3.277      ;
; -2.003 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 1.000        ; 1.445      ; 3.598      ;
; -1.862 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_SCLK ; CLOCK_50    ; 1.000        ; 1.586      ; 3.598      ;
; -1.839 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 0.500        ; 2.796      ; 4.398      ;
; -1.706 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 1.000        ; 1.679      ; 3.578      ;
; -1.565 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_SCLK ; CLOCK_50    ; 1.000        ; 1.820      ; 3.578      ;
; -1.537 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 1.000        ; 2.796      ; 4.596      ;
; -1.533 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 0.500        ; 5.253      ; 6.436      ;
; -1.340 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 1.000        ; 5.253      ; 6.743      ;
; -1.316 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 0.500        ; 5.367      ; 6.376      ;
; -1.218 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 0.500        ; 3.027      ; 4.054      ;
; -1.215 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 0.500        ; 5.253      ; 6.257      ;
; -1.157 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 1.000        ; 5.367      ; 6.717      ;
; -1.063 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 1.000        ; 5.253      ; 6.605      ;
; -0.878 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 1.000        ; 3.027      ; 4.214      ;
; -0.773 ; ADC_EN_PRESC[0]           ; ADC_EN_PRESC[5]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.056     ; 1.712      ;
; -0.766 ; ADC_EN_PRESC[1]           ; ADC_EN_PRESC[5]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.056     ; 1.705      ;
; -0.686 ; ADC_EN_PRESC[2]           ; ADC_EN_PRESC[5]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.056     ; 1.625      ;
; -0.654 ; ADC_EN_PRESC[3]           ; ADC_EN_PRESC[5]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.056     ; 1.593      ;
; -0.609 ; ADC_EN_PRESC[1]           ; ADC_EN_PRESC[6]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.056     ; 1.548      ;
; -0.594 ; ADC_EN_PRESC[0]           ; ADC_EN_PRESC[7]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.056     ; 1.533      ;
; -0.591 ; ADC_EN_PRESC[1]           ; ADC_EN_PRESC[7]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.056     ; 1.530      ;
; -0.578 ; ADC_EN_PRESC[4]           ; ADC_EN_PRESC[5]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.056     ; 1.517      ;
; -0.549 ; ADC_EN_PRESC[2]           ; ADC_EN_PRESC[0]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.056     ; 1.488      ;
; -0.549 ; ADC_EN_PRESC[1]           ; ADC_EN_PRESC[0]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.056     ; 1.488      ;
; -0.535 ; ADC_EN_PRESC[0]           ; ADC_EN_PRESC[6]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.056     ; 1.474      ;
; -0.509 ; ADC_EN_PRESC[1]           ; ADC_EN_PRESC[4]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.056     ; 1.448      ;
; -0.507 ; ADC_EN_PRESC[2]           ; ADC_EN_PRESC[7]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.056     ; 1.446      ;
; -0.497 ; ADC_EN_PRESC[3]           ; ADC_EN_PRESC[6]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.056     ; 1.436      ;
; -0.479 ; ADC_EN_PRESC[3]           ; ADC_EN_PRESC[7]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.056     ; 1.418      ;
; -0.445 ; ADC_EN_PRESC[2]           ; ADC_EN_PRESC[6]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.056     ; 1.384      ;
; -0.435 ; ADC_EN_PRESC[0]           ; ADC_EN_PRESC[4]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.056     ; 1.374      ;
; -0.409 ; ADC_EN_PRESC[1]           ; ADC_EN_PRESC[2]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.056     ; 1.348      ;
; -0.401 ; ADC_EN_PRESC[5]           ; ADC_EN_PRESC[6]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.056     ; 1.340      ;
; -0.399 ; ADC_EN_PRESC[4]           ; ADC_EN_PRESC[7]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.056     ; 1.338      ;
; -0.397 ; ADC_EN_PRESC[3]           ; ADC_EN_PRESC[4]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.056     ; 1.336      ;
; -0.394 ; ADC_EN_PRESC[0]           ; ADC_EN_PRESC[3]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.056     ; 1.333      ;
; -0.391 ; ADC_EN_PRESC[1]           ; ADC_EN_PRESC[3]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.056     ; 1.330      ;
; -0.387 ; ADC_EN_PRESC[5]           ; ADC_EN                    ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.089     ; 1.293      ;
; -0.383 ; ADC_EN_PRESC[5]           ; ADC_EN_PRESC[7]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.056     ; 1.322      ;
; -0.372 ; ADC_EN_PRESC[1]           ; ADC_EN                    ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.089     ; 1.278      ;
; -0.363 ; ADC_EN_PRESC[6]           ; ADC_EN                    ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.089     ; 1.269      ;
; -0.360 ; ADC_EN_PRESC[2]           ; ADC_EN                    ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.089     ; 1.266      ;
; -0.345 ; ADC_EN_PRESC[2]           ; ADC_EN_PRESC[4]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.056     ; 1.284      ;
; -0.335 ; ADC_EN_PRESC[0]           ; ADC_EN_PRESC[2]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.056     ; 1.274      ;
; -0.332 ; ADC_EN_PRESC[4]           ; ADC_EN_PRESC[6]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.056     ; 1.271      ;
; -0.331 ; ADC_EN_PRESC[6]           ; ADC_EN_PRESC[0]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.056     ; 1.270      ;
; -0.329 ; ADC_EN_PRESC[6]           ; ADC_EN_PRESC[5]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.056     ; 1.268      ;
; -0.327 ; ADC_EN_PRESC[5]           ; ADC_EN_PRESC[5]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.056     ; 1.266      ;
; -0.327 ; ADC_EN_PRESC[5]           ; ADC_EN_PRESC[0]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.056     ; 1.266      ;
; -0.307 ; ADC_EN_PRESC[2]           ; ADC_EN_PRESC[3]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.056     ; 1.246      ;
; -0.299 ; ADC_EN_PRESC[6]           ; ADC_EN_PRESC[7]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.056     ; 1.238      ;
; -0.294 ; ADC_EN_PRESC[0]           ; ADC_EN_PRESC[1]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.056     ; 1.233      ;
; -0.284 ; ADC_EN_PRESC[0]           ; ADC_EN_PRESC[0]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.056     ; 1.223      ;
; -0.202 ; ADC_EN_PRESC[4]           ; ADC_EN                    ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.089     ; 1.108      ;
; -0.192 ; ADC_EN_PRESC[3]           ; ADC_EN_PRESC[0]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.056     ; 1.131      ;
; -0.170 ; ADC_EN_PRESC[4]           ; ADC_EN_PRESC[0]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.056     ; 1.109      ;
; -0.107 ; ADC_EN_PRESC[0]           ; ADC_EN                    ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.089     ; 1.013      ;
; -0.106 ; ADC_EN_PRESC[7]           ; ADC_EN                    ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.089     ; 1.012      ;
; -0.074 ; ADC_EN_PRESC[7]           ; ADC_EN_PRESC[0]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.056     ; 1.013      ;
; -0.072 ; ADC_EN_PRESC[7]           ; ADC_EN_PRESC[5]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.056     ; 1.011      ;
; -0.015 ; ADC_EN_PRESC[3]           ; ADC_EN                    ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.089     ; 0.921      ;
; 0.043  ; ADC_EN_PRESC[2]           ; ADC_EN_PRESC[2]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.056     ; 0.896      ;
; 0.054  ; ADC_EN_PRESC[6]           ; ADC_EN_PRESC[6]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.056     ; 0.885      ;
; 0.056  ; ADC_EN_PRESC[4]           ; ADC_EN_PRESC[4]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.056     ; 0.883      ;
; 0.059  ; ADC_EN_PRESC[1]           ; ADC_EN_PRESC[1]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.056     ; 0.880      ;
; 0.069  ; ADC_EN_PRESC[3]           ; ADC_EN_PRESC[3]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.056     ; 0.870      ;
; 0.309  ; ADC_EN_PRESC[7]           ; ADC_EN_PRESC[7]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.056     ; 0.630      ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ADC:ADC0|STT[0]'                                                                                                 ;
+-------+---------------------------+---------------------------+-------------------+-----------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+-------------------+-----------------+--------------+------------+------------+
; 0.098 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 1.259      ; 1.357      ;
; 0.192 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 1.145      ; 1.337      ;
; 0.222 ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_ADDR_REG[14] ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.179      ; 0.421      ;
; 0.265 ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 1.259      ; 1.544      ;
; 0.379 ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_ADDR_REG[14] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.042      ; 0.421      ;
; 0.401 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 1.160      ; 1.561      ;
; 0.409 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 1.161      ; 1.570      ;
; 0.431 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 1.159      ; 1.590      ;
; 0.452 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_SADDR        ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.805      ; 1.257      ;
; 0.474 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 1.160      ; 1.634      ;
; 0.567 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; 1.259      ; 1.346      ;
; 0.598 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 1.157      ; 1.755      ;
; 0.599 ; ADC:ADC0|ADC_ADDR_REG[14] ; ADC:ADC0|ADC_ADDR_REG[15] ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.130      ; 0.749      ;
; 0.661 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; 1.145      ; 1.326      ;
; 0.770 ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; -0.500       ; 1.259      ; 1.549      ;
; 0.855 ; ADC:ADC0|ADC_ADDR_REG[14] ; ADC:ADC0|ADC_ADDR_REG[15] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; -0.106     ; 0.749      ;
; 0.876 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; 1.161      ; 1.557      ;
; 0.880 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; 1.160      ; 1.560      ;
; 0.904 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; 1.159      ; 1.583      ;
; 0.927 ; ADC:ADC0|STT[1]           ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; -0.372     ; 0.575      ;
; 0.930 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_SADDR        ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; 0.805      ; 1.255      ;
; 0.954 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; 1.160      ; 1.634      ;
; 0.976 ; ADC:ADC0|STT[1]           ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; -0.401     ; 0.575      ;
; 1.013 ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.207      ; 1.240      ;
; 1.053 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; 1.157      ; 1.730      ;
; 1.065 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.207      ; 1.292      ;
; 1.072 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.207      ; 1.299      ;
; 1.119 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.206      ; 1.345      ;
; 1.159 ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.208      ; 1.387      ;
; 1.181 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.206      ; 1.407      ;
; 1.191 ; CLOCK_50                  ; ADC:ADC0|ADC_CS_N         ; CLOCK_50          ; ADC:ADC0|STT[0] ; 0.000        ; 2.300      ; 3.521      ;
; 1.223 ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.017      ; 1.240      ;
; 1.257 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.204      ; 1.481      ;
; 1.275 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.017      ; 1.292      ;
; 1.276 ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.193      ; 1.489      ;
; 1.278 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.206      ; 1.504      ;
; 1.282 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.017      ; 1.299      ;
; 1.299 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.207      ; 1.526      ;
; 1.312 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.209      ; 1.541      ;
; 1.325 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.209      ; 1.554      ;
; 1.329 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.016      ; 1.345      ;
; 1.352 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.206      ; 1.578      ;
; 1.360 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.190      ; 1.570      ;
; 1.361 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.208      ; 1.589      ;
; 1.365 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.208      ; 1.593      ;
; 1.369 ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.018      ; 1.387      ;
; 1.381 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.192      ; 1.593      ;
; 1.391 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.016      ; 1.407      ;
; 1.435 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.208      ; 1.663      ;
; 1.448 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.210      ; 1.678      ;
; 1.455 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.192      ; 1.667      ;
; 1.467 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.014      ; 1.481      ;
; 1.468 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.194      ; 1.682      ;
; 1.486 ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.003      ; 1.489      ;
; 1.488 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.016      ; 1.504      ;
; 1.509 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.017      ; 1.526      ;
; 1.522 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.019      ; 1.541      ;
; 1.535 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.019      ; 1.554      ;
; 1.562 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.016      ; 1.578      ;
; 1.570 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.000      ; 1.570      ;
; 1.571 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.018      ; 1.589      ;
; 1.575 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.018      ; 1.593      ;
; 1.591 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.002      ; 1.593      ;
; 1.645 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.018      ; 1.663      ;
; 1.658 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.020      ; 1.678      ;
; 1.665 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.002      ; 1.667      ;
; 1.678 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.004      ; 1.682      ;
; 1.775 ; CLOCK_50                  ; ADC:ADC0|ADC_CS_N         ; CLOCK_50          ; ADC:ADC0|STT[0] ; -0.500       ; 2.300      ; 3.605      ;
; 1.778 ; ADC:ADC0|STT[1]           ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; -0.723     ; 0.575      ;
; 1.805 ; ADC_EN                    ; ADC:ADC0|ADC_CS_N         ; CLOCK_50          ; ADC:ADC0|STT[0] ; 0.000        ; 0.397      ; 2.232      ;
; 1.955 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 2.090      ; 4.045      ;
; 2.060 ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_ADDR_REG[14] ; CLOCK_50          ; ADC:ADC0|STT[0] ; 0.000        ; -1.669     ; 0.421      ;
; 2.160 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 1.729      ; 3.889      ;
; 2.279 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; 2.090      ; 3.889      ;
; 2.643 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 3.808      ; 6.451      ;
; 2.654 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 3.688      ; 6.342      ;
; 2.785 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 3.688      ; 6.473      ;
; 2.793 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; 3.808      ; 6.121      ;
; 2.796 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; 1.729      ; 4.045      ;
; 2.798 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; 3.688      ; 6.006      ;
; 2.813 ; ADC:ADC0|STT[1]           ; ADC:ADC0|ADC_SCLK         ; CLOCK_50          ; ADC:ADC0|STT[0] ; -0.500       ; -1.768     ; 0.575      ;
; 2.969 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.403      ; 3.392      ;
; 2.970 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; 3.688      ; 6.178      ;
; 3.012 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.098      ; 3.130      ;
; 3.105 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.025      ; 3.130      ;
; 3.105 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.025      ; 3.130      ;
; 3.151 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; -0.500       ; 0.459      ; 3.130      ;
; 3.224 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; 0.386      ; 3.130      ;
; 3.229 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.169      ; 3.418      ;
; 3.235 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.157      ; 3.392      ;
; 3.495 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; -0.077     ; 3.418      ;
; 3.662 ; ADC:ADC0|ADC_ADDR_REG[15] ; ADC:ADC0|ADC_SADDR        ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; -0.500       ; -2.358     ; 0.824      ;
; 3.798 ; ADC:ADC0|ADC_ADDR_REG[15] ; ADC:ADC0|ADC_SADDR        ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; -2.494     ; 0.824      ;
; 3.907 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; -0.297     ; 3.130      ;
; 4.037 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; CLOCK_50          ; ADC:ADC0|STT[0] ; 0.000        ; -0.937     ; 3.130      ;
; 4.807 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; CLOCK_50          ; ADC:ADC0|STT[0] ; 0.000        ; -1.445     ; 3.392      ;
; 4.898 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; CLOCK_50          ; ADC:ADC0|STT[0] ; -0.500       ; -1.298     ; 3.130      ;
; 5.067 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; CLOCK_50          ; ADC:ADC0|STT[0] ; 0.000        ; -1.679     ; 3.418      ;
+-------+---------------------------+---------------------------+-------------------+-----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ADC:ADC0|ADC_SCLK'                                                                                                 ;
+-------+---------------------------+---------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.289 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_SADDR        ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.946      ; 1.255      ;
; 0.339 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.978      ; 1.337      ;
; 0.383 ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_ADDR_REG[14] ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.038      ; 0.421      ;
; 0.500 ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_ADDR_REG[14] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.099     ; 0.421      ;
; 0.548 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.993      ; 1.561      ;
; 0.556 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.994      ; 1.570      ;
; 0.578 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.992      ; 1.590      ;
; 0.621 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.993      ; 1.634      ;
; 0.745 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.990      ; 1.755      ;
; 0.791 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_SADDR        ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; -0.500       ; 0.946      ; 1.257      ;
; 0.828 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; -0.500       ; 0.978      ; 1.326      ;
; 0.855 ; ADC:ADC0|ADC_ADDR_REG[14] ; ADC:ADC0|ADC_ADDR_REG[15] ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.106     ; 0.749      ;
; 0.876 ; ADC:ADC0|ADC_ADDR_REG[14] ; ADC:ADC0|ADC_ADDR_REG[15] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.147     ; 0.749      ;
; 1.043 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; -0.500       ; 0.994      ; 1.557      ;
; 1.047 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; -0.500       ; 0.993      ; 1.560      ;
; 1.071 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; -0.500       ; 0.992      ; 1.583      ;
; 1.121 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; -0.500       ; 0.993      ; 1.634      ;
; 1.220 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; -0.500       ; 0.990      ; 1.730      ;
; 1.223 ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.017      ; 1.240      ;
; 1.275 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.017      ; 1.292      ;
; 1.282 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.017      ; 1.299      ;
; 1.329 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.016      ; 1.345      ;
; 1.341 ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.121     ; 1.240      ;
; 1.369 ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.018      ; 1.387      ;
; 1.391 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.016      ; 1.407      ;
; 1.393 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.121     ; 1.292      ;
; 1.400 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.121     ; 1.299      ;
; 1.447 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.122     ; 1.345      ;
; 1.467 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.014      ; 1.481      ;
; 1.486 ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.003      ; 1.489      ;
; 1.487 ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.120     ; 1.387      ;
; 1.488 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.016      ; 1.504      ;
; 1.509 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.017      ; 1.526      ;
; 1.509 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.122     ; 1.407      ;
; 1.522 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.019      ; 1.541      ;
; 1.535 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.019      ; 1.554      ;
; 1.562 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.016      ; 1.578      ;
; 1.570 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.000      ; 1.570      ;
; 1.571 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.018      ; 1.589      ;
; 1.575 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.018      ; 1.593      ;
; 1.585 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.124     ; 1.481      ;
; 1.591 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.002      ; 1.593      ;
; 1.604 ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.135     ; 1.489      ;
; 1.606 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.122     ; 1.504      ;
; 1.627 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.121     ; 1.526      ;
; 1.640 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.119     ; 1.541      ;
; 1.645 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.018      ; 1.663      ;
; 1.653 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.119     ; 1.554      ;
; 1.658 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.020      ; 1.678      ;
; 1.665 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.002      ; 1.667      ;
; 1.678 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.004      ; 1.682      ;
; 1.680 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.122     ; 1.578      ;
; 1.688 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.138     ; 1.570      ;
; 1.689 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.120     ; 1.589      ;
; 1.693 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.120     ; 1.593      ;
; 1.709 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.136     ; 1.593      ;
; 1.763 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.120     ; 1.663      ;
; 1.776 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.118     ; 1.678      ;
; 1.783 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.136     ; 1.667      ;
; 1.796 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.134     ; 1.682      ;
; 2.144 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; 1.725      ; 3.889      ;
; 2.201 ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_ADDR_REG[14] ; CLOCK_50          ; ADC:ADC0|ADC_SCLK ; 0.000        ; -1.810     ; 0.421      ;
; 2.694 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; 1.485      ; 4.199      ;
; 2.764 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; 3.667      ; 6.451      ;
; 2.775 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; 3.547      ; 6.342      ;
; 2.800 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; -0.500       ; 1.725      ; 4.045      ;
; 2.906 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; 3.547      ; 6.473      ;
; 2.934 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; -0.500       ; 3.667      ; 6.121      ;
; 2.939 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; -0.500       ; 3.547      ; 6.006      ;
; 3.041 ; ADC:ADC0|ADC_ADDR_REG[15] ; ADC:ADC0|ADC_SADDR        ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; -2.217     ; 0.824      ;
; 3.045 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.065      ; 3.130      ;
; 3.105 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.025      ; 3.130      ;
; 3.111 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; -0.500       ; 3.547      ; 6.178      ;
; 3.157 ; ADC:ADC0|ADC_ADDR_REG[15] ; ADC:ADC0|ADC_SADDR        ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -2.353     ; 0.824      ;
; 3.235 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.157      ; 3.392      ;
; 3.247 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.125      ; 3.392      ;
; 3.367 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; -0.500       ; 1.485      ; 4.372      ;
; 3.495 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.077     ; 3.418      ;
; 3.507 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.109     ; 3.418      ;
; 3.619 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.175     ; 3.464      ;
; 3.679 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.215     ; 3.464      ;
; 3.867 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; -0.500       ; -0.257     ; 3.130      ;
; 4.441 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; -0.500       ; -0.497     ; 3.464      ;
; 4.902 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; CLOCK_50          ; ADC:ADC0|ADC_SCLK ; -0.500       ; -1.302     ; 3.130      ;
; 4.948 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; CLOCK_50          ; ADC:ADC0|ADC_SCLK ; 0.000        ; -1.586     ; 3.392      ;
; 5.208 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; CLOCK_50          ; ADC:ADC0|ADC_SCLK ; 0.000        ; -1.820     ; 3.418      ;
; 5.476 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]           ; CLOCK_50          ; ADC:ADC0|ADC_SCLK ; -0.500       ; -1.542     ; 3.464      ;
+-------+---------------------------+---------------------------+-------------------+-------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                    ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; 0.336 ; ADC_EN_PRESC[7]           ; ADC_EN_PRESC[7]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.056      ; 0.536      ;
; 0.500 ; ADC_EN_PRESC[3]           ; ADC_EN_PRESC[3]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.056      ; 0.700      ;
; 0.505 ; ADC_EN_PRESC[6]           ; ADC_EN_PRESC[6]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.056      ; 0.705      ;
; 0.505 ; ADC_EN_PRESC[4]           ; ADC_EN_PRESC[4]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.056      ; 0.705      ;
; 0.512 ; ADC_EN_PRESC[2]           ; ADC_EN_PRESC[2]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.056      ; 0.712      ;
; 0.513 ; ADC_EN_PRESC[1]           ; ADC_EN_PRESC[1]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.056      ; 0.713      ;
; 0.616 ; ADC_EN_PRESC[3]           ; ADC_EN                    ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.061      ; 0.821      ;
; 0.705 ; ADC_EN_PRESC[0]           ; ADC_EN                    ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.061      ; 0.910      ;
; 0.721 ; ADC_EN_PRESC[7]           ; ADC_EN_PRESC[5]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.056      ; 0.921      ;
; 0.721 ; ADC_EN_PRESC[7]           ; ADC_EN_PRESC[0]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.056      ; 0.921      ;
; 0.734 ; ADC_EN_PRESC[7]           ; ADC_EN                    ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.061      ; 0.939      ;
; 0.744 ; ADC_EN_PRESC[3]           ; ADC_EN_PRESC[4]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.056      ; 0.944      ;
; 0.745 ; ADC_EN_PRESC[5]           ; ADC_EN_PRESC[6]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.056      ; 0.945      ;
; 0.749 ; ADC_EN_PRESC[0]           ; ADC_EN_PRESC[1]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.056      ; 0.949      ;
; 0.754 ; ADC_EN_PRESC[6]           ; ADC_EN_PRESC[7]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.056      ; 0.954      ;
; 0.756 ; ADC_EN_PRESC[0]           ; ADC_EN_PRESC[2]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.056      ; 0.956      ;
; 0.758 ; ADC_EN_PRESC[1]           ; ADC_EN_PRESC[2]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.056      ; 0.958      ;
; 0.761 ; ADC_EN_PRESC[2]           ; ADC_EN_PRESC[3]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.056      ; 0.961      ;
; 0.761 ; ADC_EN_PRESC[4]           ; ADC_EN_PRESC[6]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.056      ; 0.961      ;
; 0.768 ; ADC_EN_PRESC[2]           ; ADC_EN_PRESC[4]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.056      ; 0.968      ;
; 0.769 ; ADC_EN_PRESC[5]           ; ADC_EN_PRESC[5]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.056      ; 0.969      ;
; 0.782 ; ADC_EN_PRESC[0]           ; ADC_EN_PRESC[0]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.056      ; 0.982      ;
; 0.812 ; ADC_EN_PRESC[4]           ; ADC_EN_PRESC[5]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.056      ; 1.012      ;
; 0.812 ; ADC_EN_PRESC[4]           ; ADC_EN_PRESC[0]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.056      ; 1.012      ;
; 0.814 ; ADC_EN_PRESC[3]           ; ADC_EN_PRESC[0]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.056      ; 1.014      ;
; 0.815 ; ADC_EN_PRESC[3]           ; ADC_EN_PRESC[5]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.056      ; 1.015      ;
; 0.825 ; ADC_EN_PRESC[4]           ; ADC_EN                    ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.061      ; 1.030      ;
; 0.833 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 0.000        ; 5.588      ; 6.451      ;
; 0.834 ; ADC_EN_PRESC[5]           ; ADC_EN_PRESC[7]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.056      ; 1.034      ;
; 0.840 ; ADC_EN_PRESC[3]           ; ADC_EN_PRESC[6]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.056      ; 1.040      ;
; 0.844 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 0.000        ; 5.468      ; 6.342      ;
; 0.845 ; ADC_EN_PRESC[0]           ; ADC_EN_PRESC[3]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.056      ; 1.045      ;
; 0.847 ; ADC_EN_PRESC[1]           ; ADC_EN_PRESC[3]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.056      ; 1.047      ;
; 0.850 ; ADC_EN_PRESC[4]           ; ADC_EN_PRESC[7]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.056      ; 1.050      ;
; 0.852 ; ADC_EN_PRESC[0]           ; ADC_EN_PRESC[4]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.056      ; 1.052      ;
; 0.854 ; ADC_EN_PRESC[1]           ; ADC_EN_PRESC[4]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.056      ; 1.054      ;
; 0.864 ; ADC_EN_PRESC[2]           ; ADC_EN_PRESC[6]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.056      ; 1.064      ;
; 0.890 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 0.000        ; 3.125      ; 4.045      ;
; 0.904 ; ADC_EN_PRESC[0]           ; ADC_EN_PRESC[5]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.056      ; 1.104      ;
; 0.922 ; ADC_EN_PRESC[5]           ; ADC_EN_PRESC[0]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.056      ; 1.122      ;
; 0.924 ; ADC_EN_PRESC[5]           ; ADC_EN                    ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.061      ; 1.129      ;
; 0.929 ; ADC_EN_PRESC[3]           ; ADC_EN_PRESC[7]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.056      ; 1.129      ;
; 0.948 ; ADC_EN_PRESC[0]           ; ADC_EN_PRESC[6]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.056      ; 1.148      ;
; 0.950 ; ADC_EN_PRESC[1]           ; ADC_EN_PRESC[6]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.056      ; 1.150      ;
; 0.953 ; ADC_EN_PRESC[2]           ; ADC_EN_PRESC[7]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.056      ; 1.153      ;
; 0.965 ; ADC_EN_PRESC[6]           ; ADC_EN_PRESC[5]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.056      ; 1.165      ;
; 0.965 ; ADC_EN_PRESC[6]           ; ADC_EN_PRESC[0]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.056      ; 1.165      ;
; 0.975 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 0.000        ; 5.468      ; 6.473      ;
; 0.978 ; ADC_EN_PRESC[6]           ; ADC_EN                    ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.061      ; 1.183      ;
; 0.999 ; ADC_EN_PRESC[1]           ; ADC_EN                    ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.061      ; 1.204      ;
; 0.999 ; ADC_EN_PRESC[2]           ; ADC_EN                    ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.061      ; 1.204      ;
; 1.003 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; CLOCK_50    ; -0.500       ; 5.588      ; 6.121      ;
; 1.008 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|STT[0]   ; CLOCK_50    ; -0.500       ; 5.468      ; 6.006      ;
; 1.037 ; ADC_EN_PRESC[0]           ; ADC_EN_PRESC[7]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.056      ; 1.237      ;
; 1.039 ; ADC_EN_PRESC[1]           ; ADC_EN_PRESC[7]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.056      ; 1.239      ;
; 1.122 ; ADC_EN_PRESC[2]           ; ADC_EN_PRESC[5]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.056      ; 1.322      ;
; 1.179 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_SCLK ; CLOCK_50    ; 0.000        ; 2.183      ; 3.392      ;
; 1.180 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; CLOCK_50    ; -0.500       ; 5.468      ; 6.178      ;
; 1.188 ; ADC_EN_PRESC[2]           ; ADC_EN_PRESC[0]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.056      ; 1.388      ;
; 1.197 ; ADC_EN_PRESC[1]           ; ADC_EN_PRESC[0]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.056      ; 1.397      ;
; 1.198 ; ADC_EN_PRESC[1]           ; ADC_EN_PRESC[5]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.056      ; 1.398      ;
; 1.234 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; CLOCK_50    ; -0.500       ; 3.125      ; 3.889      ;
; 1.316 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 0.000        ; 2.046      ; 3.392      ;
; 1.439 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_SCLK ; CLOCK_50    ; 0.000        ; 1.949      ; 3.418      ;
; 1.457 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 0.000        ; 2.885      ; 4.372      ;
; 1.576 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 0.000        ; 1.812      ; 3.418      ;
; 1.784 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]   ; CLOCK_50    ; -0.500       ; 2.885      ; 4.199      ;
; 1.957 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 0.000        ; 1.143      ; 3.130      ;
; 2.106 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|ADC_SCLK ; CLOCK_50    ; -0.500       ; 1.494      ; 3.130      ;
; 2.135 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; CLOCK_50    ; -0.500       ; 1.465      ; 3.130      ;
; 2.531 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 0.000        ; 0.903      ; 3.464      ;
; 2.680 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_SCLK ; CLOCK_50    ; -0.500       ; 1.254      ; 3.464      ;
; 2.709 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]   ; CLOCK_50    ; -0.500       ; 1.225      ; 3.464      ;
; 3.105 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.025      ; 3.130      ;
; 3.235 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.157      ; 3.392      ;
; 3.495 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; -0.077     ; 3.418      ;
; 3.679 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; -0.215     ; 3.464      ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------+
; Fast 1200mV 0C Model Setup Summary         ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; ADC:ADC0|ADC_SCLK ; -4.068 ; -24.367       ;
; ADC:ADC0|STT[0]   ; -3.542 ; -22.626       ;
; CLOCK_50          ; -2.385 ; -8.776        ;
+-------------------+--------+---------------+


+-------------------------------------------+
; Fast 1200mV 0C Model Hold Summary         ;
+-------------------+-------+---------------+
; Clock             ; Slack ; End Point TNS ;
+-------------------+-------+---------------+
; ADC:ADC0|STT[0]   ; 0.029 ; 0.000         ;
; ADC:ADC0|ADC_SCLK ; 0.172 ; 0.000         ;
; CLOCK_50          ; 0.197 ; 0.000         ;
+-------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------+--------+---------------------+
; Clock             ; Slack  ; End Point TNS       ;
+-------------------+--------+---------------------+
; CLOCK_50          ; -3.000 ; -15.630             ;
; ADC:ADC0|STT[0]   ; 0.320  ; 0.000               ;
; ADC:ADC0|ADC_SCLK ; 0.329  ; 0.000               ;
+-------------------+--------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ADC:ADC0|ADC_SCLK'                                                                                                 ;
+--------+---------------------------+---------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-------------------+-------------------+--------------+------------+------------+
; -4.068 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]           ; CLOCK_50          ; ADC:ADC0|ADC_SCLK ; 0.500        ; -1.338     ; 2.761      ;
; -3.657 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; CLOCK_50          ; ADC:ADC0|ADC_SCLK ; 1.000        ; -1.598     ; 2.506      ;
; -3.487 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; CLOCK_50          ; ADC:ADC0|ADC_SCLK ; 1.000        ; -1.467     ; 2.509      ;
; -3.263 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; CLOCK_50          ; ADC:ADC0|ADC_SCLK ; 0.500        ; -1.189     ; 2.135      ;
; -3.215 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.500        ; -0.495     ; 2.761      ;
; -2.433 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.213     ; 2.761      ;
; -2.410 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.500        ; -0.346     ; 2.135      ;
; -2.385 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.165     ; 2.761      ;
; -2.371 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.500        ; 0.862      ; 3.274      ;
; -2.330 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.281     ; 2.506      ;
; -2.160 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.150     ; 2.509      ;
; -2.158 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.500        ; 2.283      ; 4.398      ;
; -2.140 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.091     ; 2.506      ;
; -2.036 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; 2.347      ; 4.882      ;
; -1.997 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; 2.283      ; 4.737      ;
; -1.970 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; 0.040      ; 2.509      ;
; -1.926 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.500        ; 1.011      ; 3.008      ;
; -1.904 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; 2.283      ; 4.746      ;
; -1.857 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.500        ; 2.347      ; 4.203      ;
; -1.775 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.500        ; 2.283      ; 4.117      ;
; -1.718 ; ADC:ADC0|ADC_ADDR_REG[15] ; ADC:ADC0|ADC_SADDR        ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -1.796     ; 0.583      ;
; -1.628 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.064     ; 2.135      ;
; -1.598 ; ADC:ADC0|ADC_ADDR_REG[15] ; ADC:ADC0|ADC_SADDR        ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -1.676     ; 0.583      ;
; -1.580 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.016     ; 2.135      ;
; -1.442 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; 0.862      ; 2.845      ;
; -1.394 ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_ADDR_REG[14] ; CLOCK_50          ; ADC:ADC0|ADC_SCLK ; 1.000        ; -1.595     ; 0.287      ;
; -1.024 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; 1.011      ; 2.606      ;
; -0.911 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.164     ; 1.236      ;
; -0.906 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.164     ; 1.231      ;
; -0.851 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.164     ; 1.176      ;
; -0.838 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.164     ; 1.163      ;
; -0.820 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.138     ; 1.231      ;
; -0.816 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.138     ; 1.227      ;
; -0.815 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.138     ; 1.226      ;
; -0.784 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.037     ; 1.236      ;
; -0.780 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.138     ; 1.204      ;
; -0.779 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.037     ; 1.231      ;
; -0.775 ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.164     ; 1.100      ;
; -0.770 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.138     ; 1.181      ;
; -0.760 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.138     ; 1.171      ;
; -0.748 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.138     ; 1.159      ;
; -0.744 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.138     ; 1.156      ;
; -0.734 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.138     ; 1.158      ;
; -0.724 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.037     ; 1.176      ;
; -0.711 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.037     ; 1.163      ;
; -0.707 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.138     ; 1.118      ;
; -0.693 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.011     ; 1.231      ;
; -0.689 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.011     ; 1.227      ;
; -0.688 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.011     ; 1.226      ;
; -0.653 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.011     ; 1.204      ;
; -0.648 ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.037     ; 1.100      ;
; -0.643 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.011     ; 1.181      ;
; -0.633 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.011     ; 1.171      ;
; -0.621 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.011     ; 1.159      ;
; -0.617 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.011     ; 1.156      ;
; -0.607 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.011     ; 1.158      ;
; -0.580 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.011     ; 1.118      ;
; -0.569 ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.137     ; 0.921      ;
; -0.563 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.500        ; 0.581      ; 1.194      ;
; -0.562 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.138     ; 0.974      ;
; -0.504 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.138     ; 0.928      ;
; -0.500 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.138     ; 0.911      ;
; -0.497 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.500        ; 0.581      ; 1.140      ;
; -0.488 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.138     ; 0.900      ;
; -0.467 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.500        ; 0.581      ; 1.098      ;
; -0.465 ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.138     ; 0.876      ;
; -0.465 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.500        ; 0.581      ; 1.095      ;
; -0.447 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.500        ; 0.581      ; 1.077      ;
; -0.442 ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.010     ; 0.921      ;
; -0.435 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.011     ; 0.974      ;
; -0.402 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.500        ; 0.555      ; 0.946      ;
; -0.377 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.011     ; 0.928      ;
; -0.373 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.011     ; 0.911      ;
; -0.361 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.011     ; 0.900      ;
; -0.338 ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.011     ; 0.876      ;
; -0.242 ; ADC:ADC0|ADC_ADDR_REG[14] ; ADC:ADC0|ADC_ADDR_REG[15] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.295     ; 0.510      ;
; -0.143 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_SADDR        ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.500        ; 0.546      ; 0.850      ;
; -0.067 ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_ADDR_REG[14] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.278     ; 0.287      ;
; -0.059 ; ADC:ADC0|ADC_ADDR_REG[14] ; ADC:ADC0|ADC_ADDR_REG[15] ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.112     ; 0.510      ;
; 0.053  ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_ADDR_REG[14] ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 1.000        ; -0.158     ; 0.287      ;
; 0.063  ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; 0.581      ; 1.068      ;
; 0.141  ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; 0.581      ; 1.002      ;
; 0.152  ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; 0.581      ; 0.979      ;
; 0.160  ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; 0.581      ; 0.970      ;
; 0.173  ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; 0.581      ; 0.957      ;
; 0.198  ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; 0.555      ; 0.846      ;
; 0.351  ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_SADDR        ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 1.000        ; 0.546      ; 0.856      ;
+--------+---------------------------+---------------------------+-------------------+-------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ADC:ADC0|STT[0]'                                                                                                 ;
+--------+---------------------------+---------------------------+-------------------+-----------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-------------------+-----------------+--------------+------------+------------+
; -3.542 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; CLOCK_50          ; ADC:ADC0|STT[0] ; 1.000        ; -1.483     ; 2.506      ;
; -3.372 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; CLOCK_50          ; ADC:ADC0|STT[0] ; 1.000        ; -1.352     ; 2.509      ;
; -3.240 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; CLOCK_50          ; ADC:ADC0|STT[0] ; 0.500        ; -1.166     ; 2.135      ;
; -2.484 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; CLOCK_50          ; ADC:ADC0|STT[0] ; 1.000        ; -0.910     ; 2.135      ;
; -2.362 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; -0.298     ; 2.135      ;
; -2.297 ; ADC:ADC0|ADC_ADDR_REG[15] ; ADC:ADC0|ADC_SADDR        ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; -1.875     ; 0.583      ;
; -2.177 ; ADC:ADC0|ADC_ADDR_REG[15] ; ADC:ADC0|ADC_SADDR        ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.500        ; -1.755     ; 0.583      ;
; -2.140 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.091     ; 2.506      ;
; -2.095 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; -0.046     ; 2.506      ;
; -2.043 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; 2.398      ; 4.398      ;
; -1.970 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; 0.040      ; 2.509      ;
; -1.925 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.085      ; 2.509      ;
; -1.921 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; 2.462      ; 4.882      ;
; -1.903 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; 1.034      ; 3.008      ;
; -1.882 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; 2.398      ; 4.737      ;
; -1.857 ; ADC:ADC0|STT[1]           ; ADC:ADC0|ADC_SCLK         ; CLOCK_50          ; ADC:ADC0|STT[0] ; 0.500        ; -1.453     ; 0.382      ;
; -1.841 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.500        ; 0.223      ; 2.135      ;
; -1.824 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; 0.240      ; 2.135      ;
; -1.789 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; 2.398      ; 4.746      ;
; -1.742 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; 2.462      ; 4.203      ;
; -1.660 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; 2.398      ; 4.117      ;
; -1.597 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; -0.033     ; 2.135      ;
; -1.580 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.016     ; 2.135      ;
; -1.580 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.016     ; 2.135      ;
; -1.302 ; CLOCK_50                  ; ADC:ADC0|ADC_CS_N         ; CLOCK_50          ; ADC:ADC0|STT[0] ; 0.500        ; 1.280      ; 2.571      ;
; -1.279 ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_ADDR_REG[14] ; CLOCK_50          ; ADC:ADC0|STT[0] ; 1.000        ; -1.480     ; 0.287      ;
; -1.245 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; 1.290      ; 2.606      ;
; -1.147 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; 1.290      ; 3.008      ;
; -1.004 ; ADC:ADC0|STT[1]           ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; -0.610     ; 0.382      ;
; -1.001 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; 1.034      ; 2.606      ;
; -0.997 ; ADC_EN                    ; ADC:ADC0|ADC_CS_N         ; CLOCK_50          ; ADC:ADC0|STT[0] ; 1.000        ; 0.043      ; 1.529      ;
; -0.784 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.037     ; 1.236      ;
; -0.779 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.037     ; 1.231      ;
; -0.724 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.037     ; 1.176      ;
; -0.711 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.037     ; 1.163      ;
; -0.693 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.011     ; 1.231      ;
; -0.689 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.011     ; 1.227      ;
; -0.688 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.011     ; 1.226      ;
; -0.687 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.060      ; 1.236      ;
; -0.682 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.060      ; 1.231      ;
; -0.653 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.011     ; 1.204      ;
; -0.648 ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.037     ; 1.100      ;
; -0.643 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.011     ; 1.181      ;
; -0.633 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.011     ; 1.171      ;
; -0.627 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.060      ; 1.176      ;
; -0.621 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.011     ; 1.159      ;
; -0.617 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.011     ; 1.156      ;
; -0.614 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.060      ; 1.163      ;
; -0.607 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.011     ; 1.158      ;
; -0.596 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.086      ; 1.231      ;
; -0.592 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.086      ; 1.227      ;
; -0.591 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.086      ; 1.226      ;
; -0.580 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.011     ; 1.118      ;
; -0.560 ; CLOCK_50                  ; ADC:ADC0|ADC_CS_N         ; CLOCK_50          ; ADC:ADC0|STT[0] ; 1.000        ; 1.280      ; 2.329      ;
; -0.556 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.086      ; 1.204      ;
; -0.551 ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.060      ; 1.100      ;
; -0.546 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.086      ; 1.181      ;
; -0.536 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.086      ; 1.171      ;
; -0.524 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.086      ; 1.159      ;
; -0.520 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.086      ; 1.156      ;
; -0.510 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.086      ; 1.158      ;
; -0.483 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.086      ; 1.118      ;
; -0.453 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; 0.691      ; 1.194      ;
; -0.442 ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.010     ; 0.921      ;
; -0.435 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.011     ; 0.974      ;
; -0.387 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; 0.691      ; 1.140      ;
; -0.377 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.011     ; 0.928      ;
; -0.373 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.011     ; 0.911      ;
; -0.361 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.011     ; 0.900      ;
; -0.357 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; 0.691      ; 1.098      ;
; -0.355 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; 0.691      ; 1.095      ;
; -0.345 ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.087      ; 0.921      ;
; -0.338 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.086      ; 0.974      ;
; -0.338 ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.011     ; 0.876      ;
; -0.337 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; 0.691      ; 1.077      ;
; -0.331 ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.500        ; 0.747      ; 1.066      ;
; -0.292 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; 0.665      ; 0.946      ;
; -0.280 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.086      ; 0.928      ;
; -0.276 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.086      ; 0.911      ;
; -0.264 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.086      ; 0.900      ;
; -0.241 ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.086      ; 0.876      ;
; -0.228 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_SADDR        ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; 0.467      ; 0.856      ;
; -0.222 ; ADC:ADC0|STT[1]           ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.328     ; 0.382      ;
; -0.215 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.500        ; 0.747      ; 0.950      ;
; -0.214 ; ADC:ADC0|STT[1]           ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; -0.320     ; 0.382      ;
; -0.059 ; ADC:ADC0|ADC_ADDR_REG[14] ; ADC:ADC0|ADC_ADDR_REG[15] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.112     ; 0.510      ;
; -0.007 ; ADC:ADC0|ADC_ADDR_REG[14] ; ADC:ADC0|ADC_ADDR_REG[15] ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; -0.060     ; 0.510      ;
; 0.048  ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_ADDR_REG[14] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; -0.163     ; 0.287      ;
; 0.168  ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_ADDR_REG[14] ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; -0.043     ; 0.287      ;
; 0.173  ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; 0.691      ; 1.068      ;
; 0.251  ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; 0.691      ; 1.002      ;
; 0.262  ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 1.000        ; 0.747      ; 0.973      ;
; 0.262  ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; 0.691      ; 0.979      ;
; 0.270  ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; 0.691      ; 0.970      ;
; 0.278  ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_SADDR        ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; 0.467      ; 0.850      ;
; 0.283  ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; 0.691      ; 0.957      ;
; 0.308  ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; 0.665      ; 0.846      ;
; 0.359  ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 1.000        ; 0.747      ; 0.876      ;
+--------+---------------------------+---------------------------+-------------------+-----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                    ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; -2.385 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.165     ; 2.761      ;
; -2.140 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.091     ; 2.506      ;
; -1.970 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; CLOCK_50          ; CLOCK_50    ; 1.000        ; 0.040      ; 2.509      ;
; -1.815 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 0.500        ; 0.915      ; 2.761      ;
; -1.807 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_SCLK ; CLOCK_50    ; 0.500        ; 0.923      ; 2.761      ;
; -1.597 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 1.000        ; 0.633      ; 2.761      ;
; -1.580 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.016     ; 2.135      ;
; -1.010 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 0.500        ; 1.064      ; 2.135      ;
; -1.002 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|ADC_SCLK ; CLOCK_50    ; 0.500        ; 1.072      ; 2.135      ;
; -0.949 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 1.000        ; 1.110      ; 2.506      ;
; -0.829 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_SCLK ; CLOCK_50    ; 1.000        ; 1.230      ; 2.506      ;
; -0.824 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 0.500        ; 1.990      ; 2.845      ;
; -0.792 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 1.000        ; 0.782      ; 2.135      ;
; -0.779 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 1.000        ; 1.241      ; 2.509      ;
; -0.777 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 0.500        ; 3.674      ; 4.398      ;
; -0.753 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 1.000        ; 1.990      ; 3.274      ;
; -0.659 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_SCLK ; CLOCK_50    ; 1.000        ; 1.361      ; 2.509      ;
; -0.655 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 1.000        ; 3.738      ; 4.882      ;
; -0.616 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 1.000        ; 3.674      ; 4.737      ;
; -0.523 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 1.000        ; 3.674      ; 4.746      ;
; -0.476 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 0.500        ; 3.738      ; 4.203      ;
; -0.406 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 0.500        ; 2.139      ; 2.606      ;
; -0.394 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 0.500        ; 3.674      ; 4.117      ;
; -0.308 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 1.000        ; 2.139      ; 3.008      ;
; -0.130 ; ADC_EN_PRESC[1]           ; ADC_EN_PRESC[5]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.037     ; 1.080      ;
; -0.110 ; ADC_EN_PRESC[0]           ; ADC_EN_PRESC[5]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.037     ; 1.060      ;
; -0.051 ; ADC_EN_PRESC[3]           ; ADC_EN_PRESC[5]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.037     ; 1.001      ;
; -0.048 ; ADC_EN_PRESC[2]           ; ADC_EN_PRESC[5]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.037     ; 0.998      ;
; -0.026 ; ADC_EN_PRESC[1]           ; ADC_EN_PRESC[7]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.037     ; 0.976      ;
; -0.022 ; ADC_EN_PRESC[1]           ; ADC_EN_PRESC[6]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.037     ; 0.972      ;
; -0.006 ; ADC_EN_PRESC[0]           ; ADC_EN_PRESC[7]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.037     ; 0.956      ;
; 0.026  ; ADC_EN_PRESC[1]           ; ADC_EN_PRESC[0]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.037     ; 0.924      ;
; 0.027  ; ADC_EN_PRESC[4]           ; ADC_EN_PRESC[5]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.037     ; 0.923      ;
; 0.029  ; ADC_EN_PRESC[0]           ; ADC_EN_PRESC[6]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.037     ; 0.921      ;
; 0.036  ; ADC_EN_PRESC[2]           ; ADC_EN_PRESC[0]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.037     ; 0.914      ;
; 0.046  ; ADC_EN_PRESC[1]           ; ADC_EN_PRESC[4]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.037     ; 0.904      ;
; 0.053  ; ADC_EN_PRESC[3]           ; ADC_EN_PRESC[7]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.037     ; 0.897      ;
; 0.056  ; ADC_EN_PRESC[2]           ; ADC_EN_PRESC[7]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.037     ; 0.894      ;
; 0.057  ; ADC_EN_PRESC[3]           ; ADC_EN_PRESC[6]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.037     ; 0.893      ;
; 0.095  ; ADC_EN_PRESC[2]           ; ADC_EN_PRESC[6]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.037     ; 0.855      ;
; 0.097  ; ADC_EN_PRESC[0]           ; ADC_EN_PRESC[4]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.037     ; 0.853      ;
; 0.110  ; ADC_EN_PRESC[1]           ; ADC_EN_PRESC[3]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.037     ; 0.840      ;
; 0.114  ; ADC_EN_PRESC[1]           ; ADC_EN_PRESC[2]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.037     ; 0.836      ;
; 0.115  ; ADC_EN_PRESC[5]           ; ADC_EN_PRESC[7]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.037     ; 0.835      ;
; 0.119  ; ADC_EN_PRESC[5]           ; ADC_EN_PRESC[6]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.037     ; 0.831      ;
; 0.125  ; ADC_EN_PRESC[3]           ; ADC_EN_PRESC[4]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.037     ; 0.825      ;
; 0.130  ; ADC_EN_PRESC[0]           ; ADC_EN_PRESC[3]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.037     ; 0.820      ;
; 0.131  ; ADC_EN_PRESC[4]           ; ADC_EN_PRESC[7]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.037     ; 0.819      ;
; 0.132  ; ADC_EN_PRESC[5]           ; ADC_EN                    ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.060     ; 0.795      ;
; 0.143  ; ADC_EN_PRESC[1]           ; ADC_EN                    ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.060     ; 0.784      ;
; 0.151  ; ADC_EN_PRESC[6]           ; ADC_EN                    ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.060     ; 0.776      ;
; 0.153  ; ADC_EN_PRESC[2]           ; ADC_EN                    ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.060     ; 0.774      ;
; 0.163  ; ADC_EN_PRESC[2]           ; ADC_EN_PRESC[4]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.037     ; 0.787      ;
; 0.165  ; ADC_EN_PRESC[6]           ; ADC_EN_PRESC[0]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.037     ; 0.785      ;
; 0.165  ; ADC_EN_PRESC[0]           ; ADC_EN_PRESC[2]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.037     ; 0.785      ;
; 0.166  ; ADC_EN_PRESC[6]           ; ADC_EN_PRESC[5]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.037     ; 0.784      ;
; 0.167  ; ADC_EN_PRESC[4]           ; ADC_EN_PRESC[6]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.037     ; 0.783      ;
; 0.182  ; ADC_EN_PRESC[5]           ; ADC_EN_PRESC[5]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.037     ; 0.768      ;
; 0.182  ; ADC_EN_PRESC[5]           ; ADC_EN_PRESC[0]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.037     ; 0.768      ;
; 0.192  ; ADC_EN_PRESC[2]           ; ADC_EN_PRESC[3]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.037     ; 0.758      ;
; 0.198  ; ADC_EN_PRESC[0]           ; ADC_EN_PRESC[1]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.037     ; 0.752      ;
; 0.199  ; ADC_EN_PRESC[6]           ; ADC_EN_PRESC[7]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.037     ; 0.751      ;
; 0.217  ; ADC_EN_PRESC[0]           ; ADC_EN_PRESC[0]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.037     ; 0.733      ;
; 0.265  ; ADC_EN_PRESC[3]           ; ADC_EN_PRESC[0]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.037     ; 0.685      ;
; 0.268  ; ADC_EN_PRESC[4]           ; ADC_EN                    ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.060     ; 0.659      ;
; 0.285  ; ADC_EN_PRESC[4]           ; ADC_EN_PRESC[0]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.037     ; 0.665      ;
; 0.324  ; ADC_EN_PRESC[7]           ; ADC_EN                    ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.060     ; 0.603      ;
; 0.334  ; ADC_EN_PRESC[0]           ; ADC_EN                    ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.060     ; 0.593      ;
; 0.338  ; ADC_EN_PRESC[7]           ; ADC_EN_PRESC[0]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.037     ; 0.612      ;
; 0.339  ; ADC_EN_PRESC[7]           ; ADC_EN_PRESC[5]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.037     ; 0.611      ;
; 0.382  ; ADC_EN_PRESC[3]           ; ADC_EN                    ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.060     ; 0.545      ;
; 0.398  ; ADC_EN_PRESC[2]           ; ADC_EN_PRESC[2]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.037     ; 0.552      ;
; 0.403  ; ADC_EN_PRESC[6]           ; ADC_EN_PRESC[6]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.037     ; 0.547      ;
; 0.403  ; ADC_EN_PRESC[4]           ; ADC_EN_PRESC[4]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.037     ; 0.547      ;
; 0.407  ; ADC_EN_PRESC[1]           ; ADC_EN_PRESC[1]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.037     ; 0.543      ;
; 0.417  ; ADC_EN_PRESC[3]           ; ADC_EN_PRESC[3]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.037     ; 0.533      ;
; 0.572  ; ADC_EN_PRESC[7]           ; ADC_EN_PRESC[7]           ; CLOCK_50          ; CLOCK_50    ; 1.000        ; -0.037     ; 0.378      ;
+--------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ADC:ADC0|STT[0]'                                                                                                 ;
+-------+---------------------------+---------------------------+-------------------+-----------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+-------------------+-----------------+--------------+------------+------------+
; 0.029 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.777      ; 0.806      ;
; 0.082 ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_ADDR_REG[14] ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.147      ; 0.249      ;
; 0.094 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.692      ; 0.786      ;
; 0.138 ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.777      ; 0.935      ;
; 0.193 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.719      ; 0.912      ;
; 0.193 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.719      ; 0.912      ;
; 0.205 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.719      ; 0.924      ;
; 0.217 ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_ADDR_REG[14] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.032      ; 0.249      ;
; 0.235 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.719      ; 0.954      ;
; 0.293 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_SADDR        ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.485      ; 0.778      ;
; 0.295 ; ADC:ADC0|ADC_ADDR_REG[14] ; ADC:ADC0|ADC_ADDR_REG[15] ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.123      ; 0.438      ;
; 0.299 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.719      ; 1.018      ;
; 0.498 ; ADC:ADC0|ADC_ADDR_REG[14] ; ADC:ADC0|ADC_ADDR_REG[15] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; -0.060     ; 0.438      ;
; 0.562 ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.138      ; 0.720      ;
; 0.566 ; ADC:ADC0|STT[1]           ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; -0.234     ; 0.352      ;
; 0.572 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; 0.777      ; 0.869      ;
; 0.598 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.138      ; 0.756      ;
; 0.605 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.138      ; 0.763      ;
; 0.609 ; ADC:ADC0|STT[1]           ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; -0.257     ; 0.352      ;
; 0.616 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.138      ; 0.774      ;
; 0.645 ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.137      ; 0.802      ;
; 0.661 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; 0.692      ; 0.873      ;
; 0.674 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.138      ; 0.832      ;
; 0.709 ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.011      ; 0.720      ;
; 0.710 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.138      ; 0.868      ;
; 0.726 ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; -0.500       ; 0.777      ; 1.023      ;
; 0.730 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.138      ; 0.888      ;
; 0.738 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.138      ; 0.896      ;
; 0.745 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.011      ; 0.756      ;
; 0.746 ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.111      ; 0.877      ;
; 0.752 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.138      ; 0.910      ;
; 0.752 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.011      ; 0.763      ;
; 0.763 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.011      ; 0.774      ;
; 0.765 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.138      ; 0.923      ;
; 0.771 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_SADDR        ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; 0.485      ; 0.776      ;
; 0.775 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.138      ; 0.933      ;
; 0.780 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; 0.719      ; 1.019      ;
; 0.781 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; 0.719      ; 1.020      ;
; 0.782 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.138      ; 0.940      ;
; 0.789 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.138      ; 0.947      ;
; 0.792 ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.010      ; 0.802      ;
; 0.798 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; 0.719      ; 1.037      ;
; 0.799 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.111      ; 0.930      ;
; 0.819 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.111      ; 0.950      ;
; 0.821 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.011      ; 0.832      ;
; 0.827 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.138      ; 0.985      ;
; 0.838 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; 0.719      ; 1.077      ;
; 0.841 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.138      ; 0.999      ;
; 0.857 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.011      ; 0.868      ;
; 0.864 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.111      ; 0.995      ;
; 0.867 ; CLOCK_50                  ; ADC:ADC0|ADC_CS_N         ; CLOCK_50          ; ADC:ADC0|STT[0] ; 0.000        ; 1.348      ; 2.245      ;
; 0.877 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.011      ; 0.888      ;
; 0.878 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.111      ; 1.009      ;
; 0.885 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.011      ; 0.896      ;
; 0.892 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; 0.719      ; 1.131      ;
; 0.893 ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; -0.016     ; 0.877      ;
; 0.899 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.011      ; 0.910      ;
; 0.912 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.011      ; 0.923      ;
; 0.922 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.011      ; 0.933      ;
; 0.929 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.011      ; 0.940      ;
; 0.936 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.011      ; 0.947      ;
; 0.946 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; -0.016     ; 0.930      ;
; 0.966 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; -0.016     ; 0.950      ;
; 0.974 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.011      ; 0.985      ;
; 0.988 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.011      ; 0.999      ;
; 1.011 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; -0.016     ; 0.995      ;
; 1.025 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; -0.016     ; 1.009      ;
; 1.122 ; ADC_EN                    ; ADC:ADC0|ADC_CS_N         ; CLOCK_50          ; ADC:ADC0|STT[0] ; 0.000        ; 0.162      ; 1.314      ;
; 1.345 ; ADC:ADC0|STT[1]           ; ADC:ADC0|ADC_SCLK         ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; -0.513     ; 0.352      ;
; 1.427 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 1.075      ; 2.502      ;
; 1.463 ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_ADDR_REG[14] ; CLOCK_50          ; ADC:ADC0|STT[0] ; 0.000        ; -1.244     ; 0.249      ;
; 1.531 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 1.357      ; 2.888      ;
; 1.614 ; CLOCK_50                  ; ADC:ADC0|ADC_CS_N         ; CLOCK_50          ; ADC:ADC0|STT[0] ; -0.500       ; 1.348      ; 2.492      ;
; 1.625 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; 1.357      ; 2.502      ;
; 1.800 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.281      ; 2.101      ;
; 1.936 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; 2.497      ; 3.953      ;
; 1.948 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.150      ; 2.118      ;
; 1.950 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; 0.000        ; 0.064      ; 2.034      ;
; 1.950 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; 2.564      ; 4.034      ;
; 2.010 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.091      ; 2.101      ;
; 2.018 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.016      ; 2.034      ;
; 2.018 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 0.016      ; 2.034      ;
; 2.050 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 2.497      ; 4.547      ;
; 2.059 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 2.497      ; 4.556      ;
; 2.123 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; 2.564      ; 4.687      ;
; 2.158 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; 0.000        ; -0.040     ; 2.118      ;
; 2.168 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; -0.500       ; 0.346      ; 2.034      ;
; 2.184 ; ADC:ADC0|STT[1]           ; ADC:ADC0|ADC_SCLK         ; CLOCK_50          ; ADC:ADC0|STT[0] ; -0.500       ; -1.362     ; 0.352      ;
; 2.207 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; 2.497      ; 4.224      ;
; 2.216 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; 0.298      ; 2.034      ;
; 2.293 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; 1.075      ; 2.888      ;
; 2.604 ; ADC:ADC0|ADC_ADDR_REG[15] ; ADC:ADC0|ADC_SADDR        ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0] ; -0.500       ; -1.650     ; 0.474      ;
; 2.719 ; ADC:ADC0|ADC_ADDR_REG[15] ; ADC:ADC0|ADC_SADDR        ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; -1.765     ; 0.474      ;
; 2.754 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0] ; -0.500       ; -0.240     ; 2.034      ;
; 2.786 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; CLOCK_50          ; ADC:ADC0|STT[0] ; 0.000        ; -0.782     ; 2.034      ;
; 3.181 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; CLOCK_50          ; ADC:ADC0|STT[0] ; 0.000        ; -1.110     ; 2.101      ;
; 3.329 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; CLOCK_50          ; ADC:ADC0|STT[0] ; 0.000        ; -1.241     ; 2.118      ;
; 3.568 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; CLOCK_50          ; ADC:ADC0|STT[0] ; -0.500       ; -1.064     ; 2.034      ;
+-------+---------------------------+---------------------------+-------------------+-----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ADC:ADC0|ADC_SCLK'                                                                                                 ;
+-------+---------------------------+---------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.172 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_SADDR        ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.584      ; 0.776      ;
; 0.188 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.578      ; 0.786      ;
; 0.222 ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_ADDR_REG[14] ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.027      ; 0.249      ;
; 0.287 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.605      ; 0.912      ;
; 0.287 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.605      ; 0.912      ;
; 0.299 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.605      ; 0.924      ;
; 0.317 ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_ADDR_REG[14] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.088     ; 0.249      ;
; 0.329 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.605      ; 0.954      ;
; 0.393 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.605      ; 1.018      ;
; 0.498 ; ADC:ADC0|ADC_ADDR_REG[14] ; ADC:ADC0|ADC_ADDR_REG[15] ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.060     ; 0.438      ;
; 0.530 ; ADC:ADC0|ADC_ADDR_REG[14] ; ADC:ADC0|ADC_ADDR_REG[15] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.112     ; 0.438      ;
; 0.674 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_SADDR        ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; -0.500       ; 0.584      ; 0.778      ;
; 0.709 ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.011      ; 0.720      ;
; 0.745 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.011      ; 0.756      ;
; 0.752 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.011      ; 0.763      ;
; 0.763 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.011      ; 0.774      ;
; 0.775 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; -0.500       ; 0.578      ; 0.873      ;
; 0.786 ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.086     ; 0.720      ;
; 0.792 ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.010      ; 0.802      ;
; 0.821 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.011      ; 0.832      ;
; 0.822 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.086     ; 0.756      ;
; 0.829 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.086     ; 0.763      ;
; 0.840 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.086     ; 0.774      ;
; 0.857 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.011      ; 0.868      ;
; 0.869 ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.087     ; 0.802      ;
; 0.877 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.011      ; 0.888      ;
; 0.885 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.011      ; 0.896      ;
; 0.893 ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.016     ; 0.877      ;
; 0.894 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; -0.500       ; 0.605      ; 1.019      ;
; 0.895 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; -0.500       ; 0.605      ; 1.020      ;
; 0.898 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.086     ; 0.832      ;
; 0.899 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.011      ; 0.910      ;
; 0.912 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.011      ; 0.923      ;
; 0.912 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; -0.500       ; 0.605      ; 1.037      ;
; 0.922 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.011      ; 0.933      ;
; 0.929 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.011      ; 0.940      ;
; 0.934 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.086     ; 0.868      ;
; 0.936 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.011      ; 0.947      ;
; 0.946 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.016     ; 0.930      ;
; 0.952 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; -0.500       ; 0.605      ; 1.077      ;
; 0.954 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.086     ; 0.888      ;
; 0.962 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.086     ; 0.896      ;
; 0.966 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.016     ; 0.950      ;
; 0.970 ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.113     ; 0.877      ;
; 0.974 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.011      ; 0.985      ;
; 0.976 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.086     ; 0.910      ;
; 0.988 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.011      ; 0.999      ;
; 0.989 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.086     ; 0.923      ;
; 0.999 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.086     ; 0.933      ;
; 1.006 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.086     ; 0.940      ;
; 1.006 ; ADC:ADC0|STT[0]           ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; -0.500       ; 0.605      ; 1.131      ;
; 1.011 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.016     ; 0.995      ;
; 1.013 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[4]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.086     ; 0.947      ;
; 1.023 ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.113     ; 0.930      ;
; 1.025 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.016     ; 1.009      ;
; 1.043 ; ADC:ADC0|BIT_CNT[2]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.113     ; 0.950      ;
; 1.051 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.086     ; 0.985      ;
; 1.065 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[3]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.086     ; 0.999      ;
; 1.088 ; ADC:ADC0|BIT_CNT[1]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.113     ; 0.995      ;
; 1.102 ; ADC:ADC0|BIT_CNT[0]       ; ADC:ADC0|BIT_CNT[5]       ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.113     ; 1.009      ;
; 1.415 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; 1.067      ; 2.502      ;
; 1.583 ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_ADDR_REG[14] ; CLOCK_50          ; ADC:ADC0|ADC_SCLK ; 0.000        ; -1.364     ; 0.249      ;
; 1.788 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.911      ; 2.719      ;
; 1.981 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.033      ; 2.034      ;
; 2.010 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.091      ; 2.101      ;
; 2.018 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.016      ; 2.034      ;
; 2.025 ; ADC:ADC0|ADC_ADDR_REG[15] ; ADC:ADC0|ADC_SADDR        ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; -1.551     ; 0.474      ;
; 2.035 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; 0.046      ; 2.101      ;
; 2.056 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; -0.500       ; 2.377      ; 3.953      ;
; 2.070 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; -0.500       ; 2.444      ; 4.034      ;
; 2.120 ; ADC:ADC0|ADC_ADDR_REG[15] ; ADC:ADC0|ADC_SADDR        ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -1.666     ; 0.474      ;
; 2.150 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; 2.377      ; 4.547      ;
; 2.158 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.040     ; 2.118      ;
; 2.159 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; 2.377      ; 4.556      ;
; 2.183 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.085     ; 2.118      ;
; 2.223 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; 2.444      ; 4.687      ;
; 2.301 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; -0.500       ; 1.067      ; 2.888      ;
; 2.327 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; -0.500       ; 2.377      ; 4.224      ;
; 2.396 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.123     ; 2.293      ;
; 2.433 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 0.000        ; -0.140     ; 2.293      ;
; 2.682 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; -0.500       ; 0.911      ; 3.113      ;
; 2.737 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; -0.500       ; -0.223     ; 2.034      ;
; 3.152 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; -0.500       ; -0.379     ; 2.293      ;
; 3.301 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; CLOCK_50          ; ADC:ADC0|ADC_SCLK ; 0.000        ; -1.230     ; 2.101      ;
; 3.449 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; CLOCK_50          ; ADC:ADC0|ADC_SCLK ; 0.000        ; -1.361     ; 2.118      ;
; 3.576 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; CLOCK_50          ; ADC:ADC0|ADC_SCLK ; -0.500       ; -1.072     ; 2.034      ;
; 3.991 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]           ; CLOCK_50          ; ADC:ADC0|ADC_SCLK ; -0.500       ; -1.228     ; 2.293      ;
+-------+---------------------------+---------------------------+-------------------+-------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                    ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+
; 0.197 ; ADC_EN_PRESC[7]           ; ADC_EN_PRESC[7]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.037      ; 0.318      ;
; 0.297 ; ADC_EN_PRESC[3]           ; ADC_EN_PRESC[3]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.037      ; 0.418      ;
; 0.299 ; ADC_EN_PRESC[4]           ; ADC_EN_PRESC[4]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; ADC_EN_PRESC[6]           ; ADC_EN_PRESC[6]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.037      ; 0.421      ;
; 0.305 ; ADC_EN_PRESC[2]           ; ADC_EN_PRESC[2]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; ADC_EN_PRESC[1]           ; ADC_EN_PRESC[1]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.037      ; 0.426      ;
; 0.375 ; ADC_EN_PRESC[3]           ; ADC_EN                    ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.042      ; 0.501      ;
; 0.428 ; ADC_EN_PRESC[0]           ; ADC_EN                    ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.042      ; 0.554      ;
; 0.430 ; ADC_EN_PRESC[7]           ; ADC_EN_PRESC[5]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.037      ; 0.551      ;
; 0.430 ; ADC_EN_PRESC[7]           ; ADC_EN_PRESC[0]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.037      ; 0.551      ;
; 0.444 ; ADC_EN_PRESC[7]           ; ADC_EN                    ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.042      ; 0.570      ;
; 0.446 ; ADC_EN_PRESC[3]           ; ADC_EN_PRESC[4]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.037      ; 0.567      ;
; 0.448 ; ADC_EN_PRESC[5]           ; ADC_EN_PRESC[6]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.037      ; 0.569      ;
; 0.452 ; ADC_EN_PRESC[5]           ; ADC_EN_PRESC[5]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.037      ; 0.573      ;
; 0.454 ; ADC_EN_PRESC[1]           ; ADC_EN_PRESC[2]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.037      ; 0.575      ;
; 0.458 ; ADC_EN_PRESC[6]           ; ADC_EN_PRESC[7]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.037      ; 0.579      ;
; 0.458 ; ADC_EN_PRESC[0]           ; ADC_EN_PRESC[1]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.037      ; 0.579      ;
; 0.460 ; ADC_EN_PRESC[4]           ; ADC_EN_PRESC[6]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.037      ; 0.581      ;
; 0.461 ; ADC_EN_PRESC[0]           ; ADC_EN_PRESC[2]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.037      ; 0.582      ;
; 0.463 ; ADC_EN_PRESC[2]           ; ADC_EN_PRESC[3]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.037      ; 0.584      ;
; 0.466 ; ADC_EN_PRESC[2]           ; ADC_EN_PRESC[4]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.037      ; 0.587      ;
; 0.473 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_SCLK ; CLOCK_50    ; 0.000        ; 1.598      ; 2.101      ;
; 0.475 ; ADC_EN_PRESC[0]           ; ADC_EN_PRESC[0]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.037      ; 0.596      ;
; 0.485 ; ADC_EN_PRESC[4]           ; ADC_EN_PRESC[5]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.037      ; 0.606      ;
; 0.485 ; ADC_EN_PRESC[4]           ; ADC_EN_PRESC[0]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.037      ; 0.606      ;
; 0.498 ; ADC_EN_PRESC[3]           ; ADC_EN_PRESC[5]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.037      ; 0.619      ;
; 0.498 ; ADC_EN_PRESC[3]           ; ADC_EN_PRESC[0]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.037      ; 0.619      ;
; 0.499 ; ADC_EN_PRESC[4]           ; ADC_EN                    ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.042      ; 0.625      ;
; 0.511 ; ADC_EN_PRESC[5]           ; ADC_EN_PRESC[7]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.037      ; 0.632      ;
; 0.512 ; ADC_EN_PRESC[3]           ; ADC_EN_PRESC[6]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.037      ; 0.633      ;
; 0.517 ; ADC_EN_PRESC[1]           ; ADC_EN_PRESC[3]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.037      ; 0.638      ;
; 0.520 ; ADC_EN_PRESC[1]           ; ADC_EN_PRESC[4]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.037      ; 0.641      ;
; 0.523 ; ADC_EN_PRESC[4]           ; ADC_EN_PRESC[7]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.037      ; 0.644      ;
; 0.524 ; ADC_EN_PRESC[0]           ; ADC_EN_PRESC[3]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.037      ; 0.645      ;
; 0.527 ; ADC_EN_PRESC[0]           ; ADC_EN_PRESC[4]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.037      ; 0.648      ;
; 0.532 ; ADC_EN_PRESC[2]           ; ADC_EN_PRESC[6]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.037      ; 0.653      ;
; 0.548 ; ADC_EN_PRESC[5]           ; ADC_EN                    ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.042      ; 0.674      ;
; 0.551 ; ADC_EN_PRESC[0]           ; ADC_EN_PRESC[5]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.037      ; 0.672      ;
; 0.554 ; ADC_EN_PRESC[5]           ; ADC_EN_PRESC[0]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.037      ; 0.675      ;
; 0.575 ; ADC_EN_PRESC[3]           ; ADC_EN_PRESC[7]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.037      ; 0.696      ;
; 0.579 ; ADC_EN_PRESC[6]           ; ADC_EN_PRESC[5]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.037      ; 0.700      ;
; 0.579 ; ADC_EN_PRESC[6]           ; ADC_EN_PRESC[0]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.037      ; 0.700      ;
; 0.586 ; ADC_EN_PRESC[1]           ; ADC_EN_PRESC[6]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.037      ; 0.707      ;
; 0.588 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 0.000        ; 1.483      ; 2.101      ;
; 0.589 ; ADC_EN_PRESC[1]           ; ADC_EN                    ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.042      ; 0.715      ;
; 0.589 ; ADC_EN_PRESC[2]           ; ADC_EN                    ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.042      ; 0.715      ;
; 0.593 ; ADC_EN_PRESC[6]           ; ADC_EN                    ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.042      ; 0.719      ;
; 0.593 ; ADC_EN_PRESC[0]           ; ADC_EN_PRESC[6]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.037      ; 0.714      ;
; 0.595 ; ADC_EN_PRESC[2]           ; ADC_EN_PRESC[7]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.037      ; 0.716      ;
; 0.609 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|STT[0]   ; CLOCK_50    ; -0.500       ; 3.814      ; 3.953      ;
; 0.621 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|ADC_SCLK ; CLOCK_50    ; 0.000        ; 1.467      ; 2.118      ;
; 0.623 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; CLOCK_50    ; -0.500       ; 3.881      ; 4.034      ;
; 0.649 ; ADC_EN_PRESC[1]           ; ADC_EN_PRESC[7]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.037      ; 0.770      ;
; 0.656 ; ADC_EN_PRESC[0]           ; ADC_EN_PRESC[7]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.037      ; 0.777      ;
; 0.658 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 0.000        ; 2.200      ; 2.888      ;
; 0.682 ; ADC_EN_PRESC[2]           ; ADC_EN_PRESC[5]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.037      ; 0.803      ;
; 0.703 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 0.000        ; 3.814      ; 4.547      ;
; 0.712 ; ADC_EN_PRESC[1]           ; ADC_EN_PRESC[5]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.037      ; 0.833      ;
; 0.712 ; ADC_EN_PRESC[1]           ; ADC_EN_PRESC[0]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.037      ; 0.833      ;
; 0.712 ; ADC_EN_PRESC[2]           ; ADC_EN_PRESC[0]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.037      ; 0.833      ;
; 0.712 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 0.000        ; 3.814      ; 4.556      ;
; 0.736 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 0.000        ; 1.352      ; 2.118      ;
; 0.772 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; CLOCK_50    ; -0.500       ; 2.200      ; 2.502      ;
; 0.776 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 0.000        ; 3.881      ; 4.687      ;
; 0.880 ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_ADDR_REG[13] ; ADC:ADC0|STT[0]   ; CLOCK_50    ; -0.500       ; 3.814      ; 4.224      ;
; 1.039 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 0.000        ; 2.044      ; 3.113      ;
; 1.094 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 0.000        ; 0.910      ; 2.034      ;
; 1.145 ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]   ; CLOCK_50    ; -0.500       ; 2.044      ; 2.719      ;
; 1.315 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|ADC_SCLK ; CLOCK_50    ; -0.500       ; 1.189      ; 2.034      ;
; 1.338 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]   ; CLOCK_50    ; -0.500       ; 1.166      ; 2.034      ;
; 1.509 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]   ; CLOCK_50    ; 0.000        ; 0.754      ; 2.293      ;
; 1.730 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|ADC_SCLK ; CLOCK_50    ; -0.500       ; 1.033      ; 2.293      ;
; 1.753 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]           ; ADC:ADC0|STT[0]   ; CLOCK_50    ; -0.500       ; 1.010      ; 2.293      ;
; 2.010 ; ADC:ADC0|ADC_ADDR_REG[11] ; ADC:ADC0|ADC_ADDR_REG[12] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.091      ; 2.101      ;
; 2.018 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[1]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; 0.016      ; 2.034      ;
; 2.158 ; ADC:ADC0|ADC_ADDR_REG[12] ; ADC:ADC0|ADC_ADDR_REG[13] ; CLOCK_50          ; CLOCK_50    ; 0.000        ; -0.040     ; 2.118      ;
; 2.433 ; ADC:ADC0|STT[1]           ; ADC:ADC0|STT[0]           ; CLOCK_50          ; CLOCK_50    ; 0.000        ; -0.140     ; 2.293      ;
+-------+---------------------------+---------------------------+-------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+--------------------+----------+-------+----------+---------+---------------------+
; Clock              ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack   ; -6.378   ; 0.029 ; N/A      ; N/A     ; -3.000              ;
;  ADC:ADC0|ADC_SCLK ; -6.378   ; 0.172 ; N/A      ; N/A     ; 0.329               ;
;  ADC:ADC0|STT[0]   ; -6.145   ; 0.029 ; N/A      ; N/A     ; 0.320               ;
;  CLOCK_50          ; -4.316   ; 0.197 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS    ; -116.195 ; 0.0   ; 0.0      ; 0.0     ; -15.63              ;
;  ADC:ADC0|ADC_SCLK ; -47.732  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  ADC:ADC0|STT[0]   ; -45.247  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  CLOCK_50          ; -23.216  ; 0.000 ; N/A      ; N/A     ; -15.630             ;
+--------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LED[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_CS_N      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_SADDR     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_SCLK      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_SDAT                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; ADC_CS_N      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ADC_SADDR     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ADC_SCLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; ADC_CS_N      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ADC_SADDR     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ADC_SCLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LED[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; LED[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; LED[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ADC_CS_N      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADC_SADDR     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADC_SCLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------+
; Setup Transfers                                                                   ;
+-------------------+-------------------+----------+----------+----------+----------+
; From Clock        ; To Clock          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------+-------------------+----------+----------+----------+----------+
; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 23       ; 0        ; 0        ; 5        ;
; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 31       ; 10       ; 4        ; 9        ;
; CLOCK_50          ; ADC:ADC0|ADC_SCLK ; 0        ; 2        ; 0        ; 3        ;
; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0]   ; 25       ; 2        ; 2        ; 4        ;
; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0]   ; 34       ; 14       ; 7        ; 11       ;
; CLOCK_50          ; ADC:ADC0|STT[0]   ; 2        ; 4        ; 0        ; 5        ;
; ADC:ADC0|ADC_SCLK ; CLOCK_50          ; 0        ; 0        ; 2        ; 2        ;
; ADC:ADC0|STT[0]   ; CLOCK_50          ; 0        ; 0        ; 7        ; 9        ;
; CLOCK_50          ; CLOCK_50          ; 60       ; 0        ; 0        ; 4        ;
+-------------------+-------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Hold Transfers                                                                    ;
+-------------------+-------------------+----------+----------+----------+----------+
; From Clock        ; To Clock          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------+-------------------+----------+----------+----------+----------+
; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; 23       ; 0        ; 0        ; 5        ;
; ADC:ADC0|STT[0]   ; ADC:ADC0|ADC_SCLK ; 31       ; 10       ; 4        ; 9        ;
; CLOCK_50          ; ADC:ADC0|ADC_SCLK ; 0        ; 2        ; 0        ; 3        ;
; ADC:ADC0|ADC_SCLK ; ADC:ADC0|STT[0]   ; 25       ; 2        ; 2        ; 4        ;
; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0]   ; 34       ; 14       ; 7        ; 11       ;
; CLOCK_50          ; ADC:ADC0|STT[0]   ; 2        ; 4        ; 0        ; 5        ;
; ADC:ADC0|ADC_SCLK ; CLOCK_50          ; 0        ; 0        ; 2        ; 2        ;
; ADC:ADC0|STT[0]   ; CLOCK_50          ; 0        ; 0        ; 7        ; 9        ;
; CLOCK_50          ; CLOCK_50          ; 60       ; 0        ; 0        ; 4        ;
+-------------------+-------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 6     ; 6    ;
; Unconstrained Input Port Paths  ; 17    ; 17   ;
; Unconstrained Output Ports      ; 7     ; 7    ;
; Unconstrained Output Port Paths ; 7     ; 7    ;
+---------------------------------+-------+------+


+------------------------------------------------------------+
; Clock Status Summary                                       ;
+-------------------+-------------------+------+-------------+
; Target            ; Clock             ; Type ; Status      ;
+-------------------+-------------------+------+-------------+
; ADC:ADC0|ADC_SCLK ; ADC:ADC0|ADC_SCLK ; Base ; Constrained ;
; ADC:ADC0|STT[0]   ; ADC:ADC0|STT[0]   ; Base ; Constrained ;
; CLOCK_50          ; CLOCK_50          ; Base ; Constrained ;
+-------------------+-------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; KEY[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; KEY[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; ADC_CS_N    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_SADDR   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_SCLK    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; KEY[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; KEY[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; ADC_CS_N    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_SADDR   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; ADC_SCLK    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Thu Oct 26 15:53:51 2023
Info: Command: quartus_sta VHDL1 -c VHDL1
Info: qsta_default_script.tcl version: #1
Warning (20013): Ignored 24 assignments for entity "DE0_NANO" -- entity does not exist in design
    Warning (20014): Assignment for entity set_instance_assignment -name PARTITION_HIERARCHY root_partition -to | -entity DE0_NANO -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_NETLIST_TYPE SOURCE -entity DE0_NANO -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_FITTER_PRESERVATION_LEVEL PLACEMENT_AND_ROUTING -entity DE0_NANO -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_PRESERVE_HIGH_SPEED_TILES ON -entity DE0_NANO -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IGNORE_SOURCE_FILE_CHANGES OFF -entity DE0_NANO -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_ALWAYS_USE_QXP_NETLIST OFF -entity DE0_NANO -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_COLOR 16764057 -entity DE0_NANO -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_ASSIGNMENTS ON -entity DE0_NANO -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_EXISTING_ASSIGNMENTS REPLACE_CONFLICTING -entity DE0_NANO -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_EXISTING_LOGICLOCK_REGIONS UPDATE_CONFLICTING -entity DE0_NANO -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_PIN_ASSIGNMENTS ON -entity DE0_NANO -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_PROMOTE_ASSIGNMENTS ON -entity DE0_NANO -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_TYPE STANDARD_PARTITION -entity DE0_NANO -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name ALLOW_MULTIPLE_PERSONAS OFF -entity DE0_NANO -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_ASD_REGION_ID 1 -entity DE0_NANO -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name CROSS_BOUNDARY_OPTIMIZATIONS OFF -entity DE0_NANO -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PROPAGATE_CONSTANTS_ON_INPUTS ON -entity DE0_NANO -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PROPAGATE_INVERSIONS_ON_INPUTS ON -entity DE0_NANO -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name REMOVE_LOGIC_ON_UNCONNECTED_OUTPUTS ON -entity DE0_NANO -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name MERGE_EQUIVALENT_INPUTS ON -entity DE0_NANO -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name MERGE_EQUIVALENT_BIDIRS ON -entity DE0_NANO -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name ABSORB_PATHS_FROM_OUTPUTS_TO_INPUTS ON -entity DE0_NANO -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_EXTRACT_HARD_BLOCK_NODES ON -entity DE0_NANO -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_ENABLE_STRICT_PRESERVATION OFF -entity DE0_NANO -section_id Top was ignored
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): The Timing Analyzer is analyzing 16 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'VHDL1.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name ADC:ADC0|ADC_SCLK ADC:ADC0|ADC_SCLK
    Info (332105): create_clock -period 1.000 -name ADC:ADC0|STT[0] ADC:ADC0|STT[0]
Warning (332191): Clock target ADC:ADC0|STT[0] of clock ADC:ADC0|STT[0] is fed by another target of the same clock.
Warning (332191): Clock target ADC:ADC0|STT[0] of clock ADC:ADC0|STT[0] is fed by another target of the same clock.
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: ADC0|ADC_ADDR_REG[11]~1  from: datad  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -6.378
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.378             -47.732 ADC:ADC0|ADC_SCLK 
    Info (332119):    -6.145             -45.247 ADC:ADC0|STT[0] 
    Info (332119):    -4.316             -23.216 CLOCK_50 
Info (332146): Worst-case hold slack is 0.085
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.085               0.000 ADC:ADC0|STT[0] 
    Info (332119):     0.306               0.000 ADC:ADC0|ADC_SCLK 
    Info (332119):     0.377               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -15.000 CLOCK_50 
    Info (332119):     0.349               0.000 ADC:ADC0|STT[0] 
    Info (332119):     0.395               0.000 ADC:ADC0|ADC_SCLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332191): Clock target ADC:ADC0|STT[0] of clock ADC:ADC0|STT[0] is fed by another target of the same clock.
Warning (332191): Clock target ADC:ADC0|STT[0] of clock ADC:ADC0|STT[0] is fed by another target of the same clock.
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: ADC0|ADC_ADDR_REG[11]~1  from: datad  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.796
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.796             -42.041 ADC:ADC0|ADC_SCLK 
    Info (332119):    -5.494             -39.710 ADC:ADC0|STT[0] 
    Info (332119):    -3.817             -19.426 CLOCK_50 
Info (332146): Worst-case hold slack is 0.098
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.098               0.000 ADC:ADC0|STT[0] 
    Info (332119):     0.289               0.000 ADC:ADC0|ADC_SCLK 
    Info (332119):     0.336               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -15.000 CLOCK_50 
    Info (332119):     0.419               0.000 ADC:ADC0|STT[0] 
    Info (332119):     0.439               0.000 ADC:ADC0|ADC_SCLK 
Info: Analyzing Fast 1200mV 0C Model
Warning (332191): Clock target ADC:ADC0|STT[0] of clock ADC:ADC0|STT[0] is fed by another target of the same clock.
Warning (332191): Clock target ADC:ADC0|STT[0] of clock ADC:ADC0|STT[0] is fed by another target of the same clock.
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: ADC0|ADC_ADDR_REG[11]~1  from: datad  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.068
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.068             -24.367 ADC:ADC0|ADC_SCLK 
    Info (332119):    -3.542             -22.626 ADC:ADC0|STT[0] 
    Info (332119):    -2.385              -8.776 CLOCK_50 
Info (332146): Worst-case hold slack is 0.029
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.029               0.000 ADC:ADC0|STT[0] 
    Info (332119):     0.172               0.000 ADC:ADC0|ADC_SCLK 
    Info (332119):     0.197               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -15.630 CLOCK_50 
    Info (332119):     0.320               0.000 ADC:ADC0|STT[0] 
    Info (332119):     0.329               0.000 ADC:ADC0|ADC_SCLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 37 warnings
    Info: Peak virtual memory: 4773 megabytes
    Info: Processing ended: Thu Oct 26 15:53:52 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


