CLK_EXT_DIFF,VAR_0
CMU_REG0,VAR_1
CMU_REG0_CAL_COUNT_RESOL_SET,FUNC_0
CMU_REG1,VAR_2
CMU_REG10,VAR_3
CMU_REG10_VREG_REFSEL_SET,FUNC_1
CMU_REG16,VAR_4
CMU_REG16_BYPASS_PLL_LOCK_SET,FUNC_2
CMU_REG16_CALIBRATION_DONE_OVERRIDE_SET,FUNC_3
CMU_REG16_VCOCAL_WAIT_BTW_CODE_SET,FUNC_4
CMU_REG1_PLL_CP_SEL_SET,FUNC_5
CMU_REG1_PLL_CP_SET,FUNC_6
CMU_REG1_PLL_MANUALCAL_SET,FUNC_7
CMU_REG2,VAR_5
CMU_REG26,VAR_6
CMU_REG26_FORCE_PLL_LOCK_SET,FUNC_8
CMU_REG2_PLL_FBDIV_SET,FUNC_9
CMU_REG2_PLL_LFRES_SET,FUNC_10
CMU_REG2_PLL_REFDIV_SET,FUNC_11
CMU_REG3,VAR_7
CMU_REG30,VAR_8
CMU_REG30_LOCK_COUNT_SET,FUNC_12
CMU_REG30_PCIE_MODE_SET,FUNC_13
CMU_REG31,VAR_9
CMU_REG32,VAR_10
CMU_REG32_IREF_ADJ_SET,FUNC_14
CMU_REG32_PVT_CAL_WAIT_SEL_SET,FUNC_15
CMU_REG34,VAR_11
CMU_REG34_VCO_CAL_VTH_HI_MAX_SET,FUNC_16
CMU_REG34_VCO_CAL_VTH_HI_MIN_SET,FUNC_17
CMU_REG34_VCO_CAL_VTH_LO_MAX_SET,FUNC_18
CMU_REG34_VCO_CAL_VTH_LO_MIN_SET,FUNC_19
CMU_REG37,VAR_12
CMU_REG3_VCOVARSEL_SET,FUNC_20
CMU_REG3_VCO_MANMOMSEL_SET,FUNC_21
CMU_REG3_VCO_MOMSEL_INIT_SET,FUNC_22
CMU_REG5,VAR_13
CMU_REG5_PLL_LFCAP_SET,FUNC_23
CMU_REG5_PLL_LFSMCAP_SET,FUNC_24
CMU_REG5_PLL_LOCK_RESOLUTION_SET,FUNC_25
CMU_REG5_PLL_RESETB_MASK,VAR_14
CMU_REG6,VAR_15
CMU_REG6_MAN_PVT_CAL_SET,FUNC_26
CMU_REG6_PLL_VREGTRIM_SET,FUNC_27
CMU_REG9,VAR_16
CMU_REG9_IGEN_BYPASS_SET,FUNC_28
CMU_REG9_PLL_POST_DIVBY2_SET,FUNC_29
CMU_REG9_TX_WORD_MODE_CH0_SET,FUNC_30
CMU_REG9_TX_WORD_MODE_CH1_SET,FUNC_31
CMU_REG9_VBG_BYPASSB_SET,FUNC_32
CMU_REG9_WORD_LEN_20BIT,VAR_17
FBDIV_VAL_100M,VAR_18
FBDIV_VAL_50M,VAR_19
PHY_CMU,VAR_20
REFDIV_VAL_100M,VAR_21
REFDIV_VAL_50M,VAR_22
REF_CMU,VAR_23
cmu_clrbits,FUNC_33
cmu_rd,FUNC_34
cmu_wr,FUNC_35
preA3Chip,VAR_24
xgene_phy_sata_cfg_cmu_core,FUNC_36
ctx,VAR_25
cmu_type,VAR_26
clk_type,VAR_27
val,VAR_28
ref_100MHz,VAR_29
