开源业余时间写的自动验证平台生成软件,简单配置即可自动生成测试平台testbench文件、自动生成仿真脚本、
实际测试可以将简单设计的测试平台编写的时间消耗从15分钟降低到30秒内，特性如下：
1.支持自动生成仿真平台
2.程序中配置顶层模块后,与设计路径后软件自动搜索路径下全部Verilog/SystemVerilog并进行解析，判断模块依赖性
3.自动时钟源配置（时钟源可选）、复位配置（高低有效可控）、测试输入数据流可控（AXI4_LITE协议，长度可控，TLAST可控）
4.自动仿真路径创建，自动模块解析（模块名，参数名，参数值，端口名，端口位宽，端口方向）
5.顶层测试平台中自动生成对应的仿真DUT
6.自动生成仿真需要的tcl脚本文件，并自动生成.bat批处理文件，可一键唤起仿真
7.采用Python3开发，无需额外安装其它依赖库
开源全部源码，如果软件使用出现问题，或者有其他好想法可以与我邮件联系sunzhengyuan@qq.com