# Задание по теме "FIFO-буфер"

[Код](https://github.com/einmpei/course_vlsidesign/tree/main/ASIC%20design/FIFO/rtl) для асинхронного FIFO-буфера.

Сформируйте топ-модуль.

Выполните нижеследующие задания. Задание 1 - на оценку "удовлетворительно", задание 2 - на оценку "хорошо", задание 3 - на оценку "отлично".

## 1. Проведите следующие тестирования

1. Скорости чтения и записи одинаковые, но имеют разную фазу.
2. Скорость чтения превышает скорость записи.
    - Скорость чтения немного выше скорости записи, продемонстрируйте появление флага пустого FIFO, сначала записав некоторое количество данных, а затем продолжая записывать начать их чтение.
    - Скорость чтения существенно выше скорости записи, продемонстрируете появление флага пустого FIFO, сначала записав некоторое количество данных, а затем продолжая записывать начать их чтение.
3. Скорость чтения ниже скорости записи.
    - Скорость чтения немного выше скорости записи, продемонстрируйте появление флага заполненного FIFO, сначала записав некоторое количество данных, а затем продолжая записывать начать их чтение.
    - Скорость чтения существенно выше скорости записи, продемонстрируете появление флага заполненного FIFO, сначала записав некоторое количество данных, а затем продолжая записывать начать их чтение.

## 2. Проведите синтез и моделирование одной из следующих схем (схема выбирается случайно, в группе схема не должна повторяться)

На вход подаются данные с различной частотой, выход также снимается с иной частотой.
Сформируйте флаги Ready и Valid на основе флагов Full и Empty и используйте их для реализации модулей.

1. Сумматор двух восьмибитных чисел. Одно число подаётся с частотой 50 МГц, другое - с частотой 100 МГц, сдвига фазы нет. Результат снимается с частотой 100 МГц.
2. Умножитель двух восьмибитных чисел. Одно число подаётся с частотой 50 МГц, другое - с частотой 100 МГц, сдвига фазы нет. Результат снимается с частотой 100 МГц.
3. Компаратор двух восьмибитных чисел. Одно число подаётся с частотой 50 МГц, другое - с частотой 100 МГц, сдвига фазы нет. Результат снимается с частотой 100 МГц.
4. Вычитатель двух восьмибитных чисел.  Одно число подаётся с частотой 50 МГц, другое - с частотой 100 МГц, сдвига фазы нет. Результат снимается с частотой 100 МГц.
5. Сумматор двух восьмибитных чисел. Одно число подаётся с частотой 50 МГц, другое - с частотой 100 МГц, сдвига фазы нет. Результат снимается с частотой 50 МГц.
6. Умножитель двух восьмибитных чисел. Одно число подаётся с частотой 50 МГц, другое - с частотой 100 МГц, сдвига фазы нет. Результат снимается с частотой 50 МГц.
7. Компаратор двух восьмибитных чисел. Одно число подаётся с частотой 50 МГц, другое - с частотой 100 МГц, сдвига фазы нет. Результат снимается с частотой 50 МГц.
8. Вычитатель двух восьмибитных чисел.  Одно число подаётся с частотой 50 МГц, другое - с частотой 100 МГц, сдвига фазы нет. Результат снимается с частотой 50 МГц.
9. Сумматор двух восьмибитных чисел. Числа подаются с частотой 50 МГц, сдвиг фазы - 0,5 периода. Результат снимается с частотой 100 МГц.
10. Умножитель двух восьмибитных чисел. Числа подаются с частотой 50 МГц, сдвиг фазы - 0,5 периода. Результат снимается с частотой 100 МГц.
11. Компаратор двух восьмибитных чисел. Числа подаются с частотой 50 МГц, сдвиг фазы - 0,5 периода. Результат снимается с частотой 100 МГц.
12. Вычитатель двух восьмибитных чисел. Числа подаются с частотой 50 МГц, сдвиг фазы - 0,5 периода. Результат снимается с частотой 100 МГц.
13. Сумматор двух восьмибитных чисел. Числа подаются с частотой 50 МГц, сдвиг фазы - 0,5 периода. Результат снимается с частотой 50 МГц.
14. Умножитель двух восьмибитных чисел. Числа подаются с частотой 50 МГц, сдвиг фазы - 0,5 периода. Результат снимается с частотой 50 МГц.
15. Компаратор двух восьмибитных чисел. Числа подаются с частотой 50 МГц, сдвиг фазы - 0,5 периода. Результат снимается с частотой 50 МГц.
16. Вычитатель двух восьмибитных чисел. Числа подаются с частотой 50 МГц, сдвиг фазы - 0,5 периода. Результат снимается с частотой 50 МГц.

## 3. Проведите синтез и моделирование одной из следующих схем (схема выбирается случайно, в группе схема не должна повторяться)

На вход подаются данные с различной частотой, выход также снимается с иной частотой.
Сформируйте флаги Ready и Valid на основе флагов Full и Empty и используйте их для реализации модулей.

1. Сумматор двух восьмибитных чисел. Одно число подаётся с частотой 50 МГц, другое - с частотой 100 МГц, сдвига фазы нет. Результат снимается с частотой 200 МГц.
2. Умножитель двух восьмибитных чисел. Одно число подаётся с частотой 50 МГц, другое - с частотой 100 МГц, сдвига фазы нет. Результат снимается с частотой 200 МГц.
3. Компаратор двух восьмибитных чисел. Одно число подаётся с частотой 50 МГц, другое - с частотой 100 МГц, сдвига фазы нет. Результат снимается с частотой 200 МГц.
4. Вычитатель двух восьмибитных чисел.  Одно число подаётся с частотой 50 МГц, другое - с частотой 100 МГц, сдвига фазы нет. Результат снимается с частотой 200 МГц.
5. Сумматор двух восьмибитных чисел. Одно число подаётся с частотой 50 МГц, другое - с частотой 100 МГц, сдвига фазы нет. Результат снимается с частотой 25 МГц.
6. Умножитель двух восьмибитных чисел. Одно число подаётся с частотой 50 МГц, другое - с частотой 100 МГц, сдвига фазы нет. Результат снимается с частотой 25 МГц.
7. Компаратор двух восьмибитных чисел. Одно число подаётся с частотой 50 МГц, другое - с частотой 100 МГц, сдвига фазы нет. Результат снимается с частотой 25 МГц.
8. Вычитатель двух восьмибитных чисел.  Одно число подаётся с частотой 50 МГц, другое - с частотой 100 МГц, сдвига фазы нет. Результат снимается с частотой 25 МГц.
9. Сумматор двух восьмибитных чисел. Числа подаются с частотой 50 МГц, сдвиг фазы - 0,5 периода. Результат снимается с частотой 200 МГц.
10. Умножитель двух восьмибитных чисел. Числа подаются с частотой 50 МГц, сдвиг фазы - 0,5 периода. Результат снимается с частотой 200 МГц.
11. Компаратор двух восьмибитных чисел. Числа подаются с частотой 50 МГц, сдвиг фазы - 0,5 периода. Результат снимается с частотой 200 МГц.
12. Вычитатель двух восьмибитных чисел. Числа подаются с частотой 50 МГц, сдвиг фазы - 0,5 периода. Результат снимается с частотой 200 МГц.
13. Сумматор двух восьмибитных чисел. Числа подаются с частотой 50 МГц, сдвиг фазы - 0,5 периода. Результат снимается с частотой 25 МГц.
14. Умножитель двух восьмибитных чисел. Числа подаются с частотой 50 МГц, сдвиг фазы - 0,5 периода. Результат снимается с частотой 25 МГц.
15. Компаратор двух восьмибитных чисел. Числа подаются с частотой 50 МГц, сдвиг фазы - 0,5 периода. Результат снимается с частотой 25 МГц.
16. Вычитатель двух восьмибитных чисел. Числа подаются с частотой 50 МГц, сдвиг фазы - 0,5 периода. Результат снимается с частотой 25 МГц.
