/* generated configuration header file - do not edit */
#ifndef BSP_PIN_CFG_H_
#define BSP_PIN_CFG_H_
#include "r_ioport.h"

/* Common macro for FSP header files. There is also a corresponding FSP_FOOTER macro at the end of this file. */
FSP_HEADER

#define ETH_RMII_IRQ (BSP_IO_PORT_00_PIN_00)
#define PMOD3_INT (BSP_IO_PORT_00_PIN_01)
#define DISP_RST (BSP_IO_PORT_00_PIN_03)
#define MIC_AN1 (BSP_IO_PORT_00_PIN_04)
#define MIC_AN2 (BSP_IO_PORT_00_PIN_05)
#define DISP_INT (BSP_IO_PORT_00_PIN_08)
#define PMOD4_INT (BSP_IO_PORT_00_PIN_15)
#define PMOD5_RXD_MISO (BSP_IO_PORT_01_PIN_00)
#define PMOD5_TXD_MOSI (BSP_IO_PORT_01_PIN_01)
#define PMOD5_RTS_SCK (BSP_IO_PORT_01_PIN_02)
#define J9_CAN0_CTX (BSP_IO_PORT_01_PIN_03)
#define PMOD5_CTS_SS (BSP_IO_PORT_01_PIN_04)
#define PMOD5_INT (BSP_IO_PORT_01_PIN_05)
#define PMOD5_GPIO1_CS2 (BSP_IO_PORT_01_PIN_06)
#define PMOD5_RESET (BSP_IO_PORT_01_PIN_07)
#define SDRAM_DQM1__ETH_CRS_DV (BSP_IO_PORT_01_PIN_12)
#define SDRAM_CKE (BSP_IO_PORT_01_PIN_13)
#define SDRAM_WE (BSP_IO_PORT_01_PIN_14)
#define SDRAM_SDCS (BSP_IO_PORT_01_PIN_15)
#define JTAG_MD (BSP_IO_PORT_02_PIN_01)
#define DISP_DSI_TE (BSP_IO_PORT_02_PIN_06)
#define PMOD2_GPIO3_SW2IIC (BSP_IO_PORT_02_PIN_07)
#define DEBUG0_TDI (BSP_IO_PORT_02_PIN_08)
#define DEBUG0_TDO (BSP_IO_PORT_02_PIN_09)
#define DEBUG0_TMS (BSP_IO_PORT_02_PIN_10)
#define DEBUG0_TCK (BSP_IO_PORT_02_PIN_11)
#define CGC0_EXTAL (BSP_IO_PORT_02_PIN_12)
#define CGC0_XTAL (BSP_IO_PORT_02_PIN_13)
#define SDRAM_A01__ETH_RX_ER (BSP_IO_PORT_03_PIN_00)
#define SDRAM_A02__ETH_RXD1 (BSP_IO_PORT_03_PIN_01)
#define SDRAM_A03__ETH_RXD0 (BSP_IO_PORT_03_PIN_02)
#define SDRAM_A04__ETH_REF50CK0 (BSP_IO_PORT_03_PIN_03)
#define SDRAM_A05__ETH_TXD0 (BSP_IO_PORT_03_PIN_04)
#define SDRAM_A06__ETH_TXD1 (BSP_IO_PORT_03_PIN_05)
#define SDRAM_A07__ETH_TXD_EN (BSP_IO_PORT_03_PIN_06)
#define SDRAM_A08__ETH_MDIO (BSP_IO_PORT_03_PIN_07)
#define SDRAM_A09__ETH_MDC (BSP_IO_PORT_03_PIN_08)
#define SDRAM_A10 (BSP_IO_PORT_03_PIN_09)
#define SDRAM_A11 (BSP_IO_PORT_03_PIN_10)
#define SDRAM_A12 (BSP_IO_PORT_03_PIN_11)
#define SDRAM_A13 (BSP_IO_PORT_03_PIN_12)
#define J6_PIXD0 (BSP_IO_PORT_04_PIN_00)
#define J6_PIXD1 (BSP_IO_PORT_04_PIN_01)
#define J9_CAN0_CRX (BSP_IO_PORT_04_PIN_02)
#define J6_XCLK (BSP_IO_PORT_04_PIN_03) /* add stack module timer periodic GPT3:GTIOC3A 24000 Kiloherz */
#define J6_PIXD3 (BSP_IO_PORT_04_PIN_04)
#define J6_PIXD2 (BSP_IO_PORT_04_PIN_05)
#define J9_CAN1_DE (BSP_IO_PORT_04_PIN_06)
#define USB_FS_USB_VBUS (BSP_IO_PORT_04_PIN_07)
#define PMOD2_MISO_RXD_SW2SPI (BSP_IO_PORT_04_PIN_08)
#define PMOD2_RESET_SW2IIC_MOSI_TXD_SW2SPI (BSP_IO_PORT_04_PIN_09)
#define PMOD2_SCK_RTS_SW2SPI (BSP_IO_PORT_04_PIN_10)
#define PMOD2_SS_CTS_SW2SPI (BSP_IO_PORT_04_PIN_11)
#define PMOD2_GPIO4_SW2IIC_RESET_SW2SPI (BSP_IO_PORT_04_PIN_12)
#define PMOD2_GPIO2_CS3 (BSP_IO_PORT_04_PIN_13)
#define PMOD2_GPIO1_CS2 (BSP_IO_PORT_04_PIN_14)
#define PMOD2_INT (BSP_IO_PORT_04_PIN_15)
#define PMOD6_RESET (BSP_IO_PORT_05_PIN_00)
#define PMOD4_GPIO3 (BSP_IO_PORT_05_PIN_01)
#define PMOD6_GPIO1 (BSP_IO_PORT_05_PIN_04)
#define J6_GPIO1 (BSP_IO_PORT_05_PIN_06)
#define J6_GPIO2 (BSP_IO_PORT_05_PIN_07)
#define USR_BTN1_S3 (BSP_IO_PORT_05_PIN_08)
#define PMOD6_INT (BSP_IO_PORT_05_PIN_09)
#define USR_BTN2_S2 (BSP_IO_PORT_05_PIN_10)
#define II2C1_PMOD1_PMOD2_PMOD4_SDA (BSP_IO_PORT_05_PIN_11)
#define II2C1_PMOD1_PMOD2_PMOD4_SCL (BSP_IO_PORT_05_PIN_12)
#define PMOD5_GPIO2_CS3 (BSP_IO_PORT_06_PIN_00)
#define SDRAM_DQ0 (BSP_IO_PORT_06_PIN_01)
#define SDRAM_DQ1 (BSP_IO_PORT_06_PIN_02)
#define SDRAM_DQ2 (BSP_IO_PORT_06_PIN_03)
#define SDRAM_DQ3 (BSP_IO_PORT_06_PIN_04)
#define SDRAM_DQ4 (BSP_IO_PORT_06_PIN_05)
#define SDRAM_DQ5 (BSP_IO_PORT_06_PIN_06)
#define SDRAM_DQ6 (BSP_IO_PORT_06_PIN_07)
#define SDRAM_DQ8 (BSP_IO_PORT_06_PIN_09)
#define SDRAM_DQ9 (BSP_IO_PORT_06_PIN_10)
#define SDRAM_DQ10 (BSP_IO_PORT_06_PIN_11)
#define SDRAM_DQ11 (BSP_IO_PORT_06_PIN_12)
#define SDRAM_DQ12 (BSP_IO_PORT_06_PIN_13)
#define SDRAM_DQ13 (BSP_IO_PORT_06_PIN_14)
#define SDRAM_DQ14 (BSP_IO_PORT_06_PIN_15)
#define J6_PIXD4 (BSP_IO_PORT_07_PIN_00)
#define J6_PIXD5 (BSP_IO_PORT_07_PIN_01)
#define J6_PIXD6 (BSP_IO_PORT_07_PIN_02)
#define J6_PIXD7 (BSP_IO_PORT_07_PIN_03)
#define J6_GPIO3_D8_PWDN (BSP_IO_PORT_07_PIN_04)
#define J6_GPIO4_D9_RET (BSP_IO_PORT_07_PIN_05)
#define PMOD3_RXD_MISO (BSP_IO_PORT_07_PIN_06)
#define PMOD3_TXD_MOSI (BSP_IO_PORT_07_PIN_07)
#define J6_PIXCLK (BSP_IO_PORT_07_PIN_08)
#define J6_HSYNC (BSP_IO_PORT_07_PIN_09)
#define J6_VSYNC (BSP_IO_PORT_07_PIN_10)
#define PMOD3_RESET (BSP_IO_PORT_07_PIN_13)
#define JLOB_RXD (BSP_IO_PORT_07_PIN_14) /* (over Segger debug chip USB) */
#define JLOB_TXD (BSP_IO_PORT_07_PIN_15) /* (over Segger debug chip USB) */
#define PMOD1_INT (BSP_IO_PORT_08_PIN_00)
#define PMOD1_RESET_SW1IIC_MOSI_TXD_SW1SPI (BSP_IO_PORT_08_PIN_01) /* shared JLOB for SPI/UART mode */
#define PMOD1_MISO_RXD_SW1SPI (BSP_IO_PORT_08_PIN_02) /* shared JLOB for SPI/UART mode */
#define PMOD1_SCK_RTS_SW1SPI (BSP_IO_PORT_08_PIN_03)
#define PMOD1_SS_CTS_SW1SPI (BSP_IO_PORT_08_PIN_04)
#define PMOD1_GPIO4_SW1IIC_RESET_SW1SPI (BSP_IO_PORT_08_PIN_08)
#define PMOD1_GPIO2_CS3 (BSP_IO_PORT_08_PIN_09)
#define PMOD1_GPIO1_CS2 (BSP_IO_PORT_08_PIN_10)
#define PMOD1_GPIO3_SW1IIC (BSP_IO_PORT_08_PIN_12)
#define PMOD6_GPIO3 (BSP_IO_PORT_08_PIN_13)
#define USB_FS_USB_DP (BSP_IO_PORT_08_PIN_14)
#define USB_FS_USB_DM (BSP_IO_PORT_08_PIN_15)
#define LED1_RED (BSP_IO_PORT_09_PIN_03)
#define LED1_GREEN (BSP_IO_PORT_09_PIN_04)
#define SDRAM_A14 (BSP_IO_PORT_09_PIN_05)
#define SDRAM_A15 (BSP_IO_PORT_09_PIN_06) /* unused with mounted device */
#define SDRAM_RAS (BSP_IO_PORT_09_PIN_08)
#define SDRAM_CAS (BSP_IO_PORT_09_PIN_09)
#define PMOD4_RESET (BSP_IO_PORT_09_PIN_10)
#define PMOD4_GPIO1 (BSP_IO_PORT_09_PIN_11)
#define PMOD4_GPIO2 (BSP_IO_PORT_09_PIN_12)
#define PMOD4_GPIO4 (BSP_IO_PORT_09_PIN_14)
#define DISP_BLEN (BSP_IO_PORT_09_PIN_15) /* (PWM control by GTIOC5A) */
#define SDRAM_DQ7 (BSP_IO_PORT_10_PIN_00)
#define PMOD6_GPIO4 (BSP_IO_PORT_10_PIN_01)
#define PMOD6_GPIO2 (BSP_IO_PORT_10_PIN_06)
#define SDRAM_DQ15 (BSP_IO_PORT_10_PIN_08)
#define SDRAM_SDCLK (BSP_IO_PORT_10_PIN_09)
#define SDRAM_DQM0 (BSP_IO_PORT_10_PIN_10)
#define ETH_RMII_RST (BSP_IO_PORT_10_PIN_12)
#define I2CS9_J2_J6_PMOD6_SDA (BSP_IO_PORT_10_PIN_14)
#define I2CS9_J2_J6_PMOD6_SCL (BSP_IO_PORT_10_PIN_15)
#define PMOD3_RTS_SCK (BSP_IO_PORT_11_PIN_00)
#define PMOD3_CTS_SS (BSP_IO_PORT_11_PIN_01)
#define PMOD3_GPIO2_CS3 (BSP_IO_PORT_11_PIN_04)
#define PMOD3_GPIO1_CS2 (BSP_IO_PORT_11_PIN_05)
#define LED1_BLUE (BSP_IO_PORT_11_PIN_07)

extern const ioport_cfg_t g_bsp_pin_cfg; /* RA8D1-AIK.pincfg */

extern const ioport_cfg_t g_bsp_pin_cfg0; /* RA8D1-AIK_ETH.pincfg */

void BSP_PinConfigSecurityInit();

/* Common macro for FSP header files. There is also a corresponding FSP_HEADER macro at the top of this file. */
FSP_FOOTER
#endif /* BSP_PIN_CFG_H_ */
