title: Test - VHDL
parent: ../uebersicht.md
toc: False

# Inhalt
## Reproduktion (VHDL Grundlagen)
* `entity`, `architecture`
* `signals` und die Typen `std_ulogic`, `std_ulogic_vector`, `unsigned` und `integer`
* `process` und *concurrent statments*

## Transfer (Aufbau von Designs)
* Kombinatorische Elemente: *Addierer*, *Multiplexer*, *Vergleicher*, usw.
* Sequentielle Elemente: *Flip Flops* mit/ohne Enable
* Analogie zwischen Schaltung und VHDL Modell

## Reflexion (Analyse von Designs)
* Ermittlung der Anzahl an verwendeten Flip Flops
* Verbesserungen des kritischen Pfads

# Testablauf
* am Computer, 2 Stunden (Durchführung als Übungsprojekt, nicht als Test)
* ca. 30 Punkte 

# Frühere Tests
* [Test 1]({filename}test1.md) ([Musterlösung]({filename}vhdl_test_1_loesung.compress){: class="download" })
* [Test 2]({filename}test2.md) ([Musterlösung]({filename}vhdl_test_2_loesung.compress){: class="download" })
* [Test 3]({filename}test3.md) ([Musterlösung]({filename}vhdl_test_3_loesung.compress){: class="download" })
* [Test 4]({filename}test4.md) ([Musterlösung]({filename}vhdl_test_4_loesung.compress){: class="download" })
