Fitter report for ex12
Mon Jul 10 11:43:45 2006
Version 6.0 Build 202 06/20/2006 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Pin-Out File
  5. Fitter Resource Usage Summary
  6. Input Pins
  7. Output Pins
  8. I/O Bank Usage
  9. All Package Pins
 10. Output Pin Default Load For Reported TCO
 11. Fitter Resource Utilization by Entity
 12. Delay Chain Summary
 13. Pad To Core Delay Chain Fanout
 14. Control Signals
 15. Global & Other Fast Signals
 16. Non-Global High Fan-Out Signals
 17. Interconnect Usage Summary
 18. LAB Logic Elements
 19. LAB-wide Signals
 20. LAB Signals Sourced
 21. LAB Signals Sourced Out
 22. LAB Distinct Inputs
 23. Fitter Device Options
 24. Advanced Data - General
 25. Advanced Data - Placement Preparation
 26. Advanced Data - Placement
 27. Advanced Data - Routing
 28. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2006 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; Fitter Summary                                                       ;
+-----------------------+----------------------------------------------+
; Fitter Status         ; Successful - Mon Jul 10 11:43:45 2006        ;
; Quartus II Version    ; 6.0 Build 202 06/20/2006 SP 1 SJ Web Edition ;
; Revision Name         ; ex12                                         ;
; Top-level Entity Name ; ex12                                         ;
; Family                ; Cyclone                                      ;
; Device                ; EP1C12F256C7                                 ;
; Timing Models         ; Final                                        ;
; Total logic elements  ; 494 / 12,060 ( 4 % )                         ;
; Total pins            ; 15 / 185 ( 8 % )                             ;
; Total virtual pins    ; 0                                            ;
; Total memory bits     ; 0 / 239,616 ( 0 % )                          ;
; Total PLLs            ; 0 / 2 ( 0 % )                                ;
+-----------------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                      ;
+----------------------------------------------------+--------------------------------+--------------------------------+
; Option                                             ; Setting                        ; Default Value                  ;
+----------------------------------------------------+--------------------------------+--------------------------------+
; Device                                             ; EP1C12F256C7                   ;                                ;
; Use smart compilation                              ; On                             ; Off                            ;
; Router Timing Optimization Level                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                           ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                        ; Off                            ; Off                            ;
; Optimize Timing                                    ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing         ; On                             ; On                             ;
; Limit to One Fitting Attempt                       ; Off                            ; Off                            ;
; Final Placement Optimizations                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                      ; 1                              ; 1                              ;
; Slow Slew Rate                                     ; Off                            ; Off                            ;
; PCI I/O                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                 ; Off                            ; Off                            ;
; Auto Packed Registers -- Cyclone                   ; Auto                           ; Auto                           ;
; Auto Delay Chains                                  ; On                             ; On                             ;
; Auto Merge PLLs                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic ; Off                            ; Off                            ;
; Perform Register Duplication                       ; Off                            ; Off                            ;
; Perform Register Retiming                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining             ; Off                            ; Off                            ;
; Fitter Effort                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication           ; Auto                           ; Auto                           ;
; Auto Register Duplication                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                  ; On                             ; On                             ;
; Auto Global Register Control Signals               ; On                             ; On                             ;
+----------------------------------------------------+--------------------------------+--------------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/FPGA_course/ex12/ex12.pin.


+-------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                 ;
+---------------------------------------------+---------------------------------+
; Resource                                    ; Usage                           ;
+---------------------------------------------+---------------------------------+
; Total logic elements                        ; 494 / 12,060 ( 4 % )            ;
;     -- Combinational with no register       ; 289                             ;
;     -- Register only                        ; 39                              ;
;     -- Combinational with a register        ; 166                             ;
;                                             ;                                 ;
; Logic element usage by number of LUT inputs ;                                 ;
;     -- 4 input functions                    ; 194                             ;
;     -- 3 input functions                    ; 185                             ;
;     -- 2 input functions                    ; 74                              ;
;     -- 1 input functions                    ; 16                              ;
;     -- 0 input functions                    ; 25                              ;
;                                             ;                                 ;
; Logic elements by mode                      ;                                 ;
;     -- normal mode                          ; 412                             ;
;     -- arithmetic mode                      ; 82                              ;
;     -- qfbk mode                            ; 18                              ;
;     -- register cascade mode                ; 0                               ;
;     -- synchronous clear/load mode          ; 80                              ;
;     -- asynchronous clear/load mode         ; 0                               ;
;                                             ;                                 ;
; Total LABs                                  ; 52 / 1,206 ( 4 % )              ;
; Logic elements in carry chains              ; 87                              ;
; User inserted logic elements                ; 0                               ;
; Virtual pins                                ; 0                               ;
; I/O pins                                    ; 15 / 185 ( 8 % )                ;
;     -- Clock pins                           ; 0 / 2 ( 0 % )                   ;
; Global signals                              ; 1                               ;
; M4Ks                                        ; 0 / 52 ( 0 % )                  ;
; Total memory bits                           ; 0 / 239,616 ( 0 % )             ;
; Total RAM block bits                        ; 0 / 239,616 ( 0 % )             ;
; PLLs                                        ; 0 / 2 ( 0 % )                   ;
; Global clocks                               ; 1 / 8 ( 13 % )                  ;
; Maximum fan-out node                        ; 12_288MHz                       ;
; Maximum fan-out                             ; 205                             ;
; Highest non-global fan-out signal           ; cordic_core:inst1|pass_count[0] ;
; Highest non-global fan-out                  ; 63                              ;
; Total fan-out                               ; 1980                            ;
; Average fan-out                             ; 3.87                            ;
+---------------------------------------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                         ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; 12_288MHz    ; B12   ; 2        ; 48           ; 27           ; 1           ; 205                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DIPSWITCH[0] ; R13   ; 4        ; 50           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DIPSWITCH[1] ; R15   ; 4        ; 52           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DIPSWITCH[2] ; R14   ; 4        ; 50           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DIPSWITCH[3] ; R16   ; 3        ; 53           ; 2            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DIPSWITCH[4] ; P15   ; 3        ; 53           ; 2            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DIPSWITCH[5] ; N14   ; 3        ; 53           ; 4            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DIPSWITCH[6] ; P13   ; 4        ; 50           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DIPSWITCH[7] ; N15   ; 3        ; 53           ; 2            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; DOUT         ; F13   ; 3        ; 53           ; 21           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; SWITCH1      ; T15   ; 4        ; 52           ; 0            ; 1           ; 43                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                               ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; BCKIN  ; F16   ; 3        ; 53           ; 20           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; DIN    ; E16   ; 3        ; 53           ; 22           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; LRCIN  ; F15   ; 3        ; 53           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
; RESETn ; F14   ; 3        ; 53           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 10 pF ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 2 / 44 ( 5 % )  ; 3.3V          ; --           ;
; 2        ; 1 / 48 ( 2 % )  ; 3.3V          ; --           ;
; 3        ; 9 / 45 ( 20 % ) ; 3.3V          ; --           ;
; 4        ; 5 / 48 ( 10 % ) ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                        ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ; 260        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A3       ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 256        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A6       ; 245        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; A8       ; 240        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 224        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; A11      ; 220        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 206        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A15      ; 202        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B2       ; 261        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B3       ; 259        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 257        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 255        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 248        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 244        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 241        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 225        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 221        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 219        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 207        ; 2        ; 12_288MHz                                 ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 205        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 203        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 201        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 197        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C1       ;            ; 1        ; VCCIO1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 2          ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 1          ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 258        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 254        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 249        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 243        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 234        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 228        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 222        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 218        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 208        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 204        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 199        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C15      ; 198        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C16      ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 12         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 10         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 6          ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 0          ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 251        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 250        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 242        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 235        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 227        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 223        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 213        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 212        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 200        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D14      ; 194        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D15      ; 190        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D16      ; 189        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 16         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 11         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 9          ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 7          ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ; 253        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E6       ; 252        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 247        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 239        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 211        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 231        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 210        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 209        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ; 193        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E14      ; 191        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E15      ; 188        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E16      ; 187        ; 3        ; DIN                                       ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 18         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 15         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 13         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 5          ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ; 8          ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F6       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F8       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F12      ; 192        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F13      ; 185        ; 3        ; DOUT                                      ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F14      ; 184        ; 3        ; RESETn                                    ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F15      ; 186        ; 3        ; LRCIN                                     ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F16      ; 183        ; 3        ; BCKIN                                     ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 32         ; 1        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 17         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 14         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 29         ; 1        ; +~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G5       ; 4          ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ;            ; 1        ; VCCIO1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 196        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G13      ; 181        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G14      ; 180        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G15      ; 182        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G16      ; 168        ; 3        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 33         ; 1        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H2       ; 30         ; 1        ; ^DATA0                                    ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 31         ; 1        ; ^nCONFIG                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 34         ; 1        ; ^nCEO                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 28         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ;            ;          ; VCCA_PLL1                                 ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCA_PLL2                                 ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 170        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H13      ; 195        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H14      ; 169        ; 3        ; #TDI                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 166        ; 3        ; #TDO                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ; 167        ; 3        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J1       ; 40         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 37         ; 1        ; ^MSEL1                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 36         ; 1        ; ^MSEL0                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 35         ; 1        ; ^nCE                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ;            ;          ; GNDG_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GNDA_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GNDA_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; GNDG_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J13      ; 163        ; 3        ; ^nSTATUS                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ; 164        ; 3        ; #TCK                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ; 165        ; 3        ; #TMS                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J16      ; 161        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 53         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 41         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 39         ; 1        ; +~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K4       ; 38         ; 1        ; ^DCLK                                     ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 64         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K12      ; 137        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K13      ; 162        ; 3        ; ^CONF_DONE                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ; 138        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K15      ; 160        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K16      ; 149        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 54         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L2       ; 55         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 52         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 65         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ; 61         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L6       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ; 139        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L13      ; 143        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L14      ; 146        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L15      ; 147        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L16      ; 148        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 56         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 58         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 60         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 62         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 78         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M6       ; 79         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M7       ; 84         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M8       ; 92         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M9       ; 120        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M10      ; 100        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M11      ; 121        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M12      ; 122        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M13      ; 141        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M14      ; 142        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M15      ; 144        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M16      ; 145        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ; 57         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 59         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 63         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 69         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ; 80         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N6       ; 81         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N7       ; 89         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N8       ; 96         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N9       ; 107        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N10      ; 110        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N11      ; 118        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N12      ; 119        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N13      ; 131        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N14      ; 140        ; 3        ; DIPSWITCH[5]                              ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 135        ; 3        ; DIPSWITCH[7]                              ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 136        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ;            ; 1        ; VCCIO1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 68         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 73         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P5       ; 77         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P6       ; 82         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P7       ; 88         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P8       ; 97         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 106        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ; 111        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P11      ; 113        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P12      ; 123        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P13      ; 128        ; 4        ; DIPSWITCH[6]                              ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P14      ; 132        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P15      ; 133        ; 3        ; DIPSWITCH[4]                              ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R1       ; 66         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 70         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R3       ; 72         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R4       ; 74         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R5       ; 76         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R6       ; 83         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R7       ; 87         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R8       ; 90         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R9       ; 103        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 112        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 124        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 126        ; 4        ; DIPSWITCH[0]                              ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 127        ; 4        ; DIPSWITCH[2]                              ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ; 130        ; 4        ; DIPSWITCH[1]                              ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R16      ; 134        ; 3        ; DIPSWITCH[3]                              ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ; 71         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T3       ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T4       ; 75         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T5       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 86         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T7       ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; T8       ; 91         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ; 104        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T10      ;            ;          ; VCCINT                                    ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; T11      ; 109        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ; 125        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T14      ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 129        ; 4        ; SWITCH1                                   ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; LVTTL               ; 10 pF ; Not Available                      ;
; LVCMOS              ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                               ;
+----------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name       ;
+----------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------+
; |ex12                      ; 494 (0)     ; 205          ; 0           ; 0    ; 15   ; 0            ; 289 (0)      ; 39 (0)            ; 166 (0)          ; 87 (0)          ; 18 (0)     ; |ex12                     ;
;    |PCM3006:inst6|         ; 83 (83)     ; 73           ; 0           ; 0    ; 0    ; 0            ; 10 (10)      ; 39 (39)           ; 34 (34)          ; 8 (8)           ; 1 (1)      ; |ex12|PCM3006:inst6       ;
;    |cordic_core:inst1|     ; 394 (394)   ; 116          ; 0           ; 0    ; 0    ; 0            ; 278 (278)    ; 0 (0)             ; 116 (116)        ; 63 (63)         ; 17 (17)    ; |ex12|cordic_core:inst1   ;
;    |mag_phase_accu:inst|   ; 17 (17)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; 16 (16)         ; 0 (0)      ; |ex12|mag_phase_accu:inst ;
+----------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                   ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; DOUT         ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; 12_288MHz    ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; SWITCH1      ; Input    ; ON            ; ON            ; --                    ; --  ;
; DIPSWITCH[7] ; Input    ; ON            ; ON            ; --                    ; --  ;
; DIPSWITCH[6] ; Input    ; ON            ; ON            ; --                    ; --  ;
; DIPSWITCH[5] ; Input    ; ON            ; ON            ; --                    ; --  ;
; DIPSWITCH[4] ; Input    ; ON            ; ON            ; --                    ; --  ;
; DIPSWITCH[3] ; Input    ; ON            ; ON            ; --                    ; --  ;
; DIPSWITCH[2] ; Input    ; ON            ; ON            ; --                    ; --  ;
; DIPSWITCH[1] ; Input    ; ON            ; ON            ; --                    ; --  ;
; DIPSWITCH[0] ; Input    ; ON            ; ON            ; --                    ; --  ;
; DIN          ; Output   ; --            ; --            ; --                    ; --  ;
; BCKIN        ; Output   ; --            ; --            ; --                    ; --  ;
; LRCIN        ; Output   ; --            ; --            ; --                    ; --  ;
; RESETn       ; Output   ; --            ; --            ; --                    ; --  ;
+--------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                            ;
+---------------------------------------------+-------------------+---------+
; Source Pin / Fanout                         ; Pad To Core Index ; Setting ;
+---------------------------------------------+-------------------+---------+
; DOUT                                        ;                   ;         ;
; 12_288MHz                                   ;                   ;         ;
;      - PCM3006:inst6|R_IN[15]               ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[30]           ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[31]           ; 0                 ; OFF     ;
;      - PCM3006:inst6|LRCOUT_INT             ; 0                 ; OFF     ;
;      - cordic_core:inst1|ready              ; 0                 ; OFF     ;
;      - PCM3006:inst6|R_IN[14]               ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[29]           ; 0                 ; OFF     ;
;      - PCM3006:inst6|COUNT[0]               ; 0                 ; OFF     ;
;      - PCM3006:inst6|COUNT[1]               ; 0                 ; OFF     ;
;      - PCM3006:inst6|COUNT[3]               ; 0                 ; OFF     ;
;      - PCM3006:inst6|COUNT[4]               ; 0                 ; OFF     ;
;      - PCM3006:inst6|COUNT[5]               ; 0                 ; OFF     ;
;      - PCM3006:inst6|COUNT[6]               ; 0                 ; OFF     ;
;      - cordic_core:inst1|state.processing   ; 0                 ; OFF     ;
;      - cordic_core:inst1|pass_count[3]      ; 0                 ; OFF     ;
;      - cordic_core:inst1|pass_count[2]      ; 0                 ; OFF     ;
;      - cordic_core:inst1|pass_count[1]      ; 0                 ; OFF     ;
;      - cordic_core:inst1|pass_count[0]      ; 0                 ; OFF     ;
;      - PCM3006:inst6|NEW_SAMPLE             ; 0                 ; OFF     ;
;      - PCM3006:inst6|R_IN[13]               ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[28]           ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_phase[19]      ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_phase[15]      ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_phase[16]      ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_phase[17]      ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_phase[18]      ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_phase[7]       ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_phase[6]       ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_phase[5]       ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_phase[4]       ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_phase[3]       ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_phase[2]       ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_phase[0]       ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_phase[1]       ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_phase[13]      ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_phase[12]      ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_phase[11]      ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_phase[14]      ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_phase[10]      ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_phase[9]       ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_phase[8]       ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_cos[19]        ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_sin[19]        ; 0                 ; OFF     ;
;      - PCM3006:inst6|R_IN[12]               ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[27]           ; 0                 ; OFF     ;
;      - mag_phase_accu:inst|PHASE_INT[15]    ; 0                 ; OFF     ;
;      - mag_phase_accu:inst|PHASE_INT[13]    ; 0                 ; OFF     ;
;      - mag_phase_accu:inst|PHASE_INT[14]    ; 0                 ; OFF     ;
;      - mag_phase_accu:inst|PHASE_INT[5]     ; 0                 ; OFF     ;
;      - mag_phase_accu:inst|PHASE_INT[4]     ; 0                 ; OFF     ;
;      - mag_phase_accu:inst|PHASE_INT[3]     ; 0                 ; OFF     ;
;      - mag_phase_accu:inst|PHASE_INT[2]     ; 0                 ; OFF     ;
;      - mag_phase_accu:inst|PHASE_INT[1]     ; 0                 ; OFF     ;
;      - mag_phase_accu:inst|PHASE_INT[0]     ; 0                 ; OFF     ;
;      - mag_phase_accu:inst|PHASE_INT[11]    ; 0                 ; OFF     ;
;      - mag_phase_accu:inst|PHASE_INT[10]    ; 0                 ; OFF     ;
;      - mag_phase_accu:inst|PHASE_INT[9]     ; 0                 ; OFF     ;
;      - mag_phase_accu:inst|PHASE_INT[12]    ; 0                 ; OFF     ;
;      - mag_phase_accu:inst|PHASE_INT[8]     ; 0                 ; OFF     ;
;      - mag_phase_accu:inst|PHASE_INT[7]     ; 0                 ; OFF     ;
;      - mag_phase_accu:inst|PHASE_INT[6]     ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_cos[18]        ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_sin[18]        ; 0                 ; OFF     ;
;      - PCM3006:inst6|R_IN[11]               ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[26]           ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_cos[17]        ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_sin[17]        ; 0                 ; OFF     ;
;      - PCM3006:inst6|R_IN[10]               ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[25]           ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_cos[16]        ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_sin[16]        ; 0                 ; OFF     ;
;      - PCM3006:inst6|R_IN[9]                ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[24]           ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_cos[15]        ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_sin[15]        ; 0                 ; OFF     ;
;      - PCM3006:inst6|R_IN[8]                ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[23]           ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_cos[14]        ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_sin[14]        ; 0                 ; OFF     ;
;      - PCM3006:inst6|R_IN[7]                ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[22]           ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_cos[13]        ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_sin[13]        ; 0                 ; OFF     ;
;      - PCM3006:inst6|R_IN[6]                ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[21]           ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_cos[12]        ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_sin[12]        ; 0                 ; OFF     ;
;      - PCM3006:inst6|R_IN[5]                ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[20]           ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_cos[11]        ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_sin[11]        ; 0                 ; OFF     ;
;      - PCM3006:inst6|R_IN[4]                ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[19]           ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_cos[10]        ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_sin[10]        ; 0                 ; OFF     ;
;      - PCM3006:inst6|R_IN[3]                ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[18]           ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_cos[9]         ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_sin[9]         ; 0                 ; OFF     ;
;      - PCM3006:inst6|R_IN[2]                ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[17]           ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_cos[8]         ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_sin[8]         ; 0                 ; OFF     ;
;      - PCM3006:inst6|R_IN[1]                ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[16]           ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_cos[7]         ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_sin[7]         ; 0                 ; OFF     ;
;      - PCM3006:inst6|R_IN[0]                ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[15]           ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_cos[6]         ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_sin[6]         ; 0                 ; OFF     ;
;      - PCM3006:inst6|L_IN[15]               ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[14]           ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_cos[5]         ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_sin[5]         ; 0                 ; OFF     ;
;      - cordic_core:inst1|cos[15]            ; 0                 ; OFF     ;
;      - PCM3006:inst6|L_IN[14]               ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[13]           ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_cos[4]         ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_sin[4]         ; 0                 ; OFF     ;
;      - cordic_core:inst1|cos[14]            ; 0                 ; OFF     ;
;      - PCM3006:inst6|L_IN[13]               ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[12]           ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_cos[3]         ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_sin[3]         ; 0                 ; OFF     ;
;      - cordic_core:inst1|cos[13]            ; 0                 ; OFF     ;
;      - PCM3006:inst6|L_IN[12]               ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[11]           ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_cos[2]         ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_sin[2]         ; 0                 ; OFF     ;
;      - cordic_core:inst1|cos[12]            ; 0                 ; OFF     ;
;      - PCM3006:inst6|L_IN[11]               ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[10]           ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_cos[1]         ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_sin[1]         ; 0                 ; OFF     ;
;      - cordic_core:inst1|cos[11]            ; 0                 ; OFF     ;
;      - PCM3006:inst6|L_IN[10]               ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[9]            ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_cos[0]         ; 0                 ; OFF     ;
;      - cordic_core:inst1|cur_sin[0]         ; 0                 ; OFF     ;
;      - cordic_core:inst1|cos[10]            ; 0                 ; OFF     ;
;      - PCM3006:inst6|L_IN[9]                ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[8]            ; 0                 ; OFF     ;
;      - cordic_core:inst1|cos[9]             ; 0                 ; OFF     ;
;      - PCM3006:inst6|L_IN[8]                ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[7]            ; 0                 ; OFF     ;
;      - cordic_core:inst1|cos[8]             ; 0                 ; OFF     ;
;      - PCM3006:inst6|L_IN[7]                ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[6]            ; 0                 ; OFF     ;
;      - cordic_core:inst1|cos[7]             ; 0                 ; OFF     ;
;      - PCM3006:inst6|L_IN[6]                ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[5]            ; 0                 ; OFF     ;
;      - cordic_core:inst1|cos[6]             ; 0                 ; OFF     ;
;      - PCM3006:inst6|L_IN[5]                ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[4]            ; 0                 ; OFF     ;
;      - cordic_core:inst1|cos[5]             ; 0                 ; OFF     ;
;      - PCM3006:inst6|L_IN[4]                ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[3]            ; 0                 ; OFF     ;
;      - cordic_core:inst1|cos[4]             ; 0                 ; OFF     ;
;      - PCM3006:inst6|L_IN[3]                ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[2]            ; 0                 ; OFF     ;
;      - cordic_core:inst1|cos[3]             ; 0                 ; OFF     ;
;      - PCM3006:inst6|L_IN[2]                ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[1]            ; 0                 ; OFF     ;
;      - cordic_core:inst1|cos[2]             ; 0                 ; OFF     ;
;      - PCM3006:inst6|L_IN[1]                ; 0                 ; OFF     ;
;      - PCM3006:inst6|SHIFTOUT[0]            ; 0                 ; OFF     ;
;      - cordic_core:inst1|cos[1]             ; 0                 ; OFF     ;
;      - PCM3006:inst6|L_IN[0]                ; 0                 ; OFF     ;
;      - cordic_core:inst1|cos[0]             ; 0                 ; OFF     ;
;      - cordic_core:inst1|des_phase[2]       ; 0                 ; OFF     ;
;      - cordic_core:inst1|des_phase[3]       ; 0                 ; OFF     ;
;      - cordic_core:inst1|des_phase[4]       ; 0                 ; OFF     ;
;      - cordic_core:inst1|sin[15]            ; 0                 ; OFF     ;
;      - cordic_core:inst1|sin[14]            ; 0                 ; OFF     ;
;      - cordic_core:inst1|sin[13]            ; 0                 ; OFF     ;
;      - cordic_core:inst1|sin[12]            ; 0                 ; OFF     ;
;      - cordic_core:inst1|sin[11]            ; 0                 ; OFF     ;
;      - cordic_core:inst1|sin[10]            ; 0                 ; OFF     ;
;      - cordic_core:inst1|sin[9]             ; 0                 ; OFF     ;
;      - cordic_core:inst1|sin[8]             ; 0                 ; OFF     ;
;      - cordic_core:inst1|sin[7]             ; 0                 ; OFF     ;
;      - cordic_core:inst1|sin[6]             ; 0                 ; OFF     ;
;      - cordic_core:inst1|sin[5]             ; 0                 ; OFF     ;
;      - cordic_core:inst1|des_phase[6]       ; 0                 ; OFF     ;
;      - cordic_core:inst1|des_phase[12]      ; 0                 ; OFF     ;
;      - cordic_core:inst1|sin[4]             ; 0                 ; OFF     ;
;      - cordic_core:inst1|sin[3]             ; 0                 ; OFF     ;
;      - cordic_core:inst1|des_phase[14]      ; 0                 ; OFF     ;
;      - cordic_core:inst1|sin[2]             ; 0                 ; OFF     ;
;      - cordic_core:inst1|sin[1]             ; 0                 ; OFF     ;
;      - cordic_core:inst1|des_phase[7]       ; 0                 ; OFF     ;
;      - cordic_core:inst1|sin[0]             ; 0                 ; OFF     ;
;      - cordic_core:inst1|des_phase[13]      ; 0                 ; OFF     ;
;      - cordic_core:inst1|des_phase[10]      ; 0                 ; OFF     ;
;      - cordic_core:inst1|des_phase[8]       ; 0                 ; OFF     ;
;      - cordic_core:inst1|des_phase[11]      ; 0                 ; OFF     ;
;      - cordic_core:inst1|des_phase[15]      ; 0                 ; OFF     ;
;      - cordic_core:inst1|des_phase[17]      ; 0                 ; OFF     ;
;      - cordic_core:inst1|des_phase[9]       ; 0                 ; OFF     ;
;      - cordic_core:inst1|des_phase[5]       ; 0                 ; OFF     ;
;      - cordic_core:inst1|des_phase[16]      ; 0                 ; OFF     ;
;      - cordic_core:inst1|state.idle         ; 0                 ; OFF     ;
;      - cordic_core:inst1|state.firststage   ; 0                 ; OFF     ;
;      - PCM3006:inst6|BCKOUT_INT             ; 0                 ; OFF     ;
; SWITCH1                                     ;                   ;         ;
;      - cordic_core:inst1|state.processing   ; 0                 ; ON      ;
;      - cordic_core:inst1|sin[15]~31         ; 0                 ; ON      ;
;      - cordic_core:inst1|ready~109          ; 0                 ; ON      ;
;      - cordic_core:inst1|state~33           ; 0                 ; ON      ;
;      - cordic_core:inst1|cur_cos[19]        ; 0                 ; ON      ;
;      - cordic_core:inst1|pass_count[0]~597  ; 0                 ; ON      ;
;      - cordic_core:inst1|cur_phase[2]~278   ; 0                 ; ON      ;
;      - mag_phase_accu:inst|PHASE_INT[15]    ; 0                 ; ON      ;
;      - mag_phase_accu:inst|PHASE_INT[13]    ; 0                 ; ON      ;
;      - mag_phase_accu:inst|PHASE_INT[14]    ; 0                 ; ON      ;
;      - mag_phase_accu:inst|PHASE_INT[5]     ; 0                 ; ON      ;
;      - mag_phase_accu:inst|PHASE_INT[4]     ; 0                 ; ON      ;
;      - mag_phase_accu:inst|PHASE_INT[3]     ; 0                 ; ON      ;
;      - mag_phase_accu:inst|PHASE_INT[2]     ; 0                 ; ON      ;
;      - mag_phase_accu:inst|PHASE_INT[1]     ; 0                 ; ON      ;
;      - mag_phase_accu:inst|PHASE_INT[0]     ; 0                 ; ON      ;
;      - mag_phase_accu:inst|PHASE_INT[11]    ; 0                 ; ON      ;
;      - mag_phase_accu:inst|PHASE_INT[10]    ; 0                 ; ON      ;
;      - mag_phase_accu:inst|PHASE_INT[9]     ; 0                 ; ON      ;
;      - mag_phase_accu:inst|PHASE_INT[12]    ; 0                 ; ON      ;
;      - mag_phase_accu:inst|PHASE_INT[8]     ; 0                 ; ON      ;
;      - mag_phase_accu:inst|PHASE_INT[7]     ; 0                 ; ON      ;
;      - mag_phase_accu:inst|PHASE_INT[6]     ; 0                 ; ON      ;
;      - cordic_core:inst1|cur_cos[18]        ; 0                 ; ON      ;
;      - mag_phase_accu:inst|PHASE_INT[8]~831 ; 0                 ; ON      ;
;      - cordic_core:inst1|cur_cos[17]        ; 0                 ; ON      ;
;      - cordic_core:inst1|cur_cos[16]        ; 0                 ; ON      ;
;      - cordic_core:inst1|cur_cos[15]        ; 0                 ; ON      ;
;      - cordic_core:inst1|cur_cos[14]        ; 0                 ; ON      ;
;      - cordic_core:inst1|cur_cos[13]        ; 0                 ; ON      ;
;      - cordic_core:inst1|cur_cos[12]        ; 0                 ; ON      ;
;      - cordic_core:inst1|cur_cos[11]        ; 0                 ; ON      ;
;      - cordic_core:inst1|cur_cos[10]        ; 0                 ; ON      ;
;      - cordic_core:inst1|cur_cos[9]         ; 0                 ; ON      ;
;      - cordic_core:inst1|cur_cos[8]         ; 0                 ; ON      ;
;      - cordic_core:inst1|cur_cos[7]         ; 0                 ; ON      ;
;      - cordic_core:inst1|cur_cos[6]         ; 0                 ; ON      ;
;      - cordic_core:inst1|cur_cos[5]         ; 0                 ; ON      ;
;      - cordic_core:inst1|cur_cos[4]         ; 0                 ; ON      ;
;      - cordic_core:inst1|cur_cos[3]         ; 0                 ; ON      ;
;      - cordic_core:inst1|cur_cos[2]         ; 0                 ; ON      ;
;      - cordic_core:inst1|cur_cos[1]         ; 0                 ; ON      ;
;      - cordic_core:inst1|cur_cos[0]         ; 0                 ; ON      ;
; DIPSWITCH[7]                                ;                   ;         ;
;      - cordic_core:inst1|Selector2~306      ; 0                 ; ON      ;
; DIPSWITCH[6]                                ;                   ;         ;
;      - cordic_core:inst1|Selector3~298      ; 0                 ; ON      ;
; DIPSWITCH[5]                                ;                   ;         ;
;      - cordic_core:inst1|Selector4~298      ; 1                 ; ON      ;
; DIPSWITCH[4]                                ;                   ;         ;
;      - cordic_core:inst1|Selector5~298      ; 0                 ; ON      ;
; DIPSWITCH[3]                                ;                   ;         ;
;      - cordic_core:inst1|Selector6~306      ; 1                 ; ON      ;
; DIPSWITCH[2]                                ;                   ;         ;
;      - cordic_core:inst1|Selector7~298      ; 0                 ; ON      ;
; DIPSWITCH[1]                                ;                   ;         ;
;      - cordic_core:inst1|Selector8~298      ; 0                 ; ON      ;
; DIPSWITCH[0]                                ;                   ;         ;
;      - cordic_core:inst1|Selector9~298      ; 0                 ; ON      ;
+---------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                               ;
+--------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+
; Name                                 ; Location      ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ;
+--------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+
; 12_288MHz                            ; PIN_B12       ; 205     ; Clock                     ; yes    ; Global clock         ; GCLK7            ;
; PCM3006:inst6|NEGEDGE_BCK            ; LC_X30_Y9_N4  ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; SWITCH1                              ; PIN_T15       ; 43      ; Clock enable, Sync. clear ; no     ; --                   ; --               ;
; cordic_core:inst1|cur_phase[2]~278   ; LC_X39_Y12_N9 ; 21      ; Clock enable              ; no     ; --                   ; --               ;
; cordic_core:inst1|cur_sin[0]~142     ; LC_X38_Y11_N4 ; 20      ; Clock enable              ; no     ; --                   ; --               ;
; cordic_core:inst1|ready              ; LC_X39_Y11_N2 ; 33      ; Clock enable              ; no     ; --                   ; --               ;
; cordic_core:inst1|sin[15]~31         ; LC_X38_Y11_N9 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; cordic_core:inst1|state.idle         ; LC_X38_Y11_N4 ; 53      ; Sync. clear               ; no     ; --                   ; --               ;
; cordic_core:inst1|state~33           ; LC_X39_Y12_N3 ; 18      ; Clock enable              ; no     ; --                   ; --               ;
; mag_phase_accu:inst|PHASE_INT[8]~831 ; LC_X38_Y10_N3 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
+--------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+


+--------------------------------------------------------------------------+
; Global & Other Fast Signals                                              ;
+-----------+----------+---------+----------------------+------------------+
; Name      ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-----------+----------+---------+----------------------+------------------+
; 12_288MHz ; PIN_B12  ; 205     ; Global clock         ; GCLK7            ;
+-----------+----------+---------+----------------------+------------------+


+------------------------------------------------+
; Non-Global High Fan-Out Signals                ;
+--------------------------------------+---------+
; Name                                 ; Fan-Out ;
+--------------------------------------+---------+
; cordic_core:inst1|pass_count[0]      ; 63      ;
; cordic_core:inst1|pass_count[1]      ; 59      ;
; cordic_core:inst1|pass_count[3]      ; 56      ;
; cordic_core:inst1|state.idle         ; 53      ;
; cordic_core:inst1|pass_count[2]      ; 53      ;
; SWITCH1                              ; 43      ;
; cordic_core:inst1|LessThan0~1333     ; 41      ;
; cordic_core:inst1|state.firststage   ; 34      ;
; cordic_core:inst1|ready              ; 33      ;
; cordic_core:inst1|sin[15]~31         ; 32      ;
; PCM3006:inst6|NEGEDGE_BCK            ; 32      ;
; PCM3006:inst6|Equal0~65              ; 32      ;
; PCM3006:inst6|Equal0~64              ; 32      ;
; cordic_core:inst1|LessThan0~1332     ; 26      ;
; cordic_core:inst1|cur_phase[2]~278   ; 21      ;
; cordic_core:inst1|cur_sin[0]~142     ; 20      ;
; cordic_core:inst1|cur_cos[19]        ; 19      ;
; cordic_core:inst1|state~33           ; 18      ;
; cordic_core:inst1|LessThan0~1334     ; 17      ;
; cordic_core:inst1|cur_sin[19]        ; 17      ;
; cordic_core:inst1|state.processing   ; 17      ;
; mag_phase_accu:inst|PHASE_INT[8]~831 ; 16      ;
; cordic_core:inst1|Equal0~40          ; 14      ;
; cordic_core:inst1|Selector10~147     ; 13      ;
; cordic_core:inst1|cur_phase[19]      ; 13      ;
; PCM3006:inst6|NEW_SAMPLE             ; 13      ;
; cordic_core:inst1|Selector10~148     ; 12      ;
; cordic_core:inst1|des_phase[17]      ; 12      ;
; cordic_core:inst1|Add1~4929          ; 8       ;
; cordic_core:inst1|Add1~4926          ; 8       ;
; cordic_core:inst1|Add1~4925          ; 8       ;
; cordic_core:inst1|Add1~4964          ; 7       ;
; cordic_core:inst1|cur_cos[18]        ; 7       ;
; cordic_core:inst1|Add1~4953          ; 6       ;
; cordic_core:inst1|Add1~4952          ; 6       ;
; cordic_core:inst1|cur_cos[15]        ; 6       ;
; cordic_core:inst1|cur_cos[16]        ; 6       ;
; cordic_core:inst1|cur_cos[17]        ; 6       ;
; cordic_core:inst1|Add3~4736          ; 5       ;
; cordic_core:inst1|Add1~4951          ; 5       ;
; cordic_core:inst1|cur_cos[6]         ; 5       ;
; cordic_core:inst1|cur_cos[7]         ; 5       ;
; cordic_core:inst1|Add3~4709          ; 5       ;
; cordic_core:inst1|cur_cos[8]         ; 5       ;
; cordic_core:inst1|Add1~4921          ; 5       ;
; cordic_core:inst1|cur_cos[12]        ; 5       ;
; cordic_core:inst1|Add3~4694          ; 5       ;
; cordic_core:inst1|cur_cos[13]        ; 5       ;
; cordic_core:inst1|Add1~4906          ; 5       ;
; cordic_core:inst1|cur_cos[14]        ; 5       ;
+--------------------------------------+---------+


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-----------------------+
; C4s                        ; 430 / 30,600 ( 1 % )  ;
; Direct links               ; 95 / 43,552 ( < 1 % ) ;
; Global clocks              ; 1 / 8 ( 13 % )        ;
; LAB clocks                 ; 7 / 312 ( 2 % )       ;
; LUT chains                 ; 47 / 10,854 ( < 1 % ) ;
; Local interconnects        ; 741 / 43,552 ( 2 % )  ;
; M4K buffers                ; 0 / 1,872 ( 0 % )     ;
; R4s                        ; 424 / 28,560 ( 1 % )  ;
+----------------------------+-----------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 9.50) ; Number of LABs  (Total = 52) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 1                            ;
; 2                                          ; 0                            ;
; 3                                          ; 0                            ;
; 4                                          ; 0                            ;
; 5                                          ; 1                            ;
; 6                                          ; 0                            ;
; 7                                          ; 2                            ;
; 8                                          ; 3                            ;
; 9                                          ; 0                            ;
; 10                                         ; 45                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.29) ; Number of LABs  (Total = 52) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 34                           ;
; 1 Clock enable                     ; 23                           ;
; 1 Sync. clear                      ; 6                            ;
; 2 Clock enables                    ; 4                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 10.06) ; Number of LABs  (Total = 52) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 4                            ;
; 9                                            ; 3                            ;
; 10                                           ; 36                           ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 2                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.02) ; Number of LABs  (Total = 52) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 3                            ;
; 2                                               ; 1                            ;
; 3                                               ; 0                            ;
; 4                                               ; 6                            ;
; 5                                               ; 7                            ;
; 6                                               ; 4                            ;
; 7                                               ; 5                            ;
; 8                                               ; 12                           ;
; 9                                               ; 6                            ;
; 10                                              ; 6                            ;
; 11                                              ; 0                            ;
; 12                                              ; 1                            ;
; 13                                              ; 0                            ;
; 14                                              ; 0                            ;
; 15                                              ; 0                            ;
; 16                                              ; 0                            ;
; 17                                              ; 0                            ;
; 18                                              ; 0                            ;
; 19                                              ; 0                            ;
; 20                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 13.90) ; Number of LABs  (Total = 52) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 2                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 2                            ;
; 9                                            ; 6                            ;
; 10                                           ; 0                            ;
; 11                                           ; 3                            ;
; 12                                           ; 2                            ;
; 13                                           ; 3                            ;
; 14                                           ; 6                            ;
; 15                                           ; 8                            ;
; 16                                           ; 7                            ;
; 17                                           ; 3                            ;
; 18                                           ; 1                            ;
; 19                                           ; 4                            ;
; 20                                           ; 0                            ;
; 21                                           ; 3                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+-------------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                           ;
+--------------------------------------------------------------------------------+----------------+
; Name                                                                           ; Value          ;
+--------------------------------------------------------------------------------+----------------+
; Auto Fit Point 1 - Fit Attempt 1                                               ; ff             ;
; Mid Wire Use - Fit Attempt 1                                                   ; 2              ;
; Mid Slack - Fit Attempt 1                                                      ; 65054          ;
; Internal Atom Count - Fit Attempt 1                                            ; 495            ;
; LE/ALM Count - Fit Attempt 1                                                   ; 495            ;
; LAB Count - Fit Attempt 1                                                      ; 53             ;
; Outputs per Lab - Fit Attempt 1                                                ; 7.019          ;
; Inputs per LAB - Fit Attempt 1                                                 ; 13.057         ;
; Global Inputs per LAB - Fit Attempt 1                                          ; 0.642          ;
; LAB Constraint 'non-global clock / CE pair + async load' - Fit Attempt 1       ; 0:53           ;
; LAB Constraint 'ce + sync load' - Fit Attempt 1                                ; 0:21;1:27;2:5  ;
; LAB Constraint 'non-global controls' - Fit Attempt 1                           ; 0:21;1:21;2:11 ;
; LAB Constraint 'un-route combination' - Fit Attempt 1                          ; 0:21;1:21;2:11 ;
; LAB Constraint 'non-global with asyn_clear' - Fit Attempt 1                    ; 0:21;1:21;2:11 ;
; LAB Constraint 'un-route with async_clear' - Fit Attempt 1                     ; 0:21;1:21;2:11 ;
; LAB Constraint 'non-global async clear + sync clear' - Fit Attempt 1           ; 0:47;1:6       ;
; LAB Constraint 'global non-clock/non-asynch_clear' - Fit Attempt 1             ; 0:53           ;
; LAB Constraint 'ygr_cl_ngclk_gclkce_sload_aload_constraint' - Fit Attempt 1    ; 0:21;1:32      ;
; LAB Constraint 'global control signals' - Fit Attempt 1                        ; 0:19;1:34      ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1                    ; 0:19;1:23;2:11 ;
; LAB Constraint 'aload_aclr pair with aload used' - Fit Attempt 1               ; 0:53           ;
; LAB Constraint 'aload_aclr pair' - Fit Attempt 1                               ; 0:19;1:34      ;
; LAB Constraint 'sload_sclear pair' - Fit Attempt 1                             ; 0:43;1:10      ;
; LAB Constraint 'invert_a constraint' - Fit Attempt 1                           ; 0:9;1:44       ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1                      ; 0:42;1:11      ;
; LAB Constraint 'use of ADATA or SDATA by registers constraint' - Fit Attempt 1 ; 0:53           ;
; LEs in Chains - Fit Attempt 1                                                  ; 87             ;
; LEs in Long Chains - Fit Attempt 1                                             ; 79             ;
; LABs with Chains - Fit Attempt 1                                               ; 12             ;
; LABs with Multiple Chains - Fit Attempt 1                                      ; 0              ;
; Time - Fit Attempt 1                                                           ; 0              ;
; Time in tsm_tan.dll - Fit Attempt 1                                            ; 0.050          ;
+--------------------------------------------------------------------------------+----------------+


+---------------------------------------------+
; Advanced Data - Placement                   ;
+-------------------------------------+-------+
; Name                                ; Value ;
+-------------------------------------+-------+
; Auto Fit Point 2 - Fit Attempt 1    ; ff    ;
; Early Wire Use - Fit Attempt 1      ; 1     ;
; Early Slack - Fit Attempt 1         ; 61383 ;
; Auto Fit Point 3 - Fit Attempt 1    ; ff    ;
; Auto Fit Point 4 - Fit Attempt 1    ; ff    ;
; Mid Wire Use - Fit Attempt 1        ; 1     ;
; Mid Slack - Fit Attempt 1           ; 62741 ;
; Late Wire Use - Fit Attempt 1       ; 2     ;
; Late Slack - Fit Attempt 1          ; 62741 ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff    ;
; Time - Fit Attempt 1                ; 1     ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.340 ;
+-------------------------------------+-------+


+---------------------------------------------+
; Advanced Data - Routing                     ;
+-------------------------------------+-------+
; Name                                ; Value ;
+-------------------------------------+-------+
; Early Slack - Fit Attempt 1         ; 64860 ;
; Early Wire Use - Fit Attempt 1      ; 2     ;
; Peak Regional Wire - Fit Attempt 1  ; 8     ;
; Mid Slack - Fit Attempt 1           ; 62771 ;
; Late Slack - Fit Attempt 1          ; 62771 ;
; Late Slack - Fit Attempt 1          ; 62771 ;
; Late Wire Use - Fit Attempt 1       ; 2     ;
; Time - Fit Attempt 1                ; 3     ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 1.063 ;
+-------------------------------------+-------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 6.0 Build 202 06/20/2006 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Jul 10 02:43:33 2006
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off ex12 -c ex12
Info: Selected device EP1C12F256C7 for design "ex12"
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1C6F256C7 is compatible
    Info: Device EP1C6F256I7 is compatible
    Info: Device EP1C12F256I7 is compatible
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Info: Completed User Assigned Global Signals Promotion Operation
Info: DQS I/O pins require 0 global routing resources
Info: Automatically promoted signal "12_288MHz" to use Global clock
Info: Pin "12_288MHz" drives global clock, but is not placed in a dedicated clock pin position
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Extra Info: Moving registers into I/O cells, LUTs, and RAM blocks to improve timing and density
Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
Info: Finished register packing: elapsed time is 00:00:00
Warning: Ignored I/O standard assignments to the following nodes
    Warning: Ignored I/O standard assignment to node "50MHz"
    Warning: Ignored I/O standard assignment to node "LED[1]"
    Warning: Ignored I/O standard assignment to node "SWITCH2"
    Warning: Ignored I/O standard assignment to node "altera_reserved_tck"
    Warning: Ignored I/O standard assignment to node "altera_reserved_tdi"
    Warning: Ignored I/O standard assignment to node "altera_reserved_tdo"
    Warning: Ignored I/O standard assignment to node "altera_reserved_tms"
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "50MHz" is assigned to location or region, but does not exist in design
    Warning: Node "LED[1]" is assigned to location or region, but does not exist in design
    Warning: Node "SWITCH2" is assigned to location or region, but does not exist in design
    Warning: Node "altera_reserved_tck" is assigned to location or region, but does not exist in design
    Warning: Node "altera_reserved_tdi" is assigned to location or region, but does not exist in design
    Warning: Node "altera_reserved_tdo" is assigned to location or region, but does not exist in design
    Warning: Node "altera_reserved_tms" is assigned to location or region, but does not exist in design
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Estimated most critical path is register to register delay of 13.650 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X39_Y15; Fanout = 4; REG Node = 'cordic_core:inst1|cur_phase[1]'
    Info: 2: + IC(1.226 ns) + CELL(0.101 ns) = 1.327 ns; Loc. = LAB_X39_Y12; Fanout = 1; COMB Node = 'cordic_core:inst1|LessThan0~1312'
    Info: 3: + IC(0.234 ns) + CELL(0.390 ns) = 1.951 ns; Loc. = LAB_X39_Y12; Fanout = 1; COMB Node = 'cordic_core:inst1|LessThan0~1313'
    Info: 4: + IC(0.234 ns) + CELL(0.390 ns) = 2.575 ns; Loc. = LAB_X39_Y12; Fanout = 1; COMB Node = 'cordic_core:inst1|LessThan0~1315'
    Info: 5: + IC(0.234 ns) + CELL(0.390 ns) = 3.199 ns; Loc. = LAB_X39_Y12; Fanout = 1; COMB Node = 'cordic_core:inst1|LessThan0~1316'
    Info: 6: + IC(0.664 ns) + CELL(0.522 ns) = 4.385 ns; Loc. = LAB_X38_Y13; Fanout = 1; COMB Node = 'cordic_core:inst1|LessThan0~1321'
    Info: 7: + IC(0.320 ns) + CELL(0.258 ns) = 4.963 ns; Loc. = LAB_X38_Y13; Fanout = 29; COMB Node = 'cordic_core:inst1|LessThan0~1332'
    Info: 8: + IC(1.245 ns) + CELL(0.522 ns) = 6.730 ns; Loc. = LAB_X32_Y12; Fanout = 8; COMB Node = 'cordic_core:inst1|Add1~4929'
    Info: 9: + IC(1.514 ns) + CELL(0.258 ns) = 8.502 ns; Loc. = LAB_X38_Y13; Fanout = 3; COMB Node = 'cordic_core:inst1|Add3~4734'
    Info: 10: + IC(1.259 ns) + CELL(0.509 ns) = 10.270 ns; Loc. = LAB_X35_Y10; Fanout = 2; COMB Node = 'cordic_core:inst1|Add3~4730COUT1_4762'
    Info: 11: + IC(0.000 ns) + CELL(0.071 ns) = 10.341 ns; Loc. = LAB_X35_Y10; Fanout = 2; COMB Node = 'cordic_core:inst1|Add3~4724COUT1_4763'
    Info: 12: + IC(0.000 ns) + CELL(0.071 ns) = 10.412 ns; Loc. = LAB_X35_Y10; Fanout = 2; COMB Node = 'cordic_core:inst1|Add3~4718COUT1_4764'
    Info: 13: + IC(0.000 ns) + CELL(0.071 ns) = 10.483 ns; Loc. = LAB_X35_Y10; Fanout = 2; COMB Node = 'cordic_core:inst1|Add3~4712COUT1_4765'
    Info: 14: + IC(0.000 ns) + CELL(0.228 ns) = 10.711 ns; Loc. = LAB_X35_Y10; Fanout = 6; COMB Node = 'cordic_core:inst1|Add3~4709'
    Info: 15: + IC(0.000 ns) + CELL(0.120 ns) = 10.831 ns; Loc. = LAB_X35_Y10; Fanout = 6; COMB Node = 'cordic_core:inst1|Add3~4694'
    Info: 16: + IC(0.000 ns) + CELL(0.601 ns) = 11.432 ns; Loc. = LAB_X35_Y9; Fanout = 2; COMB Node = 'cordic_core:inst1|Add3~4687'
    Info: 17: + IC(1.103 ns) + CELL(0.390 ns) = 12.925 ns; Loc. = LAB_X38_Y11; Fanout = 1; COMB Node = 'cordic_core:inst1|Selector6~305'
    Info: 18: + IC(0.188 ns) + CELL(0.537 ns) = 13.650 ns; Loc. = LAB_X38_Y11; Fanout = 8; REG Node = 'cordic_core:inst1|cur_cos[15]'
    Info: Total cell delay = 5.429 ns ( 39.77 % )
    Info: Total interconnect delay = 8.221 ns ( 60.23 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 1% of the available device resources. Peak interconnect usage is 7%
    Info: The peak interconnect region extends from location x32_y0 to location x42_y13
Info: Fitter routing operations ending: elapsed time is 00:00:03
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Warning: Following 1 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin RESETn has VCC driving its datain port
Info: Quartus II Fitter was successful. 0 errors, 17 warnings
    Info: Processing ended: Mon Jul 10 11:43:45 2006
    Info: Elapsed time: 09:00:12


