n work UART_SD verilog;
av .compile_point_summary_status "Mapped";
av .compile_point_summary_reason "No database";
av .compile_point_update_model 0;
av .compile_point_fast_synthesis "No";
av .compile_point_cputime_used 6.125;
av .compile_point_starttime_stamp "Tue Dec  6 10:29:28 2022";
av .compile_point_endtime_stamp "Tue Dec  6 10:29:34 2022";
av .compile_point_realtime_used 6.312;
