# lab04

Jaider Neira 
Sergio Obando
Julian Diaz

BCD2SSeg

# Introducción
montaje se simulacion.
![sseg](https://github.com/ELINGAP-7545/lab04-grupo-1/blob/master/Imagenes/uno.jpeg)


* Definir en  HDL el comportamiento del sistema ** :  Use Verilog para hacer la descripción funcional
**simulación de Sistema** :  Use el Testbench para este fin.

