# 概论作业3 (Sep/25/2018)

## 1.	详述通用的高速缓存存储器结构及工作原理
高速缓冲存储器是存在于主存与CPU之间的一级存储器，由静态存储芯片组成，容量比较小但速度比主存高得多，接近于CPU的速度。主要由三大部分组成：Cache存储体：存放由主存调入的指令与数据块；地址转换部件：建立目录表以实现主存地址到缓存地址的转换；替换部件：在缓存已满时按一定策略进行数据块替换，并修改地址转换部件。

当CPU处理数据时，它会先到Cache中去寻找，如果数据因之前的操作已经读取而被暂存其中，就不需要再从随机存取存储器中读取数据——由于CPU的运行速度一般比主内存的读取速度快，主存储器周期（访问主存储器所需要的时间）为数个时钟周期。因此若要访问主内存的话，就必须等待数个CPU周期从而造成浪费。当处理器发出内存访问请求时，会先查看缓存内是否有请求数据。如果存在（命中），则不经访问内存直接返回该数据；如果不存在（失效），则要先把内存中的相应数据载入缓存，再将其返回处理器。

提供“缓存”的目的是为了让数据访问的速度适应CPU的处理速度，其基于的原理是内存中“程序执行与数据访问的局域性行为”，即一定程序执行时间和空间内，被访问的代码集中于一部分。为了充分发挥缓存的作用，不仅依靠“暂存刚刚访问过的数据”，还要使用硬件实现的指令预测与数据预取技术——尽可能把将要使用的数据预先从内存中取到缓存里。

