TimeQuest Timing Analyzer report for test2
Thu Jun 30 11:32:58 2022
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Hold: 'clk'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clk'
 28. Slow 1200mV 0C Model Hold: 'clk'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Propagation Delay
 35. Minimum Propagation Delay
 36. Slow 1200mV 0C Model Metastability Report
 37. Fast 1200mV 0C Model Setup Summary
 38. Fast 1200mV 0C Model Hold Summary
 39. Fast 1200mV 0C Model Recovery Summary
 40. Fast 1200mV 0C Model Removal Summary
 41. Fast 1200mV 0C Model Minimum Pulse Width Summary
 42. Fast 1200mV 0C Model Setup: 'clk'
 43. Fast 1200mV 0C Model Hold: 'clk'
 44. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Propagation Delay
 50. Minimum Propagation Delay
 51. Fast 1200mV 0C Model Metastability Report
 52. Multicorner Timing Analysis Summary
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Progagation Delay
 58. Minimum Progagation Delay
 59. Board Trace Model Assignments
 60. Input Transition Times
 61. Slow Corner Signal Integrity Metrics
 62. Fast Corner Signal Integrity Metrics
 63. Setup Transfers
 64. Hold Transfers
 65. Report TCCS
 66. Report RSKM
 67. Unconstrained Paths
 68. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                   ;
+--------------------+----------------------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition ;
; Revision Name      ; test2                                                          ;
; Device Family      ; Cyclone III                                                    ;
; Device Name        ; EP3C5E144C8                                                    ;
; Timing Models      ; Final                                                          ;
; Delay Model        ; Combined                                                       ;
; Rise/Fall Delays   ; Enabled                                                        ;
+--------------------+----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 193.5 MHz ; 193.5 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -4.168 ; -36.570            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.762 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -25.305                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                       ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.168 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.088      ;
; -4.096 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.016      ;
; -4.023 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.943      ;
; -4.022 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.942      ;
; -3.968 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.888      ;
; -3.968 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.888      ;
; -3.968 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.888      ;
; -3.957 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.877      ;
; -3.767 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.687      ;
; -3.689 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.609      ;
; -3.659 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.579      ;
; -3.659 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.579      ;
; -3.659 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.579      ;
; -3.544 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.464      ;
; -3.543 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.463      ;
; -3.417 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.337      ;
; -2.895 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.814      ;
; -2.749 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.668      ;
; -2.721 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[9]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.640      ;
; -2.710 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[9]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.629      ;
; -2.559 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.478      ;
; -2.480 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[8]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.399      ;
; -2.412 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[9]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.331      ;
; -2.411 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.331      ;
; -2.403 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.322      ;
; -2.400 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.320      ;
; -2.334 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[8]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.253      ;
; -2.144 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[8]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.063      ;
; -2.102 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.022      ;
; -2.076 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[9]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.995      ;
; -1.988 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[8]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.907      ;
; -1.868 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.787      ;
; -1.860 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.780      ;
; -1.816 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[4]                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.736      ;
; -1.812 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[4]                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.732      ;
; -1.725 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[4]                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.645      ;
; -1.647 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.566      ;
; -1.644 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.564      ;
; -1.575 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.494      ;
; -1.503 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[4]                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.423      ;
; -1.489 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.409      ;
; -1.483 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.403      ;
; -1.330 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[10]                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 2.250      ;
; -1.326 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.246      ;
; -1.251 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[10]                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 2.171      ;
; -1.135 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.055      ;
; -1.130 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.050      ;
; -1.127 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.047      ;
; -1.061 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[10]                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 1.981      ;
; -0.959 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 1.878      ;
; -0.906 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[10]                                                 ; clk          ; clk         ; 1.000        ; -0.081     ; 1.826      ;
; -0.823 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 1.742      ;
; -0.818 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 1.738      ;
; -0.782 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 1.702      ;
; -0.738 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 1.657      ;
; -0.666 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 1.585      ;
; -0.664 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 1.584      ;
; -0.633 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 1.553      ;
; -0.627 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 1.547      ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                       ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.762 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.075      ;
; 1.092 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.405      ;
; 1.116 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.429      ;
; 1.130 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.443      ;
; 1.159 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.472      ;
; 1.230 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.543      ;
; 1.241 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.554      ;
; 1.253 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.566      ;
; 1.262 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.575      ;
; 1.268 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[8]                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.581      ;
; 1.310 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[10]                                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 1.624      ;
; 1.310 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.623      ;
; 1.327 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.640      ;
; 1.355 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.668      ;
; 1.366 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.679      ;
; 1.457 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.770      ;
; 1.467 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.780      ;
; 1.496 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.810      ;
; 1.507 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.821      ;
; 1.547 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[10]                                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 1.861      ;
; 1.547 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.861      ;
; 1.555 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.868      ;
; 1.569 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.882      ;
; 1.586 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.899      ;
; 1.611 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.924      ;
; 1.616 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.929      ;
; 1.620 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[10]                                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 1.934      ;
; 1.635 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.948      ;
; 1.660 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.973      ;
; 1.667 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[4]                                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.981      ;
; 1.699 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.012      ;
; 1.752 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 2.066      ;
; 1.765 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[8]                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.078      ;
; 1.766 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[4]                                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 2.080      ;
; 1.781 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.094      ;
; 1.781 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 2.095      ;
; 1.783 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 2.097      ;
; 1.790 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[10]                                                 ; clk          ; clk         ; 0.000        ; 0.082      ; 2.104      ;
; 1.802 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[4]                                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 2.116      ;
; 1.823 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 2.137      ;
; 1.852 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[4]                                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 2.166      ;
; 1.863 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 0.000        ; 0.082      ; 2.177      ;
; 1.884 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.197      ;
; 1.953 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[9]                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.266      ;
; 1.966 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.279      ;
; 1.993 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.081      ; 2.306      ;
; 1.997 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.310      ;
; 2.009 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[8]                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.322      ;
; 2.182 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.495      ;
; 2.209 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[9]                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.522      ;
; 2.269 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[8]                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.582      ;
; 2.525 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[9]                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.838      ;
; 2.593 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[9]                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.906      ;
; 2.734 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.081      ; 3.047      ;
; 2.833 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.081      ; 3.146      ;
; 2.873 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.081      ; 3.186      ;
; 2.901 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.081      ; 3.214      ;
; 3.139 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.081      ; 3.452      ;
; 3.238 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.081      ; 3.551      ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[0]                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[10]                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[1]                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[2]                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[3]                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[4]                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[5]                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[6]                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[7]                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[8]                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[9]                                                  ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[0]                                                  ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[10]                                                 ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[1]                                                  ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[2]                                                  ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[4]                                                  ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[5]                                                  ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[6]                                                  ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[8]                                                  ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[9]                                                  ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[3]                                                  ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[7]                                                  ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[0]                                                  ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[10]                                                 ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[1]                                                  ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[2]                                                  ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[4]                                                  ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[5]                                                  ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[6]                                                  ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[8]                                                  ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[9]                                                  ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[3]                                                  ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[7]                                                  ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst38|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                        ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst38|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                        ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst38|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                        ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst38|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                        ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[0]|clk                                                         ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[10]|clk                                                        ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[1]|clk                                                         ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[2]|clk                                                         ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[3]|clk                                                         ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[4]|clk                                                         ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[5]|clk                                                         ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[6]|clk                                                         ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[7]|clk                                                         ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[8]|clk                                                         ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[9]|clk                                                         ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                 ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                   ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                                 ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                   ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                     ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                                 ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst38|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                        ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst38|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                        ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst38|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                        ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst38|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                        ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[0]|clk                                                         ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[10]|clk                                                        ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[1]|clk                                                         ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[2]|clk                                                         ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[3]|clk                                                         ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[4]|clk                                                         ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[5]|clk                                                         ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[6]|clk                                                         ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[7]|clk                                                         ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[8]|clk                                                         ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[9]|clk                                                         ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; res       ; clk        ; 3.944 ; 4.124 ; Rise       ; clk             ;
; xpin[*]   ; clk        ; 6.481 ; 6.794 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; 5.285 ; 5.584 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; 5.794 ; 6.081 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; 2.648 ; 2.848 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; 5.900 ; 6.018 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 5.733 ; 5.955 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; 6.067 ; 6.381 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; 6.481 ; 6.794 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; 5.158 ; 5.397 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; res       ; clk        ; 0.470  ; 0.333  ; Rise       ; clk             ;
; xpin[*]   ; clk        ; -2.116 ; -2.306 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; -2.224 ; -2.475 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; -2.323 ; -2.492 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; -2.154 ; -2.337 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; -2.358 ; -2.569 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; -2.289 ; -2.478 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; -2.367 ; -2.600 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; -2.362 ; -2.676 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; -2.116 ; -2.306 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; apin[*]    ; clk        ; 10.668 ; 10.278 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 9.449  ; 9.138  ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 9.218  ; 8.873  ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 9.719  ; 9.396  ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 9.570  ; 9.147  ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 9.796  ; 9.503  ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 8.844  ; 8.679  ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 8.925  ; 8.713  ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 10.668 ; 10.278 ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 9.418  ; 9.039  ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 13.267 ; 13.058 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 10.552 ; 10.217 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 10.769 ; 10.647 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 13.267 ; 13.058 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 9.233  ; 8.959  ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 8.106  ; 8.357  ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 8.399  ; 8.750  ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 8.236  ; 8.493  ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 9.233  ; 8.959  ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 9.272  ; 9.111  ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 7.196  ; 7.040  ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 8.259  ; 8.186  ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 9.043  ; 9.033  ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 8.233  ; 8.025  ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 6.822  ; 6.687  ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 7.857  ; 7.640  ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 6.696  ; 6.540  ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 7.809  ; 7.626  ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 7.153  ; 6.959  ; Rise       ; clk             ;
;  ypin[9]   ; clk        ; 9.272  ; 9.111  ; Rise       ; clk             ;
;  ypin[10]  ; clk        ; 7.581  ; 7.381  ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; apin[*]    ; clk        ; 8.066  ; 7.759  ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 8.066  ; 7.759  ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 8.349  ; 8.149  ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 8.330  ; 8.076  ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 8.734  ; 8.448  ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 8.864  ; 8.598  ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 8.305  ; 8.150  ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 8.188  ; 8.049  ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 9.576  ; 9.258  ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 8.577  ; 8.326  ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 9.025  ; 8.793  ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 9.025  ; 8.793  ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 9.543  ; 9.270  ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 11.893 ; 11.749 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 7.899  ; 8.141  ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 7.899  ; 8.141  ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 8.178  ; 8.517  ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 8.022  ; 8.270  ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 8.983  ; 8.718  ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 6.546  ; 6.395  ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 7.026  ; 6.874  ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 8.104  ; 8.037  ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 8.857  ; 8.850  ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 8.022  ; 7.820  ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 6.667  ; 6.536  ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 7.662  ; 7.454  ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 6.546  ; 6.395  ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 7.615  ; 7.438  ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 6.985  ; 6.797  ; Rise       ; clk             ;
;  ypin[9]   ; clk        ; 9.075  ; 8.924  ; Rise       ; clk             ;
;  ypin[10]  ; clk        ; 7.395  ; 7.203  ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; res        ; apin[0]     ; 8.168  ;        ;        ; 8.074  ;
; res        ; apin[1]     ;        ; 7.891  ; 8.337  ;        ;
; res        ; apin[2]     ; 8.438  ; 6.797  ; 7.280  ; 8.332  ;
; res        ; apin[3]     ;        ; 8.165  ; 8.689  ;        ;
; res        ; apin[4]     ; 7.478  ; 8.284  ; 8.748  ; 7.353  ;
; res        ; apin[5]     ;        ; 7.697  ; 7.963  ;        ;
; res        ; apin[6]     ;        ; 7.494  ; 7.877  ;        ;
; res        ; apin[7]     ; 9.475  ; 8.850  ; 9.358  ; 9.271  ;
; res        ; apin[8]     ; 7.119  ; 8.057  ; 8.537  ; 7.049  ;
; res        ; ctpin[0]    ; 9.139  ; 8.998  ; 9.504  ; 8.956  ;
; res        ; ctpin[5]    ; 9.514  ; 9.428  ; 9.721  ; 9.608  ;
; res        ; ctpin[6]    ; 12.012 ; 11.839 ; 12.219 ; 12.019 ;
; res        ; outpin[0]   ; 6.835  ;        ;        ; 7.242  ;
; res        ; outpin[1]   ;        ; 7.730  ; 7.614  ;        ;
; res        ; outpin[2]   ;        ; 7.300  ; 7.229  ;        ;
; res        ; outpin[3]   ;        ; 8.028  ; 8.487  ;        ;
; xpin[0]    ; ctpin[5]    ; 10.988 ;        ;        ; 11.071 ;
; xpin[0]    ; ctpin[6]    ; 13.485 ;        ;        ; 13.479 ;
; xpin[1]    ; ctpin[0]    ;        ; 10.585 ; 11.060 ;        ;
; xpin[1]    ; ctpin[5]    ; 11.496 ;        ;        ; 11.565 ;
; xpin[1]    ; ctpin[6]    ; 13.994 ; 13.305 ; 13.663 ; 13.976 ;
; xpin[3]    ; ctpin[0]    ; 11.160 ;        ;        ; 11.132 ;
; xpin[3]    ; ctpin[5]    ;        ; 11.384 ; 11.720 ;        ;
; xpin[3]    ; ctpin[6]    ;        ; 13.795 ; 14.218 ;        ;
; xpin[4]    ; ctpin[0]    ; 10.107 ;        ;        ; 10.069 ;
; xpin[4]    ; ctpin[5]    ;        ; 11.217 ; 11.657 ;        ;
; xpin[4]    ; ctpin[6]    ;        ; 13.628 ; 14.155 ;        ;
; xpin[5]    ; ctpin[0]    ; 11.137 ;        ;        ; 11.129 ;
; xpin[5]    ; ctpin[5]    ; 11.769 ; 10.821 ; 11.323 ; 11.865 ;
; xpin[5]    ; ctpin[6]    ; 14.267 ;        ;        ; 14.276 ;
; xpin[6]    ; ctpin[0]    ; 10.460 ;        ;        ; 10.568 ;
; xpin[6]    ; ctpin[5]    ;        ; 11.965 ; 12.496 ;        ;
; xpin[6]    ; ctpin[6]    ;        ; 14.376 ; 14.994 ;        ;
; xpin[7]    ; ctpin[5]    ; 10.862 ;        ;        ; 10.885 ;
; xpin[7]    ; ctpin[6]    ; 13.358 ;        ;        ; 13.292 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; res        ; apin[0]     ; 6.677  ;        ;        ; 6.533  ;
; res        ; apin[1]     ;        ; 6.525  ; 6.945  ;        ;
; res        ; apin[2]     ; 8.145  ; 6.654  ; 7.121  ; 7.992  ;
; res        ; apin[3]     ;        ; 6.890  ; 7.324  ;        ;
; res        ; apin[4]     ; 7.309  ; 8.080  ; 8.528  ; 7.189  ;
; res        ; apin[5]     ;        ; 6.915  ; 7.183  ;        ;
; res        ; apin[6]     ;        ; 6.526  ; 6.844  ;        ;
; res        ; apin[7]     ; 8.885  ; 8.601  ; 9.076  ; 8.652  ;
; res        ; apin[8]     ; 6.961  ; 7.768  ; 8.220  ; 6.895  ;
; res        ; ctpin[0]    ; 7.470  ; 8.245  ; 8.622  ; 7.384  ;
; res        ; ctpin[5]    ; 8.651  ; 8.245  ; 8.515  ; 8.621  ;
; res        ; ctpin[6]    ; 11.105 ; 10.622 ; 10.970 ; 10.995 ;
; res        ; outpin[0]   ; 6.690  ;        ;        ; 7.084  ;
; res        ; outpin[1]   ;        ; 7.485  ; 7.360  ;        ;
; res        ; outpin[2]   ;        ; 7.072  ; 6.991  ;        ;
; res        ; outpin[3]   ;        ; 7.812  ; 8.239  ;        ;
; xpin[0]    ; ctpin[5]    ; 10.670 ;        ;        ; 10.748 ;
; xpin[0]    ; ctpin[6]    ; 13.124 ;        ;        ; 13.122 ;
; xpin[1]    ; ctpin[0]    ;        ; 10.199 ; 10.673 ;        ;
; xpin[1]    ; ctpin[5]    ; 10.736 ;        ;        ; 10.672 ;
; xpin[1]    ; ctpin[6]    ; 13.585 ; 12.954 ; 13.295 ; 13.529 ;
; xpin[3]    ; ctpin[0]    ; 10.817 ;        ;        ; 10.788 ;
; xpin[3]    ; ctpin[5]    ;        ; 11.054 ; 11.375 ;        ;
; xpin[3]    ; ctpin[6]    ;        ; 13.431 ; 13.830 ;        ;
; xpin[4]    ; ctpin[0]    ; 9.823  ;        ;        ; 9.785  ;
; xpin[4]    ; ctpin[5]    ;        ; 10.886 ; 11.312 ;        ;
; xpin[4]    ; ctpin[6]    ;        ; 13.263 ; 13.767 ;        ;
; xpin[5]    ; ctpin[0]    ; 10.795 ;        ;        ; 10.786 ;
; xpin[5]    ; ctpin[5]    ; 11.424 ; 10.513 ; 10.992 ; 11.511 ;
; xpin[5]    ; ctpin[6]    ; 13.136 ;        ;        ; 13.210 ;
; xpin[6]    ; ctpin[0]    ; 10.162 ;        ;        ; 10.266 ;
; xpin[6]    ; ctpin[5]    ;        ; 11.604 ; 12.118 ;        ;
; xpin[6]    ; ctpin[6]    ;        ; 13.981 ; 14.573 ;        ;
; xpin[7]    ; ctpin[5]    ; 10.549 ;        ;        ; 10.570 ;
; xpin[7]    ; ctpin[6]    ; 13.003 ;        ;        ; 12.943 ;
+------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 212.49 MHz ; 212.49 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.706 ; -33.166           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.707 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -25.305                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                        ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.706 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.635      ;
; -3.706 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.635      ;
; -3.706 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.635      ;
; -3.706 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.635      ;
; -3.665 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.594      ;
; -3.665 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.594      ;
; -3.665 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.594      ;
; -3.665 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.594      ;
; -3.393 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.322      ;
; -3.393 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.322      ;
; -3.393 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.322      ;
; -3.393 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.322      ;
; -3.286 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.215      ;
; -3.160 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.089      ;
; -3.160 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.089      ;
; -3.112 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.041      ;
; -2.657 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.586      ;
; -2.545 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[9]                                                  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.474      ;
; -2.544 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.473      ;
; -2.504 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[9]                                                  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.433      ;
; -2.388 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.317      ;
; -2.263 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[8]                                                  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.192      ;
; -2.232 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[9]                                                  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.161      ;
; -2.221 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.151      ;
; -2.209 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.138      ;
; -2.180 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.110      ;
; -2.150 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[8]                                                  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.079      ;
; -1.994 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[8]                                                  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.923      ;
; -1.908 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.838      ;
; -1.874 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[9]                                                  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.803      ;
; -1.815 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[8]                                                  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.744      ;
; -1.680 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.610      ;
; -1.649 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.578      ;
; -1.638 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[4]                                                  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.568      ;
; -1.597 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[4]                                                  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.527      ;
; -1.544 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[4]                                                  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.474      ;
; -1.464 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.393      ;
; -1.458 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.388      ;
; -1.393 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.322      ;
; -1.349 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.279      ;
; -1.325 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[4]                                                  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.255      ;
; -1.302 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.232      ;
; -1.213 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.143      ;
; -1.156 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[10]                                                 ; clk          ; clk         ; 1.000        ; -0.072     ; 2.086      ;
; -1.108 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[10]                                                 ; clk          ; clk         ; 1.000        ; -0.072     ; 2.038      ;
; -0.985 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.914      ;
; -0.965 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.894      ;
; -0.952 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[10]                                                 ; clk          ; clk         ; 1.000        ; -0.072     ; 1.882      ;
; -0.944 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.873      ;
; -0.805 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.734      ;
; -0.774 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[10]                                                 ; clk          ; clk         ; 1.000        ; -0.072     ; 1.704      ;
; -0.715 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.644      ;
; -0.672 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.601      ;
; -0.635 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.564      ;
; -0.589 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.518      ;
; -0.518 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.447      ;
; -0.500 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.429      ;
; -0.500 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.429      ;
; -0.486 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 1.000        ; -0.073     ; 1.415      ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                        ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.707 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.995      ;
; 0.994 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.282      ;
; 1.021 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.309      ;
; 1.055 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.343      ;
; 1.080 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.368      ;
; 1.094 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.382      ;
; 1.137 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.425      ;
; 1.152 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.440      ;
; 1.153 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.441      ;
; 1.171 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.459      ;
; 1.181 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[8]                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.469      ;
; 1.187 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[10]                                                 ; clk          ; clk         ; 0.000        ; 0.074      ; 1.476      ;
; 1.189 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.477      ;
; 1.254 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.542      ;
; 1.263 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.551      ;
; 1.311 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.599      ;
; 1.333 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.622      ;
; 1.341 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.629      ;
; 1.362 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.651      ;
; 1.378 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[10]                                                 ; clk          ; clk         ; 0.000        ; 0.074      ; 1.667      ;
; 1.391 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.679      ;
; 1.396 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.685      ;
; 1.434 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.722      ;
; 1.442 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.730      ;
; 1.464 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[10]                                                 ; clk          ; clk         ; 0.000        ; 0.074      ; 1.753      ;
; 1.466 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.754      ;
; 1.469 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.757      ;
; 1.470 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.758      ;
; 1.473 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.761      ;
; 1.483 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[4]                                                  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.772      ;
; 1.561 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.849      ;
; 1.567 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.856      ;
; 1.588 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.877      ;
; 1.590 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.879      ;
; 1.627 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[4]                                                  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.916      ;
; 1.633 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[8]                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.921      ;
; 1.633 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.921      ;
; 1.638 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[10]                                                 ; clk          ; clk         ; 0.000        ; 0.074      ; 1.927      ;
; 1.664 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[4]                                                  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.953      ;
; 1.667 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.956      ;
; 1.701 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.990      ;
; 1.707 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[4]                                                  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.996      ;
; 1.719 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 2.007      ;
; 1.777 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.073      ; 2.065      ;
; 1.791 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 2.079      ;
; 1.800 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[9]                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 2.088      ;
; 1.839 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 2.127      ;
; 1.867 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[8]                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 2.155      ;
; 1.977 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[9]                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 2.265      ;
; 2.000 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 2.288      ;
; 2.024 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[8]                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 2.312      ;
; 2.282 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[9]                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 2.570      ;
; 2.306 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[9]                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 2.594      ;
; 2.454 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.073      ; 2.742      ;
; 2.598 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.073      ; 2.886      ;
; 2.630 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.073      ; 2.918      ;
; 2.664 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.073      ; 2.952      ;
; 2.823 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.073      ; 3.111      ;
; 2.967 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.073      ; 3.255      ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[0]                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[10]                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[1]                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[2]                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[3]                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[4]                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[5]                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[6]                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[7]                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[8]                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[9]                                                  ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[0]                                                  ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[0]                                                  ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[10]                                                 ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[10]                                                 ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[1]                                                  ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[1]                                                  ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[2]                                                  ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[2]                                                  ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[3]                                                  ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[3]                                                  ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[4]                                                  ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[4]                                                  ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[5]                                                  ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[5]                                                  ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[6]                                                  ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[6]                                                  ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[7]                                                  ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[7]                                                  ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[8]                                                  ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[8]                                                  ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[9]                                                  ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[9]                                                  ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst38|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                        ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst38|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                        ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst38|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                        ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst38|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                        ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[0]|clk                                                         ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[10]|clk                                                        ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[1]|clk                                                         ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[2]|clk                                                         ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[3]|clk                                                         ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[4]|clk                                                         ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[5]|clk                                                         ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[6]|clk                                                         ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[7]|clk                                                         ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[8]|clk                                                         ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[9]|clk                                                         ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                 ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                   ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                                 ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                   ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                     ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                                 ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst38|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                        ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst38|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                        ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst38|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                        ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst38|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                        ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[0]|clk                                                         ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[10]|clk                                                        ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[1]|clk                                                         ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[2]|clk                                                         ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[3]|clk                                                         ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[4]|clk                                                         ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[5]|clk                                                         ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[6]|clk                                                         ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[7]|clk                                                         ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[8]|clk                                                         ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[9]|clk                                                         ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; res       ; clk        ; 3.538 ; 3.851 ; Rise       ; clk             ;
; xpin[*]   ; clk        ; 5.839 ; 6.084 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; 4.825 ; 4.869 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; 5.304 ; 5.317 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; 2.380 ; 2.431 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; 5.284 ; 5.358 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 5.137 ; 5.323 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; 5.551 ; 5.600 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; 5.839 ; 6.084 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; 4.713 ; 4.690 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; res       ; clk        ; 0.434  ; 0.169  ; Rise       ; clk             ;
; xpin[*]   ; clk        ; -1.899 ; -1.936 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; -1.997 ; -2.095 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; -2.116 ; -2.100 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; -1.936 ; -1.979 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; -2.105 ; -2.187 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; -2.063 ; -2.091 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; -2.122 ; -2.217 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; -2.139 ; -2.286 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; -1.899 ; -1.936 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; apin[*]    ; clk        ; 10.178 ; 9.638  ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 9.016  ; 8.597  ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 8.816  ; 8.325  ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 9.233  ; 8.853  ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 9.171  ; 8.577  ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 9.384  ; 8.846  ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 8.442  ; 8.145  ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 8.550  ; 8.153  ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 10.178 ; 9.638  ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 9.001  ; 8.443  ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 12.728 ; 12.261 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 10.115 ; 9.489  ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 10.256 ; 9.924  ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 12.728 ; 12.261 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 8.843  ; 8.423  ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 7.609  ; 8.038  ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 7.933  ; 8.345  ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 7.804  ; 8.090  ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 8.843  ; 8.423  ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 8.984  ; 8.667  ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 6.931  ; 6.639  ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 8.009  ; 7.843  ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 8.760  ; 8.572  ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 7.901  ; 7.541  ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 6.558  ; 6.342  ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 7.566  ; 7.196  ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 6.440  ; 6.208  ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 7.497  ; 7.179  ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 6.876  ; 6.606  ; Rise       ; clk             ;
;  ypin[9]   ; clk        ; 8.984  ; 8.667  ; Rise       ; clk             ;
;  ypin[10]  ; clk        ; 7.275  ; 7.004  ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; apin[*]    ; clk        ; 7.723  ; 7.348  ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 7.723  ; 7.348  ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 8.028  ; 7.655  ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 7.978  ; 7.609  ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 8.339  ; 7.997  ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 8.441  ; 8.103  ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 7.978  ; 7.642  ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 7.863  ; 7.558  ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 9.184  ; 8.674  ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 8.165  ; 7.851  ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 8.590  ; 8.291  ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 8.590  ; 8.291  ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 9.135  ; 8.662  ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 11.365 ; 11.063 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 7.422  ; 7.836  ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 7.422  ; 7.836  ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 7.731  ; 8.131  ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 7.608  ; 7.886  ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 8.610  ; 8.205  ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 6.303  ; 6.078  ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 6.774  ; 6.492  ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 7.867  ; 7.710  ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 8.588  ; 8.410  ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 7.704  ; 7.357  ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 6.415  ; 6.206  ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 7.385  ; 7.030  ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 6.303  ; 6.078  ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 7.317  ; 7.010  ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 6.720  ; 6.460  ; Rise       ; clk             ;
;  ypin[9]   ; clk        ; 8.801  ; 8.501  ; Rise       ; clk             ;
;  ypin[10]  ; clk        ; 7.104  ; 6.843  ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; res        ; apin[0]     ; 7.867  ;        ;        ; 7.727  ;
; res        ; apin[1]     ;        ; 7.407  ; 8.148  ;        ;
; res        ; apin[2]     ; 8.084  ; 6.448  ; 7.129  ; 7.983  ;
; res        ; apin[3]     ;        ; 7.659  ; 8.503  ;        ;
; res        ; apin[4]     ; 7.194  ; 7.752  ; 8.536  ; 7.057  ;
; res        ; apin[5]     ;        ; 7.227  ; 7.774  ;        ;
; res        ; apin[6]     ;        ; 7.059  ; 7.702  ;        ;
; res        ; apin[7]     ; 9.100  ; 8.309  ; 9.102  ; 8.824  ;
; res        ; apin[8]     ; 6.859  ; 7.525  ; 8.333  ; 6.759  ;
; res        ; ctpin[0]    ; 8.791  ; 8.395  ; 9.267  ; 8.505  ;
; res        ; ctpin[5]    ; 9.079  ; 8.810  ; 9.408  ; 9.110  ;
; res        ; ctpin[6]    ; 11.551 ; 11.147 ; 11.880 ; 11.447 ;
; res        ; outpin[0]   ; 6.457  ;        ;        ; 7.114  ;
; res        ; outpin[1]   ;        ; 7.414  ; 7.340  ;        ;
; res        ; outpin[2]   ;        ; 7.012  ; 6.990  ;        ;
; res        ; outpin[3]   ;        ; 7.579  ; 8.259  ;        ;
; xpin[0]    ; ctpin[5]    ; 10.382 ;        ;        ; 10.144 ;
; xpin[0]    ; ctpin[6]    ; 12.855 ;        ;        ; 12.478 ;
; xpin[1]    ; ctpin[0]    ;        ; 9.868  ; 10.316 ;        ;
; xpin[1]    ; ctpin[5]    ; 10.862 ;        ;        ; 10.589 ;
; xpin[1]    ; ctpin[6]    ; 13.334 ; 12.565 ; 12.802 ; 12.926 ;
; xpin[3]    ; ctpin[0]    ; 10.555 ;        ;        ; 10.199 ;
; xpin[3]    ; ctpin[5]    ;        ; 10.556 ; 10.916 ;        ;
; xpin[3]    ; ctpin[6]    ;        ; 12.893 ; 13.388 ;        ;
; xpin[4]    ; ctpin[0]    ; 9.562  ;        ;        ; 9.235  ;
; xpin[4]    ; ctpin[5]    ;        ; 10.409 ; 10.881 ;        ;
; xpin[4]    ; ctpin[6]    ;        ; 12.746 ; 13.353 ;        ;
; xpin[5]    ; ctpin[0]    ; 10.533 ;        ;        ; 10.190 ;
; xpin[5]    ; ctpin[5]    ; 11.109 ; 10.042 ; 10.577 ; 10.872 ;
; xpin[5]    ; ctpin[6]    ; 13.581 ;        ;        ; 13.209 ;
; xpin[6]    ; ctpin[0]    ; 9.893  ;        ;        ; 9.698  ;
; xpin[6]    ; ctpin[5]    ;        ; 11.111 ; 11.642 ;        ;
; xpin[6]    ; ctpin[6]    ;        ; 13.448 ; 14.114 ;        ;
; xpin[7]    ; ctpin[5]    ; 10.270 ;        ;        ; 9.965  ;
; xpin[7]    ; ctpin[6]    ; 12.743 ;        ;        ; 12.299 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; res        ; apin[0]     ; 6.461  ;        ;        ; 6.333  ;
; res        ; apin[1]     ;        ; 6.185  ; 6.827  ;        ;
; res        ; apin[2]     ; 7.800  ; 6.318  ; 6.976  ; 7.668  ;
; res        ; apin[3]     ;        ; 6.522  ; 7.198  ;        ;
; res        ; apin[4]     ; 7.036  ; 7.569  ; 8.323  ; 6.905  ;
; res        ; apin[5]     ;        ; 6.524  ; 7.043  ;        ;
; res        ; apin[6]     ;        ; 6.183  ; 6.716  ;        ;
; res        ; apin[7]     ; 8.541  ; 8.091  ; 8.838  ; 8.256  ;
; res        ; apin[8]     ; 6.712  ; 7.269  ; 8.030  ; 6.618  ;
; res        ; ctpin[0]    ; 7.185  ; 7.757  ; 8.394  ; 7.093  ;
; res        ; ctpin[5]    ; 8.282  ; 7.738  ; 8.271  ; 8.213  ;
; res        ; ctpin[6]    ; 10.654 ; 10.044 ; 10.703 ; 10.516 ;
; res        ; outpin[0]   ; 6.327  ;        ;        ; 6.961  ;
; res        ; outpin[1]   ;        ; 7.182  ; 7.102  ;        ;
; res        ; outpin[2]   ;        ; 6.796  ; 6.767  ;        ;
; res        ; outpin[3]   ;        ; 7.388  ; 8.028  ;        ;
; xpin[0]    ; ctpin[5]    ; 10.091 ;        ;        ; 9.862  ;
; xpin[0]    ; ctpin[6]    ; 12.523 ;        ;        ; 12.165 ;
; xpin[1]    ; ctpin[0]    ;        ; 9.524  ; 9.963  ;        ;
; xpin[1]    ; ctpin[5]    ; 10.203 ;        ;        ; 9.770  ;
; xpin[1]    ; ctpin[6]    ; 12.962 ; 12.246 ; 12.473 ; 12.529 ;
; xpin[3]    ; ctpin[0]    ; 10.232 ;        ;        ; 9.896  ;
; xpin[3]    ; ctpin[5]    ;        ; 10.258 ; 10.601 ;        ;
; xpin[3]    ; ctpin[6]    ;        ; 12.564 ; 13.033 ;        ;
; xpin[4]    ; ctpin[0]    ; 9.301  ;        ;        ; 8.989  ;
; xpin[4]    ; ctpin[5]    ;        ; 10.114 ; 10.571 ;        ;
; xpin[4]    ; ctpin[6]    ;        ; 12.420 ; 13.003 ;        ;
; xpin[5]    ; ctpin[0]    ; 10.210 ;        ;        ; 9.887  ;
; xpin[5]    ; ctpin[5]    ; 10.787 ; 9.764  ; 10.279 ; 10.560 ;
; xpin[5]    ; ctpin[6]    ; 12.467 ;        ;        ; 12.322 ;
; xpin[6]    ; ctpin[0]    ; 9.620  ;        ;        ; 9.434  ;
; xpin[6]    ; ctpin[5]    ;        ; 10.789 ; 11.302 ;        ;
; xpin[6]    ; ctpin[6]    ;        ; 13.095 ; 13.734 ;        ;
; xpin[7]    ; ctpin[5]    ; 9.982  ;        ;        ; 9.689  ;
; xpin[7]    ; ctpin[6]    ; 12.414 ;        ;        ; 11.992 ;
+------------+-------------+--------+--------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.240 ; -7.341            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.296 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -18.921                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                        ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.240 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.191      ;
; -1.182 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.133      ;
; -1.176 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.127      ;
; -1.172 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.123      ;
; -1.118 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.069      ;
; -1.114 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.065      ;
; -1.092 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.043      ;
; -1.054 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.005      ;
; -1.034 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.985      ;
; -0.997 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.948      ;
; -0.990 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.941      ;
; -0.986 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.937      ;
; -0.933 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.884      ;
; -0.929 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.880      ;
; -0.906 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.857      ;
; -0.849 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.800      ;
; -0.601 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.551      ;
; -0.600 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[9]                                                  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.550      ;
; -0.542 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[9]                                                  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.492      ;
; -0.538 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.488      ;
; -0.519 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.469      ;
; -0.486 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.437      ;
; -0.431 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[8]                                                  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.381      ;
; -0.428 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.379      ;
; -0.414 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[9]                                                  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.364      ;
; -0.404 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.354      ;
; -0.368 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[8]                                                  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.318      ;
; -0.349 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[8]                                                  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.299      ;
; -0.321 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[9]                                                  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.271      ;
; -0.300 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.251      ;
; -0.248 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[4]                                                  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.199      ;
; -0.243 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.194      ;
; -0.234 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[8]                                                  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.184      ;
; -0.190 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[4]                                                  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.141      ;
; -0.186 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.136      ;
; -0.111 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[4]                                                  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.062      ;
; -0.109 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.060      ;
; -0.090 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.041      ;
; -0.083 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.033      ;
; -0.080 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.031      ;
; -0.062 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[4]                                                  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.013      ;
; -0.055 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.005      ;
; -0.010 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.961      ;
; 0.022  ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[10]                                                 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.929      ;
; 0.066  ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.885      ;
; 0.077  ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[10]                                                 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.874      ;
; 0.096  ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[10]                                                 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.855      ;
; 0.099  ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.852      ;
; 0.103  ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.848      ;
; 0.159  ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.791      ;
; 0.201  ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.749      ;
; 0.217  ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[10]                                                 ; clk          ; clk         ; 1.000        ; -0.036     ; 0.734      ;
; 0.239  ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.712      ;
; 0.257  ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.694      ;
; 0.268  ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.682      ;
; 0.276  ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.675      ;
; 0.290  ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 1.000        ; -0.037     ; 0.660      ;
; 0.309  ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.642      ;
; 0.309  ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 1.000        ; -0.036     ; 0.642      ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                        ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.296 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.436      ;
; 0.439 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.579      ;
; 0.448 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.451 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.591      ;
; 0.459 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.599      ;
; 0.466 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.606      ;
; 0.490 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.630      ;
; 0.508 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[8]                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.648      ;
; 0.516 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.656      ;
; 0.518 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.658      ;
; 0.520 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.660      ;
; 0.523 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.663      ;
; 0.529 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.669      ;
; 0.533 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.673      ;
; 0.555 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[10]                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.696      ;
; 0.566 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.707      ;
; 0.578 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.718      ;
; 0.586 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.726      ;
; 0.598 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[10]                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.739      ;
; 0.615 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.755      ;
; 0.628 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.768      ;
; 0.630 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.770      ;
; 0.640 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.781      ;
; 0.646 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.786      ;
; 0.651 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.791      ;
; 0.653 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[4]                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.794      ;
; 0.656 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.796      ;
; 0.661 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.801      ;
; 0.662 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.803      ;
; 0.683 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[8]                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.823      ;
; 0.683 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[10]                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.824      ;
; 0.686 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.827      ;
; 0.692 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.833      ;
; 0.695 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.836      ;
; 0.697 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[4]                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.838      ;
; 0.698 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.838      ;
; 0.719 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.859      ;
; 0.731 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[10]                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.872      ;
; 0.738 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[4]                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.879      ;
; 0.763 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.904      ;
; 0.768 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[4]                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.909      ;
; 0.779 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[8]                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.919      ;
; 0.786 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.927      ;
; 0.792 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.932      ;
; 0.802 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[9]                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.942      ;
; 0.809 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.949      ;
; 0.819 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.959      ;
; 0.825 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.965      ;
; 0.869 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[8]                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.009      ;
; 0.911 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.051      ;
; 0.914 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[9]                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.054      ;
; 1.000 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[9]                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.140      ;
; 1.049 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst27|lpm_ff:lpm_ff_component|dffs[9]                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.189      ;
; 1.061 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.201      ;
; 1.173 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.313      ;
; 1.175 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.315      ;
; 1.200 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.340      ;
; 1.218 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.358      ;
; 1.279 ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.419      ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[0]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[10]                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[1]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[2]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[3]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[4]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[5]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[6]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[7]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[8]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[9]                                                  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[3]                                                  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[7]                                                  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[0]                                                  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[10]                                                 ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[1]                                                  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[2]                                                  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[4]                                                  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[5]                                                  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[6]                                                  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[8]                                                  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[9]                                                  ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst38|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                        ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst38|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                        ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst38|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                        ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst38|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                        ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[3]|clk                                                         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[7]|clk                                                         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[0]|clk                                                         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[10]|clk                                                        ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[1]|clk                                                         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[2]|clk                                                         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[4]|clk                                                         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[5]|clk                                                         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[6]|clk                                                         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[8]|clk                                                         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[9]|clk                                                         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                 ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                   ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                                 ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst38|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[3]                                                  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[7]                                                  ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[0]                                                  ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[10]                                                 ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[1]                                                  ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[2]                                                  ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[4]                                                  ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[5]                                                  ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[6]                                                  ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[8]                                                  ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst27|lpm_ff:lpm_ff_component|dffs[9]                                                  ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                   ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                     ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                                 ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst38|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                        ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst38|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                        ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst38|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                        ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst38|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                        ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[3]|clk                                                         ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[7]|clk                                                         ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[0]|clk                                                         ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[10]|clk                                                        ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[1]|clk                                                         ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[2]|clk                                                         ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[4]|clk                                                         ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[5]|clk                                                         ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[6]|clk                                                         ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[8]|clk                                                         ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst27|lpm_ff_component|dffs[9]|clk                                                         ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; res       ; clk        ; 1.705 ; 2.017 ; Rise       ; clk             ;
; xpin[*]   ; clk        ; 2.956 ; 3.523 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; 2.311 ; 3.039 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; 2.470 ; 3.232 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; 1.219 ; 1.834 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; 2.648 ; 3.150 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 2.575 ; 3.085 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; 2.613 ; 3.371 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; 2.956 ; 3.523 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; 2.231 ; 2.943 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; res       ; clk        ; 0.196  ; -0.101 ; Rise       ; clk             ;
; xpin[*]   ; clk        ; -0.984 ; -1.593 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; -1.057 ; -1.682 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; -1.054 ; -1.678 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; -1.008 ; -1.605 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; -1.116 ; -1.721 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; -1.066 ; -1.688 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; -1.110 ; -1.720 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; -1.181 ; -1.849 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; -0.984 ; -1.593 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; apin[*]    ; clk        ; 4.841 ; 5.018 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 4.287 ; 4.361 ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 4.242 ; 4.376 ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 4.437 ; 4.561 ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 4.352 ; 4.495 ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 4.413 ; 4.589 ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 4.096 ; 4.232 ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 4.092 ; 4.240 ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 4.841 ; 5.018 ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 4.247 ; 4.368 ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 6.228 ; 6.548 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 4.709 ; 4.898 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 4.901 ; 5.124 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 6.228 ; 6.548 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 4.233 ; 4.435 ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 3.996 ; 3.818 ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 4.134 ; 4.034 ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 4.043 ; 3.971 ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 4.233 ; 4.435 ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 4.556 ; 4.740 ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 3.362 ; 3.475 ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 4.112 ; 4.252 ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 4.458 ; 4.674 ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 3.837 ; 4.033 ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 3.201 ; 3.290 ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 3.641 ; 3.796 ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 3.134 ; 3.210 ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 3.614 ; 3.758 ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 3.339 ; 3.436 ; Rise       ; clk             ;
;  ypin[9]   ; clk        ; 4.556 ; 4.740 ; Rise       ; clk             ;
;  ypin[10]  ; clk        ; 3.582 ; 3.714 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; apin[*]    ; clk        ; 3.726 ; 3.760 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 3.726 ; 3.760 ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 3.872 ; 4.028 ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 3.829 ; 4.013 ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 4.054 ; 4.137 ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 4.068 ; 4.137 ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 3.841 ; 4.033 ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 3.761 ; 3.945 ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 4.372 ; 4.607 ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 3.958 ; 4.005 ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 4.120 ; 4.196 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 4.120 ; 4.196 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 4.332 ; 4.541 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 5.644 ; 5.939 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 3.898 ; 3.725 ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 3.898 ; 3.725 ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 4.029 ; 3.933 ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 3.942 ; 3.872 ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 4.124 ; 4.320 ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 3.069 ; 3.142 ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 3.287 ; 3.396 ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 4.045 ; 4.182 ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 4.377 ; 4.587 ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 3.744 ; 3.933 ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 3.132 ; 3.218 ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 3.556 ; 3.707 ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 3.069 ; 3.142 ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 3.530 ; 3.668 ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 3.265 ; 3.358 ; Rise       ; clk             ;
;  ypin[9]   ; clk        ; 4.470 ; 4.650 ; Rise       ; clk             ;
;  ypin[10]  ; clk        ; 3.499 ; 3.626 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; res        ; apin[0]     ; 3.741 ;       ;       ; 4.181 ;
; res        ; apin[1]     ;       ; 3.975 ; 4.116 ;       ;
; res        ; apin[2]     ; 3.891 ; 3.493 ; 3.653 ; 4.381 ;
; res        ; apin[3]     ;       ; 4.094 ; 4.226 ;       ;
; res        ; apin[4]     ; 3.473 ; 4.066 ; 4.202 ; 3.894 ;
; res        ; apin[5]     ;       ; 3.831 ; 3.970 ;       ;
; res        ; apin[6]     ;       ; 3.717 ; 3.881 ;       ;
; res        ; apin[7]     ; 4.335 ; 4.445 ; 4.543 ; 4.865 ;
; res        ; apin[8]     ; 3.314 ; 3.967 ; 4.121 ; 3.745 ;
; res        ; ctpin[0]    ; 4.119 ; 4.375 ; 4.498 ; 4.584 ;
; res        ; ctpin[5]    ; 4.365 ; 4.601 ; 4.708 ; 4.913 ;
; res        ; ctpin[6]    ; 5.692 ; 6.025 ; 6.035 ; 6.337 ;
; res        ; outpin[0]   ; 3.441 ;       ;       ; 3.610 ;
; res        ; outpin[1]   ;       ; 3.609 ; 4.050 ;       ;
; res        ; outpin[2]   ;       ; 3.465 ; 3.890 ;       ;
; res        ; outpin[3]   ;       ; 4.050 ; 4.185 ;       ;
; xpin[0]    ; ctpin[5]    ; 5.121 ;       ;       ; 5.935 ;
; xpin[0]    ; ctpin[6]    ; 6.447 ;       ;       ; 7.359 ;
; xpin[1]    ; ctpin[0]    ;       ; 5.092 ; 5.614 ;       ;
; xpin[1]    ; ctpin[5]    ; 5.279 ;       ;       ; 6.128 ;
; xpin[1]    ; ctpin[6]    ; 6.606 ; 6.662 ; 7.100 ; 7.552 ;
; xpin[3]    ; ctpin[0]    ; 5.111 ;       ;       ; 5.911 ;
; xpin[3]    ; ctpin[5]    ;       ; 5.544 ; 5.959 ;       ;
; xpin[3]    ; ctpin[6]    ;       ; 6.968 ; 7.286 ;       ;
; xpin[4]    ; ctpin[0]    ; 4.695 ;       ;       ; 5.425 ;
; xpin[4]    ; ctpin[5]    ;       ; 5.471 ; 5.894 ;       ;
; xpin[4]    ; ctpin[6]    ;       ; 6.895 ; 7.221 ;       ;
; xpin[5]    ; ctpin[0]    ; 5.106 ;       ;       ; 5.897 ;
; xpin[5]    ; ctpin[5]    ; 5.422 ; 5.317 ; 5.761 ; 6.267 ;
; xpin[5]    ; ctpin[6]    ; 6.749 ;       ;       ; 7.691 ;
; xpin[6]    ; ctpin[0]    ; 4.926 ;       ;       ; 5.712 ;
; xpin[6]    ; ctpin[5]    ;       ; 5.852 ; 6.332 ;       ;
; xpin[6]    ; ctpin[6]    ;       ; 7.276 ; 7.659 ;       ;
; xpin[7]    ; ctpin[5]    ; 5.041 ;       ;       ; 5.840 ;
; xpin[7]    ; ctpin[6]    ; 6.367 ;       ;       ; 7.263 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; res        ; apin[0]     ; 3.132 ;       ;       ; 3.507 ;
; res        ; apin[1]     ;       ; 3.353 ; 3.551 ;       ;
; res        ; apin[2]     ; 3.767 ; 3.420 ; 3.588 ; 4.224 ;
; res        ; apin[3]     ;       ; 3.515 ; 3.677 ;       ;
; res        ; apin[4]     ; 3.400 ; 3.969 ; 4.115 ; 3.820 ;
; res        ; apin[5]     ;       ; 3.489 ; 3.655 ;       ;
; res        ; apin[6]     ;       ; 3.282 ; 3.467 ;       ;
; res        ; apin[7]     ; 4.089 ; 4.322 ; 4.418 ; 4.583 ;
; res        ; apin[8]     ; 3.247 ; 3.830 ; 3.987 ; 3.677 ;
; res        ; ctpin[0]    ; 3.470 ; 3.988 ; 4.166 ; 3.879 ;
; res        ; ctpin[5]    ; 4.006 ; 4.077 ; 4.196 ; 4.483 ;
; res        ; ctpin[6]    ; 5.317 ; 5.485 ; 5.508 ; 5.890 ;
; res        ; outpin[0]   ; 3.370 ;       ;       ; 3.545 ;
; res        ; outpin[1]   ;       ; 3.503 ; 3.935 ;       ;
; res        ; outpin[2]   ;       ; 3.366 ; 3.782 ;       ;
; res        ; outpin[3]   ;       ; 3.942 ; 4.074 ;       ;
; xpin[0]    ; ctpin[5]    ; 4.979 ;       ;       ; 5.777 ;
; xpin[0]    ; ctpin[6]    ; 6.290 ;       ;       ; 7.184 ;
; xpin[1]    ; ctpin[0]    ;       ; 4.913 ; 5.434 ;       ;
; xpin[1]    ; ctpin[5]    ; 4.950 ;       ;       ; 5.755 ;
; xpin[1]    ; ctpin[6]    ; 6.429 ; 6.500 ; 6.932 ; 7.335 ;
; xpin[3]    ; ctpin[0]    ; 4.961 ;       ;       ; 5.743 ;
; xpin[3]    ; ctpin[5]    ;       ; 5.383 ; 5.797 ;       ;
; xpin[3]    ; ctpin[6]    ;       ; 6.791 ; 7.109 ;       ;
; xpin[4]    ; ctpin[0]    ; 4.568 ;       ;       ; 5.286 ;
; xpin[4]    ; ctpin[5]    ;       ; 5.318 ; 5.735 ;       ;
; xpin[4]    ; ctpin[6]    ;       ; 6.726 ; 7.047 ;       ;
; xpin[5]    ; ctpin[0]    ; 4.955 ;       ;       ; 5.728 ;
; xpin[5]    ; ctpin[5]    ; 5.266 ; 5.166 ; 5.606 ; 6.095 ;
; xpin[5]    ; ctpin[6]    ; 6.343 ;       ;       ; 7.156 ;
; xpin[6]    ; ctpin[0]    ; 4.791 ;       ;       ; 5.563 ;
; xpin[6]    ; ctpin[5]    ;       ; 5.685 ; 6.158 ;       ;
; xpin[6]    ; ctpin[6]    ;       ; 7.093 ; 7.470 ;       ;
; xpin[7]    ; ctpin[5]    ; 4.903 ;       ;       ; 5.686 ;
; xpin[7]    ; ctpin[6]    ; 6.214 ;       ;       ; 7.092 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.168  ; 0.296 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -4.168  ; 0.296 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -36.57  ; 0.0   ; 0.0      ; 0.0     ; -25.305             ;
;  clk             ; -36.570 ; 0.000 ; N/A      ; N/A     ; -25.305             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; res       ; clk        ; 3.944 ; 4.124 ; Rise       ; clk             ;
; xpin[*]   ; clk        ; 6.481 ; 6.794 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; 5.285 ; 5.584 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; 5.794 ; 6.081 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; 2.648 ; 2.848 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; 5.900 ; 6.018 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 5.733 ; 5.955 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; 6.067 ; 6.381 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; 6.481 ; 6.794 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; 5.158 ; 5.397 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; res       ; clk        ; 0.470  ; 0.333  ; Rise       ; clk             ;
; xpin[*]   ; clk        ; -0.984 ; -1.593 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; -1.057 ; -1.682 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; -1.054 ; -1.678 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; -1.008 ; -1.605 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; -1.116 ; -1.721 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; -1.066 ; -1.688 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; -1.110 ; -1.720 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; -1.181 ; -1.849 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; -0.984 ; -1.593 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; apin[*]    ; clk        ; 10.668 ; 10.278 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 9.449  ; 9.138  ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 9.218  ; 8.873  ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 9.719  ; 9.396  ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 9.570  ; 9.147  ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 9.796  ; 9.503  ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 8.844  ; 8.679  ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 8.925  ; 8.713  ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 10.668 ; 10.278 ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 9.418  ; 9.039  ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 13.267 ; 13.058 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 10.552 ; 10.217 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 10.769 ; 10.647 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 13.267 ; 13.058 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 9.233  ; 8.959  ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 8.106  ; 8.357  ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 8.399  ; 8.750  ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 8.236  ; 8.493  ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 9.233  ; 8.959  ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 9.272  ; 9.111  ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 7.196  ; 7.040  ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 8.259  ; 8.186  ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 9.043  ; 9.033  ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 8.233  ; 8.025  ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 6.822  ; 6.687  ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 7.857  ; 7.640  ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 6.696  ; 6.540  ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 7.809  ; 7.626  ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 7.153  ; 6.959  ; Rise       ; clk             ;
;  ypin[9]   ; clk        ; 9.272  ; 9.111  ; Rise       ; clk             ;
;  ypin[10]  ; clk        ; 7.581  ; 7.381  ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; apin[*]    ; clk        ; 3.726 ; 3.760 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 3.726 ; 3.760 ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 3.872 ; 4.028 ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 3.829 ; 4.013 ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 4.054 ; 4.137 ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 4.068 ; 4.137 ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 3.841 ; 4.033 ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 3.761 ; 3.945 ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 4.372 ; 4.607 ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 3.958 ; 4.005 ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 4.120 ; 4.196 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 4.120 ; 4.196 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 4.332 ; 4.541 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 5.644 ; 5.939 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 3.898 ; 3.725 ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 3.898 ; 3.725 ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 4.029 ; 3.933 ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 3.942 ; 3.872 ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 4.124 ; 4.320 ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 3.069 ; 3.142 ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 3.287 ; 3.396 ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 4.045 ; 4.182 ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 4.377 ; 4.587 ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 3.744 ; 3.933 ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 3.132 ; 3.218 ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 3.556 ; 3.707 ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 3.069 ; 3.142 ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 3.530 ; 3.668 ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 3.265 ; 3.358 ; Rise       ; clk             ;
;  ypin[9]   ; clk        ; 4.470 ; 4.650 ; Rise       ; clk             ;
;  ypin[10]  ; clk        ; 3.499 ; 3.626 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; res        ; apin[0]     ; 8.168  ;        ;        ; 8.074  ;
; res        ; apin[1]     ;        ; 7.891  ; 8.337  ;        ;
; res        ; apin[2]     ; 8.438  ; 6.797  ; 7.280  ; 8.332  ;
; res        ; apin[3]     ;        ; 8.165  ; 8.689  ;        ;
; res        ; apin[4]     ; 7.478  ; 8.284  ; 8.748  ; 7.353  ;
; res        ; apin[5]     ;        ; 7.697  ; 7.963  ;        ;
; res        ; apin[6]     ;        ; 7.494  ; 7.877  ;        ;
; res        ; apin[7]     ; 9.475  ; 8.850  ; 9.358  ; 9.271  ;
; res        ; apin[8]     ; 7.119  ; 8.057  ; 8.537  ; 7.049  ;
; res        ; ctpin[0]    ; 9.139  ; 8.998  ; 9.504  ; 8.956  ;
; res        ; ctpin[5]    ; 9.514  ; 9.428  ; 9.721  ; 9.608  ;
; res        ; ctpin[6]    ; 12.012 ; 11.839 ; 12.219 ; 12.019 ;
; res        ; outpin[0]   ; 6.835  ;        ;        ; 7.242  ;
; res        ; outpin[1]   ;        ; 7.730  ; 7.614  ;        ;
; res        ; outpin[2]   ;        ; 7.300  ; 7.229  ;        ;
; res        ; outpin[3]   ;        ; 8.028  ; 8.487  ;        ;
; xpin[0]    ; ctpin[5]    ; 10.988 ;        ;        ; 11.071 ;
; xpin[0]    ; ctpin[6]    ; 13.485 ;        ;        ; 13.479 ;
; xpin[1]    ; ctpin[0]    ;        ; 10.585 ; 11.060 ;        ;
; xpin[1]    ; ctpin[5]    ; 11.496 ;        ;        ; 11.565 ;
; xpin[1]    ; ctpin[6]    ; 13.994 ; 13.305 ; 13.663 ; 13.976 ;
; xpin[3]    ; ctpin[0]    ; 11.160 ;        ;        ; 11.132 ;
; xpin[3]    ; ctpin[5]    ;        ; 11.384 ; 11.720 ;        ;
; xpin[3]    ; ctpin[6]    ;        ; 13.795 ; 14.218 ;        ;
; xpin[4]    ; ctpin[0]    ; 10.107 ;        ;        ; 10.069 ;
; xpin[4]    ; ctpin[5]    ;        ; 11.217 ; 11.657 ;        ;
; xpin[4]    ; ctpin[6]    ;        ; 13.628 ; 14.155 ;        ;
; xpin[5]    ; ctpin[0]    ; 11.137 ;        ;        ; 11.129 ;
; xpin[5]    ; ctpin[5]    ; 11.769 ; 10.821 ; 11.323 ; 11.865 ;
; xpin[5]    ; ctpin[6]    ; 14.267 ;        ;        ; 14.276 ;
; xpin[6]    ; ctpin[0]    ; 10.460 ;        ;        ; 10.568 ;
; xpin[6]    ; ctpin[5]    ;        ; 11.965 ; 12.496 ;        ;
; xpin[6]    ; ctpin[6]    ;        ; 14.376 ; 14.994 ;        ;
; xpin[7]    ; ctpin[5]    ; 10.862 ;        ;        ; 10.885 ;
; xpin[7]    ; ctpin[6]    ; 13.358 ;        ;        ; 13.292 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; res        ; apin[0]     ; 3.132 ;       ;       ; 3.507 ;
; res        ; apin[1]     ;       ; 3.353 ; 3.551 ;       ;
; res        ; apin[2]     ; 3.767 ; 3.420 ; 3.588 ; 4.224 ;
; res        ; apin[3]     ;       ; 3.515 ; 3.677 ;       ;
; res        ; apin[4]     ; 3.400 ; 3.969 ; 4.115 ; 3.820 ;
; res        ; apin[5]     ;       ; 3.489 ; 3.655 ;       ;
; res        ; apin[6]     ;       ; 3.282 ; 3.467 ;       ;
; res        ; apin[7]     ; 4.089 ; 4.322 ; 4.418 ; 4.583 ;
; res        ; apin[8]     ; 3.247 ; 3.830 ; 3.987 ; 3.677 ;
; res        ; ctpin[0]    ; 3.470 ; 3.988 ; 4.166 ; 3.879 ;
; res        ; ctpin[5]    ; 4.006 ; 4.077 ; 4.196 ; 4.483 ;
; res        ; ctpin[6]    ; 5.317 ; 5.485 ; 5.508 ; 5.890 ;
; res        ; outpin[0]   ; 3.370 ;       ;       ; 3.545 ;
; res        ; outpin[1]   ;       ; 3.503 ; 3.935 ;       ;
; res        ; outpin[2]   ;       ; 3.366 ; 3.782 ;       ;
; res        ; outpin[3]   ;       ; 3.942 ; 4.074 ;       ;
; xpin[0]    ; ctpin[5]    ; 4.979 ;       ;       ; 5.777 ;
; xpin[0]    ; ctpin[6]    ; 6.290 ;       ;       ; 7.184 ;
; xpin[1]    ; ctpin[0]    ;       ; 4.913 ; 5.434 ;       ;
; xpin[1]    ; ctpin[5]    ; 4.950 ;       ;       ; 5.755 ;
; xpin[1]    ; ctpin[6]    ; 6.429 ; 6.500 ; 6.932 ; 7.335 ;
; xpin[3]    ; ctpin[0]    ; 4.961 ;       ;       ; 5.743 ;
; xpin[3]    ; ctpin[5]    ;       ; 5.383 ; 5.797 ;       ;
; xpin[3]    ; ctpin[6]    ;       ; 6.791 ; 7.109 ;       ;
; xpin[4]    ; ctpin[0]    ; 4.568 ;       ;       ; 5.286 ;
; xpin[4]    ; ctpin[5]    ;       ; 5.318 ; 5.735 ;       ;
; xpin[4]    ; ctpin[6]    ;       ; 6.726 ; 7.047 ;       ;
; xpin[5]    ; ctpin[0]    ; 4.955 ;       ;       ; 5.728 ;
; xpin[5]    ; ctpin[5]    ; 5.266 ; 5.166 ; 5.606 ; 6.095 ;
; xpin[5]    ; ctpin[6]    ; 6.343 ;       ;       ; 7.156 ;
; xpin[6]    ; ctpin[0]    ; 4.791 ;       ;       ; 5.563 ;
; xpin[6]    ; ctpin[5]    ;       ; 5.685 ; 6.158 ;       ;
; xpin[6]    ; ctpin[6]    ;       ; 7.093 ; 7.470 ;       ;
; xpin[7]    ; ctpin[5]    ; 4.903 ;       ;       ; 5.686 ;
; xpin[7]    ; ctpin[6]    ; 6.214 ;       ;       ; 7.092 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; apin[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; outpin[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; outpin[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; outpin[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; outpin[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; res                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; apin[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; apin[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; apin[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; apin[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ctpin[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-009 s                 ; 3.48e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-009 s                ; 3.48e-009 s                ; Yes                       ; Yes                       ;
; ctpin[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ctpin[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ctpin[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ctpin[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ctpin[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; ctpin[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; outpin[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; outpin[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; outpin[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; outpin[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ypin[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ypin[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-009 s                 ; 3.48e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-009 s                ; 3.48e-009 s                ; Yes                       ; Yes                       ;
; ypin[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ypin[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ypin[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ypin[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ypin[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ypin[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; ypin[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.33 V              ; -0.00215 V          ; 0.091 V                              ; 0.057 V                              ; 3.77e-009 s                 ; 3.49e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.33 V             ; -0.00215 V         ; 0.091 V                             ; 0.057 V                             ; 3.77e-009 s                ; 3.49e-009 s                ; Yes                       ; Yes                       ;
; ypin[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.33 V              ; -0.00215 V          ; 0.091 V                              ; 0.057 V                              ; 3.77e-009 s                 ; 3.49e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.33 V             ; -0.00215 V         ; 0.091 V                             ; 0.057 V                             ; 3.77e-009 s                ; 3.49e-009 s                ; Yes                       ; Yes                       ;
; ypin[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-007 V                  ; 2.35 V              ; -0.00333 V          ; 0.096 V                              ; 0.006 V                              ; 4.5e-010 s                  ; 3.85e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-007 V                 ; 2.35 V             ; -0.00333 V         ; 0.096 V                             ; 0.006 V                             ; 4.5e-010 s                 ; 3.85e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-007 V                  ; 2.34 V              ; -0.00726 V          ; 0.108 V                              ; 0.026 V                              ; 6.58e-010 s                 ; 8.2e-010 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-007 V                 ; 2.34 V             ; -0.00726 V         ; 0.108 V                             ; 0.026 V                             ; 6.58e-010 s                ; 8.2e-010 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; apin[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; apin[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; apin[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; apin[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ctpin[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.173 V                              ; 2.38e-009 s                 ; 2.19e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.173 V                             ; 2.38e-009 s                ; 2.19e-009 s                ; No                        ; Yes                       ;
; ctpin[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ctpin[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ctpin[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ctpin[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ctpin[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; ctpin[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; outpin[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; outpin[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; outpin[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; outpin[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ypin[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ypin[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.173 V                              ; 2.38e-009 s                 ; 2.19e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.173 V                             ; 2.38e-009 s                ; 2.19e-009 s                ; No                        ; Yes                       ;
; ypin[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ypin[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ypin[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ypin[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ypin[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ypin[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; ypin[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-009 s                 ; 2.24e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-009 s                ; 2.24e-009 s                ; No                        ; Yes                       ;
; ypin[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-009 s                 ; 2.24e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-009 s                ; 2.24e-009 s                ; No                        ; Yes                       ;
; ypin[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-008 V                   ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-010 s                  ; 2.2e-010 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-008 V                  ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-010 s                 ; 2.2e-010 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-008 V                  ; 2.7 V               ; -0.012 V            ; 0.274 V                              ; 0.034 V                              ; 3.18e-010 s                 ; 4.96e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-008 V                 ; 2.7 V              ; -0.012 V           ; 0.274 V                             ; 0.034 V                             ; 3.18e-010 s                ; 4.96e-010 s                ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 588      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 588      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 104   ; 104  ;
; Unconstrained Output Ports      ; 27    ; 27   ;
; Unconstrained Output Port Paths ; 98    ; 98   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Thu Jun 30 11:32:57 2022
Info: Command: quartus_sta test2 -c test2
Info: qsta_default_script.tcl version: #1
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'test2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk clk
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -4.168
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.168       -36.570 clk 
Info: Worst-case hold slack is 0.762
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.762         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -25.305 clk 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.706
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.706       -33.166 clk 
Info: Worst-case hold slack is 0.707
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.707         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -25.305 clk 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.240
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.240        -7.341 clk 
Info: Worst-case hold slack is 0.296
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.296         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -18.921 clk 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 238 megabytes
    Info: Processing ended: Thu Jun 30 11:32:58 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


