<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:02:48.248</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2020.08.06</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-7007265</applicationNumber><claimCount>31</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>실리콘 결함과 관련된 오비탈 상태에 저장된 정보와 상호 작용하는 시스템, 장치, 제품 및 방법</inventionTitle><inventionTitleEng>SYSTEMS, DEVICES, ARTICLES, AND METHODS TO INTERACT WITH INFORMATION STORED IN ORBITAL STATES ASSOCIATED WITH SILICON DEFECTS</inventionTitleEng><openDate>2022.04.05</openDate><openNumber>10-2022-0043190</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2023.05.23</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2022.03.03</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2022.01.01)</ipcDate><ipcNumber>G06N 10/20</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2022.01.01)</ipcDate><ipcNumber>G06N 10/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 62/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 62/80</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 다양한 시스템들, 장치들, 물품들 및 방법들이 반도체 바디 내에 배치된 하나 이상의 발광 결함을 적용한다. 하나 이상의 발광 결함에 포함된 각각의 발광 결함은 복수의 오비탈 상태를 갖는다. 반도체 바디 및 하나 이상의 발광 결함을 포함하는 정보 처리 장치. 적어도 하나의 프로세서 및 적어도 하나의 발광 결함을 포함하는 양자 정보 프로세서를 포함하는 시스템. 하나 이상의 발광 결함을 포함하는 장치 및 시스템의 동작 방법. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2021.02.11</internationOpenDate><internationOpenNumber>WO2021022376</internationOpenNumber><internationalApplicationDate>2020.08.06</internationalApplicationDate><internationalApplicationNumber>PCT/CA2020/051078</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 주로 실리콘으로 이루어진 반도체 바디;상기 반도체 바디 내에 배치된 하나 이상의 발광 결함(luminescent defects), 여기서 상기 하나 이상의 발광 결함에 포함된 각 발광 결함은 복수의 오비탈 상태(orbital states)를 포함하고, 상기 복수의 오비탈 상태는 계산 정보를 나타내는 한 쌍의 오비탈 상태를 포함한다; 그리고회로를 포함하고, 상기 반도체 바디에 통신 가능하게 연결되며, 상기 하나 이상의 발광 결함을 초기화하도록 프로세서에 의해 실행 가능한 명령에 의하여 구성되는 제어 시스템을 포함하는 양자 정보 처리 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 복수의 오비탈 상태는 복수의 밸리-오비탈(valley-orbital) 상태를 더 포함하고, 여기서, 상기 반도체 바디는 상기 복수의 오비탈 상태에 포함된 적어도 하나의 오비탈 상태를 복수의 밸리-오비탈 상태로 분할한다;상기 계산 정보를 나타내는 한 쌍의 오비탈 상태는:상기 복수의 밸리-오비탈 상태에 포함된 제1 밸리-오비탈 상태를 포함하는 제1 계산 상태; 그리고상기 복수의 밸리-오비탈 상태에 포함된 제2 밸리-오비탈 상태를 포함하는 제2 계산 상태를 포함하는 장치.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 상기 복수의 오비탈-밸리 상태는 복수의 스핀-밸리-오비탈 상태를 더 포함하고, 여기서 전자 스핀, 또는 전자 스핀과 핵 스핀은 복수의 밸리-오비탈 상태에 포함된 적어도 하나의 밸리-오비탈 상태를 복수의 스핀-밸리-오비탈 상태로 분할한다;상기 제1 계산 상태는 상기 복수의 스핀-밸리-오비탈 상태에 포함된 제1 스핀-밸리-오비탈 상태를 더 포함하고;상기 제2 계산 상태는 상기 복수의 스핀-밸리-오비탈 상태에 포함된 제2 스핀-밸리-오비탈 상태를 더 포함하는 장치.</claim></claimInfo><claimInfo><claim>4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제어 시스템은 상기 반도체 바디 및 상기 하나 이상의 발광 결함에 통신 가능하게 연결된 회로를 포함하는 입력 서브시스템을 포함하고, 상기 제어 시스템은 계산 정보를 나타내는 상기 한 쌍의 오비탈 상태에 저장된 정보를 조작하기 위해 상기 입력 서브시스템을 동작시키도록 상기 프로세서에 의해 실행 가능한 명령에 의해 구성되는 장치. </claim></claimInfo><claimInfo><claim>5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제어 시스템은 회로를 포함하고, 상기 반도체 바디 및 상기 하나 이상의 발광 결함에 통신 가능하게 연결된 입력 서브시스템을 포함하고, 상기 제어 서브시스템은 계산 정보를 나타내는 상기 한 쌍의 오비탈 상태에서 상태의 선형 조합을 생성하기 위해 상기 입력 서브시스템을 동작시키도록 상기 프로세서에 의해 실행 가능한 명령에 의해 구성되는 장치.</claim></claimInfo><claimInfo><claim>6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 하나 이상의 발광 결함은 제1 발광 결함 및 제2 발광 결함을 포함하고, 상기 장치는 상기 제1 발광 결함 및 상기 제2 발광 결함에 통신 가능하게 연결된 커플러를 포함하고, 상기 제어 시스템은 제1 발광 결함 및 제2 발광 결함을 연결하기 위하여 상기 커플러를 동작시키도록 상기 커플러를 제어하기 위하여 구성된 장치.</claim></claimInfo><claimInfo><claim>7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 제어 시스템은 상기 반도체 바디에 연결된 판독 시스템을 포함하고, 상기 제어 시스템은 상기 반도체 바디 내에 배치된 상기 하나 이상의 발광 결함의 상태를 판독하기 위해 상기 판독 시스템을 동작시키도록 상기 프로세서에 의해 실행 가능한 명령에 의해 구성되는 장치. </claim></claimInfo><claimInfo><claim>8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 반도체 바디는 주로 천연 실리콘으로 이루어진 장치. </claim></claimInfo><claimInfo><claim>9. 제1항 내지 제7항 중 어느 한 항에 있어서,상기 반도체 바디는 주로 정제된 실리콘으로 이루어진 장치. </claim></claimInfo><claimInfo><claim>10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 하나 이상의 발광 결함은 간극 결함(interstitial defects) 및 구멍 결함(vacancy defects)으로 이루어진 그룹에서 선택된 장치. </claim></claimInfo><claimInfo><claim>11. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 하나 이상의 발광 결함은 치환 결함(substitutional defects)인 장치.</claim></claimInfo><claimInfo><claim>12. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 반도체 바디 내에 배치된 상기 하나 이상의 발광 결함은 하나 이상의 손상 중심(damage centres)을 포함하는 장치.</claim></claimInfo><claimInfo><claim>13. 제1항 내지 제12항 중 어느 한 항에 있어서, 상기 반도체 바디 내에 배치된 상기 하나 이상의 발광 결함에 광학적으로 통신 가능하게 연결된 통신 채널을 포함하는 장치.</claim></claimInfo><claimInfo><claim>14. 주로 실리콘으로 이루어진 반도체 바디;상기 반도체 바디 내에 배치된 제1 발광 결함(luminescent defects), 여기서 상기 제1 발광 결함은: 제1 스핀-밸리-오비탈 상태 및 제2 스핀-밸리-오비탈 상태를 포함하는 제1 복수의 스핀-밸리 오비탈 상태를 포함한다;제어 서브시스템;상기 제어 서브시스템에 통신 가능하게 연결된 적어도 하나의 프로세서;상기 적어도 하나의 프로세서에 통신 가능하게 연결되고, 상기 적어도 하나의 프로세서에 의해 실행될 때 상기 적어도 하나의 프로세서가 상기 제1 스핀-밸리-오비탈 상태를 포함하는 제1 계산 상태로 상기 제1 발광 결함을 초기화하도록 상기 제어 서브시스템에게 지시하도록 하는 프로세서-실행 가능한 명령어를 저장하는 적어도 하나의 유형의 컴퓨터-판독가능 저장 장치를 포함하는 정보 처리 시스템.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서,상기 제어 시스템은 회로를 포함하며, 상기 적어도 하나의 프로세서에 통신 가능하게 연결된 입력 서브시스템을 포함하고;상기 적어도 하나의 프로세서는 상기 프로세서-실행 가능한 명령어에 의해 상기 제1 발광 결함에서 제1 계산 상태 및 제2 계산 상태의 선형 조합을 생성하도록 상기 적어도 하나의 프로세서가 상기 입력 서브시스템에게 지시하도록 구성되는 시스템.</claim></claimInfo><claimInfo><claim>16. 제14항에 있어서, 상기 제어 시스템은,회로를 포함하며, 상기 반도체 바디 및 상기 하나 이상의 발광 결함에 통신 가능하게 연결된 입력 서브시스템을 포함하고, 상기 적어도 하나의 프로세서는 상기 프로세서-실행 가능한 명령어에 의해 상기 제1 발광 결함에 저장된 정보를 조작하도록 상기 적어도 하나의 프로세서가 상기 입력 서브시스템에게 지시하도록 구성되는 시스템.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서, 상기 적어도 하나의 프로세서는 상기 프로세서-실행 가능한 명령어에 의해 상기 제1 계산 상태와 상기 제2 계산 상태 사이의 에너지 차와 거의 공진하는 입력 신호를 상기 입력 서브시스템을 통해 인가하도록 구성되는 시스템.</claim></claimInfo><claimInfo><claim>18. 제14항 내지 제17항 중 어느 한 항에 있어서, 상기 적어도 하나의 프로세서는 상기 프로세서-실행 가능한 명령어에 의해 상기 적어도 하나의 프로세서가 시그마-X 연산을 하거나, 시그마-Y 연산을 하거나, 시그마-Z 연산을 하도록 구성되는 시스템. </claim></claimInfo><claimInfo><claim>19. 제14항 내지 제18항 중 어느 한 항에 있어서,상기 제1 발광 결함은 제1 스핀 상태 및 제2 스핀 상태를 포함하는 복수의 스핀 상태를 포함하고, 상기 적어도 하나의 프로세서는 상기 프로세서-실행 가능한 명령어에 의해 상기 입력 서브시스템을 통하여 상기 제1 계산 상태 및 상기 제2 계산 상태의 상기 제1 선형 조합을 상기 제1 스핀 상태 및 상기 제2 스핀 상태의 제2 선형 조합으로 맵핑하도록 구성되는 시스템.</claim></claimInfo><claimInfo><claim>20. 제18항에 있어서, 상기 적어도 하나의 프로세서는 상기 프로세서-실행 가능한 명령어에 의해 상기 제1 스핀 상태 및 상기 제2 스핀 상태의 상기 제2 선형 조합을 상기 제1 스핀 상태 및 상기 제2 스핀 상태의 제3 선형 조합으로 조작하도록 상기 입력 서브시스템에게 지시하도록 구성되는 시스템.</claim></claimInfo><claimInfo><claim>21. 제20항에 있어서, 상기 적어도 하나의 프로세서는 상기 프로세서-실행 가능한 명령어에 의해 상기 입력 서브시스템을 통하여 상기 제1 스핀 상태 및 상기 제2 스핀 상태의 상기 제3 선형 조합을 상기 제1 계산 상태 및 상기 제2 계산 상태의 제4 선형 조합으로 맵핑하도록 구성되는 시스템.</claim></claimInfo><claimInfo><claim>22. 제19항에 있어서, 상기 적어도 하나의 프로세서는 상기 프로세서-실행 가능한 명령어에 의해 상기 입력 서브시스템을 통하여 상기 제1 스핀 상태 및 상기 제2 스핀 상태의 상기 제2 선형 조합을 상기 제1 계산 상태 및 상기 제2 계산 상태의 제4 선형 조합으로 맵핑하도록 구성되는 시스템.</claim></claimInfo><claimInfo><claim>23. 제14항 내지 제22항 중 어느 한 항에 있어서, 상기 제어 시스템은 회로를 포함하고, 상기 적어도 하나의 프로세서에 통신 가능하게 연결된 출력 서브시스템을 포함하고, 상기 적어도 하나의 프로세서는 상기 프로세서-실행 가능한 명령어에 의해 상기 제1 발광 결함에 대한 상태를 판독하도록 상기 출력 서브시스템에게 지시하도록 구성되는 시스템. </claim></claimInfo><claimInfo><claim>24. 제14항 내지 제23항 중 어느 한 항에 있어서,상기 적어도 하나의 프로세서는 상기 프로세서-실행 가능한 명령어에 의해 상기 제1 발광 결함으로부터 방출된 광자를 측정하도록 구성되는 시스템. </claim></claimInfo><claimInfo><claim>25. 제14항 내지 제23항 중 어느 한 항에 있어서, 상기 적어도 하나의 프로세서는 상기 프로세서-실행 가능한 명령어에 의해 상기 제1 발광 결함에 대한 상태를 상기 제1 발광 결함에 근접한 보조 광자에 매핑하도록 상기 출력 서브시스템에게 지시하고, 상기 보조 광자에 대한 상태를 측정하도록 상기 출력 서브시스템에게 지시하도록 구성되는 시스템.</claim></claimInfo><claimInfo><claim>26. 제14항 내지 제18항 중 어느 한 항에 있어서,상기 제1 발광 결함은 제1 스핀 상태 및 제2 스핀 상태를 포함하는 복수의 스핀 상태를 포함하고, 상기 적어도 하나의 프로세서는 상기 프로세서-실행 가능한 명령어에 의해 상기 입력 서브시스템을 통하여 상기 제1 계산 상태 및 상기 제2 계산 상태의 상기 제1 선형 조합을 상기 제1 스핀 상태 및 상기 제2 스핀 상태의 제2 선형 조합으로 맵핑하고 상기 복수의 스핀 상태에 포함된 스핀 상태를 측정하도록 구성되는 시스템.</claim></claimInfo><claimInfo><claim>27. 제14항 내지 제26항 중 어느 한 항에 있어서, 상기 반도체 바디 내에 배치되는 제2 발광 결함을 포함하고, 상기 제2 발광 결함은 제3 스핀-밸리-오비탈 상태 및 제4 스핀-밸리-오비탈 상태를 포함하는 제2의 복수의 스핀-밸리-오비탈 상태를 포함하고, 제3 계산 상태는 상기 제3 스핀-밸리-오비탈 상태를 포함하고, 제4 계산 상태는 상기 제4 스핀-밸리-오비탈 상태를 포함하는 시스템.</claim></claimInfo><claimInfo><claim>28. 제27항에 있어서,상기 제1 계산 상태는 상기 제3 계산 상태와 논리적으로 동일하고;상기 제2 계산 상태는 상기 제4 계산 상태와 논리적으로 동일한 시스템.</claim></claimInfo><claimInfo><claim>29. 제27항 또는 제28항에 있어서, 상기 제1 스핀-밸리-오비탈 상태는 상기 제3 스핀-밸리-오비탈 상태와 동일하고;상기 제2 스핀-밸리-오비탈 상태는 상기 제4 스핀-밸리-오비탈 상태와 동일한 시스템.</claim></claimInfo><claimInfo><claim>30. 제28항에 있어서,상기 제1 발광 결함 및 상기 제2 발광 결함에 근접하게 배치되고, 상기 제어 서브시스템에 통신 가능하게 연결되는 커플러를 포함하고;상기 적어도 하나의 프로세서는 상기 프로세서-실행 가능한 명령어에 의해 상기 제1 발광 결함 및 상기 제2 발광 결함을 연결하기 위하여 상기 커플러를 동작시키도록 상기 제어 서브시스템에게 지시하도록 구성된 시스템.</claim></claimInfo><claimInfo><claim>31. 제14항 내지 제30항 중 어느 한 항에 있어서,상기 제1 발광 결함은 간극 결함(interstitial defects), 구멍 결함(vacancy defects), 치환 결함(substitutional defects) 및 손상 중심(damage centres)으로 이루어진 그룹에서 선택되는 시스템.</claim></claimInfo><claimInfo><claim>32. 실질적으로 여기에서 설명되고 예시된 양자 정보 프로세서.</claim></claimInfo><claimInfo><claim>33. 실질적으로 여기에서 설명되고 예시된 양자 정보 프로세서 및 적어도 하나의 프로세서를 포함하는 시스템.</claim></claimInfo><claimInfo><claim>34. 실질적으로 여기에서 설명되고 예시된 양자 정보 프로세서의 동작 방법.</claim></claimInfo><claimInfo><claim>35. 실질적으로 여기에서 설명되고 예시된 디지털 컴퓨터 및 아날로그 컴퓨터를 포함하는 시스템의 동작 방법.</claim></claimInfo><claimInfo><claim>36. 실질적으로 여기에서 설명되고 예시된 통신 장치.</claim></claimInfo><claimInfo><claim>37. 실질적으로 여기에서 설명되고 예시된 광자 소스.</claim></claimInfo><claimInfo><claim>38. 여기에서 설명된 바와 같은 임의의 새롭고 창의적인 특징, 특징들의 조합 또는 특징들의 하위 조합을 갖는 장치.</claim></claimInfo><claimInfo><claim>39. 여기에서 설명된 바와 같은 임의의 새롭고 창의적인 단계들, 작용들, 단계들 및/또는 작용들의 조합 또는 단계들 및/또는 작용들의 하위 조합을 갖는 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>캐나다 브이*케이 *티* 브리티시 컬럼비아, 코퀴틀럼, 골든 드라이브 *-***</address><code>520220020285</code><country>캐나다</country><engName>PHOTONIC INC.</engName><name>포토닉 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>캐나다 브이*케이 *티* 브리티시...</address><code> </code><country> </country><engName>SIMMONS, Stephanie</engName><name>시몬스, 스테파니</name></inventorInfo><inventorInfo><address>캐나다 브이*케이 *티* 브리티시...</address><code> </code><country> </country><engName>THEWALT, Michael L. W.</engName><name>트왈트, 마이클 엘. 더블유.</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 역삼로 *길 **, 신관 *층~*층, **층(역삼동, 광성빌딩)</address><code>920081001218</code><country>대한민국</country><engName>DANA PATENT LAW FIRM</engName><name>특허법인다나</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2019.08.06</priorityApplicationDate><priorityApplicationNumber>62/883,597</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2022.03.03</receiptDate><receiptNumber>1-1-2022-0236035-63</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2022.03.08</receiptDate><receiptNumber>1-5-2022-0037078-41</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2023.05.23</receiptDate><receiptNumber>1-1-2023-0570237-69</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2023.05.23</receiptDate><receiptNumber>1-1-2023-0570239-50</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020227007265.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93b388cc6292779801f9624f8fadb968776f6aec165435adb2412070deb2b14517ae39c1e9ae60f0e625acc502a331d56a72b43d91591f0b7e</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf53c2caf7c81048cca14826b19921a851f1a2e538d876c2ca169761e66e5f52e2abc5b3adca5dfd007c6bbd017566b6bc9dfe7efdb1422182</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>