<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:27:49.2749</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2025.01.08</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-0002718</applicationNumber><claimCount>10</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>게이트 격리층을 가진 반도체 구조물 및 그 제조 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR STRUCTURE WITH GATE ISOLATION LAYER AND  MANUFACTURING METHOD THEREOF</inventionTitleEng><openDate>2025.07.21</openDate><openNumber>10-2025-0110736</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.01.08</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/85</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/62</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 방법은, 하부 반도체 영역을 형성하는 단계, 하부 반도체 영역과 중첩되는 상부 반도체 영역을 형성하는 단계, 하부 반도체 영역 및 상부 반도체 영역 상에 하부 게이트 유전체 및 상부 게이트 유전체를 각각 형성하는 단계, 하부 게이트 유전체 및 상부 게이트 유전체 상에 하부 게이트 전극을 형성하는 단계, 하부 게이트 전극을 에칭 백하는 단계, 에칭 백된 하부 게이트 전극 상에 게이트 격리층을 형성하는 단계, 및 게이트 격리층 위에 상부 게이트 전극을 형성하는 단계를 포함한다. 상부 게이트 전극은 상부 게이트 유전체 상에 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 방법에 있어서,하부 반도체 영역을 형성하는 단계;상기 하부 반도체 영역과 중첩되는 상부 반도체 영역을 형성하는 단계;상기 하부 반도체 영역 및 상기 상부 반도체 영역 상에 하부 게이트 유전체 및 상부 게이트 유전체를 각각 형성하는 단계;상기 하부 게이트 유전체 및 상기 상부 게이트 유전체 상에 하부 게이트 전극을 형성하는 단계;상기 하부 게이트 전극을 에칭 백하는 단계;에칭 백된 상기 하부 게이트 전극 상에 게이트 격리층을 형성하는 단계; 및상기 게이트 격리층 위에 상부 게이트 전극을 형성하는 단계를 포함하고, 상기 상부 게이트 전극은 상기 상부 게이트 유전체 상에 있는 것인, 방법.</claim></claimInfo><claimInfo><claim>2. 구조물에 있어서,하부 트랜지스터 - 상기 하부 트랜지스터는, 제1 반도체 영역; 상기 제1 반도체 영역 상의 제1 게이트 유전체; 및 상기 제1 게이트 유전체 상의 하부 게이트 전극을 포함함 -;상부 트랜지스터 - 상기 상부 트랜지스터는, 상기 제1 반도체 영역과 중첩되는 제2 반도체 영역; 상기 제2 반도체 영역 상의 제2 게이트 유전체; 및 상기 제2 게이트 유전체 상의 상부 게이트 전극을 포함함 -; 및상기 하부 게이트 전극 위에 있고 이와 접촉하는 게이트 격리층을 포함하고, 상기 게이트 격리층은 또한, 상기 상부 게이트 전극 아래에 있고 이와 접촉하는 것인, 구조물.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 상기 하부 트랜지스터와 상기 상부 트랜지스터는 반대되는 전도성 유형을 갖는 것인, 구조물.</claim></claimInfo><claimInfo><claim>4. 제2항에 있어서, 상기 하부 게이트 전극, 상기 게이트 격리층 및 상기 상부 게이트 전극의 에지들과 접촉하는 측벽을 포함하는 격리 영역을 더 포함하는, 구조물.</claim></claimInfo><claimInfo><claim>5. 제2항에 있어서, 상기 하부 게이트 전극은 그 내부에 실리콘 함유 유전체 영역을 더 포함하는 것인, 구조물.</claim></claimInfo><claimInfo><claim>6. 제2항에 있어서, 상기 하부 게이트 전극은 상기 게이트 격리층과 동일한 재료로 채워진 심을 더 포함하는 것인, 구조물.</claim></claimInfo><claimInfo><claim>7. 제2항에 있어서, 상기 하부 게이트 전극은 에어 갭으로서 심을 더 포함하는 것인, 구조물.</claim></claimInfo><claimInfo><claim>8. 구조물에 있어서,제1 상보적 전계 효과 트랜지스터(Complementary Field-Effect Transistor; CFET) 구조물 - 상기 제1 CFET는, 제1 하부 게이트 전극을 포함하는 제1 하부 전계 효과 트랜지스터(Field-Effect Transistor; FET); 상기 제1 하부 게이트 전극과 중첩되는 제1 상부 게이트 전극을 포함하는 제1 상부 FET; 및 상기 제1 하부 게이트 전극과 상기 제1 상부 게이트 전극 사이에 있고 이들에 접하는 제1 게이트 격리층을 포함함 -;제2 CFET 구조물 - 상기 제2 CFET 구조물은, 제2 하부 게이트 전극을 포함하는 제2 하부 FET; 및 상기 제2 하부 게이트 전극과 중첩되는 제2 상부 게이트 전극을 포함하는 제2 상부 트랜지스터를 포함함; 및격리 영역 - 상기 격리 영역은, 상기 제1 하부 게이트 전극 및 상기 제1 상부 게이트 전극의 제1 에지들과 접촉하는 제1 측벽; 및 상기 제2 하부 게이트 전극 및 상기 제2 상부 게이트 전극의 제2 에지들과 접촉하는 제2 측벽을 포함함 - 을 포함하는, 구조물.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서, 상기 제2 하부 게이트 전극과 상기 제2 상부 게이트 전극 사이에 있고 이들에 접하는 제2 게이트 격리층을 더 포함하는, 구조물.</claim></claimInfo><claimInfo><claim>10. 제8항에 있어서, 상기 제2 하부 게이트 전극은 상기 제2 상부 게이트 전극과 물리적으로 접촉하는 것인, 구조물.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>중화민국, 타이완, 신추, 신추 사이언스 파크, 리-신 로드 *, 넘버 *</address><code>520030319818</code><country>대만</country><engName>TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.</engName><name>타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중화민국, 타이완, 신추, 신...</address><code> </code><country>대만</country><engName>LIU, Chun-Yu</engName><name>리우 춘-유</name></inventorInfo><inventorInfo><address>중화민국, 타이완, 신추, 신...</address><code> </code><country>대만</country><engName>CHIU, Tsung-Kai</engName><name>치우 청-카이</name></inventorInfo><inventorInfo><address>중화민국, 타이완, 신추, 신...</address><code> </code><country>대만</country><engName>HUANG, Shao-Tse</engName><name>후앙 샤오-세</name></inventorInfo><inventorInfo><address>중화민국, 타이완, 신추, 신...</address><code> </code><country>대만</country><engName>CHEN, Szu-Hua</engName><name>천 슈-후아</name></inventorInfo><inventorInfo><address>중화민국, 타이완, 신추, 신...</address><code> </code><country>대만</country><engName>YANG, Ku-Feng</engName><name>양 쿠-펭</name></inventorInfo><inventorInfo><address>중화민국, 타이완, 신추, 신...</address><code> </code><country>미국</country><engName>LIAO, Szuya</engName><name>리아오 슈야</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001573</code><country>대한민국</country><engName>Kim Jin Hoe</engName><name>김진회</name></agentInfo><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001580</code><country>대한민국</country><engName>Kim Tae Hong</engName><name>김태홍</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2024.01.12</priorityApplicationDate><priorityApplicationNumber>63/620,304</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2024.03.12</priorityApplicationDate><priorityApplicationNumber>18/603,046</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2025.01.08</receiptDate><receiptNumber>1-1-2025-0026090-53</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2025.01.16</receiptDate><receiptNumber>9-1-2025-9000800-73</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2025.01.16</receiptDate><receiptNumber>9-1-2025-9000821-21</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.10.19</receiptDate><receiptNumber>9-5-2025-1006839-55</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020250002718.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93989fbb81f539191f0f6fbe516902f2edf229dc8521a02b92463c02960768dc4249712e9e110c0eef7a589b3e980be0b3b143b9eda9b0f31d</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfde7ba352e29f2426eeaf8006e98d098be4ed2f6f7ba9957d8f4fd68814c7725b84980241d814790dac8702c48ce1ca91ae21cc0e70bcf958</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>