Lab01

Group2

組員學號：E24056352、E24056904、E24051904



Problem1

Lab01的blinky.xdc中，產生週期為8ns的clk訊號，將訊號頻率除以12500000後，變為clk_div訊號。

Problem2

如果沒有加入此檔案，FPGA上的clk將無法正常運作。
