/* generated configuration header file - do not edit */
#ifndef BSP_CLOCK_CFG_H_
#define BSP_CLOCK_CFG_H_
#define BSP_CFG_XTAL_HZ (12000000) /* XTAL 12000000Hz */
#define BSP_CFG_PLL_SOURCE (CGC_CLOCK_MAIN_OSC) /* PLL Src: XTAL */
#define BSP_CFG_HOCO_FREQUENCY (0) /* HOCO 24MHz */
#define BSP_CFG_PLL_DIV (CGC_PLL_DIV_2) /* PLL Div /2 */
#define BSP_CFG_PLL_MUL (8) /* PLL Mul x8 */
#define BSP_CFG_CLOCK_SOURCE (CGC_CLOCK_PLL) /* Clock Src: PLL */
#define BSP_CFG_ICK_DIV (CGC_SYS_CLOCK_DIV_1) /* ICLK Div /1 */
#define BSP_CFG_PCKA_DIV (CGC_SYS_CLOCK_DIV_1) /* PCLKA Div /1 */
#define BSP_CFG_PCKB_DIV (CGC_SYS_CLOCK_DIV_2) /* PCLKB Div /2 */
#define BSP_CFG_PCKC_DIV (CGC_SYS_CLOCK_DIV_1) /* PCLKC Div /1 */
#define BSP_CFG_PCKD_DIV (CGC_SYS_CLOCK_DIV_1) /* PCLKD Div /1 */
#define BSP_CFG_BCK_DIV (CGC_SYS_CLOCK_DIV_2) /* BCLK Div /2 */
#define BSP_CFG_BCLK_OUTPUT (2) /* BCK/2 */
#define BSP_CFG_FCK_DIV (CGC_SYS_CLOCK_DIV_2) /* FCLK Div /2 */
#endif /* BSP_CLOCK_CFG_H_ */
