250507~250605 수업진행: 김창형 교수님
Verilog RTL설계 / Vivado simulation, synthesis, gen bitstream / basys 3 FPGA 동작확인
