{{NoteTA
|G1=Electronics
}}
'''时序收敛'''（{{lang-en|'''Timing closure'''}}）是[[现场可编程逻辑门阵列|现场可编程逻辑门阵列]]、[[特殊應用積體電路|特殊應用積體電路]]等[[集成电路设计|集成电路设计]]过程中，调整、修改设计，从而使得所设计的电路满足时序要求的过程。为了完成上述过程，工程师常常需要在[[电子设计自动化|电子设计自动化]]工具辅助下工作。“时序收敛”一词有时也用于表达这些要求最终被满足的状态。

== 外部链接 ==
{{Refbegin}}
*''PhysicalTimingClosure.Com''. This article is derived from the document [http://physicaltimingclosure.com/docs_timingclosure.html Timing closure] {{Wayback|url=http://physicaltimingclosure.com/docs_timingclosure.html |date=20160304101456 }} by Alessandro Uber.
{{Refend}}
== 相关条目 ==
* [[设计收敛|设计收敛]]

[[Category:電子設計自動化|Category:電子設計自動化]]