<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:14:37.1437</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.09.16</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0116888</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시 패널</inventionTitle><inventionTitleEng>DISPLAY PANEL</inventionTitleEng><openDate>2024.03.26</openDate><openNumber>10-2024-0038847</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.09.16</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3233</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명의 표시 패널은 각각이 트랜지스터 및 커패시터를 포함하는 제1 및 제2 화소 회로들, 및 상기 제1 및 제2 화소 회로들에 각각 전기적으로 연결된 제1 및 제2 발광 소자들을 포함한다. 상기 제1 발광 소자는 평면 상에서 상기 제1 및 제2 화소 회로들의 상기 커패시터들과 이격되어 배치되고, 상기 제2 발광 소자는 평면 상에서 상기 제1 및 제2 화소 회로들의 상기 커패시터들과 중첩하여 배치될 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 각각이 트랜지스터 및 커패시터를 포함하는 제1 및 제2 화소 회로들; 및 상기 제1 및 제2 화소 회로들에 각각 전기적으로 연결된 제1 및 제2 발광 소자들을 포함하고, 상기 제1 발광 소자는 평면 상에서 상기 제1 및 제2 화소 회로들의 상기 커패시터들과 이격되어 배치되고, 상기 제2 발광 소자는 평면 상에서 상기 제1 및 제2 화소 회로들의 상기 커패시터들과 중첩하여 배치되는 표시 패널.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서, 상기 커패시터는 제1 커패시터 전극 및 제2 커패시터 전극이 중첩하여 형성되는 제1 커패시터를 포함하고, 상기 제2 발광 소자는 상기 제1 커패시터 전극 및 상기 제2 커패시터 전극과 평면 상에서 중첩하는 표시 패널.</claim></claimInfo><claimInfo><claim>3. 제2 항에 있어서, 상기 커패시터는 상기 제2 커패시터 전극 및 제3 커패시터 전극이 중첩하여 형성되는 제2 커패시터를 더 포함하고, 상기 제2 발광 소자는 상기 제3 커패시터 전극과 평면 상에서 중첩하는 표시 패널.</claim></claimInfo><claimInfo><claim>4. 제1 항에 있어서, 상기 제1 화소 회로의 상기 트랜지스터는 상기 제1 발광 소자에 접속하는 접속 트랜지스터를 포함하고, 상기 제1 발광 소자는 상기 제1 화소 회로의 상기 접속 트랜지스터와 평면 상에서 중첩하는 표시 패널.</claim></claimInfo><claimInfo><claim>5. 제4 항에 있어서, 상기 제2 화소 회로의 상기 트랜지스터는 상기 제2 발광 소자에 접속하는 접속 트랜지스터를 포함하고, 상기 제2 발광 소자는 상기 제2 화소 회로의 상기 접속 트랜지스터와 평면 상에서 이격되는 표시 패널. </claim></claimInfo><claimInfo><claim>6. 제1 항에 있어서, 상기 제1 화소 회로의 상기 트랜지스터는 상기 제1 발광 소자에 접속하는 접속 트랜지스터를 포함하고, 상기 제1 발광 소자는 상기 제1 화소 회로의 상기 접속 트랜지스터와 평면 상에서 이격되는 표시 패널.</claim></claimInfo><claimInfo><claim>7. 제1 항에 있어서, 상기 제1 화소 회로와 상기 제2 화소 회로는 제1 방향을 따라 배열되고, 상기 제1 발광 소자와 상기 제2 발광 소자는 상기 제1 방향에 교차하는 제2 방향을 따라 배열되는 표시 패널.</claim></claimInfo><claimInfo><claim>8. 제1 항에 있어서, 상기 제1 발광 소자는 제1 컬러광을 표시하고, 상기 제2 발광 소자는 제2 컬러광을 표시하며, 상기 제2 컬러광의 파장 범위는 상기 제1 컬러광의 파장 범위보다 작은 표시 패널. </claim></claimInfo><claimInfo><claim>9. 제1 항에 있어서, 상기 제1 발광 소자는 상기 제1 화소 회로에 전기적으로 연결되는 캐소드;  제1 전원 전압 라인에 전기적으로 연결된 애노드; 및  상기 캐소드와 상기 애노드 사이에 배치된 발광부를 포함하고, 상기 제1 화소 회로의 상기 트랜지스터는 복수로 제공되며, 상기 제1 화소 회로의 상기 트랜지스터들은 제1 게이트 전극 및 상기 캐소드와 제2 전원 전압 라인에 전기적으로 연결된 제1 반도체 패턴을 포함하는 제1 트랜지스터; 및  제2 게이트 전극 및 상기 제1 게이트 전극과 데이터 라인에 전기적으로 연결된 제2 반도체 패턴을 포함하는 제2 트랜지스터를 포함하는 표시 패널. </claim></claimInfo><claimInfo><claim>10. 제9 항에 있어서, 상기 커패시터는 서로 중첩하는 제1 커패시터 전극 및 제2 커패시터 전극에 의해 형성된 제1 커패시터를 포함하고, 상기 제1 커패시터 전극은 상기 제1 게이트 전극에 전기적으로 연결되고, 상기 제2 커패시터 전극은 상기 제1 반도체 패턴에 전기적으로 연결되는 표시 패널. </claim></claimInfo><claimInfo><claim>11. 제10 항에 있어서, 상기 제1 발광 소자는 상기 제1 트랜지스터와 평면 상에서 중첩하고, 상기 제1 및 제2 커패시터 전극들과 비 중첩하는 표시 패널. </claim></claimInfo><claimInfo><claim>12. 제10 항에 있어서, 상기 트랜지스터들은,  제3 게이트 전극 및 상기 제2 반도체 패턴과 기준 전압 라인에 전기적으로 연결된 제3 반도체 패턴을 포함하는 제3 트랜지스터;  제4 게이트 전극 및 상기 제2 커패시터 전극과 제1 초기화 전압 라인에 전기적으로 연결된 제4 반도체 패턴을 포함하는 제4 트랜지스터;  제5 게이트 전극 및 상기 제1 반도체 패턴과 제2 초기화 전압 라인에 전기적으로 연결된 제5 반도체 패턴을 포함하는 제5 트랜지스터;  제6 게이트 전극 및 상기 캐소드와 상기 제1 반도체 패턴에 전기적으로 연결된 제6 반도체 패턴을 포함하는 제6 트랜지스터;  제7 게이트 전극 및 상기 제1 반도체 패턴과 상기 제2 전원 전압 라인에 전기적 연결된 제7 반도체 패턴을 포함하는 제7 트랜지스터; 및  상기 제5 게이트 전극에 전기적으로 연결된 제8 게이트 전극 및 상기 제5 반도체 패턴과 상기 제6 반도체 패턴에 전기적으로 연결된 제8 반도체 패턴을 포함하는 제8 트랜지스터를 더 포함하는 표시 패널. </claim></claimInfo><claimInfo><claim>13. 제12 항에 있어서, 상기 커패시터는 서로 중첩하는 상기 제2 커패시터 전극 및 제3 커패시터 전극에 의해 형성된 제2 커패시터를 더 포함하고, 상기 제2 커패시터 전극은 상기 제7 반도체 패턴에 전기적으로 연결되고, 상기 제3 커패시터 전극은 상기 제2 전원 전압 라인에 전기적으로 연결되는 표시 패널. </claim></claimInfo><claimInfo><claim>14. 제13 항에 있어서, 상기 제1 발광 소자는 상기 제6 트랜지스터와 평면 상에서 중첩하고, 상기 제1 내지 제3 커패시터 전극들과 비 중첩하는 표시 패널.</claim></claimInfo><claimInfo><claim>15. 서로 다른 컬러광을 발광하며 각각이 화소 회로 및 발광 소자를 포함하는 제1 내지 제3 화소들을 포함하고, 상기 화소 회로는 상기 발광 소자와 전기적으로 연결된 접속 트랜지스터;  서로 중첩하는 제1 커패시터 전극 및 제2 커패시터 전극에 의해 형성된 제1 커패시터; 및  서로 중첩하는 상기 제2 커패시터 전극 및 제3 커패시터 전극에 의해 형성된 제2 커패시터를 포함하고, 상기 제1 및 제2 화소들의 상기 발광 소자들은 평면 상에서 상기 제1 내지 제3 커패시터 전극들과 이격되고, 상기 제3 화소의 상기 발광 소자는 상기 제1 내지 제3 화소들의 상기 제1 내지 제3 커패시터 전극들과 중첩하는 표시 패널. </claim></claimInfo><claimInfo><claim>16. 제15 항에 있어서, 상기 제1 내지 제3 화소들의 상기 화소 회로들은 제1 방향을 따라 배열되고, 상기 제1 내지 제3 화소들의 상기 발광 소자들은 상기 제1 방향에 교차하는 제2 방향을 따라 배열되는 표시 패널.</claim></claimInfo><claimInfo><claim>17. 제15 항에 있어서, 상기 제1 내지 제3 화소들의 상기 화소 회로들은 제1 방향을 따라 배열되고,상기 제1 및 제2 화소들의 상기 발광 소자들은 상기 제1 방향을 따라 배열되고, 상기 제3 화소의 상기 발광 소자는 상기 제1 및 제2 화소들의 상기 발광 소자들과 상기 제1 방향에 교차하는 제2 방향을 따라 배열되는 표시 패널.</claim></claimInfo><claimInfo><claim>18. 제15 항에 있어서, 상기 제1 내지 제3 화소들은 각각 적색 광, 녹색 광, 및 청색 광을 표시하는 표시 패널.</claim></claimInfo><claimInfo><claim>19. 제15 항에 있어서, 상기 발광 소자는 광의 출광 방향을 따라 순차적으로 배치된 캐소드, 발광부, 및 애노드를 포함하는 표시 패널.</claim></claimInfo><claimInfo><claim>20. 제15 항에 있어서, 상기 접속 트랜지스터는  소스, 드레인, 및 채널을 포함하는 반도체 패턴; 및  상기 반도체 패턴 상에 배치된 게이트 전극을 포함하고, 상기 제2 커패시터 전극은 상기 게이트 전극과 동일 층 상에 배치되고, 상기 제1 커패시터 전극은 상기 제2 커패시터 전극 아래에 배치되며, 상기 제3 커패시터 전극은 상기 제2 커패시터 전극 위에 배치되는 표시 패널.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM, HYEONSIK</engName><name>김현식</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>IM, HEEWOON</engName><name>임희운</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM, YOOLGUK</engName><name>김율국</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM, JIYOON</engName><name>김지윤</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>PARK, JAE-HYUN</engName><name>박재현</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>LEE, JINWOO</engName><name>이진우</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 테헤란로 *길 ** *층(역삼동)</address><code>920141001819</code><country>대한민국</country><engName>KORYO IP &amp; Law</engName><name>특허법인고려</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.09.16</receiptDate><receiptNumber>1-1-2022-0972890-36</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.09.16</receiptDate><receiptNumber>1-1-2025-1062175-03</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220116888.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93da4d9ba918d77a2509758f3c421ee9095d732d25b771f6522d46efd660890fe9f054e6a328910c1c7ff0e1a35b04e90565fcd7d801793b65</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf63a93f25e925c2aa60e0e718e28cf4941eb7419fdadc8c508598413745785fa76171d42b85cc58c98507f6b5e8bdfd1456cb34432bd924fc</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>