Timing Analyzer report for DUT
Sat May 07 13:55:55 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'clk'
 12. Setup: 'select_ALU2[0]'
 13. Setup: 'select_ALU[0]'
 14. Setup: 'wr_inc'
 15. Hold: 'select_ALU2[0]'
 16. Hold: 'select_ALU[0]'
 17. Hold: 'clk'
 18. Hold: 'wr_inc'
 19. Setup Transfers
 20. Hold Transfers
 21. Report TCCS
 22. Report RSKM
 23. Unconstrained Paths Summary
 24. Clock Status Summary
 25. Unconstrained Input Ports
 26. Unconstrained Output Ports
 27. Unconstrained Input Ports
 28. Unconstrained Output Ports
 29. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; DUT                                                 ;
; Device Family         ; MAX V                                               ;
; Device Name           ; 5M2210ZF256C4                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Slow Model                                          ;
; Rise/Fall Delays      ; Unavailable                                         ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                         ;
+----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------+
; Clock Name     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets            ;
+----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------+
; clk            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }            ;
; select_ALU2[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { select_ALU2[0] } ;
; select_ALU[0]  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { select_ALU[0] }  ;
; wr_inc         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { wr_inc }         ;
+----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------+


+------------------------------------------------------+
; Fmax Summary                                         ;
+------------+-----------------+----------------+------+
; Fmax       ; Restricted Fmax ; Clock Name     ; Note ;
+------------+-----------------+----------------+------+
; 86.01 MHz  ; 86.01 MHz       ; clk            ;      ;
; 158.93 MHz ; 158.93 MHz      ; select_ALU[0]  ;      ;
; 178.76 MHz ; 178.76 MHz      ; select_ALU2[0] ;      ;
+------------+-----------------+----------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------+
; Setup Summary                            ;
+----------------+---------+---------------+
; Clock          ; Slack   ; End Point TNS ;
+----------------+---------+---------------+
; clk            ; -10.627 ; -10729.837    ;
; select_ALU2[0] ; -9.014  ; -114.246      ;
; select_ALU[0]  ; -8.505  ; -107.008      ;
; wr_inc         ; -7.363  ; -106.214      ;
+----------------+---------+---------------+


+-----------------------------------------+
; Hold Summary                            ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; select_ALU2[0] ; -0.707 ; -1.653        ;
; select_ALU[0]  ; 0.177  ; 0.000         ;
; clk            ; 1.120  ; 0.000         ;
; wr_inc         ; 2.980  ; 0.000         ;
+----------------+--------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+-----------------------------------------+
; Minimum Pulse Width Summary             ;
+----------------+--------+---------------+
; Clock          ; Slack  ; End Point TNS ;
+----------------+--------+---------------+
; clk            ; -2.289 ; -2.289        ;
; select_ALU2[0] ; -2.289 ; -2.289        ;
; select_ALU[0]  ; -2.289 ; -2.289        ;
; wr_inc         ; -2.289 ; -2.289        ;
+----------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clk'                                                                                                                                  ;
+---------+------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                    ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -10.627 ; EXMEM:EX_MEM|reg:ALU_C|Op[2] ; MEMWB:MEM_WB|reg:DMem_D|Op[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.356     ;
; -10.613 ; EXMEM:EX_MEM|reg:ALU_C|Op[2] ; MEMWB:MEM_WB|reg:DMem_D|Op[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.342     ;
; -10.432 ; EXMEM:EX_MEM|reg:ALU_C|Op[2] ; MEMWB:MEM_WB|reg:DMem_D|Op[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.161     ;
; -10.380 ; EXMEM:EX_MEM|reg:ALU_C|Op[2] ; MEMWB:MEM_WB|reg:DMem_D|Op[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.109     ;
; -10.355 ; EXMEM:EX_MEM|reg:ALU_C|Op[2] ; MEMWB:MEM_WB|reg:DMem_D|Op[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 11.084     ;
; -10.306 ; EXMEM:EX_MEM|reg:ALU_C|Op[2] ; MEMWB:MEM_WB|reg:DMem_D|Op[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.035     ;
; -10.274 ; EXMEM:EX_MEM|reg:ALU_C|Op[2] ; MEMWB:MEM_WB|reg:DMem_D|Op[8]  ; clk          ; clk         ; 1.000        ; 0.000      ; 11.003     ;
; -10.269 ; EXMEM:EX_MEM|reg:ALU_C|Op[2] ; MEMWB:MEM_WB|reg:DMem_D|Op[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 10.998     ;
; -10.142 ; EXMEM:EX_MEM|reg:ALU_C|Op[3] ; MEMWB:MEM_WB|reg:DMem_D|Op[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 10.871     ;
; -10.138 ; EXMEM:EX_MEM|reg:ALU_C|Op[2] ; MEMWB:MEM_WB|reg:DMem_D|Op[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 10.867     ;
; -10.133 ; EXMEM:EX_MEM|reg:ALU_C|Op[2] ; MEMWB:MEM_WB|reg:DMem_D|Op[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 10.862     ;
; -10.117 ; EXMEM:EX_MEM|reg:ALU_C|Op[3] ; MEMWB:MEM_WB|reg:DMem_D|Op[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 10.846     ;
; -10.085 ; EXMEM:EX_MEM|reg:ALU_C|Op[0] ; MEMWB:MEM_WB|reg:DMem_D|Op[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 10.814     ;
; -10.084 ; EXMEM:EX_MEM|reg:ALU_C|Op[2] ; MEMWB:MEM_WB|reg:DMem_D|Op[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 10.813     ;
; -10.041 ; EXMEM:EX_MEM|reg:RF_D1|Op[3] ; ram:DMem|mem~970               ; clk          ; clk         ; 1.000        ; 0.000      ; 10.770     ;
; -10.040 ; EXMEM:EX_MEM|reg:RF_D1|Op[3] ; ram:DMem|mem~906               ; clk          ; clk         ; 1.000        ; 0.000      ; 10.769     ;
; -10.005 ; EXMEM:EX_MEM|reg:ALU_C|Op[1] ; MEMWB:MEM_WB|reg:DMem_D|Op[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 10.734     ;
; -9.985  ; EXMEM:EX_MEM|reg:ALU_C|Op[2] ; MEMWB:MEM_WB|reg:DMem_D|Op[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 10.714     ;
; -9.983  ; EXMEM:EX_MEM|reg:ALU_C|Op[1] ; MEMWB:MEM_WB|reg:DMem_D|Op[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 10.712     ;
; -9.969  ; EXMEM:EX_MEM|reg:ALU_C|Op[2] ; MEMWB:MEM_WB|reg:DMem_D|Op[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 10.698     ;
; -9.946  ; EXMEM:EX_MEM|reg:ALU_C|Op[0] ; MEMWB:MEM_WB|reg:DMem_D|Op[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 10.675     ;
; -9.913  ; EXMEM:EX_MEM|reg:ALU_C|Op[1] ; MEMWB:MEM_WB|reg:DMem_D|Op[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 10.642     ;
; -9.897  ; EXMEM:EX_MEM|reg:RF_D1|Op[3] ; ram:DMem|mem~554               ; clk          ; clk         ; 1.000        ; 0.000      ; 10.626     ;
; -9.879  ; ram:DMem|mem~1018            ; MEMWB:MEM_WB|reg:DMem_D|Op[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 10.608     ;
; -9.879  ; ram:DMem|mem~550             ; MEMWB:MEM_WB|reg:DMem_D|Op[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 10.608     ;
; -9.864  ; EXMEM:EX_MEM|reg:ALU_C|Op[3] ; MEMWB:MEM_WB|reg:DMem_D|Op[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 10.593     ;
; -9.857  ; EXMEM:EX_MEM|reg:ALU_C|Op[2] ; MEMWB:MEM_WB|reg:DMem_D|Op[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 10.586     ;
; -9.843  ; EXMEM:EX_MEM|reg:ALU_C|Op[0] ; MEMWB:MEM_WB|reg:DMem_D|Op[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 10.572     ;
; -9.834  ; EXMEM:EX_MEM|reg:ALU_C|Op[3] ; MEMWB:MEM_WB|reg:DMem_D|Op[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 10.563     ;
; -9.820  ; EXMEM:EX_MEM|reg:ALU_C|Op[1] ; MEMWB:MEM_WB|reg:DMem_D|Op[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 10.549     ;
; -9.803  ; EXMEM:EX_MEM|reg:ALU_C|Op[0] ; MEMWB:MEM_WB|reg:DMem_D|Op[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 10.532     ;
; -9.796  ; EXMEM:EX_MEM|reg:ALU_C|Op[0] ; MEMWB:MEM_WB|reg:DMem_D|Op[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 10.525     ;
; -9.762  ; EXMEM:EX_MEM|reg:ALU_C|Op[0] ; MEMWB:MEM_WB|reg:DMem_D|Op[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 10.491     ;
; -9.742  ; EXMEM:EX_MEM|reg:ALU_C|Op[2] ; MEMWB:MEM_WB|reg:DMem_D|Op[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 10.471     ;
; -9.736  ; EXMEM:EX_MEM|reg:ALU_C|Op[4] ; ram:DMem|mem~813               ; clk          ; clk         ; 1.000        ; 0.000      ; 10.465     ;
; -9.736  ; EXMEM:EX_MEM|reg:ALU_C|Op[4] ; ram:DMem|mem~815               ; clk          ; clk         ; 1.000        ; 0.000      ; 10.465     ;
; -9.736  ; EXMEM:EX_MEM|reg:ALU_C|Op[4] ; ram:DMem|mem~817               ; clk          ; clk         ; 1.000        ; 0.000      ; 10.465     ;
; -9.736  ; EXMEM:EX_MEM|reg:ALU_C|Op[4] ; ram:DMem|mem~818               ; clk          ; clk         ; 1.000        ; 0.000      ; 10.465     ;
; -9.736  ; EXMEM:EX_MEM|reg:ALU_C|Op[4] ; ram:DMem|mem~820               ; clk          ; clk         ; 1.000        ; 0.000      ; 10.465     ;
; -9.736  ; EXMEM:EX_MEM|reg:ALU_C|Op[4] ; ram:DMem|mem~822               ; clk          ; clk         ; 1.000        ; 0.000      ; 10.465     ;
; -9.736  ; EXMEM:EX_MEM|reg:ALU_C|Op[4] ; ram:DMem|mem~807               ; clk          ; clk         ; 1.000        ; 0.000      ; 10.465     ;
; -9.733  ; EXMEM:EX_MEM|reg:ALU_C|Op[4] ; ram:DMem|mem~811               ; clk          ; clk         ; 1.000        ; 0.000      ; 10.462     ;
; -9.733  ; EXMEM:EX_MEM|reg:ALU_C|Op[4] ; ram:DMem|mem~812               ; clk          ; clk         ; 1.000        ; 0.000      ; 10.462     ;
; -9.733  ; EXMEM:EX_MEM|reg:ALU_C|Op[4] ; ram:DMem|mem~814               ; clk          ; clk         ; 1.000        ; 0.000      ; 10.462     ;
; -9.733  ; EXMEM:EX_MEM|reg:ALU_C|Op[4] ; ram:DMem|mem~816               ; clk          ; clk         ; 1.000        ; 0.000      ; 10.462     ;
; -9.733  ; EXMEM:EX_MEM|reg:ALU_C|Op[4] ; ram:DMem|mem~808               ; clk          ; clk         ; 1.000        ; 0.000      ; 10.462     ;
; -9.733  ; EXMEM:EX_MEM|reg:ALU_C|Op[4] ; ram:DMem|mem~809               ; clk          ; clk         ; 1.000        ; 0.000      ; 10.462     ;
; -9.733  ; EXMEM:EX_MEM|reg:ALU_C|Op[4] ; ram:DMem|mem~810               ; clk          ; clk         ; 1.000        ; 0.000      ; 10.462     ;
; -9.728  ; EXMEM:EX_MEM|reg:ALU_C|Op[4] ; ram:DMem|mem~565               ; clk          ; clk         ; 1.000        ; 0.000      ; 10.457     ;
; -9.726  ; EXMEM:EX_MEM|reg:RF_D1|Op[3] ; MEMWB:MEM_WB|reg:DMem_D|Op[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 10.455     ;
; -9.725  ; EXMEM:EX_MEM|reg:ALU_C|Op[2] ; ram:DMem|mem~235               ; clk          ; clk         ; 1.000        ; 0.000      ; 10.454     ;
; -9.725  ; EXMEM:EX_MEM|reg:ALU_C|Op[2] ; ram:DMem|mem~236               ; clk          ; clk         ; 1.000        ; 0.000      ; 10.454     ;
; -9.725  ; EXMEM:EX_MEM|reg:ALU_C|Op[2] ; ram:DMem|mem~237               ; clk          ; clk         ; 1.000        ; 0.000      ; 10.454     ;
; -9.725  ; EXMEM:EX_MEM|reg:ALU_C|Op[2] ; ram:DMem|mem~238               ; clk          ; clk         ; 1.000        ; 0.000      ; 10.454     ;
; -9.725  ; EXMEM:EX_MEM|reg:ALU_C|Op[2] ; ram:DMem|mem~240               ; clk          ; clk         ; 1.000        ; 0.000      ; 10.454     ;
; -9.721  ; EXMEM:EX_MEM|reg:ALU_C|Op[3] ; MEMWB:MEM_WB|reg:DMem_D|Op[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 10.450     ;
; -9.712  ; EXMEM:EX_MEM|reg:ALU_C|Op[2] ; ram:DMem|mem~751               ; clk          ; clk         ; 1.000        ; 0.000      ; 10.441     ;
; -9.712  ; EXMEM:EX_MEM|reg:ALU_C|Op[2] ; ram:DMem|mem~752               ; clk          ; clk         ; 1.000        ; 0.000      ; 10.441     ;
; -9.712  ; EXMEM:EX_MEM|reg:ALU_C|Op[2] ; ram:DMem|mem~753               ; clk          ; clk         ; 1.000        ; 0.000      ; 10.441     ;
; -9.712  ; EXMEM:EX_MEM|reg:ALU_C|Op[2] ; ram:DMem|mem~754               ; clk          ; clk         ; 1.000        ; 0.000      ; 10.441     ;
; -9.712  ; EXMEM:EX_MEM|reg:ALU_C|Op[2] ; ram:DMem|mem~755               ; clk          ; clk         ; 1.000        ; 0.000      ; 10.441     ;
; -9.701  ; EXMEM:EX_MEM|reg:ALU_C|Op[4] ; ram:DMem|mem~819               ; clk          ; clk         ; 1.000        ; 0.000      ; 10.430     ;
; -9.701  ; EXMEM:EX_MEM|reg:ALU_C|Op[4] ; ram:DMem|mem~821               ; clk          ; clk         ; 1.000        ; 0.000      ; 10.430     ;
; -9.701  ; EXMEM:EX_MEM|reg:RF_D1|Op[3] ; MEMWB:MEM_WB|reg:DMem_D|Op[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 10.430     ;
; -9.689  ; EXMEM:EX_MEM|reg:ALU_C|Op[4] ; ram:DMem|mem~558               ; clk          ; clk         ; 1.000        ; 0.000      ; 10.418     ;
; -9.689  ; EXMEM:EX_MEM|reg:ALU_C|Op[4] ; ram:DMem|mem~561               ; clk          ; clk         ; 1.000        ; 0.000      ; 10.418     ;
; -9.689  ; EXMEM:EX_MEM|reg:ALU_C|Op[4] ; ram:DMem|mem~564               ; clk          ; clk         ; 1.000        ; 0.000      ; 10.418     ;
; -9.682  ; EXMEM:EX_MEM|reg:ALU_C|Op[4] ; ram:DMem|mem~47                ; clk          ; clk         ; 1.000        ; 0.000      ; 10.411     ;
; -9.682  ; EXMEM:EX_MEM|reg:ALU_C|Op[4] ; ram:DMem|mem~49                ; clk          ; clk         ; 1.000        ; 0.000      ; 10.411     ;
; -9.682  ; EXMEM:EX_MEM|reg:ALU_C|Op[4] ; ram:DMem|mem~50                ; clk          ; clk         ; 1.000        ; 0.000      ; 10.411     ;
; -9.682  ; EXMEM:EX_MEM|reg:ALU_C|Op[4] ; ram:DMem|mem~53                ; clk          ; clk         ; 1.000        ; 0.000      ; 10.411     ;
; -9.682  ; EXMEM:EX_MEM|reg:ALU_C|Op[4] ; ram:DMem|mem~41                ; clk          ; clk         ; 1.000        ; 0.000      ; 10.411     ;
; -9.675  ; EXMEM:EX_MEM|reg:RF_D1|Op[0] ; MEMWB:MEM_WB|reg:DMem_D|Op[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 10.404     ;
; -9.665  ; EXMEM:EX_MEM|reg:ALU_C|Op[1] ; MEMWB:MEM_WB|reg:DMem_D|Op[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 10.394     ;
; -9.659  ; EXMEM:EX_MEM|reg:ALU_C|Op[0] ; MEMWB:MEM_WB|reg:DMem_D|Op[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 10.388     ;
; -9.636  ; EXMEM:EX_MEM|reg:ALU_C|Op[0] ; MEMWB:MEM_WB|reg:DMem_D|Op[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 10.365     ;
; -9.617  ; EXMEM:EX_MEM|reg:ALU_C|Op[0] ; MEMWB:MEM_WB|reg:DMem_D|Op[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 10.346     ;
; -9.609  ; EXMEM:EX_MEM|reg:ALU_C|Op[2] ; MEMWB:MEM_WB|reg:DMem_D|Op[12] ; clk          ; clk         ; 1.000        ; 0.000      ; 10.338     ;
; -9.597  ; EXMEM:EX_MEM|reg:RF_D1|Op[1] ; MEMWB:MEM_WB|reg:DMem_D|Op[13] ; clk          ; clk         ; 1.000        ; 0.000      ; 10.326     ;
; -9.594  ; EXMEM:EX_MEM|reg:RF_D1|Op[3] ; ram:DMem|mem~842               ; clk          ; clk         ; 1.000        ; 0.000      ; 10.323     ;
; -9.586  ; EXMEM:EX_MEM|reg:ALU_C|Op[4] ; ram:DMem|mem~557               ; clk          ; clk         ; 1.000        ; 0.000      ; 10.315     ;
; -9.583  ; EXMEM:EX_MEM|reg:ALU_C|Op[3] ; MEMWB:MEM_WB|reg:DMem_D|Op[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 10.312     ;
; -9.578  ; EXMEM:EX_MEM|reg:ALU_C|Op[2] ; ram:DMem|mem~756               ; clk          ; clk         ; 1.000        ; 0.000      ; 10.307     ;
; -9.578  ; EXMEM:EX_MEM|reg:ALU_C|Op[2] ; ram:DMem|mem~757               ; clk          ; clk         ; 1.000        ; 0.000      ; 10.307     ;
; -9.578  ; EXMEM:EX_MEM|reg:ALU_C|Op[2] ; ram:DMem|mem~758               ; clk          ; clk         ; 1.000        ; 0.000      ; 10.307     ;
; -9.578  ; EXMEM:EX_MEM|reg:ALU_C|Op[2] ; ram:DMem|mem~744               ; clk          ; clk         ; 1.000        ; 0.000      ; 10.307     ;
; -9.578  ; EXMEM:EX_MEM|reg:ALU_C|Op[2] ; ram:DMem|mem~745               ; clk          ; clk         ; 1.000        ; 0.000      ; 10.307     ;
; -9.577  ; EXMEM:EX_MEM|reg:RF_D1|Op[3] ; ram:DMem|mem~1034              ; clk          ; clk         ; 1.000        ; 0.000      ; 10.306     ;
; -9.575  ; EXMEM:EX_MEM|reg:RF_D1|Op[1] ; MEMWB:MEM_WB|reg:DMem_D|Op[15] ; clk          ; clk         ; 1.000        ; 0.000      ; 10.304     ;
; -9.566  ; EXMEM:EX_MEM|reg:ALU_C|Op[2] ; ram:DMem|mem~748               ; clk          ; clk         ; 1.000        ; 0.000      ; 10.295     ;
; -9.566  ; EXMEM:EX_MEM|reg:ALU_C|Op[2] ; ram:DMem|mem~749               ; clk          ; clk         ; 1.000        ; 0.000      ; 10.295     ;
; -9.559  ; EXMEM:EX_MEM|reg:ALU_C|Op[2] ; ram:DMem|mem~689               ; clk          ; clk         ; 1.000        ; 0.000      ; 10.288     ;
; -9.559  ; EXMEM:EX_MEM|reg:ALU_C|Op[2] ; ram:DMem|mem~679               ; clk          ; clk         ; 1.000        ; 0.000      ; 10.288     ;
; -9.536  ; EXMEM:EX_MEM|reg:RF_D1|Op[0] ; MEMWB:MEM_WB|reg:DMem_D|Op[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 10.265     ;
; -9.533  ; EXMEM:EX_MEM|reg:ALU_C|Op[1] ; MEMWB:MEM_WB|reg:DMem_D|Op[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 10.262     ;
; -9.518  ; EXMEM:EX_MEM|reg:ALU_C|Op[3] ; MEMWB:MEM_WB|reg:DMem_D|Op[14] ; clk          ; clk         ; 1.000        ; 0.000      ; 10.247     ;
; -9.509  ; EXMEM:EX_MEM|reg:ALU_C|Op[2] ; ram:DMem|mem~721               ; clk          ; clk         ; 1.000        ; 0.000      ; 10.238     ;
; -9.509  ; EXMEM:EX_MEM|reg:ALU_C|Op[2] ; ram:DMem|mem~724               ; clk          ; clk         ; 1.000        ; 0.000      ; 10.238     ;
; -9.509  ; EXMEM:EX_MEM|reg:ALU_C|Op[2] ; ram:DMem|mem~726               ; clk          ; clk         ; 1.000        ; 0.000      ; 10.238     ;
; -9.509  ; EXMEM:EX_MEM|reg:ALU_C|Op[2] ; ram:DMem|mem~712               ; clk          ; clk         ; 1.000        ; 0.000      ; 10.238     ;
+---------+------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'select_ALU2[0]'                                                                                                                 ;
+--------+------------------------------------+------------------+--------------+----------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node          ; Launch Clock ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------+--------------+----------------+--------------+------------+------------+
; -9.014 ; EXMEM:EX_MEM|reg:RF_D1|Op[1]       ; alu:ALU_2|Op[14] ; clk          ; select_ALU2[0] ; 0.500        ; 6.149      ; 14.018     ;
; -8.952 ; EXMEM:EX_MEM|reg:RF_D1|Op[0]       ; alu:ALU_2|Op[14] ; clk          ; select_ALU2[0] ; 0.500        ; 6.149      ; 13.956     ;
; -8.255 ; EXMEM:EX_MEM|reg:RF_D1|Op[1]       ; alu:ALU_2|Op[11] ; clk          ; select_ALU2[0] ; 0.500        ; 6.110      ; 13.237     ;
; -8.193 ; EXMEM:EX_MEM|reg:RF_D1|Op[0]       ; alu:ALU_2|Op[11] ; clk          ; select_ALU2[0] ; 0.500        ; 6.110      ; 13.175     ;
; -8.153 ; EXMEM:EX_MEM|reg:RF_D1|Op[2]       ; alu:ALU_2|Op[14] ; clk          ; select_ALU2[0] ; 0.500        ; 6.149      ; 13.157     ;
; -8.074 ; EXMEM:EX_MEM|reg:RF_D1|Op[1]       ; alu:ALU_2|Op[12] ; clk          ; select_ALU2[0] ; 0.500        ; 5.712      ; 13.096     ;
; -8.026 ; EXMEM:EX_MEM|reg:RF_D1|Op[1]       ; alu:ALU_2|Op[13] ; clk          ; select_ALU2[0] ; 0.500        ; 6.148      ; 13.319     ;
; -8.012 ; EXMEM:EX_MEM|reg:RF_D1|Op[0]       ; alu:ALU_2|Op[12] ; clk          ; select_ALU2[0] ; 0.500        ; 5.712      ; 13.034     ;
; -7.964 ; EXMEM:EX_MEM|reg:RF_D1|Op[0]       ; alu:ALU_2|Op[13] ; clk          ; select_ALU2[0] ; 0.500        ; 6.148      ; 13.257     ;
; -7.864 ; EXMEM:EX_MEM|reg:RF_D1|Op[1]       ; alu:ALU_2|Op[15] ; clk          ; select_ALU2[0] ; 0.500        ; 6.141      ; 13.150     ;
; -7.834 ; EXMEM:EX_MEM|reg:RF_D1|Op[1]       ; alu:ALU_2|Op[5]  ; clk          ; select_ALU2[0] ; 0.500        ; 6.178      ; 13.164     ;
; -7.802 ; EXMEM:EX_MEM|reg:RF_D1|Op[0]       ; alu:ALU_2|Op[15] ; clk          ; select_ALU2[0] ; 0.500        ; 6.141      ; 13.088     ;
; -7.785 ; EXMEM:EX_MEM|reg:RF_D1|Op[1]       ; alu:ALU_2|Op[8]  ; clk          ; select_ALU2[0] ; 0.500        ; 6.177      ; 13.114     ;
; -7.772 ; EXMEM:EX_MEM|reg:RF_D1|Op[0]       ; alu:ALU_2|Op[5]  ; clk          ; select_ALU2[0] ; 0.500        ; 6.178      ; 13.102     ;
; -7.723 ; EXMEM:EX_MEM|reg:RF_D1|Op[0]       ; alu:ALU_2|Op[8]  ; clk          ; select_ALU2[0] ; 0.500        ; 6.177      ; 13.052     ;
; -7.676 ; EXMEM:EX_MEM|reg9:eight_zero|Op[0] ; alu:ALU_2|Op[14] ; clk          ; select_ALU2[0] ; 0.500        ; 6.149      ; 12.680     ;
; -7.517 ; EXMEM:EX_MEM|reg:RF_D1|Op[1]       ; alu:ALU_2|Op[9]  ; clk          ; select_ALU2[0] ; 0.500        ; 6.134      ; 12.811     ;
; -7.484 ; EXMEM:EX_MEM|reg:RF_D1|Op[1]       ; alu:ALU_2|Op[10] ; clk          ; select_ALU2[0] ; 0.500        ; 6.108      ; 12.744     ;
; -7.455 ; EXMEM:EX_MEM|reg:RF_D1|Op[0]       ; alu:ALU_2|Op[9]  ; clk          ; select_ALU2[0] ; 0.500        ; 6.134      ; 12.749     ;
; -7.427 ; EXMEM:EX_MEM|reg:RF_D1|Op[3]       ; alu:ALU_2|Op[14] ; clk          ; select_ALU2[0] ; 0.500        ; 6.149      ; 12.431     ;
; -7.422 ; EXMEM:EX_MEM|reg:RF_D1|Op[0]       ; alu:ALU_2|Op[10] ; clk          ; select_ALU2[0] ; 0.500        ; 6.108      ; 12.682     ;
; -7.416 ; EXMEM:EX_MEM|reg:RF_D1|Op[1]       ; alu:ALU_2|Op[4]  ; clk          ; select_ALU2[0] ; 0.500        ; 6.129      ; 12.690     ;
; -7.394 ; EXMEM:EX_MEM|reg:RF_D1|Op[2]       ; alu:ALU_2|Op[11] ; clk          ; select_ALU2[0] ; 0.500        ; 6.110      ; 12.376     ;
; -7.354 ; EXMEM:EX_MEM|reg:RF_D1|Op[0]       ; alu:ALU_2|Op[4]  ; clk          ; select_ALU2[0] ; 0.500        ; 6.129      ; 12.628     ;
; -7.213 ; EXMEM:EX_MEM|reg:RF_D1|Op[2]       ; alu:ALU_2|Op[12] ; clk          ; select_ALU2[0] ; 0.500        ; 5.712      ; 12.235     ;
; -7.165 ; EXMEM:EX_MEM|reg:RF_D1|Op[2]       ; alu:ALU_2|Op[13] ; clk          ; select_ALU2[0] ; 0.500        ; 6.148      ; 12.458     ;
; -7.114 ; EXMEM:EX_MEM|reg:RF_D1|Op[1]       ; alu:ALU_2|Op[7]  ; clk          ; select_ALU2[0] ; 0.500        ; 6.134      ; 12.393     ;
; -7.052 ; EXMEM:EX_MEM|reg:RF_D1|Op[0]       ; alu:ALU_2|Op[7]  ; clk          ; select_ALU2[0] ; 0.500        ; 6.134      ; 12.331     ;
; -7.003 ; EXMEM:EX_MEM|reg:RF_D1|Op[2]       ; alu:ALU_2|Op[15] ; clk          ; select_ALU2[0] ; 0.500        ; 6.141      ; 12.289     ;
; -6.973 ; EXMEM:EX_MEM|reg:RF_D1|Op[2]       ; alu:ALU_2|Op[5]  ; clk          ; select_ALU2[0] ; 0.500        ; 6.178      ; 12.303     ;
; -6.924 ; EXMEM:EX_MEM|reg:RF_D1|Op[2]       ; alu:ALU_2|Op[8]  ; clk          ; select_ALU2[0] ; 0.500        ; 6.177      ; 12.253     ;
; -6.917 ; EXMEM:EX_MEM|reg9:eight_zero|Op[0] ; alu:ALU_2|Op[11] ; clk          ; select_ALU2[0] ; 0.500        ; 6.110      ; 11.899     ;
; -6.736 ; EXMEM:EX_MEM|reg9:eight_zero|Op[0] ; alu:ALU_2|Op[12] ; clk          ; select_ALU2[0] ; 0.500        ; 5.712      ; 11.758     ;
; -6.688 ; EXMEM:EX_MEM|reg9:eight_zero|Op[0] ; alu:ALU_2|Op[13] ; clk          ; select_ALU2[0] ; 0.500        ; 6.148      ; 11.981     ;
; -6.684 ; EXMEM:EX_MEM|reg:RF_D1|Op[5]       ; alu:ALU_2|Op[14] ; clk          ; select_ALU2[0] ; 0.500        ; 6.149      ; 11.688     ;
; -6.668 ; EXMEM:EX_MEM|reg:RF_D1|Op[3]       ; alu:ALU_2|Op[11] ; clk          ; select_ALU2[0] ; 0.500        ; 6.110      ; 11.650     ;
; -6.656 ; EXMEM:EX_MEM|reg:RF_D1|Op[2]       ; alu:ALU_2|Op[9]  ; clk          ; select_ALU2[0] ; 0.500        ; 6.134      ; 11.950     ;
; -6.623 ; EXMEM:EX_MEM|reg:RF_D1|Op[2]       ; alu:ALU_2|Op[10] ; clk          ; select_ALU2[0] ; 0.500        ; 6.108      ; 11.883     ;
; -6.555 ; EXMEM:EX_MEM|reg:RF_D1|Op[2]       ; alu:ALU_2|Op[4]  ; clk          ; select_ALU2[0] ; 0.500        ; 6.129      ; 11.829     ;
; -6.526 ; EXMEM:EX_MEM|reg9:eight_zero|Op[0] ; alu:ALU_2|Op[15] ; clk          ; select_ALU2[0] ; 0.500        ; 6.141      ; 11.812     ;
; -6.521 ; EXMEM:EX_MEM|reg:inc|Op[1]         ; alu:ALU_2|Op[14] ; clk          ; select_ALU2[0] ; 0.500        ; 6.149      ; 11.525     ;
; -6.496 ; EXMEM:EX_MEM|reg9:eight_zero|Op[0] ; alu:ALU_2|Op[5]  ; clk          ; select_ALU2[0] ; 0.500        ; 6.178      ; 11.826     ;
; -6.487 ; EXMEM:EX_MEM|reg:RF_D1|Op[3]       ; alu:ALU_2|Op[12] ; clk          ; select_ALU2[0] ; 0.500        ; 5.712      ; 11.509     ;
; -6.447 ; EXMEM:EX_MEM|reg9:eight_zero|Op[0] ; alu:ALU_2|Op[8]  ; clk          ; select_ALU2[0] ; 0.500        ; 6.177      ; 11.776     ;
; -6.439 ; EXMEM:EX_MEM|reg:RF_D1|Op[3]       ; alu:ALU_2|Op[13] ; clk          ; select_ALU2[0] ; 0.500        ; 6.148      ; 11.732     ;
; -6.412 ; EXMEM:EX_MEM|reg:RF_D1|Op[4]       ; alu:ALU_2|Op[14] ; clk          ; select_ALU2[0] ; 0.500        ; 6.149      ; 11.416     ;
; -6.277 ; EXMEM:EX_MEM|reg:RF_D1|Op[3]       ; alu:ALU_2|Op[15] ; clk          ; select_ALU2[0] ; 0.500        ; 6.141      ; 11.563     ;
; -6.275 ; EXMEM:EX_MEM|reg9:eight_zero|Op[1] ; alu:ALU_2|Op[14] ; clk          ; select_ALU2[0] ; 0.500        ; 6.149      ; 11.279     ;
; -6.253 ; EXMEM:EX_MEM|reg:RF_D1|Op[2]       ; alu:ALU_2|Op[7]  ; clk          ; select_ALU2[0] ; 0.500        ; 6.134      ; 11.532     ;
; -6.247 ; EXMEM:EX_MEM|reg:RF_D1|Op[3]       ; alu:ALU_2|Op[5]  ; clk          ; select_ALU2[0] ; 0.500        ; 6.178      ; 11.577     ;
; -6.198 ; EXMEM:EX_MEM|reg:RF_D1|Op[3]       ; alu:ALU_2|Op[8]  ; clk          ; select_ALU2[0] ; 0.500        ; 6.177      ; 11.527     ;
; -6.179 ; EXMEM:EX_MEM|reg9:eight_zero|Op[0] ; alu:ALU_2|Op[9]  ; clk          ; select_ALU2[0] ; 0.500        ; 6.134      ; 11.473     ;
; -6.146 ; EXMEM:EX_MEM|reg9:eight_zero|Op[0] ; alu:ALU_2|Op[10] ; clk          ; select_ALU2[0] ; 0.500        ; 6.108      ; 11.406     ;
; -6.078 ; EXMEM:EX_MEM|reg9:eight_zero|Op[0] ; alu:ALU_2|Op[4]  ; clk          ; select_ALU2[0] ; 0.500        ; 6.129      ; 11.352     ;
; -5.938 ; EXMEM:EX_MEM|reg:RF_D1|Op[6]       ; alu:ALU_2|Op[14] ; clk          ; select_ALU2[0] ; 0.500        ; 6.149      ; 10.942     ;
; -5.930 ; EXMEM:EX_MEM|reg:RF_D1|Op[3]       ; alu:ALU_2|Op[9]  ; clk          ; select_ALU2[0] ; 0.500        ; 6.134      ; 11.224     ;
; -5.925 ; EXMEM:EX_MEM|reg:RF_D1|Op[5]       ; alu:ALU_2|Op[11] ; clk          ; select_ALU2[0] ; 0.500        ; 6.110      ; 10.907     ;
; -5.897 ; EXMEM:EX_MEM|reg:RF_D1|Op[3]       ; alu:ALU_2|Op[10] ; clk          ; select_ALU2[0] ; 0.500        ; 6.108      ; 11.157     ;
; -5.872 ; EXMEM:EX_MEM|reg:RF_D1|Op[1]       ; alu:ALU_2|Op[3]  ; clk          ; select_ALU2[0] ; 0.500        ; 6.173      ; 11.198     ;
; -5.860 ; EXMEM:EX_MEM|reg:inc|Op[0]         ; alu:ALU_2|Op[14] ; clk          ; select_ALU2[0] ; 0.500        ; 6.149      ; 10.864     ;
; -5.829 ; EXMEM:EX_MEM|reg:RF_D1|Op[3]       ; alu:ALU_2|Op[4]  ; clk          ; select_ALU2[0] ; 0.500        ; 6.129      ; 11.103     ;
; -5.810 ; EXMEM:EX_MEM|reg:RF_D1|Op[0]       ; alu:ALU_2|Op[3]  ; clk          ; select_ALU2[0] ; 0.500        ; 6.173      ; 11.136     ;
; -5.776 ; EXMEM:EX_MEM|reg9:eight_zero|Op[0] ; alu:ALU_2|Op[7]  ; clk          ; select_ALU2[0] ; 0.500        ; 6.134      ; 11.055     ;
; -5.762 ; EXMEM:EX_MEM|reg:inc|Op[1]         ; alu:ALU_2|Op[11] ; clk          ; select_ALU2[0] ; 0.500        ; 6.110      ; 10.744     ;
; -5.744 ; EXMEM:EX_MEM|reg:RF_D1|Op[5]       ; alu:ALU_2|Op[12] ; clk          ; select_ALU2[0] ; 0.500        ; 5.712      ; 10.766     ;
; -5.713 ; EXMEM:EX_MEM|reg:inc|Op[2]         ; alu:ALU_2|Op[14] ; clk          ; select_ALU2[0] ; 0.500        ; 6.149      ; 10.717     ;
; -5.712 ; EXMEM:EX_MEM|reg:RF_D1|Op[8]       ; alu:ALU_2|Op[14] ; clk          ; select_ALU2[0] ; 0.500        ; 6.149      ; 10.716     ;
; -5.696 ; EXMEM:EX_MEM|reg:RF_D1|Op[5]       ; alu:ALU_2|Op[13] ; clk          ; select_ALU2[0] ; 0.500        ; 6.148      ; 10.989     ;
; -5.653 ; EXMEM:EX_MEM|reg:RF_D1|Op[4]       ; alu:ALU_2|Op[11] ; clk          ; select_ALU2[0] ; 0.500        ; 6.110      ; 10.635     ;
; -5.627 ; EXMEM:EX_MEM|reg:RF_D1|Op[1]       ; alu:ALU_2|Op[2]  ; clk          ; select_ALU2[0] ; 0.500        ; 5.734      ; 10.669     ;
; -5.581 ; EXMEM:EX_MEM|reg:inc|Op[1]         ; alu:ALU_2|Op[12] ; clk          ; select_ALU2[0] ; 0.500        ; 5.712      ; 10.603     ;
; -5.565 ; EXMEM:EX_MEM|reg:RF_D1|Op[0]       ; alu:ALU_2|Op[2]  ; clk          ; select_ALU2[0] ; 0.500        ; 5.734      ; 10.607     ;
; -5.562 ; EXMEM:EX_MEM|reg:RF_D1|Op[0]       ; alu:ALU_2|Op[0]  ; clk          ; select_ALU2[0] ; 0.500        ; 6.080      ; 10.780     ;
; -5.556 ; EXMEM:EX_MEM|reg:RF_D1|Op[1]       ; alu:ALU_2|Op[6]  ; clk          ; select_ALU2[0] ; 0.500        ; 6.061      ; 10.777     ;
; -5.534 ; EXMEM:EX_MEM|reg:RF_D1|Op[5]       ; alu:ALU_2|Op[15] ; clk          ; select_ALU2[0] ; 0.500        ; 6.141      ; 10.820     ;
; -5.533 ; EXMEM:EX_MEM|reg:inc|Op[1]         ; alu:ALU_2|Op[13] ; clk          ; select_ALU2[0] ; 0.500        ; 6.148      ; 10.826     ;
; -5.527 ; EXMEM:EX_MEM|reg:RF_D1|Op[3]       ; alu:ALU_2|Op[7]  ; clk          ; select_ALU2[0] ; 0.500        ; 6.134      ; 10.806     ;
; -5.516 ; EXMEM:EX_MEM|reg9:eight_zero|Op[1] ; alu:ALU_2|Op[11] ; clk          ; select_ALU2[0] ; 0.500        ; 6.110      ; 10.498     ;
; -5.494 ; EXMEM:EX_MEM|reg:RF_D1|Op[0]       ; alu:ALU_2|Op[6]  ; clk          ; select_ALU2[0] ; 0.500        ; 6.061      ; 10.715     ;
; -5.472 ; EXMEM:EX_MEM|reg:RF_D1|Op[4]       ; alu:ALU_2|Op[12] ; clk          ; select_ALU2[0] ; 0.500        ; 5.712      ; 10.494     ;
; -5.455 ; EXMEM:EX_MEM|reg:RF_D1|Op[5]       ; alu:ALU_2|Op[8]  ; clk          ; select_ALU2[0] ; 0.500        ; 6.177      ; 10.784     ;
; -5.424 ; EXMEM:EX_MEM|reg:RF_D1|Op[4]       ; alu:ALU_2|Op[13] ; clk          ; select_ALU2[0] ; 0.500        ; 6.148      ; 10.717     ;
; -5.371 ; EXMEM:EX_MEM|reg:inc|Op[1]         ; alu:ALU_2|Op[15] ; clk          ; select_ALU2[0] ; 0.500        ; 6.141      ; 10.657     ;
; -5.341 ; EXMEM:EX_MEM|reg:inc|Op[1]         ; alu:ALU_2|Op[5]  ; clk          ; select_ALU2[0] ; 0.500        ; 6.178      ; 10.671     ;
; -5.335 ; EXMEM:EX_MEM|reg9:eight_zero|Op[1] ; alu:ALU_2|Op[12] ; clk          ; select_ALU2[0] ; 0.500        ; 5.712      ; 10.357     ;
; -5.292 ; EXMEM:EX_MEM|reg:inc|Op[1]         ; alu:ALU_2|Op[8]  ; clk          ; select_ALU2[0] ; 0.500        ; 6.177      ; 10.621     ;
; -5.287 ; EXMEM:EX_MEM|reg9:eight_zero|Op[1] ; alu:ALU_2|Op[13] ; clk          ; select_ALU2[0] ; 0.500        ; 6.148      ; 10.580     ;
; -5.262 ; EXMEM:EX_MEM|reg:RF_D1|Op[4]       ; alu:ALU_2|Op[15] ; clk          ; select_ALU2[0] ; 0.500        ; 6.141      ; 10.548     ;
; -5.246 ; EXMEM:EX_MEM|reg:RF_D1|Op[1]       ; alu:ALU_2|Op[1]  ; clk          ; select_ALU2[0] ; 0.500        ; 6.077      ; 10.468     ;
; -5.193 ; EXMEM:EX_MEM|reg:RF_D1|Op[9]       ; alu:ALU_2|Op[14] ; clk          ; select_ALU2[0] ; 0.500        ; 6.149      ; 10.197     ;
; -5.187 ; EXMEM:EX_MEM|reg:RF_D1|Op[5]       ; alu:ALU_2|Op[9]  ; clk          ; select_ALU2[0] ; 0.500        ; 6.134      ; 10.481     ;
; -5.183 ; EXMEM:EX_MEM|reg:RF_D1|Op[4]       ; alu:ALU_2|Op[8]  ; clk          ; select_ALU2[0] ; 0.500        ; 6.177      ; 10.512     ;
; -5.179 ; EXMEM:EX_MEM|reg:RF_D1|Op[6]       ; alu:ALU_2|Op[11] ; clk          ; select_ALU2[0] ; 0.500        ; 6.110      ; 10.161     ;
; -5.154 ; EXMEM:EX_MEM|reg:RF_D1|Op[5]       ; alu:ALU_2|Op[10] ; clk          ; select_ALU2[0] ; 0.500        ; 6.108      ; 10.414     ;
; -5.125 ; EXMEM:EX_MEM|reg9:eight_zero|Op[1] ; alu:ALU_2|Op[15] ; clk          ; select_ALU2[0] ; 0.500        ; 6.141      ; 10.411     ;
; -5.101 ; EXMEM:EX_MEM|reg:inc|Op[0]         ; alu:ALU_2|Op[11] ; clk          ; select_ALU2[0] ; 0.500        ; 6.110      ; 10.083     ;
; -5.095 ; EXMEM:EX_MEM|reg9:eight_zero|Op[1] ; alu:ALU_2|Op[5]  ; clk          ; select_ALU2[0] ; 0.500        ; 6.178      ; 10.425     ;
; -5.046 ; EXMEM:EX_MEM|reg9:eight_zero|Op[1] ; alu:ALU_2|Op[8]  ; clk          ; select_ALU2[0] ; 0.500        ; 6.177      ; 10.375     ;
; -5.024 ; EXMEM:EX_MEM|reg:inc|Op[1]         ; alu:ALU_2|Op[9]  ; clk          ; select_ALU2[0] ; 0.500        ; 6.134      ; 10.318     ;
; -5.011 ; EXMEM:EX_MEM|reg:RF_D1|Op[2]       ; alu:ALU_2|Op[3]  ; clk          ; select_ALU2[0] ; 0.500        ; 6.173      ; 10.337     ;
+--------+------------------------------------+------------------+--------------+----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'select_ALU[0]'                                                                                                              ;
+--------+---------------------------------+------------------+--------------+---------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node          ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+------------------+--------------+---------------+--------------+------------+------------+
; -8.505 ; RREX:RR_EX|reg:RF_D2|Op[1]      ; alu:ALU_1|Op[14] ; clk          ; select_ALU[0] ; 0.500        ; 4.589      ; 12.425     ;
; -8.487 ; RREX:RR_EX|reg6:five_zero|Op[2] ; alu:ALU_1|Op[14] ; clk          ; select_ALU[0] ; 0.500        ; 4.589      ; 12.407     ;
; -8.338 ; RREX:RR_EX|reg:RF_D2|Op[3]      ; alu:ALU_1|Op[14] ; clk          ; select_ALU[0] ; 0.500        ; 4.589      ; 12.258     ;
; -8.276 ; RREX:RR_EX|reg:RF_D2|Op[1]      ; alu:ALU_1|Op[13] ; clk          ; select_ALU[0] ; 0.500        ; 4.597      ; 12.212     ;
; -8.258 ; RREX:RR_EX|reg6:five_zero|Op[2] ; alu:ALU_1|Op[13] ; clk          ; select_ALU[0] ; 0.500        ; 4.597      ; 12.194     ;
; -8.226 ; RREX:RR_EX|reg:RF_D2|Op[2]      ; alu:ALU_1|Op[14] ; clk          ; select_ALU[0] ; 0.500        ; 4.589      ; 12.146     ;
; -8.211 ; RREX:RR_EX|reg:RF_D1|Op[3]      ; alu:ALU_1|Op[14] ; clk          ; select_ALU[0] ; 0.500        ; 4.589      ; 12.131     ;
; -8.193 ; RREX:RR_EX|reg:RF_D2|Op[0]      ; alu:ALU_1|Op[14] ; clk          ; select_ALU[0] ; 0.500        ; 4.589      ; 12.113     ;
; -8.182 ; RREX:RR_EX|reg:RF_D1|Op[1]      ; alu:ALU_1|Op[14] ; clk          ; select_ALU[0] ; 0.500        ; 4.589      ; 12.102     ;
; -8.112 ; RREX:RR_EX|reg:RF_D2|Op[1]      ; alu:ALU_1|Op[15] ; clk          ; select_ALU[0] ; 0.500        ; 4.593      ; 12.043     ;
; -8.109 ; RREX:RR_EX|reg:RF_D2|Op[3]      ; alu:ALU_1|Op[13] ; clk          ; select_ALU[0] ; 0.500        ; 4.597      ; 12.045     ;
; -8.094 ; RREX:RR_EX|reg6:five_zero|Op[2] ; alu:ALU_1|Op[15] ; clk          ; select_ALU[0] ; 0.500        ; 4.593      ; 12.025     ;
; -7.997 ; RREX:RR_EX|reg:RF_D2|Op[2]      ; alu:ALU_1|Op[13] ; clk          ; select_ALU[0] ; 0.500        ; 4.597      ; 11.933     ;
; -7.982 ; RREX:RR_EX|reg:RF_D1|Op[3]      ; alu:ALU_1|Op[13] ; clk          ; select_ALU[0] ; 0.500        ; 4.597      ; 11.918     ;
; -7.964 ; RREX:RR_EX|reg:RF_D2|Op[0]      ; alu:ALU_1|Op[13] ; clk          ; select_ALU[0] ; 0.500        ; 4.597      ; 11.900     ;
; -7.953 ; RREX:RR_EX|reg:RF_D1|Op[1]      ; alu:ALU_1|Op[13] ; clk          ; select_ALU[0] ; 0.500        ; 4.597      ; 11.889     ;
; -7.945 ; RREX:RR_EX|reg:RF_D2|Op[3]      ; alu:ALU_1|Op[15] ; clk          ; select_ALU[0] ; 0.500        ; 4.593      ; 11.876     ;
; -7.897 ; RREX:RR_EX|reg:RF_D1|Op[2]      ; alu:ALU_1|Op[14] ; clk          ; select_ALU[0] ; 0.500        ; 4.589      ; 11.817     ;
; -7.833 ; RREX:RR_EX|reg:RF_D2|Op[2]      ; alu:ALU_1|Op[15] ; clk          ; select_ALU[0] ; 0.500        ; 4.593      ; 11.764     ;
; -7.818 ; RREX:RR_EX|reg:RF_D1|Op[3]      ; alu:ALU_1|Op[15] ; clk          ; select_ALU[0] ; 0.500        ; 4.593      ; 11.749     ;
; -7.800 ; RREX:RR_EX|reg:RF_D2|Op[0]      ; alu:ALU_1|Op[15] ; clk          ; select_ALU[0] ; 0.500        ; 4.593      ; 11.731     ;
; -7.789 ; RREX:RR_EX|reg:RF_D1|Op[1]      ; alu:ALU_1|Op[15] ; clk          ; select_ALU[0] ; 0.500        ; 4.593      ; 11.720     ;
; -7.668 ; RREX:RR_EX|reg:RF_D1|Op[2]      ; alu:ALU_1|Op[13] ; clk          ; select_ALU[0] ; 0.500        ; 4.597      ; 11.604     ;
; -7.645 ; RREX:RR_EX|reg:RF_D2|Op[0]      ; alu:ALU_1|Op[0]  ; clk          ; select_ALU[0] ; 0.500        ; 4.815      ; 10.831     ;
; -7.579 ; RREX:RR_EX|reg:RF_D2|Op[7]      ; alu:ALU_1|Op[14] ; clk          ; select_ALU[0] ; 0.500        ; 4.589      ; 11.499     ;
; -7.569 ; RREX:RR_EX|reg:RF_D1|Op[0]      ; alu:ALU_1|Op[14] ; clk          ; select_ALU[0] ; 0.500        ; 4.589      ; 11.489     ;
; -7.505 ; RREX:RR_EX|reg6:five_zero|Op[1] ; alu:ALU_1|Op[14] ; clk          ; select_ALU[0] ; 0.500        ; 4.589      ; 11.425     ;
; -7.504 ; RREX:RR_EX|reg:RF_D1|Op[2]      ; alu:ALU_1|Op[15] ; clk          ; select_ALU[0] ; 0.500        ; 4.593      ; 11.435     ;
; -7.496 ; RREX:RR_EX|reg:RF_D2|Op[5]      ; alu:ALU_1|Op[14] ; clk          ; select_ALU[0] ; 0.500        ; 4.589      ; 11.416     ;
; -7.369 ; RREX:RR_EX|reg:RF_D2|Op[1]      ; alu:ALU_1|Op[11] ; clk          ; select_ALU[0] ; 0.500        ; 4.590      ; 11.290     ;
; -7.351 ; RREX:RR_EX|reg6:five_zero|Op[2] ; alu:ALU_1|Op[11] ; clk          ; select_ALU[0] ; 0.500        ; 4.590      ; 11.272     ;
; -7.350 ; RREX:RR_EX|reg:RF_D2|Op[7]      ; alu:ALU_1|Op[13] ; clk          ; select_ALU[0] ; 0.500        ; 4.597      ; 11.286     ;
; -7.340 ; RREX:RR_EX|reg:RF_D1|Op[0]      ; alu:ALU_1|Op[13] ; clk          ; select_ALU[0] ; 0.500        ; 4.597      ; 11.276     ;
; -7.279 ; RREX:RR_EX|reg:RF_D2|Op[4]      ; alu:ALU_1|Op[14] ; clk          ; select_ALU[0] ; 0.500        ; 4.589      ; 11.199     ;
; -7.276 ; RREX:RR_EX|reg6:five_zero|Op[1] ; alu:ALU_1|Op[13] ; clk          ; select_ALU[0] ; 0.500        ; 4.597      ; 11.212     ;
; -7.267 ; RREX:RR_EX|reg:RF_D2|Op[5]      ; alu:ALU_1|Op[13] ; clk          ; select_ALU[0] ; 0.500        ; 4.597      ; 11.203     ;
; -7.202 ; RREX:RR_EX|reg:RF_D2|Op[3]      ; alu:ALU_1|Op[11] ; clk          ; select_ALU[0] ; 0.500        ; 4.590      ; 11.123     ;
; -7.186 ; RREX:RR_EX|reg:RF_D2|Op[7]      ; alu:ALU_1|Op[15] ; clk          ; select_ALU[0] ; 0.500        ; 4.593      ; 11.117     ;
; -7.176 ; RREX:RR_EX|reg:RF_D1|Op[0]      ; alu:ALU_1|Op[15] ; clk          ; select_ALU[0] ; 0.500        ; 4.593      ; 11.107     ;
; -7.112 ; RREX:RR_EX|reg6:five_zero|Op[1] ; alu:ALU_1|Op[15] ; clk          ; select_ALU[0] ; 0.500        ; 4.593      ; 11.043     ;
; -7.103 ; RREX:RR_EX|reg:RF_D2|Op[5]      ; alu:ALU_1|Op[15] ; clk          ; select_ALU[0] ; 0.500        ; 4.593      ; 11.034     ;
; -7.090 ; RREX:RR_EX|reg:RF_D2|Op[2]      ; alu:ALU_1|Op[11] ; clk          ; select_ALU[0] ; 0.500        ; 4.590      ; 11.011     ;
; -7.075 ; RREX:RR_EX|reg:RF_D1|Op[3]      ; alu:ALU_1|Op[11] ; clk          ; select_ALU[0] ; 0.500        ; 4.590      ; 10.996     ;
; -7.057 ; RREX:RR_EX|reg:RF_D2|Op[0]      ; alu:ALU_1|Op[11] ; clk          ; select_ALU[0] ; 0.500        ; 4.590      ; 10.978     ;
; -7.050 ; RREX:RR_EX|reg:RF_D2|Op[4]      ; alu:ALU_1|Op[13] ; clk          ; select_ALU[0] ; 0.500        ; 4.597      ; 10.986     ;
; -7.046 ; RREX:RR_EX|reg:RF_D1|Op[1]      ; alu:ALU_1|Op[11] ; clk          ; select_ALU[0] ; 0.500        ; 4.590      ; 10.967     ;
; -7.026 ; RREX:RR_EX|reg:RF_D2|Op[1]      ; alu:ALU_1|Op[9]  ; clk          ; select_ALU[0] ; 0.500        ; 4.625      ; 10.990     ;
; -7.021 ; RREX:RR_EX|reg:RF_D1|Op[0]      ; alu:ALU_1|Op[0]  ; clk          ; select_ALU[0] ; 0.500        ; 4.815      ; 10.207     ;
; -7.008 ; RREX:RR_EX|reg6:five_zero|Op[2] ; alu:ALU_1|Op[9]  ; clk          ; select_ALU[0] ; 0.500        ; 4.625      ; 10.972     ;
; -6.981 ; RREX:RR_EX|reg:RF_D2|Op[1]      ; alu:ALU_1|Op[12] ; clk          ; select_ALU[0] ; 0.500        ; 4.533      ; 10.860     ;
; -6.965 ; RREX:RR_EX|reg6:five_zero|Op[4] ; alu:ALU_1|Op[14] ; clk          ; select_ALU[0] ; 0.500        ; 4.589      ; 10.885     ;
; -6.963 ; RREX:RR_EX|reg6:five_zero|Op[2] ; alu:ALU_1|Op[12] ; clk          ; select_ALU[0] ; 0.500        ; 4.533      ; 10.842     ;
; -6.886 ; RREX:RR_EX|reg:RF_D2|Op[4]      ; alu:ALU_1|Op[15] ; clk          ; select_ALU[0] ; 0.500        ; 4.593      ; 10.817     ;
; -6.859 ; RREX:RR_EX|reg:RF_D2|Op[3]      ; alu:ALU_1|Op[9]  ; clk          ; select_ALU[0] ; 0.500        ; 4.625      ; 10.823     ;
; -6.857 ; RREX:RR_EX|reg:RF_D2|Op[1]      ; alu:ALU_1|Op[10] ; clk          ; select_ALU[0] ; 0.500        ; 4.597      ; 10.785     ;
; -6.839 ; RREX:RR_EX|reg6:five_zero|Op[2] ; alu:ALU_1|Op[10] ; clk          ; select_ALU[0] ; 0.500        ; 4.597      ; 10.767     ;
; -6.814 ; RREX:RR_EX|reg:RF_D2|Op[1]      ; alu:ALU_1|Op[8]  ; clk          ; select_ALU[0] ; 0.500        ; 4.619      ; 10.771     ;
; -6.814 ; RREX:RR_EX|reg:RF_D2|Op[3]      ; alu:ALU_1|Op[12] ; clk          ; select_ALU[0] ; 0.500        ; 4.533      ; 10.693     ;
; -6.796 ; RREX:RR_EX|reg6:five_zero|Op[2] ; alu:ALU_1|Op[8]  ; clk          ; select_ALU[0] ; 0.500        ; 4.619      ; 10.753     ;
; -6.789 ; RREX:RR_EX|reg:RF_D2|Op[6]      ; alu:ALU_1|Op[14] ; clk          ; select_ALU[0] ; 0.500        ; 4.589      ; 10.709     ;
; -6.761 ; RREX:RR_EX|reg:RF_D1|Op[2]      ; alu:ALU_1|Op[11] ; clk          ; select_ALU[0] ; 0.500        ; 4.590      ; 10.682     ;
; -6.747 ; RREX:RR_EX|reg:RF_D2|Op[2]      ; alu:ALU_1|Op[9]  ; clk          ; select_ALU[0] ; 0.500        ; 4.625      ; 10.711     ;
; -6.736 ; RREX:RR_EX|reg6:five_zero|Op[4] ; alu:ALU_1|Op[13] ; clk          ; select_ALU[0] ; 0.500        ; 4.597      ; 10.672     ;
; -6.732 ; RREX:RR_EX|reg:RF_D1|Op[3]      ; alu:ALU_1|Op[9]  ; clk          ; select_ALU[0] ; 0.500        ; 4.625      ; 10.696     ;
; -6.714 ; RREX:RR_EX|reg:RF_D2|Op[0]      ; alu:ALU_1|Op[9]  ; clk          ; select_ALU[0] ; 0.500        ; 4.625      ; 10.678     ;
; -6.703 ; RREX:RR_EX|reg:RF_D1|Op[1]      ; alu:ALU_1|Op[9]  ; clk          ; select_ALU[0] ; 0.500        ; 4.625      ; 10.667     ;
; -6.702 ; RREX:RR_EX|reg:RF_D2|Op[2]      ; alu:ALU_1|Op[12] ; clk          ; select_ALU[0] ; 0.500        ; 4.533      ; 10.581     ;
; -6.701 ; RREX:RR_EX|reg:RF_D1|Op[6]      ; alu:ALU_1|Op[14] ; clk          ; select_ALU[0] ; 0.500        ; 4.589      ; 10.621     ;
; -6.690 ; RREX:RR_EX|reg:RF_D2|Op[3]      ; alu:ALU_1|Op[10] ; clk          ; select_ALU[0] ; 0.500        ; 4.597      ; 10.618     ;
; -6.687 ; RREX:RR_EX|reg:RF_D1|Op[3]      ; alu:ALU_1|Op[12] ; clk          ; select_ALU[0] ; 0.500        ; 4.533      ; 10.566     ;
; -6.669 ; RREX:RR_EX|reg:RF_D2|Op[0]      ; alu:ALU_1|Op[12] ; clk          ; select_ALU[0] ; 0.500        ; 4.533      ; 10.548     ;
; -6.658 ; RREX:RR_EX|reg:RF_D1|Op[1]      ; alu:ALU_1|Op[12] ; clk          ; select_ALU[0] ; 0.500        ; 4.533      ; 10.537     ;
; -6.647 ; RREX:RR_EX|reg:RF_D2|Op[3]      ; alu:ALU_1|Op[8]  ; clk          ; select_ALU[0] ; 0.500        ; 4.619      ; 10.604     ;
; -6.643 ; RREX:RR_EX|reg:RF_D2|Op[8]      ; alu:ALU_1|Op[14] ; clk          ; select_ALU[0] ; 0.500        ; 4.589      ; 10.563     ;
; -6.578 ; RREX:RR_EX|reg:RF_D2|Op[2]      ; alu:ALU_1|Op[10] ; clk          ; select_ALU[0] ; 0.500        ; 4.597      ; 10.506     ;
; -6.572 ; RREX:RR_EX|reg6:five_zero|Op[4] ; alu:ALU_1|Op[15] ; clk          ; select_ALU[0] ; 0.500        ; 4.593      ; 10.503     ;
; -6.563 ; RREX:RR_EX|reg:RF_D1|Op[3]      ; alu:ALU_1|Op[10] ; clk          ; select_ALU[0] ; 0.500        ; 4.597      ; 10.491     ;
; -6.560 ; RREX:RR_EX|reg:RF_D2|Op[6]      ; alu:ALU_1|Op[13] ; clk          ; select_ALU[0] ; 0.500        ; 4.597      ; 10.496     ;
; -6.548 ; RREX:RR_EX|reg:RF_D2|Op[10]     ; alu:ALU_1|Op[14] ; clk          ; select_ALU[0] ; 0.500        ; 4.589      ; 10.468     ;
; -6.545 ; RREX:RR_EX|reg:RF_D2|Op[0]      ; alu:ALU_1|Op[10] ; clk          ; select_ALU[0] ; 0.500        ; 4.597      ; 10.473     ;
; -6.535 ; RREX:RR_EX|reg:RF_D2|Op[2]      ; alu:ALU_1|Op[8]  ; clk          ; select_ALU[0] ; 0.500        ; 4.619      ; 10.492     ;
; -6.534 ; RREX:RR_EX|reg:RF_D1|Op[1]      ; alu:ALU_1|Op[10] ; clk          ; select_ALU[0] ; 0.500        ; 4.597      ; 10.462     ;
; -6.522 ; RREX:RR_EX|reg:RF_D1|Op[4]      ; alu:ALU_1|Op[14] ; clk          ; select_ALU[0] ; 0.500        ; 4.589      ; 10.442     ;
; -6.520 ; RREX:RR_EX|reg:RF_D1|Op[3]      ; alu:ALU_1|Op[8]  ; clk          ; select_ALU[0] ; 0.500        ; 4.619      ; 10.477     ;
; -6.502 ; RREX:RR_EX|reg:RF_D2|Op[0]      ; alu:ALU_1|Op[8]  ; clk          ; select_ALU[0] ; 0.500        ; 4.619      ; 10.459     ;
; -6.491 ; RREX:RR_EX|reg:RF_D1|Op[1]      ; alu:ALU_1|Op[8]  ; clk          ; select_ALU[0] ; 0.500        ; 4.619      ; 10.448     ;
; -6.476 ; RREX:RR_EX|reg:RF_D2|Op[9]      ; alu:ALU_1|Op[14] ; clk          ; select_ALU[0] ; 0.500        ; 4.589      ; 10.396     ;
; -6.472 ; RREX:RR_EX|reg:RF_D1|Op[6]      ; alu:ALU_1|Op[13] ; clk          ; select_ALU[0] ; 0.500        ; 4.597      ; 10.408     ;
; -6.450 ; RREX:RR_EX|reg:RF_D2|Op[1]      ; alu:ALU_1|Op[6]  ; clk          ; select_ALU[0] ; 0.500        ; 4.593      ; 10.389     ;
; -6.443 ; RREX:RR_EX|reg:RF_D2|Op[7]      ; alu:ALU_1|Op[11] ; clk          ; select_ALU[0] ; 0.500        ; 4.590      ; 10.364     ;
; -6.433 ; RREX:RR_EX|reg:RF_D1|Op[0]      ; alu:ALU_1|Op[11] ; clk          ; select_ALU[0] ; 0.500        ; 4.590      ; 10.354     ;
; -6.432 ; RREX:RR_EX|reg6:five_zero|Op[2] ; alu:ALU_1|Op[6]  ; clk          ; select_ALU[0] ; 0.500        ; 4.593      ; 10.371     ;
; -6.418 ; RREX:RR_EX|reg:RF_D1|Op[2]      ; alu:ALU_1|Op[9]  ; clk          ; select_ALU[0] ; 0.500        ; 4.625      ; 10.382     ;
; -6.414 ; RREX:RR_EX|reg:RF_D2|Op[8]      ; alu:ALU_1|Op[13] ; clk          ; select_ALU[0] ; 0.500        ; 4.597      ; 10.350     ;
; -6.396 ; RREX:RR_EX|reg:RF_D2|Op[6]      ; alu:ALU_1|Op[15] ; clk          ; select_ALU[0] ; 0.500        ; 4.593      ; 10.327     ;
; -6.373 ; RREX:RR_EX|reg:RF_D1|Op[2]      ; alu:ALU_1|Op[12] ; clk          ; select_ALU[0] ; 0.500        ; 4.533      ; 10.252     ;
; -6.369 ; RREX:RR_EX|reg6:five_zero|Op[1] ; alu:ALU_1|Op[11] ; clk          ; select_ALU[0] ; 0.500        ; 4.590      ; 10.290     ;
; -6.360 ; RREX:RR_EX|reg:RF_D1|Op[5]      ; alu:ALU_1|Op[14] ; clk          ; select_ALU[0] ; 0.500        ; 4.589      ; 10.280     ;
; -6.360 ; RREX:RR_EX|reg:RF_D2|Op[5]      ; alu:ALU_1|Op[11] ; clk          ; select_ALU[0] ; 0.500        ; 4.590      ; 10.281     ;
; -6.319 ; RREX:RR_EX|reg:RF_D2|Op[10]     ; alu:ALU_1|Op[13] ; clk          ; select_ALU[0] ; 0.500        ; 4.597      ; 10.255     ;
+--------+---------------------------------+------------------+--------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup: 'wr_inc'                                                                                                ;
+--------+---------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------+--------------+-------------+--------------+------------+------------+
; -7.363 ; reg:PC|Op[0]  ; incr:inc|Op[12] ; clk          ; wr_inc      ; 0.500        ; 0.140      ; 6.161      ;
; -7.313 ; reg:PC|Op[0]  ; incr:inc|Op[8]  ; clk          ; wr_inc      ; 0.500        ; 0.140      ; 6.110      ;
; -7.285 ; reg:PC|Op[0]  ; incr:inc|Op[3]  ; clk          ; wr_inc      ; 0.500        ; 0.167      ; 5.920      ;
; -7.258 ; reg:PC|Op[2]  ; incr:inc|Op[12] ; clk          ; wr_inc      ; 0.500        ; 0.140      ; 6.056      ;
; -7.208 ; reg:PC|Op[2]  ; incr:inc|Op[8]  ; clk          ; wr_inc      ; 0.500        ; 0.140      ; 6.005      ;
; -7.180 ; reg:PC|Op[2]  ; incr:inc|Op[3]  ; clk          ; wr_inc      ; 0.500        ; 0.167      ; 5.815      ;
; -7.178 ; reg:PC|Op[0]  ; incr:inc|Op[15] ; clk          ; wr_inc      ; 0.500        ; 0.135      ; 6.117      ;
; -7.074 ; reg:PC|Op[0]  ; incr:inc|Op[11] ; clk          ; wr_inc      ; 0.500        ; 0.093      ; 6.186      ;
; -7.073 ; reg:PC|Op[2]  ; incr:inc|Op[15] ; clk          ; wr_inc      ; 0.500        ; 0.135      ; 6.012      ;
; -6.988 ; reg:PC|Op[0]  ; incr:inc|Op[2]  ; clk          ; wr_inc      ; 0.500        ; 0.121      ; 5.942      ;
; -6.969 ; reg:PC|Op[2]  ; incr:inc|Op[11] ; clk          ; wr_inc      ; 0.500        ; 0.093      ; 6.081      ;
; -6.968 ; reg:PC|Op[0]  ; incr:inc|Op[5]  ; clk          ; wr_inc      ; 0.500        ; 0.102      ; 5.887      ;
; -6.863 ; reg:PC|Op[2]  ; incr:inc|Op[5]  ; clk          ; wr_inc      ; 0.500        ; 0.102      ; 5.782      ;
; -6.834 ; reg:PC|Op[0]  ; incr:inc|Op[13] ; clk          ; wr_inc      ; 0.500        ; 0.155      ; 6.134      ;
; -6.831 ; reg:PC|Op[4]  ; incr:inc|Op[12] ; clk          ; wr_inc      ; 0.500        ; 0.140      ; 5.629      ;
; -6.807 ; reg:PC|Op[9]  ; incr:inc|Op[15] ; clk          ; wr_inc      ; 0.500        ; 0.135      ; 5.746      ;
; -6.804 ; reg:PC|Op[0]  ; incr:inc|Op[9]  ; clk          ; wr_inc      ; 0.500        ; 0.093      ; 6.028      ;
; -6.798 ; reg:PC|Op[0]  ; incr:inc|Op[6]  ; clk          ; wr_inc      ; 0.500        ; 0.112      ; 5.592      ;
; -6.781 ; reg:PC|Op[4]  ; incr:inc|Op[8]  ; clk          ; wr_inc      ; 0.500        ; 0.140      ; 5.578      ;
; -6.775 ; reg:PC|Op[0]  ; incr:inc|Op[10] ; clk          ; wr_inc      ; 0.500        ; 0.070      ; 6.007      ;
; -6.729 ; reg:PC|Op[2]  ; incr:inc|Op[13] ; clk          ; wr_inc      ; 0.500        ; 0.155      ; 6.029      ;
; -6.699 ; reg:PC|Op[2]  ; incr:inc|Op[9]  ; clk          ; wr_inc      ; 0.500        ; 0.093      ; 5.923      ;
; -6.693 ; reg:PC|Op[2]  ; incr:inc|Op[6]  ; clk          ; wr_inc      ; 0.500        ; 0.112      ; 5.487      ;
; -6.676 ; reg:PC|Op[11] ; incr:inc|Op[15] ; clk          ; wr_inc      ; 0.500        ; 0.135      ; 5.615      ;
; -6.670 ; reg:PC|Op[2]  ; incr:inc|Op[10] ; clk          ; wr_inc      ; 0.500        ; 0.070      ; 5.902      ;
; -6.656 ; reg:PC|Op[0]  ; incr:inc|Op[7]  ; clk          ; wr_inc      ; 0.500        ; 0.109      ; 5.584      ;
; -6.646 ; reg:PC|Op[4]  ; incr:inc|Op[15] ; clk          ; wr_inc      ; 0.500        ; 0.135      ; 5.585      ;
; -6.640 ; reg:PC|Op[9]  ; incr:inc|Op[12] ; clk          ; wr_inc      ; 0.500        ; 0.140      ; 5.438      ;
; -6.584 ; reg:PC|Op[10] ; incr:inc|Op[15] ; clk          ; wr_inc      ; 0.500        ; 0.135      ; 5.523      ;
; -6.572 ; reg:PC|Op[5]  ; incr:inc|Op[12] ; clk          ; wr_inc      ; 0.500        ; 0.140      ; 5.370      ;
; -6.551 ; reg:PC|Op[2]  ; incr:inc|Op[7]  ; clk          ; wr_inc      ; 0.500        ; 0.109      ; 5.479      ;
; -6.542 ; reg:PC|Op[4]  ; incr:inc|Op[11] ; clk          ; wr_inc      ; 0.500        ; 0.093      ; 5.654      ;
; -6.522 ; reg:PC|Op[5]  ; incr:inc|Op[8]  ; clk          ; wr_inc      ; 0.500        ; 0.140      ; 5.319      ;
; -6.509 ; reg:PC|Op[11] ; incr:inc|Op[12] ; clk          ; wr_inc      ; 0.500        ; 0.140      ; 5.307      ;
; -6.463 ; reg:PC|Op[9]  ; incr:inc|Op[13] ; clk          ; wr_inc      ; 0.500        ; 0.155      ; 5.763      ;
; -6.446 ; reg:PC|Op[6]  ; incr:inc|Op[12] ; clk          ; wr_inc      ; 0.500        ; 0.140      ; 5.244      ;
; -6.427 ; reg:PC|Op[7]  ; incr:inc|Op[12] ; clk          ; wr_inc      ; 0.500        ; 0.140      ; 5.225      ;
; -6.420 ; reg:PC|Op[3]  ; incr:inc|Op[12] ; clk          ; wr_inc      ; 0.500        ; 0.140      ; 5.218      ;
; -6.417 ; reg:PC|Op[10] ; incr:inc|Op[12] ; clk          ; wr_inc      ; 0.500        ; 0.140      ; 5.215      ;
; -6.396 ; reg:PC|Op[6]  ; incr:inc|Op[8]  ; clk          ; wr_inc      ; 0.500        ; 0.140      ; 5.193      ;
; -6.387 ; reg:PC|Op[5]  ; incr:inc|Op[15] ; clk          ; wr_inc      ; 0.500        ; 0.135      ; 5.326      ;
; -6.377 ; reg:PC|Op[7]  ; incr:inc|Op[8]  ; clk          ; wr_inc      ; 0.500        ; 0.140      ; 5.174      ;
; -6.371 ; reg:PC|Op[0]  ; incr:inc|Op[4]  ; clk          ; wr_inc      ; 0.500        ; 0.101      ; 5.634      ;
; -6.370 ; reg:PC|Op[3]  ; incr:inc|Op[8]  ; clk          ; wr_inc      ; 0.500        ; 0.140      ; 5.167      ;
; -6.336 ; reg:PC|Op[14] ; incr:inc|Op[15] ; clk          ; wr_inc      ; 0.500        ; 0.135      ; 5.275      ;
; -6.332 ; reg:PC|Op[11] ; incr:inc|Op[13] ; clk          ; wr_inc      ; 0.500        ; 0.155      ; 5.632      ;
; -6.312 ; reg:PC|Op[13] ; incr:inc|Op[15] ; clk          ; wr_inc      ; 0.500        ; 0.135      ; 5.251      ;
; -6.303 ; reg:PC|Op[8]  ; incr:inc|Op[15] ; clk          ; wr_inc      ; 0.500        ; 0.135      ; 5.242      ;
; -6.302 ; reg:PC|Op[4]  ; incr:inc|Op[13] ; clk          ; wr_inc      ; 0.500        ; 0.155      ; 5.602      ;
; -6.287 ; reg:PC|Op[1]  ; incr:inc|Op[12] ; clk          ; wr_inc      ; 0.500        ; 0.140      ; 5.085      ;
; -6.283 ; reg:PC|Op[0]  ; incr:inc|Op[1]  ; clk          ; wr_inc      ; 0.500        ; 0.166      ; 5.140      ;
; -6.283 ; reg:PC|Op[5]  ; incr:inc|Op[11] ; clk          ; wr_inc      ; 0.500        ; 0.093      ; 5.395      ;
; -6.272 ; reg:PC|Op[4]  ; incr:inc|Op[9]  ; clk          ; wr_inc      ; 0.500        ; 0.093      ; 5.496      ;
; -6.266 ; reg:PC|Op[2]  ; incr:inc|Op[4]  ; clk          ; wr_inc      ; 0.500        ; 0.101      ; 5.529      ;
; -6.261 ; reg:PC|Op[6]  ; incr:inc|Op[15] ; clk          ; wr_inc      ; 0.500        ; 0.135      ; 5.200      ;
; -6.259 ; reg:PC|Op[2]  ; incr:inc|Op[2]  ; clk          ; wr_inc      ; 0.500        ; 0.121      ; 5.213      ;
; -6.251 ; reg:PC|Op[9]  ; incr:inc|Op[11] ; clk          ; wr_inc      ; 0.500        ; 0.093      ; 5.363      ;
; -6.243 ; reg:PC|Op[4]  ; incr:inc|Op[10] ; clk          ; wr_inc      ; 0.500        ; 0.070      ; 5.475      ;
; -6.242 ; reg:PC|Op[7]  ; incr:inc|Op[15] ; clk          ; wr_inc      ; 0.500        ; 0.135      ; 5.181      ;
; -6.240 ; reg:PC|Op[10] ; incr:inc|Op[13] ; clk          ; wr_inc      ; 0.500        ; 0.155      ; 5.540      ;
; -6.237 ; reg:PC|Op[1]  ; incr:inc|Op[8]  ; clk          ; wr_inc      ; 0.500        ; 0.140      ; 5.034      ;
; -6.235 ; reg:PC|Op[3]  ; incr:inc|Op[15] ; clk          ; wr_inc      ; 0.500        ; 0.135      ; 5.174      ;
; -6.209 ; reg:PC|Op[1]  ; incr:inc|Op[3]  ; clk          ; wr_inc      ; 0.500        ; 0.167      ; 4.844      ;
; -6.157 ; reg:PC|Op[6]  ; incr:inc|Op[11] ; clk          ; wr_inc      ; 0.500        ; 0.093      ; 5.269      ;
; -6.138 ; reg:PC|Op[7]  ; incr:inc|Op[11] ; clk          ; wr_inc      ; 0.500        ; 0.093      ; 5.250      ;
; -6.136 ; reg:PC|Op[8]  ; incr:inc|Op[12] ; clk          ; wr_inc      ; 0.500        ; 0.140      ; 4.934      ;
; -6.131 ; reg:PC|Op[3]  ; incr:inc|Op[11] ; clk          ; wr_inc      ; 0.500        ; 0.093      ; 5.243      ;
; -6.102 ; reg:PC|Op[1]  ; incr:inc|Op[15] ; clk          ; wr_inc      ; 0.500        ; 0.135      ; 5.041      ;
; -6.066 ; reg:PC|Op[4]  ; incr:inc|Op[5]  ; clk          ; wr_inc      ; 0.500        ; 0.102      ; 4.985      ;
; -6.043 ; reg:PC|Op[5]  ; incr:inc|Op[13] ; clk          ; wr_inc      ; 0.500        ; 0.155      ; 5.343      ;
; -6.028 ; reg:PC|Op[10] ; incr:inc|Op[11] ; clk          ; wr_inc      ; 0.500        ; 0.093      ; 5.140      ;
; -6.013 ; reg:PC|Op[5]  ; incr:inc|Op[9]  ; clk          ; wr_inc      ; 0.500        ; 0.093      ; 5.237      ;
; -5.998 ; reg:PC|Op[1]  ; incr:inc|Op[11] ; clk          ; wr_inc      ; 0.500        ; 0.093      ; 5.110      ;
; -5.996 ; reg:PC|Op[4]  ; incr:inc|Op[6]  ; clk          ; wr_inc      ; 0.500        ; 0.112      ; 4.790      ;
; -5.988 ; reg:PC|Op[0]  ; incr:inc|Op[14] ; clk          ; wr_inc      ; 0.500        ; 0.081      ; 5.231      ;
; -5.984 ; reg:PC|Op[5]  ; incr:inc|Op[10] ; clk          ; wr_inc      ; 0.500        ; 0.070      ; 5.216      ;
; -5.959 ; reg:PC|Op[8]  ; incr:inc|Op[13] ; clk          ; wr_inc      ; 0.500        ; 0.155      ; 5.259      ;
; -5.954 ; reg:PC|Op[4]  ; incr:inc|Op[7]  ; clk          ; wr_inc      ; 0.500        ; 0.109      ; 4.882      ;
; -5.917 ; reg:PC|Op[6]  ; incr:inc|Op[13] ; clk          ; wr_inc      ; 0.500        ; 0.155      ; 5.217      ;
; -5.912 ; reg:PC|Op[1]  ; incr:inc|Op[2]  ; clk          ; wr_inc      ; 0.500        ; 0.121      ; 4.866      ;
; -5.905 ; reg:PC|Op[12] ; incr:inc|Op[15] ; clk          ; wr_inc      ; 0.500        ; 0.135      ; 4.844      ;
; -5.898 ; reg:PC|Op[7]  ; incr:inc|Op[13] ; clk          ; wr_inc      ; 0.500        ; 0.155      ; 5.198      ;
; -5.892 ; reg:PC|Op[1]  ; incr:inc|Op[5]  ; clk          ; wr_inc      ; 0.500        ; 0.102      ; 4.811      ;
; -5.891 ; reg:PC|Op[3]  ; incr:inc|Op[13] ; clk          ; wr_inc      ; 0.500        ; 0.155      ; 5.191      ;
; -5.887 ; reg:PC|Op[6]  ; incr:inc|Op[9]  ; clk          ; wr_inc      ; 0.500        ; 0.093      ; 5.111      ;
; -5.883 ; reg:PC|Op[2]  ; incr:inc|Op[14] ; clk          ; wr_inc      ; 0.500        ; 0.081      ; 5.126      ;
; -5.868 ; reg:PC|Op[7]  ; incr:inc|Op[9]  ; clk          ; wr_inc      ; 0.500        ; 0.093      ; 5.092      ;
; -5.861 ; reg:PC|Op[3]  ; incr:inc|Op[9]  ; clk          ; wr_inc      ; 0.500        ; 0.093      ; 5.085      ;
; -5.858 ; reg:PC|Op[6]  ; incr:inc|Op[10] ; clk          ; wr_inc      ; 0.500        ; 0.070      ; 5.090      ;
; -5.852 ; reg:PC|Op[9]  ; incr:inc|Op[10] ; clk          ; wr_inc      ; 0.500        ; 0.070      ; 5.084      ;
; -5.839 ; reg:PC|Op[7]  ; incr:inc|Op[10] ; clk          ; wr_inc      ; 0.500        ; 0.070      ; 5.071      ;
; -5.832 ; reg:PC|Op[3]  ; incr:inc|Op[10] ; clk          ; wr_inc      ; 0.500        ; 0.070      ; 5.064      ;
; -5.758 ; reg:PC|Op[1]  ; incr:inc|Op[13] ; clk          ; wr_inc      ; 0.500        ; 0.155      ; 5.058      ;
; -5.747 ; reg:PC|Op[8]  ; incr:inc|Op[11] ; clk          ; wr_inc      ; 0.500        ; 0.093      ; 4.859      ;
; -5.737 ; reg:PC|Op[5]  ; incr:inc|Op[6]  ; clk          ; wr_inc      ; 0.500        ; 0.112      ; 4.531      ;
; -5.728 ; reg:PC|Op[1]  ; incr:inc|Op[9]  ; clk          ; wr_inc      ; 0.500        ; 0.093      ; 4.952      ;
; -5.722 ; reg:PC|Op[1]  ; incr:inc|Op[6]  ; clk          ; wr_inc      ; 0.500        ; 0.112      ; 4.516      ;
; -5.699 ; reg:PC|Op[1]  ; incr:inc|Op[10] ; clk          ; wr_inc      ; 0.500        ; 0.070      ; 4.931      ;
; -5.695 ; reg:PC|Op[5]  ; incr:inc|Op[7]  ; clk          ; wr_inc      ; 0.500        ; 0.109      ; 4.623      ;
; -5.655 ; reg:PC|Op[3]  ; incr:inc|Op[5]  ; clk          ; wr_inc      ; 0.500        ; 0.102      ; 4.574      ;
+--------+---------------+-----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'select_ALU2[0]'                                                                                                                    ;
+--------+------------------------------------+------------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node          ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------+----------------+----------------+--------------+------------+------------+
; -0.707 ; EXMEM:EX_MEM|reg:inc|Op[15]        ; alu:ALU_2|Op[15] ; clk            ; select_ALU2[0] ; -0.500       ; 6.141      ; 4.934      ;
; -0.471 ; EXMEM:EX_MEM|reg:inc|Op[11]        ; alu:ALU_2|Op[11] ; clk            ; select_ALU2[0] ; -0.500       ; 6.110      ; 5.139      ;
; -0.318 ; EXMEM:EX_MEM|reg:inc|Op[10]        ; alu:ALU_2|Op[10] ; clk            ; select_ALU2[0] ; -0.500       ; 6.108      ; 5.290      ;
; -0.157 ; EXMEM:EX_MEM|reg:inc|Op[6]         ; alu:ALU_2|Op[6]  ; clk            ; select_ALU2[0] ; -0.500       ; 6.061      ; 5.404      ;
; -0.129 ; EXMEM:EX_MEM|reg:inc|Op[14]        ; alu:ALU_2|Op[15] ; clk            ; select_ALU2[0] ; -0.500       ; 6.141      ; 5.512      ;
; 0.033  ; EXMEM:EX_MEM|reg:inc|Op[14]        ; alu:ALU_2|Op[14] ; clk            ; select_ALU2[0] ; -0.500       ; 6.149      ; 5.682      ;
; 0.042  ; EXMEM:EX_MEM|reg9:eight_zero|Op[4] ; alu:ALU_2|Op[6]  ; clk            ; select_ALU2[0] ; -0.500       ; 6.061      ; 5.603      ;
; 0.042  ; EXMEM:EX_MEM|reg:inc|Op[13]        ; alu:ALU_2|Op[15] ; clk            ; select_ALU2[0] ; -0.500       ; 6.141      ; 5.683      ;
; 0.079  ; EXMEM:EX_MEM|reg:inc|Op[13]        ; alu:ALU_2|Op[13] ; clk            ; select_ALU2[0] ; -0.500       ; 6.148      ; 5.727      ;
; 0.119  ; EXMEM:EX_MEM|reg:inc|Op[5]         ; alu:ALU_2|Op[5]  ; clk            ; select_ALU2[0] ; -0.500       ; 6.178      ; 5.797      ;
; 0.176  ; EXMEM:EX_MEM|reg:inc|Op[10]        ; alu:ALU_2|Op[11] ; clk            ; select_ALU2[0] ; -0.500       ; 6.110      ; 5.786      ;
; 0.199  ; EXMEM:EX_MEM|reg:inc|Op[3]         ; alu:ALU_2|Op[3]  ; clk            ; select_ALU2[0] ; -0.500       ; 6.173      ; 5.872      ;
; 0.211  ; EXMEM:EX_MEM|reg:inc|Op[7]         ; alu:ALU_2|Op[7]  ; clk            ; select_ALU2[0] ; -0.500       ; 6.134      ; 5.845      ;
; 0.359  ; EXMEM:EX_MEM|reg9:eight_zero|Op[1] ; alu:ALU_2|Op[1]  ; clk            ; select_ALU2[0] ; -0.500       ; 6.077      ; 5.936      ;
; 0.373  ; EXMEM:EX_MEM|reg:inc|Op[0]         ; alu:ALU_2|Op[1]  ; clk            ; select_ALU2[0] ; -0.500       ; 6.077      ; 5.950      ;
; 0.436  ; EXMEM:EX_MEM|reg:inc|Op[12]        ; alu:ALU_2|Op[15] ; clk            ; select_ALU2[0] ; -0.500       ; 6.141      ; 6.077      ;
; 0.449  ; EXMEM:EX_MEM|reg9:eight_zero|Op[1] ; alu:ALU_2|Op[3]  ; clk            ; select_ALU2[0] ; -0.500       ; 6.173      ; 6.122      ;
; 0.505  ; select_ALU2[0]                     ; alu:ALU_2|Op[15] ; select_ALU2[0] ; select_ALU2[0] ; 0.000        ; 9.353      ; 9.858      ;
; 0.521  ; EXMEM:EX_MEM|reg:inc|Op[9]         ; alu:ALU_2|Op[9]  ; clk            ; select_ALU2[0] ; -0.500       ; 6.134      ; 6.155      ;
; 0.522  ; EXMEM:EX_MEM|reg:inc|Op[5]         ; alu:ALU_2|Op[6]  ; clk            ; select_ALU2[0] ; -0.500       ; 6.061      ; 6.083      ;
; 0.596  ; EXMEM:EX_MEM|reg:RF_D1|Op[15]      ; alu:ALU_2|Op[15] ; clk            ; select_ALU2[0] ; -0.500       ; 6.141      ; 6.237      ;
; 0.620  ; EXMEM:EX_MEM|reg:RF_D1|Op[7]       ; alu:ALU_2|Op[7]  ; clk            ; select_ALU2[0] ; -0.500       ; 6.134      ; 6.254      ;
; 0.652  ; EXMEM:EX_MEM|reg:inc|Op[4]         ; alu:ALU_2|Op[6]  ; clk            ; select_ALU2[0] ; -0.500       ; 6.061      ; 6.213      ;
; 0.690  ; select_ALU2[0]                     ; alu:ALU_2|Op[0]  ; select_ALU2[0] ; select_ALU2[0] ; 0.000        ; 9.292      ; 9.982      ;
; 0.702  ; select_ALU2[0]                     ; alu:ALU_2|Op[8]  ; select_ALU2[0] ; select_ALU2[0] ; 0.000        ; 9.389      ; 10.091     ;
; 0.725  ; EXMEM:EX_MEM|reg:inc|Op[10]        ; alu:ALU_2|Op[15] ; clk            ; select_ALU2[0] ; -0.500       ; 6.141      ; 6.366      ;
; 0.739  ; select_ALU2[0]                     ; alu:ALU_2|Op[4]  ; select_ALU2[0] ; select_ALU2[0] ; 0.000        ; 9.341      ; 10.080     ;
; 0.745  ; select_ALU2[0]                     ; alu:ALU_2|Op[6]  ; select_ALU2[0] ; select_ALU2[0] ; 0.000        ; 9.273      ; 10.018     ;
; 0.761  ; EXMEM:EX_MEM|reg:RF_D1|Op[13]      ; alu:ALU_2|Op[15] ; clk            ; select_ALU2[0] ; -0.500       ; 6.141      ; 6.402      ;
; 0.770  ; EXMEM:EX_MEM|reg:inc|Op[4]         ; alu:ALU_2|Op[4]  ; clk            ; select_ALU2[0] ; -0.500       ; 6.129      ; 6.399      ;
; 0.781  ; select_ALU2[0]                     ; alu:ALU_2|Op[9]  ; select_ALU2[0] ; select_ALU2[0] ; 0.000        ; 9.346      ; 10.127     ;
; 0.786  ; select_ALU2[0]                     ; alu:ALU_2|Op[5]  ; select_ALU2[0] ; select_ALU2[0] ; 0.000        ; 9.390      ; 10.176     ;
; 0.789  ; select_ALU2[0]                     ; alu:ALU_2|Op[14] ; select_ALU2[0] ; select_ALU2[0] ; 0.000        ; 9.361      ; 10.150     ;
; 0.798  ; EXMEM:EX_MEM|reg:RF_D1|Op[13]      ; alu:ALU_2|Op[13] ; clk            ; select_ALU2[0] ; -0.500       ; 6.148      ; 6.446      ;
; 0.819  ; EXMEM:EX_MEM|reg:inc|Op[12]        ; alu:ALU_2|Op[12] ; clk            ; select_ALU2[0] ; -0.500       ; 5.712      ; 6.031      ;
; 0.887  ; EXMEM:EX_MEM|reg:inc|Op[10]        ; alu:ALU_2|Op[13] ; clk            ; select_ALU2[0] ; -0.500       ; 6.148      ; 6.535      ;
; 0.902  ; EXMEM:EX_MEM|reg:inc|Op[13]        ; alu:ALU_2|Op[14] ; clk            ; select_ALU2[0] ; -0.500       ; 6.149      ; 6.551      ;
; 0.903  ; select_ALU2[0]                     ; alu:ALU_2|Op[7]  ; select_ALU2[0] ; select_ALU2[0] ; 0.000        ; 9.346      ; 10.249     ;
; 0.904  ; select_ALU2[0]                     ; alu:ALU_2|Op[3]  ; select_ALU2[0] ; select_ALU2[0] ; 0.000        ; 9.385      ; 10.289     ;
; 0.907  ; EXMEM:EX_MEM|reg:inc|Op[2]         ; alu:ALU_2|Op[2]  ; clk            ; select_ALU2[0] ; -0.500       ; 5.734      ; 6.141      ;
; 0.917  ; EXMEM:EX_MEM|reg:inc|Op[7]         ; alu:ALU_2|Op[9]  ; clk            ; select_ALU2[0] ; -0.500       ; 6.134      ; 6.551      ;
; 0.973  ; EXMEM:EX_MEM|reg:inc|Op[11]        ; alu:ALU_2|Op[15] ; clk            ; select_ALU2[0] ; -0.500       ; 6.141      ; 6.614      ;
; 1.005  ; select_ALU2[0]                     ; alu:ALU_2|Op[15] ; select_ALU2[0] ; select_ALU2[0] ; -0.500       ; 9.353      ; 9.858      ;
; 1.049  ; EXMEM:EX_MEM|reg:inc|Op[12]        ; alu:ALU_2|Op[13] ; clk            ; select_ALU2[0] ; -0.500       ; 6.148      ; 6.697      ;
; 1.051  ; select_ALU2[0]                     ; alu:ALU_2|Op[1]  ; select_ALU2[0] ; select_ALU2[0] ; 0.000        ; 9.289      ; 10.340     ;
; 1.069  ; select_ALU2[0]                     ; alu:ALU_2|Op[13] ; select_ALU2[0] ; select_ALU2[0] ; 0.000        ; 9.360      ; 10.429     ;
; 1.080  ; EXMEM:EX_MEM|reg:inc|Op[9]         ; alu:ALU_2|Op[10] ; clk            ; select_ALU2[0] ; -0.500       ; 6.108      ; 6.688      ;
; 1.089  ; select_ALU2[0]                     ; alu:ALU_2|Op[10] ; select_ALU2[0] ; select_ALU2[0] ; 0.000        ; 9.320      ; 10.409     ;
; 1.100  ; EXMEM:EX_MEM|reg:inc|Op[10]        ; alu:ALU_2|Op[12] ; clk            ; select_ALU2[0] ; -0.500       ; 5.712      ; 6.312      ;
; 1.106  ; select_ALU2[0]                     ; alu:ALU_2|Op[12] ; select_ALU2[0] ; select_ALU2[0] ; 0.000        ; 8.924      ; 10.030     ;
; 1.135  ; EXMEM:EX_MEM|reg:inc|Op[11]        ; alu:ALU_2|Op[13] ; clk            ; select_ALU2[0] ; -0.500       ; 6.148      ; 6.783      ;
; 1.169  ; select_ALU2[0]                     ; alu:ALU_2|Op[11] ; select_ALU2[0] ; select_ALU2[0] ; 0.000        ; 9.322      ; 10.491     ;
; 1.181  ; EXMEM:EX_MEM|reg:inc|Op[3]         ; alu:ALU_2|Op[6]  ; clk            ; select_ALU2[0] ; -0.500       ; 6.061      ; 6.742      ;
; 1.190  ; select_ALU2[0]                     ; alu:ALU_2|Op[0]  ; select_ALU2[0] ; select_ALU2[0] ; -0.500       ; 9.292      ; 9.982      ;
; 1.202  ; select_ALU2[0]                     ; alu:ALU_2|Op[8]  ; select_ALU2[0] ; select_ALU2[0] ; -0.500       ; 9.389      ; 10.091     ;
; 1.239  ; select_ALU2[0]                     ; alu:ALU_2|Op[4]  ; select_ALU2[0] ; select_ALU2[0] ; -0.500       ; 9.341      ; 10.080     ;
; 1.244  ; EXMEM:EX_MEM|reg:inc|Op[8]         ; alu:ALU_2|Op[8]  ; clk            ; select_ALU2[0] ; -0.500       ; 6.177      ; 6.921      ;
; 1.245  ; select_ALU2[0]                     ; alu:ALU_2|Op[6]  ; select_ALU2[0] ; select_ALU2[0] ; -0.500       ; 9.273      ; 10.018     ;
; 1.281  ; select_ALU2[0]                     ; alu:ALU_2|Op[9]  ; select_ALU2[0] ; select_ALU2[0] ; -0.500       ; 9.346      ; 10.127     ;
; 1.286  ; select_ALU2[0]                     ; alu:ALU_2|Op[5]  ; select_ALU2[0] ; select_ALU2[0] ; -0.500       ; 9.390      ; 10.176     ;
; 1.289  ; select_ALU2[0]                     ; alu:ALU_2|Op[14] ; select_ALU2[0] ; select_ALU2[0] ; -0.500       ; 9.361      ; 10.150     ;
; 1.294  ; EXMEM:EX_MEM|reg9:eight_zero|Op[0] ; alu:ALU_2|Op[1]  ; clk            ; select_ALU2[0] ; -0.500       ; 6.077      ; 6.871      ;
; 1.296  ; EXMEM:EX_MEM|reg:inc|Op[12]        ; alu:ALU_2|Op[14] ; clk            ; select_ALU2[0] ; -0.500       ; 6.149      ; 6.945      ;
; 1.323  ; EXMEM:EX_MEM|reg:RF_D1|Op[11]      ; alu:ALU_2|Op[11] ; clk            ; select_ALU2[0] ; -0.500       ; 6.110      ; 6.933      ;
; 1.326  ; EXMEM:EX_MEM|reg:RF_D1|Op[7]       ; alu:ALU_2|Op[9]  ; clk            ; select_ALU2[0] ; -0.500       ; 6.134      ; 6.960      ;
; 1.348  ; EXMEM:EX_MEM|reg:inc|Op[11]        ; alu:ALU_2|Op[12] ; clk            ; select_ALU2[0] ; -0.500       ; 5.712      ; 6.560      ;
; 1.358  ; select_ALU2[0]                     ; alu:ALU_2|Op[2]  ; select_ALU2[0] ; select_ALU2[0] ; 0.000        ; 8.946      ; 10.304     ;
; 1.369  ; EXMEM:EX_MEM|reg:inc|Op[8]         ; alu:ALU_2|Op[10] ; clk            ; select_ALU2[0] ; -0.500       ; 6.108      ; 6.977      ;
; 1.403  ; select_ALU2[0]                     ; alu:ALU_2|Op[7]  ; select_ALU2[0] ; select_ALU2[0] ; -0.500       ; 9.346      ; 10.249     ;
; 1.404  ; select_ALU2[0]                     ; alu:ALU_2|Op[3]  ; select_ALU2[0] ; select_ALU2[0] ; -0.500       ; 9.385      ; 10.289     ;
; 1.450  ; EXMEM:EX_MEM|reg:RF_D1|Op[10]      ; alu:ALU_2|Op[10] ; clk            ; select_ALU2[0] ; -0.500       ; 6.108      ; 7.058      ;
; 1.453  ; EXMEM:EX_MEM|reg:inc|Op[9]         ; alu:ALU_2|Op[15] ; clk            ; select_ALU2[0] ; -0.500       ; 6.141      ; 7.094      ;
; 1.551  ; select_ALU2[0]                     ; alu:ALU_2|Op[1]  ; select_ALU2[0] ; select_ALU2[0] ; -0.500       ; 9.289      ; 10.340     ;
; 1.569  ; select_ALU2[0]                     ; alu:ALU_2|Op[13] ; select_ALU2[0] ; select_ALU2[0] ; -0.500       ; 9.360      ; 10.429     ;
; 1.571  ; EXMEM:EX_MEM|reg:inc|Op[9]         ; alu:ALU_2|Op[11] ; clk            ; select_ALU2[0] ; -0.500       ; 6.110      ; 7.181      ;
; 1.585  ; EXMEM:EX_MEM|reg:inc|Op[10]        ; alu:ALU_2|Op[14] ; clk            ; select_ALU2[0] ; -0.500       ; 6.149      ; 7.234      ;
; 1.589  ; select_ALU2[0]                     ; alu:ALU_2|Op[10] ; select_ALU2[0] ; select_ALU2[0] ; -0.500       ; 9.320      ; 10.409     ;
; 1.606  ; select_ALU2[0]                     ; alu:ALU_2|Op[12] ; select_ALU2[0] ; select_ALU2[0] ; -0.500       ; 8.924      ; 10.030     ;
; 1.615  ; EXMEM:EX_MEM|reg:inc|Op[9]         ; alu:ALU_2|Op[13] ; clk            ; select_ALU2[0] ; -0.500       ; 6.148      ; 7.263      ;
; 1.621  ; EXMEM:EX_MEM|reg:RF_D1|Op[13]      ; alu:ALU_2|Op[14] ; clk            ; select_ALU2[0] ; -0.500       ; 6.149      ; 7.270      ;
; 1.656  ; EXMEM:EX_MEM|reg9:eight_zero|Op[0] ; alu:ALU_2|Op[6]  ; clk            ; select_ALU2[0] ; -0.500       ; 6.061      ; 7.217      ;
; 1.669  ; select_ALU2[0]                     ; alu:ALU_2|Op[11] ; select_ALU2[0] ; select_ALU2[0] ; -0.500       ; 9.322      ; 10.491     ;
; 1.692  ; EXMEM:EX_MEM|reg:inc|Op[8]         ; alu:ALU_2|Op[9]  ; clk            ; select_ALU2[0] ; -0.500       ; 6.134      ; 7.326      ;
; 1.704  ; EXMEM:EX_MEM|reg9:eight_zero|Op[0] ; alu:ALU_2|Op[15] ; clk            ; select_ALU2[0] ; -0.500       ; 6.141      ; 7.345      ;
; 1.730  ; EXMEM:EX_MEM|reg:inc|Op[6]         ; alu:ALU_2|Op[7]  ; clk            ; select_ALU2[0] ; -0.500       ; 6.134      ; 7.364      ;
; 1.742  ; EXMEM:EX_MEM|reg:inc|Op[8]         ; alu:ALU_2|Op[15] ; clk            ; select_ALU2[0] ; -0.500       ; 6.141      ; 7.383      ;
; 1.796  ; EXMEM:EX_MEM|reg:RF_D1|Op[6]       ; alu:ALU_2|Op[6]  ; clk            ; select_ALU2[0] ; -0.500       ; 6.061      ; 7.357      ;
; 1.797  ; EXMEM:EX_MEM|reg:inc|Op[7]         ; alu:ALU_2|Op[10] ; clk            ; select_ALU2[0] ; -0.500       ; 6.108      ; 7.405      ;
; 1.828  ; EXMEM:EX_MEM|reg:inc|Op[9]         ; alu:ALU_2|Op[12] ; clk            ; select_ALU2[0] ; -0.500       ; 5.712      ; 7.040      ;
; 1.833  ; EXMEM:EX_MEM|reg:inc|Op[11]        ; alu:ALU_2|Op[14] ; clk            ; select_ALU2[0] ; -0.500       ; 6.149      ; 7.482      ;
; 1.858  ; select_ALU2[0]                     ; alu:ALU_2|Op[2]  ; select_ALU2[0] ; select_ALU2[0] ; -0.500       ; 8.946      ; 10.304     ;
; 1.860  ; EXMEM:EX_MEM|reg:inc|Op[8]         ; alu:ALU_2|Op[11] ; clk            ; select_ALU2[0] ; -0.500       ; 6.110      ; 7.470      ;
; 1.870  ; EXMEM:EX_MEM|reg9:eight_zero|Op[0] ; alu:ALU_2|Op[14] ; clk            ; select_ALU2[0] ; -0.500       ; 6.149      ; 7.519      ;
; 1.904  ; EXMEM:EX_MEM|reg:inc|Op[8]         ; alu:ALU_2|Op[13] ; clk            ; select_ALU2[0] ; -0.500       ; 6.148      ; 7.552      ;
; 1.915  ; EXMEM:EX_MEM|reg:inc|Op[2]         ; alu:ALU_2|Op[6]  ; clk            ; select_ALU2[0] ; -0.500       ; 6.061      ; 7.476      ;
; 1.928  ; EXMEM:EX_MEM|reg9:eight_zero|Op[4] ; alu:ALU_2|Op[7]  ; clk            ; select_ALU2[0] ; -0.500       ; 6.134      ; 7.562      ;
; 1.944  ; EXMEM:EX_MEM|reg:RF_D1|Op[10]      ; alu:ALU_2|Op[11] ; clk            ; select_ALU2[0] ; -0.500       ; 6.110      ; 7.554      ;
; 2.062  ; EXMEM:EX_MEM|reg:inc|Op[0]         ; alu:ALU_2|Op[6]  ; clk            ; select_ALU2[0] ; -0.500       ; 6.061      ; 7.623      ;
; 2.065  ; EXMEM:EX_MEM|reg:inc|Op[5]         ; alu:ALU_2|Op[7]  ; clk            ; select_ALU2[0] ; -0.500       ; 6.134      ; 7.699      ;
; 2.098  ; EXMEM:EX_MEM|reg:inc|Op[7]         ; alu:ALU_2|Op[8]  ; clk            ; select_ALU2[0] ; -0.500       ; 6.177      ; 7.775      ;
+--------+------------------------------------+------------------+----------------+----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'select_ALU[0]'                                                                                                               ;
+-------+---------------------------------+------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node          ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+------------------+---------------+---------------+--------------+------------+------------+
; 0.177 ; select_ALU[0]                   ; alu:ALU_1|Op[6]  ; select_ALU[0] ; select_ALU[0] ; 0.000        ; 7.805      ; 7.982      ;
; 0.565 ; select_ALU[0]                   ; alu:ALU_1|Op[11] ; select_ALU[0] ; select_ALU[0] ; 0.000        ; 7.802      ; 8.367      ;
; 0.579 ; select_ALU[0]                   ; alu:ALU_1|Op[10] ; select_ALU[0] ; select_ALU[0] ; 0.000        ; 7.809      ; 8.388      ;
; 0.677 ; select_ALU[0]                   ; alu:ALU_1|Op[6]  ; select_ALU[0] ; select_ALU[0] ; -0.500       ; 7.805      ; 7.982      ;
; 0.687 ; select_ALU[0]                   ; alu:ALU_1|Op[4]  ; select_ALU[0] ; select_ALU[0] ; 0.000        ; 7.731      ; 8.418      ;
; 0.715 ; select_ALU[0]                   ; alu:ALU_1|Op[0]  ; select_ALU[0] ; select_ALU[0] ; 0.000        ; 8.027      ; 8.742      ;
; 0.771 ; select_ALU[0]                   ; alu:ALU_1|Op[7]  ; select_ALU[0] ; select_ALU[0] ; 0.000        ; 7.835      ; 8.606      ;
; 1.017 ; select_ALU[0]                   ; alu:ALU_1|Op[1]  ; select_ALU[0] ; select_ALU[0] ; 0.000        ; 8.026      ; 9.043      ;
; 1.059 ; RREX:RR_EX|reg:RF_D1|Op[11]     ; alu:ALU_1|Op[11] ; clk           ; select_ALU[0] ; -0.500       ; 4.590      ; 5.149      ;
; 1.063 ; select_ALU[0]                   ; alu:ALU_1|Op[14] ; select_ALU[0] ; select_ALU[0] ; 0.000        ; 7.801      ; 8.864      ;
; 1.065 ; select_ALU[0]                   ; alu:ALU_1|Op[11] ; select_ALU[0] ; select_ALU[0] ; -0.500       ; 7.802      ; 8.367      ;
; 1.079 ; select_ALU[0]                   ; alu:ALU_1|Op[10] ; select_ALU[0] ; select_ALU[0] ; -0.500       ; 7.809      ; 8.388      ;
; 1.079 ; select_ALU[0]                   ; alu:ALU_1|Op[15] ; select_ALU[0] ; select_ALU[0] ; 0.000        ; 7.805      ; 8.884      ;
; 1.101 ; select_ALU[0]                   ; alu:ALU_1|Op[3]  ; select_ALU[0] ; select_ALU[0] ; 0.000        ; 7.775      ; 8.876      ;
; 1.118 ; select_ALU[0]                   ; alu:ALU_1|Op[8]  ; select_ALU[0] ; select_ALU[0] ; 0.000        ; 7.831      ; 8.949      ;
; 1.171 ; RREX:RR_EX|reg6:five_zero|Op[4] ; alu:ALU_1|Op[4]  ; clk           ; select_ALU[0] ; -0.500       ; 4.519      ; 5.190      ;
; 1.187 ; select_ALU[0]                   ; alu:ALU_1|Op[4]  ; select_ALU[0] ; select_ALU[0] ; -0.500       ; 7.731      ; 8.418      ;
; 1.212 ; select_ALU[0]                   ; alu:ALU_1|Op[5]  ; select_ALU[0] ; select_ALU[0] ; 0.000        ; 7.829      ; 9.041      ;
; 1.215 ; select_ALU[0]                   ; alu:ALU_1|Op[0]  ; select_ALU[0] ; select_ALU[0] ; -0.500       ; 8.027      ; 8.742      ;
; 1.229 ; select_ALU[0]                   ; alu:ALU_1|Op[9]  ; select_ALU[0] ; select_ALU[0] ; 0.000        ; 7.837      ; 9.066      ;
; 1.269 ; select_ALU[0]                   ; alu:ALU_1|Op[13] ; select_ALU[0] ; select_ALU[0] ; 0.000        ; 7.809      ; 9.078      ;
; 1.271 ; select_ALU[0]                   ; alu:ALU_1|Op[7]  ; select_ALU[0] ; select_ALU[0] ; -0.500       ; 7.835      ; 8.606      ;
; 1.344 ; RREX:RR_EX|reg:RF_D2|Op[11]     ; alu:ALU_1|Op[11] ; clk           ; select_ALU[0] ; -0.500       ; 4.590      ; 5.434      ;
; 1.385 ; RREX:RR_EX|reg:RF_D2|Op[6]      ; alu:ALU_1|Op[7]  ; clk           ; select_ALU[0] ; -0.500       ; 4.623      ; 5.508      ;
; 1.388 ; select_ALU[0]                   ; alu:ALU_1|Op[12] ; select_ALU[0] ; select_ALU[0] ; 0.000        ; 7.745      ; 9.133      ;
; 1.517 ; select_ALU[0]                   ; alu:ALU_1|Op[1]  ; select_ALU[0] ; select_ALU[0] ; -0.500       ; 8.026      ; 9.043      ;
; 1.532 ; RREX:RR_EX|reg:RF_D1|Op[10]     ; alu:ALU_1|Op[10] ; clk           ; select_ALU[0] ; -0.500       ; 4.597      ; 5.629      ;
; 1.563 ; select_ALU[0]                   ; alu:ALU_1|Op[14] ; select_ALU[0] ; select_ALU[0] ; -0.500       ; 7.801      ; 8.864      ;
; 1.566 ; RREX:RR_EX|reg:RF_D2|Op[6]      ; alu:ALU_1|Op[6]  ; clk           ; select_ALU[0] ; -0.500       ; 4.593      ; 5.659      ;
; 1.579 ; select_ALU[0]                   ; alu:ALU_1|Op[15] ; select_ALU[0] ; select_ALU[0] ; -0.500       ; 7.805      ; 8.884      ;
; 1.601 ; select_ALU[0]                   ; alu:ALU_1|Op[3]  ; select_ALU[0] ; select_ALU[0] ; -0.500       ; 7.775      ; 8.876      ;
; 1.618 ; select_ALU[0]                   ; alu:ALU_1|Op[8]  ; select_ALU[0] ; select_ALU[0] ; -0.500       ; 7.831      ; 8.949      ;
; 1.691 ; select_ALU[0]                   ; alu:ALU_1|Op[2]  ; select_ALU[0] ; select_ALU[0] ; 0.000        ; 7.781      ; 9.472      ;
; 1.712 ; select_ALU[0]                   ; alu:ALU_1|Op[5]  ; select_ALU[0] ; select_ALU[0] ; -0.500       ; 7.829      ; 9.041      ;
; 1.729 ; select_ALU[0]                   ; alu:ALU_1|Op[9]  ; select_ALU[0] ; select_ALU[0] ; -0.500       ; 7.837      ; 9.066      ;
; 1.762 ; RREX:RR_EX|reg:RF_D1|Op[6]      ; alu:ALU_1|Op[6]  ; clk           ; select_ALU[0] ; -0.500       ; 4.593      ; 5.855      ;
; 1.769 ; select_ALU[0]                   ; alu:ALU_1|Op[13] ; select_ALU[0] ; select_ALU[0] ; -0.500       ; 7.809      ; 9.078      ;
; 1.774 ; RREX:RR_EX|reg6:five_zero|Op[1] ; alu:ALU_1|Op[3]  ; clk           ; select_ALU[0] ; -0.500       ; 4.563      ; 5.837      ;
; 1.888 ; select_ALU[0]                   ; alu:ALU_1|Op[12] ; select_ALU[0] ; select_ALU[0] ; -0.500       ; 7.745      ; 9.133      ;
; 1.904 ; RREX:RR_EX|reg:RF_D1|Op[4]      ; alu:ALU_1|Op[4]  ; clk           ; select_ALU[0] ; -0.500       ; 4.519      ; 5.923      ;
; 2.052 ; RREX:RR_EX|reg6:five_zero|Op[4] ; alu:ALU_1|Op[5]  ; clk           ; select_ALU[0] ; -0.500       ; 4.617      ; 6.169      ;
; 2.082 ; RREX:RR_EX|reg:RF_D2|Op[10]     ; alu:ALU_1|Op[10] ; clk           ; select_ALU[0] ; -0.500       ; 4.597      ; 6.179      ;
; 2.124 ; RREX:RR_EX|reg6:five_zero|Op[4] ; alu:ALU_1|Op[6]  ; clk           ; select_ALU[0] ; -0.500       ; 4.593      ; 6.217      ;
; 2.137 ; RREX:RR_EX|reg6:five_zero|Op[2] ; alu:ALU_1|Op[7]  ; clk           ; select_ALU[0] ; -0.500       ; 4.623      ; 6.260      ;
; 2.191 ; select_ALU[0]                   ; alu:ALU_1|Op[2]  ; select_ALU[0] ; select_ALU[0] ; -0.500       ; 7.781      ; 9.472      ;
; 2.216 ; RREX:RR_EX|reg:RF_D1|Op[8]      ; alu:ALU_1|Op[8]  ; clk           ; select_ALU[0] ; -0.500       ; 4.619      ; 6.335      ;
; 2.268 ; RREX:RR_EX|reg:RF_D2|Op[8]      ; alu:ALU_1|Op[8]  ; clk           ; select_ALU[0] ; -0.500       ; 4.619      ; 6.387      ;
; 2.342 ; RREX:RR_EX|reg:RF_D2|Op[7]      ; alu:ALU_1|Op[7]  ; clk           ; select_ALU[0] ; -0.500       ; 4.623      ; 6.465      ;
; 2.355 ; RREX:RR_EX|reg:RF_D2|Op[4]      ; alu:ALU_1|Op[4]  ; clk           ; select_ALU[0] ; -0.500       ; 4.519      ; 6.374      ;
; 2.414 ; RREX:RR_EX|reg:RF_D2|Op[7]      ; alu:ALU_1|Op[8]  ; clk           ; select_ALU[0] ; -0.500       ; 4.619      ; 6.533      ;
; 2.429 ; RREX:RR_EX|reg:RF_D1|Op[11]     ; alu:ALU_1|Op[12] ; clk           ; select_ALU[0] ; -0.500       ; 4.533      ; 6.462      ;
; 2.479 ; RREX:RR_EX|reg:RF_D1|Op[4]      ; alu:ALU_1|Op[5]  ; clk           ; select_ALU[0] ; -0.500       ; 4.617      ; 6.596      ;
; 2.491 ; RREX:RR_EX|reg6:five_zero|Op[2] ; alu:ALU_1|Op[10] ; clk           ; select_ALU[0] ; -0.500       ; 4.597      ; 6.588      ;
; 2.524 ; RREX:RR_EX|reg:RF_D1|Op[5]      ; alu:ALU_1|Op[5]  ; clk           ; select_ALU[0] ; -0.500       ; 4.617      ; 6.641      ;
; 2.559 ; RREX:RR_EX|reg:RF_D2|Op[9]      ; alu:ALU_1|Op[9]  ; clk           ; select_ALU[0] ; -0.500       ; 4.625      ; 6.684      ;
; 2.599 ; RREX:RR_EX|reg:RF_D2|Op[2]      ; alu:ALU_1|Op[3]  ; clk           ; select_ALU[0] ; -0.500       ; 4.563      ; 6.662      ;
; 2.624 ; RREX:RR_EX|reg:RF_D1|Op[14]     ; alu:ALU_1|Op[14] ; clk           ; select_ALU[0] ; -0.500       ; 4.589      ; 6.713      ;
; 2.628 ; RREX:RR_EX|reg6:five_zero|Op[2] ; alu:ALU_1|Op[9]  ; clk           ; select_ALU[0] ; -0.500       ; 4.625      ; 6.753      ;
; 2.655 ; RREX:RR_EX|reg:RF_D2|Op[5]      ; alu:ALU_1|Op[6]  ; clk           ; select_ALU[0] ; -0.500       ; 4.593      ; 6.748      ;
; 2.714 ; RREX:RR_EX|reg:RF_D2|Op[11]     ; alu:ALU_1|Op[12] ; clk           ; select_ALU[0] ; -0.500       ; 4.533      ; 6.747      ;
; 2.716 ; RREX:RR_EX|reg:RF_D2|Op[14]     ; alu:ALU_1|Op[14] ; clk           ; select_ALU[0] ; -0.500       ; 4.589      ; 6.805      ;
; 2.726 ; RREX:RR_EX|reg:RF_D2|Op[8]      ; alu:ALU_1|Op[9]  ; clk           ; select_ALU[0] ; -0.500       ; 4.625      ; 6.851      ;
; 2.750 ; RREX:RR_EX|reg:RF_D1|Op[9]      ; alu:ALU_1|Op[9]  ; clk           ; select_ALU[0] ; -0.500       ; 4.625      ; 6.875      ;
; 2.752 ; RREX:RR_EX|reg:RF_D1|Op[0]      ; alu:ALU_1|Op[1]  ; clk           ; select_ALU[0] ; -0.500       ; 4.814      ; 7.066      ;
; 2.752 ; RREX:RR_EX|reg:RF_D2|Op[9]      ; alu:ALU_1|Op[10] ; clk           ; select_ALU[0] ; -0.500       ; 4.597      ; 6.849      ;
; 2.779 ; RREX:RR_EX|reg6:five_zero|Op[4] ; alu:ALU_1|Op[7]  ; clk           ; select_ALU[0] ; -0.500       ; 4.623      ; 6.902      ;
; 2.780 ; RREX:RR_EX|reg:RF_D2|Op[3]      ; alu:ALU_1|Op[4]  ; clk           ; select_ALU[0] ; -0.500       ; 4.519      ; 6.799      ;
; 2.817 ; RREX:RR_EX|reg:RF_D2|Op[15]     ; alu:ALU_1|Op[15] ; clk           ; select_ALU[0] ; -0.500       ; 4.593      ; 6.910      ;
; 2.843 ; RREX:RR_EX|reg:RF_D2|Op[4]      ; alu:ALU_1|Op[5]  ; clk           ; select_ALU[0] ; -0.500       ; 4.617      ; 6.960      ;
; 2.849 ; RREX:RR_EX|reg:RF_D2|Op[3]      ; alu:ALU_1|Op[3]  ; clk           ; select_ALU[0] ; -0.500       ; 4.563      ; 6.912      ;
; 2.926 ; RREX:RR_EX|reg6:five_zero|Op[2] ; alu:ALU_1|Op[4]  ; clk           ; select_ALU[0] ; -0.500       ; 4.519      ; 6.945      ;
; 2.953 ; RREX:RR_EX|reg6:five_zero|Op[1] ; alu:ALU_1|Op[4]  ; clk           ; select_ALU[0] ; -0.500       ; 4.519      ; 6.972      ;
; 3.016 ; RREX:RR_EX|reg:RF_D2|Op[5]      ; alu:ALU_1|Op[5]  ; clk           ; select_ALU[0] ; -0.500       ; 4.617      ; 7.133      ;
; 3.044 ; RREX:RR_EX|reg:RF_D1|Op[5]      ; alu:ALU_1|Op[7]  ; clk           ; select_ALU[0] ; -0.500       ; 4.623      ; 7.167      ;
; 3.109 ; RREX:RR_EX|reg:RF_D1|Op[14]     ; alu:ALU_1|Op[15] ; clk           ; select_ALU[0] ; -0.500       ; 4.593      ; 7.202      ;
; 3.147 ; RREX:RR_EX|reg6:five_zero|Op[2] ; alu:ALU_1|Op[6]  ; clk           ; select_ALU[0] ; -0.500       ; 4.593      ; 7.240      ;
; 3.193 ; RREX:RR_EX|reg6:five_zero|Op[2] ; alu:ALU_1|Op[5]  ; clk           ; select_ALU[0] ; -0.500       ; 4.617      ; 7.310      ;
; 3.201 ; RREX:RR_EX|reg:RF_D1|Op[12]     ; alu:ALU_1|Op[12] ; clk           ; select_ALU[0] ; -0.500       ; 4.533      ; 7.234      ;
; 3.201 ; RREX:RR_EX|reg:RF_D2|Op[14]     ; alu:ALU_1|Op[15] ; clk           ; select_ALU[0] ; -0.500       ; 4.593      ; 7.294      ;
; 3.206 ; RREX:RR_EX|reg:RF_D1|Op[4]      ; alu:ALU_1|Op[7]  ; clk           ; select_ALU[0] ; -0.500       ; 4.623      ; 7.329      ;
; 3.220 ; RREX:RR_EX|reg6:five_zero|Op[1] ; alu:ALU_1|Op[5]  ; clk           ; select_ALU[0] ; -0.500       ; 4.617      ; 7.337      ;
; 3.259 ; RREX:RR_EX|reg:RF_D1|Op[0]      ; alu:ALU_1|Op[4]  ; clk           ; select_ALU[0] ; -0.500       ; 4.519      ; 7.278      ;
; 3.292 ; RREX:RR_EX|reg6:five_zero|Op[2] ; alu:ALU_1|Op[11] ; clk           ; select_ALU[0] ; -0.500       ; 4.590      ; 7.382      ;
; 3.313 ; RREX:RR_EX|reg:RF_D2|Op[2]      ; alu:ALU_1|Op[4]  ; clk           ; select_ALU[0] ; -0.500       ; 4.519      ; 7.332      ;
; 3.349 ; RREX:RR_EX|reg:RF_D2|Op[0]      ; alu:ALU_1|Op[4]  ; clk           ; select_ALU[0] ; -0.500       ; 4.519      ; 7.368      ;
; 3.369 ; RREX:RR_EX|reg6:five_zero|Op[2] ; alu:ALU_1|Op[1]  ; clk           ; select_ALU[0] ; -0.500       ; 4.814      ; 7.683      ;
; 3.385 ; RREX:RR_EX|reg:RF_D1|Op[6]      ; alu:ALU_1|Op[7]  ; clk           ; select_ALU[0] ; -0.500       ; 4.623      ; 7.508      ;
; 3.394 ; RREX:RR_EX|reg6:five_zero|Op[2] ; alu:ALU_1|Op[8]  ; clk           ; select_ALU[0] ; -0.500       ; 4.619      ; 7.513      ;
; 3.425 ; RREX:RR_EX|reg:RF_D2|Op[10]     ; alu:ALU_1|Op[11] ; clk           ; select_ALU[0] ; -0.500       ; 4.590      ; 7.515      ;
; 3.426 ; RREX:RR_EX|reg:RF_D1|Op[10]     ; alu:ALU_1|Op[12] ; clk           ; select_ALU[0] ; -0.500       ; 4.533      ; 7.459      ;
; 3.526 ; RREX:RR_EX|reg:RF_D1|Op[0]      ; alu:ALU_1|Op[5]  ; clk           ; select_ALU[0] ; -0.500       ; 4.617      ; 7.643      ;
; 3.536 ; RREX:RR_EX|reg:RF_D2|Op[5]      ; alu:ALU_1|Op[7]  ; clk           ; select_ALU[0] ; -0.500       ; 4.623      ; 7.659      ;
; 3.552 ; RREX:RR_EX|reg:RF_D1|Op[11]     ; alu:ALU_1|Op[15] ; clk           ; select_ALU[0] ; -0.500       ; 4.593      ; 7.645      ;
; 3.561 ; RREX:RR_EX|reg:RF_D2|Op[12]     ; alu:ALU_1|Op[12] ; clk           ; select_ALU[0] ; -0.500       ; 4.533      ; 7.594      ;
; 3.580 ; RREX:RR_EX|reg:RF_D2|Op[2]      ; alu:ALU_1|Op[5]  ; clk           ; select_ALU[0] ; -0.500       ; 4.617      ; 7.697      ;
; 3.587 ; RREX:RR_EX|reg:RF_D1|Op[2]      ; alu:ALU_1|Op[4]  ; clk           ; select_ALU[0] ; -0.500       ; 4.519      ; 7.606      ;
; 3.598 ; RREX:RR_EX|reg:RF_D2|Op[4]      ; alu:ALU_1|Op[7]  ; clk           ; select_ALU[0] ; -0.500       ; 4.623      ; 7.721      ;
; 3.616 ; RREX:RR_EX|reg:RF_D2|Op[0]      ; alu:ALU_1|Op[5]  ; clk           ; select_ALU[0] ; -0.500       ; 4.617      ; 7.733      ;
; 3.661 ; RREX:RR_EX|reg:RF_D2|Op[3]      ; alu:ALU_1|Op[5]  ; clk           ; select_ALU[0] ; -0.500       ; 4.617      ; 7.778      ;
; 3.706 ; RREX:RR_EX|reg:RF_D1|Op[15]     ; alu:ALU_1|Op[15] ; clk           ; select_ALU[0] ; -0.500       ; 4.593      ; 7.799      ;
+-------+---------------------------------+------------------+---------------+---------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clk'                                                                                                                                             ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.120 ; IDRR:ID_RR|reg:inc|Op[7]            ; EXMEM:EX_MEM|reg:inc|Op[7]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.299      ;
; 1.120 ; IDRR:ID_RR|reg:PC|Op[15]            ; EXMEM:EX_MEM|reg:PC|Op[15]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.299      ;
; 1.122 ; IDRR:ID_RR|reg:inc|Op[3]            ; EXMEM:EX_MEM|reg:inc|Op[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.301      ;
; 1.123 ; IDRR:ID_RR|reg:inc|Op[5]            ; EXMEM:EX_MEM|reg:inc|Op[5]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.302      ;
; 1.125 ; RREX:RR_EX|reg3:dec|Op[2]           ; EXMEM:EX_MEM|reg3:dec|Op[2]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.304      ;
; 1.126 ; IDRR:ID_RR|reg:inc|Op[8]            ; EXMEM:EX_MEM|reg:inc|Op[8]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.305      ;
; 1.126 ; IDRR:ID_RR|reg:PC|Op[14]            ; EXMEM:EX_MEM|reg:PC|Op[14]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.305      ;
; 1.127 ; IDRR:ID_RR|reg:inc|Op[1]            ; EXMEM:EX_MEM|reg:inc|Op[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.306      ;
; 1.127 ; IDRR:ID_RR|reg:inc|Op[6]            ; EXMEM:EX_MEM|reg:inc|Op[6]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.306      ;
; 1.127 ; EXMEM:EX_MEM|reg:PC|Op[11]          ; MEMWB:MEM_WB|reg:PC|Op[11]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.306      ;
; 1.128 ; IDRR:ID_RR|reg:inc|Op[15]           ; EXMEM:EX_MEM|reg:inc|Op[15]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.307      ;
; 1.128 ; RREX:RR_EX|reg3:dec|Op[1]           ; EXMEM:EX_MEM|reg3:dec|Op[1]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.307      ;
; 1.128 ; IDRR:ID_RR|reg:PC|Op[7]             ; EXMEM:EX_MEM|reg:PC|Op[7]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.307      ;
; 1.128 ; IDRR:ID_RR|reg:PC|Op[12]            ; EXMEM:EX_MEM|reg:PC|Op[12]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.307      ;
; 1.130 ; IDRR:ID_RR|reg:PC|Op[13]            ; EXMEM:EX_MEM|reg:PC|Op[13]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.309      ;
; 1.130 ; IDRR:ID_RR|reg:PC|Op[0]             ; EXMEM:EX_MEM|reg:PC|Op[0]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.309      ;
; 1.131 ; IDRR:ID_RR|reg:inc|Op[12]           ; EXMEM:EX_MEM|reg:inc|Op[12]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.310      ;
; 1.133 ; RREX:RR_EX|reg:RF_D2|Op[11]         ; EXMEM:EX_MEM|reg:RF_D2|Op[11]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.312      ;
; 1.135 ; IDRR:ID_RR|reg:inc|Op[0]            ; EXMEM:EX_MEM|reg:inc|Op[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.314      ;
; 1.136 ; IDRR:ID_RR|reg:inc|Op[2]            ; EXMEM:EX_MEM|reg:inc|Op[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.315      ;
; 1.136 ; reg:PC|Op[11]                       ; IDRR:ID_RR|reg:PC|Op[11]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.315      ;
; 1.139 ; IDRR:ID_RR|reg3:eleven_nine|Op[0]   ; EXMEM:EX_MEM|reg3:eleven_nine|Op[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.318      ;
; 1.182 ; RREX:RR_EX|reg:RF_D2|Op[6]          ; EXMEM:EX_MEM|reg:RF_D2|Op[6]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.361      ;
; 1.184 ; incr:inc|Op[10]                     ; IDRR:ID_RR|reg:inc|Op[10]           ; wr_inc       ; clk         ; -0.500       ; -0.070     ; 0.793      ;
; 1.195 ; incr:inc|Op[14]                     ; IDRR:ID_RR|reg:inc|Op[14]           ; wr_inc       ; clk         ; -0.500       ; -0.081     ; 0.793      ;
; 1.209 ; incr:inc|Op[11]                     ; IDRR:ID_RR|reg:inc|Op[11]           ; wr_inc       ; clk         ; -0.500       ; -0.093     ; 0.795      ;
; 1.215 ; incr:inc|Op[4]                      ; IDRR:ID_RR|reg:inc|Op[4]            ; wr_inc       ; clk         ; -0.500       ; -0.101     ; 0.793      ;
; 1.238 ; incr:inc|Op[9]                      ; IDRR:ID_RR|reg:inc|Op[9]            ; wr_inc       ; clk         ; -0.500       ; -0.093     ; 0.824      ;
; 1.286 ; incr:inc|Op[13]                     ; IDRR:ID_RR|reg:inc|Op[13]           ; wr_inc       ; clk         ; -0.500       ; -0.155     ; 0.810      ;
; 1.333 ; IDRR:ID_RR|reg9:eight_zero|Op[6]    ; EXMEM:EX_MEM|reg3:eight_six|Op[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.512      ;
; 1.334 ; IDRR:ID_RR|reg:PC|Op[5]             ; EXMEM:EX_MEM|reg:PC|Op[5]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.513      ;
; 1.334 ; IDRR:ID_RR|reg:PC|Op[6]             ; EXMEM:EX_MEM|reg:PC|Op[6]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.513      ;
; 1.335 ; IDRR:ID_RR|reg:PC|Op[1]             ; EXMEM:EX_MEM|reg:PC|Op[1]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.514      ;
; 1.335 ; EXMEM:EX_MEM|reg:RF_D2|Op[13]       ; ram:DMem|mem~612                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.514      ;
; 1.337 ; EXMEM:EX_MEM|reg:RF_D2|Op[2]        ; ram:DMem|mem~313                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.516      ;
; 1.338 ; MEMWB:MEM_WB|reg:RF_D2|Op[4]        ; reg:PC|Op[4]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.517      ;
; 1.338 ; MEMWB:MEM_WB|reg:RF_D2|Op[6]        ; reg:PC|Op[6]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.517      ;
; 1.338 ; MEMWB:MEM_WB|reg:RF_D2|Op[10]       ; reg:PC|Op[10]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.517      ;
; 1.338 ; MEMWB:MEM_WB|reg:RF_D2|Op[12]       ; reg:PC|Op[12]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.517      ;
; 1.338 ; MEMWB:MEM_WB|reg:RF_D2|Op[14]       ; reg:PC|Op[14]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.517      ;
; 1.338 ; MEMWB:MEM_WB|reg:PC|Op[8]           ; register_bank:RF|r1[8]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.517      ;
; 1.338 ; MEMWB:MEM_WB|reg:PC|Op[12]          ; register_bank:RF|r1[12]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.517      ;
; 1.338 ; MEMWB:MEM_WB|reg:PC|Op[13]          ; register_bank:RF|r1[13]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.517      ;
; 1.341 ; EXMEM:EX_MEM|reg:RF_D1|Op[8]        ; ram:DMem|mem~319                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.520      ;
; 1.356 ; RREX:RR_EX|reg:RF_D1|Op[11]         ; EXMEM:EX_MEM|reg:RF_D1|Op[11]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.535      ;
; 1.366 ; IDRR:ID_RR|reg9:eight_zero|Op[8]    ; EXMEM:EX_MEM|reg3:eight_six|Op[1]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.545      ;
; 1.367 ; reg:PC|Op[9]                        ; IDRR:ID_RR|reg:PC|Op[9]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.546      ;
; 1.432 ; IDRR:ID_RR|reg:inc|Op[14]           ; EXMEM:EX_MEM|reg:inc|Op[14]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.611      ;
; 1.445 ; IDRR:ID_RR|reg:PC|Op[9]             ; EXMEM:EX_MEM|reg:PC|Op[9]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.624      ;
; 1.447 ; IDRR:ID_RR|reg:inc|Op[4]            ; EXMEM:EX_MEM|reg:inc|Op[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.626      ;
; 1.448 ; IDRR:ID_RR|reg:PC|Op[4]             ; EXMEM:EX_MEM|reg:PC|Op[4]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.627      ;
; 1.453 ; IDRR:ID_RR|reg:inc|Op[11]           ; EXMEM:EX_MEM|reg:inc|Op[11]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.632      ;
; 1.462 ; EXMEM:EX_MEM|reg:PC|Op[8]           ; MEMWB:MEM_WB|reg:PC|Op[8]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.641      ;
; 1.463 ; EXMEM:EX_MEM|reg3:eight_six|Op[0]   ; MEMWB:MEM_WB|reg3:eight_six|Op[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.642      ;
; 1.467 ; IDRR:ID_RR|reg:inc|Op[9]            ; EXMEM:EX_MEM|reg:inc|Op[9]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.646      ;
; 1.472 ; reg:PC|Op[14]                       ; IDRR:ID_RR|reg:PC|Op[14]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.651      ;
; 1.490 ; EXMEM:EX_MEM|reg3:eleven_nine|Op[0] ; MEMWB:MEM_WB|reg3:eleven_nine|Op[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.669      ;
; 1.499 ; IDRR:ID_RR|reg:inc|Op[13]           ; EXMEM:EX_MEM|reg:inc|Op[13]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.678      ;
; 1.520 ; RREX:RR_EX|reg:RF_D1|Op[6]          ; EXMEM:EX_MEM|reg:RF_D1|Op[6]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.699      ;
; 1.524 ; MEMWB:MEM_WB|reg:RF_D2|Op[0]        ; reg:PC|Op[0]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.703      ;
; 1.524 ; MEMWB:MEM_WB|reg:RF_D2|Op[8]        ; reg:PC|Op[8]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.703      ;
; 1.543 ; EXMEM:EX_MEM|reg:RF_D2|Op[1]        ; ram:DMem|mem~600                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.722      ;
; 1.545 ; MEMWB:MEM_WB|reg:RF_D2|Op[13]       ; reg:PC|Op[13]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.724      ;
; 1.545 ; EXMEM:EX_MEM|reg:RF_D1|Op[4]        ; ram:DMem|mem~315                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.724      ;
; 1.552 ; EXMEM:EX_MEM|reg:RF_D2|Op[8]        ; ram:DMem|mem~319                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.731      ;
; 1.556 ; EXMEM:EX_MEM|reg:RF_D1|Op[12]       ; ram:DMem|mem~323                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.735      ;
; 1.561 ; incr:inc|Op[5]                      ; IDRR:ID_RR|reg:inc|Op[5]            ; wr_inc       ; clk         ; -0.500       ; -0.102     ; 1.138      ;
; 1.564 ; incr:inc|Op[2]                      ; IDRR:ID_RR|reg:inc|Op[2]            ; wr_inc       ; clk         ; -0.500       ; -0.121     ; 1.122      ;
; 1.565 ; incr:inc|Op[6]                      ; IDRR:ID_RR|reg:inc|Op[6]            ; wr_inc       ; clk         ; -0.500       ; -0.112     ; 1.132      ;
; 1.566 ; incr:inc|Op[7]                      ; IDRR:ID_RR|reg:inc|Op[7]            ; wr_inc       ; clk         ; -0.500       ; -0.109     ; 1.136      ;
; 1.607 ; incr:inc|Op[15]                     ; IDRR:ID_RR|reg:inc|Op[15]           ; wr_inc       ; clk         ; -0.500       ; -0.135     ; 1.151      ;
; 1.610 ; incr:inc|Op[1]                      ; IDRR:ID_RR|reg:inc|Op[1]            ; wr_inc       ; clk         ; -0.500       ; -0.166     ; 1.123      ;
; 1.617 ; incr:inc|Op[12]                     ; IDRR:ID_RR|reg:inc|Op[12]           ; wr_inc       ; clk         ; -0.500       ; -0.140     ; 1.156      ;
; 1.618 ; incr:inc|Op[8]                      ; IDRR:ID_RR|reg:inc|Op[8]            ; wr_inc       ; clk         ; -0.500       ; -0.140     ; 1.157      ;
; 1.643 ; incr:inc|Op[0]                      ; IDRR:ID_RR|reg:inc|Op[0]            ; wr_inc       ; clk         ; -0.500       ; -0.125     ; 1.197      ;
; 1.655 ; IDRR:ID_RR|reg:PC|Op[3]             ; EXMEM:EX_MEM|reg:PC|Op[3]           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.834      ;
; 1.665 ; EXMEM:EX_MEM|reg:RF_D2|Op[13]       ; MEMWB:MEM_WB|reg:RF_D2|Op[13]       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.844      ;
; 1.668 ; register_bank:RF|r5[8]              ; RREX:RR_EX|reg:RF_D2|Op[8]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.847      ;
; 1.678 ; register_bank:RF|r2[9]              ; RREX:RR_EX|reg:RF_D2|Op[9]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.857      ;
; 1.678 ; register_bank:RF|r5[13]             ; RREX:RR_EX|reg:RF_D2|Op[13]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.857      ;
; 1.682 ; MEMWB:MEM_WB|reg:RF_D2|Op[2]        ; reg:PC|Op[2]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.861      ;
; 1.684 ; MEMWB:MEM_WB|reg:PC|Op[7]           ; register_bank:RF|r1[7]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.863      ;
; 1.713 ; EXMEM:EX_MEM|reg:RF_D2|Op[0]        ; ram:DMem|mem~311                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.892      ;
; 1.716 ; EXMEM:EX_MEM|reg:RF_D1|Op[15]       ; ram:DMem|mem~614                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.895      ;
; 1.722 ; MEMWB:MEM_WB|reg:ALU_C|Op[7]        ; reg:PC|Op[7]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.901      ;
; 1.726 ; MEMWB:MEM_WB|reg:RF_D2|Op[15]       ; reg:PC|Op[15]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.905      ;
; 1.734 ; MEMWB:MEM_WB|reg:ALU_C|Op[0]        ; reg:PC|Op[0]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.913      ;
; 1.749 ; MEMWB:MEM_WB|reg:ALU_C|Op[13]       ; register_bank:RF|r1[13]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.928      ;
; 1.799 ; EXMEM:EX_MEM|reg:RF_D2|Op[15]       ; ram:DMem|mem~614                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.978      ;
; 1.802 ; MEMWB:MEM_WB|reg:RF_D2|Op[7]        ; reg:PC|Op[7]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.981      ;
; 1.809 ; EXMEM:EX_MEM|reg:RF_D2|Op[10]       ; ram:DMem|mem~321                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.988      ;
; 1.811 ; register_bank:RF|r6[7]              ; RREX:RR_EX|reg:RF_D1|Op[7]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.990      ;
; 1.883 ; reg:PC|Op[12]                       ; IDRR:ID_RR|reg:PC|Op[12]            ; clk          ; clk         ; 0.000        ; 0.000      ; 2.062      ;
; 1.885 ; reg:PC|Op[1]                        ; IDRR:ID_RR|reg:PC|Op[1]             ; clk          ; clk         ; 0.000        ; 0.000      ; 2.064      ;
; 1.893 ; reg:PC|Op[7]                        ; IDRR:ID_RR|reg:PC|Op[7]             ; clk          ; clk         ; 0.000        ; 0.000      ; 2.072      ;
; 1.894 ; register_bank:RF|r2[10]             ; RREX:RR_EX|reg:RF_D2|Op[10]         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.073      ;
; 1.899 ; EXMEM:EX_MEM|reg3:eight_six|Op[1]   ; MEMWB:MEM_WB|reg3:eight_six|Op[1]   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.078      ;
; 1.901 ; register_bank:RF|r5[12]             ; RREX:RR_EX|reg:RF_D2|Op[12]         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.080      ;
; 1.903 ; incr:inc|Op[11]                     ; reg:PC|Op[11]                       ; wr_inc       ; clk         ; -0.500       ; -0.093     ; 1.489      ;
; 1.904 ; reg:PC|Op[6]                        ; IDRR:ID_RR|reg:PC|Op[6]             ; clk          ; clk         ; 0.000        ; 0.000      ; 2.083      ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Hold: 'wr_inc'                                                                                                ;
+-------+---------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-----------------+--------------+-------------+--------------+------------+------------+
; 2.980 ; reg:PC|Op[0]  ; incr:inc|Op[0]  ; clk          ; wr_inc      ; -0.500       ; 0.125      ; 2.605      ;
; 3.818 ; reg:PC|Op[15] ; incr:inc|Op[15] ; clk          ; wr_inc      ; -0.500       ; 0.135      ; 3.453      ;
; 4.094 ; reg:PC|Op[14] ; incr:inc|Op[14] ; clk          ; wr_inc      ; -0.500       ; 0.081      ; 3.675      ;
; 4.172 ; reg:PC|Op[3]  ; incr:inc|Op[3]  ; clk          ; wr_inc      ; -0.500       ; 0.167      ; 3.839      ;
; 4.225 ; reg:PC|Op[6]  ; incr:inc|Op[6]  ; clk          ; wr_inc      ; -0.500       ; 0.112      ; 3.837      ;
; 4.239 ; reg:PC|Op[7]  ; incr:inc|Op[7]  ; clk          ; wr_inc      ; -0.500       ; 0.109      ; 3.848      ;
; 4.272 ; reg:PC|Op[12] ; incr:inc|Op[12] ; clk          ; wr_inc      ; -0.500       ; 0.140      ; 3.912      ;
; 4.275 ; reg:PC|Op[8]  ; incr:inc|Op[8]  ; clk          ; wr_inc      ; -0.500       ; 0.140      ; 3.915      ;
; 4.377 ; reg:PC|Op[12] ; incr:inc|Op[14] ; clk          ; wr_inc      ; -0.500       ; 0.081      ; 3.958      ;
; 4.417 ; reg:PC|Op[4]  ; incr:inc|Op[4]  ; clk          ; wr_inc      ; -0.500       ; 0.101      ; 4.018      ;
; 4.444 ; reg:PC|Op[1]  ; incr:inc|Op[1]  ; clk          ; wr_inc      ; -0.500       ; 0.166      ; 4.110      ;
; 4.556 ; reg:PC|Op[5]  ; incr:inc|Op[5]  ; clk          ; wr_inc      ; -0.500       ; 0.102      ; 4.158      ;
; 4.563 ; reg:PC|Op[1]  ; incr:inc|Op[14] ; clk          ; wr_inc      ; -0.500       ; 0.081      ; 4.144      ;
; 4.607 ; reg:PC|Op[3]  ; incr:inc|Op[4]  ; clk          ; wr_inc      ; -0.500       ; 0.101      ; 4.208      ;
; 4.663 ; reg:PC|Op[3]  ; incr:inc|Op[14] ; clk          ; wr_inc      ; -0.500       ; 0.081      ; 4.244      ;
; 4.671 ; reg:PC|Op[13] ; incr:inc|Op[14] ; clk          ; wr_inc      ; -0.500       ; 0.081      ; 4.252      ;
; 4.714 ; reg:PC|Op[7]  ; incr:inc|Op[14] ; clk          ; wr_inc      ; -0.500       ; 0.081      ; 4.295      ;
; 4.719 ; reg:PC|Op[6]  ; incr:inc|Op[14] ; clk          ; wr_inc      ; -0.500       ; 0.081      ; 4.300      ;
; 4.723 ; reg:PC|Op[10] ; incr:inc|Op[10] ; clk          ; wr_inc      ; -0.500       ; 0.070      ; 4.293      ;
; 4.734 ; reg:PC|Op[3]  ; incr:inc|Op[6]  ; clk          ; wr_inc      ; -0.500       ; 0.112      ; 4.346      ;
; 4.734 ; reg:PC|Op[8]  ; incr:inc|Op[14] ; clk          ; wr_inc      ; -0.500       ; 0.081      ; 4.315      ;
; 4.819 ; reg:PC|Op[3]  ; incr:inc|Op[7]  ; clk          ; wr_inc      ; -0.500       ; 0.109      ; 4.428      ;
; 4.835 ; reg:PC|Op[5]  ; incr:inc|Op[14] ; clk          ; wr_inc      ; -0.500       ; 0.081      ; 4.416      ;
; 4.844 ; reg:PC|Op[9]  ; incr:inc|Op[9]  ; clk          ; wr_inc      ; -0.500       ; 0.093      ; 4.437      ;
; 4.845 ; reg:PC|Op[13] ; incr:inc|Op[13] ; clk          ; wr_inc      ; -0.500       ; 0.155      ; 4.500      ;
; 4.875 ; reg:PC|Op[6]  ; incr:inc|Op[7]  ; clk          ; wr_inc      ; -0.500       ; 0.109      ; 4.484      ;
; 4.888 ; reg:PC|Op[1]  ; incr:inc|Op[7]  ; clk          ; wr_inc      ; -0.500       ; 0.109      ; 4.497      ;
; 4.893 ; reg:PC|Op[1]  ; incr:inc|Op[6]  ; clk          ; wr_inc      ; -0.500       ; 0.112      ; 4.505      ;
; 4.895 ; reg:PC|Op[8]  ; incr:inc|Op[9]  ; clk          ; wr_inc      ; -0.500       ; 0.093      ; 4.488      ;
; 4.906 ; reg:PC|Op[5]  ; incr:inc|Op[6]  ; clk          ; wr_inc      ; -0.500       ; 0.112      ; 4.518      ;
; 4.946 ; reg:PC|Op[1]  ; incr:inc|Op[4]  ; clk          ; wr_inc      ; -0.500       ; 0.101      ; 4.547      ;
; 4.949 ; reg:PC|Op[3]  ; incr:inc|Op[5]  ; clk          ; wr_inc      ; -0.500       ; 0.102      ; 4.551      ;
; 4.987 ; reg:PC|Op[8]  ; incr:inc|Op[10] ; clk          ; wr_inc      ; -0.500       ; 0.070      ; 4.557      ;
; 4.991 ; reg:PC|Op[5]  ; incr:inc|Op[7]  ; clk          ; wr_inc      ; -0.500       ; 0.109      ; 4.600      ;
; 5.025 ; reg:PC|Op[11] ; incr:inc|Op[11] ; clk          ; wr_inc      ; -0.500       ; 0.093      ; 4.618      ;
; 5.035 ; reg:PC|Op[10] ; incr:inc|Op[14] ; clk          ; wr_inc      ; -0.500       ; 0.081      ; 4.616      ;
; 5.085 ; reg:PC|Op[4]  ; incr:inc|Op[14] ; clk          ; wr_inc      ; -0.500       ; 0.081      ; 4.666      ;
; 5.138 ; reg:PC|Op[11] ; incr:inc|Op[14] ; clk          ; wr_inc      ; -0.500       ; 0.081      ; 4.719      ;
; 5.156 ; reg:PC|Op[4]  ; incr:inc|Op[6]  ; clk          ; wr_inc      ; -0.500       ; 0.112      ; 4.768      ;
; 5.166 ; reg:PC|Op[1]  ; incr:inc|Op[3]  ; clk          ; wr_inc      ; -0.500       ; 0.167      ; 4.833      ;
; 5.198 ; reg:PC|Op[1]  ; incr:inc|Op[5]  ; clk          ; wr_inc      ; -0.500       ; 0.102      ; 4.800      ;
; 5.206 ; reg:PC|Op[12] ; incr:inc|Op[13] ; clk          ; wr_inc      ; -0.500       ; 0.155      ; 4.861      ;
; 5.209 ; reg:PC|Op[12] ; incr:inc|Op[15] ; clk          ; wr_inc      ; -0.500       ; 0.135      ; 4.844      ;
; 5.232 ; reg:PC|Op[1]  ; incr:inc|Op[2]  ; clk          ; wr_inc      ; -0.500       ; 0.121      ; 4.853      ;
; 5.233 ; reg:PC|Op[8]  ; incr:inc|Op[11] ; clk          ; wr_inc      ; -0.500       ; 0.093      ; 4.826      ;
; 5.241 ; reg:PC|Op[4]  ; incr:inc|Op[7]  ; clk          ; wr_inc      ; -0.500       ; 0.109      ; 4.850      ;
; 5.248 ; reg:PC|Op[9]  ; incr:inc|Op[14] ; clk          ; wr_inc      ; -0.500       ; 0.081      ; 4.829      ;
; 5.251 ; reg:PC|Op[8]  ; incr:inc|Op[12] ; clk          ; wr_inc      ; -0.500       ; 0.140      ; 4.891      ;
; 5.348 ; reg:PC|Op[1]  ; incr:inc|Op[9]  ; clk          ; wr_inc      ; -0.500       ; 0.093      ; 4.941      ;
; 5.350 ; reg:PC|Op[1]  ; incr:inc|Op[10] ; clk          ; wr_inc      ; -0.500       ; 0.070      ; 4.920      ;
; 5.371 ; reg:PC|Op[4]  ; incr:inc|Op[5]  ; clk          ; wr_inc      ; -0.500       ; 0.102      ; 4.973      ;
; 5.383 ; reg:PC|Op[1]  ; incr:inc|Op[8]  ; clk          ; wr_inc      ; -0.500       ; 0.140      ; 5.023      ;
; 5.392 ; reg:PC|Op[1]  ; incr:inc|Op[13] ; clk          ; wr_inc      ; -0.500       ; 0.155      ; 5.047      ;
; 5.395 ; reg:PC|Op[1]  ; incr:inc|Op[15] ; clk          ; wr_inc      ; -0.500       ; 0.135      ; 5.030      ;
; 5.434 ; reg:PC|Op[1]  ; incr:inc|Op[12] ; clk          ; wr_inc      ; -0.500       ; 0.140      ; 5.074      ;
; 5.448 ; reg:PC|Op[3]  ; incr:inc|Op[9]  ; clk          ; wr_inc      ; -0.500       ; 0.093      ; 5.041      ;
; 5.450 ; reg:PC|Op[3]  ; incr:inc|Op[10] ; clk          ; wr_inc      ; -0.500       ; 0.070      ; 5.020      ;
; 5.474 ; reg:PC|Op[0]  ; incr:inc|Op[1]  ; clk          ; wr_inc      ; -0.500       ; 0.166      ; 5.140      ;
; 5.483 ; reg:PC|Op[3]  ; incr:inc|Op[8]  ; clk          ; wr_inc      ; -0.500       ; 0.140      ; 5.123      ;
; 5.492 ; reg:PC|Op[3]  ; incr:inc|Op[13] ; clk          ; wr_inc      ; -0.500       ; 0.155      ; 5.147      ;
; 5.495 ; reg:PC|Op[3]  ; incr:inc|Op[15] ; clk          ; wr_inc      ; -0.500       ; 0.135      ; 5.130      ;
; 5.499 ; reg:PC|Op[7]  ; incr:inc|Op[9]  ; clk          ; wr_inc      ; -0.500       ; 0.093      ; 5.092      ;
; 5.501 ; reg:PC|Op[9]  ; incr:inc|Op[10] ; clk          ; wr_inc      ; -0.500       ; 0.070      ; 5.071      ;
; 5.501 ; reg:PC|Op[7]  ; incr:inc|Op[10] ; clk          ; wr_inc      ; -0.500       ; 0.070      ; 5.071      ;
; 5.504 ; reg:PC|Op[6]  ; incr:inc|Op[9]  ; clk          ; wr_inc      ; -0.500       ; 0.093      ; 5.097      ;
; 5.506 ; reg:PC|Op[1]  ; incr:inc|Op[11] ; clk          ; wr_inc      ; -0.500       ; 0.093      ; 5.099      ;
; 5.506 ; reg:PC|Op[6]  ; incr:inc|Op[10] ; clk          ; wr_inc      ; -0.500       ; 0.070      ; 5.076      ;
; 5.534 ; reg:PC|Op[10] ; incr:inc|Op[11] ; clk          ; wr_inc      ; -0.500       ; 0.093      ; 5.127      ;
; 5.534 ; reg:PC|Op[7]  ; incr:inc|Op[8]  ; clk          ; wr_inc      ; -0.500       ; 0.140      ; 5.174      ;
; 5.534 ; reg:PC|Op[3]  ; incr:inc|Op[12] ; clk          ; wr_inc      ; -0.500       ; 0.140      ; 5.174      ;
; 5.539 ; reg:PC|Op[6]  ; incr:inc|Op[8]  ; clk          ; wr_inc      ; -0.500       ; 0.140      ; 5.179      ;
; 5.543 ; reg:PC|Op[7]  ; incr:inc|Op[13] ; clk          ; wr_inc      ; -0.500       ; 0.155      ; 5.198      ;
; 5.545 ; reg:PC|Op[2]  ; incr:inc|Op[14] ; clk          ; wr_inc      ; -0.500       ; 0.081      ; 5.126      ;
; 5.546 ; reg:PC|Op[7]  ; incr:inc|Op[15] ; clk          ; wr_inc      ; -0.500       ; 0.135      ; 5.181      ;
; 5.548 ; reg:PC|Op[6]  ; incr:inc|Op[13] ; clk          ; wr_inc      ; -0.500       ; 0.155      ; 5.203      ;
; 5.551 ; reg:PC|Op[6]  ; incr:inc|Op[15] ; clk          ; wr_inc      ; -0.500       ; 0.135      ; 5.186      ;
; 5.552 ; reg:PC|Op[10] ; incr:inc|Op[12] ; clk          ; wr_inc      ; -0.500       ; 0.140      ; 5.192      ;
; 5.563 ; reg:PC|Op[8]  ; incr:inc|Op[13] ; clk          ; wr_inc      ; -0.500       ; 0.155      ; 5.218      ;
; 5.566 ; reg:PC|Op[8]  ; incr:inc|Op[15] ; clk          ; wr_inc      ; -0.500       ; 0.135      ; 5.201      ;
; 5.585 ; reg:PC|Op[7]  ; incr:inc|Op[12] ; clk          ; wr_inc      ; -0.500       ; 0.140      ; 5.225      ;
; 5.590 ; reg:PC|Op[6]  ; incr:inc|Op[12] ; clk          ; wr_inc      ; -0.500       ; 0.140      ; 5.230      ;
; 5.592 ; reg:PC|Op[2]  ; incr:inc|Op[2]  ; clk          ; wr_inc      ; -0.500       ; 0.121      ; 5.213      ;
; 5.593 ; reg:PC|Op[13] ; incr:inc|Op[15] ; clk          ; wr_inc      ; -0.500       ; 0.135      ; 5.228      ;
; 5.606 ; reg:PC|Op[3]  ; incr:inc|Op[11] ; clk          ; wr_inc      ; -0.500       ; 0.093      ; 5.199      ;
; 5.620 ; reg:PC|Op[5]  ; incr:inc|Op[9]  ; clk          ; wr_inc      ; -0.500       ; 0.093      ; 5.213      ;
; 5.622 ; reg:PC|Op[5]  ; incr:inc|Op[10] ; clk          ; wr_inc      ; -0.500       ; 0.070      ; 5.192      ;
; 5.628 ; reg:PC|Op[14] ; incr:inc|Op[15] ; clk          ; wr_inc      ; -0.500       ; 0.135      ; 5.263      ;
; 5.640 ; reg:PC|Op[0]  ; incr:inc|Op[14] ; clk          ; wr_inc      ; -0.500       ; 0.081      ; 5.221      ;
; 5.655 ; reg:PC|Op[11] ; incr:inc|Op[12] ; clk          ; wr_inc      ; -0.500       ; 0.140      ; 5.295      ;
; 5.655 ; reg:PC|Op[5]  ; incr:inc|Op[8]  ; clk          ; wr_inc      ; -0.500       ; 0.140      ; 5.295      ;
; 5.657 ; reg:PC|Op[7]  ; incr:inc|Op[11] ; clk          ; wr_inc      ; -0.500       ; 0.093      ; 5.250      ;
; 5.662 ; reg:PC|Op[6]  ; incr:inc|Op[11] ; clk          ; wr_inc      ; -0.500       ; 0.093      ; 5.255      ;
; 5.664 ; reg:PC|Op[5]  ; incr:inc|Op[13] ; clk          ; wr_inc      ; -0.500       ; 0.155      ; 5.319      ;
; 5.667 ; reg:PC|Op[5]  ; incr:inc|Op[15] ; clk          ; wr_inc      ; -0.500       ; 0.135      ; 5.302      ;
; 5.706 ; reg:PC|Op[5]  ; incr:inc|Op[12] ; clk          ; wr_inc      ; -0.500       ; 0.140      ; 5.346      ;
; 5.747 ; reg:PC|Op[9]  ; incr:inc|Op[11] ; clk          ; wr_inc      ; -0.500       ; 0.093      ; 5.340      ;
; 5.765 ; reg:PC|Op[9]  ; incr:inc|Op[12] ; clk          ; wr_inc      ; -0.500       ; 0.140      ; 5.405      ;
; 5.778 ; reg:PC|Op[5]  ; incr:inc|Op[11] ; clk          ; wr_inc      ; -0.500       ; 0.093      ; 5.371      ;
; 5.864 ; reg:PC|Op[10] ; incr:inc|Op[13] ; clk          ; wr_inc      ; -0.500       ; 0.155      ; 5.519      ;
; 5.867 ; reg:PC|Op[10] ; incr:inc|Op[15] ; clk          ; wr_inc      ; -0.500       ; 0.135      ; 5.502      ;
+-------+---------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------+
; Setup Transfers                                                             ;
+----------------+----------------+----------+----------+----------+----------+
; From Clock     ; To Clock       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------+----------------+----------+----------+----------+----------+
; clk            ; clk            ; 19925    ; 0        ; 0        ; 0        ;
; select_ALU2[0] ; clk            ; 0        ; 16       ; 0        ; 0        ;
; select_ALU[0]  ; clk            ; 0        ; 16       ; 0        ; 0        ;
; wr_inc         ; clk            ; 0        ; 32       ; 0        ; 0        ;
; clk            ; select_ALU2[0] ; 0        ; 0        ; 405      ; 0        ;
; select_ALU2[0] ; select_ALU2[0] ; 0        ; 0        ; 16       ; 16       ;
; clk            ; select_ALU[0]  ; 0        ; 0        ; 674      ; 0        ;
; select_ALU[0]  ; select_ALU[0]  ; 0        ; 0        ; 16       ; 16       ;
; clk            ; wr_inc         ; 0        ; 0        ; 231      ; 0        ;
+----------------+----------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------+
; Hold Transfers                                                              ;
+----------------+----------------+----------+----------+----------+----------+
; From Clock     ; To Clock       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------+----------------+----------+----------+----------+----------+
; clk            ; clk            ; 19925    ; 0        ; 0        ; 0        ;
; select_ALU2[0] ; clk            ; 0        ; 16       ; 0        ; 0        ;
; select_ALU[0]  ; clk            ; 0        ; 16       ; 0        ; 0        ;
; wr_inc         ; clk            ; 0        ; 32       ; 0        ; 0        ;
; clk            ; select_ALU2[0] ; 0        ; 0        ; 405      ; 0        ;
; select_ALU2[0] ; select_ALU2[0] ; 0        ; 0        ; 16       ; 16       ;
; clk            ; select_ALU[0]  ; 0        ; 0        ; 674      ; 0        ;
; select_ALU[0]  ; select_ALU[0]  ; 0        ; 0        ; 16       ; 16       ;
; clk            ; wr_inc         ; 0        ; 0        ; 231      ; 0        ;
+----------------+----------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 30    ; 30   ;
; Unconstrained Input Port Paths  ; 4374  ; 4374 ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 13    ; 13   ;
+---------------------------------+-------+------+


+------------------------------------------------------+
; Clock Status Summary                                 ;
+----------------+----------------+------+-------------+
; Target         ; Clock          ; Type ; Status      ;
+----------------+----------------+------+-------------+
; clk            ; clk            ; Base ; Constrained ;
; select_ALU2[0] ; select_ALU2[0] ; Base ; Constrained ;
; select_ALU[0]  ; select_ALU[0]  ; Base ; Constrained ;
; wr_inc         ; wr_inc         ; Base ; Constrained ;
+----------------+----------------+------+-------------+


+---------------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                                     ;
+------------------------+--------------------------------------------------------------------------------------+
; Input Port             ; Comment                                                                              ;
+------------------------+--------------------------------------------------------------------------------------+
; dec[0]                 ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dec[1]                 ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dec[2]                 ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_ALU2[1]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_ALU[1]          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_ALU2_A      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_ALU2_B[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_ALU2_B[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_ALU_A       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_ALU_B[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_ALU_B[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_DMem_A      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_DMem_Din    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_RF_A1       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_RF_A2       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_RF_A3[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_RF_A3[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_RF_D3[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_RF_D3[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_RF_D3[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_jump_loc[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_jump_loc[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_DMem                ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_EXMEM               ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_IDRR                ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_IR                  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_MEMWB               ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_PC                  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_RF                  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_RREX                ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; IR_out[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR_out[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR_out[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR_out[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR_out[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR_out[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR_out[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR_out[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR_out[8]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR_out[9]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR_out[12]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR_out[13]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR_out[14]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                                     ;
+------------------------+--------------------------------------------------------------------------------------+
; Input Port             ; Comment                                                                              ;
+------------------------+--------------------------------------------------------------------------------------+
; dec[0]                 ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dec[1]                 ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dec[2]                 ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_ALU2[1]         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_ALU[1]          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_ALU2_A      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_ALU2_B[0]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_ALU2_B[1]   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_ALU_A       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_ALU_B[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_ALU_B[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_DMem_A      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_DMem_Din    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_RF_A1       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_RF_A2       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_RF_A3[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_RF_A3[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_RF_D3[0]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_RF_D3[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_RF_D3[2]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_jump_loc[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; select_Mux_jump_loc[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_DMem                ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_EXMEM               ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_IDRR                ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_IR                  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_MEMWB               ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_PC                  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_RF                  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr_RREX                ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; IR_out[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR_out[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR_out[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR_out[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR_out[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR_out[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR_out[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR_out[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR_out[8]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR_out[9]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR_out[12]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR_out[13]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; IR_out[14]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Sat May 07 13:55:51 2022
Info: Command: quartus_sta datapath -c DUT
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (335093): The Timing Analyzer is analyzing 48 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DUT.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name wr_inc wr_inc
    Info (332105): create_clock -period 1.000 -name select_ALU2[0] select_ALU2[0]
    Info (332105): create_clock -period 1.000 -name select_ALU[0] select_ALU[0]
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Can't run Report Timing Closure Recommendations. The current device family is not supported.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -10.627
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -10.627          -10729.837 clk 
    Info (332119):    -9.014            -114.246 select_ALU2[0] 
    Info (332119):    -8.505            -107.008 select_ALU[0] 
    Info (332119):    -7.363            -106.214 wr_inc 
Info (332146): Worst-case hold slack is -0.707
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.707              -1.653 select_ALU2[0] 
    Info (332119):     0.177               0.000 select_ALU[0] 
    Info (332119):     1.120               0.000 clk 
    Info (332119):     2.980               0.000 wr_inc 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.289              -2.289 clk 
    Info (332119):    -2.289              -2.289 select_ALU2[0] 
    Info (332119):    -2.289              -2.289 select_ALU[0] 
    Info (332119):    -2.289              -2.289 wr_inc 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4696 megabytes
    Info: Processing ended: Sat May 07 13:55:55 2022
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


