TimeQuest Timing Analyzer report for camera
Fri Apr 25 14:04:53 2014
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'VGA_SYNC2:vga_cont2|pixel_clock_int'
 13. Slow Model Setup: 'dclk'
 14. Slow Model Hold: 'clk'
 15. Slow Model Hold: 'VGA_SYNC2:vga_cont2|pixel_clock_int'
 16. Slow Model Hold: 'dclk'
 17. Slow Model Recovery: 'VGA_SYNC2:vga_cont2|pixel_clock_int'
 18. Slow Model Recovery: 'dclk'
 19. Slow Model Removal: 'dclk'
 20. Slow Model Removal: 'VGA_SYNC2:vga_cont2|pixel_clock_int'
 21. Slow Model Minimum Pulse Width: 'clk'
 22. Slow Model Minimum Pulse Width: 'dclk'
 23. Slow Model Minimum Pulse Width: 'vsync'
 24. Slow Model Minimum Pulse Width: 'VGA_SYNC2:vga_cont2|pixel_clock_int'
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Output Enable Times
 30. Minimum Output Enable Times
 31. Output Disable Times
 32. Minimum Output Disable Times
 33. Fast Model Setup Summary
 34. Fast Model Hold Summary
 35. Fast Model Recovery Summary
 36. Fast Model Removal Summary
 37. Fast Model Minimum Pulse Width Summary
 38. Fast Model Setup: 'clk'
 39. Fast Model Setup: 'VGA_SYNC2:vga_cont2|pixel_clock_int'
 40. Fast Model Setup: 'dclk'
 41. Fast Model Hold: 'clk'
 42. Fast Model Hold: 'dclk'
 43. Fast Model Hold: 'VGA_SYNC2:vga_cont2|pixel_clock_int'
 44. Fast Model Recovery: 'VGA_SYNC2:vga_cont2|pixel_clock_int'
 45. Fast Model Recovery: 'dclk'
 46. Fast Model Removal: 'dclk'
 47. Fast Model Removal: 'VGA_SYNC2:vga_cont2|pixel_clock_int'
 48. Fast Model Minimum Pulse Width: 'clk'
 49. Fast Model Minimum Pulse Width: 'dclk'
 50. Fast Model Minimum Pulse Width: 'vsync'
 51. Fast Model Minimum Pulse Width: 'VGA_SYNC2:vga_cont2|pixel_clock_int'
 52. Setup Times
 53. Hold Times
 54. Clock to Output Times
 55. Minimum Clock to Output Times
 56. Output Enable Times
 57. Minimum Output Enable Times
 58. Output Disable Times
 59. Minimum Output Disable Times
 60. Multicorner Timing Analysis Summary
 61. Setup Times
 62. Hold Times
 63. Clock to Output Times
 64. Minimum Clock to Output Times
 65. Setup Transfers
 66. Hold Transfers
 67. Recovery Transfers
 68. Removal Transfers
 69. Report TCCS
 70. Report RSKM
 71. Unconstrained Paths
 72. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; camera                                                            ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                   ;
+-------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------+
; Clock Name                          ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                 ;
+-------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------+
; clk                                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                 ;
; dclk                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { dclk }                                ;
; VGA_SYNC2:vga_cont2|pixel_clock_int ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { VGA_SYNC2:vga_cont2|pixel_clock_int } ;
; vsync                               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { vsync }                               ;
+-------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------+


+---------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                   ;
+------------+-----------------+-------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                          ; Note ;
+------------+-----------------+-------------------------------------+------+
; 194.14 MHz ; 194.14 MHz      ; clk                                 ;      ;
; 235.79 MHz ; 235.79 MHz      ; VGA_SYNC2:vga_cont2|pixel_clock_int ;      ;
; 348.92 MHz ; 348.92 MHz      ; dclk                                ;      ;
+------------+-----------------+-------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------+
; Slow Model Setup Summary                                     ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; clk                                 ; -5.479 ; -457.967      ;
; VGA_SYNC2:vga_cont2|pixel_clock_int ; -3.317 ; -133.435      ;
; dclk                                ; -1.866 ; -22.742       ;
+-------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Slow Model Hold Summary                                      ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; clk                                 ; -2.558 ; -2.558        ;
; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.391  ; 0.000         ;
; dclk                                ; 0.391  ; 0.000         ;
+-------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Slow Model Recovery Summary                                  ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; VGA_SYNC2:vga_cont2|pixel_clock_int ; -1.263 ; -22.428       ;
; dclk                                ; 0.088  ; 0.000         ;
+-------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Slow Model Removal Summary                                  ;
+-------------------------------------+-------+---------------+
; Clock                               ; Slack ; End Point TNS ;
+-------------------------------------+-------+---------------+
; dclk                                ; 0.036 ; 0.000         ;
; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.999 ; 0.000         ;
+-------------------------------------+-------+---------------+


+--------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                       ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; clk                                 ; -1.380 ; -144.380      ;
; dclk                                ; -1.222 ; -21.222       ;
; vsync                               ; -1.222 ; -1.222        ;
; VGA_SYNC2:vga_cont2|pixel_clock_int ; -0.500 ; -63.000       ;
+-------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                               ;
+--------+----------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -5.479 ; pixel_count[0] ; pixel_count_wr_reg[0] ; dclk         ; clk         ; 1.000        ; -1.601     ; 4.914      ;
; -5.479 ; pixel_count[0] ; pixel_count_wr_reg[1] ; dclk         ; clk         ; 1.000        ; -1.601     ; 4.914      ;
; -5.479 ; pixel_count[0] ; pixel_count_wr_reg[2] ; dclk         ; clk         ; 1.000        ; -1.601     ; 4.914      ;
; -5.479 ; pixel_count[0] ; pixel_count_wr_reg[3] ; dclk         ; clk         ; 1.000        ; -1.601     ; 4.914      ;
; -5.479 ; pixel_count[0] ; pixel_count_wr_reg[4] ; dclk         ; clk         ; 1.000        ; -1.601     ; 4.914      ;
; -5.479 ; pixel_count[0] ; pixel_count_wr_reg[5] ; dclk         ; clk         ; 1.000        ; -1.601     ; 4.914      ;
; -5.479 ; pixel_count[0] ; pixel_count_wr_reg[6] ; dclk         ; clk         ; 1.000        ; -1.601     ; 4.914      ;
; -5.479 ; pixel_count[0] ; pixel_count_wr_reg[7] ; dclk         ; clk         ; 1.000        ; -1.601     ; 4.914      ;
; -5.479 ; pixel_count[0] ; pixel_count_wr_reg[8] ; dclk         ; clk         ; 1.000        ; -1.601     ; 4.914      ;
; -5.357 ; pixel_count[0] ; rw_sram_reg           ; dclk         ; clk         ; 1.000        ; -1.341     ; 5.052      ;
; -5.294 ; pixel_count[0] ; data_f2m_sram_reg[12] ; dclk         ; clk         ; 1.000        ; -1.352     ; 4.978      ;
; -5.294 ; pixel_count[0] ; data_f2m_sram_reg[14] ; dclk         ; clk         ; 1.000        ; -1.352     ; 4.978      ;
; -5.294 ; pixel_count[0] ; data_f2m_sram_reg[15] ; dclk         ; clk         ; 1.000        ; -1.352     ; 4.978      ;
; -5.294 ; pixel_count[0] ; data_f2m_sram_reg[4]  ; dclk         ; clk         ; 1.000        ; -1.352     ; 4.978      ;
; -5.294 ; pixel_count[0] ; data_f2m_sram_reg[5]  ; dclk         ; clk         ; 1.000        ; -1.352     ; 4.978      ;
; -5.294 ; pixel_count[0] ; data_f2m_sram_reg[6]  ; dclk         ; clk         ; 1.000        ; -1.352     ; 4.978      ;
; -5.294 ; pixel_count[0] ; data_f2m_sram_reg[7]  ; dclk         ; clk         ; 1.000        ; -1.352     ; 4.978      ;
; -5.288 ; pixel_count[5] ; pixel_count_wr_reg[0] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.724      ;
; -5.288 ; pixel_count[5] ; pixel_count_wr_reg[1] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.724      ;
; -5.288 ; pixel_count[5] ; pixel_count_wr_reg[2] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.724      ;
; -5.288 ; pixel_count[5] ; pixel_count_wr_reg[3] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.724      ;
; -5.288 ; pixel_count[5] ; pixel_count_wr_reg[4] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.724      ;
; -5.288 ; pixel_count[5] ; pixel_count_wr_reg[5] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.724      ;
; -5.288 ; pixel_count[5] ; pixel_count_wr_reg[6] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.724      ;
; -5.288 ; pixel_count[5] ; pixel_count_wr_reg[7] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.724      ;
; -5.288 ; pixel_count[5] ; pixel_count_wr_reg[8] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.724      ;
; -5.283 ; pixel_count[1] ; pixel_count_wr_reg[0] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.719      ;
; -5.283 ; pixel_count[1] ; pixel_count_wr_reg[1] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.719      ;
; -5.283 ; pixel_count[1] ; pixel_count_wr_reg[2] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.719      ;
; -5.283 ; pixel_count[1] ; pixel_count_wr_reg[3] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.719      ;
; -5.283 ; pixel_count[1] ; pixel_count_wr_reg[4] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.719      ;
; -5.283 ; pixel_count[1] ; pixel_count_wr_reg[5] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.719      ;
; -5.283 ; pixel_count[1] ; pixel_count_wr_reg[6] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.719      ;
; -5.283 ; pixel_count[1] ; pixel_count_wr_reg[7] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.719      ;
; -5.283 ; pixel_count[1] ; pixel_count_wr_reg[8] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.719      ;
; -5.274 ; pixel_count[2] ; pixel_count_wr_reg[0] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.710      ;
; -5.274 ; pixel_count[2] ; pixel_count_wr_reg[1] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.710      ;
; -5.274 ; pixel_count[2] ; pixel_count_wr_reg[2] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.710      ;
; -5.274 ; pixel_count[2] ; pixel_count_wr_reg[3] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.710      ;
; -5.274 ; pixel_count[2] ; pixel_count_wr_reg[4] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.710      ;
; -5.274 ; pixel_count[2] ; pixel_count_wr_reg[5] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.710      ;
; -5.274 ; pixel_count[2] ; pixel_count_wr_reg[6] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.710      ;
; -5.274 ; pixel_count[2] ; pixel_count_wr_reg[7] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.710      ;
; -5.274 ; pixel_count[2] ; pixel_count_wr_reg[8] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.710      ;
; -5.218 ; pixel_count[0] ; data_f2m_sram_reg[8]  ; dclk         ; clk         ; 1.000        ; -1.361     ; 4.893      ;
; -5.218 ; pixel_count[0] ; data_f2m_sram_reg[11] ; dclk         ; clk         ; 1.000        ; -1.361     ; 4.893      ;
; -5.218 ; pixel_count[0] ; data_f2m_sram_reg[0]  ; dclk         ; clk         ; 1.000        ; -1.361     ; 4.893      ;
; -5.218 ; pixel_count[0] ; data_f2m_sram_reg[1]  ; dclk         ; clk         ; 1.000        ; -1.361     ; 4.893      ;
; -5.218 ; pixel_count[0] ; data_f2m_sram_reg[2]  ; dclk         ; clk         ; 1.000        ; -1.361     ; 4.893      ;
; -5.218 ; pixel_count[0] ; data_f2m_sram_reg[3]  ; dclk         ; clk         ; 1.000        ; -1.361     ; 4.893      ;
; -5.185 ; pixel_count[9] ; pixel_count_wr_reg[0] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.621      ;
; -5.185 ; pixel_count[9] ; pixel_count_wr_reg[1] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.621      ;
; -5.185 ; pixel_count[9] ; pixel_count_wr_reg[2] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.621      ;
; -5.185 ; pixel_count[9] ; pixel_count_wr_reg[3] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.621      ;
; -5.185 ; pixel_count[9] ; pixel_count_wr_reg[4] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.621      ;
; -5.185 ; pixel_count[9] ; pixel_count_wr_reg[5] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.621      ;
; -5.185 ; pixel_count[9] ; pixel_count_wr_reg[6] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.621      ;
; -5.185 ; pixel_count[9] ; pixel_count_wr_reg[7] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.621      ;
; -5.185 ; pixel_count[9] ; pixel_count_wr_reg[8] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.621      ;
; -5.171 ; pixel_count[3] ; pixel_count_wr_reg[0] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.607      ;
; -5.171 ; pixel_count[3] ; pixel_count_wr_reg[1] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.607      ;
; -5.171 ; pixel_count[3] ; pixel_count_wr_reg[2] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.607      ;
; -5.171 ; pixel_count[3] ; pixel_count_wr_reg[3] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.607      ;
; -5.171 ; pixel_count[3] ; pixel_count_wr_reg[4] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.607      ;
; -5.171 ; pixel_count[3] ; pixel_count_wr_reg[5] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.607      ;
; -5.171 ; pixel_count[3] ; pixel_count_wr_reg[6] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.607      ;
; -5.171 ; pixel_count[3] ; pixel_count_wr_reg[7] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.607      ;
; -5.171 ; pixel_count[3] ; pixel_count_wr_reg[8] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.607      ;
; -5.166 ; pixel_count[5] ; rw_sram_reg           ; dclk         ; clk         ; 1.000        ; -1.340     ; 4.862      ;
; -5.161 ; pixel_count[1] ; rw_sram_reg           ; dclk         ; clk         ; 1.000        ; -1.340     ; 4.857      ;
; -5.152 ; pixel_count[2] ; rw_sram_reg           ; dclk         ; clk         ; 1.000        ; -1.340     ; 4.848      ;
; -5.132 ; pixel_count[0] ; mem_sram_reg          ; dclk         ; clk         ; 1.000        ; -1.341     ; 4.827      ;
; -5.103 ; pixel_count[5] ; data_f2m_sram_reg[12] ; dclk         ; clk         ; 1.000        ; -1.351     ; 4.788      ;
; -5.103 ; pixel_count[5] ; data_f2m_sram_reg[14] ; dclk         ; clk         ; 1.000        ; -1.351     ; 4.788      ;
; -5.103 ; pixel_count[5] ; data_f2m_sram_reg[15] ; dclk         ; clk         ; 1.000        ; -1.351     ; 4.788      ;
; -5.103 ; pixel_count[5] ; data_f2m_sram_reg[4]  ; dclk         ; clk         ; 1.000        ; -1.351     ; 4.788      ;
; -5.103 ; pixel_count[5] ; data_f2m_sram_reg[5]  ; dclk         ; clk         ; 1.000        ; -1.351     ; 4.788      ;
; -5.103 ; pixel_count[5] ; data_f2m_sram_reg[6]  ; dclk         ; clk         ; 1.000        ; -1.351     ; 4.788      ;
; -5.103 ; pixel_count[5] ; data_f2m_sram_reg[7]  ; dclk         ; clk         ; 1.000        ; -1.351     ; 4.788      ;
; -5.098 ; pixel_count[1] ; data_f2m_sram_reg[12] ; dclk         ; clk         ; 1.000        ; -1.351     ; 4.783      ;
; -5.098 ; pixel_count[1] ; data_f2m_sram_reg[14] ; dclk         ; clk         ; 1.000        ; -1.351     ; 4.783      ;
; -5.098 ; pixel_count[1] ; data_f2m_sram_reg[15] ; dclk         ; clk         ; 1.000        ; -1.351     ; 4.783      ;
; -5.098 ; pixel_count[1] ; data_f2m_sram_reg[4]  ; dclk         ; clk         ; 1.000        ; -1.351     ; 4.783      ;
; -5.098 ; pixel_count[1] ; data_f2m_sram_reg[5]  ; dclk         ; clk         ; 1.000        ; -1.351     ; 4.783      ;
; -5.098 ; pixel_count[1] ; data_f2m_sram_reg[6]  ; dclk         ; clk         ; 1.000        ; -1.351     ; 4.783      ;
; -5.098 ; pixel_count[1] ; data_f2m_sram_reg[7]  ; dclk         ; clk         ; 1.000        ; -1.351     ; 4.783      ;
; -5.095 ; pixel_count[4] ; pixel_count_wr_reg[0] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.531      ;
; -5.095 ; pixel_count[4] ; pixel_count_wr_reg[1] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.531      ;
; -5.095 ; pixel_count[4] ; pixel_count_wr_reg[2] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.531      ;
; -5.095 ; pixel_count[4] ; pixel_count_wr_reg[3] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.531      ;
; -5.095 ; pixel_count[4] ; pixel_count_wr_reg[4] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.531      ;
; -5.095 ; pixel_count[4] ; pixel_count_wr_reg[5] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.531      ;
; -5.095 ; pixel_count[4] ; pixel_count_wr_reg[6] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.531      ;
; -5.095 ; pixel_count[4] ; pixel_count_wr_reg[7] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.531      ;
; -5.095 ; pixel_count[4] ; pixel_count_wr_reg[8] ; dclk         ; clk         ; 1.000        ; -1.600     ; 4.531      ;
; -5.089 ; pixel_count[2] ; data_f2m_sram_reg[12] ; dclk         ; clk         ; 1.000        ; -1.351     ; 4.774      ;
; -5.089 ; pixel_count[2] ; data_f2m_sram_reg[14] ; dclk         ; clk         ; 1.000        ; -1.351     ; 4.774      ;
; -5.089 ; pixel_count[2] ; data_f2m_sram_reg[15] ; dclk         ; clk         ; 1.000        ; -1.351     ; 4.774      ;
; -5.089 ; pixel_count[2] ; data_f2m_sram_reg[4]  ; dclk         ; clk         ; 1.000        ; -1.351     ; 4.774      ;
; -5.089 ; pixel_count[2] ; data_f2m_sram_reg[5]  ; dclk         ; clk         ; 1.000        ; -1.351     ; 4.774      ;
+--------+----------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'VGA_SYNC2:vga_cont2|pixel_clock_int'                                                                                                               ;
+--------+----------------------+------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node          ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -3.317 ; addr_gen_sram_reg[0] ; pixel_count2[0]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 4.210      ;
; -3.317 ; addr_gen_sram_reg[0] ; pixel_count2[1]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 4.210      ;
; -3.317 ; addr_gen_sram_reg[0] ; pixel_count2[2]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 4.210      ;
; -3.317 ; addr_gen_sram_reg[0] ; pixel_count2[3]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 4.210      ;
; -3.317 ; addr_gen_sram_reg[0] ; pixel_count2[4]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 4.210      ;
; -3.317 ; addr_gen_sram_reg[0] ; pixel_count2[5]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 4.210      ;
; -3.317 ; addr_gen_sram_reg[0] ; pixel_count2[6]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 4.210      ;
; -3.317 ; addr_gen_sram_reg[0] ; pixel_count2[7]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 4.210      ;
; -3.317 ; addr_gen_sram_reg[0] ; pixel_count2[8]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 4.210      ;
; -3.266 ; addr_gen_sram_reg[4] ; pixel_count2[0]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 4.159      ;
; -3.266 ; addr_gen_sram_reg[4] ; pixel_count2[1]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 4.159      ;
; -3.266 ; addr_gen_sram_reg[4] ; pixel_count2[2]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 4.159      ;
; -3.266 ; addr_gen_sram_reg[4] ; pixel_count2[3]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 4.159      ;
; -3.266 ; addr_gen_sram_reg[4] ; pixel_count2[4]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 4.159      ;
; -3.266 ; addr_gen_sram_reg[4] ; pixel_count2[5]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 4.159      ;
; -3.266 ; addr_gen_sram_reg[4] ; pixel_count2[6]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 4.159      ;
; -3.266 ; addr_gen_sram_reg[4] ; pixel_count2[7]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 4.159      ;
; -3.266 ; addr_gen_sram_reg[4] ; pixel_count2[8]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 4.159      ;
; -3.241 ; pixel_count2[2]      ; pixel_count2[0]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 4.277      ;
; -3.241 ; pixel_count2[2]      ; pixel_count2[1]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 4.277      ;
; -3.241 ; pixel_count2[2]      ; pixel_count2[2]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 4.277      ;
; -3.241 ; pixel_count2[2]      ; pixel_count2[3]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 4.277      ;
; -3.241 ; pixel_count2[2]      ; pixel_count2[4]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 4.277      ;
; -3.241 ; pixel_count2[2]      ; pixel_count2[5]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 4.277      ;
; -3.241 ; pixel_count2[2]      ; pixel_count2[6]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 4.277      ;
; -3.241 ; pixel_count2[2]      ; pixel_count2[7]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 4.277      ;
; -3.241 ; pixel_count2[2]      ; pixel_count2[8]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 4.277      ;
; -3.229 ; addr_gen_sram_reg[1] ; pixel_count2[0]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 4.122      ;
; -3.229 ; addr_gen_sram_reg[1] ; pixel_count2[1]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 4.122      ;
; -3.229 ; addr_gen_sram_reg[1] ; pixel_count2[2]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 4.122      ;
; -3.229 ; addr_gen_sram_reg[1] ; pixel_count2[3]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 4.122      ;
; -3.229 ; addr_gen_sram_reg[1] ; pixel_count2[4]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 4.122      ;
; -3.229 ; addr_gen_sram_reg[1] ; pixel_count2[5]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 4.122      ;
; -3.229 ; addr_gen_sram_reg[1] ; pixel_count2[6]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 4.122      ;
; -3.229 ; addr_gen_sram_reg[1] ; pixel_count2[7]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 4.122      ;
; -3.229 ; addr_gen_sram_reg[1] ; pixel_count2[8]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 4.122      ;
; -3.203 ; pixel_count2[0]      ; pixel_count2[0]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 4.239      ;
; -3.203 ; pixel_count2[0]      ; pixel_count2[1]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 4.239      ;
; -3.203 ; pixel_count2[0]      ; pixel_count2[2]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 4.239      ;
; -3.203 ; pixel_count2[0]      ; pixel_count2[3]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 4.239      ;
; -3.203 ; pixel_count2[0]      ; pixel_count2[4]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 4.239      ;
; -3.203 ; pixel_count2[0]      ; pixel_count2[5]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 4.239      ;
; -3.203 ; pixel_count2[0]      ; pixel_count2[6]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 4.239      ;
; -3.203 ; pixel_count2[0]      ; pixel_count2[7]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 4.239      ;
; -3.203 ; pixel_count2[0]      ; pixel_count2[8]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 4.239      ;
; -3.126 ; addr_gen_sram_reg[2] ; pixel_count2[0]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 4.019      ;
; -3.126 ; addr_gen_sram_reg[2] ; pixel_count2[1]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 4.019      ;
; -3.126 ; addr_gen_sram_reg[2] ; pixel_count2[2]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 4.019      ;
; -3.126 ; addr_gen_sram_reg[2] ; pixel_count2[3]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 4.019      ;
; -3.126 ; addr_gen_sram_reg[2] ; pixel_count2[4]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 4.019      ;
; -3.126 ; addr_gen_sram_reg[2] ; pixel_count2[5]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 4.019      ;
; -3.126 ; addr_gen_sram_reg[2] ; pixel_count2[6]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 4.019      ;
; -3.126 ; addr_gen_sram_reg[2] ; pixel_count2[7]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 4.019      ;
; -3.126 ; addr_gen_sram_reg[2] ; pixel_count2[8]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 4.019      ;
; -3.118 ; addr_gen_sram_reg[7] ; pixel_count2[0]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 4.011      ;
; -3.118 ; addr_gen_sram_reg[7] ; pixel_count2[1]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 4.011      ;
; -3.118 ; addr_gen_sram_reg[7] ; pixel_count2[2]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 4.011      ;
; -3.118 ; addr_gen_sram_reg[7] ; pixel_count2[3]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 4.011      ;
; -3.118 ; addr_gen_sram_reg[7] ; pixel_count2[4]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 4.011      ;
; -3.118 ; addr_gen_sram_reg[7] ; pixel_count2[5]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 4.011      ;
; -3.118 ; addr_gen_sram_reg[7] ; pixel_count2[6]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 4.011      ;
; -3.118 ; addr_gen_sram_reg[7] ; pixel_count2[7]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 4.011      ;
; -3.118 ; addr_gen_sram_reg[7] ; pixel_count2[8]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 4.011      ;
; -3.057 ; addr_gen_sram_reg[3] ; pixel_count2[0]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 3.950      ;
; -3.057 ; addr_gen_sram_reg[3] ; pixel_count2[1]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 3.950      ;
; -3.057 ; addr_gen_sram_reg[3] ; pixel_count2[2]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 3.950      ;
; -3.057 ; addr_gen_sram_reg[3] ; pixel_count2[3]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 3.950      ;
; -3.057 ; addr_gen_sram_reg[3] ; pixel_count2[4]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 3.950      ;
; -3.057 ; addr_gen_sram_reg[3] ; pixel_count2[5]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 3.950      ;
; -3.057 ; addr_gen_sram_reg[3] ; pixel_count2[6]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 3.950      ;
; -3.057 ; addr_gen_sram_reg[3] ; pixel_count2[7]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 3.950      ;
; -3.057 ; addr_gen_sram_reg[3] ; pixel_count2[8]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.143     ; 3.950      ;
; -3.043 ; pixel_count2[1]      ; pixel_count2[0]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 4.079      ;
; -3.043 ; pixel_count2[1]      ; pixel_count2[1]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 4.079      ;
; -3.043 ; pixel_count2[1]      ; pixel_count2[2]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 4.079      ;
; -3.043 ; pixel_count2[1]      ; pixel_count2[3]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 4.079      ;
; -3.043 ; pixel_count2[1]      ; pixel_count2[4]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 4.079      ;
; -3.043 ; pixel_count2[1]      ; pixel_count2[5]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 4.079      ;
; -3.043 ; pixel_count2[1]      ; pixel_count2[6]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 4.079      ;
; -3.043 ; pixel_count2[1]      ; pixel_count2[7]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 4.079      ;
; -3.043 ; pixel_count2[1]      ; pixel_count2[8]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 4.079      ;
; -3.026 ; pixel_count2[5]      ; pixel_count2[0]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 4.062      ;
; -3.026 ; pixel_count2[5]      ; pixel_count2[1]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 4.062      ;
; -3.026 ; pixel_count2[5]      ; pixel_count2[2]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 4.062      ;
; -3.026 ; pixel_count2[5]      ; pixel_count2[3]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 4.062      ;
; -3.026 ; pixel_count2[5]      ; pixel_count2[4]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 4.062      ;
; -3.026 ; pixel_count2[5]      ; pixel_count2[5]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 4.062      ;
; -3.026 ; pixel_count2[5]      ; pixel_count2[6]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 4.062      ;
; -3.026 ; pixel_count2[5]      ; pixel_count2[7]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 4.062      ;
; -3.026 ; pixel_count2[5]      ; pixel_count2[8]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 4.062      ;
; -2.969 ; addr_gen_sram_reg[0] ; pixel_count2[10] ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 3.859      ;
; -2.969 ; addr_gen_sram_reg[0] ; pixel_count2[11] ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 3.859      ;
; -2.969 ; addr_gen_sram_reg[0] ; pixel_count2[12] ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 3.859      ;
; -2.969 ; addr_gen_sram_reg[0] ; pixel_count2[13] ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 3.859      ;
; -2.969 ; addr_gen_sram_reg[0] ; pixel_count2[14] ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 3.859      ;
; -2.969 ; addr_gen_sram_reg[0] ; pixel_count2[15] ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 3.859      ;
; -2.969 ; addr_gen_sram_reg[0] ; pixel_count2[16] ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 3.859      ;
; -2.969 ; addr_gen_sram_reg[0] ; pixel_count2[17] ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 3.859      ;
; -2.969 ; addr_gen_sram_reg[0] ; pixel_count2[9]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 3.859      ;
; -2.947 ; pixel_count2[3]      ; pixel_count2[0]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 3.983      ;
+--------+----------------------+------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'dclk'                                                                                         ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -1.866 ; pixel_count[0]  ; pixel_count[19] ; dclk         ; dclk        ; 1.000        ; 0.045      ; 2.947      ;
; -1.842 ; pixel_count[1]  ; pixel_count[19] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.924      ;
; -1.795 ; pixel_count[0]  ; pixel_count[18] ; dclk         ; dclk        ; 1.000        ; 0.045      ; 2.876      ;
; -1.771 ; pixel_count[1]  ; pixel_count[18] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.853      ;
; -1.720 ; pixel_count[2]  ; pixel_count[19] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.802      ;
; -1.649 ; pixel_count[2]  ; pixel_count[18] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.731      ;
; -1.636 ; pixel_count[0]  ; pixel_count[17] ; dclk         ; dclk        ; 1.000        ; 0.045      ; 2.717      ;
; -1.612 ; pixel_count[1]  ; pixel_count[17] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.694      ;
; -1.611 ; pixel_count[3]  ; pixel_count[19] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.693      ;
; -1.579 ; pixel_count[4]  ; pixel_count[19] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.661      ;
; -1.565 ; pixel_count[0]  ; pixel_count[16] ; dclk         ; dclk        ; 1.000        ; 0.045      ; 2.646      ;
; -1.541 ; pixel_count[1]  ; pixel_count[16] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.623      ;
; -1.540 ; pixel_count[3]  ; pixel_count[18] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.622      ;
; -1.508 ; pixel_count[4]  ; pixel_count[18] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.590      ;
; -1.494 ; pixel_count[0]  ; pixel_count[15] ; dclk         ; dclk        ; 1.000        ; 0.045      ; 2.575      ;
; -1.490 ; pixel_count[2]  ; pixel_count[17] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.572      ;
; -1.470 ; pixel_count[1]  ; pixel_count[15] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.552      ;
; -1.469 ; pixel_count[5]  ; pixel_count[19] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.551      ;
; -1.438 ; pixel_count[6]  ; pixel_count[19] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.520      ;
; -1.423 ; pixel_count[0]  ; pixel_count[14] ; dclk         ; dclk        ; 1.000        ; 0.045      ; 2.504      ;
; -1.419 ; pixel_count[2]  ; pixel_count[16] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.501      ;
; -1.399 ; pixel_count[1]  ; pixel_count[14] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.481      ;
; -1.398 ; pixel_count[5]  ; pixel_count[18] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.480      ;
; -1.381 ; pixel_count[3]  ; pixel_count[17] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.463      ;
; -1.367 ; pixel_count[6]  ; pixel_count[18] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.449      ;
; -1.352 ; pixel_count[0]  ; pixel_count[13] ; dclk         ; dclk        ; 1.000        ; 0.045      ; 2.433      ;
; -1.349 ; pixel_count[4]  ; pixel_count[17] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.431      ;
; -1.348 ; pixel_count[2]  ; pixel_count[15] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.430      ;
; -1.328 ; pixel_count[1]  ; pixel_count[13] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.410      ;
; -1.325 ; pixel_count[7]  ; pixel_count[19] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.407      ;
; -1.310 ; pixel_count[3]  ; pixel_count[16] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.392      ;
; -1.281 ; pixel_count[0]  ; pixel_count[12] ; dclk         ; dclk        ; 1.000        ; 0.045      ; 2.362      ;
; -1.278 ; pixel_count[4]  ; pixel_count[16] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.360      ;
; -1.277 ; pixel_count[2]  ; pixel_count[14] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.359      ;
; -1.257 ; pixel_count[8]  ; pixel_count[19] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.339      ;
; -1.257 ; pixel_count[1]  ; pixel_count[12] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.339      ;
; -1.254 ; pixel_count[7]  ; pixel_count[18] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.336      ;
; -1.239 ; pixel_count[5]  ; pixel_count[17] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.321      ;
; -1.239 ; pixel_count[3]  ; pixel_count[15] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.321      ;
; -1.210 ; pixel_count[0]  ; pixel_count[11] ; dclk         ; dclk        ; 1.000        ; 0.045      ; 2.291      ;
; -1.208 ; pixel_count[6]  ; pixel_count[17] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.290      ;
; -1.207 ; pixel_count[4]  ; pixel_count[15] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.289      ;
; -1.206 ; pixel_count[2]  ; pixel_count[13] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.288      ;
; -1.203 ; pixel_count[9]  ; pixel_count[19] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.285      ;
; -1.186 ; pixel_count[8]  ; pixel_count[18] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.268      ;
; -1.186 ; pixel_count[1]  ; pixel_count[11] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.268      ;
; -1.168 ; pixel_count[5]  ; pixel_count[16] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.250      ;
; -1.168 ; pixel_count[3]  ; pixel_count[14] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.250      ;
; -1.139 ; pixel_count[0]  ; pixel_count[10] ; dclk         ; dclk        ; 1.000        ; 0.045      ; 2.220      ;
; -1.137 ; pixel_count[6]  ; pixel_count[16] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.219      ;
; -1.136 ; pixel_count[4]  ; pixel_count[14] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.218      ;
; -1.135 ; pixel_count[2]  ; pixel_count[12] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.217      ;
; -1.132 ; pixel_count[9]  ; pixel_count[18] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.214      ;
; -1.115 ; pixel_count[1]  ; pixel_count[10] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.197      ;
; -1.097 ; pixel_count[5]  ; pixel_count[15] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.179      ;
; -1.097 ; pixel_count[3]  ; pixel_count[13] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.179      ;
; -1.095 ; pixel_count[7]  ; pixel_count[17] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.177      ;
; -1.076 ; pixel_count[10] ; pixel_count[19] ; dclk         ; dclk        ; 1.000        ; 0.000      ; 2.112      ;
; -1.066 ; pixel_count[6]  ; pixel_count[15] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.148      ;
; -1.065 ; pixel_count[4]  ; pixel_count[13] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.147      ;
; -1.064 ; pixel_count[2]  ; pixel_count[11] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.146      ;
; -1.039 ; pixel_count[0]  ; pixel_count[9]  ; dclk         ; dclk        ; 1.000        ; -0.001     ; 2.074      ;
; -1.027 ; pixel_count[8]  ; pixel_count[17] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.109      ;
; -1.026 ; pixel_count[5]  ; pixel_count[14] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.108      ;
; -1.026 ; pixel_count[3]  ; pixel_count[12] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.108      ;
; -1.024 ; pixel_count[7]  ; pixel_count[16] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.106      ;
; -1.015 ; pixel_count[1]  ; pixel_count[9]  ; dclk         ; dclk        ; 1.000        ; 0.000      ; 2.051      ;
; -1.005 ; pixel_count[11] ; pixel_count[19] ; dclk         ; dclk        ; 1.000        ; 0.000      ; 2.041      ;
; -1.005 ; pixel_count[10] ; pixel_count[18] ; dclk         ; dclk        ; 1.000        ; 0.000      ; 2.041      ;
; -0.995 ; pixel_count[6]  ; pixel_count[14] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.077      ;
; -0.994 ; pixel_count[4]  ; pixel_count[12] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.076      ;
; -0.993 ; pixel_count[2]  ; pixel_count[10] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.075      ;
; -0.973 ; pixel_count[9]  ; pixel_count[17] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.055      ;
; -0.968 ; pixel_count[0]  ; pixel_count[8]  ; dclk         ; dclk        ; 1.000        ; -0.001     ; 2.003      ;
; -0.956 ; pixel_count[8]  ; pixel_count[16] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.038      ;
; -0.955 ; pixel_count[5]  ; pixel_count[13] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.037      ;
; -0.955 ; pixel_count[3]  ; pixel_count[11] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.037      ;
; -0.953 ; pixel_count[7]  ; pixel_count[15] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.035      ;
; -0.944 ; pixel_count[1]  ; pixel_count[8]  ; dclk         ; dclk        ; 1.000        ; 0.000      ; 1.980      ;
; -0.943 ; pixel_count[12] ; pixel_count[19] ; dclk         ; dclk        ; 1.000        ; 0.000      ; 1.979      ;
; -0.934 ; pixel_count[11] ; pixel_count[18] ; dclk         ; dclk        ; 1.000        ; 0.000      ; 1.970      ;
; -0.924 ; pixel_count[6]  ; pixel_count[13] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.006      ;
; -0.923 ; pixel_count[4]  ; pixel_count[11] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 2.005      ;
; -0.907 ; pixel_count[13] ; pixel_count[19] ; dclk         ; dclk        ; 1.000        ; 0.000      ; 1.943      ;
; -0.902 ; pixel_count[9]  ; pixel_count[16] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 1.984      ;
; -0.897 ; pixel_count[0]  ; pixel_count[7]  ; dclk         ; dclk        ; 1.000        ; -0.001     ; 1.932      ;
; -0.893 ; pixel_count[2]  ; pixel_count[9]  ; dclk         ; dclk        ; 1.000        ; 0.000      ; 1.929      ;
; -0.885 ; pixel_count[8]  ; pixel_count[15] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 1.967      ;
; -0.884 ; pixel_count[5]  ; pixel_count[12] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 1.966      ;
; -0.884 ; pixel_count[3]  ; pixel_count[10] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 1.966      ;
; -0.882 ; pixel_count[7]  ; pixel_count[14] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 1.964      ;
; -0.873 ; pixel_count[1]  ; pixel_count[7]  ; dclk         ; dclk        ; 1.000        ; 0.000      ; 1.909      ;
; -0.872 ; pixel_count[12] ; pixel_count[18] ; dclk         ; dclk        ; 1.000        ; 0.000      ; 1.908      ;
; -0.853 ; pixel_count[6]  ; pixel_count[12] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 1.935      ;
; -0.852 ; pixel_count[4]  ; pixel_count[10] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 1.934      ;
; -0.846 ; pixel_count[10] ; pixel_count[17] ; dclk         ; dclk        ; 1.000        ; 0.000      ; 1.882      ;
; -0.836 ; pixel_count[16] ; pixel_count[19] ; dclk         ; dclk        ; 1.000        ; 0.000      ; 1.872      ;
; -0.836 ; pixel_count[13] ; pixel_count[18] ; dclk         ; dclk        ; 1.000        ; 0.000      ; 1.872      ;
; -0.831 ; pixel_count[9]  ; pixel_count[15] ; dclk         ; dclk        ; 1.000        ; 0.046      ; 1.913      ;
; -0.826 ; pixel_count[0]  ; pixel_count[6]  ; dclk         ; dclk        ; 1.000        ; -0.001     ; 1.861      ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                  ;
+--------+----------------------------------------+------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                  ; Launch Clock                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+
; -2.558 ; VGA_SYNC2:vga_cont2|pixel_clock_int    ; VGA_SYNC2:vga_cont2|pixel_clock_int      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; clk         ; 0.000        ; 2.699      ; 0.657      ;
; -2.058 ; VGA_SYNC2:vga_cont2|pixel_clock_int    ; VGA_SYNC2:vga_cont2|pixel_clock_int      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; clk         ; -0.500       ; 2.699      ; 0.657      ;
; 0.362  ; VGA_SYNC2:vga_cont2|pixel_row[6]       ; de2_sram_ctrl:sram_cont|addr_reg[6]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; clk         ; 0.000        ; 0.156      ; 0.784      ;
; 0.365  ; VGA_SYNC2:vga_cont2|pixel_row[3]       ; de2_sram_ctrl:sram_cont|addr_reg[3]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; clk         ; 0.000        ; 0.156      ; 0.787      ;
; 0.367  ; VGA_SYNC2:vga_cont2|pixel_row[2]       ; de2_sram_ctrl:sram_cont|addr_reg[2]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; clk         ; 0.000        ; 0.156      ; 0.789      ;
; 0.368  ; VGA_SYNC2:vga_cont2|pixel_row[0]       ; de2_sram_ctrl:sram_cont|addr_reg[0]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; clk         ; 0.000        ; 0.156      ; 0.790      ;
; 0.368  ; VGA_SYNC2:vga_cont2|pixel_row[4]       ; de2_sram_ctrl:sram_cont|addr_reg[4]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; clk         ; 0.000        ; 0.156      ; 0.790      ;
; 0.369  ; VGA_SYNC2:vga_cont2|pixel_row[1]       ; de2_sram_ctrl:sram_cont|addr_reg[1]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; clk         ; 0.000        ; 0.156      ; 0.791      ;
; 0.373  ; VGA_SYNC2:vga_cont2|pixel_row[5]       ; de2_sram_ctrl:sram_cont|addr_reg[5]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; clk         ; 0.000        ; 0.156      ; 0.795      ;
; 0.391  ; state_reg.idle                         ; state_reg.idle                           ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; state_reg.cam1                         ; state_reg.cam1                           ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; state_reg.sram_wr1                     ; state_reg.sram_wr1                       ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rw_sram_reg                            ; rw_sram_reg                              ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; de2_sram_ctrl:sram_cont|state_reg.idle ; de2_sram_ctrl:sram_cont|state_reg.idle   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; state_reg.sram_rd1                     ; state_reg.sram_rd1                       ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; state_reg.vga_disp2                    ; state_reg.vga_disp2                      ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[2]                             ; counter[2]                               ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[3]                             ; counter[3]                               ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[0]                             ; counter[0]                               ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; counter[1]                             ; counter[1]                               ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cam_clk                                ; cam_clk                                  ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; de2_sram_ctrl:sram_cont|we_reg         ; de2_sram_ctrl:sram_cont|we_reg           ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; de2_sram_ctrl:sram_cont|oe_reg         ; de2_sram_ctrl:sram_cont|oe_reg           ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.516  ; data_f2m_sram_reg[11]                  ; de2_sram_ctrl:sram_cont|data_f2m_reg[11] ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.782      ;
; 0.517  ; data_f2m_sram_reg[8]                   ; de2_sram_ctrl:sram_cont|data_f2m_reg[8]  ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.783      ;
; 0.518  ; data_f2m_sram_reg[15]                  ; de2_sram_ctrl:sram_cont|data_f2m_reg[15] ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.784      ;
; 0.519  ; data_f2m_sram_reg[12]                  ; de2_sram_ctrl:sram_cont|data_f2m_reg[12] ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.785      ;
; 0.537  ; counter[1]                             ; counter[3]                               ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.803      ;
; 0.538  ; counter[1]                             ; counter[2]                               ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.804      ;
; 0.538  ; counter[1]                             ; counter[0]                               ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.804      ;
; 0.598  ; de2_sram_ctrl:sram_cont|state_reg.idle ; de2_sram_ctrl:sram_cont|state_reg.rd1    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.864      ;
; 0.606  ; de2_sram_ctrl:sram_cont|state_reg.idle ; de2_sram_ctrl:sram_cont|tri_reg          ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.872      ;
; 0.606  ; de2_sram_ctrl:sram_cont|state_reg.idle ; de2_sram_ctrl:sram_cont|oe_reg           ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.872      ;
; 0.609  ; de2_sram_ctrl:sram_cont|state_reg.idle ; de2_sram_ctrl:sram_cont|we_reg           ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.875      ;
; 0.632  ; VGA_SYNC2:vga_cont2|pixel_row[8]       ; de2_sram_ctrl:sram_cont|addr_reg[8]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; clk         ; 0.000        ; 0.156      ; 1.054      ;
; 0.662  ; data_f2m_sram_reg[14]                  ; de2_sram_ctrl:sram_cont|data_f2m_reg[14] ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.928      ;
; 0.669  ; VGA_SYNC2:vga_cont2|pixel_row[7]       ; de2_sram_ctrl:sram_cont|addr_reg[7]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; clk         ; 0.000        ; 0.156      ; 1.091      ;
; 0.682  ; state_reg.sram_rd1                     ; state_reg.vga_disp1                      ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.948      ;
; 0.684  ; data_f2m_sram_reg[4]                   ; de2_sram_ctrl:sram_cont|data_f2m_reg[4]  ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.950      ;
; 0.685  ; de2_sram_ctrl:sram_cont|state_reg.rd1  ; de2_sram_ctrl:sram_cont|state_reg.rd2    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.951      ;
; 0.697  ; data_f2m_sram_reg[3]                   ; de2_sram_ctrl:sram_cont|data_f2m_reg[3]  ; clk                                 ; clk         ; 0.000        ; -0.001     ; 0.962      ;
; 0.700  ; de2_sram_ctrl:sram_cont|state_reg.wr1  ; de2_sram_ctrl:sram_cont|state_reg.wr2    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.966      ;
; 0.725  ; state_reg.idle                         ; state_reg.cam1                           ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.991      ;
; 0.730  ; data_f2m_sram_reg[5]                   ; de2_sram_ctrl:sram_cont|data_f2m_reg[5]  ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.996      ;
; 0.739  ; counter[0]                             ; counter[1]                               ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.005      ;
; 0.795  ; pixel_count_wr_reg[0]                  ; pixel_count_wr_reg[0]                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; pixel_count_wr_reg[10]                 ; pixel_count_wr_reg[10]                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.799  ; pixel_count_wr_reg[9]                  ; pixel_count_wr_reg[9]                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.801  ; pixel_count_wr_reg[2]                  ; pixel_count_wr_reg[2]                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.802  ; pixel_count_wr_reg[4]                  ; pixel_count_wr_reg[4]                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.803  ; addr_gen_sram_reg[9]                   ; addr_gen_sram_reg[9]                     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.069      ;
; 0.803  ; addr_gen_sram_reg[10]                  ; addr_gen_sram_reg[10]                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.069      ;
; 0.805  ; de2_sram_ctrl:sram_cont|state_reg.wr2  ; de2_sram_ctrl:sram_cont|state_reg.idle   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.071      ;
; 0.806  ; pixel_count_wr_reg[6]                  ; pixel_count_wr_reg[6]                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; pixel_count_wr_reg[7]                  ; pixel_count_wr_reg[7]                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; pixel_count_wr_reg[8]                  ; pixel_count_wr_reg[8]                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; pixel_count_wr_reg[11]                 ; pixel_count_wr_reg[11]                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; pixel_count_wr_reg[13]                 ; pixel_count_wr_reg[13]                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; pixel_count_wr_reg[16]                 ; pixel_count_wr_reg[16]                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.807  ; counter[3]                             ; counter[0]                               ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.073      ;
; 0.810  ; counter[2]                             ; counter[3]                               ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.813  ; addr_gen_sram_reg[13]                  ; addr_gen_sram_reg[13]                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.079      ;
; 0.814  ; addr_gen_sram_reg[6]                   ; addr_gen_sram_reg[6]                     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; addr_gen_sram_reg[7]                   ; addr_gen_sram_reg[7]                     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; addr_gen_sram_reg[8]                   ; addr_gen_sram_reg[8]                     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.080      ;
; 0.816  ; addr_gen_sram_reg[4]                   ; addr_gen_sram_reg[4]                     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.082      ;
; 0.817  ; addr_gen_sram_reg[11]                  ; addr_gen_sram_reg[11]                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.083      ;
; 0.818  ; addr_gen_sram_reg[16]                  ; addr_gen_sram_reg[16]                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.084      ;
; 0.827  ; addr_gen_sram_reg[17]                  ; addr_gen_sram_reg[17]                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.093      ;
; 0.827  ; pixel_count_wr_reg[17]                 ; pixel_count_wr_reg[17]                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.093      ;
; 0.830  ; VGA_SYNC2:vga_cont2|pixel_column[1]    ; de2_sram_ctrl:sram_cont|addr_reg[8]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; clk         ; 0.000        ; 0.156      ; 1.252      ;
; 0.835  ; addr_gen_sram_reg[2]                   ; addr_gen_sram_reg[2]                     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.101      ;
; 0.836  ; addr_gen_sram_reg[0]                   ; addr_gen_sram_reg[0]                     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.102      ;
; 0.838  ; data_f2m_sram_reg[1]                   ; de2_sram_ctrl:sram_cont|data_f2m_reg[1]  ; clk                                 ; clk         ; 0.000        ; -0.001     ; 1.103      ;
; 0.838  ; data_f2m_sram_reg[2]                   ; de2_sram_ctrl:sram_cont|data_f2m_reg[2]  ; clk                                 ; clk         ; 0.000        ; -0.001     ; 1.103      ;
; 0.838  ; pixel_count_wr_reg[1]                  ; pixel_count_wr_reg[1]                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; pixel_count_wr_reg[3]                  ; pixel_count_wr_reg[3]                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; pixel_count_wr_reg[5]                  ; pixel_count_wr_reg[5]                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; pixel_count_wr_reg[12]                 ; pixel_count_wr_reg[12]                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.839  ; pixel_count_wr_reg[14]                 ; pixel_count_wr_reg[14]                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; pixel_count_wr_reg[15]                 ; pixel_count_wr_reg[15]                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.846  ; addr_gen_sram_reg[15]                  ; addr_gen_sram_reg[15]                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.112      ;
; 0.846  ; data_f2m_sram_reg[6]                   ; de2_sram_ctrl:sram_cont|data_f2m_reg[6]  ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.112      ;
; 0.856  ; addr_gen_sram_reg[12]                  ; addr_gen_sram_reg[12]                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.122      ;
; 0.856  ; de2_sram_ctrl:sram_cont|state_reg.rd1  ; de2_sram_ctrl:sram_cont|oe_reg           ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.122      ;
; 0.857  ; addr_gen_sram_reg[14]                  ; addr_gen_sram_reg[14]                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.123      ;
; 0.860  ; addr_gen_sram_reg[9]                   ; addr_sram_limit_reg[9]                   ; clk                                 ; clk         ; 0.000        ; 0.002      ; 1.128      ;
; 0.877  ; addr_gen_sram_reg[5]                   ; addr_gen_sram_reg[5]                     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.143      ;
; 0.884  ; addr_gen_sram_reg[11]                  ; addr_sram_limit_reg[11]                  ; clk                                 ; clk         ; 0.000        ; 0.002      ; 1.152      ;
; 0.884  ; addr_gen_sram_reg[1]                   ; addr_gen_sram_reg[1]                     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.150      ;
; 0.887  ; addr_gen_sram_reg[3]                   ; addr_gen_sram_reg[3]                     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.153      ;
; 0.930  ; counter[1]                             ; cam_clk                                  ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.196      ;
; 0.948  ; de2_sram_ctrl:sram_cont|state_reg.rd2  ; de2_sram_ctrl:sram_cont|state_reg.idle   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.214      ;
; 0.952  ; data_f2m_sram_reg[7]                   ; de2_sram_ctrl:sram_cont|data_f2m_reg[7]  ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.218      ;
; 0.957  ; data_f2m_sram_reg[0]                   ; de2_sram_ctrl:sram_cont|data_f2m_reg[0]  ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.223      ;
; 0.957  ; VGA_SYNC2:vga_cont2|pixel_column[8]    ; de2_sram_ctrl:sram_cont|addr_reg[17]     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; clk         ; 0.000        ; 0.156      ; 1.379      ;
; 0.967  ; addr_gen_sram_reg[12]                  ; addr_sram_limit_reg[12]                  ; clk                                 ; clk         ; 0.000        ; 0.002      ; 1.235      ;
; 1.019  ; VGA_SYNC2:vga_cont2|pixel_row[8]       ; de2_sram_ctrl:sram_cont|addr_reg[9]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; clk         ; 0.000        ; 0.156      ; 1.441      ;
; 1.037  ; data_f2m_sram_reg[10]                  ; de2_sram_ctrl:sram_cont|data_f2m_reg[10] ; clk                                 ; clk         ; 0.000        ; -0.008     ; 1.295      ;
; 1.039  ; counter[2]                             ; counter[0]                               ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.305      ;
+--------+----------------------------------------+------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'VGA_SYNC2:vga_cont2|pixel_clock_int'                                                                                                                                            ;
+-------+--------------------------------+-------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                             ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.391 ; VGA_SYNC2:vga_cont2|h_count[8] ; VGA_SYNC2:vga_cont2|h_count[8]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SYNC2:vga_cont2|v_count[2] ; VGA_SYNC2:vga_cont2|v_count[2]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SYNC2:vga_cont2|v_count[3] ; VGA_SYNC2:vga_cont2|v_count[3]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SYNC2:vga_cont2|v_count[4] ; VGA_SYNC2:vga_cont2|v_count[4]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SYNC2:vga_cont2|v_count[5] ; VGA_SYNC2:vga_cont2|v_count[5]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SYNC2:vga_cont2|v_count[6] ; VGA_SYNC2:vga_cont2|v_count[6]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SYNC2:vga_cont2|v_count[7] ; VGA_SYNC2:vga_cont2|v_count[7]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SYNC2:vga_cont2|v_count[8] ; VGA_SYNC2:vga_cont2|v_count[8]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SYNC2:vga_cont2|v_count[9] ; VGA_SYNC2:vga_cont2|v_count[9]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.512 ; VGA_SYNC2:vga_cont2|vert_sync  ; VGA_SYNC2:vga_cont2|vert_sync_out   ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.778      ;
; 0.684 ; VGA_SYNC2:vga_cont2|v_count[0] ; VGA_SYNC2:vga_cont2|pixel_row[0]    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.001      ; 0.951      ;
; 0.722 ; VGA_SYNC2:vga_cont2|v_count[1] ; VGA_SYNC2:vga_cont2|pixel_row[1]    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.001      ; 0.989      ;
; 0.722 ; VGA_SYNC2:vga_cont2|v_count[6] ; VGA_SYNC2:vga_cont2|pixel_row[6]    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.001      ; 0.989      ;
; 0.723 ; VGA_SYNC2:vga_cont2|v_count[5] ; VGA_SYNC2:vga_cont2|pixel_row[5]    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.001      ; 0.990      ;
; 0.723 ; VGA_SYNC2:vga_cont2|v_count[4] ; VGA_SYNC2:vga_cont2|vert_sync       ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.001      ; 0.990      ;
; 0.728 ; VGA_SYNC2:vga_cont2|v_count[2] ; VGA_SYNC2:vga_cont2|pixel_row[2]    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.001      ; 0.995      ;
; 0.734 ; VGA_SYNC2:vga_cont2|v_count[4] ; VGA_SYNC2:vga_cont2|pixel_row[4]    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.001      ; 1.001      ;
; 0.801 ; VGA_SYNC2:vga_cont2|horiz_sync ; VGA_SYNC2:vga_cont2|horiz_sync_out  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.001      ; 1.068      ;
; 0.803 ; pixel_count2[10]               ; pixel_count2[10]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.069      ;
; 0.807 ; pixel_count2[9]                ; pixel_count2[9]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.073      ;
; 0.811 ; pixel_count2[2]                ; pixel_count2[2]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.077      ;
; 0.812 ; pixel_count2[4]                ; pixel_count2[4]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.078      ;
; 0.813 ; VGA_SYNC2:vga_cont2|h_count[6] ; VGA_SYNC2:vga_cont2|h_count[6]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.079      ;
; 0.816 ; VGA_SYNC2:vga_cont2|h_count[2] ; VGA_SYNC2:vga_cont2|h_count[2]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.082      ;
; 0.817 ; pixel_count2[6]                ; pixel_count2[6]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.083      ;
; 0.817 ; pixel_count2[7]                ; pixel_count2[7]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.083      ;
; 0.820 ; pixel_count2[11]               ; pixel_count2[11]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.086      ;
; 0.821 ; VGA_SYNC2:vga_cont2|h_count[4] ; VGA_SYNC2:vga_cont2|h_count[4]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.087      ;
; 0.821 ; pixel_count2[13]               ; pixel_count2[13]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.087      ;
; 0.821 ; pixel_count2[16]               ; pixel_count2[16]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.087      ;
; 0.822 ; pixel_count2[8]                ; pixel_count2[8]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.088      ;
; 0.824 ; VGA_SYNC2:vga_cont2|v_count[9] ; VGA_SYNC2:vga_cont2|vert_sync       ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.001      ; 1.091      ;
; 0.841 ; pixel_count2[17]               ; pixel_count2[17]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.107      ;
; 0.851 ; pixel_count2[1]                ; pixel_count2[1]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.117      ;
; 0.852 ; VGA_SYNC2:vga_cont2|h_count[3] ; VGA_SYNC2:vga_cont2|h_count[3]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.118      ;
; 0.852 ; pixel_count2[3]                ; pixel_count2[3]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.118      ;
; 0.852 ; pixel_count2[12]               ; pixel_count2[12]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.118      ;
; 0.853 ; VGA_SYNC2:vga_cont2|h_count[7] ; VGA_SYNC2:vga_cont2|h_count[7]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.119      ;
; 0.853 ; pixel_count2[5]                ; pixel_count2[5]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.119      ;
; 0.853 ; pixel_count2[14]               ; pixel_count2[14]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.119      ;
; 0.853 ; pixel_count2[15]               ; pixel_count2[15]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.119      ;
; 0.860 ; VGA_SYNC2:vga_cont2|h_count[8] ; VGA_SYNC2:vga_cont2|h_count[0]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.126      ;
; 0.861 ; VGA_SYNC2:vga_cont2|h_count[1] ; VGA_SYNC2:vga_cont2|h_count[1]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.127      ;
; 0.873 ; VGA_SYNC2:vga_cont2|v_count[3] ; VGA_SYNC2:vga_cont2|pixel_row[3]    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.001      ; 1.140      ;
; 0.910 ; VGA_SYNC2:vga_cont2|h_count[8] ; VGA_SYNC2:vga_cont2|h_count[5]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; -0.001     ; 1.175      ;
; 0.911 ; VGA_SYNC2:vga_cont2|h_count[8] ; VGA_SYNC2:vga_cont2|h_count[9]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; -0.001     ; 1.176      ;
; 0.957 ; VGA_SYNC2:vga_cont2|h_count[1] ; VGA_SYNC2:vga_cont2|pixel_column[1] ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.003      ; 1.226      ;
; 0.961 ; VGA_SYNC2:vga_cont2|h_count[2] ; VGA_SYNC2:vga_cont2|pixel_column[2] ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.003      ; 1.230      ;
; 0.968 ; VGA_SYNC2:vga_cont2|h_count[4] ; VGA_SYNC2:vga_cont2|pixel_column[4] ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.003      ; 1.237      ;
; 0.995 ; pixel_count2[0]                ; pixel_count2[0]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.261      ;
; 1.103 ; VGA_SYNC2:vga_cont2|h_count[5] ; VGA_SYNC2:vga_cont2|pixel_column[5] ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.004      ; 1.373      ;
; 1.115 ; VGA_SYNC2:vga_cont2|h_count[9] ; VGA_SYNC2:vga_cont2|pixel_column[9] ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.004      ; 1.385      ;
; 1.120 ; VGA_SYNC2:vga_cont2|h_count[7] ; VGA_SYNC2:vga_cont2|pixel_column[7] ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.003      ; 1.389      ;
; 1.130 ; VGA_SYNC2:vga_cont2|h_count[8] ; VGA_SYNC2:vga_cont2|pixel_column[8] ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.003      ; 1.399      ;
; 1.132 ; VGA_SYNC2:vga_cont2|h_count[0] ; VGA_SYNC2:vga_cont2|horiz_sync      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; -0.001     ; 1.397      ;
; 1.186 ; pixel_count2[10]               ; pixel_count2[11]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.452      ;
; 1.190 ; pixel_count2[9]                ; pixel_count2[10]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.456      ;
; 1.194 ; pixel_count2[2]                ; pixel_count2[3]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.460      ;
; 1.195 ; pixel_count2[4]                ; pixel_count2[5]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.461      ;
; 1.196 ; VGA_SYNC2:vga_cont2|h_count[6] ; VGA_SYNC2:vga_cont2|h_count[7]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.462      ;
; 1.200 ; pixel_count2[6]                ; pixel_count2[7]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.466      ;
; 1.200 ; pixel_count2[7]                ; pixel_count2[8]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.466      ;
; 1.203 ; pixel_count2[11]               ; pixel_count2[12]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.469      ;
; 1.204 ; pixel_count2[13]               ; pixel_count2[14]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.470      ;
; 1.237 ; pixel_count2[1]                ; pixel_count2[2]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.503      ;
; 1.238 ; pixel_count2[3]                ; pixel_count2[4]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.504      ;
; 1.238 ; VGA_SYNC2:vga_cont2|h_count[3] ; VGA_SYNC2:vga_cont2|h_count[4]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.504      ;
; 1.238 ; pixel_count2[12]               ; pixel_count2[13]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.504      ;
; 1.239 ; pixel_count2[5]                ; pixel_count2[6]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.505      ;
; 1.239 ; pixel_count2[15]               ; pixel_count2[16]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.505      ;
; 1.239 ; pixel_count2[14]               ; pixel_count2[15]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.505      ;
; 1.247 ; VGA_SYNC2:vga_cont2|h_count[1] ; VGA_SYNC2:vga_cont2|h_count[2]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.513      ;
; 1.247 ; VGA_SYNC2:vga_cont2|h_count[0] ; VGA_SYNC2:vga_cont2|h_count[1]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.513      ;
; 1.252 ; VGA_SYNC2:vga_cont2|h_count[3] ; VGA_SYNC2:vga_cont2|pixel_column[3] ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.003      ; 1.521      ;
; 1.254 ; VGA_SYNC2:vga_cont2|v_count[7] ; VGA_SYNC2:vga_cont2|pixel_row[7]    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.520      ;
; 1.257 ; pixel_count2[10]               ; pixel_count2[12]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.523      ;
; 1.259 ; VGA_SYNC2:vga_cont2|v_count[8] ; VGA_SYNC2:vga_cont2|pixel_row[8]    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.525      ;
; 1.261 ; pixel_count2[9]                ; pixel_count2[11]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.527      ;
; 1.265 ; pixel_count2[2]                ; pixel_count2[4]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.531      ;
; 1.266 ; pixel_count2[4]                ; pixel_count2[6]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.532      ;
; 1.271 ; pixel_count2[6]                ; pixel_count2[8]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.537      ;
; 1.274 ; pixel_count2[11]               ; pixel_count2[13]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.540      ;
; 1.275 ; VGA_SYNC2:vga_cont2|h_count[4] ; VGA_SYNC2:vga_cont2|h_count[6]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.541      ;
; 1.275 ; pixel_count2[13]               ; pixel_count2[15]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.541      ;
; 1.288 ; VGA_SYNC2:vga_cont2|h_count[9] ; VGA_SYNC2:vga_cont2|h_count[0]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.001      ; 1.555      ;
; 1.291 ; VGA_SYNC2:vga_cont2|h_count[9] ; VGA_SYNC2:vga_cont2|h_count[8]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.001      ; 1.558      ;
; 1.291 ; VGA_SYNC2:vga_cont2|h_count[2] ; VGA_SYNC2:vga_cont2|h_count[3]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.557      ;
; 1.296 ; pixel_count2[16]               ; pixel_count2[17]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.562      ;
; 1.300 ; pixel_count2[8]                ; pixel_count2[9]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; -0.003     ; 1.563      ;
; 1.304 ; VGA_SYNC2:vga_cont2|h_count[9] ; VGA_SYNC2:vga_cont2|h_count[9]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.570      ;
; 1.308 ; pixel_count2[1]                ; pixel_count2[3]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.574      ;
; 1.309 ; pixel_count2[3]                ; pixel_count2[5]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.575      ;
; 1.309 ; pixel_count2[12]               ; pixel_count2[14]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.575      ;
; 1.310 ; pixel_count2[5]                ; pixel_count2[7]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.576      ;
; 1.310 ; pixel_count2[14]               ; pixel_count2[16]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.576      ;
; 1.318 ; VGA_SYNC2:vga_cont2|h_count[0] ; VGA_SYNC2:vga_cont2|h_count[2]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.584      ;
; 1.328 ; pixel_count2[10]               ; pixel_count2[13]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.594      ;
; 1.332 ; pixel_count2[9]                ; pixel_count2[12]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.598      ;
; 1.336 ; pixel_count2[2]                ; pixel_count2[5]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.602      ;
; 1.337 ; pixel_count2[4]                ; pixel_count2[7]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 1.603      ;
+-------+--------------------------------+-------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'dclk'                                                                                            ;
+-------+--------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; pixel_count[0]     ; pixel_count[0]  ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.657      ;
; 0.497 ; state_reg.cam2     ; pixel_count[0]  ; clk          ; dclk        ; 0.000        ; 1.444      ; 2.207      ;
; 0.530 ; pixel_count[19]    ; pixel_count[19] ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.796      ;
; 0.538 ; state_reg.sram_wr1 ; pixel_count[0]  ; clk          ; dclk        ; 0.000        ; 1.351      ; 2.155      ;
; 0.564 ; state_reg.cam2     ; pixel_count[10] ; clk          ; dclk        ; 0.000        ; 1.489      ; 2.319      ;
; 0.564 ; state_reg.cam2     ; pixel_count[11] ; clk          ; dclk        ; 0.000        ; 1.489      ; 2.319      ;
; 0.564 ; state_reg.cam2     ; pixel_count[12] ; clk          ; dclk        ; 0.000        ; 1.489      ; 2.319      ;
; 0.564 ; state_reg.cam2     ; pixel_count[13] ; clk          ; dclk        ; 0.000        ; 1.489      ; 2.319      ;
; 0.564 ; state_reg.cam2     ; pixel_count[14] ; clk          ; dclk        ; 0.000        ; 1.489      ; 2.319      ;
; 0.564 ; state_reg.cam2     ; pixel_count[15] ; clk          ; dclk        ; 0.000        ; 1.489      ; 2.319      ;
; 0.564 ; state_reg.cam2     ; pixel_count[16] ; clk          ; dclk        ; 0.000        ; 1.489      ; 2.319      ;
; 0.564 ; state_reg.cam2     ; pixel_count[17] ; clk          ; dclk        ; 0.000        ; 1.489      ; 2.319      ;
; 0.564 ; state_reg.cam2     ; pixel_count[19] ; clk          ; dclk        ; 0.000        ; 1.489      ; 2.319      ;
; 0.564 ; state_reg.cam2     ; pixel_count[18] ; clk          ; dclk        ; 0.000        ; 1.489      ; 2.319      ;
; 0.605 ; state_reg.sram_wr1 ; pixel_count[10] ; clk          ; dclk        ; 0.000        ; 1.396      ; 2.267      ;
; 0.605 ; state_reg.sram_wr1 ; pixel_count[11] ; clk          ; dclk        ; 0.000        ; 1.396      ; 2.267      ;
; 0.605 ; state_reg.sram_wr1 ; pixel_count[12] ; clk          ; dclk        ; 0.000        ; 1.396      ; 2.267      ;
; 0.605 ; state_reg.sram_wr1 ; pixel_count[13] ; clk          ; dclk        ; 0.000        ; 1.396      ; 2.267      ;
; 0.605 ; state_reg.sram_wr1 ; pixel_count[14] ; clk          ; dclk        ; 0.000        ; 1.396      ; 2.267      ;
; 0.605 ; state_reg.sram_wr1 ; pixel_count[15] ; clk          ; dclk        ; 0.000        ; 1.396      ; 2.267      ;
; 0.605 ; state_reg.sram_wr1 ; pixel_count[16] ; clk          ; dclk        ; 0.000        ; 1.396      ; 2.267      ;
; 0.605 ; state_reg.sram_wr1 ; pixel_count[17] ; clk          ; dclk        ; 0.000        ; 1.396      ; 2.267      ;
; 0.605 ; state_reg.sram_wr1 ; pixel_count[19] ; clk          ; dclk        ; 0.000        ; 1.396      ; 2.267      ;
; 0.605 ; state_reg.sram_wr1 ; pixel_count[18] ; clk          ; dclk        ; 0.000        ; 1.396      ; 2.267      ;
; 0.636 ; vsync              ; pixel_count[0]  ; vsync        ; dclk        ; 0.000        ; 4.032      ; 4.934      ;
; 0.703 ; vsync              ; pixel_count[10] ; vsync        ; dclk        ; 0.000        ; 4.077      ; 5.046      ;
; 0.703 ; vsync              ; pixel_count[11] ; vsync        ; dclk        ; 0.000        ; 4.077      ; 5.046      ;
; 0.703 ; vsync              ; pixel_count[12] ; vsync        ; dclk        ; 0.000        ; 4.077      ; 5.046      ;
; 0.703 ; vsync              ; pixel_count[13] ; vsync        ; dclk        ; 0.000        ; 4.077      ; 5.046      ;
; 0.703 ; vsync              ; pixel_count[14] ; vsync        ; dclk        ; 0.000        ; 4.077      ; 5.046      ;
; 0.703 ; vsync              ; pixel_count[15] ; vsync        ; dclk        ; 0.000        ; 4.077      ; 5.046      ;
; 0.703 ; vsync              ; pixel_count[16] ; vsync        ; dclk        ; 0.000        ; 4.077      ; 5.046      ;
; 0.703 ; vsync              ; pixel_count[17] ; vsync        ; dclk        ; 0.000        ; 4.077      ; 5.046      ;
; 0.703 ; vsync              ; pixel_count[19] ; vsync        ; dclk        ; 0.000        ; 4.077      ; 5.046      ;
; 0.703 ; vsync              ; pixel_count[18] ; vsync        ; dclk        ; 0.000        ; 4.077      ; 5.046      ;
; 0.807 ; pixel_count[10]    ; pixel_count[10] ; dclk         ; dclk        ; 0.000        ; 0.000      ; 1.073      ;
; 0.807 ; pixel_count[11]    ; pixel_count[11] ; dclk         ; dclk        ; 0.000        ; 0.000      ; 1.073      ;
; 0.813 ; pixel_count[1]     ; pixel_count[1]  ; dclk         ; dclk        ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; pixel_count[7]     ; pixel_count[7]  ; dclk         ; dclk        ; 0.000        ; 0.000      ; 1.080      ;
; 0.816 ; pixel_count[3]     ; pixel_count[3]  ; dclk         ; dclk        ; 0.000        ; 0.000      ; 1.082      ;
; 0.816 ; pixel_count[5]     ; pixel_count[5]  ; dclk         ; dclk        ; 0.000        ; 0.000      ; 1.082      ;
; 0.816 ; pixel_count[12]    ; pixel_count[12] ; dclk         ; dclk        ; 0.000        ; 0.000      ; 1.082      ;
; 0.816 ; pixel_count[14]    ; pixel_count[14] ; dclk         ; dclk        ; 0.000        ; 0.000      ; 1.082      ;
; 0.817 ; pixel_count[8]     ; pixel_count[8]  ; dclk         ; dclk        ; 0.000        ; 0.000      ; 1.083      ;
; 0.817 ; pixel_count[9]     ; pixel_count[9]  ; dclk         ; dclk        ; 0.000        ; 0.000      ; 1.083      ;
; 0.832 ; pixel_count[18]    ; pixel_count[18] ; dclk         ; dclk        ; 0.000        ; 0.000      ; 1.098      ;
; 0.835 ; pixel_count[0]     ; pixel_count[1]  ; dclk         ; dclk        ; 0.000        ; -0.001     ; 1.100      ;
; 0.848 ; pixel_count[13]    ; pixel_count[13] ; dclk         ; dclk        ; 0.000        ; 0.000      ; 1.114      ;
; 0.849 ; pixel_count[15]    ; pixel_count[15] ; dclk         ; dclk        ; 0.000        ; 0.000      ; 1.115      ;
; 0.851 ; pixel_count[2]     ; pixel_count[2]  ; dclk         ; dclk        ; 0.000        ; 0.000      ; 1.117      ;
; 0.852 ; pixel_count[4]     ; pixel_count[4]  ; dclk         ; dclk        ; 0.000        ; 0.000      ; 1.118      ;
; 0.853 ; pixel_count[6]     ; pixel_count[6]  ; dclk         ; dclk        ; 0.000        ; 0.000      ; 1.119      ;
; 0.908 ; state_reg.cam2     ; pixel_count[1]  ; clk          ; dclk        ; 0.000        ; 1.443      ; 2.617      ;
; 0.908 ; state_reg.cam2     ; pixel_count[2]  ; clk          ; dclk        ; 0.000        ; 1.443      ; 2.617      ;
; 0.908 ; state_reg.cam2     ; pixel_count[3]  ; clk          ; dclk        ; 0.000        ; 1.443      ; 2.617      ;
; 0.908 ; state_reg.cam2     ; pixel_count[4]  ; clk          ; dclk        ; 0.000        ; 1.443      ; 2.617      ;
; 0.908 ; state_reg.cam2     ; pixel_count[5]  ; clk          ; dclk        ; 0.000        ; 1.443      ; 2.617      ;
; 0.908 ; state_reg.cam2     ; pixel_count[6]  ; clk          ; dclk        ; 0.000        ; 1.443      ; 2.617      ;
; 0.908 ; state_reg.cam2     ; pixel_count[7]  ; clk          ; dclk        ; 0.000        ; 1.443      ; 2.617      ;
; 0.908 ; state_reg.cam2     ; pixel_count[8]  ; clk          ; dclk        ; 0.000        ; 1.443      ; 2.617      ;
; 0.908 ; state_reg.cam2     ; pixel_count[9]  ; clk          ; dclk        ; 0.000        ; 1.443      ; 2.617      ;
; 0.949 ; state_reg.sram_wr1 ; pixel_count[1]  ; clk          ; dclk        ; 0.000        ; 1.350      ; 2.565      ;
; 0.949 ; state_reg.sram_wr1 ; pixel_count[2]  ; clk          ; dclk        ; 0.000        ; 1.350      ; 2.565      ;
; 0.949 ; state_reg.sram_wr1 ; pixel_count[3]  ; clk          ; dclk        ; 0.000        ; 1.350      ; 2.565      ;
; 0.949 ; state_reg.sram_wr1 ; pixel_count[4]  ; clk          ; dclk        ; 0.000        ; 1.350      ; 2.565      ;
; 0.949 ; state_reg.sram_wr1 ; pixel_count[5]  ; clk          ; dclk        ; 0.000        ; 1.350      ; 2.565      ;
; 0.949 ; state_reg.sram_wr1 ; pixel_count[6]  ; clk          ; dclk        ; 0.000        ; 1.350      ; 2.565      ;
; 0.949 ; state_reg.sram_wr1 ; pixel_count[7]  ; clk          ; dclk        ; 0.000        ; 1.350      ; 2.565      ;
; 0.949 ; state_reg.sram_wr1 ; pixel_count[8]  ; clk          ; dclk        ; 0.000        ; 1.350      ; 2.565      ;
; 0.949 ; state_reg.sram_wr1 ; pixel_count[9]  ; clk          ; dclk        ; 0.000        ; 1.350      ; 2.565      ;
; 0.993 ; pixel_count[16]    ; pixel_count[16] ; dclk         ; dclk        ; 0.000        ; 0.000      ; 1.259      ;
; 0.995 ; pixel_count[17]    ; pixel_count[17] ; dclk         ; dclk        ; 0.000        ; 0.000      ; 1.261      ;
; 1.047 ; vsync              ; pixel_count[1]  ; vsync        ; dclk        ; 0.000        ; 4.031      ; 5.344      ;
; 1.047 ; vsync              ; pixel_count[2]  ; vsync        ; dclk        ; 0.000        ; 4.031      ; 5.344      ;
; 1.047 ; vsync              ; pixel_count[3]  ; vsync        ; dclk        ; 0.000        ; 4.031      ; 5.344      ;
; 1.047 ; vsync              ; pixel_count[4]  ; vsync        ; dclk        ; 0.000        ; 4.031      ; 5.344      ;
; 1.047 ; vsync              ; pixel_count[5]  ; vsync        ; dclk        ; 0.000        ; 4.031      ; 5.344      ;
; 1.047 ; vsync              ; pixel_count[6]  ; vsync        ; dclk        ; 0.000        ; 4.031      ; 5.344      ;
; 1.047 ; vsync              ; pixel_count[7]  ; vsync        ; dclk        ; 0.000        ; 4.031      ; 5.344      ;
; 1.047 ; vsync              ; pixel_count[8]  ; vsync        ; dclk        ; 0.000        ; 4.031      ; 5.344      ;
; 1.047 ; vsync              ; pixel_count[9]  ; vsync        ; dclk        ; 0.000        ; 4.031      ; 5.344      ;
; 1.136 ; vsync              ; pixel_count[0]  ; vsync        ; dclk        ; -0.500       ; 4.032      ; 4.934      ;
; 1.190 ; pixel_count[10]    ; pixel_count[11] ; dclk         ; dclk        ; 0.000        ; 0.000      ; 1.456      ;
; 1.190 ; pixel_count[11]    ; pixel_count[12] ; dclk         ; dclk        ; 0.000        ; 0.000      ; 1.456      ;
; 1.197 ; pixel_count[7]     ; pixel_count[8]  ; dclk         ; dclk        ; 0.000        ; 0.000      ; 1.463      ;
; 1.199 ; pixel_count[12]    ; pixel_count[13] ; dclk         ; dclk        ; 0.000        ; 0.000      ; 1.465      ;
; 1.199 ; pixel_count[14]    ; pixel_count[15] ; dclk         ; dclk        ; 0.000        ; 0.000      ; 1.465      ;
; 1.199 ; pixel_count[3]     ; pixel_count[4]  ; dclk         ; dclk        ; 0.000        ; 0.000      ; 1.465      ;
; 1.199 ; pixel_count[5]     ; pixel_count[6]  ; dclk         ; dclk        ; 0.000        ; 0.000      ; 1.465      ;
; 1.200 ; pixel_count[8]     ; pixel_count[9]  ; dclk         ; dclk        ; 0.000        ; 0.000      ; 1.466      ;
; 1.203 ; vsync              ; pixel_count[10] ; vsync        ; dclk        ; -0.500       ; 4.077      ; 5.046      ;
; 1.203 ; vsync              ; pixel_count[11] ; vsync        ; dclk        ; -0.500       ; 4.077      ; 5.046      ;
; 1.203 ; vsync              ; pixel_count[12] ; vsync        ; dclk        ; -0.500       ; 4.077      ; 5.046      ;
; 1.203 ; vsync              ; pixel_count[13] ; vsync        ; dclk        ; -0.500       ; 4.077      ; 5.046      ;
; 1.203 ; vsync              ; pixel_count[14] ; vsync        ; dclk        ; -0.500       ; 4.077      ; 5.046      ;
; 1.203 ; vsync              ; pixel_count[15] ; vsync        ; dclk        ; -0.500       ; 4.077      ; 5.046      ;
; 1.203 ; vsync              ; pixel_count[16] ; vsync        ; dclk        ; -0.500       ; 4.077      ; 5.046      ;
; 1.203 ; vsync              ; pixel_count[17] ; vsync        ; dclk        ; -0.500       ; 4.077      ; 5.046      ;
; 1.203 ; vsync              ; pixel_count[19] ; vsync        ; dclk        ; -0.500       ; 4.077      ; 5.046      ;
; 1.203 ; vsync              ; pixel_count[18] ; vsync        ; dclk        ; -0.500       ; 4.077      ; 5.046      ;
+-------+--------------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'VGA_SYNC2:vga_cont2|pixel_clock_int'                                                                               ;
+--------+----------------+------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node          ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+------------------+--------------+-------------------------------------+--------------+------------+------------+
; -1.263 ; state_reg.cam2 ; pixel_count2[10] ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.056     ; 2.243      ;
; -1.263 ; state_reg.cam2 ; pixel_count2[11] ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.056     ; 2.243      ;
; -1.263 ; state_reg.cam2 ; pixel_count2[12] ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.056     ; 2.243      ;
; -1.263 ; state_reg.cam2 ; pixel_count2[13] ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.056     ; 2.243      ;
; -1.263 ; state_reg.cam2 ; pixel_count2[14] ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.056     ; 2.243      ;
; -1.263 ; state_reg.cam2 ; pixel_count2[15] ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.056     ; 2.243      ;
; -1.263 ; state_reg.cam2 ; pixel_count2[16] ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.056     ; 2.243      ;
; -1.263 ; state_reg.cam2 ; pixel_count2[17] ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.056     ; 2.243      ;
; -1.263 ; state_reg.cam2 ; pixel_count2[9]  ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.056     ; 2.243      ;
; -1.229 ; state_reg.cam2 ; pixel_count2[0]  ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.053     ; 2.212      ;
; -1.229 ; state_reg.cam2 ; pixel_count2[1]  ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.053     ; 2.212      ;
; -1.229 ; state_reg.cam2 ; pixel_count2[2]  ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.053     ; 2.212      ;
; -1.229 ; state_reg.cam2 ; pixel_count2[3]  ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.053     ; 2.212      ;
; -1.229 ; state_reg.cam2 ; pixel_count2[4]  ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.053     ; 2.212      ;
; -1.229 ; state_reg.cam2 ; pixel_count2[5]  ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.053     ; 2.212      ;
; -1.229 ; state_reg.cam2 ; pixel_count2[6]  ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.053     ; 2.212      ;
; -1.229 ; state_reg.cam2 ; pixel_count2[7]  ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.053     ; 2.212      ;
; -1.229 ; state_reg.cam2 ; pixel_count2[8]  ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.053     ; 2.212      ;
+--------+----------------+------------------+--------------+-------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'dclk'                                                                                    ;
+-------+----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.088 ; state_reg.idle ; pixel_count[1]  ; clk          ; dclk        ; 1.000        ; 1.351      ; 2.299      ;
; 0.088 ; state_reg.idle ; pixel_count[2]  ; clk          ; dclk        ; 1.000        ; 1.351      ; 2.299      ;
; 0.088 ; state_reg.idle ; pixel_count[3]  ; clk          ; dclk        ; 1.000        ; 1.351      ; 2.299      ;
; 0.088 ; state_reg.idle ; pixel_count[4]  ; clk          ; dclk        ; 1.000        ; 1.351      ; 2.299      ;
; 0.088 ; state_reg.idle ; pixel_count[5]  ; clk          ; dclk        ; 1.000        ; 1.351      ; 2.299      ;
; 0.088 ; state_reg.idle ; pixel_count[6]  ; clk          ; dclk        ; 1.000        ; 1.351      ; 2.299      ;
; 0.088 ; state_reg.idle ; pixel_count[7]  ; clk          ; dclk        ; 1.000        ; 1.351      ; 2.299      ;
; 0.088 ; state_reg.idle ; pixel_count[8]  ; clk          ; dclk        ; 1.000        ; 1.351      ; 2.299      ;
; 0.088 ; state_reg.idle ; pixel_count[9]  ; clk          ; dclk        ; 1.000        ; 1.351      ; 2.299      ;
; 0.089 ; state_reg.idle ; pixel_count[0]  ; clk          ; dclk        ; 1.000        ; 1.352      ; 2.299      ;
; 0.218 ; state_reg.cam1 ; pixel_count[1]  ; clk          ; dclk        ; 1.000        ; 1.351      ; 2.169      ;
; 0.218 ; state_reg.cam1 ; pixel_count[2]  ; clk          ; dclk        ; 1.000        ; 1.351      ; 2.169      ;
; 0.218 ; state_reg.cam1 ; pixel_count[3]  ; clk          ; dclk        ; 1.000        ; 1.351      ; 2.169      ;
; 0.218 ; state_reg.cam1 ; pixel_count[4]  ; clk          ; dclk        ; 1.000        ; 1.351      ; 2.169      ;
; 0.218 ; state_reg.cam1 ; pixel_count[5]  ; clk          ; dclk        ; 1.000        ; 1.351      ; 2.169      ;
; 0.218 ; state_reg.cam1 ; pixel_count[6]  ; clk          ; dclk        ; 1.000        ; 1.351      ; 2.169      ;
; 0.218 ; state_reg.cam1 ; pixel_count[7]  ; clk          ; dclk        ; 1.000        ; 1.351      ; 2.169      ;
; 0.218 ; state_reg.cam1 ; pixel_count[8]  ; clk          ; dclk        ; 1.000        ; 1.351      ; 2.169      ;
; 0.218 ; state_reg.cam1 ; pixel_count[9]  ; clk          ; dclk        ; 1.000        ; 1.351      ; 2.169      ;
; 0.219 ; state_reg.cam1 ; pixel_count[0]  ; clk          ; dclk        ; 1.000        ; 1.352      ; 2.169      ;
; 0.604 ; state_reg.idle ; pixel_count[10] ; clk          ; dclk        ; 1.000        ; 1.397      ; 1.829      ;
; 0.604 ; state_reg.idle ; pixel_count[11] ; clk          ; dclk        ; 1.000        ; 1.397      ; 1.829      ;
; 0.604 ; state_reg.idle ; pixel_count[12] ; clk          ; dclk        ; 1.000        ; 1.397      ; 1.829      ;
; 0.604 ; state_reg.idle ; pixel_count[13] ; clk          ; dclk        ; 1.000        ; 1.397      ; 1.829      ;
; 0.604 ; state_reg.idle ; pixel_count[14] ; clk          ; dclk        ; 1.000        ; 1.397      ; 1.829      ;
; 0.604 ; state_reg.idle ; pixel_count[15] ; clk          ; dclk        ; 1.000        ; 1.397      ; 1.829      ;
; 0.604 ; state_reg.idle ; pixel_count[16] ; clk          ; dclk        ; 1.000        ; 1.397      ; 1.829      ;
; 0.604 ; state_reg.idle ; pixel_count[17] ; clk          ; dclk        ; 1.000        ; 1.397      ; 1.829      ;
; 0.604 ; state_reg.idle ; pixel_count[19] ; clk          ; dclk        ; 1.000        ; 1.397      ; 1.829      ;
; 0.604 ; state_reg.idle ; pixel_count[18] ; clk          ; dclk        ; 1.000        ; 1.397      ; 1.829      ;
; 0.734 ; state_reg.cam1 ; pixel_count[10] ; clk          ; dclk        ; 1.000        ; 1.397      ; 1.699      ;
; 0.734 ; state_reg.cam1 ; pixel_count[11] ; clk          ; dclk        ; 1.000        ; 1.397      ; 1.699      ;
; 0.734 ; state_reg.cam1 ; pixel_count[12] ; clk          ; dclk        ; 1.000        ; 1.397      ; 1.699      ;
; 0.734 ; state_reg.cam1 ; pixel_count[13] ; clk          ; dclk        ; 1.000        ; 1.397      ; 1.699      ;
; 0.734 ; state_reg.cam1 ; pixel_count[14] ; clk          ; dclk        ; 1.000        ; 1.397      ; 1.699      ;
; 0.734 ; state_reg.cam1 ; pixel_count[15] ; clk          ; dclk        ; 1.000        ; 1.397      ; 1.699      ;
; 0.734 ; state_reg.cam1 ; pixel_count[16] ; clk          ; dclk        ; 1.000        ; 1.397      ; 1.699      ;
; 0.734 ; state_reg.cam1 ; pixel_count[17] ; clk          ; dclk        ; 1.000        ; 1.397      ; 1.699      ;
; 0.734 ; state_reg.cam1 ; pixel_count[19] ; clk          ; dclk        ; 1.000        ; 1.397      ; 1.699      ;
; 0.734 ; state_reg.cam1 ; pixel_count[18] ; clk          ; dclk        ; 1.000        ; 1.397      ; 1.699      ;
+-------+----------------+-----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'dclk'                                                                                     ;
+-------+----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.036 ; state_reg.cam1 ; pixel_count[10] ; clk          ; dclk        ; 0.000        ; 1.397      ; 1.699      ;
; 0.036 ; state_reg.cam1 ; pixel_count[11] ; clk          ; dclk        ; 0.000        ; 1.397      ; 1.699      ;
; 0.036 ; state_reg.cam1 ; pixel_count[12] ; clk          ; dclk        ; 0.000        ; 1.397      ; 1.699      ;
; 0.036 ; state_reg.cam1 ; pixel_count[13] ; clk          ; dclk        ; 0.000        ; 1.397      ; 1.699      ;
; 0.036 ; state_reg.cam1 ; pixel_count[14] ; clk          ; dclk        ; 0.000        ; 1.397      ; 1.699      ;
; 0.036 ; state_reg.cam1 ; pixel_count[15] ; clk          ; dclk        ; 0.000        ; 1.397      ; 1.699      ;
; 0.036 ; state_reg.cam1 ; pixel_count[16] ; clk          ; dclk        ; 0.000        ; 1.397      ; 1.699      ;
; 0.036 ; state_reg.cam1 ; pixel_count[17] ; clk          ; dclk        ; 0.000        ; 1.397      ; 1.699      ;
; 0.036 ; state_reg.cam1 ; pixel_count[19] ; clk          ; dclk        ; 0.000        ; 1.397      ; 1.699      ;
; 0.036 ; state_reg.cam1 ; pixel_count[18] ; clk          ; dclk        ; 0.000        ; 1.397      ; 1.699      ;
; 0.166 ; state_reg.idle ; pixel_count[10] ; clk          ; dclk        ; 0.000        ; 1.397      ; 1.829      ;
; 0.166 ; state_reg.idle ; pixel_count[11] ; clk          ; dclk        ; 0.000        ; 1.397      ; 1.829      ;
; 0.166 ; state_reg.idle ; pixel_count[12] ; clk          ; dclk        ; 0.000        ; 1.397      ; 1.829      ;
; 0.166 ; state_reg.idle ; pixel_count[13] ; clk          ; dclk        ; 0.000        ; 1.397      ; 1.829      ;
; 0.166 ; state_reg.idle ; pixel_count[14] ; clk          ; dclk        ; 0.000        ; 1.397      ; 1.829      ;
; 0.166 ; state_reg.idle ; pixel_count[15] ; clk          ; dclk        ; 0.000        ; 1.397      ; 1.829      ;
; 0.166 ; state_reg.idle ; pixel_count[16] ; clk          ; dclk        ; 0.000        ; 1.397      ; 1.829      ;
; 0.166 ; state_reg.idle ; pixel_count[17] ; clk          ; dclk        ; 0.000        ; 1.397      ; 1.829      ;
; 0.166 ; state_reg.idle ; pixel_count[19] ; clk          ; dclk        ; 0.000        ; 1.397      ; 1.829      ;
; 0.166 ; state_reg.idle ; pixel_count[18] ; clk          ; dclk        ; 0.000        ; 1.397      ; 1.829      ;
; 0.551 ; state_reg.cam1 ; pixel_count[0]  ; clk          ; dclk        ; 0.000        ; 1.352      ; 2.169      ;
; 0.552 ; state_reg.cam1 ; pixel_count[1]  ; clk          ; dclk        ; 0.000        ; 1.351      ; 2.169      ;
; 0.552 ; state_reg.cam1 ; pixel_count[2]  ; clk          ; dclk        ; 0.000        ; 1.351      ; 2.169      ;
; 0.552 ; state_reg.cam1 ; pixel_count[3]  ; clk          ; dclk        ; 0.000        ; 1.351      ; 2.169      ;
; 0.552 ; state_reg.cam1 ; pixel_count[4]  ; clk          ; dclk        ; 0.000        ; 1.351      ; 2.169      ;
; 0.552 ; state_reg.cam1 ; pixel_count[5]  ; clk          ; dclk        ; 0.000        ; 1.351      ; 2.169      ;
; 0.552 ; state_reg.cam1 ; pixel_count[6]  ; clk          ; dclk        ; 0.000        ; 1.351      ; 2.169      ;
; 0.552 ; state_reg.cam1 ; pixel_count[7]  ; clk          ; dclk        ; 0.000        ; 1.351      ; 2.169      ;
; 0.552 ; state_reg.cam1 ; pixel_count[8]  ; clk          ; dclk        ; 0.000        ; 1.351      ; 2.169      ;
; 0.552 ; state_reg.cam1 ; pixel_count[9]  ; clk          ; dclk        ; 0.000        ; 1.351      ; 2.169      ;
; 0.681 ; state_reg.idle ; pixel_count[0]  ; clk          ; dclk        ; 0.000        ; 1.352      ; 2.299      ;
; 0.682 ; state_reg.idle ; pixel_count[1]  ; clk          ; dclk        ; 0.000        ; 1.351      ; 2.299      ;
; 0.682 ; state_reg.idle ; pixel_count[2]  ; clk          ; dclk        ; 0.000        ; 1.351      ; 2.299      ;
; 0.682 ; state_reg.idle ; pixel_count[3]  ; clk          ; dclk        ; 0.000        ; 1.351      ; 2.299      ;
; 0.682 ; state_reg.idle ; pixel_count[4]  ; clk          ; dclk        ; 0.000        ; 1.351      ; 2.299      ;
; 0.682 ; state_reg.idle ; pixel_count[5]  ; clk          ; dclk        ; 0.000        ; 1.351      ; 2.299      ;
; 0.682 ; state_reg.idle ; pixel_count[6]  ; clk          ; dclk        ; 0.000        ; 1.351      ; 2.299      ;
; 0.682 ; state_reg.idle ; pixel_count[7]  ; clk          ; dclk        ; 0.000        ; 1.351      ; 2.299      ;
; 0.682 ; state_reg.idle ; pixel_count[8]  ; clk          ; dclk        ; 0.000        ; 1.351      ; 2.299      ;
; 0.682 ; state_reg.idle ; pixel_count[9]  ; clk          ; dclk        ; 0.000        ; 1.351      ; 2.299      ;
+-------+----------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'VGA_SYNC2:vga_cont2|pixel_clock_int'                                                                               ;
+-------+----------------+------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node      ; To Node          ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+------------------+--------------+-------------------------------------+--------------+------------+------------+
; 1.999 ; state_reg.cam2 ; pixel_count2[0]  ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; -0.053     ; 2.212      ;
; 1.999 ; state_reg.cam2 ; pixel_count2[1]  ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; -0.053     ; 2.212      ;
; 1.999 ; state_reg.cam2 ; pixel_count2[2]  ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; -0.053     ; 2.212      ;
; 1.999 ; state_reg.cam2 ; pixel_count2[3]  ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; -0.053     ; 2.212      ;
; 1.999 ; state_reg.cam2 ; pixel_count2[4]  ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; -0.053     ; 2.212      ;
; 1.999 ; state_reg.cam2 ; pixel_count2[5]  ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; -0.053     ; 2.212      ;
; 1.999 ; state_reg.cam2 ; pixel_count2[6]  ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; -0.053     ; 2.212      ;
; 1.999 ; state_reg.cam2 ; pixel_count2[7]  ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; -0.053     ; 2.212      ;
; 1.999 ; state_reg.cam2 ; pixel_count2[8]  ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; -0.053     ; 2.212      ;
; 2.033 ; state_reg.cam2 ; pixel_count2[10] ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; -0.056     ; 2.243      ;
; 2.033 ; state_reg.cam2 ; pixel_count2[11] ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; -0.056     ; 2.243      ;
; 2.033 ; state_reg.cam2 ; pixel_count2[12] ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; -0.056     ; 2.243      ;
; 2.033 ; state_reg.cam2 ; pixel_count2[13] ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; -0.056     ; 2.243      ;
; 2.033 ; state_reg.cam2 ; pixel_count2[14] ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; -0.056     ; 2.243      ;
; 2.033 ; state_reg.cam2 ; pixel_count2[15] ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; -0.056     ; 2.243      ;
; 2.033 ; state_reg.cam2 ; pixel_count2[16] ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; -0.056     ; 2.243      ;
; 2.033 ; state_reg.cam2 ; pixel_count2[17] ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; -0.056     ; 2.243      ;
; 2.033 ; state_reg.cam2 ; pixel_count2[9]  ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; -0.056     ; 2.243      ;
+-------+----------------+------------------+--------------+-------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; VGA_SYNC2:vga_cont2|pixel_clock_int ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; VGA_SYNC2:vga_cont2|pixel_clock_int ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_gen_sram_reg[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_gen_sram_reg[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_gen_sram_reg[10]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_gen_sram_reg[10]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_gen_sram_reg[11]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_gen_sram_reg[11]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_gen_sram_reg[12]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_gen_sram_reg[12]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_gen_sram_reg[13]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_gen_sram_reg[13]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_gen_sram_reg[14]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_gen_sram_reg[14]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_gen_sram_reg[15]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_gen_sram_reg[15]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_gen_sram_reg[16]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_gen_sram_reg[16]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_gen_sram_reg[17]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_gen_sram_reg[17]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_gen_sram_reg[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_gen_sram_reg[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_gen_sram_reg[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_gen_sram_reg[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_gen_sram_reg[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_gen_sram_reg[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_gen_sram_reg[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_gen_sram_reg[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_gen_sram_reg[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_gen_sram_reg[5]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_gen_sram_reg[6]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_gen_sram_reg[6]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_gen_sram_reg[7]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_gen_sram_reg[7]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_gen_sram_reg[8]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_gen_sram_reg[8]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_gen_sram_reg[9]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_gen_sram_reg[9]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_sram_limit_reg[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_sram_limit_reg[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_sram_limit_reg[10]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_sram_limit_reg[10]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_sram_limit_reg[11]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_sram_limit_reg[11]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_sram_limit_reg[12]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_sram_limit_reg[12]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_sram_limit_reg[13]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_sram_limit_reg[13]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_sram_limit_reg[14]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_sram_limit_reg[14]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_sram_limit_reg[15]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_sram_limit_reg[15]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_sram_limit_reg[16]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_sram_limit_reg[16]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_sram_limit_reg[17]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_sram_limit_reg[17]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_sram_limit_reg[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_sram_limit_reg[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_sram_limit_reg[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_sram_limit_reg[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_sram_limit_reg[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_sram_limit_reg[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_sram_limit_reg[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_sram_limit_reg[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_sram_limit_reg[5]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_sram_limit_reg[5]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_sram_limit_reg[6]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_sram_limit_reg[6]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_sram_limit_reg[7]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_sram_limit_reg[7]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_sram_limit_reg[8]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_sram_limit_reg[8]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_sram_limit_reg[9]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_sram_limit_reg[9]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cam_clk                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cam_clk                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; counter[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; counter[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; counter[1]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; counter[1]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; counter[2]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; counter[2]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; counter[3]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; counter[3]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; data_f2m_sram_reg[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; data_f2m_sram_reg[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; data_f2m_sram_reg[10]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; data_f2m_sram_reg[10]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; data_f2m_sram_reg[11]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; data_f2m_sram_reg[11]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; data_f2m_sram_reg[12]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; data_f2m_sram_reg[12]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; data_f2m_sram_reg[13]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; data_f2m_sram_reg[13]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; data_f2m_sram_reg[14]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; data_f2m_sram_reg[14]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; data_f2m_sram_reg[15]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; data_f2m_sram_reg[15]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; data_f2m_sram_reg[1]                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'dclk'                                                               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; dclk  ; Rise       ; dclk                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[16]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[16]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[17]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[17]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[18]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[18]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[19]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[19]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[9]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dclk  ; Rise       ; dclk|combout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dclk  ; Rise       ; dclk|combout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[10]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[10]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[11]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[11]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[12]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[12]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[13]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[13]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[14]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[14]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[15]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[15]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[16]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[16]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[17]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[17]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[18]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[18]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[19]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[19]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[3]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[3]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[4]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[4]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[5]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[5]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[6]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[6]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[7]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[7]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[8]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[8]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[9]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[9]|clk  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'vsync'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; vsync ; Rise       ; vsync                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vsync ; Rise       ; Selector1~0|combout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vsync ; Rise       ; Selector1~0|combout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vsync ; Rise       ; Selector1~0|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vsync ; Rise       ; Selector1~0|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vsync ; Fall       ; im_LB[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vsync ; Fall       ; im_LB[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vsync ; Rise       ; im_LB[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vsync ; Rise       ; im_LB[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vsync ; Fall       ; im_LB[1]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vsync ; Fall       ; im_LB[1]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vsync ; Rise       ; im_LB[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vsync ; Rise       ; im_LB[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vsync ; Fall       ; im_LB[2]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vsync ; Fall       ; im_LB[2]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vsync ; Rise       ; im_LB[2]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vsync ; Rise       ; im_LB[2]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vsync ; Fall       ; im_LB[3]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vsync ; Fall       ; im_LB[3]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vsync ; Rise       ; im_LB[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vsync ; Rise       ; im_LB[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vsync ; Fall       ; im_LB[4]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vsync ; Fall       ; im_LB[4]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vsync ; Rise       ; im_LB[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vsync ; Rise       ; im_LB[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vsync ; Fall       ; im_LB[5]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vsync ; Fall       ; im_LB[5]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vsync ; Rise       ; im_LB[5]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vsync ; Rise       ; im_LB[5]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vsync ; Fall       ; im_LB[6]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vsync ; Fall       ; im_LB[6]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vsync ; Rise       ; im_LB[6]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vsync ; Rise       ; im_LB[6]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vsync ; Rise       ; im_LB[6]~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vsync ; Rise       ; im_LB[6]~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vsync ; Rise       ; im_LB[6]~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vsync ; Rise       ; im_LB[6]~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vsync ; Rise       ; im_LB[6]~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vsync ; Rise       ; im_LB[6]~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vsync ; Rise       ; im_LB[6]~0|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vsync ; Rise       ; im_LB[6]~0|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vsync ; Fall       ; im_LB[7]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vsync ; Fall       ; im_LB[7]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vsync ; Rise       ; im_LB[7]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vsync ; Rise       ; im_LB[7]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vsync ; Rise       ; vsync|combout              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vsync ; Rise       ; vsync|combout              ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'VGA_SYNC2:vga_cont2|pixel_clock_int'                                                                              ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|h_count[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|h_count[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|h_count[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|h_count[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|h_count[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|h_count[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|h_count[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|h_count[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|h_count[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|h_count[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|h_count[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|h_count[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|h_count[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|h_count[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|h_count[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|h_count[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|h_count[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|h_count[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|h_count[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|h_count[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|horiz_sync      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|horiz_sync      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|horiz_sync_out  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|horiz_sync_out  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_column[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_column[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_column[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_column[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_column[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_column[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_column[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_column[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_column[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_column[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_column[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_column[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_column[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_column[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_column[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_column[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_column[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_column[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_column[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_column[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_row[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_row[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_row[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_row[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_row[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_row[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_row[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_row[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_row[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_row[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_row[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_row[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_row[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_row[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_row[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_row[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_row[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_row[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|v_count[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|v_count[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|v_count[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|v_count[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|v_count[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|v_count[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|v_count[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|v_count[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|v_count[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|v_count[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|v_count[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|v_count[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|v_count[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|v_count[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|v_count[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|v_count[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|v_count[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|v_count[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|v_count[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|v_count[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|vert_sync       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|vert_sync       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|vert_sync_out   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|vert_sync_out   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|video_on_h      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|video_on_h      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|video_on_v      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|video_on_v      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; pixel_count2[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; pixel_count2[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; pixel_count2[10]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; pixel_count2[10]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; pixel_count2[11]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; pixel_count2[11]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; pixel_count2[12]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; pixel_count2[12]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; pixel_count2[13]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; pixel_count2[13]                    ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; btn_pic        ; clk        ; 7.082 ; 7.082 ; Rise       ; clk             ;
; im[*]          ; clk        ; 5.199 ; 5.199 ; Rise       ; clk             ;
;  im[0]         ; clk        ; 5.199 ; 5.199 ; Rise       ; clk             ;
;  im[1]         ; clk        ; 5.168 ; 5.168 ; Rise       ; clk             ;
;  im[2]         ; clk        ; 5.191 ; 5.191 ; Rise       ; clk             ;
;  im[3]         ; clk        ; 5.040 ; 5.040 ; Rise       ; clk             ;
;  im[4]         ; clk        ; 4.704 ; 4.704 ; Rise       ; clk             ;
;  im[5]         ; clk        ; 5.115 ; 5.115 ; Rise       ; clk             ;
;  im[6]         ; clk        ; 5.035 ; 5.035 ; Rise       ; clk             ;
;  im[7]         ; clk        ; 4.916 ; 4.916 ; Rise       ; clk             ;
; sram_data[*]   ; clk        ; 4.253 ; 4.253 ; Rise       ; clk             ;
;  sram_data[0]  ; clk        ; 3.604 ; 3.604 ; Rise       ; clk             ;
;  sram_data[1]  ; clk        ; 3.628 ; 3.628 ; Rise       ; clk             ;
;  sram_data[2]  ; clk        ; 4.004 ; 4.004 ; Rise       ; clk             ;
;  sram_data[3]  ; clk        ; 4.013 ; 4.013 ; Rise       ; clk             ;
;  sram_data[4]  ; clk        ; 3.977 ; 3.977 ; Rise       ; clk             ;
;  sram_data[5]  ; clk        ; 4.249 ; 4.249 ; Rise       ; clk             ;
;  sram_data[6]  ; clk        ; 4.228 ; 4.228 ; Rise       ; clk             ;
;  sram_data[7]  ; clk        ; 4.253 ; 4.253 ; Rise       ; clk             ;
;  sram_data[8]  ; clk        ; 4.070 ; 4.070 ; Rise       ; clk             ;
;  sram_data[9]  ; clk        ; 4.123 ; 4.123 ; Rise       ; clk             ;
;  sram_data[10] ; clk        ; 3.759 ; 3.759 ; Rise       ; clk             ;
;  sram_data[11] ; clk        ; 3.773 ; 3.773 ; Rise       ; clk             ;
;  sram_data[12] ; clk        ; 3.773 ; 3.773 ; Rise       ; clk             ;
;  sram_data[13] ; clk        ; 3.799 ; 3.799 ; Rise       ; clk             ;
;  sram_data[14] ; clk        ; 3.791 ; 3.791 ; Rise       ; clk             ;
;  sram_data[15] ; clk        ; 4.041 ; 4.041 ; Rise       ; clk             ;
; vsync          ; clk        ; 3.209 ; 3.209 ; Rise       ; clk             ;
; hblk           ; dclk       ; 5.112 ; 5.112 ; Rise       ; dclk            ;
; vsync          ; dclk       ; 1.277 ; 1.277 ; Rise       ; dclk            ;
; im[*]          ; vsync      ; 1.254 ; 1.254 ; Fall       ; vsync           ;
;  im[0]         ; vsync      ; 0.979 ; 0.979 ; Fall       ; vsync           ;
;  im[1]         ; vsync      ; 1.254 ; 1.254 ; Fall       ; vsync           ;
;  im[2]         ; vsync      ; 0.660 ; 0.660 ; Fall       ; vsync           ;
;  im[3]         ; vsync      ; 0.819 ; 0.819 ; Fall       ; vsync           ;
;  im[4]         ; vsync      ; 0.464 ; 0.464 ; Fall       ; vsync           ;
;  im[5]         ; vsync      ; 0.771 ; 0.771 ; Fall       ; vsync           ;
;  im[6]         ; vsync      ; 0.677 ; 0.677 ; Fall       ; vsync           ;
;  im[7]         ; vsync      ; 0.710 ; 0.710 ; Fall       ; vsync           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; btn_pic        ; clk        ; -4.465 ; -4.465 ; Rise       ; clk             ;
; im[*]          ; clk        ; -4.474 ; -4.474 ; Rise       ; clk             ;
;  im[0]         ; clk        ; -4.969 ; -4.969 ; Rise       ; clk             ;
;  im[1]         ; clk        ; -4.938 ; -4.938 ; Rise       ; clk             ;
;  im[2]         ; clk        ; -4.961 ; -4.961 ; Rise       ; clk             ;
;  im[3]         ; clk        ; -4.810 ; -4.810 ; Rise       ; clk             ;
;  im[4]         ; clk        ; -4.474 ; -4.474 ; Rise       ; clk             ;
;  im[5]         ; clk        ; -4.885 ; -4.885 ; Rise       ; clk             ;
;  im[6]         ; clk        ; -4.805 ; -4.805 ; Rise       ; clk             ;
;  im[7]         ; clk        ; -4.686 ; -4.686 ; Rise       ; clk             ;
; sram_data[*]   ; clk        ; -3.374 ; -3.374 ; Rise       ; clk             ;
;  sram_data[0]  ; clk        ; -3.374 ; -3.374 ; Rise       ; clk             ;
;  sram_data[1]  ; clk        ; -3.398 ; -3.398 ; Rise       ; clk             ;
;  sram_data[2]  ; clk        ; -3.774 ; -3.774 ; Rise       ; clk             ;
;  sram_data[3]  ; clk        ; -3.783 ; -3.783 ; Rise       ; clk             ;
;  sram_data[4]  ; clk        ; -3.747 ; -3.747 ; Rise       ; clk             ;
;  sram_data[5]  ; clk        ; -4.019 ; -4.019 ; Rise       ; clk             ;
;  sram_data[6]  ; clk        ; -3.998 ; -3.998 ; Rise       ; clk             ;
;  sram_data[7]  ; clk        ; -4.023 ; -4.023 ; Rise       ; clk             ;
;  sram_data[8]  ; clk        ; -3.840 ; -3.840 ; Rise       ; clk             ;
;  sram_data[9]  ; clk        ; -3.893 ; -3.893 ; Rise       ; clk             ;
;  sram_data[10] ; clk        ; -3.529 ; -3.529 ; Rise       ; clk             ;
;  sram_data[11] ; clk        ; -3.543 ; -3.543 ; Rise       ; clk             ;
;  sram_data[12] ; clk        ; -3.543 ; -3.543 ; Rise       ; clk             ;
;  sram_data[13] ; clk        ; -3.569 ; -3.569 ; Rise       ; clk             ;
;  sram_data[14] ; clk        ; -3.561 ; -3.561 ; Rise       ; clk             ;
;  sram_data[15] ; clk        ; -3.811 ; -3.811 ; Rise       ; clk             ;
; vsync          ; clk        ; -1.428 ; -1.428 ; Rise       ; clk             ;
; hblk           ; dclk       ; -4.471 ; -4.471 ; Rise       ; dclk            ;
; vsync          ; dclk       ; -0.636 ; -0.636 ; Rise       ; dclk            ;
; im[*]          ; vsync      ; 0.211  ; 0.211  ; Fall       ; vsync           ;
;  im[0]         ; vsync      ; -0.309 ; -0.309 ; Fall       ; vsync           ;
;  im[1]         ; vsync      ; -0.403 ; -0.403 ; Fall       ; vsync           ;
;  im[2]         ; vsync      ; 0.007  ; 0.007  ; Fall       ; vsync           ;
;  im[3]         ; vsync      ; -0.150 ; -0.150 ; Fall       ; vsync           ;
;  im[4]         ; vsync      ; 0.211  ; 0.211  ; Fall       ; vsync           ;
;  im[5]         ; vsync      ; -0.097 ; -0.097 ; Fall       ; vsync           ;
;  im[6]         ; vsync      ; 0.167  ; 0.167  ; Fall       ; vsync           ;
;  im[7]         ; vsync      ; -0.035 ; -0.035 ; Fall       ; vsync           ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                     ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; Data Port      ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; VGA_BLANK      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 9.004  ; 9.004  ; Rise       ; VGA_SYNC2:vga_cont2|pixel_clock_int ;
; VGA_CLK        ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 4.120  ;        ; Rise       ; VGA_SYNC2:vga_cont2|pixel_clock_int ;
; VGA_HS         ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 7.805  ; 7.805  ; Rise       ; VGA_SYNC2:vga_cont2|pixel_clock_int ;
; VGA_VS         ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 7.794  ; 7.794  ; Rise       ; VGA_SYNC2:vga_cont2|pixel_clock_int ;
; VGA_CLK        ; VGA_SYNC2:vga_cont2|pixel_clock_int ;        ; 4.120  ; Fall       ; VGA_SYNC2:vga_cont2|pixel_clock_int ;
; LEDG[*]        ; clk                                 ; 12.498 ; 12.498 ; Rise       ; clk                                 ;
;  LEDG[0]       ; clk                                 ; 12.292 ; 12.292 ; Rise       ; clk                                 ;
;  LEDG[1]       ; clk                                 ; 12.384 ; 12.384 ; Rise       ; clk                                 ;
;  LEDG[2]       ; clk                                 ; 12.498 ; 12.498 ; Rise       ; clk                                 ;
;  LEDG[3]       ; clk                                 ; 12.138 ; 12.138 ; Rise       ; clk                                 ;
; LEDR[*]        ; clk                                 ; 8.609  ; 8.609  ; Rise       ; clk                                 ;
;  LEDR[0]       ; clk                                 ; 8.544  ; 8.544  ; Rise       ; clk                                 ;
;  LEDR[1]       ; clk                                 ; 7.892  ; 7.892  ; Rise       ; clk                                 ;
;  LEDR[2]       ; clk                                 ; 8.609  ; 8.609  ; Rise       ; clk                                 ;
; VGA_R[*]       ; clk                                 ; 9.173  ; 9.173  ; Rise       ; clk                                 ;
;  VGA_R[0]      ; clk                                 ; 7.924  ; 7.924  ; Rise       ; clk                                 ;
;  VGA_R[1]      ; clk                                 ; 7.967  ; 7.967  ; Rise       ; clk                                 ;
;  VGA_R[2]      ; clk                                 ; 9.060  ; 9.060  ; Rise       ; clk                                 ;
;  VGA_R[3]      ; clk                                 ; 9.173  ; 9.173  ; Rise       ; clk                                 ;
;  VGA_R[4]      ; clk                                 ; 8.602  ; 8.602  ; Rise       ; clk                                 ;
;  VGA_R[5]      ; clk                                 ; 9.124  ; 9.124  ; Rise       ; clk                                 ;
;  VGA_R[6]      ; clk                                 ; 8.858  ; 8.858  ; Rise       ; clk                                 ;
;  VGA_R[7]      ; clk                                 ; 8.420  ; 8.420  ; Rise       ; clk                                 ;
;  VGA_R[8]      ; clk                                 ; 8.842  ; 8.842  ; Rise       ; clk                                 ;
;  VGA_R[9]      ; clk                                 ; 8.848  ; 8.848  ; Rise       ; clk                                 ;
; extclk         ; clk                                 ; 6.114  ; 6.114  ; Rise       ; clk                                 ;
; led0[*]        ; clk                                 ; 10.349 ; 10.349 ; Rise       ; clk                                 ;
;  led0[0]       ; clk                                 ; 8.434  ; 8.434  ; Rise       ; clk                                 ;
;  led0[1]       ; clk                                 ; 8.549  ; 8.549  ; Rise       ; clk                                 ;
;  led0[2]       ; clk                                 ; 8.563  ; 8.563  ; Rise       ; clk                                 ;
;  led0[3]       ; clk                                 ; 10.338 ; 10.338 ; Rise       ; clk                                 ;
;  led0[4]       ; clk                                 ; 10.349 ; 10.349 ; Rise       ; clk                                 ;
;  led0[5]       ; clk                                 ; 10.143 ; 10.143 ; Rise       ; clk                                 ;
;  led0[6]       ; clk                                 ; 8.814  ; 8.814  ; Rise       ; clk                                 ;
; led1[*]        ; clk                                 ; 11.946 ; 11.946 ; Rise       ; clk                                 ;
;  led1[0]       ; clk                                 ; 9.591  ; 9.591  ; Rise       ; clk                                 ;
;  led1[1]       ; clk                                 ; 10.441 ; 10.441 ; Rise       ; clk                                 ;
;  led1[2]       ; clk                                 ; 10.190 ; 10.190 ; Rise       ; clk                                 ;
;  led1[3]       ; clk                                 ; 10.274 ; 10.274 ; Rise       ; clk                                 ;
;  led1[4]       ; clk                                 ; 11.946 ; 11.946 ; Rise       ; clk                                 ;
;  led1[5]       ; clk                                 ; 9.961  ; 9.961  ; Rise       ; clk                                 ;
;  led1[6]       ; clk                                 ; 11.108 ; 11.108 ; Rise       ; clk                                 ;
; led2[*]        ; clk                                 ; 10.747 ; 10.747 ; Rise       ; clk                                 ;
;  led2[0]       ; clk                                 ; 10.747 ; 10.747 ; Rise       ; clk                                 ;
;  led2[1]       ; clk                                 ; 10.527 ; 10.527 ; Rise       ; clk                                 ;
;  led2[2]       ; clk                                 ; 10.560 ; 10.560 ; Rise       ; clk                                 ;
;  led2[3]       ; clk                                 ; 10.591 ; 10.591 ; Rise       ; clk                                 ;
;  led2[4]       ; clk                                 ; 10.525 ; 10.525 ; Rise       ; clk                                 ;
;  led2[5]       ; clk                                 ; 10.522 ; 10.522 ; Rise       ; clk                                 ;
;  led2[6]       ; clk                                 ; 10.553 ; 10.553 ; Rise       ; clk                                 ;
; led3[*]        ; clk                                 ; 10.997 ; 10.997 ; Rise       ; clk                                 ;
;  led3[0]       ; clk                                 ; 9.253  ; 9.253  ; Rise       ; clk                                 ;
;  led3[1]       ; clk                                 ; 10.030 ; 10.030 ; Rise       ; clk                                 ;
;  led3[2]       ; clk                                 ; 9.504  ; 9.504  ; Rise       ; clk                                 ;
;  led3[3]       ; clk                                 ; 10.997 ; 10.997 ; Rise       ; clk                                 ;
;  led3[4]       ; clk                                 ; 9.101  ; 9.101  ; Rise       ; clk                                 ;
;  led3[5]       ; clk                                 ; 9.658  ; 9.658  ; Rise       ; clk                                 ;
;  led3[6]       ; clk                                 ; 9.469  ; 9.469  ; Rise       ; clk                                 ;
; led4[*]        ; clk                                 ; 8.588  ; 8.588  ; Rise       ; clk                                 ;
;  led4[0]       ; clk                                 ; 8.512  ; 8.512  ; Rise       ; clk                                 ;
;  led4[2]       ; clk                                 ; 8.588  ; 8.588  ; Rise       ; clk                                 ;
;  led4[3]       ; clk                                 ; 8.341  ; 8.341  ; Rise       ; clk                                 ;
;  led4[4]       ; clk                                 ; 7.470  ; 7.470  ; Rise       ; clk                                 ;
;  led4[5]       ; clk                                 ; 8.346  ; 8.346  ; Rise       ; clk                                 ;
;  led4[6]       ; clk                                 ; 7.324  ; 7.324  ; Rise       ; clk                                 ;
; led5[*]        ; clk                                 ; 8.657  ; 8.657  ; Rise       ; clk                                 ;
;  led5[0]       ; clk                                 ; 8.051  ; 8.051  ; Rise       ; clk                                 ;
;  led5[1]       ; clk                                 ; 7.876  ; 7.876  ; Rise       ; clk                                 ;
;  led5[2]       ; clk                                 ; 7.998  ; 7.998  ; Rise       ; clk                                 ;
;  led5[3]       ; clk                                 ; 8.066  ; 8.066  ; Rise       ; clk                                 ;
;  led5[4]       ; clk                                 ; 8.022  ; 8.022  ; Rise       ; clk                                 ;
;  led5[5]       ; clk                                 ; 8.657  ; 8.657  ; Rise       ; clk                                 ;
;  led5[6]       ; clk                                 ; 7.614  ; 7.614  ; Rise       ; clk                                 ;
; led6[*]        ; clk                                 ; 7.854  ; 7.854  ; Rise       ; clk                                 ;
;  led6[0]       ; clk                                 ; 7.271  ; 7.271  ; Rise       ; clk                                 ;
;  led6[1]       ; clk                                 ; 7.540  ; 7.540  ; Rise       ; clk                                 ;
;  led6[2]       ; clk                                 ; 7.709  ; 7.709  ; Rise       ; clk                                 ;
;  led6[3]       ; clk                                 ; 7.799  ; 7.799  ; Rise       ; clk                                 ;
;  led6[4]       ; clk                                 ; 7.814  ; 7.814  ; Rise       ; clk                                 ;
;  led6[5]       ; clk                                 ; 7.854  ; 7.854  ; Rise       ; clk                                 ;
;  led6[6]       ; clk                                 ; 7.791  ; 7.791  ; Rise       ; clk                                 ;
; led7[*]        ; clk                                 ; 8.088  ; 8.088  ; Rise       ; clk                                 ;
;  led7[0]       ; clk                                 ; 8.040  ; 8.040  ; Rise       ; clk                                 ;
;  led7[1]       ; clk                                 ; 8.078  ; 8.078  ; Rise       ; clk                                 ;
;  led7[2]       ; clk                                 ; 7.864  ; 7.864  ; Rise       ; clk                                 ;
;  led7[3]       ; clk                                 ; 7.880  ; 7.880  ; Rise       ; clk                                 ;
;  led7[4]       ; clk                                 ; 7.907  ; 7.907  ; Rise       ; clk                                 ;
;  led7[5]       ; clk                                 ; 8.088  ; 8.088  ; Rise       ; clk                                 ;
;  led7[6]       ; clk                                 ; 8.071  ; 8.071  ; Rise       ; clk                                 ;
; oe_n           ; clk                                 ; 7.734  ; 7.734  ; Rise       ; clk                                 ;
; sram_addr[*]   ; clk                                 ; 8.203  ; 8.203  ; Rise       ; clk                                 ;
;  sram_addr[0]  ; clk                                 ; 7.647  ; 7.647  ; Rise       ; clk                                 ;
;  sram_addr[1]  ; clk                                 ; 8.028  ; 8.028  ; Rise       ; clk                                 ;
;  sram_addr[2]  ; clk                                 ; 8.046  ; 8.046  ; Rise       ; clk                                 ;
;  sram_addr[3]  ; clk                                 ; 7.592  ; 7.592  ; Rise       ; clk                                 ;
;  sram_addr[4]  ; clk                                 ; 7.787  ; 7.787  ; Rise       ; clk                                 ;
;  sram_addr[5]  ; clk                                 ; 8.203  ; 8.203  ; Rise       ; clk                                 ;
;  sram_addr[6]  ; clk                                 ; 7.801  ; 7.801  ; Rise       ; clk                                 ;
;  sram_addr[7]  ; clk                                 ; 8.038  ; 8.038  ; Rise       ; clk                                 ;
;  sram_addr[8]  ; clk                                 ; 8.052  ; 8.052  ; Rise       ; clk                                 ;
;  sram_addr[9]  ; clk                                 ; 8.068  ; 8.068  ; Rise       ; clk                                 ;
;  sram_addr[10] ; clk                                 ; 7.823  ; 7.823  ; Rise       ; clk                                 ;
;  sram_addr[11] ; clk                                 ; 7.611  ; 7.611  ; Rise       ; clk                                 ;
;  sram_addr[12] ; clk                                 ; 7.854  ; 7.854  ; Rise       ; clk                                 ;
;  sram_addr[13] ; clk                                 ; 7.979  ; 7.979  ; Rise       ; clk                                 ;
;  sram_addr[14] ; clk                                 ; 7.811  ; 7.811  ; Rise       ; clk                                 ;
;  sram_addr[15] ; clk                                 ; 7.752  ; 7.752  ; Rise       ; clk                                 ;
;  sram_addr[16] ; clk                                 ; 7.868  ; 7.868  ; Rise       ; clk                                 ;
;  sram_addr[17] ; clk                                 ; 7.603  ; 7.603  ; Rise       ; clk                                 ;
; sram_data[*]   ; clk                                 ; 8.097  ; 8.097  ; Rise       ; clk                                 ;
;  sram_data[0]  ; clk                                 ; 7.813  ; 7.813  ; Rise       ; clk                                 ;
;  sram_data[1]  ; clk                                 ; 7.678  ; 7.678  ; Rise       ; clk                                 ;
;  sram_data[2]  ; clk                                 ; 7.403  ; 7.403  ; Rise       ; clk                                 ;
;  sram_data[3]  ; clk                                 ; 7.558  ; 7.558  ; Rise       ; clk                                 ;
;  sram_data[4]  ; clk                                 ; 7.927  ; 7.927  ; Rise       ; clk                                 ;
;  sram_data[5]  ; clk                                 ; 7.410  ; 7.410  ; Rise       ; clk                                 ;
;  sram_data[6]  ; clk                                 ; 8.027  ; 8.027  ; Rise       ; clk                                 ;
;  sram_data[7]  ; clk                                 ; 7.637  ; 7.637  ; Rise       ; clk                                 ;
;  sram_data[8]  ; clk                                 ; 7.318  ; 7.318  ; Rise       ; clk                                 ;
;  sram_data[9]  ; clk                                 ; 7.324  ; 7.324  ; Rise       ; clk                                 ;
;  sram_data[10] ; clk                                 ; 7.324  ; 7.324  ; Rise       ; clk                                 ;
;  sram_data[11] ; clk                                 ; 6.900  ; 6.900  ; Rise       ; clk                                 ;
;  sram_data[12] ; clk                                 ; 7.889  ; 7.889  ; Rise       ; clk                                 ;
;  sram_data[13] ; clk                                 ; 7.670  ; 7.670  ; Rise       ; clk                                 ;
;  sram_data[14] ; clk                                 ; 7.885  ; 7.885  ; Rise       ; clk                                 ;
;  sram_data[15] ; clk                                 ; 8.097  ; 8.097  ; Rise       ; clk                                 ;
; we_n           ; clk                                 ; 7.948  ; 7.948  ; Rise       ; clk                                 ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                             ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; Data Port      ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; VGA_BLANK      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 8.368  ; 8.368  ; Rise       ; VGA_SYNC2:vga_cont2|pixel_clock_int ;
; VGA_CLK        ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 4.120  ;        ; Rise       ; VGA_SYNC2:vga_cont2|pixel_clock_int ;
; VGA_HS         ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 7.805  ; 7.805  ; Rise       ; VGA_SYNC2:vga_cont2|pixel_clock_int ;
; VGA_VS         ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 7.794  ; 7.794  ; Rise       ; VGA_SYNC2:vga_cont2|pixel_clock_int ;
; VGA_CLK        ; VGA_SYNC2:vga_cont2|pixel_clock_int ;        ; 4.120  ; Fall       ; VGA_SYNC2:vga_cont2|pixel_clock_int ;
; LEDG[*]        ; clk                                 ; 10.900 ; 10.900 ; Rise       ; clk                                 ;
;  LEDG[0]       ; clk                                 ; 10.900 ; 10.900 ; Rise       ; clk                                 ;
;  LEDG[1]       ; clk                                 ; 11.366 ; 11.366 ; Rise       ; clk                                 ;
;  LEDG[2]       ; clk                                 ; 11.493 ; 11.493 ; Rise       ; clk                                 ;
;  LEDG[3]       ; clk                                 ; 11.175 ; 11.175 ; Rise       ; clk                                 ;
; LEDR[*]        ; clk                                 ; 7.892  ; 7.892  ; Rise       ; clk                                 ;
;  LEDR[0]       ; clk                                 ; 8.544  ; 8.544  ; Rise       ; clk                                 ;
;  LEDR[1]       ; clk                                 ; 7.892  ; 7.892  ; Rise       ; clk                                 ;
;  LEDR[2]       ; clk                                 ; 8.609  ; 8.609  ; Rise       ; clk                                 ;
; VGA_R[*]       ; clk                                 ; 7.502  ; 7.502  ; Rise       ; clk                                 ;
;  VGA_R[0]      ; clk                                 ; 7.924  ; 7.924  ; Rise       ; clk                                 ;
;  VGA_R[1]      ; clk                                 ; 7.967  ; 7.967  ; Rise       ; clk                                 ;
;  VGA_R[2]      ; clk                                 ; 8.139  ; 8.139  ; Rise       ; clk                                 ;
;  VGA_R[3]      ; clk                                 ; 8.247  ; 8.247  ; Rise       ; clk                                 ;
;  VGA_R[4]      ; clk                                 ; 7.677  ; 7.677  ; Rise       ; clk                                 ;
;  VGA_R[5]      ; clk                                 ; 8.199  ; 8.199  ; Rise       ; clk                                 ;
;  VGA_R[6]      ; clk                                 ; 7.940  ; 7.940  ; Rise       ; clk                                 ;
;  VGA_R[7]      ; clk                                 ; 7.502  ; 7.502  ; Rise       ; clk                                 ;
;  VGA_R[8]      ; clk                                 ; 7.923  ; 7.923  ; Rise       ; clk                                 ;
;  VGA_R[9]      ; clk                                 ; 7.928  ; 7.928  ; Rise       ; clk                                 ;
; extclk         ; clk                                 ; 6.114  ; 6.114  ; Rise       ; clk                                 ;
; led0[*]        ; clk                                 ; 8.105  ; 8.105  ; Rise       ; clk                                 ;
;  led0[0]       ; clk                                 ; 8.105  ; 8.105  ; Rise       ; clk                                 ;
;  led0[1]       ; clk                                 ; 8.220  ; 8.220  ; Rise       ; clk                                 ;
;  led0[2]       ; clk                                 ; 8.233  ; 8.233  ; Rise       ; clk                                 ;
;  led0[3]       ; clk                                 ; 8.692  ; 8.692  ; Rise       ; clk                                 ;
;  led0[4]       ; clk                                 ; 8.696  ; 8.696  ; Rise       ; clk                                 ;
;  led0[5]       ; clk                                 ; 8.492  ; 8.492  ; Rise       ; clk                                 ;
;  led0[6]       ; clk                                 ; 8.484  ; 8.484  ; Rise       ; clk                                 ;
; led1[*]        ; clk                                 ; 8.760  ; 8.760  ; Rise       ; clk                                 ;
;  led1[0]       ; clk                                 ; 9.287  ; 9.287  ; Rise       ; clk                                 ;
;  led1[1]       ; clk                                 ; 10.138 ; 10.138 ; Rise       ; clk                                 ;
;  led1[2]       ; clk                                 ; 8.983  ; 8.983  ; Rise       ; clk                                 ;
;  led1[3]       ; clk                                 ; 9.970  ; 9.970  ; Rise       ; clk                                 ;
;  led1[4]       ; clk                                 ; 10.744 ; 10.744 ; Rise       ; clk                                 ;
;  led1[5]       ; clk                                 ; 8.760  ; 8.760  ; Rise       ; clk                                 ;
;  led1[6]       ; clk                                 ; 9.901  ; 9.901  ; Rise       ; clk                                 ;
; led2[*]        ; clk                                 ; 9.775  ; 9.775  ; Rise       ; clk                                 ;
;  led2[0]       ; clk                                 ; 9.991  ; 9.991  ; Rise       ; clk                                 ;
;  led2[1]       ; clk                                 ; 9.775  ; 9.775  ; Rise       ; clk                                 ;
;  led2[2]       ; clk                                 ; 9.808  ; 9.808  ; Rise       ; clk                                 ;
;  led2[3]       ; clk                                 ; 9.842  ; 9.842  ; Rise       ; clk                                 ;
;  led2[4]       ; clk                                 ; 9.788  ; 9.788  ; Rise       ; clk                                 ;
;  led2[5]       ; clk                                 ; 9.784  ; 9.784  ; Rise       ; clk                                 ;
;  led2[6]       ; clk                                 ; 9.819  ; 9.819  ; Rise       ; clk                                 ;
; led3[*]        ; clk                                 ; 8.697  ; 8.697  ; Rise       ; clk                                 ;
;  led3[0]       ; clk                                 ; 8.849  ; 8.849  ; Rise       ; clk                                 ;
;  led3[1]       ; clk                                 ; 9.625  ; 9.625  ; Rise       ; clk                                 ;
;  led3[2]       ; clk                                 ; 9.127  ; 9.127  ; Rise       ; clk                                 ;
;  led3[3]       ; clk                                 ; 10.593 ; 10.593 ; Rise       ; clk                                 ;
;  led3[4]       ; clk                                 ; 8.697  ; 8.697  ; Rise       ; clk                                 ;
;  led3[5]       ; clk                                 ; 8.982  ; 8.982  ; Rise       ; clk                                 ;
;  led3[6]       ; clk                                 ; 9.060  ; 9.060  ; Rise       ; clk                                 ;
; led4[*]        ; clk                                 ; 7.324  ; 7.324  ; Rise       ; clk                                 ;
;  led4[0]       ; clk                                 ; 7.945  ; 7.945  ; Rise       ; clk                                 ;
;  led4[2]       ; clk                                 ; 8.064  ; 8.064  ; Rise       ; clk                                 ;
;  led4[3]       ; clk                                 ; 7.774  ; 7.774  ; Rise       ; clk                                 ;
;  led4[4]       ; clk                                 ; 7.470  ; 7.470  ; Rise       ; clk                                 ;
;  led4[5]       ; clk                                 ; 7.750  ; 7.750  ; Rise       ; clk                                 ;
;  led4[6]       ; clk                                 ; 7.324  ; 7.324  ; Rise       ; clk                                 ;
; led5[*]        ; clk                                 ; 7.450  ; 7.450  ; Rise       ; clk                                 ;
;  led5[0]       ; clk                                 ; 7.716  ; 7.716  ; Rise       ; clk                                 ;
;  led5[1]       ; clk                                 ; 7.450  ; 7.450  ; Rise       ; clk                                 ;
;  led5[2]       ; clk                                 ; 7.754  ; 7.754  ; Rise       ; clk                                 ;
;  led5[3]       ; clk                                 ; 7.731  ; 7.731  ; Rise       ; clk                                 ;
;  led5[4]       ; clk                                 ; 7.778  ; 7.778  ; Rise       ; clk                                 ;
;  led5[5]       ; clk                                 ; 7.768  ; 7.768  ; Rise       ; clk                                 ;
;  led5[6]       ; clk                                 ; 7.614  ; 7.614  ; Rise       ; clk                                 ;
; led6[*]        ; clk                                 ; 6.945  ; 6.945  ; Rise       ; clk                                 ;
;  led6[0]       ; clk                                 ; 6.945  ; 6.945  ; Rise       ; clk                                 ;
;  led6[1]       ; clk                                 ; 7.212  ; 7.212  ; Rise       ; clk                                 ;
;  led6[2]       ; clk                                 ; 7.116  ; 7.116  ; Rise       ; clk                                 ;
;  led6[3]       ; clk                                 ; 7.470  ; 7.470  ; Rise       ; clk                                 ;
;  led6[4]       ; clk                                 ; 7.486  ; 7.486  ; Rise       ; clk                                 ;
;  led6[5]       ; clk                                 ; 7.363  ; 7.363  ; Rise       ; clk                                 ;
;  led6[6]       ; clk                                 ; 7.463  ; 7.463  ; Rise       ; clk                                 ;
; led7[*]        ; clk                                 ; 7.382  ; 7.382  ; Rise       ; clk                                 ;
;  led7[0]       ; clk                                 ; 7.560  ; 7.560  ; Rise       ; clk                                 ;
;  led7[1]       ; clk                                 ; 7.583  ; 7.583  ; Rise       ; clk                                 ;
;  led7[2]       ; clk                                 ; 7.382  ; 7.382  ; Rise       ; clk                                 ;
;  led7[3]       ; clk                                 ; 7.405  ; 7.405  ; Rise       ; clk                                 ;
;  led7[4]       ; clk                                 ; 7.644  ; 7.644  ; Rise       ; clk                                 ;
;  led7[5]       ; clk                                 ; 7.811  ; 7.811  ; Rise       ; clk                                 ;
;  led7[6]       ; clk                                 ; 7.794  ; 7.794  ; Rise       ; clk                                 ;
; oe_n           ; clk                                 ; 7.734  ; 7.734  ; Rise       ; clk                                 ;
; sram_addr[*]   ; clk                                 ; 7.592  ; 7.592  ; Rise       ; clk                                 ;
;  sram_addr[0]  ; clk                                 ; 7.647  ; 7.647  ; Rise       ; clk                                 ;
;  sram_addr[1]  ; clk                                 ; 8.028  ; 8.028  ; Rise       ; clk                                 ;
;  sram_addr[2]  ; clk                                 ; 8.046  ; 8.046  ; Rise       ; clk                                 ;
;  sram_addr[3]  ; clk                                 ; 7.592  ; 7.592  ; Rise       ; clk                                 ;
;  sram_addr[4]  ; clk                                 ; 7.787  ; 7.787  ; Rise       ; clk                                 ;
;  sram_addr[5]  ; clk                                 ; 8.203  ; 8.203  ; Rise       ; clk                                 ;
;  sram_addr[6]  ; clk                                 ; 7.801  ; 7.801  ; Rise       ; clk                                 ;
;  sram_addr[7]  ; clk                                 ; 8.038  ; 8.038  ; Rise       ; clk                                 ;
;  sram_addr[8]  ; clk                                 ; 8.052  ; 8.052  ; Rise       ; clk                                 ;
;  sram_addr[9]  ; clk                                 ; 8.068  ; 8.068  ; Rise       ; clk                                 ;
;  sram_addr[10] ; clk                                 ; 7.823  ; 7.823  ; Rise       ; clk                                 ;
;  sram_addr[11] ; clk                                 ; 7.611  ; 7.611  ; Rise       ; clk                                 ;
;  sram_addr[12] ; clk                                 ; 7.854  ; 7.854  ; Rise       ; clk                                 ;
;  sram_addr[13] ; clk                                 ; 7.979  ; 7.979  ; Rise       ; clk                                 ;
;  sram_addr[14] ; clk                                 ; 7.811  ; 7.811  ; Rise       ; clk                                 ;
;  sram_addr[15] ; clk                                 ; 7.752  ; 7.752  ; Rise       ; clk                                 ;
;  sram_addr[16] ; clk                                 ; 7.868  ; 7.868  ; Rise       ; clk                                 ;
;  sram_addr[17] ; clk                                 ; 7.603  ; 7.603  ; Rise       ; clk                                 ;
; sram_data[*]   ; clk                                 ; 6.900  ; 6.900  ; Rise       ; clk                                 ;
;  sram_data[0]  ; clk                                 ; 7.813  ; 7.813  ; Rise       ; clk                                 ;
;  sram_data[1]  ; clk                                 ; 7.678  ; 7.678  ; Rise       ; clk                                 ;
;  sram_data[2]  ; clk                                 ; 7.403  ; 7.403  ; Rise       ; clk                                 ;
;  sram_data[3]  ; clk                                 ; 7.558  ; 7.558  ; Rise       ; clk                                 ;
;  sram_data[4]  ; clk                                 ; 7.927  ; 7.927  ; Rise       ; clk                                 ;
;  sram_data[5]  ; clk                                 ; 7.410  ; 7.410  ; Rise       ; clk                                 ;
;  sram_data[6]  ; clk                                 ; 8.027  ; 8.027  ; Rise       ; clk                                 ;
;  sram_data[7]  ; clk                                 ; 7.637  ; 7.637  ; Rise       ; clk                                 ;
;  sram_data[8]  ; clk                                 ; 7.318  ; 7.318  ; Rise       ; clk                                 ;
;  sram_data[9]  ; clk                                 ; 7.324  ; 7.324  ; Rise       ; clk                                 ;
;  sram_data[10] ; clk                                 ; 7.324  ; 7.324  ; Rise       ; clk                                 ;
;  sram_data[11] ; clk                                 ; 6.900  ; 6.900  ; Rise       ; clk                                 ;
;  sram_data[12] ; clk                                 ; 7.889  ; 7.889  ; Rise       ; clk                                 ;
;  sram_data[13] ; clk                                 ; 7.670  ; 7.670  ; Rise       ; clk                                 ;
;  sram_data[14] ; clk                                 ; 7.885  ; 7.885  ; Rise       ; clk                                 ;
;  sram_data[15] ; clk                                 ; 8.097  ; 8.097  ; Rise       ; clk                                 ;
; we_n           ; clk                                 ; 7.948  ; 7.948  ; Rise       ; clk                                 ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+


+---------------------------------------------------------------------------+
; Output Enable Times                                                       ;
+----------------+------------+-------+------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+------+------------+-----------------+
; sram_data[*]   ; clk        ; 7.546 ;      ; Rise       ; clk             ;
;  sram_data[0]  ; clk        ; 7.885 ;      ; Rise       ; clk             ;
;  sram_data[1]  ; clk        ; 7.895 ;      ; Rise       ; clk             ;
;  sram_data[2]  ; clk        ; 7.877 ;      ; Rise       ; clk             ;
;  sram_data[3]  ; clk        ; 7.857 ;      ; Rise       ; clk             ;
;  sram_data[4]  ; clk        ; 7.546 ;      ; Rise       ; clk             ;
;  sram_data[5]  ; clk        ; 7.847 ;      ; Rise       ; clk             ;
;  sram_data[6]  ; clk        ; 7.847 ;      ; Rise       ; clk             ;
;  sram_data[7]  ; clk        ; 7.837 ;      ; Rise       ; clk             ;
;  sram_data[8]  ; clk        ; 8.052 ;      ; Rise       ; clk             ;
;  sram_data[9]  ; clk        ; 8.052 ;      ; Rise       ; clk             ;
;  sram_data[10] ; clk        ; 8.061 ;      ; Rise       ; clk             ;
;  sram_data[11] ; clk        ; 8.061 ;      ; Rise       ; clk             ;
;  sram_data[12] ; clk        ; 8.051 ;      ; Rise       ; clk             ;
;  sram_data[13] ; clk        ; 8.051 ;      ; Rise       ; clk             ;
;  sram_data[14] ; clk        ; 8.047 ;      ; Rise       ; clk             ;
;  sram_data[15] ; clk        ; 8.047 ;      ; Rise       ; clk             ;
+----------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Output Enable Times                                               ;
+----------------+------------+-------+------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+------+------------+-----------------+
; sram_data[*]   ; clk        ; 7.546 ;      ; Rise       ; clk             ;
;  sram_data[0]  ; clk        ; 7.885 ;      ; Rise       ; clk             ;
;  sram_data[1]  ; clk        ; 7.895 ;      ; Rise       ; clk             ;
;  sram_data[2]  ; clk        ; 7.877 ;      ; Rise       ; clk             ;
;  sram_data[3]  ; clk        ; 7.857 ;      ; Rise       ; clk             ;
;  sram_data[4]  ; clk        ; 7.546 ;      ; Rise       ; clk             ;
;  sram_data[5]  ; clk        ; 7.847 ;      ; Rise       ; clk             ;
;  sram_data[6]  ; clk        ; 7.847 ;      ; Rise       ; clk             ;
;  sram_data[7]  ; clk        ; 7.837 ;      ; Rise       ; clk             ;
;  sram_data[8]  ; clk        ; 8.052 ;      ; Rise       ; clk             ;
;  sram_data[9]  ; clk        ; 8.052 ;      ; Rise       ; clk             ;
;  sram_data[10] ; clk        ; 8.061 ;      ; Rise       ; clk             ;
;  sram_data[11] ; clk        ; 8.061 ;      ; Rise       ; clk             ;
;  sram_data[12] ; clk        ; 8.051 ;      ; Rise       ; clk             ;
;  sram_data[13] ; clk        ; 8.051 ;      ; Rise       ; clk             ;
;  sram_data[14] ; clk        ; 8.047 ;      ; Rise       ; clk             ;
;  sram_data[15] ; clk        ; 8.047 ;      ; Rise       ; clk             ;
+----------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Output Disable Times                                                               ;
+----------------+------------+-----------+-----------+------------+-----------------+
; Data Port      ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+----------------+------------+-----------+-----------+------------+-----------------+
; sram_data[*]   ; clk        ; 7.546     ;           ; Rise       ; clk             ;
;  sram_data[0]  ; clk        ; 7.885     ;           ; Rise       ; clk             ;
;  sram_data[1]  ; clk        ; 7.895     ;           ; Rise       ; clk             ;
;  sram_data[2]  ; clk        ; 7.877     ;           ; Rise       ; clk             ;
;  sram_data[3]  ; clk        ; 7.857     ;           ; Rise       ; clk             ;
;  sram_data[4]  ; clk        ; 7.546     ;           ; Rise       ; clk             ;
;  sram_data[5]  ; clk        ; 7.847     ;           ; Rise       ; clk             ;
;  sram_data[6]  ; clk        ; 7.847     ;           ; Rise       ; clk             ;
;  sram_data[7]  ; clk        ; 7.837     ;           ; Rise       ; clk             ;
;  sram_data[8]  ; clk        ; 8.052     ;           ; Rise       ; clk             ;
;  sram_data[9]  ; clk        ; 8.052     ;           ; Rise       ; clk             ;
;  sram_data[10] ; clk        ; 8.061     ;           ; Rise       ; clk             ;
;  sram_data[11] ; clk        ; 8.061     ;           ; Rise       ; clk             ;
;  sram_data[12] ; clk        ; 8.051     ;           ; Rise       ; clk             ;
;  sram_data[13] ; clk        ; 8.051     ;           ; Rise       ; clk             ;
;  sram_data[14] ; clk        ; 8.047     ;           ; Rise       ; clk             ;
;  sram_data[15] ; clk        ; 8.047     ;           ; Rise       ; clk             ;
+----------------+------------+-----------+-----------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                       ;
+----------------+------------+-----------+-----------+------------+-----------------+
; Data Port      ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+----------------+------------+-----------+-----------+------------+-----------------+
; sram_data[*]   ; clk        ; 7.546     ;           ; Rise       ; clk             ;
;  sram_data[0]  ; clk        ; 7.885     ;           ; Rise       ; clk             ;
;  sram_data[1]  ; clk        ; 7.895     ;           ; Rise       ; clk             ;
;  sram_data[2]  ; clk        ; 7.877     ;           ; Rise       ; clk             ;
;  sram_data[3]  ; clk        ; 7.857     ;           ; Rise       ; clk             ;
;  sram_data[4]  ; clk        ; 7.546     ;           ; Rise       ; clk             ;
;  sram_data[5]  ; clk        ; 7.847     ;           ; Rise       ; clk             ;
;  sram_data[6]  ; clk        ; 7.847     ;           ; Rise       ; clk             ;
;  sram_data[7]  ; clk        ; 7.837     ;           ; Rise       ; clk             ;
;  sram_data[8]  ; clk        ; 8.052     ;           ; Rise       ; clk             ;
;  sram_data[9]  ; clk        ; 8.052     ;           ; Rise       ; clk             ;
;  sram_data[10] ; clk        ; 8.061     ;           ; Rise       ; clk             ;
;  sram_data[11] ; clk        ; 8.061     ;           ; Rise       ; clk             ;
;  sram_data[12] ; clk        ; 8.051     ;           ; Rise       ; clk             ;
;  sram_data[13] ; clk        ; 8.051     ;           ; Rise       ; clk             ;
;  sram_data[14] ; clk        ; 8.047     ;           ; Rise       ; clk             ;
;  sram_data[15] ; clk        ; 8.047     ;           ; Rise       ; clk             ;
+----------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------+
; Fast Model Setup Summary                                     ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; clk                                 ; -2.195 ; -145.959      ;
; VGA_SYNC2:vga_cont2|pixel_clock_int ; -1.172 ; -33.557       ;
; dclk                                ; -0.368 ; -2.242        ;
+-------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Fast Model Hold Summary                                      ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; clk                                 ; -1.598 ; -1.598        ;
; dclk                                ; 0.076  ; 0.000         ;
; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.215  ; 0.000         ;
+-------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Fast Model Recovery Summary                                  ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; VGA_SYNC2:vga_cont2|pixel_clock_int ; -0.035 ; -0.405        ;
; dclk                                ; 0.412  ; 0.000         ;
+-------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Fast Model Removal Summary                                  ;
+-------------------------------------+-------+---------------+
; Clock                               ; Slack ; End Point TNS ;
+-------------------------------------+-------+---------------+
; dclk                                ; 0.191 ; 0.000         ;
; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.890 ; 0.000         ;
+-------------------------------------+-------+---------------+


+--------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                       ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; clk                                 ; -1.380 ; -144.380      ;
; dclk                                ; -1.222 ; -21.222       ;
; vsync                               ; -1.222 ; -1.222        ;
; VGA_SYNC2:vga_cont2|pixel_clock_int ; -0.500 ; -63.000       ;
+-------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                ;
+--------+----------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+------------------------+--------------+-------------+--------------+------------+------------+
; -2.195 ; pixel_count[0] ; pixel_count_wr_reg[0]  ; dclk         ; clk         ; 1.000        ; -0.862     ; 2.365      ;
; -2.195 ; pixel_count[0] ; pixel_count_wr_reg[1]  ; dclk         ; clk         ; 1.000        ; -0.862     ; 2.365      ;
; -2.195 ; pixel_count[0] ; pixel_count_wr_reg[2]  ; dclk         ; clk         ; 1.000        ; -0.862     ; 2.365      ;
; -2.195 ; pixel_count[0] ; pixel_count_wr_reg[3]  ; dclk         ; clk         ; 1.000        ; -0.862     ; 2.365      ;
; -2.195 ; pixel_count[0] ; pixel_count_wr_reg[4]  ; dclk         ; clk         ; 1.000        ; -0.862     ; 2.365      ;
; -2.195 ; pixel_count[0] ; pixel_count_wr_reg[5]  ; dclk         ; clk         ; 1.000        ; -0.862     ; 2.365      ;
; -2.195 ; pixel_count[0] ; pixel_count_wr_reg[6]  ; dclk         ; clk         ; 1.000        ; -0.862     ; 2.365      ;
; -2.195 ; pixel_count[0] ; pixel_count_wr_reg[7]  ; dclk         ; clk         ; 1.000        ; -0.862     ; 2.365      ;
; -2.195 ; pixel_count[0] ; pixel_count_wr_reg[8]  ; dclk         ; clk         ; 1.000        ; -0.862     ; 2.365      ;
; -2.100 ; pixel_count[1] ; pixel_count_wr_reg[0]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.269      ;
; -2.100 ; pixel_count[1] ; pixel_count_wr_reg[1]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.269      ;
; -2.100 ; pixel_count[1] ; pixel_count_wr_reg[2]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.269      ;
; -2.100 ; pixel_count[1] ; pixel_count_wr_reg[3]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.269      ;
; -2.100 ; pixel_count[1] ; pixel_count_wr_reg[4]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.269      ;
; -2.100 ; pixel_count[1] ; pixel_count_wr_reg[5]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.269      ;
; -2.100 ; pixel_count[1] ; pixel_count_wr_reg[6]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.269      ;
; -2.100 ; pixel_count[1] ; pixel_count_wr_reg[7]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.269      ;
; -2.100 ; pixel_count[1] ; pixel_count_wr_reg[8]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.269      ;
; -2.081 ; pixel_count[2] ; pixel_count_wr_reg[0]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.250      ;
; -2.081 ; pixel_count[2] ; pixel_count_wr_reg[1]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.250      ;
; -2.081 ; pixel_count[2] ; pixel_count_wr_reg[2]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.250      ;
; -2.081 ; pixel_count[2] ; pixel_count_wr_reg[3]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.250      ;
; -2.081 ; pixel_count[2] ; pixel_count_wr_reg[4]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.250      ;
; -2.081 ; pixel_count[2] ; pixel_count_wr_reg[5]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.250      ;
; -2.081 ; pixel_count[2] ; pixel_count_wr_reg[6]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.250      ;
; -2.081 ; pixel_count[2] ; pixel_count_wr_reg[7]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.250      ;
; -2.081 ; pixel_count[2] ; pixel_count_wr_reg[8]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.250      ;
; -2.078 ; pixel_count[5] ; pixel_count_wr_reg[0]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.247      ;
; -2.078 ; pixel_count[5] ; pixel_count_wr_reg[1]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.247      ;
; -2.078 ; pixel_count[5] ; pixel_count_wr_reg[2]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.247      ;
; -2.078 ; pixel_count[5] ; pixel_count_wr_reg[3]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.247      ;
; -2.078 ; pixel_count[5] ; pixel_count_wr_reg[4]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.247      ;
; -2.078 ; pixel_count[5] ; pixel_count_wr_reg[5]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.247      ;
; -2.078 ; pixel_count[5] ; pixel_count_wr_reg[6]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.247      ;
; -2.078 ; pixel_count[5] ; pixel_count_wr_reg[7]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.247      ;
; -2.078 ; pixel_count[5] ; pixel_count_wr_reg[8]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.247      ;
; -2.034 ; pixel_count[3] ; pixel_count_wr_reg[0]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.203      ;
; -2.034 ; pixel_count[3] ; pixel_count_wr_reg[1]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.203      ;
; -2.034 ; pixel_count[3] ; pixel_count_wr_reg[2]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.203      ;
; -2.034 ; pixel_count[3] ; pixel_count_wr_reg[3]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.203      ;
; -2.034 ; pixel_count[3] ; pixel_count_wr_reg[4]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.203      ;
; -2.034 ; pixel_count[3] ; pixel_count_wr_reg[5]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.203      ;
; -2.034 ; pixel_count[3] ; pixel_count_wr_reg[6]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.203      ;
; -2.034 ; pixel_count[3] ; pixel_count_wr_reg[7]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.203      ;
; -2.034 ; pixel_count[3] ; pixel_count_wr_reg[8]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.203      ;
; -2.012 ; im_LB[2]       ; data_f2m_sram_reg[2]   ; vsync        ; clk         ; 0.500        ; -2.502     ; 0.042      ;
; -2.002 ; pixel_count[9] ; pixel_count_wr_reg[0]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.171      ;
; -2.002 ; pixel_count[9] ; pixel_count_wr_reg[1]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.171      ;
; -2.002 ; pixel_count[9] ; pixel_count_wr_reg[2]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.171      ;
; -2.002 ; pixel_count[9] ; pixel_count_wr_reg[3]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.171      ;
; -2.002 ; pixel_count[9] ; pixel_count_wr_reg[4]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.171      ;
; -2.002 ; pixel_count[9] ; pixel_count_wr_reg[5]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.171      ;
; -2.002 ; pixel_count[9] ; pixel_count_wr_reg[6]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.171      ;
; -2.002 ; pixel_count[9] ; pixel_count_wr_reg[7]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.171      ;
; -2.002 ; pixel_count[9] ; pixel_count_wr_reg[8]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.171      ;
; -1.997 ; pixel_count[4] ; pixel_count_wr_reg[0]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.166      ;
; -1.997 ; pixel_count[4] ; pixel_count_wr_reg[1]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.166      ;
; -1.997 ; pixel_count[4] ; pixel_count_wr_reg[2]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.166      ;
; -1.997 ; pixel_count[4] ; pixel_count_wr_reg[3]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.166      ;
; -1.997 ; pixel_count[4] ; pixel_count_wr_reg[4]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.166      ;
; -1.997 ; pixel_count[4] ; pixel_count_wr_reg[5]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.166      ;
; -1.997 ; pixel_count[4] ; pixel_count_wr_reg[6]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.166      ;
; -1.997 ; pixel_count[4] ; pixel_count_wr_reg[7]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.166      ;
; -1.997 ; pixel_count[4] ; pixel_count_wr_reg[8]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.166      ;
; -1.980 ; im_LB[3]       ; data_f2m_sram_reg[3]   ; vsync        ; clk         ; 0.500        ; -2.470     ; 0.042      ;
; -1.978 ; im_LB[0]       ; data_f2m_sram_reg[0]   ; vsync        ; clk         ; 0.500        ; -2.468     ; 0.042      ;
; -1.978 ; im_LB[1]       ; data_f2m_sram_reg[1]   ; vsync        ; clk         ; 0.500        ; -2.468     ; 0.042      ;
; -1.975 ; pixel_count[0] ; pixel_count_wr_reg[9]  ; dclk         ; clk         ; 1.000        ; -0.796     ; 2.211      ;
; -1.975 ; pixel_count[0] ; pixel_count_wr_reg[10] ; dclk         ; clk         ; 1.000        ; -0.796     ; 2.211      ;
; -1.975 ; pixel_count[0] ; pixel_count_wr_reg[11] ; dclk         ; clk         ; 1.000        ; -0.796     ; 2.211      ;
; -1.975 ; pixel_count[0] ; pixel_count_wr_reg[12] ; dclk         ; clk         ; 1.000        ; -0.796     ; 2.211      ;
; -1.975 ; pixel_count[0] ; pixel_count_wr_reg[13] ; dclk         ; clk         ; 1.000        ; -0.796     ; 2.211      ;
; -1.975 ; pixel_count[0] ; pixel_count_wr_reg[14] ; dclk         ; clk         ; 1.000        ; -0.796     ; 2.211      ;
; -1.975 ; pixel_count[0] ; pixel_count_wr_reg[15] ; dclk         ; clk         ; 1.000        ; -0.796     ; 2.211      ;
; -1.975 ; pixel_count[0] ; pixel_count_wr_reg[16] ; dclk         ; clk         ; 1.000        ; -0.796     ; 2.211      ;
; -1.975 ; pixel_count[0] ; pixel_count_wr_reg[17] ; dclk         ; clk         ; 1.000        ; -0.796     ; 2.211      ;
; -1.975 ; im_LB[5]       ; data_f2m_sram_reg[5]   ; vsync        ; clk         ; 0.500        ; -2.465     ; 0.042      ;
; -1.974 ; im_LB[6]       ; data_f2m_sram_reg[6]   ; vsync        ; clk         ; 0.500        ; -2.464     ; 0.042      ;
; -1.974 ; im_LB[7]       ; data_f2m_sram_reg[7]   ; vsync        ; clk         ; 0.500        ; -2.464     ; 0.042      ;
; -1.973 ; im_LB[4]       ; data_f2m_sram_reg[4]   ; vsync        ; clk         ; 0.500        ; -2.463     ; 0.042      ;
; -1.929 ; pixel_count[6] ; pixel_count_wr_reg[0]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.098      ;
; -1.929 ; pixel_count[6] ; pixel_count_wr_reg[1]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.098      ;
; -1.929 ; pixel_count[6] ; pixel_count_wr_reg[2]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.098      ;
; -1.929 ; pixel_count[6] ; pixel_count_wr_reg[3]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.098      ;
; -1.929 ; pixel_count[6] ; pixel_count_wr_reg[4]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.098      ;
; -1.929 ; pixel_count[6] ; pixel_count_wr_reg[5]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.098      ;
; -1.929 ; pixel_count[6] ; pixel_count_wr_reg[6]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.098      ;
; -1.929 ; pixel_count[6] ; pixel_count_wr_reg[7]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.098      ;
; -1.929 ; pixel_count[6] ; pixel_count_wr_reg[8]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.098      ;
; -1.911 ; pixel_count[0] ; data_f2m_sram_reg[12]  ; dclk         ; clk         ; 1.000        ; -0.538     ; 2.405      ;
; -1.911 ; pixel_count[0] ; data_f2m_sram_reg[14]  ; dclk         ; clk         ; 1.000        ; -0.538     ; 2.405      ;
; -1.911 ; pixel_count[0] ; data_f2m_sram_reg[15]  ; dclk         ; clk         ; 1.000        ; -0.538     ; 2.405      ;
; -1.911 ; pixel_count[0] ; data_f2m_sram_reg[4]   ; dclk         ; clk         ; 1.000        ; -0.538     ; 2.405      ;
; -1.911 ; pixel_count[0] ; data_f2m_sram_reg[5]   ; dclk         ; clk         ; 1.000        ; -0.538     ; 2.405      ;
; -1.911 ; pixel_count[0] ; data_f2m_sram_reg[6]   ; dclk         ; clk         ; 1.000        ; -0.538     ; 2.405      ;
; -1.911 ; pixel_count[0] ; data_f2m_sram_reg[7]   ; dclk         ; clk         ; 1.000        ; -0.538     ; 2.405      ;
; -1.911 ; pixel_count[7] ; pixel_count_wr_reg[0]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.080      ;
; -1.911 ; pixel_count[7] ; pixel_count_wr_reg[1]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.080      ;
; -1.911 ; pixel_count[7] ; pixel_count_wr_reg[2]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.080      ;
; -1.911 ; pixel_count[7] ; pixel_count_wr_reg[3]  ; dclk         ; clk         ; 1.000        ; -0.863     ; 2.080      ;
+--------+----------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'VGA_SYNC2:vga_cont2|pixel_clock_int'                                                                                                               ;
+--------+----------------------+------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node          ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -1.172 ; addr_gen_sram_reg[0] ; pixel_count2[0]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 2.058      ;
; -1.172 ; addr_gen_sram_reg[0] ; pixel_count2[1]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 2.058      ;
; -1.172 ; addr_gen_sram_reg[0] ; pixel_count2[2]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 2.058      ;
; -1.172 ; addr_gen_sram_reg[0] ; pixel_count2[3]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 2.058      ;
; -1.172 ; addr_gen_sram_reg[0] ; pixel_count2[4]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 2.058      ;
; -1.172 ; addr_gen_sram_reg[0] ; pixel_count2[5]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 2.058      ;
; -1.172 ; addr_gen_sram_reg[0] ; pixel_count2[6]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 2.058      ;
; -1.172 ; addr_gen_sram_reg[0] ; pixel_count2[7]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 2.058      ;
; -1.172 ; addr_gen_sram_reg[0] ; pixel_count2[8]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 2.058      ;
; -1.118 ; addr_gen_sram_reg[4] ; pixel_count2[0]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 2.004      ;
; -1.118 ; addr_gen_sram_reg[4] ; pixel_count2[1]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 2.004      ;
; -1.118 ; addr_gen_sram_reg[4] ; pixel_count2[2]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 2.004      ;
; -1.118 ; addr_gen_sram_reg[4] ; pixel_count2[3]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 2.004      ;
; -1.118 ; addr_gen_sram_reg[4] ; pixel_count2[4]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 2.004      ;
; -1.118 ; addr_gen_sram_reg[4] ; pixel_count2[5]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 2.004      ;
; -1.118 ; addr_gen_sram_reg[4] ; pixel_count2[6]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 2.004      ;
; -1.118 ; addr_gen_sram_reg[4] ; pixel_count2[7]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 2.004      ;
; -1.118 ; addr_gen_sram_reg[4] ; pixel_count2[8]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 2.004      ;
; -1.106 ; addr_gen_sram_reg[1] ; pixel_count2[0]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 1.992      ;
; -1.106 ; addr_gen_sram_reg[1] ; pixel_count2[1]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 1.992      ;
; -1.106 ; addr_gen_sram_reg[1] ; pixel_count2[2]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 1.992      ;
; -1.106 ; addr_gen_sram_reg[1] ; pixel_count2[3]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 1.992      ;
; -1.106 ; addr_gen_sram_reg[1] ; pixel_count2[4]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 1.992      ;
; -1.106 ; addr_gen_sram_reg[1] ; pixel_count2[5]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 1.992      ;
; -1.106 ; addr_gen_sram_reg[1] ; pixel_count2[6]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 1.992      ;
; -1.106 ; addr_gen_sram_reg[1] ; pixel_count2[7]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 1.992      ;
; -1.106 ; addr_gen_sram_reg[1] ; pixel_count2[8]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 1.992      ;
; -1.060 ; addr_gen_sram_reg[2] ; pixel_count2[0]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 1.946      ;
; -1.060 ; addr_gen_sram_reg[2] ; pixel_count2[1]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 1.946      ;
; -1.060 ; addr_gen_sram_reg[2] ; pixel_count2[2]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 1.946      ;
; -1.060 ; addr_gen_sram_reg[2] ; pixel_count2[3]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 1.946      ;
; -1.060 ; addr_gen_sram_reg[2] ; pixel_count2[4]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 1.946      ;
; -1.060 ; addr_gen_sram_reg[2] ; pixel_count2[5]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 1.946      ;
; -1.060 ; addr_gen_sram_reg[2] ; pixel_count2[6]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 1.946      ;
; -1.060 ; addr_gen_sram_reg[2] ; pixel_count2[7]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 1.946      ;
; -1.060 ; addr_gen_sram_reg[2] ; pixel_count2[8]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 1.946      ;
; -1.052 ; addr_gen_sram_reg[7] ; pixel_count2[0]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 1.938      ;
; -1.052 ; addr_gen_sram_reg[7] ; pixel_count2[1]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 1.938      ;
; -1.052 ; addr_gen_sram_reg[7] ; pixel_count2[2]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 1.938      ;
; -1.052 ; addr_gen_sram_reg[7] ; pixel_count2[3]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 1.938      ;
; -1.052 ; addr_gen_sram_reg[7] ; pixel_count2[4]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 1.938      ;
; -1.052 ; addr_gen_sram_reg[7] ; pixel_count2[5]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 1.938      ;
; -1.052 ; addr_gen_sram_reg[7] ; pixel_count2[6]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 1.938      ;
; -1.052 ; addr_gen_sram_reg[7] ; pixel_count2[7]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 1.938      ;
; -1.052 ; addr_gen_sram_reg[7] ; pixel_count2[8]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 1.938      ;
; -1.037 ; pixel_count2[0]      ; pixel_count2[0]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 2.069      ;
; -1.037 ; pixel_count2[0]      ; pixel_count2[1]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 2.069      ;
; -1.037 ; pixel_count2[0]      ; pixel_count2[2]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 2.069      ;
; -1.037 ; pixel_count2[0]      ; pixel_count2[3]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 2.069      ;
; -1.037 ; pixel_count2[0]      ; pixel_count2[4]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 2.069      ;
; -1.037 ; pixel_count2[0]      ; pixel_count2[5]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 2.069      ;
; -1.037 ; pixel_count2[0]      ; pixel_count2[6]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 2.069      ;
; -1.037 ; pixel_count2[0]      ; pixel_count2[7]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 2.069      ;
; -1.037 ; pixel_count2[0]      ; pixel_count2[8]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 2.069      ;
; -1.028 ; pixel_count2[2]      ; pixel_count2[0]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 2.060      ;
; -1.028 ; pixel_count2[2]      ; pixel_count2[1]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 2.060      ;
; -1.028 ; pixel_count2[2]      ; pixel_count2[2]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 2.060      ;
; -1.028 ; pixel_count2[2]      ; pixel_count2[3]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 2.060      ;
; -1.028 ; pixel_count2[2]      ; pixel_count2[4]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 2.060      ;
; -1.028 ; pixel_count2[2]      ; pixel_count2[5]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 2.060      ;
; -1.028 ; pixel_count2[2]      ; pixel_count2[6]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 2.060      ;
; -1.028 ; pixel_count2[2]      ; pixel_count2[7]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 2.060      ;
; -1.028 ; pixel_count2[2]      ; pixel_count2[8]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 2.060      ;
; -1.027 ; addr_gen_sram_reg[3] ; pixel_count2[0]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 1.913      ;
; -1.027 ; addr_gen_sram_reg[3] ; pixel_count2[1]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 1.913      ;
; -1.027 ; addr_gen_sram_reg[3] ; pixel_count2[2]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 1.913      ;
; -1.027 ; addr_gen_sram_reg[3] ; pixel_count2[3]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 1.913      ;
; -1.027 ; addr_gen_sram_reg[3] ; pixel_count2[4]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 1.913      ;
; -1.027 ; addr_gen_sram_reg[3] ; pixel_count2[5]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 1.913      ;
; -1.027 ; addr_gen_sram_reg[3] ; pixel_count2[6]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 1.913      ;
; -1.027 ; addr_gen_sram_reg[3] ; pixel_count2[7]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 1.913      ;
; -1.027 ; addr_gen_sram_reg[3] ; pixel_count2[8]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 1.913      ;
; -1.008 ; addr_gen_sram_reg[0] ; pixel_count2[10] ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.149     ; 1.891      ;
; -1.008 ; addr_gen_sram_reg[0] ; pixel_count2[11] ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.149     ; 1.891      ;
; -1.008 ; addr_gen_sram_reg[0] ; pixel_count2[12] ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.149     ; 1.891      ;
; -1.008 ; addr_gen_sram_reg[0] ; pixel_count2[13] ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.149     ; 1.891      ;
; -1.008 ; addr_gen_sram_reg[0] ; pixel_count2[14] ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.149     ; 1.891      ;
; -1.008 ; addr_gen_sram_reg[0] ; pixel_count2[15] ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.149     ; 1.891      ;
; -1.008 ; addr_gen_sram_reg[0] ; pixel_count2[16] ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.149     ; 1.891      ;
; -1.008 ; addr_gen_sram_reg[0] ; pixel_count2[17] ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.149     ; 1.891      ;
; -1.008 ; addr_gen_sram_reg[0] ; pixel_count2[9]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.149     ; 1.891      ;
; -0.966 ; addr_gen_sram_reg[5] ; pixel_count2[0]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 1.852      ;
; -0.966 ; addr_gen_sram_reg[5] ; pixel_count2[1]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 1.852      ;
; -0.966 ; addr_gen_sram_reg[5] ; pixel_count2[2]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 1.852      ;
; -0.966 ; addr_gen_sram_reg[5] ; pixel_count2[3]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 1.852      ;
; -0.966 ; addr_gen_sram_reg[5] ; pixel_count2[4]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 1.852      ;
; -0.966 ; addr_gen_sram_reg[5] ; pixel_count2[5]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 1.852      ;
; -0.966 ; addr_gen_sram_reg[5] ; pixel_count2[6]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 1.852      ;
; -0.966 ; addr_gen_sram_reg[5] ; pixel_count2[7]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 1.852      ;
; -0.966 ; addr_gen_sram_reg[5] ; pixel_count2[8]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.146     ; 1.852      ;
; -0.954 ; addr_gen_sram_reg[4] ; pixel_count2[10] ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.149     ; 1.837      ;
; -0.954 ; addr_gen_sram_reg[4] ; pixel_count2[11] ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.149     ; 1.837      ;
; -0.954 ; addr_gen_sram_reg[4] ; pixel_count2[12] ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.149     ; 1.837      ;
; -0.954 ; addr_gen_sram_reg[4] ; pixel_count2[13] ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.149     ; 1.837      ;
; -0.954 ; addr_gen_sram_reg[4] ; pixel_count2[14] ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.149     ; 1.837      ;
; -0.954 ; addr_gen_sram_reg[4] ; pixel_count2[15] ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.149     ; 1.837      ;
; -0.954 ; addr_gen_sram_reg[4] ; pixel_count2[16] ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.149     ; 1.837      ;
; -0.954 ; addr_gen_sram_reg[4] ; pixel_count2[17] ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.149     ; 1.837      ;
; -0.954 ; addr_gen_sram_reg[4] ; pixel_count2[9]  ; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; -0.149     ; 1.837      ;
; -0.945 ; pixel_count2[1]      ; pixel_count2[0]  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.000      ; 1.977      ;
+--------+----------------------+------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'dclk'                                                                                         ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -0.368 ; pixel_count[0]  ; pixel_count[19] ; dclk         ; dclk        ; 1.000        ; 0.021      ; 1.421      ;
; -0.364 ; pixel_count[1]  ; pixel_count[19] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.416      ;
; -0.333 ; pixel_count[0]  ; pixel_count[18] ; dclk         ; dclk        ; 1.000        ; 0.021      ; 1.386      ;
; -0.329 ; pixel_count[1]  ; pixel_count[18] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.381      ;
; -0.289 ; pixel_count[2]  ; pixel_count[19] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.341      ;
; -0.254 ; pixel_count[2]  ; pixel_count[18] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.306      ;
; -0.240 ; pixel_count[3]  ; pixel_count[19] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.292      ;
; -0.239 ; pixel_count[0]  ; pixel_count[17] ; dclk         ; dclk        ; 1.000        ; 0.021      ; 1.292      ;
; -0.235 ; pixel_count[1]  ; pixel_count[17] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.287      ;
; -0.221 ; pixel_count[4]  ; pixel_count[19] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.273      ;
; -0.205 ; pixel_count[3]  ; pixel_count[18] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.257      ;
; -0.204 ; pixel_count[0]  ; pixel_count[16] ; dclk         ; dclk        ; 1.000        ; 0.021      ; 1.257      ;
; -0.200 ; pixel_count[1]  ; pixel_count[16] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.252      ;
; -0.186 ; pixel_count[4]  ; pixel_count[18] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.238      ;
; -0.170 ; pixel_count[5]  ; pixel_count[19] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.222      ;
; -0.169 ; pixel_count[0]  ; pixel_count[15] ; dclk         ; dclk        ; 1.000        ; 0.021      ; 1.222      ;
; -0.165 ; pixel_count[1]  ; pixel_count[15] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.217      ;
; -0.160 ; pixel_count[2]  ; pixel_count[17] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.212      ;
; -0.151 ; pixel_count[6]  ; pixel_count[19] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.203      ;
; -0.135 ; pixel_count[5]  ; pixel_count[18] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.187      ;
; -0.134 ; pixel_count[0]  ; pixel_count[14] ; dclk         ; dclk        ; 1.000        ; 0.021      ; 1.187      ;
; -0.130 ; pixel_count[1]  ; pixel_count[14] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.182      ;
; -0.125 ; pixel_count[2]  ; pixel_count[16] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.177      ;
; -0.116 ; pixel_count[6]  ; pixel_count[18] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.168      ;
; -0.111 ; pixel_count[3]  ; pixel_count[17] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.163      ;
; -0.099 ; pixel_count[0]  ; pixel_count[13] ; dclk         ; dclk        ; 1.000        ; 0.021      ; 1.152      ;
; -0.099 ; pixel_count[7]  ; pixel_count[19] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.151      ;
; -0.095 ; pixel_count[1]  ; pixel_count[13] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.147      ;
; -0.092 ; pixel_count[4]  ; pixel_count[17] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.144      ;
; -0.090 ; pixel_count[2]  ; pixel_count[15] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.142      ;
; -0.076 ; pixel_count[3]  ; pixel_count[16] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.128      ;
; -0.067 ; vsync           ; pixel_count[1]  ; vsync        ; dclk        ; 0.500        ; 2.192      ; 2.791      ;
; -0.067 ; vsync           ; pixel_count[2]  ; vsync        ; dclk        ; 0.500        ; 2.192      ; 2.791      ;
; -0.067 ; vsync           ; pixel_count[3]  ; vsync        ; dclk        ; 0.500        ; 2.192      ; 2.791      ;
; -0.067 ; vsync           ; pixel_count[4]  ; vsync        ; dclk        ; 0.500        ; 2.192      ; 2.791      ;
; -0.067 ; vsync           ; pixel_count[5]  ; vsync        ; dclk        ; 0.500        ; 2.192      ; 2.791      ;
; -0.067 ; vsync           ; pixel_count[6]  ; vsync        ; dclk        ; 0.500        ; 2.192      ; 2.791      ;
; -0.067 ; vsync           ; pixel_count[7]  ; vsync        ; dclk        ; 0.500        ; 2.192      ; 2.791      ;
; -0.067 ; vsync           ; pixel_count[8]  ; vsync        ; dclk        ; 0.500        ; 2.192      ; 2.791      ;
; -0.067 ; vsync           ; pixel_count[9]  ; vsync        ; dclk        ; 0.500        ; 2.192      ; 2.791      ;
; -0.066 ; pixel_count[8]  ; pixel_count[19] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.118      ;
; -0.064 ; pixel_count[0]  ; pixel_count[12] ; dclk         ; dclk        ; 1.000        ; 0.021      ; 1.117      ;
; -0.064 ; pixel_count[7]  ; pixel_count[18] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.116      ;
; -0.060 ; pixel_count[1]  ; pixel_count[12] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.112      ;
; -0.057 ; pixel_count[4]  ; pixel_count[16] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.109      ;
; -0.055 ; pixel_count[2]  ; pixel_count[14] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.107      ;
; -0.041 ; pixel_count[5]  ; pixel_count[17] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.093      ;
; -0.041 ; pixel_count[3]  ; pixel_count[15] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.093      ;
; -0.031 ; pixel_count[8]  ; pixel_count[18] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.083      ;
; -0.029 ; pixel_count[0]  ; pixel_count[11] ; dclk         ; dclk        ; 1.000        ; 0.021      ; 1.082      ;
; -0.026 ; pixel_count[9]  ; pixel_count[19] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.078      ;
; -0.025 ; pixel_count[1]  ; pixel_count[11] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.077      ;
; -0.022 ; pixel_count[6]  ; pixel_count[17] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.074      ;
; -0.022 ; pixel_count[4]  ; pixel_count[15] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.074      ;
; -0.020 ; pixel_count[2]  ; pixel_count[13] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.072      ;
; -0.006 ; pixel_count[5]  ; pixel_count[16] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.058      ;
; -0.006 ; pixel_count[3]  ; pixel_count[14] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.058      ;
; 0.006  ; pixel_count[0]  ; pixel_count[10] ; dclk         ; dclk        ; 1.000        ; 0.021      ; 1.047      ;
; 0.009  ; pixel_count[9]  ; pixel_count[18] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.043      ;
; 0.010  ; pixel_count[1]  ; pixel_count[10] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.042      ;
; 0.013  ; pixel_count[6]  ; pixel_count[16] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.039      ;
; 0.013  ; pixel_count[4]  ; pixel_count[14] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.039      ;
; 0.015  ; pixel_count[2]  ; pixel_count[12] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.037      ;
; 0.029  ; pixel_count[5]  ; pixel_count[15] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.023      ;
; 0.029  ; pixel_count[3]  ; pixel_count[13] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.023      ;
; 0.030  ; pixel_count[7]  ; pixel_count[17] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.022      ;
; 0.042  ; pixel_count[10] ; pixel_count[19] ; dclk         ; dclk        ; 1.000        ; 0.000      ; 0.990      ;
; 0.048  ; pixel_count[6]  ; pixel_count[15] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.004      ;
; 0.048  ; pixel_count[4]  ; pixel_count[13] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.004      ;
; 0.050  ; pixel_count[2]  ; pixel_count[11] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 1.002      ;
; 0.063  ; pixel_count[8]  ; pixel_count[17] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 0.989      ;
; 0.064  ; pixel_count[5]  ; pixel_count[14] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 0.988      ;
; 0.064  ; pixel_count[3]  ; pixel_count[12] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 0.988      ;
; 0.065  ; pixel_count[7]  ; pixel_count[16] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 0.987      ;
; 0.073  ; pixel_count[0]  ; pixel_count[9]  ; dclk         ; dclk        ; 1.000        ; 0.001      ; 0.960      ;
; 0.077  ; pixel_count[10] ; pixel_count[18] ; dclk         ; dclk        ; 1.000        ; 0.000      ; 0.955      ;
; 0.077  ; pixel_count[1]  ; pixel_count[9]  ; dclk         ; dclk        ; 1.000        ; 0.000      ; 0.955      ;
; 0.078  ; pixel_count[11] ; pixel_count[19] ; dclk         ; dclk        ; 1.000        ; 0.000      ; 0.954      ;
; 0.083  ; pixel_count[6]  ; pixel_count[14] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 0.969      ;
; 0.083  ; pixel_count[4]  ; pixel_count[12] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 0.969      ;
; 0.084  ; vsync           ; pixel_count[10] ; vsync        ; dclk        ; 0.500        ; 2.212      ; 2.660      ;
; 0.084  ; vsync           ; pixel_count[11] ; vsync        ; dclk        ; 0.500        ; 2.212      ; 2.660      ;
; 0.084  ; vsync           ; pixel_count[12] ; vsync        ; dclk        ; 0.500        ; 2.212      ; 2.660      ;
; 0.084  ; vsync           ; pixel_count[13] ; vsync        ; dclk        ; 0.500        ; 2.212      ; 2.660      ;
; 0.084  ; vsync           ; pixel_count[14] ; vsync        ; dclk        ; 0.500        ; 2.212      ; 2.660      ;
; 0.084  ; vsync           ; pixel_count[15] ; vsync        ; dclk        ; 0.500        ; 2.212      ; 2.660      ;
; 0.084  ; vsync           ; pixel_count[16] ; vsync        ; dclk        ; 0.500        ; 2.212      ; 2.660      ;
; 0.084  ; vsync           ; pixel_count[17] ; vsync        ; dclk        ; 0.500        ; 2.212      ; 2.660      ;
; 0.084  ; vsync           ; pixel_count[19] ; vsync        ; dclk        ; 0.500        ; 2.212      ; 2.660      ;
; 0.084  ; vsync           ; pixel_count[18] ; vsync        ; dclk        ; 0.500        ; 2.212      ; 2.660      ;
; 0.085  ; pixel_count[2]  ; pixel_count[10] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 0.967      ;
; 0.098  ; pixel_count[8]  ; pixel_count[16] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 0.954      ;
; 0.099  ; pixel_count[5]  ; pixel_count[13] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 0.953      ;
; 0.099  ; pixel_count[3]  ; pixel_count[11] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 0.953      ;
; 0.100  ; pixel_count[7]  ; pixel_count[15] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 0.952      ;
; 0.103  ; pixel_count[9]  ; pixel_count[17] ; dclk         ; dclk        ; 1.000        ; 0.020      ; 0.949      ;
; 0.106  ; pixel_count[12] ; pixel_count[19] ; dclk         ; dclk        ; 1.000        ; 0.000      ; 0.926      ;
; 0.108  ; pixel_count[0]  ; pixel_count[8]  ; dclk         ; dclk        ; 1.000        ; 0.001      ; 0.925      ;
; 0.112  ; pixel_count[1]  ; pixel_count[8]  ; dclk         ; dclk        ; 1.000        ; 0.000      ; 0.920      ;
; 0.113  ; pixel_count[11] ; pixel_count[18] ; dclk         ; dclk        ; 1.000        ; 0.000      ; 0.919      ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                  ;
+--------+----------------------------------------+------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                  ; Launch Clock                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+
; -1.598 ; VGA_SYNC2:vga_cont2|pixel_clock_int    ; VGA_SYNC2:vga_cont2|pixel_clock_int      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; clk         ; 0.000        ; 1.672      ; 0.367      ;
; -1.098 ; VGA_SYNC2:vga_cont2|pixel_clock_int    ; VGA_SYNC2:vga_cont2|pixel_clock_int      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; clk         ; -0.500       ; 1.672      ; 0.367      ;
; 0.078  ; VGA_SYNC2:vga_cont2|pixel_row[6]       ; de2_sram_ctrl:sram_cont|addr_reg[6]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; clk         ; 0.000        ; 0.160      ; 0.390      ;
; 0.080  ; VGA_SYNC2:vga_cont2|pixel_row[3]       ; de2_sram_ctrl:sram_cont|addr_reg[3]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; clk         ; 0.000        ; 0.160      ; 0.392      ;
; 0.081  ; VGA_SYNC2:vga_cont2|pixel_row[4]       ; de2_sram_ctrl:sram_cont|addr_reg[4]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; clk         ; 0.000        ; 0.160      ; 0.393      ;
; 0.082  ; VGA_SYNC2:vga_cont2|pixel_row[0]       ; de2_sram_ctrl:sram_cont|addr_reg[0]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; clk         ; 0.000        ; 0.160      ; 0.394      ;
; 0.083  ; VGA_SYNC2:vga_cont2|pixel_row[1]       ; de2_sram_ctrl:sram_cont|addr_reg[1]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; clk         ; 0.000        ; 0.160      ; 0.395      ;
; 0.083  ; VGA_SYNC2:vga_cont2|pixel_row[2]       ; de2_sram_ctrl:sram_cont|addr_reg[2]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; clk         ; 0.000        ; 0.160      ; 0.395      ;
; 0.085  ; VGA_SYNC2:vga_cont2|pixel_row[5]       ; de2_sram_ctrl:sram_cont|addr_reg[5]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; clk         ; 0.000        ; 0.160      ; 0.397      ;
; 0.196  ; VGA_SYNC2:vga_cont2|pixel_row[8]       ; de2_sram_ctrl:sram_cont|addr_reg[8]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; clk         ; 0.000        ; 0.160      ; 0.508      ;
; 0.207  ; VGA_SYNC2:vga_cont2|pixel_row[7]       ; de2_sram_ctrl:sram_cont|addr_reg[7]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; clk         ; 0.000        ; 0.160      ; 0.519      ;
; 0.215  ; state_reg.idle                         ; state_reg.idle                           ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; state_reg.cam1                         ; state_reg.cam1                           ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; state_reg.sram_wr1                     ; state_reg.sram_wr1                       ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rw_sram_reg                            ; rw_sram_reg                              ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; de2_sram_ctrl:sram_cont|state_reg.idle ; de2_sram_ctrl:sram_cont|state_reg.idle   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; state_reg.sram_rd1                     ; state_reg.sram_rd1                       ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; state_reg.vga_disp2                    ; state_reg.vga_disp2                      ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[2]                             ; counter[2]                               ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[3]                             ; counter[3]                               ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[0]                             ; counter[0]                               ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; counter[1]                             ; counter[1]                               ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cam_clk                                ; cam_clk                                  ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; de2_sram_ctrl:sram_cont|we_reg         ; de2_sram_ctrl:sram_cont|we_reg           ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; de2_sram_ctrl:sram_cont|oe_reg         ; de2_sram_ctrl:sram_cont|oe_reg           ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.238  ; data_f2m_sram_reg[11]                  ; de2_sram_ctrl:sram_cont|data_f2m_reg[11] ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.239  ; data_f2m_sram_reg[8]                   ; de2_sram_ctrl:sram_cont|data_f2m_reg[8]  ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; data_f2m_sram_reg[12]                  ; de2_sram_ctrl:sram_cont|data_f2m_reg[12] ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; data_f2m_sram_reg[15]                  ; de2_sram_ctrl:sram_cont|data_f2m_reg[15] ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.250  ; counter[1]                             ; counter[3]                               ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.402      ;
; 0.251  ; counter[1]                             ; counter[2]                               ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.403      ;
; 0.251  ; counter[1]                             ; counter[0]                               ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.403      ;
; 0.280  ; de2_sram_ctrl:sram_cont|state_reg.idle ; de2_sram_ctrl:sram_cont|state_reg.rd1    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.432      ;
; 0.287  ; VGA_SYNC2:vga_cont2|pixel_column[1]    ; de2_sram_ctrl:sram_cont|addr_reg[8]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; clk         ; 0.000        ; 0.160      ; 0.599      ;
; 0.288  ; de2_sram_ctrl:sram_cont|state_reg.idle ; de2_sram_ctrl:sram_cont|tri_reg          ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.440      ;
; 0.288  ; de2_sram_ctrl:sram_cont|state_reg.idle ; de2_sram_ctrl:sram_cont|oe_reg           ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.440      ;
; 0.291  ; de2_sram_ctrl:sram_cont|state_reg.idle ; de2_sram_ctrl:sram_cont|we_reg           ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.443      ;
; 0.309  ; state_reg.sram_rd1                     ; state_reg.vga_disp1                      ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.461      ;
; 0.319  ; data_f2m_sram_reg[3]                   ; de2_sram_ctrl:sram_cont|data_f2m_reg[3]  ; clk                                 ; clk         ; 0.000        ; -0.002     ; 0.469      ;
; 0.323  ; data_f2m_sram_reg[4]                   ; de2_sram_ctrl:sram_cont|data_f2m_reg[4]  ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.475      ;
; 0.327  ; data_f2m_sram_reg[14]                  ; de2_sram_ctrl:sram_cont|data_f2m_reg[14] ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.479      ;
; 0.331  ; state_reg.idle                         ; state_reg.cam1                           ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.483      ;
; 0.331  ; VGA_SYNC2:vga_cont2|pixel_column[8]    ; de2_sram_ctrl:sram_cont|addr_reg[17]     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; clk         ; 0.000        ; 0.160      ; 0.643      ;
; 0.334  ; VGA_SYNC2:vga_cont2|pixel_row[8]       ; de2_sram_ctrl:sram_cont|addr_reg[9]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; clk         ; 0.000        ; 0.160      ; 0.646      ;
; 0.339  ; de2_sram_ctrl:sram_cont|state_reg.rd1  ; de2_sram_ctrl:sram_cont|state_reg.rd2    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.491      ;
; 0.339  ; data_f2m_sram_reg[5]                   ; de2_sram_ctrl:sram_cont|data_f2m_reg[5]  ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.491      ;
; 0.341  ; counter[0]                             ; counter[1]                               ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.493      ;
; 0.347  ; VGA_SYNC2:vga_cont2|pixel_row[7]       ; de2_sram_ctrl:sram_cont|addr_reg[8]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; clk         ; 0.000        ; 0.160      ; 0.659      ;
; 0.349  ; de2_sram_ctrl:sram_cont|state_reg.wr1  ; de2_sram_ctrl:sram_cont|state_reg.wr2    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.501      ;
; 0.355  ; pixel_count_wr_reg[10]                 ; pixel_count_wr_reg[10]                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.356  ; pixel_count_wr_reg[0]                  ; pixel_count_wr_reg[0]                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.357  ; pixel_count_wr_reg[9]                  ; pixel_count_wr_reg[9]                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; addr_gen_sram_reg[9]                   ; addr_gen_sram_reg[9]                     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; addr_gen_sram_reg[10]                  ; addr_gen_sram_reg[10]                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; pixel_count_wr_reg[2]                  ; pixel_count_wr_reg[2]                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; pixel_count_wr_reg[4]                  ; pixel_count_wr_reg[4]                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.360  ; pixel_count_wr_reg[11]                 ; pixel_count_wr_reg[11]                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; pixel_count_wr_reg[6]                  ; pixel_count_wr_reg[6]                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; pixel_count_wr_reg[7]                  ; pixel_count_wr_reg[7]                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; pixel_count_wr_reg[8]                  ; pixel_count_wr_reg[8]                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; pixel_count_wr_reg[13]                 ; pixel_count_wr_reg[13]                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; pixel_count_wr_reg[16]                 ; pixel_count_wr_reg[16]                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.364  ; addr_gen_sram_reg[6]                   ; addr_gen_sram_reg[6]                     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364  ; addr_gen_sram_reg[7]                   ; addr_gen_sram_reg[7]                     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364  ; addr_gen_sram_reg[8]                   ; addr_gen_sram_reg[8]                     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364  ; counter[2]                             ; counter[3]                               ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364  ; counter[3]                             ; counter[0]                               ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.365  ; addr_gen_sram_reg[13]                  ; addr_gen_sram_reg[13]                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.366  ; addr_gen_sram_reg[4]                   ; addr_gen_sram_reg[4]                     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.366  ; addr_gen_sram_reg[11]                  ; addr_gen_sram_reg[11]                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.366  ; addr_gen_sram_reg[16]                  ; addr_gen_sram_reg[16]                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.366  ; addr_gen_sram_reg[17]                  ; addr_gen_sram_reg[17]                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.366  ; pixel_count_wr_reg[17]                 ; pixel_count_wr_reg[17]                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.369  ; VGA_SYNC2:vga_cont2|pixel_row[8]       ; de2_sram_ctrl:sram_cont|addr_reg[10]     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; clk         ; 0.000        ; 0.160      ; 0.681      ;
; 0.371  ; pixel_count_wr_reg[1]                  ; pixel_count_wr_reg[1]                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; pixel_count_wr_reg[3]                  ; pixel_count_wr_reg[3]                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; pixel_count_wr_reg[12]                 ; pixel_count_wr_reg[12]                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; pixel_count_wr_reg[5]                  ; pixel_count_wr_reg[5]                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; pixel_count_wr_reg[14]                 ; pixel_count_wr_reg[14]                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; pixel_count_wr_reg[15]                 ; pixel_count_wr_reg[15]                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.375  ; addr_gen_sram_reg[2]                   ; addr_gen_sram_reg[2]                     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375  ; addr_gen_sram_reg[0]                   ; addr_gen_sram_reg[0]                     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.376  ; addr_gen_sram_reg[15]                  ; addr_gen_sram_reg[15]                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.380  ; addr_gen_sram_reg[12]                  ; addr_gen_sram_reg[12]                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.381  ; addr_gen_sram_reg[14]                  ; addr_gen_sram_reg[14]                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.533      ;
; 0.382  ; VGA_SYNC2:vga_cont2|pixel_row[7]       ; de2_sram_ctrl:sram_cont|addr_reg[9]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; clk         ; 0.000        ; 0.160      ; 0.694      ;
; 0.385  ; de2_sram_ctrl:sram_cont|state_reg.rd1  ; de2_sram_ctrl:sram_cont|oe_reg           ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.537      ;
; 0.386  ; de2_sram_ctrl:sram_cont|state_reg.wr2  ; de2_sram_ctrl:sram_cont|state_reg.idle   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.538      ;
; 0.388  ; VGA_SYNC2:vga_cont2|pixel_column[0]    ; de2_sram_ctrl:sram_cont|addr_reg[7]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; clk         ; 0.000        ; 0.160      ; 0.700      ;
; 0.391  ; addr_gen_sram_reg[5]                   ; addr_gen_sram_reg[5]                     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.543      ;
; 0.394  ; addr_gen_sram_reg[1]                   ; addr_gen_sram_reg[1]                     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.546      ;
; 0.398  ; addr_gen_sram_reg[3]                   ; addr_gen_sram_reg[3]                     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.550      ;
; 0.404  ; VGA_SYNC2:vga_cont2|pixel_row[8]       ; de2_sram_ctrl:sram_cont|addr_reg[11]     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; clk         ; 0.000        ; 0.160      ; 0.716      ;
; 0.405  ; data_f2m_sram_reg[2]                   ; de2_sram_ctrl:sram_cont|data_f2m_reg[2]  ; clk                                 ; clk         ; 0.000        ; -0.002     ; 0.555      ;
; 0.406  ; data_f2m_sram_reg[1]                   ; de2_sram_ctrl:sram_cont|data_f2m_reg[1]  ; clk                                 ; clk         ; 0.000        ; -0.002     ; 0.556      ;
; 0.409  ; data_f2m_sram_reg[6]                   ; de2_sram_ctrl:sram_cont|data_f2m_reg[6]  ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.561      ;
; 0.411  ; addr_gen_sram_reg[9]                   ; addr_sram_limit_reg[9]                   ; clk                                 ; clk         ; 0.000        ; 0.001      ; 0.564      ;
; 0.415  ; counter[1]                             ; cam_clk                                  ; clk                                 ; clk         ; 0.000        ; 0.000      ; 0.567      ;
; 0.417  ; VGA_SYNC2:vga_cont2|pixel_row[7]       ; de2_sram_ctrl:sram_cont|addr_reg[10]     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; clk         ; 0.000        ; 0.160      ; 0.729      ;
; 0.426  ; addr_gen_sram_reg[11]                  ; addr_sram_limit_reg[11]                  ; clk                                 ; clk         ; 0.000        ; 0.001      ; 0.579      ;
+--------+----------------------------------------+------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'dclk'                                                                                            ;
+-------+--------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.076 ; state_reg.cam2     ; pixel_count[0]  ; clk          ; dclk        ; 0.000        ; 0.784      ; 1.012      ;
; 0.181 ; vsync              ; pixel_count[0]  ; vsync        ; dclk        ; 0.000        ; 2.191      ; 2.524      ;
; 0.191 ; state_reg.cam2     ; pixel_count[10] ; clk          ; dclk        ; 0.000        ; 0.805      ; 1.148      ;
; 0.191 ; state_reg.cam2     ; pixel_count[11] ; clk          ; dclk        ; 0.000        ; 0.805      ; 1.148      ;
; 0.191 ; state_reg.cam2     ; pixel_count[12] ; clk          ; dclk        ; 0.000        ; 0.805      ; 1.148      ;
; 0.191 ; state_reg.cam2     ; pixel_count[13] ; clk          ; dclk        ; 0.000        ; 0.805      ; 1.148      ;
; 0.191 ; state_reg.cam2     ; pixel_count[14] ; clk          ; dclk        ; 0.000        ; 0.805      ; 1.148      ;
; 0.191 ; state_reg.cam2     ; pixel_count[15] ; clk          ; dclk        ; 0.000        ; 0.805      ; 1.148      ;
; 0.191 ; state_reg.cam2     ; pixel_count[16] ; clk          ; dclk        ; 0.000        ; 0.805      ; 1.148      ;
; 0.191 ; state_reg.cam2     ; pixel_count[17] ; clk          ; dclk        ; 0.000        ; 0.805      ; 1.148      ;
; 0.191 ; state_reg.cam2     ; pixel_count[19] ; clk          ; dclk        ; 0.000        ; 0.805      ; 1.148      ;
; 0.191 ; state_reg.cam2     ; pixel_count[18] ; clk          ; dclk        ; 0.000        ; 0.805      ; 1.148      ;
; 0.215 ; pixel_count[0]     ; pixel_count[0]  ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.367      ;
; 0.242 ; pixel_count[19]    ; pixel_count[19] ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.394      ;
; 0.296 ; vsync              ; pixel_count[10] ; vsync        ; dclk        ; 0.000        ; 2.212      ; 2.660      ;
; 0.296 ; vsync              ; pixel_count[11] ; vsync        ; dclk        ; 0.000        ; 2.212      ; 2.660      ;
; 0.296 ; vsync              ; pixel_count[12] ; vsync        ; dclk        ; 0.000        ; 2.212      ; 2.660      ;
; 0.296 ; vsync              ; pixel_count[13] ; vsync        ; dclk        ; 0.000        ; 2.212      ; 2.660      ;
; 0.296 ; vsync              ; pixel_count[14] ; vsync        ; dclk        ; 0.000        ; 2.212      ; 2.660      ;
; 0.296 ; vsync              ; pixel_count[15] ; vsync        ; dclk        ; 0.000        ; 2.212      ; 2.660      ;
; 0.296 ; vsync              ; pixel_count[16] ; vsync        ; dclk        ; 0.000        ; 2.212      ; 2.660      ;
; 0.296 ; vsync              ; pixel_count[17] ; vsync        ; dclk        ; 0.000        ; 2.212      ; 2.660      ;
; 0.296 ; vsync              ; pixel_count[19] ; vsync        ; dclk        ; 0.000        ; 2.212      ; 2.660      ;
; 0.296 ; vsync              ; pixel_count[18] ; vsync        ; dclk        ; 0.000        ; 2.212      ; 2.660      ;
; 0.303 ; state_reg.sram_wr1 ; pixel_count[0]  ; clk          ; dclk        ; 0.000        ; 0.537      ; 0.992      ;
; 0.342 ; state_reg.cam2     ; pixel_count[1]  ; clk          ; dclk        ; 0.000        ; 0.785      ; 1.279      ;
; 0.342 ; state_reg.cam2     ; pixel_count[2]  ; clk          ; dclk        ; 0.000        ; 0.785      ; 1.279      ;
; 0.342 ; state_reg.cam2     ; pixel_count[3]  ; clk          ; dclk        ; 0.000        ; 0.785      ; 1.279      ;
; 0.342 ; state_reg.cam2     ; pixel_count[4]  ; clk          ; dclk        ; 0.000        ; 0.785      ; 1.279      ;
; 0.342 ; state_reg.cam2     ; pixel_count[5]  ; clk          ; dclk        ; 0.000        ; 0.785      ; 1.279      ;
; 0.342 ; state_reg.cam2     ; pixel_count[6]  ; clk          ; dclk        ; 0.000        ; 0.785      ; 1.279      ;
; 0.342 ; state_reg.cam2     ; pixel_count[7]  ; clk          ; dclk        ; 0.000        ; 0.785      ; 1.279      ;
; 0.342 ; state_reg.cam2     ; pixel_count[8]  ; clk          ; dclk        ; 0.000        ; 0.785      ; 1.279      ;
; 0.342 ; state_reg.cam2     ; pixel_count[9]  ; clk          ; dclk        ; 0.000        ; 0.785      ; 1.279      ;
; 0.360 ; pixel_count[11]    ; pixel_count[11] ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; pixel_count[10]    ; pixel_count[10] ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.513      ;
; 0.365 ; pixel_count[7]     ; pixel_count[7]  ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; pixel_count[3]     ; pixel_count[3]  ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; pixel_count[5]     ; pixel_count[5]  ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; pixel_count[8]     ; pixel_count[8]  ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; pixel_count[9]     ; pixel_count[9]  ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; pixel_count[12]    ; pixel_count[12] ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; pixel_count[14]    ; pixel_count[14] ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; pixel_count[0]     ; pixel_count[1]  ; dclk         ; dclk        ; 0.000        ; 0.001      ; 0.521      ;
; 0.368 ; pixel_count[18]    ; pixel_count[18] ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; pixel_count[1]     ; pixel_count[1]  ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.520      ;
; 0.377 ; pixel_count[13]    ; pixel_count[13] ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; pixel_count[15]    ; pixel_count[15] ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; pixel_count[2]     ; pixel_count[2]  ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.530      ;
; 0.380 ; pixel_count[4]     ; pixel_count[4]  ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; pixel_count[6]     ; pixel_count[6]  ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.532      ;
; 0.418 ; state_reg.sram_wr1 ; pixel_count[10] ; clk          ; dclk        ; 0.000        ; 0.558      ; 1.128      ;
; 0.418 ; state_reg.sram_wr1 ; pixel_count[11] ; clk          ; dclk        ; 0.000        ; 0.558      ; 1.128      ;
; 0.418 ; state_reg.sram_wr1 ; pixel_count[12] ; clk          ; dclk        ; 0.000        ; 0.558      ; 1.128      ;
; 0.418 ; state_reg.sram_wr1 ; pixel_count[13] ; clk          ; dclk        ; 0.000        ; 0.558      ; 1.128      ;
; 0.418 ; state_reg.sram_wr1 ; pixel_count[14] ; clk          ; dclk        ; 0.000        ; 0.558      ; 1.128      ;
; 0.418 ; state_reg.sram_wr1 ; pixel_count[15] ; clk          ; dclk        ; 0.000        ; 0.558      ; 1.128      ;
; 0.418 ; state_reg.sram_wr1 ; pixel_count[16] ; clk          ; dclk        ; 0.000        ; 0.558      ; 1.128      ;
; 0.418 ; state_reg.sram_wr1 ; pixel_count[17] ; clk          ; dclk        ; 0.000        ; 0.558      ; 1.128      ;
; 0.418 ; state_reg.sram_wr1 ; pixel_count[19] ; clk          ; dclk        ; 0.000        ; 0.558      ; 1.128      ;
; 0.418 ; state_reg.sram_wr1 ; pixel_count[18] ; clk          ; dclk        ; 0.000        ; 0.558      ; 1.128      ;
; 0.444 ; pixel_count[16]    ; pixel_count[16] ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.596      ;
; 0.447 ; vsync              ; pixel_count[1]  ; vsync        ; dclk        ; 0.000        ; 2.192      ; 2.791      ;
; 0.447 ; vsync              ; pixel_count[2]  ; vsync        ; dclk        ; 0.000        ; 2.192      ; 2.791      ;
; 0.447 ; vsync              ; pixel_count[3]  ; vsync        ; dclk        ; 0.000        ; 2.192      ; 2.791      ;
; 0.447 ; vsync              ; pixel_count[4]  ; vsync        ; dclk        ; 0.000        ; 2.192      ; 2.791      ;
; 0.447 ; vsync              ; pixel_count[5]  ; vsync        ; dclk        ; 0.000        ; 2.192      ; 2.791      ;
; 0.447 ; vsync              ; pixel_count[6]  ; vsync        ; dclk        ; 0.000        ; 2.192      ; 2.791      ;
; 0.447 ; vsync              ; pixel_count[7]  ; vsync        ; dclk        ; 0.000        ; 2.192      ; 2.791      ;
; 0.447 ; vsync              ; pixel_count[8]  ; vsync        ; dclk        ; 0.000        ; 2.192      ; 2.791      ;
; 0.447 ; vsync              ; pixel_count[9]  ; vsync        ; dclk        ; 0.000        ; 2.192      ; 2.791      ;
; 0.450 ; pixel_count[17]    ; pixel_count[17] ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.602      ;
; 0.498 ; pixel_count[11]    ; pixel_count[12] ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; pixel_count[10]    ; pixel_count[11] ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.651      ;
; 0.503 ; pixel_count[7]     ; pixel_count[8]  ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.655      ;
; 0.504 ; pixel_count[3]     ; pixel_count[4]  ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.656      ;
; 0.504 ; pixel_count[5]     ; pixel_count[6]  ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.656      ;
; 0.505 ; pixel_count[8]     ; pixel_count[9]  ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; pixel_count[12]    ; pixel_count[13] ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; pixel_count[14]    ; pixel_count[15] ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.657      ;
; 0.508 ; pixel_count[18]    ; pixel_count[19] ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.660      ;
; 0.517 ; pixel_count[13]    ; pixel_count[14] ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.669      ;
; 0.517 ; pixel_count[15]    ; pixel_count[16] ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; pixel_count[2]     ; pixel_count[3]  ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.670      ;
; 0.520 ; pixel_count[6]     ; pixel_count[7]  ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.672      ;
; 0.520 ; pixel_count[4]     ; pixel_count[5]  ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.672      ;
; 0.532 ; pixel_count[9]     ; pixel_count[10] ; dclk         ; dclk        ; 0.000        ; 0.020      ; 0.704      ;
; 0.533 ; pixel_count[11]    ; pixel_count[13] ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; pixel_count[10]    ; pixel_count[12] ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.686      ;
; 0.538 ; pixel_count[7]     ; pixel_count[9]  ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.690      ;
; 0.539 ; pixel_count[5]     ; pixel_count[7]  ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.691      ;
; 0.539 ; pixel_count[3]     ; pixel_count[5]  ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.691      ;
; 0.540 ; pixel_count[12]    ; pixel_count[14] ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.692      ;
; 0.540 ; pixel_count[14]    ; pixel_count[16] ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.692      ;
; 0.552 ; pixel_count[15]    ; pixel_count[17] ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.704      ;
; 0.552 ; pixel_count[13]    ; pixel_count[15] ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; pixel_count[2]     ; pixel_count[4]  ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.705      ;
; 0.555 ; pixel_count[6]     ; pixel_count[8]  ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.707      ;
; 0.555 ; pixel_count[4]     ; pixel_count[6]  ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.707      ;
; 0.558 ; pixel_count[1]     ; pixel_count[2]  ; dclk         ; dclk        ; 0.000        ; 0.000      ; 0.710      ;
+-------+--------------------+-----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'VGA_SYNC2:vga_cont2|pixel_clock_int'                                                                                                                                            ;
+-------+--------------------------------+-------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                             ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 0.215 ; VGA_SYNC2:vga_cont2|h_count[8] ; VGA_SYNC2:vga_cont2|h_count[8]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SYNC2:vga_cont2|v_count[2] ; VGA_SYNC2:vga_cont2|v_count[2]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SYNC2:vga_cont2|v_count[3] ; VGA_SYNC2:vga_cont2|v_count[3]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SYNC2:vga_cont2|v_count[4] ; VGA_SYNC2:vga_cont2|v_count[4]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SYNC2:vga_cont2|v_count[5] ; VGA_SYNC2:vga_cont2|v_count[5]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SYNC2:vga_cont2|v_count[6] ; VGA_SYNC2:vga_cont2|v_count[6]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SYNC2:vga_cont2|v_count[7] ; VGA_SYNC2:vga_cont2|v_count[7]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SYNC2:vga_cont2|v_count[8] ; VGA_SYNC2:vga_cont2|v_count[8]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SYNC2:vga_cont2|v_count[9] ; VGA_SYNC2:vga_cont2|v_count[9]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.367      ;
; 0.235 ; VGA_SYNC2:vga_cont2|vert_sync  ; VGA_SYNC2:vga_cont2|vert_sync_out   ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.387      ;
; 0.320 ; VGA_SYNC2:vga_cont2|v_count[0] ; VGA_SYNC2:vga_cont2|pixel_row[0]    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.001      ; 0.473      ;
; 0.328 ; VGA_SYNC2:vga_cont2|v_count[1] ; VGA_SYNC2:vga_cont2|pixel_row[1]    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.001      ; 0.481      ;
; 0.329 ; VGA_SYNC2:vga_cont2|v_count[5] ; VGA_SYNC2:vga_cont2|pixel_row[5]    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.001      ; 0.482      ;
; 0.329 ; VGA_SYNC2:vga_cont2|v_count[6] ; VGA_SYNC2:vga_cont2|pixel_row[6]    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.001      ; 0.482      ;
; 0.330 ; VGA_SYNC2:vga_cont2|v_count[2] ; VGA_SYNC2:vga_cont2|pixel_row[2]    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.001      ; 0.483      ;
; 0.330 ; VGA_SYNC2:vga_cont2|v_count[4] ; VGA_SYNC2:vga_cont2|vert_sync       ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; -0.001     ; 0.481      ;
; 0.335 ; VGA_SYNC2:vga_cont2|v_count[4] ; VGA_SYNC2:vga_cont2|pixel_row[4]    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.001      ; 0.488      ;
; 0.359 ; pixel_count2[10]               ; pixel_count2[10]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.511      ;
; 0.361 ; pixel_count2[9]                ; pixel_count2[9]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.513      ;
; 0.364 ; pixel_count2[2]                ; pixel_count2[2]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; pixel_count2[4]                ; pixel_count2[4]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; VGA_SYNC2:vga_cont2|h_count[6] ; VGA_SYNC2:vga_cont2|h_count[6]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; VGA_SYNC2:vga_cont2|h_count[2] ; VGA_SYNC2:vga_cont2|h_count[2]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; VGA_SYNC2:vga_cont2|h_count[4] ; VGA_SYNC2:vga_cont2|h_count[4]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; pixel_count2[6]                ; pixel_count2[6]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; pixel_count2[7]                ; pixel_count2[7]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; pixel_count2[8]                ; pixel_count2[8]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; pixel_count2[11]               ; pixel_count2[11]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; pixel_count2[16]               ; pixel_count2[16]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; pixel_count2[13]               ; pixel_count2[13]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.522      ;
; 0.373 ; pixel_count2[17]               ; pixel_count2[17]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.525      ;
; 0.377 ; VGA_SYNC2:vga_cont2|h_count[3] ; VGA_SYNC2:vga_cont2|h_count[3]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.529      ;
; 0.379 ; VGA_SYNC2:vga_cont2|h_count[7] ; VGA_SYNC2:vga_cont2|h_count[7]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; pixel_count2[1]                ; pixel_count2[1]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; pixel_count2[12]               ; pixel_count2[12]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; pixel_count2[3]                ; pixel_count2[3]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; pixel_count2[14]               ; pixel_count2[14]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; pixel_count2[15]               ; pixel_count2[15]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; pixel_count2[5]                ; pixel_count2[5]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; VGA_SYNC2:vga_cont2|h_count[8] ; VGA_SYNC2:vga_cont2|h_count[0]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; VGA_SYNC2:vga_cont2|v_count[9] ; VGA_SYNC2:vga_cont2|vert_sync       ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; -0.001     ; 0.534      ;
; 0.385 ; VGA_SYNC2:vga_cont2|h_count[1] ; VGA_SYNC2:vga_cont2|h_count[1]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.537      ;
; 0.396 ; VGA_SYNC2:vga_cont2|horiz_sync ; VGA_SYNC2:vga_cont2|horiz_sync_out  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.001      ; 0.549      ;
; 0.415 ; VGA_SYNC2:vga_cont2|h_count[8] ; VGA_SYNC2:vga_cont2|h_count[5]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; -0.001     ; 0.566      ;
; 0.416 ; VGA_SYNC2:vga_cont2|h_count[8] ; VGA_SYNC2:vga_cont2|h_count[9]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; -0.001     ; 0.567      ;
; 0.422 ; VGA_SYNC2:vga_cont2|v_count[3] ; VGA_SYNC2:vga_cont2|pixel_row[3]    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.001      ; 0.575      ;
; 0.438 ; VGA_SYNC2:vga_cont2|h_count[1] ; VGA_SYNC2:vga_cont2|pixel_column[1] ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.002      ; 0.592      ;
; 0.440 ; VGA_SYNC2:vga_cont2|h_count[2] ; VGA_SYNC2:vga_cont2|pixel_column[2] ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.002      ; 0.594      ;
; 0.443 ; VGA_SYNC2:vga_cont2|h_count[4] ; VGA_SYNC2:vga_cont2|pixel_column[4] ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.002      ; 0.597      ;
; 0.448 ; pixel_count2[0]                ; pixel_count2[0]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.600      ;
; 0.497 ; pixel_count2[10]               ; pixel_count2[11]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.649      ;
; 0.499 ; pixel_count2[9]                ; pixel_count2[10]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.651      ;
; 0.502 ; VGA_SYNC2:vga_cont2|h_count[0] ; VGA_SYNC2:vga_cont2|horiz_sync      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; -0.001     ; 0.653      ;
; 0.502 ; pixel_count2[2]                ; pixel_count2[3]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; pixel_count2[4]                ; pixel_count2[5]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.654      ;
; 0.503 ; VGA_SYNC2:vga_cont2|h_count[6] ; VGA_SYNC2:vga_cont2|h_count[7]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.655      ;
; 0.505 ; pixel_count2[6]                ; pixel_count2[7]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; pixel_count2[7]                ; pixel_count2[8]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.657      ;
; 0.507 ; pixel_count2[11]               ; pixel_count2[12]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.659      ;
; 0.508 ; pixel_count2[13]               ; pixel_count2[14]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.660      ;
; 0.517 ; VGA_SYNC2:vga_cont2|h_count[3] ; VGA_SYNC2:vga_cont2|h_count[4]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.669      ;
; 0.519 ; pixel_count2[1]                ; pixel_count2[2]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.671      ;
; 0.519 ; pixel_count2[12]               ; pixel_count2[13]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.671      ;
; 0.520 ; pixel_count2[3]                ; pixel_count2[4]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.672      ;
; 0.520 ; pixel_count2[15]               ; pixel_count2[16]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.672      ;
; 0.520 ; pixel_count2[14]               ; pixel_count2[15]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.672      ;
; 0.521 ; pixel_count2[5]                ; pixel_count2[6]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.673      ;
; 0.525 ; VGA_SYNC2:vga_cont2|h_count[1] ; VGA_SYNC2:vga_cont2|h_count[2]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.677      ;
; 0.526 ; VGA_SYNC2:vga_cont2|h_count[5] ; VGA_SYNC2:vga_cont2|pixel_column[5] ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.003      ; 0.681      ;
; 0.526 ; VGA_SYNC2:vga_cont2|h_count[0] ; VGA_SYNC2:vga_cont2|h_count[1]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.678      ;
; 0.532 ; pixel_count2[10]               ; pixel_count2[12]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.684      ;
; 0.534 ; VGA_SYNC2:vga_cont2|h_count[9] ; VGA_SYNC2:vga_cont2|pixel_column[9] ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.003      ; 0.689      ;
; 0.534 ; pixel_count2[9]                ; pixel_count2[11]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.686      ;
; 0.537 ; VGA_SYNC2:vga_cont2|h_count[7] ; VGA_SYNC2:vga_cont2|pixel_column[7] ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.002      ; 0.691      ;
; 0.537 ; pixel_count2[2]                ; pixel_count2[4]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.689      ;
; 0.537 ; pixel_count2[4]                ; pixel_count2[6]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.689      ;
; 0.540 ; VGA_SYNC2:vga_cont2|h_count[4] ; VGA_SYNC2:vga_cont2|h_count[6]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.692      ;
; 0.540 ; pixel_count2[6]                ; pixel_count2[8]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.692      ;
; 0.542 ; pixel_count2[11]               ; pixel_count2[13]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.694      ;
; 0.543 ; pixel_count2[13]               ; pixel_count2[15]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.695      ;
; 0.545 ; VGA_SYNC2:vga_cont2|h_count[8] ; VGA_SYNC2:vga_cont2|pixel_column[8] ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.002      ; 0.699      ;
; 0.554 ; pixel_count2[1]                ; pixel_count2[3]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.706      ;
; 0.554 ; pixel_count2[12]               ; pixel_count2[14]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.706      ;
; 0.555 ; pixel_count2[3]                ; pixel_count2[5]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.707      ;
; 0.555 ; pixel_count2[14]               ; pixel_count2[16]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.707      ;
; 0.556 ; pixel_count2[8]                ; pixel_count2[9]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; -0.003     ; 0.705      ;
; 0.556 ; pixel_count2[5]                ; pixel_count2[7]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.708      ;
; 0.560 ; VGA_SYNC2:vga_cont2|h_count[2] ; VGA_SYNC2:vga_cont2|h_count[3]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.712      ;
; 0.561 ; VGA_SYNC2:vga_cont2|h_count[0] ; VGA_SYNC2:vga_cont2|h_count[2]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.713      ;
; 0.562 ; pixel_count2[16]               ; pixel_count2[17]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.714      ;
; 0.567 ; pixel_count2[10]               ; pixel_count2[13]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.719      ;
; 0.568 ; VGA_SYNC2:vga_cont2|h_count[3] ; VGA_SYNC2:vga_cont2|pixel_column[3] ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.002      ; 0.722      ;
; 0.569 ; pixel_count2[9]                ; pixel_count2[12]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.721      ;
; 0.571 ; VGA_SYNC2:vga_cont2|v_count[7] ; VGA_SYNC2:vga_cont2|pixel_row[7]    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; -0.001     ; 0.722      ;
; 0.572 ; pixel_count2[2]                ; pixel_count2[5]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.724      ;
; 0.572 ; pixel_count2[4]                ; pixel_count2[7]                     ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.724      ;
; 0.573 ; VGA_SYNC2:vga_cont2|h_count[9] ; VGA_SYNC2:vga_cont2|h_count[9]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.725      ;
; 0.575 ; VGA_SYNC2:vga_cont2|h_count[4] ; VGA_SYNC2:vga_cont2|h_count[7]      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.727      ;
; 0.576 ; VGA_SYNC2:vga_cont2|v_count[8] ; VGA_SYNC2:vga_cont2|pixel_row[8]    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; -0.001     ; 0.727      ;
; 0.577 ; pixel_count2[11]               ; pixel_count2[14]                    ; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.000      ; 0.729      ;
+-------+--------------------------------+-------------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'VGA_SYNC2:vga_cont2|pixel_clock_int'                                                                               ;
+--------+----------------+------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node          ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+------------------+--------------+-------------------------------------+--------------+------------+------------+
; -0.035 ; state_reg.cam2 ; pixel_count2[10] ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.096      ; 1.163      ;
; -0.035 ; state_reg.cam2 ; pixel_count2[11] ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.096      ; 1.163      ;
; -0.035 ; state_reg.cam2 ; pixel_count2[12] ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.096      ; 1.163      ;
; -0.035 ; state_reg.cam2 ; pixel_count2[13] ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.096      ; 1.163      ;
; -0.035 ; state_reg.cam2 ; pixel_count2[14] ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.096      ; 1.163      ;
; -0.035 ; state_reg.cam2 ; pixel_count2[15] ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.096      ; 1.163      ;
; -0.035 ; state_reg.cam2 ; pixel_count2[16] ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.096      ; 1.163      ;
; -0.035 ; state_reg.cam2 ; pixel_count2[17] ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.096      ; 1.163      ;
; -0.035 ; state_reg.cam2 ; pixel_count2[9]  ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.096      ; 1.163      ;
; -0.010 ; state_reg.cam2 ; pixel_count2[0]  ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.099      ; 1.141      ;
; -0.010 ; state_reg.cam2 ; pixel_count2[1]  ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.099      ; 1.141      ;
; -0.010 ; state_reg.cam2 ; pixel_count2[2]  ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.099      ; 1.141      ;
; -0.010 ; state_reg.cam2 ; pixel_count2[3]  ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.099      ; 1.141      ;
; -0.010 ; state_reg.cam2 ; pixel_count2[4]  ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.099      ; 1.141      ;
; -0.010 ; state_reg.cam2 ; pixel_count2[5]  ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.099      ; 1.141      ;
; -0.010 ; state_reg.cam2 ; pixel_count2[6]  ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.099      ; 1.141      ;
; -0.010 ; state_reg.cam2 ; pixel_count2[7]  ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.099      ; 1.141      ;
; -0.010 ; state_reg.cam2 ; pixel_count2[8]  ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1.000        ; 0.099      ; 1.141      ;
+--------+----------------+------------------+--------------+-------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'dclk'                                                                                    ;
+-------+----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.412 ; state_reg.idle ; pixel_count[0]  ; clk          ; dclk        ; 1.000        ; 0.537      ; 1.157      ;
; 0.413 ; state_reg.idle ; pixel_count[1]  ; clk          ; dclk        ; 1.000        ; 0.538      ; 1.157      ;
; 0.413 ; state_reg.idle ; pixel_count[2]  ; clk          ; dclk        ; 1.000        ; 0.538      ; 1.157      ;
; 0.413 ; state_reg.idle ; pixel_count[3]  ; clk          ; dclk        ; 1.000        ; 0.538      ; 1.157      ;
; 0.413 ; state_reg.idle ; pixel_count[4]  ; clk          ; dclk        ; 1.000        ; 0.538      ; 1.157      ;
; 0.413 ; state_reg.idle ; pixel_count[5]  ; clk          ; dclk        ; 1.000        ; 0.538      ; 1.157      ;
; 0.413 ; state_reg.idle ; pixel_count[6]  ; clk          ; dclk        ; 1.000        ; 0.538      ; 1.157      ;
; 0.413 ; state_reg.idle ; pixel_count[7]  ; clk          ; dclk        ; 1.000        ; 0.538      ; 1.157      ;
; 0.413 ; state_reg.idle ; pixel_count[8]  ; clk          ; dclk        ; 1.000        ; 0.538      ; 1.157      ;
; 0.413 ; state_reg.idle ; pixel_count[9]  ; clk          ; dclk        ; 1.000        ; 0.538      ; 1.157      ;
; 0.461 ; state_reg.cam1 ; pixel_count[0]  ; clk          ; dclk        ; 1.000        ; 0.537      ; 1.108      ;
; 0.462 ; state_reg.cam1 ; pixel_count[1]  ; clk          ; dclk        ; 1.000        ; 0.538      ; 1.108      ;
; 0.462 ; state_reg.cam1 ; pixel_count[2]  ; clk          ; dclk        ; 1.000        ; 0.538      ; 1.108      ;
; 0.462 ; state_reg.cam1 ; pixel_count[3]  ; clk          ; dclk        ; 1.000        ; 0.538      ; 1.108      ;
; 0.462 ; state_reg.cam1 ; pixel_count[4]  ; clk          ; dclk        ; 1.000        ; 0.538      ; 1.108      ;
; 0.462 ; state_reg.cam1 ; pixel_count[5]  ; clk          ; dclk        ; 1.000        ; 0.538      ; 1.108      ;
; 0.462 ; state_reg.cam1 ; pixel_count[6]  ; clk          ; dclk        ; 1.000        ; 0.538      ; 1.108      ;
; 0.462 ; state_reg.cam1 ; pixel_count[7]  ; clk          ; dclk        ; 1.000        ; 0.538      ; 1.108      ;
; 0.462 ; state_reg.cam1 ; pixel_count[8]  ; clk          ; dclk        ; 1.000        ; 0.538      ; 1.108      ;
; 0.462 ; state_reg.cam1 ; pixel_count[9]  ; clk          ; dclk        ; 1.000        ; 0.538      ; 1.108      ;
; 0.640 ; state_reg.idle ; pixel_count[10] ; clk          ; dclk        ; 1.000        ; 0.558      ; 0.950      ;
; 0.640 ; state_reg.idle ; pixel_count[11] ; clk          ; dclk        ; 1.000        ; 0.558      ; 0.950      ;
; 0.640 ; state_reg.idle ; pixel_count[12] ; clk          ; dclk        ; 1.000        ; 0.558      ; 0.950      ;
; 0.640 ; state_reg.idle ; pixel_count[13] ; clk          ; dclk        ; 1.000        ; 0.558      ; 0.950      ;
; 0.640 ; state_reg.idle ; pixel_count[14] ; clk          ; dclk        ; 1.000        ; 0.558      ; 0.950      ;
; 0.640 ; state_reg.idle ; pixel_count[15] ; clk          ; dclk        ; 1.000        ; 0.558      ; 0.950      ;
; 0.640 ; state_reg.idle ; pixel_count[16] ; clk          ; dclk        ; 1.000        ; 0.558      ; 0.950      ;
; 0.640 ; state_reg.idle ; pixel_count[17] ; clk          ; dclk        ; 1.000        ; 0.558      ; 0.950      ;
; 0.640 ; state_reg.idle ; pixel_count[19] ; clk          ; dclk        ; 1.000        ; 0.558      ; 0.950      ;
; 0.640 ; state_reg.idle ; pixel_count[18] ; clk          ; dclk        ; 1.000        ; 0.558      ; 0.950      ;
; 0.689 ; state_reg.cam1 ; pixel_count[10] ; clk          ; dclk        ; 1.000        ; 0.558      ; 0.901      ;
; 0.689 ; state_reg.cam1 ; pixel_count[11] ; clk          ; dclk        ; 1.000        ; 0.558      ; 0.901      ;
; 0.689 ; state_reg.cam1 ; pixel_count[12] ; clk          ; dclk        ; 1.000        ; 0.558      ; 0.901      ;
; 0.689 ; state_reg.cam1 ; pixel_count[13] ; clk          ; dclk        ; 1.000        ; 0.558      ; 0.901      ;
; 0.689 ; state_reg.cam1 ; pixel_count[14] ; clk          ; dclk        ; 1.000        ; 0.558      ; 0.901      ;
; 0.689 ; state_reg.cam1 ; pixel_count[15] ; clk          ; dclk        ; 1.000        ; 0.558      ; 0.901      ;
; 0.689 ; state_reg.cam1 ; pixel_count[16] ; clk          ; dclk        ; 1.000        ; 0.558      ; 0.901      ;
; 0.689 ; state_reg.cam1 ; pixel_count[17] ; clk          ; dclk        ; 1.000        ; 0.558      ; 0.901      ;
; 0.689 ; state_reg.cam1 ; pixel_count[19] ; clk          ; dclk        ; 1.000        ; 0.558      ; 0.901      ;
; 0.689 ; state_reg.cam1 ; pixel_count[18] ; clk          ; dclk        ; 1.000        ; 0.558      ; 0.901      ;
+-------+----------------+-----------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'dclk'                                                                                     ;
+-------+----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.191 ; state_reg.cam1 ; pixel_count[10] ; clk          ; dclk        ; 0.000        ; 0.558      ; 0.901      ;
; 0.191 ; state_reg.cam1 ; pixel_count[11] ; clk          ; dclk        ; 0.000        ; 0.558      ; 0.901      ;
; 0.191 ; state_reg.cam1 ; pixel_count[12] ; clk          ; dclk        ; 0.000        ; 0.558      ; 0.901      ;
; 0.191 ; state_reg.cam1 ; pixel_count[13] ; clk          ; dclk        ; 0.000        ; 0.558      ; 0.901      ;
; 0.191 ; state_reg.cam1 ; pixel_count[14] ; clk          ; dclk        ; 0.000        ; 0.558      ; 0.901      ;
; 0.191 ; state_reg.cam1 ; pixel_count[15] ; clk          ; dclk        ; 0.000        ; 0.558      ; 0.901      ;
; 0.191 ; state_reg.cam1 ; pixel_count[16] ; clk          ; dclk        ; 0.000        ; 0.558      ; 0.901      ;
; 0.191 ; state_reg.cam1 ; pixel_count[17] ; clk          ; dclk        ; 0.000        ; 0.558      ; 0.901      ;
; 0.191 ; state_reg.cam1 ; pixel_count[19] ; clk          ; dclk        ; 0.000        ; 0.558      ; 0.901      ;
; 0.191 ; state_reg.cam1 ; pixel_count[18] ; clk          ; dclk        ; 0.000        ; 0.558      ; 0.901      ;
; 0.240 ; state_reg.idle ; pixel_count[10] ; clk          ; dclk        ; 0.000        ; 0.558      ; 0.950      ;
; 0.240 ; state_reg.idle ; pixel_count[11] ; clk          ; dclk        ; 0.000        ; 0.558      ; 0.950      ;
; 0.240 ; state_reg.idle ; pixel_count[12] ; clk          ; dclk        ; 0.000        ; 0.558      ; 0.950      ;
; 0.240 ; state_reg.idle ; pixel_count[13] ; clk          ; dclk        ; 0.000        ; 0.558      ; 0.950      ;
; 0.240 ; state_reg.idle ; pixel_count[14] ; clk          ; dclk        ; 0.000        ; 0.558      ; 0.950      ;
; 0.240 ; state_reg.idle ; pixel_count[15] ; clk          ; dclk        ; 0.000        ; 0.558      ; 0.950      ;
; 0.240 ; state_reg.idle ; pixel_count[16] ; clk          ; dclk        ; 0.000        ; 0.558      ; 0.950      ;
; 0.240 ; state_reg.idle ; pixel_count[17] ; clk          ; dclk        ; 0.000        ; 0.558      ; 0.950      ;
; 0.240 ; state_reg.idle ; pixel_count[19] ; clk          ; dclk        ; 0.000        ; 0.558      ; 0.950      ;
; 0.240 ; state_reg.idle ; pixel_count[18] ; clk          ; dclk        ; 0.000        ; 0.558      ; 0.950      ;
; 0.418 ; state_reg.cam1 ; pixel_count[1]  ; clk          ; dclk        ; 0.000        ; 0.538      ; 1.108      ;
; 0.418 ; state_reg.cam1 ; pixel_count[2]  ; clk          ; dclk        ; 0.000        ; 0.538      ; 1.108      ;
; 0.418 ; state_reg.cam1 ; pixel_count[3]  ; clk          ; dclk        ; 0.000        ; 0.538      ; 1.108      ;
; 0.418 ; state_reg.cam1 ; pixel_count[4]  ; clk          ; dclk        ; 0.000        ; 0.538      ; 1.108      ;
; 0.418 ; state_reg.cam1 ; pixel_count[5]  ; clk          ; dclk        ; 0.000        ; 0.538      ; 1.108      ;
; 0.418 ; state_reg.cam1 ; pixel_count[6]  ; clk          ; dclk        ; 0.000        ; 0.538      ; 1.108      ;
; 0.418 ; state_reg.cam1 ; pixel_count[7]  ; clk          ; dclk        ; 0.000        ; 0.538      ; 1.108      ;
; 0.418 ; state_reg.cam1 ; pixel_count[8]  ; clk          ; dclk        ; 0.000        ; 0.538      ; 1.108      ;
; 0.418 ; state_reg.cam1 ; pixel_count[9]  ; clk          ; dclk        ; 0.000        ; 0.538      ; 1.108      ;
; 0.419 ; state_reg.cam1 ; pixel_count[0]  ; clk          ; dclk        ; 0.000        ; 0.537      ; 1.108      ;
; 0.467 ; state_reg.idle ; pixel_count[1]  ; clk          ; dclk        ; 0.000        ; 0.538      ; 1.157      ;
; 0.467 ; state_reg.idle ; pixel_count[2]  ; clk          ; dclk        ; 0.000        ; 0.538      ; 1.157      ;
; 0.467 ; state_reg.idle ; pixel_count[3]  ; clk          ; dclk        ; 0.000        ; 0.538      ; 1.157      ;
; 0.467 ; state_reg.idle ; pixel_count[4]  ; clk          ; dclk        ; 0.000        ; 0.538      ; 1.157      ;
; 0.467 ; state_reg.idle ; pixel_count[5]  ; clk          ; dclk        ; 0.000        ; 0.538      ; 1.157      ;
; 0.467 ; state_reg.idle ; pixel_count[6]  ; clk          ; dclk        ; 0.000        ; 0.538      ; 1.157      ;
; 0.467 ; state_reg.idle ; pixel_count[7]  ; clk          ; dclk        ; 0.000        ; 0.538      ; 1.157      ;
; 0.467 ; state_reg.idle ; pixel_count[8]  ; clk          ; dclk        ; 0.000        ; 0.538      ; 1.157      ;
; 0.467 ; state_reg.idle ; pixel_count[9]  ; clk          ; dclk        ; 0.000        ; 0.538      ; 1.157      ;
; 0.468 ; state_reg.idle ; pixel_count[0]  ; clk          ; dclk        ; 0.000        ; 0.537      ; 1.157      ;
+-------+----------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'VGA_SYNC2:vga_cont2|pixel_clock_int'                                                                               ;
+-------+----------------+------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node      ; To Node          ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+------------------+--------------+-------------------------------------+--------------+------------+------------+
; 0.890 ; state_reg.cam2 ; pixel_count2[0]  ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.099      ; 1.141      ;
; 0.890 ; state_reg.cam2 ; pixel_count2[1]  ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.099      ; 1.141      ;
; 0.890 ; state_reg.cam2 ; pixel_count2[2]  ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.099      ; 1.141      ;
; 0.890 ; state_reg.cam2 ; pixel_count2[3]  ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.099      ; 1.141      ;
; 0.890 ; state_reg.cam2 ; pixel_count2[4]  ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.099      ; 1.141      ;
; 0.890 ; state_reg.cam2 ; pixel_count2[5]  ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.099      ; 1.141      ;
; 0.890 ; state_reg.cam2 ; pixel_count2[6]  ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.099      ; 1.141      ;
; 0.890 ; state_reg.cam2 ; pixel_count2[7]  ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.099      ; 1.141      ;
; 0.890 ; state_reg.cam2 ; pixel_count2[8]  ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.099      ; 1.141      ;
; 0.915 ; state_reg.cam2 ; pixel_count2[10] ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.096      ; 1.163      ;
; 0.915 ; state_reg.cam2 ; pixel_count2[11] ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.096      ; 1.163      ;
; 0.915 ; state_reg.cam2 ; pixel_count2[12] ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.096      ; 1.163      ;
; 0.915 ; state_reg.cam2 ; pixel_count2[13] ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.096      ; 1.163      ;
; 0.915 ; state_reg.cam2 ; pixel_count2[14] ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.096      ; 1.163      ;
; 0.915 ; state_reg.cam2 ; pixel_count2[15] ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.096      ; 1.163      ;
; 0.915 ; state_reg.cam2 ; pixel_count2[16] ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.096      ; 1.163      ;
; 0.915 ; state_reg.cam2 ; pixel_count2[17] ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.096      ; 1.163      ;
; 0.915 ; state_reg.cam2 ; pixel_count2[9]  ; clk          ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 0.000        ; 0.096      ; 1.163      ;
+-------+----------------+------------------+--------------+-------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; VGA_SYNC2:vga_cont2|pixel_clock_int ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; VGA_SYNC2:vga_cont2|pixel_clock_int ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_gen_sram_reg[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_gen_sram_reg[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_gen_sram_reg[10]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_gen_sram_reg[10]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_gen_sram_reg[11]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_gen_sram_reg[11]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_gen_sram_reg[12]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_gen_sram_reg[12]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_gen_sram_reg[13]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_gen_sram_reg[13]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_gen_sram_reg[14]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_gen_sram_reg[14]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_gen_sram_reg[15]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_gen_sram_reg[15]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_gen_sram_reg[16]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_gen_sram_reg[16]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_gen_sram_reg[17]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_gen_sram_reg[17]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_gen_sram_reg[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_gen_sram_reg[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_gen_sram_reg[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_gen_sram_reg[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_gen_sram_reg[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_gen_sram_reg[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_gen_sram_reg[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_gen_sram_reg[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_gen_sram_reg[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_gen_sram_reg[5]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_gen_sram_reg[6]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_gen_sram_reg[6]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_gen_sram_reg[7]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_gen_sram_reg[7]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_gen_sram_reg[8]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_gen_sram_reg[8]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_gen_sram_reg[9]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_gen_sram_reg[9]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_sram_limit_reg[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_sram_limit_reg[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_sram_limit_reg[10]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_sram_limit_reg[10]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_sram_limit_reg[11]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_sram_limit_reg[11]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_sram_limit_reg[12]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_sram_limit_reg[12]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_sram_limit_reg[13]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_sram_limit_reg[13]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_sram_limit_reg[14]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_sram_limit_reg[14]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_sram_limit_reg[15]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_sram_limit_reg[15]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_sram_limit_reg[16]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_sram_limit_reg[16]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_sram_limit_reg[17]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_sram_limit_reg[17]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_sram_limit_reg[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_sram_limit_reg[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_sram_limit_reg[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_sram_limit_reg[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_sram_limit_reg[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_sram_limit_reg[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_sram_limit_reg[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_sram_limit_reg[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_sram_limit_reg[5]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_sram_limit_reg[5]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_sram_limit_reg[6]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_sram_limit_reg[6]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_sram_limit_reg[7]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_sram_limit_reg[7]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_sram_limit_reg[8]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_sram_limit_reg[8]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; addr_sram_limit_reg[9]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; addr_sram_limit_reg[9]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cam_clk                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cam_clk                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; counter[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; counter[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; counter[1]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; counter[1]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; counter[2]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; counter[2]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; counter[3]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; counter[3]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; data_f2m_sram_reg[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; data_f2m_sram_reg[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; data_f2m_sram_reg[10]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; data_f2m_sram_reg[10]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; data_f2m_sram_reg[11]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; data_f2m_sram_reg[11]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; data_f2m_sram_reg[12]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; data_f2m_sram_reg[12]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; data_f2m_sram_reg[13]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; data_f2m_sram_reg[13]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; data_f2m_sram_reg[14]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; data_f2m_sram_reg[14]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; data_f2m_sram_reg[15]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; data_f2m_sram_reg[15]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; data_f2m_sram_reg[1]                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'dclk'                                                               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; dclk  ; Rise       ; dclk                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[16]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[16]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[17]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[17]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[18]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[18]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[19]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[19]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[9]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dclk  ; Rise       ; dclk|combout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dclk  ; Rise       ; dclk|combout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[10]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[10]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[11]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[11]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[12]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[12]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[13]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[13]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[14]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[14]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[15]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[15]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[16]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[16]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[17]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[17]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[18]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[18]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[19]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[19]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[1]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[2]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[3]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[3]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[4]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[4]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[5]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[5]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[6]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[6]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[7]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[7]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[8]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[8]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; dclk  ; Rise       ; pixel_count[9]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; dclk  ; Rise       ; pixel_count[9]|clk  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'vsync'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; vsync ; Rise       ; vsync                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vsync ; Rise       ; Selector1~0|combout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vsync ; Rise       ; Selector1~0|combout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vsync ; Rise       ; Selector1~0|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vsync ; Rise       ; Selector1~0|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vsync ; Fall       ; im_LB[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vsync ; Fall       ; im_LB[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vsync ; Rise       ; im_LB[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vsync ; Rise       ; im_LB[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vsync ; Fall       ; im_LB[1]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vsync ; Fall       ; im_LB[1]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vsync ; Rise       ; im_LB[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vsync ; Rise       ; im_LB[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vsync ; Fall       ; im_LB[2]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vsync ; Fall       ; im_LB[2]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vsync ; Rise       ; im_LB[2]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vsync ; Rise       ; im_LB[2]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vsync ; Fall       ; im_LB[3]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vsync ; Fall       ; im_LB[3]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vsync ; Rise       ; im_LB[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vsync ; Rise       ; im_LB[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vsync ; Fall       ; im_LB[4]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vsync ; Fall       ; im_LB[4]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vsync ; Rise       ; im_LB[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vsync ; Rise       ; im_LB[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vsync ; Fall       ; im_LB[5]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vsync ; Fall       ; im_LB[5]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vsync ; Rise       ; im_LB[5]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vsync ; Rise       ; im_LB[5]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vsync ; Fall       ; im_LB[6]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vsync ; Fall       ; im_LB[6]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vsync ; Rise       ; im_LB[6]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vsync ; Rise       ; im_LB[6]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vsync ; Rise       ; im_LB[6]~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vsync ; Rise       ; im_LB[6]~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vsync ; Rise       ; im_LB[6]~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vsync ; Rise       ; im_LB[6]~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vsync ; Rise       ; im_LB[6]~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vsync ; Rise       ; im_LB[6]~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vsync ; Rise       ; im_LB[6]~0|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vsync ; Rise       ; im_LB[6]~0|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vsync ; Fall       ; im_LB[7]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vsync ; Fall       ; im_LB[7]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vsync ; Rise       ; im_LB[7]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vsync ; Rise       ; im_LB[7]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; vsync ; Rise       ; vsync|combout              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; vsync ; Rise       ; vsync|combout              ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'VGA_SYNC2:vga_cont2|pixel_clock_int'                                                                              ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|h_count[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|h_count[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|h_count[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|h_count[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|h_count[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|h_count[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|h_count[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|h_count[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|h_count[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|h_count[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|h_count[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|h_count[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|h_count[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|h_count[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|h_count[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|h_count[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|h_count[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|h_count[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|h_count[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|h_count[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|horiz_sync      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|horiz_sync      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|horiz_sync_out  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|horiz_sync_out  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_column[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_column[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_column[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_column[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_column[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_column[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_column[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_column[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_column[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_column[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_column[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_column[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_column[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_column[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_column[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_column[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_column[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_column[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_column[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_column[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_row[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_row[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_row[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_row[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_row[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_row[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_row[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_row[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_row[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_row[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_row[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_row[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_row[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_row[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_row[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_row[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_row[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|pixel_row[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|v_count[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|v_count[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|v_count[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|v_count[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|v_count[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|v_count[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|v_count[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|v_count[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|v_count[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|v_count[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|v_count[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|v_count[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|v_count[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|v_count[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|v_count[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|v_count[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|v_count[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|v_count[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|v_count[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|v_count[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|vert_sync       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|vert_sync       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|vert_sync_out   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|vert_sync_out   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|video_on_h      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|video_on_h      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|video_on_v      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; VGA_SYNC2:vga_cont2|video_on_v      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; pixel_count2[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; pixel_count2[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; pixel_count2[10]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; pixel_count2[10]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; pixel_count2[11]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; pixel_count2[11]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; pixel_count2[12]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; pixel_count2[12]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; pixel_count2[13]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; VGA_SYNC2:vga_cont2|pixel_clock_int ; Rise       ; pixel_count2[13]                    ;
+--------+--------------+----------------+------------------+-------------------------------------+------------+-------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; btn_pic        ; clk        ; 3.867 ; 3.867 ; Rise       ; clk             ;
; im[*]          ; clk        ; 2.861 ; 2.861 ; Rise       ; clk             ;
;  im[0]         ; clk        ; 2.826 ; 2.826 ; Rise       ; clk             ;
;  im[1]         ; clk        ; 2.855 ; 2.855 ; Rise       ; clk             ;
;  im[2]         ; clk        ; 2.861 ; 2.861 ; Rise       ; clk             ;
;  im[3]         ; clk        ; 2.768 ; 2.768 ; Rise       ; clk             ;
;  im[4]         ; clk        ; 2.558 ; 2.558 ; Rise       ; clk             ;
;  im[5]         ; clk        ; 2.808 ; 2.808 ; Rise       ; clk             ;
;  im[6]         ; clk        ; 2.758 ; 2.758 ; Rise       ; clk             ;
;  im[7]         ; clk        ; 2.686 ; 2.686 ; Rise       ; clk             ;
; sram_data[*]   ; clk        ; 2.274 ; 2.274 ; Rise       ; clk             ;
;  sram_data[0]  ; clk        ; 1.972 ; 1.972 ; Rise       ; clk             ;
;  sram_data[1]  ; clk        ; 1.994 ; 1.994 ; Rise       ; clk             ;
;  sram_data[2]  ; clk        ; 2.171 ; 2.171 ; Rise       ; clk             ;
;  sram_data[3]  ; clk        ; 2.174 ; 2.174 ; Rise       ; clk             ;
;  sram_data[4]  ; clk        ; 2.159 ; 2.159 ; Rise       ; clk             ;
;  sram_data[5]  ; clk        ; 2.274 ; 2.274 ; Rise       ; clk             ;
;  sram_data[6]  ; clk        ; 2.260 ; 2.260 ; Rise       ; clk             ;
;  sram_data[7]  ; clk        ; 2.268 ; 2.268 ; Rise       ; clk             ;
;  sram_data[8]  ; clk        ; 2.217 ; 2.217 ; Rise       ; clk             ;
;  sram_data[9]  ; clk        ; 2.261 ; 2.261 ; Rise       ; clk             ;
;  sram_data[10] ; clk        ; 2.071 ; 2.071 ; Rise       ; clk             ;
;  sram_data[11] ; clk        ; 2.081 ; 2.081 ; Rise       ; clk             ;
;  sram_data[12] ; clk        ; 2.068 ; 2.068 ; Rise       ; clk             ;
;  sram_data[13] ; clk        ; 2.088 ; 2.088 ; Rise       ; clk             ;
;  sram_data[14] ; clk        ; 2.073 ; 2.073 ; Rise       ; clk             ;
;  sram_data[15] ; clk        ; 2.193 ; 2.193 ; Rise       ; clk             ;
; vsync          ; clk        ; 1.559 ; 1.559 ; Rise       ; clk             ;
; hblk           ; dclk       ; 2.903 ; 2.903 ; Rise       ; dclk            ;
; vsync          ; dclk       ; 0.567 ; 0.567 ; Rise       ; dclk            ;
; im[*]          ; vsync      ; 0.905 ; 0.905 ; Fall       ; vsync           ;
;  im[0]         ; vsync      ; 0.755 ; 0.755 ; Fall       ; vsync           ;
;  im[1]         ; vsync      ; 0.905 ; 0.905 ; Fall       ; vsync           ;
;  im[2]         ; vsync      ; 0.632 ; 0.632 ; Fall       ; vsync           ;
;  im[3]         ; vsync      ; 0.693 ; 0.693 ; Fall       ; vsync           ;
;  im[4]         ; vsync      ; 0.480 ; 0.480 ; Fall       ; vsync           ;
;  im[5]         ; vsync      ; 0.674 ; 0.674 ; Fall       ; vsync           ;
;  im[6]         ; vsync      ; 0.599 ; 0.599 ; Fall       ; vsync           ;
;  im[7]         ; vsync      ; 0.620 ; 0.620 ; Fall       ; vsync           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; btn_pic        ; clk        ; -2.433 ; -2.433 ; Rise       ; clk             ;
; im[*]          ; clk        ; -2.438 ; -2.438 ; Rise       ; clk             ;
;  im[0]         ; clk        ; -2.706 ; -2.706 ; Rise       ; clk             ;
;  im[1]         ; clk        ; -2.735 ; -2.735 ; Rise       ; clk             ;
;  im[2]         ; clk        ; -2.741 ; -2.741 ; Rise       ; clk             ;
;  im[3]         ; clk        ; -2.648 ; -2.648 ; Rise       ; clk             ;
;  im[4]         ; clk        ; -2.438 ; -2.438 ; Rise       ; clk             ;
;  im[5]         ; clk        ; -2.688 ; -2.688 ; Rise       ; clk             ;
;  im[6]         ; clk        ; -2.638 ; -2.638 ; Rise       ; clk             ;
;  im[7]         ; clk        ; -2.566 ; -2.566 ; Rise       ; clk             ;
; sram_data[*]   ; clk        ; -1.852 ; -1.852 ; Rise       ; clk             ;
;  sram_data[0]  ; clk        ; -1.852 ; -1.852 ; Rise       ; clk             ;
;  sram_data[1]  ; clk        ; -1.874 ; -1.874 ; Rise       ; clk             ;
;  sram_data[2]  ; clk        ; -2.051 ; -2.051 ; Rise       ; clk             ;
;  sram_data[3]  ; clk        ; -2.054 ; -2.054 ; Rise       ; clk             ;
;  sram_data[4]  ; clk        ; -2.039 ; -2.039 ; Rise       ; clk             ;
;  sram_data[5]  ; clk        ; -2.154 ; -2.154 ; Rise       ; clk             ;
;  sram_data[6]  ; clk        ; -2.140 ; -2.140 ; Rise       ; clk             ;
;  sram_data[7]  ; clk        ; -2.148 ; -2.148 ; Rise       ; clk             ;
;  sram_data[8]  ; clk        ; -2.097 ; -2.097 ; Rise       ; clk             ;
;  sram_data[9]  ; clk        ; -2.141 ; -2.141 ; Rise       ; clk             ;
;  sram_data[10] ; clk        ; -1.951 ; -1.951 ; Rise       ; clk             ;
;  sram_data[11] ; clk        ; -1.961 ; -1.961 ; Rise       ; clk             ;
;  sram_data[12] ; clk        ; -1.948 ; -1.948 ; Rise       ; clk             ;
;  sram_data[13] ; clk        ; -1.968 ; -1.968 ; Rise       ; clk             ;
;  sram_data[14] ; clk        ; -1.953 ; -1.953 ; Rise       ; clk             ;
;  sram_data[15] ; clk        ; -2.073 ; -2.073 ; Rise       ; clk             ;
; vsync          ; clk        ; -0.437 ; -0.437 ; Rise       ; clk             ;
; hblk           ; dclk       ; -2.517 ; -2.517 ; Rise       ; dclk            ;
; vsync          ; dclk       ; -0.181 ; -0.181 ; Rise       ; dclk            ;
; im[*]          ; vsync      ; -0.209 ; -0.209 ; Fall       ; vsync           ;
;  im[0]         ; vsync      ; -0.486 ; -0.486 ; Fall       ; vsync           ;
;  im[1]         ; vsync      ; -0.555 ; -0.555 ; Fall       ; vsync           ;
;  im[2]         ; vsync      ; -0.363 ; -0.363 ; Fall       ; vsync           ;
;  im[3]         ; vsync      ; -0.424 ; -0.424 ; Fall       ; vsync           ;
;  im[4]         ; vsync      ; -0.209 ; -0.209 ; Fall       ; vsync           ;
;  im[5]         ; vsync      ; -0.403 ; -0.403 ; Fall       ; vsync           ;
;  im[6]         ; vsync      ; -0.251 ; -0.251 ; Fall       ; vsync           ;
;  im[7]         ; vsync      ; -0.349 ; -0.349 ; Fall       ; vsync           ;
+----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                   ;
+----------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; Data Port      ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+----------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; VGA_BLANK      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 4.790 ; 4.790 ; Rise       ; VGA_SYNC2:vga_cont2|pixel_clock_int ;
; VGA_CLK        ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 2.160 ;       ; Rise       ; VGA_SYNC2:vga_cont2|pixel_clock_int ;
; VGA_HS         ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 4.259 ; 4.259 ; Rise       ; VGA_SYNC2:vga_cont2|pixel_clock_int ;
; VGA_VS         ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 4.257 ; 4.257 ; Rise       ; VGA_SYNC2:vga_cont2|pixel_clock_int ;
; VGA_CLK        ; VGA_SYNC2:vga_cont2|pixel_clock_int ;       ; 2.160 ; Fall       ; VGA_SYNC2:vga_cont2|pixel_clock_int ;
; LEDG[*]        ; clk                                 ; 6.481 ; 6.481 ; Rise       ; clk                                 ;
;  LEDG[0]       ; clk                                 ; 6.388 ; 6.388 ; Rise       ; clk                                 ;
;  LEDG[1]       ; clk                                 ; 6.417 ; 6.417 ; Rise       ; clk                                 ;
;  LEDG[2]       ; clk                                 ; 6.441 ; 6.441 ; Rise       ; clk                                 ;
;  LEDG[3]       ; clk                                 ; 6.481 ; 6.481 ; Rise       ; clk                                 ;
; LEDR[*]        ; clk                                 ; 4.796 ; 4.796 ; Rise       ; clk                                 ;
;  LEDR[0]       ; clk                                 ; 4.754 ; 4.754 ; Rise       ; clk                                 ;
;  LEDR[1]       ; clk                                 ; 4.499 ; 4.499 ; Rise       ; clk                                 ;
;  LEDR[2]       ; clk                                 ; 4.796 ; 4.796 ; Rise       ; clk                                 ;
; VGA_R[*]       ; clk                                 ; 4.988 ; 4.988 ; Rise       ; clk                                 ;
;  VGA_R[0]      ; clk                                 ; 4.387 ; 4.387 ; Rise       ; clk                                 ;
;  VGA_R[1]      ; clk                                 ; 4.398 ; 4.398 ; Rise       ; clk                                 ;
;  VGA_R[2]      ; clk                                 ; 4.922 ; 4.922 ; Rise       ; clk                                 ;
;  VGA_R[3]      ; clk                                 ; 4.988 ; 4.988 ; Rise       ; clk                                 ;
;  VGA_R[4]      ; clk                                 ; 4.741 ; 4.741 ; Rise       ; clk                                 ;
;  VGA_R[5]      ; clk                                 ; 4.960 ; 4.960 ; Rise       ; clk                                 ;
;  VGA_R[6]      ; clk                                 ; 4.817 ; 4.817 ; Rise       ; clk                                 ;
;  VGA_R[7]      ; clk                                 ; 4.638 ; 4.638 ; Rise       ; clk                                 ;
;  VGA_R[8]      ; clk                                 ; 4.808 ; 4.808 ; Rise       ; clk                                 ;
;  VGA_R[9]      ; clk                                 ; 4.809 ; 4.809 ; Rise       ; clk                                 ;
; extclk         ; clk                                 ; 3.506 ; 3.506 ; Rise       ; clk                                 ;
; led0[*]        ; clk                                 ; 5.491 ; 5.491 ; Rise       ; clk                                 ;
;  led0[0]       ; clk                                 ; 4.633 ; 4.633 ; Rise       ; clk                                 ;
;  led0[1]       ; clk                                 ; 4.639 ; 4.639 ; Rise       ; clk                                 ;
;  led0[2]       ; clk                                 ; 4.650 ; 4.650 ; Rise       ; clk                                 ;
;  led0[3]       ; clk                                 ; 5.488 ; 5.488 ; Rise       ; clk                                 ;
;  led0[4]       ; clk                                 ; 5.491 ; 5.491 ; Rise       ; clk                                 ;
;  led0[5]       ; clk                                 ; 5.424 ; 5.424 ; Rise       ; clk                                 ;
;  led0[6]       ; clk                                 ; 4.772 ; 4.772 ; Rise       ; clk                                 ;
; led1[*]        ; clk                                 ; 6.296 ; 6.296 ; Rise       ; clk                                 ;
;  led1[0]       ; clk                                 ; 5.182 ; 5.182 ; Rise       ; clk                                 ;
;  led1[1]       ; clk                                 ; 5.535 ; 5.535 ; Rise       ; clk                                 ;
;  led1[2]       ; clk                                 ; 5.414 ; 5.414 ; Rise       ; clk                                 ;
;  led1[3]       ; clk                                 ; 5.402 ; 5.402 ; Rise       ; clk                                 ;
;  led1[4]       ; clk                                 ; 6.296 ; 6.296 ; Rise       ; clk                                 ;
;  led1[5]       ; clk                                 ; 5.321 ; 5.321 ; Rise       ; clk                                 ;
;  led1[6]       ; clk                                 ; 5.794 ; 5.794 ; Rise       ; clk                                 ;
; led2[*]        ; clk                                 ; 5.679 ; 5.679 ; Rise       ; clk                                 ;
;  led2[0]       ; clk                                 ; 5.679 ; 5.679 ; Rise       ; clk                                 ;
;  led2[1]       ; clk                                 ; 5.565 ; 5.565 ; Rise       ; clk                                 ;
;  led2[2]       ; clk                                 ; 5.595 ; 5.595 ; Rise       ; clk                                 ;
;  led2[3]       ; clk                                 ; 5.620 ; 5.620 ; Rise       ; clk                                 ;
;  led2[4]       ; clk                                 ; 5.574 ; 5.574 ; Rise       ; clk                                 ;
;  led2[5]       ; clk                                 ; 5.571 ; 5.571 ; Rise       ; clk                                 ;
;  led2[6]       ; clk                                 ; 5.585 ; 5.585 ; Rise       ; clk                                 ;
; led3[*]        ; clk                                 ; 5.823 ; 5.823 ; Rise       ; clk                                 ;
;  led3[0]       ; clk                                 ; 4.969 ; 4.969 ; Rise       ; clk                                 ;
;  led3[1]       ; clk                                 ; 5.307 ; 5.307 ; Rise       ; clk                                 ;
;  led3[2]       ; clk                                 ; 5.114 ; 5.114 ; Rise       ; clk                                 ;
;  led3[3]       ; clk                                 ; 5.823 ; 5.823 ; Rise       ; clk                                 ;
;  led3[4]       ; clk                                 ; 4.921 ; 4.921 ; Rise       ; clk                                 ;
;  led3[5]       ; clk                                 ; 5.156 ; 5.156 ; Rise       ; clk                                 ;
;  led3[6]       ; clk                                 ; 5.053 ; 5.053 ; Rise       ; clk                                 ;
; led4[*]        ; clk                                 ; 4.626 ; 4.626 ; Rise       ; clk                                 ;
;  led4[0]       ; clk                                 ; 4.575 ; 4.575 ; Rise       ; clk                                 ;
;  led4[2]       ; clk                                 ; 4.626 ; 4.626 ; Rise       ; clk                                 ;
;  led4[3]       ; clk                                 ; 4.491 ; 4.491 ; Rise       ; clk                                 ;
;  led4[4]       ; clk                                 ; 4.128 ; 4.128 ; Rise       ; clk                                 ;
;  led4[5]       ; clk                                 ; 4.500 ; 4.500 ; Rise       ; clk                                 ;
;  led4[6]       ; clk                                 ; 4.038 ; 4.038 ; Rise       ; clk                                 ;
; led5[*]        ; clk                                 ; 4.606 ; 4.606 ; Rise       ; clk                                 ;
;  led5[0]       ; clk                                 ; 4.355 ; 4.355 ; Rise       ; clk                                 ;
;  led5[1]       ; clk                                 ; 4.278 ; 4.278 ; Rise       ; clk                                 ;
;  led5[2]       ; clk                                 ; 4.312 ; 4.312 ; Rise       ; clk                                 ;
;  led5[3]       ; clk                                 ; 4.367 ; 4.367 ; Rise       ; clk                                 ;
;  led5[4]       ; clk                                 ; 4.334 ; 4.334 ; Rise       ; clk                                 ;
;  led5[5]       ; clk                                 ; 4.606 ; 4.606 ; Rise       ; clk                                 ;
;  led5[6]       ; clk                                 ; 4.168 ; 4.168 ; Rise       ; clk                                 ;
; led6[*]        ; clk                                 ; 4.312 ; 4.312 ; Rise       ; clk                                 ;
;  led6[0]       ; clk                                 ; 3.997 ; 3.997 ; Rise       ; clk                                 ;
;  led6[1]       ; clk                                 ; 4.116 ; 4.116 ; Rise       ; clk                                 ;
;  led6[2]       ; clk                                 ; 4.198 ; 4.198 ; Rise       ; clk                                 ;
;  led6[3]       ; clk                                 ; 4.286 ; 4.286 ; Rise       ; clk                                 ;
;  led6[4]       ; clk                                 ; 4.292 ; 4.292 ; Rise       ; clk                                 ;
;  led6[5]       ; clk                                 ; 4.312 ; 4.312 ; Rise       ; clk                                 ;
;  led6[6]       ; clk                                 ; 4.270 ; 4.270 ; Rise       ; clk                                 ;
; led7[*]        ; clk                                 ; 4.420 ; 4.420 ; Rise       ; clk                                 ;
;  led7[0]       ; clk                                 ; 4.405 ; 4.405 ; Rise       ; clk                                 ;
;  led7[1]       ; clk                                 ; 4.420 ; 4.420 ; Rise       ; clk                                 ;
;  led7[2]       ; clk                                 ; 4.287 ; 4.287 ; Rise       ; clk                                 ;
;  led7[3]       ; clk                                 ; 4.283 ; 4.283 ; Rise       ; clk                                 ;
;  led7[4]       ; clk                                 ; 4.317 ; 4.317 ; Rise       ; clk                                 ;
;  led7[5]       ; clk                                 ; 4.412 ; 4.412 ; Rise       ; clk                                 ;
;  led7[6]       ; clk                                 ; 4.400 ; 4.400 ; Rise       ; clk                                 ;
; oe_n           ; clk                                 ; 4.281 ; 4.281 ; Rise       ; clk                                 ;
; sram_addr[*]   ; clk                                 ; 4.533 ; 4.533 ; Rise       ; clk                                 ;
;  sram_addr[0]  ; clk                                 ; 4.297 ; 4.297 ; Rise       ; clk                                 ;
;  sram_addr[1]  ; clk                                 ; 4.446 ; 4.446 ; Rise       ; clk                                 ;
;  sram_addr[2]  ; clk                                 ; 4.450 ; 4.450 ; Rise       ; clk                                 ;
;  sram_addr[3]  ; clk                                 ; 4.255 ; 4.255 ; Rise       ; clk                                 ;
;  sram_addr[4]  ; clk                                 ; 4.329 ; 4.329 ; Rise       ; clk                                 ;
;  sram_addr[5]  ; clk                                 ; 4.533 ; 4.533 ; Rise       ; clk                                 ;
;  sram_addr[6]  ; clk                                 ; 4.346 ; 4.346 ; Rise       ; clk                                 ;
;  sram_addr[7]  ; clk                                 ; 4.449 ; 4.449 ; Rise       ; clk                                 ;
;  sram_addr[8]  ; clk                                 ; 4.445 ; 4.445 ; Rise       ; clk                                 ;
;  sram_addr[9]  ; clk                                 ; 4.462 ; 4.462 ; Rise       ; clk                                 ;
;  sram_addr[10] ; clk                                 ; 4.346 ; 4.346 ; Rise       ; clk                                 ;
;  sram_addr[11] ; clk                                 ; 4.271 ; 4.271 ; Rise       ; clk                                 ;
;  sram_addr[12] ; clk                                 ; 4.365 ; 4.365 ; Rise       ; clk                                 ;
;  sram_addr[13] ; clk                                 ; 4.441 ; 4.441 ; Rise       ; clk                                 ;
;  sram_addr[14] ; clk                                 ; 4.330 ; 4.330 ; Rise       ; clk                                 ;
;  sram_addr[15] ; clk                                 ; 4.293 ; 4.293 ; Rise       ; clk                                 ;
;  sram_addr[16] ; clk                                 ; 4.376 ; 4.376 ; Rise       ; clk                                 ;
;  sram_addr[17] ; clk                                 ; 4.243 ; 4.243 ; Rise       ; clk                                 ;
; sram_data[*]   ; clk                                 ; 4.469 ; 4.469 ; Rise       ; clk                                 ;
;  sram_data[0]  ; clk                                 ; 4.338 ; 4.338 ; Rise       ; clk                                 ;
;  sram_data[1]  ; clk                                 ; 4.279 ; 4.279 ; Rise       ; clk                                 ;
;  sram_data[2]  ; clk                                 ; 4.169 ; 4.169 ; Rise       ; clk                                 ;
;  sram_data[3]  ; clk                                 ; 4.216 ; 4.216 ; Rise       ; clk                                 ;
;  sram_data[4]  ; clk                                 ; 4.381 ; 4.381 ; Rise       ; clk                                 ;
;  sram_data[5]  ; clk                                 ; 4.165 ; 4.165 ; Rise       ; clk                                 ;
;  sram_data[6]  ; clk                                 ; 4.434 ; 4.434 ; Rise       ; clk                                 ;
;  sram_data[7]  ; clk                                 ; 4.236 ; 4.236 ; Rise       ; clk                                 ;
;  sram_data[8]  ; clk                                 ; 4.110 ; 4.110 ; Rise       ; clk                                 ;
;  sram_data[9]  ; clk                                 ; 4.110 ; 4.110 ; Rise       ; clk                                 ;
;  sram_data[10] ; clk                                 ; 4.112 ; 4.112 ; Rise       ; clk                                 ;
;  sram_data[11] ; clk                                 ; 3.932 ; 3.932 ; Rise       ; clk                                 ;
;  sram_data[12] ; clk                                 ; 4.383 ; 4.383 ; Rise       ; clk                                 ;
;  sram_data[13] ; clk                                 ; 4.271 ; 4.271 ; Rise       ; clk                                 ;
;  sram_data[14] ; clk                                 ; 4.376 ; 4.376 ; Rise       ; clk                                 ;
;  sram_data[15] ; clk                                 ; 4.469 ; 4.469 ; Rise       ; clk                                 ;
; we_n           ; clk                                 ; 4.404 ; 4.404 ; Rise       ; clk                                 ;
+----------------+-------------------------------------+-------+-------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                           ;
+----------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; Data Port      ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+----------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; VGA_BLANK      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 4.538 ; 4.538 ; Rise       ; VGA_SYNC2:vga_cont2|pixel_clock_int ;
; VGA_CLK        ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 2.160 ;       ; Rise       ; VGA_SYNC2:vga_cont2|pixel_clock_int ;
; VGA_HS         ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 4.259 ; 4.259 ; Rise       ; VGA_SYNC2:vga_cont2|pixel_clock_int ;
; VGA_VS         ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 4.257 ; 4.257 ; Rise       ; VGA_SYNC2:vga_cont2|pixel_clock_int ;
; VGA_CLK        ; VGA_SYNC2:vga_cont2|pixel_clock_int ;       ; 2.160 ; Fall       ; VGA_SYNC2:vga_cont2|pixel_clock_int ;
; LEDG[*]        ; clk                                 ; 5.731 ; 5.731 ; Rise       ; clk                                 ;
;  LEDG[0]       ; clk                                 ; 5.731 ; 5.731 ; Rise       ; clk                                 ;
;  LEDG[1]       ; clk                                 ; 5.759 ; 5.759 ; Rise       ; clk                                 ;
;  LEDG[2]       ; clk                                 ; 5.807 ; 5.807 ; Rise       ; clk                                 ;
;  LEDG[3]       ; clk                                 ; 5.844 ; 5.844 ; Rise       ; clk                                 ;
; LEDR[*]        ; clk                                 ; 4.499 ; 4.499 ; Rise       ; clk                                 ;
;  LEDR[0]       ; clk                                 ; 4.754 ; 4.754 ; Rise       ; clk                                 ;
;  LEDR[1]       ; clk                                 ; 4.499 ; 4.499 ; Rise       ; clk                                 ;
;  LEDR[2]       ; clk                                 ; 4.796 ; 4.796 ; Rise       ; clk                                 ;
; VGA_R[*]       ; clk                                 ; 4.228 ; 4.228 ; Rise       ; clk                                 ;
;  VGA_R[0]      ; clk                                 ; 4.387 ; 4.387 ; Rise       ; clk                                 ;
;  VGA_R[1]      ; clk                                 ; 4.398 ; 4.398 ; Rise       ; clk                                 ;
;  VGA_R[2]      ; clk                                 ; 4.509 ; 4.509 ; Rise       ; clk                                 ;
;  VGA_R[3]      ; clk                                 ; 4.572 ; 4.572 ; Rise       ; clk                                 ;
;  VGA_R[4]      ; clk                                 ; 4.326 ; 4.326 ; Rise       ; clk                                 ;
;  VGA_R[5]      ; clk                                 ; 4.544 ; 4.544 ; Rise       ; clk                                 ;
;  VGA_R[6]      ; clk                                 ; 4.409 ; 4.409 ; Rise       ; clk                                 ;
;  VGA_R[7]      ; clk                                 ; 4.228 ; 4.228 ; Rise       ; clk                                 ;
;  VGA_R[8]      ; clk                                 ; 4.397 ; 4.397 ; Rise       ; clk                                 ;
;  VGA_R[9]      ; clk                                 ; 4.397 ; 4.397 ; Rise       ; clk                                 ;
; extclk         ; clk                                 ; 3.506 ; 3.506 ; Rise       ; clk                                 ;
; led0[*]        ; clk                                 ; 4.490 ; 4.490 ; Rise       ; clk                                 ;
;  led0[0]       ; clk                                 ; 4.490 ; 4.490 ; Rise       ; clk                                 ;
;  led0[1]       ; clk                                 ; 4.496 ; 4.496 ; Rise       ; clk                                 ;
;  led0[2]       ; clk                                 ; 4.507 ; 4.507 ; Rise       ; clk                                 ;
;  led0[3]       ; clk                                 ; 4.728 ; 4.728 ; Rise       ; clk                                 ;
;  led0[4]       ; clk                                 ; 4.730 ; 4.730 ; Rise       ; clk                                 ;
;  led0[5]       ; clk                                 ; 4.661 ; 4.661 ; Rise       ; clk                                 ;
;  led0[6]       ; clk                                 ; 4.629 ; 4.629 ; Rise       ; clk                                 ;
; led1[*]        ; clk                                 ; 4.776 ; 4.776 ; Rise       ; clk                                 ;
;  led1[0]       ; clk                                 ; 5.055 ; 5.055 ; Rise       ; clk                                 ;
;  led1[1]       ; clk                                 ; 5.406 ; 5.406 ; Rise       ; clk                                 ;
;  led1[2]       ; clk                                 ; 4.866 ; 4.866 ; Rise       ; clk                                 ;
;  led1[3]       ; clk                                 ; 5.275 ; 5.275 ; Rise       ; clk                                 ;
;  led1[4]       ; clk                                 ; 5.748 ; 5.748 ; Rise       ; clk                                 ;
;  led1[5]       ; clk                                 ; 4.776 ; 4.776 ; Rise       ; clk                                 ;
;  led1[6]       ; clk                                 ; 5.244 ; 5.244 ; Rise       ; clk                                 ;
; led2[*]        ; clk                                 ; 5.197 ; 5.197 ; Rise       ; clk                                 ;
;  led2[0]       ; clk                                 ; 5.304 ; 5.304 ; Rise       ; clk                                 ;
;  led2[1]       ; clk                                 ; 5.197 ; 5.197 ; Rise       ; clk                                 ;
;  led2[2]       ; clk                                 ; 5.227 ; 5.227 ; Rise       ; clk                                 ;
;  led2[3]       ; clk                                 ; 5.256 ; 5.256 ; Rise       ; clk                                 ;
;  led2[4]       ; clk                                 ; 5.217 ; 5.217 ; Rise       ; clk                                 ;
;  led2[5]       ; clk                                 ; 5.214 ; 5.214 ; Rise       ; clk                                 ;
;  led2[6]       ; clk                                 ; 5.232 ; 5.232 ; Rise       ; clk                                 ;
; led3[*]        ; clk                                 ; 4.750 ; 4.750 ; Rise       ; clk                                 ;
;  led3[0]       ; clk                                 ; 4.798 ; 4.798 ; Rise       ; clk                                 ;
;  led3[1]       ; clk                                 ; 5.134 ; 5.134 ; Rise       ; clk                                 ;
;  led3[2]       ; clk                                 ; 4.934 ; 4.934 ; Rise       ; clk                                 ;
;  led3[3]       ; clk                                 ; 5.649 ; 5.649 ; Rise       ; clk                                 ;
;  led3[4]       ; clk                                 ; 4.750 ; 4.750 ; Rise       ; clk                                 ;
;  led3[5]       ; clk                                 ; 4.845 ; 4.845 ; Rise       ; clk                                 ;
;  led3[6]       ; clk                                 ; 4.881 ; 4.881 ; Rise       ; clk                                 ;
; led4[*]        ; clk                                 ; 4.038 ; 4.038 ; Rise       ; clk                                 ;
;  led4[0]       ; clk                                 ; 4.289 ; 4.289 ; Rise       ; clk                                 ;
;  led4[2]       ; clk                                 ; 4.371 ; 4.371 ; Rise       ; clk                                 ;
;  led4[3]       ; clk                                 ; 4.205 ; 4.205 ; Rise       ; clk                                 ;
;  led4[4]       ; clk                                 ; 4.128 ; 4.128 ; Rise       ; clk                                 ;
;  led4[5]       ; clk                                 ; 4.219 ; 4.219 ; Rise       ; clk                                 ;
;  led4[6]       ; clk                                 ; 4.038 ; 4.038 ; Rise       ; clk                                 ;
; led5[*]        ; clk                                 ; 4.106 ; 4.106 ; Rise       ; clk                                 ;
;  led5[0]       ; clk                                 ; 4.200 ; 4.200 ; Rise       ; clk                                 ;
;  led5[1]       ; clk                                 ; 4.106 ; 4.106 ; Rise       ; clk                                 ;
;  led5[2]       ; clk                                 ; 4.225 ; 4.225 ; Rise       ; clk                                 ;
;  led5[3]       ; clk                                 ; 4.212 ; 4.212 ; Rise       ; clk                                 ;
;  led5[4]       ; clk                                 ; 4.247 ; 4.247 ; Rise       ; clk                                 ;
;  led5[5]       ; clk                                 ; 4.241 ; 4.241 ; Rise       ; clk                                 ;
;  led5[6]       ; clk                                 ; 4.168 ; 4.168 ; Rise       ; clk                                 ;
; led6[*]        ; clk                                 ; 3.852 ; 3.852 ; Rise       ; clk                                 ;
;  led6[0]       ; clk                                 ; 3.852 ; 3.852 ; Rise       ; clk                                 ;
;  led6[1]       ; clk                                 ; 3.969 ; 3.969 ; Rise       ; clk                                 ;
;  led6[2]       ; clk                                 ; 3.964 ; 3.964 ; Rise       ; clk                                 ;
;  led6[3]       ; clk                                 ; 4.138 ; 4.138 ; Rise       ; clk                                 ;
;  led6[4]       ; clk                                 ; 4.148 ; 4.148 ; Rise       ; clk                                 ;
;  led6[5]       ; clk                                 ; 4.118 ; 4.118 ; Rise       ; clk                                 ;
;  led6[6]       ; clk                                 ; 4.126 ; 4.126 ; Rise       ; clk                                 ;
; led7[*]        ; clk                                 ; 4.094 ; 4.094 ; Rise       ; clk                                 ;
;  led7[0]       ; clk                                 ; 4.219 ; 4.219 ; Rise       ; clk                                 ;
;  led7[1]       ; clk                                 ; 4.224 ; 4.224 ; Rise       ; clk                                 ;
;  led7[2]       ; clk                                 ; 4.094 ; 4.094 ; Rise       ; clk                                 ;
;  led7[3]       ; clk                                 ; 4.108 ; 4.108 ; Rise       ; clk                                 ;
;  led7[4]       ; clk                                 ; 4.196 ; 4.196 ; Rise       ; clk                                 ;
;  led7[5]       ; clk                                 ; 4.304 ; 4.304 ; Rise       ; clk                                 ;
;  led7[6]       ; clk                                 ; 4.292 ; 4.292 ; Rise       ; clk                                 ;
; oe_n           ; clk                                 ; 4.281 ; 4.281 ; Rise       ; clk                                 ;
; sram_addr[*]   ; clk                                 ; 4.243 ; 4.243 ; Rise       ; clk                                 ;
;  sram_addr[0]  ; clk                                 ; 4.297 ; 4.297 ; Rise       ; clk                                 ;
;  sram_addr[1]  ; clk                                 ; 4.446 ; 4.446 ; Rise       ; clk                                 ;
;  sram_addr[2]  ; clk                                 ; 4.450 ; 4.450 ; Rise       ; clk                                 ;
;  sram_addr[3]  ; clk                                 ; 4.255 ; 4.255 ; Rise       ; clk                                 ;
;  sram_addr[4]  ; clk                                 ; 4.329 ; 4.329 ; Rise       ; clk                                 ;
;  sram_addr[5]  ; clk                                 ; 4.533 ; 4.533 ; Rise       ; clk                                 ;
;  sram_addr[6]  ; clk                                 ; 4.346 ; 4.346 ; Rise       ; clk                                 ;
;  sram_addr[7]  ; clk                                 ; 4.449 ; 4.449 ; Rise       ; clk                                 ;
;  sram_addr[8]  ; clk                                 ; 4.445 ; 4.445 ; Rise       ; clk                                 ;
;  sram_addr[9]  ; clk                                 ; 4.462 ; 4.462 ; Rise       ; clk                                 ;
;  sram_addr[10] ; clk                                 ; 4.346 ; 4.346 ; Rise       ; clk                                 ;
;  sram_addr[11] ; clk                                 ; 4.271 ; 4.271 ; Rise       ; clk                                 ;
;  sram_addr[12] ; clk                                 ; 4.365 ; 4.365 ; Rise       ; clk                                 ;
;  sram_addr[13] ; clk                                 ; 4.441 ; 4.441 ; Rise       ; clk                                 ;
;  sram_addr[14] ; clk                                 ; 4.330 ; 4.330 ; Rise       ; clk                                 ;
;  sram_addr[15] ; clk                                 ; 4.293 ; 4.293 ; Rise       ; clk                                 ;
;  sram_addr[16] ; clk                                 ; 4.376 ; 4.376 ; Rise       ; clk                                 ;
;  sram_addr[17] ; clk                                 ; 4.243 ; 4.243 ; Rise       ; clk                                 ;
; sram_data[*]   ; clk                                 ; 3.932 ; 3.932 ; Rise       ; clk                                 ;
;  sram_data[0]  ; clk                                 ; 4.338 ; 4.338 ; Rise       ; clk                                 ;
;  sram_data[1]  ; clk                                 ; 4.279 ; 4.279 ; Rise       ; clk                                 ;
;  sram_data[2]  ; clk                                 ; 4.169 ; 4.169 ; Rise       ; clk                                 ;
;  sram_data[3]  ; clk                                 ; 4.216 ; 4.216 ; Rise       ; clk                                 ;
;  sram_data[4]  ; clk                                 ; 4.381 ; 4.381 ; Rise       ; clk                                 ;
;  sram_data[5]  ; clk                                 ; 4.165 ; 4.165 ; Rise       ; clk                                 ;
;  sram_data[6]  ; clk                                 ; 4.434 ; 4.434 ; Rise       ; clk                                 ;
;  sram_data[7]  ; clk                                 ; 4.236 ; 4.236 ; Rise       ; clk                                 ;
;  sram_data[8]  ; clk                                 ; 4.110 ; 4.110 ; Rise       ; clk                                 ;
;  sram_data[9]  ; clk                                 ; 4.110 ; 4.110 ; Rise       ; clk                                 ;
;  sram_data[10] ; clk                                 ; 4.112 ; 4.112 ; Rise       ; clk                                 ;
;  sram_data[11] ; clk                                 ; 3.932 ; 3.932 ; Rise       ; clk                                 ;
;  sram_data[12] ; clk                                 ; 4.383 ; 4.383 ; Rise       ; clk                                 ;
;  sram_data[13] ; clk                                 ; 4.271 ; 4.271 ; Rise       ; clk                                 ;
;  sram_data[14] ; clk                                 ; 4.376 ; 4.376 ; Rise       ; clk                                 ;
;  sram_data[15] ; clk                                 ; 4.469 ; 4.469 ; Rise       ; clk                                 ;
; we_n           ; clk                                 ; 4.404 ; 4.404 ; Rise       ; clk                                 ;
+----------------+-------------------------------------+-------+-------+------------+-------------------------------------+


+---------------------------------------------------------------------------+
; Output Enable Times                                                       ;
+----------------+------------+-------+------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+------+------------+-----------------+
; sram_data[*]   ; clk        ; 4.186 ;      ; Rise       ; clk             ;
;  sram_data[0]  ; clk        ; 4.363 ;      ; Rise       ; clk             ;
;  sram_data[1]  ; clk        ; 4.373 ;      ; Rise       ; clk             ;
;  sram_data[2]  ; clk        ; 4.363 ;      ; Rise       ; clk             ;
;  sram_data[3]  ; clk        ; 4.343 ;      ; Rise       ; clk             ;
;  sram_data[4]  ; clk        ; 4.186 ;      ; Rise       ; clk             ;
;  sram_data[5]  ; clk        ; 4.333 ;      ; Rise       ; clk             ;
;  sram_data[6]  ; clk        ; 4.333 ;      ; Rise       ; clk             ;
;  sram_data[7]  ; clk        ; 4.323 ;      ; Rise       ; clk             ;
;  sram_data[8]  ; clk        ; 4.435 ;      ; Rise       ; clk             ;
;  sram_data[9]  ; clk        ; 4.435 ;      ; Rise       ; clk             ;
;  sram_data[10] ; clk        ; 4.441 ;      ; Rise       ; clk             ;
;  sram_data[11] ; clk        ; 4.441 ;      ; Rise       ; clk             ;
;  sram_data[12] ; clk        ; 4.431 ;      ; Rise       ; clk             ;
;  sram_data[13] ; clk        ; 4.431 ;      ; Rise       ; clk             ;
;  sram_data[14] ; clk        ; 4.425 ;      ; Rise       ; clk             ;
;  sram_data[15] ; clk        ; 4.425 ;      ; Rise       ; clk             ;
+----------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Output Enable Times                                               ;
+----------------+------------+-------+------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+------+------------+-----------------+
; sram_data[*]   ; clk        ; 4.186 ;      ; Rise       ; clk             ;
;  sram_data[0]  ; clk        ; 4.363 ;      ; Rise       ; clk             ;
;  sram_data[1]  ; clk        ; 4.373 ;      ; Rise       ; clk             ;
;  sram_data[2]  ; clk        ; 4.363 ;      ; Rise       ; clk             ;
;  sram_data[3]  ; clk        ; 4.343 ;      ; Rise       ; clk             ;
;  sram_data[4]  ; clk        ; 4.186 ;      ; Rise       ; clk             ;
;  sram_data[5]  ; clk        ; 4.333 ;      ; Rise       ; clk             ;
;  sram_data[6]  ; clk        ; 4.333 ;      ; Rise       ; clk             ;
;  sram_data[7]  ; clk        ; 4.323 ;      ; Rise       ; clk             ;
;  sram_data[8]  ; clk        ; 4.435 ;      ; Rise       ; clk             ;
;  sram_data[9]  ; clk        ; 4.435 ;      ; Rise       ; clk             ;
;  sram_data[10] ; clk        ; 4.441 ;      ; Rise       ; clk             ;
;  sram_data[11] ; clk        ; 4.441 ;      ; Rise       ; clk             ;
;  sram_data[12] ; clk        ; 4.431 ;      ; Rise       ; clk             ;
;  sram_data[13] ; clk        ; 4.431 ;      ; Rise       ; clk             ;
;  sram_data[14] ; clk        ; 4.425 ;      ; Rise       ; clk             ;
;  sram_data[15] ; clk        ; 4.425 ;      ; Rise       ; clk             ;
+----------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Output Disable Times                                                               ;
+----------------+------------+-----------+-----------+------------+-----------------+
; Data Port      ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+----------------+------------+-----------+-----------+------------+-----------------+
; sram_data[*]   ; clk        ; 4.186     ;           ; Rise       ; clk             ;
;  sram_data[0]  ; clk        ; 4.363     ;           ; Rise       ; clk             ;
;  sram_data[1]  ; clk        ; 4.373     ;           ; Rise       ; clk             ;
;  sram_data[2]  ; clk        ; 4.363     ;           ; Rise       ; clk             ;
;  sram_data[3]  ; clk        ; 4.343     ;           ; Rise       ; clk             ;
;  sram_data[4]  ; clk        ; 4.186     ;           ; Rise       ; clk             ;
;  sram_data[5]  ; clk        ; 4.333     ;           ; Rise       ; clk             ;
;  sram_data[6]  ; clk        ; 4.333     ;           ; Rise       ; clk             ;
;  sram_data[7]  ; clk        ; 4.323     ;           ; Rise       ; clk             ;
;  sram_data[8]  ; clk        ; 4.435     ;           ; Rise       ; clk             ;
;  sram_data[9]  ; clk        ; 4.435     ;           ; Rise       ; clk             ;
;  sram_data[10] ; clk        ; 4.441     ;           ; Rise       ; clk             ;
;  sram_data[11] ; clk        ; 4.441     ;           ; Rise       ; clk             ;
;  sram_data[12] ; clk        ; 4.431     ;           ; Rise       ; clk             ;
;  sram_data[13] ; clk        ; 4.431     ;           ; Rise       ; clk             ;
;  sram_data[14] ; clk        ; 4.425     ;           ; Rise       ; clk             ;
;  sram_data[15] ; clk        ; 4.425     ;           ; Rise       ; clk             ;
+----------------+------------+-----------+-----------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                       ;
+----------------+------------+-----------+-----------+------------+-----------------+
; Data Port      ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+----------------+------------+-----------+-----------+------------+-----------------+
; sram_data[*]   ; clk        ; 4.186     ;           ; Rise       ; clk             ;
;  sram_data[0]  ; clk        ; 4.363     ;           ; Rise       ; clk             ;
;  sram_data[1]  ; clk        ; 4.373     ;           ; Rise       ; clk             ;
;  sram_data[2]  ; clk        ; 4.363     ;           ; Rise       ; clk             ;
;  sram_data[3]  ; clk        ; 4.343     ;           ; Rise       ; clk             ;
;  sram_data[4]  ; clk        ; 4.186     ;           ; Rise       ; clk             ;
;  sram_data[5]  ; clk        ; 4.333     ;           ; Rise       ; clk             ;
;  sram_data[6]  ; clk        ; 4.333     ;           ; Rise       ; clk             ;
;  sram_data[7]  ; clk        ; 4.323     ;           ; Rise       ; clk             ;
;  sram_data[8]  ; clk        ; 4.435     ;           ; Rise       ; clk             ;
;  sram_data[9]  ; clk        ; 4.435     ;           ; Rise       ; clk             ;
;  sram_data[10] ; clk        ; 4.441     ;           ; Rise       ; clk             ;
;  sram_data[11] ; clk        ; 4.441     ;           ; Rise       ; clk             ;
;  sram_data[12] ; clk        ; 4.431     ;           ; Rise       ; clk             ;
;  sram_data[13] ; clk        ; 4.431     ;           ; Rise       ; clk             ;
;  sram_data[14] ; clk        ; 4.425     ;           ; Rise       ; clk             ;
;  sram_data[15] ; clk        ; 4.425     ;           ; Rise       ; clk             ;
+----------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                 ;
+--------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                     ; -5.479   ; -2.558 ; -1.263   ; 0.036   ; -1.380              ;
;  VGA_SYNC2:vga_cont2|pixel_clock_int ; -3.317   ; 0.215  ; -1.263   ; 0.890   ; -0.500              ;
;  clk                                 ; -5.479   ; -2.558 ; N/A      ; N/A     ; -1.380              ;
;  dclk                                ; -1.866   ; 0.076  ; 0.088    ; 0.036   ; -1.222              ;
;  vsync                               ; N/A      ; N/A    ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS                      ; -614.144 ; -2.558 ; -22.428  ; 0.0     ; -229.824            ;
;  VGA_SYNC2:vga_cont2|pixel_clock_int ; -133.435 ; 0.000  ; -22.428  ; 0.000   ; -63.000             ;
;  clk                                 ; -457.967 ; -2.558 ; N/A      ; N/A     ; -144.380            ;
;  dclk                                ; -22.742  ; 0.000  ; 0.000    ; 0.000   ; -21.222             ;
;  vsync                               ; N/A      ; N/A    ; N/A      ; N/A     ; -1.222              ;
+--------------------------------------+----------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; btn_pic        ; clk        ; 7.082 ; 7.082 ; Rise       ; clk             ;
; im[*]          ; clk        ; 5.199 ; 5.199 ; Rise       ; clk             ;
;  im[0]         ; clk        ; 5.199 ; 5.199 ; Rise       ; clk             ;
;  im[1]         ; clk        ; 5.168 ; 5.168 ; Rise       ; clk             ;
;  im[2]         ; clk        ; 5.191 ; 5.191 ; Rise       ; clk             ;
;  im[3]         ; clk        ; 5.040 ; 5.040 ; Rise       ; clk             ;
;  im[4]         ; clk        ; 4.704 ; 4.704 ; Rise       ; clk             ;
;  im[5]         ; clk        ; 5.115 ; 5.115 ; Rise       ; clk             ;
;  im[6]         ; clk        ; 5.035 ; 5.035 ; Rise       ; clk             ;
;  im[7]         ; clk        ; 4.916 ; 4.916 ; Rise       ; clk             ;
; sram_data[*]   ; clk        ; 4.253 ; 4.253 ; Rise       ; clk             ;
;  sram_data[0]  ; clk        ; 3.604 ; 3.604 ; Rise       ; clk             ;
;  sram_data[1]  ; clk        ; 3.628 ; 3.628 ; Rise       ; clk             ;
;  sram_data[2]  ; clk        ; 4.004 ; 4.004 ; Rise       ; clk             ;
;  sram_data[3]  ; clk        ; 4.013 ; 4.013 ; Rise       ; clk             ;
;  sram_data[4]  ; clk        ; 3.977 ; 3.977 ; Rise       ; clk             ;
;  sram_data[5]  ; clk        ; 4.249 ; 4.249 ; Rise       ; clk             ;
;  sram_data[6]  ; clk        ; 4.228 ; 4.228 ; Rise       ; clk             ;
;  sram_data[7]  ; clk        ; 4.253 ; 4.253 ; Rise       ; clk             ;
;  sram_data[8]  ; clk        ; 4.070 ; 4.070 ; Rise       ; clk             ;
;  sram_data[9]  ; clk        ; 4.123 ; 4.123 ; Rise       ; clk             ;
;  sram_data[10] ; clk        ; 3.759 ; 3.759 ; Rise       ; clk             ;
;  sram_data[11] ; clk        ; 3.773 ; 3.773 ; Rise       ; clk             ;
;  sram_data[12] ; clk        ; 3.773 ; 3.773 ; Rise       ; clk             ;
;  sram_data[13] ; clk        ; 3.799 ; 3.799 ; Rise       ; clk             ;
;  sram_data[14] ; clk        ; 3.791 ; 3.791 ; Rise       ; clk             ;
;  sram_data[15] ; clk        ; 4.041 ; 4.041 ; Rise       ; clk             ;
; vsync          ; clk        ; 3.209 ; 3.209 ; Rise       ; clk             ;
; hblk           ; dclk       ; 5.112 ; 5.112 ; Rise       ; dclk            ;
; vsync          ; dclk       ; 1.277 ; 1.277 ; Rise       ; dclk            ;
; im[*]          ; vsync      ; 1.254 ; 1.254 ; Fall       ; vsync           ;
;  im[0]         ; vsync      ; 0.979 ; 0.979 ; Fall       ; vsync           ;
;  im[1]         ; vsync      ; 1.254 ; 1.254 ; Fall       ; vsync           ;
;  im[2]         ; vsync      ; 0.660 ; 0.660 ; Fall       ; vsync           ;
;  im[3]         ; vsync      ; 0.819 ; 0.819 ; Fall       ; vsync           ;
;  im[4]         ; vsync      ; 0.480 ; 0.480 ; Fall       ; vsync           ;
;  im[5]         ; vsync      ; 0.771 ; 0.771 ; Fall       ; vsync           ;
;  im[6]         ; vsync      ; 0.677 ; 0.677 ; Fall       ; vsync           ;
;  im[7]         ; vsync      ; 0.710 ; 0.710 ; Fall       ; vsync           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; btn_pic        ; clk        ; -2.433 ; -2.433 ; Rise       ; clk             ;
; im[*]          ; clk        ; -2.438 ; -2.438 ; Rise       ; clk             ;
;  im[0]         ; clk        ; -2.706 ; -2.706 ; Rise       ; clk             ;
;  im[1]         ; clk        ; -2.735 ; -2.735 ; Rise       ; clk             ;
;  im[2]         ; clk        ; -2.741 ; -2.741 ; Rise       ; clk             ;
;  im[3]         ; clk        ; -2.648 ; -2.648 ; Rise       ; clk             ;
;  im[4]         ; clk        ; -2.438 ; -2.438 ; Rise       ; clk             ;
;  im[5]         ; clk        ; -2.688 ; -2.688 ; Rise       ; clk             ;
;  im[6]         ; clk        ; -2.638 ; -2.638 ; Rise       ; clk             ;
;  im[7]         ; clk        ; -2.566 ; -2.566 ; Rise       ; clk             ;
; sram_data[*]   ; clk        ; -1.852 ; -1.852 ; Rise       ; clk             ;
;  sram_data[0]  ; clk        ; -1.852 ; -1.852 ; Rise       ; clk             ;
;  sram_data[1]  ; clk        ; -1.874 ; -1.874 ; Rise       ; clk             ;
;  sram_data[2]  ; clk        ; -2.051 ; -2.051 ; Rise       ; clk             ;
;  sram_data[3]  ; clk        ; -2.054 ; -2.054 ; Rise       ; clk             ;
;  sram_data[4]  ; clk        ; -2.039 ; -2.039 ; Rise       ; clk             ;
;  sram_data[5]  ; clk        ; -2.154 ; -2.154 ; Rise       ; clk             ;
;  sram_data[6]  ; clk        ; -2.140 ; -2.140 ; Rise       ; clk             ;
;  sram_data[7]  ; clk        ; -2.148 ; -2.148 ; Rise       ; clk             ;
;  sram_data[8]  ; clk        ; -2.097 ; -2.097 ; Rise       ; clk             ;
;  sram_data[9]  ; clk        ; -2.141 ; -2.141 ; Rise       ; clk             ;
;  sram_data[10] ; clk        ; -1.951 ; -1.951 ; Rise       ; clk             ;
;  sram_data[11] ; clk        ; -1.961 ; -1.961 ; Rise       ; clk             ;
;  sram_data[12] ; clk        ; -1.948 ; -1.948 ; Rise       ; clk             ;
;  sram_data[13] ; clk        ; -1.968 ; -1.968 ; Rise       ; clk             ;
;  sram_data[14] ; clk        ; -1.953 ; -1.953 ; Rise       ; clk             ;
;  sram_data[15] ; clk        ; -2.073 ; -2.073 ; Rise       ; clk             ;
; vsync          ; clk        ; -0.437 ; -0.437 ; Rise       ; clk             ;
; hblk           ; dclk       ; -2.517 ; -2.517 ; Rise       ; dclk            ;
; vsync          ; dclk       ; -0.181 ; -0.181 ; Rise       ; dclk            ;
; im[*]          ; vsync      ; 0.211  ; 0.211  ; Fall       ; vsync           ;
;  im[0]         ; vsync      ; -0.309 ; -0.309 ; Fall       ; vsync           ;
;  im[1]         ; vsync      ; -0.403 ; -0.403 ; Fall       ; vsync           ;
;  im[2]         ; vsync      ; 0.007  ; 0.007  ; Fall       ; vsync           ;
;  im[3]         ; vsync      ; -0.150 ; -0.150 ; Fall       ; vsync           ;
;  im[4]         ; vsync      ; 0.211  ; 0.211  ; Fall       ; vsync           ;
;  im[5]         ; vsync      ; -0.097 ; -0.097 ; Fall       ; vsync           ;
;  im[6]         ; vsync      ; 0.167  ; 0.167  ; Fall       ; vsync           ;
;  im[7]         ; vsync      ; -0.035 ; -0.035 ; Fall       ; vsync           ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                     ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; Data Port      ; Clock Port                          ; Rise   ; Fall   ; Clock Edge ; Clock Reference                     ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+
; VGA_BLANK      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 9.004  ; 9.004  ; Rise       ; VGA_SYNC2:vga_cont2|pixel_clock_int ;
; VGA_CLK        ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 4.120  ;        ; Rise       ; VGA_SYNC2:vga_cont2|pixel_clock_int ;
; VGA_HS         ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 7.805  ; 7.805  ; Rise       ; VGA_SYNC2:vga_cont2|pixel_clock_int ;
; VGA_VS         ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 7.794  ; 7.794  ; Rise       ; VGA_SYNC2:vga_cont2|pixel_clock_int ;
; VGA_CLK        ; VGA_SYNC2:vga_cont2|pixel_clock_int ;        ; 4.120  ; Fall       ; VGA_SYNC2:vga_cont2|pixel_clock_int ;
; LEDG[*]        ; clk                                 ; 12.498 ; 12.498 ; Rise       ; clk                                 ;
;  LEDG[0]       ; clk                                 ; 12.292 ; 12.292 ; Rise       ; clk                                 ;
;  LEDG[1]       ; clk                                 ; 12.384 ; 12.384 ; Rise       ; clk                                 ;
;  LEDG[2]       ; clk                                 ; 12.498 ; 12.498 ; Rise       ; clk                                 ;
;  LEDG[3]       ; clk                                 ; 12.138 ; 12.138 ; Rise       ; clk                                 ;
; LEDR[*]        ; clk                                 ; 8.609  ; 8.609  ; Rise       ; clk                                 ;
;  LEDR[0]       ; clk                                 ; 8.544  ; 8.544  ; Rise       ; clk                                 ;
;  LEDR[1]       ; clk                                 ; 7.892  ; 7.892  ; Rise       ; clk                                 ;
;  LEDR[2]       ; clk                                 ; 8.609  ; 8.609  ; Rise       ; clk                                 ;
; VGA_R[*]       ; clk                                 ; 9.173  ; 9.173  ; Rise       ; clk                                 ;
;  VGA_R[0]      ; clk                                 ; 7.924  ; 7.924  ; Rise       ; clk                                 ;
;  VGA_R[1]      ; clk                                 ; 7.967  ; 7.967  ; Rise       ; clk                                 ;
;  VGA_R[2]      ; clk                                 ; 9.060  ; 9.060  ; Rise       ; clk                                 ;
;  VGA_R[3]      ; clk                                 ; 9.173  ; 9.173  ; Rise       ; clk                                 ;
;  VGA_R[4]      ; clk                                 ; 8.602  ; 8.602  ; Rise       ; clk                                 ;
;  VGA_R[5]      ; clk                                 ; 9.124  ; 9.124  ; Rise       ; clk                                 ;
;  VGA_R[6]      ; clk                                 ; 8.858  ; 8.858  ; Rise       ; clk                                 ;
;  VGA_R[7]      ; clk                                 ; 8.420  ; 8.420  ; Rise       ; clk                                 ;
;  VGA_R[8]      ; clk                                 ; 8.842  ; 8.842  ; Rise       ; clk                                 ;
;  VGA_R[9]      ; clk                                 ; 8.848  ; 8.848  ; Rise       ; clk                                 ;
; extclk         ; clk                                 ; 6.114  ; 6.114  ; Rise       ; clk                                 ;
; led0[*]        ; clk                                 ; 10.349 ; 10.349 ; Rise       ; clk                                 ;
;  led0[0]       ; clk                                 ; 8.434  ; 8.434  ; Rise       ; clk                                 ;
;  led0[1]       ; clk                                 ; 8.549  ; 8.549  ; Rise       ; clk                                 ;
;  led0[2]       ; clk                                 ; 8.563  ; 8.563  ; Rise       ; clk                                 ;
;  led0[3]       ; clk                                 ; 10.338 ; 10.338 ; Rise       ; clk                                 ;
;  led0[4]       ; clk                                 ; 10.349 ; 10.349 ; Rise       ; clk                                 ;
;  led0[5]       ; clk                                 ; 10.143 ; 10.143 ; Rise       ; clk                                 ;
;  led0[6]       ; clk                                 ; 8.814  ; 8.814  ; Rise       ; clk                                 ;
; led1[*]        ; clk                                 ; 11.946 ; 11.946 ; Rise       ; clk                                 ;
;  led1[0]       ; clk                                 ; 9.591  ; 9.591  ; Rise       ; clk                                 ;
;  led1[1]       ; clk                                 ; 10.441 ; 10.441 ; Rise       ; clk                                 ;
;  led1[2]       ; clk                                 ; 10.190 ; 10.190 ; Rise       ; clk                                 ;
;  led1[3]       ; clk                                 ; 10.274 ; 10.274 ; Rise       ; clk                                 ;
;  led1[4]       ; clk                                 ; 11.946 ; 11.946 ; Rise       ; clk                                 ;
;  led1[5]       ; clk                                 ; 9.961  ; 9.961  ; Rise       ; clk                                 ;
;  led1[6]       ; clk                                 ; 11.108 ; 11.108 ; Rise       ; clk                                 ;
; led2[*]        ; clk                                 ; 10.747 ; 10.747 ; Rise       ; clk                                 ;
;  led2[0]       ; clk                                 ; 10.747 ; 10.747 ; Rise       ; clk                                 ;
;  led2[1]       ; clk                                 ; 10.527 ; 10.527 ; Rise       ; clk                                 ;
;  led2[2]       ; clk                                 ; 10.560 ; 10.560 ; Rise       ; clk                                 ;
;  led2[3]       ; clk                                 ; 10.591 ; 10.591 ; Rise       ; clk                                 ;
;  led2[4]       ; clk                                 ; 10.525 ; 10.525 ; Rise       ; clk                                 ;
;  led2[5]       ; clk                                 ; 10.522 ; 10.522 ; Rise       ; clk                                 ;
;  led2[6]       ; clk                                 ; 10.553 ; 10.553 ; Rise       ; clk                                 ;
; led3[*]        ; clk                                 ; 10.997 ; 10.997 ; Rise       ; clk                                 ;
;  led3[0]       ; clk                                 ; 9.253  ; 9.253  ; Rise       ; clk                                 ;
;  led3[1]       ; clk                                 ; 10.030 ; 10.030 ; Rise       ; clk                                 ;
;  led3[2]       ; clk                                 ; 9.504  ; 9.504  ; Rise       ; clk                                 ;
;  led3[3]       ; clk                                 ; 10.997 ; 10.997 ; Rise       ; clk                                 ;
;  led3[4]       ; clk                                 ; 9.101  ; 9.101  ; Rise       ; clk                                 ;
;  led3[5]       ; clk                                 ; 9.658  ; 9.658  ; Rise       ; clk                                 ;
;  led3[6]       ; clk                                 ; 9.469  ; 9.469  ; Rise       ; clk                                 ;
; led4[*]        ; clk                                 ; 8.588  ; 8.588  ; Rise       ; clk                                 ;
;  led4[0]       ; clk                                 ; 8.512  ; 8.512  ; Rise       ; clk                                 ;
;  led4[2]       ; clk                                 ; 8.588  ; 8.588  ; Rise       ; clk                                 ;
;  led4[3]       ; clk                                 ; 8.341  ; 8.341  ; Rise       ; clk                                 ;
;  led4[4]       ; clk                                 ; 7.470  ; 7.470  ; Rise       ; clk                                 ;
;  led4[5]       ; clk                                 ; 8.346  ; 8.346  ; Rise       ; clk                                 ;
;  led4[6]       ; clk                                 ; 7.324  ; 7.324  ; Rise       ; clk                                 ;
; led5[*]        ; clk                                 ; 8.657  ; 8.657  ; Rise       ; clk                                 ;
;  led5[0]       ; clk                                 ; 8.051  ; 8.051  ; Rise       ; clk                                 ;
;  led5[1]       ; clk                                 ; 7.876  ; 7.876  ; Rise       ; clk                                 ;
;  led5[2]       ; clk                                 ; 7.998  ; 7.998  ; Rise       ; clk                                 ;
;  led5[3]       ; clk                                 ; 8.066  ; 8.066  ; Rise       ; clk                                 ;
;  led5[4]       ; clk                                 ; 8.022  ; 8.022  ; Rise       ; clk                                 ;
;  led5[5]       ; clk                                 ; 8.657  ; 8.657  ; Rise       ; clk                                 ;
;  led5[6]       ; clk                                 ; 7.614  ; 7.614  ; Rise       ; clk                                 ;
; led6[*]        ; clk                                 ; 7.854  ; 7.854  ; Rise       ; clk                                 ;
;  led6[0]       ; clk                                 ; 7.271  ; 7.271  ; Rise       ; clk                                 ;
;  led6[1]       ; clk                                 ; 7.540  ; 7.540  ; Rise       ; clk                                 ;
;  led6[2]       ; clk                                 ; 7.709  ; 7.709  ; Rise       ; clk                                 ;
;  led6[3]       ; clk                                 ; 7.799  ; 7.799  ; Rise       ; clk                                 ;
;  led6[4]       ; clk                                 ; 7.814  ; 7.814  ; Rise       ; clk                                 ;
;  led6[5]       ; clk                                 ; 7.854  ; 7.854  ; Rise       ; clk                                 ;
;  led6[6]       ; clk                                 ; 7.791  ; 7.791  ; Rise       ; clk                                 ;
; led7[*]        ; clk                                 ; 8.088  ; 8.088  ; Rise       ; clk                                 ;
;  led7[0]       ; clk                                 ; 8.040  ; 8.040  ; Rise       ; clk                                 ;
;  led7[1]       ; clk                                 ; 8.078  ; 8.078  ; Rise       ; clk                                 ;
;  led7[2]       ; clk                                 ; 7.864  ; 7.864  ; Rise       ; clk                                 ;
;  led7[3]       ; clk                                 ; 7.880  ; 7.880  ; Rise       ; clk                                 ;
;  led7[4]       ; clk                                 ; 7.907  ; 7.907  ; Rise       ; clk                                 ;
;  led7[5]       ; clk                                 ; 8.088  ; 8.088  ; Rise       ; clk                                 ;
;  led7[6]       ; clk                                 ; 8.071  ; 8.071  ; Rise       ; clk                                 ;
; oe_n           ; clk                                 ; 7.734  ; 7.734  ; Rise       ; clk                                 ;
; sram_addr[*]   ; clk                                 ; 8.203  ; 8.203  ; Rise       ; clk                                 ;
;  sram_addr[0]  ; clk                                 ; 7.647  ; 7.647  ; Rise       ; clk                                 ;
;  sram_addr[1]  ; clk                                 ; 8.028  ; 8.028  ; Rise       ; clk                                 ;
;  sram_addr[2]  ; clk                                 ; 8.046  ; 8.046  ; Rise       ; clk                                 ;
;  sram_addr[3]  ; clk                                 ; 7.592  ; 7.592  ; Rise       ; clk                                 ;
;  sram_addr[4]  ; clk                                 ; 7.787  ; 7.787  ; Rise       ; clk                                 ;
;  sram_addr[5]  ; clk                                 ; 8.203  ; 8.203  ; Rise       ; clk                                 ;
;  sram_addr[6]  ; clk                                 ; 7.801  ; 7.801  ; Rise       ; clk                                 ;
;  sram_addr[7]  ; clk                                 ; 8.038  ; 8.038  ; Rise       ; clk                                 ;
;  sram_addr[8]  ; clk                                 ; 8.052  ; 8.052  ; Rise       ; clk                                 ;
;  sram_addr[9]  ; clk                                 ; 8.068  ; 8.068  ; Rise       ; clk                                 ;
;  sram_addr[10] ; clk                                 ; 7.823  ; 7.823  ; Rise       ; clk                                 ;
;  sram_addr[11] ; clk                                 ; 7.611  ; 7.611  ; Rise       ; clk                                 ;
;  sram_addr[12] ; clk                                 ; 7.854  ; 7.854  ; Rise       ; clk                                 ;
;  sram_addr[13] ; clk                                 ; 7.979  ; 7.979  ; Rise       ; clk                                 ;
;  sram_addr[14] ; clk                                 ; 7.811  ; 7.811  ; Rise       ; clk                                 ;
;  sram_addr[15] ; clk                                 ; 7.752  ; 7.752  ; Rise       ; clk                                 ;
;  sram_addr[16] ; clk                                 ; 7.868  ; 7.868  ; Rise       ; clk                                 ;
;  sram_addr[17] ; clk                                 ; 7.603  ; 7.603  ; Rise       ; clk                                 ;
; sram_data[*]   ; clk                                 ; 8.097  ; 8.097  ; Rise       ; clk                                 ;
;  sram_data[0]  ; clk                                 ; 7.813  ; 7.813  ; Rise       ; clk                                 ;
;  sram_data[1]  ; clk                                 ; 7.678  ; 7.678  ; Rise       ; clk                                 ;
;  sram_data[2]  ; clk                                 ; 7.403  ; 7.403  ; Rise       ; clk                                 ;
;  sram_data[3]  ; clk                                 ; 7.558  ; 7.558  ; Rise       ; clk                                 ;
;  sram_data[4]  ; clk                                 ; 7.927  ; 7.927  ; Rise       ; clk                                 ;
;  sram_data[5]  ; clk                                 ; 7.410  ; 7.410  ; Rise       ; clk                                 ;
;  sram_data[6]  ; clk                                 ; 8.027  ; 8.027  ; Rise       ; clk                                 ;
;  sram_data[7]  ; clk                                 ; 7.637  ; 7.637  ; Rise       ; clk                                 ;
;  sram_data[8]  ; clk                                 ; 7.318  ; 7.318  ; Rise       ; clk                                 ;
;  sram_data[9]  ; clk                                 ; 7.324  ; 7.324  ; Rise       ; clk                                 ;
;  sram_data[10] ; clk                                 ; 7.324  ; 7.324  ; Rise       ; clk                                 ;
;  sram_data[11] ; clk                                 ; 6.900  ; 6.900  ; Rise       ; clk                                 ;
;  sram_data[12] ; clk                                 ; 7.889  ; 7.889  ; Rise       ; clk                                 ;
;  sram_data[13] ; clk                                 ; 7.670  ; 7.670  ; Rise       ; clk                                 ;
;  sram_data[14] ; clk                                 ; 7.885  ; 7.885  ; Rise       ; clk                                 ;
;  sram_data[15] ; clk                                 ; 8.097  ; 8.097  ; Rise       ; clk                                 ;
; we_n           ; clk                                 ; 7.948  ; 7.948  ; Rise       ; clk                                 ;
+----------------+-------------------------------------+--------+--------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                           ;
+----------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; Data Port      ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+----------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; VGA_BLANK      ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 4.538 ; 4.538 ; Rise       ; VGA_SYNC2:vga_cont2|pixel_clock_int ;
; VGA_CLK        ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 2.160 ;       ; Rise       ; VGA_SYNC2:vga_cont2|pixel_clock_int ;
; VGA_HS         ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 4.259 ; 4.259 ; Rise       ; VGA_SYNC2:vga_cont2|pixel_clock_int ;
; VGA_VS         ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 4.257 ; 4.257 ; Rise       ; VGA_SYNC2:vga_cont2|pixel_clock_int ;
; VGA_CLK        ; VGA_SYNC2:vga_cont2|pixel_clock_int ;       ; 2.160 ; Fall       ; VGA_SYNC2:vga_cont2|pixel_clock_int ;
; LEDG[*]        ; clk                                 ; 5.731 ; 5.731 ; Rise       ; clk                                 ;
;  LEDG[0]       ; clk                                 ; 5.731 ; 5.731 ; Rise       ; clk                                 ;
;  LEDG[1]       ; clk                                 ; 5.759 ; 5.759 ; Rise       ; clk                                 ;
;  LEDG[2]       ; clk                                 ; 5.807 ; 5.807 ; Rise       ; clk                                 ;
;  LEDG[3]       ; clk                                 ; 5.844 ; 5.844 ; Rise       ; clk                                 ;
; LEDR[*]        ; clk                                 ; 4.499 ; 4.499 ; Rise       ; clk                                 ;
;  LEDR[0]       ; clk                                 ; 4.754 ; 4.754 ; Rise       ; clk                                 ;
;  LEDR[1]       ; clk                                 ; 4.499 ; 4.499 ; Rise       ; clk                                 ;
;  LEDR[2]       ; clk                                 ; 4.796 ; 4.796 ; Rise       ; clk                                 ;
; VGA_R[*]       ; clk                                 ; 4.228 ; 4.228 ; Rise       ; clk                                 ;
;  VGA_R[0]      ; clk                                 ; 4.387 ; 4.387 ; Rise       ; clk                                 ;
;  VGA_R[1]      ; clk                                 ; 4.398 ; 4.398 ; Rise       ; clk                                 ;
;  VGA_R[2]      ; clk                                 ; 4.509 ; 4.509 ; Rise       ; clk                                 ;
;  VGA_R[3]      ; clk                                 ; 4.572 ; 4.572 ; Rise       ; clk                                 ;
;  VGA_R[4]      ; clk                                 ; 4.326 ; 4.326 ; Rise       ; clk                                 ;
;  VGA_R[5]      ; clk                                 ; 4.544 ; 4.544 ; Rise       ; clk                                 ;
;  VGA_R[6]      ; clk                                 ; 4.409 ; 4.409 ; Rise       ; clk                                 ;
;  VGA_R[7]      ; clk                                 ; 4.228 ; 4.228 ; Rise       ; clk                                 ;
;  VGA_R[8]      ; clk                                 ; 4.397 ; 4.397 ; Rise       ; clk                                 ;
;  VGA_R[9]      ; clk                                 ; 4.397 ; 4.397 ; Rise       ; clk                                 ;
; extclk         ; clk                                 ; 3.506 ; 3.506 ; Rise       ; clk                                 ;
; led0[*]        ; clk                                 ; 4.490 ; 4.490 ; Rise       ; clk                                 ;
;  led0[0]       ; clk                                 ; 4.490 ; 4.490 ; Rise       ; clk                                 ;
;  led0[1]       ; clk                                 ; 4.496 ; 4.496 ; Rise       ; clk                                 ;
;  led0[2]       ; clk                                 ; 4.507 ; 4.507 ; Rise       ; clk                                 ;
;  led0[3]       ; clk                                 ; 4.728 ; 4.728 ; Rise       ; clk                                 ;
;  led0[4]       ; clk                                 ; 4.730 ; 4.730 ; Rise       ; clk                                 ;
;  led0[5]       ; clk                                 ; 4.661 ; 4.661 ; Rise       ; clk                                 ;
;  led0[6]       ; clk                                 ; 4.629 ; 4.629 ; Rise       ; clk                                 ;
; led1[*]        ; clk                                 ; 4.776 ; 4.776 ; Rise       ; clk                                 ;
;  led1[0]       ; clk                                 ; 5.055 ; 5.055 ; Rise       ; clk                                 ;
;  led1[1]       ; clk                                 ; 5.406 ; 5.406 ; Rise       ; clk                                 ;
;  led1[2]       ; clk                                 ; 4.866 ; 4.866 ; Rise       ; clk                                 ;
;  led1[3]       ; clk                                 ; 5.275 ; 5.275 ; Rise       ; clk                                 ;
;  led1[4]       ; clk                                 ; 5.748 ; 5.748 ; Rise       ; clk                                 ;
;  led1[5]       ; clk                                 ; 4.776 ; 4.776 ; Rise       ; clk                                 ;
;  led1[6]       ; clk                                 ; 5.244 ; 5.244 ; Rise       ; clk                                 ;
; led2[*]        ; clk                                 ; 5.197 ; 5.197 ; Rise       ; clk                                 ;
;  led2[0]       ; clk                                 ; 5.304 ; 5.304 ; Rise       ; clk                                 ;
;  led2[1]       ; clk                                 ; 5.197 ; 5.197 ; Rise       ; clk                                 ;
;  led2[2]       ; clk                                 ; 5.227 ; 5.227 ; Rise       ; clk                                 ;
;  led2[3]       ; clk                                 ; 5.256 ; 5.256 ; Rise       ; clk                                 ;
;  led2[4]       ; clk                                 ; 5.217 ; 5.217 ; Rise       ; clk                                 ;
;  led2[5]       ; clk                                 ; 5.214 ; 5.214 ; Rise       ; clk                                 ;
;  led2[6]       ; clk                                 ; 5.232 ; 5.232 ; Rise       ; clk                                 ;
; led3[*]        ; clk                                 ; 4.750 ; 4.750 ; Rise       ; clk                                 ;
;  led3[0]       ; clk                                 ; 4.798 ; 4.798 ; Rise       ; clk                                 ;
;  led3[1]       ; clk                                 ; 5.134 ; 5.134 ; Rise       ; clk                                 ;
;  led3[2]       ; clk                                 ; 4.934 ; 4.934 ; Rise       ; clk                                 ;
;  led3[3]       ; clk                                 ; 5.649 ; 5.649 ; Rise       ; clk                                 ;
;  led3[4]       ; clk                                 ; 4.750 ; 4.750 ; Rise       ; clk                                 ;
;  led3[5]       ; clk                                 ; 4.845 ; 4.845 ; Rise       ; clk                                 ;
;  led3[6]       ; clk                                 ; 4.881 ; 4.881 ; Rise       ; clk                                 ;
; led4[*]        ; clk                                 ; 4.038 ; 4.038 ; Rise       ; clk                                 ;
;  led4[0]       ; clk                                 ; 4.289 ; 4.289 ; Rise       ; clk                                 ;
;  led4[2]       ; clk                                 ; 4.371 ; 4.371 ; Rise       ; clk                                 ;
;  led4[3]       ; clk                                 ; 4.205 ; 4.205 ; Rise       ; clk                                 ;
;  led4[4]       ; clk                                 ; 4.128 ; 4.128 ; Rise       ; clk                                 ;
;  led4[5]       ; clk                                 ; 4.219 ; 4.219 ; Rise       ; clk                                 ;
;  led4[6]       ; clk                                 ; 4.038 ; 4.038 ; Rise       ; clk                                 ;
; led5[*]        ; clk                                 ; 4.106 ; 4.106 ; Rise       ; clk                                 ;
;  led5[0]       ; clk                                 ; 4.200 ; 4.200 ; Rise       ; clk                                 ;
;  led5[1]       ; clk                                 ; 4.106 ; 4.106 ; Rise       ; clk                                 ;
;  led5[2]       ; clk                                 ; 4.225 ; 4.225 ; Rise       ; clk                                 ;
;  led5[3]       ; clk                                 ; 4.212 ; 4.212 ; Rise       ; clk                                 ;
;  led5[4]       ; clk                                 ; 4.247 ; 4.247 ; Rise       ; clk                                 ;
;  led5[5]       ; clk                                 ; 4.241 ; 4.241 ; Rise       ; clk                                 ;
;  led5[6]       ; clk                                 ; 4.168 ; 4.168 ; Rise       ; clk                                 ;
; led6[*]        ; clk                                 ; 3.852 ; 3.852 ; Rise       ; clk                                 ;
;  led6[0]       ; clk                                 ; 3.852 ; 3.852 ; Rise       ; clk                                 ;
;  led6[1]       ; clk                                 ; 3.969 ; 3.969 ; Rise       ; clk                                 ;
;  led6[2]       ; clk                                 ; 3.964 ; 3.964 ; Rise       ; clk                                 ;
;  led6[3]       ; clk                                 ; 4.138 ; 4.138 ; Rise       ; clk                                 ;
;  led6[4]       ; clk                                 ; 4.148 ; 4.148 ; Rise       ; clk                                 ;
;  led6[5]       ; clk                                 ; 4.118 ; 4.118 ; Rise       ; clk                                 ;
;  led6[6]       ; clk                                 ; 4.126 ; 4.126 ; Rise       ; clk                                 ;
; led7[*]        ; clk                                 ; 4.094 ; 4.094 ; Rise       ; clk                                 ;
;  led7[0]       ; clk                                 ; 4.219 ; 4.219 ; Rise       ; clk                                 ;
;  led7[1]       ; clk                                 ; 4.224 ; 4.224 ; Rise       ; clk                                 ;
;  led7[2]       ; clk                                 ; 4.094 ; 4.094 ; Rise       ; clk                                 ;
;  led7[3]       ; clk                                 ; 4.108 ; 4.108 ; Rise       ; clk                                 ;
;  led7[4]       ; clk                                 ; 4.196 ; 4.196 ; Rise       ; clk                                 ;
;  led7[5]       ; clk                                 ; 4.304 ; 4.304 ; Rise       ; clk                                 ;
;  led7[6]       ; clk                                 ; 4.292 ; 4.292 ; Rise       ; clk                                 ;
; oe_n           ; clk                                 ; 4.281 ; 4.281 ; Rise       ; clk                                 ;
; sram_addr[*]   ; clk                                 ; 4.243 ; 4.243 ; Rise       ; clk                                 ;
;  sram_addr[0]  ; clk                                 ; 4.297 ; 4.297 ; Rise       ; clk                                 ;
;  sram_addr[1]  ; clk                                 ; 4.446 ; 4.446 ; Rise       ; clk                                 ;
;  sram_addr[2]  ; clk                                 ; 4.450 ; 4.450 ; Rise       ; clk                                 ;
;  sram_addr[3]  ; clk                                 ; 4.255 ; 4.255 ; Rise       ; clk                                 ;
;  sram_addr[4]  ; clk                                 ; 4.329 ; 4.329 ; Rise       ; clk                                 ;
;  sram_addr[5]  ; clk                                 ; 4.533 ; 4.533 ; Rise       ; clk                                 ;
;  sram_addr[6]  ; clk                                 ; 4.346 ; 4.346 ; Rise       ; clk                                 ;
;  sram_addr[7]  ; clk                                 ; 4.449 ; 4.449 ; Rise       ; clk                                 ;
;  sram_addr[8]  ; clk                                 ; 4.445 ; 4.445 ; Rise       ; clk                                 ;
;  sram_addr[9]  ; clk                                 ; 4.462 ; 4.462 ; Rise       ; clk                                 ;
;  sram_addr[10] ; clk                                 ; 4.346 ; 4.346 ; Rise       ; clk                                 ;
;  sram_addr[11] ; clk                                 ; 4.271 ; 4.271 ; Rise       ; clk                                 ;
;  sram_addr[12] ; clk                                 ; 4.365 ; 4.365 ; Rise       ; clk                                 ;
;  sram_addr[13] ; clk                                 ; 4.441 ; 4.441 ; Rise       ; clk                                 ;
;  sram_addr[14] ; clk                                 ; 4.330 ; 4.330 ; Rise       ; clk                                 ;
;  sram_addr[15] ; clk                                 ; 4.293 ; 4.293 ; Rise       ; clk                                 ;
;  sram_addr[16] ; clk                                 ; 4.376 ; 4.376 ; Rise       ; clk                                 ;
;  sram_addr[17] ; clk                                 ; 4.243 ; 4.243 ; Rise       ; clk                                 ;
; sram_data[*]   ; clk                                 ; 3.932 ; 3.932 ; Rise       ; clk                                 ;
;  sram_data[0]  ; clk                                 ; 4.338 ; 4.338 ; Rise       ; clk                                 ;
;  sram_data[1]  ; clk                                 ; 4.279 ; 4.279 ; Rise       ; clk                                 ;
;  sram_data[2]  ; clk                                 ; 4.169 ; 4.169 ; Rise       ; clk                                 ;
;  sram_data[3]  ; clk                                 ; 4.216 ; 4.216 ; Rise       ; clk                                 ;
;  sram_data[4]  ; clk                                 ; 4.381 ; 4.381 ; Rise       ; clk                                 ;
;  sram_data[5]  ; clk                                 ; 4.165 ; 4.165 ; Rise       ; clk                                 ;
;  sram_data[6]  ; clk                                 ; 4.434 ; 4.434 ; Rise       ; clk                                 ;
;  sram_data[7]  ; clk                                 ; 4.236 ; 4.236 ; Rise       ; clk                                 ;
;  sram_data[8]  ; clk                                 ; 4.110 ; 4.110 ; Rise       ; clk                                 ;
;  sram_data[9]  ; clk                                 ; 4.110 ; 4.110 ; Rise       ; clk                                 ;
;  sram_data[10] ; clk                                 ; 4.112 ; 4.112 ; Rise       ; clk                                 ;
;  sram_data[11] ; clk                                 ; 3.932 ; 3.932 ; Rise       ; clk                                 ;
;  sram_data[12] ; clk                                 ; 4.383 ; 4.383 ; Rise       ; clk                                 ;
;  sram_data[13] ; clk                                 ; 4.271 ; 4.271 ; Rise       ; clk                                 ;
;  sram_data[14] ; clk                                 ; 4.376 ; 4.376 ; Rise       ; clk                                 ;
;  sram_data[15] ; clk                                 ; 4.469 ; 4.469 ; Rise       ; clk                                 ;
; we_n           ; clk                                 ; 4.404 ; 4.404 ; Rise       ; clk                                 ;
+----------------+-------------------------------------+-------+-------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                       ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
; From Clock                          ; To Clock                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
; clk                                 ; clk                                 ; 2213     ; 0        ; 0        ; 0        ;
; dclk                                ; clk                                 ; 1160     ; 0        ; 0        ; 0        ;
; VGA_SYNC2:vga_cont2|pixel_clock_int ; clk                                 ; 451      ; 1        ; 0        ; 0        ;
; vsync                               ; clk                                 ; 59       ; 67       ; 0        ; 0        ;
; clk                                 ; dclk                                ; 40       ; 0        ; 0        ; 0        ;
; dclk                                ; dclk                                ; 210      ; 0        ; 0        ; 0        ;
; vsync                               ; dclk                                ; 20       ; 20       ; 0        ; 0        ;
; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 324      ; 0        ; 0        ; 0        ;
; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1327     ; 0        ; 0        ; 0        ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                        ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
; From Clock                          ; To Clock                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
; clk                                 ; clk                                 ; 2213     ; 0        ; 0        ; 0        ;
; dclk                                ; clk                                 ; 1160     ; 0        ; 0        ; 0        ;
; VGA_SYNC2:vga_cont2|pixel_clock_int ; clk                                 ; 451      ; 1        ; 0        ; 0        ;
; vsync                               ; clk                                 ; 59       ; 67       ; 0        ; 0        ;
; clk                                 ; dclk                                ; 40       ; 0        ; 0        ; 0        ;
; dclk                                ; dclk                                ; 210      ; 0        ; 0        ; 0        ;
; vsync                               ; dclk                                ; 20       ; 20       ; 0        ; 0        ;
; clk                                 ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 324      ; 0        ; 0        ; 0        ;
; VGA_SYNC2:vga_cont2|pixel_clock_int ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 1327     ; 0        ; 0        ; 0        ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                           ;
+------------+-------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-------------------------------------+----------+----------+----------+----------+
; clk        ; dclk                                ; 40       ; 0        ; 0        ; 0        ;
; clk        ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 18       ; 0        ; 0        ; 0        ;
+------------+-------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------------+
; Removal Transfers                                                                            ;
+------------+-------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-------------------------------------+----------+----------+----------+----------+
; clk        ; dclk                                ; 40       ; 0        ; 0        ; 0        ;
; clk        ; VGA_SYNC2:vga_cont2|pixel_clock_int ; 18       ; 0        ; 0        ; 0        ;
+------------+-------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 27    ; 27   ;
; Unconstrained Input Port Paths  ; 266   ; 266  ;
; Unconstrained Output Ports      ; 113   ; 113  ;
; Unconstrained Output Port Paths ; 307   ; 307  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Apr 25 14:04:52 2014
Info: Command: quartus_sta camera -c camera
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'camera.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name VGA_SYNC2:vga_cont2|pixel_clock_int VGA_SYNC2:vga_cont2|pixel_clock_int
    Info (332105): create_clock -period 1.000 -name dclk dclk
    Info (332105): create_clock -period 1.000 -name vsync vsync
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.479
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.479      -457.967 clk 
    Info (332119):    -3.317      -133.435 VGA_SYNC2:vga_cont2|pixel_clock_int 
    Info (332119):    -1.866       -22.742 dclk 
Info (332146): Worst-case hold slack is -2.558
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.558        -2.558 clk 
    Info (332119):     0.391         0.000 VGA_SYNC2:vga_cont2|pixel_clock_int 
    Info (332119):     0.391         0.000 dclk 
Info (332146): Worst-case recovery slack is -1.263
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.263       -22.428 VGA_SYNC2:vga_cont2|pixel_clock_int 
    Info (332119):     0.088         0.000 dclk 
Info (332146): Worst-case removal slack is 0.036
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.036         0.000 dclk 
    Info (332119):     1.999         0.000 VGA_SYNC2:vga_cont2|pixel_clock_int 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -144.380 clk 
    Info (332119):    -1.222       -21.222 dclk 
    Info (332119):    -1.222        -1.222 vsync 
    Info (332119):    -0.500       -63.000 VGA_SYNC2:vga_cont2|pixel_clock_int 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.195
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.195      -145.959 clk 
    Info (332119):    -1.172       -33.557 VGA_SYNC2:vga_cont2|pixel_clock_int 
    Info (332119):    -0.368        -2.242 dclk 
Info (332146): Worst-case hold slack is -1.598
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.598        -1.598 clk 
    Info (332119):     0.076         0.000 dclk 
    Info (332119):     0.215         0.000 VGA_SYNC2:vga_cont2|pixel_clock_int 
Info (332146): Worst-case recovery slack is -0.035
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.035        -0.405 VGA_SYNC2:vga_cont2|pixel_clock_int 
    Info (332119):     0.412         0.000 dclk 
Info (332146): Worst-case removal slack is 0.191
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.191         0.000 dclk 
    Info (332119):     0.890         0.000 VGA_SYNC2:vga_cont2|pixel_clock_int 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -144.380 clk 
    Info (332119):    -1.222       -21.222 dclk 
    Info (332119):    -1.222        -1.222 vsync 
    Info (332119):    -0.500       -63.000 VGA_SYNC2:vga_cont2|pixel_clock_int 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 405 megabytes
    Info: Processing ended: Fri Apr 25 14:04:53 2014
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


