TimeQuest Timing Analyzer report for hal_3
Tue Nov 14 23:07:04 2017
Quartus Prime Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'control_unit:ctl_unit|state'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'control_unit:ctl_unit|state'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'control_unit:ctl_unit|state'
 24. Slow 1200mV 0C Model Setup: 'clk'
 25. Slow 1200mV 0C Model Hold: 'control_unit:ctl_unit|state'
 26. Slow 1200mV 0C Model Hold: 'clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'control_unit:ctl_unit|state'
 34. Fast 1200mV 0C Model Setup: 'clk'
 35. Fast 1200mV 0C Model Hold: 'control_unit:ctl_unit|state'
 36. Fast 1200mV 0C Model Hold: 'clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; hal_3                                               ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.11        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  10.8%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                   ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+
; Clock Name                  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                         ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+
; clk                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                         ;
; control_unit:ctl_unit|state ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { control_unit:ctl_unit|state } ;
+-----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------+


+-------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                ;
+------------+-----------------+-----------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                  ; Note ;
+------------+-----------------+-----------------------------+------+
; 43.88 MHz  ; 43.88 MHz       ; control_unit:ctl_unit|state ;      ;
; 129.28 MHz ; 129.28 MHz      ; clk                         ;      ;
+------------+-----------------+-----------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                   ;
+-----------------------------+---------+---------------+
; Clock                       ; Slack   ; End Point TNS ;
+-----------------------------+---------+---------------+
; control_unit:ctl_unit|state ; -12.874 ; -2902.542     ;
; clk                         ; -11.471 ; -154.058      ;
+-----------------------------+---------+---------------+


+------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                   ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; control_unit:ctl_unit|state ; -0.222 ; -0.434        ;
; clk                         ; 0.046  ; 0.000         ;
+-----------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary    ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -3.000 ; -24.845       ;
; control_unit:ctl_unit|state ; -1.285 ; -370.080      ;
+-----------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'control_unit:ctl_unit|state'                                                                                                                                   ;
+---------+---------------------------------------+---------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack   ; From Node                             ; To Node                               ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------+---------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -12.874 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[2][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.088     ; 13.784     ;
; -12.812 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[0][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.087     ; 13.723     ;
; -12.584 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[9][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.083     ; 13.499     ;
; -12.584 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[11][0] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.083     ; 13.499     ;
; -12.581 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[13][0] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.094     ; 13.485     ;
; -12.568 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[8][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.091     ; 13.475     ;
; -12.547 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[4][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.092     ; 13.453     ;
; -12.528 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[14][0] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.087     ; 13.439     ;
; -12.527 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[10][0] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.087     ; 13.438     ;
; -12.496 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[1][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.071     ; 13.423     ;
; -12.496 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[5][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.070     ; 13.424     ;
; -12.496 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[3][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.079     ; 13.415     ;
; -12.492 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[7][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.079     ; 13.411     ;
; -12.460 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[6][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.078     ; 13.380     ;
; -12.441 ; register_bank:r_bank|registers[8][2]  ; register_bank:r_bank|registers[2][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.085     ; 13.354     ;
; -12.436 ; register_bank:r_bank|registers[0][15] ; register_bank:r_bank|registers[2][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.079     ; 13.355     ;
; -12.379 ; register_bank:r_bank|registers[8][2]  ; register_bank:r_bank|registers[0][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.084     ; 13.293     ;
; -12.374 ; register_bank:r_bank|registers[0][15] ; register_bank:r_bank|registers[0][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.078     ; 13.294     ;
; -12.333 ; register_bank:r_bank|registers[2][9]  ; register_bank:r_bank|registers[2][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.078     ; 13.253     ;
; -12.329 ; register_bank:r_bank|registers[4][15] ; register_bank:r_bank|registers[2][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.091     ; 13.236     ;
; -12.301 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[0][4]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.087     ; 13.212     ;
; -12.299 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[12][4] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.087     ; 13.210     ;
; -12.292 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[12][0] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.072     ; 13.218     ;
; -12.271 ; register_bank:r_bank|registers[2][9]  ; register_bank:r_bank|registers[0][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.077     ; 13.192     ;
; -12.267 ; register_bank:r_bank|registers[4][15] ; register_bank:r_bank|registers[0][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.090     ; 13.175     ;
; -12.266 ; register_bank:r_bank|registers[8][14] ; register_bank:r_bank|registers[2][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.085     ; 13.179     ;
; -12.232 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[6][4]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.101     ; 13.129     ;
; -12.204 ; register_bank:r_bank|registers[8][14] ; register_bank:r_bank|registers[0][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.084     ; 13.118     ;
; -12.151 ; register_bank:r_bank|registers[8][2]  ; register_bank:r_bank|registers[9][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.080     ; 13.069     ;
; -12.151 ; register_bank:r_bank|registers[8][2]  ; register_bank:r_bank|registers[11][0] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.080     ; 13.069     ;
; -12.148 ; register_bank:r_bank|registers[8][2]  ; register_bank:r_bank|registers[13][0] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.091     ; 13.055     ;
; -12.146 ; register_bank:r_bank|registers[0][15] ; register_bank:r_bank|registers[9][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.074     ; 13.070     ;
; -12.146 ; register_bank:r_bank|registers[0][15] ; register_bank:r_bank|registers[11][0] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.074     ; 13.070     ;
; -12.143 ; register_bank:r_bank|registers[0][15] ; register_bank:r_bank|registers[13][0] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.085     ; 13.056     ;
; -12.139 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[9][13] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.083     ; 13.054     ;
; -12.135 ; register_bank:r_bank|registers[8][2]  ; register_bank:r_bank|registers[8][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.088     ; 13.045     ;
; -12.130 ; register_bank:r_bank|registers[0][15] ; register_bank:r_bank|registers[8][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.082     ; 13.046     ;
; -12.124 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[14][4] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.087     ; 13.035     ;
; -12.121 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[10][4] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.087     ; 13.032     ;
; -12.114 ; register_bank:r_bank|registers[8][2]  ; register_bank:r_bank|registers[4][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.089     ; 13.023     ;
; -12.111 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[8][4]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.097     ; 13.012     ;
; -12.109 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[4][4]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.097     ; 13.010     ;
; -12.109 ; register_bank:r_bank|registers[0][15] ; register_bank:r_bank|registers[4][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.083     ; 13.024     ;
; -12.102 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[7][4]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.092     ; 13.008     ;
; -12.095 ; register_bank:r_bank|registers[8][2]  ; register_bank:r_bank|registers[14][0] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.084     ; 13.009     ;
; -12.094 ; register_bank:r_bank|registers[8][2]  ; register_bank:r_bank|registers[10][0] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.084     ; 13.008     ;
; -12.090 ; register_bank:r_bank|registers[0][15] ; register_bank:r_bank|registers[14][0] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.078     ; 13.010     ;
; -12.089 ; register_bank:r_bank|registers[0][15] ; register_bank:r_bank|registers[10][0] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.078     ; 13.009     ;
; -12.085 ; register_bank:r_bank|registers[6][15] ; register_bank:r_bank|registers[2][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.088     ; 12.995     ;
; -12.083 ; register_bank:r_bank|registers[3][15] ; register_bank:r_bank|registers[2][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.077     ; 13.004     ;
; -12.063 ; register_bank:r_bank|registers[8][2]  ; register_bank:r_bank|registers[1][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.068     ; 12.993     ;
; -12.063 ; register_bank:r_bank|registers[8][2]  ; register_bank:r_bank|registers[5][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.067     ; 12.994     ;
; -12.063 ; register_bank:r_bank|registers[8][2]  ; register_bank:r_bank|registers[3][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.076     ; 12.985     ;
; -12.059 ; register_bank:r_bank|registers[8][2]  ; register_bank:r_bank|registers[7][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.076     ; 12.981     ;
; -12.058 ; register_bank:r_bank|registers[0][15] ; register_bank:r_bank|registers[1][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.062     ; 12.994     ;
; -12.058 ; register_bank:r_bank|registers[0][15] ; register_bank:r_bank|registers[5][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.061     ; 12.995     ;
; -12.058 ; register_bank:r_bank|registers[0][15] ; register_bank:r_bank|registers[3][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.070     ; 12.986     ;
; -12.054 ; register_bank:r_bank|registers[0][15] ; register_bank:r_bank|registers[7][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.070     ; 12.982     ;
; -12.051 ; register_bank:r_bank|registers[0][2]  ; register_bank:r_bank|registers[2][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.092     ; 12.957     ;
; -12.043 ; register_bank:r_bank|registers[2][9]  ; register_bank:r_bank|registers[9][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.073     ; 12.968     ;
; -12.043 ; register_bank:r_bank|registers[2][9]  ; register_bank:r_bank|registers[11][0] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.073     ; 12.968     ;
; -12.040 ; register_bank:r_bank|registers[2][9]  ; register_bank:r_bank|registers[13][0] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.084     ; 12.954     ;
; -12.039 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[5][4]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.083     ; 12.954     ;
; -12.039 ; register_bank:r_bank|registers[4][15] ; register_bank:r_bank|registers[9][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.086     ; 12.951     ;
; -12.039 ; register_bank:r_bank|registers[4][15] ; register_bank:r_bank|registers[11][0] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.086     ; 12.951     ;
; -12.038 ; register_bank:r_bank|registers[8][11] ; register_bank:r_bank|registers[2][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.100     ; 12.936     ;
; -12.036 ; register_bank:r_bank|registers[4][15] ; register_bank:r_bank|registers[13][0] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.097     ; 12.937     ;
; -12.027 ; register_bank:r_bank|registers[2][9]  ; register_bank:r_bank|registers[8][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.081     ; 12.944     ;
; -12.027 ; register_bank:r_bank|registers[8][2]  ; register_bank:r_bank|registers[6][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.075     ; 12.950     ;
; -12.023 ; register_bank:r_bank|registers[6][15] ; register_bank:r_bank|registers[0][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.087     ; 12.934     ;
; -12.023 ; register_bank:r_bank|registers[4][15] ; register_bank:r_bank|registers[8][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.094     ; 12.927     ;
; -12.022 ; register_bank:r_bank|registers[5][6]  ; register_bank:r_bank|registers[2][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.090     ; 12.930     ;
; -12.022 ; register_bank:r_bank|registers[0][15] ; register_bank:r_bank|registers[6][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.069     ; 12.951     ;
; -12.021 ; register_bank:r_bank|registers[3][15] ; register_bank:r_bank|registers[0][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.076     ; 12.943     ;
; -12.007 ; register_bank:r_bank|registers[1][15] ; register_bank:r_bank|registers[2][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.078     ; 12.927     ;
; -12.006 ; register_bank:r_bank|registers[2][9]  ; register_bank:r_bank|registers[4][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.082     ; 12.922     ;
; -12.002 ; register_bank:r_bank|registers[4][15] ; register_bank:r_bank|registers[4][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.095     ; 12.905     ;
; -11.991 ; register_bank:r_bank|registers[5][2]  ; register_bank:r_bank|registers[2][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.083     ; 12.906     ;
; -11.989 ; register_bank:r_bank|registers[0][2]  ; register_bank:r_bank|registers[0][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.091     ; 12.896     ;
; -11.987 ; register_bank:r_bank|registers[2][9]  ; register_bank:r_bank|registers[14][0] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.077     ; 12.908     ;
; -11.986 ; register_bank:r_bank|registers[2][12] ; register_bank:r_bank|registers[2][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.078     ; 12.906     ;
; -11.986 ; register_bank:r_bank|registers[2][9]  ; register_bank:r_bank|registers[10][0] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.077     ; 12.907     ;
; -11.983 ; register_bank:r_bank|registers[4][15] ; register_bank:r_bank|registers[14][0] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.090     ; 12.891     ;
; -11.982 ; register_bank:r_bank|registers[4][15] ; register_bank:r_bank|registers[10][0] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.090     ; 12.890     ;
; -11.977 ; register_bank:r_bank|registers[10][9] ; register_bank:r_bank|registers[2][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.085     ; 12.890     ;
; -11.977 ; register_bank:r_bank|registers[8][9]  ; register_bank:r_bank|registers[2][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.085     ; 12.890     ;
; -11.976 ; register_bank:r_bank|registers[8][11] ; register_bank:r_bank|registers[0][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.099     ; 12.875     ;
; -11.976 ; register_bank:r_bank|registers[8][14] ; register_bank:r_bank|registers[9][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.080     ; 12.894     ;
; -11.976 ; register_bank:r_bank|registers[8][14] ; register_bank:r_bank|registers[11][0] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.080     ; 12.894     ;
; -11.973 ; register_bank:r_bank|registers[8][14] ; register_bank:r_bank|registers[13][0] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.091     ; 12.880     ;
; -11.960 ; register_bank:r_bank|registers[5][6]  ; register_bank:r_bank|registers[0][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.089     ; 12.869     ;
; -11.960 ; register_bank:r_bank|registers[8][14] ; register_bank:r_bank|registers[8][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.088     ; 12.870     ;
; -11.955 ; register_bank:r_bank|registers[6][12] ; register_bank:r_bank|registers[2][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.088     ; 12.865     ;
; -11.955 ; register_bank:r_bank|registers[2][9]  ; register_bank:r_bank|registers[1][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.061     ; 12.892     ;
; -11.955 ; register_bank:r_bank|registers[2][9]  ; register_bank:r_bank|registers[5][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.060     ; 12.893     ;
; -11.955 ; register_bank:r_bank|registers[2][9]  ; register_bank:r_bank|registers[3][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.069     ; 12.884     ;
; -11.951 ; register_bank:r_bank|registers[2][9]  ; register_bank:r_bank|registers[7][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.069     ; 12.880     ;
; -11.951 ; register_bank:r_bank|registers[4][15] ; register_bank:r_bank|registers[1][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.074     ; 12.875     ;
; -11.951 ; register_bank:r_bank|registers[4][15] ; register_bank:r_bank|registers[5][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.073     ; 12.876     ;
; -11.951 ; register_bank:r_bank|registers[4][15] ; register_bank:r_bank|registers[3][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.082     ; 12.867     ;
+---------+---------------------------------------+---------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                  ;
+---------+----------------------------------------+-------------+-----------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                              ; To Node     ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------+-------------+-----------------------------+-------------+--------------+------------+------------+
; -11.471 ; register_bank:r_bank|registers[6][0]   ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.174     ; 11.285     ;
; -11.433 ; register_bank:r_bank|registers[6][0]   ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.181     ; 11.240     ;
; -11.353 ; register_bank:r_bank|registers[6][0]   ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.186     ; 11.155     ;
; -11.050 ; register_bank:r_bank|registers[6][0]   ; CP[5]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.189     ; 10.849     ;
; -11.038 ; register_bank:r_bank|registers[8][2]   ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.171     ; 10.855     ;
; -11.033 ; register_bank:r_bank|registers[0][15]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.165     ; 10.856     ;
; -11.000 ; register_bank:r_bank|registers[6][0]   ; CP[9]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.174     ; 10.814     ;
; -11.000 ; register_bank:r_bank|registers[8][2]   ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.178     ; 10.810     ;
; -10.995 ; register_bank:r_bank|registers[0][15]  ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.172     ; 10.811     ;
; -10.967 ; register_bank:r_bank|registers[6][0]   ; CP[13]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.172     ; 10.783     ;
; -10.930 ; register_bank:r_bank|registers[2][9]   ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.164     ; 10.754     ;
; -10.926 ; register_bank:r_bank|registers[4][15]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.177     ; 10.737     ;
; -10.920 ; register_bank:r_bank|registers[8][2]   ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.183     ; 10.725     ;
; -10.915 ; register_bank:r_bank|registers[0][15]  ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.177     ; 10.726     ;
; -10.892 ; register_bank:r_bank|registers[2][9]   ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.171     ; 10.709     ;
; -10.888 ; register_bank:r_bank|registers[4][15]  ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.184     ; 10.692     ;
; -10.863 ; register_bank:r_bank|registers[8][14]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.171     ; 10.680     ;
; -10.825 ; register_bank:r_bank|registers[8][14]  ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.178     ; 10.635     ;
; -10.812 ; register_bank:r_bank|registers[2][9]   ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.176     ; 10.624     ;
; -10.808 ; register_bank:r_bank|registers[4][15]  ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.189     ; 10.607     ;
; -10.745 ; register_bank:r_bank|registers[8][14]  ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.183     ; 10.550     ;
; -10.682 ; register_bank:r_bank|registers[6][15]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.174     ; 10.496     ;
; -10.680 ; register_bank:r_bank|registers[3][15]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.163     ; 10.505     ;
; -10.648 ; register_bank:r_bank|registers[0][2]   ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.178     ; 10.458     ;
; -10.646 ; register_bank:r_bank|registers[8][2]   ; CP[5]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.186     ; 10.448     ;
; -10.644 ; register_bank:r_bank|registers[6][15]  ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.181     ; 10.451     ;
; -10.642 ; register_bank:r_bank|registers[3][15]  ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.170     ; 10.460     ;
; -10.635 ; register_bank:r_bank|registers[8][11]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.186     ; 10.437     ;
; -10.619 ; register_bank:r_bank|registers[5][6]   ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.176     ; 10.431     ;
; -10.610 ; register_bank:r_bank|registers[0][2]   ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.185     ; 10.413     ;
; -10.604 ; register_bank:r_bank|registers[1][15]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.164     ; 10.428     ;
; -10.603 ; register_bank:r_bank|registers[0][15]  ; CP[5]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.180     ; 10.411     ;
; -10.597 ; register_bank:r_bank|registers[8][11]  ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.193     ; 10.392     ;
; -10.588 ; register_bank:r_bank|registers[5][2]   ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.169     ; 10.407     ;
; -10.583 ; register_bank:r_bank|registers[2][12]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.164     ; 10.407     ;
; -10.581 ; register_bank:r_bank|registers[5][6]   ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.183     ; 10.386     ;
; -10.574 ; register_bank:r_bank|registers[10][9]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.171     ; 10.391     ;
; -10.574 ; register_bank:r_bank|registers[8][9]   ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.171     ; 10.391     ;
; -10.567 ; register_bank:r_bank|registers[8][2]   ; CP[9]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.171     ; 10.384     ;
; -10.566 ; register_bank:r_bank|registers[1][15]  ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.171     ; 10.383     ;
; -10.564 ; register_bank:r_bank|registers[6][15]  ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.186     ; 10.366     ;
; -10.563 ; register_bank:r_bank|registers[8][2]   ; CP[13]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.169     ; 10.382     ;
; -10.562 ; register_bank:r_bank|registers[0][15]  ; CP[9]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.165     ; 10.385     ;
; -10.562 ; register_bank:r_bank|registers[3][15]  ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.175     ; 10.375     ;
; -10.552 ; register_bank:r_bank|registers[6][12]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.174     ; 10.366     ;
; -10.550 ; register_bank:r_bank|registers[5][2]   ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.176     ; 10.362     ;
; -10.545 ; register_bank:r_bank|registers[2][12]  ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.171     ; 10.362     ;
; -10.544 ; register_bank:r_bank|registers[10][9]  ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.178     ; 10.354     ;
; -10.544 ; register_bank:r_bank|registers[8][9]   ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.178     ; 10.354     ;
; -10.540 ; register_bank:r_bank|registers[15][15] ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.168     ; 10.360     ;
; -10.535 ; register_bank:r_bank|registers[6][11]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.174     ; 10.349     ;
; -10.533 ; register_bank:r_bank|registers[6][0]   ; CP[12]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.171     ; 10.350     ;
; -10.530 ; register_bank:r_bank|registers[0][2]   ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.190     ; 10.328     ;
; -10.529 ; register_bank:r_bank|registers[0][15]  ; CP[13]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.163     ; 10.354     ;
; -10.517 ; register_bank:r_bank|registers[8][11]  ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.198     ; 10.307     ;
; -10.514 ; register_bank:r_bank|registers[6][12]  ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.181     ; 10.321     ;
; -10.511 ; register_bank:r_bank|registers[15][15] ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.175     ; 10.324     ;
; -10.501 ; register_bank:r_bank|registers[5][6]   ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.188     ; 10.301     ;
; -10.500 ; register_bank:r_bank|registers[2][9]   ; CP[5]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.179     ; 10.309     ;
; -10.497 ; register_bank:r_bank|registers[6][11]  ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.181     ; 10.304     ;
; -10.496 ; register_bank:r_bank|registers[4][15]  ; CP[5]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.192     ; 10.292     ;
; -10.490 ; register_bank:r_bank|registers[1][3]   ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.159     ; 10.319     ;
; -10.486 ; register_bank:r_bank|registers[1][15]  ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.176     ; 10.298     ;
; -10.486 ; register_bank:r_bank|registers[0][14]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.165     ; 10.309     ;
; -10.474 ; register_bank:r_bank|registers[7][15]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.177     ; 10.285     ;
; -10.470 ; register_bank:r_bank|registers[5][2]   ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.181     ; 10.277     ;
; -10.465 ; register_bank:r_bank|registers[2][12]  ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.176     ; 10.277     ;
; -10.459 ; register_bank:r_bank|registers[2][9]   ; CP[9]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.164     ; 10.283     ;
; -10.456 ; register_bank:r_bank|registers[10][9]  ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.183     ; 10.261     ;
; -10.456 ; register_bank:r_bank|registers[8][9]   ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.183     ; 10.261     ;
; -10.455 ; register_bank:r_bank|registers[4][15]  ; CP[9]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.177     ; 10.266     ;
; -10.452 ; register_bank:r_bank|registers[2][0]   ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.164     ; 10.276     ;
; -10.452 ; register_bank:r_bank|registers[1][3]   ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.166     ; 10.274     ;
; -10.448 ; register_bank:r_bank|registers[2][1]   ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.184     ; 10.252     ;
; -10.448 ; register_bank:r_bank|registers[0][14]  ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.172     ; 10.264     ;
; -10.441 ; register_bank:r_bank|registers[8][14]  ; CP[5]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.186     ; 10.243     ;
; -10.436 ; register_bank:r_bank|registers[7][15]  ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.184     ; 10.240     ;
; -10.434 ; register_bank:r_bank|registers[6][12]  ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.186     ; 10.236     ;
; -10.426 ; register_bank:r_bank|registers[2][9]   ; CP[13]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.162     ; 10.252     ;
; -10.422 ; register_bank:r_bank|registers[15][15] ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.180     ; 10.230     ;
; -10.422 ; register_bank:r_bank|registers[4][15]  ; CP[13]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.175     ; 10.235     ;
; -10.420 ; register_bank:r_bank|registers[0][9]   ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.165     ; 10.243     ;
; -10.417 ; register_bank:r_bank|registers[2][13]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.183     ; 10.222     ;
; -10.417 ; register_bank:r_bank|registers[6][11]  ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.186     ; 10.219     ;
; -10.416 ; register_bank:r_bank|registers[1][12]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.163     ; 10.241     ;
; -10.414 ; register_bank:r_bank|registers[2][0]   ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.171     ; 10.231     ;
; -10.410 ; register_bank:r_bank|registers[2][1]   ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.191     ; 10.207     ;
; -10.402 ; register_bank:r_bank|registers[4][2]   ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.159     ; 10.231     ;
; -10.398 ; register_bank:r_bank|registers[10][14] ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.165     ; 10.221     ;
; -10.398 ; register_bank:r_bank|registers[9][11]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.175     ; 10.211     ;
; -10.392 ; register_bank:r_bank|registers[8][14]  ; CP[9]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.171     ; 10.209     ;
; -10.382 ; register_bank:r_bank|registers[0][9]   ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.172     ; 10.198     ;
; -10.379 ; register_bank:r_bank|registers[2][13]  ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.190     ; 10.177     ;
; -10.378 ; register_bank:r_bank|registers[1][12]  ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.170     ; 10.196     ;
; -10.375 ; register_bank:r_bank|registers[0][12]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.178     ; 10.185     ;
; -10.372 ; register_bank:r_bank|registers[1][3]   ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.171     ; 10.189     ;
; -10.368 ; register_bank:r_bank|registers[0][14]  ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.177     ; 10.179     ;
; -10.365 ; register_bank:r_bank|registers[9][11]  ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.182     ; 10.171     ;
; -10.364 ; register_bank:r_bank|registers[4][2]   ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.166     ; 10.186     ;
; -10.360 ; register_bank:r_bank|registers[10][14] ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.172     ; 10.176     ;
+---------+----------------------------------------+-------------+-----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'control_unit:ctl_unit|state'                                                                                                                          ;
+--------+-----------------------------+----------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                                ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+----------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -0.222 ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[15][2]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.124      ; 4.320      ;
; -0.212 ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[15][11] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.135      ; 4.341      ;
; 0.095  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[2][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.133      ; 4.646      ;
; 0.121  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[7][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.142      ; 4.681      ;
; 0.131  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[6][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.133      ; 4.682      ;
; 0.137  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[15][8]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.143      ; 4.698      ;
; 0.150  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[15][2]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 4.124      ; 4.212      ;
; 0.185  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[14][11] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.136      ; 4.739      ;
; 0.187  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[15][11] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 4.135      ; 4.260      ;
; 0.218  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[3][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.130      ; 4.766      ;
; 0.259  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[6][11]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.130      ; 4.807      ;
; 0.259  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[11][11] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.130      ; 4.807      ;
; 0.268  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[10][11] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.138      ; 4.824      ;
; 0.280  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[8][11]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.142      ; 4.840      ;
; 0.308  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[12][8]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.117      ; 4.843      ;
; 0.310  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[9][11]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.131      ; 4.859      ;
; 0.364  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[11][8]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.130      ; 4.912      ;
; 0.368  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[1][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.131      ; 4.917      ;
; 0.369  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[9][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.131      ; 4.918      ;
; 0.376  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[8][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.127      ; 4.921      ;
; 0.400  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[4][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.111      ; 4.929      ;
; 0.401  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[0][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.111      ; 4.930      ;
; 0.409  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[5][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.132      ; 4.959      ;
; 0.409  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[13][8]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.132      ; 4.959      ;
; 0.417  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[3][11]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.119      ; 4.954      ;
; 0.448  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[12][3]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.136      ; 5.002      ;
; 0.449  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[13][3]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.136      ; 5.003      ;
; 0.476  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[8][3]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.127      ; 5.021      ;
; 0.478  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[12][11] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.136      ; 5.032      ;
; 0.479  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[13][11] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.136      ; 5.033      ;
; 0.496  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[6][3]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.142      ; 5.056      ;
; 0.502  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[7][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 4.142      ; 4.582      ;
; 0.504  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[5][11]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.125      ; 5.047      ;
; 0.505  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[15][8]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 4.143      ; 4.586      ;
; 0.520  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[2][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 4.133      ; 4.591      ;
; 0.521  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[10][8]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.121      ; 5.060      ;
; 0.521  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[14][8]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.121      ; 5.060      ;
; 0.530  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[7][11]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.130      ; 5.078      ;
; 0.552  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[6][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 4.133      ; 4.623      ;
; 0.552  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[14][11] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 4.136      ; 4.626      ;
; 0.558  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[1][11]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.120      ; 5.096      ;
; 0.558  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[2][11]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.120      ; 5.096      ;
; 0.559  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[0][11]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.121      ; 5.098      ;
; 0.616  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[3][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 4.130      ; 4.684      ;
; 0.629  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[5][3]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.132      ; 5.179      ;
; 0.637  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[13][2]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.141      ; 5.196      ;
; 0.638  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[6][11]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 4.130      ; 4.706      ;
; 0.638  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[11][11] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 4.130      ; 4.706      ;
; 0.645  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[9][11]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 4.131      ; 4.714      ;
; 0.651  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[8][11]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 4.142      ; 4.731      ;
; 0.652  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[12][8]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 4.117      ; 4.707      ;
; 0.657  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[10][11] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 4.138      ; 4.733      ;
; 0.663  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[15][3]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.124      ; 5.205      ;
; 0.698  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[12][14] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.138      ; 5.254      ;
; 0.698  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[12][12] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.138      ; 5.254      ;
; 0.701  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[14][3]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.136      ; 5.255      ;
; 0.707  ; control_unit:ctl_unit|state ; LO[14]                                 ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.490      ; 5.615      ;
; 0.713  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[9][3]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.125      ; 5.256      ;
; 0.713  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[11][3]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.125      ; 5.256      ;
; 0.718  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[1][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 4.131      ; 4.787      ;
; 0.719  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[10][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.121      ; 5.258      ;
; 0.719  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[10][2]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.121      ; 5.258      ;
; 0.719  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[10][14] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.121      ; 5.258      ;
; 0.719  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[10][4]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.121      ; 5.258      ;
; 0.719  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[10][6]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.121      ; 5.258      ;
; 0.719  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[10][10] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.121      ; 5.258      ;
; 0.719  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[10][12] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.121      ; 5.258      ;
; 0.720  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[9][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 4.131      ; 4.789      ;
; 0.725  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[11][8]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 4.130      ; 4.793      ;
; 0.730  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[8][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 4.127      ; 4.795      ;
; 0.740  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[9][2]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.125      ; 5.283      ;
; 0.740  ; control_unit:ctl_unit|state ; HI[8]                                  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.488      ; 5.646      ;
; 0.741  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[1][3]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.115      ; 5.274      ;
; 0.741  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[15][4]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.124      ; 5.283      ;
; 0.742  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[2][3]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.115      ; 5.275      ;
; 0.743  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[4][11]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.133      ; 5.294      ;
; 0.746  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[0][3]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.134      ; 5.298      ;
; 0.746  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[3][3]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.134      ; 5.298      ;
; 0.747  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[4][3]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.133      ; 5.298      ;
; 0.747  ; control_unit:ctl_unit|state ; HI[9]                                  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.488      ; 5.653      ;
; 0.748  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[7][3]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.133      ; 5.299      ;
; 0.748  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[8][2]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.127      ; 5.293      ;
; 0.750  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[10][3]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.138      ; 5.306      ;
; 0.758  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[15][15] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.124      ; 5.300      ;
; 0.758  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[15][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.124      ; 5.300      ;
; 0.758  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[15][1]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.124      ; 5.300      ;
; 0.758  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[15][5]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.124      ; 5.300      ;
; 0.758  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[15][6]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.124      ; 5.300      ;
; 0.758  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[15][7]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.124      ; 5.300      ;
; 0.758  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[15][9]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.124      ; 5.300      ;
; 0.758  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[15][10] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.124      ; 5.300      ;
; 0.758  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[15][12] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.124      ; 5.300      ;
; 0.766  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[3][11]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 4.119      ; 4.823      ;
; 0.769  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[4][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 4.111      ; 4.818      ;
; 0.770  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[0][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 4.111      ; 4.819      ;
; 0.774  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[5][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 4.132      ; 4.844      ;
; 0.774  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[13][8]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 4.132      ; 4.844      ;
; 0.781  ; control_unit:ctl_unit|state ; HI[7]                                  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.488      ; 5.687      ;
; 0.807  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[0][2]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.134      ; 5.359      ;
; 0.809  ; control_unit:ctl_unit|state ; HI[12]                                 ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 4.488      ; 5.715      ;
+--------+-----------------------------+----------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                      ;
+-------+-----------------------------+-----------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+-----------------------------+-------------+--------------+------------+------------+
; 0.046 ; control_unit:ctl_unit|state ; CP[11]~reg0                 ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 3.052      ; 3.546      ;
; 0.227 ; control_unit:ctl_unit|state ; CP[8]~reg0                  ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 3.076      ; 3.751      ;
; 0.405 ; control_unit:ctl_unit|state ; CP[2]~reg0                  ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 3.049      ; 3.902      ;
; 0.466 ; control_unit:ctl_unit|state ; CP[11]~reg0                 ; control_unit:ctl_unit|state ; clk         ; -0.500       ; 3.052      ; 3.466      ;
; 0.647 ; control_unit:ctl_unit|state ; CP[8]~reg0                  ; control_unit:ctl_unit|state ; clk         ; -0.500       ; 3.076      ; 3.671      ;
; 0.682 ; control_unit:ctl_unit|state ; CP[3]~reg0                  ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 3.049      ; 4.179      ;
; 0.771 ; control_unit:ctl_unit|state ; CP[2]~reg0                  ; control_unit:ctl_unit|state ; clk         ; -0.500       ; 3.049      ; 3.768      ;
; 0.812 ; control_unit:ctl_unit|state ; CP[14]~reg0                 ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 3.071      ; 4.331      ;
; 1.032 ; control_unit:ctl_unit|state ; CP[3]~reg0                  ; control_unit:ctl_unit|state ; clk         ; -0.500       ; 3.049      ; 4.029      ;
; 1.257 ; control_unit:ctl_unit|state ; CP[14]~reg0                 ; control_unit:ctl_unit|state ; clk         ; -0.500       ; 3.071      ; 4.276      ;
; 1.261 ; control_unit:ctl_unit|state ; CP[9]~reg0                  ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 3.068      ; 4.777      ;
; 1.263 ; control_unit:ctl_unit|state ; CP[7]~reg0                  ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 3.068      ; 4.779      ;
; 1.267 ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 3.074      ; 4.789      ;
; 1.308 ; control_unit:ctl_unit|state ; CP[1]~reg0                  ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 3.071      ; 4.827      ;
; 1.341 ; control_unit:ctl_unit|state ; CP[6]~reg0                  ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 3.042      ; 4.831      ;
; 1.346 ; control_unit:ctl_unit|state ; CP[10]~reg0                 ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 3.074      ; 4.868      ;
; 1.454 ; control_unit:ctl_unit|state ; CP[4]~reg0                  ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 3.061      ; 4.963      ;
; 1.462 ; control_unit:ctl_unit|state ; CP[0]~reg0                  ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 3.068      ; 4.978      ;
; 1.497 ; control_unit:ctl_unit|state ; CP[5]~reg0                  ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 3.052      ; 4.997      ;
; 1.611 ; control_unit:ctl_unit|state ; CP[9]~reg0                  ; control_unit:ctl_unit|state ; clk         ; -0.500       ; 3.068      ; 4.627      ;
; 1.612 ; control_unit:ctl_unit|state ; CP[7]~reg0                  ; control_unit:ctl_unit|state ; clk         ; -0.500       ; 3.068      ; 4.628      ;
; 1.643 ; control_unit:ctl_unit|state ; CP[13]~reg0                 ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 3.070      ; 5.161      ;
; 1.676 ; control_unit:ctl_unit|state ; CP[1]~reg0                  ; control_unit:ctl_unit|state ; clk         ; -0.500       ; 3.071      ; 4.695      ;
; 1.705 ; control_unit:ctl_unit|state ; CP[10]~reg0                 ; control_unit:ctl_unit|state ; clk         ; -0.500       ; 3.074      ; 4.727      ;
; 1.718 ; control_unit:ctl_unit|state ; CP[6]~reg0                  ; control_unit:ctl_unit|state ; clk         ; -0.500       ; 3.042      ; 4.708      ;
; 1.768 ; control_unit:ctl_unit|state ; CP[12]~reg0                 ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 3.071      ; 5.287      ;
; 1.810 ; control_unit:ctl_unit|state ; CP[4]~reg0                  ; control_unit:ctl_unit|state ; clk         ; -0.500       ; 3.061      ; 4.819      ;
; 1.819 ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; clk         ; -0.500       ; 3.074      ; 4.841      ;
; 1.826 ; CP[6]~reg0                  ; CP[11]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.090      ; 2.102      ;
; 1.836 ; CP[8]~reg0                  ; CP[11]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.080      ; 2.102      ;
; 1.837 ; CP[5]~reg0                  ; CP[11]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.079      ; 2.102      ;
; 1.840 ; CP[2]~reg0                  ; CP[11]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.083      ; 2.109      ;
; 1.847 ; CP[4]~reg0                  ; CP[11]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.071      ; 2.104      ;
; 1.850 ; CP[9]~reg0                  ; CP[11]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.064      ; 2.100      ;
; 1.852 ; CP[7]~reg0                  ; CP[11]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.064      ; 2.102      ;
; 1.854 ; CP[12]~reg0                 ; CP[11]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.061      ; 2.101      ;
; 1.860 ; CP[1]~reg0                  ; CP[11]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.062      ; 2.108      ;
; 1.863 ; control_unit:ctl_unit|state ; CP[5]~reg0                  ; control_unit:ctl_unit|state ; clk         ; -0.500       ; 3.052      ; 4.863      ;
; 1.866 ; CP[11]~reg0                 ; CP[11]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.079      ; 2.131      ;
; 1.869 ; CP[15]~reg0                 ; CP[11]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.076      ; 2.131      ;
; 1.871 ; control_unit:ctl_unit|state ; CP[0]~reg0                  ; control_unit:ctl_unit|state ; clk         ; -0.500       ; 3.068      ; 4.887      ;
; 1.887 ; CP[14]~reg0                 ; CP[11]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.061      ; 2.134      ;
; 1.974 ; control_unit:ctl_unit|state ; CP[13]~reg0                 ; control_unit:ctl_unit|state ; clk         ; -0.500       ; 3.070      ; 4.992      ;
; 1.983 ; CP[6]~reg0                  ; CP[8]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.138      ; 2.307      ;
; 1.986 ; control_unit:ctl_unit|state ; CP[15]~reg0                 ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 3.056      ; 5.490      ;
; 1.994 ; CP[5]~reg0                  ; CP[8]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.127      ; 2.307      ;
; 1.997 ; CP[2]~reg0                  ; CP[8]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.131      ; 2.314      ;
; 2.004 ; CP[4]~reg0                  ; CP[8]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.119      ; 2.309      ;
; 2.007 ; CP[9]~reg0                  ; CP[8]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.112      ; 2.305      ;
; 2.008 ; CP[3]~reg0                  ; CP[11]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.083      ; 2.277      ;
; 2.009 ; CP[7]~reg0                  ; CP[8]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.112      ; 2.307      ;
; 2.011 ; CP[12]~reg0                 ; CP[8]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.109      ; 2.306      ;
; 2.017 ; CP[8]~reg0                  ; CP[8]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.104      ; 2.307      ;
; 2.017 ; CP[1]~reg0                  ; CP[8]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.110      ; 2.313      ;
; 2.023 ; CP[11]~reg0                 ; CP[8]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.127      ; 2.336      ;
; 2.026 ; CP[15]~reg0                 ; CP[8]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.124      ; 2.336      ;
; 2.031 ; CP[13]~reg0                 ; CP[11]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.062      ; 2.279      ;
; 2.035 ; CP[10]~reg0                 ; CP[11]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.059      ; 2.280      ;
; 2.044 ; CP[14]~reg0                 ; CP[8]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.109      ; 2.339      ;
; 2.101 ; control_unit:ctl_unit|state ; CP[12]~reg0                 ; control_unit:ctl_unit|state ; clk         ; -0.500       ; 3.071      ; 5.120      ;
; 2.155 ; CP[6]~reg0                  ; CP[2]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.087      ; 2.428      ;
; 2.165 ; CP[8]~reg0                  ; CP[2]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.077      ; 2.428      ;
; 2.165 ; CP[3]~reg0                  ; CP[8]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.131      ; 2.482      ;
; 2.166 ; CP[5]~reg0                  ; CP[2]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.076      ; 2.428      ;
; 2.172 ; CP[2]~reg0                  ; CP[2]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.080      ; 2.438      ;
; 2.176 ; CP[4]~reg0                  ; CP[2]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.068      ; 2.430      ;
; 2.181 ; CP[7]~reg0                  ; CP[2]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.061      ; 2.428      ;
; 2.183 ; CP[12]~reg0                 ; CP[2]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.058      ; 2.427      ;
; 2.186 ; CP[9]~reg0                  ; CP[2]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.061      ; 2.433      ;
; 2.188 ; CP[13]~reg0                 ; CP[8]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.110      ; 2.484      ;
; 2.192 ; CP[10]~reg0                 ; CP[8]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.107      ; 2.485      ;
; 2.192 ; CP[1]~reg0                  ; CP[2]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.059      ; 2.437      ;
; 2.206 ; CP[11]~reg0                 ; CP[2]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.076      ; 2.468      ;
; 2.209 ; CP[15]~reg0                 ; CP[2]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.073      ; 2.468      ;
; 2.233 ; CP[14]~reg0                 ; CP[2]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.058      ; 2.477      ;
; 2.270 ; control_unit:ctl_unit|state ; CP[15]~reg0                 ; control_unit:ctl_unit|state ; clk         ; -0.500       ; 3.056      ; 5.274      ;
; 2.316 ; CP[3]~reg0                  ; CP[2]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.080      ; 2.582      ;
; 2.336 ; CP[13]~reg0                 ; CP[2]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.059      ; 2.581      ;
; 2.340 ; CP[10]~reg0                 ; CP[2]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.056      ; 2.582      ;
; 2.345 ; CP[0]~reg0                  ; CP[11]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.064      ; 2.595      ;
; 2.416 ; CP[6]~reg0                  ; CP[3]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.087      ; 2.689      ;
; 2.426 ; CP[8]~reg0                  ; CP[3]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.077      ; 2.689      ;
; 2.427 ; CP[5]~reg0                  ; CP[3]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.076      ; 2.689      ;
; 2.433 ; CP[2]~reg0                  ; CP[3]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.080      ; 2.699      ;
; 2.437 ; CP[4]~reg0                  ; CP[3]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.068      ; 2.691      ;
; 2.442 ; CP[7]~reg0                  ; CP[3]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.061      ; 2.689      ;
; 2.444 ; CP[12]~reg0                 ; CP[3]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.058      ; 2.688      ;
; 2.447 ; CP[9]~reg0                  ; CP[3]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.061      ; 2.694      ;
; 2.453 ; CP[1]~reg0                  ; CP[3]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.059      ; 2.698      ;
; 2.467 ; CP[11]~reg0                 ; CP[3]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.076      ; 2.729      ;
; 2.470 ; CP[15]~reg0                 ; CP[3]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.073      ; 2.729      ;
; 2.494 ; CP[14]~reg0                 ; CP[3]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.058      ; 2.738      ;
; 2.502 ; CP[0]~reg0                  ; CP[8]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.112      ; 2.800      ;
; 2.577 ; CP[3]~reg0                  ; CP[3]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.080      ; 2.843      ;
; 2.592 ; CP[6]~reg0                  ; CP[14]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.109      ; 2.887      ;
; 2.597 ; CP[13]~reg0                 ; CP[3]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.059      ; 2.842      ;
; 2.601 ; CP[10]~reg0                 ; CP[3]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.056      ; 2.843      ;
; 2.602 ; CP[8]~reg0                  ; CP[14]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.099      ; 2.887      ;
; 2.603 ; CP[5]~reg0                  ; CP[14]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.098      ; 2.887      ;
; 2.606 ; CP[2]~reg0                  ; CP[14]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.102      ; 2.894      ;
+-------+-----------------------------+-----------------------------+-----------------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                 ;
+------------+-----------------+-----------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                  ; Note ;
+------------+-----------------+-----------------------------+------+
; 47.3 MHz   ; 47.3 MHz        ; control_unit:ctl_unit|state ;      ;
; 139.43 MHz ; 139.43 MHz      ; clk                         ;      ;
+------------+-----------------+-----------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                    ;
+-----------------------------+---------+---------------+
; Clock                       ; Slack   ; End Point TNS ;
+-----------------------------+---------+---------------+
; control_unit:ctl_unit|state ; -11.892 ; -2674.568     ;
; clk                         ; -10.546 ; -141.091      ;
+-----------------------------+---------+---------------+


+------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                    ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; control_unit:ctl_unit|state ; -0.094 ; -0.175        ;
; clk                         ; 0.112  ; 0.000         ;
+-----------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary     ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -3.000 ; -24.845       ;
; control_unit:ctl_unit|state ; -1.285 ; -370.080      ;
+-----------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'control_unit:ctl_unit|state'                                                                                                                                     ;
+---------+---------------------------------------+----------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack   ; From Node                             ; To Node                                ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------+----------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -11.892 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[2][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.082     ; 12.809     ;
; -11.831 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[0][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.080     ; 12.750     ;
; -11.623 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[13][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.087     ; 12.535     ;
; -11.620 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[9][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.077     ; 12.542     ;
; -11.620 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[11][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.077     ; 12.542     ;
; -11.616 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[8][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.084     ; 12.531     ;
; -11.591 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[4][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.086     ; 12.504     ;
; -11.568 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[14][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.081     ; 12.486     ;
; -11.566 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[10][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.081     ; 12.484     ;
; -11.539 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[5][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.064     ; 12.474     ;
; -11.539 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[3][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.072     ; 12.466     ;
; -11.538 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[1][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.064     ; 12.473     ;
; -11.535 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[7][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.072     ; 12.462     ;
; -11.506 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[6][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.071     ; 12.434     ;
; -11.482 ; register_bank:r_bank|registers[0][15] ; register_bank:r_bank|registers[2][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.072     ; 12.409     ;
; -11.451 ; register_bank:r_bank|registers[8][2]  ; register_bank:r_bank|registers[2][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.078     ; 12.372     ;
; -11.421 ; register_bank:r_bank|registers[0][15] ; register_bank:r_bank|registers[0][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.070     ; 12.350     ;
; -11.400 ; register_bank:r_bank|registers[2][9]  ; register_bank:r_bank|registers[2][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.071     ; 12.328     ;
; -11.396 ; register_bank:r_bank|registers[4][15] ; register_bank:r_bank|registers[2][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.084     ; 12.311     ;
; -11.390 ; register_bank:r_bank|registers[8][2]  ; register_bank:r_bank|registers[0][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.076     ; 12.313     ;
; -11.375 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[0][4]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.080     ; 12.294     ;
; -11.373 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[12][4]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.080     ; 12.292     ;
; -11.358 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[12][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.066     ; 12.291     ;
; -11.339 ; register_bank:r_bank|registers[2][9]  ; register_bank:r_bank|registers[0][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.069     ; 12.269     ;
; -11.335 ; register_bank:r_bank|registers[4][15] ; register_bank:r_bank|registers[0][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.082     ; 12.252     ;
; -11.331 ; register_bank:r_bank|registers[8][14] ; register_bank:r_bank|registers[2][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.078     ; 12.252     ;
; -11.313 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[6][4]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.091     ; 12.221     ;
; -11.270 ; register_bank:r_bank|registers[8][14] ; register_bank:r_bank|registers[0][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.076     ; 12.193     ;
; -11.213 ; register_bank:r_bank|registers[0][15] ; register_bank:r_bank|registers[13][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.077     ; 12.135     ;
; -11.210 ; register_bank:r_bank|registers[0][15] ; register_bank:r_bank|registers[9][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.067     ; 12.142     ;
; -11.210 ; register_bank:r_bank|registers[0][15] ; register_bank:r_bank|registers[11][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.067     ; 12.142     ;
; -11.206 ; register_bank:r_bank|registers[0][15] ; register_bank:r_bank|registers[8][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.074     ; 12.131     ;
; -11.203 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[14][4]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.081     ; 12.121     ;
; -11.200 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[10][4]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.081     ; 12.118     ;
; -11.196 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[8][4]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.090     ; 12.105     ;
; -11.195 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[4][4]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.090     ; 12.104     ;
; -11.190 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[9][13]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.077     ; 12.112     ;
; -11.184 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[7][4]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.085     ; 12.098     ;
; -11.182 ; register_bank:r_bank|registers[8][2]  ; register_bank:r_bank|registers[13][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.083     ; 12.098     ;
; -11.181 ; register_bank:r_bank|registers[0][15] ; register_bank:r_bank|registers[4][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.076     ; 12.104     ;
; -11.179 ; register_bank:r_bank|registers[8][2]  ; register_bank:r_bank|registers[9][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.073     ; 12.105     ;
; -11.179 ; register_bank:r_bank|registers[8][2]  ; register_bank:r_bank|registers[11][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.073     ; 12.105     ;
; -11.175 ; register_bank:r_bank|registers[8][2]  ; register_bank:r_bank|registers[8][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.080     ; 12.094     ;
; -11.158 ; register_bank:r_bank|registers[0][15] ; register_bank:r_bank|registers[14][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.071     ; 12.086     ;
; -11.156 ; register_bank:r_bank|registers[0][15] ; register_bank:r_bank|registers[10][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.071     ; 12.084     ;
; -11.150 ; register_bank:r_bank|registers[8][2]  ; register_bank:r_bank|registers[4][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.082     ; 12.067     ;
; -11.131 ; register_bank:r_bank|registers[2][9]  ; register_bank:r_bank|registers[13][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.076     ; 12.054     ;
; -11.129 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[5][4]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.076     ; 12.052     ;
; -11.129 ; register_bank:r_bank|registers[0][15] ; register_bank:r_bank|registers[5][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.054     ; 12.074     ;
; -11.129 ; register_bank:r_bank|registers[0][15] ; register_bank:r_bank|registers[3][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.062     ; 12.066     ;
; -11.128 ; register_bank:r_bank|registers[2][9]  ; register_bank:r_bank|registers[9][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.066     ; 12.061     ;
; -11.128 ; register_bank:r_bank|registers[2][9]  ; register_bank:r_bank|registers[11][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.066     ; 12.061     ;
; -11.128 ; register_bank:r_bank|registers[0][15] ; register_bank:r_bank|registers[1][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.054     ; 12.073     ;
; -11.127 ; register_bank:r_bank|registers[8][2]  ; register_bank:r_bank|registers[14][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.077     ; 12.049     ;
; -11.127 ; register_bank:r_bank|registers[4][15] ; register_bank:r_bank|registers[13][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.089     ; 12.037     ;
; -11.125 ; register_bank:r_bank|registers[8][2]  ; register_bank:r_bank|registers[10][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.077     ; 12.047     ;
; -11.125 ; register_bank:r_bank|registers[0][15] ; register_bank:r_bank|registers[7][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.062     ; 12.062     ;
; -11.124 ; register_bank:r_bank|registers[2][9]  ; register_bank:r_bank|registers[8][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.073     ; 12.050     ;
; -11.124 ; register_bank:r_bank|registers[4][15] ; register_bank:r_bank|registers[9][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.079     ; 12.044     ;
; -11.124 ; register_bank:r_bank|registers[4][15] ; register_bank:r_bank|registers[11][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.079     ; 12.044     ;
; -11.120 ; register_bank:r_bank|registers[4][15] ; register_bank:r_bank|registers[8][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.086     ; 12.033     ;
; -11.114 ; register_bank:r_bank|registers[3][15] ; register_bank:r_bank|registers[2][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.070     ; 12.043     ;
; -11.112 ; register_bank:r_bank|registers[8][11] ; register_bank:r_bank|registers[2][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.093     ; 12.018     ;
; -11.107 ; register_bank:r_bank|registers[6][15] ; register_bank:r_bank|registers[2][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.082     ; 12.024     ;
; -11.099 ; register_bank:r_bank|registers[2][9]  ; register_bank:r_bank|registers[4][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.075     ; 12.023     ;
; -11.098 ; register_bank:r_bank|registers[8][2]  ; register_bank:r_bank|registers[5][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.060     ; 12.037     ;
; -11.098 ; register_bank:r_bank|registers[8][2]  ; register_bank:r_bank|registers[3][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.068     ; 12.029     ;
; -11.097 ; register_bank:r_bank|registers[0][2]  ; register_bank:r_bank|registers[2][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.085     ; 12.011     ;
; -11.097 ; register_bank:r_bank|registers[8][2]  ; register_bank:r_bank|registers[1][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.060     ; 12.036     ;
; -11.096 ; register_bank:r_bank|registers[0][15] ; register_bank:r_bank|registers[6][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.061     ; 12.034     ;
; -11.095 ; register_bank:r_bank|registers[4][15] ; register_bank:r_bank|registers[4][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.088     ; 12.006     ;
; -11.094 ; register_bank:r_bank|registers[8][2]  ; register_bank:r_bank|registers[7][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.068     ; 12.025     ;
; -11.081 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[10][12] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.081     ; 11.999     ;
; -11.078 ; register_bank:r_bank|registers[6][0]  ; register_bank:r_bank|registers[14][12] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.081     ; 11.996     ;
; -11.076 ; register_bank:r_bank|registers[2][9]  ; register_bank:r_bank|registers[14][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.070     ; 12.005     ;
; -11.074 ; register_bank:r_bank|registers[2][9]  ; register_bank:r_bank|registers[10][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.070     ; 12.003     ;
; -11.072 ; register_bank:r_bank|registers[4][15] ; register_bank:r_bank|registers[14][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.083     ; 11.988     ;
; -11.070 ; register_bank:r_bank|registers[4][15] ; register_bank:r_bank|registers[10][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.083     ; 11.986     ;
; -11.065 ; register_bank:r_bank|registers[8][2]  ; register_bank:r_bank|registers[6][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.067     ; 11.997     ;
; -11.065 ; register_bank:r_bank|registers[1][15] ; register_bank:r_bank|registers[2][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.071     ; 11.993     ;
; -11.062 ; register_bank:r_bank|registers[8][14] ; register_bank:r_bank|registers[13][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.083     ; 11.978     ;
; -11.059 ; register_bank:r_bank|registers[8][14] ; register_bank:r_bank|registers[9][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.073     ; 11.985     ;
; -11.059 ; register_bank:r_bank|registers[8][14] ; register_bank:r_bank|registers[11][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.073     ; 11.985     ;
; -11.057 ; register_bank:r_bank|registers[2][12] ; register_bank:r_bank|registers[2][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.071     ; 11.985     ;
; -11.055 ; register_bank:r_bank|registers[8][14] ; register_bank:r_bank|registers[8][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.080     ; 11.974     ;
; -11.053 ; register_bank:r_bank|registers[3][15] ; register_bank:r_bank|registers[0][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.068     ; 11.984     ;
; -11.051 ; register_bank:r_bank|registers[8][11] ; register_bank:r_bank|registers[0][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.091     ; 11.959     ;
; -11.049 ; register_bank:r_bank|registers[5][2]  ; register_bank:r_bank|registers[2][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.077     ; 11.971     ;
; -11.047 ; register_bank:r_bank|registers[2][9]  ; register_bank:r_bank|registers[5][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.053     ; 11.993     ;
; -11.047 ; register_bank:r_bank|registers[2][9]  ; register_bank:r_bank|registers[3][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.061     ; 11.985     ;
; -11.046 ; register_bank:r_bank|registers[2][9]  ; register_bank:r_bank|registers[1][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.053     ; 11.992     ;
; -11.046 ; register_bank:r_bank|registers[6][15] ; register_bank:r_bank|registers[0][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.080     ; 11.965     ;
; -11.043 ; register_bank:r_bank|registers[2][9]  ; register_bank:r_bank|registers[7][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.061     ; 11.981     ;
; -11.043 ; register_bank:r_bank|registers[4][15] ; register_bank:r_bank|registers[5][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.066     ; 11.976     ;
; -11.043 ; register_bank:r_bank|registers[4][15] ; register_bank:r_bank|registers[3][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.074     ; 11.968     ;
; -11.042 ; register_bank:r_bank|registers[4][15] ; register_bank:r_bank|registers[1][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.066     ; 11.975     ;
; -11.039 ; register_bank:r_bank|registers[4][15] ; register_bank:r_bank|registers[7][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.074     ; 11.964     ;
; -11.036 ; register_bank:r_bank|registers[0][2]  ; register_bank:r_bank|registers[0][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.083     ; 11.952     ;
; -11.034 ; register_bank:r_bank|registers[5][6]  ; register_bank:r_bank|registers[2][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.083     ; 11.950     ;
; -11.030 ; register_bank:r_bank|registers[8][14] ; register_bank:r_bank|registers[4][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.082     ; 11.947     ;
+---------+---------------------------------------+----------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                   ;
+---------+----------------------------------------+-------------+-----------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node                              ; To Node     ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------+-------------+-----------------------------+-------------+--------------+------------+------------+
; -10.546 ; register_bank:r_bank|registers[6][0]   ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.043     ; 10.492     ;
; -10.496 ; register_bank:r_bank|registers[6][0]   ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.049     ; 10.436     ;
; -10.479 ; register_bank:r_bank|registers[6][0]   ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.055     ; 10.413     ;
; -10.142 ; register_bank:r_bank|registers[6][0]   ; CP[5]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.058     ; 10.073     ;
; -10.136 ; register_bank:r_bank|registers[0][15]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.033     ; 10.092     ;
; -10.105 ; register_bank:r_bank|registers[8][2]   ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.039     ; 10.055     ;
; -10.097 ; register_bank:r_bank|registers[6][0]   ; CP[9]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.043     ; 10.043     ;
; -10.086 ; register_bank:r_bank|registers[0][15]  ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.039     ; 10.036     ;
; -10.069 ; register_bank:r_bank|registers[0][15]  ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.045     ; 10.013     ;
; -10.059 ; register_bank:r_bank|registers[6][0]   ; CP[13]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.040     ; 10.008     ;
; -10.055 ; register_bank:r_bank|registers[8][2]   ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.045     ; 9.999      ;
; -10.054 ; register_bank:r_bank|registers[2][9]   ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.032     ; 10.011     ;
; -10.050 ; register_bank:r_bank|registers[4][15]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.045     ; 9.994      ;
; -10.038 ; register_bank:r_bank|registers[8][2]   ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.051     ; 9.976      ;
; -10.004 ; register_bank:r_bank|registers[2][9]   ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.038     ; 9.955      ;
; -10.000 ; register_bank:r_bank|registers[4][15]  ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.051     ; 9.938      ;
; -9.987  ; register_bank:r_bank|registers[2][9]   ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.044     ; 9.932      ;
; -9.985  ; register_bank:r_bank|registers[8][14]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.039     ; 9.935      ;
; -9.983  ; register_bank:r_bank|registers[4][15]  ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.057     ; 9.915      ;
; -9.935  ; register_bank:r_bank|registers[8][14]  ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.045     ; 9.879      ;
; -9.918  ; register_bank:r_bank|registers[8][14]  ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.051     ; 9.856      ;
; -9.768  ; register_bank:r_bank|registers[3][15]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.031     ; 9.726      ;
; -9.766  ; register_bank:r_bank|registers[8][11]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.054     ; 9.701      ;
; -9.761  ; register_bank:r_bank|registers[6][15]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.043     ; 9.707      ;
; -9.751  ; register_bank:r_bank|registers[0][2]   ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.046     ; 9.694      ;
; -9.732  ; register_bank:r_bank|registers[0][15]  ; CP[5]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.048     ; 9.673      ;
; -9.719  ; register_bank:r_bank|registers[1][15]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.032     ; 9.676      ;
; -9.718  ; register_bank:r_bank|registers[3][15]  ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.037     ; 9.670      ;
; -9.716  ; register_bank:r_bank|registers[8][11]  ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.060     ; 9.645      ;
; -9.713  ; register_bank:r_bank|registers[6][0]   ; CP[12]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.040     ; 9.662      ;
; -9.711  ; register_bank:r_bank|registers[2][12]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.032     ; 9.668      ;
; -9.711  ; register_bank:r_bank|registers[6][15]  ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.049     ; 9.651      ;
; -9.703  ; register_bank:r_bank|registers[5][2]   ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.038     ; 9.654      ;
; -9.701  ; register_bank:r_bank|registers[0][2]   ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.052     ; 9.638      ;
; -9.701  ; register_bank:r_bank|registers[8][2]   ; CP[5]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.054     ; 9.636      ;
; -9.701  ; register_bank:r_bank|registers[3][15]  ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.043     ; 9.647      ;
; -9.699  ; register_bank:r_bank|registers[8][11]  ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.066     ; 9.622      ;
; -9.694  ; register_bank:r_bank|registers[6][15]  ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.055     ; 9.628      ;
; -9.688  ; register_bank:r_bank|registers[5][6]   ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.044     ; 9.633      ;
; -9.687  ; register_bank:r_bank|registers[0][15]  ; CP[9]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.033     ; 9.643      ;
; -9.684  ; register_bank:r_bank|registers[0][2]   ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.058     ; 9.615      ;
; -9.679  ; register_bank:r_bank|registers[6][12]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.043     ; 9.625      ;
; -9.677  ; register_bank:r_bank|registers[8][9]   ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.039     ; 9.627      ;
; -9.672  ; register_bank:r_bank|registers[6][11]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.043     ; 9.618      ;
; -9.669  ; register_bank:r_bank|registers[1][15]  ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.038     ; 9.620      ;
; -9.666  ; register_bank:r_bank|registers[10][9]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.039     ; 9.616      ;
; -9.665  ; register_bank:r_bank|registers[15][15] ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.036     ; 9.618      ;
; -9.661  ; register_bank:r_bank|registers[2][12]  ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.038     ; 9.612      ;
; -9.656  ; register_bank:r_bank|registers[8][2]   ; CP[9]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.039     ; 9.606      ;
; -9.653  ; register_bank:r_bank|registers[5][2]   ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.044     ; 9.598      ;
; -9.652  ; register_bank:r_bank|registers[1][15]  ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.044     ; 9.597      ;
; -9.650  ; register_bank:r_bank|registers[2][9]   ; CP[5]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.047     ; 9.592      ;
; -9.649  ; register_bank:r_bank|registers[0][15]  ; CP[13]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.030     ; 9.608      ;
; -9.646  ; register_bank:r_bank|registers[4][15]  ; CP[5]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.060     ; 9.575      ;
; -9.644  ; register_bank:r_bank|registers[2][12]  ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.044     ; 9.589      ;
; -9.638  ; register_bank:r_bank|registers[5][6]   ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.050     ; 9.577      ;
; -9.636  ; register_bank:r_bank|registers[5][2]   ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.050     ; 9.575      ;
; -9.629  ; register_bank:r_bank|registers[6][12]  ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.049     ; 9.569      ;
; -9.627  ; register_bank:r_bank|registers[8][9]   ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.045     ; 9.571      ;
; -9.623  ; register_bank:r_bank|registers[7][15]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.045     ; 9.567      ;
; -9.622  ; register_bank:r_bank|registers[6][11]  ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.049     ; 9.562      ;
; -9.621  ; register_bank:r_bank|registers[5][6]   ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.056     ; 9.554      ;
; -9.618  ; register_bank:r_bank|registers[8][2]   ; CP[13]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.036     ; 9.571      ;
; -9.616  ; register_bank:r_bank|registers[10][9]  ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.045     ; 9.560      ;
; -9.615  ; register_bank:r_bank|registers[15][15] ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.042     ; 9.562      ;
; -9.612  ; register_bank:r_bank|registers[6][12]  ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.055     ; 9.546      ;
; -9.610  ; register_bank:r_bank|registers[8][9]   ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.051     ; 9.548      ;
; -9.605  ; register_bank:r_bank|registers[6][11]  ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.055     ; 9.539      ;
; -9.605  ; register_bank:r_bank|registers[2][9]   ; CP[9]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.032     ; 9.562      ;
; -9.601  ; register_bank:r_bank|registers[4][15]  ; CP[9]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.045     ; 9.545      ;
; -9.599  ; register_bank:r_bank|registers[0][14]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.033     ; 9.555      ;
; -9.599  ; register_bank:r_bank|registers[10][9]  ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.051     ; 9.537      ;
; -9.598  ; register_bank:r_bank|registers[15][15] ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.048     ; 9.539      ;
; -9.591  ; register_bank:r_bank|registers[1][3]   ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.027     ; 9.553      ;
; -9.581  ; register_bank:r_bank|registers[8][14]  ; CP[5]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.054     ; 9.516      ;
; -9.573  ; register_bank:r_bank|registers[7][15]  ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.051     ; 9.511      ;
; -9.571  ; register_bank:r_bank|registers[2][0]   ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.032     ; 9.528      ;
; -9.567  ; register_bank:r_bank|registers[2][9]   ; CP[13]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.029     ; 9.527      ;
; -9.563  ; register_bank:r_bank|registers[4][15]  ; CP[13]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.042     ; 9.510      ;
; -9.556  ; register_bank:r_bank|registers[7][15]  ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.057     ; 9.488      ;
; -9.553  ; register_bank:r_bank|registers[0][9]   ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.033     ; 9.509      ;
; -9.549  ; register_bank:r_bank|registers[0][14]  ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.039     ; 9.499      ;
; -9.545  ; register_bank:r_bank|registers[4][2]   ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.028     ; 9.506      ;
; -9.541  ; register_bank:r_bank|registers[2][1]   ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.052     ; 9.478      ;
; -9.541  ; register_bank:r_bank|registers[1][3]   ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.033     ; 9.497      ;
; -9.536  ; register_bank:r_bank|registers[8][14]  ; CP[9]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.039     ; 9.486      ;
; -9.532  ; register_bank:r_bank|registers[0][14]  ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.045     ; 9.476      ;
; -9.531  ; register_bank:r_bank|registers[9][11]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.043     ; 9.477      ;
; -9.524  ; register_bank:r_bank|registers[1][3]   ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.039     ; 9.474      ;
; -9.521  ; register_bank:r_bank|registers[2][0]   ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.038     ; 9.472      ;
; -9.511  ; register_bank:r_bank|registers[10][14] ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.033     ; 9.467      ;
; -9.504  ; register_bank:r_bank|registers[2][0]   ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.044     ; 9.449      ;
; -9.503  ; register_bank:r_bank|registers[0][9]   ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.039     ; 9.453      ;
; -9.499  ; register_bank:r_bank|registers[1][12]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.031     ; 9.457      ;
; -9.498  ; register_bank:r_bank|registers[8][14]  ; CP[13]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.036     ; 9.451      ;
; -9.495  ; register_bank:r_bank|registers[4][2]   ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.034     ; 9.450      ;
; -9.491  ; register_bank:r_bank|registers[2][1]   ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.058     ; 9.422      ;
; -9.490  ; register_bank:r_bank|registers[2][13]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.051     ; 9.428      ;
; -9.488  ; register_bank:r_bank|registers[2][4]   ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.032     ; 9.445      ;
; -9.486  ; register_bank:r_bank|registers[0][9]   ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -1.045     ; 9.430      ;
+---------+----------------------------------------+-------------+-----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'control_unit:ctl_unit|state'                                                                                                                           ;
+--------+-----------------------------+----------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                                ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+----------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -0.094 ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[15][11] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.731      ; 4.021      ;
; -0.081 ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[15][2]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.721      ; 4.024      ;
; 0.131  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[15][2]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 3.721      ; 3.756      ;
; 0.174  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[15][11] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 3.731      ; 3.809      ;
; 0.196  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[2][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.729      ; 4.309      ;
; 0.230  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[6][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.729      ; 4.343      ;
; 0.235  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[7][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.739      ; 4.358      ;
; 0.243  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[15][8]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.740      ; 4.367      ;
; 0.283  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[14][11] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.732      ; 4.399      ;
; 0.327  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[3][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.727      ; 4.438      ;
; 0.347  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[6][11]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.728      ; 4.459      ;
; 0.348  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[11][11] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.728      ; 4.460      ;
; 0.353  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[10][11] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.735      ; 4.472      ;
; 0.373  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[8][11]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.739      ; 4.496      ;
; 0.401  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[9][11]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.728      ; 4.513      ;
; 0.410  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[12][8]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.714      ; 4.508      ;
; 0.444  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[7][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 3.739      ; 4.087      ;
; 0.459  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[15][8]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 3.740      ; 4.103      ;
; 0.468  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[11][8]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.728      ; 4.580      ;
; 0.469  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[8][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.724      ; 4.577      ;
; 0.470  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[1][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.728      ; 4.582      ;
; 0.471  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[9][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.728      ; 4.583      ;
; 0.481  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[2][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 3.729      ; 4.114      ;
; 0.495  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[4][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.709      ; 4.588      ;
; 0.495  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[6][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 3.729      ; 4.128      ;
; 0.496  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[0][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.709      ; 4.589      ;
; 0.502  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[5][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.729      ; 4.615      ;
; 0.502  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[13][8]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.729      ; 4.615      ;
; 0.502  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[3][11]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.716      ; 4.602      ;
; 0.509  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[14][11] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 3.732      ; 4.145      ;
; 0.528  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[12][3]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.733      ; 4.645      ;
; 0.529  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[13][3]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.733      ; 4.646      ;
; 0.544  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[3][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 3.727      ; 4.175      ;
; 0.551  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[8][3]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.724      ; 4.659      ;
; 0.555  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[12][11] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.733      ; 4.672      ;
; 0.555  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[13][11] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.733      ; 4.672      ;
; 0.570  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[6][3]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.739      ; 4.693      ;
; 0.578  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[5][11]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.723      ; 4.685      ;
; 0.580  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[9][11]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 3.728      ; 4.212      ;
; 0.584  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[12][8]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 3.714      ; 4.202      ;
; 0.584  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[8][11]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 3.739      ; 4.227      ;
; 0.589  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[10][11] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 3.735      ; 4.228      ;
; 0.589  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[6][11]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 3.728      ; 4.221      ;
; 0.589  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[11][11] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 3.728      ; 4.221      ;
; 0.600  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[7][11]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.727      ; 4.711      ;
; 0.606  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[10][8]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.718      ; 4.708      ;
; 0.607  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[14][8]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.718      ; 4.709      ;
; 0.629  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[1][11]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.717      ; 4.730      ;
; 0.629  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[2][11]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.717      ; 4.730      ;
; 0.632  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[0][11]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.718      ; 4.734      ;
; 0.648  ; control_unit:ctl_unit|state ; LO[14]                                 ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.998      ; 5.030      ;
; 0.649  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[1][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 3.728      ; 4.281      ;
; 0.650  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[9][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 3.728      ; 4.282      ;
; 0.654  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[11][8]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 3.728      ; 4.286      ;
; 0.662  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[8][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 3.724      ; 4.290      ;
; 0.673  ; control_unit:ctl_unit|state ; HI[8]                                  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.996      ; 5.053      ;
; 0.677  ; control_unit:ctl_unit|state ; HI[9]                                  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.996      ; 5.057      ;
; 0.689  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[3][11]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 3.716      ; 4.309      ;
; 0.693  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[4][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 3.709      ; 4.306      ;
; 0.694  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[0][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 3.709      ; 4.307      ;
; 0.699  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[5][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 3.729      ; 4.332      ;
; 0.700  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[13][8]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 3.729      ; 4.333      ;
; 0.707  ; control_unit:ctl_unit|state ; HI[7]                                  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.996      ; 5.087      ;
; 0.709  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[5][3]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.729      ; 4.822      ;
; 0.716  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[12][14] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.734      ; 4.834      ;
; 0.716  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[12][12] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.734      ; 4.834      ;
; 0.720  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[13][2]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.738      ; 4.842      ;
; 0.738  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[15][3]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.721      ; 4.843      ;
; 0.742  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[15][1]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.721      ; 4.847      ;
; 0.748  ; control_unit:ctl_unit|state ; HI[12]                                 ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.996      ; 5.128      ;
; 0.757  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[12][11] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 3.733      ; 4.394      ;
; 0.758  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[13][11] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 3.733      ; 4.395      ;
; 0.760  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[10][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.718      ; 4.862      ;
; 0.760  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[10][2]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.718      ; 4.862      ;
; 0.760  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[10][14] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.718      ; 4.862      ;
; 0.760  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[10][4]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.718      ; 4.862      ;
; 0.760  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[10][6]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.718      ; 4.862      ;
; 0.760  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[10][10] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.718      ; 4.862      ;
; 0.760  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[10][12] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.718      ; 4.862      ;
; 0.765  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[12][3]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 3.733      ; 4.402      ;
; 0.766  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[13][3]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 3.733      ; 4.403      ;
; 0.769  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[14][3]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.732      ; 4.885      ;
; 0.775  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[8][3]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 3.724      ; 4.403      ;
; 0.778  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[5][11]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 3.723      ; 4.405      ;
; 0.781  ; control_unit:ctl_unit|state ; HI[13]                                 ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.998      ; 5.163      ;
; 0.783  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[9][3]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.722      ; 4.889      ;
; 0.783  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[11][3]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.722      ; 4.889      ;
; 0.784  ; control_unit:ctl_unit|state ; HI[14]                                 ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.998      ; 5.166      ;
; 0.785  ; control_unit:ctl_unit|state ; HI[3]                                  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.996      ; 5.165      ;
; 0.788  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[15][4]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.721      ; 4.893      ;
; 0.792  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[6][3]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; -0.500       ; 3.739      ; 4.435      ;
; 0.794  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[4][11]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.730      ; 4.908      ;
; 0.800  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[4][3]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.730      ; 4.914      ;
; 0.801  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[7][3]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.730      ; 4.915      ;
; 0.801  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[15][15] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.721      ; 4.906      ;
; 0.801  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[15][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.721      ; 4.906      ;
; 0.801  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[15][5]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.721      ; 4.906      ;
; 0.801  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[15][6]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.721      ; 4.906      ;
; 0.801  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[15][7]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.721      ; 4.906      ;
; 0.801  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[15][9]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 3.721      ; 4.906      ;
+--------+-----------------------------+----------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                       ;
+-------+-----------------------------+-----------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+-----------------------------+-------------+--------------+------------+------------+
; 0.112 ; control_unit:ctl_unit|state ; CP[11]~reg0                 ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 2.769      ; 3.295      ;
; 0.276 ; control_unit:ctl_unit|state ; CP[8]~reg0                  ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 2.793      ; 3.483      ;
; 0.406 ; control_unit:ctl_unit|state ; CP[11]~reg0                 ; control_unit:ctl_unit|state ; clk         ; -0.500       ; 2.769      ; 3.089      ;
; 0.457 ; control_unit:ctl_unit|state ; CP[2]~reg0                  ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 2.766      ; 3.637      ;
; 0.570 ; control_unit:ctl_unit|state ; CP[8]~reg0                  ; control_unit:ctl_unit|state ; clk         ; -0.500       ; 2.793      ; 3.277      ;
; 0.670 ; control_unit:ctl_unit|state ; CP[2]~reg0                  ; control_unit:ctl_unit|state ; clk         ; -0.500       ; 2.766      ; 3.350      ;
; 0.709 ; control_unit:ctl_unit|state ; CP[3]~reg0                  ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 2.766      ; 3.889      ;
; 0.815 ; control_unit:ctl_unit|state ; CP[14]~reg0                 ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 2.787      ; 4.016      ;
; 0.900 ; control_unit:ctl_unit|state ; CP[3]~reg0                  ; control_unit:ctl_unit|state ; clk         ; -0.500       ; 2.766      ; 3.580      ;
; 1.143 ; control_unit:ctl_unit|state ; CP[14]~reg0                 ; control_unit:ctl_unit|state ; clk         ; -0.500       ; 2.787      ; 3.844      ;
; 1.170 ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 2.790      ; 4.374      ;
; 1.185 ; control_unit:ctl_unit|state ; CP[1]~reg0                  ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 2.787      ; 4.386      ;
; 1.239 ; control_unit:ctl_unit|state ; CP[7]~reg0                  ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 2.784      ; 4.437      ;
; 1.246 ; control_unit:ctl_unit|state ; CP[9]~reg0                  ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 2.784      ; 4.444      ;
; 1.307 ; control_unit:ctl_unit|state ; CP[6]~reg0                  ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 2.758      ; 4.479      ;
; 1.322 ; control_unit:ctl_unit|state ; CP[10]~reg0                 ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 2.791      ; 4.527      ;
; 1.407 ; control_unit:ctl_unit|state ; CP[0]~reg0                  ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 2.784      ; 4.605      ;
; 1.417 ; control_unit:ctl_unit|state ; CP[4]~reg0                  ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 2.778      ; 4.609      ;
; 1.431 ; control_unit:ctl_unit|state ; CP[9]~reg0                  ; control_unit:ctl_unit|state ; clk         ; -0.500       ; 2.784      ; 4.129      ;
; 1.432 ; control_unit:ctl_unit|state ; CP[7]~reg0                  ; control_unit:ctl_unit|state ; clk         ; -0.500       ; 2.784      ; 4.130      ;
; 1.461 ; control_unit:ctl_unit|state ; CP[5]~reg0                  ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 2.769      ; 4.644      ;
; 1.493 ; control_unit:ctl_unit|state ; CP[1]~reg0                  ; control_unit:ctl_unit|state ; clk         ; -0.500       ; 2.787      ; 4.194      ;
; 1.519 ; control_unit:ctl_unit|state ; CP[10]~reg0                 ; control_unit:ctl_unit|state ; clk         ; -0.500       ; 2.791      ; 4.224      ;
; 1.573 ; control_unit:ctl_unit|state ; CP[6]~reg0                  ; control_unit:ctl_unit|state ; clk         ; -0.500       ; 2.758      ; 4.245      ;
; 1.601 ; control_unit:ctl_unit|state ; CP[13]~reg0                 ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 2.787      ; 4.802      ;
; 1.625 ; control_unit:ctl_unit|state ; CP[4]~reg0                  ; control_unit:ctl_unit|state ; clk         ; -0.500       ; 2.778      ; 4.317      ;
; 1.649 ; CP[6]~reg0                  ; CP[11]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.081      ; 1.901      ;
; 1.658 ; CP[5]~reg0                  ; CP[11]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.071      ; 1.900      ;
; 1.661 ; CP[8]~reg0                  ; CP[11]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.069      ; 1.901      ;
; 1.664 ; CP[2]~reg0                  ; CP[11]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.074      ; 1.909      ;
; 1.670 ; CP[4]~reg0                  ; CP[11]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.062      ; 1.903      ;
; 1.672 ; control_unit:ctl_unit|state ; CP[5]~reg0                  ; control_unit:ctl_unit|state ; clk         ; -0.500       ; 2.769      ; 4.355      ;
; 1.674 ; CP[7]~reg0                  ; CP[11]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.056      ; 1.901      ;
; 1.675 ; CP[12]~reg0                 ; CP[11]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.053      ; 1.899      ;
; 1.678 ; CP[9]~reg0                  ; CP[11]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.056      ; 1.905      ;
; 1.679 ; control_unit:ctl_unit|state ; CP[0]~reg0                  ; control_unit:ctl_unit|state ; clk         ; -0.500       ; 2.784      ; 4.377      ;
; 1.684 ; CP[1]~reg0                  ; CP[11]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.054      ; 1.909      ;
; 1.694 ; CP[11]~reg0                 ; CP[11]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.071      ; 1.936      ;
; 1.697 ; CP[15]~reg0                 ; CP[11]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.068      ; 1.936      ;
; 1.700 ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; clk         ; -0.500       ; 2.790      ; 4.404      ;
; 1.703 ; control_unit:ctl_unit|state ; CP[12]~reg0                 ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 2.787      ; 4.904      ;
; 1.719 ; CP[14]~reg0                 ; CP[11]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.053      ; 1.943      ;
; 1.784 ; control_unit:ctl_unit|state ; CP[13]~reg0                 ; control_unit:ctl_unit|state ; clk         ; -0.500       ; 2.787      ; 4.485      ;
; 1.788 ; CP[3]~reg0                  ; CP[11]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.074      ; 2.033      ;
; 1.792 ; CP[6]~reg0                  ; CP[8]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.126      ; 2.089      ;
; 1.801 ; CP[5]~reg0                  ; CP[8]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.116      ; 2.088      ;
; 1.807 ; CP[2]~reg0                  ; CP[8]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.119      ; 2.097      ;
; 1.810 ; CP[13]~reg0                 ; CP[11]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.053      ; 2.034      ;
; 1.813 ; CP[4]~reg0                  ; CP[8]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.107      ; 2.091      ;
; 1.814 ; CP[10]~reg0                 ; CP[11]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.050      ; 2.035      ;
; 1.817 ; CP[7]~reg0                  ; CP[8]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.101      ; 2.089      ;
; 1.818 ; CP[12]~reg0                 ; CP[8]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.098      ; 2.087      ;
; 1.821 ; CP[9]~reg0                  ; CP[8]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.101      ; 2.093      ;
; 1.825 ; CP[8]~reg0                  ; CP[8]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.093      ; 2.089      ;
; 1.827 ; CP[1]~reg0                  ; CP[8]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.099      ; 2.097      ;
; 1.837 ; CP[11]~reg0                 ; CP[8]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.116      ; 2.124      ;
; 1.840 ; CP[15]~reg0                 ; CP[8]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.113      ; 2.124      ;
; 1.862 ; CP[14]~reg0                 ; CP[8]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.098      ; 2.131      ;
; 1.874 ; control_unit:ctl_unit|state ; CP[15]~reg0                 ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 2.772      ; 5.060      ;
; 1.904 ; control_unit:ctl_unit|state ; CP[12]~reg0                 ; control_unit:ctl_unit|state ; clk         ; -0.500       ; 2.787      ; 4.605      ;
; 1.913 ; CP[6]~reg0                  ; CP[2]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.078      ; 2.162      ;
; 1.922 ; CP[5]~reg0                  ; CP[2]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.068      ; 2.161      ;
; 1.925 ; CP[8]~reg0                  ; CP[2]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.066      ; 2.162      ;
; 1.928 ; CP[2]~reg0                  ; CP[2]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.071      ; 2.170      ;
; 1.931 ; CP[3]~reg0                  ; CP[8]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.119      ; 2.221      ;
; 1.934 ; CP[4]~reg0                  ; CP[2]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.059      ; 2.164      ;
; 1.938 ; CP[7]~reg0                  ; CP[2]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.053      ; 2.162      ;
; 1.939 ; CP[12]~reg0                 ; CP[2]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.050      ; 2.160      ;
; 1.942 ; CP[9]~reg0                  ; CP[2]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.053      ; 2.166      ;
; 1.948 ; CP[1]~reg0                  ; CP[2]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.051      ; 2.170      ;
; 1.953 ; CP[13]~reg0                 ; CP[8]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.098      ; 2.222      ;
; 1.957 ; CP[10]~reg0                 ; CP[8]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.095      ; 2.223      ;
; 1.958 ; CP[11]~reg0                 ; CP[2]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.068      ; 2.197      ;
; 1.961 ; CP[15]~reg0                 ; CP[2]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.065      ; 2.197      ;
; 1.983 ; CP[14]~reg0                 ; CP[2]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.050      ; 2.204      ;
; 2.052 ; CP[3]~reg0                  ; CP[2]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.071      ; 2.294      ;
; 2.053 ; control_unit:ctl_unit|state ; CP[15]~reg0                 ; control_unit:ctl_unit|state ; clk         ; -0.500       ; 2.772      ; 4.739      ;
; 2.074 ; CP[13]~reg0                 ; CP[2]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.050      ; 2.295      ;
; 2.078 ; CP[10]~reg0                 ; CP[2]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.047      ; 2.296      ;
; 2.091 ; CP[0]~reg0                  ; CP[11]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.056      ; 2.318      ;
; 2.143 ; CP[6]~reg0                  ; CP[3]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.078      ; 2.392      ;
; 2.152 ; CP[5]~reg0                  ; CP[3]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.068      ; 2.391      ;
; 2.155 ; CP[8]~reg0                  ; CP[3]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.066      ; 2.392      ;
; 2.158 ; CP[2]~reg0                  ; CP[3]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.071      ; 2.400      ;
; 2.164 ; CP[4]~reg0                  ; CP[3]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.059      ; 2.394      ;
; 2.168 ; CP[7]~reg0                  ; CP[3]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.053      ; 2.392      ;
; 2.169 ; CP[12]~reg0                 ; CP[3]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.050      ; 2.390      ;
; 2.172 ; CP[9]~reg0                  ; CP[3]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.053      ; 2.396      ;
; 2.178 ; CP[1]~reg0                  ; CP[3]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.051      ; 2.400      ;
; 2.188 ; CP[11]~reg0                 ; CP[3]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.068      ; 2.427      ;
; 2.191 ; CP[15]~reg0                 ; CP[3]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.065      ; 2.427      ;
; 2.213 ; CP[14]~reg0                 ; CP[3]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.050      ; 2.434      ;
; 2.234 ; CP[0]~reg0                  ; CP[8]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.101      ; 2.506      ;
; 2.282 ; CP[3]~reg0                  ; CP[3]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.071      ; 2.524      ;
; 2.304 ; CP[13]~reg0                 ; CP[3]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.050      ; 2.525      ;
; 2.308 ; CP[10]~reg0                 ; CP[3]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.047      ; 2.526      ;
; 2.355 ; CP[0]~reg0                  ; CP[2]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.053      ; 2.579      ;
; 2.386 ; CP[6]~reg0                  ; CP[14]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.099      ; 2.656      ;
; 2.395 ; CP[5]~reg0                  ; CP[14]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.089      ; 2.655      ;
; 2.398 ; CP[8]~reg0                  ; CP[14]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.087      ; 2.656      ;
+-------+-----------------------------+-----------------------------+-----------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                   ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; control_unit:ctl_unit|state ; -6.148 ; -1333.671     ;
; clk                         ; -5.327 ; -69.045       ;
+-----------------------------+--------+---------------+


+------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                    ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; control_unit:ctl_unit|state ; -0.320 ; -2.742        ;
; clk                         ; -0.234 ; -0.448        ;
+-----------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary     ;
+-----------------------------+--------+---------------+
; Clock                       ; Slack  ; End Point TNS ;
+-----------------------------+--------+---------------+
; clk                         ; -3.000 ; -21.045       ;
; control_unit:ctl_unit|state ; -1.000 ; -288.000      ;
+-----------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'control_unit:ctl_unit|state'                                                                                                                                     ;
+--------+----------------------------------------+----------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -6.148 ; register_bank:r_bank|registers[6][0]   ; register_bank:r_bank|registers[2][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.049     ; 7.086      ;
; -6.081 ; register_bank:r_bank|registers[6][0]   ; register_bank:r_bank|registers[0][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.048     ; 7.020      ;
; -5.987 ; register_bank:r_bank|registers[6][0]   ; register_bank:r_bank|registers[9][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.044     ; 6.930      ;
; -5.987 ; register_bank:r_bank|registers[6][0]   ; register_bank:r_bank|registers[8][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.054     ; 6.920      ;
; -5.987 ; register_bank:r_bank|registers[6][0]   ; register_bank:r_bank|registers[11][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.044     ; 6.930      ;
; -5.978 ; register_bank:r_bank|registers[6][0]   ; register_bank:r_bank|registers[13][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.055     ; 6.910      ;
; -5.966 ; register_bank:r_bank|registers[6][0]   ; register_bank:r_bank|registers[4][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.054     ; 6.899      ;
; -5.946 ; register_bank:r_bank|registers[6][0]   ; register_bank:r_bank|registers[14][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.049     ; 6.884      ;
; -5.945 ; register_bank:r_bank|registers[6][0]   ; register_bank:r_bank|registers[10][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.049     ; 6.883      ;
; -5.922 ; register_bank:r_bank|registers[6][0]   ; register_bank:r_bank|registers[5][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.032     ; 6.877      ;
; -5.921 ; register_bank:r_bank|registers[6][0]   ; register_bank:r_bank|registers[1][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.032     ; 6.876      ;
; -5.921 ; register_bank:r_bank|registers[6][0]   ; register_bank:r_bank|registers[3][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.041     ; 6.867      ;
; -5.916 ; register_bank:r_bank|registers[6][0]   ; register_bank:r_bank|registers[7][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.041     ; 6.862      ;
; -5.899 ; register_bank:r_bank|registers[8][2]   ; register_bank:r_bank|registers[2][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.046     ; 6.840      ;
; -5.896 ; register_bank:r_bank|registers[6][0]   ; register_bank:r_bank|registers[6][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.040     ; 6.843      ;
; -5.884 ; register_bank:r_bank|registers[0][15]  ; register_bank:r_bank|registers[2][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.041     ; 6.830      ;
; -5.838 ; register_bank:r_bank|registers[6][0]   ; register_bank:r_bank|registers[12][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.035     ; 6.790      ;
; -5.834 ; register_bank:r_bank|registers[4][15]  ; register_bank:r_bank|registers[2][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.051     ; 6.770      ;
; -5.832 ; register_bank:r_bank|registers[8][2]   ; register_bank:r_bank|registers[0][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.045     ; 6.774      ;
; -5.825 ; register_bank:r_bank|registers[2][9]   ; register_bank:r_bank|registers[2][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.040     ; 6.772      ;
; -5.817 ; register_bank:r_bank|registers[0][15]  ; register_bank:r_bank|registers[0][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.040     ; 6.764      ;
; -5.804 ; register_bank:r_bank|registers[8][14]  ; register_bank:r_bank|registers[2][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.046     ; 6.745      ;
; -5.767 ; register_bank:r_bank|registers[4][15]  ; register_bank:r_bank|registers[0][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.050     ; 6.704      ;
; -5.758 ; register_bank:r_bank|registers[2][9]   ; register_bank:r_bank|registers[0][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.039     ; 6.706      ;
; -5.757 ; register_bank:r_bank|registers[6][0]   ; register_bank:r_bank|registers[0][4]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.048     ; 6.696      ;
; -5.756 ; register_bank:r_bank|registers[6][0]   ; register_bank:r_bank|registers[12][4]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.048     ; 6.695      ;
; -5.753 ; register_bank:r_bank|registers[6][0]   ; register_bank:r_bank|registers[6][4]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.057     ; 6.683      ;
; -5.738 ; register_bank:r_bank|registers[8][2]   ; register_bank:r_bank|registers[9][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.041     ; 6.684      ;
; -5.738 ; register_bank:r_bank|registers[8][2]   ; register_bank:r_bank|registers[8][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.051     ; 6.674      ;
; -5.738 ; register_bank:r_bank|registers[8][2]   ; register_bank:r_bank|registers[11][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.041     ; 6.684      ;
; -5.737 ; register_bank:r_bank|registers[8][14]  ; register_bank:r_bank|registers[0][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.045     ; 6.679      ;
; -5.736 ; register_bank:r_bank|registers[15][15] ; register_bank:r_bank|registers[2][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.045     ; 6.678      ;
; -5.729 ; register_bank:r_bank|registers[8][2]   ; register_bank:r_bank|registers[13][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.052     ; 6.664      ;
; -5.726 ; register_bank:r_bank|registers[3][15]  ; register_bank:r_bank|registers[2][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.040     ; 6.673      ;
; -5.723 ; register_bank:r_bank|registers[0][15]  ; register_bank:r_bank|registers[9][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.036     ; 6.674      ;
; -5.723 ; register_bank:r_bank|registers[0][15]  ; register_bank:r_bank|registers[8][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.046     ; 6.664      ;
; -5.723 ; register_bank:r_bank|registers[0][15]  ; register_bank:r_bank|registers[11][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.036     ; 6.674      ;
; -5.722 ; register_bank:r_bank|registers[8][11]  ; register_bank:r_bank|registers[2][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.062     ; 6.647      ;
; -5.720 ; register_bank:r_bank|registers[6][0]   ; register_bank:r_bank|registers[9][13]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.044     ; 6.663      ;
; -5.717 ; register_bank:r_bank|registers[8][2]   ; register_bank:r_bank|registers[4][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.051     ; 6.653      ;
; -5.714 ; register_bank:r_bank|registers[0][15]  ; register_bank:r_bank|registers[13][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.047     ; 6.654      ;
; -5.706 ; register_bank:r_bank|registers[6][0]   ; register_bank:r_bank|registers[10][12] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.049     ; 6.644      ;
; -5.702 ; register_bank:r_bank|registers[6][0]   ; register_bank:r_bank|registers[14][12] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.049     ; 6.640      ;
; -5.702 ; register_bank:r_bank|registers[6][0]   ; register_bank:r_bank|registers[8][4]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.059     ; 6.630      ;
; -5.702 ; register_bank:r_bank|registers[0][15]  ; register_bank:r_bank|registers[4][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.046     ; 6.643      ;
; -5.701 ; register_bank:r_bank|registers[0][2]   ; register_bank:r_bank|registers[2][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.054     ; 6.634      ;
; -5.700 ; register_bank:r_bank|registers[6][0]   ; register_bank:r_bank|registers[4][4]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.059     ; 6.628      ;
; -5.697 ; register_bank:r_bank|registers[8][2]   ; register_bank:r_bank|registers[14][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.046     ; 6.638      ;
; -5.696 ; register_bank:r_bank|registers[8][2]   ; register_bank:r_bank|registers[10][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.046     ; 6.637      ;
; -5.696 ; register_bank:r_bank|registers[6][15]  ; register_bank:r_bank|registers[2][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.049     ; 6.634      ;
; -5.682 ; register_bank:r_bank|registers[0][15]  ; register_bank:r_bank|registers[14][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.041     ; 6.628      ;
; -5.681 ; register_bank:r_bank|registers[0][15]  ; register_bank:r_bank|registers[10][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.041     ; 6.627      ;
; -5.674 ; register_bank:r_bank|registers[2][12]  ; register_bank:r_bank|registers[2][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.040     ; 6.621      ;
; -5.673 ; register_bank:r_bank|registers[8][2]   ; register_bank:r_bank|registers[5][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.029     ; 6.631      ;
; -5.673 ; register_bank:r_bank|registers[4][15]  ; register_bank:r_bank|registers[9][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.046     ; 6.614      ;
; -5.673 ; register_bank:r_bank|registers[4][15]  ; register_bank:r_bank|registers[8][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.056     ; 6.604      ;
; -5.673 ; register_bank:r_bank|registers[4][15]  ; register_bank:r_bank|registers[11][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.046     ; 6.614      ;
; -5.672 ; register_bank:r_bank|registers[6][0]   ; register_bank:r_bank|registers[14][4]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.049     ; 6.610      ;
; -5.672 ; register_bank:r_bank|registers[8][2]   ; register_bank:r_bank|registers[1][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.029     ; 6.630      ;
; -5.672 ; register_bank:r_bank|registers[8][2]   ; register_bank:r_bank|registers[3][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.038     ; 6.621      ;
; -5.669 ; register_bank:r_bank|registers[6][0]   ; register_bank:r_bank|registers[12][12] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.034     ; 6.622      ;
; -5.669 ; register_bank:r_bank|registers[15][15] ; register_bank:r_bank|registers[0][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.044     ; 6.612      ;
; -5.668 ; register_bank:r_bank|registers[6][0]   ; register_bank:r_bank|registers[10][4]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.049     ; 6.606      ;
; -5.667 ; register_bank:r_bank|registers[8][2]   ; register_bank:r_bank|registers[7][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.038     ; 6.616      ;
; -5.667 ; register_bank:r_bank|registers[5][2]   ; register_bank:r_bank|registers[2][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.046     ; 6.608      ;
; -5.666 ; register_bank:r_bank|registers[6][12]  ; register_bank:r_bank|registers[2][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.049     ; 6.604      ;
; -5.664 ; register_bank:r_bank|registers[2][9]   ; register_bank:r_bank|registers[9][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.035     ; 6.616      ;
; -5.664 ; register_bank:r_bank|registers[2][9]   ; register_bank:r_bank|registers[8][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.045     ; 6.606      ;
; -5.664 ; register_bank:r_bank|registers[2][9]   ; register_bank:r_bank|registers[11][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.035     ; 6.616      ;
; -5.664 ; register_bank:r_bank|registers[4][15]  ; register_bank:r_bank|registers[13][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.057     ; 6.594      ;
; -5.662 ; register_bank:r_bank|registers[6][0]   ; register_bank:r_bank|registers[7][4]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.054     ; 6.595      ;
; -5.660 ; register_bank:r_bank|registers[5][6]   ; register_bank:r_bank|registers[2][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.050     ; 6.597      ;
; -5.659 ; register_bank:r_bank|registers[3][15]  ; register_bank:r_bank|registers[0][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.039     ; 6.607      ;
; -5.658 ; register_bank:r_bank|registers[0][15]  ; register_bank:r_bank|registers[5][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.024     ; 6.621      ;
; -5.657 ; register_bank:r_bank|registers[0][15]  ; register_bank:r_bank|registers[1][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.024     ; 6.620      ;
; -5.657 ; register_bank:r_bank|registers[0][15]  ; register_bank:r_bank|registers[3][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.033     ; 6.611      ;
; -5.655 ; register_bank:r_bank|registers[8][11]  ; register_bank:r_bank|registers[0][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.061     ; 6.581      ;
; -5.655 ; register_bank:r_bank|registers[2][9]   ; register_bank:r_bank|registers[13][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.046     ; 6.596      ;
; -5.655 ; register_bank:r_bank|registers[1][15]  ; register_bank:r_bank|registers[2][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.040     ; 6.602      ;
; -5.652 ; register_bank:r_bank|registers[0][15]  ; register_bank:r_bank|registers[7][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.033     ; 6.606      ;
; -5.652 ; register_bank:r_bank|registers[4][15]  ; register_bank:r_bank|registers[4][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.056     ; 6.583      ;
; -5.648 ; register_bank:r_bank|registers[10][14] ; register_bank:r_bank|registers[2][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.041     ; 6.594      ;
; -5.647 ; register_bank:r_bank|registers[8][2]   ; register_bank:r_bank|registers[6][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.037     ; 6.597      ;
; -5.646 ; register_bank:r_bank|registers[8][9]   ; register_bank:r_bank|registers[2][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.046     ; 6.587      ;
; -5.643 ; register_bank:r_bank|registers[8][14]  ; register_bank:r_bank|registers[9][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.041     ; 6.589      ;
; -5.643 ; register_bank:r_bank|registers[8][14]  ; register_bank:r_bank|registers[8][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.051     ; 6.579      ;
; -5.643 ; register_bank:r_bank|registers[8][14]  ; register_bank:r_bank|registers[11][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.041     ; 6.589      ;
; -5.643 ; register_bank:r_bank|registers[2][9]   ; register_bank:r_bank|registers[4][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.045     ; 6.585      ;
; -5.634 ; register_bank:r_bank|registers[0][2]   ; register_bank:r_bank|registers[0][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.053     ; 6.568      ;
; -5.634 ; register_bank:r_bank|registers[8][14]  ; register_bank:r_bank|registers[13][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.052     ; 6.569      ;
; -5.632 ; register_bank:r_bank|registers[0][15]  ; register_bank:r_bank|registers[6][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.032     ; 6.587      ;
; -5.632 ; register_bank:r_bank|registers[4][15]  ; register_bank:r_bank|registers[14][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.051     ; 6.568      ;
; -5.631 ; register_bank:r_bank|registers[4][15]  ; register_bank:r_bank|registers[10][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.051     ; 6.567      ;
; -5.629 ; register_bank:r_bank|registers[6][15]  ; register_bank:r_bank|registers[0][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.048     ; 6.568      ;
; -5.626 ; register_bank:r_bank|registers[7][15]  ; register_bank:r_bank|registers[2][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.051     ; 6.562      ;
; -5.623 ; register_bank:r_bank|registers[2][9]   ; register_bank:r_bank|registers[14][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.040     ; 6.570      ;
; -5.623 ; register_bank:r_bank|registers[10][9]  ; register_bank:r_bank|registers[2][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.046     ; 6.564      ;
; -5.622 ; register_bank:r_bank|registers[6][11]  ; register_bank:r_bank|registers[2][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.049     ; 6.560      ;
; -5.622 ; register_bank:r_bank|registers[8][14]  ; register_bank:r_bank|registers[4][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.051     ; 6.558      ;
; -5.622 ; register_bank:r_bank|registers[2][9]   ; register_bank:r_bank|registers[10][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 1.000        ; -0.040     ; 6.569      ;
+--------+----------------------------------------+----------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                  ;
+--------+----------------------------------------+-------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node     ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------+-----------------------------+-------------+--------------+------------+------------+
; -5.327 ; register_bank:r_bank|registers[6][0]   ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.537     ; 5.767      ;
; -5.312 ; register_bank:r_bank|registers[6][0]   ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.549     ; 5.740      ;
; -5.275 ; register_bank:r_bank|registers[6][0]   ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.544     ; 5.708      ;
; -5.078 ; register_bank:r_bank|registers[8][2]   ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.534     ; 5.521      ;
; -5.063 ; register_bank:r_bank|registers[0][15]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.529     ; 5.511      ;
; -5.063 ; register_bank:r_bank|registers[8][2]   ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.546     ; 5.494      ;
; -5.051 ; register_bank:r_bank|registers[6][0]   ; CP[5]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.550     ; 5.478      ;
; -5.048 ; register_bank:r_bank|registers[0][15]  ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.541     ; 5.484      ;
; -5.026 ; register_bank:r_bank|registers[8][2]   ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.541     ; 5.462      ;
; -5.013 ; register_bank:r_bank|registers[4][15]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.539     ; 5.451      ;
; -5.011 ; register_bank:r_bank|registers[0][15]  ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.536     ; 5.452      ;
; -5.004 ; register_bank:r_bank|registers[2][9]   ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.528     ; 5.453      ;
; -4.998 ; register_bank:r_bank|registers[4][15]  ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.551     ; 5.424      ;
; -4.989 ; register_bank:r_bank|registers[2][9]   ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.540     ; 5.426      ;
; -4.988 ; register_bank:r_bank|registers[6][0]   ; CP[13]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.533     ; 5.432      ;
; -4.983 ; register_bank:r_bank|registers[8][14]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.534     ; 5.426      ;
; -4.968 ; register_bank:r_bank|registers[8][14]  ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.546     ; 5.399      ;
; -4.961 ; register_bank:r_bank|registers[4][15]  ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.546     ; 5.392      ;
; -4.952 ; register_bank:r_bank|registers[2][9]   ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.535     ; 5.394      ;
; -4.949 ; register_bank:r_bank|registers[6][0]   ; CP[9]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.537     ; 5.389      ;
; -4.931 ; register_bank:r_bank|registers[8][14]  ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.541     ; 5.367      ;
; -4.915 ; register_bank:r_bank|registers[15][15] ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.533     ; 5.359      ;
; -4.905 ; register_bank:r_bank|registers[3][15]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.528     ; 5.354      ;
; -4.901 ; register_bank:r_bank|registers[8][11]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.550     ; 5.328      ;
; -4.900 ; register_bank:r_bank|registers[15][15] ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.545     ; 5.332      ;
; -4.890 ; register_bank:r_bank|registers[3][15]  ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.540     ; 5.327      ;
; -4.886 ; register_bank:r_bank|registers[8][11]  ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.562     ; 5.301      ;
; -4.880 ; register_bank:r_bank|registers[0][2]   ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.542     ; 5.315      ;
; -4.875 ; register_bank:r_bank|registers[6][15]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.537     ; 5.315      ;
; -4.865 ; register_bank:r_bank|registers[0][2]   ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.554     ; 5.288      ;
; -4.863 ; register_bank:r_bank|registers[15][15] ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.540     ; 5.300      ;
; -4.860 ; register_bank:r_bank|registers[6][15]  ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.549     ; 5.288      ;
; -4.853 ; register_bank:r_bank|registers[2][12]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.528     ; 5.302      ;
; -4.853 ; register_bank:r_bank|registers[3][15]  ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.535     ; 5.295      ;
; -4.849 ; register_bank:r_bank|registers[8][11]  ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.557     ; 5.269      ;
; -4.846 ; register_bank:r_bank|registers[5][2]   ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.534     ; 5.289      ;
; -4.845 ; register_bank:r_bank|registers[6][12]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.537     ; 5.285      ;
; -4.839 ; register_bank:r_bank|registers[6][0]   ; CP[12]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.535     ; 5.281      ;
; -4.839 ; register_bank:r_bank|registers[5][6]   ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.538     ; 5.278      ;
; -4.838 ; register_bank:r_bank|registers[2][12]  ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.540     ; 5.275      ;
; -4.834 ; register_bank:r_bank|registers[1][15]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.528     ; 5.283      ;
; -4.831 ; register_bank:r_bank|registers[5][2]   ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.546     ; 5.262      ;
; -4.830 ; register_bank:r_bank|registers[6][12]  ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.549     ; 5.258      ;
; -4.828 ; register_bank:r_bank|registers[0][2]   ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.549     ; 5.256      ;
; -4.827 ; register_bank:r_bank|registers[10][14] ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.529     ; 5.275      ;
; -4.825 ; register_bank:r_bank|registers[8][9]   ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.534     ; 5.268      ;
; -4.824 ; register_bank:r_bank|registers[5][6]   ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.550     ; 5.251      ;
; -4.823 ; register_bank:r_bank|registers[6][15]  ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.544     ; 5.256      ;
; -4.819 ; register_bank:r_bank|registers[1][15]  ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.540     ; 5.256      ;
; -4.812 ; register_bank:r_bank|registers[10][14] ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.541     ; 5.248      ;
; -4.810 ; register_bank:r_bank|registers[8][9]   ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.546     ; 5.241      ;
; -4.805 ; register_bank:r_bank|registers[7][15]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.539     ; 5.243      ;
; -4.802 ; register_bank:r_bank|registers[8][2]   ; CP[5]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.547     ; 5.232      ;
; -4.802 ; register_bank:r_bank|registers[10][9]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.534     ; 5.245      ;
; -4.801 ; register_bank:r_bank|registers[6][11]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.537     ; 5.241      ;
; -4.801 ; register_bank:r_bank|registers[2][12]  ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.535     ; 5.243      ;
; -4.794 ; register_bank:r_bank|registers[5][2]   ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.541     ; 5.230      ;
; -4.793 ; register_bank:r_bank|registers[6][12]  ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.544     ; 5.226      ;
; -4.792 ; register_bank:r_bank|registers[9][11]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.538     ; 5.231      ;
; -4.790 ; register_bank:r_bank|registers[7][15]  ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.551     ; 5.216      ;
; -4.787 ; register_bank:r_bank|registers[5][6]   ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.545     ; 5.219      ;
; -4.787 ; register_bank:r_bank|registers[0][15]  ; CP[5]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.542     ; 5.222      ;
; -4.787 ; register_bank:r_bank|registers[10][9]  ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.546     ; 5.218      ;
; -4.786 ; register_bank:r_bank|registers[6][11]  ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.549     ; 5.214      ;
; -4.784 ; register_bank:r_bank|registers[0][14]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.529     ; 5.232      ;
; -4.782 ; register_bank:r_bank|registers[1][15]  ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.535     ; 5.224      ;
; -4.778 ; register_bank:r_bank|registers[1][3]   ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.523     ; 5.232      ;
; -4.778 ; register_bank:r_bank|registers[2][0]   ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.528     ; 5.227      ;
; -4.777 ; register_bank:r_bank|registers[14][14] ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.529     ; 5.225      ;
; -4.777 ; register_bank:r_bank|registers[9][11]  ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.550     ; 5.204      ;
; -4.775 ; register_bank:r_bank|registers[10][14] ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.536     ; 5.216      ;
; -4.773 ; register_bank:r_bank|registers[2][13]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.546     ; 5.204      ;
; -4.773 ; register_bank:r_bank|registers[8][9]   ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.541     ; 5.209      ;
; -4.769 ; register_bank:r_bank|registers[0][14]  ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.541     ; 5.205      ;
; -4.768 ; register_bank:r_bank|registers[1][12]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.530     ; 5.215      ;
; -4.763 ; register_bank:r_bank|registers[1][3]   ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.535     ; 5.205      ;
; -4.763 ; register_bank:r_bank|registers[2][0]   ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.540     ; 5.200      ;
; -4.762 ; register_bank:r_bank|registers[14][14] ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.541     ; 5.198      ;
; -4.758 ; register_bank:r_bank|registers[2][13]  ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.558     ; 5.177      ;
; -4.758 ; register_bank:r_bank|registers[4][2]   ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.523     ; 5.212      ;
; -4.753 ; register_bank:r_bank|registers[7][15]  ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.546     ; 5.184      ;
; -4.753 ; register_bank:r_bank|registers[1][12]  ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.542     ; 5.188      ;
; -4.750 ; register_bank:r_bank|registers[10][9]  ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.541     ; 5.186      ;
; -4.749 ; register_bank:r_bank|registers[6][11]  ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.544     ; 5.182      ;
; -4.747 ; register_bank:r_bank|registers[0][9]   ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.529     ; 5.195      ;
; -4.743 ; register_bank:r_bank|registers[4][2]   ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.535     ; 5.185      ;
; -4.742 ; register_bank:r_bank|registers[4][10]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.550     ; 5.169      ;
; -4.742 ; register_bank:r_bank|registers[10][10] ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.529     ; 5.190      ;
; -4.740 ; register_bank:r_bank|registers[9][11]  ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.545     ; 5.172      ;
; -4.739 ; register_bank:r_bank|registers[8][2]   ; CP[13]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.530     ; 5.186      ;
; -4.737 ; register_bank:r_bank|registers[4][15]  ; CP[5]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.552     ; 5.162      ;
; -4.733 ; register_bank:r_bank|registers[5][5]   ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.523     ; 5.187      ;
; -4.732 ; register_bank:r_bank|registers[0][9]   ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.541     ; 5.168      ;
; -4.732 ; register_bank:r_bank|registers[0][14]  ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.536     ; 5.173      ;
; -4.728 ; register_bank:r_bank|registers[2][9]   ; CP[5]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.541     ; 5.164      ;
; -4.727 ; register_bank:r_bank|registers[4][10]  ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.562     ; 5.142      ;
; -4.727 ; register_bank:r_bank|registers[10][10] ; CP[15]~reg0 ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.541     ; 5.163      ;
; -4.726 ; register_bank:r_bank|registers[1][3]   ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.530     ; 5.173      ;
; -4.726 ; register_bank:r_bank|registers[2][0]   ; CP[4]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.535     ; 5.168      ;
; -4.725 ; register_bank:r_bank|registers[11][4]  ; CP[0]~reg0  ; control_unit:ctl_unit|state ; clk         ; 1.000        ; -0.537     ; 5.165      ;
+--------+----------------------------------------+-------------+-----------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'control_unit:ctl_unit|state'                                                                                                                           ;
+--------+-----------------------------+----------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                                ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+----------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -0.320 ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[15][11] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.119      ; 1.988      ;
; -0.308 ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[15][2]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.110      ; 1.991      ;
; -0.180 ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[15][8]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.122      ; 2.131      ;
; -0.177 ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[7][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.121      ; 2.133      ;
; -0.168 ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[2][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.113      ; 2.134      ;
; -0.157 ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[14][11] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.120      ; 2.152      ;
; -0.141 ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[6][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.113      ; 2.161      ;
; -0.119 ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[3][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.114      ; 2.184      ;
; -0.106 ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[6][11]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.114      ; 2.197      ;
; -0.106 ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[11][11] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.114      ; 2.197      ;
; -0.103 ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[10][11] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.123      ; 2.209      ;
; -0.096 ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[8][11]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.127      ; 2.220      ;
; -0.086 ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[9][11]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.115      ; 2.218      ;
; -0.079 ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[12][8]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.101      ; 2.211      ;
; -0.079 ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[1][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.115      ; 2.225      ;
; -0.078 ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[9][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.115      ; 2.226      ;
; -0.077 ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[11][8]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.114      ; 2.226      ;
; -0.066 ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[8][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.111      ; 2.234      ;
; -0.042 ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[5][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.115      ; 2.262      ;
; -0.042 ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[13][8]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.115      ; 2.262      ;
; -0.031 ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[12][3]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.120      ; 2.278      ;
; -0.030 ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[13][3]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.120      ; 2.279      ;
; -0.030 ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[3][11]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.105      ; 2.264      ;
; -0.025 ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[4][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.095      ; 2.259      ;
; -0.024 ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[12][11] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.120      ; 2.285      ;
; -0.024 ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[13][11] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.120      ; 2.285      ;
; -0.024 ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[0][8]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.095      ; 2.260      ;
; -0.021 ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[8][3]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.111      ; 2.279      ;
; -0.003 ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[5][11]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.111      ; 2.297      ;
; 0.010  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[7][11]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.114      ; 2.313      ;
; 0.012  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[6][3]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.121      ; 2.322      ;
; 0.020  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[10][8]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.106      ; 2.315      ;
; 0.020  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[14][8]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.106      ; 2.315      ;
; 0.027  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[1][11]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.105      ; 2.321      ;
; 0.027  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[2][11]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.105      ; 2.321      ;
; 0.030  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[0][11]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.106      ; 2.325      ;
; 0.057  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[5][3]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.115      ; 2.361      ;
; 0.063  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[15][3]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.110      ; 2.362      ;
; 0.082  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[13][2]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.126      ; 2.397      ;
; 0.087  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[14][3]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.120      ; 2.396      ;
; 0.095  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[11][3]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.110      ; 2.394      ;
; 0.096  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[4][3]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.116      ; 2.401      ;
; 0.096  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[9][3]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.110      ; 2.395      ;
; 0.097  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[7][3]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.116      ; 2.402      ;
; 0.101  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[4][11]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.116      ; 2.406      ;
; 0.102  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[0][3]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.116      ; 2.407      ;
; 0.102  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[3][3]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.116      ; 2.407      ;
; 0.109  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[10][3]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.123      ; 2.421      ;
; 0.113  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[9][2]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.110      ; 2.412      ;
; 0.120  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[1][3]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.100      ; 2.409      ;
; 0.120  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[2][3]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.100      ; 2.409      ;
; 0.122  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[8][2]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.111      ; 2.422      ;
; 0.147  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[12][14] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.121      ; 2.457      ;
; 0.147  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[12][12] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.121      ; 2.457      ;
; 0.154  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[15][4]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.110      ; 2.453      ;
; 0.158  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[10][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.106      ; 2.453      ;
; 0.158  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[10][2]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.106      ; 2.453      ;
; 0.158  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[10][14] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.106      ; 2.453      ;
; 0.158  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[10][4]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.106      ; 2.453      ;
; 0.158  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[10][6]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.106      ; 2.453      ;
; 0.158  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[10][10] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.106      ; 2.453      ;
; 0.158  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[10][12] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.106      ; 2.453      ;
; 0.158  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[7][2]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.114      ; 2.461      ;
; 0.159  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[0][2]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.119      ; 2.467      ;
; 0.159  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[3][2]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.114      ; 2.462      ;
; 0.163  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[12][2]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.119      ; 2.471      ;
; 0.171  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[15][15] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.110      ; 2.470      ;
; 0.171  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[15][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.110      ; 2.470      ;
; 0.171  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[15][1]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.110      ; 2.470      ;
; 0.171  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[15][5]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.110      ; 2.470      ;
; 0.171  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[15][6]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.110      ; 2.470      ;
; 0.171  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[15][7]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.110      ; 2.470      ;
; 0.171  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[15][9]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.110      ; 2.470      ;
; 0.171  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[15][10] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.110      ; 2.470      ;
; 0.171  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[15][12] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.110      ; 2.470      ;
; 0.202  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[1][2]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.126      ; 2.517      ;
; 0.218  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[5][2]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.111      ; 2.518      ;
; 0.229  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[13][14] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.115      ; 2.533      ;
; 0.229  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[13][6]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.115      ; 2.533      ;
; 0.239  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[1][1]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.120      ; 2.548      ;
; 0.239  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[13][15] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.120      ; 2.548      ;
; 0.239  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[13][1]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.120      ; 2.548      ;
; 0.239  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[13][7]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.120      ; 2.548      ;
; 0.239  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[13][13] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.120      ; 2.548      ;
; 0.251  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[11][2]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.114      ; 2.554      ;
; 0.252  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[1][0]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.123      ; 2.564      ;
; 0.252  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[1][13]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.123      ; 2.564      ;
; 0.253  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[6][2]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.114      ; 2.556      ;
; 0.265  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[6][13]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.121      ; 2.575      ;
; 0.271  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[13][10] ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.111      ; 2.571      ;
; 0.272  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[2][2]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.105      ; 2.566      ;
; 0.274  ; control_unit:ctl_unit|state ; LO[14]                                 ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.424      ; 2.887      ;
; 0.277  ; control_unit:ctl_unit|state ; HI[9]                                  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.420      ; 2.886      ;
; 0.278  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[13][0]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.099      ; 2.566      ;
; 0.278  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[13][5]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.099      ; 2.566      ;
; 0.283  ; control_unit:ctl_unit|state ; HI[8]                                  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.420      ; 2.892      ;
; 0.287  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[1][14]  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.115      ; 2.591      ;
; 0.287  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[1][6]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.115      ; 2.591      ;
; 0.288  ; control_unit:ctl_unit|state ; register_bank:r_bank|registers[4][2]   ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.100      ; 2.577      ;
; 0.293  ; control_unit:ctl_unit|state ; HI[12]                                 ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 0.000        ; 2.420      ; 2.902      ;
+--------+-----------------------------+----------------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                        ;
+--------+-----------------------------+-----------------------------+-----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+-----------------------------+-------------+--------------+------------+------------+
; -0.234 ; control_unit:ctl_unit|state ; CP[11]~reg0                 ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 1.624      ; 1.609      ;
; -0.143 ; control_unit:ctl_unit|state ; CP[8]~reg0                  ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 1.641      ; 1.717      ;
; -0.071 ; control_unit:ctl_unit|state ; CP[2]~reg0                  ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 1.619      ; 1.767      ;
; 0.051  ; control_unit:ctl_unit|state ; CP[3]~reg0                  ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 1.619      ; 1.889      ;
; 0.164  ; control_unit:ctl_unit|state ; CP[14]~reg0                 ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 1.640      ; 2.023      ;
; 0.361  ; control_unit:ctl_unit|state ; CP[9]~reg0                  ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 1.639      ; 2.219      ;
; 0.362  ; control_unit:ctl_unit|state ; CP[7]~reg0                  ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 1.639      ; 2.220      ;
; 0.393  ; control_unit:ctl_unit|state ; CP[1]~reg0                  ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 1.640      ; 2.252      ;
; 0.409  ; control_unit:ctl_unit|state ; CP[10]~reg0                 ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 1.645      ; 2.273      ;
; 0.418  ; control_unit:ctl_unit|state ; CP[11]~reg0                 ; control_unit:ctl_unit|state ; clk         ; -0.500       ; 1.624      ; 1.761      ;
; 0.460  ; control_unit:ctl_unit|state ; CP[0]~reg0                  ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 1.639      ; 2.318      ;
; 0.464  ; control_unit:ctl_unit|state ; CP[6]~reg0                  ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 1.613      ; 2.296      ;
; 0.465  ; control_unit:ctl_unit|state ; CP[4]~reg0                  ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 1.631      ; 2.315      ;
; 0.494  ; control_unit:ctl_unit|state ; CP[5]~reg0                  ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 1.624      ; 2.337      ;
; 0.502  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 1.644      ; 2.365      ;
; 0.527  ; control_unit:ctl_unit|state ; CP[8]~reg0                  ; control_unit:ctl_unit|state ; clk         ; -0.500       ; 1.641      ; 1.887      ;
; 0.545  ; control_unit:ctl_unit|state ; CP[13]~reg0                 ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 1.642      ; 2.406      ;
; 0.595  ; control_unit:ctl_unit|state ; CP[2]~reg0                  ; control_unit:ctl_unit|state ; clk         ; -0.500       ; 1.619      ; 1.933      ;
; 0.620  ; control_unit:ctl_unit|state ; CP[12]~reg0                 ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 1.640      ; 2.479      ;
; 0.706  ; control_unit:ctl_unit|state ; CP[15]~reg0                 ; control_unit:ctl_unit|state ; clk         ; 0.000        ; 1.626      ; 2.551      ;
; 0.731  ; control_unit:ctl_unit|state ; CP[3]~reg0                  ; control_unit:ctl_unit|state ; clk         ; -0.500       ; 1.619      ; 2.069      ;
; 0.810  ; CP[6]~reg0                  ; CP[11]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.051      ; 0.945      ;
; 0.819  ; CP[2]~reg0                  ; CP[11]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.045      ; 0.948      ;
; 0.820  ; CP[5]~reg0                  ; CP[11]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.944      ;
; 0.822  ; CP[8]~reg0                  ; CP[11]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.039      ; 0.945      ;
; 0.828  ; CP[4]~reg0                  ; CP[11]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.034      ; 0.946      ;
; 0.832  ; CP[9]~reg0                  ; CP[11]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.027      ; 0.943      ;
; 0.833  ; CP[7]~reg0                  ; CP[11]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.027      ; 0.944      ;
; 0.834  ; CP[11]~reg0                 ; CP[11]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.040      ; 0.958      ;
; 0.834  ; CP[15]~reg0                 ; CP[11]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.039      ; 0.957      ;
; 0.835  ; CP[12]~reg0                 ; CP[11]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.025      ; 0.944      ;
; 0.839  ; CP[1]~reg0                  ; CP[11]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.025      ; 0.948      ;
; 0.849  ; CP[14]~reg0                 ; CP[11]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.025      ; 0.958      ;
; 0.886  ; CP[6]~reg0                  ; CP[8]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.083      ; 1.053      ;
; 0.888  ; CP[3]~reg0                  ; CP[11]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.045      ; 1.017      ;
; 0.894  ; control_unit:ctl_unit|state ; CP[14]~reg0                 ; control_unit:ctl_unit|state ; clk         ; -0.500       ; 1.640      ; 2.253      ;
; 0.895  ; CP[2]~reg0                  ; CP[8]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.077      ; 1.056      ;
; 0.896  ; CP[5]~reg0                  ; CP[8]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.072      ; 1.052      ;
; 0.904  ; CP[4]~reg0                  ; CP[8]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.066      ; 1.054      ;
; 0.908  ; CP[9]~reg0                  ; CP[8]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.059      ; 1.051      ;
; 0.909  ; CP[7]~reg0                  ; CP[8]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.059      ; 1.052      ;
; 0.910  ; CP[11]~reg0                 ; CP[8]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.072      ; 1.066      ;
; 0.910  ; CP[15]~reg0                 ; CP[8]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.071      ; 1.065      ;
; 0.911  ; CP[13]~reg0                 ; CP[11]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.023      ; 1.018      ;
; 0.911  ; CP[12]~reg0                 ; CP[8]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.057      ; 1.052      ;
; 0.913  ; CP[8]~reg0                  ; CP[8]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.056      ; 1.053      ;
; 0.914  ; CP[10]~reg0                 ; CP[11]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.020      ; 1.018      ;
; 0.915  ; CP[1]~reg0                  ; CP[8]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.057      ; 1.056      ;
; 0.925  ; CP[14]~reg0                 ; CP[8]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.057      ; 1.066      ;
; 0.964  ; CP[3]~reg0                  ; CP[8]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.077      ; 1.125      ;
; 0.973  ; CP[6]~reg0                  ; CP[2]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.046      ; 1.103      ;
; 0.982  ; CP[2]~reg0                  ; CP[2]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.040      ; 1.106      ;
; 0.983  ; CP[5]~reg0                  ; CP[2]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.035      ; 1.102      ;
; 0.985  ; CP[8]~reg0                  ; CP[2]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.034      ; 1.103      ;
; 0.987  ; CP[13]~reg0                 ; CP[8]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.055      ; 1.126      ;
; 0.990  ; CP[10]~reg0                 ; CP[8]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.052      ; 1.126      ;
; 0.991  ; CP[4]~reg0                  ; CP[2]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.029      ; 1.104      ;
; 0.995  ; CP[9]~reg0                  ; CP[2]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.022      ; 1.101      ;
; 0.996  ; CP[7]~reg0                  ; CP[2]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.022      ; 1.102      ;
; 0.997  ; CP[11]~reg0                 ; CP[2]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.035      ; 1.116      ;
; 0.997  ; CP[15]~reg0                 ; CP[2]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.034      ; 1.115      ;
; 0.998  ; CP[12]~reg0                 ; CP[2]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.020      ; 1.102      ;
; 1.002  ; CP[1]~reg0                  ; CP[2]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.020      ; 1.106      ;
; 1.004  ; control_unit:ctl_unit|state ; CP[1]~reg0                  ; control_unit:ctl_unit|state ; clk         ; -0.500       ; 1.640      ; 2.363      ;
; 1.012  ; CP[14]~reg0                 ; CP[2]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.020      ; 1.116      ;
; 1.032  ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; clk         ; -0.500       ; 1.644      ; 2.395      ;
; 1.034  ; control_unit:ctl_unit|state ; CP[7]~reg0                  ; control_unit:ctl_unit|state ; clk         ; -0.500       ; 1.639      ; 2.392      ;
; 1.051  ; CP[3]~reg0                  ; CP[2]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.040      ; 1.175      ;
; 1.066  ; CP[0]~reg0                  ; CP[11]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.027      ; 1.177      ;
; 1.069  ; control_unit:ctl_unit|state ; CP[10]~reg0                 ; control_unit:ctl_unit|state ; clk         ; -0.500       ; 1.645      ; 2.433      ;
; 1.074  ; CP[13]~reg0                 ; CP[2]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.018      ; 1.176      ;
; 1.077  ; CP[10]~reg0                 ; CP[2]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.015      ; 1.176      ;
; 1.083  ; control_unit:ctl_unit|state ; CP[9]~reg0                  ; control_unit:ctl_unit|state ; clk         ; -0.500       ; 1.639      ; 2.441      ;
; 1.095  ; CP[6]~reg0                  ; CP[3]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.046      ; 1.225      ;
; 1.104  ; CP[2]~reg0                  ; CP[3]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.040      ; 1.228      ;
; 1.105  ; CP[5]~reg0                  ; CP[3]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.035      ; 1.224      ;
; 1.107  ; CP[8]~reg0                  ; CP[3]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.034      ; 1.225      ;
; 1.113  ; CP[4]~reg0                  ; CP[3]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.029      ; 1.226      ;
; 1.117  ; CP[9]~reg0                  ; CP[3]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.022      ; 1.223      ;
; 1.118  ; CP[7]~reg0                  ; CP[3]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.022      ; 1.224      ;
; 1.119  ; CP[11]~reg0                 ; CP[3]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.035      ; 1.238      ;
; 1.119  ; CP[15]~reg0                 ; CP[3]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.034      ; 1.237      ;
; 1.120  ; CP[12]~reg0                 ; CP[3]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.020      ; 1.224      ;
; 1.124  ; CP[1]~reg0                  ; CP[3]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.020      ; 1.228      ;
; 1.134  ; CP[14]~reg0                 ; CP[3]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.020      ; 1.238      ;
; 1.142  ; CP[0]~reg0                  ; CP[8]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.059      ; 1.285      ;
; 1.170  ; control_unit:ctl_unit|state ; CP[6]~reg0                  ; control_unit:ctl_unit|state ; clk         ; -0.500       ; 1.613      ; 2.502      ;
; 1.173  ; CP[3]~reg0                  ; CP[3]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.040      ; 1.297      ;
; 1.194  ; control_unit:ctl_unit|state ; CP[0]~reg0                  ; control_unit:ctl_unit|state ; clk         ; -0.500       ; 1.639      ; 2.552      ;
; 1.196  ; CP[13]~reg0                 ; CP[3]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.018      ; 1.298      ;
; 1.199  ; CP[10]~reg0                 ; CP[3]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.015      ; 1.298      ;
; 1.205  ; control_unit:ctl_unit|state ; CP[4]~reg0                  ; control_unit:ctl_unit|state ; clk         ; -0.500       ; 1.631      ; 2.555      ;
; 1.208  ; CP[6]~reg0                  ; CP[14]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.067      ; 1.359      ;
; 1.217  ; CP[2]~reg0                  ; CP[14]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.061      ; 1.362      ;
; 1.218  ; CP[5]~reg0                  ; CP[14]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.056      ; 1.358      ;
; 1.220  ; CP[8]~reg0                  ; CP[14]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.055      ; 1.359      ;
; 1.226  ; CP[4]~reg0                  ; CP[14]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.050      ; 1.360      ;
; 1.229  ; CP[0]~reg0                  ; CP[2]~reg0                  ; clk                         ; clk         ; 0.000        ; 0.022      ; 1.335      ;
; 1.230  ; CP[9]~reg0                  ; CP[14]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.043      ; 1.357      ;
; 1.231  ; CP[7]~reg0                  ; CP[14]~reg0                 ; clk                         ; clk         ; 0.000        ; 0.043      ; 1.358      ;
+--------+-----------------------------+-----------------------------+-----------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                          ;
+------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                        ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack             ; -12.874   ; -0.320 ; N/A      ; N/A     ; -3.000              ;
;  clk                         ; -11.471   ; -0.234 ; N/A      ; N/A     ; -3.000              ;
;  control_unit:ctl_unit|state ; -12.874   ; -0.320 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS              ; -3056.6   ; -3.19  ; 0.0      ; 0.0     ; -394.925            ;
;  clk                         ; -154.058  ; -0.448 ; N/A      ; N/A     ; -24.845             ;
;  control_unit:ctl_unit|state ; -2902.542 ; -2.742 ; N/A      ; N/A     ; -370.080            ;
+------------------------------+-----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; CP[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CP[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CP[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CP[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CP[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CP[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CP[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CP[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CP[8]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CP[9]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CP[10]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CP[11]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CP[12]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CP[13]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CP[14]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CP[15]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RI[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RI[15]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RI[14]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RI[13]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RI[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RI[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RI[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RI[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RI[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RI[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RI[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RI[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RI[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RI[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RI[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RI[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; CP[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; CP[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; CP[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; CP[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; CP[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; CP[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; CP[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; CP[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; CP[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; CP[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; CP[10]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; CP[11]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; CP[12]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; CP[13]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; CP[14]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; CP[15]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; CP[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; CP[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; CP[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; CP[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; CP[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; CP[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; CP[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; CP[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; CP[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; CP[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; CP[10]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; CP[11]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; CP[12]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; CP[13]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; CP[14]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; CP[15]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; CP[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; CP[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; CP[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; CP[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; CP[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; CP[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; CP[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; CP[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; CP[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; CP[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; CP[10]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; CP[11]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; CP[12]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; CP[13]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; CP[14]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; CP[15]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                       ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; clk                         ; clk                         ; 608      ; 0        ; 0        ; 0        ;
; control_unit:ctl_unit|state ; clk                         ; 35645    ; 1341     ; 0        ; 0        ;
; clk                         ; control_unit:ctl_unit|state ; 9728     ; 0        ; 608      ; 0        ;
; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 570880   ; 22528    ; 35616    ; 1312     ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                        ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; From Clock                  ; To Clock                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
; clk                         ; clk                         ; 608      ; 0        ; 0        ; 0        ;
; control_unit:ctl_unit|state ; clk                         ; 35645    ; 1341     ; 0        ; 0        ;
; clk                         ; control_unit:ctl_unit|state ; 9728     ; 0        ; 608      ; 0        ;
; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; 570880   ; 22528    ; 35616    ; 1312     ;
+-----------------------------+-----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 4949  ; 4949 ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------------+
; Clock Status Summary                                                           ;
+-----------------------------+-----------------------------+------+-------------+
; Target                      ; Clock                       ; Type ; Status      ;
+-----------------------------+-----------------------------+------+-------------+
; clk                         ; clk                         ; Base ; Constrained ;
; control_unit:ctl_unit|state ; control_unit:ctl_unit|state ; Base ; Constrained ;
+-----------------------------+-----------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RI[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RI[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RI[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RI[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RI[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RI[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RI[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RI[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RI[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RI[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RI[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RI[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RI[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RI[13]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RI[14]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RI[15]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; CP[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CP[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CP[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CP[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CP[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CP[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CP[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CP[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CP[8]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CP[9]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CP[10]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CP[11]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CP[12]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CP[13]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CP[14]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CP[15]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RI[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RI[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RI[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RI[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RI[4]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RI[5]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RI[6]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RI[7]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RI[8]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RI[9]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RI[10]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RI[11]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RI[12]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RI[13]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RI[14]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RI[15]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; CP[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CP[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CP[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CP[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CP[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CP[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CP[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CP[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CP[8]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CP[9]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CP[10]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CP[11]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CP[12]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CP[13]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CP[14]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CP[15]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition
    Info: Processing started: Tue Nov 14 23:06:59 2017
Info: Command: quartus_sta hal_3 -c hal_3
Info: qsta_default_script.tcl version: #1
Info (20032): Parallel compilation is enabled and will use up to 2 processors
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'hal_3.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name control_unit:ctl_unit|state control_unit:ctl_unit|state
Warning (332125): Found combinational loop of 1016 nodes File: /home/james/Documents/UFMG/oc2/tp4/hal_3/alu.v Line: 23
    Warning (332126): Node "ctl_unit|always1~15|combout"
    Warning (332126): Node "alu_0|Mux15~7|datad"
    Warning (332126): Node "alu_0|Mux15~7|combout"
    Warning (332126): Node "alu_0|Mux0~2|datab"
    Warning (332126): Node "alu_0|Mux0~2|combout"
    Warning (332126): Node "alu_0|Mux0~4|datab"
    Warning (332126): Node "alu_0|Mux0~4|combout"
    Warning (332126): Node "alu_0|Equal0~4|datab"
    Warning (332126): Node "alu_0|Equal0~4|combout"
    Warning (332126): Node "ctl_unit|always1~15|datab"
    Warning (332126): Node "alu_0|Mux15~8|dataa"
    Warning (332126): Node "alu_0|Mux15~8|combout"
    Warning (332126): Node "alu_0|Mux15~10|datad"
    Warning (332126): Node "alu_0|Mux15~10|combout"
    Warning (332126): Node "CP[0]~0|datac"
    Warning (332126): Node "CP[0]~0|combout"
    Warning (332126): Node "alu_0|Equal0~3|datab"
    Warning (332126): Node "alu_0|Equal0~3|combout"
    Warning (332126): Node "alu_0|Equal0~4|datad"
    Warning (332126): Node "mux_b|out[15]~12|datad"
    Warning (332126): Node "mux_b|out[15]~12|combout"
    Warning (332126): Node "mux_b|out[15]~13|dataa"
    Warning (332126): Node "mux_b|out[15]~13|combout"
    Warning (332126): Node "alu_0|Mux15~15|datab"
    Warning (332126): Node "alu_0|Mux15~15|combout"
    Warning (332126): Node "alu_0|Mux0~0|dataa"
    Warning (332126): Node "alu_0|Mux0~0|combout"
    Warning (332126): Node "alu_0|Mux0~1|dataa"
    Warning (332126): Node "alu_0|Mux0~1|combout"
    Warning (332126): Node "alu_0|Mux0~4|dataa"
    Warning (332126): Node "alu_0|Mux15~14|datad"
    Warning (332126): Node "alu_0|Mux15~14|combout"
    Warning (332126): Node "alu_0|Mux0~0|datab"
    Warning (332126): Node "alu_0|add_ab[15]~0|datad"
    Warning (332126): Node "alu_0|add_ab[15]~0|combout"
    Warning (332126): Node "alu_0|Mux15~15|datad"
    Warning (332126): Node "alu_0|Mux15~13|datac"
    Warning (332126): Node "alu_0|Mux15~13|combout"
    Warning (332126): Node "alu_0|Mux0~1|datab"
    Warning (332126): Node "alu_0|sub_ab[15]~0|datad"
    Warning (332126): Node "alu_0|sub_ab[15]~0|combout"
    Warning (332126): Node "alu_0|Mux0~2|datad"
    Warning (332126): Node "alu_0|sub_ba[15]~1|dataa"
    Warning (332126): Node "alu_0|sub_ba[15]~1|combout"
    Warning (332126): Node "alu_0|Mux15~13|datad"
    Warning (332126): Node "alu_0|Mux15~8|datad"
    Warning (332126): Node "alu_0|Mux0~3|datab"
    Warning (332126): Node "alu_0|Mux0~3|combout"
    Warning (332126): Node "alu_0|Mux0~4|datad"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_mult1|datab[17]"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_mult1|dataout[35]"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataa[18]"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataout[18]"
    Warning (332126): Node "ctl_unit|always1~11|datab"
    Warning (332126): Node "ctl_unit|always1~11|combout"
    Warning (332126): Node "ctl_unit|always1~13|dataa"
    Warning (332126): Node "ctl_unit|always1~13|combout"
    Warning (332126): Node "ctl_unit|always1~14|dataa"
    Warning (332126): Node "ctl_unit|always1~14|combout"
    Warning (332126): Node "ctl_unit|always1~15|datac"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataa[34]"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataout[34]"
    Warning (332126): Node "ctl_unit|always1~4|datad"
    Warning (332126): Node "ctl_unit|always1~4|combout"
    Warning (332126): Node "ctl_unit|always1~7|datac"
    Warning (332126): Node "ctl_unit|always1~7|combout"
    Warning (332126): Node "ctl_unit|always1~14|datad"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataa[33]"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataout[33]"
    Warning (332126): Node "ctl_unit|always1~5|dataa"
    Warning (332126): Node "ctl_unit|always1~5|combout"
    Warning (332126): Node "ctl_unit|always1~7|datab"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataa[17]"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataout[17]"
    Warning (332126): Node "ctl_unit|always1~9|datad"
    Warning (332126): Node "ctl_unit|always1~9|combout"
    Warning (332126): Node "ctl_unit|always1~13|datad"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataa[32]"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataout[32]"
    Warning (332126): Node "ctl_unit|always1~10|datac"
    Warning (332126): Node "ctl_unit|always1~10|combout"
    Warning (332126): Node "ctl_unit|always1~13|datac"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataa[16]"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataout[16]"
    Warning (332126): Node "ctl_unit|always1~12|datad"
    Warning (332126): Node "ctl_unit|always1~12|combout"
    Warning (332126): Node "ctl_unit|always1~13|datab"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataa[31]"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataout[31]"
    Warning (332126): Node "ctl_unit|always1~9|datac"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataa[15]"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataout[15]"
    Warning (332126): Node "ctl_unit|always1~4|dataa"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataa[30]"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataout[30]"
    Warning (332126): Node "ctl_unit|always1~6|datac"
    Warning (332126): Node "ctl_unit|always1~6|combout"
    Warning (332126): Node "ctl_unit|always1~7|datad"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataa[13]"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataout[13]"
    Warning (332126): Node "ctl_unit|always1~10|datad"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataa[29]"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataout[29]"
    Warning (332126): Node "ctl_unit|always1~11|dataa"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataa[28]"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataout[28]"
    Warning (332126): Node "ctl_unit|always1~4|datab"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataa[12]"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataout[12]"
    Warning (332126): Node "ctl_unit|always1~8|datab"
    Warning (332126): Node "ctl_unit|always1~8|combout"
    Warning (332126): Node "ctl_unit|always1~14|datac"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataa[27]"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataout[27]"
    Warning (332126): Node "ctl_unit|always1~10|dataa"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataa[11]"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataout[11]"
    Warning (332126): Node "ctl_unit|always1~9|dataa"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataa[26]"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataout[26]"
    Warning (332126): Node "ctl_unit|always1~11|datad"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataa[10]"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataout[10]"
    Warning (332126): Node "ctl_unit|always1~6|datab"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataa[25]"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataout[25]"
    Warning (332126): Node "ctl_unit|always1~4|datac"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataa[9]"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataout[9]"
    Warning (332126): Node "ctl_unit|always1~8|datac"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataa[24]"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataout[24]"
    Warning (332126): Node "ctl_unit|always1~12|dataa"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataa[8]"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataout[8]"
    Warning (332126): Node "ctl_unit|always1~5|datac"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataa[22]"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataout[22]"
    Warning (332126): Node "ctl_unit|always1~12|datab"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataa[6]"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataout[6]"
    Warning (332126): Node "ctl_unit|always1~10|datab"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataa[21]"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataout[21]"
    Warning (332126): Node "ctl_unit|always1~11|datac"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataa[5]"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataout[5]"
    Warning (332126): Node "ctl_unit|always1~5|datad"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataa[23]"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataout[23]"
    Warning (332126): Node "ctl_unit|always1~6|dataa"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataa[7]"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataout[7]"
    Warning (332126): Node "ctl_unit|always1~5|datab"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataa[20]"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataout[20]"
    Warning (332126): Node "ctl_unit|always1~12|datac"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataa[4]"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataout[4]"
    Warning (332126): Node "ctl_unit|always1~8|dataa"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataa[35]"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataout[35]"
    Warning (332126): Node "ctl_unit|always1~9|datab"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataa[19]"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataout[19]"
    Warning (332126): Node "ctl_unit|always1~8|datad"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataa[14]"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_out2|dataout[14]"
    Warning (332126): Node "ctl_unit|always1~6|datad"
    Warning (332126): Node "alu_0|Mux15~18|dataa"
    Warning (332126): Node "alu_0|Mux15~18|combout"
    Warning (332126): Node "alu_0|Mux0~1|datad"
    Warning (332126): Node "alu_0|Equal6~0|dataa"
    Warning (332126): Node "alu_0|Equal6~0|combout"
    Warning (332126): Node "alu_0|Equal6~1|datac"
    Warning (332126): Node "alu_0|Equal6~1|combout"
    Warning (332126): Node "alu_0|Equal6~5|dataa"
    Warning (332126): Node "alu_0|Equal6~5|combout"
    Warning (332126): Node "ctl_unit|always1~15|dataa"
    Warning (332126): Node "alu_0|Mux15~14|datab"
    Warning (332126): Node "alu_0|Mux2~15|datac"
    Warning (332126): Node "alu_0|Mux2~15|combout"
    Warning (332126): Node "alu_0|Mux1|datab"
    Warning (332126): Node "alu_0|Mux1|combout"
    Warning (332126): Node "alu_0|Equal0~3|dataa"
    Warning (332126): Node "alu_0|Mux2|datab"
    Warning (332126): Node "alu_0|Mux2|combout"
    Warning (332126): Node "alu_0|Equal0~0|datac"
    Warning (332126): Node "alu_0|Equal0~0|combout"
    Warning (332126): Node "alu_0|Equal0~4|datac"
    Warning (332126): Node "alu_0|Mux3|datab"
    Warning (332126): Node "alu_0|Mux3|combout"
    Warning (332126): Node "alu_0|Equal0~3|datac"
    Warning (332126): Node "alu_0|Mux4|dataa"
    Warning (332126): Node "alu_0|Mux4|combout"
    Warning (332126): Node "alu_0|Equal0~2|dataa"
    Warning (332126): Node "alu_0|Equal0~2|combout"
    Warning (332126): Node "alu_0|Equal0~3|datad"
    Warning (332126): Node "alu_0|Mux5|dataa"
    Warning (332126): Node "alu_0|Mux5|combout"
    Warning (332126): Node "alu_0|Equal0~2|datad"
    Warning (332126): Node "alu_0|Mux6|dataa"
    Warning (332126): Node "alu_0|Mux6|combout"
    Warning (332126): Node "alu_0|Equal0~2|datac"
    Warning (332126): Node "alu_0|Mux7|datac"
    Warning (332126): Node "alu_0|Mux7|combout"
    Warning (332126): Node "alu_0|Equal0~2|datab"
    Warning (332126): Node "alu_0|Mux8|dataa"
    Warning (332126): Node "alu_0|Mux8|combout"
    Warning (332126): Node "alu_0|Equal0~1|datab"
    Warning (332126): Node "alu_0|Equal0~1|combout"
    Warning (332126): Node "alu_0|Equal0~4|dataa"
    Warning (332126): Node "alu_0|Mux9|datab"
    Warning (332126): Node "alu_0|Mux9|combout"
    Warning (332126): Node "alu_0|Equal0~1|datad"
    Warning (332126): Node "alu_0|Mux10|datac"
    Warning (332126): Node "alu_0|Mux10|combout"
    Warning (332126): Node "alu_0|Equal0~1|dataa"
    Warning (332126): Node "alu_0|Mux11|datad"
    Warning (332126): Node "alu_0|Mux11|combout"
    Warning (332126): Node "alu_0|Equal0~1|datac"
    Warning (332126): Node "alu_0|Mux12|datab"
    Warning (332126): Node "alu_0|Mux12|combout"
    Warning (332126): Node "alu_0|Equal0~0|datab"
    Warning (332126): Node "alu_0|Mux13|datac"
    Warning (332126): Node "alu_0|Mux13|combout"
    Warning (332126): Node "alu_0|Equal0~0|datad"
    Warning (332126): Node "alu_0|Mux14|datab"
    Warning (332126): Node "alu_0|Mux14|combout"
    Warning (332126): Node "alu_0|Equal0~0|dataa"
    Warning (332126): Node "alu_0|Mux2~14|dataa"
    Warning (332126): Node "alu_0|Mux2~14|combout"
    Warning (332126): Node "alu_0|Mux2~15|datad"
    Warning (332126): Node "alu_0|Mux15~11|datad"
    Warning (332126): Node "alu_0|Mux15~11|combout"
    Warning (332126): Node "alu_0|Mux15~17|datad"
    Warning (332126): Node "alu_0|Mux15~17|combout"
    Warning (332126): Node "alu_0|Mux15~12|datac"
    Warning (332126): Node "alu_0|Mux15~12|combout"
    Warning (332126): Node "CP[0]~0|datad"
    Warning (332126): Node "alu_0|Mux15~12|datad"
    Warning (332126): Node "alu_0|Equal6~2|datab"
    Warning (332126): Node "alu_0|Equal6~2|combout"
    Warning (332126): Node "alu_0|Equal6~5|datab"
    Warning (332126): Node "alu_0|Equal6~3|dataa"
    Warning (332126): Node "alu_0|Equal6~3|combout"
    Warning (332126): Node "alu_0|Equal6~4|datab"
    Warning (332126): Node "alu_0|Equal6~4|combout"
    Warning (332126): Node "alu_0|Equal6~5|datac"
    Warning (332126): Node "alu_0|out~63|datad"
    Warning (332126): Node "alu_0|out~63|combout"
    Warning (332126): Node "alu_0|Mux1~5|datac"
    Warning (332126): Node "alu_0|Mux1~5|combout"
    Warning (332126): Node "alu_0|Mux1|dataa"
    Warning (332126): Node "alu_0|out~62|dataa"
    Warning (332126): Node "alu_0|out~62|combout"
    Warning (332126): Node "alu_0|Mux2~19|datad"
    Warning (332126): Node "alu_0|Mux2~19|combout"
    Warning (332126): Node "alu_0|Mux2|datac"
    Warning (332126): Node "alu_0|Mux2~22|dataa"
    Warning (332126): Node "alu_0|Mux2~22|combout"
    Warning (332126): Node "alu_0|Mux2~17|dataa"
    Warning (332126): Node "alu_0|Mux2~17|combout"
    Warning (332126): Node "alu_0|Mux2~18|dataa"
    Warning (332126): Node "alu_0|Mux2~18|combout"
    Warning (332126): Node "alu_0|Mux2|datad"
    Warning (332126): Node "alu_0|Mux2~18|datac"
    Warning (332126): Node "mux_b|out[13]~15|datad"
    Warning (332126): Node "mux_b|out[13]~15|combout"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_mult1|datab[15]"
    Warning (332126): Node "alu_0|Add1~26|datab"
    Warning (332126): Node "alu_0|Add1~26|cout"
    Warning (332126): Node "alu_0|Add1~28|cin"
    Warning (332126): Node "alu_0|Add1~28|cout"
    Warning (332126): Node "alu_0|add_ab[15]~0|cin"
    Warning (332126): Node "alu_0|Add1~28|combout"
    Warning (332126): Node "alu_0|Mux1~5|datab"
    Warning (332126): Node "alu_0|Add1~26|combout"
    Warning (332126): Node "alu_0|Mux2~19|datab"
    Warning (332126): Node "alu_0|Add2~26|datab"
    Warning (332126): Node "alu_0|Add2~26|cout"
    Warning (332126): Node "alu_0|Add2~28|cin"
    Warning (332126): Node "alu_0|Add2~28|combout"
    Warning (332126): Node "alu_0|Mux1~3|dataa"
    Warning (332126): Node "alu_0|Mux1~3|combout"
    Warning (332126): Node "alu_0|Mux1~4|datab"
    Warning (332126): Node "alu_0|Mux1~4|combout"
    Warning (332126): Node "alu_0|Mux1|datac"
    Warning (332126): Node "alu_0|Add2~28|cout"
    Warning (332126): Node "alu_0|sub_ab[15]~0|cin"
    Warning (332126): Node "alu_0|Add2~26|combout"
    Warning (332126): Node "alu_0|Mux2~17|datac"
    Warning (332126): Node "alu_0|Add0~26|datab"
    Warning (332126): Node "alu_0|Add0~26|combout"
    Warning (332126): Node "alu_0|Mux2~16|datad"
    Warning (332126): Node "alu_0|Mux2~16|combout"
    Warning (332126): Node "alu_0|Mux2~18|datab"
    Warning (332126): Node "alu_0|Add0~26|cout"
    Warning (332126): Node "alu_0|Add0~28|cin"
    Warning (332126): Node "alu_0|Add0~28|cout"
    Warning (332126): Node "alu_0|sub_ba[15]~1|cin"
    Warning (332126): Node "alu_0|Add0~28|combout"
    Warning (332126): Node "alu_0|Mux1~2|datad"
    Warning (332126): Node "alu_0|Mux1~2|combout"
    Warning (332126): Node "alu_0|Mux1~4|dataa"
    Warning (332126): Node "alu_0|Mux3~6|datab"
    Warning (332126): Node "alu_0|Mux3~6|combout"
    Warning (332126): Node "alu_0|Mux3~3|datac"
    Warning (332126): Node "alu_0|Mux3~3|combout"
    Warning (332126): Node "alu_0|Mux3~4|datab"
    Warning (332126): Node "alu_0|Mux3~4|combout"
    Warning (332126): Node "alu_0|Mux3|datac"
    Warning (332126): Node "alu_0|Mux3~4|datac"
    Warning (332126): Node "alu_0|out~61|datad"
    Warning (332126): Node "alu_0|out~61|combout"
    Warning (332126): Node "alu_0|Mux3~5|datac"
    Warning (332126): Node "alu_0|Mux3~5|combout"
    Warning (332126): Node "alu_0|Mux3|datad"
    Warning (332126): Node "mux_b|out[12]~16|datad"
    Warning (332126): Node "mux_b|out[12]~16|combout"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_mult1|datab[14]"
    Warning (332126): Node "alu_0|Add2~24|dataa"
    Warning (332126): Node "alu_0|Add2~24|cout"
    Warning (332126): Node "alu_0|Add2~26|cin"
    Warning (332126): Node "alu_0|Add2~24|combout"
    Warning (332126): Node "alu_0|Mux3~3|datab"
    Warning (332126): Node "alu_0|Add1~24|datab"
    Warning (332126): Node "alu_0|Add1~24|cout"
    Warning (332126): Node "alu_0|Add1~26|cin"
    Warning (332126): Node "alu_0|Add1~24|combout"
    Warning (332126): Node "alu_0|Mux3~5|datab"
    Warning (332126): Node "alu_0|Add0~24|datab"
    Warning (332126): Node "alu_0|Add0~24|combout"
    Warning (332126): Node "alu_0|Mux3~2|datad"
    Warning (332126): Node "alu_0|Mux3~2|combout"
    Warning (332126): Node "alu_0|Mux3~4|dataa"
    Warning (332126): Node "alu_0|Add0~24|cout"
    Warning (332126): Node "alu_0|Add0~26|cin"
    Warning (332126): Node "alu_0|Mux4~6|datab"
    Warning (332126): Node "alu_0|Mux4~6|combout"
    Warning (332126): Node "alu_0|Mux4~3|dataa"
    Warning (332126): Node "alu_0|Mux4~3|combout"
    Warning (332126): Node "alu_0|Mux4~4|datac"
    Warning (332126): Node "alu_0|Mux4~4|combout"
    Warning (332126): Node "alu_0|Mux4|datab"
    Warning (332126): Node "alu_0|Mux4~4|datad"
    Warning (332126): Node "alu_0|out~60|datab"
    Warning (332126): Node "alu_0|out~60|combout"
    Warning (332126): Node "alu_0|Mux4~5|dataa"
    Warning (332126): Node "alu_0|Mux4~5|combout"
    Warning (332126): Node "alu_0|Mux4|datac"
    Warning (332126): Node "mux_b|out[11]~17|datad"
    Warning (332126): Node "mux_b|out[11]~17|combout"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_mult1|datab[13]"
    Warning (332126): Node "alu_0|Add0~22|dataa"
    Warning (332126): Node "alu_0|Add0~22|cout"
    Warning (332126): Node "alu_0|Add0~24|cin"
    Warning (332126): Node "alu_0|Add0~22|combout"
    Warning (332126): Node "alu_0|Mux4~2|datad"
    Warning (332126): Node "alu_0|Mux4~2|combout"
    Warning (332126): Node "alu_0|Mux4~4|datab"
    Warning (332126): Node "alu_0|Add2~22|dataa"
    Warning (332126): Node "alu_0|Add2~22|cout"
    Warning (332126): Node "alu_0|Add2~24|cin"
    Warning (332126): Node "alu_0|Add2~22|combout"
    Warning (332126): Node "alu_0|Mux4~3|datab"
    Warning (332126): Node "alu_0|Add1~22|datab"
    Warning (332126): Node "alu_0|Add1~22|cout"
    Warning (332126): Node "alu_0|Add1~24|cin"
    Warning (332126): Node "alu_0|Add1~22|combout"
    Warning (332126): Node "alu_0|Mux4~5|datab"
    Warning (332126): Node "alu_0|Mux5~6|datab"
    Warning (332126): Node "alu_0|Mux5~6|combout"
    Warning (332126): Node "alu_0|Mux5~3|dataa"
    Warning (332126): Node "alu_0|Mux5~3|combout"
    Warning (332126): Node "alu_0|Mux5~4|dataa"
    Warning (332126): Node "alu_0|Mux5~4|combout"
    Warning (332126): Node "alu_0|Mux5|datab"
    Warning (332126): Node "alu_0|Mux5~4|datac"
    Warning (332126): Node "mux_b|out[10]~18|datab"
    Warning (332126): Node "mux_b|out[10]~18|combout"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_mult1|datab[12]"
    Warning (332126): Node "alu_0|Add2~20|dataa"
    Warning (332126): Node "alu_0|Add2~20|cout"
    Warning (332126): Node "alu_0|Add2~22|cin"
    Warning (332126): Node "alu_0|Add2~20|combout"
    Warning (332126): Node "alu_0|Mux5~3|datab"
    Warning (332126): Node "alu_0|Add0~20|dataa"
    Warning (332126): Node "alu_0|Add0~20|cout"
    Warning (332126): Node "alu_0|Add0~22|cin"
    Warning (332126): Node "alu_0|Add0~20|combout"
    Warning (332126): Node "alu_0|Mux5~2|datac"
    Warning (332126): Node "alu_0|Mux5~2|combout"
    Warning (332126): Node "alu_0|Mux5~4|datab"
    Warning (332126): Node "alu_0|Add1~20|datab"
    Warning (332126): Node "alu_0|Add1~20|cout"
    Warning (332126): Node "alu_0|Add1~22|cin"
    Warning (332126): Node "alu_0|Add1~20|combout"
    Warning (332126): Node "alu_0|Mux5~5|datab"
    Warning (332126): Node "alu_0|Mux5~5|combout"
    Warning (332126): Node "alu_0|Mux5|datad"
    Warning (332126): Node "alu_0|out~59|datab"
    Warning (332126): Node "alu_0|out~59|combout"
    Warning (332126): Node "alu_0|Mux5~5|datad"
    Warning (332126): Node "mux_b|out[9]~19|datac"
    Warning (332126): Node "mux_b|out[9]~19|combout"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_mult1|datab[11]"
    Warning (332126): Node "alu_0|Equal6~1|datab"
    Warning (332126): Node "alu_0|Add2~18|dataa"
    Warning (332126): Node "alu_0|Add2~18|cout"
    Warning (332126): Node "alu_0|Add2~20|cin"
    Warning (332126): Node "alu_0|Add2~18|combout"
    Warning (332126): Node "alu_0|Mux6~3|datad"
    Warning (332126): Node "alu_0|Mux6~3|combout"
    Warning (332126): Node "alu_0|Mux6~4|datac"
    Warning (332126): Node "alu_0|Mux6~4|combout"
    Warning (332126): Node "alu_0|Mux6|datab"
    Warning (332126): Node "alu_0|Add1~18|dataa"
    Warning (332126): Node "alu_0|Add1~18|cout"
    Warning (332126): Node "alu_0|Add1~20|cin"
    Warning (332126): Node "alu_0|Add1~18|combout"
    Warning (332126): Node "alu_0|Mux6~5|datad"
    Warning (332126): Node "alu_0|Mux6~5|combout"
    Warning (332126): Node "alu_0|Mux6|datad"
    Warning (332126): Node "alu_0|Add0~18|datab"
    Warning (332126): Node "alu_0|Add0~18|combout"
    Warning (332126): Node "alu_0|Mux6~2|datac"
    Warning (332126): Node "alu_0|Mux6~2|combout"
    Warning (332126): Node "alu_0|Mux6~4|datab"
    Warning (332126): Node "alu_0|Add0~18|cout"
    Warning (332126): Node "alu_0|Add0~20|cin"
    Warning (332126): Node "alu_0|Mux6~6|datac"
    Warning (332126): Node "alu_0|Mux6~6|combout"
    Warning (332126): Node "alu_0|Mux6~4|dataa"
    Warning (332126): Node "alu_0|Mux6~3|dataa"
    Warning (332126): Node "alu_0|out~58|datac"
    Warning (332126): Node "alu_0|out~58|combout"
    Warning (332126): Node "alu_0|Mux6~5|datab"
    Warning (332126): Node "alu_0|Mux7~6|dataa"
    Warning (332126): Node "alu_0|Mux7~6|combout"
    Warning (332126): Node "alu_0|Mux7~3|datad"
    Warning (332126): Node "alu_0|Mux7~3|combout"
    Warning (332126): Node "alu_0|Mux7~4|dataa"
    Warning (332126): Node "alu_0|Mux7~4|combout"
    Warning (332126): Node "alu_0|Mux7|dataa"
    Warning (332126): Node "alu_0|Mux7~4|datab"
    Warning (332126): Node "alu_0|out~57|dataa"
    Warning (332126): Node "alu_0|out~57|combout"
    Warning (332126): Node "alu_0|Mux7~5|datab"
    Warning (332126): Node "alu_0|Mux7~5|combout"
    Warning (332126): Node "alu_0|Mux7|datab"
    Warning (332126): Node "mux_b|out[8]~20|dataa"
    Warning (332126): Node "mux_b|out[8]~20|combout"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_mult1|datab[10]"
    Warning (332126): Node "alu_0|Equal6~1|datad"
    Warning (332126): Node "alu_0|Add2~16|dataa"
    Warning (332126): Node "alu_0|Add2~16|cout"
    Warning (332126): Node "alu_0|Add2~18|cin"
    Warning (332126): Node "alu_0|Add2~16|combout"
    Warning (332126): Node "alu_0|Mux7~3|datac"
    Warning (332126): Node "alu_0|Add0~16|dataa"
    Warning (332126): Node "alu_0|Add0~16|cout"
    Warning (332126): Node "alu_0|Add0~18|cin"
    Warning (332126): Node "alu_0|Add0~16|combout"
    Warning (332126): Node "alu_0|Mux7~2|datad"
    Warning (332126): Node "alu_0|Mux7~2|combout"
    Warning (332126): Node "alu_0|Mux7~4|datac"
    Warning (332126): Node "alu_0|Add1~16|dataa"
    Warning (332126): Node "alu_0|Add1~16|cout"
    Warning (332126): Node "alu_0|Add1~18|cin"
    Warning (332126): Node "alu_0|Add1~16|combout"
    Warning (332126): Node "alu_0|Mux7~5|datad"
    Warning (332126): Node "alu_0|Mux8~6|dataa"
    Warning (332126): Node "alu_0|Mux8~6|combout"
    Warning (332126): Node "alu_0|Mux8~4|datac"
    Warning (332126): Node "alu_0|Mux8~4|combout"
    Warning (332126): Node "alu_0|Mux8|datac"
    Warning (332126): Node "alu_0|Mux8~3|datac"
    Warning (332126): Node "alu_0|Mux8~3|combout"
    Warning (332126): Node "alu_0|Mux8~4|datad"
    Warning (332126): Node "mux_b|out[7]~21|dataa"
    Warning (332126): Node "mux_b|out[7]~21|combout"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_mult1|datab[9]"
    Warning (332126): Node "alu_0|Equal6~1|dataa"
    Warning (332126): Node "alu_0|Add0~14|dataa"
    Warning (332126): Node "alu_0|Add0~14|cout"
    Warning (332126): Node "alu_0|Add0~16|cin"
    Warning (332126): Node "alu_0|Add0~14|combout"
    Warning (332126): Node "alu_0|Mux8~2|dataa"
    Warning (332126): Node "alu_0|Mux8~2|combout"
    Warning (332126): Node "alu_0|Mux8~4|dataa"
    Warning (332126): Node "alu_0|Add2~14|datab"
    Warning (332126): Node "alu_0|Add2~14|cout"
    Warning (332126): Node "alu_0|Add2~16|cin"
    Warning (332126): Node "alu_0|Add2~14|combout"
    Warning (332126): Node "alu_0|Mux8~3|dataa"
    Warning (332126): Node "alu_0|Add1~14|datab"
    Warning (332126): Node "alu_0|Add1~14|cout"
    Warning (332126): Node "alu_0|Add1~16|cin"
    Warning (332126): Node "alu_0|Add1~14|combout"
    Warning (332126): Node "alu_0|Mux8~5|datab"
    Warning (332126): Node "alu_0|Mux8~5|combout"
    Warning (332126): Node "alu_0|Mux8|datad"
    Warning (332126): Node "alu_0|out~56|dataa"
    Warning (332126): Node "alu_0|out~56|combout"
    Warning (332126): Node "alu_0|Mux8~5|datac"
    Warning (332126): Node "mux_b|out[6]~22|datab"
    Warning (332126): Node "mux_b|out[6]~22|combout"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_mult1|datab[8]"
    Warning (332126): Node "alu_0|Add2~12|datab"
    Warning (332126): Node "alu_0|Add2~12|cout"
    Warning (332126): Node "alu_0|Add2~14|cin"
    Warning (332126): Node "alu_0|Add2~12|combout"
    Warning (332126): Node "alu_0|Mux9~3|datab"
    Warning (332126): Node "alu_0|Mux9~3|combout"
    Warning (332126): Node "alu_0|Mux9~4|datad"
    Warning (332126): Node "alu_0|Mux9~4|combout"
    Warning (332126): Node "alu_0|Mux9|dataa"
    Warning (332126): Node "alu_0|Add1~12|datab"
    Warning (332126): Node "alu_0|Add1~12|cout"
    Warning (332126): Node "alu_0|Add1~14|cin"
    Warning (332126): Node "alu_0|Add1~12|combout"
    Warning (332126): Node "alu_0|Mux9~5|dataa"
    Warning (332126): Node "alu_0|Mux9~5|combout"
    Warning (332126): Node "alu_0|Mux9|datad"
    Warning (332126): Node "alu_0|Add0~12|datab"
    Warning (332126): Node "alu_0|Add0~12|combout"
    Warning (332126): Node "alu_0|Mux9~2|datad"
    Warning (332126): Node "alu_0|Mux9~2|combout"
    Warning (332126): Node "alu_0|Mux9~4|datac"
    Warning (332126): Node "alu_0|Add0~12|cout"
    Warning (332126): Node "alu_0|Add0~14|cin"
    Warning (332126): Node "alu_0|Mux9~6|datab"
    Warning (332126): Node "alu_0|Mux9~6|combout"
    Warning (332126): Node "alu_0|Mux9~4|dataa"
    Warning (332126): Node "alu_0|Mux9~3|dataa"
    Warning (332126): Node "alu_0|out~55|datab"
    Warning (332126): Node "alu_0|out~55|combout"
    Warning (332126): Node "alu_0|Mux9~5|datab"
    Warning (332126): Node "mux_b|out[5]~23|datab"
    Warning (332126): Node "mux_b|out[5]~23|combout"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_mult1|datab[7]"
    Warning (332126): Node "alu_0|Add1~10|dataa"
    Warning (332126): Node "alu_0|Add1~10|cout"
    Warning (332126): Node "alu_0|Add1~12|cin"
    Warning (332126): Node "alu_0|Add1~10|combout"
    Warning (332126): Node "alu_0|Mux10~5|datac"
    Warning (332126): Node "alu_0|Mux10~5|combout"
    Warning (332126): Node "alu_0|Mux10|datab"
    Warning (332126): Node "alu_0|Add2~10|dataa"
    Warning (332126): Node "alu_0|Add2~10|cout"
    Warning (332126): Node "alu_0|Add2~12|cin"
    Warning (332126): Node "alu_0|Add2~10|combout"
    Warning (332126): Node "alu_0|Mux10~3|datad"
    Warning (332126): Node "alu_0|Mux10~3|combout"
    Warning (332126): Node "alu_0|Mux10~4|dataa"
    Warning (332126): Node "alu_0|Mux10~4|combout"
    Warning (332126): Node "alu_0|Mux10|datad"
    Warning (332126): Node "alu_0|Add0~10|datab"
    Warning (332126): Node "alu_0|Add0~10|combout"
    Warning (332126): Node "alu_0|Mux10~2|datac"
    Warning (332126): Node "alu_0|Mux10~2|combout"
    Warning (332126): Node "alu_0|Mux10~4|datac"
    Warning (332126): Node "alu_0|Add0~10|cout"
    Warning (332126): Node "alu_0|Add0~12|cin"
    Warning (332126): Node "alu_0|out~54|datab"
    Warning (332126): Node "alu_0|out~54|combout"
    Warning (332126): Node "alu_0|Mux10~5|datab"
    Warning (332126): Node "alu_0|Mux10~6|datab"
    Warning (332126): Node "alu_0|Mux10~6|combout"
    Warning (332126): Node "alu_0|Mux10~3|datab"
    Warning (332126): Node "alu_0|Mux10~4|datab"
    Warning (332126): Node "mux_b|out[4]~24|dataa"
    Warning (332126): Node "mux_b|out[4]~24|combout"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_mult1|datab[6]"
    Warning (332126): Node "alu_0|Add2~8|dataa"
    Warning (332126): Node "alu_0|Add2~8|cout"
    Warning (332126): Node "alu_0|Add2~10|cin"
    Warning (332126): Node "alu_0|Add2~8|combout"
    Warning (332126): Node "alu_0|Mux11~3|dataa"
    Warning (332126): Node "alu_0|Mux11~3|combout"
    Warning (332126): Node "alu_0|Mux11~4|datab"
    Warning (332126): Node "alu_0|Mux11~4|combout"
    Warning (332126): Node "alu_0|Mux11|dataa"
    Warning (332126): Node "alu_0|Add1~8|datab"
    Warning (332126): Node "alu_0|Add1~8|cout"
    Warning (332126): Node "alu_0|Add1~10|cin"
    Warning (332126): Node "alu_0|Add1~8|combout"
    Warning (332126): Node "alu_0|Mux11~5|datab"
    Warning (332126): Node "alu_0|Mux11~5|combout"
    Warning (332126): Node "alu_0|Mux11|datac"
    Warning (332126): Node "alu_0|Add0~8|datab"
    Warning (332126): Node "alu_0|Add0~8|combout"
    Warning (332126): Node "alu_0|Mux11~2|datad"
    Warning (332126): Node "alu_0|Mux11~2|combout"
    Warning (332126): Node "alu_0|Mux11~4|dataa"
    Warning (332126): Node "alu_0|Add0~8|cout"
    Warning (332126): Node "alu_0|Add0~10|cin"
    Warning (332126): Node "alu_0|Mux11~6|dataa"
    Warning (332126): Node "alu_0|Mux11~6|combout"
    Warning (332126): Node "alu_0|Mux11~3|datac"
    Warning (332126): Node "alu_0|Mux11~4|datac"
    Warning (332126): Node "alu_0|out~53|dataa"
    Warning (332126): Node "alu_0|out~53|combout"
    Warning (332126): Node "alu_0|Mux11~5|datac"
    Warning (332126): Node "mux_b|out[14]~14|datad"
    Warning (332126): Node "mux_b|out[14]~14|combout"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_mult1|datab[16]"
    Warning (332126): Node "alu_0|Add1~28|datab"
    Warning (332126): Node "alu_0|Add0~28|dataa"
    Warning (332126): Node "alu_0|Add2~28|dataa"
    Warning (332126): Node "alu_0|Mux1~6|dataa"
    Warning (332126): Node "alu_0|Mux1~6|combout"
    Warning (332126): Node "alu_0|Mux1~3|datac"
    Warning (332126): Node "alu_0|Mux1~4|datac"
    Warning (332126): Node "mux_b|out[3]~0|datad"
    Warning (332126): Node "mux_b|out[3]~0|combout"
    Warning (332126): Node "mux_b|out[0]~11|datab"
    Warning (332126): Node "mux_b|out[0]~11|combout"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_mult1|datab[2]"
    Warning (332126): Node "alu_0|Mux15~9|datab"
    Warning (332126): Node "alu_0|Mux15~9|combout"
    Warning (332126): Node "alu_0|Mux15~10|datac"
    Warning (332126): Node "alu_0|Mux15~11|datab"
    Warning (332126): Node "alu_0|Equal6~4|datac"
    Warning (332126): Node "alu_0|Add1~0|dataa"
    Warning (332126): Node "alu_0|Add1~0|combout"
    Warning (332126): Node "alu_0|Mux15~12|dataa"
    Warning (332126): Node "alu_0|Add1~0|cout"
    Warning (332126): Node "alu_0|Add1~2|cin"
    Warning (332126): Node "alu_0|Add1~2|cout"
    Warning (332126): Node "alu_0|Add1~4|cin"
    Warning (332126): Node "alu_0|Add1~4|cout"
    Warning (332126): Node "alu_0|Add1~6|cin"
    Warning (332126): Node "alu_0|Add1~6|cout"
    Warning (332126): Node "alu_0|Add1~8|cin"
    Warning (332126): Node "alu_0|Add1~6|combout"
    Warning (332126): Node "alu_0|Mux12~4|dataa"
    Warning (332126): Node "alu_0|Mux12~4|combout"
    Warning (332126): Node "alu_0|Mux12|dataa"
    Warning (332126): Node "alu_0|Add1~4|combout"
    Warning (332126): Node "alu_0|Mux13~4|datab"
    Warning (332126): Node "alu_0|Mux13~4|combout"
    Warning (332126): Node "alu_0|Mux13|dataa"
    Warning (332126): Node "alu_0|Add1~2|combout"
    Warning (332126): Node "alu_0|Mux14~4|datab"
    Warning (332126): Node "alu_0|Mux14~4|combout"
    Warning (332126): Node "alu_0|Mux14|datad"
    Warning (332126): Node "alu_0|Add0~0|datab"
    Warning (332126): Node "alu_0|Add0~0|combout"
    Warning (332126): Node "alu_0|Mux15~16|dataa"
    Warning (332126): Node "alu_0|Mux15~16|combout"
    Warning (332126): Node "alu_0|Mux15~12|datab"
    Warning (332126): Node "alu_0|Add0~0|cout"
    Warning (332126): Node "alu_0|Add0~2|cin"
    Warning (332126): Node "alu_0|Add0~2|combout"
    Warning (332126): Node "alu_0|Mux14~0|datac"
    Warning (332126): Node "alu_0|Mux14~0|combout"
    Warning (332126): Node "alu_0|Mux14~3|dataa"
    Warning (332126): Node "alu_0|Mux14~3|combout"
    Warning (332126): Node "alu_0|Mux14|dataa"
    Warning (332126): Node "alu_0|Add0~2|cout"
    Warning (332126): Node "alu_0|Add0~4|cin"
    Warning (332126): Node "alu_0|Add0~4|combout"
    Warning (332126): Node "alu_0|Mux13~0|datab"
    Warning (332126): Node "alu_0|Mux13~0|combout"
    Warning (332126): Node "alu_0|Mux13~3|datab"
    Warning (332126): Node "alu_0|Mux13~3|combout"
    Warning (332126): Node "alu_0|Mux13|datab"
    Warning (332126): Node "alu_0|Add0~4|cout"
    Warning (332126): Node "alu_0|Add0~6|cin"
    Warning (332126): Node "alu_0|Add0~6|cout"
    Warning (332126): Node "alu_0|Add0~8|cin"
    Warning (332126): Node "alu_0|Add0~6|combout"
    Warning (332126): Node "alu_0|Mux12~0|datad"
    Warning (332126): Node "alu_0|Mux12~0|combout"
    Warning (332126): Node "alu_0|Mux12~3|datab"
    Warning (332126): Node "alu_0|Mux12~3|combout"
    Warning (332126): Node "alu_0|Mux12|datac"
    Warning (332126): Node "alu_0|Add2~0|datab"
    Warning (332126): Node "alu_0|Add2~0|combout"
    Warning (332126): Node "alu_0|Mux15~8|datab"
    Warning (332126): Node "alu_0|Add2~0|cout"
    Warning (332126): Node "alu_0|Add2~2|cin"
    Warning (332126): Node "alu_0|Add2~2|combout"
    Warning (332126): Node "alu_0|Mux14~2|dataa"
    Warning (332126): Node "alu_0|Mux14~2|combout"
    Warning (332126): Node "alu_0|Mux14~3|datac"
    Warning (332126): Node "alu_0|Add2~2|cout"
    Warning (332126): Node "alu_0|Add2~4|cin"
    Warning (332126): Node "alu_0|Add2~4|combout"
    Warning (332126): Node "alu_0|Mux13~2|dataa"
    Warning (332126): Node "alu_0|Mux13~2|combout"
    Warning (332126): Node "alu_0|Mux13~3|dataa"
    Warning (332126): Node "alu_0|Add2~4|cout"
    Warning (332126): Node "alu_0|Add2~6|cin"
    Warning (332126): Node "alu_0|Add2~6|combout"
    Warning (332126): Node "alu_0|Mux12~2|datad"
    Warning (332126): Node "alu_0|Mux12~2|combout"
    Warning (332126): Node "alu_0|Mux12~3|datad"
    Warning (332126): Node "alu_0|Add2~6|cout"
    Warning (332126): Node "alu_0|Add2~8|cin"
    Warning (332126): Node "mux_b|out[3]~35|dataa"
    Warning (332126): Node "mux_b|out[3]~35|combout"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_mult1|datab[5]"
    Warning (332126): Node "alu_0|Add1~6|datab"
    Warning (332126): Node "alu_0|out~52|dataa"
    Warning (332126): Node "alu_0|out~52|combout"
    Warning (332126): Node "alu_0|Mux12~4|datab"
    Warning (332126): Node "alu_0|Add0~6|datab"
    Warning (332126): Node "alu_0|Mux12~1|datac"
    Warning (332126): Node "alu_0|Mux12~1|combout"
    Warning (332126): Node "alu_0|Mux12~3|dataa"
    Warning (332126): Node "alu_0|Mux12~2|datab"
    Warning (332126): Node "alu_0|Add2~6|datab"
    Warning (332126): Node "alu_0|Equal6~5|datad"
    Warning (332126): Node "mux_b|out[2]~46|datab"
    Warning (332126): Node "mux_b|out[2]~46|combout"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_mult1|datab[4]"
    Warning (332126): Node "alu_0|Equal6~4|datad"
    Warning (332126): Node "alu_0|Add1~4|datab"
    Warning (332126): Node "alu_0|out~51|dataa"
    Warning (332126): Node "alu_0|out~51|combout"
    Warning (332126): Node "alu_0|Mux13~4|datac"
    Warning (332126): Node "alu_0|Add2~4|dataa"
    Warning (332126): Node "alu_0|Add0~4|dataa"
    Warning (332126): Node "alu_0|Mux13~1|dataa"
    Warning (332126): Node "alu_0|Mux13~1|combout"
    Warning (332126): Node "alu_0|Mux13~2|datac"
    Warning (332126): Node "alu_0|Mux13~3|datac"
    Warning (332126): Node "mux_b|out[1]~57|datab"
    Warning (332126): Node "mux_b|out[1]~57|combout"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_mult1|datab[3]"
    Warning (332126): Node "alu_0|Equal6~4|dataa"
    Warning (332126): Node "alu_0|Add2~2|dataa"
    Warning (332126): Node "alu_0|Mux14~1|datab"
    Warning (332126): Node "alu_0|Mux14~1|combout"
    Warning (332126): Node "alu_0|Mux14~3|datab"
    Warning (332126): Node "alu_0|Mux14~2|datab"
    Warning (332126): Node "alu_0|Add1~2|dataa"
    Warning (332126): Node "alu_0|out~50|dataa"
    Warning (332126): Node "alu_0|out~50|combout"
    Warning (332126): Node "alu_0|Mux14~4|datac"
    Warning (332126): Node "alu_0|Add0~2|datab"
    Warning (332126): Node "alu_0|Mux2~20|datad"
    Warning (332126): Node "alu_0|Mux2~20|combout"
    Warning (332126): Node "alu_0|Mux2~6|datab"
    Warning (332126): Node "alu_0|Mux2~6|combout"
    Warning (332126): Node "alu_0|Mux2~18|datad"
    Warning (332126): Node "alu_0|Mux3~4|datad"
    Warning (332126): Node "alu_0|Mux4~4|dataa"
    Warning (332126): Node "alu_0|Mux5~4|datad"
    Warning (332126): Node "alu_0|Mux6~4|datad"
    Warning (332126): Node "alu_0|Mux7~4|datad"
    Warning (332126): Node "alu_0|Mux8~4|datab"
    Warning (332126): Node "alu_0|Mux9~4|datab"
    Warning (332126): Node "alu_0|Mux10~4|datad"
    Warning (332126): Node "alu_0|Mux11~4|datad"
    Warning (332126): Node "alu_0|Mux1~4|datad"
    Warning (332126): Node "alu_0|Mux13~3|datad"
    Warning (332126): Node "alu_0|Mux14~3|datad"
    Warning (332126): Node "alu_0|Mux12~3|datac"
    Warning (332126): Node "alu_0|Mux2~21|datad"
    Warning (332126): Node "alu_0|Mux2~21|combout"
    Warning (332126): Node "alu_0|Mux2~17|datab"
    Warning (332126): Node "alu_0|Mux3~3|dataa"
    Warning (332126): Node "alu_0|Mux4~3|datac"
    Warning (332126): Node "alu_0|Mux5~3|datac"
    Warning (332126): Node "alu_0|Mux6~3|datab"
    Warning (332126): Node "alu_0|Mux7~3|dataa"
    Warning (332126): Node "alu_0|Mux8~3|datab"
    Warning (332126): Node "alu_0|Mux9~3|datad"
    Warning (332126): Node "alu_0|Mux10~3|dataa"
    Warning (332126): Node "alu_0|Mux11~3|datad"
    Warning (332126): Node "alu_0|Mux1~3|datab"
    Warning (332126): Node "alu_0|Mux13~2|datab"
    Warning (332126): Node "alu_0|Mux14~2|datac"
    Warning (332126): Node "alu_0|Mux12~2|dataa"
    Warning (332126): Node "ctl_unit|ula_op[3]~0|datad"
    Warning (332126): Node "ctl_unit|ula_op[3]~0|combout"
    Warning (332126): Node "alu_0|Mux15~15|datac"
    Warning (332126): Node "alu_0|Mux15~14|datac"
    Warning (332126): Node "alu_0|Mux15~13|datab"
    Warning (332126): Node "alu_0|Mux15~18|datac"
    Warning (332126): Node "alu_0|Mux0~2|datac"
    Warning (332126): Node "alu_0|Mux15~8|datac"
    Warning (332126): Node "alu_0|Mux15~11|datac"
    Warning (332126): Node "alu_0|Mux2~12|datad"
    Warning (332126): Node "alu_0|Mux2~12|combout"
    Warning (332126): Node "alu_0|Mux2~13|datab"
    Warning (332126): Node "alu_0|Mux2~13|combout"
    Warning (332126): Node "alu_0|Mux1~5|datad"
    Warning (332126): Node "alu_0|Mux2~19|dataa"
    Warning (332126): Node "alu_0|Mux3~5|datad"
    Warning (332126): Node "alu_0|Mux4~5|datac"
    Warning (332126): Node "alu_0|Mux5~5|dataa"
    Warning (332126): Node "alu_0|Mux6~5|datac"
    Warning (332126): Node "alu_0|Mux7~5|dataa"
    Warning (332126): Node "alu_0|Mux8~5|dataa"
    Warning (332126): Node "alu_0|Mux9~5|datac"
    Warning (332126): Node "alu_0|Mux10~5|datad"
    Warning (332126): Node "alu_0|Mux11~5|datad"
    Warning (332126): Node "alu_0|Mux12~4|datad"
    Warning (332126): Node "alu_0|Mux13~4|datad"
    Warning (332126): Node "alu_0|Mux2~14|datad"
    Warning (332126): Node "alu_0|Mux14~4|dataa"
    Warning (332126): Node "alu_0|Mux2~13|datad"
    Warning (332126): Node "alu_0|Mux2~10|datad"
    Warning (332126): Node "alu_0|Mux2~10|combout"
    Warning (332126): Node "alu_0|Mux2~11|datab"
    Warning (332126): Node "alu_0|Mux2~11|combout"
    Warning (332126): Node "alu_0|Mux1~5|dataa"
    Warning (332126): Node "alu_0|Mux2~19|datac"
    Warning (332126): Node "alu_0|Mux3~5|dataa"
    Warning (332126): Node "alu_0|Mux4~5|datad"
    Warning (332126): Node "alu_0|Mux5~5|datac"
    Warning (332126): Node "alu_0|Mux6~5|dataa"
    Warning (332126): Node "alu_0|Mux7~5|datac"
    Warning (332126): Node "alu_0|Mux8~5|datad"
    Warning (332126): Node "alu_0|Mux9~5|datad"
    Warning (332126): Node "alu_0|Mux10~5|dataa"
    Warning (332126): Node "alu_0|Mux11~5|dataa"
    Warning (332126): Node "alu_0|Mux12~4|datac"
    Warning (332126): Node "alu_0|Mux13~4|dataa"
    Warning (332126): Node "alu_0|Mux2~15|dataa"
    Warning (332126): Node "alu_0|Mux14~4|datad"
    Warning (332126): Node "alu_0|Mux2~6|datad"
    Warning (332126): Node "alu_0|Mux2~8|datad"
    Warning (332126): Node "alu_0|Mux2~8|combout"
    Warning (332126): Node "alu_0|Mux2~17|datad"
    Warning (332126): Node "alu_0|Mux2~22|datad"
    Warning (332126): Node "alu_0|Mux3~3|datad"
    Warning (332126): Node "alu_0|Mux3~6|datad"
    Warning (332126): Node "alu_0|Mux4~3|datad"
    Warning (332126): Node "alu_0|Mux4~6|datad"
    Warning (332126): Node "alu_0|Mux5~3|datad"
    Warning (332126): Node "alu_0|Mux5~6|dataa"
    Warning (332126): Node "alu_0|Mux6~6|datab"
    Warning (332126): Node "alu_0|Mux6~3|datac"
    Warning (332126): Node "alu_0|Mux7~3|datab"
    Warning (332126): Node "alu_0|Mux7~6|datab"
    Warning (332126): Node "alu_0|Mux8~6|datac"
    Warning (332126): Node "alu_0|Mux8~3|datad"
    Warning (332126): Node "alu_0|Mux9~6|datac"
    Warning (332126): Node "alu_0|Mux9~3|datac"
    Warning (332126): Node "alu_0|Mux10~3|datac"
    Warning (332126): Node "alu_0|Mux10~6|datac"
    Warning (332126): Node "alu_0|Mux11~3|datab"
    Warning (332126): Node "alu_0|Mux11~6|datac"
    Warning (332126): Node "alu_0|Mux1~3|datad"
    Warning (332126): Node "alu_0|Mux1~6|datad"
    Warning (332126): Node "alu_0|Mux13~2|datad"
    Warning (332126): Node "alu_0|Mux13~1|datad"
    Warning (332126): Node "alu_0|Mux14~1|datad"
    Warning (332126): Node "alu_0|Mux14~2|datad"
    Warning (332126): Node "alu_0|Mux2~21|datab"
    Warning (332126): Node "alu_0|Mux12~1|dataa"
    Warning (332126): Node "alu_0|Mux12~2|datac"
    Warning (332126): Node "ctl_unit|ula_a~1|datad"
    Warning (332126): Node "ctl_unit|ula_a~1|combout"
    Warning (332126): Node "mux_a|out[13]~44|dataa"
    Warning (332126): Node "mux_a|out[13]~44|combout"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_mult1|dataa[15]"
    Warning (332126): Node "alu_0|Mux2|dataa"
    Warning (332126): Node "alu_0|Add1~26|dataa"
    Warning (332126): Node "alu_0|out~62|datab"
    Warning (332126): Node "alu_0|Add2~26|dataa"
    Warning (332126): Node "alu_0|Add0~26|dataa"
    Warning (332126): Node "alu_0|Mux2~22|datab"
    Warning (332126): Node "mux_a|out[12]~55|datab"
    Warning (332126): Node "mux_a|out[12]~55|combout"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_mult1|dataa[14]"
    Warning (332126): Node "alu_0|Mux3|dataa"
    Warning (332126): Node "alu_0|Add0~24|dataa"
    Warning (332126): Node "alu_0|Add2~24|datab"
    Warning (332126): Node "alu_0|Mux3~6|dataa"
    Warning (332126): Node "alu_0|Add1~24|dataa"
    Warning (332126): Node "alu_0|out~61|dataa"
    Warning (332126): Node "mux_a|out[11]~66|dataa"
    Warning (332126): Node "mux_a|out[11]~66|combout"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_mult1|dataa[13]"
    Warning (332126): Node "alu_0|Add2~22|datab"
    Warning (332126): Node "alu_0|Mux4~6|dataa"
    Warning (332126): Node "alu_0|out~60|datad"
    Warning (332126): Node "alu_0|Add1~22|dataa"
    Warning (332126): Node "alu_0|Mux4|datad"
    Warning (332126): Node "alu_0|Add0~22|datab"
    Warning (332126): Node "mux_a|out[10]~77|datab"
    Warning (332126): Node "mux_a|out[10]~77|combout"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_mult1|dataa[12]"
    Warning (332126): Node "alu_0|Add2~20|datab"
    Warning (332126): Node "alu_0|Mux5~6|datac"
    Warning (332126): Node "alu_0|Mux5|datac"
    Warning (332126): Node "alu_0|Add1~20|dataa"
    Warning (332126): Node "alu_0|out~59|dataa"
    Warning (332126): Node "alu_0|Add0~20|datab"
    Warning (332126): Node "mux_a|out[9]~88|dataa"
    Warning (332126): Node "mux_a|out[9]~88|combout"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_mult1|dataa[11]"
    Warning (332126): Node "alu_0|Add0~18|dataa"
    Warning (332126): Node "alu_0|Mux6~6|dataa"
    Warning (332126): Node "alu_0|Add2~18|datab"
    Warning (332126): Node "alu_0|Mux6|datac"
    Warning (332126): Node "alu_0|out~58|dataa"
    Warning (332126): Node "alu_0|Add1~18|datab"
    Warning (332126): Node "mux_a|out[8]~99|dataa"
    Warning (332126): Node "mux_a|out[8]~99|combout"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_mult1|dataa[10]"
    Warning (332126): Node "alu_0|Add2~16|datab"
    Warning (332126): Node "alu_0|Mux7~6|datac"
    Warning (332126): Node "alu_0|out~57|datac"
    Warning (332126): Node "alu_0|Add1~16|datab"
    Warning (332126): Node "alu_0|Mux7|datad"
    Warning (332126): Node "alu_0|Add0~16|datab"
    Warning (332126): Node "mux_a|out[7]~110|dataa"
    Warning (332126): Node "mux_a|out[7]~110|combout"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_mult1|dataa[9]"
    Warning (332126): Node "alu_0|Mux8|datab"
    Warning (332126): Node "alu_0|Add2~14|dataa"
    Warning (332126): Node "alu_0|Mux8~6|datab"
    Warning (332126): Node "alu_0|Add1~14|dataa"
    Warning (332126): Node "alu_0|out~56|datab"
    Warning (332126): Node "alu_0|Add0~14|datab"
    Warning (332126): Node "mux_a|out[6]~121|dataa"
    Warning (332126): Node "mux_a|out[6]~121|combout"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_mult1|dataa[8]"
    Warning (332126): Node "alu_0|Add0~12|dataa"
    Warning (332126): Node "alu_0|Mux9~6|dataa"
    Warning (332126): Node "alu_0|Add2~12|dataa"
    Warning (332126): Node "alu_0|Mux9|datac"
    Warning (332126): Node "alu_0|Add1~12|dataa"
    Warning (332126): Node "alu_0|out~55|dataa"
    Warning (332126): Node "mux_a|out[5]~132|dataa"
    Warning (332126): Node "mux_a|out[5]~132|combout"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_mult1|dataa[7]"
    Warning (332126): Node "alu_0|Mux10|dataa"
    Warning (332126): Node "alu_0|out~54|datad"
    Warning (332126): Node "alu_0|Add1~10|datab"
    Warning (332126): Node "alu_0|Add2~10|datab"
    Warning (332126): Node "alu_0|Mux10~6|datad"
    Warning (332126): Node "alu_0|Add0~10|dataa"
    Warning (332126): Node "mux_a|out[4]~143|datab"
    Warning (332126): Node "mux_a|out[4]~143|combout"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_mult1|dataa[6]"
    Warning (332126): Node "alu_0|Add0~8|dataa"
    Warning (332126): Node "alu_0|Add2~8|datab"
    Warning (332126): Node "alu_0|Mux11~6|datab"
    Warning (332126): Node "alu_0|Mux11|datab"
    Warning (332126): Node "alu_0|Add1~8|dataa"
    Warning (332126): Node "alu_0|out~53|datab"
    Warning (332126): Node "mux_a|out[14]~33|datab"
    Warning (332126): Node "mux_a|out[14]~33|combout"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_mult1|dataa[16]"
    Warning (332126): Node "alu_0|Add1~28|dataa"
    Warning (332126): Node "alu_0|out~63|datab"
    Warning (332126): Node "alu_0|Add0~28|datab"
    Warning (332126): Node "alu_0|Add2~28|datab"
    Warning (332126): Node "alu_0|Mux1~6|datab"
    Warning (332126): Node "alu_0|Mux1|datad"
    Warning (332126): Node "alu_0|out~52|datab"
    Warning (332126): Node "mux_a|out[2]~165|datab"
    Warning (332126): Node "mux_a|out[2]~165|combout"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_mult1|dataa[4]"
    Warning (332126): Node "alu_0|Add1~4|dataa"
    Warning (332126): Node "alu_0|Add2~4|datab"
    Warning (332126): Node "alu_0|Mux13~1|datab"
    Warning (332126): Node "alu_0|Mux13|datad"
    Warning (332126): Node "alu_0|Add0~4|datab"
    Warning (332126): Node "alu_0|out~51|datab"
    Warning (332126): Node "mux_a|out[1]~176|dataa"
    Warning (332126): Node "mux_a|out[1]~176|combout"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_mult1|dataa[3]"
    Warning (332126): Node "alu_0|Add0~2|dataa"
    Warning (332126): Node "alu_0|Add2~2|datab"
    Warning (332126): Node "alu_0|Mux14~1|datac"
    Warning (332126): Node "alu_0|Mux14|datac"
    Warning (332126): Node "alu_0|Add1~2|datab"
    Warning (332126): Node "alu_0|out~50|datac"
    Warning (332126): Node "mux_a|out[0]~11|datab"
    Warning (332126): Node "mux_a|out[0]~11|combout"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_mult1|dataa[2]"
    Warning (332126): Node "alu_0|Mux15~9|datad"
    Warning (332126): Node "alu_0|Add2~0|dataa"
    Warning (332126): Node "alu_0|Mux15~16|datad"
    Warning (332126): Node "alu_0|Add1~0|datab"
    Warning (332126): Node "alu_0|Add0~0|dataa"
    Warning (332126): Node "mux_a|out[3]~154|dataa"
    Warning (332126): Node "mux_a|out[3]~154|combout"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_mult1|dataa[5]"
    Warning (332126): Node "alu_0|Add1~6|dataa"
    Warning (332126): Node "alu_0|Add0~6|dataa"
    Warning (332126): Node "alu_0|Mux12~1|datad"
    Warning (332126): Node "alu_0|Add2~6|dataa"
    Warning (332126): Node "alu_0|Mux12|datad"
    Warning (332126): Node "mux_a|out[15]~22|dataa"
    Warning (332126): Node "mux_a|out[15]~22|combout"
    Warning (332126): Node "mult_0|Mult0|auto_generated|mac_mult1|dataa[17]"
    Warning (332126): Node "alu_0|Mux15~15|dataa"
    Warning (332126): Node "alu_0|Mux15~14|dataa"
    Warning (332126): Node "alu_0|add_ab[15]~0|datab"
    Warning (332126): Node "alu_0|Mux15~18|datab"
    Warning (332126): Node "alu_0|sub_ab[15]~0|dataa"
    Warning (332126): Node "alu_0|sub_ba[15]~1|datab"
    Warning (332126): Node "alu_0|Mux0~3|dataa"
    Warning (332126): Node "ctl_unit|ula_op[2]~2|datad"
    Warning (332126): Node "ctl_unit|ula_op[2]~2|combout"
    Warning (332126): Node "alu_0|Mux0~0|datad"
    Warning (332126): Node "alu_0|Mux15~9|dataa"
    Warning (332126): Node "alu_0|Mux15~17|dataa"
    Warning (332126): Node "alu_0|Mux2~13|datac"
    Warning (332126): Node "alu_0|Mux2~10|datac"
    Warning (332126): Node "alu_0|Mux2~11|datac"
    Warning (332126): Node "alu_0|Mux0~3|datad"
    Warning (332126): Node "alu_0|zero~0|datad"
    Warning (332126): Node "alu_0|zero~0|combout"
    Warning (332126): Node "ctl_unit|always1~15|datad"
Critical Warning (332081): Design contains combinational loop of 1016 nodes. Estimating the delays through the loop.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -12.874
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -12.874           -2902.542 control_unit:ctl_unit|state 
    Info (332119):   -11.471            -154.058 clk 
Info (332146): Worst-case hold slack is -0.222
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.222              -0.434 control_unit:ctl_unit|state 
    Info (332119):     0.046               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -24.845 clk 
    Info (332119):    -1.285            -370.080 control_unit:ctl_unit|state 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -11.892
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -11.892           -2674.568 control_unit:ctl_unit|state 
    Info (332119):   -10.546            -141.091 clk 
Info (332146): Worst-case hold slack is -0.094
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.094              -0.175 control_unit:ctl_unit|state 
    Info (332119):     0.112               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -24.845 clk 
    Info (332119):    -1.285            -370.080 control_unit:ctl_unit|state 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.148
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.148           -1333.671 control_unit:ctl_unit|state 
    Info (332119):    -5.327             -69.045 clk 
Info (332146): Worst-case hold slack is -0.320
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.320              -2.742 control_unit:ctl_unit|state 
    Info (332119):    -0.234              -0.448 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -21.045 clk 
    Info (332119):    -1.000            -288.000 control_unit:ctl_unit|state 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 1022 warnings
    Info: Peak virtual memory: 891 megabytes
    Info: Processing ended: Tue Nov 14 23:07:04 2017
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:03


