
tp3-Entregable.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         000000dc  00800100  00000384  00000418  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000384  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000111  008001dc  008001dc  000004f4  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  000004f4  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000524  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000108  00000000  00000000  00000564  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000de2  00000000  00000000  0000066c  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 0000095b  00000000  00000000  0000144e  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   000006bf  00000000  00000000  00001da9  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  000002b8  00000000  00000000  00002468  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    000005f3  00000000  00000000  00002720  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    0000051b  00000000  00000000  00002d13  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 000000c8  00000000  00000000  0000322e  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
   8:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
   c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  10:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  14:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  18:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  1c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  20:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  24:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  28:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  2c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  30:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  34:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  38:	0c 94 9a 00 	jmp	0x134	; 0x134 <__vector_14>
  3c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  40:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  44:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  48:	0c 94 7b 01 	jmp	0x2f6	; 0x2f6 <__vector_18>
  4c:	0c 94 39 01 	jmp	0x272	; 0x272 <__vector_19>
  50:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  54:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  58:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  5c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  60:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  64:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_copy_data>:
  74:	11 e0       	ldi	r17, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	e4 e8       	ldi	r30, 0x84	; 132
  7c:	f3 e0       	ldi	r31, 0x03	; 3
  7e:	02 c0       	rjmp	.+4      	; 0x84 <__do_copy_data+0x10>
  80:	05 90       	lpm	r0, Z+
  82:	0d 92       	st	X+, r0
  84:	ac 3d       	cpi	r26, 0xDC	; 220
  86:	b1 07       	cpc	r27, r17
  88:	d9 f7       	brne	.-10     	; 0x80 <__do_copy_data+0xc>

0000008a <__do_clear_bss>:
  8a:	22 e0       	ldi	r18, 0x02	; 2
  8c:	ac ed       	ldi	r26, 0xDC	; 220
  8e:	b1 e0       	ldi	r27, 0x01	; 1
  90:	01 c0       	rjmp	.+2      	; 0x94 <.do_clear_bss_start>

00000092 <.do_clear_bss_loop>:
  92:	1d 92       	st	X+, r1

00000094 <.do_clear_bss_start>:
  94:	ad 3e       	cpi	r26, 0xED	; 237
  96:	b2 07       	cpc	r27, r18
  98:	e1 f7       	brne	.-8      	; 0x92 <.do_clear_bss_loop>
  9a:	0e 94 53 00 	call	0xa6	; 0xa6 <main>
  9e:	0c 94 c0 01 	jmp	0x380	; 0x380 <_exit>

000000a2 <__bad_interrupt>:
  a2:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000a6 <main>:

#include "main.h"
uint8_t aux = 0;
void main(void){
	// Set baud rate to 9600
	UART_Init(BR9600);
  a6:	87 e6       	ldi	r24, 0x67	; 103
  a8:	0e 94 be 00 	call	0x17c	; 0x17c <UART_Init>
	
	//UART_TX_Interrupt_Enable();
	
	//UART_RX_Interrupt_Enable();
	
	MENU_Show_Menu();
  ac:	0e 94 5d 00 	call	0xba	; 0xba <MENU_Show_Menu>
	
	SEOS_Init_Timer();	
  b0:	0e 94 72 00 	call	0xe4	; 0xe4 <SEOS_Init_Timer>
	
	while (1){
		SEOS_Dispatch_Tasks();
  b4:	0e 94 8f 00 	call	0x11e	; 0x11e <SEOS_Dispatch_Tasks>
  b8:	fd cf       	rjmp	.-6      	; 0xb4 <main+0xe>

000000ba <MENU_Show_Menu>:
#include "menu.h"

void MENU_Show_Menu(void)
{
	// El men칰 se escribe en el buffer de transmisi칩n
 	UART_Write_String_To_Buffer("Menu:\n\r");
  ba:	80 e0       	ldi	r24, 0x00	; 0
  bc:	91 e0       	ldi	r25, 0x01	; 1
  be:	0e 94 e2 00 	call	0x1c4	; 0x1c4 <UART_Write_String_To_Buffer>
    UART_Write_String_To_Buffer("	* PLAY: reproduce la cancion seleccionada\n\r");
  c2:	88 e0       	ldi	r24, 0x08	; 8
  c4:	91 e0       	ldi	r25, 0x01	; 1
  c6:	0e 94 e2 00 	call	0x1c4	; 0x1c4 <UART_Write_String_To_Buffer>
    UART_Write_String_To_Buffer("	* STOP: detiene la reproduccion del sonido en curso\n\r");
  ca:	85 e3       	ldi	r24, 0x35	; 53
  cc:	91 e0       	ldi	r25, 0x01	; 1
  ce:	0e 94 e2 00 	call	0x1c4	; 0x1c4 <UART_Write_String_To_Buffer>
    UART_Write_String_To_Buffer("	* NUM: numero de cancion a seleccionar de la lista [1 a N]\n\r");
  d2:	8c e6       	ldi	r24, 0x6C	; 108
  d4:	91 e0       	ldi	r25, 0x01	; 1
  d6:	0e 94 e2 00 	call	0x1c4	; 0x1c4 <UART_Write_String_To_Buffer>
    UART_Write_String_To_Buffer("	* RESET: reinicia el sistema al estado inicial\n\r");
  da:	8a ea       	ldi	r24, 0xAA	; 170
  dc:	91 e0       	ldi	r25, 0x01	; 1
  de:	0e 94 e2 00 	call	0x1c4	; 0x1c4 <UART_Write_String_To_Buffer>
  e2:	08 95       	ret

000000e4 <SEOS_Init_Timer>:

void SEOS_Init_Timer() {
	// ------------------------ Timer 0 ------------------------
	
	// Configuro una interrupci칩n cada 1 mseg
	OCR0A = 248;			//124 para 8MHz y 248 para 16MHz
  e4:	88 ef       	ldi	r24, 0xF8	; 248
  e6:	87 bd       	out	0x27, r24	; 39
	TCCR0A = (1<<WGM01);   // Modo CTC, clock interno, prescalador 64
  e8:	82 e0       	ldi	r24, 0x02	; 2
  ea:	84 bd       	out	0x24, r24	; 36
	TCCR0B = (1<<CS01)|(1<<CS00);   // Modo CTC, clock interno, prescalador 64
  ec:	93 e0       	ldi	r25, 0x03	; 3
  ee:	95 bd       	out	0x25, r25	; 37
	TIMSK0 = (1<<OCIE0A);   // Habilito Timer 0 en modo de interrupci칩n de comparaci칩n
  f0:	80 93 6e 00 	sts	0x006E, r24	; 0x80006e <__TEXT_REGION_LENGTH__+0x7f806e>
	
	
	// ------------------------ Timer 1 ------------------------
	
	TCCR1A|=(1<<COM1A0);// Configuro Timer1 para clk con prescaler P=1, modo CTC y salida por pin
  f4:	e0 e8       	ldi	r30, 0x80	; 128
  f6:	f0 e0       	ldi	r31, 0x00	; 0
  f8:	80 81       	ld	r24, Z
  fa:	80 64       	ori	r24, 0x40	; 64
  fc:	80 83       	st	Z, r24
	TCCR1B|=(1<<WGM12)|(1<<CS10);
  fe:	e1 e8       	ldi	r30, 0x81	; 129
 100:	f0 e0       	ldi	r31, 0x00	; 0
 102:	80 81       	ld	r24, Z
 104:	89 60       	ori	r24, 0x09	; 9
 106:	80 83       	st	Z, r24
	DDRB|=(1<<PINB1); // El PIN1 del PORTB ser치 el pin de salida
 108:	84 b1       	in	r24, 0x04	; 4
 10a:	82 60       	ori	r24, 0x02	; 2
 10c:	84 b9       	out	0x04, r24	; 4


	//Habilito la m치scara de interrupciones
	
	sei();
 10e:	78 94       	sei
 110:	08 95       	ret

00000112 <SEOS_Schedule_Tasks>:

uint8_t contador_UART = 0;
uint8_t error_uart = 0;

void SEOS_Schedule_Tasks() {
	UART_flag=1; //actualizar periferico
 112:	81 e0       	ldi	r24, 0x01	; 1
 114:	80 93 de 01 	sts	0x01DE, r24	; 0x8001de <UART_flag>
	MENU_flag=1; //actualizar menu
 118:	80 93 dd 01 	sts	0x01DD, r24	; 0x8001dd <MENU_flag>
 11c:	08 95       	ret

0000011e <SEOS_Dispatch_Tasks>:
}

void SEOS_Dispatch_Tasks() {
	if (UART_flag) {
 11e:	80 91 de 01 	lds	r24, 0x01DE	; 0x8001de <UART_flag>
 122:	88 23       	and	r24, r24
 124:	31 f0       	breq	.+12     	; 0x132 <SEOS_Dispatch_Tasks+0x14>
		UART_flag=0;
 126:	10 92 de 01 	sts	0x01DE, r1	; 0x8001de <UART_flag>
		UART_Update(&error_uart);
 12a:	8c ed       	ldi	r24, 0xDC	; 220
 12c:	91 e0       	ldi	r25, 0x01	; 1
 12e:	0e 94 09 01 	call	0x212	; 0x212 <UART_Update>
 132:	08 95       	ret

00000134 <__vector_14>:
// 	}
}

// Control de la duraci涌쪑 del sonido
ISR (TIMER0_COMPA_vect) // ISR para la interrupci涌쪑 de comparaci涌쪑 del Timer 0
{
 134:	1f 92       	push	r1
 136:	0f 92       	push	r0
 138:	0f b6       	in	r0, 0x3f	; 63
 13a:	0f 92       	push	r0
 13c:	11 24       	eor	r1, r1
 13e:	2f 93       	push	r18
 140:	3f 93       	push	r19
 142:	4f 93       	push	r20
 144:	5f 93       	push	r21
 146:	6f 93       	push	r22
 148:	7f 93       	push	r23
 14a:	8f 93       	push	r24
 14c:	9f 93       	push	r25
 14e:	af 93       	push	r26
 150:	bf 93       	push	r27
 152:	ef 93       	push	r30
 154:	ff 93       	push	r31
	SEOS_Schedule_Tasks();
 156:	0e 94 89 00 	call	0x112	; 0x112 <SEOS_Schedule_Tasks>
 15a:	ff 91       	pop	r31
 15c:	ef 91       	pop	r30
 15e:	bf 91       	pop	r27
 160:	af 91       	pop	r26
 162:	9f 91       	pop	r25
 164:	8f 91       	pop	r24
 166:	7f 91       	pop	r23
 168:	6f 91       	pop	r22
 16a:	5f 91       	pop	r21
 16c:	4f 91       	pop	r20
 16e:	3f 91       	pop	r19
 170:	2f 91       	pop	r18
 172:	0f 90       	pop	r0
 174:	0f be       	out	0x3f, r0	; 63
 176:	0f 90       	pop	r0
 178:	1f 90       	pop	r1
 17a:	18 95       	reti

0000017c <UART_Init>:
    if (UCSR0A & (1 << RXC0)){
        *dato = UDR0;
        return 1;
    } else
		return 0;
}
 17c:	e1 ec       	ldi	r30, 0xC1	; 193
 17e:	f0 e0       	ldi	r31, 0x00	; 0
 180:	10 82       	st	Z, r1
 182:	96 e0       	ldi	r25, 0x06	; 6
 184:	90 93 c2 00 	sts	0x00C2, r25	; 0x8000c2 <__TEXT_REGION_LENGTH__+0x7f80c2>
 188:	10 92 c5 00 	sts	0x00C5, r1	; 0x8000c5 <__TEXT_REGION_LENGTH__+0x7f80c5>
 18c:	80 93 c4 00 	sts	0x00C4, r24	; 0x8000c4 <__TEXT_REGION_LENGTH__+0x7f80c4>
 190:	80 81       	ld	r24, Z
 192:	88 60       	ori	r24, 0x08	; 8
 194:	80 83       	st	Z, r24
 196:	80 81       	ld	r24, Z
 198:	80 61       	ori	r24, 0x10	; 16
 19a:	80 83       	st	Z, r24
 19c:	08 95       	ret

0000019e <UART_TX_Interrupt_Enable>:
 19e:	e1 ec       	ldi	r30, 0xC1	; 193
 1a0:	f0 e0       	ldi	r31, 0x00	; 0
 1a2:	80 81       	ld	r24, Z
 1a4:	80 62       	ori	r24, 0x20	; 32
 1a6:	80 83       	st	Z, r24
 1a8:	08 95       	ret

000001aa <UART_Write_Char_To_Buffer>:
 1aa:	90 91 e0 01 	lds	r25, 0x01E0	; 0x8001e0 <TXindice_escritura>
 1ae:	e9 2f       	mov	r30, r25
 1b0:	f0 e0       	ldi	r31, 0x00	; 0
 1b2:	ed 51       	subi	r30, 0x1D	; 29
 1b4:	fe 4f       	sbci	r31, 0xFE	; 254
 1b6:	80 83       	st	Z, r24
 1b8:	9f 5f       	subi	r25, 0xFF	; 255
 1ba:	90 93 e0 01 	sts	0x01E0, r25	; 0x8001e0 <TXindice_escritura>
 1be:	0e 94 cf 00 	call	0x19e	; 0x19e <UART_TX_Interrupt_Enable>
 1c2:	08 95       	ret

000001c4 <UART_Write_String_To_Buffer>:
 1c4:	ef 92       	push	r14
 1c6:	ff 92       	push	r15
 1c8:	1f 93       	push	r17
 1ca:	cf 93       	push	r28
 1cc:	df 93       	push	r29
 1ce:	00 d0       	rcall	.+0      	; 0x1d0 <UART_Write_String_To_Buffer+0xc>
 1d0:	cd b7       	in	r28, 0x3d	; 61
 1d2:	de b7       	in	r29, 0x3e	; 62
 1d4:	7c 01       	movw	r14, r24
 1d6:	1a 82       	std	Y+2, r1	; 0x02
 1d8:	19 82       	std	Y+1, r1	; 0x01
 1da:	10 e0       	ldi	r17, 0x00	; 0
 1dc:	06 c0       	rjmp	.+12     	; 0x1ea <UART_Write_String_To_Buffer+0x26>
 1de:	be 01       	movw	r22, r28
 1e0:	6f 5f       	subi	r22, 0xFF	; 255
 1e2:	7f 4f       	sbci	r23, 0xFF	; 255
 1e4:	0e 94 d5 00 	call	0x1aa	; 0x1aa <UART_Write_Char_To_Buffer>
 1e8:	1f 5f       	subi	r17, 0xFF	; 255
 1ea:	f7 01       	movw	r30, r14
 1ec:	e1 0f       	add	r30, r17
 1ee:	f1 1d       	adc	r31, r1
 1f0:	80 81       	ld	r24, Z
 1f2:	81 11       	cpse	r24, r1
 1f4:	f4 cf       	rjmp	.-24     	; 0x1de <UART_Write_String_To_Buffer+0x1a>
 1f6:	0f 90       	pop	r0
 1f8:	0f 90       	pop	r0
 1fa:	df 91       	pop	r29
 1fc:	cf 91       	pop	r28
 1fe:	1f 91       	pop	r17
 200:	ff 90       	pop	r15
 202:	ef 90       	pop	r14
 204:	08 95       	ret

00000206 <UART_RX_Interrupt_Enable>:
 206:	e1 ec       	ldi	r30, 0xC1	; 193
 208:	f0 e0       	ldi	r31, 0x00	; 0
 20a:	80 81       	ld	r24, Z
 20c:	80 68       	ori	r24, 0x80	; 128
 20e:	80 83       	st	Z, r24
 210:	08 95       	ret

00000212 <UART_Update>:
 212:	cf 93       	push	r28
 214:	df 93       	push	r29
 216:	cd b7       	in	r28, 0x3d	; 61
 218:	de b7       	in	r29, 0x3e	; 62
 21a:	64 97       	sbiw	r28, 0x14	; 20
 21c:	0f b6       	in	r0, 0x3f	; 63
 21e:	f8 94       	cli
 220:	de bf       	out	0x3e, r29	; 62
 222:	0f be       	out	0x3f, r0	; 63
 224:	cd bf       	out	0x3d, r28	; 61
 226:	0e 94 03 01 	call	0x206	; 0x206 <UART_RX_Interrupt_Enable>
 22a:	80 91 e2 01 	lds	r24, 0x01E2	; 0x8001e2 <FLAG_datos_recibidos>
 22e:	88 23       	and	r24, r24
 230:	89 f0       	breq	.+34     	; 0x254 <UART_Update+0x42>
 232:	40 91 df 01 	lds	r20, 0x01DF	; 0x8001df <RXindice_escritura>
 236:	50 e0       	ldi	r21, 0x00	; 0
 238:	63 ee       	ldi	r22, 0xE3	; 227
 23a:	72 e0       	ldi	r23, 0x02	; 2
 23c:	ce 01       	movw	r24, r28
 23e:	01 96       	adiw	r24, 0x01	; 1
 240:	0e 94 b7 01 	call	0x36e	; 0x36e <memcpy>
 244:	ce 01       	movw	r24, r28
 246:	01 96       	adiw	r24, 0x01	; 1
 248:	0e 94 e2 00 	call	0x1c4	; 0x1c4 <UART_Write_String_To_Buffer>
 24c:	10 92 e2 01 	sts	0x01E2, r1	; 0x8001e2 <FLAG_datos_recibidos>
 250:	10 92 df 01 	sts	0x01DF, r1	; 0x8001df <RXindice_escritura>
 254:	64 96       	adiw	r28, 0x14	; 20
 256:	0f b6       	in	r0, 0x3f	; 63
 258:	f8 94       	cli
 25a:	de bf       	out	0x3e, r29	; 62
 25c:	0f be       	out	0x3f, r0	; 63
 25e:	cd bf       	out	0x3d, r28	; 61
 260:	df 91       	pop	r29
 262:	cf 91       	pop	r28
 264:	08 95       	ret

00000266 <UART_RX_Interrupt_Disable>:
 266:	e1 ec       	ldi	r30, 0xC1	; 193
 268:	f0 e0       	ldi	r31, 0x00	; 0
 26a:	80 81       	ld	r24, Z
 26c:	8f 77       	andi	r24, 0x7F	; 127
 26e:	80 83       	st	Z, r24
 270:	08 95       	ret

00000272 <__vector_19>:

// Foreground - Consumidor, esperamos a que la tarea de background genere los datos y los transmisitmos
ISR(USART_UDRE_vect) {
 272:	1f 92       	push	r1
 274:	0f 92       	push	r0
 276:	0f b6       	in	r0, 0x3f	; 63
 278:	0f 92       	push	r0
 27a:	11 24       	eor	r1, r1
 27c:	2f 93       	push	r18
 27e:	3f 93       	push	r19
 280:	4f 93       	push	r20
 282:	5f 93       	push	r21
 284:	6f 93       	push	r22
 286:	7f 93       	push	r23
 288:	8f 93       	push	r24
 28a:	9f 93       	push	r25
 28c:	af 93       	push	r26
 28e:	bf 93       	push	r27
 290:	ef 93       	push	r30
 292:	ff 93       	push	r31
	if (TXindice_lectura == TXindice_escritura) {
 294:	80 91 e1 01 	lds	r24, 0x01E1	; 0x8001e1 <TXindice_lectura>
 298:	90 91 e0 01 	lds	r25, 0x01E0	; 0x8001e0 <TXindice_escritura>
 29c:	89 13       	cpse	r24, r25
 29e:	06 c0       	rjmp	.+12     	; 0x2ac <__vector_19+0x3a>
		// Se han transmitido todos los datos en el buffer
		UCSR0B &= ~(1 << UDRIE0);  // Deshabilitar la interrupci蚤 de registro de datos vac癌
 2a0:	e1 ec       	ldi	r30, 0xC1	; 193
 2a2:	f0 e0       	ldi	r31, 0x00	; 0
 2a4:	80 81       	ld	r24, Z
 2a6:	8f 7d       	andi	r24, 0xDF	; 223
 2a8:	80 83       	st	Z, r24
 2aa:	14 c0       	rjmp	.+40     	; 0x2d4 <__vector_19+0x62>
		} else {
		if (TX_buffer[TXindice_lectura] != '\0') {
 2ac:	e8 2f       	mov	r30, r24
 2ae:	f0 e0       	ldi	r31, 0x00	; 0
 2b0:	ed 51       	subi	r30, 0x1D	; 29
 2b2:	fe 4f       	sbci	r31, 0xFE	; 254
 2b4:	90 81       	ld	r25, Z
 2b6:	99 23       	and	r25, r25
 2b8:	31 f0       	breq	.+12     	; 0x2c6 <__vector_19+0x54>
			UDR0 = TX_buffer[TXindice_lectura++];  // Enviar el siguiente car徑ter del buffer
 2ba:	8f 5f       	subi	r24, 0xFF	; 255
 2bc:	80 93 e1 01 	sts	0x01E1, r24	; 0x8001e1 <TXindice_lectura>
 2c0:	90 93 c6 00 	sts	0x00C6, r25	; 0x8000c6 <__TEXT_REGION_LENGTH__+0x7f80c6>
 2c4:	07 c0       	rjmp	.+14     	; 0x2d4 <__vector_19+0x62>
			} else {
			// Fin de mensaje (car徑ter nulo '\0')
			UCSR0B &= ~(1 << UDRIE0);  // Deshabilitar la interrupci蚤 de registro de datos vac癌
 2c6:	e1 ec       	ldi	r30, 0xC1	; 193
 2c8:	f0 e0       	ldi	r31, 0x00	; 0
 2ca:	80 81       	ld	r24, Z
 2cc:	8f 7d       	andi	r24, 0xDF	; 223
 2ce:	80 83       	st	Z, r24
			UART_RX_Interrupt_Enable();  // Habilitar interrupci蚤 de recepci蚤 USART
 2d0:	0e 94 03 01 	call	0x206	; 0x206 <UART_RX_Interrupt_Enable>
		}
	}
}
 2d4:	ff 91       	pop	r31
 2d6:	ef 91       	pop	r30
 2d8:	bf 91       	pop	r27
 2da:	af 91       	pop	r26
 2dc:	9f 91       	pop	r25
 2de:	8f 91       	pop	r24
 2e0:	7f 91       	pop	r23
 2e2:	6f 91       	pop	r22
 2e4:	5f 91       	pop	r21
 2e6:	4f 91       	pop	r20
 2e8:	3f 91       	pop	r19
 2ea:	2f 91       	pop	r18
 2ec:	0f 90       	pop	r0
 2ee:	0f be       	out	0x3f, r0	; 63
 2f0:	0f 90       	pop	r0
 2f2:	1f 90       	pop	r1
 2f4:	18 95       	reti

000002f6 <__vector_18>:

// Foreground - Productor
ISR(USART_RX_vect) {
 2f6:	1f 92       	push	r1
 2f8:	0f 92       	push	r0
 2fa:	0f b6       	in	r0, 0x3f	; 63
 2fc:	0f 92       	push	r0
 2fe:	11 24       	eor	r1, r1
 300:	2f 93       	push	r18
 302:	3f 93       	push	r19
 304:	4f 93       	push	r20
 306:	5f 93       	push	r21
 308:	6f 93       	push	r22
 30a:	7f 93       	push	r23
 30c:	8f 93       	push	r24
 30e:	9f 93       	push	r25
 310:	af 93       	push	r26
 312:	bf 93       	push	r27
 314:	ef 93       	push	r30
 316:	ff 93       	push	r31
	char aux = UDR0;
 318:	90 91 c6 00 	lds	r25, 0x00C6	; 0x8000c6 <__TEXT_REGION_LENGTH__+0x7f80c6>
	if (aux != '\r'){
 31c:	9d 30       	cpi	r25, 0x0D	; 13
 31e:	59 f0       	breq	.+22     	; 0x336 <__vector_18+0x40>
		RX_buffer[RXindice_escritura] = aux;
 320:	80 91 df 01 	lds	r24, 0x01DF	; 0x8001df <RXindice_escritura>
 324:	e8 2f       	mov	r30, r24
 326:	f0 e0       	ldi	r31, 0x00	; 0
 328:	ed 51       	subi	r30, 0x1D	; 29
 32a:	fd 4f       	sbci	r31, 0xFD	; 253
 32c:	90 83       	st	Z, r25
		RXindice_escritura++;
 32e:	8f 5f       	subi	r24, 0xFF	; 255
 330:	80 93 df 01 	sts	0x01DF, r24	; 0x8001df <RXindice_escritura>
 334:	0b c0       	rjmp	.+22     	; 0x34c <__vector_18+0x56>
	}else{
		RX_buffer[RXindice_escritura] = '\0';
 336:	e0 91 df 01 	lds	r30, 0x01DF	; 0x8001df <RXindice_escritura>
 33a:	f0 e0       	ldi	r31, 0x00	; 0
 33c:	ed 51       	subi	r30, 0x1D	; 29
 33e:	fd 4f       	sbci	r31, 0xFD	; 253
 340:	10 82       	st	Z, r1
		FLAG_datos_recibidos = 1;
 342:	81 e0       	ldi	r24, 0x01	; 1
 344:	80 93 e2 01 	sts	0x01E2, r24	; 0x8001e2 <FLAG_datos_recibidos>
		UART_RX_Interrupt_Disable();
 348:	0e 94 33 01 	call	0x266	; 0x266 <UART_RX_Interrupt_Disable>
	}
 34c:	ff 91       	pop	r31
 34e:	ef 91       	pop	r30
 350:	bf 91       	pop	r27
 352:	af 91       	pop	r26
 354:	9f 91       	pop	r25
 356:	8f 91       	pop	r24
 358:	7f 91       	pop	r23
 35a:	6f 91       	pop	r22
 35c:	5f 91       	pop	r21
 35e:	4f 91       	pop	r20
 360:	3f 91       	pop	r19
 362:	2f 91       	pop	r18
 364:	0f 90       	pop	r0
 366:	0f be       	out	0x3f, r0	; 63
 368:	0f 90       	pop	r0
 36a:	1f 90       	pop	r1
 36c:	18 95       	reti

0000036e <memcpy>:
 36e:	fb 01       	movw	r30, r22
 370:	dc 01       	movw	r26, r24
 372:	02 c0       	rjmp	.+4      	; 0x378 <memcpy+0xa>
 374:	01 90       	ld	r0, Z+
 376:	0d 92       	st	X+, r0
 378:	41 50       	subi	r20, 0x01	; 1
 37a:	50 40       	sbci	r21, 0x00	; 0
 37c:	d8 f7       	brcc	.-10     	; 0x374 <memcpy+0x6>
 37e:	08 95       	ret

00000380 <_exit>:
 380:	f8 94       	cli

00000382 <__stop_program>:
 382:	ff cf       	rjmp	.-2      	; 0x382 <__stop_program>
