---
layout:     post
title:      "按键消抖控制led"
subtitle:   ""
date:       2024-1-25
author:     "roroliang"
header-img: ""
tags:
    - FPGA
    - verilog
---

# 作业3-按键消抖控制led不同状态

[TOC]



## 系统架构设计

![key_led.drawio](https://typora-1323662738.cos.ap-chongqing.myqcloud.com/typora/key_led.drawio.png)

整个系统分为4个模块

### 一个key_clr(消抖模块)需要使用两次

##### 时序分析

![image-20240115153621616](https://typora-1323662738.cos.ap-chongqing.myqcloud.com/typora/image-20240115153621616.png)

##### .v文件

```verilog
module key_clr(
	input			clk,
    input			rst_n,
    input	   		key_in,
    output	reg 	key_down

);
    
    parameter TIME_20ms=1_000_000;
    
    
    reg				key_r0;//用什么类型呢？
    reg				key_r1;
    reg				key_r2;
    wire			n_edge;
    wire			add_cnt;
    wire			end_cnt;
    reg				flag;
    reg		[19:0]	delay_cnt;
    
    
    //打三拍
    //结构为触发器
    always@(posedge clk,negedge rst_n)begin
        if(!rst_n)begin
            key_r0 <= 1'b1;
            key_r1 <= 1'b1;
            key_r2 <= 1'b1;//出错此处，给所有的都赋初值
        end
        else begin
            key_r0<=key_in;
            key_r1<=key_r0;
            key_r2<=key_r1;
        end
    end
    //得到下降沿标志信号
    assign n_edge=~key_r1 & key_r2;
    
    //得到flag的值
    always@(posedge clk,negedge rst_n)begin
        if(!rst_n)begin
            flag<=1'b0;
        end
        else if(n_edge)begin
            flag<=1'b1;
        end
        else if(end_cnt)begin
            flag<=1'b0;
        end
        else begin
            flag<=flag;
        end
    end
    
    //计数器
    always@(posedge clk,negedge rst_n)begin
        if(!rst_n)begin
        	delay_cnt<=1'b0;
        end
        else if(add_cnt)begin
            if(end_cnt)begin
                delay_cnt<=1'b0;
            end
            else begin
                delay_cnt<=delay_cnt+1'b1;
            end
        end
    end
    assign add_cnt=flag;
    assign end_cnt=add_cnt&&delay_cnt==TIME_20ms-1;//出错
    
    
    //产生key_down
    
    always@(posedge clk,negedge rst_n)begin
        if(!rst_n)begin
            key_down<=1'b0;
        end
        else if(end_cnt)begin
            if(!key_r2)begin
                key_down=1'b1;
            end
            else begin
                key_down=1'b0;
            end
        end 
        else begin
        	key_down=1'b0;
        end
    end
endmodule  
```

##### tb文件

```verilog
`timescale 1ns/1ns
module	tb_key_clr();
    
    //激励信号定义
    reg			tb_clk;
    reg			tb_rst_n;
    reg			tb_key_in;
    
    //输出信号定义
    wire	[0:0]	key_down;
    
    parameter CLOCK_CYCLE=20;
    //模块例化
    key_clr init(
        /*input			    */.clk(tb_clk),
        /*input			    */.rst_n(tb_rst_n),
        /*input			    */.key_in(tb_key_in),
        /*output	reg 	*/.key_down(key_down)
    );
    
    //产生时钟
    initial tb_clk=1'b0;
    always	#(CLOCK_CYCLE/2)	tb_clk=~tb_clk;
    integer i=0;
    //产生激励信号
    initial begin
        tb_rst_n=1'b1;
        tb_key_in=1'b1;
        #(CLOCK_CYCLE*2);
        tb_rst_n=1'b0;
        #(CLOCK_CYCLE*20);
        tb_rst_n=1'b1;
        #3;
        //模块按键按下
        tb_key_in=1'b0;
        repeat(10)begin
            i={$random}%100;//{}产生随机正整数
            #i;
            tb_key_in=$random;//1以内
        end
        tb_key_in=1'b0;
		wait(init.end_cnt==1);
        #(CLOCK_CYCLE*100);
			 
		$stop;
    end

endmodule
```

##### modelsim仿真



![image-20240116172700324](https://typora-1323662738.cos.ap-chongqing.myqcloud.com/typora/image-20240116172700324.png)

- 刚开始信号初始化，当进入时钟第一个上升沿时key_r0开始出现值，然后经过触发器的作用得到key_r1,key_r2,然后相互作用后n_edge出现值，该消抖电路开始正常工作。
- 当复位信号（低电平有效）拉低时，key_down信号，flag信号也拉低，计数出现赋值为0。

------

![image-20240116191106117](https://typora-1323662738.cos.ap-chongqing.myqcloud.com/typora/image-20240116191106117.png)

- 直到复位信号拉高，key_in经过443ns被拉低，之后产生r1取反与r2按位与运算得到n_edge，此时flag与add_cnt拉高在下一个时钟上升沿检测到然后计数开始。

---

![image-20240116195619006](https://typora-1323662738.cos.ap-chongqing.myqcloud.com/typora/image-20240116195619006.png)

- repeat十次产生随机数，延时模拟输入信号。

---

![image-20240116201303439](https://typora-1323662738.cos.ap-chongqing.myqcloud.com/typora/image-20240116201303439.png)

- 延时20ms计数结束，产生end_cnt,在时钟上升沿产生一个key_down

### 一个led_contrl(led控制模块)

```verilog
module led_contrl(
	input			clk,
    input			rst_n,
    input	[1:0]	key_down,
    output reg	[3:0]	led_out
);
    reg 	[1:0]	flag_led;
	 wire	[3:0]		led_1;
	 wire	[3:0]		led_2;

	 
    //buling模块例化
    buling u1(
        /*input				*/.clk  (clk),
        /*input				*/.rst_n(rst_n),
        /*input				*/.key_down(key_down[1]),
        /*output			*/.led_buling  (led_1) 
    );
	led_water u2(
        /*input				    */.clk     (clk),
        /*input				    */.rst_n   (rst_n),
        /*input				    */.key_down(key_down[0]),
        /*output	reg [3:0]	*/.led_water (led_2) 
);


//u1,u2直接连接输出，但不确定是连的哪个，加判断条件
    always@(posedge clk,negedge rst_n)begin
        if(!rst_n)begin
            flag_led<=2'b00;
        end
        else if(key_down[0])begin
            flag_led<=2'b01;
        end
        else if(key_down[1])begin
            flag_led<=2'b10;
        end
    end
    
    
    always@(posedge clk,negedge rst_n)begin
        if(!rst_n)begin
            led_out<=4'b0000;
        end
        else if(flag_led<=2'b01)begin
            led_out<=led_2;
        end
        else if(flag_led<=2'b10)begin
            led_out<=led_1;
        end
    end
    

endmodule
```











#### led_buling(闪烁模块)

##### 时序分析

![image-20240117101400812](https://typora-1323662738.cos.ap-chongqing.myqcloud.com/typora/image-20240117101400812.png)

##### .v文件

```verilog
module buling(
    input				clk,
    input				rst_n,
    input				key_down,
    output	reg [3:0]	led_buling
);
    parameter	TIME_300ms=15_000_000;
    parameter	cnt_300ms_max=2;
    wire		add_cnt;
    wire		end_cnt;
    reg	[23:0]  cnt;
    
    wire		add_cnt_300ms;
    wire		end_cnt_300ms;
    reg	[1:0]	cnt_300ms;
    
    reg			flag;

//flag
    always@(posedge clk,negedge rst_n)begin
        if(!rst_n)begin
            flag<=1'b0;
        end
        else if(key_down)begin
            flag<=~flag;
        end
        else flag<=flag;
    end
    
    //第一个计数器
    always@(posedge clk,negedge rst_n)begin
        if(!rst_n)begin
            cnt<=1'b0;
        end
        else if(add_cnt)begin
            if(end_cnt)begin
                cnt<=1'b0;
            end
            else begin
                cnt<=cnt+1'b1;
            end
        end
    end
    assign add_cnt=flag;
    assign end_cnt=add_cnt&&cnt==TIME_300ms-1;
    
    //计数300ms次数
    always@(posedge clk,negedge rst_n)begin
        if(!rst_n)begin
            cnt_300ms<=1'b0;
        end
        else if(add_cnt_300ms)begin
            if(end_cnt_300ms)begin
                cnt_300ms<=1'b0;
            end
            else begin
                cnt_300ms<=cnt_300ms+1'b1;
            end
        end
    end
    
    assign add_cnt_300ms=end_cnt;
    assign end_cnt_300ms=add_cnt_300ms&&cnt_300ms==cnt_300ms_max-1;
    
    
    always@(posedge clk,negedge rst_n)begin
        if(!rst_n)begin
            led_buling<=4'b0000;
        end
        else if(cnt_300ms==1'b0)begin
            led_buling<=4'b0000;
        end
        else if(cnt_300ms==1'b1)begin
            led_buling<=4'b1111;
        end
        else begin
            led_buling<=4'b0000;
        end
    end
    
endmodule
```



#### led_water(流水灯模块)

##### 时序图

![image-20240117191041094](https://typora-1323662738.cos.ap-chongqing.myqcloud.com/typora/image-20240117191041094.png)

- 考虑两个key_down的位置和计数300ms的不同位置下会产生的bug

---



##### .v文件

```verilog
module led_water(
    input				clk,
    input				rst_n,
    input				key_down,
    output	reg [3:0]	led_water
);
    parameter	TIME_300ms=15_000_000;
    parameter	cnt_300ms_max=8;
    wire		add_cnt;
    wire		end_cnt;
    reg	[23:0]  cnt;
    
    wire		add_cnt_300ms;
    wire		end_cnt_300ms;
    reg	[3:0]	cnt_300ms;
    
    reg			flag;
//flag
    always@(posedge clk,negedge rst_n)begin
        if(!rst_n)begin
        	flag<=1'b0;
        end
        else if(key_down)begin
            flag<=~flag;
        end
        else flag<=flag;
    end
    
    
    
    //第一个计数器
    always@(posedge clk,negedge rst_n)begin
        if(!rst_n)begin
            cnt<=1'b0;
        end
        else if(add_cnt)begin
            if(end_cnt)begin
                cnt<=1'b0;
            end
            else begin
                cnt<=cnt+1'b1;
            end
        end
    end
    assign add_cnt=flag;
    assign end_cnt=add_cnt&&cnt==TIME_300ms-1;
    
    //计数300ms次数
    always@(posedge clk,negedge rst_n)begin
        if(!rst_n)begin
            cnt_300ms<=1'b0;
        end
        else if(add_cnt_300ms)begin
            if(end_cnt_300ms)begin
                cnt_300ms<=1'b0;
            end
            else begin
                cnt_300ms<=cnt_300ms+1'b1;
            end
        end
    end
    
    assign add_cnt_300ms=end_cnt;
    assign end_cnt_300ms=add_cnt_300ms&&cnt_300ms==cnt_300ms_max-1;

    always@(posedge clk,negedge rst_n)begin
        if(!rst_n)begin
            led_water<=4'b0000;
        end
        else if(cnt_300ms=='d1)begin
            led_water<=4'b0001;
        end
        else if(cnt_300ms=='d2)begin
            led_water<=4'b0011;
        end
        else if(cnt_300ms=='d3)begin
            led_water<=4'b0111;
        end
        else if(cnt_300ms=='d4)begin
            led_water<=4'b1111;
        end
        else if(cnt_300ms=='d5)begin
            led_water<=4'b0111;
        end
        else if(cnt_300ms=='d6)begin
            led_water<=4'b0011;
        end
        else if(cnt_300ms=='d7)begin
            led_water<=4'b0001;
        end
        else if(cnt_300ms=='d0)begin
            led_water<=4'b0000;
        end
        else if(!flag)begin
            led_water<=4'b0000;
        end
    end

endmodule
```

##### tb文件

```verilog
`timescale 1ns/1ns
module tb_led_water();
    reg						tb_clk;
    reg						tb_rst_n;
    wire	   [3:0]		led;
    
    led_water w1(
    /*input				    */.clk  (tb_clk),
    /*input				    */.rst_n(tb_rst_n),
    /*output	           	*/.led  (led)
    );
    parameter		CLOCK_CYCLE=20;
	defparam        tb_led_water.w1.TIME_300ms=20; 
    
    //产生时钟
    initial			tb_clk=1'b0;
    always	#(CLOCK_CYCLE/2)	tb_clk=~tb_clk;
    
    //产生激励
    initial begin
        tb_rst_n=1'b1;
        #25;
        tb_rst_n=1'b0;
        #53;
        tb_rst_n=1'b1;
        
    end
    
endmodule

```

##### 仿真modelsim

![image-20240117154524688](https://typora-1323662738.cos.ap-chongqing.myqcloud.com/typora/image-20240117154524688.png)

[verilog--关于计数器的疑问 - 知乎 (zhihu.com)](https://zhuanlan.zhihu.com/p/136965127#:~:text=第一轮计数 (红线到蓝线)是不是只计了1%2C2。,第一轮中的0表示复位值，而不是计数0。 第二轮开始，满足加一条件了，cnt%3D0%2C1%2C2%2C。 计了3个数。)

- 第一轮计数不是从0开始的问题

---



![image-20240117170719849](https://typora-1323662738.cos.ap-chongqing.myqcloud.com/typora/image-20240117170719849.png)

- cnt_300ms相对于end_cnt滞后一个周期（clk上升沿判断前一个周期的值）

- led相对于cnt_300ms滞后一个周期

---



### 一个顶层top模块

##### .v文件

```verilog
module top(
	input			clk,
    input			rst_n,
    input	[1:0]	key_in,
    output  [3:0]   led_out
);	
    //内部信号定义
    wire [1:0] key_p;//模块内部连接时用wire

    //模块例化
    key_clr key_clr_1(
        /*input			*/.clk     (clk),
        /*input			*/.rst_n   (rst_n),
        /*input	   		*/.key_in  (key_in[0]),
        /*output	 	*/.key_down(key_p[0])
    
    );
    key_clr key_clr_2(
        /*input			*/.clk     (clk),
        /*input			*/.rst_n   (rst_n),
        /*input	   		*/.key_in  (key_in[1]),
        /*output	 	*/.key_down(key_p[1])
    
    );
    led_contrl con(
        /*input			*/.clk     (clk),
        /*input			*/.rst_n   (rst_n),
        /*input			*/.key_down(key_p),
        /*output		*/.led_out     (led_out)
    );
    
endmodule
```

| 错误列表                       |
| ------------------------------ |
| 内部信号声明         ；        |
| 增加新信号时，上一个结尾的符号 |

##### tb文件

```verilog
module led_contrl(
	input			clk,
    input			rst_n,
    input	[1:0]	key_down,
    output reg	[3:0]	led_out
);
    reg 	[1:0]	flag_led;
	 wire	[3:0]		led_1;
	 wire	[3:0]		led_2;

	 
    //buling模块例化
    buling u1(
        /*input				*/.clk  (clk),
        /*input				*/.rst_n(rst_n),
        /*input				*/.key_down(key_down[1]),
        /*output			*/.led_buling  (led_1) 
    );
	led_water u2(
        /*input				    */.clk     (clk),
        /*input				    */.rst_n   (rst_n),
        /*input				    */.key_down(key_down[0]),
        /*output	reg [3:0]	*/.led_water (led_2) 
);


//u1,u2直接连接输出，但不确定是连的哪个，加判断条件
    always@(posedge clk,negedge rst_n)begin
        if(!rst_n)begin
            flag_led<=2'b00;
        end
        else if(key_down[0])begin
            flag_led<=2'b01;
        end
        else if(key_down[1])begin
            flag_led<=2'b10;
        end
    end
    
    
    always@(posedge clk,negedge rst_n)begin
        if(!rst_n)begin
            led_out<=4'b0000;
        end
        else if(flag_led<=2'b01)begin
            led_out<=led_2;
        end
        else if(flag_led<=2'b10)begin
            led_out<=led_1;
        end
    end
    

endmodule
```

##### modelsim仿真

复位信号拉低，led灯的状态都为0

![image-20240124225939265](https://typora-1323662738.cos.ap-chongqing.myqcloud.com/typora/image-20240124225939265.png)

![](https://typora-1323662738.cos.ap-chongqing.myqcloud.com/typora/image-20240124225958596.png)

符合.v文件中的电路设计

![image-20240124225843936](https://typora-1323662738.cos.ap-chongqing.myqcloud.com/typora/image-20240124225843936.png)

------

```verilog
        tb_key_in=2'b10;
        repeat(20)begin
            i={$random}%100;
            #i;
            tb_key_in[0]=i;//tb_key_in[0]=i;取一位赋给key_in
        end					//tb_key_in={1'b1,($random)%2};为什么效果不一样
```

> [!WARNING]
>
> 此处拼接出现问题，导致两个按键都在输入。

![backup_251212(1)](https://typora-1323662738.cos.ap-chongqing.myqcloud.com/typora/backup_251212(1).png)

![backup_251357](https://typora-1323662738.cos.ap-chongqing.myqcloud.com/typora/backup_251357.png)

流水灯正常工作。

此时顶层模块的输出与流水灯模块同步

------

两次按下key_2产生两个key_down,在两次key_down之间闪烁模块开启

![backup_2514c](https://typora-1323662738.cos.ap-chongqing.myqcloud.com/typora/backup_2514c.png)

![o](https://typora-1323662738.cos.ap-chongqing.myqcloud.com/typora/image-20240125143909211.png)

