$version Generated by simsys.py $end
$date Saturday, 14 Nov 2020 at 20:04:23 $end
$timescale 1ns $end
$scope module SYSTEM $end
	$scope module clk0 $end
		$var wire 1 W0 clk0_P $end
		$var wire 1 W1 clk0_Q $end
	$upscope $end
	$scope module cnt0 $end
		$var wire 1 W2 cnt0_trg $end
		$var wire 4 W3 cnt0_Q[3:0] $end
	$upscope $end
$upscope $end
$enddefinitions $end
#0 1W0 0W1 0W2 b0010 W3 
#10 0W0 1W1 1W2 
#11 b0011 W3 
#20 1W0 0W1 0W2 
#30 0W0 1W1 1W2 
#31 b0100 W3 
#40 1W0 0W1 0W2 
#50 0W0 1W1 1W2 
#51 b0101 W3 
#60 1W0 0W1 0W2 
#70 0W0 1W1 1W2 
#71 b0110 W3 
#80 1W0 0W1 0W2 
#90 0W0 1W1 1W2 
#91 b0111 W3 
#100 1W0 0W1 0W2 
#110 0W0 1W1 1W2 
#111 b1000 W3 
#120 1W0 0W1 0W2 
#130 0W0 1W1 1W2 
#131 b1001 W3 
#140 1W0 0W1 0W2 
#150 0W0 1W1 1W2 
#151 b1010 W3 
#160 1W0 0W1 0W2 
#170 0W0 1W1 1W2 
#171 b1011 W3 
#180 1W0 0W1 0W2 
#190 0W0 1W1 1W2 
#191 b1100 W3 
#200 1W0 0W1 0W2 
#210 0W0 1W1 1W2 
#211 b1101 W3 
#220 1W0 0W1 0W2 
#230 0W0 1W1 1W2 
#231 b1110 W3 
#240 1W0 0W1 0W2 
#250 0W0 1W1 1W2 
#251 b1111 W3 
#260 1W0 0W1 0W2 
#270 0W0 1W1 1W2 
#271 b0000 W3 
#280 1W0 0W1 0W2 
#290 0W0 1W1 1W2 
#291 b0001 W3 
#300 1W0 0W1 0W2 
#310 0W0 1W1 1W2 
#311 b0010 W3 
#320 1W0 0W1 0W2 
#330 0W0 1W1 1W2 
#331 b0011 W3 
#340 1W0 0W1 0W2 
#350 0W0 1W1 1W2 
#351 b0100 W3 
#360 1W0 0W1 0W2 
#370 0W0 1W1 1W2 
#371 b0101 W3 
#380 1W0 0W1 0W2 
#390 0W0 1W1 1W2 
#391 b0110 W3 
#400 1W0 0W1 0W2 
#410 0W0 1W1 1W2 
#411 b0111 W3 
#420 1W0 0W1 0W2 
#430 0W0 1W1 1W2 
#431 b1000 W3 
#440 1W0 0W1 0W2 
#450 0W0 1W1 1W2 
#451 b1001 W3 
#460 1W0 0W1 0W2 
#470 0W0 1W1 1W2 
#471 b1010 W3 
#480 1W0 0W1 0W2 
#490 0W0 1W1 1W2 
#491 b1011 W3 
