Fitter report for qdbreakout
Tue Jul 23 11:21:18 2013
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Other Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Tue Jul 23 11:21:18 2013      ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name                      ; qdbreakout                                 ;
; Top-level Entity Name              ; qdbreakout                                 ;
; Family                             ; Cyclone IV E                               ;
; Device                             ; EP4CE22F17C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 534 / 22,320 ( 2 % )                       ;
;     Total combinational functions  ; 534 / 22,320 ( 2 % )                       ;
;     Dedicated logic registers      ; 117 / 22,320 ( < 1 % )                     ;
; Total registers                    ; 117                                        ;
; Total pins                         ; 10 / 154 ( 6 % )                           ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 608,256 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                            ;
; Total PLLs                         ; 1 / 4 ( 25 % )                             ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------+
; I/O Assignment Warnings           ;
+----------+------------------------+
; Pin Name ; Reason                 ;
+----------+------------------------+
; enc_c    ; Missing drive strength ;
; rgb[0]   ; Missing drive strength ;
; rgb[1]   ; Missing drive strength ;
; rgb[2]   ; Missing drive strength ;
; hsync    ; Missing drive strength ;
; vsync    ; Missing drive strength ;
+----------+------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 684 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 684 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 672     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 12      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/qdbreakout/qdbreakout.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 534 / 22,320 ( 2 % )   ;
;     -- Combinational with no register       ; 417                    ;
;     -- Register only                        ; 0                      ;
;     -- Combinational with a register        ; 117                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 228                    ;
;     -- 3 input functions                    ; 148                    ;
;     -- <=2 input functions                  ; 158                    ;
;     -- Register only                        ; 0                      ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 337                    ;
;     -- arithmetic mode                      ; 197                    ;
;                                             ;                        ;
; Total registers*                            ; 117 / 23,018 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 117 / 22,320 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 43 / 1,395 ( 3 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 10 / 154 ( 6 % )       ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 1                      ;
; M9Ks                                        ; 0 / 66 ( 0 % )         ;
; Total block memory bits                     ; 0 / 608,256 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 608,256 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )        ;
; PLLs                                        ; 1 / 4 ( 25 % )         ;
; Global clocks                               ; 1 / 20 ( 5 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%           ;
; Peak interconnect usage (total/H/V)         ; 2% / 2% / 2%           ;
; Maximum fan-out                             ; 117                    ;
; Highest non-global fan-out                  ; 65                     ;
; Total fan-out                               ; 2041                   ;
; Average fan-out                             ; 2.99                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 534 / 22320 ( 2 % )   ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 417                   ; 0                              ;
;     -- Register only                        ; 0                     ; 0                              ;
;     -- Combinational with a register        ; 117                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 228                   ; 0                              ;
;     -- 3 input functions                    ; 148                   ; 0                              ;
;     -- <=2 input functions                  ; 158                   ; 0                              ;
;     -- Register only                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 337                   ; 0                              ;
;     -- arithmetic mode                      ; 197                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 117                   ; 0                              ;
;     -- Dedicated logic registers            ; 117 / 22320 ( < 1 % ) ; 0 / 22320 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 43 / 1395 ( 3 % )     ; 0 / 1395 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 10                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; Clock control block                         ; 0 / 24 ( 0 % )        ; 1 / 24 ( 4 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 117                   ; 1                              ;
;     -- Registered Input Connections         ; 117                   ; 0                              ;
;     -- Output Connections                   ; 1                     ; 117                            ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 2034                  ; 125                            ;
;     -- Registered Connections               ; 982                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 118                            ;
;     -- hard_block:auto_generated_inst       ; 118                   ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 4                     ; 1                              ;
;     -- Output Ports                         ; 6                     ; 1                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk     ; R8    ; 3        ; 27           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; enc_a   ; T13   ; 4        ; 40           ; 0            ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVCMOS ; --                        ; User                 ;
; enc_b   ; F13   ; 6        ; 53           ; 21           ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVCMOS ; --                        ; User                 ;
; reset_n ; M10   ; 4        ; 43           ; 0            ; 21           ; 65                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; enc_c  ; T15   ; 4        ; 45           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hsync  ; E9    ; 7        ; 29           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb[0] ; B11   ; 7        ; 40           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb[1] ; D11   ; 7        ; 51           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rgb[2] ; B12   ; 7        ; 43           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; vsync  ; F8    ; 8        ; 20           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO                ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO            ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                                ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                                   ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                                  ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                              ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO                       ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T20p, PADD0                     ; Use as regular IO        ; rgb[0]                  ; Dual Purpose Pin          ;
; E9       ; DIFFIO_T13p, PADD12, DQS4T/CQ5T,DPCLK9 ; Use as regular IO        ; hsync                   ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T10p, DATA3                     ; Use as regular IO        ; vsync                   ; Dual Purpose Pin          ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 4 / 14 ( 29 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 16 ( 0 % )  ; 2.5V          ; --           ;
; 3        ; 1 / 25 ( 4 % )  ; 2.5V          ; --           ;
; 4        ; 3 / 20 ( 15 % ) ; 3.3V          ; --           ;
; 5        ; 0 / 18 ( 0 % )  ; 2.5V          ; --           ;
; 6        ; 2 / 13 ( 15 % ) ; 3.3V          ; --           ;
; 7        ; 4 / 24 ( 17 % ) ; 3.3V          ; --           ;
; 8        ; 1 / 24 ( 4 % )  ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 188        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 186        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 179        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 189        ; 7        ; rgb[0]                                                    ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 187        ; 7        ; rgb[2]                                                    ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 180        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 234        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; rgb[1]                                                    ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 26         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 205        ; 7        ; hsync                                                     ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; vsync                                                     ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; enc_b                                                     ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; On           ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 143        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; reset_n                                                   ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 86         ; 3        ; clk                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 108        ; 4        ; enc_a                                                     ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; On           ;
; T14      ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 116        ; 4        ; enc_c                                                     ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                     ;
+-------------------------------+---------------------------------------------------------------------------------+
; Name                          ; pxl_clk:pxl_clk_inst|altpll:altpll_component|pxl_clk_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------------------+
; SDC pin name                  ; pxl_clk_inst|altpll_component|auto_generated|pll1                               ;
; PLL mode                      ; Normal                                                                          ;
; Compensate clock              ; clock0                                                                          ;
; Compensated input/output pins ; --                                                                              ;
; Switchover type               ; --                                                                              ;
; Input frequency 0             ; 50.0 MHz                                                                        ;
; Input frequency 1             ; --                                                                              ;
; Nominal PFD frequency         ; 50.0 MHz                                                                        ;
; Nominal VCO frequency         ; 599.9 MHz                                                                       ;
; VCO post scale K counter      ; 2                                                                               ;
; VCO frequency control         ; Auto                                                                            ;
; VCO phase shift step          ; 208 ps                                                                          ;
; VCO multiply                  ; --                                                                              ;
; VCO divide                    ; --                                                                              ;
; Freq min lock                 ; 25.0 MHz                                                                        ;
; Freq max lock                 ; 54.18 MHz                                                                       ;
; M VCO Tap                     ; 0                                                                               ;
; M Initial                     ; 1                                                                               ;
; M value                       ; 12                                                                              ;
; N value                       ; 1                                                                               ;
; Charge pump current           ; setting 1                                                                       ;
; Loop filter resistance        ; setting 27                                                                      ;
; Loop filter capacitance       ; setting 0                                                                       ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                              ;
; Bandwidth type                ; Medium                                                                          ;
; Real time reconfigurable      ; Off                                                                             ;
; Scan chain MIF file           ; --                                                                              ;
; Preserve PLL counter order    ; Off                                                                             ;
; PLL location                  ; PLL_4                                                                           ;
; Inclk0 signal                 ; clk                                                                             ;
; Inclk1 signal                 ; --                                                                              ;
; Inclk0 signal type            ; Dedicated Pin                                                                   ;
; Inclk1 signal type            ; --                                                                              ;
+-------------------------------+---------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------+
; Name                                                                                        ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                             ;
+---------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------+
; pxl_clk:pxl_clk_inst|altpll:altpll_component|pxl_clk_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)    ; 1.88 (208 ps)    ; 50/50      ; C0      ; 24            ; 12/12 Even ; --            ; 1       ; 0       ; pxl_clk_inst|altpll_component|auto_generated|pll1|clk[0] ;
+---------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                            ;
+------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node               ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                    ; Library Name ;
+------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------+--------------+
; |qdbreakout                              ; 534 (467)   ; 117 (66)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 10   ; 0            ; 417 (401)    ; 0 (0)             ; 117 (68)         ; |qdbreakout                                                                            ;              ;
;    |blocks_pos_rom:blocks_pos|           ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |qdbreakout|blocks_pos_rom:blocks_pos                                                  ;              ;
;    |encoder:horizontal_enc|              ; 55 (55)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 39 (39)          ; |qdbreakout|encoder:horizontal_enc                                                     ;              ;
;    |pxl_clk:pxl_clk_inst|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |qdbreakout|pxl_clk:pxl_clk_inst                                                       ;              ;
;       |altpll:altpll_component|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |qdbreakout|pxl_clk:pxl_clk_inst|altpll:altpll_component                               ;              ;
;          |pxl_clk_altpll:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |qdbreakout|pxl_clk:pxl_clk_inst|altpll:altpll_component|pxl_clk_altpll:auto_generated ;              ;
+------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                     ;
+---------+----------+---------------+---------------+-----------------------+-----+------+
; Name    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------+----------+---------------+---------------+-----------------------+-----+------+
; enc_c   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rgb[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; hsync   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; vsync   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; reset_n ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; enc_b   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; enc_a   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
+---------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                           ;
+--------------------------------------------+-------------------+---------+
; Source Pin / Fanout                        ; Pad To Core Index ; Setting ;
+--------------------------------------------+-------------------+---------+
; reset_n                                    ;                   ;         ;
;      - vcount[0]                           ; 1                 ; 6       ;
;      - vcount[1]                           ; 1                 ; 6       ;
;      - vcount[2]                           ; 1                 ; 6       ;
;      - vcount[3]                           ; 1                 ; 6       ;
;      - vcount[4]                           ; 1                 ; 6       ;
;      - vcount[5]                           ; 1                 ; 6       ;
;      - vcount[6]                           ; 1                 ; 6       ;
;      - vcount[7]                           ; 1                 ; 6       ;
;      - vcount[8]                           ; 1                 ; 6       ;
;      - vcount[9]                           ; 1                 ; 6       ;
;      - hcount[7]                           ; 1                 ; 6       ;
;      - hcount[8]                           ; 1                 ; 6       ;
;      - hcount[9]                           ; 1                 ; 6       ;
;      - hcount[3]                           ; 1                 ; 6       ;
;      - hcount[4]                           ; 1                 ; 6       ;
;      - hcount[5]                           ; 1                 ; 6       ;
;      - hcount[6]                           ; 1                 ; 6       ;
;      - hcount[0]                           ; 1                 ; 6       ;
;      - hcount[1]                           ; 1                 ; 6       ;
;      - hcount[2]                           ; 1                 ; 6       ;
;      - encoder:horizontal_enc|ctrl[0]      ; 1                 ; 6       ;
;      - encoder:horizontal_enc|ctrl[4]      ; 1                 ; 6       ;
;      - encoder:horizontal_enc|ctrl[3]      ; 1                 ; 6       ;
;      - encoder:horizontal_enc|ctrl[2]      ; 1                 ; 6       ;
;      - encoder:horizontal_enc|ctrl[1]      ; 1                 ; 6       ;
;      - encoder:horizontal_enc|debounce[3]  ; 1                 ; 6       ;
;      - encoder:horizontal_enc|debounce[4]  ; 1                 ; 6       ;
;      - encoder:horizontal_enc|debounce[5]  ; 1                 ; 6       ;
;      - encoder:horizontal_enc|debounce[6]  ; 1                 ; 6       ;
;      - encoder:horizontal_enc|debounce[7]  ; 1                 ; 6       ;
;      - encoder:horizontal_enc|debounce[8]  ; 1                 ; 6       ;
;      - encoder:horizontal_enc|debounce[9]  ; 1                 ; 6       ;
;      - encoder:horizontal_enc|debounce[10] ; 1                 ; 6       ;
;      - encoder:horizontal_enc|debounce[11] ; 1                 ; 6       ;
;      - encoder:horizontal_enc|debounce[12] ; 1                 ; 6       ;
;      - encoder:horizontal_enc|debounce[13] ; 1                 ; 6       ;
;      - encoder:horizontal_enc|debounce[14] ; 1                 ; 6       ;
;      - encoder:horizontal_enc|debounce[15] ; 1                 ; 6       ;
;      - encoder:horizontal_enc|debounce[16] ; 1                 ; 6       ;
;      - encoder:horizontal_enc|debounce[17] ; 1                 ; 6       ;
;      - encoder:horizontal_enc|debounce[18] ; 1                 ; 6       ;
;      - encoder:horizontal_enc|debounce[19] ; 1                 ; 6       ;
;      - encoder:horizontal_enc|debounce[20] ; 1                 ; 6       ;
;      - encoder:horizontal_enc|debounce[21] ; 1                 ; 6       ;
;      - encoder:horizontal_enc|debounce[22] ; 1                 ; 6       ;
;      - encoder:horizontal_enc|debounce[23] ; 1                 ; 6       ;
;      - encoder:horizontal_enc|debounce[24] ; 1                 ; 6       ;
;      - encoder:horizontal_enc|debounce[25] ; 1                 ; 6       ;
;      - encoder:horizontal_enc|debounce[26] ; 1                 ; 6       ;
;      - encoder:horizontal_enc|debounce[27] ; 1                 ; 6       ;
;      - encoder:horizontal_enc|debounce[28] ; 1                 ; 6       ;
;      - encoder:horizontal_enc|debounce[29] ; 1                 ; 6       ;
;      - encoder:horizontal_enc|debounce[30] ; 1                 ; 6       ;
;      - encoder:horizontal_enc|debounce[31] ; 1                 ; 6       ;
;      - encoder:horizontal_enc|ctrl[5]      ; 1                 ; 6       ;
;      - encoder:horizontal_enc|debounce[2]  ; 1                 ; 6       ;
;      - encoder:horizontal_enc|debounce[1]  ; 1                 ; 6       ;
;      - encoder:horizontal_enc|debounce[0]  ; 1                 ; 6       ;
;      - drawn                               ; 1                 ; 6       ;
;      - ball_state.down_left                ; 1                 ; 6       ;
;      - ball_state.up_left                  ; 1                 ; 6       ;
;      - ball_x[9]~0                         ; 1                 ; 6       ;
;      - ball_state.up_right                 ; 1                 ; 6       ;
;      - encoder:horizontal_enc|hold~0       ; 1                 ; 6       ;
;      - ball_state.down_right               ; 1                 ; 6       ;
; enc_b                                      ;                   ;         ;
;      - encoder:horizontal_enc|always0~0    ; 0                 ; 6       ;
;      - encoder:horizontal_enc|ctrl[0]~19   ; 0                 ; 6       ;
;      - encoder:horizontal_enc|ctrl[0]~20   ; 0                 ; 6       ;
;      - encoder:horizontal_enc|ctrl[0]~21   ; 0                 ; 6       ;
; enc_a                                      ;                   ;         ;
;      - encoder:horizontal_enc|always0~0    ; 0                 ; 6       ;
;      - encoder:horizontal_enc|ctrl[0]~18   ; 0                 ; 6       ;
;      - encoder:horizontal_enc|hold~0       ; 0                 ; 6       ;
;      - encoder:horizontal_enc|debounce~96  ; 0                 ; 6       ;
; clk                                        ;                   ;         ;
+--------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                        ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; LessThan0~0                                                                                 ; LCCOMB_X39_Y22_N30 ; 10      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; ball_x[9]~0                                                                                 ; LCCOMB_X34_Y24_N18 ; 19      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; clk                                                                                         ; PIN_R8             ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; encoder:horizontal_enc|ctrl[0]~21                                                           ; LCCOMB_X34_Y19_N20 ; 6       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; encoder:horizontal_enc|debounce~96                                                          ; LCCOMB_X34_Y19_N30 ; 32      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; pxl_clk:pxl_clk_inst|altpll:altpll_component|pxl_clk_altpll:auto_generated|wire_pll1_clk[0] ; PLL_4              ; 117     ; Clock        ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; reset_n                                                                                     ; PIN_M10            ; 65      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; vcount[4]~1                                                                                 ; LCCOMB_X36_Y24_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                   ;
+---------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                        ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; pxl_clk:pxl_clk_inst|altpll:altpll_component|pxl_clk_altpll:auto_generated|wire_pll1_clk[0] ; PLL_4    ; 117     ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
+---------------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                      ;
+--------------------------------------------------------------------------------------------+---------+
; Name                                                                                       ; Fan-Out ;
+--------------------------------------------------------------------------------------------+---------+
; reset_n~input                                                                              ; 65      ;
; block_addr[1]                                                                              ; 36      ;
; block_addr[3]                                                                              ; 36      ;
; encoder:horizontal_enc|debounce~96                                                         ; 32      ;
; block_addr[0]                                                                              ; 32      ;
; block_addr[2]                                                                              ; 31      ;
; vcount[5]                                                                                  ; 23      ;
; vcount[9]                                                                                  ; 22      ;
; h_collision~0                                                                              ; 21      ;
; vcount[3]                                                                                  ; 21      ;
; vcount[4]                                                                                  ; 20      ;
; vcount[8]                                                                                  ; 20      ;
; ball_x[9]~0                                                                                ; 19      ;
; vcount[6]                                                                                  ; 18      ;
; vcount[2]                                                                                  ; 17      ;
; hcount[7]                                                                                  ; 17      ;
; blocks[0]~0                                                                                ; 16      ;
; blocks_pos_rom:blocks_pos|q[9]                                                             ; 16      ;
; vcount[1]                                                                                  ; 16      ;
; hcount[9]                                                                                  ; 16      ;
; hcount[8]                                                                                  ; 16      ;
; vcount[7]                                                                                  ; 14      ;
; hcount[4]                                                                                  ; 14      ;
; blocks_pos_rom:blocks_pos|q[4]                                                             ; 13      ;
; hcount[5]                                                                                  ; 13      ;
; hcount[3]                                                                                  ; 13      ;
; vcount[0]                                                                                  ; 12      ;
; v_collision                                                                                ; 11      ;
; ball_x[3]                                                                                  ; 11      ;
; ball_x[5]                                                                                  ; 11      ;
; ball_x[6]                                                                                  ; 11      ;
; hcount[6]                                                                                  ; 11      ;
; LessThan0~0                                                                                ; 10      ;
; always1~3                                                                                  ; 10      ;
; ball_x[4]                                                                                  ; 10      ;
; ball_x[7]                                                                                  ; 10      ;
; ball_x[8]                                                                                  ; 10      ;
; hcount[2]                                                                                  ; 10      ;
; Add2~0                                                                                     ; 9       ;
; blocks_pos_rom:blocks_pos|q[8]                                                             ; 9       ;
; ball_y[1]                                                                                  ; 9       ;
; ball_y[3]                                                                                  ; 9       ;
; ball_y[4]                                                                                  ; 9       ;
; ball_y[5]                                                                                  ; 9       ;
; ball_y[6]                                                                                  ; 9       ;
; ball_y[7]                                                                                  ; 9       ;
; ball_y[8]                                                                                  ; 9       ;
; ball_y[9]                                                                                  ; 9       ;
; ball_x[2]                                                                                  ; 9       ;
; hcount[1]                                                                                  ; 9       ;
; h_collision                                                                                ; 8       ;
; Add3~0                                                                                     ; 8       ;
; vcount[4]~1                                                                                ; 8       ;
; ball_y[2]                                                                                  ; 8       ;
; ball_x[1]                                                                                  ; 8       ;
; ball_x[9]                                                                                  ; 8       ;
; hcount[0]                                                                                  ; 8       ;
; LessThan18~1                                                                               ; 7       ;
; ball_x[0]                                                                                  ; 7       ;
; always9~2                                                                                  ; 7       ;
; LessThan15~1                                                                               ; 6       ;
; always4~0                                                                                  ; 6       ;
; encoder:horizontal_enc|ctrl[0]~21                                                          ; 6       ;
; encoder:horizontal_enc|ctrl[0]                                                             ; 6       ;
; ball_state.up_left                                                                         ; 5       ;
; encoder:horizontal_enc|always0~0                                                           ; 5       ;
; drawn                                                                                      ; 5       ;
; always3~1                                                                                  ; 5       ;
; always9~45                                                                                 ; 5       ;
; always9~36                                                                                 ; 5       ;
; enc_a~input                                                                                ; 4       ;
; enc_b~input                                                                                ; 4       ;
; LessThan17~2                                                                               ; 4       ;
; LessThan16~2                                                                               ; 4       ;
; block_addr[1]~0                                                                            ; 4       ;
; ball_state.up_right                                                                        ; 4       ;
; ball_state.down_left                                                                       ; 4       ;
; encoder:horizontal_enc|hold                                                                ; 4       ;
; always6~10                                                                                 ; 4       ;
; LessThan11~0                                                                               ; 4       ;
; LessThan58~0                                                                               ; 4       ;
; blocks[4]                                                                                  ; 4       ;
; LessThan39~0                                                                               ; 4       ;
; always9~25                                                                                 ; 4       ;
; always9~18                                                                                 ; 4       ;
; always9~15                                                                                 ; 4       ;
; rgb~2                                                                                      ; 4       ;
; blocks[1]                                                                                  ; 4       ;
; encoder:horizontal_enc|ctrl[1]                                                             ; 4       ;
; encoder:horizontal_enc|ctrl[2]                                                             ; 4       ;
; encoder:horizontal_enc|ctrl[3]                                                             ; 4       ;
; encoder:horizontal_enc|ctrl[4]                                                             ; 4       ;
; encoder:horizontal_enc|ctrl[5]                                                             ; 4       ;
; ball_state.down_right                                                                      ; 3       ;
; encoder:horizontal_enc|LessThan1~9                                                         ; 3       ;
; checked                                                                                    ; 3       ;
; always6~13                                                                                 ; 3       ;
; LessThan10~0                                                                               ; 3       ;
; blocks_pos_rom:blocks_pos|q[10]                                                            ; 3       ;
; blocks_pos_rom:blocks_pos|q[11]                                                            ; 3       ;
; blocks_pos_rom:blocks_pos|q[12]                                                            ; 3       ;
; blocks_pos_rom:blocks_pos|q[13]                                                            ; 3       ;
; blocks_pos_rom:blocks_pos|q[14]                                                            ; 3       ;
; blocks_pos_rom:blocks_pos|q[15]                                                            ; 3       ;
; blocks_pos_rom:blocks_pos|q[16]                                                            ; 3       ;
; blocks_pos_rom:blocks_pos|q[17]                                                            ; 3       ;
; blocks_pos_rom:blocks_pos|q[18]                                                            ; 3       ;
; vcount[9]~0                                                                                ; 3       ;
; always3~0                                                                                  ; 3       ;
; rgb~20                                                                                     ; 3       ;
; rgb~18                                                                                     ; 3       ;
; always9~71                                                                                 ; 3       ;
; blocks[14]                                                                                 ; 3       ;
; blocks[7]                                                                                  ; 3       ;
; always9~50                                                                                 ; 3       ;
; always9~47                                                                                 ; 3       ;
; blocks[13]                                                                                 ; 3       ;
; blocks[0]                                                                                  ; 3       ;
; LessThan24~0                                                                               ; 3       ;
; LessThan25~1                                                                               ; 3       ;
; always9~42                                                                                 ; 3       ;
; blocks[2]                                                                                  ; 3       ;
; always9~41                                                                                 ; 3       ;
; rgb~5                                                                                      ; 3       ;
; always9~38                                                                                 ; 3       ;
; blocks[10]                                                                                 ; 3       ;
; blocks[9]                                                                                  ; 3       ;
; rgb~4                                                                                      ; 3       ;
; always9~30                                                                                 ; 3       ;
; blocks[12]                                                                                 ; 3       ;
; always1~0                                                                                  ; 3       ;
; blocks[11]                                                                                 ; 3       ;
; rgb~3                                                                                      ; 3       ;
; always9~24                                                                                 ; 3       ;
; blocks[8]                                                                                  ; 3       ;
; always9~22                                                                                 ; 3       ;
; blocks[6]                                                                                  ; 3       ;
; always9~13                                                                                 ; 3       ;
; always9~12                                                                                 ; 3       ;
; blocks[3]                                                                                  ; 3       ;
; always9~8                                                                                  ; 3       ;
; always9~7                                                                                  ; 3       ;
; Add9~18                                                                                    ; 3       ;
; rgb~37                                                                                     ; 2       ;
; Selector22~1                                                                               ; 2       ;
; Selector22~0                                                                               ; 2       ;
; checked~0                                                                                  ; 2       ;
; Decoder0~14                                                                                ; 2       ;
; blocks[5]                                                                                  ; 2       ;
; always6~12                                                                                 ; 2       ;
; always6~11                                                                                 ; 2       ;
; LessThan11~2                                                                               ; 2       ;
; always6~2                                                                                  ; 2       ;
; always1~2                                                                                  ; 2       ;
; always1~1                                                                                  ; 2       ;
; always9~72                                                                                 ; 2       ;
; rgb~24                                                                                     ; 2       ;
; rgb~16                                                                                     ; 2       ;
; always9~67                                                                                 ; 2       ;
; rgb~12                                                                                     ; 2       ;
; rgb~11                                                                                     ; 2       ;
; always9~55                                                                                 ; 2       ;
; rgb~10                                                                                     ; 2       ;
; always9~54                                                                                 ; 2       ;
; LessThan22~0                                                                               ; 2       ;
; always9~46                                                                                 ; 2       ;
; rgb~8                                                                                      ; 2       ;
; rgb~7                                                                                      ; 2       ;
; always9~34                                                                                 ; 2       ;
; always9~33                                                                                 ; 2       ;
; LessThan39~1                                                                               ; 2       ;
; always9~32                                                                                 ; 2       ;
; always9~31                                                                                 ; 2       ;
; always9~29                                                                                 ; 2       ;
; always9~20                                                                                 ; 2       ;
; always9~19                                                                                 ; 2       ;
; LessThan42~0                                                                               ; 2       ;
; LessThan43~1                                                                               ; 2       ;
; LessThan53~0                                                                               ; 2       ;
; always9~11                                                                                 ; 2       ;
; always9~3                                                                                  ; 2       ;
; encoder:horizontal_enc|debounce[30]                                                        ; 2       ;
; encoder:horizontal_enc|debounce[29]                                                        ; 2       ;
; encoder:horizontal_enc|debounce[28]                                                        ; 2       ;
; encoder:horizontal_enc|debounce[27]                                                        ; 2       ;
; encoder:horizontal_enc|debounce[26]                                                        ; 2       ;
; encoder:horizontal_enc|debounce[25]                                                        ; 2       ;
; encoder:horizontal_enc|debounce[24]                                                        ; 2       ;
; encoder:horizontal_enc|debounce[23]                                                        ; 2       ;
; encoder:horizontal_enc|debounce[22]                                                        ; 2       ;
; encoder:horizontal_enc|debounce[21]                                                        ; 2       ;
; encoder:horizontal_enc|debounce[20]                                                        ; 2       ;
; encoder:horizontal_enc|debounce[19]                                                        ; 2       ;
; encoder:horizontal_enc|debounce[18]                                                        ; 2       ;
; encoder:horizontal_enc|debounce[17]                                                        ; 2       ;
; encoder:horizontal_enc|debounce[16]                                                        ; 2       ;
; encoder:horizontal_enc|debounce[15]                                                        ; 2       ;
; encoder:horizontal_enc|debounce[14]                                                        ; 2       ;
; encoder:horizontal_enc|debounce[10]                                                        ; 2       ;
; encoder:horizontal_enc|debounce[9]                                                         ; 2       ;
; encoder:horizontal_enc|debounce[8]                                                         ; 2       ;
; encoder:horizontal_enc|debounce[7]                                                         ; 2       ;
; encoder:horizontal_enc|debounce[6]                                                         ; 2       ;
; encoder:horizontal_enc|debounce[5]                                                         ; 2       ;
; encoder:horizontal_enc|debounce[4]                                                         ; 2       ;
; encoder:horizontal_enc|debounce[3]                                                         ; 2       ;
; encoder:horizontal_enc|debounce[13]                                                        ; 2       ;
; encoder:horizontal_enc|debounce[12]                                                        ; 2       ;
; encoder:horizontal_enc|debounce[11]                                                        ; 2       ;
; encoder:horizontal_enc|debounce[31]                                                        ; 2       ;
; Add10~18                                                                                   ; 2       ;
; LessThan13~16                                                                              ; 2       ;
; LessThan12~18                                                                              ; 2       ;
; Add9~16                                                                                    ; 2       ;
; Add9~14                                                                                    ; 2       ;
; Add9~12                                                                                    ; 2       ;
; Add9~10                                                                                    ; 2       ;
; Add9~8                                                                                     ; 2       ;
; Add9~6                                                                                     ; 2       ;
; Add9~4                                                                                     ; 2       ;
; Add9~2                                                                                     ; 2       ;
; Add9~0                                                                                     ; 2       ;
; Add31~6                                                                                    ; 2       ;
; Add31~4                                                                                    ; 2       ;
; Add31~2                                                                                    ; 2       ;
; Add30~6                                                                                    ; 2       ;
; Add30~4                                                                                    ; 2       ;
; clk~input                                                                                  ; 1       ;
; ball_y[4]~3                                                                                ; 1       ;
; ball_y[5]~2                                                                                ; 1       ;
; ball_y[6]~1                                                                                ; 1       ;
; ball_y[7]~0                                                                                ; 1       ;
; ball_x[6]~2                                                                                ; 1       ;
; ball_x[8]~1                                                                                ; 1       ;
; LessThan6~3                                                                                ; 1       ;
; LessThan6~2                                                                                ; 1       ;
; LessThan11~10                                                                              ; 1       ;
; LessThan11~9                                                                               ; 1       ;
; Selector19~3                                                                               ; 1       ;
; Selector19~2                                                                               ; 1       ;
; Selector19~1                                                                               ; 1       ;
; Selector19~0                                                                               ; 1       ;
; v_collision~2                                                                              ; 1       ;
; v_collision~1                                                                              ; 1       ;
; v_collision~0                                                                              ; 1       ;
; h_collision~2                                                                              ; 1       ;
; always6~16                                                                                 ; 1       ;
; always6~15                                                                                 ; 1       ;
; always6~14                                                                                 ; 1       ;
; h_collision~1                                                                              ; 1       ;
; Selector21~3                                                                               ; 1       ;
; Selector21~2                                                                               ; 1       ;
; Selector21~1                                                                               ; 1       ;
; Selector21~0                                                                               ; 1       ;
; Selector22~4                                                                               ; 1       ;
; Selector22~3                                                                               ; 1       ;
; Selector22~2                                                                               ; 1       ;
; Selector20~2                                                                               ; 1       ;
; LessThan17~1                                                                               ; 1       ;
; LessThan17~0                                                                               ; 1       ;
; Selector20~1                                                                               ; 1       ;
; LessThan16~1                                                                               ; 1       ;
; LessThan16~0                                                                               ; 1       ;
; Selector20~0                                                                               ; 1       ;
; LessThan15~0                                                                               ; 1       ;
; encoder:horizontal_enc|hold~0                                                              ; 1       ;
; checked~2                                                                                  ; 1       ;
; checked~1                                                                                  ; 1       ;
; drawn~0                                                                                    ; 1       ;
; blocks[5]~15                                                                               ; 1       ;
; block_addr[2]~4                                                                            ; 1       ;
; Add11~1                                                                                    ; 1       ;
; block_addr[0]~3                                                                            ; 1       ;
; block_addr[1]~2                                                                            ; 1       ;
; block_addr[3]~1                                                                            ; 1       ;
; Add11~0                                                                                    ; 1       ;
; blocks_pos_rom:blocks_pos|WideOr9~0                                                        ; 1       ;
; Decoder0~15                                                                                ; 1       ;
; blocks_pos_rom:blocks_pos|WideOr8~0                                                        ; 1       ;
; blocks_pos_rom:blocks_pos|WideOr7~0                                                        ; 1       ;
; blocks_pos_rom:blocks_pos|WideOr6~0                                                        ; 1       ;
; blocks_pos_rom:blocks_pos|WideOr5~0                                                        ; 1       ;
; blocks_pos_rom:blocks_pos|WideOr4~0                                                        ; 1       ;
; blocks_pos_rom:blocks_pos|WideOr3~0                                                        ; 1       ;
; blocks_pos_rom:blocks_pos|WideOr2~0                                                        ; 1       ;
; blocks_pos_rom:blocks_pos|WideOr1~0                                                        ; 1       ;
; blocks_pos_rom:blocks_pos|WideOr0~0                                                        ; 1       ;
; encoder:horizontal_enc|ctrl[0]~20                                                          ; 1       ;
; encoder:horizontal_enc|ctrl[0]~19                                                          ; 1       ;
; encoder:horizontal_enc|ctrl[0]~18                                                          ; 1       ;
; encoder:horizontal_enc|LessThan1~8                                                         ; 1       ;
; encoder:horizontal_enc|LessThan1~7                                                         ; 1       ;
; encoder:horizontal_enc|LessThan1~6                                                         ; 1       ;
; encoder:horizontal_enc|LessThan1~5                                                         ; 1       ;
; encoder:horizontal_enc|LessThan1~4                                                         ; 1       ;
; encoder:horizontal_enc|LessThan1~3                                                         ; 1       ;
; encoder:horizontal_enc|LessThan1~2                                                         ; 1       ;
; encoder:horizontal_enc|LessThan1~1                                                         ; 1       ;
; encoder:horizontal_enc|LessThan1~0                                                         ; 1       ;
; blocks[14]~14                                                                              ; 1       ;
; Decoder0~13                                                                                ; 1       ;
; blocks[7]~13                                                                               ; 1       ;
; Decoder0~12                                                                                ; 1       ;
; blocks[13]~12                                                                              ; 1       ;
; Decoder0~11                                                                                ; 1       ;
; blocks[0]~11                                                                               ; 1       ;
; Decoder0~10                                                                                ; 1       ;
; blocks[2]~10                                                                               ; 1       ;
; Decoder0~9                                                                                 ; 1       ;
; blocks[4]~9                                                                                ; 1       ;
; Decoder0~8                                                                                 ; 1       ;
; blocks[10]~8                                                                               ; 1       ;
; Decoder0~7                                                                                 ; 1       ;
; blocks[9]~7                                                                                ; 1       ;
; Decoder0~6                                                                                 ; 1       ;
; blocks[12]~6                                                                               ; 1       ;
; Decoder0~5                                                                                 ; 1       ;
; blocks[11]~5                                                                               ; 1       ;
; Decoder0~4                                                                                 ; 1       ;
; blocks[8]~4                                                                                ; 1       ;
; Decoder0~3                                                                                 ; 1       ;
; blocks[6]~3                                                                                ; 1       ;
; Decoder0~2                                                                                 ; 1       ;
; blocks[3]~2                                                                                ; 1       ;
; Decoder0~1                                                                                 ; 1       ;
; vcount[7]~4                                                                                ; 1       ;
; vcount[6]~3                                                                                ; 1       ;
; Add1~26                                                                                    ; 1       ;
; vcount[5]~2                                                                                ; 1       ;
; Add1~25                                                                                    ; 1       ;
; Add1~24                                                                                    ; 1       ;
; Add1~23                                                                                    ; 1       ;
; Add1~22                                                                                    ; 1       ;
; Add1~21                                                                                    ; 1       ;
; blocks[1]~1                                                                                ; 1       ;
; Decoder0~0                                                                                 ; 1       ;
; Mux0~9                                                                                     ; 1       ;
; Mux0~8                                                                                     ; 1       ;
; Mux0~7                                                                                     ; 1       ;
; Mux0~6                                                                                     ; 1       ;
; Mux0~5                                                                                     ; 1       ;
; Mux0~4                                                                                     ; 1       ;
; Mux0~3                                                                                     ; 1       ;
; Mux0~2                                                                                     ; 1       ;
; Mux0~1                                                                                     ; 1       ;
; Mux0~0                                                                                     ; 1       ;
; LessThan11~8                                                                               ; 1       ;
; Add7~0                                                                                     ; 1       ;
; LessThan11~7                                                                               ; 1       ;
; LessThan11~6                                                                               ; 1       ;
; LessThan11~5                                                                               ; 1       ;
; LessThan11~4                                                                               ; 1       ;
; LessThan11~3                                                                               ; 1       ;
; LessThan10~4                                                                               ; 1       ;
; LessThan10~3                                                                               ; 1       ;
; LessThan10~2                                                                               ; 1       ;
; LessThan10~1                                                                               ; 1       ;
; always6~9                                                                                  ; 1       ;
; always6~8                                                                                  ; 1       ;
; always6~7                                                                                  ; 1       ;
; always6~6                                                                                  ; 1       ;
; always6~5                                                                                  ; 1       ;
; LessThan11~1                                                                               ; 1       ;
; always6~4                                                                                  ; 1       ;
; always6~3                                                                                  ; 1       ;
; LessThan6~1                                                                                ; 1       ;
; always6~1                                                                                  ; 1       ;
; always6~0                                                                                  ; 1       ;
; LessThan6~0                                                                                ; 1       ;
; Add1~20                                                                                    ; 1       ;
; always2~2                                                                                  ; 1       ;
; always2~1                                                                                  ; 1       ;
; always2~0                                                                                  ; 1       ;
; rgb~36                                                                                     ; 1       ;
; rgb~35                                                                                     ; 1       ;
; rgb~34                                                                                     ; 1       ;
; rgb~33                                                                                     ; 1       ;
; rgb~32                                                                                     ; 1       ;
; rgb~31                                                                                     ; 1       ;
; rgb~30                                                                                     ; 1       ;
; rgb~29                                                                                     ; 1       ;
; rgb~28                                                                                     ; 1       ;
; rgb~27                                                                                     ; 1       ;
; rgb~26                                                                                     ; 1       ;
; rgb~25                                                                                     ; 1       ;
; rgb~23                                                                                     ; 1       ;
; rgb~22                                                                                     ; 1       ;
; rgb~21                                                                                     ; 1       ;
; rgb~19                                                                                     ; 1       ;
; always9~70                                                                                 ; 1       ;
; always9~69                                                                                 ; 1       ;
; always9~68                                                                                 ; 1       ;
; LessThan18~0                                                                               ; 1       ;
; rgb~17                                                                                     ; 1       ;
; rgb~15                                                                                     ; 1       ;
; rgb~14                                                                                     ; 1       ;
; rgb~13                                                                                     ; 1       ;
; always9~66                                                                                 ; 1       ;
; always9~65                                                                                 ; 1       ;
; always9~64                                                                                 ; 1       ;
; LessThan61~1                                                                               ; 1       ;
; always9~63                                                                                 ; 1       ;
; always9~62                                                                                 ; 1       ;
; LessThan61~0                                                                               ; 1       ;
; always9~61                                                                                 ; 1       ;
; always9~60                                                                                 ; 1       ;
; always9~59                                                                                 ; 1       ;
; always9~58                                                                                 ; 1       ;
; always9~57                                                                                 ; 1       ;
; LessThan60~5                                                                               ; 1       ;
; LessThan60~4                                                                               ; 1       ;
; LessThan60~3                                                                               ; 1       ;
; LessThan60~2                                                                               ; 1       ;
; LessThan60~1                                                                               ; 1       ;
; LessThan60~0                                                                               ; 1       ;
; always9~56                                                                                 ; 1       ;
; always9~53                                                                                 ; 1       ;
; always9~52                                                                                 ; 1       ;
; always9~51                                                                                 ; 1       ;
; rgb~9                                                                                      ; 1       ;
; always9~49                                                                                 ; 1       ;
; always9~48                                                                                 ; 1       ;
; LessThan46~0                                                                               ; 1       ;
; always9~44                                                                                 ; 1       ;
; always9~43                                                                                 ; 1       ;
; LessThan40~0                                                                               ; 1       ;
; LessThan25~0                                                                               ; 1       ;
; always9~40                                                                                 ; 1       ;
; always9~39                                                                                 ; 1       ;
; rgb~6                                                                                      ; 1       ;
; always9~37                                                                                 ; 1       ;
; always9~35                                                                                 ; 1       ;
; always9~28                                                                                 ; 1       ;
; always9~27                                                                                 ; 1       ;
; always9~26                                                                                 ; 1       ;
; LessThan53~1                                                                               ; 1       ;
; LessThan52~0                                                                               ; 1       ;
; always9~23                                                                                 ; 1       ;
; always9~21                                                                                 ; 1       ;
; always9~17                                                                                 ; 1       ;
; always9~16                                                                                 ; 1       ;
; LessThan42~1                                                                               ; 1       ;
; LessThan43~0                                                                               ; 1       ;
; always9~14                                                                                 ; 1       ;
; always9~10                                                                                 ; 1       ;
; always9~9                                                                                  ; 1       ;
; always9~6                                                                                  ; 1       ;
; always9~5                                                                                  ; 1       ;
; always9~4                                                                                  ; 1       ;
; always9~1                                                                                  ; 1       ;
; always9~0                                                                                  ; 1       ;
; LessThan31~0                                                                               ; 1       ;
; encoder:horizontal_enc|debounce[31]~94                                                     ; 1       ;
; encoder:horizontal_enc|debounce[30]~93                                                     ; 1       ;
; encoder:horizontal_enc|debounce[30]~92                                                     ; 1       ;
; encoder:horizontal_enc|debounce[29]~91                                                     ; 1       ;
; encoder:horizontal_enc|debounce[29]~90                                                     ; 1       ;
; encoder:horizontal_enc|debounce[28]~89                                                     ; 1       ;
; encoder:horizontal_enc|debounce[28]~88                                                     ; 1       ;
; encoder:horizontal_enc|debounce[27]~87                                                     ; 1       ;
; encoder:horizontal_enc|debounce[27]~86                                                     ; 1       ;
; encoder:horizontal_enc|debounce[26]~85                                                     ; 1       ;
; encoder:horizontal_enc|debounce[26]~84                                                     ; 1       ;
; encoder:horizontal_enc|debounce[25]~83                                                     ; 1       ;
; encoder:horizontal_enc|debounce[25]~82                                                     ; 1       ;
; encoder:horizontal_enc|debounce[24]~81                                                     ; 1       ;
; encoder:horizontal_enc|debounce[24]~80                                                     ; 1       ;
; encoder:horizontal_enc|debounce[23]~79                                                     ; 1       ;
; encoder:horizontal_enc|debounce[23]~78                                                     ; 1       ;
; encoder:horizontal_enc|debounce[22]~77                                                     ; 1       ;
; encoder:horizontal_enc|debounce[22]~76                                                     ; 1       ;
; encoder:horizontal_enc|debounce[21]~75                                                     ; 1       ;
; encoder:horizontal_enc|debounce[21]~74                                                     ; 1       ;
; encoder:horizontal_enc|debounce[20]~73                                                     ; 1       ;
; encoder:horizontal_enc|debounce[20]~72                                                     ; 1       ;
; encoder:horizontal_enc|debounce[19]~71                                                     ; 1       ;
; encoder:horizontal_enc|debounce[19]~70                                                     ; 1       ;
; encoder:horizontal_enc|debounce[18]~69                                                     ; 1       ;
; encoder:horizontal_enc|debounce[18]~68                                                     ; 1       ;
; encoder:horizontal_enc|debounce[17]~67                                                     ; 1       ;
; encoder:horizontal_enc|debounce[17]~66                                                     ; 1       ;
; encoder:horizontal_enc|debounce[16]~65                                                     ; 1       ;
; encoder:horizontal_enc|debounce[16]~64                                                     ; 1       ;
; encoder:horizontal_enc|debounce[15]~63                                                     ; 1       ;
; encoder:horizontal_enc|debounce[15]~62                                                     ; 1       ;
; encoder:horizontal_enc|debounce[14]~61                                                     ; 1       ;
; encoder:horizontal_enc|debounce[14]~60                                                     ; 1       ;
; encoder:horizontal_enc|debounce[13]~59                                                     ; 1       ;
; encoder:horizontal_enc|debounce[13]~58                                                     ; 1       ;
; encoder:horizontal_enc|debounce[12]~57                                                     ; 1       ;
; encoder:horizontal_enc|debounce[12]~56                                                     ; 1       ;
; encoder:horizontal_enc|debounce[11]~55                                                     ; 1       ;
; encoder:horizontal_enc|debounce[11]~54                                                     ; 1       ;
; encoder:horizontal_enc|debounce[10]~53                                                     ; 1       ;
; encoder:horizontal_enc|debounce[10]~52                                                     ; 1       ;
; encoder:horizontal_enc|debounce[9]~51                                                      ; 1       ;
; encoder:horizontal_enc|debounce[9]~50                                                      ; 1       ;
; encoder:horizontal_enc|debounce[8]~49                                                      ; 1       ;
; encoder:horizontal_enc|debounce[8]~48                                                      ; 1       ;
; encoder:horizontal_enc|debounce[7]~47                                                      ; 1       ;
; encoder:horizontal_enc|debounce[7]~46                                                      ; 1       ;
; encoder:horizontal_enc|debounce[6]~45                                                      ; 1       ;
; encoder:horizontal_enc|debounce[6]~44                                                      ; 1       ;
; encoder:horizontal_enc|debounce[5]~43                                                      ; 1       ;
; encoder:horizontal_enc|debounce[5]~42                                                      ; 1       ;
; encoder:horizontal_enc|debounce[4]~41                                                      ; 1       ;
; encoder:horizontal_enc|debounce[4]~40                                                      ; 1       ;
; encoder:horizontal_enc|debounce[3]~39                                                      ; 1       ;
; encoder:horizontal_enc|debounce[3]~38                                                      ; 1       ;
; encoder:horizontal_enc|debounce[2]~37                                                      ; 1       ;
; encoder:horizontal_enc|debounce[2]~36                                                      ; 1       ;
; encoder:horizontal_enc|debounce[1]~35                                                      ; 1       ;
; encoder:horizontal_enc|debounce[1]~34                                                      ; 1       ;
; encoder:horizontal_enc|debounce[0]~33                                                      ; 1       ;
; encoder:horizontal_enc|debounce[0]~32                                                      ; 1       ;
; encoder:horizontal_enc|debounce[0]                                                         ; 1       ;
; encoder:horizontal_enc|debounce[1]                                                         ; 1       ;
; encoder:horizontal_enc|debounce[2]                                                         ; 1       ;
; Add3~17                                                                                    ; 1       ;
; Add3~16                                                                                    ; 1       ;
; Add3~15                                                                                    ; 1       ;
; Add3~14                                                                                    ; 1       ;
; Add3~13                                                                                    ; 1       ;
; Add3~12                                                                                    ; 1       ;
; Add3~11                                                                                    ; 1       ;
; Add3~10                                                                                    ; 1       ;
; Add3~9                                                                                     ; 1       ;
; Add3~8                                                                                     ; 1       ;
; Add3~7                                                                                     ; 1       ;
; Add3~6                                                                                     ; 1       ;
; Add3~5                                                                                     ; 1       ;
; Add3~4                                                                                     ; 1       ;
; Add3~3                                                                                     ; 1       ;
; Add3~2                                                                                     ; 1       ;
; Add3~1                                                                                     ; 1       ;
; Add2~19                                                                                    ; 1       ;
; Add2~18                                                                                    ; 1       ;
; Add2~17                                                                                    ; 1       ;
; Add2~16                                                                                    ; 1       ;
; Add2~15                                                                                    ; 1       ;
; Add2~14                                                                                    ; 1       ;
; Add2~13                                                                                    ; 1       ;
; Add2~12                                                                                    ; 1       ;
; Add2~11                                                                                    ; 1       ;
; Add2~10                                                                                    ; 1       ;
; Add2~9                                                                                     ; 1       ;
; Add2~8                                                                                     ; 1       ;
; Add2~7                                                                                     ; 1       ;
; Add2~6                                                                                     ; 1       ;
; Add2~5                                                                                     ; 1       ;
; Add2~4                                                                                     ; 1       ;
; Add2~3                                                                                     ; 1       ;
; Add2~2                                                                                     ; 1       ;
; Add2~1                                                                                     ; 1       ;
; encoder:horizontal_enc|ctrl[5]~16                                                          ; 1       ;
; encoder:horizontal_enc|ctrl[4]~15                                                          ; 1       ;
; encoder:horizontal_enc|ctrl[4]~14                                                          ; 1       ;
; encoder:horizontal_enc|ctrl[3]~13                                                          ; 1       ;
; encoder:horizontal_enc|ctrl[3]~12                                                          ; 1       ;
; encoder:horizontal_enc|ctrl[2]~11                                                          ; 1       ;
; encoder:horizontal_enc|ctrl[2]~10                                                          ; 1       ;
; encoder:horizontal_enc|ctrl[1]~9                                                           ; 1       ;
; encoder:horizontal_enc|ctrl[1]~8                                                           ; 1       ;
; encoder:horizontal_enc|ctrl[0]~7                                                           ; 1       ;
; encoder:horizontal_enc|ctrl[0]~6                                                           ; 1       ;
; LessThan13~15                                                                              ; 1       ;
; LessThan13~13                                                                              ; 1       ;
; LessThan13~11                                                                              ; 1       ;
; LessThan13~9                                                                               ; 1       ;
; LessThan13~7                                                                               ; 1       ;
; LessThan13~5                                                                               ; 1       ;
; LessThan13~3                                                                               ; 1       ;
; LessThan13~1                                                                               ; 1       ;
; Add10~17                                                                                   ; 1       ;
; Add10~16                                                                                   ; 1       ;
; Add10~15                                                                                   ; 1       ;
; Add10~14                                                                                   ; 1       ;
; Add10~13                                                                                   ; 1       ;
; Add10~12                                                                                   ; 1       ;
; Add10~11                                                                                   ; 1       ;
; Add10~10                                                                                   ; 1       ;
; Add10~9                                                                                    ; 1       ;
; Add10~8                                                                                    ; 1       ;
; Add10~7                                                                                    ; 1       ;
; Add10~6                                                                                    ; 1       ;
; Add10~5                                                                                    ; 1       ;
; Add10~4                                                                                    ; 1       ;
; Add10~3                                                                                    ; 1       ;
; Add10~2                                                                                    ; 1       ;
; Add10~1                                                                                    ; 1       ;
; Add10~0                                                                                    ; 1       ;
; LessThan12~17                                                                              ; 1       ;
; LessThan12~15                                                                              ; 1       ;
; LessThan12~13                                                                              ; 1       ;
; LessThan12~11                                                                              ; 1       ;
; LessThan12~9                                                                               ; 1       ;
; LessThan12~7                                                                               ; 1       ;
; LessThan12~5                                                                               ; 1       ;
; LessThan12~3                                                                               ; 1       ;
; LessThan12~1                                                                               ; 1       ;
; LessThan8~18                                                                               ; 1       ;
; LessThan8~17                                                                               ; 1       ;
; LessThan8~15                                                                               ; 1       ;
; LessThan8~13                                                                               ; 1       ;
; LessThan8~11                                                                               ; 1       ;
; LessThan8~9                                                                                ; 1       ;
; LessThan8~7                                                                                ; 1       ;
; LessThan8~5                                                                                ; 1       ;
; LessThan8~3                                                                                ; 1       ;
; LessThan8~1                                                                                ; 1       ;
; LessThan9~16                                                                               ; 1       ;
; LessThan9~15                                                                               ; 1       ;
; LessThan9~13                                                                               ; 1       ;
; LessThan9~11                                                                               ; 1       ;
; LessThan9~9                                                                                ; 1       ;
; LessThan9~7                                                                                ; 1       ;
; LessThan9~5                                                                                ; 1       ;
; LessThan9~3                                                                                ; 1       ;
; LessThan9~1                                                                                ; 1       ;
; Add9~17                                                                                    ; 1       ;
; Add9~15                                                                                    ; 1       ;
; Add9~13                                                                                    ; 1       ;
; Add9~11                                                                                    ; 1       ;
; Add9~9                                                                                     ; 1       ;
; Add9~7                                                                                     ; 1       ;
; Add9~5                                                                                     ; 1       ;
; Add9~3                                                                                     ; 1       ;
; Add9~1                                                                                     ; 1       ;
; hcount[9]~28                                                                               ; 1       ;
; hcount[8]~27                                                                               ; 1       ;
; hcount[8]~26                                                                               ; 1       ;
; hcount[7]~25                                                                               ; 1       ;
; hcount[7]~24                                                                               ; 1       ;
; hcount[6]~23                                                                               ; 1       ;
; hcount[6]~22                                                                               ; 1       ;
; hcount[5]~21                                                                               ; 1       ;
; hcount[5]~20                                                                               ; 1       ;
; hcount[4]~19                                                                               ; 1       ;
; hcount[4]~18                                                                               ; 1       ;
; hcount[3]~17                                                                               ; 1       ;
; hcount[3]~16                                                                               ; 1       ;
; hcount[2]~15                                                                               ; 1       ;
; hcount[2]~14                                                                               ; 1       ;
; hcount[1]~13                                                                               ; 1       ;
; hcount[1]~12                                                                               ; 1       ;
; hcount[0]~11                                                                               ; 1       ;
; hcount[0]~10                                                                               ; 1       ;
; pxl_clk:pxl_clk_inst|altpll:altpll_component|pxl_clk_altpll:auto_generated|wire_pll1_fbout ; 1       ;
; Add1~18                                                                                    ; 1       ;
; Add1~17                                                                                    ; 1       ;
; Add1~16                                                                                    ; 1       ;
; Add1~15                                                                                    ; 1       ;
; Add1~14                                                                                    ; 1       ;
; Add1~13                                                                                    ; 1       ;
; Add1~12                                                                                    ; 1       ;
; Add1~11                                                                                    ; 1       ;
; Add1~10                                                                                    ; 1       ;
; Add1~9                                                                                     ; 1       ;
; Add1~8                                                                                     ; 1       ;
; Add1~7                                                                                     ; 1       ;
; Add1~6                                                                                     ; 1       ;
; Add1~5                                                                                     ; 1       ;
; Add1~4                                                                                     ; 1       ;
; Add1~3                                                                                     ; 1       ;
; Add1~2                                                                                     ; 1       ;
; Add1~1                                                                                     ; 1       ;
; Add1~0                                                                                     ; 1       ;
; Add27~18                                                                                   ; 1       ;
; Add29~20                                                                                   ; 1       ;
; LessThan55~16                                                                              ; 1       ;
; LessThan55~15                                                                              ; 1       ;
; LessThan55~13                                                                              ; 1       ;
; LessThan55~11                                                                              ; 1       ;
; LessThan55~9                                                                               ; 1       ;
; LessThan55~7                                                                               ; 1       ;
; LessThan55~5                                                                               ; 1       ;
; LessThan55~3                                                                               ; 1       ;
; LessThan55~1                                                                               ; 1       ;
; Add27~17                                                                                   ; 1       ;
; Add27~16                                                                                   ; 1       ;
; Add27~15                                                                                   ; 1       ;
; Add27~14                                                                                   ; 1       ;
; Add27~13                                                                                   ; 1       ;
; Add27~12                                                                                   ; 1       ;
; Add27~11                                                                                   ; 1       ;
; Add27~10                                                                                   ; 1       ;
; Add27~9                                                                                    ; 1       ;
; Add27~8                                                                                    ; 1       ;
; Add27~7                                                                                    ; 1       ;
; Add27~6                                                                                    ; 1       ;
; Add27~5                                                                                    ; 1       ;
; Add27~4                                                                                    ; 1       ;
; Add27~3                                                                                    ; 1       ;
; Add27~2                                                                                    ; 1       ;
; Add27~1                                                                                    ; 1       ;
; Add28~18                                                                                   ; 1       ;
; LessThan56~18                                                                              ; 1       ;
; LessThan56~17                                                                              ; 1       ;
; LessThan56~15                                                                              ; 1       ;
; LessThan56~13                                                                              ; 1       ;
; LessThan56~11                                                                              ; 1       ;
; LessThan56~9                                                                               ; 1       ;
; LessThan56~7                                                                               ; 1       ;
; LessThan56~5                                                                               ; 1       ;
; LessThan56~3                                                                               ; 1       ;
; LessThan56~1                                                                               ; 1       ;
; Add28~17                                                                                   ; 1       ;
; Add28~16                                                                                   ; 1       ;
; Add28~15                                                                                   ; 1       ;
; Add28~14                                                                                   ; 1       ;
; Add28~13                                                                                   ; 1       ;
; Add28~12                                                                                   ; 1       ;
; Add28~11                                                                                   ; 1       ;
; Add28~10                                                                                   ; 1       ;
; Add28~9                                                                                    ; 1       ;
; Add28~8                                                                                    ; 1       ;
; Add28~7                                                                                    ; 1       ;
; Add28~6                                                                                    ; 1       ;
; Add28~5                                                                                    ; 1       ;
; Add28~4                                                                                    ; 1       ;
; Add28~3                                                                                    ; 1       ;
; Add28~2                                                                                    ; 1       ;
; Add28~1                                                                                    ; 1       ;
; Add28~0                                                                                    ; 1       ;
; LessThan54~18                                                                              ; 1       ;
; LessThan54~17                                                                              ; 1       ;
; LessThan54~15                                                                              ; 1       ;
; LessThan54~13                                                                              ; 1       ;
; LessThan54~11                                                                              ; 1       ;
; LessThan54~9                                                                               ; 1       ;
; LessThan54~7                                                                               ; 1       ;
; LessThan54~5                                                                               ; 1       ;
; LessThan54~3                                                                               ; 1       ;
; LessThan54~1                                                                               ; 1       ;
; LessThan57~18                                                                              ; 1       ;
; LessThan57~17                                                                              ; 1       ;
; LessThan57~15                                                                              ; 1       ;
; LessThan57~13                                                                              ; 1       ;
; LessThan57~11                                                                              ; 1       ;
; LessThan57~9                                                                               ; 1       ;
; LessThan57~7                                                                               ; 1       ;
; LessThan57~5                                                                               ; 1       ;
; LessThan57~3                                                                               ; 1       ;
; LessThan57~1                                                                               ; 1       ;
; Add29~19                                                                                   ; 1       ;
; Add29~18                                                                                   ; 1       ;
; Add29~17                                                                                   ; 1       ;
; Add29~16                                                                                   ; 1       ;
; Add29~15                                                                                   ; 1       ;
; Add29~14                                                                                   ; 1       ;
; Add29~13                                                                                   ; 1       ;
; Add29~12                                                                                   ; 1       ;
; Add29~11                                                                                   ; 1       ;
; Add29~10                                                                                   ; 1       ;
; Add29~9                                                                                    ; 1       ;
; Add29~8                                                                                    ; 1       ;
; Add29~7                                                                                    ; 1       ;
; Add29~6                                                                                    ; 1       ;
; Add29~5                                                                                    ; 1       ;
; Add29~4                                                                                    ; 1       ;
; Add29~3                                                                                    ; 1       ;
; Add29~2                                                                                    ; 1       ;
; Add29~1                                                                                    ; 1       ;
; Add29~0                                                                                    ; 1       ;
; Add31~10                                                                                   ; 1       ;
; Add31~9                                                                                    ; 1       ;
; Add31~8                                                                                    ; 1       ;
; Add31~7                                                                                    ; 1       ;
; Add31~5                                                                                    ; 1       ;
; Add31~3                                                                                    ; 1       ;
; Add31~1                                                                                    ; 1       ;
; Add31~0                                                                                    ; 1       ;
; Add30~12                                                                                   ; 1       ;
; Add30~11                                                                                   ; 1       ;
; Add30~10                                                                                   ; 1       ;
; Add30~9                                                                                    ; 1       ;
; Add30~8                                                                                    ; 1       ;
; Add30~7                                                                                    ; 1       ;
; Add30~5                                                                                    ; 1       ;
; Add30~3                                                                                    ; 1       ;
; Add30~2                                                                                    ; 1       ;
; Add30~1                                                                                    ; 1       ;
+--------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 580 / 71,559 ( < 1 % ) ;
; C16 interconnects           ; 6 / 2,597 ( < 1 % )    ;
; C4 interconnects            ; 180 / 46,848 ( < 1 % ) ;
; Direct links                ; 148 / 71,559 ( < 1 % ) ;
; Global clocks               ; 1 / 20 ( 5 % )         ;
; Local interconnects         ; 269 / 24,624 ( 1 % )   ;
; R24 interconnects           ; 4 / 2,496 ( < 1 % )    ;
; R4 interconnects            ; 262 / 62,424 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.42) ; Number of LABs  (Total = 43) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 5                            ;
; 2                                           ; 1                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 3                            ;
; 11                                          ; 2                            ;
; 12                                          ; 1                            ;
; 13                                          ; 1                            ;
; 14                                          ; 2                            ;
; 15                                          ; 6                            ;
; 16                                          ; 20                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.65) ; Number of LABs  (Total = 43) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 7                            ;
; 1 Clock                            ; 16                           ;
; 1 Clock enable                     ; 3                            ;
; 1 Sync. clear                      ; 2                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 13.49) ; Number of LABs  (Total = 43) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 7                            ;
; 2                                            ; 3                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 2                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 2                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 3                            ;
; 15                                           ; 2                            ;
; 16                                           ; 6                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 3                            ;
; 23                                           ; 3                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.79) ; Number of LABs  (Total = 43) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 9                            ;
; 2                                               ; 3                            ;
; 3                                               ; 1                            ;
; 4                                               ; 3                            ;
; 5                                               ; 2                            ;
; 6                                               ; 1                            ;
; 7                                               ; 4                            ;
; 8                                               ; 1                            ;
; 9                                               ; 5                            ;
; 10                                              ; 6                            ;
; 11                                              ; 2                            ;
; 12                                              ; 2                            ;
; 13                                              ; 1                            ;
; 14                                              ; 1                            ;
; 15                                              ; 0                            ;
; 16                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 12.33) ; Number of LABs  (Total = 43) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 3                            ;
; 4                                            ; 5                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 1                            ;
; 8                                            ; 4                            ;
; 9                                            ; 2                            ;
; 10                                           ; 2                            ;
; 11                                           ; 1                            ;
; 12                                           ; 2                            ;
; 13                                           ; 1                            ;
; 14                                           ; 4                            ;
; 15                                           ; 1                            ;
; 16                                           ; 1                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 4                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 1                            ;
; 23                                           ; 2                            ;
; 24                                           ; 2                            ;
; 25                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 11    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                           ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                      ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 10        ; 0            ; 10        ; 0            ; 0            ; 10        ; 10        ; 0            ; 10        ; 10        ; 0            ; 0            ; 0            ; 2            ; 4            ; 0            ; 0            ; 4            ; 2            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 10        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 10           ; 0         ; 10           ; 10           ; 0         ; 0         ; 10           ; 0         ; 0         ; 10           ; 10           ; 10           ; 8            ; 6            ; 10           ; 10           ; 6            ; 8            ; 10           ; 10           ; 10           ; 10           ; 10           ; 10           ; 10           ; 10           ; 0         ; 10           ; 10           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; enc_c              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rgb[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hsync              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; vsync              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset_n            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enc_b              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enc_a              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE22F17C6 for design "qdbreakout"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pxl_clk:pxl_clk_inst|altpll:altpll_component|pxl_clk_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for pxl_clk:pxl_clk_inst|altpll:altpll_component|pxl_clk_altpll:auto_generated|wire_pll1_clk[0] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (332104): Reading SDC File: 'qdbreakout.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {pxl_clk_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {pxl_clk_inst|altpll_component|auto_generated|pll1|clk[0]} {pxl_clk_inst|altpll_component|auto_generated|pll1|clk[0]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000          clk
    Info (332111):   40.000 pxl_clk_inst|altpll_component|auto_generated|pll1|clk[0]
Info (176353): Automatically promoted node pxl_clk:pxl_clk_inst|altpll:altpll_component|pxl_clk_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X32_Y23 to location X42_Y34
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.25 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Warning (169177): 3 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin reset_n uses I/O standard 3.3-V LVCMOS at M10
    Info (169178): Pin enc_b uses I/O standard 3.3-V LVCMOS at F13
    Info (169178): Pin enc_a uses I/O standard 3.3-V LVCMOS at T13
Info (144001): Generated suppressed messages file C:/altera/qdbreakout/qdbreakout.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 699 megabytes
    Info: Processing ended: Tue Jul 23 11:21:18 2013
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/altera/qdbreakout/qdbreakout.fit.smsg.


