<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="impl_1" LaunchPart="xc7k325tffg900-2" LaunchTime="1426624597">
  <File Type="RUN-CONSTRS" Name="$PDATADIR/runs/impl_1/constrs_in.xml"/>
  <File Type="PWROPT-DCP" Name="xilinx_pcie_2_1_ep_7x_pwropt.dcp"/>
  <File Type="RUN-SRCS" Name="$PDATADIR/runs/impl_1/sources.xml"/>
  <File Type="PLACE-DCP" Name="xilinx_pcie_2_1_ep_7x_placed.dcp"/>
  <File Type="RUN-STRAT" Name="$PDATADIR/runs/impl_1/impl_1.psg"/>
  <File Type="ROUTE-TIMINGSUMMARY" Name="xilinx_pcie_2_1_ep_7x_timing_summary_routed.rpt"/>
  <File Type="PA-TCL" Name="xilinx_pcie_2_1_ep_7x.tcl"/>
  <File Type="PWROPT-DRC" Name="xilinx_pcie_2_1_ep_7x_drc_pwropted.rpt"/>
  <File Type="OPT-DCP" Name="xilinx_pcie_2_1_ep_7x_opt.dcp"/>
  <File Type="OPT-DRC" Name="xilinx_pcie_2_1_ep_7x_drc_opted.rpt"/>
  <File Type="PLACE-IO" Name="xilinx_pcie_2_1_ep_7x_io_placed.rpt"/>
  <File Type="PLACE-CLK" Name="xilinx_pcie_2_1_ep_7x_clock_utilization_placed.rpt"/>
  <File Type="PLACE-UTIL" Name="xilinx_pcie_2_1_ep_7x_utilization_placed.rpt"/>
  <File Type="PLACE-UTIL-PB" Name="xilinx_pcie_2_1_ep_7x_utilization_placed.pb"/>
  <File Type="PLACE-CTRL" Name="xilinx_pcie_2_1_ep_7x_control_sets_placed.rpt"/>
  <File Type="PLACE-SIMILARITY" Name="xilinx_pcie_2_1_ep_7x_incremental_reuse_placed.rpt"/>
  <File Type="PLACE-PRE-SIMILARITY" Name="xilinx_pcie_2_1_ep_7x_incremental_reuse_pre_placed.rpt"/>
  <File Type="POSTPLACE-PWROPT-DCP" Name="xilinx_pcie_2_1_ep_7x_postplace_pwropt.dcp"/>
  <File Type="PHYSOPT-DCP" Name="xilinx_pcie_2_1_ep_7x_physopt.dcp"/>
  <File Type="PHYSOPT-DRC" Name="xilinx_pcie_2_1_ep_7x_drc_physopted.rpt"/>
  <File Type="ROUTE-DCP" Name="xilinx_pcie_2_1_ep_7x_routed.dcp"/>
  <File Type="ROUTE-DRC" Name="xilinx_pcie_2_1_ep_7x_drc_routed.rpt"/>
  <File Type="ROUTE-DRC-PB" Name="xilinx_pcie_2_1_ep_7x_drc_routed.pb"/>
  <File Type="ROUTE-PWR" Name="xilinx_pcie_2_1_ep_7x_power_routed.rpt"/>
  <File Type="ROUTE-PWR-SUM" Name="xilinx_pcie_2_1_ep_7x_power_summary_routed.pb"/>
  <File Type="ROUTE-STATUS" Name="xilinx_pcie_2_1_ep_7x_route_status.rpt"/>
  <File Type="ROUTE-STATUS-PB" Name="xilinx_pcie_2_1_ep_7x_route_status.pb"/>
  <File Type="ROUTE-TIMING-PB" Name="xilinx_pcie_2_1_ep_7x_timing_summary_routed.pb"/>
  <File Type="ROUTE-TIMING-RPX" Name="xilinx_pcie_2_1_ep_7x_timing_summary_routed.rpx"/>
  <File Type="ROUTE-SIMILARITY" Name="xilinx_pcie_2_1_ep_7x_incremental_reuse_routed.rpt"/>
  <File Type="POSTROUTE-PHYSOPT-DCP" Name="xilinx_pcie_2_1_ep_7x_postroute_physopt.dcp"/>
  <File Type="POSTROUTE-PHYSOPT-TIMING" Name="xilinx_pcie_2_1_ep_7x_timing_summary_postroute_physopted.rpt"/>
  <File Type="RDI-RDI" Name="xilinx_pcie_2_1_ep_7x.vdi"/>
  <File Type="POSTROUTE-PHYSOPT-TIMING-PB" Name="xilinx_pcie_2_1_ep_7x_timing_summary_postroute_physopted.pb"/>
  <File Type="POSTROUTE-PHYSOPT-TIMING-RPX" Name="xilinx_pcie_2_1_ep_7x_timing_summary_postroute_physopted.rpx"/>
  <File Type="BG-BIT" Name="xilinx_pcie_2_1_ep_7x.bit"/>
  <File Type="BG-BIN" Name="xilinx_pcie_2_1_ep_7x.bin"/>
  <File Type="BITSTR-MSK" Name="xilinx_pcie_2_1_ep_7x.msk"/>
  <File Type="BITSTR-RBT" Name="xilinx_pcie_2_1_ep_7x.rbt"/>
  <File Type="BITSTR-NKY" Name="xilinx_pcie_2_1_ep_7x.nky"/>
  <File Type="BITSTR-BMM" Name="xilinx_pcie_2_1_ep_7x_bd.bmm"/>
  <File Type="BITSTR-MMI" Name="xilinx_pcie_2_1_ep_7x.mmi"/>
  <File Type="BITSTR-SYSDEF" Name="xilinx_pcie_2_1_ep_7x.sysdef"/>
  <File Type="BG-BGN" Name="xilinx_pcie_2_1_ep_7x.bgn"/>
  <File Type="BG-DRC" Name="xilinx_pcie_2_1_ep_7x.drc"/>
  <File Type="WBT-USG" Name="usage_statistics_webtalk.html"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/pcie_7x_0/bmd/BMD_128.v">
      <FileInfo>
        <Attr Name="IsGlobalInclude" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../../../../../Work_projects/pcie_7x_0_example/pcie_7x_0_example.srcs/sources_1/imports/pcie_7x_0/bmd/BMD_128.v"/>
        <Attr Name="ImportTime" Val="1386281854"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/pcie_7x_0/bmd/BMD_INTR_CTRL.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../../../../../Work_projects/pcie_7x_0_example/pcie_7x_0_example.srcs/sources_1/imports/pcie_7x_0/bmd/BMD_INTR_CTRL.v"/>
        <Attr Name="ImportTime" Val="1391731362"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/pcie_7x_0/bmd/BMD_EP_MEM.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../../../../../Work_projects/pcie_7x_0_example/pcie_7x_0_example.srcs/sources_1/imports/pcie_7x_0/bmd/BMD_EP_MEM.v"/>
        <Attr Name="ImportTime" Val="1391731260"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/pcie_7x_0/bmd/BMD_GEN2.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../../../../../Work_projects/pcie_7x_0_example/pcie_7x_0_example.srcs/sources_1/imports/pcie_7x_0/bmd/BMD_GEN2.v"/>
        <Attr Name="ImportTime" Val="1391811356"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/pcie_7x_0/bmd/BMD_128_TX_ENGINE.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../../../../../Work_projects/pcie_7x_0_example/pcie_7x_0_example.srcs/sources_1/imports/pcie_7x_0/bmd/BMD_128_TX_ENGINE.v"/>
        <Attr Name="ImportTime" Val="1391795724"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/pcie_7x_0/bmd/BMD_128_RX_ENGINE.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../../../../../Work_projects/pcie_7x_0_example/pcie_7x_0_example.srcs/sources_1/imports/pcie_7x_0/bmd/BMD_128_RX_ENGINE.v"/>
        <Attr Name="ImportTime" Val="1391731260"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/pcie_7x_0/bmd/BMD_RD_THROTTLE.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../../../../../Work_projects/pcie_7x_0_example/pcie_7x_0_example.srcs/sources_1/imports/pcie_7x_0/bmd/BMD_RD_THROTTLE.v"/>
        <Attr Name="ImportTime" Val="1391731260"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/pcie_7x_0/bmd/BMD_EP_MEM_ACCESS.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../../../../../Work_projects/pcie_7x_0_example/pcie_7x_0_example.srcs/sources_1/imports/pcie_7x_0/bmd/BMD_EP_MEM_ACCESS.v"/>
        <Attr Name="ImportTime" Val="1391731260"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/pcie_7x_0/bmd/BMD_CFG_CTRL.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../../../../../Work_projects/pcie_7x_0_example/pcie_7x_0_example.srcs/sources_1/imports/pcie_7x_0/bmd/BMD_CFG_CTRL.v"/>
        <Attr Name="ImportTime" Val="1391811504"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/pcie_7x_0/bmd/BMD_TO_CTRL.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../../../../../Work_projects/pcie_7x_0_example/pcie_7x_0_example.srcs/sources_1/imports/pcie_7x_0/bmd/BMD_TO_CTRL.v"/>
        <Attr Name="ImportTime" Val="1386281858"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/pcie_7x_0/bmd/axi_trn_rx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../../../../../Work_projects/pcie_7x_0_example/pcie_7x_0_example.srcs/sources_1/imports/pcie_7x_0/bmd/axi_trn_rx.v"/>
        <Attr Name="ImportTime" Val="1391811164"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/pcie_7x_0/bmd/axi_trn_tx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../../../../../Work_projects/pcie_7x_0_example/pcie_7x_0_example.srcs/sources_1/imports/pcie_7x_0/bmd/axi_trn_tx.v"/>
        <Attr Name="ImportTime" Val="1391811186"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/pcie_7x_0/bmd/BMD_EP.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../../../../../Work_projects/pcie_7x_0_example/pcie_7x_0_example.srcs/sources_1/imports/pcie_7x_0/bmd/BMD_EP.v"/>
        <Attr Name="ImportTime" Val="1391811004"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/pcie_7x_0/bmd/BMD.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../../../../../Work_projects/pcie_7x_0_example/pcie_7x_0_example.srcs/sources_1/imports/pcie_7x_0/bmd/BMD.v"/>
        <Attr Name="ImportTime" Val="1391799700"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/pcie_7x_0/bmd/axi_trn_top.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../../../../../Work_projects/pcie_7x_0_example/pcie_7x_0_example.srcs/sources_1/imports/pcie_7x_0/bmd/axi_trn_top.v"/>
        <Attr Name="ImportTime" Val="1391811140"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/ip/pcie_7x_0/pcie_7x_0.xci">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../../../../../Work_projects/kc705_xbmd_new/kc705_xbmd_new.srcs/sources_1/ip/pcie_7x_0/pcie_7x_0.xci"/>
        <Attr Name="ImportTime" Val="1426614225"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/pcie_7x_0/bmd/pcie_app_7x_bmd.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../../../../../Work_projects/pcie_7x_0_example/pcie_7x_0_example.srcs/sources_1/imports/pcie_7x_0/bmd/pcie_app_7x_bmd.v"/>
        <Attr Name="ImportTime" Val="1391810904"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/pcie_7x_0/example_design/xilinx_pcie_2_1_ep_7x.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../../../../../Work_projects/kc705_xbmd_new/kc705_xbmd_new.srcs/sources_1/ip/pcie_7x_0/example_design/xilinx_pcie_2_1_ep_7x.v"/>
        <Attr Name="ImportTime" Val="1426615204"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/pcie_7x_0/hierarchy.txt">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../../../../../Work_projects/kc705_xbmd_new/kc705_xbmd_new.srcs/sources_1/ip/pcie_7x_0/hierarchy.txt"/>
        <Attr Name="ImportTime" Val="1426615204"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="xilinx_pcie_2_1_ep_7x"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/example_design/xilinx_pcie_7x_ep_x8g2_KC705_REVC.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../../../../../../Work_projects/kc705_xbmd_new/kc705_xbmd_new.srcs/sources_1/ip/pcie_7x_0/example_design/xilinx_pcie_7x_ep_x8g2_KC705_REVC.xdc"/>
        <Attr Name="ImportTime" Val="1426615204"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/imports/example_design/xilinx_pcie_7x_ep_x8g2_KC705_REVC.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2014"/>
    <Step Id="init_design"/>
    <Step Id="opt_design"/>
    <Step Id="power_opt_design"/>
    <Step Id="place_design"/>
    <Step Id="post_place_power_opt_design"/>
    <Step Id="phys_opt_design"/>
    <Step Id="route_design"/>
    <Step Id="post_route_phys_opt_design"/>
    <Step Id="write_bitstream"/>
  </Strategy>
</GenRun>
