0.6
2018.3
Dec  7 2018
00:33:28
C:/Users/Renan/Documents/GitHub/Simulador_FPGA_UERJ/Projetos VIVADO/circuito_resistivo_teste2/circuito_resistivo_teste2.sim/sim_1/behav/xsim/glbl.v,1544155481,verilog,,,,glbl,,,,,,,,
C:/Users/Renan/Documents/GitHub/Simulador_FPGA_UERJ/Projetos VIVADO/circuito_resistivo_teste2/circuito_resistivo_teste2.srcs/sources_1/new/CKT_RL.v,1592604322,verilog,,,,CKT_RL,,,,,,,,
C:/Users/Renan/Documents/GitHub/Simulador_FPGA_UERJ/Projetos VIVADO/circuito_resistivo_teste2/circuito_resistivo_teste2.srcs/sources_1/new/ckt_resistivo_CA.v,1592597017,verilog,,,,ckt_resistivo_CA,,,,,,,,
C:/Users/Renan/Documents/GitHub/Simulador_FPGA_UERJ/Projetos VIVADO/circuito_resistivo_teste2/circuito_resistivo_teste2.srcs/sources_1/new/ckt_resistivo_CC.v,1592596861,verilog,,,,ckt_resistivo_CC,,,,,,,,
C:/Users/Renan/Documents/GitHub/Simulador_FPGA_UERJ/Projetos VIVADO/circuito_resistivo_teste2/circuito_resistivo_teste2.srcs/sources_1/new/sinus_gen.v,1592532381,verilog,,,,sinus_gen,,,,,,,,
