## 概述

本处理器的指令控制信息生成由python脚本自动化完成，完成指示指令生成的json文件后，python脚本会自动导出生成好的解码信息结构体和相应解码器模块。

本脚本位于目录./src/inst下，在此目录下，使用python执行gen_decoder.py脚本即可。



## 解码器综述

本处理器的解码器，主要解码指令的控制流信息。对于指令中包含的立即数，寄存器地址，并不会立刻进行处理。

阅读LA32R的指令，发现所有立即数和寄存器信息（数据信息），都位于指令的后26个bits中，因此对这一部分，即指令的后26bits，将记录在指令的解码后信息传递到后端，后端需要时直接使用，或者在后端读取寄存器的阶段进行一次二次解码（数据解码）。



## 解码器脚本输入

解码器脚本在工作时，会自动的读取inst目录之下的所有json文件，在json文件中描述的所有常量定义和信号定义以及指令定义，将会反应在生成的解码器中。



### Json文件结构

Json文件的结构，可以参考inst目录下实现的lsu.json，此文件定义了访存相关的六个指令和其控制信号

~~~json
{
    "const": { 
        // 常量定义部分，若不需要定义常量，可以不存在
    	// 这些量将被转换为define语句
        // 类似 `define _MEM_TYPE_NONE (3'b0)
        // 这些定义的字段和值，都必须为字符串类型，无法处理其他类型的情况
        "_MEM_TYPE_NONE":  "3'b0",
        "_MEM_TYPE_WORD":  "3'b1",
        "_MEM_TYPE_HALF":  "3'b2",
        "_MEM_TYPE_BYTE":  "3'b3",
        "_MEM_TYPE_UWORD": "3'b5",
        "_MEM_TYPE_UHALF": "3'b6",
        "_MEM_TYPE_UBYTE": "3'b7"
    },
    "signal": {
        // 信号定义部分，若不需要单独新定义信号类型，则可以不存在。
        // 不允许对于信号的重复定义，即在多个文件中，不可以存在名称相同的两个信号。
        "mem_type": {
            "length": 3,        // 信号长度，翻译为verilog后成为 logic[2 : 0]，目前只支持常数类型
            "stage": "m1",      // 需要此信号的阶段，超过该阶段后会被丢弃，具体在实现中，可以参考生成的header，相同阶段的信号会被打包在一个结构体中，必须为字符串类型
            "default_value": 0, // 默认值，对于没有描述该信号值的指令，默认配置的值
            "invalid_value": 0  // 失效值，对于没有描述的指令，默认配置的值
        },
        "mem_write": {
            "length": 1,
            "stage": "m2",
            "default_value": 0,
            "invalid_value": 0
        }
    },
    "inst": {
        "ld.wu": { // 指令名
            "opcode": "0010101010", // 指令前缀，参见龙芯手册附录B，所有指令均采用前缀编码形式。注意对于一些特别指令，不止需要前缀码完成指令识别，此时可以使用x表示不需要识别的位，对于重复的不支持识别的位 -5- 的写法等价于 xxxxx 。
            "mem_type": "`_MEM_TYPE_NONE", // 信号值，键为之前定义过的信号（支持本文件内定义的信号，以及其他文件内定义的信号）
            "mem_write": 1				   // 对于这些信号值，支持赋值为字符串及整数型，对于整数型赋值，会转化为以下语句
            							   // mem_write = 1'd1;
            							   // 对于字符串型，会转换为以下语句：
         								   // mem_type = `_MEM_TYPE_NONE;
        },
        "ld.hu": {
            "opcode": "0010101001",
            "mem_type": "`_MEM_TYPE_NONE",
            "mem_write": 1
        },
        "ld.bu": {
            "opcode": "0010101000",
            "mem_type": "`_MEM_TYPE_NONE",
            "mem_write": 1
        },
        "ld.w": {
            "opcode": "0010100010",
            "mem_type": "`_MEM_TYPE_NONE",
            "mem_write": 1
        },
        "ld.h": {
            "opcode": "0010100001",
            "mem_type": "`_MEM_TYPE_NONE",
            "mem_write": 1
        },
        "ld.b": {
            "opcode": "0010100000",
            "mem_type": "`_MEM_TYPE_NONE",
            "mem_write": 1
        },
        "st.w": {
            "opcode": "0010100110",
            "mem_type": "`_MEM_TYPE_NONE",
            "mem_write": 1
        },
        "st.h": {
            "opcode": "0010100101",
            "mem_type": "`_MEM_TYPE_NONE",
            "mem_write": 1
        },
        "st.b": {
            "opcode": "0010100100",
            "mem_type": "`_MEM_TYPE_NONE",
            "mem_write": 1
        }
    }
}
~~~

## 解码器输入

解码器是纯组合逻辑，输入仅有一个长度为32的指令



## 解码器输出

解码器的输出是解码后的指令，类型为decode_info_t，该结构体在生成的decoder.svh中定义

还有一个用于调试的inst_string，是长为32，元素为8bit大小的数组，内部是ascii格式表示的指令名，数组0下标为开头元素。

