# Module shift

### Problem：

有個名為my_dff的模組被宣告，將他們連接為一個長度為3的shift register，模組的宣告為

```verilog
module my_dff ( input clk, input d, output q );
```

![https://hdlbits.01xz.net/mw/images/6/60/Module_shift.png](https://hdlbits.01xz.net/mw/images/6/60/Module_shift.png)

### Waveform：

![waveform](https://github.com/freexd0m0329/HDLBits/blob/main/Ch2_VerilogLanguague/Ch2-3_Modules/L04_Three_Modules/waveform.png?raw=true)