 摘要
近年來多媒體技術的發展快速，隨著個人行動通訊設備之普及基於網路共享的特性，在多媒體應用
品質要求越來越高的情況下，如何提供穩定且能讓使用者滿意的傳輸品質越趨重要。另一方面，我們設
計的網路處理器能提供穩定傳輸，但由於在傳統的設計中，都依賴一個穩定的 VDD，因此一旦 VDD 因
為 noise 的因素而有所飄移，對整個電路就會有相當大的影響，輕者使得電路的速度變慢，重者則將癱
瘓整個電路的運作。因此，針對 IC 製造過程中的變異性，低功耗 IC 的需求以及網路即時多煤體傳輸的
應用。我們提出一個具品質服務之無線多媒體網路晶片系統設計。首先我們利用中正大學所自行開發之
CCU RISC 改造成 Network Processor,並進行低功率改良。
Low power multimedia network processor based on CCU RISC：
 前言
近年來晶片製程的精進，從深次微米（Deep Submicron）到奈米（Nanometer）製程，使得在一小塊
面積的功率密度大幅上升，然而短小輕薄的隨身型硬體裝置如數位相機、MP3 撥放器、PDA（Personal
Digital Assistant）、GPS（Global Position System）、智慧型手機（Smartphone）等等，若消耗的功率過高，
不但產生大量令人詬病的熱效應，而且直接影響到電池的持續供應電力時間，目前的 SoC 設計日趨龐大
複雜，功能不斷的增加使得耗電量成為一大問題，為此電源管理已成為 SoC 設計成功與否的關鍵之一，
如何降低功率的消耗成為了可繫式裝置一個不可或缺的重要課題。隨著製程技術的進步，為了讓功率消
耗跟著下降，VDD 通常也會隨之下降，使得 power line 上面的 noise margin 也隨之下降。由於在傳統
的設計中，都依賴一個穩定的 VDD，因此一旦 VDD 因為 noise 的因素而有所飄移，對整個電路就會有
相當大的影響，輕者使得電路的速度變慢，重者則將癱瘓整個電路的運作。因此如何因應電壓源的變異，
就是一個重要的課題。
再者，隨著網際網路的普及性和方便性，使用者人數大量增加，使得頻寬的需求也相對增加，這樣
的趨勢促使多媒體的應用，逐漸成為網路服務發展的重心。例如：VoIP、HDTV、Web Radio、Web TV、
Video Conference 和線上居家看護系統等。TCP 協定不適合於網路多媒體的應用。這些應用皆基於 UDP
通訊協定之上，故利用 UDP 通訊協定網路傳送多媒體資料的需求也逐漸加大。由於數位多媒體技術發
展成熟，使得多媒體應用越來越廣泛，多媒體應用的影像品質（畫質）也越來越高。相對的，以網路進
行高品質多媒體傳輸的需求也更高。目前針對多媒體網路傳輸的研究，主要可區分為兩大領域，一類是
專注應用端，於多媒體的編碼與壓縮演算法，探討如何針對高品質影音提供如高壓縮率影音處理機制，
使得高品質多媒體網路傳輸使用最少的網路資源。另一類是專注於網路端，將網路流量進行分類，依照
時間需求性高低（Time-consuming），提供不同的服務，即差異性服務（Differential Service），對高時間
需求的網路服務，如即時性網路服務（網路影像、網路電話等…）提供較高時間優先權的服務提供，相
反的，較低時間需求的網路服務，如網頁、電子郵件、檔案傳輸等服務，提供較低時間優先權的服務提
供。
因此，針對 IC 製造過程中的變異性，低功耗 IC 的需求以及網路即時多煤體傳輸的應用。我們提出
一個具品質服務之無線多媒體網路晶片系統設計。並針對電壓的變異性，電路速度變慢，我們提出封包
圖 1、CCU RISC 硬體概略圖
Functions
IP 1173 8%
UDP 731 5%
ICMP 505 4%
Total 13830 100%
如圖 3 所示，我們在 FPGA 平台上面去實現透過 LwIP 通訊協定來達到多媒體傳輸以驗證 LwIP 在
CCU RISC 上面執行的功能性。並且透過驅動程式以及介面程式的開發來驗證軟體系統的效能。
Application Layer Protocol
Uni-OS
Uni-RISC
NIC Driver
NIC
LWIP Protocol
OS Interface
圖 3、軟體系統架構圖
如圖 4 所示，將 Real-time 網路傳輸所必須之 UDP/IP Network Stack 設計成硬體，將來 UDP/IP 晶片
完成後可應用於 UDP/IP Offload Engine。圖中的左邊部份為傳統的 UDP/IP 網路協定。由下到上分別為
網路卡（NIC），IP 層，UDP 層最後是應用層，其有三次之 memory copy。而圖中右半邊的部分是配合
UDP/IP 晶片所完成之 UDP/IP Offload Engine 只有兩次 memory copy，並且 checksum 亦由硬體直接完成。
圖 4、UDP/IP Offload Engine Adapter
Low power 改進：
功率區塊管理主要包含了：
（1） 指令集分類器
（2） 功率區塊致能表
（3） 排程器
由 Power Block Table 所查詢出的 Power Control Word 必須加以排程，依照 RISC 的管線時序控制硬
體區塊的開關，如此才不會使得系統錯誤。而排程的機制是將 Power Control Word 結合在 Decoder 所產
生的 control signal 前，隨著原本 control signal 的時序安排進入每一級的 pipe。這樣的做法的好處就是不
需要額外的設計電路去安排功率的控制信號進入各級 pipe 的時間點。另一個好處就是這樣的處理方式也
能適應各種不同類型的 RISC 處理器，因為不同的 RISC 處理器的管線設計也許差異性會很大。本計劃
將配合子計畫一抗變異可調適之處理器架構設計與其系統環境建置，進行差異性電壓之實驗，並以 LwIP
完整之嵌入式網路協定進行測試。第一年我們已完成以 CCU RISC 為基礎的 Network Processor 執行
LwIP，並進行雙處理器(一顆為 ARM，另一顆為 Network processor)之測試,，如圖 7 所示。
圖 7、雙處理器架構圖
如下圖 8 所示，雙處器系統可以的到 43.75%的效能提升。
C
lo
ck
tic
ks
Number of packets
24 64 128 256 512
Signal CPU
Dual CPU
5000
4000
3000
2000
1000
225154
643
406
794
1292
2546
5143
3194
1594
圖 8、雙處理器架構效能分析
38（11）:1866–1875, Nov. 2003.
5. Eric Yeh, Hewlett Packard Herman Chao, QLogic Corp. Venu Mannem, Adaptec, Inc. Joe Gervais,
Alacritech Bradley Booth, Intel, “Introduction to TCP/IP Ofload Engine （TOE）, ” Version 1.0, April 
2002
6. Kfixhnz Kant, “TCP Ofload Performance for Front-end Servers”, GlobeCom 2003
7. Lars-Åke Larzon, Mikael Degermark, Stephen Pink, “UDP Lite for Real Time Multimedia 
Applications,” 1999 IEEE International Conference of Communications（ICC）
8. Su Yj, Yufeng Shan, Shivkumar Kalyanaraman and Babak Azimi-Sadjadi, ” HEADER ERROR 
PROTECTION FOR MULTIMEDIA DATA TRANSMISSION IN WLANS,” 2006 IEEE International 
Conference on Image Processing （ICIP）
9. Jari Korhonen, Pascal Frossard, “Bit-eror Resilient Packetization for Streaming H.264/AVC Video,” 
2007 ACM International Multimedia Conference
10. V. Tiwari, S. Malik, and P. Ashar, “Guarded Evaluation: Pushing Power Management to Logic 
Synthesis/Design,” IEEE Transactions on Computer-Aided Design of Integrated Circuit and Systems,
vol. 17, no. 10, Oct 1998
11. Monteiro J, Devadas S, Ashar P, Mauskar A, “Scheduling techniques to enable power management,” 
Design Automation Conference Proceedings 1996, 33rd pp. 349-352, June 1996
12. Gheorghita Ghinea, and Johnson P. Thomas, “Quality of Perception: User Quality of Service in 
Multimedia Presentations”, IEEE Trans. on Multimedia, vol. 7, no. 4, august 2005.
13. Q.Ghinea, J.P. Thornns and R.S. Fish, “Quality of Perception to Quality of Service Mapping Using a 
Dynamicaly Reconfigurable Communication System”, IEEE Globalcom, 1999.
14. M. Claypool and J. Riedl. “The Efects of High-SpeedNetworks on Multimedia Jiter”, In Proceedings 
of SCS Euromedia Conference （COMTEC）, Munich, Germany, April 1999.
15. Gheorghita Ghinea, and Johnson P. Thomas, “Quality of Perception: User Quality of Service in 
Multimedia Presentations”, IEEE Trans. on Multimedia, vol. 7, no. 4, august 2005.
16. Q.Ghinea, J.P. Thornns and R.S. Fish, “Quality of Perception to Quality of Service Mapping Using a 
Dynamicaly Reconfigurable Communication System”, IEEE Globalcom, 1999.
17. M. Claypool and J. Riedl. “The Efects of High-Speed Networks on Multimedia Jiter”, In Proceedings 
of SCS Euromedia Conference （COMTEC）, Munich, Germany, April 1999.
中參加人員為全球相關領域之專家學者，透過與他們的互動交流，進一步了解相關研
究領域的研究精神。也全程使用英文與國外友人溝通，在會議中與德國、義大利、日
本幾所大學的博士班學生互相交流建立深厚的情誼，這次的收穫非常豐富。回國後將
與會獲得之經驗應用於個人的研究上，彌補研究上的缺漏與盲點。
三、考察參觀活動(無是項活動者略)
四、建議
首先感謝教育部與國立中正大學提供補助機會，讓個人得以前往參加此次研討
會。參加國際會議有助於擴展學生視野並與國際接軌邁向更國際化的研究，提升台灣
學術界的競爭力。希望教育部增設多種方案，提供國內學生有更多的機會參與國際性
活動，以擴展視野及增進國際學術交流，提升台灣學術界的競爭力。
五、攜回資料名稱及內容
本次會議後攜回會議議程、會議論文集。
六、其他
with the waiting process that can cause starvation
situation. Wang proposes interrupt coalescing that
when NIC receives packets and does not interrupt
CPU immediately until collects multiple packets
[11]. However, this behavior delays urgent data
while waiting for interrupt processing.
In this paper, we propose a hardware architecture
for accelerating multimedia applications. The
system offloads the loading of UDP/IP protocols
from software to an ASIC. The CPU does not
spend time to process network event. The system
resolves the mentioned limitations. The rest of the
paper is as follows. Section II is the proposed
scheme. Section III introduces the architecture of
UDP/IP ASIC. The implementation result and
analysis are in Section IV. Section V is the
conclusions.
II. PROPOSED SCHEME
As Figure 1 shows, in order to accelerate
networking multimedia application we propose
Dual-CPU architecture with pipelining method
that can reduce once memory copy in hardware.
The Dual-CPU system contains an ARM and the
UniRISC microprocessors. An FPGA prototyping
is implemented for real world networking system
demonstration. The system process packets in
parallel, but duel processors may cost too much
[12].
P
C
M
R
G
B
Versatile
Uni-OS
SDRAM
Packet Receive
User Interface
Audio
Codec
LWIP
NIC driver
NIC
Audio
Driver
(DMA)
P
C
M
H
D
R
P
C
M
P
C
M
P
C
M
P
C
M
Figure 1. The system architecture of displaying multimedia
We analyze the LWIP [13] which is a light weight
TCP/IP protocol and contains basic functions.
When an Audio packet is received, the resource
utilizations are: LWIP (43.75%) with checksum
(24.9%), NIC drivers (43.75%) and application:
12.5% shown in Figure 2.
NIC driver
43.75%
LWIP
43.75%
Application
12.5%
Checksum
24.9%
Figure 2. The resource alloacation of one packet processing.
Figure 3. The system architecure with UDP/IP ASIC
The system architecture with UDP/IP ASIC is
shown in figure 3. Main features of UDP/IP ASIC
are memory copy, checksum calculation and
bandwidth usage. We suggest that 9Kbytes packet
size can improve transferring performance and
reduce interrupted time. And a smart checksum
calculation circuit is proposed for accelerating
multimedia application delivery.
A. Memory copy
Figure 4 shows that memory copy of traditional
and our scheme. Traditional system needs at least
three times of memory copies. When a general
NIC receives a packet, device driver asks CPU to
move data from NIC to driver memory on external
BUS. Then the packet is copied from driver
memory to UDP/IP protocol. So, the information
is copied from kernel space memory to user space
memory. In our proposed scheme, the MAC uses
internal wire to transfer data to UDP/IP ASIC
instead of external BUS. UDP/IP ASIC puts data
to the buffer memory or main memory of
corresponding peripheral devices. Therefore, the
memory copy time is only twice in our system.
Table I shows the memory copy on different
architectures.
Control unit
imformation_data_in
imformation_data_out
Data path
Control path
SRAM SRAM
Control
CHECKSUM
UDP
ARP table look up
With UDP
connection control
IP
ARP
ICMP
UDP
IP
ARP
ICMP
SRAM
Packet_data_in
Packet_data_out
UOC_RX UOC_TX
Figure 6. UDP/IP ASIC architecture.
We design the architecture of checksum circuit
shown in figure 7. The circuit supports IP, ICMP
and UDP protocol. It is 32-bit systems so that can
support system bus easily.
錯誤! 物件無法用編輯功能變數代碼來建立。
Figure 7. Datapath architecture of checksum circuit
A fast Video data processing scheme is proposed
to improve bandwidth usage shown in figure 8.
When a packet is received, the system uses
connection lookup table to decide whether its
packet is in the same connection. If the packet is
in the same connection, the data is sent to
peripheral directly. Otherwise, the packet is
processed using normal processing. The
connection lookup table is a hash table. It is used
for both UDP connection lookup and ARP table
lookup.
Figure 8. Fast Video data processing architecture
Figure 9. The Chip layout of UDP/IP ASIC
IV. IMPLEMENTATION RESULTS AND ANALYSIS
The UDP/IP ASIC design is carried out in
Verilog hardware description language and
synthesized by Synopsys using TSMC 0.13 um
CMOS single-poly eight-metal standard cell
library. Figure 9 shows the UDP/IP ASIC layout.
As the post-layout simulation result shows, the
ASIC can operate at 227.2 MHz, the area is
0.936 * 0.733 mm2 and power consumption
without SRAM is 7.21mW shown in table II. The
system achieves 7.11Gbps.
TABLE II. POST-LAYPUT SIMULATION RESULT
UDP/IP Chip
Technology TSMC 0.13um
Chip area 0.936 * 0.733 mm2
Frequency 227.2 MHz
Power 7.2145 mW
We implement our proposed checksum in 0.13 um
COMS technology. Table III shows the
comparison of our proposed checksum circuit and
the other one in [8]. Operation speed is higher and
the area is smaller. The throughput of system can
achieve 16Gbps (500MHZ*32bit) so that it has
already satisfied 10GB-Ethernet.
TABLE III. THE COMPARISON OF CHECKSUM CIRCUIT.
[7] Ours
Clock rate (MHz) 381 MHz 500 MHz
Area 0.0828mm2 0.07467mm2
Throughput (Gbps) 12.21 16
As table IV shows, the UDP/IP ASIC operates
faster than other works. The UDP/IP ASIC
achieves 7.11Gbps (222.2MHz*32bits) that is not
satisfied 10GB-Ethernet. We increase the packet
size as 9KB that not only reduces packet numbers
but also reduces interrupt times. Therefore, the
loading of original system is also reduced so that
the system performance improves to deal with
8
98年度專題研究計畫研究成果彙整表 
計畫主持人：朱元三 計畫編號：98-2221-E-194-053- 
計畫名稱：低電壓及抗變異設計之關鍵技術--具品質服務之無線多媒體網路晶片系統設計(I) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 0%  
研究報告/技術報告 0 0 0%  
研討會論文 0 0 0% 
篇 
 
論文著作 
專書 0 0 0%   
申請中件數 0 0 0%  專利 已獲得件數 1 0 20% 件  
件數 0 0 0% 件  
技術移轉 
權利金 0 0 0% 千元  
碩士生 4 0 80%  
博士生 2 0 20%  
博士後研究員 0 0 0%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 0% 
人次 
 
期刊論文 1 0 100%  
研究報告/技術報告 0 0 0%  
研討會論文 1 0 100% 
篇 
 
論文著作 
專書 0 0 0% 章/本  
申請中件數 0 0 0%  專利 已獲得件數 0 0 0% 件  
件數 0 0 0% 件  
技術移轉 
權利金 0 0 0% 千元  
碩士生 0 0 0%  
博士生 0 0 0%  
博士後研究員 0 0 0%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 0% 
人次 
 
 
