# 📌 Verilog Verification Automation Tool

![GitHub repo size](https://img.shields.io/github/repo-size/goeun-oh/Verilog-verification-automation-tool)
![GitHub last commit](https://img.shields.io/github/last-commit/goeun-oh/Verilog-verification-automation-tool)
![GitHub contributors](https://img.shields.io/github/contributors/goeun-oh/Verilog-verification-automation-tool)

## 📖 소개
이 프로젝트는 **Verilog 기반의 n-bit Full Adder 모듈과 테스트벤치를 자동으로 설계 및 검증하는 Python 기반의 도구**입니다.  
Python에서 Full Adder 연산을 수행한 결과와 Verilog 시뮬레이션 결과를 비교하여 검증하는 자동화 시스템을 구현하였습니다.
<br>
<br>

## 🔧 주요 기능
✅ **n-bit Full Adder 설계 자동화** - Python을 이용하여 Verilog 기반의 n-bit Full Adder 모듈, 테스트벤치 설계 자동화  <br>
✅ **Verilog simulation 자동화** - linux 가상환경과 github Action을 이용하여 생성한 모듈 자동 검증  
✅ **랜덤 입력값 생성** - n-bit의 다양한 input을 자동 생성  
✅ **검증 자동화** - 동일 모듈에 대해 Python 실행결과와 Verilog 시뮬레이션 결과를 비교하여 교차 검증
<br>
<br>

## 📂 파일 구조 및 실행흐름
- **[파일 구조](https://github.com/goeun-oh/Verilog-verification-automation-tool/blob/hotfix_v01/explain/file_structure.md)**
<br>
<br>

## 🏗️ 팀원 역할 분담
**[역할 분담](https://github.com/goeun-oh/Verilog-verification-automation-tool/blob/hotfix_v01/explain/division_role.md)**


<br>


