set tool_name "ModelSim-Altera (Verilog)"
set corner_file_list {
	{{"Slow Model"} {porta_exor.vo porta_exor_v.sdo}}
	{{"Fast Model"} {porta_exor_fast.vo porta_exor_v_fast.sdo}}
}
