TimeQuest Timing Analyzer report for CPU
Wed Apr 10 16:57:48 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; CPU                                                               ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 53.19 MHz ; 53.19 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clk   ; -17.802 ; -4118.908     ;
+-------+---------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.530 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.627 ; -906.480              ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                               ;
+---------+----------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                          ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -17.802 ; IDEX_register:IDEX_register|Rs2[0]                 ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.029      ; 18.867     ;
; -17.760 ; IDEX_register:IDEX_register|Rs1[1]                 ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.027      ; 18.823     ;
; -17.660 ; EXMEM_register:EXMEM_register|Register_dest_out[1] ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.027      ; 18.723     ;
; -17.660 ; EXMEM_register:EXMEM_register|Register_dest_out[3] ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.027      ; 18.723     ;
; -17.625 ; EXMEM_register:EXMEM_register|Register_dest_out[2] ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.027      ; 18.688     ;
; -17.562 ; IDEX_register:IDEX_register|Rs2[0]                 ; EXMEM_register:EXMEM_register|ALU_result_out[30] ; clk          ; clk         ; 1.000        ; 0.029      ; 18.627     ;
; -17.556 ; MEMWB_register:MEMWB_register|Register_dest_out[1] ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.029      ; 18.621     ;
; -17.530 ; IDEX_register:IDEX_register|Rs2[2]                 ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.029      ; 18.595     ;
; -17.521 ; IDEX_register:IDEX_register|Rs2[3]                 ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.029      ; 18.586     ;
; -17.520 ; IDEX_register:IDEX_register|Rs1[1]                 ; EXMEM_register:EXMEM_register|ALU_result_out[30] ; clk          ; clk         ; 1.000        ; 0.027      ; 18.583     ;
; -17.500 ; EXMEM_register:EXMEM_register|Register_dest_out[0] ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.029      ; 18.565     ;
; -17.420 ; EXMEM_register:EXMEM_register|Register_dest_out[1] ; EXMEM_register:EXMEM_register|ALU_result_out[30] ; clk          ; clk         ; 1.000        ; 0.027      ; 18.483     ;
; -17.420 ; EXMEM_register:EXMEM_register|Register_dest_out[3] ; EXMEM_register:EXMEM_register|ALU_result_out[30] ; clk          ; clk         ; 1.000        ; 0.027      ; 18.483     ;
; -17.385 ; EXMEM_register:EXMEM_register|Register_dest_out[2] ; EXMEM_register:EXMEM_register|ALU_result_out[30] ; clk          ; clk         ; 1.000        ; 0.027      ; 18.448     ;
; -17.357 ; EXMEM_register:EXMEM_register|Register_dest_out[4] ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.029      ; 18.422     ;
; -17.347 ; MEMWB_register:MEMWB_register|Register_dest_out[2] ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.029      ; 18.412     ;
; -17.316 ; MEMWB_register:MEMWB_register|Register_dest_out[1] ; EXMEM_register:EXMEM_register|ALU_result_out[30] ; clk          ; clk         ; 1.000        ; 0.029      ; 18.381     ;
; -17.290 ; IDEX_register:IDEX_register|Rs2[2]                 ; EXMEM_register:EXMEM_register|ALU_result_out[30] ; clk          ; clk         ; 1.000        ; 0.029      ; 18.355     ;
; -17.281 ; IDEX_register:IDEX_register|Rs2[3]                 ; EXMEM_register:EXMEM_register|ALU_result_out[30] ; clk          ; clk         ; 1.000        ; 0.029      ; 18.346     ;
; -17.260 ; EXMEM_register:EXMEM_register|Register_dest_out[0] ; EXMEM_register:EXMEM_register|ALU_result_out[30] ; clk          ; clk         ; 1.000        ; 0.029      ; 18.325     ;
; -17.217 ; IDEX_register:IDEX_register|Rs2[1]                 ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.029      ; 18.282     ;
; -17.198 ; IDEX_register:IDEX_register|Rs1[3]                 ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.027      ; 18.261     ;
; -17.196 ; IDEX_register:IDEX_register|Rs2[0]                 ; EXMEM_register:EXMEM_register|ALU_result_out[29] ; clk          ; clk         ; 1.000        ; 0.029      ; 18.261     ;
; -17.185 ; IDEX_register:IDEX_register|Rs1[2]                 ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.027      ; 18.248     ;
; -17.181 ; EXMEM_register:EXMEM_register|RegWrite_out         ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.029      ; 18.246     ;
; -17.163 ; IDEX_register:IDEX_register|Rs1[0]                 ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.027      ; 18.226     ;
; -17.154 ; IDEX_register:IDEX_register|Rs1[1]                 ; EXMEM_register:EXMEM_register|ALU_result_out[29] ; clk          ; clk         ; 1.000        ; 0.027      ; 18.217     ;
; -17.126 ; IDEX_register:IDEX_register|Rs2[4]                 ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.029      ; 18.191     ;
; -17.126 ; MEMWB_register:MEMWB_register|Register_dest_out[3] ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.027      ; 18.189     ;
; -17.124 ; MEMWB_register:MEMWB_register|Register_dest_out[4] ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.029      ; 18.189     ;
; -17.117 ; EXMEM_register:EXMEM_register|Register_dest_out[4] ; EXMEM_register:EXMEM_register|ALU_result_out[30] ; clk          ; clk         ; 1.000        ; 0.029      ; 18.182     ;
; -17.107 ; MEMWB_register:MEMWB_register|Register_dest_out[2] ; EXMEM_register:EXMEM_register|ALU_result_out[30] ; clk          ; clk         ; 1.000        ; 0.029      ; 18.172     ;
; -17.069 ; IDEX_register:IDEX_register|Rs1[4]                 ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.027      ; 18.132     ;
; -17.054 ; EXMEM_register:EXMEM_register|Register_dest_out[1] ; EXMEM_register:EXMEM_register|ALU_result_out[29] ; clk          ; clk         ; 1.000        ; 0.027      ; 18.117     ;
; -17.054 ; EXMEM_register:EXMEM_register|Register_dest_out[3] ; EXMEM_register:EXMEM_register|ALU_result_out[29] ; clk          ; clk         ; 1.000        ; 0.027      ; 18.117     ;
; -17.034 ; MEMWB_register:MEMWB_register|Register_dest_out[0] ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.029      ; 18.099     ;
; -17.019 ; EXMEM_register:EXMEM_register|Register_dest_out[2] ; EXMEM_register:EXMEM_register|ALU_result_out[29] ; clk          ; clk         ; 1.000        ; 0.027      ; 18.082     ;
; -16.977 ; IDEX_register:IDEX_register|Rs2[1]                 ; EXMEM_register:EXMEM_register|ALU_result_out[30] ; clk          ; clk         ; 1.000        ; 0.029      ; 18.042     ;
; -16.958 ; IDEX_register:IDEX_register|Rs1[3]                 ; EXMEM_register:EXMEM_register|ALU_result_out[30] ; clk          ; clk         ; 1.000        ; 0.027      ; 18.021     ;
; -16.950 ; MEMWB_register:MEMWB_register|Register_dest_out[1] ; EXMEM_register:EXMEM_register|ALU_result_out[29] ; clk          ; clk         ; 1.000        ; 0.029      ; 18.015     ;
; -16.945 ; IDEX_register:IDEX_register|Rs1[2]                 ; EXMEM_register:EXMEM_register|ALU_result_out[30] ; clk          ; clk         ; 1.000        ; 0.027      ; 18.008     ;
; -16.941 ; EXMEM_register:EXMEM_register|RegWrite_out         ; EXMEM_register:EXMEM_register|ALU_result_out[30] ; clk          ; clk         ; 1.000        ; 0.029      ; 18.006     ;
; -16.924 ; IDEX_register:IDEX_register|Rs2[2]                 ; EXMEM_register:EXMEM_register|ALU_result_out[29] ; clk          ; clk         ; 1.000        ; 0.029      ; 17.989     ;
; -16.923 ; IDEX_register:IDEX_register|Rs1[0]                 ; EXMEM_register:EXMEM_register|ALU_result_out[30] ; clk          ; clk         ; 1.000        ; 0.027      ; 17.986     ;
; -16.915 ; IDEX_register:IDEX_register|Rs2[3]                 ; EXMEM_register:EXMEM_register|ALU_result_out[29] ; clk          ; clk         ; 1.000        ; 0.029      ; 17.980     ;
; -16.894 ; EXMEM_register:EXMEM_register|Register_dest_out[0] ; EXMEM_register:EXMEM_register|ALU_result_out[29] ; clk          ; clk         ; 1.000        ; 0.029      ; 17.959     ;
; -16.886 ; IDEX_register:IDEX_register|Rs2[4]                 ; EXMEM_register:EXMEM_register|ALU_result_out[30] ; clk          ; clk         ; 1.000        ; 0.029      ; 17.951     ;
; -16.886 ; MEMWB_register:MEMWB_register|Register_dest_out[3] ; EXMEM_register:EXMEM_register|ALU_result_out[30] ; clk          ; clk         ; 1.000        ; 0.027      ; 17.949     ;
; -16.884 ; MEMWB_register:MEMWB_register|Register_dest_out[4] ; EXMEM_register:EXMEM_register|ALU_result_out[30] ; clk          ; clk         ; 1.000        ; 0.029      ; 17.949     ;
; -16.829 ; IDEX_register:IDEX_register|Rs1[4]                 ; EXMEM_register:EXMEM_register|ALU_result_out[30] ; clk          ; clk         ; 1.000        ; 0.027      ; 17.892     ;
; -16.804 ; MEMWB_register:MEMWB_register|RegWrite_out         ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.029      ; 17.869     ;
; -16.794 ; IDEX_register:IDEX_register|Rs2[0]                 ; EXMEM_register:EXMEM_register|ALU_result_out[28] ; clk          ; clk         ; 1.000        ; 0.029      ; 17.859     ;
; -16.794 ; MEMWB_register:MEMWB_register|Register_dest_out[0] ; EXMEM_register:EXMEM_register|ALU_result_out[30] ; clk          ; clk         ; 1.000        ; 0.029      ; 17.859     ;
; -16.752 ; IDEX_register:IDEX_register|Rs1[1]                 ; EXMEM_register:EXMEM_register|ALU_result_out[28] ; clk          ; clk         ; 1.000        ; 0.027      ; 17.815     ;
; -16.751 ; EXMEM_register:EXMEM_register|Register_dest_out[4] ; EXMEM_register:EXMEM_register|ALU_result_out[29] ; clk          ; clk         ; 1.000        ; 0.029      ; 17.816     ;
; -16.741 ; MEMWB_register:MEMWB_register|Register_dest_out[2] ; EXMEM_register:EXMEM_register|ALU_result_out[29] ; clk          ; clk         ; 1.000        ; 0.029      ; 17.806     ;
; -16.652 ; EXMEM_register:EXMEM_register|Register_dest_out[1] ; EXMEM_register:EXMEM_register|ALU_result_out[28] ; clk          ; clk         ; 1.000        ; 0.027      ; 17.715     ;
; -16.652 ; EXMEM_register:EXMEM_register|Register_dest_out[3] ; EXMEM_register:EXMEM_register|ALU_result_out[28] ; clk          ; clk         ; 1.000        ; 0.027      ; 17.715     ;
; -16.617 ; EXMEM_register:EXMEM_register|Register_dest_out[2] ; EXMEM_register:EXMEM_register|ALU_result_out[28] ; clk          ; clk         ; 1.000        ; 0.027      ; 17.680     ;
; -16.611 ; IDEX_register:IDEX_register|Rs2[1]                 ; EXMEM_register:EXMEM_register|ALU_result_out[29] ; clk          ; clk         ; 1.000        ; 0.029      ; 17.676     ;
; -16.592 ; IDEX_register:IDEX_register|Rs1[3]                 ; EXMEM_register:EXMEM_register|ALU_result_out[29] ; clk          ; clk         ; 1.000        ; 0.027      ; 17.655     ;
; -16.579 ; IDEX_register:IDEX_register|Rs1[2]                 ; EXMEM_register:EXMEM_register|ALU_result_out[29] ; clk          ; clk         ; 1.000        ; 0.027      ; 17.642     ;
; -16.575 ; EXMEM_register:EXMEM_register|RegWrite_out         ; EXMEM_register:EXMEM_register|ALU_result_out[29] ; clk          ; clk         ; 1.000        ; 0.029      ; 17.640     ;
; -16.564 ; MEMWB_register:MEMWB_register|RegWrite_out         ; EXMEM_register:EXMEM_register|ALU_result_out[30] ; clk          ; clk         ; 1.000        ; 0.029      ; 17.629     ;
; -16.557 ; IDEX_register:IDEX_register|Rs1[0]                 ; EXMEM_register:EXMEM_register|ALU_result_out[29] ; clk          ; clk         ; 1.000        ; 0.027      ; 17.620     ;
; -16.548 ; MEMWB_register:MEMWB_register|Register_dest_out[1] ; EXMEM_register:EXMEM_register|ALU_result_out[28] ; clk          ; clk         ; 1.000        ; 0.029      ; 17.613     ;
; -16.522 ; IDEX_register:IDEX_register|Rs2[2]                 ; EXMEM_register:EXMEM_register|ALU_result_out[28] ; clk          ; clk         ; 1.000        ; 0.029      ; 17.587     ;
; -16.520 ; IDEX_register:IDEX_register|Rs2[4]                 ; EXMEM_register:EXMEM_register|ALU_result_out[29] ; clk          ; clk         ; 1.000        ; 0.029      ; 17.585     ;
; -16.520 ; MEMWB_register:MEMWB_register|Register_dest_out[3] ; EXMEM_register:EXMEM_register|ALU_result_out[29] ; clk          ; clk         ; 1.000        ; 0.027      ; 17.583     ;
; -16.518 ; MEMWB_register:MEMWB_register|Register_dest_out[4] ; EXMEM_register:EXMEM_register|ALU_result_out[29] ; clk          ; clk         ; 1.000        ; 0.029      ; 17.583     ;
; -16.513 ; IDEX_register:IDEX_register|Rs2[3]                 ; EXMEM_register:EXMEM_register|ALU_result_out[28] ; clk          ; clk         ; 1.000        ; 0.029      ; 17.578     ;
; -16.492 ; EXMEM_register:EXMEM_register|Register_dest_out[0] ; EXMEM_register:EXMEM_register|ALU_result_out[28] ; clk          ; clk         ; 1.000        ; 0.029      ; 17.557     ;
; -16.478 ; MEMWB_register:MEMWB_register|MemtoReg_out         ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.026      ; 17.540     ;
; -16.463 ; IDEX_register:IDEX_register|Rs1[4]                 ; EXMEM_register:EXMEM_register|ALU_result_out[29] ; clk          ; clk         ; 1.000        ; 0.027      ; 17.526     ;
; -16.428 ; MEMWB_register:MEMWB_register|Register_dest_out[0] ; EXMEM_register:EXMEM_register|ALU_result_out[29] ; clk          ; clk         ; 1.000        ; 0.029      ; 17.493     ;
; -16.365 ; IDEX_register:IDEX_register|Rs2[0]                 ; EXMEM_register:EXMEM_register|ALU_result_out[27] ; clk          ; clk         ; 1.000        ; 0.029      ; 17.430     ;
; -16.349 ; EXMEM_register:EXMEM_register|Register_dest_out[4] ; EXMEM_register:EXMEM_register|ALU_result_out[28] ; clk          ; clk         ; 1.000        ; 0.029      ; 17.414     ;
; -16.339 ; MEMWB_register:MEMWB_register|Register_dest_out[2] ; EXMEM_register:EXMEM_register|ALU_result_out[28] ; clk          ; clk         ; 1.000        ; 0.029      ; 17.404     ;
; -16.323 ; IDEX_register:IDEX_register|Rs1[1]                 ; EXMEM_register:EXMEM_register|ALU_result_out[27] ; clk          ; clk         ; 1.000        ; 0.027      ; 17.386     ;
; -16.317 ; MEMWB_register:MEMWB_register|ALU_result_out[0]    ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.026      ; 17.379     ;
; -16.238 ; MEMWB_register:MEMWB_register|MemtoReg_out         ; EXMEM_register:EXMEM_register|ALU_result_out[30] ; clk          ; clk         ; 1.000        ; 0.026      ; 17.300     ;
; -16.228 ; EXMEM_register:EXMEM_register|ALU_result_out[0]    ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.046      ; 17.310     ;
; -16.223 ; EXMEM_register:EXMEM_register|Register_dest_out[1] ; EXMEM_register:EXMEM_register|ALU_result_out[27] ; clk          ; clk         ; 1.000        ; 0.027      ; 17.286     ;
; -16.223 ; EXMEM_register:EXMEM_register|Register_dest_out[3] ; EXMEM_register:EXMEM_register|ALU_result_out[27] ; clk          ; clk         ; 1.000        ; 0.027      ; 17.286     ;
; -16.209 ; IDEX_register:IDEX_register|Rs2[1]                 ; EXMEM_register:EXMEM_register|ALU_result_out[28] ; clk          ; clk         ; 1.000        ; 0.029      ; 17.274     ;
; -16.203 ; IDEX_register:IDEX_register|Rs2[0]                 ; EXMEM_register:EXMEM_register|ALU_result_out[26] ; clk          ; clk         ; 1.000        ; 0.029      ; 17.268     ;
; -16.198 ; MEMWB_register:MEMWB_register|RegWrite_out         ; EXMEM_register:EXMEM_register|ALU_result_out[29] ; clk          ; clk         ; 1.000        ; 0.029      ; 17.263     ;
; -16.190 ; IDEX_register:IDEX_register|Rs1[3]                 ; EXMEM_register:EXMEM_register|ALU_result_out[28] ; clk          ; clk         ; 1.000        ; 0.027      ; 17.253     ;
; -16.188 ; EXMEM_register:EXMEM_register|Register_dest_out[2] ; EXMEM_register:EXMEM_register|ALU_result_out[27] ; clk          ; clk         ; 1.000        ; 0.027      ; 17.251     ;
; -16.177 ; IDEX_register:IDEX_register|Rs1[2]                 ; EXMEM_register:EXMEM_register|ALU_result_out[28] ; clk          ; clk         ; 1.000        ; 0.027      ; 17.240     ;
; -16.173 ; EXMEM_register:EXMEM_register|RegWrite_out         ; EXMEM_register:EXMEM_register|ALU_result_out[28] ; clk          ; clk         ; 1.000        ; 0.029      ; 17.238     ;
; -16.162 ; IDEX_register:IDEX_register|ALUSrc_out             ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.029      ; 17.227     ;
; -16.161 ; IDEX_register:IDEX_register|Rs1[1]                 ; EXMEM_register:EXMEM_register|ALU_result_out[26] ; clk          ; clk         ; 1.000        ; 0.027      ; 17.224     ;
; -16.155 ; IDEX_register:IDEX_register|Rs1[0]                 ; EXMEM_register:EXMEM_register|ALU_result_out[28] ; clk          ; clk         ; 1.000        ; 0.027      ; 17.218     ;
; -16.119 ; MEMWB_register:MEMWB_register|Register_dest_out[1] ; EXMEM_register:EXMEM_register|ALU_result_out[27] ; clk          ; clk         ; 1.000        ; 0.029      ; 17.184     ;
; -16.118 ; IDEX_register:IDEX_register|Rs2[4]                 ; EXMEM_register:EXMEM_register|ALU_result_out[28] ; clk          ; clk         ; 1.000        ; 0.029      ; 17.183     ;
; -16.118 ; MEMWB_register:MEMWB_register|Register_dest_out[3] ; EXMEM_register:EXMEM_register|ALU_result_out[28] ; clk          ; clk         ; 1.000        ; 0.027      ; 17.181     ;
; -16.116 ; MEMWB_register:MEMWB_register|Register_dest_out[4] ; EXMEM_register:EXMEM_register|ALU_result_out[28] ; clk          ; clk         ; 1.000        ; 0.029      ; 17.181     ;
; -16.093 ; IDEX_register:IDEX_register|Rs2[2]                 ; EXMEM_register:EXMEM_register|ALU_result_out[27] ; clk          ; clk         ; 1.000        ; 0.029      ; 17.158     ;
; -16.084 ; IDEX_register:IDEX_register|Immediate_value_out[0] ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.013      ; 17.133     ;
+---------+----------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.530 ; IFID_register:IFID_register|Instruction_out[30]    ; IDEX_register:IDEX_register|funct7_out             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.534 ; register_file:register_file|regs_rtl_0_bypass[28]  ; IDEX_register:IDEX_register|Read_data1_out[15]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.800      ;
; 0.538 ; register_file:register_file|regs_rtl_0_bypass[40]  ; IDEX_register:IDEX_register|Read_data1_out[3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.804      ;
; 0.538 ; register_file:register_file|regs_rtl_0_bypass[40]  ; IDEX_register:IDEX_register|Read_data0_out[3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.804      ;
; 0.542 ; register_file:register_file|regs_rtl_0_bypass[36]  ; IDEX_register:IDEX_register|Read_data1_out[7]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.808      ;
; 0.542 ; register_file:register_file|regs_rtl_0_bypass[36]  ; IDEX_register:IDEX_register|Read_data0_out[7]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.808      ;
; 0.542 ; register_file:register_file|regs_rtl_0_bypass[35]  ; IDEX_register:IDEX_register|Read_data1_out[8]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.808      ;
; 0.544 ; program_counter:program_counter|PC_saved[8]        ; IFID_register:IFID_register|Address_out[8]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.810      ;
; 0.545 ; register_file:register_file|regs_rtl_0_bypass[20]  ; IDEX_register:IDEX_register|Read_data0_out[23]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.811      ;
; 0.545 ; EXMEM_register:EXMEM_register|ALU_result_out[23]   ; MEMWB_register:MEMWB_register|ALU_result_out[23]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.811      ;
; 0.549 ; program_counter:program_counter|PC_saved[7]        ; IFID_register:IFID_register|Address_out[7]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.815      ;
; 0.553 ; EXMEM_register:EXMEM_register|ALU_result_out[18]   ; MEMWB_register:MEMWB_register|ALU_result_out[18]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.819      ;
; 0.650 ; EXMEM_register:EXMEM_register|ALU_result_out[25]   ; MEMWB_register:MEMWB_register|ALU_result_out[25]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.916      ;
; 0.651 ; EXMEM_register:EXMEM_register|ALU_result_out[24]   ; MEMWB_register:MEMWB_register|ALU_result_out[24]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.917      ;
; 0.660 ; program_counter:program_counter|PC_saved[13]       ; IFID_register:IFID_register|Address_out[13]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.926      ;
; 0.661 ; IFID_register:IFID_register|Instruction_out[11]    ; IDEX_register:IDEX_register|Register_dest_out[4]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.927      ;
; 0.666 ; program_counter:program_counter|PC_saved[5]        ; IFID_register:IFID_register|Address_out[5]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.932      ;
; 0.666 ; register_file:register_file|regs_rtl_0_bypass[12]  ; IDEX_register:IDEX_register|Read_data1_out[31]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.932      ;
; 0.669 ; register_file:register_file|regs_rtl_0_bypass[38]  ; IDEX_register:IDEX_register|Read_data1_out[5]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.935      ;
; 0.669 ; program_counter:program_counter|PC_saved[9]        ; IFID_register:IFID_register|Address_out[9]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.935      ;
; 0.671 ; program_counter:program_counter|PC_saved[1]        ; IFID_register:IFID_register|Address_out[1]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.937      ;
; 0.672 ; EXMEM_register:EXMEM_register|MemtoReg_out         ; MEMWB_register:MEMWB_register|MemtoReg_out         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.938      ;
; 0.673 ; register_file:register_file|regs_rtl_0_bypass[15]  ; IDEX_register:IDEX_register|Read_data1_out[28]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.939      ;
; 0.673 ; IFID_register:IFID_register|Address_out[23]        ; IDEX_register:IDEX_register|Address_out[23]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.939      ;
; 0.677 ; register_file:register_file|regs_rtl_0_bypass[16]  ; IDEX_register:IDEX_register|Read_data0_out[27]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.943      ;
; 0.677 ; register_file:register_file|regs_rtl_0_bypass[15]  ; IDEX_register:IDEX_register|Read_data0_out[28]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.943      ;
; 0.678 ; IFID_register:IFID_register|Address_out[1]         ; IDEX_register:IDEX_register|Address_out[1]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.944      ;
; 0.678 ; EXMEM_register:EXMEM_register|RegWrite_out         ; MEMWB_register:MEMWB_register|RegWrite_out         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.944      ;
; 0.678 ; register_file:register_file|regs_rtl_0_bypass[21]  ; IDEX_register:IDEX_register|Read_data0_out[22]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.944      ;
; 0.679 ; IFID_register:IFID_register|Address_out[30]        ; IDEX_register:IDEX_register|Address_out[30]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.945      ;
; 0.681 ; program_counter:program_counter|PC_saved[18]       ; IFID_register:IFID_register|Address_out[18]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.947      ;
; 0.681 ; program_counter:program_counter|PC_saved[23]       ; IFID_register:IFID_register|Address_out[23]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.947      ;
; 0.682 ; IFID_register:IFID_register|Address_out[1]         ; program_counter:program_counter|PC_saved[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.948      ;
; 0.683 ; program_counter:program_counter|PC_saved[14]       ; IFID_register:IFID_register|Address_out[14]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.949      ;
; 0.684 ; EXMEM_register:EXMEM_register|Register_dest_out[0] ; MEMWB_register:MEMWB_register|Register_dest_out[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.950      ;
; 0.686 ; program_counter:program_counter|PC_saved[30]       ; IFID_register:IFID_register|Address_out[30]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.952      ;
; 0.689 ; IFID_register:IFID_register|Address_out[20]        ; IDEX_register:IDEX_register|Address_out[20]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.955      ;
; 0.690 ; program_counter:program_counter|PC_saved[24]       ; IFID_register:IFID_register|Address_out[24]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.956      ;
; 0.698 ; program_counter:program_counter|PC_saved[25]       ; IFID_register:IFID_register|Address_out[25]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.964      ;
; 0.700 ; program_counter:program_counter|PC_saved[21]       ; IFID_register:IFID_register|Address_out[21]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.966      ;
; 0.707 ; program_counter:program_counter|PC_saved[19]       ; IFID_register:IFID_register|Address_out[19]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.973      ;
; 0.718 ; register_file:register_file|regs_rtl_0_bypass[41]  ; IDEX_register:IDEX_register|Read_data0_out[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.984      ;
; 0.718 ; register_file:register_file|regs_rtl_0_bypass[41]  ; IDEX_register:IDEX_register|Read_data1_out[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.984      ;
; 0.768 ; register_file:register_file|regs_rtl_0_bypass[17]  ; IDEX_register:IDEX_register|Read_data1_out[26]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.034      ;
; 0.774 ; register_file:register_file|regs_rtl_0_bypass[17]  ; IDEX_register:IDEX_register|Read_data0_out[26]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.040      ;
; 0.791 ; MEMWB_register:MEMWB_register|ALU_result_out[10]   ; register_file:register_file|regs[8][10]            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.057      ;
; 0.798 ; IFID_register:IFID_register|Address_out[5]         ; IDEX_register:IDEX_register|Address_out[5]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.800 ; IFID_register:IFID_register|Instruction_out[14]    ; IDEX_register:IDEX_register|funct3_out[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.801 ; MEMWB_register:MEMWB_register|ALU_result_out[20]   ; register_file:register_file|regs_rtl_0_bypass[23]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; MEMWB_register:MEMWB_register|ALU_result_out[29]   ; register_file:register_file|regs_rtl_0_bypass[14]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.806 ; MEMWB_register:MEMWB_register|ALU_result_out[30]   ; register_file:register_file|regs_rtl_0_bypass[13]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.807 ; IFID_register:IFID_register|Address_out[31]        ; IDEX_register:IDEX_register|Address_out[31]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.073      ;
; 0.808 ; IFID_register:IFID_register|Address_out[21]        ; IDEX_register:IDEX_register|Address_out[21]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.074      ;
; 0.810 ; IFID_register:IFID_register|Address_out[3]         ; IDEX_register:IDEX_register|Address_out[3]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; MEMWB_register:MEMWB_register|ALU_result_out[21]   ; register_file:register_file|regs_rtl_0_bypass[22]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.811 ; IFID_register:IFID_register|Address_out[15]        ; IDEX_register:IDEX_register|Address_out[15]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.077      ;
; 0.812 ; IFID_register:IFID_register|Address_out[13]        ; IDEX_register:IDEX_register|Address_out[13]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.078      ;
; 0.816 ; register_file:register_file|regs_rtl_0_bypass[22]  ; IDEX_register:IDEX_register|Read_data1_out[21]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.082      ;
; 0.816 ; register_file:register_file|regs_rtl_0_bypass[19]  ; IDEX_register:IDEX_register|Read_data1_out[24]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.082      ;
; 0.816 ; IFID_register:IFID_register|Address_out[29]        ; IDEX_register:IDEX_register|Address_out[29]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.082      ;
; 0.817 ; MEMWB_register:MEMWB_register|ALU_result_out[19]   ; register_file:register_file|regs_rtl_0_bypass[24]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.083      ;
; 0.817 ; register_file:register_file|regs_rtl_0_bypass[20]  ; IDEX_register:IDEX_register|Read_data1_out[23]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.083      ;
; 0.818 ; register_file:register_file|regs_rtl_0_bypass[19]  ; IDEX_register:IDEX_register|Read_data0_out[24]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.084      ;
; 0.819 ; program_counter:program_counter|PC_saved[20]       ; IFID_register:IFID_register|Address_out[20]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.085      ;
; 0.820 ; register_file:register_file|regs_rtl_0_bypass[27]  ; IDEX_register:IDEX_register|Read_data1_out[16]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.086      ;
; 0.820 ; register_file:register_file|regs_rtl_0_bypass[27]  ; IDEX_register:IDEX_register|Read_data0_out[16]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.086      ;
; 0.820 ; register_file:register_file|regs_rtl_0_bypass[14]  ; IDEX_register:IDEX_register|Read_data1_out[29]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.086      ;
; 0.823 ; register_file:register_file|regs_rtl_0_bypass[16]  ; IDEX_register:IDEX_register|Read_data1_out[27]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.089      ;
; 0.824 ; register_file:register_file|regs_rtl_0_bypass[21]  ; IDEX_register:IDEX_register|Read_data1_out[22]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.090      ;
; 0.824 ; program_counter:program_counter|PC_saved[26]       ; IFID_register:IFID_register|Address_out[26]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.090      ;
; 0.825 ; program_counter:program_counter|PC_saved[16]       ; IFID_register:IFID_register|Address_out[16]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.091      ;
; 0.827 ; IFID_register:IFID_register|Address_out[2]         ; IDEX_register:IDEX_register|Address_out[2]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.093      ;
; 0.827 ; IFID_register:IFID_register|Address_out[18]        ; IDEX_register:IDEX_register|Address_out[18]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.093      ;
; 0.828 ; IFID_register:IFID_register|Address_out[16]        ; IDEX_register:IDEX_register|Address_out[16]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.094      ;
; 0.831 ; MEMWB_register:MEMWB_register|ALU_result_out[18]   ; register_file:register_file|regs_rtl_0_bypass[25]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.097      ;
; 0.833 ; IFID_register:IFID_register|Instruction_out[12]    ; IDEX_register:IDEX_register|funct3_out[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.099      ;
; 0.834 ; program_counter:program_counter|PC_saved[12]       ; IFID_register:IFID_register|Address_out[12]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.100      ;
; 0.837 ; program_counter:program_counter|PC_saved[17]       ; IFID_register:IFID_register|Address_out[17]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.103      ;
; 0.837 ; IFID_register:IFID_register|Address_out[22]        ; IDEX_register:IDEX_register|Address_out[22]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.103      ;
; 0.839 ; IFID_register:IFID_register|Address_out[0]         ; IDEX_register:IDEX_register|Address_out[0]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; program_counter:program_counter|PC_saved[22]       ; IFID_register:IFID_register|Address_out[22]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; program_counter:program_counter|PC_saved[28]       ; IFID_register:IFID_register|Address_out[28]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.840 ; register_file:register_file|regs_rtl_0_bypass[31]  ; IDEX_register:IDEX_register|Read_data1_out[12]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.106      ;
; 0.842 ; register_file:register_file|regs_rtl_0_bypass[31]  ; IDEX_register:IDEX_register|Read_data0_out[12]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.108      ;
; 0.844 ; EXMEM_register:EXMEM_register|ALU_result_out[6]    ; MEMWB_register:MEMWB_register|ALU_result_out[6]    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.110      ;
; 0.847 ; register_file:register_file|regs_rtl_0_bypass[33]  ; IDEX_register:IDEX_register|Read_data0_out[10]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.113      ;
; 0.849 ; program_counter:program_counter|PC_saved[6]        ; IFID_register:IFID_register|Address_out[6]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.115      ;
; 0.849 ; register_file:register_file|regs_rtl_0_bypass[35]  ; IDEX_register:IDEX_register|Read_data0_out[8]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.115      ;
; 0.850 ; register_file:register_file|regs_rtl_0_bypass[13]  ; IDEX_register:IDEX_register|Read_data1_out[30]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.116      ;
; 0.851 ; IFID_register:IFID_register|Address_out[17]        ; IDEX_register:IDEX_register|Address_out[17]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.117      ;
; 0.852 ; register_file:register_file|regs_rtl_0_bypass[13]  ; IDEX_register:IDEX_register|Read_data0_out[30]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.118      ;
; 0.853 ; IFID_register:IFID_register|Address_out[6]         ; IDEX_register:IDEX_register|Address_out[6]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.119      ;
; 0.854 ; program_counter:program_counter|PC_saved[29]       ; IFID_register:IFID_register|Address_out[29]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.120      ;
; 0.859 ; register_file:register_file|regs_rtl_0_bypass[23]  ; IDEX_register:IDEX_register|Read_data0_out[20]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.125      ;
; 0.860 ; register_file:register_file|regs_rtl_0_bypass[23]  ; IDEX_register:IDEX_register|Read_data1_out[20]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.126      ;
; 0.863 ; register_file:register_file|regs_rtl_0_bypass[24]  ; IDEX_register:IDEX_register|Read_data1_out[19]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.129      ;
; 0.865 ; register_file:register_file|regs_rtl_0_bypass[18]  ; IDEX_register:IDEX_register|Read_data0_out[25]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.131      ;
; 0.865 ; register_file:register_file|regs_rtl_0_bypass[18]  ; IDEX_register:IDEX_register|Read_data1_out[25]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.131      ;
; 0.865 ; program_counter:program_counter|PC_saved[11]       ; IFID_register:IFID_register|Address_out[11]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.131      ;
; 0.871 ; EXMEM_register:EXMEM_register|Register_dest_out[1] ; MEMWB_register:MEMWB_register|Register_dest_out[1] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.135      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 1.800 ; 1.800 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.408 ; 0.408 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; ALUSrc               ; clk        ; 12.421 ; 12.421 ; Rise       ; clk             ;
; ALU_result2[*]       ; clk        ; 8.803  ; 8.803  ; Rise       ; clk             ;
;  ALU_result2[0]      ; clk        ; 7.154  ; 7.154  ; Rise       ; clk             ;
;  ALU_result2[1]      ; clk        ; 7.429  ; 7.429  ; Rise       ; clk             ;
;  ALU_result2[2]      ; clk        ; 6.934  ; 6.934  ; Rise       ; clk             ;
;  ALU_result2[3]      ; clk        ; 7.211  ; 7.211  ; Rise       ; clk             ;
;  ALU_result2[4]      ; clk        ; 8.631  ; 8.631  ; Rise       ; clk             ;
;  ALU_result2[5]      ; clk        ; 7.125  ; 7.125  ; Rise       ; clk             ;
;  ALU_result2[6]      ; clk        ; 8.222  ; 8.222  ; Rise       ; clk             ;
;  ALU_result2[7]      ; clk        ; 8.105  ; 8.105  ; Rise       ; clk             ;
;  ALU_result2[8]      ; clk        ; 8.057  ; 8.057  ; Rise       ; clk             ;
;  ALU_result2[9]      ; clk        ; 8.045  ; 8.045  ; Rise       ; clk             ;
;  ALU_result2[10]     ; clk        ; 7.486  ; 7.486  ; Rise       ; clk             ;
;  ALU_result2[11]     ; clk        ; 7.840  ; 7.840  ; Rise       ; clk             ;
;  ALU_result2[12]     ; clk        ; 7.249  ; 7.249  ; Rise       ; clk             ;
;  ALU_result2[13]     ; clk        ; 7.992  ; 7.992  ; Rise       ; clk             ;
;  ALU_result2[14]     ; clk        ; 7.863  ; 7.863  ; Rise       ; clk             ;
;  ALU_result2[15]     ; clk        ; 7.939  ; 7.939  ; Rise       ; clk             ;
;  ALU_result2[16]     ; clk        ; 7.936  ; 7.936  ; Rise       ; clk             ;
;  ALU_result2[17]     ; clk        ; 7.510  ; 7.510  ; Rise       ; clk             ;
;  ALU_result2[18]     ; clk        ; 8.057  ; 8.057  ; Rise       ; clk             ;
;  ALU_result2[19]     ; clk        ; 7.558  ; 7.558  ; Rise       ; clk             ;
;  ALU_result2[20]     ; clk        ; 8.003  ; 8.003  ; Rise       ; clk             ;
;  ALU_result2[21]     ; clk        ; 8.592  ; 8.592  ; Rise       ; clk             ;
;  ALU_result2[22]     ; clk        ; 8.019  ; 8.019  ; Rise       ; clk             ;
;  ALU_result2[23]     ; clk        ; 8.359  ; 8.359  ; Rise       ; clk             ;
;  ALU_result2[24]     ; clk        ; 8.803  ; 8.803  ; Rise       ; clk             ;
;  ALU_result2[25]     ; clk        ; 8.661  ; 8.661  ; Rise       ; clk             ;
;  ALU_result2[26]     ; clk        ; 7.020  ; 7.020  ; Rise       ; clk             ;
;  ALU_result2[27]     ; clk        ; 7.047  ; 7.047  ; Rise       ; clk             ;
;  ALU_result2[28]     ; clk        ; 7.042  ; 7.042  ; Rise       ; clk             ;
;  ALU_result2[29]     ; clk        ; 7.951  ; 7.951  ; Rise       ; clk             ;
;  ALU_result2[30]     ; clk        ; 7.648  ; 7.648  ; Rise       ; clk             ;
;  ALU_result2[31]     ; clk        ; 7.093  ; 7.093  ; Rise       ; clk             ;
; Aluop[*]             ; clk        ; 13.002 ; 13.002 ; Rise       ; clk             ;
;  Aluop[0]            ; clk        ; 13.002 ; 13.002 ; Rise       ; clk             ;
;  Aluop[1]            ; clk        ; 12.831 ; 12.831 ; Rise       ; clk             ;
; Branch               ; clk        ; 12.992 ; 12.992 ; Rise       ; clk             ;
; ForwardA_signal[*]   ; clk        ; 9.903  ; 9.903  ; Rise       ; clk             ;
;  ForwardA_signal[0]  ; clk        ; 9.903  ; 9.903  ; Rise       ; clk             ;
;  ForwardA_signal[1]  ; clk        ; 9.196  ; 9.196  ; Rise       ; clk             ;
; ForwardB_signal[*]   ; clk        ; 11.436 ; 11.436 ; Rise       ; clk             ;
;  ForwardB_signal[0]  ; clk        ; 11.436 ; 11.436 ; Rise       ; clk             ;
;  ForwardB_signal[1]  ; clk        ; 9.737  ; 9.737  ; Rise       ; clk             ;
; Instruction_in[*]    ; clk        ; 13.565 ; 13.565 ; Rise       ; clk             ;
;  Instruction_in[0]   ; clk        ; 11.753 ; 11.753 ; Rise       ; clk             ;
;  Instruction_in[1]   ; clk        ; 12.063 ; 12.063 ; Rise       ; clk             ;
;  Instruction_in[2]   ; clk        ; 11.443 ; 11.443 ; Rise       ; clk             ;
;  Instruction_in[3]   ; clk        ; 11.941 ; 11.941 ; Rise       ; clk             ;
;  Instruction_in[4]   ; clk        ; 11.204 ; 11.204 ; Rise       ; clk             ;
;  Instruction_in[5]   ; clk        ; 11.191 ; 11.191 ; Rise       ; clk             ;
;  Instruction_in[6]   ; clk        ; 10.779 ; 10.779 ; Rise       ; clk             ;
;  Instruction_in[7]   ; clk        ; 11.856 ; 11.856 ; Rise       ; clk             ;
;  Instruction_in[8]   ; clk        ; 11.359 ; 11.359 ; Rise       ; clk             ;
;  Instruction_in[9]   ; clk        ; 12.125 ; 12.125 ; Rise       ; clk             ;
;  Instruction_in[10]  ; clk        ; 11.176 ; 11.176 ; Rise       ; clk             ;
;  Instruction_in[11]  ; clk        ; 12.069 ; 12.069 ; Rise       ; clk             ;
;  Instruction_in[12]  ; clk        ; 11.529 ; 11.529 ; Rise       ; clk             ;
;  Instruction_in[13]  ; clk        ; 10.755 ; 10.755 ; Rise       ; clk             ;
;  Instruction_in[14]  ; clk        ; 12.086 ; 12.086 ; Rise       ; clk             ;
;  Instruction_in[15]  ; clk        ; 11.494 ; 11.494 ; Rise       ; clk             ;
;  Instruction_in[16]  ; clk        ; 11.647 ; 11.647 ; Rise       ; clk             ;
;  Instruction_in[17]  ; clk        ; 13.565 ; 13.565 ; Rise       ; clk             ;
;  Instruction_in[18]  ; clk        ; 12.539 ; 12.539 ; Rise       ; clk             ;
;  Instruction_in[19]  ; clk        ; 12.784 ; 12.784 ; Rise       ; clk             ;
;  Instruction_in[20]  ; clk        ; 11.912 ; 11.912 ; Rise       ; clk             ;
;  Instruction_in[21]  ; clk        ; 12.176 ; 12.176 ; Rise       ; clk             ;
;  Instruction_in[22]  ; clk        ; 11.124 ; 11.124 ; Rise       ; clk             ;
;  Instruction_in[23]  ; clk        ; 11.759 ; 11.759 ; Rise       ; clk             ;
;  Instruction_in[24]  ; clk        ; 11.710 ; 11.710 ; Rise       ; clk             ;
;  Instruction_in[25]  ; clk        ; 12.347 ; 12.347 ; Rise       ; clk             ;
;  Instruction_in[26]  ; clk        ; 12.367 ; 12.367 ; Rise       ; clk             ;
;  Instruction_in[27]  ; clk        ; 11.047 ; 11.047 ; Rise       ; clk             ;
;  Instruction_in[28]  ; clk        ; 12.380 ; 12.380 ; Rise       ; clk             ;
;  Instruction_in[29]  ; clk        ; 12.367 ; 12.367 ; Rise       ; clk             ;
;  Instruction_in[30]  ; clk        ; 11.797 ; 11.797 ; Rise       ; clk             ;
;  Instruction_in[31]  ; clk        ; 12.840 ; 12.840 ; Rise       ; clk             ;
; Instruction_out[*]   ; clk        ; 8.768  ; 8.768  ; Rise       ; clk             ;
;  Instruction_out[0]  ; clk        ; 7.550  ; 7.550  ; Rise       ; clk             ;
;  Instruction_out[1]  ; clk        ; 7.399  ; 7.399  ; Rise       ; clk             ;
;  Instruction_out[2]  ; clk        ; 7.902  ; 7.902  ; Rise       ; clk             ;
;  Instruction_out[3]  ; clk        ; 7.862  ; 7.862  ; Rise       ; clk             ;
;  Instruction_out[4]  ; clk        ; 7.817  ; 7.817  ; Rise       ; clk             ;
;  Instruction_out[5]  ; clk        ; 7.611  ; 7.611  ; Rise       ; clk             ;
;  Instruction_out[6]  ; clk        ; 7.688  ; 7.688  ; Rise       ; clk             ;
;  Instruction_out[7]  ; clk        ; 8.710  ; 8.710  ; Rise       ; clk             ;
;  Instruction_out[8]  ; clk        ; 7.413  ; 7.413  ; Rise       ; clk             ;
;  Instruction_out[9]  ; clk        ; 8.219  ; 8.219  ; Rise       ; clk             ;
;  Instruction_out[10] ; clk        ; 7.490  ; 7.490  ; Rise       ; clk             ;
;  Instruction_out[11] ; clk        ; 7.992  ; 7.992  ; Rise       ; clk             ;
;  Instruction_out[12] ; clk        ; 8.187  ; 8.187  ; Rise       ; clk             ;
;  Instruction_out[13] ; clk        ; 7.937  ; 7.937  ; Rise       ; clk             ;
;  Instruction_out[14] ; clk        ; 7.963  ; 7.963  ; Rise       ; clk             ;
;  Instruction_out[15] ; clk        ; 7.992  ; 7.992  ; Rise       ; clk             ;
;  Instruction_out[16] ; clk        ; 7.828  ; 7.828  ; Rise       ; clk             ;
;  Instruction_out[17] ; clk        ; 8.768  ; 8.768  ; Rise       ; clk             ;
;  Instruction_out[18] ; clk        ; 8.092  ; 8.092  ; Rise       ; clk             ;
;  Instruction_out[19] ; clk        ; 7.602  ; 7.602  ; Rise       ; clk             ;
;  Instruction_out[20] ; clk        ; 7.862  ; 7.862  ; Rise       ; clk             ;
;  Instruction_out[21] ; clk        ; 8.671  ; 8.671  ; Rise       ; clk             ;
;  Instruction_out[22] ; clk        ; 8.618  ; 8.618  ; Rise       ; clk             ;
;  Instruction_out[23] ; clk        ; 8.087  ; 8.087  ; Rise       ; clk             ;
;  Instruction_out[24] ; clk        ; 8.456  ; 8.456  ; Rise       ; clk             ;
;  Instruction_out[25] ; clk        ; 7.654  ; 7.654  ; Rise       ; clk             ;
;  Instruction_out[26] ; clk        ; 7.412  ; 7.412  ; Rise       ; clk             ;
;  Instruction_out[27] ; clk        ; 7.598  ; 7.598  ; Rise       ; clk             ;
;  Instruction_out[28] ; clk        ; 7.386  ; 7.386  ; Rise       ; clk             ;
;  Instruction_out[29] ; clk        ; 8.363  ; 8.363  ; Rise       ; clk             ;
;  Instruction_out[30] ; clk        ; 7.686  ; 7.686  ; Rise       ; clk             ;
;  Instruction_out[31] ; clk        ; 7.579  ; 7.579  ; Rise       ; clk             ;
; MemRead              ; clk        ; 12.973 ; 12.973 ; Rise       ; clk             ;
; MemWrite             ; clk        ; 13.604 ; 13.604 ; Rise       ; clk             ;
; MemtoReg             ; clk        ; 12.716 ; 12.716 ; Rise       ; clk             ;
; Muxselect            ; clk        ; 17.891 ; 17.891 ; Rise       ; clk             ;
; PC_out[*]            ; clk        ; 8.777  ; 8.777  ; Rise       ; clk             ;
;  PC_out[0]           ; clk        ; 7.826  ; 7.826  ; Rise       ; clk             ;
;  PC_out[1]           ; clk        ; 8.074  ; 8.074  ; Rise       ; clk             ;
;  PC_out[2]           ; clk        ; 8.155  ; 8.155  ; Rise       ; clk             ;
;  PC_out[3]           ; clk        ; 7.846  ; 7.846  ; Rise       ; clk             ;
;  PC_out[4]           ; clk        ; 8.100  ; 8.100  ; Rise       ; clk             ;
;  PC_out[5]           ; clk        ; 8.074  ; 8.074  ; Rise       ; clk             ;
;  PC_out[6]           ; clk        ; 8.028  ; 8.028  ; Rise       ; clk             ;
;  PC_out[7]           ; clk        ; 8.315  ; 8.315  ; Rise       ; clk             ;
;  PC_out[8]           ; clk        ; 7.849  ; 7.849  ; Rise       ; clk             ;
;  PC_out[9]           ; clk        ; 7.872  ; 7.872  ; Rise       ; clk             ;
;  PC_out[10]          ; clk        ; 7.944  ; 7.944  ; Rise       ; clk             ;
;  PC_out[11]          ; clk        ; 7.979  ; 7.979  ; Rise       ; clk             ;
;  PC_out[12]          ; clk        ; 8.250  ; 8.250  ; Rise       ; clk             ;
;  PC_out[13]          ; clk        ; 7.663  ; 7.663  ; Rise       ; clk             ;
;  PC_out[14]          ; clk        ; 7.646  ; 7.646  ; Rise       ; clk             ;
;  PC_out[15]          ; clk        ; 8.494  ; 8.494  ; Rise       ; clk             ;
;  PC_out[16]          ; clk        ; 8.358  ; 8.358  ; Rise       ; clk             ;
;  PC_out[17]          ; clk        ; 7.208  ; 7.208  ; Rise       ; clk             ;
;  PC_out[18]          ; clk        ; 8.167  ; 8.167  ; Rise       ; clk             ;
;  PC_out[19]          ; clk        ; 8.399  ; 8.399  ; Rise       ; clk             ;
;  PC_out[20]          ; clk        ; 7.719  ; 7.719  ; Rise       ; clk             ;
;  PC_out[21]          ; clk        ; 8.389  ; 8.389  ; Rise       ; clk             ;
;  PC_out[22]          ; clk        ; 7.898  ; 7.898  ; Rise       ; clk             ;
;  PC_out[23]          ; clk        ; 7.874  ; 7.874  ; Rise       ; clk             ;
;  PC_out[24]          ; clk        ; 7.667  ; 7.667  ; Rise       ; clk             ;
;  PC_out[25]          ; clk        ; 7.705  ; 7.705  ; Rise       ; clk             ;
;  PC_out[26]          ; clk        ; 7.914  ; 7.914  ; Rise       ; clk             ;
;  PC_out[27]          ; clk        ; 8.777  ; 8.777  ; Rise       ; clk             ;
;  PC_out[28]          ; clk        ; 7.688  ; 7.688  ; Rise       ; clk             ;
;  PC_out[29]          ; clk        ; 7.716  ; 7.716  ; Rise       ; clk             ;
;  PC_out[30]          ; clk        ; 7.961  ; 7.961  ; Rise       ; clk             ;
;  PC_out[31]          ; clk        ; 8.117  ; 8.117  ; Rise       ; clk             ;
; ReadData0[*]         ; clk        ; 13.392 ; 13.392 ; Rise       ; clk             ;
;  ReadData0[0]        ; clk        ; 12.517 ; 12.517 ; Rise       ; clk             ;
;  ReadData0[1]        ; clk        ; 11.782 ; 11.782 ; Rise       ; clk             ;
;  ReadData0[2]        ; clk        ; 12.359 ; 12.359 ; Rise       ; clk             ;
;  ReadData0[3]        ; clk        ; 13.392 ; 13.392 ; Rise       ; clk             ;
;  ReadData0[4]        ; clk        ; 13.249 ; 13.249 ; Rise       ; clk             ;
;  ReadData0[5]        ; clk        ; 12.773 ; 12.773 ; Rise       ; clk             ;
;  ReadData0[6]        ; clk        ; 12.411 ; 12.411 ; Rise       ; clk             ;
;  ReadData0[7]        ; clk        ; 11.880 ; 11.880 ; Rise       ; clk             ;
;  ReadData0[8]        ; clk        ; 12.030 ; 12.030 ; Rise       ; clk             ;
;  ReadData0[9]        ; clk        ; 12.872 ; 12.872 ; Rise       ; clk             ;
;  ReadData0[10]       ; clk        ; 12.809 ; 12.809 ; Rise       ; clk             ;
;  ReadData0[11]       ; clk        ; 12.572 ; 12.572 ; Rise       ; clk             ;
;  ReadData0[12]       ; clk        ; 11.973 ; 11.973 ; Rise       ; clk             ;
;  ReadData0[13]       ; clk        ; 12.082 ; 12.082 ; Rise       ; clk             ;
;  ReadData0[14]       ; clk        ; 11.726 ; 11.726 ; Rise       ; clk             ;
;  ReadData0[15]       ; clk        ; 12.024 ; 12.024 ; Rise       ; clk             ;
;  ReadData0[16]       ; clk        ; 12.068 ; 12.068 ; Rise       ; clk             ;
;  ReadData0[17]       ; clk        ; 12.520 ; 12.520 ; Rise       ; clk             ;
;  ReadData0[18]       ; clk        ; 11.560 ; 11.560 ; Rise       ; clk             ;
;  ReadData0[19]       ; clk        ; 12.455 ; 12.455 ; Rise       ; clk             ;
;  ReadData0[20]       ; clk        ; 10.791 ; 10.791 ; Rise       ; clk             ;
;  ReadData0[21]       ; clk        ; 11.697 ; 11.697 ; Rise       ; clk             ;
;  ReadData0[22]       ; clk        ; 11.691 ; 11.691 ; Rise       ; clk             ;
;  ReadData0[23]       ; clk        ; 12.021 ; 12.021 ; Rise       ; clk             ;
;  ReadData0[24]       ; clk        ; 11.218 ; 11.218 ; Rise       ; clk             ;
;  ReadData0[25]       ; clk        ; 11.251 ; 11.251 ; Rise       ; clk             ;
;  ReadData0[26]       ; clk        ; 12.405 ; 12.405 ; Rise       ; clk             ;
;  ReadData0[27]       ; clk        ; 11.481 ; 11.481 ; Rise       ; clk             ;
;  ReadData0[28]       ; clk        ; 11.594 ; 11.594 ; Rise       ; clk             ;
;  ReadData0[29]       ; clk        ; 11.501 ; 11.501 ; Rise       ; clk             ;
;  ReadData0[30]       ; clk        ; 11.733 ; 11.733 ; Rise       ; clk             ;
;  ReadData0[31]       ; clk        ; 11.987 ; 11.987 ; Rise       ; clk             ;
; ReadData1[*]         ; clk        ; 13.613 ; 13.613 ; Rise       ; clk             ;
;  ReadData1[0]        ; clk        ; 12.676 ; 12.676 ; Rise       ; clk             ;
;  ReadData1[1]        ; clk        ; 12.229 ; 12.229 ; Rise       ; clk             ;
;  ReadData1[2]        ; clk        ; 12.191 ; 12.191 ; Rise       ; clk             ;
;  ReadData1[3]        ; clk        ; 12.788 ; 12.788 ; Rise       ; clk             ;
;  ReadData1[4]        ; clk        ; 13.063 ; 13.063 ; Rise       ; clk             ;
;  ReadData1[5]        ; clk        ; 12.419 ; 12.419 ; Rise       ; clk             ;
;  ReadData1[6]        ; clk        ; 13.022 ; 13.022 ; Rise       ; clk             ;
;  ReadData1[7]        ; clk        ; 12.449 ; 12.449 ; Rise       ; clk             ;
;  ReadData1[8]        ; clk        ; 13.613 ; 13.613 ; Rise       ; clk             ;
;  ReadData1[9]        ; clk        ; 11.602 ; 11.602 ; Rise       ; clk             ;
;  ReadData1[10]       ; clk        ; 12.927 ; 12.927 ; Rise       ; clk             ;
;  ReadData1[11]       ; clk        ; 13.228 ; 13.228 ; Rise       ; clk             ;
;  ReadData1[12]       ; clk        ; 11.684 ; 11.684 ; Rise       ; clk             ;
;  ReadData1[13]       ; clk        ; 13.347 ; 13.347 ; Rise       ; clk             ;
;  ReadData1[14]       ; clk        ; 12.193 ; 12.193 ; Rise       ; clk             ;
;  ReadData1[15]       ; clk        ; 12.284 ; 12.284 ; Rise       ; clk             ;
;  ReadData1[16]       ; clk        ; 12.173 ; 12.173 ; Rise       ; clk             ;
;  ReadData1[17]       ; clk        ; 12.084 ; 12.084 ; Rise       ; clk             ;
;  ReadData1[18]       ; clk        ; 12.166 ; 12.166 ; Rise       ; clk             ;
;  ReadData1[19]       ; clk        ; 11.235 ; 11.235 ; Rise       ; clk             ;
;  ReadData1[20]       ; clk        ; 11.337 ; 11.337 ; Rise       ; clk             ;
;  ReadData1[21]       ; clk        ; 11.350 ; 11.350 ; Rise       ; clk             ;
;  ReadData1[22]       ; clk        ; 11.484 ; 11.484 ; Rise       ; clk             ;
;  ReadData1[23]       ; clk        ; 11.537 ; 11.537 ; Rise       ; clk             ;
;  ReadData1[24]       ; clk        ; 11.067 ; 11.067 ; Rise       ; clk             ;
;  ReadData1[25]       ; clk        ; 11.572 ; 11.572 ; Rise       ; clk             ;
;  ReadData1[26]       ; clk        ; 11.932 ; 11.932 ; Rise       ; clk             ;
;  ReadData1[27]       ; clk        ; 10.989 ; 10.989 ; Rise       ; clk             ;
;  ReadData1[28]       ; clk        ; 11.523 ; 11.523 ; Rise       ; clk             ;
;  ReadData1[29]       ; clk        ; 11.425 ; 11.425 ; Rise       ; clk             ;
;  ReadData1[30]       ; clk        ; 11.356 ; 11.356 ; Rise       ; clk             ;
;  ReadData1[31]       ; clk        ; 11.542 ; 11.542 ; Rise       ; clk             ;
; RegWrite             ; clk        ; 12.425 ; 12.425 ; Rise       ; clk             ;
; Register_dest[*]     ; clk        ; 8.620  ; 8.620  ; Rise       ; clk             ;
;  Register_dest[0]    ; clk        ; 8.139  ; 8.139  ; Rise       ; clk             ;
;  Register_dest[1]    ; clk        ; 8.153  ; 8.153  ; Rise       ; clk             ;
;  Register_dest[2]    ; clk        ; 7.888  ; 7.888  ; Rise       ; clk             ;
;  Register_dest[3]    ; clk        ; 8.620  ; 8.620  ; Rise       ; clk             ;
;  Register_dest[4]    ; clk        ; 7.678  ; 7.678  ; Rise       ; clk             ;
; Stall                ; clk        ; 10.732 ; 10.732 ; Rise       ; clk             ;
; flush                ; clk        ; 19.105 ; 19.105 ; Rise       ; clk             ;
; r8[*]                ; clk        ; 8.650  ; 8.650  ; Rise       ; clk             ;
;  r8[0]               ; clk        ; 7.968  ; 7.968  ; Rise       ; clk             ;
;  r8[1]               ; clk        ; 7.796  ; 7.796  ; Rise       ; clk             ;
;  r8[2]               ; clk        ; 7.825  ; 7.825  ; Rise       ; clk             ;
;  r8[3]               ; clk        ; 8.554  ; 8.554  ; Rise       ; clk             ;
;  r8[4]               ; clk        ; 7.056  ; 7.056  ; Rise       ; clk             ;
;  r8[5]               ; clk        ; 7.985  ; 7.985  ; Rise       ; clk             ;
;  r8[6]               ; clk        ; 7.601  ; 7.601  ; Rise       ; clk             ;
;  r8[7]               ; clk        ; 8.464  ; 8.464  ; Rise       ; clk             ;
;  r8[8]               ; clk        ; 8.494  ; 8.494  ; Rise       ; clk             ;
;  r8[9]               ; clk        ; 7.216  ; 7.216  ; Rise       ; clk             ;
;  r8[10]              ; clk        ; 7.769  ; 7.769  ; Rise       ; clk             ;
;  r8[11]              ; clk        ; 7.874  ; 7.874  ; Rise       ; clk             ;
;  r8[12]              ; clk        ; 8.650  ; 8.650  ; Rise       ; clk             ;
;  r8[13]              ; clk        ; 6.973  ; 6.973  ; Rise       ; clk             ;
;  r8[14]              ; clk        ; 8.027  ; 8.027  ; Rise       ; clk             ;
;  r8[15]              ; clk        ; 7.934  ; 7.934  ; Rise       ; clk             ;
;  r8[16]              ; clk        ; 8.368  ; 8.368  ; Rise       ; clk             ;
;  r8[17]              ; clk        ; 8.453  ; 8.453  ; Rise       ; clk             ;
;  r8[18]              ; clk        ; 7.357  ; 7.357  ; Rise       ; clk             ;
;  r8[19]              ; clk        ; 7.641  ; 7.641  ; Rise       ; clk             ;
;  r8[20]              ; clk        ; 7.815  ; 7.815  ; Rise       ; clk             ;
;  r8[21]              ; clk        ; 7.181  ; 7.181  ; Rise       ; clk             ;
;  r8[22]              ; clk        ; 7.171  ; 7.171  ; Rise       ; clk             ;
;  r8[23]              ; clk        ; 7.425  ; 7.425  ; Rise       ; clk             ;
;  r8[24]              ; clk        ; 7.582  ; 7.582  ; Rise       ; clk             ;
;  r8[25]              ; clk        ; 7.238  ; 7.238  ; Rise       ; clk             ;
;  r8[26]              ; clk        ; 7.900  ; 7.900  ; Rise       ; clk             ;
;  r8[27]              ; clk        ; 7.978  ; 7.978  ; Rise       ; clk             ;
;  r8[28]              ; clk        ; 7.920  ; 7.920  ; Rise       ; clk             ;
;  r8[29]              ; clk        ; 8.003  ; 8.003  ; Rise       ; clk             ;
;  r8[30]              ; clk        ; 7.503  ; 7.503  ; Rise       ; clk             ;
;  r8[31]              ; clk        ; 7.879  ; 7.879  ; Rise       ; clk             ;
; r11[*]               ; clk        ; 8.679  ; 8.679  ; Rise       ; clk             ;
;  r11[0]              ; clk        ; 8.366  ; 8.366  ; Rise       ; clk             ;
;  r11[1]              ; clk        ; 8.261  ; 8.261  ; Rise       ; clk             ;
;  r11[2]              ; clk        ; 7.281  ; 7.281  ; Rise       ; clk             ;
;  r11[3]              ; clk        ; 6.793  ; 6.793  ; Rise       ; clk             ;
;  r11[4]              ; clk        ; 7.342  ; 7.342  ; Rise       ; clk             ;
;  r11[5]              ; clk        ; 8.230  ; 8.230  ; Rise       ; clk             ;
;  r11[6]              ; clk        ; 7.725  ; 7.725  ; Rise       ; clk             ;
;  r11[7]              ; clk        ; 8.451  ; 8.451  ; Rise       ; clk             ;
;  r11[8]              ; clk        ; 8.679  ; 8.679  ; Rise       ; clk             ;
;  r11[9]              ; clk        ; 7.904  ; 7.904  ; Rise       ; clk             ;
;  r11[10]             ; clk        ; 7.176  ; 7.176  ; Rise       ; clk             ;
;  r11[11]             ; clk        ; 8.221  ; 8.221  ; Rise       ; clk             ;
;  r11[12]             ; clk        ; 8.649  ; 8.649  ; Rise       ; clk             ;
;  r11[13]             ; clk        ; 8.194  ; 8.194  ; Rise       ; clk             ;
;  r11[14]             ; clk        ; 7.527  ; 7.527  ; Rise       ; clk             ;
;  r11[15]             ; clk        ; 7.644  ; 7.644  ; Rise       ; clk             ;
;  r11[16]             ; clk        ; 8.036  ; 8.036  ; Rise       ; clk             ;
;  r11[17]             ; clk        ; 6.981  ; 6.981  ; Rise       ; clk             ;
;  r11[18]             ; clk        ; 7.753  ; 7.753  ; Rise       ; clk             ;
;  r11[19]             ; clk        ; 8.049  ; 8.049  ; Rise       ; clk             ;
;  r11[20]             ; clk        ; 7.558  ; 7.558  ; Rise       ; clk             ;
;  r11[21]             ; clk        ; 8.152  ; 8.152  ; Rise       ; clk             ;
;  r11[22]             ; clk        ; 7.448  ; 7.448  ; Rise       ; clk             ;
;  r11[23]             ; clk        ; 7.771  ; 7.771  ; Rise       ; clk             ;
;  r11[24]             ; clk        ; 7.455  ; 7.455  ; Rise       ; clk             ;
;  r11[25]             ; clk        ; 8.089  ; 8.089  ; Rise       ; clk             ;
;  r11[26]             ; clk        ; 7.776  ; 7.776  ; Rise       ; clk             ;
;  r11[27]             ; clk        ; 7.362  ; 7.362  ; Rise       ; clk             ;
;  r11[28]             ; clk        ; 8.081  ; 8.081  ; Rise       ; clk             ;
;  r11[29]             ; clk        ; 7.593  ; 7.593  ; Rise       ; clk             ;
;  r11[30]             ; clk        ; 7.640  ; 7.640  ; Rise       ; clk             ;
;  r11[31]             ; clk        ; 7.758  ; 7.758  ; Rise       ; clk             ;
; rs0[*]               ; clk        ; 8.768  ; 8.768  ; Rise       ; clk             ;
;  rs0[0]              ; clk        ; 7.992  ; 7.992  ; Rise       ; clk             ;
;  rs0[1]              ; clk        ; 7.828  ; 7.828  ; Rise       ; clk             ;
;  rs0[2]              ; clk        ; 8.768  ; 8.768  ; Rise       ; clk             ;
;  rs0[3]              ; clk        ; 8.092  ; 8.092  ; Rise       ; clk             ;
;  rs0[4]              ; clk        ; 7.622  ; 7.622  ; Rise       ; clk             ;
; rs1[*]               ; clk        ; 8.623  ; 8.623  ; Rise       ; clk             ;
;  rs1[0]              ; clk        ; 7.882  ; 7.882  ; Rise       ; clk             ;
;  rs1[1]              ; clk        ; 8.623  ; 8.623  ; Rise       ; clk             ;
;  rs1[2]              ; clk        ; 8.608  ; 8.608  ; Rise       ; clk             ;
;  rs1[3]              ; clk        ; 8.244  ; 8.244  ; Rise       ; clk             ;
;  rs1[4]              ; clk        ; 8.416  ; 8.416  ; Rise       ; clk             ;
+----------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; ALUSrc               ; clk        ; 9.138  ; 9.138  ; Rise       ; clk             ;
; ALU_result2[*]       ; clk        ; 6.934  ; 6.934  ; Rise       ; clk             ;
;  ALU_result2[0]      ; clk        ; 7.154  ; 7.154  ; Rise       ; clk             ;
;  ALU_result2[1]      ; clk        ; 7.429  ; 7.429  ; Rise       ; clk             ;
;  ALU_result2[2]      ; clk        ; 6.934  ; 6.934  ; Rise       ; clk             ;
;  ALU_result2[3]      ; clk        ; 7.211  ; 7.211  ; Rise       ; clk             ;
;  ALU_result2[4]      ; clk        ; 8.631  ; 8.631  ; Rise       ; clk             ;
;  ALU_result2[5]      ; clk        ; 7.125  ; 7.125  ; Rise       ; clk             ;
;  ALU_result2[6]      ; clk        ; 8.222  ; 8.222  ; Rise       ; clk             ;
;  ALU_result2[7]      ; clk        ; 8.105  ; 8.105  ; Rise       ; clk             ;
;  ALU_result2[8]      ; clk        ; 8.057  ; 8.057  ; Rise       ; clk             ;
;  ALU_result2[9]      ; clk        ; 8.045  ; 8.045  ; Rise       ; clk             ;
;  ALU_result2[10]     ; clk        ; 7.486  ; 7.486  ; Rise       ; clk             ;
;  ALU_result2[11]     ; clk        ; 7.840  ; 7.840  ; Rise       ; clk             ;
;  ALU_result2[12]     ; clk        ; 7.249  ; 7.249  ; Rise       ; clk             ;
;  ALU_result2[13]     ; clk        ; 7.992  ; 7.992  ; Rise       ; clk             ;
;  ALU_result2[14]     ; clk        ; 7.863  ; 7.863  ; Rise       ; clk             ;
;  ALU_result2[15]     ; clk        ; 7.939  ; 7.939  ; Rise       ; clk             ;
;  ALU_result2[16]     ; clk        ; 7.936  ; 7.936  ; Rise       ; clk             ;
;  ALU_result2[17]     ; clk        ; 7.510  ; 7.510  ; Rise       ; clk             ;
;  ALU_result2[18]     ; clk        ; 8.057  ; 8.057  ; Rise       ; clk             ;
;  ALU_result2[19]     ; clk        ; 7.558  ; 7.558  ; Rise       ; clk             ;
;  ALU_result2[20]     ; clk        ; 8.003  ; 8.003  ; Rise       ; clk             ;
;  ALU_result2[21]     ; clk        ; 8.592  ; 8.592  ; Rise       ; clk             ;
;  ALU_result2[22]     ; clk        ; 8.019  ; 8.019  ; Rise       ; clk             ;
;  ALU_result2[23]     ; clk        ; 8.359  ; 8.359  ; Rise       ; clk             ;
;  ALU_result2[24]     ; clk        ; 8.803  ; 8.803  ; Rise       ; clk             ;
;  ALU_result2[25]     ; clk        ; 8.661  ; 8.661  ; Rise       ; clk             ;
;  ALU_result2[26]     ; clk        ; 7.020  ; 7.020  ; Rise       ; clk             ;
;  ALU_result2[27]     ; clk        ; 7.047  ; 7.047  ; Rise       ; clk             ;
;  ALU_result2[28]     ; clk        ; 7.042  ; 7.042  ; Rise       ; clk             ;
;  ALU_result2[29]     ; clk        ; 7.951  ; 7.951  ; Rise       ; clk             ;
;  ALU_result2[30]     ; clk        ; 7.648  ; 7.648  ; Rise       ; clk             ;
;  ALU_result2[31]     ; clk        ; 7.093  ; 7.093  ; Rise       ; clk             ;
; Aluop[*]             ; clk        ; 9.156  ; 9.156  ; Rise       ; clk             ;
;  Aluop[0]            ; clk        ; 9.363  ; 9.363  ; Rise       ; clk             ;
;  Aluop[1]            ; clk        ; 9.156  ; 9.156  ; Rise       ; clk             ;
; Branch               ; clk        ; 9.353  ; 9.353  ; Rise       ; clk             ;
; ForwardA_signal[*]   ; clk        ; 7.522  ; 7.522  ; Rise       ; clk             ;
;  ForwardA_signal[0]  ; clk        ; 8.229  ; 8.229  ; Rise       ; clk             ;
;  ForwardA_signal[1]  ; clk        ; 7.522  ; 7.522  ; Rise       ; clk             ;
; ForwardB_signal[*]   ; clk        ; 8.602  ; 8.602  ; Rise       ; clk             ;
;  ForwardB_signal[0]  ; clk        ; 9.371  ; 9.371  ; Rise       ; clk             ;
;  ForwardB_signal[1]  ; clk        ; 8.602  ; 8.602  ; Rise       ; clk             ;
; Instruction_in[*]    ; clk        ; 8.373  ; 8.373  ; Rise       ; clk             ;
;  Instruction_in[0]   ; clk        ; 9.344  ; 9.344  ; Rise       ; clk             ;
;  Instruction_in[1]   ; clk        ; 9.409  ; 9.409  ; Rise       ; clk             ;
;  Instruction_in[2]   ; clk        ; 9.367  ; 9.367  ; Rise       ; clk             ;
;  Instruction_in[3]   ; clk        ; 9.329  ; 9.329  ; Rise       ; clk             ;
;  Instruction_in[4]   ; clk        ; 9.956  ; 9.956  ; Rise       ; clk             ;
;  Instruction_in[5]   ; clk        ; 9.949  ; 9.949  ; Rise       ; clk             ;
;  Instruction_in[6]   ; clk        ; 8.755  ; 8.755  ; Rise       ; clk             ;
;  Instruction_in[7]   ; clk        ; 9.347  ; 9.347  ; Rise       ; clk             ;
;  Instruction_in[8]   ; clk        ; 8.493  ; 8.493  ; Rise       ; clk             ;
;  Instruction_in[9]   ; clk        ; 9.255  ; 9.255  ; Rise       ; clk             ;
;  Instruction_in[10]  ; clk        ; 8.380  ; 8.380  ; Rise       ; clk             ;
;  Instruction_in[11]  ; clk        ; 9.597  ; 9.597  ; Rise       ; clk             ;
;  Instruction_in[12]  ; clk        ; 9.545  ; 9.545  ; Rise       ; clk             ;
;  Instruction_in[13]  ; clk        ; 9.337  ; 9.337  ; Rise       ; clk             ;
;  Instruction_in[14]  ; clk        ; 9.815  ; 9.815  ; Rise       ; clk             ;
;  Instruction_in[15]  ; clk        ; 8.779  ; 8.779  ; Rise       ; clk             ;
;  Instruction_in[16]  ; clk        ; 9.675  ; 9.675  ; Rise       ; clk             ;
;  Instruction_in[17]  ; clk        ; 11.138 ; 11.138 ; Rise       ; clk             ;
;  Instruction_in[18]  ; clk        ; 10.237 ; 10.237 ; Rise       ; clk             ;
;  Instruction_in[19]  ; clk        ; 10.778 ; 10.778 ; Rise       ; clk             ;
;  Instruction_in[20]  ; clk        ; 9.903  ; 9.903  ; Rise       ; clk             ;
;  Instruction_in[21]  ; clk        ; 8.645  ; 8.645  ; Rise       ; clk             ;
;  Instruction_in[22]  ; clk        ; 8.956  ; 8.956  ; Rise       ; clk             ;
;  Instruction_in[23]  ; clk        ; 9.099  ; 9.099  ; Rise       ; clk             ;
;  Instruction_in[24]  ; clk        ; 9.047  ; 9.047  ; Rise       ; clk             ;
;  Instruction_in[25]  ; clk        ; 9.478  ; 9.478  ; Rise       ; clk             ;
;  Instruction_in[26]  ; clk        ; 9.212  ; 9.212  ; Rise       ; clk             ;
;  Instruction_in[27]  ; clk        ; 8.373  ; 8.373  ; Rise       ; clk             ;
;  Instruction_in[28]  ; clk        ; 10.297 ; 10.297 ; Rise       ; clk             ;
;  Instruction_in[29]  ; clk        ; 9.275  ; 9.275  ; Rise       ; clk             ;
;  Instruction_in[30]  ; clk        ; 9.520  ; 9.520  ; Rise       ; clk             ;
;  Instruction_in[31]  ; clk        ; 9.326  ; 9.326  ; Rise       ; clk             ;
; Instruction_out[*]   ; clk        ; 7.386  ; 7.386  ; Rise       ; clk             ;
;  Instruction_out[0]  ; clk        ; 7.550  ; 7.550  ; Rise       ; clk             ;
;  Instruction_out[1]  ; clk        ; 7.399  ; 7.399  ; Rise       ; clk             ;
;  Instruction_out[2]  ; clk        ; 7.902  ; 7.902  ; Rise       ; clk             ;
;  Instruction_out[3]  ; clk        ; 7.862  ; 7.862  ; Rise       ; clk             ;
;  Instruction_out[4]  ; clk        ; 7.817  ; 7.817  ; Rise       ; clk             ;
;  Instruction_out[5]  ; clk        ; 7.611  ; 7.611  ; Rise       ; clk             ;
;  Instruction_out[6]  ; clk        ; 7.688  ; 7.688  ; Rise       ; clk             ;
;  Instruction_out[7]  ; clk        ; 8.710  ; 8.710  ; Rise       ; clk             ;
;  Instruction_out[8]  ; clk        ; 7.413  ; 7.413  ; Rise       ; clk             ;
;  Instruction_out[9]  ; clk        ; 8.219  ; 8.219  ; Rise       ; clk             ;
;  Instruction_out[10] ; clk        ; 7.490  ; 7.490  ; Rise       ; clk             ;
;  Instruction_out[11] ; clk        ; 7.992  ; 7.992  ; Rise       ; clk             ;
;  Instruction_out[12] ; clk        ; 8.187  ; 8.187  ; Rise       ; clk             ;
;  Instruction_out[13] ; clk        ; 7.937  ; 7.937  ; Rise       ; clk             ;
;  Instruction_out[14] ; clk        ; 7.963  ; 7.963  ; Rise       ; clk             ;
;  Instruction_out[15] ; clk        ; 7.992  ; 7.992  ; Rise       ; clk             ;
;  Instruction_out[16] ; clk        ; 7.828  ; 7.828  ; Rise       ; clk             ;
;  Instruction_out[17] ; clk        ; 8.768  ; 8.768  ; Rise       ; clk             ;
;  Instruction_out[18] ; clk        ; 8.092  ; 8.092  ; Rise       ; clk             ;
;  Instruction_out[19] ; clk        ; 7.602  ; 7.602  ; Rise       ; clk             ;
;  Instruction_out[20] ; clk        ; 7.862  ; 7.862  ; Rise       ; clk             ;
;  Instruction_out[21] ; clk        ; 8.671  ; 8.671  ; Rise       ; clk             ;
;  Instruction_out[22] ; clk        ; 8.618  ; 8.618  ; Rise       ; clk             ;
;  Instruction_out[23] ; clk        ; 8.087  ; 8.087  ; Rise       ; clk             ;
;  Instruction_out[24] ; clk        ; 8.456  ; 8.456  ; Rise       ; clk             ;
;  Instruction_out[25] ; clk        ; 7.654  ; 7.654  ; Rise       ; clk             ;
;  Instruction_out[26] ; clk        ; 7.412  ; 7.412  ; Rise       ; clk             ;
;  Instruction_out[27] ; clk        ; 7.598  ; 7.598  ; Rise       ; clk             ;
;  Instruction_out[28] ; clk        ; 7.386  ; 7.386  ; Rise       ; clk             ;
;  Instruction_out[29] ; clk        ; 8.363  ; 8.363  ; Rise       ; clk             ;
;  Instruction_out[30] ; clk        ; 7.686  ; 7.686  ; Rise       ; clk             ;
;  Instruction_out[31] ; clk        ; 7.579  ; 7.579  ; Rise       ; clk             ;
; MemRead              ; clk        ; 9.284  ; 9.284  ; Rise       ; clk             ;
; MemWrite             ; clk        ; 9.487  ; 9.487  ; Rise       ; clk             ;
; MemtoReg             ; clk        ; 9.027  ; 9.027  ; Rise       ; clk             ;
; Muxselect            ; clk        ; 8.672  ; 8.672  ; Rise       ; clk             ;
; PC_out[*]            ; clk        ; 7.208  ; 7.208  ; Rise       ; clk             ;
;  PC_out[0]           ; clk        ; 7.826  ; 7.826  ; Rise       ; clk             ;
;  PC_out[1]           ; clk        ; 8.074  ; 8.074  ; Rise       ; clk             ;
;  PC_out[2]           ; clk        ; 8.155  ; 8.155  ; Rise       ; clk             ;
;  PC_out[3]           ; clk        ; 7.846  ; 7.846  ; Rise       ; clk             ;
;  PC_out[4]           ; clk        ; 8.100  ; 8.100  ; Rise       ; clk             ;
;  PC_out[5]           ; clk        ; 8.074  ; 8.074  ; Rise       ; clk             ;
;  PC_out[6]           ; clk        ; 8.028  ; 8.028  ; Rise       ; clk             ;
;  PC_out[7]           ; clk        ; 8.315  ; 8.315  ; Rise       ; clk             ;
;  PC_out[8]           ; clk        ; 7.849  ; 7.849  ; Rise       ; clk             ;
;  PC_out[9]           ; clk        ; 7.872  ; 7.872  ; Rise       ; clk             ;
;  PC_out[10]          ; clk        ; 7.944  ; 7.944  ; Rise       ; clk             ;
;  PC_out[11]          ; clk        ; 7.979  ; 7.979  ; Rise       ; clk             ;
;  PC_out[12]          ; clk        ; 8.250  ; 8.250  ; Rise       ; clk             ;
;  PC_out[13]          ; clk        ; 7.663  ; 7.663  ; Rise       ; clk             ;
;  PC_out[14]          ; clk        ; 7.646  ; 7.646  ; Rise       ; clk             ;
;  PC_out[15]          ; clk        ; 8.494  ; 8.494  ; Rise       ; clk             ;
;  PC_out[16]          ; clk        ; 8.358  ; 8.358  ; Rise       ; clk             ;
;  PC_out[17]          ; clk        ; 7.208  ; 7.208  ; Rise       ; clk             ;
;  PC_out[18]          ; clk        ; 8.167  ; 8.167  ; Rise       ; clk             ;
;  PC_out[19]          ; clk        ; 8.399  ; 8.399  ; Rise       ; clk             ;
;  PC_out[20]          ; clk        ; 7.719  ; 7.719  ; Rise       ; clk             ;
;  PC_out[21]          ; clk        ; 8.389  ; 8.389  ; Rise       ; clk             ;
;  PC_out[22]          ; clk        ; 7.898  ; 7.898  ; Rise       ; clk             ;
;  PC_out[23]          ; clk        ; 7.874  ; 7.874  ; Rise       ; clk             ;
;  PC_out[24]          ; clk        ; 7.667  ; 7.667  ; Rise       ; clk             ;
;  PC_out[25]          ; clk        ; 7.705  ; 7.705  ; Rise       ; clk             ;
;  PC_out[26]          ; clk        ; 7.914  ; 7.914  ; Rise       ; clk             ;
;  PC_out[27]          ; clk        ; 8.777  ; 8.777  ; Rise       ; clk             ;
;  PC_out[28]          ; clk        ; 7.688  ; 7.688  ; Rise       ; clk             ;
;  PC_out[29]          ; clk        ; 7.716  ; 7.716  ; Rise       ; clk             ;
;  PC_out[30]          ; clk        ; 7.961  ; 7.961  ; Rise       ; clk             ;
;  PC_out[31]          ; clk        ; 8.117  ; 8.117  ; Rise       ; clk             ;
; ReadData0[*]         ; clk        ; 7.661  ; 7.661  ; Rise       ; clk             ;
;  ReadData0[0]        ; clk        ; 8.886  ; 8.886  ; Rise       ; clk             ;
;  ReadData0[1]        ; clk        ; 8.199  ; 8.199  ; Rise       ; clk             ;
;  ReadData0[2]        ; clk        ; 9.189  ; 9.189  ; Rise       ; clk             ;
;  ReadData0[3]        ; clk        ; 8.771  ; 8.771  ; Rise       ; clk             ;
;  ReadData0[4]        ; clk        ; 9.983  ; 9.983  ; Rise       ; clk             ;
;  ReadData0[5]        ; clk        ; 9.129  ; 9.129  ; Rise       ; clk             ;
;  ReadData0[6]        ; clk        ; 9.177  ; 9.177  ; Rise       ; clk             ;
;  ReadData0[7]        ; clk        ; 8.277  ; 8.277  ; Rise       ; clk             ;
;  ReadData0[8]        ; clk        ; 8.796  ; 8.796  ; Rise       ; clk             ;
;  ReadData0[9]        ; clk        ; 9.664  ; 9.664  ; Rise       ; clk             ;
;  ReadData0[10]       ; clk        ; 9.173  ; 9.173  ; Rise       ; clk             ;
;  ReadData0[11]       ; clk        ; 10.404 ; 10.404 ; Rise       ; clk             ;
;  ReadData0[12]       ; clk        ; 8.837  ; 8.837  ; Rise       ; clk             ;
;  ReadData0[13]       ; clk        ; 9.398  ; 9.398  ; Rise       ; clk             ;
;  ReadData0[14]       ; clk        ; 8.939  ; 8.939  ; Rise       ; clk             ;
;  ReadData0[15]       ; clk        ; 8.730  ; 8.730  ; Rise       ; clk             ;
;  ReadData0[16]       ; clk        ; 8.900  ; 8.900  ; Rise       ; clk             ;
;  ReadData0[17]       ; clk        ; 9.522  ; 9.522  ; Rise       ; clk             ;
;  ReadData0[18]       ; clk        ; 8.338  ; 8.338  ; Rise       ; clk             ;
;  ReadData0[19]       ; clk        ; 9.301  ; 9.301  ; Rise       ; clk             ;
;  ReadData0[20]       ; clk        ; 7.661  ; 7.661  ; Rise       ; clk             ;
;  ReadData0[21]       ; clk        ; 8.390  ; 8.390  ; Rise       ; clk             ;
;  ReadData0[22]       ; clk        ; 8.168  ; 8.168  ; Rise       ; clk             ;
;  ReadData0[23]       ; clk        ; 8.611  ; 8.611  ; Rise       ; clk             ;
;  ReadData0[24]       ; clk        ; 7.662  ; 7.662  ; Rise       ; clk             ;
;  ReadData0[25]       ; clk        ; 7.724  ; 7.724  ; Rise       ; clk             ;
;  ReadData0[26]       ; clk        ; 9.515  ; 9.515  ; Rise       ; clk             ;
;  ReadData0[27]       ; clk        ; 8.054  ; 8.054  ; Rise       ; clk             ;
;  ReadData0[28]       ; clk        ; 8.289  ; 8.289  ; Rise       ; clk             ;
;  ReadData0[29]       ; clk        ; 8.220  ; 8.220  ; Rise       ; clk             ;
;  ReadData0[30]       ; clk        ; 7.762  ; 7.762  ; Rise       ; clk             ;
;  ReadData0[31]       ; clk        ; 8.608  ; 8.608  ; Rise       ; clk             ;
; ReadData1[*]         ; clk        ; 7.701  ; 7.701  ; Rise       ; clk             ;
;  ReadData1[0]        ; clk        ; 8.679  ; 8.679  ; Rise       ; clk             ;
;  ReadData1[1]        ; clk        ; 9.088  ; 9.088  ; Rise       ; clk             ;
;  ReadData1[2]        ; clk        ; 9.378  ; 9.378  ; Rise       ; clk             ;
;  ReadData1[3]        ; clk        ; 9.141  ; 9.141  ; Rise       ; clk             ;
;  ReadData1[4]        ; clk        ; 8.955  ; 8.955  ; Rise       ; clk             ;
;  ReadData1[5]        ; clk        ; 8.185  ; 8.185  ; Rise       ; clk             ;
;  ReadData1[6]        ; clk        ; 8.917  ; 8.917  ; Rise       ; clk             ;
;  ReadData1[7]        ; clk        ; 8.834  ; 8.834  ; Rise       ; clk             ;
;  ReadData1[8]        ; clk        ; 9.982  ; 9.982  ; Rise       ; clk             ;
;  ReadData1[9]        ; clk        ; 8.053  ; 8.053  ; Rise       ; clk             ;
;  ReadData1[10]       ; clk        ; 8.903  ; 8.903  ; Rise       ; clk             ;
;  ReadData1[11]       ; clk        ; 8.786  ; 8.786  ; Rise       ; clk             ;
;  ReadData1[12]       ; clk        ; 7.869  ; 7.869  ; Rise       ; clk             ;
;  ReadData1[13]       ; clk        ; 9.508  ; 9.508  ; Rise       ; clk             ;
;  ReadData1[14]       ; clk        ; 8.345  ; 8.345  ; Rise       ; clk             ;
;  ReadData1[15]       ; clk        ; 8.486  ; 8.486  ; Rise       ; clk             ;
;  ReadData1[16]       ; clk        ; 8.333  ; 8.333  ; Rise       ; clk             ;
;  ReadData1[17]       ; clk        ; 8.229  ; 8.229  ; Rise       ; clk             ;
;  ReadData1[18]       ; clk        ; 8.834  ; 8.834  ; Rise       ; clk             ;
;  ReadData1[19]       ; clk        ; 7.951  ; 7.951  ; Rise       ; clk             ;
;  ReadData1[20]       ; clk        ; 8.197  ; 8.197  ; Rise       ; clk             ;
;  ReadData1[21]       ; clk        ; 8.052  ; 8.052  ; Rise       ; clk             ;
;  ReadData1[22]       ; clk        ; 8.117  ; 8.117  ; Rise       ; clk             ;
;  ReadData1[23]       ; clk        ; 8.142  ; 8.142  ; Rise       ; clk             ;
;  ReadData1[24]       ; clk        ; 7.701  ; 7.701  ; Rise       ; clk             ;
;  ReadData1[25]       ; clk        ; 8.048  ; 8.048  ; Rise       ; clk             ;
;  ReadData1[26]       ; clk        ; 8.750  ; 8.750  ; Rise       ; clk             ;
;  ReadData1[27]       ; clk        ; 7.730  ; 7.730  ; Rise       ; clk             ;
;  ReadData1[28]       ; clk        ; 8.041  ; 8.041  ; Rise       ; clk             ;
;  ReadData1[29]       ; clk        ; 8.227  ; 8.227  ; Rise       ; clk             ;
;  ReadData1[30]       ; clk        ; 8.009  ; 8.009  ; Rise       ; clk             ;
;  ReadData1[31]       ; clk        ; 7.977  ; 7.977  ; Rise       ; clk             ;
; RegWrite             ; clk        ; 9.142  ; 9.142  ; Rise       ; clk             ;
; Register_dest[*]     ; clk        ; 7.678  ; 7.678  ; Rise       ; clk             ;
;  Register_dest[0]    ; clk        ; 8.139  ; 8.139  ; Rise       ; clk             ;
;  Register_dest[1]    ; clk        ; 8.153  ; 8.153  ; Rise       ; clk             ;
;  Register_dest[2]    ; clk        ; 7.888  ; 7.888  ; Rise       ; clk             ;
;  Register_dest[3]    ; clk        ; 8.620  ; 8.620  ; Rise       ; clk             ;
;  Register_dest[4]    ; clk        ; 7.678  ; 7.678  ; Rise       ; clk             ;
; Stall                ; clk        ; 7.882  ; 7.882  ; Rise       ; clk             ;
; flush                ; clk        ; 8.826  ; 8.826  ; Rise       ; clk             ;
; r8[*]                ; clk        ; 6.973  ; 6.973  ; Rise       ; clk             ;
;  r8[0]               ; clk        ; 7.968  ; 7.968  ; Rise       ; clk             ;
;  r8[1]               ; clk        ; 7.796  ; 7.796  ; Rise       ; clk             ;
;  r8[2]               ; clk        ; 7.825  ; 7.825  ; Rise       ; clk             ;
;  r8[3]               ; clk        ; 8.554  ; 8.554  ; Rise       ; clk             ;
;  r8[4]               ; clk        ; 7.056  ; 7.056  ; Rise       ; clk             ;
;  r8[5]               ; clk        ; 7.985  ; 7.985  ; Rise       ; clk             ;
;  r8[6]               ; clk        ; 7.601  ; 7.601  ; Rise       ; clk             ;
;  r8[7]               ; clk        ; 8.464  ; 8.464  ; Rise       ; clk             ;
;  r8[8]               ; clk        ; 8.494  ; 8.494  ; Rise       ; clk             ;
;  r8[9]               ; clk        ; 7.216  ; 7.216  ; Rise       ; clk             ;
;  r8[10]              ; clk        ; 7.769  ; 7.769  ; Rise       ; clk             ;
;  r8[11]              ; clk        ; 7.874  ; 7.874  ; Rise       ; clk             ;
;  r8[12]              ; clk        ; 8.650  ; 8.650  ; Rise       ; clk             ;
;  r8[13]              ; clk        ; 6.973  ; 6.973  ; Rise       ; clk             ;
;  r8[14]              ; clk        ; 8.027  ; 8.027  ; Rise       ; clk             ;
;  r8[15]              ; clk        ; 7.934  ; 7.934  ; Rise       ; clk             ;
;  r8[16]              ; clk        ; 8.368  ; 8.368  ; Rise       ; clk             ;
;  r8[17]              ; clk        ; 8.453  ; 8.453  ; Rise       ; clk             ;
;  r8[18]              ; clk        ; 7.357  ; 7.357  ; Rise       ; clk             ;
;  r8[19]              ; clk        ; 7.641  ; 7.641  ; Rise       ; clk             ;
;  r8[20]              ; clk        ; 7.815  ; 7.815  ; Rise       ; clk             ;
;  r8[21]              ; clk        ; 7.181  ; 7.181  ; Rise       ; clk             ;
;  r8[22]              ; clk        ; 7.171  ; 7.171  ; Rise       ; clk             ;
;  r8[23]              ; clk        ; 7.425  ; 7.425  ; Rise       ; clk             ;
;  r8[24]              ; clk        ; 7.582  ; 7.582  ; Rise       ; clk             ;
;  r8[25]              ; clk        ; 7.238  ; 7.238  ; Rise       ; clk             ;
;  r8[26]              ; clk        ; 7.900  ; 7.900  ; Rise       ; clk             ;
;  r8[27]              ; clk        ; 7.978  ; 7.978  ; Rise       ; clk             ;
;  r8[28]              ; clk        ; 7.920  ; 7.920  ; Rise       ; clk             ;
;  r8[29]              ; clk        ; 8.003  ; 8.003  ; Rise       ; clk             ;
;  r8[30]              ; clk        ; 7.503  ; 7.503  ; Rise       ; clk             ;
;  r8[31]              ; clk        ; 7.879  ; 7.879  ; Rise       ; clk             ;
; r11[*]               ; clk        ; 6.793  ; 6.793  ; Rise       ; clk             ;
;  r11[0]              ; clk        ; 8.366  ; 8.366  ; Rise       ; clk             ;
;  r11[1]              ; clk        ; 8.261  ; 8.261  ; Rise       ; clk             ;
;  r11[2]              ; clk        ; 7.281  ; 7.281  ; Rise       ; clk             ;
;  r11[3]              ; clk        ; 6.793  ; 6.793  ; Rise       ; clk             ;
;  r11[4]              ; clk        ; 7.342  ; 7.342  ; Rise       ; clk             ;
;  r11[5]              ; clk        ; 8.230  ; 8.230  ; Rise       ; clk             ;
;  r11[6]              ; clk        ; 7.725  ; 7.725  ; Rise       ; clk             ;
;  r11[7]              ; clk        ; 8.451  ; 8.451  ; Rise       ; clk             ;
;  r11[8]              ; clk        ; 8.679  ; 8.679  ; Rise       ; clk             ;
;  r11[9]              ; clk        ; 7.904  ; 7.904  ; Rise       ; clk             ;
;  r11[10]             ; clk        ; 7.176  ; 7.176  ; Rise       ; clk             ;
;  r11[11]             ; clk        ; 8.221  ; 8.221  ; Rise       ; clk             ;
;  r11[12]             ; clk        ; 8.649  ; 8.649  ; Rise       ; clk             ;
;  r11[13]             ; clk        ; 8.194  ; 8.194  ; Rise       ; clk             ;
;  r11[14]             ; clk        ; 7.527  ; 7.527  ; Rise       ; clk             ;
;  r11[15]             ; clk        ; 7.644  ; 7.644  ; Rise       ; clk             ;
;  r11[16]             ; clk        ; 8.036  ; 8.036  ; Rise       ; clk             ;
;  r11[17]             ; clk        ; 6.981  ; 6.981  ; Rise       ; clk             ;
;  r11[18]             ; clk        ; 7.753  ; 7.753  ; Rise       ; clk             ;
;  r11[19]             ; clk        ; 8.049  ; 8.049  ; Rise       ; clk             ;
;  r11[20]             ; clk        ; 7.558  ; 7.558  ; Rise       ; clk             ;
;  r11[21]             ; clk        ; 8.152  ; 8.152  ; Rise       ; clk             ;
;  r11[22]             ; clk        ; 7.448  ; 7.448  ; Rise       ; clk             ;
;  r11[23]             ; clk        ; 7.771  ; 7.771  ; Rise       ; clk             ;
;  r11[24]             ; clk        ; 7.455  ; 7.455  ; Rise       ; clk             ;
;  r11[25]             ; clk        ; 8.089  ; 8.089  ; Rise       ; clk             ;
;  r11[26]             ; clk        ; 7.776  ; 7.776  ; Rise       ; clk             ;
;  r11[27]             ; clk        ; 7.362  ; 7.362  ; Rise       ; clk             ;
;  r11[28]             ; clk        ; 8.081  ; 8.081  ; Rise       ; clk             ;
;  r11[29]             ; clk        ; 7.593  ; 7.593  ; Rise       ; clk             ;
;  r11[30]             ; clk        ; 7.640  ; 7.640  ; Rise       ; clk             ;
;  r11[31]             ; clk        ; 7.758  ; 7.758  ; Rise       ; clk             ;
; rs0[*]               ; clk        ; 7.622  ; 7.622  ; Rise       ; clk             ;
;  rs0[0]              ; clk        ; 7.992  ; 7.992  ; Rise       ; clk             ;
;  rs0[1]              ; clk        ; 7.828  ; 7.828  ; Rise       ; clk             ;
;  rs0[2]              ; clk        ; 8.768  ; 8.768  ; Rise       ; clk             ;
;  rs0[3]              ; clk        ; 8.092  ; 8.092  ; Rise       ; clk             ;
;  rs0[4]              ; clk        ; 7.622  ; 7.622  ; Rise       ; clk             ;
; rs1[*]               ; clk        ; 7.882  ; 7.882  ; Rise       ; clk             ;
;  rs1[0]              ; clk        ; 7.882  ; 7.882  ; Rise       ; clk             ;
;  rs1[1]              ; clk        ; 8.623  ; 8.623  ; Rise       ; clk             ;
;  rs1[2]              ; clk        ; 8.608  ; 8.608  ; Rise       ; clk             ;
;  rs1[3]              ; clk        ; 8.244  ; 8.244  ; Rise       ; clk             ;
;  rs1[4]              ; clk        ; 8.416  ; 8.416  ; Rise       ; clk             ;
+----------------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -6.965 ; -1832.442     ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.244 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.627 ; -906.480              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                            ;
+--------+------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.965 ; IDEX_register:IDEX_register|Rs1[1]                                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.022      ; 8.019      ;
; -6.963 ; IDEX_register:IDEX_register|Rs2[0]                                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.024      ; 8.019      ;
; -6.915 ; EXMEM_register:EXMEM_register|Register_dest_out[3]                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.969      ;
; -6.906 ; EXMEM_register:EXMEM_register|Register_dest_out[1]                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.960      ;
; -6.885 ; EXMEM_register:EXMEM_register|Register_dest_out[2]                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.939      ;
; -6.877 ; MEMWB_register:MEMWB_register|Register_dest_out[1]                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.024      ; 7.933      ;
; -6.875 ; IDEX_register:IDEX_register|Rs1[1]                                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[30] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.929      ;
; -6.873 ; IDEX_register:IDEX_register|Rs2[0]                                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[30] ; clk          ; clk         ; 1.000        ; 0.024      ; 7.929      ;
; -6.863 ; IDEX_register:IDEX_register|Rs2[2]                                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.024      ; 7.919      ;
; -6.847 ; IDEX_register:IDEX_register|Rs2[3]                                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.024      ; 7.903      ;
; -6.845 ; EXMEM_register:EXMEM_register|Register_dest_out[0]                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.024      ; 7.901      ;
; -6.825 ; EXMEM_register:EXMEM_register|Register_dest_out[3]                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[30] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.879      ;
; -6.816 ; EXMEM_register:EXMEM_register|Register_dest_out[1]                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[30] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.870      ;
; -6.795 ; EXMEM_register:EXMEM_register|Register_dest_out[2]                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[30] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.849      ;
; -6.792 ; EXMEM_register:EXMEM_register|Register_dest_out[4]                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.024      ; 7.848      ;
; -6.789 ; MEMWB_register:MEMWB_register|Register_dest_out[2]                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.024      ; 7.845      ;
; -6.787 ; MEMWB_register:MEMWB_register|Register_dest_out[1]                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[30] ; clk          ; clk         ; 1.000        ; 0.024      ; 7.843      ;
; -6.773 ; IDEX_register:IDEX_register|Rs2[2]                                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[30] ; clk          ; clk         ; 1.000        ; 0.024      ; 7.829      ;
; -6.757 ; IDEX_register:IDEX_register|Rs2[3]                                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[30] ; clk          ; clk         ; 1.000        ; 0.024      ; 7.813      ;
; -6.755 ; IDEX_register:IDEX_register|Rs1[3]                                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.809      ;
; -6.755 ; EXMEM_register:EXMEM_register|Register_dest_out[0]                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[30] ; clk          ; clk         ; 1.000        ; 0.024      ; 7.811      ;
; -6.739 ; IDEX_register:IDEX_register|Rs1[2]                                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.793      ;
; -6.737 ; IDEX_register:IDEX_register|Rs1[0]                                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.791      ;
; -6.725 ; IDEX_register:IDEX_register|Rs2[1]                                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.024      ; 7.781      ;
; -6.716 ; IDEX_register:IDEX_register|Rs1[1]                                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[29] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.770      ;
; -6.714 ; IDEX_register:IDEX_register|Rs2[0]                                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[29] ; clk          ; clk         ; 1.000        ; 0.024      ; 7.770      ;
; -6.702 ; EXMEM_register:EXMEM_register|Register_dest_out[4]                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[30] ; clk          ; clk         ; 1.000        ; 0.024      ; 7.758      ;
; -6.699 ; EXMEM_register:EXMEM_register|RegWrite_out                                                                       ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.024      ; 7.755      ;
; -6.699 ; MEMWB_register:MEMWB_register|Register_dest_out[2]                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[30] ; clk          ; clk         ; 1.000        ; 0.024      ; 7.755      ;
; -6.692 ; MEMWB_register:MEMWB_register|Register_dest_out[4]                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.024      ; 7.748      ;
; -6.684 ; IDEX_register:IDEX_register|Rs2[4]                                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.024      ; 7.740      ;
; -6.670 ; MEMWB_register:MEMWB_register|Register_dest_out[3]                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.724      ;
; -6.666 ; EXMEM_register:EXMEM_register|Register_dest_out[3]                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[29] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.720      ;
; -6.665 ; IDEX_register:IDEX_register|Rs1[3]                                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[30] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.719      ;
; -6.657 ; IDEX_register:IDEX_register|Rs1[4]                                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.711      ;
; -6.657 ; MEMWB_register:MEMWB_register|Register_dest_out[0]                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.024      ; 7.713      ;
; -6.657 ; EXMEM_register:EXMEM_register|Register_dest_out[1]                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[29] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.711      ;
; -6.649 ; IDEX_register:IDEX_register|Rs1[2]                                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[30] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.703      ;
; -6.647 ; IDEX_register:IDEX_register|Rs1[0]                                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[30] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.701      ;
; -6.636 ; EXMEM_register:EXMEM_register|Register_dest_out[2]                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[29] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.690      ;
; -6.635 ; IDEX_register:IDEX_register|Rs2[1]                                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[30] ; clk          ; clk         ; 1.000        ; 0.024      ; 7.691      ;
; -6.628 ; MEMWB_register:MEMWB_register|Register_dest_out[1]                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[29] ; clk          ; clk         ; 1.000        ; 0.024      ; 7.684      ;
; -6.614 ; IDEX_register:IDEX_register|Rs2[2]                                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[29] ; clk          ; clk         ; 1.000        ; 0.024      ; 7.670      ;
; -6.609 ; EXMEM_register:EXMEM_register|RegWrite_out                                                                       ; EXMEM_register:EXMEM_register|ALU_result_out[30] ; clk          ; clk         ; 1.000        ; 0.024      ; 7.665      ;
; -6.602 ; MEMWB_register:MEMWB_register|Register_dest_out[4]                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[30] ; clk          ; clk         ; 1.000        ; 0.024      ; 7.658      ;
; -6.598 ; IDEX_register:IDEX_register|Rs2[3]                                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[29] ; clk          ; clk         ; 1.000        ; 0.024      ; 7.654      ;
; -6.596 ; EXMEM_register:EXMEM_register|Register_dest_out[0]                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[29] ; clk          ; clk         ; 1.000        ; 0.024      ; 7.652      ;
; -6.594 ; IDEX_register:IDEX_register|Rs2[4]                                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[30] ; clk          ; clk         ; 1.000        ; 0.024      ; 7.650      ;
; -6.584 ; MEMWB_register:MEMWB_register|RegWrite_out                                                                       ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.024      ; 7.640      ;
; -6.580 ; MEMWB_register:MEMWB_register|Register_dest_out[3]                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[30] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.634      ;
; -6.567 ; IDEX_register:IDEX_register|Rs1[4]                                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[30] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.621      ;
; -6.567 ; MEMWB_register:MEMWB_register|Register_dest_out[0]                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[30] ; clk          ; clk         ; 1.000        ; 0.024      ; 7.623      ;
; -6.547 ; IDEX_register:IDEX_register|Rs1[1]                                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[28] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.601      ;
; -6.545 ; IDEX_register:IDEX_register|Rs2[0]                                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[28] ; clk          ; clk         ; 1.000        ; 0.024      ; 7.601      ;
; -6.543 ; EXMEM_register:EXMEM_register|Register_dest_out[4]                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[29] ; clk          ; clk         ; 1.000        ; 0.024      ; 7.599      ;
; -6.540 ; MEMWB_register:MEMWB_register|Register_dest_out[2]                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[29] ; clk          ; clk         ; 1.000        ; 0.024      ; 7.596      ;
; -6.506 ; IDEX_register:IDEX_register|Rs1[3]                                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[29] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.560      ;
; -6.497 ; EXMEM_register:EXMEM_register|Register_dest_out[3]                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[28] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.551      ;
; -6.494 ; MEMWB_register:MEMWB_register|RegWrite_out                                                                       ; EXMEM_register:EXMEM_register|ALU_result_out[30] ; clk          ; clk         ; 1.000        ; 0.024      ; 7.550      ;
; -6.490 ; IDEX_register:IDEX_register|Rs1[2]                                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[29] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.544      ;
; -6.488 ; IDEX_register:IDEX_register|Rs1[0]                                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[29] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.542      ;
; -6.488 ; EXMEM_register:EXMEM_register|Register_dest_out[1]                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[28] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.542      ;
; -6.476 ; IDEX_register:IDEX_register|Rs2[1]                                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[29] ; clk          ; clk         ; 1.000        ; 0.024      ; 7.532      ;
; -6.467 ; EXMEM_register:EXMEM_register|Register_dest_out[2]                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[28] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.521      ;
; -6.459 ; MEMWB_register:MEMWB_register|Register_dest_out[1]                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[28] ; clk          ; clk         ; 1.000        ; 0.024      ; 7.515      ;
; -6.450 ; EXMEM_register:EXMEM_register|RegWrite_out                                                                       ; EXMEM_register:EXMEM_register|ALU_result_out[29] ; clk          ; clk         ; 1.000        ; 0.024      ; 7.506      ;
; -6.445 ; IDEX_register:IDEX_register|Rs2[2]                                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[28] ; clk          ; clk         ; 1.000        ; 0.024      ; 7.501      ;
; -6.443 ; MEMWB_register:MEMWB_register|Register_dest_out[4]                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[29] ; clk          ; clk         ; 1.000        ; 0.024      ; 7.499      ;
; -6.435 ; IDEX_register:IDEX_register|Rs2[4]                                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[29] ; clk          ; clk         ; 1.000        ; 0.024      ; 7.491      ;
; -6.429 ; IDEX_register:IDEX_register|Rs2[3]                                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[28] ; clk          ; clk         ; 1.000        ; 0.024      ; 7.485      ;
; -6.427 ; EXMEM_register:EXMEM_register|Register_dest_out[0]                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[28] ; clk          ; clk         ; 1.000        ; 0.024      ; 7.483      ;
; -6.421 ; MEMWB_register:MEMWB_register|Register_dest_out[3]                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[29] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.475      ;
; -6.411 ; MEMWB_register:MEMWB_register|MemtoReg_out                                                                       ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.021      ; 7.464      ;
; -6.408 ; IDEX_register:IDEX_register|Rs1[4]                                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[29] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.462      ;
; -6.408 ; MEMWB_register:MEMWB_register|Register_dest_out[0]                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[29] ; clk          ; clk         ; 1.000        ; 0.024      ; 7.464      ;
; -6.405 ; register_file:register_file|altsyncram:regs_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg0 ; IDEX_register:IDEX_register|Read_data1_out[1]    ; clk          ; clk         ; 1.000        ; -0.089     ; 7.348      ;
; -6.405 ; register_file:register_file|altsyncram:regs_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg1 ; IDEX_register:IDEX_register|Read_data1_out[1]    ; clk          ; clk         ; 1.000        ; -0.089     ; 7.348      ;
; -6.405 ; register_file:register_file|altsyncram:regs_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg2 ; IDEX_register:IDEX_register|Read_data1_out[1]    ; clk          ; clk         ; 1.000        ; -0.089     ; 7.348      ;
; -6.405 ; register_file:register_file|altsyncram:regs_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ; IDEX_register:IDEX_register|Read_data1_out[1]    ; clk          ; clk         ; 1.000        ; -0.089     ; 7.348      ;
; -6.405 ; register_file:register_file|altsyncram:regs_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ; IDEX_register:IDEX_register|Read_data1_out[1]    ; clk          ; clk         ; 1.000        ; -0.089     ; 7.348      ;
; -6.404 ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg0 ; IDEX_register:IDEX_register|Read_data1_out[1]    ; clk          ; clk         ; 1.000        ; -0.095     ; 7.341      ;
; -6.404 ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg1 ; IDEX_register:IDEX_register|Read_data1_out[1]    ; clk          ; clk         ; 1.000        ; -0.095     ; 7.341      ;
; -6.404 ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg2 ; IDEX_register:IDEX_register|Read_data1_out[1]    ; clk          ; clk         ; 1.000        ; -0.095     ; 7.341      ;
; -6.404 ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ; IDEX_register:IDEX_register|Read_data1_out[1]    ; clk          ; clk         ; 1.000        ; -0.095     ; 7.341      ;
; -6.404 ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ; IDEX_register:IDEX_register|Read_data1_out[1]    ; clk          ; clk         ; 1.000        ; -0.095     ; 7.341      ;
; -6.374 ; EXMEM_register:EXMEM_register|Register_dest_out[4]                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[28] ; clk          ; clk         ; 1.000        ; 0.024      ; 7.430      ;
; -6.371 ; MEMWB_register:MEMWB_register|Register_dest_out[2]                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[28] ; clk          ; clk         ; 1.000        ; 0.024      ; 7.427      ;
; -6.368 ; MEMWB_register:MEMWB_register|ALU_result_out[0]                                                                  ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.021      ; 7.421      ;
; -6.362 ; IDEX_register:IDEX_register|Rs1[1]                                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[27] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.416      ;
; -6.360 ; IDEX_register:IDEX_register|Rs2[0]                                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[27] ; clk          ; clk         ; 1.000        ; 0.024      ; 7.416      ;
; -6.345 ; EXMEM_register:EXMEM_register|ALU_result_out[0]                                                                  ; EXMEM_register:EXMEM_register|ALU_result_out[31] ; clk          ; clk         ; 1.000        ; 0.040      ; 7.417      ;
; -6.337 ; IDEX_register:IDEX_register|Rs1[3]                                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[28] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.391      ;
; -6.335 ; MEMWB_register:MEMWB_register|RegWrite_out                                                                       ; EXMEM_register:EXMEM_register|ALU_result_out[29] ; clk          ; clk         ; 1.000        ; 0.024      ; 7.391      ;
; -6.321 ; MEMWB_register:MEMWB_register|MemtoReg_out                                                                       ; EXMEM_register:EXMEM_register|ALU_result_out[30] ; clk          ; clk         ; 1.000        ; 0.021      ; 7.374      ;
; -6.321 ; IDEX_register:IDEX_register|Rs1[2]                                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[28] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.375      ;
; -6.319 ; IDEX_register:IDEX_register|Rs1[0]                                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[28] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.373      ;
; -6.312 ; EXMEM_register:EXMEM_register|Register_dest_out[3]                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[27] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.366      ;
; -6.307 ; IDEX_register:IDEX_register|Rs2[1]                                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[28] ; clk          ; clk         ; 1.000        ; 0.024      ; 7.363      ;
; -6.303 ; EXMEM_register:EXMEM_register|Register_dest_out[1]                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[27] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.357      ;
; -6.300 ; IDEX_register:IDEX_register|Rs1[1]                                                                               ; EXMEM_register:EXMEM_register|ALU_result_out[26] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.354      ;
+--------+------------------------------------------------------------------------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.244 ; IFID_register:IFID_register|Instruction_out[30]    ; IDEX_register:IDEX_register|funct7_out             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.247 ; register_file:register_file|regs_rtl_0_bypass[28]  ; IDEX_register:IDEX_register|Read_data1_out[15]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; register_file:register_file|regs_rtl_0_bypass[40]  ; IDEX_register:IDEX_register|Read_data1_out[3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; register_file:register_file|regs_rtl_0_bypass[40]  ; IDEX_register:IDEX_register|Read_data0_out[3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.401      ;
; 0.251 ; register_file:register_file|regs_rtl_0_bypass[36]  ; IDEX_register:IDEX_register|Read_data1_out[7]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.403      ;
; 0.251 ; register_file:register_file|regs_rtl_0_bypass[35]  ; IDEX_register:IDEX_register|Read_data1_out[8]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.403      ;
; 0.251 ; program_counter:program_counter|PC_saved[8]        ; IFID_register:IFID_register|Address_out[8]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.403      ;
; 0.252 ; register_file:register_file|regs_rtl_0_bypass[36]  ; IDEX_register:IDEX_register|Read_data0_out[7]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.404      ;
; 0.253 ; EXMEM_register:EXMEM_register|ALU_result_out[23]   ; MEMWB_register:MEMWB_register|ALU_result_out[23]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.405      ;
; 0.254 ; register_file:register_file|regs_rtl_0_bypass[20]  ; IDEX_register:IDEX_register|Read_data0_out[23]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.406      ;
; 0.254 ; program_counter:program_counter|PC_saved[7]        ; IFID_register:IFID_register|Address_out[7]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.406      ;
; 0.259 ; EXMEM_register:EXMEM_register|ALU_result_out[18]   ; MEMWB_register:MEMWB_register|ALU_result_out[18]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.411      ;
; 0.298 ; register_file:register_file|regs_rtl_0_bypass[12]  ; IDEX_register:IDEX_register|Read_data1_out[31]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.450      ;
; 0.303 ; register_file:register_file|regs_rtl_0_bypass[38]  ; IDEX_register:IDEX_register|Read_data1_out[5]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.455      ;
; 0.305 ; register_file:register_file|regs_rtl_0_bypass[15]  ; IDEX_register:IDEX_register|Read_data1_out[28]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.457      ;
; 0.306 ; register_file:register_file|regs_rtl_0_bypass[21]  ; IDEX_register:IDEX_register|Read_data0_out[22]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.458      ;
; 0.306 ; register_file:register_file|regs_rtl_0_bypass[16]  ; IDEX_register:IDEX_register|Read_data0_out[27]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.458      ;
; 0.308 ; IFID_register:IFID_register|Address_out[1]         ; program_counter:program_counter|PC_saved[1]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.460      ;
; 0.309 ; register_file:register_file|regs_rtl_0_bypass[15]  ; IDEX_register:IDEX_register|Read_data0_out[28]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.461      ;
; 0.319 ; IFID_register:IFID_register|Instruction_out[11]    ; IDEX_register:IDEX_register|Register_dest_out[4]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.471      ;
; 0.319 ; program_counter:program_counter|PC_saved[13]       ; IFID_register:IFID_register|Address_out[13]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.471      ;
; 0.322 ; program_counter:program_counter|PC_saved[1]        ; IFID_register:IFID_register|Address_out[1]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.474      ;
; 0.324 ; program_counter:program_counter|PC_saved[5]        ; IFID_register:IFID_register|Address_out[5]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.476      ;
; 0.325 ; program_counter:program_counter|PC_saved[9]        ; IFID_register:IFID_register|Address_out[9]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.477      ;
; 0.328 ; IFID_register:IFID_register|Address_out[23]        ; IDEX_register:IDEX_register|Address_out[23]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; IFID_register:IFID_register|Address_out[1]         ; IDEX_register:IDEX_register|Address_out[1]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; register_file:register_file|regs_rtl_0_bypass[41]  ; IDEX_register:IDEX_register|Read_data1_out[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.481      ;
; 0.330 ; register_file:register_file|regs_rtl_0_bypass[41]  ; IDEX_register:IDEX_register|Read_data0_out[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; EXMEM_register:EXMEM_register|ALU_result_out[25]   ; MEMWB_register:MEMWB_register|ALU_result_out[25]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.482      ;
; 0.331 ; EXMEM_register:EXMEM_register|ALU_result_out[24]   ; MEMWB_register:MEMWB_register|ALU_result_out[24]   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.483      ;
; 0.331 ; program_counter:program_counter|PC_saved[23]       ; IFID_register:IFID_register|Address_out[23]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.483      ;
; 0.332 ; EXMEM_register:EXMEM_register|MemtoReg_out         ; MEMWB_register:MEMWB_register|MemtoReg_out         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.484      ;
; 0.333 ; EXMEM_register:EXMEM_register|RegWrite_out         ; MEMWB_register:MEMWB_register|RegWrite_out         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.485      ;
; 0.333 ; program_counter:program_counter|PC_saved[18]       ; IFID_register:IFID_register|Address_out[18]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.485      ;
; 0.334 ; program_counter:program_counter|PC_saved[14]       ; IFID_register:IFID_register|Address_out[14]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.486      ;
; 0.334 ; IFID_register:IFID_register|Address_out[30]        ; IDEX_register:IDEX_register|Address_out[30]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.486      ;
; 0.336 ; IFID_register:IFID_register|Address_out[20]        ; IDEX_register:IDEX_register|Address_out[20]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.488      ;
; 0.336 ; program_counter:program_counter|PC_saved[30]       ; IFID_register:IFID_register|Address_out[30]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.488      ;
; 0.337 ; program_counter:program_counter|PC_saved[24]       ; IFID_register:IFID_register|Address_out[24]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.338 ; EXMEM_register:EXMEM_register|Register_dest_out[0] ; MEMWB_register:MEMWB_register|Register_dest_out[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.490      ;
; 0.340 ; program_counter:program_counter|PC_saved[25]       ; IFID_register:IFID_register|Address_out[25]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.492      ;
; 0.345 ; program_counter:program_counter|PC_saved[21]       ; IFID_register:IFID_register|Address_out[21]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.497      ;
; 0.349 ; program_counter:program_counter|PC_saved[19]       ; IFID_register:IFID_register|Address_out[19]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.501      ;
; 0.361 ; register_file:register_file|regs_rtl_0_bypass[17]  ; IDEX_register:IDEX_register|Read_data1_out[26]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; IFID_register:IFID_register|Address_out[5]         ; IDEX_register:IDEX_register|Address_out[5]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; IFID_register:IFID_register|Instruction_out[14]    ; IDEX_register:IDEX_register|funct3_out[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.366 ; register_file:register_file|regs_rtl_0_bypass[17]  ; IDEX_register:IDEX_register|Read_data0_out[26]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.368 ; IFID_register:IFID_register|Address_out[21]        ; IDEX_register:IDEX_register|Address_out[21]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; IFID_register:IFID_register|Address_out[31]        ; IDEX_register:IDEX_register|Address_out[31]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; IFID_register:IFID_register|Address_out[3]         ; IDEX_register:IDEX_register|Address_out[3]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; register_file:register_file|regs_rtl_0_bypass[20]  ; IDEX_register:IDEX_register|Read_data1_out[23]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; IFID_register:IFID_register|Address_out[13]        ; IDEX_register:IDEX_register|Address_out[13]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; IFID_register:IFID_register|Address_out[15]        ; IDEX_register:IDEX_register|Address_out[15]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.372 ; register_file:register_file|regs_rtl_0_bypass[22]  ; IDEX_register:IDEX_register|Read_data1_out[21]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; IFID_register:IFID_register|Address_out[29]        ; IDEX_register:IDEX_register|Address_out[29]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; program_counter:program_counter|PC_saved[20]       ; IFID_register:IFID_register|Address_out[20]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.375 ; register_file:register_file|regs_rtl_0_bypass[19]  ; IDEX_register:IDEX_register|Read_data1_out[24]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; register_file:register_file|regs_rtl_0_bypass[14]  ; IDEX_register:IDEX_register|Read_data1_out[29]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; register_file:register_file|regs_rtl_0_bypass[31]  ; IDEX_register:IDEX_register|Read_data1_out[12]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; program_counter:program_counter|PC_saved[26]       ; IFID_register:IFID_register|Address_out[26]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; IFID_register:IFID_register|Address_out[2]         ; IDEX_register:IDEX_register|Address_out[2]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; IFID_register:IFID_register|Instruction_out[12]    ; IDEX_register:IDEX_register|funct3_out[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; register_file:register_file|regs_rtl_0_bypass[27]  ; IDEX_register:IDEX_register|Read_data1_out[16]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; register_file:register_file|regs_rtl_0_bypass[27]  ; IDEX_register:IDEX_register|Read_data0_out[16]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; register_file:register_file|regs_rtl_0_bypass[19]  ; IDEX_register:IDEX_register|Read_data0_out[24]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; register_file:register_file|regs_rtl_0_bypass[31]  ; IDEX_register:IDEX_register|Read_data0_out[12]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; program_counter:program_counter|PC_saved[16]       ; IFID_register:IFID_register|Address_out[16]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; MEMWB_register:MEMWB_register|ALU_result_out[18]   ; register_file:register_file|regs_rtl_0_bypass[25]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; register_file:register_file|regs_rtl_0_bypass[16]  ; IDEX_register:IDEX_register|Read_data1_out[27]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; IFID_register:IFID_register|Address_out[0]         ; IDEX_register:IDEX_register|Address_out[0]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; IFID_register:IFID_register|Address_out[16]        ; IDEX_register:IDEX_register|Address_out[16]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; IFID_register:IFID_register|Address_out[22]        ; IDEX_register:IDEX_register|Address_out[22]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; register_file:register_file|regs_rtl_0_bypass[21]  ; IDEX_register:IDEX_register|Read_data1_out[22]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; MEMWB_register:MEMWB_register|ALU_result_out[10]   ; register_file:register_file|regs[8][10]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.533      ;
; 0.384 ; program_counter:program_counter|PC_saved[12]       ; IFID_register:IFID_register|Address_out[12]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.536      ;
; 0.384 ; program_counter:program_counter|PC_saved[17]       ; IFID_register:IFID_register|Address_out[17]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.536      ;
; 0.385 ; program_counter:program_counter|PC_saved[6]        ; IFID_register:IFID_register|Address_out[6]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.537      ;
; 0.385 ; register_file:register_file|regs_rtl_0_bypass[33]  ; IDEX_register:IDEX_register|Read_data0_out[10]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.537      ;
; 0.386 ; MEMWB_register:MEMWB_register|ALU_result_out[20]   ; register_file:register_file|regs_rtl_0_bypass[23]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.538      ;
; 0.386 ; register_file:register_file|regs_rtl_0_bypass[23]  ; IDEX_register:IDEX_register|Read_data0_out[20]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.538      ;
; 0.387 ; register_file:register_file|regs_rtl_0_bypass[35]  ; IDEX_register:IDEX_register|Read_data0_out[8]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.539      ;
; 0.387 ; register_file:register_file|regs_rtl_0_bypass[23]  ; IDEX_register:IDEX_register|Read_data1_out[20]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.539      ;
; 0.387 ; register_file:register_file|regs_rtl_0_bypass[13]  ; IDEX_register:IDEX_register|Read_data1_out[30]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.539      ;
; 0.387 ; IFID_register:IFID_register|Address_out[17]        ; IDEX_register:IDEX_register|Address_out[17]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.539      ;
; 0.387 ; program_counter:program_counter|PC_saved[22]       ; IFID_register:IFID_register|Address_out[22]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.539      ;
; 0.388 ; register_file:register_file|regs_rtl_0_bypass[24]  ; IDEX_register:IDEX_register|Read_data1_out[19]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.540      ;
; 0.388 ; MEMWB_register:MEMWB_register|ALU_result_out[29]   ; register_file:register_file|regs_rtl_0_bypass[14]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.540      ;
; 0.388 ; program_counter:program_counter|PC_saved[29]       ; IFID_register:IFID_register|Address_out[29]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.540      ;
; 0.389 ; IFID_register:IFID_register|Address_out[6]         ; IDEX_register:IDEX_register|Address_out[6]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.541      ;
; 0.389 ; program_counter:program_counter|PC_saved[28]       ; IFID_register:IFID_register|Address_out[28]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.541      ;
; 0.390 ; MEMWB_register:MEMWB_register|ALU_result_out[30]   ; register_file:register_file|regs_rtl_0_bypass[13]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.542      ;
; 0.390 ; register_file:register_file|regs_rtl_0_bypass[13]  ; IDEX_register:IDEX_register|Read_data0_out[30]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.542      ;
; 0.393 ; MEMWB_register:MEMWB_register|ALU_result_out[21]   ; register_file:register_file|regs_rtl_0_bypass[22]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.545      ;
; 0.395 ; program_counter:program_counter|PC_saved[11]       ; IFID_register:IFID_register|Address_out[11]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.547      ;
; 0.397 ; MEMWB_register:MEMWB_register|ALU_result_out[19]   ; register_file:register_file|regs_rtl_0_bypass[24]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.549      ;
; 0.397 ; register_file:register_file|regs_rtl_0_bypass[18]  ; IDEX_register:IDEX_register|Read_data0_out[25]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.549      ;
; 0.399 ; register_file:register_file|regs_rtl_0_bypass[18]  ; IDEX_register:IDEX_register|Read_data1_out[25]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.551      ;
; 0.406 ; program_counter:program_counter|PC_saved[10]       ; IFID_register:IFID_register|Address_out[10]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.558      ;
; 0.407 ; IFID_register:IFID_register|Address_out[18]        ; IDEX_register:IDEX_register|Address_out[18]        ; clk          ; clk         ; 0.000        ; 0.001      ; 0.560      ;
; 0.418 ; IDEX_register:IDEX_register|Address_out[5]         ; program_counter:program_counter|PC_saved[5]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.570      ;
+-------+----------------------------------------------------+----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; register_file:register_file|altsyncram:regs_rtl_0|altsyncram_sng1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.599 ; 0.599 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.445 ; 0.445 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; ALUSrc               ; clk        ; 6.306 ; 6.306 ; Rise       ; clk             ;
; ALU_result2[*]       ; clk        ; 4.810 ; 4.810 ; Rise       ; clk             ;
;  ALU_result2[0]      ; clk        ; 4.027 ; 4.027 ; Rise       ; clk             ;
;  ALU_result2[1]      ; clk        ; 4.109 ; 4.109 ; Rise       ; clk             ;
;  ALU_result2[2]      ; clk        ; 3.890 ; 3.890 ; Rise       ; clk             ;
;  ALU_result2[3]      ; clk        ; 4.015 ; 4.015 ; Rise       ; clk             ;
;  ALU_result2[4]      ; clk        ; 4.681 ; 4.681 ; Rise       ; clk             ;
;  ALU_result2[5]      ; clk        ; 4.036 ; 4.036 ; Rise       ; clk             ;
;  ALU_result2[6]      ; clk        ; 4.471 ; 4.471 ; Rise       ; clk             ;
;  ALU_result2[7]      ; clk        ; 4.373 ; 4.373 ; Rise       ; clk             ;
;  ALU_result2[8]      ; clk        ; 4.456 ; 4.456 ; Rise       ; clk             ;
;  ALU_result2[9]      ; clk        ; 4.448 ; 4.448 ; Rise       ; clk             ;
;  ALU_result2[10]     ; clk        ; 4.145 ; 4.145 ; Rise       ; clk             ;
;  ALU_result2[11]     ; clk        ; 4.315 ; 4.315 ; Rise       ; clk             ;
;  ALU_result2[12]     ; clk        ; 4.059 ; 4.059 ; Rise       ; clk             ;
;  ALU_result2[13]     ; clk        ; 4.357 ; 4.357 ; Rise       ; clk             ;
;  ALU_result2[14]     ; clk        ; 4.406 ; 4.406 ; Rise       ; clk             ;
;  ALU_result2[15]     ; clk        ; 4.320 ; 4.320 ; Rise       ; clk             ;
;  ALU_result2[16]     ; clk        ; 4.310 ; 4.310 ; Rise       ; clk             ;
;  ALU_result2[17]     ; clk        ; 4.153 ; 4.153 ; Rise       ; clk             ;
;  ALU_result2[18]     ; clk        ; 4.343 ; 4.343 ; Rise       ; clk             ;
;  ALU_result2[19]     ; clk        ; 4.206 ; 4.206 ; Rise       ; clk             ;
;  ALU_result2[20]     ; clk        ; 4.467 ; 4.467 ; Rise       ; clk             ;
;  ALU_result2[21]     ; clk        ; 4.646 ; 4.646 ; Rise       ; clk             ;
;  ALU_result2[22]     ; clk        ; 4.362 ; 4.362 ; Rise       ; clk             ;
;  ALU_result2[23]     ; clk        ; 4.525 ; 4.525 ; Rise       ; clk             ;
;  ALU_result2[24]     ; clk        ; 4.810 ; 4.810 ; Rise       ; clk             ;
;  ALU_result2[25]     ; clk        ; 4.775 ; 4.775 ; Rise       ; clk             ;
;  ALU_result2[26]     ; clk        ; 3.933 ; 3.933 ; Rise       ; clk             ;
;  ALU_result2[27]     ; clk        ; 3.958 ; 3.958 ; Rise       ; clk             ;
;  ALU_result2[28]     ; clk        ; 3.965 ; 3.965 ; Rise       ; clk             ;
;  ALU_result2[29]     ; clk        ; 4.322 ; 4.322 ; Rise       ; clk             ;
;  ALU_result2[30]     ; clk        ; 4.248 ; 4.248 ; Rise       ; clk             ;
;  ALU_result2[31]     ; clk        ; 3.991 ; 3.991 ; Rise       ; clk             ;
; Aluop[*]             ; clk        ; 6.679 ; 6.679 ; Rise       ; clk             ;
;  Aluop[0]            ; clk        ; 6.679 ; 6.679 ; Rise       ; clk             ;
;  Aluop[1]            ; clk        ; 6.471 ; 6.471 ; Rise       ; clk             ;
; Branch               ; clk        ; 6.669 ; 6.669 ; Rise       ; clk             ;
; ForwardA_signal[*]   ; clk        ; 5.201 ; 5.201 ; Rise       ; clk             ;
;  ForwardA_signal[0]  ; clk        ; 5.201 ; 5.201 ; Rise       ; clk             ;
;  ForwardA_signal[1]  ; clk        ; 4.891 ; 4.891 ; Rise       ; clk             ;
; ForwardB_signal[*]   ; clk        ; 6.019 ; 6.019 ; Rise       ; clk             ;
;  ForwardB_signal[0]  ; clk        ; 6.019 ; 6.019 ; Rise       ; clk             ;
;  ForwardB_signal[1]  ; clk        ; 5.194 ; 5.194 ; Rise       ; clk             ;
; Instruction_in[*]    ; clk        ; 7.100 ; 7.100 ; Rise       ; clk             ;
;  Instruction_in[0]   ; clk        ; 6.017 ; 6.017 ; Rise       ; clk             ;
;  Instruction_in[1]   ; clk        ; 6.171 ; 6.171 ; Rise       ; clk             ;
;  Instruction_in[2]   ; clk        ; 5.918 ; 5.918 ; Rise       ; clk             ;
;  Instruction_in[3]   ; clk        ; 6.059 ; 6.059 ; Rise       ; clk             ;
;  Instruction_in[4]   ; clk        ; 5.778 ; 5.778 ; Rise       ; clk             ;
;  Instruction_in[5]   ; clk        ; 5.824 ; 5.824 ; Rise       ; clk             ;
;  Instruction_in[6]   ; clk        ; 5.598 ; 5.598 ; Rise       ; clk             ;
;  Instruction_in[7]   ; clk        ; 6.045 ; 6.045 ; Rise       ; clk             ;
;  Instruction_in[8]   ; clk        ; 5.867 ; 5.867 ; Rise       ; clk             ;
;  Instruction_in[9]   ; clk        ; 6.255 ; 6.255 ; Rise       ; clk             ;
;  Instruction_in[10]  ; clk        ; 5.803 ; 5.803 ; Rise       ; clk             ;
;  Instruction_in[11]  ; clk        ; 6.252 ; 6.252 ; Rise       ; clk             ;
;  Instruction_in[12]  ; clk        ; 5.899 ; 5.899 ; Rise       ; clk             ;
;  Instruction_in[13]  ; clk        ; 5.650 ; 5.650 ; Rise       ; clk             ;
;  Instruction_in[14]  ; clk        ; 6.159 ; 6.159 ; Rise       ; clk             ;
;  Instruction_in[15]  ; clk        ; 5.862 ; 5.862 ; Rise       ; clk             ;
;  Instruction_in[16]  ; clk        ; 5.958 ; 5.958 ; Rise       ; clk             ;
;  Instruction_in[17]  ; clk        ; 7.100 ; 7.100 ; Rise       ; clk             ;
;  Instruction_in[18]  ; clk        ; 6.402 ; 6.402 ; Rise       ; clk             ;
;  Instruction_in[19]  ; clk        ; 6.758 ; 6.758 ; Rise       ; clk             ;
;  Instruction_in[20]  ; clk        ; 6.012 ; 6.012 ; Rise       ; clk             ;
;  Instruction_in[21]  ; clk        ; 6.241 ; 6.241 ; Rise       ; clk             ;
;  Instruction_in[22]  ; clk        ; 5.758 ; 5.758 ; Rise       ; clk             ;
;  Instruction_in[23]  ; clk        ; 6.058 ; 6.058 ; Rise       ; clk             ;
;  Instruction_in[24]  ; clk        ; 6.005 ; 6.005 ; Rise       ; clk             ;
;  Instruction_in[25]  ; clk        ; 6.315 ; 6.315 ; Rise       ; clk             ;
;  Instruction_in[26]  ; clk        ; 6.334 ; 6.334 ; Rise       ; clk             ;
;  Instruction_in[27]  ; clk        ; 5.711 ; 5.711 ; Rise       ; clk             ;
;  Instruction_in[28]  ; clk        ; 6.403 ; 6.403 ; Rise       ; clk             ;
;  Instruction_in[29]  ; clk        ; 6.286 ; 6.286 ; Rise       ; clk             ;
;  Instruction_in[30]  ; clk        ; 6.078 ; 6.078 ; Rise       ; clk             ;
;  Instruction_in[31]  ; clk        ; 6.551 ; 6.551 ; Rise       ; clk             ;
; Instruction_out[*]   ; clk        ; 4.761 ; 4.761 ; Rise       ; clk             ;
;  Instruction_out[0]  ; clk        ; 4.199 ; 4.199 ; Rise       ; clk             ;
;  Instruction_out[1]  ; clk        ; 4.137 ; 4.137 ; Rise       ; clk             ;
;  Instruction_out[2]  ; clk        ; 4.283 ; 4.283 ; Rise       ; clk             ;
;  Instruction_out[3]  ; clk        ; 4.269 ; 4.269 ; Rise       ; clk             ;
;  Instruction_out[4]  ; clk        ; 4.334 ; 4.334 ; Rise       ; clk             ;
;  Instruction_out[5]  ; clk        ; 4.239 ; 4.239 ; Rise       ; clk             ;
;  Instruction_out[6]  ; clk        ; 4.185 ; 4.185 ; Rise       ; clk             ;
;  Instruction_out[7]  ; clk        ; 4.742 ; 4.742 ; Rise       ; clk             ;
;  Instruction_out[8]  ; clk        ; 4.118 ; 4.118 ; Rise       ; clk             ;
;  Instruction_out[9]  ; clk        ; 4.446 ; 4.446 ; Rise       ; clk             ;
;  Instruction_out[10] ; clk        ; 4.139 ; 4.139 ; Rise       ; clk             ;
;  Instruction_out[11] ; clk        ; 4.359 ; 4.359 ; Rise       ; clk             ;
;  Instruction_out[12] ; clk        ; 4.487 ; 4.487 ; Rise       ; clk             ;
;  Instruction_out[13] ; clk        ; 4.369 ; 4.369 ; Rise       ; clk             ;
;  Instruction_out[14] ; clk        ; 4.420 ; 4.420 ; Rise       ; clk             ;
;  Instruction_out[15] ; clk        ; 4.368 ; 4.368 ; Rise       ; clk             ;
;  Instruction_out[16] ; clk        ; 4.333 ; 4.333 ; Rise       ; clk             ;
;  Instruction_out[17] ; clk        ; 4.688 ; 4.688 ; Rise       ; clk             ;
;  Instruction_out[18] ; clk        ; 4.502 ; 4.502 ; Rise       ; clk             ;
;  Instruction_out[19] ; clk        ; 4.210 ; 4.210 ; Rise       ; clk             ;
;  Instruction_out[20] ; clk        ; 4.278 ; 4.278 ; Rise       ; clk             ;
;  Instruction_out[21] ; clk        ; 4.761 ; 4.761 ; Rise       ; clk             ;
;  Instruction_out[22] ; clk        ; 4.712 ; 4.712 ; Rise       ; clk             ;
;  Instruction_out[23] ; clk        ; 4.424 ; 4.424 ; Rise       ; clk             ;
;  Instruction_out[24] ; clk        ; 4.544 ; 4.544 ; Rise       ; clk             ;
;  Instruction_out[25] ; clk        ; 4.226 ; 4.226 ; Rise       ; clk             ;
;  Instruction_out[26] ; clk        ; 4.094 ; 4.094 ; Rise       ; clk             ;
;  Instruction_out[27] ; clk        ; 4.205 ; 4.205 ; Rise       ; clk             ;
;  Instruction_out[28] ; clk        ; 4.067 ; 4.067 ; Rise       ; clk             ;
;  Instruction_out[29] ; clk        ; 4.645 ; 4.645 ; Rise       ; clk             ;
;  Instruction_out[30] ; clk        ; 4.244 ; 4.244 ; Rise       ; clk             ;
;  Instruction_out[31] ; clk        ; 4.233 ; 4.233 ; Rise       ; clk             ;
; MemRead              ; clk        ; 6.595 ; 6.595 ; Rise       ; clk             ;
; MemWrite             ; clk        ; 6.968 ; 6.968 ; Rise       ; clk             ;
; MemtoReg             ; clk        ; 6.490 ; 6.490 ; Rise       ; clk             ;
; Muxselect            ; clk        ; 9.548 ; 9.548 ; Rise       ; clk             ;
; PC_out[*]            ; clk        ; 4.711 ; 4.711 ; Rise       ; clk             ;
;  PC_out[0]           ; clk        ; 4.346 ; 4.346 ; Rise       ; clk             ;
;  PC_out[1]           ; clk        ; 4.445 ; 4.445 ; Rise       ; clk             ;
;  PC_out[2]           ; clk        ; 4.495 ; 4.495 ; Rise       ; clk             ;
;  PC_out[3]           ; clk        ; 4.348 ; 4.348 ; Rise       ; clk             ;
;  PC_out[4]           ; clk        ; 4.456 ; 4.456 ; Rise       ; clk             ;
;  PC_out[5]           ; clk        ; 4.448 ; 4.448 ; Rise       ; clk             ;
;  PC_out[6]           ; clk        ; 4.419 ; 4.419 ; Rise       ; clk             ;
;  PC_out[7]           ; clk        ; 4.554 ; 4.554 ; Rise       ; clk             ;
;  PC_out[8]           ; clk        ; 4.347 ; 4.347 ; Rise       ; clk             ;
;  PC_out[9]           ; clk        ; 4.260 ; 4.260 ; Rise       ; clk             ;
;  PC_out[10]          ; clk        ; 4.405 ; 4.405 ; Rise       ; clk             ;
;  PC_out[11]          ; clk        ; 4.416 ; 4.416 ; Rise       ; clk             ;
;  PC_out[12]          ; clk        ; 4.545 ; 4.545 ; Rise       ; clk             ;
;  PC_out[13]          ; clk        ; 4.265 ; 4.265 ; Rise       ; clk             ;
;  PC_out[14]          ; clk        ; 4.251 ; 4.251 ; Rise       ; clk             ;
;  PC_out[15]          ; clk        ; 4.670 ; 4.670 ; Rise       ; clk             ;
;  PC_out[16]          ; clk        ; 4.586 ; 4.586 ; Rise       ; clk             ;
;  PC_out[17]          ; clk        ; 4.014 ; 4.014 ; Rise       ; clk             ;
;  PC_out[18]          ; clk        ; 4.487 ; 4.487 ; Rise       ; clk             ;
;  PC_out[19]          ; clk        ; 4.612 ; 4.612 ; Rise       ; clk             ;
;  PC_out[20]          ; clk        ; 4.333 ; 4.333 ; Rise       ; clk             ;
;  PC_out[21]          ; clk        ; 4.612 ; 4.612 ; Rise       ; clk             ;
;  PC_out[22]          ; clk        ; 4.364 ; 4.364 ; Rise       ; clk             ;
;  PC_out[23]          ; clk        ; 4.360 ; 4.360 ; Rise       ; clk             ;
;  PC_out[24]          ; clk        ; 4.254 ; 4.254 ; Rise       ; clk             ;
;  PC_out[25]          ; clk        ; 4.299 ; 4.299 ; Rise       ; clk             ;
;  PC_out[26]          ; clk        ; 4.399 ; 4.399 ; Rise       ; clk             ;
;  PC_out[27]          ; clk        ; 4.711 ; 4.711 ; Rise       ; clk             ;
;  PC_out[28]          ; clk        ; 4.281 ; 4.281 ; Rise       ; clk             ;
;  PC_out[29]          ; clk        ; 4.306 ; 4.306 ; Rise       ; clk             ;
;  PC_out[30]          ; clk        ; 4.408 ; 4.408 ; Rise       ; clk             ;
;  PC_out[31]          ; clk        ; 4.494 ; 4.494 ; Rise       ; clk             ;
; ReadData0[*]         ; clk        ; 7.429 ; 7.429 ; Rise       ; clk             ;
;  ReadData0[0]        ; clk        ; 7.030 ; 7.030 ; Rise       ; clk             ;
;  ReadData0[1]        ; clk        ; 6.718 ; 6.718 ; Rise       ; clk             ;
;  ReadData0[2]        ; clk        ; 7.000 ; 7.000 ; Rise       ; clk             ;
;  ReadData0[3]        ; clk        ; 7.429 ; 7.429 ; Rise       ; clk             ;
;  ReadData0[4]        ; clk        ; 7.426 ; 7.426 ; Rise       ; clk             ;
;  ReadData0[5]        ; clk        ; 7.172 ; 7.172 ; Rise       ; clk             ;
;  ReadData0[6]        ; clk        ; 7.019 ; 7.019 ; Rise       ; clk             ;
;  ReadData0[7]        ; clk        ; 6.735 ; 6.735 ; Rise       ; clk             ;
;  ReadData0[8]        ; clk        ; 6.820 ; 6.820 ; Rise       ; clk             ;
;  ReadData0[9]        ; clk        ; 7.232 ; 7.232 ; Rise       ; clk             ;
;  ReadData0[10]       ; clk        ; 7.162 ; 7.162 ; Rise       ; clk             ;
;  ReadData0[11]       ; clk        ; 7.007 ; 7.007 ; Rise       ; clk             ;
;  ReadData0[12]       ; clk        ; 6.829 ; 6.829 ; Rise       ; clk             ;
;  ReadData0[13]       ; clk        ; 6.819 ; 6.819 ; Rise       ; clk             ;
;  ReadData0[14]       ; clk        ; 6.636 ; 6.636 ; Rise       ; clk             ;
;  ReadData0[15]       ; clk        ; 6.687 ; 6.687 ; Rise       ; clk             ;
;  ReadData0[16]       ; clk        ; 6.851 ; 6.851 ; Rise       ; clk             ;
;  ReadData0[17]       ; clk        ; 7.067 ; 7.067 ; Rise       ; clk             ;
;  ReadData0[18]       ; clk        ; 6.570 ; 6.570 ; Rise       ; clk             ;
;  ReadData0[19]       ; clk        ; 6.970 ; 6.970 ; Rise       ; clk             ;
;  ReadData0[20]       ; clk        ; 6.216 ; 6.216 ; Rise       ; clk             ;
;  ReadData0[21]       ; clk        ; 6.646 ; 6.646 ; Rise       ; clk             ;
;  ReadData0[22]       ; clk        ; 6.641 ; 6.641 ; Rise       ; clk             ;
;  ReadData0[23]       ; clk        ; 6.740 ; 6.740 ; Rise       ; clk             ;
;  ReadData0[24]       ; clk        ; 6.423 ; 6.423 ; Rise       ; clk             ;
;  ReadData0[25]       ; clk        ; 6.455 ; 6.455 ; Rise       ; clk             ;
;  ReadData0[26]       ; clk        ; 6.903 ; 6.903 ; Rise       ; clk             ;
;  ReadData0[27]       ; clk        ; 6.552 ; 6.552 ; Rise       ; clk             ;
;  ReadData0[28]       ; clk        ; 6.603 ; 6.603 ; Rise       ; clk             ;
;  ReadData0[29]       ; clk        ; 6.556 ; 6.556 ; Rise       ; clk             ;
;  ReadData0[30]       ; clk        ; 6.661 ; 6.661 ; Rise       ; clk             ;
;  ReadData0[31]       ; clk        ; 6.779 ; 6.779 ; Rise       ; clk             ;
; ReadData1[*]         ; clk        ; 7.635 ; 7.635 ; Rise       ; clk             ;
;  ReadData1[0]        ; clk        ; 7.119 ; 7.119 ; Rise       ; clk             ;
;  ReadData1[1]        ; clk        ; 6.877 ; 6.877 ; Rise       ; clk             ;
;  ReadData1[2]        ; clk        ; 6.865 ; 6.865 ; Rise       ; clk             ;
;  ReadData1[3]        ; clk        ; 7.143 ; 7.143 ; Rise       ; clk             ;
;  ReadData1[4]        ; clk        ; 7.290 ; 7.290 ; Rise       ; clk             ;
;  ReadData1[5]        ; clk        ; 7.043 ; 7.043 ; Rise       ; clk             ;
;  ReadData1[6]        ; clk        ; 7.250 ; 7.250 ; Rise       ; clk             ;
;  ReadData1[7]        ; clk        ; 7.037 ; 7.037 ; Rise       ; clk             ;
;  ReadData1[8]        ; clk        ; 7.635 ; 7.635 ; Rise       ; clk             ;
;  ReadData1[9]        ; clk        ; 6.610 ; 6.610 ; Rise       ; clk             ;
;  ReadData1[10]       ; clk        ; 7.232 ; 7.232 ; Rise       ; clk             ;
;  ReadData1[11]       ; clk        ; 7.374 ; 7.374 ; Rise       ; clk             ;
;  ReadData1[12]       ; clk        ; 6.663 ; 6.663 ; Rise       ; clk             ;
;  ReadData1[13]       ; clk        ; 7.504 ; 7.504 ; Rise       ; clk             ;
;  ReadData1[14]       ; clk        ; 6.841 ; 6.841 ; Rise       ; clk             ;
;  ReadData1[15]       ; clk        ; 6.958 ; 6.958 ; Rise       ; clk             ;
;  ReadData1[16]       ; clk        ; 6.940 ; 6.940 ; Rise       ; clk             ;
;  ReadData1[17]       ; clk        ; 6.710 ; 6.710 ; Rise       ; clk             ;
;  ReadData1[18]       ; clk        ; 6.902 ; 6.902 ; Rise       ; clk             ;
;  ReadData1[19]       ; clk        ; 6.397 ; 6.397 ; Rise       ; clk             ;
;  ReadData1[20]       ; clk        ; 6.473 ; 6.473 ; Rise       ; clk             ;
;  ReadData1[21]       ; clk        ; 6.493 ; 6.493 ; Rise       ; clk             ;
;  ReadData1[22]       ; clk        ; 6.530 ; 6.530 ; Rise       ; clk             ;
;  ReadData1[23]       ; clk        ; 6.542 ; 6.542 ; Rise       ; clk             ;
;  ReadData1[24]       ; clk        ; 6.350 ; 6.350 ; Rise       ; clk             ;
;  ReadData1[25]       ; clk        ; 6.565 ; 6.565 ; Rise       ; clk             ;
;  ReadData1[26]       ; clk        ; 6.789 ; 6.789 ; Rise       ; clk             ;
;  ReadData1[27]       ; clk        ; 6.235 ; 6.235 ; Rise       ; clk             ;
;  ReadData1[28]       ; clk        ; 6.327 ; 6.327 ; Rise       ; clk             ;
;  ReadData1[29]       ; clk        ; 6.376 ; 6.376 ; Rise       ; clk             ;
;  ReadData1[30]       ; clk        ; 6.489 ; 6.489 ; Rise       ; clk             ;
;  ReadData1[31]       ; clk        ; 6.553 ; 6.553 ; Rise       ; clk             ;
; RegWrite             ; clk        ; 6.316 ; 6.316 ; Rise       ; clk             ;
; Register_dest[*]     ; clk        ; 4.675 ; 4.675 ; Rise       ; clk             ;
;  Register_dest[0]    ; clk        ; 4.460 ; 4.460 ; Rise       ; clk             ;
;  Register_dest[1]    ; clk        ; 4.500 ; 4.500 ; Rise       ; clk             ;
;  Register_dest[2]    ; clk        ; 4.328 ; 4.328 ; Rise       ; clk             ;
;  Register_dest[3]    ; clk        ; 4.675 ; 4.675 ; Rise       ; clk             ;
;  Register_dest[4]    ; clk        ; 4.240 ; 4.240 ; Rise       ; clk             ;
; Stall                ; clk        ; 5.596 ; 5.596 ; Rise       ; clk             ;
; flush                ; clk        ; 9.999 ; 9.999 ; Rise       ; clk             ;
; r8[*]                ; clk        ; 4.703 ; 4.703 ; Rise       ; clk             ;
;  r8[0]               ; clk        ; 4.407 ; 4.407 ; Rise       ; clk             ;
;  r8[1]               ; clk        ; 4.278 ; 4.278 ; Rise       ; clk             ;
;  r8[2]               ; clk        ; 4.318 ; 4.318 ; Rise       ; clk             ;
;  r8[3]               ; clk        ; 4.703 ; 4.703 ; Rise       ; clk             ;
;  r8[4]               ; clk        ; 3.945 ; 3.945 ; Rise       ; clk             ;
;  r8[5]               ; clk        ; 4.364 ; 4.364 ; Rise       ; clk             ;
;  r8[6]               ; clk        ; 4.214 ; 4.214 ; Rise       ; clk             ;
;  r8[7]               ; clk        ; 4.630 ; 4.630 ; Rise       ; clk             ;
;  r8[8]               ; clk        ; 4.664 ; 4.664 ; Rise       ; clk             ;
;  r8[9]               ; clk        ; 4.020 ; 4.020 ; Rise       ; clk             ;
;  r8[10]              ; clk        ; 4.366 ; 4.366 ; Rise       ; clk             ;
;  r8[11]              ; clk        ; 4.273 ; 4.273 ; Rise       ; clk             ;
;  r8[12]              ; clk        ; 4.703 ; 4.703 ; Rise       ; clk             ;
;  r8[13]              ; clk        ; 3.909 ; 3.909 ; Rise       ; clk             ;
;  r8[14]              ; clk        ; 4.437 ; 4.437 ; Rise       ; clk             ;
;  r8[15]              ; clk        ; 4.383 ; 4.383 ; Rise       ; clk             ;
;  r8[16]              ; clk        ; 4.634 ; 4.634 ; Rise       ; clk             ;
;  r8[17]              ; clk        ; 4.662 ; 4.662 ; Rise       ; clk             ;
;  r8[18]              ; clk        ; 4.058 ; 4.058 ; Rise       ; clk             ;
;  r8[19]              ; clk        ; 4.222 ; 4.222 ; Rise       ; clk             ;
;  r8[20]              ; clk        ; 4.364 ; 4.364 ; Rise       ; clk             ;
;  r8[21]              ; clk        ; 3.982 ; 3.982 ; Rise       ; clk             ;
;  r8[22]              ; clk        ; 3.977 ; 3.977 ; Rise       ; clk             ;
;  r8[23]              ; clk        ; 4.133 ; 4.133 ; Rise       ; clk             ;
;  r8[24]              ; clk        ; 4.202 ; 4.202 ; Rise       ; clk             ;
;  r8[25]              ; clk        ; 4.016 ; 4.016 ; Rise       ; clk             ;
;  r8[26]              ; clk        ; 4.321 ; 4.321 ; Rise       ; clk             ;
;  r8[27]              ; clk        ; 4.363 ; 4.363 ; Rise       ; clk             ;
;  r8[28]              ; clk        ; 4.296 ; 4.296 ; Rise       ; clk             ;
;  r8[29]              ; clk        ; 4.432 ; 4.432 ; Rise       ; clk             ;
;  r8[30]              ; clk        ; 4.119 ; 4.119 ; Rise       ; clk             ;
;  r8[31]              ; clk        ; 4.377 ; 4.377 ; Rise       ; clk             ;
; r11[*]               ; clk        ; 4.754 ; 4.754 ; Rise       ; clk             ;
;  r11[0]              ; clk        ; 4.532 ; 4.532 ; Rise       ; clk             ;
;  r11[1]              ; clk        ; 4.467 ; 4.467 ; Rise       ; clk             ;
;  r11[2]              ; clk        ; 4.059 ; 4.059 ; Rise       ; clk             ;
;  r11[3]              ; clk        ; 3.840 ; 3.840 ; Rise       ; clk             ;
;  r11[4]              ; clk        ; 4.119 ; 4.119 ; Rise       ; clk             ;
;  r11[5]              ; clk        ; 4.514 ; 4.514 ; Rise       ; clk             ;
;  r11[6]              ; clk        ; 4.301 ; 4.301 ; Rise       ; clk             ;
;  r11[7]              ; clk        ; 4.657 ; 4.657 ; Rise       ; clk             ;
;  r11[8]              ; clk        ; 4.754 ; 4.754 ; Rise       ; clk             ;
;  r11[9]              ; clk        ; 4.357 ; 4.357 ; Rise       ; clk             ;
;  r11[10]             ; clk        ; 3.987 ; 3.987 ; Rise       ; clk             ;
;  r11[11]             ; clk        ; 4.545 ; 4.545 ; Rise       ; clk             ;
;  r11[12]             ; clk        ; 4.669 ; 4.669 ; Rise       ; clk             ;
;  r11[13]             ; clk        ; 4.536 ; 4.536 ; Rise       ; clk             ;
;  r11[14]             ; clk        ; 4.161 ; 4.161 ; Rise       ; clk             ;
;  r11[15]             ; clk        ; 4.234 ; 4.234 ; Rise       ; clk             ;
;  r11[16]             ; clk        ; 4.448 ; 4.448 ; Rise       ; clk             ;
;  r11[17]             ; clk        ; 3.911 ; 3.911 ; Rise       ; clk             ;
;  r11[18]             ; clk        ; 4.227 ; 4.227 ; Rise       ; clk             ;
;  r11[19]             ; clk        ; 4.373 ; 4.373 ; Rise       ; clk             ;
;  r11[20]             ; clk        ; 4.181 ; 4.181 ; Rise       ; clk             ;
;  r11[21]             ; clk        ; 4.441 ; 4.441 ; Rise       ; clk             ;
;  r11[22]             ; clk        ; 4.153 ; 4.153 ; Rise       ; clk             ;
;  r11[23]             ; clk        ; 4.253 ; 4.253 ; Rise       ; clk             ;
;  r11[24]             ; clk        ; 4.103 ; 4.103 ; Rise       ; clk             ;
;  r11[25]             ; clk        ; 4.421 ; 4.421 ; Rise       ; clk             ;
;  r11[26]             ; clk        ; 4.257 ; 4.257 ; Rise       ; clk             ;
;  r11[27]             ; clk        ; 4.092 ; 4.092 ; Rise       ; clk             ;
;  r11[28]             ; clk        ; 4.400 ; 4.400 ; Rise       ; clk             ;
;  r11[29]             ; clk        ; 4.212 ; 4.212 ; Rise       ; clk             ;
;  r11[30]             ; clk        ; 4.181 ; 4.181 ; Rise       ; clk             ;
;  r11[31]             ; clk        ; 4.323 ; 4.323 ; Rise       ; clk             ;
; rs0[*]               ; clk        ; 4.688 ; 4.688 ; Rise       ; clk             ;
;  rs0[0]              ; clk        ; 4.368 ; 4.368 ; Rise       ; clk             ;
;  rs0[1]              ; clk        ; 4.333 ; 4.333 ; Rise       ; clk             ;
;  rs0[2]              ; clk        ; 4.688 ; 4.688 ; Rise       ; clk             ;
;  rs0[3]              ; clk        ; 4.502 ; 4.502 ; Rise       ; clk             ;
;  rs0[4]              ; clk        ; 4.230 ; 4.230 ; Rise       ; clk             ;
; rs1[*]               ; clk        ; 4.714 ; 4.714 ; Rise       ; clk             ;
;  rs1[0]              ; clk        ; 4.298 ; 4.298 ; Rise       ; clk             ;
;  rs1[1]              ; clk        ; 4.714 ; 4.714 ; Rise       ; clk             ;
;  rs1[2]              ; clk        ; 4.702 ; 4.702 ; Rise       ; clk             ;
;  rs1[3]              ; clk        ; 4.544 ; 4.544 ; Rise       ; clk             ;
;  rs1[4]              ; clk        ; 4.504 ; 4.504 ; Rise       ; clk             ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; ALUSrc               ; clk        ; 4.846 ; 4.846 ; Rise       ; clk             ;
; ALU_result2[*]       ; clk        ; 3.890 ; 3.890 ; Rise       ; clk             ;
;  ALU_result2[0]      ; clk        ; 4.027 ; 4.027 ; Rise       ; clk             ;
;  ALU_result2[1]      ; clk        ; 4.109 ; 4.109 ; Rise       ; clk             ;
;  ALU_result2[2]      ; clk        ; 3.890 ; 3.890 ; Rise       ; clk             ;
;  ALU_result2[3]      ; clk        ; 4.015 ; 4.015 ; Rise       ; clk             ;
;  ALU_result2[4]      ; clk        ; 4.681 ; 4.681 ; Rise       ; clk             ;
;  ALU_result2[5]      ; clk        ; 4.036 ; 4.036 ; Rise       ; clk             ;
;  ALU_result2[6]      ; clk        ; 4.471 ; 4.471 ; Rise       ; clk             ;
;  ALU_result2[7]      ; clk        ; 4.373 ; 4.373 ; Rise       ; clk             ;
;  ALU_result2[8]      ; clk        ; 4.456 ; 4.456 ; Rise       ; clk             ;
;  ALU_result2[9]      ; clk        ; 4.448 ; 4.448 ; Rise       ; clk             ;
;  ALU_result2[10]     ; clk        ; 4.145 ; 4.145 ; Rise       ; clk             ;
;  ALU_result2[11]     ; clk        ; 4.315 ; 4.315 ; Rise       ; clk             ;
;  ALU_result2[12]     ; clk        ; 4.059 ; 4.059 ; Rise       ; clk             ;
;  ALU_result2[13]     ; clk        ; 4.357 ; 4.357 ; Rise       ; clk             ;
;  ALU_result2[14]     ; clk        ; 4.406 ; 4.406 ; Rise       ; clk             ;
;  ALU_result2[15]     ; clk        ; 4.320 ; 4.320 ; Rise       ; clk             ;
;  ALU_result2[16]     ; clk        ; 4.310 ; 4.310 ; Rise       ; clk             ;
;  ALU_result2[17]     ; clk        ; 4.153 ; 4.153 ; Rise       ; clk             ;
;  ALU_result2[18]     ; clk        ; 4.343 ; 4.343 ; Rise       ; clk             ;
;  ALU_result2[19]     ; clk        ; 4.206 ; 4.206 ; Rise       ; clk             ;
;  ALU_result2[20]     ; clk        ; 4.467 ; 4.467 ; Rise       ; clk             ;
;  ALU_result2[21]     ; clk        ; 4.646 ; 4.646 ; Rise       ; clk             ;
;  ALU_result2[22]     ; clk        ; 4.362 ; 4.362 ; Rise       ; clk             ;
;  ALU_result2[23]     ; clk        ; 4.525 ; 4.525 ; Rise       ; clk             ;
;  ALU_result2[24]     ; clk        ; 4.810 ; 4.810 ; Rise       ; clk             ;
;  ALU_result2[25]     ; clk        ; 4.775 ; 4.775 ; Rise       ; clk             ;
;  ALU_result2[26]     ; clk        ; 3.933 ; 3.933 ; Rise       ; clk             ;
;  ALU_result2[27]     ; clk        ; 3.958 ; 3.958 ; Rise       ; clk             ;
;  ALU_result2[28]     ; clk        ; 3.965 ; 3.965 ; Rise       ; clk             ;
;  ALU_result2[29]     ; clk        ; 4.322 ; 4.322 ; Rise       ; clk             ;
;  ALU_result2[30]     ; clk        ; 4.248 ; 4.248 ; Rise       ; clk             ;
;  ALU_result2[31]     ; clk        ; 3.991 ; 3.991 ; Rise       ; clk             ;
; Aluop[*]             ; clk        ; 4.850 ; 4.850 ; Rise       ; clk             ;
;  Aluop[0]            ; clk        ; 5.046 ; 5.046 ; Rise       ; clk             ;
;  Aluop[1]            ; clk        ; 4.850 ; 4.850 ; Rise       ; clk             ;
; Branch               ; clk        ; 5.036 ; 5.036 ; Rise       ; clk             ;
; ForwardA_signal[*]   ; clk        ; 4.204 ; 4.204 ; Rise       ; clk             ;
;  ForwardA_signal[0]  ; clk        ; 4.514 ; 4.514 ; Rise       ; clk             ;
;  ForwardA_signal[1]  ; clk        ; 4.204 ; 4.204 ; Rise       ; clk             ;
; ForwardB_signal[*]   ; clk        ; 4.701 ; 4.701 ; Rise       ; clk             ;
;  ForwardB_signal[0]  ; clk        ; 5.138 ; 5.138 ; Rise       ; clk             ;
;  ForwardB_signal[1]  ; clk        ; 4.701 ; 4.701 ; Rise       ; clk             ;
; Instruction_in[*]    ; clk        ; 4.527 ; 4.527 ; Rise       ; clk             ;
;  Instruction_in[0]   ; clk        ; 4.949 ; 4.949 ; Rise       ; clk             ;
;  Instruction_in[1]   ; clk        ; 4.951 ; 4.951 ; Rise       ; clk             ;
;  Instruction_in[2]   ; clk        ; 5.009 ; 5.009 ; Rise       ; clk             ;
;  Instruction_in[3]   ; clk        ; 4.932 ; 4.932 ; Rise       ; clk             ;
;  Instruction_in[4]   ; clk        ; 5.216 ; 5.216 ; Rise       ; clk             ;
;  Instruction_in[5]   ; clk        ; 5.261 ; 5.261 ; Rise       ; clk             ;
;  Instruction_in[6]   ; clk        ; 4.705 ; 4.705 ; Rise       ; clk             ;
;  Instruction_in[7]   ; clk        ; 4.951 ; 4.951 ; Rise       ; clk             ;
;  Instruction_in[8]   ; clk        ; 4.614 ; 4.614 ; Rise       ; clk             ;
;  Instruction_in[9]   ; clk        ; 4.952 ; 4.952 ; Rise       ; clk             ;
;  Instruction_in[10]  ; clk        ; 4.538 ; 4.538 ; Rise       ; clk             ;
;  Instruction_in[11]  ; clk        ; 5.120 ; 5.120 ; Rise       ; clk             ;
;  Instruction_in[12]  ; clk        ; 5.082 ; 5.082 ; Rise       ; clk             ;
;  Instruction_in[13]  ; clk        ; 5.026 ; 5.026 ; Rise       ; clk             ;
;  Instruction_in[14]  ; clk        ; 5.153 ; 5.153 ; Rise       ; clk             ;
;  Instruction_in[15]  ; clk        ; 4.693 ; 4.693 ; Rise       ; clk             ;
;  Instruction_in[16]  ; clk        ; 5.091 ; 5.091 ; Rise       ; clk             ;
;  Instruction_in[17]  ; clk        ; 6.016 ; 6.016 ; Rise       ; clk             ;
;  Instruction_in[18]  ; clk        ; 5.416 ; 5.416 ; Rise       ; clk             ;
;  Instruction_in[19]  ; clk        ; 5.842 ; 5.842 ; Rise       ; clk             ;
;  Instruction_in[20]  ; clk        ; 5.194 ; 5.194 ; Rise       ; clk             ;
;  Instruction_in[21]  ; clk        ; 4.670 ; 4.670 ; Rise       ; clk             ;
;  Instruction_in[22]  ; clk        ; 4.774 ; 4.774 ; Rise       ; clk             ;
;  Instruction_in[23]  ; clk        ; 4.901 ; 4.901 ; Rise       ; clk             ;
;  Instruction_in[24]  ; clk        ; 4.837 ; 4.837 ; Rise       ; clk             ;
;  Instruction_in[25]  ; clk        ; 5.015 ; 5.015 ; Rise       ; clk             ;
;  Instruction_in[26]  ; clk        ; 4.933 ; 4.933 ; Rise       ; clk             ;
;  Instruction_in[27]  ; clk        ; 4.527 ; 4.527 ; Rise       ; clk             ;
;  Instruction_in[28]  ; clk        ; 5.547 ; 5.547 ; Rise       ; clk             ;
;  Instruction_in[29]  ; clk        ; 4.898 ; 4.898 ; Rise       ; clk             ;
;  Instruction_in[30]  ; clk        ; 5.067 ; 5.067 ; Rise       ; clk             ;
;  Instruction_in[31]  ; clk        ; 4.945 ; 4.945 ; Rise       ; clk             ;
; Instruction_out[*]   ; clk        ; 4.067 ; 4.067 ; Rise       ; clk             ;
;  Instruction_out[0]  ; clk        ; 4.199 ; 4.199 ; Rise       ; clk             ;
;  Instruction_out[1]  ; clk        ; 4.137 ; 4.137 ; Rise       ; clk             ;
;  Instruction_out[2]  ; clk        ; 4.283 ; 4.283 ; Rise       ; clk             ;
;  Instruction_out[3]  ; clk        ; 4.269 ; 4.269 ; Rise       ; clk             ;
;  Instruction_out[4]  ; clk        ; 4.334 ; 4.334 ; Rise       ; clk             ;
;  Instruction_out[5]  ; clk        ; 4.239 ; 4.239 ; Rise       ; clk             ;
;  Instruction_out[6]  ; clk        ; 4.185 ; 4.185 ; Rise       ; clk             ;
;  Instruction_out[7]  ; clk        ; 4.742 ; 4.742 ; Rise       ; clk             ;
;  Instruction_out[8]  ; clk        ; 4.118 ; 4.118 ; Rise       ; clk             ;
;  Instruction_out[9]  ; clk        ; 4.446 ; 4.446 ; Rise       ; clk             ;
;  Instruction_out[10] ; clk        ; 4.139 ; 4.139 ; Rise       ; clk             ;
;  Instruction_out[11] ; clk        ; 4.359 ; 4.359 ; Rise       ; clk             ;
;  Instruction_out[12] ; clk        ; 4.487 ; 4.487 ; Rise       ; clk             ;
;  Instruction_out[13] ; clk        ; 4.369 ; 4.369 ; Rise       ; clk             ;
;  Instruction_out[14] ; clk        ; 4.420 ; 4.420 ; Rise       ; clk             ;
;  Instruction_out[15] ; clk        ; 4.368 ; 4.368 ; Rise       ; clk             ;
;  Instruction_out[16] ; clk        ; 4.333 ; 4.333 ; Rise       ; clk             ;
;  Instruction_out[17] ; clk        ; 4.688 ; 4.688 ; Rise       ; clk             ;
;  Instruction_out[18] ; clk        ; 4.502 ; 4.502 ; Rise       ; clk             ;
;  Instruction_out[19] ; clk        ; 4.210 ; 4.210 ; Rise       ; clk             ;
;  Instruction_out[20] ; clk        ; 4.278 ; 4.278 ; Rise       ; clk             ;
;  Instruction_out[21] ; clk        ; 4.761 ; 4.761 ; Rise       ; clk             ;
;  Instruction_out[22] ; clk        ; 4.712 ; 4.712 ; Rise       ; clk             ;
;  Instruction_out[23] ; clk        ; 4.424 ; 4.424 ; Rise       ; clk             ;
;  Instruction_out[24] ; clk        ; 4.544 ; 4.544 ; Rise       ; clk             ;
;  Instruction_out[25] ; clk        ; 4.226 ; 4.226 ; Rise       ; clk             ;
;  Instruction_out[26] ; clk        ; 4.094 ; 4.094 ; Rise       ; clk             ;
;  Instruction_out[27] ; clk        ; 4.205 ; 4.205 ; Rise       ; clk             ;
;  Instruction_out[28] ; clk        ; 4.067 ; 4.067 ; Rise       ; clk             ;
;  Instruction_out[29] ; clk        ; 4.645 ; 4.645 ; Rise       ; clk             ;
;  Instruction_out[30] ; clk        ; 4.244 ; 4.244 ; Rise       ; clk             ;
;  Instruction_out[31] ; clk        ; 4.233 ; 4.233 ; Rise       ; clk             ;
; MemRead              ; clk        ; 4.968 ; 4.968 ; Rise       ; clk             ;
; MemWrite             ; clk        ; 5.142 ; 5.142 ; Rise       ; clk             ;
; MemtoReg             ; clk        ; 4.863 ; 4.863 ; Rise       ; clk             ;
; Muxselect            ; clk        ; 4.680 ; 4.680 ; Rise       ; clk             ;
; PC_out[*]            ; clk        ; 4.014 ; 4.014 ; Rise       ; clk             ;
;  PC_out[0]           ; clk        ; 4.346 ; 4.346 ; Rise       ; clk             ;
;  PC_out[1]           ; clk        ; 4.445 ; 4.445 ; Rise       ; clk             ;
;  PC_out[2]           ; clk        ; 4.495 ; 4.495 ; Rise       ; clk             ;
;  PC_out[3]           ; clk        ; 4.348 ; 4.348 ; Rise       ; clk             ;
;  PC_out[4]           ; clk        ; 4.456 ; 4.456 ; Rise       ; clk             ;
;  PC_out[5]           ; clk        ; 4.448 ; 4.448 ; Rise       ; clk             ;
;  PC_out[6]           ; clk        ; 4.419 ; 4.419 ; Rise       ; clk             ;
;  PC_out[7]           ; clk        ; 4.554 ; 4.554 ; Rise       ; clk             ;
;  PC_out[8]           ; clk        ; 4.347 ; 4.347 ; Rise       ; clk             ;
;  PC_out[9]           ; clk        ; 4.260 ; 4.260 ; Rise       ; clk             ;
;  PC_out[10]          ; clk        ; 4.405 ; 4.405 ; Rise       ; clk             ;
;  PC_out[11]          ; clk        ; 4.416 ; 4.416 ; Rise       ; clk             ;
;  PC_out[12]          ; clk        ; 4.545 ; 4.545 ; Rise       ; clk             ;
;  PC_out[13]          ; clk        ; 4.265 ; 4.265 ; Rise       ; clk             ;
;  PC_out[14]          ; clk        ; 4.251 ; 4.251 ; Rise       ; clk             ;
;  PC_out[15]          ; clk        ; 4.670 ; 4.670 ; Rise       ; clk             ;
;  PC_out[16]          ; clk        ; 4.586 ; 4.586 ; Rise       ; clk             ;
;  PC_out[17]          ; clk        ; 4.014 ; 4.014 ; Rise       ; clk             ;
;  PC_out[18]          ; clk        ; 4.487 ; 4.487 ; Rise       ; clk             ;
;  PC_out[19]          ; clk        ; 4.612 ; 4.612 ; Rise       ; clk             ;
;  PC_out[20]          ; clk        ; 4.333 ; 4.333 ; Rise       ; clk             ;
;  PC_out[21]          ; clk        ; 4.612 ; 4.612 ; Rise       ; clk             ;
;  PC_out[22]          ; clk        ; 4.364 ; 4.364 ; Rise       ; clk             ;
;  PC_out[23]          ; clk        ; 4.360 ; 4.360 ; Rise       ; clk             ;
;  PC_out[24]          ; clk        ; 4.254 ; 4.254 ; Rise       ; clk             ;
;  PC_out[25]          ; clk        ; 4.299 ; 4.299 ; Rise       ; clk             ;
;  PC_out[26]          ; clk        ; 4.399 ; 4.399 ; Rise       ; clk             ;
;  PC_out[27]          ; clk        ; 4.711 ; 4.711 ; Rise       ; clk             ;
;  PC_out[28]          ; clk        ; 4.281 ; 4.281 ; Rise       ; clk             ;
;  PC_out[29]          ; clk        ; 4.306 ; 4.306 ; Rise       ; clk             ;
;  PC_out[30]          ; clk        ; 4.408 ; 4.408 ; Rise       ; clk             ;
;  PC_out[31]          ; clk        ; 4.494 ; 4.494 ; Rise       ; clk             ;
; ReadData0[*]         ; clk        ; 4.197 ; 4.197 ; Rise       ; clk             ;
;  ReadData0[0]        ; clk        ; 4.785 ; 4.785 ; Rise       ; clk             ;
;  ReadData0[1]        ; clk        ; 4.506 ; 4.506 ; Rise       ; clk             ;
;  ReadData0[2]        ; clk        ; 4.954 ; 4.954 ; Rise       ; clk             ;
;  ReadData0[3]        ; clk        ; 4.723 ; 4.723 ; Rise       ; clk             ;
;  ReadData0[4]        ; clk        ; 5.308 ; 5.308 ; Rise       ; clk             ;
;  ReadData0[5]        ; clk        ; 4.912 ; 4.912 ; Rise       ; clk             ;
;  ReadData0[6]        ; clk        ; 4.959 ; 4.959 ; Rise       ; clk             ;
;  ReadData0[7]        ; clk        ; 4.517 ; 4.517 ; Rise       ; clk             ;
;  ReadData0[8]        ; clk        ; 4.779 ; 4.779 ; Rise       ; clk             ;
;  ReadData0[9]        ; clk        ; 5.203 ; 5.203 ; Rise       ; clk             ;
;  ReadData0[10]       ; clk        ; 4.916 ; 4.916 ; Rise       ; clk             ;
;  ReadData0[11]       ; clk        ; 5.454 ; 5.454 ; Rise       ; clk             ;
;  ReadData0[12]       ; clk        ; 4.806 ; 4.806 ; Rise       ; clk             ;
;  ReadData0[13]       ; clk        ; 5.031 ; 5.031 ; Rise       ; clk             ;
;  ReadData0[14]       ; clk        ; 4.797 ; 4.797 ; Rise       ; clk             ;
;  ReadData0[15]       ; clk        ; 4.678 ; 4.678 ; Rise       ; clk             ;
;  ReadData0[16]       ; clk        ; 4.847 ; 4.847 ; Rise       ; clk             ;
;  ReadData0[17]       ; clk        ; 5.140 ; 5.140 ; Rise       ; clk             ;
;  ReadData0[18]       ; clk        ; 4.499 ; 4.499 ; Rise       ; clk             ;
;  ReadData0[19]       ; clk        ; 4.935 ; 4.935 ; Rise       ; clk             ;
;  ReadData0[20]       ; clk        ; 4.197 ; 4.197 ; Rise       ; clk             ;
;  ReadData0[21]       ; clk        ; 4.565 ; 4.565 ; Rise       ; clk             ;
;  ReadData0[22]       ; clk        ; 4.471 ; 4.471 ; Rise       ; clk             ;
;  ReadData0[23]       ; clk        ; 4.597 ; 4.597 ; Rise       ; clk             ;
;  ReadData0[24]       ; clk        ; 4.230 ; 4.230 ; Rise       ; clk             ;
;  ReadData0[25]       ; clk        ; 4.269 ; 4.269 ; Rise       ; clk             ;
;  ReadData0[26]       ; clk        ; 5.025 ; 5.025 ; Rise       ; clk             ;
;  ReadData0[27]       ; clk        ; 4.411 ; 4.411 ; Rise       ; clk             ;
;  ReadData0[28]       ; clk        ; 4.521 ; 4.521 ; Rise       ; clk             ;
;  ReadData0[29]       ; clk        ; 4.501 ; 4.501 ; Rise       ; clk             ;
;  ReadData0[30]       ; clk        ; 4.279 ; 4.279 ; Rise       ; clk             ;
;  ReadData0[31]       ; clk        ; 4.658 ; 4.658 ; Rise       ; clk             ;
; ReadData1[*]         ; clk        ; 4.247 ; 4.247 ; Rise       ; clk             ;
;  ReadData1[0]        ; clk        ; 4.700 ; 4.700 ; Rise       ; clk             ;
;  ReadData1[1]        ; clk        ; 4.859 ; 4.859 ; Rise       ; clk             ;
;  ReadData1[2]        ; clk        ; 4.994 ; 4.994 ; Rise       ; clk             ;
;  ReadData1[3]        ; clk        ; 4.900 ; 4.900 ; Rise       ; clk             ;
;  ReadData1[4]        ; clk        ; 4.862 ; 4.862 ; Rise       ; clk             ;
;  ReadData1[5]        ; clk        ; 4.534 ; 4.534 ; Rise       ; clk             ;
;  ReadData1[6]        ; clk        ; 4.836 ; 4.836 ; Rise       ; clk             ;
;  ReadData1[7]        ; clk        ; 4.815 ; 4.815 ; Rise       ; clk             ;
;  ReadData1[8]        ; clk        ; 5.417 ; 5.417 ; Rise       ; clk             ;
;  ReadData1[9]        ; clk        ; 4.429 ; 4.429 ; Rise       ; clk             ;
;  ReadData1[10]       ; clk        ; 4.854 ; 4.854 ; Rise       ; clk             ;
;  ReadData1[11]       ; clk        ; 4.790 ; 4.790 ; Rise       ; clk             ;
;  ReadData1[12]       ; clk        ; 4.391 ; 4.391 ; Rise       ; clk             ;
;  ReadData1[13]       ; clk        ; 5.218 ; 5.218 ; Rise       ; clk             ;
;  ReadData1[14]       ; clk        ; 4.549 ; 4.549 ; Rise       ; clk             ;
;  ReadData1[15]       ; clk        ; 4.699 ; 4.699 ; Rise       ; clk             ;
;  ReadData1[16]       ; clk        ; 4.668 ; 4.668 ; Rise       ; clk             ;
;  ReadData1[17]       ; clk        ; 4.562 ; 4.562 ; Rise       ; clk             ;
;  ReadData1[18]       ; clk        ; 4.800 ; 4.800 ; Rise       ; clk             ;
;  ReadData1[19]       ; clk        ; 4.327 ; 4.327 ; Rise       ; clk             ;
;  ReadData1[20]       ; clk        ; 4.461 ; 4.461 ; Rise       ; clk             ;
;  ReadData1[21]       ; clk        ; 4.411 ; 4.411 ; Rise       ; clk             ;
;  ReadData1[22]       ; clk        ; 4.423 ; 4.423 ; Rise       ; clk             ;
;  ReadData1[23]       ; clk        ; 4.411 ; 4.411 ; Rise       ; clk             ;
;  ReadData1[24]       ; clk        ; 4.247 ; 4.247 ; Rise       ; clk             ;
;  ReadData1[25]       ; clk        ; 4.379 ; 4.379 ; Rise       ; clk             ;
;  ReadData1[26]       ; clk        ; 4.776 ; 4.776 ; Rise       ; clk             ;
;  ReadData1[27]       ; clk        ; 4.251 ; 4.251 ; Rise       ; clk             ;
;  ReadData1[28]       ; clk        ; 4.401 ; 4.401 ; Rise       ; clk             ;
;  ReadData1[29]       ; clk        ; 4.497 ; 4.497 ; Rise       ; clk             ;
;  ReadData1[30]       ; clk        ; 4.387 ; 4.387 ; Rise       ; clk             ;
;  ReadData1[31]       ; clk        ; 4.354 ; 4.354 ; Rise       ; clk             ;
; RegWrite             ; clk        ; 4.856 ; 4.856 ; Rise       ; clk             ;
; Register_dest[*]     ; clk        ; 4.240 ; 4.240 ; Rise       ; clk             ;
;  Register_dest[0]    ; clk        ; 4.460 ; 4.460 ; Rise       ; clk             ;
;  Register_dest[1]    ; clk        ; 4.500 ; 4.500 ; Rise       ; clk             ;
;  Register_dest[2]    ; clk        ; 4.328 ; 4.328 ; Rise       ; clk             ;
;  Register_dest[3]    ; clk        ; 4.675 ; 4.675 ; Rise       ; clk             ;
;  Register_dest[4]    ; clk        ; 4.240 ; 4.240 ; Rise       ; clk             ;
; Stall                ; clk        ; 4.328 ; 4.328 ; Rise       ; clk             ;
; flush                ; clk        ; 4.682 ; 4.682 ; Rise       ; clk             ;
; r8[*]                ; clk        ; 3.909 ; 3.909 ; Rise       ; clk             ;
;  r8[0]               ; clk        ; 4.407 ; 4.407 ; Rise       ; clk             ;
;  r8[1]               ; clk        ; 4.278 ; 4.278 ; Rise       ; clk             ;
;  r8[2]               ; clk        ; 4.318 ; 4.318 ; Rise       ; clk             ;
;  r8[3]               ; clk        ; 4.703 ; 4.703 ; Rise       ; clk             ;
;  r8[4]               ; clk        ; 3.945 ; 3.945 ; Rise       ; clk             ;
;  r8[5]               ; clk        ; 4.364 ; 4.364 ; Rise       ; clk             ;
;  r8[6]               ; clk        ; 4.214 ; 4.214 ; Rise       ; clk             ;
;  r8[7]               ; clk        ; 4.630 ; 4.630 ; Rise       ; clk             ;
;  r8[8]               ; clk        ; 4.664 ; 4.664 ; Rise       ; clk             ;
;  r8[9]               ; clk        ; 4.020 ; 4.020 ; Rise       ; clk             ;
;  r8[10]              ; clk        ; 4.366 ; 4.366 ; Rise       ; clk             ;
;  r8[11]              ; clk        ; 4.273 ; 4.273 ; Rise       ; clk             ;
;  r8[12]              ; clk        ; 4.703 ; 4.703 ; Rise       ; clk             ;
;  r8[13]              ; clk        ; 3.909 ; 3.909 ; Rise       ; clk             ;
;  r8[14]              ; clk        ; 4.437 ; 4.437 ; Rise       ; clk             ;
;  r8[15]              ; clk        ; 4.383 ; 4.383 ; Rise       ; clk             ;
;  r8[16]              ; clk        ; 4.634 ; 4.634 ; Rise       ; clk             ;
;  r8[17]              ; clk        ; 4.662 ; 4.662 ; Rise       ; clk             ;
;  r8[18]              ; clk        ; 4.058 ; 4.058 ; Rise       ; clk             ;
;  r8[19]              ; clk        ; 4.222 ; 4.222 ; Rise       ; clk             ;
;  r8[20]              ; clk        ; 4.364 ; 4.364 ; Rise       ; clk             ;
;  r8[21]              ; clk        ; 3.982 ; 3.982 ; Rise       ; clk             ;
;  r8[22]              ; clk        ; 3.977 ; 3.977 ; Rise       ; clk             ;
;  r8[23]              ; clk        ; 4.133 ; 4.133 ; Rise       ; clk             ;
;  r8[24]              ; clk        ; 4.202 ; 4.202 ; Rise       ; clk             ;
;  r8[25]              ; clk        ; 4.016 ; 4.016 ; Rise       ; clk             ;
;  r8[26]              ; clk        ; 4.321 ; 4.321 ; Rise       ; clk             ;
;  r8[27]              ; clk        ; 4.363 ; 4.363 ; Rise       ; clk             ;
;  r8[28]              ; clk        ; 4.296 ; 4.296 ; Rise       ; clk             ;
;  r8[29]              ; clk        ; 4.432 ; 4.432 ; Rise       ; clk             ;
;  r8[30]              ; clk        ; 4.119 ; 4.119 ; Rise       ; clk             ;
;  r8[31]              ; clk        ; 4.377 ; 4.377 ; Rise       ; clk             ;
; r11[*]               ; clk        ; 3.840 ; 3.840 ; Rise       ; clk             ;
;  r11[0]              ; clk        ; 4.532 ; 4.532 ; Rise       ; clk             ;
;  r11[1]              ; clk        ; 4.467 ; 4.467 ; Rise       ; clk             ;
;  r11[2]              ; clk        ; 4.059 ; 4.059 ; Rise       ; clk             ;
;  r11[3]              ; clk        ; 3.840 ; 3.840 ; Rise       ; clk             ;
;  r11[4]              ; clk        ; 4.119 ; 4.119 ; Rise       ; clk             ;
;  r11[5]              ; clk        ; 4.514 ; 4.514 ; Rise       ; clk             ;
;  r11[6]              ; clk        ; 4.301 ; 4.301 ; Rise       ; clk             ;
;  r11[7]              ; clk        ; 4.657 ; 4.657 ; Rise       ; clk             ;
;  r11[8]              ; clk        ; 4.754 ; 4.754 ; Rise       ; clk             ;
;  r11[9]              ; clk        ; 4.357 ; 4.357 ; Rise       ; clk             ;
;  r11[10]             ; clk        ; 3.987 ; 3.987 ; Rise       ; clk             ;
;  r11[11]             ; clk        ; 4.545 ; 4.545 ; Rise       ; clk             ;
;  r11[12]             ; clk        ; 4.669 ; 4.669 ; Rise       ; clk             ;
;  r11[13]             ; clk        ; 4.536 ; 4.536 ; Rise       ; clk             ;
;  r11[14]             ; clk        ; 4.161 ; 4.161 ; Rise       ; clk             ;
;  r11[15]             ; clk        ; 4.234 ; 4.234 ; Rise       ; clk             ;
;  r11[16]             ; clk        ; 4.448 ; 4.448 ; Rise       ; clk             ;
;  r11[17]             ; clk        ; 3.911 ; 3.911 ; Rise       ; clk             ;
;  r11[18]             ; clk        ; 4.227 ; 4.227 ; Rise       ; clk             ;
;  r11[19]             ; clk        ; 4.373 ; 4.373 ; Rise       ; clk             ;
;  r11[20]             ; clk        ; 4.181 ; 4.181 ; Rise       ; clk             ;
;  r11[21]             ; clk        ; 4.441 ; 4.441 ; Rise       ; clk             ;
;  r11[22]             ; clk        ; 4.153 ; 4.153 ; Rise       ; clk             ;
;  r11[23]             ; clk        ; 4.253 ; 4.253 ; Rise       ; clk             ;
;  r11[24]             ; clk        ; 4.103 ; 4.103 ; Rise       ; clk             ;
;  r11[25]             ; clk        ; 4.421 ; 4.421 ; Rise       ; clk             ;
;  r11[26]             ; clk        ; 4.257 ; 4.257 ; Rise       ; clk             ;
;  r11[27]             ; clk        ; 4.092 ; 4.092 ; Rise       ; clk             ;
;  r11[28]             ; clk        ; 4.400 ; 4.400 ; Rise       ; clk             ;
;  r11[29]             ; clk        ; 4.212 ; 4.212 ; Rise       ; clk             ;
;  r11[30]             ; clk        ; 4.181 ; 4.181 ; Rise       ; clk             ;
;  r11[31]             ; clk        ; 4.323 ; 4.323 ; Rise       ; clk             ;
; rs0[*]               ; clk        ; 4.230 ; 4.230 ; Rise       ; clk             ;
;  rs0[0]              ; clk        ; 4.368 ; 4.368 ; Rise       ; clk             ;
;  rs0[1]              ; clk        ; 4.333 ; 4.333 ; Rise       ; clk             ;
;  rs0[2]              ; clk        ; 4.688 ; 4.688 ; Rise       ; clk             ;
;  rs0[3]              ; clk        ; 4.502 ; 4.502 ; Rise       ; clk             ;
;  rs0[4]              ; clk        ; 4.230 ; 4.230 ; Rise       ; clk             ;
; rs1[*]               ; clk        ; 4.298 ; 4.298 ; Rise       ; clk             ;
;  rs1[0]              ; clk        ; 4.298 ; 4.298 ; Rise       ; clk             ;
;  rs1[1]              ; clk        ; 4.714 ; 4.714 ; Rise       ; clk             ;
;  rs1[2]              ; clk        ; 4.702 ; 4.702 ; Rise       ; clk             ;
;  rs1[3]              ; clk        ; 4.544 ; 4.544 ; Rise       ; clk             ;
;  rs1[4]              ; clk        ; 4.504 ; 4.504 ; Rise       ; clk             ;
+----------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -17.802   ; 0.244 ; N/A      ; N/A     ; -1.627              ;
;  clk             ; -17.802   ; 0.244 ; N/A      ; N/A     ; -1.627              ;
; Design-wide TNS  ; -4118.908 ; 0.0   ; 0.0      ; 0.0     ; -906.48             ;
;  clk             ; -4118.908 ; 0.000 ; N/A      ; N/A     ; -906.480            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 1.800 ; 1.800 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 0.445 ; 0.445 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; ALUSrc               ; clk        ; 12.421 ; 12.421 ; Rise       ; clk             ;
; ALU_result2[*]       ; clk        ; 8.803  ; 8.803  ; Rise       ; clk             ;
;  ALU_result2[0]      ; clk        ; 7.154  ; 7.154  ; Rise       ; clk             ;
;  ALU_result2[1]      ; clk        ; 7.429  ; 7.429  ; Rise       ; clk             ;
;  ALU_result2[2]      ; clk        ; 6.934  ; 6.934  ; Rise       ; clk             ;
;  ALU_result2[3]      ; clk        ; 7.211  ; 7.211  ; Rise       ; clk             ;
;  ALU_result2[4]      ; clk        ; 8.631  ; 8.631  ; Rise       ; clk             ;
;  ALU_result2[5]      ; clk        ; 7.125  ; 7.125  ; Rise       ; clk             ;
;  ALU_result2[6]      ; clk        ; 8.222  ; 8.222  ; Rise       ; clk             ;
;  ALU_result2[7]      ; clk        ; 8.105  ; 8.105  ; Rise       ; clk             ;
;  ALU_result2[8]      ; clk        ; 8.057  ; 8.057  ; Rise       ; clk             ;
;  ALU_result2[9]      ; clk        ; 8.045  ; 8.045  ; Rise       ; clk             ;
;  ALU_result2[10]     ; clk        ; 7.486  ; 7.486  ; Rise       ; clk             ;
;  ALU_result2[11]     ; clk        ; 7.840  ; 7.840  ; Rise       ; clk             ;
;  ALU_result2[12]     ; clk        ; 7.249  ; 7.249  ; Rise       ; clk             ;
;  ALU_result2[13]     ; clk        ; 7.992  ; 7.992  ; Rise       ; clk             ;
;  ALU_result2[14]     ; clk        ; 7.863  ; 7.863  ; Rise       ; clk             ;
;  ALU_result2[15]     ; clk        ; 7.939  ; 7.939  ; Rise       ; clk             ;
;  ALU_result2[16]     ; clk        ; 7.936  ; 7.936  ; Rise       ; clk             ;
;  ALU_result2[17]     ; clk        ; 7.510  ; 7.510  ; Rise       ; clk             ;
;  ALU_result2[18]     ; clk        ; 8.057  ; 8.057  ; Rise       ; clk             ;
;  ALU_result2[19]     ; clk        ; 7.558  ; 7.558  ; Rise       ; clk             ;
;  ALU_result2[20]     ; clk        ; 8.003  ; 8.003  ; Rise       ; clk             ;
;  ALU_result2[21]     ; clk        ; 8.592  ; 8.592  ; Rise       ; clk             ;
;  ALU_result2[22]     ; clk        ; 8.019  ; 8.019  ; Rise       ; clk             ;
;  ALU_result2[23]     ; clk        ; 8.359  ; 8.359  ; Rise       ; clk             ;
;  ALU_result2[24]     ; clk        ; 8.803  ; 8.803  ; Rise       ; clk             ;
;  ALU_result2[25]     ; clk        ; 8.661  ; 8.661  ; Rise       ; clk             ;
;  ALU_result2[26]     ; clk        ; 7.020  ; 7.020  ; Rise       ; clk             ;
;  ALU_result2[27]     ; clk        ; 7.047  ; 7.047  ; Rise       ; clk             ;
;  ALU_result2[28]     ; clk        ; 7.042  ; 7.042  ; Rise       ; clk             ;
;  ALU_result2[29]     ; clk        ; 7.951  ; 7.951  ; Rise       ; clk             ;
;  ALU_result2[30]     ; clk        ; 7.648  ; 7.648  ; Rise       ; clk             ;
;  ALU_result2[31]     ; clk        ; 7.093  ; 7.093  ; Rise       ; clk             ;
; Aluop[*]             ; clk        ; 13.002 ; 13.002 ; Rise       ; clk             ;
;  Aluop[0]            ; clk        ; 13.002 ; 13.002 ; Rise       ; clk             ;
;  Aluop[1]            ; clk        ; 12.831 ; 12.831 ; Rise       ; clk             ;
; Branch               ; clk        ; 12.992 ; 12.992 ; Rise       ; clk             ;
; ForwardA_signal[*]   ; clk        ; 9.903  ; 9.903  ; Rise       ; clk             ;
;  ForwardA_signal[0]  ; clk        ; 9.903  ; 9.903  ; Rise       ; clk             ;
;  ForwardA_signal[1]  ; clk        ; 9.196  ; 9.196  ; Rise       ; clk             ;
; ForwardB_signal[*]   ; clk        ; 11.436 ; 11.436 ; Rise       ; clk             ;
;  ForwardB_signal[0]  ; clk        ; 11.436 ; 11.436 ; Rise       ; clk             ;
;  ForwardB_signal[1]  ; clk        ; 9.737  ; 9.737  ; Rise       ; clk             ;
; Instruction_in[*]    ; clk        ; 13.565 ; 13.565 ; Rise       ; clk             ;
;  Instruction_in[0]   ; clk        ; 11.753 ; 11.753 ; Rise       ; clk             ;
;  Instruction_in[1]   ; clk        ; 12.063 ; 12.063 ; Rise       ; clk             ;
;  Instruction_in[2]   ; clk        ; 11.443 ; 11.443 ; Rise       ; clk             ;
;  Instruction_in[3]   ; clk        ; 11.941 ; 11.941 ; Rise       ; clk             ;
;  Instruction_in[4]   ; clk        ; 11.204 ; 11.204 ; Rise       ; clk             ;
;  Instruction_in[5]   ; clk        ; 11.191 ; 11.191 ; Rise       ; clk             ;
;  Instruction_in[6]   ; clk        ; 10.779 ; 10.779 ; Rise       ; clk             ;
;  Instruction_in[7]   ; clk        ; 11.856 ; 11.856 ; Rise       ; clk             ;
;  Instruction_in[8]   ; clk        ; 11.359 ; 11.359 ; Rise       ; clk             ;
;  Instruction_in[9]   ; clk        ; 12.125 ; 12.125 ; Rise       ; clk             ;
;  Instruction_in[10]  ; clk        ; 11.176 ; 11.176 ; Rise       ; clk             ;
;  Instruction_in[11]  ; clk        ; 12.069 ; 12.069 ; Rise       ; clk             ;
;  Instruction_in[12]  ; clk        ; 11.529 ; 11.529 ; Rise       ; clk             ;
;  Instruction_in[13]  ; clk        ; 10.755 ; 10.755 ; Rise       ; clk             ;
;  Instruction_in[14]  ; clk        ; 12.086 ; 12.086 ; Rise       ; clk             ;
;  Instruction_in[15]  ; clk        ; 11.494 ; 11.494 ; Rise       ; clk             ;
;  Instruction_in[16]  ; clk        ; 11.647 ; 11.647 ; Rise       ; clk             ;
;  Instruction_in[17]  ; clk        ; 13.565 ; 13.565 ; Rise       ; clk             ;
;  Instruction_in[18]  ; clk        ; 12.539 ; 12.539 ; Rise       ; clk             ;
;  Instruction_in[19]  ; clk        ; 12.784 ; 12.784 ; Rise       ; clk             ;
;  Instruction_in[20]  ; clk        ; 11.912 ; 11.912 ; Rise       ; clk             ;
;  Instruction_in[21]  ; clk        ; 12.176 ; 12.176 ; Rise       ; clk             ;
;  Instruction_in[22]  ; clk        ; 11.124 ; 11.124 ; Rise       ; clk             ;
;  Instruction_in[23]  ; clk        ; 11.759 ; 11.759 ; Rise       ; clk             ;
;  Instruction_in[24]  ; clk        ; 11.710 ; 11.710 ; Rise       ; clk             ;
;  Instruction_in[25]  ; clk        ; 12.347 ; 12.347 ; Rise       ; clk             ;
;  Instruction_in[26]  ; clk        ; 12.367 ; 12.367 ; Rise       ; clk             ;
;  Instruction_in[27]  ; clk        ; 11.047 ; 11.047 ; Rise       ; clk             ;
;  Instruction_in[28]  ; clk        ; 12.380 ; 12.380 ; Rise       ; clk             ;
;  Instruction_in[29]  ; clk        ; 12.367 ; 12.367 ; Rise       ; clk             ;
;  Instruction_in[30]  ; clk        ; 11.797 ; 11.797 ; Rise       ; clk             ;
;  Instruction_in[31]  ; clk        ; 12.840 ; 12.840 ; Rise       ; clk             ;
; Instruction_out[*]   ; clk        ; 8.768  ; 8.768  ; Rise       ; clk             ;
;  Instruction_out[0]  ; clk        ; 7.550  ; 7.550  ; Rise       ; clk             ;
;  Instruction_out[1]  ; clk        ; 7.399  ; 7.399  ; Rise       ; clk             ;
;  Instruction_out[2]  ; clk        ; 7.902  ; 7.902  ; Rise       ; clk             ;
;  Instruction_out[3]  ; clk        ; 7.862  ; 7.862  ; Rise       ; clk             ;
;  Instruction_out[4]  ; clk        ; 7.817  ; 7.817  ; Rise       ; clk             ;
;  Instruction_out[5]  ; clk        ; 7.611  ; 7.611  ; Rise       ; clk             ;
;  Instruction_out[6]  ; clk        ; 7.688  ; 7.688  ; Rise       ; clk             ;
;  Instruction_out[7]  ; clk        ; 8.710  ; 8.710  ; Rise       ; clk             ;
;  Instruction_out[8]  ; clk        ; 7.413  ; 7.413  ; Rise       ; clk             ;
;  Instruction_out[9]  ; clk        ; 8.219  ; 8.219  ; Rise       ; clk             ;
;  Instruction_out[10] ; clk        ; 7.490  ; 7.490  ; Rise       ; clk             ;
;  Instruction_out[11] ; clk        ; 7.992  ; 7.992  ; Rise       ; clk             ;
;  Instruction_out[12] ; clk        ; 8.187  ; 8.187  ; Rise       ; clk             ;
;  Instruction_out[13] ; clk        ; 7.937  ; 7.937  ; Rise       ; clk             ;
;  Instruction_out[14] ; clk        ; 7.963  ; 7.963  ; Rise       ; clk             ;
;  Instruction_out[15] ; clk        ; 7.992  ; 7.992  ; Rise       ; clk             ;
;  Instruction_out[16] ; clk        ; 7.828  ; 7.828  ; Rise       ; clk             ;
;  Instruction_out[17] ; clk        ; 8.768  ; 8.768  ; Rise       ; clk             ;
;  Instruction_out[18] ; clk        ; 8.092  ; 8.092  ; Rise       ; clk             ;
;  Instruction_out[19] ; clk        ; 7.602  ; 7.602  ; Rise       ; clk             ;
;  Instruction_out[20] ; clk        ; 7.862  ; 7.862  ; Rise       ; clk             ;
;  Instruction_out[21] ; clk        ; 8.671  ; 8.671  ; Rise       ; clk             ;
;  Instruction_out[22] ; clk        ; 8.618  ; 8.618  ; Rise       ; clk             ;
;  Instruction_out[23] ; clk        ; 8.087  ; 8.087  ; Rise       ; clk             ;
;  Instruction_out[24] ; clk        ; 8.456  ; 8.456  ; Rise       ; clk             ;
;  Instruction_out[25] ; clk        ; 7.654  ; 7.654  ; Rise       ; clk             ;
;  Instruction_out[26] ; clk        ; 7.412  ; 7.412  ; Rise       ; clk             ;
;  Instruction_out[27] ; clk        ; 7.598  ; 7.598  ; Rise       ; clk             ;
;  Instruction_out[28] ; clk        ; 7.386  ; 7.386  ; Rise       ; clk             ;
;  Instruction_out[29] ; clk        ; 8.363  ; 8.363  ; Rise       ; clk             ;
;  Instruction_out[30] ; clk        ; 7.686  ; 7.686  ; Rise       ; clk             ;
;  Instruction_out[31] ; clk        ; 7.579  ; 7.579  ; Rise       ; clk             ;
; MemRead              ; clk        ; 12.973 ; 12.973 ; Rise       ; clk             ;
; MemWrite             ; clk        ; 13.604 ; 13.604 ; Rise       ; clk             ;
; MemtoReg             ; clk        ; 12.716 ; 12.716 ; Rise       ; clk             ;
; Muxselect            ; clk        ; 17.891 ; 17.891 ; Rise       ; clk             ;
; PC_out[*]            ; clk        ; 8.777  ; 8.777  ; Rise       ; clk             ;
;  PC_out[0]           ; clk        ; 7.826  ; 7.826  ; Rise       ; clk             ;
;  PC_out[1]           ; clk        ; 8.074  ; 8.074  ; Rise       ; clk             ;
;  PC_out[2]           ; clk        ; 8.155  ; 8.155  ; Rise       ; clk             ;
;  PC_out[3]           ; clk        ; 7.846  ; 7.846  ; Rise       ; clk             ;
;  PC_out[4]           ; clk        ; 8.100  ; 8.100  ; Rise       ; clk             ;
;  PC_out[5]           ; clk        ; 8.074  ; 8.074  ; Rise       ; clk             ;
;  PC_out[6]           ; clk        ; 8.028  ; 8.028  ; Rise       ; clk             ;
;  PC_out[7]           ; clk        ; 8.315  ; 8.315  ; Rise       ; clk             ;
;  PC_out[8]           ; clk        ; 7.849  ; 7.849  ; Rise       ; clk             ;
;  PC_out[9]           ; clk        ; 7.872  ; 7.872  ; Rise       ; clk             ;
;  PC_out[10]          ; clk        ; 7.944  ; 7.944  ; Rise       ; clk             ;
;  PC_out[11]          ; clk        ; 7.979  ; 7.979  ; Rise       ; clk             ;
;  PC_out[12]          ; clk        ; 8.250  ; 8.250  ; Rise       ; clk             ;
;  PC_out[13]          ; clk        ; 7.663  ; 7.663  ; Rise       ; clk             ;
;  PC_out[14]          ; clk        ; 7.646  ; 7.646  ; Rise       ; clk             ;
;  PC_out[15]          ; clk        ; 8.494  ; 8.494  ; Rise       ; clk             ;
;  PC_out[16]          ; clk        ; 8.358  ; 8.358  ; Rise       ; clk             ;
;  PC_out[17]          ; clk        ; 7.208  ; 7.208  ; Rise       ; clk             ;
;  PC_out[18]          ; clk        ; 8.167  ; 8.167  ; Rise       ; clk             ;
;  PC_out[19]          ; clk        ; 8.399  ; 8.399  ; Rise       ; clk             ;
;  PC_out[20]          ; clk        ; 7.719  ; 7.719  ; Rise       ; clk             ;
;  PC_out[21]          ; clk        ; 8.389  ; 8.389  ; Rise       ; clk             ;
;  PC_out[22]          ; clk        ; 7.898  ; 7.898  ; Rise       ; clk             ;
;  PC_out[23]          ; clk        ; 7.874  ; 7.874  ; Rise       ; clk             ;
;  PC_out[24]          ; clk        ; 7.667  ; 7.667  ; Rise       ; clk             ;
;  PC_out[25]          ; clk        ; 7.705  ; 7.705  ; Rise       ; clk             ;
;  PC_out[26]          ; clk        ; 7.914  ; 7.914  ; Rise       ; clk             ;
;  PC_out[27]          ; clk        ; 8.777  ; 8.777  ; Rise       ; clk             ;
;  PC_out[28]          ; clk        ; 7.688  ; 7.688  ; Rise       ; clk             ;
;  PC_out[29]          ; clk        ; 7.716  ; 7.716  ; Rise       ; clk             ;
;  PC_out[30]          ; clk        ; 7.961  ; 7.961  ; Rise       ; clk             ;
;  PC_out[31]          ; clk        ; 8.117  ; 8.117  ; Rise       ; clk             ;
; ReadData0[*]         ; clk        ; 13.392 ; 13.392 ; Rise       ; clk             ;
;  ReadData0[0]        ; clk        ; 12.517 ; 12.517 ; Rise       ; clk             ;
;  ReadData0[1]        ; clk        ; 11.782 ; 11.782 ; Rise       ; clk             ;
;  ReadData0[2]        ; clk        ; 12.359 ; 12.359 ; Rise       ; clk             ;
;  ReadData0[3]        ; clk        ; 13.392 ; 13.392 ; Rise       ; clk             ;
;  ReadData0[4]        ; clk        ; 13.249 ; 13.249 ; Rise       ; clk             ;
;  ReadData0[5]        ; clk        ; 12.773 ; 12.773 ; Rise       ; clk             ;
;  ReadData0[6]        ; clk        ; 12.411 ; 12.411 ; Rise       ; clk             ;
;  ReadData0[7]        ; clk        ; 11.880 ; 11.880 ; Rise       ; clk             ;
;  ReadData0[8]        ; clk        ; 12.030 ; 12.030 ; Rise       ; clk             ;
;  ReadData0[9]        ; clk        ; 12.872 ; 12.872 ; Rise       ; clk             ;
;  ReadData0[10]       ; clk        ; 12.809 ; 12.809 ; Rise       ; clk             ;
;  ReadData0[11]       ; clk        ; 12.572 ; 12.572 ; Rise       ; clk             ;
;  ReadData0[12]       ; clk        ; 11.973 ; 11.973 ; Rise       ; clk             ;
;  ReadData0[13]       ; clk        ; 12.082 ; 12.082 ; Rise       ; clk             ;
;  ReadData0[14]       ; clk        ; 11.726 ; 11.726 ; Rise       ; clk             ;
;  ReadData0[15]       ; clk        ; 12.024 ; 12.024 ; Rise       ; clk             ;
;  ReadData0[16]       ; clk        ; 12.068 ; 12.068 ; Rise       ; clk             ;
;  ReadData0[17]       ; clk        ; 12.520 ; 12.520 ; Rise       ; clk             ;
;  ReadData0[18]       ; clk        ; 11.560 ; 11.560 ; Rise       ; clk             ;
;  ReadData0[19]       ; clk        ; 12.455 ; 12.455 ; Rise       ; clk             ;
;  ReadData0[20]       ; clk        ; 10.791 ; 10.791 ; Rise       ; clk             ;
;  ReadData0[21]       ; clk        ; 11.697 ; 11.697 ; Rise       ; clk             ;
;  ReadData0[22]       ; clk        ; 11.691 ; 11.691 ; Rise       ; clk             ;
;  ReadData0[23]       ; clk        ; 12.021 ; 12.021 ; Rise       ; clk             ;
;  ReadData0[24]       ; clk        ; 11.218 ; 11.218 ; Rise       ; clk             ;
;  ReadData0[25]       ; clk        ; 11.251 ; 11.251 ; Rise       ; clk             ;
;  ReadData0[26]       ; clk        ; 12.405 ; 12.405 ; Rise       ; clk             ;
;  ReadData0[27]       ; clk        ; 11.481 ; 11.481 ; Rise       ; clk             ;
;  ReadData0[28]       ; clk        ; 11.594 ; 11.594 ; Rise       ; clk             ;
;  ReadData0[29]       ; clk        ; 11.501 ; 11.501 ; Rise       ; clk             ;
;  ReadData0[30]       ; clk        ; 11.733 ; 11.733 ; Rise       ; clk             ;
;  ReadData0[31]       ; clk        ; 11.987 ; 11.987 ; Rise       ; clk             ;
; ReadData1[*]         ; clk        ; 13.613 ; 13.613 ; Rise       ; clk             ;
;  ReadData1[0]        ; clk        ; 12.676 ; 12.676 ; Rise       ; clk             ;
;  ReadData1[1]        ; clk        ; 12.229 ; 12.229 ; Rise       ; clk             ;
;  ReadData1[2]        ; clk        ; 12.191 ; 12.191 ; Rise       ; clk             ;
;  ReadData1[3]        ; clk        ; 12.788 ; 12.788 ; Rise       ; clk             ;
;  ReadData1[4]        ; clk        ; 13.063 ; 13.063 ; Rise       ; clk             ;
;  ReadData1[5]        ; clk        ; 12.419 ; 12.419 ; Rise       ; clk             ;
;  ReadData1[6]        ; clk        ; 13.022 ; 13.022 ; Rise       ; clk             ;
;  ReadData1[7]        ; clk        ; 12.449 ; 12.449 ; Rise       ; clk             ;
;  ReadData1[8]        ; clk        ; 13.613 ; 13.613 ; Rise       ; clk             ;
;  ReadData1[9]        ; clk        ; 11.602 ; 11.602 ; Rise       ; clk             ;
;  ReadData1[10]       ; clk        ; 12.927 ; 12.927 ; Rise       ; clk             ;
;  ReadData1[11]       ; clk        ; 13.228 ; 13.228 ; Rise       ; clk             ;
;  ReadData1[12]       ; clk        ; 11.684 ; 11.684 ; Rise       ; clk             ;
;  ReadData1[13]       ; clk        ; 13.347 ; 13.347 ; Rise       ; clk             ;
;  ReadData1[14]       ; clk        ; 12.193 ; 12.193 ; Rise       ; clk             ;
;  ReadData1[15]       ; clk        ; 12.284 ; 12.284 ; Rise       ; clk             ;
;  ReadData1[16]       ; clk        ; 12.173 ; 12.173 ; Rise       ; clk             ;
;  ReadData1[17]       ; clk        ; 12.084 ; 12.084 ; Rise       ; clk             ;
;  ReadData1[18]       ; clk        ; 12.166 ; 12.166 ; Rise       ; clk             ;
;  ReadData1[19]       ; clk        ; 11.235 ; 11.235 ; Rise       ; clk             ;
;  ReadData1[20]       ; clk        ; 11.337 ; 11.337 ; Rise       ; clk             ;
;  ReadData1[21]       ; clk        ; 11.350 ; 11.350 ; Rise       ; clk             ;
;  ReadData1[22]       ; clk        ; 11.484 ; 11.484 ; Rise       ; clk             ;
;  ReadData1[23]       ; clk        ; 11.537 ; 11.537 ; Rise       ; clk             ;
;  ReadData1[24]       ; clk        ; 11.067 ; 11.067 ; Rise       ; clk             ;
;  ReadData1[25]       ; clk        ; 11.572 ; 11.572 ; Rise       ; clk             ;
;  ReadData1[26]       ; clk        ; 11.932 ; 11.932 ; Rise       ; clk             ;
;  ReadData1[27]       ; clk        ; 10.989 ; 10.989 ; Rise       ; clk             ;
;  ReadData1[28]       ; clk        ; 11.523 ; 11.523 ; Rise       ; clk             ;
;  ReadData1[29]       ; clk        ; 11.425 ; 11.425 ; Rise       ; clk             ;
;  ReadData1[30]       ; clk        ; 11.356 ; 11.356 ; Rise       ; clk             ;
;  ReadData1[31]       ; clk        ; 11.542 ; 11.542 ; Rise       ; clk             ;
; RegWrite             ; clk        ; 12.425 ; 12.425 ; Rise       ; clk             ;
; Register_dest[*]     ; clk        ; 8.620  ; 8.620  ; Rise       ; clk             ;
;  Register_dest[0]    ; clk        ; 8.139  ; 8.139  ; Rise       ; clk             ;
;  Register_dest[1]    ; clk        ; 8.153  ; 8.153  ; Rise       ; clk             ;
;  Register_dest[2]    ; clk        ; 7.888  ; 7.888  ; Rise       ; clk             ;
;  Register_dest[3]    ; clk        ; 8.620  ; 8.620  ; Rise       ; clk             ;
;  Register_dest[4]    ; clk        ; 7.678  ; 7.678  ; Rise       ; clk             ;
; Stall                ; clk        ; 10.732 ; 10.732 ; Rise       ; clk             ;
; flush                ; clk        ; 19.105 ; 19.105 ; Rise       ; clk             ;
; r8[*]                ; clk        ; 8.650  ; 8.650  ; Rise       ; clk             ;
;  r8[0]               ; clk        ; 7.968  ; 7.968  ; Rise       ; clk             ;
;  r8[1]               ; clk        ; 7.796  ; 7.796  ; Rise       ; clk             ;
;  r8[2]               ; clk        ; 7.825  ; 7.825  ; Rise       ; clk             ;
;  r8[3]               ; clk        ; 8.554  ; 8.554  ; Rise       ; clk             ;
;  r8[4]               ; clk        ; 7.056  ; 7.056  ; Rise       ; clk             ;
;  r8[5]               ; clk        ; 7.985  ; 7.985  ; Rise       ; clk             ;
;  r8[6]               ; clk        ; 7.601  ; 7.601  ; Rise       ; clk             ;
;  r8[7]               ; clk        ; 8.464  ; 8.464  ; Rise       ; clk             ;
;  r8[8]               ; clk        ; 8.494  ; 8.494  ; Rise       ; clk             ;
;  r8[9]               ; clk        ; 7.216  ; 7.216  ; Rise       ; clk             ;
;  r8[10]              ; clk        ; 7.769  ; 7.769  ; Rise       ; clk             ;
;  r8[11]              ; clk        ; 7.874  ; 7.874  ; Rise       ; clk             ;
;  r8[12]              ; clk        ; 8.650  ; 8.650  ; Rise       ; clk             ;
;  r8[13]              ; clk        ; 6.973  ; 6.973  ; Rise       ; clk             ;
;  r8[14]              ; clk        ; 8.027  ; 8.027  ; Rise       ; clk             ;
;  r8[15]              ; clk        ; 7.934  ; 7.934  ; Rise       ; clk             ;
;  r8[16]              ; clk        ; 8.368  ; 8.368  ; Rise       ; clk             ;
;  r8[17]              ; clk        ; 8.453  ; 8.453  ; Rise       ; clk             ;
;  r8[18]              ; clk        ; 7.357  ; 7.357  ; Rise       ; clk             ;
;  r8[19]              ; clk        ; 7.641  ; 7.641  ; Rise       ; clk             ;
;  r8[20]              ; clk        ; 7.815  ; 7.815  ; Rise       ; clk             ;
;  r8[21]              ; clk        ; 7.181  ; 7.181  ; Rise       ; clk             ;
;  r8[22]              ; clk        ; 7.171  ; 7.171  ; Rise       ; clk             ;
;  r8[23]              ; clk        ; 7.425  ; 7.425  ; Rise       ; clk             ;
;  r8[24]              ; clk        ; 7.582  ; 7.582  ; Rise       ; clk             ;
;  r8[25]              ; clk        ; 7.238  ; 7.238  ; Rise       ; clk             ;
;  r8[26]              ; clk        ; 7.900  ; 7.900  ; Rise       ; clk             ;
;  r8[27]              ; clk        ; 7.978  ; 7.978  ; Rise       ; clk             ;
;  r8[28]              ; clk        ; 7.920  ; 7.920  ; Rise       ; clk             ;
;  r8[29]              ; clk        ; 8.003  ; 8.003  ; Rise       ; clk             ;
;  r8[30]              ; clk        ; 7.503  ; 7.503  ; Rise       ; clk             ;
;  r8[31]              ; clk        ; 7.879  ; 7.879  ; Rise       ; clk             ;
; r11[*]               ; clk        ; 8.679  ; 8.679  ; Rise       ; clk             ;
;  r11[0]              ; clk        ; 8.366  ; 8.366  ; Rise       ; clk             ;
;  r11[1]              ; clk        ; 8.261  ; 8.261  ; Rise       ; clk             ;
;  r11[2]              ; clk        ; 7.281  ; 7.281  ; Rise       ; clk             ;
;  r11[3]              ; clk        ; 6.793  ; 6.793  ; Rise       ; clk             ;
;  r11[4]              ; clk        ; 7.342  ; 7.342  ; Rise       ; clk             ;
;  r11[5]              ; clk        ; 8.230  ; 8.230  ; Rise       ; clk             ;
;  r11[6]              ; clk        ; 7.725  ; 7.725  ; Rise       ; clk             ;
;  r11[7]              ; clk        ; 8.451  ; 8.451  ; Rise       ; clk             ;
;  r11[8]              ; clk        ; 8.679  ; 8.679  ; Rise       ; clk             ;
;  r11[9]              ; clk        ; 7.904  ; 7.904  ; Rise       ; clk             ;
;  r11[10]             ; clk        ; 7.176  ; 7.176  ; Rise       ; clk             ;
;  r11[11]             ; clk        ; 8.221  ; 8.221  ; Rise       ; clk             ;
;  r11[12]             ; clk        ; 8.649  ; 8.649  ; Rise       ; clk             ;
;  r11[13]             ; clk        ; 8.194  ; 8.194  ; Rise       ; clk             ;
;  r11[14]             ; clk        ; 7.527  ; 7.527  ; Rise       ; clk             ;
;  r11[15]             ; clk        ; 7.644  ; 7.644  ; Rise       ; clk             ;
;  r11[16]             ; clk        ; 8.036  ; 8.036  ; Rise       ; clk             ;
;  r11[17]             ; clk        ; 6.981  ; 6.981  ; Rise       ; clk             ;
;  r11[18]             ; clk        ; 7.753  ; 7.753  ; Rise       ; clk             ;
;  r11[19]             ; clk        ; 8.049  ; 8.049  ; Rise       ; clk             ;
;  r11[20]             ; clk        ; 7.558  ; 7.558  ; Rise       ; clk             ;
;  r11[21]             ; clk        ; 8.152  ; 8.152  ; Rise       ; clk             ;
;  r11[22]             ; clk        ; 7.448  ; 7.448  ; Rise       ; clk             ;
;  r11[23]             ; clk        ; 7.771  ; 7.771  ; Rise       ; clk             ;
;  r11[24]             ; clk        ; 7.455  ; 7.455  ; Rise       ; clk             ;
;  r11[25]             ; clk        ; 8.089  ; 8.089  ; Rise       ; clk             ;
;  r11[26]             ; clk        ; 7.776  ; 7.776  ; Rise       ; clk             ;
;  r11[27]             ; clk        ; 7.362  ; 7.362  ; Rise       ; clk             ;
;  r11[28]             ; clk        ; 8.081  ; 8.081  ; Rise       ; clk             ;
;  r11[29]             ; clk        ; 7.593  ; 7.593  ; Rise       ; clk             ;
;  r11[30]             ; clk        ; 7.640  ; 7.640  ; Rise       ; clk             ;
;  r11[31]             ; clk        ; 7.758  ; 7.758  ; Rise       ; clk             ;
; rs0[*]               ; clk        ; 8.768  ; 8.768  ; Rise       ; clk             ;
;  rs0[0]              ; clk        ; 7.992  ; 7.992  ; Rise       ; clk             ;
;  rs0[1]              ; clk        ; 7.828  ; 7.828  ; Rise       ; clk             ;
;  rs0[2]              ; clk        ; 8.768  ; 8.768  ; Rise       ; clk             ;
;  rs0[3]              ; clk        ; 8.092  ; 8.092  ; Rise       ; clk             ;
;  rs0[4]              ; clk        ; 7.622  ; 7.622  ; Rise       ; clk             ;
; rs1[*]               ; clk        ; 8.623  ; 8.623  ; Rise       ; clk             ;
;  rs1[0]              ; clk        ; 7.882  ; 7.882  ; Rise       ; clk             ;
;  rs1[1]              ; clk        ; 8.623  ; 8.623  ; Rise       ; clk             ;
;  rs1[2]              ; clk        ; 8.608  ; 8.608  ; Rise       ; clk             ;
;  rs1[3]              ; clk        ; 8.244  ; 8.244  ; Rise       ; clk             ;
;  rs1[4]              ; clk        ; 8.416  ; 8.416  ; Rise       ; clk             ;
+----------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; ALUSrc               ; clk        ; 4.846 ; 4.846 ; Rise       ; clk             ;
; ALU_result2[*]       ; clk        ; 3.890 ; 3.890 ; Rise       ; clk             ;
;  ALU_result2[0]      ; clk        ; 4.027 ; 4.027 ; Rise       ; clk             ;
;  ALU_result2[1]      ; clk        ; 4.109 ; 4.109 ; Rise       ; clk             ;
;  ALU_result2[2]      ; clk        ; 3.890 ; 3.890 ; Rise       ; clk             ;
;  ALU_result2[3]      ; clk        ; 4.015 ; 4.015 ; Rise       ; clk             ;
;  ALU_result2[4]      ; clk        ; 4.681 ; 4.681 ; Rise       ; clk             ;
;  ALU_result2[5]      ; clk        ; 4.036 ; 4.036 ; Rise       ; clk             ;
;  ALU_result2[6]      ; clk        ; 4.471 ; 4.471 ; Rise       ; clk             ;
;  ALU_result2[7]      ; clk        ; 4.373 ; 4.373 ; Rise       ; clk             ;
;  ALU_result2[8]      ; clk        ; 4.456 ; 4.456 ; Rise       ; clk             ;
;  ALU_result2[9]      ; clk        ; 4.448 ; 4.448 ; Rise       ; clk             ;
;  ALU_result2[10]     ; clk        ; 4.145 ; 4.145 ; Rise       ; clk             ;
;  ALU_result2[11]     ; clk        ; 4.315 ; 4.315 ; Rise       ; clk             ;
;  ALU_result2[12]     ; clk        ; 4.059 ; 4.059 ; Rise       ; clk             ;
;  ALU_result2[13]     ; clk        ; 4.357 ; 4.357 ; Rise       ; clk             ;
;  ALU_result2[14]     ; clk        ; 4.406 ; 4.406 ; Rise       ; clk             ;
;  ALU_result2[15]     ; clk        ; 4.320 ; 4.320 ; Rise       ; clk             ;
;  ALU_result2[16]     ; clk        ; 4.310 ; 4.310 ; Rise       ; clk             ;
;  ALU_result2[17]     ; clk        ; 4.153 ; 4.153 ; Rise       ; clk             ;
;  ALU_result2[18]     ; clk        ; 4.343 ; 4.343 ; Rise       ; clk             ;
;  ALU_result2[19]     ; clk        ; 4.206 ; 4.206 ; Rise       ; clk             ;
;  ALU_result2[20]     ; clk        ; 4.467 ; 4.467 ; Rise       ; clk             ;
;  ALU_result2[21]     ; clk        ; 4.646 ; 4.646 ; Rise       ; clk             ;
;  ALU_result2[22]     ; clk        ; 4.362 ; 4.362 ; Rise       ; clk             ;
;  ALU_result2[23]     ; clk        ; 4.525 ; 4.525 ; Rise       ; clk             ;
;  ALU_result2[24]     ; clk        ; 4.810 ; 4.810 ; Rise       ; clk             ;
;  ALU_result2[25]     ; clk        ; 4.775 ; 4.775 ; Rise       ; clk             ;
;  ALU_result2[26]     ; clk        ; 3.933 ; 3.933 ; Rise       ; clk             ;
;  ALU_result2[27]     ; clk        ; 3.958 ; 3.958 ; Rise       ; clk             ;
;  ALU_result2[28]     ; clk        ; 3.965 ; 3.965 ; Rise       ; clk             ;
;  ALU_result2[29]     ; clk        ; 4.322 ; 4.322 ; Rise       ; clk             ;
;  ALU_result2[30]     ; clk        ; 4.248 ; 4.248 ; Rise       ; clk             ;
;  ALU_result2[31]     ; clk        ; 3.991 ; 3.991 ; Rise       ; clk             ;
; Aluop[*]             ; clk        ; 4.850 ; 4.850 ; Rise       ; clk             ;
;  Aluop[0]            ; clk        ; 5.046 ; 5.046 ; Rise       ; clk             ;
;  Aluop[1]            ; clk        ; 4.850 ; 4.850 ; Rise       ; clk             ;
; Branch               ; clk        ; 5.036 ; 5.036 ; Rise       ; clk             ;
; ForwardA_signal[*]   ; clk        ; 4.204 ; 4.204 ; Rise       ; clk             ;
;  ForwardA_signal[0]  ; clk        ; 4.514 ; 4.514 ; Rise       ; clk             ;
;  ForwardA_signal[1]  ; clk        ; 4.204 ; 4.204 ; Rise       ; clk             ;
; ForwardB_signal[*]   ; clk        ; 4.701 ; 4.701 ; Rise       ; clk             ;
;  ForwardB_signal[0]  ; clk        ; 5.138 ; 5.138 ; Rise       ; clk             ;
;  ForwardB_signal[1]  ; clk        ; 4.701 ; 4.701 ; Rise       ; clk             ;
; Instruction_in[*]    ; clk        ; 4.527 ; 4.527 ; Rise       ; clk             ;
;  Instruction_in[0]   ; clk        ; 4.949 ; 4.949 ; Rise       ; clk             ;
;  Instruction_in[1]   ; clk        ; 4.951 ; 4.951 ; Rise       ; clk             ;
;  Instruction_in[2]   ; clk        ; 5.009 ; 5.009 ; Rise       ; clk             ;
;  Instruction_in[3]   ; clk        ; 4.932 ; 4.932 ; Rise       ; clk             ;
;  Instruction_in[4]   ; clk        ; 5.216 ; 5.216 ; Rise       ; clk             ;
;  Instruction_in[5]   ; clk        ; 5.261 ; 5.261 ; Rise       ; clk             ;
;  Instruction_in[6]   ; clk        ; 4.705 ; 4.705 ; Rise       ; clk             ;
;  Instruction_in[7]   ; clk        ; 4.951 ; 4.951 ; Rise       ; clk             ;
;  Instruction_in[8]   ; clk        ; 4.614 ; 4.614 ; Rise       ; clk             ;
;  Instruction_in[9]   ; clk        ; 4.952 ; 4.952 ; Rise       ; clk             ;
;  Instruction_in[10]  ; clk        ; 4.538 ; 4.538 ; Rise       ; clk             ;
;  Instruction_in[11]  ; clk        ; 5.120 ; 5.120 ; Rise       ; clk             ;
;  Instruction_in[12]  ; clk        ; 5.082 ; 5.082 ; Rise       ; clk             ;
;  Instruction_in[13]  ; clk        ; 5.026 ; 5.026 ; Rise       ; clk             ;
;  Instruction_in[14]  ; clk        ; 5.153 ; 5.153 ; Rise       ; clk             ;
;  Instruction_in[15]  ; clk        ; 4.693 ; 4.693 ; Rise       ; clk             ;
;  Instruction_in[16]  ; clk        ; 5.091 ; 5.091 ; Rise       ; clk             ;
;  Instruction_in[17]  ; clk        ; 6.016 ; 6.016 ; Rise       ; clk             ;
;  Instruction_in[18]  ; clk        ; 5.416 ; 5.416 ; Rise       ; clk             ;
;  Instruction_in[19]  ; clk        ; 5.842 ; 5.842 ; Rise       ; clk             ;
;  Instruction_in[20]  ; clk        ; 5.194 ; 5.194 ; Rise       ; clk             ;
;  Instruction_in[21]  ; clk        ; 4.670 ; 4.670 ; Rise       ; clk             ;
;  Instruction_in[22]  ; clk        ; 4.774 ; 4.774 ; Rise       ; clk             ;
;  Instruction_in[23]  ; clk        ; 4.901 ; 4.901 ; Rise       ; clk             ;
;  Instruction_in[24]  ; clk        ; 4.837 ; 4.837 ; Rise       ; clk             ;
;  Instruction_in[25]  ; clk        ; 5.015 ; 5.015 ; Rise       ; clk             ;
;  Instruction_in[26]  ; clk        ; 4.933 ; 4.933 ; Rise       ; clk             ;
;  Instruction_in[27]  ; clk        ; 4.527 ; 4.527 ; Rise       ; clk             ;
;  Instruction_in[28]  ; clk        ; 5.547 ; 5.547 ; Rise       ; clk             ;
;  Instruction_in[29]  ; clk        ; 4.898 ; 4.898 ; Rise       ; clk             ;
;  Instruction_in[30]  ; clk        ; 5.067 ; 5.067 ; Rise       ; clk             ;
;  Instruction_in[31]  ; clk        ; 4.945 ; 4.945 ; Rise       ; clk             ;
; Instruction_out[*]   ; clk        ; 4.067 ; 4.067 ; Rise       ; clk             ;
;  Instruction_out[0]  ; clk        ; 4.199 ; 4.199 ; Rise       ; clk             ;
;  Instruction_out[1]  ; clk        ; 4.137 ; 4.137 ; Rise       ; clk             ;
;  Instruction_out[2]  ; clk        ; 4.283 ; 4.283 ; Rise       ; clk             ;
;  Instruction_out[3]  ; clk        ; 4.269 ; 4.269 ; Rise       ; clk             ;
;  Instruction_out[4]  ; clk        ; 4.334 ; 4.334 ; Rise       ; clk             ;
;  Instruction_out[5]  ; clk        ; 4.239 ; 4.239 ; Rise       ; clk             ;
;  Instruction_out[6]  ; clk        ; 4.185 ; 4.185 ; Rise       ; clk             ;
;  Instruction_out[7]  ; clk        ; 4.742 ; 4.742 ; Rise       ; clk             ;
;  Instruction_out[8]  ; clk        ; 4.118 ; 4.118 ; Rise       ; clk             ;
;  Instruction_out[9]  ; clk        ; 4.446 ; 4.446 ; Rise       ; clk             ;
;  Instruction_out[10] ; clk        ; 4.139 ; 4.139 ; Rise       ; clk             ;
;  Instruction_out[11] ; clk        ; 4.359 ; 4.359 ; Rise       ; clk             ;
;  Instruction_out[12] ; clk        ; 4.487 ; 4.487 ; Rise       ; clk             ;
;  Instruction_out[13] ; clk        ; 4.369 ; 4.369 ; Rise       ; clk             ;
;  Instruction_out[14] ; clk        ; 4.420 ; 4.420 ; Rise       ; clk             ;
;  Instruction_out[15] ; clk        ; 4.368 ; 4.368 ; Rise       ; clk             ;
;  Instruction_out[16] ; clk        ; 4.333 ; 4.333 ; Rise       ; clk             ;
;  Instruction_out[17] ; clk        ; 4.688 ; 4.688 ; Rise       ; clk             ;
;  Instruction_out[18] ; clk        ; 4.502 ; 4.502 ; Rise       ; clk             ;
;  Instruction_out[19] ; clk        ; 4.210 ; 4.210 ; Rise       ; clk             ;
;  Instruction_out[20] ; clk        ; 4.278 ; 4.278 ; Rise       ; clk             ;
;  Instruction_out[21] ; clk        ; 4.761 ; 4.761 ; Rise       ; clk             ;
;  Instruction_out[22] ; clk        ; 4.712 ; 4.712 ; Rise       ; clk             ;
;  Instruction_out[23] ; clk        ; 4.424 ; 4.424 ; Rise       ; clk             ;
;  Instruction_out[24] ; clk        ; 4.544 ; 4.544 ; Rise       ; clk             ;
;  Instruction_out[25] ; clk        ; 4.226 ; 4.226 ; Rise       ; clk             ;
;  Instruction_out[26] ; clk        ; 4.094 ; 4.094 ; Rise       ; clk             ;
;  Instruction_out[27] ; clk        ; 4.205 ; 4.205 ; Rise       ; clk             ;
;  Instruction_out[28] ; clk        ; 4.067 ; 4.067 ; Rise       ; clk             ;
;  Instruction_out[29] ; clk        ; 4.645 ; 4.645 ; Rise       ; clk             ;
;  Instruction_out[30] ; clk        ; 4.244 ; 4.244 ; Rise       ; clk             ;
;  Instruction_out[31] ; clk        ; 4.233 ; 4.233 ; Rise       ; clk             ;
; MemRead              ; clk        ; 4.968 ; 4.968 ; Rise       ; clk             ;
; MemWrite             ; clk        ; 5.142 ; 5.142 ; Rise       ; clk             ;
; MemtoReg             ; clk        ; 4.863 ; 4.863 ; Rise       ; clk             ;
; Muxselect            ; clk        ; 4.680 ; 4.680 ; Rise       ; clk             ;
; PC_out[*]            ; clk        ; 4.014 ; 4.014 ; Rise       ; clk             ;
;  PC_out[0]           ; clk        ; 4.346 ; 4.346 ; Rise       ; clk             ;
;  PC_out[1]           ; clk        ; 4.445 ; 4.445 ; Rise       ; clk             ;
;  PC_out[2]           ; clk        ; 4.495 ; 4.495 ; Rise       ; clk             ;
;  PC_out[3]           ; clk        ; 4.348 ; 4.348 ; Rise       ; clk             ;
;  PC_out[4]           ; clk        ; 4.456 ; 4.456 ; Rise       ; clk             ;
;  PC_out[5]           ; clk        ; 4.448 ; 4.448 ; Rise       ; clk             ;
;  PC_out[6]           ; clk        ; 4.419 ; 4.419 ; Rise       ; clk             ;
;  PC_out[7]           ; clk        ; 4.554 ; 4.554 ; Rise       ; clk             ;
;  PC_out[8]           ; clk        ; 4.347 ; 4.347 ; Rise       ; clk             ;
;  PC_out[9]           ; clk        ; 4.260 ; 4.260 ; Rise       ; clk             ;
;  PC_out[10]          ; clk        ; 4.405 ; 4.405 ; Rise       ; clk             ;
;  PC_out[11]          ; clk        ; 4.416 ; 4.416 ; Rise       ; clk             ;
;  PC_out[12]          ; clk        ; 4.545 ; 4.545 ; Rise       ; clk             ;
;  PC_out[13]          ; clk        ; 4.265 ; 4.265 ; Rise       ; clk             ;
;  PC_out[14]          ; clk        ; 4.251 ; 4.251 ; Rise       ; clk             ;
;  PC_out[15]          ; clk        ; 4.670 ; 4.670 ; Rise       ; clk             ;
;  PC_out[16]          ; clk        ; 4.586 ; 4.586 ; Rise       ; clk             ;
;  PC_out[17]          ; clk        ; 4.014 ; 4.014 ; Rise       ; clk             ;
;  PC_out[18]          ; clk        ; 4.487 ; 4.487 ; Rise       ; clk             ;
;  PC_out[19]          ; clk        ; 4.612 ; 4.612 ; Rise       ; clk             ;
;  PC_out[20]          ; clk        ; 4.333 ; 4.333 ; Rise       ; clk             ;
;  PC_out[21]          ; clk        ; 4.612 ; 4.612 ; Rise       ; clk             ;
;  PC_out[22]          ; clk        ; 4.364 ; 4.364 ; Rise       ; clk             ;
;  PC_out[23]          ; clk        ; 4.360 ; 4.360 ; Rise       ; clk             ;
;  PC_out[24]          ; clk        ; 4.254 ; 4.254 ; Rise       ; clk             ;
;  PC_out[25]          ; clk        ; 4.299 ; 4.299 ; Rise       ; clk             ;
;  PC_out[26]          ; clk        ; 4.399 ; 4.399 ; Rise       ; clk             ;
;  PC_out[27]          ; clk        ; 4.711 ; 4.711 ; Rise       ; clk             ;
;  PC_out[28]          ; clk        ; 4.281 ; 4.281 ; Rise       ; clk             ;
;  PC_out[29]          ; clk        ; 4.306 ; 4.306 ; Rise       ; clk             ;
;  PC_out[30]          ; clk        ; 4.408 ; 4.408 ; Rise       ; clk             ;
;  PC_out[31]          ; clk        ; 4.494 ; 4.494 ; Rise       ; clk             ;
; ReadData0[*]         ; clk        ; 4.197 ; 4.197 ; Rise       ; clk             ;
;  ReadData0[0]        ; clk        ; 4.785 ; 4.785 ; Rise       ; clk             ;
;  ReadData0[1]        ; clk        ; 4.506 ; 4.506 ; Rise       ; clk             ;
;  ReadData0[2]        ; clk        ; 4.954 ; 4.954 ; Rise       ; clk             ;
;  ReadData0[3]        ; clk        ; 4.723 ; 4.723 ; Rise       ; clk             ;
;  ReadData0[4]        ; clk        ; 5.308 ; 5.308 ; Rise       ; clk             ;
;  ReadData0[5]        ; clk        ; 4.912 ; 4.912 ; Rise       ; clk             ;
;  ReadData0[6]        ; clk        ; 4.959 ; 4.959 ; Rise       ; clk             ;
;  ReadData0[7]        ; clk        ; 4.517 ; 4.517 ; Rise       ; clk             ;
;  ReadData0[8]        ; clk        ; 4.779 ; 4.779 ; Rise       ; clk             ;
;  ReadData0[9]        ; clk        ; 5.203 ; 5.203 ; Rise       ; clk             ;
;  ReadData0[10]       ; clk        ; 4.916 ; 4.916 ; Rise       ; clk             ;
;  ReadData0[11]       ; clk        ; 5.454 ; 5.454 ; Rise       ; clk             ;
;  ReadData0[12]       ; clk        ; 4.806 ; 4.806 ; Rise       ; clk             ;
;  ReadData0[13]       ; clk        ; 5.031 ; 5.031 ; Rise       ; clk             ;
;  ReadData0[14]       ; clk        ; 4.797 ; 4.797 ; Rise       ; clk             ;
;  ReadData0[15]       ; clk        ; 4.678 ; 4.678 ; Rise       ; clk             ;
;  ReadData0[16]       ; clk        ; 4.847 ; 4.847 ; Rise       ; clk             ;
;  ReadData0[17]       ; clk        ; 5.140 ; 5.140 ; Rise       ; clk             ;
;  ReadData0[18]       ; clk        ; 4.499 ; 4.499 ; Rise       ; clk             ;
;  ReadData0[19]       ; clk        ; 4.935 ; 4.935 ; Rise       ; clk             ;
;  ReadData0[20]       ; clk        ; 4.197 ; 4.197 ; Rise       ; clk             ;
;  ReadData0[21]       ; clk        ; 4.565 ; 4.565 ; Rise       ; clk             ;
;  ReadData0[22]       ; clk        ; 4.471 ; 4.471 ; Rise       ; clk             ;
;  ReadData0[23]       ; clk        ; 4.597 ; 4.597 ; Rise       ; clk             ;
;  ReadData0[24]       ; clk        ; 4.230 ; 4.230 ; Rise       ; clk             ;
;  ReadData0[25]       ; clk        ; 4.269 ; 4.269 ; Rise       ; clk             ;
;  ReadData0[26]       ; clk        ; 5.025 ; 5.025 ; Rise       ; clk             ;
;  ReadData0[27]       ; clk        ; 4.411 ; 4.411 ; Rise       ; clk             ;
;  ReadData0[28]       ; clk        ; 4.521 ; 4.521 ; Rise       ; clk             ;
;  ReadData0[29]       ; clk        ; 4.501 ; 4.501 ; Rise       ; clk             ;
;  ReadData0[30]       ; clk        ; 4.279 ; 4.279 ; Rise       ; clk             ;
;  ReadData0[31]       ; clk        ; 4.658 ; 4.658 ; Rise       ; clk             ;
; ReadData1[*]         ; clk        ; 4.247 ; 4.247 ; Rise       ; clk             ;
;  ReadData1[0]        ; clk        ; 4.700 ; 4.700 ; Rise       ; clk             ;
;  ReadData1[1]        ; clk        ; 4.859 ; 4.859 ; Rise       ; clk             ;
;  ReadData1[2]        ; clk        ; 4.994 ; 4.994 ; Rise       ; clk             ;
;  ReadData1[3]        ; clk        ; 4.900 ; 4.900 ; Rise       ; clk             ;
;  ReadData1[4]        ; clk        ; 4.862 ; 4.862 ; Rise       ; clk             ;
;  ReadData1[5]        ; clk        ; 4.534 ; 4.534 ; Rise       ; clk             ;
;  ReadData1[6]        ; clk        ; 4.836 ; 4.836 ; Rise       ; clk             ;
;  ReadData1[7]        ; clk        ; 4.815 ; 4.815 ; Rise       ; clk             ;
;  ReadData1[8]        ; clk        ; 5.417 ; 5.417 ; Rise       ; clk             ;
;  ReadData1[9]        ; clk        ; 4.429 ; 4.429 ; Rise       ; clk             ;
;  ReadData1[10]       ; clk        ; 4.854 ; 4.854 ; Rise       ; clk             ;
;  ReadData1[11]       ; clk        ; 4.790 ; 4.790 ; Rise       ; clk             ;
;  ReadData1[12]       ; clk        ; 4.391 ; 4.391 ; Rise       ; clk             ;
;  ReadData1[13]       ; clk        ; 5.218 ; 5.218 ; Rise       ; clk             ;
;  ReadData1[14]       ; clk        ; 4.549 ; 4.549 ; Rise       ; clk             ;
;  ReadData1[15]       ; clk        ; 4.699 ; 4.699 ; Rise       ; clk             ;
;  ReadData1[16]       ; clk        ; 4.668 ; 4.668 ; Rise       ; clk             ;
;  ReadData1[17]       ; clk        ; 4.562 ; 4.562 ; Rise       ; clk             ;
;  ReadData1[18]       ; clk        ; 4.800 ; 4.800 ; Rise       ; clk             ;
;  ReadData1[19]       ; clk        ; 4.327 ; 4.327 ; Rise       ; clk             ;
;  ReadData1[20]       ; clk        ; 4.461 ; 4.461 ; Rise       ; clk             ;
;  ReadData1[21]       ; clk        ; 4.411 ; 4.411 ; Rise       ; clk             ;
;  ReadData1[22]       ; clk        ; 4.423 ; 4.423 ; Rise       ; clk             ;
;  ReadData1[23]       ; clk        ; 4.411 ; 4.411 ; Rise       ; clk             ;
;  ReadData1[24]       ; clk        ; 4.247 ; 4.247 ; Rise       ; clk             ;
;  ReadData1[25]       ; clk        ; 4.379 ; 4.379 ; Rise       ; clk             ;
;  ReadData1[26]       ; clk        ; 4.776 ; 4.776 ; Rise       ; clk             ;
;  ReadData1[27]       ; clk        ; 4.251 ; 4.251 ; Rise       ; clk             ;
;  ReadData1[28]       ; clk        ; 4.401 ; 4.401 ; Rise       ; clk             ;
;  ReadData1[29]       ; clk        ; 4.497 ; 4.497 ; Rise       ; clk             ;
;  ReadData1[30]       ; clk        ; 4.387 ; 4.387 ; Rise       ; clk             ;
;  ReadData1[31]       ; clk        ; 4.354 ; 4.354 ; Rise       ; clk             ;
; RegWrite             ; clk        ; 4.856 ; 4.856 ; Rise       ; clk             ;
; Register_dest[*]     ; clk        ; 4.240 ; 4.240 ; Rise       ; clk             ;
;  Register_dest[0]    ; clk        ; 4.460 ; 4.460 ; Rise       ; clk             ;
;  Register_dest[1]    ; clk        ; 4.500 ; 4.500 ; Rise       ; clk             ;
;  Register_dest[2]    ; clk        ; 4.328 ; 4.328 ; Rise       ; clk             ;
;  Register_dest[3]    ; clk        ; 4.675 ; 4.675 ; Rise       ; clk             ;
;  Register_dest[4]    ; clk        ; 4.240 ; 4.240 ; Rise       ; clk             ;
; Stall                ; clk        ; 4.328 ; 4.328 ; Rise       ; clk             ;
; flush                ; clk        ; 4.682 ; 4.682 ; Rise       ; clk             ;
; r8[*]                ; clk        ; 3.909 ; 3.909 ; Rise       ; clk             ;
;  r8[0]               ; clk        ; 4.407 ; 4.407 ; Rise       ; clk             ;
;  r8[1]               ; clk        ; 4.278 ; 4.278 ; Rise       ; clk             ;
;  r8[2]               ; clk        ; 4.318 ; 4.318 ; Rise       ; clk             ;
;  r8[3]               ; clk        ; 4.703 ; 4.703 ; Rise       ; clk             ;
;  r8[4]               ; clk        ; 3.945 ; 3.945 ; Rise       ; clk             ;
;  r8[5]               ; clk        ; 4.364 ; 4.364 ; Rise       ; clk             ;
;  r8[6]               ; clk        ; 4.214 ; 4.214 ; Rise       ; clk             ;
;  r8[7]               ; clk        ; 4.630 ; 4.630 ; Rise       ; clk             ;
;  r8[8]               ; clk        ; 4.664 ; 4.664 ; Rise       ; clk             ;
;  r8[9]               ; clk        ; 4.020 ; 4.020 ; Rise       ; clk             ;
;  r8[10]              ; clk        ; 4.366 ; 4.366 ; Rise       ; clk             ;
;  r8[11]              ; clk        ; 4.273 ; 4.273 ; Rise       ; clk             ;
;  r8[12]              ; clk        ; 4.703 ; 4.703 ; Rise       ; clk             ;
;  r8[13]              ; clk        ; 3.909 ; 3.909 ; Rise       ; clk             ;
;  r8[14]              ; clk        ; 4.437 ; 4.437 ; Rise       ; clk             ;
;  r8[15]              ; clk        ; 4.383 ; 4.383 ; Rise       ; clk             ;
;  r8[16]              ; clk        ; 4.634 ; 4.634 ; Rise       ; clk             ;
;  r8[17]              ; clk        ; 4.662 ; 4.662 ; Rise       ; clk             ;
;  r8[18]              ; clk        ; 4.058 ; 4.058 ; Rise       ; clk             ;
;  r8[19]              ; clk        ; 4.222 ; 4.222 ; Rise       ; clk             ;
;  r8[20]              ; clk        ; 4.364 ; 4.364 ; Rise       ; clk             ;
;  r8[21]              ; clk        ; 3.982 ; 3.982 ; Rise       ; clk             ;
;  r8[22]              ; clk        ; 3.977 ; 3.977 ; Rise       ; clk             ;
;  r8[23]              ; clk        ; 4.133 ; 4.133 ; Rise       ; clk             ;
;  r8[24]              ; clk        ; 4.202 ; 4.202 ; Rise       ; clk             ;
;  r8[25]              ; clk        ; 4.016 ; 4.016 ; Rise       ; clk             ;
;  r8[26]              ; clk        ; 4.321 ; 4.321 ; Rise       ; clk             ;
;  r8[27]              ; clk        ; 4.363 ; 4.363 ; Rise       ; clk             ;
;  r8[28]              ; clk        ; 4.296 ; 4.296 ; Rise       ; clk             ;
;  r8[29]              ; clk        ; 4.432 ; 4.432 ; Rise       ; clk             ;
;  r8[30]              ; clk        ; 4.119 ; 4.119 ; Rise       ; clk             ;
;  r8[31]              ; clk        ; 4.377 ; 4.377 ; Rise       ; clk             ;
; r11[*]               ; clk        ; 3.840 ; 3.840 ; Rise       ; clk             ;
;  r11[0]              ; clk        ; 4.532 ; 4.532 ; Rise       ; clk             ;
;  r11[1]              ; clk        ; 4.467 ; 4.467 ; Rise       ; clk             ;
;  r11[2]              ; clk        ; 4.059 ; 4.059 ; Rise       ; clk             ;
;  r11[3]              ; clk        ; 3.840 ; 3.840 ; Rise       ; clk             ;
;  r11[4]              ; clk        ; 4.119 ; 4.119 ; Rise       ; clk             ;
;  r11[5]              ; clk        ; 4.514 ; 4.514 ; Rise       ; clk             ;
;  r11[6]              ; clk        ; 4.301 ; 4.301 ; Rise       ; clk             ;
;  r11[7]              ; clk        ; 4.657 ; 4.657 ; Rise       ; clk             ;
;  r11[8]              ; clk        ; 4.754 ; 4.754 ; Rise       ; clk             ;
;  r11[9]              ; clk        ; 4.357 ; 4.357 ; Rise       ; clk             ;
;  r11[10]             ; clk        ; 3.987 ; 3.987 ; Rise       ; clk             ;
;  r11[11]             ; clk        ; 4.545 ; 4.545 ; Rise       ; clk             ;
;  r11[12]             ; clk        ; 4.669 ; 4.669 ; Rise       ; clk             ;
;  r11[13]             ; clk        ; 4.536 ; 4.536 ; Rise       ; clk             ;
;  r11[14]             ; clk        ; 4.161 ; 4.161 ; Rise       ; clk             ;
;  r11[15]             ; clk        ; 4.234 ; 4.234 ; Rise       ; clk             ;
;  r11[16]             ; clk        ; 4.448 ; 4.448 ; Rise       ; clk             ;
;  r11[17]             ; clk        ; 3.911 ; 3.911 ; Rise       ; clk             ;
;  r11[18]             ; clk        ; 4.227 ; 4.227 ; Rise       ; clk             ;
;  r11[19]             ; clk        ; 4.373 ; 4.373 ; Rise       ; clk             ;
;  r11[20]             ; clk        ; 4.181 ; 4.181 ; Rise       ; clk             ;
;  r11[21]             ; clk        ; 4.441 ; 4.441 ; Rise       ; clk             ;
;  r11[22]             ; clk        ; 4.153 ; 4.153 ; Rise       ; clk             ;
;  r11[23]             ; clk        ; 4.253 ; 4.253 ; Rise       ; clk             ;
;  r11[24]             ; clk        ; 4.103 ; 4.103 ; Rise       ; clk             ;
;  r11[25]             ; clk        ; 4.421 ; 4.421 ; Rise       ; clk             ;
;  r11[26]             ; clk        ; 4.257 ; 4.257 ; Rise       ; clk             ;
;  r11[27]             ; clk        ; 4.092 ; 4.092 ; Rise       ; clk             ;
;  r11[28]             ; clk        ; 4.400 ; 4.400 ; Rise       ; clk             ;
;  r11[29]             ; clk        ; 4.212 ; 4.212 ; Rise       ; clk             ;
;  r11[30]             ; clk        ; 4.181 ; 4.181 ; Rise       ; clk             ;
;  r11[31]             ; clk        ; 4.323 ; 4.323 ; Rise       ; clk             ;
; rs0[*]               ; clk        ; 4.230 ; 4.230 ; Rise       ; clk             ;
;  rs0[0]              ; clk        ; 4.368 ; 4.368 ; Rise       ; clk             ;
;  rs0[1]              ; clk        ; 4.333 ; 4.333 ; Rise       ; clk             ;
;  rs0[2]              ; clk        ; 4.688 ; 4.688 ; Rise       ; clk             ;
;  rs0[3]              ; clk        ; 4.502 ; 4.502 ; Rise       ; clk             ;
;  rs0[4]              ; clk        ; 4.230 ; 4.230 ; Rise       ; clk             ;
; rs1[*]               ; clk        ; 4.298 ; 4.298 ; Rise       ; clk             ;
;  rs1[0]              ; clk        ; 4.298 ; 4.298 ; Rise       ; clk             ;
;  rs1[1]              ; clk        ; 4.714 ; 4.714 ; Rise       ; clk             ;
;  rs1[2]              ; clk        ; 4.702 ; 4.702 ; Rise       ; clk             ;
;  rs1[3]              ; clk        ; 4.544 ; 4.544 ; Rise       ; clk             ;
;  rs1[4]              ; clk        ; 4.504 ; 4.504 ; Rise       ; clk             ;
+----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 841609   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 841609   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 32    ; 32   ;
; Unconstrained Output Ports      ; 286   ; 286  ;
; Unconstrained Output Port Paths ; 1879  ; 1879 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Apr 10 16:57:46 2024
Info: Command: quartus_sta CPU -c CPU
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CPU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -17.802
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -17.802     -4118.908 clk 
Info (332146): Worst-case hold slack is 0.530
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.530         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627      -906.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.965
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.965     -1832.442 clk 
Info (332146): Worst-case hold slack is 0.244
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.244         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627      -906.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4588 megabytes
    Info: Processing ended: Wed Apr 10 16:57:48 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


