#Substrate Graph
# noVertices
40
# noArcs
128
# Vertices: id availableCpu routingCapacity isCenter
0 124 124 1
1 1652 1652 1
2 150 150 0
3 248 248 1
4 958 958 1
5 37 37 0
6 150 150 0
7 37 37 0
8 37 37 0
9 150 150 0
10 37 37 0
11 124 124 1
12 279 279 1
13 124 124 1
14 37 37 0
15 279 279 1
16 846 846 1
17 279 279 1
18 37 37 0
19 150 150 0
20 279 279 1
21 957 957 1
22 100 100 0
23 150 150 0
24 150 150 0
25 25 25 0
26 150 150 0
27 37 37 0
28 124 124 1
29 99 99 1
30 124 124 1
31 37 37 0
32 124 124 1
33 37 37 0
34 37 37 0
35 124 124 1
36 500 500 1
37 124 124 1
38 124 124 1
39 37 37 0
# Arcs: idS idT delay bandwidth
0 1 1 62
1 0 1 62
0 21 5 62
21 0 5 62
1 2 1 75
2 1 1 75
1 3 4 93
3 1 4 93
1 5 5 37
5 1 5 37
1 6 6 75
6 1 6 75
1 8 6 37
8 1 6 37
1 10 3 37
10 1 3 37
1 11 2 62
11 1 2 62
1 14 3 37
14 1 3 37
1 17 5 93
17 1 5 93
1 18 8 37
18 1 8 37
1 20 3 93
20 1 3 93
1 22 8 75
22 1 8 75
1 27 4 37
27 1 4 37
1 31 7 37
31 1 7 37
1 34 8 37
34 1 8 37
1 35 7 62
35 1 7 62
1 36 8 125
36 1 8 125
1 38 5 62
38 1 5 62
1 39 7 37
39 1 7 37
1 23 3 75
23 1 3 75
1 19 3 75
19 1 3 75
1 30 1 62
30 1 1 62
1 26 3 75
26 1 3 75
1 15 1 93
15 1 1 93
1 32 4 62
32 1 4 62
2 4 1 75
4 2 1 75
3 4 5 93
4 3 5 93
3 29 8 62
29 3 8 62
4 7 9 37
7 4 9 37
4 9 8 75
9 4 8 75
4 12 3 93
12 4 3 93
4 13 9 62
13 4 9 62
4 15 9 93
15 4 9 93
4 19 2 75
19 4 2 75
4 36 5 125
36 4 5 125
4 20 2 93
20 4 2 93
4 24 2 75
24 4 2 75
4 37 5 62
37 4 5 62
6 16 5 75
16 6 5 75
9 21 6 75
21 9 6 75
11 16 1 62
16 11 1 62
12 16 4 93
16 12 4 93
12 21 7 93
21 12 7 93
13 16 8 62
16 13 8 62
15 21 1 93
21 15 1 93
16 23 6 75
23 16 6 75
16 26 8 75
26 16 8 75
16 28 7 62
28 16 7 62
16 35 10 62
35 16 10 62
16 36 5 125
36 16 5 125
16 17 1 93
17 16 1 93
16 38 4 62
38 16 4 62
17 21 7 93
21 17 7 93
20 21 7 93
21 20 7 93
21 24 6 75
24 21 6 75
21 30 7 62
30 21 7 62
21 32 1 62
32 21 1 62
21 37 8 62
37 21 8 62
21 36 4 125
36 21 4 125
21 28 3 62
28 21 3 62
22 25 5 25
25 22 5 25
29 33 6 37
33 29 6 37
