-- VHDL test case input
variable a_bit : bit := '0'

