+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                ;
+--------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                            ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+--------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; middle|Peripherals|UART                                                              ; 17    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|Peripherals|DebounceSwitch3                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|Peripherals|DebounceSwitch2                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|Peripherals|DebounceSwitch1                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|Peripherals|ps2Keyboard|ps2_keyboard_0|debounce_ps2_data                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|Peripherals|ps2Keyboard|ps2_keyboard_0|debounce_ps2_clk                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|Peripherals|ps2Keyboard|ps2_keyboard_0                                        ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|Peripherals|ps2Keyboard                                                       ; 3     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|Peripherals|LedRing                                                           ; 19    ; 4              ; 0            ; 4              ; 16     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|Peripherals|IOLatch                                                           ; 11    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|Peripherals|LedBuzzerLatch                                                    ; 11    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|Peripherals|SevenSegmentDisplayLatch                                          ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|Peripherals|SevenSegDisplay                                                   ; 34    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|Peripherals|MusicNoteCounter                                                  ; 10    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|Peripherals|NoteLatch                                                         ; 11    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|Peripherals|timers|ETC                                                        ; 37    ; 35             ; 0            ; 35             ; 32     ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|Peripherals|timers                                                            ; 71    ; 0              ; 65           ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|Peripherals|SVGA|\GEN_2KATTRAM:dispAttRam|altsyncram_component|auto_generated ; 41    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|Peripherals|SVGA|\GEN_2KATTRAM:dispAttRam                                     ; 41    ; 9              ; 0            ; 9              ; 16     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|Peripherals|SVGA|\GEN_2KRAM:dispCharRam|altsyncram_component|auto_generated   ; 41    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|Peripherals|SVGA|\GEN_2KRAM:dispCharRam                                       ; 41    ; 9              ; 0            ; 9              ; 16     ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|Peripherals|SVGA|\GEN_EXT_SCHARS:fontRom|altsyncram_component|auto_generated  ; 12    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|Peripherals|SVGA|\GEN_EXT_SCHARS:fontRom                                      ; 12    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|Peripherals|SVGA                                                              ; 13    ; 3              ; 0            ; 3              ; 20     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|Peripherals|eepi2cIF                                                          ; 13    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; middle|Peripherals|i2cIF                                                             ; 13    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; middle|Peripherals|spiMaster                                                         ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|Peripherals                                                                   ; 89    ; 6              ; 1            ; 6              ; 88     ; 6               ; 6             ; 6               ; 4     ; 0              ; 0            ; 0                ; 0                 ;
; middle|Data_RAM_Wrap|Data_RAM|altsyncram_component|auto_generated|altsyncram1        ; 89    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|Data_RAM_Wrap|Data_RAM|altsyncram_component|auto_generated                    ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|Data_RAM_Wrap|Data_RAM                                                        ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|Data_RAM_Wrap                                                                 ; 72    ; 1              ; 22           ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|Stack_RAM|altsyncram_component|auto_generated|altsyncram1                     ; 84    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|Stack_RAM|altsyncram_component|auto_generated                                 ; 42    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|Stack_RAM                                                                     ; 42    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|Instr_ROM|altsyncram_component|auto_generated|altsyncram1                     ; 56    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|Instr_ROM|altsyncram_component|auto_generated                                 ; 12    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|Instr_ROM                                                                     ; 12    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|R32V2020_CPU|RegisterFile|muxB                                                ; 516   ; 96             ; 0            ; 96             ; 32     ; 96              ; 96            ; 96              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|R32V2020_CPU|RegisterFile|muxA                                                ; 516   ; 96             ; 0            ; 96             ; 32     ; 96              ; 96            ; 96              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|R32V2020_CPU|RegisterFile|r15Lower                                            ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|R32V2020_CPU|RegisterFile|r15Upper                                            ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|R32V2020_CPU|RegisterFile|r14Lower                                            ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|R32V2020_CPU|RegisterFile|r14Upper                                            ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|R32V2020_CPU|RegisterFile|r13Lower                                            ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|R32V2020_CPU|RegisterFile|r13Upper                                            ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|R32V2020_CPU|RegisterFile|r12Lower                                            ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|R32V2020_CPU|RegisterFile|r12Upper                                            ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|R32V2020_CPU|RegisterFile|r11Lower                                            ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|R32V2020_CPU|RegisterFile|r11Upper                                            ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|R32V2020_CPU|RegisterFile|r10Lower                                            ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|R32V2020_CPU|RegisterFile|r10Upper                                            ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|R32V2020_CPU|RegisterFile|r9Lower                                             ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|R32V2020_CPU|RegisterFile|r9Upper                                             ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|R32V2020_CPU|RegisterFile|r8Lower                                             ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|R32V2020_CPU|RegisterFile|r8Upper                                             ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|R32V2020_CPU|RegisterFile|programCounter                                      ; 37    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|R32V2020_CPU|RegisterFile|dataRamAddress                                      ; 38    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|R32V2020_CPU|RegisterFile|peripheralAddress                                   ; 38    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|R32V2020_CPU|RegisterFile|stackAddress                                        ; 37    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|R32V2020_CPU|RegisterFile|conditionCodeRegister                               ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|R32V2020_CPU|RegisterFile                                                     ; 135   ; 0              ; 3            ; 0              ; 224    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|R32V2020_CPU|ALU                                                              ; 78    ; 23             ; 1            ; 23             ; 64     ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|R32V2020_CPU|CCR_Store                                                        ; 13    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|R32V2020_CPU|FlowControl                                                      ; 43    ; 0              ; 23           ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|R32V2020_CPU|opcodeDecoder|opc_Cat_Decoder                                    ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|R32V2020_CPU|opcodeDecoder                                                    ; 40    ; 33             ; 0            ; 33             ; 59     ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|R32V2020_CPU|StateMachine                                                     ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|R32V2020_CPU                                                                  ; 130   ; 46             ; 0            ; 46             ; 206    ; 46              ; 46            ; 46              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle|DebounceResetSwitch                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; middle                                                                               ; 19    ; 7              ; 0            ; 7              ; 52     ; 7               ; 7             ; 7               ; 4     ; 0              ; 2            ; 0                ; 2                 ;
+--------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
