module FrontendTLB (
	clock,
	reset,
	io_clients_0_req_valid,
	io_clients_0_req_bits_tlb_req_vaddr,
	io_clients_0_req_bits_tlb_req_passthrough,
	io_clients_0_req_bits_status_debug,
	io_clients_0_req_bits_status_mxr,
	io_clients_0_resp_miss,
	io_clients_0_resp_paddr,
	io_clients_1_req_valid,
	io_clients_1_req_bits_tlb_req_vaddr,
	io_clients_1_req_bits_status_debug,
	io_clients_1_req_bits_status_mxr,
	io_clients_1_resp_miss,
	io_clients_1_resp_paddr,
	io_ptw_0_req_ready,
	io_ptw_0_req_valid,
	io_ptw_0_req_bits_bits_addr,
	io_ptw_0_req_bits_bits_need_gpa,
	io_ptw_0_resp_valid,
	io_ptw_0_resp_bits_ae_ptw,
	io_ptw_0_resp_bits_ae_final,
	io_ptw_0_resp_bits_pf,
	io_ptw_0_resp_bits_gf,
	io_ptw_0_resp_bits_hr,
	io_ptw_0_resp_bits_hw,
	io_ptw_0_resp_bits_hx,
	io_ptw_0_resp_bits_pte_ppn,
	io_ptw_0_resp_bits_pte_d,
	io_ptw_0_resp_bits_pte_a,
	io_ptw_0_resp_bits_pte_g,
	io_ptw_0_resp_bits_pte_u,
	io_ptw_0_resp_bits_pte_x,
	io_ptw_0_resp_bits_pte_w,
	io_ptw_0_resp_bits_pte_r,
	io_ptw_0_resp_bits_pte_v,
	io_ptw_0_resp_bits_level,
	io_ptw_0_resp_bits_fragmented_superpage,
	io_ptw_0_resp_bits_homogeneous,
	io_ptw_0_ptbr_mode,
	io_ptw_0_pmp_0_cfg_l,
	io_ptw_0_pmp_0_cfg_a,
	io_ptw_0_pmp_0_cfg_x,
	io_ptw_0_pmp_0_cfg_w,
	io_ptw_0_pmp_0_cfg_r,
	io_ptw_0_pmp_0_addr,
	io_ptw_0_pmp_0_mask,
	io_ptw_0_pmp_1_cfg_l,
	io_ptw_0_pmp_1_cfg_a,
	io_ptw_0_pmp_1_cfg_x,
	io_ptw_0_pmp_1_cfg_w,
	io_ptw_0_pmp_1_cfg_r,
	io_ptw_0_pmp_1_addr,
	io_ptw_0_pmp_1_mask,
	io_ptw_0_pmp_2_cfg_l,
	io_ptw_0_pmp_2_cfg_a,
	io_ptw_0_pmp_2_cfg_x,
	io_ptw_0_pmp_2_cfg_w,
	io_ptw_0_pmp_2_cfg_r,
	io_ptw_0_pmp_2_addr,
	io_ptw_0_pmp_2_mask,
	io_ptw_0_pmp_3_cfg_l,
	io_ptw_0_pmp_3_cfg_a,
	io_ptw_0_pmp_3_cfg_x,
	io_ptw_0_pmp_3_cfg_w,
	io_ptw_0_pmp_3_cfg_r,
	io_ptw_0_pmp_3_addr,
	io_ptw_0_pmp_3_mask,
	io_ptw_0_pmp_4_cfg_l,
	io_ptw_0_pmp_4_cfg_a,
	io_ptw_0_pmp_4_cfg_x,
	io_ptw_0_pmp_4_cfg_w,
	io_ptw_0_pmp_4_cfg_r,
	io_ptw_0_pmp_4_addr,
	io_ptw_0_pmp_4_mask,
	io_ptw_0_pmp_5_cfg_l,
	io_ptw_0_pmp_5_cfg_a,
	io_ptw_0_pmp_5_cfg_x,
	io_ptw_0_pmp_5_cfg_w,
	io_ptw_0_pmp_5_cfg_r,
	io_ptw_0_pmp_5_addr,
	io_ptw_0_pmp_5_mask,
	io_ptw_0_pmp_6_cfg_l,
	io_ptw_0_pmp_6_cfg_a,
	io_ptw_0_pmp_6_cfg_x,
	io_ptw_0_pmp_6_cfg_w,
	io_ptw_0_pmp_6_cfg_r,
	io_ptw_0_pmp_6_addr,
	io_ptw_0_pmp_6_mask,
	io_ptw_0_pmp_7_cfg_l,
	io_ptw_0_pmp_7_cfg_a,
	io_ptw_0_pmp_7_cfg_x,
	io_ptw_0_pmp_7_cfg_w,
	io_ptw_0_pmp_7_cfg_r,
	io_ptw_0_pmp_7_addr,
	io_ptw_0_pmp_7_mask,
	io_exp_0_interrupt,
	io_exp_0_flush_retry,
	io_exp_0_flush_skip,
	io_counter_event_signal_15,
	io_counter_event_signal_16,
	io_counter_event_signal_17
);
	input clock;
	input reset;
	input io_clients_0_req_valid;
	input [39:0] io_clients_0_req_bits_tlb_req_vaddr;
	input io_clients_0_req_bits_tlb_req_passthrough;
	input io_clients_0_req_bits_status_debug;
	input io_clients_0_req_bits_status_mxr;
	output wire io_clients_0_resp_miss;
	output wire [31:0] io_clients_0_resp_paddr;
	input io_clients_1_req_valid;
	input [39:0] io_clients_1_req_bits_tlb_req_vaddr;
	input io_clients_1_req_bits_status_debug;
	input io_clients_1_req_bits_status_mxr;
	output wire io_clients_1_resp_miss;
	output wire [31:0] io_clients_1_resp_paddr;
	input io_ptw_0_req_ready;
	output wire io_ptw_0_req_valid;
	output wire [26:0] io_ptw_0_req_bits_bits_addr;
	output wire io_ptw_0_req_bits_bits_need_gpa;
	input io_ptw_0_resp_valid;
	input io_ptw_0_resp_bits_ae_ptw;
	input io_ptw_0_resp_bits_ae_final;
	input io_ptw_0_resp_bits_pf;
	input io_ptw_0_resp_bits_gf;
	input io_ptw_0_resp_bits_hr;
	input io_ptw_0_resp_bits_hw;
	input io_ptw_0_resp_bits_hx;
	input [43:0] io_ptw_0_resp_bits_pte_ppn;
	input io_ptw_0_resp_bits_pte_d;
	input io_ptw_0_resp_bits_pte_a;
	input io_ptw_0_resp_bits_pte_g;
	input io_ptw_0_resp_bits_pte_u;
	input io_ptw_0_resp_bits_pte_x;
	input io_ptw_0_resp_bits_pte_w;
	input io_ptw_0_resp_bits_pte_r;
	input io_ptw_0_resp_bits_pte_v;
	input [1:0] io_ptw_0_resp_bits_level;
	input io_ptw_0_resp_bits_fragmented_superpage;
	input io_ptw_0_resp_bits_homogeneous;
	input [3:0] io_ptw_0_ptbr_mode;
	input io_ptw_0_pmp_0_cfg_l;
	input [1:0] io_ptw_0_pmp_0_cfg_a;
	input io_ptw_0_pmp_0_cfg_x;
	input io_ptw_0_pmp_0_cfg_w;
	input io_ptw_0_pmp_0_cfg_r;
	input [29:0] io_ptw_0_pmp_0_addr;
	input [31:0] io_ptw_0_pmp_0_mask;
	input io_ptw_0_pmp_1_cfg_l;
	input [1:0] io_ptw_0_pmp_1_cfg_a;
	input io_ptw_0_pmp_1_cfg_x;
	input io_ptw_0_pmp_1_cfg_w;
	input io_ptw_0_pmp_1_cfg_r;
	input [29:0] io_ptw_0_pmp_1_addr;
	input [31:0] io_ptw_0_pmp_1_mask;
	input io_ptw_0_pmp_2_cfg_l;
	input [1:0] io_ptw_0_pmp_2_cfg_a;
	input io_ptw_0_pmp_2_cfg_x;
	input io_ptw_0_pmp_2_cfg_w;
	input io_ptw_0_pmp_2_cfg_r;
	input [29:0] io_ptw_0_pmp_2_addr;
	input [31:0] io_ptw_0_pmp_2_mask;
	input io_ptw_0_pmp_3_cfg_l;
	input [1:0] io_ptw_0_pmp_3_cfg_a;
	input io_ptw_0_pmp_3_cfg_x;
	input io_ptw_0_pmp_3_cfg_w;
	input io_ptw_0_pmp_3_cfg_r;
	input [29:0] io_ptw_0_pmp_3_addr;
	input [31:0] io_ptw_0_pmp_3_mask;
	input io_ptw_0_pmp_4_cfg_l;
	input [1:0] io_ptw_0_pmp_4_cfg_a;
	input io_ptw_0_pmp_4_cfg_x;
	input io_ptw_0_pmp_4_cfg_w;
	input io_ptw_0_pmp_4_cfg_r;
	input [29:0] io_ptw_0_pmp_4_addr;
	input [31:0] io_ptw_0_pmp_4_mask;
	input io_ptw_0_pmp_5_cfg_l;
	input [1:0] io_ptw_0_pmp_5_cfg_a;
	input io_ptw_0_pmp_5_cfg_x;
	input io_ptw_0_pmp_5_cfg_w;
	input io_ptw_0_pmp_5_cfg_r;
	input [29:0] io_ptw_0_pmp_5_addr;
	input [31:0] io_ptw_0_pmp_5_mask;
	input io_ptw_0_pmp_6_cfg_l;
	input [1:0] io_ptw_0_pmp_6_cfg_a;
	input io_ptw_0_pmp_6_cfg_x;
	input io_ptw_0_pmp_6_cfg_w;
	input io_ptw_0_pmp_6_cfg_r;
	input [29:0] io_ptw_0_pmp_6_addr;
	input [31:0] io_ptw_0_pmp_6_mask;
	input io_ptw_0_pmp_7_cfg_l;
	input [1:0] io_ptw_0_pmp_7_cfg_a;
	input io_ptw_0_pmp_7_cfg_x;
	input io_ptw_0_pmp_7_cfg_w;
	input io_ptw_0_pmp_7_cfg_r;
	input [29:0] io_ptw_0_pmp_7_addr;
	input [31:0] io_ptw_0_pmp_7_mask;
	output wire io_exp_0_interrupt;
	input io_exp_0_flush_retry;
	input io_exp_0_flush_skip;
	output wire io_counter_event_signal_15;
	output wire io_counter_event_signal_16;
	output wire io_counter_event_signal_17;
	reg tlbArbOpt_io_in_1_valid_REG;
	reg tlbArbOpt_io_in_0_valid_REG;
	wire _tlbArbOpt_io_in_0_ready;
	wire _tlbArbOpt_io_in_1_ready;
	wire _tlbArbOpt_io_out_valid;
	wire [39:0] _tlbArbOpt_io_out_bits_tlb_req_vaddr;
	wire _tlbArbOpt_io_out_bits_tlb_req_passthrough;
	wire [4:0] _tlbArbOpt_io_out_bits_tlb_req_cmd;
	wire _tlbArbOpt_io_out_bits_status_debug;
	wire _tlbArbOpt_io_out_bits_status_mxr;
	wire _tlbs_0_io_resp_miss;
	wire [31:0] _tlbs_0_io_resp_paddr;
	reg last_translated_valid;
	reg [38:0] last_translated_vpn;
	reg [31:0] last_translated_ppn;
	wire tlbReqFire = _tlbArbOpt_io_in_0_ready & tlbArbOpt_io_in_0_valid_REG;
	reg [39:0] tlbArbOpt_io_in_0_bits_REG_tlb_req_vaddr;
	reg tlbArbOpt_io_in_0_bits_REG_tlb_req_passthrough;
	reg tlbArbOpt_io_in_0_bits_REG_status_debug;
	reg tlbArbOpt_io_in_0_bits_REG_status_mxr;
	reg [31:0] io_clients_0_resp_paddr_REG;
	reg io_clients_0_resp_miss_REG;
	reg last_translated_valid_1;
	reg [38:0] last_translated_vpn_1;
	reg [31:0] last_translated_ppn_1;
	wire tlbReqFire_1 = _tlbArbOpt_io_in_1_ready & tlbArbOpt_io_in_1_valid_REG;
	reg [39:0] tlbArbOpt_io_in_1_bits_REG_tlb_req_vaddr;
	reg tlbArbOpt_io_in_1_bits_REG_status_debug;
	reg tlbArbOpt_io_in_1_bits_REG_status_mxr;
	reg [31:0] io_clients_1_resp_paddr_REG;
	reg io_clients_1_resp_miss_REG;
	wire _GEN = tlbReqFire & ~_tlbs_0_io_resp_miss;
	wire _GEN_0 = io_exp_0_flush_retry | io_exp_0_flush_skip;
	wire _GEN_1 = tlbReqFire_1 & ~_tlbs_0_io_resp_miss;
	wire l0_tlb_hit = last_translated_valid & (io_clients_0_req_bits_tlb_req_vaddr[39:12] == {1'h0, last_translated_vpn[38:12]});
	wire l0_tlb_hit_1 = last_translated_valid_1 & (io_clients_1_req_bits_tlb_req_vaddr[39:12] == {1'h0, last_translated_vpn_1[38:12]});
	always @(posedge clock) begin
		if (reset) begin
			last_translated_valid <= 1'h0;
			last_translated_vpn <= 39'h0000000000;
			last_translated_ppn <= 32'h00000000;
			last_translated_valid_1 <= 1'h0;
			last_translated_vpn_1 <= 39'h0000000000;
			last_translated_ppn_1 <= 32'h00000000;
		end
		else begin
			last_translated_valid <= ~_GEN_0 & (_GEN | last_translated_valid);
			if (_GEN) begin
				last_translated_vpn <= tlbArbOpt_io_in_0_bits_REG_tlb_req_vaddr[38:0];
				last_translated_ppn <= _tlbs_0_io_resp_paddr;
			end
			last_translated_valid_1 <= ~_GEN_0 & (_GEN_1 | last_translated_valid_1);
			if (_GEN_1) begin
				last_translated_vpn_1 <= tlbArbOpt_io_in_1_bits_REG_tlb_req_vaddr[38:0];
				last_translated_ppn_1 <= _tlbs_0_io_resp_paddr;
			end
		end
		tlbArbOpt_io_in_0_valid_REG <= io_clients_0_req_valid & ~l0_tlb_hit;
		tlbArbOpt_io_in_0_bits_REG_tlb_req_vaddr <= io_clients_0_req_bits_tlb_req_vaddr;
		tlbArbOpt_io_in_0_bits_REG_tlb_req_passthrough <= io_clients_0_req_bits_tlb_req_passthrough;
		tlbArbOpt_io_in_0_bits_REG_status_debug <= io_clients_0_req_bits_status_debug;
		tlbArbOpt_io_in_0_bits_REG_status_mxr <= io_clients_0_req_bits_status_mxr;
		io_clients_0_resp_paddr_REG <= {last_translated_ppn[31:12], io_clients_0_req_bits_tlb_req_vaddr[11:0]};
		io_clients_0_resp_miss_REG <= l0_tlb_hit;
		tlbArbOpt_io_in_1_valid_REG <= io_clients_1_req_valid & ~l0_tlb_hit_1;
		tlbArbOpt_io_in_1_bits_REG_tlb_req_vaddr <= io_clients_1_req_bits_tlb_req_vaddr;
		tlbArbOpt_io_in_1_bits_REG_status_debug <= io_clients_1_req_bits_status_debug;
		tlbArbOpt_io_in_1_bits_REG_status_mxr <= io_clients_1_req_bits_status_mxr;
		io_clients_1_resp_paddr_REG <= {last_translated_ppn_1[31:12], io_clients_1_req_bits_tlb_req_vaddr[11:0]};
		io_clients_1_resp_miss_REG <= l0_tlb_hit_1;
	end
	DecoupledTLB tlbs_0(
		.clock(clock),
		.reset(reset),
		.io_req_valid(_tlbArbOpt_io_out_valid),
		.io_req_bits_tlb_req_vaddr(_tlbArbOpt_io_out_bits_tlb_req_vaddr),
		.io_req_bits_tlb_req_passthrough(_tlbArbOpt_io_out_bits_tlb_req_passthrough),
		.io_req_bits_tlb_req_cmd(_tlbArbOpt_io_out_bits_tlb_req_cmd),
		.io_req_bits_status_debug(_tlbArbOpt_io_out_bits_status_debug),
		.io_req_bits_status_mxr(_tlbArbOpt_io_out_bits_status_mxr),
		.io_resp_miss(_tlbs_0_io_resp_miss),
		.io_resp_paddr(_tlbs_0_io_resp_paddr),
		.io_ptw_req_ready(io_ptw_0_req_ready),
		.io_ptw_req_valid(io_ptw_0_req_valid),
		.io_ptw_req_bits_bits_addr(io_ptw_0_req_bits_bits_addr),
		.io_ptw_req_bits_bits_need_gpa(io_ptw_0_req_bits_bits_need_gpa),
		.io_ptw_resp_valid(io_ptw_0_resp_valid),
		.io_ptw_resp_bits_ae_ptw(io_ptw_0_resp_bits_ae_ptw),
		.io_ptw_resp_bits_ae_final(io_ptw_0_resp_bits_ae_final),
		.io_ptw_resp_bits_pf(io_ptw_0_resp_bits_pf),
		.io_ptw_resp_bits_gf(io_ptw_0_resp_bits_gf),
		.io_ptw_resp_bits_hr(io_ptw_0_resp_bits_hr),
		.io_ptw_resp_bits_hw(io_ptw_0_resp_bits_hw),
		.io_ptw_resp_bits_hx(io_ptw_0_resp_bits_hx),
		.io_ptw_resp_bits_pte_ppn(io_ptw_0_resp_bits_pte_ppn),
		.io_ptw_resp_bits_pte_d(io_ptw_0_resp_bits_pte_d),
		.io_ptw_resp_bits_pte_a(io_ptw_0_resp_bits_pte_a),
		.io_ptw_resp_bits_pte_g(io_ptw_0_resp_bits_pte_g),
		.io_ptw_resp_bits_pte_u(io_ptw_0_resp_bits_pte_u),
		.io_ptw_resp_bits_pte_x(io_ptw_0_resp_bits_pte_x),
		.io_ptw_resp_bits_pte_w(io_ptw_0_resp_bits_pte_w),
		.io_ptw_resp_bits_pte_r(io_ptw_0_resp_bits_pte_r),
		.io_ptw_resp_bits_pte_v(io_ptw_0_resp_bits_pte_v),
		.io_ptw_resp_bits_level(io_ptw_0_resp_bits_level),
		.io_ptw_resp_bits_fragmented_superpage(io_ptw_0_resp_bits_fragmented_superpage),
		.io_ptw_resp_bits_homogeneous(io_ptw_0_resp_bits_homogeneous),
		.io_ptw_ptbr_mode(io_ptw_0_ptbr_mode),
		.io_ptw_pmp_0_cfg_l(io_ptw_0_pmp_0_cfg_l),
		.io_ptw_pmp_0_cfg_a(io_ptw_0_pmp_0_cfg_a),
		.io_ptw_pmp_0_cfg_x(io_ptw_0_pmp_0_cfg_x),
		.io_ptw_pmp_0_cfg_w(io_ptw_0_pmp_0_cfg_w),
		.io_ptw_pmp_0_cfg_r(io_ptw_0_pmp_0_cfg_r),
		.io_ptw_pmp_0_addr(io_ptw_0_pmp_0_addr),
		.io_ptw_pmp_0_mask(io_ptw_0_pmp_0_mask),
		.io_ptw_pmp_1_cfg_l(io_ptw_0_pmp_1_cfg_l),
		.io_ptw_pmp_1_cfg_a(io_ptw_0_pmp_1_cfg_a),
		.io_ptw_pmp_1_cfg_x(io_ptw_0_pmp_1_cfg_x),
		.io_ptw_pmp_1_cfg_w(io_ptw_0_pmp_1_cfg_w),
		.io_ptw_pmp_1_cfg_r(io_ptw_0_pmp_1_cfg_r),
		.io_ptw_pmp_1_addr(io_ptw_0_pmp_1_addr),
		.io_ptw_pmp_1_mask(io_ptw_0_pmp_1_mask),
		.io_ptw_pmp_2_cfg_l(io_ptw_0_pmp_2_cfg_l),
		.io_ptw_pmp_2_cfg_a(io_ptw_0_pmp_2_cfg_a),
		.io_ptw_pmp_2_cfg_x(io_ptw_0_pmp_2_cfg_x),
		.io_ptw_pmp_2_cfg_w(io_ptw_0_pmp_2_cfg_w),
		.io_ptw_pmp_2_cfg_r(io_ptw_0_pmp_2_cfg_r),
		.io_ptw_pmp_2_addr(io_ptw_0_pmp_2_addr),
		.io_ptw_pmp_2_mask(io_ptw_0_pmp_2_mask),
		.io_ptw_pmp_3_cfg_l(io_ptw_0_pmp_3_cfg_l),
		.io_ptw_pmp_3_cfg_a(io_ptw_0_pmp_3_cfg_a),
		.io_ptw_pmp_3_cfg_x(io_ptw_0_pmp_3_cfg_x),
		.io_ptw_pmp_3_cfg_w(io_ptw_0_pmp_3_cfg_w),
		.io_ptw_pmp_3_cfg_r(io_ptw_0_pmp_3_cfg_r),
		.io_ptw_pmp_3_addr(io_ptw_0_pmp_3_addr),
		.io_ptw_pmp_3_mask(io_ptw_0_pmp_3_mask),
		.io_ptw_pmp_4_cfg_l(io_ptw_0_pmp_4_cfg_l),
		.io_ptw_pmp_4_cfg_a(io_ptw_0_pmp_4_cfg_a),
		.io_ptw_pmp_4_cfg_x(io_ptw_0_pmp_4_cfg_x),
		.io_ptw_pmp_4_cfg_w(io_ptw_0_pmp_4_cfg_w),
		.io_ptw_pmp_4_cfg_r(io_ptw_0_pmp_4_cfg_r),
		.io_ptw_pmp_4_addr(io_ptw_0_pmp_4_addr),
		.io_ptw_pmp_4_mask(io_ptw_0_pmp_4_mask),
		.io_ptw_pmp_5_cfg_l(io_ptw_0_pmp_5_cfg_l),
		.io_ptw_pmp_5_cfg_a(io_ptw_0_pmp_5_cfg_a),
		.io_ptw_pmp_5_cfg_x(io_ptw_0_pmp_5_cfg_x),
		.io_ptw_pmp_5_cfg_w(io_ptw_0_pmp_5_cfg_w),
		.io_ptw_pmp_5_cfg_r(io_ptw_0_pmp_5_cfg_r),
		.io_ptw_pmp_5_addr(io_ptw_0_pmp_5_addr),
		.io_ptw_pmp_5_mask(io_ptw_0_pmp_5_mask),
		.io_ptw_pmp_6_cfg_l(io_ptw_0_pmp_6_cfg_l),
		.io_ptw_pmp_6_cfg_a(io_ptw_0_pmp_6_cfg_a),
		.io_ptw_pmp_6_cfg_x(io_ptw_0_pmp_6_cfg_x),
		.io_ptw_pmp_6_cfg_w(io_ptw_0_pmp_6_cfg_w),
		.io_ptw_pmp_6_cfg_r(io_ptw_0_pmp_6_cfg_r),
		.io_ptw_pmp_6_addr(io_ptw_0_pmp_6_addr),
		.io_ptw_pmp_6_mask(io_ptw_0_pmp_6_mask),
		.io_ptw_pmp_7_cfg_l(io_ptw_0_pmp_7_cfg_l),
		.io_ptw_pmp_7_cfg_a(io_ptw_0_pmp_7_cfg_a),
		.io_ptw_pmp_7_cfg_x(io_ptw_0_pmp_7_cfg_x),
		.io_ptw_pmp_7_cfg_w(io_ptw_0_pmp_7_cfg_w),
		.io_ptw_pmp_7_cfg_r(io_ptw_0_pmp_7_cfg_r),
		.io_ptw_pmp_7_addr(io_ptw_0_pmp_7_addr),
		.io_ptw_pmp_7_mask(io_ptw_0_pmp_7_mask),
		.io_exp_interrupt(io_exp_0_interrupt),
		.io_exp_flush_retry(io_exp_0_flush_retry),
		.io_exp_flush_skip(io_exp_0_flush_skip),
		.io_counter_event_signal_15(io_counter_event_signal_15),
		.io_counter_event_signal_16(io_counter_event_signal_16),
		.io_counter_event_signal_17(io_counter_event_signal_17)
	);
	RRArbiter_4 tlbArbOpt(
		.clock(clock),
		.io_in_0_ready(_tlbArbOpt_io_in_0_ready),
		.io_in_0_valid(tlbArbOpt_io_in_0_valid_REG),
		.io_in_0_bits_tlb_req_vaddr(tlbArbOpt_io_in_0_bits_REG_tlb_req_vaddr),
		.io_in_0_bits_tlb_req_passthrough(tlbArbOpt_io_in_0_bits_REG_tlb_req_passthrough),
		.io_in_0_bits_status_debug(tlbArbOpt_io_in_0_bits_REG_status_debug),
		.io_in_0_bits_status_mxr(tlbArbOpt_io_in_0_bits_REG_status_mxr),
		.io_in_1_ready(_tlbArbOpt_io_in_1_ready),
		.io_in_1_valid(tlbArbOpt_io_in_1_valid_REG),
		.io_in_1_bits_tlb_req_vaddr(tlbArbOpt_io_in_1_bits_REG_tlb_req_vaddr),
		.io_in_1_bits_status_debug(tlbArbOpt_io_in_1_bits_REG_status_debug),
		.io_in_1_bits_status_mxr(tlbArbOpt_io_in_1_bits_REG_status_mxr),
		.io_out_valid(_tlbArbOpt_io_out_valid),
		.io_out_bits_tlb_req_vaddr(_tlbArbOpt_io_out_bits_tlb_req_vaddr),
		.io_out_bits_tlb_req_passthrough(_tlbArbOpt_io_out_bits_tlb_req_passthrough),
		.io_out_bits_tlb_req_cmd(_tlbArbOpt_io_out_bits_tlb_req_cmd),
		.io_out_bits_status_debug(_tlbArbOpt_io_out_bits_status_debug),
		.io_out_bits_status_mxr(_tlbArbOpt_io_out_bits_status_mxr)
	);
	assign io_clients_0_resp_miss = (tlbReqFire ? _tlbs_0_io_resp_miss : ~io_clients_0_resp_miss_REG);
	assign io_clients_0_resp_paddr = (tlbReqFire ? _tlbs_0_io_resp_paddr : io_clients_0_resp_paddr_REG);
	assign io_clients_1_resp_miss = (tlbReqFire_1 ? _tlbs_0_io_resp_miss : ~io_clients_1_resp_miss_REG);
	assign io_clients_1_resp_paddr = (tlbReqFire_1 ? _tlbs_0_io_resp_paddr : io_clients_1_resp_paddr_REG);
endmodule
