Partition Merge report for am
Thu Aug 01 16:59:30 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge DSP Block Usage Summary
 10. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Partition Merge Summary                                                          ;
+------------------------------------+---------------------------------------------+
; Partition Merge Status             ; Successful - Thu Aug 01 16:59:30 2024       ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                      ; am                                          ;
; Top-level Entity Name              ; am                                          ;
; Family                             ; Cyclone IV E                                ;
; Total logic elements               ; 2,740                                       ;
;     Total combinational functions  ; 1,196                                       ;
;     Dedicated logic registers      ; 2,253                                       ;
; Total registers                    ; 2253                                        ;
; Total pins                         ; 46                                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 28,684                                      ;
; Embedded Multiplier 9-bit elements ; 10                                          ;
; Total PLLs                         ; 1                                           ;
+------------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Post-Fit               ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                                                                                                                                ;
+-----------------------------------+---------------+-----------+----------------+-------------------+---------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+
; Name                              ; Type          ; Status    ; Partition Name ; Netlist Type Used ; Actual Connection                                                               ; Details                                                                                                ;
+-----------------------------------+---------------+-----------+----------------+-------------------+---------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+
; DACA_CLK                          ; pre-synthesis ; connected ; Top            ; post-synthesis    ; mypll:inst|altpll:altpll_component|mypll_altpll:auto_generated|wire_pll1_clk[0] ; N/A                                                                                                    ;
; DAC_DATA1[0]                      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst1|da_out[0]                                                             ; N/A                                                                                                    ;
; DAC_DATA1[0]                      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst1|da_out[0]                                                             ; N/A                                                                                                    ;
; DAC_DATA1[10]                     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst1|da_out[10]                                                            ; N/A                                                                                                    ;
; DAC_DATA1[10]                     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst1|da_out[10]                                                            ; N/A                                                                                                    ;
; DAC_DATA1[11]                     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst1|da_out[11]                                                            ; N/A                                                                                                    ;
; DAC_DATA1[11]                     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst1|da_out[11]                                                            ; N/A                                                                                                    ;
; DAC_DATA1[12]                     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst1|da_out[12]                                                            ; N/A                                                                                                    ;
; DAC_DATA1[12]                     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst1|da_out[12]                                                            ; N/A                                                                                                    ;
; DAC_DATA1[13]                     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst1|da_out[13]                                                            ; N/A                                                                                                    ;
; DAC_DATA1[13]                     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst1|da_out[13]                                                            ; N/A                                                                                                    ;
; DAC_DATA1[1]                      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst1|da_out[1]                                                             ; N/A                                                                                                    ;
; DAC_DATA1[1]                      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst1|da_out[1]                                                             ; N/A                                                                                                    ;
; DAC_DATA1[2]                      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst1|da_out[2]                                                             ; N/A                                                                                                    ;
; DAC_DATA1[2]                      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst1|da_out[2]                                                             ; N/A                                                                                                    ;
; DAC_DATA1[3]                      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst1|da_out[3]                                                             ; N/A                                                                                                    ;
; DAC_DATA1[3]                      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst1|da_out[3]                                                             ; N/A                                                                                                    ;
; DAC_DATA1[4]                      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst1|da_out[4]                                                             ; N/A                                                                                                    ;
; DAC_DATA1[4]                      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst1|da_out[4]                                                             ; N/A                                                                                                    ;
; DAC_DATA1[5]                      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst1|da_out[5]                                                             ; N/A                                                                                                    ;
; DAC_DATA1[5]                      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst1|da_out[5]                                                             ; N/A                                                                                                    ;
; DAC_DATA1[6]                      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst1|da_out[6]                                                             ; N/A                                                                                                    ;
; DAC_DATA1[6]                      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst1|da_out[6]                                                             ; N/A                                                                                                    ;
; DAC_DATA1[7]                      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst1|da_out[7]                                                             ; N/A                                                                                                    ;
; DAC_DATA1[7]                      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst1|da_out[7]                                                             ; N/A                                                                                                    ;
; DAC_DATA1[8]                      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst1|da_out[8]                                                             ; N/A                                                                                                    ;
; DAC_DATA1[8]                      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst1|da_out[8]                                                             ; N/A                                                                                                    ;
; DAC_DATA1[9]                      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst1|da_out[9]                                                             ; N/A                                                                                                    ;
; DAC_DATA1[9]                      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst1|da_out[9]                                                             ; N/A                                                                                                    ;
; DAC_DATA2[0]                      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst4|da_out[0]                                                             ; N/A                                                                                                    ;
; DAC_DATA2[0]                      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst4|da_out[0]                                                             ; N/A                                                                                                    ;
; DAC_DATA2[10]                     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst4|da_out[10]                                                            ; N/A                                                                                                    ;
; DAC_DATA2[10]                     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst4|da_out[10]                                                            ; N/A                                                                                                    ;
; DAC_DATA2[11]                     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst4|da_out[11]                                                            ; N/A                                                                                                    ;
; DAC_DATA2[11]                     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst4|da_out[11]                                                            ; N/A                                                                                                    ;
; DAC_DATA2[12]                     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst4|da_out[12]                                                            ; N/A                                                                                                    ;
; DAC_DATA2[12]                     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst4|da_out[12]                                                            ; N/A                                                                                                    ;
; DAC_DATA2[13]                     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst4|da_out[13]                                                            ; N/A                                                                                                    ;
; DAC_DATA2[13]                     ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst4|da_out[13]                                                            ; N/A                                                                                                    ;
; DAC_DATA2[1]                      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst4|da_out[1]                                                             ; N/A                                                                                                    ;
; DAC_DATA2[1]                      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst4|da_out[1]                                                             ; N/A                                                                                                    ;
; DAC_DATA2[2]                      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst4|da_out[2]                                                             ; N/A                                                                                                    ;
; DAC_DATA2[2]                      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst4|da_out[2]                                                             ; N/A                                                                                                    ;
; DAC_DATA2[3]                      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst4|da_out[3]                                                             ; N/A                                                                                                    ;
; DAC_DATA2[3]                      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst4|da_out[3]                                                             ; N/A                                                                                                    ;
; DAC_DATA2[4]                      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst4|da_out[4]                                                             ; N/A                                                                                                    ;
; DAC_DATA2[4]                      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst4|da_out[4]                                                             ; N/A                                                                                                    ;
; DAC_DATA2[5]                      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst4|da_out[5]                                                             ; N/A                                                                                                    ;
; DAC_DATA2[5]                      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst4|da_out[5]                                                             ; N/A                                                                                                    ;
; DAC_DATA2[6]                      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst4|da_out[6]                                                             ; N/A                                                                                                    ;
; DAC_DATA2[6]                      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst4|da_out[6]                                                             ; N/A                                                                                                    ;
; DAC_DATA2[7]                      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst4|da_out[7]                                                             ; N/A                                                                                                    ;
; DAC_DATA2[7]                      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst4|da_out[7]                                                             ; N/A                                                                                                    ;
; DAC_DATA2[8]                      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst4|da_out[8]                                                             ; N/A                                                                                                    ;
; DAC_DATA2[8]                      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst4|da_out[8]                                                             ; N/A                                                                                                    ;
; DAC_DATA2[9]                      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst4|da_out[9]                                                             ; N/A                                                                                                    ;
; DAC_DATA2[9]                      ; pre-synthesis ; connected ; Top            ; post-synthesis    ; dac:inst4|da_out[9]                                                             ; N/A                                                                                                    ;
; data[0]                           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; data[0]                                                                         ; N/A                                                                                                    ;
; data[0]                           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; data[0]                                                                         ; N/A                                                                                                    ;
; data[1]                           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; data[1]                                                                         ; N/A                                                                                                    ;
; data[1]                           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; data[1]                                                                         ; N/A                                                                                                    ;
; data[2]                           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; data[2]                                                                         ; N/A                                                                                                    ;
; data[2]                           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; data[2]                                                                         ; N/A                                                                                                    ;
; data[3]                           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; data[3]                                                                         ; N/A                                                                                                    ;
; data[3]                           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; data[3]                                                                         ; N/A                                                                                                    ;
; data[4]                           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; data[4]                                                                         ; N/A                                                                                                    ;
; data[4]                           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; data[4]                                                                         ; N/A                                                                                                    ;
; data[5]                           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; data[5]                                                                         ; N/A                                                                                                    ;
; data[5]                           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; data[5]                                                                         ; N/A                                                                                                    ;
; data[6]                           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; data[6]                                                                         ; N/A                                                                                                    ;
; data[6]                           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; data[6]                                                                         ; N/A                                                                                                    ;
; data[7]                           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; data[7]                                                                         ; N/A                                                                                                    ;
; data[7]                           ; pre-synthesis ; connected ; Top            ; post-synthesis    ; data[7]                                                                         ; N/A                                                                                                    ;
; en                                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; en                                                                              ; N/A                                                                                                    ;
; en                                ; pre-synthesis ; connected ; Top            ; post-synthesis    ; en                                                                              ; N/A                                                                                                    ;
; mydacmult:inst20|datab[0]         ; pre-synthesis ; connected ; Top            ; post-synthesis    ; mylogic:inst11|dac1_coe[0]                                                      ; N/A                                                                                                    ;
; mydacmult:inst20|datab[0]         ; pre-synthesis ; connected ; Top            ; post-synthesis    ; mylogic:inst11|dac1_coe[0]                                                      ; N/A                                                                                                    ;
; mydacmult:inst20|datab[1]         ; pre-synthesis ; connected ; Top            ; post-synthesis    ; mylogic:inst11|dac1_coe[1]                                                      ; N/A                                                                                                    ;
; mydacmult:inst20|datab[1]         ; pre-synthesis ; connected ; Top            ; post-synthesis    ; mylogic:inst11|dac1_coe[1]                                                      ; N/A                                                                                                    ;
; mydacmult:inst20|datab[2]         ; pre-synthesis ; connected ; Top            ; post-synthesis    ; mylogic:inst11|dac1_coe[2]                                                      ; N/A                                                                                                    ;
; mydacmult:inst20|datab[2]         ; pre-synthesis ; connected ; Top            ; post-synthesis    ; mylogic:inst11|dac1_coe[2]                                                      ; N/A                                                                                                    ;
; mydacmult:inst20|datab[3]         ; pre-synthesis ; connected ; Top            ; post-synthesis    ; mylogic:inst11|dac1_coe[3]                                                      ; N/A                                                                                                    ;
; mydacmult:inst20|datab[3]         ; pre-synthesis ; connected ; Top            ; post-synthesis    ; mylogic:inst11|dac1_coe[3]                                                      ; N/A                                                                                                    ;
; mydacmult:inst20|datab[4]         ; pre-synthesis ; connected ; Top            ; post-synthesis    ; mylogic:inst11|dac1_coe[4]                                                      ; N/A                                                                                                    ;
; mydacmult:inst20|datab[4]         ; pre-synthesis ; connected ; Top            ; post-synthesis    ; mylogic:inst11|dac1_coe[4]                                                      ; N/A                                                                                                    ;
; mydacmult:inst20|datab[5]         ; pre-synthesis ; connected ; Top            ; post-synthesis    ; mylogic:inst11|dac1_coe[5]                                                      ; N/A                                                                                                    ;
; mydacmult:inst20|datab[5]         ; pre-synthesis ; connected ; Top            ; post-synthesis    ; mylogic:inst11|dac1_coe[5]                                                      ; N/A                                                                                                    ;
; mydacmult:inst20|datab[6]         ; pre-synthesis ; connected ; Top            ; post-synthesis    ; mylogic:inst11|dac1_coe[6]                                                      ; N/A                                                                                                    ;
; mydacmult:inst20|datab[6]         ; pre-synthesis ; connected ; Top            ; post-synthesis    ; mylogic:inst11|dac1_coe[6]                                                      ; N/A                                                                                                    ;
; mydacmult:inst20|datab[7]         ; pre-synthesis ; connected ; Top            ; post-synthesis    ; mylogic:inst11|dac1_coe[7]                                                      ; N/A                                                                                                    ;
; mydacmult:inst20|datab[7]         ; pre-synthesis ; connected ; Top            ; post-synthesis    ; mylogic:inst11|dac1_coe[7]                                                      ; N/A                                                                                                    ;
; mydacmult:inst20|datab[8]         ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                             ; N/A                                                                                                    ;
; mydacmult:inst20|datab[8]         ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                             ; N/A                                                                                                    ;
; mydacmult:inst22|datab[0]         ; pre-synthesis ; connected ; Top            ; post-synthesis    ; mylogic:inst11|dac2_coe[0]                                                      ; N/A                                                                                                    ;
; mydacmult:inst22|datab[0]         ; pre-synthesis ; connected ; Top            ; post-synthesis    ; mylogic:inst11|dac2_coe[0]                                                      ; N/A                                                                                                    ;
; mydacmult:inst22|datab[1]         ; pre-synthesis ; connected ; Top            ; post-synthesis    ; mylogic:inst11|dac2_coe[1]                                                      ; N/A                                                                                                    ;
; mydacmult:inst22|datab[1]         ; pre-synthesis ; connected ; Top            ; post-synthesis    ; mylogic:inst11|dac2_coe[1]                                                      ; N/A                                                                                                    ;
; mydacmult:inst22|datab[2]         ; pre-synthesis ; connected ; Top            ; post-synthesis    ; mylogic:inst11|dac2_coe[2]                                                      ; N/A                                                                                                    ;
; mydacmult:inst22|datab[2]         ; pre-synthesis ; connected ; Top            ; post-synthesis    ; mylogic:inst11|dac2_coe[2]                                                      ; N/A                                                                                                    ;
; mydacmult:inst22|datab[3]         ; pre-synthesis ; connected ; Top            ; post-synthesis    ; mylogic:inst11|dac2_coe[3]                                                      ; N/A                                                                                                    ;
; mydacmult:inst22|datab[3]         ; pre-synthesis ; connected ; Top            ; post-synthesis    ; mylogic:inst11|dac2_coe[3]                                                      ; N/A                                                                                                    ;
; mydacmult:inst22|datab[4]         ; pre-synthesis ; connected ; Top            ; post-synthesis    ; mylogic:inst11|dac2_coe[4]                                                      ; N/A                                                                                                    ;
; mydacmult:inst22|datab[4]         ; pre-synthesis ; connected ; Top            ; post-synthesis    ; mylogic:inst11|dac2_coe[4]                                                      ; N/A                                                                                                    ;
; mydacmult:inst22|datab[5]         ; pre-synthesis ; connected ; Top            ; post-synthesis    ; mylogic:inst11|dac2_coe[5]                                                      ; N/A                                                                                                    ;
; mydacmult:inst22|datab[5]         ; pre-synthesis ; connected ; Top            ; post-synthesis    ; mylogic:inst11|dac2_coe[5]                                                      ; N/A                                                                                                    ;
; mydacmult:inst22|datab[6]         ; pre-synthesis ; connected ; Top            ; post-synthesis    ; mylogic:inst11|dac2_coe[6]                                                      ; N/A                                                                                                    ;
; mydacmult:inst22|datab[6]         ; pre-synthesis ; connected ; Top            ; post-synthesis    ; mylogic:inst11|dac2_coe[6]                                                      ; N/A                                                                                                    ;
; mydacmult:inst22|datab[7]         ; pre-synthesis ; connected ; Top            ; post-synthesis    ; mylogic:inst11|dac2_coe[7]                                                      ; N/A                                                                                                    ;
; mydacmult:inst22|datab[7]         ; pre-synthesis ; connected ; Top            ; post-synthesis    ; mylogic:inst11|dac2_coe[7]                                                      ; N/A                                                                                                    ;
; mydacmult:inst22|datab[8]         ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                             ; N/A                                                                                                    ;
; mydacmult:inst22|datab[8]         ; pre-synthesis ; connected ; Top            ; post-synthesis    ; GND                                                                             ; N/A                                                                                                    ;
; sel[0]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; sel[0]                                                                          ; N/A                                                                                                    ;
; sel[0]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; sel[0]                                                                          ; N/A                                                                                                    ;
; sel[1]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; sel[1]                                                                          ; N/A                                                                                                    ;
; sel[1]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; sel[1]                                                                          ; N/A                                                                                                    ;
; sel[2]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; sel[2]                                                                          ; N/A                                                                                                    ;
; sel[2]                            ; pre-synthesis ; connected ; Top            ; post-synthesis    ; sel[2]                                                                          ; N/A                                                                                                    ;
; dds:inst35|sin_out[0]             ; post-fitting  ; connected ; Top            ; post-synthesis    ; dds:inst35|sin_out[0]                                                           ; N/A                                                                                                    ;
; dds:inst35|sin_out[0]             ; post-fitting  ; connected ; Top            ; post-synthesis    ; dds:inst35|sin_out[0]                                                           ; N/A                                                                                                    ;
; dds:inst35|sin_out[10]            ; post-fitting  ; connected ; Top            ; post-synthesis    ; dds:inst35|sin_out[10]                                                          ; N/A                                                                                                    ;
; dds:inst35|sin_out[10]            ; post-fitting  ; connected ; Top            ; post-synthesis    ; dds:inst35|sin_out[10]                                                          ; N/A                                                                                                    ;
; dds:inst35|sin_out[11]            ; post-fitting  ; connected ; Top            ; post-synthesis    ; dds:inst35|sin_out[11]                                                          ; N/A                                                                                                    ;
; dds:inst35|sin_out[11]            ; post-fitting  ; connected ; Top            ; post-synthesis    ; dds:inst35|sin_out[11]                                                          ; N/A                                                                                                    ;
; dds:inst35|sin_out[12]            ; post-fitting  ; connected ; Top            ; post-synthesis    ; dds:inst35|sin_out[12]                                                          ; N/A                                                                                                    ;
; dds:inst35|sin_out[12]            ; post-fitting  ; connected ; Top            ; post-synthesis    ; dds:inst35|sin_out[12]                                                          ; N/A                                                                                                    ;
; dds:inst35|sin_out[13]            ; post-fitting  ; connected ; Top            ; post-synthesis    ; dds:inst35|sin_out[13]                                                          ; N/A                                                                                                    ;
; dds:inst35|sin_out[13]            ; post-fitting  ; connected ; Top            ; post-synthesis    ; dds:inst35|sin_out[13]                                                          ; N/A                                                                                                    ;
; dds:inst35|sin_out[1]             ; post-fitting  ; connected ; Top            ; post-synthesis    ; dds:inst35|sin_out[1]                                                           ; N/A                                                                                                    ;
; dds:inst35|sin_out[1]             ; post-fitting  ; connected ; Top            ; post-synthesis    ; dds:inst35|sin_out[1]                                                           ; N/A                                                                                                    ;
; dds:inst35|sin_out[2]             ; post-fitting  ; connected ; Top            ; post-synthesis    ; dds:inst35|sin_out[2]                                                           ; N/A                                                                                                    ;
; dds:inst35|sin_out[2]             ; post-fitting  ; connected ; Top            ; post-synthesis    ; dds:inst35|sin_out[2]                                                           ; N/A                                                                                                    ;
; dds:inst35|sin_out[3]             ; post-fitting  ; connected ; Top            ; post-synthesis    ; dds:inst35|sin_out[3]                                                           ; N/A                                                                                                    ;
; dds:inst35|sin_out[3]             ; post-fitting  ; connected ; Top            ; post-synthesis    ; dds:inst35|sin_out[3]                                                           ; N/A                                                                                                    ;
; dds:inst35|sin_out[4]             ; post-fitting  ; connected ; Top            ; post-synthesis    ; dds:inst35|sin_out[4]                                                           ; N/A                                                                                                    ;
; dds:inst35|sin_out[4]             ; post-fitting  ; connected ; Top            ; post-synthesis    ; dds:inst35|sin_out[4]                                                           ; N/A                                                                                                    ;
; dds:inst35|sin_out[5]             ; post-fitting  ; connected ; Top            ; post-synthesis    ; dds:inst35|sin_out[5]                                                           ; N/A                                                                                                    ;
; dds:inst35|sin_out[5]             ; post-fitting  ; connected ; Top            ; post-synthesis    ; dds:inst35|sin_out[5]                                                           ; N/A                                                                                                    ;
; dds:inst35|sin_out[6]             ; post-fitting  ; connected ; Top            ; post-synthesis    ; dds:inst35|sin_out[6]                                                           ; N/A                                                                                                    ;
; dds:inst35|sin_out[6]             ; post-fitting  ; connected ; Top            ; post-synthesis    ; dds:inst35|sin_out[6]                                                           ; N/A                                                                                                    ;
; dds:inst35|sin_out[7]             ; post-fitting  ; connected ; Top            ; post-synthesis    ; dds:inst35|sin_out[7]                                                           ; N/A                                                                                                    ;
; dds:inst35|sin_out[7]             ; post-fitting  ; connected ; Top            ; post-synthesis    ; dds:inst35|sin_out[7]                                                           ; N/A                                                                                                    ;
; dds:inst35|sin_out[8]             ; post-fitting  ; connected ; Top            ; post-synthesis    ; dds:inst35|sin_out[8]                                                           ; N/A                                                                                                    ;
; dds:inst35|sin_out[8]             ; post-fitting  ; connected ; Top            ; post-synthesis    ; dds:inst35|sin_out[8]                                                           ; N/A                                                                                                    ;
; dds:inst35|sin_out[9]             ; post-fitting  ; connected ; Top            ; post-synthesis    ; dds:inst35|sin_out[9]                                                           ; N/A                                                                                                    ;
; dds:inst35|sin_out[9]             ; post-fitting  ; connected ; Top            ; post-synthesis    ; dds:inst35|sin_out[9]                                                           ; N/A                                                                                                    ;
; mylogic:inst11|coe_a[0]           ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|coe_a[0]                                                         ; N/A                                                                                                    ;
; mylogic:inst11|coe_a[0]           ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|coe_a[0]                                                         ; N/A                                                                                                    ;
; mylogic:inst11|coe_a[1]           ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|coe_a[1]                                                         ; N/A                                                                                                    ;
; mylogic:inst11|coe_a[1]           ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|coe_a[1]                                                         ; N/A                                                                                                    ;
; mylogic:inst11|coe_a[2]           ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|coe_a[2]                                                         ; N/A                                                                                                    ;
; mylogic:inst11|coe_a[2]           ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|coe_a[2]                                                         ; N/A                                                                                                    ;
; mylogic:inst11|coe_a[3]           ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|coe_a[3]                                                         ; N/A                                                                                                    ;
; mylogic:inst11|coe_a[3]           ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|coe_a[3]                                                         ; N/A                                                                                                    ;
; mylogic:inst11|coe_a[4]           ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|coe_a[4]                                                         ; N/A                                                                                                    ;
; mylogic:inst11|coe_a[4]           ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|coe_a[4]                                                         ; N/A                                                                                                    ;
; mylogic:inst11|coe_a[5]           ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|coe_a[5]                                                         ; N/A                                                                                                    ;
; mylogic:inst11|coe_a[5]           ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|coe_a[5]                                                         ; N/A                                                                                                    ;
; mylogic:inst11|coe_a[6]           ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|coe_a[6]                                                         ; N/A                                                                                                    ;
; mylogic:inst11|coe_a[6]           ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|coe_a[6]                                                         ; N/A                                                                                                    ;
; mylogic:inst11|coe_a[7]           ; post-fitting  ; missing   ; Top            ; post-synthesis    ; GND                                                                             ; A newer post-synthesis netlist was used.  Recompile again after fitting to succesfully tap the signal. ;
; mylogic:inst11|coe_a[7]           ; post-fitting  ; missing   ; Top            ; post-synthesis    ; GND                                                                             ; A newer post-synthesis netlist was used.  Recompile again after fitting to succesfully tap the signal. ;
; mylogic:inst11|coe_a_tmp[0]       ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|coe_a_tmp[0]                                                     ; N/A                                                                                                    ;
; mylogic:inst11|coe_a_tmp[0]       ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|coe_a_tmp[0]                                                     ; N/A                                                                                                    ;
; mylogic:inst11|coe_a_tmp[1]       ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|coe_a_tmp[1]                                                     ; N/A                                                                                                    ;
; mylogic:inst11|coe_a_tmp[1]       ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|coe_a_tmp[1]                                                     ; N/A                                                                                                    ;
; mylogic:inst11|coe_a_tmp[2]       ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|coe_a_tmp[2]                                                     ; N/A                                                                                                    ;
; mylogic:inst11|coe_a_tmp[2]       ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|coe_a_tmp[2]                                                     ; N/A                                                                                                    ;
; mylogic:inst11|coe_a_tmp[3]       ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|coe_a_tmp[3]                                                     ; N/A                                                                                                    ;
; mylogic:inst11|coe_a_tmp[3]       ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|coe_a_tmp[3]                                                     ; N/A                                                                                                    ;
; mylogic:inst11|coe_a_tmp[4]       ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|coe_a_tmp[4]                                                     ; N/A                                                                                                    ;
; mylogic:inst11|coe_a_tmp[4]       ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|coe_a_tmp[4]                                                     ; N/A                                                                                                    ;
; mylogic:inst11|coe_a_tmp[5]       ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|coe_a_tmp[5]                                                     ; N/A                                                                                                    ;
; mylogic:inst11|coe_a_tmp[5]       ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|coe_a_tmp[5]                                                     ; N/A                                                                                                    ;
; mylogic:inst11|coe_a_tmp[6]       ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|coe_a_tmp[6]                                                     ; N/A                                                                                                    ;
; mylogic:inst11|coe_a_tmp[6]       ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|coe_a_tmp[6]                                                     ; N/A                                                                                                    ;
; mylogic:inst11|coe_a_tmp[7]       ; post-fitting  ; missing   ; Top            ; post-synthesis    ; GND                                                                             ; A newer post-synthesis netlist was used.  Recompile again after fitting to succesfully tap the signal. ;
; mylogic:inst11|coe_a_tmp[7]       ; post-fitting  ; missing   ; Top            ; post-synthesis    ; GND                                                                             ; A newer post-synthesis netlist was used.  Recompile again after fitting to succesfully tap the signal. ;
; mylogic:inst11|delay[0]           ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|delay[0]                                                         ; N/A                                                                                                    ;
; mylogic:inst11|delay[0]           ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|delay[0]                                                         ; N/A                                                                                                    ;
; mylogic:inst11|delay[1]           ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|delay[1]                                                         ; N/A                                                                                                    ;
; mylogic:inst11|delay[1]           ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|delay[1]                                                         ; N/A                                                                                                    ;
; mylogic:inst11|delay[2]           ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|delay[2]                                                         ; N/A                                                                                                    ;
; mylogic:inst11|delay[2]           ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|delay[2]                                                         ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[0]      ; post-fitting  ; missing   ; Top            ; post-synthesis    ; GND                                                                             ; A newer post-synthesis netlist was used.  Recompile again after fitting to succesfully tap the signal. ;
; mylogic:inst11|freqWord_1[0]      ; post-fitting  ; missing   ; Top            ; post-synthesis    ; GND                                                                             ; A newer post-synthesis netlist was used.  Recompile again after fitting to succesfully tap the signal. ;
; mylogic:inst11|freqWord_1[10]     ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[10]                                                   ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[10]     ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[10]                                                   ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[11]     ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[11]                                                   ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[11]     ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[11]                                                   ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[12]     ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[12]                                                   ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[12]     ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[12]                                                   ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[13]     ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[13]                                                   ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[13]     ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[13]                                                   ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[14]     ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[14]                                                   ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[14]     ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[14]                                                   ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[15]     ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[15]                                                   ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[15]     ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[15]                                                   ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[16]     ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[16]                                                   ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[16]     ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[16]                                                   ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[17]     ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[17]                                                   ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[17]     ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[17]                                                   ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[18]     ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[18]                                                   ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[18]     ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[18]                                                   ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[19]     ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[19]                                                   ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[19]     ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[19]                                                   ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[1]      ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[1]                                                    ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[1]      ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[1]                                                    ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[20]     ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[20]                                                   ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[20]     ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[20]                                                   ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[21]     ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[21]                                                   ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[21]     ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[21]                                                   ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[22]     ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[22]                                                   ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[22]     ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[22]                                                   ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[23]     ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[23]                                                   ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[23]     ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[23]                                                   ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[24]     ; post-fitting  ; missing   ; Top            ; post-synthesis    ; GND                                                                             ; A newer post-synthesis netlist was used.  Recompile again after fitting to succesfully tap the signal. ;
; mylogic:inst11|freqWord_1[24]     ; post-fitting  ; missing   ; Top            ; post-synthesis    ; GND                                                                             ; A newer post-synthesis netlist was used.  Recompile again after fitting to succesfully tap the signal. ;
; mylogic:inst11|freqWord_1[25]     ; post-fitting  ; missing   ; Top            ; post-synthesis    ; GND                                                                             ; A newer post-synthesis netlist was used.  Recompile again after fitting to succesfully tap the signal. ;
; mylogic:inst11|freqWord_1[25]     ; post-fitting  ; missing   ; Top            ; post-synthesis    ; GND                                                                             ; A newer post-synthesis netlist was used.  Recompile again after fitting to succesfully tap the signal. ;
; mylogic:inst11|freqWord_1[26]     ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[26]                                                   ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[26]     ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[26]                                                   ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[27]     ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[27]                                                   ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[27]     ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[27]                                                   ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[28]     ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[28]                                                   ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[28]     ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[28]                                                   ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[29]     ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[29]                                                   ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[29]     ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[29]                                                   ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[2]      ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[2]                                                    ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[2]      ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[2]                                                    ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[30]     ; post-fitting  ; missing   ; Top            ; post-synthesis    ; GND                                                                             ; A newer post-synthesis netlist was used.  Recompile again after fitting to succesfully tap the signal. ;
; mylogic:inst11|freqWord_1[30]     ; post-fitting  ; missing   ; Top            ; post-synthesis    ; GND                                                                             ; A newer post-synthesis netlist was used.  Recompile again after fitting to succesfully tap the signal. ;
; mylogic:inst11|freqWord_1[31]     ; post-fitting  ; missing   ; Top            ; post-synthesis    ; GND                                                                             ; A newer post-synthesis netlist was used.  Recompile again after fitting to succesfully tap the signal. ;
; mylogic:inst11|freqWord_1[31]     ; post-fitting  ; missing   ; Top            ; post-synthesis    ; GND                                                                             ; A newer post-synthesis netlist was used.  Recompile again after fitting to succesfully tap the signal. ;
; mylogic:inst11|freqWord_1[3]      ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[3]                                                    ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[3]      ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[3]                                                    ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[4]      ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[4]                                                    ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[4]      ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[4]                                                    ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[5]      ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[5]                                                    ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[5]      ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[5]                                                    ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[6]      ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[6]                                                    ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[6]      ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[6]                                                    ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[7]      ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[7]                                                    ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[7]      ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[7]                                                    ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[8]      ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[8]                                                    ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[8]      ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[8]                                                    ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[9]      ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[9]                                                    ; N/A                                                                                                    ;
; mylogic:inst11|freqWord_1[9]      ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|freqWord_1[9]                                                    ; N/A                                                                                                    ;
; mylogic:inst11|phaseWord_1[0]     ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|phaseWord_1[0]                                                   ; N/A                                                                                                    ;
; mylogic:inst11|phaseWord_1[0]     ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|phaseWord_1[0]                                                   ; N/A                                                                                                    ;
; mylogic:inst11|phaseWord_1[1]     ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|phaseWord_1[1]                                                   ; N/A                                                                                                    ;
; mylogic:inst11|phaseWord_1[1]     ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|phaseWord_1[1]                                                   ; N/A                                                                                                    ;
; mylogic:inst11|phaseWord_1[2]     ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|phaseWord_1[2]                                                   ; N/A                                                                                                    ;
; mylogic:inst11|phaseWord_1[2]     ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|phaseWord_1[2]                                                   ; N/A                                                                                                    ;
; mylogic:inst11|phaseWord_1[3]     ; post-fitting  ; missing   ; Top            ; post-synthesis    ; GND                                                                             ; A newer post-synthesis netlist was used.  Recompile again after fitting to succesfully tap the signal. ;
; mylogic:inst11|phaseWord_1[3]     ; post-fitting  ; missing   ; Top            ; post-synthesis    ; GND                                                                             ; A newer post-synthesis netlist was used.  Recompile again after fitting to succesfully tap the signal. ;
; mylogic:inst11|phaseWord_1[4]     ; post-fitting  ; missing   ; Top            ; post-synthesis    ; GND                                                                             ; A newer post-synthesis netlist was used.  Recompile again after fitting to succesfully tap the signal. ;
; mylogic:inst11|phaseWord_1[4]     ; post-fitting  ; missing   ; Top            ; post-synthesis    ; GND                                                                             ; A newer post-synthesis netlist was used.  Recompile again after fitting to succesfully tap the signal. ;
; mylogic:inst11|phaseWord_1[5]     ; post-fitting  ; missing   ; Top            ; post-synthesis    ; GND                                                                             ; A newer post-synthesis netlist was used.  Recompile again after fitting to succesfully tap the signal. ;
; mylogic:inst11|phaseWord_1[5]     ; post-fitting  ; missing   ; Top            ; post-synthesis    ; GND                                                                             ; A newer post-synthesis netlist was used.  Recompile again after fitting to succesfully tap the signal. ;
; mylogic:inst11|phaseWord_1[6]     ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|phaseWord_1[6]                                                   ; N/A                                                                                                    ;
; mylogic:inst11|phaseWord_1[6]     ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|phaseWord_1[6]                                                   ; N/A                                                                                                    ;
; mylogic:inst11|phaseWord_1[7]     ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|phaseWord_1[7]                                                   ; N/A                                                                                                    ;
; mylogic:inst11|phaseWord_1[7]     ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|phaseWord_1[7]                                                   ; N/A                                                                                                    ;
; mylogic:inst11|phaseWord_1_tmp[0] ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|phaseWord_1_tmp[0]                                               ; N/A                                                                                                    ;
; mylogic:inst11|phaseWord_1_tmp[0] ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|phaseWord_1_tmp[0]                                               ; N/A                                                                                                    ;
; mylogic:inst11|phaseWord_1_tmp[1] ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|phaseWord_1_tmp[1]                                               ; N/A                                                                                                    ;
; mylogic:inst11|phaseWord_1_tmp[1] ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|phaseWord_1_tmp[1]                                               ; N/A                                                                                                    ;
; mylogic:inst11|phaseWord_1_tmp[2] ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|phaseWord_1_tmp[2]                                               ; N/A                                                                                                    ;
; mylogic:inst11|phaseWord_1_tmp[2] ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|phaseWord_1_tmp[2]                                               ; N/A                                                                                                    ;
; mylogic:inst11|phaseWord_1_tmp[3] ; post-fitting  ; missing   ; Top            ; post-synthesis    ; GND                                                                             ; A newer post-synthesis netlist was used.  Recompile again after fitting to succesfully tap the signal. ;
; mylogic:inst11|phaseWord_1_tmp[3] ; post-fitting  ; missing   ; Top            ; post-synthesis    ; GND                                                                             ; A newer post-synthesis netlist was used.  Recompile again after fitting to succesfully tap the signal. ;
; mylogic:inst11|phaseWord_1_tmp[4] ; post-fitting  ; missing   ; Top            ; post-synthesis    ; GND                                                                             ; A newer post-synthesis netlist was used.  Recompile again after fitting to succesfully tap the signal. ;
; mylogic:inst11|phaseWord_1_tmp[4] ; post-fitting  ; missing   ; Top            ; post-synthesis    ; GND                                                                             ; A newer post-synthesis netlist was used.  Recompile again after fitting to succesfully tap the signal. ;
; mylogic:inst11|phaseWord_1_tmp[5] ; post-fitting  ; missing   ; Top            ; post-synthesis    ; GND                                                                             ; A newer post-synthesis netlist was used.  Recompile again after fitting to succesfully tap the signal. ;
; mylogic:inst11|phaseWord_1_tmp[5] ; post-fitting  ; missing   ; Top            ; post-synthesis    ; GND                                                                             ; A newer post-synthesis netlist was used.  Recompile again after fitting to succesfully tap the signal. ;
; mylogic:inst11|phaseWord_1_tmp[6] ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|phaseWord_1_tmp[6]                                               ; N/A                                                                                                    ;
; mylogic:inst11|phaseWord_1_tmp[6] ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|phaseWord_1_tmp[6]                                               ; N/A                                                                                                    ;
; mylogic:inst11|phaseWord_1_tmp[7] ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|phaseWord_1_tmp[7]                                               ; N/A                                                                                                    ;
; mylogic:inst11|phaseWord_1_tmp[7] ; post-fitting  ; connected ; Top            ; post-synthesis    ; mylogic:inst11|phaseWord_1_tmp[7]                                               ; N/A                                                                                                    ;
+-----------------------------------+---------------+-----------+----------------+-------------------+---------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                     ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top   ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
; Estimated Total logic elements              ; 441   ; 145              ; 2225                           ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Total combinational functions               ; 331   ; 119              ; 746                            ; 0                              ;
; Logic element usage by number of LUT inputs ;       ;                  ;                                ;                                ;
;     -- 4 input functions                    ; 70    ; 51               ; 425                            ; 0                              ;
;     -- 3 input functions                    ; 202   ; 32               ; 220                            ; 0                              ;
;     -- <=2 input functions                  ; 59    ; 36               ; 101                            ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Logic elements by mode                      ;       ;                  ;                                ;                                ;
;     -- normal mode                          ; 248   ; 111              ; 677                            ; 0                              ;
;     -- arithmetic mode                      ; 83    ; 8                ; 69                             ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Total registers                             ; 220   ; 90               ; 1943                           ; 0                              ;
;     -- Dedicated logic registers            ; 220   ; 90               ; 1943                           ; 0                              ;
;     -- I/O registers                        ; 0     ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Virtual pins                                ; 0     ; 0                ; 0                              ; 0                              ;
; I/O pins                                    ; 46    ; 0                ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 10    ; 0                ; 0                              ; 0                              ;
; Total memory bits                           ; 10892 ; 0                ; 17792                          ; 0                              ;
; Total RAM block bits                        ; 0     ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 1     ; 0                ; 0                              ; 0                              ;
; PLL                                         ; 0     ; 0                ; 0                              ; 1                              ;
;                                             ;       ;                  ;                                ;                                ;
; Connections                                 ;       ;                  ;                                ;                                ;
;     -- Input Connections                    ; 337   ; 133              ; 2775                           ; 1                              ;
;     -- Registered Input Connections         ; 332   ; 101              ; 2240                           ; 0                              ;
;     -- Output Connections                   ; 1277  ; 281              ; 1                              ; 1687                           ;
;     -- Registered Output Connections        ; 84    ; 280              ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Internal Connections                        ;       ;                  ;                                ;                                ;
;     -- Total Connections                    ; 3735  ; 942              ; 10623                          ; 1689                           ;
;     -- Registered Connections               ; 1011  ; 721              ; 8129                           ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; External Connections                        ;       ;                  ;                                ;                                ;
;     -- Top                                  ; 0     ; 123              ; 1154                           ; 337                            ;
;     -- sld_hub:auto_hub                     ; 123   ; 20               ; 271                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 1154  ; 271              ; 0                              ; 1351                           ;
;     -- hard_block:auto_generated_inst       ; 337   ; 0                ; 1351                           ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Partition Interface                         ;       ;                  ;                                ;                                ;
;     -- Input Ports                          ; 17    ; 21               ; 337                            ; 1                              ;
;     -- Output Ports                         ; 51    ; 39               ; 290                            ; 1                              ;
;     -- Bidir Ports                          ; 0     ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Registered Ports                            ;       ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0     ; 4                ; 283                            ; 0                              ;
;     -- Registered Output Ports              ; 0     ; 28               ; 279                            ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Port Connectivity                           ;       ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0     ; 1                ; 30                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0     ; 1                ; 0                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0     ; 0                ; 0                              ; 0                              ;
;     -- Output Ports driven by VCC           ; 0     ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Source           ; 0     ; 1                ; 35                             ; 0                              ;
;     -- Output Ports with no Source          ; 0     ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0     ; 2                ; 40                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0     ; 15               ; 279                            ; 0                              ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+----------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                               ;
+-----------------------------------+-----------+---------------+----------+-------------+
; Name                              ; Partition ; Type          ; Location ; Status      ;
+-----------------------------------+-----------+---------------+----------+-------------+
; CLK                               ; Top       ; Input Port    ; n/a      ;             ;
;     -- CLK                        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- CLK~input                  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; DACA_CLK                          ; Top       ; Output Port   ; n/a      ;             ;
;     -- DACA_CLK                   ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- DACA_CLK~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; DACA_WRT                          ; Top       ; Output Port   ; n/a      ;             ;
;     -- DACA_WRT                   ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- DACA_WRT~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; DACB_CLK                          ; Top       ; Output Port   ; n/a      ;             ;
;     -- DACB_CLK                   ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- DACB_CLK~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; DACB_WRT                          ; Top       ; Output Port   ; n/a      ;             ;
;     -- DACB_WRT                   ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- DACB_WRT~output            ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; DAC_DATA1[0]                      ; Top       ; Output Port   ; n/a      ;             ;
;     -- DAC_DATA1[0]               ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- DAC_DATA1[0]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; DAC_DATA1[10]                     ; Top       ; Output Port   ; n/a      ;             ;
;     -- DAC_DATA1[10]              ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- DAC_DATA1[10]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; DAC_DATA1[11]                     ; Top       ; Output Port   ; n/a      ;             ;
;     -- DAC_DATA1[11]              ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- DAC_DATA1[11]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; DAC_DATA1[12]                     ; Top       ; Output Port   ; n/a      ;             ;
;     -- DAC_DATA1[12]              ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- DAC_DATA1[12]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; DAC_DATA1[13]                     ; Top       ; Output Port   ; n/a      ;             ;
;     -- DAC_DATA1[13]              ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- DAC_DATA1[13]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; DAC_DATA1[1]                      ; Top       ; Output Port   ; n/a      ;             ;
;     -- DAC_DATA1[1]               ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- DAC_DATA1[1]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; DAC_DATA1[2]                      ; Top       ; Output Port   ; n/a      ;             ;
;     -- DAC_DATA1[2]               ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- DAC_DATA1[2]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; DAC_DATA1[3]                      ; Top       ; Output Port   ; n/a      ;             ;
;     -- DAC_DATA1[3]               ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- DAC_DATA1[3]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; DAC_DATA1[4]                      ; Top       ; Output Port   ; n/a      ;             ;
;     -- DAC_DATA1[4]               ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- DAC_DATA1[4]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; DAC_DATA1[5]                      ; Top       ; Output Port   ; n/a      ;             ;
;     -- DAC_DATA1[5]               ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- DAC_DATA1[5]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; DAC_DATA1[6]                      ; Top       ; Output Port   ; n/a      ;             ;
;     -- DAC_DATA1[6]               ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- DAC_DATA1[6]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; DAC_DATA1[7]                      ; Top       ; Output Port   ; n/a      ;             ;
;     -- DAC_DATA1[7]               ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- DAC_DATA1[7]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; DAC_DATA1[8]                      ; Top       ; Output Port   ; n/a      ;             ;
;     -- DAC_DATA1[8]               ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- DAC_DATA1[8]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; DAC_DATA1[9]                      ; Top       ; Output Port   ; n/a      ;             ;
;     -- DAC_DATA1[9]               ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- DAC_DATA1[9]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; DAC_DATA2[0]                      ; Top       ; Output Port   ; n/a      ;             ;
;     -- DAC_DATA2[0]               ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- DAC_DATA2[0]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; DAC_DATA2[10]                     ; Top       ; Output Port   ; n/a      ;             ;
;     -- DAC_DATA2[10]              ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- DAC_DATA2[10]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; DAC_DATA2[11]                     ; Top       ; Output Port   ; n/a      ;             ;
;     -- DAC_DATA2[11]              ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- DAC_DATA2[11]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; DAC_DATA2[12]                     ; Top       ; Output Port   ; n/a      ;             ;
;     -- DAC_DATA2[12]              ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- DAC_DATA2[12]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; DAC_DATA2[13]                     ; Top       ; Output Port   ; n/a      ;             ;
;     -- DAC_DATA2[13]              ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- DAC_DATA2[13]~output       ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; DAC_DATA2[1]                      ; Top       ; Output Port   ; n/a      ;             ;
;     -- DAC_DATA2[1]               ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- DAC_DATA2[1]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; DAC_DATA2[2]                      ; Top       ; Output Port   ; n/a      ;             ;
;     -- DAC_DATA2[2]               ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- DAC_DATA2[2]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; DAC_DATA2[3]                      ; Top       ; Output Port   ; n/a      ;             ;
;     -- DAC_DATA2[3]               ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- DAC_DATA2[3]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; DAC_DATA2[4]                      ; Top       ; Output Port   ; n/a      ;             ;
;     -- DAC_DATA2[4]               ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- DAC_DATA2[4]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; DAC_DATA2[5]                      ; Top       ; Output Port   ; n/a      ;             ;
;     -- DAC_DATA2[5]               ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- DAC_DATA2[5]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; DAC_DATA2[6]                      ; Top       ; Output Port   ; n/a      ;             ;
;     -- DAC_DATA2[6]               ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- DAC_DATA2[6]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; DAC_DATA2[7]                      ; Top       ; Output Port   ; n/a      ;             ;
;     -- DAC_DATA2[7]               ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- DAC_DATA2[7]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; DAC_DATA2[8]                      ; Top       ; Output Port   ; n/a      ;             ;
;     -- DAC_DATA2[8]               ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- DAC_DATA2[8]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; DAC_DATA2[9]                      ; Top       ; Output Port   ; n/a      ;             ;
;     -- DAC_DATA2[9]               ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- DAC_DATA2[9]~output        ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; altera_reserved_tck               ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tck        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tck~input  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; altera_reserved_tdi               ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tdi        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tdi~input  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; altera_reserved_tdo               ; Top       ; Output Port   ; n/a      ;             ;
;     -- altera_reserved_tdo        ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- altera_reserved_tdo~output ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; altera_reserved_tms               ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tms        ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tms~input  ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; data[0]                           ; Top       ; Input Port    ; n/a      ;             ;
;     -- data[0]                    ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- data[0]~input              ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; data[1]                           ; Top       ; Input Port    ; n/a      ;             ;
;     -- data[1]                    ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- data[1]~input              ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; data[2]                           ; Top       ; Input Port    ; n/a      ;             ;
;     -- data[2]                    ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- data[2]~input              ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; data[3]                           ; Top       ; Input Port    ; n/a      ;             ;
;     -- data[3]                    ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- data[3]~input              ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; data[4]                           ; Top       ; Input Port    ; n/a      ;             ;
;     -- data[4]                    ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- data[4]~input              ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; data[5]                           ; Top       ; Input Port    ; n/a      ;             ;
;     -- data[5]                    ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- data[5]~input              ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; data[6]                           ; Top       ; Input Port    ; n/a      ;             ;
;     -- data[6]                    ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- data[6]~input              ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; data[7]                           ; Top       ; Input Port    ; n/a      ;             ;
;     -- data[7]                    ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- data[7]~input              ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; en                                ; Top       ; Input Port    ; n/a      ;             ;
;     -- en                         ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- en~input                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.inst20_datab_0_        ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.inst20_datab_1_        ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.inst20_datab_2_        ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.inst20_datab_3_        ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.inst20_datab_4_        ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.inst20_datab_5_        ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.inst20_datab_6_        ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.inst20_datab_7_        ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.inst20_datab_8_        ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.inst22_datab_0_        ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.inst22_datab_1_        ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.inst22_datab_2_        ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.inst22_datab_3_        ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.inst22_datab_4_        ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.inst22_datab_5_        ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.inst22_datab_6_        ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.inst22_datab_7_        ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; pre_syn.bp.inst22_datab_8_        ; Top       ; Output Port   ; n/a      ;             ;
;                                   ;           ;               ;          ;             ;
; sel[0]                            ; Top       ; Input Port    ; n/a      ;             ;
;     -- sel[0]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- sel[0]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; sel[1]                            ; Top       ; Input Port    ; n/a      ;             ;
;     -- sel[1]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- sel[1]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; sel[2]                            ; Top       ; Input Port    ; n/a      ;             ;
;     -- sel[2]                     ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- sel[2]~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
; select                            ; Top       ; Input Port    ; n/a      ;             ;
;     -- select                     ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- select~input               ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                   ;           ;               ;          ;             ;
+-----------------------------------+-----------+---------------+----------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                                                                                        ;
+---------------------------------------------+---------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                           ;
+---------------------------------------------+---------------------------------------------------------------------------------+
; Estimated Total logic elements              ; 2,740                                                                           ;
;                                             ;                                                                                 ;
; Total combinational functions               ; 1196                                                                            ;
; Logic element usage by number of LUT inputs ;                                                                                 ;
;     -- 4 input functions                    ; 546                                                                             ;
;     -- 3 input functions                    ; 454                                                                             ;
;     -- <=2 input functions                  ; 196                                                                             ;
;                                             ;                                                                                 ;
; Logic elements by mode                      ;                                                                                 ;
;     -- normal mode                          ; 1036                                                                            ;
;     -- arithmetic mode                      ; 160                                                                             ;
;                                             ;                                                                                 ;
; Total registers                             ; 2253                                                                            ;
;     -- Dedicated logic registers            ; 2253                                                                            ;
;     -- I/O registers                        ; 0                                                                               ;
;                                             ;                                                                                 ;
; I/O pins                                    ; 46                                                                              ;
; Total memory bits                           ; 28684                                                                           ;
; Embedded Multiplier 9-bit elements          ; 10                                                                              ;
; Total PLLs                                  ; 1                                                                               ;
;     -- PLLs                                 ; 1                                                                               ;
;                                             ;                                                                                 ;
; Maximum fan-out node                        ; mypll:inst|altpll:altpll_component|mypll_altpll:auto_generated|wire_pll1_clk[0] ;
; Maximum fan-out                             ; 1688                                                                            ;
; Total fan-out                               ; 13382                                                                           ;
; Average fan-out                             ; 3.51                                                                            ;
+---------------------------------------------+---------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+------------------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size  ; MIF              ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+------------------+
; dds:inst24|romsin:mysin|altsyncram:altsyncram_component|altsyncram_rm91:auto_generated|ALTSYNCRAM                                                                                                     ; AUTO ; ROM              ; 256          ; 14           ; --           ; --           ; 3584  ; sp_ram_256x8.mif ;
; dds:inst35|romsin:mysin|altsyncram:altsyncram_component|altsyncram_rm91:auto_generated|ALTSYNCRAM                                                                                                     ; AUTO ; ROM              ; 256          ; 14           ; --           ; --           ; 3584  ; sp_ram_256x8.mif ;
; dds:inst7|romsin:mysin|altsyncram:altsyncram_component|altsyncram_rm91:auto_generated|ALTSYNCRAM                                                                                                      ; AUTO ; ROM              ; 256          ; 14           ; --           ; --           ; 3584  ; sp_ram_256x8.mif ;
; mydelay:inst6|altshift_taps:register_array_rtl_0|shift_taps_e6m:auto_generated|altsyncram_6e81:altsyncram2|ALTSYNCRAM                                                                                 ; AUTO ; Simple Dual Port ; 2            ; 56           ; 2            ; 56           ; 112   ; None             ;
; mydelay:inst6|altshift_taps:register_array_rtl_1|shift_taps_b6m:auto_generated|altsyncram_qd81:altsyncram2|ALTSYNCRAM                                                                                 ; AUTO ; Simple Dual Port ; 2            ; 14           ; 2            ; 14           ; 28    ; None             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_q124:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 128          ; 139          ; 128          ; 139          ; 17792 ; None             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+------------------+


+-----------------------------------------------------+
; Partition Merge DSP Block Usage Summary             ;
+---------------------------------------+-------------+
; Statistic                             ; Number Used ;
+---------------------------------------+-------------+
; Simple Multipliers (9-bit)            ; 0           ;
; Simple Multipliers (18-bit)           ; 5           ;
; Embedded Multiplier Blocks            ; --          ;
; Embedded Multiplier 9-bit elements    ; 10          ;
; Signed Embedded Multipliers           ; 5           ;
; Unsigned Embedded Multipliers         ; 0           ;
; Mixed Sign Embedded Multipliers       ; 0           ;
; Variable Sign Embedded Multipliers    ; 0           ;
; Dedicated Input Shift Register Chains ; 0           ;
+---------------------------------------+-------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Partition Merge
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Full Version
    Info: Processing started: Thu Aug 01 16:59:29 2024
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off am -c am --merge=on
Warning (35010): Previously generated Fitter netlist for partition "Top" is older than current Synthesis netlist -- using the current Synthesis netlist instead to ensure that the latest source changes are included
    Info (35011): Set the option to Ignore source file changes to force the Quartus II software to always use a previously generated Fitter netlist
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Critical Warning (35025): Partially connected in-system debug instance "auto_signaltap_0" to 253 of its 279 required data inputs, trigger inputs, acquisition clocks, and dynamic pins.  There were 0 illegal, 0 inaccessible, and 26 missing sources or connections.
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 1 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 3135 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 17 input pins
    Info (21059): Implemented 33 output pins
    Info (21061): Implemented 2822 logic cells
    Info (21064): Implemented 251 RAM segments
    Info (21065): Implemented 1 PLLs
    Info (21062): Implemented 10 DSP elements
Info: Quartus II 64-Bit Partition Merge was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 4655 megabytes
    Info: Processing ended: Thu Aug 01 16:59:31 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


