{"patent_id": "10-2023-0149050", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2025-0015708", "출원번호": "10-2023-0149050", "발명의 명칭": "인쇄 회로 기판을 포함하는 전자 장치", "출원인": "삼성전자주식회사", "발명자": "이민석"}}
{"patent_id": "10-2023-0149050", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "전자 장치에 있어서,인쇄 회로 기판(310); 및상기 인쇄 회로 기판 상에 배치된 커패시터(320);를 포함하고,상기 인쇄 회로 기판은, 상기 커패시터와 인접한 영역에 형성된 적어도 하나의 슬릿(330)을 포함하는 도전층(312); 및상기 도전층 상에 배치되고, 상기 적어도 하나의 슬릿 내에 배치된 부분(340)을 포함하는 절연층(311);을 포함하고,상기 적어도 하나의 슬릿은 상기 커패시터의 적어도 하나의 측면과 인접하게 배치되고, 상기 커패시터의 상기적어도 하나의 측면과 제1 거리(d1) 이하로 이격되고,상기 슬릿은 상기 커패시터의 아래에서 중첩되도록 배치되지 않는 전자 장치."}
{"patent_id": "10-2023-0149050", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 적어도 하나의 슬릿은 상기 커패시터의 상기 적어도 하나의 측면과 평행하게 연장된 제2 길이(d2)인 일면을 포함하고, 상기 제2 길이(d2)는 상기 커패시터의 상기 적어도 하나의 측면의 길이보다 적어도 1.4배 더 긴전자 장치."}
{"patent_id": "10-2023-0149050", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항 및 제2항 중 어느 한 항에 있어서,상기 커패시터는 적층 세라믹 커패시터(multi layer ceramic capacitor, MLCC)인 전자 장치."}
{"patent_id": "10-2023-0149050", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항 내지 제3항 중 어느 한 항에 있어서,상기 커패시터는,제1 방향(-X 방향)을 향하는 제1 측면, 상기 제1 방향과 반대인 제2 방향(+X 방향)을 향하는 제2 측면, 상기 제1 방향 및 상기 제2 방향과 수직인 제3 방향(+Y 방향)을 향하는 제3 측면, 및 상기 제3 방향과 반대인 제4 방향(-Y 방향)을 향하는 제4 측면을 포함하는 측면을 포함하는 전자 장치."}
{"patent_id": "10-2023-0149050", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제4 항에 있어서,상기 커패시터와 상기 인쇄 회로 기판 사이에 배치된 적어도 하나의 솔더 패드(321, 322)를 더 포함하고, 상기적어도 하나의 솔더 패드는,공개특허 10-2025-0015708-3-상기 커패시터의 상기 하면의 상기 제1 방향에 부착된 제1 솔더 패드(321), 및 상기 커패시터의 상기 하면의 상기 제2 방향에 부착된 제2 솔더 패드(322)를 포함하는 전자 장치."}
{"patent_id": "10-2023-0149050", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1항 내지 제5 항 중 어느 한 항에 있어서,상기 적어도 하나의 슬릿은 상기 도전층의 상기 절연층과 접하는 일면에서부터 하측 방향으로 리세스되도록 형성된 전자 장치."}
{"patent_id": "10-2023-0149050", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1항 내지 제6 항 중 어느 한 항에 있어서,상기 적어도 하나의 슬릿의 두께는 상기 도전층의 두께보다 얇거나 같은 전자 장치."}
{"patent_id": "10-2023-0149050", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제3 항에 있어서,상기 적어도 하나의 슬릿은 상기 커패시터의 상기 제1 측면과 평행하게 배치된 제1 슬릿(331), 및 상기 제1 슬릿과 수직으로 배치되고, 상기 커패시터의 상기 제3 측면과 평행하게 배치된 제3 슬릿(333)을 포함하는 전자 장치."}
{"patent_id": "10-2023-0149050", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제1 항 내지 제 8항 중 어느 한 항에 있어서,상기 적어도 하나의 슬릿은 상기 커패시터의 상기 적어도 하나의 측면 중 인접한 측면과 평행하고 제2 길이(d2)의 제1변, 및 상기 제1 변과 수직으로 연장되고, 제3 길이(d3)인 제2 변으로 구성되고,상기 제2 길이는 상기 커패시터의 상기 적어도 하나의 측면 중 인접한 측면의 길이의 두 배이거나 이보다 큰 전자 장치."}
{"patent_id": "10-2023-0149050", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제3 항 내지 제9항에 있어서,상기 적어도 하나의 슬릿은 상기 제3 방향으로 연장되고, 상기 제1 측면과 인접 배치된 제1 슬릿(331), 및 상기제3 방향으로 연장되고, 상기 제2 측면과 인접 배치된 제2 슬릿(332)을 포함하는 전자 장치."}
{"patent_id": "10-2023-0149050", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제3 항 내지 제 10항에 있어서,상기 적어도 하나의 슬릿은 상기 제1 방향으로 연장되고, 상기 제3 측면과 인접 배치된 제3 슬릿(333), 및 상기제1 방향으로 연장되고, 상기 제4 측면과 인접 배치된 제4 슬릿(334)을 포함하는 전자 장치."}
{"patent_id": "10-2023-0149050", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제3 항 내지 제 11항 중 어느 한 항에 있어서,공개특허 10-2025-0015708-4-상기 적어도 하나의 슬릿은 상기 커패시터의 상기 하면과 대면하도록 배치된 제5 슬릿(335)을 포함하는 전자 장치."}
{"patent_id": "10-2023-0149050", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제1 항 내지 제 12항 중 어느 한 항에 있어서,상기 제1 길이는 0.2mm이하인 전자 장치."}
{"patent_id": "10-2023-0149050", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제3 항 내지 제 13항 중 어느 한 항에 있어서,상기 부분은 상기 하측 방향으로 돌출되고, 상기 슬릿을 채우도록 형성된 전자 장치."}
{"patent_id": "10-2023-0149050", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제1 항 내지 제 14항 중 어느 한 항에 있어서,상기 적어도 하나의 슬릿(430)은,상기 커패시터의 상기 제3 방향에 배치되고, 상기 제3 측면과 평행하게 배치된 제1 부분(431), 상기 커패시터의상기 제4 방향에 배치되고, 상기 제4 측면과 평행하게 배치된 제2 부분(432), 및 상기 제1 부분, 상기 제2 부분과 수직으로 연결되고, 상기 커패시터의 하면과 대면하도록 배치된 제3 부분(433)을 포함하는 전자 장치."}
{"patent_id": "10-2023-0149050", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "전자 장치에 있어서,인쇄 회로 기판(510); 및상기 인쇄 회로 기판 상에 배치된 커패시터(520);를 포함하고,상기 인쇄 회로 기판은, 상기 커패시터와 인접한 영역에 형성된 제1층의 슬릿(530a)을 포함하는 제1 도전층(512a); 상기 제1 도전층 상에 배치되고, 상기 제1 슬릿층 내에 배치된 제1 부분(340)을 포함하는 제1 절연층(511a); 상기 제1 절연층 상에 배치되고, 상기 커패시터와 인접한 영역에 형성된 제2층의 슬릿(530b)을 포함하는 제2 도전층(512b); 및상기 제2 도전층 상에 배치되고, 상기 제2 슬릿층 내에 배치된 제2 부분(340)을 포함하는 제2 절연층(511b);을포함하고,상기 제1 슬릿층 및 상기 제2 슬릿층을 구성하는 슬릿은 상기 커패시터의 적어도 하나의 측면과 인접하게 배치되고, 상기 커패시터의 상기 적어도 하나의 측면과 제1 거리(d1) 이하로 이격된 전자 장치."}
{"patent_id": "10-2023-0149050", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제16항에 있어서,상기 커패시터는 적층 세라믹 커패시터(multi layer ceramic capacitor, MLCC)인 전자 장치.공개특허 10-2025-0015708-5-청구항 18 제16항 및 제17항 중 어느 한 항에 있어서,상기 제1 슬릿층을 구성하는 적어도 하나의 슬릿은 상기 제2 슬릿층을 구성하는 슬릿과 실질적으로 동일한 전자장치."}
{"patent_id": "10-2023-0149050", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제16항 내지 제18 항 중 어느 한 항에 있어서,상기 제1 슬릿층을 구성하는 슬릿은 상기 제2 슬릿층을 구성하는 슬릿과 서로 다른 전자 장치."}
{"patent_id": "10-2023-0149050", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제16항 내지 제19항 중 어느 한 항에 있어서,상기 제1 슬릿층 및 상기 제2 슬릿층은 상기 커패시터의 상기 제1 방향에 배치되고, 상기 제1 측면과 인접 배치된 제1 슬릿(331), 상기 커패시터의 상기 제2 방향에 배치되고, 상기 제2 측면과 인접 배치된 제2 슬릿(332),상기 커패시터의 상기 제3 방향에 배치되고, 상기 제3 측면과 인접 배치된 제3 슬릿(333), 상기 커패시터의 상기 제4 방향에 배치되고, 상기 제4 측면과 인접 배치된 제4 슬릿(334), 및 상기 커패시터의 상기 하면과 대면하도록 배치된 제5 슬릿(335) 중 적어도 하나를 포함하는 전자 장치."}
{"patent_id": "10-2023-0149050", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 개시의 일 실시예에 따른 전자 장치는, 인쇄 회로 기판, 및 상기 인쇄 회로 기판 상에 배치된 커패시터를 포 함할 수 있다. 상기 인쇄 회로 기판은, 상기 커패시터와 인접한 영역에 형성된 적어도 하나의 슬릿을 포함하는 도전층, 및 상기 도전층 상에 배치되고, 상기 적어도 하나의 슬릿 내에 배치된 부분을 포함하는 절연층을 포함할 수 있다. 상기 적어도 하나의 슬릿은 상기 커패시터의 적어도 하나의 측면과 인접하게 배치되고, 상기 커패시터 의 상기 적어도 하나의 측면과 제1 거리 이하로 이격될 수 있다. 상기 슬릿은 상기 커패시터의 아래에서 중첩되 도록 배치되지 않을 수 있다."}
{"patent_id": "10-2023-0149050", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명의 일 실시예는 인쇄 회로 기판을 포함하는 전자 장치에 관한 것이다."}
{"patent_id": "10-2023-0149050", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "정보통신 기술과 반도체 기술의 눈부신 발전에 힘입어 각종 전자 장치들의 보급과 이용이 급속도로 증가하고 있 다. 특히 최근의 전자 장치들은 휴대하고 다니며 통신할 수 있도록 개발되고 있다. 전자 장치라 함은, 가전제품으로부터, 전자 수첩, 휴대용 멀티미디어 재생기, 이동통신 단말기, 태블릿 PC, 영 상/음향 장치, 데스크톱/랩톱 컴퓨터, 또는 차량용 내비게이션과 같이, 탑재된 프로그램에 따라 특정 기능을 수 행하는 장치를 의미할 수 있다. 예를 들면, 이러한 전자 장치들은 저장된 정보를 음향이나 영상으로 출력할 수 있다. 전자 장치의 집적도가 높아지고, 초고속, 대용량 무선통신이 보편화되면서, 최근에는, 이동통신 단말기와 같은 하나의 전자 장치에 일 기능이 탑재될 수 있다. 예를 들면, 통신 기능뿐만 아니라, 게임과 같은 엔터테인 먼트 기능, 음악/동영상 재생과 같은 멀티미디어 기능, 모바일 뱅킹을 위한 통신 및 보안 기능, 일정 관리 또는 전자 지갑과 같은 기능이 하나의 전자 장치에 집약되고 있는 것이다. 이러한 전자 장치는 사용자가 편리하게 휴 대할 수 있도록 소형화되고 있다. 상술한 정보는 본 개시에 대한 이해를 돕기 위한 목적으로 하는 배경 기술(related art)로 제공될 수 있다. 상 술한 내용 중 어느 것도 본 개시와 관련된 종래 기술(prior art)로서 적용될 수 있는지에 대하여 어떠한 주장이 나 결정이 제기되지 않는다."}
{"patent_id": "10-2023-0149050", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 개시의 일 실시예에 따른 전자 장치는, 인쇄 회로 기판, 및 상기 인쇄 회로 기판 상에 배치된 커패시터를 포 함할 수 있다. 상기 인쇄 회로 기판은, 상기 커패시터와 인접한 영역에 형성된 적어도 하나의 슬릿을 포함하는 도전층, 및 상기 도전층 상에 배치되고, 상기 적어도 하나의 슬릿 내에 배치된 부분을 포함하는 절연층을 포함 할 수 있다. 상기 적어도 하나의 슬릿은 상기 커패시터의 적어도 하나의 측면과 인접하게 배치되고, 상기 커패 시터의 상기 적어도 하나의 측면과 제1 거리 이하로 이격될 수 있다. 상기 슬릿은 상기 커패시터의 아래에서 중 첩되도록 배치되지 않을 수 있다. 본 개시의 일 실시예에 따른 전자 장치는 인쇄 회로 기판, 및 상기 인쇄 회로 기판 상에 배치된 커패시터를 포 함할 수 있다. 상기 인쇄 회로 기판은, 상기 커패시터와 인접한 영역에 형성된 제1 슬릿층을 포함하는 제1 도전 층, 상기 제1 도전층 상에 배치되고, 상기 제1 슬릿층 내에 배치된 제1 부분을 포함하는 제1 절연층, 상기 제1 절연층 상에 배치되고, 상기 커패시터와 인접한 영역에 형성된 제2 슬릿층을 포함하는 제2 도전층, 및 상기 제2 도전층 상에 배치되고, 상기 제2 슬릿층 내에 배치된 제2 부분을 포함하는 제2 절연층을 포함할 수 있다. 상기 제1 슬릿층 및 상기 제2 슬릿층을 구성하는 슬릿은 상기 커패시터의 적어도 하나의 측면과 평행하게 배치되고, 상기 커패시터의 상기 적어도 하나의 측면과 제1 거리 이하로 이격될 수 있다."}
{"patent_id": "10-2023-0149050", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 문서에 개시된 실시예들에 따른 전자 장치는 일 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치,또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다. 본 문서의 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한정하려는 것이 아니며, 해당 실시예의 일 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명 사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, \"A 또는 B\", \"A 및 B 중 적어도 하나\", \"A 또는 B 중 적어도 하나\", \"A, B 또는 C\", \"A, B 및 C 중 적어도 하나\", 및 \"A, B, 또는 C 중 적어도 하나\"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. \"제 1\", \"제 2\", 또는 \"첫째\" 또는 \"둘째\"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요 소가 다른(예: 제 2) 구성요소에, \"기능적으로\" 또는 \"통신적으로\"라는 용어와 함께 또는 이런 용어 없이, \"커 플드\" 또는 \"커넥티드\"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다. 본 문서의 일 실시예에서 사용된 용어 \"모듈\"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부 가 될 수 있다. 예를 들면, 일 실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형 태로 구현될 수 있다. 일 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수 의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 일 실시예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프 로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 일 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다. 도 1은, 일 실시예에 따른, 네트워크 환경 내의 전자 장치의 블록도이다. 도 1을 참조하면, 네트워크 환경에서 전자 장치는 제1 네트워크(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치와 통신하거나, 또는 제2 네트워크(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치 또는 서버 중 적어도 하나와 통신할 수 있다. 일실시예에 따르면, 전자 장치 는 서버를 통하여 전자 장치와 통신할 수 있다. 일실시예에 따르면, 전자 장치는 프로세서 , 메모리, 입력 모듈, 음향 출력 모듈, 디스플레이 모듈, 오디오 모듈, 센서 모듈, 인터페이스, 연결 단자, 햅틱 모듈, 카메라 모듈, 전력 관리 모듈, 배터 리, 통신 모듈, 가입자 식별 모듈, 또는 안테나 모듈을 포함할 수 있다. 어떤 실시예에서 는, 전자 장치에는, 이 구성요소들 중 적어도 하나(예: 연결 단자)가 생략되거나, 하나 이상의 다른 구성 요소가 추가될 수 있다. 어떤 실시예에서는, 이 구성요소들 중 일부들(예: 센서 모듈, 카메라 모듈 , 또는 안테나 모듈)은 하나의 구성요소(예: 디스플레이 모듈)로 통합될 수 있다. 프로세서는, 예를 들면, 소프트웨어(예: 프로그램)를 실행하여 프로세서에 연결된 전자 장치 의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 일 데이터 처리 또는 연산을 수행할 수 있다. 일실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서 는 다른 구성요소(예: 센서 모듈 또는 통신 모듈)로부터 수신된 명령 또는 데이터를 휘발성 메 모리에 저장하고, 휘발성 메모리에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메 모리에 저장할 수 있다. 일실시예에 따르면, 프로세서는 메인 프로세서(예: 중앙 처리 장치 또 는 어플리케이션 프로세서), 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(예: 그래픽 처 리 장치, 신경망 처리 장치(NPU; neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치가 메인 프로세서 및 보조 프로세서를 포함하는 경우, 보조 프로세서는 메인 프로세서보다 저전력을 사용하거나, 지정된 기능에 특 화되도록 설정될 수 있다. 보조 프로세서는 메인 프로세서와 별개로, 또는 그 일부로서 구현될 수 있 다. 보조 프로세서는, 예를 들면, 메인 프로세서가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서 를 대신하여, 또는 메인 프로세서가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서 와 함께, 전자 장치의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈, 센서 모듈 , 또는 통신 모듈)와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일실시예에 따르면, 보조 프로세서(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구 성 요소(예: 카메라 모듈 또는 통신 모듈)의 일부로서 구현될 수 있다. 일실시예에 따르면, 보조 프 로세서(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지 능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능 모델이 수행되는 전자 장치 자체에서 수행될 수 있고, 별도의 서버(예: 서버)를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi- supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않 는다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있 다. 메모리는, 전자 장치의 적어도 하나의 구성요소(예: 프로세서 또는 센서 모듈)에 의해 사 용되는 일 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램) 및, 이와 관련된 명 령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리는, 휘발성 메모리 또는 비휘발성 메모리를 포함할 수 있다. 프로그램은 메모리에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제, 미들 웨어 또는 어플리케이션을 포함할 수 있다. 입력 모듈은, 전자 장치의 구성요소(예: 프로세서)에 사용될 명령 또는 데이터를 전자 장치 의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈은, 예를 들면, 마이크, 마우스, 키보드, 키 (예: 버튼) 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다. 음향 출력 모듈은 음향 신호를 전자 장치의 외부로 출력할 수 있다. 음향 출력 모듈은, 예를 들 면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다. 디스플레이 모듈은 전자 장치의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로 를 포함할 수 있다. 일실시예에 따르면, 디스플레이 모듈은 터치를 감지하도록 설정된 터치 센서, 또는 상 기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다. 오디오 모듈은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일실시예 에 따르면, 오디오 모듈은, 입력 모듈을 통해 소리를 획득하거나, 음향 출력 모듈, 또는 전자 장치와 직접 또는 무선으로 연결된 외부의 전자 장치(예: 전자 장치)(예: 스피커 또는 헤드폰))를 통 해 소리를 출력할 수 있다. 센서 모듈은 전자 장치의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태) 를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일실시예에 따르면, 센서 모듈은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다. 인터페이스는 전자 장치가 외부의 전자 장치(예: 전자 장치)와 직접 또는 무선으로 연결되기 위 해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일실시예에 따르면, 인터페이스는,예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인 터페이스, 또는 오디오 인터페이스를 포함할 수 있다. 연결 단자는, 그를 통해서 전자 장치가 외부의 전자 장치(예: 전자 장치)와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일실시예에 따르면, 연결 단자는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다. 햅틱 모듈은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진 동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일실시예에 따르면, 햅틱 모듈은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다. 카메라 모듈은 정지 영상 및 동영상을 촬영할 수 있다. 일실시예에 따르면, 카메라 모듈은 하나 이상 의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다. 전력 관리 모듈은 전자 장치에 공급되는 전력을 관리할 수 있다. 일실시예에 따르면, 전력 관리 모듈 은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다. 배터리는 전자 장치의 적어도 하나의 구성 요소에 전력을 공급할 수 있다. 일실시예에 따르면, 배터 리는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다. 통신 모듈은 전자 장치와 외부의 전자 장치(예: 전자 장치, 전자 장치, 또는 서버)간 의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈은 프로세서(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통 신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일실시예에 따르면, 통신 모듈은 무선 통신 모듈(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제1 네트워크(예: 블 루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워크) 또는 제2 네트워크(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성 요소(예: 단일 칩)으로 통합되거나, 또는 서로 별도의 복수의 구성 요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈은 가입자 식별 모듈에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제1 네트워크 또는 제2 네트워크와 같은 통신 네트워크 내에서 전자 장치를 확인 또는 인증할 수 있다. 무선 통신 모듈은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또 는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈은 고주파 대역에서의 성능 확보를 위한 일 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테 나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈은 전자 장치, 외부의 전 자 장치(예: 전자 장치) 또는 네트워크 시스템(예: 제2 네트워크)에 규정되는 일 요구사항을 지원할 수 있다. 일실시예에 따르면, 무선 통신 모듈은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다. 안테나 모듈은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일실시예에 따르면, 안테나 모듈은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어 진 방사체를 포함하는 안테나를 포함할 수 있다. 일실시예에 따르면, 안테나 모듈은 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제1 네트워크 또는 제2 네트워크와 같은 통신 네트워 크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈에 의하여 상기 복수 의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시예에 따르면, 방사체 이외에 다른 부품 (예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈의 일부로 형성될 수 있다. 일 실시예에 따르면, 안테나 모듈은 mmWave 안테나 모듈을 형성할 수 있다. 일실시예에 따르면, mmWave 안 테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제1 면(예: 아래 면)에 또는 그에 인접하여 배치되고 지정 된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있는 복수의 안테 나들(예: 어레이 안테나)을 포함할 수 있다. 상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))를 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다. 일실시예에 따르면, 명령 또는 데이터는 제2 네트워크에 연결된 서버를 통해서 전자 장치와 외 부의 전자 장치간에 송신 또는 수신될 수 있다. 외부의 전자 장치(102 또는 104) 각각은 전자 장치와 동일한 또는 다른 종류의 장치일 수 있다. 일실시예에 따르면, 전자 장치에서 실행되는 동작들의 전부 또 는 일부는 외부의 전자 장치들(102, 104 또는 108) 중 하나 이상의 외부 장치들에서 실행될 수 있다. 예를 들면, 전자 장치가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하 여 수행해야 할 경우에, 전자 장치는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상 기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청 과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치로 전달할 수 있다. 전자 장치 는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC; mobile edge computing) 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시예에 있어서, 외부의 전자 장치는 IoT(internet of things) 기기를 포함할 수 있다. 서버는 기계 학습 및/또는 신경망을 이용 한 지능형 서버일 수 있다. 일실시예에 따르면, 외부의 전자 장치 또는 서버는 제2 네트워크 내 에 포함될 수 있다. 전자 장치는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다. 본 문서에 개시된 일 실시예에 따른 전자 장치는 일 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대 용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되지 않는 다. 본 문서의 일 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한정하 려는 것이 아니며, 해당 실시예의 일 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응 하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, \"A 또는 B\", \"A 및 B 중 적어도 하나\",\"A 또는 B 중 적어도 하나\", \"A, B 또는 C\", \"A, B 및 C 중 적어도 하나\", 및 \"A, B, 또는 C 중 적어도 하나\"와 같은 문구들 각각은 그 문구들 중 해당 하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. \"제1\", \"제 2\", 또는 \"첫째\" 또는 \"둘째\"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사 용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제1) 구 성요소가 다른(예: 제2) 구성요소에, \"기능적으로\" 또는 \"통신적으로\"라는 용어와 함께 또는 이런 용어없이, \" 커플드\" 또는 \"커넥티드\"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제3 구성요소를 통하여 연결될 수 있다는 것을 의미한다. 본 문서의 일 실시예에서 사용된 용어 \"모듈\"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로 등의 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다. 본 문서의 일 실시예들은 기기(machine)(예: 전자 장치) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내 장 메모리 또는 외장 메모리)에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램)로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치)의 프로세서(예: 프로세서)는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나 의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들 은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장매체는, 비일시적(non-transitory) 저장매체의 형태로 제공될 수 있다. 여기서, '비일시적'은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다. 일 실시예에 따르면, 본 문서에 개시된 일 실시예에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있 다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory (CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두개의 사용자 장치들(예: 스 마트폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다. 일 실시예에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수 있다. 일 실시예에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요 소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그 램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성 요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것 과 동일 또는 유사하게 수행할 수 있다. 일 실시예에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행 되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상 이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다. 도 2는 본 문서에 개시되는 일 실시예에 따른, 전자 장치의 전면을 나타내는 사시도이다. 도 3은 본 문서에 개시되는 일 실시예에 따른, 도 2에 도시된 전자 장치의 후면을 나타내는 사시도이다. 도 2 및 3을 참조하면, 일 실시예에 따른 전자 장치(예: 도 1의 전자 장치)는, 제1 면(또는 전 면)(110A), 제2 면(또는 후면)(110B), 및 제1 면(110A) 및 제2 면(110B) 사이의 공간을 둘러싸는 측면(110C)을 포함하는 하우징을 포함할 수 있다. 일 실시예(미도시)에서는, 하우징은, 도 2의 제1 면(110A), 도 3 의 제2 면(110B) 및 측면(110C)들 중 일부를 형성하는 구조를 지칭할 수도 있다. 일 실시예에 따르면, 제1 면(110A)은 적어도 일부분이 실질적으로 투명한 전면 플레이트(예: 다양한 코팅 레이어들을 포함하는 글라스 플레이트, 또는 폴리머 플레이트)에 의하여 형성될 수 있다. 제2 면(110B)은 실질 적으로 불투명한 후면 플레이트에 의하여 형성될 수 있다. 후면 플레이트는, 예를 들어, 코팅 또는 착색된 유리, 세라믹, 폴리머, 금속(예: 알루미늄, 스테인레스 스틸(STS), 또는 마그네슘), 또는 상기 물질들 중 적어도 둘의 조합에 의하여 형성될 수 있다. 측면(110C)은, 전면 플레이트 및 후면 플레이트와 결 합하며, 금속 및/또는 폴리머를 포함하는 측면 구조(또는 \"측면 베젤 구조\")에 의하여 형성될 수 있다. 일 실시예에서는, 후면 플레이트 및 측면 구조는 일체로 형성되고 동일한 물질(예: 알루미늄과 같은 금 속 물질)을 포함할 수 있다. 일 실시예에 따르면, 전면 플레이트는, 가장자리의 적어도 일부에서 후면 플레이트 쪽으로 휘어져 심 리스하게(seamless) 연장된 영역(들)을 포함할 수 있다. 예를 들어, 전면 플레이트(또는 후면 플레이트 )는 후면 플레이트(또는 전면 플레이트) 쪽으로 휘어져 연장된 영역들 중 하나만, 제1 면(110 A)의 일측 가장자리에 포함할 수 있다. 일 실시예에 따르면, 전면 플레이트 또는 후면 플레이트는 실 질적으로 평판 형상일 수 있으며, 이 경우, 휘어져 연장된 영역을 포함하지 않을 수 있다. 전면 플레이트 또는 후면 플레이트가 휘어져 연장된 영역을 포함하는 경우, 휘어져 연장된 영역이 포함된 부분에서 전자장치의 두께는 다른 부분의 두께보다 작을 수 있다. 일 실시예에 따르면, 전자 장치는, 디스플레이, 오디오 모듈(예: 마이크 홀, 외부 스피커 홀 , 통화용 리시버 홀), 센서 모듈(예: 제1 센서 모듈, 제2 센서 모듈(미도시), 제3 센서 모듈 ), 카메라 모듈(예: 제1 카메라 장치, 제2 카메라 장치, 플래시), 키 입력 장치, 발 광 소자, 및 커넥터 홀(예: 제1 커넥터 홀, 제2 커넥터 홀) 중 적어도 하나 이상을 포함할 수 있다. 일 실시예에서는, 전자 장치는, 구성요소들 중 적어도 하나(예: 키 입력 장치, 또는 발광 소자 )를 생략하거나 다른 구성요소를 추가적으로 포함할 수 있다. 디스플레이는, 예를 들어, 제1 면(110A)(예: 전면 플레이트)의 상당 부분을 통하여 화면을 출력하거 나 시각적으로 노출될 수 있다. 일 실시예에서는, 상기 제1 면(110A)을 형성하는 전면 플레이트를 통하여 또는 측면(110C)의 일부를 통하여 상기 디스플레이의 적어도 일부가 시각적으로 노출될 수 있다. 일 실시 예에서는, 디스플레이의 모서리를 상기 전면 플레이트의 인접한 외곽 형상과 대체로 동일하게 형성할 수 있다. 일 실시예(미도시)에서는, 디스플레이가 시각적으로 노출되는 면적을 확장하기 위하여, 디스플레 이의 외곽과 전면 플레이트의 외곽간의 간격이 대체로 동일하게 형성될 수 있다. 일 실시예에 따르면, 디스플레이의 화면 표시 영역의 일부에 리세스 또는 개구부(opening)를 형성하고, 상 기 리세스 또는 상기 개구부(opening)와 정렬되는 오디오 모듈(예: 통화용 리시버 홀), 센서 모듈(예: 제1 센서 모듈), 카메라 모듈(예: 제1 카메라 장치), 및 발광 소자 중 적어도 하나 이상을 포함할 수 있다. 일 실시예(미도시)에서는, 디스플레이의 화면 표시 영역의 배면에, 오디오 모듈(예: 통화용 리시 버 홀), 센서 모듈(예: 제1 센서 모듈), 카메라 모듈(예: 제1 카메라 장치), 지문 센서(미도 시), 및 발광 소자 중 적어도 하나 이상을 포함할 수 있다. 일 실시예(미도시)에서는, 디스플레이는, 터치 감지 회로, 터치의 세기(압력)를 측정할 수 있는 압력 센서, 및/또는 자기장 방식의 스타일러스 펜을 검출 하는 디지타이저와 결합되거나 인접하여 배치될 수 있다. 일 실시예에 따르면, 오디오 모듈(103, 107, 114)은, 마이크 홀 및 스피커 홀(예: 외부 스피커 홀, 통화용 리시버 홀)을 포함할 수 있다. 마이크 홀은 외부의 소리를 획득하기 위한 마이크가 내부에 배 치될 수 있고, 일 실시예에서는 소리의 방향을 감지할 수 있도록 복수개의 마이크가 배치될 수 있다. 스피커 홀 은, 외부 스피커 홀 및 통화용 리시버 홀을 포함할 수 있다. 일 실시예에서는 스피커 홀(예: 외부 스 피커 홀, 통화용 리시버 홀)과 마이크 홀이 하나의 홀로 구현되거나, 스피커 홀(예: 외부 스피 커 홀, 통화용 리시버 홀) 없이 스피커가 포함될 수 있다(예: 피에조 스피커). 일 실시예에 따르면, 센서 모듈은, 전자 장치의 내부의 작동 상태, 또는 외부의 환경 상태에 대응하는 전 기 신호 또는 데이터 값을 생성할 수 있다. 센서 모듈은, 예를 들어, 하우징의 제1 면(110A)에 배치된 제1 센서 모듈(예: 근접 센서) 및/또는 제2 센서 모듈(미도시)(예: 지문 센서), 및/또는 상기 하우징의 제2 면(110B)에 배치된 제3 센서 모듈을 포함할 수 있다. 제2 센서 모듈(미도시)(예: 지문 센서)은 하우징 의 제1면(110A)(예: 디스플레이)뿐만 아니라 제 2면(110B) 또는 측면(110C)에 배치될 수 있다. 전자 장치는, 예를 들어, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서 중 적어도 하나를 더 포함할 수 있다. 일 실시예에 따르면, 카메라 모듈은, 전자 장치의 제1 면(110A)에 배치된 제1 카메라 장치, 및 제2 면(110B)에 배치된 제2 카메라 장치, 및/또는 플래시를 포함할 수 있다. 상기 카메라 장치들(예: 제1 카메라 장치, 제2 카메라 장치)은, 하나 또는 복수의 렌즈들, 이미지 센서, 및/또는 이미지 시그널 프로세서를 포함할 수 있다. 플래시는, 예를 들어, 발광 다이오드 또는 제논 램프(xenon lamp)를 포함할 수 있다. 일 실시예에서는, 1개 이상의 렌즈들(적외선 카메라, 광각 및 망원 렌즈) 및 이미지 센서들이 전자 장 치의 한 면에 배치될 수 있다. 일 실시예에서, 플래시는 적외선을 방사할 수 있으며, 플래시에 의해 방사되어 피사체에 의해 반사된 적외선은 제3 센서 모듈를 통해 수신될 수 있다. 전자 장치 또 는 전자 장치의 프로세서(예: 도 1의 프로세서)는 제3 센서 모듈에서 적외선이 수신된 시점에 기반하여 피사체의 심도 정보를 검출할 수 있다. 일 실시예에 따르면, 키 입력 장치는, 하우징의 측면(110C)에 배치될 수 있다. 일 실시예에서는, 전 자 장치는 상기 언급된 키 입력 장치 중 일부 또는 전부를 포함하지 않을 수 있고 포함되지 않은 키 입력 장치는 디스플레이 상에 소프트 키 등 다른 형태로 구현될 수 있다. 일 실시예에서, 키 입력 장 치는 하우징의 제2 면(110B)에 배치된 센서 모듈을 포함할 수 있다.일 실시예에 따르면, 발광 소자는, 예를 들어, 하우징의 제1 면(110A)에 배치될 수 있다. 발광 소자 는, 예를 들어, 전자 장치의 상태 정보를 광 형태로 제공할 수 있다. 일 실시예에서는, 발광 소자 는, 예를 들어, 카메라 모듈(예: 제1 카메라 장치)의 동작과 연동되는 광원을 제공할 수 있다. 발광 소자는, 예를 들어, LED, IR LED 및 제논 램프를 포함할 수 있다. 일 실시예에 따르면, 커넥터 홀(예: 제1 커넥터 홀, 제2 커넥터 홀)은, 외부 전자 장치(예: 도 1의 전자 장치)와 전력 및/또는 데이터를 송수신하기 위한 커넥터(예를 들어, USB 커넥터)를 수용할 수 있는 제1 커넥터 홀, 및/또는 외부 전자 장치와 오디오 신호를 송수신하기 위한 커넥터를 수용할 수 있는 제2 커넥터 홀(예를 들어, 이어폰 잭)을 포함할 수 있다. 도 4a는 본 문서에 개시되는 일 실시예에 따른, 도 2에 도시된 전자 장치의 분리 사시도로서 전면을 나타 내는 도면이다. 도 4b는 본 문서에 개시되는 일 실시예에 따른, 도 2에 도시된 전자 장치의 나타내는 분리 사시도로서 후 면을 나타내는 도면이다. 도 4a 및 도 4b를 참조하면, 전자 장치(예: 도 1, 도 2 또는 도 3의 전자 장치)는, 측면 구조, 제1 지지 부재(예: 브라켓), 전면 플레이트(예: 도 2의 전면 플레이트), 디스플레이(예: 도 2 및 도 3의 디스플레이), 인쇄 회로 기판(또는 기판 조립체), 배터리, 제2 지지 부재 (예: 리어 케이스), 안테나, 카메라 조립체 및 후면 플레이트(예: 도 3의 후면 플레이트)를 포 함할 수 있다. 일 실시예에 따르면, 전자 장치는, 구성요소들 중 적어도 하나(예: 제1 지지 부재, 또는 제2 지지 부 재)를 생략하거나 다른 구성요소를 추가적으로 포함할 수 있다. 전자 장치의 구성요소들 중 적어도 하나는, 도 2 또는 도 3의 전자 장치의 구성요소들 중 적어도 하나와 동일 또는 유사할 수 있으며, 중복되 는 설명은 이하 생략한다. 일 실시예에 따르면, 제1 지지 부재는, 전자 장치 내부에 배치되어 측면 구조와 연결될 수 있거 나, 측면 구조와 일체로 형성될 수 있다. 제1 지지 부재는, 예를 들어, 금속 재질 및/또는 비금속 (예: 폴리머) 재질로 형성될 수 있다. 적어도 부분적으로 금속 재질로 형성된 때, 측면 구조 또는 제1 지 지 부재의 일부는 안테나로서 기능할 수 있다. 제1 지지 부재는, 일면에 디스플레이가 결합되고 타면에 인쇄 회로 기판이 결합될 수 있다. 인쇄 회로 기판에는, 프로세서(예: 도 1의 프로세서 ), 메모리(예: 도 1의 메모리), 및/또는 인터페이스(예: 도 1의 인터페이스)가 장착될 수 있다. 프로세서는, 예를 들어, 중앙처리장치, 어플리케이션 프로세서, 그래픽 처리 장치, 이미지 시그널 프로세서, 센 서 허브 프로세서, 또는 커뮤니케이션 프로세서 중 하나 또는 그 이상을 포함할 수 있다. 일 실시예에 따르면, 제1 지지 부재와 측면 구조가 조합되어 전면 케이스(front case) 또는 하우징 으로 칭해질 수 있다. 일 실시예에 따르면, 하우징은 대체로 인쇄 회로 기판이나 배터리를 수용, 보호 또는 배치하기 위한 구조물로서 이해될 수 있다. 일 실시예에서, 하우징은 전자 장치의 외관에서 사용자가 시각적으로 또는 촉각적으로 인지할 수 있는 구조물, 예를 들면, 측면 구조, 전면 플레 이트 및/또는 후면 플레이트를 포함하는 것으로 이해될 수 있다. 일 실시예에서, '하우징의 전 면 또는 후면'이라 함은, 도 2의 제1 면(110A) 또는 도 3의 제2 면(110B)을 의미할 수 있다. 일 실시예에서, 제 1 지지 부재는 전면 플레이트(예: 도 2의 제1 면(110A))와 후면 플레이트(예: 도 3의 제2 면 (110B)) 사이에 배치되며, 인쇄 회로 기판 또는 카메라 조립체와 같은 전기/전자 부품을 배치하기 위 한 구조물로서 기능할 수 있다. 일 실시예에 따르면, 디스플레이는 디스플레이 패널과, 디스플레이 패널로부터 연장된 가요성 인쇄회로 기판을 포함할 수 있다. 가요성 인쇄회로 기판은, 예를 들면, 적어도 부분적으로 디스플레 이 패널의 후면에 배치되면서 디스플레이 패널과 전기적으로 연결된 것으로 이해될 수 있다. 일 실시 예에서, 참조번호 '231'은 디스플레이 패널의 후면에 배치된 보호 시트로 이해될 수 있다. 예를 들어, 이후의 상세한 설명에서 별도로 구분하지 않는다면 보호 시트는 디스플레이 패널의 일부인 것으로 이해될 수 있다. 일 실시예에서, 보호 시트는 외력을 흡수하는 완충 구조(예: 스펀지와 같은 저밀도 탄성체) 또는 전자기 차폐 구조(예; 구리 시트(CU sheet))로서 기능할 수 있다. 일 실시예에 따르면, 디스플레이는 전면 플레이 트의 내측면에 배치될 수 있으며, 발광층을 포함함으로써 도 2의 제1 면(110A) 또는 전면 플레이트의적어도 일부를 통해 화면을 출력할 수 있다. 앞서 언급한 바와 같이, 디스플레이는 실질적으로 도 2의 제1 면(110A) 또는 전면 플레이트의 전체 면적을 통해 화면을 출력할 수 있다. 일 실시예에 따르면, 메모리는 휘발성 메모리 또는 비휘발성 메모리를 포함할 수 있다. 일 실시예에 따르면, 인터페이스는 HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 및/또는 오디오 인터페이스를 포함할 수 있다. 인터페이스는, 예를 들어, 전자 장치를 외부 전자 장치와 전기적 또는 물리적으로 연결시킬 수 있으며, USB 커넥터, SD 카드/MMC 커넥터, 또는 오디오 커넥터를 포함할 수 있다. 일 실시예에 따르면, 제2 지지 부재는 상측 지지 부재 (260a)와 하측 지지 부재(260b)를 포함할 수 있다. 한 실시예에서, 상측 지지 부재(260a)는 제1 지지 부재의 일부와 함께 인쇄 회로 기판을 감싸게 배치 될 수 있다. 집적회로 칩 형태로 구현된 회로 장치(예: 프로세서, 통신 모듈 또는 메모리)나 각종 전기/전자 부 품이 인쇄 회로 기판에 배치될 수 있으며, 실시예에 따라, 인쇄 회로 기판은 상측 지지 부재(260a)로 부터 전자기 차폐 환경을 제공받을 수 있다. 일 실시예에서, 하측 지지 부재(260b)는 스피커 모듈, 인터페이스 (예: USB 커넥터, SD 카드/MMC 커넥터, 또는 오디오 커넥터)와 같은 전기/전자 부품을 배치할 수 있는 구조물로 서 활용될 수 있다. 일 실시예에서는, 도시되지 않은 추가의 인쇄 회로 기판에 스피커 모듈, 인터페이스(예: USB 커넥터, SD 카드/MMC 커넥터, 또는 오디오 커넥터)와 같은 전기/전자 부품이 배치될 수 있다. 이 경우, 하 측 지지 부재(260b)는 제1 지지 부재의 다른 일부와 함께 추가의 인쇄 회로 기판을 감싸게 배치될 수 있다. 도시되지 않은 추가의 인쇄 회로 기판 또는 하측 지지 부재(260b)에 배치된 스피커 모듈이나 인터페이스 는 도 2의 오디오 모듈(예: 마이크 홀 또는 스피커 홀(예: 외부 스피커 홀, 또는 통화용 리시버 홀 )) 또는 커넥터 홀(예: 제1 커넥터 홀, 또는 제2 커넥터 홀)에 상응하게 배치될 수 있다. 일 실시예에 따르면, 배터리는 전자 장치의 적어도 하나의 구성 요소에 전력을 공급하기 위한 장치로 서, 예를 들면, 재충전 불가능한 1차 전지, 또는 재충전 가능한 2차 전지, 또는 연료 전지를 포함할 수 있다. 배터리의 적어도 일부는 인쇄 회로 기판과 실질적으로 동일 평면 상에 배치될 수 있다. 예를 들어, 배터리는 전자 장치 내부에 일체로 배치될 수 있고, 전자 장치와 탈부착 가능하게 배치될 수도 있다. 도시되지는 않지만, 안테나는, 예를 들면, 레이저 다이렉트 스트럭처링(laser direct structuring) 공법을 통해 제2 지지 부재의 표면에 구현된 도전체 패턴을 포함할 수 있다. 일 실시예에서, 안테나는 박막 필름의 표 면에 형성된 인쇄 회로 패턴을 포함할 수 있으며, 박막 필름 형태의 안테나는 후면 플레이트와 배터리 사이에 배치될 수 있다. 안테나는, 예를 들어, NFC(near field communication) 안테나, 무선 충전 안테 나, 및/또는 MST(magnetic secure transmission) 안테나를 포함할 수 있다. 안테나는, 예를 들어, 외부 장치와 근거리 통신을 하거나, 충전에 필요한 전력을 무선으로 송수신 할 수 있다. 일 실시예에서는, 측면 구조 및/또는 상기 제1 지지 부재의 일부 또는 그 조합에 의하여 다른 안테나 구조가 형성될 수 있다. 일 실시예에 따르면, 카메라 조립체는 적어도 하나의 카메라 모듈을 포함할 수 있다. 전자 장치의 내 부에서 카메라 조립체는 광학 홀 또는 카메라 윈도우(212, 213, 219)를 통해 입사된 빛의 적어도 일부를 수신할 수 있다. 일 실시예에서, 카메라 조립체는 인쇄 회로 기판에 인접하는 위치에서, 제1 지지 부 재에 배치될 수 있다. 한 실시예에서, 카메라 조립체의 카메라 모듈(들)은 대체로 카메라 윈도우 (212, 213, 219)들 중 어느 하나와 정렬될 수 있으며, 적어도 부분적으로 제2 지지 부재(예: 상측 지지 부 재(260a))에 감싸질 수 있다. 도 5는 본 문서에 개시된 일 실시예에 따른 도 4a의 인쇄 회로 기판(예: 도 4a의 인쇄 회로 기판)을 라인 A-A'에 따라 자른 단면도이다. 도 6은 본 문서에 개시된 일 실시예에 따른 커패시터 및 인쇄 회로 기판을 상측 방향에서 바라본 도면이다. 도 7은 본 문서에 개시된 일 실시예에 따른 커패시터를 상측 방향에서 바라본 도면 이다. 도 8은 본 문서에 개시된 일 실시예에 따른 슬릿을 포함하는 인쇄 회로 기판을 상측 방향에서 바라본 도 면이다. 도 5 내지 도 8를 참조할 때, 전자 장치는 인쇄 회로 기판, 및 인쇄 회로 기판 상에 배치된 커패시터 를 포함할 수 있다. 도 5 내지 도 8의 인쇄 회로 기판의 구성은 도 2 내지 도 4b의 인쇄 회로 기판 의 구성의 전부 또는 일부와 동일할 수 있다. 도 5 내지 도 8의 구조는 도 2 내지 도 4b의 구조와 선택적 으로 결합 가능할 수 있다.일 실시예에 따르면, 커패시터는 회로 기판에서 전기 용량을 전기적 퍼텐셜 에너지로 저장하는 장치를 의 미할 수 있다. 예를 들어, 커패시터는 박막 커패시터, 세라믹 커패시터, 실리콘 커패시터, 또는 알루미늄 전해 커패시터 중 어느 하나일 수 있다. 예를 들어, 커패시터는 적층 세라믹 커패시터 (multi layer ceramic capacitor, MLCC)일 수 있다. 적층 세라믹 커패시터는 전자 장치의 회로 기판에 전류가 일정하 게 흐를 수 있도록 제어하는 부품일 수 있다. 적층 칩 전자 부품의 하나인 적층 세라믹 커패시터(MLCC: multi-layered ceramic capacitor)는 소형이면서 고용량이 보장되고 실장이 용이하다는 장점으로 인하여 다양한 전자 장치에 사용될 수 있다. 적층 세라믹 커패시터는 액정 표시 장치(LCD: Liquid Crystal Display) 및 플라즈마 표시 장치 패널(PDP: Plasma Display Panel) 등의 영상 기기, 컴퓨터, 개인 휴대용 단말기(PDA: Personal Digital Assistants) 및 휴대폰 등 여러 전자 제품의 인쇄회로기판에 장착되어 전기를 충전시키거나 또는 방전시키는 역할을 하는 칩 형태의 콘덴서에 사용될 수 있다. 일 실시예에 따르면, 적층 세라믹 커패시터는 복수의 유전체층과 상기 유전체층 사이에 상이한 극성의 내 부 전극이 번갈아 배치된 구조를 가질 수 있다. 이때, 유전체층은 압전성을 갖기 때문에, 적층 세라믹 커패시터 에 직류 또는 교류 전압이 인가될 때 내부 전극들 사이에 압전 현상이 발생하여 주파수에 따라 세라믹 본 체의 부피를 팽창 및 수축시키면서 주기적인 진동을 발생시킬 수 있다. 이러한 진동은 상기 적층 세라믹 커패시 터의 외부 전극 및 외부 전극과 인쇄 회로 기판을 연결하는 솔더를 통해 인쇄 회로 기판으로 전 달되어 인쇄 회로 기판 전체가 음향 반사면이 되면서 잡음이 되는 진동음을 발생시킬 수 있다. 이러한 진 동음은 사람에게 불쾌감을 주는 약 20 내지 20,00 Hz 영역의 가청 주파수에 해당될 수 있으며, 이렇게 사람에게 불쾌감을 주는 진동음을 어쿠스틱 노이즈(acoustic noise)라고 한다. 본 개시의 일 실시예는 슬릿을 포함 하는 적층 구조를 가진 인쇄 회로 기판을 통해 커패시터의 진동 에너지가 이종의 밀도가 다른 매질을 가진 인쇄 회로 기판을 통과하면서 에너지가 감쇄하도록 하여, 가청 주파수 대역의 노이즈가 저감되도록 할 수 있다. 이하, 인쇄 회로 기판의 구조 및 커패시터와의 관계에 대해 구체적으로 설명한다. 일 실시예에 따르면, 커패시터는 인쇄 회로 기판 상에 배치될 수 있다. 일 실시예에 따르면, 커패시 터는 예를 들어, 직사각형 형상일 수 있다. 예를 들어, 커패시터는 좌측 방향(-X 방향, 제1 방향)을 향하는 제1 측면(320a), 우측 방향(+X 방향, 제2 방향)을 향하는 제2 측면(320b), 전면 방향(+Y 방향, 제3 방향)을 향하는 제3 측면(320c), 및 후면 방향(-Y 방향, 제4 방향)을 향하는 제4 측면(320d)을 포함할 수 있다. 커패시터는 복수 개의 측면(예: 제1 측면(320a), 제2 측면(320b), 제3 측면(320c), 또는 제4 측면(320 d))과 수직으로 배치되고 상측 방향(+Z 방향)을 향하는 상면(320e), 및 하측 방향(-Z 방향)을 향하는 하면 (320f)을 포함할 수 있다. 커패시터의 하면(320f)은 인쇄 회로 기판과 대면할 수 있다. 다만, 커패시 터의 형상은 상기 실시예에 제한되지 않으며, 다양하게 설계 변경될 수 있다. 일 실시예에 따르면, 전자 장치는 커패시터와 인쇄 회로 기판 사이에 배치된 적어도 하나의 솔더 패 드(321, 322)(solder pad)를 포함할 수 있다. 솔더 패드(321, 322)는 커패시터 하면(320f)과 부착되고, 커패시터가 인쇄 회로 기판 상에 고정 및 전기적으로 연결될 수 있도록 할 수 있다. 예를 들어, 적어 도 하나의 솔더 패드(321, 322)는 커패시터의 하면(320f)의 좌측 방향(-X 방향, 제1 방향)에 부착된 제1 솔더 패드, 및 커패시터의 하면(320f)의 우측 방향(+X 방향, 제2 방향)에 부착된 제2 솔더 패드(32 2)를 포함할 수 있다. 일 실시예에 따르면, 제1 솔더 패드는 직사각형 형태일 수 있다. 다만, 제1 솔더 패드의 형상은 상기 실시예에 제한되지 않으며, 다양하게 설계 변경될 수 있다. 일 실시예에 따르면, 제2 솔더 패드는 예를 들 어, 직사각형 형태일 수 있다. 다만, 제2 솔더 패드의 형상은 상기 실시예에 제한되지 않으며, 다양하게 설계 변경될 수 있다. 일 실시예에 따르면, 인쇄 회로 기판은 절연층, 및 도전층을 포함할 수 있다. 일 실시예에 따르면, 도전층은 도체(copper foil)로 형성될 수 있으며, 적어도 일부에 회로 패턴이 형성될 수 있다. 예를 들어, 도전층은 캐스팅(casting), 라미네이팅(laminating), 또는 스퍼터링(sputtering)과 같은 방식으로 형성할 수 있다. 일 실시예에 따르면, 도전층은 상기 커패시터와 인접한 영역에 형성된 적어도 하나의 슬릿을 포 함할 수 있다. 예를 들어, 슬릿은 도전층의 일면에서부터 하측 방향(-Z 방향)으로 리세스되도록 형성 될 수 있다. 예를 들어, 슬릿의 두께(Z축 방향 길이)는 도전층의 두께보다 얇거나 같을 수 있다. 예 를 들어, 슬릿의 두께가 도전층의 두께와 같은 경우, 도전층의 일부가 제거 또는 관통되어 슬릿 이 형성된 상태일 수 있다. 일 실시예에 따르면, 도전층은 복수 개의 도전층 중 가장 상측 방향(+Z방향)에 배치된 도전층일 수 있다. 일 실시예에 따르면, 절연층은 도전층 상에 배치될 수 있다. 예를 들어, 절연층은 프리프레그 (prepreg)를 포함할 수 있다. 예를 들어, 절연층은 레진(resin), 필러(filler), 및 유리 섬유(glass fabric)를 포함할 수 있다. 일 실시예에 따르면, 절연층은 적어도 하나의 슬릿 내에 배치된 부분 을 포함할 수 있다. 예를 들어, 부분은 도전층이 배치된 하측 방향(-Z 방향)으로 돌출되도록 형 성될 수 있다. 일 실시예에 따르면, 절연층은 복수 개의 절연층 중 가장 상측 방향(+Z 방향)에 배치된 절 연층일 수 있다. 일 실시예에 따르면, 도 5를 참조할 때, 인쇄 회로 기판은 도전층의 하측 방향(-Z 방향)에 배치된 하 측 레이어들(예: 도전층, 및 절연층과 같은 인쇄 회로 기판의 하측 방향(-Z 방향)에 배치된 나머지 레이어 (layer)를 포괄하여 나타낸 부분이다.)을 포함할 수 있다. 일 실시예에 따르면, 적어도 하나의 슬릿은 커패시터의 적어도 하나의 측면(320a, 320b, 320c, 320 d)과 인접하게 배치될 수 있다. 예를 들어, 적어도 하나의 슬릿은 커패시터의 적어도 하나의 측면 (320a, 320b, 320c, 320d)과 평행하게 배치될 수 있다. 예를 들어, 적어도 하나의 슬릿은 커패시터 의 제1 측면(320a)과 인접 및/또는 평행하게 배치될 수 있다. 예를 들어, 적어도 하나의 슬릿은 커패시터 의 제2 측면(320b)과 인접 및/또는 평행하게 배치될 수 있다. 일 실시예에 따르면, 적어도 하나의 슬릿 은 커패시터의 좌측 방향(-X 방향, 제1 방향)에 배치되고, 제1 측면(320a)과 인접 및/또는 평행하게 배치된 제1 슬릿, 커패시터의 우측 방향(+X 방향, 제2 방향)에 배치되고, 제2 측면(320b)과 인접 및/ 또는 평행하게 배치된 제2 슬릿, 커패시터의 전면 방향(+Y 방향, 제3 방향)에 배치되고, 제3 측면 (320c)과 인접 및/또는 평행하게 배치된 제3 슬릿, 커패시터의 후면 방향(-Y 방향, 제4 방향)에 배치 되고, 제4 측면(320d)과 인접 및/또는 평행하게 배치된 제4 슬릿을 포함할 수 있다. 일 실시예에 따르면, 적어도 하나의 슬릿은 커패시터의 하면(320f)의 아래에 배치될 수 있다. 예를 들어, 적어도 하나의 슬릿은 커패시터의 하면(320f)과 대면하도록 배치된 제5 슬릿을 더 포함할 수 있다. 일 실시예에 따르면, 적어도 하나의 슬릿은 적어도 하나의 솔더 패드의 적어도 하나의 변과 평행하게 배치될 수 있다. 예를 들어, 제1 슬릿은 제1 솔더 패드의 좌측 방향(-X 방향, 제1 방향)에 인접 배치 될 수 있다. 예를 들어, 제2 슬릿은 제2 솔더 패드의 우측 방향(+X 방향, 제2 방향)에 인접 배치될 수 있다. 예를 들어, 제3 슬릿은 제1 솔더 패드 및/또는 제2 솔더 패드의 전면 방향(+Y 방향, 제3 방향)에 인접 배치될 수 있다. 예를 들어, 제4 슬릿은 제1 솔더 패드 및/또는 제2 솔더 패드 의 후면 방향(-Y 방향, 제4 방향)에 인접 배치될 수 있다. 예를 들어, 제5 슬릿은 제1 솔더 패드 의 우측 방향(+X 방향, 제2 방향), 및 제2 솔더 패드의 좌측 방향(-X 방향, 제1 방향)에 배치될 수 있다. 예컨대, 제5 슬릿은 제1 솔더 패드와 제2 솔더 패드의 사이에 배치될 수 있다. 도 9는 본 문서에 개시된 일 실시예에 따른 인쇄 회로 기판을 상측 방향에서 바라본 도면 및 슬릿을 확대한 도 면이다. 도 10은 본 문서에 개시된 일 실시예에 따른 제1 거리에 따른 노이즈 감소 정도를 나타낸 그래프이다. 도 11은 본 문서에 개시된 일 실시예에 따른 제2 길이에 따른 노이즈 감소 정도를 나타낸 그래프이다. 도 12는 본 문서에 개시된 일 실시예에 따른 슬릿 배치에 따른 노이즈 감소 정도를 나타낸 그래프이다. 도 9 내지 도 12를 참조할 때, 전자 장치는 인쇄 회로 기판, 및 인쇄 회로 기판 상에 배치된 커패시 터를 포함할 수 있다. 도 9 내지 도 12의 인쇄 회로 기판, 및 커패시터의 구성은 도 5 내지 도 8의 인쇄 회로 기판, 및 커패시터의 구성의 전부 또는 일부와 동일할 수 있다. 도 9 내지 도 12의 구 조는 도 5 내지 도 8의 구조와 선택적으로 결합 가능할 수 있다. 일 실시예에 따르면, 적어도 하나의 슬릿은 커패시터 및/또는 적어도 하나의 솔더 패드의 상기 적어도 하나의 측면과 제1 거리(d1) 이하로 이격될 수 있다. 예를 들어, 제1 슬릿은 커패시터의 제1 측면(320a)과 제1 거리(d1) 이하로 이격될 수 있다. 예를 들어, 제2 슬릿은 커패시터의 제2 측면 (320b)과 제1 거리(d1) 이하로 이격될 수 있다. 예를 들어, 제3 슬릿은 커패시터의 제3 측면(320c)과 제1 거리(d1) 이하로 이격될 수 있다. 예를 들어, 제4 슬릿은 커패시터의 제4 측면(320d)과 제1 거리 (d1) 이하로 이격될 수 있다. 도 10은 본 문서에 개시된 일 실시예에 따른 제1 거리에 따른 노이즈 감소 정도를 나타낸 그래프이다. 일 실시 예에 따르면, 도 10을 참조할 때, 제1 거리(d1)가 짧을수록 노이즈 감소율이 클 수 있다. 예를 들어, 제1 거리 (d1)는 약 0.05mm 이상 약 0.2mm 이하일 수 있다. 예를 들어, 제1 거리(d1)가 1.0mm일 때, 노이즈는 0.87일 수 있다. 예를 들어, 제1 거리(d1)가 0.8mm일 때, 노이즈는 0.82일 수 있다. 예를 들어, 제1 거리(d1)가 0.6mm일 때, 노이즈는 0.75일 수 있다. 예를 들어, 제1 거리(d1)가 0.4mm일 때, 노이즈는 0.64일 수 있다. 예를 들어, 제1 거리(d1)가 0.2mm일 때, 노이즈는 0.53일 수 있다. 일 실시예에 따르면, 제1 거리(d1)는 1.0mm이하일 수 있다. 예를 들어, 제1 거리(d1)는 0.2mm 이하일 수 있다. 예를 들어, 제1 거리(d1)는 0.1mm 이상 0.2mm 이하일 수 있다. 일 실시예에 따르면, 슬릿과 인접한 커패시터의 측면과 수직인 변의 길이인 제3 길이(d3)는 제2 길이 (d2)보다 짧게 형성될 수 있다. 제3 길이(d3)는 길수록 노이즈 감소율이 클 수 있으나, 인쇄 회로 기판의 실장 공간을 고려하여 실장할 수 있다. 제3 길이(d3)는 예를 들어, 약 0.1mm와 같거나 이보다 길 수 있다. 도 11은 본 문서에 개시된 일 실시예에 따른 제2 길이에 따른 노이즈 감소 정도를 나타낸 그래프이다. 일 실시 예에 따르면, 도 11을 참조할 때, 슬릿과 인접한 커패시터의 측면과 평행한 변의 길이인 제2 길이 (d2)가 길수록 노이즈가 감소율이 클 수 있다. 예를 들어, 커패시터의 세로 길이(Y축 길이)가 1.0mm인 경 우, 제2 길이(d2)가 1.0mm일 때, 노이즈는 0.79일 수 있다. 예를 들어, 제2 길이(d2)가 1.2mm일 때, 노이즈는 0.72일 수 있다. 예를 들어, 제2 길이(d2)가 1.4mm일 때, 노이즈는 0.66일 수 있다. 예를 들어, 제2 길이(d2)가 1.6mm일 때, 노이즈는 0.61일 수 있다. 예를 들어, 제2 길이(d2)가 1.8mm일 때, 노이즈는 0.58일 수 있다. 예를 들어, 제2 길이(d2)가 2.0mm일 때, 노이즈는 0.53일 수 있다. 일 실시예에 따르면, 슬릿의 커패시터의 측면과 평행한 변의 길이인 제2 길이(d2)는 커패시터의 길이보다 길 수 있다. 예를 들어, 커패시터의 세로 길이(Y축 길이)가 1.0mm인 경우, 제2 길이(d2)는 1.0mm 이상일 수 있다. 예를 들어, 커패시터의 세로 길이(Y축 길이)가 1.0mm인 경우, 제2 길이(d2)는 2.0mm 와 같거나 이보다 클 수 있다. 예를 들어, 제2 길이(d2)는 1.0mm 이상 2.0mm 이하일 수 있다. 도 12는 본 문서에 개시된 일 실시예에 따른 슬릿 배치에 따른 노이즈 감소 정도를 나타낸 그래프이다. 일 실시 예에 따르면, 슬릿이 커패시터의 하면(320f)과 대응되도록 배치된 경우의 노이즈(A), 슬릿이 커 패시터의 좌측 방향 및/또는 우측 방향에 인접 및/또는 평행하게 배치된 경우의 노이즈(B), 슬릿이 커패시터의 전면 방향 및/또는 배면 방향에 인접 및/또는 평행하게 배치된 경우의 노이즈(C)를 비교 검토 할 수 있다. 예를 들어, 일반적인 인쇄 회로 기판의 경우 노이즈가 1.0일 때, 슬릿(예: 제5 슬릿)이 커패시터 의 하면(320f)과 대응되도록 배치된 경우(A) 노이즈가 0.68일 수 있다. 슬릿(예: 제1 슬릿, 또는 제2 슬릿)이 커패시터의 좌측 방향 및/또는 우측 방향에 인접 및/또는 평행하게 배치된 경우(B) 노이즈가 0.53일 수 있다. 슬릿(예: 제3 슬릿, 제4 슬릿)이 커패시터의 전면 방향 및/또는 후면 방향에 인접 및/또는 평행하게 배치된 경우(C) 노이즈가 0.98일 수 있다. 실험 결과 슬릿이 커패시터에 인접 하게 배치된 경우 모두 노이즈가 저감됨을 확인할 수 있다. 실험 결과 슬릿이 커패시터의 좌측 방향 및/또는 우측 방향에 인접 및/또는 평행하게 배치된 경우의 노이즈 감소율이 가장 큰 것을 확인할 수 있다. 커 패시터의 솔더 패드(321, 322)가 배치된 부분은 커패시터의 가장자리 부분으로 커패시터의 떨림 이 집중되는 영역일 수 있다. 커패시터가 수축 및/또는 팽창됨에 따라 인쇄 회로 기판이 상측 방향 또는 하측 방향으로 휨이 발생하게 되고, 이때 인쇄 회로 기판의 진동은 솔더 패드(321, 322)의 외측 부분으로 집중 될 수 있다. 따라서, 슬릿(예: 제1 슬릿, 또는 제2 슬릿)이 인쇄 회로 기판의 진동이 집중되는 부부 인 커패시터의 좌측 방향 및/또는 우측 방향에 인접 및/또는 평행하게 배치된 경우(B) 노이즈 발생이 상대 적으로 많이 감소될 수 있다. 도 13은 본 문서에 개시된 일 실시예에 따른 커패시터 및 인쇄 회로 기판을 상측 방향에서 바라본 도면이다. 도 14는 본 문서에 개시된 일 실시예에 따른 슬릿을 포함하는 인쇄 회로 기판을 상측 방향에서 바라본 도면이다. 도 13 내지 도 14를 참조할 때, 전자 장치는 인쇄 회로 기판, 인쇄 회로 기판 상에 배치된 커패시터 , 및 슬릿을 포함할 수 있다. 도 13 내지 도 14의 인쇄 회로 기판, 커패시터, 솔더 패드 (421, 422), 및 슬릿의 구성은 도 5 내지 도 12의 인쇄 회로 기판, 커패시터, 솔더 패드(321, 322), 및 슬릿의 구성의 전부 또는 일부와 동일할 수 있다. 도 13 내지 도 14의 구조는 도 5 내지 도 12의 구조와 선택적으로 결합 가능할 수 있다. 일 실시예에 따르면, 슬릿의 적어도 부분은 커패시터의 적어도 하나의 측면(420a, 420b, 420c, 420 d)과 평행하게 배치될 수 있다. 예를 들어, 슬릿의 적어도 부분은 커패시터의 제1 측면(420a)과 평행 하게 배치될 수 있다. 예를 들어, 슬릿의 적어도 부분은 커패시터의 제4 측면(420c)과 평행하게 배치 될 수 있다. 일 실시예에 따르면, 슬릿은 커패시터의 전면 방향(+Y 방향, 제3 방향)에 배치되고, 제3 측면(420c) 과 실질적으로 평행하게 배치된 제1 부분, 커패시터의 후면 방향(-Y 방향, 제4 방향)에 배치되고, 제 4 측면(420d)과 실질적으로 평행하게 배치된 제2 부분, 및 제1 부분과 제2 부분과 실질적으로 수직으로 연결되고, 제1 솔더 패드와 제2 솔더 패드의 사이에 배치된 제3 부분을 포함할 수 있 다. 예컨대, 슬릿은 대문자'I'형태일 수 있다. 일 실시예에 따르면, 제3 부분은 커패시터의 하면 (420f)의 아래에 배치될 수 있다. 예를 들어, 제3 부분은 커패시터의 하면(420f)과 대면하도록 배치 될 수 있다. 일 실시예에 따르면, 슬릿의 적어도 부분은 적어도 하나의 솔더 패드(421, 422)의 적어도 하나의 변과 실 질적으로 평행하게 배치될 수 있다. 예를 들어, 제1 부분은 제1 솔더 패드 및/또는 제2 솔더 패드 의 전면 방향(+Y 방향, 제4 방향)에 인접 배치될 수 있다. 예를 들어, 제2 부분은 제1 솔더 패드 및/또는 제2 솔더 패드의 후면 방향(-Y 방향, 제4 방향)에 인접 배치될 수 있다. 예를 들어, 제3 부 분은 제1 솔더 패드 및 제2 솔더 패드의 사이에 배치될 수 있다. 도 15는 본 문서에 개시된 일 실시예에 따른 커패시터 및 인쇄 회로 기판을 측면에서 바라본 도면이다. 도 16은 본 문서에 개시된 일 실시예에 따른 커패시터 및 인쇄 회로 기판을 측면에서 바라본 도면이다. 도 17은 본 문서 에 개시된 일 실시예에 따른 커패시터 및 인쇄 회로 기판을 측면에서 바라본 도면이다. 도 15 내지 도 17을 참조할 때, 전자 장치는 인쇄 회로 기판, 인쇄 회로 기판 상에 배치된 커패시터 , 및 슬릿을 포함할 수 있다. 도 15 내지 도 17의 인쇄 회로 기판, 커패시터, 솔더 패드 (521, 522), 및 슬릿의 구성은 도 5 내지 도 14의 인쇄 회로 기판, 커패시터, 솔더 패드(321, 322), 및 슬릿의 구성의 전부 또는 일부와 동일할 수 있다. 도 15 내지 도 17의 구조는 도 5 내지 도 14의 구조와 선택적으로 결합 가능할 수 있다. 일 실시예에 따르면, 인쇄 회로 기판은 복수 개의 층(layer)을 포함하는 인쇄 회로 기판일 수 있다. 인쇄 회로 기판은 복수 개의 절연층(예: 511a, 511b, 511c, 511d) 및 복수 개의 도전층(예: 512a, 512b, 512c, 512d)이 교대로 적층 배치된 구조일 수 있다. 예를 들어, 복수 개의 도전층에 포함된 각각의 도전층(512a, 512b, 512c, 512d)은 복수 개의 절연층에 포함된 각각의 절연층(511a, 511b, 511c, 511d) 사이에 배치될 수 있다. 일 실시예에 따르면, 예를 들어, 인쇄 회로 기판은 제1 도전층(512a), 제1 도전층(512a) 상에 배치된 제1 절연층(511a), 제1 절연층(511a) 상에 배치된 제2 도전층(512b), 및 제2 도전층(512b) 상에 배치된 제2 절연층 (511b)을 포함할 수 있다. 일 실시예에 따르면, 인쇄 회로 기판은 제2 절연층(511b) 상에 배치된 제3 도전 층(512c), 제3 도전층(512c) 상에 배치된 제3 절연층(511c), 제3 절연층(511c) 상에 배치된 제4 도전층(512d), 또는 제4 도전층(512d) 상에 배치된 제4 절연층(511d)을 포함할 수 있다. 일 실시예에 따르면, 제1 도전층(512a)은 X축 및/또는 Y 축 방향으로 커패시터와 인접한 영역에 형성된 적 어도 하나의 제1층의 슬릿(530a)을 포함할 수 있다. 예를 들어, 인쇄 회로 기판을 상측 방향(+Z축 방향)에 서 바라볼 때, 커패시터와 인접한 영역과 중첩되도록 제1 도전층(512a)에 제1층의 슬릿(530a)이 형성될 수 있다. 일 실시예에 따르면, 제2 도전층(512b)은 X축 및/또는 Y 축 방향으로 커패시터와 인접한 영역에 형 성된 적어도 하나의 제2층의 슬릿(530b)을 포함할 수 있다. 예를 들어, 인쇄 회로 기판을 상측 방향(+Z축 방향)에서 바라볼 때, 커패시터와 인접한 영역과 중첩되도록 제2 도전층(512b)에 제2층의 슬릿(530b)이 형 성될 수 있다. 일 실시예에 따르면, 제3 도전층(512c)은 X축 및/또는 Y 축 방향으로 커패시터와 인접한 영 역에 형성된 적어도 하나의 제3층의 슬릿(530c)을 포함할 수 있다. 예를 들어, 인쇄 회로 기판을 상측 방 향(+Z축 방향)에서 바라볼 때, 커패시터와 인접한 영역과 중첩되도록 제3 도전층(512c)에 제3층의 슬릿 (530c)이 형성될 수 있다. 일 실시예에 따르면, 제4 도전층(512d)은 X축 및/또는 Y 축 방향으로 커패시터 와 인접한 영역에 형성된 적어도 하나의 제4층의 슬릿(530d)을 포함할 수 있다. 예를 들어, 인쇄 회로 기판 을 상측 방향(+Z축 방향)에서 바라볼 때, 커패시터와 인접한 영역과 중첩되도록 제4 도전층(512d)에 제4층의 슬릿(530d)이 형성될 수 있다.일 실시예에 따르면, 제1층의 슬릿(530a)은 커패시터와 X축 및/또는 Y 축 방향으로 인접한 영역에 형성된 적어도 하나의 슬릿을 포함할 수 있다. 예를 들어, 제1층의 슬릿(530a)은 커패시터의 좌측 방향(-X 방향, 제1 방향)에 배치된 적어도 하나의 제1층 제1 슬릿(5301a)(예: 도 6의 제1 슬릿)을 포함할 수 있다. 예를 들어, 제1층의 슬릿(530a)은 커패시터의 우측 방향(+X 방향, 제2 방향)에 배치된 적어도 하나의 제1층 제2 슬릿(5302a)(예: 도 6의 제2 슬릿)을 포함할 수 있다. 예를 들어, 제1층의 슬릿(530a)은 커패시터의 전면 방향(+Y 방향, 제3 방향), 후면 방향(-Y 방향, 제4 방향), 하측 방향(-Z 방향, 제5 방향) 중 적어도 어느 하나에 배치된 적어도 하나의 제1층 제3 슬릿(5303a)(예: 도 6의 제3 슬릿)을 포함할 수 있다. 일 실시예에 따르면, 제2층의 슬릿(530b)은 커패시터와 X축 및/또는 Y 축 방향으로 인접한 영역에 형성된 적어도 하나의 슬릿을 포함할 수 있다. 예를 들어, 제2층의 슬릿(530b)은 커패시터의 좌측 방향(-X 방향, 제1 방향)에 배치된 적어도 하나의 제2층 제1 슬릿(5301b)(예: 도 6의 제1 슬릿)을 포함할 수 있다. 예를 들어, 제2층의 슬릿(530b)은 커패시터의 우측 방향(+X 방향, 제2 방향)에 배치된 적어도 하나의 제2층 제2 슬릿(5302b)(예: 도 6의 제2 슬릿)을 포함할 수 있다. 예를 들어, 제2층의 슬릿(530b)은 커패시터의 전면 방향(+Y 방향, 제3 방향), 후면 방향(-Y 방향, 제4 방향), 하측 방향(-Z 방향, 제5 방향) 중 적어도 어느 하나에 배치된 적어도 하나의 제2층 제3 슬릿(5303b)(예: 도 6의 제3 슬릿)을 포함할 수 있다. 일 실시예에 따르면, 제3층의 슬릿(530c)은 커패시터와 X축 및/또는 Y 축 방향으로 인접한 영역에 형성된 적어도 하나의 슬릿을 포함할 수 있다. 예를 들어, 제3층의 슬릿(530c)은 커패시터의 좌측 방향(-X 방향, 제1 방향)에 배치된 적어도 하나의 제3층 제1 슬릿(5301c)(예: 도 6의 제1 슬릿)을 포함할 수 있다. 예를 들어, 제3층의 슬릿(530c)은 커패시터의 우측 방향(+X 방향, 제2 방향)에 배치된 적어도 하나의 제3층 제2 슬릿(5302c)(예: 도 6의 제2 슬릿)을 포함할 수 있다. 예를 들어, 제3층의 슬릿(530c)은 커패시터의 전면 방향(+Y 방향, 제3 방향), 후면 방향(-Y 방향, 제4 방향), 하측 방향(-Z 방향, 제5 방향) 중 적어도 어느 하나에 배치된 적어도 하나의 제3층 제3 슬릿(5303c)(예: 도 6의 제3 슬릿)을 포함할 수 있다. 일 실시예에 따르면, 제4층의 슬릿(530d)은 커패시터와 X축 및/또는 Y 축 방향으로 인접한 영역에 형성된 적어도 하나의 슬릿을 포함할 수 있다. 예를 들어, 제4층의 슬릿(530d)은 커패시터의 좌측 방향(-X 방향, 제1 방향)에 배치된 적어도 하나의 제4층 제1 슬릿(5301d)(예: 도 6의 제1 슬릿)을 포함할 수 있다. 예를 들어, 제4층의 슬릿(530d)은 커패시터의 우측 방향(+X 방향, 제2 방향)에 배치된 적어도 하나의 제4층 제2 슬릿(5302d)(예: 도 6의 제2 슬릿)을 포함할 수 있다. 예를 들어, 제4층의 슬릿(530d)은 커패시터의 전면 방향(+Y 방향, 제3 방향), 후면 방향(-Y 방향, 제4 방향), 하측 방향(-Z 방향, 제5 방향) 중 적어도 어느 하나에 배치된 적어도 하나의 제4층 제3 슬릿(5303d)(예: 도 6의 제3 슬릿)을 포함할 수 있다. 일 실시예에 따르면, 제1층 제1 슬릿(5301a), 제2 층 제1 슬릿(5301b), 제3층 제1 슬릿(5301c), 제4층 제1 슬 릿(5301d)은 적어도 일부가 Z축 방향으로 중첩 배치될 수 있다. 일 실시예에 따르면, 제1층 제2 슬릿(5302a), 제2 층 제2 슬릿(5302b), 제3층 제2 슬릿(5302c), 제4층 제2 슬릿(5302d)은 적어도 일부가 Z축 방향으로 중첩 배치될 수 있다. 일 실시예에 따르면, 제1층 제3 슬릿(5303a), 제2 층 제3 슬릿(5303b), 제3층 제3 슬릿 (5303c), 제4층 제3 슬릿(5303d)은 적어도 일부가 Z축 방향으로 중첩 배치될 수 있다. 일 실시예에 따르면, 제1층의 슬릿(530a)과 제2층의 슬릿(530b), 제3층의 슬릿(530c), 및/또는 제4층의 슬릿 (530d)은 실질적으로 동일한 형태 및/또는 배치의 슬릿들을 포함할 수 있다. 예를 들어, 제1층의 슬릿(530a), 제2층의 슬릿(530b), 제3층의 슬릿(530c), 및/또는 제4층의 슬릿(530d)을 구성하는 슬릿들은 실질적으로 동일한 형태로 형성될 수 있다. 일 실시예에 따르면, 제1층의 슬릿(530a), 제2층의 슬릿(530b), 제3층의 슬릿(530c), 및/또는 제4층의 슬릿(530d)은 서로 다른 형태 및/또는 배치의 슬릿들을 포함할 수 있다. 일 실시예에 따르면, 제1층의 슬릿(530a), 제2층의 슬릿(530b), 제3층의 슬릿(530c), 및/또는 제4층의 슬릿 (530d)을 구성하는 슬릿 중 Z축 방향으로 중첩되는 슬릿의 길이는 실질적으로 동일할 수 있다. 예를 들어, 도 15를 참조할 때, Z축 방향으로 중첩하는 제1층의 슬릿(530a) 중 제1층 제3 슬릿(5303a), 제2층의 슬릿(530b) 중 제2층 제3 슬릿(5303b), 제3층의 슬릿(530c) 중 제3층 제3 슬릿(5303c), 제4층의 슬릿(530d) 중 제4층 제3 슬 릿(5303d)의 X축 방향 길이는 제1 길이(d1)일 수 있다. 제1 길이(d1)는 커패시터의 X축 방향의 길이보다 짧을 수 있다. 일 실시예에 따르면, 제1층의 슬릿(530a), 제2층의 슬릿(530b), 제3층의 슬릿(530c), 및/또는 제4층의 슬릿 (530d)을 구성하는 슬릿 중 Z축 방향으로 중첩되는 슬릿의 길이는 서로 상이할 수 있다. 예를 들어, 도 16을 참 조할 때, 제1층의 슬릿(530a) 중 제1층 제3 슬릿(5303a)의 x축 방향 길이는 제2 길이(d2)일 수 있다. 제2 길이 (d2)는 커패시터의 X축 방향의 길이와 실질적으로 동일하거나, 유사할 수 있다. 예를 들어, 제2층의 슬릿(530b) 중 제2층 제3 슬릿(5303b)은 복수 개로 구성될 수 있다. 제2층의 슬릿(530b) 중 제2층 제3 슬릿(5303 b)은 X축 방향으로 일정한 간격으로 배치된 복수 개의 슬릿일 수 있다. 복수 개의 제2층 제3 슬릿(5303b)들의 X 축 방향 길이는 각각 제3 길이(d3)일 수 있다. 복수 개의 제2층 제3 슬릿(5303b)들의 X축 방향 길이는 실질적으 로 서로 동일할 수도 있고, 상이할 수도 있다. X축 방향으로 일정한 간격으로 배치된 복수 개의 제2층 제3 슬릿 (5303b)들의 X축 방향의 총 길이는 제2 길이(d2)와 실질적으로 동일할 수 있다. 예를 들어, 제3층의 슬릿(530c) 중 제3층 제3 슬릿(5303c)의 x축 방향 길이는 제4 길이(d4)일 수 있다. 제4 길이(d4)는 커패시터의 X축 방 향의 길이와 실질적으로 동일하거나, 유사할 수 있다. 제4 길이(d4)는 실질적으로 제2 길이(d2)와 동일하거나, 유사할 수 있다. 예를 들어, 제4층의 슬릿(530d) 중 제4층 제3 슬릿(5303d)의 x축 방향 길이는 제5 길이(d5)일 수 있다. 제5 길이(d5)는 커패시터의 X축 방향의 길이보다 짧을 수 있다. 제5 길이(d5)는 실질적으로 제3 길이(d3)와 동일하거나, 유사할 수 있다. 슬릿의 구성, 구조, 및 배치는 상기 실시예에 제한되지 않으며 다양하 게 설계 변경될 수 있으며, 인쇄 회로 기판의 크기, 커패시터의 성능을 고려하여 다양하게 조합하여 구성할 수 있다. 일 실시예에 따르면, 도 17을 참조할 때, 커패시터의 하측 방향(-Z 방향, 제5 방향)에 슬릿이 배치되지 않 을 수 있다. 예를 들어, 제1층의 슬릿(530a), 제2층의 슬릿(530b), 제3층의 슬릿(530c) 및/또는 제4층의 슬릿 (530d)은 커패시터의 하측 방향(-Z 방향, 제5 방향)에 슬릿이 배치되지 않을 수 있다. 예를 들어, 제1층의 슬릿(530a)은 커패시터의 좌측 방향(-X 방향, 제1 방향)에 배치된 적어도 하나의 제1층 제1 슬릿(5301a) (예: 도 6의 제1 슬릿)을 포함할 수 있다. 예를 들어, 제1층의 슬릿(530a)은 커패시터의 우측 방향 (+X 방향, 제2 방향)에 배치된 적어도 하나의 제1층 제2 슬릿(5302a)(예: 도 6의 제2 슬릿)을 포함할 수 있다. 예를 들어, 제2층의 슬릿(530b)은 커패시터의 좌측 방향(-X 방향, 제1 방향)에 배치된 적어도 하나 의 제2층 제1 슬릿(5301b)(예: 도 6의 제1 슬릿)을 포함할 수 있다. 예를 들어, 제2층의 슬릿(530b)은 커 패시터의 우측 방향(+X 방향, 제2 방향)에 배치된 적어도 하나의 제2층 제2 슬릿(5302b)(예: 도 6의 제2 슬릿)을 포함할 수 있다. 예를 들어, 제3층의 슬릿(530c)은 커패시터의 좌측 방향(-X 방향, 제1 방향)에 배치된 적어도 하나의 제3층 제1 슬릿(5301c)(예: 도 6의 제1 슬릿)을 포함할 수 있다. 예를 들어, 제3층의 슬릿(530c)은 커패시터의 우측 방향(+X 방향, 제2 방향)에 배치된 적어도 하나의 제3층 제2 슬릿(5302c)(예: 도 6의 제2 슬릿)을 포함할 수 있다. 예를 들어, 제4층의 슬릿(530d)은 커패시터의 좌측 방향(-X 방향, 제1 방향)에 배치된 적어도 하나의 제4층 제1 슬릿(5301d)(예: 도 6의 제1 슬릿)을 포 함할 수 있다. 예를 들어, 제4층의 슬릿(530d)은 커패시터의 우측 방향(+X 방향, 제2 방향)에 배치된 적어 도 하나의 제4층 제2 슬릿(5302d)(예: 도 6의 제2 슬릿)을 포함할 수 있다. 본 개시의 일 실시예에 따른 전자 장치는 전자 장치는 인쇄 회로 기판(예: 도 5의 인쇄 회로 기판), 및 상 기 인쇄 회로 기판 상에 배치된 커패시터(예: 도 6의 커패시터)를 포함하고, 상기 인쇄 회로 기판은, 상기 커패시터와 인접한 영역에 형성된 적어도 하나의 슬릿(예: 도 5의 슬릿)을 포함하는 도전층(예: 도 5의 도 전층), 및 상기 도전층 상에 배치되고, 상기 적어도 하나의 슬릿 내에 배치된 부분(예: 도 5의 부분(34 0))을 포함하는 절연층(예: 도 5의 절연층)을 포함하고, 상기 적어도 하나의 슬릿은 상기 커패시터의 적어 도 하나의 측면과 인접하게 배치되고, 상기 커패시터의 상기 적어도 하나의 측면과 제1 거리(예: 도 9의 제1 거 리(d1)) 이하로 이격되고, 상기 슬릿은 상기 커패시터의 아래에서 중첩되도록 배치되지 않을 수 있다. 일 실시예에 따르면, 상기 커패시터는 적층 세라믹 커패시터(multi layer ceramic capacitor, MLCC)일 수 있 다. 일 실시예에 따르면, 상기 커패시터는, 제1 방향(-X 방향)을 향하는 제1 측면, 상기 제1 방향과 반대인 제2 방 향(+X 방향)을 향하는 제2 측면, 상기 제1 방향 및 상기 제2 방향과 수직인 제3 방향(+Y 방향)을 향하는 제3 측 면, 및 상기 제3 방향과 반대인 제4 방향(-Y 방향)을 향하는 제4 측면을 포함하는 측면, 상기 측면과 수직으로 배치되고, 상기 인쇄 회로 기판을 향하는 하측 방향(-Z 방향)을 향하는 하면, 및 상기 하측 방향과 반대인 상측 방향(+Z 방향)을 향하는 상면을 포함할 수 있다. 일 실시예에 따르면, 상기 커패시터와 상기 인쇄 회로 기판 사이에 배치된 적어도 하나의 솔더 패드(예: 도 8의 솔더 패드(321, 322))를 더 포함할 수 있다. 일 실시예에 따르면, 상기 적어도 하나의 솔더 패드는, 상기 커패시터의 상기 하면의 상기 제1 방향에 부착된 제1 솔더 패드(예: 도 8의 제1 솔더 패드), 및 상기 커패시터의 상기 하면의 상기 제2 방향에 부착된 제2 솔더 패드(예: 도 8의 제2 솔더 패드)를 포함할 수 있다.일 실시예에 따르면, 상기 적어도 하나의 슬릿은 상기 도전층의 상기 절연층과 접하는 일면에서부터 하측 방향 으로 리세스되도록 형성될 수 있다. 일 실시예에 따르면, 상기 적어도 하나의 슬릿의 두께는 상기 도전층의 두께보다 얇거나 같을 수 있다. 일 실시예에 따르면, 상기 적어도 하나의 슬릿은 상기 커패시터의 상기 제1 측면과 평행하게 배치된 제1 슬릿 (예: 도 8의 제1 슬릿), 및 상기 제1 슬릿과 수직으로 배치되고, 상기 커패시터의 상기 제3 측면과 평행하 게 배치된 제3 슬릿(예: 도 8의 제3 슬릿)을 포함할 수 있다. 일 실시예에 따르면, 상기 적어도 하나의 슬릿은 상기 커패시터의 상기 적어도 하나의 측면 중 인접한 측면과 평행하고 제2 길이(예: 도 9의 제2 길이(d2))의 제1변, 및 상기 제1 변과 수직으로 연장되고, 제3 길이(예: 도 9의 제3 길이(d3))인 제2 변으로 구성되고, 상기 제2 길이는 상기 커패시터의 상기 적어도 하나의 측면 중 인접 한 측면의 길이의 두 배이거나 이보다 클 수 있다. 일 실시예에 따르면, 상기 적어도 하나의 슬릿은 상기 커패시터의 상기 제1 방향에 배치되고, 상기 제1 측면과 인접 배치된 제1 슬릿(예: 도 8의 제1 슬릿), 및 상기 커패시터의 상기 제2 방향에 배치되고, 상기 제2 측 면과 인접 배치된 제2 슬릿(예: 도 8의 제2 슬릿)을 포함할 수 있다. 일 실시예에 따르면, 상기 적어도 하나의 슬릿은 상기 커패시터의 상기 제3 방향에 배치되고, 상기 제3 측면과 인접 배치된 제3 슬릿(예: 도 8의 제3 슬릿), 및 상기 커패시터의 상기 제4 방향에 배치되고, 상기 제4 측 면과 인접 배치된 제4 슬릿(예: 도 8의 제4 슬릿)을 포함할 수 있다. 일 실시예에 따르면, 상기 적어도 하나의 슬릿은 상기 커패시터의 상기 하면과 대면하도록 배치된 제5 슬릿(예: 도 8의 제5 슬릿)을 포함할 수 있다. 일 실시예에 따르면, 상기 제1 길이는 0.2mm이하일 수 있다. 일 실시예에 따르면, 상기 부분은 상기 하측 방향으로 돌출되고, 상기 슬릿을 채우도록 형성될 수 있다. 일 실시예에 따르면, 상기 적어도 하나의 슬릿(예: 도 13의 430)은, 상기 커패시터의 상기 제3 방향에 배치되고, 상기 제3 측면과 평행하게 배치된 제1 부분(예: 도 13의 431), 상기 커패시터의 상기 제4 방향에 배 치되고, 상기 제4 측면과 평행하게 배치된 제2 부분(예: 도 13의 432), 및 상기 제1 부분, 상기 제2 부분과 수 직으로 연결되고, 상기 커패시터의 하면과 대면하도록 배치된 제3 부분(예: 도 13의 433)을 포함할 수 있다. 본 개시의 일 실시예에 따른 전자 장치는 인쇄 회로 기판(예: 도 15의 510); 및 상기 인쇄 회로 기판 상에 배치 된 커패시터(예: 도 15의 520)를 포함하고, 상기 인쇄 회로 기판은, 상기 커패시터와 인접한 영역에 형성된 제1 층의 슬릿(예: 도 15의 530a)을 포함하는 제1 도전층(예: 도 15의 512a); 상기 제1 도전층 상에 배치되고, 상기 제1 슬릿층 내에 배치된 적어도 하나의 부분을 포함하는 제1 절연층(예: 도 15의 511a); 상기 제1 절연층 상에 배치되고, 상기 커패시터와 인접한 영역에 형성된 제2층의 슬릿(예: 도 15의 530b)을 포함하는 제2 도전층 (예: 도 15의 512b); 및 상기 제2 도전층 상에 배치되고, 상기 제2 슬릿층 내에 배치된 적어도 하나의 제2 부분 을 포함하는 제2 절연층(예: 도 15의 511b);을 포함하고, 상기 제1 슬릿층 및 상기 제2 슬릿층을 구성하는 슬릿은 상기 커패시터의 적어도 하나의 측면과 평행하게 배치되고, 상기 커패시터의 상기 적어도 하나의 측면과 제1 길이(예: 도 15의 d1) 이하로 이격될 수 있다. 일 실시예에 따르면, 상기 커패시터는 적층 세라믹 커패시터(multi layer ceramic capacitor, MLCC)일 수 있 다. 일 실시예에 따르면, 상기 제1 슬릿층을 구성하는 적어도 하나의 슬릿은 상기 제2 슬릿층을 구성하는 슬릿과 실 질적으로 동일할 수 있다. 일 실시예에 따르면, 상기 제1 슬릿층을 구성하는 슬릿은 상기 제2 슬릿층을 구성하는 슬릿과 서로 다를 수 있 다. 일 실시예에 따르면, 상기 제1 슬릿층 및 상기 제2 슬릿층은 상기 커패시터의 상기 제1 방향에 배치되고, 상기 제1 측면과 인접 배치된 제1 슬릿, 상기 커패시터의 상기 제2 방향에 배치되고, 상기 제2 측면과 인접 배 치된 제2 슬릿, 상기 커패시터의 상기 제3 방향에 배치되고, 상기 제3 측면과 인접 배치된 제3 슬릿, 상기 커패시터의 상기 제4 방향에 배치되고, 상기 제4 측면과 인접 배치된 제4 슬릿, 및 상기 커패시터의 상기 하면과 대면하도록 배치된 제5 슬릿 중 적어도 하나를 포함할 수 있다.본 개시의 일 실시예에 따른 전자 장치는, 인쇄 회로 기판, 및 상기 인쇄 회로 기판 상에 배치된 커패시터를 포 함할 수 있다. 상기 인쇄 회로 기판은, 상기 커패시터와 인접한 영역에 형성된 적어도 하나의 슬릿을 포함하는 도전층, 및 상기 도전층 상에 배치되고, 상기 적어도 하나의 슬릿 내에 배치된 부분을 포함하는 절연층을 포함 할 수 있다. 상기 적어도 하나의 슬릿은 상기 커패시터의 적어도 하나의 측면과 인접하게 배치되고, 상기 커패 시터의 상기 적어도 하나의 측면과 제1 거리 이하로 이격될 수 있다. 상기 슬릿은 상기 커패시터의 아래에서 중 첩되도록 배치되지 않을 수 있다. 일 실시예에 따르면, 상기 적어도 하나의 슬릿은 상기 커패시터의 상기 적어도 하나의 측면과 평행하게 연장된 제2 길이인 일면을 포함하고, 상기 제2 길이는 상기 커패시터의 상기 적어도 하나의 측면의 길이보다 적어도 1.4배 더 길 수 있다. 일 실시예에 따르면, 상기 적어도 하나의 슬릿은 상기 제3 방향으로 연장되고, 상기 제1 측면과 인접 배치된 제 1 슬릿, 및 상기 제3 방향으로 연장되고, 상기 제2 측면과 인접 배치된 제2 슬릿을 포함할 수 있다. 일 실시예에 따르면, 상기 적어도 하나의 슬릿은 상기 제1 방향으로 연장되고, 상기 제3 측면과 인접 배치된 제 3 슬릿, 및 상기 제1 방향으로 연장되고, 상기 제4 측면과 인접 배치된 제4 슬릿을 포함할 수 있다. 전자 장치에 사용되는 커패시터(예: 도 6의 320)(MLCC)를 충전 및/또는 방전할 때, 커패시터(MLCC)의 수축 및 팽창 현상에 의해 떨림이 발생할 수 있다. 커패시터(MLCC)의 떨림이 인쇄 회로 기판으로 전달되어 인쇄 회 로 기판(예: 도 6의 310)이 진동하면서 가청 주파수 대역의 노이즈가 발생할 수 있다. 본 개시의 인쇄 회로 기판은 적층 구조 변경을 통하여 커패시터의 진동 에너지가 이종의 밀도가 다른 매질을 가 진 인쇄 회로 기판을 통과하면서 에너지가 감쇄하도록 하여, 가청 주파수 대역의 노이즈가 저감되도록 할 수 있 다."}
{"patent_id": "10-2023-0149050", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 문서에 개시되는 일 실시예에 따른, 네트워크 환경 내의 전자 장치의 블록도이다. 도 2는 본 문서에 개시되는 일 실시예에 따른, 전자 장치의 전면을 나타내는 사시도이다. 도 3은 본 문서에 개시되는 일 실시예에 따른, 도 2에 도시된 전자 장치의 후면을 나타내는 사시도이다. 도 4a는 본 문서에 개시되는 일 실시예에 따른, 도 2에 도시된 전자 장치의 분리 사시도로서 전면을 나타내는 도면이다. 도 4b는 본 문서에 개시되는 일 실시예에 따른, 도 2에 도시된 전자 장치의 나타내는 분리 사시도로서 후면을 나타내는 도면이다. 도 5는 본 문서에 개시된 일 실시예에 따른 도 4a의 인쇄 회로 기판을 라인 A-A'에 따라 자른 단면도이다. 도 6은 본 문서에 개시된 일 실시예에 따른 커패시터 및 인쇄 회로 기판을 상측 방향에서 바라본 도면이다. 도 7은 본 문서에 개시된 일 실시예에 따른 커패시터를 상측 방향에서 바라본 도면이다. 도 8은 본 문서에 개시된 일 실시예에 따른 슬릿을 포함하는 인쇄 회로 기판을 상측 방향에서 바라본 도면이다. 도 9는 본 문서에 개시된 일 실시예에 따른 인쇄 회로 기판을 상측 방향에서 바라본 도면 및 슬릿을 확대한 도 면이다. 도 10은 본 문서에 개시된 일 실시예에 따른 제1 거리에 따른 노이즈 감소 정도를 나타낸 그래프이다. 도 11은 본 문서에 개시된 일 실시예에 따른 제2 길이에 따른 노이즈 감소 정도를 나타낸 그래프이다. 도 12는 본 문서에 개시된 일 실시예에 따른 슬릿 배치에 따른 노이즈 감소 정도를 나타낸 그래프이다. 도 13은 본 문서에 개시된 일 실시예에 따른 커패시터 및 인쇄 회로 기판을 상측 방향에서 바라본 도면이다. 도 14는 본 문서에 개시된 일 실시예에 따른 슬릿을 포함하는 인쇄 회로 기판을 상측 방향에서 바라본 도면이다. 도 15은 본 문서에 개시된 일 실시예에 따른 커패시터 및 인쇄 회로 기판을 측면에서 바라본 도면이다. 도 16은 본 문서에 개시된 일 실시예에 따른 커패시터 및 인쇄 회로 기판을 측면에서 바라본 도면이다. 도 17은 본 문서에 개시된 일 실시예에 따른 커패시터 및 인쇄 회로 기판을 측면에서 바라본 도면이다."}
