Fitter report for fftpga
Fri Jul 16 12:55:34 2021
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Routing Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. I/O Rules Summary
 36. I/O Rules Details
 37. I/O Rules Matrix
 38. Fitter Device Options
 39. Operating Settings and Conditions
 40. Estimated Delay Added for Hold Timing Summary
 41. Estimated Delay Added for Hold Timing Details
 42. Fitter Messages
 43. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Fri Jul 16 12:55:34 2021       ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                      ; fftpga                                      ;
; Top-level Entity Name              ; firpga                                      ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE10F17C8                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 10,247 / 10,320 ( 99 % )                    ;
;     Total combinational functions  ; 8,616 / 10,320 ( 83 % )                     ;
;     Dedicated logic registers      ; 6,195 / 10,320 ( 60 % )                     ;
; Total registers                    ; 6195                                        ;
; Total pins                         ; 32 / 180 ( 18 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 35,072 / 423,936 ( 8 % )                    ;
; Embedded Multiplier 9-bit elements ; 28 / 46 ( 61 % )                            ;
; Total PLLs                         ; 1 / 2 ( 50 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE10F17C8                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.93        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  31.0%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+-------------+--------------------------------------+
; Pin Name    ; Reason                               ;
+-------------+--------------------------------------+
; aud_mclk    ; Missing drive strength and slew rate ;
; aud_dacdat  ; Missing drive strength and slew rate ;
; aud_scl     ; Missing drive strength and slew rate ;
; lcd_hs      ; Missing drive strength and slew rate ;
; lcd_vs      ; Missing drive strength and slew rate ;
; lcd_de      ; Missing drive strength and slew rate ;
; lcd_rgb[0]  ; Missing drive strength and slew rate ;
; lcd_rgb[1]  ; Missing drive strength and slew rate ;
; lcd_rgb[2]  ; Missing drive strength and slew rate ;
; lcd_rgb[3]  ; Missing drive strength and slew rate ;
; lcd_rgb[4]  ; Missing drive strength and slew rate ;
; lcd_rgb[5]  ; Missing drive strength and slew rate ;
; lcd_rgb[6]  ; Missing drive strength and slew rate ;
; lcd_rgb[7]  ; Missing drive strength and slew rate ;
; lcd_rgb[8]  ; Missing drive strength and slew rate ;
; lcd_rgb[9]  ; Missing drive strength and slew rate ;
; lcd_rgb[10] ; Missing drive strength and slew rate ;
; lcd_rgb[11] ; Missing drive strength and slew rate ;
; lcd_rgb[12] ; Missing drive strength and slew rate ;
; lcd_rgb[13] ; Missing drive strength and slew rate ;
; lcd_rgb[14] ; Missing drive strength and slew rate ;
; lcd_rgb[15] ; Missing drive strength and slew rate ;
; lcd_bl      ; Missing drive strength and slew rate ;
; lcd_rst     ; Missing drive strength and slew rate ;
; lcd_pclk    ; Missing drive strength and slew rate ;
; aud_sda     ; Missing drive strength and slew rate ;
+-------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 15668 ) ; 0.00 % ( 0 / 15668 )       ; 0.00 % ( 0 / 15668 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 15668 ) ; 0.00 % ( 0 / 15668 )       ; 0.00 % ( 0 / 15668 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 12696 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; pzdyqx:nabboc                  ; 0.00 % ( 0 / 196 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 305 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 2459 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 12 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/fpga/fpga_prac/prac8/par/output_files/fftpga.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 10,247 / 10,320 ( 99 % )   ;
;     -- Combinational with no register       ; 4052                       ;
;     -- Register only                        ; 1631                       ;
;     -- Combinational with a register        ; 4564                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 2082                       ;
;     -- 3 input functions                    ; 4560                       ;
;     -- <=2 input functions                  ; 1974                       ;
;     -- Register only                        ; 1631                       ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 5009                       ;
;     -- arithmetic mode                      ; 3607                       ;
;                                             ;                            ;
; Total registers*                            ; 6,195 / 11,172 ( 55 % )    ;
;     -- Dedicated logic registers            ; 6,195 / 10,320 ( 60 % )    ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 645 / 645 ( 100 % )        ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 32 / 180 ( 18 % )          ;
;     -- Clock pins                           ; 3 / 3 ( 100 % )            ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )             ;
;                                             ;                            ;
; Global signals                              ; 10                         ;
; M9Ks                                        ; 25 / 46 ( 54 % )           ;
; Total block memory bits                     ; 35,072 / 423,936 ( 8 % )   ;
; Total block memory implementation bits      ; 230,400 / 423,936 ( 54 % ) ;
; Embedded Multiplier 9-bit elements          ; 28 / 46 ( 61 % )           ;
; PLLs                                        ; 1 / 2 ( 50 % )             ;
; Global clocks                               ; 10 / 10 ( 100 % )          ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 43% / 41% / 44%            ;
; Peak interconnect usage (total/H/V)         ; 49% / 48% / 53%            ;
; Maximum fan-out                             ; 4637                       ;
; Highest non-global fan-out                  ; 3182                       ;
; Total fan-out                               ; 49003                      ;
; Average fan-out                             ; 3.03                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                                        ;
+---------------------------------------------+-----------------------+----------------------+---------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top                   ; pzdyqx:nabboc        ; sld_hub:auto_hub    ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+----------------------+---------------------+--------------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                  ; Low                 ; Low                            ; Low                            ;
;                                             ;                       ;                      ;                     ;                                ;                                ;
; Total logic elements                        ; 8158 / 10320 ( 79 % ) ; 123 / 10320 ( 1 % )  ; 190 / 10320 ( 2 % ) ; 1776 / 10320 ( 17 % )          ; 0 / 10320 ( 0 % )              ;
;     -- Combinational with no register       ; 3827                  ; 51                   ; 68                  ; 106                            ; 0                              ;
;     -- Register only                        ; 521                   ; 1                    ; 7                   ; 1102                           ; 0                              ;
;     -- Combinational with a register        ; 3810                  ; 71                   ; 115                 ; 568                            ; 0                              ;
;                                             ;                       ;                      ;                     ;                                ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                      ;                     ;                                ;                                ;
;     -- 4 input functions                    ; 1580                  ; 55                   ; 71                  ; 376                            ; 0                              ;
;     -- 3 input functions                    ; 4271                  ; 20                   ; 72                  ; 197                            ; 0                              ;
;     -- <=2 input functions                  ; 1786                  ; 47                   ; 40                  ; 101                            ; 0                              ;
;     -- Register only                        ; 521                   ; 1                    ; 7                   ; 1102                           ; 0                              ;
;                                             ;                       ;                      ;                     ;                                ;                                ;
; Logic elements by mode                      ;                       ;                      ;                     ;                                ;                                ;
;     -- normal mode                          ; 4110                  ; 118                  ; 175                 ; 606                            ; 0                              ;
;     -- arithmetic mode                      ; 3527                  ; 4                    ; 8                   ; 68                             ; 0                              ;
;                                             ;                       ;                      ;                     ;                                ;                                ;
; Total registers                             ; 4331                  ; 72                   ; 122                 ; 1670                           ; 0                              ;
;     -- Dedicated logic registers            ; 4331 / 10320 ( 42 % ) ; 72 / 10320 ( < 1 % ) ; 122 / 10320 ( 1 % ) ; 1670 / 10320 ( 16 % )          ; 0 / 10320 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                    ; 0                   ; 0                              ; 0                              ;
;                                             ;                       ;                      ;                     ;                                ;                                ;
; Total LABs:  partially or completely used   ; 552 / 645 ( 86 % )    ; 22 / 645 ( 3 % )     ; 20 / 645 ( 3 % )    ; 188 / 645 ( 29 % )             ; 0 / 645 ( 0 % )                ;
;                                             ;                       ;                      ;                     ;                                ;                                ;
; Virtual pins                                ; 0                     ; 0                    ; 0                   ; 0                              ; 0                              ;
; I/O pins                                    ; 32                    ; 0                    ; 0                   ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 28 / 46 ( 61 % )      ; 0 / 46 ( 0 % )       ; 0 / 46 ( 0 % )      ; 0 / 46 ( 0 % )                 ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 20224                 ; 0                    ; 0                   ; 14848                          ; 0                              ;
; Total RAM block bits                        ; 193536                ; 0                    ; 0                   ; 36864                          ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )       ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 2 ( 0 % )         ; 0 / 2 ( 0 % )        ; 0 / 2 ( 0 % )       ; 0 / 2 ( 0 % )                  ; 1 / 2 ( 50 % )                 ;
; M9K                                         ; 21 / 46 ( 45 % )      ; 0 / 46 ( 0 % )       ; 0 / 46 ( 0 % )      ; 4 / 46 ( 8 % )                 ; 0 / 46 ( 0 % )                 ;
; Clock control block                         ; 6 / 12 ( 50 % )       ; 2 / 12 ( 16 % )      ; 0 / 12 ( 0 % )      ; 1 / 12 ( 8 % )                 ; 1 / 12 ( 8 % )                 ;
;                                             ;                       ;                      ;                     ;                                ;                                ;
; Connections                                 ;                       ;                      ;                     ;                                ;                                ;
;     -- Input Connections                    ; 67                    ; 72                   ; 176                 ; 2053                           ; 2                              ;
;     -- Registered Input Connections         ; 0                     ; 32                   ; 132                 ; 1789                           ; 0                              ;
;     -- Output Connections                   ; 2110                  ; 67                   ; 189                 ; 1                              ; 3                              ;
;     -- Registered Output Connections        ; 103                   ; 66                   ; 188                 ; 0                              ; 0                              ;
;                                             ;                       ;                      ;                     ;                                ;                                ;
; Internal Connections                        ;                       ;                      ;                     ;                                ;                                ;
;     -- Total Connections                    ; 42220                 ; 629                  ; 1207                ; 7851                           ; 12                             ;
;     -- Registered Connections               ; 17288                 ; 363                  ; 851                 ; 4462                           ; 0                              ;
;                                             ;                       ;                      ;                     ;                                ;                                ;
; External Connections                        ;                       ;                      ;                     ;                                ;                                ;
;     -- Top                                  ; 2                     ; 94                   ; 163                 ; 1915                           ; 3                              ;
;     -- pzdyqx:nabboc                        ; 94                    ; 0                    ; 45                  ; 0                              ; 0                              ;
;     -- sld_hub:auto_hub                     ; 163                   ; 45                   ; 20                  ; 137                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 1915                  ; 0                    ; 137                 ; 0                              ; 2                              ;
;     -- hard_block:auto_generated_inst       ; 3                     ; 0                    ; 0                   ; 2                              ; 0                              ;
;                                             ;                       ;                      ;                     ;                                ;                                ;
; Partition Interface                         ;                       ;                      ;                     ;                                ;                                ;
;     -- Input Ports                          ; 10                    ; 11                   ; 33                  ; 291                            ; 2                              ;
;     -- Output Ports                         ; 110                   ; 4                    ; 50                  ; 244                            ; 1                              ;
;     -- Bidir Ports                          ; 1                     ; 0                    ; 0                   ; 0                              ; 0                              ;
;                                             ;                       ;                      ;                     ;                                ;                                ;
; Registered Ports                            ;                       ;                      ;                     ;                                ;                                ;
;     -- Registered Input Ports               ; 0                     ; 3                    ; 3                   ; 105                            ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 3                    ; 39                  ; 233                            ; 0                              ;
;                                             ;                       ;                      ;                     ;                                ;                                ;
; Port Connectivity                           ;                       ;                      ;                     ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                    ; 10                  ; 96                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                    ; 1                   ; 0                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                    ; 0                   ; 0                              ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                    ; 0                   ; 0                              ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                    ; 1                   ; 34                             ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                    ; 0                   ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 2                    ; 2                   ; 39                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                    ; 23                  ; 233                            ; 0                              ;
+---------------------------------------------+-----------------------+----------------------+---------------------+--------------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                      ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; aud_adcdat ; D6    ; 8        ; 3            ; 24           ; 7            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; aud_bclk   ; D5    ; 8        ; 3            ; 24           ; 0            ; 648                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; aud_lrc    ; E6    ; 8        ; 7            ; 24           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key0       ; E16   ; 6        ; 34           ; 12           ; 7            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sys_clk    ; E1    ; 1        ; 0            ; 11           ; 7            ; 4638                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sys_rst    ; M1    ; 2        ; 0            ; 11           ; 21           ; 946                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; aud_dacdat  ; C6    ; 8        ; 9            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; aud_mclk    ; E7    ; 8        ; 7            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; aud_scl     ; D8    ; 8        ; 13           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_bl      ; R1    ; 2        ; 0            ; 5            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_de      ; T2    ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_hs      ; T3    ; 3        ; 1            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_pclk    ; R3    ; 3        ; 1            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rgb[0]  ; T6    ; 3        ; 11           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rgb[10] ; R6    ; 3        ; 11           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rgb[11] ; R11   ; 4        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rgb[12] ; T11   ; 4        ; 23           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rgb[13] ; R10   ; 4        ; 21           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rgb[14] ; T10   ; 4        ; 21           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rgb[15] ; R9    ; 4        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rgb[1]  ; R5    ; 3        ; 9            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rgb[2]  ; T5    ; 3        ; 9            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rgb[3]  ; R4    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rgb[4]  ; T4    ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rgb[5]  ; T9    ; 4        ; 18           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rgb[6]  ; R8    ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rgb[7]  ; T8    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rgb[8]  ; R7    ; 3        ; 11           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rgb[9]  ; T7    ; 3        ; 13           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_rst     ; L1    ; 2        ; 0            ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lcd_vs      ; P3    ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+-----------------------------------------------------------------------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                                                              ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+-----------------------------------------------------------------------------------+---------------------+
; aud_sda ; C8    ; 8        ; 13           ; 24           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_dir ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+-----------------------------------------------------------------------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H4       ; TDI                         ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; H3       ; TCK                         ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; J5       ; TMS                         ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; J4       ; TDO                         ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; E7       ; DATA5                       ; Use as regular IO        ; aud_mclk                ; Dual Purpose Pin          ;
; E6       ; DATA6                       ; Use as regular IO        ; aud_lrc                 ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 17 ( 29 % )  ; 2.5V          ; --           ;
; 2        ; 3 / 19 ( 16 % )  ; 2.5V          ; --           ;
; 3        ; 14 / 26 ( 54 % ) ; 2.5V          ; --           ;
; 4        ; 6 / 27 ( 22 % )  ; 2.5V          ; --           ;
; 5        ; 0 / 25 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 2 / 14 ( 14 % )  ; 2.5V          ; --           ;
; 7        ; 0 / 26 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 7 / 26 ( 27 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 200        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 196        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 192        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 188        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 183        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 168        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 161        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 159        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 153        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 167        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 197        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 189        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 184        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 169        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 162        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 160        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; aud_dacdat                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; aud_sda                                                   ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 172        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 147        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ; 198        ; 8        ; aud_bclk                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 199        ; 8        ; aud_adcdat                                                ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; aud_scl                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 144        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 143        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 24         ; 1        ; sys_clk                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; aud_lrc                                                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 190        ; 8        ; aud_mclk                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; key0                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 186        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 166        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; altera_reserved_tck                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; H4       ; 18         ; 1        ; altera_reserved_tdi                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; altera_reserved_tdo                                       ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; J5       ; 20         ; 1        ; altera_reserved_tms                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; J6       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J12      ; 123        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J13      ; 124        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 87         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 110        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 105        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 35         ; 2        ; lcd_rst                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 77         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ; 88         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 114        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 115        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 26         ; 2        ; sys_rst                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ; 78         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 79         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N14      ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 112        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 111        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 46         ; 3        ; lcd_vs                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 108        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 42         ; 2        ; lcd_bl                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; lcd_pclk                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R4       ; 53         ; 3        ; lcd_rgb[3]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R5       ; 61         ; 3        ; lcd_rgb[1]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R6       ; 63         ; 3        ; lcd_rgb[10]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R7       ; 66         ; 3        ; lcd_rgb[8]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R8       ; 72         ; 3        ; lcd_rgb[6]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 74         ; 4        ; lcd_rgb[15]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 80         ; 4        ; lcd_rgb[13]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 83         ; 4        ; lcd_rgb[11]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 85         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; lcd_de                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T3       ; 48         ; 3        ; lcd_hs                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T4       ; 54         ; 3        ; lcd_rgb[4]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ; 62         ; 3        ; lcd_rgb[2]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 64         ; 3        ; lcd_rgb[0]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 67         ; 3        ; lcd_rgb[9]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 73         ; 3        ; lcd_rgb[7]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 75         ; 4        ; lcd_rgb[5]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ; 81         ; 4        ; lcd_rgb[14]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 84         ; 4        ; lcd_rgb[12]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 86         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                  ;
+-------------------------------+------------------------------------------------------------------------------+
; Name                          ; pll_clk:u_pll_clk|altpll:altpll_component|pll_clk_altpll:auto_generated|pll1 ;
+-------------------------------+------------------------------------------------------------------------------+
; SDC pin name                  ; u_pll_clk|altpll_component|auto_generated|pll1                               ;
; PLL mode                      ; Normal                                                                       ;
; Compensate clock              ; clock0                                                                       ;
; Compensated input/output pins ; --                                                                           ;
; Switchover type               ; --                                                                           ;
; Input frequency 0             ; 50.0 MHz                                                                     ;
; Input frequency 1             ; --                                                                           ;
; Nominal PFD frequency         ; 50.0 MHz                                                                     ;
; Nominal VCO frequency         ; 600.0 MHz                                                                    ;
; VCO post scale K counter      ; 2                                                                            ;
; VCO frequency control         ; Auto                                                                         ;
; VCO phase shift step          ; 208 ps                                                                       ;
; VCO multiply                  ; --                                                                           ;
; VCO divide                    ; --                                                                           ;
; Freq min lock                 ; 25.0 MHz                                                                     ;
; Freq max lock                 ; 54.18 MHz                                                                    ;
; M VCO Tap                     ; 0                                                                            ;
; M Initial                     ; 1                                                                            ;
; M value                       ; 12                                                                           ;
; N value                       ; 1                                                                            ;
; Charge pump current           ; setting 1                                                                    ;
; Loop filter resistance        ; setting 27                                                                   ;
; Loop filter capacitance       ; setting 0                                                                    ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                           ;
; Bandwidth type                ; Medium                                                                       ;
; Real time reconfigurable      ; Off                                                                          ;
; Scan chain MIF file           ; --                                                                           ;
; Preserve PLL counter order    ; Off                                                                          ;
; PLL location                  ; PLL_1                                                                        ;
; Inclk0 signal                 ; sys_clk                                                                      ;
; Inclk1 signal                 ; --                                                                           ;
; Inclk0 signal type            ; Dedicated Pin                                                                ;
; Inclk1 signal type            ; --                                                                           ;
+-------------------------------+------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                ;
+------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------+
; Name                                                                                     ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                          ;
+------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------+
; pll_clk:u_pll_clk|altpll:altpll_component|pll_clk_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 6    ; 25  ; 12.0 MHz         ; 0 (0 ps)    ; 0.90 (208 ps)    ; 50/50      ; C0      ; 50            ; 25/25 Even ; --            ; 1       ; 0       ; u_pll_clk|altpll_component|auto_generated|pll1|clk[0] ;
+------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                           ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                           ; Library Name ;
+----------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |firpga                                                                                                              ; 10247 (16)  ; 6195 (0)                  ; 0 (0)         ; 35072       ; 25   ; 28           ; 0       ; 14        ; 32   ; 0            ; 4052 (4)     ; 1631 (0)          ; 4564 (15)        ; |firpga                                                                                                                                                                                                                                                                                                                                       ; work         ;
;    |fft_top:u_fft_top|                                                                                               ; 4142 (0)    ; 3514 (0)                  ; 0 (0)         ; 19200       ; 20   ; 28           ; 0       ; 14        ; 0    ; 0            ; 615 (0)      ; 500 (0)           ; 3027 (0)         ; |firpga|fft_top:u_fft_top                                                                                                                                                                                                                                                                                                                     ; work         ;
;       |audio_in_fifo:fifo_inst|                                                                                      ; 78 (0)      ; 69 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 2 (0)             ; 68 (0)           ; |firpga|fft_top:u_fft_top|audio_in_fifo:fifo_inst                                                                                                                                                                                                                                                                                             ; work         ;
;          |dcfifo:dcfifo_component|                                                                                   ; 78 (0)      ; 69 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 2 (0)             ; 68 (0)           ; |firpga|fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                     ; work         ;
;             |dcfifo_8gj1:auto_generated|                                                                             ; 78 (24)     ; 69 (21)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (2)        ; 2 (1)             ; 68 (17)          ; |firpga|fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated                                                                                                                                                                                                                                          ; work         ;
;                |a_graycounter_njc:wrptr_g1p|                                                                         ; 14 (14)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 12 (12)          ; |firpga|fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|a_graycounter_njc:wrptr_g1p                                                                                                                                                                                                              ; work         ;
;                |a_graycounter_r57:rdptr_g1p|                                                                         ; 14 (14)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 12 (12)          ; |firpga|fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|a_graycounter_r57:rdptr_g1p                                                                                                                                                                                                              ; work         ;
;                |alt_synch_pipe_gkd:rs_dgwp|                                                                          ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (0)           ; |firpga|fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|alt_synch_pipe_gkd:rs_dgwp                                                                                                                                                                                                               ; work         ;
;                   |dffpipe_fd9:dffpipe12|                                                                            ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |firpga|fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|alt_synch_pipe_gkd:rs_dgwp|dffpipe_fd9:dffpipe12                                                                                                                                                                                         ; work         ;
;                |alt_synch_pipe_hkd:ws_dgrp|                                                                          ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 13 (0)           ; |firpga|fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|alt_synch_pipe_hkd:ws_dgrp                                                                                                                                                                                                               ; work         ;
;                   |dffpipe_gd9:dffpipe15|                                                                            ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 13 (13)          ; |firpga|fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|alt_synch_pipe_hkd:ws_dgrp|dffpipe_gd9:dffpipe15                                                                                                                                                                                         ; work         ;
;                |altsyncram_oj31:fifo_ram|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|altsyncram_oj31:fifo_ram                                                                                                                                                                                                                 ; work         ;
;                |cmpr_d66:rdempty_eq_comp|                                                                            ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |firpga|fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|cmpr_d66:rdempty_eq_comp                                                                                                                                                                                                                 ; work         ;
;                |cmpr_d66:wrfull_eq_comp|                                                                             ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |firpga|fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|cmpr_d66:wrfull_eq_comp                                                                                                                                                                                                                  ; work         ;
;       |data_modulus:u_data_modulus|                                                                                  ; 374 (75)    ; 103 (70)                  ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 108 (1)      ; 8 (3)             ; 258 (68)         ; |firpga|fft_top:u_fft_top|data_modulus:u_data_modulus                                                                                                                                                                                                                                                                                         ; work         ;
;          |lpm_mult:Mult0|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|data_modulus:u_data_modulus|lpm_mult:Mult0                                                                                                                                                                                                                                                                          ; work         ;
;             |mult_7dt:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|data_modulus:u_data_modulus|lpm_mult:Mult0|mult_7dt:auto_generated                                                                                                                                                                                                                                                  ; work         ;
;          |lpm_mult:Mult1|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|data_modulus:u_data_modulus|lpm_mult:Mult1                                                                                                                                                                                                                                                                          ; work         ;
;             |mult_7dt:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|data_modulus:u_data_modulus|lpm_mult:Mult1|mult_7dt:auto_generated                                                                                                                                                                                                                                                  ; work         ;
;          |sqrt:sqrt_inst|                                                                                            ; 308 (0)     ; 33 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (0)      ; 5 (0)             ; 196 (0)          ; |firpga|fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst                                                                                                                                                                                                                                                                          ; work         ;
;             |altsqrt:ALTSQRT_component|                                                                              ; 308 (114)   ; 33 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (52)     ; 5 (0)             ; 196 (70)         ; |firpga|fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component                                                                                                                                                                                                                                                ; work         ;
;                |dffpipe:a_delay|                                                                                     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |firpga|fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|dffpipe:a_delay                                                                                                                                                                                                                                ; work         ;
;                |dffpipe:b_dffe[7]|                                                                                   ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |firpga|fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|dffpipe:b_dffe[7]                                                                                                                                                                                                                              ; work         ;
;                |dffpipe:r_dffe[7]|                                                                                   ; 14 (14)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 5 (5)             ; 6 (6)            ; |firpga|fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|dffpipe:r_dffe[7]                                                                                                                                                                                                                              ; work         ;
;                |lpm_add_sub:subtractors[0]|                                                                          ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |firpga|fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[0]                                                                                                                                                                                                                     ; work         ;
;                   |add_sub_8pc:auto_generated|                                                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |firpga|fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[0]|add_sub_8pc:auto_generated                                                                                                                                                                                          ; work         ;
;                |lpm_add_sub:subtractors[10]|                                                                         ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 12 (0)           ; |firpga|fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[10]                                                                                                                                                                                                                    ; work         ;
;                   |add_sub_qqc:auto_generated|                                                                       ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 12 (12)          ; |firpga|fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[10]|add_sub_qqc:auto_generated                                                                                                                                                                                         ; work         ;
;                |lpm_add_sub:subtractors[11]|                                                                         ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 9 (0)            ; |firpga|fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[11]                                                                                                                                                                                                                    ; work         ;
;                   |add_sub_rqc:auto_generated|                                                                       ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 9 (9)            ; |firpga|fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[11]|add_sub_rqc:auto_generated                                                                                                                                                                                         ; work         ;
;                |lpm_add_sub:subtractors[12]|                                                                         ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 14 (0)           ; |firpga|fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[12]                                                                                                                                                                                                                    ; work         ;
;                   |add_sub_sqc:auto_generated|                                                                       ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 14 (14)          ; |firpga|fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[12]|add_sub_sqc:auto_generated                                                                                                                                                                                         ; work         ;
;                |lpm_add_sub:subtractors[13]|                                                                         ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 5 (0)            ; |firpga|fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[13]                                                                                                                                                                                                                    ; work         ;
;                   |add_sub_tqc:auto_generated|                                                                       ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 5 (5)            ; |firpga|fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[13]|add_sub_tqc:auto_generated                                                                                                                                                                                         ; work         ;
;                |lpm_add_sub:subtractors[14]|                                                                         ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 13 (0)           ; |firpga|fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[14]                                                                                                                                                                                                                    ; work         ;
;                   |add_sub_uqc:auto_generated|                                                                       ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 13 (13)          ; |firpga|fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[14]|add_sub_uqc:auto_generated                                                                                                                                                                                         ; work         ;
;                |lpm_add_sub:subtractors[1]|                                                                          ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[1]                                                                                                                                                                                                                     ; work         ;
;                   |add_sub_apc:auto_generated|                                                                       ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[1]|add_sub_apc:auto_generated                                                                                                                                                                                          ; work         ;
;                |lpm_add_sub:subtractors[2]|                                                                          ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 4 (0)            ; |firpga|fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[2]                                                                                                                                                                                                                     ; work         ;
;                   |add_sub_bpc:auto_generated|                                                                       ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |firpga|fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[2]|add_sub_bpc:auto_generated                                                                                                                                                                                          ; work         ;
;                |lpm_add_sub:subtractors[3]|                                                                          ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; |firpga|fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[3]                                                                                                                                                                                                                     ; work         ;
;                   |add_sub_cpc:auto_generated|                                                                       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |firpga|fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[3]|add_sub_cpc:auto_generated                                                                                                                                                                                          ; work         ;
;                |lpm_add_sub:subtractors[4]|                                                                          ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |firpga|fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[4]                                                                                                                                                                                                                     ; work         ;
;                   |add_sub_dpc:auto_generated|                                                                       ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |firpga|fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[4]|add_sub_dpc:auto_generated                                                                                                                                                                                          ; work         ;
;                |lpm_add_sub:subtractors[5]|                                                                          ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |firpga|fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[5]                                                                                                                                                                                                                     ; work         ;
;                   |add_sub_epc:auto_generated|                                                                       ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |firpga|fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[5]|add_sub_epc:auto_generated                                                                                                                                                                                          ; work         ;
;                |lpm_add_sub:subtractors[6]|                                                                          ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 1 (0)            ; |firpga|fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[6]                                                                                                                                                                                                                     ; work         ;
;                   |add_sub_fpc:auto_generated|                                                                       ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 1 (1)            ; |firpga|fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[6]|add_sub_fpc:auto_generated                                                                                                                                                                                          ; work         ;
;                |lpm_add_sub:subtractors[7]|                                                                          ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (0)           ; |firpga|fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[7]                                                                                                                                                                                                                     ; work         ;
;                   |add_sub_nqc:auto_generated|                                                                       ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |firpga|fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[7]|add_sub_nqc:auto_generated                                                                                                                                                                                          ; work         ;
;                |lpm_add_sub:subtractors[8]|                                                                          ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 6 (0)            ; |firpga|fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[8]                                                                                                                                                                                                                     ; work         ;
;                   |add_sub_oqc:auto_generated|                                                                       ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 6 (6)            ; |firpga|fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[8]|add_sub_oqc:auto_generated                                                                                                                                                                                          ; work         ;
;                |lpm_add_sub:subtractors[9]|                                                                          ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 10 (0)           ; |firpga|fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[9]                                                                                                                                                                                                                     ; work         ;
;                   |add_sub_pqc:auto_generated|                                                                       ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 10 (10)          ; |firpga|fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[9]|add_sub_pqc:auto_generated                                                                                                                                                                                          ; work         ;
;       |fft:u_fft|                                                                                                    ; 3814 (21)   ; 3323 (0)                  ; 0 (0)         ; 18176       ; 19   ; 24           ; 0       ; 12        ; 0    ; 0            ; 491 (9)      ; 490 (0)           ; 2833 (23)        ; |firpga|fft_top:u_fft_top|fft:u_fft                                                                                                                                                                                                                                                                                                           ; work         ;
;          |asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|                                                  ; 3805 (613)  ; 3323 (469)                ; 0 (0)         ; 18176       ; 19   ; 24           ; 0       ; 12        ; 0    ; 0            ; 482 (141)    ; 490 (14)          ; 2833 (462)       ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst                                                                                                                                                                                                                                                  ; work         ;
;             |asj_fft_3dp_rom_fft_131:twrom|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1536        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_3dp_rom_fft_131:twrom                                                                                                                                                                                                                    ; work         ;
;                |twid_rom_fft_131:\gen_M4K:cos_1n|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_3dp_rom_fft_131:twrom|twid_rom_fft_131:\gen_M4K:cos_1n                                                                                                                                                                                   ; work         ;
;                   |altsyncram:\gen_auto:altsyncram_component|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_3dp_rom_fft_131:twrom|twid_rom_fft_131:\gen_M4K:cos_1n|altsyncram:\gen_auto:altsyncram_component                                                                                                                                         ; work         ;
;                      |altsyncram_v091:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_3dp_rom_fft_131:twrom|twid_rom_fft_131:\gen_M4K:cos_1n|altsyncram:\gen_auto:altsyncram_component|altsyncram_v091:auto_generated                                                                                                          ; work         ;
;                |twid_rom_fft_131:\gen_M4K:cos_2n|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_3dp_rom_fft_131:twrom|twid_rom_fft_131:\gen_M4K:cos_2n                                                                                                                                                                                   ; work         ;
;                   |altsyncram:\gen_auto:altsyncram_component|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_3dp_rom_fft_131:twrom|twid_rom_fft_131:\gen_M4K:cos_2n|altsyncram:\gen_auto:altsyncram_component                                                                                                                                         ; work         ;
;                      |altsyncram_0191:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_3dp_rom_fft_131:twrom|twid_rom_fft_131:\gen_M4K:cos_2n|altsyncram:\gen_auto:altsyncram_component|altsyncram_0191:auto_generated                                                                                                          ; work         ;
;                |twid_rom_fft_131:\gen_M4K:cos_3n|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_3dp_rom_fft_131:twrom|twid_rom_fft_131:\gen_M4K:cos_3n                                                                                                                                                                                   ; work         ;
;                   |altsyncram:\gen_auto:altsyncram_component|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_3dp_rom_fft_131:twrom|twid_rom_fft_131:\gen_M4K:cos_3n|altsyncram:\gen_auto:altsyncram_component                                                                                                                                         ; work         ;
;                      |altsyncram_1191:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_3dp_rom_fft_131:twrom|twid_rom_fft_131:\gen_M4K:cos_3n|altsyncram:\gen_auto:altsyncram_component|altsyncram_1191:auto_generated                                                                                                          ; work         ;
;                |twid_rom_fft_131:\gen_M4K:sin_1n|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_3dp_rom_fft_131:twrom|twid_rom_fft_131:\gen_M4K:sin_1n                                                                                                                                                                                   ; work         ;
;                   |altsyncram:\gen_auto:altsyncram_component|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_3dp_rom_fft_131:twrom|twid_rom_fft_131:\gen_M4K:sin_1n|altsyncram:\gen_auto:altsyncram_component                                                                                                                                         ; work         ;
;                      |altsyncram_4191:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_3dp_rom_fft_131:twrom|twid_rom_fft_131:\gen_M4K:sin_1n|altsyncram:\gen_auto:altsyncram_component|altsyncram_4191:auto_generated                                                                                                          ; work         ;
;                |twid_rom_fft_131:\gen_M4K:sin_2n|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_3dp_rom_fft_131:twrom|twid_rom_fft_131:\gen_M4K:sin_2n                                                                                                                                                                                   ; work         ;
;                   |altsyncram:\gen_auto:altsyncram_component|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_3dp_rom_fft_131:twrom|twid_rom_fft_131:\gen_M4K:sin_2n|altsyncram:\gen_auto:altsyncram_component                                                                                                                                         ; work         ;
;                      |altsyncram_5191:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_3dp_rom_fft_131:twrom|twid_rom_fft_131:\gen_M4K:sin_2n|altsyncram:\gen_auto:altsyncram_component|altsyncram_5191:auto_generated                                                                                                          ; work         ;
;                |twid_rom_fft_131:\gen_M4K:sin_3n|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_3dp_rom_fft_131:twrom|twid_rom_fft_131:\gen_M4K:sin_3n                                                                                                                                                                                   ; work         ;
;                   |altsyncram:\gen_auto:altsyncram_component|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_3dp_rom_fft_131:twrom|twid_rom_fft_131:\gen_M4K:sin_3n|altsyncram:\gen_auto:altsyncram_component                                                                                                                                         ; work         ;
;                      |altsyncram_6191:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_3dp_rom_fft_131:twrom|twid_rom_fft_131:\gen_M4K:sin_3n|altsyncram:\gen_auto:altsyncram_component|altsyncram_6191:auto_generated                                                                                                          ; work         ;
;             |asj_fft_4dp_ram_fft_131:\gen_M4K_Output:dat_C|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:\gen_M4K_Output:dat_C                                                                                                                                                                                                    ; work         ;
;                |asj_fft_data_ram_fft_131:\gen_rams:0:dat_A|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:\gen_M4K_Output:dat_C|asj_fft_data_ram_fft_131:\gen_rams:0:dat_A                                                                                                                                                         ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:\gen_M4K_Output:dat_C|asj_fft_data_ram_fft_131:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                ; work         ;
;                      |altsyncram_aku3:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:\gen_M4K_Output:dat_C|asj_fft_data_ram_fft_131:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_aku3:auto_generated                                                                                 ; work         ;
;                |asj_fft_data_ram_fft_131:\gen_rams:1:dat_A|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:\gen_M4K_Output:dat_C|asj_fft_data_ram_fft_131:\gen_rams:1:dat_A                                                                                                                                                         ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:\gen_M4K_Output:dat_C|asj_fft_data_ram_fft_131:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                ; work         ;
;                      |altsyncram_aku3:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:\gen_M4K_Output:dat_C|asj_fft_data_ram_fft_131:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_aku3:auto_generated                                                                                 ; work         ;
;                |asj_fft_data_ram_fft_131:\gen_rams:2:dat_A|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:\gen_M4K_Output:dat_C|asj_fft_data_ram_fft_131:\gen_rams:2:dat_A                                                                                                                                                         ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:\gen_M4K_Output:dat_C|asj_fft_data_ram_fft_131:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                ; work         ;
;                      |altsyncram_aku3:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:\gen_M4K_Output:dat_C|asj_fft_data_ram_fft_131:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_aku3:auto_generated                                                                                 ; work         ;
;                |asj_fft_data_ram_fft_131:\gen_rams:3:dat_A|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:\gen_M4K_Output:dat_C|asj_fft_data_ram_fft_131:\gen_rams:3:dat_A                                                                                                                                                         ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:\gen_M4K_Output:dat_C|asj_fft_data_ram_fft_131:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                ; work         ;
;                      |altsyncram_aku3:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:\gen_M4K_Output:dat_C|asj_fft_data_ram_fft_131:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_aku3:auto_generated                                                                                 ; work         ;
;             |asj_fft_4dp_ram_fft_131:\gen_M4K_Output:dat_D|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:\gen_M4K_Output:dat_D                                                                                                                                                                                                    ; work         ;
;                |asj_fft_data_ram_fft_131:\gen_rams:0:dat_A|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:\gen_M4K_Output:dat_D|asj_fft_data_ram_fft_131:\gen_rams:0:dat_A                                                                                                                                                         ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:\gen_M4K_Output:dat_D|asj_fft_data_ram_fft_131:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                ; work         ;
;                      |altsyncram_aku3:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:\gen_M4K_Output:dat_D|asj_fft_data_ram_fft_131:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_aku3:auto_generated                                                                                 ; work         ;
;                |asj_fft_data_ram_fft_131:\gen_rams:1:dat_A|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:\gen_M4K_Output:dat_D|asj_fft_data_ram_fft_131:\gen_rams:1:dat_A                                                                                                                                                         ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:\gen_M4K_Output:dat_D|asj_fft_data_ram_fft_131:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                ; work         ;
;                      |altsyncram_aku3:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:\gen_M4K_Output:dat_D|asj_fft_data_ram_fft_131:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_aku3:auto_generated                                                                                 ; work         ;
;                |asj_fft_data_ram_fft_131:\gen_rams:2:dat_A|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:\gen_M4K_Output:dat_D|asj_fft_data_ram_fft_131:\gen_rams:2:dat_A                                                                                                                                                         ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:\gen_M4K_Output:dat_D|asj_fft_data_ram_fft_131:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                ; work         ;
;                      |altsyncram_aku3:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:\gen_M4K_Output:dat_D|asj_fft_data_ram_fft_131:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_aku3:auto_generated                                                                                 ; work         ;
;                |asj_fft_data_ram_fft_131:\gen_rams:3:dat_A|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:\gen_M4K_Output:dat_D|asj_fft_data_ram_fft_131:\gen_rams:3:dat_A                                                                                                                                                         ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:\gen_M4K_Output:dat_D|asj_fft_data_ram_fft_131:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                ; work         ;
;                      |altsyncram_aku3:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:\gen_M4K_Output:dat_D|asj_fft_data_ram_fft_131:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_aku3:auto_generated                                                                                 ; work         ;
;             |asj_fft_4dp_ram_fft_131:dat_A|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:dat_A                                                                                                                                                                                                                    ; work         ;
;                |asj_fft_data_ram_fft_131:\gen_rams:0:dat_A|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:dat_A|asj_fft_data_ram_fft_131:\gen_rams:0:dat_A                                                                                                                                                                         ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:dat_A|asj_fft_data_ram_fft_131:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                                ; work         ;
;                      |altsyncram_aku3:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:dat_A|asj_fft_data_ram_fft_131:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_aku3:auto_generated                                                                                                 ; work         ;
;                |asj_fft_data_ram_fft_131:\gen_rams:1:dat_A|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:dat_A|asj_fft_data_ram_fft_131:\gen_rams:1:dat_A                                                                                                                                                                         ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:dat_A|asj_fft_data_ram_fft_131:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                                ; work         ;
;                      |altsyncram_aku3:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:dat_A|asj_fft_data_ram_fft_131:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_aku3:auto_generated                                                                                                 ; work         ;
;                |asj_fft_data_ram_fft_131:\gen_rams:2:dat_A|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:dat_A|asj_fft_data_ram_fft_131:\gen_rams:2:dat_A                                                                                                                                                                         ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:dat_A|asj_fft_data_ram_fft_131:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                                ; work         ;
;                      |altsyncram_aku3:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:dat_A|asj_fft_data_ram_fft_131:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_aku3:auto_generated                                                                                                 ; work         ;
;                |asj_fft_data_ram_fft_131:\gen_rams:3:dat_A|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:dat_A|asj_fft_data_ram_fft_131:\gen_rams:3:dat_A                                                                                                                                                                         ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:dat_A|asj_fft_data_ram_fft_131:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                                ; work         ;
;                      |altsyncram_aku3:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:dat_A|asj_fft_data_ram_fft_131:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_aku3:auto_generated                                                                                                 ; work         ;
;             |asj_fft_4dp_ram_fft_131:dat_B|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:dat_B                                                                                                                                                                                                                    ; work         ;
;                |asj_fft_data_ram_fft_131:\gen_rams:0:dat_A|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:dat_B|asj_fft_data_ram_fft_131:\gen_rams:0:dat_A                                                                                                                                                                         ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:dat_B|asj_fft_data_ram_fft_131:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                                ; work         ;
;                      |altsyncram_aku3:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:dat_B|asj_fft_data_ram_fft_131:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_aku3:auto_generated                                                                                                 ; work         ;
;                |asj_fft_data_ram_fft_131:\gen_rams:1:dat_A|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:dat_B|asj_fft_data_ram_fft_131:\gen_rams:1:dat_A                                                                                                                                                                         ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:dat_B|asj_fft_data_ram_fft_131:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                                ; work         ;
;                      |altsyncram_aku3:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:dat_B|asj_fft_data_ram_fft_131:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_aku3:auto_generated                                                                                                 ; work         ;
;                |asj_fft_data_ram_fft_131:\gen_rams:2:dat_A|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:dat_B|asj_fft_data_ram_fft_131:\gen_rams:2:dat_A                                                                                                                                                                         ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:dat_B|asj_fft_data_ram_fft_131:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                                ; work         ;
;                      |altsyncram_aku3:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:dat_B|asj_fft_data_ram_fft_131:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_aku3:auto_generated                                                                                                 ; work         ;
;                |asj_fft_data_ram_fft_131:\gen_rams:3:dat_A|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:dat_B|asj_fft_data_ram_fft_131:\gen_rams:3:dat_A                                                                                                                                                                         ; work         ;
;                   |altsyncram:\gen_M4K:altsyncram_component|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:dat_B|asj_fft_data_ram_fft_131:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component                                                                                                                                ; work         ;
;                      |altsyncram_aku3:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:dat_B|asj_fft_data_ram_fft_131:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_aku3:auto_generated                                                                                                 ; work         ;
;             |asj_fft_bfp_ctrl_fft_131:\gen_dft_1:bfpc|                                                               ; 13 (4)      ; 12 (3)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 12 (3)           ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_dft_1:bfpc                                                                                                                                                                                                         ; work         ;
;                |asj_fft_tdl_bit_rst_fft_131:\gen_quad_str_ctrl:gen_se_bfp:gen_4bit_accum:gen_disc:delay_next_pass|   ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_dft_1:bfpc|asj_fft_tdl_bit_rst_fft_131:\gen_quad_str_ctrl:gen_se_bfp:gen_4bit_accum:gen_disc:delay_next_pass                                                                                                       ; work         ;
;             |asj_fft_cnt_ctrl_fft_131:ccc|                                                                           ; 450 (450)   ; 436 (436)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 8 (8)             ; 440 (440)        ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_cnt_ctrl_fft_131:ccc                                                                                                                                                                                                                     ; work         ;
;             |asj_fft_cxb_addr_fft_131:\gen_radix_2_last_pass:ram_cxb_rd_lpp|                                         ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_cxb_addr_fft_131:\gen_radix_2_last_pass:ram_cxb_rd_lpp                                                                                                                                                                                   ; work         ;
;             |asj_fft_cxb_addr_fft_131:\gen_wrsw_1:ram_cxb_wr|                                                        ; 226 (226)   ; 221 (221)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 116 (116)         ; 107 (107)        ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_cxb_addr_fft_131:\gen_wrsw_1:ram_cxb_wr                                                                                                                                                                                                  ; work         ;
;             |asj_fft_cxb_addr_fft_131:ram_cxb_rd|                                                                    ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_cxb_addr_fft_131:ram_cxb_rd                                                                                                                                                                                                              ; work         ;
;             |asj_fft_cxb_data_fft_131:ram_cxb_wr_data|                                                               ; 205 (205)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 77 (77)           ; 57 (57)          ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_cxb_data_fft_131:ram_cxb_wr_data                                                                                                                                                                                                         ; work         ;
;             |asj_fft_cxb_data_r_fft_131:ram_cxb_bfp_data|                                                            ; 168 (168)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 40 (40)           ; 89 (89)          ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_cxb_data_r_fft_131:ram_cxb_bfp_data                                                                                                                                                                                                      ; work         ;
;             |asj_fft_dataadgen_fft_131:rd_adgen|                                                                     ; 13 (13)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 11 (11)          ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dataadgen_fft_131:rd_adgen                                                                                                                                                                                                               ; work         ;
;             |asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|                                                              ; 1556 (511)  ; 1365 (504)                ; 0 (0)         ; 0           ; 0    ; 24           ; 0       ; 12        ; 0    ; 0            ; 127 (5)      ; 176 (3)           ; 1253 (505)       ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft                                                                                                                                                                                                        ; work         ;
;                |asj_fft_bfp_i_fft_131:\gen_disc:bfp_scale|                                                           ; 258 (258)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (73)      ; 0 (0)             ; 185 (185)        ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_bfp_i_fft_131:\gen_disc:bfp_scale                                                                                                                                                              ; work         ;
;                |asj_fft_bfp_o_fft_131:\gen_disc:bfp_detect|                                                          ; 67 (59)     ; 29 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 4 (4)             ; 36 (28)          ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_bfp_o_fft_131:\gen_disc:bfp_detect                                                                                                                                                             ; work         ;
;                   |asj_fft_tdl_bit_rst_fft_131:\gen_blk_float:gen_streaming:gen_disc:delay_next_blk|                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_bfp_o_fft_131:\gen_disc:bfp_detect|asj_fft_tdl_bit_rst_fft_131:\gen_blk_float:gen_streaming:gen_disc:delay_next_blk                                                                            ; work         ;
;                   |asj_fft_tdl_bit_rst_fft_131:\gen_blk_float:gen_streaming:gen_disc:gen_consts_256:delay_next_pass| ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_bfp_o_fft_131:\gen_disc:bfp_detect|asj_fft_tdl_bit_rst_fft_131:\gen_blk_float:gen_streaming:gen_disc:gen_consts_256:delay_next_pass                                                            ; work         ;
;                |asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm1|                                                      ; 196 (18)    ; 192 (48)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 1 (0)        ; 52 (14)           ; 143 (4)          ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm1                                                                                                                                                         ; work         ;
;                   |asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ma|                                                  ; 26 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 25 (0)           ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ma                                                                                                         ; work         ;
;                      |altmult_add:ALTMULT_ADD_component|                                                             ; 26 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 25 (0)           ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component                                                                       ; work         ;
;                         |mult_add_jgq2:auto_generated|                                                               ; 26 (26)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 25 (25)          ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_jgq2:auto_generated                                          ; work         ;
;                            |ded_mult_8591:ded_mult1|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_jgq2:auto_generated|ded_mult_8591:ded_mult1                  ; work         ;
;                            |ded_mult_8591:ded_mult2|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_jgq2:auto_generated|ded_mult_8591:ded_mult2                  ; work         ;
;                   |asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ms|                                                  ; 33 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 29 (0)           ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ms                                                                                                         ; work         ;
;                      |altmult_add:ALTMULT_ADD_component|                                                             ; 33 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 29 (0)           ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component                                                                       ; work         ;
;                         |mult_add_khq2:auto_generated|                                                               ; 33 (33)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 29 (29)          ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_khq2:auto_generated                                          ; work         ;
;                            |ded_mult_8591:ded_mult1|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_khq2:auto_generated|ded_mult_8591:ded_mult1                  ; work         ;
;                            |ded_mult_8591:ded_mult2|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_khq2:auto_generated|ded_mult_8591:ded_mult2                  ; work         ;
;                   |asj_fft_pround_fft_131:\gen_ma:gen_ma_full:u0|                                                    ; 34 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 27 (0)           ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm1|asj_fft_pround_fft_131:\gen_ma:gen_ma_full:u0                                                                                                           ; work         ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                               ; 34 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 27 (0)           ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm1|asj_fft_pround_fft_131:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                           ; work         ;
;                         |add_sub_lnj:auto_generated|                                                                 ; 34 (34)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 27 (27)          ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm1|asj_fft_pround_fft_131:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_lnj:auto_generated                                ; work         ;
;                   |asj_fft_pround_fft_131:\gen_ma:gen_ma_full:u1|                                                    ; 35 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 3 (0)             ; 31 (0)           ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm1|asj_fft_pround_fft_131:\gen_ma:gen_ma_full:u1                                                                                                           ; work         ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                               ; 35 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 3 (0)             ; 31 (0)           ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm1|asj_fft_pround_fft_131:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                           ; work         ;
;                         |add_sub_lnj:auto_generated|                                                                 ; 35 (35)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 31 (31)          ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm1|asj_fft_pround_fft_131:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_lnj:auto_generated                                ; work         ;
;                   |asj_fft_tdl_fft_131:\gen_ma:gen_ma_full:imag_delay|                                               ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 21 (21)          ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm1|asj_fft_tdl_fft_131:\gen_ma:gen_ma_full:imag_delay                                                                                                      ; work         ;
;                   |asj_fft_tdl_fft_131:\gen_ma:gen_ma_full:real_delay|                                               ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 20 (20)          ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm1|asj_fft_tdl_fft_131:\gen_ma:gen_ma_full:real_delay                                                                                                      ; work         ;
;                |asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm2|                                                      ; 192 (15)    ; 192 (48)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 0 (0)        ; 65 (12)           ; 127 (3)          ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm2                                                                                                                                                         ; work         ;
;                   |asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ma|                                                  ; 29 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 27 (0)           ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ma                                                                                                         ; work         ;
;                      |altmult_add:ALTMULT_ADD_component|                                                             ; 29 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 27 (0)           ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component                                                                       ; work         ;
;                         |mult_add_jgq2:auto_generated|                                                               ; 29 (29)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 27 (27)          ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_jgq2:auto_generated                                          ; work         ;
;                            |ded_mult_8591:ded_mult1|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_jgq2:auto_generated|ded_mult_8591:ded_mult1                  ; work         ;
;                            |ded_mult_8591:ded_mult2|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_jgq2:auto_generated|ded_mult_8591:ded_mult2                  ; work         ;
;                   |asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ms|                                                  ; 30 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 29 (0)           ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ms                                                                                                         ; work         ;
;                      |altmult_add:ALTMULT_ADD_component|                                                             ; 30 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 29 (0)           ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component                                                                       ; work         ;
;                         |mult_add_khq2:auto_generated|                                                               ; 30 (30)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 29 (29)          ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_khq2:auto_generated                                          ; work         ;
;                            |ded_mult_8591:ded_mult1|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_khq2:auto_generated|ded_mult_8591:ded_mult1                  ; work         ;
;                            |ded_mult_8591:ded_mult2|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_khq2:auto_generated|ded_mult_8591:ded_mult2                  ; work         ;
;                   |asj_fft_pround_fft_131:\gen_ma:gen_ma_full:u0|                                                    ; 34 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 27 (0)           ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm2|asj_fft_pround_fft_131:\gen_ma:gen_ma_full:u0                                                                                                           ; work         ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                               ; 34 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 27 (0)           ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm2|asj_fft_pround_fft_131:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                           ; work         ;
;                         |add_sub_lnj:auto_generated|                                                                 ; 34 (34)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 27 (27)          ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm2|asj_fft_pround_fft_131:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_lnj:auto_generated                                ; work         ;
;                   |asj_fft_pround_fft_131:\gen_ma:gen_ma_full:u1|                                                    ; 31 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 27 (0)           ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm2|asj_fft_pround_fft_131:\gen_ma:gen_ma_full:u1                                                                                                           ; work         ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                               ; 31 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 27 (0)           ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm2|asj_fft_pround_fft_131:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                           ; work         ;
;                         |add_sub_lnj:auto_generated|                                                                 ; 31 (31)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 27 (27)          ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm2|asj_fft_pround_fft_131:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_lnj:auto_generated                                ; work         ;
;                   |asj_fft_tdl_fft_131:\gen_ma:gen_ma_full:imag_delay|                                               ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 16 (16)          ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm2|asj_fft_tdl_fft_131:\gen_ma:gen_ma_full:imag_delay                                                                                                      ; work         ;
;                   |asj_fft_tdl_fft_131:\gen_ma:gen_ma_full:real_delay|                                               ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (23)           ; 9 (9)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm2|asj_fft_tdl_fft_131:\gen_ma:gen_ma_full:real_delay                                                                                                      ; work         ;
;                |asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm3|                                                      ; 196 (19)    ; 192 (48)                  ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 1 (0)        ; 48 (11)           ; 147 (8)          ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm3                                                                                                                                                         ; work         ;
;                   |asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ma|                                                  ; 27 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 26 (0)           ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ma                                                                                                         ; work         ;
;                      |altmult_add:ALTMULT_ADD_component|                                                             ; 27 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 26 (0)           ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component                                                                       ; work         ;
;                         |mult_add_jgq2:auto_generated|                                                               ; 27 (27)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 26 (26)          ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_jgq2:auto_generated                                          ; work         ;
;                            |ded_mult_8591:ded_mult1|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_jgq2:auto_generated|ded_mult_8591:ded_mult1                  ; work         ;
;                            |ded_mult_8591:ded_mult2|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_jgq2:auto_generated|ded_mult_8591:ded_mult2                  ; work         ;
;                   |asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ms|                                                  ; 28 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 1 (0)        ; 2 (0)             ; 25 (0)           ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ms                                                                                                         ; work         ;
;                      |altmult_add:ALTMULT_ADD_component|                                                             ; 28 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 1 (0)        ; 2 (0)             ; 25 (0)           ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component                                                                       ; work         ;
;                         |mult_add_khq2:auto_generated|                                                               ; 28 (28)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 25 (25)          ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_khq2:auto_generated                                          ; work         ;
;                            |ded_mult_8591:ded_mult1|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_khq2:auto_generated|ded_mult_8591:ded_mult1                  ; work         ;
;                            |ded_mult_8591:ded_mult2|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_khq2:auto_generated|ded_mult_8591:ded_mult2                  ; work         ;
;                   |asj_fft_pround_fft_131:\gen_ma:gen_ma_full:u0|                                                    ; 35 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 31 (0)           ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm3|asj_fft_pround_fft_131:\gen_ma:gen_ma_full:u0                                                                                                           ; work         ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                               ; 35 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 31 (0)           ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm3|asj_fft_pround_fft_131:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                           ; work         ;
;                         |add_sub_lnj:auto_generated|                                                                 ; 35 (35)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 31 (31)          ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm3|asj_fft_pround_fft_131:\gen_ma:gen_ma_full:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_lnj:auto_generated                                ; work         ;
;                   |asj_fft_pround_fft_131:\gen_ma:gen_ma_full:u1|                                                    ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 30 (0)           ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm3|asj_fft_pround_fft_131:\gen_ma:gen_ma_full:u1                                                                                                           ; work         ;
;                      |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                               ; 33 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 30 (0)           ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm3|asj_fft_pround_fft_131:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                           ; work         ;
;                         |add_sub_lnj:auto_generated|                                                                 ; 33 (33)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 30 (30)          ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm3|asj_fft_pround_fft_131:\gen_ma:gen_ma_full:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_lnj:auto_generated                                ; work         ;
;                   |asj_fft_tdl_fft_131:\gen_ma:gen_ma_full:imag_delay|                                               ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 17 (17)          ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm3|asj_fft_tdl_fft_131:\gen_ma:gen_ma_full:imag_delay                                                                                                      ; work         ;
;                   |asj_fft_tdl_fft_131:\gen_ma:gen_ma_full:real_delay|                                               ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 20 (20)          ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm3|asj_fft_tdl_fft_131:\gen_ma:gen_ma_full:real_delay                                                                                                      ; work         ;
;                |asj_fft_pround_fft_131:\gen_full_rnd:gen_rounding_blk:0:u0|                                          ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_pround_fft_131:\gen_full_rnd:gen_rounding_blk:0:u0                                                                                                                                             ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                  ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_pround_fft_131:\gen_full_rnd:gen_rounding_blk:0:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                             ; work         ;
;                      |add_sub_onj:auto_generated|                                                                    ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_pround_fft_131:\gen_full_rnd:gen_rounding_blk:0:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                  ; work         ;
;                |asj_fft_pround_fft_131:\gen_full_rnd:gen_rounding_blk:0:u1|                                          ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_pround_fft_131:\gen_full_rnd:gen_rounding_blk:0:u1                                                                                                                                             ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                  ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_pround_fft_131:\gen_full_rnd:gen_rounding_blk:0:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                             ; work         ;
;                      |add_sub_onj:auto_generated|                                                                    ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_pround_fft_131:\gen_full_rnd:gen_rounding_blk:0:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                  ; work         ;
;                |asj_fft_pround_fft_131:\gen_full_rnd:gen_rounding_blk:1:u0|                                          ; 24 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 4 (0)             ; 19 (0)           ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_pround_fft_131:\gen_full_rnd:gen_rounding_blk:1:u0                                                                                                                                             ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                  ; 24 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 4 (0)             ; 19 (0)           ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_pround_fft_131:\gen_full_rnd:gen_rounding_blk:1:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                             ; work         ;
;                      |add_sub_onj:auto_generated|                                                                    ; 24 (24)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 4 (4)             ; 19 (19)          ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_pround_fft_131:\gen_full_rnd:gen_rounding_blk:1:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                  ; work         ;
;                |asj_fft_pround_fft_131:\gen_full_rnd:gen_rounding_blk:1:u1|                                          ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_pround_fft_131:\gen_full_rnd:gen_rounding_blk:1:u1                                                                                                                                             ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                  ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_pround_fft_131:\gen_full_rnd:gen_rounding_blk:1:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                             ; work         ;
;                      |add_sub_onj:auto_generated|                                                                    ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_pround_fft_131:\gen_full_rnd:gen_rounding_blk:1:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                  ; work         ;
;                |asj_fft_pround_fft_131:\gen_full_rnd:gen_rounding_blk:2:u0|                                          ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_pround_fft_131:\gen_full_rnd:gen_rounding_blk:2:u0                                                                                                                                             ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                  ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_pround_fft_131:\gen_full_rnd:gen_rounding_blk:2:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                             ; work         ;
;                      |add_sub_onj:auto_generated|                                                                    ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_pround_fft_131:\gen_full_rnd:gen_rounding_blk:2:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                  ; work         ;
;                |asj_fft_pround_fft_131:\gen_full_rnd:gen_rounding_blk:2:u1|                                          ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_pround_fft_131:\gen_full_rnd:gen_rounding_blk:2:u1                                                                                                                                             ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                  ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_pround_fft_131:\gen_full_rnd:gen_rounding_blk:2:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                             ; work         ;
;                      |add_sub_onj:auto_generated|                                                                    ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_pround_fft_131:\gen_full_rnd:gen_rounding_blk:2:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                  ; work         ;
;                |asj_fft_pround_fft_131:\gen_full_rnd:gen_rounding_blk:3:u0|                                          ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_pround_fft_131:\gen_full_rnd:gen_rounding_blk:3:u0                                                                                                                                             ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                  ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 16 (0)           ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_pround_fft_131:\gen_full_rnd:gen_rounding_blk:3:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                             ; work         ;
;                      |add_sub_onj:auto_generated|                                                                    ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_pround_fft_131:\gen_full_rnd:gen_rounding_blk:3:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                  ; work         ;
;                |asj_fft_pround_fft_131:\gen_full_rnd:gen_rounding_blk:3:u1|                                          ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 18 (0)           ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_pround_fft_131:\gen_full_rnd:gen_rounding_blk:3:u1                                                                                                                                             ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                  ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 18 (0)           ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_pround_fft_131:\gen_full_rnd:gen_rounding_blk:3:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                             ; work         ;
;                      |add_sub_onj:auto_generated|                                                                    ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 18 (18)          ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_pround_fft_131:\gen_full_rnd:gen_rounding_blk:3:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_onj:auto_generated                                                                  ; work         ;
;             |asj_fft_in_write_sgl_fft_131:writer|                                                                    ; 64 (64)     ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 5 (5)             ; 56 (56)          ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer                                                                                                                                                                                                              ; work         ;
;             |asj_fft_lpp_serial_r2_fft_131:\gen_radix_2_last_pass:lpp_r2|                                            ; 143 (107)   ; 107 (75)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 10 (9)            ; 101 (66)         ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_lpp_serial_r2_fft_131:\gen_radix_2_last_pass:lpp_r2                                                                                                                                                                                      ; work         ;
;                |asj_fft_pround_fft_131:\gen_full_rnd:u0|                                                             ; 17 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (0)           ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_lpp_serial_r2_fft_131:\gen_radix_2_last_pass:lpp_r2|asj_fft_pround_fft_131:\gen_full_rnd:u0                                                                                                                                              ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                  ; 17 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (0)           ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_lpp_serial_r2_fft_131:\gen_radix_2_last_pass:lpp_r2|asj_fft_pround_fft_131:\gen_full_rnd:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                              ; work         ;
;                      |add_sub_14k:auto_generated|                                                                    ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_lpp_serial_r2_fft_131:\gen_radix_2_last_pass:lpp_r2|asj_fft_pround_fft_131:\gen_full_rnd:u0|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_14k:auto_generated                                                                   ; work         ;
;                |asj_fft_pround_fft_131:\gen_full_rnd:u1|                                                             ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 18 (0)           ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_lpp_serial_r2_fft_131:\gen_radix_2_last_pass:lpp_r2|asj_fft_pround_fft_131:\gen_full_rnd:u1                                                                                                                                              ; work         ;
;                   |lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|                                                  ; 19 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 18 (0)           ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_lpp_serial_r2_fft_131:\gen_radix_2_last_pass:lpp_r2|asj_fft_pround_fft_131:\gen_full_rnd:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component                                                                                              ; work         ;
;                      |add_sub_14k:auto_generated|                                                                    ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 18 (18)          ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_lpp_serial_r2_fft_131:\gen_radix_2_last_pass:lpp_r2|asj_fft_pround_fft_131:\gen_full_rnd:u1|lpm_add_sub:\gbrnd:nev:gp:lpm_add_sub_component|add_sub_14k:auto_generated                                                                   ; work         ;
;             |asj_fft_lpprdadr2gen_fft_131:\gen_radix_2_last_pass:gen_lpp_addr|                                       ; 33 (18)     ; 31 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 30 (15)          ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_lpprdadr2gen_fft_131:\gen_radix_2_last_pass:gen_lpp_addr                                                                                                                                                                                 ; work         ;
;                |asj_fft_tdl_bit_rst_fft_131:delay_en|                                                                ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_lpprdadr2gen_fft_131:\gen_radix_2_last_pass:gen_lpp_addr|asj_fft_tdl_bit_rst_fft_131:delay_en                                                                                                                                            ; work         ;
;                |asj_fft_tdl_rst_fft_131:\gen_M4K:delay_swd|                                                          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_lpprdadr2gen_fft_131:\gen_radix_2_last_pass:gen_lpp_addr|asj_fft_tdl_rst_fft_131:\gen_M4K:delay_swd                                                                                                                                      ; work         ;
;             |asj_fft_m_k_counter_fft_131:\gen_le256_mk:ctrl|                                                         ; 37 (37)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 28 (28)          ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_m_k_counter_fft_131:\gen_le256_mk:ctrl                                                                                                                                                                                                   ; work         ;
;             |asj_fft_tdl_bit_fft_131:\gen_radix_2_last_pass:delay_mid|                                               ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_tdl_bit_fft_131:\gen_radix_2_last_pass:delay_mid                                                                                                                                                                                         ; work         ;
;             |asj_fft_tdl_bit_rst_fft_131:\gen_dft_1:delay_blk_done2|                                                 ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_tdl_bit_rst_fft_131:\gen_dft_1:delay_blk_done2                                                                                                                                                                                           ; work         ;
;             |asj_fft_tdl_bit_rst_fft_131:\gen_dft_1:delay_blk_done|                                                  ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_tdl_bit_rst_fft_131:\gen_dft_1:delay_blk_done                                                                                                                                                                                            ; work         ;
;             |asj_fft_tdl_bit_rst_fft_131:delay_ctrl_np|                                                              ; 11 (11)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_tdl_bit_rst_fft_131:delay_ctrl_np                                                                                                                                                                                                        ; work         ;
;             |asj_fft_tdl_bit_rst_fft_131:delay_lpp_en|                                                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_tdl_bit_rst_fft_131:delay_lpp_en                                                                                                                                                                                                         ; work         ;
;             |asj_fft_twadgen_fft_131:twid_factors|                                                                   ; 43 (43)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 13 (13)           ; 29 (29)          ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_twadgen_fft_131:twid_factors                                                                                                                                                                                                             ; work         ;
;             |asj_fft_wrengen_fft_131:sel_we|                                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_wrengen_fft_131:sel_we                                                                                                                                                                                                                   ; work         ;
;             |asj_fft_wrswgen_fft_131:\gen_wrsw_1:get_wr_swtiches|                                                    ; 76 (76)     ; 72 (72)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 9 (9)             ; 66 (66)          ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_wrswgen_fft_131:\gen_wrsw_1:get_wr_swtiches                                                                                                                                                                                              ; work         ;
;             |auk_dspip_avalon_streaming_controller_fft_131:auk_dsp_interface_controller_1|                           ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_controller_fft_131:auk_dsp_interface_controller_1                                                                                                                                                                     ; work         ;
;             |auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|                                        ; 98 (76)     ; 61 (45)                   ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (28)      ; 4 (3)             ; 60 (45)          ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1                                                                                                                                                                                  ; work         ;
;                |scfifo:\normal_fifo:fifo_eab_on:in_fifo|                                                             ; 22 (0)      ; 16 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 1 (0)             ; 15 (0)           ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo                                                                                                                                          ; work         ;
;                   |scfifo_udh1:auto_generated|                                                                       ; 22 (2)      ; 16 (1)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (1)        ; 1 (0)             ; 15 (1)           ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_udh1:auto_generated                                                                                                               ; work         ;
;                      |a_dpfifo_no81:dpfifo|                                                                          ; 20 (12)     ; 15 (7)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 14 (6)           ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_udh1:auto_generated|a_dpfifo_no81:dpfifo                                                                                          ; work         ;
;                         |altsyncram_ssf1:FIFOram|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_udh1:auto_generated|a_dpfifo_no81:dpfifo|altsyncram_ssf1:FIFOram                                                                  ; work         ;
;                         |cntr_ao7:usedw_counter|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_udh1:auto_generated|a_dpfifo_no81:dpfifo|cntr_ao7:usedw_counter                                                                   ; work         ;
;                         |cntr_tnb:rd_ptr_msb|                                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_udh1:auto_generated|a_dpfifo_no81:dpfifo|cntr_tnb:rd_ptr_msb                                                                      ; work         ;
;                         |cntr_unb:wr_ptr|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_udh1:auto_generated|a_dpfifo_no81:dpfifo|cntr_unb:wr_ptr                                                                          ; work         ;
;             |auk_dspip_avalon_streaming_source_fft_131:auk_dsp_atlantic_source_1|                                    ; 94 (94)     ; 79 (79)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 12 (12)           ; 68 (68)          ; |firpga|fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_source_fft_131:auk_dsp_atlantic_source_1                                                                                                                                                                              ; work         ;
;       |fft_fifo_ctrl:u_fft_ctrl|                                                                                     ; 29 (29)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 21 (21)          ; |firpga|fft_top:u_fft_top|fft_fifo_ctrl:u_fft_ctrl                                                                                                                                                                                                                                                                                            ; work         ;
;    |fir_filter_mat:u_fir_filter_mat|                                                                                 ; 3733 (1224) ; 546 (546)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3004 (834)   ; 12 (12)           ; 717 (217)        ; |firpga|fir_filter_mat:u_fir_filter_mat                                                                                                                                                                                                                                                                                                       ; work         ;
;       |lpm_mult:Mult0|                                                                                               ; 75 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (0)       ; 0 (0)             ; 21 (0)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult0                                                                                                                                                                                                                                                                                        ; work         ;
;          |multcore:mult_core|                                                                                        ; 75 (35)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (30)      ; 0 (0)             ; 21 (5)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult0|multcore:mult_core                                                                                                                                                                                                                                                                     ; work         ;
;             |mpar_add:padder|                                                                                        ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 16 (0)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                     ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (0)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                ; work         ;
;                   |add_sub_j9h:auto_generated|                                                                       ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_j9h:auto_generated                                                                                                                                                                                                     ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 4 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                                ; work         ;
;                   |add_sub_dkh:auto_generated|                                                                       ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 4 (4)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_dkh:auto_generated                                                                                                                                                                                                     ; work         ;
;                |mpar_add:sub_par_add|                                                                                ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                                ; work         ;
;                   |lpm_add_sub:adder[0]|                                                                             ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                           ; work         ;
;                      |add_sub_hkh:auto_generated|                                                                    ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_hkh:auto_generated                                                                                                                                                                                ; work         ;
;       |lpm_mult:Mult10|                                                                                              ; 101 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (0)       ; 0 (0)             ; 24 (0)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult10                                                                                                                                                                                                                                                                                       ; work         ;
;          |multcore:mult_core|                                                                                        ; 101 (46)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (38)      ; 0 (0)             ; 24 (8)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult10|multcore:mult_core                                                                                                                                                                                                                                                                    ; work         ;
;             |mpar_add:padder|                                                                                        ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (0)       ; 0 (0)             ; 16 (0)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                    ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 7 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                               ; work         ;
;                   |add_sub_o9h:auto_generated|                                                                       ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 7 (7)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_o9h:auto_generated                                                                                                                                                                                                    ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 5 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                               ; work         ;
;                   |add_sub_kkh:auto_generated|                                                                       ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 5 (5)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_kkh:auto_generated                                                                                                                                                                                                    ; work         ;
;                |mpar_add:sub_par_add|                                                                                ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 4 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                                                             ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 4 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                          ; work         ;
;                      |add_sub_lkh:auto_generated|                                                                    ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 4 (4)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_lkh:auto_generated                                                                                                                                                                               ; work         ;
;       |lpm_mult:Mult11|                                                                                              ; 126 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (0)       ; 0 (0)             ; 30 (0)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult11                                                                                                                                                                                                                                                                                       ; work         ;
;          |multcore:mult_core|                                                                                        ; 126 (65)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (52)      ; 0 (0)             ; 30 (13)          ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult11|multcore:mult_core                                                                                                                                                                                                                                                                    ; work         ;
;             |mpar_add:padder|                                                                                        ; 61 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (0)       ; 0 (0)             ; 17 (0)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                    ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 4 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                               ; work         ;
;                   |add_sub_p9h:auto_generated|                                                                       ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 4 (4)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_p9h:auto_generated                                                                                                                                                                                                    ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 4 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                               ; work         ;
;                   |add_sub_jkh:auto_generated|                                                                       ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 4 (4)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_jkh:auto_generated                                                                                                                                                                                                    ; work         ;
;                |mpar_add:sub_par_add|                                                                                ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 9 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                                                             ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 9 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                          ; work         ;
;                      |add_sub_mkh:auto_generated|                                                                    ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 9 (9)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_mkh:auto_generated                                                                                                                                                                               ; work         ;
;       |lpm_mult:Mult12|                                                                                              ; 118 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (0)       ; 0 (0)             ; 29 (0)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult12                                                                                                                                                                                                                                                                                       ; work         ;
;          |multcore:mult_core|                                                                                        ; 118 (59)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (45)      ; 0 (0)             ; 29 (14)          ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult12|multcore:mult_core                                                                                                                                                                                                                                                                    ; work         ;
;             |mpar_add:padder|                                                                                        ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (0)       ; 0 (0)             ; 15 (0)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                    ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 1 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                               ; work         ;
;                   |add_sub_h9h:auto_generated|                                                                       ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 1 (1)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_h9h:auto_generated                                                                                                                                                                                                    ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 7 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                               ; work         ;
;                   |add_sub_bkh:auto_generated|                                                                       ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 7 (7)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_bkh:auto_generated                                                                                                                                                                                                    ; work         ;
;                |mpar_add:sub_par_add|                                                                                ; 22 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 7 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                                                             ; 22 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 7 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                          ; work         ;
;                      |add_sub_nkh:auto_generated|                                                                    ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 7 (7)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_nkh:auto_generated                                                                                                                                                                               ; work         ;
;       |lpm_mult:Mult13|                                                                                              ; 83 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (0)       ; 0 (0)             ; 21 (0)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult13                                                                                                                                                                                                                                                                                       ; work         ;
;          |multcore:mult_core|                                                                                        ; 83 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (18)      ; 0 (0)             ; 21 (9)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult13|multcore:mult_core                                                                                                                                                                                                                                                                    ; work         ;
;             |mpar_add:padder|                                                                                        ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (0)       ; 0 (0)             ; 12 (0)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                    ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 7 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                               ; work         ;
;                   |add_sub_h9h:auto_generated|                                                                       ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 7 (7)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_h9h:auto_generated                                                                                                                                                                                                    ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 4 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                               ; work         ;
;                   |add_sub_bkh:auto_generated|                                                                       ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 4 (4)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_bkh:auto_generated                                                                                                                                                                                                    ; work         ;
;                |mpar_add:sub_par_add|                                                                                ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 1 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                                                             ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 1 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                          ; work         ;
;                      |add_sub_nkh:auto_generated|                                                                    ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 1 (1)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_nkh:auto_generated                                                                                                                                                                               ; work         ;
;       |lpm_mult:Mult14|                                                                                              ; 83 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 0 (0)             ; 26 (0)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult14                                                                                                                                                                                                                                                                                       ; work         ;
;          |multcore:mult_core|                                                                                        ; 83 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (21)      ; 0 (0)             ; 26 (6)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult14|multcore:mult_core                                                                                                                                                                                                                                                                    ; work         ;
;             |mpar_add:padder|                                                                                        ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 20 (0)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                    ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 5 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                               ; work         ;
;                   |add_sub_h9h:auto_generated|                                                                       ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 5 (5)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_h9h:auto_generated                                                                                                                                                                                                    ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 5 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                               ; work         ;
;                   |add_sub_bkh:auto_generated|                                                                       ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 5 (5)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_bkh:auto_generated                                                                                                                                                                                                    ; work         ;
;                |mpar_add:sub_par_add|                                                                                ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 10 (0)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                                                             ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 10 (0)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                          ; work         ;
;                      |add_sub_nkh:auto_generated|                                                                    ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 10 (10)          ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_nkh:auto_generated                                                                                                                                                                               ; work         ;
;       |lpm_mult:Mult15|                                                                                              ; 118 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 112 (0)      ; 0 (0)             ; 6 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult15                                                                                                                                                                                                                                                                                       ; work         ;
;          |multcore:mult_core|                                                                                        ; 118 (59)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 112 (56)     ; 0 (0)             ; 6 (3)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult15|multcore:mult_core                                                                                                                                                                                                                                                                    ; work         ;
;             |mpar_add:padder|                                                                                        ; 59 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 3 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                    ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                               ; work         ;
;                   |add_sub_h9h:auto_generated|                                                                       ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_h9h:auto_generated                                                                                                                                                                                                    ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 1 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                               ; work         ;
;                   |add_sub_bkh:auto_generated|                                                                       ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 1 (1)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_bkh:auto_generated                                                                                                                                                                                                    ; work         ;
;                |mpar_add:sub_par_add|                                                                                ; 22 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 2 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                                                             ; 22 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 2 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                          ; work         ;
;                      |add_sub_nkh:auto_generated|                                                                    ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 2 (2)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_nkh:auto_generated                                                                                                                                                                               ; work         ;
;       |lpm_mult:Mult16|                                                                                              ; 126 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 111 (0)      ; 0 (0)             ; 15 (0)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult16                                                                                                                                                                                                                                                                                       ; work         ;
;          |multcore:mult_core|                                                                                        ; 126 (65)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 111 (55)     ; 0 (0)             ; 15 (10)          ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult16|multcore:mult_core                                                                                                                                                                                                                                                                    ; work         ;
;             |mpar_add:padder|                                                                                        ; 61 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 5 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                    ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 4 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                               ; work         ;
;                   |add_sub_p9h:auto_generated|                                                                       ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 4 (4)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_p9h:auto_generated                                                                                                                                                                                                    ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                               ; work         ;
;                   |add_sub_jkh:auto_generated|                                                                       ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_jkh:auto_generated                                                                                                                                                                                                    ; work         ;
;                |mpar_add:sub_par_add|                                                                                ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 1 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                                                             ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 1 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                          ; work         ;
;                      |add_sub_mkh:auto_generated|                                                                    ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 1 (1)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_mkh:auto_generated                                                                                                                                                                               ; work         ;
;       |lpm_mult:Mult17|                                                                                              ; 101 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (0)       ; 0 (0)             ; 9 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult17                                                                                                                                                                                                                                                                                       ; work         ;
;          |multcore:mult_core|                                                                                        ; 101 (46)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (38)      ; 0 (0)             ; 9 (8)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult17|multcore:mult_core                                                                                                                                                                                                                                                                    ; work         ;
;             |mpar_add:padder|                                                                                        ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (0)       ; 0 (0)             ; 1 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult17|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                    ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 1 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult17|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                               ; work         ;
;                   |add_sub_o9h:auto_generated|                                                                       ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 1 (1)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult17|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_o9h:auto_generated                                                                                                                                                                                                    ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult17|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                               ; work         ;
;                   |add_sub_kkh:auto_generated|                                                                       ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult17|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_kkh:auto_generated                                                                                                                                                                                                    ; work         ;
;                |mpar_add:sub_par_add|                                                                                ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 0 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult17|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                                                             ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 0 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult17|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                          ; work         ;
;                      |add_sub_lkh:auto_generated|                                                                    ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 0 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult17|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_lkh:auto_generated                                                                                                                                                                               ; work         ;
;       |lpm_mult:Mult18|                                                                                              ; 100 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (0)       ; 0 (0)             ; 11 (0)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult18                                                                                                                                                                                                                                                                                       ; work         ;
;          |multcore:mult_core|                                                                                        ; 100 (51)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (43)      ; 0 (0)             ; 11 (8)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult18|multcore:mult_core                                                                                                                                                                                                                                                                    ; work         ;
;             |mpar_add:padder|                                                                                        ; 49 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 3 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult18|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                    ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 3 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult18|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                               ; work         ;
;                   |add_sub_m9h:auto_generated|                                                                       ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 3 (3)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult18|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_m9h:auto_generated                                                                                                                                                                                                    ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult18|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                               ; work         ;
;                   |add_sub_gkh:auto_generated|                                                                       ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult18|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_gkh:auto_generated                                                                                                                                                                                                    ; work         ;
;                |mpar_add:sub_par_add|                                                                                ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult18|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                                                             ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult18|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                          ; work         ;
;                      |add_sub_bkh:auto_generated|                                                                    ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult18|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_bkh:auto_generated                                                                                                                                                                               ; work         ;
;       |lpm_mult:Mult19|                                                                                              ; 114 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 0 (0)             ; 26 (0)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult19                                                                                                                                                                                                                                                                                       ; work         ;
;          |multcore:mult_core|                                                                                        ; 114 (59)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (51)      ; 0 (0)             ; 26 (8)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult19|multcore:mult_core                                                                                                                                                                                                                                                                    ; work         ;
;             |mpar_add:padder|                                                                                        ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)       ; 0 (0)             ; 18 (0)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult19|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                    ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 6 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                               ; work         ;
;                   |add_sub_n9h:auto_generated|                                                                       ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 6 (6)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_n9h:auto_generated                                                                                                                                                                                                    ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 4 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                               ; work         ;
;                   |add_sub_hkh:auto_generated|                                                                       ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 4 (4)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_hkh:auto_generated                                                                                                                                                                                                    ; work         ;
;                |mpar_add:sub_par_add|                                                                                ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 8 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                                                             ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 8 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                          ; work         ;
;                      |add_sub_fkh:auto_generated|                                                                    ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 8 (8)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_fkh:auto_generated                                                                                                                                                                               ; work         ;
;       |lpm_mult:Mult1|                                                                                               ; 78 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (0)       ; 0 (0)             ; 20 (0)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult1                                                                                                                                                                                                                                                                                        ; work         ;
;          |multcore:mult_core|                                                                                        ; 78 (35)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (25)      ; 0 (0)             ; 20 (10)          ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult1|multcore:mult_core                                                                                                                                                                                                                                                                     ; work         ;
;             |mpar_add:padder|                                                                                        ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 10 (0)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                     ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 1 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                ; work         ;
;                   |add_sub_j9h:auto_generated|                                                                       ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 1 (1)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_j9h:auto_generated                                                                                                                                                                                                     ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 8 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                                ; work         ;
;                   |add_sub_dkh:auto_generated|                                                                       ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (8)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_dkh:auto_generated                                                                                                                                                                                                     ; work         ;
;                |mpar_add:sub_par_add|                                                                                ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 1 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                                ; work         ;
;                   |lpm_add_sub:adder[0]|                                                                             ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 1 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                           ; work         ;
;                      |add_sub_hkh:auto_generated|                                                                    ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 1 (1)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_hkh:auto_generated                                                                                                                                                                                ; work         ;
;       |lpm_mult:Mult20|                                                                                              ; 85 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 6 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult20                                                                                                                                                                                                                                                                                       ; work         ;
;          |multcore:mult_core|                                                                                        ; 85 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (31)      ; 0 (0)             ; 6 (5)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult20|multcore:mult_core                                                                                                                                                                                                                                                                    ; work         ;
;             |mpar_add:padder|                                                                                        ; 49 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 0 (0)             ; 1 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                    ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                               ; work         ;
;                   |add_sub_n9h:auto_generated|                                                                       ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_n9h:auto_generated                                                                                                                                                                                                    ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                               ; work         ;
;                   |add_sub_hkh:auto_generated|                                                                       ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_hkh:auto_generated                                                                                                                                                                                                    ; work         ;
;                |mpar_add:sub_par_add|                                                                                ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 1 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                                                             ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 1 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                          ; work         ;
;                      |add_sub_fkh:auto_generated|                                                                    ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 1 (1)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_fkh:auto_generated                                                                                                                                                                               ; work         ;
;       |lpm_mult:Mult21|                                                                                              ; 94 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (0)       ; 0 (0)             ; 11 (0)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult21                                                                                                                                                                                                                                                                                       ; work         ;
;          |multcore:mult_core|                                                                                        ; 94 (39)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (32)      ; 0 (0)             ; 11 (7)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult21|multcore:mult_core                                                                                                                                                                                                                                                                    ; work         ;
;             |mpar_add:padder|                                                                                        ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (0)       ; 0 (0)             ; 4 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult21|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                    ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 1 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult21|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                               ; work         ;
;                   |add_sub_n9h:auto_generated|                                                                       ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 1 (1)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult21|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_n9h:auto_generated                                                                                                                                                                                                    ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult21|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                               ; work         ;
;                   |add_sub_hkh:auto_generated|                                                                       ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult21|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_hkh:auto_generated                                                                                                                                                                                                    ; work         ;
;                |mpar_add:sub_par_add|                                                                                ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 3 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult21|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                                                             ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 3 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult21|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                          ; work         ;
;                      |add_sub_fkh:auto_generated|                                                                    ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 3 (3)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult21|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_fkh:auto_generated                                                                                                                                                                               ; work         ;
;       |lpm_mult:Mult22|                                                                                              ; 93 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (0)       ; 0 (0)             ; 17 (0)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult22                                                                                                                                                                                                                                                                                       ; work         ;
;          |multcore:mult_core|                                                                                        ; 93 (44)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (39)      ; 0 (0)             ; 17 (5)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult22|multcore:mult_core                                                                                                                                                                                                                                                                    ; work         ;
;             |mpar_add:padder|                                                                                        ; 49 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)       ; 0 (0)             ; 12 (0)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult22|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                    ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult22|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                               ; work         ;
;                   |add_sub_m9h:auto_generated|                                                                       ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult22|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_m9h:auto_generated                                                                                                                                                                                                    ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 6 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult22|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                               ; work         ;
;                   |add_sub_gkh:auto_generated|                                                                       ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 6 (6)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult22|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_gkh:auto_generated                                                                                                                                                                                                    ; work         ;
;                |mpar_add:sub_par_add|                                                                                ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 6 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult22|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                                                             ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 6 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult22|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                          ; work         ;
;                      |add_sub_bkh:auto_generated|                                                                    ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 6 (6)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult22|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_bkh:auto_generated                                                                                                                                                                               ; work         ;
;       |lpm_mult:Mult23|                                                                                              ; 83 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (0)       ; 0 (0)             ; 24 (0)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult23                                                                                                                                                                                                                                                                                       ; work         ;
;          |multcore:mult_core|                                                                                        ; 83 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (39)      ; 0 (0)             ; 24 (4)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult23|multcore:mult_core                                                                                                                                                                                                                                                                    ; work         ;
;             |mpar_add:padder|                                                                                        ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 20 (0)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult23|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                    ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 7 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult23|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                               ; work         ;
;                   |add_sub_i9h:auto_generated|                                                                       ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 7 (7)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult23|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                                                                                                                                                                                                    ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 7 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult23|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                               ; work         ;
;                   |add_sub_ckh:auto_generated|                                                                       ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 7 (7)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult23|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                                                                                                                                                                                                    ; work         ;
;                |mpar_add:sub_par_add|                                                                                ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 6 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult23|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                                                             ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 6 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult23|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                          ; work         ;
;                      |add_sub_gkh:auto_generated|                                                                    ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 6 (6)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult23|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated                                                                                                                                                                               ; work         ;
;       |lpm_mult:Mult24|                                                                                              ; 100 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 31 (0)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult24                                                                                                                                                                                                                                                                                       ; work         ;
;          |multcore:mult_core|                                                                                        ; 100 (51)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (40)      ; 0 (0)             ; 31 (11)          ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult24|multcore:mult_core                                                                                                                                                                                                                                                                    ; work         ;
;             |mpar_add:padder|                                                                                        ; 49 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 0 (0)             ; 20 (0)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult24|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                    ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 12 (0)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult24|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                               ; work         ;
;                   |add_sub_l9h:auto_generated|                                                                       ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 12 (12)          ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult24|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_l9h:auto_generated                                                                                                                                                                                                    ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 1 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult24|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                               ; work         ;
;                   |add_sub_ikh:auto_generated|                                                                       ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 1 (1)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult24|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ikh:auto_generated                                                                                                                                                                                                    ; work         ;
;                |mpar_add:sub_par_add|                                                                                ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 7 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult24|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                                                             ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 7 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult24|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                          ; work         ;
;                      |add_sub_jkh:auto_generated|                                                                    ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 7 (7)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult24|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_jkh:auto_generated                                                                                                                                                                               ; work         ;
;       |lpm_mult:Mult25|                                                                                              ; 85 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (0)       ; 0 (0)             ; 25 (0)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult25                                                                                                                                                                                                                                                                                       ; work         ;
;          |multcore:mult_core|                                                                                        ; 85 (39)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (33)      ; 0 (0)             ; 25 (6)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult25|multcore:mult_core                                                                                                                                                                                                                                                                    ; work         ;
;             |mpar_add:padder|                                                                                        ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 0 (0)             ; 19 (0)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult25|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                    ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 9 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult25|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                               ; work         ;
;                   |add_sub_l9h:auto_generated|                                                                       ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 9 (9)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult25|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_l9h:auto_generated                                                                                                                                                                                                    ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 1 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult25|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                               ; work         ;
;                   |add_sub_ikh:auto_generated|                                                                       ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 1 (1)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult25|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ikh:auto_generated                                                                                                                                                                                                    ; work         ;
;                |mpar_add:sub_par_add|                                                                                ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 9 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult25|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                                                             ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 9 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult25|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                          ; work         ;
;                      |add_sub_jkh:auto_generated|                                                                    ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 9 (9)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult25|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_jkh:auto_generated                                                                                                                                                                               ; work         ;
;       |lpm_mult:Mult26|                                                                                              ; 78 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (0)       ; 0 (0)             ; 15 (0)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult26                                                                                                                                                                                                                                                                                       ; work         ;
;          |multcore:mult_core|                                                                                        ; 78 (35)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (29)      ; 0 (0)             ; 15 (6)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult26|multcore:mult_core                                                                                                                                                                                                                                                                    ; work         ;
;             |mpar_add:padder|                                                                                        ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 9 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult26|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                    ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 5 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult26|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                               ; work         ;
;                   |add_sub_j9h:auto_generated|                                                                       ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 5 (5)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult26|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_j9h:auto_generated                                                                                                                                                                                                    ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                ; 13 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 2 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult26|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                               ; work         ;
;                   |add_sub_dkh:auto_generated|                                                                       ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 2 (2)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult26|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_dkh:auto_generated                                                                                                                                                                                                    ; work         ;
;                |mpar_add:sub_par_add|                                                                                ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 2 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult26|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                                                             ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 2 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult26|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                          ; work         ;
;                      |add_sub_hkh:auto_generated|                                                                    ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 2 (2)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult26|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_hkh:auto_generated                                                                                                                                                                               ; work         ;
;       |lpm_mult:Mult27|                                                                                              ; 75 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (0)       ; 0 (0)             ; 15 (0)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult27                                                                                                                                                                                                                                                                                       ; work         ;
;          |multcore:mult_core|                                                                                        ; 75 (35)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (26)      ; 0 (0)             ; 15 (9)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult27|multcore:mult_core                                                                                                                                                                                                                                                                    ; work         ;
;             |mpar_add:padder|                                                                                        ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 6 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult27|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                    ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 3 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult27|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                               ; work         ;
;                   |add_sub_j9h:auto_generated|                                                                       ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 3 (3)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult27|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_j9h:auto_generated                                                                                                                                                                                                    ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 2 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult27|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                               ; work         ;
;                   |add_sub_dkh:auto_generated|                                                                       ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 2 (2)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult27|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_dkh:auto_generated                                                                                                                                                                                                    ; work         ;
;                |mpar_add:sub_par_add|                                                                                ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 1 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult27|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                               ; work         ;
;                   |lpm_add_sub:adder[0]|                                                                             ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 1 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult27|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                          ; work         ;
;                      |add_sub_hkh:auto_generated|                                                                    ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 1 (1)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult27|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_hkh:auto_generated                                                                                                                                                                               ; work         ;
;       |lpm_mult:Mult2|                                                                                               ; 85 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (0)       ; 0 (0)             ; 12 (0)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult2                                                                                                                                                                                                                                                                                        ; work         ;
;          |multcore:mult_core|                                                                                        ; 85 (39)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (34)      ; 0 (0)             ; 12 (5)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult2|multcore:mult_core                                                                                                                                                                                                                                                                     ; work         ;
;             |mpar_add:padder|                                                                                        ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (0)       ; 0 (0)             ; 7 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                     ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                ; work         ;
;                   |add_sub_l9h:auto_generated|                                                                       ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_l9h:auto_generated                                                                                                                                                                                                     ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 5 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                                ; work         ;
;                   |add_sub_ikh:auto_generated|                                                                       ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 5 (5)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ikh:auto_generated                                                                                                                                                                                                     ; work         ;
;                |mpar_add:sub_par_add|                                                                                ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 2 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                                ; work         ;
;                   |lpm_add_sub:adder[0]|                                                                             ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 2 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                           ; work         ;
;                      |add_sub_jkh:auto_generated|                                                                    ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 2 (2)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_jkh:auto_generated                                                                                                                                                                                ; work         ;
;       |lpm_mult:Mult3|                                                                                               ; 100 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 18 (0)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult3                                                                                                                                                                                                                                                                                        ; work         ;
;          |multcore:mult_core|                                                                                        ; 100 (51)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (47)      ; 0 (0)             ; 18 (4)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult3|multcore:mult_core                                                                                                                                                                                                                                                                     ; work         ;
;             |mpar_add:padder|                                                                                        ; 49 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 14 (0)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                     ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 1 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                ; work         ;
;                   |add_sub_l9h:auto_generated|                                                                       ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 1 (1)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_l9h:auto_generated                                                                                                                                                                                                     ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                                ; work         ;
;                   |add_sub_ikh:auto_generated|                                                                       ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ikh:auto_generated                                                                                                                                                                                                     ; work         ;
;                |mpar_add:sub_par_add|                                                                                ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 13 (0)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                                ; work         ;
;                   |lpm_add_sub:adder[0]|                                                                             ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 13 (0)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                           ; work         ;
;                      |add_sub_jkh:auto_generated|                                                                    ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 13 (13)          ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_jkh:auto_generated                                                                                                                                                                                ; work         ;
;       |lpm_mult:Mult4|                                                                                               ; 83 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (0)       ; 0 (0)             ; 12 (0)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult4                                                                                                                                                                                                                                                                                        ; work         ;
;          |multcore:mult_core|                                                                                        ; 83 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (32)      ; 0 (0)             ; 12 (11)          ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult4|multcore:mult_core                                                                                                                                                                                                                                                                     ; work         ;
;             |mpar_add:padder|                                                                                        ; 40 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (0)       ; 0 (0)             ; 1 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                     ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                ; work         ;
;                   |add_sub_i9h:auto_generated|                                                                       ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated                                                                                                                                                                                                     ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 1 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                                ; work         ;
;                   |add_sub_ckh:auto_generated|                                                                       ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 1 (1)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_ckh:auto_generated                                                                                                                                                                                                     ; work         ;
;                |mpar_add:sub_par_add|                                                                                ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                                ; work         ;
;                   |lpm_add_sub:adder[0]|                                                                             ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                           ; work         ;
;                      |add_sub_gkh:auto_generated|                                                                    ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated                                                                                                                                                                                ; work         ;
;       |lpm_mult:Mult5|                                                                                               ; 93 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (0)       ; 0 (0)             ; 16 (0)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult5                                                                                                                                                                                                                                                                                        ; work         ;
;          |multcore:mult_core|                                                                                        ; 93 (44)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (36)      ; 0 (0)             ; 16 (8)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult5|multcore:mult_core                                                                                                                                                                                                                                                                     ; work         ;
;             |mpar_add:padder|                                                                                        ; 49 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 0 (0)             ; 8 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                     ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 1 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                ; work         ;
;                   |add_sub_m9h:auto_generated|                                                                       ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 1 (1)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_m9h:auto_generated                                                                                                                                                                                                     ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 7 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                                ; work         ;
;                   |add_sub_gkh:auto_generated|                                                                       ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (7)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_gkh:auto_generated                                                                                                                                                                                                     ; work         ;
;                |mpar_add:sub_par_add|                                                                                ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                                ; work         ;
;                   |lpm_add_sub:adder[0]|                                                                             ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                           ; work         ;
;                      |add_sub_bkh:auto_generated|                                                                    ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_bkh:auto_generated                                                                                                                                                                                ; work         ;
;       |lpm_mult:Mult6|                                                                                               ; 94 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 15 (0)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult6                                                                                                                                                                                                                                                                                        ; work         ;
;          |multcore:mult_core|                                                                                        ; 94 (39)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (32)      ; 0 (0)             ; 15 (7)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult6|multcore:mult_core                                                                                                                                                                                                                                                                     ; work         ;
;             |mpar_add:padder|                                                                                        ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 8 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                     ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 3 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                ; work         ;
;                   |add_sub_n9h:auto_generated|                                                                       ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 3 (3)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_n9h:auto_generated                                                                                                                                                                                                     ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 1 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                                ; work         ;
;                   |add_sub_hkh:auto_generated|                                                                       ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 1 (1)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_hkh:auto_generated                                                                                                                                                                                                     ; work         ;
;                |mpar_add:sub_par_add|                                                                                ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 4 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                                ; work         ;
;                   |lpm_add_sub:adder[0]|                                                                             ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 4 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                           ; work         ;
;                      |add_sub_fkh:auto_generated|                                                                    ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 4 (4)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_fkh:auto_generated                                                                                                                                                                                ; work         ;
;       |lpm_mult:Mult7|                                                                                               ; 85 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (0)       ; 0 (0)             ; 6 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult7                                                                                                                                                                                                                                                                                        ; work         ;
;          |multcore:mult_core|                                                                                        ; 85 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (33)      ; 0 (0)             ; 6 (3)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult7|multcore:mult_core                                                                                                                                                                                                                                                                     ; work         ;
;             |mpar_add:padder|                                                                                        ; 49 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 3 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                     ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 3 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                ; work         ;
;                   |add_sub_n9h:auto_generated|                                                                       ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 3 (3)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_n9h:auto_generated                                                                                                                                                                                                     ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                                ; work         ;
;                   |add_sub_hkh:auto_generated|                                                                       ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_hkh:auto_generated                                                                                                                                                                                                     ; work         ;
;                |mpar_add:sub_par_add|                                                                                ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                                ; work         ;
;                   |lpm_add_sub:adder[0]|                                                                             ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                           ; work         ;
;                      |add_sub_fkh:auto_generated|                                                                    ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_fkh:auto_generated                                                                                                                                                                                ; work         ;
;       |lpm_mult:Mult8|                                                                                               ; 114 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (0)      ; 0 (0)             ; 13 (0)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult8                                                                                                                                                                                                                                                                                        ; work         ;
;          |multcore:mult_core|                                                                                        ; 114 (59)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (56)     ; 0 (0)             ; 13 (3)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult8|multcore:mult_core                                                                                                                                                                                                                                                                     ; work         ;
;             |mpar_add:padder|                                                                                        ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (0)       ; 0 (0)             ; 10 (0)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                     ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 5 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                ; work         ;
;                   |add_sub_n9h:auto_generated|                                                                       ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 5 (5)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_n9h:auto_generated                                                                                                                                                                                                     ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 1 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                                ; work         ;
;                   |add_sub_hkh:auto_generated|                                                                       ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 1 (1)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_hkh:auto_generated                                                                                                                                                                                                     ; work         ;
;                |mpar_add:sub_par_add|                                                                                ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 4 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                                ; work         ;
;                   |lpm_add_sub:adder[0]|                                                                             ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 4 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                           ; work         ;
;                      |add_sub_fkh:auto_generated|                                                                    ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 4 (4)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_fkh:auto_generated                                                                                                                                                                                ; work         ;
;       |lpm_mult:Mult9|                                                                                               ; 100 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (0)       ; 0 (0)             ; 26 (0)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult9                                                                                                                                                                                                                                                                                        ; work         ;
;          |multcore:mult_core|                                                                                        ; 100 (51)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (38)      ; 0 (0)             ; 26 (13)          ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult9|multcore:mult_core                                                                                                                                                                                                                                                                     ; work         ;
;             |mpar_add:padder|                                                                                        ; 49 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 13 (0)           ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                     ; work         ;
;                |lpm_add_sub:adder[0]|                                                                                ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                ; work         ;
;                   |add_sub_m9h:auto_generated|                                                                       ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_m9h:auto_generated                                                                                                                                                                                                     ; work         ;
;                |lpm_add_sub:adder[1]|                                                                                ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 7 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                                                                                                                                ; work         ;
;                   |add_sub_gkh:auto_generated|                                                                       ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 7 (7)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|add_sub_gkh:auto_generated                                                                                                                                                                                                     ; work         ;
;                |mpar_add:sub_par_add|                                                                                ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 6 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                                ; work         ;
;                   |lpm_add_sub:adder[0]|                                                                             ; 19 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 6 (0)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                           ; work         ;
;                      |add_sub_bkh:auto_generated|                                                                    ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 6 (6)            ; |firpga|fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_bkh:auto_generated                                                                                                                                                                                ; work         ;
;    |lcd_top:u_lcd_top|                                                                                               ; 274 (0)     ; 136 (0)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 100 (0)      ; 1 (0)             ; 173 (0)          ; |firpga|lcd_top:u_lcd_top                                                                                                                                                                                                                                                                                                                     ; work         ;
;       |clk_div:u_clk_div|                                                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|lcd_top:u_lcd_top|clk_div:u_clk_div                                                                                                                                                                                                                                                                                                   ; work         ;
;       |fifo:u_fifo|                                                                                                  ; 80 (0)      ; 71 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 74 (0)           ; |firpga|lcd_top:u_lcd_top|fifo:u_fifo                                                                                                                                                                                                                                                                                                         ; work         ;
;          |dcfifo:dcfifo_component|                                                                                   ; 80 (0)      ; 71 (0)                    ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 74 (0)           ; |firpga|lcd_top:u_lcd_top|fifo:u_fifo|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                                 ; work         ;
;             |dcfifo_4sk1:auto_generated|                                                                             ; 80 (24)     ; 71 (21)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (3)        ; 0 (0)             ; 74 (17)          ; |firpga|lcd_top:u_lcd_top|fifo:u_fifo|dcfifo:dcfifo_component|dcfifo_4sk1:auto_generated                                                                                                                                                                                                                                                      ; work         ;
;                |a_graycounter_njc:wrptr_g1p|                                                                         ; 13 (13)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 12 (12)          ; |firpga|lcd_top:u_lcd_top|fifo:u_fifo|dcfifo:dcfifo_component|dcfifo_4sk1:auto_generated|a_graycounter_njc:wrptr_g1p                                                                                                                                                                                                                          ; work         ;
;                |a_graycounter_r57:rdptr_g1p|                                                                         ; 18 (18)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 16 (16)          ; |firpga|lcd_top:u_lcd_top|fifo:u_fifo|dcfifo:dcfifo_component|dcfifo_4sk1:auto_generated|a_graycounter_r57:rdptr_g1p                                                                                                                                                                                                                          ; work         ;
;                |alt_synch_pipe_ikd:rs_dgwp|                                                                          ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (0)           ; |firpga|lcd_top:u_lcd_top|fifo:u_fifo|dcfifo:dcfifo_component|dcfifo_4sk1:auto_generated|alt_synch_pipe_ikd:rs_dgwp                                                                                                                                                                                                                           ; work         ;
;                   |dffpipe_hd9:dffpipe8|                                                                             ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |firpga|lcd_top:u_lcd_top|fifo:u_fifo|dcfifo:dcfifo_component|dcfifo_4sk1:auto_generated|alt_synch_pipe_ikd:rs_dgwp|dffpipe_hd9:dffpipe8                                                                                                                                                                                                      ; work         ;
;                |alt_synch_pipe_jkd:ws_dgrp|                                                                          ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (0)           ; |firpga|lcd_top:u_lcd_top|fifo:u_fifo|dcfifo:dcfifo_component|dcfifo_4sk1:auto_generated|alt_synch_pipe_jkd:ws_dgrp                                                                                                                                                                                                                           ; work         ;
;                   |dffpipe_id9:dffpipe11|                                                                            ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 14 (14)          ; |firpga|lcd_top:u_lcd_top|fifo:u_fifo|dcfifo:dcfifo_component|dcfifo_4sk1:auto_generated|alt_synch_pipe_jkd:ws_dgrp|dffpipe_id9:dffpipe11                                                                                                                                                                                                     ; work         ;
;                |altsyncram_oj31:fifo_ram|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|lcd_top:u_lcd_top|fifo:u_fifo|dcfifo:dcfifo_component|dcfifo_4sk1:auto_generated|altsyncram_oj31:fifo_ram                                                                                                                                                                                                                             ; work         ;
;                |cmpr_d66:rdempty_eq_comp|                                                                            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |firpga|lcd_top:u_lcd_top|fifo:u_fifo|dcfifo:dcfifo_component|dcfifo_4sk1:auto_generated|cmpr_d66:rdempty_eq_comp                                                                                                                                                                                                                             ; work         ;
;                |cmpr_d66:wrfull_eq_comp|                                                                             ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |firpga|lcd_top:u_lcd_top|fifo:u_fifo|dcfifo:dcfifo_component|dcfifo_4sk1:auto_generated|cmpr_d66:wrfull_eq_comp                                                                                                                                                                                                                              ; work         ;
;                |dffpipe_3dc:rdaclr|                                                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|lcd_top:u_lcd_top|fifo:u_fifo|dcfifo:dcfifo_component|dcfifo_4sk1:auto_generated|dffpipe_3dc:rdaclr                                                                                                                                                                                                                                   ; work         ;
;       |lcd_display:u_lcd_display|                                                                                    ; 49 (49)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 8 (8)            ; |firpga|lcd_top:u_lcd_top|lcd_display:u_lcd_display                                                                                                                                                                                                                                                                                           ; work         ;
;       |lcd_driver:u_lcd_driver|                                                                                      ; 83 (83)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 59 (59)          ; |firpga|lcd_top:u_lcd_top|lcd_driver:u_lcd_driver                                                                                                                                                                                                                                                                                             ; work         ;
;       |lcd_fifo_ctrl:u_fifo_ctrl|                                                                                    ; 79 (79)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 1 (1)             ; 49 (49)          ; |firpga|lcd_top:u_lcd_top|lcd_fifo_ctrl:u_fifo_ctrl                                                                                                                                                                                                                                                                                           ; work         ;
;    |pll_clk:u_pll_clk|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|pll_clk:u_pll_clk                                                                                                                                                                                                                                                                                                                     ; work         ;
;       |altpll:altpll_component|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|pll_clk:u_pll_clk|altpll:altpll_component                                                                                                                                                                                                                                                                                             ; work         ;
;          |pll_clk_altpll:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|pll_clk:u_pll_clk|altpll:altpll_component|pll_clk_altpll:auto_generated                                                                                                                                                                                                                                                               ; work         ;
;    |pzdyqx:nabboc|                                                                                                   ; 123 (0)     ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (0)       ; 1 (0)             ; 71 (0)           ; |firpga|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                         ; work         ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                                 ; 123 (13)    ; 72 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (4)       ; 1 (1)             ; 71 (8)           ; |firpga|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                            ; work         ;
;          |GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|                                             ; 53 (23)     ; 28 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (15)      ; 0 (0)             ; 28 (8)           ; |firpga|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1                                                                                                                                                                                                                              ; work         ;
;             |LQYT7093:MBPH5020|                                                                                      ; 30 (30)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 20 (20)          ; |firpga|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020                                                                                                                                                                                                            ; work         ;
;          |KIFI3548:TPOO7242|                                                                                         ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |firpga|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|KIFI3548:TPOO7242                                                                                                                                                                                                                                                                          ; work         ;
;          |LQYT7093:LRYQ7721|                                                                                         ; 22 (22)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 13 (13)          ; |firpga|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721                                                                                                                                                                                                                                                                          ; work         ;
;          |PUDL0439:ESUL0435|                                                                                         ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 10 (10)          ; |firpga|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435                                                                                                                                                                                                                                                                          ; work         ;
;    |sld_hub:auto_hub|                                                                                                ; 190 (1)     ; 122 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (1)       ; 7 (0)             ; 115 (0)          ; |firpga|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                      ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                                 ; 189 (146)   ; 122 (94)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (53)      ; 7 (7)             ; 115 (88)         ; |firpga|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                         ; work         ;
;          |sld_rom_sr:hub_info_reg|                                                                                   ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 10 (10)          ; |firpga|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                 ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                                                                 ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 20 (20)          ; |firpga|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                               ; work         ;
;    |sld_signaltap:auto_signaltap_0|                                                                                  ; 1776 (233)  ; 1670 (233)                ; 0 (0)         ; 14848       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 1102 (229)        ; 568 (1)          ; |firpga|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                        ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                        ; 1547 (0)    ; 1437 (0)                  ; 0 (0)         ; 14848       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (0)      ; 873 (0)           ; 568 (0)          ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                  ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                    ; 1547 (567)  ; 1437 (538)                ; 0 (0)         ; 14848       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (26)     ; 873 (474)         ; 568 (63)         ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                           ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                         ; 48 (46)     ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 30 (30)           ; 16 (1)           ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                            ; work         ;
;                |lpm_decode:wdecoder|                                                                                 ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                        ; work         ;
;                   |decode_dvf:auto_generated|                                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated                                                                                                              ; work         ;
;                |lpm_mux:mux|                                                                                         ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (0)           ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                ; work         ;
;                   |mux_ssc:auto_generated|                                                                           ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_ssc:auto_generated                                                                                                                         ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 14848       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                           ; work         ;
;                |altsyncram_h124:auto_generated|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 14848       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_h124:auto_generated                                                                                                                                            ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                         ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 5 (5)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                            ; work         ;
;             |lpm_shiftreg:status_register|                                                                           ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                              ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                   ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                             ; 68 (68)     ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 7 (7)             ; 47 (47)          ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                ; work         ;
;             |sld_ela_control:ela_control|                                                                            ; 640 (3)     ; 599 (2)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)       ; 355 (0)           ; 248 (3)          ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                               ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                             ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                       ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|              ; 587 (0)     ; 580 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 343 (0)           ; 239 (0)          ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                        ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                       ; 348 (348)   ; 348 (348)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 331 (331)         ; 17 (17)          ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                             ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                                   ; 249 (0)     ; 232 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 12 (0)            ; 232 (0)          ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                         ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:100:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:101:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:102:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:103:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:104:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1|                                       ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:105:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:106:sm1|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:106:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:107:sm1|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:107:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:108:sm1|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:108:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:109:sm1|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:109:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:110:sm1|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:110:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:111:sm1|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:111:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:112:sm1|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:112:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:113:sm1|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:113:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:114:sm1|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:114:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:115:sm1|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:115:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:30:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:31:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:32:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:33:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:34:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:35:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:36:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:37:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:38:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:39:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:40:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:41:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:42:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:43:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:44:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:45:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:46:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:47:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:48:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:49:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:50:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:51:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:52:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:53:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:54:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:55:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:56:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:57:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:58:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:59:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:60:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:61:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:62:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:63:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:64:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:65:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:66:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:67:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:68:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:69:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:70:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:71:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:72:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:73:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:74:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:75:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:76:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:77:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:78:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:79:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:80:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:81:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:82:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:83:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:84:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:85:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:86:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:87:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:88:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:89:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1   ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:90:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:91:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:92:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:93:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:94:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 1 (1)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:95:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1|                                        ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:96:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:97:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:98:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1|                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:99:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1   ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                       ; 50 (40)     ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 10 (0)            ; 8 (8)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                 ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                         ; work         ;
;                |sld_mbpmg:\trigger_in_trigger_module_enabled_gen:trigger_in_match|                                   ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_mbpmg:\trigger_in_trigger_module_enabled_gen:trigger_in_match                                                                                                                             ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_mbpmg:\trigger_in_trigger_module_enabled_gen:trigger_in_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                       ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                       ; 186 (9)     ; 165 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (9)       ; 5 (0)             ; 166 (0)          ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                          ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                           ; 9 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 7 (0)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                ; work         ;
;                   |cntr_4ii:auto_generated|                                                                          ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_4ii:auto_generated                                                        ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                    ; 7 (0)       ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                         ; work         ;
;                   |cntr_i6j:auto_generated|                                                                          ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_i6j:auto_generated                                                                                 ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                          ; 6 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 4 (0)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                               ; work         ;
;                   |cntr_egi:auto_generated|                                                                          ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_egi:auto_generated                                                                       ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                             ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                  ; work         ;
;                   |cntr_23j:auto_generated|                                                                          ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated                                                                          ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                    ; 15 (15)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 15 (15)          ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                         ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                     ; 121 (121)   ; 116 (116)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 116 (116)        ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                          ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                  ; 16 (16)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                       ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                  ; 19 (19)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 8 (8)            ; |firpga|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                     ; work         ;
;    |wm8978_ctrl:u_wm8978_ctrl|                                                                                       ; 247 (0)     ; 135 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (0)      ; 8 (0)             ; 135 (0)          ; |firpga|wm8978_ctrl:u_wm8978_ctrl                                                                                                                                                                                                                                                                                                             ; work         ;
;       |audio_receive:u_audio_receive|                                                                                ; 60 (60)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 40 (40)          ; |firpga|wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive                                                                                                                                                                                                                                                                               ; work         ;
;       |audio_send:u_audio_send|                                                                                      ; 34 (34)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 2 (2)             ; 22 (22)          ; |firpga|wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send                                                                                                                                                                                                                                                                                     ; work         ;
;       |wm8978_config:u_wm8978_config|                                                                                ; 153 (0)     ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (0)       ; 6 (0)             ; 73 (0)           ; |firpga|wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config                                                                                                                                                                                                                                                                               ; work         ;
;          |i2c_dri:u_i2c_dri|                                                                                         ; 96 (96)     ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 0 (0)             ; 49 (49)          ; |firpga|wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri                                                                                                                                                                                                                                                             ; work         ;
;          |i2c_reg_cfg:u_i2c_reg_cfg|                                                                                 ; 57 (57)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 6 (6)             ; 24 (24)          ; |firpga|wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg                                                                                                                                                                                                                                                     ; work         ;
+----------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; aud_mclk    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; aud_dacdat  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; aud_scl     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_hs      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_vs      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_de      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rgb[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rgb[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rgb[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rgb[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rgb[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rgb[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rgb[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rgb[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rgb[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rgb[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rgb[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rgb[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rgb[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rgb[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rgb[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rgb[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_bl      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_rst     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lcd_pclk    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; aud_sda     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; key0        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; sys_rst     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; sys_clk     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; aud_bclk    ; Input    ; (0) 0 ps      ; (6) 1314 ps   ; --                    ; --  ; --   ;
; aud_lrc     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; aud_adcdat  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                             ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; aud_sda                                                                                                                                                         ;                   ;         ;
; key0                                                                                                                                                            ;                   ;         ;
; sys_rst                                                                                                                                                         ;                   ;         ;
; sys_clk                                                                                                                                                         ;                   ;         ;
; aud_bclk                                                                                                                                                        ;                   ;         ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[0]                                                                                      ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[1]                                                                                      ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[2]                                                                                      ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[3]                                                                                      ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[4]                                                                                      ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[5]                                                                                      ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[6]                                                                                      ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[7]                                                                                      ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[8]                                                                                      ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[9]                                                                                      ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[10]                                                                                     ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[11]                                                                                     ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[12]                                                                                     ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[13]                                                                                     ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[14]                                                                                     ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data[15]                                                                                     ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_done                                                                                          ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[0]                                                                                          ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[1]                                                                                          ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[2]                                                                                          ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[3]                                                                                          ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[4]                                                                                          ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[5]                                                                                          ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[6]                                                                                          ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[7]                                                                                          ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[8]                                                                                          ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[9]                                                                                          ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[10]                                                                                         ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[11]                                                                                         ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[12]                                                                                         ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[13]                                                                                         ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[14]                                                                                         ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|dac_data_t[15]                                                                                         ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|aud_dacdat                                                                                             ; 0                 ; 0       ;
;      - fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|altsyncram_oj31:fifo_ram|ram_block11a0                      ; 1                 ; 6       ;
;      - fir_filter_mat:u_fir_filter_mat|output_register[0]                                                                                                       ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|output_register[10]                                                                                                      ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|output_register[11]                                                                                                      ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|output_register[12]                                                                                                      ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|output_register[13]                                                                                                      ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|output_register[14]                                                                                                      ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|output_register[15]                                                                                                      ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|output_register[16]                                                                                                      ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|output_register[17]                                                                                                      ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|output_register[18]                                                                                                      ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|output_register[19]                                                                                                      ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|output_register[1]                                                                                                       ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|output_register[20]                                                                                                      ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|output_register[21]                                                                                                      ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|output_register[22]                                                                                                      ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|output_register[23]                                                                                                      ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|output_register[24]                                                                                                      ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|output_register[25]                                                                                                      ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|output_register[26]                                                                                                      ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|output_register[27]                                                                                                      ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|output_register[28]                                                                                                      ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|output_register[29]                                                                                                      ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|output_register[2]                                                                                                       ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|output_register[30]                                                                                                      ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|output_register[31]                                                                                                      ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|output_register[32]                                                                                                      ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|output_register[33]                                                                                                      ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|output_register[3]                                                                                                       ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|output_register[4]                                                                                                       ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|output_register[5]                                                                                                       ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|output_register[6]                                                                                                       ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|output_register[7]                                                                                                       ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|output_register[8]                                                                                                       ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|output_register[9]                                                                                                       ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|tx_cnt[1]                                                                                              ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|tx_cnt[0]                                                                                              ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|tx_cnt[3]                                                                                              ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|tx_cnt[2]                                                                                              ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|tx_cnt[4]                                                                                              ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|tx_cnt[5]                                                                                              ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0]                                                                                        ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[1]                                                                                        ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2]                                                                                        ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3]                                                                                        ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[4]                                                                                        ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[5]                                                                                        ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[0]                                                                                    ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[10]                                                                                   ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[11]                                                                                   ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[12]                                                                                   ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[13]                                                                                   ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[14]                                                                                   ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[15]                                                                                   ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[1]                                                                                    ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[2]                                                                                    ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[3]                                                                                    ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[4]                                                                                    ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[5]                                                                                    ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[6]                                                                                    ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[7]                                                                                    ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[8]                                                                                    ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[9]                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[30][0]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[29][0]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[23][0]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[21][0]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[26][0]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[25][0]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[28][0]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[1][0]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[2][0]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[3][0]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[5][0]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[6][0]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[8][0]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[18][0]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[16][0]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[15][0]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[13][0]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[10][0]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[30][10]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[30][9]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[30][8]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[30][7]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[30][6]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[30][5]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[30][4]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[30][3]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[30][2]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[30][1]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[29][6]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[29][5]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[29][7]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[29][4]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[29][1]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[29][2]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[29][3]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[29][10]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[29][9]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[29][8]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[31][6]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[31][5]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[31][4]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[31][7]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[31][0]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[31][2]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[31][1]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[31][3]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[31][9]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[31][8]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[23][4]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[23][5]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[23][7]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[23][6]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[23][1]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[23][3]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[23][2]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[23][9]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[23][8]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[23][10]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[24][6]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[24][5]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[24][4]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[24][7]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[24][1]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[24][0]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[24][3]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[24][2]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[24][9]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[24][8]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[21][5]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[21][4]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[21][7]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[21][6]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[21][1]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[21][3]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[21][2]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[21][10]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[21][8]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[21][9]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[22][4]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[22][3]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[22][1]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[22][0]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[22][2]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[22][7]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[22][6]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[22][5]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[22][8]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[25][7]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[25][4]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[25][6]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[25][5]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[25][2]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[25][1]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[25][3]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[25][10]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[25][8]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[25][9]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[26][6]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[26][5]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[26][4]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[26][7]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[26][1]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[26][3]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[26][2]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[26][9]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[26][8]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[26][10]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[27][7]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[27][6]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[27][5]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[27][4]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[27][0]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[27][2]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[27][1]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[27][3]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[27][9]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[27][8]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[28][1]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[28][10]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[28][9]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[28][8]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[28][7]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[28][6]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[28][5]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[28][4]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[28][3]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[28][2]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[1][10]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[1][9]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[1][8]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[1][7]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[1][6]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[1][5]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[1][4]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[1][3]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[1][2]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[1][1]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[0][6]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[0][5]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[0][4]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[0][7]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[0][0]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[0][2]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[0][1]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[0][3]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[0][9]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[0][8]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[2][6]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[2][5]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[2][7]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[2][4]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[2][1]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[2][2]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[2][3]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[2][10]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[2][9]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[2][8]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[3][1]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[3][10]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[3][9]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[3][8]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[3][7]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[3][6]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[3][5]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[3][4]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[3][3]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[3][2]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[4][7]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[4][6]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[4][5]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[4][4]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[4][0]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[4][2]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[4][1]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[4][3]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[4][9]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[4][8]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[5][6]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[5][5]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[5][4]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[5][7]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[5][1]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[5][3]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[5][2]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[5][9]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[5][8]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[5][10]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[6][7]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[6][4]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[6][6]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[6][5]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[6][2]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[6][1]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[6][3]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[6][10]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[6][8]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[6][9]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[7][6]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[7][5]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[7][4]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[7][7]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[7][1]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[7][0]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[7][3]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[7][2]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[7][9]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[7][8]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[8][4]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[8][5]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[8][7]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[8][6]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[8][1]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[8][3]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[8][2]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[8][9]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[8][8]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[8][10]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[19][5]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[19][4]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[19][7]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[19][6]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[19][3]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[19][0]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[19][1]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[19][2]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[19][9]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[19][8]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[20][7]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[20][5]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[20][4]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[20][6]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[20][0]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[20][3]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[20][1]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[20][2]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[20][9]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[20][8]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[18][6]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[18][5]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[18][4]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[18][7]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[18][2]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[18][3]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[18][1]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[18][8]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[18][9]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[18][10]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[17][6]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[17][7]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[17][5]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[17][4]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[17][3]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[17][2]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[17][1]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[17][0]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[17][9]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[17][8]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[15][3]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[15][2]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[15][1]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[15][7]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[15][10]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[15][9]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[15][8]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[16][3]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[16][2]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[16][1]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[16][7]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[16][10]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[16][9]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[16][8]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[16][6]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[15][6]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[16][5]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[15][5]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[16][4]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[15][4]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[13][6]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[13][5]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[13][4]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[13][7]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[13][2]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[13][3]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[13][1]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[13][8]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[13][9]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[13][10]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[14][6]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[14][7]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[14][5]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[14][4]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[14][3]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[14][2]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[14][1]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[14][0]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[14][9]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[14][8]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[11][7]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[11][5]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[11][4]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[11][6]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[11][0]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[11][3]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[11][1]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[11][2]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[11][9]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[11][8]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[12][5]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[12][4]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[12][7]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[12][6]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[12][3]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[12][0]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[12][1]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[12][2]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[12][9]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[12][8]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[10][5]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[10][4]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[10][7]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[10][6]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[10][1]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[10][3]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[10][2]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[10][10]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[10][8]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[10][9]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[9][4]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[9][3]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[9][1]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[9][0]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[9][2]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[9][7]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[9][6]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[9][5]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[9][8]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[30][11]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[29][11]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[31][10]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[23][11]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[24][10]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[21][11]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[22][9]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[25][11]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[26][11]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[27][10]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[28][11]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[1][11]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[0][10]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[2][11]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[3][11]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[4][10]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[5][11]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[6][11]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[7][10]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[8][11]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[19][10]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[20][10]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[18][11]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[17][10]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[15][11]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[16][11]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[13][11]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[14][10]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[11][10]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[12][10]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[10][11]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[9][9]                                                                                                     ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[30][12]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[29][12]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[31][11]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[23][12]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[24][11]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[21][12]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[22][10]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[25][12]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[26][12]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[27][11]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[28][12]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[1][12]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[0][11]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[2][12]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[3][12]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[4][11]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[5][12]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[6][12]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[7][11]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[8][12]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[19][11]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[20][11]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[18][12]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[17][11]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[15][12]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[16][12]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[13][12]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[14][11]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[11][11]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[12][11]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[10][12]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[9][10]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[30][13]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[29][13]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[31][12]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[23][13]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[24][12]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[21][13]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[22][11]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[25][13]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[26][13]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[27][12]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[28][13]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[1][13]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[0][12]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[2][13]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[3][13]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[4][12]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[5][13]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[6][13]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[7][12]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[8][13]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[19][12]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[20][12]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[18][13]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[17][12]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[15][13]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[16][13]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[13][13]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[14][12]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[11][12]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[12][12]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[10][13]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[9][11]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[30][14]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[29][14]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[31][13]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[23][14]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[24][13]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[21][14]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[22][12]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[25][14]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[26][14]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[27][13]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[28][14]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[1][14]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[0][13]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[2][14]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[3][14]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[4][13]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[5][14]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[6][14]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[7][13]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[8][14]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[19][13]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[20][13]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[18][14]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[17][13]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[15][14]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[16][14]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[13][14]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[14][13]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[11][13]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[12][13]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[10][14]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[9][12]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[30][15]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[29][15]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[31][14]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[23][15]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[24][14]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[21][15]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[22][13]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[25][15]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[26][15]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[27][14]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[28][15]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[1][15]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[0][14]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[2][15]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[3][15]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[4][14]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[5][15]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[6][15]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[7][14]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[8][15]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[19][14]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[20][14]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[18][15]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[17][14]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[15][15]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[16][15]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[13][15]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[14][14]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[11][14]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[12][14]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[10][15]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[9][13]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[31][15]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[24][15]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[22][14]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[27][15]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[0][15]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[4][15]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[7][15]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[19][15]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[20][15]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[17][15]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[14][15]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[11][15]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[12][15]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[9][14]                                                                                                    ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[22][15]                                                                                                   ; 0                 ; 0       ;
;      - fir_filter_mat:u_fir_filter_mat|delay_pipeline[9][15]                                                                                                    ; 0                 ; 0       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|aud_lrc_d0                                                                                       ; 0                 ; 0       ;
;      - fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|delayed_wrptr_g[6]                                          ; 0                 ; 0       ;
;      - fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|delayed_wrptr_g[4]                                          ; 0                 ; 0       ;
;      - fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|delayed_wrptr_g[5]                                          ; 0                 ; 0       ;
;      - fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|delayed_wrptr_g[2]                                          ; 0                 ; 0       ;
;      - fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|delayed_wrptr_g[1]                                          ; 0                 ; 0       ;
;      - fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|delayed_wrptr_g[3]                                          ; 0                 ; 0       ;
;      - fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|delayed_wrptr_g[0]                                          ; 0                 ; 0       ;
;      - fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|wrptr_g[6]                                                  ; 0                 ; 0       ;
;      - fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|wrptr_g[4]                                                  ; 0                 ; 0       ;
;      - fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|wrptr_g[5]                                                  ; 0                 ; 0       ;
;      - fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|wrptr_g[2]                                                  ; 0                 ; 0       ;
;      - fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|wrptr_g[1]                                                  ; 0                 ; 0       ;
;      - fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|wrptr_g[3]                                                  ; 0                 ; 0       ;
;      - fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|wrptr_g[0]                                                  ; 0                 ; 0       ;
;      - fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|a_graycounter_njc:wrptr_g1p|counter8a6                      ; 0                 ; 0       ;
;      - fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|alt_synch_pipe_hkd:ws_dgrp|dffpipe_gd9:dffpipe15|dffe17a[6] ; 0                 ; 0       ;
;      - fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|alt_synch_pipe_hkd:ws_dgrp|dffpipe_gd9:dffpipe15|dffe17a[4] ; 0                 ; 0       ;
;      - fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|alt_synch_pipe_hkd:ws_dgrp|dffpipe_gd9:dffpipe15|dffe17a[5] ; 0                 ; 0       ;
;      - fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|alt_synch_pipe_hkd:ws_dgrp|dffpipe_gd9:dffpipe15|dffe17a[2] ; 0                 ; 0       ;
;      - fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|alt_synch_pipe_hkd:ws_dgrp|dffpipe_gd9:dffpipe15|dffe17a[3] ; 0                 ; 0       ;
;      - fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|alt_synch_pipe_hkd:ws_dgrp|dffpipe_gd9:dffpipe15|dffe17a[0] ; 0                 ; 0       ;
;      - fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|alt_synch_pipe_hkd:ws_dgrp|dffpipe_gd9:dffpipe15|dffe17a[1] ; 0                 ; 0       ;
;      - fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|a_graycounter_njc:wrptr_g1p|counter8a4                      ; 0                 ; 0       ;
;      - fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|a_graycounter_njc:wrptr_g1p|counter8a5                      ; 0                 ; 0       ;
;      - fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|a_graycounter_njc:wrptr_g1p|counter8a2                      ; 0                 ; 0       ;
;      - fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|a_graycounter_njc:wrptr_g1p|counter8a1                      ; 0                 ; 0       ;
;      - fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|a_graycounter_njc:wrptr_g1p|counter8a3                      ; 0                 ; 0       ;
;      - fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|a_graycounter_njc:wrptr_g1p|counter8a0                      ; 0                 ; 0       ;
;      - fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|a_graycounter_njc:wrptr_g1p|parity9                         ; 0                 ; 0       ;
;      - fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|alt_synch_pipe_hkd:ws_dgrp|dffpipe_gd9:dffpipe15|dffe16a[6] ; 0                 ; 0       ;
;      - fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|alt_synch_pipe_hkd:ws_dgrp|dffpipe_gd9:dffpipe15|dffe16a[4] ; 0                 ; 0       ;
;      - fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|alt_synch_pipe_hkd:ws_dgrp|dffpipe_gd9:dffpipe15|dffe16a[5] ; 0                 ; 0       ;
;      - fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|alt_synch_pipe_hkd:ws_dgrp|dffpipe_gd9:dffpipe15|dffe16a[2] ; 0                 ; 0       ;
;      - fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|alt_synch_pipe_hkd:ws_dgrp|dffpipe_gd9:dffpipe15|dffe16a[3] ; 0                 ; 0       ;
;      - fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|alt_synch_pipe_hkd:ws_dgrp|dffpipe_gd9:dffpipe15|dffe16a[0] ; 0                 ; 0       ;
;      - fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|alt_synch_pipe_hkd:ws_dgrp|dffpipe_gd9:dffpipe15|dffe16a[1] ; 0                 ; 0       ;
;      - fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|a_graycounter_njc:wrptr_g1p|sub_parity10a[1]                ; 0                 ; 0       ;
;      - fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|a_graycounter_njc:wrptr_g1p|sub_parity10a[0]                ; 0                 ; 0       ;
; aud_lrc                                                                                                                                                         ;                   ;         ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|aud_lrc_d0                                                                                       ; 1                 ; 6       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|lrc_edge                                                                                               ; 1                 ; 6       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|lrc_edge                                                                                         ; 1                 ; 6       ;
; aud_adcdat                                                                                                                                                      ;                   ;         ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[0]~0                                                                                  ; 0                 ; 6       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[10]~1                                                                                 ; 0                 ; 6       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[11]~2                                                                                 ; 0                 ; 6       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[12]~3                                                                                 ; 0                 ; 6       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[13]~4                                                                                 ; 0                 ; 6       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[14]~5                                                                                 ; 0                 ; 6       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[15]~6                                                                                 ; 0                 ; 6       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[1]~7                                                                                  ; 0                 ; 6       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[2]~8                                                                                  ; 0                 ; 6       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[3]~9                                                                                  ; 0                 ; 6       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[4]~10                                                                                 ; 0                 ; 6       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[5]~11                                                                                 ; 0                 ; 6       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[6]~12                                                                                 ; 0                 ; 6       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[7]~13                                                                                 ; 0                 ; 6       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[8]~14                                                                                 ; 0                 ; 6       ;
;      - wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|adc_data_t[9]~15                                                                                 ; 0                 ; 6       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                        ; JTAG_X1_Y12_N0     ; 791     ; Clock                      ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                        ; JTAG_X1_Y12_N0     ; 21      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; aud_bclk                                                                                                                                                                                                                                                                                            ; PIN_D5             ; 648     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|valid_wrreq~0                                                                                                                                                                                          ; LCCOMB_X3_Y9_N18   ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[7]|add_sub_nqc:auto_generated|op_1~20                                                                                                                                                ; LCCOMB_X31_Y22_N30 ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_dft_1:bfpc|slb_last[2]                                                                                                                                                           ; FF_X33_Y13_N29     ; 106     ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_dft_1:bfpc|slb_last[2]~1                                                                                                                                                         ; LCCOMB_X33_Y13_N0  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_bfp_o_fft_131:\gen_disc:bfp_detect|del_np_cnt[0]~15                                                                                                          ; LCCOMB_X33_Y12_N16 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_bfp_o_fft_131:\gen_disc:bfp_detect|lut_out_tmp[2]~70                                                                                                         ; LCCOMB_X31_Y12_N20 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|counter_i~0                                                                                                                                                                ; LCCOMB_X26_Y17_N14 ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_lpp_serial_r2_fft_131:\gen_radix_2_last_pass:lpp_r2|data_imag_o[15]~0                                                                                                                                  ; LCCOMB_X33_Y7_N10  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_lpp_serial_r2_fft_131:\gen_radix_2_last_pass:lpp_r2|offset_counter[5]~21                                                                                                                               ; LCCOMB_X25_Y9_N8   ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_lpprdadr2gen_fft_131:\gen_radix_2_last_pass:gen_lpp_addr|counter~0                                                                                                                                     ; LCCOMB_X29_Y7_N8   ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_m_k_counter_fft_131:\gen_le256_mk:ctrl|cnt_k~0                                                                                                                                                         ; LCCOMB_X33_Y21_N12 ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_m_k_counter_fft_131:\gen_le256_mk:ctrl|k[0]~11                                                                                                                                                         ; LCCOMB_X33_Y21_N4  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_m_k_counter_fft_131:\gen_le256_mk:ctrl|k_state.HOLD                                                                                                                                                    ; FF_X31_Y18_N21     ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_m_k_counter_fft_131:\gen_le256_mk:ctrl|p[0]~2                                                                                                                                                          ; LCCOMB_X33_Y21_N8  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_m_k_counter_fft_131:\gen_le256_mk:ctrl|p[1]                                                                                                                                                            ; FF_X30_Y18_N15     ; 22      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_tdl_bit_fft_131:\gen_radix_2_last_pass:delay_mid|tdl_arr[4]                                                                                                                                            ; FF_X29_Y7_N5       ; 64      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_wrswgen_fft_131:\gen_wrsw_1:get_wr_swtiches|swa_tdl[16][1]                                                                                                                                             ; FF_X25_Y6_N13      ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_wrswgen_fft_131:\gen_wrsw_1:get_wr_swtiches|swd_tdl[16][1]                                                                                                                                             ; FF_X24_Y11_N5      ; 128     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|LessThan0~1                                                                                                                                    ; LCCOMB_X33_Y18_N2  ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|Selector7~0                                                                                                                                    ; LCCOMB_X31_Y18_N4  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|count[2]~13                                                                                                                                    ; LCCOMB_X25_Y12_N6  ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|count[2]~24                                                                                                                                    ; LCCOMB_X22_Y12_N14 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|data_take                                                                                                                                      ; LCCOMB_X28_Y14_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|fifo_wrreq~0                                                                                                                                   ; LCCOMB_X33_Y11_N28 ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_udh1:auto_generated|a_dpfifo_no81:dpfifo|_~6                                                    ; LCCOMB_X25_Y12_N20 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_udh1:auto_generated|a_dpfifo_no81:dpfifo|_~8                                                    ; LCCOMB_X33_Y11_N2  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|send_sop_eop_p~0                                                                                                                               ; LCCOMB_X31_Y18_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_source_fft_131:auk_dsp_atlantic_source_1|Mux1~0                                                                                                                                     ; LCCOMB_X31_Y20_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_source_fft_131:auk_dsp_atlantic_source_1|stall_controller_comb~0                                                                                                                    ; LCCOMB_X31_Y15_N0  ; 40      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_source_fft_131:auk_dsp_atlantic_source_1|was_stalled~0                                                                                                                              ; LCCOMB_X32_Y15_N20 ; 3182    ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|data_count_sig[6]~21                                                                                                                                                                                           ; LCCOMB_X29_Y5_N0   ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|data_count_sig[6]~22                                                                                                                                                                                           ; LCCOMB_X29_Y5_N26  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|fft_s2_cur.IDLE~0                                                                                                                                                                                              ; LCCOMB_X31_Y3_N20  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|lpp_count_offset[0]~9                                                                                                                                                                                          ; LCCOMB_X29_Y6_N18  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|sw_r_tdl[4][1]                                                                                                                                                                                                 ; FF_X14_Y19_N9      ; 128     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|wc_vec[3]                                                                                                                                                                                                      ; FF_X14_Y2_N5       ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|wd_vec[3]                                                                                                                                                                                                      ; FF_X26_Y7_N25      ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|wren_a[0]                                                                                                                                                                                                      ; FF_X28_Y16_N1      ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|wren_a[1]                                                                                                                                                                                                      ; FF_X29_Y16_N13     ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|wren_a[2]                                                                                                                                                                                                      ; FF_X28_Y16_N19     ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|wren_a[3]                                                                                                                                                                                                      ; FF_X28_Y16_N29     ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|wren_b[0]                                                                                                                                                                                                      ; FF_X30_Y16_N29     ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|wren_b[1]                                                                                                                                                                                                      ; FF_X30_Y16_N23     ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|wren_b[2]                                                                                                                                                                                                      ; FF_X30_Y16_N21     ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|wren_b[3]                                                                                                                                                                                                      ; FF_X30_Y18_N21     ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft:u_fft|source_imag[15]                                                                                                                                                                                                                                                         ; LCCOMB_X31_Y23_N4  ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft:u_fft|source_real[15]                                                                                                                                                                                                                                                         ; LCCOMB_X31_Y23_N16 ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft_fifo_ctrl:u_fft_ctrl|delay_cnt[1]~12                                                                                                                                                                                                                                          ; LCCOMB_X17_Y11_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft_fifo_ctrl:u_fft_ctrl|fft_cnt[8]~28                                                                                                                                                                                                                                            ; LCCOMB_X24_Y14_N2  ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft_fifo_ctrl:u_fft_ctrl|fft_cnt[8]~29                                                                                                                                                                                                                                            ; LCCOMB_X17_Y11_N30 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft_fifo_ctrl:u_fft_ctrl|fft_rst_n                                                                                                                                                                                                                                                ; FF_X25_Y9_N7       ; 1036    ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; fft_top:u_fft_top|fft_fifo_ctrl:u_fft_ctrl|fft_rst_n                                                                                                                                                                                                                                                ; FF_X25_Y9_N7       ; 154     ; Async. clear               ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; fft_top:u_fft_top|fft_fifo_ctrl:u_fft_ctrl|fifo_rdreq~0                                                                                                                                                                                                                                             ; LCCOMB_X17_Y11_N24 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lcd_top:u_lcd_top|clk_div:u_clk_div|lcd_pclk                                                                                                                                                                                                                                                        ; FF_X32_Y16_N23     ; 69      ; Clock                      ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; lcd_top:u_lcd_top|fifo:u_fifo|dcfifo:dcfifo_component|dcfifo_4sk1:auto_generated|dffpipe_3dc:rdaclr|dffe6a[0]                                                                                                                                                                                       ; FF_X9_Y17_N7       ; 33      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; lcd_top:u_lcd_top|fifo:u_fifo|dcfifo:dcfifo_component|dcfifo_4sk1:auto_generated|valid_rdreq~1                                                                                                                                                                                                      ; LCCOMB_X11_Y12_N4  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lcd_top:u_lcd_top|fifo:u_fifo|dcfifo:dcfifo_component|dcfifo_4sk1:auto_generated|valid_wrreq~1                                                                                                                                                                                                      ; LCCOMB_X12_Y11_N2  ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; lcd_top:u_lcd_top|lcd_driver:u_lcd_driver|Equal0~3                                                                                                                                                                                                                                                  ; LCCOMB_X11_Y13_N6  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lcd_top:u_lcd_top|lcd_fifo_ctrl:u_fifo_ctrl|Selector12~1                                                                                                                                                                                                                                            ; LCCOMB_X13_Y11_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lcd_top:u_lcd_top|lcd_fifo_ctrl:u_fifo_ctrl|wr_cnt[4]~11                                                                                                                                                                                                                                            ; LCCOMB_X13_Y11_N16 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lcd_top:u_lcd_top|lcd_fifo_ctrl:u_fifo_ctrl|wr_state.10                                                                                                                                                                                                                                             ; FF_X13_Y11_N31     ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0                                                                                                                                                                                 ; LCCOMB_X33_Y18_N28 ; 17      ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_0                                                                                                                                                                                 ; FF_X5_Y23_N3       ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_1                                                                                                                                                                                 ; FF_X5_Y23_N1       ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_2                                                                                                                                                                                 ; FF_X10_Y21_N5      ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_3                                                                                                                                                                                 ; FF_X11_Y21_N11     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_4                                                                                                                                                                                 ; FF_X4_Y5_N21       ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_5                                                                                                                                                                                 ; FF_X4_Y5_N23       ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_6                                                                                                                                                                                 ; FF_X5_Y6_N11       ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7                                                                                                                                                                                 ; FF_X7_Y6_N11       ; 20      ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                                                                              ; FF_X29_Y17_N7      ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|\BWHK8171:13:QXXQ6833_1                                                                                                                                                                    ; LCCOMB_X4_Y21_N0   ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                                                                                                                             ; LCCOMB_X26_Y23_N2  ; 9       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~1                                                                                                                                                                                                                          ; LCCOMB_X26_Y23_N28 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|SQHZ7915_2                                                                                                                                                                                                                                               ; FF_X28_Y23_N1      ; 2       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                                                                              ; FF_X26_Y21_N3      ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                   ; LCCOMB_X26_Y23_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                  ; LCCOMB_X26_Y21_N30 ; 13      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                              ; LCCOMB_X28_Y23_N18 ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                              ; LCCOMB_X26_Y21_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                               ; FF_X28_Y17_N21     ; 58      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                    ; LCCOMB_X25_Y18_N24 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                      ; LCCOMB_X25_Y18_N16 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                    ; LCCOMB_X25_Y18_N26 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~2                                                                                                                                                                                                       ; LCCOMB_X24_Y18_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                      ; LCCOMB_X23_Y18_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                                                                                                                                       ; LCCOMB_X23_Y20_N14 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~16                                                                                                                                                                                                                      ; LCCOMB_X23_Y18_N28 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][4]                                                                                                                                                                                                                         ; FF_X23_Y19_N11     ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][7]                                                                                                                                                                                                                         ; FF_X24_Y19_N17     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~4                                                                                                                                                                                                                         ; LCCOMB_X24_Y17_N18 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~18                                                                                                                                                                                                                  ; LCCOMB_X25_Y18_N0  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~19                                                                                                                                                                                                                  ; LCCOMB_X25_Y18_N30 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~3                                                                                                                                                                                                                            ; LCCOMB_X24_Y18_N24 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                ; LCCOMB_X24_Y20_N20 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~14                                                                                                                                                                                                               ; LCCOMB_X24_Y20_N6  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~19                                                                                                                                                                                                 ; LCCOMB_X25_Y21_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~22                                                                                                                                                                                            ; LCCOMB_X26_Y21_N22 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~23                                                                                                                                                                                            ; LCCOMB_X25_Y21_N22 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                    ; FF_X24_Y16_N31     ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                   ; FF_X24_Y16_N17     ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                    ; FF_X24_Y16_N19     ; 60      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                    ; FF_X24_Y17_N17     ; 48      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                    ; FF_X24_Y17_N29     ; 20      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                             ; LCCOMB_X24_Y16_N24 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                   ; FF_X26_Y17_N17     ; 45      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                               ; LCCOMB_X25_Y22_N24 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                               ; LCCOMB_X21_Y18_N0  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                             ; FF_X25_Y22_N21     ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                            ; LCCOMB_X25_Y22_N14 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                             ; LCCOMB_X23_Y19_N0  ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                             ; LCCOMB_X23_Y19_N30 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                               ; FF_X26_Y22_N25     ; 563     ; Async. clear               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[7]~1                                                                                                                                       ; LCCOMB_X21_Y16_N8  ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                          ; LCCOMB_X24_Y22_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                           ; LCCOMB_X25_Y22_N28 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                               ; LCCOMB_X21_Y21_N0  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                     ; LCCOMB_X25_Y22_N0  ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_4ii:auto_generated|counter_reg_bit[6]~0 ; LCCOMB_X26_Y22_N2  ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_egi:auto_generated|counter_reg_bit[3]~0                ; LCCOMB_X21_Y21_N12 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_23j:auto_generated|counter_reg_bit[0]~0                   ; LCCOMB_X23_Y23_N12 ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                           ; LCCOMB_X26_Y22_N4  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~11                                                                                                                                                     ; LCCOMB_X24_Y23_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]~10                                                                                                                                                ; LCCOMB_X24_Y23_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~1                                                                                                                                                                   ; LCCOMB_X24_Y20_N18 ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[4]~34                                                                                                                                                                   ; LCCOMB_X23_Y19_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~1                                                                                                                                                              ; LCCOMB_X25_Y16_N8  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                       ; LCCOMB_X23_Y19_N26 ; 369     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sys_clk                                                                                                                                                                                                                                                                                             ; PIN_E1             ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; sys_clk                                                                                                                                                                                                                                                                                             ; PIN_E1             ; 4636    ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; sys_rst                                                                                                                                                                                                                                                                                             ; PIN_M1             ; 946     ; Async. clear               ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|Equal0~1                                                                                                                                                                                                                                    ; LCCOMB_X12_Y16_N4  ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|lrc_edge                                                                                                                                                                                                                                    ; LCCOMB_X3_Y7_N0    ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2]~17                                                                                                                                                                                                                                ; LCCOMB_X12_Y16_N28 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_done                                                                                                                                                                                                                                     ; FF_X12_Y16_N5      ; 550     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|lrc_edge                                                                                                                                                                                                                                          ; LCCOMB_X3_Y7_N8    ; 23      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|tx_cnt[4]~11                                                                                                                                                                                                                                      ; LCCOMB_X13_Y10_N30 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|Selector1~1                                                                                                                                                                                                               ; LCCOMB_X14_Y15_N14 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]~18                                                                                                                                                                                                                 ; LCCOMB_X16_Y8_N2   ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk                                                                                                                                                                                                                   ; FF_X6_Y6_N1        ; 61      ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_dir                                                                                                                                                                                                                   ; FF_X14_Y15_N27     ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|st_done                                                                                                                                                                                                                   ; FF_X14_Y15_N5      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|LessThan0~1                                                                                                                                                                                                       ; LCCOMB_X13_Y11_N6  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|LessThan1~1                                                                                                                                                                                                       ; LCCOMB_X14_Y21_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_exec                                                                                                                                                                                                          ; FF_X14_Y21_N23     ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[4]                                                                                                                                                                                                   ; FF_X16_Y20_N19     ; 18      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                  ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                          ; JTAG_X1_Y12_N0     ; 791     ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; fft_top:u_fft_top|fft_fifo_ctrl:u_fft_ctrl|fft_rst_n                                                                  ; FF_X25_Y9_N7       ; 154     ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; lcd_top:u_lcd_top|clk_div:u_clk_div|lcd_pclk                                                                          ; FF_X32_Y16_N23     ; 69      ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; pll_clk:u_pll_clk|altpll:altpll_component|pll_clk_altpll:auto_generated|wire_pll1_clk[0]                              ; PLL_1              ; 3       ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0   ; LCCOMB_X33_Y18_N28 ; 17      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7   ; FF_X7_Y6_N11       ; 20      ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all ; FF_X26_Y22_N25     ; 563     ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; sys_clk                                                                                                               ; PIN_E1             ; 4636    ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; sys_rst                                                                                                               ; PIN_M1             ; 946     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk                                     ; FF_X6_Y6_N1        ; 61      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_source_fft_131:auk_dsp_atlantic_source_1|was_stalled~0                                                                                                                              ; 3182    ;
; fft_top:u_fft_top|fft_fifo_ctrl:u_fft_ctrl|fft_rst_n                                                                                                                                                                                                                                                ; 1035    ;
; aud_bclk~input                                                                                                                                                                                                                                                                                      ; 648     ;
; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_done                                                                                                                                                                                                                                     ; 550     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                       ; 369     ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|ram_a_not_b_vec[1]                                                                                                                                                                                             ; 291     ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|data_rdy_vec[10]                                                                                                                                                                                               ; 154     ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_dft_1:bfpc|slb_last[0]                                                                                                                                                           ; 137     ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_dft_1:bfpc|slb_last[1]                                                                                                                                                           ; 130     ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|ram_a_not_b_vec[10]                                                                                                                                                                                            ; 129     ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|lpp_sel                                                                                                                                                                                                        ; 129     ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|sw_r_tdl[4][1]                                                                                                                                                                                                 ; 128     ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|sw_r_tdl[4][0]                                                                                                                                                                                                 ; 128     ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_wrswgen_fft_131:\gen_wrsw_1:get_wr_swtiches|swd_tdl[16][1]                                                                                                                                             ; 128     ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_wrswgen_fft_131:\gen_wrsw_1:get_wr_swtiches|swd_tdl[16][0]                                                                                                                                             ; 128     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load~0                                                                                       ; 117     ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_lpprdadr2gen_fft_131:\gen_radix_2_last_pass:gen_lpp_addr|asj_fft_tdl_rst_fft_131:\gen_M4K:delay_swd|tdl_arr[4][1]                                                                                      ; 112     ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_lpprdadr2gen_fft_131:\gen_radix_2_last_pass:gen_lpp_addr|asj_fft_tdl_rst_fft_131:\gen_M4K:delay_swd|tdl_arr[4][0]                                                                                      ; 112     ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_dft_1:bfpc|slb_last[2]                                                                                                                                                           ; 106     ;
; ~GND                                                                                                                                                                                                                                                                                                ; 75      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|NJQG9082                                                                                                                                                                                                                                                 ; 66      ;
; QIC_SIGNALTAP_GND                                                                                                                                                                                                                                                                                   ; 64      ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_tdl_bit_fft_131:\gen_radix_2_last_pass:delay_mid|tdl_arr[4]                                                                                                                                            ; 64      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                    ; 60      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                               ; 58      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                    ; 48      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                   ; 45      ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_source_fft_131:auk_dsp_atlantic_source_1|stall_controller_comb~0                                                                                                                    ; 40      ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_lpp_serial_r2_fft_131:\gen_radix_2_last_pass:lpp_r2|sign_sel                                                                                                                                           ; 34      ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|val_out                                                                                                                                                                                                        ; 34      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                                       ; 33      ;
; lcd_top:u_lcd_top|fifo:u_fifo|dcfifo:dcfifo_component|dcfifo_4sk1:auto_generated|dffpipe_3dc:rdaclr|dffe6a[0]                                                                                                                                                                                       ; 33      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[4]~34                                                                                                                                                                   ; 32      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                             ; 32      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                             ; 32      ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_source_fft_131:auk_dsp_atlantic_source_1|Mux1~0                                                                                                                                     ; 32      ;
; lcd_top:u_lcd_top|lcd_driver:u_lcd_driver|lcd_de~4                                                                                                                                                                                                                                                  ; 32      ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_bfp_i_fft_131:\gen_disc:bfp_scale|i_array_out[1][15]~1                                                                                                       ; 28      ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_bfp_i_fft_131:\gen_disc:bfp_scale|i_array_out[1][15]~0                                                                                                       ; 28      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|cdr~0                                                                                                                                                                                   ; 27      ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|ram_a_not_b_vec[7]                                                                                                                                                                                             ; 27      ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[0]                                                                                                                                                                                                   ; 25      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][7]                                                                                                                                                                                                                         ; 24      ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[1]                                                                                                                                                                                                   ; 24      ;
; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|lrc_edge                                                                                                                                                                                                                                          ; 23      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][1]                                                                                                                                                                                                                         ; 22      ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_m_k_counter_fft_131:\gen_le256_mk:ctrl|p[1]                                                                                                                                                            ; 22      ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_m_k_counter_fft_131:\gen_le256_mk:ctrl|p[0]                                                                                                                                                            ; 22      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                            ; 21      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~4                                                                                                                                     ; 21      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr                                                                                                                                                                                     ; 21      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                        ; 21      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                    ; 20      ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[2]                                                                                                                                                                                                   ; 20      ;
; sld_signaltap:auto_signaltap_0|~GND                                                                                                                                                                                                                                                                 ; 19      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                                                                              ; 19      ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[3]                                                                                                                                                                                                   ; 19      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[13][8]                                                                                                                                                                                                                                               ; 19      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[13][4]                                                                                                                                                                                                                                               ; 19      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[18][8]                                                                                                                                                                                                                                               ; 19      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[18][4]                                                                                                                                                                                                                                               ; 19      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[13][0]                                                                                                                                                                                                                                               ; 19      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[18][0]                                                                                                                                                                                                                                               ; 19      ;
; fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[13]|add_sub_tqc:auto_generated|op_1~32                                                                                                                                               ; 19      ;
; fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[12]|add_sub_sqc:auto_generated|op_1~30                                                                                                                                               ; 19      ;
; fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[11]|add_sub_rqc:auto_generated|op_1~28                                                                                                                                               ; 19      ;
; fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[10]|add_sub_qqc:auto_generated|op_1~26                                                                                                                                               ; 19      ;
; fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[9]|add_sub_pqc:auto_generated|op_1~24                                                                                                                                                ; 19      ;
; fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[8]|add_sub_oqc:auto_generated|op_1~22                                                                                                                                                ; 19      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                        ; 18      ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|Selector7~0                                                                                                                                    ; 18      ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|init_reg_cnt[4]                                                                                                                                                                                                   ; 18      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[13][9]                                                                                                                                                                                                                                               ; 18      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[13][1]                                                                                                                                                                                                                                               ; 18      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[13][5]                                                                                                                                                                                                                                               ; 18      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[18][9]                                                                                                                                                                                                                                               ; 18      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[18][1]                                                                                                                                                                                                                                               ; 18      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[18][5]                                                                                                                                                                                                                                               ; 18      ;
; fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[14]|add_sub_uqc:auto_generated|op_1~34                                                                                                                                               ; 18      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~1                                                                                                                                                                   ; 17      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][6]                                                                                                                                                                                                                         ; 17      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[10][8]                                                                                                                                                                                                                                               ; 17      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[10][4]                                                                                                                                                                                                                                               ; 17      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[13][10]                                                                                                                                                                                                                                              ; 17      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[13][2]                                                                                                                                                                                                                                               ; 17      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[13][6]                                                                                                                                                                                                                                               ; 17      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[18][10]                                                                                                                                                                                                                                              ; 17      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[18][2]                                                                                                                                                                                                                                               ; 17      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[18][6]                                                                                                                                                                                                                                               ; 17      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[21][8]                                                                                                                                                                                                                                               ; 17      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[21][4]                                                                                                                                                                                                                                               ; 17      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[10][0]                                                                                                                                                                                                                                               ; 17      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[21][0]                                                                                                                                                                                                                                               ; 17      ;
; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|Equal0~1                                                                                                                                                                                                                                    ; 17      ;
; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[1]                                                                                                                                                                                                                                   ; 17      ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]                                                                                                                                                                                                                    ; 17      ;
; aud_adcdat~input                                                                                                                                                                                                                                                                                    ; 16      ;
; key0~input                                                                                                                                                                                                                                                                                          ; 16      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                          ; 16      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~1                                                                                                                                                              ; 16      ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|data_take                                                                                                                                      ; 16      ;
; fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|valid_wrreq~0                                                                                                                                                                                          ; 16      ;
; fft_top:u_fft_top|fft_fifo_ctrl:u_fft_ctrl|fifo_rdreq~0                                                                                                                                                                                                                                             ; 16      ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_lpp_serial_r2_fft_131:\gen_radix_2_last_pass:lpp_r2|data_imag_o[15]~0                                                                                                                                  ; 16      ;
; fft_top:u_fft_top|fft:u_fft|source_real[15]                                                                                                                                                                                                                                                         ; 16      ;
; fft_top:u_fft_top|fft:u_fft|source_imag[15]                                                                                                                                                                                                                                                         ; 16      ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|LessThan1~1                                                                                                                                                                                                       ; 16      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[14][15]                                                                                                                                                                                                                                              ; 16      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[17][15]                                                                                                                                                                                                                                              ; 16      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[14][12]                                                                                                                                                                                                                                              ; 16      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[17][12]                                                                                                                                                                                                                                              ; 16      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[10][12]                                                                                                                                                                                                                                              ; 16      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[13][12]                                                                                                                                                                                                                                              ; 16      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[18][12]                                                                                                                                                                                                                                              ; 16      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[21][12]                                                                                                                                                                                                                                              ; 16      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[13][11]                                                                                                                                                                                                                                              ; 16      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[18][11]                                                                                                                                                                                                                                              ; 16      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[10][9]                                                                                                                                                                                                                                               ; 16      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[10][1]                                                                                                                                                                                                                                               ; 16      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[10][5]                                                                                                                                                                                                                                               ; 16      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[13][3]                                                                                                                                                                                                                                               ; 16      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[13][7]                                                                                                                                                                                                                                               ; 16      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[18][3]                                                                                                                                                                                                                                               ; 16      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[18][7]                                                                                                                                                                                                                                               ; 16      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[21][9]                                                                                                                                                                                                                                               ; 16      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[21][1]                                                                                                                                                                                                                                               ; 16      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[21][5]                                                                                                                                                                                                                                               ; 16      ;
; lcd_top:u_lcd_top|fifo:u_fifo|dcfifo:dcfifo_component|dcfifo_4sk1:auto_generated|valid_rdreq~1                                                                                                                                                                                                      ; 16      ;
; lcd_top:u_lcd_top|fifo:u_fifo|dcfifo:dcfifo_component|dcfifo_4sk1:auto_generated|valid_wrreq~1                                                                                                                                                                                                      ; 16      ;
; lcd_top:u_lcd_top|lcd_driver:u_lcd_driver|lcd_rgb[0]~0                                                                                                                                                                                                                                              ; 16      ;
; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[3]                                                                                                                                                                                                                                   ; 16      ;
; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2]                                                                                                                                                                                                                                   ; 16      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[0]~1                                                               ; 15      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_dvf:auto_generated|eq_node[1]~0                                                               ; 15      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set                                                                                                                            ; 15      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                    ; 15      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                                                                              ; 15      ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|Selector1~1                                                                                                                                                                                                               ; 15      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[13][15]                                                                                                                                                                                                                                              ; 15      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[16][15]                                                                                                                                                                                                                                              ; 15      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[15][15]                                                                                                                                                                                                                                              ; 15      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[18][15]                                                                                                                                                                                                                                              ; 15      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[10][11]                                                                                                                                                                                                                                              ; 15      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[14][10]                                                                                                                                                                                                                                              ; 15      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[17][10]                                                                                                                                                                                                                                              ; 15      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[21][11]                                                                                                                                                                                                                                              ; 15      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[10][10]                                                                                                                                                                                                                                              ; 15      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[10][2]                                                                                                                                                                                                                                               ; 15      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[10][3]                                                                                                                                                                                                                                               ; 15      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[10][6]                                                                                                                                                                                                                                               ; 15      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[10][7]                                                                                                                                                                                                                                               ; 15      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[14][8]                                                                                                                                                                                                                                               ; 15      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[14][9]                                                                                                                                                                                                                                               ; 15      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[14][0]                                                                                                                                                                                                                                               ; 15      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[14][1]                                                                                                                                                                                                                                               ; 15      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[14][2]                                                                                                                                                                                                                                               ; 15      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[14][4]                                                                                                                                                                                                                                               ; 15      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[14][5]                                                                                                                                                                                                                                               ; 15      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[14][6]                                                                                                                                                                                                                                               ; 15      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[17][8]                                                                                                                                                                                                                                               ; 15      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[17][9]                                                                                                                                                                                                                                               ; 15      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[17][0]                                                                                                                                                                                                                                               ; 15      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[17][1]                                                                                                                                                                                                                                               ; 15      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[17][2]                                                                                                                                                                                                                                               ; 15      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[17][4]                                                                                                                                                                                                                                               ; 15      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[17][5]                                                                                                                                                                                                                                               ; 15      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[17][6]                                                                                                                                                                                                                                               ; 15      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[5][8]                                                                                                                                                                                                                                                ; 15      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[5][4]                                                                                                                                                                                                                                                ; 15      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[26][8]                                                                                                                                                                                                                                               ; 15      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[26][4]                                                                                                                                                                                                                                               ; 15      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[21][10]                                                                                                                                                                                                                                              ; 15      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[21][2]                                                                                                                                                                                                                                               ; 15      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[21][3]                                                                                                                                                                                                                                               ; 15      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[21][6]                                                                                                                                                                                                                                               ; 15      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[21][7]                                                                                                                                                                                                                                               ; 15      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[5][0]                                                                                                                                                                                                                                                ; 15      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[26][0]                                                                                                                                                                                                                                               ; 15      ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[1]                                                                                                                                                                                                                    ; 15      ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[5]                                                                                                                                                                                                                    ; 15      ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[4]                                                                                                                                                                                                                    ; 15      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_gen~0                                                                                                                                                                           ; 14      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load~0                                                                                ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                           ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                           ; 14      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[10][15]                                                                                                                                                                                                                                              ; 14      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[21][15]                                                                                                                                                                                                                                              ; 14      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[14][13]                                                                                                                                                                                                                                              ; 14      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[17][13]                                                                                                                                                                                                                                              ; 14      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[10][13]                                                                                                                                                                                                                                              ; 14      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[11][12]                                                                                                                                                                                                                                              ; 14      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[13][13]                                                                                                                                                                                                                                              ; 14      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[18][13]                                                                                                                                                                                                                                              ; 14      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[20][12]                                                                                                                                                                                                                                              ; 14      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[21][13]                                                                                                                                                                                                                                              ; 14      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[5][12]                                                                                                                                                                                                                                               ; 14      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[26][12]                                                                                                                                                                                                                                              ; 14      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[12][8]                                                                                                                                                                                                                                               ; 14      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[12][0]                                                                                                                                                                                                                                               ; 14      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[12][4]                                                                                                                                                                                                                                               ; 14      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[19][8]                                                                                                                                                                                                                                               ; 14      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[19][0]                                                                                                                                                                                                                                               ; 14      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[19][4]                                                                                                                                                                                                                                               ; 14      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[5][9]                                                                                                                                                                                                                                                ; 14      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[5][1]                                                                                                                                                                                                                                                ; 14      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[5][5]                                                                                                                                                                                                                                                ; 14      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[26][9]                                                                                                                                                                                                                                               ; 14      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[26][1]                                                                                                                                                                                                                                               ; 14      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[26][5]                                                                                                                                                                                                                                               ; 14      ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[6]                                                                                                                                                                                                                    ; 14      ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[0]                                                                                                                                                                                                                    ; 14      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[7]~1                                                                                                                                       ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                           ; 13      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|BMIN0175[0]                                                                                                                                                                                                                            ; 13      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                  ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[11][15]                                                                                                                                                                                                                                              ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[20][15]                                                                                                                                                                                                                                              ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[14][14]                                                                                                                                                                                                                                              ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[17][14]                                                                                                                                                                                                                                              ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[5][15]                                                                                                                                                                                                                                               ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[3][15]                                                                                                                                                                                                                                               ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[28][15]                                                                                                                                                                                                                                              ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[26][15]                                                                                                                                                                                                                                              ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[11][13]                                                                                                                                                                                                                                              ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[20][13]                                                                                                                                                                                                                                              ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[7][12]                                                                                                                                                                                                                                               ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[24][12]                                                                                                                                                                                                                                              ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[14][11]                                                                                                                                                                                                                                              ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[17][11]                                                                                                                                                                                                                                              ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[11][10]                                                                                                                                                                                                                                              ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[20][10]                                                                                                                                                                                                                                              ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[12][9]                                                                                                                                                                                                                                               ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[12][1]                                                                                                                                                                                                                                               ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[12][5]                                                                                                                                                                                                                                               ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[11][8]                                                                                                                                                                                                                                               ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[11][9]                                                                                                                                                                                                                                               ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[11][2]                                                                                                                                                                                                                                               ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[11][1]                                                                                                                                                                                                                                               ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[11][0]                                                                                                                                                                                                                                               ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[11][6]                                                                                                                                                                                                                                               ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[11][4]                                                                                                                                                                                                                                               ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[11][5]                                                                                                                                                                                                                                               ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[14][3]                                                                                                                                                                                                                                               ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[14][7]                                                                                                                                                                                                                                               ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[17][3]                                                                                                                                                                                                                                               ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[17][7]                                                                                                                                                                                                                                               ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[20][8]                                                                                                                                                                                                                                               ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[20][9]                                                                                                                                                                                                                                               ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[20][2]                                                                                                                                                                                                                                               ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[20][1]                                                                                                                                                                                                                                               ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[20][0]                                                                                                                                                                                                                                               ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[20][6]                                                                                                                                                                                                                                               ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[20][4]                                                                                                                                                                                                                                               ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[20][5]                                                                                                                                                                                                                                               ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[19][9]                                                                                                                                                                                                                                               ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[19][1]                                                                                                                                                                                                                                               ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[19][5]                                                                                                                                                                                                                                               ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[7][8]                                                                                                                                                                                                                                                ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[7][0]                                                                                                                                                                                                                                                ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[7][4]                                                                                                                                                                                                                                                ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[6][8]                                                                                                                                                                                                                                                ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[6][4]                                                                                                                                                                                                                                                ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[25][8]                                                                                                                                                                                                                                               ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[25][4]                                                                                                                                                                                                                                               ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[24][8]                                                                                                                                                                                                                                               ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[24][0]                                                                                                                                                                                                                                               ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[24][4]                                                                                                                                                                                                                                               ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[6][0]                                                                                                                                                                                                                                                ; 13      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[25][0]                                                                                                                                                                                                                                               ; 13      ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[2]                                                                                                                                                                                                                    ; 13      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]~0                                                                                                                                 ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[11]                                                                                                                                                                                                                          ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[2]~reg0                                                                                                                                                                                                                      ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                   ; 12      ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_wrswgen_fft_131:\gen_wrsw_1:get_wr_swtiches|swa_tdl[16][0]                                                                                                                                             ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[7][15]                                                                                                                                                                                                                                               ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[24][15]                                                                                                                                                                                                                                              ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[11][14]                                                                                                                                                                                                                                              ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[20][14]                                                                                                                                                                                                                                              ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[10][14]                                                                                                                                                                                                                                              ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[13][14]                                                                                                                                                                                                                                              ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[18][14]                                                                                                                                                                                                                                              ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[21][14]                                                                                                                                                                                                                                              ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[12][12]                                                                                                                                                                                                                                              ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[19][12]                                                                                                                                                                                                                                              ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[5][13]                                                                                                                                                                                                                                               ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[26][13]                                                                                                                                                                                                                                              ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[11][11]                                                                                                                                                                                                                                              ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[20][11]                                                                                                                                                                                                                                              ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[6][12]                                                                                                                                                                                                                                               ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[25][12]                                                                                                                                                                                                                                              ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[5][11]                                                                                                                                                                                                                                               ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[26][11]                                                                                                                                                                                                                                              ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[9][8]                                                                                                                                                                                                                                                ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[9][0]                                                                                                                                                                                                                                                ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[9][4]                                                                                                                                                                                                                                                ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[11][3]                                                                                                                                                                                                                                               ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[11][7]                                                                                                                                                                                                                                               ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[20][3]                                                                                                                                                                                                                                               ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[20][7]                                                                                                                                                                                                                                               ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[8][8]                                                                                                                                                                                                                                                ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[8][4]                                                                                                                                                                                                                                                ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[7][9]                                                                                                                                                                                                                                                ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[7][1]                                                                                                                                                                                                                                                ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[7][5]                                                                                                                                                                                                                                                ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[6][9]                                                                                                                                                                                                                                                ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[6][1]                                                                                                                                                                                                                                                ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[6][5]                                                                                                                                                                                                                                                ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[5][10]                                                                                                                                                                                                                                               ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[5][2]                                                                                                                                                                                                                                                ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[5][3]                                                                                                                                                                                                                                                ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[5][7]                                                                                                                                                                                                                                                ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[5][6]                                                                                                                                                                                                                                                ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[4][8]                                                                                                                                                                                                                                                ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[4][0]                                                                                                                                                                                                                                                ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[4][4]                                                                                                                                                                                                                                                ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[27][8]                                                                                                                                                                                                                                               ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[27][0]                                                                                                                                                                                                                                               ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[27][4]                                                                                                                                                                                                                                               ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[26][10]                                                                                                                                                                                                                                              ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[26][2]                                                                                                                                                                                                                                               ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[26][3]                                                                                                                                                                                                                                               ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[26][7]                                                                                                                                                                                                                                               ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[26][6]                                                                                                                                                                                                                                               ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[25][9]                                                                                                                                                                                                                                               ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[25][1]                                                                                                                                                                                                                                               ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[25][5]                                                                                                                                                                                                                                               ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[22][8]                                                                                                                                                                                                                                               ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[22][0]                                                                                                                                                                                                                                               ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[22][4]                                                                                                                                                                                                                                               ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[24][9]                                                                                                                                                                                                                                               ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[24][1]                                                                                                                                                                                                                                               ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[24][5]                                                                                                                                                                                                                                               ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[23][8]                                                                                                                                                                                                                                               ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[23][4]                                                                                                                                                                                                                                               ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[8][0]                                                                                                                                                                                                                                                ; 12      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[23][0]                                                                                                                                                                                                                                               ; 12      ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_stop                                                                                                                                                                                                         ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal0~2                                                                                                                                     ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                             ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][4]                                                                                                                                                                                                                         ; 11      ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_m_k_counter_fft_131:\gen_le256_mk:ctrl|k_count[2]                                                                                                                                                      ; 11      ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|fifo_wrreq~0                                                                                                                                   ; 11      ;
; lcd_top:u_lcd_top|lcd_fifo_ctrl:u_fifo_ctrl|wr_state.10                                                                                                                                                                                                                                             ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[9][15]                                                                                                                                                                                                                                               ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[22][15]                                                                                                                                                                                                                                              ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[12][15]                                                                                                                                                                                                                                              ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[19][15]                                                                                                                                                                                                                                              ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[2][15]                                                                                                                                                                                                                                               ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[29][15]                                                                                                                                                                                                                                              ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[9][12]                                                                                                                                                                                                                                               ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[7][13]                                                                                                                                                                                                                                               ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[22][12]                                                                                                                                                                                                                                              ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[24][13]                                                                                                                                                                                                                                              ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[6][13]                                                                                                                                                                                                                                               ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[4][12]                                                                                                                                                                                                                                               ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[27][12]                                                                                                                                                                                                                                              ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[25][13]                                                                                                                                                                                                                                              ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[9][10]                                                                                                                                                                                                                                               ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[12][11]                                                                                                                                                                                                                                              ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[16][12]                                                                                                                                                                                                                                              ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[15][12]                                                                                                                                                                                                                                              ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[19][11]                                                                                                                                                                                                                                              ; 11      ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult21|multcore:mult_core|romout[2][4]~12                                                                                                                                                                                                                  ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[8][12]                                                                                                                                                                                                                                               ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[22][10]                                                                                                                                                                                                                                              ; 11      ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult6|multcore:mult_core|romout[2][4]~12                                                                                                                                                                                                                   ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[23][12]                                                                                                                                                                                                                                              ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[9][9]                                                                                                                                                                                                                                                ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[12][10]                                                                                                                                                                                                                                              ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[19][10]                                                                                                                                                                                                                                              ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[7][10]                                                                                                                                                                                                                                               ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[22][9]                                                                                                                                                                                                                                               ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[24][10]                                                                                                                                                                                                                                              ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[9][5]                                                                                                                                                                                                                                                ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[9][6]                                                                                                                                                                                                                                                ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[9][2]                                                                                                                                                                                                                                                ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[9][1]                                                                                                                                                                                                                                                ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[12][2]                                                                                                                                                                                                                                               ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[12][3]                                                                                                                                                                                                                                               ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[12][6]                                                                                                                                                                                                                                               ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[12][7]                                                                                                                                                                                                                                               ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[19][2]                                                                                                                                                                                                                                               ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[19][3]                                                                                                                                                                                                                                               ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[19][6]                                                                                                                                                                                                                                               ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[19][7]                                                                                                                                                                                                                                               ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[8][9]                                                                                                                                                                                                                                                ; 11      ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult21|multcore:mult_core|romout[0][7]~2                                                                                                                                                                                                                   ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[8][1]                                                                                                                                                                                                                                                ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[8][5]                                                                                                                                                                                                                                                ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[7][2]                                                                                                                                                                                                                                                ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[7][6]                                                                                                                                                                                                                                                ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[6][10]                                                                                                                                                                                                                                               ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[6][2]                                                                                                                                                                                                                                                ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[6][6]                                                                                                                                                                                                                                                ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[4][9]                                                                                                                                                                                                                                                ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[4][1]                                                                                                                                                                                                                                                ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[4][5]                                                                                                                                                                                                                                                ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[2][8]                                                                                                                                                                                                                                                ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[2][4]                                                                                                                                                                                                                                                ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[0][8]                                                                                                                                                                                                                                                ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[0][0]                                                                                                                                                                                                                                                ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[0][4]                                                                                                                                                                                                                                                ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[27][9]                                                                                                                                                                                                                                               ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[27][1]                                                                                                                                                                                                                                               ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[27][5]                                                                                                                                                                                                                                               ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[25][10]                                                                                                                                                                                                                                              ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[25][2]                                                                                                                                                                                                                                               ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[25][6]                                                                                                                                                                                                                                               ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[22][5]                                                                                                                                                                                                                                               ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[22][6]                                                                                                                                                                                                                                               ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[22][2]                                                                                                                                                                                                                                               ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[22][1]                                                                                                                                                                                                                                               ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[24][2]                                                                                                                                                                                                                                               ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[24][6]                                                                                                                                                                                                                                               ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[23][9]                                                                                                                                                                                                                                               ; 11      ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult6|multcore:mult_core|romout[0][7]~2                                                                                                                                                                                                                    ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[23][1]                                                                                                                                                                                                                                               ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[23][5]                                                                                                                                                                                                                                               ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[29][8]                                                                                                                                                                                                                                               ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[29][4]                                                                                                                                                                                                                                               ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[2][0]                                                                                                                                                                                                                                                ; 11      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[29][0]                                                                                                                                                                                                                                               ; 11      ;
; lcd_top:u_lcd_top|lcd_driver:u_lcd_driver|Equal0~3                                                                                                                                                                                                                                                  ; 11      ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_sladdr                                                                                                                                                                                                       ; 11      ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_bfp_o_fft_131:\gen_disc:bfp_detect|sdetd.ENABLE                                                                                                              ; 11      ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|fft_s2_cur.WAIT_FOR_LPP_INPUT                                                                                                                                                                                  ; 11      ;
; fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[6]|add_sub_fpc:auto_generated|op_1~18                                                                                                                                                ; 11      ;
; fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[4]|add_sub_dpc:auto_generated|op_1~14                                                                                                                                                ; 11      ;
; fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[3]|add_sub_cpc:auto_generated|op_1~12                                                                                                                                                ; 11      ;
; fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[2]|add_sub_bpc:auto_generated|op_1~10                                                                                                                                                ; 11      ;
; fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[1]|add_sub_apc:auto_generated|op_1~8                                                                                                                                                 ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~14                                                                                                                                                                                                               ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~4                                                                                                                                                                                                                         ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]~1                                                                                                                                                                                                                         ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~16                                                                                                                                                                                                                      ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                                                                                                                                       ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                                     ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                                     ; 10      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[1]                                                                                                                                                                                                                            ; 10      ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_cxb_addr_fft_131:\gen_wrsw_1:ram_cxb_wr|ram_in_reg[0][4]                                                                                                                                               ; 10      ;
; fft_top:u_fft_top|fft_fifo_ctrl:u_fft_ctrl|fft_cnt[8]~29                                                                                                                                                                                                                                            ; 10      ;
; fft_top:u_fft_top|fft_fifo_ctrl:u_fft_ctrl|fft_cnt[8]~28                                                                                                                                                                                                                                            ; 10      ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|at_sink_ready_s                                                                                                                                ; 10      ;
; fft_top:u_fft_top|fft_fifo_ctrl:u_fft_ctrl|fft_valid                                                                                                                                                                                                                                                ; 10      ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|sda_out                                                                                                                                                                                                                   ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[4][15]                                                                                                                                                                                                                                               ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[27][15]                                                                                                                                                                                                                                              ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[9][13]                                                                                                                                                                                                                                               ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[22][13]                                                                                                                                                                                                                                              ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[12][13]                                                                                                                                                                                                                                              ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[19][13]                                                                                                                                                                                                                                              ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[6][14]                                                                                                                                                                                                                                               ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[5][14]                                                                                                                                                                                                                                               ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[4][13]                                                                                                                                                                                                                                               ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[27][13]                                                                                                                                                                                                                                              ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[26][14]                                                                                                                                                                                                                                              ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[25][14]                                                                                                                                                                                                                                              ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[9][11]                                                                                                                                                                                                                                               ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[16][13]                                                                                                                                                                                                                                              ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[15][13]                                                                                                                                                                                                                                              ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[8][13]                                                                                                                                                                                                                                               ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[0][12]                                                                                                                                                                                                                                               ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[22][11]                                                                                                                                                                                                                                              ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[23][13]                                                                                                                                                                                                                                              ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[2][12]                                                                                                                                                                                                                                               ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[0][11]                                                                                                                                                                                                                                               ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[29][12]                                                                                                                                                                                                                                              ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[6][11]                                                                                                                                                                                                                                               ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[4][10]                                                                                                                                                                                                                                               ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[2][11]                                                                                                                                                                                                                                               ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[27][10]                                                                                                                                                                                                                                              ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[25][11]                                                                                                                                                                                                                                              ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[29][11]                                                                                                                                                                                                                                              ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[9][7]                                                                                                                                                                                                                                                ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[9][3]                                                                                                                                                                                                                                                ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[8][10]                                                                                                                                                                                                                                               ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[8][2]                                                                                                                                                                                                                                                ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[8][6]                                                                                                                                                                                                                                                ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[6][3]                                                                                                                                                                                                                                                ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[6][7]                                                                                                                                                                                                                                                ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[4][2]                                                                                                                                                                                                                                                ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[4][6]                                                                                                                                                                                                                                                ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[2][9]                                                                                                                                                                                                                                                ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[2][3]                                                                                                                                                                                                                                                ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[2][1]                                                                                                                                                                                                                                                ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[2][7]                                                                                                                                                                                                                                                ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[2][5]                                                                                                                                                                                                                                                ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[0][9]                                                                                                                                                                                                                                                ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[0][3]                                                                                                                                                                                                                                                ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[0][1]                                                                                                                                                                                                                                                ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[0][7]                                                                                                                                                                                                                                                ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[0][5]                                                                                                                                                                                                                                                ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[27][2]                                                                                                                                                                                                                                               ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[27][6]                                                                                                                                                                                                                                               ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[25][3]                                                                                                                                                                                                                                               ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[25][7]                                                                                                                                                                                                                                               ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[22][7]                                                                                                                                                                                                                                               ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[22][3]                                                                                                                                                                                                                                               ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[23][10]                                                                                                                                                                                                                                              ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[23][2]                                                                                                                                                                                                                                               ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[23][6]                                                                                                                                                                                                                                               ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[31][8]                                                                                                                                                                                                                                               ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[31][0]                                                                                                                                                                                                                                               ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[31][4]                                                                                                                                                                                                                                               ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[29][9]                                                                                                                                                                                                                                               ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[29][3]                                                                                                                                                                                                                                               ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[29][1]                                                                                                                                                                                                                                               ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[29][7]                                                                                                                                                                                                                                               ; 10      ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[29][5]                                                                                                                                                                                                                                               ; 10      ;
; fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[7]|add_sub_nqc:auto_generated|op_1~20                                                                                                                                                ; 10      ;
; fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[5]|add_sub_epc:auto_generated|op_1~16                                                                                                                                                ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                   ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[10]                                                                                                                                                                                                                          ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                                     ; 9       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                                                                                                                             ; 9       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[3]                                                                                                                                                                                                                            ; 9       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_m_k_counter_fft_131:\gen_le256_mk:ctrl|k_count[3]                                                                                                                                                      ; 9       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dataadgen_fft_131:rd_adgen|sw[1]                                                                                                                                                                       ; 9       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dataadgen_fft_131:rd_adgen|sw[0]                                                                                                                                                                       ; 9       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_bfp_o_fft_131:\gen_disc:bfp_detect|sdetd.GBLK                                                                                                                ; 9       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|ram_a_not_b_vec[24]                                                                                                                                                                                            ; 9       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|fft_s2_cur.IDLE                                                                                                                                                                                                ; 9       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|max_reached                                                                                                                                    ; 9       ;
; fft_top:u_fft_top|fft_fifo_ctrl:u_fft_ctrl|state                                                                                                                                                                                                                                                    ; 9       ;
; fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|dffpipe:b_dffe[7]|sr[0][7]                                                                                                                                                                                   ; 9       ;
; fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|dffpipe:b_dffe[7]|sr[0][0]                                                                                                                                                                                   ; 9       ;
; fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|dffpipe:b_dffe[7]|sr[0][1]                                                                                                                                                                                   ; 9       ;
; fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|dffpipe:b_dffe[7]|sr[0][2]                                                                                                                                                                                   ; 9       ;
; fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|dffpipe:b_dffe[7]|sr[0][6]                                                                                                                                                                                   ; 9       ;
; fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|dffpipe:b_dffe[7]|sr[0][5]                                                                                                                                                                                   ; 9       ;
; fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|dffpipe:b_dffe[7]|sr[0][4]                                                                                                                                                                                   ; 9       ;
; fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|dffpipe:b_dffe[7]|sr[0][3]                                                                                                                                                                                   ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[0][15]                                                                                                                                                                                                                                               ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[7][14]                                                                                                                                                                                                                                               ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[6][15]                                                                                                                                                                                                                                               ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[4][14]                                                                                                                                                                                                                                               ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[27][14]                                                                                                                                                                                                                                              ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[25][15]                                                                                                                                                                                                                                              ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[24][14]                                                                                                                                                                                                                                              ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[16][14]                                                                                                                                                                                                                                              ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[15][14]                                                                                                                                                                                                                                              ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[8][14]                                                                                                                                                                                                                                               ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[0][13]                                                                                                                                                                                                                                               ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[23][14]                                                                                                                                                                                                                                              ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[2][13]                                                                                                                                                                                                                                               ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[31][12]                                                                                                                                                                                                                                              ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[29][13]                                                                                                                                                                                                                                              ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[7][11]                                                                                                                                                                                                                                               ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[4][11]                                                                                                                                                                                                                                               ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[27][11]                                                                                                                                                                                                                                              ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[24][11]                                                                                                                                                                                                                                              ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[31][11]                                                                                                                                                                                                                                              ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[8][11]                                                                                                                                                                                                                                               ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[0][10]                                                                                                                                                                                                                                               ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[23][11]                                                                                                                                                                                                                                              ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[15][4]                                                                                                                                                                                                                                               ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[16][4]                                                                                                                                                                                                                                               ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[15][5]                                                                                                                                                                                                                                               ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[16][5]                                                                                                                                                                                                                                               ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[15][6]                                                                                                                                                                                                                                               ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[16][6]                                                                                                                                                                                                                                               ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[16][8]                                                                                                                                                                                                                                               ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[16][9]                                                                                                                                                                                                                                               ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[16][10]                                                                                                                                                                                                                                              ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[16][1]                                                                                                                                                                                                                                               ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[16][2]                                                                                                                                                                                                                                               ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[15][8]                                                                                                                                                                                                                                               ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[15][9]                                                                                                                                                                                                                                               ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[15][10]                                                                                                                                                                                                                                              ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[15][1]                                                                                                                                                                                                                                               ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[15][2]                                                                                                                                                                                                                                               ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[8][3]                                                                                                                                                                                                                                                ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[8][7]                                                                                                                                                                                                                                                ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[7][3]                                                                                                                                                                                                                                                ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[7][7]                                                                                                                                                                                                                                                ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[4][3]                                                                                                                                                                                                                                                ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[4][7]                                                                                                                                                                                                                                                ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[0][2]                                                                                                                                                                                                                                                ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[0][6]                                                                                                                                                                                                                                                ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[27][3]                                                                                                                                                                                                                                               ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[27][7]                                                                                                                                                                                                                                               ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[24][3]                                                                                                                                                                                                                                               ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[24][7]                                                                                                                                                                                                                                               ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[23][3]                                                                                                                                                                                                                                               ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[23][7]                                                                                                                                                                                                                                               ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[31][9]                                                                                                                                                                                                                                               ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[31][3]                                                                                                                                                                                                                                               ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[31][1]                                                                                                                                                                                                                                               ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[31][7]                                                                                                                                                                                                                                               ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[31][5]                                                                                                                                                                                                                                               ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[15][0]                                                                                                                                                                                                                                               ; 9       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[16][0]                                                                                                                                                                                                                                               ; 9       ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_idle                                                                                                                                                                                                         ; 9       ;
; lcd_top:u_lcd_top|lcd_fifo_ctrl:u_fifo_ctrl|rd_cnt[1]                                                                                                                                                                                                                                               ; 9       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_m_k_counter_fft_131:\gen_le256_mk:ctrl|k_state.HOLD                                                                                                                                                    ; 9       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult16|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_p9h:auto_generated|op_1~36                                                                                                                                                          ; 9       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult11|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_p9h:auto_generated|op_1~36                                                                                                                                                          ; 9       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult17|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_o9h:auto_generated|op_1~32                                                                                                                                                          ; 9       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult10|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_o9h:auto_generated|op_1~32                                                                                                                                                          ; 9       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult20|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_n9h:auto_generated|op_1~28                                                                                                                                                          ; 9       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult19|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_n9h:auto_generated|op_1~32                                                                                                                                                          ; 9       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult21|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_n9h:auto_generated|op_1~32                                                                                                                                                          ; 9       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult7|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_n9h:auto_generated|op_1~28                                                                                                                                                           ; 9       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult8|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_n9h:auto_generated|op_1~32                                                                                                                                                           ; 9       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_n9h:auto_generated|op_1~32                                                                                                                                                           ; 9       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult18|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_m9h:auto_generated|op_1~28                                                                                                                                                          ; 9       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult9|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_m9h:auto_generated|op_1~28                                                                                                                                                           ; 9       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult22|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_m9h:auto_generated|op_1~28                                                                                                                                                          ; 9       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_m9h:auto_generated|op_1~28                                                                                                                                                           ; 9       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult24|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_l9h:auto_generated|op_1~28                                                                                                                                                          ; 9       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult25|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_l9h:auto_generated|op_1~26                                                                                                                                                          ; 9       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_l9h:auto_generated|op_1~26                                                                                                                                                           ; 9       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_l9h:auto_generated|op_1~28                                                                                                                                                           ; 9       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult26|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_j9h:auto_generated|op_1~24                                                                                                                                                          ; 9       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult27|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_j9h:auto_generated|op_1~22                                                                                                                                                          ; 9       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_j9h:auto_generated|op_1~22                                                                                                                                                           ; 9       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_j9h:auto_generated|op_1~24                                                                                                                                                           ; 9       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult23|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated|op_1~22                                                                                                                                                          ; 9       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_i9h:auto_generated|op_1~22                                                                                                                                                           ; 9       ;
; ~QUARTUS_CREATED_GND~I                                                                                                                                                                                                                                                                              ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]~1                                                                                                                                 ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                   ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|crc_rom_sr_ena~0                                                                                                                                                                        ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                                                           ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                                     ; 8       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|Equal9~0                                                                                                                                                                 ; 8       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[2]                                                                                                                                                                                                                            ; 8       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]                                                                                                                                                                                                                            ; 8       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_m_k_counter_fft_131:\gen_le256_mk:ctrl|k_count[4]                                                                                                                                                      ; 8       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_m_k_counter_fft_131:\gen_le256_mk:ctrl|k_count[0]                                                                                                                                                      ; 8       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|p_tdl[0][1]                                                                                                                                                                                                    ; 8       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_i[3]                                                                                                                                                               ; 8       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_i[4]                                                                                                                                                               ; 8       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_i[5]                                                                                                                                                               ; 8       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_i[6]                                                                                                                                                               ; 8       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_i[7]                                                                                                                                                               ; 8       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_i[8]                                                                                                                                                               ; 8       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_i[9]                                                                                                                                                               ; 8       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_i[10]                                                                                                                                                              ; 8       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_i[11]                                                                                                                                                              ; 8       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_i[15]                                                                                                                                                              ; 8       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_i[13]                                                                                                                                                              ; 8       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_i[12]                                                                                                                                                              ; 8       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_i[14]                                                                                                                                                              ; 8       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_i[1]                                                                                                                                                               ; 8       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_i[2]                                                                                                                                                               ; 8       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_i[0]                                                                                                                                                               ; 8       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_r[3]                                                                                                                                                               ; 8       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_r[4]                                                                                                                                                               ; 8       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_r[5]                                                                                                                                                               ; 8       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_r[6]                                                                                                                                                               ; 8       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_r[7]                                                                                                                                                               ; 8       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_r[8]                                                                                                                                                               ; 8       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_r[9]                                                                                                                                                               ; 8       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_r[10]                                                                                                                                                              ; 8       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_r[11]                                                                                                                                                              ; 8       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_r[15]                                                                                                                                                              ; 8       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_r[13]                                                                                                                                                              ; 8       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_r[12]                                                                                                                                                              ; 8       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_r[14]                                                                                                                                                              ; 8       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_r[1]                                                                                                                                                               ; 8       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_r[2]                                                                                                                                                               ; 8       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|wr_address_i_int[3]                                                                                                                                                        ; 8       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|wr_address_i_int[1]                                                                                                                                                        ; 8       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_in_r[0]                                                                                                                                                               ; 8       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_wrswgen_fft_131:\gen_wrsw_1:get_wr_swtiches|swa_tdl[16][1]                                                                                                                                             ; 8       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|rdaddress_c_bus[13]                                                                                                                                                                                            ; 8       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|rdaddress_c_bus[12]                                                                                                                                                                                            ; 8       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|rdaddress_c_bus[11]                                                                                                                                                                                            ; 8       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|rdaddress_c_bus[0]                                                                                                                                                                                             ; 8       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|LessThan0~1                                                                                                                                    ; 8       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|sink_state.run1                                                                                                                                ; 8       ;
; fft_top:u_fft_top|data_modulus:u_data_modulus|sqrt:sqrt_inst|altsqrt:ALTSQRT_component|lpm_add_sub:subtractors[0]|add_sub_8pc:auto_generated|carry_eqn[1]                                                                                                                                           ; 8       ;
; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|Decoder0~3                                                                                                                                                                                                                                  ; 8       ;
; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|Decoder0~0                                                                                                                                                                                                                                  ; 8       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[9][14]                                                                                                                                                                                                                                               ; 8       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult21|multcore:mult_core|romout[3][3]~21                                                                                                                                                                                                                  ; 8       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[22][14]                                                                                                                                                                                                                                              ; 8       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult6|multcore:mult_core|romout[3][3]~21                                                                                                                                                                                                                   ; 8       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[31][15]                                                                                                                                                                                                                                              ; 8       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[12][14]                                                                                                                                                                                                                                              ; 8       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[19][14]                                                                                                                                                                                                                                              ; 8       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[8][15]                                                                                                                                                                                                                                               ; 8       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[0][14]                                                                                                                                                                                                                                               ; 8       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[23][15]                                                                                                                                                                                                                                              ; 8       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[31][13]                                                                                                                                                                                                                                              ; 8       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[16][11]                                                                                                                                                                                                                                              ; 8       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[15][11]                                                                                                                                                                                                                                              ; 8       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[31][10]                                                                                                                                                                                                                                              ; 8       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[16][7]                                                                                                                                                                                                                                               ; 8       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[16][3]                                                                                                                                                                                                                                               ; 8       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[15][7]                                                                                                                                                                                                                                               ; 8       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[15][3]                                                                                                                                                                                                                                               ; 8       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[2][10]                                                                                                                                                                                                                                               ; 8       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[2][2]                                                                                                                                                                                                                                                ; 8       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[2][6]                                                                                                                                                                                                                                                ; 8       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[31][2]                                                                                                                                                                                                                                               ; 8       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[31][6]                                                                                                                                                                                                                                               ; 8       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[29][10]                                                                                                                                                                                                                                              ; 8       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[29][2]                                                                                                                                                                                                                                               ; 8       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[29][6]                                                                                                                                                                                                                                               ; 8       ;
; lcd_top:u_lcd_top|lcd_fifo_ctrl:u_fifo_ctrl|Selector12~1                                                                                                                                                                                                                                            ; 8       ;
; lcd_top:u_lcd_top|lcd_fifo_ctrl:u_fifo_ctrl|rd_cnt[6]                                                                                                                                                                                                                                               ; 8       ;
; fir_filter_mat:u_fir_filter_mat|Add35~50                                                                                                                                                                                                                                                            ; 8       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult15|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_h9h:auto_generated|op_1~36                                                                                                                                                          ; 8       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult13|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_h9h:auto_generated|op_1~32                                                                                                                                                          ; 8       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult14|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_h9h:auto_generated|op_1~32                                                                                                                                                          ; 8       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult12|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_h9h:auto_generated|op_1~36                                                                                                                                                          ; 8       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult23|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~30                                                                                                                                     ; 8       ;
; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|tx_cnt[0]                                                                                                                                                                                                                                         ; 8       ;
; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|tx_cnt[1]                                                                                                                                                                                                                                         ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                           ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                     ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_4ii:auto_generated|counter_reg_bit[6]~0 ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                           ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                                   ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                                   ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][9]                                                                                                                                                                                                                         ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][8]                                                                                                                                                                                                                         ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                               ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                                     ; 7       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[0]                                                                                                                                                                                                                            ; 7       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|count[2]~24                                                                                                                                    ; 7       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|counter_i~0                                                                                                                                                                ; 7       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_m_k_counter_fft_131:\gen_le256_mk:ctrl|k_count[1]                                                                                                                                                      ; 7       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|p_tdl[0][0]                                                                                                                                                                                                    ; 7       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_lpprdadr2gen_fft_131:\gen_radix_2_last_pass:gen_lpp_addr|counter~0                                                                                                                                     ; 7       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_lpp_serial_r2_fft_131:\gen_radix_2_last_pass:lpp_r2|offset_counter[5]~21                                                                                                                               ; 7       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|lpp_count_offset[0]~9                                                                                                                                                                                          ; 7       ;
; fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|a_graycounter_r57:rdptr_g1p|counter5a0                                                                                                                                                                 ; 7       ;
; fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|a_graycounter_r57:rdptr_g1p|counter5a2                                                                                                                                                                 ; 7       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|count[2]~13                                                                                                                                    ; 7       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|data_count_sig[6]~22                                                                                                                                                                                           ; 7       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|data_count_sig[6]~21                                                                                                                                                                                           ; 7       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|sink_state.end1                                                                                                                                ; 7       ;
; fft_top:u_fft_top|fft_fifo_ctrl:u_fft_ctrl|Equal1~0                                                                                                                                                                                                                                                 ; 7       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_source_fft_131:auk_dsp_atlantic_source_1|at_source_valid_s                                                                                                                          ; 7       ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|LessThan0~1                                                                                                                                                                                                       ; 7       ;
; lcd_top:u_lcd_top|lcd_fifo_ctrl:u_fifo_ctrl|wr_cnt[4]~11                                                                                                                                                                                                                                            ; 7       ;
; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|lrc_edge                                                                                                                                                                                                                                    ; 7       ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|i2c_exec                                                                                                                                                                                                          ; 7       ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cnt[3]~18                                                                                                                                                                                                                 ; 7       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[31][14]                                                                                                                                                                                                                                              ; 7       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[2][14]                                                                                                                                                                                                                                               ; 7       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[29][14]                                                                                                                                                                                                                                              ; 7       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult21|multcore:mult_core|romout[1][6]~0                                                                                                                                                                                                                   ; 7       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult6|multcore:mult_core|romout[1][6]~0                                                                                                                                                                                                                    ; 7       ;
; lcd_top:u_lcd_top|fifo:u_fifo|dcfifo:dcfifo_component|dcfifo_4sk1:auto_generated|a_graycounter_r57:rdptr_g1p|counter5a2                                                                                                                                                                             ; 7       ;
; lcd_top:u_lcd_top|fifo:u_fifo|dcfifo:dcfifo_component|dcfifo_4sk1:auto_generated|a_graycounter_r57:rdptr_g1p|counter5a0                                                                                                                                                                             ; 7       ;
; lcd_top:u_lcd_top|lcd_fifo_ctrl:u_fifo_ctrl|rd_cnt[2]                                                                                                                                                                                                                                               ; 7       ;
; lcd_top:u_lcd_top|lcd_fifo_ctrl:u_fifo_ctrl|rd_cnt[3]                                                                                                                                                                                                                                               ; 7       ;
; lcd_top:u_lcd_top|lcd_fifo_ctrl:u_fifo_ctrl|rd_cnt[0]                                                                                                                                                                                                                                               ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[6]                                                                                                                                                         ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[5]                                                                                                                                                         ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[4]                                                                                                                                                         ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[3]                                                                                                                                                         ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[2]                                                                                                                                                         ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[1]                                                                                                                                                         ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[0]                                                                                                                                                         ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                         ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|run                                                                                                                                                                                     ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|clear_signal                                                                                                                                                      ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~1                                                                                                                                                                                                                       ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                    ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                               ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                               ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                               ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                                           ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[6]                                                                                                                                                                                                                            ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[0]                                                                                                                                                              ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[1]                                                                                                                                                                                                                            ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[4]                                                                                                                                                                                                                            ; 6       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_m_k_counter_fft_131:\gen_le256_mk:ctrl|cnt_k~0                                                                                                                                                         ; 6       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_m_k_counter_fft_131:\gen_le256_mk:ctrl|next_block_d4                                                                                                                                                   ; 6       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm3|asj_fft_tdl_fft_131:\gen_ma:gen_ma_full:imag_delay|tdl_arr[1][15]                                                     ; 6       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|reg_no_twiddle[6][0][15]                                                                                                                                             ; 6       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm1|asj_fft_tdl_fft_131:\gen_ma:gen_ma_full:imag_delay|tdl_arr[1][15]                                                     ; 6       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm2|asj_fft_tdl_fft_131:\gen_ma:gen_ma_full:imag_delay|tdl_arr[1][15]                                                     ; 6       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm3|asj_fft_tdl_fft_131:\gen_ma:gen_ma_full:real_delay|tdl_arr[1][15]                                                     ; 6       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|reg_no_twiddle[6][1][15]                                                                                                                                             ; 6       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm1|asj_fft_tdl_fft_131:\gen_ma:gen_ma_full:real_delay|tdl_arr[1][15]                                                     ; 6       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm2|asj_fft_tdl_fft_131:\gen_ma:gen_ma_full:real_delay|tdl_arr[1][15]                                                     ; 6       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_cxb_addr_fft_131:\gen_wrsw_1:ram_cxb_wr|ram_in_reg[1][2]                                                                                                                                               ; 6       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_cxb_addr_fft_131:\gen_wrsw_1:ram_cxb_wr|ram_in_reg[1][0]                                                                                                                                               ; 6       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_cxb_addr_fft_131:\gen_wrsw_1:ram_cxb_wr|ram_in_reg[0][2]                                                                                                                                               ; 6       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_cxb_addr_fft_131:\gen_wrsw_1:ram_cxb_wr|ram_in_reg[0][0]                                                                                                                                               ; 6       ;
; fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|a_graycounter_njc:wrptr_g1p|counter8a0                                                                                                                                                                 ; 6       ;
; fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|a_graycounter_njc:wrptr_g1p|counter8a2                                                                                                                                                                 ; 6       ;
; fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|a_graycounter_r57:rdptr_g1p|counter5a3                                                                                                                                                                 ; 6       ;
; fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|a_graycounter_r57:rdptr_g1p|counter5a1                                                                                                                                                                 ; 6       ;
; fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|a_graycounter_r57:rdptr_g1p|counter5a4                                                                                                                                                                 ; 6       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|sink_stall                                                                                                                                     ; 6       ;
; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[2]~17                                                                                                                                                                                                                                ; 6       ;
; lcd_top:u_lcd_top|fifo:u_fifo|dcfifo:dcfifo_component|dcfifo_4sk1:auto_generated|a_graycounter_njc:wrptr_g1p|counter8a2                                                                                                                                                                             ; 6       ;
; lcd_top:u_lcd_top|fifo:u_fifo|dcfifo:dcfifo_component|dcfifo_4sk1:auto_generated|a_graycounter_njc:wrptr_g1p|counter8a0                                                                                                                                                                             ; 6       ;
; wm8978_ctrl:u_wm8978_ctrl|audio_send:u_audio_send|tx_cnt[4]~11                                                                                                                                                                                                                                      ; 6       ;
; lcd_top:u_lcd_top|fifo:u_fifo|dcfifo:dcfifo_component|dcfifo_4sk1:auto_generated|a_graycounter_r57:rdptr_g1p|counter5a4                                                                                                                                                                             ; 6       ;
; lcd_top:u_lcd_top|fifo:u_fifo|dcfifo:dcfifo_component|dcfifo_4sk1:auto_generated|a_graycounter_r57:rdptr_g1p|counter5a3                                                                                                                                                                             ; 6       ;
; lcd_top:u_lcd_top|fifo:u_fifo|dcfifo:dcfifo_component|dcfifo_4sk1:auto_generated|a_graycounter_r57:rdptr_g1p|counter5a1                                                                                                                                                                             ; 6       ;
; lcd_top:u_lcd_top|lcd_display:u_lcd_display|Equal1~4                                                                                                                                                                                                                                                ; 6       ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|Selector20~0                                                                                                                                                                                                              ; 6       ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_data_wr                                                                                                                                                                                                      ; 6       ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|cur_state.st_addr8                                                                                                                                                                                                        ; 6       ;
; lcd_top:u_lcd_top|lcd_fifo_ctrl:u_fifo_ctrl|rd_cnt[4]                                                                                                                                                                                                                                               ; 6       ;
; lcd_top:u_lcd_top|lcd_fifo_ctrl:u_fifo_ctrl|rd_cnt[5]                                                                                                                                                                                                                                               ; 6       ;
; lcd_top:u_lcd_top|lcd_driver:u_lcd_driver|Equal0~0                                                                                                                                                                                                                                                  ; 6       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult21|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_fkh:auto_generated|op_1~40                                                                                                                                     ; 6       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_gkh:auto_generated|op_1~30                                                                                                                                      ; 6       ;
; fir_filter_mat:u_fir_filter_mat|Add1~34                                                                                                                                                                                                                                                             ; 6       ;
; fir_filter_mat:u_fir_filter_mat|Add4~32                                                                                                                                                                                                                                                             ; 6       ;
; fir_filter_mat:u_fir_filter_mat|Add0~32                                                                                                                                                                                                                                                             ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_i6j:auto_generated|counter_reg_bit[6]                            ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_i6j:auto_generated|counter_reg_bit[5]                            ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_i6j:auto_generated|counter_reg_bit[4]                            ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_i6j:auto_generated|counter_reg_bit[3]                            ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_i6j:auto_generated|counter_reg_bit[2]                            ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_i6j:auto_generated|counter_reg_bit[1]                            ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_i6j:auto_generated|counter_reg_bit[0]                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~23                                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~22                                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~19                                                                                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~18                                                                                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_proc~0                                                                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal11~0                                                                                                                                                                                                                             ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                      ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][3]                                                                                                                                                                                                                         ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                         ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                         ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                               ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[9]                                                                                                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[8]                                                                                                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[7]                                                                                                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                                                           ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[7]                                                                                                                                                                                                                            ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[4]                                                                                                                                                                                                                            ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[9]                                                                                                                                                                                                                            ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[2]                                                                                                                                                                                                                            ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~1                                                                                                                                                                                                                          ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[10]                                                                                                                                                             ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[1]                                                                                                                                                              ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[4]                                                                                                                                                              ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[7]                                                                                                                                                              ; 5       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_m_k_counter_fft_131:\gen_le256_mk:ctrl|k[0]~11                                                                                                                                                         ; 5       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_bfp_o_fft_131:\gen_disc:bfp_detect|del_np_cnt[0]~15                                                                                                          ; 5       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_bfp_o_fft_131:\gen_disc:bfp_detect|sdetd.SLBI                                                                                                                ; 5       ;
; fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|a_graycounter_njc:wrptr_g1p|counter8a3                                                                                                                                                                 ; 5       ;
; fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|a_graycounter_njc:wrptr_g1p|counter8a1                                                                                                                                                                 ; 5       ;
; fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|a_graycounter_njc:wrptr_g1p|counter8a4                                                                                                                                                                 ; 5       ;
; fft_top:u_fft_top|fft_fifo_ctrl:u_fft_ctrl|Equal0~2                                                                                                                                                                                                                                                 ; 5       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_controller_fft_131:auk_dsp_interface_controller_1|sink_ready_ctrl~0                                                                                                                 ; 5       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|send_sop_s                                                                                                                                     ; 5       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_source_fft_131:auk_dsp_atlantic_source_1|at_source_valid_int~2                                                                                                                      ; 5       ;
; lcd_top:u_lcd_top|fifo:u_fifo|dcfifo:dcfifo_component|dcfifo_4sk1:auto_generated|a_graycounter_njc:wrptr_g1p|counter8a1                                                                                                                                                                             ; 5       ;
; lcd_top:u_lcd_top|fifo:u_fifo|dcfifo:dcfifo_component|dcfifo_4sk1:auto_generated|a_graycounter_njc:wrptr_g1p|counter8a3                                                                                                                                                                             ; 5       ;
; lcd_top:u_lcd_top|fifo:u_fifo|dcfifo:dcfifo_component|dcfifo_4sk1:auto_generated|a_graycounter_njc:wrptr_g1p|counter8a4                                                                                                                                                                             ; 5       ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|st_done                                                                                                                                                                                                                   ; 5       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult20|multcore:mult_core|romout[2][16]~28                                                                                                                                                                                                                 ; 5       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult19|multcore:mult_core|romout[2][16]~38                                                                                                                                                                                                                 ; 5       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult7|multcore:mult_core|romout[2][16]~28                                                                                                                                                                                                                  ; 5       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult8|multcore:mult_core|romout[2][16]~38                                                                                                                                                                                                                  ; 5       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult22|multcore:mult_core|romout[2][15]~29                                                                                                                                                                                                                 ; 5       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult5|multcore:mult_core|romout[2][15]~29                                                                                                                                                                                                                  ; 5       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult27|multcore:mult_core|romout[2][12]~31                                                                                                                                                                                                                 ; 5       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult0|multcore:mult_core|romout[2][12]~31                                                                                                                                                                                                                  ; 5       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult23|multcore:mult_core|romout[2][11]~30                                                                                                                                                                                                                 ; 5       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult4|multcore:mult_core|romout[2][11]~30                                                                                                                                                                                                                  ; 5       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult20|multcore:mult_core|romout[0][16]~9                                                                                                                                                                                                                  ; 5       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult19|multcore:mult_core|romout[0][16]~28                                                                                                                                                                                                                 ; 5       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult7|multcore:mult_core|romout[0][16]~9                                                                                                                                                                                                                   ; 5       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult8|multcore:mult_core|romout[0][16]~28                                                                                                                                                                                                                  ; 5       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult22|multcore:mult_core|romout[0][15]~17                                                                                                                                                                                                                 ; 5       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult5|multcore:mult_core|romout[0][15]~17                                                                                                                                                                                                                  ; 5       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult27|multcore:mult_core|romout[0][12]~13                                                                                                                                                                                                                 ; 5       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult0|multcore:mult_core|romout[0][12]~13                                                                                                                                                                                                                  ; 5       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult23|multcore:mult_core|romout[0][11]~15                                                                                                                                                                                                                 ; 5       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult4|multcore:mult_core|romout[0][11]~15                                                                                                                                                                                                                  ; 5       ;
; lcd_top:u_lcd_top|lcd_driver:u_lcd_driver|Equal1~3                                                                                                                                                                                                                                                  ; 5       ;
; lcd_top:u_lcd_top|lcd_driver:u_lcd_driver|Equal0~2                                                                                                                                                                                                                                                  ; 5       ;
; lcd_top:u_lcd_top|lcd_driver:u_lcd_driver|Equal0~1                                                                                                                                                                                                                                                  ; 5       ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|Selector8~0                                                                                                                                                                                                               ; 5       ;
; lcd_top:u_lcd_top|lcd_driver:u_lcd_driver|v_cnt[4]                                                                                                                                                                                                                                                  ; 5       ;
; lcd_top:u_lcd_top|lcd_driver:u_lcd_driver|v_cnt[8]                                                                                                                                                                                                                                                  ; 5       ;
; lcd_top:u_lcd_top|lcd_driver:u_lcd_driver|h_cnt[9]                                                                                                                                                                                                                                                  ; 5       ;
; lcd_top:u_lcd_top|lcd_driver:u_lcd_driver|h_cnt[4]                                                                                                                                                                                                                                                  ; 5       ;
; lcd_top:u_lcd_top|lcd_driver:u_lcd_driver|h_cnt[0]                                                                                                                                                                                                                                                  ; 5       ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|scl                                                                                                                                                                                                                       ; 5       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|count[1]                                                                                                                                                                   ; 5       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_bfp_o_fft_131:\gen_disc:bfp_detect|del_np_cnt[4]                                                                                                             ; 5       ;
; fft_top:u_fft_top|fft_fifo_ctrl:u_fft_ctrl|delay_cnt[4]                                                                                                                                                                                                                                             ; 5       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult22|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_bkh:auto_generated|op_1~36                                                                                                                                     ; 5       ;
; fir_filter_mat:u_fir_filter_mat|lpm_mult:Mult24|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_jkh:auto_generated|op_1~36                                                                                                                                     ; 5       ;
; fir_filter_mat:u_fir_filter_mat|Add5~34                                                                                                                                                                                                                                                             ; 5       ;
; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[0]                                                                                                                                                                                                                                   ; 5       ;
; wm8978_ctrl:u_wm8978_ctrl|audio_receive:u_audio_receive|rx_cnt[5]                                                                                                                                                                                                                                   ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]~10                                                                                                                                                ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~11                                                                                                                                                     ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]~6                                                                                                                                                 ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|condition_delay_reg[3]                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_egi:auto_generated|counter_reg_bit[3]~0                ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                                                                            ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]                                                                                                                                         ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR~2                                                                                                                                                         ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_internal~7                                                                                                                                                                          ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~19                                                                                                                                                                                                 ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~2                                                                                                                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]~19                                                                                                                                                                                                                 ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~0                                                                                                                                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                                   ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][5]                                                                                                                                                                                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][2]                                                                                                                                                                                                                         ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|Equal5~0                                                                                                                                                                                                                               ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[8]                                                                                                                                                                                                                            ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[5]                                                                                                                                                                                                                            ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[10]                                                                                                                                                                                                                           ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[3]                                                                                                                                                                                                                            ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|Equal6~0                                                                                                                                                                 ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|Equal3~0                                                                                                                                                                 ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                   ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                              ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                              ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[11]                                                                                                                                                             ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[14]                                                                                                                                                             ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[2]                                                                                                                                                              ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[5]                                                                                                                                                              ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[8]                                                                                                                                                              ; 4       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|Equal0~1                                                                                                                                                                   ; 4       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dataadgen_fft_131:rd_adgen|rd_addr_d[3]                                                                                                                                                                ; 4       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dataadgen_fft_131:rd_adgen|rd_addr_b[3]                                                                                                                                                                ; 4       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|sw[1]                                                                                                                                                                      ; 4       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|sw[0]                                                                                                                                                                      ; 4       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|wr_address_i_int[2]                                                                                                                                                        ; 4       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|wr_address_i_int[0]                                                                                                                                                        ; 4       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_cnt_ctrl_fft_131:ccc|rdaddress_a_bus[14]                                                                                                                                                               ; 4       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_cnt_ctrl_fft_131:ccc|wraddress_a_bus[14]                                                                                                                                                               ; 4       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_cnt_ctrl_fft_131:ccc|rdaddress_b_bus[14]                                                                                                                                                               ; 4       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_cnt_ctrl_fft_131:ccc|wraddress_b_bus[14]                                                                                                                                                               ; 4       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_bfp_o_fft_131:\gen_disc:bfp_detect|gain_lut_blk[3]                                                                                                           ; 4       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_bfp_o_fft_131:\gen_disc:bfp_detect|gain_lut_8pts[3]                                                                                                          ; 4       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_bfp_o_fft_131:\gen_disc:bfp_detect|gain_lut_blk[2]                                                                                                           ; 4       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_bfp_o_fft_131:\gen_disc:bfp_detect|gain_lut_8pts[2]                                                                                                          ; 4       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_bfp_o_fft_131:\gen_disc:bfp_detect|gain_lut_blk[1]                                                                                                           ; 4       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_bfp_o_fft_131:\gen_disc:bfp_detect|gain_lut_8pts[1]                                                                                                          ; 4       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_bfp_o_fft_131:\gen_disc:bfp_detect|gain_lut_blk[0]                                                                                                           ; 4       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_bfp_o_fft_131:\gen_disc:bfp_detect|gain_lut_8pts[0]                                                                                                          ; 4       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_bfp_ctrl_fft_131:\gen_dft_1:bfpc|asj_fft_tdl_bit_rst_fft_131:\gen_quad_str_ctrl:gen_se_bfp:gen_4bit_accum:gen_disc:delay_next_pass|tdl_arr[8]                                                          ; 4       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_bfp_i_fft_131:\gen_disc:bfp_scale|i_array_out[3][15]                                                                                                         ; 4       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_bfp_i_fft_131:\gen_disc:bfp_scale|i_array_out[1][15]                                                                                                         ; 4       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_bfp_i_fft_131:\gen_disc:bfp_scale|i_array_out[2][15]                                                                                                         ; 4       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_bfp_i_fft_131:\gen_disc:bfp_scale|i_array_out[0][15]                                                                                                         ; 4       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_bfp_i_fft_131:\gen_disc:bfp_scale|r_array_out[3][15]                                                                                                         ; 4       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_bfp_i_fft_131:\gen_disc:bfp_scale|r_array_out[1][15]                                                                                                         ; 4       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_bfp_i_fft_131:\gen_disc:bfp_scale|r_array_out[2][15]                                                                                                         ; 4       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_bfp_i_fft_131:\gen_disc:bfp_scale|r_array_out[0][15]                                                                                                         ; 4       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|rdaddress_c_bus[14]                                                                                                                                                                                            ; 4       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|wd_vec[3]                                                                                                                                                                                                      ; 4       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|rdaddress_c_bus[19]                                                                                                                                                                                            ; 4       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|wc_vec[3]                                                                                                                                                                                                      ; 4       ;
; fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|a_graycounter_njc:wrptr_g1p|parity9                                                                                                                                                                    ; 4       ;
; fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|a_graycounter_r57:rdptr_g1p|parity6                                                                                                                                                                    ; 4       ;
; fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|a_graycounter_r57:rdptr_g1p|counter5a5                                                                                                                                                                 ; 4       ;
; fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|a_graycounter_r57:rdptr_g1p|counter5a6                                                                                                                                                                 ; 4       ;
; fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|cmpr_d66:rdempty_eq_comp|aneb_result_wire[0]~3                                                                                                                                                         ; 4       ;
; fft_top:u_fft_top|fft_fifo_ctrl:u_fft_ctrl|rd_en                                                                                                                                                                                                                                                    ; 4       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|Selector4~0                                                                                                                                    ; 4       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|Selector3~1                                                                                                                                    ; 4       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|Selector2~3                                                                                                                                    ; 4       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_udh1:auto_generated|a_dpfifo_no81:dpfifo|cntr_ao7:usedw_counter|counter_reg_bit[0]              ; 4       ;
; fft_top:u_fft_top|fft_fifo_ctrl:u_fft_ctrl|delay_cnt[1]~12                                                                                                                                                                                                                                          ; 4       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|sink_state.stall                                                                                                                               ; 4       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|sink_out_state.normal                                                                                                                          ; 4       ;
; fft_top:u_fft_top|fft_fifo_ctrl:u_fft_ctrl|always0~0                                                                                                                                                                                                                                                ; 4       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_source_fft_131:auk_dsp_atlantic_source_1|valid_ctrl_int                                                                                                                             ; 4       ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_source_fft_131:auk_dsp_atlantic_source_1|at_source_sop_s                                                                                                                            ; 4       ;
; lcd_top:u_lcd_top|fifo:u_fifo|dcfifo:dcfifo_component|dcfifo_4sk1:auto_generated|a_graycounter_njc:wrptr_g1p|parity9                                                                                                                                                                                ; 4       ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|start_init_cnt[0]                                                                                                                                                                                                 ; 4       ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_reg_cfg:u_i2c_reg_cfg|always2~3                                                                                                                                                                                                         ; 4       ;
; lcd_top:u_lcd_top|fifo:u_fifo|dcfifo:dcfifo_component|dcfifo_4sk1:auto_generated|a_graycounter_r57:rdptr_g1p|parity6                                                                                                                                                                                ; 4       ;
; lcd_top:u_lcd_top|lcd_fifo_ctrl:u_fifo_ctrl|wr_state.00                                                                                                                                                                                                                                             ; 4       ;
; wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|Equal0~2                                                                                                                                                                                                                  ; 4       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[1][15]                                                                                                                                                                                                                                               ; 4       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[30][15]                                                                                                                                                                                                                                              ; 4       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[1][0]                                                                                                                                                                                                                                                ; 4       ;
; fir_filter_mat:u_fir_filter_mat|delay_pipeline[30][0]                                                                                                                                                                                                                                               ; 4       ;
; lcd_top:u_lcd_top|fifo:u_fifo|dcfifo:dcfifo_component|dcfifo_4sk1:auto_generated|a_graycounter_r57:rdptr_g1p|counter5a6                                                                                                                                                                             ; 4       ;
; lcd_top:u_lcd_top|fifo:u_fifo|dcfifo:dcfifo_component|dcfifo_4sk1:auto_generated|a_graycounter_r57:rdptr_g1p|counter5a5                                                                                                                                                                             ; 4       ;
; audio_data_out[9]~15                                                                                                                                                                                                                                                                                ; 4       ;
; audio_data_out[8]~14                                                                                                                                                                                                                                                                                ; 4       ;
; audio_data_out[7]~13                                                                                                                                                                                                                                                                                ; 4       ;
; audio_data_out[6]~12                                                                                                                                                                                                                                                                                ; 4       ;
; audio_data_out[5]~11                                                                                                                                                                                                                                                                                ; 4       ;
; audio_data_out[4]~10                                                                                                                                                                                                                                                                                ; 4       ;
; audio_data_out[3]~9                                                                                                                                                                                                                                                                                 ; 4       ;
; audio_data_out[2]~8                                                                                                                                                                                                                                                                                 ; 4       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------+----------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                                                                                                                                                                                                            ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF              ; Location                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------+----------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; fft_top:u_fft_top|audio_in_fifo:fifo_inst|dcfifo:dcfifo_component|dcfifo_8gj1:auto_generated|altsyncram_oj31:fifo_ram|ALTSYNCRAM                                                                                                                                                ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1    ; None             ; M9K_X15_Y14_N0                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_3dp_rom_fft_131:twrom|twid_rom_fft_131:\gen_M4K:cos_1n|altsyncram:\gen_auto:altsyncram_component|altsyncram_v091:auto_generated|ALTSYNCRAM                                         ; AUTO ; ROM              ; Single Clock ; 32           ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 256   ; 32                          ; 8                           ; --                          ; --                          ; 256                 ; 1    ; fft_1n128cos.hex ; M9K_X15_Y4_N0                                                  ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_3dp_rom_fft_131:twrom|twid_rom_fft_131:\gen_M4K:cos_2n|altsyncram:\gen_auto:altsyncram_component|altsyncram_0191:auto_generated|ALTSYNCRAM                                         ; AUTO ; ROM              ; Single Clock ; 32           ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 256   ; 32                          ; 8                           ; --                          ; --                          ; 256                 ; 1    ; fft_2n128cos.hex ; M9K_X15_Y4_N0                                                  ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_3dp_rom_fft_131:twrom|twid_rom_fft_131:\gen_M4K:cos_3n|altsyncram:\gen_auto:altsyncram_component|altsyncram_1191:auto_generated|ALTSYNCRAM                                         ; AUTO ; ROM              ; Single Clock ; 32           ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 256   ; 32                          ; 8                           ; --                          ; --                          ; 256                 ; 1    ; fft_3n128cos.hex ; M9K_X15_Y6_N0                                                  ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_3dp_rom_fft_131:twrom|twid_rom_fft_131:\gen_M4K:sin_1n|altsyncram:\gen_auto:altsyncram_component|altsyncram_4191:auto_generated|ALTSYNCRAM                                         ; AUTO ; ROM              ; Single Clock ; 32           ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 256   ; 32                          ; 8                           ; --                          ; --                          ; 256                 ; 1    ; fft_1n128sin.hex ; M9K_X15_Y4_N0                                                  ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_3dp_rom_fft_131:twrom|twid_rom_fft_131:\gen_M4K:sin_2n|altsyncram:\gen_auto:altsyncram_component|altsyncram_5191:auto_generated|ALTSYNCRAM                                         ; AUTO ; ROM              ; Single Clock ; 32           ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 256   ; 32                          ; 8                           ; --                          ; --                          ; 256                 ; 1    ; fft_2n128sin.hex ; M9K_X15_Y4_N0                                                  ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_3dp_rom_fft_131:twrom|twid_rom_fft_131:\gen_M4K:sin_3n|altsyncram:\gen_auto:altsyncram_component|altsyncram_6191:auto_generated|ALTSYNCRAM                                         ; AUTO ; ROM              ; Single Clock ; 32           ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 256   ; 32                          ; 8                           ; --                          ; --                          ; 256                 ; 2    ; fft_3n128sin.hex ; M9K_X15_Y4_N0, M9K_X15_Y6_N0                                   ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:\gen_M4K_Output:dat_C|asj_fft_data_ram_fft_131:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_aku3:auto_generated|ALTSYNCRAM                ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None             ; M9K_X15_Y2_N0                                                  ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:\gen_M4K_Output:dat_C|asj_fft_data_ram_fft_131:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_aku3:auto_generated|ALTSYNCRAM                ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None             ; M9K_X27_Y5_N0                                                  ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:\gen_M4K_Output:dat_C|asj_fft_data_ram_fft_131:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_aku3:auto_generated|ALTSYNCRAM                ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None             ; M9K_X27_Y2_N0                                                  ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:\gen_M4K_Output:dat_C|asj_fft_data_ram_fft_131:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_aku3:auto_generated|ALTSYNCRAM                ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None             ; M9K_X27_Y3_N0                                                  ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:\gen_M4K_Output:dat_D|asj_fft_data_ram_fft_131:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_aku3:auto_generated|ALTSYNCRAM                ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None             ; M9K_X15_Y1_N0                                                  ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:\gen_M4K_Output:dat_D|asj_fft_data_ram_fft_131:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_aku3:auto_generated|ALTSYNCRAM                ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None             ; M9K_X27_Y6_N0                                                  ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:\gen_M4K_Output:dat_D|asj_fft_data_ram_fft_131:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_aku3:auto_generated|ALTSYNCRAM                ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None             ; M9K_X27_Y1_N0                                                  ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:\gen_M4K_Output:dat_D|asj_fft_data_ram_fft_131:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_aku3:auto_generated|ALTSYNCRAM                ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None             ; M9K_X27_Y4_N0                                                  ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:dat_A|asj_fft_data_ram_fft_131:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_aku3:auto_generated|ALTSYNCRAM                                ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None             ; M9K_X27_Y15_N0                                                 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:dat_A|asj_fft_data_ram_fft_131:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_aku3:auto_generated|ALTSYNCRAM                                ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None             ; M9K_X27_Y10_N0                                                 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:dat_A|asj_fft_data_ram_fft_131:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_aku3:auto_generated|ALTSYNCRAM                                ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None             ; M9K_X27_Y13_N0                                                 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:dat_A|asj_fft_data_ram_fft_131:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_aku3:auto_generated|ALTSYNCRAM                                ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None             ; M9K_X27_Y12_N0                                                 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:dat_B|asj_fft_data_ram_fft_131:\gen_rams:0:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_aku3:auto_generated|ALTSYNCRAM                                ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None             ; M9K_X27_Y16_N0                                                 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:dat_B|asj_fft_data_ram_fft_131:\gen_rams:1:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_aku3:auto_generated|ALTSYNCRAM                                ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None             ; M9K_X27_Y8_N0                                                  ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:dat_B|asj_fft_data_ram_fft_131:\gen_rams:2:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_aku3:auto_generated|ALTSYNCRAM                                ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None             ; M9K_X27_Y14_N0                                                 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_4dp_ram_fft_131:dat_B|asj_fft_data_ram_fft_131:\gen_rams:3:dat_A|altsyncram:\gen_M4K:altsyncram_component|altsyncram_aku3:auto_generated|ALTSYNCRAM                                ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None             ; M9K_X27_Y11_N0                                                 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|auk_dspip_avalon_streaming_sink_fft_131:auk_dsp_atlantic_sink_1|scfifo:\normal_fifo:fifo_eab_on:in_fifo|scfifo_udh1:auto_generated|a_dpfifo_no81:dpfifo|altsyncram_ssf1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8            ; 34           ; 8            ; 34           ; yes                    ; no                      ; yes                    ; yes                     ; 272   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None             ; M9K_X27_Y17_N0                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; lcd_top:u_lcd_top|fifo:u_fifo|dcfifo:dcfifo_component|dcfifo_4sk1:auto_generated|altsyncram_oj31:fifo_ram|ALTSYNCRAM                                                                                                                                                            ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1    ; None             ; M9K_X15_Y16_N0                                                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_h124:auto_generated|ALTSYNCRAM                                                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 116          ; 128          ; 116          ; yes                    ; no                      ; yes                    ; no                      ; 14848 ; 128                         ; 116                         ; 128                         ; 116                         ; 14848               ; 4    ; None             ; M9K_X15_Y23_N0, M9K_X15_Y20_N0, M9K_X15_Y21_N0, M9K_X15_Y22_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------+----------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 46                ;
; Simple Multipliers (18-bit)           ; 14          ; 1                   ; 23                ;
; Embedded Multiplier Blocks            ; 14          ; --                  ; 23                ;
; Embedded Multiplier 9-bit elements    ; 28          ; 2                   ; 46                ;
; Signed Embedded Multipliers           ; 12          ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                              ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; fft_top:u_fft_top|data_modulus:u_data_modulus|lpm_mult:Mult1|mult_7dt:auto_generated|mac_out2                                                                                                                                                                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    fft_top:u_fft_top|data_modulus:u_data_modulus|lpm_mult:Mult1|mult_7dt:auto_generated|mac_mult1                                                                                                                                                                                                                                 ;                            ; DSPMULT_X20_Y22_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; fft_top:u_fft_top|data_modulus:u_data_modulus|lpm_mult:Mult0|mult_7dt:auto_generated|mac_out2                                                                                                                                                                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    fft_top:u_fft_top|data_modulus:u_data_modulus|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1                                                                                                                                                                                                                                 ;                            ; DSPMULT_X20_Y23_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_khq2:auto_generated|ded_mult_8591:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y3_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_khq2:auto_generated|ded_mult_8591:ded_mult2|mac_mult8 ;                            ; DSPMULT_X20_Y3_N0  ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_khq2:auto_generated|ded_mult_8591:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y4_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_khq2:auto_generated|ded_mult_8591:ded_mult1|mac_mult8 ;                            ; DSPMULT_X20_Y4_N0  ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_khq2:auto_generated|ded_mult_8591:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_khq2:auto_generated|ded_mult_8591:ded_mult2|mac_mult8 ;                            ; DSPMULT_X20_Y11_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_khq2:auto_generated|ded_mult_8591:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_khq2:auto_generated|ded_mult_8591:ded_mult1|mac_mult8 ;                            ; DSPMULT_X20_Y12_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_khq2:auto_generated|ded_mult_8591:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y8_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_khq2:auto_generated|ded_mult_8591:ded_mult2|mac_mult8 ;                            ; DSPMULT_X20_Y8_N0  ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_khq2:auto_generated|ded_mult_8591:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y7_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ms|altmult_add:ALTMULT_ADD_component|mult_add_khq2:auto_generated|ded_mult_8591:ded_mult1|mac_mult8 ;                            ; DSPMULT_X20_Y7_N0  ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_jgq2:auto_generated|ded_mult_8591:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y1_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_jgq2:auto_generated|ded_mult_8591:ded_mult2|mac_mult8 ;                            ; DSPMULT_X20_Y1_N0  ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_jgq2:auto_generated|ded_mult_8591:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y2_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm2|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_jgq2:auto_generated|ded_mult_8591:ded_mult1|mac_mult8 ;                            ; DSPMULT_X20_Y2_N0  ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_jgq2:auto_generated|ded_mult_8591:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_jgq2:auto_generated|ded_mult_8591:ded_mult2|mac_mult8 ;                            ; DSPMULT_X20_Y15_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_jgq2:auto_generated|ded_mult_8591:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm1|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_jgq2:auto_generated|ded_mult_8591:ded_mult1|mac_mult8 ;                            ; DSPMULT_X20_Y16_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_jgq2:auto_generated|ded_mult_8591:ded_mult2|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y5_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_jgq2:auto_generated|ded_mult_8591:ded_mult2|mac_mult8 ;                            ; DSPMULT_X20_Y5_N0  ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_jgq2:auto_generated|ded_mult_8591:ded_mult1|mac_out9     ; Simple Multiplier (18-bit) ; DSPOUT_X20_Y6_N2   ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_dft_bfp_fft_131:\gen_dft_1:bfpdft|asj_fft_cmult_std_fft_131:\gen_da0:gen_std:cm3|asj_fft_mult_add_fft_131:\gen_ma:gen_ma_full:ma|altmult_add:ALTMULT_ADD_component|mult_add_jgq2:auto_generated|ded_mult_8591:ded_mult1|mac_mult8 ;                            ; DSPMULT_X20_Y6_N0  ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 16,193 / 32,401 ( 50 % ) ;
; C16 interconnects     ; 189 / 1,326 ( 14 % )     ;
; C4 interconnects      ; 9,808 / 21,816 ( 45 % )  ;
; Direct links          ; 2,275 / 32,401 ( 7 % )   ;
; Global clocks         ; 10 / 10 ( 100 % )        ;
; Local interconnects   ; 3,174 / 10,320 ( 31 % )  ;
; R24 interconnects     ; 178 / 1,289 ( 14 % )     ;
; R4 interconnects      ; 12,104 / 28,186 ( 43 % ) ;
+-----------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 15.89) ; Number of LABs  (Total = 645) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 0                             ;
; 2                                           ; 0                             ;
; 3                                           ; 0                             ;
; 4                                           ; 0                             ;
; 5                                           ; 0                             ;
; 6                                           ; 0                             ;
; 7                                           ; 0                             ;
; 8                                           ; 0                             ;
; 9                                           ; 1                             ;
; 10                                          ; 0                             ;
; 11                                          ; 0                             ;
; 12                                          ; 1                             ;
; 13                                          ; 0                             ;
; 14                                          ; 4                             ;
; 15                                          ; 54                            ;
; 16                                          ; 585                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.43) ; Number of LABs  (Total = 645) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 317                           ;
; 1 Clock                            ; 442                           ;
; 1 Clock enable                     ; 453                           ;
; 1 Sync. clear                      ; 50                            ;
; 1 Sync. load                       ; 102                           ;
; 2 Async. clears                    ; 10                            ;
; 2 Clock enables                    ; 57                            ;
; 2 Clocks                           ; 138                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 24.66) ; Number of LABs  (Total = 645) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 0                             ;
; 4                                            ; 0                             ;
; 5                                            ; 0                             ;
; 6                                            ; 0                             ;
; 7                                            ; 1                             ;
; 8                                            ; 0                             ;
; 9                                            ; 0                             ;
; 10                                           ; 0                             ;
; 11                                           ; 1                             ;
; 12                                           ; 0                             ;
; 13                                           ; 0                             ;
; 14                                           ; 1                             ;
; 15                                           ; 4                             ;
; 16                                           ; 61                            ;
; 17                                           ; 25                            ;
; 18                                           ; 28                            ;
; 19                                           ; 31                            ;
; 20                                           ; 33                            ;
; 21                                           ; 26                            ;
; 22                                           ; 28                            ;
; 23                                           ; 27                            ;
; 24                                           ; 33                            ;
; 25                                           ; 29                            ;
; 26                                           ; 29                            ;
; 27                                           ; 26                            ;
; 28                                           ; 38                            ;
; 29                                           ; 47                            ;
; 30                                           ; 69                            ;
; 31                                           ; 51                            ;
; 32                                           ; 57                            ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 13.85) ; Number of LABs  (Total = 645) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 0                             ;
; 2                                                ; 3                             ;
; 3                                                ; 7                             ;
; 4                                                ; 10                            ;
; 5                                                ; 11                            ;
; 6                                                ; 17                            ;
; 7                                                ; 18                            ;
; 8                                                ; 22                            ;
; 9                                                ; 31                            ;
; 10                                               ; 30                            ;
; 11                                               ; 38                            ;
; 12                                               ; 41                            ;
; 13                                               ; 47                            ;
; 14                                               ; 53                            ;
; 15                                               ; 68                            ;
; 16                                               ; 90                            ;
; 17                                               ; 33                            ;
; 18                                               ; 38                            ;
; 19                                               ; 33                            ;
; 20                                               ; 15                            ;
; 21                                               ; 9                             ;
; 22                                               ; 9                             ;
; 23                                               ; 8                             ;
; 24                                               ; 6                             ;
; 25                                               ; 2                             ;
; 26                                               ; 2                             ;
; 27                                               ; 0                             ;
; 28                                               ; 1                             ;
; 29                                               ; 2                             ;
; 30                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 23.00) ; Number of LABs  (Total = 645) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 0                             ;
; 4                                            ; 3                             ;
; 5                                            ; 4                             ;
; 6                                            ; 6                             ;
; 7                                            ; 8                             ;
; 8                                            ; 4                             ;
; 9                                            ; 10                            ;
; 10                                           ; 17                            ;
; 11                                           ; 14                            ;
; 12                                           ; 13                            ;
; 13                                           ; 18                            ;
; 14                                           ; 15                            ;
; 15                                           ; 21                            ;
; 16                                           ; 28                            ;
; 17                                           ; 18                            ;
; 18                                           ; 29                            ;
; 19                                           ; 17                            ;
; 20                                           ; 33                            ;
; 21                                           ; 17                            ;
; 22                                           ; 19                            ;
; 23                                           ; 23                            ;
; 24                                           ; 20                            ;
; 25                                           ; 25                            ;
; 26                                           ; 39                            ;
; 27                                           ; 17                            ;
; 28                                           ; 34                            ;
; 29                                           ; 27                            ;
; 30                                           ; 23                            ;
; 31                                           ; 31                            ;
; 32                                           ; 27                            ;
; 33                                           ; 14                            ;
; 34                                           ; 25                            ;
; 35                                           ; 22                            ;
; 36                                           ; 17                            ;
; 37                                           ; 3                             ;
; 38                                           ; 2                             ;
; 39                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 32           ; 0            ; 32           ; 0            ; 0            ; 36        ; 32           ; 0            ; 36        ; 36        ; 0            ; 26           ; 0            ; 0            ; 7            ; 0            ; 26           ; 7            ; 0            ; 0            ; 0            ; 26           ; 0            ; 0            ; 0            ; 0            ; 0            ; 36        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 36           ; 4            ; 36           ; 36           ; 0         ; 4            ; 36           ; 0         ; 0         ; 36           ; 10           ; 36           ; 36           ; 29           ; 36           ; 10           ; 29           ; 36           ; 36           ; 36           ; 10           ; 36           ; 36           ; 36           ; 36           ; 36           ; 0         ; 36           ; 36           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; aud_mclk            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; aud_dacdat          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; aud_scl             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_hs              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_vs              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_de              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rgb[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rgb[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rgb[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rgb[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rgb[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rgb[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rgb[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rgb[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rgb[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rgb[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rgb[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rgb[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rgb[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rgb[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rgb[14]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rgb[15]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_bl              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_rst             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lcd_pclk            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; aud_sda             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key0                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sys_rst             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sys_clk             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; aud_bclk            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; aud_lrc             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; aud_adcdat          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                  ;
+---------------------+----------------------+-------------------+
; Source Clock(s)     ; Destination Clock(s) ; Delay Added in ns ;
+---------------------+----------------------+-------------------+
; altera_reserved_tck ; altera_reserved_tck  ; 1.3               ;
+---------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                          ; Destination Register                                                                                                                                                                                                         ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_i6j:auto_generated|counter_reg_bit[5] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_h124:auto_generated|ram_block1a108~portb_address_reg0 ; 0.188             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_i6j:auto_generated|counter_reg_bit[6] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_h124:auto_generated|ram_block1a108~portb_address_reg0 ; 0.188             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_i6j:auto_generated|counter_reg_bit[4] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_h124:auto_generated|ram_block1a108~portb_address_reg0 ; 0.187             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_i6j:auto_generated|counter_reg_bit[3] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_h124:auto_generated|ram_block1a108~portb_address_reg0 ; 0.187             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_i6j:auto_generated|counter_reg_bit[2] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_h124:auto_generated|ram_block1a108~portb_address_reg0 ; 0.187             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_i6j:auto_generated|counter_reg_bit[1] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_h124:auto_generated|ram_block1a108~portb_address_reg0 ; 0.187             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_i6j:auto_generated|counter_reg_bit[0] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_h124:auto_generated|ram_block1a108~portb_address_reg0 ; 0.187             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 7 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP4CE10F17C8 for design "fftpga"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll_clk:u_pll_clk|altpll:altpll_component|pll_clk_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 6, clock division of 25, and phase shift of 0 degrees (0 ps) for pll_clk:u_pll_clk|altpll:altpll_component|pll_clk_altpll:auto_generated|wire_pll1_clk[0] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE6F17C8 is compatible
    Info (176445): Device EP4CE15F17C8 is compatible
    Info (176445): Device EP4CE22F17C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity GHVD5181
        Info (332166): set_disable_timing [get_cells -hierarchical QXXQ6833_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_1]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_2]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_3]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_4]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_5]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_6]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_7]
        Info (332166): set_disable_timing [get_cells -hierarchical BITP7563_0]
    Info (332165): Entity dcfifo_4sk1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_id9:dffpipe11|dffe12a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_hd9:dffpipe8|dffe9a* 
    Info (332165): Entity dcfifo_8gj1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_gd9:dffpipe15|dffe16a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_fd9:dffpipe12|dffe13a* 
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning (332012): Synopsys Design Constraints File file not found: 'fftpga.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning (332060): Node: lcd_top:u_lcd_top|clk_div:u_clk_div|lcd_pclk was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: sys_clk was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: aud_bclk was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk was determined to be a clock but was found without an associated clock assignment.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u_pll_clk|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node pll_clk:u_pll_clk|altpll:altpll_component|pll_clk_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node sys_clk~input (placed in PIN E1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node lcd_top:u_lcd_top|clk_div:u_clk_div|lcd_pclk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node lcd_top:u_lcd_top|clk_div:u_clk_div|lcd_pclk~0
        Info (176357): Destination node lcd_pclk~output
Info (176353): Automatically promoted node wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node wm8978_ctrl:u_wm8978_ctrl|wm8978_config:u_wm8978_config|i2c_dri:u_i2c_dri|dri_clk~0
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7~0
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node sys_rst~input (placed in PIN M1 (CLK3, DIFFCLK_1n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset
Info (176353): Automatically promoted node fft_top:u_fft_top|fft_fifo_ctrl:u_fft_ctrl|fft_rst_n 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|lpp_count[0]
        Info (176357): Destination node fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|lpp_count[1]
        Info (176357): Destination node fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|lpp_count[2]
        Info (176357): Destination node fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|lpp_count[3]
        Info (176357): Destination node fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|lpp_count[4]
        Info (176357): Destination node fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|lpp_count[5]
        Info (176357): Destination node fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|lpp_count[6]
        Info (176357): Destination node fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|str_count_en
        Info (176357): Destination node fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_in_write_sgl_fft_131:writer|data_rdy_int
        Info (176357): Destination node fft_top:u_fft_top|fft:u_fft|asj_fft_sglstream_fft_131:asj_fft_sglstream_fft_131_inst|asj_fft_lpprdadr2gen_fft_131:\gen_radix_2_last_pass:gen_lpp_addr|en_i
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15064): PLL "pll_clk:u_pll_clk|altpll:altpll_component|pll_clk_altpll:auto_generated|pll1" output port clk[0] feeds output pin "aud_mclk~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:11
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:06
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:19
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 36% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 42% of the available device resources in the region that extends from location X23_Y0 to location X34_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:07
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 3.94 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:05
Info (144001): Generated suppressed messages file D:/fpga/fpga_prac/prac8/par/output_files/fftpga.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 12 warnings
    Info: Peak virtual memory: 5570 megabytes
    Info: Processing ended: Fri Jul 16 12:55:38 2021
    Info: Elapsed time: 00:01:04
    Info: Total CPU time (on all processors): 00:01:37


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/fpga/fpga_prac/prac8/par/output_files/fftpga.fit.smsg.


