 Address ; RegName ; Clk ; Rst ; Port ; Public ; Signal ; BitPos ; Default ; SW(R/W) ; HW(W) ; MCU(W) ; MISC ; Description 
 0x0000; EMAC_EX_CLKOUT_CONF; clk ; reset_n ;;;; [31:10]; 22'h0; RO ;;;;
;;;;;; reg_clk_out_dly_num; [9:8] ; 2'b0 ; R/W ;;;;
;;;;;; reg_clk_out_h_div_num; [7:4]; 4'h2 ; R/W ;;;;
;;;;;; reg_clk_out_div_num; [3:0]; 4'h4; R/W ;;;;
 0x0004; EMAC_EX_OSCCLK_CONF; clk ; reset_n ;;;; [31:25]; 7'h0; RO ;;;;
;;;;;; reg_osc_clk_sel; [24]; 1'd0; R/W ;;;;
;;;;;; reg_osc_h_div_num_100m; [23:18]; 6'd0; R/W ;;;;
;;;;;; reg_osc_div_num_100m; [17:12]; 6'd1; R/W ;;;;
;;;;;; reg_osc_h_div_num_10m; [11:6]; 6'd9; R/W ;;;;
;;;;;; reg_osc_div_num_10m; [5:0]; 6'd19; R/W ;;;;
 0x0008; EMAC_EX_CLK_CTRL; clk ; reset_n ;;;; [31:6]; 26'h0; RO ;;;;
;;;; Not;; reg_clk_en; [5]; 1'h0; R/W ;;;;
;;;;;; reg_mii_clk_rx_en; [4]; 1'h0; R/W ;;;;
;;;;;; reg_mii_clk_tx_en; [3]; 1'h0; R/W ;;;;
;;;;;; reg_rx_125_clk_en; [2]; 1'h0; R/W ;;;;
;;;;;; reg_int_osc_en; [1]; 1'h0; R/W ;;;;
;;;;;; reg_ext_osc_en; [0]; 1'h0; R/W ;;;;
 0x000c; EMAC_EX_PHYINF_CONF; clk ; reset_n ;;;; [31:21]; 11'h0; RO ;;;;
;;;;;; reg_tx_err_out_en; [20]; 1'd0; R/W ;;;;
;;;;;; reg_scr_smi_dly_rx_sync; [19]; 1'd0; R/W ;;;;
;;;;;; reg_pmt_ctrl_en; [18]; 1'd0; R/W ;;;;
;;;;;; reg_sbd_clk_gating_en; [17]; 1'b0 ; R/W ;;;;
;;;;;; reg_ss_mode; [16]; 1'b0 ; R/W ;;;;
;;;;;; reg_phy_intf_sel; [15:13]; 3'b0 ; R/W ;;;;
;;;;;; reg_revmii_phy_addr; [12:8]; 5'b0 ; R/W ;;;;
;;;;;; reg_core_phy_addr; [7:3] ; 5'b0 ; R/W ;;;;
;;;;;; reg_sbd_flowctrl; [2]; 1'b0 ; R/W ;;;;
;;;;;; reg_ext_revmii_rx_clk_sel; [1]; 1'h0; R/W ;;;;
;;;;;; reg_int_revmii_rx_clk_sel; [0]; 1'h0; R/W ;;;;
 0x0010; EMAC_PD_SEL; clk ; reset_n ;;;; [31:2]; 30'h0; RO ;;;;
;;;;;; reg_ram_pd_en; [1:0]; 1'd0; R/W ;;;;
0x00fc; EMAC_EX_DATE; clk; reset_n ; Not;; emac_ex_date; [31:0]; 32'h16042200; R/W ;;;;
