Timing Analyzer report for t1b_cd_fd
Sat Sep 21 12:11:03 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'cs_out'
 13. Slow 1200mV 85C Model Setup: 'counter[0]'
 14. Slow 1200mV 85C Model Setup: 'clk_1MHz'
 15. Slow 1200mV 85C Model Hold: 'clk_1MHz'
 16. Slow 1200mV 85C Model Hold: 'counter[0]'
 17. Slow 1200mV 85C Model Hold: 'cs_out'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'cs_out'
 26. Slow 1200mV 0C Model Setup: 'counter[0]'
 27. Slow 1200mV 0C Model Setup: 'clk_1MHz'
 28. Slow 1200mV 0C Model Hold: 'clk_1MHz'
 29. Slow 1200mV 0C Model Hold: 'counter[0]'
 30. Slow 1200mV 0C Model Hold: 'cs_out'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'cs_out'
 38. Fast 1200mV 0C Model Setup: 'clk_1MHz'
 39. Fast 1200mV 0C Model Setup: 'counter[0]'
 40. Fast 1200mV 0C Model Hold: 'counter[0]'
 41. Fast 1200mV 0C Model Hold: 'clk_1MHz'
 42. Fast 1200mV 0C Model Hold: 'cs_out'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths Summary
 55. Clock Status Summary
 56. Unconstrained Output Ports
 57. Unconstrained Output Ports
 58. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; t1b_cd_fd                                           ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.0%      ;
;     Processor 3            ;   1.2%      ;
;     Processor 4            ;   0.8%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; clk_1MHz   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_1MHz }   ;
; counter[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { counter[0] } ;
; cs_out     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cs_out }     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 294.64 MHz ; 294.64 MHz      ; counter[0] ;                                                               ;
; 296.74 MHz ; 250.0 MHz       ; clk_1MHz   ; limit due to minimum period restriction (max I/O toggle rate) ;
; 591.72 MHz ; 250.0 MHz       ; cs_out     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; cs_out     ; -2.629 ; -15.774       ;
; counter[0] ; -2.394 ; -14.072       ;
; clk_1MHz   ; -2.370 ; -20.728       ;
+------------+--------+---------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; clk_1MHz   ; 0.284 ; 0.000         ;
; counter[0] ; 0.423 ; 0.000         ;
; cs_out     ; 0.575 ; 0.000         ;
+------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------+--------+-----------------------------+
; Clock      ; Slack  ; End Point TNS               ;
+------------+--------+-----------------------------+
; clk_1MHz   ; -3.000 ; -14.000                     ;
; cs_out     ; -3.000 ; -9.000                      ;
; counter[0] ; 0.414  ; 0.000                       ;
+------------+--------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'cs_out'                                                                                ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -2.629 ; counter[5]        ; counter_cs_out[5] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.126     ; 3.488      ;
; -2.629 ; counter[5]        ; counter_cs_out[0] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.126     ; 3.488      ;
; -2.629 ; counter[5]        ; counter_cs_out[1] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.126     ; 3.488      ;
; -2.629 ; counter[5]        ; counter_cs_out[2] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.126     ; 3.488      ;
; -2.629 ; counter[5]        ; counter_cs_out[3] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.126     ; 3.488      ;
; -2.629 ; counter[5]        ; counter_cs_out[4] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.126     ; 3.488      ;
; -2.467 ; counter[4]        ; counter_cs_out[5] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.083     ; 3.369      ;
; -2.467 ; counter[4]        ; counter_cs_out[0] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.083     ; 3.369      ;
; -2.467 ; counter[4]        ; counter_cs_out[1] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.083     ; 3.369      ;
; -2.467 ; counter[4]        ; counter_cs_out[2] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.083     ; 3.369      ;
; -2.467 ; counter[4]        ; counter_cs_out[3] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.083     ; 3.369      ;
; -2.467 ; counter[4]        ; counter_cs_out[4] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.083     ; 3.369      ;
; -2.212 ; counter[7]        ; counter_cs_out[5] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.083     ; 3.114      ;
; -2.212 ; counter[7]        ; counter_cs_out[0] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.083     ; 3.114      ;
; -2.212 ; counter[7]        ; counter_cs_out[1] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.083     ; 3.114      ;
; -2.212 ; counter[7]        ; counter_cs_out[2] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.083     ; 3.114      ;
; -2.212 ; counter[7]        ; counter_cs_out[3] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.083     ; 3.114      ;
; -2.212 ; counter[7]        ; counter_cs_out[4] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.083     ; 3.114      ;
; -2.183 ; counter[2]        ; counter_cs_out[5] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.126     ; 3.042      ;
; -2.183 ; counter[2]        ; counter_cs_out[0] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.126     ; 3.042      ;
; -2.183 ; counter[2]        ; counter_cs_out[1] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.126     ; 3.042      ;
; -2.183 ; counter[2]        ; counter_cs_out[2] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.126     ; 3.042      ;
; -2.183 ; counter[2]        ; counter_cs_out[3] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.126     ; 3.042      ;
; -2.183 ; counter[2]        ; counter_cs_out[4] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.126     ; 3.042      ;
; -2.177 ; counter[6]        ; counter_cs_out[5] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.126     ; 3.036      ;
; -2.177 ; counter[6]        ; counter_cs_out[0] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.126     ; 3.036      ;
; -2.177 ; counter[6]        ; counter_cs_out[1] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.126     ; 3.036      ;
; -2.177 ; counter[6]        ; counter_cs_out[2] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.126     ; 3.036      ;
; -2.177 ; counter[6]        ; counter_cs_out[3] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.126     ; 3.036      ;
; -2.177 ; counter[6]        ; counter_cs_out[4] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.126     ; 3.036      ;
; -2.121 ; counter[1]        ; counter_cs_out[5] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.126     ; 2.980      ;
; -2.121 ; counter[1]        ; counter_cs_out[0] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.126     ; 2.980      ;
; -2.121 ; counter[1]        ; counter_cs_out[1] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.126     ; 2.980      ;
; -2.121 ; counter[1]        ; counter_cs_out[2] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.126     ; 2.980      ;
; -2.121 ; counter[1]        ; counter_cs_out[3] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.126     ; 2.980      ;
; -2.121 ; counter[1]        ; counter_cs_out[4] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.126     ; 2.980      ;
; -2.100 ; counter[3]        ; counter_cs_out[5] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.126     ; 2.959      ;
; -2.100 ; counter[3]        ; counter_cs_out[0] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.126     ; 2.959      ;
; -2.100 ; counter[3]        ; counter_cs_out[1] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.126     ; 2.959      ;
; -2.100 ; counter[3]        ; counter_cs_out[2] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.126     ; 2.959      ;
; -2.100 ; counter[3]        ; counter_cs_out[3] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.126     ; 2.959      ;
; -2.100 ; counter[3]        ; counter_cs_out[4] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.126     ; 2.959      ;
; -2.091 ; counter[8]        ; counter_cs_out[5] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.083     ; 2.993      ;
; -2.091 ; counter[8]        ; counter_cs_out[0] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.083     ; 2.993      ;
; -2.091 ; counter[8]        ; counter_cs_out[1] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.083     ; 2.993      ;
; -2.091 ; counter[8]        ; counter_cs_out[2] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.083     ; 2.993      ;
; -2.091 ; counter[8]        ; counter_cs_out[3] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.083     ; 2.993      ;
; -2.091 ; counter[8]        ; counter_cs_out[4] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.083     ; 2.993      ;
; -0.748 ; counter[0]        ; counter_cs_out[5] ; counter[0]   ; cs_out      ; 0.500        ; 1.733      ; 3.165      ;
; -0.748 ; counter[0]        ; counter_cs_out[0] ; counter[0]   ; cs_out      ; 0.500        ; 1.733      ; 3.165      ;
; -0.748 ; counter[0]        ; counter_cs_out[1] ; counter[0]   ; cs_out      ; 0.500        ; 1.733      ; 3.165      ;
; -0.748 ; counter[0]        ; counter_cs_out[2] ; counter[0]   ; cs_out      ; 0.500        ; 1.733      ; 3.165      ;
; -0.748 ; counter[0]        ; counter_cs_out[3] ; counter[0]   ; cs_out      ; 0.500        ; 1.733      ; 3.165      ;
; -0.748 ; counter[0]        ; counter_cs_out[4] ; counter[0]   ; cs_out      ; 0.500        ; 1.733      ; 3.165      ;
; -0.690 ; counter_cs_out[1] ; counter_cs_out[4] ; cs_out       ; cs_out      ; 1.000        ; -0.041     ; 1.664      ;
; -0.688 ; counter_cs_out[0] ; counter_cs_out[5] ; cs_out       ; cs_out      ; 1.000        ; -0.041     ; 1.662      ;
; -0.684 ; counter_cs_out[1] ; counter_cs_out[5] ; cs_out       ; cs_out      ; 1.000        ; -0.041     ; 1.658      ;
; -0.612 ; counter_cs_out[0] ; counter_cs_out[4] ; cs_out       ; cs_out      ; 1.000        ; -0.041     ; 1.586      ;
; -0.574 ; counter_cs_out[1] ; counter_cs_out[2] ; cs_out       ; cs_out      ; 1.000        ; -0.041     ; 1.548      ;
; -0.572 ; counter_cs_out[0] ; counter_cs_out[3] ; cs_out       ; cs_out      ; 1.000        ; -0.041     ; 1.546      ;
; -0.568 ; counter_cs_out[1] ; counter_cs_out[3] ; cs_out       ; cs_out      ; 1.000        ; -0.041     ; 1.542      ;
; -0.563 ; counter_cs_out[2] ; counter_cs_out[5] ; cs_out       ; cs_out      ; 1.000        ; -0.041     ; 1.537      ;
; -0.553 ; counter_cs_out[3] ; counter_cs_out[4] ; cs_out       ; cs_out      ; 1.000        ; -0.041     ; 1.527      ;
; -0.547 ; counter_cs_out[3] ; counter_cs_out[5] ; cs_out       ; cs_out      ; 1.000        ; -0.041     ; 1.521      ;
; -0.496 ; counter_cs_out[0] ; counter_cs_out[2] ; cs_out       ; cs_out      ; 1.000        ; -0.041     ; 1.470      ;
; -0.483 ; counter_cs_out[2] ; counter_cs_out[4] ; cs_out       ; cs_out      ; 1.000        ; -0.041     ; 1.457      ;
; -0.456 ; counter_cs_out[0] ; counter_cs_out[1] ; cs_out       ; cs_out      ; 1.000        ; -0.041     ; 1.430      ;
; -0.455 ; counter_cs_out[4] ; counter_cs_out[5] ; cs_out       ; cs_out      ; 1.000        ; -0.041     ; 1.429      ;
; -0.447 ; counter_cs_out[2] ; counter_cs_out[3] ; cs_out       ; cs_out      ; 1.000        ; -0.041     ; 1.421      ;
; -0.172 ; counter[0]        ; counter_cs_out[5] ; counter[0]   ; cs_out      ; 1.000        ; 1.733      ; 3.089      ;
; -0.172 ; counter[0]        ; counter_cs_out[0] ; counter[0]   ; cs_out      ; 1.000        ; 1.733      ; 3.089      ;
; -0.172 ; counter[0]        ; counter_cs_out[1] ; counter[0]   ; cs_out      ; 1.000        ; 1.733      ; 3.089      ;
; -0.172 ; counter[0]        ; counter_cs_out[2] ; counter[0]   ; cs_out      ; 1.000        ; 1.733      ; 3.089      ;
; -0.172 ; counter[0]        ; counter_cs_out[3] ; counter[0]   ; cs_out      ; 1.000        ; 1.733      ; 3.089      ;
; -0.172 ; counter[0]        ; counter_cs_out[4] ; counter[0]   ; cs_out      ; 1.000        ; 1.733      ; 3.089      ;
; -0.061 ; counter_cs_out[0] ; counter_cs_out[0] ; cs_out       ; cs_out      ; 1.000        ; -0.038     ; 1.038      ;
; -0.058 ; counter_cs_out[4] ; counter_cs_out[4] ; cs_out       ; cs_out      ; 1.000        ; -0.038     ; 1.035      ;
; -0.048 ; counter_cs_out[2] ; counter_cs_out[2] ; cs_out       ; cs_out      ; 1.000        ; -0.038     ; 1.025      ;
; -0.036 ; counter_cs_out[1] ; counter_cs_out[1] ; cs_out       ; cs_out      ; 1.000        ; -0.038     ; 1.013      ;
; -0.015 ; counter_cs_out[3] ; counter_cs_out[3] ; cs_out       ; cs_out      ; 1.000        ; -0.038     ; 0.992      ;
; 0.108  ; counter_cs_out[5] ; counter_cs_out[5] ; cs_out       ; cs_out      ; 1.000        ; -0.038     ; 0.869      ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'counter[0]'                                                                          ;
+--------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+
; -2.394 ; save_reg2[0]      ; color[1]$latch  ; counter[0]   ; counter[0]  ; 1.000        ; 1.241      ; 3.855      ;
; -2.288 ; save_reg2[2]      ; color[1]$latch  ; counter[0]   ; counter[0]  ; 1.000        ; 1.238      ; 3.746      ;
; -2.169 ; save_reg2[4]      ; color[1]$latch  ; counter[0]   ; counter[0]  ; 1.000        ; 1.242      ; 3.631      ;
; -2.169 ; save_reg2[1]      ; color[1]$latch  ; counter[0]   ; counter[0]  ; 1.000        ; 1.148      ; 3.537      ;
; -2.155 ; counter_cs_out[2] ; color[1]$latch  ; cs_out       ; counter[0]  ; 1.000        ; 1.554      ; 3.919      ;
; -2.154 ; counter_cs_out[1] ; color[1]$latch  ; cs_out       ; counter[0]  ; 1.000        ; 1.554      ; 3.918      ;
; -2.129 ; counter_cs_out[0] ; color[1]$latch  ; cs_out       ; counter[0]  ; 1.000        ; 1.554      ; 3.893      ;
; -2.128 ; save_reg2[3]      ; color[1]$latch  ; counter[0]   ; counter[0]  ; 1.000        ; 1.243      ; 3.591      ;
; -2.030 ; save_reg2[0]      ; max_color[0]    ; counter[0]   ; counter[0]  ; 1.000        ; 1.785      ; 4.046      ;
; -2.027 ; save_reg2[0]      ; color[0]$latch  ; counter[0]   ; counter[0]  ; 1.000        ; 1.374      ; 3.787      ;
; -2.019 ; counter_cs_out[3] ; color[1]$latch  ; cs_out       ; counter[0]  ; 1.000        ; 1.554      ; 3.783      ;
; -1.924 ; save_reg2[2]      ; max_color[0]    ; counter[0]   ; counter[0]  ; 1.000        ; 1.782      ; 3.937      ;
; -1.921 ; save_reg2[2]      ; color[0]$latch  ; counter[0]   ; counter[0]  ; 1.000        ; 1.371      ; 3.678      ;
; -1.899 ; counter_cs_out[4] ; color[1]$latch  ; cs_out       ; counter[0]  ; 1.000        ; 1.554      ; 3.663      ;
; -1.869 ; max_color[1]      ; color[1]$latch  ; counter[0]   ; counter[0]  ; 1.000        ; -0.705     ; 1.384      ;
; -1.818 ; save_reg2[1]      ; color[0]$latch  ; counter[0]   ; counter[0]  ; 1.000        ; 1.281      ; 3.485      ;
; -1.816 ; save_reg2[1]      ; max_color[0]    ; counter[0]   ; counter[0]  ; 1.000        ; 1.692      ; 3.739      ;
; -1.805 ; save_reg2[4]      ; max_color[0]    ; counter[0]   ; counter[0]  ; 1.000        ; 1.786      ; 3.822      ;
; -1.803 ; counter_cs_out[1] ; color[0]$latch  ; cs_out       ; counter[0]  ; 1.000        ; 1.687      ; 3.866      ;
; -1.802 ; save_reg2[4]      ; color[0]$latch  ; counter[0]   ; counter[0]  ; 1.000        ; 1.375      ; 3.563      ;
; -1.788 ; counter_cs_out[2] ; color[0]$latch  ; cs_out       ; counter[0]  ; 1.000        ; 1.687      ; 3.851      ;
; -1.786 ; counter_cs_out[1] ; max_color[0]    ; cs_out       ; counter[0]  ; 1.000        ; 2.113      ; 4.120      ;
; -1.777 ; save_reg2[3]      ; color[0]$latch  ; counter[0]   ; counter[0]  ; 1.000        ; 1.376      ; 3.539      ;
; -1.776 ; counter_cs_out[2] ; max_color[0]    ; cs_out       ; counter[0]  ; 1.000        ; 2.113      ; 4.110      ;
; -1.775 ; save_reg2[3]      ; max_color[0]    ; counter[0]   ; counter[0]  ; 1.000        ; 1.787      ; 3.793      ;
; -1.762 ; counter_cs_out[0] ; color[0]$latch  ; cs_out       ; counter[0]  ; 1.000        ; 1.687      ; 3.825      ;
; -1.750 ; counter_cs_out[0] ; max_color[0]    ; cs_out       ; counter[0]  ; 1.000        ; 2.113      ; 4.084      ;
; -1.674 ; counter_cs_out[5] ; color[1]$latch  ; cs_out       ; counter[0]  ; 1.000        ; 1.554      ; 3.438      ;
; -1.668 ; counter_cs_out[3] ; color[0]$latch  ; cs_out       ; counter[0]  ; 1.000        ; 1.687      ; 3.731      ;
; -1.664 ; save_reg2[5]      ; color[1]$latch  ; counter[0]   ; counter[0]  ; 1.000        ; 1.242      ; 3.126      ;
; -1.651 ; counter_cs_out[3] ; max_color[0]    ; cs_out       ; counter[0]  ; 1.000        ; 2.113      ; 3.985      ;
; -1.532 ; counter_cs_out[4] ; color[0]$latch  ; cs_out       ; counter[0]  ; 1.000        ; 1.687      ; 3.595      ;
; -1.520 ; counter_cs_out[4] ; max_color[0]    ; cs_out       ; counter[0]  ; 1.000        ; 2.113      ; 3.854      ;
; -1.520 ; max_color[0]      ; color[0]$latch  ; counter[0]   ; counter[0]  ; 1.000        ; -0.573     ; 1.333      ;
; -1.384 ; state[0]          ; filter[0]$latch ; clk_1MHz     ; counter[0]  ; 1.000        ; 1.670      ; 3.150      ;
; -1.322 ; counter_cs_out[5] ; color[0]$latch  ; cs_out       ; counter[0]  ; 1.000        ; 1.687      ; 3.385      ;
; -1.313 ; save_reg2[5]      ; color[0]$latch  ; counter[0]   ; counter[0]  ; 1.000        ; 1.375      ; 3.074      ;
; -1.311 ; save_reg2[5]      ; max_color[0]    ; counter[0]   ; counter[0]  ; 1.000        ; 1.786      ; 3.328      ;
; -1.215 ; state[1]          ; filter[1]$latch ; clk_1MHz     ; counter[0]  ; 1.000        ; 1.671      ; 2.980      ;
; -1.155 ; state[0]          ; max_color[1]    ; clk_1MHz     ; counter[0]  ; 1.000        ; 2.090      ; 3.464      ;
; -1.133 ; counter_cs_out[5] ; max_color[0]    ; cs_out       ; counter[0]  ; 1.000        ; 2.113      ; 3.467      ;
; -0.784 ; counter_cs_out[1] ; save_reg2[1]    ; cs_out       ; counter[0]  ; 1.000        ; 0.289      ; 1.274      ;
; -0.749 ; counter_cs_out[0] ; save_reg2[0]    ; cs_out       ; counter[0]  ; 1.000        ; 0.200      ; 1.141      ;
; -0.737 ; counter_cs_out[4] ; save_reg2[4]    ; cs_out       ; counter[0]  ; 1.000        ; 0.199      ; 1.134      ;
; -0.731 ; state[0]          ; max_color[0]    ; clk_1MHz     ; counter[0]  ; 1.000        ; 2.091      ; 3.043      ;
; -0.707 ; counter_cs_out[2] ; save_reg2[2]    ; cs_out       ; counter[0]  ; 1.000        ; 0.204      ; 1.112      ;
; -0.458 ; counter_cs_out[3] ; save_reg2[3]    ; cs_out       ; counter[0]  ; 1.000        ; 0.199      ; 1.015      ;
; -0.432 ; counter_cs_out[5] ; save_reg2[5]    ; cs_out       ; counter[0]  ; 1.000        ; 0.200      ; 0.987      ;
+--------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_1MHz'                                                                ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; -2.370 ; counter[6] ; state[1]   ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.089     ; 3.296      ;
; -2.369 ; counter[6] ; state[0]   ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.089     ; 3.295      ;
; -2.362 ; counter[1] ; state[1]   ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.089     ; 3.288      ;
; -2.361 ; counter[1] ; state[0]   ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.089     ; 3.287      ;
; -2.298 ; counter[2] ; state[1]   ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.089     ; 3.224      ;
; -2.297 ; counter[2] ; state[0]   ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.089     ; 3.223      ;
; -2.160 ; counter[3] ; state[1]   ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.089     ; 3.086      ;
; -2.159 ; counter[3] ; state[0]   ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.089     ; 3.085      ;
; -2.100 ; counter[5] ; state[1]   ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.089     ; 3.026      ;
; -2.099 ; counter[5] ; state[0]   ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.089     ; 3.025      ;
; -2.085 ; counter[4] ; state[1]   ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.046     ; 3.054      ;
; -2.084 ; counter[4] ; state[0]   ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.046     ; 3.053      ;
; -2.024 ; counter[2] ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.104     ; 2.935      ;
; -2.023 ; counter[2] ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.042     ; 2.996      ;
; -1.993 ; counter[2] ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.042     ; 2.966      ;
; -1.971 ; counter[4] ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.019     ; 2.967      ;
; -1.963 ; counter[4] ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.042     ; 2.936      ;
; -1.941 ; counter[1] ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.104     ; 2.852      ;
; -1.940 ; counter[1] ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.042     ; 2.913      ;
; -1.910 ; counter[1] ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.042     ; 2.883      ;
; -1.909 ; counter[1] ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.104     ; 2.820      ;
; -1.908 ; counter[2] ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.042     ; 2.881      ;
; -1.907 ; counter[1] ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.042     ; 2.880      ;
; -1.889 ; counter[5] ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.104     ; 2.800      ;
; -1.887 ; counter[5] ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.104     ; 2.798      ;
; -1.886 ; counter[4] ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.019     ; 2.882      ;
; -1.885 ; counter[5] ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.104     ; 2.796      ;
; -1.870 ; counter[2] ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.104     ; 2.781      ;
; -1.849 ; counter[1] ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.104     ; 2.760      ;
; -1.837 ; counter[4] ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.042     ; 2.810      ;
; -1.835 ; counter[4] ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.042     ; 2.808      ;
; -1.829 ; counter[5] ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.042     ; 2.802      ;
; -1.825 ; counter[5] ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.042     ; 2.798      ;
; -1.825 ; counter[3] ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.104     ; 2.736      ;
; -1.825 ; counter[5] ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.042     ; 2.798      ;
; -1.824 ; counter[2] ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.104     ; 2.735      ;
; -1.817 ; counter[4] ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.019     ; 2.813      ;
; -1.802 ; counter[1] ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.042     ; 2.775      ;
; -1.794 ; counter[3] ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.042     ; 2.767      ;
; -1.794 ; counter[3] ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.104     ; 2.705      ;
; -1.792 ; counter[3] ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.042     ; 2.765      ;
; -1.791 ; counter[6] ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.104     ; 2.702      ;
; -1.734 ; counter[3] ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.104     ; 2.645      ;
; -1.712 ; counter[7] ; state[1]   ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.046     ; 2.681      ;
; -1.711 ; counter[7] ; state[0]   ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.046     ; 2.680      ;
; -1.683 ; counter[8] ; state[1]   ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.046     ; 2.652      ;
; -1.682 ; counter[8] ; state[0]   ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.046     ; 2.651      ;
; -1.621 ; counter[7] ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.042     ; 2.594      ;
; -1.591 ; counter[6] ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.104     ; 2.502      ;
; -1.522 ; counter[1] ; counter[1] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.042     ; 2.495      ;
; -1.458 ; counter[3] ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.042     ; 2.431      ;
; -1.404 ; counter[2] ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.042     ; 2.377      ;
; -1.349 ; counter[7] ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.042     ; 2.322      ;
; -1.262 ; counter[6] ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.042     ; 2.235      ;
; -0.983 ; counter[0] ; counter[3] ; counter[0]   ; clk_1MHz    ; 0.500        ; 1.781      ; 3.448      ;
; -0.964 ; counter[0] ; counter[7] ; counter[0]   ; clk_1MHz    ; 0.500        ; 1.739      ; 3.387      ;
; -0.953 ; counter[0] ; counter[5] ; counter[0]   ; clk_1MHz    ; 0.500        ; 1.781      ; 3.418      ;
; -0.931 ; counter[0] ; counter[1] ; counter[0]   ; clk_1MHz    ; 0.500        ; 1.781      ; 3.396      ;
; -0.900 ; state[0]   ; counter[0] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.034     ; 1.881      ;
; -0.900 ; state[0]   ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.034     ; 1.881      ;
; -0.900 ; state[0]   ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.034     ; 1.881      ;
; -0.900 ; state[0]   ; counter[1] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.034     ; 1.881      ;
; -0.900 ; state[0]   ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.034     ; 1.881      ;
; -0.900 ; state[0]   ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.034     ; 1.881      ;
; -0.891 ; counter[8] ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.042     ; 1.864      ;
; -0.868 ; counter[0] ; counter[6] ; counter[0]   ; clk_1MHz    ; 0.500        ; 1.781      ; 3.333      ;
; -0.855 ; state[0]   ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.076     ; 1.794      ;
; -0.855 ; state[0]   ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.076     ; 1.794      ;
; -0.855 ; state[0]   ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.076     ; 1.794      ;
; -0.810 ; counter[0] ; counter[4] ; counter[0]   ; clk_1MHz    ; 0.500        ; 1.739      ; 3.233      ;
; -0.764 ; counter[0] ; counter[8] ; counter[0]   ; clk_1MHz    ; 0.500        ; 1.739      ; 3.187      ;
; -0.761 ; state[1]   ; counter[0] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.034     ; 1.742      ;
; -0.761 ; state[1]   ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.034     ; 1.742      ;
; -0.761 ; state[1]   ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.034     ; 1.742      ;
; -0.761 ; state[1]   ; counter[1] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.034     ; 1.742      ;
; -0.761 ; state[1]   ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.034     ; 1.742      ;
; -0.761 ; state[1]   ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.034     ; 1.742      ;
; -0.747 ; counter[6] ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.104     ; 1.658      ;
; -0.736 ; counter[0] ; counter[2] ; counter[0]   ; clk_1MHz    ; 0.500        ; 1.781      ; 3.201      ;
; -0.734 ; counter[7] ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.019     ; 1.730      ;
; -0.734 ; counter[7] ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.019     ; 1.730      ;
; -0.733 ; counter[7] ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.019     ; 1.729      ;
; -0.716 ; state[1]   ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.076     ; 1.655      ;
; -0.716 ; state[1]   ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.076     ; 1.655      ;
; -0.716 ; state[1]   ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.076     ; 1.655      ;
; -0.623 ; counter[0] ; counter[0] ; counter[0]   ; clk_1MHz    ; 0.500        ; 1.781      ; 3.088      ;
; -0.613 ; counter[8] ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.019     ; 1.609      ;
; -0.613 ; counter[8] ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.019     ; 1.609      ;
; -0.612 ; counter[8] ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.019     ; 1.608      ;
; -0.578 ; counter[6] ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.042     ; 1.551      ;
; -0.452 ; counter[0] ; state[1]   ; counter[0]   ; clk_1MHz    ; 0.500        ; 1.754      ; 2.890      ;
; -0.451 ; counter[0] ; state[0]   ; counter[0]   ; clk_1MHz    ; 0.500        ; 1.754      ; 2.889      ;
; -0.383 ; counter[3] ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.042     ; 1.356      ;
; -0.310 ; counter[8] ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.042     ; 1.283      ;
; -0.310 ; counter[6] ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.042     ; 1.283      ;
; -0.239 ; counter[7] ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.042     ; 1.212      ;
; -0.235 ; counter[0] ; counter[6] ; counter[0]   ; clk_1MHz    ; 1.000        ; 1.781      ; 3.200      ;
; -0.217 ; counter[0] ; counter[4] ; counter[0]   ; clk_1MHz    ; 1.000        ; 1.739      ; 3.140      ;
; -0.199 ; counter[0] ; counter[7] ; counter[0]   ; clk_1MHz    ; 1.000        ; 1.739      ; 3.122      ;
; -0.196 ; counter[0] ; counter[3] ; counter[0]   ; clk_1MHz    ; 1.000        ; 1.781      ; 3.161      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_1MHz'                                                                ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; 0.284 ; counter[0] ; counter[6] ; counter[0]   ; clk_1MHz    ; 0.000        ; 1.859      ; 2.529      ;
; 0.285 ; counter[0] ; counter[2] ; counter[0]   ; clk_1MHz    ; 0.000        ; 1.859      ; 2.530      ;
; 0.288 ; counter[0] ; counter[5] ; counter[0]   ; clk_1MHz    ; 0.000        ; 1.859      ; 2.533      ;
; 0.326 ; counter[0] ; counter[8] ; counter[0]   ; clk_1MHz    ; 0.000        ; 1.816      ; 2.528      ;
; 0.328 ; counter[0] ; counter[4] ; counter[0]   ; clk_1MHz    ; 0.000        ; 1.816      ; 2.530      ;
; 0.329 ; counter[0] ; counter[7] ; counter[0]   ; clk_1MHz    ; 0.000        ; 1.816      ; 2.531      ;
; 0.382 ; state[0]   ; state[0]   ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; state[1]   ; state[1]   ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.038      ; 0.577      ;
; 0.469 ; counter[0] ; state[0]   ; counter[0]   ; clk_1MHz    ; 0.000        ; 1.831      ; 2.686      ;
; 0.481 ; counter[0] ; state[1]   ; counter[0]   ; clk_1MHz    ; 0.000        ; 1.831      ; 2.698      ;
; 0.507 ; counter[0] ; counter[0] ; counter[0]   ; clk_1MHz    ; 0.000        ; 1.859      ; 2.752      ;
; 0.603 ; counter[0] ; counter[3] ; counter[0]   ; clk_1MHz    ; 0.000        ; 1.859      ; 2.848      ;
; 0.622 ; counter[0] ; counter[1] ; counter[0]   ; clk_1MHz    ; 0.000        ; 1.859      ; 2.867      ;
; 0.623 ; state[0]   ; state[1]   ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.041      ; 0.821      ;
; 0.709 ; state[1]   ; state[0]   ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.041      ; 0.907      ;
; 0.751 ; counter[3] ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.042      ; 0.950      ;
; 0.788 ; counter[8] ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.042      ; 0.987      ;
; 0.790 ; counter[8] ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.042      ; 0.989      ;
; 0.794 ; counter[0] ; counter[5] ; counter[0]   ; clk_1MHz    ; -0.500       ; 1.859      ; 2.539      ;
; 0.794 ; counter[0] ; counter[2] ; counter[0]   ; clk_1MHz    ; -0.500       ; 1.859      ; 2.539      ;
; 0.795 ; counter[0] ; counter[6] ; counter[0]   ; clk_1MHz    ; -0.500       ; 1.859      ; 2.540      ;
; 0.833 ; counter[0] ; counter[4] ; counter[0]   ; clk_1MHz    ; -0.500       ; 1.816      ; 2.535      ;
; 0.835 ; counter[0] ; counter[7] ; counter[0]   ; clk_1MHz    ; -0.500       ; 1.816      ; 2.537      ;
; 0.835 ; counter[0] ; counter[8] ; counter[0]   ; clk_1MHz    ; -0.500       ; 1.816      ; 2.537      ;
; 0.856 ; counter[2] ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.042      ; 1.055      ;
; 0.909 ; counter[7] ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.042      ; 1.108      ;
; 0.911 ; counter[7] ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.042      ; 1.110      ;
; 0.954 ; counter[6] ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.042      ; 1.153      ;
; 0.959 ; counter[1] ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.042      ; 1.158      ;
; 1.008 ; counter[3] ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.042      ; 1.207      ;
; 1.008 ; counter[3] ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.042      ; 1.207      ;
; 1.014 ; counter[8] ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.042      ; 1.213      ;
; 1.044 ; counter[0] ; state[0]   ; counter[0]   ; clk_1MHz    ; -0.500       ; 1.831      ; 2.761      ;
; 1.045 ; counter[0] ; state[1]   ; counter[0]   ; clk_1MHz    ; -0.500       ; 1.831      ; 2.762      ;
; 1.055 ; counter[3] ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.019      ; 1.231      ;
; 1.069 ; counter[0] ; counter[0] ; counter[0]   ; clk_1MHz    ; -0.500       ; 1.859      ; 2.814      ;
; 1.113 ; counter[2] ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.042      ; 1.312      ;
; 1.113 ; counter[2] ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.042      ; 1.312      ;
; 1.135 ; counter[7] ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.042      ; 1.334      ;
; 1.135 ; counter[3] ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.019      ; 1.311      ;
; 1.135 ; counter[3] ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.019      ; 1.311      ;
; 1.160 ; counter[2] ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.019      ; 1.336      ;
; 1.216 ; counter[0] ; counter[1] ; counter[0]   ; clk_1MHz    ; -0.500       ; 1.859      ; 2.961      ;
; 1.224 ; counter[0] ; counter[3] ; counter[0]   ; clk_1MHz    ; -0.500       ; 1.859      ; 2.969      ;
; 1.228 ; counter[6] ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.042      ; 1.427      ;
; 1.229 ; counter[6] ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.042      ; 1.428      ;
; 1.233 ; counter[1] ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.042      ; 1.432      ;
; 1.234 ; counter[1] ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.042      ; 1.433      ;
; 1.235 ; counter[8] ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.104      ; 1.496      ;
; 1.235 ; counter[8] ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.104      ; 1.496      ;
; 1.236 ; counter[8] ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.104      ; 1.497      ;
; 1.240 ; counter[2] ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.019      ; 1.416      ;
; 1.240 ; counter[2] ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.019      ; 1.416      ;
; 1.294 ; counter[6] ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.019      ; 1.470      ;
; 1.299 ; counter[1] ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.019      ; 1.475      ;
; 1.356 ; counter[7] ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.104      ; 1.617      ;
; 1.356 ; counter[7] ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.104      ; 1.617      ;
; 1.357 ; counter[7] ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.104      ; 1.618      ;
; 1.383 ; counter[6] ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.019      ; 1.559      ;
; 1.386 ; counter[6] ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.019      ; 1.562      ;
; 1.388 ; counter[1] ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.019      ; 1.564      ;
; 1.391 ; counter[1] ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.019      ; 1.567      ;
; 1.402 ; state[1]   ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.046      ; 1.605      ;
; 1.402 ; state[1]   ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.046      ; 1.605      ;
; 1.402 ; state[1]   ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.046      ; 1.605      ;
; 1.461 ; state[1]   ; counter[0] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.089      ; 1.707      ;
; 1.461 ; state[1]   ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.089      ; 1.707      ;
; 1.461 ; state[1]   ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.089      ; 1.707      ;
; 1.461 ; state[1]   ; counter[1] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.089      ; 1.707      ;
; 1.461 ; state[1]   ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.089      ; 1.707      ;
; 1.461 ; state[1]   ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.089      ; 1.707      ;
; 1.470 ; state[0]   ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.046      ; 1.673      ;
; 1.470 ; state[0]   ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.046      ; 1.673      ;
; 1.470 ; state[0]   ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.046      ; 1.673      ;
; 1.529 ; state[0]   ; counter[0] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.089      ; 1.775      ;
; 1.529 ; state[0]   ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.089      ; 1.775      ;
; 1.529 ; state[0]   ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.089      ; 1.775      ;
; 1.529 ; state[0]   ; counter[1] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.089      ; 1.775      ;
; 1.529 ; state[0]   ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.089      ; 1.775      ;
; 1.529 ; state[0]   ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.089      ; 1.775      ;
; 1.851 ; counter[5] ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.042      ; 2.050      ;
; 1.926 ; counter[3] ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.042      ; 2.125      ;
; 1.965 ; counter[4] ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.042      ; 2.164      ;
; 1.967 ; counter[5] ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.019      ; 2.143      ;
; 2.026 ; counter[5] ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.019      ; 2.202      ;
; 2.050 ; counter[1] ; counter[1] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.042      ; 2.249      ;
; 2.053 ; counter[5] ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.042      ; 2.252      ;
; 2.178 ; counter[4] ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.042      ; 2.377      ;
; 2.198 ; counter[2] ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.042      ; 2.397      ;
; 2.201 ; counter[4] ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.104      ; 2.462      ;
; 2.210 ; counter[8] ; state[0]   ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.076      ; 2.443      ;
; 2.214 ; counter[1] ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.042      ; 2.413      ;
; 2.222 ; counter[8] ; state[1]   ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.076      ; 2.455      ;
; 2.224 ; counter[7] ; state[0]   ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.076      ; 2.457      ;
; 2.225 ; counter[4] ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.104      ; 2.486      ;
; 2.236 ; counter[7] ; state[1]   ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.076      ; 2.469      ;
; 2.237 ; counter[4] ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.042      ; 2.436      ;
; 2.405 ; counter[4] ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.104      ; 2.666      ;
; 2.470 ; counter[5] ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.042      ; 2.669      ;
; 2.489 ; counter[5] ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.019      ; 2.665      ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'counter[0]'                                                                          ;
+-------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.423 ; counter_cs_out[5] ; save_reg2[5]    ; cs_out       ; counter[0]  ; 0.000        ; 0.423      ; 0.876      ;
; 0.453 ; counter_cs_out[3] ; save_reg2[3]    ; cs_out       ; counter[0]  ; 0.000        ; 0.422      ; 0.905      ;
; 0.472 ; state[0]          ; max_color[0]    ; clk_1MHz     ; counter[0]  ; 0.000        ; 2.335      ; 2.837      ;
; 0.569 ; counter_cs_out[2] ; save_reg2[2]    ; cs_out       ; counter[0]  ; 0.000        ; 0.427      ; 1.026      ;
; 0.592 ; counter_cs_out[4] ; save_reg2[4]    ; cs_out       ; counter[0]  ; 0.000        ; 0.423      ; 1.045      ;
; 0.595 ; counter_cs_out[0] ; save_reg2[0]    ; cs_out       ; counter[0]  ; 0.000        ; 0.424      ; 1.049      ;
; 0.614 ; counter_cs_out[1] ; save_reg2[1]    ; cs_out       ; counter[0]  ; 0.000        ; 0.517      ; 1.161      ;
; 0.736 ; state[0]          ; max_color[1]    ; clk_1MHz     ; counter[0]  ; 0.000        ; 2.334      ; 3.100      ;
; 0.742 ; counter_cs_out[5] ; max_color[0]    ; cs_out       ; counter[0]  ; 0.000        ; 2.356      ; 3.128      ;
; 0.746 ; counter_cs_out[4] ; color[0]$latch  ; cs_out       ; counter[0]  ; 0.000        ; 1.911      ; 2.687      ;
; 0.793 ; save_reg2[5]      ; color[0]$latch  ; counter[0]   ; counter[0]  ; 0.000        ; 1.600      ; 2.393      ;
; 0.812 ; state[1]          ; filter[1]$latch ; clk_1MHz     ; counter[0]  ; 0.000        ; 1.897      ; 2.739      ;
; 0.844 ; counter_cs_out[5] ; color[0]$latch  ; cs_out       ; counter[0]  ; 0.000        ; 1.911      ; 2.785      ;
; 0.860 ; state[0]          ; filter[0]$latch ; clk_1MHz     ; counter[0]  ; 0.000        ; 1.896      ; 2.786      ;
; 0.874 ; save_reg2[4]      ; color[0]$latch  ; counter[0]   ; counter[0]  ; 0.000        ; 1.601      ; 2.475      ;
; 0.875 ; save_reg2[2]      ; color[0]$latch  ; counter[0]   ; counter[0]  ; 0.000        ; 1.596      ; 2.471      ;
; 0.971 ; save_reg2[3]      ; color[0]$latch  ; counter[0]   ; counter[0]  ; 0.000        ; 1.601      ; 2.572      ;
; 1.000 ; counter_cs_out[4] ; color[1]$latch  ; cs_out       ; counter[0]  ; 0.000        ; 1.773      ; 2.803      ;
; 1.017 ; save_reg2[5]      ; max_color[0]    ; counter[0]   ; counter[0]  ; 0.000        ; 2.060      ; 3.077      ;
; 1.046 ; counter_cs_out[4] ; max_color[0]    ; cs_out       ; counter[0]  ; 0.000        ; 2.356      ; 3.432      ;
; 1.049 ; save_reg2[5]      ; color[1]$latch  ; counter[0]   ; counter[0]  ; 0.000        ; 1.462      ; 2.511      ;
; 1.097 ; counter_cs_out[5] ; color[1]$latch  ; cs_out       ; counter[0]  ; 0.000        ; 1.773      ; 2.900      ;
; 1.113 ; counter_cs_out[3] ; color[0]$latch  ; cs_out       ; counter[0]  ; 0.000        ; 1.911      ; 3.054      ;
; 1.119 ; counter_cs_out[2] ; color[0]$latch  ; cs_out       ; counter[0]  ; 0.000        ; 1.911      ; 3.060      ;
; 1.121 ; counter_cs_out[3] ; max_color[0]    ; cs_out       ; counter[0]  ; 0.000        ; 2.356      ; 3.507      ;
; 1.126 ; save_reg2[4]      ; color[1]$latch  ; counter[0]   ; counter[0]  ; 0.000        ; 1.463      ; 2.589      ;
; 1.127 ; save_reg2[2]      ; color[1]$latch  ; counter[0]   ; counter[0]  ; 0.000        ; 1.458      ; 2.585      ;
; 1.194 ; save_reg2[0]      ; color[0]$latch  ; counter[0]   ; counter[0]  ; 0.000        ; 1.600      ; 2.794      ;
; 1.223 ; save_reg2[3]      ; color[1]$latch  ; counter[0]   ; counter[0]  ; 0.000        ; 1.463      ; 2.686      ;
; 1.250 ; counter_cs_out[1] ; max_color[0]    ; cs_out       ; counter[0]  ; 0.000        ; 2.356      ; 3.636      ;
; 1.268 ; counter_cs_out[0] ; max_color[0]    ; cs_out       ; counter[0]  ; 0.000        ; 2.356      ; 3.654      ;
; 1.293 ; counter_cs_out[2] ; max_color[0]    ; cs_out       ; counter[0]  ; 0.000        ; 2.356      ; 3.679      ;
; 1.323 ; save_reg2[4]      ; max_color[0]    ; counter[0]   ; counter[0]  ; 0.000        ; 2.061      ; 3.384      ;
; 1.337 ; save_reg2[3]      ; max_color[0]    ; counter[0]   ; counter[0]  ; 0.000        ; 2.061      ; 3.398      ;
; 1.352 ; counter_cs_out[1] ; color[0]$latch  ; cs_out       ; counter[0]  ; 0.000        ; 1.911      ; 3.293      ;
; 1.365 ; counter_cs_out[3] ; color[1]$latch  ; cs_out       ; counter[0]  ; 0.000        ; 1.773      ; 3.168      ;
; 1.370 ; counter_cs_out[0] ; color[0]$latch  ; cs_out       ; counter[0]  ; 0.000        ; 1.911      ; 3.311      ;
; 1.371 ; counter_cs_out[2] ; color[1]$latch  ; cs_out       ; counter[0]  ; 0.000        ; 1.773      ; 3.174      ;
; 1.375 ; save_reg2[1]      ; max_color[0]    ; counter[0]   ; counter[0]  ; 0.000        ; 1.971      ; 3.346      ;
; 1.435 ; save_reg2[2]      ; max_color[0]    ; counter[0]   ; counter[0]  ; 0.000        ; 2.056      ; 3.491      ;
; 1.446 ; save_reg2[0]      ; color[1]$latch  ; counter[0]   ; counter[0]  ; 0.000        ; 1.462      ; 2.908      ;
; 1.470 ; save_reg2[1]      ; color[0]$latch  ; counter[0]   ; counter[0]  ; 0.000        ; 1.511      ; 2.981      ;
; 1.485 ; max_color[0]      ; color[0]$latch  ; counter[0]   ; counter[0]  ; 0.000        ; -0.298     ; 1.187      ;
; 1.533 ; save_reg2[0]      ; max_color[0]    ; counter[0]   ; counter[0]  ; 0.000        ; 2.060      ; 3.593      ;
; 1.605 ; counter_cs_out[1] ; color[1]$latch  ; cs_out       ; counter[0]  ; 0.000        ; 1.773      ; 3.408      ;
; 1.623 ; counter_cs_out[0] ; color[1]$latch  ; cs_out       ; counter[0]  ; 0.000        ; 1.773      ; 3.426      ;
; 1.721 ; save_reg2[1]      ; color[1]$latch  ; counter[0]   ; counter[0]  ; 0.000        ; 1.373      ; 3.094      ;
; 1.739 ; max_color[1]      ; color[1]$latch  ; counter[0]   ; counter[0]  ; 0.000        ; -0.435     ; 1.304      ;
+-------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'cs_out'                                                                                ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.575 ; counter_cs_out[5] ; counter_cs_out[5] ; cs_out       ; cs_out      ; 0.000        ; 0.038      ; 0.770      ;
; 0.601 ; counter_cs_out[3] ; counter_cs_out[3] ; cs_out       ; cs_out      ; 0.000        ; 0.038      ; 0.796      ;
; 0.617 ; counter_cs_out[2] ; counter_cs_out[2] ; cs_out       ; cs_out      ; 0.000        ; 0.038      ; 0.812      ;
; 0.620 ; counter_cs_out[1] ; counter_cs_out[1] ; cs_out       ; cs_out      ; 0.000        ; 0.038      ; 0.815      ;
; 0.624 ; counter_cs_out[4] ; counter_cs_out[4] ; cs_out       ; cs_out      ; 0.000        ; 0.038      ; 0.819      ;
; 0.646 ; counter_cs_out[0] ; counter_cs_out[0] ; cs_out       ; cs_out      ; 0.000        ; 0.038      ; 0.841      ;
; 0.656 ; counter[0]        ; counter_cs_out[5] ; counter[0]   ; cs_out      ; 0.000        ; 1.809      ; 2.851      ;
; 0.656 ; counter[0]        ; counter_cs_out[0] ; counter[0]   ; cs_out      ; 0.000        ; 1.809      ; 2.851      ;
; 0.656 ; counter[0]        ; counter_cs_out[1] ; counter[0]   ; cs_out      ; 0.000        ; 1.809      ; 2.851      ;
; 0.656 ; counter[0]        ; counter_cs_out[2] ; counter[0]   ; cs_out      ; 0.000        ; 1.809      ; 2.851      ;
; 0.656 ; counter[0]        ; counter_cs_out[3] ; counter[0]   ; cs_out      ; 0.000        ; 1.809      ; 2.851      ;
; 0.656 ; counter[0]        ; counter_cs_out[4] ; counter[0]   ; cs_out      ; 0.000        ; 1.809      ; 2.851      ;
; 0.873 ; counter_cs_out[3] ; counter_cs_out[4] ; cs_out       ; cs_out      ; 0.000        ; 0.041      ; 1.071      ;
; 0.892 ; counter_cs_out[1] ; counter_cs_out[2] ; cs_out       ; cs_out      ; 0.000        ; 0.041      ; 1.090      ;
; 0.901 ; counter_cs_out[2] ; counter_cs_out[3] ; cs_out       ; cs_out      ; 0.000        ; 0.041      ; 1.099      ;
; 0.903 ; counter_cs_out[2] ; counter_cs_out[4] ; cs_out       ; cs_out      ; 0.000        ; 0.041      ; 1.101      ;
; 0.908 ; counter_cs_out[4] ; counter_cs_out[5] ; cs_out       ; cs_out      ; 0.000        ; 0.041      ; 1.106      ;
; 0.910 ; counter_cs_out[0] ; counter_cs_out[1] ; cs_out       ; cs_out      ; 0.000        ; 0.041      ; 1.108      ;
; 0.912 ; counter_cs_out[0] ; counter_cs_out[2] ; cs_out       ; cs_out      ; 0.000        ; 0.041      ; 1.110      ;
; 0.983 ; counter_cs_out[3] ; counter_cs_out[5] ; cs_out       ; cs_out      ; 0.000        ; 0.041      ; 1.181      ;
; 1.002 ; counter_cs_out[1] ; counter_cs_out[3] ; cs_out       ; cs_out      ; 0.000        ; 0.041      ; 1.200      ;
; 1.004 ; counter_cs_out[1] ; counter_cs_out[4] ; cs_out       ; cs_out      ; 0.000        ; 0.041      ; 1.202      ;
; 1.013 ; counter_cs_out[2] ; counter_cs_out[5] ; cs_out       ; cs_out      ; 0.000        ; 0.041      ; 1.211      ;
; 1.022 ; counter_cs_out[0] ; counter_cs_out[3] ; cs_out       ; cs_out      ; 0.000        ; 0.041      ; 1.220      ;
; 1.024 ; counter_cs_out[0] ; counter_cs_out[4] ; cs_out       ; cs_out      ; 0.000        ; 0.041      ; 1.222      ;
; 1.114 ; counter_cs_out[1] ; counter_cs_out[5] ; cs_out       ; cs_out      ; 0.000        ; 0.041      ; 1.312      ;
; 1.134 ; counter_cs_out[0] ; counter_cs_out[5] ; cs_out       ; cs_out      ; 0.000        ; 0.041      ; 1.332      ;
; 1.153 ; counter[0]        ; counter_cs_out[5] ; counter[0]   ; cs_out      ; -0.500       ; 1.809      ; 2.848      ;
; 1.153 ; counter[0]        ; counter_cs_out[0] ; counter[0]   ; cs_out      ; -0.500       ; 1.809      ; 2.848      ;
; 1.153 ; counter[0]        ; counter_cs_out[1] ; counter[0]   ; cs_out      ; -0.500       ; 1.809      ; 2.848      ;
; 1.153 ; counter[0]        ; counter_cs_out[2] ; counter[0]   ; cs_out      ; -0.500       ; 1.809      ; 2.848      ;
; 1.153 ; counter[0]        ; counter_cs_out[3] ; counter[0]   ; cs_out      ; -0.500       ; 1.809      ; 2.848      ;
; 1.153 ; counter[0]        ; counter_cs_out[4] ; counter[0]   ; cs_out      ; -0.500       ; 1.809      ; 2.848      ;
; 2.232 ; counter[3]        ; counter_cs_out[5] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.028      ; 2.447      ;
; 2.232 ; counter[3]        ; counter_cs_out[0] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.028      ; 2.447      ;
; 2.232 ; counter[3]        ; counter_cs_out[1] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.028      ; 2.447      ;
; 2.232 ; counter[3]        ; counter_cs_out[2] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.028      ; 2.447      ;
; 2.232 ; counter[3]        ; counter_cs_out[3] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.028      ; 2.447      ;
; 2.232 ; counter[3]        ; counter_cs_out[4] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.028      ; 2.447      ;
; 2.313 ; counter[8]        ; counter_cs_out[5] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.070      ; 2.570      ;
; 2.313 ; counter[8]        ; counter_cs_out[0] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.070      ; 2.570      ;
; 2.313 ; counter[8]        ; counter_cs_out[1] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.070      ; 2.570      ;
; 2.313 ; counter[8]        ; counter_cs_out[2] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.070      ; 2.570      ;
; 2.313 ; counter[8]        ; counter_cs_out[3] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.070      ; 2.570      ;
; 2.313 ; counter[8]        ; counter_cs_out[4] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.070      ; 2.570      ;
; 2.337 ; counter[2]        ; counter_cs_out[5] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.028      ; 2.552      ;
; 2.337 ; counter[2]        ; counter_cs_out[0] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.028      ; 2.552      ;
; 2.337 ; counter[2]        ; counter_cs_out[1] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.028      ; 2.552      ;
; 2.337 ; counter[2]        ; counter_cs_out[2] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.028      ; 2.552      ;
; 2.337 ; counter[2]        ; counter_cs_out[3] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.028      ; 2.552      ;
; 2.337 ; counter[2]        ; counter_cs_out[4] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.028      ; 2.552      ;
; 2.406 ; counter[6]        ; counter_cs_out[5] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.028      ; 2.621      ;
; 2.406 ; counter[6]        ; counter_cs_out[0] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.028      ; 2.621      ;
; 2.406 ; counter[6]        ; counter_cs_out[1] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.028      ; 2.621      ;
; 2.406 ; counter[6]        ; counter_cs_out[2] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.028      ; 2.621      ;
; 2.406 ; counter[6]        ; counter_cs_out[3] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.028      ; 2.621      ;
; 2.406 ; counter[6]        ; counter_cs_out[4] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.028      ; 2.621      ;
; 2.411 ; counter[1]        ; counter_cs_out[5] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.028      ; 2.626      ;
; 2.411 ; counter[1]        ; counter_cs_out[0] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.028      ; 2.626      ;
; 2.411 ; counter[1]        ; counter_cs_out[1] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.028      ; 2.626      ;
; 2.411 ; counter[1]        ; counter_cs_out[2] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.028      ; 2.626      ;
; 2.411 ; counter[1]        ; counter_cs_out[3] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.028      ; 2.626      ;
; 2.411 ; counter[1]        ; counter_cs_out[4] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.028      ; 2.626      ;
; 2.473 ; counter[7]        ; counter_cs_out[5] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.070      ; 2.730      ;
; 2.473 ; counter[7]        ; counter_cs_out[0] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.070      ; 2.730      ;
; 2.473 ; counter[7]        ; counter_cs_out[1] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.070      ; 2.730      ;
; 2.473 ; counter[7]        ; counter_cs_out[2] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.070      ; 2.730      ;
; 2.473 ; counter[7]        ; counter_cs_out[3] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.070      ; 2.730      ;
; 2.473 ; counter[7]        ; counter_cs_out[4] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.070      ; 2.730      ;
; 2.772 ; counter[4]        ; counter_cs_out[5] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.070      ; 3.029      ;
; 2.772 ; counter[4]        ; counter_cs_out[0] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.070      ; 3.029      ;
; 2.772 ; counter[4]        ; counter_cs_out[1] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.070      ; 3.029      ;
; 2.772 ; counter[4]        ; counter_cs_out[2] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.070      ; 3.029      ;
; 2.772 ; counter[4]        ; counter_cs_out[3] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.070      ; 3.029      ;
; 2.772 ; counter[4]        ; counter_cs_out[4] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.070      ; 3.029      ;
; 2.856 ; counter[5]        ; counter_cs_out[5] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.028      ; 3.071      ;
; 2.856 ; counter[5]        ; counter_cs_out[0] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.028      ; 3.071      ;
; 2.856 ; counter[5]        ; counter_cs_out[1] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.028      ; 3.071      ;
; 2.856 ; counter[5]        ; counter_cs_out[2] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.028      ; 3.071      ;
; 2.856 ; counter[5]        ; counter_cs_out[3] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.028      ; 3.071      ;
; 2.856 ; counter[5]        ; counter_cs_out[4] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.028      ; 3.071      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 323.21 MHz ; 323.21 MHz      ; counter[0] ;                                                               ;
; 325.31 MHz ; 250.0 MHz       ; clk_1MHz   ; limit due to minimum period restriction (max I/O toggle rate) ;
; 667.56 MHz ; 250.0 MHz       ; cs_out     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; cs_out     ; -2.237 ; -13.422       ;
; counter[0] ; -2.094 ; -12.030       ;
; clk_1MHz   ; -2.074 ; -17.673       ;
+------------+--------+---------------+


+------------------------------------+
; Slow 1200mV 0C Model Hold Summary  ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; clk_1MHz   ; 0.217 ; 0.000         ;
; counter[0] ; 0.445 ; 0.000         ;
; cs_out     ; 0.518 ; 0.000         ;
+------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; clk_1MHz   ; -3.000 ; -14.000                    ;
; cs_out     ; -3.000 ; -9.000                     ;
; counter[0] ; 0.400  ; 0.000                      ;
+------------+--------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'cs_out'                                                                                 ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -2.237 ; counter[5]        ; counter_cs_out[5] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.111     ; 3.111      ;
; -2.237 ; counter[5]        ; counter_cs_out[0] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.111     ; 3.111      ;
; -2.237 ; counter[5]        ; counter_cs_out[1] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.111     ; 3.111      ;
; -2.237 ; counter[5]        ; counter_cs_out[2] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.111     ; 3.111      ;
; -2.237 ; counter[5]        ; counter_cs_out[3] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.111     ; 3.111      ;
; -2.237 ; counter[5]        ; counter_cs_out[4] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.111     ; 3.111      ;
; -2.098 ; counter[4]        ; counter_cs_out[5] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.076     ; 3.007      ;
; -2.098 ; counter[4]        ; counter_cs_out[0] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.076     ; 3.007      ;
; -2.098 ; counter[4]        ; counter_cs_out[1] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.076     ; 3.007      ;
; -2.098 ; counter[4]        ; counter_cs_out[2] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.076     ; 3.007      ;
; -2.098 ; counter[4]        ; counter_cs_out[3] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.076     ; 3.007      ;
; -2.098 ; counter[4]        ; counter_cs_out[4] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.076     ; 3.007      ;
; -1.943 ; counter[7]        ; counter_cs_out[5] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.076     ; 2.852      ;
; -1.943 ; counter[7]        ; counter_cs_out[0] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.076     ; 2.852      ;
; -1.943 ; counter[7]        ; counter_cs_out[1] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.076     ; 2.852      ;
; -1.943 ; counter[7]        ; counter_cs_out[2] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.076     ; 2.852      ;
; -1.943 ; counter[7]        ; counter_cs_out[3] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.076     ; 2.852      ;
; -1.943 ; counter[7]        ; counter_cs_out[4] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.076     ; 2.852      ;
; -1.846 ; counter[2]        ; counter_cs_out[5] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.111     ; 2.720      ;
; -1.846 ; counter[2]        ; counter_cs_out[0] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.111     ; 2.720      ;
; -1.846 ; counter[2]        ; counter_cs_out[1] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.111     ; 2.720      ;
; -1.846 ; counter[2]        ; counter_cs_out[2] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.111     ; 2.720      ;
; -1.846 ; counter[2]        ; counter_cs_out[3] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.111     ; 2.720      ;
; -1.846 ; counter[2]        ; counter_cs_out[4] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.111     ; 2.720      ;
; -1.839 ; counter[6]        ; counter_cs_out[5] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.111     ; 2.713      ;
; -1.839 ; counter[6]        ; counter_cs_out[0] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.111     ; 2.713      ;
; -1.839 ; counter[6]        ; counter_cs_out[1] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.111     ; 2.713      ;
; -1.839 ; counter[6]        ; counter_cs_out[2] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.111     ; 2.713      ;
; -1.839 ; counter[6]        ; counter_cs_out[3] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.111     ; 2.713      ;
; -1.839 ; counter[6]        ; counter_cs_out[4] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.111     ; 2.713      ;
; -1.830 ; counter[8]        ; counter_cs_out[5] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.076     ; 2.739      ;
; -1.830 ; counter[8]        ; counter_cs_out[0] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.076     ; 2.739      ;
; -1.830 ; counter[8]        ; counter_cs_out[1] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.076     ; 2.739      ;
; -1.830 ; counter[8]        ; counter_cs_out[2] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.076     ; 2.739      ;
; -1.830 ; counter[8]        ; counter_cs_out[3] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.076     ; 2.739      ;
; -1.830 ; counter[8]        ; counter_cs_out[4] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.076     ; 2.739      ;
; -1.784 ; counter[1]        ; counter_cs_out[5] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.111     ; 2.658      ;
; -1.784 ; counter[1]        ; counter_cs_out[0] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.111     ; 2.658      ;
; -1.784 ; counter[1]        ; counter_cs_out[1] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.111     ; 2.658      ;
; -1.784 ; counter[1]        ; counter_cs_out[2] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.111     ; 2.658      ;
; -1.784 ; counter[1]        ; counter_cs_out[3] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.111     ; 2.658      ;
; -1.784 ; counter[1]        ; counter_cs_out[4] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.111     ; 2.658      ;
; -1.777 ; counter[3]        ; counter_cs_out[5] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.111     ; 2.651      ;
; -1.777 ; counter[3]        ; counter_cs_out[0] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.111     ; 2.651      ;
; -1.777 ; counter[3]        ; counter_cs_out[1] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.111     ; 2.651      ;
; -1.777 ; counter[3]        ; counter_cs_out[2] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.111     ; 2.651      ;
; -1.777 ; counter[3]        ; counter_cs_out[3] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.111     ; 2.651      ;
; -1.777 ; counter[3]        ; counter_cs_out[4] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.111     ; 2.651      ;
; -0.546 ; counter[0]        ; counter_cs_out[5] ; counter[0]   ; cs_out      ; 0.500        ; 1.611      ; 2.822      ;
; -0.546 ; counter[0]        ; counter_cs_out[0] ; counter[0]   ; cs_out      ; 0.500        ; 1.611      ; 2.822      ;
; -0.546 ; counter[0]        ; counter_cs_out[1] ; counter[0]   ; cs_out      ; 0.500        ; 1.611      ; 2.822      ;
; -0.546 ; counter[0]        ; counter_cs_out[2] ; counter[0]   ; cs_out      ; 0.500        ; 1.611      ; 2.822      ;
; -0.546 ; counter[0]        ; counter_cs_out[3] ; counter[0]   ; cs_out      ; 0.500        ; 1.611      ; 2.822      ;
; -0.546 ; counter[0]        ; counter_cs_out[4] ; counter[0]   ; cs_out      ; 0.500        ; 1.611      ; 2.822      ;
; -0.498 ; counter_cs_out[1] ; counter_cs_out[4] ; cs_out       ; cs_out      ; 1.000        ; -0.038     ; 1.475      ;
; -0.496 ; counter_cs_out[0] ; counter_cs_out[5] ; cs_out       ; cs_out      ; 1.000        ; -0.038     ; 1.473      ;
; -0.480 ; counter_cs_out[1] ; counter_cs_out[5] ; cs_out       ; cs_out      ; 1.000        ; -0.038     ; 1.457      ;
; -0.432 ; counter_cs_out[0] ; counter_cs_out[4] ; cs_out       ; cs_out      ; 1.000        ; -0.038     ; 1.409      ;
; -0.398 ; counter_cs_out[1] ; counter_cs_out[2] ; cs_out       ; cs_out      ; 1.000        ; -0.038     ; 1.375      ;
; -0.396 ; counter_cs_out[0] ; counter_cs_out[3] ; cs_out       ; cs_out      ; 1.000        ; -0.038     ; 1.373      ;
; -0.390 ; counter_cs_out[2] ; counter_cs_out[5] ; cs_out       ; cs_out      ; 1.000        ; -0.038     ; 1.367      ;
; -0.380 ; counter_cs_out[1] ; counter_cs_out[3] ; cs_out       ; cs_out      ; 1.000        ; -0.038     ; 1.357      ;
; -0.379 ; counter_cs_out[3] ; counter_cs_out[4] ; cs_out       ; cs_out      ; 1.000        ; -0.038     ; 1.356      ;
; -0.361 ; counter_cs_out[3] ; counter_cs_out[5] ; cs_out       ; cs_out      ; 1.000        ; -0.038     ; 1.338      ;
; -0.332 ; counter_cs_out[0] ; counter_cs_out[2] ; cs_out       ; cs_out      ; 1.000        ; -0.038     ; 1.309      ;
; -0.320 ; counter_cs_out[2] ; counter_cs_out[4] ; cs_out       ; cs_out      ; 1.000        ; -0.038     ; 1.297      ;
; -0.296 ; counter_cs_out[0] ; counter_cs_out[1] ; cs_out       ; cs_out      ; 1.000        ; -0.038     ; 1.273      ;
; -0.295 ; counter_cs_out[4] ; counter_cs_out[5] ; cs_out       ; cs_out      ; 1.000        ; -0.038     ; 1.272      ;
; -0.290 ; counter_cs_out[2] ; counter_cs_out[3] ; cs_out       ; cs_out      ; 1.000        ; -0.038     ; 1.267      ;
; -0.037 ; counter[0]        ; counter_cs_out[5] ; counter[0]   ; cs_out      ; 1.000        ; 1.611      ; 2.813      ;
; -0.037 ; counter[0]        ; counter_cs_out[0] ; counter[0]   ; cs_out      ; 1.000        ; 1.611      ; 2.813      ;
; -0.037 ; counter[0]        ; counter_cs_out[1] ; counter[0]   ; cs_out      ; 1.000        ; 1.611      ; 2.813      ;
; -0.037 ; counter[0]        ; counter_cs_out[2] ; counter[0]   ; cs_out      ; 1.000        ; 1.611      ; 2.813      ;
; -0.037 ; counter[0]        ; counter_cs_out[3] ; counter[0]   ; cs_out      ; 1.000        ; 1.611      ; 2.813      ;
; -0.037 ; counter[0]        ; counter_cs_out[4] ; counter[0]   ; cs_out      ; 1.000        ; 1.611      ; 2.813      ;
; 0.060  ; counter_cs_out[0] ; counter_cs_out[0] ; cs_out       ; cs_out      ; 1.000        ; -0.034     ; 0.921      ;
; 0.063  ; counter_cs_out[4] ; counter_cs_out[4] ; cs_out       ; cs_out      ; 1.000        ; -0.034     ; 0.918      ;
; 0.072  ; counter_cs_out[1] ; counter_cs_out[1] ; cs_out       ; cs_out      ; 1.000        ; -0.034     ; 0.909      ;
; 0.072  ; counter_cs_out[2] ; counter_cs_out[2] ; cs_out       ; cs_out      ; 1.000        ; -0.034     ; 0.909      ;
; 0.091  ; counter_cs_out[3] ; counter_cs_out[3] ; cs_out       ; cs_out      ; 1.000        ; -0.034     ; 0.890      ;
; 0.204  ; counter_cs_out[5] ; counter_cs_out[5] ; cs_out       ; cs_out      ; 1.000        ; -0.034     ; 0.777      ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'counter[0]'                                                                           ;
+--------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+
; -2.094 ; save_reg2[0]      ; color[1]$latch  ; counter[0]   ; counter[0]  ; 1.000        ; 1.090      ; 3.485      ;
; -2.001 ; save_reg2[2]      ; color[1]$latch  ; counter[0]   ; counter[0]  ; 1.000        ; 1.089      ; 3.391      ;
; -1.959 ; counter_cs_out[2] ; color[1]$latch  ; cs_out       ; counter[0]  ; 1.000        ; 1.316      ; 3.566      ;
; -1.922 ; counter_cs_out[0] ; color[1]$latch  ; cs_out       ; counter[0]  ; 1.000        ; 1.316      ; 3.529      ;
; -1.899 ; save_reg2[4]      ; color[1]$latch  ; counter[0]   ; counter[0]  ; 1.000        ; 1.093      ; 3.293      ;
; -1.876 ; save_reg2[1]      ; color[1]$latch  ; counter[0]   ; counter[0]  ; 1.000        ; 1.015      ; 3.192      ;
; -1.864 ; counter_cs_out[1] ; color[1]$latch  ; cs_out       ; counter[0]  ; 1.000        ; 1.316      ; 3.471      ;
; -1.825 ; save_reg2[3]      ; color[1]$latch  ; counter[0]   ; counter[0]  ; 1.000        ; 1.094      ; 3.220      ;
; -1.770 ; save_reg2[0]      ; color[0]$latch  ; counter[0]   ; counter[0]  ; 1.000        ; 1.211      ; 3.422      ;
; -1.768 ; save_reg2[0]      ; max_color[0]    ; counter[0]   ; counter[0]  ; 1.000        ; 1.586      ; 3.666      ;
; -1.747 ; counter_cs_out[3] ; color[1]$latch  ; cs_out       ; counter[0]  ; 1.000        ; 1.316      ; 3.354      ;
; -1.724 ; counter_cs_out[4] ; color[1]$latch  ; cs_out       ; counter[0]  ; 1.000        ; 1.316      ; 3.331      ;
; -1.677 ; save_reg2[2]      ; color[0]$latch  ; counter[0]   ; counter[0]  ; 1.000        ; 1.210      ; 3.328      ;
; -1.675 ; save_reg2[2]      ; max_color[0]    ; counter[0]   ; counter[0]  ; 1.000        ; 1.585      ; 3.572      ;
; -1.635 ; counter_cs_out[2] ; color[0]$latch  ; cs_out       ; counter[0]  ; 1.000        ; 1.437      ; 3.503      ;
; -1.622 ; counter_cs_out[2] ; max_color[0]    ; cs_out       ; counter[0]  ; 1.000        ; 1.823      ; 3.747      ;
; -1.598 ; counter_cs_out[0] ; color[0]$latch  ; cs_out       ; counter[0]  ; 1.000        ; 1.437      ; 3.466      ;
; -1.585 ; counter_cs_out[0] ; max_color[0]    ; cs_out       ; counter[0]  ; 1.000        ; 1.823      ; 3.710      ;
; -1.585 ; max_color[1]      ; color[1]$latch  ; counter[0]   ; counter[0]  ; 1.000        ; -0.635     ; 1.251      ;
; -1.575 ; save_reg2[4]      ; color[0]$latch  ; counter[0]   ; counter[0]  ; 1.000        ; 1.214      ; 3.230      ;
; -1.573 ; save_reg2[4]      ; max_color[0]    ; counter[0]   ; counter[0]  ; 1.000        ; 1.589      ; 3.474      ;
; -1.552 ; save_reg2[1]      ; color[0]$latch  ; counter[0]   ; counter[0]  ; 1.000        ; 1.136      ; 3.129      ;
; -1.550 ; save_reg2[1]      ; max_color[0]    ; counter[0]   ; counter[0]  ; 1.000        ; 1.511      ; 3.373      ;
; -1.546 ; counter_cs_out[1] ; color[0]$latch  ; cs_out       ; counter[0]  ; 1.000        ; 1.437      ; 3.414      ;
; -1.527 ; counter_cs_out[1] ; max_color[0]    ; cs_out       ; counter[0]  ; 1.000        ; 1.823      ; 3.652      ;
; -1.501 ; save_reg2[3]      ; color[0]$latch  ; counter[0]   ; counter[0]  ; 1.000        ; 1.215      ; 3.157      ;
; -1.499 ; save_reg2[3]      ; max_color[0]    ; counter[0]   ; counter[0]  ; 1.000        ; 1.590      ; 3.401      ;
; -1.497 ; counter_cs_out[5] ; color[1]$latch  ; cs_out       ; counter[0]  ; 1.000        ; 1.316      ; 3.104      ;
; -1.444 ; save_reg2[5]      ; color[1]$latch  ; counter[0]   ; counter[0]  ; 1.000        ; 1.090      ; 2.835      ;
; -1.429 ; counter_cs_out[3] ; color[0]$latch  ; cs_out       ; counter[0]  ; 1.000        ; 1.437      ; 3.297      ;
; -1.410 ; counter_cs_out[3] ; max_color[0]    ; cs_out       ; counter[0]  ; 1.000        ; 1.823      ; 3.535      ;
; -1.400 ; counter_cs_out[4] ; color[0]$latch  ; cs_out       ; counter[0]  ; 1.000        ; 1.437      ; 3.268      ;
; -1.387 ; counter_cs_out[4] ; max_color[0]    ; cs_out       ; counter[0]  ; 1.000        ; 1.823      ; 3.512      ;
; -1.261 ; max_color[0]      ; color[0]$latch  ; counter[0]   ; counter[0]  ; 1.000        ; -0.514     ; 1.188      ;
; -1.207 ; state[0]          ; filter[0]$latch ; clk_1MHz     ; counter[0]  ; 1.000        ; 1.414      ; 2.810      ;
; -1.172 ; counter_cs_out[5] ; color[0]$latch  ; cs_out       ; counter[0]  ; 1.000        ; 1.437      ; 3.040      ;
; -1.120 ; save_reg2[5]      ; color[0]$latch  ; counter[0]   ; counter[0]  ; 1.000        ; 1.211      ; 2.772      ;
; -1.118 ; save_reg2[5]      ; max_color[0]    ; counter[0]   ; counter[0]  ; 1.000        ; 1.586      ; 3.016      ;
; -1.034 ; state[1]          ; filter[1]$latch ; clk_1MHz     ; counter[0]  ; 1.000        ; 1.415      ; 2.636      ;
; -1.011 ; state[0]          ; max_color[1]    ; clk_1MHz     ; counter[0]  ; 1.000        ; 1.801      ; 3.111      ;
; -0.963 ; counter_cs_out[5] ; max_color[0]    ; cs_out       ; counter[0]  ; 1.000        ; 1.823      ; 3.088      ;
; -0.663 ; state[0]          ; max_color[0]    ; clk_1MHz     ; counter[0]  ; 1.000        ; 1.801      ; 2.766      ;
; -0.646 ; counter_cs_out[1] ; save_reg2[1]    ; cs_out       ; counter[0]  ; 1.000        ; 0.200      ; 1.129      ;
; -0.613 ; counter_cs_out[0] ; save_reg2[0]    ; cs_out       ; counter[0]  ; 1.000        ; 0.128      ; 1.015      ;
; -0.603 ; counter_cs_out[4] ; save_reg2[4]    ; cs_out       ; counter[0]  ; 1.000        ; 0.125      ; 1.009      ;
; -0.579 ; counter_cs_out[2] ; save_reg2[2]    ; cs_out       ; counter[0]  ; 1.000        ; 0.129      ; 0.991      ;
; -0.363 ; counter_cs_out[3] ; save_reg2[3]    ; cs_out       ; counter[0]  ; 1.000        ; 0.124      ; 0.902      ;
; -0.342 ; counter_cs_out[5] ; save_reg2[5]    ; cs_out       ; counter[0]  ; 1.000        ; 0.127      ; 0.881      ;
+--------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_1MHz'                                                                 ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; -2.074 ; counter[6] ; state[0]   ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.077     ; 3.012      ;
; -2.073 ; counter[6] ; state[1]   ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.077     ; 3.011      ;
; -2.068 ; counter[1] ; state[0]   ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.077     ; 3.006      ;
; -2.067 ; counter[1] ; state[1]   ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.077     ; 3.005      ;
; -1.941 ; counter[2] ; state[1]   ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.077     ; 2.879      ;
; -1.941 ; counter[2] ; state[0]   ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.077     ; 2.879      ;
; -1.825 ; counter[5] ; state[0]   ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.077     ; 2.763      ;
; -1.824 ; counter[5] ; state[1]   ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.077     ; 2.762      ;
; -1.823 ; counter[3] ; state[0]   ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.077     ; 2.761      ;
; -1.822 ; counter[3] ; state[1]   ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.077     ; 2.760      ;
; -1.814 ; counter[4] ; state[0]   ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.042     ; 2.787      ;
; -1.813 ; counter[4] ; state[1]   ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.042     ; 2.786      ;
; -1.719 ; counter[2] ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.090     ; 2.644      ;
; -1.718 ; counter[2] ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.040     ; 2.693      ;
; -1.695 ; counter[2] ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.040     ; 2.670      ;
; -1.680 ; counter[4] ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.021     ; 2.674      ;
; -1.670 ; counter[4] ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 2.648      ;
; -1.650 ; counter[1] ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.090     ; 2.575      ;
; -1.649 ; counter[1] ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.040     ; 2.624      ;
; -1.626 ; counter[1] ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.040     ; 2.601      ;
; -1.615 ; counter[1] ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.090     ; 2.540      ;
; -1.614 ; counter[5] ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.090     ; 2.539      ;
; -1.611 ; counter[5] ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.090     ; 2.536      ;
; -1.611 ; counter[5] ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.090     ; 2.536      ;
; -1.608 ; counter[1] ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.040     ; 2.583      ;
; -1.590 ; counter[2] ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.040     ; 2.565      ;
; -1.576 ; counter[4] ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 2.554      ;
; -1.575 ; counter[4] ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.021     ; 2.569      ;
; -1.574 ; counter[4] ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 2.552      ;
; -1.571 ; counter[2] ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.090     ; 2.496      ;
; -1.563 ; counter[5] ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.040     ; 2.538      ;
; -1.562 ; counter[4] ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.021     ; 2.556      ;
; -1.562 ; counter[5] ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.040     ; 2.537      ;
; -1.562 ; counter[5] ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.040     ; 2.537      ;
; -1.552 ; counter[1] ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.090     ; 2.477      ;
; -1.550 ; counter[3] ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.090     ; 2.475      ;
; -1.542 ; counter[1] ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.040     ; 2.517      ;
; -1.526 ; counter[3] ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.040     ; 2.501      ;
; -1.520 ; counter[6] ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.090     ; 2.445      ;
; -1.518 ; counter[3] ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.090     ; 2.443      ;
; -1.511 ; counter[3] ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.040     ; 2.486      ;
; -1.508 ; counter[2] ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.090     ; 2.433      ;
; -1.477 ; counter[7] ; state[0]   ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.042     ; 2.450      ;
; -1.476 ; counter[7] ; state[1]   ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.042     ; 2.449      ;
; -1.455 ; counter[3] ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.090     ; 2.380      ;
; -1.453 ; counter[8] ; state[0]   ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.042     ; 2.426      ;
; -1.452 ; counter[8] ; state[1]   ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.042     ; 2.425      ;
; -1.376 ; counter[7] ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 2.354      ;
; -1.309 ; counter[6] ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.090     ; 2.234      ;
; -1.285 ; counter[1] ; counter[1] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.040     ; 2.260      ;
; -1.221 ; counter[3] ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.040     ; 2.196      ;
; -1.189 ; counter[2] ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.040     ; 2.164      ;
; -1.107 ; counter[7] ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 2.085      ;
; -1.058 ; counter[6] ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.040     ; 2.033      ;
; -0.765 ; counter[0] ; counter[3] ; counter[0]   ; clk_1MHz    ; 0.500        ; 1.653      ; 3.083      ;
; -0.750 ; counter[0] ; counter[7] ; counter[0]   ; clk_1MHz    ; 0.500        ; 1.619      ; 3.034      ;
; -0.742 ; counter[0] ; counter[5] ; counter[0]   ; clk_1MHz    ; 0.500        ; 1.653      ; 3.060      ;
; -0.729 ; counter[0] ; counter[1] ; counter[0]   ; clk_1MHz    ; 0.500        ; 1.653      ; 3.047      ;
; -0.719 ; counter[8] ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 1.697      ;
; -0.712 ; state[0]   ; counter[0] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.035     ; 1.692      ;
; -0.712 ; state[0]   ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.035     ; 1.692      ;
; -0.712 ; state[0]   ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.035     ; 1.692      ;
; -0.712 ; state[0]   ; counter[1] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.035     ; 1.692      ;
; -0.712 ; state[0]   ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.035     ; 1.692      ;
; -0.712 ; state[0]   ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.035     ; 1.692      ;
; -0.667 ; state[0]   ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.069     ; 1.613      ;
; -0.667 ; state[0]   ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.069     ; 1.613      ;
; -0.667 ; state[0]   ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.069     ; 1.613      ;
; -0.637 ; counter[0] ; counter[6] ; counter[0]   ; clk_1MHz    ; 0.500        ; 1.653      ; 2.955      ;
; -0.602 ; counter[0] ; counter[4] ; counter[0]   ; clk_1MHz    ; 0.500        ; 1.619      ; 2.886      ;
; -0.601 ; state[1]   ; counter[0] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.035     ; 1.581      ;
; -0.601 ; state[1]   ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.035     ; 1.581      ;
; -0.601 ; state[1]   ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.035     ; 1.581      ;
; -0.601 ; state[1]   ; counter[1] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.035     ; 1.581      ;
; -0.601 ; state[1]   ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.035     ; 1.581      ;
; -0.601 ; state[1]   ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.035     ; 1.581      ;
; -0.578 ; counter[7] ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.021     ; 1.572      ;
; -0.578 ; counter[7] ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.021     ; 1.572      ;
; -0.577 ; counter[7] ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.021     ; 1.571      ;
; -0.568 ; counter[6] ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.090     ; 1.493      ;
; -0.556 ; state[1]   ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.069     ; 1.502      ;
; -0.556 ; state[1]   ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.069     ; 1.502      ;
; -0.556 ; state[1]   ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.069     ; 1.502      ;
; -0.545 ; counter[0] ; counter[2] ; counter[0]   ; clk_1MHz    ; 0.500        ; 1.653      ; 2.863      ;
; -0.539 ; counter[0] ; counter[8] ; counter[0]   ; clk_1MHz    ; 0.500        ; 1.619      ; 2.823      ;
; -0.465 ; counter[8] ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.021     ; 1.459      ;
; -0.465 ; counter[8] ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.021     ; 1.459      ;
; -0.464 ; counter[8] ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.021     ; 1.458      ;
; -0.450 ; counter[0] ; counter[0] ; counter[0]   ; clk_1MHz    ; 0.500        ; 1.653      ; 2.768      ;
; -0.427 ; counter[6] ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.040     ; 1.402      ;
; -0.341 ; counter[0] ; state[0]   ; counter[0]   ; clk_1MHz    ; 0.500        ; 1.632      ; 2.638      ;
; -0.340 ; counter[0] ; state[1]   ; counter[0]   ; clk_1MHz    ; 0.500        ; 1.632      ; 2.637      ;
; -0.231 ; counter[3] ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.040     ; 1.206      ;
; -0.180 ; counter[6] ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.040     ; 1.155      ;
; -0.177 ; counter[8] ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 1.155      ;
; -0.119 ; counter[7] ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.037     ; 1.097      ;
; -0.078 ; counter[0] ; counter[6] ; counter[0]   ; clk_1MHz    ; 1.000        ; 1.653      ; 2.896      ;
; -0.069 ; counter[0] ; counter[4] ; counter[0]   ; clk_1MHz    ; 1.000        ; 1.619      ; 2.853      ;
; -0.036 ; counter[0] ; counter[3] ; counter[0]   ; clk_1MHz    ; 1.000        ; 1.653      ; 2.854      ;
; -0.021 ; counter[0] ; counter[7] ; counter[0]   ; clk_1MHz    ; 1.000        ; 1.619      ; 2.805      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_1MHz'                                                                 ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; 0.217 ; counter[0] ; counter[6] ; counter[0]   ; clk_1MHz    ; 0.000        ; 1.722      ; 2.293      ;
; 0.217 ; counter[0] ; counter[5] ; counter[0]   ; clk_1MHz    ; 0.000        ; 1.722      ; 2.293      ;
; 0.218 ; counter[0] ; counter[2] ; counter[0]   ; clk_1MHz    ; 0.000        ; 1.722      ; 2.294      ;
; 0.251 ; counter[0] ; counter[8] ; counter[0]   ; clk_1MHz    ; 0.000        ; 1.687      ; 2.292      ;
; 0.251 ; counter[0] ; counter[4] ; counter[0]   ; clk_1MHz    ; 0.000        ; 1.687      ; 2.292      ;
; 0.254 ; counter[0] ; counter[7] ; counter[0]   ; clk_1MHz    ; 0.000        ; 1.687      ; 2.295      ;
; 0.333 ; state[0]   ; state[0]   ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; state[1]   ; state[1]   ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.034      ; 0.511      ;
; 0.352 ; counter[0] ; state[0]   ; counter[0]   ; clk_1MHz    ; 0.000        ; 1.701      ; 2.407      ;
; 0.367 ; counter[0] ; state[1]   ; counter[0]   ; clk_1MHz    ; 0.000        ; 1.701      ; 2.422      ;
; 0.429 ; counter[0] ; counter[0] ; counter[0]   ; clk_1MHz    ; 0.000        ; 1.722      ; 2.505      ;
; 0.505 ; counter[0] ; counter[3] ; counter[0]   ; clk_1MHz    ; 0.000        ; 1.722      ; 2.581      ;
; 0.516 ; counter[0] ; counter[1] ; counter[0]   ; clk_1MHz    ; 0.000        ; 1.722      ; 2.592      ;
; 0.554 ; state[0]   ; state[1]   ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.039      ; 0.737      ;
; 0.629 ; state[1]   ; state[0]   ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.039      ; 0.812      ;
; 0.679 ; counter[3] ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.040      ; 0.863      ;
; 0.702 ; counter[8] ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.883      ;
; 0.705 ; counter[8] ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.886      ;
; 0.730 ; counter[0] ; counter[5] ; counter[0]   ; clk_1MHz    ; -0.500       ; 1.722      ; 2.306      ;
; 0.731 ; counter[0] ; counter[6] ; counter[0]   ; clk_1MHz    ; -0.500       ; 1.722      ; 2.307      ;
; 0.731 ; counter[0] ; counter[2] ; counter[0]   ; clk_1MHz    ; -0.500       ; 1.722      ; 2.307      ;
; 0.762 ; counter[0] ; counter[4] ; counter[0]   ; clk_1MHz    ; -0.500       ; 1.687      ; 2.303      ;
; 0.764 ; counter[0] ; counter[7] ; counter[0]   ; clk_1MHz    ; -0.500       ; 1.687      ; 2.305      ;
; 0.764 ; counter[0] ; counter[8] ; counter[0]   ; clk_1MHz    ; -0.500       ; 1.687      ; 2.305      ;
; 0.771 ; counter[2] ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.040      ; 0.955      ;
; 0.811 ; counter[7] ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.992      ;
; 0.814 ; counter[7] ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 0.995      ;
; 0.852 ; counter[6] ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.040      ; 1.036      ;
; 0.855 ; counter[1] ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.040      ; 1.039      ;
; 0.902 ; counter[8] ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 1.083      ;
; 0.916 ; counter[3] ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.040      ; 1.100      ;
; 0.916 ; counter[3] ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.040      ; 1.100      ;
; 0.942 ; counter[0] ; counter[0] ; counter[0]   ; clk_1MHz    ; -0.500       ; 1.722      ; 2.518      ;
; 0.954 ; counter[3] ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.021      ; 1.119      ;
; 0.964 ; counter[0] ; state[0]   ; counter[0]   ; clk_1MHz    ; -0.500       ; 1.701      ; 2.519      ;
; 0.965 ; counter[0] ; state[1]   ; counter[0]   ; clk_1MHz    ; -0.500       ; 1.701      ; 2.520      ;
; 1.008 ; counter[2] ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.040      ; 1.192      ;
; 1.008 ; counter[2] ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.040      ; 1.192      ;
; 1.011 ; counter[7] ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 1.192      ;
; 1.023 ; counter[3] ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.021      ; 1.188      ;
; 1.024 ; counter[3] ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.021      ; 1.189      ;
; 1.046 ; counter[2] ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.021      ; 1.211      ;
; 1.053 ; counter[0] ; counter[3] ; counter[0]   ; clk_1MHz    ; -0.500       ; 1.722      ; 2.629      ;
; 1.064 ; counter[0] ; counter[1] ; counter[0]   ; clk_1MHz    ; -0.500       ; 1.722      ; 2.640      ;
; 1.095 ; counter[6] ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.040      ; 1.279      ;
; 1.095 ; counter[6] ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.040      ; 1.279      ;
; 1.097 ; counter[8] ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.090      ; 1.331      ;
; 1.097 ; counter[8] ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.090      ; 1.331      ;
; 1.098 ; counter[8] ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.090      ; 1.332      ;
; 1.098 ; counter[1] ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.040      ; 1.282      ;
; 1.098 ; counter[1] ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.040      ; 1.282      ;
; 1.115 ; counter[2] ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.021      ; 1.280      ;
; 1.116 ; counter[2] ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.021      ; 1.281      ;
; 1.150 ; counter[6] ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.021      ; 1.315      ;
; 1.153 ; counter[1] ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.021      ; 1.318      ;
; 1.206 ; counter[7] ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.090      ; 1.440      ;
; 1.206 ; counter[7] ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.090      ; 1.440      ;
; 1.207 ; counter[7] ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.090      ; 1.441      ;
; 1.224 ; counter[6] ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.021      ; 1.389      ;
; 1.227 ; counter[1] ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.021      ; 1.392      ;
; 1.227 ; counter[6] ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.021      ; 1.392      ;
; 1.230 ; counter[1] ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.021      ; 1.395      ;
; 1.267 ; state[1]   ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.042      ; 1.453      ;
; 1.267 ; state[1]   ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.042      ; 1.453      ;
; 1.267 ; state[1]   ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.042      ; 1.453      ;
; 1.322 ; state[0]   ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.042      ; 1.508      ;
; 1.322 ; state[0]   ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.042      ; 1.508      ;
; 1.322 ; state[0]   ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.042      ; 1.508      ;
; 1.331 ; state[1]   ; counter[0] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.077      ; 1.552      ;
; 1.331 ; state[1]   ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.077      ; 1.552      ;
; 1.331 ; state[1]   ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.077      ; 1.552      ;
; 1.331 ; state[1]   ; counter[1] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.077      ; 1.552      ;
; 1.331 ; state[1]   ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.077      ; 1.552      ;
; 1.331 ; state[1]   ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.077      ; 1.552      ;
; 1.386 ; state[0]   ; counter[0] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.077      ; 1.607      ;
; 1.386 ; state[0]   ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.077      ; 1.607      ;
; 1.386 ; state[0]   ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.077      ; 1.607      ;
; 1.386 ; state[0]   ; counter[1] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.077      ; 1.607      ;
; 1.386 ; state[0]   ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.077      ; 1.607      ;
; 1.386 ; state[0]   ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.077      ; 1.607      ;
; 1.677 ; counter[5] ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.040      ; 1.861      ;
; 1.736 ; counter[3] ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.040      ; 1.920      ;
; 1.740 ; counter[5] ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.021      ; 1.905      ;
; 1.795 ; counter[4] ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 1.976      ;
; 1.831 ; counter[5] ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.021      ; 1.996      ;
; 1.840 ; counter[1] ; counter[1] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.040      ; 2.024      ;
; 1.866 ; counter[5] ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.040      ; 2.050      ;
; 1.942 ; counter[4] ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 2.123      ;
; 1.969 ; counter[8] ; state[0]   ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.069      ; 2.182      ;
; 1.980 ; counter[2] ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.040      ; 2.164      ;
; 1.981 ; counter[7] ; state[0]   ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.069      ; 2.194      ;
; 1.984 ; counter[8] ; state[1]   ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.069      ; 2.197      ;
; 1.991 ; counter[1] ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.040      ; 2.175      ;
; 1.996 ; counter[7] ; state[1]   ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.069      ; 2.209      ;
; 2.004 ; counter[4] ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.090      ; 2.238      ;
; 2.022 ; counter[4] ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.090      ; 2.256      ;
; 2.033 ; counter[4] ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.037      ; 2.214      ;
; 2.173 ; counter[4] ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.090      ; 2.407      ;
; 2.241 ; counter[5] ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.040      ; 2.425      ;
; 2.258 ; counter[5] ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.021      ; 2.423      ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'counter[0]'                                                                           ;
+-------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; counter_cs_out[5] ; save_reg2[5]    ; cs_out       ; counter[0]  ; 0.000        ; 0.324      ; 0.799      ;
; 0.472 ; counter_cs_out[3] ; save_reg2[3]    ; cs_out       ; counter[0]  ; 0.000        ; 0.320      ; 0.822      ;
; 0.518 ; state[0]          ; max_color[0]    ; clk_1MHz     ; counter[0]  ; 0.000        ; 2.017      ; 2.565      ;
; 0.585 ; counter_cs_out[2] ; save_reg2[2]    ; cs_out       ; counter[0]  ; 0.000        ; 0.325      ; 0.940      ;
; 0.611 ; counter_cs_out[0] ; save_reg2[0]    ; cs_out       ; counter[0]  ; 0.000        ; 0.324      ; 0.965      ;
; 0.611 ; counter_cs_out[4] ; save_reg2[4]    ; cs_out       ; counter[0]  ; 0.000        ; 0.321      ; 0.962      ;
; 0.634 ; counter_cs_out[1] ; save_reg2[1]    ; cs_out       ; counter[0]  ; 0.000        ; 0.399      ; 1.063      ;
; 0.749 ; save_reg2[5]      ; color[0]$latch  ; counter[0]   ; counter[0]  ; 0.000        ; 1.410      ; 2.159      ;
; 0.768 ; counter_cs_out[4] ; color[0]$latch  ; cs_out       ; counter[0]  ; 0.000        ; 1.635      ; 2.433      ;
; 0.801 ; counter_cs_out[5] ; max_color[0]    ; cs_out       ; counter[0]  ; 0.000        ; 2.038      ; 2.869      ;
; 0.816 ; save_reg2[2]      ; color[0]$latch  ; counter[0]   ; counter[0]  ; 0.000        ; 1.408      ; 2.224      ;
; 0.816 ; save_reg2[4]      ; color[0]$latch  ; counter[0]   ; counter[0]  ; 0.000        ; 1.412      ; 2.228      ;
; 0.819 ; state[0]          ; max_color[1]    ; clk_1MHz     ; counter[0]  ; 0.000        ; 2.017      ; 2.866      ;
; 0.882 ; state[1]          ; filter[1]$latch ; clk_1MHz     ; counter[0]  ; 0.000        ; 1.613      ; 2.525      ;
; 0.883 ; counter_cs_out[5] ; color[0]$latch  ; cs_out       ; counter[0]  ; 0.000        ; 1.635      ; 2.548      ;
; 0.901 ; save_reg2[3]      ; color[0]$latch  ; counter[0]   ; counter[0]  ; 0.000        ; 1.413      ; 2.314      ;
; 0.922 ; state[0]          ; filter[0]$latch ; clk_1MHz     ; counter[0]  ; 0.000        ; 1.612      ; 2.564      ;
; 0.955 ; save_reg2[5]      ; max_color[0]    ; counter[0]   ; counter[0]  ; 0.000        ; 1.824      ; 2.779      ;
; 0.991 ; save_reg2[5]      ; color[1]$latch  ; counter[0]   ; counter[0]  ; 0.000        ; 1.283      ; 2.274      ;
; 1.010 ; counter_cs_out[4] ; color[1]$latch  ; cs_out       ; counter[0]  ; 0.000        ; 1.508      ; 2.548      ;
; 1.058 ; save_reg2[2]      ; color[1]$latch  ; counter[0]   ; counter[0]  ; 0.000        ; 1.281      ; 2.339      ;
; 1.058 ; save_reg2[4]      ; color[1]$latch  ; counter[0]   ; counter[0]  ; 0.000        ; 1.285      ; 2.343      ;
; 1.070 ; counter_cs_out[4] ; max_color[0]    ; cs_out       ; counter[0]  ; 0.000        ; 2.038      ; 3.138      ;
; 1.090 ; counter_cs_out[3] ; color[0]$latch  ; cs_out       ; counter[0]  ; 0.000        ; 1.635      ; 2.755      ;
; 1.099 ; counter_cs_out[2] ; color[0]$latch  ; cs_out       ; counter[0]  ; 0.000        ; 1.635      ; 2.764      ;
; 1.118 ; counter_cs_out[5] ; color[1]$latch  ; cs_out       ; counter[0]  ; 0.000        ; 1.508      ; 2.656      ;
; 1.127 ; save_reg2[0]      ; color[0]$latch  ; counter[0]   ; counter[0]  ; 0.000        ; 1.409      ; 2.536      ;
; 1.130 ; counter_cs_out[3] ; max_color[0]    ; cs_out       ; counter[0]  ; 0.000        ; 2.038      ; 3.198      ;
; 1.143 ; save_reg2[3]      ; color[1]$latch  ; counter[0]   ; counter[0]  ; 0.000        ; 1.286      ; 2.429      ;
; 1.203 ; save_reg2[4]      ; max_color[0]    ; counter[0]   ; counter[0]  ; 0.000        ; 1.826      ; 3.029      ;
; 1.212 ; save_reg2[3]      ; max_color[0]    ; counter[0]   ; counter[0]  ; 0.000        ; 1.827      ; 3.039      ;
; 1.223 ; save_reg2[1]      ; max_color[0]    ; counter[0]   ; counter[0]  ; 0.000        ; 1.751      ; 2.974      ;
; 1.242 ; counter_cs_out[1] ; max_color[0]    ; cs_out       ; counter[0]  ; 0.000        ; 2.038      ; 3.310      ;
; 1.260 ; counter_cs_out[0] ; max_color[0]    ; cs_out       ; counter[0]  ; 0.000        ; 2.038      ; 3.328      ;
; 1.281 ; counter_cs_out[2] ; max_color[0]    ; cs_out       ; counter[0]  ; 0.000        ; 2.038      ; 3.349      ;
; 1.299 ; save_reg2[2]      ; max_color[0]    ; counter[0]   ; counter[0]  ; 0.000        ; 1.822      ; 3.121      ;
; 1.299 ; save_reg2[1]      ; color[0]$latch  ; counter[0]   ; counter[0]  ; 0.000        ; 1.337      ; 2.636      ;
; 1.307 ; counter_cs_out[1] ; color[0]$latch  ; cs_out       ; counter[0]  ; 0.000        ; 1.635      ; 2.972      ;
; 1.330 ; counter_cs_out[0] ; color[0]$latch  ; cs_out       ; counter[0]  ; 0.000        ; 1.635      ; 2.995      ;
; 1.332 ; counter_cs_out[3] ; color[1]$latch  ; cs_out       ; counter[0]  ; 0.000        ; 1.508      ; 2.870      ;
; 1.341 ; counter_cs_out[2] ; color[1]$latch  ; cs_out       ; counter[0]  ; 0.000        ; 1.508      ; 2.879      ;
; 1.351 ; max_color[0]      ; color[0]$latch  ; counter[0]   ; counter[0]  ; 0.000        ; -0.275     ; 1.076      ;
; 1.369 ; save_reg2[0]      ; color[1]$latch  ; counter[0]   ; counter[0]  ; 0.000        ; 1.282      ; 2.651      ;
; 1.379 ; save_reg2[0]      ; max_color[0]    ; counter[0]   ; counter[0]  ; 0.000        ; 1.823      ; 3.202      ;
; 1.540 ; save_reg2[1]      ; color[1]$latch  ; counter[0]   ; counter[0]  ; 0.000        ; 1.210      ; 2.750      ;
; 1.548 ; counter_cs_out[1] ; color[1]$latch  ; cs_out       ; counter[0]  ; 0.000        ; 1.508      ; 3.086      ;
; 1.571 ; counter_cs_out[0] ; color[1]$latch  ; cs_out       ; counter[0]  ; 0.000        ; 1.508      ; 3.109      ;
; 1.591 ; max_color[1]      ; color[1]$latch  ; counter[0]   ; counter[0]  ; 0.000        ; -0.402     ; 1.189      ;
+-------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'cs_out'                                                                                 ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.518 ; counter_cs_out[5] ; counter_cs_out[5] ; cs_out       ; cs_out      ; 0.000        ; 0.034      ; 0.696      ;
; 0.539 ; counter_cs_out[3] ; counter_cs_out[3] ; cs_out       ; cs_out      ; 0.000        ; 0.034      ; 0.717      ;
; 0.554 ; counter_cs_out[2] ; counter_cs_out[2] ; cs_out       ; cs_out      ; 0.000        ; 0.034      ; 0.732      ;
; 0.557 ; counter_cs_out[1] ; counter_cs_out[1] ; cs_out       ; cs_out      ; 0.000        ; 0.034      ; 0.735      ;
; 0.560 ; counter_cs_out[4] ; counter_cs_out[4] ; cs_out       ; cs_out      ; 0.000        ; 0.034      ; 0.738      ;
; 0.577 ; counter_cs_out[0] ; counter_cs_out[0] ; cs_out       ; cs_out      ; 0.000        ; 0.034      ; 0.755      ;
; 0.579 ; counter[0]        ; counter_cs_out[5] ; counter[0]   ; cs_out      ; 0.000        ; 1.679      ; 2.612      ;
; 0.579 ; counter[0]        ; counter_cs_out[0] ; counter[0]   ; cs_out      ; 0.000        ; 1.679      ; 2.612      ;
; 0.579 ; counter[0]        ; counter_cs_out[1] ; counter[0]   ; cs_out      ; 0.000        ; 1.679      ; 2.612      ;
; 0.579 ; counter[0]        ; counter_cs_out[2] ; counter[0]   ; cs_out      ; 0.000        ; 1.679      ; 2.612      ;
; 0.579 ; counter[0]        ; counter_cs_out[3] ; counter[0]   ; cs_out      ; 0.000        ; 1.679      ; 2.612      ;
; 0.579 ; counter[0]        ; counter_cs_out[4] ; counter[0]   ; cs_out      ; 0.000        ; 1.679      ; 2.612      ;
; 0.779 ; counter_cs_out[3] ; counter_cs_out[4] ; cs_out       ; cs_out      ; 0.000        ; 0.038      ; 0.961      ;
; 0.797 ; counter_cs_out[1] ; counter_cs_out[2] ; cs_out       ; cs_out      ; 0.000        ; 0.038      ; 0.979      ;
; 0.799 ; counter_cs_out[2] ; counter_cs_out[3] ; cs_out       ; cs_out      ; 0.000        ; 0.038      ; 0.981      ;
; 0.805 ; counter_cs_out[4] ; counter_cs_out[5] ; cs_out       ; cs_out      ; 0.000        ; 0.038      ; 0.987      ;
; 0.806 ; counter_cs_out[0] ; counter_cs_out[1] ; cs_out       ; cs_out      ; 0.000        ; 0.038      ; 0.988      ;
; 0.806 ; counter_cs_out[2] ; counter_cs_out[4] ; cs_out       ; cs_out      ; 0.000        ; 0.038      ; 0.988      ;
; 0.813 ; counter_cs_out[0] ; counter_cs_out[2] ; cs_out       ; cs_out      ; 0.000        ; 0.038      ; 0.995      ;
; 0.868 ; counter_cs_out[3] ; counter_cs_out[5] ; cs_out       ; cs_out      ; 0.000        ; 0.038      ; 1.050      ;
; 0.886 ; counter_cs_out[1] ; counter_cs_out[3] ; cs_out       ; cs_out      ; 0.000        ; 0.038      ; 1.068      ;
; 0.893 ; counter_cs_out[1] ; counter_cs_out[4] ; cs_out       ; cs_out      ; 0.000        ; 0.038      ; 1.075      ;
; 0.895 ; counter_cs_out[2] ; counter_cs_out[5] ; cs_out       ; cs_out      ; 0.000        ; 0.038      ; 1.077      ;
; 0.902 ; counter_cs_out[0] ; counter_cs_out[3] ; cs_out       ; cs_out      ; 0.000        ; 0.038      ; 1.084      ;
; 0.909 ; counter_cs_out[0] ; counter_cs_out[4] ; cs_out       ; cs_out      ; 0.000        ; 0.038      ; 1.091      ;
; 0.982 ; counter_cs_out[1] ; counter_cs_out[5] ; cs_out       ; cs_out      ; 0.000        ; 0.038      ; 1.164      ;
; 0.998 ; counter_cs_out[0] ; counter_cs_out[5] ; cs_out       ; cs_out      ; 0.000        ; 0.038      ; 1.180      ;
; 1.027 ; counter[0]        ; counter_cs_out[5] ; counter[0]   ; cs_out      ; -0.500       ; 1.679      ; 2.560      ;
; 1.027 ; counter[0]        ; counter_cs_out[0] ; counter[0]   ; cs_out      ; -0.500       ; 1.679      ; 2.560      ;
; 1.027 ; counter[0]        ; counter_cs_out[1] ; counter[0]   ; cs_out      ; -0.500       ; 1.679      ; 2.560      ;
; 1.027 ; counter[0]        ; counter_cs_out[2] ; counter[0]   ; cs_out      ; -0.500       ; 1.679      ; 2.560      ;
; 1.027 ; counter[0]        ; counter_cs_out[3] ; counter[0]   ; cs_out      ; -0.500       ; 1.679      ; 2.560      ;
; 1.027 ; counter[0]        ; counter_cs_out[4] ; counter[0]   ; cs_out      ; -0.500       ; 1.679      ; 2.560      ;
; 2.021 ; counter[3]        ; counter_cs_out[5] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.026      ; 2.221      ;
; 2.021 ; counter[3]        ; counter_cs_out[0] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.026      ; 2.221      ;
; 2.021 ; counter[3]        ; counter_cs_out[1] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.026      ; 2.221      ;
; 2.021 ; counter[3]        ; counter_cs_out[2] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.026      ; 2.221      ;
; 2.021 ; counter[3]        ; counter_cs_out[3] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.026      ; 2.221      ;
; 2.021 ; counter[3]        ; counter_cs_out[4] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.026      ; 2.221      ;
; 2.106 ; counter[8]        ; counter_cs_out[5] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.060      ; 2.340      ;
; 2.106 ; counter[8]        ; counter_cs_out[0] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.060      ; 2.340      ;
; 2.106 ; counter[8]        ; counter_cs_out[1] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.060      ; 2.340      ;
; 2.106 ; counter[8]        ; counter_cs_out[2] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.060      ; 2.340      ;
; 2.106 ; counter[8]        ; counter_cs_out[3] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.060      ; 2.340      ;
; 2.106 ; counter[8]        ; counter_cs_out[4] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.060      ; 2.340      ;
; 2.127 ; counter[2]        ; counter_cs_out[5] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.026      ; 2.327      ;
; 2.127 ; counter[2]        ; counter_cs_out[0] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.026      ; 2.327      ;
; 2.127 ; counter[2]        ; counter_cs_out[1] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.026      ; 2.327      ;
; 2.127 ; counter[2]        ; counter_cs_out[2] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.026      ; 2.327      ;
; 2.127 ; counter[2]        ; counter_cs_out[3] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.026      ; 2.327      ;
; 2.127 ; counter[2]        ; counter_cs_out[4] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.026      ; 2.327      ;
; 2.153 ; counter[6]        ; counter_cs_out[5] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.026      ; 2.353      ;
; 2.153 ; counter[6]        ; counter_cs_out[0] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.026      ; 2.353      ;
; 2.153 ; counter[6]        ; counter_cs_out[1] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.026      ; 2.353      ;
; 2.153 ; counter[6]        ; counter_cs_out[2] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.026      ; 2.353      ;
; 2.153 ; counter[6]        ; counter_cs_out[3] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.026      ; 2.353      ;
; 2.153 ; counter[6]        ; counter_cs_out[4] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.026      ; 2.353      ;
; 2.156 ; counter[1]        ; counter_cs_out[5] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.026      ; 2.356      ;
; 2.156 ; counter[1]        ; counter_cs_out[0] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.026      ; 2.356      ;
; 2.156 ; counter[1]        ; counter_cs_out[1] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.026      ; 2.356      ;
; 2.156 ; counter[1]        ; counter_cs_out[2] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.026      ; 2.356      ;
; 2.156 ; counter[1]        ; counter_cs_out[3] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.026      ; 2.356      ;
; 2.156 ; counter[1]        ; counter_cs_out[4] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.026      ; 2.356      ;
; 2.227 ; counter[7]        ; counter_cs_out[5] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.060      ; 2.461      ;
; 2.227 ; counter[7]        ; counter_cs_out[0] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.060      ; 2.461      ;
; 2.227 ; counter[7]        ; counter_cs_out[1] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.060      ; 2.461      ;
; 2.227 ; counter[7]        ; counter_cs_out[2] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.060      ; 2.461      ;
; 2.227 ; counter[7]        ; counter_cs_out[3] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.060      ; 2.461      ;
; 2.227 ; counter[7]        ; counter_cs_out[4] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.060      ; 2.461      ;
; 2.522 ; counter[4]        ; counter_cs_out[5] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.060      ; 2.756      ;
; 2.522 ; counter[4]        ; counter_cs_out[0] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.060      ; 2.756      ;
; 2.522 ; counter[4]        ; counter_cs_out[1] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.060      ; 2.756      ;
; 2.522 ; counter[4]        ; counter_cs_out[2] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.060      ; 2.756      ;
; 2.522 ; counter[4]        ; counter_cs_out[3] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.060      ; 2.756      ;
; 2.522 ; counter[4]        ; counter_cs_out[4] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.060      ; 2.756      ;
; 2.612 ; counter[5]        ; counter_cs_out[5] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.026      ; 2.812      ;
; 2.612 ; counter[5]        ; counter_cs_out[0] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.026      ; 2.812      ;
; 2.612 ; counter[5]        ; counter_cs_out[1] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.026      ; 2.812      ;
; 2.612 ; counter[5]        ; counter_cs_out[2] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.026      ; 2.812      ;
; 2.612 ; counter[5]        ; counter_cs_out[3] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.026      ; 2.812      ;
; 2.612 ; counter[5]        ; counter_cs_out[4] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.026      ; 2.812      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------+
; Fast 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; cs_out     ; -1.040 ; -6.240        ;
; clk_1MHz   ; -0.921 ; -7.293        ;
; counter[0] ; -0.768 ; -2.824        ;
+------------+--------+---------------+


+------------------------------------+
; Fast 1200mV 0C Model Hold Summary  ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; counter[0] ; 0.118 ; 0.000         ;
; clk_1MHz   ; 0.201 ; 0.000         ;
; cs_out     ; 0.301 ; 0.000         ;
+------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; clk_1MHz   ; -3.000 ; -15.043                    ;
; cs_out     ; -3.000 ; -9.564                     ;
; counter[0] ; 0.413  ; 0.000                      ;
+------------+--------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'cs_out'                                                                                 ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -1.040 ; counter[5]        ; counter_cs_out[5] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.064     ; 1.953      ;
; -1.040 ; counter[5]        ; counter_cs_out[0] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.064     ; 1.953      ;
; -1.040 ; counter[5]        ; counter_cs_out[1] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.064     ; 1.953      ;
; -1.040 ; counter[5]        ; counter_cs_out[2] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.064     ; 1.953      ;
; -1.040 ; counter[5]        ; counter_cs_out[3] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.064     ; 1.953      ;
; -1.040 ; counter[5]        ; counter_cs_out[4] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.064     ; 1.953      ;
; -0.965 ; counter[4]        ; counter_cs_out[5] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.052     ; 1.890      ;
; -0.965 ; counter[4]        ; counter_cs_out[0] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.052     ; 1.890      ;
; -0.965 ; counter[4]        ; counter_cs_out[1] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.052     ; 1.890      ;
; -0.965 ; counter[4]        ; counter_cs_out[2] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.052     ; 1.890      ;
; -0.965 ; counter[4]        ; counter_cs_out[3] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.052     ; 1.890      ;
; -0.965 ; counter[4]        ; counter_cs_out[4] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.052     ; 1.890      ;
; -0.787 ; counter[7]        ; counter_cs_out[5] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.052     ; 1.712      ;
; -0.787 ; counter[7]        ; counter_cs_out[0] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.052     ; 1.712      ;
; -0.787 ; counter[7]        ; counter_cs_out[1] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.052     ; 1.712      ;
; -0.787 ; counter[7]        ; counter_cs_out[2] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.052     ; 1.712      ;
; -0.787 ; counter[7]        ; counter_cs_out[3] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.052     ; 1.712      ;
; -0.787 ; counter[7]        ; counter_cs_out[4] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.052     ; 1.712      ;
; -0.783 ; counter[2]        ; counter_cs_out[5] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.064     ; 1.696      ;
; -0.783 ; counter[2]        ; counter_cs_out[0] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.064     ; 1.696      ;
; -0.783 ; counter[2]        ; counter_cs_out[1] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.064     ; 1.696      ;
; -0.783 ; counter[2]        ; counter_cs_out[2] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.064     ; 1.696      ;
; -0.783 ; counter[2]        ; counter_cs_out[3] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.064     ; 1.696      ;
; -0.783 ; counter[2]        ; counter_cs_out[4] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.064     ; 1.696      ;
; -0.781 ; counter[6]        ; counter_cs_out[5] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.064     ; 1.694      ;
; -0.781 ; counter[6]        ; counter_cs_out[0] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.064     ; 1.694      ;
; -0.781 ; counter[6]        ; counter_cs_out[1] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.064     ; 1.694      ;
; -0.781 ; counter[6]        ; counter_cs_out[2] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.064     ; 1.694      ;
; -0.781 ; counter[6]        ; counter_cs_out[3] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.064     ; 1.694      ;
; -0.781 ; counter[6]        ; counter_cs_out[4] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.064     ; 1.694      ;
; -0.758 ; counter[1]        ; counter_cs_out[5] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.064     ; 1.671      ;
; -0.758 ; counter[1]        ; counter_cs_out[0] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.064     ; 1.671      ;
; -0.758 ; counter[1]        ; counter_cs_out[1] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.064     ; 1.671      ;
; -0.758 ; counter[1]        ; counter_cs_out[2] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.064     ; 1.671      ;
; -0.758 ; counter[1]        ; counter_cs_out[3] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.064     ; 1.671      ;
; -0.758 ; counter[1]        ; counter_cs_out[4] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.064     ; 1.671      ;
; -0.731 ; counter[3]        ; counter_cs_out[5] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.064     ; 1.644      ;
; -0.731 ; counter[3]        ; counter_cs_out[0] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.064     ; 1.644      ;
; -0.731 ; counter[3]        ; counter_cs_out[1] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.064     ; 1.644      ;
; -0.731 ; counter[3]        ; counter_cs_out[2] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.064     ; 1.644      ;
; -0.731 ; counter[3]        ; counter_cs_out[3] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.064     ; 1.644      ;
; -0.731 ; counter[3]        ; counter_cs_out[4] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.064     ; 1.644      ;
; -0.717 ; counter[8]        ; counter_cs_out[5] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.052     ; 1.642      ;
; -0.717 ; counter[8]        ; counter_cs_out[0] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.052     ; 1.642      ;
; -0.717 ; counter[8]        ; counter_cs_out[1] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.052     ; 1.642      ;
; -0.717 ; counter[8]        ; counter_cs_out[2] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.052     ; 1.642      ;
; -0.717 ; counter[8]        ; counter_cs_out[3] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.052     ; 1.642      ;
; -0.717 ; counter[8]        ; counter_cs_out[4] ; clk_1MHz     ; cs_out      ; 1.000        ; -0.052     ; 1.642      ;
; -0.270 ; counter[0]        ; counter_cs_out[5] ; counter[0]   ; cs_out      ; 0.500        ; 0.923      ; 1.775      ;
; -0.270 ; counter[0]        ; counter_cs_out[0] ; counter[0]   ; cs_out      ; 0.500        ; 0.923      ; 1.775      ;
; -0.270 ; counter[0]        ; counter_cs_out[1] ; counter[0]   ; cs_out      ; 0.500        ; 0.923      ; 1.775      ;
; -0.270 ; counter[0]        ; counter_cs_out[2] ; counter[0]   ; cs_out      ; 0.500        ; 0.923      ; 1.775      ;
; -0.270 ; counter[0]        ; counter_cs_out[3] ; counter[0]   ; cs_out      ; 0.500        ; 0.923      ; 1.775      ;
; -0.270 ; counter[0]        ; counter_cs_out[4] ; counter[0]   ; cs_out      ; 0.500        ; 0.923      ; 1.775      ;
; 0.061  ; counter_cs_out[1] ; counter_cs_out[5] ; cs_out       ; cs_out      ; 1.000        ; -0.024     ; 0.922      ;
; 0.065  ; counter_cs_out[1] ; counter_cs_out[4] ; cs_out       ; cs_out      ; 1.000        ; -0.024     ; 0.918      ;
; 0.072  ; counter_cs_out[0] ; counter_cs_out[5] ; cs_out       ; cs_out      ; 1.000        ; -0.024     ; 0.911      ;
; 0.109  ; counter_cs_out[0] ; counter_cs_out[4] ; cs_out       ; cs_out      ; 1.000        ; -0.024     ; 0.874      ;
; 0.129  ; counter_cs_out[1] ; counter_cs_out[3] ; cs_out       ; cs_out      ; 1.000        ; -0.024     ; 0.854      ;
; 0.133  ; counter_cs_out[1] ; counter_cs_out[2] ; cs_out       ; cs_out      ; 1.000        ; -0.024     ; 0.850      ;
; 0.139  ; counter_cs_out[3] ; counter_cs_out[5] ; cs_out       ; cs_out      ; 1.000        ; -0.024     ; 0.844      ;
; 0.140  ; counter_cs_out[0] ; counter_cs_out[3] ; cs_out       ; cs_out      ; 1.000        ; -0.024     ; 0.843      ;
; 0.143  ; counter_cs_out[3] ; counter_cs_out[4] ; cs_out       ; cs_out      ; 1.000        ; -0.024     ; 0.840      ;
; 0.145  ; counter_cs_out[2] ; counter_cs_out[5] ; cs_out       ; cs_out      ; 1.000        ; -0.024     ; 0.838      ;
; 0.177  ; counter_cs_out[0] ; counter_cs_out[2] ; cs_out       ; cs_out      ; 1.000        ; -0.024     ; 0.806      ;
; 0.183  ; counter_cs_out[2] ; counter_cs_out[4] ; cs_out       ; cs_out      ; 1.000        ; -0.024     ; 0.800      ;
; 0.208  ; counter_cs_out[0] ; counter_cs_out[1] ; cs_out       ; cs_out      ; 1.000        ; -0.024     ; 0.775      ;
; 0.209  ; counter_cs_out[4] ; counter_cs_out[5] ; cs_out       ; cs_out      ; 1.000        ; -0.024     ; 0.774      ;
; 0.213  ; counter_cs_out[2] ; counter_cs_out[3] ; cs_out       ; cs_out      ; 1.000        ; -0.024     ; 0.770      ;
; 0.354  ; counter[0]        ; counter_cs_out[5] ; counter[0]   ; cs_out      ; 1.000        ; 0.923      ; 1.651      ;
; 0.354  ; counter[0]        ; counter_cs_out[0] ; counter[0]   ; cs_out      ; 1.000        ; 0.923      ; 1.651      ;
; 0.354  ; counter[0]        ; counter_cs_out[1] ; counter[0]   ; cs_out      ; 1.000        ; 0.923      ; 1.651      ;
; 0.354  ; counter[0]        ; counter_cs_out[2] ; counter[0]   ; cs_out      ; 1.000        ; 0.923      ; 1.651      ;
; 0.354  ; counter[0]        ; counter_cs_out[3] ; counter[0]   ; cs_out      ; 1.000        ; 0.923      ; 1.651      ;
; 0.354  ; counter[0]        ; counter_cs_out[4] ; counter[0]   ; cs_out      ; 1.000        ; 0.923      ; 1.651      ;
; 0.415  ; counter_cs_out[0] ; counter_cs_out[0] ; cs_out       ; cs_out      ; 1.000        ; -0.022     ; 0.570      ;
; 0.415  ; counter_cs_out[4] ; counter_cs_out[4] ; cs_out       ; cs_out      ; 1.000        ; -0.022     ; 0.570      ;
; 0.421  ; counter_cs_out[2] ; counter_cs_out[2] ; cs_out       ; cs_out      ; 1.000        ; -0.022     ; 0.564      ;
; 0.427  ; counter_cs_out[1] ; counter_cs_out[1] ; cs_out       ; cs_out      ; 1.000        ; -0.022     ; 0.558      ;
; 0.437  ; counter_cs_out[3] ; counter_cs_out[3] ; cs_out       ; cs_out      ; 1.000        ; -0.022     ; 0.548      ;
; 0.506  ; counter_cs_out[5] ; counter_cs_out[5] ; cs_out       ; cs_out      ; 1.000        ; -0.022     ; 0.479      ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_1MHz'                                                                 ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+
; -0.921 ; counter[1] ; state[0]   ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.044     ; 1.884      ;
; -0.918 ; counter[6] ; state[0]   ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.044     ; 1.881      ;
; -0.917 ; counter[1] ; state[1]   ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.044     ; 1.880      ;
; -0.916 ; counter[2] ; state[0]   ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.044     ; 1.879      ;
; -0.914 ; counter[6] ; state[1]   ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.044     ; 1.877      ;
; -0.912 ; counter[2] ; state[1]   ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.044     ; 1.875      ;
; -0.844 ; counter[3] ; state[0]   ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.044     ; 1.807      ;
; -0.840 ; counter[3] ; state[1]   ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.044     ; 1.803      ;
; -0.755 ; counter[4] ; state[0]   ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.032     ; 1.730      ;
; -0.755 ; counter[5] ; state[0]   ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.044     ; 1.718      ;
; -0.751 ; counter[4] ; state[1]   ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.032     ; 1.726      ;
; -0.751 ; counter[5] ; state[1]   ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.044     ; 1.714      ;
; -0.717 ; counter[2] ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.024     ; 1.700      ;
; -0.713 ; counter[2] ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.047     ; 1.673      ;
; -0.689 ; counter[4] ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.023     ; 1.673      ;
; -0.688 ; counter[2] ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.024     ; 1.671      ;
; -0.687 ; counter[4] ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.023     ; 1.671      ;
; -0.686 ; counter[5] ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.047     ; 1.646      ;
; -0.685 ; counter[5] ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.047     ; 1.645      ;
; -0.684 ; counter[5] ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.047     ; 1.644      ;
; -0.677 ; counter[2] ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.024     ; 1.660      ;
; -0.676 ; counter[4] ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.023     ; 1.660      ;
; -0.674 ; counter[4] ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.023     ; 1.658      ;
; -0.673 ; counter[4] ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.023     ; 1.657      ;
; -0.672 ; counter[4] ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.023     ; 1.656      ;
; -0.669 ; counter[1] ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.024     ; 1.652      ;
; -0.665 ; counter[1] ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.047     ; 1.625      ;
; -0.663 ; counter[5] ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.024     ; 1.646      ;
; -0.663 ; counter[5] ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.024     ; 1.646      ;
; -0.663 ; counter[5] ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.024     ; 1.646      ;
; -0.660 ; counter[1] ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.024     ; 1.643      ;
; -0.640 ; counter[1] ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.024     ; 1.623      ;
; -0.634 ; counter[2] ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.047     ; 1.594      ;
; -0.617 ; counter[1] ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.047     ; 1.577      ;
; -0.597 ; counter[3] ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.047     ; 1.557      ;
; -0.596 ; counter[1] ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.024     ; 1.579      ;
; -0.593 ; counter[3] ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.024     ; 1.576      ;
; -0.575 ; counter[6] ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.047     ; 1.535      ;
; -0.573 ; counter[2] ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.047     ; 1.533      ;
; -0.572 ; counter[3] ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.024     ; 1.555      ;
; -0.556 ; counter[1] ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.047     ; 1.516      ;
; -0.550 ; counter[3] ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.047     ; 1.510      ;
; -0.540 ; counter[7] ; state[0]   ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.032     ; 1.515      ;
; -0.536 ; counter[7] ; state[1]   ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.032     ; 1.511      ;
; -0.530 ; counter[8] ; state[0]   ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.032     ; 1.505      ;
; -0.526 ; counter[8] ; state[1]   ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.032     ; 1.501      ;
; -0.489 ; counter[3] ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.047     ; 1.449      ;
; -0.444 ; counter[1] ; counter[1] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.024     ; 1.427      ;
; -0.439 ; counter[0] ; counter[3] ; counter[0]   ; clk_1MHz    ; 0.500        ; 0.943      ; 1.964      ;
; -0.435 ; counter[6] ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.047     ; 1.395      ;
; -0.424 ; counter[0] ; counter[7] ; counter[0]   ; clk_1MHz    ; 0.500        ; 0.931      ; 1.937      ;
; -0.420 ; counter[7] ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.023     ; 1.404      ;
; -0.419 ; counter[3] ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.024     ; 1.402      ;
; -0.410 ; counter[0] ; counter[5] ; counter[0]   ; clk_1MHz    ; 0.500        ; 0.943      ; 1.935      ;
; -0.399 ; counter[0] ; counter[6] ; counter[0]   ; clk_1MHz    ; 0.500        ; 0.943      ; 1.924      ;
; -0.396 ; counter[0] ; counter[1] ; counter[0]   ; clk_1MHz    ; 0.500        ; 0.943      ; 1.921      ;
; -0.362 ; counter[2] ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.024     ; 1.345      ;
; -0.350 ; counter[7] ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.023     ; 1.334      ;
; -0.345 ; counter[0] ; counter[4] ; counter[0]   ; clk_1MHz    ; 0.500        ; 0.931      ; 1.858      ;
; -0.335 ; counter[0] ; counter[2] ; counter[0]   ; clk_1MHz    ; 0.500        ; 0.943      ; 1.860      ;
; -0.292 ; counter[6] ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.024     ; 1.275      ;
; -0.284 ; counter[0] ; counter[8] ; counter[0]   ; clk_1MHz    ; 0.500        ; 0.931      ; 1.797      ;
; -0.173 ; counter[0] ; counter[0] ; counter[0]   ; clk_1MHz    ; 0.500        ; 0.943      ; 1.698      ;
; -0.063 ; state[0]   ; counter[0] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.026     ; 1.044      ;
; -0.063 ; state[0]   ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.026     ; 1.044      ;
; -0.063 ; state[0]   ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.026     ; 1.044      ;
; -0.063 ; state[0]   ; counter[1] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.026     ; 1.044      ;
; -0.063 ; state[0]   ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.026     ; 1.044      ;
; -0.063 ; state[0]   ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.026     ; 1.044      ;
; -0.054 ; counter[0] ; state[1]   ; counter[0]   ; clk_1MHz    ; 0.500        ; 0.934      ; 1.570      ;
; -0.054 ; counter[0] ; state[0]   ; counter[0]   ; clk_1MHz    ; 0.500        ; 0.934      ; 1.570      ;
; -0.041 ; counter[8] ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.023     ; 1.025      ;
; -0.022 ; state[0]   ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.038     ; 0.991      ;
; -0.022 ; state[0]   ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.038     ; 0.991      ;
; -0.022 ; state[0]   ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.038     ; 0.991      ;
; 0.015  ; state[1]   ; counter[0] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.026     ; 0.966      ;
; 0.015  ; state[1]   ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.026     ; 0.966      ;
; 0.015  ; state[1]   ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.026     ; 0.966      ;
; 0.015  ; state[1]   ; counter[1] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.026     ; 0.966      ;
; 0.015  ; state[1]   ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.026     ; 0.966      ;
; 0.015  ; state[1]   ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.026     ; 0.966      ;
; 0.030  ; counter[7] ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.023     ; 0.954      ;
; 0.031  ; counter[7] ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.023     ; 0.953      ;
; 0.031  ; counter[7] ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.023     ; 0.953      ;
; 0.049  ; counter[6] ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.047     ; 0.911      ;
; 0.056  ; state[1]   ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.038     ; 0.913      ;
; 0.056  ; state[1]   ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.038     ; 0.913      ;
; 0.056  ; state[1]   ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.038     ; 0.913      ;
; 0.100  ; counter[8] ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.023     ; 0.884      ;
; 0.101  ; counter[8] ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.023     ; 0.883      ;
; 0.101  ; counter[8] ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.023     ; 0.883      ;
; 0.145  ; counter[6] ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.024     ; 0.838      ;
; 0.221  ; counter[0] ; counter[6] ; counter[0]   ; clk_1MHz    ; 1.000        ; 0.943      ; 1.804      ;
; 0.234  ; counter[3] ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.024     ; 0.749      ;
; 0.241  ; counter[0] ; counter[3] ; counter[0]   ; clk_1MHz    ; 1.000        ; 0.943      ; 1.784      ;
; 0.256  ; counter[0] ; counter[7] ; counter[0]   ; clk_1MHz    ; 1.000        ; 0.931      ; 1.757      ;
; 0.270  ; counter[0] ; counter[5] ; counter[0]   ; clk_1MHz    ; 1.000        ; 0.943      ; 1.755      ;
; 0.274  ; counter[8] ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 1.000        ; -0.023     ; 0.710      ;
; 0.275  ; counter[0] ; counter[4] ; counter[0]   ; clk_1MHz    ; 1.000        ; 0.931      ; 1.738      ;
; 0.284  ; counter[0] ; counter[1] ; counter[0]   ; clk_1MHz    ; 1.000        ; 0.943      ; 1.741      ;
+--------+------------+------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'counter[0]'                                                                           ;
+--------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+
; -0.768 ; save_reg2[0]      ; color[1]$latch  ; counter[0]   ; counter[0]  ; 1.000        ; 0.763      ; 2.090      ;
; -0.761 ; save_reg2[1]      ; color[1]$latch  ; counter[0]   ; counter[0]  ; 1.000        ; 0.705      ; 2.025      ;
; -0.719 ; save_reg2[3]      ; color[1]$latch  ; counter[0]   ; counter[0]  ; 1.000        ; 0.762      ; 2.040      ;
; -0.716 ; counter_cs_out[1] ; color[1]$latch  ; cs_out       ; counter[0]  ; 1.000        ; 0.982      ; 2.247      ;
; -0.706 ; save_reg2[2]      ; color[1]$latch  ; counter[0]   ; counter[0]  ; 1.000        ; 0.759      ; 2.024      ;
; -0.678 ; max_color[1]      ; color[1]$latch  ; counter[0]   ; counter[0]  ; 1.000        ; -0.433     ; 0.804      ;
; -0.675 ; counter_cs_out[2] ; color[1]$latch  ; cs_out       ; counter[0]  ; 1.000        ; 0.982      ; 2.206      ;
; -0.670 ; counter_cs_out[0] ; color[1]$latch  ; cs_out       ; counter[0]  ; 1.000        ; 0.982      ; 2.201      ;
; -0.637 ; save_reg2[4]      ; color[1]$latch  ; counter[0]   ; counter[0]  ; 1.000        ; 0.760      ; 1.956      ;
; -0.636 ; counter_cs_out[3] ; color[1]$latch  ; cs_out       ; counter[0]  ; 1.000        ; 0.982      ; 2.167      ;
; -0.562 ; save_reg2[0]      ; color[0]$latch  ; counter[0]   ; counter[0]  ; 1.000        ; 0.834      ; 2.056      ;
; -0.555 ; save_reg2[0]      ; max_color[0]    ; counter[0]   ; counter[0]  ; 1.000        ; 1.105      ; 2.224      ;
; -0.553 ; save_reg2[1]      ; color[0]$latch  ; counter[0]   ; counter[0]  ; 1.000        ; 0.776      ; 1.989      ;
; -0.550 ; save_reg2[1]      ; max_color[0]    ; counter[0]   ; counter[0]  ; 1.000        ; 1.047      ; 2.161      ;
; -0.535 ; counter_cs_out[4] ; color[1]$latch  ; cs_out       ; counter[0]  ; 1.000        ; 0.982      ; 2.066      ;
; -0.511 ; save_reg2[3]      ; color[0]$latch  ; counter[0]   ; counter[0]  ; 1.000        ; 0.833      ; 2.004      ;
; -0.508 ; counter_cs_out[1] ; color[0]$latch  ; cs_out       ; counter[0]  ; 1.000        ; 1.053      ; 2.211      ;
; -0.508 ; save_reg2[3]      ; max_color[0]    ; counter[0]   ; counter[0]  ; 1.000        ; 1.104      ; 2.176      ;
; -0.500 ; save_reg2[2]      ; color[0]$latch  ; counter[0]   ; counter[0]  ; 1.000        ; 0.830      ; 1.990      ;
; -0.498 ; counter_cs_out[1] ; max_color[0]    ; cs_out       ; counter[0]  ; 1.000        ; 1.331      ; 2.383      ;
; -0.491 ; save_reg2[2]      ; max_color[0]    ; counter[0]   ; counter[0]  ; 1.000        ; 1.101      ; 2.156      ;
; -0.471 ; max_color[0]      ; color[0]$latch  ; counter[0]   ; counter[0]  ; 1.000        ; -0.363     ; 0.768      ;
; -0.467 ; counter_cs_out[2] ; color[0]$latch  ; cs_out       ; counter[0]  ; 1.000        ; 1.053      ; 2.170      ;
; -0.462 ; counter_cs_out[0] ; color[0]$latch  ; cs_out       ; counter[0]  ; 1.000        ; 1.053      ; 2.165      ;
; -0.461 ; save_reg2[5]      ; color[1]$latch  ; counter[0]   ; counter[0]  ; 1.000        ; 0.762      ; 1.782      ;
; -0.457 ; counter_cs_out[2] ; max_color[0]    ; cs_out       ; counter[0]  ; 1.000        ; 1.331      ; 2.342      ;
; -0.452 ; counter_cs_out[0] ; max_color[0]    ; cs_out       ; counter[0]  ; 1.000        ; 1.331      ; 2.337      ;
; -0.430 ; save_reg2[4]      ; color[0]$latch  ; counter[0]   ; counter[0]  ; 1.000        ; 0.831      ; 1.921      ;
; -0.428 ; counter_cs_out[3] ; color[0]$latch  ; cs_out       ; counter[0]  ; 1.000        ; 1.053      ; 2.131      ;
; -0.426 ; save_reg2[4]      ; max_color[0]    ; counter[0]   ; counter[0]  ; 1.000        ; 1.102      ; 2.092      ;
; -0.418 ; counter_cs_out[3] ; max_color[0]    ; cs_out       ; counter[0]  ; 1.000        ; 1.331      ; 2.303      ;
; -0.409 ; state[0]          ; filter[0]$latch ; clk_1MHz     ; counter[0]  ; 1.000        ; 1.048      ; 1.945      ;
; -0.403 ; counter_cs_out[5] ; color[1]$latch  ; cs_out       ; counter[0]  ; 1.000        ; 0.982      ; 1.934      ;
; -0.327 ; counter_cs_out[4] ; color[0]$latch  ; cs_out       ; counter[0]  ; 1.000        ; 1.053      ; 2.030      ;
; -0.317 ; counter_cs_out[4] ; max_color[0]    ; cs_out       ; counter[0]  ; 1.000        ; 1.331      ; 2.202      ;
; -0.267 ; state[1]          ; filter[1]$latch ; clk_1MHz     ; counter[0]  ; 1.000        ; 1.049      ; 1.803      ;
; -0.263 ; state[0]          ; max_color[1]    ; clk_1MHz     ; counter[0]  ; 1.000        ; 1.318      ; 2.134      ;
; -0.253 ; save_reg2[5]      ; color[0]$latch  ; counter[0]   ; counter[0]  ; 1.000        ; 0.833      ; 1.746      ;
; -0.250 ; save_reg2[5]      ; max_color[0]    ; counter[0]   ; counter[0]  ; 1.000        ; 1.104      ; 1.918      ;
; -0.193 ; counter_cs_out[5] ; color[0]$latch  ; cs_out       ; counter[0]  ; 1.000        ; 1.053      ; 1.896      ;
; -0.125 ; counter_cs_out[5] ; max_color[0]    ; cs_out       ; counter[0]  ; 1.000        ; 1.331      ; 2.010      ;
; 0.037  ; counter_cs_out[1] ; save_reg2[1]    ; cs_out       ; counter[0]  ; 1.000        ; 0.210      ; 0.715      ;
; 0.054  ; counter_cs_out[0] ; save_reg2[0]    ; cs_out       ; counter[0]  ; 1.000        ; 0.155      ; 0.638      ;
; 0.060  ; counter_cs_out[4] ; save_reg2[4]    ; cs_out       ; counter[0]  ; 1.000        ; 0.157      ; 0.637      ;
; 0.080  ; counter_cs_out[2] ; save_reg2[2]    ; cs_out       ; counter[0]  ; 1.000        ; 0.158      ; 0.620      ;
; 0.126  ; state[0]          ; max_color[0]    ; clk_1MHz     ; counter[0]  ; 1.000        ; 1.319      ; 1.747      ;
; 0.226  ; counter_cs_out[3] ; save_reg2[3]    ; cs_out       ; counter[0]  ; 1.000        ; 0.155      ; 0.564      ;
; 0.239  ; counter_cs_out[5] ; save_reg2[5]    ; cs_out       ; counter[0]  ; 1.000        ; 0.155      ; 0.551      ;
+--------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'counter[0]'                                                                           ;
+-------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.118 ; state[0]          ; max_color[0]    ; clk_1MHz     ; counter[0]  ; 0.000        ; 1.458      ; 1.606      ;
; 0.158 ; counter_cs_out[5] ; save_reg2[5]    ; cs_out       ; counter[0]  ; 0.000        ; 0.280      ; 0.468      ;
; 0.168 ; counter_cs_out[3] ; save_reg2[3]    ; cs_out       ; counter[0]  ; 0.000        ; 0.280      ; 0.478      ;
; 0.182 ; counter_cs_out[5] ; max_color[0]    ; cs_out       ; counter[0]  ; 0.000        ; 1.469      ; 1.681      ;
; 0.231 ; counter_cs_out[2] ; save_reg2[2]    ; cs_out       ; counter[0]  ; 0.000        ; 0.283      ; 0.544      ;
; 0.241 ; counter_cs_out[1] ; save_reg2[1]    ; cs_out       ; counter[0]  ; 0.000        ; 0.337      ; 0.608      ;
; 0.241 ; counter_cs_out[4] ; save_reg2[4]    ; cs_out       ; counter[0]  ; 0.000        ; 0.282      ; 0.553      ;
; 0.245 ; counter_cs_out[0] ; save_reg2[0]    ; cs_out       ; counter[0]  ; 0.000        ; 0.279      ; 0.554      ;
; 0.271 ; counter_cs_out[4] ; color[0]$latch  ; cs_out       ; counter[0]  ; 0.000        ; 1.177      ; 1.478      ;
; 0.276 ; counter_cs_out[5] ; color[0]$latch  ; cs_out       ; counter[0]  ; 0.000        ; 1.177      ; 1.483      ;
; 0.295 ; state[0]          ; max_color[1]    ; clk_1MHz     ; counter[0]  ; 0.000        ; 1.457      ; 1.782      ;
; 0.332 ; state[1]          ; filter[1]$latch ; clk_1MHz     ; counter[0]  ; 0.000        ; 1.176      ; 1.538      ;
; 0.348 ; counter_cs_out[4] ; max_color[0]    ; cs_out       ; counter[0]  ; 0.000        ; 1.469      ; 1.847      ;
; 0.368 ; save_reg2[5]      ; color[0]$latch  ; counter[0]   ; counter[0]  ; 0.000        ; 0.962      ; 1.330      ;
; 0.388 ; counter_cs_out[3] ; max_color[0]    ; cs_out       ; counter[0]  ; 0.000        ; 1.469      ; 1.887      ;
; 0.407 ; save_reg2[5]      ; max_color[0]    ; counter[0]   ; counter[0]  ; 0.000        ; 1.261      ; 1.668      ;
; 0.410 ; counter_cs_out[5] ; color[1]$latch  ; cs_out       ; counter[0]  ; 0.000        ; 1.103      ; 1.543      ;
; 0.411 ; state[0]          ; filter[0]$latch ; clk_1MHz     ; counter[0]  ; 0.000        ; 1.174      ; 1.615      ;
; 0.413 ; counter_cs_out[4] ; color[1]$latch  ; cs_out       ; counter[0]  ; 0.000        ; 1.103      ; 1.546      ;
; 0.413 ; save_reg2[2]      ; color[0]$latch  ; counter[0]   ; counter[0]  ; 0.000        ; 0.959      ; 1.372      ;
; 0.414 ; save_reg2[4]      ; color[0]$latch  ; counter[0]   ; counter[0]  ; 0.000        ; 0.960      ; 1.374      ;
; 0.466 ; counter_cs_out[1] ; max_color[0]    ; cs_out       ; counter[0]  ; 0.000        ; 1.469      ; 1.965      ;
; 0.467 ; save_reg2[3]      ; color[0]$latch  ; counter[0]   ; counter[0]  ; 0.000        ; 0.962      ; 1.429      ;
; 0.474 ; counter_cs_out[3] ; color[0]$latch  ; cs_out       ; counter[0]  ; 0.000        ; 1.177      ; 1.681      ;
; 0.479 ; counter_cs_out[2] ; max_color[0]    ; cs_out       ; counter[0]  ; 0.000        ; 1.469      ; 1.978      ;
; 0.479 ; counter_cs_out[0] ; max_color[0]    ; cs_out       ; counter[0]  ; 0.000        ; 1.469      ; 1.978      ;
; 0.479 ; counter_cs_out[2] ; color[0]$latch  ; cs_out       ; counter[0]  ; 0.000        ; 1.177      ; 1.686      ;
; 0.505 ; save_reg2[5]      ; color[1]$latch  ; counter[0]   ; counter[0]  ; 0.000        ; 0.888      ; 1.393      ;
; 0.559 ; save_reg2[2]      ; color[1]$latch  ; counter[0]   ; counter[0]  ; 0.000        ; 0.885      ; 1.444      ;
; 0.560 ; counter_cs_out[1] ; color[0]$latch  ; cs_out       ; counter[0]  ; 0.000        ; 1.177      ; 1.767      ;
; 0.560 ; save_reg2[4]      ; color[1]$latch  ; counter[0]   ; counter[0]  ; 0.000        ; 0.886      ; 1.446      ;
; 0.573 ; counter_cs_out[0] ; color[0]$latch  ; cs_out       ; counter[0]  ; 0.000        ; 1.177      ; 1.780      ;
; 0.580 ; save_reg2[0]      ; color[0]$latch  ; counter[0]   ; counter[0]  ; 0.000        ; 0.962      ; 1.542      ;
; 0.589 ; save_reg2[4]      ; max_color[0]    ; counter[0]   ; counter[0]  ; 0.000        ; 1.259      ; 1.848      ;
; 0.603 ; save_reg2[3]      ; max_color[0]    ; counter[0]   ; counter[0]  ; 0.000        ; 1.261      ; 1.864      ;
; 0.613 ; save_reg2[3]      ; color[1]$latch  ; counter[0]   ; counter[0]  ; 0.000        ; 0.888      ; 1.501      ;
; 0.616 ; counter_cs_out[3] ; color[1]$latch  ; cs_out       ; counter[0]  ; 0.000        ; 1.103      ; 1.749      ;
; 0.625 ; counter_cs_out[2] ; color[1]$latch  ; cs_out       ; counter[0]  ; 0.000        ; 1.103      ; 1.758      ;
; 0.638 ; save_reg2[1]      ; max_color[0]    ; counter[0]   ; counter[0]  ; 0.000        ; 1.206      ; 1.844      ;
; 0.657 ; save_reg2[2]      ; max_color[0]    ; counter[0]   ; counter[0]  ; 0.000        ; 1.258      ; 1.915      ;
; 0.694 ; counter_cs_out[1] ; color[1]$latch  ; cs_out       ; counter[0]  ; 0.000        ; 1.103      ; 1.827      ;
; 0.707 ; counter_cs_out[0] ; color[1]$latch  ; cs_out       ; counter[0]  ; 0.000        ; 1.103      ; 1.840      ;
; 0.717 ; save_reg2[0]      ; max_color[0]    ; counter[0]   ; counter[0]  ; 0.000        ; 1.261      ; 1.978      ;
; 0.726 ; save_reg2[0]      ; color[1]$latch  ; counter[0]   ; counter[0]  ; 0.000        ; 0.888      ; 1.614      ;
; 0.739 ; save_reg2[1]      ; color[0]$latch  ; counter[0]   ; counter[0]  ; 0.000        ; 0.907      ; 1.646      ;
; 0.844 ; max_color[0]      ; color[0]$latch  ; counter[0]   ; counter[0]  ; 0.000        ; -0.207     ; 0.637      ;
; 0.873 ; save_reg2[1]      ; color[1]$latch  ; counter[0]   ; counter[0]  ; 0.000        ; 0.833      ; 1.706      ;
; 0.976 ; max_color[1]      ; color[1]$latch  ; counter[0]   ; counter[0]  ; 0.000        ; -0.280     ; 0.696      ;
+-------+-------------------+-----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_1MHz'                                                                 ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+
; 0.201 ; state[0]   ; state[0]   ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; state[1]   ; state[1]   ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.022      ; 0.307      ;
; 0.266 ; counter[0] ; counter[0] ; counter[0]   ; clk_1MHz    ; 0.000        ; 0.987      ; 1.472      ;
; 0.291 ; counter[0] ; counter[6] ; counter[0]   ; clk_1MHz    ; 0.000        ; 0.987      ; 1.497      ;
; 0.291 ; counter[0] ; counter[2] ; counter[0]   ; clk_1MHz    ; 0.000        ; 0.987      ; 1.497      ;
; 0.292 ; counter[0] ; counter[5] ; counter[0]   ; clk_1MHz    ; 0.000        ; 0.987      ; 1.498      ;
; 0.301 ; counter[0] ; counter[4] ; counter[0]   ; clk_1MHz    ; 0.000        ; 0.975      ; 1.495      ;
; 0.303 ; counter[0] ; counter[7] ; counter[0]   ; clk_1MHz    ; 0.000        ; 0.975      ; 1.497      ;
; 0.303 ; counter[0] ; counter[8] ; counter[0]   ; clk_1MHz    ; 0.000        ; 0.975      ; 1.497      ;
; 0.319 ; counter[0] ; counter[1] ; counter[0]   ; clk_1MHz    ; 0.000        ; 0.987      ; 1.525      ;
; 0.327 ; counter[0] ; counter[3] ; counter[0]   ; clk_1MHz    ; 0.000        ; 0.987      ; 1.533      ;
; 0.338 ; state[0]   ; state[1]   ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.023      ; 0.445      ;
; 0.371 ; counter[0] ; state[0]   ; counter[0]   ; clk_1MHz    ; 0.000        ; 0.978      ; 1.568      ;
; 0.374 ; counter[0] ; state[1]   ; counter[0]   ; clk_1MHz    ; 0.000        ; 0.978      ; 1.571      ;
; 0.385 ; state[1]   ; state[0]   ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.023      ; 0.492      ;
; 0.397 ; counter[3] ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.024      ; 0.505      ;
; 0.436 ; counter[8] ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.023      ; 0.543      ;
; 0.438 ; counter[8] ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.023      ; 0.545      ;
; 0.456 ; counter[2] ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.024      ; 0.564      ;
; 0.502 ; counter[7] ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.023      ; 0.609      ;
; 0.504 ; counter[7] ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.023      ; 0.611      ;
; 0.518 ; counter[6] ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.024      ; 0.626      ;
; 0.522 ; counter[1] ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.024      ; 0.630      ;
; 0.532 ; counter[3] ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.024      ; 0.640      ;
; 0.532 ; counter[3] ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.024      ; 0.640      ;
; 0.549 ; counter[3] ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.023      ; 0.656      ;
; 0.561 ; counter[8] ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.023      ; 0.668      ;
; 0.591 ; counter[2] ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.024      ; 0.699      ;
; 0.591 ; counter[2] ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.024      ; 0.699      ;
; 0.594 ; counter[3] ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.023      ; 0.701      ;
; 0.595 ; counter[3] ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.023      ; 0.702      ;
; 0.608 ; counter[2] ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.023      ; 0.715      ;
; 0.622 ; counter[7] ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.023      ; 0.729      ;
; 0.653 ; counter[2] ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.023      ; 0.760      ;
; 0.654 ; counter[2] ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.023      ; 0.761      ;
; 0.675 ; counter[6] ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.024      ; 0.783      ;
; 0.675 ; counter[6] ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.024      ; 0.783      ;
; 0.679 ; counter[1] ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.024      ; 0.787      ;
; 0.679 ; counter[1] ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.024      ; 0.787      ;
; 0.694 ; counter[8] ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.047      ; 0.825      ;
; 0.694 ; counter[8] ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.047      ; 0.825      ;
; 0.694 ; counter[8] ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.047      ; 0.825      ;
; 0.700 ; counter[6] ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.023      ; 0.807      ;
; 0.704 ; counter[1] ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.023      ; 0.811      ;
; 0.704 ; counter[0] ; counter[6] ; counter[0]   ; clk_1MHz    ; -0.500       ; 0.987      ; 1.410      ;
; 0.704 ; counter[0] ; counter[5] ; counter[0]   ; clk_1MHz    ; -0.500       ; 0.987      ; 1.410      ;
; 0.704 ; counter[0] ; counter[2] ; counter[0]   ; clk_1MHz    ; -0.500       ; 0.987      ; 1.410      ;
; 0.713 ; counter[0] ; counter[4] ; counter[0]   ; clk_1MHz    ; -0.500       ; 0.975      ; 1.407      ;
; 0.715 ; counter[0] ; counter[7] ; counter[0]   ; clk_1MHz    ; -0.500       ; 0.975      ; 1.409      ;
; 0.715 ; counter[0] ; counter[8] ; counter[0]   ; clk_1MHz    ; -0.500       ; 0.975      ; 1.409      ;
; 0.752 ; counter[1] ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.023      ; 0.859      ;
; 0.753 ; counter[1] ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.023      ; 0.860      ;
; 0.755 ; counter[7] ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.047      ; 0.886      ;
; 0.755 ; counter[7] ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.047      ; 0.886      ;
; 0.755 ; counter[7] ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.047      ; 0.886      ;
; 0.758 ; counter[6] ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.023      ; 0.865      ;
; 0.758 ; state[1]   ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.032      ; 0.874      ;
; 0.758 ; state[1]   ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.032      ; 0.874      ;
; 0.758 ; state[1]   ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.032      ; 0.874      ;
; 0.759 ; counter[6] ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.023      ; 0.866      ;
; 0.790 ; state[0]   ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.032      ; 0.906      ;
; 0.790 ; state[0]   ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.032      ; 0.906      ;
; 0.790 ; state[0]   ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.032      ; 0.906      ;
; 0.798 ; state[1]   ; counter[0] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.044      ; 0.926      ;
; 0.798 ; state[1]   ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.044      ; 0.926      ;
; 0.798 ; state[1]   ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.044      ; 0.926      ;
; 0.798 ; state[1]   ; counter[1] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.044      ; 0.926      ;
; 0.798 ; state[1]   ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.044      ; 0.926      ;
; 0.798 ; state[1]   ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.044      ; 0.926      ;
; 0.799 ; counter[0] ; state[0]   ; counter[0]   ; clk_1MHz    ; -0.500       ; 0.978      ; 1.496      ;
; 0.802 ; counter[0] ; state[1]   ; counter[0]   ; clk_1MHz    ; -0.500       ; 0.978      ; 1.499      ;
; 0.830 ; state[0]   ; counter[0] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.044      ; 0.958      ;
; 0.830 ; state[0]   ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.044      ; 0.958      ;
; 0.830 ; state[0]   ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.044      ; 0.958      ;
; 0.830 ; state[0]   ; counter[1] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.044      ; 0.958      ;
; 0.830 ; state[0]   ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.044      ; 0.958      ;
; 0.830 ; state[0]   ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.044      ; 0.958      ;
; 0.844 ; counter[0] ; counter[0] ; counter[0]   ; clk_1MHz    ; -0.500       ; 0.987      ; 1.550      ;
; 0.926 ; counter[0] ; counter[1] ; counter[0]   ; clk_1MHz    ; -0.500       ; 0.987      ; 1.632      ;
; 0.934 ; counter[0] ; counter[3] ; counter[0]   ; clk_1MHz    ; -0.500       ; 0.987      ; 1.640      ;
; 0.994 ; counter[5] ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.024      ; 1.102      ;
; 1.041 ; counter[3] ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.024      ; 1.149      ;
; 1.045 ; counter[5] ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.023      ; 1.152      ;
; 1.057 ; counter[4] ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.023      ; 1.164      ;
; 1.093 ; counter[5] ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.023      ; 1.200      ;
; 1.099 ; counter[1] ; counter[1] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.024      ; 1.207      ;
; 1.129 ; counter[5] ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.024      ; 1.237      ;
; 1.164 ; counter[4] ; counter[8] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.023      ; 1.271      ;
; 1.185 ; counter[4] ; counter[5] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.047      ; 1.316      ;
; 1.188 ; counter[2] ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.024      ; 1.296      ;
; 1.202 ; counter[1] ; counter[3] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.024      ; 1.310      ;
; 1.212 ; counter[4] ; counter[7] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.023      ; 1.319      ;
; 1.225 ; counter[4] ; counter[6] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.047      ; 1.356      ;
; 1.256 ; counter[8] ; state[0]   ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.038      ; 1.378      ;
; 1.259 ; counter[8] ; state[1]   ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.038      ; 1.381      ;
; 1.275 ; counter[7] ; state[0]   ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.038      ; 1.397      ;
; 1.278 ; counter[7] ; state[1]   ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.038      ; 1.400      ;
; 1.348 ; counter[4] ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.047      ; 1.479      ;
; 1.369 ; counter[5] ; counter[4] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.023      ; 1.476      ;
; 1.371 ; counter[5] ; counter[2] ; clk_1MHz     ; clk_1MHz    ; 0.000        ; 0.024      ; 1.479      ;
+-------+------------+------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'cs_out'                                                                                 ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.301 ; counter_cs_out[5] ; counter_cs_out[5] ; cs_out       ; cs_out      ; 0.000        ; 0.022      ; 0.407      ;
; 0.323 ; counter_cs_out[3] ; counter_cs_out[3] ; cs_out       ; cs_out      ; 0.000        ; 0.022      ; 0.429      ;
; 0.327 ; counter[0]        ; counter_cs_out[5] ; counter[0]   ; cs_out      ; 0.000        ; 0.966      ; 1.512      ;
; 0.327 ; counter[0]        ; counter_cs_out[0] ; counter[0]   ; cs_out      ; 0.000        ; 0.966      ; 1.512      ;
; 0.327 ; counter[0]        ; counter_cs_out[1] ; counter[0]   ; cs_out      ; 0.000        ; 0.966      ; 1.512      ;
; 0.327 ; counter[0]        ; counter_cs_out[2] ; counter[0]   ; cs_out      ; 0.000        ; 0.966      ; 1.512      ;
; 0.327 ; counter[0]        ; counter_cs_out[3] ; counter[0]   ; cs_out      ; 0.000        ; 0.966      ; 1.512      ;
; 0.327 ; counter[0]        ; counter_cs_out[4] ; counter[0]   ; cs_out      ; 0.000        ; 0.966      ; 1.512      ;
; 0.333 ; counter_cs_out[2] ; counter_cs_out[2] ; cs_out       ; cs_out      ; 0.000        ; 0.022      ; 0.439      ;
; 0.336 ; counter_cs_out[1] ; counter_cs_out[1] ; cs_out       ; cs_out      ; 0.000        ; 0.022      ; 0.442      ;
; 0.337 ; counter_cs_out[4] ; counter_cs_out[4] ; cs_out       ; cs_out      ; 0.000        ; 0.022      ; 0.443      ;
; 0.349 ; counter_cs_out[0] ; counter_cs_out[0] ; cs_out       ; cs_out      ; 0.000        ; 0.022      ; 0.455      ;
; 0.470 ; counter_cs_out[3] ; counter_cs_out[4] ; cs_out       ; cs_out      ; 0.000        ; 0.024      ; 0.578      ;
; 0.483 ; counter_cs_out[1] ; counter_cs_out[2] ; cs_out       ; cs_out      ; 0.000        ; 0.024      ; 0.591      ;
; 0.489 ; counter_cs_out[2] ; counter_cs_out[3] ; cs_out       ; cs_out      ; 0.000        ; 0.024      ; 0.597      ;
; 0.492 ; counter_cs_out[2] ; counter_cs_out[4] ; cs_out       ; cs_out      ; 0.000        ; 0.024      ; 0.600      ;
; 0.493 ; counter_cs_out[4] ; counter_cs_out[5] ; cs_out       ; cs_out      ; 0.000        ; 0.024      ; 0.601      ;
; 0.494 ; counter_cs_out[0] ; counter_cs_out[1] ; cs_out       ; cs_out      ; 0.000        ; 0.024      ; 0.602      ;
; 0.497 ; counter_cs_out[0] ; counter_cs_out[2] ; cs_out       ; cs_out      ; 0.000        ; 0.024      ; 0.605      ;
; 0.533 ; counter_cs_out[3] ; counter_cs_out[5] ; cs_out       ; cs_out      ; 0.000        ; 0.024      ; 0.641      ;
; 0.546 ; counter_cs_out[1] ; counter_cs_out[3] ; cs_out       ; cs_out      ; 0.000        ; 0.024      ; 0.654      ;
; 0.549 ; counter_cs_out[1] ; counter_cs_out[4] ; cs_out       ; cs_out      ; 0.000        ; 0.024      ; 0.657      ;
; 0.555 ; counter_cs_out[2] ; counter_cs_out[5] ; cs_out       ; cs_out      ; 0.000        ; 0.024      ; 0.663      ;
; 0.560 ; counter_cs_out[0] ; counter_cs_out[3] ; cs_out       ; cs_out      ; 0.000        ; 0.024      ; 0.668      ;
; 0.563 ; counter_cs_out[0] ; counter_cs_out[4] ; cs_out       ; cs_out      ; 0.000        ; 0.024      ; 0.671      ;
; 0.612 ; counter_cs_out[1] ; counter_cs_out[5] ; cs_out       ; cs_out      ; 0.000        ; 0.024      ; 0.720      ;
; 0.626 ; counter_cs_out[0] ; counter_cs_out[5] ; cs_out       ; cs_out      ; 0.000        ; 0.024      ; 0.734      ;
; 0.945 ; counter[0]        ; counter_cs_out[5] ; counter[0]   ; cs_out      ; -0.500       ; 0.966      ; 1.630      ;
; 0.945 ; counter[0]        ; counter_cs_out[0] ; counter[0]   ; cs_out      ; -0.500       ; 0.966      ; 1.630      ;
; 0.945 ; counter[0]        ; counter_cs_out[1] ; counter[0]   ; cs_out      ; -0.500       ; 0.966      ; 1.630      ;
; 0.945 ; counter[0]        ; counter_cs_out[2] ; counter[0]   ; cs_out      ; -0.500       ; 0.966      ; 1.630      ;
; 0.945 ; counter[0]        ; counter_cs_out[3] ; counter[0]   ; cs_out      ; -0.500       ; 0.966      ; 1.630      ;
; 0.945 ; counter[0]        ; counter_cs_out[4] ; counter[0]   ; cs_out      ; -0.500       ; 0.966      ; 1.630      ;
; 1.167 ; counter[3]        ; counter_cs_out[5] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.023      ; 1.304      ;
; 1.167 ; counter[3]        ; counter_cs_out[0] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.023      ; 1.304      ;
; 1.167 ; counter[3]        ; counter_cs_out[1] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.023      ; 1.304      ;
; 1.167 ; counter[3]        ; counter_cs_out[2] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.023      ; 1.304      ;
; 1.167 ; counter[3]        ; counter_cs_out[3] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.023      ; 1.304      ;
; 1.167 ; counter[3]        ; counter_cs_out[4] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.023      ; 1.304      ;
; 1.213 ; counter[8]        ; counter_cs_out[5] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.035      ; 1.362      ;
; 1.213 ; counter[8]        ; counter_cs_out[0] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.035      ; 1.362      ;
; 1.213 ; counter[8]        ; counter_cs_out[1] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.035      ; 1.362      ;
; 1.213 ; counter[8]        ; counter_cs_out[2] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.035      ; 1.362      ;
; 1.213 ; counter[8]        ; counter_cs_out[3] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.035      ; 1.362      ;
; 1.213 ; counter[8]        ; counter_cs_out[4] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.035      ; 1.362      ;
; 1.226 ; counter[2]        ; counter_cs_out[5] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.023      ; 1.363      ;
; 1.226 ; counter[2]        ; counter_cs_out[0] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.023      ; 1.363      ;
; 1.226 ; counter[2]        ; counter_cs_out[1] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.023      ; 1.363      ;
; 1.226 ; counter[2]        ; counter_cs_out[2] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.023      ; 1.363      ;
; 1.226 ; counter[2]        ; counter_cs_out[3] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.023      ; 1.363      ;
; 1.226 ; counter[2]        ; counter_cs_out[4] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.023      ; 1.363      ;
; 1.262 ; counter[1]        ; counter_cs_out[5] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.023      ; 1.399      ;
; 1.262 ; counter[1]        ; counter_cs_out[0] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.023      ; 1.399      ;
; 1.262 ; counter[1]        ; counter_cs_out[1] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.023      ; 1.399      ;
; 1.262 ; counter[1]        ; counter_cs_out[2] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.023      ; 1.399      ;
; 1.262 ; counter[1]        ; counter_cs_out[3] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.023      ; 1.399      ;
; 1.262 ; counter[1]        ; counter_cs_out[4] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.023      ; 1.399      ;
; 1.294 ; counter[6]        ; counter_cs_out[5] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.023      ; 1.431      ;
; 1.294 ; counter[6]        ; counter_cs_out[0] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.023      ; 1.431      ;
; 1.294 ; counter[6]        ; counter_cs_out[1] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.023      ; 1.431      ;
; 1.294 ; counter[6]        ; counter_cs_out[2] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.023      ; 1.431      ;
; 1.294 ; counter[6]        ; counter_cs_out[3] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.023      ; 1.431      ;
; 1.294 ; counter[6]        ; counter_cs_out[4] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.023      ; 1.431      ;
; 1.296 ; counter[7]        ; counter_cs_out[5] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.035      ; 1.445      ;
; 1.296 ; counter[7]        ; counter_cs_out[0] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.035      ; 1.445      ;
; 1.296 ; counter[7]        ; counter_cs_out[1] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.035      ; 1.445      ;
; 1.296 ; counter[7]        ; counter_cs_out[2] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.035      ; 1.445      ;
; 1.296 ; counter[7]        ; counter_cs_out[3] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.035      ; 1.445      ;
; 1.296 ; counter[7]        ; counter_cs_out[4] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.035      ; 1.445      ;
; 1.453 ; counter[4]        ; counter_cs_out[5] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.035      ; 1.602      ;
; 1.453 ; counter[4]        ; counter_cs_out[0] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.035      ; 1.602      ;
; 1.453 ; counter[4]        ; counter_cs_out[1] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.035      ; 1.602      ;
; 1.453 ; counter[4]        ; counter_cs_out[2] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.035      ; 1.602      ;
; 1.453 ; counter[4]        ; counter_cs_out[3] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.035      ; 1.602      ;
; 1.453 ; counter[4]        ; counter_cs_out[4] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.035      ; 1.602      ;
; 1.499 ; counter[5]        ; counter_cs_out[5] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.023      ; 1.636      ;
; 1.499 ; counter[5]        ; counter_cs_out[0] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.023      ; 1.636      ;
; 1.499 ; counter[5]        ; counter_cs_out[1] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.023      ; 1.636      ;
; 1.499 ; counter[5]        ; counter_cs_out[2] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.023      ; 1.636      ;
; 1.499 ; counter[5]        ; counter_cs_out[3] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.023      ; 1.636      ;
; 1.499 ; counter[5]        ; counter_cs_out[4] ; clk_1MHz     ; cs_out      ; 0.000        ; 0.023      ; 1.636      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.629  ; 0.118 ; N/A      ; N/A     ; -3.000              ;
;  clk_1MHz        ; -2.370  ; 0.201 ; N/A      ; N/A     ; -3.000              ;
;  counter[0]      ; -2.394  ; 0.118 ; N/A      ; N/A     ; 0.400               ;
;  cs_out          ; -2.629  ; 0.301 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -50.574 ; 0.0   ; 0.0      ; 0.0     ; -24.607             ;
;  clk_1MHz        ; -20.728 ; 0.000 ; N/A      ; N/A     ; -15.043             ;
;  counter[0]      ; -14.072 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  cs_out          ; -15.774 ; 0.000 ; N/A      ; N/A     ; -9.564              ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; filter[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; filter[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; color[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; color[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk_1MHz                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; cs_out                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; filter[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; filter[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; color[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; color[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; filter[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; filter[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; color[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; color[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; filter[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; filter[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; color[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; color[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk_1MHz   ; clk_1MHz   ; 122      ; 0        ; 0        ; 0        ;
; counter[0] ; clk_1MHz   ; 17       ; 17       ; 0        ; 0        ;
; clk_1MHz   ; counter[0] ; 4        ; 0        ; 0        ; 0        ;
; counter[0] ; counter[0] ; 32       ; 0        ; 0        ; 0        ;
; cs_out     ; counter[0] ; 36       ; 0        ; 0        ; 0        ;
; clk_1MHz   ; cs_out     ; 144      ; 0        ; 0        ; 0        ;
; counter[0] ; cs_out     ; 18       ; 18       ; 0        ; 0        ;
; cs_out     ; cs_out     ; 21       ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk_1MHz   ; clk_1MHz   ; 122      ; 0        ; 0        ; 0        ;
; counter[0] ; clk_1MHz   ; 17       ; 17       ; 0        ; 0        ;
; clk_1MHz   ; counter[0] ; 4        ; 0        ; 0        ; 0        ;
; counter[0] ; counter[0] ; 32       ; 0        ; 0        ; 0        ;
; cs_out     ; counter[0] ; 36       ; 0        ; 0        ; 0        ;
; clk_1MHz   ; cs_out     ; 144      ; 0        ; 0        ; 0        ;
; counter[0] ; cs_out     ; 18       ; 18       ; 0        ; 0        ;
; cs_out     ; cs_out     ; 21       ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 4     ; 4    ;
+---------------------------------+-------+------+


+----------------------------------------------+
; Clock Status Summary                         ;
+------------+------------+------+-------------+
; Target     ; Clock      ; Type ; Status      ;
+------------+------------+------+-------------+
; clk_1MHz   ; clk_1MHz   ; Base ; Constrained ;
; counter[0] ; counter[0] ; Base ; Constrained ;
; cs_out     ; cs_out     ; Base ; Constrained ;
+------------+------------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; color[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; color[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; filter[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; filter[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; color[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; color[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; filter[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; filter[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Sat Sep 21 12:11:00 2024
Info: Command: quartus_sta t1b_cd_fd -c t1b_cd_fd
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): The Timing Analyzer is analyzing 12 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 't1b_cd_fd.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name cs_out cs_out
    Info (332105): create_clock -period 1.000 -name clk_1MHz clk_1MHz
    Info (332105): create_clock -period 1.000 -name counter[0] counter[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.629
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.629             -15.774 cs_out 
    Info (332119):    -2.394             -14.072 counter[0] 
    Info (332119):    -2.370             -20.728 clk_1MHz 
Info (332146): Worst-case hold slack is 0.284
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.284               0.000 clk_1MHz 
    Info (332119):     0.423               0.000 counter[0] 
    Info (332119):     0.575               0.000 cs_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -14.000 clk_1MHz 
    Info (332119):    -3.000              -9.000 cs_out 
    Info (332119):     0.414               0.000 counter[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.237
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.237             -13.422 cs_out 
    Info (332119):    -2.094             -12.030 counter[0] 
    Info (332119):    -2.074             -17.673 clk_1MHz 
Info (332146): Worst-case hold slack is 0.217
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.217               0.000 clk_1MHz 
    Info (332119):     0.445               0.000 counter[0] 
    Info (332119):     0.518               0.000 cs_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -14.000 clk_1MHz 
    Info (332119):    -3.000              -9.000 cs_out 
    Info (332119):     0.400               0.000 counter[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.040
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.040              -6.240 cs_out 
    Info (332119):    -0.921              -7.293 clk_1MHz 
    Info (332119):    -0.768              -2.824 counter[0] 
Info (332146): Worst-case hold slack is 0.118
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.118               0.000 counter[0] 
    Info (332119):     0.201               0.000 clk_1MHz 
    Info (332119):     0.301               0.000 cs_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -15.043 clk_1MHz 
    Info (332119):    -3.000              -9.564 cs_out 
    Info (332119):     0.413               0.000 counter[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4786 megabytes
    Info: Processing ended: Sat Sep 21 12:11:02 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


