# 两种不同的模块定义方式
```verilog
module name1(a,b,c,y);
    input a,b,c;
    output y;
    
    assign y = a + b + c;

endmodule
```

```verilog
module name1(
    input a,
    input b,
    input c,
    output f
);
    assign y = a + b + c;

endmodule
```

# 带有#常数的模块
```verilog
module MuxKeyInternal #(NR_KEY = 2, KEY_LEN = 1, DATA_LEN = 1, HAS_DEFAULT = 0) (
  output reg [DATA_LEN-1:0] out,
  input [KEY_LEN-1:0] key,
  input [DATA_LEN-1:0] default_out,
  input [NR_KEY*(KEY_LEN + DATA_LEN)-1:0] lut
);
    ...
endmodule
```
模块例化时，可以给<font color=purple>#()中的常量</font>`NR_KEY`,`KEY_LEN`,`DATA_LEN`,`HAS_DEFAULT`赋任何我们想要的值。  
```verilog
MuxKeyInternal #(NR_KEY = 2, KEY_LEN = 1, DATA_LEN = 1) 模块例化名字 (out,key,default_out,lut)   

MuxKeyInternal #(NR_KEY = 99, KEY_LEN = 1111, DATA_LEN = 0) name2 (out1,key1,default_out1,lut1)
```


# 使用模块
```verilog
module my_not(a,b);
  input  a;
  output b;

  assign b = ~a;
endmodule

module mux21b(a,b,s,y);
  input  a,b,s;
  output y;

  wire l, r, s_n; // 内部网线声明
  my_not i1(.a(s), .b(s_n));        // 实例化非门，实现~s
endmodule
```
## 实例分析
现在有两个模块 `my_not`,`mux21b`  
如要在mux21b中使用模块my_not,格式如下：
```verilog
my_not i1(.a(s), .b(s_n));
```
`i1`: 保存了my_not的输出值  
`.a`: 是my_not模块中的输入变量的名字  
`.a(s)` : 是当前所在模块mux21b中的变量的名字，即将a的值传递给了s  
