AArch64 MP+dmb.sy+po-isb
"DMB.SYdWW Rfe PodRW ISBdWR Fre"
Cycle=Rfe PodRW ISBdWR Fre DMB.SYdWW
Prefetch=0:x=F,0:y=W,1:y=F,1:x=T
Com=Rf Fr
Orig=DMB.SYdWW Rfe PodRW ISBdWR Fre
{
0:X1=x; 0:X3=y;
1:X1=y; 1:X3=z; 1:X5=x;
}
 P0          | P1          ;
 MOV W0,#1   | LDR W0,[X1] ;
 STR W0,[X1] | MOV W2,#1   ;
 DMB SY      | STR W2,[X3] ;
 MOV W2,#1   | ISB         ;
 STR W2,[X3] | LDR W4,[X5] ;
exists
(1:X0=1 /\ 1:X4=0)
