+====================+===================+===================================================================================================================================================================================================================================================================+
| Launch Setup Clock | Launch Hold Clock | Pin                                                                                                                                                                                                                                                               |
+====================+===================+===================================================================================================================================================================================================================================================================+
| adc_clk            | clk_fpga_0        | system_i/Phase_Locked_Loop_0/inst/Loop_Controller/P_pipeline_reg[28]/D                                                                                                                                                                                            |
| adc_clk            | clk_fpga_0        | system_i/Phase_Locked_Loop_0/inst/Loop_Controller/P_pipeline_reg[24]/D                                                                                                                                                                                            |
| adc_clk            | clk_fpga_0        | system_i/Phase_Locked_Loop_0/inst/Loop_Controller/P_pipeline_reg[20]/D                                                                                                                                                                                            |
| clk_fpga_0         | clk_fpga_0        | system_i/PS7/DMA_Engine/axi_interconnect_0/s01_couplers/auto_us/inst/gen_upsizer.gen_full_upsizer.axi_upsizer_inst/USE_WRITE.gen_non_fifo_w_upsizer.write_data_inst/WORD_LANE[2].USE_ALWAYS_PACKER.BYTE_LANE[0].USE_RTL_DATA.USE_REGISTER.M_AXI_WDATA_I_reg[67]/R |
+--------------------+-------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
