标题title
桥式整流器的控制电路、整流电路、电源和电子设备
摘要abst
本公开提供了一种桥式整流器的控制电路、整流电路、电源和电子设备，涉及电子电路技术领域，所述桥式整流器包括第一晶体管，第一晶体管的第一电极连接至所述桥式整流器的第一输入端，第一晶体管的第二电极接地；所述控制电路包括常导通的第二晶体管，第二晶体管包括栅极、第一电极和第二电极，其中：第二晶体管的第一电极被配置为与所述桥式整流器的第二输入端连接，第二晶体管的第二电极被配置为与第一晶体管的栅极连接，并且第二晶体管的第二电极的输出电压在第二晶体管夹止的情况下钳制在第一电压，第一电压使得第一晶体管导通。本公开的方式下，能够利用内部电路简单且制造成本低的控制电路实现对桥式整流器中晶体管的控制。
权利要求书clms
1.一种桥式整流器的控制电路，所述桥式整流器包括第一晶体管，所述第一晶体管的第一电极连接至所述桥式整流器的第一输入端，所述第一晶体管的第二电极接地；所述控制电路包括常导通的第二晶体管，所述第二晶体管包括栅极、第一电极和第二电极，其中：所述第二晶体管的第一电极被配置为与所述桥式整流器的第二输入端连接，所述第二晶体管的第二电极被配置为与所述第一晶体管的栅极连接，并且所述第二晶体管的第二电极的输出电压在所述第二晶体管夹止的情况下钳制在第一电压，所述第一电压使得所述第一晶体管导通。2.根据权利要求1所述的控制电路，其中，在所述第二晶体管的第一电极的输入电压为负的情况下，所述第二晶体管的第二电极的输出电压使得所述第一晶体管截止。3.根据权利要求1所述的控制电路，其中，所述第二晶体管夹止的开始时间晚于所述第一晶体管导通的开始时间，并且，所述第二晶体管夹止的结束时间早于所述第一晶体管导通的结束时间。4.根据权利要求1所述的控制电路，其中：所述第二晶体管的栅极与所述第二晶体管的第二电极连接；或所述第二晶体管的栅极接地。5.根据权利要求1所述的控制电路，还包括：第一稳压器，包括与所述第二晶体管的栅极连接的第一输出端，所述第一稳压器被配置为调节所述第一输出端的输出电压，以调节所述第一电压。6.根据权利要求5所述的控制电路，其中，所述第一稳压器还包括第三输入端，被配置为与所述第一输入端或所述第二输入端连接。7.根据权利要求1-6任意一项所述的控制电路，其中，所述桥式整流器还包括第三晶体管，所述第三晶体管的第一电极连接至所述桥式整流器的第二输入端，所述第三晶体管的第二电极接地；所述控制电路还包括常导通的第四晶体管，所述第四晶体管包括栅极、第一电极和第二电极，其中：所述第四晶体管的第一电极被配置为与所述桥式整流器的第一输入端连接，所述第四晶体管的第二电极被配置为与所述第三晶体管的栅极连接，并且所述第四晶体管的第二电极的输出电压在所述第四晶体管夹止的情况下钳制在第二电压，所述第二电压使得所述第三晶体管导通。8.根据权利要求7所述的控制电路，其中，在所述第四晶体管的第一电极的输入电压为负的情况下，所述第四晶体管的第二电极的输出电压使得所述第三晶体管截止。9.根据权利要求7所述的控制电路，其中，所述第四晶体管夹止的开始时间晚于所述第三晶体管导通的开始时间，并且，所述第四晶体管夹止的结束时间早于所述第三晶体管导通的结束时间。10.根据权利要求7所述的控制电路，其中：所述第四晶体管的栅极与所述第四晶体管的第二电极连接；或所述第四晶体管的栅极接地。11.根据权利要求7所述的控制电路，还包括：第二稳压器，包括与所述第四晶体管的栅极连接的第二输出端，所述第二稳压器被配置为调节所述第二输出端的输出电压，以调节所述第二电压。12.根据权利要求7所述的控制电路，其中，所述第二晶体管和所述第四晶体管中的至少一个为结型场效应晶体管JFET或耗尽型金属氧化物半导体场效应晶体管MOSFET。13.根据权利要求7所述的控制电路，其中，所述第一晶体管的阈值电压的范围为2V~3V，所述第一电压的范围为10V~20V；和/或所述第三晶体管的阈值电压的范围为2V~3V，所述第二电压的范围为10V~20V。14.一种整流电路，包括：权利要求1-13任意一项所述的桥式整流器的控制电路；以及所述桥式整流器。15.一种电源，包括：权利要求14所述的整流电路。16.一种电子设备，包括：权利要求15所述的电源。17.一种桥式整流器的控制方法，所述桥式整流器包括第一晶体管，所述第一晶体管的第一电极连接至所述桥式整流器的第一输入端，所述第一晶体管的第二电极接地；所述方法包括：利用常导通的第二晶体管控制所述第一晶体管的状态，所述第二晶体管包括栅极、第一电极和第二电极，所述第二晶体管的第一电极与所述桥式整流器的第二输入端连接，所述第二晶体管的第二电极与所述第一晶体管的栅极连接，其中，所述第二晶体管的第二电极的输出电压在所述第二晶体管夹止的情况下钳制在第一电压，所述第一电压使得所述第一晶体管导通。18.根据权利要求17所述的方法，其中，在所述第二晶体管的第一电极的输入电压为负的情况下，所述第二晶体管的第二电极的输出电压使得所述第一晶体管截止。19.根据权利要求17所述的方法，其中，所述第二晶体管夹止的开始时间晚于所述第一晶体管导通的开始时间，并且，所述第二晶体管夹止的结束时间早于所述第一晶体管导通的结束时间。20.根据权利要求17-19任意一项所述的方法，其中，所述桥式整流器还包括第三晶体管，所述第三晶体管的第一电极连接至所述桥式整流器的第二输入端，所述第三晶体管的第二电极接地；所述方法还包括：利用常导通的第四晶体管控制所述第三晶体管的状态，所述第四晶体管包括栅极、第一电极和第二电极，所述第四晶体管的第一电极被配置为与所述桥式整流器的第一输入端连接，所述第四晶体管的第二电极被配置为与所述第三晶体管的栅极连接，其中，所述第四晶体管的第二电极的输出电压在所述第四晶体管夹止的情况下钳制在第二电压，所述第二电压使得所述第三晶体管导通。21.根据权利要求20所述的方法，其中，在所述第四晶体管的第一电极的输入电压为负的情况下，所述第四晶体管的第二电极的输出电压使得所述第三晶体管截止。22.根据权利要求20所述的方法，其中，所述第四晶体管夹止的开始时间晚于所述第三晶体管导通的开始时间，并且，所述第四晶体管夹止的结束时间早于所述第三晶体管导通的结束时间。
说明书desc
技术领域本公开涉及电子电路技术领域，尤其是一种桥式整流器的控制电路、整流电路、电源和电子设备。背景技术相关技术中，将桥式整流器应用在交流/直流系统中，以实现AC/DC转换。简单的桥式整流器包括桥接的四个二极管，可以将AC负半周期内的负输入电压整流为正输出电压。发明内容根据本公开实施例的一方面，提供一种桥式整流器的控制电路，所述桥式整流器包括第一晶体管，所述第一晶体管的第一电极连接至所述桥式整流器的第一输入端，所述第一晶体管的第二电极接地；所述控制电路包括常导通的第二晶体管，所述第二晶体管包括栅极、第一电极和第二电极，其中：所述第二晶体管的第一电极被配置为与所述桥式整流器的第二输入端连接，所述第二晶体管的第二电极被配置为与所述第一晶体管的栅极连接，并且所述第二晶体管的第二电极的输出电压在所述第二晶体管夹止的情况下钳制在第一电压，所述第一电压使得所述第一晶体管导通。在一些实施例中，在所述第二晶体管的第一电极的输入电压为负的情况下，所述第二晶体管的第二电极的输出电压使得所述第一晶体管截止。在一些实施例中，所述第二晶体管夹止的开始时间晚于所述第一晶体管导通的开始时间，并且，所述第二晶体管夹止的结束时间早于所述第一晶体管导通的结束时间。在一些实施例中，所述第二晶体管的栅极与所述第二晶体管的第二电极连接；或所述第二晶体管的栅极接地。在一些实施例中，所述控制电路还包括：第一稳压器，包括与所述第二晶体管的栅极连接的第一输出端，所述第一稳压器被配置为调节所述第一输出端的输出电压，以调节所述第一电压。在一些实施例中，所述第一稳压器还包括第三输入端，被配置为与所述第一输入端或所述第二输入端连接。在一些实施例中，所述桥式整流器还包括第三晶体管，所述第三晶体管的第一电极连接至所述桥式整流器的第二输入端，所述第三晶体管的第二电极接地；所述控制电路还包括常导通的第四晶体管，所述第四晶体管包括栅极、第一电极和第二电极，其中：所述第四晶体管的第一电极被配置为与所述桥式整流器的第一输入端连接，所述第四晶体管的第二电极被配置为与所述第三晶体管的栅极连接，并且所述第四晶体管的第二电极的输出电压在所述第四晶体管夹止的情况下钳制在第二电压，所述第二电压使得所述第三晶体管导通。在一些实施例中，在所述第四晶体管的第一电极的输入电压为负的情况下，所述第四晶体管的第二电极的输出电压使得所述第三晶体管截止。在一些实施例中，所述第四晶体管夹止的开始时间晚于所述第三晶体管导通的开始时间，并且，所述第四晶体管夹止的结束时间早于所述第三晶体管导通的结束时间。在一些实施例中，所述第四晶体管的栅极与所述第四晶体管的第二电极连接；或所述第四晶体管的栅极接地。在一些实施例中，所述控制电路还包括：第二稳压器，包括与所述第四晶体管的栅极连接的第二输出端，所述第二稳压器被配置为调节所述第二输出端的输出电压，以调节所述第二电压。在一些实施例中，所述第二晶体管和所述第四晶体管中的至少一个为结型场效应晶体管JFET或耗尽型金属氧化物半导体场效应晶体管MOSFET。在一些实施例中，所述第一晶体管的阈值电压的范围为2V~3V，所述第一电压的范围为10V~20V；和/或所述第三晶体管的阈值电压的范围为2V~3V，所述第二电压的范围为10V~20V。根据本公开实施例的另一方面，提供一种整流电路，包括：上述任意一个实施例所述的桥式整流器的控制电路；以及所述桥式整流器。根据本公开实施例的又一方面，提供一种电源，包括：上述任意一个实施例所述的整流电路。根据本公开实施例的又一方面，提供一种电子设备，包括：上述任意一个实施例所述的电源。根据本公开实施例的又一方面，提供一种桥式整流器的控制方法，所述桥式整流器包括第一晶体管，所述第一晶体管的第一电极连接至所述桥式整流器的第一输入端，所述第一晶体管的第二电极接地；所述方法包括：利用常导通的第二晶体管控制所述第一晶体管的状态，所述第二晶体管包括栅极、第一电极和第二电极，所述第二晶体管的第一电极与所述桥式整流器的第二输入端连接，所述第二晶体管的第二电极与所述第一晶体管的栅极连接，其中，所述第二晶体管的第二电极的输出电压在所述第二晶体管夹止的情况下钳制在第一电压，所述第一电压使得所述第一晶体管导通。在一些实施例中，在所述第二晶体管的第一电极的输入电压为负的情况下，所述第二晶体管的第二电极的输出电压使得所述第一晶体管截止。在一些实施例中，所述第二晶体管夹止的开始时间晚于所述第一晶体管导通的开始时间，并且，所述第二晶体管夹止的结束时间早于所述第一晶体管导通的结束时间。在一些实施例中，所述桥式整流器还包括第三晶体管，所述第三晶体管的第一电极连接至所述桥式整流器的第二输入端，所述第三晶体管的第二电极接地；所述方法还包括：利用常导通的第四晶体管控制所述第三晶体管的状态，所述第四晶体管包括栅极、第一电极和第二电极，所述第四晶体管的第一电极被配置为与所述桥式整流器的第一输入端连接，所述第四晶体管的第二电极被配置为与所述第三晶体管的栅极连接，其中，所述第四晶体管的第二电极的输出电压在所述第四晶体管夹止的情况下钳制在第二电压，所述第二电压使得所述第三晶体管导通。在一些实施例中，在所述第四晶体管的第一电极的输入电压为负的情况下，所述第四晶体管的第二电极的输出电压使得所述第三晶体管截止。在一些实施例中，所述第四晶体管夹止的开始时间晚于所述第三晶体管导通的开始时间，并且，所述第四晶体管夹止的结束时间早于所述第三晶体管导通的结束时间。本公开实施例中，控制电路中的第二晶体管的第一电极与桥式整流器的第二输入端连接、且第二电极与桥式整流器中的第一晶体管的栅极连接，第一晶体管的第一电极连接至第一输入端且第二电极接地。第二晶体管的第二电极的输出电压在第二晶体管夹止的情况下钳制在使得第一晶体管导通的第一电压。这种方式下，通过与桥式整流器的第二输入端连接的第二晶体管即可控制第一晶体管在期望导通的至少部分时段内导通，控制电路内部无需额外设置比较器。如此，可以在提高AC/DC转换效率的情况下，利用内部电路简单且制造成本低的控制电路实现对桥式整流器中的第一晶体管的导通的控制。下面通过附图和实施例，对本公开的技术方案做进一步的详细描述。附图说明为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1A是根据本公开一些实施例的整流电路的结构示意图；图1B是相关技术的一些实施例的整流电路的结构示意图；图1C是相关技术的另一些实施例的整流电路的结构示意图；图2是根据本公开一些实施例的信号波形图；图3是根据本公开另一些实施例的信号波形图；图4是根据本公开另一些实施例的整流电路的结构示意图；图5是根据本公开又一些实施例的信号波形图；图6是根据本公开又一些实施例的信号波形图；图7是根据本公开又一些实施例的整流电路的结构示意图；图8是根据本公开又一些实施例的整流电路的结构示意图；图9是根据本公开又一些实施例的整流电路的结构示意图；图10是根据本公开又一些实施例的整流电路的结构示意图。具体实施方式下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。由于桥式整流器中二极管的损耗较高，这导致AC/DC转换效率降低。为了提高AC/DC转换效率，相关技术中，将桥式整流器中的一个或多个二极管替换为一个或多个场效应晶体管，例如，金属氧化物半导体FET。这种方式下，需要增加用于控制FET的控制芯片。然而，这些控制芯片需要集成比较器等元件，内部电路复杂，制造成本高昂。例如，比较器可以根据桥式整流器的输入电压输出表示正半周期或负半周期的信号，控制芯片可以根据该信号来控制FET。有鉴于此，本公开提供如下解决方案，能够基于简单的控制电路实现对桥式整流器中晶体管的控制。图1A是根据本公开一些实施例的整流电路的结构示意图。如图1A所示，整流电路包括桥式整流器和桥式整流器的控制电路100。桥式整流器包括两个输入端、输出端203和接地端204。第一输入端201和第二输入端202之间可连接交流输入电压源。输出端203和接地端204之间可连接桥式整流器的负载。接地端204被配置为接地。桥式整流器还包括四个整流元件210、220、230和240。整流元件210的两极分别与第一输入端201和接地端204连接，整流元件220的两极分别与第二输入端202和接地端204连接，整流元件230的两极分别与第一输入端201和输出端203连接，并且，整流元件240的两极分别与第二输入端202和输出端203连接。参见图1B，每个整流元件210、220、230和240例如可为二极管，整流元件210、220、230和240的两极是二极管的正负极。这种架构下，利用二极管仅允许单一方向的电流通过的特性实现整流。然而，此架构的缺点为：二极管顺偏导通时消耗较高电能，桥式整流器整体转换效率较差。参见图1C，每个整流元件210、220、230和240例如可为FET，整流元件210、220、230和240的两极是FET的源极和漏极。这种架构下，利用对应的控制电路控制FET的状态实现整流。然而，此架构的缺点为：4个控制电路内部均需设置比较器，比较器偏压需要消耗电能；并且，由于4个控制电路独立工作，需要额外的控制机制来避免因不应同时导通的FET同时导通而导致第一输入端201和第二输入端202之间发生短路。本公开实施例中，参见图1A，整流元件210为第一晶体管210，第一晶体管210包括第一电极E1、第二电极E2和栅极G。第一晶体管210的第一电极E1连接至第一输入端201，并且，第一晶体管210的第二电极E2连接至接地端204，即，第一晶体管210的第二电极E2接地。第一晶体管210的第一电极E1可以是源极和漏极中的一个，且第二电极E2可以是源极和漏极中的另一个。后文中其它晶体管的第一电极E1和第二电极E2与第一晶体管210的第一电极E1和第二电极E2类似，将不再赘述。应理解，不同晶体管的第一电极E1可以是相同或不同类型的电极，并且，不同晶体管的第二电极E2也可以是相同或不同类型的电极。第一晶体管210可以是FET，例如，结型FET或MOSFET。以MOSFET为例，第一晶体管210可以是N型MOSFET或P型MOSFET。如图1B、1C所示，整流元件220、230和240中的任意一个可以是二极管或由对应的控制电路控制的FET。例如，整流元件220、230和240均可以是由对应的控制电路控制的MOSFET。以第一输入端201的输入电压与第二输入端202的输入电压之间的电压差为正的情况作为桥式整流器的正半周期、且第一输入端201的输入电压与第二输入端202的输入电压之间的电压差为负的情况作为桥式整流器的负半周期为例来说，四个整流元件210、220、230和240按照以下方式工作以使得桥式整流器整流：在桥式整流器的正半周期内，整流元件220和230导通，第一晶体管210和整流元件240截止，在这种情况下，电流依序流经第一输入端201、整流元件230、整流元件220，然后回到第二输入端202；并且，在桥式整流器的负半周期内，第一晶体管210和整流元件240导通，整流元件220和230截止，在这种情况下，电流依序流经第二输入端202、整流元件240、第一晶体管210，然后回到第一输入端201。在一些实施例中，参见图1A，桥式整流器还包括用于滤波的电容器205，电容器205的一端连接至输出端203且另一端连接至接地端204。如图1A所示，桥式整流器的控制电路100包括常导通的第二晶体管110，即，当第二晶体管110作为控制端的栅极G未施加偏压时，第二晶体管110的导电沟道已存在，第二晶体管110处于导通状态。例如，第二晶体管110导通的阈值电压为负，则第二晶体管110常导通。在一些实施例中，第二晶体管110是常导通的JFET或耗尽型MOSFET。以第二晶体管110是耗尽型MOSFET为例来说，当第二晶体管110栅极相对于源极的电压Vgs为0V时，耗尽型MOSFET处于导通状态。参见图1A，第二晶体管110包括栅极G、第一电极E1和第二电极E2。第二晶体管110的第一电极E1被配置为与桥式整流器的第二输入端202连接，并且，第二晶体管110的第二电极E2被配置为与第一晶体管210的栅极G连接。这里，第二晶体管110的第二电极E2的输出电压在第二晶体管110夹止的情况下钳制在第一电压，第一电压使得第一晶体管210导通。为了便于理解，下面结合图2进行说明。图2是根据本公开一些实施例的信号波形图。图2中示意性地示出了在第一输入端201和第二输入端202分别连接正弦交流输入电压源的正负极的情况下的3种信号在一个周期内的变化趋势。这3种信号分别是第一输入端201的输入电压Vac1、第二输入端202的输入电压Vac2和第一晶体管210的栅极G的输入电压Vg1。应理解，忽略导电线路自身的压降不计，第二晶体管110的第一电极E1的输入电压等于Vac2，并且，第二晶体管110的第二电极E2的输出电压等于Vg1。下面基于此假设，以1/4周期为一个单位分别对3种信号进行说明。参见图2，在第1个1/4周期内，Vac1从正值的第一峰值电压减小至0V，Vac2从负值的第二峰值电压逐渐增大至0V。例如，Vpeak1=220V，Vpeak2=-220V；又例如，Vpeak1=110V，Vpeak2=-110V；再例如，Vpeak1=120V，Vpeak2=-120V。此时，Vac1-Vac2大于0V，属于桥式整流器的正半周期。在这期间，第二晶体管110的第一电极E1的输入电压为负，第二晶体管110截止，第二晶体管110的第二电极E2的输出电压保持为0V。在第2个1/4周期内，Vac1从0V减小至Vpeak2，Vac2从0V增大至Vpeak1。此时，Vac1-Vac2小于0V，属于桥式整流器的负半周期。在这期间，第二晶体管110的第一电极E1的输入电压为正，第二晶体管110导通。在Vac2逐渐增大的过程中，第二晶体管110首先工作在放大区。这种情况下，第二晶体管110的第一电极E1与第二电极E2之间的电压差小于第二晶体管110的夹止电压，第二晶体管110的第二电极E2的输出电压随第一电极E1的输入电压的变化而正相关地变化。具体地，第二晶体管110的第二电极E2的输出电压随第一电极E1的输入电压的增大而同步增大，直至第一电极E1的输入电压增大至某一电压。该特定电压使得第二晶体管110的第一电极E1与第二电极E2之间的电压差等于第二晶体管110的夹止电压。应理解，特定电压小于Vpeak1。这种情况下，第二晶体管110从工作在放大区变为工作在饱和区，第二晶体管110夹止，并且，第二晶体管110的第二电极E2的输出电压不再随第一电极E1输入电压增加而同步增加，而是钳制在第一电压V1。之后，第二晶体管110的第一电极E1的输入电压继续增大，导致第二晶体管110的第一电极E1与第二电极E2之间的电压差大于第二晶体管110的夹止电压，但第二晶体管110的第二电极E2的输出电压仍被钳制在第一电压V1。在一些实施例中，参见图2，第二晶体管110的夹止电压等于0V。即，在第二晶体管110的第一电极E1与第二电极E2之间的电压差大于0V的情况下，第二晶体管110夹止。应理解，第二晶体管110的夹止电压还可以是其它值，本公开实施例不限于此。在第二晶体管110夹止期间，第二晶体管110的第一电极E1的输入电压继续增大，但第二晶体管110的第二电极E2的输出电压钳制在第一电压V1，直至Vac2增大至Vpeak1，第2个1/4周期结束。在第3个1/4周期内，Vac1从负值的Vpeak2朝向0V增大，Vac2从正值的Vpeak1朝向0V减小。此时，Vac1-Vac2小于0V，仍属于桥式整流器的负半周期。在这期间，第二晶体管110导通，并且，第二晶体管110在第3个1/4周期内的状态与在第2个1/4周期内的状态的变化顺序相反。即，在第3个1/4周期内，第二晶体管110首先工作在饱和区，第二晶体管110的第二电极E2的输出电压钳制在第一电压V1，直至第二晶体管110的第一电极E1的输入电压减小至前述特定电压，第二晶体管110从工作在饱和区变为工作在放大区。之后，第二晶体管110的第二电极E2的输出电压随第一电极E1的输入电压的变化而正相关的变化，即，第二晶体管110的第二电极E2的输出电压随第一电极E1的输入电压的减小而同步减小。在第4个1/4周期内，Vac1从0V增大至Vpeak1，Vac2从0V减小至Vpeak2。此时，Vac1-Vac2大于0V，属于桥式整流器的正半周期。与第1个1/4周期类似，第二晶体管110在这期间截止，第二晶体管110的第二电极E2的输出电压保持为0V。这里不再赘述。在第二晶体管110夹止的情况下，第二晶体管110的第二电极E2的输出电压钳制在第一电压V1，此第一电压V1可使得第一晶体管210保持导通。即，在桥式整流器的负半周期内，第一晶体管210至少在第二晶体管110的第二电极E2的输出电压钳制在第一电压V1期间导通。上述实施例中，控制电路100中的第二晶体管110的第一电极E1与桥式整流器的第二输入端202连接，且第二电极E2与桥式整流器中的第一晶体管210的栅极G连接，第一晶体管210的第一电极E1连接至第一输入端201且第二电极E2接地。第二晶体管110的第二电极E2的输出电压在第二晶体管110夹止的情况下钳制在使得第一晶体管210导通的第一电压V1。这种方式下，控制电路100通过与桥式整流器的第二输入端202连接的第二晶体管110即可控制第一晶体管210在期望导通的至少部分时段内导通，控制电路100内部无需额外设置比较器。如此，可以在提高AC/DC转换效率的情况下，利用内部电路简单且制造成本低的控制电路100实现对桥式整流器中的第一晶体管210的导通的控制。在一些实施例中，控制电路100仅包括第二晶体管110。如此，可以在提高AC/DC转换效率的情况下，利用内部电路更简单且制造成本更低的控制电路100实现对桥式整流器中的第一晶体管210的导通的控制。下面结合一些实施例进一步说明图1A所示的桥式整流器的控制电路100。在一些实施例中，在第二晶体管110的第一电极E1的输入电压为负的情况下，第二晶体管110的第二电极E2的输出电压使得第一晶体管210截止。这种方式下，第一晶体管210在桥式整流器的正半周期内截止。例如，参见图2所示的第1个1/4周期和第4个1/4周期，在第二晶体管110的第一电极E1的输入电压Vac2为负的情况下，第二晶体管110的第二电极E2的输出电压保持为0V。即，Vg1=0V，在这种情况下，第一晶体管210截止。上述实施例中，在第二晶体管110的第一电极E1的输入电压为负的情况下，控制电路100中的第二晶体管110的第二电极E2的输出电压还使得第一晶体管210截止。这种方式下，控制电路100通过第二晶体管110即可进一步控制第一晶体管210在期望截止的时段内截止，控制电路100内部无需额外设置比较器。如此，利用控制电路100和桥式整流器本身的交流输入电压的变化即可进一步实现对第一晶体管210的截止的控制。在一些实施例中，第二晶体管110夹止的开始时间晚于第一晶体管210导通的开始时间，并且，第二晶体管110夹止的结束时间早于第一晶体管210导通的结束时间。下面结合图3进行说明。图3是根据本公开另一些实施例的信号波形图。除图2所示的3种信号外，图3还示意性地示出了流经第一晶体管210的电流ID1在同一周期内的变化趋势。参见图3，在桥式整流器的正半周期内，第一晶体管210截止，ID1=0A。在桥式整流器的负半周期内，第一晶体管210至少在Vg1=V1的情况下导通，ID1从第一晶体管210的第二电极E2流向第一电极E1。第二晶体管110夹止的开始时间晚于第一晶体管210导通的开始时间，并且，第二晶体管110夹止的结束时间早于第一晶体管210导通的结束时间。即，在同一周期内，第一晶体管210的导通时段包含且大于第二晶体管110的夹止时段。这表明第一晶体管210除在Vg1=V1时导通外，还在0＜Vg1＜V1的某些情况下导通。参见图3，在Vth1≤Vg1≤V1的情况下，第一晶体管210导通。Vth1是第一晶体管210导通的阈值电压。在一些实施例中，Vth1≤V1。例如，Vth1=V1、V1、V1或V1。例如，第一晶体管210的阈值电压Vth1的范围为2V~3V，且第一电压V1的范围为10V~20V。可以理解，Vth1越小，第一晶体管210的导通时段占第一晶体管210期望导通的负半周期的比例越大，桥式整流器整流的准确性越高。上述实施例中，在第二晶体管110夹止期间，第二晶体管110的第二电极E2的输出电压钳制在第一电压V1，且第一电压V1大于第一晶体管210的阈值电压Vth1。这种方式下，控制电路100通过第二晶体管110即可进一步控制第一晶体管210在期望导通的更长时段内导通，从而可以提高桥式整流器整流的准确性。图4是根据本公开另一些实施例的整流电路的结构示意图。如图4所示，类似于第一晶体管210，桥式整流器中与第二输入端202和接地端204连接的整流元件220为晶体管，第三晶体管220也包括第一电极E1、第二电极E2和栅极G。第三晶体管220的第一电极E1连接至第二输入端202，并且，第三晶体管220的第二电极E2连接至接地端204，即，第三晶体管220的第二电极E2接地。第三晶体管220可以是FET，例如，JFET或MOSFET。以MOSFET为例，第三晶体管220可以是N型MOSFET或P型MOSFET。在这些实施例中，晶体管230和240中的任意一个可以是二极管或FET。如图1B、1C所示，整流元件230和240中的任意一个可以是二极管或由对应的控制电路控制的FET。例如，整流元件230和240均可以是由对应的控制电路控制的MOSFET。如前所述，第三晶体管220期望在桥式整流器的正半周期内导通，并在桥式整流器的负半周期内截止，以使得桥式整流器整流。在这些实施例中，如图4所示，桥式整流器的控制电路100还包括常导通的第四晶体管120。例如，第四晶体管120导通的阈值电压为负，则第四晶体管120常导通。在一些实施例中，第四晶体管120是常导通的JFET或耗尽型MOSFET。参见图4，第四晶体管120包括栅极G、第一电极E1和第二电极E2。第四晶体管120的第一电极E1被配置为与桥式整流器的第一输入端201连接，并且，第四晶体管120的第二电极E2被配置为与第三晶体管220的栅极G连接。这里，在第四晶体管120夹止的情况下，第四晶体管120的第二电极E2的输出电压钳制在第二电压，此第二电压可使得第三晶体管220保持导通。为了便于理解，下面结合图5进行说明。图5是根据本公开又一些实施例的信号波形图。除图2所示的Vac1和Vac2外，图5还示出了第三晶体管220的栅极G的输入电压Vg2在同一周期内的变化趋势。应理解，忽略导电线路自身的压降不计，第四晶体管120的第一电极E1的输入电压等于Vac1，并且，第四晶体管120的第二电极E2的输出电压等于Vg2。下面基于此假设对Vg2进行说明。与图2类似的说明在此不再赘述。参见图5，在第1个1/4周期内，第四晶体管120的第一电极E1的输入电压为正，第四晶体管120导通。在Vac1逐渐减小的过程中，第四晶体管120首先工作在饱和区，第四晶体管120夹止。这种情况下，第四晶体管120的第一电极E1与第二电极E2之间的电压差大于第四晶体管120的夹止电压。在第二晶体管110夹止期间，尽管第四晶体管120的第一电极E1的输入电压逐渐减小，但第四晶体管120的第二电极E2的输出电压钳制在第二电压V2，直至Vac1减小至某一特定电压。该特定电压使得第四晶体管120的第一电极E1与第二电极E2之间的电压差等于第四晶体管120的夹止电压。应理解，特定电压小于Vpeak1。之后，第四晶体管120的第一电极E1的输入电压继续减小，导致第四晶体管120的第一电极E1与第二电极E2之间的电压差小于第四晶体管120的夹止电压。第四晶体管120从工作在饱和区变为工作在放大区。在第四晶体管120工作在放大区期间，第四晶体管120的第二电极E2的输出电压随第四晶体管120的第一电极E1的输入电压的变化而正相关地变化，即，第四晶体管120的第二电极E2的输出电压随第四晶体管120的第一电极E1的输入电压减小而同步减小。在一些实施例中，参见图5，第四晶体管120的夹止电压等于0V。即，在第四晶体管120的第一电极E1与第二电极E2之间的电压差大于0V的情况下，第四晶体管120夹止。应理解，第四晶体管120的夹止电压还可以是其它值，本公开实施例不限于此。在第2个1/4周期和第3个1/4周期内，第四晶体管120的第一电极E1的输入电压为负。这种情况下，第四晶体管120截止，第四晶体管120的第二电极E2的输出电压保持为0V。在第4个1/4周期内，第四晶体管120导通，并且，第四晶体管120在第4个1/4周期内的状态与在第1个1/4周期内的状态的变化顺序相反。即，第四晶体管120首先工作在放大区，第四晶体管120的第二电极E2的输出电压随第四晶体管120的第一电极E1的输入电压的变化而正相关地变化，直至第四晶体管120的第一电极E1的输入电压增大至前述特定电压。之后，第四晶体管120的第一电极E1的输入电压继续增大，第四晶体管120从工作在放大区变为工作在饱和区，第四晶体管120的第二电极E2的输出电压钳制在第二电压V2。在第四晶体管120夹止的情况下，第四晶体管120的第二电极E2的输出电压钳制在第二电压V2，此第二电压V2使得第三晶体管220导通。即，在桥式整流器的正半周期内，第三晶体管220至少在第四晶体管120的第二电极E2的输出电压钳制在第二电压V2期间导通。上述实施例中，控制电路100中的第四晶体管120的第一电极E1与桥式整流器的第一输入端201连接、且第二电极E2与桥式整流器中的第三晶体管220的栅极G连接，第三晶体管220的第一电极E1连接至第二输入端202且第二电极E2接地。第四晶体管120的第二电极E2的输出电压在第四晶体管120夹止的情况下钳制在使得第三晶体管220导通的第二电压V2。这种方式下，控制电路100通过与桥式整流器的第一输入端201连接的第四晶体管120即可进一步控制第三晶体管220在期望导通的至少部分时段内导通，控制电路100内部无需额外设置比较器。如此，可以在进一步提高AC/DC转换效率的情况下，利用内部电路简单且制造成本低的控制电路100实现对桥式整流器中的第一晶体管210和第三晶体管220的导通的控制。在一些实施例中，控制电路100仅包括第二晶体管110和第四晶体管120。如此，可以在进一步提高AC/DC转换效率的情况下，利用内部电路更简单且制造成本更低的控制电路100实现对桥式整流器中的第一晶体管210和第三晶体管220的导通的控制。下面结合一些实施例进一步说明图4所示的桥式整流器的控制电路100。在一些实施例中，在第四晶体管120的第一电极E1的输入电压为负的情况下，第四晶体管120的第二电极E2的输出电压使得第三晶体管220截止。这种方式下，第三晶体管220在桥式整流器的负半周期内截止。例如，参见图5所示的第2个1/4周期和第3个1/4周期，在第四晶体管120的第一电极E1的输入电压为负的情况下，第四晶体管120的第二电极E2的输出电压保持为0V。即，Vg2=0V，在这种情况下，第三晶体管220截止。上述实施例中，控制电路100中的第四晶体管120还在第四晶体管120的第一电极E1的输入电压为负的情况下，使得第三晶体管220截止。这种方式下，控制电路100通过第四晶体管120即可进一步控制第三晶体管220在期望截止的时段内截止，控制电路100内部无需额外设置比较器。如此，利用控制电路100和桥式整流器本身的交流输入电压的变化即可进一步实现对第三晶体管220的截止的控制。在一些实施例中，第四晶体管120夹止的开始时间晚于第三晶体管220导通的开始时间，并且，第四晶体管120夹止的结束时间早于第三晶体管220导通的结束时间。下面结合图6进行说明。图6是根据本公开又一些实施例的信号波形图。除图5所示的3种信号外，图6还示意性地示出了流经第三晶体管220的电流ID2在同一周期内的变化趋势。参见图6，在桥式整流器的负半周期内，第三晶体管220截止，ID2=0A。在桥式整流器的正半周期内，第三晶体管220至少在Vg2=V2时导通，ID2从第三晶体管220的第二电极E2流向第一电极E1。第四晶体管120夹止的开始时间晚于第三晶体管220导通的开始时间，并且，第四晶体管120夹止的结束时间早于第三晶体管220导通的结束时间。即，在同一周期内，第三晶体管220的导通时段包含且大于第四晶体管120的夹止时段这表明第三晶体管220除在Vg2=V2时导通外，还在0＜Vg2＜V2的某些情况下导通。参见图6，在Vth2≤Vg2≤V2时，第三晶体管220导通。Vth2是第三晶体管220导通的阈值电压。在一些实施例中，Vth2≤V2。例如，Vth2=V2、V2、V2或V2。例如，第三晶体管220的阈值电压Vth2的范围为2V~3V，且第二电压V2的范围为10V~20V。可以理解，Vth2越小，第三晶体管220的导通时段占第三晶体管220期望导通的正半周期的比例越大，桥式整流器整流的准确性越高。上述实施例中，在第四晶体管120夹止期间，第四晶体管120的第二电极E2的输出电压钳制在第二电压V2，且第二电压V2大于第三晶体管220的阈值电压Vth2。这种方式下，控制电路100通过第四晶体管120即可进一步控制第三晶体管220在期望导通的更长时段内导通，从而可以提高桥式整流器整流的准确性。下面结合一些实施例说明第二晶体管110和第四晶体管120的栅极G各自的连接方式。首先，对第二晶体管110和第四晶体管120各自的栅极G的第一种连接方式进行说明。在一些实施例中，参见图7，控制电路100还包括第一稳压器130。例如，第一稳压器130可以是低压差线性稳压器。第二晶体管110的栅极G与第一稳压器130的第一输出端1301连接。第一稳压器130被配置为调节第一输出端1301的输出电压，以调节第二晶体管110的第二电极E2在第二晶体管110夹止时所钳制在的第一电压V1。作为一些实现方式，第一稳压器130还可以包括第三输入端1302。第三输入端1302被配置为与桥式整流器的第一输入端201或第二输入端202连接，以提供第一稳压器130的工作电压。上述实施例中，在控制电路100中设置用于对第二晶体管110的栅极G施加电压的第一稳压器130，以通过调节第一稳压器130的输出电压来调节第二晶体管110夹止时所钳制输出的第一电压V1。这种方式下，针对桥式整流器中所可能采用的不同阈值电压的第一晶体管210，控制电路100可调节第一电压V1的高低，以确保在第二晶体管110夹止期间内，第一晶体管210可保持导通。如此，可以提高控制电路100的通用性。在另一些实施例中，参见图8，控制电路100还包括第二稳压器140。第四晶体管120的栅极G与第二稳压器140的第二输出端1401连接。第二稳压器140被配置为调节第二输出端1401的输出电压，以调节第四晶体管120的第二电极E2在第四晶体管120夹止时所钳制在的第二电压V2。作为一些实现方式，第二稳压器140还可以包括第四输入端1402。第四输入端1402被配置为与桥式整流器的第一输入端201或第二输入端202连接，以提供第二稳压器140的工作电压。上述实施例中，在控制电路100中设置用于对第四晶体管120的栅极G施加电压的第二稳压器140，以通过调节第二稳压器140的输出电压来调节第四晶体管120夹止时所钳制输出的第二电压V2。这种方式下，针对桥式整流器中所可能采用的不同阈值电压的第三晶体管220，控制电路100可调节第二电压V2的高低，以确保在第四晶体管120夹止期间内，第三晶体管220可保持导通。如此，可以提高控制电路100的通用性。在一些实施例中，控制电路100包括第一稳压器130和第二稳压器140。如此，可以进一步提高控制电路100的通用性。作为一些实现方式，第一稳压器130和第二稳压器140独立设置。作为另一些实现方式，第一稳压器130和第二稳压器140一体设置。如此，在控制电路100中设置一个稳压器即可进一步提高控制电路100的通用性。在一些实施例中，第一稳压器130和第二稳压器140按照图9所示的方式一体设置。图9中示意性地将第二晶体管110和第四晶体管120示出为MOSFET。此外，图9还示出了连接在桥式整流器的第一输入端201与第二输入端202之间的交流输入电压源300和连接在桥式整流器的输出端203和接地端204之间的桥式整流器的负载400。在一些实施例中，参见图9，转换电路500设置于输出端203和负载400之间。转换电路500可以包括DC/DC转换器，例如，升压转换器、降压转换器等。例如，转换电路500包括分别与输出端203和接地端204连接的两个输入端以及分别与负载400的两端连接的两个输出端。如图9所示，一体设置的稳压器130/140包括与第二晶体管110的栅极G连接的第一输出端1301和与第四晶体管120的栅极G连接的第二输出端1401。此外，稳压器130/140还包括与第一输入端201或第二输入端202连接的输入端1302/1402。即，在这种方式下，第三输入端1302和第四输入端1402在稳压器130/140中一体设置。在这些实施例中，输入端1302/1402可以经由电容器与第一输入端201或第二输入端202连接。电容器可自交流输入电压源300接收电能并加以储存。电容器可作为稳压器130/140的电源，以确保稳压器130/140能正常运作，即，在第一输出端1301、第二输出端1401输出稳定的电压。例如，输入端1302/1402经由电容器与第一输入端201连接。在Vac1为正的情况下，Vac1可以为稳压器130/140提供工作电压，并使得电容器储存电能；而在Vac1为负的情况下，电容器可以释放电能为稳压器130/140提供工作电压。又例如，输入端1302/1402经由电容器与第二输入端202连接。在Vac2为正的情况下，Vac2可以为稳压器130/140提供工作电压，并使得电容器储存电能；而在Vac2为负的情况下，电容器可以释放电能为稳压器130/140提供工作电压。在另一些实施例中，第一稳压器130和第二稳压器140按照图10所示的方式一体设置。图10中示意性地将第二晶体管110和第四晶体管120示出为JFET。如图10所示，一体设置的稳压器130/140仍包括与第二晶体管110的栅极G连接的第一输出端1301和与第四晶体管120的栅极G连接的第二输出端1401。此外，稳压器130/140还包括第三输入端1302和第四输入端1402，第三输入端1302和第四输入端1402分别与第一输入端201和第二输入端202中的一个和另一个连接。例如，参见图10，第三输入端1302与第一输入端201连接且第四输入端1402与第二输入端202。又例如，第三输入端1302与第二输入端202连接且第四输入端1402与第一输入端201。即，在这种方式下，第三输入端1302和第四输入端1402在稳压器130/140中独立设置。在这些实施例中，在Vac1为正、Vac2为负的情况下，Vac1可以为稳压器130/140提供工作电压；而在Vac2为正、Vac1为负的情况下，Vac2可以为稳压器130/140提供工作电压。如此，无需额外设置稳压器130/140连接的电容器即可确保能够通过调节稳压器130/140的第一输出端1301的输出电压来调节第一电压V1，并通过调节第二输出端1401的输出电压来调节第二电压V2。接下来，对第二晶体管110和第四晶体管120各自的栅极G的第二种连接方式进行说明。在一些实施例中，第二晶体管110的栅极G与第二晶体管110的第二电极E2连接。在另一些实施例中，第二晶体管110的栅极G接地。这些实施例中，控制电路100内部无需额外设置用于对第二晶体管110的栅极G施加电压的元件即可对第一晶体管210的状态进行控制。如此，可以进一步简化控制电路100结构并降低制造成本。在一些实施例中，第四晶体管120的栅极G与第四晶体管120的第二电极E2连接。在另一些实施例中，第四晶体管120的栅极G接地。这些实施例中，控制电路100内部无需额外设置用于对第四晶体管120的栅极G施加电压的元件即可对第三晶体管220的状态进行控制。如此，可以进一步简化控制电路100结构并降低制造成本。本公开实施例还提供一种桥式整流器的控制方法。下面结合一些实施例对控制方法进行说明。在一些实施例中，桥式整流器包括第一晶体管210。第一晶体管210的第一电极E1连接至桥式整流器的第一输入端201，第一晶体管210的第二电极E2接地。在这些实施例中，桥式整流器的控制方法包括：利用常导通的第二晶体管110控制第一晶体管210的状态。第二晶体管110包括栅极G、第一电极E1和第二电极E2。第二晶体管110的第一电极E1与桥式整流器的第二输入端202连接且第二电极E2与第一晶体管210的栅极G连接。这里，在第二晶体管110夹止的情况下，第二晶体管110的第二电极E2的输出电压钳制在第一电压V1，第一电压V1使得第一晶体管210保持导通。如此，简单地利用常导通的第二晶体管110即可控制桥式整流器中的第一晶体管210在期望导通的至少部分时段内导通。在一些实施例中，在第二晶体管110的第一电极E1的输入电压为负的情况下，第二晶体管110的第二电极E2的输出电压使得第一晶体管210截止。如此，简单地利用第二晶体管110和桥式整流器本身的交流输入电压的变化即可进一步控制桥式整流器中的第一晶体管210在期望截止的时段内截止。在一些实施例中，第二晶体管110夹止的开始时间晚于第一晶体管210导通的开始时间，并且，第二晶体管110夹止的结束时间早于第一晶体管210导通的结束时间。如此，简单地利用常导通的第二晶体管110即可进一步控制桥式整流器中的第一晶体管210在期望导通的更长时段内导通，从而可以提高桥式整流器整流的准确性。在另一些实施例中，桥式整流器还包括第三晶体管220。第三晶体管220的第一电极E1连接至桥式整流器的第二输入端202且第二电极E2接地。在这些实施例中，桥式整流器的控制方法还包括：利用常导通的第四晶体管120控制第三晶体管220的状态。第四晶体管120包括栅极G、第一电极E1和第二电极E2。第四晶体管120的第一电极E1被配置为与桥式整流器的第一输入端201连接且第二电极E2被配置为与第三晶体管220的栅极G连接。这里，在第四晶体管120夹止的情况下，第四晶体管120的第二电极E2的输出电压钳制在第二电压V2，第二电压V2使得第三晶体管220导通。如此，简单地利用常导通的第四晶体管120即可控制桥式整流器中的第三晶体管220在期望导通的至少部分时段内导通。在一些实施例中，在第四晶体管120的第一电极E1的输入电压为负的情况下，第四晶体管120的第二电极E2的输出电压使得第三晶体管220截止。如此，简单地利用第四晶体管120即可进一步控制桥式整流器中的第三晶体管220在期望截止的时段内截止。在一些实施例中，第四晶体管120夹止的开始时间晚于第三晶体管220导通的开始时间，并且，第四晶体管120夹止的结束时间早于第三晶体管220导通的结束时间。如此，简单地利用常导通的第四晶体管120即可进一步控制桥式整流器中的第三晶体管220在期望导通的更长时段内导通，从而可以提高桥式整流器整流的准确性。关于桥式整流器的控制方法的其它实施例可以参见前文中关于桥式整流器的控制电路的相关实施例，这里不再赘述。参见图1A、4、7~10，本公开实施例还提供一种整流电路，包括上述任意一个实施例的桥式整流器的控制电路100和对应的桥式整流器。本公开实施例还提供一种电源，包括上述任意一个实施例的整流电路。本公开实施例还提供一种电子设备，包括上述任意一个实施例的电源。本说明书中各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似的部分相互参见即可。对于桥式整流器的控制方法、整流电路、电源和电子设备实施例而言，由于其与桥式整流器的控制电路的实施例基本对应，所以描述的比较简单，相关之处参见控制电路实施例的部分说明即可。至此，已经详细描述了本公开的各实施例。为了避免遮蔽本公开的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。虽然已经通过示例对本公开的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。本领域的技术人员应该理解，可在不脱离本公开的范围和精神的情况下，对以上实施例进行修改或者对部分技术特征进行等同替换。本公开的范围由所附权利要求来限定。
