Fitter report for VGA
Mon Jan 08 23:26:12 2018
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter DSP Block Usage Summary
 24. Routing Usage Summary
 25. I/O Rules Summary
 26. I/O Rules Details
 27. I/O Rules Matrix
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Estimated Delay Added for Hold Timing Summary
 31. Estimated Delay Added for Hold Timing Details
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------------+--------------------------------------------+
; Fitter Status                   ; Successful - Mon Jan 08 23:26:11 2018      ;
; Quartus II 64-Bit Version       ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                   ; VGA                                        ;
; Top-level Entity Name           ; VGA                                        ;
; Family                          ; Cyclone V                                  ;
; Device                          ; 5CEFA2F23C8                                ;
; Timing Models                   ; Final                                      ;
; Logic utilization (in ALMs)     ; 1,669 / 9,430 ( 18 % )                     ;
; Total registers                 ; 865                                        ;
; Total pins                      ; 49 / 224 ( 22 % )                          ;
; Total virtual pins              ; 0                                          ;
; Total block memory bits         ; 0 / 1,802,240 ( 0 % )                      ;
; Total DSP Blocks                ; 8 / 25 ( 32 % )                            ;
; Total HSSI RX PCSs              ; 0                                          ;
; Total HSSI PMA RX Deserializers ; 0                                          ;
; Total HSSI TX PCSs              ; 0                                          ;
; Total HSSI TX Channels          ; 0                                          ;
; Total PLLs                      ; 0 / 4 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                              ;
+---------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CEFA2F23C8                           ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; com_keypad[0] ; Missing drive strength and slew rate ;
; com_keypad[1] ; Missing drive strength and slew rate ;
; com_keypad[2] ; Missing drive strength and slew rate ;
; com_keypad[3] ; Missing drive strength and slew rate ;
; led[0]        ; Missing drive strength and slew rate ;
; led[1]        ; Missing drive strength and slew rate ;
; led[2]        ; Missing drive strength and slew rate ;
; led[3]        ; Missing drive strength and slew rate ;
; led[4]        ; Missing drive strength and slew rate ;
; led[5]        ; Missing drive strength and slew rate ;
; led[6]        ; Missing drive strength and slew rate ;
; led[7]        ; Missing drive strength and slew rate ;
; blank         ; Missing drive strength and slew rate ;
; R[0]          ; Missing drive strength and slew rate ;
; R[1]          ; Missing drive strength and slew rate ;
; R[2]          ; Missing drive strength and slew rate ;
; R[3]          ; Missing drive strength and slew rate ;
; R[4]          ; Missing drive strength and slew rate ;
; R[5]          ; Missing drive strength and slew rate ;
; R[6]          ; Missing drive strength and slew rate ;
; R[7]          ; Missing drive strength and slew rate ;
; G[0]          ; Missing drive strength and slew rate ;
; G[1]          ; Missing drive strength and slew rate ;
; G[2]          ; Missing drive strength and slew rate ;
; G[3]          ; Missing drive strength and slew rate ;
; G[4]          ; Missing drive strength and slew rate ;
; G[5]          ; Missing drive strength and slew rate ;
; G[6]          ; Missing drive strength and slew rate ;
; G[7]          ; Missing drive strength and slew rate ;
; B[0]          ; Missing drive strength and slew rate ;
; B[1]          ; Missing drive strength and slew rate ;
; B[2]          ; Missing drive strength and slew rate ;
; B[3]          ; Missing drive strength and slew rate ;
; B[4]          ; Missing drive strength and slew rate ;
; B[5]          ; Missing drive strength and slew rate ;
; B[6]          ; Missing drive strength and slew rate ;
; B[7]          ; Missing drive strength and slew rate ;
; sync          ; Missing drive strength and slew rate ;
; psave         ; Missing drive strength and slew rate ;
; vertical      ; Missing drive strength and slew rate ;
; horizontal    ; Missing drive strength and slew rate ;
; clk_25M       ; Missing drive strength and slew rate ;
+---------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                ;
+-------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------+------------------+-----------------------+
; Node                    ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node            ; Destination Port ; Destination Port Name ;
+-------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------+------------------+-----------------------+
; clk_50MHz~inputCLKENA0  ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                             ;                  ;                       ;
; clk_scan_keypad~CLKENA0 ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                             ;                  ;                       ;
; res_n~inputCLKENA0      ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                             ;                  ;                       ;
; chess_x[2]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; chess_x[2]~DUPLICATE        ;                  ;                       ;
; cnt_horizontal[0]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cnt_horizontal[0]~DUPLICATE ;                  ;                       ;
; cnt_horizontal[5]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cnt_horizontal[5]~DUPLICATE ;                  ;                       ;
; cnt_horizontal[8]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cnt_horizontal[8]~DUPLICATE ;                  ;                       ;
; cnt_ver[0]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cnt_ver[0]~DUPLICATE        ;                  ;                       ;
; cnt_ver[2]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cnt_ver[2]~DUPLICATE        ;                  ;                       ;
; cnt_ver[4]              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; cnt_ver[4]~DUPLICATE        ;                  ;                       ;
; state_now               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; state_now~DUPLICATE         ;                  ;                       ;
+-------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 3552 ) ; 0.00 % ( 0 / 3552 )        ; 0.00 % ( 0 / 3552 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 3552 ) ; 0.00 % ( 0 / 3552 )        ; 0.00 % ( 0 / 3552 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 3552 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/user/Desktop/FPGAfinal/output_files/VGA.pin.


+---------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                         ;
+-------------------------------------------------------------+-----------------+-------+
; Resource                                                    ; Usage           ; %     ;
+-------------------------------------------------------------+-----------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,669 / 9,430   ; 18 %  ;
; ALMs needed [=A-B+C]                                        ; 1,669           ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1,726 / 9,430   ; 18 %  ;
;         [a] ALMs used for LUT logic and registers           ; 402             ;       ;
;         [b] ALMs used for LUT logic                         ; 1,297           ;       ;
;         [c] ALMs used for registers                         ; 27              ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0               ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 77 / 9,430      ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 20 / 9,430      ; < 1 % ;
;         [a] Due to location constrained logic               ; 2               ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0               ;       ;
;         [c] Due to LAB input limits                         ; 18              ;       ;
;         [d] Due to virtual I/Os                             ; 0               ;       ;
;                                                             ;                 ;       ;
; Difficulty packing design                                   ; Low             ;       ;
;                                                             ;                 ;       ;
; Total LABs:  partially or completely used                   ; 196 / 943       ; 21 %  ;
;     -- Logic LABs                                           ; 196             ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0               ;       ;
;                                                             ;                 ;       ;
; Combinational ALUT usage for logic                          ; 2,586           ;       ;
;     -- 7 input functions                                    ; 11              ;       ;
;     -- 6 input functions                                    ; 801             ;       ;
;     -- 5 input functions                                    ; 893             ;       ;
;     -- 4 input functions                                    ; 95              ;       ;
;     -- <=3 input functions                                  ; 786             ;       ;
; Combinational ALUT usage for route-throughs                 ; 12              ;       ;
; Dedicated logic registers                                   ; 865             ;       ;
;     -- By type:                                             ;                 ;       ;
;         -- Primary logic registers                          ; 857 / 18,860    ; 5 %   ;
;         -- Secondary logic registers                        ; 8 / 18,860      ; < 1 % ;
;     -- By function:                                         ;                 ;       ;
;         -- Design implementation registers                  ; 857             ;       ;
;         -- Routing optimization registers                   ; 8               ;       ;
;                                                             ;                 ;       ;
; Virtual pins                                                ; 0               ;       ;
; I/O pins                                                    ; 49 / 224        ; 22 %  ;
;     -- Clock pins                                           ; 1 / 9           ; 11 %  ;
;     -- Dedicated input pins                                 ; 0 / 11          ; 0 %   ;
;                                                             ;                 ;       ;
; Global signals                                              ; 3               ;       ;
; M10K blocks                                                 ; 0 / 176         ; 0 %   ;
; Total MLAB memory bits                                      ; 0               ;       ;
; Total block memory bits                                     ; 0 / 1,802,240   ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 1,802,240   ; 0 %   ;
; Total DSP Blocks                                            ; 8 / 25          ; 32 %  ;
; Fractional PLLs                                             ; 0 / 4           ; 0 %   ;
; Global clocks                                               ; 3 / 16          ; 19 %  ;
; Quadrant clocks                                             ; 0 / 88          ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68          ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68          ; 0 %   ;
; JTAGs                                                       ; 0 / 1           ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1           ; 0 %   ;
; CRC blocks                                                  ; 0 / 1           ; 0 %   ;
; Remote update blocks                                        ; 0 / 1           ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3           ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 1           ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 3% / 3% / 4%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 19% / 19% / 20% ;       ;
; Maximum fan-out                                             ; 740             ;       ;
; Highest non-global fan-out                                  ; 678             ;       ;
; Total fan-out                                               ; 14771           ;       ;
; Average fan-out                                             ; 4.14            ;       ;
+-------------------------------------------------------------+-----------------+-------+


+---------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                         ;
+-------------------------------------------------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                  ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1669 / 9430 ( 18 % ) ; 0 / 9430 ( 0 % )               ;
; ALMs needed [=A-B+C]                                        ; 1669                 ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1726 / 9430 ( 18 % ) ; 0 / 9430 ( 0 % )               ;
;         [a] ALMs used for LUT logic and registers           ; 402                  ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1297                 ; 0                              ;
;         [c] ALMs used for registers                         ; 27                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 77 / 9430 ( < 1 % )  ; 0 / 9430 ( 0 % )               ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 20 / 9430 ( < 1 % )  ; 0 / 9430 ( 0 % )               ;
;         [a] Due to location constrained logic               ; 2                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 18                   ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Difficulty packing design                                   ; Low                  ; Low                            ;
;                                                             ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 196 / 943 ( 21 % )   ; 0 / 943 ( 0 % )                ;
;     -- Logic LABs                                           ; 196                  ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 2586                 ; 0                              ;
;     -- 7 input functions                                    ; 11                   ; 0                              ;
;     -- 6 input functions                                    ; 801                  ; 0                              ;
;     -- 5 input functions                                    ; 893                  ; 0                              ;
;     -- 4 input functions                                    ; 95                   ; 0                              ;
;     -- <=3 input functions                                  ; 786                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 12                   ; 0                              ;
; Memory ALUT usage                                           ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Dedicated logic registers                                   ; 0                    ; 0                              ;
;     -- By type:                                             ;                      ;                                ;
;         -- Primary logic registers                          ; 857 / 18860 ( 5 % )  ; 0 / 18860 ( 0 % )              ;
;         -- Secondary logic registers                        ; 8 / 18860 ( < 1 % )  ; 0 / 18860 ( 0 % )              ;
;     -- By function:                                         ;                      ;                                ;
;         -- Design implementation registers                  ; 857                  ; 0                              ;
;         -- Routing optimization registers                   ; 8                    ; 0                              ;
;                                                             ;                      ;                                ;
;                                                             ;                      ;                                ;
; Virtual pins                                                ; 0                    ; 0                              ;
; I/O pins                                                    ; 49                   ; 0                              ;
; I/O registers                                               ; 0                    ; 0                              ;
; Total block memory bits                                     ; 0                    ; 0                              ;
; Total block memory implementation bits                      ; 0                    ; 0                              ;
; DSP block                                                   ; 8 / 25 ( 32 % )      ; 0 / 25 ( 0 % )                 ;
; Clock enable block                                          ; 3 / 104 ( 2 % )      ; 0 / 104 ( 0 % )                ;
;                                                             ;                      ;                                ;
; Connections                                                 ;                      ;                                ;
;     -- Input Connections                                    ; 0                    ; 0                              ;
;     -- Registered Input Connections                         ; 0                    ; 0                              ;
;     -- Output Connections                                   ; 0                    ; 0                              ;
;     -- Registered Output Connections                        ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Internal Connections                                        ;                      ;                                ;
;     -- Total Connections                                    ; 15147                ; 0                              ;
;     -- Registered Connections                               ; 6091                 ; 0                              ;
;                                                             ;                      ;                                ;
; External Connections                                        ;                      ;                                ;
;     -- Top                                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Partition Interface                                         ;                      ;                                ;
;     -- Input Ports                                          ; 7                    ; 0                              ;
;     -- Output Ports                                         ; 42                   ; 0                              ;
;     -- Bidir Ports                                          ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Registered Ports                                            ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Port Connectivity                                           ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                    ; 0                              ;
;     -- Output Ports with no Source                          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                    ; 0                              ;
+-------------------------------------------------------------+----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                  ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; clk_50MHz ; H13   ; 7A       ; 38           ; 45           ; 0            ; 47                    ; 0                  ; yes    ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; keyin[0]  ; AA10  ; 3B       ; 22           ; 0            ; 51           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; keyin[1]  ; R12   ; 3B       ; 24           ; 0            ; 51           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; keyin[2]  ; AB10  ; 3B       ; 25           ; 0            ; 51           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; keyin[3]  ; Y11   ; 3B       ; 29           ; 0            ; 51           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; res_n     ; C16   ; 7A       ; 52           ; 45           ; 51           ; 747                   ; 0                  ; yes    ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; sw        ; G17   ; 7A       ; 50           ; 45           ; 34           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; B[0]          ; AA22  ; 4A       ; 46           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; B[1]          ; Y22   ; 4A       ; 48           ; 0            ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; B[2]          ; Y21   ; 4A       ; 50           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; B[3]          ; W22   ; 4A       ; 48           ; 0            ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; B[4]          ; W21   ; 4A       ; 50           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; B[5]          ; V21   ; 4A       ; 51           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; B[6]          ; U22   ; 4A       ; 51           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; B[7]          ; U21   ; 4A       ; 52           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; G[0]          ; Y17   ; 4A       ; 40           ; 0            ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; G[1]          ; AB18  ; 4A       ; 38           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; G[2]          ; AA18  ; 4A       ; 43           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; G[3]          ; AA19  ; 4A       ; 44           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; G[4]          ; Y19   ; 4A       ; 48           ; 0            ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; G[5]          ; AB20  ; 4A       ; 40           ; 0            ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; G[6]          ; Y20   ; 4A       ; 48           ; 0            ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; G[7]          ; AA20  ; 4A       ; 44           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; R[0]          ; AA14  ; 4A       ; 34           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; R[1]          ; Y14   ; 4A       ; 36           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; R[2]          ; AB15  ; 4A       ; 36           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; R[3]          ; AA15  ; 4A       ; 36           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; R[4]          ; Y15   ; 4A       ; 36           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; R[5]          ; Y16   ; 4A       ; 40           ; 0            ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; R[6]          ; AB17  ; 4A       ; 38           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; R[7]          ; AA17  ; 4A       ; 43           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; blank         ; AB22  ; 4A       ; 46           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; clk_25M       ; P18   ; 5A       ; 54           ; 17           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; com_keypad[0] ; U7    ; 3A       ; 10           ; 0            ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; com_keypad[1] ; AA7   ; 3B       ; 18           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; com_keypad[2] ; AB6   ; 3B       ; 16           ; 0            ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; com_keypad[3] ; AA8   ; 3B       ; 19           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; horizontal    ; M6    ; 3A       ; 14           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[0]        ; N1    ; 2A       ; 0            ; 19           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[1]        ; N2    ; 2A       ; 0            ; 19           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[2]        ; U1    ; 2A       ; 0            ; 19           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[3]        ; U2    ; 2A       ; 0            ; 19           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[4]        ; W2    ; 2A       ; 0            ; 18           ; 60           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[5]        ; AA1   ; 2A       ; 0            ; 18           ; 94           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[6]        ; AA2   ; 2A       ; 0            ; 18           ; 77           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[7]        ; Y3    ; 2A       ; 0            ; 18           ; 43           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; psave         ; AA13  ; 4A       ; 34           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sync          ; AB21  ; 4A       ; 40           ; 0            ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vertical      ; M7    ; 3A       ; 14           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; 2A       ; 8 / 16 ( 50 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 3 / 16 ( 19 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 7 / 32 ( 22 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 27 / 48 ( 56 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 1 / 16 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 3 / 48 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 271        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 262        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 230        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; led[5]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA2      ; 31         ; 2A       ; led[6]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; com_keypad[1]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA8      ; 82         ; 3B       ; com_keypad[3]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA9      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 87         ; 3B       ; keyin[0]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 113        ; 4A       ; psave                           ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 111        ; 4A       ; R[0]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 116        ; 4A       ; R[3]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; R[7]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA18     ; 129        ; 4A       ; G[2]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 130        ; 4A       ; G[3]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 132        ; 4A       ; G[7]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; B[0]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 74         ; 3B       ; com_keypad[2]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB7      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; keyin[2]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB11     ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; R[2]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; R[6]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB18     ; 121        ; 4A       ; G[1]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; G[5]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB21     ; 124        ; 4A       ; sync                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB22     ; 135        ; 4A       ; blank                           ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 268        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 270        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 240        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 228        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 204        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C2       ; 18         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 265        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 206        ; 7A       ; res_n                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 239        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 209        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 233        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G2       ; 19         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 245        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 208        ; 7A       ; sw                              ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 243        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; clk_50MHz                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 257        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 178        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 21         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L2       ; 23         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 70         ; 3A       ; horizontal                      ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M7       ; 72         ; 3A       ; vertical                        ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M8       ; 86         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 88         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 181        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 175        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 24         ; 2A       ; led[0]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N2       ; 26         ; 2A       ; led[1]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 171        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 173        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 168        ; 5A       ; clk_25M                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 95         ; 3B       ; keyin[1]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 161        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 163        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 165        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 160        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 159        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 155        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 154        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 156        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 25         ; 2A       ; led[2]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U2       ; 27         ; 2A       ; led[3]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 59         ; 3A       ; com_keypad[0]                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U8       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 109        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 151        ; 4A       ; B[7]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U22      ; 146        ; 4A       ; B[6]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 131        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 148        ; 4A       ; B[5]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; led[4]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; B[4]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W22      ; 140        ; 4A       ; B[3]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; led[7]                          ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 103        ; 3B       ; keyin[3]                        ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; R[1]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y15      ; 117        ; 4A       ; R[4]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y16      ; 123        ; 4A       ; R[5]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 125        ; 4A       ; G[0]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; G[4]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ; 139        ; 4A       ; G[6]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y21      ; 143        ; 4A       ; B[2]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y22      ; 138        ; 4A       ; B[1]                            ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                    ;
+----------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------+--------------+
; Compilation Hierarchy Node ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name ; Library Name ;
+----------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------+--------------+
; |VGA                       ; 1669.0 (1669.0)      ; 1725.0 (1725.0)                  ; 76.0 (76.0)                                       ; 20.0 (20.0)                      ; 0.0 (0.0)            ; 2586 (2586)         ; 865 (865)                 ; 0 (0)         ; 0                 ; 0     ; 8          ; 49   ; 0            ; |VGA                ; work         ;
+----------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                          ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; com_keypad[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; com_keypad[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; com_keypad[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; com_keypad[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[3]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[4]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[5]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[6]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[7]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; blank         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[0]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[1]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[2]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[3]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[4]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[5]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[6]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; R[7]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; G[0]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; G[1]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; G[2]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; G[3]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; G[4]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; G[5]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; G[6]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; G[7]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B[0]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B[1]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B[2]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B[3]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B[4]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B[5]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B[6]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; B[7]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sync          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; psave         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vertical      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; horizontal    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clk_25M       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sw            ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; res_n         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clk_50MHz     ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; keyin[3]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; keyin[0]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; keyin[1]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; keyin[2]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+----------------------------------------------------------+
; Pad To Core Delay Chain Fanout                           ;
+----------------------------+-------------------+---------+
; Source Pin / Fanout        ; Pad To Core Index ; Setting ;
+----------------------------+-------------------+---------+
; sw                         ;                   ;         ;
; res_n                      ;                   ;         ;
;      - com_keypad[3]~reg0  ; 1                 ; 0       ;
;      - com_keypad[2]~reg0  ; 1                 ; 0       ;
;      - com_keypad[1]~reg0  ; 1                 ; 0       ;
;      - com_keypad[0]~reg0  ; 1                 ; 0       ;
;      - OB[1]               ; 1                 ; 0       ;
;      - OB[0]               ; 1                 ; 0       ;
;      - BB[1]               ; 1                 ; 0       ;
;      - res_n~inputCLKENA0  ; 1                 ; 0       ;
; clk_50MHz                  ;                   ;         ;
;      - clk_scan_keypad     ; 1                 ; 0       ;
;      - clk_25M~reg0        ; 1                 ; 0       ;
;      - clk_1Hz             ; 1                 ; 0       ;
; keyin[3]                   ;                   ;         ;
;      - delay[1]~5          ; 1                 ; 0       ;
;      - keyin_flag~0        ; 1                 ; 0       ;
;      - keyin_reg[3]~0      ; 1                 ; 0       ;
;      - delay[3]~2          ; 1                 ; 0       ;
;      - keyin_reg[3]~feeder ; 1                 ; 0       ;
; keyin[0]                   ;                   ;         ;
;      - delay[1]~5          ; 1                 ; 0       ;
;      - keyin_flag~0        ; 1                 ; 0       ;
;      - keyin_reg[3]~0      ; 1                 ; 0       ;
;      - delay[3]~2          ; 1                 ; 0       ;
;      - keyin_reg[0]~feeder ; 1                 ; 0       ;
; keyin[1]                   ;                   ;         ;
;      - delay[1]~5          ; 1                 ; 0       ;
;      - keyin_flag~0        ; 1                 ; 0       ;
;      - keyin_reg[3]~0      ; 1                 ; 0       ;
;      - delay[3]~2          ; 1                 ; 0       ;
;      - keyin_reg[1]~feeder ; 1                 ; 0       ;
; keyin[2]                   ;                   ;         ;
;      - keyin_flag~0        ; 1                 ; 0       ;
;      - keyin_reg[3]~0      ; 1                 ; 0       ;
;      - delay[3]~2          ; 1                 ; 0       ;
;      - delay[1]~5          ; 1                 ; 0       ;
;      - keyin_reg[2]~feeder ; 1                 ; 0       ;
+----------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                            ;
+-----------------+---------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name            ; Location            ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------+---------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Eny[0]~0        ; LABCELL_X25_Y21_N51 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; LessThan5~0     ; LABCELL_X32_Y24_N48 ; 9       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; LessThan8~3     ; LABCELL_X36_Y26_N24 ; 20      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; LessThan9~4     ; LABCELL_X16_Y19_N12 ; 25      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; always13~11     ; LABCELL_X32_Y26_N30 ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; always13~5      ; MLABCELL_X13_Y20_N0 ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; always4~1       ; LABCELL_X31_Y23_N42 ; 38      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; clk_1Hz         ; FF_X16_Y19_N10      ; 5       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; clk_25M~reg0    ; FF_X21_Y21_N2       ; 85      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; clk_50MHz       ; PIN_H13             ; 4       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; clk_50MHz       ; PIN_H13             ; 44      ; Clock                     ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; clk_scan_keypad ; FF_X36_Y26_N44      ; 722     ; Clock                     ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; cnt_hor[9]~0    ; LABCELL_X31_Y23_N36 ; 22      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; horizontal~reg0 ; FF_X31_Y23_N41      ; 10      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; keyin_reg[3]~0  ; LABCELL_X12_Y22_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; move_x[3]~0     ; LABCELL_X16_Y23_N6  ; 10      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; nx[3]~5         ; LABCELL_X16_Y22_N42 ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ny[3]~0         ; LABCELL_X31_Y25_N51 ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; res_n           ; PIN_C16             ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; res_n           ; PIN_C16             ; 740     ; Async. clear              ; yes    ; Global Clock         ; GCLK3            ; --                        ;
+-----------------+---------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                      ;
+-----------------+----------------+---------+----------------------+------------------+---------------------------+
; Name            ; Location       ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------+----------------+---------+----------------------+------------------+---------------------------+
; clk_50MHz       ; PIN_H13        ; 44      ; Global Clock         ; GCLK13           ; --                        ;
; clk_scan_keypad ; FF_X36_Y26_N44 ; 722     ; Global Clock         ; GCLK9            ; --                        ;
; res_n           ; PIN_C16        ; 740     ; Global Clock         ; GCLK3            ; --                        ;
+-----------------+----------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------+
; Non-Global High Fan-Out Signals       ;
+-----------------------------+---------+
; Name                        ; Fan-Out ;
+-----------------------------+---------+
; flag_BW                     ; 678     ;
; flag_BW~0                   ; 675     ;
; Enx[0]                      ; 434     ;
; Enx[1]                      ; 159     ;
; chess_x[1]                  ; 156     ;
; chess_x[0]                  ; 155     ;
; Eny[0]                      ; 144     ;
; Enx[2]                      ; 137     ;
; Add75~0                     ; 120     ;
; Eny[1]                      ; 111     ;
; nx[0]                       ; 110     ;
; nx[1]                       ; 108     ;
; clk_25M~reg0                ; 85      ;
; Eny[2]                      ; 84      ;
; Add22~37                    ; 64      ;
; Add71~1                     ; 61      ;
; Add75~2                     ; 60      ;
; Add25~37                    ; 60      ;
; Add21~1                     ; 60      ;
; Add73~0                     ; 58      ;
; Add73~1                     ; 56      ;
; Add24~1                     ; 56      ;
; Decoder0~15                 ; 45      ;
; Decoder0~14                 ; 45      ;
; Decoder0~13                 ; 45      ;
; Decoder0~12                 ; 45      ;
; Decoder0~11                 ; 45      ;
; Decoder0~10                 ; 45      ;
; Decoder0~9                  ; 45      ;
; Decoder0~8                  ; 45      ;
; Decoder0~7                  ; 45      ;
; Decoder0~6                  ; 45      ;
; Decoder0~5                  ; 45      ;
; Decoder0~4                  ; 45      ;
; Decoder0~3                  ; 45      ;
; Decoder1~15                 ; 45      ;
; Decoder1~14                 ; 45      ;
; Decoder1~13                 ; 45      ;
; Decoder1~12                 ; 45      ;
; Decoder1~11                 ; 45      ;
; Decoder1~10                 ; 45      ;
; Decoder1~9                  ; 45      ;
; Decoder0~2                  ; 45      ;
; Decoder1~8                  ; 45      ;
; Decoder1~7                  ; 45      ;
; Decoder1~6                  ; 45      ;
; Decoder1~5                  ; 45      ;
; Decoder1~4                  ; 45      ;
; Decoder1~3                  ; 45      ;
; Decoder1~2                  ; 45      ;
; Decoder0~0                  ; 45      ;
; Decoder1~0                  ; 45      ;
; Mux79~1                     ; 45      ;
; Mux79~0                     ; 45      ;
; Enx[3]                      ; 40      ;
; chess_x[2]~DUPLICATE        ; 38      ;
; chess_x[3]                  ; 38      ;
; always4~1                   ; 38      ;
; Add71~0                     ; 35      ;
; Add75~1                     ; 34      ;
; nx[3]                       ; 34      ;
; nx[2]                       ; 33      ;
; Decoder1~1                  ; 32      ;
; Mux31~3                     ; 30      ;
; Add78~0                     ; 28      ;
; Eny[3]                      ; 26      ;
; LessThan9~4                 ; 25      ;
; ny[1]                       ; 23      ;
; chess_y[1]                  ; 23      ;
; keyin_reg[3]                ; 22      ;
; cnt_hor[9]~0                ; 22      ;
; ny[0]                       ; 21      ;
; com_reg[2]                  ; 20      ;
; ny[2]                       ; 20      ;
; chess_y[2]                  ; 20      ;
; LessThan8~3                 ; 20      ;
; Mux239~0                    ; 18      ;
; Mux109~0                    ; 18      ;
; Mux79~3                     ; 18      ;
; Mux79~2                     ; 18      ;
; ny[3]                       ; 17      ;
; Add86~1                     ; 17      ;
; Add82~2                     ; 16      ;
; Add82~1                     ; 16      ;
; chess_y[0]                  ; 15      ;
; Mux31~11                    ; 14      ;
; Mux31~10                    ; 14      ;
; OB[0]                       ; 14      ;
; ny[3]~0                     ; 12      ;
; nx[3]~5                     ; 12      ;
; chess_y[3]                  ; 12      ;
; move_y[6]~3                 ; 11      ;
; move_x[3]~0                 ; 10      ;
; OB[1]                       ; 10      ;
; horizontal~reg0             ; 10      ;
; move_x[9]                   ; 10      ;
; LessThan5~0                 ; 9       ;
; cnt_vertical[4]             ; 9       ;
; cnt_vertical[1]             ; 9       ;
; cnt_vertical[0]             ; 9       ;
; cnt_horizontal[4]           ; 9       ;
; cnt_horizontal[6]           ; 9       ;
; keyin_reg[3]~0              ; 8       ;
; Equal1~0                    ; 8       ;
; Add86~0                     ; 8       ;
; Add82~0                     ; 8       ;
; flag_chess_W[14][14]        ; 8       ;
; flag_chess_W[12][14]        ; 8       ;
; flag_chess_W[13][14]        ; 8       ;
; flag_chess_W[6][14]         ; 8       ;
; flag_chess_W[4][14]         ; 8       ;
; flag_chess_W[2][14]         ; 8       ;
; flag_chess_W[0][14]         ; 8       ;
; flag_chess_W[7][14]         ; 8       ;
; flag_chess_W[5][14]         ; 8       ;
; flag_chess_W[3][14]         ; 8       ;
; flag_chess_W[1][14]         ; 8       ;
; flag_chess_W[10][14]        ; 8       ;
; flag_chess_W[11][14]        ; 8       ;
; flag_chess_W[8][14]         ; 8       ;
; flag_chess_W[9][14]         ; 8       ;
; flag_chess_B[14][14]        ; 8       ;
; flag_chess_B[12][14]        ; 8       ;
; flag_chess_B[13][14]        ; 8       ;
; flag_chess_B[6][14]         ; 8       ;
; flag_chess_B[7][14]         ; 8       ;
; flag_chess_B[4][14]         ; 8       ;
; flag_chess_B[5][14]         ; 8       ;
; flag_chess_B[2][14]         ; 8       ;
; flag_chess_B[3][14]         ; 8       ;
; flag_chess_B[0][14]         ; 8       ;
; flag_chess_B[1][14]         ; 8       ;
; flag_chess_B[10][14]        ; 8       ;
; flag_chess_B[11][14]        ; 8       ;
; flag_chess_B[8][14]         ; 8       ;
; flag_chess_B[9][14]         ; 8       ;
; cnt_vertical[8]             ; 8       ;
; cnt_vertical[7]             ; 8       ;
; cnt_vertical[3]             ; 8       ;
; cnt_vertical[5]             ; 8       ;
; cnt_vertical[2]             ; 8       ;
; cnt_horizontal[2]           ; 8       ;
; cnt_horizontal[1]           ; 8       ;
; cnt_horizontal[0]           ; 8       ;
; cnt_horizontal[3]           ; 8       ;
; cnt_horizontal[9]           ; 8       ;
; cnt_horizontal[7]           ; 8       ;
; res_n~input                 ; 7       ;
; Equal2~0                    ; 7       ;
; flag_win                    ; 7       ;
; cnt_vertical[6]             ; 7       ;
; cnt_horizontal[5]           ; 7       ;
; cnt_horizontal[8]~DUPLICATE ; 6       ;
; keyin_flag                  ; 6       ;
; always14~11                 ; 6       ;
; always14~5                  ; 6       ;
; always14~0                  ; 6       ;
; Mux180~3                    ; 6       ;
; Add80~0                     ; 6       ;
; flag_chess_W[13][3]         ; 6       ;
; flag_chess_W[13][1]         ; 6       ;
; flag_chess_W[13][2]         ; 6       ;
; flag_chess_W[13][0]         ; 6       ;
; flag_chess_W[12][3]         ; 6       ;
; flag_chess_W[12][1]         ; 6       ;
; flag_chess_W[12][2]         ; 6       ;
; flag_chess_W[12][0]         ; 6       ;
; flag_chess_W[14][7]         ; 6       ;
; flag_chess_W[14][5]         ; 6       ;
; flag_chess_W[14][6]         ; 6       ;
; flag_chess_W[14][4]         ; 6       ;
; flag_chess_W[14][3]         ; 6       ;
; flag_chess_W[14][1]         ; 6       ;
; flag_chess_W[14][2]         ; 6       ;
; flag_chess_W[14][0]         ; 6       ;
; flag_chess_B[13][3]         ; 6       ;
; flag_chess_B[13][1]         ; 6       ;
; flag_chess_B[13][2]         ; 6       ;
; flag_chess_B[13][0]         ; 6       ;
; flag_chess_B[12][3]         ; 6       ;
; flag_chess_B[12][1]         ; 6       ;
; flag_chess_B[12][2]         ; 6       ;
; flag_chess_B[12][0]         ; 6       ;
; flag_chess_B[14][7]         ; 6       ;
; flag_chess_B[14][5]         ; 6       ;
; flag_chess_B[14][6]         ; 6       ;
; flag_chess_B[14][4]         ; 6       ;
; flag_chess_B[14][3]         ; 6       ;
; flag_chess_B[14][1]         ; 6       ;
; flag_chess_B[14][2]         ; 6       ;
; flag_chess_B[14][0]         ; 6       ;
; keyin[2]~input              ; 5       ;
; keyin[1]~input              ; 5       ;
; keyin[0]~input              ; 5       ;
; keyin[3]~input              ; 5       ;
; delay[0]                    ; 5       ;
; delay[1]                    ; 5       ;
; always13~5                  ; 5       ;
; Mux252~1                    ; 5       ;
; Mux92~1                     ; 5       ;
; Mux156~1                    ; 5       ;
; Mux188~1                    ; 5       ;
; clk_1Hz                     ; 5       ;
; flag_chess_W[14][11]        ; 5       ;
; flag_chess_W[14][9]         ; 5       ;
; flag_chess_W[14][10]        ; 5       ;
; flag_chess_W[14][8]         ; 5       ;
; flag_chess_W[14][13]        ; 5       ;
; flag_chess_W[14][12]        ; 5       ;
; flag_chess_W[12][11]        ; 5       ;
; flag_chess_W[12][9]         ; 5       ;
; flag_chess_W[12][10]        ; 5       ;
; flag_chess_W[12][8]         ; 5       ;
; flag_chess_W[12][13]        ; 5       ;
; flag_chess_W[12][12]        ; 5       ;
; flag_chess_W[13][7]         ; 5       ;
; flag_chess_W[13][5]         ; 5       ;
; flag_chess_W[13][6]         ; 5       ;
; flag_chess_W[13][4]         ; 5       ;
; flag_chess_W[13][11]        ; 5       ;
; flag_chess_W[13][9]         ; 5       ;
; flag_chess_W[13][10]        ; 5       ;
; flag_chess_W[13][8]         ; 5       ;
; flag_chess_W[13][13]        ; 5       ;
; flag_chess_W[13][12]        ; 5       ;
; flag_chess_W[12][7]         ; 5       ;
; flag_chess_W[12][5]         ; 5       ;
; flag_chess_W[12][6]         ; 5       ;
; flag_chess_W[12][4]         ; 5       ;
; flag_chess_W[6][11]         ; 5       ;
; flag_chess_W[6][9]          ; 5       ;
; flag_chess_W[6][10]         ; 5       ;
; flag_chess_W[6][8]          ; 5       ;
; flag_chess_W[6][13]         ; 5       ;
; flag_chess_W[6][12]         ; 5       ;
; flag_chess_W[4][11]         ; 5       ;
; flag_chess_W[4][9]          ; 5       ;
; flag_chess_W[4][10]         ; 5       ;
; flag_chess_W[4][8]          ; 5       ;
; flag_chess_W[4][13]         ; 5       ;
; flag_chess_W[4][12]         ; 5       ;
; flag_chess_W[2][11]         ; 5       ;
; flag_chess_W[2][9]          ; 5       ;
; flag_chess_W[2][10]         ; 5       ;
; flag_chess_W[2][8]          ; 5       ;
; flag_chess_W[2][13]         ; 5       ;
; flag_chess_W[2][12]         ; 5       ;
; flag_chess_W[0][11]         ; 5       ;
; flag_chess_W[0][9]          ; 5       ;
; flag_chess_W[0][10]         ; 5       ;
; flag_chess_W[0][8]          ; 5       ;
; flag_chess_W[0][13]         ; 5       ;
; flag_chess_W[0][12]         ; 5       ;
; flag_chess_W[7][3]          ; 5       ;
; flag_chess_W[7][1]          ; 5       ;
; flag_chess_W[7][2]          ; 5       ;
; flag_chess_W[7][0]          ; 5       ;
; flag_chess_W[7][7]          ; 5       ;
; flag_chess_W[7][5]          ; 5       ;
; flag_chess_W[7][6]          ; 5       ;
; flag_chess_W[7][4]          ; 5       ;
; flag_chess_W[7][11]         ; 5       ;
; flag_chess_W[7][9]          ; 5       ;
; flag_chess_W[7][10]         ; 5       ;
; flag_chess_W[7][8]          ; 5       ;
; flag_chess_W[7][13]         ; 5       ;
; flag_chess_W[7][12]         ; 5       ;
; flag_chess_W[5][3]          ; 5       ;
; flag_chess_W[5][1]          ; 5       ;
; flag_chess_W[5][2]          ; 5       ;
; flag_chess_W[5][0]          ; 5       ;
; flag_chess_W[5][7]          ; 5       ;
; flag_chess_W[5][5]          ; 5       ;
; flag_chess_W[5][6]          ; 5       ;
; flag_chess_W[5][4]          ; 5       ;
; flag_chess_W[5][11]         ; 5       ;
; flag_chess_W[5][9]          ; 5       ;
; flag_chess_W[5][10]         ; 5       ;
; flag_chess_W[5][8]          ; 5       ;
; flag_chess_W[5][13]         ; 5       ;
; flag_chess_W[5][12]         ; 5       ;
; flag_chess_W[3][3]          ; 5       ;
; flag_chess_W[3][1]          ; 5       ;
; flag_chess_W[3][2]          ; 5       ;
; flag_chess_W[3][0]          ; 5       ;
; flag_chess_W[3][7]          ; 5       ;
; flag_chess_W[3][5]          ; 5       ;
; flag_chess_W[3][6]          ; 5       ;
; flag_chess_W[3][4]          ; 5       ;
; flag_chess_W[3][11]         ; 5       ;
; flag_chess_W[3][9]          ; 5       ;
; flag_chess_W[3][10]         ; 5       ;
; flag_chess_W[3][8]          ; 5       ;
; flag_chess_W[3][13]         ; 5       ;
; flag_chess_W[3][12]         ; 5       ;
; flag_chess_W[1][3]          ; 5       ;
; flag_chess_W[1][1]          ; 5       ;
; flag_chess_W[1][2]          ; 5       ;
; flag_chess_W[1][0]          ; 5       ;
; flag_chess_W[1][7]          ; 5       ;
; flag_chess_W[1][5]          ; 5       ;
; flag_chess_W[1][6]          ; 5       ;
; flag_chess_W[1][4]          ; 5       ;
; flag_chess_W[1][11]         ; 5       ;
; flag_chess_W[1][9]          ; 5       ;
; flag_chess_W[1][10]         ; 5       ;
; flag_chess_W[1][8]          ; 5       ;
; flag_chess_W[1][13]         ; 5       ;
; flag_chess_W[1][12]         ; 5       ;
; flag_chess_W[6][7]          ; 5       ;
; flag_chess_W[6][5]          ; 5       ;
; flag_chess_W[6][6]          ; 5       ;
; flag_chess_W[6][4]          ; 5       ;
; flag_chess_W[4][7]          ; 5       ;
; flag_chess_W[4][5]          ; 5       ;
; flag_chess_W[4][6]          ; 5       ;
; flag_chess_W[4][4]          ; 5       ;
; flag_chess_W[2][7]          ; 5       ;
; flag_chess_W[2][5]          ; 5       ;
; flag_chess_W[2][6]          ; 5       ;
; flag_chess_W[2][4]          ; 5       ;
; flag_chess_W[0][7]          ; 5       ;
; flag_chess_W[0][5]          ; 5       ;
; flag_chess_W[0][6]          ; 5       ;
; flag_chess_W[0][4]          ; 5       ;
; flag_chess_W[6][3]          ; 5       ;
; flag_chess_W[6][1]          ; 5       ;
; flag_chess_W[6][2]          ; 5       ;
; flag_chess_W[6][0]          ; 5       ;
; flag_chess_W[4][3]          ; 5       ;
; flag_chess_W[4][1]          ; 5       ;
; flag_chess_W[4][2]          ; 5       ;
; flag_chess_W[4][0]          ; 5       ;
; flag_chess_W[2][3]          ; 5       ;
; flag_chess_W[2][1]          ; 5       ;
; flag_chess_W[2][2]          ; 5       ;
; flag_chess_W[2][0]          ; 5       ;
; flag_chess_W[0][3]          ; 5       ;
; flag_chess_W[0][1]          ; 5       ;
; flag_chess_W[0][2]          ; 5       ;
; flag_chess_W[0][0]          ; 5       ;
; flag_chess_W[10][11]        ; 5       ;
; flag_chess_W[10][9]         ; 5       ;
; flag_chess_W[10][10]        ; 5       ;
; flag_chess_W[10][8]         ; 5       ;
; flag_chess_W[10][13]        ; 5       ;
; flag_chess_W[10][12]        ; 5       ;
; flag_chess_W[11][3]         ; 5       ;
; flag_chess_W[11][1]         ; 5       ;
; flag_chess_W[11][2]         ; 5       ;
; flag_chess_W[11][0]         ; 5       ;
; flag_chess_W[11][7]         ; 5       ;
; flag_chess_W[11][5]         ; 5       ;
; flag_chess_W[11][6]         ; 5       ;
; flag_chess_W[11][4]         ; 5       ;
; flag_chess_W[11][11]        ; 5       ;
; flag_chess_W[11][9]         ; 5       ;
; flag_chess_W[11][10]        ; 5       ;
; flag_chess_W[11][8]         ; 5       ;
; flag_chess_W[11][13]        ; 5       ;
; flag_chess_W[11][12]        ; 5       ;
; flag_chess_W[10][7]         ; 5       ;
; flag_chess_W[10][5]         ; 5       ;
; flag_chess_W[10][6]         ; 5       ;
; flag_chess_W[10][4]         ; 5       ;
; flag_chess_W[10][3]         ; 5       ;
; flag_chess_W[10][1]         ; 5       ;
; flag_chess_W[10][2]         ; 5       ;
; flag_chess_W[10][0]         ; 5       ;
; flag_chess_W[8][11]         ; 5       ;
; flag_chess_W[8][9]          ; 5       ;
; flag_chess_W[8][10]         ; 5       ;
; flag_chess_W[8][8]          ; 5       ;
; flag_chess_W[8][13]         ; 5       ;
; flag_chess_W[8][12]         ; 5       ;
; flag_chess_W[9][3]          ; 5       ;
; flag_chess_W[9][1]          ; 5       ;
; flag_chess_W[9][2]          ; 5       ;
; flag_chess_W[9][0]          ; 5       ;
; flag_chess_W[9][7]          ; 5       ;
; flag_chess_W[9][5]          ; 5       ;
; flag_chess_W[9][6]          ; 5       ;
; flag_chess_W[9][4]          ; 5       ;
; flag_chess_W[9][11]         ; 5       ;
; flag_chess_W[9][9]          ; 5       ;
; flag_chess_W[9][10]         ; 5       ;
; flag_chess_W[9][8]          ; 5       ;
; flag_chess_W[9][13]         ; 5       ;
; flag_chess_W[9][12]         ; 5       ;
; flag_chess_W[8][7]          ; 5       ;
; flag_chess_W[8][5]          ; 5       ;
; flag_chess_W[8][6]          ; 5       ;
; flag_chess_W[8][4]          ; 5       ;
; flag_chess_W[8][3]          ; 5       ;
; flag_chess_W[8][1]          ; 5       ;
; flag_chess_W[8][2]          ; 5       ;
; flag_chess_W[8][0]          ; 5       ;
; flag_chess_B[14][11]        ; 5       ;
; flag_chess_B[14][9]         ; 5       ;
; flag_chess_B[14][10]        ; 5       ;
; flag_chess_B[14][8]         ; 5       ;
; flag_chess_B[14][13]        ; 5       ;
; flag_chess_B[14][12]        ; 5       ;
; flag_chess_B[12][11]        ; 5       ;
; flag_chess_B[12][9]         ; 5       ;
; flag_chess_B[12][10]        ; 5       ;
; flag_chess_B[12][8]         ; 5       ;
; flag_chess_B[12][13]        ; 5       ;
; flag_chess_B[12][12]        ; 5       ;
; flag_chess_B[13][7]         ; 5       ;
; flag_chess_B[13][5]         ; 5       ;
; flag_chess_B[13][6]         ; 5       ;
; flag_chess_B[13][4]         ; 5       ;
; flag_chess_B[13][11]        ; 5       ;
; flag_chess_B[13][9]         ; 5       ;
; flag_chess_B[13][10]        ; 5       ;
; flag_chess_B[13][8]         ; 5       ;
; flag_chess_B[13][13]        ; 5       ;
; flag_chess_B[13][12]        ; 5       ;
; flag_chess_B[12][7]         ; 5       ;
; flag_chess_B[12][5]         ; 5       ;
; flag_chess_B[12][6]         ; 5       ;
; flag_chess_B[12][4]         ; 5       ;
; flag_chess_B[6][11]         ; 5       ;
; flag_chess_B[6][9]          ; 5       ;
; flag_chess_B[6][10]         ; 5       ;
; flag_chess_B[6][8]          ; 5       ;
; flag_chess_B[6][13]         ; 5       ;
; flag_chess_B[6][12]         ; 5       ;
; flag_chess_B[7][3]          ; 5       ;
; flag_chess_B[7][1]          ; 5       ;
; flag_chess_B[7][2]          ; 5       ;
; flag_chess_B[7][0]          ; 5       ;
; flag_chess_B[7][7]          ; 5       ;
; flag_chess_B[7][5]          ; 5       ;
; flag_chess_B[7][6]          ; 5       ;
; flag_chess_B[7][4]          ; 5       ;
; flag_chess_B[7][11]         ; 5       ;
; flag_chess_B[7][9]          ; 5       ;
; flag_chess_B[7][10]         ; 5       ;
; flag_chess_B[7][8]          ; 5       ;
; flag_chess_B[7][13]         ; 5       ;
; flag_chess_B[7][12]         ; 5       ;
; flag_chess_B[6][7]          ; 5       ;
; flag_chess_B[6][5]          ; 5       ;
; flag_chess_B[6][6]          ; 5       ;
; flag_chess_B[6][4]          ; 5       ;
; flag_chess_B[6][3]          ; 5       ;
; flag_chess_B[6][1]          ; 5       ;
; flag_chess_B[6][2]          ; 5       ;
; flag_chess_B[6][0]          ; 5       ;
; flag_chess_B[4][11]         ; 5       ;
; flag_chess_B[4][9]          ; 5       ;
; flag_chess_B[4][10]         ; 5       ;
; flag_chess_B[4][8]          ; 5       ;
; flag_chess_B[4][13]         ; 5       ;
; flag_chess_B[4][12]         ; 5       ;
; flag_chess_B[5][3]          ; 5       ;
; flag_chess_B[5][1]          ; 5       ;
; flag_chess_B[5][2]          ; 5       ;
; flag_chess_B[5][0]          ; 5       ;
; flag_chess_B[5][7]          ; 5       ;
; flag_chess_B[5][5]          ; 5       ;
; flag_chess_B[5][6]          ; 5       ;
; flag_chess_B[5][4]          ; 5       ;
; flag_chess_B[5][11]         ; 5       ;
; flag_chess_B[5][9]          ; 5       ;
; flag_chess_B[5][10]         ; 5       ;
; flag_chess_B[5][8]          ; 5       ;
; flag_chess_B[5][13]         ; 5       ;
; flag_chess_B[5][12]         ; 5       ;
; flag_chess_B[4][7]          ; 5       ;
; flag_chess_B[4][5]          ; 5       ;
; flag_chess_B[4][6]          ; 5       ;
; flag_chess_B[4][4]          ; 5       ;
; flag_chess_B[4][3]          ; 5       ;
; flag_chess_B[4][1]          ; 5       ;
; flag_chess_B[4][2]          ; 5       ;
; flag_chess_B[4][0]          ; 5       ;
; flag_chess_B[2][11]         ; 5       ;
; flag_chess_B[2][9]          ; 5       ;
; flag_chess_B[2][10]         ; 5       ;
; flag_chess_B[2][8]          ; 5       ;
; flag_chess_B[2][13]         ; 5       ;
; flag_chess_B[2][12]         ; 5       ;
; flag_chess_B[3][3]          ; 5       ;
; flag_chess_B[3][1]          ; 5       ;
; flag_chess_B[3][2]          ; 5       ;
; flag_chess_B[3][0]          ; 5       ;
; flag_chess_B[3][7]          ; 5       ;
; flag_chess_B[3][5]          ; 5       ;
; flag_chess_B[3][6]          ; 5       ;
; flag_chess_B[3][4]          ; 5       ;
; flag_chess_B[3][11]         ; 5       ;
; flag_chess_B[3][9]          ; 5       ;
; flag_chess_B[3][10]         ; 5       ;
; flag_chess_B[3][8]          ; 5       ;
; flag_chess_B[3][13]         ; 5       ;
; flag_chess_B[3][12]         ; 5       ;
; flag_chess_B[2][7]          ; 5       ;
; flag_chess_B[2][5]          ; 5       ;
; flag_chess_B[2][6]          ; 5       ;
; flag_chess_B[2][4]          ; 5       ;
; flag_chess_B[2][3]          ; 5       ;
; flag_chess_B[2][1]          ; 5       ;
; flag_chess_B[2][2]          ; 5       ;
; flag_chess_B[2][0]          ; 5       ;
; flag_chess_B[0][11]         ; 5       ;
; flag_chess_B[0][9]          ; 5       ;
; flag_chess_B[0][10]         ; 5       ;
; flag_chess_B[0][8]          ; 5       ;
; flag_chess_B[0][13]         ; 5       ;
; flag_chess_B[0][12]         ; 5       ;
; flag_chess_B[1][3]          ; 5       ;
; flag_chess_B[1][1]          ; 5       ;
; flag_chess_B[1][2]          ; 5       ;
; flag_chess_B[1][0]          ; 5       ;
; flag_chess_B[1][7]          ; 5       ;
; flag_chess_B[1][5]          ; 5       ;
; flag_chess_B[1][6]          ; 5       ;
; flag_chess_B[1][4]          ; 5       ;
; flag_chess_B[1][11]         ; 5       ;
; flag_chess_B[1][9]          ; 5       ;
; flag_chess_B[1][10]         ; 5       ;
; flag_chess_B[1][8]          ; 5       ;
; flag_chess_B[1][13]         ; 5       ;
; flag_chess_B[1][12]         ; 5       ;
; flag_chess_B[0][7]          ; 5       ;
; flag_chess_B[0][5]          ; 5       ;
; flag_chess_B[0][6]          ; 5       ;
; flag_chess_B[0][4]          ; 5       ;
; flag_chess_B[0][3]          ; 5       ;
; flag_chess_B[0][1]          ; 5       ;
; flag_chess_B[0][2]          ; 5       ;
; flag_chess_B[0][0]          ; 5       ;
; flag_chess_B[10][11]        ; 5       ;
; flag_chess_B[10][9]         ; 5       ;
; flag_chess_B[10][10]        ; 5       ;
; flag_chess_B[10][8]         ; 5       ;
; flag_chess_B[10][13]        ; 5       ;
; flag_chess_B[10][12]        ; 5       ;
; flag_chess_B[11][3]         ; 5       ;
; flag_chess_B[11][1]         ; 5       ;
; flag_chess_B[11][2]         ; 5       ;
; flag_chess_B[11][0]         ; 5       ;
; flag_chess_B[11][7]         ; 5       ;
; flag_chess_B[11][5]         ; 5       ;
; flag_chess_B[11][6]         ; 5       ;
; flag_chess_B[11][4]         ; 5       ;
; flag_chess_B[11][11]        ; 5       ;
; flag_chess_B[11][9]         ; 5       ;
; flag_chess_B[11][10]        ; 5       ;
; flag_chess_B[11][8]         ; 5       ;
; flag_chess_B[11][13]        ; 5       ;
; flag_chess_B[11][12]        ; 5       ;
; flag_chess_B[10][7]         ; 5       ;
; flag_chess_B[10][5]         ; 5       ;
; flag_chess_B[10][6]         ; 5       ;
; flag_chess_B[10][4]         ; 5       ;
; flag_chess_B[10][3]         ; 5       ;
; flag_chess_B[10][1]         ; 5       ;
; flag_chess_B[10][2]         ; 5       ;
; flag_chess_B[10][0]         ; 5       ;
; flag_chess_B[8][11]         ; 5       ;
; flag_chess_B[8][9]          ; 5       ;
; flag_chess_B[8][10]         ; 5       ;
; flag_chess_B[8][8]          ; 5       ;
; flag_chess_B[8][13]         ; 5       ;
; flag_chess_B[8][12]         ; 5       ;
; flag_chess_B[9][3]          ; 5       ;
; flag_chess_B[9][1]          ; 5       ;
; flag_chess_B[9][2]          ; 5       ;
; flag_chess_B[9][0]          ; 5       ;
; flag_chess_B[9][7]          ; 5       ;
; flag_chess_B[9][5]          ; 5       ;
; flag_chess_B[9][6]          ; 5       ;
; flag_chess_B[9][4]          ; 5       ;
; flag_chess_B[9][11]         ; 5       ;
; flag_chess_B[9][9]          ; 5       ;
; flag_chess_B[9][10]         ; 5       ;
; flag_chess_B[9][8]          ; 5       ;
; flag_chess_B[9][13]         ; 5       ;
; flag_chess_B[9][12]         ; 5       ;
; flag_chess_B[8][7]          ; 5       ;
; flag_chess_B[8][5]          ; 5       ;
; flag_chess_B[8][6]          ; 5       ;
; flag_chess_B[8][4]          ; 5       ;
; flag_chess_B[8][3]          ; 5       ;
; flag_chess_B[8][1]          ; 5       ;
; flag_chess_B[8][2]          ; 5       ;
; flag_chess_B[8][0]          ; 5       ;
; Selector15~0                ; 4       ;
; delay[2]                    ; 4       ;
; delay[3]                    ; 4       ;
; move_y[8]                   ; 4       ;
; move_y[7]                   ; 4       ;
; move_y[6]                   ; 4       ;
; move_y[5]                   ; 4       ;
; move_y[1]                   ; 4       ;
; move_x[7]                   ; 4       ;
; move_x[2]                   ; 4       ;
; Eny[0]~0                    ; 4       ;
; Equal22~0                   ; 4       ;
; nx[0]~0                     ; 4       ;
; keyin_reg[1]                ; 4       ;
; Mux264~2                    ; 4       ;
; Mux263~2                    ; 4       ;
; Mux266~2                    ; 4       ;
; Mux265~2                    ; 4       ;
; Mux260~2                    ; 4       ;
; Mux259~2                    ; 4       ;
; Mux262~2                    ; 4       ;
; Mux261~2                    ; 4       ;
; Mux104~2                    ; 4       ;
; Mux103~2                    ; 4       ;
; Mux106~2                    ; 4       ;
; Mux105~2                    ; 4       ;
; Mux102~2                    ; 4       ;
; Mux101~2                    ; 4       ;
; Mux168~2                    ; 4       ;
; Mux167~2                    ; 4       ;
; Mux170~2                    ; 4       ;
; Mux169~2                    ; 4       ;
; Mux164~2                    ; 4       ;
; Mux163~2                    ; 4       ;
; Mux166~2                    ; 4       ;
; Mux165~2                    ; 4       ;
; Add80~1                     ; 4       ;
; Mux200~2                    ; 4       ;
; Mux199~2                    ; 4       ;
; Mux202~2                    ; 4       ;
; Mux201~2                    ; 4       ;
; Mux198~2                    ; 4       ;
; Mux197~2                    ; 4       ;
; chess_x[2]                  ; 4       ;
; Add25~33                    ; 4       ;
; Add25~29                    ; 4       ;
; Add25~25                    ; 4       ;
; Add25~21                    ; 4       ;
; Add25~17                    ; 4       ;
; Add25~13                    ; 4       ;
; Add25~9                     ; 4       ;
; Add25~5                     ; 4       ;
; Add25~1                     ; 4       ;
; Add24~41                    ; 4       ;
; Add24~37                    ; 4       ;
; Add24~33                    ; 4       ;
; Add24~29                    ; 4       ;
; Add24~25                    ; 4       ;
; Add24~21                    ; 4       ;
; Add24~17                    ; 4       ;
; Add24~13                    ; 4       ;
; Add24~9                     ; 4       ;
; Add24~5                     ; 4       ;
; move_x[5]                   ; 4       ;
; move_x[3]                   ; 4       ;
; Add22~33                    ; 4       ;
; Add22~29                    ; 4       ;
; Add22~25                    ; 4       ;
; Add22~21                    ; 4       ;
; Add22~17                    ; 4       ;
; Add22~13                    ; 4       ;
; Add22~9                     ; 4       ;
; Add22~5                     ; 4       ;
; Add22~1                     ; 4       ;
; Add21~41                    ; 4       ;
; Add21~37                    ; 4       ;
; Add21~33                    ; 4       ;
; Add21~29                    ; 4       ;
; Add21~25                    ; 4       ;
; Add21~21                    ; 4       ;
; Add21~17                    ; 4       ;
; Add21~13                    ; 4       ;
; Add21~9                     ; 4       ;
; Add21~5                     ; 4       ;
; cnt_hor[8]                  ; 4       ;
; cnt_hor[9]                  ; 4       ;
; cnt_hor[6]                  ; 4       ;
; cnt_hor[5]                  ; 4       ;
; cnt_hor[4]                  ; 4       ;
; cnt_hor[3]                  ; 4       ;
; cnt_hor[7]                  ; 4       ;
; clk_50MHz~input             ; 3       ;
; delay[3]~0                  ; 3       ;
; move_y[4]                   ; 3       ;
; move_y[3]                   ; 3       ;
; move_y[2]                   ; 3       ;
; Equal1~1                    ; 3       ;
; move_x[4]                   ; 3       ;
; move_x[1]                   ; 3       ;
; always13~11                 ; 3       ;
; Decoder2~0                  ; 3       ;
; Decoder0~1                  ; 3       ;
; Mux267~6                    ; 3       ;
; Mux177~34                   ; 3       ;
; Mux177~29                   ; 3       ;
; Mux177~24                   ; 3       ;
; Mux177~19                   ; 3       ;
; Mux177~14                   ; 3       ;
; Mux220~12                   ; 3       ;
; Mux177~9                    ; 3       ;
; Mux177~4                    ; 3       ;
; Mux211~2                    ; 3       ;
; Mux213~2                    ; 3       ;
; Mux212~2                    ; 3       ;
; Mux214~2                    ; 3       ;
; Mux215~2                    ; 3       ;
; Mux217~2                    ; 3       ;
; Mux216~2                    ; 3       ;
; Mux218~2                    ; 3       ;
; Mux204~2                    ; 3       ;
; Mux243~6                    ; 3       ;
; Mux245~6                    ; 3       ;
; Mux244~6                    ; 3       ;
; Mux246~6                    ; 3       ;
; Mux247~6                    ; 3       ;
; Mux249~6                    ; 3       ;
; Mux248~6                    ; 3       ;
; Mux250~6                    ; 3       ;
; Mux236~6                    ; 3       ;
; Mux271~1                    ; 3       ;
; Mux267~4                    ; 3       ;
; Mux267~3                    ; 3       ;
; Mux267~2                    ; 3       ;
; Mux86~6                     ; 3       ;
; Mux149~6                    ; 3       ;
; Mux150~6                    ; 3       ;
; Mux147~6                    ; 3       ;
; Mux148~6                    ; 3       ;
; Mux151~6                    ; 3       ;
; Mux153~6                    ; 3       ;
; Mux152~6                    ; 3       ;
; Mux154~6                    ; 3       ;
; Mux140~6                    ; 3       ;
; Mux117~2                    ; 3       ;
; Mux118~2                    ; 3       ;
; Mux115~2                    ; 3       ;
; Mux116~2                    ; 3       ;
; Mux119~2                    ; 3       ;
; Mux121~2                    ; 3       ;
; Mux120~2                    ; 3       ;
; Mux122~2                    ; 3       ;
; Mux108~2                    ; 3       ;
; Mux81~34                    ; 3       ;
; Mux81~29                    ; 3       ;
; Mux81~24                    ; 3       ;
; Mux81~19                    ; 3       ;
; Mux124~9                    ; 3       ;
; Mux81~14                    ; 3       ;
; Mux81~9                     ; 3       ;
; Mux81~4                     ; 3       ;
; Mux107~1                    ; 3       ;
; Mux86~4                     ; 3       ;
; Mux86~3                     ; 3       ;
; Mux86~2                     ; 3       ;
; Mux175~1                    ; 3       ;
; Mux171~6                    ; 3       ;
; Mux136~6                    ; 3       ;
; Mux136~5                    ; 3       ;
; Mux136~4                    ; 3       ;
; Mux136~3                    ; 3       ;
; Mux136~2                    ; 3       ;
; Mux136~1                    ; 3       ;
; Mux136~0                    ; 3       ;
; Mux135~6                    ; 3       ;
; Mux135~5                    ; 3       ;
; Mux135~4                    ; 3       ;
; Mux135~3                    ; 3       ;
; Mux135~2                    ; 3       ;
; Mux135~1                    ; 3       ;
; Mux135~0                    ; 3       ;
; Mux138~6                    ; 3       ;
; Mux138~5                    ; 3       ;
; Mux138~4                    ; 3       ;
; Mux138~3                    ; 3       ;
; Mux138~2                    ; 3       ;
; Mux138~1                    ; 3       ;
; Mux138~0                    ; 3       ;
; Mux137~6                    ; 3       ;
; Mux137~5                    ; 3       ;
; Mux137~4                    ; 3       ;
; Mux137~3                    ; 3       ;
; Mux137~2                    ; 3       ;
; Mux137~1                    ; 3       ;
; Mux137~0                    ; 3       ;
; Mux132~6                    ; 3       ;
; Mux132~5                    ; 3       ;
; Mux132~4                    ; 3       ;
; Mux132~3                    ; 3       ;
; Mux132~2                    ; 3       ;
; Mux132~1                    ; 3       ;
; Mux132~0                    ; 3       ;
; Mux131~6                    ; 3       ;
; Mux131~5                    ; 3       ;
; Mux131~4                    ; 3       ;
; Mux131~3                    ; 3       ;
; Mux131~2                    ; 3       ;
; Mux131~1                    ; 3       ;
; Mux131~0                    ; 3       ;
; Mux134~6                    ; 3       ;
; Mux134~5                    ; 3       ;
; Mux134~4                    ; 3       ;
; Mux134~3                    ; 3       ;
; Mux134~2                    ; 3       ;
; Mux134~1                    ; 3       ;
; Mux134~0                    ; 3       ;
; Mux133~6                    ; 3       ;
; Mux133~5                    ; 3       ;
; Mux133~4                    ; 3       ;
; Mux133~3                    ; 3       ;
; Mux133~2                    ; 3       ;
; Mux133~1                    ; 3       ;
; Mux133~0                    ; 3       ;
; Mux124~2                    ; 3       ;
; Mux124~1                    ; 3       ;
; Mux124~0                    ; 3       ;
; Mux171~2                    ; 3       ;
; Mux128~6                    ; 3       ;
; Mux128~5                    ; 3       ;
; Mux128~4                    ; 3       ;
; Mux128~3                    ; 3       ;
; Mux128~2                    ; 3       ;
; Mux128~1                    ; 3       ;
; Mux128~0                    ; 3       ;
; Mux127~6                    ; 3       ;
; Mux127~5                    ; 3       ;
; Mux127~4                    ; 3       ;
; Mux127~3                    ; 3       ;
; Mux127~2                    ; 3       ;
; Mux127~1                    ; 3       ;
; Mux127~0                    ; 3       ;
; Mux171~1                    ; 3       ;
; Mux126~6                    ; 3       ;
; Mux126~5                    ; 3       ;
; Mux126~4                    ; 3       ;
; Mux126~3                    ; 3       ;
; Mux126~2                    ; 3       ;
; Mux126~1                    ; 3       ;
; Mux126~0                    ; 3       ;
; Mux125~6                    ; 3       ;
; Mux125~5                    ; 3       ;
; Mux125~4                    ; 3       ;
; Mux125~3                    ; 3       ;
; Mux125~2                    ; 3       ;
; Mux125~1                    ; 3       ;
; Mux125~0                    ; 3       ;
; Mux171~0                    ; 3       ;
; Mux130~6                    ; 3       ;
; Mux130~5                    ; 3       ;
; Mux130~4                    ; 3       ;
; Mux130~3                    ; 3       ;
; Mux130~2                    ; 3       ;
; Mux130~1                    ; 3       ;
; Mux130~0                    ; 3       ;
; Mux129~6                    ; 3       ;
; Mux129~5                    ; 3       ;
; Mux129~4                    ; 3       ;
; Mux129~3                    ; 3       ;
; Mux129~2                    ; 3       ;
; Mux129~1                    ; 3       ;
; Mux129~0                    ; 3       ;
; Mux203~1                    ; 3       ;
; Mux182~6                    ; 3       ;
; Mux232~6                    ; 3       ;
; Mux232~5                    ; 3       ;
; Mux232~4                    ; 3       ;
; Mux232~3                    ; 3       ;
; Mux232~2                    ; 3       ;
; Mux232~1                    ; 3       ;
; Mux232~0                    ; 3       ;
; Mux231~6                    ; 3       ;
; Mux231~5                    ; 3       ;
; Mux231~4                    ; 3       ;
; Mux231~3                    ; 3       ;
; Mux231~2                    ; 3       ;
; Mux231~1                    ; 3       ;
; Mux231~0                    ; 3       ;
; Mux234~6                    ; 3       ;
; Mux234~5                    ; 3       ;
; Mux234~4                    ; 3       ;
; Mux234~3                    ; 3       ;
; Mux234~2                    ; 3       ;
; Mux234~1                    ; 3       ;
; Mux234~0                    ; 3       ;
; Mux233~6                    ; 3       ;
; Mux233~5                    ; 3       ;
; Mux233~4                    ; 3       ;
; Mux233~3                    ; 3       ;
; Mux233~2                    ; 3       ;
; Mux233~1                    ; 3       ;
; Mux233~0                    ; 3       ;
; Mux228~6                    ; 3       ;
; Mux228~5                    ; 3       ;
; Mux228~4                    ; 3       ;
; Mux228~3                    ; 3       ;
; Mux228~2                    ; 3       ;
; Mux228~1                    ; 3       ;
; Mux228~0                    ; 3       ;
; Mux227~6                    ; 3       ;
; Mux227~5                    ; 3       ;
; Mux227~4                    ; 3       ;
; Mux227~3                    ; 3       ;
; Mux227~2                    ; 3       ;
; Mux227~1                    ; 3       ;
; Mux227~0                    ; 3       ;
; Mux230~6                    ; 3       ;
; Mux230~5                    ; 3       ;
; Mux230~4                    ; 3       ;
; Mux230~3                    ; 3       ;
; Mux230~2                    ; 3       ;
; Mux230~1                    ; 3       ;
; Mux230~0                    ; 3       ;
; Mux229~6                    ; 3       ;
; Mux229~5                    ; 3       ;
; Mux229~4                    ; 3       ;
; Mux229~3                    ; 3       ;
; Mux229~2                    ; 3       ;
; Mux229~1                    ; 3       ;
; Mux229~0                    ; 3       ;
; Mux220~4                    ; 3       ;
; Mux220~3                    ; 3       ;
; Mux220~2                    ; 3       ;
; Mux182~2                    ; 3       ;
; Mux224~6                    ; 3       ;
; Mux224~5                    ; 3       ;
; Mux224~4                    ; 3       ;
; Mux224~3                    ; 3       ;
; Mux224~2                    ; 3       ;
; Mux224~1                    ; 3       ;
; Mux224~0                    ; 3       ;
; Mux223~6                    ; 3       ;
; Mux223~5                    ; 3       ;
; Mux223~4                    ; 3       ;
; Mux223~3                    ; 3       ;
; Mux223~2                    ; 3       ;
; Mux223~1                    ; 3       ;
; Mux223~0                    ; 3       ;
; Mux182~1                    ; 3       ;
; Mux222~6                    ; 3       ;
; Mux222~5                    ; 3       ;
; Mux222~4                    ; 3       ;
; Mux222~3                    ; 3       ;
; Mux222~2                    ; 3       ;
; Mux222~1                    ; 3       ;
; Mux222~0                    ; 3       ;
; Mux221~6                    ; 3       ;
; Mux221~5                    ; 3       ;
; Mux221~4                    ; 3       ;
; Mux221~3                    ; 3       ;
; Mux221~2                    ; 3       ;
; Mux221~1                    ; 3       ;
; Mux221~0                    ; 3       ;
; Mux182~0                    ; 3       ;
; Mux226~6                    ; 3       ;
; Mux226~5                    ; 3       ;
; Mux226~4                    ; 3       ;
; Mux226~3                    ; 3       ;
; Mux226~2                    ; 3       ;
; Mux226~1                    ; 3       ;
; Mux226~0                    ; 3       ;
; Mux225~6                    ; 3       ;
; Mux225~5                    ; 3       ;
; Mux225~4                    ; 3       ;
; Mux225~3                    ; 3       ;
; Mux225~2                    ; 3       ;
; Mux225~1                    ; 3       ;
; Mux225~0                    ; 3       ;
; Mux79~7                     ; 3       ;
; Mux79~6                     ; 3       ;
; Mux79~5                     ; 3       ;
; Mux79~4                     ; 3       ;
; always1~0                   ; 3       ;
; cnt_ver[8]                  ; 3       ;
; cnt_ver[7]                  ; 3       ;
; cnt_ver[6]                  ; 3       ;
; cnt_ver[5]                  ; 3       ;
; move_x[8]                   ; 3       ;
; move_x[6]                   ; 3       ;
; cnt[22]                     ; 3       ;
; cnt[23]                     ; 3       ;
; cnt[24]                     ; 3       ;
; Add17~1                     ; 3       ;
; cnt_hor[1]                  ; 3       ;
; cnt_hor[0]                  ; 3       ;
; cnt_hor[2]                  ; 3       ;
; cnt_ver[0]~DUPLICATE        ; 2       ;
; cnt_horizontal[5]~DUPLICATE ; 2       ;
; state_now~0                 ; 2       ;
; cnt_ver[0]~0                ; 2       ;
; Add18~1                     ; 2       ;
; Add18~0                     ; 2       ;
; move_y[6]~2                 ; 2       ;
; nx[0]~1                     ; 2       ;
; Add15~2                     ; 2       ;
; Add15~1                     ; 2       ;
; Add15~0                     ; 2       ;
; LessThan9~3                 ; 2       ;
; LessThan9~2                 ; 2       ;
; Equal9~0                    ; 2       ;
; always13~8                  ; 2       ;
+-----------------------------+---------+


+-----------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                              ;
+---------------------+-------------+---------------------+-------------------+
; Statistic           ; Number Used ; Available per Block ; Maximum Available ;
+---------------------+-------------+---------------------+-------------------+
; Independent 18x18   ; 4           ; 2.00                ; 50                ;
; Sum of two 18x18    ; 4           ; 1.00                ; 25                ;
; DSP Block           ; 8           ; --                  ; 25                ;
; DSP 18-bit Element  ; 12          ; 2.00                ; 50                ;
; Unsigned Multiplier ; 12          ; --                  ; --                ;
+---------------------+-------------+---------------------+-------------------+


+--------------------------------------------------------+
; Routing Usage Summary                                  ;
+------------------------------+-------------------------+
; Routing Resource Type        ; Usage                   ;
+------------------------------+-------------------------+
; Block interconnects          ; 5,513 / 140,056 ( 4 % ) ;
; C12 interconnects            ; 216 / 6,048 ( 4 % )     ;
; C2 interconnects             ; 1,955 / 54,648 ( 4 % )  ;
; C4 interconnects             ; 1,123 / 25,920 ( 4 % )  ;
; DQS bus muxes                ; 0 / 17 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )          ;
; Direct links                 ; 259 / 140,056 ( < 1 % ) ;
; Global clocks                ; 3 / 16 ( 19 % )         ;
; Local interconnects          ; 1,082 / 36,960 ( 3 % )  ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14 interconnects            ; 277 / 5,984 ( 5 % )     ;
; R14/C12 interconnect drivers ; 467 / 9,504 ( 5 % )     ;
; R3 interconnects             ; 2,397 / 60,192 ( 4 % )  ;
; R6 interconnects             ; 4,216 / 127,072 ( 3 % ) ;
; Spine clocks                 ; 8 / 120 ( 7 % )         ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )       ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 49        ; 0            ; 49        ; 0            ; 0            ; 49        ; 49        ; 0            ; 49        ; 49        ; 0            ; 42           ; 0            ; 0            ; 0            ; 0            ; 42           ; 0            ; 0            ; 0            ; 0            ; 42           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 49           ; 0         ; 49           ; 49           ; 0         ; 0         ; 49           ; 0         ; 0         ; 49           ; 7            ; 49           ; 49           ; 49           ; 49           ; 7            ; 49           ; 49           ; 49           ; 49           ; 7            ; 49           ; 49           ; 49           ; 49           ; 49           ; 49           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; com_keypad[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; com_keypad[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; com_keypad[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; com_keypad[3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; blank              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R[0]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R[1]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R[2]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R[3]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R[4]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R[5]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R[6]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; R[7]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; G[0]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; G[1]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; G[2]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; G[3]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; G[4]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; G[5]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; G[6]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; G[7]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[0]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[1]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[2]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[3]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[4]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[5]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[6]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[7]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sync               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; psave              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; vertical           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; horizontal         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk_25M            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; res_n              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk_50MHz          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; keyin[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; keyin[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; keyin[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; keyin[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                           ;
+------------------------------+----------------------+-------------------+
; Source Clock(s)              ; Destination Clock(s) ; Delay Added in ns ;
+------------------------------+----------------------+-------------------+
; clk_25M~reg0,clk_scan_keypad ; clk_scan_keypad      ; 388.8             ;
; clk_scan_keypad              ; clk_scan_keypad      ; 58.3              ;
; clk_50MHz                    ; clk_50MHz            ; 14.0              ;
; clk_50MHz                    ; clk_25M~reg0         ; 11.6              ;
; clk_25M~reg0                 ; clk_25M~reg0         ; 11.4              ;
+------------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-----------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                   ;
+----------------------+----------------------+-------------------+
; Source Register      ; Destination Register ; Delay Added in ns ;
+----------------------+----------------------+-------------------+
; clk_1Hz              ; clk_1Hz              ; 4.561             ;
; clk_scan_keypad      ; clk_scan_keypad      ; 3.925             ;
; clk_25M~reg0         ; clk_25M~reg0         ; 2.686             ;
; flag_win             ; flag_chess_W[8][7]   ; 2.459             ;
; cnt[7]               ; clk_1Hz              ; 2.279             ;
; cnt[6]               ; clk_1Hz              ; 2.254             ;
; cnt[22]              ; clk_1Hz              ; 2.237             ;
; cnt[9]               ; clk_1Hz              ; 2.214             ;
; cnt[23]              ; clk_1Hz              ; 2.184             ;
; cnt[8]               ; clk_1Hz              ; 2.151             ;
; cnt[20]              ; clk_1Hz              ; 2.148             ;
; cnt[21]              ; clk_1Hz              ; 2.148             ;
; cnt[19]              ; clk_1Hz              ; 2.148             ;
; cnt[17]              ; clk_1Hz              ; 2.148             ;
; cnt[18]              ; clk_1Hz              ; 2.148             ;
; cnt[5]               ; clk_1Hz              ; 2.141             ;
; cnt[24]              ; clk_1Hz              ; 2.092             ;
; cnt[16]              ; clk_1Hz              ; 2.088             ;
; cnt[15]              ; clk_1Hz              ; 2.088             ;
; cnt[14]              ; clk_1Hz              ; 2.088             ;
; cnt[13]              ; clk_1Hz              ; 2.088             ;
; cnt[12]              ; clk_1Hz              ; 2.088             ;
; cnt[11]              ; clk_1Hz              ; 2.088             ;
; cnt[10]              ; clk_1Hz              ; 2.088             ;
; flag_chess_B[12][14] ; flag_chess_W[8][7]   ; 1.840             ;
; flag_chess_B[12][12] ; flag_chess_W[8][7]   ; 1.829             ;
; flag_chess_B[12][13] ; flag_chess_W[8][7]   ; 1.773             ;
; flag_chess_B[12][8]  ; flag_chess_W[8][7]   ; 1.692             ;
; flag_chess_B[12][10] ; flag_chess_W[8][7]   ; 1.692             ;
; flag_chess_B[12][9]  ; flag_chess_W[8][7]   ; 1.692             ;
; flag_chess_B[12][11] ; flag_chess_W[8][7]   ; 1.692             ;
; nx[0]                ; flag_chess_W[8][7]   ; 1.692             ;
; nx[1]                ; flag_chess_W[8][7]   ; 1.692             ;
; nx[2]                ; flag_chess_W[8][7]   ; 1.692             ;
; flag_chess_W[9][5]   ; flag_chess_W[8][7]   ; 1.686             ;
; flag_chess_W[9][14]  ; flag_chess_W[8][7]   ; 1.660             ;
; flag_chess_W[9][9]   ; flag_chess_W[8][7]   ; 1.647             ;
; flag_chess_W[9][8]   ; flag_chess_W[8][7]   ; 1.639             ;
; flag_chess_B[12][0]  ; flag_chess_W[8][7]   ; 1.627             ;
; flag_chess_B[12][2]  ; flag_chess_W[8][7]   ; 1.627             ;
; flag_chess_B[12][1]  ; flag_chess_W[8][7]   ; 1.627             ;
; flag_chess_B[12][3]  ; flag_chess_W[8][7]   ; 1.627             ;
; flag_chess_B[12][4]  ; flag_chess_W[8][7]   ; 1.627             ;
; flag_chess_B[12][6]  ; flag_chess_W[8][7]   ; 1.627             ;
; flag_chess_B[12][5]  ; flag_chess_W[8][7]   ; 1.627             ;
; flag_chess_B[12][7]  ; flag_chess_W[8][7]   ; 1.627             ;
; flag_chess_B[13][12] ; flag_chess_W[8][7]   ; 1.627             ;
; flag_chess_B[13][13] ; flag_chess_W[8][7]   ; 1.627             ;
; flag_chess_B[13][8]  ; flag_chess_W[8][7]   ; 1.627             ;
; flag_chess_B[13][10] ; flag_chess_W[8][7]   ; 1.627             ;
; flag_chess_B[13][9]  ; flag_chess_W[8][7]   ; 1.627             ;
; flag_chess_B[13][11] ; flag_chess_W[8][7]   ; 1.627             ;
; flag_chess_B[13][14] ; flag_chess_W[8][7]   ; 1.627             ;
; flag_chess_B[13][4]  ; flag_chess_W[8][7]   ; 1.627             ;
; flag_chess_B[13][6]  ; flag_chess_W[8][7]   ; 1.627             ;
; flag_chess_B[13][5]  ; flag_chess_W[8][7]   ; 1.627             ;
; flag_chess_B[13][7]  ; flag_chess_W[8][7]   ; 1.627             ;
; flag_chess_B[13][0]  ; flag_chess_W[8][7]   ; 1.627             ;
; flag_chess_B[13][2]  ; flag_chess_W[8][7]   ; 1.627             ;
; flag_chess_B[13][1]  ; flag_chess_W[8][7]   ; 1.627             ;
; flag_chess_B[13][3]  ; flag_chess_W[8][7]   ; 1.627             ;
; nx[3]                ; flag_chess_W[8][7]   ; 1.627             ;
; ny[0]                ; flag_chess_W[8][7]   ; 1.627             ;
; flag_chess_W[9][4]   ; flag_chess_W[8][7]   ; 1.615             ;
; flag_chess_W[9][6]   ; flag_chess_W[8][7]   ; 1.615             ;
; flag_chess_W[9][7]   ; flag_chess_W[8][7]   ; 1.615             ;
; flag_chess_B[14][0]  ; flag_chess_W[8][7]   ; 1.613             ;
; flag_chess_B[14][2]  ; flag_chess_W[8][7]   ; 1.613             ;
; flag_chess_B[14][1]  ; flag_chess_W[8][7]   ; 1.613             ;
; flag_chess_B[14][3]  ; flag_chess_W[8][7]   ; 1.613             ;
; flag_chess_B[14][4]  ; flag_chess_W[8][7]   ; 1.613             ;
; flag_chess_B[14][6]  ; flag_chess_W[8][7]   ; 1.613             ;
; flag_chess_B[14][5]  ; flag_chess_W[8][7]   ; 1.613             ;
; flag_chess_B[14][7]  ; flag_chess_W[8][7]   ; 1.613             ;
; flag_chess_B[14][12] ; flag_chess_W[8][7]   ; 1.613             ;
; flag_chess_B[14][13] ; flag_chess_W[8][7]   ; 1.613             ;
; flag_chess_B[14][8]  ; flag_chess_W[8][7]   ; 1.613             ;
; flag_chess_B[14][10] ; flag_chess_W[8][7]   ; 1.613             ;
; flag_chess_B[14][9]  ; flag_chess_W[8][7]   ; 1.613             ;
; flag_chess_B[14][11] ; flag_chess_W[8][7]   ; 1.613             ;
; flag_chess_B[14][14] ; flag_chess_W[8][7]   ; 1.613             ;
; ny[1]                ; flag_chess_W[8][7]   ; 1.613             ;
; flag_chess_B[8][0]   ; flag_chess_W[8][7]   ; 1.599             ;
; flag_chess_B[8][2]   ; flag_chess_W[8][7]   ; 1.599             ;
; flag_chess_B[8][1]   ; flag_chess_W[8][7]   ; 1.599             ;
; flag_chess_B[8][3]   ; flag_chess_W[8][7]   ; 1.599             ;
; flag_chess_B[8][4]   ; flag_chess_W[8][7]   ; 1.599             ;
; flag_chess_B[8][6]   ; flag_chess_W[8][7]   ; 1.599             ;
; flag_chess_B[8][5]   ; flag_chess_W[8][7]   ; 1.599             ;
; flag_chess_B[8][7]   ; flag_chess_W[8][7]   ; 1.599             ;
; flag_chess_B[9][12]  ; flag_chess_W[8][7]   ; 1.599             ;
; flag_chess_B[9][13]  ; flag_chess_W[8][7]   ; 1.599             ;
; flag_chess_B[9][8]   ; flag_chess_W[8][7]   ; 1.599             ;
; flag_chess_B[9][10]  ; flag_chess_W[8][7]   ; 1.599             ;
; flag_chess_B[9][9]   ; flag_chess_W[8][7]   ; 1.599             ;
; flag_chess_B[9][11]  ; flag_chess_W[8][7]   ; 1.599             ;
; flag_chess_B[9][14]  ; flag_chess_W[8][7]   ; 1.599             ;
; flag_chess_B[9][4]   ; flag_chess_W[8][7]   ; 1.599             ;
; flag_chess_B[9][6]   ; flag_chess_W[8][7]   ; 1.599             ;
; flag_chess_B[9][5]   ; flag_chess_W[8][7]   ; 1.599             ;
+----------------------+----------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device 5CEFA2F23C8 for design "VGA"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 3 clocks (3 global)
    Info (11162): clk_scan_keypad~CLKENA0 with 722 fanout uses global clock CLKCTRL_G3
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): res_n~inputCLKENA0 with 738 fanout uses global clock CLKCTRL_G15
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): clk_50MHz~inputCLKENA0 with 44 fanout uses global clock CLKCTRL_G13
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Critical Warning (332012): Synopsys Design Constraints File file not found: 'VGA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:20
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:14
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 16% of the available device resources in the region that extends from location X22_Y23 to location X32_Y33
Info (170194): Fitter routing operations ending: elapsed time is 00:00:48
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 11.95 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:34
Info (144001): Generated suppressed messages file C:/Users/user/Desktop/FPGAfinal/output_files/VGA.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 1264 megabytes
    Info: Processing ended: Mon Jan 08 23:26:18 2018
    Info: Elapsed time: 00:02:54
    Info: Total CPU time (on all processors): 00:02:18


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/user/Desktop/FPGAfinal/output_files/VGA.fit.smsg.


